



ปีการศึกษา 2533

ACADEMIC YEAR 1990

เครื่องควบคุมอุปกรณ์ไฟฟ้าโดยโทรศัพท์ DTMF  
(DTMF CONTROL ELECTRICAL DEVICES)



โดย

นาย กิตติศักดิ์ วัฒนสุข

พ.ด. เปรมจิต วิสฤทธิศิริ

อาจารย์ที่ปรึกษา

อ. ภากร หุตะฉิ่งภาค


027973

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทบริหารศึกษาศาสตร์ 2533  
คณะวิศวกรรมศาสตร์  
ภาควิชาการวัดคุมทางอุตสาหกรรม  
สาขาคอมพิวเตอร้อุตสาหกรรม  
เรื่อง ความคุมอุปกรณ์ไฟฟ้าโดยโทรศัพท์ DTMF



ผู้จัดทำ  
1. นายกิตติศักดิ์ ผู้พัฒน  
2. น.ส. เปรมจิต วิสทหิศิริ

 (11/7/6) ..... อาจารย์ที่ปรึกษา  
(อ.ภากร หุตะสิงภาค)

เลขที่ 1.33146 ก.๓  
เลขที่เรียน 027979  
วัน, เดือน, ปี 1.ค.ค. 2534

## สารบัญ

เรื่อง	หน้า
1. บทคัดย่อ	1
2. ABSTRACT	2
3. บทนำ แนะนำโครงการงาน	3
3.1 จุดประสงค์	3
3.2 การวางแผนดำเนินงาน	3
3.3 FEATURE	4
3.4 ลักษณะภายนอก	4
3.5 ส่วนประกอบทางด้าน HARDWARE	5
3.6 การใช้งาน	6
3.7 การตอบสนองของเครื่อง	7
3.8 เงื่อนไขการทำงานของระบบ	8
3.9 สัญญาณต่างๆขององค์การโทรศัพท์	9
3.10 ระบบการต่อของเครื่องขมสาย	10
3.11 โทรศัพท์ระบบ DTMF	12
3.12 การทำงานของระบบ	13
4. บทที่ 1 ภาคสั่งการควบคุม	14
4.1 การใช้งาน M80	16
4.2 คุณสมบัติโดยทั่วไปของ M80	18
4.3 การใช้งาน REMOTE MONITOR	20
4.4 MEMORY MAP	29
5. บทที่ 2 วงจรอินเทอร์เฟสสายโทรศัพท์	30
5.1 หลักการทำงาน	30
6. บทที่ 3 ภาคถอดรหัสสัญญาณ DTMF	33
6.1 FILTER SECTION	34
6.2 DECODER SECTION	35

6.5	DIFFERENTIAL INPUT CONFIGURATION	40
6.6	CRYSTAL OSCILLATOR	40
7.	บทที่ 4 วงจรลิ่งเคราะห์เสียงพูด	41
7.1	การทำงาน	41
7.2	การอัดเสียง	41
7.3	การอัดเสียงของเครื่องควบคุมฯ	43
8.	บทที่ 5 วงจรควบคุมอุปกรณ์เอาท์พุต	44
9.	บทที่ 6 รีเลย์	46
10.	บทที่ 7 8255 PIA	48
10.1	รายละเอียดเกี่ยวกับ 8255	48
10.2	การจัดเรียงขาของ 8255	50
10.3	การต่อ 8255 เข้ากับ Z80	51
10.4	8255 READ/WRITE Register	53
10.5	โหมด 0	55
10.6	ตัวอย่างการใช้งาน 8255 ในโหมด 0	58
10.7	โหมด 1	61
10.8	โหมด 2	66
11.	กิตติกรรมประกาศ	68
12.	บรรณานุกรม	69
13.	ภาคผนวก 1 (CIRCUITS)	70
14.	ภาคผนวก 2 (DATA SHEET)	85
15.	ภาคผนวก 3 (SOFTWARE)	106

หัวข้อวิทยานิพนธ์	เครื่องควบคุมอุปกรณ์ไฟฟ้าโดยใช้โทรศัพท์ DTMF
นักศึกษา	นาย กิตติศักดิ์ มุขพันธ์ 32.6301 น.ส. เปรมจิต วิสสุทธิศิริ 32.6314
อาจารย์ที่ปรึกษา	อาจารย์ ภากร หุตะสังภาค
ระดับการศึกษา	อุตสาหกรรมศาสตรบัณฑิต
ปีการศึกษา	พ.ศ. 2533

### บทคัดย่อ

เครื่องควบคุมอุปกรณ์ไฟฟ้าโดยใช้โทรศัพท์ระบบ DTMF เป็นการประยุกต์ใช้ไมโครโปรเซสเซอร์เพื่อการควบคุมแบบหนึ่ง จากโครงงานนี้ใช้ไมโครโปรเซสเซอร์ Z80 สั่งงานวงจรส่วนย่อยต่างๆ ได้แก่ภาคถอดรหัสสัญญาณ DTMF (DTMF Decoder) วงจรเก็บเสียงพูด (Speech Synthesizer) วงจรอินเตอร์เฟสสายโทรศัพท์ (Telephone Line Interface Circuit) และภาคควบคุมเอาต์พุต (Control Output Circuit)

ประโยชน์ใช้สอยของเครื่องควบคุมอุปกรณ์ไฟฟ้าโดยโทรศัพท์ระบบ DTMF คือสามารถควบคุมอุปกรณ์ไฟฟ้าได้ 8 ช่อง โดยอาศัยการกดรหัสสั่งงานผ่านทางโทรศัพท์ระบบ DTMF ๙ เครื่องจะเข้าสู่การทำงานโดยอัตโนมัติหากมีสัญญาณเรียกเข้า (Ringling Tone) ครบตามจำนวนที่ตั้งไว้ และผู้เรียกจะต้องป้อนรหัสผ่านให้ถูกต้อง เครื่องจึงจะยอมให้มีการควบคุมเอาต์พุตได้

Thesis Title           DTMF Control Electrical Devices  
Name                   KITISAK    PUPAT           32.6301  
                          PREMJIT   WISUTISIRI   32.6314  
Thesis Advisor       PAKORN    HUTASANGKAS  
Level of Study        Bachelor's Degree in Computer Technology  
Academic Year        1990

ABSTRACT


" DTMF CONTROL DEVICES " is the one of microprocessor application for controlling . In this project uses Z-80 micro processor controls small circuits. These small circuits are 'DTMF Decoder ', 'Speech Synthesizer', 'Telephone Line Interface Circuit' and 'Control Output Circuit'

The advantage of this project is 8-channel electrical controlling by pressing control code via DTMF telephone system. Project will work automatic if it receive the right ringing pulse compare with rotary switch setup. The man who is calling needs to know password to control output of the project.

บทนำ  
แนะนำโครงการ

**จุดประสงค์**

1. เพื่อควบคุมอุปกรณ์ไฟฟ้าได้ในระยะไกล โดยอาศัยสายโทรศัพท์
2. เพื่อศึกษาโทรศัพท์ระบบ DTMF (Dual Tone MultiFrequency)
3. เพื่อประยุกต์ใช้งานไมโครโปรเซสเซอร์กับงาน control

- 
- การวางแผนดำเนินงาน**
1. ศึกษาโทรศัพท์ระบบ DTMF
  2. ศึกษาภาคถอดรหัส DTMF โดยใช้ Integrated DTMF Receiver เบอร์ MT 8870
  3. ศึกษาวงจร speech synthesizer โดยใช้ MT 6668
  4. กำหนดเงื่อนไขการทำงานของวงจรควบคุม
  5. ออกแบบวงจรควบคุม
  6. ร่าง software ที่ต้องเขียนบนไมโครโปรเซสเซอร์ ที่จะทำการสั่งงานทุกวงจรในระบบให้เป็นไปตามเงื่อนไขที่ตั้งไว้
  7. ทดลองวงจรที่ละภาค
  8. ปรับปรุงแก้ไข

### FEATURE

สามารถสั่งงานควบคุมอุปกรณ์ไฟฟ้าได้ 8 ช่อง โดยแต่ละช่องจ่ายกระแสได้ไม่เกิน 3 แอมแปร์ (ทั้งนี้ขึ้นอยู่กับ Relay ที่ใช้ในภาค control อาจเปลี่ยนแปลงได้ตามความเหมาะสมในการนำไปใช้งาน)

### ลักษณะภายนอก

ที่ตัวเครื่องประกอบด้วย

1. 7 segment LED แสดงการตั้งจำนวน ringing โดยมีช่องให้ใช้ไขควงหมุนปรับค่านี้ได้จาก rotary SW. ในตัวเครื่อง
2. LED 8 ตัว บอกรสภาวะของแต่ละช่อง
3. ขั้วเสียบอุปกรณ์ 8 ช่อง เป็น output ของระบบ
4. หลอดไฟแสดงสภาวะของเครื่อง
5. Switch on/off เครื่อง
6. DIP Switch ตั้งรหัสผ่าน

## ส่วนประกอบทางด้าน Hardware

1. CONTROL BOARD เป็นส่วนสำคัญที่สุดของระบบ ที่ทำการสั่งงานทุกวงจร ให้เป็นไปตามเงื่อนไขต่างๆ ในที่นี้ได้ใช้ M-80 Control Board ซึ่งมีไมโครโปรเซสเซอร์ Z-80 เป็น CPU
2. DTMF DECODER ส่วนนี้ทำหน้าที่ถอดรหัสจากสัญญาณ DTMF ให้เป็น 4 bit code โดยใช้ MT 8870 DTMF Decoder จากนั้นจึงส่งไปยัง Control Board
3. SPEECH SYNTHESIZER เป็นวงจรที่ใช้จำเสียงพูด โดยมี T 6668 ส่วนสำคัญ สามารถแบ่งได้เป็นช่อง แต่ละช่องเก็บเสียงถูกเรียกใช้โดย CPU
4. TELEPHONE LINE INTERFACE CIRCUITS เป็นวงจรผ่านสัญญาณควบคุมสถานะต่างๆจาก CPU ไปยังสายโทรศัพท์
5. OUTPUT CONTROL CIRCUIT เป็นวงจรที่รับสัญญาณควบคุมจาก CPU ไปยังอุปกรณ์ output ทั้ง 8 ช่อง
6. 8255 PIA เป็นพอร์ต in/out ติดต่อระหว่าง CPU กับสัญญาณภายนอก
7. RELAYS เป็นส่วนที่รองรับคำสั่งจาก CPU ให้ on/off
8. POWER SUPPLY 500 mA +12 v. , +5 v.

### การใช้งาน

เครื่องควบคุมอุปกรณ์ไฟฟ้าอัตโนมัติ สามารถใช้ควบคุมอุปกรณ์ไฟฟ้าได้พร้อมกัน 8 ช่อง โดยการต่ออุปกรณ์ไฟฟ้านั้นๆเข้ากับเอาต์พุตของเครื่อง

เครื่องจะถูกต้องเข้ากับสายโทรศัพท์ โดยจะรับการสั่งงานที่ผู้เรียกหมายเลขหมายเข้ามาที่เครื่อง (เครื่องโทรศัพท์และเครื่องควบคุมอุปกรณ์ไฟฟ้าอัตโนมัติที่ต่อห่างอยู่)

การจะเข้าสู่โหมดการทำงานของเครื่องควบคุมหรือไม่ ขึ้นอยู่กับการตั้งจำนวน ringing ที่ตัวเครื่อง สมมติหากตั้งไว้ที่ 7 ครั้ง เครื่องจะทำงานก็ต่อเมื่อนับ ringing ครบ 7 แล้วเท่านั้น หากมีผู้รับสายก่อน ringing ครบ 7 ครั้ง ก็จะเป็นการใช้โทรศัพท์ธรรมดา

สิ่งที่คุณเรียกใช้เครื่องต้องทราบคือ

1. รหัสผ่าน โดยตั้งได้ที่ Dip SW. ที่ตัวเครื่อง
2. รหัสเลือกการทำงาน

รหัสเลือกการทำงานแบ่งเป็น 2 แบบคือ

2.1 รหัสขอสถาณะอุปกรณ์ เป็นรหัสที่นำหน้าด้วย # แล้วตามด้วยเลข 2 ตัว คือ 01-08 ตามหมายเลขอุปกรณ์ที่ต่อไว้ที่เอาต์พุต

อยู่ในรูป #xx

2.2 รหัสตั้งสถานะของอุปกรณ์ เป็นรหัสที่นำหน้าด้วย \* แล้วตามด้วยเลข 3 ตัว มีรูปแบบดังนี้

\*xxz

โดยที่ xx เป็นหมายเลขอุปกรณ์ (01-08) z เป็นการสั่งให้อุปกรณ์นั้นๆ เปิดหรือปิด (1 = เปิด , 0 = ปิด)

เช่น 011 เป็นการสั่งให้อุปกรณ์ที่เอาต์พุตหมายเลข 1 เปิด

การตอบสนองของเครื่อง

การตอบสนองของเครื่องที่โต้ตอบกับผู้รับได้รับทราบมีอยู่ 5 สถานะคือ


1. การเริ่มทำงานของเครื่อง โดยจะบอกผู้เรียกว่า "ขณะนี้เข้าสู่การทำงานของเครื่อง ความคุมอุปกรณ์ไฟฟ้าอัตโนมัติ โปรดครหส์ผ่าน"
2. ในกรณีที่ผู้เรียกครหส์ผ่านไม่ถูกต้อง เครื่องจะบอกว่า "รหส์ผ่านไม่ถูกต้อง" และ จะเลิกการติดต่อ(วางหู)ทันที
3. ถ้าครหส์ผ่านถูกต้อง เครื่องจะบอกว่า "รหส์ผ่านถูกต้อง โปรดเลิกการทำงาน"
4. ในโหมดการทำงานขอดสภาวะอุปกรณ์ เครื่องจะตอบสนอง 2 แบบ ตามสภาวะ อุปกรณ์นั้นๆ คือ "อุปกรณ์เปิด" และ "อุปกรณ์ปิด"
5. ถ้าผู้เรียกวางสายระหว่างการทำงานเครื่อง เครื่องก็จะเลิกติดต่อเช่นกัน



## วิธีการกำหนดค่า PASSWORD ของระบบ

ในการกำหนดค่า PASSWORD ของระบบนั้น เราสามารถกำหนดได้จากการปรับตำแหน่งของ DIP SW. ที่บริเวณด้านล่างของบอร์ด ซึ่งมีรายละเอียดดังนี้

DIP SWITCH



ขอบล่างของบอร์ด

1. ถ้ากำหนดให้ DIP SW. ตัวใดอยู่ในตำแหน่ง ON ก็หมายความว่า กำหนดให้ data บิตนั้นเป็น 0 และถ้ากำหนดให้ DIP SW. อยู่ในตำแหน่ง OPEN ก็หมายความว่า กำหนดให้ data บิตนั้นเป็น 1 ตัวอย่างเช่น เราต้องการกำหนดให้ระบบมีค่า PASSWORD เป็น 77 จะต้องปรับตำแหน่งของ DIP SW. ให้อยู่ในลักษณะดังต่อไปนี้ คือ

บิตที่	D7	D6	D5	D4	D3	D2	D1	D0
ตำแหน่ง	ON	OPEN	OPEN	OPEN	ON	OPEN	OPEN	OPEN

## การกำหนดจำนวน RINGING

ในการกำหนดจำนวนครั้งของสัญญาณ RINGING ของระบบนั้น เราสามารถกำหนดได้โดยการปรับตำแหน่งของ ROTARY SWITCH ซึ่งอยู่ติดกับ DIP SWITCH สำหรับกำหนดค่าของ PASSWORD โดยเราสามารถกำหนดจำนวนการรับสัญญาณ RINGING ของระบบได้สูงสุดคือ 15 ครั้ง ( ปรับไปที่ตำแหน่ง F ของ ROTARY SWITCH )

### เงื่อนไขการทำงานของระบบ

1. เมื่อผู้ต้องการสั่งงานยกหูโทรศัพท์ กดเบอร์โทรศัพท์ของระบบ ระบบจะรอให้ ringing ดังเป็นจำนวนครั้งเท่ากับค่าที่ตั้งไว้ (ในส่วนนี้ทำการเปลี่ยนแปลงได้ โดยมีสวิทช์เลือก) ในเบื้องต้นระบบจะตั้งไว้ 7 ครั้ง
2. เมื่อ ringing ดังครบ 7 ครั้งโดยไม่มีการยกหูรับสาย ระบบจะต่อตัวเองเข้ากับสายโทรศัพท์นั้นรอมันนั้นจะมีเสียงพูดบอกว่า ขณะนี้ได้เข้าสู่การควบคุมอัตโนมัติ ให้ผู้สั่งงานกรทส์ผ่านได้
3. ถ้ากรทส์ผ่านถูกต้องจะมีเสียงบอกให้กดเลือกการทำงาน
4. ถ้ากรทส์ผ่านไม่ถูกต้อง ระบบจะบอกว่ากรทส์ผ่านไม่ถูกต้อง และเลิกการติดต่อ หากผู้เรียกยังคงเจตนาเดิม ต้องหมุนเลขหมายเข้ามาใหม่
5. ในโหมดขอคสุภาวะอุปกรณ์ (#xx) หลังจากที่มีเรียกกรทส์สั่งงานแล้ว หากอุปกรณ์หมายเลขนั้นๆเปิดอยู่ เครื่องก็จะตอบว่า "อุปกรณ์เปิด" และถ้าอุปกรณ์ปิดอยู่ เครื่องก็จะตอบว่า "อุปกรณ์ปิด" แล้วจึงเลิกการติดต่อ
6. ในโหมดตั้งค่าอุปกรณ์ (\*xxz) หลังจากที่มีเรียกกรทส์สั่งงานแล้ว เครื่องจะทำตามคำสั่งแล้วจึงเลิกการติดต่อ



# สัญญาณต่างๆภายในระบบของเครื่องชุมสายโทรศัพท์ขององค์การโทรศัพท์แห่งประเทศไทย

ระบบสัญญาณต่างๆของเครื่องชุมสายโทรศัพท์ถือว่าเป็นสิ่งสำคัญในการบอกสถานะ และแจ้งให้ผู้เรียกผู้รับทราบว่าจะทำอย่างไรเมื่อได้ยินสัญญาณแต่ละชนิด

ระบบเครื่องชุมสายโทรศัพท์ในระบบเก่าแบบหมุน(DIAL) เมื่อผู้เรียกทำการเรียกไปยังผู้รับ และได้รับการตอบการเรียกจากผู้รับจะทำให้ขั้วที่คู่สายโทรศัพท์กลับขั้วตลอดการสนทนา เมื่อเสร็จการสนทนาแล้วผู้เรียกและผู้รับวางหูจะทำให้ขั้วที่คู่สายโทรศัพท์กลับสู่สภาพปกติ จึงสามารถใช้สภาพการกลับขั้วของคู่สายโทรศัพท์ในการคิดค่าโทรศัพท์ได้ แต่ในระบบโทรศัพท์ปัจจุบัน ทั้งแบบหมุน(DIAL) และแบบกดปุ่ม(DTMF) เมื่อผู้เรียกทำการเรียกไปยังผู้รับและได้รับการตอบการเรียกจากผู้รับ ขั้วที่คู่สายโทรศัพท์จะคงเดิมไม่มีการกลับขั้ว ตลอดช่วงการสนทนา

## สัญญาณพื้นฐานขององค์การโทรศัพท์แห่งประเทศไทย

### สัญญาณสมาชิก (SUBSCRIBER SIGNAL)

สัญญาณสมาชิกคือ สัญญาณที่เครื่องชุมสายโทรศัพท์จะแจ้งสถานะต่างๆว่าควรจะทำอย่างไร สัญญาณนั้นประกอบไปด้วย

1. สัญญาณให้หมุน (DT: Dial Tone) ใช้เมื่อแสดงให้สมาชิกรู้ว่าให้กดปุ่มหมายเลขผู้รับได้ เป็นสัญญาณต่อเนื่อง 400 Hz modulated ด้วยความถี่ประมาณ 50 Hz แบบ AM
2. สัญญาณไม่ว่าง (BT: Busy Tone) ใช้เมื่อเตือนผู้เรียกว่าผู้รับไม่ว่างควรวางหูก่อนสักระยะหนึ่งแล้วจึงเริ่มเรียกใหม่ เป็นสัญญาณ 400 Hz ช่วงเวลาของการส่งประมาณ 0.5 วินาที เจียบประมาณ 0.5 วินาที
3. สัญญาณเรียกกลับ (RBT: Ring Back Tone) ใช้เมื่อการต่อทุกชั้นตอนสำเร็จตามความประสงค์ของผู้เรียก เป็นสัญญาณแจ้งผู้เรียกว่าต่อสำเร็จความถี่ 400 Hz ช่วงเวลาการส่งประมาณ 1 วินาที เจียบประมาณ 4 วินาที
4. สัญญาณกริ่งเรียก (RGT: Ringing Tone) ใช้เมื่อการต่อสำเร็จตามความประสงค์ ผู้รับจะได้สัญญาณแจ้งเป็นสัญญาณ 25 Hz ช่วงเวลาการส่ง 1 วินาที เจียบ 4 วินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

027979

## ระบบการต่อของ เครื่องชุมสายโทรศัพท์และสัญญาณที่คู่สายโทรศัพท์

### ระบบการต่อด้านผู้เรียก

เมื่อผู้เรียกยกหูขึ้นเพื่อจะทำการเรียกจะทำให้ DC voltage ที่คู่สายโทรศัพท์ เปลี่ยนจาก 48 v. เป็น 10 v. เครื่องชุมสายโทรศัพท์จะรู้ว่าเป็นการเริ่มต้นการเรียก ก็จะส่งสัญญาณให้หมუნ:DT ไปยังผู้เรียก (กรณีของ OGT: OutGoingTrunk ไม่ว่างก็จะส่งสัญญาณไม่ว่าง:BT ไปยังผู้เรียกทำให้ผู้เรียกวางหู และเริ่มทำการเรียกใหม่) เมื่อผู้เรียกได้ยินสัญญาณให้หมუნ:DT ก็จะทำการกดหมายเลขของผู้รับปลายทางเป็น DTMF: Dual Tone Multifrequency วงจรคู่สายของเครื่องชุมสายโทรศัพท์จะตัดสัญญาณให้หมუნ:DT ทั้งที่ที่รับสัญญาณ DTMF ที่กดหมายเลขตัวแรก

เครื่องชุมสายโทรศัพท์รับหมายเลขผู้รับ จะทำการแปลตัวเลขระบุปลายทางจากรหัสชุมสายที่กดหมายเลขมา เมื่อรู้ตำแหน่งของผู้รับแล้ว เครื่องชุมสายโทรศัพท์จะจองทางผ่านระหว่างผู้เรียก(OGT) และผู้รับ( ICT: InComing Trunk) แล้วส่งสัญญาณกริ่งเรียกกลับ :RBT ไปยังผู้เรียก และในขณะที่เดียวกันวงจรคู่สายส่งสัญญาณเรียก:RGT ไปยังผู้รับ (กรณีผู้รับกำลังใช้โทรศัพท์หรือ ICT ไม่ว่าง เครื่องชุมสายโทรศัพท์ก็จะส่งสัญญาณไม่ว่าง :BT ไปยังผู้เรียกให้วางหู และเริ่มทำการเรียกใหม่) เมื่อผู้รับตอบการเรียกสัญญาณตอบรับจะถูกส่งไปยังเครื่องชุมสายโทรศัพท์ จะตัดสัญญาณกริ่งเรียก RGT ด้านผู้รับหรือ ICT และยกเลิกสัญญาณเรียกกลับ RBT ด้านผู้เรียก (OGT) และทำให้ทางผ่านระหว่าง RBT และผู้เรียกว่าง ขณะเดียวกันก็จะสร้างทางผ่านด้านผู้รับหรือ ICT การสนทนาจึงจะสามารถเริ่มต้นได้ สถานะว่างหูของผู้เรียกสื่อทางเสียงและผู้รับวางหูตาม จุดตรวจสอบของวงจรคู่สายจะรู้ว่าเป็นการเลิกสนทนาและติดต่อ

### ระบบการเรียกด้านผู้รับ

เมื่อผู้รับถูกเรียกจากผู้เรียก เครื่องชุมสายโทรศัพท์จะส่งสัญญาณกริ่งเรียก:RGT ขนาด 100 v<sub>ac</sub> ไปยังผู้รับเพื่อทำการเรียกผู้รับถ้าผู้รับไม่ตอบการเรียก สัญญาณกริ่งเรียก RGT ยังคงดำเนินอยู่จนกว่าวงจรคู่สายจะตัดสัญญาณเองเมื่อไม่มีการตอบเรียก และส่งสัญญาณไม่ว่าง BT ไปยังผู้เรียกเพื่อให้ทำการเรียกใหม่ เมื่อผู้รับตอบการเรียกจะทำให้ DC voltage เปลี่ยนจาก 48 v. เป็น 10 v. ทำให้วงจรคู่สายตัดสัญญาณกริ่งเรียก RGT ด้านผู้รับหรือ ICT และสัญญาณเรียกกลับ RBT ด้านผู้เรียก (OGT) พร้อมทั้งสร้างทางผ่านระหว่างผู้รับหรือ ICT และผู้เรียก OGT การสนทนาจึงสามารถเริ่มต้นได้ สถานะว่างหูของผู้เรียกจะสื่อทางเสียงและทำให้ผู้รับวางหูตาม วงจรคู่สายจะตรวจรู้ว่าเป็นการนำไปใช้

## เลิกการติดต่อ

### Dual Tone MultiFrequency (DTMF)

สัญญาณ DTMF มีข้อดีกว่าหลายประการ เช่น มีความเร็วกว่า เมื่อเรียกสัญญาณ และความสามารถในการใช้สัญญาณซึ่งอยู่ในย่านความถี่เสียงที่แตกต่างกัน 16 สัญญาณ แต่ละสัญญาณประกอบด้วยสัญญาณรูปไซน์ 2 สัญญาณรวมกัน ระหว่างสัญญาณกลุ่มความถี่ต่ำ และกลุ่มความถี่สูง

สัญญาณ DTMF ต้องมีคุณสมบัติดังต่อไปนี้เมื่อต่อกับ 600 Ohms :

1. ระดับสัญญาณ จะต้องมึระดับ  $-6$  ถึง  $-4$  dBm per Frequency ซึ่งระดับต่ำสุดสำหรับกลุ่มความถี่ต่ำที่อนุญาตให้คือ  $-10$  dBm และสำหรับกลุ่มความถี่สูง คือ  $-8$  dBm ค่าความถี่จะต้องมีระดับสัญญาณไม่เกิน  $+2$  dBm ระดับสัญญาณของกลุ่มความถี่สูงจะต้องมีระดับสัญญาณเท่ากันหรือมากกว่าระดับสัญญาณของกลุ่มความถี่ต่ำเมื่อนำมารวมกัน เราเรียกคุณสมบัตินี้ว่า "preemphasis" หรือ "twist" แต่อย่างไรก็ตาม ความต่างกันของระดับสัญญาณระหว่าง 2 ความถี่ ต้องไม่เกินกว่า  $4$  dB

2. ความเบี่ยงเบนของความถี่ ความถี่ในแต่ละสัญญาณของ 16 สัญญาณ จะต้องมึค่าอยู่ภายใน  $\pm 1.2\%$  ของค่าความถี่จริง หรือในกรณีที่พลิกเลียงไม่ได้อาจมึค่าภายใน  $\pm 1.5\%$

3. Rise Time ต้องไม่เกิน  $5$  ms ( $3$  ms สำหรับ automatic dialer) สำหรับแต่ละสัญญาณความถี่ จากน้อยที่สุด ถึง  $90\%$  ของ magnitude สุดท้ายของคู่สัญญาณความถี่

4. Tone Distortion ความบิดเบือนของสัญญาณเสียงประมาณ  $500$  Hz จะต้องไม่เกิน  $10\%$  ในกรณีนี้จะวัดในรูปของพลังงานทั้งหมดของสัญญาณ DTMF สัมพันธ์กับผลบวกของพลังงานของคู่ความถี่

## โทรศัพท์ระบบ DTMF

เครื่องโทรศัพท์ที่มีหน้าปัดเป็นแบบกดปุ่ม และใช้กรรมวิธีของ Dual Tone Multifrequency (DTMF) ในการส่งเลขหมายโทรศัพท์นั้น โดยทั่วไปหน้าปัดจะมี 12 ปุ่ม แบ่งเป็น 4 Rows และ 3 Columns และในเครื่องโทรศัพท์บางแบบอาจมีถึง 16 ปุ่ม โดยเพิ่ม Column ที่ 4 ขึ้นมาอีก

ความถี่ที่ใช้ในแต่ละ Row และ Column จะมีความถี่ต่างกัน ความถี่ของทั้ง 4 Rows เรียกว่าเป็นกลุ่มความถี่ต่ำ (Low Group Frequency) และความถี่ของทั้ง 3 หรือ 4 Columns เรียกว่าเป็นกลุ่มความถี่สูง (High Group Frequency) การกดปุ่มที่เลขหมายใดๆ จะทำให้วงจรอิเล็กทรอนิกส์ภายในเครื่องโทรศัพท์ผลิตความถี่ออกมา 2 ความถี่ เช่น เมื่อกดเลข 5 ความถี่ที่ผลิตออกมา คือ 770 Hz และ 1336 Hz เป็นต้น

มาตรฐานของความถี่ที่ใช้และตำแหน่งของหมายเลขต่างๆ จะถูกจัดให้มีลักษณะดังแสดงตามรูปที่ 0.1 สำหรับความผิดพลาดที่ยอมให้เกิดขึ้นได้จะเป็น 1.5 % สำหรับการผลิตความถี่ และ 2 % สำหรับการรับเลขหมาย

		High Group Frequency (Hz)				
		1209	1536	1447	1635	
Low Group Frequency (Hz)	697	1	2	3	A	R <sub>1</sub>
	770	4	5	6	B	R <sub>2</sub>
	852	7	8	9	C	R <sub>3</sub>
	941	*	0	#	D	R <sub>4</sub>
		C <sub>1</sub>	C <sub>2</sub>	C <sub>3</sub>	C <sub>4</sub>	

R = ROW  
C = COLUMN

หน้าปัดเครื่องโทรศัพท์แบบกดปุ่มและความถี่ที่ใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ข้อดีของโทรศัพท์ระบบ DTMF คือ


- สามารถลดเวลาในการหมุนเลขหมายลงได้ ทำให้ชุมสายรับ traffic ได้มากขึ้น
- สามารถใช้วงจรทาง Solid-State Electronics แทนอุปกรณ์ทางด้าน Mechanic จึงทำให้มีความรวดเร็วและแม่นยำในการส่งเลขหมาย
- สามารถเพิ่มปุ่มกดได้อีก 4 ปุ่ม เพื่อใช้ในการส่งสัญญาณบริการประเภทอื่นๆ
- มีความเหมาะสมที่จะใช้กับชุมสายระบบ SPC

การทำงานของระบบ

การทำงานของเครื่องควบคุมอุปกรณ์ไฟฟ้าโดยโทรศัพท์ (DTMF) เขียนเป็น

block diagram ได้ดังรูปที่ 0.2





Title	Block Diagram
Size document Number	A
REV	
Date:	January 1, 1980 Sheet of

รูปที่ 0.2 เป็น block diagram ของระบบ โดยมีจุดศูนย์กลางการควบคุมที่ M80 control board ที่มี Z80 เป็น CPU ในวงจรใช้งานจริงจะติดต่อผ่าน 8255 2 ตัว

จากรูปจะเห็นได้ว่ามี analog SW. เป็นตัวเลือกว่าจะขณะนี้ CPU ต้องการใช้ วงจรส่วนไหน

เมื่อมีสัญญาณ ringing ผ่านเข้ามาถึงระบบ วงจร line interface circuit จะทำการตรวจจับพัลส์ แล้วส่งไปให้ CPU นับจนกว่าจะครบตามจำนวนที่ตั้งไว้ CPU จึงจะส่งสัญญาณเลือกให้มีการพร้อมรับสัญญาณ DTMF โดยสั่งให้ MT 8870 DTMF Decoder ทำงาน

สัญญาณ DTMF ที่ผ่านการ Decode เป็นรหัส 4 bit จะถูกส่งกลับไปยัง CPU ในขั้นตอนนี้ CPU จะทำการประมวลผลว่ารหัสนั้นๆ เป็นการสั่งให้ทำอะไรบ้าง

จำนวน ringing ที่เป็นเงื่อนไขการทำงานของระบบ ตั้งได้จาก rotary SW. โดยมี 7 segment display แสดงค่าที่ตั้งไว้ให้ทราบที่ตัวเครื่อง ส่วนรหัสผ่าน ก็จะมีการตั้งที่ DIP SW. ที่ตัวเครื่องเช่นกัน


**บทที่ 1**  
**ภาคีการควบคุม**  
**(CONTROL BOARD)**

1.1 การใช้งาน M80


ในโครงงานนี้ได้ใช้ไมโครคอนโทรลเลอร์ M80 ที่มี Z80 เป็น CPU มาประยุกต์ใช้งานเนื่องจาก M80 มีข้อดี คือสามารถโปรแกรมบนเครื่อง IBM PC ได้

ไมโครโปรเซสเซอร์ Z-80 เป็นไมโครโปรเซสเซอร์ขนาด 8 bit ที่มีชุดคำสั่งถึง 158 คำสั่ง ทำงานที่ความถี่ 3.579 MHz

วงจรส่วนไมโครโปรเซสเซอร์ของ M80 แสดงได้ดังรูป 1.1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
Z 80 : M 80 CPU  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**M80 MICROCONTROLLER V1.0**

DRAWN BY: S. PORUMATIKUL, P. HITSANUKASJAS

SIZE: B

CODE IDENT NO.: M80-SILA

DRAWING NO.: 001020690

DATE: 12 JAN 1990

SHEET: 1 OF 1



## 1.2 คุณสมบัติโดยทั่วไปของ M80

### HARDWARE

#### CPU

- Z80 CPU ทำงานที่ความถี่ 3.5795 MHz (IC1)

#### ROM

- ROM 16K เบอร์ 27128 ADDRESS 0000H-03FFFH (IC2)

#### RAM

- RAM 8K เบอร์ 6264 ADDRESS 4000H-5FFFH (IC3)
- RAM 8K OPTION เบอร์ 6264 ADDRESS 6000H-7FFFH มี BATTERY BACKUP (IC4)

#### I/O

- 24 BIT PROGRAMMABLE I/O ADDRESS 0C0H-0C3H เบอร์ 8255 (IC5)

#### RS-232C

- BUILT-IN RS-232C มีฟังก์ชัน AUTO-BAUDRATE ซึ่งจะตรวจสอบ BAUDRATE โดยอัตโนมัติ โดยปกติจะทำงานที่ความเร็วสูงสุดคือ 9600 (P6)

#### POWER SUPPLY

- +5V 200mA (P0)

#### WIRE-WRAPPING AREA

- 1.1"X6" พร้อมจุดต่อสำหรับ ADDRESS BUS, DATA BUS, CONTROL BUS, I/O, และ VCC รวมทั้งจุดต่อสำหรับอุปกรณ์จากภายนอก

#### DISPLAY

- 5mm.LED สำหรับ RESET(RED), INTERRUPT(YELLOW), HALT(GREEN), POWER(RED)

#### CONNECTOR

- POWER SUPPLY CONNECTOR 2 PIN (P0)
- EXPANSION CONNECTOR Z80CPU PIN 40 PIN (P1)
- DATA BUS TERMINAL D<sub>0</sub>-D<sub>7</sub> 8 PIN (P2)
- ADDRESS BUS TERMINAL A<sub>0</sub>-A<sub>7</sub> 8 PIN (P3)
- CONTROL BUS TERMINAL 8-I IN (P4)
- I/O TERMINAL 8PIN X 3 (PA,PB,PC)
- POWER TERMINAL 8 PIN (P5A,P5B)

### JUMPER

- เนื่องจาก RS-232C ในระบบใช้ PORT C<sub>0</sub> และ C<sub>1</sub> ดังนั้น JUMPER J1 และ J2 จึงใช้สำหรับการต่อ PORT C<sub>0</sub> และ C<sub>1</sub> เข้ากับวงจร RS-232C DRIVER หากต้องการใช้ PORT ดังกล่าวให้ถอด J1 และ J2 ออก

### DIMENSION

- 5"X7"

### SOFTWARE

- โปรแกรมสำหรับการพัฒนาระบบ และการติดต่อ RS-232C
- สามารถพัฒนาโปรแกรมผ่านทางเครื่อง IBM PC ด้วยภาษา ASSEMBLY
- สามารถตรวจสอบการทำงานของ CPU และระบบได้โดยสะดวก เนื่องจากมีฟังก์ชันต่างๆ เช่น LINE ASSEMBLER, MEMORY DUMP & EDIT, REGISTER DUMP & EDIT, BREAK POINT เป็นต้น

### OPTION

- อุปกรณ์สนับสนุนต่างๆ เช่น

REGULATED POWER SUPPLY 5V 1A-3A

VARIABLE REGULATED POWER SUPPLY 0-30V 1A-3A

PRINTER INTERFACE

CRT INTERFACE

KEYBOARD & DISPLAY INTERFACE

EPROM WRITER MODULE

SWITCHING POWER SUPPLY

# การใช้งาน REMOTE MONITOR

M80 มีโปรแกรมสำหรับช่วยในการพัฒนาระบบคือ REMOTE MONITOR ซึ่งออกแบบและพัฒนาโดย บริษัท ศิลารี่เสิร์ช จำกัด คำสั่งต่างๆที่มีอยู่ใน REMOTE MONITOR มีดังนี้

## A (Assembler)

FORMAT : A [addr]

เป็น Line Assembler เพื่อให้ผู้ใช้เขียนโปรแกรมเป็นภาษา Assembly ได้ทันที แต่จะไม่สามารถกำหนดค่าปรต่าง ๆ หรือ Label ได้ ในกรณีที่เป็ค่า Relative สามารถใส่เป็นค่า Address ได้ โปรแกรมจะทำการคำนวณเป็นค่า Relative ให้ [addr] จะเป็นค่า Address เริ่มต้นของโปรแกรม

ตัวอย่าง

- A 4000
- 4000:LD A,33
- 4002:DEC A
- 4003:JR NZ,4002
- 4005:HALT
- 4006:

<- กด Enter

## B (Brakepoint)

FORMAT : B [addr]

เป็นการกำหนด Brakepoint ให้โปรแกรมหยุดทำงาน ซึ่งมีความจำเป็นมากใน M80 เนื่องจาก M80 ไม่สามารถทำ Single step ได้จึงต้องใช้คำสั่งนี้มาช่วยในการ debug แทน [addr] คือ Address ที่ต้องการให้โปรแกรมหยุด ถ้าไม่ใส่ค่า [addr] จะเป็นการอ่านค่า Brakepoint ที่ตั้งไว้

ตัวอย่าง

- B 4003 <- ตั้งค่า Brakepoint ที่ 4003
- B <- ตรวจสอบ Brakepoint
- 4003

C (Compare)

FORMAT : C [addr1] [addr2] [addr3]

หรือ : C [addr1] [addr2] H [dd]

เป็นคำสั่งใช้ในการเปรียบเทียบข้อมูลระหว่าง Address 2 ตำแหน่ง คือข้อมูลใน Memory ตั้งแต่ [addr1] จนถึง [addr2] กับ [addr3] ที่มีความยาวเท่ากัน หรือข้อมูลใน Memory ตั้งแต่ [addr1] ถึง [addr2] กับค่า [dd] ข้อมูลที่แสดงออกมาบนจอภาพคือข้อมูลที่ต่างกันในทั้งสองกรณี ตัวอย่าง

-C 4000 40FF 5000 <- ในกรณี [addr1] ถึง [addr2] กับ [addr3]

4023:23 5023:34

4039:33 5039:44

-C 4000 40FF H 00 <- ในกรณี [addr1] ถึง [addr2] กับค่า [dd]

4040:

4041:

40FE:

D(Display)

FORMAT : D [addr1] [addr2]

เป็นการแสดงผลข้อมูลใน Memory ตั้งแต่ [addr1] ถึง [addr2] ถ้าไม่ใส่ [addr2] เครื่องจะใช้ค่า default คือ [addr2] เท่ากับ [addr1] + 127 และถ้าไม่ใส่ [addr1] เครื่องก็จะใช้ค่าที่เก็บไว้ล่าสุด

ตัวอย่าง

-D 4000

4000: 00 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 00 .....

4010: 00 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 00 .....

4020: 00 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 00 .....

4030: 00 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 00 .....

4040: 00 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 00 .....

4050: 00 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 00 .....

4060: 00 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 00 .....

4070: 00 00 00 00 00 00 00 00 00 - 00 00 00 00 00 00 00 00 .....

E(Enter)

FORMAT : E [addr]

เป็นการใส่ค่าลงใน Memory เป็น Hex หรือทศนิยมใน Memory ที่ตำแหน่ง [addr]

ตัวอย่าง

-E 4000

4000:00 3E

4001:00 33

4002:00           <- กด Enter เพื่อกลับสู่ระบบ

-

F(Fill)

FORMAT : F [addr1] [addr2] [dd]

เป็นคำสั่ง set ค่าใน Memory ตั้งแต่ตำแหน่ง [addr1] ถึง [addr2] ให้เป็นค่า [dd] ทั้งหมด

ตัวอย่าง

-F 4000 40FF FF

-

G(Go)

FORMAT : G [addr]

เป็นการสั่งให้ CPU ทำงานตาม Address ที่กำหนดคือ [addr]

ตัวอย่าง

-G 4000

H(Help)

FORMAT : H

เป็นการแสดงชุดคำสั่งทั้งหมดใน Remote Monitor พร้อมคำอธิบายและวิธีใช้โดยย่อ  
ตัวอย่าง

-H

A addr	Assembles
B [addr]	Brakepoint
C range addr	Compare block
C, range H byte	Compare byte
D [addr1] [addr2]	Display memory
E addr	Enter data
•F range byte	Fill memory
G [addr]	Go(Run)
H	Help
I port	Input
L [addr]	downLoad from terminal
M range addr	Move
N	New (Clear register)
O port	Output
P range	uPload to terminal
R [reg value]	Register
S range byte ... (8)	Search
T	Terminate (Power off)
U [N] [addr1] [addr2]	Unassembler
V [var value]	Variable [RSTn]

I(Input)

FORMAT : I port

ใช้ในการรับค่าข้อมูลจาก Input port ตาม port ที่กำหนด

ตัวอย่าง

-I C0

FF

L(Load)

FORMAT : L [addr]

เป็นการ Download ข้อมูลจากเครื่อง PC มาถึง M80 ซึ่งข้อมูลจะเป็นไฟล์ใน Intel Format ค่า addr จะเป็นค่า offset เนื่องจากในไฟล์ที่เป็น Intel Format นั้นจะมีตำแหน่ง Address ส่งมาด้วยอยู่แล้ว

ตัวอย่าง

-L

wait for send file

(จากนั้น M80 จะทำการรอรับไฟล์จากเครื่อง PC ซึ่งผู้ใช้จะต้องทำการส่งไฟล์จาก XTALK ดังนี้

- กด CTRL-A
- พิมพ์ SE [SPACE] filename [Enter]
- จอภาพของจะแสดงข้อความว่ากำลังส่งไฟล์อยู่
- เมื่อสิ้นสุดกระบวนการการส่งไฟล์แล้วจอภาพจะแสดงผลดังนี้

4000

<- Address ที่กำหนดมาในไฟล์

M(Move)

FORMAT : M [addr1] [addr2] [addr3]

เป็นการ copy ข้อมูลจาก addr1 ถึง addr2 ไปไว้ที่ addr3

ตัวอย่าง

-M 0000 00FF 4000

N(New)

FORMAT : N

เป็นการ Clear ค่า Register ทั้งหมดให้เป็น 0 โดยเครื่องจะแสดงค่า Register ที่  
คุณจอกภาพโดยอัตโนมัติ

ตัวอย่าง

-N

PC =4000 SP =5F20 IF =0004 IX =0000 IY =0000

AF =0000 BC =0000 DE =0000 HL =0000

AF'=0000 BC'=0000 DE'=0000 HL'=0000

S=0 Z=0 H=0 PV=0 N=0 C=0

O(Output)

FORMAT : O port dd

เป็นการส่งข้อมูล dd ออกไปยัง port ที่ต้องการ

ตัวอย่าง

-O C1 AA



P(uPload)

FORMAT : P [addr1] [addr2]

เป็นการ Upload ข้อมูลจาก M80 ไปเก็บไว้ในไฟล์ของเครื่อง PC ใน Intel Format  
ตัวอย่าง

-P 4000 40FF

Delay 10 second for receive file

(M80 จะทำการรอ 10 วินาที เพื่อให้ผู้ใช้เตรียมการทางด้านเครื่อง PC ให้พร้อมที่จะรับไฟล์)

(โดยผู้ใช้จะต้องทำการรับไฟล์ด้วย XTALK ดังนี้

- กด CTRL-A
- พิมพ์ CA [Space] filename [Enter]
- เมื่อครบ 10 วินาที M80 จะส่งข้อมูลเป็น Intel Format มาถึง PC และข้อมูลเหล่านี้จะ  
ถูกเก็บลงในไฟล์
- เมื่อเรียบร้อยแล้วกด CTRL-A และพิมพ์ CA OFF
- กดปุ่ม [Enter] M80 จะกลับมาแสดง prompt อย่างเดิม

R(Register)

FORMAT : R [reg] [ss]

เป็นการเรียกดูหรือแก้ไขค่าใน Register ใดๆ ในกรณีที่ไม่ง่าหนด reg M80 จะทำการ  
แสดงค่าของ Register ทุกตัวออกมา ถ้ากำหนด reg ก็จะแสดงผลเฉพาะตัวนั้นๆ ถ้าใส่ค่า ss (ss  
หมายถึงข้อมูลขนาด 8 หรือ 16 bit) ก็จะเป็นการกำหนดค่าลงใน reg นั้นๆ

ตัวอย่าง

-R BC 1234 (กำหนดให้ Register BC มีค่าเป็น 1234H)

-R ZF 1 (กำหนดให้ Zero Flag เป็น 1)

S(Search)

FORMAT : S [addr1] [addr2] [dd1] [dd2]..[dd8]

เป็นการ Search ข้อมูลในช่วง Address ตั้งแต่ addr1 ถึง addr2 ว่าตรงกับข้อมูล dd1.. dd8 ที่กำหนดให้หรือไม่

ตัวอย่าง

-S 4000 40FF 11 22 33 44

4020

4050

(แสดงว่าพบข้อมูลดังกล่าวอยู่ที่ Address 4020 และ 4050)

T(Terminate)

FORMAT : T

ใช้ในการสิ้นสุดการทำงาน แล้วกด CTRL-A และพิมพ์ QU [Enter] ก็จะกลับเข้าสู่ DOS

U(Unassembler)

FORMAT : U [N] [addr1] [addr2]

ใช้ในการทำ Disassemble ข้อมูลที่อยู่ใน Memory ของ M80 ตั้งแต่ addr1 จนถึง addr2 ส่วน OPTION N นั้นใช้สำหรับ off display ในส่วน address และ machine code เพื่อใช้ในการเก็บเป็นภาษา assembly ลงไฟล์

ตัวอย่าง

-U 4000 4004

4000: 3E 33            LD    A,33H

4002: 06 22            LD    B,22H

4004: 76                HALT

V(Variable)

FORMAT : V [no] [addr]



ใช้ในการกำหนดค่า interrupt vector สำหรับคำสั่ง RSTn โดย [no] เป็น Restart number และ [addr] เป็น vector ถ้าเฉพาะคำสั่ง V ตัวเดียวไม่มี option จะหมายถึงให้ display ค่าของ interrupt vector ที่มีอยู่ออกมา

ตัวอย่าง

-V 38 4100

(หมายถึงกำหนดให้ RST 38H JUMP ไปที่ 4100H)



MEMORY MAPI/O MAP

## บทที่ 2

### วงจรรีโมทรีเฟสสายโทรศัพท์

#### (LINE INTERFACE CIRCUIT)

จากรูปที่ 2.1 เป็นส่วนของ Telephone Line Interface Circuit หน้าที่หลักคือ รับสัญญาณ ringing จากสายโทรศัพท์ detect ออกมาเป็น pulses ตามจำนวนสัญญาณ ringing ที่ตั้งขึ้น ส่งไปยัง CPU เพื่อทำการเปรียบเทียบกับจำนวนที่ตั้งไว้ หาก CPU พบว่าครบตามที่ต้องการก็จะส่งสัญญาณมาขับเคลื่อน DTMF ให้ทำงานส่งผ่านสัญญาณที่ได้ไปยัง DTMF decoder

นอกจากนี้ยังทำการตรวจสอบการเลิกติดต่อของผู้เรียกป้องกันการ on ค้างของ เครื่องด้วย

#### 2.1 หลักการทำงาน

จากรูป bridge rectifier จะรับแรงดันจากสายโทรศัพท์ผ่านเข้ามาจ่ายให้ ชุด ringing detector โดยมี IC1 4N32A เป็นตัวเชื่อมโยงทางแสงป้องกันการรบกวนของสัญญาณ ที่ขา 5 ของ IC1 จะได้รับสัญญาณเป็นพัลส์ลบ (negative going pulses) ตามจังหวะของ ringing tone (duty cycle 0.25) ตามรูปที่ 2.2 หลังจากนั้นผ่านการขยายโดย IC7-a ก่อนส่งให้ ringing counter นับจำนวนพัลส์


หาก CPU พบว่า สัญญาณ ringing ครบตามจำนวนที่ตั้งไว้ก็จะส่งแรงดันมาขับเคลื่อน Q1 ส่งผลให้ รีเลย์ RY1 ต่อบางส่วนที่เชื่อมเข้ากับชุด bridge rectifier มีแรงดันไปจ่ายให้ทั้งวงจร

ขณะเดียวกันนั้น CPU ก็จะเลือกช่องการทำงานของ SPEECH SYNTHESIZER โดยผ่าน 4066 CMOS SW. ส่งสัญญาณเสียงเข้ามายัง IC7-c เข้าสู่สายโทรศัพท์

Speech synthesizer ทำการอัดข้อความไว้ 5 ช่อง ขั้นตอน CPU จะเลือกช่องแรก โดยมีข้อความย้อนกลับสู่ผู้เรียกว่า " ขณะนี้ท่านได้เข้าสู่การทำงานของเครื่องควบคุมอุปกรณ์ไฟฟ้าอัตโนมัติ โปรดกดรหัสผ่าน"

เมื่อผู้เรียกตอบสนองโดยการกดรหัสผ่าน IC7-b จะทำหน้าที่ขยายสัญญาณ DTMF ที่ได้ป้อนเข้าสู่วงจร DTMF Decoder

หาก CPU พบว่ารหัสผ่านตรงกับที่ได้ตั้งไว้ (โดย DIP SW.) ก็จะเลือกเสียงช่องที่ 2 ของ Speech Synthesizer มีข้อความว่า "รหัสผ่านถูกต้อง โปรดเลือกฟังก์ชัน"



REV	1	Date: January 1, 1980	Sheet 1 of 1
Slack Document Number			
Title TELEPHONE LINE INTERFACE CIRCUITS			
JACK			

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้เพื่อประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงแหล่งเอกสารทุกแห่งที่มีการนำไปใช้


## ชั้นการทำงาน"

ผู้เรียกอาจเลือกฟังก์ชันการทำงานได้ 2 อย่าง ดังที่ได้กล่าวมาแล้ว CPU จะทำงานตามที่ถูกเลือก ชั้นตอนนี้ ข้อความจะถูกเลือกอีก 2 ช่อง คือ "อุปกรณ์เปิด" และ "อุปกรณ์

ปิด" แสดงสถานะของอุปกรณ์แต่ละช่อง

จุดประสงค์หลักของ IC4 คือตรวจสอบสัญญาณเล็กติดต่อกับผู้เรียก จะส่งพัลส์ไป interrupt CPU เพื่อสั่งวงจรหยุดการทำงาน หากไม่มีวงจรส่วนนี้หากผู้เรียกยุติการติดต่อ(วางสาย)กับเครื่องควบคุมอุปกรณ์ไฟฟ้าอัตโนมัติระหว่าง CPU รอการสั่งการ CPU ก็จะรออยู่เช่นนั้น ผู้อื่นก็จะโทรเข้ามาไม่ได้ วงจรส่วนนี้จึงจำเป็น

LINE INTERFACE CIRCUIT เป็นเสมือนทางผ่านของสัญญาณจากสายโทรศัพท์เข้าสู่ระบบควบคุมนั่นเอง



รูป 2.2 NEGATIVE PULSE


บทที่ 3

ภาคต่อรหัสสัญญาณ DTMF

(DTMF DECODER)

การทำงานของวงจรในส่วนนี้ขึ้นอยู่กับ MT 8870 Integrated DTMF

Receiver ซึ่งมีการต่อใช้งานดังรูป 3.1




รูป 3.1

MT 8870 เป็น DTMF receiver ที่สมบูรณ์ประกอบด้วยส่วน band split filter และ digital decoder functions ส่วนของวงจรฟิลเตอร์ใช้เทคนิคการสวิตช์ตัวเก็บประจุ (switched capacitor techniques) ทั้งกลุ่มของความถี่สูงและความถี่ต่ำ ส่วนของวงจร decoder ใช้เทคนิคที่เรียกว่า digital counting ทำการถอดรหัสสัญญาณ DTMF ทั้ง 16 สัญญาณเป็น 4-bit code

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการเรียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 โครงสร้างภายในของ MT 8870 แสดงได้ดังรูป 3.2

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 3.2

### 3.1 Filter Section

การแยกกลุ่มความถี่สูงและความถี่ต่ำทำได้โดยการป้อนสัญญาณ DTMF ไปยังอินพุตของ sixth-order switched capacitor band pass filter 2 ชุด (แบนด์วิดท์ bandwidth) กำหนดโดยความถี่สูงและความถี่ต่ำที่ใช้งาน

วงจรฟิลเตอร์เหล่านี้ทำการกรองสัญญาณให้ เร็วขึ้นก่อนจะนำไปยังวงจรเปรียบเทียบที่มีอัตราขยายสูงทำการกำหนดขนาดของสัญญาณ ป้องกันการตอบสนองสัญญาณระดับต่ำที่ไม่ต้องการ เอาท์พุทของวงจรเปรียบเทียบจะให้สัญญาณ Logic ตามความถี่ของสัญญาณ DTMF เข้ามา

รูปที่ 3.3 แสดงการแบ่งช่วงการขยายความถี่ของวงจรฟิลเตอร์



รูป 3.3

3.2 Decoder Section

ต่อจากส่วนของวงจรมัลติเพล็กซ์เตอร์คือวงจรถอดรหัสที่ใช้เทคนิคแบบ digital

counting เพื่อเปรียบเทียบสัญญาณที่ผ่านเข้ามากับความถี่มาตรฐาน DTMF

นอกจากนี้ยังประกอบด้วย averaging algorithm เพื่อกำจัด noise และ ถ้าเมื่อใดที่นับว่าเป็นสัญญาณที่ถูกต้องตามมาตรฐาน เอาท์พุท "Early Steering" (EST) จะมีสถานะ activeทันที ดังนั้นหากสัญญาณไม่ถูกต้องหา EST นี้ก็จะยังไม่ active

รูป 3.4 แสดงตารางของรหัส 4 bit ที่ได้จากการถอดรหัสสัญญาณ DTMF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FLOW	FHIGH	NO	TOE	Q4	Q3	Q2	Q1
697	1209	1	H	0	0	0	1
697	1336	2	H	0	0	1	0
697	1477	3	H	0	0	1	1
770	1209	4	H	0	1	0	0
770	1336	5	H	0	1	0	1
770	1477	6	H	0	1	1	0
852	1209	7	H	0	1	1	1
852	1336	8	H	1	0	0	0
852	1477	9	H	1	0	0	1
941	1336	0	H	1	0	1	0
941	1209	*	H	1	0	1	1
941	1477	#	H	1	1	0	0
697	1633	A	H	1	1	0	1
770	1633	B	H	1	1	1	0
852	1633	C	H	1	1	1	1
941	1633	D	H	0	0	0	0
.	.	ANY	L	Z	Z	Z	Z

### รูป 3.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3 Steering Circuit

วงจรนี้จะตรวจสอบสัญญาณที่เข้ามาโดยเปรียบเทียบ signal duration นั้นกับ ข้อมูลที่มีอยู่ การตรวจสอบนี้ทำได้โดยต่อ RC time constant ที่ภายนอก (ดูรูป) logic "1" ที่ Est ทำให้  $V_c$  เพิ่มขึ้น

หาก Signal condition หรือสัญญาณที่เข้ามาถูกต้อง (Est = "1") ณ. ที่คาบเวลา  $t_{Est}$   $V_c$  จะมีค่าเท่ากับค่าเทอเรนโซล ( $V_{TSC}$ ) ของ steering logic ของค่าความถี่นั้นๆ แล้วแลตช์เอาท์นิต 4 bit code ดังรูปที่ ไปยัง output latch ณ. ที่จุดนี้ GT จะแอคทีฟและขับ  $V_c$  ถึงค่า VDD, GT จะมีค่า "1" ตราบเท่าที่ Dst มีค่า "1"

หลังจาก Output latch รหัส 4 bit ที่สอดคล้องกับค่าความถี่ของ DTMF ที่เข้ามาแล้ว delayed steering output flag (Std) ก็จะเป็น "1" เป็นการยืนยันว่า ค่าความถี่ที่ได้รับมานั้นเป็นสัญญาณ DTMF ที่ถูกต้อง

หากต้องการให้ตัดสัญญาณที่สั้นเกินไปก็อาจปรับเปลี่ยนค่า steering time constanes จากภายนอกได้


### 3.4 Guard Time Adjustment

ค่าของอุปกรณ์ในรูปที่ 3.5 a ถูกเลือกให้สอดคล้องกับสูตร

$$t_{REC} = t_{DP} + t_{STP}$$

$$t_{ID} = t_{DA} + t_{STA}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Title		DTMF Decoder	
Size Document Number		A	
REV		1	
Date:		January 1, 1980	
Sheet		of	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามปรับแก้ 3.5 ข้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าของ  $t_{DP}$  คือ device parameter (ดูตาราง) และ  $t_{REC}$  เป็น signal duration ที่ต่ำที่สุดที่ตัวรับจะยอมรับได้ ค่าของ  $C$  มักใช้  $0.1\mu F$  โดยแปรเปลี่ยนที่ค่า  $R$  การเปลี่ยนค่าตรงนี้เป็นการเปลี่ยน guard times ของ tone present ( $t_{GTP}$  และ tone absent ( $t_{GTA}$  ซึ่งเป็นการตั้งระบบให้ยอมรับหรือเพิกเฉยต่อสัญญาณ

การเพิ่ม  $T_{REC}$  เป็นการปรับปรุง talk-off performance การลด  $T_{REC}$  โดยมีค่า  $t_{DC}$  มากๆ ทำให้การกำจัดสัญญาณรบกวนดีขึ้น การออกนบข guard time adjustment แสดงไว้ดังรูปที่ 3.5

จากวงจร มีค่า  $VDD = 5\text{ v.}$

$$VTst = 2.5\text{ v.}$$

$$R = 390K$$

$$C = 0.1\ \mu F$$

จากสูตร  $t_{GTA} = (RC) \ln (VDD/VTst)$

$$t_{GTA} = (390 \times 10^3 * 0.1 \times 10^{-6}) \ln (5/2.5)$$

$$= 0.27$$


และ  $t_{GTP} = (RC) \ln (VDD/(VDD-VTst))$

$$t_{GTP} = (390 \times 10^3 * 0.1 \times 10^{-6}) \ln (5/(5-2.5))$$

$$= 0.27$$

**3.5 Differential Input Configuration**


MT 8870 มีอินพุตเป็นวงจรขยายความแตกต่าง มีค่าไบแอส =  $V_{REF}$  โดยมี การต่อป้อนกลับจากเอาต์พุต  $OS$  โดยค่า  $R_5$  ทำให้สามารถปรับอัตราขยายได้ ภาควิทยาศาสตร์ของ MT8870 แสดงไว้ดังรูป 3.6



รูป 3.6

**3.5 Crystal OscillatorPSPB**

สัญญาณ clock ภายในได้มาจาก crystal 3.58 MHz ที่ต่อจากภายนอก และต่อดังในรูปที่ 3.7 (Single Ended Input Configuration) MT 8870 ถูกออกแบบ มาให้ใช้ crystal oscillator เพียงตัวเดียว โดยเอาต์พุตของ oscillator ตัว แรกถูกคัปปลิ่งผ่าน capacitor 30 pF ไปยัง OSC<sub>2</sub> ของอุปกรณ์ตัวถัดไปดังรูปที่ 3.7



Oscillator Connection

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงรูปที่ 3.7 ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### วงจรสังเคราะห์เสียงพูด

( SPEECH SYNTHESIZER )

#### 4.1 การทำงาน

จากวงจรในรูปที่ 4.1 แสดงการต่ออุปกรณ์ต่างๆ ของชุดสังเคราะห์เสียงพูด ชุดสังเคราะห์เสียงพูด T6668 จะสามารถอัดเสียงต่างๆ ได้โดยผ่านทางไมค์ แล้วเข้าไปเก็บไว้ใน RAM โดยอัดได้สูงสุด 16 ช่อง และนานสุด 128 วินาทีโดยการที่ T6668 สามารถเลือกช่องที่จะเล่นหรืออัดได้โดยอิสระ เราจึงใช้ไปนารีโคตสวิทช์เป็นตัวแปลงเลือกช่องต่างๆ กัน ตามปกติเครื่องจะเริ่มที่ช่อง 0 ทุก ๆ ครั้งเนื่องจากช่องนี้สามารถเริ่มต้นได้โดยที่ไม่จำเป็นต้องมีไฟจากทางอินพุตเข้ามา ดังนั้นถ้าเราอัดเข้าในช่องนี้

เครื่องจะหยุดที่ช่องนี้ติดต่อกันตลอดไปไม่มีการหยุด และทำให้ไม่สามารถรับอินพุตอื่นๆ ได้ถ้าข้อความในช่องนี้ยาวพอ

#### 4.2 การอัดเสียง

4.2.1. ตั้งสวิทช์ SW3 ไปที่ตำแหน่ง on

4.2.2. เลือกความเร็วในการอัด ที่สวิทช์ SW4, SW5 การอัดที่ความเร็วสูงสุด จะให้เสียงได้ชัดเจนที่สุด

4.2.3. เลือกช่องที่ทำการอัดโดย SW6-SW8

4.2.4. กด SW1(start) แล้วพูดเสียงอัด

4.2.5. เมื่อพูดจนพอแล้วให้กด SW<sub>2</sub>(stop) เพื่อหยุดทำการอัด

4.2.6. มาถึงตรงนี้แล้วควรทำการตรวจสอบดูว่า การอัดเข้าไปในนั้นใช้ไม่ได้โดยทำดังนี้

4.2.6.1 เปลี่ยนสวิทช์อัด(SW3)ไปตำแหน่ง OFF และต่อลำโพง

4.2.6.2 กด SW1 เพื่อ start อีกครั้ง และ LED ที่ชุด T6668 จะต้องดับและมีเสียงพูดของเราที่อัดเข้าไปดังออกมา

4.2.6.3 ถ้าหาก LED ของ T6668 ดับแต่ไม่มีเสียงพูดออกมาแสดงว่าอาจมีข้อผิดพลาด

ในการใช้สวิทช์ต่างๆ ขอให้เปิดไฟเสียงเพื่อตรวจสอบข้อมูลออกแล้วกลับไป

ไม่ว่ากรณีใดๆทั้งสิ้น อีเอ็มทั้งหมดมีให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ เริ่มต้นข้อ 1 ใหม่



### 4.3 การอัดเสียงของเครื่องควบคุมอุปกรณ์ไฟฟ้าอัตโนมัติ

ทำการอัดด้วยความเร็วสูงสุด มีขั้นตอนดังนี้

1. อัดข้อความการแจ้งผู้เรียกว่ากำลังติดต่อกับเครื่องควบคุมอุปกรณ์ไฟฟ้าอัตโนมัติ ความว่า " ขณะนี้ท่านกำลังเข้าสู่การทำงานของเครื่องควบคุมโทรศัพท์อัตโนมัติ โปรดกดรหัสผ่าน " ที่ช่อง 1
2. อัดข้อความ "รหัสผ่านถูกต้อง โปรดเลือกการทำงาน" ที่ช่อง 2
3. อัดข้อความ "รหัสผ่านไม่ถูกต้อง" ที่ช่อง 3
4. อัดข้อความ "อุปกรณ์เปิด" ที่ช่อง 4
5. อัดข้อความ "อุปกรณ์ปิด" ที่ช่อง 5

ซึ่ง CPU จะเป็นผู้เรียกใช้ข้อความเหล่านี้ตามความเหมาะสม

ตาราง 4.1 แสดงการตั้งสวิตช์เลือกช่อง

และ ตาราง 4.2 แสดงการตั้งค่าเลือกความเร็วในการอัด

$D_0$	$D_1$	$D_2$	$D_3$	ช่องที่	KBPS	$D_7$	$D_6$
0	0	0	0	1	8	0	0
0	0	0	1	2	11	0	1
0	0	1	0	3	16	1	0
0	0	1	1	4	32	1	1
0	1	0	0	5			
0	1	0	1	6			
0	1	1	0	7			
0	1	1	1	8			
1	0	0	0	9			
1	0	0	1	10			
1	0	1	0	11			
1	0	1	1	12			
1	1	0	0	13			
1	1	0	1	14			
1	1	1	0	15			
1	1	1	1	16			

ตาราง 4.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ตาราง 4.1  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**บทที่ 5**

**วงจรควบคุมอุปกรณ์เอาต์พุต**


**(OUTPUT CONTROL CIRCUIT)**

จากรูป 5.1

วงจรในส่วนนี้คือการรับสัญญาณจาก CPU มาขับเอาต์พุตของระบบ (Relays) ส่วนประกอบที่สำคัญคือ 74LS245 OCTAL BUS TRANSCEIVER 3-STATE รับข้อมูล D0-D7 จาก CPU จากนั้นจึงส่งให้กับภาคขับ LED display แสดงสถานะของเอาต์พุตทั้ง 8 โดยมี 74LS273 OCTAL D-TYPE FLIP-FLOP WITH CLEAR ทำหน้าที่นี้


หลังจากนั้น ก็ส่งผ่านไปยัง ULN2003 ขั้วแรงดันที่ได้ออกเป็น 12v. drive ไปยัง relays ทั้ง 8 ชุด

LS273 และ LS245 มีฟังก์ชันการทำงานดังรูป 5.2 และ 5.3



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการใช้งานเพื่อการศึกษานี้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น ผู้จัดทำขอสงวนสิทธิ์ในการเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของรูป 5.2 และ 5.3 ครั้งที่มีการนำไปใช้



Title	Output Control Circuit
Size Document Number	A
Date:	January 1, 1980 Sheet of

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่สามารถเผยแพร่โดยไม่ได้รับอนุญาตจากเจ้าของเอกสาร

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 6รีเลย์RELAYS

Relays ในเครื่องควบคุมอุปกรณ์ไฟฟ้าเครื่องนี้ ใช้ Relays 12v. 3A. 7 ช่อง อีกช่องหนึ่งเป็น Solid State Relays เนื่องจากการใช้งานทั่วไปของอุปกรณ์ไฟฟ้าภายในบ้าน อันเป็นจุดประสงค์ของเครื่อง โดยทั่วไปแล้วไม่เกิน 3 A.

อย่างไรก็ตาม อาจมีการเปลี่ยนแปลงได้โดยเปลี่ยน Relays ตัวใหม่ได้สะดวก จากตัวเครื่องที่ทำไว้ให้ง่ายต่อการ Replace

วงจร Solid State Relay แสดงได้ดังรูปที่ 6.1





Title	SOLID STATE RELAYS
Size	A
Document Number	REV 1
Date:	October 23, 1997
Sheet	1 of 1

รูป 6.1 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 78255 PIA

(Programmable Interface Adapter)

## 7.1 รายละเอียดเกี่ยวกับ 8255

8255 เป็นอุปกรณ์ LSI (Large Scale Integrated Circuit) บรรจุอยู่ใน Package 40 ขาแบบ DIP (Dual In Line Package) ผลิตโดยบริษัท INTEL สามารถประยุกต์ใช้งานได้กับไมโครโปรเซสเซอร์เบอร์ต่างๆ รวมทั้ง Z80 CPU ของโครงงานนี้

ด้วย


รูป 7.1 แสดงบล็อกไดอะแกรม 8255 ซึ่งหน้าที่ของแต่ละบล็อกมีดังต่อไปนี้คือ



## 8255A/8255A-5 PROGRAMMABLE PERIPHERAL INTERFACE

- MCS-85™ Compatible 8255A-5
- 24 Programmable I/O Pins
- Completely TTL Compatible
- Fully Compatible with Intel® Microprocessor Families
- Improved Timing Characteristics
- Direct Bit Set/Reset Capability Easing Control Application Interface
- 40-Pin Dual In-Line Package
- Reduces System Package Count
- Improved DC Driving Capability

The Intel® 8255A is a general purpose programmable I/O device designed for use with Intel® microprocessors. It has 24 I/O pins which may be individually programmed in 2 groups of 12 and used in 3 major modes of operation. In the first mode (MODE 0), each group of 12 I/O pins may be programmed in sets of 4 to be input or output. In MODE 1, the second mode, each group may be programmed to have 8 lines of input or output. Of the remaining 4 pins, 3 are used for handshaking and interrupt control signals. The third mode of operation (MODE 2) is a bidirectional bus mode which uses 8 lines for a bidirectional bus, and 5 lines, borrowing one from the other group, for handshaking.



รูปที่ 7.1 แสดงบล็อกไดอะแกรมและการวางตำแหน่งขาของ 8255.

บล็อกกลุ่มแรกที่เราจะพูดถึงนี้ได้แก่ บล็อกจำนวน 4 บล็อก ที่อยู่ทางด้านขวาของรูป ซึ่งจะเป็นส่วนที่เชื่อมต่อกับอุปกรณ์ภายนอกอื่นๆ โดยมีสาย PA0-PA7, PB0-PB7 เป็นทางผ่านของข้อมูลระหว่างอุปกรณ์ภายนอกกับ 8255 สายสัญญาณเหล่านี้จะถูกแบ่งออกเป็น 3 I/O พอร์ตได้แก่พอร์ท A (PA), พอร์ท B (PB) และพอร์ท C (PC) พอร์ตเหล่านี้แต่ละพอร์ตสามารถเป็นได้ทั้งพอร์ทอินพุตและเอาต์พุต และแต่ละบล็อกจะมีสายสัญญาณเชื่อมเข้ากับบัสข้อมูลภายในของ 8255.

บล็อกกลุ่มถัดมาได้แก่ GROUP A CONTROL และ GROUP B CONTROL ซึ่งจะเป็นตัวกำหนดลักษณะการทำงานของทั้ง 3I/O พอร์ต (8255 มีลักษณะการทำงานที่แตกต่างกันอยู่ 3 โหมด สามารถกำหนดได้โดยการโปรแกรมส่ง CONTROL WORD ให้กับ 8255 ซึ่งจะกล่าวถึงในภายหลัง) จากรูป 7.1 จะเห็นว่า พอร์ต C นี้จะประกอบด้วยพอร์ตขนาด 4 บิต 2 พอร์ต กลุ่มหนึ่งจะถูกควบคุมโดย GROUP A CONTROL และอีกกลุ่มหนึ่งจะถูกควบคุมโดย GROUP B CONTROL สำหรับเหตุผลนั้นจะกล่าวถึงในภายหลัง

บล็อกกลุ่มสุดท้ายที่จะกล่าวถึงได้แก่ DATA BUS BUFFER และ READ/WRITE CONTROL LOGIC ซึ่งบล็อกเหล่านี้จะเป็นส่วนที่ติดต่อกับ CPU, DATA BUS BUFFER นี้จะเป็นบัฟเฟอร์ให้กับบัสข้อมูลของ CPU ส่วน READ/WRITE CONTROL LOGIC จะเป็นส่วนที่ควบคุมให้ข้อมูลเข้าหรือออกจากรีจิสเตอร์ภายใน ตัวที่ถูกต้อง และในเวลาที่เหมาะสม

## 7.2 รายละเอียดการจัดเรียงขาของ 8255.

ในส่วนนี้เราจะพิจารณาหน้าที่ของขาแต่ละขาของ 8255 ซึ่งข้อมูลเหล่านี้จะมีประโยชน์ในการเชื่อมต่อเข้ากับระบบบัสของ CPU สำหรับการตรวจสอบแสดงไว้ในรูปที่ 7.1 รายละเอียดของแต่ละขามีดังนี้คือ

DO-D7 : เป็นสายข้อมูลอินพุท/เอาต์พุตแบบสองทิศทาง (BI-DIRECTIONAL BUS) จะเป็นทางผ่านข้อมูลระหว่างพอร์ตต่างๆ ของ 8255 กับบัสข้อมูลของ Z80

CS (CHIP SELECT INPUT) : เมื่อขาที่มีสถานะลอจิกเป็น "0" CPU จะสามารถที่จะอ่านหรือเขียนข้อมูลกับ 8255 ได้

RD (READ INPUT) : เมื่อขาที่มีสถานะลอจิกเป็น "0" และสัญญาณ CS มีลอจิกเป็น "0" ข้อมูลจาก 8255 จะปรากฏสู่ระบบบัสข้อมูล CPU ก็จะสามารถอ่านข้อมูลออกไปได้ (ในการตั้งชื่อของขาสัญญาณนี้จะถือเอา CPU เป็นหลัก)

WR (WRITE INPUT) : เมื่อขาที่มีสถานะลอจิกเป็น "0" และขาสัญญาณ CS มีลอจิกเป็น "0" ข้อมูลจากระบบบัสข้อมูลจะถูกเขียนไปยัง 8255 ได้

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการศึกษาเท่านั้น ไม่ควรนำข้อมูลไปใช้โดยไม่ผ่านการอนุมัติจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

WR (WRITE INPUT) : เมื่อขานี้มีสถานะลอจิกเป็น "0" และขาสัญญาณ CS มีลอจิกเป็น "0" ข้อมูลจากระบบบัสข้อมูลจะถูกเขียนเข้าไปยัง 8255 ได้

AO-AI (ADDRESS INPUT) : จะเป็นตัวกำหนดการเลือกใช้รีจิสเตอร์ภายในของ 8255 ซึ่งจะกล่าวรายละเอียดในภายหลัง

RESET : เมื่อขานี้มีสถานะเป็น "1" 8255 จะอยู่ในสภาวะรีเซ็ตทุกๆพอร์ทของ 8255 จะถูกเซ็ตให้อยู่ในโหมดอินพุท


PA0-PA7-, PBO-PB7 : ขาสัญญาณเหล่านี้จะถูกใช้เป็นพอร์ท I/O ขนาด 8 บิต ใช้ต่อเข้ากับอุปกรณ์ภายนอกอื่นๆ

PC0-PC7 : ขาสัญญาณนี้ถูกใช้เป็นพอร์ท I/O ขนาด 8 บิต เช่นเดียวกับ PA0-PA7 และ PBO-PB7 แต่กลุ่มของขาสัญญาณเหล่านี้สามารถแบ่งออกเป็น 2 กลุ่ม โดยแต่ละกลุ่มมีขนาด 4 บิตได้ กลุ่มแรกจะใช้ควบคุม PBO-PB7 และกลุ่มที่ 2 ใช้ควบคุม PA0-PA7 (ซึ่งจะกล่าวถึงรายละเอียดในภายหลัง)

### 7.3 การต่อ 8255 เข้ากับ Z80.

ในการต่อ 8255 เข้ากับระบบของ Z80 นั้น สัญญาณต่างๆ ที่เกิดขึ้นจะเหมือนกับขบวนการติดต่อกับ I/O ดังที่เคยกล่าวมาแล้วในบทที่ 3 โดยจะต้องเอาสัญญาณ AO-A7 จาก Z80 มาถอดรหัสเพื่อสร้างสัญญาณเลือกพอร์ท ใช้ 8b:f ล่าง แต่เนื่องจาก 8255 มีขา ADDRESS INPUT อยู่แล้ว 2 ขา (AO,A1) ซึ่งโดยปกติแล้วขา AO,A1 นี้จะต่อเข้าโดยตรงกับ AO,A1 จากบัสแอดเดรส นั่นคือ 8255 ทั้งตัวจะใช้ค่าพอร์ทแอดเดรสถึง 4 ค่า ( $2^2$ ) ส่วนสัญญาณอีก 6 เส้น (A2-A7) จะนำไปถอดรหัสเพื่อทำสัญญาณเลือกชิพ (CHIP SELECT) ให้แก่ 8255.


ในที่นี้เราจะสมมติให้ 8255 มีพอร์ทแอดเดรสอยู่ที่ 10H, 11H, 12H และ 13H ซึ่งวิธีหนึ่งที่สามารถจะถอดรหัสพอร์ทเหล่านี้ได้ แสดงไว้ในรูป 7.2



จากรูปที่ 7.2 แสดงผังวงจรการถอดรหัสการเลือกพอร์ทที่ติดต่อกับ 8255.

จากรูปที่ 7.2 นี้ จะเห็นว่าขาอินพุต CS จะแอดคัทก็ต่อเมื่อ A7-A2 มีเท่ากับ 000100xxB (2 บิตล่างจะใช้เมื่อเลือกใช้รีจิสเตอร์ภายใน 4 ตัว)

ขั้นตอนที่เราจะต้องทำคือ การต่อขา RD และ WR ของ 8255 เข้ากับสัญญาณควบคุม IOR และ IOW ของระบบ การที่เราไม่ต่อขา RD และ WR เข้าโดยตรง เพราะในตัวอย่างวิธีการถอดรหัสของเรานี้อาจจะเกิดกรณีที่ A7-A0 มีค่าตรงกับ 000100XXB ซึ่งจะทำให้เกิดการอ่านหรือเขียนข้อมูลกับ 8255 โดยไม่ต้องการได้ ในการแก้ปัญหาที่เราจึงใช้สัญญาณ IORQ จาก CPU มาทำเป็นสัญญาณ IOR และ IOW เพื่อแยกว่าเป็นการติดต่อกับ I/O ไม่ใช่หน่วยความจำ ดังแสดงในรูป 7.3




รูป 7.3

ในการต่อขา RESET ของ 8255 ซึ่งจะแอดที่พินลอจิก "1" เข้ากับขา RESET ของ Z80 ซึ่งแอดที่พินลอจิก "0" นั้นจะต้อง INVERTER ต้นกลางเสียก่อน

ในการต่อสายข้อมูล DO-D7 ของ 8255 เข้ากับระบบบัสข้อมูลของระบบเรา จะสมมติว่าไม่มีการไหลกลับบัสข้อมูล ดังนั้นเราจึงสามารถต่อสายสัญญาณเหล่านี้เข้าโดยตรงกับระบบบัสข้อมูล ดังแสดงวงจรสมบูรณ์ของการเชื่อมต่อ 8255 เข้ากับระบบของ Z80 ในรูป 7.4


#### 7.4 8255 READ และ WRITE REGISTER

ขณะนี้เราได้ทำการต่อ 8255 เข้ากับระบบของ Z80 แล้ว ต่อไปเราจะศึกษาการโปรแกรมใช้งาน 8255 เพื่อให้ทำงานตามที่เราต้องการได้ จะเริ่มต้นพิจารณาที่รีจิสเตอร์ภายใน 4 ตัว ของ 8255 สำหรับในตัวอย่างการถอดรหัสของเรานี้ ตำแหน่งของรีจิสเตอร์จะอยู่ที่แอดเดรส 10H, 11H, 12H และ 13H ซึ่งรายละเอียดของรีจิสเตอร์เหล่านี้มีดังนี้คือ



รูป 7.4

หน้าที่ของรีจิสเตอร์หมายเลข 0-2 จะถูกกำหนดลักษณะการทำงานจากรีจิสเตอร์หมายเลข 3 (รีจิสเตอร์ควบคุม) รูปที่ 7.5 จะแสดงรายละเอียดของแต่ละบิตของรีจิสเตอร์ควบคุมนี้ต่อไปเราจะกล่าวถึงลักษณะการทำงานของ 8255 ทั้ง 3 โหมด และการโปรแกรมให้อยู่ในโหมดต่างๆ ได้ดังต่อไปนี้คือ



รูปที่ 7.5 แสดงรายละเอียดแต่ละบิตของรีจิสเตอร์ควบคุมของ 8255

7.5 โหมด 0 : BASIC REGISTER I/O

ในการใช้ 8255 ให้อยู่ในโหมด 0 นั้นเราจะต้องส่งคำสั่งควบคุม (CONTROL WORD) ให้แก่รีจิสเตอร์ควบคุมก่อน คำสั่งควบคุมนี้จะกำหนดลักษณะการทำงานให้แก่แต่ละพอร์ทของ 8255 ตัวอย่างหนึ่งของคำสั่งควบคุมที่จะสั่งให้ 8255 ทำงานอยู่ในโหมด 0 นี้ได้แก่

D7	D6	D5	D4	D3	D2	D1	D0
1	0	0	0	0	0	0	0

จากรูปที่ 7.5 เราจะเห็นว่า

บิต D7 เป็นตัวกำหนดว่าเป็นคำสั่งควบคุม (CONTROL WORD)

บิต D6 และ D5 กำหนดโหมดการทำงานของ พอร์ท A D6, D5 มีค่า

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้คนอื่นไปใช้โดยไม่ได้รับอนุญาต ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็น "0" แสดงว่าอยู่ในโหมด 0

- บิต D4 = "0" กำหนดให้ พอร์ต A เป็นพอร์ตเอาต์พุต
- บิต D3 = "0" เชื่อมพอร์ต C4 บิตบนเป็นพอร์ตเอาต์พุต
- บิต D2 = "0" เชื่อมโหมดของพอร์ต B ให้พอร์ต B อยู่ในโหมด 0
- บิต D1 = "0" เชื่อมพอร์ต B เป็นพอร์ตเอาต์พุต
- บิต D0 = "0" เชื่อมพอร์ต C ให้ 4 บิตล่างเป็นพอร์ตเอาต์พุต

คำสั่งควบคุมนี้จะกำหนดให้พอร์ตทั้ง 3 ของ 8255 ทำงานอยู่ในโหมด 0 และเป็นพอร์ตเอาต์พุตซึ่งได้สายสัญญาณซึ่งสามารถติดต่อกับอุปกรณ์ภายนอกได้ถึง 24 สาย คำสั่งของ Z80 ที่จะเช็ทให้ 8255 อยู่ในลักษณะดังกล่าวได้แก่

LD A, 80H : เช็ทคำสั่งควบคุม  
OUT (13), A : ส่งคำสั่งควบคุมให้ 8255

เมื่อ Z80 ทำการ EXECUTE คำสั่งข้างต้นแล้ว 8255 จะถูกเช็ทให้พอร์ตทุกพอร์ต เป็นพอร์ตเอาต์พุต และอยู่ในโหมด 0 เราจะสามารถส่งข้อมูลออกไปยังพอร์ตต่างๆได้ด้วยคำสั่ง out ของ Z80 ตัวอย่างเช่น เราต้องการส่ง 23H ไปยังพอร์ต A, 41H ไปยังพอร์ต B และ 73H ไปยังพอร์ต C เราจะต้องให้ Z80 ทำตามโปรแกรมลักษณะดังนี้

LD A, 32H : เช็ทข้อมูลให้พอร์ต A  
OUT (10H), A : ส่งข้อมูลให้พอร์ต A  
LD A, 41H : เช็ทข้อมูลให้พอร์ต B  
OUT (11H), A : ส่งข้อมูลให้พอร์ต B  
LD A, 73H : เช็ทข้อมูลให้พอร์ต C  
OUT (12H), A : ส่งข้อมูลให้พอร์ต C


หลังจากที่คำสั่งเหล่านี้ถูก EXECUTE แล้วพอร์ท A,B และ C ของ 8255 จะมีข้อมูลต่างๆ ที่ส่งไปให้ปรากฏอยู่

ในการทำงานโหมด 0 ของ 8255 นี้อาจจะสั่งให้พอร์ทของ 8255 เป็นอินพุทก็ได้ อย่างเช่นให้พอร์ท A และพอร์ท C เป็นพอร์ทเอาต์พุทและพอร์ท B เป็นพอร์ทอินพุท เราจะต้องส่งคำสั่งควบคุมให้แก่รีจิสเตอร์ควบคุมในลักษณะดังนี้คือ

D7	D6	D5	D4	D3	D2	D1	D0
1	0	0	0	0	0	1	0


หลังจากที่ส่งคำสั่งควบคุมให้แก่รีจิสเตอร์ควบคุมแล้ว 8255 จะถูกเซ็ทให้มีลักษณะการทำงานดังรูป 7.6 เราจะใช้คำสั่ง IN อ่านข้อมูลมาจากพอร์ท B ได้

IN A, (11H) : อ่านข้อมูลจากพอร์ท B



รูปที่ 7.6 : บล็อกไดอะแกรมแสดงลักษณะการทำงานของ 8255 ในโหมด 0 หลังจากส่งคำสั่งควบคุมให้ 8255 แล้ว

ลักษณะการทำงานของพอร์ทต่างๆ ที่สามารถกำหนดได้ในโหมด 0 แสดงไว้




รูป 7.7

### 7.6 ตัวอย่างการใช้งาน 8255 ในโหมด 0

ตัวอย่างที่จะกล่าวถึงนี้เป็น การเชื่อมต่อ (INTERFACE) คีย์บอร์ดเข้ากับระบบของ Z80 ไมโครโปรเซสเซอร์ คีย์บอร์ดที่เราจะพิจารณาถึงนี้ประกอบด้วยสวิตช์แบบกดติด

ปลั๊กดับ SPST (SINGLE POLE, SINGLE THROW) จัดอยู่ในลักษณะของแมททริกซ์  
 เอกสารประกอบเอกสารประกอบในการใช้งานคีย์บอร์ดที่ได้อธิบายไว้ก่อนหน้านี้  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(MATRIX) ขนาด 4x4 ดังแสดงในรูป 7.8 เราจะมาพิจารณารายละเอียดของการทำงานดังต่อไปนี้



รูป 7.8

โดยนำเอา PB0-PB3 ของพอร์ต B ซึ่งเป็นพอร์ตเอาต์พุต ไปต่อเข้ากับแนวคอลัมน์ (COLUMN) ของคีย์บอร์ด และนำเอา PA0-PA3 ของพอร์ต A ซึ่งเป็นพอร์ตอินพุตต่อเข้ากับแนวโรว (ROW) ของคีย์บอร์ด และทุกๆ บิทของพอร์ต A ที่ต่อเข้ากับแนวโรวจะต้องต่อความต้านทานขนาด 10K กับไฟบวกไว้ (PULL UP) ในการตรวจสอบการกดคีย์บอร์ดของเราจะให้พอร์ต B สแกนลอจิก "0" ทีละบิตดังนี้

XXXX1110 -> XXXX1101 -> XXXX1011 -> XXXX0111 ->

XXXX1110 -> .....

ก่อนที่จะมีการเปลี่ยนค่าข้อมูลเอาต์พุตของพอร์ต B พอร์ต A ก็จะทำกรอ่านข้อมูลเข้ามาถ้าไม่มีการกดคีย์บอร์ดแล้วค่าที่ได้จากการอ่านจากพอร์ต A จะมี 4 บิตว่าง (PA0-PA3) เป็นลอจิก "1" หมด ทั้งนี้เพราะมีความต้านทานดึงขึ้นไฟบวกอยู่แต่ถ้ามีการกดคีย์บอร์ดคีย์หนึ่งแล้วข้อมูลที่อ่านได้จะไม่มีค่าเป็น "1" หมดจะต้องมีบิตใดบิตหนึ่งมีลอจิกเป็น "0"


เอกสารทั้งนี้เพราะสวิตซ์ที่ถูกกดจะทำให้โรว (ROW) กับคอลัมน์ (COLUMN) และกัน ในขณะที่พอร์ต B ราค่าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## 7.7 การใช้งาน 8255 ในโหมด 1.

การทำงานของ 8255 ในโหมด 1 นี้เป็นการทำงานในลักษณะของการ HANDSHAKE, พอร์ต A และพอร์ต B จะเป็นพอร์ตข้อมูล ส่วนพอร์ต C นี้จะถูกใช้เป็นสัญญาณ HANDSHAKE, พอร์ต A และพอร์ต B จะเป็นพอร์ตข้อมูล ส่วนพอร์ต C นี้จะถูกใช้เป็นสัญญาณ HANDSHAKE โดย 4 บิต บนจะเป็นสัญญาณ HANDSHAKE ให้กับพอร์ต A และ 4 บิตล่างจะเป็นสัญญาณ HANDSHAKE ให้กับพอร์ต A และ 4 บิตล่างจะเป็นสัญญาณ HANDSHAKE ให้กับ พอร์ต B

หลักการรับส่งข้อมูลในวิธีการของ HANDSHAKE นี้ คือการให้อุปกรณ์ภายนอกส่ง สัญญาณแสดงสถานะความพร้อมให้กับ 8255 ดังแสดงในรูป 7.10




รูปที่ 7.10 : บล็อกไดอะแกรมแสดงลักษณะการทำงานของการติดต่อระหว่าง 8255 กับอุปกรณ์ภายนอกในลักษณะ HANDSHAKE.

ในรูป 7.10A นี้ข้อมูลจะถูกส่งออกจากอุปกรณ์ภายนอกเข้าสู่ 8255 ก่อนที่อุปกรณ์ภายนอกจะเขียนข้อมูลให้แก่ 8255 จะต้องมีการตรวจสอบ INPUT BUFFER FULL FLAG เสียก่อน ถ้า FLAG นี้เป็นจริงแสดงว่าข้อมูลในบัฟเฟอร์ 8255 นี้ยังไม่ถูกอ่านโดย Z80 คือ ข้อมูลจากอุปกรณ์ภายนอกส่งข้อมูลให้กับ 8255 แล้ว Z80 ยังไม่ได้อ่านเอาข้อมูลเข้าไป แต่ถ้า FLAG นี้เป็นเท็จแสดงว่า Z80 อ่านข้อมูลออกไปแล้ว อุปกรณ์ภายนอกก็จะเขียนข้อมูลใหม่ให้ 8255 ได้ และเมื่ออุปกรณ์ภายนอกเขียนข้อมูลให้ 8255 แล้ว INPUT BUFFER FULL ก็จะกลับมาเป็นจริงอีกครั้งหนึ่ง

ในรูป 7.10B 8255 จะทำหน้าที่เป็นตัวส่งข้อมูลให้กับอุปกรณ์ภายนอกก่อนที่ 8255 จะส่งข้อมูลให้กับอุปกรณ์ภายนอกนั้นจะต้องเช็ท OUTPUT BUFFER FULL FLAG เสียก่อนเพื่อบ่งบอกให้อุปกรณ์ภายนอกทราบว่าขณะนี้ 8255 มีข้อมูลพร้อมที่จะส่งออกไปให้แล้ว เมื่ออุปกรณ์ภายนอกส่งสัญญาณ STROBE รับเอาข้อมูลเข้าไปแล้ว INPUT BUFFER FULL FLAG จะเปลี่ยนเป็นเท็จ เพื่อบ่งบอกให้อุปกรณ์ภายนอกรู้ว่าขณะนี้ไม่มีข้อมูลอยู่ใน 8255, Z80 สามารถส่งข้อมูลใหม่ออกไปให้ 8255 ได้

วิธีการทำ HANDSHAKE นี้มีประโยชน์มากในกรณีที่อุปกรณ์ภายนอกทำงานช้ากว่าระบบไมโครโปรเซสเซอร์ด้วยวิธีการนี้ไมโครโปรเซสเซอร์สามารถที่จะส่งข้อมูลให้กับ 8255 แล้วไปทำงานอื่นได้ จนกว่าข้อมูลภายใน 8255 ถูกส่งออกไปแล้ว Z80 ไมโครโปรเซสเซอร์จึงจะส่งข้อมูลใหม่ออกไปให้ต่อไป เราจะพิจารณารายละเอียดของการทำงาน HANDSHAKE ของ 8255 เพิ่มเติม

บล็อกไดอะแกรมที่แสดงในรูป 7.11 นี้ กำหนดให้พอร์ท A เป็นพอร์ทเอาต์พุต และพอร์ท B เป็นพอร์ทอินพุต (ซึ่งอาจจะอยู่ในลักษณะอื่นๆก็ได้) เพื่อให้ 8255 ดังนี้ 10100110B หรือ 0A3H.



รูปที่ 7.11 : แสดงบล็อกไดอะแกรมของ 8255 ที่ให้พอร์ท A เป็นพอร์ทเอาต์พุตและ

พอร์ทอินพุตในลักษณะ HANDSHAKE. ไม่นิยามให้เข้าไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปนี้ข้อมูลเอาท์พุทจะอยู่บนขา PA0-PA7 ของ 8255, OUTPUT BUFFER FULL อยู่ที่ PC7, สัญญาณ ACKNOWLEDGE จากอุปกรณ์ภายนอกจะอยู่ภายนอกจะอยู่ที่ PC6, ข้อมูลอินพุทอยู่ที่ PBO-PB7, INPUT BUFFER FULL อยู่ที่ PC1 และสัญญาณ STROBE เพื่อให้ 8255 รับเอาข้อมูลเข้าไปอยู่ที่ PC2 รูปที่ 7.12 แสดงรายละเอียดของแต่ละบิตของพอร์ท C ในขณะที่ 8255 ทำงานในโหมด 1

	OUT	IN
PC0	INTR <sub>b</sub>	INTR <sub>b</sub>
PC1	IBF <sub>b</sub>	OBF <sub>b</sub>
PC2	STB <sub>b</sub>	ACK <sub>b</sub>
PC3	INTR <sub>a</sub>	INTR <sub>a</sub>
PC4	STB <sub>a</sub>	IO
PC5	IBF <sub>a</sub>	IO
PC6	IO	ACK <sub>a</sub>
PC7	IO	OBF <sub>a</sub>

รูปที่ 7.12 : แสดงรายละเอียดและหน้าที่ของแต่ละขาของพอร์ท C ในโหมด 1.

ต่อไปเราจะพิจารณาซอฟต์แวร์ที่ทำให้ 8255 ทำงานในลักษณะดังกล่าวในวิธีการของเราจะไม่ใช้การอินเทอร์รัพท์แต่จะให้ 8255 มาคอยตรวจสอบสถานะของพอร์ท C แทน รูป 7.13 A และรูป 7.13B นี้แสดงไทม์แกรมเวลาที่เกิดขึ้นขณะการรับส่งในขบวนการ HANDSHAKE.




รูป 7.13 A

รูป 7.13 B

ในการส่งข้อมูลออกไปยังอุปกรณ์ภายนอก 8255 จะต้องตรวจสอบ OUTPUT BUFFER FULL (PC7) ว่ามีค่าลอจิกเป็น "1" หรือไม่ ซึ่งทำได้โดยการอ่านข้อมูลเข้ามาทาง พอร์ต C โดยใช้คำสั่ง INPUT ถ้าบิต D7 ของพอร์ต C มีลอจิกเป็น "1" ก็แสดงว่าอุปกรณ์ ภายนอกได้รับเอาข้อมูลจาก 8255 ไปแล้วและ Z80 จะสามารถส่งข้อมูลใหม่ให้ 8255 ได้ แต่ถ้าบิต D7 ของพอร์ต C มีลอจิกเป็น "0" จะแสดงว่าข้อมูลที่อยู่ใน 8255 ยังไม่ถูกอุปกรณ์ ภายนอกอ่านออกไป, Z80 จะไม่ส่งข้อมูลใหม่ออกไปจนกว่าบิต D7 ของพอร์ต C เปลี่ยนจาก ลอจิก "0" เป็น "1"

ในขณะที่บิต D7 ของพอร์ต C มีลอจิกเป็น "0" อุปกรณ์ภายนอกจะรับเอาข้อมูลจาก 8255 โดยการส่งสัญญาณ STROBE ACK ให้กับบิต D6 ของพอร์ต C และเมื่อมีการ รับเอาข้อมูลออกไปแล้วบิต D7 ของพอร์ต C นี้จะเปลี่ยนระดับลอจิกจาก "0" เป็น "1" ดังรูปที่ 7.14 แสดงไพล์ชาร์ตของการทำงานดังกล่าว และรูป 7.15 แสดงโปรแกรมการ ทำงานดังกล่าว



รูปที่ 7.14 : ไพล์ชาร์ตแสดงขบวนการการส่งข้อมูลออกไปยังพอร์ต A และใช้ 4 บิตบนของพอร์ต C เป็นสัญญาณ HANDSHAKE.\*


```

24E8      ODATA EQU 24E8H      ; ADDRESS OF OUTPUT DATA
:
:
1800      CODE 1800H

880F     DB12  BACK  IN A,(12H)  ; READ PORT C DATA
1802     CB7F          BIT 7,A      ; TEST BIT 7 = 1
1804     CA0D18      JP 2,BACK   ; NOT #1, KEEP READING PORT C
1807     3AE824      LD A,(ODATA) ; SET OUTPUT DATA IN A REG
180A     D310      OUT (10H),A  ; OUTPUT DATA TO PORT A
180C     C9          RET
          END
  
```

รูปที่ 7.15 : แสดงโปรแกรมที่สอดคล้องกับไพล์ชาร์ตในรูป 7.14.

ต่อไปเราจะศึกษาว่า Z80 จะอ่านข้อมูลจากอุปกรณ์ภายนอกโดยขบวนการ HANDSHAKE ร่วมกับ 8255 ได้อย่างไร ก่อนที่ Z80 จะรับเอาข้อมูลจากพอร์ทอินพุทเข้ามา ได้มันจะต้องไปอ่านข้อมูลจากพอร์ท C เพื่อตรวจสอบดูว่าบิต D1 มีลอจิกเป็นอะไร ถ้ามีลอจิกเป็น "1" แสดงว่าอุปกรณ์ภายนอกได้ส่งสัญญาณ STROBE ให้ 8255 รับเอาข้อมูลไปแล้ว โดยผ่านสายสัญญาณ STB (บิต D2 ของพอร์ท C), Z80 ก็จะสามารถอ่านข้อมูลจากพอร์ทอินพุทโดยใช้คำสั่ง IN เวลานี้ INPUT BUFFER FULL (บิต D1 ของพอร์ท C) จะเปลี่ยนลอจิกเป็น "0" เพื่อบอกให้อุปกรณ์ภายนอกรู้ว่า 8255 พร้อมทั้งจะรับเอาข้อมูลใหม่แล้วเพราะข้อมูลเก่า Z80 Read ไปแล้วกำลัง (Read) รูปที่ 7.16 แสดงไพล์ชาร์ตของขบวนการต่างๆดังกล่าว และสามารถเขียนเป็นโปรแกรมได้ดังรูป 7.17



รูปที่ 7.16 : ไพล์ชาร์ตแสดงขบวนการการอ่านข้อมูลจากอุปกรณ์ภายนอกเข้ามา ยังพอร์ท B โดยใช้ 4 บิตล่างของพอร์ท C เป็น HANDSHAKE.


```

;
1800 DB12      BACK   IN A,(12H)      ;READ PORT C
1802 CB4F      BIT    1,A           ;TEST BIT 1= 1
1804 CA0018    JP    Z,BACK        ;DATA NOT STROBED IN YET
1807 DB11      IN    A,(11H)      ;DATA READY READ IT
1809 C9       RET
END
  
```

รูปที่ 7.17 : แสดงโปรแกรมที่สอดคล้องกับไพล์ชาร์ตในรูป 7.16.

## 7.8 การใช้งาน 8255 ในโหมด 2.

การทำงานของ 8255 ในโหมด 2 นี้จะเป็นการใช้งานในลักษณะที่ให้พอร์ท A เป็นพอร์ทข้อมูลแบบสองทิศทาง เมื่อ 8255 ถูกโปรแกรมให้พอร์ท A อยู่ในโหมด 2 นี้ แล้วพอร์ท A จะมีลักษณะการทำงานตามบล็อกไดอะแกรมรูปที่ 7.18



การทำงานในโหมดนี้คือ การใช้พอร์ท A เป็นอินพุตและเอาต์พุตแลตช์เอาต์พุตแลตช์ (OUTPUT LATCH) หมายถึงการเก็บเอาข้อมูลไว้เพื่อรออุปกรณ์ภายนอกมารับเอาข้อมูลออกไป ส่วนอินพุตแลตช์ (INPUT LATCH) หมายถึงการเก็บข้อมูลที่อุปกรณ์ภายนอกส่งเข้ามาเพื่อรอให้ CPU อ่านเข้าไป ต่อไปเราจะพิจารณาการทำงานของบล็อกไดอะแกรมดังรูป 7.18 และศึกษาว่าจะมีการรับหรือส่งข้อมูลกับอุปกรณ์ภายนอกได้อย่างไร

ในการส่งข้อมูลให้อุปกรณ์ภายนอกนั้น ขั้นตอนแรกที่เกิดขึ้นก็คือ CPU จะต้องส่งข้อมูลไปแลกรับไว้ในพอร์ท A ซึ่งจะทำให้ OUTPUT BUFFER FULL (OBF) ถูกเช็ทให้เป็นจริง สัญญาณนี้จะบอกให้อุปกรณ์ภายนอกรู้ว่าขณะนั้นพอร์ท A มีข้อมูลอยู่และบอกให้ CPU รู้ว่าข้อมูลของพอร์ท A ที่ส่งไปให้มันยังไม่ถูกอุปกรณ์ภายนอกอ่านออกไป อุปกรณ์ภายนอกจะต้องส่งสัญญาณ ACK (ACKNOWLEDGE) ให้กับ 8255 สัญญาณนี้จะเป็นการ ENABLE ให้ข้อมูลที่อยู่ในพอร์ท A ส่งออกไปยัง PA0-PA7 และเป็นการรีเช็ท OBF เพื่อเป็นการบ่งบอกให้ CPU รู้ว่าข้อมูลที่อยู่ภายในพอร์ท A ถูกอุปกรณ์ภายนอกอ่านออกไปแล้ว และสามารถส่งข้อมูลใหม่ไปให้พอร์ท A ได้อีก

ในการรับข้อมูลจากอุปกรณ์ภายนอกนั้น อุปกรณ์ภายนอกต้องตรวจสอบสถานะของ INPUT BUFFER FULL (IBF) เสียก่อนถ้า IBF มีลอจิกเป็น "1" แสดงว่าขณะนั้นพอร์ท A มีข้อมูลอยู่ CPU ยังไม่ได้อ่านข้อมูลเข้าไป แต่ถ้ามีลอจิกเป็น "0" แสดงว่าไม่มีข้อมูลอยู่ในพอร์ท A อุปกรณ์ภายนอกจะส่งข้อมูลและสัญญาณ STROBE (STB) ให้ 8255 สัญญาณนี้จะสั่งให้มีการนำข้อมูลไปแลกรับไว้ในพอร์ท A และเช็ทให้ IBF เป็นมีสถานะเป็นจริง และ CPU จะตรวจสอบสถานะของ IBF ได้โดยการอ่านข้อมูลจากพอร์ท C เมื่อ IBF มีสถานะเป็นจริง แสดงว่ามีข้อมูลที่พร้อมที่จะให้ CPU อ่านออกไป เมื่อ CPU อ่านข้อมูลออกไปแล้ว IBF จะมีสถานะลอจิกเป็น "0" และอุปกรณ์ภายนอกสามารถส่งข้อมูลใหม่เข้ามาได้

ในการใช้งานในโหมด 2 นี้พอร์ท C จะเป็นตัวแสดงสถานะของสัญญาณดังกล่าว และรายละเอียดของแต่ละบิตจะแสดงดังรูป 7.19

PORT C LINE	DEFINITION
PC0	IO
PC1	IO
PC2	IO
PC3	INTR <sub>A</sub>
PC4	STB <sub>A</sub>
PC5	IBF <sub>A</sub>
PC6	ACK <sub>A</sub>
PC7	OBF <sub>A</sub>

### กติกกรมประกาศ

ขอขอบคุณอาจารย์ทุกท่านในภาควิชาการวัดคุมทางอุตสาหกรรม ที่ได้กรุณาให้คำแนะนำ ข้อทักท้วง ตลอดจนข้อมูลของอุปกรณ์ต่างๆ อย่างเต็มใจ

ขอขอบคุณเพื่อนๆที่ช่วยเหลือจนมีปริญญาฉบับนี้ขึ้นมาได้ ขอขอบคุณน้องๆที่คอยถามไถ่ให้กำลังใจ

ขอขอบคุณที่สุดสำหรับคุณพ่อคุณแม่ ที่ได้ให้ทุกอย่างแก่ลูก รวมทั้งการศึกษาในสถาบันแห่งนี้ด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บรรณานุกรม

1. JANET McNABB, GENE ROGER, "PHONLINK", Radio Electronics 1988
2. HENRY WURZBURG, "VOLTAGE REGULATOR HANDBOOK", Motorola Semiconductor Products Inc, Third Printing, 1976
3. ชูชัย ธนสารตั้งเจริญ, ดนัย แสงสุริยศิลป์, "การใช้งาน Z80", นิสิตส์เซนเตอร์ การพิมพ์
4. สมชาย วิศิษฎ์ภาค, "ชุดวิเคราะห์เสียงพูด", คอมพิวเตอร์ อิเล็กทรอนิกส์ เวิลด์ 112 , หน้า 21-26
5. ซีเอ็ดดูเคชั่น , "คู่มือ เทียบเบอร์ ไอซี TTL ", ซีเอ็ดดูเคชั่น, พิมพ์ครั้งที่ 4, 2521
6. น.ต.ชัชชัย เลื่อนฉวี , "เทคโนโลยีโทรศัทพ์", ท.จ.ก.ภาพพิมพ์, ครั้งที่ 2 , 2531

**ภาคผนวก 1**  
**(CIRCUITS)**




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Title	Block Diagram
Size document Number	A
REV	
Date	January 1, 1980
Sheet	of

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Title		DTMF Decoder	
Size Document Number		a	
Date:		January 1, 1980 Sheet	
		of	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำซ้ำโดยไม่ได้รับอนุญาตด้วยวาจา  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Title	DTMF Decoder
Size Document Number	A
REV	
Date:	January 1, 1980 Sheet of



**DIFFERENTIAL INPUT AMPLIFIER**

- C1 = C2 = 10nF
- R1 = R4 = R5 = 100K
- R3 = R2R5/R2+R5
- R2=60KR3-3/5K
- VOLTAGE GAIN(AV DIFF) = R5/R1


TO OSC of next 8870



Oscillator Connection


Title	8870 data
Size Document Number	A
Date	January 1, 1980 Sheet 1 of 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




PRECISE DIAL TONES  
 X = 350 Hz  
 Y = 440 Hz


DTMF TONES  
 A = 697 Hz  
 B = 770 Hz  
 C = 825 Hz  
 D = 941 Hz  
 E = 1209 Hz  
 F = 1336 Hz  
 G = 1477 Hz  
 H = 1633 Hz




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้







Title: SPEECH SYNTHESIZER  
 Size: Document Number: 6  
 Date: October 23, 1990 Sheet 1 of 1




DRAWN BY: S. PORNWATTI  
 P. HUTISAMVONGS  
 SIZE: B  
 CODE IDENT. NO.: M80-SILA  
 DATE: 12 JAN 1990  
 SHEET: 1 OF 1  
 DRAWING NO.: 001020690



**M80 MICROCONTROLLER V1.0**

การนำเสนองานนี้เป็นการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรนำเอาไปใช้ประโยชน์ด้านการค้า  
 ไม่ควรนำเอาไปใช้เพื่อการค้าโดยไม่ได้รับอนุญาต และต้องอ้างอิงเจ้าของเอกสารทุกครั้งหากนำไปใช้




P1

1	□	39	A9
2	○	38	A8
3	○	37	A7
4	○	36	A6
5	○	35	A5
6	○	34	A4
7	○	33	A3
8	○	32	A2
9	○	31	A1
10	○	30	A0
11	○	29	GND
12	○	28	GND
13	○	27	RFSH
14	○	26	HESET
15	○	25	HESET
16	○	24	BUSRED
17	○	23	HALT
18	○	22	HALT
19	○	21	BUSACK
20	○		RD


EXPANSION


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำซ้ำโดยไม่ได้รับอนุญาต  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




+5V

+5V






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ไม่ห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารผู้ทรงสิทธิในการนำ  
 ใช้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้  
 51

ภาคผนวก 2  
(DATA SHEET)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# ISO2-CMOS MT8870 Integrated DTMF Receiver

## Features

- Complete DTMF receiver
- Low power consumption
- Internal gain setting amplifier
- Adjustable guard time
- Central Office Quality

## Applications

- Paging systems
- Repeater systems/mobile radio
- Credit card systems
- Remote Control
- Personal Computers

## Description

The MT8870 is a complete DTMF receiver integrating both the bandsplit filter and digital decoder functions, fabricated in Mitel's double poly ISO2-CMOS technology. The filter section uses switched capacitor techniques for high and low group filters; the decoder uses digital counting

9°E1-002-031-NA

ISSUE 2

JANUARY 1985

## Pin Connections

IN+	1	18	VDD
IN-	2	17	St/GT
GS	3	16	EST
VREF	4	15	S:D
IC*	5	14	Q4
IC*	6	13	Q3
OSC1	7	12	Q2
OSC2	8	11	Q1
VSS	9	10	IOE

\*Ground to VSS

## Ordering Information

MT8870BE 18 PIN PLASTIC  
MT8870BC 18 PIN CERDIP

techniques to detect and decode all 16 DTMF tone-pairs into a 4-bit code. External component count is minimized by on chip provision of a differential input amplifier, clock oscillator and latched 3-state bus interface.




Figure 1. Functional Block Diagram

-3-57

## MT8870 ISO2-CMOS

### Absolute Maximum Ratings<sup>†</sup>

	Parameter	Symbol	Min	Max	Units
1	Power supply voltage $V_{DD}-V_{SS}$			6	V
2	Voltage on any pin		$V_{SS}-0.3$	$V_{DD}+0.3$	V
3	Current at any pin			10	mA
4	Operating temperature		-40	+85	°C
5	Storage temperature		-65	+150	°C
6	Package power dissipation			1000	mW

<sup>†</sup> Exceeding these values may cause permanent damage. Functional operation under these conditions is not implied. Derate above 75 °C at 16 mW/°C. All leads soldered to board.

### DC Electrical Characteristics

	Characteristics	Sym	Min	Typ <sup>‡</sup>	Max	Units	Test Conditions <sup>‡</sup>	
1 2 3	S U P P L Y	Operating supply voltage	4.75	5.0	5.25	V		
		Operating supply current	$I_{DD}$		3.0	9.0	mA	
		Power consumption	$P_O$		15	45	mW	$f = 3.58\text{MHz}; V_{DD} = 5V$
4 5 6 7 8	I N P U T S	High level input	$V_{IH}$	3.5		V		
		Low level input voltage	$V_{IL}$			1.5	V	
		Input leakage current	$I_{IH}/I_{IL}$		0.1		μA	$V_{IN} = V_{SS} \text{ or } V_{DD}$
		Pull up (source) current	$I_{SO}$		7.5	15	μA	TOE (pin 10) = 0V
		Input impedance (IN+, IN-)	$R_{IN}$		10		MΩ	@ 1 kHz
9	Steering threshold voltage	$V_{ST}$	2.2		2.5	V		
10 11 12 13 14 15	O U T P U T S	Low level output voltage	$V_{OL}$			0.03	V	No load
		High level output voltage	$V_{OH}$	4.97			V	No load
		Output low (sink) current	$I_{OL}$	1	2.5		mA	$V_{OUT} = 0.4V$
		Output high (source) current	$I_{OH}$	0.4	0.8		mA	$V_{OUT} = 4.6V$
		$V_{REF}$ output voltage	$V_{REF}$	2.4		2.8	V	No load
	$V_{REF}$ output resistance	$R_{OR}$		10		KΩ		

<sup>‡</sup> Typical figures are at 25°C and are for design aid only, not guaranteed and not subject to production testing.

$V_{DD} = 5V \pm 5\%$ ,  $V_{SS} = 0V$ . Voltages are with respect to ground ( $V_{SS}$ ) unless otherwise stated.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ISO2-CMOS MT8870

**Operating Characteristics<sup>1</sup>** - Voltages are with respect to ground ( $V_{SS}$ ) unless otherwise stated  
**Gain Setting Amplifier**

	Characteristics	Sym	Min	Typ <sup>2</sup>	Max	Units	Test Conditions
1	Input leakage current	$I_{IN}$		100		nA	$V_{SS} \leq V_{IN} \leq V_{DD}$
2	Input resistance	$R_{IN}$		10		M $\Omega$	
3	Input offset voltage	$V_{OS}$		25		mV	
4	Power supply rejection	PSRR		60		dB	1 KHz
5	Common mode rejection	CMRR		60		dB	$-3.0V \leq V_{IN} \leq 1.0V$
6	DC open loop voltage gain	$A_{VOL}$		65		dB	
7	Open loop unity gain bandwidth	$f_C$		1.5		MHz	
8	Output voltage swing	$V_O$		4.5		$V_{DD}$	$R_L \geq 100K\Omega$ to $V_{SS}$
9	Maximum capacitive load (GS)	$C_L$		100		pF	
10	Maximum resistive load (GS)	$R_L$		50		K $\Omega$	
11	Common mode range	$V_{CM}$		3.0		$V_{DD}$	No Load

<sup>1</sup>  $V_{DD} = 5V$ ,  $V_{SS} = 0V$ ,  $T_A = 25^\circ C$ 

 Typical figures are at  $25^\circ C$  and are for design aid only; not guaranteed and not subject to production testing

**AC Electrical Characteristics<sup>1</sup>** - Voltages are with respect to ground ( $V_{SS}$ ) unless otherwise stated

	Characteristics	Sym	Min	Typ <sup>1</sup>	Max	Units	Notes
1	Valid input signal levels (each tone of composite signal)		-29			dBm	1,2,3,5,6,9
			27.5			mVRMS	1,2,3,5,6,9
					+1	dBm	1,2,3,5,6,9
					883	mVRMS	1,2,3,5,6,9
2	Positive twist accept			10		dB	2,3,6,9
3	Negative twist accept			10		dB	2,3,6,9
4	Freq deviation accept		$\pm 1.5\% \pm 2Hz$			Nom	2,3,5,9
5	Freq deviation reject		$\pm 3.5\%$			Nom.	2,3,5,9
6	Third tone tolerance			-16		dB	2,3,4,5,9,10
7	Noise tolerance			-12		dB	2,3,4,5,7,9,10
8	Dial tone tolerance			+22		dB	2,3,4,5,8,9,11

<sup>1</sup>  $V_{DD} = 5V$ ,  $V_{SS} = 0V$ ,  $T_A = 25^\circ C$  and  $f_C = 3.579545$  MHz using test circuit shown in Figure 2

## NOTES

- 1 dBm = decibels above or below a reference power of 1 mW into a 600 ohm load.
- 2 Digit sequence consists of all DTMF tones
- 3 Tone duration = 40 ms, tone pause = 40 ms.
- 4 Signal condition consists of nominal DTMF frequencies
- 5 Both tones in composite signal have an equal amplitude
6. Tone pair is deviated by  $\pm 1.5\% \pm 2Hz$ .
- 7 Bandwidth limited (3KHz) Gaussian noise.
8. The precise dial tone frequencies are (350 Hz and 440 Hz)  $\pm 2\%$
- 9 For an error rate of better than 1 in 10,000
- 10 Referenced to lowest level frequency component in DTMF signal
1. Referenced to the minimum valid accept level

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## MT8870 ISO2-CMOS

AC Electrical Characteristics<sup>1</sup> - Voltages are with respect to ground (VSS) unless otherwise stated

	Characteristics	Sym	Min	Typ <sup>2</sup>	Max	Units	Test Conditions
T I M I N G	Tone present detect time	$t_{OP}$	5	11	14	ms	see Figure 3
	Tone absent detect time	$t_{OA}$	0.5	4	8.5	ms	see Figure 3
	Tone duration accept	$t_{REC}$			40	ms	User adjustable
	Tone duration reject	$t_{REC}$	20			ms	User adjustable
	Interdigit pause accept	$t_{ID}$			40	ms	User adjustable
	Interdigit pause reject	$t_{ID}$	20			ms	User adjustable
O U T P U T	Propagation delay (St to Q)	$t_{PO}$		8	11	$\mu$ s	TOE = VDD
	Prepropagation delay (St to StD)	$t_{PS:D}$		12		$\mu$ s	TOE = VDD
	Output data set up (Q to StD)	$t_{QStD}$		3.4		$\mu$ s	TOE = VDD
	Propagation delay (TOE to Q ENABLE)	$t_{PTE}$		50		ns	RL = 10K $\Omega$ CL = 50 pF
	Propagation delay (TOE to Q DISABLE)	$t_{PTD}$		300		ns	RL = 10K $\Omega$ CL = 50 pF
C L O C K	Crystal/clock frequency	$f_c$	3 5759	3 5795	3 5831	MHz	
	Clock input rise time	$t_{MCL}$			110	ns	Ext. clock
	Clock input fall time	$t_{MCL}$			110	ns	Ext. clock
	Clock input duty cycle	DCCL	40	50	60	%	Ext. clock
	Capacitive load (OSC2)	$C_{LO}$			30	pF	


<sup>1</sup> VDD = 5V, VSS = 0V, TA = 25°C and fc = 3 579545 kHz, using test circuit in Figure 2.<sup>2</sup> Typical figures are at 25°C and are for design aid only; not guaranteed and not subject to production testing.

Figure 2. Single Ended Input Configuration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## ISO2-CMOS MT8870

## Pin Description

Pin #	Name	Description
1	IN +	Non-inverting op-amp input.
2	IN-	Inverting op-amp input.
3	GS	Gain select. Gives access to output of front end differential amplifier for connection of feedback resistor.
4	V <sub>REF</sub>	Reference voltage output, nominally V <sub>DD</sub> /2 is used to bias inputs at mid-rail (see Fig 2).
5	IC	Internal connection. Must be tied to V <sub>SS</sub> .
6	IC	Internal connection. Must be tied to V <sub>SS</sub> .
7	OSC1	Clock input.
8	OSC2	Clock output. A 3.5795 MHz crystal connected between OSC1 and OSC2 completes the internal oscillator circuit.
9	V <sub>SS</sub>	Negative power supply input.
10	TOE	3-state output enable (input). Logic high enables the outputs Q1-Q4. Internal pull up.
11-14	Q1-Q4	3-state data outputs. When enabled by TOE, provide the code corresponding to the last valid tone-pair received (see Fig 5).
15	StD	Delayed steering output. Presents a logic high when a received tone-pair has been registered and the output latch updated; returns to logic low when the voltage on St/Gt falls below V <sub>TS1</sub> .
16	ESt	Early steering output. Presents a logic high once the digital algorithm has detected a valid tone pair (signal condition). Any momentary loss of signal condition will cause ESSt to return to a logic low.
19	St/GT	Steering input/guard time output (bi-directional). A voltage greater than V <sub>TS1</sub> detected at St causes the device to register the detected tone pair and update the output latch. A voltage less than V <sub>TS1</sub> frees the device to accept a new tone pair. The GT output acts to reset the external steering time-constant; its state is a function of ESSt and the voltage on St.
18	V <sub>DD</sub>	Positive power supply input.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## MT8870 ISO2-CMOS



## EXPLANATION OF EVENTS

- A) TONE BURSTS DETECTED, TONE DURATION INVALID, OUTPUTS NOT UPDATED  
 B) TONE #n DETECTED, TONE DURATION VALID, TONE DECODED AND LATCHED IN OUTPUTS  
 C) END OF TONE #n DETECTED, TONE ABSENT DURATION VALID (OUTPUTS REMAIN LATCHED UNTIL NEXT VALID TONE)  
 D) OUTPUTS SWITCHED TO HIGH IMPEDANCE STATE  
 E) TONE #n+1 DETECTED, TONE DURATION VALID, TONE DECODED AND LATCHED IN OUTPUTS (CURRENTLY HIGH IMPEDANCE)  
 F) ACCEPTABLE DROPOUT OF TONE #n+1, TONE ABSENT DURATION INVALID, OUTPUTS REMAIN LATCHED  
 G) END OF TONE #n+1 DETECTED, TONE ABSENT DURATION VALID, OUTPUTS REMAIN LATCHED UNTIL NEXT VALID TONE

## EXPLANATION OF SYMBOLS

- $V_{in}$  DTMF COMPOSITE INPUT SIGNAL.  
 EST EARLY STEERING OUTPUT INDICATES DETECTION OF VALID TONE FREQUENCIES  
 SVGT STEERING INPUT/GUARD TIME OUTPUT DRIVES EXTERNAL RC TIMING CIRCUIT  
 $Q_1-Q_4$  4-BIT DECODED TONE OUTPUT  
 S:D DELAYED STEERING OUTPUT INDICATES THAT VALID FREQUENCIES HAVE BEEN PRESENT/ABSENT FOR THE REQUIRED GUARD TIME THUS CONSTITUTING A VALID SIGNAL.  
 TOE TONE OUTPUT ENABLE (INPUT) A LOW LEVEL SHIFTS  $Q_1-Q_4$  TO ITS HIGH IMPEDANCE STATE.  
 $t_{REC}$  MAXIMUM DTMF SIGNAL DURATION NOT DETECTED AS VALID  
 $t_{REC}$  MINIMUM DTMF SIGNAL DURATION, REQUIRED FOR VALID RECOGNITION.  
 $t_{ID}$  MINIMUM TIME BETWEEN VALID DTMF SIGNALS.  
 $t_{DO}$  MAXIMUM ALLOWABLE DROPOUT DURING VALID DTMF SIGNAL  
 $t_{DP}$  TIME TO DETECT THE PRESENCE OF VALID DTMF SIGNALS  
 $t_{DA}$  TIME TO DETECT THE ABSENCE OF VALID DTMF SIGNALS  
 $t_{GTP}$  GUARD TIME, TONE PRESENT  
 $t_{GTA}$  GUARD TIME, TONE ABSENT

Figure 3. Timing Diagram

## ISQ2-CMOS MT8870

## Functional Description

The MT8870 monolithic DTMF receiver offers small size, low power consumption and high performance. Its architecture consists of a bandsplit filter section, which separates the high and low group tones, followed by a digital counting section which verifies the frequency and duration of the received tones before passing the corresponding code to the output bus.

## Filter Section

Separation of the low-group and high group tones is achieved by applying the DTMF signal to the inputs of two sixth-order switched capacitor band pass filters, the band-widths of which correspond to the low and high group frequencies. The filter section also incorporates notches at 350 and 440 Hz for exceptional dial tone rejection (see Fig. 4). Each filter output is followed by a single order switched capacitor filter section which smooths the signals prior to limiting. Limiting is performed by high-gain comparators which are provided with hysteresis to prevent detection of unwanted low-level signals. The outputs of the comparators provide full rail logic swings at the frequencies of the incoming DTMF signals.

## Decoder Section

Following the filter section is a decoder employing digital counting techniques to determine the frequencies of the incoming tones and to verify that they correspond to standard DTMF frequencies. A complex averaging algorithm protects against tone

simulation by extraneous signals such as voice while providing tolerance to small frequency deviations and variations. This averaging algorithm has been developed to ensure an optimum combination of immunity to talk-off and tolerance to the presence of interfering frequencies (third tones) and noise. When the detector recognizes the presence of two valid tones (this is referred to as the "signal condition" in some industry specifications) the "Early Steering" (EST) output will go to an active state. Any subsequent loss of signal condition will cause EST to assume an inactive state (see "Steering Circuit").

## Steering Circuit

Before registration of a decoded tone pair, the receiver checks for a valid signal duration (referred to as character recognition condition). This check is performed by an external RC time constant driven by EST. A logic high on EST causes  $v_c$  (see Fig. 6) to rise as the capacitor discharges.

Provided signal condition is maintained (EST remains high) for the validation period ( $t_{GTF}$ ),  $v_c$  reaches the threshold ( $V_{TST}$ ) of the steering logic to register the tone pair, latching its corresponding 4-bit code (see Fig. 5) into the output latch. At this point the GT output is activated and drives  $v_c$  to VDD. GT continues to drive high as long as EST remains high. Finally, after a short delay to allow the output latch to settle, the delayed steering output flag (StD) goes high, signalling that a received tone pair has been registered. The contents of the output latch are made available on the 4-bit output bus by raising the three state control input (TOE) to a logic high. The steering circuit works in reverse to




Figure 4. Filter Response

MT8870 ISO2-CMOS

F <sub>LOW</sub>	F <sub>HIGH</sub>	NO	TOE	Q <sub>4</sub>	Q <sub>3</sub>	Q <sub>2</sub>	Q <sub>1</sub>
697	1209	1	H	0	0	0	1
697	1336	2	H	0	0	1	0
697	1477	3	H	0	0	1	1
770	1209	4	H	0	1	0	0
770	1336	5	H	0	1	0	1
770	1477	6	H	0	1	1	0
852	1209	7	H	0	1	1	1
852	1336	8	H	1	0	0	0
852	1477	9	H	1	0	0	1
941	1336	0	H	1	0	1	0
941	1209	*	H	1	0	1	1
941	1477	#	H	1	1	0	0
697	1633	A	H	1	1	0	1
770	1633	B	H	1	1	1	0
852	1633	C	H	1	1	1	1
941	1633	D	H	0	0	0	0
-	-	ANY	L	Z	Z	Z	Z

L = LOGIC LOW, H = LOGIC HIGH, Z = HIGH IMPEDANCE  
Figure 5. Functional Decode Table




Figure 6. Basic Steering Circuit

validate the interdigit pause between signals. Thus, as well as rejecting signals too short to be considered valid, the receiver will tolerate signal interruptions (drop out) too short to be considered a valid pause. This facility, together with the capability of selecting the steering time constants externally, allows the designer to tailor performance to meet a wide variety of system requirements.

Guard Time Adjustment

In many situations not requiring selection of tone duration and interdigital pause, the simple steering circuit shown in Fig. 6 is applicable. Component values are chosen according to the formula:

$$t_{REC} = t_{DP} + t_{GTP}$$

$$t_{ID} = t_{DA} + t_{GTA}$$

The value of  $t_{DP}$  is a device parameter (see table) and  $t_{REC}$  is the minimum signal duration to be recognized by the receiver. A value for C of 0.1  $\mu$ F is recommended for most applications, leaving R to be selected by the designer.

Different steering arrangements may be used to select independently the guard times for tone present ( $t_{GTP}$ ) and tone absent ( $t_{GTA}$ ). This may be necessary to meet system specifications which place both accept and reject limits on both tone duration and interdigital pause. Guard time adjustment also allows the designer to tailor system parameters such as talk off and noise immunity. Increasing  $t_{REC}$  improves talk-off performance since it reduces the probability that tones simulated by speech will maintain signal condition long enough to be registered. Alternatively, a relatively short  $t_{REC}$  with a long  $t_{DP}$  would be appropriate for extremely noisy environments where fast acquisition time and immunity to tone drop-outs are required. Design information for guard time adjustment is shown in Figure 7

Differential Input Configuration

The input arrangement of the MT8870 provides a differential-input operational amplifier as well as a bias source ( $V_{REF}$ ) which is used to bias the inputs at mid-rail. Provision is made for connection of a feedback resistor to the op-amp output (GS) for adjustment of gain. In a single-ended configuration, the input pins are connected as shown in Fig. 2 with the op-amp connected for unity gain and  $V_{REF}$  biasing the input at  $\frac{1}{2}V_{DD}$ . Fig. 8 shows the differential configuration, which permits the





Figure 7. Guard Time Adjustment

adjustment of gain with the feedback resistor  $R_5$ .

**Crystal Oscillator**

The internal clock circuit is completed with the addition of an external 3.58 MHz crystal and is normally connected as shown in Figure 2 (Single Ended Input Configuration). However, it is possible to configure several MT8870 devices employing only a single oscillator crystal. The oscillator output of the first device in the chain is coupled through a 30 pF capacitor to the oscillator input (OSC1) of the next device. Subsequent devices are connected in a similar fashion. Refer to Fig. 9 for details. The problems associated with unbalanced loading are not a concern with the arrangement shown, i.e.; precision balancing capacitors are not required.




Figure 8. Differential Input Configuration




Figure 9. Oscillator Connection

TMS4256, TMS4257  
262,144-BIT DYNAMIC RANDOM-ACCESS MEMORIES


MAY 1983 - REVISED NOVEMBER 1985

- 262,144 X 1 Organization
- Single 5-V Supply (10% Tolerance)
- JEDEC Standardized Pinout
- Upward Pin Compatible with TMS4164 (64K Dynamic RAM)
- Performance Ranges:


DEVICE	ACCESS TIME ROW ADDRESS (MAX)	ACCESS TIME COLUMN ADDRESS (MAX)	READ OR WRITE CYCLE (MIN)
TMS4256-12 TMS4257-12	120 ns	60 ns	230 ns
TMS4256-15 TMS4257-15	150 ns	75 ns	260 ns
TMS4256-20 TMS4257-20	200 ns	100 ns	330 ns

- Long Refresh Period . . . 4 ms (Max)
- Low Refresh Overhead Time . . . As Low As 1.3% of Total Refresh Period
- On-Chip Substrate Bias Generator
- Operations of the TMS4256/TMS4257 Can Be Controlled by TI's THCT4502 Dynamic RAM Controller
- All Inputs, Outputs, and Clocks Fully TTL Compatible
- 3-State Unlatched Output
- Common I/O Capability with "Early Write" Feature
- Page ('4256) or Nibble-Mode ('4257) Options for Faster Access Operation
- Power Dissipation As Low As  
- Operating . . . 275 mW (Typ)  
- Standby . . . 12.5 mW (Typ)
- RAS-Only Refresh Mode
- Hidden Refresh Mode

N PACKAGE  
(TOP VIEW)



FM PACKAGE  
(TOP VIEW)



PIN NOMENCLATURE	
A0-A8	Address Inputs
CAS	Column-Address Strobe
D	Data In
NC	No Connection
O	Data Out
RAS	Row-Address Strobe
VDD	5-V Supply
VSS	Ground
W	Write Enable

- CAS-Before-RAS Refresh Mode
- Available with MIL-STD-883B Processing and L(0°C to 70°C), E(-40°C to 85°C), or S(-55°C to 100°C) Temperature Ranges

Description

The '4256 and '4257 are high-speed, 262,144-bit dynamic random-access memories, organized as 262,144 words of one bit each. They employ state-of-the-art SMOS (scaled MOS) N-channel double-level polysilicon/polycide gate technology for very high performance combined with low cost and improved reliability.



Dynamic RAMS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## TMS4256, TMS4257 262,144-BIT DYNAMIC RANDOM-ACCESS MEMORIES

These devices feature maximum  $\overline{\text{RAS}}$  access times of 120 ns, 150 ns, or 200 ns. Typical power dissipation is as low as 275 mW operating and 12.5 mW standby.

New CMOS technology permits operation from a single 5-V supply, reducing system power supply and decoupling requirements, and easing board layout.  $\text{I}_{\text{DD}}$  peaks are 125 mA typical, and a -1-V input voltage undershoot can be tolerated, minimizing system noise considerations.

All inputs and outputs, including clocks, are compatible with Series 74 TTL. All address and data-in lines are latched on chip to simplify system design. Data out is unlatched to allow greater system flexibility.

The '4256 and '4257 are offered in 16-pin plastic dual-in-line and 18-lead plastic chip carrier packages. They are guaranteed for operation from 0°C to 70°C. The dual-in-line package is designed for insertion in mounting-hole rows on 7.62-mm (300-mil) centers.

### operation

#### address (A0 through A8)

Eighteen address bits are required to decode 1 of 262,144 storage cell locations. Nine row-address bits are set up on pins A0 through A8 and latched onto the chip by the row-address strobe ( $\overline{\text{RAS}}$ ). Then the nine column-address bits are set up on pins A0 through A8 and latched onto the chip by the column-address strobe ( $\overline{\text{CAS}}$ ). All addresses must be stable on or before the falling edges of  $\overline{\text{RAS}}$  and  $\overline{\text{CAS}}$ .  $\overline{\text{RAS}}$  is similar to a chip enable in that it activates the sense amplifiers as well as the row decoder.  $\overline{\text{CAS}}$  is used as a chip select activating the column decoder and the input and output buffers.

#### write enable ( $\overline{\text{W}}$ )

The read or write mode is selected through the write-enable ( $\overline{\text{W}}$ ) input. A logic high on the  $\overline{\text{W}}$  input selects the read mode and a logic low selects the write mode. The write-enable terminal can be driven from standard TTL circuits without a pull-up resistor. The data input is disabled when the read mode is selected. When  $\overline{\text{W}}$  goes low prior to  $\overline{\text{CAS}}$ , data out will remain in the high-impedance state for the entire cycle permitting common I/O operation.

#### data in (D)

Data is written during a write or read-modify-write cycle. Depending on the mode of operation, the falling edge of  $\overline{\text{CAS}}$  or  $\overline{\text{W}}$  strobes data into the on-chip data latch. This latch can be driven from standard TTL circuits without a pull-up resistor. In an early write cycle,  $\overline{\text{W}}$  is brought low prior to  $\overline{\text{CAS}}$  and the data is strobed in by  $\overline{\text{CAS}}$  with setup and hold times referenced to this signal. In a delayed-write or read-modify-write cycle,  $\overline{\text{CAS}}$  will already be low, thus the data will be strobed in by  $\overline{\text{W}}$  with setup and hold times referenced to this signal.

#### data out (Q)

The three-state output buffer provides direct TTL compatibility (no pull-up resistor required) with a fan out of two Series 74 TTL loads. Data out is the same polarity as data in. The output is in the high-impedance (floating) state until  $\overline{\text{CAS}}$  is brought low. In a read cycle the output goes active after the access time interval ( $t_{\text{a}}(\text{C})$ ) that begins with the negative transition of  $\overline{\text{CAS}}$  as long as  $t_{\text{e}}(\text{R})$  is satisfied. The output becomes valid after the access time has elapsed and remains valid while  $\overline{\text{CAS}}$  is low;  $\overline{\text{CAS}}$  going high returns it to a high-impedance state. In a read-modify-write cycle, the output will follow the sequence for the read cycle.

#### refresh

A refresh operation must be performed at least once every four milliseconds to retain data. This can be achieved by strobing each of the 256 rows (A0-A7). A normal read or write cycle will refresh all bits in each row that is selected. A  $\overline{\text{RAS}}$ -only operation can be used by holding  $\overline{\text{CAS}}$  at the high (inactive) level, thus conserving power as the output buffer remains in the high-impedance state.

Dynamic RAMS

TMS4256, TMS4257  
262,144-BIT DYNAMIC RANDOM-ACCESS MEMORIES

**CAS-before-RAS refresh**

The CAS-before-RAS refresh is utilized by bringing CAS low earlier than RAS (see parameter tCLRL) and holding it low after RAS falls (see parameter tLCHR). For successive CAS-before-RAS refresh cycles, CAS can remain low while cycling RAS. The external address is ignored and the refresh address is generated internally.

**hidden refresh**


Hidden refresh may be performed while maintaining valid data at the output pin. This is accomplished by holding CAS at VIL after a read operation and cycling RAS after a specified precharge period, similar to a "RAS-only" refresh cycle. The external address is also ignored during the hidden refresh cycles.

**page mode (TMS4256)**

Page-mode operation allows effectively faster memory access by keeping the same row address and strobing random column addresses onto the chip. Thus, the time required to setup and strobe sequential row addresses for the same page is eliminated. The maximum number of columns that can be addressed is determined by tw(RL), the maximum RAS low pulse duration.

**nibble mode (TMS4257)**

Nibble-mode operation allows high-speed serial read, write, or read-modify-write access of 1 to 4 bits of data. The first bit is accessed in the normal manner with read data coming out at t<sub>5(C)</sub> time. The next sequential nibble bits can be read or written by cycling CAS while RAS remains low. The first bit is determined by the row and column addresses, which need to be supplied only for the first access. Column AB and row AB (CAB, RAB) provide the two binary bits for initial selection of the nibble addresses. Thereafter, the falling edge of CAS will access the next bit of the circular 4-bit nibble in the following sequence:



In nibble-mode, all normal memory operations (read, write, or read-modify-write) may be performed in any desired combination.

**power-up**

To achieve proper device operation, an initial pause of 200 μs is required after power up followed by a minimum of eight initialization cycles.

Dynamic RAMs

# Z8400 Z80<sup>®</sup> CPU Central Processing Unit

# Zilog

## Product Specification

April 1985

### FEATURES

- The instruction set contains 158 instructions. The 78 instructions of the 8080A are included as a subset; 8080A software compatibility is maintained.
- Eight MHz, 6 MHz, 4 MHz, and 2.5 MHz clocks for the Z80H, Z80B, Z80A, and Z80 CPU result in rapid instruction execution with consequent high data throughput.
- The extensive instruction set includes string, bit, byte, and word operations. Block searches and block transfers, together with indexed and relative addressing, result in the most powerful data handling capabilities in the microcomputer industry.
- The Z80 microprocessors and associated family of peripheral controllers are linked by a vectored interrupt system. This system may be daisy-chained to allow implementation of a priority interrupt scheme. Little, if any, additional logic is required for daisy-chaining.
- Duplicate sets of both general-purpose and flag registers are provided, easing the design and operation of system software through single-context switching, background-foreground programming, and single-level interrupt processing. In addition, two 16-bit index registers facilitate program processing of tables and arrays.
- There are three modes of high speed interrupt processing: 8080 similar, non-Z80 peripheral device, and Z80 Family peripheral with or without daisy chain.
- On-chip dynamic memory refresh counter.

Z80 CPU




Figure 1. Pin Functions




Figure 2a. 40-Pin Dual-In-Line Package (DIP) Pin Assignments

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 2b. 44-Pin Chip Carrier Pin Assignments

**GENERAL DESCRIPTION**

The Z80, Z80A, Z80B, and Z80H CPUs are third-generation single-chip microprocessors with exceptional computational power. They offer higher system throughput and more efficient memory utilization than comparable second- and third-generation microprocessors. The internal registers contain 208 bits of read/write memory that are accessible to the programmer. These registers include two sets of six general-purpose registers which may be used individually as either 8-bit registers or as 16-bit register pairs. In addition, there are two sets of accumulator and flag registers. A group of "Exchange" instructions makes either set of main or alternate registers accessible to the programmer. The alternate set allows operation in foreground-background mode or it may be reserved for very fast interrupt response.

The Z80 also contains a Stack Pointer, Program Counter, two index registers, a Refresh register (counter), and an Interrupt register. The CPU is easy to incorporate into a system since it requires only a single +5V power source. All output signals are fully decoded and timed to control standard memory or peripheral circuits; the CPU is supported by an extensive family of peripheral controllers. The internal block diagram (Figure 3) shows the primary functions of the Z80 processors. Subsequent text provides more detail on the Z80 I/O controller family, registers, instruction set, interrupts and daisy chaining, and CPU timing.




Figure 3. Z80 CPU Block Diagram

54245 / 74245 Octal Bus Transceivers with 3-state Outputs

	Schottky TTL			High-Speed TTL			Low-Power Schottky TTL			Standard TTL			Low-Power TTL		
	Device Type	Package		Device Type	Package		Device Type	Package		Device Type	Package		Device Type	Package	
		C	P/MCF		C	P/MCF		C	P/MCF		C	P/MCF		C	P/MCF
TI							SN54, SN74								
FAIRCHILD															
MOTOROLA															
NSC															
PHILIPS															
SIGNETICS															
SIEMENS															
FUJITSU															
HITACHI															
MITSUBISHI															
NEC															
TOSHIBA															

**Electrical Characteristics SN54LS245 SN74LS245**

absolute maximum ratings over operating free-air temperature range

Supply voltage, VCC	7V	Operating temp.	SN54, S	55°C to 125°C
Input voltage	7V	temperature range	SN74, S	0°C to 70°C
		Storage temperature range		-65°C to 150°C

recommended operating conditions


	SN54LS245			SN74LS245			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, VCC	4.5	5	5.5	4.75	5	5.25	V
High-level output current, IOH	12					15	mA
Low-level output current, IOL			12			24	mA
Operating free-air temperature, TA	85		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS †	SN74LS245		UNIT	
		MIN	TYP ‡		MAX
VIH High-level input voltage			2	V	
VIL Low-level input voltage			0.8	V	
VIK Input clamp voltage	VCC - MIN, Ii = 10 mA		-1.5	V	
	Hysteresis (VI - VIL) A or B input		0.2	0.4	V
VOH High-level output voltage	VCC - MIN, VIH = 2V, IOL = IOLmax	1.0	2.4	3.0	V
VOL Low-level output voltage	VCC - MIN, VIH = 2V, IOL = IOLmax	1.0	0.4	0.5	V
IOZH Off-state output current, high-level voltage applied	VCC - MAX, 0 at 2V		2	10	µA
IOZL Off-state output current, low-level voltage applied	VCC - MAX, 0 at 2V		2	-200	µA
Ii Input current at maximum input voltage	A or B, VCC - MAX, 1, 7, 7		1	0.1	µA
	DIF or 0		1	0.1	µA
IiH High-level input current	VCC - MAX, VIH = 2.7V		1	20	µA
IiL Low-level input current	VCC - MAX, VIL = 0.8V		1	-0.2	µA
IOS Short-circuit output current	VCC - MAX		-60	225	mA
ICC Supply current	Total, outputs high		48	70	µA
	Total, outputs low		67	90	µA
	Outputs at M=Z		64	95	µA

switching characteristics, VCC 5V, TA 25°C

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
1PLH Propagation delay time, low-to-high-level output		8	12	18	ns
1PHL Propagation delay time, high-to-low-level output	CL = 45pF, RL = 6kΩ	8	12	18	ns
1PZL Output enable time to low level	See Note 2	27	40	45	ns
1PZH Output enable time to high level		25	40	45	ns
1PLZ Output disable time from low level	CL = 5pF, RL = 6kΩ	15	25	35	ns
1PHZ Output disable time from high level	See Note 2	15	25	35	ns



† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.  
 ‡ All typical values are at VCC = 5V, TA = 25°C.  
 § Not more than one output should be shorted at a time and duration of the short-circuit should not exceed one second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54373/74373 Octal D-Type Transparent Latches and Edge-Triggered Flip-Flops

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			
		C	P	M	CF		C	P	M	CF		C	P	M	CF		C	P	M	CF	
T.L.	SN54S373 SN74S373	J	D																		
FAIRCHILD																					
MOTOROLA																					
N.S.C.																					
PHILIPS																					
SIGNETICS																					
SIEMENS																					
FUJITSU																					
HITACHI																					
MITSUBISHI																					
NEC																					
TOSHIBA																					

Electrical Characteristics SN54LS373/SN74LS373

\* absolute maximum ratings over operating free-air temperature range

Supply voltage, V <sub>CC</sub>	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V	temperature range	SN74LS	0°C to 70°C
		Storage temperature range		-65°C to 150°C

recommended operating conditions

	SN54LS373		SN74LS373		UNIT		
	MIN	NOM	MAX	MIN		NOM	MAX
Supply voltage, V <sub>CC</sub>	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I <sub>OH</sub>			-1			-2.6	mA
High-level output voltage, V <sub>OH</sub>			5.5			5.5	V
Pulse width, t <sub>p</sub>	Clock enable high	15		15			ns
	Clock enable low	15		15			ns
Setup time, t <sub>SU</sub> /t <sub>SP</sub>		0.1		0.1			ns
Hold time, t <sub>HO</sub>		10		10			ns
Operating free-air temperature, T <sub>A</sub>		-55	125	0		70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)


PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V <sub>IH</sub>	High-level input voltage		2		V	
V <sub>IL</sub>	Low-level input voltage			0.8	V	
V <sub>IK</sub>	Input clamp voltage	V <sub>CC</sub> = MAX, I <sub>I</sub> = -18mA		-1.5	V	
V <sub>OH</sub>	High-level output voltage	V <sub>CC</sub> = MAX, V <sub>IH</sub> = 2V, V <sub>IL</sub> = V <sub>IL</sub> (max), I <sub>OH</sub> = MAX	2.8	3.1	V	
V <sub>OL</sub>	Low-level output voltage	V <sub>CC</sub> = MAX, V <sub>IH</sub> = 2V, V <sub>IL</sub> = V <sub>IL</sub> (max), I <sub>OL</sub> = 26mA	0.35	0.5	V	
I <sub>OZH</sub>	Off-state output current, high-level voltage applied	V <sub>CC</sub> = MAX, V <sub>IH</sub> = 2V, V <sub>O</sub> = 2.7V		20	µA	
I <sub>OZL</sub>	Off-state output current, low-level voltage applied	V <sub>CC</sub> = MAX, V <sub>IH</sub> = 2V, V <sub>O</sub> = 0.8V		-20	µA	
I <sub>I</sub>	Input current at maximum input voltage	V <sub>CC</sub> = MAX, V <sub>I</sub> = 7V		0.1	mA	
I <sub>IH</sub>	High-level input current	V <sub>CC</sub> = MAX, V <sub>I</sub> = 2.7V		20	µA	
I <sub>IL</sub>	Low-level input current	V <sub>CC</sub> = MAX, V <sub>I</sub> = 0.8V		-0.4	mA	
I <sub>OS</sub>	Short-circuit output current ‡	V <sub>CC</sub> = MAX, Output control at 11V	-30		mA	
I <sub>CC</sub>	Supply current	Output control at 11V	LS373	24	48	mA

switching characteristics, V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t <sub>MS</sub>							nHz
t <sub>PLH</sub>	Data	Any 0	C <sub>L</sub> = 50pF, R <sub>L</sub> = 667Ω, See Notes 2 and 3		12	18	ns
t <sub>PHL</sub>					12	18	ns
t <sub>PLH</sub>	Clock or enable	Any 0			20	30	ns
t <sub>PHL</sub>					18	30	ns
t <sub>PZH</sub>	Output Control	Any 0		15	28	ns	
t <sub>PZL</sub>				25	36	ns	
t <sub>PHZ</sub>	Output Control	Any 0	C <sub>L</sub> = 5pF, R <sub>L</sub> = 667Ω, See Note 3	12	20		ns
t <sub>PLZ</sub>				15	25		ns

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.  
 ‡ All typical values are at V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C.  
 § Not more than one output should be shorted at a time and duration of the short circuit should not exceed one second.

Pin Assignments (Top View)




SN54LS373 LS  
SN74LS373 LS

LS373, 3773  
TRANSPARENT LATCHES

FUNCTION	SN54LS373 (LS)	SN74LS373 (LS, M)
ENABLE	11	11
DATA 0	12	12
DATA 1	13	13
DATA 2	14	14
DATA 3	15	15
DATA 4	16	16
DATA 5	17	17
DATA 6	18	18
DATA 7	19	19
DATA 8	20	20
DATA 9	21	21
DATA 10	22	22
DATA 11	23	23
DATA 12	24	24
DATA 13	25	25
DATA 14	26	26
DATA 15	27	27

LS373, 3773  
TRANSPARENT LATCHES



NOTES 2. Maximum clock frequency is limited with all outputs loaded.  
 3. See call circuits and waveforms on page 3-11.


- t<sub>max</sub> = maximum clock frequency
- t<sub>PLH</sub> = propagation delay time, low-to-high-level output
- t<sub>PHL</sub> = propagation delay time, high-to-low-level output
- t<sub>PZH</sub> = output enable time to high level
- t<sub>PZL</sub> = output enable time to low level
- t<sub>PHZ</sub> = output disable time from high level
- t<sub>PLZ</sub> = output disable time from low level

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าการณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**MAXIMUM RATINGS, Absolute-Maximum Values:**

SUPPLY-VOLTAGE, (V <sub>CC</sub> ):	
(Voltage reference = to ground)	
CMOS Types	-0.5 to +7 V
BIPOLAR Types	-0.5 to +10.5 V
INPUT DIODE CURRENT, I <sub>IK</sub> (FOR V <sub>i</sub> < -0.5 V OR V <sub>i</sub> > V <sub>CC</sub> + 0.5 V)	±20 mA
SWITCH DIODE CURRENT, I <sub>OS</sub> (FOR V <sub>o</sub> < -0.5 V OR V <sub>o</sub> > V <sub>CC</sub> + 0.5 V)	±20 mA
SWITCH CURRENT, I <sub>o</sub> (FOR V <sub>i</sub> > -0.5 V OR V <sub>i</sub> < V <sub>CC</sub> + 0.5 V)	±25 mA
V <sub>CC</sub> OR GROUND CURRENT (I <sub>CC</sub> )	±50 mA
POWER DISSIPATION PER PACKAGE (P <sub>D</sub> ):	
CMOS: T <sub>A</sub> = -40 to +60°C (PACKAGE TYPE E)	500 mW
BIPOLAR: T <sub>A</sub> = -60 to +85°C (PACKAGE TYPE E)	Derate Linearly at 5 mW/°C to 300 mW
CMOS: T <sub>A</sub> = -55 to +100°C (PACKAGE TYPE F, H)	500 mW
BIPOLAR: T <sub>A</sub> = -100 to +125°C (PACKAGE TYPE F, H)	Derate Linearly at 5 mW/°C to 300 mW
CMOS: T <sub>A</sub> = -40 to +70°C (PACKAGE TYPE M)	400 mW
BIPOLAR: T <sub>A</sub> = -70 to +125°C (PACKAGE TYPE M)	Derate Linearly at 6 mW/°C to 70 mW
OPERATING-TEMPERATURE RANGE (T <sub>OP</sub> ):	
PACKAGE TYPE F, H	-55 to +125°C
PACKAGE TYPE E, M	-40 to +85°C
STORAGE TEMPERATURE (T <sub>STG</sub> )	
-65 to +150°C	
SOLDERING TEMPERATURE (DURING SOLDERING):	
Wave distance 1/16 ± 1/32 in. (1.59 ± 0.79 mm) from case for 10 s max	+265°C
Wave inserted into a PC Board (min thickness 1/16 in., 1.59 mm)	+300°C
Wave with solder contacting lead tips only	+300°C

In certain applications, the external load-resistor current may include both V<sub>CC</sub> and signal-line components. To avoid drawing V<sub>CC</sub> current when switch current flows into the transmission gate inputs, (terminals 1, 4, 8 and 11) the voltage drop across the bidirectional switch must not exceed 0.6 volt (calculated from R<sub>on</sub> values shown in the Electrical Characteristics Chart). No V<sub>CC</sub> current will flow through R<sub>on</sub> if the switch current flows into terminals 2, 3, 9 and 10.



**TERMINAL ASSIGNMENT**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CD54/74HC4066, CD54/74HCT4066 File No. 1777  
 RECOMMENDED OPERATING CONDITIONS: For maximum reliability, nominal operating conditions should be selected so that operation is always within the following ranges:

CHARACTERISTIC	LIMITS		UNITS
	MIN.	MAX.	
Supply-Voltage Range (For $T_A$ = Full Package-Temperature Range) $V_{CC}$ .* CD54/74HC Types CD54/74HCT Types	2 4.5	10 5.5	V
DC Input Voltage, $V_i$ , and Analog Switch Voltage, $V_{i0}$	0	$V_{CC}$	
Operating Temperature $T_A$ : CD74 Types CD54 Types	-40 -55	-85 -125	°C
Input Rise and Fall Times $t_r, t_f$ (Control Inputs) at 2 V at 4.5 V at 5 V	0 0 0	1000 500 250	ns

\*Unless otherwise specified, all voltages are referenced to Ground.

STATIC ELECTRICAL CHARACTERISTICS

CHARACTERISTIC	CD74HC4066/CD54HC4066										CD74HCT4066/CD74HCT4066										UNITS				
	TEST CONDITIONS			74HC/54HC TYPES			74HC TYPES			54HC TYPES			TEST CONDITIONS			74HCT/54HCT TYPES			74HCT TYPES			54HCT TYPES			
	CON-TROL	SW-ITCH	$V_{CC}$	-25°C			-40/-85°C			-55/-125°C			CON-TROL	SW-ITCH	$V_{CC}$	-25°C			-40/-85°C			-55/-125°C			
	$V_i$	$V_{i0}$	V	Min	Typ	Max	Min	Max	Min	Max	Min	Max	V	$V_i$	$V_{i0}$	V	Min	Typ	Max	Min		Max	Min	Max	Min
High-Level Input Voltage $V_{IH}$	—	—	2	1.5	—	—	1.5	—	1.5	—	—	—	—	—	4.5	10	2	—	—	2	—	2	—	—	V
Low-Level Input Voltage $V_{IL}$	—	—	2	—	—	0.5	—	0.5	—	0.5	—	—	—	—	4.5	10	—	—	0.8	—	0.8	—	0.8	—	V
Input Leakage Current (Any Control) $I_{i0}$	$V_{CC}$ or Gnd	—	10	—	—	±0.1	—	±1	—	±1	—	—	Any Voltage Between $V_{CC}$ & Gnd	—	5.5	—	—	±0.1	—	±1	—	±1	—	—	µA
Off-Switch Leakage Current $I_{i1}$	$V_{CC}$ or Gnd	$V_{CC}$ or Gnd	10	—	—	±0.1	—	±1	—	±1	—	—	$V_{CC}$ or Gnd	5.5	—	—	±0.1	—	±1	—	±1	—	—	—	µA
"On" Resistance $R_{on}$ ( $I_C = 1\text{ mA}$ ) (Fig 2)	$V_{CC}$	$V_{CC}$ or Gnd	4.5	—	25	80	—	100	—	120	—	—	$V_{CC}$	$V_{CC}$ or Gnd	4.5	—	25	80	—	100	—	120	—	—	Ω
"On" Resistance Between Any Two Switches $\Delta R_{on}$	$V_{CC}$	—	4.5	—	1	—	—	—	—	—	—	—	$V_{CC}$	—	4.5	—	1	—	—	—	—	—	—	—	Ω
Quiescent Device Current $I_{CC}$	$V_{CC}$ or Gnd	—	10	—	—	16	—	160	—	320	—	—	$V_{CC}$ or Gnd	—	5.5	—	—	2	—	20	—	40	—	—	mA
Additional Quiescent Device Current per Input Pin 1 Unit Load $\Delta I_{CC}$ *	—	—	—	—	—	—	—	—	—	—	—	—	$V_{CC} \geq 2.1$	—	4.5	10	100	360	—	450	—	480	—	—	µA

\* For dual-supply systems theoretical worst case ( $V_i = 2.4\text{ V}$ ,  $V_{CC} = 5.5\text{ V}$ ) specification is 1.8 mA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าการผิดใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

File No. 1777

CD54/74HC4066, CD54/74HCT4066

HCT Input Loading Table

Input	Unit Loads *
All	1

\* Unit load is  $\Delta I_{CC}$  limit specified in Static Characteristic Chart, e.g., 360  $\mu A$  max. @ 25°C.

SWITCHING CHARACTERISTICS ( $V_{CC} = 5 V, T_A = 25^\circ C, \text{Input } t_1, t_2 = 6 \text{ ns}$ )

CHARACTERISTIC	$C_L$ pF	TYPICAL		UNITS
		HC	HCT	
Propagation Delay Time:				ns
Switch In to Out	$t_{PHL}$	4	4	
Switch Turn Off	$t_{PHZ}, t_{PLZ}$	12	14	
Switch Turn On	$t_{PZH}, t_{PZL}$	8	9	
Power Dissipation Capacitance*	$C_{PD}$	25	38	pF

\*  $C_{PD}$  is used to determine the dynamic power consumption, per package.

$P_D = C_{PD} V_{CC}^2 f_i + \sum (C_L + C_S) V_{CC}^2 f_o$  where:  $f_i$  = input frequency,  $f_o$  = output frequency  
 $C_L$  = load capacitance,  $C_S$  = switch capacitance  
 $V_{CC}$  = supply voltage

SWITCHING CHARACTERISTICS ( $C_L = 50 \text{ pF}, \text{Input } t_1, t_2 = 6 \text{ ns}$ )

CHARACTERISTIC	$V_{CC}$	25°C				-40°C to +85°C				-55°C to +125°C				UNITS
		HC		HCT		74HC		74HCT		54HC		54HCT		
		Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
Propagation Delay Time	$t_{PLH}$	2	60	—	—	75	—	—	—	90	—	—	ns	
Switch In to Out	$t_{PHL}$	4.5	12	12	15	15	15	15	18	18	18	18		
		9	8	—	—	11	—	—	13	—	—	—		
Switch Turn On Delay	$t_{PZH}$	2	100	—	—	125	—	—	150	—	—	—		
	$t_{PZL}$	4.5	20	24	25	30	30	30	30	36	36	36		
		9	12	—	—	15	—	—	18	—	—	—		
Switch Turn Off Delay		2	150	—	—	190	—	—	225	—	—	—		
	$t_{PHZ}, t_{PLZ}$	4.5	30	35	38	44	44	44	45	53	53	53		
		9	24	—	—	30	—	—	36	—	—	—		
Input (Control) Capacitance	$C_i$	—	10	10	10	10	10	10	10	10	10	10		pF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ANALOG CHANNEL CHARACTERISTICS - Typical Values at  $T_c = 25^\circ\text{C}$

CHARACTERISTIC	TEST CONDITIONS	V <sub>CC</sub> V	HC	HCT	UNITS
Switch Frequency Response Bandwidth at -3 dB (Fig 12)	Fig. 3 Notes 1 & 2	4.5	200	200	MHz
Cross Talk Between Any Two Switches (Fig 13)	Fig. 4 Notes 2 & 3	4.5	-72	-72	dB
Total Harmonic Distortion	1 KHz. Fig. 5	V <sub>IS</sub> = 4 V <sub>pp</sub>	0.022	0.023	
		V <sub>IS</sub> = 8 V <sub>pp</sub>	9	N/A	
Control to Switch Feedthrough Noise	Fig 6	4.5	TBE	TBE	mV
		9	TBE	TBE	
Switch "OFF" Signal Feedthrough (Fig. 13)	Fig 7 Notes 2 & 3	4.5	-72	-72	dB
Switch Input Capacitance C <sub>S</sub>	—	—	5	5	pF

Notes: 1. Adjust input level for 0 dBm at output, f = 1 MHz. 2. V<sub>IS</sub> is centered at V<sub>CC</sub>/2. 3. Adjust input for 0 dBm at V<sub>IS</sub>.




Fig 2 - Typical "ON" resistance vs input signal voltage.

ANALOG TEST CIRCUITS




Fig 3 - Frequency response test circuit.




Fig. 4 - Crosstalk between two switches test circuit.




Fig 5 - Total harmonic distortion test circuit.




Fig 6 - Control-to-switch feedthrough noise test circuit.




Fig. 7 - Switch off signal feedthrough.




Fig. 8 - Switch propagation - delay times waveforms.




Fig. 9 - Switch turn-on and turn-off propagation delay times waveforms.

	54/74HC	54/74HCT
Input Level	V <sub>cc</sub>	3 V
Switching Voltage, V <sub>s</sub>	50% V <sub>cc</sub>	1.3 V




Fig. 10 - Switch on/off propagation delay time test circuit.




Fig. 11 - Switch-in to switch-out propagation delay time test circuit.




Fig. 12 - Switch frequency response, V<sub>cc</sub> = 4.5 V.




Fig. 13 - Switch-off signal feedthrough and crosstalk vs. frequency, V<sub>cc</sub> = 4.5 V.