




ปีการศึกษา 2533
ชุดตั้งเวลาส่งข่าวสารทางโทรทัศน์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ใด ๆ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ ปีการศึกษา 2533


ภาควิชาเทคนิคอุตสาหกรรม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า ลาดกระบัง

เรื่อง ชุดตั้งเวลาส่งข่าวสารทางโทรศัพท์

ผู้จัดทำ

1. นายอนันต์ แซ่จวง
2. นายเอก สอดแจ่ม



(ผศ. นगर สุขตมตันดี)

อาจารย์ที่ปรึกษา

กรรมการ

กรรมการ

เลขที่ T. 33140 คอ.
เลขทะเบียน 027973
วัน, เดือน, ปี 1/1/34

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

027973

ปริมาณพิเศษ เรื่องชุดตั้งเวลาส่งข่าวสารทางโทรศัพท์

โดย

นายสถิตย์ แพ้วาง

นายเอณก สอดแจ่ม

อาจารย์มหาวิทยาลัย

มจร. ปีที่ ๖

เลขที่พิมพ์ครั้งที่

บทคัดย่อ

ในบรรดา ระบบการสื่อสารทั้งหลาย โทรศัพท์นับว่ามีประโยชน์มาก ให้ทั้งความสะดวก รวดเร็ว เข้าใกล้ชิดกับคนทุกระดับ ในปัจจุบันคู่สายขององค์การโทรศัพท์ ถูกนำมาใช้ในการส่ง ข้อมูลหรือข่าวสารต่าง ๆ ทางผู้จัดทำจึงคิดจะใช้คู่สายโทรศัพท์ในการส่งข่าวสารบ้าง โดยนำ เอววงจรต่าง ๆ เช่น ชุดนาฬิกาตั้งเวลาปลุกได้ ชุดบันทึกเสียงพูด และชุดเก็บหมายเลขโทรศัพท์ มาประกอบกัน เพื่อใช้ในการเตือนความจำทางโทรศัพท์ โดยตั้งเวลาให้ส่งข้อมูลออกไปบอกกล่าว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

หน้า

บทคัดย่อ

บทที่ 1	บทนำ	1-1
บทที่ 2	ทฤษฎีและหลักการ	2-1
	2.1 สัญญาณโทรศัพท์	2-1
	2.2 นาฬิกาาระบบดิจิตอล	2-5
	2.3 หน่วยความจำชนิดต่าง ๆ	2-13
	2.4 เบลต์ามอดูเลชัน	2-24
บทที่ 3	การคำนวณการสร้าง	3-1
	3.1 โทรศัพท์เก็บหมายเลข	3-1
	3.2 นาฬิกาโปรแกรมเวลา	3-1
	3.3 ชุดบันทึกเสียงพูด	3-2
	3.4 การทำงานของระบบ	3-12
บทที่ 4	การทดลองและผลของการทดลอง	4-1
บทที่ 5	บทสรุป	5-1

ภาคผนวก

กิตติกรรมประกาศ

เอกสารอ้างอิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 1

บทนำ

เครื่องตั้งเวลาส่งข่าวสารทางโทรศัพทนี้ มีส่วนประกอบด้วยกัน 3 ส่วน คือ

1. ชุดเก็บหมายเลขโทรศัพทและหมายเลขโดยอัตโนมัติ
2. ชุดนาฬิกาตั้งเวลาปลุกได้ภายใน 14 วัน
3. ชุดเก็บบันทึกเสียงพูด

ในแต่ละส่วนจะทำงานแยกจากกัน หรือกล่าวได้ว่าจะสามารถทำงานได้อย่างอิสระ เมื่อนำมาต่อใช้งานร่วมกัน จำเป็นต้องใช้วงจรพื้นฐานต่าง ๆ ที่มีอยู่ มาเป็นวงจรต่อเชื่อมทั้ง 3 ชุดเข้าด้วยกัน ให้ทำงานได้อย่างเหมาะสม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2 ทฤษฎีและหลักการ

2.1 ความรู้เบื้องต้นเกี่ยวกับสัญญาณโทรศัพท์

เมื่อก่อนเราจะคุ้นเคยกับโทรศัพท์ที่มีไดอัล (จาน) หมุนหมายเลข ซึ่งใช้วิธีการตัดไฟให้ออกมาเป็นหัวง หรือที่เรียกว่า ระบบส่งสัญญาณพัลส์ (PULSE) จะไม่มีการขยายคู่สายเพิ่มอีกแล้ว แต่จะเพิ่มคู่สายระบบใหม่ที่มีการส่งออกไปเป็นความถี่ (TOUCH TONE) และในปัจจุบันโทรศัพท์แบบกดปุ่ม ได้เป็นที่นิยมใช้กันอย่างกว้างขวาง แม้แต่เครื่องระบบเก่าก็ต้องหันมาใช้กดปุ่มแทนจานหมุน ซึ่งเรารู้จักกันในนามโทรศัพท์แบบทัชพัลส์ (TOUCH PULSE) โดยระบบทัชพัลส์จะใช้ความเร็วในการติดต่อมากกว่าแบบไดอัลหมุนถึง 3 เท่า เป็นอย่างน้อย


ทัชพัลส์ แม้รูปร่างหน้าตาจะเหมือนกับระบบใหม่ที่เราเรียกว่า "ทัชโทน" (TOUCH TONE) แต่ทั้งสองอย่างนี้จะนำมาใช้แทนกันไม่ได้ เพราะแบบทัชพัลส์ทำงานด้วยหลักการสร้างพัลส์ตามหมายเลขเหมือนอย่างการทำงานของระบบหมุนเมื่อก่อน แต่ระบบทัชโทนทำงานด้วยการผลิตความถี่

หลักการของโทรศัพท์แบบทัชพัลส์คือ ใช้วิธีเข้ารหัสหมายเลข (ENCODER) โดยรับข้อมูลมาจากแป้นกดหรือคีย์บอร์ด วงจรภายในไอซีที่ทำหน้าที่เข้ารหัสหมายเลขจะทำหน้าที่จำหมายเลขข้อมูลแต่ละครั้งที่เรากดแล้วส่งไปให้วงจรออสซิลเลเตอร์สร้างพัลส์ส่งออกไป อย่างเช่น เรากดหมายเลข 235... เมื่อผ่านการเข้ารหัสและออสซิลเลเตอร์ส่งออกมาทางเอาต์พุตแล้วก็จะได้สัญญาณดังรูปที่ 2-1


เครื่องรับโทรศัพท์ระบบทัชโทน ซึ่งระบบนี้จะส่งรหัสออกไปเป็นความถี่หรือที่คำเต็มตามภาษาวิชาการเขาเรียกว่า DUAL TONE MULTI FREQUENCY DIALING หรือ DTMF โดยการส่งหมายเลขหนึ่งหมายเลขใด จะประกอบไปด้วยโทนเสียง 2 ความถี่ด้วยกัน คือ ความถี่สูงและความถี่ต่ำ ถ้าเราสังเกตแผงกดปุ่ม (คีย์บอร์ด) เราจะพบว่าหมายเลข 1,4,7 และ * อยู่ในคอลัมน์ที่ 1 โดยมีหมายเลข 1,2 และ 3 เป็นโรว์ที่ 1 ดังแสดงคอลัมน์และโรว์ต่าง ๆ ไว้ในรูปที่ 2-2 ตัวเลขแต่ละตัวเป็นการพบกันของความถี่ทางโรว์ (ความถี่ต่ำ) กับความถี่ทางคอลัมน์ (ความถี่สูง) ตามตารางที่ 2-1

จากตารางที่ 2-1 กลุ่มความถี่ที่มีความถี่ 4 โรว์ และ 4 คอลัมน์ ทำให้พบความจริง ๆ แล้วหน้าปัดหรือปุ่มกดสามารถมีได้ถึง 16 ปุ่ม ไม่ใช่มีแค่ 12 ปุ่ม อย่างที่เราใช้ ๆ กัน เพียงแต่ความถี่ในคอลัมน์ที่ 4 นั้น เรายังสำรองไว้เพื่อการขยายไปใช้อย่างอื่นในโอกาสต่อไป (ปัจจุบันหลายประเทศเริ่มใช้กันแล้ว) อย่างเช่นหมายเลข 1 ประกอบไปด้วยความถี่ 697 Hz กับ 1209 Hz หรือหมายเลข 0 ประกอบด้วยความถี่ 941 Hz กับความถี่ 1336 Hz เป็นต้น ความถี่ที่ว่ามี

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือมีการสงวนเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2-1 แสดงรูปคลื่นพัลส์ในหน่วยวินาทีเมื่อความถี่ของ 235....




ความถี่	คอลัมน์ 1	คอลัมน์ 2	คอลัมน์ 3	คอลัมน์ 4
ความถี่	1209 Hz	1336 Hz	1477 Hz	1633 Hz
ไว้ 1 675 Hz	1	2	3	4
ไว้ 2 770 Hz	2	5	6	7
ไว้ 3 862 Hz	3	8	9	10
ไว้ 4 941 Hz	4	11	12	13

ตารางที่ 2-1 แสดงการแปลงความถี่เป็นเลขทศนิยม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	คอลัมน์ 1	คอลัมน์ 2	คอลัมน์ 3
แถว 1	1	2	3
แถว 2	4	5	6
แถว 3	7	8	9
แถว 4	*	0	*

รูปที่ 2-2 แสดงตำแหน่งของรหัสนาฬิกาบนแป้นพิมพ์ (keyboard)



รูปที่ 2-3 ก. แสดงรูปคลื่นสัญญาณเรขาคณิตและคอลัมน์แต่ละรูปบนแสดงภาพอีกที่ผสมออกไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การจับตาและความหมาย

OSC_1 , OSC_2 ต่อเข้ากับตัวคริสตัลได้โดยตรง หรือถ้าต้องการป้องกันความถี่จากภายนอกทำได้โดยป้อนที่ขา OSC_1

AD_0 - AD_7 (address/data bus) เป็นบัสแอดเดรส และบัสข้อมูลรวมกัน โดยทำงานในแบบมัลติเพล็กซ์ ซึ่งจะทำงานเป็นบัสแอดเดรสก่อน เมื่อขา AS แอคทีฟ (เป็นขอบขาลง) แล้วจึงทำงานเป็นบัสข้อมูลเมื่อขา DS หรือ R/W แอคทีฟ (เป็นลอจิก "0")

CE (chip enable) เป็นขาควบคุมการทำงานของบัสและขาสัญญาณต่าง ๆ เมื่อขา CE เป็น "1" ขา AD_0 - AD_7 , DS และ R/W จะเป็นอิมพีแดนซ์สูงและขา CE จะต้องเป็นลอจิก "0" ตลอดเวลาที่ขา AS, DS และ R/W กำลังแอคทีฟ แต่ในการใช้งานทั่วไปมักจะต่อขานี้ลงกราวด์

AS (address strobe) หรือทำงานเป็นขา ALE (Address Latch Enable) ทำหน้าที่แลตช์ขา AD_0 - AD_7 เอาไว้เพื่อให้แสดงเป็นขาแอดเดรสขณะที่ขา AS นี้เปลี่ยนจากลอจิก "1" ไปเป็นลอจิก "0"

R/W หรือขา WR ทำหน้าที่กำหนดการเขียนข้อมูลลงในหน่วยความจำ (RAM) ทั้ง 64 ไบต์ ซึ่งหมายถึงการตั้งเวลาพัก, การตั้งเวลาปลูก, การสั่งงานวีริสเตอร์ควบคุมและการเขียนข้อมูลลงใน RAM ใช้งานทั่วไป 50 ไบต์ โดยขา R/W นี้ จะแอคทีฟที่ลอจิก "0"

DS (data strobe) หรือ ขา RD ทำหน้าที่กำหนดการอ่านข้อมูลในหน่วยความจำ (RAM) ทั้ง 64 ไบต์ ซึ่งหมายถึง การอ่านเวลา, การอ่านเวลาปลูก, การอ่านสถานะของวีริสเตอร์ควบคุมและการอ่านข้อมูลจาก RAM ใช้งานทั่วไป 50 ไบต์ โดยขา DS จะแอคทีฟที่ลอจิก "0" เช่นกัน

RESET เป็นขาสัญญาณอินพุต สำหรับการรีเซ็ตระบบเมื่อขานี้เป็น "0" โดยที่ไม่มีผลต่อการเดินของนาฬิกาแต่อย่างใด แต่จะช่วยให้เกิดผลดังนี้ คือ

1. แฟล็กสำหรับอีนเตอร์อินเตอร์รั้งทั้งสาม (PIE, UIE, AIE) ถูกเคลียร์ให้เป็น "0"
2. แฟล็กแสดงการขออินเตอร์รั้งทั้งสาม (PF, UF, AF) ถูกเคลียร์ ให้เป็น "0"
3. ไม่สามารถอ่าน เขียนและอ่านเวลาได้
4. ขาสัญญาณขออินเตอร์รั้ง (IRQ) เป็นอิมพีแดนซ์สูง
5. แฟล็กอินเว็ลสัญญาณคลื่นสี่เหลี่ยม (SQWE) ถูกเคลียร์ให้เป็น "0"

IRQ (interrupt request) เป็นขาสัญญาณเอาต์พุตสำหรับการขออินเตอร์รั้งกับ CPU โดยจะแอคทีฟที่ลอจิก "0" ซึ่งการขออินเตอร์รั้งของ RTC นี้ สามารถขอได้ 3 ลักษณะคือ

1. อินเตอร์รั้งที่เป็นจังหวะตามค่าความถี่ที่ขา SQW

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

2. อินเตอร์รั้งทุก ๆ วินาที หลังจากผ่านการทำงานเป็นเวลา

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งผู้จำหน่ายนี้จัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. อินเตอร์รั้งเมื่อถึงเวลาปลูก

CKFS (clock out frequency select) เป็นขาสัญญาณอินพุตสำหรับการหาความถี่ที่ตัวคริสตอล แล้วส่งออกทางขา CKOUT ถ้าขา CKFS เป็น "0" หมายถึงทำการหารด้วย 4 แต่ถ้าเป็น "1" หมายถึงไม่มีการหาร คือขา CKOUT มีความถี่เท่ากับคริสตอล

CKOUT (clock out) คือสัญญาณเอาต์พุตความถี่ของระบบเพื่อนำความถี่ของระบบเพื่อนำความถี่ของระบบไปใช้งานอย่างอื่น โดยจะสามารถกำหนดให้มีการหาความถี่ของระบบด้วย 4 หรือไม่ก็ได้ด้วยขา CKFS โดยความถี่ของระบบขึ้นอยู่กับฐานความถี่หรือตัวคริสตอลที่ป้อน เข้าที่ขา OSC₁ และ OSC₂


PS (power sense) เป็นขาสัญญาณอินพุต สำหรับควบคุมการแสดงผลสถานะของหน่วยความจำทั้ง 64 ไบต์ว่าเป็นข้อมูลที่ถูกตั้งหรือไม่ ซึ่งสัญญาณจากขานี้จะใช้แสดงผลสถานะของการป้อนแรงดันเข้าตัว RTC ขณะเริ่มต้นโดยการไปแสดงผลอยู่ที่แฟล็ก VREF ในรีจิสเตอร์ D เมื่อขา PS ยังคงเป็นลอจิก "0" อยู่ แฟล็ก VREF จะถูกเคลียร์ให้เป็น "0" อยู่

SQW เป็นขาสัญญาณคลื่นสี่เหลี่ยมเอาต์พุต (square wave output) ที่สามารถโปรแกรมความถี่ได้ โดยกำหนดจากรีจิสเตอร์ควบคุม

รีจิสเตอร์ควบคุมและแสดงผลสถานะ

ระบบเวลาของ RTC สามารถ อ่าน, เขียน และโปรแกรมลักษณะการใช้งานได้ง่ายมาก โดยเพียงแต่กำหนดค่าต่าง ๆ ที่อยู่ในหน่วยความจำ 14 ไบต์แรก (แอดเดรส 0AH-0DH) เท่านั้น ในจำนวนนี้มีอยู่ 4 ไบต์ที่เป็นการกำหนดลักษณะการใช้งานเรียกว่ารีจิสเตอร์ A, B, C, D ซึ่งตรงกับแอดเดรส 0AH-0DH พอดี

รูปที่ 2-5 แสดงรายละเอียดและความหมายในแต่ละบิตของรีจิสเตอร์ทั้ง 4 ตัว



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่าคุณคือใคร ทั้งสิ้น คือทั้งหมดเป็นให้ตัดแปลงข้อมูลและต้องอ้างถึงแหล่งที่มาเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2-5 รายละเอียดและค่าความหมายในแต่ละบิตของรีจิสเตอร์ควบคุม/บอกสถานะทั้ง 4 ตัว



รีจิสเตอร์ A (เขียน/อ่านได้ ยกเว้น UIP)

เป็นรีจิสเตอร์ที่สามารถอ่านก็ได้หรือเขียนก็ได้ ยกเว้นบิต UIP ที่อ่านได้อย่างเดียว รายละเอียดของแต่ละบิตมีดังนี้

UIP (update in progress) เมื่อบิตนี้เป็น "1" แสดงว่ากำลังใกล้หรืออยู่ในระหว่างการปรับเวลาหรือเปลี่ยนเวลา แต่ถ้าเป็น "0" แสดงว่าอยู่ในการทำงานปกติซึ่งเป็นการแสดงว่ายังมีเวลาน้อยที่สุด 244 S ที่จะถึงการปรับเวลา บิตนี้จะอ่านได้เพียงอย่างเดียว และไม่มีผลจากการรีเซต

DV2, DV1, DVO (divider selection) ทั้ง 3 บิตนี้เป็นตัวกำหนดการเลือกคริสตอลหรือฐานความถี่โดยมีการเลือกดังนี้ (เรียงจาก DV₂-DV₀)

- 000 เลือกฐานของความถี่ 4.194304 MHz
- 001 เลือกฐานของความถี่ 1.048576 MHz
- 010 เลือกฐานของความถี่ 32.768 kHz

นอกเหนือจากนี้ไม่สามารถทำงานได้

RS3, RS2, RS1, RSO (rate selection) ทั้ง 4 บิตนี้เป็นตัวกำหนดความถี่ที่กำเนิดออกทางขา SQW และกำหนดจังหวะการอินเตอร์รัพท์ที่ตารางที่ 2-2

ตารางที่ 2-2 แสดงช่วงเวลาการอินเตอร์รัพท์ที่จังหวะและความถี่เอาต์พุตทางขา SQW โดยขึ้นอยู่กับบิต RSO-RS3 ในรีจิสเตอร์ A และความถี่ของตัวคริสตอลที่ใช้

บิตต่าง ๆ ในรีจิสเตอร์ A				คริสตอลความถี่ 4.194304 MHz หรือ 1.048576 MHz		คริสตอลความถี่ 32.768 kHz	
RS3	RS2	RS1	RS0	ช่วงเวลาการอินเตอร์รัพท์	ความถี่เอาต์พุตจากขา SQW	ช่วงเวลาการอินเตอร์รัพท์	ความถี่เอาต์พุตจากขา SQW
0	0	0	0	None	None	None	None
0	0	0	1	30.517 μ s	32.768 kHz	3.90625 ms	256 Hz
0	0	1	0	61.035 μ s	16.384 kHz	7.8125 ms	128 Hz
0	0	1	1	122.070 μ s	8.192 kHz	122.070 μ s	8.192 kHz
0	1	0	0	244.141 μ s	4.096 kHz	244.141 μ s	4.096 kHz
0	1	0	1	488.281 μ s	2.048 kHz	488.281 μ s	2.048 kHz
0	1	1	0	976.562 μ s	1.024 kHz	976.562 μ s	1.024 kHz
0	1	1	1	1.953125 ms	512 Hz	1.953125 ms	512 Hz
1	0	0	0	3.90625 ms	256 Hz	3.90625 ms	256 Hz
1	0	0	1	7.8125 ms	128 Hz	7.8125 ms	128 Hz
1	0	1	0	15.625 ms	64 Hz	15.625 ms	64 Hz
1	0	1	1	31.25 ms	32 Hz	31.25 ms	32 Hz
1	1	0	0	62.5 ms	16 Hz	62.5 ms	16 Hz
1	1	0	1	125 ms	8 Hz	125 ms	8 Hz
1	1	1	0	250 ms	4 Hz	250 ms	4 Hz
1	1	1	1	500 ms	2 Hz	500 ms	2 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำซ้ำโดยไม่ขออนุญาต

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รีจิสเตอร์ B (เขียน/อ่านได้)

ทุก ๆ บิตในรีจิสเตอร์สามารถเขียนได้และอ่านได้ ถ้าต้องการกำหนดสถานะการทำงานก็คือการเขียน แต่ถ้าต้องการตรวจสอบสถานะการทำงานก็คือการอ่าน รายละเอียดของแต่ละบิตมีดังนี้

SET ทำหน้าที่ในการตั้งเวลาเมื่อเขียนให้บิตนี้เป็น "0" จะควบคุมให้นาฬิกาเดินตามปกติ คือมีการปรับเวลากทุก ๆ 1 วินาที เมื่อเขียนให้บิตนี้เป็น "1" นาฬิกาจะหยุดเดินเพื่อให้ทำการตั้งเวลาได้ บิตนี้จะไม่มีผลจากการรีเซ็ต

PIE (periodic interrupt enable) ทำหน้าที่อนุญาตให้การอินเตอร์รัพท์แบบเป็นจังหวะ (ตามช่วงเวลาในตารางที่ ---) เมื่อเขียนให้บิตนี้เป็น "1" จะทำให้แฟล็กที่แสดงการอินเตอร์รัพท์แบบเป็นจังหวะ (PF) ถูกเซต ซึ่งมีผลให้ขา IRQ เป็นลอจิก "0" ได้เมื่อเกิดการอินเตอร์รัพท์ในโหมดนี้ แต่ถ้าเขียนให้บิตนี้เป็น "0" ขา IRQ จะไม่เกิดการอินเตอร์รัพท์ในโหมดนี้ แต่ยังคงทำให้แฟล็ก PF เปลี่ยนแปลงเมื่อถึงเวลาอินเตอร์รัพท์บิต PIE นี้ จะถูกเคลียร์เมื่อเกิดการรีเซ็ต

AIE (alarm interrupt enable) ทำหน้าที่อนุญาตให้การอินเตอร์รัพท์ เมื่อถึงเวลาปลุก เมื่อเขียนให้บิตนี้เป็น "1" จะทำให้แฟล็กแสดงการอินเตอร์รัพท์ในโหมดเวลาปลุก (AF) ซึ่งอยู่ในรีจิสเตอร์ C มีผลต่อขา IRQ แต่ถ้าเขียนให้บิตนี้เป็น "0" จะไม่มีผลต่อขา IRQ ขา AIE นี้จะถูกเคลียร์เมื่อเกิดการรีเซ็ต

UIE (update-ended interrupt enable) ทำหน้าที่อนุญาตให้การอินเตอร์รัพท์ทุก ๆ ครั้งที่มีการปรับเวลาหรือทุก ๆ 1 วินาที โดยจะยอมให้มีการอินเตอร์รัพท์ได้เมื่อเขียนให้บิตนี้เป็น "1" และมีแฟล็ก UF ในรีจิสเตอร์ C แสดงสถานะของการอินเตอร์รัพท์ในโหมดนี้ เมื่อเกิดการรีเซ็ต หรือมีการเขียนบิต SET ให้เป็น "1" จะทำให้บิต UIE นี้ถูกเคลียร์

SQWE (square wave enable) ทำหน้าที่อนุญาตให้สัญญาณคลื่นสี่เหลี่ยมที่ออกมาทางขา SQW ตามค่าของบิต RS3-RS0 ซึ่งแสดงไว้ในตารางที่--- ถ้าเขียนให้บิตนี้เป็น "1" จึงยอมให้มีความถี่ที่ขา SQW แต่ถ้าเขียนให้บิตนี้เป็น "0" ขา SQW จะเป็นลอจิก "0" ตลอด บิต SQWE จะถูกเคลียร์เมื่อเกิดการรีเซ็ต

DM (data mode) ทำหน้าที่กำหนดการเขียนหรืออ่านข้อมูลในหน่วยความจำแสดงเวลา (แอดเดรส 00H-09H)ว่าจะให้อยู่ในลักษณะเลขไบนารี (DM=1) หรือเลข BCD (DM = 0) ดังแสดงตัวอย่างไว้ในตารางที่--- บิต DM นี้ไม่มีผลจากการรีเซ็ต

24/12 ทำหน้าที่เลือกการแสดงผลเวลาในลักษณะ 24 ชั่วโมง (บิตนี้เป็น "1") หรือ 12 ชั่วโมง (เป็น "0") ซึ่งถ้าเป็นลักษณะ 12 ชั่วโมง จะมีการแสดงด้วยรหัส AM และ PM ด้วยบิตที่ 7 ของหน่วยความจำเก็บชั่วโมง (แอดเดรส 04H และ 05H) บิตนี้ไม่มีผลจากการรีเซ็ต เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า DSE บิตนี้ใช้สำหรับการแสดงเวลาในประเทศอเมริกาเท่านั้น ซึ่งจะมีการปรับเวลาไม่ว่ากรณีใดๆ ทั้งสิ้น ออกกฎหมายให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ ให้เร้าที่ 1 ชั่วโมง โดยปลายเดือนเมษายน และปรับเวลาได้ซ้ำกลับมา 1 ชั่วโมงในปลายเดือน

ตุลาคม แต่สำหรับในบ้านเรา ไม่มีการปรับเวลาแบบนี้ จึงต้อง ให้บิตนี้เป็น "0" และบิตนี้ ไม่เผลอจากการรีเซต

ตารางที่ 2-3 แสดงช่วงของข้อมูลที่อ่าน/เขียนได้จากหน่วยความจำที่แสดงเวลา, วัน, วันที, เดือน และปี ในโหมดของเลขไบนารีและ BCD พร้อมด้วยตัวอย่าง

ตำแหน่งแอดเดรส	แสดงถึง	ช่วงค่าเปลี่ยนแปลง (ฐานสิบ)	ช่วงค่าเปลี่ยนแปลง		ตัวอย่าง*	
			โหมดไบนารี	โหมด BCD	โหมดไบนารี	โหมด BCD
0	Seconds	0-59	\$00-\$3B	\$00-\$59	15	21
1	Seconds Alarm	0-59	\$00-\$3B	\$00-\$59	15	21
2	Minutes	0-59	\$00-\$3B	\$00-\$59	3A	58
3	Minutes Alarm	0-59	\$00-\$3B	\$00-\$59	3A	58
4	Hours (12 Hour Model) Hours (24 Hour Model)	1-12	\$01-\$0C (AM) and \$81-\$0C (PM)	\$01-\$12 (AM) and \$81-\$92 (PM)	05	05
		0-23	\$00-\$17	\$00-\$23	05	05
5	Hours Alarm (12 Hour Model) Hours Alarm (24 Hour Model)	1-12	\$01-\$0C (AM) and \$81-\$0C (PM)	\$01-\$12 (AM) and \$81-\$92 (PM)	05	05
		0-23	\$00-\$17	\$00-\$23	05	05
6	Day of the Week Sunday = 0	1-7	\$01-\$07	\$01-\$07	05	05
7	Date of the Month	1-31	\$01-\$1F	\$01-\$31	0F	15
8	Month	1-12	\$01-\$0C	\$01-\$12	02	02
9	Year	0-99	\$00-\$63	\$00-\$99	4F	79

* ตัวอย่างคือเวลา 5:58:21 ในอังคารที่ 15 กุมภาพันธ์ ปี 1979 (เป็นเวลาในช่วงเช้า; AM)

รีจิสเตอร์ C (อ่านได้อย่างเดียว)

ในรีจิสเตอร์ตัวนี้จะมิตที่ใช้งานเพียง 4 บิตเท่านั้น คือบิตที่ 7-4 และทั้ง 4 บิตทำหน้าที่เป็นแฟล็กแสดงการอินเตอร์รัพท์ที่อ่านได้เพียงอย่างเดียวเท่านั้น จะเขียนลงไม่ไม่ได้ คือทำหน้าที่แสดงสถานะของตัว RTC เพียงอย่างเดียว

IRQF (interrupt request flag) เป็นแฟล็กแสดงการเกิดอินเตอร์รัพท์ขึ้นแล้ว จากโหมดใด โหมดหนึ่งใน 3 โหมด ซึ่งบิตนี้จะถูกเซตให้เป็น "1" เมื่อ

- 1 PF และ PIE เป็น "1" ทั้งคู่ หรือ
- 2 AF และ AIE เป็น "1" ทั้งคู่ หรือ
- 3 UF และ UIE เป็น "1" ทั้งคู่

เมื่อแฟล็ก IRQF นี้เป็น "1" จะทำให้ขา IRQ เป็น "0" เพื่อขอการอินเตอร์รัพท์

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้สอนเลือกกรณีศึกษาเท่านั้น ไม่อนุญาตให้ทำไปใช้ประโยชน์ด้านการค้า และแฟล็กทั้ง 4 ตัวนี้ จะถูกเคลียร์ให้เป็น "0" เมื่อ CPU มาอ่านข้อมูลรีจิสเตอร์ C นี้ไป ไม่สามารถถือ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ หรือเมื่อเกิดการรีเซต

PF (periodic interrupt flag) เป็นแฟลกแสดงการอินเทอร์รัพท์เมื่อถึงจังหวะการอินเทอร์รัพท์ที่ตั้งไว้ โดยไม่ขึ้นลู่กับบิต PIE เมื่อแฟลกนี้เป็น "1" จะทำให้ขา IRQ เป็น "0" และแฟลก IRQF เป็น "1" ด้วย ถ้าบิต PIE เป็น "1" เวล แฟลก PF นี้จะถูกเคลียร์ให้เป็น "0" โดยฮาร์ดแวร์เมื่อ CPU มาอ่านรีจิสเตอร์ C หรือมีการรีเซต

AF (alarm interrupt flag) เป็นแฟลกแสดงการอินเทอร์รัพท์เมื่อนาฬิกาเดินมาถึงเวลาปลูกที่ตั้งไว้ (ไม่ว่าวัน, วัณ, เดือนและปี) จะทำให้แฟลก AF เป็น "1" และถ้าบิต AIE เป็น "1" อยู่แล้ว ก็จะทำให้แฟลก IRQF เป็น "1" ไปด้วยและยังทำให้ขา IRQ เป็น "0" เพื่อขออินเทอร์รัพท์ แฟลก AF นี้จะถูกเคลียร์โดยฮาร์ดแวร์เมื่อ CPU มาอ่านรีจิสเตอร์ C หรือเมื่อเกิดการรีเซต

UF (updated-ended interrupt flag) เป็นแฟลกแสดงการอินเทอร์รัพท์เมื่อถึงช่วงการเปลี่ยนเวลาทุก ๆ 1 วินาที โดยจะเป็น "1" และทำให้เกิดการอินเทอร์รัพท์เมื่อบิต UIE เป็น "1" บิต UF นี้ จะถูกเคลียร์ด้วยการอ่านรีจิสเตอร์ C หรือการรีเซต

รีจิสเตอร์ D (อ่านได้อย่างเดียว)

รีจิสเตอร์นี้บิตที่ใช้เพียงบิตเดียว คือบิตที่ 7 ส่วนที่เหลืออีก 7 บิตไม่มีการใช้งานอะไรและจะอ่านออกมาได้เป็น "0" เสมอ

VRT (valid RAM and time) เป็นตัวแสดงสถานะของข้อมูลใน RAM ทั้ง 64 ไบต์ว่ายังใช้ได้หรือไม่ถึงอาจใช้ไม่ได้ถ้าหากแรงดันที่ป้อนให้ตัวมีเม็ตัวต่ำลงจน RTC ไม่สามารถทำงานได้และข้อมูลใน RAM นั้นสูญหายไปแล้ว ด้วยเหตุนี้จึงมีการใช้ขา PS แสดงสถานะของข้อมูลใน RAM โดยต่อขา PS เข้ากับแรงดันไฟเลี้ยง เมื่อขา PS มีแรงดันต่ำมากหรือเมื่อเริ่มป้อนแรงดันใหม่ บิต VRT นี้จะมีค่าเป็น "0" เป็นเวลาช่อกว่าข้อมูลใน RAM ไม่ถูกต้องแล้ว

ดังนั้นในการใช้งาน หลังจากที CPU ตั้งเวลาเรียบร้อยแล้วจะต้องทำให้บิต VRT เป็น "1" ด้วยการอ่านรีจิสเตอร์ D นี้ ซึ่งจะเป็น "1" ได้ก็ต่อเมื่อขา PS มีแรงดันสูงแล้ว และถ้าขา PS มีแรงดันต่ำลงอีก บิต VRT ก็จะเป็น "0" ทำให้ CPU สามารถตรวจสอบสถานะของ RAM ได้ และบิต VRT จะไม่มีผลจากการรีเซต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 DIGITAL MEMORY

หน่วยความจำแบ่งได้ 3 ชนิดใหญ่ ๆ

- 1 Serial memory
- 2 Read only memory (ROM)
- 3 Random Access memory (RAM)

1 Serial memory หน่วยความจำชนิดนี้ได้แก่ shift register

2 หน่วยความจำชนิด ROM (read only memory)

จะกล่าวถึงชนิดของหน่วยความจำ ROM และการใช้งาน

ROM

ระบบของไมโครโปรเซสเซอร์ จะมีหน่วยความจำแบบหนึ่ง ที่ใช้เก็บข้อมูลให้คงอยู่ โดยจะไม่มีการสูญหายไปเพื่อ ไม่มีแหล่งจ่ายไฟเลี้ยงแก่ระบบ หน่วยความจำชนิดนี้เรียกว่า ROM (read only memory) นั่นเอง ข้อมูลที่ถูกโปรแกรมไว้ใน ROM ตั้งแต่ครั้งก่อนจะสามารถอ่านออกได้ แต่จะไม่สามารถถูกเขียนซ้ำลงไปอีก (แต่ปัจจุบันมี ROM บางชนิดที่สามารถเขียนซ้ำลงไปได้) ROM จะเป็นประโยชน์มากในการที่จะใช้เก็บโปรแกรมควบคุมที่ตั้งได้กล่าวมา คือ MONITOR PROGRAM ไว้ เพื่อให้ไมโครโปรเซสเซอร์สามารถเริ่มทำงานเมื่อถูกจ่ายไฟแก่ระบบ โดยกำหนดสภาวะต่าง ๆ ของระบบนั้นให้พร้อมที่จะทำงานได้

มีหน่วยความจำประเภท ROM อยู่หลายประเภทที่ถูกใช้ในระบบไมโครโปรเซสเซอร์ ซึ่งแต่ละประเภทก็ได้จากการวิวัฒนาการมาไม่มีความสามารถเพิ่มขึ้น ตามลำดับ ดังนี้

ROM (read only memory) ข้อมูลภายในตัวของมันจะถูกโปรแกรมมาแล้วจากผู้ผลิต (จากโรงงานเลย) เราในฐานะของผู้ใช้จะไม่สามารถที่จะแก้ไขข้อมูลเดิมได้เลย ข้อมูลจะคงอยู่ตลอด


PROM (programmable read - only memory) แบบนี้ข้อมูลที่ต้องการโปรแกรมจะสามารถถูกโปรแกรมโดยผู้ใช้เองและเมื่อ PROM ถูกโปรแกรมแล้วข้อมูลภายในก็จะไม่สามารถที่จะเปลี่ยนแปลงแก้ไขอีก (โปรแกรมได้ครั้งเดียว) แต่ PROM มีข้อดีอยู่อย่างคือ ในงานที่ต้องการความเร็วในการทำงานเมื่อใช้ PROM จะดีกว่าชนิดอื่น ๆ

EPROM (erasable programmable rom) ข้อมูลภายในจะถูกโปรแกรมได้โดยผู้ใช้ โดยการให้แรงดันสูงเข้าไปในตัว EPROM นี้ ซึ่งเป็นลักษณะเหมือนกันกับ PROM หากแต่ EPROM นี้สามารถที่จะลบข้อมูลเดิมออกแล้วโปรแกรมใหม่ลงไปได้หลายครั้ง ในการลบข้อมูลนี้ ต้องให้แสงอัลตราไวโอเล็ตให้ผ่านกระจกใสในตัว EPROM ด้วยเวลาจะทำได้นั้นอยู่กับข้อมูลของชนิดและเบอร์ ชนิดนี้จะเป็นที่นิยมมาก

EAROM (electrically alterable rom) ข้อมูลสามารถถูกโปรแกรมได้โดยผู้
ใช้เช่นกัน แต่สิ่งที่แตกต่างกันก็คือ การลบข้อมูลในตัว EAROM นั้น สามารถใช้ไฟลบข้อมูลได้
ความจุของ ROM นั้น ในแต่ละเบอร์นั้นสามารถดูได้จาก DATA SHEET ของแต่ละ
เบอร์ ซึ่งปกติจะบอกมาเป็นลักษณะ เช่น 1024 x 8, 2048 x 8 เป็นต้น ซึ่งเป็นถาวรบอกลักษ-
ณะของโครงสร้างของหน่วยความจำนั้น โดยความหมายเป็นดังนี้ 1024 x 8 หมายถึง ขนาดของ
ความจำแอดเดรสที่สามารถเก็บข้อมูลได้ในหน่วยความจำนั้น มีขนาด 1024 แอดเดรส ส่วนเลข
ตัวหลัง 8 หมายถึงว่าในแอดเดรสแต่ละที่นั้นสามารถเก็บข้อมูลได้กี่บิต ซึ่งตัวอย่างนี้ก็คือ 8 ก็คือ
8 บิต ต่อแอดเดรส จาก 1024 หน่วยจะเท่ากับ 1 กิโลหน่วย, 8 บิต จะเท่ากับ 1 ไบต์ ฉะนั้น
หน่วยความจำจะมีขนาดเป็น 1 kbytes ส่วนหน่วยความจำที่เขียนว่า 2048x8 ก็คือ 2 Kbytes
นั่นเอง

หรืออีกวิธีที่จะสามารถทราบว่าตัวหน่วยความจำนั้น มีความจุจำนวนแอดเดรสเท่าใด
สามารถรู้ได้โดยการนับจำนวนขาแอดเดรสของมัน จากนั้นนำมายกกำลังสองตัวอย่าง เช่น หน่วย
ความจำเบอร์ 2716 มีขาแอดเดรสเป็น 11 ขา ดังนั้นค่าความจริงเท่ากับ $2^{11} = 2048$ ซึ่งก็
คือ 2 K, และอีกวิธีหนึ่งคือให้ดูที่เบอร์ของหน่วยความจำนั้นแล้วเอาเลขสองหลักสุดท้ายมาหาร
ด้วย 8 ดังตัวอย่างเช่นหน่วยความจำเบอร์ 2716 จะทราบความจริงเป็น $15/8 = 2$ มีหน่วยเป็น
กิโลไบต์ (ใช้ได้ในการที่เราทราบว่าหน่วยความจำนั้นเป็นขนาด 8 บิตแน่นอน)

โดยปกติ ROM จะมีขาที่ใช้ในการควบคุมการอ่านง่าย ๆ ดังแสดงในรูปที่ 2-6



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดต่อปลอมบิดเบือนและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
รูปที่ 2-6 แสดงถึงบัสสัญญาณของหน่วยความจำ ROM ทั่วไป

จะเห็นว่ามีอินพุตพิเศษหนึ่งเรียกว่า CHIP SELECT INPUT โดยลักษณะการทำงานของอินพุตพิเศษนี้ก็คือ จะเป็นตัวกำหนดให้หน่วยความจำนี้ทำงานหรือไม่ เช่น กรณีที่อินพุตพิเศษนี้เอาต์พุตที่ลอจิก "0" หากเราให้ลอจิก "1" ให้มันจะเกิดการไม่ทำงานเป็นผลให้ค่าของข้อมูลเอาต์พุตของหน่วยความจำนี้เป็นสถานะเป็น ไตรสแตท (ปล่อยลอย) และเมื่อเราให้ลอจิก "0" แก่อินพุตพิเศษนี้เป็นการเลือกให้หน่วยความจำทำงาน ก็จะสามารถอ่านข้อมูลของมันได้

3 หน่วยความจำ RAM (random access memory)

หน่วยความจำที่สำคัญมากอีกส่วนหนึ่ง ก็คือ RAM จะเป็นเหมือนกับสิ่งที่เก็บข้อมูลชั่วคราว ซึ่งสามารถเปลี่ยนแปลงแก้ไขได้ง่ายเพราะผู้ใช้สามารถอ่าน เขียนข้อมูล ได้ทันทีโดยใช้ไมโครโปรเซสเซอร์ แต่ RAM มีข้อเสียอยู่ที่ว่าข้อมูลจะสูญหายทันทีเมื่อขาดแหล่งจ่ายไฟให้กับหน่วยความจำชนิดนี้

หน่วยความจำชนิด RAM นี้จะแบ่งย่อยออกเป็นสองชนิดคือ


3.1 หน่วยความจำแบบ สแตติกแรม (SRAM)

3.2 หน่วยความจำแบบ ไดนามิกแรม (DRAM)

ทั้งสองแบบสามารถหาได้ตามท้องตลาดทั่วไป โดยคุณสมบัติของ SRAM นั้น ที่เด่นก็คือ เรื่องของการต่อใช้งานที่ง่าย มีขนาดความจุให้เลือกจำนวนมากและปัจจุบันราคาก็ค่อนข้างจะเริ่มถูกลง ส่วนคุณสมบัติเด่นของ DRAM นั้นคือ ค่าความจุแต่ละตัวจะมีค่าสูงมากและมีราคาที่ถูกมากเช่นกันแต่ว่าการต่อใช้งานจะมีความยุ่งยากบ้างซึ่งควรศึกษาการใช้งานต่อไป

3.1 หน่วยความจำแบบ สแตติกแรม (SRAM)

บล็อกพื้นฐานง่าย ๆ ของหน่วยความจำ SRAM ก่อน ซึ่งสามารถเข้าได้ดัง รูปที่ 2-7



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งรูปที่ 2-7 แบบบล็อกพื้นฐานของ SRAM นี้เป็นเอกสารทุกครั้งที่มีการนำไปใช้

จากบล็อกจากต้นนั้น มีสัญญาณที่สำคัญ ดังนี้

- 1 D_{in} , D_{out} เป็นสายสัญญาณที่นำข้อมูลเข้าออกจากรหัส SRAM ปกติจะเป็นลักษณะของ บัสแบบสองทิศทาง
- 2 Address input line เป็นกลุ่มของสายสัญญาณที่ใช้กำหนดแอดเดรสของหน่วยความจำซึ่งจำนวนขาของสายสัญญาณนี้ จะมากหรือน้อยเท่าใดก็ขึ้นอยู่กับความจุของหน่วยความจำนั้นซึ่งสามารถนำไปคิดค่าความจุได้ดังที่ได้กล่าวมาแล้วในเรื่องของ ROM
- 3 R/W เป็นสายสัญญาณที่ทำหน้าที่กำหนดการอ่าน/เขียนข้อมูลในตัว SRAM
- 4 CE เป็นสายสัญญาณเพื่อกำหนดเลือกชิพในกรณีที่ที่มีการต่อหลายตัวในระบบเพื่อที่จะทราบได้ว่าชิพตัวใดได้รับการเลือก
- 5 VCC, GND เป็นสายรับแหล่งจ่ายไฟเลี้ยงระบบและกราวด์ของระบบตามลำดับ

ในการใช้งาน เราจะต้องใช้สัญญาณเหล่านี้ร่วมกัน เพื่อให้การเขียนข้อมูลได้ถูกต้องในการอ่านค่าความจุของหน่วยความจำ SRAM ก็สามารถดูที่จำนวนขาแอดเดรสและรหัส เช่น เบอร์ 62256 ก็จะมีความจุเป็น 32 K เป็นต้น

ในการอ่านข้อมูลจาก SRAM สามารถกระทำดังนี้

- 1 กำหนดแอดเดรสที่ต้องการอ่านจากแรม และสร้างสัญญาณเลือกชิพ CE ที่ต้องการอ่าน
- 2 กำหนดสัญญาณ R/W สู่ SRAM โดยต้องให้ลอจิกที่ถูกต้อง ตามคู่มือของ SRAM ในแต่ละตัว

การเขียนข้อมูลสู่ตัว SRAM

ในการเขียนข้อมูลเข้าสู่ตัว SRAM ก็คล้ายกับการกำหนดคล้ายกับการอ่านข้อมูลดังที่ได้กล่าวมาแล้ว โดยมีลำดับการดังนี้

- 1 กำหนดค่าของแอดเดรสหน่วยความจำที่ต้องการอ่าน และสัญญาณการเลือกชิพ CE ปกติขึ้น
- 2 ให้สัญญาณการเขียน R/W เข้าสู่ SRAM ให้เป็นลอจิก พัลส์ในช่วงเวลาที่กำหนดในคู่มือของ SRAM นั้น ๆ


3.2 หน่วยความจำแบบ ไดนามิกแรม (DRAM)

ในหัวข้อก่อนนั้น เราได้ทราบเกี่ยวกับ SRAM มาแล้ว ซึ่งชิพหน่วยความจำชนิดอื่นอีกที่น่าสนใจคือ หน่วยความจำแบบไดนามิกที่สามารถให้ความจุที่สูงมากต่อตัวชิพ ชิปตัวนี้ยังมีราคาถูกมากด้วย ในกรณีที่ระบบไมโครโปรเซสเซอร์ของเราต้องการความจุของหน่วยความจำที่มาก ๆ เอกสารนี้เป็นเอกสารที่สงวนเวลาสำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อพบเห็นไปใช้ประโยชน์ด้านการค้าแล้ว หน่วยความจำที่น่าจะนำมาใช้งาน คือ ไดนามิกแรม (DRAM) ในลักษณะของการต่อใช้งานไม่ว่ากรณีใดๆ ทั้งสิ้น ออกทั้งหมดแบบเหตุดับและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งหากมีการนำไปใช้แล้วอาจมีข้อยุ่งยากบ้าง เมื่อเกี่ยวกับการต่อหน่วยความจำแบบ สแตติกแรมที่กล่าวมาแล้ว นั้นจึงขอ

ยกตัวอย่างของ DRAM ที่ใช้เป็นพื้นฐานการศึกษาคือ เบอร์ 4116 ซึ่งเป็นเบอร์ที่มีใช้กันมานาน สามารถหาซื้อได้ง่าย มีราคาถูก โครงสร้างของ 4116 จะมีความจุขนาด 16 KB x 1 และหากจะพิจารณาจากขนาดของหน่วยความจำโดยวิธีการนับจำนวนเขาแอดเดรสของหน่วยความจำที่ตั้งได้กล่าวมาในเรื่องของ SRAM นั้น 4116 ก็ควรจะมิ่าสัญญาณ ดังต่อไปนี้

- สัญญาณแอดเดรสจำนวน 14 ขา
- สัญญาณข้อมูลออก 1 ขา
- สัญญาณข้อมูลเข้า 1 ขา
- สัญญาณการออกอ่านเขียน 1 ขา


จึงสามารถเขียนเป็นบิลลัดได้ดังรูปที่ 2-8



รูปที่ 2-8 แสดงถึงขาสัญญาณต่างของไดนามิกแรม 4116 ที่ควรจะเป็น


เพราะการกำหนดแอดเดรสของหน่วยความจำเป็นแบบ มัลติเพล็กซ์ (multiplex) โดยจะแบ่งสัญญาณแอดเดรสให้ออกเป็น 2 กลุ่ม ๆ ละ 7 เส้น กลุ่มแรกเป็น A0 A6 เราเรียกแอดเดรสกลุ่มนี้ว่า แอดเดรสทางแนวนอน (ROW ADDRESS) และกลุ่มที่สอง (A7 A13) คือแอดเดรสทางแนวตั้ง (COLUMN ADDRESS) ในการต่อสาแอดเดรสสู่ตัวหน่วยความจำไดนามิก-

แรม เราจะต้องสร้างส่วนของการมัลติเพล็กซ์สัญญาณการอ้างแอดเดรสจาก CPU ดังแสดงในรูป เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานเพื่อธุรกิจเท่านั้น ไม่อนุญาตให้ทำไปใช้ประโยชน์ในการค้าไปว่าธุรกิจใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2-9 แสดงถึงส่วนของการมัลติเพล็กซ์สัญญาณการอ้างแอดเดรส เพื่อสัญญาณการอ้างแอดเดรสเข้าสู่หาแอดเดรสของ DRAM ที่ละกลุ่มซึ่งส่วนนี้สามารถสร้างได้ง่ายมากโดยใช้อุปกรณ์ลอจิกพวก TTL ซึ่งฟังก์ชันของการมัลติเพล็กซ์ที่อยู่แล้ว เช่น เบอร์ 741S257 เป็นต้น

ในการส่งแอดเดรสไปสู่ว่ายความจำในแต่ละหน่วยนั้น เราจะต้องส่งสัญญาณกลับหนึ่งเพื่อบอกให้ตัวหน่วยความจำไดนามิกนั้นรู้ว่าตอนนี้เราส่งแอดเดรสทางแถวใดไปให้เพื่อมันจะได้แลตช์ (Latch) ค่าแอดเดรสไว้ได้อย่างถูกต้อง ฉะนั้นที่เอาลิเนตของ DRAM จึงต้องมีขา RAS (Row Address Strobe), CAS (Column Address Strobe) เพิ่มเข้ามาเพื่อใช้ในการรับสัญญาณที่บอกให้แลตช์แอดเดรสในแถวไหนและแนวตั้งตามลำดับ เมื่อ DRAM ได้แอดเดรสครบ (A0 A6, A7 A13) แล้วก็สามารถทำการอ่าน เขียน ได้ตามมีอรรถช่วยการจำที่ก้าวไปโดยการให้สัญญาณ WE เข้าที่ขา Write (ขา 3 ของ 4116) ดังนั้นโดยระยะเวลาของสัญญาณการอ้างแอดเดรสจะเป็นดังรูปที่ 2-10 ส่วนในรูปที่ 2-11 เป็นรูปที่แสดงถึงวงจรที่ใช้งานการมัลติเพล็กซ์แอดเดรสเข้าสู่ DRAM โดยสัญญาณที่ใช้ในการกำหนดตัว มัลติเพล็กซ์นั้นเราเรียกว่า MUX ซึ่งจากรูปจะเห็นเมื่อ MUX มีค่าเป็น "1" ตัวเลือกข้อมูล




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2-10 แสดงถึงช่วงเวลาสำหรับการกำหนดแอดเดรสในหน่วยความจำ



รูปที่ 2-11 แสดงถึงวงจรใช้งานและลำดับสัญญาณ RAS, MUX, CAS

การอ้างแอดเดรส 74LS157 ก็จะเลือกข้อมูลทางแวนอนที่แอดเดรส A0 A6 เข้าสู่ DRAM ก่อนสัญญาณ RAS ก็จะแอดตีฟ "0" เป็นการเลือกแอดเดรสทางแวนอนไว้ในตัว DRAM ก่อน จากนั้น MUX ก็จะเป็น "0" เป็นการเลือกให้แอดเดรสทางแวนอนตั้ง A7 A13 เข้าสู่แอดเดรสขาเดิมของ DRAM และสัญญาณ CAS ก็จะแอดตีฟ "0" เป็นการเลือกเอาข้อมูลทางแวนอนตั้งเข้าไปไว้ในตัว DRAM (ต่อไป DRAM ก็จะถอดรหัสแอดเดรสที่ต่อไป) ซึ่งสัญญาณต่าง ๆ ที่กล่าวมา RAS, CAS, MUX เราจะต้องสร้างเส้นที่จะได้กล่าวต่อไป ตอนเรามาดูถึงบล็อกไดอะแกรมไม่ว่าการมีได ทังสิน-อีกขั้นในขั้นนี้ให้ดูแบบจำลองและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ของการต่อ DRAM โดยทั่วไปเป็นดังรูปที่ 2-12




รูปที่ 2-12 แสดงถึงบล็อกไดอะแกรมของการต่อ DRAM โดยทั่วไป

จากรูปพอจะกล่าวได้ว่า ๆ ก่อนดังนี้ เราจะตั้งสร้างสัญญาณ MRMW, MEMR, MSEL ส่วนสัญญาณที่เพิ่มเข้ามาคือ RAS, CAS โดยสัญญาณของ RAS จะถูกต่อเข้าสู่ DRAM โดยตรง แต่สัญญาณ CAS นั้นต้องมารวมกับสัญญาณ MSEL ก่อนจึงได้สัญญาณ CAS1 (ซึ่งก็คือสัญญาณ CAS เดิม) เข้าสู่ตัว DRAM เหตุเป็นเช่นนี้เพราะว่าสัญญาณ MSEL คือสัญญาณที่เลือกตำแหน่งการวางในตำแหน่งความจำ เราจะนำมากำหนดให้สัญญาณ CAS เข้าสู่ DRAM ได้ก็ต่อเมื่อมีการอ้างแอดเดรสของ DRAM นี้ในแอดเดรสที่ถูกต้องที่เราทำการตีโต้ (decode) ไว้เท่านั้นหากการอ้างแอดเดรสไม่ตรงกับค่าที่เราตีโต้ไว้ เราก็จะไม่ให้สัญญาณ CAS1 เข้าสู่ DRAM ตัว DRAM ก็จะไม่สามารถทำงานได้มันเอง และเนื่องจากว่าขาข้อมูลมีขนาดและอัตราตบส่วนหนึ่งให้กับ DRAM โดยได้รับสัญญาณอื่น ๆ เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ตามค่าอื่น ๆ เป็นเอกสารที่สงวนไว้สำหรับการใช้งานอื่น ๆ เช่น การเขียนอ่านข้อมูลจากส่วนบล็อกควบคุมลอจิกการอ่านไปว่าการมีได้ ทั้งนี้ ออกทั้งหมดนี้ให้ดูแบบรูปและดูอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ในส่วนของบริษัทให้หากเป็นบริษัทด้านอิเล็กทรอนิกส์เข้าสู่ DRAM เราสามารถใช้ TTL

(74LS244) ต่ออีกเข้าบัลลิ่งเฟอ์นี่ตลอดได้ เนื่องจากว่า DRAM จะสนใจข้อมูลอินพุตที่เขียน ข้อมูลทางอินพุตจะไม่มีผลใด ๆ ต่อ DRAM ในด้านบัลลิ่งเฟอ์เอาต์พุตข้อมูลออกจาก DRAM เราจะต้องมีสัญญาณการอื่นาบัลลิ่งที่มาจาก บล๊อคลอจิกควบคุมการอ่าน (ในรูปที่ 2-12) เพราะข้อมูลที่ออกจาก DRAM ต้องถูกเปิดให้ผ่านบัลลิ่งเฟอ์ออกมาในเวลาที่ถูกต้องเพราะอาจไปกวนต่ออุปกรณ์ตัวอื่นที่ใช้ระบบบัลลิ่งนี้เดียวกันได้


การเขียนข้อมูลเข้าสู่ DRAM

ฝั่งเวลาของการเขียนข้อมูล เข้าสู่หน่วยความจำไดนามิกแรมนี้แสดงโดยแผนกรมเวลา จะเป็นไปตามรูปที่ 2-13 โดยแผนกรมของการอ่านเขียนตัว DRAM ที่จะใช้งานนั้นได้จากคู่มือซึ่งทั่วไปจะมีลักษณะคล้าย ๆ กันทุกเบอร์



รูปที่ 2-13 แสดงถึง ไดอะแกรม เวลาทั่วไปในการเขียนข้อมูลเข้าสู่ DRAM


ตามบล๊อคที่ผ่านมารูปที่ 2-12 เราจะต้องสร้างบล๊อคของ ลอจิกสัญญาณเลือกคอสท์ให้ ได้อีกสัญญาณเข้าสู่ DRAM ตาม ไดอะแกรม เวลา ดังรูปข้างบนนี้เขียนข้อมูลเข้า DRAM โดยการไม่วาร์กมีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรนำไปใช้ ประกอบวงจรง่าย ๆ ด้วย OR GATE ดังแสดงในรูปที่ 2-14



รูปที่ 2-14 แสดงถึงวงจรง่าย ๆ ของบัสเลือก ลจจกสัญญาณเลือกคอลัมน์

การอ่านข้อมูลจากหน่วยความจำ DRAM

ในการอ่านข้อมูลจากตัว DRAM จะต้องมึสัญญาณไปอีกรูปแบบให้บัฟเฟอร์ที่เอาต์พุตนำส่งข้อมูลของ DAM ให้ปล่อยข้อมูลออกมา ซึ่งได้แสดงว่าวงจรส่วนนี้ไว้แล้วในรูปที่ 2-15 ส่วนสัญญาณควบคุมที่เข้าสู่ DRAM ก็จะมีลักษณะที่คล้ายกับการเขียนข้อมูลเข้าสู่ DRAM นั่นเอง คือสัญญาณ RAS, MUX, CAS จะเหมือนกับกรณีของการเขียนข้อมูล หากแต่สัญญาณ WE จะไม่แอดคิตฟ เป็นผลทำให้ข้อมูลออกจากตัว DRAM ผ่านบัฟเฟอร์ออกสู่บัสข้อมูล




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ รูปที่ 2-15 แสดง โดอะแกรม เมื่อทำการอ่านข้อมูลจาก DRAM

การรีเฟรชหน่วยความจำ

ตัวของไดนามิกแรมแม้จะมีข้อดีอยู่หลายอย่าง คือความจุสูงและราคาที่ไม่แพง แต่ก็ มีข้อเสียที่สำคัญมากที่สุด มันไม่สามารถที่จะเก็บข้อมูลอยู่ได้นาน แม้จะมีไฟเลี้ยงระบบอยู่ที่ตาม หากไม่ได้รับการรีเฟรชข้อมูลให้คงอยู่ เนื่องจากไดนามิกนี้แต่โครงสร้างเป็นลักษณะของตัวเก็บ ประจุ ดังนั้นเพื่อจะไม่ให้ประจุในตัวของไดนามิกแรมนี้รั่วไหลออกไป จนทำให้สถานะโลจิก เปลี่ยนไป จึงต้องมีการรีเฟรชข้อมูลเป็นระยะ ๆ และขบวนการรีเฟรชข้อมูลนี้ก็คือ การรีเฟรชนั่นเอง และในแต่ละ CELL ประจุจะต้องถูกรีเฟรชซ้ำทุก ๆ 2-3 mS (แล้วแต่ข้อมูลของ DRAM แต่ละตัว) เพื่อไม่ให้ข้อมูลเสียไป


วิธีการรีเฟรชมีอยู่หลายวิธี ในตัวอย่างที่เราใช้ DRAM เบอร์ 4116 นี้ ในแผ่นข้อมูล บอกว่าระยะเวลารีเฟรช 2 mS และในการรีเฟรชนั้นเราสามารถรีเฟรชแต่ละครั้งเป็นแถวทั้ง แถวได้เลข ฉะนั้นเบอร์ 4116 มี 128 แถว (สังเกตได้จาก แอดเดรสทางแนวแอมมี AO - A6) เพราะฉะนั้นในแต่ละแถวเราก็ต้องใช้เวลารีเฟรช 2/128 mS จะได้เวลาประมาณ 16 uS และการให้รีเฟรชแอดเดรสนั้นก็ทำได้ จะมีฟังก์ชันที่แอดเดรสรีเฟรชของหน่วยความจำ DRAM ออกมาเสมอและจะเพิ่มค่าเองโดยอัตโนมัติช่วงนี้สัญญาณ RFSH จะสอดคล้องโลจิก "0" ด้วย และ ในการรีเฟรชนี้ ตัว DRAM จะต้องการเพียงสัญญาณ RAS ก็เพียงพอแล้วโดยจะต้องไม่ให้สัญญาณ MUX, CAS เกิดขึ้น เพราะจะเป็นการอ่านข้อมูลทำให้ข้อมูลออกมาสู่ระบบบัลได้ ดังนั้นเราจึงใช้ สัญญาณ RFSH มาควบคุมสัญญาณ MUX, CAS ไม่ให้เข้าสู่ DRAM ในช่วงรีเฟรช




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
รูปที่ 2-16 แสดงถึงสัญญาณที่เข้าสู่ DRAM ในช่วงของการรีเฟรช

2.4 เดลต้ามอดูเลชัน

เทคนิคของเดลต้ามอดูเลชันจะไม่ใช้การลุ่มสัญญาณหนึ่งจุด แล้วแปลงเป็นข้อมูลดิจิทัลหนึ่งเวิร์ด ที่มีความละเอียดเป็นจำนวนบิตที่ต้องการ แต่จะใช้วิธีเปรียบเทียบความสูงหรือเปลี่ยนแปลงของสัญญาณเสียงแทน



รูปที่ 2-17 วงจรเบื้องต้นของเดลต้ามอดูเลชัน ในส่วนของการแปลงสัญญาณเสียงเป็นดิจิทัล



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น ผู้ที่ทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2-18 วงจรที่ใช้แปลงกลับจากข้อมูลดิจิทัลเป็นสัญญาณเสียง

ข้อมูลที่ได้คือทิศทางของการเปลี่ยนแปลง ซึ่งก็มีเพียงขึ้นหรือลงเท่านั้น ดังให้ความกว้างของข้อมูลดิจิทัลจึงใช้เพียงบิตเดียวก็เพียงพอ ข้อดีของวิธีการเดลต้ามอดูเลชันก็คือใช้หน่วยความจำน้อยกว่าวิธีการแบบอื่น ๆ

รูปที่ 2-17 เป็นวงจรเบื้องต้นของเดลต้ามอดูเลชัน คอมพารเตอรฺจะทำหน้าที่เปรียบเทียบสัญญาณอินพุตปัจจุบันกับสัญญาณอินพุตก่อนหน้า ซึ่งได้จากการป้อนกลับมายังอินทิเกรเตอร์ เอาต์พุตจากการเปรียบเทียบถูกป้อนผ่านเฟลปฟล็อปที่ควบคุมด้วยสัญญาณนาฬิกา เพื่อให้ได้เป็นข้อมูลดิจิทัล ซึ่งก็คือการกำหนดอัตราความสัมพันธ์นั่นเอง

สัญญาณที่ได้จากตัวเปรียบเทียบและจากอินทิเกรเตอร์ เปรียบเทียบกับสัญญาณอินพุต แสดงในรูปที่



รูปที่ 2-19 เปรียบเทียบสัญญาณอินพุตกับข้อมูลที่ได้สัญญาณอะนาลอกจากอินทิเกรเตอร์

CVSD


ข้อจำกัดของวิธีการเดลต้ามอดูเลชันก็คือ แบนกว้างความถี่ใช้งาน ซึ่งถูกจำกัดโดยความถี่สัญญาณนาฬิกา และจะสูงกว่าความถี่สูงสุดของสัญญาณอินพุตมากกว่า 2 เท่าขึ้นไป อีกอันหนึ่งคือความถี่ของวงจรเปลี่ยนแปลงความถี่ของสัญญาณหรือไดนามิกเรนจ์ ระบบเดลต้ามอดูเลชันธรรมดาจึงมีค่าไดนามิกเรนจ์ที่แคบ จำเป็นต้องมีส่วนเพิ่มเติมทำหน้าที่ขยายไดนามิกเรนจ์ให้กว้าง โดยการควบคุมอัตราขยายอินทิเกรเตอร์ เพื่อให้ตอบสนองต่อสัญญาณที่มีความถี่หลากหลาย ได้ทันระบบที่มีชื่อเรียกใหม่ว่า ระบบเดลต้ามอดูเลชันแบบเปลี่ยนแปลงความถี่ต่อเนื่องหรือ CVSD เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า (continuous variable slope delta modulation) ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

VP2500

เบอร์แรกคือ VP2500 เป็นของไต้หวัน ต่อกับไดนามิกแรมขนาด 64 K x 1 บิต หรือ 256 K x 1 บิต ได้ 1 ตัว โดยตรง ให้คุณภาพเสียงที่ดีในช่วงบิตเรต 24 K ถึง 28 K แต่ก็สามารถใช้ได้ต่ำถึง 9.6 K โดยที่คุณภาพเสียงยังคงยอมรับได้ใช้แรงดันที่ไฟฉาย 3-6 โวลต์ ภาคออสซิลเลเตอร์ใช้ RC ธรรมดาบุปร่างภายนอกเป็น DIP ขนาด 40 ขา

VP2500 ยังไม่สมบูรณ์ในตัว ส่วนของคอมพาราเตอร์ อินทิเกรเตอร์ และภาคขยาย ไม่มีอยู่ในตัว ต้องเพิ่มเติมจากภายนอก วงจรบันทึกเสียงที่สมบูรณ์แสดงในรูปที่ โดยมี IC_{1,2,4} เป็นคอมพาราเตอร์ IC_{1,4} ความคุมอัตราขยายของอินทิเกรเตอร์ ส่วน IC_{1,2} และ Q₁, Q₂, Q₃ ทำหน้าที่ขยายเสียงในขณะที่ VR₁ เป็นตัวปรับเบส

วงจรนี้ใช้บิตเรต 16 K ถ้าใช้ไดนามิกแรม ขนาด 64 K x 1 บิต (4164) บันทึกได้ 4 วินาที ถ้าใช้ขนาด 256 K x 1 บิต (41256) บันทึกได้นาน 16 วินาที





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 วันที่ 2-22 วงจรที่สมบูรณ์ของเครื่องบันทึกเสียงแบบดิจิตอลที่ใช้ VP2500
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอยู่ในขอบเขตของเอกสารทุกครั้งที่มีการนำไปใช้
 บันทึกได้นาน 16 วินาที


รายละเอียดการใช้งานของ VP2500

$A_0 - A_9$:	ขานอตเดรสต่อไปยังแรม
D_1 / D_0	:	ขาดาต้าอินพุตเอาต์พุต ต่อกับแรม
CAS, RAS	:	เอาต์พุตต่อกับแรม สำหรับแพลนต์เดรส
WRITE	:	เอาต์พุต แอคทีฟโลว์ ทำงานหรือแอคทีฟ เมื่ออยู่ในโหมดบันทึก ให้ควบคุมวงจรมายนอกอื่น ๆ
RECORD	:	อินพุต แอคทีฟโลว์ เมื่อมีการทริกที่อินพุตนี้ เป็นการเข้าสู่โหมด การบันทึก
PLAY	:	อินพุต แอคทีฟโลว์ เมื่อทริกที่อินพุตนี้ เป็นการเปลี่ยนไปโหมด อ่านหนังสือกลับ
ANG และ ANG	:	เป็นขาเอาต์พุตของสัญญาณอะนาลอกที่มีเฟดตรงกันข้าม
ANG DATA	:	เป็นอินพุตป้อนกลับสำหรับคอมพิวเตอร์
INTEGRATOR	:	เอาต์พุตที่จะต้องต่อไปยังอินทีเกรเตอร์ภายนอก
ENVELOP	:	อินพุตสำหรับต่อกับเอาต์พุตจากอินทีเกรเตอร์
COMPDATA	:	อินพุตที่เป็นสัญญาณเปรียบเทียบจากคอมพิวเตอร์
R_1 , C_1	:	ขาอินพุตของเลเตอร์ 1 ที่ต่อกับสัญญาณขาเข้า จากภายนอก ให้ ต่อเข้ากับ C_1
CLOCK DRIVE	:	ขาเอาต์พุตใช้แรงกำเนิดแรงดันลบ
SA	:	เลือกขนาดหน่วยความจำ ถ้าเปิดวงจรใช้กับแรมขนาด 64 K ต้องกราวด์ ใช้กับแรมขนาด 256 K
RESET	:	อินพุต แอคทีฟไฮ เมื่อรีเซตเป็นการทำให้ไอซีอยู่ในโหมด สแตนด์บาย
C_2 และ C_3	:	ขาอินพุตอินทิเกรเตอร์ สำหรับกรองจูลสัญญาณ
H และ F	:	เอาต์พุตจากเคาน์เตอร์สุดท้ายสุดท้ายภายใน
R/W	:	ขาอินพุตสำหรับเลือกโหมดทำงาน เมื่อเป็นโหมดเป็นโหมดบันทึก และไอเป็นโหมดเล่นกลับ
R/W	:	ขาเอาต์พุต สำหรับแสดงโหมดการทำงานในขณะนั้น รองรับกระแสได้ 10 mA
MUTE	:	สำหรับตัดเสียงวงจรมายนอกเสียงภายนอก เป็นเอาต์พุตแบบ โอเพ่นคอลเลกเตอร์
AUTO-OUT	:	เมื่อจัดวงจรให้เป็นเอคโค (โดยต่อขา R/W ให้เป็นไฮ) ในด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ใช้สัญญาณอ้างอิงอื่น และเปลี่ยนเป็นไฮลิ้มมิเตอร์ หลังจากเล่นกลับกว่าซ้ำครบ 8 ครั้ง

- INA : ขานี้เมื่อต่อกับกราวด์จะทำเสียงเป็นสัญญาณแบบไมกروفอนต์
- STATUS และ STATUS CLOCK : เป็นขาสัญญาณสถานะเคาน์เตอร์ภายในขา STATUS เป็นเอาต์พุตจะเปลี่ยนสถานะเป็นไฮที่ขอบทางของสัญญาณที่ขา STATUS CLOCK
- V_{CC} และ GND : ขาไฟเลี้ยง



(ก) ขั้วต่อของ 74LS124




(ข) ขั้วต่อของ 74LS124 โดยแสดงโวลต์และค่าไอ้ตามขั้วต่อและภายใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ รูปที่ 2-23 การตั้งเบ้าตั้ง 74LS124 ให้ทำงานในลักษณะทวนด้าน 8 ครั้ง (หรือเอาต์พุต)

T6668

เบอร์ที่ 2 นี้คือ T6668 เป็นของโตชิบา มีฟังก์ชันใช้งานค่อนข้างสมบูรณ์ ประยุกต์ใช้งานได้กว้างและสะดวกกว่า มีรูปร่างภายนอกเป็นแบบติดตั้งบนแผงหรือ เซอร์เฟลเมตขนาด 60 ขม ต่อกับหน่วยความจำชนิดไดนามิกขนาด 64 K x 1 บิต หรือ 256 K x 1 บิต ได้โดยตรง 4 ตัว ใช้คริสตอลควบคุมความถี่สัญญาณนาฬิกา เปลี่ยนอัตราโดยใช้ดีปสวิทช์เลือกหน้าของหน่วยความจำ แยกกันทีละเส้นกลับได้ เมื่อใช้หน่วยความจำ 256 K x 1 บิต (41256) จำนวน 4 ตัว ที่บิตเรต 16 K จะบันทึกได้นาน 64 วินาที หรือนานาพิเศษ ๆ

T6668 นี้สมบูรณ์ในตัว ทางด้านอิเล็กทรอนิกส์สามารถต่อไมโครโพรเซสเซอร์เข้ากับไอซีได้เลย ด้านเอาต์พุตก็เพิ่มภาคขยายอีกส่วนด้วย วงจรที่สมบูรณ์ของเครื่องบันทึกเสียง แสดงในรูปที่ 2-24



รูปที่ 2-24
 IC1, วงจรที่ใส่ไว้ที่ IC1 ในรูปที่ 2-23 สามารถใช้กับ IC2 หรือ IC3 ก็ได้ โดยไม่ต้องเปลี่ยนวงจรใด ๆ
 IC2, RAM 41256 ใช้กับ IC1 ได้โดยตรง โดยไม่ต้องเปลี่ยนวงจรใด ๆ
 IC3, 154335 ใช้กับ IC1 ได้โดยตรง โดยไม่ต้องเปลี่ยนวงจรใด ๆ
 IC4, REC 154335 ใช้กับ IC1 ได้โดยตรง โดยไม่ต้องเปลี่ยนวงจรใด ๆ
 IC5, REC 154335 ใช้กับ IC1 ได้โดยตรง โดยไม่ต้องเปลี่ยนวงจรใด ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 2-24 วงจรสมบูรณ์ของเครื่องบันทึกเสียงที่ใช้ T6668 บันทึกได้นาน 16
 ไม่ต่ำกว่าครึ่งชั่วโมง ฟังก์ชัน ออกพุททางมีขีดแปลงเนื้อหาและต้องของถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
 วินาทีต่อแรม 1 ตัว (สูงสุด 4 ตัว) แบ่งหน้าบันทึกได้

รายละเอียดการใช้งานของ T6668

$A_O - A_B$:	ขาแอดเดรสต่อกับแรม
D_{IN} , D_{OUT}	:	ขาคาต้าต่อกับแรม
RAS , WE	:	สัญญาณควบคุมแรม
CAS , CAS	:	ขาเลือกแรมแต่ละตัว รวม 4 ตัว
M_1 , M_2	:	ใช้กำหนดจำนวนแรมที่ใช้ ดูตารางที่ 1
256 K	:	เลือกขนาดแรม ต่อคราวที่ใช้ 4164 ต่อไปบวกใช้ 41256
EOS	:	เอาต์พุต เป็นไฮเพื่อจบข้อความที่บันทึก
MIC_{IN} , MIC_{OUT}	:	อินพุตและเอาต์พุตของภาคขยายส่วนหน้า
AD_1 , AD_0	:	อินพุตสัญญาณอะนาล็อกที่จะนำไปแปลงเพื่อบันทึก และเอาต์พุตอะนาล็อกที่ได้จากการอ่าน
FIL_{IN} , FIL_{OUT}	:	วงจรกรองความถี่ต่ำผ่าน

ชนิดและจำนวน	256 K (ขา 45)	M_2	M_1
4164 x 1	0	0	0
4164 x 2	0	0	1
4164 x 3	0	1	0
4164 x 3	0	1	1
41256 x 1	1	0	0
41256 x 2	1	0	1
41256 x 3	1	1	1
41256 x 4	1	1	1


ตารางที่ 2-4 การกำหนดชนิดและจำนวนแรมที่ใช้

บิตเรต	D (ขา 35)	D (ขา 34)
8 K	0	0
11 K	0	1
16 K	1	0
32 K	1	1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
ตารางที่ 2-5 การกำหนดอัตราเร็วข้อมูลหรือบิตเรต

- C_1, C_2 : ตัวตัวเก็บประจุภายนอก
- ACL : ขารีเซต แอคทีฟโลว์
- X_{IN}, X_{OUT} : คริสตัลลออสซิลเลเตอร์ ความถี่ kHz
- CPUM, CE : ขาสัญญาณควบคุมสำหรับอินเทอร์เฟซกับ CPU
- WE : ขาสัญญาณควบคุมสำหรับเปลี่ยนไปโหมดการบันทึก
- D_4, D_5 : เริ่มต้น (D_4) และหยุด (D_5) การนับของเคาน์เตอร์ภายใน สำหรับการบันทึกและการเล่นกลับ
- D_6, D_7 : กำหนดบิตเรต ดูตารางที่ 2
- D_0, D_3 : เลือกหน้าของหน่วยความจำสำหรับบันทึก แบ่งได้สูงสุด 16 หน้า ตามรหัสเลขมาตรฐานสอง STOP (D_5) เมื่อใด ก็จะมีการบันทึกเอาไว้โดยอัตโนมัติ
- V_{DD}, V_{SS} : ขาไปเลี้ยงและกราวด์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ วันที่ 2-2555 การต่ออินเทอร์เฟซ T66C8 เข้ากับ CPU เพื่อควบคุมการทำงาน

บทที่ 3

การคำนวณการสืข้าง

3.1 การทำงานของโทรศัพท์เก็บหมายเลข


จากรูป Diode $D_2 - D_5$ ทำหน้าที่ปรับขั้วของแรงดันจากคู่สายโทรศัพท์ "โหม้ชั่ว" ที่แน่นอน ปรากฏที่มอสเฟต Q_7 และ Q_8 มอสเฟต 2 ตัวนี้ ทำหน้าที่คูณหมายเลขตามที่โปรแกรมไว้ การทำงานจะเป็นดังนี้ เมื่อมีสัญญาณสมาชิกเข้ามาจะทำให้ 211 ทำงาน จะเกิดกระแสไหลผ่านไดโอดและมอสเฟต ทำให้แรงดันที่คู่สายลดลง เปรียบเสมือนการขกขุโทรศัพท์ ขรัอมโทรออก จากนี้ Q_7 จะถูกบังคับให้หยุดนำกระแสเกิดเป็นพัลส์ที่คู่สายโทรศัพท์ สัญญาณที่ Q_7 ได้รับ ได้มาจาก IC_2 โดยจะส่งเอาทั้งตเป็นพัลส์ตามหมายเลขที่โปรแกรมไว้ ขา 14 และ ขา 15 ต่อไว้ที่ "1" เพื่อกำหนดให้ IC_2 ทำงานตามมาตรฐาน มีอัตราส่วนของพัลส์ "1" ต่อ "0" เป็น 33% และมีระยะห่างระหว่างแต่ละเลขเป็น 800 MS ความถี่หลักถูกกำหนดไว้ที่ 16 KH_z โดย L_1 , C_9 และ C_7 ส่วนการเก็บหมายเลขโทรศัพท์จะทำงานดังนี้ เมื่อปุ่มตัวเลขถูกกด IC_1 จะถอดรหัสจากแป้นตัวเลข พร้อมให้เลขฐานสองที่ขา 10, 11, 12 และ 13 จำนวน 4 บิต แก่ IC_2 แล้ว IC_2 ก็จะผลิตพัลส์ออกไปตามหมายเลข

3.3 IC ที่เลือกใช้ในการบันทึกเสียงพูด

MC 3417


MC 3417 และ MC3418 มีชื่อเรียกเต็ม ๆ ว่า continuous variable slop delta modulator / demodulator เป็นไอซีที่ทำหน้าที่แปลงสัญญาณอะนาลอก เป็นข้อมูลดิจิทัลขนาดกว้าง 1 บิต และแปลงจากข้อมูลดิจิทัล 1 บิตนี้ กลับเป็นสัญญาณอะนาลอกตามเดิม ข้อมูลดิจิทัลขนาด 1 บิต สามารถส่งไปได้แบบอนุกรม โดยใช้เชลเนลของระบบสื่อสารทั่วไปได้ เช่น ระบบวิทยุและโทรศัพท์ โดยมีข้อดีคือ ประสิทธิภาพและความชัดเจนของสัญญาณดีกว่า ทั้งยังป้องกันข่าวสารได้ด้วย

การทำงานของ MC3417 ที่ใช้หลักการของ CVSD ดังได้อธิบายไว้ในฉบับก่อน โครงสร้างภายในมีทั้งรีจิสเตอร์อยู่ 1 ชุด สำหรับตรวจระดับ สัญญาณและควบคุมอัตราขยายเพื่อเพิ่ม โดนามิกเรนจ์ โดย MC3417 ใช้รีจิสเตอร์ขนาด 3 บิต ส่วน MC3418 ใช้รีจิสเตอร์ขนาด 4 บิต ซึ่งให้คุณภาพสัญญาณที่ดีกว่า โครงสร้างวงจรภายในและลักษณะการจับขาภายนอกแสดงในรูปที่ 3-1 และหน้าที่การทำงานของเขาสัญญาณต่าง ๆ แสดงในตารางที่ 1 สำหรับวงจรเบื้องต้น เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ แสดงในรูปที่ 3-1 ไม่ว่ากรณใดๆ พงสน อิกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3-1 แสดงโครงสร้างวงจรมายในของ CVSD มอดูเลเตอร์/ดีมอดูเลเตอร์ เบอร์ MC3417, MC3418 และแสดงการจั้ตหยาภายนอก

วงจรที่ต้งเพิ่มเติมนอกเหนือจาก CVSD มอดูเลเตอร์/ดีมอดูเลเตอร์ ก็คือภาคขยาย ส่วนหน้า วงจรกรองความถี่ต่ำผ่าน และภาคขยายส่วนหลังสำหรับขยายเสียงออกลำโพง ในการ นำมาทำเครื่องบันทึกเสียงชุดนั้น ข้อมูลดิจิทัลที่ได้แทนที่จะส่งออก ไปยังชุดติดต่อก็จัดการนำไปเขียน ลงหน่วยความจำแทน ดังแผนผังวงจรในรูปที่ 3-2 การแปลงกลับก็อ่านข้อมูลดิจิทัลจากหน่วย ความจำออกมา เนื่องจากเราเลือกใช้หน่วยความจำชนิดไดนามิกเบอร์ 41256 เพราะมีความจุ สูงสุดเท่าที่หาได้ขณะนี้ เพราะราคาต่อความจุมากกว่าหน่วยความจำชนิดอื่น ต้องมีวงจรจัดการ เกี่ยวกับหน่วยความจำ ทั้งการรีเฟรช มีลติเพล็กซ์แอดเดรส และกำเนิดแอดเดรสเข้ามาอีกด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้แก้ไขปรับปรุงด้านการค้า
รูปที่ 3-2 แสดงวงจรใช้งานเบื้องต้นของ MC3417 วงจรนี้เป็นตัวรับส่งเสียงพูด โดย
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเป็นคู่มือและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
การส่งสัญญาณ ไม ในรูปดิจิทัล ชุดต่ออีกเป็นวงจรที่เหมือนกันทุกประการ

รายละเอียดและหน้าที่ขาใช้งานของ MC3417, MC3418

ขา 1 Analog Input

เป็นขาอินพุตของคอมพาราเตอร์สำหรับสัญญาณอะนาล็อก เชื่อมต่อได้ทั้งแบบเอซี และ ดีซี ถ้าต้องการเลือกระดับดีซีของสัญญาณให้เท่ากับแรงดันอ้างอิงภายใน ต้องมีตัวต้านทานไบแอสต่อระหว่างขา 1 กับขา 10

ขา 2 Analog Feedback

เป็นขาอินพุตไวกัลกลับเฟสของคอมพาราเตอร์ตัวเดียวกัน สำหรับป้อนกลับสัญญาณอะนาล็อกที่สร้างขึ้นเพื่อเปรียบเทียบกับสัญญาณอะนาล็อกที่เข้ามาใหม่ ซึ่งจะใส่เฉพาะในตอนที่แปลงจากอะนาล็อกมาเป็นดิจิทัลโดยต่อขา 2 นี้เข้ากับขา 7 แต่ในการแปลงกลับจากดิจิทัลเป็นอะนาล็อกขา 2 นี้ไม่ใช่

ขา 3 Syllable Filter

เป็นขาสำหรับต่อแรงดันที่ ได้จากการตรวจระดับสัญญาณแล้ว ที่ผ่านวงจรกรองป้องกันเข้าโลซีเพื่อควบคุมอัตราขยายของอินทิเกรเตอร์ ให้กลับเองสัญญาณได้ทัน โดยจะมีวงจร RC ต่อระหว่างขา 11 และขา 3 ซึ่งมีค่าไทม์คอนสแตนท์ 6 ms ถึง 50 ms

ขา 4 Gain Control Input

ใช้กำหนดอัตราขยายคงที่ของอินทิเกรเตอร์ โดยใช้งานร่วมกับขา 3 ซึ่งเป็นขาปรับอัตราขยายตามระดับสัญญาณ ค่าความต้านทานที่ใช้กำหนดอัตราขยายนี้แปรไปตามอัตราขยายหลูของระบบ แต่จะมีค่าได้ไม่เกิน 5 K เพื่อรักษาเสถียรภาพของวงจร

ขา 5 Reference Input

ขาอินพุตไวกัลกลับเฟสของอินทิเกรเตอร์ ใช้เลือกระดับดีซีของเอาต์พุต ในโหมดการแปลงจากอะนาล็อกเป็นดิจิทัลจะจัดให้เท่ากับขา 1 โดยต่อเข้ากับขา 10

ขา 6 Filter Input

ขาอินพุตกลับเฟสของอินทิเกรเตอร์สำหรับต่อกับอุปกรณ์ภายนอก คือ ตัวเก็บประจุอินทิเกรเตอร์ และตัวต้านทานค่าระหว่าง 8K - 13K

ขา 7 Analog Output

เป็นเอาต์พุตของอินทิเกรเตอร์ สามารถจ่ายกระแสได้สูงสุด 30 mA ทั้ง 2 ทิศทาง ออปแอมป์ที่เป็นอินทิเกรเตอร์ตัวนี้มีสโลว์เรต 0.5/s

ขา 8 V_{EE}

MC3417,

MC3418

สามารถออกแบบใช้งานได้ทั้งกับไฟเลี้ยงเดี่ยว

(single supply) และ ไฟคู่บวกลบ (dual supply) ซึ่งขา 8 นี้ จะต้องต่อกับไฟที่ลบเสมอ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปเผยแพร่โดยไม่ขออนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขา 8 Digital Output

ขาเอาต์พุตสัญญาณดิจิทัลที่ได้จากการแปลง มีค่าสวิงอยู่ระหว่าง V_{CC} กับ V_{EE} คอมแพตกับทั้ง CMOS และ TTL สัญญาณเลื่อนที่ขอบขาลงของส

ขา 10 $V_{CC}/2$ Output

ขาแรงดันอ้างอิงครึ่งหนึ่งของแรงดันไฟเลี้ยง เมื่อใช้งานไฟเลี้ยงเดี่ยวจ่ายกระแสได้ สูงสุด 10 mA มีตัวเก็บประจุบายพาสค่า 0.1 F ต่อจากขา 10 กับ V_{EE}

ขา 11 Coincidence Output

ให้เอาท์พุตมีค่าคิวต์ไช้เดิมแปรตามสัญญาณดิจิทัลที่ได้จากการแปลง ซึ่งจะ เป็นศูนย์ เมื่อชิปดีจีสเตอร์ภายในเป็น "1" หมดหรือ "0" หมด เป็นสัญญาณตรวจวัดระดับอินพุตเพื่อควบคุม อัตราขยายของอินทิเกรเตอร์

ขา 12 Digital Threshold

ให้กำหนดระดับเทรชโฮลด์ของขา 13, 14 และ 15 เพื่อให้สอดคล้องกับการใช้งาน กับดิจิทัลทรานซิวเลอร์ต่าง ๆ ถ้าเป็น CMOS จะต่อกับ $V_{CC}/2$ หรือไบแอสด้วยไดโอด 2 ตัวเพื่อ V_{EE} เพื่อใช้กับ TTL

ขา 13 Digital Data input

ขาอินพุตของสัญญาณดิจิทัล ในโหมดของการแปลงกลับจากดิจิทัลเป็นอะนาลอก ข้อมูล อินพุตด้านล่างที่เป็นเวลาอย่างน้อย 0.5 s ก่อนและหลังการทริกของสัญญาณนาฬิกา (ขอบขาลง)

ขา 14 Clock Input

สำหรับกำหนดบิตเรตของข้อมูล ซึ่งก็ขึ้นอยู่กับอัตราเร็วของการแปลงสัญญาณ บิตเรต 32K ก็เท่ากับความถี่สัญญาณนาฬิกา 32 kHz ระดับเทรชโฮลด์ของขาที่กำหนดโดยขา 12 ความกว้าง พัลส์ที่ขี้นากต่ำสุด 300 นีกลนต่ำสุด 900 ns

ขา 15 Encode/Decode

ขานี้ เป็นตัวควบคุมว่าจะเลือกคอมพาราทอร์ที่จะต่อไปยังชิปดีจีสเตอร์ ถ้าเป็น "1" เลือกคอมพาราทอร์ด้านอะนาลอกที่รับอินพุตเข้ามา ถ้าเป็น "0" ก็เลือกคอมพาราทอร์ด้าน ดิจิทัลสำหรับการแปลงกลับ เป็นการกำหนดโหมดการทำงาน นอกจากนี้ยังสามารถรับสัญญาณอินพุต ที่เป็นดิจิทัลได้โดยป้อนเข้าทางขาที่ 13

ขา 16 V_{CC}

ขาแรงดันไฟเลี้ยง มีค่าระหว่าง 4.75 ถึง 16.5 โวลต์ เทียบกับ V_{EE}

หน่วยความจำ

หน่วยความจำที่ใช้ เป็นไดนามิกแรมขนาด 256K x 1 บิต เบอร์ 41256 จัดชา เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานเพื่อการศึกษาเท่านั้น เมื่อนุญาตเห็นาเบไซประโยชน์ด้านการค้า แอดเดรสโดยวิธีมีดติเพิล็กซ์ทางโรว์และคอลัมน์ ต้องการอัตราการรีเฟรชตลอด 256 โวล์ภายใน ไมวากรณใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ เวลา 4ns หรือหนึ่งโรว์ทุก ๆ 15.625 s เป็นอย่างช้า

การจัดลำดับ เวลาของสัญญาณควบคุม ไดนามิกแรมก่อนข้างล่าง ยุ่งยาก ขอให้ดูรูปแผนภูมิของเวลาการอ่าน การเขียนและการรีเฟรช ในรูปที่ 3-2 ซึ่งสามารถอธิบายได้ดังนี้

ในรูปที่ 3-3 เป็นรอบการอ่านเนื่องจากจำนวนขาแอดเดรสที่ต้องการใช้สำหรับเข้าถึงหน่วยความจำขนาด 256K ต้องใช้ถึง 18 เส้น ในขณะที่ตัว 41256 จัดขาแอดเดรสไว้เพียง 9 ขา จึงต้องทำการมัลติเพล็กซ์แอดเดรสเข้าไป 2 ครั้ง โดยแบ่งเป็นโรว์แอดเดรส 9 เส้น และคอลัมน์แอดเดรสอีก 9 เส้น มีชาสโตรบ RAS และ CAS เป็นขาควบคุม มีขั้นตอนคือ


ขั้นต้นแรกจะต้องแลตซ์เอาแอดเดรส 9 เส้นแรก ไว้ภายในแรมก่อนโดยการจ่ายโรว์แอดเดรสให้กับขาแอดเดรสของแรมแล้วแอกทิฟ RAS ซึ่งจะเกิดการสโตรบแอดเดรสเข้าไปที่ขอบขาลงของ RAS จากนั้นเปลี่ยนจ่ายคอลัมน์แอดเดรสอีก 9 เส้นแทนแล้วแอกทิฟ CAS ในขณะที่ RAS ยังเป็น "0" อยู่ จึงหาที่จะต้องใช้แอดเดรสครบทั้ง 18 เส้น เป็นการเข้าถึงหน่วยความจำที่สมบูร์ณ ถ้าเป็นการอ่านที่ขา WE จะต้องเป็น "1" อยู่ ข้อมูลจากแรมจะถูกอ่านออกมาที่ขา D_{out} หลังจากช่วงเวลาแอดเดรสไทย (ประมาณ 150 cm) และจะคงอยู่จนกว่าทั้ง RAS และ CAS จะคืนเป็น "1"

สำหรับการเขียนก็เป็นขั้นตอนเหมือนกัน เพียงแต่ในช่วงขอบขาลงของ CAS จะต้องจัดให้ WE เป็น "0" และมีข้อมูลที่ขา D_{in} คงที่รอไว้แล้ว ดังในรูปที่ 3-3


การรีเฟรชนั้นสามารถทำได้หลายวิธี ในรูปที่ เป็นวิธีที่ตรงไปตรงมาเรียกวิธีนี้ว่า "RAS only" โครงสร้างของเซลล์ภายในหน่วยความจำจัดเป็นเมตริกซ์ ขนาด 256 โรว์ x 1024 คอลัมน์ การรีเฟรชจะทำที่ละโรว์ทุก ๆ 15.625 s เป็นอย่างช้าโดยการกำหนดตำแหน่งโรว์ที่จะรีเฟรชที่ขาแอดเดรสแล้วทำการสโตรบด้วย RAS หน่วยความจำทุกเซลล์ (ทุกบิต) ในโรว์นั้นจะถูกอ่านและเขียนกลับลงไปในไซโดยอัตโนมัติ

จะเห็นว่าจำนวนโรว์มีเพียง 256 โรว์ เท่านั้น การกำหนดโรว์ที่จะรีเฟรชจึงใช้ขาแอดเดรสเพียง 8 เส้น ($2^8 = 256$) คือ A₀ - A₇ ก็เพียงพอ ในการรีเฟรชจะต้องกระทำอยู่ต่อเนื่องโดยตลอด ไม่เกี่ยวกับการอ่านเขียนแรมโดยปกติ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) ไซเคิลอ่าน




(ข) ไซเคิลเขียน




(ค) วัฏจักรรีเฟรช

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 3-3 หมายเหตุเวลาของสัญญาณควบคุม ไดนามิกแรม รูป ก. เป็นรอบการอ่าน
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่โดยไม่ขออนุญาตจากเจ้าของเอกสารทุกครั้งหากมีการนำไปใช้
 รูป ข. เป็นรอบการเขียน ส่วนการรีเฟรชแสดงในรูป ค



รูปที่ 3-6 แผนภูมิ เวลาของสัญญาณควบคุมสำหรับแอสแตโรมัลติเพลกซ์ เซอร์และ ไดนามิก แรม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 3-7 วงจรสร้างสัญญาณควบคุม โดยนำสัญญาณ Q_1 , Q_2 และ Q_3 จากแอสแตโรมัลติเพลกซ์ เซอร์
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น ถูกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
 เดอร์ชุดแรกมาทำการ์ดไดต์

ส่วนเพิ่มเติมอีกส่วนคือตัวเลือกแรม เนื่องจากเราใช้แรมจำนวนหลายตัว โดยมีความกว้างของข้อมูลเพียงบิตเดียว จึงจำเป็นต้องมีการเลือกใช้แรมทีละตัวต่อเนื่องกันไป ไดนามิกแรมไม่มีขาอินพุตเลือกหรืออินพุตเอนเบิลให้ความคุมโดยตรง แต่สามารถทำการเลือกใช้โดยการจ่ายสัญญาณ CAS ให้เฉพาะตัวที่ใช้งาน ซึ่งตัวอื่น ๆ หากไม่ได้รับ CAS ก็จะไม่มีการอ่านเขียน (ยกเว้นการรีเฟรชเพราะไม่ได้ใช้ CAS อยู่แล้ว)

วงจรที่ใช้งานเราเลือก MC14040 ซึ่งเป็นตัวนับเลขฐานสองขนาด 12 สเตจจำนวน 3 ตัว มาทำเป็นแอดเดรสเคาน์เตอร์ และใช้ MC14503 รีฟเฟอริ์ 3 สถานะ จำนวน 5 ตัว เป็นแอดเดรสมัลติเพล็กซ์เซอร์ ดังวงจรรูปที่ 6

ความถี่ที่จะส่งไปยังแอดเดรสเคาน์เตอร์ทางไวร์และคอลลิมน์ใช้ที่ค่า 16 kHz เท่ากับ บิตเรตของข้อมูลดิจิทัลจาก CVSD มอดูเลเตอร์ การนับเทกหรือการอ่านการกระทำอย่างต่อเนื่อง โดยการเลือกแอดเดรสไปเรื่อย ๆ หากต้องการหยุดเพียงแต่หยุดจ่าย 16 kHz หรือหากต้องการเริ่มต้นใหม่ก็รีเซ็ตตัวนับเสียงเท่านี้เอง

เอาต์พุตของ MC 14503 ที่มาจากแอดเดรสแต่ละชุด ถูกต่อเข้าด้วยกันเข้ากับขาแอดเดรสของแรมแล้วทำการเลือกอินพุตเอนเบิลเฉพาะชุดที่ต้องการ สัญญาณที่จะเอามาควบคุมส่วนนี้ได้ จากวงจรควบคุม ซึ่งจะตั้งกำเนิดสัญญาณควบคุมส่วนอื่น ๆ ด้วยให้สอดคล้องกัน โดยการนำสัญญาณจากเคาน์เตอร์สเตจแรก ๆ มาทำการตีได้


สัญญาณควบคุมที่ต้องการแสดงในรูปที่ ได้จากการตีได้ของวงจรควบคุมในรูปที่ โดยใช้ NOR เกตเบอร์ MC 14001 และตีได้เคาน์เตอร์เบอร์ MC 14556

- รูปที่ - เป็นวงจรสมบูรณ์ในส่วนอะนาล็อกและภาคจ่ายไฟ
- รูปที่ - เป็นส่วนดิจิทัลและหน่วยความจำ

วงจรในรูปที่ - สามารถต่อกับไมโครโพรเซสเซอร์ไดนามิกได้โดยตรง มี VR_1 เป็นตัวปรับอัตราขยายของวงจรขยายส่วนแรก LEO_1 ใช้แสดงผลการทำงานเพื่อติดสว่านในขณะที่ทำการนับเทก ส่วน Q_1 ทำหน้าที่ลัดวงจรสัญญาณเสียงลงกราวด์ในขณะที่นับเทก เพื่อไม่ให้เกิดการลอสซีลเลต แรงดันไปเลี้ยงที่จ่ายให้วงจรส่วนหน้าใช้แยกจากวงจรส่วนดิจิทัล เพื่อไม่ให้เกิดการรบกวนกัน

วงจรส่วนดิจิทัลตามรูป นี้ เราใช้หน่วยความจำไดนามิกแรมจำนวน 8 ตัว โดยการนำเอาที่นับจากแอดเดรสเคาน์เตอร์สเตจที่ต่อจากคอลลิมน์แอดเดรส มาทำการตีได้เพื่อเลือกแรม ในที่นี้ใช้ 3 สเตจ ตีได้ได้ 8 ตัว พอดี ($2^3 = 8$) ซึ่งเราสามารถตีได้ได้สูงสุดจากเอาต์พุตที่มีอยู่ 6 สเตจได้ถึง 64 ตัว หรือต้องการมากกว่านี้ก็เพิ่มได้โดยต่อวงจรนับเพิ่มเข้าไประยะ แล้วทำการตีได้ได้อีกที

ตัวตีได้เลือกแรมคือ IC₂₀ นี้ใช้อะนาล็อกมัลติเพล็กซ์/ดีมัลติเพล็กซ์เบอร์ MC14051 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น มอนอูเทเห็นไปใช้ประโยชน์ด้านการค้าทำการเลือกสัญญาณ CAS ให้แก่ไดนามิกแรมทีละตัว บิตเรตสูงขึ้นเป็น 32K เพื่อให้คุณภาพเสียงไม่ถูกรบกวนใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ ตีพิมพ์ขยาย ไม่ต่อที่ Q_2 (ขา 5)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่ข้อมูลนี้ลงในสื่อออนไลน์โดยไม่ได้รับอนุญาต
 ข้อมูลที่ได้อาจถูกส่งไปยังหน่วยงานที่มีอำนาจสอบสวน

สำหรับ $IC_{19/1}$ ทำหน้าที่แลตซ์ข้อมูลที่อ่านได้จาก $IC_{19/2}$ ให้อีซีแอดเดรสแอดเดรสแอดเดรสเตอร์เพื่อเป็นการเริ่มต้นใหม่ พร้อมทั้งทำหน้าที่กำหนดสภาวะการทำงานของวงจรด้วย โดย S_2 เป็นการบันทึก ส่วน S_3 เป็นการเล่นกลับ ซึ่งปกติแล้วในการบันทึกเมื่อความแรมถึง 8 ตัว ก็จะเป็นการเล่นกลับโดยอัตโนมัติ แต่ก็สามารถหยุดการบันทึกแล้วเล่นกลับเมื่อใดก็ได้โดยกดสวิทช์ S_3

3.4 การทำงานของระบบ

เครื่องตั้งเวลาส่งข่าวสารทางโทรศัพท์

เครื่องตั้งเวลาส่งข่าวสารทางโทรศัพท์เป็นโครงการที่จะสร้างขึ้น เพื่อให้เตือนนัดหมายในวันและเวลาต่าง ๆ มีหลักการทำงานแบ่งได้ 2 ส่วนคือ การบันทึกข้อมูลลงบนหน่วยความจำ และการอ่านข้อมูลจากหน่วยความจำ


การบันทึกข้อมูลลงหน่วยความจำ

การบันทึกข้อมูลจะมีด้วยกัน 2 ส่วน คือ การเก็บเบอร์โทรศัพท์จะมีขั้นตอนการทำงานดังนี้ กด SET ที่ชุด MEMORY เพื่อเตรียมรับข้อมูลจาก KEYBOARD จากนั้นกดปุ่มหมายเลขเพื่อส่งข้อมูลเข้าไปในชุด MEMORY เมื่อครบจำนวนที่ตั้งการก็กด SWITCH MEMORY เพื่อเก็บเบอร์โทรศัพท์ไว้ ในส่วนที่ 2 จะเก็บสัญญาณเสียงลงใน DIGITAL MEMORY ทำได้โดยกด SWITCH WR จากนั้นกดเข้าที่ MIC สัญญาณเสียงจะถูกเปลี่ยนเป็นสัญญาณดิจิทัล โดยวงจร ANALOG CONVERTER ในระบบ CVSD สัญญาณดิจิทัลถูกส่งผ่าน DIN เข้าในชุด MEMORY โดย MEMORY เป็นหน่วยความจำแบบ DRAM


การอ่านข้อมูลส่งผ่านไปสายโทรศัพท์

เริ่มต้นที่วงจร TIMER วงจร TIMER จะถูกตั้งวันและเวลาไว้ เมื่อถึงวันและเวลาที่ตั้งไว้ก็จะส่งสัญญาณไปหน่วยเวลาที่ DELAY TIME และพร้อมกับส่งไปที่ MEMORY - TELEPHONE MONITOR เพื่อส่งเบอร์โทรศัพท์ออกไปผ่านวงจร REDIAL เข้าสายโทรศัพท์ เมื่อผู้รับที่ปลายทางยกหูโทรศัพท์ วงจร CHECK AND CONTROL ON-OFF HOOK จะทำงานเนื่องจากไม่มีสัญญาณ RINGBACK TONE ส่งมาบอก วงจร CHECK AND CONTROL ON-OFF HOOK จะส่งสัญญาณไปที่ REDIAL เพื่อให้คงสภาวะการ ON HOOK ไว้ตลอดเวลา และพร้อมกันนั้นจะส่งสัญญาณไปที่ DELAY TIME ให้ส่งสัญญาณ RD ไปที่ SOUND MEMORY สัญญาณดิจิทัลจะส่งออก DOUT ผ่านวงจร DIGITAL TO ANALOG CONVERTER ไปที่ลำโพงหรือออกสายโทรศัพท์ไปที่ปลายทาง เมื่อข้อมูลถูกส่งหมดแล้ว วงจร CHECK AND CONTROL ON-OFF HOOK จะตัดเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า วงจรออกไป


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



BLOCK DIAGRAM



รูปที่ 3-10 แหล่งวงจรเกี่ยวกับมาเลย์โทรตีฟท์ 11: มอนอโต้แอนด์
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3-11 แสดงวงจรนาฬิกาตั้งเวลา

วิธีการใช้เครื่องตั้งเวลาส่งข่าวสารทางโทรศัพท์

1. การตั้งเวลาปลุก

- 1.1 ปรับสวิทช์ TIME RECORD ให้อยู่ในตำแหน่ง OFF
- 1.2 ปรับสวิทช์ PROGRAM ไปทางด้านซ้ายเพื่อเป็นการตั้งเวลาปกติ และกดปุ่ม DAY, HOUR, MIN. +
- 1.3 ปรับสวิทช์ PROGRAM ไปทางด้านขวา และกดปุ่ม ON หน้าปัดจะปรากฏเวลาปกติ จากในเขต DAY, HOUR, MIN. +
- 1.4 เมื่อเลือกเวลาแล้วก็กดปุ่ม OFF และกดเวลาของการหยุดทำงาน
- 1.5 ปรับสวิทช์ PROGRAM ให้อยู่ตำแหน่งกลาง และกดปุ่ม TIME RECORD

2. การบันทึกเสียงพูด

- 2.1 ปรับสวิทช์ RUN/PAUSE ไปที่ RUN
- 2.2 กดปุ่ม REC จะปรากฏว่าไฟสีเขียวที่หน้าปัดจะติด แสดงว่าทำการบันทึกได้ พูดผ่าน MIC
- 2.3 เมื่อพูดจบ กดปุ่ม PLAY เพื่อเป็นการเช็ควาทะที่เราบันทึกไว้ถูกต้องหรือไม่

3. การบันทึกหมายเลขโทรศัพท์

- 3.1 กด HOOK SWITCH ให้อยู่ตำแหน่ง OFF
- 3.2 กด H-FREE จะมีเสียงดังออกลำโพง
- 3.3 กด STORE
- 3.4 กดหมายเลขโทรศัพท์ที่ต้องการ
- 3.5 กด MEM.
- 3.6 ทำการลองเช็คที่สามารถรับฟังถึงหมายเลขโทรศัพท์และหมอนเองได้ดังนี้ กดให้ HOOK SWITCH ให้ออฟ กด H-FREE จะมีเสียงดัง กด MEM. ถ้าใช้ไม่ได้โทรศัพท์อีกเครื่องจะต้องตั้งขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 4

การทดลองและผลการทดลอง

การตรวจสอบการทำงานของเครื่องบันทึกเสียง ทำโดยป้อนสัญญาณความถี่ 1 KHz เข้าที่ MIC นำออกซีโลสโคป วัดที่ Din ของ IC เบอร์ 41256 จากนั้นกดสวิทช์บันทึก จะเห็นสัญญาณรูป SQUAR WAVE ที่ Din เมื่อทำการเปลี่ยนแปลงความถี่ที่ป้อนเข้า โดยค่อย ๆ ลดลงจาก 1 KHz จะเห็นสัญญาณ SQUAR WAVE มีความถี่ลดลงด้วย ถ้าเพิ่มความถี่จาก 1 KHz จะเห็นความถี่ของ SQUAR WAVE เพิ่มขึ้น และเป็นที่น่าสนใจว่าสัญญาณที่ เข้าและออกจาก DRAM จะไม่เกิดการผิดเพี้ยนของสัญญาณเลย ในรูปที่ 4-1 แสดงถึงรูปสัญญาณต่าง ๆ

การทดลองต่อใช้งานจริง จะต้องทำการบันทึกเสียงพูดลงในชุดบันทึกเสียงพูดลงในชุดบันทึกเสียงพูด และบันทึกหมายเลขโทรศัพท์ที่ต้องการไว้ ตั้งเวลาของนาฬิกาให้ทำการปลุกในเวลาที่ต้องการ ทำการบันทึกลำดับการทำงานของเครื่องได้ในรูปที่ 4-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4-1 แสดงสัญญาณอนาล็อกและดิจิทัล

รูปที่ 4-2 แสดงลำดับการทำงานของสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5 บทสรุป

จากการที่ได้จัดทำและทดลองเกี่ยวกับโครงการนี้ ทำให้ได้รับความรู้จากการนำเอาวงจรต่าง ๆ มาประกอบใช้งานร่วมกัน และได้เรียนรู้การทำงานของวงจรต่าง ๆ คุณสมบัติที่ถูกกำหนดทางทฤษฎีก็สามารถเห็นได้จริงในทางปฏิบัติ เช่น ชุดบันทึกเสียงพูด เมื่อเราพูดผ่านไมโครโฟน เข้าไปในวงจร IC MC3417 จะทำให้ไอทีเปลี่ยนสัญญาณเสียงเป็นข้อมูลทางดิจิทัล หรือเปลี่ยนข้อมูลทางดิจิทัลเป็นสัญญาณเสียง ถ้าเราเพิ่มความเร็วของการแซมปลิงให้มากขึ้น จะทำให้ได้เสียงที่ชัดเจนมากขึ้น แต่เวลาในการบันทึกสั้นลง ในการเชื่อมต่อวงจรต่าง ๆ เข้าด้วยกันก็นับว่ามีความสำคัญมาก เพราะว่าจะต้องไม่เป็นภาระแก่วงจรอื่น ๆ ด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MOTOROLA

MC3417, MC3517
MC3418, MC3518

Specifications and Applications Information

CONTINUOUSLY VARIABLE SLOPE DELTA MODULATOR/DEMODULATOR

Providing a simplified approach to digital speech encoding/decoding, the MC3517/18 series of CVSDs is designed for military secure communication and commercial telephone applications. A single IC provides both encoding and decoding functions.

- Encode and Decode Functions on the Same Chip with a Digital Input for Selection
- Utilization of Compatible (2L - Linear Bipolar Technology)
- CMOS Compatible Digital Output
- Digital Input Threshold Selectable (VCC/2 reference provided on chip)
- MC3417, MC3517 has a 3-Bit Algorithm (General Communications)
- MC3418, MC3518 has a 4-Bit Algorithm (Commercial Telephone)


CONTINUOUSLY VARIABLE SLOPE DELTA MODULATOR/DEMODULATOR

LASER-TRIMMED INTEGRATED CIRCUIT




L SUFFIX
CERAMIC PACKAGE
CASE 500

PIN CONNECTIONS



CVSD BLOCK DIAGRAM



ORDERING INFORMATION

Device	Package	Temperature Range
MC3417L	Ceramic DIP	0°C to +70°C
MC3418L	Ceramic DIP	0°C to +70°C
MC3517L	Ceramic DIP	-55°C to +125°C
MC3518L	Ceramic DIP	-55°C to +125°C

MC3417, MC3517, MC3418, MC3518

MAXIMUM RATINGS

(All voltages referenced to V_{EE}, T_A = 25°C unless otherwise noted.)

Rating	Symbol	Value	Unit
Power Supply Voltage	V _{CC}	-0.4 to +18	V _{dc}
Differential Analog Input Voltage	V _{ID}	±5.0	V _{dc}
Digital Threshold Voltage	V _{TH}	-0.4 to V _{CC}	V _{dc}
Logic Input Voltage (Clock, Digital Data, Encode/Decode)	V _{Logic}	-0.4 to +18	V _{dc}
Coincidence Output Voltage	V _{O(Co)}	-0.4 to +18	V _{dc}
Syllabic Filter Input Voltage	V _{I(Syl)}	-0.4 to V _{CC}	V _{dc}
Gain Control Input Voltage	V _{I(GC)}	-0.4 to V _{CC}	V _{dc}
Reference Input Voltage	V _{I(Ref)}	V _{CC} /2 - 1.0 to V _{CC}	V _{dc}
V _{CC} /2 Output Current	I _{Ref}	-25	mA

ELECTRICAL CHARACTERISTICS

(V_{CC} = 12 V, V_{EE} = Gnd, T_A = 0°C to +70°C for MC3417/18, T_A = -55°C to +125°C for MC3517/18 unless otherwise noted.)

Characteristic	Symbol	MC3417/MC3517			MC3418/MC3518			Unit
		Min	Typ	Max	Min	Typ	Max	
Power Supply Voltage Range (Figure 1)	V _{CCR}	4.75	12	16.5	4.75	12	16.5	V _{dc}
Power Supply Current (Figure 1) (Idle Channel)	I _{CC}	—	2.7	5.1	—	3.7	5.0	mA
(V _{CC} = 5.0 V)		—	5.0	10	—	6.3	10	
(V _{CC} = 15 V)		—	—	—	—	12.6	—	
Clock Rate	SR	—	16 k	—	—	—	—	Samples/s
Gain Control Current Range (Figure 2)	I _{CCR}	0.001	—	3.0	0.001	—	3.0	mA
Analog Comparator Input Range (Pins 1 and 2) (4.75 V < V _{CC} < 16.5 V)	V _I	1.3	—	V _{CC} - 1.3	1.3	—	V _{CC} - 1.3	V _{dc}
Analog Output Range (Pin 7) (4.75 V < V _{CC} < 16.5 V, I _O = ±5.0 mA)	V _O	1.3	—	V _{CC} - 1.3	1.3	—	V _{CC} - 1.3	V _{dc}
Input Bias Currents (Figure 3) (Comparator in Active Region)	I _{IB}	—	0.5	1.5	—	0.25	1.0	μA
Analog Input (I1)		—	0.5	1.5	—	0.25	1.0	
Analog Feedback (I2)		—	0.06	0.5	—	0.06	0.3	
Syllabic Filter Input (I3)		—	-0.06	-0.5	—	-0.06	-0.3	
Reference Input (I5)		—	—	—	—	—	—	
Input Offset Current (Comparator in Active Region)	I _{IO}	—	0.15	0.6	—	0.05	0.4	μA
Analog Input/Analog Feedback I1-I2, — Figure 3		—	0.02	0.2	—	0.01	0.1	
Integrator Amplifier I5-I6, — Figure 4		—	—	—	—	—	—	
Input Offset Voltage V/I Converter (Pins 3 and 4) — Figure 5	V _{IO}	—	2.0	6.0	—	2.0	6.0	mV
Transconductance V/I Converter, 0 to 3.0 mA Integrator Amplifier, 0 to ±5.0 mA Load	gm	0.1	0.3	—	0.1	0.3	—	mA/mV
Propagation Delay Times (Note 1)								μs
Clock Trigger to Digital Output (C _L = 25 pF to Gnd)	t _{PLH}	—	1.0	2.5	—	1.0	2.5	
	t _{PHL}	—	0.8	2.5	—	0.8	2.5	
Clock Trigger to Coincidence Output (C _L = 25 pF to Gnd)	t _{PLH}	—	1.0	3.0	—	1.0	3.0	
	t _{PHL}	—	0.8	2.0	—	0.8	2.0	
Coincidence Output Voltage — Low Logic State (I _{OL(Co)} = 3.0 mA)	V _{OL(Co)}	—	0.12	0.25	—	0.12	0.25	V _{dc}
Coincidence Output Leakage Current — High Logic State (V _{OH} = 15.0 V, 0°C < T _A < 70°C)	I _{OH(Co)}	—	0.01	0.5	—	0.01	0.5	μA

NOTE 1. All propagation delay times measured 50% to 50% from the negative going (from V_{CC} to +0.4 V) edge of the clock.

MC3417, MC3517, MC3418, MC3518

ELECTRICAL CHARACTERISTICS (continued)

Characteristic	Symbol	MC3417/MC3517			MC3418/MC3518			Unit
		Min	Typ	Max	Min	Typ	Max	
Applied Digital Threshold Voltage Range (Pin 12)	V_{TH}	+1.2	—	$V_{CC} - 2.0$	+1.2	—	$V_{CC} - 2.0$	Vdc
Digital Threshold Input Current (1.2 V < V_{TH} < $V_{CC} - 2.0$ V) (V_{IL} applied to Pins 13, 14 and 15) (V_{IH} applied to Pins 13, 14 and 15)	$I_{I(th)}$	—	—	5.0	—	—	5.0	μ A
Maximum Integrator Amplifier Output Current	I_{O}	+5.0	—	—	+5.0	—	—	mA
$V_{CC} 2$ Generator Maximum Output Current (Source only)	I_{Ref}	+10	—	—	+10	—	—	mA
$V_{CC} 2$ Generator Output Impedance (0 to -10 mA)	Z_{Ref}	—	3.0	6.0	—	3.0	6.0	Ω
$V_{CC} 2$ Generator Tolerance (4.75 V < V_{CC} < 16.5 V)	r	—	—	+3.5	—	—	+3.5	%
Logic Input Voltage (Pins 13, 14 and 15) Low Logic State — High Logic State —	V_{IL} V_{IH}	Gnd $V_{th} - 0.4$	—	$V_{th} - 0.4$ 18.0	Gnd $V_{th} + 0.4$	—	$V_{th} - 0.4$ 18.0	Vdc mV
Dynamic Total Loop Offset Voltage (Note 2) — Figures 3, 4 and 5 $I_{CC} = 12.0 \mu A$, $V_{CC} = 12$ V $T_A = 25^\circ C$ 0°C < T_A < +70°C MC3417/18 -55°C < T_A < +125°C MC3517/18 $I_{CC} = 33.0 \mu A$, $V_{CC} = 12$ V $T_A = 25^\circ C$ 0°C < T_A < +70°C MC3417/18 -55°C < T_A < +125°C MC3517/18 $I_{CC} = 12.0 \mu A$, $V_{CC} = 5.0$ V $T_A = 25^\circ C$ 0°C < T_A < +70°C MC3417/18 -55°C < T_A < +125°C MC3517/18 $I_{CC} = 33.0 \mu A$, $V_{CC} = 5.0$ V $T_A = 25^\circ C$ 0°C < T_A < +70°C MC3417/18 -55°C < T_A < +125°C MC3517/18	ΔV_{offset}	—	—	—	—	+0.5 +0.75 +1.5	+1.5 +2.3 +4.0	mV
Digital Output Voltage ($I_{OL} = 3.6$ mA) ($I_{OH} = -0.35$ mA)	V_{OL} V_{OH}	—	0.1	0.4	—	0.1	0.4	Vdc
Synthetic Filter Applied Voltage (Pin 3) (Figure 2)	$V_{HS,th}$	+3.2	—	V_{CC}	+3.2	—	V_{CC}	Vdc
Integrating Current (Figure 2) ($I_{CC} = 12.0 \mu A$) ($I_{CC} = 1.5$ mA) ($I_{CC} = 3.0$ mA)	I_{int}	3.0 1.45 2.75	10 150 3.0	12 155 3.25	3.0 1.45 2.75	10 150 3.0	12 155 3.25	μ A mA mA
Dynamic Integrating Current Match ($I_{CC} = 1.5$ mA) Figure 5	$V_{O(Ave)}$	—	+100	+250	—	+100	+250	mV
Input Current — High Logic State ($V_{IH} = 18$ V) Digital Data Input Clock Input Encode/Decode Input	I_{IH}	—	—	+5.0	—	—	+5.0	μ A
Input Current — Low Logic State ($V_{IL} = 0$ V) Digital Data Input Clock Input Encode/Decode Input Clock Input, $V_{IL} = 0.4$ V	I_{IL}	—	—	-10	—	—	-10	μ A

NOTE 2: Dynamic total loop offset (ΔV_{offset}) equals V_{IO} (comparator) (Figure 3) minus V_{IOX} (Figure 5). The input offset voltages of the analog comparator and of the integrator amplifier include the effects of input offset current through the input resistors. The slope polarity switch current mismatch appears as an average voltage across the 10 k Ω integrator resistor. For the MC3417/MC3517, the clock frequency is 16.0 kHz. For the MC3418/MC3518, the clock frequency is 32.0 kHz. Idle channel performance is guaranteed if this dynamic total loop offset is less than one part of the change in integrator output voltage during one clock cycle (ramp step size). Laser trimming is used to insure good idle channel performance.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสาร

MC3417, MC3517, MC3418, MC3518

DEFINITIONS AND FUNCTION OF PINS

Pin 1 — Analog Input

This is the analog comparator inverting input where the voice signal is applied. It may be ac or dc coupled depending on the application. If the voice signal is to be level shifted to the internal reference voltage, then a bias resistor between pins 1 and 10 is used. The resistor is used to establish the reference as the new dc average of the ac coupled signal. The analog comparator was designed for low hysteresis (typically less than 0.1 mV) and high gain (typically 70 dB).

Pin 2 — Analog Feedback

This is the non-inverting input to the analog signal comparator within the IC. In an encoder application it should be connected to the analog output of the encoder circuit. This may be pin 7 or a low pass filter output connected to pin 7. In a decode circuit pin 2 is not used and may be tied to $V_{CC}/2$ or pin 10, ground or left open.

The analog input comparator has bias currents of 1.5 μA max, thus the driving impedances of pins 1 and 2 should be equal to avoid disturbing the idle channel characteristics of the encoder.

Pin 3 — Syllabic Filter

This is the point at which the syllabic filter voltage is returned to the IC in order to control the integrator step size. It is an NPN input to an op amp. The syllabic filter consists of an RC network between pins 11 and 3. Typical time constant values of 6 ms to 50 ms are used in voice codecs.

Pin 4 — Gain Control Input

The syllabic filter voltage appears across C_S of the syllabic filter and is the voltage between V_{CC} and pin 3. The active voltage to current (V-I) converter drives pin 4 to the same voltage at a slew rate of typically 0.5 V/ μs . Thus the current injected into pin 4 (IGC) is the syllabic filter voltage divided by the R_X resistance. Figure 6 shows the relationship between IGC (x-axis) and the integrating current, I_{Int} (y-axis). The discrepancy, which is most significant at very low currents, is due to circuitry within the slope polarity switch which enables trimming to a low total loop offset. The R_X resistor is then varied to adjust the loop gain of the codec, but should be no larger than 5.0 k Ω to maintain stability.

Pin 5 — Reference Input

This pin is the non-inverting input of the integrator amplifier. It is used to reference the dc level of the output signal. In an encoder circuit it must reference the same voltage as pin 1 and is tied to pin 10.

Pin 6 — Filter Input

This inverting op amp input is used to connect the integrator external components. The integrating current

(I_{Int}) flows into pin 6 when the analog input (pin 1) is high with respect to the analog feedback (pin 2) in the encode mode or when the digital data input (pin 13) is high in the decode mode. For the opposite states, I_{Int} flows out of Pin 6. Single integration systems require a capacitor and resistor between pins 6 and 7. Multipole configurations will have different circuitry. The resistance between pins 6 and 7 should always be between 8 k Ω and 13 k Ω to maintain good idle channel characteristics.

Pin 7 — Analog Output

This is the integrator op amp output. It is capable of driving a 600-ohm load referenced to $V_{CC}/2$ to +6 dBm and can otherwise be treated as an op amp output. Pins 5, 6, and 7 provide full access to the integrator op amp for designing integration filter networks. The slew rate of the internally compensated integrator op amp is typically 0.5 V/ μs . Pin 7 output is current limited for both polarities of current flow at typically 30 mA.

Pin 8 — VEE

The circuit is designed to work in either single or dual power supply applications. Pin 8 is always connected to the most negative supply.

Pin 9 — Digital Output

The digital output provides the results of the delta modulator's conversion. It swings between V_{CC} and V_{EE} and is CMOS or TTL compatible. Pin 9 is inverting with respect to pin 1 and non-inverting with respect to pin 2. It is clocked on the falling edge of pin 14. The typical 10% to 90% rise and fall times are 250 ns and 50 ns respectively for $V_{CC} = 12\text{ V}$ and $C_L = 25\text{ pF}$ to ground.

Pin 10 — $V_{CC}/2$ Output

An internal low impedance mid-supply reference is provided for use of the MC3417/18 in single supply applications. The internal regulator is a current source and must be loaded with a resistor to insure its sinking capability. If a +6 dBm signal is expected across a 600-ohm input bias resistor, then pin 10 must sink $2.2\text{ V}/600\ \Omega = 3.66\text{ mA}$. This is only possible if pin 10 sources 3.66 mA into a resistor normally and will source only the difference under peak load. The reference load resistor is chosen accordingly. A 0.1 μF bypass capacitor from pin 10 to V_{EE} is also recommended. The $V_{CC}/2$ reference is capable of sourcing 10 mA and can be used as a reference elsewhere in the system circuitry.

Pin 11 — Coincidence Output

The duty cycle of this pin is proportional to the voltage across C_S . The coincidence output will be low whenever the content of the internal shift register is all 1s or all 0s. In the MC3417 the register is 3 bits long

MC3417, MC3517, MC3418, MC3518

DEFINITIONS AND FUNCTIONS OF PINS (continued)

write the MC3418 contains a 4 bit register. Pin 11 is an open collector of an NPN device and requires a pull-up resistor. If the syllabic filter is to have equal charge and discharge time constants, the value of R_p should be much less than R_S . In systems requiring different charge and discharge constants, the charging constant is $R_S C_S$ while the decaying constant is $(R_S + R_p) C_S$. Thus longer decays are easily achievable. The NPN device should not be required to sink more than 3 mA in any configuration. The typical 10% to 90% rise and fall times are 200 ns and 100 ns respectively for $R_L = 4 \text{ k}\Omega$ to +12 V and $C_L = 25 \text{ pF}$ to ground.

Pin 12 – Digital Threshold

This input sets the switching threshold for pins 13, 14, and 15. It is intended to aid in interfacing different logic families without external parts. Often it is connected to the $V_{CC}/2$ reference for CMOS interface or can be biased two diode drops above V_{BE} for TTL interface.

Pin 13 – Digital Data Input

In a decode application, the digital data stream is applied to pin 13. In an encoder it may be unused or may be used to transmit signaling message under the control of pin 15. Pin 13 is an inverting input with respect to pin 9. When pins 9 and 13 are connected, a toggle flip-flop is formed and a forced idle channel pattern

can be transmitted. The digital data input level should be maintained for 0.5 μs before and after the clock trigger for proper clocking.

Pin 14 – Clock Input

The clock input determines the data rate of the codec circuit. A 32K bit rate requires a 32 kHz clock. The switching threshold of the clock input is set by pin 12. The shift register circuit toggles on the falling edge of the clock input. The minimum width for a positive-going pulse on the clock input is 300 ns, whereas for a negative-going pulse, it is 900 ns.

Pin 15 – Encode/Decode

This pin controls the connection of the analog input comparator and the digital data comparator to the internal shift register. If high, the result of the analog comparison will be clocked into the register on the falling edge at pin 14. If low, the digital input state will be entered. This allows use of the IC as an encoder/decoder or simplex codec without external parts. Furthermore, it allows non-voice patterns to be forced onto the transmission line through pin 13 in an encoder.

Pin 16 – VCC

The power supply range is from 4.75 to 16.5 volts between pin VCC and VEE.

FIGURE 1 – POWER SUPPLY CURRENT




FIGURE 2 – I_{GCR} GAIN CONTROL RANGE and I_{Int} – INTEGRATING CURRENT




FIGURE 12 - CVSD WAVEFORMS






FIGURE 13 - BLOCK DIAGRAM OF THE CVSD DECODER



MC3417, MC3517, MC3418, MC3518

FIGURE 14 — 16 kHz SIMPLEX VOICE CODEC
(Using MC3417, Single Pole Companding and Single Integration)



CIRCUIT DESCRIPTION

The continuously variable slope delta modulator (CVSD) is a simple alternative to more complex conventional conversion techniques in systems requiring digital communication of analog signals. The human voice is analog, but digital transmission of any signal over great distance is attractive. Signal/noise ratios do not vary with distance in digital transmission and multiplexing, switching and repeating hardware is more economical and easier to design. However, instrumentation A to D converters do not meet the communications requirements. The CVSD A to D is well suited to the requirements of digital communications and is an economically efficient means of digitizing analog inputs for transmission.

The Delta Modulator

The innermost control loop of a CVSD converter is a simple delta modulator. A block diagram CVSD Encoder is shown in Figure 11. A delta modulator consists of a comparator in the forward path and an integrator in the feedback path of a simple control loop. The inputs to the comparator are the input analog signal and the integrator output. The comparator output reflects the

sign of the difference between the input voltage and the integrator output. That sign bit is the digital output and also controls the direction of ramp in the integrator. The comparator is normally clocked so as to produce a synchronous and band limited digital bit stream.

If the clocked serial bit stream is transmitted, received, and delivered to a similar integrator at a remote point, the remote integrator output is a copy of the transmitting control loop integrator output. To the extent that the integrator at the transmitting location tracks the input signal, the remote receiver reproduces the input signal. Low pass filtering at the receiver output will eliminate most of the quantizing noise, if the clock rate of the bit stream is an octave or more above the bandwidth of the input signal. Voice bandwidth is 4 kHz and clock rates from 8 kbaud up are possible. Thus the delta modulator digitizes a signal to the analog input to a remote receiver. The only drawback is that the data is ideal for communications networks. When no input at the transmitter, a continuous one zero alternation is transmitted. If the two integrators are made ready, then during any loss of contact the receiver output decays to

CIRCUIT DESCRIPTION (continued)

zero and receive restart begins without framing when the receiver reacquires. Similarly a delta modulator is tolerant of sporadic bit errors. Figure 12 shows the delta modulator waveforms while Figure 13 shows the corresponding CVSD decoder block diagram.

The Companding Algorithm

The fundamental advantages of the delta modulator are its simplicity and the serial format of its output. Its limitations are its ability to accurately convert the input within a limited digital bit rate. The analog input must be band limited and amplitude limited. The frequency limitations are governed by the Nyquist rate while the amplitude capabilities are set by the gain of the integrator.

The frequency limits are bounded on the upper end; that is, for any input bandwidth there exists a clock frequency larger than that bandwidth which will transmit the signal with a specific noise level. However, the amplitude limits are bounded on both upper and lower ends. For a signal level, one specific gain will achieve an optimum noise level. Unfortunately, the basic delta modulator has a small dynamic range over which the noise level is constant.

The continuously variable slope circuitry provides increased dynamic range by adjusting the gain of the integrator. For a given clock frequency and input bandwidth the additional circuitry increases the delta modulator's dynamic range. External to the basic delta modulator is an algorithm which monitors the past few outputs of the delta modulator in a simple shift register. The register is 3 or 4 bits long depending on the application. The accepted CVSD algorithm simply monitors the contents of the shift register and indicates

if it contains all 1s or 0s. This condition is called coincidence. When it occurs, it indicates that the gain of the integrator is too small. The coincidence output charges a single pole low pass filter. The voltage output of this syllabic filter controls the integrator gain through a pulse amplitude modulator whose other input is the sign bit or up/down control.

The simplicity of the all ones, all zeros algorithm should not be taken lightly. Many other control algorithms using the shift register have been tried. The key to the accepted algorithm is that it provides a measure of the average power or level of the input signal. Other techniques provide more instantaneous information about the shape of the input curve. The purpose of the algorithm is to control the gain of the integrator and to increase the dynamic range. Thus a measure of the average input level is what is needed.

The algorithm is required in the receiver and thus the level data is required in the receiver. Because the algorithm only operates on the past serial data, it changes the nature of the bit stream without changing the channel bit rate.

The effect of the algorithm is to compand the input signal. If a CVSD encoder is played into a basic delta modulator, the output of the delta modulator will reflect the shape of the input. If a level of the output will be at an odd level. The level gain of the output is needed to restore the original signal. The problem in the channel is as if it were a standard delta modulator with a constant level gain.

The delta modulator in concert with the CVSD algorithm provides an efficient method for digitizing a voice input in a manner which is especially convenient for digital communications requirements.

APPLICATIONS INFORMATION

CVSD DESIGN CONSIDERATIONS


A simple CVSD encoder using the MC3417 or MC3418 is shown in Figure 14. These ICs are general purpose CVSD building blocks which allow the system designer to tailor the encoder's transmission characteristics to the application. Thus, the achievable transmission capabilities are constrained by the fundamental limitations of delta modulation and the design of encoder parameters. The performance is not dictated by the internal configuration of the MC3417 and MC3418. There are seven design considerations involved in designing these basic CVSD building blocks into a specific codec application.

These are listed below:


1. Selection of clock rate

2. Required number of shift register bits
3. Selection of loop gain
4. Selection of minimum step size
5. Design of integration filter transfer function
6. Design of syllabic filter transfer function
7. Design of low pass filter at the receiver

The circuit in Figure 14 is the most basic CVSD circuit possible. For many applications in secure radio or other intelligible voice channel requirements, it is entirely sufficient. In this circuit, items 5 and 6 are reduced to their simplest form. The syllabic and integration filters are both single pole networks. The selection of items 1 through 4 govern the codec performance.



CVSD CIRCUIT SCHEMATIC



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสาร

MC3417, MC3517, MC3418, MC3518

CVSD DESIGN CONSIDERATIONS (continued)


Layout Considerations

Care should be exercised to isolate all digital signal paths (pins 9, 11, 13, and 14) from analog signal paths (pins 1-7 and 10) in order to achieve proper idle channel performance.

Clock Rate

With minor modifications the circuit in Figure 14 may be operated anywhere from 9.6 kHz to 64 kHz clock rates. Obviously the higher the clock rate the higher the S/N performance. The circuit in Figure 14 typically produces the S/N performance shown in Figure 15. The selection of clock rate is usually dictated by the bandwidth of the transmission medium. Voice bandwidth systems will require no higher than 9600 Hz. Some radio systems will allow 12 kHz. Private 4-wire telephone systems are often operated at 16 kHz and commercial telephone performance can be achieved at 32K bits and above. Other codecs may use bit rates up to 200K bits/sec.

FIGURE 15 - SIGNAL TO NOISE PERFORMANCE OF MC3417 WITH SINGLE INTEGRATION, SINGLE-POLE AND COMPANDING AT 16K BITS - TYPICAL



Shift Register Length (Algorithm)

The MC3417 has a three-bit algorithm and the MC3418 has a four-bit algorithm. For clock rates of 16 kHz and below, the 3-bit algorithm is well suited. For 32 kHz and higher clock rates, the 4-bit system is preferred. Since the algorithm records a fixed past history of the input signal, a longer shift register is required to obtain the same internal history. At 16 bits and below, the 4-bit algorithm will produce a slightly wider dynamic range at the expense of level change response. Basically the MC3417 is designed for low bit rate systems and the MC3418 is intended for high performance, high bit rate system. At bit rates above 64K bits either part will work well.

Selection of Loop Gain

The gain of the circuit in Figure 14 is set by resistor R_x . R_x must be selected to provide the proper integrator step size for high level signals such that the companding ratio does not exceed about 25%. The companding ratio is the active low duty cycle of the coincidence output on pin 11 of the codec circuit. Thus the system gain is dependent on:

1. The maximum level and frequency of the input signal.
2. The transfer function of the integration filter.

For voice codecs the typical input signal is taken to be a sine wave at 1 kHz of 0 dBm level. In practice, the useful dynamic range extends about 6 dB above the design level. In any system the companding ratio should not exceed 30%.

To calculate the required loop size current, we must describe the transfer characteristics of the integration filter. In the basic circuit of Figure 14, a single pole of 160 Hz is used.

$$R = 10 \text{ k}\Omega, C = 0.1 \mu\text{F}$$

$$\frac{V_o}{V_i} = \frac{1}{C(S + 1/RC)} = \frac{K}{S + \omega_0}$$

$$\omega_0 = 2\pi f$$

$$10^3 = 2\pi f$$

$$f = 159.2 \text{ Hz}$$

Note that the integration filter produces a single-pole response from 300 to 3 kHz. The current required to move the integrator output a specified voltage from zero is simply:

$$I_i = \frac{V_o}{R} = \frac{C \Delta V_o}{\Delta t}$$

Now a 0 dBm sine wave has a peak value of 1.0954 volts. In 1/2 of a cycle of a sine wave centered around the zero crossing, the sine wave changes by approximately its peak value. The CVSD step should trace that change. The required current for a 0 dBm 1 kHz sine wave is:

$$I_i = \frac{1.1 \text{ V}}{2(10 \text{ k}\Omega)} = \frac{0.1 \mu\text{F}(1.1)}{0.125 \text{ ms}} = 0.935 \text{ mA}$$

The maximum voltage across R_i when maximum slew is required is:

$$\frac{1.1 \text{ V}}{2}$$

Now the voltage range of the syllabic filter is the power supply voltage, thus:

$$R_x = 0.25 \cdot V_{CC} \cdot \frac{1}{0.935 \text{ mA}}$$

A similar procedure can be followed to establish the proper gain for any input level and integration filter type.

MC3417, MC3517, MC3418, MC3518

CVSD DESIGN CONSIDERATIONS (continued)

Minimum Step Size

The final parameter to be selected for the simple codec in Figure 14 is idle channel step size. With no input signal, the digital output becomes a one-zero alternating pattern and the analog output becomes a small triangle wave. Mismatches of internal currents and offsets limit the minimum step size which will produce a perfect idle channel pattern. The MC3417 is tested to ensure that a 20 mVp-p minimum step size at 16 kHz will attain a proper idle channel. The idle channel step size must be twice the specified total loop offset if a one-zero idle pattern is desired. In some applications a much smaller minimum step size (e.g., 0.1 mV) can produce quiet performance without providing a 1-0 pattern.

To set the idle channel step size, the value of R_{min} must be selected. With no input signal, the slope control algorithm is inactive. A long series of ones or zeros never occurs. Thus, the voltage across the syllabic filter capacitor (C_S) would decay to zero. However, the voltage divider of R_S and R_{min} (see Figure 14) sets the minimum allowed voltage across the syllabic filter capacitor. That voltage must produce the desired ramps at the analog output. Again we write the filter input current equation:

$$I_i = \frac{V_o}{R} + C \frac{dV_o}{dt}$$

INCREASING CVSD PERFORMANCE

Integration Filter Design

The circuit in Figure 14 uses a single-pole integration network formed with a 0.1 μ F capacitor and a 10 k Ω resistor. It is possible to improve the performance of the circuit in Figure 14 by 1 or 2 dB by using a two-pole integration network. The improved circuit is shown.

The first pole is still placed below 300 Hz to provide the 1/5 voice content curve and a second pole is placed somewhere above the 1 kHz frequency. For telephony circuits, the second pole can be placed above 1.8 kHz to exceed the 1633 touchtone frequency. In other communication systems, values as low as 1 kHz may be selected. In general, the lower in frequency the second pole is placed, the greater the noise improvement. Then, to ensure the encoder loop stability, a zero is added to keep the phase shift less than 180°. This zero should be placed slightly above the low-pass output filter break frequency so as not to reduce the effectiveness of the second pole. A network of 235 Hz, 2 kHz and 5.2 kHz is typical for telephone applications while 160 Hz, 1.2 kHz and 2.8 kHz might be used in voice only channels. (Voice only channels can use an output low-pass filter which breaks at about 2.5 kHz.) The two-pole network in Figure 16 has a transfer function of:

For values of V_o near $V_{CC}/2$ the V_o/R term is negligible; thus

$$I_i = C_S \frac{dV_o}{dt}$$

where ΔT is the clock period and ΔV_o is the desired peak-to-peak value of the idle output. For a 16K-bit system using the circuit in Figure 14

$$I_i = \frac{0.1 \mu\text{F} \cdot 20 \text{ mV}}{62.5 \mu\text{s}} = 33 \mu\text{A}$$

The voltage on C_S which produces a 33 μ A current is determined by the value of R_x .

$$I_i R_x = V_{Smin}; \text{ for } 33 \mu\text{A}, V_{Smin} = 41.6 \text{ mV}$$


In Figure 14 R_S is 18 k Ω . That selection is discussed with the syllabic filter considerations. The voltage divider of R_S and R_{min} must produce an output of 41.6 mV.

$$V_{CC} \frac{R_S}{R_S + R_{min}} = V_{Smin} \quad R_{min} = 2.4 \text{ M}\Omega$$

Having established these four parameters — clock rate, number of shift register bits, loop gain and minimum step size — the encoder circuit in Figure 14 will function at near optimum performance for input levels around 0 dBm.

$$\frac{V_o}{I_i} = \frac{R_0 \left(1 + \frac{R_1}{R_2} \right)}{R_2 C_2 (R_0 + R_1) \left(s + \frac{1}{R_0 + R_1 C_1} \right) s + \left(\frac{1}{R_2 C_2} \right)}$$

FIGURE 16 — IMPROVED FILTER CONFIGURATION



These component values are for the telephone channel circuit poles described in the text. The $R_2 \cdot C_2$ product can be provided with different values of R and C . R_2 should be chosen to be equal to the termination resistor on pin 1.

MC3417, MC3517, MC3418, MC3518

INCREASING CVSD PERFORMANCE (continued)

Thus the two poles and the zero can be selected arbitrarily, as long as the zero is at a higher frequency than the first pole. The values in Figure 16 represent one implementation of the telephony filter requirement.

The selection of the two-pole filter network effects the selection of the loop gain value and the minimum step size resistor. The required integrator current for a given change in voltage now becomes:

$$I_i = \frac{V_o}{R_0} + \left(\frac{R_2 C_2}{R_0} + \frac{R_1 C_1}{R_0} + C_1 \right) \frac{\Delta V_o}{\Delta T}$$

$$\left(R_2 C_2 C_1 + \frac{R_1 C_1 R_2 C_2}{R_0} \right) \frac{\Delta V_o^2}{\Delta T^2}$$

The calculation of desired gain resistor R_x then proceeds exactly as previously described.

Syllabic Filter Design

The syllabic filter in Figure 14 is a simple single-pole network of $18 \text{ k}\Omega$ and $0.33 \mu\text{F}$. This produces a 6.0 ms time constant for the averaging of the coincidence output signal. The voltage across the capacitor determines the integrator current which in turn establishes the step size. The integrator current and the resulting step size determine the companding ratio and the S/N performance. The companding ratio is defined as the voltage across C_1/V_{CC} .

The S/N performance may be improved by modifying the voltage to current transformation produced by R_x . If different portions of the total R_x are shunted by diodes, the integrator current can be other than $(V_{CC} - V_s)/R_x$. These breakpoint curves must be designed experimentally for the particular system application. In general, one would wish that the current would double with input level. To design the desired curve, supply current to pin 4 of the codec from an external source. Input a signal level and adjust the current until the S/N performance


is optimum. Then record the voltage level versus the current. Repeat this for all desired signal levels. Then derive the resistor-diode network which produces that curve on a curve tracer.

Once the network is designed with the curve tracer, it is then inserted in place of R_x in the circuit and the forced optimum noise performance will be achieved from the active syllabic algorithm.

Diode breakpoint networks may be very simple or moderately complex and cover the dynamic range of any codec. In this case, the above is a typical high performance telephony codec.

Typical resistor-diode networks are shown in Figure 17.

FIGURE 17 - RESISTOR-DIODE NETWORKS



If the performance of more complex diode networks is desired, the circuit in Figure 18 should be used. It simulates the companding characteristics of nonlinear R_x elements in a different manner.

Output Low Pass Filter

A low pass filter is required at the receiving circuit output to eliminate quantizing noise. In general, the lower the bit rate, the better the filter must be. The filter in Figure 20 provides excellent performance for 12 kHz to 40 kHz systems.

TELEPHONE CARRIER QUALITY CODEC USING MC3418

Two specifications of the integrated circuit are specifically intended to meet the performance requirements of commercial telephone systems. First, slope polarity switch current matching is laser trimmed to guarantee proper idle channel performance with 5 mV minimum step size and a typical 1% current match from $15 \mu\text{A}$ to 3 mA . Thus a 300 to 1 range of step size variation is possible. Second, the MC3418 provides the four-bit algorithm currently used in subscriber loop telephone systems. With these specifications and the circuit of Figure 18, a telephone quality codec can be mass produced.

The circuit in Figure 18 provides a 30 dB S/Nc ratio over 50 dB of dynamic range for a 1 kHz test tone at a 37.7 K bit rate. At 37.7 K bits, 40 voice channels may be multiplexed on a standard 1.544 megabit T1 facility. This codec has also been tested for 10^{-7} error rates with asynchronous and synchronous data up to 2400 baud and for reliable performance with DTMF signaling. Thus, the design is applicable in telephone quality subscriber loop carrier systems, subscriber loop concentrators and small PABX installations.

MC3417, MC3517, MC3418, MC3518

FIGURE 3 - INPUT BIAS CURRENTS, ANALOG COMPARATOR OFFSET VOLTAGE AND CURRENT




FIGURE 4 - INTEGRATOR AMPLIFIER OFFSET VOLTAGE AND CURRENT




FIGURE 5 - V/I CONVERTER OFFSET VOLTAGE, V_{IO} and V_{IOX}






FIGURE 6 - DYNAMIC INTEGRATING CURRENT MATCH



MC3417, MC3517, MC3418, MC3518

FIGURE 21 - FULL DUPLEX/32K BIT CVSD VOICE CODEC USING MC3517/18 AND MC3417/18 OP AMP



Codec Components

- Rx1, Rx2 - 20 k Ω
- Rx3, Rx4 - 2.2 k Ω
- Rx5, Rx6 - 100 k Ω
- Rx7, Rx8 - 20 k Ω
- Rx9 - 1 k Ω
- Rx10, Rx11 - 5 M Ω (MC3417)
- Minimum step size = 20 mV
- Rx12, Rx13 - 10 M Ω (MC3418)
- Minimum step size = 6 mV

- Cx1, Cx2 - 0.05 μ F
- Cx3, Cx4 - 0.05 μ F

- 2 MC3417 for MC3418
- 1 MC3403 for MC3403

Note: All Res 5%
All Cap 5%

Input Filter Specifications

- 12 dB/Octave Roll-off above 3.3 kHz
- 6 dB/Octave Roll-off below 50 Hz

Output Filter Specifications

- Break Frequency = 0.3 kHz
- Stop Band = 9 kHz
- Stop Band Atten = 90 dB
- Roll-off = 40 dB/Octave

Filter Components

- R1 - 980 Ω
- R2 - 72 k Ω
- R3 - 72 k Ω
- R4 - 63.46 k Ω
- R5 - 157 k Ω
- R6 - 365.6 k Ω
- R7 - 1.645 M Ω
- R8 - 72 k Ω
- R9 - 72 k Ω
- R10 - 29.5 k Ω
- R11 - 72 k Ω
- C1 - 0.3 μ F
- C2 - 837 pF
- C3 - 226 pF
- C4 - 1000 pF
- C5 - 222 pF
- C6 - 77 pF
- C7 - 35 pF
- C8 - 857 pF
- C9 - 536 pF

Note: All Res 0.1% to 1%
All Cap 1.0%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ขอสงวนสิทธิ์ให้ท่านสามารถนำเอกสารนี้ไปใช้
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกกรณี

MC3417, MC3517, MC3418, MC3518


COMPARATIVE CODEC PERFORMANCE

The salient feature of CVSD codecs using the MC3517 and MC3518 family is versatility. The range of codec complexity, tradeoffs and bit rate is so wide that one cannot grasp the interdependency of parameters for voice applications in a few pages.

Design of a specific codec must be tailored to the digital channel bandwidth, the analog bandwidth, the quality of signal transmission required and the cost objectives. To illustrate the choices available, the data in Figure 22 compares the signal-to-noise ratios and dynamic range of various codec design options at 32K bits. Generally, the relative merits of each design feature will remain intact in any application. Lowering the bit rate will reduce the dynamic range and noise performance of all techniques. As the bit rate is increased, the overall performance of each technique will improve and the need for more complex designs diminishes.

Non-voice applications of the MC3517 and MC3518 are also possible. In those cases, the signal bandwidth and amplitude characteristics must be defined before the specification of codec parameters can begin. However, in general, the design can proceed along the lines of the voice applications shown here, taking into account the different signal bandwidth requirements.

FIGURE 22 - COMPARATIVE CODEC PERFORMANCE - SIGNAL TO NOISE RATIO FOR 1 kHz TEST TONE



These curves demonstrate the improved performance obtained with several codec designs of varying complexity.

- Curve a - Complex companding and double integration (Figure 18 - MC3418)
- Curve b - Double integration (Figure 21 using Figure 6 - MC3418)
- Curve c - Single integration (Figure 21 - MC3418) with 6 mV step size
- Curve d - Single integration (Figure 21 - MC3417) with 25 mV step size

THERMAL INFORMATION

The maximum power consumption an integrated circuit can tolerate at a given operating ambient temperature, can be found from the equation

$$PD(T_A) = \frac{T_{J(max)} - T_A}{R_{\theta JA} (Typ)}$$

Where: PD(T_A) = Power Dissipation allowable at a given operating ambient temperature. This must be greater than the sum of the products of the supply

voltages and supply currents at the worst-case operating condition.

T_{J(max)} = Maximum Operating Junction Temperature (°C) in the Maximum Rating Section

T_A = Maximum Desired Operating Ambient Temperature

R_{θJA}(Typ) = Typical Thermal Resistance Junction to Ambient

กิตติกรรมประกาศ

ปริญญาโทเล่มนี้ สำเร็จลงได้ ต้องขอขอบคุณ ผศ. นิกร สุขุมตันติ อาจารย์
ภาควิชาเทคนิคอุตสาหกรรมทุกท่าน และเพื่อน ๆ ที่ให้คำชี้แนะในการสร้างและแก้ไขปัญหาต่าง ๆ
ให้สำเร็จลุล่วงไปได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

- 1 MOTOROLA TELECOMMUNICATIONS DEVICE DATA, 1985
- 2 วารสารเซมิคอนดักเตอร์ อิเล็กทรอนิกส์ เล่มที่ 78, 81, 83, 84 และ 85, 1990



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

878780