

ตามในช่วงที่ เริ่มต้น เข้าสู่การทำงานในบัสไซเคิลของ 8088 นี้ จะมีการทวนวง เวลาออกไปเท่ากับช่วงเวลาของคล็อก 2 ลุค เพื่อให้การทำงานในบัสไซเคิลต่อ จากที่ทำค้างอยู่นั้นสามารถเกิดขึ้นได้ทันที

ขั้นตอนต่าง ๆ ที่ได้กล่าวมานี้เป็นขั้นตอนการทำงานที่เกิดขึ้นในการทำ ขบวนการ DMA ใน IBM/PC ซึ่งจะสังเกตได้ว่าภายใน IBM/PC นั้น ใช้วงจรสร้าง Wait-State ในการทำขบวนการ DMA ทั้งนี้เนื่องจากภายใน IBM/PC จะใช้งาน 8088 ในโหมด Maximum ซึ่งไม่มีขา HOLD และ HOLDA และยังคงจำเป็นต้องใช้ขา RDQ/GT สำหรับการใช้งานร่วมกับ Co-Processor ด้วย

4.4 การอ้างแอดเดรสของ 8237A-5

จากลักษณะการจัดเรียงขาของ 8237A-5 ที่ได้กล่าวถึงในตอนต้น จะเห็นว่าจำนวนขาที่เป็นบัสแอดเดรสของ 8237A-5 จะมีเพียง 8 ขา คือ A0-A7 โดยที่ขา A0-A7 เป็นแบบ Bi-Directional ซึ่งจะใช้เป็นอินพุตเมื่อ CPU ต้องการจะติดต่อกับรีจิสเตอร์ภายในของ 8237A-5 แต่ในระหว่างที่ 8237A-5 สร้างขบวนการ DMA เพื่อช่วยในการส่งผ่านข้อมูลระหว่างหน่วยความจำกับอุปกรณ์ ภายนอก (หรือระหว่างหน่วยความจำ) อยู่นั้น ขา A0-A3 จะถูกใช้เป็นเอาต์พุตร่วม กับ A4-A7 ในการอ้างแอดเดรสของหน่วยความจำที่เกี่ยวข้อง ซึ่งจะเห็นได้ว่าไม่ เพียงพอที่จะอ้างแอดเดรสได้ครบทั้ง 64 Kbyte ดังนั้น 8237A-5 จึงอาศัยวิธีการวัด ดิเพิล็กซ์ค่าแอดเดรส 8 บิตบนที่เหลือ คือ A8-A15 ออกมาบนขา DBO-DB7 ของ 8237A-5 โดย 8237A-5 จะใช้ช่วงเวลาของคล็อก S1 ในแต่ละบัสไซเคิลใน การส่งค่าแอดเดรส 8 บิตบนออกมาบนขา DBO-DB7 เพื่อส่งให้กับอุปกรณ์ที่ทำหน้าที่ แลทซ์ค่าแอดเดรส 8 บิตบนนี้ออกมาบนบัสแอดเดรสของระบบ โดยขอบขาลงของสัญญาณจากขา ADSTB (ขา Address Strobe; ขา 8 ของ 8237A-5) จะถูกใช้สำหรับควบคุมให้อุปกรณ์นี้ทำการแลทซ์ค่าแอดเดรส A8-A15 ซึ่ง 8237A-5 ส่งออกมาบนขา DBO-DB7 นี้ออกมาบนบัสแอดเดรสของระบบ ด้วยวิธีการเช่นนี้จะเห็นว่าค่า แอดเดรสทั้ง 16 บิตคือ A0-A15 จะถูกส่งออกมาบนบัสแอดเดรสได้ โดยไม่จำเป็นต้องเพิ่มจำนวนของ 8237A-5 เลย

สำหรับในกรณีที่ 8237A-5 ทำงานในแบบ Block หรือ Demand Transfer ซึ่งมีการส่งผ่านข้อมูลเข้าหรือออกจากหน่วยความจำเป็นจำนวนมากนั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาติให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8237A-5 จะต้องทำการส่งค่าแอดเดรสของหน่วยความจำที่เกี่ยวข้องออกมาบนบัสแอดเดรสอย่างต่อเนื่องกัน ซึ่งโดยทั่วไปแล้วค่าแอดเดรสในส่วนที่อยู่ใน 8 บิตบนคือ A8-A15 นั้น จะไม่เปลี่ยนแปลงมากนัก กล่าวคือ ค่าแอดเดรสในบิต A8-A15 จะถูกเปลี่ยนแปลงเฉพาะกรณีที่มีการเปลี่ยนแปลงค่าแอดเดรสในบิตที่มีการทด (Carry) หรือ ยืม (Borrow) จากแอดเดรสบิต A7 ให้กับแอดเดรสบิต A8 เช่นกรณีที่ว่าแอดเดรสเปลี่ยนจาก 00FFH เป็น 0100H เท่านั้น ดังนั้นเพื่อเป็นการลดเวลาที่ใช้ในแต่ละบัสไบต์เคิลที่เกี่ยวข้องกับการส่งผ่านข้อมูลในกรณีของ Block หรือ Demand Transfer ลง


8237A-5 จึงจะทำการสร้างบัสไบต์เคิลในช่วงของคล็อก S1 (ช่วงเวลาที่ 8237A-5 ส่งข้อมูลคือ แอดเดรสบิต A8-A15 ให้กับวงจรเลขทศภายนอกเฉพาะในกรณีที่มีการเปลี่ยนแปลงค่าแอดเดรสในบิตที่กระทบต่อแอดเดรสบิต A8-A15 เท่านั้น ซึ่งจะเห็นได้ว่าคล็อก S1 จะถูกสร้างขึ้นเมื่อมีการส่งผ่านข้อมูลทุก ๆ 256 ไบต์แทนที่จะถูกสร้างขึ้นในการส่งผ่านข้อมูลทุก ๆ ไบต์ ดังนั้นจึงสามารถที่จะลดจำนวนคล็อกลงได้ 255 ลูกในการส่งผ่านข้อมูลด้วยวิธี Block หรือ Demand Transfer ทุก ๆ 256 ไบต์ แต่ดังที่ได้กล่าวไว้ข้างต้นแล้วว่าในระบบของ IBM/PC นั้น ไม่สามารถที่จะโปรแกรมให้ 8237A-5 ทำการส่งผ่านข้อมูลหลาย ๆ ไบต์ในครั้งเดียวได้ ดังนั้นในการส่งผ่านข้อมูลโดยการให้ขบวนการ DMA ในทุกไบต์จะมีช่วงเวลาของคล็อก S1 ถูกสร้างขึ้นด้วยเสมอ

ภายในระบบของ IBM/PC นั้นใช้ CPU เบอร์ 8088 ที่อ้างแอดเดรสของหน่วยความจำได้ถึง 1 Mbyte (Megabyte) ซึ่งมากเกินกว่าที่ 8237A-5 จะอ้างถึงได้ ดังนั้นภายใน IBM/PC จึงอาศัยวิธีการทางฮาร์ดแวร์เข้าช่วยในการสร้างแอดเดรส 4 บิตบนที่เหลือ คือ A16-A19 โดยเรียกว่า Page Register ซึ่งการเขียนหรืออ่านข้อมูล (แอดเดรส 4 บิต บน) จาก Page Register นี้ จะทำได้โดยการเขียนหรืออ่านข้อมูลผ่านทางพอร์ต I/O ของ IBM/PC 3 พอร์ต สำหรับแชนแนลทั้ง 3 แชนแนล (แชนแนล 1, 2, 3) ดังในรูปข้างบน ข้อมูลที่เก็บอยู่ใน Page Register นี้จะถูกส่งออกมายังเส้นแอดเดรส 8 บิตบนของบัสแอดเดรส เมื่อ 8237A-5 ตอบสนองต่อการขอ DMA (สัญญาณ DACK แอดทีฟ) ที่เกิดขึ้น โดยถ้า 8237A-5 ทำการตอบสนองให้กับการขอ DMA

แชนแนล	แอดเดรสของพอร์ท I/O
1	0083H
2	0081H
3	0082H

รูปที่ 4.16

ในแชนแนลใด Page Register ก็ส่งแอดเดรส 4 บิตของแชนแนลนี้ ออกมาบนบัสแอดเดรส เมื่อประกอบกับแอดเดรส 16 บิตที่ 8237A-5 ส่งออกมาแล้ว ก็จะครบทั้ง 20 บิตพอดี



รูปที่ 4.17 แสดงถึงการประกอบกันของแอดเดรส 4 บิตจาก Page Register

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวอย่างเช่นถ้าเราโปรแกรม Page Register โดยการให้คำสั่ง OUT ส่งข้อมูล OAH ให้กับพอร์ท 0081H (แชนแนล 2) เมื่อ 8237A-5 ทำการตอบสนองต่อการขอ DMA ให้กับแชนแนลที่ 2 นี้ สัญญาณ DACK2 จะแอดที่พซึ่งจะทำให้ Page Register ส่งค่าแอดเดรส 4 บิตที่เราโปรแกรมไว้ ซึ่งในกรณีนี้คือ OA ในฐานะ 16 ออกมาจากแอสแอดเดรส A16-A19 ของบัสแอดเดรส เมื่อประกอบกับแอดเดรส 16 บิตที่ 8237A-5 ส่งออกมาแอสแอดเดรสแล้ว จะได้เป็นแอดเดรส 20 บิต ดังนี้



อย่างไรก็ตามสิ่งสำคัญสิ่งหนึ่งที่จะต้องคำนึงถึงในการโปรแกรม Page Register ก็คือ Page Register นี้เป็นรีจิสเตอร์ขนาด 4 บิต ซึ่งจะทำให้ข้อมูลที่ส่งให้กับ Page Register ถูกใช้งานเพียง 4 บิตคือ บิต D0-D3 เท่านั้น ดังนั้นการส่งข้อมูล OAH, 1AH, 2AH, ... นั้นจะให้ผลเหมือนกัน คือ แอดเดรส 4 บิตที่ Page Register ส่งออกมาแอสแอดเดรสจะเป็น OAH ในฐานะสิบหก

4.5 ประสิทธิภาพในขบวนการ DMA

อัตราในการส่งผ่านข้อมูลในขบวนการ DMA และ ช่วงเวลาที่สูญเสียไปก่อนที่ 8237A-5 จะเริ่มต้นการส่งผ่านข้อมูลในขบวนการ DMA ซึ่งเป็นสิ่งที่เราจะต้องคำนึงถึงเสมอในการออกแบบวงจรอินเทอร์เฟสที่จำเป็นต้องให้ขบวนการ DMA และต้องการความรวดเร็วในการตอบสนองต่อการขอ DMA รวมทั้งอัตราเร็วในการส่งผ่านข้อมูลที่ส่งผลด้วย

4.6 อัตราสูงสุดในการส่งผ่านข้อมูลโดยใช้ DMA

โดยทั่วไปแล้วในแต่ละบัสไมโครโปรเซสเซอร์ที่ถูกสร้างขึ้นในขบวนการ DMA นั้น จะใช้ช่วงเวลาเท่ากับช่วงเวลาของคล็อกจำนวน 5 ลูก คือ S0-S4 แต่สำหรับในระบบของ IBM PC นั้นจะเพิ่มจำนวนคล็อกขึ้นอีก 1 ลูกโดยอัตโนมัติ ซึ่งคล็อกที่เพิ่มเข้ามานี้ จะแทรกอยู่ระหว่างคล็อก S3 และ S4 โดยจะเรียกว่า Sw สำหรับ Sw นี้ถูก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาติให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เป็นเพิ่มเข้ามาเพื่อเพิ่มช่วงเวลาในการรับ/ส่งข้อมูลระหว่างหน่วยความจำกับอุปกรณ์
ภายนอกให้มากขึ้น ทั้งนี้เพื่อป้องกันปัญหาที่อาจจะเกิดขึ้นได้จากการที่หน่วยความจำ
หรืออุปกรณ์ภายนอกทำงานไม่ทัน ดังนั้นสำหรับใน IBM/PC จะใช้ช่วงเวลาในบัสไซ-
เคิลในขบวนการ DMA เท่ากับช่วงเวลาของคล็อก 6 ลูก คือ S0-S3, S_w และ S4
และเนื่องจากคาบเวลาของคล็อก 1 ลูก จะประมาณ 210 nanosec. ดังนั้นในแต่ละ
บัสไซเคิลในขบวนการ DMA ของ IBM PC จะใช้เวลาประมาณ 1.26 usec.

ภายใน IBM PC จะทำการโปรแกรมให้ 8237A-5 ทำงานในโหมด
Single Transfer ซึ่งในระหว่างบัสไซเคิลของขบวนการ DMA จะถูกแทรกด้วยบัส
ไซเคิลของ 8088 1 ไซเคิล โดยที่บัสไซเคิลของ 8088 จะใช้ช่วงเวลาโดยทั่วไป
เท่ากับช่วงเวลาของคล็อก 4 ลูก หรือประมาณ 840 nanosec. ดังนั้นจึงจำเป็นต้อง
ต้องรวมช่วงเวลาที่เสียไปสำหรับบัสไซเคิลของ 8088 นี้กับช่วงเวลาของบัสไซเคิล
(ในขบวนการ DMA) ในการส่งผ่านข้อมูลด้วย

บทที่ 5


การคำนวณและการสร้าง

เมื่อเราต้องการให้จอมอนิเตอร์แสดงภาพในแนวนอนและแนวตั้งเท่ากับ 512×512 จุดภาพ(pixel) ซึ่งโดยปกติแล้วการสแกนภาพของโทรทัศน์ระบบยูโรปจะสแกนในแนวนอน 625 line แต่ในโครงงานนี้ต้องการแค่เพียง 512 line เท่านั้น ซึ่งจะเห็นได้ว่าภาพที่ได้จากการสแกนนี้จึงไม่เต็มจอ ฉะนั้นเราจึงมีหลักการในการคำนวณและสร้างวงจรเพื่อที่จะให้การสแกนผลภาพอยู่กึ่งกลางจอภาพดังนี้



รูปที่ 5.1 การสแกนของลำแสงอิเล็กตรอนเนื่องจากขดลวดแม่เหล็ก 512×512 pixel

1. วัดสัญญาณจากกล้องวิดีโอ แล้วเทียบกับสัญญาณมาตรฐาน ในโครงงานนี้ใช้กล้องวิดีโอ ยี่ห้อ SONY รุ่น CCD-M8E ซึ่งสามารถวัดสัญญาณภาพโดยใช้ Oscilloscope ได้ดังรูปที่ 10



รูปที่ 5.2 สัญญาณทางด้านแนวนอนหรือสัญญาณใน 1 line

เอกสารนี้เป็นเอกสารที่สวทช.จัดทำขึ้นเพื่อการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. นำความถี่ทางด้านแนวนอน(Horizotal Frequency) มาทำการคำนวณเพื่อหาค่าความถี่ Oscillate ซึ่งจากทฤษฎีแล้วความถี่ Oscillate ประมาณ 8 MHz ($15,265 \times 512$)

จากลัญจภาพที่วัดได้ในโครงงานนี้ 1 line หรือความถี่ทางแนวนอน มีค่าเท่ากับ 18,751.17 Hz ($1/53.33 \text{Microsec}$) ฉะนั้นถ้าสแกน 512 line จะมีความถี่เท่ากับ 9.6 MHz

โครงงานนี้ใช้ Crystal ขนาด 21.792 MHz เป็นตัวกำเนิดความถี่ เมื่อนำไปเข้า Counter ทาร 2 แล้ว จะได้ความถี่ที่นำไปใช้เท่ากับ 10.896 MHz


จากรูปที่ 9 เมื่อความถี่ 18,751.17 Hz คือการสแกนภาพ 1 line ถ้าความถี่ที่ใช้มีค่า 10.892 MHz จะต้องมีการสแกนถึง 581.08 line จากค่าที่ได้จะเห็นว่าเมื่อใช้ความถี่ 10.892 MHz จะทำให้การสแกนทางแนวนอนเกินจากค่าที่กำหนดประมาณ 70 line ($581.08 - 512$) ซึ่งสามารถเว้นขอบซ้ายขวาได้ข้างละ 35 line หรือจุดภาพ(ดูรูปที่ 5.3)



รูปที่ 5.3 ภาพการสแกนหน้าจอโทรทัศน์

ในการสแกนภาพของโทรทัศน์ระบบยุโรป มีเส้นสแกน 625 เส้น/ภาพ(2 ฟิลด์) แต่ที่เราต้องการคือ 512 เส้น/ภาพ เพราะฉะนั้นจะมีพื้นที่ว่าง 113 เส้น สำหรับการนำข้อมูลที่อยู่ในหน่วยความจำมาสแกนภาพ สามารถสแกนได้ฟิลด์เดียว ฉะนั้นจะมีพื้นที่ที่ไม่ใช้ในการสแกนเท่ากับ 56.5 เส้น ซึ่งสามารถทำการเว้นขอบบนและขอบล่างได้ข้างละ 28.25 เส้น(ดูรูปที่ 5.3)

3. เมื่อใช้ความถี่ Oscillate ขนาด 10.896 MHz การรับส่งข้อมูลแต่ละครั้ง จะต้องใช้เวลา ประมาณ 92 nanosec ($1/10.896\text{MHz}$) ดังนั้นการกำหนดค่า RAM นั้น จะต้องกำหนดโดยค่าเวลาที่ใช้ในการเขียนและอ่านต้องไม่ต่ำกว่า 92 nanosec ซึ่งในโครงการนี้เราใช้ RAM เบอร์ 4464 ซึ่งใช้เวลาในการเขียนและอ่าน 200 nanosec



รูปที่ 3.4 การเขียนหรืออ่านข้อมูล 1 cycle

ในการออกแบบการเขียนข้อมูลลงใน RAM ขนาด 8 บิต (RAM # 4464 มีขนาด 4 บิต จะต้องใช้ 2 ตัว เพื่อให้ได้ 8 บิต) จำนวน 4 ชุด จะต้องใช้ Latch เพื่อช่วยในการคงสถานะของข้อมูลไว้จำนวน 4 ชุดด้วย ในโครงการนี้เราใช้ Latch # 374 ช่วยในการเขียนข้อมูลเข้าไปใน RAM และใช้เบอร์ 373 เพื่อช่วยในการนำข้อมูลออกจาก RAM เพื่อเข้าสู่ Data Bus และจะเป็น Buffer ให้กับ RAM ด้วย

การเปรียบเทียบ การใช้ RAM ชนิด Static และ Dynamic

RAM ชนิด Static

จากราคาในท้องตลาดแล้ว RAM ชนิด Static ที่มีความจุขนาด 32 Kbyte จะมีราคาขาย 500 บาทต่อตัว ซึ่งถ้า RAM ที่มีขนาดความจุสูงขึ้น ราคาขายก็จะสูงขึ้นเช่นกัน เมื่อต้องการ RAM ที่มีหน่วยความจำขนาด 256 Kbyte ก็จะต้องใช้ RAM ถึง 8 ตัว ดังนั้นต้องใช้ต้นทุนถึง 4,000 บาท และ RAM ชนิดนี้ จะต้องใช้ Address line อย่างน้อย 16 เส้น ในการเขียนและอ่านแต่ละครั้ง ใช้ Access time 60 nanosec

RAM ชนิด Dynamic

จากราคาขายในท้องตลาดแล้ว RAM ชนิด Dynamic ที่มีขนาดความจุ 64 Kbyte 4 Bit จะมีราคาขายตัวละ 100 บาท ซึ่งถ้าต้องการหน่วยความจำที่มีขนาด 256 Kbyte 8 Bit แล้ว จะต้องใช้ RAM 8 ตัว ดังนั้นต้องใช้ต้นทุนเพียงแค่ 800 บาทเท่านั้น และ RAM ชนิดนี้ จะต้องใช้ Address line อย่างน้อย 8 เส้น ในการอ่านและเขียนแต่ละครั้ง ใช้ Access time 200 nanosec

ข้อดีข้อการใช้ RAM ชนิด Dynamic

- ความหนาแน่นต่อการเก็บข้อมูลมีมากกว่า
- ขนาดของ RAM ชนิดนี้จะเล็กกว่าแบบ Static ในขณะที่มีความจุเท่ากัน
- ราคาถูกกว่า ในขณะที่ความจุเท่ากัน

ข้อเสียของ RAM ชนิด Dynamic

- การนำไปใช้งานจะมีวงจรที่ยุ่งยากกว่า
- ความเร็วในการอ่านและเขียนข้อมูลจะช้ากว่า
- ต้องมีการ Refresh ข้อมูลอยู่ตลอดเวลา คือในตำแหน่งของ Row Address จะต้องมีการ Refresh ทุกๆ 4 ms

ข้อที่เหมาะสมกับการใช้ Dynamic RAM


- Dynamic RAM เหมาะกับงานที่ใช้ Memory Area ขนาดใหญ่ เช่น Main Board Computer เป็นต้น
- ตัว RAM ชนิดนี้จะมีขนาดเล็ก ฉะนั้นจึงใช้พื้นที่ในการวาง RAM สะดวกและเล็กกว่า Static RAM ในขณะที่มีหน่วยความจำเท่ากัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของ Dynamic RAM 4464

RAM # 4464 เป็น RAM ขนาด 4 บิต ที่มีความเร็วในการทำงานสูง และสามารถเก็บข้อมูลได้ $65,536 * 4$ Bit ซึ่งใน RAS จะมี Access Time สูงสุดถึง 120,150 และ 200 nanosec และจะมีค่า Power ในการทำงานเท่ากับ 125 mW และในขณะ Standby เท่ากับ 17.5 mW


ใน Address line จะมี Row Address 8 line ซึ่งสามารถอ้างตำแหน่งได้ 256 ตำแหน่ง และใน Column Address จะมี 8 line เช่นกัน ดังนั้นสามารถอ้าง Address รวมได้ $256 * 256 = 65,536$ Address ซึ่งจะมี Data input 4 line สามารถเก็บข้อมูลครั้งละ 4 Bit



รูปที่ 5.5 functional block diagram of dynamic ram # 4464

ในการอ้าง Address จะใช้สัญญาณ RAS (Row Address Stobe) เป็นสัญญาณในการ Stobe Row Address และสัญญาณ CAS (Column Address Stobe) จะเป็นสัญญาณในการ Stobe column Address การ Stobe จะให้ Pulse ขาลง ของ RAS และ CAS ซึ่งจะทำงานสัมพันธ์กับ Address ใน Address line

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.6 การ Strobe Address

\bar{W} เป็นสัญญาณควบคุมการอ่านหรือเขียน ซึ่งถ้ามีค่าลอจิกเป็น "1" จะเป็นการอ่าน และถ้าลอจิกเป็น "0" ก็จะเป็นการเขียน

\bar{G} เป็นสัญญาณควบคุม Out Put Buffer ของ RAM ซึ่งในขณะที่เขียนจะให้ เป็นลอจิก "1" และในขณะที่อ่านจะให้ เป็นลอจิก "0"


การอ่านและการเขียนเข้าไปใน RAM

จากข้อมูลดิจิทัลที่ได้ เมื่อต้องการจะเก็บข้อมูลเข้าไปใน RAM จะต้องผ่านการคงข้อมูลไว้ โดยใช้ Latch จากข้อมูลใน Data line จะทำการแบ่งออกเป็น 4 ชุด โดยข้อมูลชุดที่ 1 จะเก็บใน RAM ชุดที่ 1 ข้อมูลชุดที่ 2 จะเก็บใน RAM ชุดที่ 2 ทำเช่นนี้จนครบ 4 ชุด แล้วเริ่มต้นใหม่ (ดูรูปที่ 5.7)

ผลที่ได้จากการเขียนแบบนี้ จะทำให้ลดความถี่ในการอ่านและเขียน RAM ซึ่งจะได้มีเวลาที่ทำการอ่านและเขียนได้มากพอสมควร (ค่าคาบเวลา จะมีค่ามากกว่า Access time ของ RAM) ข้อดีของการใช้วิธีนี้ คือ

- สามารถขยายขนาดของการ Sampling Data ได้มากขึ้น
- สามารถใช้ RAM ความเร็วต่ำได้
- มีเวลามากพอในการเขียนและอ่าน RAM

การทำงานของ Latch จะต้องสอดคล้องกับ Clock Pulse ขนาด 10.892 MHz โดย Latch จะทำงานเมื่อ Clock Pulse อยู่ในช่วงขาขึ้นและ oc อยู่ในช่วงลอจิก "0" ซึ่ง Latch ทั้ง 4 ตัวจะเปลี่ยนการทำงานตาม Clock Pulse ที่เข้ามา ดูจากรูป Timing Diagram (รูปที่ 5.7)



รูปที่ 5.7 Timing Diagram of Latch in

การสร้าง Address line ในการสร้าง Address line ให้ง่ายต่อความจำ นั้น ถ้าหน่วยความจำที่ใช้กับข้อมูลเพียงอย่างเดียวแล้ว เราสามารถสร้างได้โดยไม่ต้องคำนึงค่าอื่นๆจากภายนอกมากนัก แต่หน่วยความจำที่ใช้เกี่ยวกับงานการเก็บข้อมูลภาพ ซึ่งเกิดจากการสแกนของกล้องวีดีโอแล้ว ในการสร้าง Address line จะต้องคำนึงถึงส่วนต่างๆหลายอย่างคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. สัญญาณภาพ ที่ประกอบด้วย สัญญาณซิงค์ทางแนวนอน ซิงค์ทางแนวตั้ง สัญญาณแบล็งค์กึ่ง

2. ภาพหนึ่งเฟรมมีสองฟิลด์ ฟิลด์หนึ่งมีซิงค์แนวนอน 312.5 ลูก และเมื่อหมดหนึ่งฟิลด์จะมีซิงค์แนวตั้งหนึ่งลูก

3. ในการเก็บสัญญาณภาพที่เป็นดิจิทัล จะไม่เก็บสัญญาณส่วนที่เป็นสัญญาณแบล็งค์กึ่งและสัญญาณซิงค์

4. จำนวนจุดที่จะใช้ในการการ Sampling สัญญาณในหนึ่งเส้นทางแนวนอนจะใช้กี่จุด

5. จำนวนเส้นที่จะใช้ทางแนวนอนกับเส้นในหนึ่งฟิลด์

ความถี่ที่เป็น Clock ให้กับ Counter นั้นได้มาจากวงจร Oscillator 21.792 MHz แล้วผ่านวงจรหารสอง ได้ความถี่ 10.892 MHz ซึ่งความถี่นี้ป้อนให้กับ A/D ด้วย การคำนวณค่าต่างๆ ที่ใช้ในการสร้าง Counter Address line มีดังนี้

- สัญญาณซิงค์ทางแนวตั้งที่มีความถี่ 50 Hz หรือมีคาบเวลาเท่ากับ 20 ms

- สัญญาณซิงค์ทางแนวนอนที่มีความถี่ 15,625 Hz หรือมีคาบเวลาเท่ากับ 64 microsec


ส่วนที่เป็นสัญญาณภาพจริงๆ ในหนึ่ง ไลน์นั้น เป็นเวลาประมาณ 52-54 microsec เพราะต้องลบเอาเวลาของ แบล็งค์กึ่งและซิงค์ออกด้วย ในที่นี้จะใช้เวลา 53.33 microsec ในการเก็บจุดภาพ 512 จุด ดังนั้นจะคำนวณความถี่ของสัญญาณที่นำมาเป็น Clock ให้กับ Counter ดังนี้

512 ครั้งใช้เวลา 53.33 microsec

1 ครั้งใช้เวลา $53.33/512 = 0.104$ microsec

คิดเป็นความถี่ได้ $1/0.104 * 10^{-6} = 9.6$ MHz


-การแยก Odd - Even Field



รูปที่ 5.8 แสดงส่วนของสัญญาณเค็ดวอล ไลท์ซิ่ง

การแยกจะใช้การ toggle ผลที่ได้จะอยู่ที่ pulse สูดท้าย ซึ่งการ latch จะบอกว่าเป็น odd - even field และจะใช้ V sync เป็นสัญญาณการ latch การแยกสัญญาณ V-sync

จะใช้วงจรอินทิเกรต และ สามารถคำนวณได้ดังนี้



รูปที่ 5.9 วงจรอินทิเกรต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากค่าแอมป์ริจูด (V_{in}) ของสัญญาณซิงค์ที่ทางแนวนอนที่ได้จากกล้อง VDO เมื่อเข้ามาผ่านวงจร Multidplex (คูณ -1) จะได้เป็นวงจรอินทิเกรต ดังรูปที่ 5.9(ก)

จากสัญญาณ H sync จะเห็นว่า มีลักษณะเป็น Square wave จากรูป 5.9 (ข) จะเห็นว่า ในขณะที่ V_{in} น้อยกว่า 0 นั่นก็คือ $-V_{max}$

$$I_{in} = -I_f$$

$$V(+)=V(-)=0$$

$$I_{in} = V_{in}/R_1$$

$$V_f = (1/c) \int I_f dt \quad \text{เมื่อ } V_c = V_o - 0 = V_o$$

$$I_f = c dV_o/dt$$

$$V_{in}/R_1 = -cdV_o/dt$$

$$\text{ดังนั้นจะได้ } V_o = (-1/Rc) \int V_{in} dt + V_{c0}$$



$$V_{in} = -V_{max}$$

$$V_o = -V_{mt}/Rc$$

ในขณะที่ $V_{in} = 0$

$$\text{จะได้ } V_o = V_{cm}(1 - e^{-t/RZC})$$

จากสมการนี้ นำมาเขียนเป็นรูป Timing Diagram ได้ดังนี้



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์เกี่ยวกับการแข่งขันเพื่อการค้าเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสร้างสัญญาณซิงค์ (Sync generator)

เมื่อต้องการจะอ่านข้อมูลจาก RAM ในขณะที่เราไม่ได้นำสัญญาณจากกล้อง วิตโอ ซึ่งเราอาจจะนำเอาข้อมูลจากฟลอปปีดิสต์ หรือข้อมูลจากฮาร์ดดิสต์ เพื่อนำไป แสดงผลที่จอโทรทัศน์ ดังนั้นเราจำเป็นจะต้องสร้างสัญญาณซิงค์ขึ้นมาช่วยในการสแกน ภาพและนำไปควบคุมการทำงานของ RAM


ซึ่งการสร้างสัญญาณซิงค์นั้น ในโครงงานนี้จะใช้ความถี่ 10.892 MHz โดย ผ่านวงจร Counter (IC#74LS393) ซึ่งมีหลักการคำนวณดังนี้

จากความถี่มาตรฐาน 15,625 Hz (H sync) จะได้จุดภาพ 1 จุดภาพ เมื่อใช้ความถี่ Oscillate ขนาด 10.892 MHz จะได้จุดภาพ 697 จุดภาพ ซึ่งหมายความว่า Counter จะต้องนับถึง 697 ครั้งในการกำเนิดสัญญาณทาง แนวนอน (H sync) 1 pulse เราใช้ Monostable (IC#74LS221) เป็นตัว สร้าง Pulse ซึ่งความกว้างของ Sync pulse จากสัญญาณมาตรฐาน มีค่าเท่ากับ 5.12 microsec (ดูรูปที่ 5.10) ดังนั้นเราจะต้องทำการสร้าง Sync pulse ให้มี ความยาวเท่ากับตามเวลามาตรฐานโดยการให้ R และ C ช่วยในการสร้าง (ดู รูปที่ 5.11)




รูปที่ 5.10 สัญญาณมาตรฐานทางด้านแนวนอน(H sync)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.11 วงจรสร้างสัญญาณตั้งค่างแนวนอน(H sync)

สำหรับการสร้างตั้งค่างด้านแนวตั้ง(V sync) ก็เช่นกัน จะต้องเทียบกับสัญญาณมาตรฐานที่ความถี่ 50 Hz (2 ฟิลด์ต่อภาพ) จะมีการสแกน 625 line แต่ในโครงการนี้มีการสแกน 1 ฟิลด์ต่อภาพ ดังนั้นต้องใช้ความถี่ 25 Hz และมีการสแกน 312.5 line การออกแบบจะต้องให้ Counter นับ 312 ครั้ง ในการสร้าง Pulse 1 pulse (รูปที่ 5.12)



รูปที่ 5.12 วงจรสร้างสัญญาณตั้งค่างด้านแนวตั้ง(V sync)

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น เมื่ออนุญาตให้ท่านไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับการสร้างสัญญาณเอควอลไลซิง(Equalizing)นั้น จะต้องมีวงจรที่เป็นสองเท่าของความถี่ทางด้านแนวนอน(H sync) เราสามารถสร้างได้โดยใช้ Counter นับ 348 ครั้ง เพื่อสร้าง pulse และนำสัญญาณนี้ผสมกับสัญญาณทางด้าน H sync อีกทีหนึ่ง(ดูรูปที่ 5.11) เพื่อนำสัญญาณไปใช้ในการสับกลับของ H sync และแยก Odd/Even Field

การออกแบบ Function การทำงาน

เมื่อเราทำการอินเทอร์ของระบบเข้ากับ IBM PC ดังนี้จะต้องทำการ program หรือเลือกฟังก์ชันในการทำงาน ซึ่งจากรูปที่ 21 สามารถอธิบายการทำงานได้ดังนี้

Port 300A จะเป็นการติดต่อระหว่าง RAM ที่เก็บข้อมูลภาพขาวดำ กับ Data Bus โดยสามารถนำข้อมูลเข้าออกได้

Port 300B จะเป็นการติดต่อระหว่าง RAM ที่เก็บข้อมูลภาพสี กับ Data Bus โดยสามารถนำข้อมูลเข้าหรือออกได้เช่นกัน

Port 301 จะเป็นการติดต่อระหว่าง Data Bus กับ IBM PC เพื่อที่จะจัดจอภาพ

Port 302 จะเป็นการนำ Data Bus มาทำการ Decode เพื่อที่จะเลือกโหมดการทำงาน ซึ่งกำหนดโหมดการทำงานดังนี้

โหมด WN คือการนำสัญญาณภาพมาแสดงภาพที่จอโทรทัศน์และนำข้อมูลภาพเข้าไปเก็บใน RAM

โหมด RN คือการอ่าน RAM หรือการนำข้อมูลที่อยู่ใน RAM ไปแสดงภาพที่จอโทรทัศน์

โหมด WF คือการนำข้อมูลที่อยู่ในฟลอปปีดิสก์ หรือฮาร์ดดิสก์ เข้าไปเก็บใน RAM

โหมด RF คือการนำข้อมูลที่อยู่ใน RAM ไปเก็บในฟลอปปีดิสก์ หรือฮาร์ดดิสก์


โหมด Program คือ การ Set ค่าต่างๆเพื่อที่จะควบคุมจอโทรทัศน์

อธิบายรายละเอียดการทำงาน

จากหลักการทำงานขั้นพื้นฐานขั้นต้น และการคำนวณการสร้างของส่วนต่างๆ เมื่อเรานำออกแบบและทำการทดลองในวงจรแต่ละส่วนแล้ว ก็นำมาผสมผสานเข้าด้วยกัน ซึ่งในบทนี้จะอธิบายการทำงานในแต่ละส่วนย่อยอย่างละเอียด โดยที่จะอธิบายหน้าที่และฟังก์ชันต่างๆของอุปกรณ์ในแต่ละส่วน


6.1 วงจรแยกสัญญาณภาพ (Separate Signal Circuit)

เมื่อเรานำสัญญาณภาพจากกล้อง VDO หรือจากอุปกรณ์กำเนิดสัญญาณ มาเพื่อที่จะนำมาแปลงสัญญาณจากสัญญาณอนาล็อกมาเป็นดิจิทัล สัญญาณที่ได้จากกล้อง VDO จะเป็นสัญญาณรวม ดังนั้นจึงจำเป็นต้องแยกสัญญาณแต่ละประเภทออกมา ซึ่งสัญญาณสามารถแยกออกมาได้ 3 ประเภท คือ สัญญาณภาพขาวดำ (Y) สัญญาณภาพสี R-Y และสัญญาณภาพสี B-Y วงจรที่แยกสัญญาณ จะเป็นวงจรที่ใช้ IC สำเร็จรูป ซึ่งเห็นได้จากวงจรโทรทัศน์สีในรูปที่ 6.1



รูปที่ 6.1 Block Diagram การแยกสัญญาณภาพ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.2 วงจรแยกสัญญาณภาพในวงจรโทรทัศน์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


6.2 วงจรการเชื่อมต่อและขยายสัญญาณภาพ (Coupling and Signal Amplifier)



รูปที่ 6.3 วงจร Coupling และวงจรขยายสัญญาณ

ก่อนการนำสัญญาณภาพเข้าไปแปลงสัญญาณให้เป็นสัญญาณ เราต้องนำสัญญาณที่ได้มาจากการแยกมาทำการ Coupling เพื่อเชื่อมต่อสัญญาณเข้าด้วยกันโดยใช้ C_7 พร้อมกับนั้นจะต้อง Clamping ด้วย D_2 เพื่อที่จะกำจัดสัญญาณ H-Sync ดังรูป 6.3

หลังจากนั้นก็นำสัญญาณที่ได้มาทำการขยายโดยใช้ Op-Amp ซึ่งจะขยายแบบ Non-Inverter สำหรับอัตราการขยายจะเห็นได้จากการคำนวณข้างล่าง จากนั้นจะส่งสัญญาณไปยัง ADC



รูปที่ 6.4 วงจร Non-Inverting

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
I_{in} &= -I_f \\
I_{in} &= V_{in}/R_{in} \\
I_f &= -(V_{in} - V_o)/R_f \\
&= (V_o - V_{in})/R_f
\end{aligned}$$

เมื่อ
จะเห็น

$$\begin{aligned}
V_+ &= V_- \\
V_{in}/R_{in} &= (V_o - V_{in})/R_f \\
V_o &= V_{in} (1 + R_f/R_{in})
\end{aligned}$$

ดังนั้น อัตราขยาย $V_o/V_{in} = (1 + R_f/R_{in})$

6.3 วงจรการแปลงสัญญาณอนาล็อกเป็นดิจิทัล หรือ ADC (Analog to Digital Converter)


สัญญาณภาพเมื่อต้องการนำมาเก็บในหน่วยความจำจะต้องนำสัญญาณภาพที่เป็นอนาล็อกแปลงเป็นข้อมูลทางดิจิทัล เนื่องจากสัญญาณ VDO มีค่าเวลาที่ใช้ในการสแกนภาพเท่ากับ 64 us ต่อหนึ่ง Line ซึ่งเราต้องการให้ได้ความละเอียดของจุดภาพเท่ากับ 512 จุด * 512 จุด ดังนั้นเราจำเป็นต้องแบ่งช่วงเวลาในการเก็บข้อมูลแต่ละครั้งดังการคำนวณข้างล่างนี้

การสแกน 1 จุดภาพจะใช้เวลา	>	64 us/512 จุดภาพ
	>	$1.25 * 10^{-07}$ sec/pixel
ดังนั้นจึงต้องใช้ความถี่ในการ Sampling	>	$1/1.25 * 10^{-07}$ Hz
	>	8 MHz

จากการคำนวณจะเห็นได้ว่า เราจะต้องใช้ ADC ที่มีความเร็วสูงกว่า 8 MHz ซึ่งการคำนวณอย่างละเอียดเราแสดงให้เห็นในบทที่ 3 สำหรับบทนี้เราจะแสดงให้เห็นเฉพาะการหา ADC ที่มีความเร็วอยู่ในย่านที่สามารถตอบสนองการย้อนกลับ (Convert) ได้ทัน

จากการศึกษาเราพบว่า ADC แบบ Flat จะให้ความเร็วในการแปลงสัญญาณ(Convert) อยู่ในย่านที่ต่ำกว่า 20 MHz (ความถี่ในช่วงนี้จะเป็นอัตรา (Rate) สูงสุดในการ Run)

สำหรับการสร้างแรงดัน Reference ให้กับ ADC นั้น เราจะสร้างในลักษณะที่ปรับระดับแรงดัน Reference ได้ตั้งแต่ 0 ถึง 4 Volt โดยการจัด Bias ให้กับ PNP Transistor ซึ่งเราสามารถแบ่งช่วงแรงดันได้โดยใช้หลักการ Divider จะเห็นได้จากวงจรรูปที่ 6.5




รูปที่ 6.5 วงจรแบ่งแรงดัน(Divider)

ในการ sampling ภาพ จะใช้สัญญาณนาฬิกา (Clock Pulse) 12 MHz สัญญาณนี้จะ sampling ภาพโดยตรง โดยการ sampling ของ DAC ทั้ง 3 ชุด จะทำงานพร้อมๆกัน ซึ่งจะเห็นได้จาก Timing Diagram รูปที่ 6.6


จากสัญญาณภาพที่ได้ทั้ง 3 ชุด และจากการคำนวณเราจะใช้ ADC แปลงสัญญาณภาพขาวดำ(Y) ขนาด 8 บิต เบอร์ 3318 ซึ่งจะให้ระดับของสัญญาณทางดิจิทัล $2^8 = 256$ ระดับ

ส่วนสัญญาณภาพสี R-Y และ B-Y จะผ่าน ADC ขนาด 6 บิต เบอร์ 3306 ซึ่งจะให้ระดับของสัญญาณทางดิจิทัล $2^6 = 64$ ระดับ แต่ Bus ของข้อมูลจะรับมองไว้ 8 บิต เพื่อที่จะปรับปรุงใช้ในอนาคตข้างหน้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.6 Timing Diagram



รูปที่ 6.7 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล (ADC)


จากรูปที่ 6.7 เมื่อสัญญาณภาพถูกแปลงเป็นข้อมูลทางดิจิทัลแล้ว ข้อมูลจะถูกส่งผ่านไปยัง Buffer ซึ่งแต่ละชุดจะแยกจากกันอย่างอิสระ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.4 วงจรการแปลงข้อมูลดิจิทัลเป็นสัญญาณอนาล็อก หรือ DAC

(Digital to Analog Converter)


การนำข้อมูลจากหน่วยความจำ หรือจากแป้นข้อมูลมาแสดงบนจอภาพ จะต้องแปลงข้อมูลทางดิจิทัลเป็นสัญญาณอนาล็อก (DAC) โดยกำหนด DAC ขนาด 8 บิต เบอร์ 0808 ทั้ง 3 ชุด ซึ่งก่อนนำข้อมูลเข้า DAC จะต้องผ่าน Buffer



รูปที่ 6.8 วงจรแปลงข้อมูลดิจิทัลเป็นสัญญาณอนาล็อก (DAC)

6.5 การขยายสัญญาณและการผสมสัญญาณภาพกับสัญญาณเชิงคี่


เนื่องจากสัญญาณที่ออกมาจาก DAC จะเป็นสัญญาณแบบกลับ (Invert) ดังนั้นจึงต้องผ่าน วงจรขยายสัญญาณแบบ Inverter ซึ่งจะมีอัตราขยายตั้งการคำนวณข้างล่างนี้



รูปที่ 6.9 วงจร Inverting

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป $I_{in} = -I_f$
 ดังนั้น $V_{in}/R_{in} = -V_o/R_f$
 ฉะนั้น $V_o = -V_{in}(R_f/R_{in})$ Volt
 อัตราการขยาย(V_o/V_{in}) = $-R_f/R_{in}$



รูปที่ 6.10 วงจรขยายสัญญาณและการผสมสัญญาณ

จากการคำนวณจะเห็นว่า อัตราการขยายของสัญญาณจะขึ้นอยู่กับความต้านทาน R_{29} และ R_{27} โดยที่จะมี R_{32} และ C_{14} เป็นชุด Filter เพื่อกรอง Noise ที่เกิดขึ้น และเมื่อได้สัญญาณ Out put ของ Op-Amp แล้วจะทำการ Coupling โดยใช้ C_{13} และจะยกระดับสัญญาณขึ้นโดย RC05 และ D_1 จากนั้นก็นำสัญญาณไปผสมกับสัญญาณ H Sync เพื่อที่จะนำไปออกสู่จอทีวี

6.6 วงจรการเก็บข้อมูลในหน่วยความจำ (Memory Circuit)


จากข้อมูลใน Data Bus เมื่อต้องการทำการ Digitizer หรือต้องการนำข้อมูลไปเก็บในหน่วยความจำ (Memory) เราสามารถทำได้โดยการกำหนดทางด้าน Software เพื่อที่จะไปทำการปิด-เปิดทางผ่านของข้อมูลและการ Control RAM ในการเขียนหรืออ่านข้อมูล

หน่วยความจำที่ประกอบด้วย RAM 3 ชุดนั้นแต่ละชุดจะมีความสามารถเก็บข้อมูลหรือมีหน่วยความจำ 256 Kbytes การสร้างหน่วยความจำนี้ จะใช้ RAM ชนิด Dynamic (D-RAM) ซึ่งคุณสมบัติต่างๆก็ได้อธิบายมาแล้วในตอนต้น

เพื่อให้เกิดความเข้าใจมากยิ่งขึ้นเกี่ยวกับการทำงานของชุด RAM ดังนั้นจึงขออธิบายเกี่ยวกับการเก็บและ Display ออกมา ดังในรูปที่ 6.11 ซึ่งสัญญาณภาพทางแอนอนจะแบ่งออกเป็น 128 ชุด ชุดละ 4 pixels ต่อๆกันไป การวางข้อมูลในหน่วยความจำ จะแบ่ง RAM ออกเป็น 4 ชุดเช่นกัน แต่ละชุดจะมี RAM 2 ตัว ซึ่ง RAM แต่ละชุดจะรับข้อมูลในแต่ละ pixels


จากวงจรรูปที่ 6.12 เราใช้ D-RAM เบอร์ 4464 ซึ่งแต่ละตัวจะมีความจุ 64Kbytes 4 บิต แต่ข้อมูลที่ได้จาก ADC มีขนาด 8 บิต ดังนั้นเราจึงใช้ D-RAM 2 ตัว เพื่อให้ขนาด 8 บิต และมีความจุ 64 Kbytes จะมี Address Line 16 เส้นในการเก็บภาพแต่ละชุดจะประกอบด้วย D-RAM 8 ตัว สำหรับการทำงานของ D-RAM ก็ได้อธิบายในบทขึ้นต้นแล้ว แต่ในบทนี้จะอธิบายการทำงานของวงจร ในการอ่านและเขียนข้อมูลภาพกับหน่วยความจำ

จะเห็นได้ว่า Address Line มี 16 เส้น เพื่อที่จะสร้าง Row Address และ Column Address ซึ่งแยกออกเป็นชุดละ 8 เส้น ต่อ D-RAM 1 ตัว เมื่อต้องการเขียนข้อมูลลงไปใน RAM เราต้องให้ RAS และ CAS อยู่ในลักษณะ Pulse ขาลง ให้ WR เป็นลอจิก "0" และให้ GR เป็นลอจิก "1" ในการเขียนข้อมูลลงไปใน RAM จะไม่สามารถเขียนพร้อมกันทุกตัวได้เพราะถ้าเขียนพร้อมกันจะทำให้ข้อมูลซ้ำซ้อน และ Address ไม่ตรงกัน ดังนั้นเราจึงใช้ Latch ซึ่งเป็นตัวคงค่าข้อมูล เป็นตัวกำหนดการทำงานของ RAM แต่ละตัว โดยหลักการทำงานได้แสดงไว้แล้วในบทขึ้นต้น จะเห็นได้จากรูปที่ Timing Diagram ของ Latch In และ Latch Out



รูปที่ 6.11 แบบจำลองของการเก็บภาพในหน่วยความจำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.12 วงจร Memory ที่ใช้ D-RAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.7 การสร้าง Address ให้กับ D-RAM

ตามปกติแล้วเมื่อ Memory มีขนาดความจุ 256 Kbytes จะต้องใช้ Address Line ไม่ต่ำกว่า 18 เส้น แต่เรานำเข้าใน D-RAM 16 เส้น ดังนั้นอีก 2 เส้น (A_0 และ A_1) เราจะนำมาทำการตีโค้ด (Decode) เพื่อที่จะไม่ทำการควบคุมฟังก์ชันต่างๆ เช่น ควบคุมการทำงานของ Latch In, Latch Out และการเขียนข้อมูลลงไปใน RAM ซึ่งวงจรการ Decode เราจะเห็นได้จาก รูปที่ 6.13




รูปที่ 6.13 วงจรการ Decode

การสร้าง Address ของ D-RAM สามารถสร้างได้ 2 สภาวะ คือ การสร้างโดยใช้วงจรมายแยก(สร้างขึ้นเอง) และการสร้างโดยการเชื่อมต่อกับ Bus Address ของ Computer

กรณีการสร้าง Address จากการสร้างขึ้นเอง เราสามารถสร้างได้โดยการให้ Counter เป็นตัวนับ ซึ่งจะใช้เบอร์ 74LS393 จากวงจรรูปที่ 6.14 โดยสัญญาณที่นำมากระตุ้น U_{22} และ U_{20} คือ CPCA1 และ CPCA2

การกำหนด Address Line ที่สร้างขึ้นจาก Counter จะเริ่มที่ A_{22} ถึง A_{17} สำหรับ Pulse ที่ใช้ในการสร้าง Address นำมาจากสัญญาณ MIX2 และสัญญาณ H Sync และที่ A_{17} จะเป็นสัญญาณ E/O-F เพื่อที่จะใช้ในการติดต่อ RAM ใน Page ของ Odd Feed หรือ Even Feed จากรูปที่ 6.14 Address Line จะต่อเชื่อมกับ Latch โดยที่จะค้างข้อมูลไว้เพื่อรอการ Mix Address ที่ Buffer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.14 การสร้าง Address Line ให้กับ D-RAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วน A_0 และ A_1 จะไม่มีการสร้างขึ้นมา แต่จะใช้การ Shift Register ในการควบคุม Latch in และ Latch out โดยใช้สัญญาณ clock pulse 12 MHz ในการควบคุม Shift Register

สำหรับ Address Line ที่ต่อเชื่อมกับ Bus ของ Computer นั้น จะมี Buffer เป็นตัวปิด-เปิดก่อนนำไป Mix กับ Address ที่สร้างขึ้นเอง

6.8 วงจรการกำเนิดสัญญาณนาฬิกา (Clock Pulse Generation)



รูปที่ 6.15 วงจรกำเนิดสัญญาณนาฬิกา

โครงการนี้เราใช้ Crystal เป็นตัวกำเนิดสัญญาณนาฬิกา ซึ่งคุณสมบัติของ Crystal ก็คือเมื่อป้อนแรงดันค่าคงที่แก่ Crystal จะเกิดการโค้งตัวลง-ขึ้นมา ทำให้เกิดการแกว่งของสัญญาณ จากรูป 6.15 เราใช้ Crystal ขนาด 24.00 MHz แต่ที่ใช้จริงประมาณ 12 MHz ดังนั้นจึงใช้ Counter เบอร์ 74LS167 เป็นตัวหาร ในที่นี้จะทำการหารสอง ดังนั้นจะมีความถี่ 12.0 MHz ดังแสดงในรูป 6.15

6.9 การกำหนดฟังก์ชันของ RAM และการสลับฟังก์ชัน


ในระบบการทำงานจากที่เคยอธิบายมาแล้วว่า การจัดการทำงานของ Image interface control สามารถแบ่งได้เป็น 4 ฟังก์ชัน คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- การแสดงภาพหรือการอ่านข้อมูลจาก RAM (RN)
- การเก็บภาพจากกล้องหรือการเขียนข้อมูลลงไปใน RAM (WN)
- การไหลของภาพหรือการอ่านข้อมูลจาก File (RF)
- การเก็บภาพหรือเขียนข้อมูลลงไปใน File (WF)

ในการควบคุมการทำงานของฟังก์ชันของ RAM สัญญาณควบคุมจะแบ่งออกเป็น 2 ส่วน คือ

ส่วนแรก สัญญาณควบคุมจะสร้างจากสัญญาณ Sync ที่สร้างขึ้นและที่แยกออกมาจากกล้องวิดีโอ เพื่อที่จะมาควบคุมการทำงานของ RAM และสร้าง Address ให้แก่ RAM ด้วย ซึ่งการสร้างสัญญาณควบคุมได้จากสัญญาณอินพุทของวงจรสลับฟังก์ชัน ในรูปที่ 6.16




รูปที่ 6.16 สัญญาณอินพุทของวงจรสลับฟังก์ชัน

สำหรับการใช้งานในส่วนนี้จะขึ้นอยู่กับฟังก์ชันการเก็บภาพจากกล้องลงไปใน RAM (WR) และ การแสดงภาพบนจอ TV หรือการอ่านข้อมูลจาก RAM (RN)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนที่สอง จะนำสัญญาณจาก Computer คือสัญญาณ I_{OR} และ I_{OW} เพื่อที่จะมาสร้างสัญญาณควบคุม การทำงานของ RAM และควบคุมการสร้าง Address ที่ส่งจาก computer ไปยัง D-RAM ในช่วงนี้จะใช้งานเมื่ออยู่ในฟังก์ชันการเก็บภาพไว้ใน File (WF) หรืออ่านข้อมูลจาก File ลงไปเก็บไว้ใน RAM (RF) ซึ่งจะใช้งานเมื่ออยู่ในฟังก์ชันการเก็บภาพไว้ใน File (WF) หรือ การอ่านข้อมูลภาพจาก File ลงเก็บไว้ใน RAM (RF)




รูปที่ 6.17 วงจรควบคุมในการสลับฟังก์ชัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.10 การสร้างสัญญาณซิงค์ทางแนวนอน (H-Sync) และแนวตั้ง (V-Sync)

ในการกำเนิดสัญญาณ Sync ทั้ง H-Sync และ V-Sync ที่ใช้ในผังคั่น การอ่านข้อมูลภาพจาก RAM (RN) ซึ่งกำเนิดโดยวิธีนับ (Count) การนับ จะใช้สัญญาณนาฬิกา 12 MHz จากรูปที่ 6.18 จะมีวิธีการนับคือ



รูปที่ 6.18 Timing แสดงการกำเนิดสัญญาณ Sync


จาก Timing จะเห็นว่า การนับจะแบ่งได้เป็น 2 ช่วง คือ ช่วงแรกจะเป็นการนับเพื่อกำเนิดสัญญาณ H-Sync และช่วงที่ 2 จะเป็นการนับเพื่อกำเนิดสัญญาณ V-Sync

ในการนับของ Counter เพื่อใช้ในการกำเนิดสัญญาณ H-Sync นั้นจะนับ 2 ครั้งเพื่อที่จะได้สัญญาณ H-Sync 1 Pluse ซึ่งค่าแรกจะนับ 200H เพื่อนำไปใช้ในการสร้างสัญญาณเสถียรไลต์ซิงค์ (Equalizing Pluse) และการนับครั้งที่สอง ซึ่งจะนับ 300H เพื่อที่จะสร้าง H-Sync ใช้ในวงจร

การสร้าง V-Sync จะเริ่มที่การนับจากสัญญาณความถี่ 2 เท่าของ H-Sync ซึ่งจะมีการนับ 625 ครั้ง จึงจะได้สัญญาณ V-Sync 1 Pluse

สัญญาณซิงค์ที่ใช้ในงานจริงจะถูกสร้างจากวงจร PAL โดยการนำสัญญาณ H-Sync และ V-Sync ที่สร้างขึ้นมาประกอบกัน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.19 วงจรการสร้างสัญญาณตั้งค้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.11 วงจรการสร้างสัญญาณ Odd-Even Feed



รูปที่ 6.20 วงจรการสร้างสัญญาณ Odd-Even Feed

จากรูปที่ 6.20 จะใช้ H-Sync ที่ได้จากกล่อง VDO หรือจากการสร้างขึ้น ซึ่งเราจะนำมาใช้ก่อนว่าเป็นสัญญาณ Odd หรือว่าเป็นสัญญาณ Even Feed ซึ่งจะทำให้การเชื่อมต่ออยู่ตลอดเวลา ซึ่งการแยก Odd-Even Feed จะให้หลักการเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การนับสัญญาณ H-Sync ในช่วงเริ่มต้นของสัญญาณอควิลโลซึ่ง คือถ้านับได้ 6 ครั้ง จะ
ได้ Feed ต่อไปเป็น Even


การตรวจนับการนับ(Detect Count)จะใช้วงจร Integrat โดย
การนำ H-Sync มาเข้าวงจร Inverter และเข้าวงจร Integrat จากเส้น Out
Put ที่ได้ก็จะนำมาทำการตรวจเช็ค 2 ระดับ จากรูปจะเห็นว่าเราจะใช้ Op-Amp 2
ตัวเป็นตัวตรวจเช็ค ซึ่ง Out Put ที่ได้จะนำไปควบคุมการนับของ D-Fiflop ทั้ง
2 ตัว Out Put จากวงจรนี้จะเป็นสัญญาณ O-E/F ซึ่งจะนำไปใช้เป็น Address
Line สูงสุดของชุด RAM (A_{17})

6.12 วงจรกำหนดการเริ่มต้นการเก็บภาพ (Cover)

การเริ่มต้นการเก็บสัญญาณภาพ(Cover)มี 2 ลักษณะด้วยกัน คือ


- Cover Line (Horizotal)
- Cover Feed (Vertical)

ทั้ง 2 ลักษณะนี้สามารถที่จะโปรแกรมค่า เริ่มต้นได้โดย Dip Switch
เพื่อที่จะไปควบคุมตำแหน่งต่างๆบนจอภาพ



รูปที่ 6.21 การกำหนดค่า เริ่มต้นของสัญญาณภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.22 วงจรการกำหนดค่าเริ่มต้นของสัญญาณภาพ

จากรูปที่ 6.21 วงจรเราจะทำการ Cover แบบการนับลง (n, ..2, 1, 0) โดยจะใช้ Counter เป็นตัวนับ ซึ่งจากรูปที่ 6.21 เราสามารถกำหนดค่าเริ่มต้นได้โดยการควบคุมระยะ x โดยใช้ Dip Switch เป็นตัวกำหนด

การเริ่มต้นนับจะเริ่มที่ H Sync ซึ่งจะใช้เวลาในกาารนับ 12 MHz ในส่วนนี้จะเป็นการเริ่มในแนวอน ส่วนการนับทางแนวดิ่งจะนับจำนวน H Sync ว่ามีจำนวนกี่ Pluse จากรูป เมื่อนับค่าเริ่มต้นแล้ว (ระยะ x) ก็จะทำการนับต่อ 512 ครั้ง ซึ่งจะได้จุดภาพ 512 จุดภาพ

6.13 วงจรสร้างสัญญาณควบคุม RAM

สัญญาณที่ใช้ในการติดต่อ RAM ได้แก่ สัญญาณ RAS, CAS, MIX สัญญาณเหล่านี้จะเป็นส่วนสำคัญมากในการติดต่อ RAM ไม่ว่าจะเป็นการอ่าน (Read) หรือการเขียน (Write) เข้าไปใน RAM




รูปที่ 6.23 วงจรสร้างสัญญาณควบคุม RAM

ในการสร้างสัญญาณควบคุม RAM จะมีลักษณะการติดต่อ RAM 2 ลักษณะ คือ

1. ติดต่อ โดยใช้สัญญาณซิงค์ที่มาจากกล้องหรือมาจากวงจรสร้างสัญญาณ

ซิงค์ เพื่อที่จะนำสัญญาณเหล่านี้มาใช้ในการกำเนิดสัญญาณควบคุม Out Put ที่ได้จากวงจรกำหนดสัญญาณเริ่มต้น (Cover) จะเป็นตัวเริ่มต้นในการกำเนิดสัญญาณ ซึ่งการทำงานจะให้ Shift-Register ดังแสดงในรูปที่ 6.23 สัญญาณในการ Shift จะให้สัญญาณนาฬิกา 12 MHz และข้อมูลในการ Shift จะใช้ 2 BIT ที่ตามกัน (โดยใช้ Out Put Q_2 นำมาเป็น In Put ของ Shift-Register สัญญาณที่ได้จะมีความถี่ 1/4 เท่าของสัญญาณนาฬิกา 12 MHz) ซึ่ง Out Put ที่ใช้จะมีอยู่ 4 line คือ Q_1, Q_2, Q_3, Q_4 ซึ่งจะนำมาเข้าวงจร PAL ตามรูปที่ 6.24 ซึ่งก็จะได้สัญญาณ Out Put เป็นสัญญาณ RAS และ CAS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.24 วงจรลอจิกภายใน PAL

2. การติดต่อ RAM โดยใช้สัญญาณจาก Slot ของ IBM PC มาสร้างสัญญาณควบคุม (ใช้สัญญาณ IOR และ IOW รวมทั้ง Address A_0 และ A_1) ซึ่งจะให้มี สัญญาณ IOR และ IOW ผ่านวงจร Delay 2 ถึง 3 ครั้ง เพื่อที่จะสร้างสัญญาณ RAS, CAS และสัญญาณ MIX สัญญาณ A_0 และ A_1 จะนำมาผ่านวงจร Decoder เพื่อสร้างสัญญาณในการติดต่อ RAM สัญญาณ Out. Put ที่ได้ก็จะเหมือนกับส่วนแรก จากนั้นนำสัญญาณนี้ไปควบคุมการเลือกไว้ในวงจรเปลี่ยนเฟสคั่น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.14 วงจร INTERFACE

วงจรมีจะ ใช้กับ Port 300,301,302 และ303 ซึ่งจากวงจรรูปที่ 6.25 จะใช้ไอซี เบอร์ 74LS688 ในการ Decode Port หมายเลข300 ถึง303 โดยจะใช้ Dip Switch เป็นตัวโปรแกรมหมายเลข Port ที่จะใช้ Port หมายเลขอะไร การใช้ Port จะใช้ตัวไอซี 2 ตัว ซึ่งตัวแรกจะใช้งานในการส่งผ่าน DATA ระหว่าง DATA BUS ของ Computer กับ 3 DATA BUS ของระบบ



รูปที่ 6.25 วงจรการทำงานของ Port

สำหรับ Port ตัวที่ 2 จะใช้ในงานควบคุมระบบ ซึ่ง Port A จะ Detect หมายเลข 300 การใช้งาน 2 บิตแรก(D₀และD₁) จะใช้สำหรับการควบคุมฟังก์ชัน 2 บิตถัดมา(D₂และD₃) จะใช้ในการเลือกชุด RAM ที่จะติดต่อซึ่งจะมี R-Y,B-Yและ Y สำหรับ D₄ จะใช้เมื่อเริ่มต้นที่จะใช้ Image Card นี้ สำหรับ D₅ จะใช้เป็นตัว Reset System โดยการใช้ Software และสำหรับ D₆ จะใช้ควบคุม Port 8255 ตัวถัดไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของ Port ตัวที่ 2 (Port 300) จะเห็นได้จากผังดังนี้
ข้างล่างนี้

D ₁	D ₀	Function
0	0	RN
0	1	WN
1	0	RF
1	1	WF

D ₃	D ₂	Select-Port
0	0	R-Y
0	1	B-Y
1	0	Y
1	1	Write Control Port


D ₄	Count Control System

D ₅	Control second Port

D ₆	Enable second Port

สำหรับ PortB หมายเลข 301 จะสร้าง Address เทียม A₁₄ ถึง A₁₇ เพื่อใช้แทน Address ที่มาจาก Slot IBM PC สำหรับสัญญาณที่ใช้ในการ Interface ใน Slot นี้ DACK 3, IOW, IOR, AEN, RESET, A₀-A₁₃ และ D₀-D₇

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.26 วงจรการ INTERFACE

การเข้าถึงระบบ (Initial System) จะใช้วิธีการ Reset ด้วย D_5 ของ Port หมายเลข 301 แล้วส่งสัญญาณไปนับที่ D_4 จำนวน 8 ครั้ง ระบบก็สามารถเริ่มการทำงานได้ การอ่านสถานะการทำงานจะอ่านที่ Port 302 D_1 เพื่อที่จะตรวจเช็คว่ระบบทำงานหรือไม่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการนำ PAL (Programmable Array Logic) มาใช้งาน

เนื่องจากการออกแบบวงจรทางด้าน Logic ของ Project ใช้อุปกรณ์มากทำให้การออกแบบ PCB (Print Circuit Board) มีพื้นที่มาก และเป็นภาระสิ้นเปลือง จึงต้องมีการหาวิธีการลดจำนวนอุปกรณ์ลง ซึ่งวิธีแรกที่ได้คือการ Simplify Logic Gate ดังรูปที่ 7.1



รูปที่ 7.1 การ Simplify Logic Gate

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้