

ปริญญาโท

IMAGE INTERFACE CARD
WITH
RESOLUTION 512*512 PIXELS

เสนอโดย.

- | | | | |
|-----------------|--------------|-----|--------|
| 1. นายรัชการ | บัณฑิต | 2-1 | 326126 |
| 2. นายชัชวรัตน์ | ชาวเดียม | 2-0 | 326306 |
| 3. นายศักดิ์ดา | วิเศษวิวัฒน์ | 2-0 | 326335 |

อาจารย์ที่ปรึกษา.

รศ.ดร. นพศักดิ์ นีวสุวิทย์

ภาควิชาเทคโนโลยีการวัดคุมทางอุตสาหกรรม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยี พระจอมเกล้า เจ้าคุณทหารลาดกระบัง

ภาคเรียนที่ 2 ปีการศึกษา 2533

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ในการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกฉบับที่นำไปใช้

เลขหมู่ T. 33117 ร 2
เลขทะเบียน 029950
วัน, เดือน ปี 18 ก.ค. 34

027950

ปริญญาโทศิลปศึกษา 2533

ภาควิชา เทคโนโลยีการวัดคุมทางอุตสาหกรรม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหาร ลาดกระบัง

เรื่อง ขุดการประมวลผลภาพด้วยรายละเอียด 512*512 จุดภาพ

(Image interface card with resolution 512*512 pixels)

ผู้จัดทำ

1. นาย รัชชาริ ปัทมพงศ์ 326126
2. นาย ชัยวัฒน์ ชาวเดียม 326306
3. นาย ตีศักดิ์ วิสุทธีวัฒน์ 326335

.....อาจารย์ที่ปรึกษา
(รศ.ดร. นุศักดิ์ ชิวสุทธี)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อ	I
ABSTRACT	II
บทที่ 1 บทนำ	
1.1 วัตถุประสงค์ของการวิจัย	1
1.2 ความรู้ทั่วไป	1
บทที่ 2 พื้นฐานการประมวลผลภาพ	
2.1 ส่วนประกอบพื้นฐานต่างๆ ในการประมวลผลภาพ	3
2.2 สัญญาณภาพและรายละเอียดของภาพจากกล้องวิดีโอ	9
บทที่ 3 ทฤษฎีการแปลงคานาล็อกที่เป็นดิจิทัลและแปลงดิจิทัลเป็นแอนาล็อก	
3.1 รังจรมปรับค่าความต้านทาน	15
3.2 BINARY LADDER	19
3.3 ตัวแปลงสัญญาณดิจิทัลเป็นสัญญาณแอนาล็อก (DAC)	22
3.4 ความละเอียดและความเที่ยงตรงของ D To A	28
3.5 ตัวแปลงสัญญาณแอนาล็อกเป็นสัญญาณดิจิทัล (ADC)	29
บทที่ 4 ทฤษฎีการจัด DMA ของระบบ	
4.1 การเกิดขบวนการ DMA ภายใน IBM PC	33
4.2 การใช้ขบวนการ DMA ใน IBM PC	34
4.3 ที่ตั้งบนในเซกเมนต DMA	36
4.4 การอ้างแอสแตรัสของ 8237-5	40
บทที่ 5 การคำนวณและการสร้าง	45

บทที่ 6 อภิธานยบายละเอียดการทำงาน

6.1	วงจรแยกสัญญาณภาพ	58
6.2	วงจรรักษาเชื่อมต่อและการขยายสัญญาณภาพ	60
6.3	วงจรรูปการแปลงสัญญาณแอนาล็อกเป็นดิจิตอลหรือADC	61
6.4	วงจรรูปการแปลงสัญญาณดิจิตอลเป็นแอนาล็อกหรือDAC	64
6.5	วงจรรูปการขยายสัญญาณและการผสมสัญญาณภาพกับสัญญาณเสียง	64
6.6	วงจรรูปการเก็บข้อมูลในหน่วยความจำ	66
6.7	วงจรรูปการสร้างแอสแตเรสให้กับ Dynamic RAM	69
6.8	วงจรรูปการกำเนิดสัญญาณนาฬิกา	71
6.9	วงจรรูปการกำหนดฟังก์ชันของ RAM และการสลับฟังก์ชัน	71
6.10	วงจรรูปการสร้างสัญญาณเชิงค้ทางแนวนอนและแนวตั้ง	74
6.11	วงจรรูปการสร้าง Odd-Even Feed	76
6.12	วงจรรูปการเริ่มต้นการเก็บภาพ	77
6.13	วงจรรูปสร้างสัญญาณควบคุม RAM	79
6.14	วงจรรูป INTERFACE	81

บทที่ 7 หลักการนำ PAL มาใช้ในงาน

7.1	คุณสมบัติของ ไอซี PAL	85
7.2	ขั้นตอนการนำ	86

บทที่ 8 การเขียนโปรแกรมและการใช้งาน โปรแกรม

8.1	ไฟล์ซอร์ตการเขียนโปรแกรม	88
8.2	การใช้งาน โปรแกรม	96

บทที่ 9 บทวิจารณ์และสรุปผล

105

กิตติกรรมประกาศ

หนังสืออ้างอิง

ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริญญาโท	ชุดประมวลผลภาพด้วยรายละเอียด 512*512 จุดภาพ
นักศึกษา	นายรัชชวาร์ ปัทมพงศา นายชัยรัตน์ ขาวเอี่ยม นายศักดิ์ดา วิสุทธิวัฒน์
อาจารย์ที่ปรึกษา	รศ. ดร. ฟูศักดิ์ ชิวสุวิทย์
ปีการศึกษา	พ.ศ. 2533

บทคัดย่อ

ปริญญาโทฉบับนี้จะเป็นการนำสัญญาณภาพจากอุปกรณ์ที่สามารถผลิตสัญญาณวิดีโอ ออกมา เช่น กล้อง วิดีโอ, วิดีโอ เทป เป็นต้น นำมาเก็บในหน่วยความจำที่มีขนาด 256 กิโลไบต์ จำนวน 3 ชุด คือ ชุดภาพขาวดำ (Y), ชุดภาพสี R-Y และชุดภาพสี B-Y ซึ่งความละเอียดของสัญญาณภาพขาวดำมี 256 ระดับ ส่วนสัญญาณภาพสีจะมีความละเอียด 64 ระดับ การทำงานจะสามารถแสดงผลภาพเป็นภาพสีหรือภาพขาวดำก็ได้ ขึ้นอยู่กับการควบคุมทางด้านซอฟต์แวร์ ปริญญาโทฉบับนี้ได้พัฒนามาจากของเดิมซึ่งเป็นการประมวลผลภาพขนาด 256*256 จุดภาพ และใช้สแตตทิกส์-แรมเป็นหน่วยความจำมาเป็นการประมวลผลภาพที่มีขนาด 512*512 จุดภาพ โดยใช้ไดนามิกส์ แรม เป็นหน่วยความจำ ซึ่งทำให้ประหยัดค่าใช้จ่ายได้มากกว่า การติดต่อและการควบคุมฟังก์ชันต่างๆจะใช้เครื่องคอมพิวเตอร์ IBM PC เป็นตัวสั่งการ โดยจะแบ่งการทำงานได้ 6 ฟังก์ชันคือ ฟังก์ชันการทำงานปกติระหว่างกล้อง วิดีโอ กับจอภาพมอนิเตอร์ TV พร้อมกับนำข้อมูลไปเก็บในชุดหน่วยความจำ, ฟังก์ชันการนำข้อมูลจากหน่วยความจำมาแสดงที่จอมอนิเตอร์ TV, ฟังก์ชันการนำข้อมูลภาพจากแฟ้มข้อมูลไปยังหน่วยความจำ, ฟังก์ชันการนำข้อมูลไปเก็บในแฟ้มข้อมูล, ฟังก์ชันการนำข้อมูลภาพส่งไปพิมพ์ลงในกระดาษโดยใช้ปริ้นเตอร์ และฟังก์ชันสำหรับการอ่านชื่อของแฟ้มข้อมูลจากแผ่นดิสต์ ซึ่งทุกฟังก์ชันจะแสดงการทำงานเป็นเมนูและภาพประกอบให้เห็น เพื่อสะดวกต่อการใช้งาน

Thesis Title Image interface card with resolution 512*512 pixels

Name Mr.Ratchar Pathamapongsar
 Mr.Chairat Khaoean
 Mr.Sakda Visuthiwat

Advisor Associate Professor Dr.Fusak Cheevasuvit

Academic Year 1990

ABSTRACT

This thesis is the bringing of Video-signal from Video device such as Video-camera, Video tape. The Video-signal will be stored in the memory with the capacity of 256 Kbytes per unit for total 3 units. The black-and-white signal (Y), the colour signal R-Y and B-Y. The black-and-white signal (Y) consists of 256 gray levels while each colour signal consists 64 colour levels. A picture can be displayed in colour or in black-and-white by using the software programmed. This thesis has been adapted from the former one which has the resolution of 256*256 pixels and also it requires Static Ram Memory. While in this thesis, image interface card has the resolution of 512*512 pixels and requires Dynamic Ram Memory for the reason of economization. The IBM PC has been used to control all functions of this image interface card. The operation is divided into 6 functions. The first one is digitizing an image from Video-camera for saving into the memory. The second one is displaying the digitized image data from memory to onto the monitor. The third is loading the data from a file for saving in the memory. The fourth one is saving the digitized image data into a file. The fifth is print out an image by printer. And the last function is listing the data files name from disks. These operation functions will be

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ การขยงในเอกสารนี้โดยไม่ผ่านการคำ
 ปรึกษาจากคณะที่สงวนลิขสิทธิ์จะถือว่าผิดกฎหมาย และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1 บทนำ

1.1 วัตถุประสงค์ของการวิจัย

1. เพื่อศึกษาการทำงานของระบบการประมวลผลภาพ และพัฒนาระบบการประมวลผลภาพจากของเก่าให้ดีขึ้น และประหยัดที่สุด
2. เพื่อขยายขอบเขตความละเอียดของจุดภาพให้ละเอียดขึ้น ซึ่งในปริศยานี้พัฒนาจะมีขนาดความละเอียด 512*512 จุดภาพ
3. เพื่อศึกษาถึงอุปกรณ์ต่างๆที่นำมาใช้กับการประมวลผลภาพ และสามารถนำอุปกรณ์ที่มีราคาถูกลงมาประยุกต์ใช้งานได้
4. เพื่อศึกษาการลดรูปวงจรโดยใช้หลักการของ Programmable Array Logic (PAL)
5. เพื่อศึกษาการใช้ software ต่างๆ ที่นำมาทำการออกแบบวงจรและออกแบบลายปรี้น เช่น SMART WORK, Or CAD/SDF, Or CAD/PCB, P-CAD เป็นต้น
6. เพื่อศึกษาระบบการทำงานของเครื่องคอมพิวเตอร์ IBM PC ระบบไฮเคิล การเข้าแอดเดรสของหน่วยความจำ ระบบ DMA (Direct Memory Access) และระบบอื่นๆที่จำเป็น
7. เพื่อศึกษาถึงระบบสัญญาณต่างๆจากอุปกรณ์สร้างสัญญาณ VDO และการนำสัญญาณต่างๆมาใช้งาน
8. เพื่อนำเอาข้อมูลภาพที่ได้ไปเป็นเท็กลงในแผ่นดิสค์เพื่อใช้งานในอนาคตต่อไป

1.2 ความรู้ทั่วไป

การประมวลผลภาพ(Image Processing) ขนาด 512*512 จุดภาพ คือการออกแบบวงจรทางด้านฮาร์ดแวร์ (Hardware) ที่สามารถควบคุมการเก็บข้อมูลภาพเป็นดิจิตอลในหน่วยความจำได้ 256 Kbytes ซึ่งข้อมูลเหล่านี้ได้มาจากกล้องโทรทัศน์, กล้องวิดีโอ, วิดีโอเทป หรืออุปกรณ์ที่สามารถผลิตสัญญาณโทรทัศน์ สัญญาณที่ได้จากอุปกรณ์เหล่านี้จะอยู่ในรูปของสัญญาณแอนาล็อค ฉะนั้นต้องเปลี่ยนให้อยู่ในรูปของข้อมูลทางดิจิตอล เพื่อที่จะนำมาเก็บในหน่วยความจำ และสามารถนำไปประมวลผลได้ ซึ่งขบวนการนี้เราเรียกว่า ขบวนการประมวลผลภาพจริง (Realtime imageprocessing system)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เรื่องราวเกี่ยวกับวิธีการประมวลผลภาพจริงนี้ได้รับความสนใจเป็นอย่างมาก ทั้งนี้เนื่องมาจากจินตนาการของมนุษย์ที่สำคัญ 2 ประการ คือ

1. การปรับปรุงภาพให้ดีขึ้นเพื่อการตีความของมนุษย์เอง เช่น ภาพที่ได้จากดาวเทียม LANDSAT (เป็นดาวเทียมเพื่อการสำรวจทรัพยากร) ภาพที่ส่งมาจะมีลักษณะไม่ชัดเจนยากต่อการตีความว่าพื้นที่ส่วนใด คือ พื้นที่ทางการเกษตร พื้นที่ส่วนใด คือ ป่าไม้ และ ฯลฯ ดังนั้นมนุษย์จึงได้พยายามหาวิธีการประมวลผลภาพ ซึ่งเป็นวิธีทางซอฟต์แวร์ โดยผ่านขั้นตอนการทางคณิตศาสตร์ เพื่อให้ได้ภาพที่สามารถตีความได้อย่างดี

2. ความพยายามที่จะให้เครื่องจักรสามารถเข้าใจถึงภาพที่เห็นได้ เช่น ความพยายามที่จะพัฒนาขั้นตอนให้มีความสามารถใกล้เคียงกับมนุษย์ สามารถแยกแยะวัตถุต่างๆออกจากกันได้ ซึ่งเป็นเรื่องของศาสตร์ทางด้าน Pattern recognition

ในปัจจุบันการประมวลผลภาพได้ประยุกต์ใช้กับงานต่างๆมากมาย เช่น กำแพงประวัติของของวัตถุโดยมีภาพประกอบ ทำเป็นไฟล์ของภาพอิเล็กทรอนิกส์แทนการเก็บฟิล์มจำนวนมากๆ ใช้สร้างเทคนิคภาพเงองานโฆษณา และในต่างประเทศได้นำระบบไปประยุกต์ใช้กับงานทางด้านการออกแบบทรงผม ได้เข้ากับใบหน้าของลูกค้ โดยการถ่ายภาพใบหน้าของลูกค้เก็บเป็นข้อมูลแล้วนำแบบทรงผมต่างๆ ซึ่งเก็บอยู่ในรูปข้อมูลคอมพิวเตอร์ มาทดสอบผสมเข้ากับใบหน้าของลูกค้ จนได้ทรงผมที่ลูกค้ใจของลูกค้มากที่สุด แล้วจึงค่อยตกแต่งทรงผม

พื้นฐานการประมวลผลภาพ (BASIC IMAGE PROCESSING)

2.1 ส่วนประกอบพื้นฐานต่างๆในการประมวลผลภาพ


(Element of a image processing system)

ในขบวนการประมวลผลภาพจริง มีส่วนประกอบพื้นฐานที่สำคัญดังรูปที่ 2.1 ซึ่งพอจะอธิบายได้ดังนี้

1. ตัวประมวลผลภาพ (Image Processor)

ตัวประมวลผลภาพที่นับเป็นหัวใจสำคัญของขบวนการประมวลผลภาพเพราะเป็นส่วนของฮาร์ดแวร์ที่พบมากที่สุดอยู่ 4 ประการ คือ

1.1 การเก็บภาพ (Image acquisition) เป็นการแปลงสัญญาณโทรทัศน์ ซึ่งอยู่ในรูปของสัญญาณอนาล็อก ให้เป็นข้อมูลทางดิจิทัลเพื่อนำไปเก็บในหน่วยความจำ ซึ่งตัวประมวลผลภาพสามารถดึงได้ภาพจากสัญญาณโทรทัศน์ได้ภายในช่วงเวลาหนึ่งเฟรม



รูปที่ 2.1 วงจรพื้นฐานในระบบ Image Processing

เอกสารนี้เป็นเอกสารที่ลิขสิทธิ์สงวนไว้สำหรับใช้ในโครงการวิจัยเท่านั้น ไม่สามารถนำออกเผยแพร่ได้โดยไม่ได้รับอนุญาตจากผู้นำนโยบาย

1.2 การบัฟเฟอร์ (Storage) หรือเรียกอีกอย่างหนึ่งว่า Frame Buffer คือส่วนหน่วยความจำที่ใช้เก็บภาพที่ได้จากการดิจิไตซ์ ซึ่งจะใช้หน่วยความจำมากหรือขึ้นอยู่กับความละเอียดของจุดภาพ ในโครงการนี้ใช้ความละเอียดของจุดภาพ 512x512 จุดภาพ ซึ่งต้องใช้หน่วยความจำ 256 Kbytes

1.3 การประมวลผลระดับต่ำ (Low-level processing) เป็นส่วนของฮาร์ดแวร์ที่ใช้ในการทำงานทางด้านลอจิกมักนิยมเรียกว่า ALU (Arithmetic Logic Unit) ออกผลออกมาเมื่อเพิ่มความเร็วของระบบ


1.4 การแสดงผล (Display) เป็นการนำข้อมูลที่อยู่ใน Memory ออกมาแสดงบนจอคอมพิวเตอร์ โดยการเปลี่ยนจากสัญญาณที่ออกมาให้อยู่ในรูปของสัญญาณแอนะล็อก เพื่อที่จะทำงานต่อไป

2. ดิจิไตเซอร์ (Digitizer) เป็นอุปกรณ์ที่เปลี่ยนสัญญาณภาพที่เป็นสัญญาณแอนะล็อก ให้เป็นข้อมูลดิจิทัล เพื่อให้สามารถนำไปประมวลผล หรือ ใช้ ได้กับเครื่องคอมพิวเตอร์ อุปกรณ์พื้นฐานสำคัญที่รับแสงคือ vidicon camera, microdensitometer, flying spot scanner, photosensitive solid-state array เป็นต้น แต่ที่นิยมใช้กันแพร่หลายก็มีอยู่ 2 อย่าง คือ vidicon camera กับ photosensitive solid-state arrays ซึ่งอุปกรณ์สองชนิดนี้เป็นตัวจำแนกภาพที่สามารถเก็บเก็บเก็บภาพที่ต้องการได้ และมีประโยชน์เพิ่มเติมที่สามารถดิจิไตซ์ภาพที่มีความเข้มเพียงพอกที่จะแบ่งแยกความแตกต่างได้ หลอดวิดิคอน ภาพจะไปตามกระบอกที่ผิวหน้าของหลอด ไม่ได้เห็นชัด ภาพที่ไปปรากฏที่ผิวหน้าของหลอดจะทำให้เกิดรูปแบบการเปลี่ยนแปลงของ conductivity ตามการกระจายของแสงที่สะท้อนมาจากภาพในขณะที่ electro beam กำลังสแกนบนผิวหน้าของ photoconductivity target, Electro beam นี้จะสร้างความแตกต่างให้เกิดพื้นที่ collector ของหลอด ตามความสว่างของแสงที่มากกระทบหลอด Digital image ที่ได้จากการเอาสัญญาณที่ออกจาก collector นี้ไป Quantizing ในตำแหน่งที่ตรงกับ scanning หลอดวิดิคอนสมัยนี้จะอยู่ในรูปของกล้องทีวี และเอาสัญญาณที่วนไปใช้ในการสร้างส่วนต่างๆ ของ Image

3. คอมพิวเตอร์ (Computer) เนื่องจากตัวประมวลผล (Image processor) มีความสามารถเพียงแค่งานแปลงข้อมูลจากสัญญาณโทรทัศน์ให้มาอยู่ในรูปของข้อมูลดิจิทัลในหน่วยความจำ แต่ในบางครั้งระบบการประมวลผลภาพจำเป็นต้องมีการคำนวณทางคณิตศาสตร์ที่ยุ่ยากหรืออาจจะมีความต้องการผลผลึกษาให้เข้ากับรูปภาพ แล้วมันก็เก็บไว้และอันะอีกมาก เพื่อสนองต่อความต้องการเหล่านี้ เราจึงต้องทำการเชื่อมระบบของตัวประมวลผลภาพให้เข้ากับระบบคอมพิวเตอร์ ซึ่งในโครงการนี้เราเชื่อมระบบเข้ากับ IBM PC ซึ่งเป็นระบบคอมพิวเตอร์ที่ได้รับความนิยมกันทั่วไป

4. อุปกรณ์ที่ใช้ในการเก็บข้อมูล (Storage Devices) ภาพที่ได้จากการประมวลผลมีความละเอียด 512*512 pixels ซึ่งแต่ละ pixel เข้ารหัสเป็น 8 บิต จะต้องใช้หน่วยความจำทั้งหมดถึง 256 Kbyte อุปกรณ์ที่ใช้เก็บข้อมูลที่นิยมกัน ได้แก่ ฟลอปปีดิสก์ ซึ่งสามารถเก็บข้อมูลได้ 360 Kbyte, ฮาร์ดดิสก์ ซึ่งสามารถเก็บข้อมูลได้ตั้งแต่ 5 Mbytes ขึ้นไป และแมกเน็ติกส์ดิสก์ เป็นต้น

5. อุปกรณ์แสดงผล (Display and Recorder) เป็นส่วนที่ใช้แสดงภาพที่ได้จากตัวประมวลผลภาพ, ภาพที่เก็บอยู่ในฟลอปปีดิสก์ และ ฯลฯ ซึ่งได้แก่ จอ โม โน โดรม หรือจอ โทรทัศน์ ที่สามารถแสดงภาพที่มีระดับความสว่างแตกต่างกัน มากๆ ได้ เครื่องพิมพ์ (Printer) ก็เป็นอุปกรณ์หนึ่งที่ใช้ในการแสดงภาพที่ไม่ต้องการความสว่างมากนัก ทั้งนี้เนื่องจากในแต่ละจุดภาพของเครื่องพิมพ์จะให้ระดับความสว่างเพียง 2 ระดับ ดังนั้นจึงต้องสร้างเมตริกซ์ของจุดภาพของเครื่องพิมพ์ที่มีขนาด $n \times n$ โดย $n = 2, 3, 4, \dots$ ซึ่งแล้วแต่ว่าเราจะต้องการภาพที่มีความละเอียดแค่ไหน รวมทั้งความสามารถในการพล็อตเป็นจุดต่อแถว ของเครื่องเองด้วย เราเรียกการแสดงผลในลักษณะนี้ว่า Half-tone picture นอกจากนี้ยังมีอุปกรณ์ที่ใช้แสดงภาพได้ลึก เช่น เลเซอร์ปริ้นเตอร์ (Laser Printer) เป็นต้น




รูปที่ 2.2 Block diagram of image processor ภาพขาวดำ

จาก Block diagram รูปที่ 2.2 จะเห็นได้ว่า เมื่อรับสัญญาณวิดีโอแอนะล็อกเข้ามาที่ VDO I/P ซึ่งจะมี Buffer เป็นตัวกรองรับสัญญาณแล้ว และการแยกสัญญาณเป็น 2 ส่วน คือสัญญาณภาพขาวดำ (Y) และสัญญาณสี ซึ่งใช้วงจร Low-pass filter เป็นตัวแยก สัญญาณภาพขาวดำ และใช้วงจร Comparator เป็นตัวแยกสัญญาณสี ซึ่งสัญญาณสีที่แยกได้จะต้องประกอบด้วย สัญค์ทางแนวเส้น สัญค์ทางแนวตั้ง และสัญญาณ O/E F (Odd/Even Field) เพื่อที่จะนำไปควบคุมการทำงานของ RAM และอุปกรณ์อื่นๆ

สำหรับสัญญาณที่ผ่าน Low pass filter จะนำมาทำการขยายโดยผ่าน Amplifier จากนั้นนำสัญญาณที่ได้ซึ่งเป็นสัญญาณแอนะล็อก ทำการแปลงเป็นข้อมูลดิจิทัลขนาด 8 บิต (มีความเข้มของแสง $2^8 = 256$ ระดับ) เพื่อที่จะนำมาเก็บในหน่วยความจำและทำการประมวลผล โดยจะถูกควบคุมด้วยสัญญาณสีคู่สีที่หนึ่ง เมื่อต้องการข้อมูลที่อยู่ในหน่วยความจำมาทำการแสดงผล จะต้องทำการแปลงข้อมูลกลับ

เป็นสัญญาณแอนะล็อกและสัญญาณสีคู่สีที่หนึ่งเพื่อให้อุปกรณ์แสดงผลสามารถแสดงผล

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



อธิบายจาก Block Diagram รูปที่ 2.3

จาก Block Diagram สัญญาณจากกล้องวิดีโอจะถูกป้อนเข้าที่ VDO input จากนั้นจะทำการแยกสัญญาณออกเป็นส่วนๆ โดยให้ Comparater เป็นตัวแยกสัญญาณซึ่งได้ให้ Low pass filter เป็นตัวแยกสัญญาณภาพขาวดำ(Y) และสำหรับสัญญาณภาพสี (R-Y และ B-Y) นั้นจะให้ Pal decode เป็นตัวแยกออกมา จากนั้นนำสัญญาณภาพขาวดำไปขยายและเข้าวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัลขนาด 8 บิต แล้วนำข้อมูลที่ได้ไปเก็บในหน่วยความจำ ซึ่งการเก็บข้อมูลดิจิทัลนี้จะถูกควบคุมโดยสัญญาณซึ่งได้ชื่อที่หนึ่ง เพื่อให้การเก็บข้อมูลเป็นไปอย่างถูกต้อง โดยข้อมูลดิจิทัลนี้ 1 ภาพ จะใช้เนื้อที่ของหน่วยความจำ 256 Kbyte

ส่วนสัญญาณ R-Y และ B-Y นั้นจะถูก Multiplex ก่อน จากนั้นจึงนำสัญญาณที่ถูก Multiplex แล้ว ไปป้อนเข้าวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล ซึ่งการที่เราทำการ Multiplex สัญญาณนี้ทำให้เราสามารถประหยัดวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัลไปได้หนึ่งชุด จากนั้นนำข้อมูลที่ได้จากการแปลงอนาล็อก ซึ่งมีขนาด 6 บิต ไปเก็บลงในหน่วยความจำ โดยการเก็บข้อมูลจะถูกควบคุมด้วยซิงค์เหมือนกับสัญญาณภาพขาวดำ ดังนั้นข้อมูลในหน่วยความจำจะเป็นข้อมูลของ R-Y และ B-Y สลับกันไปตามความเร็วของการ Multiplex และอีกส่วนที่สำคัญ คือ การอ้างอิงแอดเดรสของหน่วยความจำในการเก็บข้อมูลของสัญญาณขาวดำ(Y) และสัญญาณสี R-Y, B-Y ซึ่งจะต้องมีความสัมพันธ์กับความเร็วของ Clock Pulse และสัญญาณซิงค์

ข้อมูลที่ถูกรับอยู่ในหน่วยความจำนี้ เมื่อต้องการแสดงภาพกลับออกมาจะต้องทำการแปลงข้อมูลกลับกันขั้นตอนที่ทำการเก็บข้อมูล คือต้องทำการแปลงข้อมูลดิจิทัลให้เป็นสัญญาณอนาล็อก ทั้งสัญญาณภาพขาวดำและสัญญาณ R-Y, B-Y ซึ่งสัญญาณ R-Y, B-Y ซึ่งสัญญาณ R-Y, B-Y นี้เองที่เราเก็บข้อมูลเราได้ทำการ Multiplex ข้อมูลเอาไว้ ดังนั้นเมื่อต้องการสัญญาณเดิมเราจึงต้องทำการ Demultiplex โดยความเร็วที่ทำการ Demultiplex นี้จะต้องมีความเร็วเท่ากับเวลาในการ Multiplex จากนั้นจึงนำสัญญาณที่ได้จากการแปลงเป็นอนาล็อกมารวมกันโดยเข้าวงจร PAL Encoder จากนั้นจึงนำมารวมกันกับซิงค์อีกที่หนึ่งเพื่อให้เป็นสัญญาณ Composite ตามเดิม

นอกจากนี้ข้อมูลที่ถูกรับอยู่ในหน่วยความจำ ยังสามารถ Interface เข้ากับไมโครคอมพิวเตอร์ เพื่อดึงข้อมูลมาเก็บในดิสก์และพิมพ์ออกไปยังปริ้นเตอร์ ได้โดยการเชื่อมต่อสัญญาณ ซึ่งอาศัยวงจร Multiplex ช่วยในการนำข้อมูลมาแสดงผลได้

2.2 สัญญาณภาพและรายละเอียดของภาพจากกล้องวิดีโอ

(Video signal and Television signal description)

ภาพที่ตาเรามองเห็นได้นั้น เกิดขึ้นเนื่องจากมีแสงไปกระทบวัตถุนั้น แล้วสะท้อนมาเข้าตาเรา ถ้าหากไม่มีแสงเราจะไม่สามารถเห็นภาพนั้นได้เลย และการที่เรามองเห็นภาพเป็นภาพสีต่างๆ ได้ก็เกิดเนื่องจากว่าวัตถุนั้นๆ มีความสามารถในการดูดกลืนแสงของสีไม่เท่ากัน จึงทำให้เราสามารถมองเห็นวัตถุนั้นๆ เป็นสีต่างๆ ได้

ปกติภาพที่เราเห็นนั้นก็คือแสงที่สะท้อนออกจากวัตถุนั้นๆ ในเวลาเปลี่ยนความเข้มของแสงที่สะท้อนออกมานั้น ให้เป็นสัญญาณทางไฟฟ้า เราเรียกสัญญาณที่ได้จากการเปลี่ยนแสงเป็นไฟฟ้านี้ว่า สัญญาณภาพ อุปกรณ์ที่ทำหน้าที่เปลี่ยนความเข้มของแสงให้เป็น ไฟฟ้านี้ขึ้นอยู่กับหลายชนิด ดังที่ได้กล่าวมาแล้วในเรื่องการดิเจ็ทซ์ แต่ที่เรารู้จักกันดี คือ หลอดวิดีโอคอน (Vidicon tube) ซึ่งเราจะพบอยู่ทั่วไปในรูปของกล้องวิดีโอ หรือกล้องโทรทัศน์

สัญญาณที่ได้มาจากกล้องวิดีโอหรือโทรทัศน์นั้น จะมีลักษณะเป็นสัญญาณต่อเนื่อง (Analog signal) และจะมีลักษณะเป็นสัญญาณรวม (Composite video signal) ซึ่งสัญญาณนี้ประกอบด้วย สัญญาณภาพ, สัญญาณเบี่ยงค้ำทางด้านแนวนอนและแนวตั้ง, สัญญาณซิงค์ทางด้านแนวนอนและแนวตั้ง ซึ่งพอที่จะอธิบายรายละเอียดดังต่อไปนี้

1. สัญญาณเบี่ยงค้ำ (Blanking Pulse)

เป็นสัญญาณที่ใช้เพื่อลบเส้นสแกนละติจูดทั้งในแนวนอนและแนวตั้ง เพื่อมิให้สังเกตเห็นได้ชัดทางจอภาพ สำหรับโทรทัศน์จะมีสัญญาณเบี่ยงค้ำระหว่างเส้นสแกน (เบี่ยงค้ำทางแนวนอน) ประมาณ 10 ไมโครวินาที ทำนองเดียวกันสัญญาณเบี่ยงค้ำระหว่างฟิลด์ (เบี่ยงค้ำทางแนวตั้ง) ขนาดประมาณ 1,250 ไมโครวินาที


2. สัญญาณซิงค์ (Sync Pulse)

เป็นสัญญาณที่ใช้เพื่อช่วยให้อุปกรณ์ทั้งหมดทางแนวนอนและแนวตั้ง ในเครื่องส่งและเครื่องรับโทรทัศน์มีความถี่ตรงกันตลอดเวลา ซึ่งโทรทัศน์ระบบยุโรปสัญญาณซิงค์ทางแนวนอนมีความถี่ 15,625 Hz และสัญญาณซิงค์ทางแนวตั้งมีความถี่ 50 Hz


เนื่องจากว่าความถี่ของสัญญาณซิงค์เท่ากับความถี่ของสัญญาณเบี่ยงค้ำจึงจำเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.4 รูปร่างของสัญญาณ ไทรีตที่รับที่ เกิดจากภาพขาวสลับดำเป็นแถบๆ



รูปที่ 2.5 ขนาดและช่วงเวลาของสัญญาณภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต้องป้องกันอาการรบกวนที่อาจจะเกิดขึ้น โดยการกำหนดขนาดของซิงค์พัลส์ให้น้อยกว่าขนาดของแบล็งคิงพัลส์ คือทำให้ซิงค์พัลส์ทางแนวนอน มีขนาดเพียง 2 ไมโครวินาที และซิงค์พัลส์ทางแนวตั้งมีขนาด 190 ไมโครวินาที เท่านั้น นอกจากนี้ยังใช้วิธีการส่งซิงค์พัลส์เหล่านั้นไปกับแบล็งคิงพัลส์อีกด้วย โดยให้ฐานของซิงค์พัลส์อยู่ที่กับขอบบนของแบล็งคิงพัลส์ เมื่อจัดขอบความต่างศักย์ให้ระดับสูงสุดของแบล็งคิงพัลส์ เป็นระดับดำมืดจนมองไม่เห็นแล้วระดับของซิงค์พัลส์ที่อยู่บนยอดสูงสุดของแบล็งคิงพัลส์ก็จะดำมืดสนิทด้วย และไม่ทำให้เกิดการรบกวนภาพที่หน้าจอแต่อย่างใด (ดูรูปที่ 2.4, 2.5)




รูปที่ 2.6 แสดงสัญญาณในแต่ละเส้นเส้นแกน ไลต์ของแนวตั้งและแนวนอน

3. สัญญาณอีควอลไลซิง (Equalizing Pulse)

เป็นสัญญาณที่ใช้เพื่อช่วยให้สัญญาณซิงค์ทางแนวตั้งยังคงมีรูปร่างดีเหมือน

เดิมหลังจากแยกออกมามีสัญญาณซิงค์ทางแนวนอนแล้ว นอกจากนี้ยังทำให้ภาพขึ้นด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สแกนแบบไขว้กันเป็นไป โดย เรียบร้อยสม่ำเสมอ รวมทั้งสัญญาณซิงค์ทางแนวนอนก็ไม่ได้ขาดหาย ไปในช่วงเวลาของสัญญาณซิงค์ทางแนวตั้งอีกด้วย สัญญาณอ็ควอล ไลต์ซึ่งนี้มีความ เป็นสำหรับการสแกนแบบสลับเส้น (Interlaced scanning) เพราะช่วยลดความผิดพลาดที่เกิดขึ้น เนื่องจากการสะบัดกลับผิดตำแหน่ง ในโครงงานนี้การสร้างสัญญาณโทรทัศน์ ในขณะที่แสดงภาพของข้อมูลที่เก็บอยู่ในหน่วยความจำ จะไม่มีสัญญาณอ็ควอล ไลต์ซึ่งทั้งนี้เนื่องจากการสแกนแบบ ไปข้างหน้า (Progressive scanning) ซึ่งจะทำให้ระบบวงจรง่ายขึ้น และยังประหยัดค่าใช้จ่ายอีกด้วย




รูปที่ 2.7 สัญญาณภาพรวม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสแกน (Scanning) คือ การส่งจุดภาพไปยังจอมอนิเตอร์เพื่อที่จะแสดงภาพ ซึ่งจะเป็จุดขาวดำหรือสีนั้นขึ้นอยู่กัสัญญาณภาพ การสแกนภาพมีอยู่ด้วยกัน 2 วิธี คือ การสแกนแบบไปข้างหน้า(Progressive scanning) และการสแกนแบบสลับเส้น(Interlaced scanning)


จากรูปที่ 2.8 จะเห็นได้ว่าการสแกนเริ่มจาก a-->b, c-->d จนกระทั่งสุดท้าย m-->n ซึ่งเป็นารสแกนจากซ้ายไปขวาและจากข้างบนลงข้างล่างเหมือนกับ การอ่านหนังสือพิมพ์หรือการพิมพ์ดีด เรียกรการสแกนแบบนี้ว่า การสแกนแบบไปข้างหน้า



รูปที่ 2.8 การสแกนแบบไปข้างหน้า



(ก)



(ข)

รูปที่ 2.9 การสแกนแบบสลับเส้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.9(ก) จะเห็นว่าการสแกนจะเริ่มจาก 1,2,...,7 เรียกว่า ฟิลด์คี่ (Odd Field) และในระหว่างเส้นต่อเส้นก็จะเว้นช่องว่างให้พอสแกนได้สักครึ่งหนึ่ง จากเส้นที่เริ่มที่ 8,9,...,13 ใหม่อีกครึ่งหนึ่งเรียกว่า ฟิลด์คู่ (Even Field) เป็นการสแกนแบบเส้นเว้นเส้นซึ่งต้องใช้ในการสแกนในแนวตั้ง 2 ครั้ง ตั้งแต่้าต้องการ ภาพ 25 ภาพต่อวินาที ก็ต้องส่ง 50 ครั้ง ซึ่งวิธีนี้เราเรียกว่า การสแกนแบบสลับเส้น

ในการสแกนสลับเส้นนี้ต้องใช้การสแกนแนวตั้ง 2 ครั้ง การสแกนแนวตั้ง 1 ครั้งเรียกว่า การสแกน 1 ฟิลด์ การสแกน 2 ฟิลด์ เรียกว่า 1 เฟรม (frame) ในระบบ 625 เส้น จากรูปที่ 2.9(ข) การสแกน 1 ฟิลด์ มี 312.5 เส้น เนื่องจากตาของมนุษย์มีคุณสมบัติในการคงอยู่ของภาพ (Persistence of image) และระยะเวลาในการเรืองแสงของเฟอร์เฟอร์ที่จอภาพ ทำให้ภาพของฟิลด์หนึ่งยังคงอยู่ในขณะที่ฟิลด์ที่สองสแกนเสร็จแล้ว ภาพที่มองเห็นจึงมีจำนวน 625 เส้น ชื่อของวิธีนี้คือ ลดการกระพริบของจอภาพ (flicker)

ในการสแกนทั้งแบบไปข้างหน้าและแบบสลับเส้น เมื่อสแกนไปสุดแต่ละเส้นแล้ว ต้องรีบกลับมาเริ่มเส้นใหม่ ทั้งแนวตั้งและแนวนอน ระยะเวลาในการวิ่งกลับมาเริ่มใหม่ยิ่งน้อยเท่าไรยิ่งดี จากรูปที่ 2.8 คือเส้นประจาก b-->c,d-->e เส้นนี้เรียกว่า เส้นสแกนกลับ (Retrace or Flyback) เส้นนี้ไม่มีความจำเป็นในการประกอบเป็นภาพ จึงมีวงจรควบคุมไม่ให้ปรากฏที่จอภาพ

ในโครงการนี้จะทำการตัดจ็อยท์เพียงฟิลด์เดียว จากสัญญาณที่ส่งมา โดยวิธีการสแกนแบบสลับเส้น ก่อนที่จะทำการเก็บภาพ จะเห็นว่าภาพที่แสดงบนจอโทรทัศน์ จะเป็นภาพสแกนแบบสลับเส้น เมื่อทำการเก็บภาพแล้วภาพที่แสดงบนจอโทรทัศน์ จะเป็นภาพของข้อมูลที่เกิดขึ้นในหน่วยความจำ และแสดงผลโดยวิธีการสแกนแบบไปข้างหน้า

ทฤษฎีการแปลงสัญญาณอนาล็อกเป็นดิจิทัลและแปลงดิจิทัลเป็นสัญญาณอนาล็อก

ANALOG(A) TO DIGITAL(D) AND DIGITAL(D) TO ANALOG(A)

CONVERSION

การแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก เป็นการแปลงข้อมูลหรือข่าวสารทางดิจิทัลให้เป็นข้อมูลในทางอนาล็อก เช่น เอาท์พุทของระบบดิจิทัลจะต้องเปลี่ยนเป็นแอนะล็อกเสียก่อนในการที่จะใช้ขับปากกาเรคคอร์ดเดอร์ (recorder) โดยใช้ D to A converter หรือสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลเป็นสิ่งจำเป็นมาก สำหรับการประมวลผลทางดิจิทัล

ขอบเขตของการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลนั้น ทำได้โดยใช้ A to D converter ซึ่งถูกใช้สำหรับแปลงสัญญาณอนาล็อกจากเอาท์พุทของทรานสดิวเซอร์ (transducer) ไปเป็นสัญญาณดิจิทัลเพื่อใช้ป้อนเข้ายังระบบดิจิทัล การแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก เป็นขอบเขตที่ทำได้โดยตรง และทำได้ง่ายกว่าการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล

3.1 วงจรปรับค่าความต้าน (VARIABLE RESISTOR NETWORK)

ปัญหาพื้นฐานในการแปลงสัญญาณดิจิทัลไปเป็นสัญญาณอนาล็อกคือ การเปลี่ยนระดับของดิจิทัลโวลต์เตจ (digital voltage) ค่าใดๆไปเป็นแอนะล็อกโวลต์เตจ (analog voltage) ที่เหมาะสม ซึ่งเราแก้ไขปัญหานี้ได้โดยการออกแบบวงจรปรับความต้านทาน ที่สามารถเปลี่ยนแต่ละระดับของสัญญาณดิจิทัลไปเป็น binary weight-equivalent voltage ตัวอย่างในการพิจารณาอะไรคือความหมายของ equivalent binary weight ให้พิจารณาได้จากตารางความจริง (truth table) สำหรับสัญญาณไบนารี 3 บิต ดังรูปที่ 3.1 สมมุติว่าเราต้องการเปลี่ยนสัญญาณดิจิทัลทั้ง 8 ค่าดังในรูปเป็นแอนะล็อกโวลต์เตจ จำนวนน้อยที่สุดที่แสดงไว้ในรูปคือ "000" ที่ดิจิทัลค่านี้ เราต้องการแปลงให้เป็นแอนะล็อกโวลต์เตจเท่ากับ "0" โวลต์และจำนวนที่มากที่สุดคือ "111" ต้องการเปลี่ยนเป็นแอนะล็อกเท่ากับ "7" โวลต์ การทำเช่นนี้เป็นการกำหนดย่านของสัญญาณอนาล็อกที่เราต้องการ จากตารางที่ 3.1 เราจะเห็นว่าระหว่างค่า "000" กับ "111" นั้นสามารถแบ่งออกเป็น 7 ระดับด้วยกัน ดังนั้นสัญญาณอนาล็อกที่ได้จะถูกแบ่งออกเป็น 7 ระดับเช่นกัน การเปลี่ยนแปลงที่เกิดขึ้นน้อยที่สุดของสัญญาณดิจิทัลอยู่ที่บิตต่ำสุด (LSB) ดังนั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บิตนี้จะทำให้การเปลี่ยนแปลงของอนาล็อกเอาต์พุตเท่ากับ $1/7$ ของค่าเต็มสเกล (FULL SCALE) R DIVIDER ถูกกำหนดให้เป็น "1" ในตำแหน่ง 2^0 ซึ่งจะทำให้อนาล็อกเอาต์พุตเท่ากับ $7 \times 1/7 = 1$ โวลต์

2^2	2^1	2^0	DEC
0	0	0	0
0	0	1	1
0	1	0	2
0	1	1	3
1	0	0	4
1	0	1	5
1	1	0	6
1	0	1	7

รูปที่ 3.1 ตารางแสดงค่าไบนารี 3 บิต

พิจารณาที่บิต 2^1 เราจะเห็นได้ว่าที่บิต 2^1 มีค่าเป็นสองเท่าของบิต 2^0 ดังนั้น บิต 2^1 จะทำให้การเปลี่ยนแปลงของอนาล็อกเอาต์พุตโวลต์แดงเป็นสองเท่าของ LSB และค่า resistive divider จะทำให้อนาล็อกเอาต์พุตโวลต์แดงเท่ากับ $7 \times 2/7 = 2$ โวลต์ ในการพิจารณาที่บิตอื่นก็ให้หลักการเดียวกัน

จากที่กล่าวมาแล้วข้างต้นจะเห็นว่าบิตต่ำสุดจะให้ weight เท่ากับ $1/7$ บิต 2^1 เท่ากับ $2/7$ ผลรวมของ weight ทั้งหมดจะเท่ากับ 1 โดยทั่วไปแล้ว binary weight ที่บิตต่ำสุดจะเขียนเป็นสมการได้คือ $1/2^{n-1}$ เมื่อ n คือจำนวนบิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาติให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต่อไปเราจะหาค่าของ resistive divider สำหรับดิจิตอล 3 บิต ดัง
รูปที่ 3.2


BIT	WEIGHT	BIT	WEIGHT
2^0	1/7	2^0	1/15
2^1	2/7	2^1	2/15
2^2	4/7	2^2	4/15
		2^3	8/15

รูปที่ 3.2 BINARY EQUIVALENT WEIGHTS

สมมุติดิจิตอลอินพุทมีค่า "000" ต้องการอนาล็อกเอาต์พุทเท่ากับ "0" โวลต์และ "111" เท่ากับ "7" เพราะฉะนั้นสำหรับอินพุท "001" จะได้เอาต์พุทเท่ากับ "1" โวลต์ ในทำนองเดียวกันเมื่ออินพุทเท่ากับ "010" จะได้อนาล็อกเอาต์พุทเท่ากับ "2" โวลต์ สำหรับค่าอื่นๆ ก็เช่นกันจะได้อนาล็อกเอาต์พุทตามตารางรูปที่ 3.2 resistive divider จะต้องทำหน้าที่สองอย่างด้วยกันเพื่อจะเปลี่ยนดิจิตอลอินพุทไปเป็นอนาล็อกเอาต์พุทโวลต์ต่าง คือ

1. บิต 2 จะต้องเปลี่ยนเป็น 1 โวลต์ บิต 2^1 เท่ากับ 2 โวลต์ และบิต 2^2 เท่ากับ 4 โวลต์
2. โวลต์ต่างทั้งสามค่านี้แสดงดิจิตอลบิต เมื่อรวมกันแล้วจะได้อนาล็อกเอาต์พุทโวลต์ต่าง

รูปที่ 3.3 แสดงถึง resistive divider ที่สมบูรณ์ของตัวอย่างนี้




รูปที่ 3.3 RESISTIVE DIVIDER

R0 R1 และ R2 ต่อแบบ divider network ความต้านทาน R1 เป็นโหนดสมมุติว่าดิจิตอลอินพุตเท่ากับ "001" เราสามารถเขียนวงจรสมมูลย์ (equivalent circuit) ได้ดังรูปที่ 3.4 อนาล็อกเอาต์พุตโวลต์ที่ตรง สามารถหาได้ โดยใช้ MILLMAN 's theorem ดังสมการต่อไปนี้

$$V = \frac{V1/R1 + V2/R2 + V3/R3 + \dots}{1/R1 + 1/R2 + 1/R3 + \dots}$$

โดยการใช้ MILLMAN 's theorem จากรูปที่ 3.4 จะได้

$$V = \frac{V0/R0 + V1/(R0/2) + V3/(R0/4)}{1/R0 + 1/(R0/2) + 1/(R0/4)}$$



สรุป resistive divider สามารถสร้างขึ้นเพื่อแปลงดิจิตอล โวลต์

ตรง ไปอนาล็อก โวลต์ตรง โดยใช้กฎเกอห์ต้อ ไมล์

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ต้องมีความต้านทานอินพุทหนึ่งตัวสำหรับแต่ละบิตของดิจิตอล
2. เริ่มต้นที่บิตต่ำสุดค่าความต้านทานในบิตต่อมา มีค่าเป็นครึ่งหนึ่งของความต้านทานของบิตก่อนหน้านั้น
3. ค่าเต็มสเกลของเอาต์พุทโวลต์เตจ มีค่าเท่ากับผลบวกของสัญญาณ


ดิจิตอลอินพุท

4. บิตต่ำสุดจะมี weight เท่ากับ $1/2^{n-1}$ เมื่อ n คือจำนวนบิต
5. การเปลี่ยนแปลงของอินพุทโวลต์เตจ ต่อการเปลี่ยนแปลงของบิตต่ำสุดเท่ากับ $V/2^{n-1}$
6. เอาต์พุทโวลต์เตจ สามารถหาได้โดยใช้ MILLMAN 's theorem

$$V_u = V_0 \cdot 2^0 + V_1 \cdot 2^1 + V_2 \cdot 2^2 + \dots + V_{n-1} \cdot 2^{n-1}$$

3.2 BINARY LADDER


binary ladder เป็น network ที่ output voltage เป็นผลรวม weight ของดิจิตอลอินพุทเราลองมาพิจารณา ladder ขนาด 4 bit ดังรูปที่ 3.5



รูปที่ 3.5 BINARY LADDER


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปจะเห็นว่าใช้ resistor เพียงสองค่า สมมติว่าดีจิดอลทั้งหมด ถูกต่อลงกราวด์ เริ่มต้นที่จุด A ค่าความต้านทานที่มองที่จุด A ไปยัง resistor ตัว ซ้ายสุดคือ $2R$ ค่าความต้านทานที่มองไปยังบิต 2^0 มีค่าเป็น $2R$ เช่นกัน ซึ่งค่า ความต้านทาน $2R$ ทั้งสองตัวนี้จะขนานกันอยู่ ด้วยเหตุนี้เราจึงสามารถแทนด้วย ความต้านสมมูลย์ ซึ่งมีค่าเท่ากับ R ดังรูป 3.6 (a) ต่อไปเราพิจารณาที่จุด B จะเห็น ว่าค่าความต้านทานที่จุด B นี้มีค่าเป็น $2R$ และค่าความต้านทานของบิต 2^1 เท่ากับ $2R$ เช่นกัน ซึ่งสามารถแทนด้วยความต้านทานสมมูลย์ R ดังรูปที่ 3.6(b)




รูปที่ 3.6 วิธีหาค่า BINARY LADDER

เราสามารถใช้อุปสมมติของ ladder เพื่อกำหนดเอาต์พุตของโวลท์เตจ สำหรับดีจิดอลเอาต์พุตค่าต่างๆได้ สมมุติดีจิดอลอินพุตเป็น 1000 binary ladder สามารถเขียนได้ดังรูปที่ 3.7 (a) เพราะจะเห็น network ที่อยู่ด้านซ้ายของจุด D สามารถแทนด้วยความต้าน $2R$ ดังรูป 3.7(b)



(a)



(b)

รูปที่ 3.7 (a) BINARY LADDER WITH A DIGITAL INPUT 1000
 (b) EQUIVALENT CIRCUIT FOR DIGITAL INPUT 1000


จากรูปเราจะได้

$$V_u = V \cdot [2R / (2R + 2R)]$$

$$= V/2$$

นั่นคือถ้าบิตสูงสุด(MSB) มีค่าลอจิก(logic)เป็น 1 จะได้ $V_o = V/2$ โวลต์ ในการหาเอาท์พุทโวลต์ที่ตรงเมื่ออินพุทเป็น 0100 สามารถทำได้ดังแสดงในรูปที่ 3.8 (a) จะเห็นว่าไม่มีโวลต์ที่ตรงทางด้านซ้ายมือของจุด c เลย เพราะฉะนั้นทางด้านซ้ายมือของจุด c สามารถแทนด้วยความต้าน $2R$ ดังรูป 3.8 (b) ต่อไปเราสามารถแทนที่วงจรทางด้านซ้ายของจุด c โดยใช้ทฤษฎีของTHEVENIN's theorem โดยการตัดวงจรดังรูป 3.8 (b) จะได้วงจรใหม่ดังรูป 3.8 (c)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.8 การใช้ THEVENIN 'S THEOREM เข้าช่วยแก้ไขวงจร


3.3 ตัวแปลงสัญญาณดิจิทัลเป็นสัญญาณแอนาล็อก (D TO A CONVERTER)

เราสามารถใช่วงจรพื้นฐานของวงจร resistive divider or ladder มาทำเป็น DAC ได้หรืออาจกล่าวได้ว่า DAC มีส่วนประกอบพื้นฐานหรือโครงสร้างที่ประกอบขึ้นจาก resistive divider network หรือ ladder ใดๆก็ตาม DAC ต้องการส่วนเบ็ดเสร็จอื่น ๆ อีกเพื่อที่จะทำให้ DAC ที่สมบูรณ์ขึ้นคือ DAC จะต้องมีส่วนของรีจิสเตอร์ (register) ที่สามารถใช้เก็บข้อมูลทางดิจิทัล register ที่ง่ายที่สุดจะใช้ flip-flop (flip-flop) ซึ่งสำหรับ 1 บิตจะใช้ flip-flop 1 ตัว DAC ต้องมี level amplifier อยู่ระหว่าง register กับ resistive network เพื่อให้แน่ใจได้ว่าสัญญาณดิจิทัลที่ส่งไปยัง resistive network เป็นสัญญาณที่คงที่อยู่ในระดับเดียวกัน ส่วนสุดท้ายของ DAC จะต้องมีส่วนอินพุทเกตเพื่อทำการ gating อินพุทของ register flip-flop สามารถถูกเช็ทให้มีค่าข้อมูลที่เหมาะสมกับข้อมูลดิจิทัลที่เข้ามา DAC ที่สมบูรณ์แสดงดัง block diagram ดังรูปที่ 3.10 (a)



รูปที่ 3.9 D TO A CONVERTER

อาศัยหลักการที่แสดงโดย block diagram เราสามารถเขียนวงจร D to A ที่สมมุติขนาด 4 บิต ได้ดังรูปที่ 3.10(b) จากรูปจะเห็น level amplifier แต่ละตัวจะมีอินพุต 2 อินพุตคือ 10 โวลท์ จาก precision voltage source และจากเอาต์พุตของฟลิปฟลอป level amplifier จะทำงานดังนี้คือ ถ้าเอาต์พุตจากฟลิปฟลอปเป็น high level amplifier จะให้เอาต์พุตเป็น 1 แต่ถ้าเอาต์พุตจากฟลิปฟลอปเป็น low เอาต์พุตจะเป็น 0 ฟลิปฟลอปทั้ง 4 ที่ใช้เป็น register จะใช้สำหรับเก็บข้อมูลทางดิจิทัลฟลิปฟลอปที่อยู่ทางขวามือเป็น MSB และตัวซ้ายสุดเป็น LSB ฟลิปฟลอปแต่ละตัว จะเป็น RS-latch และต้องการระดับสัญญาณที่เป็นบวก(positive level) ที่อินพุต R หรือ S เพื่อที่จะไปเซ็ทหรือรีเซ็ทเอาต์พุตของฟลิปฟลอป ส่วนของอินพุตเกทใช้สำหรับข้อมูลเข้ามายัง register เมื่อสาย read-in เป็น high จะมีเกทเพียงตัวเดียวเท่านั้นที่มีเอาต์พุตเป็น high ส่งไปยังอินพุต R หรือ S ฟลิปฟลอปจึงถูกเซ็ทโดยขึ้นอยู่กับค่าลอจิกของ R หรือ S ข้อมูลจะถูกส่งเข้าไปยัง register ในแต่ละครั้งที่มีพัลส์(pulse) ป้อนเข้ามาที่สาย read-in




รูปที่ 3.10 (a) BLOCK DIAGRAM
(b) 4-BIT D TO A CONVERTER

บ่อยครั้งที่เดียวที่เราจำเป็นต้อง decode สัญญาณอินพุตที่มีหลาย ๆ อินพุตเช่น แกน X แกน Y สำหรับ plotting board ในกรณีเช่นนี้จะใช้ 2 วิธีในการ decode สัญญาณคือ


1. โดยใช้ DtoA converter สำหรับแต่ละสัญญาณอินพุตดังแสดงไว้ดังรูปที่ 3.11(a) ข้อดีของวิธีนี้คือแต่ละสัญญาณที่จะ decode จะถูกเก็บไว้ใน register ของมันเอง และอนาล็อกเอาต์พุตจะถูก hold ไว้ใหม่ค่าคงที่ สายดิจิตอลอินพุตทุกขั้วขนานเข้ากับแต่ละconverter และconverter ตัวที่เหมาะสมจะถูกเลือกสำหรับ decode โดยสาย select (select line)

2. เป็นการใช้ multiplex แสดงดังรูปที่ 3.11(b) ข้อเสียของวิธีนี้คืออนาล็อกเอาต์พุตจะถูก hold ในระหว่างของการ sampling และเอาต์พุตจะต้องต่อกับ sample-hold amplifier



รูปที่ 3.11 (a) CHANNEL SELECT METHOD
(b) MULTIPLEX METHOD

จากรูปที่ 3.12(a) เป็นแบบ unity gain noninverting voltage amplifier ซึ่งจะได้ $V_o = V_i$ และถ้านำเอาออปแอมป์แบบนี้มาต่อกันดังรูปที่ 3.12(b) ก็จะได้เป็น sample-and-hold amplifier เมื่อสวิตช์ปิดวงจร คาปาซิเตอร์จะชาร์จประจุจนลัดวงจรที่เตจที่ได้จาก D to A ไร่ และเมื่อสวิตช์เปิดวงจร คาปาซิเตอร์ hold ระดับโวลท์เตจไว้ จนกระทั่งถึงเวลาของการ sampling ใหม่และเพราะว่าออปแอมป์มีอินพุทอิมพีแดนซ์สูงมาก ดังนั้นจะเห็นได้ว่าคาปาซิเตอร์จะได้ดีสชาร์จ (discharge) และในเวลาเดียวกันก็จะให้ gain เพื่อขับวงจรภายนอกด้วย



รูปที่ 3.12 (a) UNITY GAIN AMPLIFIER
(b) SAMPLE-HOLD CIRCUIT

เมื่อ D/A ถูกต่อเข้ากับ multiplexer เราจะต้องคำนึงถึงอัตราสูงสุดที่ converter จะสามารถทำงานได้ด้วยในแต่ละครั้งที่ข้อมูลถูกส่งไปยัง register จะเกิด transient ที่ที่เอาต์พุทของตัว converter ทั้งนี้เพราะว่าในความเป็นจริงแล้วคลื่นฟลอมแต่ละตัวมี rise และ fall time ที่แตกต่างกันดังนั้นจะต้องมี setting time ระหว่างเวลาที่ข้อมูลถูกส่งไปยัง register กับเวลาที่อนาล็อกโวลต์เตจถูกอ่านออกมา setting time นี้เป็นตัวประกอบหลักในการกำหนดอัตราสูงสุดของการ multiplex กรณีเช่นนี้จะเกิดขึ้นเมื่อทุกบิตมีการเปลี่ยนแปลงเช่นจาก 1000 เป็น 0111 โดยปกติแล้วคาปาซิเตอร์ของวงจร sample-and-hold amplifier จะไม่มีความสามารถในการ hold voltage ที่แน่นอน ดังนั้นอัตราการ sampling (SAMPLING RATE) จะต้องเพียงพอเพื่อให้มั่นใจได้ว่าโวลต์เตจไม่ถูกลดทอนหรือหายไป ในระหว่างการ sampling อัตราการ sampling คือความถี่ที่คาปาซิเตอร์ชาร์จ (charge) ค่าของสัญญาณอนาล็อกที่ออกมาจากเอาต์พุทของ converter

มาถึงจุดนี้แล้วเราอาจจะอยากรู้ว่าสัญญาณจะต้องถูก sampling เท่าไรจึงจะเพียงพอโดยอาศัยความรู้สึก (common sense) เราจะรู้ว่าจำนวนครั้งหรือความถี่ในการ sampling จะต้องมากกว่าความถี่ของสัญญาณที่ถูก sampling และความถี่ในการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

sampling ที่น้อยความถี่ของสัญญาณที่ถูก sampling จะทำให้สัญญาณถูกลดทอนไปหรือ อาจจะกล่าวได้ว่าถ้าความถี่ของสัญญาณที่ถูก sampling น้อยเกินไปสัญญาณจะลดลงมาก เพราะเวลาของการ discharge ของ sampling-hold capacitor มากเกินไป และอาจจะทำให้ข้อมูลของสัญญาณสูญหายไป เรามีวิธีการสองอย่างในการกำหนดอัตรา การ sampling คือ


1. ถ้าสัญญาณของเราเป็นรูปไซน์ (sinusoidal) ต้องทำการ sampling เป็นสองเท่าของความถี่ของสัญญาณที่เราจะทำการ sampling เช่น ถ้าสัญญาณเป็น sine wave 5KHz เราต้อง sampling ด้วยอัตราที่มากกว่าหรือเท่ากับ 10KHz หรือทุกๆ $1/1000 = 100 \mu\text{s}$

อย่างไรก็ตามถ้าสัญญาณเป็นแบบ sine เราจะทำอย่างไร สัญญาณใดๆก็ตามที่เป็นสัญญาณรายคาบ (periodic) ที่สามารถแสดงได้โดยผลรวมของเทอมโคไซน์ (cosine) ในกรณีนี้เราจะต้อง sampling ด้วยอัตราสองเท่าของความถี่สูงสุดที่ปรากฏอยู่ในเทอมของโคไซน์

2. โดยวิธีการทดสอบทั้งนี้จะตรวจสอบการทำงานที่เหมาะสมของ D/A ได้ซึ่งแบ่งออกเป็น steady-state accuracy test และ monotonicity test

การทดสอบแบบ steady-state เป็นการป้อนค่าดิจิตอลอินพุตเป็นอินพุต register ของ D/A จากนั้นก็จะทำการวัดเอาต์พุตเอาต์พุต ที่ได้แล้วเปรียบเทียบกับค่าที่วัดได้จากการคำนวณว่าตรงกันหรือไม่

การทดสอบแบบ monotonicity หมายถึงการตรวจสอบค่าเอาต์พุตโวลต์เตจ (analog output voltage) ว่าเพิ่มขึ้นตามค่าดิจิตอลและสังเกตเอาต์พุตเอาต์พุตจากออสซิลโลสโคป (oscilloscope) สำหรับ monotonicity ที่เหมาะสม สัญญาณเอาต์พุตจะต้องมีรูปร่างดังรูปที่ 3.13 ชั้นต่างๆของสัญญาณรูปนี้เพิ่มขึ้นจะต้องมีช่องว่างและแอมพลิจูด (amplitude) เท่ากัน ชั้นที่ไม่ถูกต้องเช่น ชั้นที่มีแอมพลิจูดต่างกันหรือชั้นที่ตกลงมาข้างล่างจะแสดงถึง malfunction การทดสอบแบบ monotonicity นี้ไม่ได้ตรวจสอบความเที่ยงตรง (accuracy) แต่ถ้าผ่านการทดสอบแบบที่นี้แล้วก็เป็นการประกันได้ว่าค่าผิดพลาด (error) ในการแปลงสัญญาณ (convert) จะต่ำกว่า 1 LSB



รูปที่ 3.13 CORRECT OUTPUT VOLTAGE WAVEFORM FOR MONOTONICITY TEST

3.4 ความละเอียดและความเที่ยงตรงของ D TO A

ความเที่ยงตรง (accuracy) ของ D/A คอนเวอร์เตอร์ขึ้นอยู่กับเที่ยงตรงของ precision resistor ที่ใช้เป็นแลดเดอร์และความแม่นยำ (precision) ของแรงดันอ้างอิง (reference voltage supply) ที่ให้ความเที่ยงตรงเป็นค่าที่วัดค่าเอาต์พุตที่ได้ ในทางปฏิบัติว่ามีค่าใกล้เคียงกับค่าทฤษฎีเพียงใด เช่น สมมติว่าเอาต์พุตทางทฤษฎีมีค่าเท่ากับ 10 V. ความเที่ยงตรง 10% จะหมายถึงเอาต์พุตที่ได้ ในทางปฏิบัติอยู่ระหว่าง 9.9 V. และ 10.1 V

ความละเอียด (resolution) หรือจะกล่าวอีกอย่างหนึ่งคือการหา โวลต์ที่ตรงเพิ่มขึ้นอย่างน้อยที่สุดที่สังเกตได้ ความละเอียดจะขึ้นอยู่กับจำนวนบิตของดิจิตอลอินพุต นั่นคือเอาต์พุตโวลต์ที่ตรงเพิ่มขึ้นอย่างน้อยที่สุดถูกกำหนดโดย LSB สมมติว่าในระบบ 4 บิต ที่ใช้แลดเดอร์ที่ LSB มี weight เป็น $1/16$ ของอินพุตโวลต์ที่ตรงและถ้าสมมติว่าอินพุตโวลต์ที่ตรงของเราเป็น 16 ดังนั้นในการเปลี่ยนแปลงของ LSB จะทำให้เอาต์พุตโวลต์ที่ตรงเปลี่ยนแปลงเป็น $16 * 1/16 = 1$ V. ดังนั้นเอาต์พุตโวลต์ที่ตรงจะเปลี่ยนแปลงเป็นขั้นๆ หรือเพิ่มขึ้นทีละ 1 V. ซึ่งจะได้เอาต์พุตโวลต์ที่ตรงจะเปลี่ยน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แปลงเป็นรูปที่แม่นยำโดตรงรูปที่ 3.13 และจะเปลี่ยนแปลงจาก 0-15 V โดยเพิ่มทีละ 1 V. คอนเวอร์เตอร์ อย่างไรก็ตามมันไม่สามารถใช้กับโวลต์เตจที่เพิ่มขึ้นน้อยกว่า 1 โวลต์ เช่นถ้าเราต้องการเอาที่ทุกโวลต์เตจเท่ากับ 4.2 V. โดยใช้เอาที่ทุกเท่ากับ 7.8 V. เราจะได้เอาที่ทุกเป็น 8 V. ทั้งนี้เพราะว่า คอนเวอร์เตอร์ของเราเพิ่มค่าขึ้นทีละ 1 V. เท่านี้กล่าวได้ว่า คอนเวอร์เตอร์ของเรามีค่าความละเอียดแค่ 1 โวลต์ เท่านี้

ถ้าเราต้องการเอาที่ทุกที่การเปลี่ยนแปลงน้อยกว่าที่กล่าวมาแล้ว เราต้องใช้คอนเวอร์เตอร์ที่มีเอาที่มากกว่านี้ เช่นคอนเวอร์เตอร์ขนาด 10 บิต จะมี LSB weight เท่ากับ $1/2^{10} = 1/1024$ ดังนั้นค่าที่เปลี่ยนแปลงที่น้อยที่สุดประมาณ 1/1000 และถ้าคอนเวอร์เตอร์มีค่าเต็มสเกลเท่ากับ 10 V. เราจะได้การเปลี่ยนแปลงของเอาที่ทุกขึ้นและ $10/1000 = 10$ มิลลิโวลต์

3.5 ตัวแปลงสัญญาณแอนาล็อกเป็นดิจิทัล (A TO D CONVERTER)

ขบวนการในการแปลงสัญญาณแอนาล็อกเป็นดิจิทัลเราเรียกว่า analog to digital conversion (ADC) ซึ่งจะมีบางสิ่งบางอย่างที่ซับซ้อนกว่า การแปลงสัญญาณดิจิทัล ไปเป็นแอนาล็อก ซึ่งจะมีวิธีการต่างๆอยู่หลายวิธี วิธีที่ง่ายที่สุดคือ

1. วิธีการของ simultaneous จะได้อัจฉริยะเปรียบเทียบ (comparator circuit) เช่นดังรูปที่ 3.14 จะใช้คอมพาราเตอร์ 3 ตัว แอนาล็อกอินพุตที่เราต้องการแปลงเป็นดิจิทัล จะถูกป้อนเข้าที่อินพุตของคอมพาราเตอร์แต่ละตัว และขาอินพุตของคอมพาราเตอร์แต่ละตัวที่เหลือ ถูกต่อเข้ากับแรงดันอ้างอิงมาตรฐาน (standard reference voltage) แรงดันอ้างอิงที่เหลือที่ใช้จะเป็น $V/4$, $V/2$ และ $3V/4$ ระบบนี้จะใช้สำหรับแอนาล็อกอินพุตระหว่าง 0-V โวลต์


ถ้าแอนาล็อกอินพุตมีค่าเกินแรงดันอ้างอิงของคอมพาราเตอร์ตัวใดๆ ก็ตามจะทำให้คอมพาราเตอร์ตัวนั้นทำงาน (TURN ON) ในการทำงานขงคอมพาราเตอร์ สมมติให้เอาที่ทุกเป็น HIGH ถ้าคอมพาราเตอร์ทุกตัวไม่ทำงานแสดงว่าแอนาล็อกอินพุตมีค่าอยู่ระหว่าง 0-V/4 ถ้า C_1 เป็น high (comparator C_1 on) และ C_2 กับ C_3 เป็น low อินพุตจะมีค่าอยู่ระหว่าง $V/2$ กับ $V/4$ ถ้า C_1 กับ C_2 เป็น HIGH ส่วน C_3 เป็น low อินพุตมีค่าอยู่ระหว่าง $V/2$ กับ $3V/4$

และสุดท้ายถ้าเอาที่ทุกของคอมพาราเตอร์เป็น high หมด สัญญาณอินพุตอยู่ระหว่าง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$3V/4$ กับ V สำหรับค่าอินพุทของคอมพาราเตอร์ในย่านต่างๆของอินพุทจะเป็นไปตามรูปที่ 3.14

ตัวอย่างที่แสดงให้เห็นดังรูปที่ 3.14 นี้จะมีอยู่ด้วยกัน 4 ย่าน ที่คอนเวอเตอร์ตัวนี้สามารถตรวจจับ (detect) ได้ ซึ่งทั้ง 4 ย่านนี้สามารถแทนได้ด้วยไบนารี 2 บิต คอมพาราเตอร์ทั้งสามตัวจะต้องส่งเอาท์พุทไปยัง coding network เพื่อกำหนด 2 บิตที่สัมพันธ์กับอนาล็อกอินพุทโวลท์แต่ละ บิตต่างๆของ coding network จะถูกส่งไปเฟลปฟลอปวีจีสเตอ์เพื่อเก็บค่าไว้ block diagram ที่สัมพันธ์สำหรับตัวอย่างของ A/D ที่ได้กล่าวมานี้แสดงดังรูปที่ 3.15




รูปที่ 3.14 SIMULTANEOUS A/D CONVERSION

INPUT VOLTAGE	COMPARATOR OUTPUT		
	C_1	C_2	C_3
$0 - V/4$	LOW	LOW	LOW
$V/4 - V/2$	HIGH	LOW	LOW
$V/2 - 3V/4$	HIGH	HIGH	LOW
$3V/4 - V$	HIGH	HIGH	HIGH

รูปที่ 3.14 COMPARATOR OUTPUTS FOR INPUT VOLTAGE RANGE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.15 2-BIT SIMULTANEOUS A/D CONVERTER



ทฤษฎีการจัด DMA ของระบบ

ภายในระบบคอมพิวเตอร์ที่มีการเชื่อมต่อกับวงจรหรืออุปกรณ์ภายนอกนั้น มักจะมีความจำเป็นต้องการรับ/ส่งข้อมูลระหว่างวงจรหรืออุปกรณ์ภายนอกกับหน่วยความจำของระบบด้วยอัตราความเร็วที่สูงเกินกว่าที่จะใช้วิธีการทางด้านซอฟต์แวร์ได้ (โดยทั่วไปทางซอฟต์แวร์จะใช้โปรแกรมที่มีลักษณะเป็น Loop ซึ่งใช้คำสั่ง IN และ OUT ในการอ่านและเขียนข้อมูลบนเพอร์ท) เช่น การรับส่งข้อมูลระหว่างคอมพิวเตอร์กับดิสค์ไดรฟ์ ซึ่งอัตราการรับ/ส่งข้อมูลของดิสค์ไดรฟ์นั้น จะมีอัตราเร็วที่สูงมากจนในบางครั้งทำให้ CPU ไม่สามารถที่จะทำหน้าที่ในการส่งหรือรับข้อมูลจากดิสค์ไดรฟ์ได้ทัน โดยเฉพาะกรณีที่ CPU จำเป็นต้องคอยตอบสนองต่ออุปกรณ์อื่นของระบบเช่น คีย์บอร์ด อยู่ด้วย


สำหรับเครื่อง IBM/PC นั้น ก็มีปัญหาในลักษณะเดียวกับที่ได้กล่าวมาแล้วเช่นกัน ซึ่งทำให้ภายใน IBM/PC ต้องอาศัยเทคนิคการทำ DMA หรือ Direct Memory Access เข้าช่วยในการแก้ปัญหาที่เกี่ยวข้องกับอัตราเร็วในการรับส่งข้อมูลกับอุปกรณ์ภายนอก การทำ DMA นี้จะเป็นลักษณะของการรับ/ส่งข้อมูลระหว่างหน่วยความจำของระบบกับอุปกรณ์ภายนอกโดยตรง กล่าวคือ เป็นการรับ/ส่งข้อมูลที่ไม่จำเป็นต้องอาศัย CPU ของระบบเลย ซึ่งถ้าหากเป็นการรับ/ส่งข้อมูลตามปกติแล้ว จะเป็นการกระทำโดย CPU ทั้งหมด คือ ถ้าเป็นเหตุการณ์ส่งข้อมูลจากหน่วยความจำให้กับอุปกรณ์ภายนอก CPU จะทำการอ่านข้อมูลจากหน่วยความจำเข้ามาเก็บไว้ก่อน จากนั้นจึงทำการส่งออกไปให้กับอุปกรณ์ภายนอก และในทางกลับกันถ้าเป็นการส่งข้อมูลจากอุปกรณ์ภายนอกให้กับหน่วยความจำ CPU ก็จะทำอ่านข้อมูลจากอุปกรณ์ภายนอกเข้ามาเก็บไว้ก่อน จากนั้นจึงทำการส่งออกไปให้กับหน่วยความจำของระบบ จะเห็นได้ว่าในการส่งผ่านข้อมูลแต่ละไบต์นั้น จะต้องมีการรับ/ส่งข้อมูลถึง 2 ครั้ง (จากต้นทางไปยัง CPU และจาก CPU ไปยังปลายทาง) ในขณะที่ขบวนการ DMA นั้นใช้การส่งข้อมูลจากต้นทางไปปลายทางโดยตรง ซึ่งจะประหยัดเวลาลงได้มาก

สำหรับการทำ DMA ของ IBM/PC นั้น จะใช้ชิปเซิร์ฟเวอร์ที่กำหนดหน้าที่ในการสร้างขบวนการ DMA โดยตรง คือ DMA Controller เบอร์ 8237A-5 ดังนั้นจะกล่าวถึงการโปรแกรมและใช้งาน 8237A-5 ภายใน IBM/PC โดยละเอียด

4.1 การเกิดขบวนการ DMA ภายใน IBM/PC

ในการทำงานโดยปกติเห็น 8088 จะทำการควบคุมบัสต่าง ๆ ของระบบเอง โดยการส่งแอดเดรสของหน่วยความจำหรือพอร์ทต่าง ๆ ที่ 8088 ต้องการจะติดต่อด้วยออกมาบนบัสแอดเดรส, ส่งสัญญาณควบคุมต่าง ๆ ที่จำเป็นออกมาบนบัสควบคุม (Control Bus) และรับหรือส่งข้อมูลให้กับหน่วยความจำหรือพอร์ทต่าง ๆ โดยผ่านทางบัสข้อมูล เมื่อวงจรหรืออุปกรณ์ภายนอกมีความต้องการที่จะส่งผ่านข้อมูลโดยใช้ขบวนการ DMA อุปกรณ์หรือวงจรนั้นก็จะส่งสัญญาณให้กับ DMA Controller เพื่อขอใช้ขบวนการ DMA หลังจากได้รับสัญญาณนี้แล้ว DMA Controller ก็จะตรวจสอบลำดับความสำคัญของสัญญาณที่ได้รับจากอุปกรณ์ หรือวงจรนั้นกับสัญญาณที่ได้รับจากอุปกรณ์หรือวงจรที่ทำการขอ DMA ในแชนแนลอื่นของ DMA-Controller จากนั้นจึงส่งสัญญาณให้กับ 8088 เพื่อขอให้บัสในการส่งผ่านข้อมูล (โดยความจริงสัญญาณนี้ไม่ได้ถูกส่งให้กับ 8088 โดยตรง แต่จะถูกส่งให้กับวงจรสร้าง Wait State ซึ่งจะกล่าวถึงในภายหลัง) เมื่อ 8088 ได้รับสัญญาณแล้วก็จะปล่อยบัสต่าง ๆ ภายในระบบ (หยุดการควบคุมสัญญาณในบัสต่าง ๆ ไว้ชั่วคราว เพื่อให้วงจรหรืออุปกรณ์ที่ทำขบวนการ DMA ซึ่งในที่นี้คือ DMA Controller เข้าควบคุมสัญญาณในบัสเหล่านั้นแทน) คือ บัสแอดเดรส, บัสข้อมูล และบัสควบคุมบางเส้น (ทำให้เอาท์พุทที่บัสต่าง ๆ เหล่านี้เป็น Hi-Impedance) ในวงกัายของบัสไอดีลที่ 8088 กำลังทำงานอยู่ และจะส่งสัญญาณ HOLD Acknowledge กลับไปให้กับ DMA Controller เพื่อแสดงให้ทราบว่า 8088 ปล่อยบัสต่าง ๆ ในระบบแล้วจากนั้น DMA Controller จะเข้าควบคุมบัสต่าง ๆ เหล่านี้แทน 8088 และทำการสร้างบัสไอดีลเพื่อที่ใช้สำหรับการส่งผ่านข้อมูลระหว่างอุปกรณ์ หรือวงจรที่ขอใช้ขบวนการ DMA กับหน่วยความจำของระบบในเวลานี้ DMA Controller จะส่งสัญญาณ DMA Acknowledge ให้กับอุปกรณ์หรือวงจรที่ขอ DMA เพื่อให้วงจรหรืออุปกรณ์นี้ทราบว่า DMA Controller พร้อมที่จะเข้าสู่ขบวนการ DMA แล้ว

ในระหว่างขบวนการ DMA นั้น DMA Controller จะทำหน้าที่เพียงแต่ควบคุมจังหวะการส่งผ่านข้อมูลระหว่างวงจรหรืออุปกรณ์ที่ขอ DMA กับหน่วยความจำเท่านั้น กล่าวคือ DMA Controller จะเพียงแต่สร้างสัญญาณควบคุมต่าง ๆ ที่จำเป็นต้องใช้ในการรับส่งข้อมูลเท่านั้น โดยที่ข้อมูลจะถูกรับหรือส่งจากวงจรหรืออุปกรณ์เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.1 โดอะแกรมแสดงทิศทางการส่งข้อมูลต่าง ๆ ในขณะการ DMA

ที่ข้อ DMA ไปยังหน่วยความจำของระบบโดยตรง (ข้อมูลไม่ผ่าน DMA Controller) ดังกล่าวในโดอะแกรมรูปที่ 4.1

4.2 การให้หมายเลข DMA ใน IBM/PC

ภายใน IBM/PC นั้น ใช้ 8237A-5 เป็น DMA Controller ซึ่ง 8237-5 นี้จะมีช่องทางสำหรับการขอ DMA อยู่ 4 แชนแนล คือ แชนแนลที่ 0-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



DMA controller 8237A and associated circuits.

Address	Register	Number of Bits	Read Write
00H	Ch 0 current address	16	Read Write
01H	Ch 0 current word count	16	Read Write
02H	Ch 1 current address	16	Read Write
03H	Ch 1 current word count	16	Read Write
04H	Ch 2 current address	16	Read Write
05H	Ch 2 current word count	16	Read Write
06H	Ch 3 current address	16	Read Write
07H	Ch 3 current word count	16	Read Write
08H	Status register	8	Read only
08H	Command register	8	Write only
09H	Request register	8	Write only
0AH	Mask register (1 bit)	8	Write only
0BH	Mode register	8	Write only
0CH	Clear first last FF	1	Write only
0DH	Temporary register	8	Read only
0DH	Master clear	0	Write only
0FH	Mask register (all bits)	8	Write only

Valid port numbers of the 8237 DMA controller.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับภายใน IBM/PC เองจะใช้งานแชนแนลเหล่านี้ 2 แชนแนล คือ แชนแนลที่ 0 ซึ่งใช้สำหรับการรีเฟรชหน่วยความจำที่เป็น DRAM (Dynamic RAM) ของระบบ และ แชนแนลที่ 2 ซึ่งใช้ในการส่งผ่านข้อมูลระหว่าง Diskette Drive Controller กับหน่วยความจำของระบบ ส่วนแชนแนลที่ 1 และ 3 นั้นยังไม่ถูกใช้งาน

เนื่องจากการที่ IBM/PC ใช้แชนแนลที่ 0 ในการรีเฟรชหน่วยความจำ จึงทำให้วงจรภายนอกสามารถใช้งานได้เฉพาะแชนแนลที่ 1-3 เท่านั้น (ถึงแม้แชนแนลที่ 1 จะถูกกำหนดให้ใช้สำหรับ Diskette Drive Controller ก็ตาม แต่ Diskette Drive Controller นี้ก็เป็นแต่เพียงวงจรภายนอกที่ต้องนำมาเพิ่มเติมในภายหลังเท่านั้น) โดยบนสล็อตของ IBM/PC จะมีเฉพาะขาสัญญาณสำหรับการขอ DMA ในแชนแนลที่ 1-3 เท่านั้นสำหรับ BIOS ของ IBM/PC จะทำการโปรแกรม 8237A-5 ให้แชนแนลที่ 0 มีลำดับความสำคัญสูงสุด และแชนแนลที่ 3 มีลำดับความสำคัญต่ำที่สุด ตารางข้างล่างนี้จะแสดงลำดับความสำคัญ (0 แทนลำดับความสำคัญสูงสุด และ 3 แทนลำดับความสำคัญต่ำสุด) และการใช้งานแชนแนลทั้งสองของ DMA Controller ภายใน IBM/PC

แชนแนล	ลำดับความสำคัญ	การใช้งาน
0	0	รีเฟรชหน่วยความจำ
1	1	----
2	2	Disk Drive Controller
3	3	----

4.3 ขั้นตอนในขบวนการ DMA ขั้นตอนในขบวนการ DMA ซึ่งสามารถจะแบ่งกล่าวได้เป็นข้อ ๆ ดังนี้

4.3.1 ก่อนที่ 8237A-5 จะทำงานตามที่เรากำลังจะได้เห็น เราจะ

ต้องทำการโปรแกรมรูปแบบการทำงานที่ต้องการให้กับ 8237A-5 เสียก่อน สำหรับสิ่งเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต่าง ๆ ที่ได้แสดงไว้ข้างล่างนี้ จะเป็นสิ่งที่จะต้องทำการโปรแกรมหรือกำหนดไว้ก่อนที่ 8237A-5 จะทำงานได้ตามที่เราต้องการ

- กำหนดรูปแบบการส่งผ่านข้อมูลในขบวนการ DMA ว่าเป็นการเขียน (DMA Write) หรือ อ่าน (DMA Read) ข้อมูลจากหน่วยความจำ
- กำหนดลักษณะการส่งผ่านข้อมูลว่าเป็นการส่งผ่านข้อมูลเพียงไบต์ เดียวหรือหลายไบต์ต่อการเกิดขบวนการ DMA 1 ครั้ง
- จำนวน ไบต์ทั้งหมดของข้อมูลที่ต้องการจะรับหรือส่ง โดยใช้ขบวนการ DMA
- กำหนดลำดับความสำคัญของแต่ละแชนแนลใน 8237A-5
- ตำแหน่งแอดเดรสเริ่มต้น (ของหน่วยความจำ) ของการส่งผ่านข้อมูลในขบวนการ DMA
- ดิสแอมเบิลการขอ DMA ของแต่ละแชนแนลใน 8237A-5

สำหรับการโปรแกรม 8237A-5 นี้ จะทำได้โดยใช้วิธีการในลักษณะเดียวกันกับการโปรแกรม 8259A กล่าวคือ ให้คำสั่ง OUT ส่งคำสั่งต่าง ๆ ที่ใช้ในการโปรแกรม 8237A-5 ให้กับแอดเดรสของพอร์ทที่เป็น 8237A-5 นี้

4.3.2 เมื่ออุปกรณ์หรือวงจรใดต้องการที่จะใช้ขบวนการ DMA อุปกรณ์นั้นก็จะส่งสัญญาณให้กับขา DREQ ของ 8237A-5 เพื่อขอใช้ขบวนการ DMA (ขา DREQ นี้เป็นผลผลิตของ IBM/PC จะใช้สัญลักษณ์เป็น DRQ ดังนั้นเพื่อความสะดวกต่อไปจะเรียกขา DREQ ของ 8237A-5 เป็นขา DRQ แทน) สำหรับขา DREQ หรือ DRQ นี้จะมีอยู่ 3 ขา หรือ 3 แชนแนลคือ แชนแนลที่ 1, 2 และ 3 (ขา DRQ1, 2, 3) ส่วนแชนแนลที่ 0 หรือ DREQ0 นั้น จะถูกใช้งานในการรีเฟรชหน่วยความจำของระบบ ดังนั้นวงจรภายนอกจึงไม่สามารถที่จะขอใช้ขบวนการ DMA ผ่านทางแชนแนลที่ 0 นี้ได้

4.3.3 แชนแนลทั้ง 3 ของ 8237A-5 นั้น จะมีลำดับความสำคัญต่างกัน คือ แชนแนลที่ 1 มีความสำคัญสูงสุด และแชนแนลที่ 3 มีลำดับความสำคัญต่ำสุด (เป็นกรณีของ IBM/PC ถ้าเป็นการใช้งาน 8237A-5 ในกรณีอื่นก็สามารถจะทำการจัดลำดับความสำคัญเป็นลักษณะอื่นได้ โดยการโปรแกรม 8237A-5 ให้ทำงาน

ตามที่เราต้องการ สำหรับการจัดลำดับความสำคัญในลักษณะของ IBM/PC นี้เกิดเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการโปรแกรม 8237A-5 โดย BIOS ในตอนเริ่มต้นการทำงานของระบบ) แต่อย่างไรก็ตามแชนแนลที่มีลำดับความสำคัญสูงสุดโดยแท้จริงนั้นจะเป็นแชนแนลที่ 0 หรือ DREQ0 ดังนั้นถ้ามีการขอ DMA พร้อมกับมากกว่า 1 แชนแนล 8237A-5 ก็จะเปรียบเทียบลำดับความสำคัญของแชนแนลต่าง ๆ ที่ขอ DMA นั้น และจะทำขบวนการ DMA ให้กับแชนแนลที่มีลำดับความสำคัญสูงสุดก่อน โดยการส่งสัญญาณ HRQ ให้กับวงจรสร้าง Wait - State ซึ่งวงจรนี้จะทำให้ 8088 หยุดการทำงานชั่วคราวจนกว่าขบวนการ DMA จะสิ้นสุดลง



รูปที่ 4.3 รูปไดอะแกรมของวงจรสร้าง Wait-State

4.3.4 จากรูปเมื่อมีการขอ DMA (สัญญาณ HRQ มีลอจิกเป็น "1") เข้ามายังวงจรสร้าง Wait-State วงจรนี้จะรอจนกว่า 8088 อยู่ในสภาวะ Passive (ระดับลอจิกที่ขา S1 และ S0 ของ 8088 เป็น "1" ทั้งคู่) ซึ่งอยู่ในประมาณช่วงเวลา T3 ของบัสไซเคิล) และ 8088 ไม่ได้อยู่ในระหว่างเลือกที่ตัวที่คำสั่งที่มีคำสั่ง Lock เป็น Prefix (ขา Lock มีระดับลอจิกเป็น "1") แล้ววงจรสร้าง Wait-State ก็จะส่งสัญญาณ HLD ให้กับ 8237A-5, ดิสเอเบิล

บัฟเฟอร์ของบัสแอสแตเรียส, บัสข้อมูล และดิสเอเบิล 8288 ซึ่งจะมิผลให้บัสนี้แอสแตเรียส, เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาติให้หาเบไซประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บัสข้อมูล และ บัสควบคุมบางเส้นมีสถานะเป็น Hi-Impedance รวมทั้งส่งสัญญาณ WAIT ให้กับขา READY ของ 8284 เพื่อสร้างสัญญาณ WAIT ให้กับ 8088 ด้วย (8284 จะทำให้สัญญาณที่ขา READY ของ 8088 ไม่แอกทีฟ คือ มีระดับลอจิกเป็น "0") นอกจากนี้วงจรสร้าง Wait-State ยังทำการส่งสัญญาณ HOLD (Hold Acknowledge) กลับไปให้กับ 8237A-5 ด้วย

4.3.5 เมื่อ 8237A-5 ได้รับสัญญาณ HOLDY แล้ว ก็จะส่งสัญญาณ DACK ไปให้กับอุปกรณ์ที่ขอ DMA กล่าวคือ ถ้า 8237A-5 ทำขบวนการ DMA ให้กับแชนแนลใดก็จะส่งสัญญาณ DACK กลับให้กับแชนแนลนั้น เช่น ถ้า 8237A-5 ทำขบวนการ DMA ให้กับแชนแนลที่ 1 (DRQ1) 8237A-5 ก็จะส่งสัญญาณ DACK ให้กับแชนแนลที่ 1 (สัญญาณที่ขา DACK1 แอกทีฟ) เป็นต้น ซึ่งการส่งสัญญาณ DACK ให้กับอุปกรณ์ที่ขอ DMA นี้ ก็เพื่อให้อุปกรณ์นั้น ๆ ทราบว่า 8237A-5 พร้อมทั้งจะทำขบวนการ DMA ให้กับอุปกรณ์นั้นแล้ว

สำหรับแชนแนลที่ 0 นี้ถึงแม้วงจรภายนอกจะไม่สามารถใช้งานได้ แต่สัญญาณ DACK0 จะถูกต่อออกมายังสล๊อตของ IBM/PC ด้วย ทั้งนี้เพื่อให้วงจรหรืออุปกรณ์ภายนอกสามารถ ใช้ช่วงเวลาในการรีเฟรชหน่วยความจำได้ด้วย

4.3.6 จากนั้น 8237A-5 จะเข้าควบคุมบัสต่าง ๆ ภายในระบบแทน 8088 โดยการส่งค่าแอกเดอเรสให้กับหน่วยความจำที่อุปกรณ์ที่ขอ DMA นั้น ต้องการจะรับหรือส่งข้อมูลด้วย และจะส่งสัญญาณควบคุมต่าง ๆ ที่จำเป็นต้องใช้ในการส่งผ่านข้อมูล (สัญญาณ MEMR, MEMW, IOR และ IOW) ออกมายังบัสควบคุมด้วย ทั้งนี้ 8237A-5 จะสร้างบัสไคเคิลที่เกี่ยวกับการส่งผ่านข้อมูลขึ้นได้

4.3.7 หลังจากวงจรหรืออุปกรณ์ภายนอกนั้น ได้รับสัญญาณ DACK แล้ว ก็จะยกเลิกสัญญาณ DRQ (ทำให้กลับเป็นลอจิก "0") ที่ส่งให้กับ 8237A-5 จากนั้นเมื่อ 8237A-5 เสร็จจากการทำงานในขบวนการ DMA แล้ว ก็จะยกเลิกสัญญาณ HRQ (ทำให้กลับเป็นลอจิก "0") ที่ส่งให้กับวงจรสร้าง Wait-State ซึ่งจะทำให้วงจรสร้าง Wait-State ยกเลิก HOLDY ที่ส่งให้กับ 8237A-5 เช่นกัน และวงจรสร้าง Wait-State จะยกเลิกสัญญาณ WAIT ที่ส่งให้กับ 8284 รวมทั้งการรีนาเบิ้ลบัฟเฟอร์ของบัสแอกเดอเรส, บัสข้อมูล และ 8288 ด้วยซึ่งจะเป็นผลให้ 8088 กลับเข้าสู่การทำงานตามปกติต่อจากที่ได้ทำไว้ก่อนที่จะเข้าสู่สถานะ Wait อย่างไรก็ตาม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตามในช่วงที่เริ่มต้น ขั้วสู่การทำงานในบัสไซเคิลของ 8088 นี้ จะมีการทวนวง
เวลาออกไปเท่ากับช่วงเวลาของคล็อก 2 ลุค เพื่อให้การทำงานในบัสไซเคิลต่อ
จากที่ทำค้างอยู่นั้นสามารถเกิดขึ้นได้ทันที

ขั้นตอนต่าง ๆ ที่ได้กล่าวมานี้เป็นขั้นตอนการทำงานที่เกิดขึ้นในการทำ
ขบวนการ DMA ใน IBM/PC ซึ่งจะสังเกตได้ว่าภายใน IBM/PC นั้น ใช้วงจรสร้าง
Wait-State ในการทำขบวนการ DMA ทั้งนี้เนื่องจากภายใน IBM/PC จะใช้งาน
8088 ในโหมด Maximum ซึ่งไม่มีขา HOLD และ HOLDA และยังคงจำเป็นต้องใช้ขา
RD/GT สำหรับการใช้งานร่วมกับ Co-Processor ด้วย

4.4 การอ้างแอดเดรสของ 8237A-5

จากลักษณะการจัดเรียงขาของ 8237A-5 ที่ได้กล่าวถึงในตอนต้น จะ
เห็นว่าจำนวนขาที่เป็นบัสแอดเดรสของ 8237A-5 จะมีเพียง 8 ขา คือ A0-A7
โดยที่ขา A0-A7 เป็นแบบ Bi-Directional ซึ่งจะใช้เป็นอินพุตเมื่อ CPU ต้อง
การจะติดต่อกับรีจิสเตอร์ภายในของ 8237A-5 แต่ในระหว่างที่ 8237A-5
สร้างขบวนการ DMA เพื่อช่วยในการส่งผ่านข้อมูลระหว่างหน่วยความจำกับอุปกรณ์
ภายนอก (หรือระหว่างหน่วยความจำ) อยู่นั้น ขา A0-A3 จะถูกใช้เป็นเอาต์พุตร่วมกับ
กับ A4-A7 ในการอ้างแอดเดรสของหน่วยความจำที่เกี่ยวข้อง ซึ่งจะเห็นได้ว่าไม่
เพียงพอที่จะอ้างแอดเดรสได้ครบทั้ง 64 Kbyte ดังนั้น 8237A-5 จึงอาศัยวิธีการวัด
ดิเฟอเรนซ์ค่าแอดเดรส 8 บิตบนที่เหลือ คือ A8-A15 ออกมาบนขา DBO-DB7 ของ
8237A-5 โดย 8237A-5 จะใช้ช่วงเวลาของคล็อก S1 ในแต่ละบัสไซเคิลใน
การส่งค่าแอดเดรส 8 บิตบนออกมาบนขา DBO-DB7 เพื่อส่งให้กับอุปกรณ์ที่ทำหน้าที่
แลทซ์ค่าแอดเดรส 8 บิตบนนี้ออกมาบนบัสแอดเดรสของระบบ โดยขอบขาลงของสัญญาณ
จากขา ADSTB (ขา Address Strobe; ขา 8 ของ 8237A-5) จะถูกใช้สำหรับ
ควบคุมให้อุปกรณ์นี้ทำการแลทซ์ค่าแอดเดรส A8-A15 ซึ่ง 8237A-5 ส่งออกมา
บนขา DBO-DB7 นี้จะออกมาบนบัสแอดเดรสของระบบ ด้วยวิธีการเช่นนี้จะเห็นว่าค่า
แอดเดรสทั้ง 16 บิตคือ A0-A15 จะถูกส่งออกมาบนบัสแอดเดรสได้ โดยไม่จำเป็นต้อง
เพิ่มจำนวนของ 8237A-5 เลย

สำหรับในกรณีที่ 8237A-5 ทำงานในแบบ Block หรือ Demand
Transfer ซึ่งมีการส่งผ่านข้อมูลเข้าหรือออกจากหน่วยความจำเป็นจำนวนมากนั้น
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8237A-5 จะต้องทำการส่งค่าแอดเดรสของหน่วยความจำที่เกี่ยวข้องออกมาบนบัสแอดเดรสอย่างต่อเนื่องกัน ซึ่งโดยทั่วไปแล้วค่าแอดเดรสในส่วนที่อยู่ใน 8 บิตบนคือ A8-A15 นั้น จะไม่เปลี่ยนแปลงมากนัก กล่าวคือ ค่าแอดเดรสในบิต A8-A15 จะถูกเปลี่ยนแปลงเฉพาะกรณีที่มีการเปลี่ยนแปลงค่าแอดเดรสในบิตที่มีการทด (Carry) หรือยืม (Borrow) จากแอดเดรสบิต A7 ให้กับแอดเดรสบิต A8 เช่นกรณีที่ค่าแอดเดรสเปลี่ยนจาก 00FFH เป็น 0100H เท่านั้น ดังนั้นเพื่อเป็นการลดเวลาที่ใช้ในแต่ละบิตไบต์ที่เกี่ยวข้องกับการส่งผ่านข้อมูลในกรณีของ Block หรือ Demand Transfer ลง


8237A-5 จึงจะทำการสร้างบิตไบต์เซลล์ในช่วงของคล็อก S1 (ช่วงเวลาที่ 8237A-5 ส่งข้อมูลคือ แอดเดรสบิต A8-A15 ให้กับวงจรเลขทศภายนอกเฉพาะในกรณีที่มีการเปลี่ยนแปลงค่าแอดเดรสในบิต ผลกระทบต่อแอดเดรสบิต A8-A15 เท่านั้น ซึ่งจะเห็นได้ว่าคล็อก S1 จะถูกสร้างขึ้นเมื่อมีการส่งผ่านข้อมูลทุก ๆ 256 ไบต์แทนที่จะถูกสร้างขึ้นในการส่งผ่านข้อมูลทุก ๆ ไบต์ ดังนั้นจึงสามารถที่จะลดจำนวนคล็อกลงได้ 255 ลูกในการส่งผ่านข้อมูลด้วยวิธี Block หรือ Demand Transfer ทุก ๆ 256 ไบต์ แต่ดังที่ได้กล่าวไว้ข้างต้นแล้วว่าในระบบของ IBM/PC นั้น ไม่สามารถที่จะโปรแกรมให้ 8237A-5 ทำการส่งผ่านข้อมูลหลาย ๆ ไบต์ในครั้งเดียวได้ ดังนั้นในการส่งผ่านข้อมูลโดยการให้ขบวนการ DMA ในทุกไบต์จะมีช่วงเวลาของคล็อก S1 ถูกสร้างขึ้นด้วยเสมอ

ภายในระบบของ IBM/PC นั้นใช้ CPU เบอร์ 8088 ที่อ้างแอดเดรสของหน่วยความจำได้ถึง 1 Mbyte (Megabyte) ซึ่งมากเกินกว่าที่ 8237A-5 จะอ้างถึงได้ ดังนั้นภายใน IBM/PC จึงอาศัยวิธีการทางฮาร์ดแวร์เข้าช่วยในการสร้างแอดเดรส 4 บิตบนที่เหลือ คือ A16-A19 โดยเรียกว่า Page Register ซึ่งการเขียนหรืออ่านข้อมูล (แอดเดรส 4 บิต บน) จาก Page Register นี้ จะทำได้โดยการเขียนหรืออ่านข้อมูลผ่านทางพอร์ต I/O ของ IBM/PC 3 พอร์ต สำหรับแชนแนลทั้ง 3 แชนแนล (แชนแนล 1, 2, 3) ดังในรูปข้างบน ข้อมูลที่เก็บอยู่ใน Page Register นี้จะถูกส่งออกมายังเส้นแอดเดรส 8 บิตบนของบัสแอดเดรส เมื่อ 8237A-5 ตอบสนองต่อการขอ DMA (สัญญาณ DACK แอดทีฟ) ที่เกิดขึ้น โดยถ้า 8237A-5 ทำการตอบสนองให้กับการขอ DMA

แชนแนล	แอดเดรสของพอร์ท I/O
1	0089H
2	0081H
3	0082H

รูปที่ 4.16


ในแชนแนลใด Page Register ก็จะส่งแอดเดรส 4 บิตของแชนแนลนี้ ออกมาบนบัสแอดเดรส เมื่อประกอบกับแอดเดรส 16 บิตที่ 8237A-5 ส่งออกมาแล้ว ก็จะครบทั้ง 20 บิตพอดี



รูปที่ 4.17 แสดงถึงการประกอบกันของแอดเดรส 4 บิตจาก Page Register

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาติให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวอย่างเช่นถ้าเราโปรแกรม Page Register โดยการให้คำสั่ง OUT ส่งข้อมูล OAH ให้กับพอร์ท 0081H (แชนแนล 2) เมื่อ 8237A-5 ทำการตอบสนองต่อการขอ DMA ให้กับแชนแนลที่ 2 นี้ สัญญาณ DACK2 จะแอดที่นซึ่งจะทำให้ Page Register ส่งค่าแอดเดรส 4 บิตที่เราโปรแกรมไว้ ซึ่งในกรณีนี้คือ OA ในฐานะ 16 ออกมาจากแอดเดรส A16-A19 ของบัสแอดเดรส เมื่อประกอบกับแอดเดรส 16 บิตที่ 8237A-5 ส่งออกมาแอดเดรสแล้ว จะได้แอดเดรส 20 บิต ดังนี้



อย่างไรก็ตามสิ่งสำคัญสิ่งหนึ่งที่ต้องคำนึงถึงในการโปรแกรม Page Register ก็คือ Page Register นี้เป็นรีจิสเตอร์ขนาด 4 บิต ซึ่งจะทำให้ข้อมูลที่ส่งให้กับ Page Register ถูกใช้งานเพียง 4 บิตคือ บิต D0-D3 เท่านั้น ดังนั้นการส่งข้อมูล OAH, 1AH, 2AH, ... นั้นจะให้ผลเหมือนกัน คือ แอดเดรส 4 บิตที่ Page Register ส่งออกมาแอดเดรสจะเป็น OAH ในฐานะสิบหก

4.5 ประสิทธิภาพในขบวนการ DMA

อัตราในการส่งผ่านข้อมูลในขบวนการ DMA และ ช่วงเวลาที่สูญเสียไปก่อนที่ 8237A-5 จะเริ่มต้นการส่งผ่านข้อมูลในขบวนการ DMA ซึ่งเป็นสิ่งที่เราจะต้องคำนึงถึงเสมอในการออกแบบวงจรอินเทอร์เฟสที่จำเป็นต้องให้ขบวนการ DMA และต้องการความรวดเร็วในการตอบสนองต่อการขอ DMA รวมทั้งอัตราเร็วในการส่งผ่านข้อมูลที่ส่งไปด้วย

4.6 อัตราสูงสุดในการส่งผ่านข้อมูลโดยใช้ DMA

โดยทั่วไปแล้วในแต่ละบัสไซเคิลที่ถูกสร้างขึ้นในขบวนการ DMA นั้น จะใช้ช่วงเวลาเท่ากับช่วงเวลาของคล็อกจำนวน 5 ลูก คือ S0-S4 แต่สำหรับในระบบของ IBM PC นั้นจะเพิ่มจำนวนคล็อกขึ้นอีก 1 ลูก โดยลัดโน้มนั้น ซึ่งคล็อกที่เพิ่มเข้ามานี้ จะแทรกอยู่ระหว่างคล็อก S3 และ S4 โดยจะเรียกว่า Sw สำหรับ Sw นี้ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เป็นเพิ่มเข้ามาเพื่อเพิ่มช่วงเวลาในการรับ/ส่งข้อมูลระหว่างหน่วยความจำกับอุปกรณ์
ภายนอกให้มากขึ้น ทั้งนี้เพื่อป้องกันปัญหาที่อาจจะเกิดขึ้นได้จากการที่หน่วยความจำ
หรืออุปกรณ์ภายนอกทำงานไม่ทัน ดังนั้นสำหรับใน IBM/PC จะใช้ช่วงเวลาในบัสไซ-
เคิลในขบวนการ DMA เท่ากับช่วงเวลาของคล็อก 6 ลูท คือ S0-S3, S7 และ S4
และเนื่องจากคาบเวลาของคล็อก 1 ลูท จะประมาณ 210 nanosec. ดังนั้นในแต่ละ
บัสไซเคิลในขบวนการ DMA ของ IBM PC จะใช้เวลาประมาณ 1.26 usec.

ภายใน IBM PC จะทำการโปรแกรมให้ 8237A-5 ทำงานในโหมด
Single Transfer ซึ่งในระหว่างบัสไซเคิลของขบวนการ DMA จะถูกแทรกด้วยบัส
ไซเคิลของ 8088 1 ไซเคิล โดยที่บัสไซเคิลของ 8088 จะใช้ช่วงเวลาโดยทั่วไป
เท่ากับช่วงเวลาของคล็อก 4 ลูท หรือประมาณ 840 nanosec. ดังนั้นจึงจำเป็นต้อง
ต้องรวมช่วงเวลาที่เสียไปสำหรับบัสไซเคิลของ 8088 นี้กับช่วงเวลาของบัสไซเคิล
(ในขบวนการ DMA) ในการส่งผ่านข้อมูลด้วย

บทที่ 5


การคำนวณและการสร้าง

เมื่อเราต้องการให้จอมอนิเตอร์แสดงภาพในแนวนอนและแนวตั้งเท่ากับ 512×512 จุดภาพ(pixel) ซึ่งโดยปกติแล้วการสแกนภาพของโทรทัศน์ระบบยูโรปจะสแกนในแนวนอน 625 line แต่ในโครงงานนี้ต้องการแค่เพียง 512 line เท่านั้น ซึ่งจะเห็นได้ว่าภาพที่ได้จากการสแกนนี้จึงไม่เต็มจอ จะเห็นเราจึงมีหลักการในการคำนวณและสร้างวงจรเพื่อที่จะให้การสแกนผลมาอยู่กึ่งกลางจอภาพดังนี้



รูปที่ 5.1 การสแกนของลำแสงอิเล็กตรอนเนื่องจากขดลวดแม่เหล็ก 512×512 pixel

1. วัดสัญญาณจากกล้องวิดีโอ แล้วเทียบกับสัญญาณมาตรฐาน ในโครงงานนี้ใช้กล้องวิดีโอ ยี่ห้อ SONY รุ่น CCD-M8E ซึ่งสามารถวัดสัญญาณภาพโดยใช้ Oscilloscope ได้ดังรูปที่ 10



รูปที่ 5.2 สัญญาณทางด้านแนวนอนหรือสัญญาณใน 1 line


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาติให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. นำความถี่ทางด้านแนวนอน(Horizotal Frequency) มาทำการคำนวณเพื่อหาค่าความถี่ Oscillate ซึ่งจากทฤษฎีแล้วความถี่ Oscillate ประมาณ 8 MHz ($15,265 \times 512$)

จากลัญจภาพที่วัดได้ในโครงงานนี้ 1 line หรือความถี่ทางแนวนอน มีค่าเท่ากับ 18,751.17 Hz ($1/53.33 \text{Microsec}$) ฉะนั้นถ้าสแกน 512 line จะมีความถี่เท่ากับ 9.6 MHz

โครงงานนี้ใช้ Crystal ขนาด 21.792 MHz เป็นตัวกำเนิดความถี่ เมื่อนำไปเข้า Counter ทาร 2 แล้ว จะได้ความถี่ที่นำไปใช้เท่ากับ 10.896 MHz

จากรูปที่ 9 เมื่อความถี่ 18,751.17 Hz คือการสแกนภาพ 1 line ถ้าความถี่ที่ใช้มีค่า 10.892 MHz จะต้องมีการสแกนถึง 581.08 line จากค่าที่ได้จะเห็นว่าเมื่อใช้ความถี่ 10.892 MHz จะทำให้การสแกนทางแนวนอนเกินจากค่าที่กำหนดประมาณ 70 line ($581.08 - 512$) ซึ่งสามารถเว้นขอบซ้ายขวาได้ข้างละ 35 line หรือจุดภาพ(ดูรูปที่ 5.3)




รูปที่ 5.3 ภาพการสแกนหน้าจอโทรทัศน์

ในการสแกนภาพของโทรทัศน์ระบบยุโรป มีเส้นสแกน 625 เส้น/ภาพ(2 ฟิลด์) แต่ที่เราต้องการคือ 512 เส้น/ภาพ เพราะฉะนั้นจะมีพื้นที่ว่าง 113 เส้น สำหรับการนำข้อมูลที่อยู่ ในหน่วยความจำมาสแกนภาพ สามารถสแกนได้ฟิลด์เดียว ฉะนั้นจะมีพื้นที่ที่ไม่ใช้ในการสแกนเท่ากับ 56.5 เส้น ซึ่งสามารถทำการเว้นขอบบนและขอบล่างได้ข้างละ 28.25 เส้น(ดูรูปที่ 5.3)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. เมื่อใช้ความถี่ Oscillate ขนาด 10.896 MHz การรับส่งข้อมูลแต่ละครั้ง จะต้องใช้เวลา ประมาณ 92 nanosec ($1/10.896\text{MHz}$) ดังนั้นการกำหนดค่า RAM นั้น จะต้องกำหนดโดยค่าเวลาที่ใช้ในการเขียนและอ่านต้องไม่ต่ำกว่า 92 nanosec ซึ่งในโครงการนี้เราใช้ RAM เบอร์ 4464 ซึ่งใช้เวลาในการเขียนและอ่าน 200 nanosec



รูปที่ 3.4 การเขียนหรืออ่านข้อมูล 1 cycle

ในการออกแบบการเขียนข้อมูลลงใน RAM ขนาด 8 บิต (RAM # 4464 มีขนาด 4 บิต จะต้องใช้ 2 ตัว เพื่อให้ได้ 8 บิต) จำนวน 4 ชุด จะต้องใช้ Latch เพื่อช่วยในการคงสถานะของข้อมูลไว้จำนวน 4 ชุดด้วย ในโครงการนี้เราใช้ Latch # 374 ช่วยในการเขียนข้อมูลเข้าไปใน RAM และใช้เบอร์ 373 เพื่อช่วยในการนำข้อมูลออกจาก RAM เพื่อเข้าสู่ Data Bus และจะเป็น Buffer ให้กับ RAM ด้วย

การเปรียบเทียบ การใช้ RAM ชนิด Static และ Dynamic

RAM ชนิด Static

จากราคาในท้องตลาดแล้ว RAM ชนิด Static ที่มีความจุขนาด 32 Kbyte จะมีราคาขาย 500 บาทต่อตัว ซึ่งถ้า RAM ที่มีขนาดความจุสูงขึ้น ราคาขายก็จะสูงขึ้น เช่นกัน เมื่อต้องการ RAM ที่มีความจุขนาด 256 Kbyte ก็จะต้องใช้ RAM ถึง 8 ตัว ดังนั้นต้องใช้ต้นทุนถึง 4,000 บาท และ RAM ชนิดนี้ จะต้องใช้ Address line อย่างน้อย 16 เส้น ในการเขียนและอ่านแต่ละครั้ง ใช้ Access time 60 nanosec

RAM ชนิด Dynamic

จากราคาขายในท้องตลาดแล้ว RAM ชนิด Dynamic ที่มีความจุ 64 Kbyte 4 Bit จะมีราคาขายตัวละ 100 บาท ซึ่งถ้าต้องการหน่วยความจำที่มีความจุ 256 Kbyte 8 Bit แล้ว จะต้องใช้ RAM 8 ตัว ดังนั้นต้องใช้ต้นทุนเพียงแค่ 800 บาทเท่านั้น และ RAM ชนิดนี้ จะต้องใช้ Address line อย่างน้อย 8 เส้น ในการอ่านและเขียนแต่ละครั้ง ใช้ Access time 200 nanosec

ข้อดีข้อการใช้ RAM ชนิด Dynamic

- ความหนาแน่นต่อการเก็บข้อมูลมีมากกว่า
- ขนาดของ RAM ชนิดนี้จะเล็กกว่าแบบ Static ในขณะที่มีความจุเท่ากัน
- ราคาถูกกว่า ในขณะที่ความจุเท่ากัน

ข้อเสียของ RAM ชนิด Dynamic

- การนำไปใช้งานจะมีวงจรที่ยุ่งยากกว่า
- ความเร็วในการอ่านและเขียนข้อมูลจะช้ากว่า
- ต้องมีการ Refresh ข้อมูลอยู่ตลอดเวลา คือในตำแหน่งของ Row Address จะต้องมีการ Refresh ทุกๆ 4 ms

ข้อที่เหมาะสมกับการใช้ Dynamic RAM

- Dynamic RAM เหมาะกับงานที่ใช้ Memory Area ขนาดใหญ่ เช่น Main Board Computer เป็นต้น


- ตัว RAM ชนิดนี้จะมีขนาดเล็ก จะนี้จึงใช้พื้นที่ในการวาง RAM สะดวกและเล็กกว่า Static RAM ในขณะที่มีความจุเท่ากัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของ Dynamic RAM 4464

RAM # 4464 เป็น RAM ขนาด 4 บิต ที่มีความเร็วในการทำงานสูง และสามารถเก็บข้อมูลได้ $65,536 * 4$ Bit ซึ่งใน RAS จะมี Access Time สูงสุดถึง 120,150 และ 200 nanosec และจะมีค่า Power ในการทำงานเท่ากับ 125 mW และในขณะ Standby เท่ากับ 17.5 mW


ใน Address line จะมี Row Address 8 line ซึ่งสามารถอ้างตำแหน่งได้ 256 ตำแหน่ง และใน Column Address จะมี 8 line เช่นกัน ดังนั้น สามารถอ้าง Address รวมได้ $256 * 256 = 65,536$ Address ซึ่งจะมี Data input 4 line สามารถเก็บข้อมูลครั้งละ 4 Bit



รูปที่ 5.5 functional block diagram of dynamic ram # 4464

ในการอ้าง Address จะใช้สัญญาณ \overline{RAS} (Row Address Stobe) เป็นสัญญาณในการ Stobe Row Address และสัญญาณ \overline{CAS} (Column Address Stobe) จะเป็นสัญญาณในการ Stobe column Address การ Stobe จะให้ Pulse ขาลง ของ \overline{RAS} และ \overline{CAS} ซึ่งจะทำงานสัมพันธ์กับ Address ใน Address line

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.6 การ Strobe Address

\bar{W} เป็นสัญญาณควบคุมการอ่านหรือเขียน ซึ่งถ้ามีค่าลอจิกเป็น "1" จะเป็นการอ่าน และถ้าลอจิกเป็น "0" ก็จะเป็นการเขียน

\bar{G} เป็นสัญญาณควบคุม Out Put Buffer ของ RAM ซึ่งในขณะที่เขียนจะให้ เป็นลอจิก "1" และในขณะที่อ่านจะให้ เป็นลอจิก "0"


การอ่านและการเขียนเข้าไปใน RAM

จากข้อมูลติดต่อที่ได้ เมื่อต้องการจะเก็บข้อมูลเข้าไปใน RAM จะต้องผ่านการคงข้อมูลไว้ โดยใช้ Latch จากข้อมูลใน Data line จะทำการแบ่งออกเป็น 4 ชุด โดยข้อมูลชุดที่ 1 จะเก็บใน RAM ชุดที่ 1 ข้อมูลชุดที่ 2 จะเก็บใน RAM ชุดที่ 2 ทำเช่นนี้จนครบ 4 ชุด แล้วเริ่มต้นใหม่ (ดูรูปที่ 5.7)

ผลที่ได้จากการเขียนแบบนี้ จะทำให้ลดความถี่ในการอ่านและเขียน RAM ซึ่งจะได้มีเวลาที่ทำการอ่านและเขียนได้มากพอสมควร (ค่าคาบเวลา จะมีค่ามากกว่า Access time ของ RAM) ข้อดีของการใช้วิธีนี้ คือ

- สามารถขยายขนาดของการ Sampling Data ได้มากขึ้น
- สามารถใช้ RAM ความเร็วต่ำได้
- มีเวลามากพอในการเขียนและอ่าน RAM

การทำงานของ Latch จะต้องสอดคล้องกับ Clock Pulse ขนาด 10.892 MHz โดย Latch จะทำงานเมื่อ Clock Pulse อยู่ในช่วงขาขึ้นและ oc อยู่ในช่วงลอจิก "0" ซึ่ง Latch ทั้ง 4 ตัวจะเปลี่ยนการทำงานตาม Clock Pulse ที่เข้ามา ดูจากรูป Timing Diagram (รูปที่ 5.7)



รูปที่ 5.7 Timing Diagram of Latch in

การสร้าง Address line ในการสร้าง Address line ให้กับหน่วยความจำนี้ ถ้าหน่วยความจำที่ใช้กับข้อมูลเพียงอย่างเดียวแล้ว เราสามารถสร้างได้โดยไม่ต้องคำนึงค่าอื่น ๆ จากภายนอกมากนัก แต่หน่วยความจำที่ใช้เกี่ยวกับงานการเก็บข้อมูลภาพ ซึ่งเกิดจากการสแกนของกล้องวีดีโอแล้ว ในการสร้าง Address line จะต้องคำนึงถึงส่วนต่างๆหลายอย่างคือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. สัญญาณภาพ ที่ประกอบด้วย สัญญาณซิงค์ทางแนวนอน ซิงค์ทางแนวตั้ง สัญญาณแบล็งค์กึ่ง

2. ภาพหนึ่งเฟรมมีสองฟิลด์ ฟิลด์หนึ่งมีซิงค์แนวนอน 312.5 ลูก และเมื่อหมดท่อนฟิลด์จะมีซิงค์แนวตั้งหนึ่งลูก

3. ในการเก็บสัญญาณภาพที่เป็นดิจิทัล จะไม่เก็บสัญญาณส่วนที่เป็นสัญญาณแบล็งค์กึ่งและสัญญาณซิงค์

4. จำนวนจุดที่จะใช้ในการการ Sampling สัญญาณในหนึ่งเส้นทางแนวนอนจะใช้กี่จุด

5. จำนวนเส้นที่จะใช้ทางแนวนอนเก็บสัญญาณหนึ่งฟิลด์

ความถี่ที่เป็น Clock ให้กับ Counter นั้นได้มาจากวงจร Oscillator 21.792 MHz แล้วผ่านวงจรหารสอง ได้ความถี่ 10.892 MHz ซึ่งความถี่นี้ป้อนให้กับ A/D ด้วย การคำนวณค่าต่างๆ ที่ใช้ในการสร้าง Counter Address line มีดังนี้

- สัญญาณซิงค์ทางแนวตั้งที่มีความถี่ 50 Hz หรือมีความยาวเท่ากับ 20 ms
- สัญญาณซิงค์ทางแนวนอนที่มีความถี่ 15,625 Hz หรือมีความยาวเท่ากับ 64 microsec


ส่วนที่เป็นสัญญาณภาพจริงๆ ในหนึ่ง ไลน์นั้น เป็นเวลาประมาณ 52-54 microsec เพราะต้องลบเอาเวลาของ แบล็งค์กึ่งและซิงค์ออกด้วย ในที่นี้จะใช้เวลา 53.33 microsec ในการเก็บจุดภาพ 512 จุด ดังนั้นจะคำนวณความถี่ของสัญญาณที่นำมาเป็น Clock ให้กับ Counter ดังนี้

512 ครั้งใช้เวลา 53.33 microsec

1 ครั้งใช้เวลา $53.33/512 = 0.104$ microsec

คิดเป็นความถี่ได้ $1/0.104 * 10^{-6} = 9.6$ MHz


-การแยก Odd - Even Field



รูปที่ 5.8 แสดงส่วนของสัญญาณเค็ดวอล ไลท์ซิง

การแยกจะใช้การ toggle ผลที่ได้จะอยู่ที่ pulse สูดท้าย ซึ่งการ latch จะบอกว่าเป็น odd - even field และจะใช้ V sync เป็นสัญญาณการ latch การแยกสัญญาณ V-sync

จะใช้วงจรอินทิเกรต และสามารถคำนวณได้ดังนี้



รูปที่ 5.9 วงจรอินทิเกรต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากค่าแอมป์ริจูด (V_{in}) ของสัญญาณเชิงคี่ทางแนวนอนที่ได้จากกล้อง VDO เมื่อเข้ามาผ่านวงจร Multiplexer (คูณ -1) จะได้เป็นวงจรอินทิเกรต ดังรูปที่ 5.9(ก)

จากสัญญาณ H sync จะเห็นว่า มีลักษณะเป็น Square wave จากรูป 5.9 (ข) จะเห็นว่า ในขณะที่ V_{in} น้อยกว่า 0 นั่นก็คือ $-V_{max}$

$$I_{in} = -I_f$$

$$V(+)=V(-)=0$$

$$I_{in} = V_{in}/R_1$$

$$V_f = (1/c) \int I_f dt \quad \text{เมื่อ } V_c = V_o - 0 = V_o$$

$$I_f = c dV_o/dt$$

$$V_{in}/R_1 = -cdV_o/dt$$

$$\text{ดังนั้นจะได้ } V_o = (-1/Rc) \int V_{in} dt + V_{c0}$$



$$V_{in} = -V_{max}$$

$$V_o = -V_{max}t/Rc$$

ในขณะที่ $V_{in} = 0$

$$\text{จะได้ } V_o = V_{cm}(1 - e^{-t/R_2C})$$

จากสมการนี้ นำมาเขียนเป็นรูป Timing Diagram ได้ดังนี้




การสร้างสัญญาณซิงค์ (Sync generator)

เมื่อต้องการจะอ่านข้อมูลจาก RAM ในขณะที่เราไม่ได้นำสัญญาณจากกล้อง วิตโอ ซึ่งเราอาจจะนำเอาข้อมูลจากฟลอปปีดิสก์ หรือข้อมูลจากฮาร์ดดิสก์ เพื่อนำไป แสดงผลที่จอ โทรทัศน์ ดังนั้นเราจำเป็นจะต้องสร้างสัญญาณซิงค์ขึ้นมาช่วยในการสแกน ภาพและนำไปควบคุมการทำงานของ RAM


ซึ่งการสร้างสัญญาณซิงค์นั้น ในโครงงานนี้จะใช้ความถี่ 10.892 MHz โดย ผ่านวงจร Counter (IC#74LS393) ซึ่งมีหลักการคำนวณดังนี้

จากความถี่มาตรฐาน 15,625 Hz (H sync) จะได้จุดภาพ 1 จุดภาพ เมื่อใช้ความถี่ Oscillate ขนาด 10.892 MHz จะได้จุดภาพ 697 จุดภาพ ซึ่งหมายความว่า Counter จะต้องนับถึง 697 ครั้งในการกำเนิดสัญญาณทาง แนวนอน (H sync) 1 pulse เราใช้ Monostable (IC#74LS221) เป็นตัว สร้าง Pulse ซึ่งความกว้างของ Sync pulse จากสัญญาณมาตรฐาน มีค่าเท่ากับ 5.12 microsec (ดูรูปที่ 5.10) ดังนั้นเราจะต้องทำการสร้าง Sync pulse ให้มี ความยาวเท่ากับค่าความถี่มาตรฐานโดยการให้ R และ C ช่วยในการสร้าง (ดู รูปที่ 5.11)




รูปที่ 5.10 สัญญาณมาตรฐานทางด้านแนวนอน(H sync)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.11 วงจรสร้างสัญญาณซิงค์ทางแนวนอน(H sync)

สำหรับการสร้างซิงค์ทางด้านแนวตั้ง(V sync) ก็เช่นกัน จะต้องเทียบกับสัญญาณมาตรฐานที่ความถี่ 50 Hz (2 ฟิลด์ต่อภาพ) จะมีการสแกน 625 line แต่ในโครงการนี้มีการสแกน 1 ฟิลด์ต่อภาพ ดังนั้นต้องใช้ความถี่ 25 Hz และมีการสแกน 312.5 line การออกแบบก็จะต้องให้ Counter นับ 312 ครั้ง ในการสร้าง Pulse 1 pulse (รูปที่ 5.12)



รูปที่ 5.12 วงจรสร้างสัญญาณซิงค์ทางแนวตั้ง(V sync)

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับการสร้างสัญญาณเอควอลไลซิง(Equalizing)นั้น จะต้องมีหน่วยเป็นสองเท่าของความถี่ทางด้านแนวอน(H sync) เราสามารถสร้างได้โดยใช้ Counter นับ 348 ครั้ง เพื่อสร้าง pulse และนำสัญญาณนี้ผสมกับสัญญาณทางด้าน H sync อีกทีหนึ่ง(ดูรูปที่ 5.11) เพื่อนำสัญญาณไปใช้ในการสับกลับของ H sync และแยก Odd/Even Field

การออกแบบ Function การทำงาน

เมื่อเราทำการอินเตอร์ของระบบเข้ากับ IBM PC ดังนี้จะต้องทำการ program หรือเลือกฟังก์ชันในการทำงาน ซึ่งจากรูปที่ 21 สามารถอธิบายการทำงานได้ดังนี้

Port 300A จะเป็นการติดต่อระหว่าง RAM ที่เก็บข้อมูลภาพดำ กับ Data Bus โดยสามารถนำข้อมูลเข้าออกได้

Port 300B จะเป็นการติดต่อระหว่าง RAM ที่เก็บข้อมูลภาพสี กับ Data Bus โดยสามารถนำข้อมูลเข้าหรือออกได้เช่นกัน

Port 301 จะเป็นการติดต่อระหว่าง Data Bus กับ IBM PC เพื่อที่จะจัดจลภาพ

Port 302 จะเป็นการนำ Data Bus มาทำการ Decode เพื่อที่จะเลือกโหมดการทำงาน ซึ่งกำหนดโหมดการทำงานดังนี้

โหมด WN คือการนำสัญญาณภาพมาแสดงภาพที่จอโทรทัศน์และนำข้อมูลภาพเข้าไปเก็บใน RAM

โหมด RN คือการอ่าน RAM หรือการนำข้อมูลที่อยู่ใน RAM ไปแสดงภาพที่จอโทรทัศน์

โหมด WF คือการนำข้อมูลที่อยู่ในฟลอปปีดิสก์ หรือฮาร์ดดิสก์ เข้าไปเก็บใน RAM

โหมด RF คือการนำข้อมูลที่อยู่ใน RAM ไปเก็บในฟลอปปีดิสก์ หรือฮาร์ดดิสก์


โหมด Program คือ การ Set ค่าต่างๆเพื่อที่จะควบคุมจอโทรทัศน์

อธิบายรายละเอียดการทำงาน

จากหลักการทำงานขั้นพื้นฐานขั้นต้น และการคำนวณการสร้างของส่วนต่างๆ เมื่อเรานำออกแบบและทำการทดลองในวงจรแต่ละส่วนแล้ว ก็นำมาผสมผสานเข้าด้วยกัน ซึ่งในบทนี้จะอธิบายการทำงานในแต่ละส่วนย่อยอย่างละเอียด โดยที่จะอธิบายหน้าที่และฟังก์ชันต่างๆของอุปกรณ์ในแต่ละส่วน


6.1 วงจรแยกสัญญาณภาพ (Separate Signal Circuit)

เมื่อเรานำสัญญาณภาพจากกล้อง VDO หรือจากอุปกรณ์กำเนิดสัญญาณ มาเพื่อที่จะนำมาแปลงสัญญาณจากสัญญาณอนาล็อกมาเป็นดิจิทัล สัญญาณที่ได้จากกล้อง VDO จะเป็นสัญญาณรวม ดังนั้นจึงจำเป็นต้องแยกสัญญาณแต่ละประเภทออกมา ซึ่งสัญญาณสามารถแยกออกมาได้ 3 ประเภท คือ สัญญาณภาพขาวดำ (Y) สัญญาณภาพสี R-Y และสัญญาณภาพสี B-Y วงจรที่แยกสัญญาณ จะเป็นวงจรที่ใช้ IC สำเร็จรูป ซึ่งเห็นได้จากวงจรโทรทัศน์สีในรูปที่ 6.1



รูปที่ 6.1 Block Diagram การแยกสัญญาณภาพ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.2 วงจรแยกสัญญาณภาพในวงจรโทรทัศน์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


6.2 วงจรการเชื่อมต่อและขยายสัญญาณภาพ (Coupling and Signal Amplifier)



รูปที่ 6.3 วงจร Coupling และวงจรขยายสัญญาณ

ก่อนการนำสัญญาณภาพเข้าไปแปลงสัญญาณให้เป็นสัญญาณ เราต้องนำสัญญาณที่ได้มาจากการแยกแวกทำการ Coupling เพื่อเชื่อมต่อกับสัญญาณเข้าด้วยก็โดยใช้ C_7 พร้อมกับนั้นจะต้อง Clamping ด้วย D_2 เพื่อที่จะกำจัดสัญญาณ H-Sync ดังรูป 6.3

หลังจากนั้นก็นำสัญญาณที่ได้มาทำการขยายโดยใช้ Op-Amp ซึ่งจะขยายแบบ Non-Inverter สำหรับอัตราการขยายจะเห็นได้จากการคำนวณข้างล่าง จากนั้นจะส่งสัญญาณไปยัง ADC



รูปที่ 6.4 วงจร Non-Inverting

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_{in} = -I_f$$

$$I_{in} = V_{in}/R_{in}$$

$$I_f = -(V_{in} - V_o)/R_f$$

$$= (V_o - V_{in})/R_f$$

เมื่อ
จะเห็น

$$V_{in}/R_{in} = (V_o - V_{in})/R_f$$

$$V_o = V_{in} (1 + R_f/R_{in})$$

ดังนั้น อัตราขยาย $V_o/V_{in} = (1 + R_f/R_{in})$

6.3 วงจรการแปลงสัญญาณอนาล็อกเป็นดิจิทัล หรือ ADC (Analog to Digital Converter)


สัญญาณภาพเมื่อต้องการนำมาเก็บในหน่วยความจำจะต้องนำสัญญาณภาพที่เป็นอนาล็อกแปลงเป็นข้อมูลทางดิจิทัล เนื่องจากสัญญาณ VDO มีค่าเวลาที่ใช้ในการสแกนภาพเท่ากับ 64 us ต่อหนึ่ง Line ซึ่งเราต้องการให้ได้ความละเอียดของจุดภาพเท่ากับ 512 จุด * 512 จุด ดังนั้นเราจำเป็นต้องแบ่งช่วงเวลาในการเก็บข้อมูลแต่ละครั้งด้วยการคำนวณข้างล่างนี้

- การสแกน 1 จุดภาพจะใช้เวลา > 64 us/512 จุดภาพ
- > $1.25 * 10^{-07}$ sec/pixel
- ดังนั้นจึงต้องใช้ความถี่ในการ Sampling > $1/1.25 * 10^{-07}$ Hz
- > 8 MHz

จากการคำนวณจะเห็นได้ว่า เราจะต้องใช้ ADC ที่มีความเร็วสูงกว่า 8 MHz ซึ่งการคำนวณอย่างละเอียดเราแสดงให้เห็นในบทที่ 3 สำหรับบทนี้เราจะแสดงให้เห็นเฉพาะการหา ADC ที่มีความเร็วอยู่ในย่านที่สามารถตอบสนองการย้อนกลับ (Convert) ได้ทัน

จากการศึกษาเราพบว่า ADC แบบ Flat จะให้ความเร็วในการแปลงสัญญาณ(Convert) อยู่ในย่านที่ต่ำกว่า 20 MHz (ความถี่ในช่วงนี้จะเป็นอัตรา (Rate) สูงสุดในการ Run)

สำหรับการสร้างแรงดัน Reference ให้กับ ADC นั้น เราจะสร้างในลักษณะที่ปรับระดับแรงดัน Reference ได้ตั้งแต่ 0 ถึง 4 Volt โดยการจัด Bias ให้กับ PNP Transistor ซึ่งเราสามารถแบ่งช่วงแรงดันได้โดยใช้หลักการ Divider จะเห็นได้จากวงจรรูปที่ 6.5




ในการ sampling ภาพ จะใช้สัญญาณนาฬิกา (Clock Pulse) 12 MHz สัญญาณนี้จะ sampling ภาพโดยตรง โดยการ sampling ของ DAC ทั้ง 3 ชุด จะทำงานพร้อมๆกัน ซึ่งจะเห็นได้จาก Timing Diagram รูปที่ 6.6


จากสัญญาณภาพที่ได้ทั้ง 3 ชุด และจากการคำนวณเราจะใช้ ADC แปลงสัญญาณภาพขาวดำ(Y) ขนาด 8 บิต เบอร์ 3318 ซึ่งจะให้ระดับของสัญญาณทางดิจิทัล $2^8 = 256$ ระดับ

ส่วนสัญญาณภาพสี R-Y และ B-Y จะผ่าน ADC ขนาด 6 บิต เบอร์ 3306 ซึ่งจะให้ระดับของสัญญาณทางดิจิทัล $2^6 = 64$ ระดับ แต่ Bus ของสัญญาณจะรับรองรับไว้ 8 บิต เพื่อที่จะปรับปรุงใช้ในอนาคตข้างหน้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.6 Timing Diagram



รูปที่ 6.7 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล (ADC)


จากรูปที่ 6.7 เมื่อสัญญาณภาพถูกแปลงเป็นข้อมูลทางดิจิทัลแล้ว ข้อมูลจะถูกส่งผ่านไปยัง Buffer ซึ่งแต่ละชุดจะแยกจากกันอย่างอิสระ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.4 วงจรการแปลงข้อมูลดิจิทัลเป็นสัญญาณอนาล็อก หรือ DAC

(Digital to Analog Converter)


การนำข้อมูลจากหน่วยความจำ หรือจากแป้นพิมพ์มาแสดงบนจอภาพ จะต้องแปลงข้อมูลทางดิจิทัลเป็นสัญญาณอนาล็อก (DAC) โดยกำหนด DAC ขนาด 8 บิต เบอร์ 0808 ทั้ง 3 ชุด ซึ่งก่อนนำข้อมูลเข้า DAC จะต้องผ่าน Buffer



รูปที่ 6.8 วงจรแปลงข้อมูลดิจิทัลเป็นสัญญาณอนาล็อก (DAC)

6.5 การขยายสัญญาณและการผสมสัญญาณภาพกับสัญญาณเชิงคี่


เนื่องจากสัญญาณที่ออกมาจาก DAC จะเป็นสัญญาณแบบกลับ (Invert) ดังนั้นจึงต้องผ่าน วงจรขยายสัญญาณแบบ Inverter ซึ่งจะมีอัตราการขยายดังกล่าวคำนวณข้างล่างนี้



รูปที่ 6.9 วงจร Inverting

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป $I_{in} = -I_f$
 ดังนั้น $V_{in}/R_{in} = -V_o/R_f$
 ฉะนั้น $V_o = -V_{in}(R_f/R_{in})$ Volt
 อัตราการขยาย(V_o/V_{in}) = $-R_f/R_{in}$



รูปที่ 6.10 วงจรขยายสัญญาณและการผสมสัญญาณ

จากการคำนวณจะเห็นว่า อัตราการขยายของสัญญาณจะขึ้นอยู่กับ
 กับความต้านทาน R_{29} และ R_{27} โดยที่จะมี R_{32} และ C_{14} เป็นชุด
 Filter เพื่อกรอง Noise ที่เกิดขึ้น และเมื่อได้สัญญาณ Out put ของ Op-Amp
 แล้วจะทำการ Coupling โดยใช้ C_{13} และจะยกระดับสัญญาณขึ้นโดย RC05 และ
 D_1 จากนั้นก็นำสัญญาณไปผสมกับสัญญาณ H Sync เพื่อที่จะนำไปออกสู่จอทีวี

6.6 วงจรการเก็บข้อมูลในหน่วยความจำ (Memory Circuit)


จากข้อมูลใน Data Bus เมื่อต้องการทำการ Digitizer หรือต้องการนำข้อมูลไปเก็บในหน่วยความจำ (Memory) เราสามารถทำได้โดยการกำหนดทางด้าน Software เพื่อที่จะไปทำการปิด-เปิดทางผ่านของข้อมูลและการ Control RAM ในการเขียนหรืออ่านข้อมูล

หน่วยความจำที่ประกอบด้วย RAM 3 ชุดนั้นแต่ละชุดจะมีความสามารถเก็บข้อมูลหรือมีหน่วยความจำ 256 Kbytes การสร้างหน่วยความจำนี้ จะใช้ RAM ชนิด Dynamic (D-RAM) ซึ่งคุณสมบัติต่างๆก็ได้อธิบายมาแล้วในตอนต้น

เพื่อให้เกิดความเข้าใจมากยิ่งขึ้นเกี่ยวกับการทำงานของชุด RAM ดังนั้นจึงขออธิบายเกี่ยวกับการเก็บและ Display ออกมา ดังในรูปที่ 6.11 ซึ่งสัญญาณภาพทางแอนนอนจะแบ่งออกเป็น 128 ชุด ชุดละ 4 pixels ต่อๆกันไป การวางข้อมูลในหน่วยความจำ จะแบ่ง RAM ออกเป็น 4 ชุดเช่นกัน แต่ละชุดจะมี RAM 2 ตัว ซึ่ง RAM แต่ละชุดจะรับข้อมูลในแต่ละ pixels


จากวงจรรูปที่ 6.12 เราใช้ D-RAM เบอร์ 4464 ซึ่งแต่ละตัวจะมีความจุ 64Kbytes 4 บิต แต่ข้อมูลที่ได้จาก ADC มีขนาด 8 บิต ดังนั้นเราจึงใช้ D-RAM 2 ตัว เพื่อให้ขนาด 8 บิต และมีความจุ 64 Kbytes จะมี Address Line 16 เส้นในการเก็บภาพแต่ละชุดจะประกอบด้วย D-RAM 8 ตัว สำหรับการดำเนินงานของ D-RAM ก็ได้อธิบายในบทขึ้นต้นแล้ว แต่ในบทนี้จะอธิบายการทำงานของวงจร ในการอ่านและเขียนข้อมูลภาพกับหน่วยความจำ

จะเห็นได้ว่า Address Line มี 16 เส้น เพื่อที่จะสร้าง Row Address และ Column Address ซึ่งแยกออกเป็นชุดละ 8 เส้น ต่อ D-RAM 1 ตัว เมื่อต้องการเขียนข้อมูลลงไปใน RAM เราต้องให้ RAS และ CAS อยู่ในลักษณะ Pulse ขาลง ให้ WR เป็นลอจิก "0" และให้ GR เป็นลอจิก "1" ในการเขียนข้อมูลลงไปใน RAM จะไม่สามารถเขียนพร้อมกันทุกตัวได้ เพราะว่าถ้าเขียนพร้อมกันจะทำให้ข้อมูลซ้ำซ้อน และ Address ไม่ตรงกัน ดังนั้นเราจึงใช้ Latch ซึ่งเป็นตัวคงค่าข้อมูล เป็นตัวกำหนดการทำงานของ RAM แต่ละตัว โดยหลักการทำงานได้แสดงไว้แล้วในบทขึ้นต้น จะเห็นได้จากรูปที่ Timing Diagram ของ Latch In และ Latch Out.



รูปที่ 6.11 แบบจำลองของการเก็บภาพในหน่วยความจำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.12 วงจร Memory ที่ใช้ D-RAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.7 การสร้าง Address ให้กับ D-RAM

ตามปกติแล้วเมื่อ Memory มีขนาดความจุ 256 Kbytes จะต้องใช้ Address Line ไม่ต่ำกว่า 18 เส้น แต่เราเอาเข้าใน D-RAM 16 เส้น ดังนั้นอีก 2 เส้น (A_0 และ A_1) เราจะนำมาทำการตีโค้ด (Decode) เพื่อที่จะไม่ทำการควบคุมฟังก์ชันต่างๆ เช่น ควบคุมการทำงานของ Latch In, Latch Out และการเขียนข้อมูลลงไปใน RAM ซึ่งวงจรรวม Decode เราจะเห็นได้จาก รูปที่ 6.13




รูปที่ 6.13 วงจรการ Decode

การสร้าง Address ของ D-RAM สามารถสร้างได้ 2 สภาวะ คือ การสร้างโดยใช้วงจรรวมแยก (สร้างขึ้นเอง) และการสร้างโดยการเชื่อมต่อกับ Bus Address ของ Computer

กรณีการสร้าง Address จากการสร้างขึ้นเอง เราสามารถสร้างได้โดยการให้ Counter เป็นตัวนับ ซึ่งจะใช้เบอร์ 74LS393 จากวงจรรูปที่ 6.14 โดยสัญญาณที่นำมากระตุ้น U_{22} และ U_{20} คือ CPCA1 และ CPCA2

การกำหนด Address Line ที่สร้างขึ้นจาก Counter จะเริ่มที่ A_{22} ถึง A_{17} สำหรับ Pulse ที่ใช้ในการสร้าง Address นำมาจากสัญญาณ MIX2 และสัญญาณ H Sync และที่ A_{17} จะเป็นสัญญาณ E/O-F เพื่อที่จะใช้ในการติดต่อ RAM ใน Page ของ Odd Feed หรือ Even Feed จากรูปที่ 6.14 Address Line จะต่อเชื่อมกับ Latch โดยที่จะค้างข้อมูลไว้เพื่อรอการ Mix Address ที่ Buffer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.14 การสร้าง Address Line ให้กับ D-RAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วน A_0 และ A_1 จะไม่มีการสร้างขึ้นมา แต่จะใช้การ Shift Register ในการควบคุม Latch in และ Latch out โดยใช้สัญญาณ clock pulse 12 MHz ในการควบคุม Shift Register

สำหรับ Address Line ที่ต่อเชื่อมกับ Bus ของ Computer นั้น จะมี Buffer เป็นตัวปิด-เปิดก่อนนำไป Mix กับ Address ที่สร้างขึ้นเอง

6.8 วงจรการกำเนิดสัญญาณนาฬิกา (Clock Pulse Generation)



รูปที่ 6.15 วงจรกำเนิดสัญญาณนาฬิกา

โครงการนี้เราใช้ Crystal เป็นตัวกำเนิดสัญญาณนาฬิกา ซึ่งคุณสมบัติของ Crystal ก็คือเมื่อป้อนแรงดันค่าคงที่แก่ Crystal จะเกิดการโค้งตัวลงไป-ขึ้นมา ทำให้เกิดการแกว่งของสัญญาณ จากรูป 6.15 เราใช้ Crystal ขนาด 24.00 MHz แต่ที่ใช้จริงประมาณ 12 MHz ดังนั้นจึงใช้ Counter เบอร์ 74LS167 เป็นตัวหาร ในที่นี้จะทำการหารสอง ดังนั้นจะมีความถี่ 12.0 MHz ดังแสดงในรูป 6.15

6.9 การกำหนดฟังก์ชันของ RAM และการสลับฟังก์ชัน

ในระบบการทำงานจากที่เคยอธิบายมาแล้วว่า การจัดการทำงาน


ของ Image interface control สามารถแบ่งได้เป็น 4 ฟังก์ชัน คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- การแสดงภาพหรือการอ่านข้อมูลจาก RAM (RN)
- การเก็บภาพจากกล้องหรือการเขียนข้อมูลลงไปใน RAM (WN)
- การไหลของภาพหรือการอ่านข้อมูลจาก File (RF)
- การเก็บภาพหรือเขียนข้อมูลลงไปใน File (WF)

ในการควบคุมการทำงานของฟังก์ชันของ RAM สัญญาณควบคุมจะแบ่งออกเป็น 2 ส่วน คือ

ส่วนแรก สัญญาณควบคุมจะสร้างจากสัญญาณ Sync ที่สร้างขึ้นและที่แยกออกมาจากกล้องวิดีโอ เพื่อที่จะมาควบคุมการทำงานของ RAM และสร้าง Address ให้แก่ RAM ด้วย ซึ่งการสร้างสัญญาณควบคุมได้จากสัญญาณอินพุทของวงจรสลับฟังก์ชัน ในรูปที่ 6.16




รูปที่ 6.16 สัญญาณอินพุทของวงจรสลับฟังก์ชัน

สำหรับการใช้งานในส่วนนี้จะขึ้นอยู่กับฟังก์ชันการเก็บภาพจากกล้องลงไปใน RAM (WR) และ การแสดงภาพบนจอ TV หรือการอ่านข้อมูลจาก RAM (RN)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนที่สอง จะนำสัญญาณจาก Computer คือสัญญาณ I_{OR} และ I_{OW} เพื่อที่จะมาสร้างสัญญาณควบคุม การทำงานของ RAM และควบคุมการสร้าง Address ที่ส่งจาก computer ไปยัง D-RAM ในช่วงนี้จะใช้งานเมื่ออยู่ในฝั่งคั่นการเก็บภาพไว้ใน File (WF) หรืออ่านข้อมูลจาก File ลงไปเก็บไว้ใน RAM (RF) ซึ่งจะใช้งานเมื่ออยู่ในฝั่งคั่นการเก็บภาพไว้ใน File (WF) หรือ การอ่านข้อมูลภาพจาก File ลงเก็บไว้ใน RAM (RF)




รูปที่ 6.17 วงจรควบคุมในการสลับฝั่งคั่น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.10 การสร้างสัญญาณซิงค์ทางแนวนอน (H-Sync) และแนวตั้ง (V-Sync)

ในการกำเนิดสัญญาณ Sync ทั้ง H-Sync และ V-Sync ที่ใช้ในผังคั่น การอ่านข้อมูลภาพจาก RAM (RN) ซึ่งกำเนิดโดยวิธีนับ (Count) การนับ จะใช้สัญญาณนาฬิกา 12 MHz จากรูปที่ 6.18 จะมีวิธีการนับคือ



รูปที่ 6.18 Timing แสดงการกำเนิดสัญญาณ Sync


จาก Timing จะเห็นว่า การนับจะแบ่งได้เป็น 2 ช่วง คือ ช่วงแรกจะเป็นการนับเพื่อกำเนิดสัญญาณ H-Sync และช่วงที่ 2 จะเป็นการนับเพื่อกำเนิดสัญญาณ V-Sync

ในการนับของ Counter เพื่อใช้ในการกำเนิดสัญญาณ H-Sync นั้นจะนับ 2 ครั้งเพื่อที่จะได้สัญญาณ H-Sync 1 Pluse ซึ่งค่าแรกจะนับ 200H เพื่อนำไปใช้ในการสร้างสัญญาณเส้นควบไคท์ซึ่ง(Equalizing Pluse) และการนับครั้งที่สอง ซึ่งจะนับ 300H เพื่อที่จะสร้าง H-Sync ใช้ในวงจร

การสร้าง V-Sync จะเริ่มที่การนับจากสัญญาณความถี่ 2 เท่าของ H-Sync ซึ่งจะมีการนับ 625 ครั้ง จึงจะได้สัญญาณ V-Sync 1 Pluse

สัญญาณซิงค์ที่ใช้ในงานจริงจะถูกสร้างจากวงจร PAL โดยการนำสัญญาณ H-Sync และ V-Sync ที่สร้างขึ้นมาประกอบกัน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.19 วงจรการสร้างสัญญาณตั้งค้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.11 วงจรการสร้างสัญญาณ Odd-Even Feed



รูปที่ 6.20 วงจรการสร้างสัญญาณ Odd-Even Feed

จากรูปที่ 6.20 จะใช้ H-Sync ที่ได้จากกล่อง VDO หรือจากการสร้างขึ้น ซึ่งเราจะนำมาเช็คก่อนว่าเป็นสัญญาณ Odd หรือว่าเป็นสัญญาณ Even Feed ซึ่งจะทำให้การเช็คอยู่ตลอดเวลา ซึ่งการแยก Odd-Even Feed จะให้หลักการเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การนับสัญญาณ H-Sync ในช่วงเริ่มต้นของสัญญาณอิลคาล์วไลท์ซึ่ง คือถ้านับได้ 6 ครั้ง จะได้ Feed ต่อไปเป็น Even


การตรวจนับการนับ(Detect Count)จะใช้วงจร Integrat โดย การนำ H-Sync มาเข้าวงจร Inverter และเข้าวงจร Integrat จากเซ็น Out Put ที่ได้ก็จะนำมาทำการตรวจเช็ค 2 ระดับ จากรูปจะเห็นว่าเราจะใช้ Op-Amp 2 ตัวเป็นตัวตรวจเช็ค ซึ่ง Out Put ที่ได้จะนำไปควบคุมการนับของ D-Fiflop ทั้ง 2 ตัว Out Put จากวงจรนี้จะเป็นสัญญาณ O-E/F ซึ่งจะนำไปใช้เป็น Address Line สูงสุดของชุด RAM (A_{17})

6.12 วงจรกำหนดการเริ่มต้นการเก็บภาพ (Cover)

การเริ่มต้นการเก็บสัญญาณภาพ(Cover)มี 2 ลักษณะด้วยกัน คือ


- Cover Line (Horizotal)
- Cover Feed (Vertical)

ทั้ง 2 ลักษณะนี้สามารถที่จะโปรแกรมค่า เริ่มต้นได้โดย Dip Switch เพื่อที่จะไปควบคุมตำแหน่งต่างๆบนจอภาพ



รูปที่ 6.21 การกำหนดค่า เริ่มต้นของสัญญาณภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.22 วงจรการกำหนดค่าเริ่มต้นของสัญญาณภาพ

จากรูปที่ 6.21 วงจรเราจะทำการ Cover แบบการนับลง (n, ..2, 1, 0) โดยจะใช้ Counter เป็นตัวนับ ซึ่งจากรูปที่ 6.21 เราสามารถกำหนดค่าเริ่มต้นได้โดยการควบคุมระยะ x โดยใช้ Dip Switch เป็นตัวกำหนด

การเริ่มนับจะเริ่มที่ H Sync ซึ่งจะให้ความถี่ในภาพ 12 MHz ในส่วนนี้จะเป็นการเริ่มในแนวอน ส่วนการนับทางแนวดิ่งจะนับจำนวน H Sync ว่ามีจำนวนกี่ Pluse จากรูป เมื่อนับค่าเริ่มต้นแล้ว (ระยะ x) ก็จะทำการนับต่อ 512 ครั้ง ซึ่งจะได้จุดภาพ 512 จุดภาพ

6.13 วงจรสร้างสัญญาณควบคุม RAM

สัญญาณที่ใช้ในการติดต่อ RAM ได้แก่ สัญญาณ RAS, CAS, MIX สัญญาณเหล่านี้จะเป็นส่วนสำคัญมากในการติดต่อ RAM ไม่ว่าจะเป็นการอ่าน (Read) หรือการเขียน (Write) เข้าไปใน RAM




รูปที่ 6.23 วงจรสร้างสัญญาณควบคุม RAM

ในการสร้างสัญญาณควบคุม RAM จะมีลักษณะการติดต่อ RAM 2 ลักษณะ คือ

1. ติดต่อ โดยใช้สัญญาณซิงค์ที่มาจากกล้องหรือมาจากวงจรสร้างสัญญาณซิงค์

ซิงค์ เพื่อที่จะนำสัญญาณเหล่านี้มาใช้ในการกำเนิดสัญญาณควบคุม Out Put ที่ได้จากวงจรกำหนดสัญญาณเริ่มต้น (Cover) จะเป็นตัวเริ่มต้นในการกำเนิดสัญญาณ ซึ่งการทำงานจะให้ Shift-Register ดังแสดงในรูปที่ 6.23 สัญญาณในการ Shift จะใช้สัญญาณนาฬิกา 12 MHz และข้อมูลในการ Shift จะใช้ 2 BIT ที่ตามกัน (โดยใช้ Out Put Q_2 นำมาเป็น In Put ของ Shift-Register สัญญาณที่ได้จะมีความถี่ 1/4 เท่าของสัญญาณนาฬิกา 12 MHz) ซึ่ง Out Put ที่ใช้จะมีอยู่ 4 line คือ Q_1, Q_2, Q_3, Q_4 ซึ่งจะนำมาเข้าวงจร PAL ตามรูปที่ 6.24 ซึ่งก็จะได้สัญญาณ Out Put เป็นสัญญาณ RAS และ CAS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.24 วงจรลอจิกภายใน PAL

2. การติดต่อ RAM โดยใช้สัญญาณจาก Slot ของ IBM PC มาสร้างสัญญาณควบคุม (ใช้สัญญาณ IOR และ IOW รวมทั้ง Address A_0 และ A_1) ซึ่งจะให้ สัญญาณ IOR และ IOW ผ่านวงจร Delay 2 ถึง 3 ครั้ง เพื่อที่จะสร้างสัญญาณ RAS, CAS และสัญญาณ MIX สัญญาณ A_0 และ A_1 จะนำมาผ่านวงจร Decoder เพื่อสร้างสัญญาณในการติดต่อ RAM สัญญาณ Out. Put ที่ได้ก็จะเหมือนกับส่วนแรก จากนั้นนำสัญญาณนี้ไปควบคุมการเลือกให้ในวงจรเปลี่ยนเฟสคลื่น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.14 วงจร INTERFACE

วงจรมีจะใช้กับ Port 300, 301, 302 และ 303 ซึ่งจากวงจรรูปที่ 6.25 จะใช้ไอซี เบอร์ 74LS688 ในการ Decode Port หมายเลข 300 ถึง 303 โดยจะใช้ Dip Switch เป็นตัวโปรแกรมหมายเลข Port ที่จะใช้ Port หมายเลขอะไร การใช้ Port จะใช้ตัวไอซี 2 ตัว ซึ่งตัวแรกจะใช้งานในการส่งผ่าน DATA ระหว่าง DATA BUS ของ Computer กับ 3 DATA BUS ของระบบ



รูปที่ 6.25 วงจรการทำงานของ Port

สำหรับ Port ตัวที่ 2 จะใช้ในงานควบคุมระบบ ซึ่ง Port A จะ Detect หมายเลข 300 การใช้งาน 2 บิตแรก (D_0 และ D_1) จะใช้สำหรับการควบคุมฟังก์ชัน 2 บิตถัดมา (D_2 และ D_3) จะใช้ในการเลือกชุด RAM ที่จะติดต่อซึ่งจะมี R-Y, B-Y และ Y สำหรับ D_4 จะใช้เมื่อเริ่มต้นที่จะใช้ Image Card นี้ สำหรับ D_5 จะใช้เป็นตัว Reset System โดยการใช้ Software และสำหรับ D_6 จะใช้ควบคุม Port 8255 ตัวถัดไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของ Port ตัวที่ 2 (Port 300) จะเห็นได้จากผังคัมมันต์
ข้างล่างนี้

D ₁	D ₀	Function
0	0	RN
0	1	WN
1	0	RF
1	1	WF


D ₃	D ₂	Select-Port
0	0	R-Y
0	1	B-Y
1	0	Y
1	1	Write Control Port

D ₄	Count Control System

D ₅	Control second Port

D ₆	Enable second Port

สำหรับ PortB หมายเลข 301 จะสร้าง Address เทียม A₁₄ ถึง A₁₇ เพื่อใช้แทน Address ที่มาจาก Slot IBM PC สำหรับสัญญาณที่ใช้ในการ Interface ใน Slot นี้ DACK 3, IOW, IOR, AEN, RESET, A₀-A₁₃ และ D₀-D₇




รูปที่ 6.26 วงจรการ INTERFACE

การเข้าถึงระบบ (Initial System) จะใช้วิธีการ Reset ด้วย D_5 ของ Port หมายเลข 301 แล้วส่งสัญญาณไปนับที่ D_4 จำนวน 8 ครั้ง ระบบก็สามารถเริ่มการทำงานได้ การอ่านสถานะการทำงานจะอ่านที่ Port 302 D_1 เพื่อที่จะตรวจเช็คว่าการระบบทำงานหรือไม่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการนำ PAL (Programmable Array Logic) มาใช้งาน

เนื่องจากการออกแบบวงจรทางด้าน Logic ของ Project ใช้อุปกรณ์มากทำให้การออกแบบ PCB (Print Circuit Board) มีพื้นที่มาก และเป็นภาระสิ้นเปลือง จึงต้องมีการหาวิธีการลดจำนวนอุปกรณ์ลง ซึ่งวิธีแรกที่ได้คือการ Simplify Logic Gate ดังรูปที่ 7.1




รูปที่ 7.1 การ Simplify Logic Gate

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรเป็นการออกแบบวงจร Control Read Write ที่ Memory ของวงจรซึ่งเป็นการออกแบบครั้งแรก จะเห็นว่าเป็นการนำ Logic Gate มาใช้ถึง 3 ตัว จึงเป็นการสิ้นเปลืองอย่างมาก ส่วนวงจรที่ 2 เป็นการออกแบบใหม่โดยการใช้ Logic Gate เพียง 1 ตัวแต่วิธีนี้ใช้ได้กับบางวงจรที่ออกแบบไว้แล้วเท่านั้น แต่ก็ยังเหลืออีกบางวงจรในวงจร Main ที่ไม่สามารถกระทำได้ ดังนั้นจึงต้องหาวิธีการที่ใช้ในการลดจำนวนอุปกรณ์ ซึ่งวิธีการที่ใช้ต่อไปคือการใช้ไอซี PAL (Programmable Array Logic)

7.1 คุณสมบัติของไอซี PAL

PAL มีลักษณะโครงสร้างภายในตรงกันเข้ามกับ PROM คืออินพุตของ AND เป็นแบบโปรแกรมได้ ส่วนอินพุตของ OR จะคงที่ดังตัวอย่างในรูปที่ 7.2




รูปที่ 7.2 PROM and PAL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปแวงแสดงโครงสร้างภายในของ PAL ขนาด 4 อินพุต 4 เอาต์พุต จากตัวอย่างนี้สังเกตว่าสัญญาณอินพุต I_0-I_3 จะส่งผ่านบัฟเฟอร์และอินเวอร์เตอร์ ออกมาเป็นสัญญาณ 8 เส้น (I_0-I_3, I_0-I_3) ป้อนเข้า AND ทุกตัว ซึ่ง AND ทุกตัวจะต้องมีอินพุตอยู่ 8 ทา โดยที่สามารถโปรแกรมได้ว่าจะต่อเข้ากับ I_0-I_3, I_0-I_3 เส้นใด ส่วนเอาต์พุตของ AND จะถูกจัดแบ่งเป็น 4 ชุด ป้อนเข้า OR อย่างตายตัว คือเอาต์พุต 4 ตัวบนจะป้อนเข้า OR ตัวแรก ถัดลงมา 4 ตัวจะป้อนเข้า OR ตัวที่ 2 เป็นเช่นนี้ลงมาเรื่อย ๆ ในกรณีนี้หมายถึงว่า OR จะต้องใช้อินพุตอยู่ 4 ขาเท่านั้น

7.2 ขั้นตอนการทำ

วงจรถ่ายใช้ในการทำ PAL มีทั้งหมด 5 วงจร โดยวงจรมักเป็นวงจร Sync Generator 1



รูปที่ 7.3 Sync Generator Circuit.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรถ้าใช้ Logic Gate ธรรมดาตามต่อกันต้องใช้จำนวนไม่น้อยกว่า 3 ตัว แต่เราจะออกแบบและใช้ไอซี PAL เพียง 1 ตัวเท่านั้นมาทำงานแทน

เริ่มต้นต้องเลือกเบอร์หรือชนิดของ PAL ก่อน โดยพิจารณาที่เอาต์พุตของวงจร จะเห็นว่าเอาต์พุตสมมุติให้เป็น O_1-O_8 มีทั้งหมด 6 เอาต์พุต ส่วนมากเป็นเอาต์พุตที่ Logic "1" และจำนวนอินพุตสมมุติให้เป็น I_1-I_{10} มีทั้งหมด 10 อินพุต เมื่อพิจารณา ดูแล้ว เบอร์ที่น่าจะใช้คือ PAL 10H8 กับ 10L8 แต่ตามที่ลงตลาดไม่มีจึงต้องใช้เบอร์อื่นแทนคือ PAL 12L10 แต่เมื่อพิจารณาที่โครงสร้างของ PAL จะเห็นว่า Out Put เป็น NOR ถึง 10 ตัว จึงต้องพิจารณาเลือก Out Put ที่เหมาะสม

หลังจากที่เลือกเบอร์ที่ต้องการแล้วจึงนำมาทำการคำนวณความสัมพันธ์ของ In Put และ Out Put ด้วยทฤษฎีของดีมอร์แกน ดังนี้

$$\begin{aligned} /O_1 &= I_1 * I_2 \\ /O_2 &= /I_1 + /I_2 \\ /O_3 &= /I_3 + /I_4 + /I_5 + /I_6 + /I_7 \\ /O_4 &= I_3 * I_4 * I_5 * I_6 * I_7 \\ /O_5 &= /I_8 + /I_9 \\ /O_6 &= /I_3 + /I_{10} \end{aligned}$$


แล้วนำสมการที่ได้ไปเขียนเป็นโปรแกรม ไปทำการ Simulate โดยใช้ Software PALASM หาค่า Fuse map และนำค่านี้ไปเข้าเครื่อง Burn PAL แล้วนำ PAL ที่ได้มาใช้ในงานในโครงการนี้ ส่วนอีก 4 วงจร ก็ทำในลักษณะเดียวกัน

การเขียนโปรแกรมและการใช้งานโปรแกรม

การติดต่อกับการทำงานของทุกฟังก์ชัน เราใช้เครื่องคอมพิวเตอร์ IBM PC เป็นตัวสั่งการ ดังนั้นจึงต้องเขียนโปรแกรมเพื่อไปควบคุมการทำงานของฟังก์ชัน ซึ่งการเขียนโปรแกรมคอมพิวเตอร์ (Software) นี้จะใช้ภาษาซีในการเขียน การกำหนดฟังก์ชันต่างๆ สามารถอธิบายเป็น โฟลชาร์ต (Flowchart)


8.1 โฟลชาร์ตฟังก์ชันหลักของเมนู

- การเข้าสู่กราฟิกใหม่
- การเข้าสู่ระบบการทำงาน
- อธิบายข้อความส่วนของฮาร์ดแวร์
- การควบคุมการทำงานของระบบ
- การเลิกใช้กราฟิกใหม่




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8.2 โปรแกรมการทำงานของระบบควบคุม (Control System)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8.3 ไฟล์สำหรับแสดงเมนู (Main Menu)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8.3.1 โปรแกรมรื้อของฟังก์ชันการทำงานปกติในการแสดงภาพ (Normal Picture)




8.3.2 โปรแกรมรื้อของการอ่านข้อมูลจากหน่วยความจำไปแสดงผล (Digitize)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8.3.3 ไฟล์อาร์ตของการทำงานอ่านข้อมูลจากแผ่นข้อมูล (Load File)




8.3.4 โปรแกรมการนำข้อมูลไปเก็บในแฟ้มข้อมูล (Save File)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8.3.5 โปรแกรมการนำที่มุลอกไปพิมพ์ (Print Picture)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8.3.6 โปรแกรมการออกจากระบบไฟล์ DOS (Quit to Dos)



8.3.7 โปรแกรมการอ่านชื่อแฟ้มข้อมูลจากแฟ้มข้อมูล (Directory)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การใช้งานโปรแกรม

เมื่อทำการต่ออุปกรณ์ต่างๆเรียบร้อยแล้ว และต้องการติดต่อหรือให้อุปกรณ์ดังกล่าวทำงาน จะมีขั้นตอนการใช้โปรแกรมดังนี้


1. ทำการ Boot DOS โดยใช้แผ่น DOS Version อะไรก็ได้
2. หลังจากที่ coureser กระทบริบหลัง A Promt (A>>) ให้นำแผ่นดิสก์ที่มี

File IMAGE512.EXE ใส่ใน Drive A แล้วพิมพ์

```
A>>IMAGE512 <ENTER>
```

จะเห็นว่าเมื่อกด Enter แล้วจอภาพจะแสดงเป็น Pattern ให้ดูดังใน


รูปที่ 8.1



รูปที่ 8.1 ภาพแสดง Pattern บนจอมอนิเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. ที่หน้าจอจะแสดงอักษรตัว "Press any key" ซึ่งหมายความว่าเราสามารถกด Key board ใดๆก็ได้ จอมอนิเตอร์จะแสดงรายละเอียด(Message) ของฮาร์ดแวร์(Hardware) ดังแสดงในรูปที่ 8.2



รูปที่ 8.2 ภาพแสดงข้อความ รายละเอียดของHardware

5. หลังจากนั้นให้กด Key board คีย์ใดคีย์หนึ่งเพื่อลบหน้าจอแล้วจะขึ้นMenu ซึ่ง Menu การทำงานจะเห็นได้จาก รูปที่ 8.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 8.3 ภาพแสดง Menu การทำงาน

การเลือก Menu สามารถเลือกได้ โดยการกดตัวอักขระตัวใหญ่ใน Menu หรือ จะใช้วิธีการเลือก Menu Bar แล้วกด Enter เพื่อเลือก Menu ก็ได้ กรณีต้องการยกเลิก Menu ก็สามารถกด ESC ได้เลย

6. การเลือก Menu


6.1 ถ้าเลือก Menu ที่ 1 Normal Picture ก็จะมีหน้าต่างภาพดัง แสดงในรูปที่ 8.4

สำหรับฟังก์ชันการทำงานแบบ Normal Picture นี้จะไปสั่งให้ Hardware ทำการเปลี่ยนฟังก์ชันให้เป็นการแสดงภาพจากกล้องวิดีโอ โดยตรง

การกลับไป Menu ก็จะทำได้โดยการกด Enter

การยกเลิก Menu ทำได้โดยการกด ESC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 8.4 ภาพแสดงการทำงานแบบ Normal Picture

6.2 ถ้าเลือก Menu ที่ 2 Digitize ก็จะขึ้นหน้าจอคอมพิวเตอร์ ซึ่งการ Digitize มีอยู่ 3 กรณี คือ

กรณีที่ 1 ถ้าไม่มีการใช้ Menu อื่นมาก่อนก็จะขึ้นข้อความดังแสดงใน


รูปที่ 8.5



รูปที่ 8.5 การแสดงการ Digitize ในกรณีที่ 1


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กรณีที่ 2 การเลือก Digitize โดยผ่าน Menu Normal Picture
ซึ่งจะสามารถเข้ามา Digitize ภาพนั้นได้ โดยจะขึ้นข้อความดังแสดงในรูปที่ 8.6




รูปที่ 8.6 การแสดงการ Digitize ในกรณีที่ 2

จากรูปที่ 8.6 ข้อความที่ว่าให้รอกการกด Space Bar เมื่อทำการกด Space Bar แล้วก็ต้องตัดสินใจอีกว่าจะยกเลิกภาพหรือไม่ยกเลิก เพื่อที่จะได้ทำการเก็บภาพใหม่ และถ้าทำการกด Enter ภาพที่ได้ก็เป็นภาพที่ Digitize ไว้ ภาพนี้ จะสามารถนำไปเก็บลงใน File ได้โดยการผ่านขึ้นไป Menu โดยการ Enter Key จอภาพก็จะแสดง Menu หลังจากนั้นถ้าต้องการเก็บภาพก็เลื่อน Menu ไปที่ Save File แล้วกด Enter จอภาพก็จะแสดง Pattern ของการ Save ภาพ แล้วโปรแกรมก็จรอชื่อ File ซึ่งข้อความบนหน้าจอมอนิเตอร์จะปรากฏดังรูปที่ 8.7



รูปที่ 8.7 ภาพแสดงการ Saving


หลังจากป้อนชื่อ File แล้วกด Enter โปรแกรมก็จะนำข้อมูลจาก Memory ไปเก็บใน File ซึ่งมีขนาด 256 Kbytes หลังจากการเก็บภาพแล้ว โปรแกรมก็จะเข้าสู่โหมด Digitize ในกรณีที่ 3 ทั้งนี้ ในกรณีที่ 3 หลังจาก Load หรือ Save ข้อมูลเรียบร้อยแล้ว โปรแกรมจะเข้าสู่การ Digitize โดยตรง ซึ่งข้อความแสดงดังรูปที่ 8.8



รูปที่ 8.8 ภาพแสดงการ Digitize ในกรณีที่ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.3 ถ้าเลือก Menu ที่ 3 Load File ก็จะมีปรากฏหน้าจอคอมพิวเตอร์ โดยมีข้อความดังแสดงในรูปที่ 8.9




รูปที่ 8.9 ภาพแสดงกรณี Load File

จากรูปที่ 8.9 เป็น Pattern ของ Load File Function โดยโปรแกรมจะรอชื่อ File ที่จะทำการ Load เมื่อใส่ชื่อ File และกด Enter Key โปรแกรมก็จะทำการ Load ข้อมูลจาก File

เมื่อ Load ภาพ เสร็จเรียบร้อยแล้ว ก็จะเข้าสู่ Digitize Function ทันที


6.4 ถ้าเลือก Menu 5 Printing ก็จะมีปรากฏที่หน้าจอคอมพิวเตอร์ ซึ่ง Pattern แสดงในรูปที่ 8.10 โปรแกรมจะรอรับชื่อ File ที่จะทำการ Print



รูปที่ 8.10 แสดงภาพในขณะที่ทำการ Print File

หลังจากใส่ชื่อ File ที่ต้องการ Print แล้วกด Enter โปรแกรมก็จะจัดการส่งค่าข้อมูลออกมา Print


6.5 ถ้าเลือก Menu 6 Directory ก็จะปรากฏที่หน้าจอมอนิเตอร์ ซึ่ง Pattern แสดงในรูปที่ 8.11 โปรแกรมจะถามว่าต้องการ Load ชื่อ File ใน Drive ไหน และเมื่อกด Enter Key โปรแกรมก็จะอ่าน ชื่อ File ทั้งหมดขึ้นมาให้ดูบนจอมอนิเตอร์



รูปที่ 8.11 แสดงภาพในขณะที่ทำการ Directory

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.6 ถ้าเลือก Menu 7 Quit to Dos จะปรากฏหน้าจอมอนิเตอร์ ซึ่ง pattern แสดงในรูปที่ 8.12 ซึ่งโปรแกรมจะถามความแน่นอนของเรามากที่สุดหนึ่ง โดยการให้เลือกตอบใช่ (Yes) หรือไม่ใช่ (No) ถ้าเกิดตอบใช่(Yes) โปรแกรมก็จะ ออกไปสู่ Dos .



รูปที่ 8.12 แสดงภาพในขณะที่ทำการ Quit to Dos



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการสร้าง Image interface card with resolution 512*512 pixels นี้ผู้สร้าง ได้แบ่งขั้นตอนในการสร้างดังต่อไปนี้

- การหาข้อมูลเกี่ยวกับหลักการขั้นพื้นฐาน และข้อมูลจากปริณิญาพิมพ์และวิทยานิพนธ์เก่าที่มีผู้ทำไว้แล้วในอดีต พร้อมทั้งทฤษฎีของระบบสัญญาณวิดีโอทั้งภาพขาวดำและภาพสี

- ขั้นตอนการเลือกอุปกรณ์ โดยการพิจารณาเลือกอุปกรณ์ที่ใช้เพียงเพื่อความเหมาะสมในการใช้งาน ราคา และควรมีประสิทธิภาพในการใช้งานด้วย

- ขั้นตอนการออกแบบ โดยในที่แรกจะใช้หลักการพื้นฐานก่อนเพื่อง่ายต่อความเข้าใจและไม่สับสน ในขั้นนี้เมื่อออกแบบเสร็จจะได้วงจรที่มีขนาดใหญ่ ซึ่งไม่เหมาะสมกับพื้นที่ในการติดตั้ง และยุ่งยากในการเชื่อมต่อโยงสายต่อ

- ขั้นตอนการทดลอง เพื่อให้ผลของการออกแบบเป็นจริงดังที่เรานำเอาวงจรที่ได้มาจากผลการออกแบบมาทำการทดลอง

- ขั้นตอนการลดรูปวงจร ในขั้นตอนนี้จะทำการปรับปรุงวงจรที่สร้างขึ้นให้มีขนาดเล็กลงเพื่อให้เหมาะสมกับพื้นที่ในการติดตั้ง และเหมาะสมที่สุดในการออกแบบและการสร้างออกมาเป็นชิ้นงาน ซึ่งรวมถึงการใช้ PAL เพื่อทำการขมุงวงจรในเล็กที่สุด

- ขั้นตอนการออกแบบลายวงจร ขั้นตอนนี้จะใช้ Software Or-CAD, SDT และ Or-CAD, PCB เพื่อช่วยในการออกแบบลายวงจร เมื่อได้ลายวงจรแล้วก็นำไปถ่ายพิมพ์ และทำปริ้นต์

- ขั้นตอนการตรวจสอบลายวงจร ในแผ่นปริ้นต์ที่ทำขึ้นมา โดยจะตรวจสอบทุกจุดบนแผ่นปริ้นต์ เพื่อหาจุดขาดหรือจุดที่ Short กัน และลายทองแดงที่ไม่ถูกต้องตามวงจร

- ขั้นตอนการลงอุปกรณ์ ซึ่งจะต้องลงอุปกรณ์ตามตำแหน่งต่างๆที่ออกแบบไว้ จากแผ่นนี้นำมาตรวจสอบเพื่อหาจุดขาด หรือ จุด Short อีกทีหนึ่ง

- ขั้นตอนการทดสอบและทดลอง เพื่อให้ได้ค่าที่ถูกต้อง


- ขั้นตอนการเขียน Software เพื่อใช้ในการควบคุมการทำงานของผังตั้งขึ้น

- ขั้นตอนการนำ Hardware และ Software มาใช้ร่วมกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปผล

ในระบบการทำงานของ Image interface card นี้ เนื่องจากวงจรถ่ายที่สร้างขึ้นมาเป็นวงจรถ่ายที่มีขนาดใหญ่ ดังนั้นจึงต้องประสบกับปัญหาต่างๆมากมายในการทดลอง ไม่ว่าจะเป็นการทดลองในไฟโตนบอร์ดหรือกระทั่งบนแผ่นปริ้นต์ ซึ่งปัญหาที่อาจเกิดจากการต่อสายยาวเกินไป กระแสไหลลงกราวด์ไม่ดี เป็นต้น แนวทางการแก้ปัญหาที่ โดยการจัดแยกระบบออกเป็นส่วนย่อยๆ ซึ่งแต่ละส่วนย่อยจะเป็นง่ายต่อการตรวจสอบ การทดสอบจะเป็นการทดสอบค่าของอินพุตกับเอาต์พุต สมมติว่าทำการตรวจสอบแล้วค่าอินพุตถูกต้อง แต่ค่าเอาต์พุตไม่ถูกต้องก็แสดงว่าภายในของวงจรมีปัญหาหรือไม่ดีหรือไม่ถูกต้อง ซึ่งตรวจเช็คและแก้ไขได้ง่าย สำหรับค่า Noise ในสายไฟ อาจจะมีบ้างแต่ก็ไม่มากเหมือนกับการตรวจสอบทั้งระบบใหญ่ เมื่อวงจรถ่ายในแต่ละส่วนย่อยทำงานแล้วเราจึงค่อยนำมาต่อรวมเป็นระบบใหญ่ ซึ่งถ้าวงจรถ่ายยังไม่ทำงานก็ไม่สามารถรู้สาเหตุได้เร็วทัน



กิตติกรรมประกาศ

(ACKNOWLEDGMENT)

ปริญญานิพนธ์ชุดนี้จะสำเร็จลงไม่ได้ถ้าขาดอาจารย์ รศ. ดร. ฟูศักดิ์ มีวสุวิทย์
อาจารย์เกษร ตริสินดีสมฤกษ์ และอาจารย์วิทยา ทิพย์สุวรรณพร ผู้ซึ่งประสิทธิ์ประ
สาทวิชาความรู้ ตลอดจนให้คำปรึกษา แนะนำแนวทางและวิธีการแก้ไขตลอดมา

ขอขอบพระคุณอาจารย์พิบูล เจลิมวัฒน์ และคุณสุภาวดี จิมประติษฐ์ ที่ให้
การสนับสนุนและให้ข้อคิดในด้านต่างๆตลอดมา

และขอขอบพระคุณอาจารย์ทุกท่านในภาควิชา เทคโนโลยีการวัดคุมทาง
อุตสาหกรรม เพื่อนๆน้องๆทุกคนที่ได้ความช่วยเหลือในสิ่งต่างๆและกำลังใจ




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


หนังสืออ้างอิง

1. ปริชญานินท์ เรื่องแผงวงจรควบคุมภาพ (IMAGE INTERFACE CARD), สุพรรณีย์ โชติบุทธิกุล, สุวัฒน์ เลี่ยมวิวัฒน์, อนุวัฒน์ พลุ่พิจารณ์, ปีการศึกษา 2331
2. ปริชญานินท์ เรื่องแปลงสัญญาณภาพสีเป็นเดิิจิตอล, วัชรินทร์ ภักกรมงคลฤทธิ์, เฉลิมพล บุญญาภิรมณ์, เกียรติกร จันทรา, ปีการศึกษา 2532
3. ปริชญานินท์ เรื่องการแปลงสัญญาณแอนะล็อกประสงค์, ชัยโชค ภักกร ไกวิท, ณรงค์ จันทร์ฉาย และเพื่อน ๆ, ปีการศึกษา 2531
4. ดร.ทวีต เมฆสวรรค์, เทคนิคการซ่อมเครื่องรับโทรทัศน์, ลมามสงเสริมความรู้ ระหว่างประเทศ, พ.ศ. 2531
5. ประกิจ ตั้งติส้านนท์, ทฤษฎีโทรทัศน์, คณะวิศวกรรมศาสตร์ สจล., พ.ศ. 2529
6. ทิณาร ดีก, การอินเตอร์เฟส IBM PC, นีลีสเซนต์เตอร์ การพิมพ์
7. TTL Databook, Texas Instrument Incorporated
8. Technical Referent, IBM
9. Brian W. Kernighan and Dennis M. Ritchie, "The C Programming Language", Prentice Hall, Inc., Englewood Cliffs, New Jersey 07632
10. "Turbo C", Borland International, Inc., 4585 Scotts Valley Drive Scotts Valley, California 95066
11. Rafael C. Gonzalez and Paul Wintz, "Digital Image Processing", Addison-Wesley Publishig Company, Inc.






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้









PICK FOR GO	
File	1271 5 199101
REV	1

เอกสารนี้เป็นเอกสารที่สแกนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ชื่อ	ภาณุ ภาณุ
Course	CONTROL SYS
Size/Document Number	11/100
ชื่อ	ภาณุ ภาณุ
Date	March 2, 1991



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

/* THIS PROGRAM USE ONLY IMAGE PROJECT . */
/* IT WRITE BY Mr. CHAIRAT KHAOEAM . */
/* IF YOU NEVER USE ... YOU CAN DELETE IT .*/
/* THANK YOU */

# define CA 0x0006 /* # ch3 Base And Current Address */
# define CWC 0x0007 /* # ch3 Base And Current Word Count */
# define RSR 0x0008 /* Write Command Register */
# define WRR 0x0009 /* Write Request Register */
# define WSMRB 0x000A /* Write Single Mask Register Bit */
# define WMR 0x000B /* Write Mode Register */
# define CBPFF 0x000C /* Clear Byte Pointer Flip-Flop */
# define RTR 0x000D /* Write Master Clear */
# define WAMRB 0x000F /* Write All Mask Register Bits */
# define PR 0x82 /* # ch3 Page Register */
# define CCP1 0x300
/* Command Crad Port1 Write Mode, Selectport */
/* Count Control System Soft Ware Reset */
/* And control Sub-Port */
# define CCP2 0x301 /* Command Crad Port2 */
# define CCP3 0x302 /* Command Crad Port3 */
# define CCP4 0x303 /* Command Crad Port4 */
# define DMAUSE 0x7000 /* Location For DMA Use */
# define USEPAG 0x7 /* Set Value Pag Register */
# define DATAMOVE 16384
# define LOWAC 0xff
# define HIAC 0x3f

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

/*=====

Mr. CHAIRAT KHAOEAM (HEADER)
Mr. SAKDA VISUTHIWAT
Mr. RATCHAR PATHAMAPONGSAR

=====

USE RUN ON IBMPC /XT/AT 286 MONOCHROM

USE DMA #3 FOR TRANSFER DATA

*/

```
# include <stdlib.h>  
# include <stdio.h>  
# include <conio.h>  
# include <chairat.h>  
# include <dos.h>  
# include <dir.h>  
# include <mem.h>
```

```
int i,j,size;  
char databuffer[DATAMOVE];  
FILE *fload,*fsave;  
char namefload[30],namefsave[30];  
char ch,errorh = 'n';
```

```
void set_port(sub_mode,band,pagera)  
char sub_mode;  
short band,pagera;
```

{

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

switch(sub_mode)
{
    case 'p' : outportb(CCP4,0x88);break;
                /* command port 0x300-0x303 */

    case 'i' : outportb(CCP1,0x80);
                /* clear system */
                outportb(CCP1,0xa0);
                /* not clear system */

    for(i=0;i<4;i++)
    {
        outportb(CCP1,0xb0);
        outportb(CCP1,0xa0); /* count #4 clock */
        break;
    case 'n' : outportb(CCP1,0x01);break;
    case 'd' : outportb(CCP1,0x00);break;
    case 'b' : outportb(CCP1,0x80);break;
    case 't' : outportb(CCP1,0x6c);
                /* to command word sub port */
                outportb(CCP3,0x9b);
                /* all input port */
                outportb(CCP2,pagera);
                outportb(CCP1,0x00);
                break;
    case 's' : outportb(CCP1,0xec);
                /* to command word sub port */
                outportb(CCP3,0x9b);
                /* all input port */
                outportb(CCP2,pagera);
                outportb(CCP1,0xa3+(band-1)*0x4);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญญาติให้เข้าไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

/* to mode WF */

break;

case 'i' : outportb(CCP1,0xec); /* select band port */
switch(band) {
    case 3 : outportb(CCP3,0x92);
/* out port C */
break;
    case 2 : outportb(CCP3,0x99);
/* out port B */
break;
    case 1 : outportb(CCP3,0x8b);
/* out port A */
break;
}
outportb(CCP2,pagera);
outportb(CCP1,0xa2+((band-1)*0x4));
/* to mode RF */
break;
}
}

```

```
void oksystem()
```

```
{
```

```
int loop1;
```

```
for(loop1=0;(loop1<4)&(inport(CCP2) & 0x10);loop1++)
```

```
{
```

```
set_port('p',0,0);
```

```
set_port('i',0,0);
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    }
    set_port('d',0,0);
    if (loop1== 3)
    {
        printf("\n\n          Error on Hard ware !");
        errorh = 'y';
    }
    else
    {
        printf("\n\n          Hard ware OK ");
        errorh = 'n';
    }
}

void setdma(dma_mode)
char dma_mode;
{
    gotoxy(40,20);
    outportb(CBPFF,0x67);          /* first/last flip-flop */
    if (dma_mode=='s')
    {
        printf("Move data from I/O to FILE ");
        outportb(WMR,0x97);          /* 10010111 USE MODE AUTO*/
    }
    if (dma_mode=='l')
    {
        printf("Move data from FILE to I/O ");
        outportb(WMR,0x9b);          /* 10011011 USE MODE AUTO*/
    }
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

outportb(PR,USEPAG);      /* set page address */
outportb(CA,0x00);       /* low byte current address */
outportb(CA,0x00);       /* hi byte current address */
outportb(CWC,LOWAC);     /* low byte current word count */
outportb(CWC,HIAC);      /* hi byte current word count */
outportb(WSMRB,0x03);    /* clrscr single mask bit */
}

```

```

void menu_l(short *band2,char sele)
{
char band3,chband;
clrscr();
gotoxy(20,4);
switch(sele)
{
case 'l': printf(" *** LOAD FUNCTION ***");
printf("\n\n Enter file name ? - ");
scanf("%s",namefload);break;
case 's': printf(" *** SAVE FUNCTION ***");
printf("\n\n Enter file name ? - ");
scanf("%s",namefsave);break;
}
*band2 = 1;
}

```

```

void menu(char *usemenu1)
{
char c1;

```

do
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

{
    c1 = 'n';
    clrscr();
    printf("          MAIN MENU \n");
    printf("          1 : Digitized..\n");
    printf("          2 : Ram to TV..\n");
    printf("          3 : Load file..\n");
    printf("          4 : Save file..\n");
    printf("          5 : Directory..\n");
    printf("          6 : Quit..\n\n\n");
    printf("          ENTER MENU SELECT 1..6 ? ");
    *usemenu1 = getch();
    switch(*usemenu1)
    {
        case '1' : c1 = 'y'; break;
        case '2' : c1 = 'y'; break;
        case '3' : c1 = 'y'; break;
        case '4' : c1 = 'y'; break;
        case '5' : c1 = 'y'; break;
        case '6' : c1 = 'y'; break;
    }
}

while(c1 != 'y');
}

```

```

void digitize()
{
    clrscr();
    printf(" ****  DIGITIZED FUNCTION  ****");
    set_port('n',0,0);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
}
```

```
void ram_to_tv()
```

```
{
```

```
clrscr();
```

```
printf(" **** RAM TO TV FUNCTION ****");
```

```
set_port('d',0,0);
```

```
}
```

```
void load_file ()
```

```
{
```

```
int loop, m;
```

```
char sys= 'y';
```

```
short band;
```

```
menu_1(&band, '1');
```

```
oksystem(&sys); ch = 'y';
```

```
if ((fload=fopen(namefload, "rb"))==NULL)
```

```
{
```

```
gotoxy(40,1);
```

```
printf("Cant'n open file ");
```

```
printf(namefload);
```

```
getch();
```

```
ch = 'n';
```

```
}
```

```
else
```

```
fclose(fload);
```

```
if (ch == 'y' & errorh == 'n')
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

setdma('1');
for(loop=0; (loop<16); loop++)
{
    gotoxy(46,22);printf("%3d Kbyte", (1+loop)*16);
    fload=fopen(namefload, "rb");
    for(m=0;m< loop;m++)
    fseek(fload, DATAMOVE, 1);
    fread(&databuffer, DATAMOVE, 1, fload);
    fclose(fload);
    movedata(_DS, (unsigned)databuffer, DMAUSE, 0, DATAMOVE);
    set_port('i',0,0); /* into system */
    set_port('l',band, loop); /* set mode RF */
    outportb(WRR,0x0f); /* set request register start dma */
    set_port('b',0,0); /* Command Card1 To RN MODE */
    set_port('d',0,0); /* Command Card1 To RN MODE */
    set_port('t',0,0); /* set second port to read all */
}
}

```

```

void save_file ()
{
    int loop;
    short band;
    menu_1(&band, 's');
    ch = 'y';
    if ((fsave=fopen(namefsave, "wb"))==NULL)
    {
        gotoxy(40,1);

```

```

        printf("Can't open file ");

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

printf(namefsave);
ch = 'n';
getch();
}
else
    fclose(fsave);
if(ch == 'y' & errorh == 'n')
{
    oksystem();
    setdma('s');
    for(loop=0;loop<16;loop++)
    {
        gotoxy(46,22);printf("%3d Kbyte", (1+loop)*16);
        set_port('i',0,0);
        set_port('s',band,loop);
        /* Command Card1 To Write File (WF) MODE */
        outportb (WRR,0x0f);
        /* set request register start dma */
        set_port('b',0,0);
        /* Command Card1 To RN MODE */
        movedata(DMAUSE,0, DS, (unsigned)databuffer,DATAMOVE);
        fsave=fopen(namefsave,"ab");
        fseek(fsave,0L,2);
        fwrite(&databuffer,DATAMOVE,1,fsave);
        fclose(fsave);
    }
    set_port('d',0,0); /* Command Card1 To RN MODE */
    set_port('t',0,0); /* set seconed port to read all */
}
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

void directory()
{
    struct ffblk ffblk;
    int done;
    char namesc[20];
    clrscr();
    printf("\ndirectory list of ");
    scanf("%s",namesc);
    printf("\n");
    done = findfirst(namesc,&ffblk,0);
    i=0;
    while(!done)
    {
        if(i==23)
        {
            i=0;
            printf("Strike a key when ready . . .\n");
            getch();
        }
        printf("  %15s  %#10lu\n",ffblk.ff_name,ffblk.ff_fsize);
        done = findnext(&ffblk);
        i++;
    }
    printf("\n\n Press anykey to exit.");
    getch();
}

main()

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

char usemenu1, c0;
set_port('p',0,0);          /* inti port control */
set_port('t',0,0);          /* set seconed port to read all */
do
{
    menu(&usemenu1);
    switch (usemenu1)
    {
        case '1' : digitize();break;
        case '2' : ram_to_tv();break;
        case '3' : load_file ();break;
        case '4' : save_file ();break;
        case '5' : directory();break;
    }
    if (usemenu1 != '6')
    {
        gotoxy(20,25);
        printf("          USE KEY 'm' TO MAIN MENU ");
        do
            c0 = getch();
        while(c0 != 'm');
    }
}
while(usemenu1 != '6');
clrscr();
set_port('d',0,0);
printf(" THANK YOU ....");
delay(300);
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Product Preview

CA3318, CA3318C

CMOS High-Speed 8-Bit Flash A/D Converter

Features:

- Pin compatible with 41051/CA3308
- CMOS/SOS low power
- Flash (Parallel) conversion technique
- 15 MSPS conversion rate at 5 V (CA3318C)
- 20 MSPS conversion rate at 5 V (CA3318)
- 1 LSB differential linearity
- 1.5 LSB integral linearity
- Single 4 to 6.5 V supply
- 8 latched bit outputs plus overflow
- May be stacked for higher resolution
- May be paralleled for double speed


Applications:

- Especially suited for high-speed conversion applications where low power is also important
- TV video digitizing (industrial/security)
- Ultrasound signature analysis
- Transient signal analysis
- General-purpose hybrid ADC's
- Optical character recognition
- Radar pulse analysis
- Motion signature analysis

The RCA CA3318 and CA3318C are pin compatible retrofits for the 41051/CA3308, but with the output data changing 1/2 clock cycle later. They have features similar to the CA3300 (File No. 1316), such as the control inputs and outputs necessary to allow stacking or paralleling for higher resolution or doubled speed. Separate analog and digital ground pins are available to allow analog to digital isolation. The reference resistor string is available at both +

and - ends, and at the 1/4, 1/2, and 3/4 points, thus allowing the tailoring of non-linear transfer functions. In addition, the + reference (positive full scale) may be used above the analog + supply.

The CA3318 and CA3318C are available in a 24-lead dual-in-line plastic package (E suffix) and in a 24-lead dual-in-line ceramic package (D suffix).



Block diagram of the CA3318 and CA3318C.

Preview Data only

Product Preview

CA3306, CA3306A, CA3306C

CMOS High-Speed 6-Bit Flash A/D Converter


Features:

- Improved pin-for-pin retrofits for CA3300
- CMOS/SOS low power
- Flash (Parallel) conversion technique
- 15 MSPS conversion rate at 5 V
- 1/4 LSB accuracy
- Single 3 to 6 V supply
- 6 latched-bit outputs plus overflow
- May be stacked for higher resolution
- May be parallel for double speed

The CA3306 family members are pin-for-pin retrofits for the CA3300 (File 1316), but offering improved speed and linearity. All functions of the CA3300 are carried over: the ability to stack devices for higher resolution, parallel devices for doubled speed, and the availability of a built-in zener reference. Accurate digitizing at video speeds is now possible with only a

single 5 volt supply (8 volts required for CA3300), and a tighter linearity is guaranteed at a lower reference (full scale) range.

The CA3306-series devices are supplied in 18-lead dual-in-line plastic packages (E suffix) and in 18-lead dual-in-line ceramic packages (D suffix).



Block Diagram of the CA3306



Preview Data only

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 65,536 X 4 Organization
- Single, 5-V Supply (10% Tolerance)
- JEDEC Standardized Pinout
- Pinout Identical to TMS4416 (16K X 4 Dynamic RAM)
- Performance Ranges:

	ACCESS TIME (MAX)	ACCESS TIME (MAX)	READ OR WRITE CYCLE (MIN)	READ-MODIFY-WRITE CYCLE (MIN)
TMS4464-12	120 ns	60 ns	230 ns	310 ns
TMS4464-15	150 ns	75 ns	260 ns	345 ns
TMS4464-20	200 ns	100 ns	330 ns	435 ns

- Long Refresh Period . . . 4 ms (Max)
- Low Refresh Overhead Time . . . As Low As 1.3% of Total Refresh Period
- On-Chip Substrate Bias Generator
- All Inputs, Outputs, and Clocks Fully TTL Compatible
- 3-State Unlatched Output
- Early Write or \bar{G} to Control Output Buffer Impedance
- Page-Mode Operation for Faster Access
- Power Dissipation As Low As:
 - Operating . . . 275 mW (Typ)
 - Standby . . . 12.5 mW (Typ)
- RAS-Only Refresh Mode
- CAS-Before-RAS Refresh Mode



PIN NOMENCLATURE	
A0-A7	Address Inputs
CAS	Column-Address Strobe
DQ1-DQ4	Data In/Data Out
\bar{G}	Output Enable
NC	No Connection
RAS	Row-Address Strobe
VDD	5-V Supply
VSS	Ground
W	Write Enable

description

The TMS4464 is a high-speed, 262,144-bit dynamic random-access memory, organized as 65,536 words of four bits each. It employs state-of-the-art SMOS (scaled MOS) N-channel double-level polysilicon/polycide gate technology for very high performance combined with low cost and improved reliability.

This device features maximum \overline{RAS} access times of 120 ns, 150 ns, or 200 ns. Typical power dissipation is as low as 275 mW operating and 12.5 mW standby.

New SMOS technology permits operation from a single 5-V supply, reducing system power supply and decoupling requirements, and easing board layout. I_{DD} peaks are 125 mA typical, and a -1-V input voltage undershoot can be tolerated, minimizing system noise considerations.

All inputs and outputs, including clocks, are compatible with Series 74 TTL. All address and data-in lines are latched on chip to simplify system design. Data out is unlatched to allow greater system flexibility.

PRODUCTION DATA documents contain information without us of publication data. Products conform to specifications per the terms of Texas Instruments standard warranty. Production processing does not necessarily include testing of all parameters.

TEXAS INSTRUMENTS
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77001

Copyright © 1985 Texas Instruments Incorporated

4-117

Dynamic RAMs

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TMS4464

65,536-WORD BY 4-BIT DYNAMIC RANDOM-ACCESS MEMORY

CAS-before-RAS refresh

The CAS-before-RAS refresh is utilized by bringing CAS low earlier than RAS (see parameter tCLRL) and holding it low after RAS falls (see parameter tRLCHR). For successive CAS-before-RAS refresh cycles, CAS can remain low while cycling RAS. The external address is ignored and the refresh address is generated internally.


page mode

Page-mode operation allows effectively faster memory access by keeping the same row address and strobing random column addresses onto the chip. Thus, the time required to setup and strobe sequential row addresses for the same page is eliminated. The maximum number of columns that can be addressed is determined by $t_{w(RL)}$, the maximum RAS low pulse duration.

power up

To achieve proper device operation, an initial pause of 200 μ s is required after power up followed by a minimum of eight initialization cycles.

logic symbol†



† This symbol is in accordance with ANSI/IEEE Std 91-1984 and IEC Publication 617-12.
Pin numbers shown are for the dual-in-line package.




Dynamic RAMs

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TMS4464
65,536-WORD BY 4-BIT DYNAMIC RANDOM-ACCESS MEMORY

functional block diagram



Dynamic RAMS

absolute maximum ratings over operating free-air temperature range (unless otherwise noted) †

Voltage on any pin including V _{DD} supply (see Note 1)	-1 V to 7 V
Short circuit output current	50 mA
Power dissipation	1 W
Operating free-air temperature range	0°C to 70°C
Storage temperature range	-65°C to 150°C

† Stresses beyond those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions beyond those indicated in the "Recommended Operating Conditions" section of this specification is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

NOTE 1: All voltage values in this data sheet are with respect to V_{SS}.

recommended operating conditions

	MIN	NOM	MAX	UNIT
V _{DD} Supply voltage	4.5	5	5.5	V
V _{SS} Supply voltage		0		V
V _{IH} High-level input voltage	2.4		V _{DD} +1	V
V _{IL} Low-level input voltage (see Note 2)	-1		0.8	V
T _A Operating free-air temperature			70	°C

NOTE 2: The algebraic convention, where the more negative (less positive) limit is designated as maximum, is used in this data sheet for logic voltage levels only.

TMS4464
65,536-WORD BY 4-BIT DYNAMIC RANDOM-ACCESS MEMORY

electrical characteristics over full ranges of recommended operating conditions (unless otherwise noted)

PARAMETER	TEST CONDITIONS	TMS4464-12			UNIT
		MIN	TYP [†]	MAX	
V _{OH}	High-level output voltage	I _{OH} = -5 mA			V
V _{OL}	Low-level output voltage	I _{OL} = 4.2 mA			V
I _I	Input current (leakage)	V _I = 0 V to 6.5 V, V _{DD} = 5 V, All other pins = 0 V to 6.5 V			μA
I _O	Output current (leakage)	V _O = 0 V to 5.5 V, V _{DD} = 5 V, C _{AS} high, All outputs open			μA
I _{DD1}	Average operating current during read or write cycle	t _c = minimum cycle, All outputs open			mA
I _{DD2}	Standby current	After 1 memory cycle, DQ1-DQ4 held at > 0 V, R _{AS} and C _{AS} high, All outputs open			mA
I _{DD3}	Average refresh current	t _c = minimum cycle, R _{AS} low, C _{AS} high, All outputs open			mA
I _{DD4}	Average page-mode current	t _{c(P)} = minimum cycle, R _{AS} low, C _{AS} cycling, All outputs open			mA

PARAMETER	TEST CONDITIONS	TMS4464-15			TMS4464-20			UNIT	
		MIN	TYP [†]	MAX	MIN	TYP [†]	MAX		
V _{OH}	High-level output voltage	I _{OH} = -5 mA			2.4			V	
V _{OL}	Low-level output voltage	I _{OL} = 4.2 mA			0.4			V	
I _I	Input current (leakage)	V _I = 0 V to 6.5 V, V _{DD} = 5 V, All other pins = 0 V to 6.5 V			±10			μA	
I _O	Output current (leakage)	V _O = 0 V to 5.5 V, V _{DD} = 5 V, C _{AS} high, All outputs open			±10			μA	
I _{DD1}	Average operating current during read or write cycle	t _c = minimum cycle, All outputs open			55	70	50	60	mA
I _{DD2}	Standby current	After 1 memory cycle, DQ1-DQ4 held at > 0 V, R _{AS} and C _{AS} high, All outputs open			2.5	5	2.5	5	mA
I _{DD3}	Average refresh current	t _c = minimum cycle, R _{AS} low, C _{AS} high, All outputs open			45	55	40	50	mA
I _{DD4}	Average page-mode current	t _{c(P)} = minimum cycle, R _{AS} low, C _{AS} cycling, All outputs open			40	50	30	40	mA

[†]All typical values are at T_A = 25 °C and nominal supply voltages.

Dynamic RAMs

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TMS4464
65,536-WORD BY 4-BIT DYNAMIC RANDOM-ACCESS MEMORY

capacitance over recommended supply voltage range and operating free-air temperature range,
 $f = 1 \text{ MHz}$

PARAMETER	TMS4464		UNIT
	TYP [†]	MAX	
$C_{i(A)}$ Input capacitance, address inputs	4	7	pF
$C_{i(RC)}$ Input capacitance, strobe inputs	8	10	pF
$C_{i(W)}$ Input capacitance, write enable input	8	10	pF
$C_{i/o}$ Output capacitance	8	10	pF

[†] All typical values are at $T_A = 25^\circ\text{C}$ and nominal supply voltages.

switching characteristics over recommended supply voltage range and operating free-air temperature range

PARAMETER	TEST CONDITIONS	ALT. SYMBOL	TMS4464-12		UNIT
			MIN	MAX	
$t_{a(C)}$ Access time from $\overline{\text{CAS}}$	$t_{RLCL} \geq \text{MAX}$, $C_L = 100 \text{ pF}$, Load = 2 Series 74 TTL gates	t_{CAC}	60		ns
$t_{a(R)}$ Access time from $\overline{\text{RAS}}$	$t_{RLCL} = \text{MAX}$, $C_L = 100 \text{ pF}$, Load = 2 Series 74 TTL gates	t_{RAC}	120		ns
$t_{a(G)}^\ddagger$ Access time after $\overline{\text{G}}$ low	$C_L = 100 \text{ pF}$, Load = 2 Series 74 TTL gates	t_{GAC}	35		ns
$t_{dis(CH)}$ Output disable time after $\overline{\text{CAS}}$ high	$C_L = 100 \text{ pF}$, Load = 2 Series 74 TTL gates	t_{OFF}	0	30	ns
$t_{dis(G)}$ Output disable time after $\overline{\text{G}}$ high	$C_L = 100 \text{ pF}$, Load = 2 Series 74 TTL gates	t_{GOFF}	0	30	ns

switching characteristics over recommended supply voltage range and operating free-air temperature range

PARAMETER	TEST CONDITIONS	ALT. SYMBOL	TMS4464-15		TMS4464-20		UNIT
			MIN	MAX	MIN	MAX	
$t_{a(C)}$ Access time from $\overline{\text{CAS}}$	$t_{RLCL} \geq \text{MAX}$, $C_L = 100 \text{ pF}$, Load = 2 Series 74 TTL gates	t_{CAC}	75		100		ns
$t_{a(R)}$ Access time from $\overline{\text{RAS}}$	$t_{RLCL} = \text{MAX}$, $C_L = 100 \text{ pF}$, Load = 2 Series 74 TTL gates	t_{RAC}	150		200		ns
$t_{a(G)}^\ddagger$ Access time after $\overline{\text{G}}$ low	$C_L = 100 \text{ pF}$, Load = 2 Series 74 TTL gates	t_{GAC}	45		55		ns
$t_{dis(CH)}$ Output disable time after $\overline{\text{CAS}}$ high	$C_L = 100 \text{ pF}$, Load = 2 Series 74 TTL gates	t_{OFF}	0	30	0	35	ns
$t_{dis(G)}$ Output disable time after $\overline{\text{G}}$ high	$C_L = 100 \text{ pF}$, Load = 2 Series 74 TTL gates	t_{GOFF}	0	30	0	35	ns

[‡] $t_{a(C)}$ and $t_{a(R)}$ must be satisfied to guarantee $t_{a(G)}$.

Dynamic RAMS

TMS4464
65,536-WORD BY 4-BIT DYNAMIC RANDOM-ACCESS MEMORY

timing requirements over recommended supply voltage range and operating free-air temperature range

	ALT. SYMBOL	TMS4464-12		UNIT
		MIN	MAX	
$t_c(P)$ Page-mode cycle time	t_{PC}	120		ns
$t_c(PM)$ Page-mode cycle time (read-modify-write cycle)	t_{PCM}	200		ns
$t_c(rd)$ Read cycle time [†]	t_{RC}	230		ns
$t_c(W)$ Write cycle time	t_{WC}	230		ns
$t_c(rdW)$ Read-write/read-modify-write cycle time	t_{RWC}	310		ns
$t_w(CH)P$ Pulse duration, CAS high (page mode)	t_{CP}	50		ns
$t_w(CH)$ Pulse duration, CAS high (non-page mode)	t_{CPN}	50		ns
$t_w(CL)$ Pulse duration, CAS low [‡]	t_{CAS}	60	10,000	ns
$t_w(RH)$ Pulse duration, RAS high	t_{RP}	100		ns
$t_w(RL)$ Pulse duration, RAS low [‡]	t_{RAS}	120	10,000	ns
$t_w(W)$ Write duration	t_{WP}	40		ns
t_t Transition times (rise and fall) for RAS and CAS	t_T	3	50	ns
$t_{su}(CA)$ Column-address setup time	t_{ASC}	0		ns
$t_{su}(RA)$ Row-address setup time	t_{ASR}	0		ns
$t_{su}(D)$ Data setup time	t_{DS}	0		ns
$t_{su}(rd)$ Read-command setup time	t_{RCS}	0		ns
$t_{su}(WCL)$ Early-write command setup time before CAS low	t_{WCS}	0		ns
$t_{su}(WCH)$ Write-command setup time before CAS high	t_{CWL}	40		ns
$t_{su}(WRH)$ Write-command setup time before RAS high	t_{RWL}	40		ns
$t_h(CLCA)$ Column-address hold time after CAS low	t_{CAH}	20		ns
$t_h(RA)$ Row-address hold time	t_{RAH}	15		ns
$t_h(RLCA)$ Column-address hold time after RAS low	t_{AR}	80		ns
$t_h(CLD)$ Data hold time after CAS low	t_{DH}	35		ns
$t_h(RLD)$ Data hold time after RAS low	t_{DHR}	95		ns
$t_h(WLD)$ Data hold time after W low	t_{DH}	35		ns
$t_h(CHrd)$ Read-command hold time after CAS high	t_{RCH}	0		ns
$t_h(RHrd)$ Read-command hold time after RAS high	t_{RRH}	10		ns
$t_h(CLW)$ Write-command hold time after CAS low	t_{WCH}	35		ns
$t_h(RLW)$ Write-command hold time after RAS low	t_{WCR}	95		ns

Continued next page.

[†]All cycle times assume $t_t = 5$ ns.

[‡]In a read-modify-write cycle, t_{CLWL} and $t_{su}(WCH)$ must be observed. Depending on the user's transition times, this may require additional CAS low time ($t_w(CL)$).

[‡]In a read-modify-write cycle, t_{RLWL} and $t_{su}(WRH)$ must be observed. Depending on the user's transition times, this may require additional RAS low time ($t_w(RL)$).



Dynamic RAMs



POST OFFICE BOX 1443 • HOUSTON, TEXAS 77001

4-123

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TMS4464
65,536-WORD BY 4-BIT DYNAMIC RANDOM-ACCESS MEMORY

timing requirements over recommended supply voltage range and operating free-air temperature range (continued)

	ALT. SYMBOL	TMS4464-12		UNIT
		MIN	MAX	
t_{RLCHR} Delay time, \overline{RAS} low to \overline{CAS} high ¹	t_{CHR}	25		ns
t_{RLCH} Delay time, \overline{RAS} low to \overline{CAS} high	t_{CSH}	120		ns
t_{CHRL} Delay time, \overline{CAS} high to \overline{RAS} low	t_{CRP}	0		ns
t_{RHCL} Delay time, \overline{RAS} high to \overline{CAS} low ¹	t_{RCP}	0		ns
t_{CLRHL} Delay time, \overline{CAS} low to \overline{RAS} high	t_{RSH}	60		ns
t_{CLWL} Delay time, \overline{CAS} low to \overline{W} low (read-modify-write cycle only) [#]	t_{CWD}	95		ns
t_{CLRL} Delay time, \overline{CAS} low to \overline{RAS} low ¹	t_{CSR}	25		ns
t_{RLCL} Delay time, \overline{RAS} low to \overline{CAS} low (maximum value specified only to guarantee access time)	t_{RCD}	25	50	ns
t_{RLWL} Delay time, \overline{RAS} low to \overline{W} low (read-modify-write cycle only) [#]	t_{RWD}	155		ns
t_{GHD} Delay time, \overline{G} high before data applied at DQ	t_{GDD}	30		ns
t_{rf} Refresh time interval	t_{REF}		4	ms

¹ CAS-before-RAS refresh option only.

[#] \overline{G} must disable the output buffers prior to applying data to the device.

4
 Dynamic RAMS

TMS4464

65,536-WORD BY 4-BIT DYNAMIC RANDOM-ACCESS MEMORY

timing requirements over recommended supply voltage range and operating free-air temperature range (continued)

	ALT. SYMBOL	TMS4464-15		TMS4464-20		UNIT
		MIN	MAX	MIN	MAX	
$t_c(P)$ Page-mode cycle time	t_{PC}	145		190		ns
$t_c(PM)$ Page-mode cycle time (read-modify-write cycle)	t_{PCM}	230		295		ns
$t_c(rd)$ Read cycle time [†]	t_{RC}	260		330		ns
$t_c(W)$ Write cycle time	t_{WC}	260		330		ns
$t_c(rdW)$ Read-write/read-modify-write cycle time	t_{RWC}	345		435		ns
$t_w(CHIP)$ Pulse duration, \overline{CAS} high (page mode)	t_{CP}	60		80		ns
$t_w(CH)$ Pulse duration, \overline{CAS} high (non-page mode)	t_{CPN}	60		80		ns
$t_w(CL)$ Pulse duration, \overline{CAS} low [‡]	t_{CAS}	75	10,000	100	10,000	ns
$t_w(RH)$ Pulse duration, \overline{RAS} high	t_{RP}	100		120		ns
$t_w(RL)$ Pulse duration, \overline{RAS} low [‡]	t_{RAS}	150	10,000	200	10,000	ns
$t_w(W)$ Write pulse duration	t_{WP}	45		55		ns
t_t Transition times (rise and fall) for \overline{RAS} and \overline{CAS}	t_T	3	50	3	50	ns
$t_{su}(CA)$ Column-address setup time	t_{ASC}	0		0		ns
$t_{su}(RA)$ Row-address setup time	t_{ASR}	0		0		ns
$t_{su}(D)$ Data setup time	t_{DS}	0		0		ns
$t_{su}(rd)$ Read-command setup time	t_{RCS}	0		0		ns
$t_{su}(WCL)$ Early-write command setup time before \overline{CAS} low	t_{WCS}	0		0		ns
$t_{su}(WCH)$ Write-command setup time before \overline{CAS} high	t_{CWL}	45		60		ns
$t_{su}(WRH)$ Write-command setup time before \overline{RAS} high	t_{RWL}	45		60		ns
$t_h(CLCA)$ Column-address hold time after \overline{CAS} low	t_{CAH}	25		45		ns
$t_h(RA)$ Row-address hold time	t_{RAH}	15		20		ns
$t_h(RLCA)$ Column-address hold time after \overline{RAS} low	t_{AR}	100		145		ns
$t_h(OLD)$ Data hold time after \overline{CAS} low	t_{DH}	45		55		ns
$t_h(RLD)$ Data hold time after \overline{RAS} low	t_{DHR}	120		155		ns
$t_h(WLD)$ Data hold time after \overline{W} low	t_{DH}	45		55		ns
$t_h(CHrd)$ Read-command hold time after \overline{CAS} high	t_{RCH}	0		0		ns
$t_h(RHrd)$ Read-command hold time after \overline{RAS} high	t_{RRH}	10		15		ns
$t_h(CLW)$ Write-command hold time after \overline{CAS} low	t_{WCH}	45		55		ns
$t_h(RLW)$ Write-command hold time after \overline{RAS} low	t_{WCR}	120		155		ns

Continued next page.

[†]All cycle times assume $t_t = 5$ ns.

[‡]In a read-modify-write cycle, t_{CWL} and $t_{su}(WCH)$ must be observed. Depending on the user's transition times, this may require additional \overline{CAS} low time ($t_w(CL)$).

[‡]In a read-modify-write cycle, t_{RLWL} and $t_{su}(WRH)$ must be observed. Depending on the user's transition times, this may require additional \overline{RAS} low time ($t_w(RL)$).



Dynamic RAMs

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TMS4464
65,536-WORD BY 4-BIT DYNAMIC RANDOM-ACCESS MEMORY

timing requirements over recommended supply voltage range and operating free-air temperature range (concluded)

	ALT. SYMBOL	TMS4464-15		TMS4464-20		UNIT
		MIN	MAX	MIN	MAX	
t_{RLCHR} Delay time, \overline{RAS} low to \overline{CAS} high ¹	t_{CHR}	30		35		ns
t_{RLCH} Delay time, \overline{RAS} low to \overline{CAS} high	t_{CSH}	150		200		ns
t_{CHRL} Delay time, \overline{CAS} high to \overline{RAS} low	t_{CRP}	0		0		ns
t_{RHCL} Delay time, \overline{RAS} high to \overline{CAS} low ¹	t_{RCP}	0		0		ns
t_{CLRHL} Delay time, \overline{CAS} low to \overline{RAS} high	t_{RSH}	75		100		ns
t_{CLWL} Delay time, \overline{CAS} low to \overline{W} low (read-modify-write cycle only) [#]	t_{CWD}	110		140		ns
t_{CLRL} Delay time, \overline{CAS} low to \overline{RAS} low ¹	t_{CSR}	30		35		ns
t_{RLCL} Delay time, \overline{RAS} low to \overline{CAS} low (maximum value specified only to guarantee access time)	t_{RCD}	25	75	30	100	ns
t_{RLWL} Delay time, \overline{RAS} low to \overline{W} low (read-modify-write cycle only) [#]	t_{RWD}	185		240		ns
t_{GHD} Delay time, \overline{G} high before data applied at DQ	t_{GDD}	30		35		ns
t_{rf} Refresh time interval	t_{REF}		4		4	ms

¹ \overline{CAS} before \overline{RAS} refresh option only.

[#] \overline{G} must disable the output buffers prior to applying data to the device.


Dynamic RAMs



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TMS4164
65,536-WORD BY 4-BIT DYNAMIC RANDOM-ACCESS MEMORY

read cycle timing




Dynamic RAMs

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TMS4464
65,536-WORD BY 4-BIT DYNAMIC RANDOM-ACCESS MEMORY

write cycle timing



Dynamic RAMs


TEXAS
INSTRUMENTS

POST OFFICE BOX 1443 • HOUSTON, TEXAS 77001

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TMS4464
65,536-WORD BY 4-BIT DYNAMIC RANDOM-ACCESS MEMORY


page-mode write cycle timing



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


TMS4464
65,536-WORD BY 4-BIT DYNAMIC RANDOM-ACCESS MEMORY

RAS-only refresh cycle timing



4
 Dynamic RAMS

CAS-before-RAS refresh cycle timing



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
 ไม่วากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้