



ปริญญาโทปีการศึกษา 2533
ภาควิชา เทคโนโลยีการวัดคุมทางอุตสาหกรรม
คณะ วิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
เรื่อง SENSING MULTIPLEX BY MICROCOMPUTER

ผู้จัดทำ

1. นาย สมคิด โพธิ์ทอง 32-6224
2. นาย สุรสิทธิ์ บรรลือศักดิ์ 32-6233

..... *3226* อาจารย์ที่ปรึกษา
(อาจารย์ วิริยะ กรองรัตน์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสาร
027888
221กค. 2534



ปริญญาโทปีการศึกษา 2533
 ภาควิชา เทคโนโลยีการวัดคุมทางอุตสาหกรรม
 คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
 เรื่อง SENSING MULTIPLEX BY MICRO COMPUTER

ผู้จัดทำ

1. นาย สมคิด โพธิ์ทอง 32-6224
2. นาย สุรสิทธิ์ บรรลือศักดิ์ 32-6233

..... *Ste. Notson* อาจารย์ที่ปรึกษา
 (อาจารย์ วิริยะ กรองรัตน์)

เลขที่ T 33055 ต 1
 เลขทะเบียน 027888
 วัน, เดือน, ปี 12 ก.ค. 34

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

027888

SENSING MULTIPLEX BY MICROCOMPUTER

BY

1. MR SOMKID POTHONG 32.6224
2. MR SURASIT BUNLUESAK 32.6233

ADVISOR MR. VIRIYA KONGRATANA

ABSTRACT

This thesis present the design and construction of analog data acquisition system for measuring analog signal by micro-computer. And use microcomputer to application in receive signal from 16 external input. The interface card built for comfortable save and accuracy in design HARDWARE.

Use the "C" language for develop SOFTWARE Which the softwar has been being popular and it has the practical for the component supports. So the stability of HARDWARE and SOFTWARE operating are high accuracy. The basic details has proposed in this thesis.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SENSING MULTIPLEX BY MICRO COMPUTER

- ผู้จัดทำ 1. นายสมคิด โพธิ์ทอง
2. นายสุรสิทธิ์ บรรลือศักดิ์

อาจารย์ที่ปรึกษา

อาจารย์ วิริยะ กองรัตน์

ปีการศึกษา 2533

บทคัดย่อ

ปฏิญานินพนธ์ฉบับนี้ เขียนเกี่ยวกับรายละเอียดของการนำไมโครคอมพิวเตอร์เข้ามาประยุกต์ในการศึกษา อินพุตจากภายนอกถึง 16 จุดโดยผ่านการ์ดอินเตอร์เฟส ที่ได้ สร้างขึ้น โดยเน้นและยึดถือเอาความสะดวก ความประหยัด และความแม่นยำเป็นแนวทางในการออกแบบทางด้าน HARD WARE อีกทั้งทางด้าน ซอฟแวร์ ก็เลือกเอาภาษา C ซึ่งกำลังจะเป็นที่นิยมในอนาคตมาพัฒนารูปแบบทางด้านซอฟต์แวร์ ซึ่งเป็นซอฟต์แวร์ที่มีความคล่องตัวรวดเร็ว และมีสิ่งอำนวยความสะดวกแก่ผู้ใช้สูง ดังนั้นในเสถียรภาพของการทำงานของ HARD WARE และ SOFT WARE จึงนับได้ว่ามีความแม่นยำรวดเร็ว และคล่องตัวอย่างมาก ซึ่งรายละเอียดเบื้องต้นได้เสนอแนะไว้ในปฏิญานินพนธ์นี้ด้วย

สารบัญ

บทคัดย่อ	
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการทำงาน	2
บทที่ 3 วิธีดำเนินการสร้าง	120
บทที่ 4 การทดลอง	123
บทที่ 5 วิจัยารณ์และสรุป	126
ภาคผนวก	127
กิตติกรรมประกาศ	167
หนังสืออ้างอิง	168



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทนำ

ในสภาวะการณ์ในปัจจุบัน ไมโครคอมพิวเตอร์ได้เข้ามามีบทบาททั้งในชีวิตประจำวันและทางด้านอุตสาหกรรมอย่างมาก ด้วยความก้าวหน้าทางเทคโนโลยีต่าง ๆ ทางด้านไมโครคอมพิวเตอร์ ทำให้ไมโครคอมพิวเตอร์แทรกซึมเข้าไปในทุก ๆ วงการ อีกทั้งกลไกทางด้านราคามีทิศทาง และแนวโน้มต่ำลงซึ่งสวนทางกับเทคโนโลยีที่เพิ่มขึ้นตลอดเวลา

ดังนั้นเราจึงควรนำไมโครคอมพิวเตอร์มาใช้งานให้เต็มประสิทธิภาพ ซึ่งนอกเหนือจากการประมวลผล และเก็บข้อมูล โดยการนำไมโครคอมพิวเตอร์มาใช้เป็นตัวควบคุมขบวนการต่าง ๆ เพื่อให้เกิดประโยชน์สูงสุด ซึ่งถือเป็นการพัฒนาตนเองอีกทั้งมีผลช่วยพัฒนาประเทศชาติให้มีความเจริญทางด้านเทคโนโลยีทั้งด้าน HARD WARE และ SOFT WARE ซึ่งเทคโนโลยีทางด้านนี้ยังมีการแพร่หลายน้อยมาก

ดังนั้นคณะผู้จัดทำจึงหวังว่าโครงการนี้คงจะมีประโยชน์สำหรับผู้สนใจทางด้าน การนำไมโครคอมพิวเตอร์มาประยุกต์ใช้ในการควบคุมอุปกรณ์ต่าง ๆ แล้วยังส่งผลให้ประเทศไทยเป็นมหาอำนาจทางด้านอิเล็กทรอนิกส์ของโลก

2.1 สัญญาณต่างๆบนสล๊อตของ IBM/PC

ภายใน IBM/PC ได้มีการออกแบบให้สามารถที่จะเพิ่มเติมวงจรรีโมเตอร์เฟลเข้าไปในภายหลังได้ โดยผ่านทางสล๊อตที่อยู่บนเมนบอร์ด (MAIN BOARD) สำหรับสล๊อตบนเมนบอร์ดนี้มีจำนวน 5 สล๊อต (สำหรับใน IBM PC/XT จะมี 8 สล๊อต) ซึ่งแต่ละสล๊อตจะมีจำนวนขาทั้งสิ้น 62 ขาแบ่งออกเป็น 2 ข้าง uly 31 ขา ส่วนการเรียกตำแหน่งขาของสล๊อตเหล่านี้จะขึ้นอยู่กับว่าขานั้นอยู่ข้างไหน (ซ้ายหรือขวา) ของสล๊อตโดยขาที่อยู่ทางด้านซ้ายของสล๊อตจะเรียกโดยใช้อักษร "B" นำหน้าเลขตำแหน่งของขา เช่นขา B16 ก็คือขาทางด้านซ้ายของสล๊อตขาที่ 16 (นับจากทางท้ายของเครื่อง) ส่วนขาที่อยู่ทางด้านขวาของสล๊อตจะเรียกโดยใช้อักษร "A" นำหน้าเลขตำแหน่งของขา เช่น ขา A24 ก็คือขาทางด้านขวาของสล๊อตขาที่ 24 (นับจากด้านท้ายของเครื่อง) แต่ละขาของสล๊อตเหล่านี้จะเชื่อมต่อกับเส้นสัญญาณต่างๆบนเมนบอร์ด ทำให้การสร้างวงจรรีโมเตอร์เฟลกับ IBM/PC สามารถทำได้โดยสะดวก ซึ่งเส้นสัญญาณที่เชื่อมต่อกับขาของสล๊อตเหล่านี้จะประกอบไปด้วย เส้นสัญญาณของ บัสแอดเดรส (ADDRESS BUS), บัสข้อมูล (DATA BUS), บัสควบคุมสำหรับการเขียน/อ่านข้อมูลจากหน่วยความจำ หรือพอร์ท I/O, เส้นสัญญาณสำหรับการขออินเทอร์รัพท์ของวงจรรีโมเตอร์เฟล, เส้นสัญญาณสำหรับการขอ DMA, สัญญาณฐานเวลา (TIMING SIGNAL) ต่างๆที่ใช้ในระบบ, เส้นสัญญาณแสดงการรีเฟรชหน่วยความจำและสัญญาณสำหรับตรวจสอบความผิดพลาด (I/O CHCK)

นอกจากเส้นสัญญาณเหล่านี้แล้ว สล๊อตบนเมนบอร์ดยังเชื่อมต่อกับแหล่งจ่ายไฟต่างๆ ที่ใช้ในระบบอีกด้วย คือ +5Vdc, -5Vdc, +12Vdc, -12Vdc

รายละเอียดเกี่ยวกับสัญญาณต่างๆ

OSC (Oscillator; ขา B30) :

ขานี้เป็นเอาต์พุตที่เชื่อมต่อกับสัญญาณคล็อกที่มีค่าความถี่สูงสุดบนเมนบอร์ด คือ 14.31818-MHz ซึ่งมีคาบเวลาประมาณ 70 nanosec. และมี Duty Cycle (ช่วงเวลาใน 1 คาบที่สัญญาณคล็อกมีลอจิกเป็น "1" หารด้วยคาบเวลาทั้งหมด) ประมาณ 50 % สัญญาณคล็อกอื่นๆของระบบเช่น คล็อกที่ป้อนให้กับ 8088 หรือ ชิพชิพพอร์ทต่างๆนั้น จะถูกสร้างขึ้นโดยการหารสัญญาณคล็อกนี้ อย่างไรก็ตามสิ่งหนึ่งที่จะต้องคำนึงถึงในการใช้งานสัญญาณ OSC ก็คือ สัญญาณนี้จะไม่ Synchro-nize กับสัญญาณอื่น ทุบนับซ์ของระบบ ดังนั้นจึงไม่ควรที่จะนำสัญญาณจากขา OSC นี้ไปใช้เป็นสัญญาณคล็อกสำหรับวงจรรายนอกอื่น ที่ทำงานร่วมกับระบบ

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อการเรียนการสอนเท่านั้น ห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CLK (clock; ขา B20) :

ขาสัญญานี้เป็นเอาต์พุต ซึ่งต่อกับสัญญาณคล็อกที่ถูกสร้างขึ้นโดยการหาร 3 ทำให้ได้ความถี่ประมาณ 4.77 MHz ($14.31818 \text{ MHz}/3$) หรือมีช่วงเวลาใน 1 คาบ (ช่วงเวลาคาบ 1 ลก) เท่ากับ 210 nanosec. ($1/4.77 \text{ MHz}$) สำหรับค่า Duty - Cycle ของสัญญาณนี้มีค่าประมาณ $1/3$ คือใน 1 คาบจะมีช่วงเวลาที่เป็ลลจิก "1" เท่ากับ $1/3$ ของคาบเวลาทั้งหมดหรือประมาณ 70 nanosec. และช่วงเวลาที่เป็ลลจิก "0" เท่ากับ $2/3$ ของคาบเวลาทั้งหมด หรือประมาณ 140 nanosec. สัญญานี้ถูกใช้เป็ลลจิกของระบบ

RESET DRV (ขา B2) :

ขาสัญญานี้เป็นเอาต์พุต ซึ่งจะแอกทีฟ (ลจิก "1") ในช่วงที่เราเริ่มจ่ายไฟให้กับระบบและจะยังคงแอกทีฟไปจนกว่าระบบต่าง ๆ ภายใน IBM/PC จะพร้อมที่จะทำงานได้ จากนั้นสัญญาณนี้จะเปลี่ยนกลับเป็ลลจิก "0" นอกจากนี้ในระหว่างการทำงานของ IBM/PC ถ้าระดับแรงดันของแหล่งจ่ายไฟตรง สัญญานี้ก็จะถูกทำให้แอกทีฟเช่นกัน โดยทั่วไปแล้วสัญญาณนี้จะถูกนำไปใช้ในการรีเซ็ตวงจรอินเทอร์เฟส หรืออุปกรณ์เหล่านั้นถูกปรับให้อยู่ในสภาวะที่แน่นอน ก่อนที่จะเริ่มต้นการทำงานในระบบ (สภาวะนี้เป็นสภาวะที่เราทราบ และต้องการให้วงจรทำงานในขณะที่ระบบถูกรีเซ็ต)

A0 - A19 (Address Bus; ขา A31 - A12) :

ขาสัญญานี้ทั้ง 20 ขานี้เป็นเอาต์พุต ซึ่งใช้สำหรับกำหนดแอดเดรสของหน่วยความจำ หรืออุปกรณ์ I/O ที่ 8088 ต้องการติดต่อกับ โดยที่สัญญาณ A0 จะมีนัยสำคัญต่ำสุด (Least Significant Bit) และ A19 จะมีนัยสำคัญสูงสุด (Most Significant Bit) สำหรับค่าแอดเดรสบนบัสแอดเดรส A0-A19 นี้ จะถูกกำหนดโดย 8088 ในระหว่างขบวนการอ่าน/เขียนข้อมูลลงในหน่วยความจำหรืออุปกรณ์ I/O แต่ในช่วงของขบวนการ DMA นั้น DMA-Controller จะเป็นผู้กำหนดค่าแอดเดรสบนบัสแอดเดรสเอง (ในระหว่างนี้ 8088 จะถูกตัดออกจากระบบ)

จะเห็นได้ว่าจำนวนเส้นแอดเดรสจะมีอยู่ 20 เส้น ซึ่งสามารถที่จะอ้างแอดเดรสของหน่วยความจำได้ถึง 1 Mbyte แต่อย่างไรก็ตามจะมีแอดเดรสบางแอดเดรสที่ถูกใช้งานโดย IBM/PC อยู่ก่อนแล้ว คือแอดเดรสของหน่วยความจำ RAM บน

เมนบอร์ดที่ถูกใช้โดยระบบ จำนวน 64 Kbyte (สำหรับ IBM PC/XT จะเป็นจำนวน 256 Kbyte) และแอดเดรสสำหรับหน่วยความจำ ROM อีก 48 Kbyte ซึ่งถูกจัดใน

ช่วงของแอดเดรสบนสุดใน 1 Mbyte คือ 0F00H จนถึง 0FFFFH (สำหรับ IBM PC/XT จะเป็น 64 Kbyte)

สำหรับการอ้างแอดเดรสของพอร์ต I/O นั้น จะใช้เส้นแอดเดรสเพียง 16 เส้นคือ A0-15 ซึ่งจะทำให้อ้างแอดเดรสของพอร์ตได้ 64K พอร์ต โดยผ่านทางชุดคำสั่ง IN และ OUT ส่วนเส้นแอดเดรสที่เหลือคือ A16-A19 นั้นจะไม่ถูกใช้งาน อย่างไรก็ตามภายใน IBM/PC จะใช้เส้นแอดเดรสในการอ้างแอดเดรสของพอร์ตเพียง 10 เส้น คือ จาก A0-A9 และค่าแอดเดรสที่ใช้งานจะต้องอยู่ในช่วง 0200H จนถึง 03FFH - เท่านั้น (ดูรายละเอียดในบทที่ 9 "การจัดแอดเดรสสำหรับหน่วยความจำและพอร์ต I/O")

DO-D7 (Data Bus; ขา A9-A2) :

ขาสัญญานี้จะเป็นแบบ Bi-Directional ซึ่งต่อกับบัลข้อมูลของระบบเพื่อทำหน้าที่ในการส่งผ่านข้อมูลระหว่างพอร์ต I/O กับ IBM/PC โดยบิต DO จะมีนัยสำคัญต่ำสุดและบิต D7 จะมีนัยสำคัญสูงสุด

สำหรับในบัลไซเคิลของการเขียนข้อมูลที่สร้างขึ้นโดย 8088 นั้น ข้อมูลจะถูกส่งออกมาบนบัลข้อมูล ก่อนที่สัญญาณ IOW (ในกรณีที่ต้องการส่งข้อมูลให้กับพอร์ต) หรือ MEMW (ในกรณีที่ต้องการส่งข้อมูลให้กับหน่วยความจำ) จะเปลี่ยนจากลอจิก "0" เป็นลอจิก "1" (ขอบขาขึ้น) ซึ่งโดยทั่วไปขอบขาขึ้นของสัญญาณ IOW หรือ MEMW นี้ จะถูกใช้เพื่อสั่งให้พอร์ต I/O หรือหน่วยความจำที่มีแอดเดรสตรงกับค่าแอดเดรสบนบัลนั้นรับข้อมูลไปเก็บไว้

สำหรับในบัลไซเคิลของการอ่านข้อมูลที่สร้างขึ้นโดย 8088 นั้น พอร์ต I/O หรือหน่วยความจำที่ถูกอ้างถึงจะต้องส่งข้อมูลออกมาบนบัลข้อมูล ก่อนที่สัญญาณ IOR (ในกรณีที่ต้องการอ่านข้อมูลจากพอร์ต) หรือ MEMR (ในกรณีที่ต้องการอ่านข้อมูลจากหน่วยความจำ) จะเปลี่ยนจากลอจิก "0" เป็นลอจิก "1" (ขอบขาขึ้น)

ALE (Address Latch Enable; ขา B28) :

ขาสัญญานี้เป็นสัญญาณเอาท์พุทที่ 8288 Bus Controller สร้างขึ้นเพื่อใช้สำหรับแสดงการเริ่มต้นของบัลไซเคิล และแสดงให้อุปกรณ์ภายนอกทราบว่าแอดเดรสที่ 8088 ต้องการจะติดต่อกับนั้นถูกส่งออกมาบนบัลแอดเดรสแล้ว โดยที่สัญญาณ ALE นี้จะเปลี่ยนจากลอจิก "1" เป็นลอจิก "0" เมื่อค่าแอดเดรสที่ต้องการจะถูกส่งออกมา

บนบัลข้อมูลเรียบร้อยแล้ว ดังนั้นขอบขาลงของสัญญาณ ALE นี้จะถูกใช้ในการแลทช์ค่าแอดเดรสจากบัลแอดเดรส/ข้อมูล (Address/Data Bus; ADO-AD7) ของ 8088 ทำให้

สามารถแยกค่าแอดเดรส (A0-A19) และข้อมูล (A0-A7) ออกจากกันได้ อย่างไรก็ตาม สัญญาณ ALE จะแอกทิฟเฉพาะในบัสไซเคิลที่สร้างขึ้นโดย 8088 เท่านั้น โดยจะไม่แอกทิฟในระหว่างขบวนการ DMA

I/O CHCK (I/O Channel Check; ขา A1) :

ขาสัญญาณนี้เป็นอินพุตที่ใช้ในการแสดงความผิดพลาดเกี่ยวกับพาริตี ที่เกิดขึ้นในการทำงานของวงจรรีเฟลหรืออุปกรณ์ I/O เมื่อขาสัญญาณนี้ได้รับลอจิก "0" จะทำให้ 8088 ถูกอินเทอร์รัพท์แบบ Non-Maskable (NMI) อย่างไรก็ตามเราสามารถที่จะกำหนดให้วงจรรายในของ IBM/PC ทำการขออินเทอร์รัพท์ (เมื่อได้รับสัญญาณ I/O CHCK) หรือไม่ก็ได้โดยการกำหนดลอจิกของบิตข้อมูลของพอร์ทที่ควบคุมการขออินเทอร์รัพท์แบบ NMI คือบิต D7 ของพอร์ท 00A0H ในกรณีที่บิต D7 ของพอร์ท 00A0H ถูกเซ็ทเป็น "1" ก็จะทำให้วงจรรายนอกขออินเทอร์รัพท์แบบ NMI ได้ (Enable) แต่ถ้าบิต D7 ของพอร์ท 00A0H ถูกเซ็ทเป็น "0" ก็จะเป็นการดิสเอเบิล (Disable) การขออินเทอร์รัพท์แบบ NMI ดังนี้

Enable : ใช้คำสั่ง OUT ส่งข้อมูล 80H ไปยังพอร์ท 00A0H

Disable : ใช้คำสั่ง OUT ส่งข้อมูล 00H ไปยังพอร์ท 00A0H

และเนื่องจากยังมีอุปกรณ์อื่นที่สามารถขออินเทอร์รัพท์แบบ NMI ได้อีก ดังนั้นซอฟต์แวร์ที่ใช้งานจะต้องสามารถตรวจสอบว่าการขออินเทอร์รัพท์

I/O CHRDY (I/O Channel Ready; ขา A10) :

ขาสัญญาณนี้เป็นอินพุตที่ใช้เพิ่มช่วงเวลาในบัสไซเคิลในกรณีที่อุปกรณ์ I/O หรือหน่วยความจำที่เกี่ยวข้องกับขบวนการในบัสไซเคิลที่เกิดขึ้นนั้น ไม่สามารถทำงานทันตามช่วงเวลาปกติของบัสไซเคิลนั้น ๆ ได้ (ช่วงเวลาของบัสไซเคิลที่เกี่ยวข้องกับหน่วยความจำใช้ช่วงเวลาเท่ากับช่วงเวลาของคล็อก 4 ลุกหรือ 840 nanosec. ในขณะที่บัสไซเคิลที่เกี่ยวข้องกับ I/O จะใช้ช่วงเวลาเท่ากับช่วงเวลาของคล็อก 5 ลุกหรือ 1.05 usec.)

เมื่ออุปกรณ์ I/O หรือหน่วยความจำต้องการที่จะเพิ่มช่วงเวลาในบัสไซเคิลให้นานขึ้นอีกนั้นจะสามารถทำได้โดยการป้อนลอจิก "0" ให้กับขา I/O CHRDY ในช่วงเวลาที่ I/O หรือ หน่วยความจำที่ถูกกำหนดนั้น ได้รับสัญญาณจากการตีโค้ดแอดเดรสและสัญญาณ MEMR, MEMW, IOR หรือ IOW แอกทิฟ

เอกสารนี้ IRQ2-IRQ7 (interrupt Request 2 Through 7; ขา B4 และ B25-B21) ยิง: ด้านการค้ำ

ไม่ว่ากรณีใดๆ ทั้งสิ้น ขาสัญญาณทั้ง 6 นี้เป็นขาอินพุตที่ใช้สำหรับการขออินเทอร์รัพท์จาก 8088 โดยไปใช้

สัญญาณเหล่านี้จะต่อเข้ากับ 8259A บนเมนบอร์ดโดยตรงโปรแกรมในส่วน BIOS ของ IBM/PC จะทำการโปรแกรม 8259A ให้ IRQ2 มีลำดับความสำคัญสูงสุด (Highest Priority) และ IRQ7 มีลำดับความสำคัญต่ำสุด ในกรณีที่มีการขออินเทอร์รัพท์เกิดขึ้นคือระดับลอจิกที่ขา IRQ ขาใดขาหนึ่งถูกเปลี่ยนจากลอจิก "0" เป็นลอจิก "1" (ขอบขาขึ้น) 8259A ก็ทำการส่งสัญญาณ INT ให้กับ 8088 เพื่อทำการขออินเทอร์รัพท์สิ่งที่สำคัญในการขออินเทอร์รัพท์โดยผ่านทาง IRQ2-IRQ7 นี้ก็คืออุปกรณ์ที่ทำการขออินเทอร์รัพท์โดยผ่านทาง IRQ ขาใดก็จะต้องรักษาระดับสัญญาณที่ขา IRQ นั้น ให้แอกทีฟ (ลอจิก "1") อยู่จนกว่าจะได้รับสัญญาณ INTA (Interrupt Acknowledge) จาก 8088 เสียก่อน ถ้าไม่เช่นนั้นการขออินเทอร์รัพท์จะถูกยกเลิก และอินเทอร์รัพท์ Level 7 (IRQ7) ก็จะถูกสร้างขึ้นโดยอัตโนมัติ ไม่ว่าจะการขออินเทอร์รัพท์ที่ถูกยกเลิกนั้น จะเป็นการขออินเทอร์รัพท์ใน Level หรือขาใด

แต่อย่างไรก็ตามสัญญาณ INTA นี้จะไม่ถูกต่อออกมาที่ขาของสล็อตด้วย ดังนั้นโปรแกรมที่ทำการตอบสนองต่อการขออินเทอร์รัพท์ (Interrupt Service Routine) จะต้องทำการรีเซ็ตสัญญาณ IRC เอง โดยใช้คำสั่ง OUT ไปยังพอร์ท I/O ที่เกี่ยวข้อง

IOR (I/O Read; ขา B14) :

ขาสัญญาณนี้เป็นเอาท์พุทแอกทีฟที่ลอจิก "0" ที่สร้างขึ้นโดย 8288 Bus-Controller เพื่อใช้ในการแสดงว่าบัสไซเคิลที่เกิดขึ้น เป็นบัสไซเคิลของการอ่านข้อมูลจากพอร์ท I/O เพื่อให้พอร์ท I/O ที่มีแอกเตอเรสตรงกับแอกเตอเรสบนบัสแอกเตอเรสนั้นส่งข้อมูลออกมาบนบัสข้อมูล โดยข้อมูลจะต้องถูกส่งออกมาบนบัสข้อมูลก่อนขอบขาขึ้นของสัญญาณ IOR ประมาณ 30 nanosec. เพื่อให้มั่นใจได้ว่า 8088 สามารถรับข้อมูลได้ถูกต้องสำหรับในขบวนการ DMA 8237A-5 DMA Controller จะทำการสร้างสัญญาณ IOR เอง โดยที่ค่าแอกเตอเรสที่อยู่บนแอกเตอเรสจะเป็นค่าแอกเตอเรสของหน่วยความจำ - (แทนที่จะเป็นแอกเตอเรสของพอร์ท I/O) ที่พอร์ท I/O ที่ขอ DMA ต้องการจะนำข้อมูลไปเก็บ การที่พอร์ทใดจะส่งข้อมูลออกมาบนบัสข้อมูลนั้น จะอาศัยสัญญาณ DACK จาก DMA Controller เป็นตัวกำหนด เช่นกรณีที่สัญญาณ DACK1 แอกทีฟก็จะแสดงว่าพอร์ท I/O ที่จะต้องส่งข้อมูลออกมาบนบัสก็คือพอร์ท I/O ที่ขอ DMA ผ่านทางแชนแนลที่ 1 (DRQ1) เป็นต้น

IOW (I/O Write; ขา B13) :

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้ใช้กันเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น ขาสัญญาณนี้เป็นเอาท์พุทแอกทีฟที่ลอจิก "0" ซึ่งถูกสร้างขึ้นโดย 8288 Bus-Controller

Controller เพื่อให้แสดงว่าบัสไซเคิลที่เกิดขึ้นนี้เป็นบัสไซเคิลของการเขียนข้อมูลลงบนพอร์ท I/O เพื่อให้พอร์ท I/O ที่มีแอดเดรสตรงกับแอดเดรสบัสแอดเดรสนั้นรับข้อมูลที่อยู่บนบัสข้อมูลไปเก็บไว้ อย่างไรก็ตามเนื่องจากในช่วงเวลาที่สัญญาณ IOW นี้แอดคิฟ (ลอจิก "0") นั้นข้อมูลบนบัสข้อมูลอาจจะยังไม่สมบูรณ์ ดังนั้นในการออกแบบจึงควรใช้ขอบขาขึ้นของสัญญาณ IOW แทนขอบขาลงในการทำให้พอร์ท I/O ที่เกี่ยวข้องรับข้อมูลไปเก็บไว้ เพื่อให้ข้อมูลบนบัสข้อมูลสมบูรณ์เสียก่อน สำหรับในขบวนการ DMA นั้น DMA-Controller จะทำการสร้างสัญญาณ IOW เองโดยที่ค่าแอดเดรสที่อยู่บนบัสแอดเดรสจะเป็นค่าแอดเดรสของหน่วยความจำที่พอร์ท I/O ที่ขอ DMA ต้องการจะอ่านข้อมูล

MEMW (Memory Write; ขา B11) :

ขานี้เป็นเอาท์พุทแอดคิฟที่ลอจิก "0" ซึ่ง 8288 Bus Controller สร้างขึ้นในระหว่างบัสไซเคิลในการเขียนข้อมูลลงในหน่วยความจำของ 8088 สัญญาณ MEMW นี้จะถูกส่งออกมาเพื่อให้หน่วยความจำที่แอดเดรสตรงกับค่าแอดเดรสบนบัสแอดเดรสนั้น ทำการรับข้อมูลที่อยู่บนบัสข้อมูลไปเก็บไว้ โดยทั่วไปหน่วยความจำจะรับข้อมูลในช่วงขอบขาขึ้นของสัญญาณ MEMW

สำหรับในระหว่างขบวนการ DMA นั้น 8237A-5 DMA-Controller จะทำการควบคุมบัสต่าง ๆ ของระบบแทน 8088 และสัญญาณ MEMW จะถูกใช้ในบัสไซเคิลของการเขียนข้อมูลลงในหน่วยความจำ (ข้อมูลถูกส่งจากอุปกรณ์ I/O ไปให้กับหน่วยความจำ)

MEMR (Memory Read; ขา B12) :

ขานี้เป็นเอาท์พุทจาก 8288 ซึ่งสัญญาณนี้จะแอดคิฟ (ลอจิก "0") ในระหว่างบัสไซเคิลของการอ่านข้อมูลจากหน่วยความจำของ 8088 เพื่อให้หน่วยความจำที่มีแอดเดรสตรงกับค่าแอดเดรสบนบัสแอดเดรสนั้น ทำการส่งข้อมูลออกมาบนบัสข้อมูล โดยหน่วยความจำนั้นจะต้องส่งข้อมูลออกมาในช่วงเวลา 30 nanosec. ก่อนที่สัญญาณ MEMW จะกลับเป็นลอจิก "1" ทั้งนี้ก็เพื่อให้ 8088 ได้รับข้อมูลที่ถูกต้อง

สำหรับในระหว่างขบวนการ DMA นั้น DMA-Controller จะควบคุมบัสต่าง ๆ ของระบบแทน 8088 และสัญญาณ MEMR จะถูกใช้ในบัสไซเคิลของการอ่านข้อมูลจากหน่วยความจำ (ข้อมูลถูกส่งจากหน่วยความจำไปให้กับอุปกรณ์ I/O)

DRQ1-DRQ3 (DMA Request 1-3; ขา B18, B6 และ ขา B16) :

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น ไม่สามารถนำออกให้ผู้อื่นได้โดยไม่ขออนุญาตให้ไว้
เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น ไม่สามารถนำออกให้ผู้อื่นได้โดยไม่ขออนุญาตให้ไว้
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สามารถใช้ในการขอ DMA จากระบบ โดยการป้อนระดับสัญญาณลอจิก "1" ให้กับขา DRQ ขาใดขาหนึ่ง (ขา DRQ ทั้งสามนี้จะต่อเข้ากับ DRQ1-DRQ3 ของ 8237A-5)

เมื่อ 8237A-5 ได้รับสัญญาณนี้แล้วก็จะตรวจสอบว่ามีการขอ DMA ในชนแนลที่มีลำดับความสำคัญ (Priority) สูงกว่าหรือไม่ ถ้าไม่มีก็จะทำการขอ DMA จาก 8088 และตอบรับการขอ DMA จากอุปกรณ์ภายนอก (สัญญาณ DACK ของชนแนลที่ขอ DMA จะแอกทีฟ) แต่ถ้ามี 8237A-5 ก็จะทำให้การขอ DMA ให้กับชนแนลที่มีลำดับความสำคัญสูงกว่าก่อนแล้วจึงทำการขอ DMA ให้กับชนแนลที่มีลำดับความสำคัญต่ำกว่า ภายใน ROM-BIOS ของ IBM/PC จะโปรแกรม 8237A-5 ให้ DRQ1 มีลำดับความสำคัญสูงสุดและ DRQ3 มีลำดับความสำคัญต่ำสุด ดังนั้นถ้ามีการขอ DMA ของอุปกรณ์ภายนอกผ่านทางชนแนลที่ 1 ก่อน จากนั้นเมื่อเสร็จจากขบวนการ DMA ของชนแนลที่ 1 แล้วจึงจะทำการขอ DMA ให้กับชนแนลที่ 2

อย่างไรก็ตาม 8237A-5 ยังมีชนแนลสำหรับการขอ DMA อยู่อีก 1 ชนแนลคือชนแนลที่ 0 (DRQ0) ซึ่งในความเป็นจริงแล้วชนแนลนี้จะมีลำดับความสำคัญที่สูงกว่าชนแนลที่ 1 แต่จะไม่ถูกต่อออกมายังขาของสล๊อต เนื่องจาก IBM/PC จะใช้ชนแนลที่ 0 นี้ในการรีเฟรชหน่วยความจำที่เป็น Dynamic RAM

ในการขอ DMA นั้นสัญญาณ DRQ นี้จะต้องแอกทีฟอยู่ในช่วงระยะเวลาหนึ่งเท่านั้น ถ้าสัญญาณแอกทีฟอยู่นานเกินไปจะทำให้เกิดขบวนการ DMA ขึ้นมากกว่า 1 ขบวนการได้ สำหรับวงจรที่ขอ DMA โดยทั่วไปแล้วจะใช้สัญญาณตอบรับการขอ DMA หรือสัญญาณ DACK ของชนแนลที่ขอ DMA นั้น ในการรีเซ็ตสัญญาณ DRQ เช่นอุปกรณ์ภายนอกที่ขอ DMA ผ่านทางชนแนลที่ 1 (DRQ1) ก็จะคอยตรวจสอบการตอบรับการขอ DMA จากสัญญาณ DACK ของชนแนลที่ 1 (DACK1) เมื่อได้รับสัญญาณจาก DACK1 แล้วก็จะรีเซ็ตสัญญาณ DRQ1 (เปลี่ยนจากลอจิก "1" เป็น "0")

DACK0-DACK3 (DMA Acknowledge 0-3; ขา B19, B17, B26 และ B15) :

สัญญาณทั้ง 4 นี้เป็นเอาต์พุตแอกทีฟที่ลอจิก "0" ซึ่ง 8237A-5 สร้างขึ้นเพื่อแสดงให้วงจรภายนอกที่ขอ DMA ทราบว่าการขอ DMA นั้นได้รับการตอบสนองแล้ว และ 8237A-5 จะเข้าสู่ขบวนการ DMA เพื่อให้การส่งผ่านข้อมูลระหว่างอุปกรณ์ I/O ที่ขอ DMA กับหน่วยความจำเกิดขึ้นได้โดยตรง (คือไม่ต้องผ่าน 8088) โดยสัญญาณ DACK นี้จะแอกทีฟในชนแนลใดก็ขึ้นอยู่กับว่าขบวนการ DMA ที่จะเกิดขึ้นนั้นเป็นการตอบสนองต่อการขอ DMA ในชนแนลใด เช่นถ้าขบวนการ DMA ที่จะเกิดขึ้นนั้นเป็นการตอบสนองต่อการขอ DMA ในชนแนลที่ 2 (DRQ2) สัญญาณ DACK2 ก็จะแอกทีฟ เป็นต้น



ดังที่ได้กล่าวแล้วว่าสัญญาณ DRQO นั้น จะไม่ถูกต่อออกมาถึงขาของสล็อต
 ดังนั้น วงจรอินเทอร์เฟสจึงไม่สามารถจะขอ DMA ผ่านทางชนแนล 0 ได้แต่สัญญาณ
 DACKO จะถูกต่อออกมาถึงสล็อตด้วย (ขา B19), ทั้งนี้ก็เพื่อที่จะแสดงให้วงจรอินเทอร์
 เฟสต่าง ๆ ทราบว่าขบวนการ DMA ที่เกิดขึ้นในช่วงเวลาที่ DACKO แอคทีฟนั้น เป็น
 ขบวนการที่ใช้สำหรับการรีเฟรชหน่วยความจำที่เป็น Dynamic RAM ซึ่งวงจรอินเทอร์เฟส
 ที่ใช้หน่วยความจำประเภทนี้สามารถจะนำไปใช้ในการรีเฟรช Dynamic RMA ที่อยู่ในวง
 จจรได้ โดยที่การรีเฟรชหน่วยความจำนั้นจะเกิดขึ้นในทุก ๆ 15.12 usec. หรือ ทุก ๆ
 72 คล็อกดังนั้นสัญญาณ DACKO นี้ก็จะแอคทีฟในทุกๆ 15.12 usce. ด้วย

AEN (Address Enable; ขา A11)

สัญญาณนี้เป็นเอาต์พุตที่ใช้ในการแสดงว่า บัสไซเคิลที่เกิดขึ้นในช่วงเวลาที่สัญญาณ
 AEN แอคทีฟ (ลอจิก "1") นั้น เป็นบัสไซเคิลของขบวนการ DMA
 สำหรับบนเมนบอร์ดของ IBM/PC นั้น จะใช้สัญญาณนี้ในการดิสเอเบิล -
 (Disable) 8288 Bus Controller และจะใช้ดิสเอเบิลพอร์ท I/O ต่าง ๆ ที่ไม่
 เกี่ยวข้องกับขบวนการ DMA ที่เกิดขึ้น ที่จำเป็นต้องทำเช่นนี้ก็เพราะในระหว่างขบวนการ
 DMA นั้น 8237A-5 จะส่งแอดเดรสของหน่วยความจำออกมาบนบัสแอดเดรส และจะ
 ทำให้สัญญาณ IOR หรือ IOW แอคทีฟด้วย ดังนั้นถ้าไม่ทำการดิสเอเบิลพอร์ท I/O ที่ไม่
 เกี่ยวข้องไว้ ก็อาจจะทำให้พอร์ท I/O ที่มีแอดเดรสตรงกับค่าแอดเดรสบนบัสแอดเดรส
 (ซึ่งเป็นแอดเดรสของหน่วยความจำ) นั้น ทำการอ่าน หรือส่งข้อมูลออกมาบนบัสข้อมูลทำ
 ให้เกิดความผิดพลาดขึ้นได้

T/C (Terminal Count; ขา B27) ;

สัญญาณนี้ถูกสร้างขึ้นจากการนำเอาสัญญาณเอาต์พุตที่ขา EOP ของ 8273A-5
 มากลับลอจิก(โดยการใช้เกท Inverter) ทำให้สัญญาณ T/C นี้แอคทีฟที่ลอจิก "1"

สำหรับสัญญาณนี้จะแอคทีฟเมื่อจำนวนไบต์ในการส่งผ่านข้อมูลของขบวนการDMA
 ในชนแนลหนึ่ง ครบตามจำนวนที่กำหนดไว้ โดยทั่วไปแล้วสัญญาณที่จะถูกใช้ในการสิ้นสุด
 ขบวนการ DMA ที่ทำการส่งผ่านข้อมูลเป็นบล็อก เนื่องจากสัญญาณนี้จะแอคทีฟโดยไม่แสดง
 ว่าเป็นสัญญาณของชนแนลใด ดังนั้นจึงต้องทำการนำสัญญาณ T/C นี้ผ่านเกท Inverter
 แล้วนำไป OR กับสัญญาณ DACK เพื่อให้สามารถทราบได้ว่าสัญญาณ T/C ที่เกิดขึ้นนั้นเป็น
 สัญญาณของชนแนลใด สำหรับในชนแนลที่ 0 นั้นสัญญาณ T/C จะแอคทีฟในช่วงเวลาที่
 ไม่เกิน 990.804 millise. ซึ่งก็คือช่วงเวลาที่ใช้ในการรีเฟรชหน่วยความจำ

ขนาด 64 Kbyte นั้นเอง

บัสของแหล่งจ่ายไฟของระบบ

+5Vdc (ขา B3 และ B29) :

ขาทั้งสองนี้ต่อกับแหล่งจ่ายไฟ DC+5V ของระบบ โดยจะมีค่าความเที่ยงตรง (Regulated) $\pm 5\%$ คืออยู่ในช่วง +4.75 ถึง +5.25 Vdc

+12Vdc (ขา B9) :

ขานี้จะต่อกับแหล่งจ่ายไฟ DC+12V ของระบบโดยจะมีค่าความเที่ยงตรง (Regulated) $\pm 5\%$ คืออยู่ในช่วง+11.4 ถึง+12.6 Vdc

-5Vdc (ขา B5) :

ขานี้จะต่อกับแหล่งจ่ายไฟ DC -5V ของระบบ โดยจะมีค่าความเที่ยงตรง (Regulated) $\pm 10\%$ คืออยู่ในช่วง -5.5 ถึง -4.5 Vdc

-12Vdc (ขา B7) :

ขานี้จะต่อกับแหล่งจ่ายไฟ DC -12V ของระบบ โดยจะมีค่าความเที่ยงตรง (Regulated) $\pm 10\%$ คืออยู่ในช่วง -13.2 ถึง -10.8 Vdc

GND (ขา B1, B10 และ B31) :

ขาทั้งสามนี้จะต่อเข้ากับกราวด์ (Ground) ของระบบ

การจัดสัญญาณบนสล๊อตของ IBM PC/XT

สำหรับใน IBM PC/XT นั้นจะสล๊อตสำหรับเชื่อมต่อกับวงจรภายนอกได้มากขึ้น คือใน IBM PC/XT จะทำการเพิ่มจำนวนสล๊อตบนเมนบอร์ดขึ้นเป็น 8 สล๊อต จากเดิมที่มีอยู่เพียง 5 สล๊อตบน IBM PC โดยการจัดสัญญาณต่าง ๆ ในทั้ง 8 สล๊อตจะยังคงเหมือนกับใน IBM PC เพียงแต่สัญญาณต่าง ๆ ที่จะถูกส่งออกมายังขาของสล๊อตที่ 8 นั้นจะถูกต่อผ่านวงจรขับกระแส (Buffer) ก่อนและในสล๊อตที่ 8 นี้ขา BB จะถูกใช้งานด้วย โดยจะถูกใช้เป็นขา CARD SLCTD (หรือ CardSelected) ซึ่งขาสัญญาณอินพุตจากวงจรภายนอกที่เสียบอยู่บนสล๊อตที่ 8 เพื่อให้วงจรบนเมนบอร์ดทราบว่าคาร์ดที่เสียบบนสล๊อตนี้ถูกเลือกใช้งานอยู่ ซึ่งจะทำให้ Driver บนเมนบอร์ดทำการอ่านหรือส่งข้อมูลไปยังสล๊อตที่ 8

การจัดแอดเดรสสำหรับหน่วยความจำและ I/O

ในบทนี้จะกล่าวถึง การจัดแอดเดรสสำหรับหน่วยความจำและพอร์ท I/O - ต่าง ๆ ภายใน IBM/PC ซึ่งจะแสดงถึงแอดเดรสต่าง ๆ ที่ถูกใช้งานโดยพอร์ท I/O - (Input/Output Port) และหน่วยความจำ นอกจากนี้จะได้กล่าวถึงเทคนิคการตีโค้ด (Decode) แอดเดรสในแบบต่างๆ ด้วย

การจัดแอดเดรสสำหรับพอร์ท I/O ใน IBM/PC

ในหัวข้อนี้จะกล่าวถึงวิธีการอ้างและใช้งานแอดเดรสต่าง ๆ ของพอร์ท I/O ที่ใช้งานอยู่ใน IBM/PC



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 การอ้างแอดเดรสของพอร์ต I/O

ในการควบคุมและตรวจสอบสถานะการทำงาน รวมทั้งการอ่านข้อมูลจากอุปกรณ์ที่เป็นชิพพอร์ตหรือการ์ดต่าง ๆ ที่ใช้ในระบบของ IBM/PC นั้น จะกระทำโดยผ่านทางพอร์ต I/O ของระบบ ดังนั้นในการที่จะใช้งานหรือควบคุมการทำงานของอุปกรณ์เหล่านี้ จึงจำเป็นต้องศึกษาถึงวิธีการควบคุมพอร์ต I/O ต่าง ๆ ของระบบด้วย และเนื่องจากการควบคุม หรือติดต่อกับพอร์ตเหล่านี้ต้องกระทำโดยการอ้างถึงแอดเดรสของพอร์ต I/O เหล่านี้โดยตรง เราจึงจำเป็นต้องศึกษาถึงหลักการอ้างแอดเดรสของ 8088 ใน IBM/PC ด้วย

สำหรับแอดเดรสของพอร์ต I/O ต่าง ๆ นั้นจะเป็นแอดเดรสที่ถูกสร้างขึ้นโดย 8088 ซึ่งแอดเดรสเหล่านี้เป็นแอดเดรสที่จัดไว้สำหรับพอร์ต I/O โดยเฉพาะ คือแยกจากแอดเดรสของหน่วยความจำโดยเด็ดขาด ส่วนการส่งข้อมูลให้กับพอร์ตเหล่านี้จะทำได้โดยการใช้คำสั่ง OUT ของ 8088 ส่งข้อมูลนั้นไปยังแอดเดรสของพอร์ตที่ต้องการ และสำหรับการตรวจสอบหรือการอ่านข้อมูลจากพอร์ตก็จะทำได้โดยการใช้คำสั่ง IN ของ 8088 อ่านข้อมูลจากแอดเดรสของพอร์ตที่ต้องการเช่นกัน


ภายในไมโครโปรเซสเซอร์เบอร์ 8088 นี้จะมีแอดเดรสสำหรับใช้กับพอร์ต I/O อยู่ทั้งสิ้น 65,536 หรือ 64K แอดเดรส (ในขณะที่มีแอดเดรสสำหรับหน่วยความจำอยู่ 1 Mbyte) ซึ่งทำให้การอ้างแอดเดรสของพอร์ต I/O ที่ทำงานร่วมกับ 8088 นั้น ต้องใช้จำนวนเส้นแอดเดรสในบัสแอดเดรสทั้งสิ้น 16 เส้นคือ A0-A15 แต่สำหรับใน IBM/PC นี้ถูกออกแบบมาให้ใช้เส้นแอดเดรสเฉพาะ 10 เส้นล่าง คือ A0-A9 เท่านั้น ดังนั้นในการอ้างถึงแอดเดรสของพอร์ตของอุปกรณ์หรือชิพพอร์ตใด ๆ ที่ใช้ร่วมกับ IBM/PC จึงใช้จำนวนเส้นแอดเดรสเพียง 10 เส้นด้วยโดยเส้นแอดเดรสที่เหลือ คือ A10-A15 นั้นจะไม่ถูกนำไปใช้งาน อย่างไรก็ตามถึงแม้ว่าเส้นแอดเดรส A10-A15 นี้จะไม่ถูกนำไปใช้งาน แต่ค่าแอดเดรสบนเส้นแอดเดรสเหล่านี้ ยังคงเปลี่ยนแปลงตามค่าแอดเดรสของพอร์ตที่กำหนดไว้ในคำสั่ง OUT หรือ IN อยู่ด้วยเพียงแต่ไม่ได้ถูกนำมาตีคู่ร่วมกับแอดเดรส A0-A9 เท่านั้น ตัวอย่าง เช่นในการใช้คำสั่ง OUT ส่งข้อมูลไปยังพอร์ตที่ตรงกับแอดเดรส 0010H นั้นจะให้ผลเหมือนกับการส่งข้อมูลไปยังพอร์ตที่ตรงกับแอดเดรส 0410H, 0810, 0C10H, ทั้งนี้เนื่องจากแอดเดรส 6 บิตบนไม่ได้ถูกใช้งานจึงทำให้การเปลี่ยนแปลงค่าแอดเดรสบนเส้นแอดเดรส A0-A15 นั้น ไม่ทำให้เกิดความแตกต่างใด ๆ ขึ้นเนื่องจากใน IBM/PC ได้ใช้งานเส้นแอดเดรสเพียง 10 เส้น (คือ A0-A9) ดังนั้นจึงสามารถที่จะอ้างแอดเดรสของพอร์ตได้สูงสุดเพียง 1024 พอร์ต (จากจำนวน 64K พอร์ต) เท่านั้นนอกจาก

นี่ในกรณีที่เป็นกรอ่านข้อมูลจากพอร์ทของ IBM/PC ข้อมูลในบิต A9 จะถูกจัดให้มีหน้าที่ในการแบ่งพอร์ททั้ง 1024 พอร์ทออกเป็น 2 ส่วน (ส่วนละ 512 พอร์ท) อีกด้วย กล่าวคือ ถ้าข้อมูลในบิต A9 เป็น "0" แล้ว เราจะทำการอ่านข้อมูลได้เฉพาะจากพอร์ทของอุปกรณ์ หรือชิพชั้นพอร์ทต่าง ๆ ที่อยู่บนเมนบอร์ด (Main Board) ของ IBM/PC เช่น 8253-5, 8237-5 หรือ 8259A เท่านั้น แต่ถ้าข้อมูลในบิต A9 นี้เป็น "1" ก็จะทำให้ทำการอ่านข้อมูลได้เฉพาะจากพอร์ทที่อยู่บนการ์ดต่าง ๆ เท่านั้น

จากที่ได้กล่าวมานั้นจะสรุปได้ว่าพอร์ทบน IBM/PC ทั้ง 1024 พอร์ทถูกแบ่งออกเป็น 2 กลุ่ม โดยที่กลุ่มแรกเป็นกลุ่มของพอร์ทที่อยู่บนเมนบอร์ดและกลุ่มที่สองเป็นกลุ่มที่จัดเตรียมไว้สำหรับพอร์ทที่อยู่บนการ์ดต่าง ๆ

สำหรับในกรณีของการส่งข้อมูลให้กับพอร์ททั้ง 1024 พอร์ท เราสามารถที่จะเลือกส่งไปยังพอร์ทใด ๆ ใน IBM/PC ได้ ดังนั้นการเลือกแอดเดรสสำหรับพอร์ทที่อยู่บนการ์ดจึงสามารถทำได้ โดยสะดวกแต่อย่างไรก็ตามสิ่งหนึ่งที่จะต้องคำนึงถึงก็คือถ้าแอดเดรสที่เราเลือกให้กับพอร์ทนี้ตรงกับค่าแอดเดรสเดิมที่มีอยู่แล้ว เมื่อเราทำการส่งข้อมูลให้กับพอร์ทที่อยู่ในตำแหน่งแอดเดรสนี้ ก็จะเท่ากับเป็นการส่งข้อมูลให้กับทั้งพอร์ทที่อยู่บนเมนบอร์ดและพอร์ทที่อยู่บนการ์ดด้วย ซึ่งในกรณีเช่นนี้อาจจะก่อให้เกิดความผิดพลาดขึ้นได้เช่นกัน ดังนั้นในการกำหนดค่าแอดเดรสให้กับพอร์ทที่ถูกสร้างขึ้นบนการ์ดต่าง ๆ จึงควรจะใช้ค่าแอดเดรสที่แอดเดรสบิต A9 มีค่าเป็น "1" คือแอดเดรส OFE00H จนถึง OFFF0H เท่านั้น (แอดเดรสบิต A10-A15 ไม่ถูกใช้ในการดีโคด แต่เพื่อความสะดวกจึงกำหนดให้มีค่าเป็น "1" ในฐานสองทั้งหมด แต่ในการใช้งานจริงอาจเปลี่ยนให้แอดเดรส A10-A15 แต่ละบิตมีค่าเป็น "1" หรือ "0" ก็ได้)


สำหรับรูปที่ 2.2.1 นี้ จะแสดงถึงการใช้งานแอดเดรสบิตต่างๆ ในการอ้างแอดเดรสของพอร์ทใน IBM/PC



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูป 2.2.1 การใช้แอดเดรสบิตต่างๆ ในการอ้างแอดเดรสของพอร์ทใน IBM/PC การนำไปใช้

การใช้งานแอดเดรสสำหรับพอร์ต I/O ใน IBM/PC

จากที่ได้กล่าวไว้ในหัวข้อที่ผ่านมาพอร์ต I/O ทั้ง 1024 พอร์ตใน IBM/PC จะถูกแบ่งออกเป็น 2 กลุ่ม ๆ ละ 512 พอร์ต สำหรับในหัวข้อนี้จะกล่าวถึงการใช้งา
นพอร์ตต่าง ๆ เหล่านี้โดยจะแบ่งออกเป็น 2 กลุ่มตามที่ได้อธิบายไว้ในหัวข้อที่ผ่านมาดังนี้



2.2.2 การใช้งานแอดเดรสของพอร์ตบน IBM/PC

1. ในกลุ่มแรกนี้เป็นกลุ่มของพอร์ต I/O ที่อยู่บนเมนบอร์ดของ IBM/PC ซึ่งจะมีแอดเดรสอยู่ในตำแหน่ง 0000H จนถึง 01FFH (ขอให้ระลึกอยู่เสมอว่า A10-A15 นั้นไม่ถูกใช้งาน) หรือ แอดเดรสที่มีบิต A9 เป็น "0" นั่นเอง

สำหรับแอดเดรสของพอร์ต I/O ในกลุ่มนี้จะถูกใช้ในการอ้างแอดเดรสของชิพชั้นพอร์ต และ อุปกรณ์ที่เป็น I/O ต่าง ๆ บนเมนบอร์ดของ IBM/PC เช่น แอดเดรส 0000H จนถึง 000FH จะถูกใช้เป็นแอดเดรสสำหรับ 8237-5 DMA Controller เป็นต้น ในรูปที่ 2.1.3 จะแสดงถึงการใช้งานแอดเดรสต่างๆ ตั้งแต่ 0000H จนถึง 01FFH ในการอ้างแอดเดรสของชิพชั้นพอร์ต และอุปกรณ์ต่าง ๆ ที่ทำหน้าที่เป็น I/O บนเมนบอร์ดของ IBM/PC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HEX RANGE DECODED		HEX ADDRESS USED	FUNCTION	
0000H	37	0000 000H 16	I/OA CHIP (8237) S1	
0010H		0070H 0071H 7	INTERRUPT CHIP (8259) A1	
0030H		0040H 0041H 4	TIMER COUNTER CHIP (8253) S1	
0050H		0060H 0063H 4	PPI CHIP (8255A) S1	
0060H		0080H 0083H 4	DMA PAGE REGISTERS (8241/8240)	
0070H		00A0H	MMIO MASK BIT	
0090H		37		
00A0H				
00B0H				
00C0H	370			
0110H				
			NOT DECODED OR USED ON THE BASE BOARD	

PC SYSTEM BOARD NO SPACE

รูปที่ 2.2.3 การใช้งานแอดเดรสต่างๆ สำหรับพอร์ต I/O ของ IBM/PC

จากรูปข้างต้นจะเห็นว่าแอดเดรส 00C0H จนถึงแอดเดรส 01FFH นั้นไม่ได้ถูกใช้งานบนเมนบอร์ดของ IBM/PC ดังนั้นในกรณีนี้เราก็สามารถที่จะใช้งานแอดเดรสต่าง ๆ เหล่านี้ได้ แต่อย่างไรก็ตามแอดเดรสเหล่านี้ยังคงถูกตีโค้ดให้เป็นแอดเดรสที่ใช้ในการอ่านข้อมูลจากพอร์ต I/O บนเมนบอร์ดเท่านั้น ดังนั้นการใช้ค่าแอดเดรส 00C0H-01FFH กับพอร์ต I/O บนการ์ด หรือวงจรรินเทอร์เฟสที่เราสร้างขึ้นนั้น ต้องเป็นพอร์ตเอาท์พุทเพียงชนิดเดียวเท่านั้น กล่าวคือ จะทำการอ่านข้อมูลจากพอร์ต I/O (ที่ไม่ได้อยู่บนเมนบอร์ด) ที่มีค่าแอดเดรสอยู่ในช่วง 00C0H-01FFH ไม่ได้

2. ในกลุ่มที่สองนี้ จะเป็นกลุ่มของพอร์ต I/O ที่ถูกใช้งานอยู่บนการ์ดที่ใช้เสียบบนสล็อตต่าง ๆ ของ IBM/PC สำหรับแอดเดรสของพอร์ตเหล่านี้จะเริ่มต้นจากแอดเดรส 0200H จนถึง 03FFH ซึ่งก็คือแอดเดรสที่มีบิต A9 เป็น "1" นั่นเองสำหรับการใช้งานแอดเดรสของพอร์ต I/O ในกลุ่มนี้จะแสดงได้ดังรูป 2.2.4

อย่างไรก็ตามการใช้งานแอดเดรสในกลุ่มนี้อาจจะเปลี่ยนแปลงไปได้ทั้งนี้ขึ้นอยู่กับการใช้งานการ์ดต่าง ๆ ร่วมกับ IBM/PC โดยการ์ดที่ถูกออกแบบผลิตขึ้นมาใหม่นั้นอาจจะใช้ค่าแอดเดรสต่าง ๆ ที่เหลืออยู่นี้ได้ ดังนั้นก่อนที่จะทำการออกแบบวงจรรินเทอร์เฟสที่จำเป็นต้องใช้ค่าแอดเดรสสำหรับพอร์ต I/O จึงควรตรวจสอบดูก่อนว่าการ์ดต่าง ๆ ที่ใช้อยู่ในระบบของ IBM/PC ที่เราใช้งานอยู่นั้นมีการ์ดใดบ้าง และ การ์ดเหล่านั้นใช้งานแอดเดรสใดบ้าง จากนั้นจึงทำการออกแบบวงจรรินเทอร์เฟสโดยเลือกใช้เฉพาะแอดเดรสที่ยังไม่ถูกใช้งาน

MEM ADDRESS		USES	
0200H	12	0200H	NOT USED
0201H	1	0201H	GAME CONTROL ADAPTER
0202H			
0277H	118	0202H - 0277H	NOT USED
0278H			
027EH	8	0278 - 027EH	SECOND PRINTER PORT ADAPTER
0280H			
027FH	120	0280H - 027FH	NOT USED
0278H			
027FH	8	0278H - 027FH	SECOND SERIAL PORT ADAPTER CARD
0300H			
0377H	120	0300H - 0377H	NOT USED
0378H			
037FH	8	0378H - 037FH	PRINTER PORT ADAPTER CARD
0380H			
03A1H	14	0380H - 03A1H	NOT USED
0380H			
03B1H	16	0380H - 03B1H	MONOCHROME AND PRINTER ADAPTER
03C0H			
03C1H	14	03B1H - 03C1H	NOT USED
03D0H			
03D1H	16	03D0H - 03D1H	CENTER GRAPHICS ADAPTER
03E0H			
03E1H	14	03E0H - 03E1H	NOT USED
03E2H			
03E3H	8	03E2H - 03E3H	5 1/4 INCH DISKETTE DRIVE ADAPTER CARD
03E4H			
03E5H	8	03E4H - 03E5H	SERIAL PORT ADAPTER CARD

NOTE: NEW FEATURES BY IBM AND OTHER MANUFACTURERS MAY USE SOME OF THE SPARE I/O ADDRESS DECODES

รูปที่ 2.2.4 การใช้งานแอดเดรสสำหรับพอร์ต I/O บนการ์ดต่างๆ


เทคนิคในการติโค้ดแอดเดรสสำหรับพอร์ต I/O

ในหัวข้อต่าง ๆ ที่ผ่านมาข้างต้นนั้น ได้กล่าวถึงการอ้างแอดเดรส และการใช้งานแอดเดรสต่าง ๆ ของพอร์ต I/O ใน IBM/PC สำหรับในหัวข้อนี้จะกล่าวถึงวิธีการต่างๆ ที่ใช้ในการติโค้ดแบบ Fixed

วิธีการติโค้ดแบบนี้เป็นวิธีที่ง่ายและสะดวกในการติโค้ดแอดเดรส หรือกลุ่มของแอดเดรสของพอร์ต I/O ซึ่งวิธีนี้เป็นการกำหนดจำนวนของแอดเดรสที่เราต้องการใช้ จากนั้นจึงทำการเลือกบล็อกของแอดเดรสที่ยังไม่ถูกใช้งานโดยการ์ดหรือวงจรรีจิสเตอร์เฟลอื่น ๆ (บล็อกของแอดเดรสที่เลือกต้องมีจำนวนแอดเดรสเพียงพอกับจำนวนแอดเดรสที่เราต้องการใช้งาน) แล้วจึงออกแบบวงจรที่ทำการติโค้ดแอดเดรสที่เราต้องการ สำหรับตัว

อย่างวงจรที่ใช้ในการติโค้ดแอดเดรสในแบบนี้จะแสดงได้ดังรูป 2.2.5

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของ บริษัท ทรินิตี้ เทคโนโลยี จำกัด (มหาชน) เมื่อผู้ใดได้ใช้หรือเผยแพร่เอกสารนี้โดยไม่ได้รับอนุญาตจากบริษัทฯ หรือผู้ที่เกี่ยวข้อง บริษัท ทรินิตี้ เทคโนโลยี จำกัด ขอสงวนสิทธิ์ในสิ่งที่ปรากฏ และขอสงวนสิทธิ์ในการนำเอกสารนี้ไปใช้



รูปที่ 2.2.5 ตัวอย่างวงจรถติโค้ดแอดเดรสแบบ Fixed

จากรูปจะเห็นได้ว่า วงจรที่ใช้เป็นวงจรถติโค้ดแอดเดรสได้ 8 กลุ่ม โดยแต่ละกลุ่มจะมีจำนวนแอดเดรส 4 แอดเดรสซึ่งแอดเดรสทั้ง 8 กลุ่มจะแสดงได้ดังตารางข้างล่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กลุ่ม	แอดเดรส
0 (Y0)	02F0H - 02F3H
1 (Y1)	02F4H - 02F7H
2 (Y2)	02F8H - 02FBH
3 (Y3)	02FCH - 02FFH
4 (Y4)	03F0H - 03F3H
5 (Y5)	03F4H - 03F7H
6 (Y6)	03F8H - 03FBH
7 (Y7)	03FCH - 03FFH

สำหรับในตัวอย่างนี้จะเลือกใช้การตีโค้ดแอดเดรสในกลุ่ม 0 (เริ่มจากแอดเดรส 02F0H จนถึง 02F3H) คือ ใช้สัญญาณเอาท์พุท(สัญญาณ GROUPSELECT) จากขา Y0 (ขา 15) ของ 74LS138 ไปทำการ OR กับสัญญาณ IOR และ IOW เพื่อสร้างเป็นสัญญาณอินาเบิลวงจรถีโค้ด (74LS139) แอดเดรสอีก 4 แอดเดรส ซึ่งแบ่งเป็น 2 ชุดคือ ชุดที่เป็น WRITE REG ซึ่งจะแอกทีฟ(ลอจิก "0") เมื่อ CPU ต้องการจะส่งข้อมูลให้กับวงจรรายนอก (สัญญาณ IOW แอกทีฟ) และชุดที่เป็น READ REG ซึ่งจะแอกทีฟเมื่อ CPU ต้องการจะอ่านข้อมูลจากวงจรรายนอก(สัญญาณ IOR แอกทีฟ) สัญญาณ WRITE REG และ READ REG นี้โดยทั่วไปจะนำไปเป็นสัญญาณสโตรบ(Strobe) ให้กับวงจรรายนอกที่เกี่ยวข้อง เพื่อให้สามารถส่งหรือรับข้อมูลจาก CPU ได้ในช่วงเวลาที่เหมาะสม นอกจากนี้สัญญาณ GROUPSELECT ยังถูกนำไปใช้ในการ อินาเบิลบัฟเฟอร์ 74LS245 ด้วย เพื่อให้ CPU สามารถส่ง หรือรับข้อมูลจากอุปกรณ์ภายนอกได้เมื่อแอดเดรสในกลุ่มนี้ถูกเลือก สำหรับทิศทางของข้อมูลจะถูกควบคุมโดยสัญญาณ IOR ส่วนสัญญาณ AEN จะถูกนำมาใช้ในการ ดิสเอเบิลวงจรถีโค้ดโดยถ้าสัญญาณ AEN เป็น "1" ซึ่งเป็นช่วงเวลาของขบวนการ DMA นั้น 74LS138 จะถูกดิสเอเบิลทันที ทั้งนี้ก็เพื่อป้องกันความผิดพลาดที่อาจเกิดขึ้น เนื่องจากการตีโค้ดแอดเดรสของพอร์ทในระหว่างขบวนการ DMA นั้นเอง(ในระหว่างนี้แอดเดรสบนบัสแอดเดรสจะเป็นแอดเดรสของหน่วยความจำ คือ สัญญาณ MEMW หรือ MEMR จะแอกทีฟ แต่ในขณะที่เดียวกันสัญญาณ IOR หรือ IOW ก็แอกทีฟด้วย ดังนั้นถ้าไม่ดิสเอเบิลวงจรถีโค้ดไว้แล้ว อาจจะทำให้วงจรถีโค้ดคิดว่า แอดเดรสบนบัสแอดเดรสเป็นแอดเดรสของ

พอร์ท I/O ก็ได้)

ในการตีโค้ดแอดเดรสของพอร์ท I/O เราจะต้องคำนึงถึงช่วงเวลาของสัญญาณที่เกิดขึ้นในขบวนการอ่าน หรือเขียนข้อมูลลงบนพอร์ท I/O ดังนี้

1. ในช่วงเริ่มต้นของบัสไซเคิลที่เกี่ยวกับพอร์ท I/O นั้น ถ้าสัญญาณจากวงจรถติโค้ดมีการหน่วงเวลา (Delay) มากเกินไป อาจจะทำให้สัญญาณตีโค้ดนี้เกิดขึ้นหลังจากที่สัญญาณ IOR หรือ IOW แอดทีฟ และเนื่องจากค่าแอดเดรสบนบัสแอดเดรสนั้นเปลี่ยนแปลงได้ตลอดเวลา ดังนั้นก่อนที่ค่าแอดเดรสที่ถูกต้องจะถูกส่งออกมาบนบัสแอดเดรสนั้น วงจรถติโค้ดจะได้รับค่าแอดเดรสอื่น ๆ อยู่ซึ่งถ้าหากวงจรถติโค้ดมีการหน่วงเวลามากเกินไปแล้ว สัญญาณตีโค้ดแอดเดรสที่ไม่ถูกต้องนี้อาจจะถูกหน่วงเวลาจนเกิดขึ้นในช่วงเวลาที่สัญญาณ IOR หรือ IOW เกิดขึ้นแล้วก็ได้ ทำให้ข้อมูลบนบัสข้อมูลนั้นถูกส่งไปยังพอร์ทที่ไม่ถูกต้อง สำหรับใน IBM/PC จะถูกออกแบบให้การหน่วงเวลาในวงจรถติโค้ดนั้นมีค่าไม่เกิน 92 nanosec.

2. ในช่วงท้ายของบัสไซเคิลในการเขียนข้อมูลลงบนพอร์ท I/O นั้น ถ้าสัญญาณ IOW มีการหน่วงเวลาออกไป และวงจรถติโค้ดมีความเร็วในการทำงานสูงแล้วอาจจะทำให้ข้อมูลในบัสไซเคิลนี้ถูกส่งให้กับพอร์ท I/O ที่มีแอดเดรสตรงกับค่าแอดเดรสในบัสไซเคิลต่อไปก็ได้ สำหรับใน IBM/PC สัญญาณ IOW จะมีการหน่วงเวลาไปไม่เกิน 200 nanosec.


อย่างไรก็ตามช่วงเวลาที่ต้องสนใจมากอีกช่วงเวลานึง ก็คือ ช่วงเวลาระหว่างขอบขาขึ้นของสัญญาณ IOW กับช่วงเวลาที่ข้อมูลที่ถูกต้องถูกส่งออกมาบนบัสข้อมูล ถ้าสัญญาณ IOW ถูกหน่วงเวลาไปเกินกว่า 120 nanosec. แล้ว อาจจะทำให้พอร์ท I/O ได้รับข้อมูลที่ผิดก็ได้อีกและสำหรับสัญญาณ IOR นั้นถ้ามีการหน่วงเวลาเกิดขึ้นแล้ว ก็จะทำให้ความเร็วในการอ่านข้อมูลลดลง

การตีโค้ดโดยใช้สวิทช์เลือก

การตีโค้ดในแบบ Fixed ที่ได้กล่าวไว้ในหัวข้อที่ผ่านมา มีข้อเสียอยู่บางประการคือแอดเดรสที่เราเลือกใช้งานไว้นั้นอาจจะซ้ำกับแอดเดรสของการ์ดอื่นที่เรานำมาเพิ่มเข้าไปในระบบในภายหลังก็ได้ ซึ่งกรณีเช่นนี้เราต้องแก้ไขวงจรเพื่อหลีกเลี่ยงไปใช้แอดเดรสอื่นที่ยังว่างอยู่ และไม่ถูกใช้งานโดยการ์ดที่จะเพิ่มเข้าไปใหม่ซึ่งยุ่งยากและต้องเสียเวลามากขึ้นปัญหาเช่นนี้เราสามารถแก้ไขได้โดยใช้วงจรถติโค้ด ที่สามารถเปลี่ยนแปลงค่าแอดเดรสได้ โดยเพียงแต่เปลี่ยนตำแหน่งของสวิทช์ (ในที่นี้คือ DIP Switch) ที่เชื่อมต่อในวงจรเท่านั้น ดังรูปที่ 2.2.6

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2.6 ตัวอย่างวงจรตีโค้ดโดยใช้สวิตช์เลือก

จากรูปเป็นวงจรที่ทำการตีโค้ดกลุ่มแอดเดรสขนาด 8 แอดเดรสซึ่งการเลือกกลุ่มแอดเดรสที่จะทำการตีโค้ดนี้จะได้ทำได้โดยการเซ็ท DIP Switch ที่ขา Q0-Q5 ของ 74LS688

สำหรับหน้าที่ของ 74LS688 นี้จะทำการเปรียบเทียบค่าของอินพุต 2 ชุดที่ถูกลองเข้ามาทางขา P0-P7 และขา Q0-Q7 ถ้าอินพุตทั้ง 2 ชุดนี้เท่ากันแล้วเอาท์พุทที่ขา P=Q จะให้เอาท์พุทเป็นลอจิก "0" จากในวงจรขา P0-P6 ของ 74LS688 ต่อกับแอดเดรสบิต A3-A9 ในขณะที่ขา Q0-Q5 ต่อกับความต้านทานที่ทำหน้าที่เป็น Pull Up (รักษาระดับแรงดันให้เป็นลอจิก "1" ไว้ในกรณีที่ไม่มีอินพุตใด ๆ เข้ามา) และขา Q0-Q5

นี้จะต่อกับปลายข้างหนึ่งของ DIP Switch ด้วยส่วนปลายอีกข้างหนึ่งของ DIP Switch ไปใช้


นั้นจะต่อลง Ground (ลอจิก "0") ไว้ ดังนั้นถ้าเราทำการ "ON" DIP Switch ที่ต่อกับขาไดซ่านั้นก็จะได้รับลอจิก "0" ในขณะที่ถ้า DIP Switch ที่ต่อกับขาไดคูก "OFF" ขานั้นก็จะได้รับลอจิก "1" และเนื่องจากอินพุตที่ขา P0-P5 (แอดเดรส A3-A9) ต้องเท่ากับอินพุตที่ขา Q0-Q5 ดังนั้นถ้าเราเปลี่ยนแปลงการเชื่อมต่อ DIP Switch เหล่านี้ก็จะทำให้แอดเดรส A3-A5 ซึ่งต่อกับขา P0-P5 นั้นต้องเปลี่ยนแปลงตามไปด้วยจึงจะทำให้เอาท์พุทของ 74LS688 ออกทิพได้ ทำให้เราสามารถเปลี่ยนแปลงค่าแอดเดรสที่ต้องการจะติโค้ดได้ง่ายกว่าวิธีการติโค้ดแบบ Fixed สำหรับขา Q6 นั้นจะต่อกับลอจิก "1" (+5 V) และขา P6 ต่อกับแอดเดรส A9 ในกรณีเช่นนี้จึงเท่ากับเป็นการบังคับให้แอดเดรสที่จะทำการติโค้ดได้นั้นจะต้องมีแอดเดรส A9 เป็น "1" เท่านั้น ส่วนขา P7 จะต่อกับสัญญาณ AEN โดยมีขา Q7 ต่อกับลอจิก "0" การต่อในลักษณะนี้ก็เพื่อป้องกันไม่ให้ 74LS688 ทำการติโค้ดในระหว่างขบวนการ DMA นั้นเอง เอาท์พุทจากขา P=Q ของ 74LS688 นี้ จะถูกนำไปใช้ในการอินาเบิล 74LS138 ซึ่งทำหน้าที่ในการติโค้ดแอดเดรส 8 แอดเดรสของกลุ่มแอดเดรสที่เราเลือก (โดยใช้ DIP Switch ดังที่ได้กล่าวในตอนต้น)

ความจริงในลักษณะนี้เราสามารถจะนำไปใช้เป็นการติโค้ดในแบบ Fixed ได้โดยการนำเอา DIP Switch ออก จากนั้นถ้าอินพุตที่ต้องการลอจิก "0" จึงจะใช้ตัวนำเชื่อมต่อระหว่างขั้วทั้งสองแทนการเชื่อมต่อ DIP Switch ให้ "ON" แต่ถ้าอินพุตที่ต้องการลอจิก "1" ก็ปล่อยขั้วทั้งสองนั้นไว้

การติโค้ดโดยใช้ PROM

การติโค้ดในแบบต่างที่กล่าวมาแล้วนั้น เป็นการติโค้ดในลักษณะที่แอดเดรสของพอร์ตต่าง ๆ อยู่ร่วมกันเป็นกลุ่ม แต่ในบางกรณีพอร์ตที่เราใช้งานนั้นมีแอดเดรสแยกกันอย่างเป็นอิสระ เช่นในการนำเอาหน้าที่การทำงานที่อยู่บนการ์ดต่าง ๆ มารวมไว้บนการ์ดเพียงการ์ดเดียว และมีความจำเป็นที่ต้องคงค่าแอดเดรสของพอร์ตเดิม (ที่อยู่บนการ์ดเดิม) ไว้ด้วย ทำให้ไม่สามารถใช้การติโค้ดในแบบต่าง ๆ ที่ผ่านมาได้ เนื่องจากการใช้วิธีการติโค้ดในแบบที่ผ่านมานั้นจะทำให้ต้องใช้อุปกรณ์ที่ทำการติโค้ดนั้นมากเกินไป ในกรณีเช่นนี้เราจำเป็นต้องใช้การติโค้ดอีกแบบหนึ่งซึ่งจะได้กล่าวถึงในหัวข้อนี้ คือ การติโค้ดโดยใช้ PROM (Programmable Read Only Memory) ดังในรูปที่ 2.2.7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2.7 ตัวอย่างวงจรถติโค้ดโดยใช้ PROM

จากรูปข้างต้นเป็นวิธีการง่าย ๆ แบบหนึ่งในการตีโค้ดโดยใช้ PROM ซึ่งจะเห็นได้ว่าเราใช้เส้นแอดเดรส AO-AB ของระบบต่อเข้ากับเส้นแอดเดรส AO-AB ของ PROM และใช้บิตข้อมูลทั้ง 8 ของ PROM คือ Q1-Q8 เป็นเอาต์พุต สำหรับใช้เป็นสัญญาณตีโค้ดให้กับพอร์ทต่าง ๆ 8 พอร์ทอย่างไร้ก็ตามสัญญาณตีโค้ดทั้ง 8 เส้น คือ DECODE1-DECODE8 นี้ยังคงต้องนำไป OR กับสัญญาณ IOR หรือ IOW ก่อนที่จะนำไปอินทิเบิลพอร์ทที่มีแอดเดรสตรงกับแอดเดรสที่ป้อนให้กับ PROM นั้น

จากที่ได้กล่าวมานั้นจะเห็นได้ว่าส่วนของวงจรถติโค้ดนั้น จะมี PROM เพียงตัวเดียวเท่านั้นซึ่ง PROM ที่จะนำมาใช้งานนี้จะต้องถูกโปรแกรมมาก่อนแล้ว โดยข้อมูลที่โปรแกรมให้กับแอดเดรสต่าง ๆ ของ PROM นั้น จะต้องสัมพันธ์กับสัญญาณตีโค้ดที่เราต้องการกล่าวคือ เราจะต้องทราบเสียก่อนว่าแอดเดรสของพอร์ททั้ง 8 ที่เราต้องการจะตีโค้ดนั้นมีแอดเดรสใดบ้าง แล้วจึงกำหนดว่าพอร์ทใดจะใช้สัญญาณตีโค้ดเส้นใด จากนั้นจึงโปรแกรมข้อมูลให้กับ PROM โดยแอดเดรสใดที่ต้องการให้สัญญาณตีโค้ดแอดคัพ (ในที่นี้จะกำหนดให้สัญญาณตีโค้ดแอดคัพที่ลอจิก "0") ก็กำหนดให้ข้อมูลในบิตที่ตรงกับสัญญาณตีโค้ดนั้นเป็น "0" เช่นถ้าเรากำหนดให้แอดเดรสของพอร์ทที่เราต้องการจะตีโค้ดเป็น 0393H และเลือกใช้สัญญาณ DECODE5 เราก็จะต้องทำการโปรแกรมให้แอดเดรส 0193H ของ PROM (เหตุที่แอดเดรสของ PROM เป็น 0193H แทนที่จะเป็นแอดเดรส 0393H เหมือนกับแอดเดรสของพอร์ทก็เพราะแอดเดรสของ PROM มีเพียง 9 บิตคือ AO-AB เท่านั้นส่วนบิต A9 จะถูกต่อเข้ากับ PROM ในภายหลัง เพื่ออินทิเบิล PROM เมื่อข้อมูลในบิต A9 นี้เป็น "1" เท่านั้น)

มีข้อมูลในบิต Q5 (ถ้านับเริ่มจากบิต D0 ก็คือ D4) เป็น "0" ส่วนบิตอื่น ๆ นั้นมีค่าเป็น "1" ทั้งหมด ดังนั้นการโปรแกรมแอดเดรส 0193H ของ PROM จึงต้องโปรแกรมด้วยข้อมูล 0EFH เป็นต้น สำหรับข้อมูลในแอดเดรสอื่น ๆ ที่นอกเหนือจากแอดเดรสทั้ง 8 ที่กำหนดแล้วจะต้องโปรแกรมให้ข้อมูลทุกบิตเป็น "1" ทั้งหมด ซึ่งก็คือ โปรแกรมด้วยข้อมูล 0FFH นั่นเอง

ตัวอย่างเช่น

ถ้าแอดเดรสของพอร์ตทั้ง 8 ที่เราต้องการจะติโค้ดเป็น 024A, 02B5, 0317, 0361, 0382, 03A8, 03C4 และ 03DB ในฐานะสิยหตามลำดับ โดยกำหนดให้สัญญาณจากการติโค้ดแอดเดรสเหล่านี้เป็นสัญญาณ DECODE1 จนถึง DECODE8 ตามลำดับแล้ว (เช่นสัญญาณจากการติโค้ด 024AH ก็คือสัญญาณ DECODE1 และสัญญาณจากการติโค้ด 02B5H คือสัญญาณ DECODE2 เป็นต้น) เราจะต้องทำการโปรแกรม PROM ให้มีข้อมูลที่สัมพันธ์กับเอาต์พุตที่เราต้องการ ดังนี้

1. แอดเดรสของพอร์ตเป็นแอดเดรสที่บิต A9 ถูกใช้งานร่วมกับ โดยในบิตนี้จะต้องมีข้อมูลเป็น "1" ในขณะที่แอดเดรสของ PROM จะมีเพียง 9 บิตคือ A0-A8 เท่านั้น เราจึงจัดแอดเดรสของ PROM เมื่อเทียบกับแอดเดรสของพอร์ตดังนี้

แอดเดรสของพอร์ต (บิต A9 ถูกใช้งาน)	แอดเดรสของ PROM (เฉพาะบิต A0-A8)
024A	04A
02B5	0B5
0317	117
0361	161
0382	182
03A8	1A8
03C4	1C4
03D4	1DB

2. ข้อมูลที่จะโปรแกรมให้กับแอดเดรสทั้ง 8 ของ PROM จะต้องสัมพันธ์กับเอาต์พุตที่ต้องการ เช่น ถ้ามีการอ้างถึงแอดเดรสของพอร์ท 02B5H แล้ว PROM จะต้องให้เอาต์พุตที่มีลอจิก "0" ที่ขา Q2 (DECODE2) ส่วนเอาต์พุตที่ขาอื่นต้องเป็น "1" ดังนั้นจึงต้องโปรแกรม ให้แอดเดรส 00B5H ของ PROM มีข้อมูลเป็น 1111 1101 (ฐานสอง) หรือ 0FDH เป็นต้น สำหรับแอดเดรสอื่น ๆ นอกเหนือจากแอดเดรสทั้ง 8 นี้แล้วจะต้องถูกโปรแกรมให้มีข้อมูลเป็น OFF (ฐานสิบหก) ทั้งหมด ดังนี้

แอดเดรสของ PROM (ฐานสิบหก)	ข้อมูล(ฐานสิบหก)
000--049	OFF
04A	0FE
04B--0B4	OFF
0B5	0FD
0B6--116	OFF
117	0FB
118--160	OFF
161	0F7
162--181	OFF
182	0EF
183--1A7	OFF
1A8	0DF
1A9--1C3	OFF
1C4	0BF
1C5--1DA	OFF
1DB	07F
1DC--1FF	OFF

เอกสารนี้เป็นเอกสารตัวอย่างที่ตามสิ่งสำคัญอีกสิ่งหนึ่งที่จะต้องคำนึงถึงเสมอเมื่อใช้วิธีการนี้คือ
ไม่ว่าในแบบนั้นก็คือ PROM ที่ใช้นั้นจะต้องใช้เวลาในการทำงานน้อยกว่า 92 nanosec. ด้วย

การเพิ่มจำนวนแอดเดรสของพอร์ทบน IBM/PC

จากที่ได้กล่าวแล้วว่าภายใน IBM/PC นั้น ได้ออกแบบให้มีการอ้างแอดเดรสของพอร์ท (โดยวงจรอินเทอร์เฟสภายนอก; ไม่รวมพอร์ทที่อ้างถึงโดยระบบบนเมนบอร์ดของ IBM/PC อีก 512 พอร์ท) ได้เพียง 512 พอร์ท จากจำนวนที่ 8088 สามารถอ้างได้สูงสุดถึง 64K พอร์ทและในจำนวน 512 พอร์ท ดังกล่าวนี้ได้ถูกใช้งานโดยอุปกรณ์หรือการ์ดต่างๆ ไปไม่น้อย ซึ่งอาจจะทำให้การออกแบบใช้งานวงจรอินเทอร์เฟสที่จำเป็นต้องใช้แอดเดรสของพอร์ทเป็นจำนวนมากนั้นเกิดปัญหาขึ้นได้ดังนั้นในหัวข้อนี้จะได้อธิบายถึงวิธีการง่ายๆ ในการเพิ่มจำนวนแอดเดรสของพอร์ทต่างๆบน IBM/PC

การใช้เส้นแอดเดรส 6 บิตบน

เราได้ทราบมาแล้วว่า การออกแบบวิธีการดีโค๊ดแอดเดรสของพอร์ทต่าง ๆ ใน IBM/PC นั้นจะใช้เส้นแอดเดรสเพียง 10 บิตคือ A0-A9 เท่านั้นจากจำนวนทั้งสิ้น 16 บิต (A0-A15) จะเห็นได้ว่ามีจำนวนเส้นแอดเดรสที่ไม่ได้ถูกใช้งานอยู่อีกถึง 6 บิตคือ A10-A15 ในหัวข้อนี้จึงจะกล่าวถึงวิธีการที่จะใช้ใช้งานเส้นแอดเดรสเหล่านี้ในการอ้างแอดเดรสของพอร์ทบนวงจรอินเทอร์เฟสที่เราออกแบบขึ้น

ในการที่จะใช้ใช้งานเส้นแอดเดรสเหล่านี้เราจะต้องเริ่มต้นจากการตรวจสอบว่าแอดเดรสใดบ้างที่ถูกใช้งานโดยการ์ดหรือวงจรอินเทอร์เฟสอื่นๆ ที่เราเพิ่มเข้าไปในระบบ จากนั้นจึงเลือกแอดเดรสที่ไม่ถูกใช้งานโดยวงจร หรือการ์ดเหล่านี้มาใช้งาน ทั้งนี้ก็เพื่อให้แน่ใจได้ว่าในขณะที่เราใช้งานแอดเดรส 5 บิตบนอยู่นั้นจะไม่มีผลกับแอดเดรสของพอร์ทเดิมที่มีอยู่บนการ์ดต่างๆ

ตัวอย่างเช่น

ถ้าในระบบของเรามีการใช้งานการ์ดเพียง 2 แผ่น คือ Color/Graphics Card ซึ่งใช้แอดเดรสของพอร์ทตั้งแต่ 03D0H และ 5¹/₄ Disk Drive Adapter Card ซึ่งใช้แอดเดรสของพอร์ทตั้งแต่ 03F0H-03F7H แล้วเราก็สามารถจะใช้แอดเดรส 6 บิตบนนี้ กับแอดเดรสใดก็ได้ที่แอดเดรส 10 บิตข้างไม่ได้อยู่ในช่วงของ 0300H-03DFH และ 03F0H-03F7H ทั้งนี้ก็เพราะแอดเดรสของพอร์ทเหล่านี้ใช้งานเฉพาะเส้นแอดเดรส 10 บิตข้างเท่านั้น ดังนั้นไม่ว่าแอดเดรส 6 บิตบนที่เหลือจะเปลี่ยนแปลงไปอย่างไรก็ตาม โดยที่แอดเดรส 10 บิตข้างยังคงเดิมอยู่ พอร์ทเหล่านี้ก็จะถูกทำให้แอดคัพได้เสมอ เช่น

แอดเดรสของพอร์ท 0300H นั้นไม่ว่าเราจะอ้างแอดเดรสบิต A9-A0 เป็น 11 0000 0000 งานการค้ำ
ไม่ว่าในฐานะสองอยู่ ณ พอร์ท ใดๆ ก็ยังคงถูกทำให้แอดคัพ คือเราสามารถที่จะรับส่งข้อมูลให้กับระบบไปใช้


บยได้อยู่ดี ดังนั้นเราจึงต้องเลือกใช้เฉพาะแอดเดรสของพอร์ทที่แอดเดรส 10 บิตล่างยังไม่ถูกใช้งานโดยวงจรหรือคาร์ตอื่นใดในระบบ

หลังจากได้แอดเดรส 10 บิตล่างนี้แล้ว จึงใช้สัญญาณที่ได้จากการติคัดแอดเดรส 10 บิตล่างนี้ไปอินาเบิลวงจรติคัดแอดเดรส 6 บิตบนที่เหลือ จากลักษณะเช่นนี้จะเห็นได้ว่าสำหรับแอดเดรส 10 บิตล่างที่เราเลือกไว้ 1 แอดเดรส เมื่อนำมาติคัดร่วมกับแอดเดรส 6 บิตที่เหลือ(A10-A15)แล้วจะทำให้ได้แอดเดรสเพิ่มขึ้นเป็น 64 แอดเดรส เช่นถ้าแอดเดรส 10 บิตล่างที่เราเลือกเป็น 0213H เมื่อนำมาติคัดร่วมกับแอดเดรส 6 บิตบนแล้วจะทำให้ได้แอดเดรสเพิ่มขึ้นเป็น 64 แอดเดรสคือ

แอดเดรส(ฐานสิบหก)	แอดเดรส(ฐานสิบหก)
0213	0000 00 100011
0613	0000 01 100011
0A13	0000 10 100011
0E13	0000 11 100011
1213	0001 00 100011
:	:
:	:
:	:
OFA13	1111 10 100011
OFE13	1111 11 100011

จากตัวอย่างข้างต้นจะเห็นได้ว่า แอดเดรส 10 บิตล่างเพียงแอดเดรสเดียว เมื่อนำมาติคัดร่วมกับแอดเดรส 6 บิตบนก็จะทำให้ได้แอดเดรสเพิ่มขึ้นอีก 63 แอดเดรส (64-1) แอดเดรส ดังนั้นถ้าเราเลือกกลุ่มของแอดเดรส 10 บิตล่างที่มีจำนวน 8 แอดเดรส ก็จะทำให้เราได้แอดเดรสเพิ่มขึ้นอีกเป็นจำนวนถึง 502 แอดเดรส ($63 \times 8 = 502$)

เมื่อรวมกับแอดเดรสเดิมอีก 8 แอดเดรส ก็จะได้จำนวนแอดเดรสทั้งสิ้นถึง 512 แอดเดรส (502+8) แอดเดรส สำหรับรูปข้างล่างนี้จะแสดงวงจรที่สามารถใช้ในการติคัดในลักษณะนี้ได้



รูปที่ 2.2.8 ตัวอย่างวงจรถติโค้ดแอดเดรสโดยใช้น็อคเดรส 6บิตบน


จากรูปข้างต้นนั้นเราจะเลือกแอดเดรสทั้งกลุ่มโดยการเชื่อมต่อ DIP Switch ที่ขาอินพุต Q0-Q5 ของ IC SN74LS688 สำหรับเอาท์พุท P=Q ซึ่งเป็นสัญญาณที่แอดเดรสเมื่อค่าแอดเดรสบิต A3-A9 บนบัสแอดเดรสของระบบนั้นตรงกับค่าที่เชื่อมต่อในอินพุต Q0-Q6 ของ 74LS688 นั้นจะถูกนำไปใช้ในการอินเวิลจจวจรติโค้ดแอดเดรส A0-A2 และ A1-A15 ซึ่งจะทำให้การสัญญาณการติโค้ดเป็นจำนวนถึง 512 เส้นอย่างไรก็ตามการติโค้ดเหล่านี้ยังจำเป็นต้องนำไปใช้ OR หรือ AND กับสัญญาณ IOR หรือ IOW ของระบบก่อนที่จะนำไปใช้งานจริงด้วย (วงจรมีลักษณะเป็นเพียงบล็อกไดอะแกรมอย่างง่าย ๆ เพื่อเป็นแนวทางในการออกแบบวงจรเท่านั้น)

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าพระนครเหนือ การนำเอกสารนี้ไปใช้ในทางปฏิบัติผู้อ่านอาจจะต้องดัดแปลงแก้ไขเพื่อให้เหมาะสมกับสภาพของงานได้ในภายหลัง

การใช้วิธีอ้างแอดเดรสแบบ Indirect

วิธีการอ้างแอดเดรสในแบบนี้เป็นวิธีที่นิยมใช้กันโดยทั่วไป ซึ่งหลักการของวิธีการอ้างแอดเดรสในแบบนี้ ก็คือ ใช้ข้อมูลของพอร์ทหนึ่งในการอ้างแอดเดรสของอีกพอร์ทหนึ่ง กล่าวคือเมื่อเราส่งข้อมูลไปยังแอดเดรสของพอร์ทที่เรากำหนดให้ใช้สำหรับการอ้างแอดเดรสแบบ Indirect นี้แล้ว ข้อมูลที่เราส่งไปให้กับพอร์ทนั้น ๆ ก็จะถูกนำไปเข้าวงจรตีโค้ดอีกครั้งหนึ่ง จึงจะได้สัญญาณตีโค้ดเพื่อส่งให้กับพอร์ทต่าง ๆ ที่ต้องใช้การอ้างแอดเดรสแบบ Indirect นี้ ดังนั้นในกรณีที่บัสข้อมูลของระบบเป็นขนาด 8 บิต เมื่อใช้วิธีการอ้างแอดเดรสแบบ Indirect นี้ ทำให้เราสามารถขยายแอดเดรสของพอร์ทขึ้นได้เป็นจำนวนถึง 256 แอดเดรส

สำหรับจำนวนพอร์ทที่ใช้ในการอ้างแอดเดรสแบบ Indirect นี้เราจำเป็นต้องใช้ 2 พอร์ท คือพอร์ทที่ถูกกำหนดให้ใช้สำหรับการอ้างแอดเดรสแบบ Indirect ซึ่งข้อมูลที่ส่งให้กับพอร์ทนี้ จะเป็นข้อมูลที่ถูกลำนำไปใช้ในการตีโค้ด เพื่อให้ได้สัญญาณตีโค้ดแอดเดรส ของพอร์ทที่เป็นแบบ Indirect ส่วนอีกพอร์ทหนึ่งจะเป็นพอร์ทที่ใช้สำหรับรับหรือส่งข้อมูลให้กับพอร์ทที่เป็นแบบ Indirect นี้โดยเฉพาะ สำหรับตัวอย่างวงจรที่ใช้สำหรับการตีโค้ดแอดเดรสแบบ Indirect นี้จะแสดงดังในรูป 2.2.9



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.2.9 ตัวอย่างวงจรตีโค้ดแบบ Indirect

จากตัวอย่าง วงจรข้างต้นนั้นเป็นวงจรที่ใช้สำหรับการติโค๊ดแอดเดรสของ -
พอร์ทที่เป็นแบบ Indirect 4 พอร์ท โดยแอดเดรสของพอร์ทที่ใช้ในการอ้างแอดเดรส
แบบ Indirect นี้คือ แอดเดรส 0211H และแอดเดรสของพอร์ทที่ใช้ในการรับและส่ง
ข้อมูลให้กับพอร์ทแบบ Indirect ทั้ง 4 พอร์ทก็คือแอดเดรส 0210H

จากวงจรนั้นเมื่อเราต้องการจะอ้างถึงแอดเดรสของพอร์ทแบบ Indirect
นี้ก็จะทำได้โดยการใช้คำสั่ง OUT ส่งข้อมูลให้กับพอร์ท 0211H โดยข้อมูลที่ส่งให้กับพอร์ท
0211H นี้จะขึ้นอยู่กับพอร์ทที่เราต้องการติดต่อด้วย เช่น ถ้าเราต้องการจะติดต่อกับพอร์ท
ที่ 1 ก็ส่งข้อมูลเป็น 01H ให้กับพอร์ท 0211 H และเนื่องจากในวงจรนี้เราทำการติโค๊ด
เพียง 4 พอร์ทดังนั้นข้อมูลจึงมีเพียง 4 ลักษณะคือ 01H, 02H, 03H และ 04H เมื่อพอร์ท
0211H นี้ได้รับข้อมูลที่เราส่งไปให้แล้วก็จะนำเอาข้อมูลบิต D0 และ D1 ไปทำการติโค๊ด
ซึ่งจะทำให้ได้สัญญาณติโค๊ดของทั้ง 4 พอร์ทตามที่เรต้องการ ส่วนการอ่านหรือเขียนขอ
มูลลงบนพอร์ททั้ง 4 นี้ จะทำได้โดยใช้คำสั่ง IN หรือ OUT รับ หรือ ส่งข้อมูลไปยังพอร์ท
0210H

การอ้างแอดเดรสของพอร์ทโดยวิธี Memory-Mapped


การอ้างแอดเดรสโดยวิธีต่าง ๆ ที่กล่าวถึงข้างต้นนั้น เป็นวิธีการอ้างในแบบ
ที่เรียกว่า I/O Mapped กล่าวคือ เป็นวิธีการอ้างแอดเดรสของพอร์ท I/O โดยตรง คือ
ใช้คำสั่ง IN หรือ OUT ในการรับหรือส่งข้อมูล และใช้สัญญาณ IOR หรือ IOW เป็นสัญญาณ
ควบคุมการรับส่งข้อมูล ซึ่งจะเป็นการแยกออกจากการอ้างแอดเดรสของหน่วยความจำ
โดยสิ้นเชิง และภายใน IBM/PC ก็ใช้วิธีการอ้างแอดเดรสของพอร์ทแบบ I/O Mapped นี้
แต่ในหัวข้อนี้เราจำกัดการอ้างแอดเดรสของพอร์ท I/O ในอีกแบบหนึ่ง
ซึ่งเป็นแบบที่เรียกว่า Memory-Mapped ในการอ้างแอดเดรสของพอร์ท I/O ในแบบนี้
จะเป็นการใช้แอดเดรสของหน่วยความจำเป็นแอดเดรสของพอร์ท I/O คือการอ้างถึงแอด
เดรสของพอร์ทเหล่านี้จะใช้วิธีเดียวกับการอ้างแอดเดรสของหน่วยความจำ เช่น ใช้คำสั่ง
MOV แทนคำสั่ง IN หรือ OUT และใช้สัญญาณ MEMR และ MEMW ในการควบคุมการรับส่ง
ข้อมูลแทนที่จะใช้ IOR หรือ IOW สำหรับวิธีการอ้างแอดเดรสแบบ Memory-Mapped
นี้ถึงแม้จะไม่มีการใช้งานใน IBM/PC ก็ตามแต่ใน CPU บางเบอร์เช่น 6502 นั้นจะใช้ได้
เฉพาะวิธีการแบบ Memory-Mapped นี้ ในการอ้างแอดเดรสของพอร์ท I/O เท่านั้น
ทั้งนี้เนื่องจากภายใน 6502 ไม่มีการแยกคำสั่งที่ใช้ในการจัดการเกี่ยวกับพอร์ท I/O ไว้

โดยเฉพาะ และไม่มีขาสัญญาณที่จัดไว้สำหรับควบคุมพอร์ท I/O โดยเฉพาะด้วย
เอกสารเนบนเอกสารทสงวนลิขสิทธิ์ การใช้งานในพอร์ทที่กล่าวถึงในหน้านี้
การใช่วิธีการอ้างแอดเดรสแบบ Memory-Mapped นี้จะช่วยให้เราสามารถนำไปใช้

ขยายจำนวนแอดเดรสของพอร์ท I/O ออกไปได้อีกเป็นจำนวนมาก ทั้งนี้เนื่องจาก CPU 8088 สามารถจะอ้างแอดเดรสสำหรับหน่วยความจำได้เป็นจำนวนถึง 1 Mbyte ในขณะที่อ้างแอดเดรสของพอร์ท I/O ได้เพียง 64K พอร์ทเท่านั้น นอกจากนี้การใช้วิธีการอ้างแอดเดรสแบบ Memory-Mapped นี้ยังทำให้เรานึกได้ว่าแอดเดรสของพอร์ท I/O ที่เรากำหนดขึ้นนั้นจะไม่ตรงกับแอดเดรสของพอร์ทให้กับพอร์ท I/O นั้น สามารถทำได้สะดวกขึ้นสำหรับข้อดีอีกประการหนึ่งของการอ้างแอดเดรสแบบนี้ ก็คือ เราสามารถที่จะนำเอาชุดคำสั่งต่าง ๆ ที่เกี่ยวกับการจัดการข้อมูลของหน่วยความจำมาใช้ในการเกี่ยวกับข้อมูลของพอร์ทที่มีการอ้างแอดเดรสแบบนี้ได้ ซึ่งจะทำให้การจัดการเกี่ยวกับข้อมูลของพอร์ทเหล่านี้มีประสิทธิภาพสูงขึ้น

สำหรับข้อเสียของการใช้วิธีการอ้างแอดเดรสแบบ Memory-Mapped นี้ มีอยู่ 3 ประการ คือ เนื่องจากการอ้างแอดเดรสในรูปแบบนี้เป็นการอ้างแอดเดรสในรูปแบบเดียวกับหน่วยความจำ ดังนั้นในการตีโค้ดแอดเดรสจึงจำเป็นต้องทำการตีโค้ดทั้ง 20 บิต ซึ่งจะทำให้ต้องใช้เวลาตีโค้ดที่ยืดยาวกว่าการอ้างแอดเดรสแบบ I/O Mapped และในการที่จะอ้างแอดเดรสของพอร์ทได้นั้น เราอาจจะจำเป็นต้องทำการเปลี่ยนแปลงค่าในรีจิสเตอร์ Segment ก่อน โดยเฉพาะในกรณีที่ว่าเซกเมนต์ของพอร์ทที่เราต้องการอ้างถึงนั้นไม่ตรงกับค่าเซกเมนต์ของโปรแกรมที่ CPU กำลังทำอยู่ ซึ่งจะสร้างความคล่องตัวในการอ้างถึงแอดเดรสของพอร์ทต่าง ๆ เหล่านี้ไปได้ นอกจากนี้ยังมีปัญหาเกี่ยวกับช่วงเวลาของบัสไซเคิลเข้ามาเกี่ยวข้องด้วย กล่าวคือ ช่วงเวลาในบัสไซเคิลที่เกี่ยวกับหน่วยความจำนั้นจะใช้เวลานานเท่ากับช่วงเวลาของคล็อก 4 ลุก ในขณะที่บัสไซเคิลที่เกี่ยวกับพอร์ท I/O จะใช้เวลานานเท่ากับช่วงเวลาของคล็อกถึง 5 ลุก ดังนั้นจึงทำให้การทำงานของพอร์ท I/O ที่มีการอ้างแอดเดรสแบบ Memory-Mapped นี้มีช่วงเวลาการทำงานที่สั้นกว่าช่วงเวลาการทำงานของพอร์ท I/O ที่มีการอ้างแอดเดรสแบบ I/O Mapped ซึ่งจะทำให้อุปกรณ์ที่ใช้ในการอ้างแอดเดรสแบบ Memory-Mapped ต้องมีความเร็วสูงกว่าอุปกรณ์ที่ใช้ในการอ้างแอดเดรสแบบ I/O Mapped

สำหรับรูปที่ 2.2.10 จะแสดงตัวอย่างวงจรที่ใช้ในการตีโค้ดแอดเดรสแบบ Memory-Mapped ให้กับพอร์ท I/O



รูปที่ 2.2.10 ตัวอย่างวงจรถ่ายใช้ในการติโคัดแอดเดรสแบบ Memory-Mapped

การใช้งานหน่วยความจำใน IBM/PC

สำหรับไมโครโปรเซสเซอร์เบอร์ 8088 ซึ่งใช้เป็น CPU ใน IBM/PC นี้จะมีความสามารถในการอ้างแอดเดรสของหน่วยความจำได้ถึง 1 Mbyte และใน IBM/PC ก็ถูกออกแบบให้ใช้เนื้อที่ในหน่วยความจำเหล่านี้เพื่อการทำงานในส่วนต่างๆของระบบด้วย ดังนั้นในการที่จะศึกษาถึงระบบของ IBM/PC จึงจำเป็นต้องศึกษาถึงการใช้เนื้อที่ในหน่วยความจำของ IBM/PC ด้วย

หน่วยความจำภายใน IBM/PC นั้นจะแบ่งออกเป็น 2 ส่วน คือส่วนที่เป็น ROM ซึ่งอยู่ตำแหน่งแอดเดรส 64K ไบท์บน (0F0000H-0FFFFFH) และส่วนที่เป็น RAM ซึ่งเริ่มต้นจากตำแหน่งแอดเดรสแรกคือ 00000H ขึ้นมา

สำหรับหน่วยความจำส่วนที่เป็น ROM ทั้ง 64 Kbyte จะถูกใช้งานอยู่เพียง 40 Kbyte เท่านั้น โดยภายใน ROM ทั้ง 40 Kbyte นี้จะประกอบด้วยโปรแกรมในส่วนที่เป็น BIOS, Diagnostics, Cassette Operating system (โปรแกรมส่วนนี้ใน IBM PC/XT จะไม่มี), Bootstrap Loader และ Interpreter ของภาษา BASIC

นอกจาก ROM 40 Kbyte ที่กล่าวถึงนี้แล้ว เรายังสามารถจะเพิ่ม ROM ให้กับระบบได้อีก 8 Kbyte โดยเสียบเพิ่มเข้าไปในซอกเก็ต (Socket) ที่เตรียมไว้บนเมนบอร์ด สำหรับแอดเดรสของหน่วยความจำในส่วนที่เหลืออยู่อีก 16 Kbyte -

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานในสถาบันการศึกษาเท่านั้น ไม่ควรนำไปใช้โดยไม่ได้รับอนุญาต
ไม่ว่าในรูปแบบใด ทั้งสิ้น อีกทั้งห้ามเผยแพร่โดยไม่ได้รับอนุญาต

(64K-40K-8K=16K) นั้นเป็นส่วนที่ถูกติคัดไว้แล้ว แต่ไม่ถูกใช้งานใด ๆ ทั้งสิ้น (คือเป็นแอดเดรสส่วนที่สูญเปล่า) ในส่วนของแอดเดรสที่เป็นหน่วยความจำ ROM ทั้ง 64 Kbyte นี้ เป็นส่วนที่ถูกติคัดไว้เพื่อใช้งานบนเมนบอร์ดเท่านั้นไม่สามารถนำไปใช้งานบนสล็อตของ IBM/PC ได้

หน่วยความจำในอีกส่วนหนึ่งซึ่งเป็นส่วนที่เป็น ROM นั้นจะเริ่มต้นจากแอดเดรส 00000H โดยแอดเดรสในส่วนของ 64 Kbyte แรก (00000H-0FFFFH: ในกรณีของ IBM/PC/XT จะเป็น 256 Kbyte) จะถูกติคัดบนเมนบอร์ด นอกจากนั้นจะเป็นส่วนของ RAM ที่ถูกเพิ่มเติมขึ้นโดยการ์ดต่าง ๆ บนสล็อตของ IBM/PC

สำหรับการใช้งานหน่วยความจำ 64 Kbyte แรกนี้จะแบ่งออกเป็นส่วน ๆ เช่นเดียวกับในหน่วยความจำส่วนที่เป็น ROM โดยหน่วยความจำ 12 Kbyte แรกจะใช้สำหรับเก็บโปรแกรมส่วนที่เป็น DOS เมื่อมีการบูท DOS เข้ามาในระบบ และเมื่อมีการโหลดโปรแกรม DEBUG เข้ามาในระบบ IBM/PC ก็จะใช้เนื้อที่ในอีก 64m Kbyte ต่อมาในการเก็บโปรแกรม DEBUG นี้ และในกรณีที่มีการโหลดโปรแกรมที่เป็น Interpreter ของ Advance BASIC เข้ามาในระบบด้วย IBM/PC ก็จะใช้เนื้อที่ในหน่วยความจำอีก 10 Kbyte ในการเก็บส่วนของโปรแกรมนั้น ดังนั้นในส่วนของหน่วยความจำ 64 Kbyte แรกนี้จะเหลือเนื้อที่สำหรับใช้งานอยู่อีก 36 Kbyte อย่างไรก็ตามเนื้อที่ว่างที่เหลืออยู่นี้จะเปลี่ยนแปลงไปตามเวอร์ชัน (Version) ของซอฟต์แวร์ต่าง ๆ ที่ใช้ในระบบ

นอกจากหน่วยความจำทั้ง 2 ส่วนที่กล่าวถึงแล้วยังมีหน่วยความจำในส่วนอื่น ๆ อีกโดยเฉพาะในส่วนที่เกี่ยวกับการแสดงผลออกทางจอภาพหน่วยความจำในส่วนนี้เป็นส่วนที่เก็บข้อมูล ซึ่งใช้ในการแสดงผลออกทางจอภาพ โดยทั่วไปจะเรียกหน่วยความจำนี้ว่าเป็น Display Buffer หน่วยความจำในส่วนนี้จะ เป็นหน่วยความจำ RAM ที่ถูกติคัด และใช้งานบนการ์ดที่ทำหน้าที่ในการแสดงผลออกบนจอภาพ (Display Card) ซึ่งจะมีอยู่ 2 ลักษณะ คือ การ์ดที่แสดงผลบนจอภาพสี (Color Monitor) หรือที่เรียกโดยทั่วไปว่า Color Graphic Card ซึ่งจะใช้หน่วยความจำขนาด 16 Kbyte เป็น Display Buffer (จากที่เตรียมไว้ 32 Kbyte สำหรับ 16 Kbyte ที่เหลือจะไม่ถูกใช้งาน) ส่วนการ์ดอีกลักษณะหนึ่งจะเป็นการ์ดที่แสดงผลออกบนจอ Monochrome หรือ ที่เรียกโดยทั่วไปว่า Monochrome display Card ซึ่งจะใช้เนื้อที่ในหน่วยความจำเพื่อใช้เป็น Display-Buffer เพียง 4K เท่านั้น (จากที่เตรียมไว้ถึง 32 Kbyte โดยแอดเดรสของหน่วยความจำที่เหลืออีก 28 Kbyte นั้นจะไม่ถูกใช้งานใด) อย่างไรก็ตามเนื่องจากการ์ดที่ใช้ในการแสดงผลนี้ โดยทั่วไปจะเลือกใช้เพียงชนิดเดียวเท่านั้น ดังนั้นเมื่อเราเลือกใช้การ์ดแสดงผลไม่ว่าผลแบบหนึ่งในระบบเราก็จะสามารถใช้แอดเดรสของหน่วยความจำที่เป็น Display

BIOS, Interpreter ของภาษา BASIC ฯลฯ เช่นเดียวกับใน IBM PC นอกจากนี้ยังเตรียมเนื้อที่ในหน่วยความจำอีก 192 KByte (จาก 0C0000H-0EFFFFH) ไว้สำหรับหน่วยความจำ ROM ที่จะเพิ่มเติมขึ้นในภายหลังอีกด้วย


สำหรับหน่วยความจำ RAM บนเมนบอร์ดจะถูกเพิ่มขึ้นให้มีขนาดตั้งแต่ 128Kx9 จนถึง 256 Kx9 (บิตที่ 9 ซึ่งเกินมานั้นจะถูกใช้เป็นบิต Parity ของข้อมูลในแต่ละไบต์) โดยแอดเดรสของหน่วยความจำ RAM ในส่วนนี้จะอยู่ในช่วง 00000H-3FFFFH สำหรับในกรณีที่มีความจำเป็นต้องใช้หน่วยความจำ RAM ที่มีขนาดมากกว่า 256 KByte นี้เราก็สามารถจะทำได้โดยการเสียบการ์ดที่ใช้ในการเพิ่มหน่วยความจำให้กับ IBM PC/XT ลงบนสล็อตบนเมนบอร์ดของ IBM PC/XT ซึ่งหน่วยความจำที่สามารถจะเพิ่มเข้าไปในระบบนี้ จะมีขนาด 384 KByte คือตั้งแต่แอดเดรส 40000H-9FFFFH (ภายในการ์ดบางรุ่นอาจสามารถเพิ่มจำนวนหน่วยความจำได้มากกว่า 384 KB (Bytes))

นอกจากนี้ยังมีหน่วยความจำ RAM อีกส่วนหนึ่งซึ่งเตรียมไว้สำหรับการแสดงผล คือใช้เป็น Display Buffer อีก 128 KByte จากแอดเดรส 0A0000H-0BFFFFH แต่จะถูกจัดไว้สำหรับการแสดงผลบน Monochrome Card และ Color Graphics Card เพียงการ์ดละ 32KByte เท่านั้น Monochrome Card จะจัดไว้ตั้งแต่ 0B8000H-0BFFFFH แต่จะถูกใช้งานจริงเพียง 16 KByte คือจาก 0B8000H จนถึง 0BBFFFFH เท่านั้น

การติ้ดแอดเดรสของหน่วยความจำ

การติ้ดแอดเดรสของหน่วยความจำนี้จะมีลักษณะที่คล้ายคลึงกับวิธีการติ้ดแอดเดรสของพอร์ท I/O มาก อย่างไรก็ตามการติ้ดแอดเดรสของหน่วยความจำยังมีข้อแตกต่างจากการติ้ดแอดเดรสของพอร์ท I/O อยู่บางประการ กล่าวคือ การติ้ดแอดเดรสของหน่วยความจำนี้ต้องทำการติ้ดแอดเดรสทั้ง 20 บิต เพื่อให้สามารถอ้างแอดเดรสได้ครบทั้ง 1 Mbyte และการติ้ดแอดเดรสของหน่วยความจำไม่ใช้สัญญาณ AEN ในการควบคุมวงจรติ้ดเหมือนกับการติ้ดแอดเดรสของพอร์ท I/O สำหรับวงจรที่ใช้ในการติ้ดแอดเดรสของหน่วยความจำนั้น เราสามารถจะนำเอาการติ้ดแบบ Fixed และ แบบสวิตช์เลือกเข้ามาใช้งานได้เช่นกัน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2.12 ตัวอย่างวงจรที่ใช้ในการติคัดแอดเดรสของหน่วยความจำ

จากรูปที่ 2.2.12 นั้นจะแสดงตัวอย่างวงจรที่ทำการติคัดแอดเดรสของหน่วยความจำ static RAM ขนาด 8 Kbyte ภายในวงจรนี้จะมีวงจรในส่วนที่เป็นบัฟเฟอร์รวมอยู่ด้วย ซึ่งในวงจรจะแสดงถึงการอินาเบิล และควบคุมทิศทางการส่งผ่านข้อมูลของบัฟเฟอร์เหล่านี้ด้วย อย่างไรก็ตามวงจรติคัดในลักษณะนี้จะใช้ได้สำหรับการติคัดหน่วยความจำที่จำนวนแอดเดรสไม่มากนัก แต่ในกรณีที่จำเป็นต้องทำการติคัดบล็อกของแอดเดรสที่มีจำนวนมากเราอาจจะใช้วงจรในรูป 2.1.13 ช่วยได้โดยใช้ร่วมกับหน่วยความจำประเภท DRAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2.13 ตัวอย่างวงจรตีโค้ดบล็อกแอดเดรสของหน่วยความจำ

จากวงจรในรูปที่ 2.2.13 เป็นวงจรที่ทำการตีโค้ดบล็อกของแอดเดรส ของหน่วยความจำขนาด 64 Kbyte โดยตำแหน่งแอดเดรสของบล็อกของหน่วยความจำขนาด 64 Kbyte นี้ อาจจะกำหนดให้อยู่ในตำแหน่งใดก็ได้ โดยการเซ็ที่ตำแหน่งของ DIP Switch นี้ต่ออยู่กับขา B0-B3 และ 74585

การรีเฟรชหน่วยความจำที่เป็น DRAM

ในกรณีที่มีความจำเป็นต้องใช้หน่วยความจำที่เป็น DRAM กับระบบนั้นสิ่งหนึ่งที่มีความจำเป็นต้องออกแบบให้ระบบให้ระบบทำอยู่ตลอดเวลา ก็คือ การรีเฟรชหน่วยความจำ สำหรับการรีเฟรชหน่วยความจำนี้จะมีปัญหาอยู่ 2 ประการ คือ ในระหว่างการรีเฟรชหน่วยความจำนั้น ค่าแอดเดรสที่ใช้ในการรีเฟรชหน่วยความจำจะต้องถูกส่งไปให้กับ DRAM ด้วย และบัสไซเคิลในการรีเฟรชหน่วยความจำจะต้องเกิดขึ้นได้ในทุก ๆ ช่วงเวลาที่ขบวนการ DMA ในการสร้างบัสไซเคิลในการรีเฟรชหน่วยความจำประเภท DRAM นี้

สำหรับใน IBM/PC ได้ออกแบบให้มีการสร้างบัสไซเคิลที่ใช้ในการรีเฟรช-DRAM ขึ้นในทุก ๆ ช่วงเวลาของคล็อก 72 ลูก หรือในทุก ๆ ช่วงเวลาประมาณ 15 usec. ซึ่งอุปกรณ์ หรือ วงจรอื่นจะทราบว่ามีบัสไซเคิลนั้นเป็นบัสไซเคิลที่ใช้ในการรีเฟรช DRAM หรือไม่ ได้โดยการตรวจสอบการแอกทีฟของสัญญาณ DACK0 ของระบบ สำหรับสัญญาณ DACK0 นี้จะถูกต่อออกมาถึงขาของสล็อตต่าง ๆ ด้วย ซึ่งจะช่วยให้วงจรอินเทอร์เฟสภายนอกสามารถนำการรีเฟรชหน่วยความจำที่ระบบสร้างขึ้นนี้ได้ด้วย ทำให้การใช้งาน DRAM ในการค้า

ไม่จำเป็นต้องไปแก้ไขได้ง่ายยิ่งขึ้น ผมให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บัลไซเคิลของการรีเฟรชหน่วยความจำนี้ จะมีลักษณะเป็นบัลไซเคิล ของการ
อ่านข้อมูลจากหน่วยความจำ และค่าแอดเดรสของหน่วยความจำที่ต้องการจะรีเฟรชนั้นจะ
ถูกล่วงออกมาบนบัลแอดเดรสของระบบด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 บัสไซเคิลของระบบ

บัสไซเคิล คือ ขบวนการของสัญญาณที่เกิดขึ้นในช่วงของการส่งผ่านข้อมูลระหว่างหน่วยความจำ, อุปกรณ์อินพุท/เอาต์พุท (Input/Output; I/O) และ ไมโครโปรเซสเซอร์ 8088 ดังนั้นในการออกแบบวงจรอินเทอร์เฟซ (Interface) สำหรับเครื่อง IBM/PC ซึ่งไมโครโปรเซสเซอร์เบอร์ 8088 นั้น เราจะต้องเข้าใจถึงบัสไซเคิลของการส่งผ่านข้อมูลในลักษณะต่าง ๆ ของระบบเสียก่อน

สำหรับบัสไซเคิลของระบบนั้น เราสามารถจะแบ่งออกตามลักษณะของอุปกรณ์ที่สร้างบัสไซเคิลนั้นได้เป็น 2 กลุ่ม คือ

1. บัสไซเคิลที่สร้างขึ้นโดย 8088 (8088 Driver Bus Cycle): สำหรับบัสไซเคิลในกลุ่มนี้จะเป็นบัสไซเคิลที่ 8088 สร้างขึ้นในการส่งผ่านข้อมูลระหว่าง 8088 กับ I/O หรือระหว่าง 8088 กับหน่วยความจำ โดยในบัสไซเคิลเหล่านี้ 8088 จะส่งแอดเดรสของหน่วยความจำหรือพอร์ท (Port) ที่ต้องการจะติดต่อกับ ออกมาบนแอดเดรสบัส, ส่งหรือรับข้อมูลจากบัสข้อมูล และส่งสัญญาณควบคุมที่จำเป็นออกมาบนบัสควบคุม ซึ่งบัสไซเคิลในกลุ่มนี้จะแบ่งออกเป็น 5 ชนิด คือบัสไซเคิลในการอ่านข้อมูลจากหน่วยความจำ (Memory-Read Bus Cycle), บัสไซเคิลในการเขียนข้อมูลในหน่วยความจำ (Memory-Write Bus Cycle), บัสไซเคิลในการรับข้อมูลจากพอร์ท I/O (I/O Port-Read Bus Cycle), บัสไซเคิลในการเขียนข้อมูลลงบนพอร์ท I/O (I/O Port-Write Bus Cycle) สำหรับบัสไซเคิลในการตอบรับการขออินเทอร์รัพท์นั้นจะเป็นบัสไซเคิลที่เกิดเฉพาะบน Main Board ของ IBM/PC เท่านั้น โดยจะไม่ปรากฏบนสล็อต (Slot) ทั้งห้าของ IBM/PC (8 สล็อตในกรณีของ IBM PC/XT)

2. บัสไซเคิลที่สร้างขึ้นโดย DMA Controller (DMA-Driver Bus Cycle): สำหรับบัสไซเคิลในกลุ่มนี้จะเป็นบัสไซเคิลที่ DMA Controller (ในที่นี้คือ 8237-5) สร้างขึ้นในขบวนการ DMA โดยในระหว่างขบวนการ DMA นี้ 8088 จะทำให้บัสแอดเดรส, บัสข้อมูล และบัสควบคุมบางเส้นของ 8088 มีสถานะเป็น High Impedance ซึ่งจะทำให้ 8237-5 DMA Controller สามารถควบคุมบัสต่าง ๆ เหล่านี้ได้ จากนั้น 8237-5 ก็จะสร้างบัสไซเคิลขึ้นเพื่อให้อุปกรณ์ I/O หรือ 8237-5 ก่อน ซึ่งจะทำให้ประหยัดเวลาและลดความยุ่งยากในการส่งผ่านข้อมูลลงได้) โดยในบัสไซเคิลเหล่านี้ 8237-5 จะทำหน้าที่ในการส่งแอดเดรสและสัญญาณควบคุมที่จำเป็นออกมา

เอกสารอ้างอิง: บัสไซเคิลของระบบ IBM/PC และบัสควบคุมแทนที่ 8088 สำหรับบัสไซเคิลในกลุ่มนี้จะแบ่งออกเป็น 5 ชนิด ซึ่งบัสไซเคิลในการอ่านข้อมูลจากอุปกรณ์ I/O จำ เพื่อส่งให้กับหน่วยความจำไปใช้

(DMA Memory-Writw Bus Cycle) และบัสไซเคิลในการอ่านข้อมูลจากหน่วยความจำ เพื่อส่งให้กับอุปกรณ์ I/O (DMA Memory -Read Bus Cycle)

บัสไซเคิลต่าง ๆ ในระบบ

ในหัวข้อนี้จะกล่าวถึงรายละเอียดของการเกิดสัญญาณในบัสไซเคิลต่าง ๆ ในระบบ โดยในการกล่าวถึงแต่ละบัสไซเคิลจะแสดงลักษณะลำดับการเกิดของแต่ละสัญญาณในบัสไซเคิลนั้นด้วย อย่างไรก็ตามรูปเหล่านี้จะแสดงการเกิดของแต่ละสัญญาณเท่านั้น ลำหรับค่าเวลาที่แท้จริงนั้นจะแสดงไว้ในภาคผนวกท้ายเล่ม

บัสไซเคิลที่สร้างขึ้นโดย 8088

การทำงานในแต่ละบัสไซเคิลของ 8088 นั้น จะใช้ช่วงเวลาเท่ากับช่วงเวลาของคล็อกที่ป้อนให้กับ 8088 จำนวน 4 ลูกสำหรับใน IBM/PC คล็อกที่ป้อนให้กับ 8088 จะมีความถี่ประมาณ 4.77 MHz หรือ มีคาบเวลาของคล็อก 1 ลูกประมาณ 210 nanosec. อย่างไรก็ตามในกรณีที่อุปกรณ์ที่ทำงานร่วมกับ 8088 เช่นหน่วยความจำ หรือพอร์ท I/O นั้น มีความเร็วในการทำงานต่ำไม่สามารถที่จะตอบสนองการทำงานในบัสไซเคิลของ 8088 ได้ทัน อุปกรณ์นั้นก็สามารถเพิ่มช่วงเวลาในบัสไซเคิลได้ โดยการป้อนลอจิก "0" ให้กับขา READY ของ 8088 (ดูรายละเอียดเกี่ยวกับสัญญาณ READY ได้ในบทที่ 10 "การสร้าง Wait State")


สำหรับอุปกรณ์ที่เป็นหน่วยความจำ เช่น ROM หรือ RAM นั้น โดยทั่วไปจะมีความเร็วในการทำงานสูงพอที่จะตอบสนองต่อการทำงานในบัสไซเคิลของ 8088 ได้ ดังนั้นใน IBM/PC จึงไม่มีการเพิ่มช่วงเวลาของบัสไซเคิลในการอ่าน/เขียนข้อมูลลงในหน่วยความจำ คือ ใน 1 บัสไซเคิลจะยังคงใช้ช่วงเวลาเท่ากับช่วงเวลาของคล็อก 4 ลูกตามปกติ (840 nanosec.) แต่สำหรับอุปกรณ์ในส่วนที่เกี่ยวข้องกับพอร์ท I/O นั้นมักจะมีความเร็วต่ำดังนั้นใน IBM/PC จึงมีการเพิ่มช่วงเวลาของบัสไซเคิลในการอ่าน/เขียนข้อมูลในพอร์ท I/O ขึ้นโดยจะเพิ่มช่วงเวลาในบัสไซเคิลจากคล็อก 4 ลูก (840 nanosec.) ใน 1 บัสไซเคิลเป็นคล็อก 5 ลูก (1.05 usec) ใน 1 บัสไซเคิล สำหรับคล็อกที่เพิ่มเข้ามานั้นจะเรียกว่า "Tw" และ สภาวะที่ 8088 หยุดรอ เพื่อให้อุปกรณ์ภายนอกมารับหรือส่งข้อมูลได้ทันนั้นก็เพื่อ "Wait state"

ในส่วนต่อไปจะกล่าวถึงบัสไซเคิลต่าง ๆ ที่ถูกสร้างขึ้นโดย 8088 ซึ่งจะประกอบด้วยบัสไซเคิลในการอ่านข้อมูลจากหน่วยความจำ, บัสไซเคิลในการเขียนข้อมูลบนหน่วยความจำ, บัสไซเคิลในการรับข้อมูลจากพอร์ท I/O บัสไซเคิลในการส่งข้อมูลออกทางพอร์ท

I/O และบัลชีเคิลในการตอบรับการขออินเทอร์รัพท์ โดยบัลชีเคิลที่จะกล่าวถึงนี้เป็นบัลชีเคิลที่ปรากฏบนสล๊อตทั้ง 5 ของ IBM/PC (หรือ 8 สล๊อตใน IBM PC/XT) ซึ่งสัญญาณต่าง ๆ จะแตกต่างจากบัลชีเคิลที่ปรากฏบนบัลชีของ 8088 อยู่บ้าง เช่น ขา A0-A19 และ D0-A7 ซึ่งแยกกันอยู่แทนที่จะอยู่รวมกันเหมือนบนบัลชีของ 8088 เป็นต้น อย่างไรก็ตามเนื่องจากบัลชีเคิลในการตอบรับการขออินเทอร์รัพท์นั้นเป็นบัลชีเคิลที่เกิดขึ้นเฉพาะในบัลชีของระบบเท่านั้น โดยจะไม่ปรากฏบนสล๊อตทั้ง 5 ของ IBM/PC ดังนั้นในที่นี้จะไม่กล่าวถึงบัลชีเคิลในการตอบรับการขออินเทอร์รัพท์นี้

บัลชีเคิลในการอ่านข้อมูลจากพอร์ท

ในขณะที่ 8088 เอ็กซีคิวท์ (Execute) ชุดคำสั่ง IN เช่น `in ax, DATA` ซึ่งเป็นชุดคำสั่งที่ทำให้ 8088 ทำการอ่านข้อมูลจากพอร์ทในส่วนของโอเปอแรนด์ (Operand) นั้น 8088 จะสร้างบัลชีเคิลในการอ่านข้อมูลจากพอร์ท เพื่อให้พอร์ทที่ตกกำหนดนั้นส่งข้อมูลออกมาบนบัลชีข้อมูล สำหรับขบวนการของสัญญาณที่เกิดขึ้นในบัลชีเคิลนี้สามารถแสดงได้ดังรูปที่ 2.3.1



รูปที่ 2.3.1 บัลชีเคิลของการอ่านข้อมูลจากพอร์ท I/O

จากรูป 2.3.1 บัลชีเคิลนี้จะเริ่มต้นในช่วงของคล็อก T1 ซึ่งเป็นช่วงเวลาที่สัญญาณ ALE แอคทีฟ (ลอจิก "1") สัญญาณ ALE นี้จะถูกใช้เพื่อแสดงให้อุปกรณ์ที่ทำงานร่วมกับ 8088 ทราบว่าข้อมูลที่อยู่บนบัลชีแอดเดรสในช่วงขอบขาลงของสัญญาณ ALE นั้น เป็นแอดเดรสของพอร์ทที่ 8088 ต้องการจะติดต่อกับ (ในที่นี้คือ แอดเดรสของพอร์ท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น ไม่ควรเผยแพร่โดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นที่ มิม่เห็นแต่แปลงเนื้อหา และตีพิมพ์โดยไม่ได้รับอนุญาต

ที่ 8088 ต้องการอ่านข้อมูล)

สำหรับใน 8088 สามารถอ้างแอดเดรสของพอร์ทได้เพียง 64 K พอร์ทเท่านั้น ในขณะที่สามารถอ้างแอดเดรสของหน่วยความจำได้ถึง 1 Mbyte ดังนั้นในกรณีของบัสไซเคิลที่เกี่ยวกับการอ้างแอดเดรสของพอร์ท 8088 จะใช้เส้นแอดเดรสเพียง 16 บิต คือ A0-A15 เท่านั้น (ในขณะที่การอ้างแอดเดรสของหน่วยความจำจะใช้เส้นแอดเดรสทั้ง 20 เส้น คือ A0-A19)


หลังจากนั้นในช่วงของคล็อก T2 สัญญาณ IOR จะแอดทิฟ (ลอจิก "0") ซึ่งเป็นการแสดงให้อุปกรณ์ที่ทำงานร่วมกับ 8088 ทราบว่าบัสไซเคิลในการอ่านข้อมูลจากพอร์ท (I/O-Port Read Bus Cycle) และเป็นการทำให้พอร์ทที่มีแอดเดรสตรงกับค่าแอดเดรสที่อยู่บนบัสแอดเดรสนั้นส่งข้อมูลออกมาบนบัสข้อมูล เมื่อพอร์ทที่ถูกอ้างถึงโดยแอดเดรสบนบัสข้อมูลทำการส่งข้อมูลออกมาบนบัสข้อมูลแล้ว 8088 จะอ่านข้อมูลนั้นในช่วงเริ่มต้นของคล็อก T4 จากนั้นสัญญาณ IOR จะถูกปรับให้เป็นลอจิก "1" และจะสิ้นสุดการทำงานในบัสไซเคิลเมื่อสิ้นสุดช่วงเวลาของคล็อก T4

จะเห็นได้ว่าโดยปกติแล้วบัสไซเคิลนี้จะใช้ช่วงเวลาเท่ากับช่วงเวลาของคล็อกจำนวน 4 ลูก เช่นเดียวกับบัสไซเคิลในการอ่าน/เขียนข้อมูลลงในหน่วยความจำ แต่ภายใน IBM/PC นั้นจะเพิ่มช่วงเวลา (Tw) ในบัสไซเคิลนี้ขึ้นอีก 1 ลูก ทำให้ช่วงเวลาในบัสไซเคิลเพิ่มขึ้นเป็น 1.05 usec. โดย Tw นี้จะถูกเพิ่มเข้าไปในระหว่างช่วงต่อของคล็อก T3 และ T4 เพื่อให้พอร์ท I/O ซึ่งปกติมักจะมีความเร็วในการทำงานต่ำ สามารถที่จะส่งข้อมูลออกมาบนบัสข้อมูลได้ทัน อย่างไรก็ตามในกรณีที่เรากำลังจะเพิ่มช่วงเวลาในบัสไซเคิลนี้ขึ้นอีก (เพิ่มจำนวน Tw) ก็สามารถทำได้โดยการป้อนลอจิก "0" ให้กับขา I/O CHARDY บนสล๊อตของ IBM/PC

บัสไซเคิลในการเขียนข้อมูลลงบนพอร์ท

ในขณะที่ 8088 เอ็ทซีคิวท์ชุดคำสั่ง OUT เช่น OUT DATA, ₈₆ ซึ่งเป็นชุดคำสั่งที่ให้ 8088 ทำการเขียนข้อมูลลงบนพอร์ทที่กำหนดในส่วนของโอเปอเรชั่นนั้น 8088 จะสร้างบัสไซเคิลในการเขียนข้อมูลบนพอร์ท เพื่อให้พอร์ทที่ถูกกำหนดทำการรับข้อมูลที่อยู่บนบัสข้อมูล

สำหรับขบวนการของสัญญาณต่าง ๆ ในบัสไซเคิลนี้จะแสดงดังรูปที่ 2.3.2



รูปที่ 2.3.2 บัสไซเคิลของการเขียนข้อมูลลงบนพอร์ต I/O

จากรูป 2.3.2 บัสไซเคิลนี้จะเริ่มต้นในช่วงของคล็อก T1 ซึ่งเป็นช่วงเวลาที่มีสัญญาณ ALE แอคทีฟ (ลอจิก "1") สัญญาณ ALE นี้จะถูกใช้เพื่อแสดงให้อุปกรณ์ที่ทำงานร่วมกับ 8088 ทราบว่าข้อมูลที่อยู่บนบัสแอดเดรสในช่วงขอบข้างของสัญญาณ ALE นั้นเป็นแอดเดรสของพอร์ตที่ 8088 ต้องการจะติดต่อกับ (ในที่นี้คือแอดเดรสของพอร์ตที่ 8088 ต้องการส่งข้อมูลให้) สำหรับเส้นแอดเดรสที่ใช้ในบัสไซเคิลนี้จะมีจำนวน 16 เส้นเท่ากับในกรณีของบัสไซเคิลในการอ่านข้อมูลจากพอร์ต คือใช้เส้นแอดเดรส A0-A15 ในการอ้างแอดเดรสของพอร์ตนั่นเอง

หลังจากนั้นในช่วงคล็อก T2 สัญญาณ LOW จะแอคทีฟ (ลอจิก "0") ซึ่งเป็นการแสดงให้อุปกรณ์ที่ทำงานร่วมกับ 8088 ทราบว่าบัสไซเคิลนี้เป็นบัสไซเคิลในการเขียนข้อมูลลงบนพอร์ต (I/O-Port Write Bus Cycle) จากนั้น 8088 จะทำการส่งข้อมูลที่ต้องการจะส่งให้กับพอร์ตที่กำหนดนั้นออกมาบนบัสข้อมูล ในช่วงของคล็อก T4 สัญญาณ LOW จะถูกปรับให้เป็นลอจิก "1" และจะสิ้นสุดการทำงานในบัสไซเคิลเมื่อสิ้นสุดช่วงเวลาของคล็อก T4

สำหรับในกรณีของบัสไซเคิลนี้ IBM/PC ก็จะมีการเพิ่ม Tw เข้าไประหว่างช่วงต่อของคล็อก T3 และ T4 เช่นเดียวกับกรณีของบัสไซเคิลในการอ่านข้อมูลจากพอร์ตเพื่อให้พอร์ต I/O สามารถที่จะทำงานในบัสไซเคิลนี้ได้ทัน อย่างไรก็ตามถ้าต้องการจะเพิ่มช่วงเวลาในบัสไซเคิลนี้ขึ้นอีก ก็สามารถทำได้โดยการป้อนลอจิก

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ การนำเอกสารนี้ไปเผยแพร่โดยไม่ได้รับอนุญาตถือว่าผิดกฎหมาย
 ไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นที่พิมพ์เห็นเป็นฉบับนี้ให้ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บัลไซเคิลที่สร้างขึ้นโดย DMA-Controller

สำหรับบัลไซเคิลที่จะกล่าวถึงต่อไปนี้จะแตกต่างจากบัลไซเคิลที่ได้กล่าวถึงในหัวข้อที่ผ่านมา เนื่องจากบัลไซเคิลที่จะกล่าวถึงนี้เป็นบัลไซเคิลที่ถูกรสร้างขึ้นโดย DMA-Controller แทนที่จะถูกสร้างขึ้นโดย 8088 กล่าวคือในช่วงเวลาของบัลไซเคิลเหล่านี้ DMA-Controller จะทำการควบคุมบัลต่าง ๆ ของระบบแทน 8088 (ในช่วงเวลานี้ 8088 จะทำให้บัลแอดเดรส, ข้อมูล และบัลควบคุมบางเส้นมีสถานะ High Impedance)

ในหัวข้อนี้จะกล่าวถึงเฉพาะส่วนที่เกี่ยวข้องกับสัญญาณต่าง ๆ ในบัลไซเคิลในการเขียนข้อมูลลงในหน่วยความจำ, บัลไซเคิลในการอ่านข้อมูลจากหน่วยความจำ และบัลไซเคิลในการรีเฟรชหน่วยความจำโดยใช้ขบวนการ DMA เท่านั้น สำหรับการทำงานในขบวนการ DMA และการใช้งาน DMA-Controller นั้นจะกล่าวถึงโดยละเอียดในบทที่ 7


สำหรับการขอใช้ขบวนการ DMA ของพอร์ตหรืออุปกรณ์ภายนอกนั้น สามารถที่จะทำได้โดยการป้อนสัญญาณลอจิก "1" (High) เข้าที่ขา DRQ2 หรือ DRQ3 ที่อยู่บนสล๊อตของ IBM/PC ซึ่งหลังจากที่ DMA-Controller ได้รับสัญญาณนี้แล้วก็จะตอบรับโดยการทำให้สัญญาณ AEN แอคทีฟ (ลอจิก "1") จากนั้น DMA Controller จะทำให้สัญญาณ DACK1, DACK2 หรือ DACK3 แอคทีฟ ซึ่งสัญญาณใดจะแอคทีฟนั้นขึ้นอยู่กับแผนผังของสัญญาณที่ขอ DMA เช่นกรณีที่อยู่อุปกรณ์ภายนอกขอ DMA โดยผ่านทาง DRQ1 DMA-Controller ก็จะต้องตอบรับโดยการทำให้ DACK1 แอคทีฟ เป็นต้น เมื่อสัญญาณ AEN และ DACK นี้แอคทีฟก็จะเป็นการแสดงให้อุปกรณ์ภายนอกที่ทำการขอ DMA ทราบว่าบัลไซเคิลของระบบในขณะนั้นเป็นบัลไซเคิลที่ DMA-Controller สร้างขึ้นเพื่อตอบสนองต่อการขอ DMA จากนั้นอุปกรณ์ภายนอกก็สามารถรับ หรือ ส่งข้อมูลให้กับหน่วยความจำได้โดยขึ้นกับบัลไซเคิลที่ DMA-Controller สร้างขึ้น

บัลไซเคิลในการเขียนข้อมูลลงในหน่วยความจำโดยใช้ DMA

บัลไซเคิลนี้ DMA-Controller จะสร้างขึ้นเพื่อให้อุปกรณ์ภายนอก (พอร์ต) การขอใช้ขบวนการ DMA นั้น สามารถที่จะนำเอาข้อมูลไปเก็บในหน่วยความจำได้โดยตรง (คือไม่ต้องผ่านทาง 8088)

สำหรับขบวนการของสัญญาณที่เกิดขึ้นในบัลไซเคิลนี้ สามารถที่จะแสดงได้ดังรูปที่ 2.3.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.3.3 บัสไซเคิลของขบวนการ DMA ในการเขียนข้อมูลลงในหน่วยความจำ

จากรูป 2.3.3 สัญญาณคล็อกที่ป้อนให้กับ DMA-Controller นั้นจะถูกร่างขึ้นมาจากสัญญาณคล็อกที่ป้อนให้กับ 8088 สำหรับสัญญาณที่ใช้แทนคล็อกที่ป้อนให้กับ DMA-Controller จะแตกต่างจากสัญญาณที่ใช้กับคล็อก 8088 ทั้งนี้เพื่อให้ทราบว่าบัสไซเคิลที่กล่าวถึงนั้น เป็นบัสไซเคิลที่สร้างขึ้นโดย 8088 หรือ DMA-Controller โดยสัญญาณ "T" จะใช้กับคล็อกในบัสไซเคิลของ 8088 ส่วนสัญญาณ "S" จะใช้กับคล็อกในบัสไซเคิลของ DMA-Controller

ในขณะที่ DMA-Controller ไม่ได้ทำการตอบสนองต่อการขอ DMA และยังไม่มีขอ DMA จากอุปกรณ์ภายนอกนั้น DMA-Controller จะทำงานอยู่ในสถานะ "Idle" (สถานะนี้จะ เป็นช่วงที่แทนด้วยคล็อก S1) ซึ่งในสถานะนี้ DMA-Controller จะคอยตรวจสอบว่ามีการขอ DMA จากอุปกรณ์ภายนอกหรือไม่ ถ้าหากพบว่ามีขอ DMA-Controller ก็ส่งสัญญาณให้กับ 8088 เพื่อขอใช้บัส (ในทางปฏิบัติ IBM/PC จะออกแบบให้สัญญาณขอใช้บัสนี้ถูกส่งให้กับวงจรสร้าง WAIT State แทนที่จะส่งให้กับ 8088 โดยตรง; จะกล่าวโดยละเอียดในบทที่ 7 "การจัด DMA ของระบบ" และจะเข้าสู่สถานะของคล็อก S0 ซึ่งเป็นสถานะที่ DMA-Controller คอยตรวจสอบสัญญาณตอบรับ

จากการขอใช้บัสหรือ HLDA (Hold Acknowledge) สัญญาณนี้จะไม่ปรากฏบนบัสของอุปกรณ์ (ไม่ว่า IBM/PC) ทั้งนี้จากนั้นเมื่อ DMA-Controller ได้รับสัญญาณ HLDA ก็จะนำเข้าสู่สถานะไปใช้

คล็อก S1 (ในกรณีที่ DMA-Controller ยังไม่ได้รับสัญญาณ HLDA ก็ยังคงอยู่ในสภาวะ S0 ต่อไปดังนั้นสภาวะ S0 นั้นอาจจะมีช่วงเวลามากกว่าช่วงเวลาของคล็อก 1 ลูกก็ได้)

เมื่อเข้าสู่สภาวะของคล็อก S1 DMA-Controller ก็จะทำให้สัญญาณ AEN แอคทีฟ (ลอจิก "1") จากนั้น DMA-Controller ก็จะส่งทำให้สัญญาณ DACK ของชนแนลที่ขอ DMA นั้นแอคทีฟตาม โดยที่สัญญาณ AEN และ DACK นี้จะแอคทีฟจนสิ้นสุดขบวนการในบัสไซเคิล ในช่วงของคล็อก S2 DMA-Controller และ วงจรที่ทำงานร่วมกับ DMA-Controller ก็จะส่งค่าแอดเดรสของหน่วยความจำที่ต้องการใช้ในการเก็บข้อมูลจากอุปกรณ์ภายนอกที่ขอ DMA ออกมาบนบัสแอดเดรส หลังจากนั้นสัญญาณ IOR ก็จะแอคทีฟ (ลอจิก "0") เพื่อให้อุปกรณ์ภายนอกทำการขอ DMA นั้นส่งข้อมูลออกมาบนบัสข้อมูล จากนั้นสัญญาณ MEMW ก็จะถูกทำให้แอคทีฟตาม เพื่อให้หน่วยความจำที่มีแอดเดรสตรงกับค่าแอดเดรสที่ DMA-Controller ส่งออกมาบนบัสแอดเดรสนั้น ทำการอ่านข้อมูลบนบัสข้อมูลไปเก็บไว้ สำหรับในช่วงเวลาของคล็อก S4 สัญญาณ IOR และ MEMW ถูกปรับให้กลับเป็นลอจิก "1" อีกครั้ง

สิ่งสำคัญสิ่งหนึ่งที่ต้องคำนึงถึงในการออกแบบวงจรอินเทอร์เฟซ (Interface) ที่ใช้ขบวนการ DMA ก็คือ บัสข้อมูลที่ใช้เชื่อมระหว่างหน่วยความจำบน IBM/PC กับวงจรอินเทอร์เฟซที่เราออกแบบนั้นจะไม่มีบัฟเฟอร์ (Buffer) คั่นอยู่ ดังนั้นวงจรอินเทอร์เฟซที่เราออกแบบจะต้องสามารถแลทช์ (Latch) ข้อมูลที่ส่งออกมาบนบัสข้อมูลไว้ได้จนกว่าหน่วยความจำจะทำการอ่านข้อมูลนั้นไปเก็บไว้ได้

จะเห็นได้ว่า ภายในแต่ละบัสไซเคิลนั้นจะใช้เวลาเท่ากับช่วงเวลาของคล็อก ประมาณ 5 ลูก (ในที่นี้สมมติให้สภาวะ S0 ใช้คล็อกเพียงลูกเดียว) คือ S0-S4 ดังนั้นใน 1 บัสไซเคิลจะใช้ช่วงเวลาประมาณ 5×210 nanosec. หรือ 1.05 usec. แต่สำหรับใน IBM/PC นั้นจะเพิ่ม Wait State (Sw) ไว้ระหว่างคล็อก S3 และ S4 ด้วย เพื่อให้อุปกรณ์ภายนอกสามารถส่งข้อมูลออกมาได้ทัน ดังนั้นใน 1 บัสไซเคิลจึงประกอบด้วยคล็อกประมาณ 6 ลูก คือ S0-S3, Sw และ S4 หรือ ประมาณ 6×210 nanosec. หรือประมาณ 1.26 usec. (สำหรับการเพิ่มสภาวะ Wait ในบัสไซเคิลเพิ่มสภาวะ Wait ในบัสไซเคิลนี้จะกล่าวถึงโดยละเอียดในบทที่ 10)


บัสไซเคิลในการอ่านข้อมูลจากหน่วยความจำโดยใช้ DMA

บัสไซเคิลนี้ DMA-Controller จะสร้างขึ้นเพื่อให้อุปกรณ์ภายนอก (พอร์ต)

ที่ขอใช้ขบวนการ DMA สามารถที่จะอ่านข้อมูลจากหน่วยความจำได้โดยตรงใช้ประโยชน์ด้านการค้า
หลังจากเริ่มต้นบัสไซเคิลนี้ (สภาวะ "S0") และ 8088 ตอบรับการขอใช้บัสไปใช้
ไม่ว่ากรณีใดๆ ทั้งสิ้น

(HLDA) แล้ว DMA-Controller ก็ จะ เริ่ม เข้า สู่ สภาวะ ของ คล็อก S1 โดยการ ทำให้ สัญญาณ AEN แอคทีฟ (ลอจิก "1" สัญญาณนี้จะ แอคทีฟ จน สิ้น สิบ ไซเคิล) และ DMA-Controller จะ ส่ง แอดเดรส ของ หน่วย ความ จำ ที่ อุปกรณ์ ภายนอก ต้องการ อ่าน ข้อมูล ออก มา บน บัส แอดเดรส (ค่า แอดเดรส นี้ สามารถ กำหนด ได้ ใน ระหว่าง โปรแกรม ลัง งาน DMA-Controller; ขอให้ ดู รายละเอียด ใน บท ที่ 7 "การ จัด DMA ของ ระบบ") จากนั้น สัญญาณ MEMR จะ ถูก ทำให้ แอคทีฟ (ลอจิก "0") เพื่อให้ หน่วย ความ จำ ที่ แอดเดรส ตรง กับ ค่า แอดเดรส ที่ อยู่ บน บัส แอดเดรส นั้น ส่ง ข้อมูล ออก มา บน บัส ข้อมูล หลังจากนั้น DMA-Controller จะ ทำให้ สัญญาณ LOW แอคทีฟ ตาม เพื่อให้ อุปกรณ์ ภายนอก ทำ การ อ่าน ข้อมูล ที่ อยู่ บน บัส ข้อมูล สำหรับ ใน บัส ไซเคิล นี้ จะ ใช้ ช่วง เวลา เท่า กับ บัส ไซเคิล ใน หัว ข้อ ที่ ผ่าน มา คือ จะ ใช้ ช่วง เวลา เท่า กับ ช่วง เวลา ของ คล็อก 6 ลูก คือ S0-S3, S_w และ S4 (สมมติ ให้ สภาวะ S0 ใช้ คล็อก เพียง ลูก เดียว) หรือ ใช้ เวลา ประมาณ 6x210 nanosec. หรือ 1.26 usec.

สำหรับ ไตอะแกรม เวลา ของ สัญญาณ ต่าง ๆ ใน บัส ไซเคิล ของ การ อ่าน ข้อมูล จาก หน่วย ความ จำ นั้น จะ แสดง ใน รูป 2.3.4



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 2.3.4 ไตอะแกรมเวลาของขบวนการ DMA ในการอ่านข้อมูลจากหน่วยความจำ

บัลไซเคิลในการรีเฟรชหน่วยความจำโดยใช้ DMA

ภายในระบบที่ใช้หน่วยความจำ RAM ที่เป็นหน่วยความจำประเภทไดนามิค RAM (Dynamic Ram) หรือ DRAM นั้นจำเป็นต้องใช้วงจรที่ทำหน้าที่ในการรีเฟรช (Refresh) หน่วยความจำในทุกช่วงเวลาหนึ่งภายใน IBM/PC ซึ่งในหน่วยความจำประเภท DRAM ก็จะต้องทำการรีเฟรชหน่วยความจำเหล่านี้เช่นกัน โดยจะใช้วงจรที่ทำการขอ DMA ผ่านทาง DRQ0 (ภายใน IBM/PC จะใช้ DRQ0 ซึ่งมีลำดับความสำคัญในการขอ DMA สูงสุดในขบวนการรีเฟรชหน่วยความจำส่วนวงจรภายนอกจะขอ DMA ได้โดยผ่านทาง DRQ1-DRQ3 เท่านั้น) ในช่วงเวลาทุก 72 คล็อกหรือทุก $72 \times 210 \text{ nanosec.}$ หรือ 15.12 usec. สำหรับบัลไซเคิลที่ใช้ขบวนการรีเฟรชนี้ จะเป็นบัลไซเคิลในการอ่านข้อมูลจากหน่วยความจำโดยใช้ DMA โดยที่ DMA-Controller จะถูกโปรแกรมให้เพิ่มค่าแอดเดรสของหน่วยความจำที่ส่งออกมาบนบัลแอดเดรสขึ้นหนึ่ง ในทุก ๆ บัลไซเคิลที่ใช้ในขบวนการรีเฟรช ซึ่งก็คือทุกบัลไซเคิลที่ตอบสนองต่อการขอ DMA ที่ผ่านทาง DRQ0 นั้นเอง ด้วยวิธีการเช่นนี้ก็จะทำให้หน่วยความจำเป็น DRAM บน IBM/PC นั้น ถูกรีเฟรชได้อย่างต่อเนื่องในช่วงเวลาทุก 72 คล็อก อย่างไรก็ตามเนื่องจากการรีเฟรชหน่วยความจำนี้เราไม่ต้องการที่จะอ่านข้อมูลใด ๆ จากหน่วยความจำ ดังนั้นจึงไม่จำเป็นต้องสร้าง Wait State หรือ 5 พับในบัลไซเคิลนี้ทำให้ภายในบัลไซเคิลนี้ใช้เวลาเท่ากับช่วงเวลาของคล็อก 5 ลูก คือ 50-54 หรือ 14.05 usec. เท่านั้น ดังนั้นจึงสรุปได้ว่าการทำงานของระบบในทุก ๆ 72 คล็อกจะต้องใช้ช่วงเวลาของคล็อก 5 ลูกในการรีเฟรชหน่วยความจำซึ่งก็คือต้องใช้เวลาในการรีเฟรชหน่วยความจำประมาณ 7% ของเวลาทำงานทั้งหมด

2.4 การสร้าง Wait State

ในการออกแบบระบบที่เชื่อมต่อกับเครื่องคอมพิวเตอร์นั้น เรามักจะพบปัญหาเกี่ยวกับความเร็วในการทำงานของวงจรรีจิสเตอร์เฟส ซึ่งโดยทั่วไปจะช้ากว่าการทำงานของเครื่องคอมพิวเตอร์ สำหรับใน IBM/PC ก็เช่นกันวงจรรีจิสเตอร์เฟสที่สร้างขึ้นอาจจะทำงานได้ช้าเกินกว่าที่จะตอบสนองต่อบัสไซเคิลต่าง ๆ IBM/PC ได้ ด้วยเหตุนี้ภายใน IBM/PC จึงถูกออกแบบให้มีสัญญาณอินพุทเพื่อให้วงจรหรืออุปกรณ์ภายนอกที่ทำงานช้าเกินกว่าจะตอบสนองต่อบัสไซเคิลบน IBM/PC ได้นั้นใช้ในการหน่วงเวลาในบัสไซเคิลให้ช้าลง สำหรับสัญญาณอินพุทดังกล่าวนี้ คือ สัญญาณ "READY" (หรือ I/O CHRDY) ซึ่งจะถูกต่อออกมาบนขาของสล็อตของ IBM/PC ด้วย


การสร้าง Wait State ในบัสไซเคิลของ 8088

จากที่ได้กล่าวถึงในบทต่าง ๆ เหล่านี้ จะเห็นได้ว่าโดยทั่วไปในแต่ละบัสไซเคิลของ 8088 จะใช้ช่วงเวลานานเท่ากับช่วงเวลาของคล็อก 4 ลุก คือ T₁, T₂ T₃ และ T₄ แต่สำหรับใน IBM/PC จะทำการเพิ่มจำนวนสล็อตในบางบัสไซเคิลขึ้นอีก 1 ลุก ซึ่งคล็อกที่เพิ่มเข้าไปนี้มีชื่อว่า T_w ทำให้ในบางบัสไซเคิลมีช่วงเวลานานเท่ากับช่วงเวลาของคล็อก 5 ลุก ทั้งนี้ก็เพื่อหน่วงเวลาในบัสไซเคิลให้วงจรรีจิสเตอร์เฟสสามารถทำงานตอบสนองต่อบัสไซเคิลเหล่านี้ได้ทัน สำหรับในหัวข้อนี้จะได้กล่าวถึงวิธีการสร้าง Wait State (ในบทนี้คือ T_w) ในบัสไซเคิลที่เกี่ยวกับการอ่าน/เขียนข้อมูลในหน่วยความจำ และ ในบัสไซเคิลที่เกี่ยวกับการอ่าน/เขียนข้อมูลลงบนพอร์ท I/O ซึ่งมีวิธีการควบคุมสัญญาณ READY (I/O CHRDY) แตกต่างกัน

การสร้าง Wait state ในบัสไซเคิลที่เกี่ยวกับพอร์ท I/O

สำหรับในบัสไซเคิลที่เกี่ยวกับพอร์ท I/O นี้ โดยทั่วไปก็จะมีช่วงเวลาที่เท่ากับเวลาของบัสไซเคิลที่เกี่ยวกับหน่วยความจำ คือ ใช้เวลานานเท่ากับช่วงคล็อก 4 ลุก แต่วงจรรีจิสเตอร์เฟสภายใน IBM/PC จะทำการเพิ่มช่วงเวลาที่เกี่ยวกับพอร์ท I/O นี้ขึ้นอีก ซึ่งจะทำให้ช่วงเวลาที่เกี่ยวกับพอร์ท I/O นี้มีช่วงเวลานานเท่ากับช่วงเวลาของคล็อก 5 ลุกสำหรับคล็อกที่เพิ่มเข้าไปในบัสไซเคิลนี้ก็คือ Wait State หรือ T_w นั่นเอง ทั้งนี้เพื่อให้วงจรรีจิสเตอร์เฟสหรือพอร์ท I/O ต่าง ๆ สามารถตอบสนองต่อการทำงานในบัสไซเคิลนี้ได้ทัน อย่างไรก็ตามวงจรรีจิสเตอร์เฟสที่เราสร้างขึ้นนี้อาจจะยังไม่สามารถทำงานได้เร็วพอที่จะตอบสนองต่อการทำงานในบัสไซเคิลที่ถูกเพิ่ม Wait State เข้าไปนี้ได้ทัน


ดังนั้นใน IBM/PC จึงยังคงยอมให้วงจรภายนอกสามารถขอ Wait State เพิ่มขึ้นได้อีก โดยผ่านทางขา I/O CHRDY เช่นเดียวกับกรณีของบัสไซเคิลที่เกี่ยวกับหน่วยความจำ แต่ยังคงมีรายละเอียดปลีกย่อยบางประการในการขอ Wait State จากวงจรบนเมนบอร์ดของ IBM/PC กล่าวคือ ในขณะที่บัสไซเคิลที่เกี่ยวกับหน่วยความจำนั้น วงจรที่ทำการสร้าง Wait State จะทำการตรวจสอบสัญญาณ READY นี้ในช่วงเวลาขอบขาขึ้นของคล็อก T2 แต่ในบัสไซเคิลที่เกี่ยวกับพอร์ท I/O วงจรที่ทำการสร้าง Wait State จะตรวจสอบสัญญาณที่ใช้ในการขอ Wait State นั้น จะเหมือนกับบัสไซเคิลที่เกี่ยวกับหน่วยความจำ ดังแสดงในรูปที่ 2.4.1



รูปที่ 2.4.1 โดยแกรมเวลาของ Wait State ในบัสไซเคิลของการอ่านหรือเขียนข้อมูลลงบนพอร์ท

จากโดยแกรมเวลาข้างต้นนั้น ถ้าต้องการเพิ่ม Tw เข้าไปในบัสไซเคิล (จากเดิมที่มี Tw อยู่แล้ว 1 ลูก) เราจะทำให้ระดับลอจิกของสัญญาณ READY เป็น "0" เป็นเวลา 60 nanosec. ก่อนช่วงเวลาขอบขาขึ้นของคล็อก T3 ของบัสไซเคิลที่เกี่ยวกับพอร์ท I/O และ ถ้าไม่ต้องการให้มี Tw ใดๆเกิดขึ้นอีก ก็จะต้องทำให้ระดับลอจิกของสัญญาณ READY เป็น "1" เป็นเวลา 75 nanosec. ก่อนช่วง

เวลาขอบขาขึ้นของคล็อก หรือกับ T3 ซึ่งขาของบัสไซเคิลที่เกี่ยวกับพอร์ท I/O ใช้สำหรับตัว
 ไม่อย่างวงจรที่ใช้ในการขอ Wait State จากวงจรบนเมนบอร์ดนั้นจะแสดงในรูปที่ 2.4.3



รูปที่ 2.4.3 วงจรสร้าง Wait State ในบัสไซเคิลของการอ่านหรือเขียนข้อมูลลงบนพอร์ท

จากตัวอย่างวงจรข้างต้นนั้น จะเป็นวงจรที่สามารถใช้ในการขอให่วงจรบนเมนบอร์ดทำการสร้าง Wait State ในบัสไซเคิลของการอ่าน/เขียนข้อมูลลงบนพอร์ท I/O ได้ตั้งแต่ 1-5 ลุก สำหรับการทำงานของวงจรมีคล้ายกับในวงจรที่ใช้สำหรับการขอ Wait state ในบัสไซเคิลที่เกี่ยวกับหน่วยความจำ กล่าวคือ วงจรในส่วนที่ทำการตีโค้ดแอดเดรสจะทำหน้าที่ในการกำหนดบล็อกแอดเดรสของพอร์ท I/O ที่ต้องการจะให้วงจรบนเมนบอร์ดสร้าง Wait state ขึ้น โดยวงจรในส่วนนี้จะสร้างสัญญาณตีโค้ดส่งให้กับวงจรในส่วนอื่น ๆ เมื่อเกิดบัสไซเคิลของการอ่าน/เขียนข้อมูลลงบนพอร์ท I/O ที่อ้างถึงแอดเดรสของพอร์ทที่อยู่ในบล็อกแอดเดรสของพอร์ท I/O ที่กำหนด

หลังจากที่สัญญาณตีโค้ดถูกสร้างขึ้นแล้ว จะถูกส่งไปยังอินพุตที่ขา B (ขา 2) ของ 74LS74 และสัญญาณนี้จะถูกส่งไปยังเอาต์พุตที่ขา Q ของ 74LS74 เมื่อสัญญาณ IOR หรือ

LOW แอคทีฟ (ลอจิก "0") เอาท์พุทขา Q นั้นจะถูกส่งผ่าน Inverter ไปยังขา I/O CHRDY บนสล็อตของ IBM/PC เพื่อขอให้วงจรมอนิเตอร์สร้าง Wait State ขึ้นในบัสไซเคิลนั้น ๆ นอกจากนี้เอาท์พุทที่ขา Q ยังถูกนำไปใช้ในวงจร Shift Register ซึ่งสร้างขึ้นจาก 74LS74 เพื่อกำหนด Tw ที่ต้องการเพิ่มเข้าไปในบัสไซเคิล ซึ่งเราสามารถจะกำหนดจำนวน Tw นี้ได้ โดยการเลือกเชื่อมต่อเอาท์พุท Q2, Q3, ..., หรือ Q6 กับอินพุทของเกต NOR สำหรับในกรณีของบัสไซเคิลที่เกี่ยวกับพอร์ท I/O นี้ จะเห็นได้ว่าเราไม่สามารถจะใช้เอาท์พุท Q1 ของ 74LS74 ได้ ทั้งนี้ก็เพราะ Tw ลูกรากนั้นถูกสร้างขึ้นโดยวงจรมอนิเตอร์ของ IBM/PC แล้ว ดังนั้นการเลือกเชื่อมต่อ Q2 กับอินพุทของเกต NOR จะเป็นการสร้าง Tw ขึ้นเพียง 1 ลูกราก (เมื่อรวมกับ Tw ที่วงจรมอนิเตอร์สร้างขึ้นจึงจะเป็น 2 ลูกราก) แต่ถ้าเลือกเชื่อมต่อ Q3, Q4, Q5 กับอินพุทของเกต NOR ก็จะเป็นการเพิ่ม Tw ขึ้นอีก 2, 3, 4 หรือ 5 ลูกรากตามลำดับ

จากวงจรข้างต้นเป็นตัวอย่างวงจรที่ทำการขอ Wait state ทั้งในกรณีของบัสไซเคิลที่ทำการอ่านและบัสไซเคิลที่ทำการเขียนข้อมูลลงบนพอร์ท I/O ที่มีแอดเดรสอยู่ในบล็อกแอดเดรสที่เรากำหนดไว้ แต่ถ้าเราต้องการวงจรที่ทำการขอ Wait state เฉพาะในกรณีของบัสไซเคิลที่ทำการอ่านข้อมูลจากพอร์ท I/O เราก็สามารถจะทำได้โดยการนำเอาเกต NAND ที่ขา CLK ของ 74LS74 ออกและนำเอาเฉพาะสัญญาณ IOR เพียงสัญญาณเดียวต่อผ่าน Inverter เข้ากับขา CLK ของ 74LS74 แทน และถ้าต้องการวงจรที่ทำการขอ Wait state เฉพาะในกรณีของบัสไซเคิลที่ทำการเขียนข้อมูลลงบนพอร์ท I/O เราก็สามารถจะทำได้โดยการนำเอาเกต NAND ที่ขา CLK ของ 74LS74 ออก และนำเอาเฉพาะสัญญาณ LOW เพียงสัญญาณเดียวต่อผ่าน Inverter เข้ากับขา CLK ของ 74LS74 แทน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 สถาปัตยกรรมของ 8088

ไมโครโปรเซสเซอร์เบอร์ 8088 เป็นไมโครโปรเซสเซอร์ที่มีการทำงานคล้ายกับไมโครโปรเซสเซอร์เบอร์ 8086 คือเป็นไมโครโปรเซสเซอร์ที่มีการประมวลผลภายในแบบ 16 บิตเหมือนกัน แต่ต่างกันที่บัสข้อมูลที่ใช้เชื่อมต่อกับวงจรรายนอก คือ 8086 จะมีขนาด 16 บิต ส่วน 8088 จะมีขนาด 8 บิต ด้วยเหตุนี้ทำให้ 8086 สามารถทำงานได้เร็วกว่า 8088 (ที่ความถี่คล็อกเดียวกัน) เพราะ 8086 สามารถทำงานได้เร็วกว่า 8088 ต้องอ่านถึง 2 ครั้งจึงจะได้ข้อมูลครบทั้ง 16 บิต

สำหรับบัสแอดเดรสของ 8088 จะมีขนาด 20 บิต คือ A0-A19 ซึ่งจะทำให้ 8088 สามารถอ้างแอดเดรสของหน่วยความจำโดยตรงได้ถึง 1Mbyte แต่สำหรับการอ้างแอดเดรสของพอร์ท 1/0 8088 จะใช้แอดเดรสเพียง 16 บิต ซึ่งทำให้ 8088 สามารถอ้างแอดเดรสของพอร์ท 1/0 ได้เพียง 64K พอร์ทเท่านั้น และเนื่องจาก การที่ 8088 สามารถอ้างแอดเดรสขนาด 20 บิตในการอ้างแอดเดรสของหน่วยความจำ ซึ่งทำให้ไม่สะดวกและเปลืองเนื้อที่ในการเขียนโปรแกรม ดังนั้น 8088 จึงทำการแบ่งแอดเดรสออกเป็นแอดเดรสเซกเมนต์ (Segment Address) และ แอดเดรสออฟเซต (Offset Address) ซึ่งจะช่วยลดความยุ่งยากต่าง ๆ ลงได้ (จะกล่าวถึงโดยละเอียดในหัวข้อ "การแบ่งแอดเดรสของ 8088")

โหมดการทำงานของ 8088 จะแบ่งออกเป็น 2 โหมด คือโหมด Minimum และโหมด Maximum ซึ่งในโหมด Minimum นั้น 8088 จะจัดเตรียมสัญญาณควบคุมต่าง ๆ ที่จำเป็นจะต้องใช้เช่น M/10 WR RD ฯลฯ ไว้เรียบร้อยแล้ว ในขณะที่โหมด Maximum นั้นเราจะต้องใช้ 8288 Bus Controller เข้าช่วยในการถอดรหัสของสัญญาณควบคุมต่าง ๆ เหล่านี้ด้วย แต่ในโหมด Maximum จะมีข้อดีกว่าในโหมด Maximum อยู่คือ สามารถที่จะใช้งาน 8088 ร่วมกับ Coprocessor อื่น ๆ เช่น 8087 Math-Coprocessor ได้


การจัดอินเทอร์รัพของ 8088 จะมีลักษณะคล้ายกับไมโครโปรเซสเซอร์เบอร์อื่น ๆ คือ แบ่งออกเป็น Non-Maskable Interrupt และ Maskable Interrupt ส่วนในกรณีที่จำเป็นต้องใช้การอินเทอร์รัพนี้มากกว่า 1 ตัวแล้ว ก็สามารถจะใช้ชิพพอร์ทเบอร์ 8259A Interrupt Controller เข้าช่วยในการจัดอินเทอร์รัพท์ของระบบได้

นอกจากนี้ 8088 ยังมีฟังก์ชันการทำงานอื่น ๆ อีก เช่น การจัดการ DMA สำหรับงานการคำนวณอื่น ๆ ซึ่งเราสามารถจะใช้ชิพพอร์ทเบอร์ 8237A-5 เข้าช่วยในการทำขบวนการนำไปใช้

DMA ได้ การ wait เพื่อรออุปกรณ์อื่น ที่ไม่สามารถทำงานตอบสนองต่อบัสไซเคิลของ 8088 ได้ทันทีในภายหลัง ส่วนในบทนี้จะกล่าวถึงแต่เฉพาะส่วนที่เกี่ยวกับ 8088 โดยตรงเท่านั้น

การจัดเรียงและหน้าที่ของขาต่าง ๆ ใน 8088

ในการที่จะศึกษาถึงการใช้งานไมโครโปรเซสเซอร์เบอร์ 8088 หรือการเชื่อมต่ออุปกรณ์ต่าง ๆ กับระบบคอมพิวเตอร์ที่ใช้ไมโครโปรเซสเซอร์เบอร์นั้น เราจำเป็นต้องศึกษาถึงหน้าที่ของขาต่าง ๆ ใน 8088 เสียก่อน ซึ่งในรูป 2.5.1 จะแสดงถึงการจัดเรียงขาและหน้าที่ของขาต่าง ๆ ใน 8088



รูปที่ 2.5.1 การจัดเรียงและหน้าที่ของขาต่าง ๆ ใน 8088

จากรูปที่ 2.5.1 จะเห็นว่า 8088 นั้นมีโหมดการทำงานอยู่ 2 โหมด คือโหมด Minimum (MN) และโหมด Maximum (MX) ด้วยเหตุนี้จึงทำให้ขาบางขาของ 8088 มีหน้าที่การทำงานมากกว่า 1 หน้าที่เช่น ขา 25 ของ 8088 จะทำหน้าที่เป็นขา ALE ในโหมด Minimum และเป็นขา Q50 ในโหมด Maximum เป็นต้น ซึ่งการที่จะกำหนดให้ 8088 ทำงานในโหมดใดนั้น เราสามารถจะกำหนดได้ โดย

1. บั๊นลอจิก "1" ให้กับขา ALE (ขา 25) ในกรณีที่ต้องการให้ 8088 ทำงานในโหมด Minimum ปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. บัสนอจิก "0" ให้กับขา MN/MX ในกรณีที่ต้องการให้ 8088 ทำงานในโหมด Maximum

สำหรับการทำงานในโหมด Minimum นั้น หน้าที่ขอขาต่าง ๆ ใน 8088 จะเหมือนกับใน 8085 ซึ่งจะทำให้เราสามารถใช้นิพจน์พอร์ต (Chip Support) ต่าง ๆ ของ 8085 ได้ทันที และข้อดีอีกประการหนึ่งของการทำงานในโหมดนี้ของ 8088 ก็คือเราไม่จำเป็นต้องใช้ IC ที่ทำหน้าที่ในการควบคุมบัสหรือ Bus Controller (ในที่นี้คือ 8288) ร่วมกับ 8088 เนื่องจากในโหมดนี้ 8088 จะสร้างสัญญาณที่ใช้ในการติดต่อกับวงจรรายนอกไว้ครบถ้วนอยู่แล้ว อย่างไรก็ตามถึงแม้การใช้งาน 8088 ในโหมด Minimum จะสามารถทำได้ง่ายและสะดวกกว่าในโหมด Maximum ก็ตาม แต่เนื่องจากในโหมด Minimum นี้ไม่มีบัลในส่วนของสถานะของ Queue Lock และส่วนที่เป็น Request/Grant ดังนั้นจึงทำให้ไม่สามารถใช้งานร่วมกับ Co-Processor เช่น 8087 ซึ่งเป็น Co-Processor ที่ช่วยในการคำนวณทางคณิตศาสตร์ของ 8088 ได้

ส่วนในโหมด Maximum นั้น สัญญาณควบคุมบางสัญญาณ เช่น IOW IOR หรือ ALE จะถูกเข้ารหัสไว้ ทั้งนี้เพื่อให้สามารถเพิ่มหน้าที่ให้กับขาต่าง ๆ ของ 8088 ได้อีก ซึ่งหน้าที่ที่ทำการเพิ่มให้กับขาของ 8088 นั้น จะทำให้เราสามารถใช้งาน Co-Processor ร่วมกับ 8088 ได้ ดังนั้นภายในโหมดนี้จึงจำเป็นต้องใช้ 8288 Bus Controller เข้าช่วยในการสร้าง (ถอดรหัส) สัญญาณต่าง ๆ เหล่านี้ด้วย

สำหรับการใช้งาน 8088 ใน IBM/PC นั้น จะทำการต่อขา MN/MX ลงกราวด์ไว้ ซึ่งจะเป็นการทำให้ 8088 ทำงานในโหมด Maximum ดังนั้นในระบบของ IBM/PC จึงสามารถที่จะใช้ Co-Processor เข้าช่วยในการทำงานได้ในส่วนต่อไปจะกล่าวถึงหน้าที่ต่าง ๆ ของ 8088

บัสนอแอดเดรสและบัสนข้อมูล

ADO-Ad7 (Address/Data Bus; ขา 16-9):

เส้นสัญญาณทั้ง 8 เส้นนี้ จะถูกใช้สำหรับส่งแอดเดรสหรือข้อมูลให้กับหน่วยความจำหรือวงจร I/O (Input /Output) ที่ทำงานร่วมกับ 8088 ซึ่งสัญญาณทั้ง 8 เส้นนี้ใช้หลักการของมัลติเพล็กซ์ กล่าวคือในช่วงเวลาของคล็อกกลุ่แรกในบัสไซเคิล (บัสไซเคิล คือ ช่วงของการส่งผ่านข้อมูลหนึ่ง ๆ ของ 8088 ; ดูรายละเอียดเกี่ยวกับไซเคิลต่าง ๆ ในบทที่ 5) 8088 จะใช้ขา ADO-AD7 นี้เป็นบัสนอแอดเดรสโดยจะส่งแอดเดรส

AO-A7 ออกมาที่ขา ADO-AD7 ส่วนในช่วงเวลา (ในบัสไซเคิลเดียวกัน) ที่ถัดจากคล็อกกลุ่แรกของบัสไซเคิล 8088 ก็จะใช้ขา ADO-AD7 นี้เป็นบัสนข้อมูล (Data Bus) เพื่อทำ

การส่งผ่านข้อมูลต่าง ๆ ระหว่างหน่วยความจำหรืออุปกรณ์ I/O กับ 8088

สัญญาณที่ขา ADO-AD7 นี้จะกลายเป็น High Impedance ในขณะที่ 8088 ตอบรับการขออินเทอร์รัพท์ (Interrupt Acknowledge) หรือในขณะที่ 8088 ตอบรับการไต่บัล (Hold Acknowledge) จากภายนอก

A8-A15 (Address Bus; ขา 8-2):

เส้นสัญญาณทั้ง 8 เส้นนี้จะถูกใช้สำหรับส่งแอดเดรสให้กับหน่วยความจำ หรือ วงจร I/O ซึ่ง 8088 จะส่งแอดเดรส A8-A15) ของหน่วยความจำหรือ I/O ที่ต้องการจะติดต่อกับ ออกมาในช่วงของคล็อกกลุ่กที่หนึ่งในแต่ละบัสไซเคิล และจะรักษาสถานะของแอดเดรสนี้ไว้จนสิ้นบัสไซเคิลนั้น

A 16/S3 (Address/Status; ขา 37)

ในช่วงเวลาของคล็อกกลุ่กที่หนึ่งในแต่ละบัสไซเคิล 8088 จะส่งแอดเดรส A17 ออกมาที่ขา 37 นี้ แต่ถ้าคำสั่งที่ 8088 กำลังทำงานอยู่นั้น เป็นคำสั่งที่เกี่ยวข้องกับ I/O (คือ ถ้า 8088 ต้องการจะติดต่อกับพอร์ท I/O เช่น คำสั่ง IN หรือ OUT 8088 ก็ จะปรับให้สถานะของขา 37 (ในช่วงเวลาของคล็อกกลุ่กที่หนึ่ง) ให้เป็นลอจิก "0" ส่วนในช่วงเวลาที่ถัดจากคล็อกกลุ่กแรกของบัสไซเคิลจนสิ้นสุดช่วงเวลาของบัสไซเคิลนั้น 8088 จะใช้เส้นสัญญาณนี้ร่วมกับ A17/S4 เพื่อแสดงว่ารีจิสเตอร์เซกเมนต์ (Segment Register) ไตที่ถูกใช้งานอยู่ในบัสไซเคิลนั้น

A17/S4 (Address/Status; ขา 37):

ในช่วงเวลาของคล็อกกลุ่กหนึ่งแต่ละไซเคิล 8088 จะส่งแอดเดรส A17 ออกมาที่ขา 37 นี้ แต่ถ้าคำสั่งที่ 8088 กำลังทำงานอยู่นั้น เป็นคำสั่งที่เกี่ยวข้องกับ I/O 8088 ก็ จะปรับให้สถานะของขา 37 เป็นลอจิก "0" ส่วนในช่วงเวลาที่ถัดจากคล็อกกลุ่กแรกของบัสไซเคิลจนสิ้นสุดช่วงเวลาของบัสไซเคิลนั้น 8088 จะใช้เส้นสัญญาณนี้ร่วมกับ A17/S4 เพื่อแสดงว่ารีจิสเตอร์เซกเมนต์ (Segment Register) ไตที่ถูกใช้งานอยู่ในบัสไซเคิลนั้น

A17/S4	A16/S3	Meaning
0	0	Extre Segment
0	1	Stack segment
1	0	Code segment or no segment
1	1	Data segment

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น มิใช่ผู้จัดทำให้มาเพื่อใช้เชิงพาณิชย์ในการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงที่มาของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับสัญญาณที่แสดงเชกเมสต์ที่ 8088 ใช้งานอยู่นี้ จะช่วยให้เราสามารถขยายจำนวนหน่วยความจำ สำหรับแต่ละรีจิสเตอร์เชกเมสต์ให้เป็น 1 Mbyte ได้ ซึ่งจะเป็นผลให้จำนวนของหน่วยความจำในระบบเพิ่มขึ้นเป็น 4 Mbyte

A18/S5(Address Status; ขา 36):

ในช่วงเวลาของคล็อกกลทที่หนึ่งในแต่ละบัสไซเคิล 8088 จะส่งแอดเดรส A18 ออกมาที่ขา A18 นี้ แต่ถ้าคำสั่งที่ 8088 กำลังทำงานอยู่นั้น เป็นคำสั่งที่เกี่ยวข้องกับ I/O 8088 ก็จะปรับในสถานะของขา A18 เป็นลอจิก "0" ส่วนในช่วงเวลาที่ถัดจากคล็อกกลทแรกของบัสไซเคิลจนสิ้นสุดช่วงเวลาของบัสไซเคิลนั้น 8088 จะใช้เส้นสัญญาณนี้ในการแสดงสถานะของแฟล็ก I (Interrupt Enable Flag)

A18/B5(Address Status; ขา 36):

ในช่วงเวลาของคล็อกกลทที่หนึ่งในแต่ละบัสไซเคิล 8088 จะส่งแอดเดรส A19 ออกมาที่ขา A19 นี้ แต่ถ้าคำสั่งที่ 8088 กำลังทำงานอยู่นั้น เป็นคำสั่งที่เกี่ยวข้องกับ I/O 8088 ก็จะปรับให้สถานะของขา A19 เป็นลอจิก "0" ส่วนในช่วงเวลาที่ถัดจากคล็อกกลทแรกของบัสไซเคิลจนสิ้นสุดช่วงเวลาของบัสไซเคิลนั้น ถ้า 8088 เป็นผู้ที่ควบคุม (ใช้งาน) บัสต่าง ๆ อยู่ก็จะให้เอาท์พุทที่ขา A19 เป็นลอจิก "0" แต่ถ้าเป็นช่วงที่ 8088 ทำการตอบรับการขอให้ บัส(Hold Acknowledge) 8088 ก็จะปรับให้เอาท์พุทที่ขา A19 อยู่ในสภาวะ High - Impedance

บัสควบคุมและแสดงสถานะ

สำหรับหน้าที่ต่าง ๆ ที่อยู่ในบัสควบคุมและแสดงสถานะนั้น จะแบ่งออกเป็น 2 กลุ่ม คือ กลุ่มที่กำหนดหน้าที่การทำงานไม่ขึ้นกับสถานะของลอจิกที่ขา MN/MX และกลุ่มที่หน้าที่การทำงานขึ้นอยู่กับสถานะของลอจิกที่ขา MN/MX

ในส่วนแรกนี้จะกล่าวถึงกลุ่มที่หน้าที่การทำงานไม่ขึ้นกับสถานะของลอจิกที่ขา MN/MX ของ 8088 ซึ่งจะประกอบไปด้วย:

Rd(Read; ขา 32) :

สัญญาณที่ขา RD จะเป็นลอจิก "0" ในช่วงเวลาที่ 8088 อ่านข้อมูลจากหน่วยความจำหรืออุปกรณ์ I/O โดยที่สถานะของขา S2-10/M (ขา 28) จะแสดงว่า 8088 ต้องการอ่านข้อมูลจากหน่วยความจำหรืออุปกรณ์ I/O ถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

READY (ขา 22) :

เป็นอินพุตที่หน่วยความจำหรืออุปกรณ์ I/O ส่งให้กับ 8088 เพื่อแสดงให้ 8088 ทราบว่าหน่วยความจำหรืออุปกรณ์นั้น พร้อมทั้งจะส่งหรือรับข้อมูลจาก 8088 แล้วหรือไม่ ในกรณีที่อินพุตที่ขา 22 นี้ได้รับลอจิก "0" 8088 จะเข้าสู่สภาวะ "Wait" ซึ่งจะทำให้ 8088 รอจนกว่าหน่วยความจำหรืออุปกรณ์ I/O พร้อมทั้งจะส่งหรือรับข้อมูลจาก 8088 (คือ 8088 จะรอจนกว่าสถานะที่ขา READY กลับเป็นลอจิก "1")

การใช้งานขา 22 ของ 8088 จะมีประโยชน์มากในกรณีที่หน่วยความจำหรือ I/O ทำงานได้ช้ากว่า 8088 สำหรับในระบบของ IBM/PC นั้นสัญญาณที่ป้อนเข้าที่ขา READY นี้จะถูกนำมาจากเอาต์พุตของ 8284 Clock Generator ซึ่งจะใช้ในการเพิ่ม Wait State 1 ลุก (TW) เข้าไปในบัสไซเคิลเกี่ยวกับพอร์ท I/O ทุกบัสไซเคิล, เพิ่ม Wait State 1 ลุก เข้าไปในบัสไซเคิลที่เกี่ยวกับ DMA และใช้ในการสร้าง Wait State เมื่อมีอุปกรณ์ภายนอกอื่น ๆ ต้องการ (ดูรายละเอียดในบทที่ 5, 7 และ 10)

TEST (ขา 23) :

ขา 23 เป็นอินพุตที่ 8088 จะใช้เฉพาะที่อยู่ในระหว่างการทำงานในคำสั่ง Wait เท่านั้น โดยเมื่อ 8088 ทำงานในคำสั่ง Wait 8088 จะหยุดรอจนกว่าขา TEST นี้จะได้รับลอจิก "0" จากภายนอก สำหรับในระบบของ IBM/PC นั้น ขา 23 จะถูกต่อเข้ากับขา Socket ของ 8087 (ขา BUSY; ขา 23)

INTR (Interrupt Request; ขา 18) :

ขา 18 เป็นอินพุตที่วงจรหรืออุปกรณ์ภายนอกใช้เพื่ออินเทอร์รัพท์ 8088 ซึ่ง 8088 จะทำการตรวจสอบระดับของสัญญาณที่ขา 18 ในช่วงเวลาของคล็อกกลุกลสุดท้ายในการทำงานในแต่ละคำสั่ง ในกรณีที่ 8088 ตรวจสอบว่าระดับลอจิกที่ขา INTR นี้เป็น "1" และ แฟล็ก I (Interrupt Enable Flag) เป็น "1" 8088 ก็จะเข้าสู่การทำงานในส่วนของการตอบสนองการขออินเทอร์รัพท์และจะกระโดดไปทำงานในโปรแกรมตอบสนองการขออินเทอร์รัพท์ (Interrupt Service Routine) แต่ถ้าแฟล็ก I เป็น "0" หรือระดับสัญญาณที่ขา INTR นี้ไม่เป็น "1" ในช่วงเวลานี้ 8088 ก็จะเข้าสู่การทำงานในคำสั่งที่อยู่ถัดจากคำสั่งที่ 8088 ทำอยู่

NMI (Non-Maskable Interrupt; ขา 17) :

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นกรณีที่เกิดข้อผิดพลาดขึ้น

Non-Maskable (NMI) จาก 8088 ซึ่งการอินเทอร์รัพท์แบบ NMI นี้ 8088 จะทำการตอบรับในทกกรณี (ในขณะที่เราสามารถจะสั่งให้ 8088 ไม่ยอมรับ (Disable) การขออินเทอร์รัพท์แบบ Maskable (โดยป้อนลอจิก "1" ให้กับขา INTR) ได้ โดยการเคลื่อนแฟล็ก I ให้เป็น "0" (ใช้คำสั่ง CLI)) ในกรณีที่อินพุทที่ขา NMI ของ 8088 ถูกเปลี่ยนจากลอจิก "0" เป็นลอจิก "1" (ขอบขาขึ้น) 8088 ก็จะทำการเอ็กซีคิวต์คำสั่งที่กำลังทำอยู่นั้นจนเสร็จ จากนั้นจึงกระโดดไปทำงานในโปรแกรมตอบสนองการขออินเทอร์รัพท์ ในตำแหน่งแอดเดรส 0000BH

RESET (ขา 21) :

เป็นขาอินพุทที่ใช้สำหรับรีเซ็ต 8088 โดยทั่วไปขา RESET นั้นจะต่อจากขาเอาต์พุท RESET (ขา 10) ของ 8284 Clock Generator ซึ่งในกรณีที่ต้องการขารีเซ็ต 8088 ก็จะทำให้ได้โดยการป้อนลอจิก "0" ให้กับขา RES (ขา 9) ของ 8284 เป็นเวลานานเท่ากับช่วงเวลาของคล็อก 4 ลูบ เช่นถ้าใช้คล็อก 4.77 MHz ก็จะต้องป้อนลอจิก "0" ให้กับขา RES ของ 8284 เป็นเวลานาน = $1/4.77\text{MHz} \times 4$ หรือเท่ากับ $210 \times 4 \text{ nanosec.} = 840 \text{ nanosec.}$ เป็นต้น แต่สำหรับกรณีที่เริ่มจ่ายไฟให้กับระบบนั้น จะต้องป้อนลอจิก "0" เป็นเวลานานอย่างน้อย 50 usec.

เมื่อ 8284 ได้รับสัญญาณลอจิก "0" ที่ขา RES นี้แล้วก็จะทำการสร้างสัญญาณ RESET (ลอจิก "1") ให้ซิงค์ (Synchronize) กับคล็อกของระบบและส่งให้กับ 8088 โดยผ่านทางขา RESET (ขา 10) ของ 8284 หลังจากที่ 8088 ถูกรีเซ็ตแล้วก็จะทำงานตามขั้นตอนดังนี้:

1. 8088 จะเคลียร์ค่าของรีจิสเตอร์แฟล็กให้เป็น 0000H ซึ่งจะมีผลทำให้ 8088 ทำการดิสเอเบิล (Disable) การขออินเทอร์รัพท์แบบ Maskable และเข้าการทำงานในโหมด Single Step
2. 8088 จะเคลียร์ค่าของรีจิสเตอร์ DS, SS, ES และ PC ให้เป็น 0000H
3. 8088 จะเซตค่าของรีจิสเตอร์ CS ให้เป็น 0FFFFH

จากการทำงานตามขั้นตอนข้างต้นนั้น จะทำให้ 8088 กระโดดไปทำงานในตำแหน่งแอดเดรสที่ 0FFFF0H

สำหรับในส่วนต่อไปจะกล่าวถึง กลุ่มที่หน้าที่การทำงานขึ้นกับสถานะของลอ

จิกที่ขา MN/MX ซึ่งจะแสดงดังตาราง: เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตำแหน่งขา	หน้าที่การทำงาน	
	โหมด Maximum	โหมด Minimum
26	S0	DEN
27	S1	DT/R
28	S2	IO/M
31	RQ/GTO	HOLD
30	RQ/GT1	HLDA
25	QSO	ALE
24	QS1	INTA
29	LOCK	WR
34	--	SSO

S0; DEN (Status; Enable; ขา 26) :

* โหมด Maximum ขานี้จะถูกใช้เป็นขา S0 ในการแสดงสถานะการทำงานของ 8088 ซึ่งจะกล่าวถึงในการอธิบายถึงหน้าที่การทำงานของขา S2; IO/M

* โหมด Minimum ขานี้จะถูกใช้งานเป็น DEN ซึ่ง 8088 จะทำให้ขา DEN นี้แอคทีฟ (Active; ในที่นี้เป็นลอจิก "0") เมื่อ 8088 พร้อมทั้งจะรับข้อมูลในขบวนการอ่านข้อมูล (Read Cycle) หรือเมื่อ 8088 พร้อมทั้งจะส่งข้อมูลออกมาบนบัสข้อมูลในขบวนการเขียนข้อมูล (Write Cycle) โดยทั่วไปเอาท์พุทที่ขานี้จะถูกใช้งานร่วมกับขา DT/R (ขา 27) ในการควบคุมบัฟเฟอร์ 8286/8287 (หรือ 74LS245) โดยที่ขานี้จะต่อเข้ากับขา OE ของ 8286/8287 โดยตรงเพื่อใช้ในการอินาเบิลบัฟเฟอร์ 8286/8287 (หรือ 74LS245)

S1; DT/R (Status; Data Transmit/Receive; ขา 27):

เอกสารนี้เป็นเอกสาร*สงวน* โหมด Maximum ขานี้จะถูกใช้งานเป็นโหมด DT/R ซึ่งจะใช้เพื่อบอกให้เป็นการค้าไม่ว่าอุปกรณ์ภายนอกทราบว่าเมื่อ 8088 ต้องการที่จะรับข้อมูลเข้าหรือส่งข้อมูลออกไปบนบัสข้อมูลไปใช้

(คือใช้แสดงทิศทางของการส่งผ่านข้อมูลระหว่าง 8088 กับวงจรภายนอกนั้นเอง) โดยปกติแล้วเอาต์พุตที่ขานี้จะเป็ลอจิก "1" เมื่อ 8088 ต้องการที่จะรับข้อมูลภายนอกจึงจะทำให้เอาต์พุตที่ขานี้เป็นเป็น "0" โดยทั่วไปเอาต์พุตที่ขานี้จะถูกใช้งานร่วมกับขา DEN (ขา 26) ในการควบคุมบัฟเฟอร์ 8286/8287 โดยตรงเพื่อควบคุมทิศทางการส่งผ่านข้อมูลของ 8286/8287

S2; I/O/M (Status; I/O Or Memory Access; ขา 28) :

* โหมด Maximum ขานี้จะถูกใช้เป็น S2 นี้จะถูกใช้ร่วมกับ So (ขา 26) และ S1 (ขา 27) ในการแสดงสถานะการทำงานของ 8088 ดังตารางข้างล่างนี้

S2	S1	So	สถานะการทำงาน
0	0	0	Interrupt Acknowledge
0	0	1	I/O Read
0	1	0	I/O Write
0	1	1	Halt
1	0	0	Instruction Fetch
1	0	1	Memory Read
1	1	0	Memory Write
1	1	1	Inactive

โดยทั่วไปแล้วขา So, S1 และ S2 นี้จะถูกต่อกับ 8288 Bus controller โดยตรง เพื่อสร้างสัญญาณบางสัญญาณที่ไม่มีในโหมด Maximum เช่น สัญญาณ Den (สำหรับสัญญาณ DEN ที่ 8288 สร้างขึ้นนี้ จะแอกทีฟที่ลอจิก "1" ซึ่งกลับกับสัญญาณ DEN ที่ 8088 สร้างขึ้นในโหมด Minimum ดังนั้นในการใช้งานหรือนำไปป้อนให้กับขา OE ของ 8286/8287 (หรือขา 19 ของ 74LS245) จะต้องกลับลอจิกของสัญญาณนี้ (เสียก่อน) ม DT/R ฯลฯ

* โหมด Minimum ขานี้จะถูกใช้งานเป็น I/O/M โดยขานี้จะให้เอาต์พุตเป็นลอจิก "1" ในระหว่างการติดต่อกับอุปกรณ์ I/O และได้เอาต์พุตเป็นลอจิก "0" ในการดำเนินการอื่น ๆ ในการดำเนินการที่ไม่เกี่ยวข้องกับการติดต่อกับหน่วยความจำ เนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

QSO; ALE Queue Status; Address Latch Enable; ขา 25) :

โหมด Maximum ขานี้จะถูกใช้เป็น QSO ซึ่งจะใช้งานร่วมกับ QS1 (ขา 24) เพื่อแสดงสถานะของชุดคำสั่งของ 8088 (Instruction Queue; เป็นส่วนที่ใช้สำหรับเก็บคำสั่งและโอเปอเรนด์ต่าง ๆ ที่ 8088 ที่จะต้องใช้ในการเอ็กซีคิวต์ต่อไป สำหรับ Instruction Queue ใน 8088 จะมีขนาด 4 ไบท์)

* โหมด Minimum ขานี้จะถูกใช้งานเป็น ALE เพื่อแสดงให้วงจรภายนอกทราบว่าข้อมูลที่อยู่บนบัสแอดเดรสในขณะนั้นเป็นค่าของแอดเดรสที่ 8088 ต้องการจะติดต่อด้วย โดย 8088 จะสร้างพัลส์ (ลอจิก "1") ออกมาที่ขา ALE นี้ เมื่อ 8088 ทำการส่งแอดเดรสที่ต้องการจะติดต่อด้วยออกมาเป็นบัสแอดเดรสแล้ว สำหรับในโหมด Maximum ของ 8088 ซึ่งไม่มีขา ALE นั้น เราสามารถที่จะใช้ 8288 Bus Controller ช่วยในการสร้างสัญญาณ ALE นี้ขึ้นได้

AS1; INTA (Queue Status; Interrupt Acknowledge) ขา QSS0 (ขา 24)

* โหมด Miximum ขานี้จะถูกใช้เป็น QSO ซึ่งจะใช้งานร่วมกับขา QSO (ขา 25) เพื่อแสดงสถานะของส่วนเก็บชุดคำสั่งของ 8088 ดังตารางข้างล่างนี้

QSO	QS1	สถานะของส่วนเก็บชุดคำสั่ง
0	0	No Operation
0	1	ไบท์แรกของคำสั่งกำลังถูกเอ็กซีคิวต์
1	0	ส่วนเก็บชุดคำสั่งว่าง
1	1	ไบท์ต่อไปของคำสั่งกำลังถูกอ่านจากส่วนเก็บชุดคำสั่ง

โดยเมื่อ 8088 ทำการใด ๆ กับส่วนเก็บชุดคำสั่ง 8088 ก็ จะแสดงสถานะของส่วนเก็บชุดคำสั่งออกมาบน QSO และ QS1 ในช่วงเวลาของคล็อกถัดไป

* โหมด Minimum ขานี้จะถูกใช้งานเป็น INTA โดยที่ 8088 จะทำให้เอาท์พุทที่ขานี้เป็น "0" ในระหว่างขบวนการตอบสนอง ของการอินเทอร์รัพท์ของอุปกรณ์

ภายนอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
สำหรับในโหมด Maximum ของ 8088 ซึ่งไม่มีขา INTA เราสามารถจะ

ไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นที่ ไม่มีเหตุที่เบี่ยงเบน และต้องอยู่ ภายใต้เงื่อนไขของเอกสาร

ใช้ 8288 ช่วยในการสร้างสัญญาณ INTA นี้ได้

RQ/GTO;HOLD(Request/Grant0;Hold;ขา31 :

* โหมด Maximum ขานี้จะถูกใช้เป็น RQ/GTO สำหรับขานี้ของ 8088 จะถูกใช้เพื่อให้อุปกรณ์ภายนอกหรืออุปกรณ์ที่ควบคุมบัส (Bus Master; เช่น 8237A-5 DMA-Controller) อื่น ๆสามารถที่จะควบคุมและใช้งานบัสต่าง ๆในระบบแทน CPU (8088) ได้ โดยเมื่ออุปกรณ์ที่ควบคุมบัสแทน 8088ทำการส่งลอจิก "0" ให้กับขา RQ/GTO นี้ 8088 ก็จะเข้าสู่สภาวะ HOLD โดยจะปรับให้บัสแอดเดรส บัสข้อมูล และบัสควบคุมบางเส้นมีสถานะเป็น High Impedance หลังจากที่ 8088 เข้าสู่สภาวะ HOLD แล้วก็จะส่งเอาท์พุท (ลอจิก "0") ออกทางขา RQ/GTO นี้เพื่อบอกให้อุปกรณ์ที่ควบคุมบัสแทน 8088 ทราบ จากนั้นอุปกรณ์ที่ควบคุมบัสแทน 8088 ก็สามารถจะใช้งานบัสแอดเดรส, บัสข้อมูล และ บัสควบคุมของระบบได้และหลังจากที่อุปกรณ์ที่ควบคุมบัสแทน 8088 นำขบวนการต่าง ๆ เสร็จเรียบร้อยแล้ว ก็จะต้องส่งพัลส์ (ลอจิก "0") กลับไปให้กับ 8088 อีกครั้ง เพื่อให้ 8088 ออกจากสภาวะ HOLD และเข้าสู่การทำงานตามปกติต่อไป

* โหมด Minimum ขานี้จะถูกใช้งานเป็น HOLD โดยถ้ามีสัญญาณลอจิก "1" เข้ามาที่ขานี้ 8088 ก็จะเข้าสู่สภาวะ HOLD และจะส่งเอาท์พุท (ลอจิก "1") ออกมาที่ขา HLDA (ขา 30) เพื่อให้อุปกรณ์ภายนอกทราบว่า 8088 เข้าสู่สภาวะ HOLD แล้ว

RQ/GT1;HLDA(Request/Grant1;Holdacknowledgw;ขา30) :

* โหมด Maximum สำหรับในโหมดนี้จะมีลักษณะการใช้งานเหมือนกับขา RQ/GTO แต่มีข้อมแตกต่างกันตรงที่ขา RQ/GT1

* โหมด Minimum ขานี้จะถูกใช้งานเป็น HLDA ดังที่ได้กล่าวไว้ในโหมด Minimum ของขา RQ/GTO; HOLD

LOCK;WR(Lock;Write Signal;ขา 29)

* โหมด Maximum ขานี้จะถูกใช้งานเป็น LOCK โดยเมื่อ 8088 พบคำสั่ง LOCK (คำสั่งนี้เป็น Prefix) 8088 ก็จะทำให้เอาท์พุทที่ขานี้มีลอจิกเป็น "0" และจะคงสภาวะนี้ไว้จนกระทั่ง 8088 เสร็จจากการเอ็กซีกิวท์คำสั่งที่อยู่ต่อจากคำสั่ง LOCK ทั้งนี้ก็เพื่อให้ วงจรภายนอกทราบว่า 8088 ยังไม่พร้อมที่จะให้อุปกรณ์อื่น ๆ เข้ามาทำมาไปใช้

การควบคุมบัลในขณะนี้ ดังนั้นในกรณีที่เราไม่ต้องการให้มีการขอใช้บัลเกิดขึ้นในระหว่างการเอ็กซ์ซิวิต์คำสั่งสั่งใด ก็เพียงแต่ใช้คำสั่ง LOCK นำหน้าคำสั่งนั้นเท่านั้น

* โหมด Minimum ขานี้จะถูกใช้เป็นขา WR ซึ่ง 8088 จะทำให้สัญญาณที่ขานี้แอกทีฟ(ลอจิก "0") ในช่วงของคล็อก T2, T3 และ Tw (ในกรณีที่มีการสร้าง Wait State ขึ้นในบิวไซเคิล; ระยะเวลาเฉลี่ยในบัทที่ 10) ในบิวไซเคิลของการเขียนข้อมูลลงในหน่วยความจำหรือบัพอร์ต I/O

บัลจ่ายกำลังและฐานเวลา

บัลในส่วนนี้จะใช้สำหรับจ่ายไฟให้กับ 8088 และป้อนคล็อกให้กับ 8088 เพื่อควบคุมการทำงานของ 8088

CLK (Clock; ขา 19)

สัญญาณคล็อกที่ป้อนให้กับขา CLK นี้ จะถูกใช้เพื่อควบคุมจังหวะการทำงานของส่วนต่าง ๆ ภายใน 8088 สัมพันธ์กัน โดยปกติแล้วสัญญาณคล็อกที่ป้อนให้กับขา CLK จะถูกนำมาจากเอาต์พุตของ 8284 Clock Generator

Vcc (ขา 40) :

เป็นขาที่ใช้สำหรับจ่ายไฟให้กับ 8088 โดยแรงดันที่ป้อนให้กับขา Vcc ของ 8088 จะต้องมีความเท่ากับ $+5V \pm 10\%$ คืออยู่ในช่วงระหว่าง $+4.5 V$ โดยเทียบกับแรงดันที่ขา GND

GND (Ground; ขา 1 และ ขา 20) :

สำหรับใน 8088 นี้จะมีขา GND อยู่ 2 ขาคือ ขา 1 และ 20 ซึ่งขาทั้งสองจะถูกต่อถึงกัน (ภายใน 8088) โดยขานี้จะพ่วงต่อกับกราวด์ของระบบ

นอกจากการศึกษาถึงการจัดเรียงและหน้าที่ของขาต่าง ๆ ของ 8088 แล้ว เรายังจำเป็นที่จะต้องศึกษาการอ้างแอดเดรสในลักษณะต่าง ๆ ของ 8088 ด้วย ดังนั้นสำหรับในหัวข้อต่อไปจะกล่าวถึงการบังแอดเดรสของ 8088

การบังแอดเดรสของ 8088

เอกสารนี้เป็นเอกสารสำหรับในไมโครโปรเซสเซอร์เบอร์ 8088 นี้ จะมีเส้นสัญญาณที่ใช้เป็นบัลในการคำนวณว่า แอดเดรสจำนวน 20 บิต เส้นนี้คือจาก A0-A19 ดังนั้นจึงทำให้ 8088 สามารถที่จะใช้งานไปได้

หน่วยความจำได้ถึง 1024 Kbyte หรือ 1Mbyte ในขณะที่ไมโครโปรเซสเซอร์ขนาด 5 บิตทั่วไป เช่น Z80 นั้นสามารถใช้งานหน่วยความจำได้ถึง 1Mbyte นี้ ทำให้การเขียนโปรแกรมมีความยุ่งยากและสิ้นเปลืองเนื้อที่ในหน่วยความจำมากขึ้น เนื่องจากจำนวนหลักของเลขฐานสิบหกที่ใช้ในการอ้างแอดเดรสจะเป็น 5 หลัก (จาก 0000H จนถึง 0FFFFH) ในขณะที่ไมโครโปรเซสเซอร์ที่ใช้หน่วยความจำได้ 64Kbyte จะใช้เพียง 4 หลัก (จาก 0000H จนถึง 0FFFFH) นอกจากนี้ยังทำให้เสียเวลาในการทำงานของ 8088 อีกด้วย เนื่องจากการอ่านแอดเดรสจากหน่วยความจำจะต้องอ่านถึง 3 ครั้ง (ครึ่งละ 8 บิต) ในขณะที่ไมโครโปรเซสเซอร์ 8 บิตจะทำการอ่านเพียง 2 ครั้งเท่านั้น ดังนั้นเพื่อความสะดวกในการเขียนโปรแกรม 8088 จะบังแอดเดรส โดยการบังแอดเดรสทั้ง 20 บิตออกเป็นเซกเมนต์ (segment Address) และออฟเซต (Offset Address) ดังนี้

สำหรับแอดเดรสทั้งที่เป็นเซกเมนต์และออฟเซตนั้น จะเป็นแอดเดรสขนาด 16 บิต ทั้งคู่ ส่วนค่าแอดเดรสที่แท้จริงนั้นจะได้รับการนำเอาค่าแอดเดรสที่เป็นเซกเมนต์และออฟเซตมารวมกัน โดยก่อนที่จะรวมแอดเดรสทั้งสองเข้าด้วยกัน 8088 จะเติมเลข "0" (ฐานสอง) จำนวน 4 บิตเข้าไปที่ท้ายของแอดเดรสที่เป็นเซกเมนต์ แล้วจึงจะนำมาบวกกับแอดเดรสที่เป็นออฟเซต (ในทางปฏิบัติคือการเลื่อน หรือ Shift ข้อมูลที่เป็นแอดเดรสเซกเมนต์ไปทางซ้าย 4 บิตนั่นเอง) ดังนี้

$$\begin{array}{r}
 \text{XXXX XXXX XXXX XXXX 0000} \quad : \text{ แอดเดรสเซกเมนต์} \\
 + \quad \text{0000 yyy yyy yyy yyy} \quad : \text{ แอดเดรสออฟเซต} \\
 \hline
 \text{XXXZ ZZZZ ZZZZ ZZZZ YYYY} \quad : \text{ แอดเดรสที่แท้จริง}
 \end{array}$$

ในที่นี้ x, y และ z เป็นเลขฐานสอง

จากที่กล่าวมานั้น จะเห็นได้ว่าถ้าเราคงค่าแอดเดรสเซกเมนต์ไว้ และเปลี่ยนแปลงค่าแอดเดรสออฟเซต จะทำให้ได้ค่าแอดเดรสต่าง ๆ ถึง 65,536 แอดเดรส (64 K แอดเดรส) เช่นถ้ากำหนดแอดเดรสเซกเมนต์เป็น 0A320H จนถึง 1A31FH ดังนั้นถ้าเราต้องการค่าแอดเดรสที่อยู่ในช่วง 64K แอดเดรสของแอดเดรสเซกเมนต์ที่กำหนดไว้ก่อนหน้าแล้ว เราก็ทำการโหมคเฉพาะค่าแอดเดรสออฟเซตค่าใหม่ ที่รวมกับแอดเดรสเซกเมนต์แล้วได้ค่าแอดเดรสที่ต้องการให้กับ 8088 เท่านั้น โดยไม่จำเป็นต้องเปลี่ยนแปลงค่าแอดเดรสเซกเมนต์แต่อย่างใด

เช่นถ้าค่าแอดเดรสเซกเมนต์ที่กำหนดไว้เดิม คือ 0A32H และแอดเดรสที่เราต้องการคือ 10430H ซึ่งอยู่ในช่วง 64K ไปด้วย

แอดเดรสของแอดเดรสเชกเมนต์เดิม ดังนั้นในกรณีนี้เราก็เพียงแต่ทำการโหลดเฉพาะค่าแอดเดรสออฟเซ็ทให้กับ 8088 เท่านั้นซึ่งในที่นี้คือ ค่า 6110H

ด้วยวิธีการเช่นนี้จะทำให้การข่งแอดเดรสที่ต้องการ สามารถทำได้โดยการโหลดค่าแอดเดรสเพียง 2 ครั้ง (ครึ่งละ 8 บิต) เท่านั้น ทำให้ลดเวลาในการทำงานของ 8088ลงได้

แต่อย่างไรก็ตามการค่าแอดเดรสที่อยู่นอกช่วง 64K แอดเดรสของแอดเดรสเชกเมนต์ที่กำหนดไว้เดิม เราก็จะต้องทำการโหลดทั้งค่าแอดเดรสเชกเมนต์และแอดเดรสออฟเซ็ทให้กับ 8088 (ในกรณีนี้เราจะต้องทำการโหลดทั้งค่าแอดเดรสให้กับ 8088 ถึง 4 ไบท์) เช่นถ้าแอดเดรสเชกเมนต์เดิมเป็น 0A32H แต่แอดเดรสที่ต้องการคือ 4B93AH ซึ่งอยู่นอกช่วง 64K แอดเดรสของเชกเมนต์ 0A32H นี้(แอดเดรสสูงสุดของเชกเมนต์นี้คือ 1A31FH) เราจะต้องทำการโหลดค่าแอดเดรสเชกเมนต์ใหม่ให้กับ 8088 โดยค่าแอดเดรสเชกเมนต์ที่โหลดให้กับ 8088 นี้อาจเป็นค่าใดก็ได้ในช่วง 3B94H-4B93H ขึ้นอยู่กับความเหมาะสมในการเขียนโปรแกรมและการทำงานของระบบ ส่วนค่าแอดเดรสออฟเซ็ทนั้นจะขึ้นกับค่าแอดเดรสเชกเมนต์ที่โหลดให้กับ 8088 ซึ่งกรณีนี้จะเป็นแอดเดรส OFFFAH, OFFEAH, OFFDAH,....., 001AH ตามลำดับ คือ


ถ้าแอดเดรสเชกเมนต์เป็น 3B94H แอดเดรสออฟเซ็ทจะเป็น OFFFAH
 ถ้าแอดเดรสเชกเมนต์เป็น 3B95H แอดเดรสออฟเซ็ทจะเป็น OFFEAH
 : :
 : :
 ถ้าแอดเดรสเชกเมนต์เป็น 4B93H แอดเดรสออฟเซ็ทจะเป็น 000AH

สำหรับค่าแอดเดรสเชกเมนต์และแอดเดรสออฟเซ็ทนี้ จะถูกเก็บไว้ในรีจิสเตอร์ภายใน 8088 (จะกล่าวถึงในหัวข้อ "รีจิสเตอร์ Segment") ซึ่งการโหลดค่าแอดเดรสเชกเมนต์และออฟเซ็ทให้กับ 8088 ก็จะทำให้ โดยการใช้คำสั่ง MOV โหลดค่าแอดเดรสให้กับรีจิสเตอร์เหล่านี้ หรือโดยการใช้คำสั่งอื่น ๆ ที่มีผลกับข้อมูลในรีจิสเตอร์เหล่านี้

รีจิสเตอร์ของ 8088
 เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น สำหรับรีจิสเตอร์ของ 8088 จะประกอบด้วยรีจิสเตอร์ที่ใช้งานด้านต่างๆ ไปใช้

จำนวน 14 ตัว ซึ่งสามารถที่จะแบ่งออกเป็นกลุ่มตามลักษณะการใช้งานได้ดังนี้

- รีจิสเตอร์ 16 บิตที่ใช้งานทั่วไป 4 รีจิสเตอร์
- รีจิสเตอร์ 16 บิตที่ใช้งานเป็นตัวชี้ (Pointer Register) 2 รีจิสเตอร์
- รีจิสเตอร์ 16 บิตที่ใช้เป็นอินเด็กซ์ (Index Regis) 2 รีจิสเตอร์
- รีจิสเตอร์ที่ใช้เป็น Program หรือ PC (หนังสือบางเล่มเรียกเป็น IP; Instruction Pointer)
- รีจิสเตอร์ Segment 4 รีจิสเตอร์
- รีจิสเตอร์แฟล็ก (Flag Register) 1 รีจิสเตอร์



รูปที่ 2.5.2 โค้ดแอมของรีจิสเตอร์ใน 8088

รีจิสเตอร์ที่ใช้งานทั่วไป

รีจิสเตอร์ในกลุ่มนี้จะแบ่งออกเป็นรีจิสเตอร์ขนาด 16 บิตจำนวน 4 รีจิสเตอร์ ซึ่งในแต่ละรีจิสเตอร์นั้น เราสามารถที่จะแบ่งออกเพื่อใช้งานเป็นรีจิสเตอร์ขนาด 8 บิต 2 ตัวได้ โดยรีจิสเตอร์ในส่วนที่เป็น 8 บิตบน (บิต 8-15) ของรีจิสเตอร์ 16 บิตนั้นจะเรียกเป็น "ไบท์สูง" (High Byte) และรีจิสเตอร์ในส่วนที่เป็น 8 บิตล่าง -

เอกสาร (บิต 0-7) ที่สของรีจิสเตอร์ 16 บิตนั้นเราจะเรียกเป็น "ไบท์ต่ำ" (Low Byte) ซึ่งไม่ว่ามีขนาดๆ 16 บิตอีกจะสามารถแบ่งออกเป็นรีจิสเตอร์ขนาด 8 บิต 2 รีจิสเตอร์คือ AH ไปใช้


High; บิต 8-15) และ AL (A Low; บิต 0-7) สำหรับรีจิสเตอร์ต่าง ๆ ในกลุ่มนี้ จะแสดงดังไดอะแกรมในรูปที่ 2.5.3

สำหรับการใช้งานรีจิสเตอร์ในกลุ่มนี้นั้น นอกจากจะใช้เป็นที่เก็บข้อมูลและประมวลผลทั่วไปแล้ว ยังใช้เป็นโอเปอร์แรนด์ (Operand) ในชุดคำสั่งต่าง ๆ อีกด้วย ซึ่งลักษณะการใช้งานเป็นโอเปอร์แรนด์ในชุดคำสั่งต่าง ๆ นั้น จะเป็นดังนี้:

รีจิสเตอร์ AX (Accumulator) :

การนำเอารีจิสเตอร์ AX (ในบางครั้งจะเรียกเป็น Accumulator) นี้ ไปใช้งานเป็นโอเปอร์แรนด์ในชุดคำสั่งของ 8088 นั้น จะมี 2 ลักษณะคือ

1. ในชุดคำสั่งที่เกี่ยวข้องกับ I/O จะต้องใช้รีจิสเตอร์ AX เป็นโอเปอร์แรนด์เท่านั้น
2. ในชุดคำสั่งบางคำสั่งที่ใช้ข้อมูลจากหน่วยความจำโดยตรง (Immediate Data) นั้น ถ้าใช้รีจิสเตอร์ AX เป็นโอเปอร์แรนด์จะทำให้ประหยัดจำนวนไบต์ที่ใช้ในการเขียนโปรแกรมลงได้ เช่น คำสั่ง `CMP,ac data` ซึ่งใช้รีจิสเตอร์ AX (16 บิต) หรือ AL (8 บิต)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น รูปที่ 2.5.3 ไดอะแกรมของรีจิสเตอร์ที่ใช้งานทั่วไปใน 8088

เป็นโอเปอร์แรนด์นั้น จะใช้จำนวนไบนารีของชุดคำสั่งนี้เพียง 2 (ในกรณีข้อมูล 8 บิต) หรือ 3 ไบนารี (ในกรณีข้อมูล 16 บิต) เท่านั้น ในขณะที่ CMP mem/reg,data จะใช้จำนวนไบนารีของชุดคำสั่งนี้ถึง 3 ไบนารี (ในกรณีข้อมูล 8 บิต) หรือ 4 ไบนารี (ในกรณีข้อมูล 16 บิต) เป็นต้น

นอกจากนี้ในชุดคำสั่งที่เกี่ยวกับสตริง (String) และการประมวลผลทางคณิตศาสตร์บางคำสั่งจะต้องใช้รีจิสเตอร์นี้เท่านั้น

สำหรับรีจิสเตอร์ AL (8 บิตล่างคือบิต 0-7 ของรีจิสเตอร์ AX) นี้ จะมีลักษณะเหมือนกับรีจิสเตอร์ A ของ 8088

รีจิสเตอร์ BX (Base Register) :

รีจิสเตอร์นี้จะถูกนำไปใช้ในการคำนวณหาตำแหน่งของหน่วยความจำที่ 8088 ต้องการจะติดต่อกับ โดยจะใช้ข้อมูลในรีจิสเตอร์ DS เป็นแอดเดรสเซกเมนต์

รีจิสเตอร์ BX ของ 8088 นี้จะมีลักษณะการใช้งานเหมือนกับรีจิสเตอร์ HL ของ 8088 โดยที่รีจิสเตอร์ BH (8 บิตบนของรีจิสเตอร์ BX) จะเหมือนกับรีจิสเตอร์ H และรีจิสเตอร์ BL (8 บิตล่างของรีจิสเตอร์ BX) จะเหมือนกับรีจิสเตอร์ L ของ 8088

รีจิสเตอร์ CX (Counter Register) :

ในกรณีที่เราใช้คำสั่งเกี่ยวกับ Loop เช่นคำสั่ง Loop, LOOPNZ ฯลฯ หรือคำสั่งที่เกี่ยวกับสตริง เช่น MOVS นั้น 8088 จะทำการลดค่าในรีจิสเตอร์ CX ลง 1 หลังจากทำการเอ็กซีคิวต์ชุดคำสั่งใน Loop หรือทำงานตามชุดคำสั่งสตริงนั้น 1 ครั้ง และจะวนกลับไปทำงานใน Loop หรือคำสั่งสตริงนั้นต่อ จนกว่าค่าของรีจิสเตอร์ CX และแฟล็กที่เกี่ยวข้องจะไม่เป็นไปตามเงื่อนไขของคำสั่ง Loop หรือ สตริง เช่นคำสั่ง LOOPNZ นั้น 8088 จะกลับไปทำงานใน Loop จนกว่าค่าของรีจิสเตอร์ CX จะลดลงจนเป็น 0 หรือแฟล็ก Z (Zero Flag) จะถูกเซ็ทเป็น "1" ซึ่งจะเห็นได้ว่าจำนวนครั้งในการรวน Loop หรือในการทำงานตามคำสั่งสตริงของ 8088 นั้น จะขึ้นอยู่กับค่าของรีจิสเตอร์ CX นั้นเอง

สำหรับรีจิสเตอร์ CX ของ 8088 นั้นจะเทียบได้กับรีจิสเตอร์ BX ของ 8088 โดยที่รีจิสเตอร์ CH (8 บิตบนของรีจิสเตอร์ CX) ของ 8088 นั้นจะเทียบได้

กับรีจิสเตอร์ B ของ 8088 และรีจิสเตอร์ CL (8 บิตล่างของรีจิสเตอร์ CX) ของ 8088 นั้นจะเทียบได้กับรีจิสเตอร์ C ของ 8088 อย่างไรก็ตามถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รีจิสเตอร์ DX (Data Register) :

รีจิสเตอร์นี้จะถูกใช้เป็นที่รีจิสเตอร์สำหรับเก็บข้อมูลเพื่อการประมวลผลทั่วไป และจะถูกใช้เป็นที่โอเปอร์เรนด์สำหรับคำสั่งที่เกี่ยวข้องกับ I/O ซึ่งไม่สามารถใช้รีจิสเตอร์อื่นแทนได้คือคำสั่ง IN ac, DX และ OUT DX, ac

สำหรับรีจิสเตอร์ DX ของ 8088 นี้จะเทียบได้กับรีจิสเตอร์ DE ของ 8088 โดยที่รีจิสเตอร์ DH (8 บิตบนของรีจิสเตอร์ DX) ของ 8088 จะเทียบได้กับรีจิสเตอร์ D ของ 8088 และรีจิสเตอร์ DL (8 บิตล่างของรีจิสเตอร์ DX) ของ 8088 จะเทียบได้กับรีจิสเตอร์ E ของ 8088

รีจิสเตอร์ที่ใช้งานเป็นตัวชี้ (Pointer Register) :

สำหรับรีจิสเตอร์ในกลุ่มนี้ จะถูกใช้ในกรณีที่ต้องการจะประมวลผลข้อมูลที่เก็บอยู่ในสแต็ก (Stack) และสามารถที่จะนำไปใช้เป็นที่โอเปอร์เรนด์ในชุดคำสั่งที่เกี่ยวข้องกับการประมวลผลข้อมูลทางคณิตศาสตร์ หรือลอจิกของข้อมูล 16 บิตได้อีกด้วย โดยรีจิสเตอร์ในกลุ่มนี้จะประกอบด้วย:

รีจิสเตอร์ SP (Stack Pointer Register)

รีจิสเตอร์นี้จะถูกใช้ในคำสั่ง PUSH และ POP เพื่อคำนวณหาตำแหน่งของหน่วยความจำส่วนที่เป็นสแต็ก โดยการใช้งานรีจิสเตอร์นี้ 8088 จะใช้ข้อมูลในรีจิสเตอร์ SS (Stack Segment) เป็นแอดเดรสเซกเมนต์เสมอ โดยค่าของรีจิสเตอร์ SP จะถูกเพิ่มขึ้น 2 เมื่อ 8088 เอ็กซิคิวต์คำสั่ง POP และจะถูกลดลง 2 เมื่อ 8088 เอ็กซิคิวต์คำสั่ง PUSH

รีจิสเตอร์ BP (Base Pointer Register) :

โดยทั่วไปรีจิสเตอร์ BP นี้จะถูกใช้ในการคำนวณหาตำแหน่งของหน่วยความจำในสแต็ก ซึ่งการใช้รีจิสเตอร์ BP จะช่วยให้เราสามารถนำข้อมูลไปเก็บหรืออ่านจากหน่วยความจำในส่วนที่เป็นสแต็กในตำแหน่งใดก็ได้ ในขณะที่ทำการใช้รีจิสเตอร์ SP (ในคำสั่ง PUSH และ POP) นั้น จะสามารถนำข้อมูลไปเก็บหรืออ่านจากหน่วยความจำได้เฉพาะในหน่วยความจำ 2 ไบท์ที่อยู่บนสุดของสแต็กเท่านั้น โดยทั่วไปข้อมูลในรีจิสเตอร์นี้จะถูกนำไปใช้ในการคำนวณหาตำแหน่งแอดเดรสที่แท้จริง โดยใช้ข้อมูลในรีจิสเตอร์ SS (Stack Segment) เป็นแอดเดรสเซกเมนต์

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น มิอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รีจิสเตอร์ที่ใช้เป็นอินเด็กซ์ (Index Register)

รีจิสเตอร์ในกลุ่มนี้จะประกอบไปด้วยรีจิสเตอร์ 2 รีจิสเตอร์ คือ รีจิสเตอร์ S1 และรีจิสเตอร์ DI โดยรีจิสเตอร์ในกลุ่มนี้จะถูกใช้ในการคำนวณหาแอดเดรสของหน่วยความจำในระหว่างการเอ็คคิวท์คำสั่งที่เกี่ยวข้องกับสตริงก์ของ 8088 และ สามารถจะนำไปใช้เป็นโอเพอร์แรนด์ของชุดคำสั่งที่ทำการประมวลผลข้อมูล 16 บิตของ 8088 - ได้อีกด้วย

รีจิสเตอร์ Segment (Segment Register)

รีจิสเตอร์ในกลุ่มนี้เป็นรีจิสเตอร์ที่ใช้ในการเก็บค่าแอดเดรสเซกเมนต์เพื่อใช้ร่วมกับแอดเดรสออฟเซทในการคำนวณหาค่าแอดเดรสที่แท้จริง ดังที่ได้กล่าวไว้ในหัวข้อ "การบ่งแอดเดรสของ 8088"

สำหรับรีจิสเตอร์ในกลุ่มนี้จะเป็นรีจิสเตอร์ขนาด 16 บิตจำนวน 4 รีจิสเตอร์ คือรีจิสเตอร์ CS, DS, SS และ ES ซึ่งการที่ข้อมูลในรีจิสเตอร์ใดจะถูกนำไปใช้เป็นแอดเดรสเซกเมนต์นั้น จะขึ้นกับลักษณะคำสั่งที่ 8088 ทำการเอ็คคิวท์อยู่ (จะกล่าวถึงในภายหลัง) ส่วนรีจิสเตอร์ที่ใช้เป็นแอดเดรสออฟเซทจะเปลี่ยนไปตามชุดคำสั่งและรีจิสเตอร์เซกเมนต์ที่ใช้ดังนี้:

รีจิสเตอร์ CS (Code Segment Register)

ข้อมูลในรีจิสเตอร์ CS จะถูกใช้เป็นแอดเดรสเซกเมนต์ในการเฟตช์ (Fetch) คำสั่งจากหน่วยความจำ เพื่อคำนวณหาแอดเดรสของชุดคำสั่งที่ 8088 จะทำการเฟตช์เข้ามาเพื่อเอ็คคิวท์ โดยรีจิสเตอร์ที่จะใช้เป็นรีจิสเตอร์สำหรับเก็บค่าแอดเดรสออฟเซท คือรีจิสเตอร์ PC (Program counter) หรือ IP; Instruction Pointer)

รีจิสเตอร์ DS (Data Segment Register) :

ข้อมูลในรีจิสเตอร์ DS จะถูก 8088 ใช้เป็นแอดเดรสเซกเมนต์ในการคำนวณหาแอดเดรส เมื่อมีการอ้างถึงข้อมูลในหน่วยความจำโดยชุดคำสั่งต่าง ๆ

อย่างไรก็ตามมีข้อยกเว้นอยู่ 3 ประการที่ 8088 จะใช้ข้อมูลในรีจิสเตอร์อื่น ๆ เป็นแอดเดรสเซกเมนต์แทนข้อมูลในรีจิสเตอร์ DS เมื่อมีการอ้างถึงข้อมูลในหน่วยความจำ ดังนี้ :

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเนื้อหาบางส่วนที่อาจมีลิขสิทธิ์ที่ควรนำมาใช้

1. เมื่อมีการอ้างถึงแอดเดรสในหน่วยความจำที่เป็นสแต็ก 8088 จะใช้ข้อ

มูลในรีจิสเตอร์ SS (Stack Segment Register) เป็นแอดเดรสเซกเมนต์ โดยจะใช้ข้อมูลในรีจิสเตอร์ SP (Stack Pointer Register) เป็นแอดเดรสออฟเซ็ท

2. เมื่อมีการอ้างถึงแอดเดรสในหน่วยความจำ โดยใช้ข้อมูลในรีจิสเตอร์ BP (Base Pointer Register) เป็นแอดเดรสออฟเซ็ท 8088 จะใช้ข้อมูลในรีจิสเตอร์ SS เป็นแอดเดรสเซกเมนต์

3. เมื่อมีการอ้างถึงแอดเดรสในหน่วยความจำของการทำงานในชุดคำสั่งที่เป็นสตริงค์โดยใช้ข้อมูลในรีจิสเตอร์ DI (Destination Index Register) เป็นแอดเดรสออฟเซ็ท 8088 จะใช้ข้อมูลในรีจิสเตอร์ ES (Extra Segment Register) เป็นแอดเดรสเซกเมนต์

รีจิสเตอร์ SS (Stack Segment Register) :

ข้อมูลในรีจิสเตอร์ SS จะถูกใช้เป็นแอดเดรสเซกเมนต์ เมื่อมีการอ้างถึงแอดเดรสของหน่วยความจำโดยใช้ข้อมูลในรีจิสเตอร์ SP (Stack Pointer Register) หรือรีจิสเตอร์ BP (Base Pointer Register) เป็นแอดเดรสออฟเซ็ท ด้วยเหตุนี้จะทำให้ข้อมูลในรีจิสเตอร์ SS นี้ถูกนำมาใช้เป็นแอดเดรสเซกเมนต์ในชุดคำสั่งที่มีการอ้างถึงหน่วยความจำส่วนที่เป็นสตริงค์ เช่นคำสั่ง PUSH, POP, CALL, RET, INT เป็นต้น

รีจิสเตอร์ ES (Extra Segment Register) :

ข้อมูลภายในรีจิสเตอร์ ES จะถูกใช้เป็นแอดเดรสเซกเมนต์เมื่อมีการใช้ชุดคำสั่งที่เกี่ยวข้องกับสตริงค์ โดยใช้ข้อมูลในรีจิสเตอร์ DI เป็นแอดเดรสออฟเซ็ท ในการอ้างถึงแอดเดรสของหน่วยความจำ

จากที่กล่าวมาข้างต้นนั้นเป็นกรณีโดยทั่วไปในการใช้งานรีจิสเตอร์ Segment ต่าง ๆ ต่ออย่างไรก็ตามในการทำงานตามคำสั่งชุดต่าง ๆ ของ 8088 ซึ่งได้กำหนดรีจิสเตอร์ Segment ที่จะใช้งานในชุดคำสั่งต่าง ๆ ไว้แล้วนั้น ในบางครั้งอาจจะเกิดความไม่สะดวกในการใช้รีจิสเตอร์ Segment ที่ถูกกำหนดไว้วันนี้ได้ ดังนั้นภายใน 8088 จึงได้เตรียมคำสั่งที่ใช้สำหรับเปลี่ยนรีจิสเตอร์ Segment ที่จะถูกใช้งานในคำสั่งต่อไปไว้ด้วย ซึ่งคำสั่งนี้ก็คือ คำสั่ง

SEG segreg : โดยที่ segreg คือรีจิสเตอร์ ES, CS, SS, หรือ DS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้ง ตัวอย่างเช่น มิถ้าเราใช้คำสั่ง MOV AX, [BX] เพียงคำสั่งเดียว 8088 ก็จะไปใช้

ใช้ข้อมูลรีจิสเตอร์ DS เป็นแอดเดรสเซกเมนต์ เมื่อมีการอ้างถึงแอดเดรสของหน่วยความจำในระหว่างการเอ็กซ์คิวต์คำสั่งนี้ (ในที่นี้จะใช้ข้อมูลในรีจิสเตอร์ BX เป็นแอดเดรสออฟเซ็ท)

แต่ถ้าเราใช้คำสั่ง SEG segreg นำหน้าคำสั่งนี้ เช่น

```
SEG ES
MOV AX, [BX]
```

ในกรณีเช่นนี้เมื่อ 8088 ทำการเอ็กซ์คิวต์คำสั่ง MOV AX, [BX] ซึ่งอยู่หลังคำสั่ง SEG ES นั้น 8088 จะใช้ข้อมูลในรีจิสเตอร์ ES เป็นแอดเดรสเซกเมนต์แทนข้อมูลในรีจิสเตอร์ DS ดังนั้นถ้าสมมติให้ :

- ข้อมูลในรีจิสเตอร์ DS เป็น 2300H
- ข้อมูลในรีจิสเตอร์ ES เป็น 2700H
- ข้อมูลในรีจิสเตอร์ BX เป็น 000AH
- ข้อมูลในหน่วยความจำแอดเดรส 2300AH และ 2300BH เป็น OFEH และ OFOH ตามลำดับ
- ข้อมูลในหน่วยความจำแอดเดรส 2700AH และ 2700BH เป็น 30H และ 41H ตามลำดับ


ในกรณีแรกซึ่งใช้คำสั่ง MOV AX, [BX] โดยตรง เมื่อ 8088 ทำการเอ็กซ์คิวต์คำสั่งนี้เสร็จแล้ว จะทำให้ข้อมูลในรีจิสเตอร์ AX เป็น OFOFEH (ใช้ข้อมูลในรีจิสเตอร์ DS เป็นแอดเดรสเซกเมนต์ โดยใช้ข้อมูลในรีจิสเตอร์ BX เป็นแอดเดรสออฟเซ็ท ทำให้ได้ค่าแอดเดรสเป็น 2300AH)

ส่วนในกรณีที่สองซึ่งใช้คำสั่ง SEG ES นำหน้าคำสั่ง MOV AX, [[BX]] นั้น เมื่อ 8088 ทำการเอ็กซ์คิวต์คำสั่งทั้งสองเสร็จแล้ว จะทำให้ข้อมูลในรีจิสเตอร์ AX เป็น 4130H (ใช้ข้อมูลในรีจิสเตอร์ ES เป็นแอดเดรสเซกเมนต์ โดยใช้ข้อมูลในรีจิสเตอร์ BX เป็นแอดเดรสออฟเซ็ท ทำให้ได้ค่าแอดเดรสเป็น 2700AH) สำหรับการอ้างแอดเดรสในแบบต่าง ๆ นั้น จะกล่าวถึงในภายหลัง

รีจิสเตอร์แฟล็ก (Flag Register)

รีจิสเตอร์นี้เป็นรีจิสเตอร์ขนาด 16 บิต ซึ่งใช้สำหรับแสดงสถานะและควบคุมการทำงานของ 8088 โดยแต่ละบิตของรีจิสเตอร์แฟล็กจะมีหน้าที่ในการแสดงสถานะนำไปใช้

และควบคุมการทำงานของ 8088 แตกต่างกันไป ดังแสดงในรูปข้างล่างนี้ :



รูปที่ 2.5.4 รีจิสเตอร์แฟล็กของ 8088

แฟล็ก C (Carry Flag; บิต 0) :

แฟล็กนี้จะถูกเซ็ท (ลอจิก 1) ในกรณีที่เกิดการกระทำทางคณิตศาสตร์นั้น มีการทดหรือยืมบิตให้กับบิตสูงสุด (บิต 15 ในกรณีของข้อมูล 16 บิต หรือบิต 7 ในกรณีของข้อมูล 8 บิต) สำหรับสถานะของแฟล็กนี้เราสามารถเปลี่ยนแปลงได้โดยใช้คำสั่งที่เกี่ยวข้องกับการเลื่อน (Shift) หรือหมุน (Rotate) บิตหรือ คำสั่งที่เกี่ยวข้องกับการเซ็ทหรือเคลียร์แฟล็กโดยตรง คือ CLC, CMC และ STC ก็ได้

แฟล็ก O (Overflow Flag; [bm 11])

แฟล็กนี้จะเป็ผลจากการ XOR ของตัวทศที่เข้าและออกจากบิตสูงสุดของการกระทำทางคณิตศาสตร์ (คือ ในกรณีของข้อมูล 16 บิตคือผลจากการ XOR ของตัวทศจากบิต 14 และตัวทศจากบิต 15 ส่วนในกรณีของข้อมูล 8 บิตก็คือ ผลจากการ XOR ของตัวทศจากบิต 6 และตัวทศจากบิต 7)

แฟล็ก S (Sign Flag; บิต 7) :

แฟล็กนี้จะมีสถานะ (ลอจิก) เหมือนกับบิตสูงสุดของผลการกระทำทางคณิตศาสตร์ ซึ่งแฟล็กนี้จะถูกใช้ในการคำนวณเลขฐานสองแบบมีเครื่องหมาย โดยผลที่ได้นั้นจะมีค่าเป็นบวก ถ้าแฟล็กนี้มีลอจิกเป็น "0" และถ้าแฟล็กนี้มีลอจิกเป็น "1" ผลที่ได้จะมีค่า

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์และห้ามมิให้ทำซ้ำโดยไม่ได้รับอนุญาต การนำเอกสารนี้ไปใช้ในการค้า
ไม่ว่าเป็นแบบใดก็ตาม ห้ามนำไปทำซ้ำหรือเผยแพร่โดยไม่ได้รับอนุญาต

แฟล็ก A (Auxiliary Carry Flag; บิต 4) :

แฟล็กนี้จะถูกเซ็ทในกรณีที่ผลของการกระทำทางคณิตศาสตร์นั้น มีการยืมหรือ
ทดจากบิต 3 (ในกรณีของข้อมูลขนาด 8 บิต)

แฟล็ก P (Parity Flag; บิต 6) :

แฟล็กนี้จะถูกใช้ในการแสดงว่าการประมวลผลข้อมูลนั้น ให้ผลลัพธ์ที่มีจำนวนบิตที่เป็น "1" (ใน 8 บิตล่าง; บิต 0-7) เป็นจำนวนคู่หรือคี่ โดยถ้าจำนวนบิตเป็น "1" ของผลลัพธ์นั้นเป็นจำนวนคี่ แฟล็กนี้จะถูกเคลียร์เป็น "0" และถ้าจำนวนบิตที่เป็น "1" ของผลลัพธ์นั้นจะเป็นคู่ แฟล็กนี้จะถูกเซ็ทเป็น "1"

แฟล็ก Z (Zero Flag; บิต 6)

แฟล็กนี้จะถูกเซ็ท (ลอจิก "1") ในกรณีที่การประมวลผลข้อมูลนั้นให้ผลลัพธ์เป็นศูนย์และจะถูกเคลียร์ (ลอจิก "0") ในกรณีที่การประมวลผลข้อมูลนั้นให้ผลลัพธ์ไม่เท่ากับศูนย์

แฟล็ก D (Direction Flag; บิต 10) :

แฟล็กนี้จะถูกใช้ในการทำงานในชุดคำสั่งสตริงก์ โดยทำหน้าที่กำหนดว่าระหว่างการทำงานในชุดคำสั่งสตริงก์นั้น 8088 จะทำการลด (Autodecrement) หรือเพิ่ม (Autoincrement) ค่าของรีจิสเตอร์ Index (รีจิสเตอร์ DI และ SI)

- ในกรณีที่แฟล็ก D นี้ถูกเซ็ทเป็น "1" 8088 จะทำการลดค่าของรีจิสเตอร์ DI และ SI ลงโดยอัตโนมัติ (ในระหว่างการทำงานในคำสั่งสตริงก์) ซึ่งในกรณีนี้การทำงานในคำสั่งสตริงก์จะเริ่มจากหน่วยความจำที่มีแอดเดรสสูงไปยังแอดเดรสที่ต่ำกว่า เช่น เริ่มจากแอดเดรส 30000H ไปยังแอดเดรส 303FFH เป็นต้น

- ในกรณีที่แฟล็ก D นี้ถูกเซ็ทเป็น "0" 8088 จะทำการเพิ่มค่าของรีจิสเตอร์ DI และ SI ขึ้นโดยอัตโนมัติ (ในระหว่างการทำงานในคำสั่งสตริงก์) ซึ่งในกรณีนี้การทำงานในคำสั่งสตริงก์ก็จะเริ่มจากหน่วยความจำที่มีแอดเดรสต่ำไปยังแอดเดรสสูงกว่า เช่น เริ่มจากแอดเดรส 20000H ไปยังแอดเดรส 207FFFH เป็นต้น

แฟล็ก I (Interrupt Flag; บิต 9) :

สถานะของแฟล็กนี้ จะถูกใช้ในการควบคุมการยอมรับการรบกวนที่รับที่หน่วยงานการคำนวณ Maskable ของ 8088 โดยถ้าแฟล็กนี้ถูกเซ็ทเป็น "1" 8088 จะไม่ยอมรับ (Disable) ให้นำไปใช้

การขออนินเทอร์รัพท์แบบ Maskable ที่อุปกรณ์ภายนอกส่งเข้ามา ในขณะที่ถ้าแฟล็กนี้ถูกเคลียร์เป็น "0" 8088 จะยอมรับ (Enable) การขออนินเทอร์รัพท์แบบ Maskable ที่อุปกรณ์ภายนอกส่งเข้ามา

อย่างไรก็ตามแฟล็ก I นี้จะควบคุมได้เฉพาะการขออนินเทอร์รัพท์แบบ Maskable เท่านั้น ถ้าเป็นการขออนินเทอร์รัพท์แบบ Non-Maskable แล้ว 8088 จะต้องตอบรับในทุกกรณี (ไม่สามารถ Disable การขออนินเทอร์รัพท์โดยทางซอฟต์แวร์ได้)

แฟล็ก T (Trap Flag; บิต 8) :

แฟล็กนี้จะถูกใช้ในกรณีที่ต้องการตรวจสอบ, แก้ไขโปรแกรมหรือระบบ เมื่อแฟล็ก T ถูกเซตเป็น "1" 8088 จะเข้าสู่การทำงานในโหมด Single Step โดยในโหมดนี้ 8088 จะสร้าง Interrupt 1 ขึ้นทุกครั้งหลังจากทำการเอ็กซีคิวต์คำสั่งเสร็จ 1 คำสั่ง

การอ้างแอดเดรสในโหมดต่าง ๆ ของ 8088

สำหรับโหมดการอ้างแอดเดรสของ 8088 นั้น เราสามารถที่จะแบ่งออกได้เป็น 6 กลุ่ม ดังนี้ :

1. การอ้างแอดเดรสแบบ Immediate

การอ้างแอดเดรสแบบนี้จะใช้โอเปอเรนด์ที่ตามหลัง OP CODE เป็นข้อมูลโดยตรงเช่นคำสั่ง

ADD AX,4050H

เมื่อ 8088 พบคำสั่งนี้ก็จะทำการบวกค่า 4050 (ฐานสิบหก) กับค่าที่อยู่ในรีจิสเตอร์ AX และนำผลลัพธ์ที่ได้ไปเก็บในรีจิสเตอร์ AX

2. การอ้างแอดเดรสแบบ Direct (ข้อมูลในรีจิสเตอร์ DS +ค่าจัด)

การอ้างแอดเดรสแบบนี้ 8088 จะทำการคำนวณแอดเดรสของข้อมูลโดยใช้ข้อมูลในรีจิสเตอร์ DS เป็นแอดเดรสเซกเมนต์ และใช้ข้อมูล (ค่าจัด; Displacement ขนาด 2 ไบท์หรือ 16 บิต) ที่เป็นโอเปอเรนด์ของคำสั่งนั้นเป็นแอดเดรสออฟเซต เช่นคำสั่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ADD AX, [4050H]
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้ารีจิสเตอร์ DS มีข้อมูล 3000H 8088 ก็จะทำให้การรวมค่าของข้อมูลในรีจิสเตอร์ AX กับค่าของข้อมูลในแอดเดรส 34050H และเก็บผลลัพธ์นั้นไว้ในรีจิสเตอร์ AX

3. การอ้างแอดเดรสแบบ Direct, Index (ข้อมูลในรีจิสเตอร์ DS + ค่าขจัด)

การอ้างแอดเดรสแบบนี้ 8088 จะทำการคำนวณแอดเดรสของข้อมูลโดยใช้ข้อมูลในรีจิสเตอร์ DS เป็นแอดเดรสเซกเมนต์ ส่วนแอดเดรสออฟเซตจะได้ออกจากการนำเอาข้อมูลในรีจิสเตอร์ DI หรือ SI (ขึ้นอยู่กับข้อกำหนดในคำสั่ง) มาบวกกับข้อมูลที่เป็ค่าขจัดในโอเปอเรนด์คำสั่ง โดยค่าขจัดนี้อาจจะกำหนดเป็นข้อมูล 8 บิตหรือ 16 บิตก็ได้ สำหรับในกรณีที่กำหนดเป็นข้อมูล 8 บิตนั้น ในการนำเอาค่าขจัดนี้บวกกับข้อมูลในรีจิสเตอร์ zdi หรือ SI ซึ่งเป็นข้อมูล 16 บิต 8088 จะทำการขยายค่าขจัดให้เป็น 16 บิตโดยทุกบิตของไบต์สูง (High Order Byte; บิต 8-15) จะมีสถานะ (ลอจิก) เหมือนกับสถานะของบิตสูงสุด(บิต 7) ของค่าขจัดนั้น เช่น

ค่าขจัดที่กำหนด (8 บิต) : 1011 0110
 หลังจากการขยายเป็น 16 บิต : 1111 1111 1011 0110
 หรือ
 ค่าขจัดที่กำหนด (8 บิต) : 0000 0000 0100 1011

เช่นคำสั่ง

```
ADD AX,[SI+05H]
```

ถ้าข้อมูลในรีจิสเตอร์ DS เป็น 3000H และรีจิสเตอร์ SI เป็น 4150H 8088 จะทำการคำนวณแอดเดรสของหน่วยความจำได้

30000H

4150H

34155H

ดังนั้นเมื่อ 8088 พบคำสั่งนี้ก็จะทำการบวกค่าในรีจิสเตอร์ AX กับข้อมูลในแอกสาหน่วยความจำที่อยู่ในแอดเดรส 34155H และเก็บผลลัพธ์ที่ได้ไว้ในรีจิสเตอร์ AX ประโยชน์ด้านการคำนวณที่กล่าวถึงในบทเรียนนี้เรียกว่าการอ้างแอดเดรสแบบ Implied (ข้อมูลในรีจิสเตอร์ DS+SI หรือ DI)

การอ้างแอดเดรสแบบนี้ 8088 จะทำการคำนวณแอดเดรสของข้อมูลโดยใช้ข้อมูลในรีจิสเตอร์ DS เป็นแอดเดรสเชกเมนต์ และใช้ข้อมูลในรีจิสเตอร์ SI หรือ DI (ตามที่ได้กำหนดไว้ในคำสั่ง) เป็นแอดเดรสออฟเซต เช่นคำสั่ง

ADD AX,[SI]

ถ้าข้อมูลในรีจิสเตอร์ DS เป็น 3000H และรีจิสเตอร์ SI เป็น 4150H 8088 จะทำการคำนวณแอดเดรสหน่วยความจำได้เป็น

30000H

4150H

34150H

ดังนั้นเมื่อ 8088 พบคำสั่งนี้ก็จะทำการบวกค่าในรีจิสเตอร์ AX กับข้อมูลในหน่วยความจำที่อยู่ในแอดเดรส 34150H และเก็บผลลัพธ์ที่ได้ไว้ในรีจิสเตอร์ AX

5. การอ้างแอดเดรสแบบ Base Relative

การอ้างแอดเดรสในลักษณะนี้จะมีรูปแบบการใช้งานอยู่ 2 ชนิดคือ

- 5.1 การอ้างแอดเดรสในหน่วยความจำ โดยใช้รีจิสเตอร์ BX ร่วมกับรีจิสเตอร์ DS
- 5.2 การอ้างแอดเดรสในหน่วยความจำส่วนที่เป็นสแต็ก โดยใช้รีจิสเตอร์ BP ร่วมกับรีจิสเตอร์ SS

สำหรับการอ้างแอดเดรสในหน่วยความจำนั้น จะมีลักษณะเหมือนกับการอ้างแอดเดรสแบบต่าง ๆ ที่กล่าวมาแล้วในข้อ 1-4 เพียงแต่ทำการเพิ่มรีจิสเตอร์ BX เข้าไปในการคำนวณตำแหน่งแอดเดรสเท่านั้น ดังนี้ :

- Base Relative Direct (ข้อมูลในรีจิสเตอร์ DS + BX)

8088 จะคำนวณตำแหน่งแอดเดรสของข้อมูลโดยใช้ข้อมูลในรีจิสเตอร์ DS เป็นแอดเดรสเชกเมนต์ และใช้ข้อมูลในรีจิสเตอร์ BX เป็นแอดเดรสออฟเซต

- Base Relative Direct (ข้อมูลในรีจิสเตอร์ DS + BX + ค่าขจัด)

8088 จะคำนวณตำแหน่งแอดเดรสของข้อมูล โดยใช้ข้อมูลในรีจิสเตอร์ DS

เป็นแอดเดรสเชกเมนต์ สำหรับส่วนแอดเดรสออฟเซตจะได้จากการนำเอาข้อมูลในรีจิสเตอร์ด้านการคำนวณ BX บวกกับค่าขจัด อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- Base Relative Direct, Index (ข้อมูลในรีจิสเตอร์ DS + BX + SI หรือ DI + ค่าขจัด

8088 จะคำนวณตำแหน่งแอดเดรสของข้อมูล โดยใช้ข้อมูลในรีจิสเตอร์ DS เป็นแอดเดรสเซกเมนต์ ส่วนแอดเดรสออฟเซตจะได้ออกจากการนำเอาข้อมูลในรีจิสเตอร์ BX บวกกับข้อมูลในรีจิสเตอร์ SI หรือ DI และค่าขจัด

- Base Relative Implied (ข้อมูลในรีจิสเตอร์ DS+BX+ SI หรือ DI)

8088 จะคำนวณตำแหน่งแอดเดรสของข้อมูล โดยใช้ข้อมูลในรีจิสเตอร์ DS เป็นแอดเดรสเซกเมนต์ ส่วนแอดเดรสออฟเซตจะได้ออกจากการนำเอาข้อมูลในรีจิสเตอร์ BX บวกกับข้อมูลในรีจิสเตอร์ SI หรือ DI

ส่วนการอ้างแอดเดรสในหน่วยความจำส่วนที่เป็นสแต็กนั้น จะเป็นการช่วยให้เราสามารถที่จะประมวลข้อมูลในตำแหน่งใดของหน่วยความจำส่วนที่เป็นสแต็กก็ได้ โดยการอ้างแอดเดรสแบบนี้ก็มีลักษณะเหมือนกับ การอ้างแอดเดรสในแบบต่าง ๆ ที่กล่าวมาแล้วในข้อ 1-4 เพียงแต่แอดเดรสเซกเมนต์ที่ใช้จะเป็นข้อมูลจากรีจิสเตอร์ SS แทนรีจิสเตอร์ DS และเพิ่มรีจิสเตอร์ BP เข้าไปด้วย

สำหรับในตารางข้างล่างนี้จะแสดงรูปแบบต่าง ๆ ในการอ้างแอดเดรสของ

8088

Displacement Only	
Base or Index Only	(BX, BP, SI, DI)
Displacement	
+	
Base or Index	(BX, BP, SI, DI)
Base	BP + DI, BX + SI
+	
Index	BP + SI, BX + DI
Displacement	BP + DI + DISP
+	
Base	BX + SI + DISP
+	
Index	BP + SI + DISP BX + DI + DISP

(Courtesy Intel Corp.)

คำสั่งของ 8088

สำหรับในที่นี้จะไม่กล่าวถึงรายละเอียดในคำสั่งต่าง ๆ ของ 8088 แต่จะแสดงเฉพาะชุดคำสั่งที่มีอยู่ใน 8088 เท่านั้น

2.6 TIMER

8253-5 Programmable Interval Timer

8253-5 เป็นชิพฮาร์ดแวร์ในการสร้างฐานเวลาต่าง ๆ ให้กับระบบ และภายใน 8253-5 จะประกอบด้วยชนแนลที่ทำงานเป็นอิสระต่อกันอยู่ 3 ชนแนล ซึ่งการที่ชนแนลทั้ง 3 ของ 8253-5 จะทำงานตามที่เราต้องการได้นั้น เราจะต้องทำการโปรแกรมชนแนลเหล่านี้เสียก่อน

สำหรับการโปรแกรม 8253-5 นั้นจะทำได้ในลักษณะเดียวกับชิพฮาร์ดแวร์อื่น ๆ ที่ได้กล่าวถึงมาแล้วในบทที่ผ่านมา คือ ในคำสั่ง OUT ส่งข้อมูล (คำสั่ง) ให้กับรีจิสเตอร์ต่าง ๆ ของ 8053-5 ซึ่งรีจิสเตอร์ของ 8253-5 จะแบ่งออกได้เป็น 2 ประเภทคือ รีจิสเตอร์ Mode Control และ รีจิสเตอร์ Counter ดังนั้นก่อนที่จะศึกษาถึงวิธีการโปรแกรม 8253-5 จึงจำเป็นต้องทำความเข้าใจกับหน้าที่ของบิตต่าง ๆ ภายในรีจิสเตอร์ทั้ง 2 นี้เสียก่อน

รีจิสเตอร์ Counter

ภายใน 8253-5 จะมีรีจิสเตอร์ Counter ซึ่งเป็นรีจิสเตอร์ขนาด 16 บิตอยู่ 3 ตัว โดยข้อมูลในรีจิสเตอร์แต่ละตัวจะควบคุมช่วงเวลาของเอาท์พุทในแต่ละชนแนล (รีจิสเตอร์ Counter ทั้ง 3 นี้จะทำงานเป็นอิสระต่อกัน)

เมื่อ 8253-5 เริ่มต้นการทำงานในชนแนลใดแล้ว ข้อมูลในรีจิสเตอร์ Counter ของชนแนลนั้นจะถูกลดค่าลง 1, 2, หรือ 3 (ขึ้นอยู่กับโหมดการทำงาน ซึ่งจะกล่าวถึงในภายหลัง) เมื่อชนแนลนั้นได้รับคล็อกแต่ละลูก ข้อมูลในรีจิสเตอร์ Counter จะถูกลดลงจนมีค่าเป็น "0" (Terminal Counter) จากนั้นจึงจะเกิดการเปลี่ยนแปลงทางด้านเอาท์พุทและการทำงานของชนแนลนั้น (ขอครุรายละเอียดในคำอธิบายเกี่ยวกับการทำงานในแต่ละโหมด) สำหรับการลดค่าของรีจิสเตอร์ Counter นี้ อาจจะถูกลดค่าลงแบบ BCD หรือ Binary ก็ได้ ขึ้นอยู่กับการเซตข้อมูลในบิต DO ของรีจิสเตอร์ Mode Control

เนื่องจากรีจิสเตอร์ Counter เป็นรีจิสเตอร์ขนาด 16 บิต แต่บัสข้อมูลของ 8253-5 มีขนาดเพียง 8 บิต ดังนั้นการเขียนหรืออ่านข้อมูลจากรีจิสเตอร์ Counter จึงต้องทำครั้งละ 8 บิตด้วย โดยข้อมูลในรีจิสเตอร์ Counter จะถูกแบ่งออกเป็น 2 ส่วน คือ ส่วน 8 บิตบน (Most Significant Bit; D15-D8) และ

ส่วน 8 บิตล่าง (Least Significant Bit; D7-D0) ส่วนการที่จะกำหนดว่าข้อมูลที่ส่งให้ไปใช้

กับรีจิสเตอร์ Counter นี้เป็นข้อมูลสำหรับ 8 บิตบนหรือ 8 บิตล่างนั้น เราจะกำหนดได้โดยการเขียนค่าในบิต D5 และ D4 ของรีจิสเตอร์ Mode Control นอกจากนี้เรายังสามารถใช้ข้อมูลในบิตทั้งสองนี้ในการกำหนดว่าการโปรแกรมรีจิสเตอร์ Counter นี้จะทำการโปรแกรมเฉพาะไบท์ใดไบท์หนึ่ง (เฉพาะ 8 บิตบนหรือ 8 บิตล่าง) หรือโปรแกรมทั้ง 8 บิตบนและ 8 บิตล่างได้อีกด้วย (ดูรายละเอียดใน "รีจิสเตอร์ Mode Control")

อีกสิ่งหนึ่งที่จะต้องคำนึงถึงก็คือ ในการโปรแกรมรีจิสเตอร์ Counter นั้น รีจิสเตอร์ Counter จะรับข้อมูลที่เราส่งไปให้ก็ต่อเมื่อสัญญาณที่ขา CLK ถูกเปลี่ยนจากลอจิก "0" เป็น "1" (ขอบขาขึ้น) และเปลี่ยนจากลอจิก "1" กลับเป็นลอจิก "0" (ขอบขาลง) อีกครั้งเสียก่อน (จะกล่าวถึงการโปรแกรมรีจิสเตอร์นี้ในภายหลัง)

สำหรับใน IBM/PC นั้นโปรแกรมในส่วนนี้ BIOS จะทำหน้าที่นี้เองโดยอัตโนมัติส่วนวิธีการรีจิสเตอร์ Mode Control นี้จะทำได้โดยใช้คำสั่ง OUT ส่งข้อมูลไปยังพอร์ทของ 5253-5 ที่มีแอดเดรส A0 และ A1 เป็น "1" ทั้งคู่ (สำหรับการโปรแกรม 8253-5 จะกล่าวโดยละเอียดในภายหลัง) ซึ่งใน IBM/PC จะตรงกับพอร์ท 0043H สำหรับหน้าที่ของบิตต่าง ๆ ในรีจิสเตอร์ Mode Control นั้น จะแสดงได้ดังนี้

บิต	D7	D6	D5	d4	d3	d2	d1	d0
หน้าที่	SC1	SC0	RL1	RLO	M2	M1	M0	BCD

บิต D7-D6 : ข้อมูลในบิตทั้งสองนี้จะใช้สำหรับเลือกชนแนนที่ต้องการ ซึ่งจะแสดงได้ดังนี้

(SC1, SC0): (เนื่องจาก 8253-5 มีเพียง 3 ชนแนน ดังนั้นกรณีที่ข้อมูลในบิต SC1 และ SC0 เป็น "1" ทั้งคู่จึงไม่มีผลในการเลือกชนแนนใด ๆ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCI	SCO	แขนงที่ถูกเลือก
0	0	0
0	1	1
1	0	2
1	1	-

บิต d5-d4 : ข้อมูลในการกำหนดไบต์ (8 บิตบนหรือ 8 บิตล่าง) ของข้อมูลที่ต้องการจะอ่านจากรีจิสเตอร์ Counter ซึ่งเป็นรีจิสเตอร์ขนาด 16 บิต และใช้ในการกำหนดว่าโปรแกรมรีจิสเตอร์ Counter นี้จะทำการโปรแกรมเฉพาะที่ไบต์ใดไบต์หนึ่ง หรือโปรแกรมทั้ง 2 ไบต์ นอกจากนี้ยังใช้ในการแลกซ์ (Latch) ค่าในรีจิสเตอร์ Counter ได้อีกด้วย (ดูรายละเอียดในหัวข้อ "การโปรแกรมและอ่านข้อมูลจากรีจิสเตอร์ของ 8253-5") สำหรับผลจากการเขียนข้อมูลภายในบิต D5 และ D4 นั้นจะต้องแลคไว้ตั้งนี้

RL1	RL0	
0	0	ทำการแลกซ์ค่าในรีจิสเตอร์-เคาน์เตอร์
0	1	อ่าน/เขียนเฉพาะข้อมูลใน 8 บิตล่าง (Least-significant Bit)
1	0	อ่าน/เขียนเฉพาะข้อมูลเฉพาะใน 8 บิตบน (Most-Significant Bit)
1	1	อ่าน/เขียนเฉพาะข้อมูลทั้ง 16 บิต โดยเริ่มจาก 8 บิตล่างก่อนจากนั้นจึงอ่าน/เขียนข้อมูลใน 8 บิตบน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บิต D3-D1 : ข้อมูลในบิตนี้สำหรับเลือกโหมดการทำงานให้กับแขนแนบที่เรากำหนดในบิต
 (M2-M0 : SCI และ SCO
 สำหรับโหมดการทำงานของแขนแนบต่าง ๆ ใน 8253-5 จะมี 6 โหมดดังนี้

M2	M1	M0	โหมดการทำงาน
0	0	0	โหมด 0: Interrupt On Terminal Count
0	0	1	โหมด 1: Programmable One-Shot
0	1	0	โหมด 2: Rate Generator
0	1	1	โหมด 3: Square Wave Generator
0	0	0	โหมด 4: Software Triggered Strobe
1	0	1	โหมด 5: Hardware Triggered Strobe

โหมด 0: Interrupt On Terminal Count


หลังจากที่แขนแนบใดถูกโปรแกรมให้ทำงานในโหมด 0 แล้ว (ข้อมูลในบิต D3-D1 ของรีจิสเตอร์ Mode Control ถูกเซ็ทเป็น "000") เอาท์พุทของแขนแนบนั้น ก็จะมีระดับลอจิกเป็น "0" จากนั้นเมื่อค่า Counter ถูกส่งให้กับรีจิสเตอร์ Counter ของแขนแนบนั้นแล้ว แขนแนบนั้นก็จะเริ่มต้นนับจำนวนคล็อกที่ได้รับเข้ามา ในช่วงนี้เอาท์พุทของแขนแนบนั้นยังคงเป็นลอจิก "0" อยู่ซึ่งในการนับจำนวนคล็อกที่รับเข้ามานั้นข้อมูลในรีจิสเตอร์ Counter แล้ว (ข้อมูลในรีจิสเตอร์ Counter ถูกลดลงจนเป็น "0") เอาท์พุทของแขนแนบนั้นก็จะเปลี่ยนเป็นลอจิก "1" และจะคงสภาพลอจิก "1" นี้อยู่จนกว่าจะมีการส่งข้อมูลให้กับรีจิสเตอร์ Mode Control หรือรีจิสเตอร์ Counter ใหม่

ถ้ามีการโหลดค่า Counter ใหม่ให้กับแขนแนบที่อยู่ในระหว่างการนับจำนวนคล็อก (ในโหมด 0) อยู่ จะเกิดผลกับการทำงานของแขนแนบนั้น ดังนี้

1. เมื่อมีการโหลดไบท์แรกของ Counter ค่าใหม่ให้กับแขนแนบที่อยู่ในระหว่างการนับจำนวนคล็อกอยู่ แขนแนบนั้นจะหยุดการนับ

2. เมื่อการโหลดไบท์ที่สองของ Counter ค่าใหม่ให้กับแขนแนบที่อยู่ใน

ระหว่างการนับจำนวนคล็อกอยู่ แขนแนบนั้นจะเริ่มต้นการนับใหม่ โดยใช้ Counter ค่าใหม่ที่ได้รับทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.6.1 ไคอะแกรมเวลาการทำงานของ 8253-5 ในโหมด 0


โหมด 1: Programmable One Shot

เมื่อชนแนลไคของ 8253-5 ถูกโปรแกรมให้ทำงานในโหมดนี้ และค่า Counter ถูกโหมดให้กับรีจิสเตอร์ Counter แล้ว เอาท์พุทของชนแนลนั้นจะถูกปรับให้เป็นลอจิก "1" จากนั้นเมื่อสัญญาณอินพุทที่ขา GATE ของชนแนลนั้นถูกเปลี่ยนจากลอจิก "0" เป็น "1" (ขอบขาขึ้น) สัญญาณที่เอาท์พุทก็จะเปลี่ยนระดับเป็นลอจิก "0" และ จะเริ่มต้นนับจำนวนคล็อกที่ได้รับเข้ามาทางขา CLK ของชนแนลนั้น เมื่อนับได้ครบตามจำนวนที่ได้กำหนดไว้ในรีจิสเตอร์ Counter แล้ว สัญญาณที่เอาท์พุทจะเปลี่ยนกลับเป็นลอจิก "1" อีกครั้ง ถ้ามีการโหลด Counter ค่าใหม่ที่อยู่ให้กับชนแนลที่อยู่ระหว่างการนับจำนวนคล็อก (ในโหมด 1) อยู่ นั่น ค่า Counter ค่าใหม่นี้จะยังไม่มีผลใด ๆ กับการนับของชนแนลนั้น จนกว่าชนแนลนั้นจะเสร็จจากการนับจำนวนคล็อกตามค่า Counter ที่เซ็ทไว้เดิมเสียก่อน

เมื่อสัญญาณที่ขา GATE เปลี่ยนจากลอจิก "0" เป็น "1" อีกครั้ง 8253-5 ก็จะเริ่มต้นการนับใหม่ โดยใช้ค่า Counter นั้น เราสามารถจะทำการอ่านออกมาได้ตลอดเวลา โดยไม่กระทบกับการนับของชนแนลที่กำลังนับอยู่เลย

สำหรับอินพุทที่เข้ามาทริก (Trig) ทางขา GATE ของชนแนลที่ทำงานในโหมด 1 นั้นจะมีลักษณะเป็น Retriggerable ด้วย ดังแสดงในไคอะแกรมเวลา (Timing Diagram) ข้างล่างนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.6.2 โดอะแกรมเวลาการทำงานในโหมด 1 ของ 8253-5


โหมด 2: Rate Generator

การทำงานในโหมดนี้จะเป็นลักษณะหาความถี่ของคล็อกที่ได้รับ ด้วยค่าที่โหลดให้กับรีจิสเตอร์ Counter กล่าวคือสัญญาณที่เอาท์พุทของแชนแนลที่ทำงานในโหมดนี้จะมีระดับลอจิกเป็น "1" และ "0" สลับกันไป โดยที่ความกว้างของช่วงเวลาที่ลอจิก "1" จะเท่ากับช่วงเวลาของคล็อกจำนวน $N-1$ ลูก (ค่า N ในที่นี้จะแทนค่า counter ที่โหมดนี้ให้กับรีจิสเตอร์ Counter) และความกว้างของช่วงเวลาที่ลอจิก "0" จะเท่ากับช่วงเวลาของคล็อกจำนวน 1 ลูก ดังนั้นคาบเวลาของเอาท์พุทจากแชนแนลที่ทำงานในโหมดนี้จึงเท่ากับช่วงเวลาของคล็อก N ลูก ซึ่งก็คือความถี่ของเอาท์พุทจากแชนแนลนี้ จะเท่ากับความถี่ที่ได้รับหารด้วย N นั่นเอง

ตัวอย่างเช่น ถ้าสัญญาณคล็อกที่ป้อนให้กับแชนแนลที่ทำงานในโหมด 2 มีความถี่ 1.19318 MHz หรือมีคาบเวลา (ช่วงเวลาของคล็อก 1 ลูก) ประมาณ 838 nanosec. และ เราทำการโหลดค่า 04H ให้กับรีจิสเตอร์ Counter ของแชนแนลนี้ เอาท์พุทของแชนแนลนี้ เอาท์พุทของแชนแนลนี้ก็จะมีค่าความถี่ประมาณ 298.3 KHz หรือมีคาบเวลาประมาณ 3.352 usec. โดยใน 1 คาบจะมีช่วงเวลาที่เป็ลอจิก "1" เท่ากับช่วงเวลาของคล็อก 3 ลูก หรือเท่ากับ 2.514 usec. และช่วงเวลาที่เป็ลอจิก "0" เท่ากับช่วงเวลาของคล็อก 1 ลูก หรือประมาณ 838 nanosec.

ในระหว่างคาบเวลาของเอาท์พุทจากแชนแนลที่ทำงานในโหมด 2 ถ้าเราทำการโหลดค่าใหม่ให้กับรีจิสเตอร์ Counter ของแชนแนลนี้ ค่าใหม่จะเข้า counter ทันทีโดยไม่จำเป็นต้องรอให้ counter ว่างก่อน โดยจะไม่มีผลต่อคาบเวลาของเอาท์พุท

เวลาของเอาต์พุตที่แขนแนลนี้กำลังสร้างอยู่



รูปที่ 2.6.3 โค้ดโปรแกรมเวลาการทำงานในโหมด 2 ของ 8259-5

จากโค้ดโปรแกรมข้างต้นนั้น ในขั้นแรกเราทำการโหลดค่า 04H ให้กับรีจิสเตอร์ Counter ดังนั้นเอาต์พุตของแขนแนลนี้จึงมีคาบเวลาเท่ากับ ช่วงเวลาของคล็อก 4 ลุก ต่อมาจึงโหลด Counter ค่าใหม่ คือ 03H ให้กับรีจิสเตอร์ counter โดยทำการโหลดในระหว่างคาบเวลาของเอาต์พุตของแขนแนลนี้ ซึ่งจะเห็นได้ว่าเมื่อทำการโหลด Counter ค่าใหม่เสร็จแล้วคาบเวลาของ เอาต์พุตนี้ยังคงไม่เปลี่ยนแปลงคือ มีช่วงเวลาเท่ากับช่วงเวลาของคล็อก 4 ลุกอยู่แต่ในคาบเวลาถัดไปจะมีช่วงเวลาที่เปลี่ยนไปคือ จะมีช่วงเวลาเท่ากับคล็อกเพียง 3 ลุก (ช่วงเวลาที่เป็ลอจิก"1" เท่ากับช่วงเวลาของคล็อก 2 ลุก และช่วงเวลาที่เป็ "0" เท่ากับช่วงเวลาของคล็อก 1 ลุก) ตามที่ได้โหลดเข้าไปใหม่

สำหรับระดับของสัญญาณอินพุตที่ขา GATE ของแขนแนลที่ทำงานในโหมด 2 นี้ จะมีหน้าที่ในการควบคุมการทำงานของแขนแนลนี้ด้วย โดยถ้าสัญญาณอินพุตที่ขา GATE นี้มีลอจิกเป็ "0" (Low) เอาต์พุตของแขนแนลที่ทำงานในโหมด 2 จะเป็ลอจิก "1" ตลอดเวลา และแขนแนลนั้นจะเริ่มต้นการทำงาน (เริ่มการนับ) เมื่อระดับลอจิกของสัญญาณอินพุตที่ขา GATE นี้เปลี่ยนเป็ "1" ดังนั้นจึงอาจจะกล่าวได้ว่าหน้าที่ของขา GATE นี้ก็คือ ใช้ในการอินาเบิลหรือคิสเอเบิลการทำงานของแขนแนลนี้นั่นเอง และด้วยเหตุนี้เราจึงสามารถจะใช้ขา GATE นี้ในการ Synchronize การทำงานของแขนแนลที่ทำงานในโหมด 2 กับสัญญาณภายนอกได้

อีกสิ่งหนึ่งที่จะกล่าวถึงก็คือ หลังจากที่เรารู้การทำงานในโหมด 2 นี้ให้กับแขนแนลใดแล้ว แขนแนลนั้นก็จะไม่เริ่มต้นการทำงาน (เอาต์พุตจะยังเป็ลอจิก

"1" อยู่ตลอดเวลา) สำจนกว่าเราจะโหลดค่ากับ Counter ไม่ให้กับรีจิสเตอร์ ซึ่ง Counter เป็นการค่า
 ไม่ของแขนแนลนั้นเสียก่อน (ถึงแม้ว่าสัญญาณอินพุตที่ขา GATE จะมีระดับลอจิกเป็ "1" เข้าไปใช้

แล้วก็ตาม) ด้วยเหตุนี้เราจึงสามารถจะ Synchronize การทำงานของชนแนลนี้ กับซอฟต์แวร์ที่เราเขียนขึ้นได้

โหมด 3: Square Wave Rate Generator

การทำงานในโหมดนี้จะมีลักษณะคล้ายกับโหมด 2 คือเป็นการหารความถี่ของสัญญาณคล็อกที่ป้อนให้กับชนแนลที่ทำงานในโหมดนี้ด้วย N (ค่า Counter ที่ไหลให้กับรีจิสเตอร์ Counter แต่จุดที่แตกต่างกันก็คือ ช่วงเวลาที่เอาท์พุทเป็นลอจิก "1" และลอจิก "0" ใน 1 คาบจะเท่ากัน (หรือเกือบเท่ากัน) ในขณะที่โหมด 2 นั้น ช่วงเวลาที่เอาท์พุทเป็นลอจิก "0" จะนานเท่ากับช่วงเวลาของคล็อกเพียง 1 ลูกเท่านั้นไม่ว่าค่า Counter จะมีค่าเปลี่ยนแปลงไปอย่างไรก็ตามการทำงานของชนแนลที่ทำงานในโหมด 3 จะแบ่งออกได้เป็น 2 ลักษณะตามค่าของ Counter ที่ไหลให้กับรีจิสเตอร์ Counter (ในที่นี้จะแทนค่า Counter ด้วยตัวแปร N) ดังนี้


1. ถ้า N เป็นเลขคู่: เอาท์พุทจะมีช่วงเวลาที่ เป็นลอจิก "1" นานเท่ากับช่วงเวลาของคล็อก $N/2$ ลูก และจะเป็นลอจิก "0" อยู่ยาวนานเท่ากับช่วงเวลาของคล็อก $N/2$ ลูกเช่นกัน ซึ่งก็คือใน 1 คาบจะมีช่วงเวลานานเท่ากับช่วงเวลาของคล็อก N ลูก โดยมีค่า Cycle (ช่วงเวลาที่เป็นลอจิก "1" หารด้วยช่วงเวลาใน 1 คาบ) เท่ากับ 50% นั่นเอง

สำหรับการทำงานของชนแนลที่อยู่ในโหมด 3 และค่า N ที่ไหลให้กับรีจิสเตอร์ Counter เป็นเลขคู่ จะอธิบายโดยย่อได้ดังนี้คือ หลังจากเริ่มการทำงานเอาท์พุทของชนแนลนี้เป็นลอจิก "1" จากนั้นทุกครั้งที่คล็อกที่ป้อนให้กับชนแนลนี้เปลี่ยนระดับลอจิกจาก "1" เป็น "0" (ขอบขาลง) ค่าในรีจิสเตอร์ Counter จะถูกลดค่าลง 2 ซึ่งการลดค่าในรีจิสเตอร์ Counter นี้จะดำเนินไปจนกระทั่งรีจิสเตอร์ Counter มีข้อมูลเป็น "0" (Terminal Count) ในช่วงนี้เอาท์พุทจะเปลี่ยนเป็นลอจิก "0" และรีจิสเตอร์ Counter จะถูกเปลี่ยนข้อมูลเป็นค่า Counter เริ่มต้นที่เราส่งให้ก่อนที่จะเริ่มทำงาน (ในที่นี้คือค่า N) โดยอัตโนมัติ จากนั้นเมื่อสัญญาณคล็อกเปลี่ยนจากลอจิก "1" เป็น "0" (ขอบขาลง) ค่าในรีจิสเตอร์ Counter ก็จะถูกลดลง 2 อีกจนกระทั่งค่าในรีจิสเตอร์ Counter เป็น "0" เอาท์พุทจึงกลับเป็นลอจิก "1" อีกครั้งค่า N ก็จะถูกไหลให้กับรีจิสเตอร์ Counter อีกโดยอัตโนมัติ จากนั้นจึงทำงานตามขั้นตอนที่ได้กล่าวมานั้นต่อไป

เอกสารนี้เป็นเอกสาร 2. ถ้า N เป็นเลขคี่: ในกรณีนี้ช่วงเวลา N คาบของเอาท์พุทจะมีช่วงดำเนินการค่าไม่ว่าเวลาที่เป็นลอจิก "1" อยู่ยาวนานเท่ากับช่วงเวลาของคล็อก $(N+1)/2$ ลูก

สำหรับการทำงานที่ขนานของขนานเลขที่ถูกโปรแกรมให้ทำงานในโหมด 3 และค่า N ที่โหลดให้กับรีจิสเตอร์ Counter เป็นเลขคี่นั้น จะมีดังนี้คือ ขณะที่เริ่มต้นการทำงานในโหมด 3 เอาท์พุทจะมีระดับลอจิกเป็น "1" และเมื่อได้รับ คล็อกกลุ่แรก ข้อมูลในรีจิสเตอร์ counter จะถูกลดลง "1" จากนั้นเมื่อขนานเลขนี้ได้รับคล็อกกลุ่ต่อไป ข้อมูลในรีจิสเตอร์ Counter ก็จะถูกลดลงครึ่งละ "2" จนกระทั่งข้อมูลในรีจิสเตอร์ Counter เป็น "0" ในช่วงนี้เอาท์พุทจะถูกเปลี่ยนระดับลอจิกเป็น "0" และข้อมูลในรีจิสเตอร์ Counter จะถูกลดด้วยค่าเริ่มต้น ในที่นี้คือค่า N โดยอัตโนมัติ จากนั้นเมื่อได้รับคล็อกกลุ่แรก (หลังจากที่รีจิสเตอร์ Counter ถูกโหลดด้วยค่าเริ่มต้น) ข้อมูลในรีจิสเตอร์ Counter จะถูกลดลง "3" และเมื่อขนานเลขนี้ได้รับคล็อกกลุ่ต่อไป ข้อมูลในรีจิสเตอร์ Counter ก็จะถูกลดลงครึ่งละ "2" จนกระทั่งค่าในรีจิสเตอร์ Counter เป็น "0" ขนานเลขนี้ก็จะมีเริ่มต้นการทำงานตามขั้นตอนแรกใหม่ต่อไป (เอาท์พุทเปลี่ยนกลับลอจิก "1" และโหลดค่า N ให้กับรีจิสเตอร์ Counter) ด้วยวิธีการนี้จึงทำให้เอาท์พุทที่ได้จากขนานเลขที่ทำงานในโหมด 3 เป็นสัญญาณคล็อกที่มีความถี่เท่ากับ ความถี่ของสัญญาณคล็อกที่ป้อนให้กับขนานเลขนั้นหารด้วย N โดยมีช่วงเวลาที่เป็ลอจิก "1" เท่ากับช่วงเวลาของสัญญาณคล็อก $(N+1)/2$ ลุ่ และช่วงเวลาที่เป็ลอจิก "0" เท่ากับช่วงเวลาของคล็อก $(N-1)/2$ ลุ่ ดังที่ได้กล่าวมาแล้ว

ตัวอย่างเช่น ถ้าสัญญาณคล็อกที่ป้อนให้กับขนานเลขที่ทำงานในโหมด 3 มีความถี่ 1.19318 MHz หรือมีคาบเวลา (ช่วงเวลาของคล็อก 1 ลุ่) ประมาณ 838 nanosec. ถ้าเราทำการโหลดค่า 04H (เลขคู่) ให้กับรีจิสเตอร์ Counter ก็จะทำให้เอาท์พุทที่ได้จากขนานเลขนี้มีช่วงเวลาที่เป็ลอจิก "1" และ "0" เท่ากันคือ เท่ากับช่วงเวลาของคล็อก $4/2=2$ ลุ่ หรือ ประมาณ $838*2 = 1.676$ usec. แต่ถ้าเราทำการโหลดค่า 05H (เลขคี่) ให้กับรีจิสเตอร์ Counter แล้ว ก็จะทำให้เอาท์พุทที่ได้จากขนานเลขนี้มีช่วงเวลาที่เป็ลอจิก "1" เท่ากับช่วงเวลาของคล็อก $(5+1)/2 = 3$ ลุ่ หรือประมาณ $838*3 = 2.514$ usec. และช่วงเวลาที่เป็ลอจิก "0" เท่ากับช่วงเวลาของคล็อก $(5-1)/2 = 2$ ลุ่ หรือประมาณ $838*2 = 1.676$ usec. สำหรับไดอะแกรมข้างล่างนี้ จะแสดง Timing Diagram ในกรณีของตัวอย่างที่ได้กล่าวถึงในทั้งสองกรณี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งรูปที่ 2.6.4 ไดอะแกรมเวลาการทำงานในโหมด 3 ของ 8253-5 ครั้งที่มีการนำไปใช้

โหมด 4: Software Triggered Strobe

หลังจากที่เราทำการเซ็ตโหมด 4 โหมดให้กับเซนแนลไคแล้ว เซนแนลนั้น จะเริ่มต้นการทำงานก็ต่อเมื่อเราโหลดค่า Counter ให้กับรีจิสเตอร์ Counter แล้วเท่านั้น โดยเมื่อเราโหลดข้อมูลให้กับรีจิสเตอร์ Counter แล้ว เอาท์พุทของเซนแนลนั้นก็จะมีระดับลอจิกเป็น "1" และจะเริ่มต้นนับจำนวนคล็อกที่ได้รับเข้ามาทางขา CLK เมื่อครบตามจำนวนที่ได้กำหนดในรีจิสเตอร์ Counter แล้ว เอาท์พุทจะเปลี่ยนระดับลอจิกเป็น "0" โดยช่วงเวลาที่เอาท์พุทเป็นลอจิก "0" นี้จะนานเท่ากับช่วงเวลาของคล็อก 1 ลูก จากนั้นเซนแนลนั้นจะยุติการทำงานและเอาท์พุทก็จะกลับเป็นลอจิก "1" อีกครั้ง ดังแสดงในไคอะแกรมข้างล่างนี้




รูปที่ 2.6.5 ไคอะแกรมเวลาการทำงานในโหมด 4 ของ 8253-5

ในระหว่างที่เซนแนลที่ถูกเซ็ตให้ทำงานในโหมด 4 นี้กำลังทำงาน (นับจำนวนคล็อก) อยู่ นั่นถ้าเราทำการโหลด Counter ค่าใหม่ให้กับรีจิสเตอร์ Counter ค่า Counter ที่โหลดเข้าไปใหม่นี้จะยังไม่มีผลต่อการทำงานของเซนแนลนี้ (ช่วงเวลาก่อนที่เอาท์พุทจะเปลี่ยนเป็นลอจิก "0") จนกว่าเซนแนลนี้จะเสร็จจากการทำงาน (นับจำนวนคล็อก) ที่กำลังทำอยู่นี้เสียก่อน (คือหลังจากที่เอาท์พุทเปลี่ยนเป็นลอจิก "0" แล้วจึงจะเป็นการเริ่มต้นการทำงานใหม่ของเซนแนลนี้) และจากไคอะแกรมข้างต้นนั้น จะเห็นว่าในระหว่างที่มีการนับจำนวนคล็อกอยู่นั้น ถ้าสัญญาณ GATE ถูกเปลี่ยนเป็นลอจิก "0" จะทำให้การนับจำนวนคล็อกนั้นสิ้นสุดลง และ จะเริ่มต้นใหม่อีกครั้งหลังจากที่สัญญาณที่ขา

GATE กลับเป็นลอจิก "1"

โหมด 5: Hardware Triggered Strobe

สำหรับชนแนลที่ถูกโปรแกรมให้ทำงานโหมดนี้ จะเริ่มต้นการทำงานก็ต่อเมื่อสัญญาณที่ขา GATE ของชนแนลนั้นถูกเปลี่ยนจากลอจิก "0" เป็นลอจิก "1" (ขอบขาขึ้น) เท่านั้น และเช่นเดียวกับในโหมด 4 คือเมื่อเริ่มทำงานเอาท์พุทของชนแนลนี้จะมีระดับเป็นลอจิก "1" และเมื่อนับจำนวนคล็อกได้ครบตามจำนวนที่กำหนดในรีจิสเตอร์ Counter แล้ว เอาท์พุทจึงจะเปลี่ยนเป็นลอจิก "0" โดยช่วงเวลาที่เป็ลอจิก "0" นี้จะนานเท่ากับช่วงเวลาคล็อก 1 ลุค จากนั้นเอาท์พุทจึงกลับเป็น "1" อีกครั้ง สำหรับสัญญาณอินพุทที่ขา GATE นี้จะมีลักษณะเป็น Retriggerable กล่าวคือ ชนแนลที่ทำงานในโหมด 5 นี้จะเริ่มต้นการนับใหม่ทุกครั้งทีระดับลอจิกที่ขา GATE ถูกเปลี่ยนจากลอจิก "0" เป็น "1" (ขอบขาขึ้น) และเอาท์พุทจะเป็น "0" ก็ต่อเมื่อชนแนลนั้นเป็นจำนวนนับจำนวนคล็อกได้ครบตามจำนวนที่กำหนดในรีจิสเตอร์ Counter เท่านั้น สำหรับโคอเดแกรมข้างล่างนี้จะแสดงให้เห็นถึงโคอเดแกรมเวลาของการทำงานในโหมด 5 ที่ได้กล่าวถึงข้างต้น




รูปที่ 2.6.6 โคอเดแกรมเวลาการทำงานในโหมด 5 ของ 8253-5

- บิต DO : ข้อมูลในบิตนี้จะให้สำหรับกำหนดว่าการลดค่าของข้อมูลในรีจิสเตอร์ Counter BCD) : นั้นจะทำการลดในลักษณะของ BCD หรือ Binary โดยถ้าข้อมูลในบิตนี้ถูกเซ็ทเป็น "1" ค่าของข้อมูลในรีจิสเตอร์ Counter จะถูกลดลงในลักษณะของ BCD(Binary Code Decima1) และถ้าข้อมูลในบิตนี้ถูกเซ็ทเป็น "0" ค่าของข้อมูลในรีจิสเตอร์ Counter ก็จะถูกลดลงในลักษณะของ Binary

เอกสารโปรแกรมและอ่านข้อมูลจากรีจิสเตอร์ 8253-5 เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้นหัวข้อนี้จะกล่าวถึงวิธีการโปรแกรมรีจิสเตอร์ Mode Control และรีจิสเตอร์

เตอร์ Counter ซึ่งใช้สำหรับควบคุมการทำงานของชนแนลทั้ง 3 ของ 8253-5 รวมถึงการอ่านค่า Counter จากรีจิสเตอร์ Counter ในระหว่างที่ชนแนลของ 8253-5 กำลังทำงานอยู่ด้วย การอ่านโปรแกรมรีจิสเตอร์ 8253-5


ในการโปรแกรมชนแนลทั้ง 3 ของ 8253-5 เพื่อกำหนดโหมดการทำงาน, จำนวนไบต์ของข้อมูลที่ต้องการจะส่งให้กับรีจิสเตอร์ Counter, ช่วงเวลาของเอาท์พุท และรูปแบบการลดค่าของข้อมูลในรีจิสเตอร์ Counter (BCD หรือ Binary) ของแต่ละชนแนลเราจะต้องทำการโปรแกรมรีจิสเตอร์ของชนแนลนั้น 2 รีจิสเตอร์ คือ รีจิสเตอร์ Mode Control และรีจิสเตอร์ Counter เสียก่อน




จากรูปข้างต้นนั้น จะแสดงลักษณะโดยทั่วไปของการโปรแกรมรีจิสเตอร์ Mode Control และรีจิสเตอร์ Counter ของแต่ละชนแนลซึ่งจะเห็นได้ว่าการโปรแกรมแต่ละชนแนลของ 8253-5 นั้นจะเริ่มจากการโปรแกรมรีจิสเตอร์ Mode Control ก่อน จากนั้นจึงทำการโปรแกรมรีจิสเตอร์ Counter ในภายหลัง สำหรับจำนวนไบต์ (1 หรือ 2 ไบต์) หรือตำแหน่งของไบต์ที่ต้องส่งให้กับรีจิสเตอร์ Counter นั้น จะกำหนดโดยบิต RLO และ RL1 (บิต D4 และ D5) ของรีจิสเตอร์ Mode Control ดังที่ได้กล่าวถึงในหัวข้อที่ผ่านมา จากรูปข้างต้นนั้นจะแสดงกรณีที่บิต RLO และ RL1 ของรีจิสเตอร์ Mode Control เป็น "1" ทั้งหมดซึ่งทำให้เราต้องส่งข้อมูลให้กับรีจิสเตอร์ Counter 2 ไบต์ คือทั้งไบต์ที่เป็น 8 บิตบน (Most Significant Byte: MSB) และการค่า

ไม่ว่าและไบต์ที่เป็น 8 บิตล่าง (Least Significant Byte: LSB) ของรีจิสเตอร์

Counter โดยเริ่มจาก LSB ก่อนแล้วตามด้วย MSB แต่ถ้าข้อมูลในบิต RLO และ RL1 เป็น "01" และ "10" แล้ว ลักษณะของการโปรแกรมจะเปลี่ยนไป ดังนี้ (ในทั้ง 2 กรณีหลังนี้ จะกำหนดให้มีการส่งข้อมูลให้กับรีจิสเตอร์ Counter เพียงบิตเดียว(8บิต) คือ เฉพาะ MSB หรือ LSB เท่านั้น)



RLO=0 ; RL1=1



RLO=1 ; RL1=0

ในการโปรแกรมรีจิสเตอร์ Mode Control ของแชนแนลทั้ง 3 ของ 8253-5 นั้น เราไม่จำเป็นต้องโปรแกรมเรียงตามลำดับ กล่าวคือ ไม่จำเป็นต้องโปรแกรมรีจิสเตอร์ Mode Control ของแชนแนลที่ 0 ก่อน จากนั้นจึงโปรแกรมรีจิสเตอร์แชนแนลที่ 1 แล้วจึงตามด้วยแชนแนลที่ 2 แต่เราอาจจะโปรแกรมแชนแนลใดก่อนก็ได้ เช่น เราอาจจะโปรแกรมรีจิสเตอร์ Mode Control ของแชนแนลที่ 2 ก่อนแชนแนลที่ 1 ก็ได้ (การจะเลือกโปรแกรมรีจิสเตอร์ Mode Control ของแชนแนลใดนั้น เราสามารถกำหนดได้โดยการเซ็ทบิต SCO และ SC1 ของรีจิสเตอร์ Mode Control ให้ตรง

กับชนแนลที่ต้องการ)

หลังจากการโปรแกรมรีจิสเตอร์ Mode Control ในชนแนลใดแล้ว ถ้าเราต้องการโปรแกรมรีจิสเตอร์ counter ของชนแนลนั้นก็สามารถทำได้ หรืออาจจะทำการโปรแกรมรีจิสเตอร์ Mode Control ของชนแนลอื่น ๆจนครบทั้ง 3 ชนแนลก่อนก็ได้ สำหรับลำดับของการโปรแกรมรีจิสเตอร์ Counter นั้น จะมีลักษณะเดียวกับการโปรแกรมรีจิสเตอร์ Mode Control คือเราจะเลือกโปรแกรมรีจิสเตอร์ Counter ของชนแนลใดก่อนก็ได้ โดยไม่ขึ้นกับลำดับของการโปรแกรมรีจิสเตอร์ Mode Control เช่นเราอาจจะโปรแกรมรีจิสเตอร์ Mode Control ของชนแนล 1 ก่อนชนแนล 2 แต่โปรแกรมรีจิสเตอร์ Counter ของชนแนล 2 ก่อนชนแนล 1 ก็ได้

อย่างไรก็ตามการโปรแกรมรีจิสเตอร์ Mode Control และรีจิสเตอร์ counter นั้นยังมีข้อแตกต่างกันอยู่บ้าง แต่ก่อนที่จะกล่าวถึงข้อแตกต่างนี้จะอธิบายถึงการจัดแอดเดรสของ 8253-5 เสียก่อน สำหรับ 8253-5 นี้จะมีขาที่ใช้สำหรับต่อกับขาแอดเดรสของระบบอยู่ 2 ขา คือขา A1 และ A0 (ขา 19 และ 20; ทรายละเอียดการจักระียงขาในภาคผนวกท้ายเล่ม) ซึ่งจะทำให้ 8253-5 ใช้แอดเดรสทั้งสี่ 4 แอดเดรส คือ แอดเดรสที่มีบิต A1 และ A0 เป็น "00", "01", "10" และ "11" ตามลำดับ สำหรับใน IBM/PC นั้นจะจัดแอดเดรสไว้สำหรับ 8253-5 เป็น 0040H (บิต A1 เป็น "0"; บิต A0 เป็น "0"), 0041H (บิต A1 เป็น "0"; บิต A0 เป็น "1"), 0042H (บิต A1 เป็น "1"; บิต A0 เป็น "0") และ 0043H (บิต A1 เป็น "1") แอดเดรสทั้ง 4 ของ 8253-5 นี้จะถูกใช้ในการโปรแกรมรีจิสเตอร์ Mode Control และ รีจิสเตอร์ Counter ซึ่งจะทำให้ได้โดยใช้คำสั่ง OUT ส่งข้อมูลไปยังแอดเดรสต่าง ๆ เหล่านี้ ในตารางข้างล่างจะแสดงถึงการใช้งานแอดเดรสทั้ง 4 ในการโปรแกรมรีจิสเตอร์ Mode Control และ รีจิสเตอร์ Counter

แอดเดรส(ฐาน 16)	รีจิสเตอร์ที่ถูกโปรแกรม
0040	รีจิสเตอร์ Counter ชนแนล 0
0041	รีจิสเตอร์ Counter ชนแนล 1
0042	รีจิสเตอร์ Counter ชนแนล 2
0043	รีจิสเตอร์ Mode Control

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาริจิสเตอร์ Mode Control ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกและดัดแปลงเนื้อหาก่อนจะแจ้งถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากตารางข้างต้นนั้น เราจะเห็นข้อแตกต่างในการโปรแกรมรีจิสเตอร์ Mode Control และรีจิสเตอร์ Counter ได้อย่างชัดเจน กล่าวคือ การโปรแกรมรีจิสเตอร์ Mode Control ของทั้ง 3 แชนแนลจะทำได้โดยการส่งข้อมูลไปยังแอดเดรสของ 8253-5 เพียงแอดเดรสเดียว คือ แอดเดรสที่มีบิต A1 และ A0 เป็น "1" ทั้งคู่ (ใน IBM/PC คือแอดเดรส 0043H) และทำการเลือกแชนแนลโดยเขียนข้อมูลในบิต SC1 และ SC0 ให้ตรงกับแชนแนลที่ต้องการ แต่การโปรแกรมรีจิสเตอร์ Counter ของทั้ง 3 แชนแนลจะทำได้โดยการส่งข้อมูลไปยังแอดเดรสสำหรับรีจิสเตอร์เหล่านี้โดยตรง คือ แอดเดรสที่มีบิต A1 และ A0 เป็น "00" (ใน IBM/PC คือแอดเดรส 0040H) สำหรับแชนแนล 0, "01" (ใน IBM/PC คือแอดเดรส 0041H) สำหรับแชนแนล 1, "10" (ใน IBM/PC คือ แอดเดรส 0042H) สำหรับแชนแนล 2

สิ่งหนึ่งที่ต้องคำนึงถึงอยู่เสมอในการโปรแกรมรีจิสเตอร์ Counter ก็คือ ลำดับและจำนวนไบต์ของข้อมูลที่จะต้องส่งให้กับรีจิสเตอร์ Counter ซึ่งจะขึ้นอยู่กับค่าของบิต RL1 และ RLO ดังที่ได้กล่าวไว้แล้วในตอนต้นของบทนี้

สำหรับตารางข้างล่างนี้จะแสดงตัวอย่างลำดับการโปรแกรมรีจิสเตอร์ Mode Control และ รีจิสเตอร์ Counter โดยในตัวอย่างนี้จะทำการโปรแกรมรีจิสเตอร์ Mode Control ของแชนแนล 0, 1 และ 2 ตามลำดับ จากนั้นจึงโปรแกรมรีจิสเตอร์ Counter ของแชนแนล 1, 2 และ 0 ตามลำดับ โดยแต่ละแชนแนลนั้นจะโปรแกรมให้รีจิสเตอร์ Counter รับข้อมูลที่แตกต่างกัน คือ ในแชนแนลที่ 1 จะโปรแกรมให้รีจิสเตอร์ Counter รับข้อมูล 2 ไบต์ (เขียนข้อมูลในบิต RL1 และ RLO ของรีจิสเตอร์ Mode Control ของแชนแนล 1 เป็น "1" ในฐานสอง) ดังนั้นจึงต้องทำการโปรแกรมรีจิสเตอร์ Counter 2 ครั้ง โดยในครั้งแรกทำการส่งข้อมูลที่ต้องการใช้เป็นข้อมูลสำหรับ 8 บิตล่าง (D7-D0; LSB) ของรีจิสเตอร์ Counter ของแชนแนลมารา 1 และต่อมาจึงทำการส่งข้อมูลที่ต้องการใช้เป็นข้อมูลสำหรับ 8 บิตบน (D15-D8; MSB) ของรีจิสเตอร์ Counter ของแชนแนลที่ 1

สำหรับในแชนแนลที่ 2 จะถูกโปรแกรมให้รีจิสเตอร์ Counter รับข้อมูลเพียงไบต์เดียว คือรับเฉพาะข้อมูลในส่วนที่จะใช้เป็นข้อมูลสำหรับ 8 บิตล่างของรีจิสเตอร์ Counter ของแชนแนลที่ 2 (ข้อมูลในบิต RL1 และ RLO ในรีจิสเตอร์ Mode Control ของแชนแนลที่ 2 ถูกเขียนเป็น "01" ในฐานสอง) และในแชนแนลที่ 0 จะถูกโปรแกรมให้รีจิสเตอร์ Counter รับข้อมูลเพียงไบต์เดียว คือ รับเฉพาะข้อมูลในส่วนที่จะใช้เป็นข้อมูลสำหรับ 8 บิตบนของรีจิสเตอร์ Counter ของแชนแนลที่ 0 (ข้อมูลในบิต RL1 และ RLO ในรีจิสเตอร์ Mode Control ของแชนแนลที่ 0 ถูกเขียนเป็น

"10"ในฐานะสอง

ลำดับการโปรแกรม	A1	A0	แอดเดรสใน IBM/PC	ข้อมูล(D7-D0)
รีจิสเตอร์ Mode Control				
แชนแนลที่ 0	1	1	0043	0010xxxx
รีจิสเตอร์ Mode Control				
แชนแนลที่ 1	1	1	0043	0111xxxx
รีจิสเตอร์ Mode Control				
แชนแนลที่ 2	1	1	0043	1001xxxx
LSB รีจิสเตอร์-เคาน์เตอร์				
แชนแนลที่ 1	0	1	0041	xxxxxxxx
MSB รีจิสเตอร์-เคาน์เตอร์				
แชนแนลที่ 1	0	1	0041	xxxxxxxx
LSB รีจิสเตอร์-เคาน์เตอร์				
แชนแนลที่ 2	1	0	0042	xxxxxxxx
MSB รีจิสเตอร์-เคาน์เตอร์				
แชนแนลที่ 0	0	0	0040	xxxxxxxx

การอ่านข้อมูลจากรีจิสเตอร์ Counter ของ 8253-5

ในระหว่างการทำงานของแต่ละแชนแนลนั้น เราอาจมีความจำเป็นต้องอ่านข้อมูล (ค่า Counter) ของแชนแนลที่กำลังทำงานอยู่ด้วย ซึ่งการอ่านข้อมูลในระหว่างนี้อาจจะทำให้เกิดความผิดพลาดของข้อมูลที่ 8253-5 ส่งออกมาได้ ถ้าหากว่าข้อมูลในรีจิสเตอร์ Counter กำลังถูกลดค่าอยู่ ดังนั้นเราจึงจำเป็นต้องใช้วิธีการบางอย่างเข้าช่วย เพื่อป้องกันปัญหาที่จะเกิดขึ้นได้ ซึ่งสามารถจะแบ่งออกได้เป็น 2 วิธี ดังนี้

1. หยุดการนับของแชนแนลที่ต้องการจะอ่านข้อมูลนั้นไว้ชั่วคราว โดย

การควบคุมสัญญาณที่ป้อนให้กับขา GATE เพียงของแชนแนลนั้น (ทำให้เป็นลอจิก "0") หรือ โดยการควบคุมวงจรรภายนอกไม่ให้เกิดการส่งสัญญาณคล็อกให้กับแชนแนลนั้นได้ทุกครั้งจากนั้น

เราก็สามารถจะทำการอ่านข้อมูลจากรีจิสเตอร์ Counter ได้ สำหรับวิธีการอ่านข้อมูลจากรีจิสเตอร์ Counter นั้นเราจะทำได้โดยการใช้คำสั่ง IN อ่านข้อมูลจากแอดเดรสของ 8253-5 ซึ่งมีอยู่ 4 แอดเดรสดังที่ได้กล่าวมาแล้ว โดยแอดเดรสทั้ง 4 นี้จะใช้ในการอ่านรีจิสเตอร์ Counter ของแชนแนลต่าง ๆ ดังตาราง

บิต A1	บิต A2	แอดเดรสใน IBM/PC	รีจิสเตอร์ที่ถูกอ่าน
0	0	0040	รีจิสเตอร์-เคาน์เตอร์ แชนแนล 0
0	0	0041	รีจิสเตอร์-เคาน์เตอร์ แชนแนล 1
1	0	0042	รีจิสเตอร์-เคาน์เตอร์ แชนแนล 2
0	1	0043	-----

ในกรณีที่แชนแนลที่เราต้องการจะอ่านค่าจากรีจิสเตอร์ Counter นั้น ถูกโปรแกรมให้การอ่านข้อมูลจากรีจิสเตอร์ Counter ต้องอ่านทีละ 2 ไบต์แล้ว (ข้อมูลในบิต RL1 และ RLO ของรีจิสเตอร์ Mode Control ถูกเซ็ทเป็น "1"ทั้งคู่) เราจะต้องทำการอ่านข้อมูลจากรีจิสเตอร์ Counter ของแชนแนลนี้ให้ครบทั้ง 2 ไบต์ คือ จะต้องทำการอ่าน 2 ครั้ง โดยการอ่านครั้งแรกเป็นการอ่านไบต์ที่เป็น 8 บิตล่าง (D7-D0; LSB) และการอ่านครั้งที่สองเป็นการอ่านไบต์ที่เป็น 8 บิตบน (D15-D8; MSB) ของรีจิสเตอร์ Counter (การอ่านทั้งสองครั้งทำได้โดยการใช้คำสั่ง IN อ่านข้อมูลจากแอดเดรสของ 8253-5 ที่ตรงกับรีจิสเตอร์ Counter ของแชนแนลที่ต้องการ) ซึ่งในกรณีนี้ถ้าเรายังอ่านข้อมูลไม่ครบทั้ง 2 ไบต์แล้ว เราจะไม่สามารถใช้คำสั่ง OUT ในการโปรแกรมรีจิสเตอร์ Counter ของแชนแนลนี้ได้

2. ในกรณีที่เราต้องการจะอ่านข้อมูลจากรีจิสเตอร์ Counter โดยไม่จำเป็นต้องหยุดการทำงานของแชนแนลนั้นไว้ ก็จะทำให้ได้โดยการแลทซ์ค่าของข้อมูลจากรีจิสเตอร์ Counter ไว้ก่อนที่จะทำการอ่านข้อมูลจากรีจิสเตอร์ Counter นั้น สำหรับการแลทซ์ค่า Counter นี้จะทำให้ได้โดยการใช้คำสั่ง OUT ส่งข้อมูลที่บิต D5 และ บิต D4 (บิต RL1 และ RLO เป็น "00" ในฐานสอง) ให้กับรีจิสเตอร์ Mode Control ของแชนแนลที่ต้องการ (การกำหนดแชนแนลจะทำได้โดยกำหนดทางบิต SC1 และ SC0 ดังที่ได้กล่าวไว้ในตอนต้น) ซึ่งจะทำให้ค่า Counter ในรีจิสเตอร์ Counter ถูกแลทซ์เก็บเอาไว้

ไว้ จากนั้นเมื่อเราทำการอ่านค่า Counter จากรีจิสเตอร์ Counter นี้ 8253-5 ก็
จะส่งข้อมูลที่แลตช์ไว้ออกมายังบัลข้อมูลของระบบ

จะเห็นได้ว่าการใช้วิธีหลังนี้จะทำให้เราสามารถอ่านข้อมูลจากรีจิสเตอร์
Counter ได้โดยไม่จำเป็นต้องหยุดการทำงานของชนแนลนั้นไว้ก่อน สำหรับวิธีใน
การอ่านข้อมูลจากรีจิสเตอร์ Counter นั้นจะเหมือนกับในกรณีแรกทุกประการ
สำหรับโคแอมมข้างล่างนี้จะแสดงการจัดเรียงบิตของรีจิสเตอร์ Mode
Control ในกรณีที่ใช้สำหรับการแลตช์ค่า Counter ของรีจิสเตอร์ Counter (การ
โปรแกรมรีจิสเตอร์ Mode Control ในลักษณะนี้จะไม่มผลกับโหมดการทำงานที่ได้เขียน
ไว้ คือ บิต D3 D0 จะไม่มีผลหรือหน้าที่ใด ๆ)

A0, A1 = 11

D7	D6	D5	D4	D3	D2	D1	D0
SC1	SC0	0	0	x	x	x	x

SC1, SC0 - specify counter to be latched.

D5, D4 - counter latching operation


X - don't care.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.7 ทฤษฎีการ Sampling

ในการแปลงสัญญาณอนาลอกเป็นรหัสดิจิทัลนั้น ADC จะต้องใช้เวลาช่วงหนึ่งในการจัดการ ซึ่งช่วงเวลาดังกล่าวนั้นขึ้นอยู่กับหลายแฟคเตอร์ เช่น ความละเอียดของการเปลี่ยนสัญญาณ เทคนิคของการเปลี่ยนแปลงสัญญาณ และความเร็วในการทำงานของอุปกรณ์ร่วมอื่น ๆ ความเร็วของการแปลงสัญญาณนี้จำเป็นสำหรับการประยุกต์ใช้งานเฉพาะอย่างและความแม่นยำที่ต้องการ

Aperture time : ช่วงเวลาในการแปลงสัญญาณบางครั้งอาจเรียกว่า Aperture time ซึ่งคำว่า Aperture time โดยทั่วไปหมายถึงช่วงเวลาที่เกิดความไม่แน่นอนในการวัด และผลก็คือเกิด error ต่อค่าที่วัดได้



รูปที่ 2.7.1 แสดง error จากการวัดใน Aperture time

ในรูปที่ 2.7.1 สัญญาณอนาลอก $v(t)$ มีอัตราการเปลี่ยนแปลง dv/dt ในช่วง Aperture time t_a ดังนั้นช่วงการเปลี่ยนแปลงอนาลอกจะเท่ากับ V โดย

$$V = t_a \frac{dv(t)}{dt}$$

ดังนั้นหากเวลาที่ ADC ใช้เปลี่ยนสัญญาณในเวลา t นี้รหัสดิจิทัลที่ได้ อาจจะตรงกับขนาดของสัญญาณอนาลอกค่าใดค่าหนึ่งในช่วงนี้ และส่วนอื่น ๆ ที่เหลือคือ error ที่เกิดขึ้นซึ่งแน่นอนบางครั้งเป็นไปได้ที่รหัสดิจิทัลจะตรงกับค่าอนาลอกที่ถูกต้อง

ตัวอย่างในการเปลี่ยนสัญญาณอินพุตเป็นรูปชานัน อัตราการเปลี่ยนแปลงบนรูปคลื่น จะเกิดที่จุดตรงบริเวณจุดตัดแกนเวลารอบ ๆ จุดศูนย์โวลท์ (Zero Crossing) และ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่หรือใช้ด้านการค้า

Aperture time error คือ

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V = t_{\text{d}} (A \sin \omega t) \quad t = 0$$

$$= t_{\text{d}} A \omega$$

และ error รวมคิดจากอัตราส่วนของขนาดเต็มสเกล คือ

$$= \frac{V}{2A} = f t_{\text{d}}$$

ดังนั้นหากต้องการเปลี่ยนสัญญาณเป็นรูปไซน์ความถี่ 1 กิโลเฮิร์ตให้เป็นสัญญาณดิจิทัล 10 บิต ซึ่งยอมให้ error ไม่เกินกว่า resolution (จะกล่าวถึงภายหลัง) คือ $1/2^{10}$ LSB หรือ 0.001 ดังนั้นเวลา Aperture time จะต้องอยู่ในช่วง

$$t_{\text{d}} = \frac{0.001}{f} = 0.001 = 310 * 10^{-9} \text{ sec}$$

จะเห็นว่าแม้ว่าสัญญาณ 1 กิโลเฮิร์ต จะไม่ใช่ความถี่สูงก็จริง แต่ ADC ที่ต้องใช้เวลาในการเปลี่ยนใน 230 นาโนวินาทีเป็นรหัส 10 บิตนั้นไม่ใช่หาได้ง่าย ๆ ซึ่งวิธีอื่นที่ไม่จำเป็นต้องใช้ ADC ความเร็วสูงเช่นนั้นคือ การใช้ Sample and hold ซึ่ง Sample and hold ที่มี Aperture time น้อย นั้นทำได้ง่ายและราคาถูกกว่า


2.3 Sample and hold และ Aperture error

วงจร Sample and hold จะทำการลุ่มสัญญาณอินพุต และนำสัญญาณที่ลุ่มนั้นมาเก็บหรือ hold ไว้ในเวลานั้นได้ ซึ่งส่วนใหญ่จะใช้การประจุแรงดันนั้นในตัวเก็บประจุที่เร็วไหลดั่งนั้นในเมื่อแรงดันอินพุตสามารถคงอยู่ได้นานพอดั่งนั้น Aperture time ของ Sample & hold คือเวลาตั้งแต่เริ่มลุ่มสัญญาณจนเก็บประจุค่าแรงดันจนถึงค่าที่ลุ่ม ซึ่งสำหรับ Sample and hold แล้ว Aperture time ขึ้นอยู่กับแบนด์วิดท์ และ Switching time ของอุปกรณ์แอกทีฟ (จะกล่าวภายหลัง) ที่ใช้ในวงจรซึ่งหาและสร้างได้ง่ายและราคาถูกกว่าการสร้าง ADC ความเร็วสูง

ระบบ Sample ข้อมูลและทฤษฎีการ Sample

ในระบบการ Sampling สัญญาณอนาล็อกจะถูกลุ่มเป็นระยะ ๆ ควบที่ตามรูปที่ 3
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่สามารถเผยแพร่โดยไม่ได้รับอนุญาต
 3 กลุ่มของสัญญาณลุ่มจะแทนข้อมูลที่ทำงานด้วยความเร็วสูง ซึ่งจะทำให้การตัดต่อสัญญาณไม่ถูกต้อง
 ไม่ว่ากรณีใดๆก็ตาม ยี่สิบห้าปีที่ผ่านมาผมได้เขียนหนังสือและตีพิมพ์เกี่ยวกับเรื่องนี้ไว้

สัญญาณนอกในช่วงเวลาอันสั้น



รูปที่ 2.7.2 การ Sampling สัญญาณ

ผลของการสุ่มสัญญาณด้วยความเร็วจะเสมือนกับการคูณขบวนสัญญาณพัลส์แบบ ๆ กับสัญญาณอนาลอก ซึ่งจะได้เป็นสัญญาณที่มีอคติเลทระหว่างขบวนพัลส์กับสัญญาณอนาลอกดังแสดงในรูปโดยสัญญาณอนาลอกจะขึ้นมาบนขบวนพัลส์ ถ้าหากเอาสวิทช์และตัวเก็บประจุแทนสวิทช์แล้วสัญญาณอนาลอกที่ถูกสุ่มจะถูก hold ไว้ในตัวเก็บประจุนกว่าสัญญาณค่าใหม่ถูกสุ่มเข้ามาซึ่งลักษณะของเอาท์พุทที่ได้แสดงในรูป ง.



มีปัญหาที่ว่า การสุ่มสัญญาณนั้นควรมีขนาดเท่าใดที่จะไม่ทำให้ข้อมูลสูญหายไป

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่หรือใช้ซ้ำโดยไม่ได้รับอนุญาต
เมื่อสัญญาณนั้นถูกเปลี่ยนแปลงกลับมาเป็นเช่นเดิม คำตอบก็คือ ขึ้นอยู่กับความถี่ของสัญญาณไปใช้


ญาณอนาลอกและทฤษฎีของการสุ่ม กล่าวไว้ว่า "ถ้าสัญญาณต่อเนื่องซึ่งมีความถี่และฮาร์โมนิคไม่เกิน f_c และสัญญาณดังกล่าวจะสามารถเปลี่ยนกลับมาได้อย่างเต็มโดยไม่สูญเสียรายละเอียดหรือผิดเพี้ยนไป ถ้าอัตราการสุ่มไม่น้อยกว่า $2f_c$ ต่อวินาที"

2.4 Frequency folding and Aliasing

จากทฤษฎีของการสุ่มสามารถอธิบายด้วยลักษณะสเปกตรัมของสัญญาณในรูปที่ 2.7 รูป 2.7.3 (ก) แสดงให้เห็นสเปกตรัมของสัญญาณที่ถูกสุ่มซึ่งแบนด์วิดท์ไม่เกิน f_c ในขณะที่สัญญาณนี้จะถูกสุ่มด้วยความถี่ f_s ขบวนการมอดูเลชันจะทำให้แถบสเปกตรัมของสัญญาณสุ่มขยายกว้างออกจาก f_c เป็น $2f_c$ $3f_c$ ได้เป็นดังรูป 2.7.3 ข



รูป 2.7.3 ก. แล่งคสเปกตรัมของสัญญาณอนาลอกที่จะถูกสุ่ม




รูป 2.7.3 ข. หลังจากการสุ่มเกิด Frequency folding

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ไปยังผู้อื่นโดยไม่ได้รับอนุญาตทุกครั้งที่มีการนำไปใช้

ถ้าความถี่ของสัญญาณล่ม f_c ไม่สูงพอหลังจากการล่มสเปคตรัมบางส่วน ของ f_c จะหาซ้อนกลับสเปคตรัมของสัญญาณซึ่งเรียกว่า Frequency Folding หาก เป็นเช่นนี้ก็จะทำให้เกิดความเพี้ยนแก่สัญญาณนอกจากการซ้อนกันของสเปคตรัม เมื่อ สัญญาณถูกเปลี่ยนกลับให้อยู่ในรูปเดิม และถ้าเลื่อนความถี่ของการล่มให้สูงขึ้นจนกว่าจนโอกาสการซ้อนของสเปคตรัมหมดไป ($f_c - f_c = f_c$) และการเปลี่ยนกลับของสัญญาณหลังจากถูกล่มก็ยิ่งเหมือนเดิมได้

จากที่กล่าวมาแสดงถึงการสนับสนุนของทฤษฎีการล่มที่ว่าให้ $f_c > 2f_c$ นั้นคือการกำจัดการการซ้อนกันของสเปคตรัมได้สองวิธีคือ หนึ่งด้วยการใช้อัตราการล่มที่สูงพอและสองการทำการฟิล-เตอร์ความถี่ของสัญญาณนอกจากก่อนการล่ม เพื่อให้แบนด์วิดท์ไม่เกินไปกว่า $F_s/2$ ในทางปฏิบัติแล้วจะยังคงเกิด Frequency Folding ได้เสมอ จากส่วนอาร์มีนีสส์ของสัญญาณรวมทั้งสเปคตรัมของสัญญาณรบกวนที่ยังคงอยู่ แม้ว่าทำการพิวเทอร์ท่อนหน้ามาแล้วก็ตามการกำลังจัดซ้อนกันของสเปคตรัมถึงวิธีที่ได้ผลคือพยายามให้การล่มสัญญาณเป็นไปอย่างรวดเร็วมากที่สุด ซึ่งปกติจะสูงกว่าความถี่ต่ำสุดตามทฤษฎี Sampling คือ $2f_c$ เสมอ

ผลของการใช้อัตราการล่มที่ไม่เหมาะสม อีกประการหนึ่งที่เกิดสัญญาณรูปชายนแสดงในรูปที่ 2.7.4 เรียกว่า Alias Frequency ซึ่งเกิดกับสัญญาณที่เปลี่ยนกลับมาเช่นเดิมหลังจากถูกล่มแล้ว




รูปที่ 2.7.4 การเกิด alias frequency จากการล่มความถี่ต่ำกว่า 2 เท่าของความถี่สัญญาณนอกจาก

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังเห็นได้ชัดว่าเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการศึกษาครั้งนี้ในอัตราที่ต่ำกว่าสองเท่าต่อรอบสัญญาณอินพุทจะทำให้ได้สัญญาณ
 ชาติความถี่ต่ำ ๆ แสดงเป็นจุดไขว้ปลาในรูปที่ 2.7.4 ซึ่งจะเห็นว่าความถี่ alias อาจจะ
 แตกต่างจากความถี่เดิมไปมาก

2.5 Quantizing theory

Quantizing เป็นขบวนการที่เปลี่ยนแปลงสัญญาณอนาลอกเป็นสัญญาณที่ไม่ต่อ
 เนื่อง (discrete signal) ซึ่งจากนี้ก็จะผ่านขบวนการ Coding จัดให้สัญญาณที่ไม่ต่อ
 เนื่องนั้นอยู่ในรูปที่ง่ายต่อการประมวลผลทำความเข้าใจ และเป็นสัดส่วนสัมพันธ์กับสัญญาณ
 อนาลอก เช่น อยู่ในรูปของรหัสไบนารี เป็นต้นหากนำเอาขนาดของสัญญาณ
 อยุ่สลอกและสัญญาณดิจิทัลที่สัมพันธ์จากการ Quantize และ encode และมา
 เขียนกราฟก็จะได้กราฟแสดง Quantize transfer function ดังรูปที่ 2.7.5



รูปที่ 2.7.5 transferfunction ของ Quantize 3 บิต ตามทฤษฎี

ในรูปกราฟแสดงให้เห็นถึงความสัมพันธ์ระหว่างสัญญาณอนาลอกที่ขนาดอยู่ระหว่าง
 0 ถึง +10 โวลท์ Quantize และ encode เป็นรหัสไบนารี 3 บิตได้ 8 ระดับ

คืบจาก 000 ถึง 111 ในระบบไบนารี รหัสดิจิทัลแต่ละค่าจากแทนขนาดของสัญญาณ
 อนาลอกแต่ละค่าที่เป็นสัดส่วนหักค่าเต็มสเกลโดยค่าสูงสุดของรหัสดิจิทัลคือทุกบิตเป็น 1 จะ
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเหตุผลเบื้องหลังและที่อยู่ของสัญญาณที่นำไปใช้

เท่ากับสัญญาณอนาล็อกเต็มสเกลคูณด้วย $(1-2^{-n})$ โดย n เป็นจำนวนบิตของรหัสดิจิทัลและรหัสดิจิทัลแต่ละบิตเป็น 1 จะเท่ากับขนาดเต็มสเกลของอนาล็อกคูณกับค่า Weighting ของรหัสบิตนั้นหารด้วย 2^n ตัวอย่างเช่น ค่าเต็มสเกลของอนาล็อกเป็น 10 โวลต์ รหัส 1001 จะแทนขนาดสัญญาณอนาล็อกอินพุต

$$V_{\text{input}} = \frac{R_{\text{in}}}{2^n} \{ (1*2^3) + (0*2^2) + (1*2^1) + (1*2^0) \}$$

$$= \frac{10}{2^4} * \{ (1*2^3) + (0*2^2) + (1*2^1) + (1*2^0) \}$$

จุดสำคัญที่เกี่ยวกับกราฟ transferfunction ในรูปที่ 6 อันแรกได้แก่ resolution ของ quantizer ซึ่งกำหนดได้จากจำนวนบิตของรหัสดิจิทัล หรือ จากกราฟ คือขนาดกว้างของ step ทางแกนอนาล็อกกว่าเป็นสัดส่วนเท่าใดระหว่างเต็มสเกลกับค่า 2^n

จำนวนสถานะของเอาต์พุตกำหนดได้จากจำนวนบิตคือเท่ากับ 2^n สถานะ ตัวอย่างกรณี ADC 8 บิต Quantizer จะให้เอาต์พุต 256 สถานะ และ 12 บิตให้ 4096 สถานะต่อค่าเต็มสเกลของอนาล็อกในโคออร์ดิเนตกราฟแสดงทรานสเฟอร์ฟังก์ชัน จะเห็นจุดแบ่งระดับ (decision point หรือ Teshold level) สัญญาณอนาล็อกจะมีจำนวน $2^n - 1$ จุดที่อยู่ที 0.625, 1.875, 3.125, 4.375, 5.625, 6.875 และ 8.125 โวลต์ ระหว่างจุดดังกล่าวเป็นสัญญาณอนาล็อกซึ่งแปลงเป็นรหัสดิจิทัล 1 สถานะ ดังนั้นค่าเหล่านี้จะต้องปรับให้ถูกต้องมากที่สุดเพื่อแปลงขนาดของอนาล็อกให้ตรงกับค่าที่ทำการ Quantized

แรงดันที่ 1.25, 2.50, 3.75, 5.0, 6.25, 7.2 และ 8.75 โวลต์ เป็นจุดกึ่งกลางในช่วงของสัญญาณอนาล็อกที่แสดง 1 สถานะเอาต์พุตดิจิทัลฟังก์ชันที่เป็นลักษณะที่เป็นขั้นบันไดนี้สามารถประมาณเป็นเส้นตรงโดยการโยงเส้นตรง ระหว่างจุดเริ่มและจุดปลาย ณ จุดกึ่งกลางของรหัสดิจิทัลสถานะสุดท้าย สังเกตว่า ในทางทฤษฎีแล้วเส้นตรงนี้จะต้องผ่านจุดกึ่งกลางของทุกระดับดิจิทัล

2.6 Quantizer Resolution and Error

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ในแต่ละสถานะของสัญญาณดิจิทัลเอาต์พุตจะแทนขนาดของสัญญาณอนาล็อกค่า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารนี้ทุกครั้งหากมีการนำไปใช้

ใดค่าหนึ่งในช่วงเล็ก ๆ ระหว่างจุดแบ่งระดับจุด เรียกว่าช่วงเล็ก ๆ นี้ว่าเป็นขนาดหนึ่ง Analog Quantization หรือหนึ่งควันตัม (Quantum) หรือ 1LSB (least significant bit) ของการแปลงสัญญาณ ตัวอย่างในรูปที่ 2.7.5 ก ควันตัม คือ 1.25 โวลต์ คำนี้นี้ได้จากการคำนวณจาก

$$Q = \frac{FSR}{2^N}$$

FSR คือ ช่วงเต็มสเกลของแรงดันอนาล็อก (Full Scale Range)

N คือ จำนวนบิตของรหัสดิจิทัล

จากสมการจะเห็นว่าหากจำนวนบิตมากขนาดของ Quantizing ก็จะลดลงถ้าให้สัญญาณอินพุทของ Quantizer กว้างไปตลอดช่วงของสัญญาณอนาล็อกก็จะเห็นช่วงของผลต่างของอนาล็อกอินพุทและ ดิจิตอลเอาต์เป็นช่วงซึ่งพล็อตได้เป็นรูปฟันเลื่อยดังรูป 2.7.5 (ข) เรียกว่า Quantizing error ซึ่ง error นั้นก็คือ 1 ช่วงสัญญาณอนาล็อกแปลงเป็นระดับดิจิทัล 1 สถานะ ดังกล่าวมาแล้วนั่นเอง

error นี้เป็นธรรมชาติของ Quantizing ซึ่งจัดการแก้ไขไม่ได้นอกจากการเพิ่มจำนวนบิตของ Quantizer ให้มากขึ้น และเอาท์พุท error จะอยู่ระหว่าง $0/Q/2$ error อาจจะเป็นศูนย์เมื่อสัญญาณอนาล็อกที่ค่าที่จุดกึ่งกลางของควันตัมพอดี ลักษณะฟันเลื่อยของ error จะสามารถคิดเป็นสัญญาณรบกวนทางอินพุท ซึ่งมีค่าเป็น $Q/2$ และเฉลี่ยเป็นศูนย์ค่า rms เป็น $Q/2 \cdot 3$ ซึ่งจะได้จากการวิเคราะห์รูปคลื่นฟันเลื่อย

2.6 รหัสตัวเลขสำหรับการเปลี่ยนข้อมูล


รหัสตัวเลขที่นิยมนำมาใช้ในระบบเปลี่ยนข้อมูลได้แก่รหัสไบนารีหรือเรียกว่า straight binary โดยที่รหัสไบนารีสถานะสูงสุดจะแทนสัญญาณอนาล็อก FSR $(1-2^n)$ โวลต์ ตัวอย่าง เช่นหากสัญญาณอนาล็อกเต็มสเกล (FRS) เท่ากับ 20 โวลต์ สำหรับข้อมูลขนาด 12 บิตดังนั้นรหัส 1111 1111 1111 จะแทนสัญญาณอนาล็อกขนาด $20 (1-2^{-12}) = 19.9951171$ โวลต์ นอกจากรหัสไบนารี

ธรรมดาที่กล่าวแล้วยังมีการใช้ระบบไบนารีแบบอื่น ๆ ในระบบแปลงสัญญาณได้แก่ ออฟเซ็ทไบนารี, two's complement, BCD ซึ่งแต่ละระบบมีข้อดีและความหมายเหมาะสมต่างกัน

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอยู่ใต้อาณัติของเอกสารที่ส่งมอบไปใช้

ตัวอย่างเช่น ระบบ BCD เหมาะสำหรับการแสดงตัวเป็นตัวเลขหน้าปัด หรือต่อเข้ากับดิจิตอลมิเตอร์ รหัส two's complement เหมาะสำหรับการคำนวณลอจิกทางคณิตศาสตร์และระบบออฟเซตไบนารี เหมาะสำหรับการแปลงสัญญาณแอนนุทที่มีทั้งช่วงบวกและช่วงลบ ในรูปที่ 2.7.6 แสดง Transfer function ของ ADC 3 บิตที่ใช้รหัส offset binary

นอกจากมาตรฐานของการใช้รหัสตัวเลขแล้ว ยังมีมาตรฐานของการเลือกช่วงของขนาดแรงดันอินพุต สำหรับ ADC คือ หากเป็นสัญญาณช่วงบวกหรือลบอย่างเดียวจะใช้ 0-5 โวลต์หรือ 0-10 โวลต์ แต่ถ้าเป็นช่วงลบจะใช้ -2.5 โวลต์, และ -10 โวลต์เป็นมาตรฐาน



รูปที่ 2.7.6

2.7 วงจร Sample-Hold (S/H)


ในตอนต้นได้พูดถึงจุดมุ่งหมายในการใช้วงจร S/H ถึง ADC และต่อจากนี้จะได้กล่าวถึงรายละเอียดของวงจร S/H บางวงจรในปัจจุบัน

มิได้มีใช้เฉพาะกับ ADC เท่านั้น แต่ก็ยังใช้กันทั่วไปในระบบ data-distribution, sampling scope, DVM, reconstruction filter และอนาลอกคอมพิวเตอร์ เป็นต้น

วงจร sample-hold โดยพื้นฐานแล้วเป็นอุปกรณ์หรือวงจรเก็บแรงดัน (Voltage memory) ซึ่งให้อุปกรณ์ร่วมสำคัญคือ ตัวเก็บประจุ ในรูปที่ 2.7.7 ก แสดง


พื้นฐาน Sample-hold อิเล็กทรอนิกส์สวิตช์จะต่อสัญญาณแรงดันเข้ากับตัวเก็บประจุซึ่งสวิตช์ควบคุมจาก Sampling pulse ช่วงเวลาในการตัดสวิตช์และเวลาในการประจุไม่ว่ากรณีใดๆ จึงสนใจให้มีเทคนิคแปลงสัญญาณและต้องอ้างอิงถึงใจของเอกสารที่กล่าวไปใช้

แรงดันจนถึงค่าที่ sample มานั้นเรียกว่า Aperture-time ของ S/H จากลักษณะการทำงานดังกล่าววงจร S/H จะมีจุดตัดต่อสัญญาณเข้าออก 3 จุดด้วยกันคือ สัญญาณอนาล็อกอินพุท สัญญาณ sample และเอาต์พุท




รูปที่ 2.7.6 ก แสดงพื้นฐานของ S/H

รูปที่ 2.7.6 ข แสดงวงจรที่ใกล้เคียงกับวงจรที่ใช้ในทางปฏิบัติ โดยเพิ่มเติมบัฟเฟอร์แอมป์รีไฟร์เข้าทางส่วนอินพุทและเอาต์พุทของ S/H พื้นฐานแอมป์รีไฟร์เออร์ทางด้านอินพุท ช่วยทำให้วงจรอินพุทมีแคปซิตีวสูงสะดวกต่อการใช้งานและสามารถเพิ่มกระแสเพื่อทำการประจุ c ได้เร็วขึ้น ส่วนทางเอาต์พุทช่วยทำให้เอาต์พุทมีแคปซิตีวสามารถขับ ADC ได้ง่าย มีจุดสำคัญที่ต้องพิจารณา คือ ในส่วนของแอมป์รีไฟร์ตัวเหล่านี้ กติแล้วจำเป็นต้องเป็นแอมป์รีไฟร์ที่ใช้กระแสอินพุทต่ำทั้งนี้เพื่อให้ดึงกระแสจากตัวเก็บประจุในช่วง hold สัญญาณน้อยที่สุดมิฉะนั้นจะเกิด Droop แก่แรงดันที่hold ไว้ดังแสดงในรูปที่ 2.7.7



รูปที่ 2.7.6 ข


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.7.7 แสดงรูปคลื่นเอาต์พุตของ S/H

ปกติแล้วมักใช้แอมพลิไฟเออร์ที่มี FET เป็นอินพุทเพราะการไบอัสด้วยแรงดันทำให้กระแสอินพุทต่ำด้วย

วงจร S/H ใช้ระบบ data Acquisition นิยมใช้สองแบบคือ Sample-hold และ Track-hold วงจร Sample-hold จะใช้วิธีหรือสุ่มสัญญาณอย่างรวดเร็วแล้วเข้าสู่ holding period ซึ่งหมายความว่าสวิตช์ควบคุมจะต้องต่อช่วงเวลาอันสั้นต่อเนื่องและส่วน track-hold จะต้องต่อสวิตช์ Sample เข้าว่าแต่ละขณะตัดสัญญาณออก วงจรจะ track ตามสัญญาณอินพุตจนกว่าจะมีการ Sample สัญญาณใหม่ ลักษณะของเอาต์พุตของ Sample-hold และ track-hold แสดงในรูปที่ 2.7.8




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ก) เอาต์พุตจาก Sample-hold
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ข) เอาท์พุทจาก track-hold
รูปที่ 2.7.8

นอกจาก Sample-hold ทั้งสองแบบแล้วยังมีแบบอื่น ๆ ที่มีการนำค่า v ที่นี้
การจับวงจร Sample-hold มีการจับวงจรได้หลายลักษณะ ซึ่งอาจนำไอ
ซี หรือทรานซิสเตอร์มาประกอบเป็นวงจร ตลอดจนการสร้างวงจรทั้งหมดของ
Sample-hold ลงบนชิปไอซีเดียวกัน เช่น เบอร์ LF 398

ก) inverting close loop circuit



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.7.9 วงจร Non-inverting closed loop circuit

ในวงจรนี้ C จะประจุด้วยอัตรา RC ซึ่งสามารถเพิ่มความเร็วได้โดยใช้ Current boot Amplifier อยู่ในรูปป้อนกลับดังรูป ข. โดยแอมป์ไฟร์เออร์นี้มี อัตราขยายเท่ากับ 1

ข) Closed loop Non inverting

แสดงในรูปที่ 2.10 ในวงจรนี้ A1 จะทำหน้าที่เป็นบัฟเฟอร์และ error Amplifier ในตัวซึ่งจะทำหน้าที่เปรียบเทียบแรงดันเอาท์พุทกับแรงดันอินพุทแล้วจะประจุ C จน error เท่ากับศูนย์ A2 ในวงจรนี้จะมีอินพุทที่ผันผวนสูง และการป้อนกลับใน A1 ด้วยไดโอดทำให้ A1 ไม่ต้องเป็น op-Amp ที่คุณภาพดีนัก ตัวต้านทาน R จะแยก อินพุทของ A1 และเอาท์พุทของ A2 ออกจากกันในช่วง hold-mode



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเหตุที่เบี่ยงเบนเนื้อหาและรายละเอียดของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อดีของวงจรนี้คือ ทำงานได้รวดเร็วและแม่นยำ ความเร็วในการประจุขึ้น อยู่กับความเร็วของ A1 และความสามารถในการจ่ายกระแสของมัน ไดโอด สองตัวจะ ทำหน้าที่ Clamp สัญญาณเอาท์พุทไปที่อินพุท อินเวอร์ตติ้งของ A1 เพื่อยังคงให้วงจรมี เสถียรภาพดีเมื่อสวิตช์ Sample เปิดวงจร วงจรลักษณะนี้เป็นพื้นฐานของไอซีเบอร์ LF 398


2.8 วงจรแรงดันอ้างอิง (Voltage reference circuit)

วงจรกระแสแรงดันอ้างอิงนั้นเป็นวงจรที่สำคัญวงจรหนึ่งในระบบ data Aquisition เนื่องจากเป็นส่วนสำคัญในการกำหนดคุณภาพของวงจร DAC ทัวแบบที่เป็น วงจรอิสระหรือวงจรที่อยู่ในวงจร ADC บางแบบในวงจร ADC หรือ DAC บางเบอร์ จะมีวงจรแรงดันอ้างอิงในตัวละบางแบบจะต้องต่อเพิ่มเติมเข้าไป ในตอนนี้จะได้อธิบายถึง แรงดันอ้างอิง


1) Basic voltage reference

อุปกรณ์ที่โดยนิยมนำมาใช้เป็นแหล่งกำเนิดแรงดันอ้างอิงได้แก่ ซีเนอร์ไดโอดซึ่งเมื่อ ให้รีเวิร์ตไบอัสจนเกิดการเบรคดาวน์ แรงดันคล่อมซีเนอร์จะคงที่เท่ากับแรงดันเบรคดาวน์ R ที่ต่อกับอนกรมกับซีเนอร์จะทำหน้าที่จ่ายกระแสไบอัสแก่ซีเนอร์ให้เบรคดาวน์ กระแสรีเวิร์ตไม่ให้ไหลมากจนเป็นอันตรายแก่ซีเนอร์

ข้อเสียของวงจรนี้คือ แรงดันมักเปลี่ยนตามอุณหภูมิได้ง่ายหรือเรียกว่ามี ค. ป.ส. ทางอุณหภูมิสูง และจ่ายกระแสได้จำนวนจำกัดจึงใช้จำนวนจำกัดจึงมักใช้วงจรนี้ กับ ADC ที่ไม่ต้องการคุณภาพมากนัก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ก. แรงดันอ้างอิงบวก
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ข. แรงดันอ้างอิงลบ




ค. กราฟคุณสมบัติของซีเนอร์


รูปที่ 2.7.11

2) Precision voltage reference

แรงดันอ้างอิงที่คงที่มากกว่าจะใช้โอปแอมป์ร่วมกับซีเนอร์ ซึ่งนอกจากจะ
ใช้แรงดันที่คงที่มากกว่าแล้ว ยังสามารถปรับแรงดันเอาท์พุทได้มากหรือน้อยกว่าแรงดัน
ซีเนอร์ได้อีกได้ด้วย ลักษณะการจัดวงจรต่างแสดงได้ดังรูปที่ 2.7.12
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.7.12 ก. แรงดันอ้างอิงบวก



รูปที่ 2.7.12 ข. แรงดันอ้างอิงลบ


ตามปกติแล้วแรงดันอ้างอิงที่ใช้ซีเนอร์ไดโอดจะให้คุณภาพดีก็ต่อเมื่อ กระแสที่จ่ายให้ซีเนอร์คงที่ตลอดเวลา และทุกช่วงของอณหภูมิในวงจรรูปที่ 13 ออฟแอมป์จะทำหน้าที่จ่ายกระแสคงที่และมี ส.ป.ส. อณหภูมิต่ำกว่ากระแสที่ผ่านซีเนอร์ขึ้นอยู่กับเลือกค่า R_1 , R_2 และ R_f และ V_o กำหนดจาก R_1 , R_2 และ V_z การออกแบบต้องเลือกซีเนอร์ซึ่งรู้ค่า I_z และ V_z และ V_z ทำการเลือกค่า R_2 และหา R_1 จากสมการ V_o

$$V_o = V_z \frac{R_1 + R_f}{R_f}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_x = \frac{V_o R_1}{R_2 (R_1 + R_f)} - \frac{V_o R_1}{R_f}$$

$$V_i = \frac{V_o R_1}{R_1 + R_f} - I_x R_2$$



รูปที่ 2.7.12 แรงดันอ้างอิงปรับค่าได้


3) Bandgap voltage reference

Bandgap voltage reference ได้รับการออกแบบเพื่อการแก้ไขทาง ส.ป.ส. ทางอุณหภูมิโดยใช้ผลต่างของแรงดันเบส-อิมิตเตอร์ของทรานซิสเตอร์สองตัวที่ทำงานที่กระแสต่างกัน โดย

$$V_{ref} = V_{beq3} + I_2 R_2$$

$$V_{ref} = V_{beq3} + T_1 K (R_2 / R_1) \ln (I_1 / I_2)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.7.13 วงจร Band gap voltage reference พื้นฐาน

แรงดันอ้างอิงแบบแบนด์แกป ได้ถูกสร้างโดยใช้พื้นฐานในรูป 15 และมีจำหน่ายในตัวถังคล้ายทรานซิสเตอร์ เช่น เบอร์ LM 336 ถึงสามารถปรับขนาดของ V_{out} ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.8 ภาษา ซี

ซี เป็นภาษาคอมพิวเตอร์ที่มีการพัฒนาขึ้นใช้งานเพื่อใช้เป็นภาษามาตรฐานที่ไม่ขึ้นกับโปรแกรมจัดระบบงาน หรือขึ้นกับฮาร์ดแวร์ จึงทำให้ซีเป็นภาษาคอมพิวเตอร์ตามอุดมการณ์ของนักคอมพิวเตอร์

ซี เป็นภาษาคอมพิวเตอร์ที่อาศัยหลักการทางวิธีการโปรแกรมแบบสมัยใหม่ ที่เรียกว่า โปรแกรมโครงสร้าง การออกแบบระบบซอฟต์แวร์จึงมีรูปแบบการออกแบบที่ง่ายเป็นโมดูล และสามารถนำไปใช้ได้ง่าย ผู้พัฒนาโปรแกรมจึงรู้สึกว่าการใช้ภาษาซี เป็นเรื่องที่เหมาะสมในงานพัฒนา

ในการพัฒนาโปรแกรมจัดระบบงาน หรือตัวแปลภาษา เรามักใช้ภาษาระดับต่ำเช่น แอสเซมบลี ภาษาแอสเซมบลีให้ข้อดีในแง่ความเร็วของภาษาทำงาน แต่ก็มี ความยุ่งยากในการเขียนโปรแกรม การแก้ไขตัดแปลงและการค้นหาที่ผิด แต่หากจะใช้ ภาษาเครื่องสูงอื่นก็จะมีควมล่าช้าในการการทำงาน ทำให้ยากต่อการใช้เป็นโปรแกรมจัดระบบงานได้ แต่เนื่องจากภาษาซีเป็นภาษาที่มีโครงสร้างแบบภาษาระดับสูงและ สามารถใช้งาน หรือทำงานได้รวดเร็วเหมือนภาษาระดับต่ำ ภาษาซีจึงเป็นโปรแกรมที่น่าสนใจในการพัฒนา


ในการคอมไพล์ด้วย ซี คอมไพเลอร์นั้นปรากฏว่าซีให้ประสิทธิภาพที่เหนือกว่า ภาษาชั้นสูงอื่น ๆ คือ ภาษาซีให้ออบเจกต์โค้ดสั้นกว่า ภาษาซีให้ความเร็วในการทำงานเร็วกว่า ภาษาซีจึงเป็นภาษาที่มีประสิทธิภาพในการทำงานได้ดีกว่าหลายภาษาในระดับสูง

ภาษาซีมีความคล่องตัวที่จะได้รับการประยุกต์เข้ากับงานต่าง ๆ ได้อย่างดี เราสามารถนำภาษาซีมาใช้ในงานพัฒนาโปรแกรมต่าง ๆ ได้ เช่น โปรแกรมเวิร์ดโปรเซสซิ่ง โปรแกรมสเปรดชีต โปรแกรมสำเร็จรูปอื่น ๆ ปัจจุบันบริษัทผู้พัฒนาโปรแกรมสำเร็จรูปมักใช้ซีเป็นเครื่องมือในการพัฒนาโปรแกรม

จากรูปโครงสร้างที่ทันสมัยของภาษาซี ภาษาซีจึงเป็นภาษาที่เหมาะสมสำหรับผู้สนใจที่จะศึกษาหลักการทางด้านวิธีการโปรแกรมเป็นอย่างดี การศึกษาภาษาซี จะทำให้ผู้สนใจหลักการทางด้านวิธีการเขียนโปรแกรมที่ถูกต้อง เป็นการฝึกนิสัยในเรื่องการเขียนโปรแกรมและก้าวหน้าต่อไปในอนาคตได้เป็นอย่างดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น. อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ลำดับการทำงานของการใช้ C เป็นคังรูปที่ 2.8.1




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 2.8.1 ผังการใช้ซีคอมไพเลอร์
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนการใช้ภาษาซี อาจยุ่งยากกว่าภาษาเบสิกในส่วนที่ต้องมีการคอมไพล์และลิงค์ ซึ่งถ้าหากโปรแกรมที่เขียนมีขนาดใหญ่ก็ใช้เวลาในการคอมไพล์มาก เมื่อคอมไพล์แล้วจะได้ไฟล์ .OBJ คือเป็นไฟล์ออบเจกต์ที่เป็นรหัส และเมื่อทำการลิงค์กับไฟล์ห้องสมุด (LIB) ก็จะได้ไฟล์ .EXE หรือที่เรียกว่า เอ็กซีคิวต์ ไฟล์ที่พร้อมสำหรับการใช้งานได้ต่อไป

โครงสร้างภาษาซีเขียนเป็นโคแยะแกรมได้ดังรูปที่ 2.8.2




ลำดับการทำงานของการใช้ C เป็นดั่งรูปที่ 2.8.1




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 2.8.1 ฝั่งการใช้ซีคอมไพเลอร์
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนการใช้ภาษาซี อาจยุ่งยากกว่าภาษาเบสิกในส่วนที่ต้องมีการคอมไพล์ และลิงค์ ซึ่งถ้าหากโปรแกรมที่เขียนมีขนาดใหญ่ก็จะใช้เวลาในการคอมไพล์มาก เมื่อคอมไพล์แล้วจะได้ไฟล์ .OBJ คือเป็นไฟล์ออบเจกต์ที่เป็นรหัส และเมื่อทำการลิงค์กับไฟล์ห้องสมุด (LIB) ก็จะได้ไฟล์ .EXE หรือที่เรียกว่า เอ็กซিকิวต์ ไฟล์ที่พร้อมสำหรับการใช้งานได้ต่อไป

โครงสร้างภาษาซีเขียนเป็นไคอะแกรมได้ดังรูปที่ 2.8.2



เอกสารนี้เป็นเอกสารทสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ชนิดของคำสั่ง 5 แบบ

คีย์เวิร์ดข้อมูล
และ
โอเปอเรเตอร์

ภาษาซี

รูปที่ 2.8.2 ไคอะแกรมโครงสร้างโปรแกรมภาษาซี

หากอธิบายตามโปรแกรมที่ยกตัวอย่างตามลำดับจะได้รายละเอียดดังนี้

```
#include <stdio.h>
```

มีความหมายถึง การบอกให้ ซีคอมไพเลอร์ให้นำไฟล์ อินพุทเอาต์พุตมาตรฐาน (standard I-O) ซึ่งกำหนดฟังก์ชันของการติดต่ออินพุทเอาต์พุตมารวมกับไฟล์นี้

```
main()
```

เป็นฟังก์ชันที่จะต้องมีในทุกโปรแกรม โดยเครื่องหมายวงเล็บจะไว้บอกค่าตัวแปรที่จะผ่านค่าเข้าออก ในที่นี้ไม่มี


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 เครื่องหมาย { } และ [] มีความหมายเป็นเครื่องหมายที่ล้อมคำภาษา
 ไม่ว่าจะรูปใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารที่ตรงที่มีการนำไปใช้
 ซีใช้ { และ } กำหนดบล็อกของฟังก์ชัน โดยหลักการทั่วไป ภาษาซีจะมีฟังก์ชันภายใน

ให้เรียกใช้จำกัด แต่สามารถเรียกจากไฟล์อื่นที่ # include ไปได้

ฟังก์ชันของภาษาซีจะมี () ตามมา เช่น main(), printf() จะเห็นว่า () คือการแสดงว่ามีอาร์กิวเมนต์ หรือตัวผ่านค่าของฟังก์ชันหรือไม่ เช่น main() ซึ่งในวงเล็บจะไม่มีสัญลักษณ์ ซึ่งหมายถึงไม่มีตัวผ่านค่า แต่ printf("I think") หมายความว่าข้อความ "I think" เป็นอาร์กิวเมนต์ที่จะผ่านค่าไปยังฟังก์ชัน printf()

```

/* ข้อความ */ หมายถึงการคอมเมนต์เหมือน REM ในเบสิก
{
    หมายถึงการเริ่มต้นบล็อกของฟังก์ชัน
int num; หมายถึงการกำหนดชนิดตัวแปร (declaration) โดยกำหนด
    ตัวแปร num เป็นตัวแปรชนิดเลขจำนวนเต็ม
printf เป็นฟังก์ชันภายในให้พิมพ์ข้อความในวงเล็บ
\n หมายถึงรหัสควบคุมที่บอก ซีให้ขึ้นบรรทัดใหม่
%d เป็นฟอร์แมตที่จะพิมพ์ตัวเลข 1 ตัว
}
    
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

แผนงานและการดำเนินโครงการ

3.1 วารงแผนโครงการ

คณะผู้จัดทำได้ปรึกษาและตกลงกันว่าจะทำโครงการเกี่ยวกับการประยุกต์ไมโครคอมพิวเตอร์ที่มีอยู่แพร่หลายในปัจจุบันมาควบคุมขบวนการในอุตสาหกรรม

3.2 ระยะเวลาการดำเนินโครงการ


ใช้เวลาในการดำเนินโครงการ 1 ปีการศึกษาหรือ 2 ภาคการศึกษา จึงได้แบ่งระยะเวลาในการดำเนินงานออกเป็น 2 ด้าน ดังนี้คือ

ภาคการศึกษาที่ 1:

ศึกษาและดำเนินโครงการทางด้าน HARD WARE

ภาคการศึกษาที่ 2:

ศึกษาและดำเนินโครงการทางด้าน SOFT WARE



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การดำเนินโครงการ

ภาคการศึกษาที่ 1

เป้าหมาย การ์ด INTERFACE MULTI I/O PORT.

1. ศึกษาระบบและการทำงานของไมโครคอมพิวเตอร์ว่าจะออกแบบการ์ดอินเตอร์เฟสอย่างไรและเลือกวิธีการพร้อมทั้งอุปกรณ์, วงจรและราคา
2. ศึกษาปัญหาและคาดหวังว่าจะเกิดอาการแทรกซ้อนและแนวทางแก้ไข และศึกษาความน่าจะเป็นที่จะแก้ปัญหา
3. รวบรวมข้อมูล ราคา ปัญหา ของโครงการ และตัดสินใจดำเนินการ
4. จัดซื้ออุปกรณ์และทำการทดลอง
5. ดำเนินการสร้าง ลงบน POTOTYPE BOARD โดยใช้ WIRE LAB
6. ทดสอบและตรวจสอบ HARD WARE
7. รวบรวมข้อมูลทางด้าน HARD WARE
8. ทำ REPORT เสนออาจารย์ที่ปรึกษา
9. โครงการทางด้าน HARD WARE สำเร็จ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การดำเนินโครงการ

ภาคการศึกษาที่ 2

เป้าหมาย สามารถใช้ SOFT WARE ควบคุมการทำงานและแสดงผลแบบ MENU

1. คณะผู้จัดทำปรึกษาเพื่อทำการเลือก SOFT WARE ที่เหมาะสมกับโครงการ
สรุปข้อดีและข้อเสีย ทำการตัดสินใจเลือก SOFT WARE ที่จะใช้ในโครงการ
2. เขียน PROGRAM ทดสอบการตีโค้ด พอร์ต
3. เขียน PROGRAME ติดต่อ ADC
4. เขียน PROGRAM MENU
5. รวบรวมและแก้ไข PROGRAM เพื่อความเหมาะสม
6. ทดสอบ PROGRAME ทั้งหมด
7. รวบรวมข้อมูลและทำ REPORT
8. โครงการทางด้าน SOFT WARE สำเร็จผล



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลอง

การทดลองที่ I/O PORT

วัตถุประสงค์ เพื่อเป็นการทดสอบวงจร DECODE และการส่งข้อมูลเข้าออก และข้อมูล จากวงจรที่ออกแบบ

เครื่องมือและอุปกรณ์

1. OSSCILO SCOPE
2. MULTI METER
3. PROTOTYPE BOARD
4. IBM PC OR EQUIVALEANCE
5. TURBO C V 2.0 PROGRAMING

ลำดับขั้นตอนการทดลอง

1. ต่อวงจร ตามรูปที่ 1
2. ป้อน PROGRAME ดังตัวอย่างลงใน TURBO C
3. เสียบการ์ด INTERFACE ลงไปบน SLOT ของ IBM PC

สรุปผลการทดลอง

จะเห็นว่า PROGRAME จะอ่านค่าจากที่ DIP SWITCH และ มาแสดงที่ LED

```

#define POORT_A 0x300 /* Port A on the 8255. */
#define PORT_C 0x302 /* Port C on the 8255. */
#define CTRL 0x303 /* 8255 control register. */

main()
{
    char input ;
    int off_time , on_time = 8 ;

    outp(CTRL, 0x90) ; /* Set the 8255 to mode 0 with
                        /* port A as */
                        /* an input port and other
                        /* ports as */
                        /* output ports. */
    while (!kbhit()) /* Repeat loop until the
                    /* keyboard is hit. */

    {
        input = inp (PORT_ A) ; /* Read from DIP switches. */
        off_time = input & 0xf0 ; /*High bits Used for off time. */
        ofdf_time = off_time >> 4; /*Shift bits to lower half of */
                                /* off_time.*/

        outp(PORT_C, INPUT) ; /* Trun LEDs ON. */
        delay(on_time) ; /* Wait a while. */
        outp(POTY_C, 0x00) ; /* Turn LEDs off. */
        delay(off_time) ; /* Wait awhile. */
    }
}


```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

delay(time)
    int time ;
    {
    int i, j;
    for(i=time;i>0;--1      /*Repeat specified number of
                             times.*/
    for(j=0; j<1000;++j) ;
    }

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

วิจารณ์และสรุปผลการทดลอง

สรุปผลการทดลอง

เนื่องจากการดำเนินงานในโครงการนี้จะมี 2 ส่วนคือ HARD WARE และ SOFT WARE ทำให้มีปัญหาอยู่บ้าง เพราะบางครั้งงานทั้งสองด้านเกี่ยวข้องกันตลอดจึงทำให้มีปัญหาในด้านเวลาดำเนินการอยู่บ้าง แต่อย่างไรก็ตามเวลาก็ไม่ใช่ปัญหาหลักในการดำเนินโครงการ

ปัญหาในโครงการนี้มีปัญหาอยู่ที่ระบบ GOUND อยู่บ้าง เพราะในโครงการนี้จะมีทั้งสัญญาณ คือ อนุาล็อกและดิจิตอล ซึ่งทำให้มีการรบกวนอยู่บ้าง และอีกประการหนึ่งก็คือ การรบกวนซึ่งเกิดจากการพัน WIRE LAB แต่ปัญหาดังกล่าวมิได้มีผลต่อโครงการมากนัก

SOFT WARE ที่ใช้ในโครงการเป็นภาษาคอมพิวเตอร์ที่อาศัยหลักการทางวิธีการโปรแกรมสมัยใหม่ ที่เรียกว่า โปรแกรมโครงการ การออกแบบระบบซอฟต์แวร์จึงมีรูปแบบการออกแบบที่ง่ายเป็นโมดูล และสามารถนำมาใช้งานได้ง่าย ผู้พัฒนาโปรแกรมจึงรู้สึกว่าการใช้ภาษา C เป็นเรื่องที่เหมาะสมในการพัฒนา

แนวทางพัฒนาต่อโครงการการนี้

จากการดำเนินโครงการนี้แนวทางพัฒนาต่อคือ

- เพิ่ม DAC ให้กับระบบ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก.

ตารางก.1 รหัสแอสกี

Dec	Hex	Char	Dec	Hex	Char	Dec	Hex	Char	Dec	Hex	Char
0	0		30	1E	▲	60	3C	<	90	5A	Z
1	1	☺	31	1F	▼	61	3D	=	91	5B	[
2	2	●	32	20		62	3E	>	92	5C	\
3	3	♥	33	21	!	63	3F	?	93	5D]
4	4	♦	34	22	"	64	40	@	94	5E	^
5	5	♣	35	23	#	65	41	A	95	5F	_
6	6	♠	36	24	\$	66	42	B	96	60	.
7	7	•	37	25	%	67	43	C	97	61	a
8	8	■	38	26	&	68	44	D	98	62	b
9	9	○	39	27	'	69	45	E	99	63	c
10	A	◻	40	28	(70	46	F	100	64	d
11	B	◼	41	29)	71	47	G	101	65	e
12	C	♀	42	2A	*	72	48	H	102	66	f
13	D	♫	43	2B	+	73	49	I	103	67	g
14	E	♪	44	2C	,	74	4A	J	104	68	h
15	F	♻	45	2D	-	75	4B	K	105	69	i
16	10	▶	46	2E	.	76	4C	L	106	6A	j
17	11	◀	47	2F	/	77	4D	M	107	6B	k
18	12	↑	48	30	0	78	4E	N	108	6C	l
19	13	!!	49	31	1	79	4F	O	109	6D	m
20	14	π	50	32	2	80	50	P	110	6E	n
21	15	§	51	33	3	81	51	Q	111	6F	o
22	16	■	52	34	4	82	52	R	112	70	p
23	17	↑	53	35	5	83	53	S	113	71	q
24	18		54	36	6	84	54	T	114	72	r
25	19		55	37	7	85	55	U	115	73	s
26	1A	-	56	38	8	86	56	V	116	74	t
27	1B	-	57	39	9	87	57	W	117	75	u
28	1C	L	58	3A	:	88	58	X	118	76	v
29	1D	↔	59	3B	;	89	59	Y	119	77	w

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ใ้ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตาราง ก.1 (ต่อ)

Dec	Hex	Char	Dec	Hex	Char	Dec	Hex	Char	Dec	Hex	Char
120	78	x	154	9A	Û	188	BC	⌋	222	DE	■
121	79	y	155	9B	ü	189	BD	⌋	223	DF	■
122	7A	z	156	9C	ƒ	190	BE	⌋	224	E0	α
123	7B		157	9D	¥	191	BF	⌋	225	E1	β
124	7C		158	9E	₤	192	C0	⌋	226	E2	Γ
125	7D		159	9F	ƒ	193	C1	⌋	227	E3	π
126	7E	~	160	A0	á	194	C2	⌋	228	E4	Σ
127	7F	△	161	A1	í	195	C3	⌋	229	E5	σ
128	80	€	162	A2	ó	196	C4	⌋	230	E6	μ
129	81	ü	163	A3	ú	197	C5	+	231	E7	τ
130	82	é	164	A4	ñ	198	C6	⌋	232	E8	Φ
131	83	â	165	A5	Ñ	199	C7	⌋	233	E9	θ
132	84	ä	166	A6	ä	200	C8	⌋	234	EA	Ω
133	85	à	167	A7	ó	201	C9	⌋	235	EB	δ
134	86	á	168	A8	í	202	CA	⌋	236	EC	∞
135	87	ç	169	A9	⌋	203	CB	⌋	237	ED	φ
136	88	ê	170	AA	⌋	204	CC	⌋	238	EE	ε
137	89	ë	171	AB	½	205	CD	=	239	EF	∩
138	8A	è	172	AC	¼	206	CE	⌋	240	F0	≡
139	8B	ï	173	AD	í	207	CF	⌋	241	F1	±
140	8C	ì	174	AE	«	208	D0	⌋	242	F2	≥
141	8D	í	175	AF	»	209	D1	⌋	243	F3	≤
142	8E	Ä	176	B0	■	210	D2	⌋	244	F4	∩
143	8F	Á	177	B1	■	211	D3	⌋	245	F5	∩
144	90	É	178	B2	■	212	D4	⌋	246	F6	+
145	91	æ	179	B3	⌋	213	D5	⌋	247	F7	≈
146	92	Æ	180	B4	⌋	214	D6	⌋	248	F8	°
147	93	ó	181	B5	⌋	215	D7	⌋	249	F9	°
148	94	ö	182	B6	⌋	216	D8	⌋	250	FA	°
149	95	ò	183	B7	⌋	217	D9	⌋	251	FB	√
150	96	ú	184	B8	⌋	218	DA	⌋	252	FC	n
151	97	ù	185	B9	⌋	219	DB	■	253	FD	²
152	98	ÿ	186	BA	⌋	220	DC	■	254	FE	■
153	99	Ö	187	BB	⌋	221	DD	■	255	FF	■

หมายเหตุ Dec หมายถึงเลขฐานสิบ

Hex หมายถึงเลขฐานสิบหก

Char หมายถึงตัวอักษร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



PRELIMINARY

DM74AS245A

DM74AS245A Octal TRI-STATE® Bus Transceivers

General Description

This advanced Schottky device contains 8 pairs of TRI-STATE logic elements configured as octal bus transceivers. These circuits are designed for use in memory, microprocessor systems and in asynchronous bidirectional data buses. Two way communication between buses is controlled by the (DIR) input. Data transmits either from the A bus to the B bus or from the B bus to the A bus. Both the driver and receiver outputs can be disabled via the (G) enable input which causes outputs to enter the high impedance mode so that the buses are effectively isolated.

- Switching response specified into 500Ω/50 pF
- Specified to interface with CMOS at $V_{OH} = V_{CC} - 2V$
- PNP inputs reduce input loading
- Switching specifications guaranteed over full temperature and V_{CC} range

Features

- Advanced oxide-isolated, ion implanted Schottky TTL process
- Non-inverting logic output
- TRI-STATE outputs independently controlled on A and B buses
- Low output impedance to drive terminated transmission lines to 133Ω


Absolute Maximum Ratings

Supply Voltage, V_{CC}	7V
Input Voltage	7V
Operating Free Air Temperature Range	
DM74AS	0°C to 70°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (Soldering, 10 seconds)	300°C

Note 1: The "Absolute Maximum Ratings" are those values beyond which the safety of the device can not be guaranteed. The device should not be operated at these limits. The parametric values defined in the "Electrical Characteristics" table are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

Connection Diagram

Function Table



Control Inputs		Operation
G	DIR	
L	L	B Data to A Bus
L	H	A Data to B Bus
H	X	Hi-Z

DM74AS245A (J, N)

TL/F/6299-1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

This document contains information on a product under development. NSC reserves the right to change or discontinue this product without notice.

DM54AS245/DM74ALS245

Recommended Operating Conditions

Symbol	Parameter	DM74AS245A		
		Min	Typ	Max
V _{CC}	Supply Voltage	4.5	5	5.5
V _{IH}	High Level Input Voltage	2		
V _{IL}	Low Level Input Voltage			0.8
I _{OH}	High Level Output Current			-15
I _{OL}	Low Level Output Current			48

Electrical Characteristics over recommended operating free air temperature range (Note 1)

Symbol	Parameter	Conditions	Min	Typ	Max
V _{IK}	Input Clamp Voltage	V _{CC} = 4.5V, I _{IN} = -18 mA			-1.2
V _{OH}	High Level Output Voltage	V _{CC} = 4.5V, I _{OH} = -3 mA	2.4	3.2	
		V _{CC} = 4.5V, I _{OH} = -15 mA	2.0	2.3	
		I _{OH} = -2 mA, V _{CC} = 4.5V to 5.5V	V _{CC} - 2		
V _{OL}	Low Level Output Voltage	V _{CC} = 4.5V, I _{OL} = Max		0.35	0.5
I _I	Input Current at Max Input Voltage	V _{CC} = 5.5V, V _{IN} = 7V (V _{IN} = 5.5V for A or B Ports)			0.1
I _{IH}	High Level Input Current	V _{CC} = 5.5V, V _{IN} = 2.7V			20
		Control Inputs A or B Ports			50
I _{IL}	Low Level Input Current	V _{CC} = 5.5V, V _{IN} = 0.4V			-0.1
		Control Inputs A or B Ports			-0.75
I _O	Output Drive Current	V _{CC} = 5.5V, V _{OUT} = 2.25V	-30		-112
I _{CC}	Supply Current	V _{CC} = 5.5V	Outputs High	62	
			Outputs Low	75	
			TRI-STATE	79	

Switching Characteristics over recommended operating free air temperature range (Notes 1 and 2)

Parameter (Propagation Delay Time)	Circuit Configuration	DM74AS245A		
		Min	Typ	Max
t _{PLH} , High-to-Low Level Output			6	
t _{PHL} , High-to-Low Level Output			5	
t _{PZL} , Output Enable to Low Level			8	
t _{PZH} , Output Enable to High Level			8	
t _{PLZ} , Output Disable from Low Level			5	
t _{PHZ} , Output Disable from High Level			4.5	

Note 1: See Section 1 for test waveforms and output load.

Note 2: Switching characteristic conditions are V_{CC} = 4.5V to 5.5V, R_L = 500Ω, C_L = 50 pF.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



DM54LS154/DM74LS154 4-Line to 16-Line Decoders/Demultiplexers

General Description

Each of these 4-line-to-16-line decoders utilizes TTL circuitry to decode four binary-coded inputs into one of sixteen mutually exclusive outputs when both the strobe inputs, G1 and G2, are low. The demultiplexing function is performed by using the 4 input lines to address the output line, passing data from one of the strobe inputs with the other strobe input low. When either strobe input is high, all outputs are high. These demultiplexers are ideally suited for implementing high-performance memory decoders. All inputs are buffered and input clamping diodes are provided to minimize transmission-line effects and thereby simplify system design.

- Input clamping diodes simplify system design
- High fan-out, low-impedance, totem-pole outputs
- Typical propagation delay
3 levels of logic 23 ns
Strobe 19 ns
- Typical power dissipation 45 mW

Absolute Maximum Ratings (Note 1)



Supply Voltage	7V
Input Voltage	7V
Storage Temperature Range	-65°C to 150°C

Note 1: The "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. The device should not be operated at these limits. The parametric values defined in the "Electrical Characteristics" table are not guaranteed at the absolute maximum ratings. The "Recommended Operating Conditions" table will define the conditions for actual device operation.

Features

- Decodes 4 binary-coded inputs into one of 16 mutually exclusive outputs
- Performs the demultiplexing function by distributing data from one input line to any one of 16 outputs

Connection and Logic Diagrams



DM54LS154/DM74LS154

4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ใช้ในการค้า
ไม่มีการตีพิมพ์ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างถึงถึงเจ้าของเอกสารทุกครั้งที่มีใช้

DM54LS154/DM74LS154

Recommended Operating Conditions

Symbol	Parameter	DM54LS154			DM74LS154		
		Min	Nom	Max	Min	Nom	Max
V _{CC}	Supply Voltage	4.5	5	5.5	4.75	5	5.25
V _{IH}	High Level Input Voltage	2			2		
V _{IL}	Low Level Input Voltage			0.7			0.8
I _{OH}	High Level Output Current			-0.4			-0.4
I _{OL}	Low Level Output Current			4			8
T _A	Free Air Operating Temperature	-55		125	0		70

Electrical Characteristics over recommended operating free air temperature (unless otherwise noted)

Symbol	Parameter	Conditions	Min	Typ (Note 1)	Max	U
V _I	Input Clamp Voltage	V _{CC} = Min, I _I = -18 mA			-1.5	
V _{OH}	High Level Output Voltage	V _{CC} = Min I _{OH} = Max V _{IL} = Max V _{IH} = Min	DM54	2.5	3.4	
			DM74	2.7	3.4	
V _{OL}	Low Level Output Voltage	V _{CC} = Min I _{OL} = Max V _{IL} = Max V _{IH} = Min	DM54		0.25	0.4
			DM74		0.35	0.5
			DM74	I _{OL} = 4 mA V _{CC} = Min		0.25
I _I	Input Current @ Max Input Voltage	V _{CC} = Max, V _I = 7V			0.1	
I _{IH}	High Level Input Current	V _{CC} = Max, V _I = 2.7V			20	
I _{IL}	Low Level Input Current	V _{CC} = Max, V _I = 0.4V			-0.4	
I _{OS}	Short Circuit Output Current	V _{CC} = Max (Note 2)	DM54	-20		-100
			DM74	-20		-100
I _{CC}	Supply Current	V _{CC} = Max (Note 3)		9	14	

Note 1: All typicals are at V_{CC} = 5V, T_A = 25°C.

Note 2: Not more than one output should be shorted at a time, and the duration should not exceed one second.

Note 3: I_{CC} is measured with all outputs open and all inputs grounded.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Switching Characteristics at $V_{CC} = 5V$ and $T_A = 25^\circ C$ (See Section 1 for Test Waveforms and Output Load)

Parameter	From (Input) To (Output)	$R_L = 2 k\Omega$						Units
		$C_L = 15 pF$			$C_L = 50 pF$			
		Min	Typ	Max	Min	Typ	Max	
t_{PLH} Propagation Delay Time Low to High Level Output	Data to Output		18	30		22	35	ns
t_{PHL} Propagation Delay Time High to Low Level Output	Data to Output		18	30		24	35	ns
t_{PLH} Propagation Delay Time Low to High Level Output	Strobe to Output		12	20		15	25	ns
t_{PHL} Propagation Delay Time High to Low Level Output	Strobe to Output		16	25		23	35	ns

Function Table

Inputs		Outputs																			
G1	G2	D	C	B	A	0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
L	L	L	L	L	L	L	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H
L	L	L	L	L	H	H	L	H	H	H	H	H	H	H	H	H	H	H	H	H	H
L	L	L	L	H	H	H	H	L	H	H	H	H	H	H	H	H	H	H	H	H	H
L	L	L	H	L	L	H	H	H	H	L	H	H	H	H	H	H	H	H	H	H	H
L	L	L	H	H	L	H	H	H	H	H	L	H	H	H	H	H	H	H	H	H	H
L	L	L	H	H	H	H	H	H	H	H	H	L	H	H	H	H	H	H	H	H	H
L	L	H	L	L	L	H	H	H	H	H	H	H	L	H	H	H	H	H	H	H	H
L	L	H	L	H	L	H	H	H	H	H	H	H	H	L	H	H	H	H	H	H	H
L	L	H	L	H	L	L	H	H	H	H	H	H	H	H	L	H	H	H	H	H	H
L	L	H	H	L	L	H	H	H	H	H	H	H	H	H	H	L	H	H	H	H	H
L	L	H	H	H	L	H	H	H	H	H	H	H	H	H	H	H	L	H	H	H	H
L	L	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	L	H	H	H
L	H	X	X	X	X	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	L
H	L	X	X	X	X	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H
H	H	X	X	X	X	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H	H

H = High Level, L = Low Level, X = Don't Care

4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ใบนี้เป็นการแก้ไขทุกสิ่งทุกอย่างที่มีให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



8253/8253-5 PROGRAMMABLE INTERVAL TIMER

- MCS-85™ Compatible 8253-5
- Count Binary or BCD
- 3 Independent 16-Bit Counters
- Single +5V Supply
- DC to 2.6 MHz
- Available In EXPRESS
 - Standard Temperature Range
 - Extended Temperature Range
- Programmable Counter Modes

The Intel® 8253 is a programmable counter/timer device designed for use as an Intel microcomputer peripheral. It uses nMOS technology with a single +5V supply and is packaged in a 24-pin plastic DIP. It is organized as 3 independent 16-bit counters, each with a count rate of up to 2.6 MHz. All modes of operation are software programmable.




Figure 1. Block Diagram




Figure 2. Pin Configuration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ใดๆอย่างอื่นได้ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

242

ABSOLUTE MAXIMUM RATINGS*

Ambient Temperature Under Bias 0° C to 70° C
 Storage Temperature -65° C to +150° C
 Voltage On Any Pin
 With Respect to Ground -0.5 V to +7 V
 Power Dissipation 1 Watt

*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

D.C. CHARACTERISTICS (T_A = 0° C to 70° C, V_{CC} = 5V ± 10%)

Symbol	Parameter	Min.	Max.	Unit	Test Conditions
V _{IL}	Input Low Voltage	-0.5	0.8	V	
V _{IH}	Input High Voltage	2.2	V _{CC} +5V	V	
V _{OL}	Output Low Voltage		0.45	V	Note 1
V _{OH}	Output High Voltage	2.4		V	Note 2
I _{IL}	Input Load Current		±10	µA	V _{IN} = V _{CC} to 0V
I _{OFL}	Output Float Leakage		±10	µA	V _{OUT} = V _{CC} to 4.5V
I _{CC}	V _{CC} Supply Current		140	mA	

CAPACITANCE (T_A = 25° C, V_{CC} = GND = 0V)

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions
C _{IN}	Input Capacitance			10	pF	f _c = 1 MHz
C _{I/O}	I/O Capacitance			20	pF	Unmeasured pins returned to V _{SS}

A.C. CHARACTERISTICS (T_A = 0° C to 70° C, V_{CC} = 5.0V ± 10%, GND = 0V) *

Bus Parameters (Note 3)

READ CYCLE

Symbol	Parameter	8253		8253-5		Unit
		Min.	Max.	Min.	Max.	
t _{AR}	Address Stable Before $\overline{\text{READ}}$	50		30		ns
t _{RA}	Address Hold Time for $\overline{\text{READ}}$	5		5		ns
t _{RR}	$\overline{\text{READ}}$ Pulse Width	400		300		ns
t _{RD}	Data Delay From $\overline{\text{READ}}$ (*)		300		200	ns
t _{DF}	$\overline{\text{READ}}$ to Data Floating	25	125	25	100	ns
t _{RV}	Recovery Time Between $\overline{\text{READ}}$ and Any Other Control Signal	1		1		µs

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ในทางกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

A.C. CHARACTERISTICS (Continued)

WRITE CYCLE

Symbol	Parameter	8253		8253-5		Unit
		Min.	Max.	Min.	Max.	
t_{AW}	Address Stable Before \overline{WRITE}	50		30		ns
t_{WA}	Address Hold Time for \overline{WRITE}	30		30		ns
t_{WW}	\overline{WRITE} Pulse Width	400		300		ns
t_{DW}	Data Set Up Time for \overline{WRITE}	300		250		ns
t_{WD}	Data Hold Time for \overline{WRITE}	40		30		ns
t_{RV}	Recovery Time Between \overline{WRITE} and Any Other Control Signal	1		1		μs


CLOCK AND GATE TIMING

Symbol	Parameter	8253		8253-5		Unit
		Min.	Max.	Min.	Max.	
t_{CLK}	Clock Period	380	dc	380	dc	ns
t_{PWH}	High Pulse Width	230		230		ns
t_{PWL}	Low Pulse Width	150		150		ns
t_{GW}	Gate Width High	150		150		ns
t_{GL}	Gate Width Low	100		100		ns
t_{GS}	Gate Set Up Time to CLK \uparrow	100		100		ns
t_{GH}	Gate Hold Time After CLK \uparrow	50		50		ns
t_{OD}	Output Delay From CLK \downarrow (*)		400		400	ns
t_{ODG}	Output Delay From Gate \downarrow (*)		300		300	ns


NOTES:

1. $I_{OL} = 2.2$ mA.
 2. $I_{OH} = -400$ μ A.
 3. AC timings measured at $V_{OH} = 2.2$, $V_{OL} = 0.8$.
 4. $C_L = 150$ pF.
- * For Extended Temperature EXPRESS, use M8253 electrical parameters.

A.C. TESTING INPUT, OUTPUT WAVEFORM






A.C. TESTING LOAD CIRCUIT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

244

WAVEFORMS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่สามารถตีพิมพ์ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Sample and Hold

LF198/LF298/LF398, LF198A/LF398A
Monolithic Sample and Hold Circuits

General Description

The LF198/LF298/LF398 are monolithic sample and hold circuits which utilize BI-FET technology to obtain ultra-high dc accuracy with fast acquisition of signal and low droop rate. Operating as a unity gain follower, dc gain accuracy is 0.002% typical and acquisition time is as low as 6 μ s to 0.01%. A bipolar input stage is used to achieve low offset voltage and wide bandwidth. Input offset adjust is accomplished with a single pin and does not degrade input offset drift. The wide bandwidth allows the LF198 to be included inside the feedback loop of 1 MHz op amps without having stability problems. Input impedance of 10¹⁰ Ω allows high source impedances to be used without degrading accuracy.

P-channel junction FET's are combined with bipolar devices in the output amplifier to give droop rates as low as 5 mV/min with a 1 μ F hold capacitor. The JFET's have much lower noise than MOS devices used in previous designs and do not exhibit high temperature instabilities. The overall design guarantees no feed-through from input to output in the hold mode even for input signals equal to the supply voltages.


Features

- Operates from $\pm 5V$ to $\pm 18V$ supplies
- Less than 10 μ s acquisition time
- TTL, PMOS, CMOS compatible logic input
- 0.5 mV typical hold step at $C_H = 0.01\mu F$
- Low input offset
- 0.002% gain accuracy
- Low output noise in hold mode
- Input characteristics do not change during hold mode
- High supply rejection ratio in sample or hold
- Wide bandwidth

Logic inputs on the LF198 are fully differential with low input current, allowing direct connection to TTL, PMOS, and CMOS. Differential threshold is 1.4V. The LF198 will operate from $\pm 5V$ to $\pm 18V$ supplies. It is available in an 8-lead TO-5 package.


An "A" version is available with tightened electrical specifications.

Functional Diagram




Typical Applications

Typical Connection



Acquisition Time



LF198/LF298/LF398, LF198A/LF398A

7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ใช้เพื่อประโยชน์ทางการค้า
ไม่มีการแก้ไขใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LF198/LF298/LF398, LF198A/LF398A

Absolute Maximum Ratings

Supply Voltage	±18V
Power Dissipation (Package Limitation) (Note 1)	500 mW
Operating Ambient Temperature Range	
LF198/LF198A	-55°C to +125°C
LF298	-25°C to +85°C
LF398/LF398A	0°C to +70°C
Storage Temperature Range	-65°C to +150°C

Input Voltage	Equal to Supply Voltage
Logic To Logic Reference Differential Voltage (Note 2)	+7V
Output Short Circuit Duration	Infinite
Hold Capacitor Short Circuit Duration	10 seconds
Lead Temperature (Soldering, 10 seconds)	300°C

Electrical Characteristics (Note 3)

PARAMETER	CONDITIONS	LF198/LF298			LF398			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	
Input Offset Voltage, (Note 6)	T _J = 25°C Full Temperature Range		1	3		2	7	mV
Input Bias Current, (Note 6)	T _J = 25°C Full Temperature Range		5	25		10	50	nA
Input Impedance	T _J = 25°C		10 ¹⁰	75		10 ¹⁰	100	Ω
Gain Error	T _J = 25°C, R _L = 10k Full Temperature Range		0.002	0.005		0.004	0.01	%
Feedthrough Attenuation Ratio at 1 kHz	T _J = 25°C, C _H = 0.01μF	86	96		80	90		dB
Output Impedance	T _J = 25°C, "HOLD" mode Full Temperature Range		0.5	2		0.5	4	Ω
"HOLD" Step, (Note 4)	T _J = 25°C, C _H = 0.01μF, V _{OUT} = 0		0.5	2.0		1.0	2.5	μV
Supply Current, (Note 6)	T _J ≥ 25°C		4.5	5.5		4.5	6.5	mA
Logic and Logic Reference Input Current	T _J = 25°C		2	10		2	10	μA
Leakage Current into Hold Capacitor (Note 6)	T _J = 25°C, (Note 5) Hold Mode		30	100		30	200	nA
Acquisition Time to 0.1%	ΔV _{OUT} = 10V, C _H = 1000 pF C _H = 0.01μF		4			4		μs
Hold Capacitor Charging Current	V _{IN} - V _{OUT} = 2V		20			20		μA
Supply Voltage Rejection Ratio	V _{OUT} = 0		80	110		5		dB
Differential Logic Threshold	T _J = 25°C	0.8	1.4	2.4	0.8	1.4	2.4	V


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Continued) (Note 3)



PARAMETER	CONDITIONS	LF198A			LF398A			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	
Input Offset Voltage, (Note 6)	$T_j = 25^\circ\text{C}$		1	1	2	2	mV	
	Full Temperature Range			2		3	mV	
Input Bias Current, (Note 6)	$T_j = 25^\circ\text{C}$		5	25	10	25	nA	
	Full Temperature Range			75		50	nA	
Input Impedance	$T_j = 25^\circ\text{C}$		10^{10}		10^{10}		Ω	
Gain Error	$T_j = 25^\circ\text{C}, R_L = 10\text{k}$		0.002	0.005	0.004	0.005	%	
	Full Temperature Range			0.01		0.01	%	
Resonance Attenuation Ratio dB/kHz	$T_j = 25^\circ\text{C}, C_H = 0.01\mu\text{F}$	86	96		86	90	dB	
Output Impedance	$T_j = 25^\circ\text{C}$, "HOLD" mode		0.5	1	0.5	1	Ω	
	Full Temperature Range			4		6	Ω	
"HOLD" Step, (Note 4)	$T_j = 25^\circ\text{C}, C_H = 0.01\mu\text{F}, V_{\text{OUT}} = 0$		0.5	1	1.0	1	mV	
Supply Current, (Note 6)	$T_j \geq 25^\circ\text{C}$		4.5	5.5	4.5	6.5	mA	
Logic and Logic Reference Input Current	$T_j = 25^\circ\text{C}$		2	10	2	10	μA	
Leakage Current into Hold Capacitor (Note 6)	$T_j = 25^\circ\text{C}$, (Note 5)		30	100	30	100	pA	
	Hold Mode							
Acquisition Time to 0.1%	$\Delta V_{\text{OUT}} = 10\text{V}, C_H = 1000\text{pF}$		4	6	4	6	μs	
	$C_H = 0.01\mu\text{F}$		20	25	20	25	μs	
Hold Capacitor Charging Current	$V_{\text{IN}} - V_{\text{OUT}} = 2\text{V}$		5		5		mA	
Supply Voltage Rejection Ratio	$V_{\text{OUT}} = 0$	90	110		90	110	dB	
Differential Logic Threshold	$T_j = 25^\circ\text{C}$	0.6	1.4	2.4	0.8	1.4	V	

- Note 1: The maximum junction temperature of the LF198/LF198A is 150°C , for the LF298, 115°C , and for the LF398/LF398A, 100°C . When operating at elevated ambient temperature, the power dissipation must be derated based on a thermal resistance (θ_{jA}) of $150^\circ\text{C}/\text{W}$.
- Note 2: Although the differential voltage may not exceed the limits given, the common-mode voltage on the logic pins may be equal to the supply voltages without causing damage to the circuit. For proper logic operation, however, one of the logic pins must always be at least 2V below the positive supply and 3V above the negative supply.
- Note 3: Unless otherwise specified, the following conditions apply. Unit is in "sample" mode, $V_S = \pm 15\text{V}$, $T_j = 25^\circ\text{C}$, $-11.5\text{V} \leq V_{\text{IN}} \leq +11.5\text{V}$, $C_H = 0.01\mu\text{F}$, and $R_L = 10\text{k}\Omega$. Logic reference voltage = 0V and logic voltage = 2.5V.
- Note 4: Hold step is sensitive to stray capacitive coupling between input logic signals and the hold capacitor. 1 pF, for instance, will create an additional 0.5 mV step with a 5V logic swing and a $0.01\mu\text{F}$ hold capacitor. Magnitude of the hold step is inversely proportional to hold capacitor value.
- Note 5: Leakage current is measured at a junction temperature of 25°C . The effects of junction temperature rise due to power dissipation or elevated ambient can be calculated by doubling the 25°C value for each 11°C increase in chip temperature. Leakage is guaranteed over full input signal range.
- Note 6: These parameters guaranteed over a supply voltage range of ± 5 to $\pm 18\text{V}$.

Typical Performance Characteristics















*See Definition of Terms



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ในกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามให้คัดแปลงเนื้อหาและ 7-7 ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LF198/LF298/LF398, LF198A/LF398A

Typical Performance Characteristics (Continued)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ทางกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงใช้ของเอกสารทุกครั้งที่มีการนำไปใช้

Application Hints

Hold Capacitor

Hold step, acquisition time, and droop rate are the major trade-offs in the selection of a hold capacitor value. Size and cost may also become important for larger values. Use of the curves included with this data sheet should be helpful in selecting a reasonable value of capacitance. Keep in mind that for fast repetition rates or tracking fast signals, the capacitor drive currents may cause a significant temperature rise in the LF198.

A significant source of error in an accurate sample and hold circuit is dielectric absorption in the hold capacitor. A mylar cap, for instance, may "sag back" up to 0.2% after a quick change in voltage. A long "soak" time is required before the circuit can be put back into the hold mode with this type of capacitor. Dielectrics with very low hysteresis are polystyrene, polypropylene, and Teflon. Other types such as mica and polycarbonate are not nearly as good. Ceramic is unusable with $> 1\%$ hysteresis. The advantage of polypropylene over polystyrene is that it extends the maximum ambient temperature from 85°C to 100°C. "NPO" or "COG" capacitors are now available for 125°C operation and also have low dielectric absorption. For more exact data, see the curve labeled dielectric absorption error vs sample time. The hysteresis numbers on the curve are final values, taken after full relaxation. The hysteresis error can be significantly reduced if the output of the LF198 is digitized quickly after the hold mode is initiated. The hysteresis relaxation time constant in polypropylene, for instance, is 10–50 ms. If A-to-D conversion can be made within 1 ms, hysteresis error will be reduced by a factor of ten.

DC and AC Zeroing

DC zeroing is accomplished by connecting the offset adjust pin to the wiper of a 1 kΩ potentiometer which has one end tied to V^+ and the other end tied through a resistor to ground. The resistor should be selected to give ≈ 0.6 mA through the 1k potentiometer.

AC zeroing (hold step zeroing) can be obtained by adding an inverter with the adjustment pot tied input to output. A 10 pF capacitor from the wiper to the hold capacitor will give ± 4 mV hold step adjustment with a 0.01μF hold capacitor and 5V logic supply. For larger logic swings, a smaller capacitor (< 10 pF) may be used.

Logic Rise Time

For proper operation, logic signals into the LF198 must have a minimum dV/dt of 1.0 V/μs. Slower signals will cause excessive hold step. If a R/C network is used in front of the logic input for signal delay, calculate the slope of the waveform at the threshold point to ensure that it is at least 1.0 V/μs.

Sampling Dynamic Signals

Sample error due to moving input signals probably causes more confusion among sample-and-hold users than any other parameter. The primary reason for this is that many users make the assumption that the sample and hold amplifier is truly locked on to the input signal while in the sample mode. In actuality, there are finite


phase delays through the circuit creating an input-output differential for fast moving signals. In addition, although the output may have settled, the hold capacitor has an additional lag due to the 300Ω series resistor on the chip. This means that at the moment the "hold" command arrives, the hold capacitor voltage may be somewhat different than the actual analog input. The effect of these delays is opposite to the effect created by delays in the logic which switches the circuit from sample to hold. For example, consider an analog input of 20 V_{pp} at 10 kHz. Maximum dV/dt is 0.6 V/μs. With no analog phase delay and 100 ns logic delay, one could expect up to $(0.1\mu s)(0.6V/\mu s) = 60$ mV error if the "hold" signal arrived near maximum dV/dt of the input. A positive-going input would give a +60 mV error. Now assume a 1 MHz (3 dB) bandwidth for the overall analog loop. This generates a phase delay of 160 ns. If the hold capacitor sees this exact delay, then error due to analog delay will be $(0.16\mu s)(0.6V/\mu s) = -96$ mV. Total output error is +60 mV (digital) -96 mV (analog) for a total of -36 mV. To add to the confusion, analog delay is proportional to hold capacitor value while digital delay remains constant. A family of curves (dynamic sampling error) is included to help estimate errors.

A curve labeled Aperture Time has been included for sampling conditions where the input is steady during the sampling period, but may experience a sudden change nearly coincident with the "hold" command. This curve is based on a 1 mV error fed into the output.

A second curve, Hold Settling Time indicates the time required for the output to settle to 1 mV after the "hold" command.

Digital Feedthrough

Fast rise time logic signals can cause hold errors by feeding externally into the analog input at the same time the amplifier is put into the hold mode. To minimize this problem, board layout should keep logic lines as far as possible from the analog input. Grounded guarding traces may also be used around the input line, especially if it is driven from a high impedance source. Reducing high amplitude logic signals to 2.5V will also help.





Use 10-pin layout. Guard around C_H is tied to output.



LF198/LF298/LF398, LF198A/LF398A

Logic Input Configurations



TTL & CMOS
 $3V \leq V_L \text{ (Hi State)} \leq 7V$



CMOS
 $7V \leq V_L \text{ (Hi State)} \leq 15V$




Op Amp Drive




Typical Applications (Continued)

X1000 Sample & Hold



Sample and Difference Circuit
 (Output Follows Input in Hold Mode)



*For lower gains, the LM108 must be frequency compensated


Use $\frac{100}{A_V}$ pF from comp 2 to ground

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์และสงวนไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่แบบสิ่งเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)


Ramp Generator with Variable Reset Level



*Select for ramp rate
 $R \geq 10k$


$$\frac{\Delta V}{\Delta T} = \frac{1.2V}{(R2)(C_h)}$$

Integrator with Programmable Reset Level




$$V_{OUT} \text{ (Hold Mode)} = \left[\frac{1}{(R1)(C_h)} \int_0^t V_{IN} dt \right] + \left[V_R \right]$$

Output Holds at Average of Sampled Input




Select $(R_h)(C_h) \gg \frac{1}{2\pi f_{IN} \text{ (Min)}}$

Increased Slew Current




Reset Stabilized Amplifier (Gain of 1000)



$V_{OS} \leq 20\mu V$ (No trim)
 $Z_{IN} \approx 1 M\Omega$
 $\frac{\Delta V_{OS}}{\Delta t} \approx 30\mu V/sec$
 $\frac{\Delta V_{OS}}{\Delta T} \approx 0.1\mu V/^\circ C$

Fast Acquisition, Low Droop Sample & Hold




LF198/LF298/LF398, LF198A/LF398A

7


LF198/LF298/LF398, LF198A/LF398A

Typical Applications (Continued)

Synchronous Correlator for Recovering Signals Below Noise Level




2-Channel Switch




	A	B
Gain	1 ± 0.02%	1 ± 0.2%
Z _{IN}	10 ¹⁰ Ω	47 k Ω
BW	≈ 1 MHz	≈ 400 kHz
Crosstalk @ 1 kHz	-90 dB	-90 dB
Offset	≤ 6 mV	≤ 75 mV

DC & AC Zeroing



Staircase Generator



*Select for step height 50k → 1V Step

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้...
 ไม่สามารถใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิง 7.12 ซึ่งของเอกสารทุกครั้งที่มีกรณีไปใช้

LM101A/LM201A/LM301A



National Semiconductor

Operational Amplifiers/Buffers

LM101A/LM201A/LM301A Operational Amplifiers

General Description

The LM101A series are general purpose operational amplifiers which feature improved performance over industry standards like the LM709. Advanced processing techniques make possible an order of magnitude reduction in input currents, and a redesign of the biasing circuitry reduces the temperature drift of input current. Improved specifications include:

- Offset voltage 3 mV maximum over temperature (LM101A/LM201A)
- Input current 100 nA maximum over temperature (LM101A/LM201A)
- Offset current 20 nA maximum over temperature (LM101A/LM201A)
- Guaranteed drift characteristics
- Offsets guaranteed over entire common mode and supply voltage ranges
- Slew rate of 10V/μs as a summing amplifier


This amplifier offers many features which make its application nearly foolproof: overload protection on the input and output, no latch-up when the common mode range is exceeded, freedom from oscillations and compensation with a single 30 pF

capacitor. It has advantages over internally compensated amplifiers in that the frequency compensation can be tailored to the particular application. For example, in low frequency circuits it can be overcompensated for increased stability margin. Or the compensation can be optimized to give more than a factor of ten improvement in high frequency performance for most applications.


In addition, the device provides better accuracy and lower noise in high impedance circuitry. The low input currents also make it particularly well suited for long interval integrators or timers, sample and hold circuits and low frequency waveform generators. Further, replacing circuits where matched transistor pairs buffer the inputs of conventional IC op amps, it can give lower offset voltage and drift at a lower cost.

The LM101A is guaranteed over a temperature range of -55°C to +125°C, the LM201A from -25°C to +85°C, and the LM301A from 0°C to 70°C.

Schematic ** and Connection Diagrams (Top Views)




Metal Can Package



Order Number LM101AH, LM201AH or LM301AH
See NS Package H08C


Dual-In-Line Package



Order Number LM101AJ, LM201AJ, LM301AJ
See NS Package J08A

Order Number LM301AN
See NS Package N08A

Dual-In-Line Package



Note: Pin 6 connected to bottom of package.

Order Number LM101AJ-14 LM201AJ-14 or LM301AJ-14
See NS Package J14A

**Pin connections shown are for metal can.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำมาเผยแพร่โดยไม่ได้รับอนุญาตให้นำไปใช้ประโยชน์ด้านการศึกษา
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกสิ่งนี้ไปเผยแพร่โดยไม่ได้รับอนุญาต

Absolute Maximum Ratings

	LM101A/LM201A	LM301A
Supply Voltage	±22V	±18V
Power Dissipation (Note 1)	500 mW	500 mW
Differential Input Voltage	±30V	±30V
Input Voltage (Note 2)	±15V	±15V
Output Short Circuit Duration (Note 3)	Indefinite	Indefinite
Operating Temperature Range	-55°C to +125°C (LM101A) -25°C to +85°C (LM201A)	0°C to +70°C
Storage Temperature Range	-65°C to +150°C	-65°C to +150°C
Lead Temperature (Soldering, 10 seconds)	300°C	300°C




Electrical Characteristics (Note 4)

PARAMETER	CONDITIONS	LM101A/LM201A			LM301A			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	
Input Offset Voltage LM101A, LM201A, LM301A	TA = 25°C RS ≤ 50 kΩ		0.7	2.0	2.0	7.5		mV
Input Offset Current	TA = 25°C		1.5	10	3.0	50		nA
Input Bias Current	TA = 25°C		30	75	70	250		nA
Input Resistance	TA = 25°C	1.5	4.0		0.5	2.0		MΩ
Supply Current	TA = 25°C VS = ±20V VS = ±15V		1.8	3.0				mA
Large Signal Voltage Gain	TA = 25°C, VS = ±15V VOUT = ±10V, RL ≥ 2 kΩ	50	160		25	160		V/mV
Input Offset Voltage	RS ≤ 50 kΩ RS ≤ 10 kΩ			3.0		10		mV
Average Temperature Coefficient of Input Offset Voltage	RS ≤ 50 kΩ RS ≤ 10 kΩ		3.0	15	6.0	30		μV/°C
Input Offset Current				20		70		nA
Average Temperature Coefficient of Input Offset Current	TA = TMAX TA = TMIN 25°C ≤ TA ≤ TMAX TMIN ≤ TA ≤ 25°C		0.01	0.1	0.01	0.3		nA/°C
Input Bias Current				0.1		0.6		nA/°C
Supply Current	TA = TMAX, VS = ±20V		1.2	2.5		0.3		μA
Large Signal Voltage Gain	VS = ±15V, VOUT = ±10V, RL ≥ 2k	25			15			V/mV
Output Voltage Swing	VS = ±15V RL = 10 kΩ RL = 2 kΩ	±12	±14		±12	±14		V
Output Voltage Range	VS = ±20V VS = ±15V	±15			±10	±13		V
Common-Mode Rejection Ratio	RS ≤ 50 kΩ RS ≤ 10 kΩ	80	96		70	90		dB
Power Voltage Rejection Ratio	RS ≤ 50 kΩ RS ≤ 10 kΩ	80	96		70	96		dB




- Note 1: The maximum junction temperature of the LM101A is 150°C, and that of the LM201A/LM301A is 100°C. For operating at elevated temperatures, devices in the TO-5 package must be derated based on a thermal resistance of 150°C/W, junction to ambient, or 45°C/W, junction to lead. The thermal resistance of the dual-in-line package is 187°C/W, junction to ambient.
- Note 2: For supply voltages less than ±15V, the absolute maximum input voltage is equal to the supply voltage.
- Note 3: Continuous short circuit is allowed for case temperatures to 125°C and ambient temperatures to 75°C for LM101A/LM201A, and 70°C for LM301A.
- Note 4: Unless otherwise specified, these specifications apply for C1 = 30 pF, ±5V ≤ VS ≤ ±20V and -55°C ≤ TA ≤ +125°C (LM101A), ±5V ≤ VS ≤ ±15V and -25°C ≤ TA ≤ +85°C (LM201A), ±5V ≤ VS ≤ ±15V and 0°C ≤ TA ≤ +70°C (LM301A).

LM101A/LM201A/LM301A




Guaranteed Performance Characteristics LM101A/LM201A



Guaranteed Performance Characteristics LM301A




Typical Performance Characteristics




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านพาณิชย์
ไม่ว่ากรณีใดๆ ทั้งสิ้น ออกทั้งหมดให้ดัดแปลงเนื้อหาและ 3-130 ฟังถึงใจ ของเอกสารทุกครั้งที่มีกรณีนี้นำไปใช้

Typical Performance Characteristics (Continued)


Input Current, LM101A/
LM201A/LM301A




Current Limiting




Input Noise Voltage




Input Noise Current




Common Mode Rejection



Power Supply Rejection




Closed Loop Output Impedance




LM101A/LM201A/LM301A

Typical Performance Characteristics for Various Compensation Circuits **


Single Pole Compensation



Two Pole Compensation




Feedforward Compensation




** Pin connections shown are for metal can.


Open Loop Frequency Response




Open Loop Frequency Response




Open Loop Frequency Response




Large Signal Frequency Response




Large Signal Frequency Response




Large Signal Frequency Response




Voltage Follower Pulse Response



Voltage Follower Pulse Response




Inverter Pulse Response




Typical Applications **


Variable Capacitance Multiplier




Simulated Inductor



Fast Inverting Amplifier With High Input Impedance




Inverting Amplifier with Balancing Circuit




*May be zero or equal to parallel combination of R1 and R2 for minimum offset.

Sine Wave Oscillator




Integrator with Bias Current Compensation



*Adjust for zero integrator drift. Current drift typically 0.1 nA/°C over -55°C to +125°C temperature range.

Application Hints **

Protecting Against Gross Fault Conditions




*Protects input
*Protects output
*Protects output—not needed when R4 is used

Although the LM101A is designed for trouble free operation, experience has indicated that it is wise to observe certain precautions given below to protect the devices from abnormal operating conditions. It might be pointed out that the advice given here is applicable to practically any IC op amp, although the exact reason why may differ with different devices.

When driving either input from a low-impedance source, a limiting resistor should be placed in series with the input lead to limit the peak instantaneous output current of the source to something less than 100 mA. This is especially important when the inputs go outside a piece of equipment where they could accidentally be connected to high voltage sources. Large capacitors on the input (greater than 0.1 μF) should be treated as a low source impedance and isolated with a resistor. Low impedance sources do not cause a problem unless their output voltage exceeds the supply voltage. However, the supplies go to zero when they are turned off, so the isolation is usually needed.


Compensating For Stray Input Capacitances Or Large Feedback Resistor



The output circuitry is protected against damage from shorts to ground. However, when the amplifier output is connected to a test point, it should be isolated by a limiting resistor, as test points frequently get shorted to bad places. Further, when the amplifier drives a load external to the equipment, it is also advisable to use some sort of limiting resistance to preclude mishaps.

Precautions should be taken to insure that the power supplies for the integrated circuit never become reversed—even under transient conditions. With reverse voltages greater than 1V, the IC will conduct excessive current, fusing internal aluminum interconnects. If there is a possibility of this happening, clamp diodes with a high peak current rating should be installed on the supply lines. Reversal of the voltage between V+ and V- will always cause a problem, although reversals with respect to ground may also give difficulties in many circuits.

Isolating Large Capacitive Loads



The minimum values given for the frequency compensation capacitor are stable only for source resistances less than 10 kΩ, stray capacitances on the summing junction less than 5 pF and capacitive loads smaller than 100 pF. If any of these conditions are not met, it becomes necessary to overcompensate the amplifier with a larger compensation capacitor. Alternately, lead capacitors can be used in the feedback network to negate the effect of stray capacitance and large feedback resistors or an RC network can be added to isolate capacitive loads.


Although the LM101A is relatively unaffected by supply bypassing, this cannot be ignored altogether. Generally it is necessary to bypass the supplies to ground at least once on every circuit card, and more bypass points may be required if more than five amplifiers are used. When feed-forward compensation is employed, however, it is advisable to bypass the supply leads of each amplifier with low inductance capacitors because of the higher frequencies involved.

**Pin connections shown are for metal can.


LM101A/LM201A/LM301A

Typical Applications** (Continued)

Standard Compensation and Offset Balancing Circuit




Fast Summing Amplifier




Power Bandwidth: 250 kHz
Small Signal Bandwidth: 3.5 MHz
Slew Rate: 10V/us

Fast Voltage Follower




Power Bandwidth: 15 kHz
Slew Rate: 1V/us

Bilateral Current Source




$R3 = R4 = R5$
 $R1 = R2$

Fast AC/DC Converter*




* Feedforward compensation can be used to make a fast full wave rectifier without a filter.

Instrumentation Amplifier




* Matching determines CMRR

Integrator with Bias Current Compensation




* Adjust for zero integrator drift. Current drift typically 0.1 nA/°C over 0°C to 70°C temperature range.


Low Frequency Square Wave Generator




Voltage Comparator for Driving RTL Logic or High Current Driver



Low Drift Sample and Hold



Voltage Comparator for Driving DTL or TTL Integrated Circuits



** Pin connections shown are for metal can.



A to D, D to A

ADC0816, ADC0817 8-Bit μ P Compatible A/D Converters with 16-Channel Multiplexer

General Description

The ADC0816, ADC0817 data acquisition component is a monolithic CMOS device with an 8-bit analog-to-digital converter, 16-channel multiplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successive approximation as the conversion technique. The converter features a high impedance chopper stabilized comparator, a 256R voltage divider with analog switch tree and a successive approximation register. The 16-channel multiplexer can directly access any one of 16 single-ended analog signals, and provides the logic for additional channel expansion. Signal conditioning of any analog input signal is eased by direct access to the multiplexer output, and to the input of the 8-bit A/D converter.

The device eliminates the need for external zero and full-scale adjustments. Easy interfacing to microprocessors is provided by the latched and decoded multiplexer address inputs and latched TTL TRI-STATE[®] outputs.

The design of the ADC0816, ADC0817 has been optimized by incorporating the most desirable aspects of several A/D conversion techniques. The ADC0816, ADC0817 offers high speed, high accuracy, minimal temperature dependence, excellent long-term accuracy and repeatability, and consumes minimal power. These features make this device ideally suited to applications from process and machine control to consumer and automotive applications. For similar performance in an 8-channel, 28 pin,


8-bit A/D converter, see the ADC0808, ADC0809 data sheet. (See AN-258 for more information.)

Features

- Resolution — 8-bits
- Total unadjusted error — $\pm 1/2$ LSB and ± 1 LSB
- No missing codes
- Conversion time — 100 μ s
- Single supply — 5 V_{DC}
- Operates ratiometrically or with 5 V_{DC} or analog span adjusted voltage reference
- 16-channel multiplexer with latched control logic
- Easy interface to all microprocessors, or operates "stand alone"
- Outputs meet T²L voltage level specifications
- 0V to 5V analog input voltage range with single 5V supply
- No zero or full-scale adjust required
- Standard hermetic or molded 40-pin DIP package
- Temperature range — 40°C to +85°C or —55°C to +125°C
- Low power consumption — 15 mW
- Latched TRI-STATE[®] output
- Direct access to "comparator in" and "multiplexer out" for signal conditioning

TRI-STATE[®] is a registered trademark of National Semiconductor Corp.

Block Diagram



8-71

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ADC0816, ADC0817

Absolute Maximum Ratings (Notes 1 and 2)

Supply Voltage (V _{CC}) (Note 3)	6.5V
Voltage at Any Pin Except Control Inputs	-0.3V to (V _{CC} + 0.3V)
Voltage at Control Inputs (START, OE, CLOCK, ALE, EXPANSION CONTROL, ADD A, ADD B, ADD C, ADD D)	-0.3V to 15V
Storage Temperature	-65°C to +150°C
Package Dissipation at T _A = 25°C	875 mW
Lead Temperature (Soldering, 10 seconds)	300°C

Operating Ratings (Notes 1 and 2)

Temperature Range (Note 1)	T _{MIN} ≤ T _A ≤ T _{MAX} -55°C ≤ T _A ≤ +125°C -40°C ≤ T _A ≤ +85°C
Range of V _{CC} (Note 1)	4.5V _{DC} to 6.0V _{DC}
Voltage at Any Pin Except Control Inputs	0V to V _{CC}
Voltage at Control Inputs (START, OE, CLOCK, ALE, EXPANSION CONTROL, ADD A, ADD B, ADD C, ADD D)	0V to 15V

Electrical Characteristics

Converter Specifications: V_{CC} = 5V_{DC} = V_{REF(+)}, V_{REF(-)} = GND, V_{IN} = V_{COMPARATOR IN}, T_{MIN} ≤ T_A ≤ T_{MAX} and f_{CLK} = 640 kHz unless otherwise stated.

Parameter	Conditions	Min	Typ	Max	Units
ADC0816 Total Unadjusted Error (Note 5)	25°C T _{MIN} to T _{MAX}			± 1/2 ± 3/4	LSB LSB
ADC0817 Total Unadjusted Error (Note 5)	0°C to 70°C T _{MIN} to T _{MAX}			± 1 ± 1 1/4	LSB LSB
Input Resistance	From Ref(+) to Ref(-)	1.0	4.5		kΩ
Analog Input Voltage Range	(Note 4) V(+) or V(-)	GND-0.10		V _{CC} + 0.10	V _{DC}
V _{REF(+)} Voltage, Top of Ladder	Measured at Ref(+)		V _{CC}	V _{CC} + 0.1	V
V _{REF(+)} - V _{REF(-)} Voltage, Center of Ladder		V _{CC} /2 - 0.1	V _{CC} /2	V _{CC} /2 + 0.1	V
V _{REF(-)} Voltage, Bottom of Ladder	Measured at Ref(-)	-0.1	0		V
Comparator Input Current	f _c = 640 kHz, (Note 6)	-2	± 0.5	2	μA

Electrical Characteristics

Digital Levels and DC Specifications: ADC0816CJ 4.5V ≤ V_{CC} ≤ 5.5V, -55°C ≤ T_A ≤ +125°C unless otherwise noted
ADC0816CCJ, ADC0816CCN, ADC0817CCN 4.75V ≤ V_{CC} ≤ 5.25V, -40°C ≤ T_A ≤ +85°C unless otherwise noted.

Parameter	Conditions	Min	Typ	Max	Units
ANALOG MULTIPLEXER					
R _{ON}	Analog Multiplexer ON Resistance (Any Selected Channel) T _A = 25°C, R _L = 10k T _A = 85°C T _A = 125°C		1.5	3 6 9	kΩ kΩ kΩ
ΔR _{ON}	Δ ON Resistance Between Any 2 Channels (Any Selected Channel) R _L = 10k		75		Ω
I _{OFF(+)}	OFF Channel Leakage Current V _{CC} = 5V, V _{IN} = 5V, T _A = 25°C T _{MIN} to T _{MAX}		10	200	nA μA
I _{OFF(-)}	OFF Channel Leakage Current V _{CC} = 5V, V _{IN} = 0, T _A = 25°C T _{MIN} to T _{MAX}	-200 -1.0			nA μA
CONTROL INPUTS					
V _{IN(1)}	Logical "1" Input Voltage		V _{CC} -1.5		V
V _{IN(0)}	Logical "0" Input Voltage			1.5	V
I _{IN(1)}	Logical "1" Input Current (The Control Inputs) V _{IN} = 15V			1.0	μA
I _{IN(0)}	Logical "0" Input Current (The Control Inputs) V _{IN} = 0	-1.0			μA
I _{CC}	Supply Current f _{CLK} = 640 kHz		0.3	3.0	mA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics (Continued)

Digital Levels and DC Specifications: ADC0816CJ — $4.5V < V_{CC} < 5.5V$, $-55^{\circ}C < T_A < +125^{\circ}C$ unless otherwise noted.
ADC0816CCJ, ADC0816CCN, ADC0817CCN — $4.75V < V_{CC} < 5.25V$, $-40^{\circ}C < +85^{\circ}C$ unless otherwise noted.

Parameter	Conditions	Min.	Typ.	Max.	Units
DATA OUTPUTS AND EOC (INTERRUPT)					
$V_{OUT(1)}$	Logical "1" Output Voltage	$I_O = -360\mu A$, $T_A = 85^{\circ}C$ $I_O = -300\mu A$, $T_A = 125^{\circ}C$	$V_{CC} - 0.4$		V
$V_{OUT(0)}$	Logical "0" Output Voltage	$I_O = 1.6\text{ mA}$		0.45	V
$V_{OUT(0)}$	Logical "0" Output Voltage EOC	$I_O = 1.2\text{ mA}$		0.45	V
I_{OUT}	TRI-STATE [®] Output Current	$V_O = V_{CC}$ $V_O = 0$	-3.0	3.0	μA μA

Electrical Characteristics

Timing Specifications: $V_{CC} = V_{REF(+)} = 5V$, $V_{REF(-)} = GND$, $t_r = t_f = 20\text{ ns}$ and $T_A = 25^{\circ}C$ unless otherwise noted.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
t_{WS}	Minimum Start Pulse Width	(Figure 5)		100	200	ns
t_{WALE}	Minimum ALE Pulse Width	(Figure 5)		100	200	ns
t_s	Minimum Address Set-Up Time	(Figure 5)		25	50	ns
t_H	Minimum Address Hold Time	(Figure 5)		25	50	ns
t_D	Analog MUX Delay Time From ALE	$R_S = 0\Omega$ (Figure 5)		1	2.5	μs
t_{H1}, t_{H0}	OE Control to 0 Logic State	$C_L = 50\text{ pF}$, $R_L = 10k$ (Figure 8)		125	250	ns
t_{H1}, t_{H0}	OE Control to Hi-Z	$C_L = 10\text{ pF}$, $R_L = 10k$ (Figure 8)		125	250	ns
t_c	Conversion Time	$f_c = 640\text{ kHz}$, (Figure 5) (Note 7)	90	100	116	μs
f_c	Clock Frequency		10	640	1280	kHz
t_{EOC}	EOC Delay Time	(Figure 5)	0		$8 \pm 2\ \mu s$	Clock Periods
C_{IN}	Input Capacitance	All Control Inputs		10	15	pF
C_{OUT}	TRI-STATE [®] Output Capacitance	All TRI-STATE Outputs. (Note 7)		10	15	pF

Note 1: Absolute maximum ratings are those values beyond which the life of the device may be impaired.

Note 2: All voltages are measured with respect to GND, unless otherwise specified.

Note 3: A zener diode exists, internally, from V_{CC} to GND and has a typical breakdown voltage of 7 VDC.

Note 4: Two on-chip diodes are tied to each analog input which will forward conduct for an analog input voltage one diode drop below ground or one diode drop greater than the V_{CC} supply. The spec allows 100 mV forward bias of either diode. This means that as long as the analog V_{IN} does not exceed the supply voltage by more than 100 mV, the output code will be correct. To achieve an absolute 0 VDC to 5 VDC input voltage range will therefore require a minimum supply voltage of 4.900 VDC over temperature variations, initial tolerance and loading.

Note 5: Total unadjusted error includes offset, full-scale, and linearity errors. See Figure 3. None of these A/Ds requires a zero or full-scale adjustment. However, if an all-zero code is desired for an analog input other than 0.0V, or if a narrow full-scale span exists (for example 0.5V to 4.5V full-scale) the reference voltages can be adjusted to achieve this. See Figure 13.

Note 6: Comparator input current is a bias current into or out of the chopper stabilized comparator. The bias current varies directly with clock frequency and has little temperature dependence (Figure 6). See paragraph 4.0.

Note 7: The outputs of the data register are updated one clock cycle before the rising edge of EOC.

ADC0816, ADC0817

Functional Description

Multiplexer: The device contains a 16-channel single-ended analog signal multiplexer. A particular input channel is selected by using the address decoder. Table I shows the input states for the address line and the expansion control line to select any channel. The address is latched into the decoder on the low-to-high transition of the address latch enable signal.

TABLE I

SELECTED ANALOG CHANNEL	ADDRESS LINE				EXPANSION CONTROL
	D	C	B	A	
IN0	L	L	L	L	H
IN1	L	L	L	H	H
IN2	L	L	H	L	H
IN3	L	L	H	H	H
IN4	L	H	L	L	H
IN5	L	H	L	H	H
IN6	L	H	H	L	H
IN7	L	H	H	H	H
IN8	H	L	L	L	H
IN9	H	L	L	H	H
IN10	H	L	H	L	H
IN11	H	L	H	H	H
IN12	H	H	L	L	H
IN13	H	H	L	H	H
IN14	H	H	H	L	H
IN15	H	H	H	H	H
All Channels OFF	X	X	X	X	L

X = don't care

Additional single-ended analog signals can be multiplexed to the A/D converter by disabling all the multiplexer inputs using the expansion control. The additional external signals are connected to the comparator input and the device ground. Additional signal conditioning (i.e., prescaling, sample and hold, instrumentation amplification, etc.) may also be added between the analog input signal and the comparator input.

CONVERTER CHARACTERISTICS

The Converter

The heart of this single chip data acquisition system is its 8 bit analog-to-digital converter. The converter is designed to give fast, accurate, and repeatable conversions over a wide range of temperatures. The converter is partitioned into 3 major sections: the 256R ladder network, the successive approximation register, and the comparator. The converter's digital outputs are positive true.

The 256R ladder network approach (Figure 1) was chosen over the conventional R/2R ladder because of its inherent monotonicity, which guarantees no missing digital codes. Monotonicity is particularly important in closed loop feedback control systems. A non-monotonic relationship can cause oscillations that will be catastrophic for the system. Additionally, the 256R network does not cause load variations on the reference voltage.

The bottom resistor and the top resistor of the ladder network in Figure 1 are not the same value as the remainder of the network. The difference in these resistors causes the output characteristic to be symmetrical with the zero and full-scale points of the transfer curve. The first output transition occurs when the analog signal has reached $\pm 1/2$ LSB and succeeding output transitions occur every 1 LSB later up to full-scale.




FIGURE 1. Resistor Ladder and Switch Tree

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Functional Description (Continued)

The successive approximation register (SAR) performs 8 iterations to approximate the input voltage. For any SAR type converter, n-iterations are required for an n-bit converter. Figure 2 shows a typical example of a 3-bit converter. In the ADC0816, ADC0817, the approximation technique is extended to 8 bits using the 256R network.

The A/D converter's successive approximation register (SAR) is reset on the positive edge of the start conversion (SC) pulse. The conversion is begun on the falling edge of the start conversion pulse. A conversion in process will be interrupted by receipt of a new start conversion pulse. Continuous conversion may be accomplished by tying the end-of-conversion (EOC) output to the SC input. If used in this mode, an external start conversion pulse should be applied after power up. End-of-conversion will go low between 0 and 8 clock pulses after the rising edge of start conversion.

The most important section of the A/D converter is the comparator. It is this section which is responsible for the ultimate accuracy of the entire converter. It is also the comparator drift which has the greatest influence on the repeatability of the device. A chopper-stabilized comparator provides the most effective method of satisfying all the converter requirements.

The chopper-stabilized comparator converts the DC input signal into an AC signal. This signal is then fed through a high gain AC amplifier and has the DC level restored. This technique limits the drift component of the amplifier since the drift is a DC component which is not passed by the AC amplifier. This makes the entire A/D converter extremely insensitive to temperature, long term drift and input offset errors.

Figure 4 shows a typical error curve for the ADC0816 as measured using the procedures outlined in AN-179.




FIGURE 2. 3-BIT A/D Transfer Curve




FIGURE 3. 3-BIT A/D Absolute Accuracy Curve





FIGURE 4. Typical Error Curve

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ADC0816, ADC0817

Connection Diagram

Dual-In-Line Package



Timing Diagram




FIGURE 5

B 76

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Performance Characteristics




FIGURE 6. Comparator I_{IN} vs V_{IN} ($V_{CC} = V_{REF} = 5V$)




FIGURE 7. Multiplexer R_{ON} vs V_{IN} ($V_{CC} = V_{REF} = 5V$)

TRI-STATE[®] Test Circuits and Timing Diagrams




FIGURE 8

8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Applications Information

OPERATION

1.0 Ratimetric Conversion

The ADC0816, ADC0817 is designed as a complete Data Acquisition System (DAS) for ratimetric conversion systems. In ratimetric systems, the physical variable being measured is expressed as a percentage of full-scale which is not necessarily related to an absolute standard. The voltage input to the ADC0816 is expressed by the equation

$$\frac{V_{IN}}{V_{1b} - V_2} = \frac{D_x}{D_{MAX} - D_{MIN}} \quad (1)$$

V_{IN} = Input voltage into the ADC0816

V_{1b} = Full-scale voltage

V_2 = Zero voltage

D_x = Data point being measured

D_{MAX} = Maximum data limit

D_{MIN} = Minimum data limit

A good example of a ratimetric transducer is a potentiometer used as a position sensor. The position of the wiper is directly proportional to the output voltage which is a ratio of the full-scale voltage across it. Since the data is represented as a proportion of full-scale, reference requirements are greatly reduced, eliminating a large source of error and cost for many applications. A major advantage of the ADC0816, ADC0817 is that the input voltage range is equal to the supply range so the transducers can be connected directly across the supply and their outputs connected directly into the multiplexer inputs. (Figure 9).

Ratimetric transducers such as potentiometers, strain gauges, thermistor bridges, pressure transducers, etc. are suitable for measuring proportional relationships; however, many types of measurements must be referred to an absolute standard such as voltage or current. This means a system reference must be used which relates the full-scale voltage to the standard volt. For example, if $V_{CC} = V_{REF} = 5.12V$, then the full-scale range is divided into 256 standard steps. The smallest standard step is 1 LSB which is then 20 mV.

2.0 Resistor Ladder Limitations

The voltages from the resistor ladder are compared to the selected input 8 times in a conversion. These voltages are coupled to the comparator via an analog switch tree which is referenced to the supply. The voltages at the top, center and bottom of the ladder must be controlled to maintain proper operation.

The top of the ladder, Ref(+), should not be more positive than the supply, and the bottom of the ladder, Ref(-), should not be more negative than ground. The center of the ladder voltage must also be near the center of the supply because the analog switch tree changes from N-channel switches to P-channel switches. These limitations are automatically satisfied in ratimetric systems and can be easily met in ground referenced systems.

Figure 10 shows a ground referenced system with a separate supply and reference. In this system, the supply must be trimmed to match the reference voltage. For instance, if a 5.12V reference is used, the supply should be adjusted to the same voltage within 0.1V.




FIGURE 9 Ratimetric Conversion System

Applications Information (Continued)

The ADC0816 needs less than a milliamp of supply current so developing the supply from the reference is readily accomplished. In Figure 11 a ground referenced system is shown which generates the supply from the reference. The buffer shown can be an op amp of sufficient drive to supply the milliamp of supply current and the desired bus drive, or if a capacitive bus is driven by the outputs a large capacitor will supply the transient supply current as seen in Figure 12. The LM301 is overcompensated to insure stability when loaded by the 10 μ F output capacitor.

The top and bottom ladder voltages cannot exceed V_{CC} and ground, respectively, but they can be symmetrically less than V_{CC} and greater than ground. The center of the ladder voltage should always be near the center of the supply. The sensitivity of the converter can be increased, (i.e., size of the LSB steps decreased) by using a symmetrical reference system. In Figure 13, a 2.5V reference is symmetrically centered about $V_{CC}/2$ since the same current flows in identical resistors. This system with a 2.5V reference allows the LSB to be half the size of the LSB in a 5V reference system.




FIGURE 10. Ground Referenced Conversion System Using Trimmed Supply




FIGURE 11. Ground Referenced Conversion System with Reference Generating V_{CC} Supply

8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Applications Information (Continued)




FIGURE 12. Typical Reference and Supply Circuit




FIGURE 13. Symmetrically Centered Reference

3.0 Converter Equations

The transition between adjacent codes N and N + 1 is given by:

$$V_{IN} = \left[(V_{REF(+)} - V_{REF(-)}) \left[\frac{N + 1}{256 + 512} \right] \pm V_{TUE} \right] + V_{REF(-)} \quad (2)$$

The center of an output code N is given by:

$$V_{IN} = \left[(V_{REF(+)} - V_{REF(-)}) \left[\frac{N}{256} \right] \pm V_{TUE} \right] + V_{REF(-)} \quad (3)$$

The output code N for an arbitrary input are the integers within the range:

$$N = \frac{V_{IN} - V_{REF(-)}}{V_{REF(+)} - V_{REF(-)}} \times 256 \pm \text{Absolute Accuracy} \quad (4)$$

where: V_{IN} = Voltage at comparator input

$V_{REF(+)}$ = Voltage at Ref(+)

$V_{REF(-)}$ = Voltage at Ref(-)

V_{TUE} = Total unadjusted error voltage (typically $V_{REF(+)} - 512$)

Applications Information (Continued)

4.0 Analog Comparator Inputs


The dynamic comparator input current is caused by the periodic switching of on-chip stray capacitances. These are connected alternately to the output of the resistor ladder/switch tree network and to the comparator input as part of the operation of the chopper stabilized comparator.

The average value of the comparator input current varies directly with clock frequency and with V_{IN} as shown in Figure 6.

If no filter capacitors are used at the analog or comparator inputs and the signal source impedances are low, the comparator input current should not introduce converter errors, as the transient created by the capacitance discharge will die out before the comparator output is strobed.

If input filter capacitors are desired for noise reduction and signal conditioning they will tend to average out the dynamic comparator input current. It will then take on the characteristics of a DC bias current whose effect can be predicted conventionally. See AN-25B for further discussion.

Typical Application



* Address latches needed for 8085 and SCMP interfacing the ADC0816, 17 to a microprocessor

Microprocessor Interface Table

PROCESSOR	READ	WRITE	INTERRUPT (COMMENT)
8080	MEMR	MEMW	INTR (Thru RST Circuit)
8085	RD	WR	INTR (Thru RST Circuit)
Z-80	RD	WR	INT (Thru RST Circuit, Mode 0)
SCMP	NRDS	NWDS	SA (Thru Sense A)
6800	VMA*2 RW	VMA*2 RW	IROA or IROB (Thru PIA)

Ordering Information

TEMPERATURE RANGE		- 40°C to + 85°C		- 55°C to + 125°C
Error	± 1/2 Bit Unadjusted	ADC0816CCN	ADC0816CCJ	ADC0816CJ
	± 1 Bit Unadjusted	ADC0817CCN		
Package Outline		N40A Molded DIP	J40A Hermetic DIP	J40A Hermetic DIP

Applications Information (Continued)




FIGURE 12. Typical Reference and Supply Circuit




FIGURE 13. Symmetrically Centered Reference

3.0 Converter Equations

The transition between adjacent codes N and N + 1 is given by:

$$V_{IN} = \left[(V_{REF(+)} - V_{REF(-)}) \left[\frac{N}{256} + \frac{1}{512} \right] \pm V_{TUE} \right] + V_{REF(-)} \quad (2)$$

The center of an output code N is given by:

$$V_{IN} = \left[(V_{REF(+)} - V_{REF(-)}) \left[\frac{N}{256} \right] \pm V_{HFE} \right] + V_{REF(-)} \quad (3)$$

The output code N for an arbitrary input are the integers within the range:

$$N = \frac{V_{IN} - V_{REF(-)}}{V_{REF(+)} - V_{REF(-)}} \times 256 \pm \text{Absolute Accuracy} \quad (4)$$

where: V_{IN} = Voltage at comparator input

$V_{REF(+)}$ = Voltage at Ref(+)

$V_{REF(-)}$ = Voltage at Ref(-)

V_{TUE} = Total unadjusted error voltage (typically $V_{HFE(+)} - 512$)

Applications Information (Continued)

4.0 Analog Comparator Inputs


The dynamic comparator input current is caused by the periodic switching of on-chip stray capacitances. These are connected alternately to the output of the resistor ladder/switch tree network and to the comparator input as part of the operation of the chopper stabilized comparator.

The average value of the comparator input current varies directly with clock frequency and with V_{IN} as shown in Figure 6.

If no filter capacitors are used at the analog or comparator inputs and the signal source impedances are low, the comparator input current should not introduce converter errors, as the transient created by the capacitance discharge will die out before the comparator output is strobed.

If input filter capacitors are desired for noise reduction and signal conditioning they will tend to average out the dynamic comparator input current. It will then take on the characteristics of a DC bias current whose effect can be predicted conventionally. See AN-258 for further discussion.

Typical Application



* Address latches needed for 8085 and SC/MP interfacing the ADC0816, 17 to a microprocessor

Microprocessor Interface Table

PROCESSOR	READ	WRITE	INTERRUPT (COMMENT)
8080	MEMR	MEMW	INTR (Thru RST Circuit)
8085	RD	WR	INTR (Thru RST Circuit)
Z-80	RD	WR	INT (Thru RST Circuit, Mode 0)
SC/MP	NRDS	NWDS	SA (Thru Sense A)
6800	VMA ϕ 2 RW	VMA ϕ 2 RW	IRQA or IRQB (Thru PIA)

Ordering Information

TEMPERATURE RANGE		-40°C to +85°C	-55°C to +125°C
Error	± 1/2 Bit Unadjusted	ADC0816CCN	ADC0816CCJ
	± 1 Bit Unadjusted	ADC0817CCN	ADC0817CCJ
Package Outline		N40A Molded DIP	J40A Hermetic DIP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

คณะผู้เขียนปริญญาานิพนธ์นี้ ต้องขอขอบคุณ อาจารย์ วิริยะ กรองรัตน์ ซึ่งท่านได้กรุณาให้เกียรติรับเป็นอาจารย์ที่ปรึกษา โปรเจ็คนี้ และท่านยังได้ช่วยชี้แนะจุดประสงค์ และคอยให้คำปรึกษา ตั้งแต่เริ่มต้นจนจบ ด้วยดีเสมอมา

และขอขอบคุณคณาจารย์ภาค เทคโนโลยีการวัดคุมทางอุตสาหกรรมทุกท่านที่กรุณาช่วยเหลือในการทำ ปริญญาานิพนธ์ ในครั้งนี้เป็นอย่างดียิ่ง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

1. BRIAN W. DEMIGHAN AND DENNIS M. RITCHIE, THE C PROGRAMMING LANGUAGE, PRENTICE-HALL, INC., 1983
2. TURBO C USER'S GUIDE, VERSION 1.5, BORLAND INTERNATIONAL, INC., 1987
3. บุญเลิศ เอี่ยมทัศนาศ, ยืน กุ้ววรรณ, สมนึก ศิริโต, โปรแกรมคอมพิวเตอร์ ภาษาซี บริษัท ซีเอ็ดยูเคชั่น จำกัด 2521
4. ผศ. ดร. ดวงแก้ว สวามิภักดิ์ การโปรแกรม c, บริษัท ซีเอ็ดยูเคชั่น จำกัด, 2521
5. ทินกร ตึก ,ธำนิษฐ์ ดาวรสรวงศ์ , การอินเทอร์เฟส IBM/PC พลิกล์เซ็นเตอร์ การพิมพ์
6. JOHN UFFENBECK, THE 8086/8088 FAMILY DESIGN PROGRAMMING AND INTERFACING, PRENTICE-HILL, INC., 1987
7. IBM, IBM TECHNICAL REFERENCE, 1983

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้