



ปีการศึกษา 2533

เครื่องควบคุมสไลด์ประกอบเสียง

โดย

นาย	วัลลภ	สงวนสมบัติศิริ
นาย	ยงยุทธ	อัครวีรวัฒน์
นาย	ภราดร	ขจิตวิษยานุกุล

อาจารย์ที่ปรึกษา

อาจารย์ ภากร หุตะสังกาศ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านธุรกิจ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

027875
12 ก.ค. 2534



ปริญญานิพนธ์ปีการศึกษา 2533

เรื่อง เครื่องควบคุมสไลด์ประกอบเสียง

ผู้จัดทำ

1. นาย วัลลภ สงวนสมบัติศิริ เลขประจำตัว 326323
2. นาย ยงยุทธ อัครวีรนนท์ เลขประจำตัว 326317
3. นาย ภราทร ขจิตวิษยานกุล เลขประจำตัว 326316

(Handwritten signature in blue ink)
 (.....)
(Handwritten name: วชิรา อัครวีรนนท์)

อาจารย์ที่ปรึกษา

.....
 (.....)

อาจารย์ที่ปรึกษา

.....
 (.....)

อาจารย์ที่ปรึกษา

เลขที่ T33040 3 A
 เลขทะเบียน 024843
 วัน, เดือน, ปี 12 ก.ค. 34

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 .ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องควบคุมสไลด์ประกอบเสียง

1. นาย วัลลภ สงวนสมบัติศิริ
 2. นาย ยงยุทธ อัครศรีวรรณท์
 3. นาย ภราดร ขจิตวิษยานุกุล
- อาจารย์ที่ปรึกษา
อาจารย์ ภากร หุตะสังภาค
ปีการศึกษา 2533

บทคัดย่อ

อุปกรณ์ทางด้าน ออดิโอ วิซวล (Audio Visual) เป็นสื่อที่มีการใช้งานกันอย่างแพร่หลาย ไม่ว่าจะเป็นงานด้านการประชุม , การเรียนการสอน , งานพิธี เช่น เชน์เตชั่น (Presentation) , การโฆษณาประชาสัมพันธ์ต่างๆ เพื่อใช้ในการสื่อความหมายออกมา เป็นภาพประกอบกับคำบรรยาย ก่อให้เกิดความเข้าใจระหว่างผู้ให้ข้อมูลและผู้รับข้อมูล อุปกรณ์ที่ใช้กันมากได้แก่ วิดีโอ (Video) , เครื่องฉายภาพโอเวอร์เฮด (Overhead Projector) , เครื่องฉายสไลด์ (Slide Projector) ฯลฯ โดยเฉพาะอย่างยิ่งเครื่องฉายสไลด์เป็นที่นิยมกันอย่างมาก และมีใช้กันมาเป็นเวลานานพอสมควร เพราะสามารถให้ภาพที่สวยงามน่าประทับใจ ภาพต่างๆก็สามารถสร้างได้ง่าย โดยใช้เพียงกล้องถ่ายรูปเก็บภาพต่างๆที่ต้องการมาทำเป็นฟิล์มสไลด์ ก็สามารถนำมาฉายได้

ปริณิธานฉบับนี้เป็นการสร้างระบบควบคุมสำหรับเครื่องฉายสไลด์ ให้มีการทำงานที่ซับซ้อนขึ้น เพื่อให้ภาพที่ปรากฏออกไปมีความน่าสนใจมากขึ้น โดยระบบควบคุมจะทำการควบคุมเครื่องฉายสไลด์หลายๆเครื่องให้ฉายภาพออกมาเป็นลำดับตามโปรแกรมที่ได้ทำเอาไว้และจุดพิเศษของระบบควบคุมก็คือความสามารถในการทำซิงโครไนซ์ (Synchronize) กับเทปบันทึกเสียง ทำให้สามารถอัดคำบรรยายต่างๆลงในเทปบันทึกเสียง แล้วนำมาเปิดก็จะได้ภาพและเสียงที่ซิงโครไนซ์ไปด้วยกัน โดยที่ผู้ใช้สามารถโปรแกรมการทำงาน

ของเครื่องฉายสไลด์ตามความต้องการได้ด้วยคำสั่งที่ใช้สำหรับงานนี้โดยเฉพาะ ทำ
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในสถานศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Audio visual equipment

1. Mr Wallop Sanguansombutsiri
2. Mr Yongyut Asawasriworanant
3. Mr Pharadorn Kachitvichyanugul

ADVISOR

Mr Phakorn Hutasangard

Abstract

Audio visual equipments are the general media that's used in conference, studying, presentation, public relation and advertising. It's shown the vision with its explanations for communication between messenger and audience. Such means are video, overhead projector, and especially slide projector. Slide projector, that is favourably used for the long time, can be shown the beautiful and impressive vision. And, the slide-making process is a simple one. We just only take a photograph and develop the transparency film.

This thesis present the control system to control slide projector for more interesting feature. This control system can control several slide projectors for more complex operation orderly according to program. It's specific is that it can "synchronize" with the tape recorder to record the expression. So, we can show the vision and its explanations in the same time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและคู่อ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

บทที่ 1 บทนำ	1
บทที่ 2 หลักการทำงานของระบบควบคุมสำหรับงานด้าน มัลติอิมเมจ ออติโอ วิชวล	
2.1 ขนาดและขอบเขตของระบบควบคุม	2
2.2 ระบบเชิงโครไนซ์เซชัน หัวใจสำคัญ	4
2.3 ส่วนโปรแกรมที่ต้องติดต่อกับผู้ใช้งาน	8
2.4 ส่วนเชื่อมต่อเครื่องฉายสไลด์	9
บทที่ 3 การออกแบบทางฮาร์ดแวร์	
3.1 ไมโครโปรเซสเซอร์	10
3.2 การเชื่อมต่อเครื่องฉายสไลด์	11
3.3 อะแดปเตอร์สำหรับเชื่อมต่อกับเครื่องฉายสไลด์	19
3.4 การจัดอินพุท/เอาต์พุทสำหรับเชื่อมต่อกับเครื่องฉายสไลด์	21
3.5 การตรวจจับแรงดันผ่านศูนย์	24
3.6 การเชื่อมต่อกับเทปบันทึกเสียง	24
3.7 การสื่อสารแบบอนุกรมกับภายนอก	27
3.8 การต่อรีโมทคอนโทรล	28
3.9 ภาควัดไฟ	29
บทที่ 4 การออกแบบทางซอฟต์แวร์	

4.3	โปรแกรมควบคุมการเลื่อนภาพสไลด์	35
4.4	โปรแกรมตรวจสอบการกลับเข้าสู่ตำแหน่งศูนย์ของภาพสไลด์	36
4.5	โปรแกรมอ่านอินพุตจากเครื่องฉายสไลด์	37
4.6	โปรแกรมจัดการกับไทม์โค้ด	38
4.7	โปรแกรมติดต่อกับคีย์บอร์ดและจอภาพ	46
4.8	โปรแกรมจัดการกับคิวคำสั่งของผู้ใช้	49
บทที่ 5 สรุปและวิจารณ์		51

ภาคผนวก

ก	รายละเอียด ANT-32	ก-1
ข	วงจรเครื่องฉายสไลด์	ข-1
ค	ไอซีต่างๆ	ค-1
ง	ซอร์สโปรแกรม	ง-1
จ	MCS-51	จ-1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น. ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

การพัฒนาเทคโนโลยีทางด้านไมโครคอมพิวเตอร์ในปัจจุบัน เป็นไปอย่างกว้างขวาง จะเห็นได้จากการนำเอาระบบไมโครคอมพิวเตอร์ไปใช้ในงานด้านต่างๆ เช่น งานด้านการประมวลผลข้อมูลในทางธุรกิจ , งานด้านการออกแบบทางด้านสถาปัตยกรรม และ ศิลปกรรม งานเกี่ยวกับการศึกษา และโดยเฉพาะอย่างยิ่งในงานด้านอุตสาหกรรม ไมโครคอมพิวเตอร์ได้เข้ามามีบทบาทอย่างมากในการควบคุมเครื่องจักรให้สามารถผลิตผลิตภัณฑ์ต่างๆให้มีคุณภาพและปริมาณเพียงพอกับความต้องการของมนุษย์ นับได้ว่าไมโครคอมพิวเตอร์มีคุณสมบัติที่เข้ากันกับมนุษย์อย่างมหาศาสตร์ และการพัฒนาของระบบไมโครคอมพิวเตอร์ จะยังคงมีต่อไป

ปรัชญาอันหนึ่งฉบับนี้เป็นการนำเอาไมโครคอมพิวเตอร์ สำหรับงานควบคุมขนาดเล็กหรือที่เรียกว่าไมโครคอนโทรลเลอร์ (Micro Controller) ในตระกูล MCS-51 ซึ่งผลิตโดยบริษัท Intel มาประยุกต์ใช้งานเป็นระบบควบคุม สำหรับอุปกรณ์ทางด้าน ออดิโอ วิซวล (Audio Visual) ซึ่งเป็นสื่อสำคัญในงานด้านวีซีดี (Presentation) ซึ่งจะเป็นประโยชน์ต่อการจัดประชุม , การโฆษณาประชาสัมพันธ์ , การแสดงนิทรรศการฯลฯ ทางคณะฯ และทางสถาบันฯ จะได้ใช้ในงานด้านประชาสัมพันธ์ การเผยแพร่ข่าวสาร ข้อมูลรวมถึงภาพพจน์ต่างๆอีกด้วย นอกจากนี้การพัฒนาระบบไมโครคอมพิวเตอร์เพื่องาน ควบคุมขนาดเล็กเช่นนี้ เป็นสิ่งที่น่าสนใจพอสมควร เพราะทำให้สามารถเข้าใจถึงพื้นฐานของระบบควบคุมได้มากขึ้น และเมื่อนำระบบควบคุมขนาดเล็กมา เชื่อมโยงการทำงาน เข้าด้วยกันก็จะเกิดเป็นระบบควบคุมที่มีขนาดใหญ่ขึ้น เพื่อใช้กับงานที่มีขนาดใหญ่ต่อไป


บทที่ 2

หลักการงานของระบบควบคุมสำหรับงานด้าน
มัลติ อิมเมจ ออดิโอ วิซวล (Multi Image Audio Visual)

2.1 ขนาดและขอบเขตของระบบควบคุม

ระบบควบคุมสำหรับงานด้าน มัลติ อิมเมจ ออดิโอ วิซวล ที่มีใช้กันอยู่ทั่วไปนั้น มีด้วยกันหลายขนาด ตั้งแต่ระบบที่มีขนาดเล็กไปจนถึงระบบที่มีขนาดใหญ่ที่สามารถควบคุม อุปกรณ์ ออดิโอ วิซวล ได้เกือบทุกชนิด เช่น ระบบวิดีโอ , ระบบแสง , ระบบเสียง เครื่องเทปบันทึกเสียง , คอมแพคดิสค์ ฯลฯ เป็นต้น แต่ไม่ว่าจะเป็นระบบขนาดเล็ก หรือขนาดใหญ่ ส่วนใหญ่จะมุ่งเน้นในการควบคุมเครื่องฉายสไลด์ (Slide Projector) เป็นหลัก ทั้งนี้เนื่องจากเครื่องฉายสไลด์เป็นอุปกรณ์ทางด้าน ออดิโอ วิซวล ที่มีใช้กัน อย่างแพร่หลาย ให้ภาพที่มีสีสันสวยงามเหมือนธรรมชาติ เมื่อสามารถควบคุมเครื่อง ฉายสไลด์หลายๆเครื่องให้ทำงานร่วมกันเองและร่วมกับเทปบันทึกเสียงอย่างมีระบบแล้ว จะ ทำให้ภาพที่เกิดขึ้นจากเครื่องฉายสไลด์น่าสนใจ และเข้าใจถึงเนื้อหาได้ดียิ่งขึ้น จึงเรียก ได้ว่าเป็นระบบมัลติอิมเมจออดิโอวิซวล


สำหรับระบบที่มีขนาดเล็กจะให้หลักการง่ายๆ ตัวอย่างเช่น ผลิตภัณฑ์ของ โกดัก รุ่น S - AV Tape Recorder 200 ดังรูปที่ 2.1 เป็นระบบที่มีเทป บันทึกเสียงในตัว ใช้หลักการง่ายๆในการทำงานด้วยการบันทึกความถี่เข้าไปเป็นช่วงๆ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดรูปที่ 2.1 ระบบควบคุมอย่างง่าย

ในร่องเสียง(Track)พิเศษ นอกเหนือจากร่องเสียงที่ใช้บันทึกเสียงปกติเพื่อนำสัญญาณดังกล่าวมาใช้ในการควบคุมการเลื่อนภาพของเครื่องฉายสไลด์ ลักษณะการทำงานเช่นนี้อาจจะยังไม่สามารถเรียกได้ว่าเป็น มัลติอิมเมจ

ระบบที่ซับซ้อนมาอีกระดับหนึ่ง จะสามารถควบคุมเครื่องฉายสไลด์ได้มากกว่าหนึ่งเครื่อง โดยจะทำให้เครื่องฉายสไลด์สลับกันทำงานด้วยวิธีที่เรียกว่าดิสโซลฟ์ (Dissolve) คือมีการเฟด (Fade) จากเครื่องฉายสไลด์เครื่องหนึ่งไปยังอีกเครื่องหนึ่ง ทำให้การเปลี่ยนภาพนุ่มนวลขึ้น ตัวอย่าง เช่น ผลิตภัณฑ์ของโกดัก รุ่น KODAK S - AV Programmable Dissolve ดังรูปที่ 2.2




รูปที่ 2.2 ระบบควบคุมขนาดเล็ก

ระบบควบคุมของเครื่องรุ่นนี้ จะสามารถควบคุมเครื่องฉายสไลด์ได้สองเครื่อง โดยผู้ใช้สามารถป้อนโปรแกรม เพื่อกำหนดการทำงานของเครื่องฉายสไลด์ทั้งสองเครื่องได้ตามความต้องการ และยังสามารถทำงานร่วมกับเทปบันทึกเสียงได้ เพื่อให้ภาพและเสียงเข้ากันได้พอดี

ระบบควบคุมที่มีขนาดใหญ่ขึ้นมากจะเป็นระบบที่ใช้กันโดยทั่วไป ซึ่งสามารถใช้ได้ตั้งแต่งานเล็กๆจนถึงงานใหญ่ๆ โดยระบบจะมีความละเอียดซับซ้อน และมีความยืดหยุ่นสูง เพื่อให้ผู้ใช้ได้จัดระบบให้เข้ากับงานได้อย่างเหมาะสม ระบบเหล่านี้จะสามารถควบคุมอุปกรณ์ทางด้านออดิโอวิช่วลได้หลายชนิด ดังที่ได้กล่าวมาแล้ว แต่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น หากพบเห็นผิดเบี่ยงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มาไปใช้

ในที่นี้จะเน้นเฉพาะเครื่องฉายสไลด์เท่านั้น ตัวอย่างได้แก่ ระบบที่ผลิตโดยบริษัท Dataton AB ประเทศสวีเดน ดังรูปที่ 2.3 ซึ่งระบบนี้จะใช้การโปรแกรมด้วย ไมโครคอมพิวเตอร์ และจะส่งการควบคุมการทำงานทั้งหมดไปยังส่วนต่างๆ สำหรับ จำนวนของเครื่องฉายสไลด์ที่ระบบจะสามารถควบคุมได้ เกือบจะเรียกได้ว่าไม่มีการจำกัด จำนวนของเครื่องฉายสไลด์ เนื่องจากเป็นระบบที่มีความยืดหยุ่นสูง เราจึงสามารถ ต่อขยายได้ด้วยวิธีการต่างๆ ตัวอย่างการต่อขยายระบบแสดงดังรูป 2.4



รูปที่ 2.3 ระบบควบคุมที่มีความละเอียดซับซ้อน


สำหรับระบบควบคุมที่มีขนาดใหญ่เช่นนี้ จะมีผู้ผลิตเพียงไม่กี่รายทั่วโลกที่ผลิตสินค้าออกมาสู่ท้องตลาด ผู้ผลิตต่างๆ เหล่านี้ได้แก่

- Datator AB ประเทศสวีเดน
- Electrosonic AV Limited ประเทศอังกฤษ
- Audio Visual Laboratory (AVL) Co., Ltd. ประเทศสหรัฐอเมริกา

2.2 ระบบซิงโครไนเซชัน (Synchronization) หัวใจสำคัญ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น
สิ่งสำคัญในงานด้าน ออดิโอ วิชวล ก็คือ การทำให้ภาพซึ่งถูกฉายออกไปโดย

เครื่องฉายสไลด์ และเสียงที่ถูกบันทึกและเล่นกลับ (Play Back) โดยเครื่องเล่นเทป
 ปรากฏออกมาในลักษณะที่สอดคล้องกัน หรือที่เรียกว่าซิงโครไนซ์กัน ซึ่งวิธีการก็คือ
 การบันทึกสัญญาณพิเศษลงในร่องเสียงพิเศษของเทปบันทึกเสียง ที่นอกเหนือจากร่องเสียง
 ปกติ เพื่อนำสัญญาณนั้นมากระตุ้นให้ระบบควบคุม ทำการควบคุมเครื่องฉายสไลด์
 ให้ฉายภาพที่สอดคล้องกับเสียงออกมา



รูปที่ 2.4 ความสามารถในการขยายระบบของระบบควบคุมขนาดใหญ่

2.2.1) ระบบซิงโครไนซ์ขั้นเบื้องต้น

การทำระบบซิงโครไนซ์ขั้นเบื้องต้น ดังตัวอย่างใน รูป 2.1 เป็นการ
 กำหนดสัญญาณความถี่หนึ่งขึ้นมา และบันทึกลงร่องเสียงพิเศษเป็นช่วงๆ ที่ต้องการให้เครื่อง
 ฉายสไลด์เปลี่ยนภาพไปเรื่อยๆ เมื่อมีการเล่นกลับระบบควบคุมจะอ่านสัญญาณนี้ เมื่อ
 พบสัญญาณความถี่ดังกล่าวช่วงหนึ่งก็จะควบคุมให้เครื่องฉายสไลด์เปลี่ยนภาพ 1 ภาพ เหมือน
 ไม่กับตอนบันทึกทั้งสิ้น ภาพที่ปรากฏออกมาก็จะมีการซิงโครไนซ์กับเสียงของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนตัวอย่างในรูปที่ 2.2 ผู้ใช้จะต้องทำการโปรแกรมการทำงานของเครื่องฉายสไลด์ไว้เป็นลำดับ หรือที่เรียกว่าคิว (Cue) ไว้ในระบบควบคุมเสียงก่อน จากนั้นจึงบันทึกสัญญาณความถี่สำหรับการซิงโครไนซ์ เหมือนดังตัวอย่างในรูป 2.1 จนตลอดความยาวของเสียงในเทป เมื่อทำการเล่นกลับระบบควบคุมจะอ่านความถี่ดังกล่าวเข้ามาและจะทำงานตามคิวต่างๆ ที่ได้โปรแกรมเอาไว้ เพื่อควบคุมเครื่องฉายสไลด์ให้ทำงานตามโปรแกรม

ทั้งสองตัวอย่างดังกล่าวข้างต้น ขณะบันทึกสัญญาณความถี่ในการซิงโครไนซ์ ผู้ใช้งานจะต้องคอยฟังเสียงจากเทปและทำการกดปุ่ม เพื่อให้มีการบันทึกความถี่ลงไป ซึ่งถ้าหากเป็นคิวที่มีความละเอียดมากๆ จะไม่สามารถทำได้ เนื่องจากมนุษย์มีขีดความสามารถในด้านความเร็วในการทำงาน


2.2.2) ไทม์โค้ด (Time Code) ความหมายของความละเอียดและความแน่นอน

เมื่อความต้องการในการซิงโครไนซ์ในงานด้านออดิโอวีซวลมีมากขึ้น ไทม์โค้ดจึงถูกคิดค้นขึ้นมา เพื่อแก้ปัญหาในเรื่องของการซิงโครไนซ์ โดยให้อุปกรณ์ทางด้านออดิโอวีซวลตั้งแต่สองชนิดขึ้นไป สามารถล็อกเข้าด้วยกันและทำงานไปพร้อมๆ กันได้ ไทม์โค้ดถูกคิดค้นครั้งแรกเมื่อปี ค.ศ. 1970 โดยสมาคมวิศวกรรรมโทรทัศน์ และภาพเคลื่อนไหว (Society of Motion Picture and Television Engineers) หรือเรียกย่อๆ ว่า SMPTE ซึ่งเป็นรหัสของเวลาแบบดิจิตอล ขนาด 80 bit โดยเก็บรหัสเป็นเฟรม ใน 1 เฟรมจะประกอบด้วย ชั่วโมง : นาที : วินาที . เฟรม ใน 1 วินาทีจะมีด้วยกัน 30 เฟรม ซึ่งไทม์โค้ดนี้ได้ใช้กันอย่างแพร่หลาย จนกลายเป็นมาตรฐานสากลซึ่งเหมาะกับระบบโทรทัศน์ 525/60 ซึ่งเป็นระบบทางอเมริกา ต่อมาไทม์โค้ดนี้ถูกดัดแปลงโดย สหภาพการกระจายเสียงแห่งยุโรป (European Broadcast ing Union) หรือเรียกย่อๆว่า EBU ให้มีจำนวนเฟรมต่อวินาทีเหลือ 25 เฟรมต่อวินาที เพื่อให้ใช้กับระบบโทรทัศน์ 625/50 ได้ โดยโครงสร้างต่างๆ ของไทม์โค้ดยังคงเดิม ภายหลังเป็นมาตรฐานใหม่ในกลุ่มผู้ใช้โทรทัศน์ในระบบยุโรป


เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งงานนี้จัดทำขึ้นเพื่อแจกจ่ายฟรีโดยไม่คิดค่าตอบแทน

1. ไทม์โค้ดระบบ SMPTE มีความถี่ 30 เฟรมต่อวินาที (fps)

2. ไท์มโค๊ดระบบ EBU มีความถี่ 25 เฟรมต่อวินาที (fps)
 ความถี่ของไท์มโค๊ดทั้ง 2 ระบบ มีความละเอียดเพียงพอ สำหรับการ
 ซิงโครไนซ์ อุปกรณ์ ออดิโอ วิชวล ตั้งแต่ 2 ชนิดขึ้นไปให้ล็อคเข้าด้วยกันได้



รูปที่ 2.5 การบันทึกไท์มโค๊ดลงในเทปบันทึกเสียง



รูปที่ 2.6 การเล่นกลับเพื่ออ่านสัญญาณไท์มโค๊ด

2.2.3) การนำไท์มโค๊ดไปใช้งาน


การนำไท์มโค๊ดไปใช้งานนั้นจะต้องทำการบันทึกไท์มโค๊ด ซึ่งกำเนิดโดย
 เครื่องกำเนิดสัญญาณไท์มโค๊ด (Time Code Generator) ลงบนร่องเสียงต่างหากจาก
 ร่องเสียงปกติ ดังรูปที่ 2.5 ซึ่งเครื่องบันทึกเสียงที่ใช้ในงานด้านออดิโอวิช่วลนั้นจะต้อง
 เป็นแบบมัลติแทรค (Multi Track) คือมีมากกว่า 2 ร่องเสียงปกติ คือร่องเสียงซ้าย

และร่องเสียงขวาไว้สำหรับ และจะต้องเป็นแบบที่สามารถแยกการบันทึกร่องเสียงแต่ละร่องเสียง
 ออกจากกันได้ทั้งหมด เพื่อไม่ให้การบันทึกสัญญาณไท์มโค๊ดไปรบกวนสัญญาณเสียงที่ได้ทำการไปใช้

บันทึกไว้แล้ว และในการบันทึกใหม่โค้ดนี้จะต้องบันทึกตลอดความยาวของเสียงทั้งหมด
เมื่อบันทึกใหม่โค้ดเรียบร้อย ก็จะได้เทปที่มีใหม่โค้ดที่เป็นรหัสเวลาบันทึกอยู่ เมื่อ
นำเทปมาเล่นกลับดังรูป 2.6 และป้อนสัญญาณใหม่โค้ดเข้าระบบควบคุม เพื่อทำการอ่าน
ใหม่โค้ดนั้น ระบบควบคุมก็จะสามารถล๊อคตัวเองเข้ากับเทปบันทึกเสียงได้

2.3 ส่วนโปรแกรมที่ต้องติดต่อกับผู้ใช้งาน

เมื่อมีการใช้ใหม่โค้ดเพื่อให้ระบบควบคุมสามารถล๊อคเข้ากับเทปได้แล้วก็จะต้อง
มีส่วนโปรแกรม (Programmable Unit) เพื่อให้ผู้ใช้ทำการโปรแกรมเพื่อควบคุมการ
ทำงานของเครื่องฉายสไลด์ให้ฉายภาพออกมา ในลักษณะที่สอดคล้องกับคำบรรยายใน
เทป ลักษณะของโปรแกรมจะเป็นดังรูปที่ 2.7



รูปที่ 2.7 ลักษณะคำสั่งสำหรับควบคุมการทำงานของเครื่องฉายสไลด์

ในแต่ละบรรทัดจะต้องประกอบด้วยเวลา ซึ่งจะเป็นเวลาปรากฏเป็น
ใหม่โค้ดที่บันทึกในเทป และตามด้วยคำสั่งต่างๆ ได้แก่ การเฟดภาพขึ้น, การเฟด
ภาพลง, การเลื่อนภาพ ฯลฯ สำหรับควบคุมการทำงานของเครื่องฉายสไลด์ โดยส่วน
โปรแกรมจะคอยตรวจสอบสัญญาณใหม่โค้ดที่เข้ามาจากเทปบันทึกเสียง ว่าตรงกับเวลา


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาติให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่าในรูปแบบใดๆ ทั้งสิ้น ผู้ที่ฝ่าฝืนจะมีโทษตามกฎหมาย และต้องชดเชยเงินของเอกสารทุกครั้งที่มีการนำไปใช้



ในบรรทัดใด แล้วจึงส่งการทำงานของคำสั่งในบรรทัดนั้นไปยังส่วนควบคุมเครื่องฉายสไลด์ เพื่อควบคุมการทำงานต่อไป

2.4 ส่วนเชื่อมต่อเครื่องฉายสไลด์ (Slide Projector Interface)

ส่วนเชื่อมต่อเครื่องฉายสไลด์เป็นส่วนที่มีความสำคัญพอสมควร เพราะจะต้องทำหน้าที่รับคำสั่งจากส่วนโปรแกรม และทำการควบคุมการทำงานของเครื่องฉายสไลด์ซึ่งเป็นอุปกรณ์อินพุท/เอาต์พุทให้ทำงานตามคำสั่งนั้นๆ และยังต้องทำหน้าที่คอยตรวจสอบสถานะภาพของเครื่องฉายสไลด์อีกด้วย นอกจากนี้ในระบบที่มีขนาดใหญ่ที่ต้องใช้ส่วนเชื่อมต่อเครื่องฉายสไลด์หลายๆส่วน จะต้องมีการส่งผ่านคำสั่งต่างๆผ่านทางสายสื่อสาร (Communication Line) ดังรูปที่ 2.8



รูปที่ 2.8 ลักษณะการต่อระบบควบคุมเข้าด้วยกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การออกแบบทางฮาร์ดแวร์

จากหลักการทำงานของระบบควบคุมอุปกรณ์ทางด้านอัติโอวิซวล ที่กล่าวมาในบทที่ 2 จะเห็นได้ว่า ลักษณะของระบบควบคุมจะมีลักษณะเป็นระบบควบคุมขนาดเล็ก แต่แยกส่วนกันทำงาน โดยเชื่อมโยงกันด้วยสายสื่อสาร แต่ในโครงการนี้จะออกแบบทางฮาร์ดแวร์ให้เป็นระบบเดียวกันคือ มีทุกส่วนทำงานในระบบเดียว แต่จะมีพอร์ตสื่อสารอนุกรม (Serial Port) สำหรับต่อขยายระบบ ในกรณีที่จะขยายระบบเพื่อการพัฒนาในโอกาสต่อไป

3.1 ไมโครโปรเซสเซอร์ (Micro - Processor)

ในการออกแบบระบบควบคุมขนาดเล็กโดยทั่วไป หัวใจสำคัญที่ต้องพิจารณาเป็นอันดับแรกก็คือ ตัวไมโครโปรเซสเซอร์ หรือ ซีพียู ซึ่งจะทำหน้าที่เป็นตัวประมวลผลของระบบไมโครโปรเซสเซอร์ ที่มีอยู่ในท้องตลาดมีด้วยกันหลายเบอร์ แต่ละเบอร์จะมีคุณสมบัติแตกต่างกันออกไป และเหมาะสมกับงานในแต่ละประเภท สำหรับตัวไมโครโปรเซสเซอร์ที่เลือกใช้ เป็นไมโครโปรเซสเซอร์ที่เหมาะสมกับงานควบคุมขนาดเล็ก หรือที่เรียกว่า ไมโครคอนโทรลเลอร์ (Micro - Controller) ในตระกูล MCS - 51 ซึ่งผลิตโดยบริษัท Intel ซึ่งมีคุณสมบัติดังรูปที่ 3.1 สำหรับเบอร์ที่เลือกใช้คือ เบอร์ 8032 AH ซึ่งมีรายละเอียดดังตารางในรูปที่ 3.1 (b)

เพื่อเป็นการลดขั้นตอนการออกแบบในส่วนของตัวไมโครคอนโทรลเลอร์ จึงเลือกใช้บอร์ดสำเร็จรูปที่มีจำหน่ายคือ บอร์ด ANT - 32 Embedded Controller Board ซึ่งผลิตและจำหน่ายโดย บริษัท คิลาร์ลิเวอร์พูล จำกัด ในบอร์ดดังกล่าวจะประกอบด้วยส่วนประกอบหลักๆ เช่น หน่วยความจำรอม (ROM), หน่วยความจำแรม (RAM), อินพุต/เอาต์พุตพอร์ท (Input/Output Port), แอดเดรสดีโคดเดอร์ (Address Decoder) ฯลฯ เป็นต้น สำหรับรายละเอียดและวงจรของบอร์ด ANT - 32 ดูได้

จากภาคผนวก ก ในการพิจารณาการออกแบบทางฮาร์ดแวร์ จะพิจารณาเพื่อการเชื่อมต่อเข้ากับบอร์ด ANT - 32 นี้

ไม่ว่ากันถึงว่าเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เฉพาะในพิธีการเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ในการค้า

ไม่ว่ากรณีใดๆ ก็ตามมิได้เปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



PRELIMINARY

MCS[®]-51
8-BIT CONTROL-ORIENTED MICROCOMPUTERS
8031/8051
8031AH/8051AH
8032AH/8052AH
8751H/8751H-8

- High Performance HMOS Process
- Internal Timers/Event Counters
- 2-Level Interrupt Priority Structure
- 32 I/O Lines (Four 8-Bit Ports)
- 64K Program Memory Space
- Security Feature Protects EPROM Parts Against Software Piracy
- Boolean Processor
- Bit-Addressable RAM
- Programmable Full Duplex Serial Channel
- 111 Instructions (64 Single-Cycle)
- 64K Data Memory Space

(a)

Device	Internal Memory		Timers/ Event Counters	Interrupts
	Program	Data		
8052AH	8K x 8 ROM	256 x 8 RAM	3 x 16-Bit	6
8051AH	4K x 8 ROM	128 x 8 RAM	2 x 16-Bit	5
8051	4K x 8 ROM	128 x 8 RAM	2 x 16-Bit	5
8032AH	none	256 x 8 RAM	3 x 16-Bit	6
8031AH	none	128 x 8 RAM	2 x 16-Bit	5
8031	none	128 x 8 RAM	2 x 16-Bit	5
8751H	4K x 8 EPROM	128 x 8 RAM	2 x 16-Bit	5
8751H-8	4K x 8 EPROM	128 x 8 RAM	2 x 16-Bit	5

(b)

รูปที่ 3.1 (a) คุณสมบัติโดยทั่วไปของตระกูล MCS - 51


(b) ตารางคุณสมบัติของแต่ละเบอร์ในตระกูล MCS - 51

3.2 การเชื่อมต่อเครื่องฉายสไลด์ (Slide Projector Interface)

การออกแบบส่วนแรกที่จะกล่าวถึงก็คือการเชื่อมต่อกับเครื่องฉายสไลด์ ซึ่งเป็นอุปกรณ์หลักที่ต้องการควบคุม เครื่องฉายสไลด์ที่มีใช้กันอยู่ทั่วไปนั้นมีด้วยกันมากมายหลายยี่ห้อ หลายรุ่น แต่ละรุ่นจะมีรายละเอียดปลีกย่อยแตกต่างกันออกไป สำหรับเครื่องฉายสไลด์ที่นำมาพิจารณาสำหรับการออกแบบนั้นจะเป็นเครื่องฉายสไลด์ที่ผลิตโดยบริษัท Kodak ประเทศเยอรมัน รุ่น Kodak CAROUSEL S - AV 2050 สำหรับรุ่นอื่นๆในตระกูล CAROUSEL ก็ใช้ได้เช่นเดียวกัน แต่จะแตกต่างกันเพียงรายละเอียดเล็กน้อยเท่านั้น

3.2.1) คอนเน็คเตอร์สำหรับการควบคุมจากภายนอกของเครื่องฉายสไลด์

ตามปกติเครื่องฉายสไลด์ทั่วไป มักจะมีคอนเน็คเตอร์สำหรับการควบคุมจากภายนอกของเครื่องฉายสไลด์ได้ แต่จะใช้คอนเน็คเตอร์แตกต่างกันออกไป สำหรับเครื่องฉายสไลด์รุ่น S - AV 2050 นี้จะเป็นที่็อคเก็ต (Socket) ขนาด 12 ขา มาตรฐาน DIN 41622 ดังรูปที่ 3.2




รูปที่ 3.2 ที่็อคเก็ตสำหรับการควบคุมจากภายนอกเครื่องฉายสไลด์

รายละเอียดการต่อของขาต่างๆจะเป็นดังนี้

- $a_1 = 0 \text{ Vac}$
- $a_4 = 24 \text{ Vac}$
- $a_1 + a_4 = 24 \text{ Vac}$ (ขับโหลตสูงสุดได้ 750 mA rms)
- $b_4 = + 20 \text{ Vdc}$ (พลูเวฟเร็คติไฟร์)
- $a_5 = 0 \text{ Vdc}$
- $b_4 + a_5 = 20 \text{ Vdc}$ (ขับโหลตสูงสุดได้ 750 mA rms)
- $a_9 + a_4 =$ ควบคุมหลอดไฟจากภายนอก
- $b_5 + b_6 =$ เปิดวงจรเมื่อภาพสไลด์อยู่ตำแหน่งศูนย์
- $a_6 + b_4 =$ เปิดวงจรเมื่อไม่มีสไลด์อยู่ในช่องฉายภาพ
- $b_5 + b_6 =$ เมื่อต่อกันจะเป็นการควบคุมการเลื่อนภาพไปข้างหน้า 1 ภาพ

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำไปใช้ประโยชน์ด้านการค้า ความกว้างของฟิล์มตัดจากรางที่ 3.1 และเมื่อต่อกัน ไม่วารณใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกและต้องส่งเงินค่าของเอกสารทุกครั้งที่มีการนำไปใช้

ตลอดจะเป็นการควบคุมการเลือนภาพอย่างต่อเนื่อง
 $b_2 + b_4 =$ เมื่อต่อกันจะเป็นการควบคุมการเลือนภาพถอยหลัง 1 ภาพ
 ความกว้างของพัลส์ดูจากตารางที่ 3.1 และเมื่อต่อกัน
 ตลอดจะเป็นการควบคุมการเลือนภาพถอยหลังอย่างต่อเนื่อง
 $b_1 + b_4 =$ เมื่อต่อกันจะเป็นการควบคุมสแน็ปชัตเตอร์ (Snap Shutter)
 รายละเอียดของแต่ละขาที่ต้องการใช้งานจะกล่าวในหัวข้อต่อไป และราย
 ละเอียดของขาต่างๆที่ต่อกับวงจรภายในของเครื่องฉายสไลด์สามารถดูได้จากภาคผนวก ข



รูปที่ 3.3 การควบคุมหลอดไฟในเครื่องฉายสไลด์

3.2.2) การควบคุมหลอดไฟในเครื่องฉายสไลด์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่วากรณีใดๆ ทั้งสิ้น ส่วนที่ต้องควบคุมส่วนแรกที่จะกล่าวถึงก็คือ หลอดไฟ ซึ่งเป็นส่วนที่ทำหน้าที่

ส่องสว่างเพื่อให้ภาพในแผ่นสไลด์ไปปรากฏบนจอภาพ (Projection Screen) โดยจะต้องสามารถควบคุมความสว่างของหลอดไฟได้ เพื่อให้เกิดการเฟดภาพขึ้น - ลงได้ตามต้องการ หลอดไฟที่ใช้ในเครื่องฉายสไลด์รุ่นนี้เป็นหลอดไฟขนาด 24 V 250 W แรงดันที่จ่ายให้กับหลอดไฟเป็นแบบกระแสสลับขนาด 24 V วงจรควบคุมความสว่างจึงใช้วิธีการควบคุมมุมเฟส (Phase Angle Control) ดังรูปที่ 3.3

จากรูปที่ 3.3 ตัวไตรแอก (Triac) จะถูกต่อเข้ากับซ็อกเก็ต 12 ขา ที่ขา a_3 และ a_4 จะทำหน้าที่เป็นสวิทช์ เพื่อควบคุมให้หลอดไฟสว่างเป็นมุมเฟสที่ต้องการด้วยการทริก (Trig) หรือจุดชนวนโดยสัญญาณ TRIG (แอกทีฟ "0") จากเอาต์พุตพอร์ทของระบบไมโครคอนโทรลเลอร์ ผ่านทางออปโตคัปเปิลเลอร์ (Opto Coupler) ซึ่งทำหน้าที่เป็นตัวไอโซเลเตอร์ (Isolator) เพื่อแยกวงจรทางไฟฟ้าระหว่างเครื่องฉายสไลด์และระบบควบคุมออกจากกัน เป็นการป้องกันการรบกวนทางไฟฟ้าที่อาจจะเกิดขึ้นได้ สำหรับขนาดของไตรแอกที่ใช้จะเป็นขนาด 20 แอมป์ 100 โวลต์ แต่หลอดไฟใช้กระแสเพียง 10 แอมป์เท่านั้น เพื่อเป็นการป้องกันความเสียหายที่จะเกิดขึ้นกับตัวไตรแอกจากกระแสกระชากจึงต้องเพื่อความทนกระแสของไตรแอกเป็น 20 แอมป์


3.2.3) การควบคุมการเลื่อนภาพ (Slide Change)

ในการควบคุมให้เกิดการเลื่อนภาพนั้นจะใช้วิธีป้อนแรงดัน +20 Vdc จากขา b_4 ของซ็อกเก็ต 12 ขา เข้ากับขา b_3 และ b_2 เพื่อการควบคุมให้ภาพเลื่อนเดินทาง (Forward) และถอยหลัง (Reverse) ตามลำดับ โดยแรงดันดังกล่าวจะป้อนให้กับโซลินอยด์ (Solenoid) เพื่อควบคุมให้กลไก ภายในของเครื่องฉายสไลด์ทำงาน วงจรการควบคุมการเลื่อนภาพเดินทาง - ถอยหลังแสดงดังรูปที่ 3.4

จากรูปที่ 3.4 รีเลย์ (Relay) k_1, k_2 ทำหน้าที่เป็นสวิทช์ควบคุมการเดินทางถอยหลังของภาพสไลด์ โดยรีเลย์นี้จะเป็นตัวไอโซเลเตอร์เพื่อแยกวงจรทางไฟฟ้าระหว่างเครื่องฉายสไลด์และระบบควบคุมออกจากกัน Q_1, Q_2 ทำหน้าที่ขั้วกระแสให้กับรีเลย์ โดยการควบคุมของสัญญาณ FWD และ REV จากเอาต์พุตพอร์ท โดย

D_1, D_2 จะเป็นตัวป้องกัน Back EMF ที่เกิดจากขดลวดของรีเลย์ ขณะที่ Q_1, Q_2 หยุดจ่ายกระแส

ในการเลื่อนภาพเดิหน้า - ถอยหลังเพียง 1 ภาพ จะต้องมีการกำหนด ความกว้างของพัลส์ (Pulse Duration) ที่รีเลย์จะต้องป้อนแรงดันให้กับโซลินอยด์ ดัง ตารางที่ 3.1 ค่าที่กำหนดในแต่ละช่องจะเป็นค่าต่ำสุดถึงค่าสูงสุดที่เครื่องฉายสไลด์จะ สามารถทำงานในการเลื่อนภาพ 1 ภาพ ถ้าป้อนพัลส์น้อยกว่าค่าต่ำสุดเครื่องก็จะไม่ ทำงาน แต่ถ้าป้อนพัลส์มากกว่าค่าสูงสุดเครื่องก็จะเลื่อนภาพไปมากกว่า 1 ภาพ และถ้า คอนแทคของรีเลย์ปิดวงจรตลอด ภาพก็จะเลื่อนไปอย่างต่อเนื่อง



รูปที่ 3.4 การควบคุมการเลื่อนภาพ


3.2.4) การตรวจสอบสภาวะการเลื่อนภาพ

เนื่องจากเครื่องฉายสไลด์เป็นอุปกรณ์เอาท์พุทที่ทำงานค่อนข้างช้า ในขณะที่ทำการเลื่อนภาพจะใช้เวลาประมาณ 1 วินาที ต่อ การเลื่อนภาพแต่ละภาพ ดังนั้นระบบ ควบคุมจึงต้องทำการตรวจสอบว่าเครื่องฉายสไลด์ทำการเลื่อนภาพเรียบร้อยหรือไม่ โดย จะตรวจสอบจากขา b_5 ของช็อบเก้ท 12 ขา ซึ่งเป็นขาเดียวกับขาควบคุมการเลื่อน ภาพเดิหน้า ที่ขา b_5 นี้จะถูกต้องเข้ากับขา b_5 ซึ่งเป็น + 20 Vdc ด้วยคอนแทคภายใน

ในเครื่องฉายสไลด์ ขณะที่ยังทำการเลื่อนภาพเดินหน้าหรือถอยหลังอยู่ และจะเปิด
วงจรเมื่อการเลื่อนภาพเสร็จจึ้นลง ในการนำสัญญาณนี้มาใช้จะต้องวงจรดังรูปที่ 3.5

Power Supply Frequency	Pulse Duration (Second)	
	Forward	Reverse
50 Hz	0.2 - 0.75	0.3 - 0.85
60 Hz	0.18 - 0.65	0.27 - 0.7

ตารางที่ 3.1 ข้อกำหนดความกว้างของพัลส์




รูปที่ 3.5 การตรวจสอบสภาวะการเลื่อนภาพ

จากรูปที่ 3.5 ออปโตคัปเปิลเลอร์ Q₁ เป็นตัวไอโซเลเตอร์แยกวงจรทางไฟฟ้า
ระหว่างเครื่องฉายสไลด์และระบบควบคุม โดยขณะที่เครื่องฉายสไลด์ไม่มีการเลื่อนภาพ
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
จะมีกระแสบางส่วนไหลผ่าน LED ในออปโตคอปเปิลเลอร์ผ่านโซลินอยด์ครบวงจร แต่กระแส
ไม่วารณใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไม่มากพอที่จะทำให้โซลินอยด์ทำงานได้แต่เพียงพอที่จะทำให้ LED สว่าง และทรานซิสเตอร์
 ในออปโตคัปเปิลอร์นำกระแส เกิดสภาวะลวงจิก "ศูนย์" ที่ขาสัญญาณ STEP ซึ่งต่อกับ
 อินพุทพอร์ต

ในขณะที่เครื่องฉายสไลด์กำลังเลื่อนภาพ คอนแทกภายในเครื่องฉาย
 สไลด์จะจ่ายกระแสให้กับโซลินอยด์ ทำให้ไม่มีกระแสไหลผ่าน LED ใน Q_1 ทราน
 ซิสเตอร์ใน Q_1 จึงหยุดนำกระแสเกิดสภาวะลวงจิก "หนึ่ง" ที่ขาสัญญาณ STEP เมื่อระบบ
 ควบคุมอ่านสัญญาณนี้ผ่านทางอินพุทพอร์ต ก็จะสามารถทราบสภาวะการเลื่อนภาพของเครื่อง
 ฉายสไลด์ได้

นอกจากนั้นสัญญาณนี้ยังใช้เป็นตัวแสดงถึงสภาวะการต่ออยู่ หรือการทำงานของ
 เครื่องฉายสไลด์อีกด้วย เพราะในขณะที่ไม่มีการเลื่อนภาพ จะมีกระแสไหลผ่าน LED
 ใน Q_1 ตลอดเวลา ดังนั้นถ้าต้องการทราบว่าเครื่องฉายสไลด์ต่ออยู่กับระบบควบคุม
 หรือมีการเปิดสวิตช์เพื่อจ่ายไฟให้เครื่องฉายสไลด์ทำงานหรือไม่ ก็จะสามารถตรวจสอบ
 ได้จากสัญญาณนี้เช่นเดียวกัน



รูปที่ 3.6 การตรวจสอบตำแหน่งศูนย์ของถาดสไลด์

3.2.5) การตรวจสอบการกลับเข้าตำแหน่งศูนย์ของถาด (Tray) ใส่ภาพสไลด์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ตำแหน่งศูนย์เป็นตำแหน่งเริ่มต้น (Home) ของถาดใส่ภาพสไลด์ โดยที่ภาพ
 ไม่สามารถใดๆ ทั้งสิ้น อีกทั้งห้ามเด็ดขาดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สไลด์จะเริ่มต้นที่ตำแหน่ง 1 ในแต่ละภาค และเพื่อให้ระบบควบคุมสามารถควบคุม การเริ่มต้นของภาพสไลด์ จึงต้องมีอินพุตที่ทำหน้าที่ตรวจสอบการกลับตำแหน่งศูนย์ของภาค ใส่อิสไลด์ โดยปกติเมื่อภาคใส่อิสไลด์กลับสู่ตำแหน่งศูนย์ สวิตช์ตรวจสอบจะทำงานโดย ให้คอนแทคเปิดวงจรที่ขา b_{11} และ b_{12} ของซ็อกเก็ต 12 ขา การจัดวงจรสำหรับตรวจสอบ การกลับเข้าตำแหน่งศูนย์ของภาคใส่อิสไลด์จึงเป็นดังรูปที่ 3.6

ในวงจรรูปที่ 3.6 แรงดัน 24 Vac จากขา a_1 ของซ็อกเก็ต 12 ขาจะป้อน ผ่านเข้ากับขา b_{11} เพื่อให้ผ่านคอนแทคของสวิตช์ตรวจสอบตำแหน่งศูนย์และผ่านออกมาทางขา b_{12} เพื่อป้อนเข้ากับ LED ใน Q_1 ครบวงจรที่ขา a_1 เมื่อภาคใส่อิสไลด์กลับเข้าตำแหน่งศูนย์สวิตช์จะเปิดวงจร ทำให้ไม่มีกระแสไหลผ่าน LED ใน Q_1 ทรานซิสเตอร์จึง หยุดนำกระแสเกิดสภาวะลอจิก "หนึ่ง" ที่สายสัญญาณ ZERO ซึ่งต่ออยู่กับอินพุตพอร์ท ส่วน ไดโอด D_1 เป็นตัวป้องกันแรงดันย้อนกลับที่ตกคร่อมตัว LED ใน Q_1 เนื่องจากแรงดันที่ป้อน เป็นแรงดันไฟฟ้ากระแสสลับ

3.2.6) การควบคุมสแน็ปชัตเตอร์ (Snap Shutter Control)

สแน็ปชัตเตอร์เป็นชัตเตอร์ที่ควบคุมด้วยอิเล็กทรอนิกส์ เพื่อเปิด - ปิด ทางเดินของแสงที่ส่องผ่านภาพสไลด์ให้ปรากฏบนจอ การปิด - เปิดของสแน็ปชัตเตอร์จะ ทำให้ภาพที่เกิดขึ้นมีการติด - ดับที่รวดเร็วขึ้น รวดเร็วกว่าการปิด - เปิดหลอดไฟ




รูปที่ 3.7 แสดงกลไกของสแน็ปชัตเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า เนื่องจากหลอดไฟมีความเฉื่อยในการติด - ดับ ภาพที่เกิดจากการปิด - เปิดด้วยสแน็ปชัตเตอร์ไม่วามารมใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชัตเตอร์จึงแตกต่างจากภาพที่เกิดขึ้นจากการปิด - เปิดหลอดไฟตามปกติ รูปที่ 3.7 แสดงกลไกของสแน็ปชัตเตอร์

การควบคุมสแน็ปชัตเตอร์สามารถทำได้โดยการป้อนแรงดัน +20 Vdc จากขา b_4 ของช็อคเก็ต 12 ขา เข้ากับ ขา b_4 ด้วยรีเลย์เช่นเดียวกันกับการควบคุมการเลื่อนภาพ โดยความกว้างของพัลส์ที่จะควบคุมสแน็ปชัตเตอร์ จะต้องมากกว่าหรือเท่ากับ 0.18 วินาที วงจรการเชื่อมต่อเพื่อการควบคุมสแน็ปชัตเตอร์แสดงดังรูปที่ 3.8




รูปที่ 3.8 แสดงการเชื่อมต่อเพื่อควบคุมสแน็ปชัตเตอร์

3.3 อะแดปเตอร์ (Adaptor) สำหรับเชื่อมต่อกับเครื่องฉายสไลด์

ในหัวข้อที่ 3.2 เราได้มีการพิจารณาการเชื่อมต่อระบบควบคุมเข้ากับเครื่องฉายสไลด์ในส่วนต่างๆ เพื่อให้ระบบควบคุมสามารถควบคุมการทำงานของเครื่องฉายสไลด์ได้ แต่ในการใช้งานจริงระบบควบคุมจะต้องมีความยืดหยุ่นพอสมควร โดยจะต้องสามารถปรับให้เข้ากับเครื่องฉายสไลด์ชนิดอื่นๆได้ ดังนั้นส่วนเชื่อมต่อกับเครื่องฉายสไลด์จึงต้องทำเป็นอะแดปเตอร์ ซึ่งถ้าหากต้องการนำระบบควบคุมไปใช้กับเครื่องฉายสไลด์ชนิดอื่นๆก็เพียงแต่ทำอะแดปเตอร์ขึ้นมาใหม่ ให้สามารถเข้ากับเครื่องฉายสไลด์

ชนิดนั้นๆได้ ที่สวยงาม สำหรับอะแดปเตอร์ดังรูปที่ 3.9 นี้ ทำขึ้นเพื่อใช้กับเครื่องฉายสไลด์รุ่น เอกสารนี้... ไม่กว่า S-AV 2050 และสามารถใช้ได้กับเครื่องฉายสไลด์ในตระกูล CAROUSEL ได้ทุกรุ่น


วงจรในรูปที่ 3.9 ภายในเส้นประคือส่วนที่เป็นอะแดปเตอร์ จะเห็นว่าตัว
 ไตรแอกจะอยู่ในส่วนนี้ด้วย ทั้งนี้เนื่องจากเครื่องฉายสไลด์บางชนิดจะมีตัวไตรแอกอยู่ภายใน
 ในตัวเครื่องฉายสไลด์ ดังนั้นจึงต้องแยกตัวไตรแอกออกมาจากระบบควบคุม เพื่อให้
 ภาคทริกเกอร์ส่งสัญญาณทริกให้กับไตรแอกในตัวเครื่องฉายสไลด์ได้ เหตุผลอีกประการ
 หนึ่งก็คือ กระแสที่ไหลผ่านตัวไตรแอกมีขนาดค่อนข้างสูงคือประมาณ 10 แอมป์ ดังนั้น
 จึงเป็นการลดขนาดของสายที่เชื่อมต่อระหว่างเครื่องฉายสไลด์และระบบควบคุมลงอีกด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่วารณมีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.9 S-AV 2050 Adaptor

ในการสร้างตัวอะแดปเตอร์จะทำการยึดปลั๊ก (Plug) 12 ขา ที่ใช้เสียบกับซ็อกเก็ต 12 ขา ของเครื่องฉายสไลด์เข้ากับแผ่นระบายความร้อนขนาดเล็ก ที่ใช้ระบายความร้อนให้กับตัวไดรแอก โดยยึดตัวไดรแอกเข้ากับแผ่นระบายความร้อนนี้ด้วย แล้วทำการต่อสายออกมาภายนอกเพื่อเชื่อมต่อกับระบบควบคุม คอนเน็คเตอร์ที่จะใช้ต่อกับระบบควบคุมจะเป็นคอนเน็คเตอร์แบบ D - type 9 Pins ตัวเมีย ดังนั้นที่ระบบควบคุมจะเป็นคอนเน็คเตอร์ D - type 9 Pins เช่นเดียวกันแต่เป็นตัวผู้ ลักษณะของอะแดปเตอร์สำหรับเครื่องฉายสไลด์ในตระกูล CAROUSEL แสดงดังรูปที่ 3.10



รูปที่ 3.10 อะแดปเตอร์สำหรับเครื่องฉายสไลด์ตระกูล CAROUSEL

3.4 การจัดอินพุท/เอาต์พุทสำหรับเชื่อมต่อกับเครื่องฉายสไลด์

ระบบควบคุมที่ออกแบบนี้ จะออกแบบให้สามารถควบคุมเครื่องฉายสไลด์ได้ 4 เครื่อง โดยจะใช้พอร์ตเบอร์ 8255 ที่อยู่บนบอร์ด ANT - 32 จำนวน 1 ตัว เป็นอินพุท/เอาต์พุท 8255 ตัวที่ใช้คือ U₁₀ ซึ่งมีแอดเดรสตีโค๊ดคือ F800H - F803H โดยตำแหน่งต่างๆ เป็นดังนี้

Port A	-	F800H
Port B	-	F801H
Port C	-	F802H
Control Port	-	F803H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่หรือเปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยกำหนดพอร์ตต่างๆเป็นดังนี้

- Port A - Output Port
- Port B - Output Port
- Port C Lower - Output Port
- Port C Upper - Input Port

ดังนั้นในการโปรแกรม 8255 ให้เป็นพอร์ตตามที่กำหนด


จะต้องใช้คอน

โทรลเวิร์ด (Control Word) เป็น "88H"

3.4.1) การเชื่อมต่อเอาต์พุตพอร์ต

ในการเชื่อมต่อเอาต์พุตเข้ากับวงจรเชื่อมต่อกับเครื่องฉายสไลด์นั้นจะกำหนดดัง

รูปที่ 3.11




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 3.11 การกำหนดเอาต์พุตพอร์ตของ 8255
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรในรูปที่ 3.11 สัญญาณที่ส่งท้ายด้วย 0 จะเป็นสัญญาณที่ควบคุมเครื่องฉายสไลด์เครื่องที่ 1 และเรียงลำดับไปจนถึงเครื่องที่ 4

3.4.2) การเชื่อมต่ออินพุทพอร์ท

ในการต่ออินพุทพอร์ทเข้ากับวงจรเชื่อมต่อกับเครื่องฉายสไลด์นั้น เพื่อความประหยัดจะใช้วิธีมีสลับพีล็กซ์ โดยให้พอร์ท C 4 บิตล่าง (Port C Lower) เป็นเอาต์พุทในการเลือก โดยผ่านไอซีที่มีแอลเบอร์ 74 LS 145 ซึ่งเป็นไอซี บีซีดี ทู ดีซิมีมอล ดีโค้ดเดอร์ (BCD to Decimal Decoder) มีเอาต์พุทเป็นแบบคอลเลคเตอร์เปิด (Open Collector Output) และใช้พอร์ท C 4 บิตบน (Port C Upper) สำหรับเป็น Input เพื่ออ่านข้อมูลเข้ามา วงจรการเชื่อมอินพุทพอร์ทแสดงดังรูปที่ 3.12



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามรูปที่ 3.12 การต่ออินพุทพอร์ทของ 8255 เอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรในรูปที่ 3.12 สัญญาณที่ลงท้ายด้วย 0 จะเป็นสัญญาณจากเครื่องฉายสไลด์เครื่องที่ 1 และเรียงลำดับไปจนถึงเครื่องที่ 4 เช่นเดียวกับเอาต์พุตพอร์ท และเมื่อต้องการตรวจสอบอินพุต ZERO จะต้องทำการเขียนพอร์ท C ด้วยค่า "00" เสียก่อน แล้วจึงอ่านพอร์ท C เข้าไป อินพุตก็จะไปปรากฏบนบิต $PC_4 - PC_7$ ในทำนองเดียวกันเมื่อต้องการตรวจสอบอินพุต STEP ก็จะต้องทำการเขียนพอร์ท C ด้วยค่า "01" เสียก่อน นอกจากนั้นเอาต์พุตอื่นๆ ของ 74LS145 ยังสามารถใช้งานอย่างอื่นได้อีกด้วย เช่น ใช้ขับ LED Indicator สำหรับแสดงผลบนหน้าปัดเครื่อง เพื่อแสดงสถานะของระบบควบคุม โดยการเขียนพอร์ท C ด้วยค่า "03" LED ก็จะติดสว่างสำหรับเอาต์พุตอื่นๆ ของ 74LS145 จะกล่าวในหัวข้อต่อไป

3.5 การตรวจจับแรงดันผ่านศูนย์ (Zero Crossing Detect)


ในการควบคุมหลอดไฟของเครื่องฉายสไลด์จะต้องสามารถควบคุมความสว่างได้ดังที่ได้กล่าวมาแล้ว ซึ่งในการควบคุมความสว่างของหลอดไฟจะใช้วิธีการควบคุมมุมเฟส ดังนั้นระบบควบคุมจึงต้องมีการตรวจสอบแรงดันผ่านศูนย์ใน เอซีไลน์ (AC Line) เพื่อให้เกิดการซิงโครไนซ์กับแรงดันที่ป้อนให้กับหลอดไฟ ระบบควบคุมจึงจะสามารถกำหนดมุมเฟสที่จะทำการทริกให้กับไทรแอกเป็นมุมเฟสตามที่ต้องการได้ สัญญาณแรงดันผ่านศูนย์ที่ได้จะนำไปใช้ในการอินเทอร์รัทไมโครคอนโทรลเลอร์ เพื่อให้ไมโครคอนโทรลเลอร์รับทราบว่าการตรวจจับแรงดันผ่านศูนย์เกิดขึ้น ต่อจากนั้นไมโครคอนโทรลเลอร์จะทำการคำนวณมุมเฟสตามความสว่างที่ต้องการ แล้วจึงส่งสัญญาณ TRIG ออกไปให้กับวงจรเชื่อมต่อกับเครื่องฉายสไลด์ต่อไป ซึ่งในการใช้งานระบบควบคุมกับเครื่องฉายสไลด์จะต้องใช้แรงดันเอซีไลน์เฟสเดียวกัน ไม่เช่นนั้นจะไม่สามารถควบคุมมุมเฟสได้ วงจรตรวจจับแรงดันผ่านศูนย์แสดงดังรูป 3.13 a) และไทม์มิ่งไดอะแกรม (Timing Diagram) แสดงดังรูป 3.13 b)

3.6 การเชื่อมต่อกับเทปบันทึกเสียง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น ในการใช้งานของระบบควบคุมสำหรับงานด้านออดิโอเวลานั้น จะต้องทำ

การถอดการทำงานเข้ากับเทปบันทึกเสียงได้ โดยการอ่านสัญญาณไทม์โค้ดจากเทปเข้ามา แล้วแปลความหมายออกมาเป็นเวลา ดังนั้นส่วนเชื่อมต่อกับเทปที่จะต้องมียังคือ

- ไทม์โค้ดเจเนอเรเตอร์ (Time Code Generator)
- ไทม์โค้ดรีดเดอร์ (Time Code Reader)




รูปที่ 3.13 a) วงจรตรวจจับแรงดันผ่านศูนย์
b) Timing Diagram ของจุดต่างๆ

3.6.1) ไทม์โค้ดเจเนอเรเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น ไทม์โค้ดเจเนอเรเตอร์เป็นส่วนที่สร้างสัญญาณไทม์โค้ด แล้วแปลงเป็น

สัญญาณแอดิโอ (Audio) เพื่อให้สามารถบันทึกเสียงได้ โดยในการสร้าง
 ไข่มไค้ดนั้นจะใช้ตัวไมโครคอนโทรลเลอร์เป็นตัวสร้างสัญญาณ ซึ่งจะได้สัญญาณรูปสี่เหลี่ยม
 ออกมาทางเอาต์พุทของ 74LS145 จากวงจรในรูป 3.12 คือสัญญาณ PEAK+ และสัญญาณ
 PEAK- จากนั้นนำไปผ่านวงจรอินทิเกรเตอร์ (Integrator Circuit) เพื่อให้เอาต์พุทมี
 สัญญาณใกล้เคียงไซน์เวฟ (Sine Wave) และมีขนาดเหมาะสมที่จะบันทึกเสียงได้
 วงจรอินทิเกรเตอร์แสดงดังรูปที่ 3.14 a) และเวฟฟอร์ม (Wave Form)
 แสดงดังรูป 3.14 b)



b)

รูปที่ 3.14 a) วงจรอินทิเกรเตอร์


b) อินพุทและเอาต์พุทเวฟฟอร์ม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่วารณใดๆ ทั้งสิ้น จากรูปที่ 3.14 วงจรอินทิเกรเตอร์จะมีอัตราขยาย ดีซี (D.C. Gain) เป็น

0.33 ดังนั้นขนาดของเอาต์พุต ที่สามารถบันทึกลงเทปบันทึกเสียงจะเท่ากับ $1.25 V_{peak}$ หรือเท่ากับ +4 dbu

3.6.2) ไทม์โค๊ดรีดเตอร์

ไทม์โค๊ดรีดเตอร์เป็นส่วนที่ใช้สำหรับอ่านไทม์โค๊ดจากเทป โดยตัวไมโครคอนโทรลเลอร์จะทำหน้าที่อ่านและตีความหมายออกมาเป็นเวลา แต่เนื่องจากสัญญาณที่อ่านจากเทปบันทึกเสียงมีขนาดเล็กมากประมาณ $0.2 - 0.7 V_{peak}$ ดังนั้นจึงต้องมีการขยายและปรับสัญญาณให้เป็นลอจิกเสียก่อน จึงจะสามารถป้อนให้กับไมโครคอนโทรลเลอร์ได้ โดยจะทำการป้อนให้กับพอร์ท บิต ของตัวไมโครคอนโทรลเลอร์ วงจรขยายสัญญาณแสดงดังรูปที่ 3.15




รูปที่ 3.15 วงจรขยายสัญญาณไทม์โค๊ด

3.7 การสื่อสารแบบอนุกรมกับภายนอก

เพื่อให้ระบบควบคุมใช้งานได้กว้างขวางขึ้น ประกอบกับตัวไมโครคอนโทรลเลอร์มีพอร์ทแบบอนุกรมอยู่ในตัวจึงได้จัดเตรียมพอร์ทเพื่อการสื่อสารกับภายนอกโดยจะทำการสื่อสารกับ พีซี คอมพิวเตอร์ (PC Computer) เพื่อใช้ในการตอบโต้กับผู้ใช้ โดยจะใช้คีย์บอร์ดและจอภาพของพีซีคอมพิวเตอร์เป็นคอนโซล (Console) นอกจากนี้ยังใช้สำหรับการพัฒนาซอฟต์แวร์ในอนาคด้วย ในการสื่อสารกับพีซีคอมพิวเตอร์จะสื่อสารโดย

ใช้พอร์ทอนุกรมซึ่งมีมาตรฐานการสื่อสารเป็นแบบ RS - 232 วงจรเชื่อมต่อ RS - 232 กับพีซีคอมพิวเตอร์เป็นดังรูปที่ 3.16


เอกสารนี้จัดทำขึ้นเพื่อแจกจ่ายให้แก่นักศึกษาเท่านั้น เมื่อนุญาดให้ท่านไปใช้ประโยชน์ด้านการค้าไม่ว่าในรูปแบบใดก็ตาม กรุณาติดต่อขอสงวนเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.16 วงจรสื่อสารอนุกรม RS - 232

3.8 การต่อรีโมทคอนโทรล (Remote Control)

เพื่อให้ระบบควบคุมสามารถใช้งาน (Speaker Support) โดยการใช้อุปกรณ์รีโมทคอนโทรล (Remote Control) เพื่อความสะดวกในการเปลี่ยนภาพด้วยมือ จึงได้จัดเตรียมอินพุตสำหรับต่อกับรีโมทคอนโทรลของโกดักไว้ โดยสามารถควบคุมการเลื่อนภาพเดินหน้า - ถอยหลัง ปรับอัตราการเฟดเร็วขึ้น - ช้าลงได้ วงจรการเชื่อมต่อกับรีโมทคอนโทรลเป็นดังรูปที่ 3.17



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิรูปที่ 3.17 วงจรเชื่อมต่อกับรีโมทคอนโทรล เอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3.17 จะใช้การเชื่อมต่อด้วยออปโตคัปเปิลเลอร์ และเอาท์พุทที่ได้จะต่อเข้ากับพอร์ทของไมโครคอนโทรลเลอร์ P1.0 - P1.3 โดยมีรายละเอียดดังนี้

P1.0 - ควบคุมการเลื่อนภาพเดินหน้า Active Low


P1.1 - ควบคุมการเลื่อนภาพถอยหลัง Active Low

P1.2 - ควบคุมการเพิ่มอัตราการเฟด Active High

P1.3 - ควบคุมการลดอัตราการเฟด Active High

3.9 ภาคจ่ายไฟ (Power Supply)

ภาคจ่ายไฟจะทำหน้าที่จ่ายแรงดันให้กับส่วนต่างๆของวงจรให้สามารถทำงานได้
ภาคจ่ายไฟแสดงดังรูปที่ 3.18



รูปที่ 3.18 ภาคจ่ายไฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การออกแบบทางซอฟต์แวร์ (Software)

ในบทที่ 3 ได้มีการกล่าวถึงรายละเอียดในการออกแบบทางฮาร์ดแวร์ เพื่อทำการต่อระบบต่างๆ เข้ากับตัวไมโครคอนโทรลเลอร์ และการที่จะให้ตัวไมโครคอนโทรลเลอร์ทำงานเพื่อควบคุมอุปกรณ์ต่างๆ ได้นั้นจะต้องมีโปรแกรมที่ออกแบบไว้ ในบทนี้จะกล่าวถึงรายละเอียดในการออกแบบทางซอฟต์แวร์ที่จะทำงานในส่วนต่างๆ สำหรับซอร์สโปรแกรม (Source Program) ที่เป็นภาษาแอสเซมบลี (Assembly) สามารถดูได้จากภาคผนวก ง รายละเอียดของโปรแกรมจะกล่าวแยกเป็นส่วนๆ เป็นหัวข้อดังนี้

4.1 โปรแกรมการควบคุมมูเฟส

โปรแกรมส่วนแรกที่จะกล่าวถึงก็คือโปรแกรมการควบคุมมูเฟส ซึ่งเป็นส่วนที่จะทำการกำหนดมูเฟสที่จะส่งไปทริกให้กับไทรแอก โดยจะใช้วิธีแบ่งช่วงความยาวครึ่งคลื่นของความถี่เอซีไลน์ คือ 10 ms ออกเป็นส่วนๆ ประมาณ 125 ส่วน และเพื่อเป็นการป้องกันการทริกข้ามลูกคลื่นในช่วงที่แรงดันเอซีไลน์ผ่านศูนย์ จึงต้องทำการหน่วงเวลาออกไปประมาณ 278 μ s เพื่อป้องกันไม่ให้เกิดการทริกในช่วงนี้ ดังนั้นจึงเหลือเวลาที่จะต้องแบ่งเป็นส่วนๆ คือ 9.722 ms

ดังนั้นเวลาในแต่ละส่วนจะเท่ากับ $9.722 \text{ ms} / 125 = 77.78 \mu\text{s}$ โดยจะใช้ไทม์เมอร์ 0 (Timer 0) ในตัวไมโครคอนโทรลเลอร์เป็นตัวนับเวลาแต่ละส่วนแล้วทำการอินเตอร์รัพท์ เพื่อตรวจสอบว่าต้องทำการตั้งค่าไทม์เมอร์ 0 ให้ทำงานที่เครื่องฉายสไลด์เครื่องใดบ้าง ดังนั้นจึงต้องทำการตั้งค่าไทม์เมอร์ 0 ให้ทำงานเป็นตัวนับเวลาดังกล่าว โดยให้ไทม์เมอร์ 0 ทำงานในโหมด (Mode) 2 เป็นไทม์เมอร์ 8 บิต ออโตรีโหลด (8 bit Auto - Reload) โดยค่าเวลาที่ตั้งจะต้องตั้งในรีจิสเตอร์ TH0 โดยหาได้จาก

$$\text{เวลานับ} = (256 - TH0) f_{osc} / 12$$


$$\text{ในที่นี้เวลานับ} = 77.78 \mu\text{s}$$

$$f_{osc} = \text{ความถี่ที่ใช้ในระบบ} = 11.0592 \text{ MHz}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีอีอีฯห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นจะได้ TH0 = 185

เมื่อคำนวณย้อนกลับจะได้ค่าเวลานับ = 77.04 μ S



รูปที่ 4.1 โปรแกรมอินเทอร์รัพท์ TIMER 0 สำหรับควบคุมมุมเฟส

4.1.1) โปรแกรมบริการอินเทอร์รัพท์ไทม์เมอร์ 0 (Timer0 Service Routine)


เมื่อตั้งการทำงานให้กับไทม์เมอร์ 0 แล้ว ก็จะเกิดการอินเทอร์รัพท์ทุกๆ 77.04 μ S ในโปรแกรมบริการอินเทอร์รัพท์ของไทม์เมอร์ 0 ซึ่งมีตำแหน่งเริ่มต้นที่ตำแหน่ง 0000H และสิ้นสุดที่ตำแหน่ง 0000H และต้องอ้างอิงถึงค่าของเอกสารทุกครั้งที่มีการนำไปใช้

OBH จะทำการตรวจสอบค่ามุมทริกของเครื่องฉายสไลด์แต่ละตัวซึ่งเก็บในรีจิสเตอร์ TRIG-0 ถึง TRIG-3 กับค่าของมุมที่เก็บในรีจิสเตอร์ L-COUNT ถ้าหากมีมุมทริกที่ตรงกันก็จะส่งสัญญาณทริกออกไป เพื่อควบคุมหลอดไฟของเครื่องฉายสไลด์เครื่องนั้น โฟล์ชาร์ทแสดงการทำงานของโปรแกรมบริการอินเตอร์รัพท์ไทม์เมอร์ 0 ดังรูปที่ 4.1

โปรแกรมบริการอินเตอร์รัพท์ไทม์เมอร์ 0 นี้จะต้องเป็นโปรแกรมที่ไม่ยาวจนเกินไปนัก เนื่องจากมีการอินเตอร์รัพท์เกิดขึ้นบ่อย สำหรับค่ามุมเฟสที่ใช้ในการเปรียบเทียบจะมีค่าตั้งแต่ 0-125 โดยที่ค่า 0 คือค่ามุมเฟสที่ทำให้หลอดไฟมีความสว่างน้อยที่สุด แต่ยังคงมีแรงดันเลี้ยงหลอดไฟอยู่เล็กน้อยเพื่อเป็นการอุ่นไส้หลอด (Preheat)

4.1.2) โปรแกรมบริการอินเตอร์รัพท์ INTO

ที่อินพุท INTO นี้ สัญญาณตรวจจับแรงดันผ่านศูนย์จะถูกป้อนเข้ามาเพื่อให้ไมโครคอนโทรลเลอร์เกิดการชิงโครไนซ์กับแรงดันในเอซีไลน์ ทุกครั้งที่มีการสัญญาณเข้ามาจะเกิดการอินเตอร์รัพท์ INTO เกิดขึ้น โปรแกรมบริการอินเตอร์รัพท์ INTO ซึ่งมีตำแหน่งเริ่มต้นที่ 03H จะทำการรีเซ็ตค่ามุมเฟสใน L_COUNT ให้เป็นศูนย์ เพื่อเริ่มต้นนับมุมเฟสใหม่ในไซเคิล (Cycle) ต่อไป ต่อจากนั้นก็ทำการหน่วงเวลาไปอีก 278 μ S โดยการตั้งค่า TLO ให้เป็น 0 โฟล์ชาร์ทแสดงการทำงานของโปรแกรมบริการอินเตอร์รัพท์ INTO แสดงดังรูปที่ 4.2



รูปที่ 4.2 โปรแกรมอินเตอร์รัพท์ INTO สำหรับควบคุมมุมเฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น เนื่องจากโปรแกรมบริการอินเตอร์รัพท์ INTO นี้จะทำงานทุกๆ 10 ms และมี

เวลาทำงานค่อนข้างมากดังนั้นเราจึงสามารถใช้โปรแกรมบริการนี้ในการทำงานอย่างอื่นที่ต้องมีการทำงานที่แน่นอนได้ ดังจะได้กล่าวต่อไป

4.2 โปรแกรมควบคุมความสว่างของหลอดไฟ

โปรแกรมส่วนนี้จะทำหน้าที่ปรับความสว่างของหลอดไฟ แล้วคำนวณเป็นมมทริกเพื่อส่งค่าให้โปรแกรมควบคุมมมทริกทำงานต่อไป นอกจากนั้นโปรแกรมส่วนนี้ยังทำหน้าที่เฟดความสว่างขึ้น - ลงอีกด้วย วิธีการเฟดขึ้น - ลงนั้นจะใช้การบวกหรือลบเลขจำนวนหนึ่งเข้ากับค่าระดับความสว่างปัจจุบันและนำไปเก็บไว้ ซึ่งในการคำนวณจะใช้รีจิสเตอร์ 4 ตัวคือ

LEVEL_H : เก็บค่าความสว่างปัจจุบันเป็นเปอร์เซ็นต์ (0 - 100 %)

LEVEL_L : เก็บเศษของเปอร์เซ็นต์ความละเอียด 1/256 %

STEP_H : เก็บจำนวนที่จะบวกหรือลบ (MSD)


STEP_L : เก็บจำนวนที่จะบวกหรือลบ (LSD)

โดยโปรแกรมจะทำการบวกหรือลบค่า STEP เข้ากับค่าของ LEVEL แล้วนำไปเก็บไว้ใน LEVEL ด้วยอัตราที่แน่นอน ดังนั้นโปรแกรมส่วนนี้จึงต้องอยู่ในส่วนของโปรแกรมบริการอินเตอร์รัพท์ INTO ซึ่งจะมีการทำงานทุกๆ 10 ms ทุกครั้งที่โปรแกรมส่วนนี้ทำงานจะทำการตรวจสอบว่าบิต 7 ของ STEP_H เป็น 0 หรือไม่ ถ้าเป็น 0 จึงทำการบวก ถ้าเป็น 1 จะทำการลบ หลังจากนั้นจะตรวจสอบว่า LEVEL_H มีค่าเกิน 100 หรือต่ำกว่า 0 หรือไม่ ถ้าเกิน 100 จะกำหนดค่าให้เป็น 100 และถ้าต่ำกว่า 0 ก็จะกำหนดให้เป็น 0 ซึ่งในการเฟดอัตราการเฟดที่นานที่สุดที่โปรแกรมจะทำได้คือ $100 * 255 * 0.01$ เท่ากับ 255 วินาที และในการกำหนดค่าใน STEP นั้นที่โปรแกรมหลักจะต้องทำการคำนวณอัตราการเฟดแล้วกำหนดเป็นค่า STEP ออกมา

หลังจากที่โปรแกรมทำการบวกค่า STEP เข้ากับค่า LEVEL เรียบร้อยแล้วจะนำค่าใน LEVEL_H ไปเปิดตาราง TRIG_TBL เพื่อหาค่ามมทริก และนำไปเก็บในรีจิสเตอร์ TRIG_X เพื่อให้โปรแกรมควบคุมมมทริกนำไปใช้ต่อไป ด้วยวิธีการเปิด

เอกสารตาราง (Look Up Table) นี้จะทำให้สามารถกำหนดเคิร์ฟ (Curve) การเฟดได้ เนื่องมาจากสายต้ามนุษย์มีการรับรู้ระดับแสงไม่เป็นเชิงเส้นถึงเจ้าของโพล์ซาร์ทแสดงการทำงาน


ของโปรแกรมควบคุมความสว่างของหลอดไฟแสดงดังรูปที่ 4.3



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น รูปที่ 4.3 ไฟล์ชาร์ตโปรแกรมควบคุมความสว่างของหลอดไฟ

4.3 โปรแกรมควบคุมการเลื่อนภาพสไลด์


โปรแกรมส่วนนี้เป็นส่วนที่ควบคุมการเลื่อนภาพเดินหน้า - ถอยหลัง ซึ่งจะ
เป็นส่วนหนึ่งของโปรแกรมบริการอินเตอร์รัพท์ INTO และจะทำงานทุกๆ 10 ms โปรแกรม
โปรแกรมส่วนนี้จะใช้รีจิสเตอร์ 3 ตัว และแฟล็ก (Flag) 3 แฟล็ก ดังนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
รูปที่ 4.4 การทำงานของโปรแกรมควบคุมการเลื่อนภาพสไลด์
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

STEP_STAT : เป็นรีจิสเตอร์เก็บค่าของภาพสไลด์ปัจจุบันไว้
 STEP_ADV : เป็นรีจิสเตอร์เก็บค่าของภาพสไลด์ที่ต้องการจะเลื่อนไป
 STEP_A_DL : เป็นรีจิสเตอร์เก็บค่าการหน่วงเวลาการควบคุมรีเลย์
 STEP_FLAG : เป็นแฟล็กที่ควบคุมให้เครื่องฉายสไลด์เลื่อนภาพ
 STEP_IN : เป็นอินพุตแฟล็กที่แสดงว่าเครื่องฉายสไลด์กำลังเลื่อนภาพอยู่
 OUT_STEP : เป็นเอาต์พุตแฟล็กที่ส่งไปควบคุม ให้เครื่องฉายสไลด์มี
 การเลื่อนภาพ

การทำงานของโปรแกรมจะเป็นดังไฟล์ชาร์ทรูปที่ 4.4



รูปที่ 4.5 การทำงานของโปรแกรมตรวจสอบการกลับสู่ตำแหน่งศูนย์

4.4 โปรแกรมตรวจสอบการกลับเข้าสู่ตำแหน่งศูนย์ของภาพสไลด์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้ทำไปใช้ประโยชน์ใดๆ
 โปรแกรมส่วนนี้จะใช้กรณีที่ไม่สามารถทราบตำแหน่งที่แน่นอนของภาพสไลด์ได้
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งอาจเกิดจากการที่ผู้ใช้เลื่อนภาพสไลด์ด้วยมือ ทำให้ระบบควบคุมรับรู้ตำแหน่งของภาพสไลด์ผิดจากความจริงไป ที่โปรแกรมหลักจึงต้องสั่งให้เครื่องฉายสไลด์เลื่อนภาพถอยหลังโดยการกำหนดค่าของรีจิสเตอร์ STEP_STAT ให้เป็น 160 (ถาดใส่สไลด์มี 80 ภาพ) โปรแกรมการควบคุมการเลื่อนภาพสไลด์ก็จะควบคุมให้เครื่องฉายเลื่อนภาพถอยหลัง (STEP_STAT มากกว่า STEP_ADV) โปรแกรมตรวจสอบการกลับสู่ตำแหน่งศูนย์ก็จะทำการรีเซ็ตกลับไปตำแหน่งที่ถูกต้อง (STEP_STAT = STEP_ADV) โปรแกรมตรวจสอบการกลับเข้าสู่ตำแหน่งศูนย์ของภาพสไลด์จะเป็นส่วนหนึ่งของโปรแกรมบริการอินเตอร์รัพท์ INTO การทำงานของโปรแกรมแสดงดังรูปที่ 4.5

4.5 โปรแกรมอ่านอินพุตจากเครื่องฉายสไลด์

โปรแกรมส่วนนี้จะทำการอ่านค่าอินพุต จากเครื่องฉายสไลด์เข้ามาเก็บไว้ในแฟล็ก เพื่อให้โปรแกรมส่วนอื่นนำไปใช้งานต่อไปค่าของอินพุตจะเก็บในแฟล็ก ดังนี้

อินพุต	STEP	เก็บในแฟล็ก	STEP_IN
อินพุต	ZERO	เก็บในแฟล็ก	ZERO_IN


เนื่องจากกระแสที่ไหลผ่าน ออปโต คัปเปอร์ ที่เป็นอินพุต STEP เป็นแบบพัลส์ ดี.ซี. (Pulse D.C.) หรือ ฟูลเวฟเร็คติไฟ (Full Wave Rectify) ดังนั้นในการอ่านค่าอินพุตที่ถูกต้องและแน่นอนจะต้องอ่านที่บริเวณมุม 90 องศาของรูปคลื่น หรือที่ค่าของ L_COUNT ประมาณ 62 ดังนั้นโปรแกรมนี้อาจเป็นส่วนหนึ่งของโปรแกรมบริการอินเตอร์รัพท์ของไทม์เมอร์ 0

ส่วนอินพุต Zero กระแสที่ไหลผ่านออปโตคัปเปอร์ จะเป็นแบบ ฮาล์ฟเวฟเร็คติไฟ (Half Wave Rectify) ดังนั้นการอ่านอินพุตที่ถูกต้องและแน่นอนจึงต้องทำการอ่านเช่นเดียวกันกับอินพุต STEP แต่จะต้องทำการอ่านเข้ามาสองครั้ง และนำข้อมูลทั้งสองครั้งมา OR กัน ทั้งนี้เพราะข้อมูลที่ถูกต้องมีเพียงครึ่งไซเคิลเท่านั้น โดยจะมีแฟล็ก

Z_POS_FLAG เป็นตัวบ่งบอกการอ่านข้อมูลแต่ละครั้ง ถ้าแฟล็ก Z_POS_FLAG เป็น "0" จะเป็นการอ่านอินพุตครั้งแรกถัดไปจากนั้นจะเก็บข้อมูลในบัพเฟอร์และทำการเซ็ทแฟล็ก

Z_POS_FLAG ให้เป็น "1" เพื่อแสดงให้ทราบว่าข้อมูลครั้งแรกแล้ว
โปรแกรมอ่านอินพุททั้งสองส่วนแสดง ดังรูปที่ 4.6

การทำงานของ



รูป 4.6 การทำงานของโปรแกรมอ่านอินพุทเครื่องฉายสไลด์

4.6 โปรแกรมจัดการกับไม้ขีด

เอกสารนี้เป็นเอกสารที่สไม์ขีดเป็นรหัสเวลามาตรฐานที่มีการเข้ารหัสเวลาเป็นสัญญาณดิจิทัล มี
ไม่ว่าลักษณะเป็นเฟรมแต่ละเฟรมประกอบด้วยรหัสดิจิทัล 80 บิต โดยจะให้มาตรฐาน EBU ใช้

ซึ่งมีจำนวน 25 เฟรมต่อวินาที แต่ละเฟรมจะประกอบด้วย

จำนวนเฟรม	LSD	8 บิต	00 - 24 เฟรม
จำนวนเฟรม	MSD	8 บิต	
จำนวนวินาที	LSD	8 บิต	00 - 59 วินาที
จำนวนวินาที	MSD	8 บิต	
จำนวนนาฬิกา	LSD	8 บิต	00 - 59 นาที
จำนวนนาฬิกา	MSD	8 บิต	
จำนวนชั่วโมง	LSD	8 บิต	00 - 79 ชั่วโมง
จำนวนชั่วโมง	MSD	3 บิต	

พาริตีบิต (Parity bit) 1 บิต

เฟรมซิงค์ (Frame Syne) 20 บิต

การมอดูเลตสัญญาณดิจิตอลให้เป็นสัญญาณเสียง จะใช้วิธีการมอดูเลตแบบ
 ฟรีควเอนซีชิฟต์คีย์อิง (Frequency Shifty Keying) หรือ FSK โดยกำหนดให้

ความถี่ 2 kHz หนึ่งไซเคิล แทน สภาวะ ลอจิก "1"

ความถี่ 1 kHz ครึ่งไซเคิล แทน สภาวะ ลอจิก "0"

ในการออกแบบโปรแกรมสำหรับจัดการกับไทม์โค้ด จะแบ่งเป็น 2 ส่วน คือ

- ส่วนกำเนิดสัญญาณไทม์โค้ด
- ส่วนอ่านสัญญาณไทม์โค้ด


4.6.1) โปรแกรมสำหรับกำเนิดสัญญาณไทม์โค้ด

โปรแกรมส่วนนี้จะทำหน้าที่กำเนิดสัญญาณไทม์โค้ด เพื่อบันทึกลงเครื่องบันทึกเสียง โดยใช้ไทม์เมอร์ 1 เป็นตัวนับเวลา 250 us เพื่อทำการอินเตอร์รัพท์ให้โปรแกรมส่งเอาต์พุตออกไปทางเอาต์พุต Record สำหรับใช้ในการบันทึกเสียงโดยตัวโปรแกรมจะแบ่งการทำงานออกเป็นสองส่วน คือ

ก) โปรแกรมบริการอินเตอร์รัพท์ไทม์เมอร์ 1 สำหรับกำเนิดสัญญาณไทม์โค้ด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
 โปรแกรมส่วนนี้จะทำงานทุกครั้งที่เกิดการโอเวอร์โฟล (Overflow) ที่ไทม์เมอร์ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมอร์ 1 (ทุก ๆ 250 us) โดยจะรับการผ่านค่ามาทาง แครี่ แฟล็ก (Carry Flag) ถ้าแครี่แฟล็กมีค่าเป็น "0" จะส่งสัญญาณช่วงลบบอกไปและทำการลดค่ารีจิสเตอร์ สำหรับตรวจสอบการสิ้นสุดเฟรม คือ รีจิสเตอร์ FRM_COUNT จากนั้นจะส่งค่ากลับทางแฟล็ก 0 (F 0) เพื่อแสดงว่าทำงานเรียบร้อยแล้วจากนั้นจึงกลับสู่โปรแกรมหลัก การทำงานของโปรแกรมบริการอินเตอร์รัพท์ใหม่เมอร์ 1 สำหรับกำเนิดสัญญาณใหม่โค้ดแสดงดังรูปที่ 4.7




รูป 4.7 การทำงานของโปรแกรมบริการอินเตอร์รัพท์ใหม่เมอร์ 1 สำหรับการกำเนิดสัญญาณใหม่โค้ด


ข) โปรแกรมหลัก สำหรับกำเนิดสัญญาณใหม่โค้ด

โปรแกรมส่วนนี้เป็นโปรแกรมหลักสำหรับกำเนิดสัญญาณใหม่โค้ด ซึ่งจะทำการส่งค่าให้กับโปรแกรมบริการอินเตอร์รัพท์ใหม่เมอร์ 1 ผ่านทางแครี่แฟล็ก และรับค่าการสิ้นสุดการทำงานผ่านกลับมาทางแฟล็ก FO โดยค่าที่ส่งออกไปนั้นจะเริ่มส่งตั้งแต่เฟรมซิงค์รหัสใหม่โค้ดจนถึงพาริตีบิต ซึ่งจะใช้พาริตีคี่ จากนั้นจะตรวจสอบการสิ้นสุดเฟรมโดยตรวจสอบจากรีจิสเตอร์ FRM_COUNT เพื่อทำการเพิ่มค่าใหม่โค้ดให้เป็นค่าต่อไป สุดท้ายจะทำการตรวจสอบการกดคีย์บอร์ด ถ้าผู้ใช้กดคีย์บอร์ดโปรแกรมกำเนิดสัญญาณใหม่โค้ดก็จะสิ้นสุดการทำงาน การทำงานของโปรแกรมหลักสำหรับกำเนิดสัญญาณใหม่โค้ด แสดง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่นำไปใช้ประโยชน์ทางการค้า
 4.8
 ไม่ว่าการใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8 การทำงานของโปรแกรมหลักสำหรับกำเนิดสัญญาณไทม์โค้ด


4.6.2) โปรแกรมตรวจสอบการเปลี่ยนลอจิกและความกว้างพัลส์ของสัญญาณไทม์โค้ด

ในการอ่านสัญญาณไทม์โค้ด จะใช้วิธีตรวจสอบอินพุตไทม์โค้ดคือบิต P1.7 ว่ามีการเปลี่ยนลอจิกหรือไม่ ถ้ามีการเปลี่ยนลอจิกก็จะเริ่มให้ไทม์เมอร์ 1 เริ่มนับเวลา ไปจนกว่าจะมีการเปลี่ยนลอจิกอีกครั้งหนึ่ง และทำการตรวจสอบเวลาดังกล่าวว่ามีค่ามากหรือน้อยกว่า 275 μ s (ต้องเผื่อค่าเวลาคลาดเคลื่อนจาก 250 μ s) แต่เนื่องจากตัวไมโครคอนโทรลเลอร์ต้องทำงานส่วนอื่นด้วย ดังนั้นโปรแกรมสำหรับอ่านสัญญาณไทม์โค้ดจึงต้องแบ่งออกเป็นสองส่วน คือ

- โปรแกรมตรวจสอบการเปลี่ยนลอจิกและความกว้างพัลส์ของไทม์โค้ด
 - โปรแกรมสำหรับอ่านไทม์โค้ด
- เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่หรือแจกจ่ายและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


โดยโปรแกรมตรวจสอบการเปลี่ยนลอจิกและความกว้างพัลส์ของไทม์โค้ด จะต้องแทรกไว้ในโปรแกรมส่วนอื่น ๆ เพื่อให้สามารถตรวจสอบไทม์โค้ดได้ทันเวลา จากนั้นจึงเก็บสถานะต่างๆเพื่อส่งการทำงานให้กับโปรแกรมการอ่านไทม์โค้ดทำงานต่อไป การทำงานของโปรแกรมตรวจสอบสัญญาณไทม์โค้ดแสดงดังรูปที่ 4.9 โดยมีแฟล็กต่างๆที่ใช้ดังนี้

- TC เป็น อินพุตที่อ่านจากสัญญาณไทม์โค้ด
- TC_LOGIC เป็น แฟล็กที่แสดงสถานะลอจิกของไทม์โค้ด
- TC_OK เป็น แฟล็กที่แสดงว่าอ่านสัญญาณไทม์โค้ดเข้ามาได้ 1 บิต




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า, ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกจุดที่ห้ามมิให้ตีแบบลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 4.9 การทำงานของโปรแกรมตรวจสอบไทม์โค้ด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและข้อมูลอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไป



รูปที่ 4.10 การทำงานของโปรแกรมอ่านแท้มโค้ด

4.6.9) โปรแกรมสำหรับอ่านแท้มโค้ด

โปรแกรมนี้จะทำหน้าที่ตรวจสอบสถานะการทำงานของโปรแกรม ตรวจสอบสัญญาณแท้มโค้ดและทำการอ่านแต่ละบิตของแท้มโค้ดเข้ามา เพื่อจัดให้อยู่ในรูปแบบของรหัสเวลาที่ถูกต้องสำหรับส่งให้โปรแกรมส่วนอื่นต่อไป โดยการอ่านจะเริ่มอ่านตั้งแต่เฟรมซิงค์จนครบและเริ่มอ่านค่าเวลาต่อไปจนถึงพาริตีบิต จากนั้นก็ทำการตรวจสอบค่าพาริตีซึ่งเป็นพาริตีที่ถูกต้องหรือไม่ ถ้าทุกอย่างถูกต้องก็จะเซตแฟล็ก TC_FRM_OK (Time Code Frame OK.) เพื่อแสดงว่าอ่านแท้มโค้ดได้ครบ 1 เฟรม การทำงานของโปรแกรมอ่านแท้มโค้ดแสดงดังรูปที่ 4.10

4.7 โปรแกรมติดต่อกับคีย์บอร์ดและจอภาพ

เพื่อให้ระบบควบคุมสามารถติดต่อกับผู้ใช้เครื่องขณะทำงาน จึงต้องมีโปรแกรม

สำหรับติดต่อกับจอภาพและคีย์บอร์ด โดยการรับ-ส่งข้อมูลผ่านทางสายสื่อสาร RS-232C เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เฉพาะในเพื่อการวิจัยเท่านั้น เมื่อผู้ญาติเห็นว่าไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ก็ตาม กรุณาแจ้งให้ทราบก่อนพิมพ์เอกสารนี้ และขอสงวนสิทธิ์ในสิ่งที่ปรากฏในเอกสารนี้

โดยใช้โปรแกรมสำหรับการสื่อสารข้อมูลในเครื่องพี.ซี.คอมพิวเตอร์เช่น โปรแกรม XTALK , โปรแกรม PROCOM ฯลฯ

ในการเขียนโปรแกรมเพื่อติดต่อกับคีย์บอร์ดและจอภาพนั้น จะใช้พอร์ทอนุกรม (Serial Port) ของตัวไมโครคอนโทรลเลอร์ในการติดต่อ โดยจะกำหนดโหมดการทำงานของพอร์ทอนุกรมให้เป็นโหมด 1 เป็นการรับส่งข้อมูลแบบอนุกรมขนาด 8 บิตข้อมูล 1 สตาร์ทบิต (start bit) และ 1 สต็อบบิต (stop bit) สามารถปรับอัตราการรับส่งข้อมูลหรือบอดเรท (Baud Rate) ได้ โดยในโปรแกรมนี้อาจใช้บอดเรทเป็น 9600 ซึ่งในการกำหนดรีจิสเตอร์ของไมโครคอนโทรลเลอร์ เพื่อการทำงานของพอร์ทอนุกรมจะกำหนด ดังนี้


รีจิสเตอร์	SCON	สำหรับกำหนดโหมดการทำงาน	กำหนดค่าเป็น	52H
รีจิสเตอร์	T2CON	เป็นตัวกำหนดบอดเรท	กำหนดค่าเป็น	34H
รีจิสเตอร์	RCAP2H , RCAP2L	เป็นค่ากำหนดบอดเรท	กำหนดค่าเป็น	FF0CH

รายละเอียดในการกำหนดค่าในรีจิสเตอร์ต่างๆได้จากภาคผนวก จ และในการออกแบบโปรแกรมเพื่อจัดการกับการรับ-ส่งข้อมูลนั้น จะใช้การอินเตอร์รัพท์ของพอร์ทอนุกรม เพื่อการรับหรือส่งข้อมูล โดยจะจัดหน่วยความจำ RAM ภายในของตัวไมโครคอนโทรลเลอร์ส่วนหนึ่งเป็นบัฟเฟอร์ข้อมูล โดยแบ่งเป็น บัฟเฟอร์รับข้อมูล และบัฟเฟอร์ส่งข้อมูลซึ่งมีตำแหน่ง ดังนี้

- บัฟเฟอร์รับข้อมูล
 - มีตำแหน่งเริ่มต้นที่ R_BOTLIM (80H)
 - ตำแหน่งสิ้นสุดที่ R_TOPLIM (94H)
- บัฟเฟอร์ส่งข้อมูล
 - มีตำแหน่งเริ่มต้นที่ T_BOTLIM (95H)
 - ตำแหน่งสิ้นสุดที่ T_TOPLIM (A9H)

ในการนำข้อมูลเก็บในบัฟเฟอร์ จะมีพอยท์เตอร์ (Printer) หรือตัวชี้ข้อมูล

ในบัฟเฟอร์เป็นตัวบ่งบอกจุดเริ่มต้นและสิ้นสุดข้อมูล พอยท์เตอร์ ต่าง ๆ มี ดังนี้ เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้เพื่อใช้เท่านั้น เมื่อผู้ผู้ใดเห็นใบแจ้งราคาไม่ว่ากรณีใดๆ ทั้งสิ้น พอยท์เตอร์บัฟเฟอร์รับข้อมูล และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งรูปที่ 4 นี้ การทำงานของโปรแกรมบริการอินเทอร์เน็ตพร้อมทั้งซอฟต์แวร์ที่มีการนำไปใช้

R_HEAD	ชี้ข้อมูลที่เข้ามาหลังสุด
R_TAIL	ชี้ข้อมูลที่กำลังจะนำออกจากบัฟเฟอร์ พอยน์เตอร์บัฟเฟอร์ส่งข้อมูล
T_HEAD	ชี้ข้อมูลที่ต้องการส่งตัวล่าสุด
T_TAIL	ชี้ข้อมูลที่กำลังจะส่งออกไป

การตรวจสอบบัฟเฟอร์ว่าว่างหรือเต็มนั้นจะต้องตรวจสอบที่พอยน์เตอร์ ถ้า HEAD = TAIL แสดงว่าบัฟเฟอร์ว่างและถ้า HEAD+1 = TAIL แสดงว่าบัฟเฟอร์เต็ม ในการส่งข้อมูล โปรแกรมหลักจะทำการเก็บข้อมูลในบัฟเฟอร์ส่งข้อมูลและเลื่อนตัวชี้ไปตำแหน่งข้อมูล และที่โปรแกรมบริการอินเทอร์พอร์ทเทอร์มินอล จะตรวจสอบว่ามีข้อมูลในบัฟเฟอร์ จากนั้นจะทยอยส่งข้อมูลออกไปตามลำดับที่เข้ามา ในลักษณะเข้าก่อนออกก่อน (First In First Out) หรือ FIFO จนกว่าข้อมูลจะหมดบัฟเฟอร์ การส่งข้อมูลออกจะส่งผ่านออกทางรีจิสเตอร์ SBUF

ในการทำงานเดียวกัน เมื่อมีข้อมูลเข้ามาทางพอร์ทเทอร์มินอลก็จะเกิดการอินเทอร์พอร์ท โปรแกรมบริการอินเทอร์พอร์ทเทอร์มินอลก็จะนำข้อมูลจากรีจิสเตอร์ SBUF ไปเก็บในบัฟเฟอร์ แล้วเลื่อนตัวชี้ไปตามลำดับข้อมูลที่โปรแกรมหลักก็จะอ่านข้อมูลในลักษณะ FIFO เช่นเดียวกัน แต่เนื่องจากโปรแกรมบริการอินเทอร์พอร์ทเทอร์มินอลจะต้องบริการทั้งรับข้อมูลและส่งข้อมูล ดังนั้นจึงต้องทำการแยกการทำงานระหว่างการรับและการส่งด้วยแฟล็ก ซึ่งประกอบด้วยแฟล็ก TI สำหรับการส่งและแฟล็ก RI สำหรับการรับ (รายละเอียดดูจากภาคผนวก จ) การทำงานของโปรแกรมบริการอินเทอร์พอร์ทเทอร์มินอลแสดงดังรูปที่ 4.11

4.8 โปรแกรมจัดการกับ คิว (Cue) คำสั่งของผู้ใช้


โปรแกรมส่วนนี้จะทำหน้าที่เปรียบเทียบไทม์โค้ดที่เข้ามาทางอินพุท กับเวลาที่อยู่ในแต่ละคิว ถ้าเวลาไทม์โค้ดมากกว่าเวลาในคิวนั้นก็นำคำสั่งของคิวนั้นไปทำงานคำสั่งต่าง ๆ ได้แก่

- Fade Up (เฟดภาพขึ้น)

เอกสารนี้เป็นเอกสารที่สงวน Fade Down งานเพื่อการค้า (เฟดภาพลง) ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้ง Fade Down step อีกรอบหนึ่งและเลื่อนภาพไปข้างหน้า 1 ภาพ

- Flash (กระพริบ)
- Flash Stop (หยุดกระพริบ)
- Snap (ปิด สแน็ป ชัตเตอร์)
- Snap Up (เปิด สแน็ป ชัตเตอร์)
- Step forward (เลื่อนภาพไปข้างหน้า 1 ภาพ)
- Step No. (เลื่อนภาพไปตำแหน่งที่ต้องการ)
- Home (กลับตำแหน่งศูนย์)

โปรแกรมจัดการกับคิวคำสั่งของผู้ใช้ แสดงดังรูปที่ 4.12



รูปที่ 4.12 การทำงานของโปรแกรมจัดการกับคิวคำสั่งของผู้ใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5 สรุปและวิจารณ์

เครื่องควบคุมสไลด์ประกอบเสียงที่จัดทำขึ้นนี้ สามารถใช้งานได้ระดับหนึ่ง แต่ยังไม่มียกชั้นที่จะรองรับ เพื่ออำนวยความสะดวกแก่ผู้ใช้ ดังนั้นจึงใช้งานค่อนข้างยาก ซึ่งฟังก์ชันต่างๆ ในส่วนนี้สามารถที่จะพัฒนาต่อไปได้ โดยพัฒนาในส่วนของซอฟต์แวร์ สำหรับคำสั่งที่มีอยู่ในโครงงานนี้ก็สามารนำไปเขียนโปรแกรมเพื่อควบคุมเครื่องสไลด์ประกอบเสียงให้ทำงานได้ถึงระดับหนึ่ง ซึ่งคำสั่งต่างๆ รูปแบบและวิธีการในการโปรแกรมมีดังนี้

คำสั่งสำหรับควบคุมการทำงานของ
เครื่องควบคุมสไลด์ประกอบเสียง

- คำสั่งควบคุม

- > REset - Soft Reset เป็นการรีเซ็ตทางซอฟต์แวร์
- > CLs - Clear Screen
- > NEw - ลบโปรแกรมในหน่วยความจำทั้งหมด
- > LIst [n] - แสดง List ของโปรแกรม เริ่มตั้งแต่บรรทัดที่ n จนถึงบรรทัดสุดท้าย ถ้ากดปุ่มใดๆ จะหยุดการ List และถ้ากดปุ่ม ESC จะยกเลิกการ List
- > APpend - เพิ่มโปรแกรมจากบรรทัดสุดท้าย
- > INsert n - แทรกโปรแกรมที่บรรทัดที่ n
- > DElete n - ลบโปรแกรมบรรทัดที่ n
- > EDit n - แก้ไขโปรแกรมที่บรรทัดที่ n
- > XSave - เก็บโปรแกรมลงแผ่นดิสค์
- > XLoad - อ่านโปรแกรมจากแผ่นดิสค์
- > RU n - รันโปรแกรม

หมายเหตุ

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ 1. การเก็บและอ่านโปรแกรมจากดิสค์ จะใช้วิธีของ
หรือบริการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ทางการค้า
โปรแกรม XTALK หรือโปรแกรมอื่นๆ ซึ่งจะศึกษาได้
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากคู่มือของโปรแกรมนั้นๆ

2. ถ้าต้องการยกเลิกคำสั่งใดๆ สามารถทำได้โดยการกดปุ่ม ESC

- รูปแบบและวิธีการโปรแกรม

ในแต่ละบรรทัดของโปรแกรมจะประกอบไปด้วยส่วนต่างๆ ดังนี้

1. หมายเลขบรรทัดจะเรียงลำดับตั้งแต่ 000 ถึง 999 ซึ่งจะใช้ในการอ้างถึงบรรทัดของโปรแกรม

2. เวลา ซึ่งเป็นเวลาที่ต้องการให้โปรแกรมในบรรทัดนั้นทำงาน ซึ่งมี 2 แบบ

คือ - Absolute Time ซึ่งเป็นเวลาที่โปรแกรมในบรรทัดนั้นจะทำงาน
- Wait Time ซึ่งเป็นเวลาที่จะถูกหน่วงออกไปจนครบ แล้วโปรแกรมในบรรทัดนั้นจึงจะทำงาน

3. คำสั่งที่ใช้สำหรับควบคุมการทำงานที่ใช้ในโปรแกรมจะกล่าวในหัวข้อต่อไป

4. พารามิเตอร์ (Parameter) ของคำสั่ง ซึ่งเป็นค่าที่คำสั่งต่างๆ จะนำไปใช้งาน

5. หมายเลขเครื่องฉายสไลด์ ซึ่งเป็นเครื่องที่คำสั่งต่างๆ จะมีผลไปควบคุม โดยท้ายหมายเลขเครื่องจะมีเครื่องหมายประกอบ เพื่อใช้ควบคุม เช่น คำสั่ง Fade เครื่องหมายต่อท้ายหมายเลขเครื่องฉายสไลด์จะเป็นดังนี้

ไม่มีเครื่องหมาย - ถ้าหลอดไฟดับอยู่จะทำให้หลอดไฟติด และถ้าหลอดไฟติดจะทำให้หลอดไฟดับและเลื่อนภาพไป 1 ภาพ

+ - จะทำให้หลอดไฟติด

- - จะทำให้หลอดไฟดับและเลื่อนภาพไป 1 ภาพ

/ - จะทำให้หลอดไฟดับแต่ไม่เลื่อนภาพ

คำสั่งต่างๆที่ใช้ในโปรแกรม

Fade - เฟดภาพขึ้น ลง ตามด้วยอัตราการเฟด

Step Forward - เลื่อนภาพไปข้างหน้า 1 ภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- Home - กลับตำแหน่งศูนย์
- Snap - เปิด ปิด สแน็ปชัตเตอร์
- Do - คำสั่ง Loop ตามด้วยจำนวนครั้งที่ต้องการ Loop
- Od - คำสั่ง Loop End
- หมายเหตุ - คำสั่ง Loop จะใช้ได้เพียงระดับเดียวเท่านั้น ไม่สามารถใช้ Loop ซ้อนได้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ANT-32 SPECIFICATION

CPU: 8032
CPU CLOCK: 11.0592 MHz
INTERNAL MEMORY: 256 BYTE (RAM)
EXT.CODE MEMORY: (U2) 8-32K SELECT 2764,27128,27256 (ROM)
EXT.DATA MEMORY: (U3) 8-32K SELECT 6264,62256 (RAM)
EXT.CODE & DATA MEMORY: (U4) 8-30K SELECT 2764,27128,27256 (ROM)
2864 (EEPROM)
6264,62256 (RAM)
INTERNAL PORT: 12 BIT I/O
EXTERNAL PORT: USER1 8255 PORT I/O 24 BIT
USER2 8255 PORT I/O 24 BIT
BACKUP: DATA MEMORY (U3) 52 HOUR
CHARGE TIME: 48 HOUR
LANGUAGE: MCS BASIC-52
ASSEMBLY (BY DOWNLOAD HEX FILE)
CONNECTOR: 16P INTERNAL PORT
26P USER1 PORT
26P USER2 PORT
2P POWER SUPPLY
3P SERIAL INTERFACE (RS232)
SERIAL INTERFACE: RS232C
POWER: 5V DC 290mA (U4 NOT INCLUDE)
SIZE: 5.25" x 3.9"
OPTION: BATTERY NI-CAD 3.6V 60mA


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



SELECT U2 BY JP2




SELECT U3 BY JP3, JP4




SELECT U4 BY JP5, JP6
SEE NEXT PAGE

ANT-32 LAYOUT		
Size	Document Number	REV
A	SILA RESEARCH CO., LTD.	001
Date:	July 10, 1990	Sheet 1 of 2



- JP1 EXT. ACCEED
- JP2 SELECT U2
- JP3,4 SELECT U3
- JP5,6 SELECT U4
- JP7 BATT. ON

ANT-32 MEMORY MAP



0-4



ANT-32 MEMORY MAP		
Size	Document Number	REV
A	SILA RESEARCH CO.,LTD.	001
Date:	July 10, 1990	Sheet 1 of 1

SELECT U4 BY JP5, JP6



ROM
—
JP5
—
RAM

8, 16K
—
JP6
—
32K



2764
2864





27128





27256



6264
2864





62256



ANT-32 LAYOUT

Size	Document Number	REV
A	SILA RESEARCH CO., LTD.	001
Date:	July 10, 1990	Sheet 2 of 2



ANT-32
60 BIT I/O PORT
PINOUT

ANT-32 CONNECTOR PINOUT		
Size	Document Number	REV
A	SILA RESEARCH CO.,LTD.	001
Date:	July 10, 1990	Sheet 1 of 1

8255 MODE 0 SUMMARY


CONTROL CODE IN MODE 0

PORT A	PORT B	PORT C0-C3	PORT C4-C7	CODE(HEX)
0	0	0	0	80
0	0	0	1	88
0	0	1	0	81
0	0	1	1	89
0	1	0	0	82
0	1	0	1	8A
0	1	1	0	83
0	1	1	1	8B
1	0	0	0	90
1	0	0	1	98
1	0	1	0	91
1	0	1	1	99
1	1	0	0	92
1	1	0	1	9A
1	1	1	0	93
1	1	1	1	9B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

KODAK CAROUSEL S-AV 2050 Projector

110 / 120 V	11-12	1-2	2-7
130 V	11-12	1-2	6-7
220 / 230V	12-1		2-7
240 / 250V	12-1		6-7



Wiring diagramm

- a = Mains fuse
- b = Mains switch
- c = Thermal overload cut-out
- d = Voltage selector
- e = Shaded pole motor
- f = Switch for internal or external lamp control
- g = Rectifier
- h = Forward slide change and select
- i = Clutch solenoid
- j = Secondary fuse
- k = Switch for lamp changeover
- L₁ = Lamp in circuit
- L₂ = Spare lamp
- m = Switch for snap change
- o = Reserve slide change
- p = Reserving solenoid for forward/reverse slide change and snap change
- q = LED for zero position
- r = Zero reset switch in slide gate
- s = Slide tray zero position switch
- t = Focusing motor
- u = Remote control forward
- v = Remote control reverse
- w = Remote control focusing

PIN CONFIGURATION

8031(32)


(T2) P1.0	1	40	VCC
(T2EX) P1.1	2	39	P0.0 AD0
P1.2	3	38	P0.1 AD1
P1.3	4	37	P0.2 AD2
P1.4	5	36	P0.3 AD3
P1.5	6	35	P0.4 AD4
P1.6	7	34	P0.5 AD5
P1.7	8	33	P0.6 AD6
RST	9	32	P0.7 AD7
RXD P3.0	10	31	EA
TXD P3.1	11	30	ALE
INT0 P3.2	12	29	PSEN
INT1 P3.3	13	28	P2.7 A15
T0 P3.4	14	27	P2.6 A14
T1 P3.5	15	26	P2.5 A13
WR P3.6	16	25	P2.4 A12
RD P3.7	17	24	P2.3 A11
XTAL2	18	23	P2.2 A10
XTAL1	19	22	P2.1 A9
VSS	20	21	P2.0 A8

8255

PA3	1	40	PA4
PA2	2	39	PA5
PA1	3	38	PA6
PA0	4	37	PA7
RD	5	36	WR
CS	6	35	RESET
GND	7	34	D0
A1	8	33	D1
A0	9	32	D2
PC7	10	31	D3
PC6	11	30	D4
PC5	12	29	D5
PC4	13	28	D6
PC0	14	27	D7
PC1	15	26	VCC
PC2	16	25	PB7
PC3	17	24	PB6
PB0	18	23	PB5
PB1	19	22	PB4
PB2	20	21	PB3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LINEAR INTEGRATED CIRCUITS



LOW POWER QUAD OPERATIONAL AMPLIFIERS

- SINGLE OR SPLIT POWER SUPPLY
- VERY LOW POWER CONSUMPTION
- INPUT COMMON-MODE RANGE INCLUDING GROUND
- LARGE DC VOLTAGE GAIN (100 dB)


The LM 324 series consists of four independent, high gain, internally frequency compensated opamps specifically designed to operate from a single power supply over a wide range of voltages. Both in split and in single supply the current drain is independent of the magnitude of the power supply voltage. In the linear mode the input common-mode voltage range includes ground and the output voltage can also swing to ground, even though operating from only a single power supply voltage. The LM 324 is available in a standard 14-lead dual in-line plastic package and in a 14-lead micropackage version for thick or thin film hybrid circuits.

ABSOLUTE MAXIMUM RATINGS

V_s	Supply voltage : LM 324/324A LM 2902	32 26	V V
V_i	Input voltage (single supply)	-0.3 to 26	V
V_i	Differential input voltage	32	V
P_{tot}	Total power dissipation	400	mW
T_{op}	Operating temperature for : LM 2902 LM 324/324A	-40 to 85 0 to 70	°C °C
T_{stg}	Storage temperature	-65 to 150	°C

MECHANICAL DATA


Dimensions in mm




DIP 14

SO 14

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




CONNECTION DIAGRAM AND ORDERING NUMBERS
(top view)



Type	DIP-14	SO-14
LM 324	LM 324N	LM 324CM
LM 324A	LM 324AN	-
LM 2902	LM 2902N	LM 2902CM

SCHEMATIC DIAGRAM
(one section)




THERMAL DATA

		DIP 14	SO 14
$R_{th} J-amb$	Thermal resistance junction-ambient	max 200 °C/W	200 °C/W*

* Measured with the device mounted on a ceramic substrate (25 x 16 x 0.6 mm).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ELECTRICAL CHARACTERISTICS ($V_s = +5V$, $T_{amb} = 0$ to $70^\circ C$ for the LM 324A, LM 324 and $T_{amb} = -40$ to $85^\circ C$ for the LM 2902, unless otherwise specified)

Parameter	Test conditions		LM 324			LM 324A			LM 2902			Unit	
			Min.	Typ.	Max.	Min.	Typ.	Max.	Min.	Typ.	Max.		
I_S Supply current	$R_L = \infty$	$V_s = 30V$ (*)	1.5	3		1.5	3		1.5	3	mA		
			0.7	1.2		0.7	1.2		0.7	1.2			
I_b Input bias current	$T_{amb} = 25^\circ C$		45	250		45	100		45	250	nA		
				500			200			500			
V_{os} Input offset voltage	$R_g = 0$ $V_s = 5V$ to $30V$ (*)	$T_{amb} = 25^\circ C$	± 2	± 7		± 2	± 3		± 2	± 7	mV		
							± 5			± 10			
$\frac{\Delta V_{os}}{\Delta T}$ Input offset voltage drift	$R_g = 0$		7			7	30		7		$\mu V/^\circ C$		
I_{os} Input offset current	$T_{amb} = 25^\circ C$		1.5	± 50		± 5	± 30		± 5	± 50	nA		
							± 75			± 200			
$\frac{\Delta I_{os}}{\Delta T}$ Input offset current drift			10			10	300		10		$\mu A/^\circ C$		
I_{sc} Output short circuit to ground current		$T_{amb} = 25^\circ C$ (**)	40	60		40	60		40	60	mA		
G_v Large signal open loop voltage gain	$V_s = 15V$ $R_L > 2 K\Omega$	$T_{amb} = 25^\circ C$	88	100		88	100		100		dB		
			83			83			83				
Input common-mode voltage range	$V_s = 30V$ (*)	$T_{amb} = 25^\circ C$	0	$V_s - 1.5$	0	$V_s - 1.5$	0	$V_s - 1.5$	0	$V_s - 1.5$	V		
			0	$V_s - 2$	0	$V_s - 2$	0	$V_s - 2$		$V_s - 2$			
V_o Output voltage swing	$T_{amb} = 25^\circ C$	$R_L = 2 K\Omega$ $R_L > 10 K\Omega$		$V_s - 1.5$		$V_s - 1.5$				$V_s - 1.5$	V		
			$V_s = 30V$ (*)	$R_L = 2 K\Omega$	26		26		22				
				$R_L > 10 K\Omega$	27	28	27	28	23	24			
$V_{o sat}$ Output saturation voltage to ground	$R_L < 10 K\Omega$		5	20		5	20		5	100	mV		
CMR Common mode rejection		$T_{amb} = 25^\circ C$	65	70		65	85		50	70	dB		
SVR Supply voltage rejection		$T_{amb} = 25^\circ C$	65	70		65	100		50	70	dB		
CS Channel separation		$f = 1 KHz$ to $20 KHz$ $T_{amb} = 25^\circ C$ (Input referred)		120			120			120	dB		
I_{o+} Output source current	$V_s = 15V$ $V_i+ = 1V$ $V_i- = 0V$	$T_{amb} = 25^\circ C$	20	40		20	40		20	40	mA		
			10	20		10	20		10	20			
I_{o-} Output sink current	$V_i+ = 0V$ $V_i- = 1V$ $V_o = 200 mV$	$T_{amb} = 25^\circ C$	12	50		12	50				μA		
			$V_i+ = 1V$ $V_i- = 0V$ $V_s = 15V$	$T_{amb} = 25^\circ C$	10	20		10	20			10	20
					5	8		5	8			5	8

(*) $V_s = 26V$ for LM 2902.

(**) Short circuits from the output to positive supply voltage can cause excessive heating and eventual destruction. The maximum output current is 40 mA typ. independent of the magnitude of V_s . Destructive dissipation can result from simultaneous shorts on all amplifiers.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrical Characteristics SN54LS145/SN74LS145

absolute maximum ratings over operating free-air temperature range

Supply voltage, V_{CC}	TV	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	TV		SN74LS	0°C to 70°C
		Storage temperature, range		-65°C to 150°C


recommended operating conditions

	SN54145			SN74145			UNIT		
	MIN	NOM	MAX	MIN	NOM	MAX			
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25	V		
Off-state output voltage							15	V	
Operating free-air temperature, T_A	-55			125			0	70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V_{IH} High-level input voltage		2			V
V_{IL} Low-level input voltage		0.8			V
V_I Input clamp voltage	$V_{CC} = \text{MIN.}$ $I_I = -18\text{mA}$	-1.5			V
$V_{O(\text{on})}$ On-state output voltage	$V_{CC} = \text{MIN.}$ $V_{IH} = 2\text{V.}$ $V_{IL} = 0.8\text{V.}$	$I_{O(\text{on})} = 80\text{mA}$	2.3	3	V
		$I_{O(\text{on})} = 24\text{mA}$	0.35	0.5	
$V_{O(\text{off})}$ Off-state output voltage	$V_{CC} = \text{MIN.}$ $V_{IH} = 2\text{V.}$ $V_{IL} = 0.8\text{V.}$ $I_{O(\text{off})} = 250\mu\text{A}$	15			V
I_I Input current at maximum input voltage	$V_{CC} = \text{MAX.}$ $V_I = \text{TV}$	0.1			mA
I_{IH} High-level input current	$V_{CC} = \text{MAX.}$ $V_I = 2.4\text{V}$	20			μA
I_{IL} Low-level input current	$V_{CC} = \text{MAX.}$ $V_I = 0.4\text{V}$	-0.4			mA
I_{CC} Supply current	$V_{CC} = \text{MAX.}$ See Note	SN54LS145	7	13	mA
		SN74LS145	7	13	
t_{PLH} Propagation delay time, low-to-high-level output	$V_{CC} = 5\text{V.}$ $T_A = 25^\circ\text{C}$	50			ns
t_{PHL} Propagation delay time, high-to-low-level output	$C_L = 45\text{pF.}$ $R_L = 665\Omega$	50			ns

Pin Assignment (Top View)




positive logic:
see function table

FUNCTION TABLE

NO	INPUTS				OUTPUTS									
	D	C	B	A	0	1	2	3	4	5	6	7	8	9
0	L	L	L	L	L	H	H	H	H	H	H	H	H	H
1	L	L	L	H	H	L	H	H	H	H	H	H	H	H
2	L	L	H	L	H	H	L	H	H	H	H	H	H	H
3	L	L	H	H	H	H	L	H	H	H	H	H	H	H
4	L	H	L	L	H	H	H	L	H	H	H	H	H	H
5	L	H	L	H	H	H	H	L	H	H	H	H	H	H
6	L	H	H	L	H	H	H	H	L	H	H	H	H	H
7	L	H	H	H	H	H	H	H	H	L	H	H	H	H
8	H	L	L	L	H	H	H	H	H	H	L	H	H	H
9	H	L	L	H	H	H	H	H	H	H	H	L	H	H
INVALID	H	L	L	H	H	H	H	H	H	H	H	H	H	H
	H	L	H	H	H	H	H	H	H	H	H	H	H	H
	H	H	L	L	H	H	H	H	H	H	H	H	H	H
	H	H	L	H	H	H	H	H	H	H	H	H	H	H

H=high level (off), L=low level (on)

Functional Block Diagram



145 BCD-TO-DECIMAL DECODER/DRIVER

NOTE: I_{CC} is measured with all inputs grounded and outputs open.

74LS145

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Optocouplers

Dual channel couplers


Type	Current transfer ratio I_C/I_F ($I_F = 10 \text{ mA}$) %	Isolation breakdown voltage V_{BR} V	LED		Phototransistor	
			Forward current I_F mA	Reverse voltage V_R V	Collector current ($V_{CE} = 10 \text{ V}$) I_{CEO} mA	Collector voltage V_{CEO} V
ILCT 6	≥ 20	5300	60	3	< 30	30
ILD 1	≥ 20	5300	100	3	< 50	30
▼ ILD 2	≥ 100	5300	100	3	< 50	70
▼ ILD 5	≥ 50	5300	100	3	< 50	70
ILD 30	≥ 100	5300	50	3	125	30
ILD 55	≥ 100	5300	50	3	125	55
ILD 74	$\geq 12,5$	5300	60	3	< 50	20

Quad channel couplers

ILQ 1	≥ 20	5300	100	3	< 50	30
▼ ILQ 2	≥ 100	5300	100	3	< 50	70
▼ ILQ 5	≥ 50	5300	100	3	< 50	70
ILQ 30	≥ 100	5300	50	3	125	30
ILQ 55	≥ 100	5300	50	3	125	55
▼ ILQ 74	$\geq 12,5$	5300	60	3	< 50	20



ILD1





ILQ74

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Optocouplers

Single channel couplers

Type	Current transfer ratio I_C / I_F ($I_F = 10 \text{ mA}$) %	Isolation test voltage V_{IO} Vdc	LED		Phototransistor	
			Forward current I_F mA	Reverse voltage V_R Vdc	Collector current I_C mA	Collector voltage V_{CEO} Vdc
IL 1	≥ 20	2500	100	3	100	30
IL 5	≥ 50	2500	100	3	100	30
IL 74	$\geq 12,5$	2500	60	3	100	20
IL 10	≥ 50	8000	60	5	100	30
IL 30	≥ 100	6000	60	3	125	30
IL 55	≥ 100	6000	60	3	125	55
IL 250 ¹⁾	≥ 50	5000	100	3	—	30
IL 400 ²⁾	—	6000	60	6	10	400



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1      ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
2      ;| PROGRAM MULTI IMAGE AUDIO VISUAL CONTROLLER |
3      ;| CPU 8032                                     |
4      ;| by S.WALLOP , A.YONGYUT , K.PARADORN       |
5      ;| ASSEMBLER SXAS1                             |
6      ;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;;
7      $LENGTH 55
8      $WIDTH 100
9
10     ;CONSTANT
11     F800= PPI EQU 0F800H ;8255
12     FFDC= BAUD EQU 0FFDCH
13     00BF= STACK EQU 0BFH
14     0003= TRIG_DELAY EQU 3
15     0008= PEAK1 EQU 8
16     0009= PEAK2 EQU 9
17     0008= BS EQU 08H
18     000D= CR EQU 0DH
19     000A= LF EQU 0AH
20     001A= CLS EQU 1AH
21     001B= ESC EQU 1BH
22     0020= SPACE EQU 20H
23     0000= F_UP EQU 0
24     0080= F_DOWN EQU 80H
25     0080= R_BOTLIM EQU 080H
26     00A8= R_TOPLIM EQU R_BOTLIM+40
27     00A9= BOT_BUF EQU R_TOPLIM+1
28     00BD= TOP_BUF EQU BOT_BUF+20
29     0000 29 ORG 00
30     0000 020428 30 JMP START
31
32     ;VARIABLE & FLAG
33     0000= 33 Z_POS_FLAG BIT 0
34     0001= 34 RI_FLAG BIT 1
35     0002= 35 EXT_CLK BIT 2
36     0003= 36 E_CLK_OK BIT 3
37     0004= 37 FORWARD BIT 4
38     0005= 38 TC_CLK BIT 5
39     0006= 39 TC_LOGIC BIT 6
40     0007= 40 TC_FLAG BIT 7
41     0008= 41 PEAK BIT 8
42     0009= 42 PARITY BIT 9
43     000A= 43 F_DWN BIT 0AH
44     000B= 44 LAMP_0 BIT 0BH
45     000C= 45 LAMP_1 BIT 0CH
46     000D= 46 LAMP_2 BIT 0DH
47     000E= 47 LAMP_3 BIT 0EH
    
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาและการวิจัยเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
1 ;*****
2 ;* PROGRAM MULTI IMAGE AUDIO VISUAL CONTROLLER *
3 ;* CPU 8032 *
4 ;* by S.WALLOP , A.YONGYUT , K.PARADORN *
5 ;* ASSEMBLER SXAS1 *
6 ;*****
7 $LENGTH 55
8 $WIDTH 100
9
10 ;CONSTANT
FB00= 11 PPI EQU 0F800H ;8255
FFDC= 12 BAUD EQU 0FFDCH
00BF= 13 STACK EQU 0BFH
0003= 14 TRIG_DELAY EQU 3
0008= 15 PEAK1 EQU 8
0009= 16 PEAK2 EQU 9
0008= 17 BS EQU 08H
000D= 18 CR EQU 0DH
000A= 19 LF EQU 0AH
001A= 20 CLS EQU 1AH
001B= 21 ESC EQU 1BH
0020= 22 SPACE EQU 20H
0000= 23 F_UP EQU 0
0080= 24 F_DOWN EQU 80H
0080= 25 R_BOTLIM EQU 080H
00A8= 26 R_TOPLIM EQU R_BOTLIM+40
00A9= 27 BOT_BUF EQU R_TOPLIM+1
00BD= 28 TOP_BUF EQU BOT_BUF+20
0000 29 DRG 00
0000 020428 30 JMP START
31
32 ;VARIABLE & FLAG
0000= 33 Z_POS_FLAG BIT 0
0001= 34 RI_FLAG BIT 1
0002= 35 EXT_CLK BIT 2
0003= 36 E_CLK_OK BIT 3
0004= 37 FORWARD BIT 4
0005= 38 TC_CLK BIT 5
0006= 39 TC_LOGIC BIT 6
0007= 40 TC_FLAG BIT 7
0008= 41 PEAK BIT 8
0009= 42 PARITY BIT 9
000A= 43 F_DWN BIT 0AH
000B= 44 LAMP_0 BIT 0BH
000C= 45 LAMP_1 BIT 0CH
000D= 46 LAMP_2 BIT 0DH
000E= 47 LAMP_3 BIT 0EH
```

000F=	48	C_TEM	BIT	0FH	
008A=	49	L_TIMER	EQU	TLO	
002C=	50	OUT_STEP	EQU	2CH	
002D=	51	STEP_FLAG	EQU	2DH	
002E=	52	ZERO_IN	EQU	2EH	
002F=	53	STEP_IN	EQU	2FH	
0030=	54	ASC	EQU	30H	;3 BYTE
0033=	55	BCD	EQU	33H	;2 BYTE
0035=	56	BIN	EQU	35H	;2 BYTE
0037=	57	LIN_L	EQU	37H	
0038=	58	LIN_H	EQU	38H	
0039=	59	HEADER	EQU	39H	
003A=	60	RATE	EQU	3AH	
003B=	61	INST	EQU	3BH	
003C=	62	LIN_LT	EQU	3CH	
003D=	63	LIN_HT	EQU	3DH	
003C=	64	PRJ0	EQU	3CH	
003D=	65	PRJ1	EQU	3DH	
003E=	66	PRJ2	EQU	3EH	
003F=	67	PRJ3	EQU	3FH	
0040=	68	FRM_T	EQU	40H	
0041=	69	SEC_T	EQU	41H	
0042=	70	MIN_T	EQU	42H	
0043=	71	HOOR_T	EQU	43H	
0044=	72	FRM_R	EQU	44H	
0045=	73	SEC_R	EQU	45H	
0046=	74	MIN_R	EQU	46H	
0047=	75	HOOR_R	EQU	47H	
0048=	76	FRM	EQU	48H	
0049=	77	SEC	EQU	49H	
004A=	78	MIN	EQU	4AH	
004B=	79	HOOR	EQU	4BH	
004C=	80	STEP_ADV_P	EQU	4CH	
0050=	81	STEP_ADV	EQU	50H	
0054=	82	STEP_STAT	EQU	54H	
0058=	83	STEP_A_DL	EQU	58H	
005C=	84	STEP_DLY	EQU	5CH	
0060=	85	LEVEL_TBL	EQU	60H	
0061=	86	LEVEL_0	EQU	LEVEL_TBL+1	
0065=	87	LEVEL_1	EQU	LEVEL_TBL+5	
0069=	88	LEVEL_2	EQU	LEVEL_TBL+9	
006D=	89	LEVEL_3	EQU	LEVEL_TBL+13	
0063=	90	RATE_0	EQU	LEVEL_TBL+3	
0067=	91	RATE_1	EQU	LEVEL_TBL+7	
006B=	92	RATE_2	EQU	LEVEL_TBL+11	
006F=	93	RATE_3	EQU	LEVEL_TBL+15	
0070=	94	TRIG_0	EQU	70H	
0071=	95	TRIG_1	EQU	71H	

```

0072=      96      TR16_2      EQU      72H
0073=      97      TR16_3      EQU      73H
0074=      98      L_COUNT      EQU      74H
0075=      99      PORT_A      EQU      75H      ;PORT A REG.
0076=     100      PORT_C      EQU      76H      ;PORT C REG.
0077=     101      FRM_DLY     EQU      77H
0078=     102      STEP_DELAY  EQU      78H
0079=     103      COUNT_1    EQU      79H
007A=     104      COUNT_2    EQU      7AH
007B=     105      DO_COUNT   EQU      7BH
007C=     106      P_2        EQU      7CH
007D=     107      TEM        EQU      7DH
007E=     108      R_HEAD     EQU      7EH
007F=     109      R_TAIL     EQU      7FH
          110
          111      ;ZERO CROSS INTERRUPT
0003      112      ORG         03H
0003 C28D  113      CLR         TFO
0005 758A00 114      MOV        TLO,#0
0008 8020   115      SJMP       ZERO_X_INT
          116
          117      ;TIMER0 INTERRUPT
000B      118      ORG         0BH
000B C0D0  119      PUSH       PSW
000D C0E0  120      PUSH       ACC
000F 020270 121      JMP        TO_INT
          122
          123      ;EXT1 INTERRUPT
0013      124      ORG         13H
0013 C0D0  125      PUSH       PSW
0015 C0E0  126      PUSH       ACC
0017 0202ED 127      JMP        X1_INT
          128
          129      ;TIMER1 INTERRUPT
001B      130      ORG         1BH
001B C0E0  131      PUSH       ACC
001D 0203E0 132      JMP        T1_INT
          133
          134      ;SERIAL PORT INTERRUPT
0023      135      ORG         23H
0023 C0D0  136      PUSH       PSW
0025 C0E0  137      PUSH       ACC
0027 020405 138      JMP        SP_INT
          139
002A      140      ZERO_X_INT:
002A C0D0  141      PUSH       PSW
002C C0E0  142      PUSH       ACC
002E C082  143      PUSH       DPL
    
```

```

0030 C083      144      PUSH      DPH
0032 757400    145      MOV       L_COUNT,#0
0035 75D018    146      MOV       PSW,#00011000B ;SELECT RB3
                                147      ;STEP PROCESS
0038 E561      148      MOV       A,LEVEL_0 ;STEP_DLY CHECK
003A 700D      149      JNZ      S_DLY1
003C E55C      150      MOV       A,STEP_DLY
003E 6009      151      JZ       S_DLY1
0040 155C      152      DEC      STEP_DLY
0042 7401      153      MOV       A,#1
0044 B55C02    154      CJNE     A,STEP_DLY,S_DLY1
0047 0550      155      INC      STEP_ADV
0049 E565      156      S_DLY1: MOV      A,LEVEL_1
004B 700D      157      JNZ      S_DLY2
004D E55D      158      MOV      A,STEP_DLY+1
004F 6009      159      JZ       S_DLY2
0051 155D      160      DEC      STEP_DLY+1
0053 7401      161      MOV      A,#1
0055 B55D02    162      CJNE     A,STEP_DLY+1,S_DLY2
0058 0551      163      INC      STEP_ADV+1
005A E569      164      S_DLY2: MOV      A,LEVEL_2
005C 700D      165      JNZ      S_DLY3
005E E55E      166      MOV      A,STEP_DLY+2
0060 6009      167      JZ       S_DLY3
0062 155E      168      DEC      STEP_DLY+2
0064 7401      169      MOV      A,#1
0066 B55E02    170      CJNE     A,STEP_DLY+2,S_DLY3
0069 0552      171      INC      STEP_ADV+2
006B E56D      172      S_DLY3: MOV      A,LEVEL_3
006D 700D      173      JNZ      S_DLY4
006F E55F      174      MOV      A,STEP_DLY+3
0071 6009      175      JZ       S_DLY4
0073 155F      176      DEC      STEP_DLY+3
0075 7401      177      MOV      A,#1
0077 B55F02    178      CJNE     A,STEP_DLY+3,S_DLY4
007A 0553      179      INC      STEP_ADV+3
007C          180      S_DLY4:
007C E4        181      CLR      A ;ZERO POS.CHECK
007D 307006    182      JNB     ZERO_IN.0,Z_CHK1
0080 F554      183      MOV     STEP_STAT,A
0082 C26C      184      CLR     STEP_FLAG.4
0084 C264      185      CLR     OUT_STEP.4
0086 307106    186      Z_CHK1: JNB     ZERO_IN.1,Z_CHK2
0089 F555      187      MOV     STEP_STAT+1,A
008B C26D      188      CLR     STEP_FLAG.5
008D C265      189      CLR     OUT_STEP.5
008F 307206    190      Z_CHK2: JNB     ZERO_IN.2,Z_CHK3
0092 F556      191      MOV     STEP_STAT+2,A

```

เอกสารนี้เป็นของกรมส่งเสริมการค้าระหว่างประเทศ กระทรวงพาณิชย์
 ไม่สามารถนำออกนอกราชอาณาจักรได้
 เอกสารนี้เป็นของกรมส่งเสริมการค้าระหว่างประเทศ กระทรวงพาณิชย์
 ไม่สามารถนำออกนอกราชอาณาจักรได้

```

0094 C26E      192          CLR     STEP_FLAG.6
0096 C266      193          CLR     OUT_STEP.6
0098 307306    194          Z_CHK3: JNB     ZERO_IN.3,Z_CHK
009B F557       195          MOV     STEP_STAT+3,A
009D C26F      196          CLR     STEP_FLAG.7
009F C267      197          CLR     OUT_STEP.7
00A1          198          Z_CHK:
00A1 306813    199          JNB     STEP_FLAG.0,STEP12
00A4 E558       200          MOV     A,STEP_A_DL
00A6 6006       201          JZ      STEP11
00AB D260       202          SETB    OUT_STEP.0      ;SET OUT_STEP
00AA 1558       203          DEC     STEP_A_DL
00AC 8019       204          SJMP   STEP2
00AE C260       205          STEP11: CLR    OUT_STEP.0
00B0 207814    206          JB      STEP_IN.0,STEP2 ;IF NOT STEP IN
00B3 C268       207          CLR     STEP_FLAG.0
00B5 0554       208          INC     STEP_STAT
00B7 E554       209          STEP12: MOV    A,STEP_STAT
00B9 C3         210          CLR     C
00BA 9550       211          SUBB   A,STEP_ADV
00BC 5009       212          JNC    STEP2
00BE D268       213          SETB   STEP_FLAG.0
00C0 C26C       214          CLR     STEP_FLAG.4
00C2 C264       215          CLR     OUT_STEP.4
00C4 75583C    216          MOV     STEP_A_DL,#60
00C7          217          STEP2:
00C7 306913    218          JNB     STEP_FLAG.1,STEP22
00CA E559       219          MOV     A,STEP_A_DL+1
00CC 6006       220          JZ      STEP21
00CE D261       221          SETB   OUT_STEP.1      ;SET OUT_STEP
00D0 1559       222          DEC     STEP_A_DL+1
00D2 8019       223          SJMP   STEP3
00D4 C261       224          STEP21: CLR    OUT_STEP.1
00D6 207914    225          JB      STEP_IN.1,STEP3 ;IF NOT STEP IN
00D9 C269       226          CLR     STEP_FLAG.1
00DB 0555       227          INC     STEP_STAT+1
00DD E555       228          STEP22: MOV    A,STEP_STAT+1
00DF C3         229          CLR     C
00E0 9551       230          SUBB   A,STEP_ADV+1
00E2 5009       231          JNC    STEP3
00E4 D269       232          SETB   STEP_FLAG.1
00E6 C26D       233          CLR     STEP_FLAG.5
00E8 C265       234          CLR     OUT_STEP.5
00EA 75593C    235          MOV     STEP_A_DL+1,#60
00ED          236          STEP3:
00ED 306A13    237          JNB     STEP_FLAG.2,STEP32
00F0 E55A       238          MOV     A,STEP_A_DL+2
00F2 6006       239          JZ      STEP31

```

```

00F4 D262      240          SETB   OUT_STEP.2      ;SET OUT_STEP
00F6 155A      241          DEC    STEP_A_DL+2
00F8 8019      242          SJMP  STEP4
00FA C262      243          STEP31: CLR   OUT_STEP.2
00FC 207A14    244          JB    STEP_IN.2,STEP4 ;IF NOT STEP IN
00FF C26A      245          CLR   STEP_FLAG.2
0101 0556      246          INC   STEP_STAT+2
0103 E556      247          STEP32: MOV  A,STEP_STAT+2
0105 C3        248          CLR   C
0106 9552      249          SUBB  A,STEP_ADV+2
0108 5009      250          JNC  STEP4
010A D26A      251          SETB  STEP_FLAG.2
010C C26E      252          CLR   STEP_FLAG.6
010E C266      253          CLR   OUT_STEP.6
0110 755A3C    254          MOV  STEP_A_DL+2,#60
0113          255          STEP4:
0113 306B13    256          JNB  STEP_FLAG.3,STEP42
0116 E55B      257          MOV  A,STEP_A_DL+3
0118 6006      258          JZ   STEP41
011A D263      259          SETB  OUT_STEP.3      ;SET OUT_STEP
011C 155B      260          DEC  STEP_A_DL+3
011E 8019      261          SJMP STEP5
0120 C263      262          STEP41: CLR  OUT_STEP.3
0122 207B14    263          JB   STEP_IN.3,STEP5 ;IF NOT STEP IN
0125 C26B      264          CLR  STEP_FLAG.3
0127 0557      265          INC  STEP_STAT+3
0129 E557      266          STEP42: MOV  A,STEP_STAT+3
012B C3        267          CLR  C
012C 9553      268          SUBB  A,STEP_ADV+3
012E 5009      269          JNC  STEP5
0130 D26B      270          SETB  STEP_FLAG.3
0132 C26F      271          CLR  STEP_FLAG.7
0134 C267      272          CLR  OUT_STEP.7
0136 755B3C    273          MOV  STEP_A_DL+3,#60
0139          274          STEP5:
0139 306C13    275          JNB  STEP_FLAG.4,STEP52
013C E558      276          MOV  A,STEP_A_DL
013E 6006      277          JZ   STEP51
0140 D264      278          SETB  OUT_STEP.4      ;SET OUT_STEP
0142 1558      279          DEC  STEP_A_DL
0144 8019      280          SJMP STEP6
0146 C264      281          STEP51: CLR  OUT_STEP.4
0148 207B14    282          JB   STEP_IN.0,STEP6 ;IF NOT STEP IN
014B C26C      283          CLR  STEP_FLAG.4
014D 1554      284          DEC  STEP_STAT
014F E550      285          STEP52: MOV  A,STEP_ADV
0151 C3        286          CLR  C
0152 9554      287          SUBB  A,STEP_STAT

```

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์การใช้งาน SUBB A,STEP_STAT ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0154 5009      288      JNC      STEP6
0156 D26C      289      SETB     STEP_FLAG.4
0158 C268      290      CLR      STEP_FLAG.0
015A C260      291      CLR      OUT_STEP.0
015C 75583C    292      MOV      STEP_A_DL,#60
015F          293      STEP6:
015F 306D13    294      JNB      STEP_FLAG.5,STEP62
0162 E559      295      MOV      A,STEP_A_DL+1
0164 6006      296      JZ       STEP61
0166 D265      297      SETB     OUT_STEP.5      ;SET OUT_STEP
0168 1559      298      DEC      STEP_A_DL+1
016A 8019      299      SJMP     STEP7
016C C265      300      STEP61: CLR      OUT_STEP.5
016E 207914    301      JB       STEP_IN.1,STEP7 ;IF NOT STEP IN
0171 C26D      302      CLR      STEP_FLAG.5
0173 1555      303      DEC      STEP_STAT+1
0175 E551      304      STEP62: MOV      A,STEP_ADV+1
0177 C3        305      CLR      C
0178 9555      306      SUBB     A,STEP_STAT+1
017A 5009      307      JNC      STEP7
017C D26D      308      SETB     STEP_FLAG.5
017E C269      309      CLR      STEP_FLAG.1
0180 C261      310      CLR      OUT_STEP.1
0182 75593C    311      MOV      STEP_A_DL+1,#60
0185          312      STEP7:
0185 306E13    313      JNB      STEP_FLAG.6,STEP72
0188 E55A      314      MOV      A,STEP_A_DL+2
018A 6006      315      JZ       STEP71
018C D266      316      SETB     OUT_STEP.6      ;SET OUT_STEP
018E 155A      317      DEC      STEP_A_DL+2
0190 8019      318      SJMP     STEP8
0192 C266      319      STEP71: CLR      OUT_STEP.6
0194 207A14    320      JB       STEP_IN.2,STEP8 ;IF NOT STEP IN
0197 C26E      321      CLR      STEP_FLAG.6
0199 1556      322      DEC      STEP_STAT+2
019B E552      323      STEP72: MOV      A,STEP_ADV+2
019D C3        324      CLR      C
019E 9556      325      SUBB     A,STEP_STAT+2
01A0 5009      326      JNC      STEP8
01A2 D26E      327      SETB     STEP_FLAG.6
01A4 C26A      328      CLR      STEP_FLAG.2
01A6 C262      329      CLR      OUT_STEP.2
01A8 755A3C    330      MOV      STEP_A_DL+2,#60
01AB          331      STEP8:
01AB 306F13    332      JNB      STEP_FLAG.7,STEP82
01AE E55B      333      MOV      A,STEP_A_DL+3
01B0 6006      334      JZ       STEP81
01B2 D267      335      SETB     OUT_STEP.7      ;SET OUT_STEP

```

เอกสารนี้เป็นทรัพย์สินของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี 335 ทรัพยากรใช้งาน SETB OUT_STEP.7 ;SET OUT_STEP ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

01B4 155B      336          DEC     STEP_A_DL+3
01B6 8019      337          SJMP    STEP_0
01B8 C267      338          STEP81: CLR     OUT_STEP.7
01BA 207B14    339          JB      STEP_IN.3,STEP_0 ;IF NOT STEP IN
01BD C26F      340          CLR     STEP_FLAG.7
01BF 1557      341          DEC     STEP_STAT+3
01C1 E553      342          STEP82: MOV    A,STEP_ADV+3
01C3 C3        343          CLR     C
01C4 9557      344          SUBB   A,STEP_STAT+3
01C6 5009      345          JNC    STEP_0
01C8 D26F      346          SETB   STEP_FLAG.7
01CA C26B      347          CLR     STEP_FLAG.3
01CC C263      348          CLR     OUT_STEP.3
01CE 755B3C    349          MOV    STEP_A_DL+3,#60
01D1          350          STEP_D:
01D1 90F801    351          MOV    DPTR,#PPI+1 ;PORT B
01D4 E52C      352          MOV    A,OUT_STEP
01D6 F4        353          CPL    A
01D7 F0        354          MOVX   @DPTR,A
01D8 64FF      355          XRL   A,#0FFH
01DA 6006      356          JZ     LEVEL_P
01DC 7404      357          MOV    A,#04H
01DE 90F802    358          MOV    DPTR,#PPI+2 ;PORT C
01E1 F0        359          MOVX   @DPTR,A
          360
          361          ;LEVEL PROCESS
01E2 7860      362          LEVEL_P:MOV   R0,#LEVEL_TBL
01E4 7962      363          MOV    R1,#LEVEL_TBL+2
01E6 7A04      364          MOV    R2,#4
01E8 7C70      365          MOV    R4,#TRIG_0 ;TRIG_BUF
01EA 9019CC    366          MOV    DPTR,#TRIG_TBL
01ED E6        367          LP_1:  MOV    A,@R0 ;LEVEL_Lx
01EE 27        368          ADD    A,@R1 ;STEP_Lx
01EF F6        369          MOV    @R0,A
01F0 08        370          INC    R0
01F1 09        371          INC    R1
01F2 E7        372          MOV    A,@R1 ;STEP_Hx
01F3 20E70D    373          JB     ACC.7,FADE_D ;FADE DOWN CHECK
01F6 36        374          ADDC   A,@R0 ;LEVEL_Hx
01F7 F6        375          MOV    @R0,A
01F8 249C      376          ADD    A,#156 ;OVERFLOW CHECK
01FA 5002      377          JNC    FADE_U
01FC 7664      378          MOV    @R0,#100 ;LEVEL_Hx=100
01FE E6        379          FADE_U: MOV   A,@R0 ;LEVEL_Hx
01FF 93        380          MOVC  A,@A+DPTR ;TRIG_TBL
0200 020216    381          JMP    LP_2
0203 C2E7      382          FADE_D: CLR   ACC.7
0205 FD        383          MOV    R5,A

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานทางการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0206 E6      384      MOV     A,@R0
0207 9D      385      SUBB   A,R5
0208 F6      386      MOV     @R0,A
0209 5002     387      JNC    FADE_D1
020B 7600     388      MOV     @R0,#0
020D 7464     389      FADE_D1:MOV A,#100
020F C3      390      CLR    C
0210 96      391      SUBB   A,@R0
0211 93      392      MOVC  A,@A+DPTR
0212 FD      393      MOV     R5,A
0213 E4      394      CLR    A
0214 93      395      MOVC  A,@A+DPTR      ;0%
0215 9D      396      SUBB   A,R5
0216 CC      397      LP_2:  XCH  A,R4
0217 C8      398      XCH  A,R0
0218 CC      399      XCH  A,R4
0219 F6      400      MOV     @R0,A      ;TRIG_BUF
021A CC      401      XCH  A,R4
021B C8      402      XCH  A,R0
021C CC      403      XCH  A,R4
021D EB      404      LP_3:  MOV  A,R0
021E 2403     405      ADD   A,#3
0220 FB      406      MOV   R0,A
0221 2402     407      ADD  A,#2
0223 F9      408      MOV  R1,A
0224 0C      409      INC  R4
0225 DAC6     410      DJNZ R2,LP_1
                                411      ;TIME CODE PROCESS
0227 200239   412      JB   EXT_CLK,END_TC
022A D57736   413      DJNZ FRM_DLY,END_TC
022D 757704   414      MOV  FRM_DLY,#4
0230 E548     415      MOV  A,FRM
0232 2404     416      ADD  A,#4
0234 D4      417      DA   A
0235 F548     418      MOV  FRM,A
0237 502A     419      JNC  END_TC
0239 754800   420      MOV  FRM,#0
023C E549     421      MOV  A,SEC
023E 2401     422      ADD  A,#1
0240 D4      423      DA   A
0241 F549     424      MOV  SEC,A
0243 B4601D   425      CJNE A,#60H,END_TC
0246 754900   426      MOV  SEC,#0
0249 E54A     427      MOV  A,MIN
024B 2401     428      ADD  A,#1
024D D4      429      DA   A
024E F54A     430      MOV  MIN,A
0250 B46010   431      CJNE A,#60H,END_TC

```

เอกสารนี้เป็นเอกสารของบริษัทเอกชนที่ให้บริการใช้งานฟรี กรุณาแจ้งให้ทราบหากมีการนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาต
 ไม่ว่ากรรมใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0253 754A00 432      MOV     MIN,#0
0256 E54B   433      MOV     A, HOUR
0258 2401   434      ADD     A,#1
025A D4     435      DA      A
025B F54B   436      MOV     HOUR,A
025D B47903 437      CJNE   A,#79H,END_TC
0260 754B00 438      MOV     HOUR,#0
0263                439      END_TC:
0263 1579    440      DEC     COUNT_1
0265 157A    441      DEC     COUNT_2
0267 D083    442      POP     DPH
0269 D082    443      POP     DPL
026B D0E0    444      POP     ACC
026D D0D0    445      POP     PSW
026F 32      446      RETI   ;END INTERRUPT 0
0270                447      ;#
0270                448      ;# TIMER 0 INTERRUPT ROUTINE USE REGISTER BANK 3
0270                449      ;# R0,R1=POINTER : R2=TEM.REG. : R3=TRIG_DELAY
0270                450
0270                451      TO_INT:
0270 C082     452      PUSH   DPL
0272 C083     453      PUSH   DPH
0274 75D018  454      MOV     PSW,#300 ;SELECT RB3
0277 90F800  455      MOV     DPTR,#PPI ;PORT A
027A AA75     456      MOV     R2,PORT_A
027C E574     457      MOV     A,L_COUNT
027E B57007  458      CJNE   A,TRIG_0,TRIG1
0281 CA      459      XCH    A,R2
0282 54EF     460      ANL    A,#0EFH ;TRIG_0
0284 F0      461      MOVX   @DPTR,A
0285 CA      462      XCH    A,R2
0286 7B03     463      MOV     R3,#TRIG_DELAY
0288 B57107  464      TRIG1: CJNE   A,TRIG_1,TRIG2
028B CA      465      XCH    A,R2
028C 54DF     466      ANL    A,#0DFH ;TRIG_1
028E F0      467      MOVX   @DPTR,A
028F CA      468      XCH    A,R2
0290 7B03     469      MOV     R3,#TRIG_DELAY
0292 B57207  470      TRIG2: CJNE   A,TRIG_2,TRIG3
0295 CA      471      XCH    A,R2
0296 54BF     472      ANL    A,#0BFH ;TRIG_2
0298 F0      473      MOVX   @DPTR,A
0299 CA      474      XCH    A,R2
029A 7B03     475      MOV     R3,#TRIG_DELAY
029C B57307  476      TRIG3: CJNE   A,TRIG_3,TRIG4
029F CA      477      XCH    A,R2
02A0 547F     478      ANL    A,#07FH ;TRIG_3
02A2 F0      479      MOVX   @DPTR,A
    
```

```

02A3 CA      480      XCH      A,R2
02A4 7B03    481      MOV      R3,#TRIG_DELAY
02A6 8A75    482      TRIG4:  MOV      PORT_A,R2
02A8 0574    483      INC      L_COUNT
02AA DB09    484      DJNZ     R3,TRIG5
02AC 7800    485      MOV      R0,#0          ;PORT A
02AE E575    486      MOV      A,PORT_A
02B0 44F0    487      ORL      A,#0F0H        ;CLR TRIGGER A4-A7
02B2 F575    488      MOV      PORT_A,A
02B4 F0      489      MOVX     @DPTR,A
02B5 7446    490      TRIG5:  MOV      A,#70
02B7 B5742A  491      CJNE     A,L_COUNT,TRIG6
02BA 90F802  492      MOV      DPTR,#PPI+2    ;PORT C
02BD E4      493      CLR      A
02BE C2AA    494      CLR      EX1
02C0 F0      495      MOVX     @DPTR,A        ;READ ZERO IN
02C1 E0      496      MOVX     A,@DPTR
02C2 D2AA    497      SETB     EX1
02C4 54F0    498      ANL      A,#0F0H        ;MASK BIT
02C6 200005  499      JB       Z_POS_FLAG,READ_Z1 ;IF FLAG SET
02C9 FF      500      MOV      R7,A          ;STORE IN BUF.
02CA D200    501      SETB     Z_POS_FLAG     ;SET FLAG
02CC 8006    502      SJMP     READ_Z2
02CE 5F      503      READ_Z1:ANL     A,R7    ;AND WITH BUF.
02CF C200    504      CLR      Z_POS_FLAG    ;CLR FLAG
02D1 C4      505      SWAP     A
02D2 F52E    506      MOV      ZERO_IN,A
02D4 7401    507      READ_Z2:MOV     A,#01H  ;READ STEP IN
02D6 C2AA    508      CLR      EX1
02D8 F0      509      MOVX     @DPTR,A
02D9 E0      510      MOVX     A,@DPTR
02DA D2AA    511      SETB     EX1
02DC 54F0    512      ANL      A,#0F0H
02DE C4      513      SWAP     A
02DF F52F    514      MOV      STEP_IN,A
02E1 E576    515      MOV      A,PORT_C
02E3 F0      516      MOVX     @DPTR,A
02E4 D083    517      TRIG6:  POP      DPH
02E6 D082    518      POP      DPL
02E8 D0E0    519      POP      ACC
02EA D0D0    520      POP      PSW
02EC 32      521      RETI     ;END TO_INT
02ED        522
02ED        523      X1_INT:
02ED        524      ;TIME CODE READER
02ED        525      ;REG R2 = TH1 TEM      : R3 = PROGRAM POINTER
02ED        526      ; R4 = BIT COUNT      : R5 = TC TEM
02ED        527      ; R6 = COUNTER        : R7 = TC_BUF

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานภายในเท่านั้น มิให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

02ED C083      528      PUSH   DPH
02EF C082      529      PUSH   DPL
02F1 75D010    530      MOV    PSW,#200      ;RB2
02F4 AA8D      531      MOV    R2,TH1
02F6 E4        532      CLR    A
02F7 F58D      533      MOV    TH1,A
02F9 F58B      534      MOV    TL1,A
02FB 208F24    535      JB     TF1,TC4      ;IF NOT TF1 THEN
02FE 740A      536      MOV    A,#10      ;CHECK TH1
0300 C3        537      CLR    C
0301 9A        538      SUBB   A,R2
0302 5003      539      JNC    TC1      ;IF TH1 > 11 THEN
0304 C3        540      CLR    C      ;
0305 8008      541      SJMP  TC3
0307 200504    542      TC1:   JB     TC_CLK,TC2      ;IF TC_CLK=0 THEN
030A D205      543      SETB  TC_CLK      ;
030C 801A      544      SJMP  TC6
030E D3        545      TC2:   SETB  C      ;ELSE
030F EF        546      TC3:   MOV    A,R7
0310 13        547      RRC   A
0311 FF        548      MOV    R7,A
0312 1C        549      DEC   R4
0313 EB        550      MOV    A,R3
0314 900319    551      MOV    DPTR,#JMP_TBL
0317 93        552      MOVC  A,@A+DPTR
0318 73        553      JMP   @A+DPTR
0319 18        554      JMP_TBL:DB TC_R0-JMP_TBL
031A 23        555      DB   TC_R1-JMP_TBL
031B 34        556      DB   TC_R2-JMP_TBL
031C 44        557      DB   TC_R3-JMP_TBL
031D 57        558      DB   TC_R4-JMP_TBL
031E 72        559      DB   TC_R5-JMP_TBL
031F 7F        560      DB   TC_R6-JMP_TBL
0320 9D        561      DB   TC_R7-JMP_TBL
0321 AA        562      DB   TC_R8-JMP_TBL
0322 7B00      563      TC4:   MOV    R3,#0
0324 C28F      564      CLR    TF1
0326 C205      565      TC5:   CLR    TC_CLK
0328 D082      566      TC6:   POP   DPL
032A D083      567      POP   DPH
032C D0E0      568      POP   ACC
032E D0D0      569      POP   PSW
0330 32        570      RETI      ;INT1 RETURN
                    571
0331 BFC0F2    572      TC_R0: CJNE  R7,#0C0H,TC5
0334 7F00      573      MOV    R7,#0
0336 7B01      574      MOV    R3,#1
0338 7C08      575      MOV    R4,#9

```

เอกสารนี้เป็นเอกสารของบริษัทเอกชน ไม่ควรเผยแพร่โดยไม่ได้รับอนุญาต
 ไม่ควรแก้ไขใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

033A 6126	576		AJMP	TC5
033C EC	577	TC_R1:	MOV	A,R4
033D 70E7	578		JNZ	TC5
033F EF	579		MOV	A,R7
0340 F4	580		CPL	A
0341 7006	581		JNZ	TC_R11
0343 7B02	582		MOV	R3,#2
0345 7C04	583		MOV	R4,#4
0347 6126	584		AJMP	TC5
0349 7B00	585	TC_R11:	MOV	R3,#0
034B 6126	586		AJMP	TC5
034D EC	587	TC_R2:	MOV	A,R4
034E 70D6	588		JNZ	TC5
0350 BFBF06	589		CJNE	R7,#0BFH,TC_R21
0353 7B03	590		MOV	R3,#3
0355 7C08	591		MOV	R4,#8
0357 6126	592		AJMP	TC5
0359 7B00	593	TC_R21:	MOV	R3,#0
035B 6168	594		AJMP	TC_R31
035D EC	595	TC_R3:	MOV	A,R4
035E 70C6	596		JNZ	TC5
0360 EF	597		MOV	A,R7
0361 540F	598		ANL	A,#0FH
0363 FD	599		MOV	R5,A
0364 7B04	600		MOV	R3,#4
0366 7C08	601		MOV	R4,#8
0368 7403	602	TC_R31:	MOV	A,#3 ;LED ON
036A 90F802	603		MOV	DPTR,#PPI+2
036D F0	604		MOVX	@DPTR,A
036E 6126	605		AJMP	TC5
0370 EC	606	TC_R4:	MOV	A,R4
0371 70B3	607		JNZ	TC5
0373 EF	608		MOV	A,R7
0374 C4	609		SWAP	A
0375 54F0	610		ANL	A,#0F0H
0377 4D	611		ORL	A,R5
0378 FD	612		MOV	R5,A
0379 2D	613		ADD	A,R5
037A D4	614		DA	A
037B 2D	615		ADD	A,R5
037C D4	616		DA	A
037D 2D	617		ADD	A,R5
037E D4	618		DA	A
037F F540	619		MOV	FRM_T,A
0381 7B05	620		MOV	R3,#5
0383 7C08	621		MOV	R4,#8
0385 7841	622		MOV	R0,#SEC_T
0387 7E02	623		MOV	R6,#2

```

0389 6126      624      AJMP      TC5
038B EC        625      TC_R5: MOV      A,R4
038C 709B      626      JNZ       TC5
038E EF        627      MOV      A,R7
038F 540F      628      ANL      A,#0FH
0391 FD        629      MOV      R5,A
0392 7B06      630      MOV      R3,#6
0394 7C08      631      MOV      R4,#8
0396 6126      632      AJMP      TC5
0398 EC        633      TC_R6: MOV      A,R4
0399 7013      634      JNZ       TC_R62
039B EF        635      MOV      A,R7
039C C4        636      SWAP     A
039D 54F0      637      ANL      A,#0F0H
039F 4D        638      ORL      A,R5
03A0 F6        639      MOV      @R0,A
03A1 08        640      INC      R0
03A2 DE06      641      DJNZ     R6,TC_R61
03A4 7B07      642      MOV      R3,#7
03A6 7C08      643      MOV      R4,#8
03A8 6126      644      AJMP      TC5
03AA 7B05      645      TC_R61: MOV      R3,#5
03AC 7C08      646      MOV      R4,#8
03AE 7403      647      TC_R62: MOV      A,#3      ;LED ON
03B0 90F802    648      MOV      DPTR,#PPI+2
03B3 F0        649      MOVX    @DPTR,A
03B4 6126      650      AJMP      TC5
03B6 EC        651      TC_R7: MOV      A,R4
03B7 700B      652      JNZ       TC_R71
03B9 EF        653      MOV      A,R7
03BA 540F      654      ANL      A,#0FH
03BC FD        655      MOV      R5,A
03BD 7B08      656      MOV      R3,#8
03BF 7C04      657      MOV      R4,#4
03C1 6126      658      TC_R71: AJMP      TC5
03C3 EC        659      TC_R8: MOV      A,R4
03C4 7018      660      JNZ       TC_RB1
03C6 EF        661      MOV      A,R7
03C7 5470      662      ANL      A,#70H
03C9 4D        663      ORL      A,R5
03CA F543      664      MOV      HOUR_T,A
03CC 854048     665      MOV      FRM,FRM_T
03CF 854149     666      MOV      SEC,SEC_T
03D2 85424A     667      MOV      MIN,MIN_T
03D5 85434B     668      MOV      HOUR,HOUR_T
03D8 7B00      669      MOV      R3,#0
03DA D202      670      SETB    EXT_CLK
03DC D203      671      SETB    E_CLK_OK

```

เอกสารนี้เป็นของงานโครงการรับการใช้งานระบบการศึกษานานาชาติให้มาใช้ประโยชน์ด้านการศึกษา
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

03DE 6126      672      TC_R81: AJMP   TC5           ;END INT1
                673
03E0           674      T1_INT:
03E0 75A0F8    675          MOV    P2,#0FBH
03E3 7802     676          MOV    R0,#02           ;PORT C
03E5 300804   677          JNB   PEAK,TG1
03EB 7408     678          MOV    A,#PEAK1       ;PEAK+
03EA 8002     679          SJMP  TG2
03EC 7409     680      TG1:  MOV    A,#PEAK2       ;PEAK-
03EE F2       681      TG2:  MOVX   @R0,A
03EF B205     682          CPL   TC_CLK
03F1 300602   683          JNB   TC_LOGIC,TG3     ;IF LOGIC=1 THEN
03F4 B208     684          CPL   PEAK           ;TOGGLE PEAK
03F6 200507   685      TG3:  JB    TC_CLK,TG4     ;IF 2nd CYCLE THEN
03F9 D207     686          SETB  TC_FLAG
03FB 200602   687          JB    TC_LOGIC,TG4   ;IF LOGIC<>1 THEN
03FE B208     688          CPL   PEAK           ;TOGGLE PEAK
0400 1577     689      TG4:  DEC   FRM_DLY
0402 D0E0     690          POP  ACC
0404 32       691          RETI          ;END T1_INT
                692
0405           693      SP_INT:
0405 75D018    694          MOV    PSM,#300       ;RB3
0408 209802   695          JB    RI,SP_RX
040B B016     696          SJMP  SP_RET
040D C298     697      SP_RX: CLR   RI
040F E57E     698          MOV    A,R_HEAD
0411 04       699          INC  A
0412 B4A902   700          CJNE A,#R_TOPLIM+1,SP_R1
0415 7480     701          MOV   A,#R_BOTLIM
0417 B57F04   702      SP_R1: CJNE A,R_TAIL,SP_R2
041A D201     703          SETB RI_FLAG
041C 8005     704          SJMP  SP_RET
041E FB       705      SP_R2: MOV   R0,A
041F A699     706          MOV   @R0,SBUF
0421 F57E     707          MOV   R_HEAD,A
0423 D0E0     708      SP_RET: POP  ACC
0425 D0D0     709          POP  PSW
0427 32       710          RETI          ;END SP_INT
                711
0428           712      START:
0428 7800     713          MOV   R0,#0H         ;CLR INT.RAM
042A E4       714          CLR  A
042B F6       715          MOV   @R0,A
042C D8FD     716          DJNZ R0,$-1
042E 7A04     717          MOV   R2,#4
0430 7870     718          MOV   R0,#TRIG_0
0432 9019CC   719          MOV   DPTR,#TRIG_TBL
    
```

```

0435          720      CLR_TRIG:
0435 E4          721          CLR      A
0436 93          722          MOVC   A,@A+DPTR
0437 F6          723          MOV    @R0,A
0438 08          724          INC    R0
0439 DAFA        725          DJNZ  R2,CLR_TRIG
043B 74FF        726          MOV    A,#0FFH
043D F575        727          MOV    PORT_A,A
043F F576        728          MOV    PORT_C,A
0441 F52F        729          MOV    STEP_IN,A
0443 F52E        730          MOV    ZERO_IN,A
0445 757EAB      731          MOV    R_HEAD,#R_TOPLIM
0448 757FAB      732          MOV    R_TAIL,#R_TOPLIM
044B 7A01        733          MOV    R2,#1          ;POWER UP DELAY
044D 7800        734          MOV    R0,#0          ;INIT 8255
044F          735      INIT:
044F 90F803      736          MOV    DPTR,#PPI+3    ;CONTROL PORT
0452 7488        737          MOV    A,#088H      ;CONTROL CODE
0454 F0          738          MOVX  @DPTR,A
0455 90F802      739          MOV    DPTR,#PPI+2    ;PORT C
0458 7403        740          MOV    A,#03
045A F0          741          MOVX  @DPTR,A
045B 74FF        742          MOV    A,#0FFH      ;CLEAR O/P
045D 90F800      743          MOV    DPTR,#PPI      ;PORT A
0460 F0          744          MOVX  @DPTR,A
0461 A3          745          INC   DPTR          ;PORT B
0462 F0          746          MOVX  @DPTR,A
0463 A3          747          INC   DPTR
0464 7404        748          MOV    A,#04
0466 F0          749          MOVX  @DPTR,A
0467 DBE6        750          DJNZ  R0,INIT
0469 DAE4        751          DJNZ  R2,INIT
046B          752
046B 759852      753          MOV    SCON,#01010010B ;INIT SERIAL PORT
046E 75C834      754          MOV    T2CON,#34H     ;BAUD RATE GEN.
0471 75CBFF      755          MOV    RCAP2H,#HIGH(BAUD)
0474 75CADC      756          MOV    RCAP2L,#LOW(BAUD)
0477 7581BF      757          MOV    SP,#STACK     ;INIT STACK
047A 758902      758          MOV    TMOD,#02H     ;INIT TO T1
047D 758CBD      759          MOV    TH0,#189      ; 77 uS TIME
0480 758ABD      760          MOV    TLO,#189
0483 758855      761          MOV    TCON,#01010101B
0486 75A897      762          MOV    IE,#10010111B
0489 D2BA        763          SETB  PX1
048B D202        764          SETB  EXT_CLK
048B          765
048D 741A        766      MAIN: MOV    A,#CLS
048F 121056      767          CALL  S_OUT
    
```



```
0508 901901 816      MOV    DPTR,#RM_TXT
050B 120FEC 817      CALL   STR_OUT
050E 02145E 818      JMP    MANUAL
0511 3003C7 819      TC_IN: JNB   E_CLK_OK,MAIN2
0514 741A   820      MOV    A,#CLS
0516 121056 821      CALL   S_OUT
0519 901954 822      MOV    DPTR,#RUN_TXT
051C 120FEC 823      CALL   STR_OUT
051F 120FFE 824      CALL   CRLF
0522 02105E 825      TC_IN1: JMP  RUN_S
      826
0525 79A9   827      CK_BUF: MOV   R1,#BOT_BUF
0527 E7     828      MOV   A,@R1
0528 B4200D 829      CJNE  A,#SPACE,CK_BUF2 ;SPACE
052B 09     830      CK_BUF1: INC  R1
052C E9     831      MOV   A,R1
052D B50002 832      CJNE  A,0,$+5
0530 809A   833      SJMP  MAIN1
0532 E7     834      MOV   A,@R1
0533 B4202C 835      CJNE  A,#SPACE,INV_COM
0536 80F3   836      SJMP  CK_BUF1
0538 E8     837      CK_BUF2: MOV  A,R0
0539 C3     838      CLR   C
053A 94AB   839      SUBB  A,#BOT_BUF+2
053C 4024   840      JC    INV_COM
053E 900575 841      MOV   DPTR,#CMD_TBL
0541 7C00   842      MOV   R4,#0
0543 7B00   843      CK_BUF3: MOV  R3,#0
0545 7A02   844      MOV   R2,#2
0547 79A9   845      MOV   R1,#BOT_BUF
0549 E4     846      CK_BUF4: CLR  A
054A 93     847      MOVC A,@A+DPTR
054B B41B02 848      CJNE  A,#ESC,$+5
054E 8012   849      SJMP  INV_COM
0550 FD     850      MOV   R5,A
0551 E7     851      MOV   A,@R1
0552 B50501 852      CJNE  A,05,$+4
0555 08     853      INC   R3
0556 09     854      INC   R1
0557 A3     855      INC   DPTR
0558 DAEF   856      DJNZ  R2,CK_BUF4
055A B80202 857      CJNE  R3,#02,$+5
055D A18E   858      AJMP  COMMAND ;COMMAND
055F 0C     859      INC   R4
0560 80E1   860      SJMP  CK_BUF3
0562 120FFE 861      INV_COM: CALL CRLF
0565 7407   862      MOV   A,#07
0567 121056 863      CALL   S_OUT
```

```

056A 9018F1 864          MOV    DPTR,#INVALID
056D 120FEC 865          CALL   STR_OUT
0570 120FFE 866          CALL   CRLF
0573 81CC 867           AJMP   MAIN1
0575 434C 868          CMD_TBL:DB 'CL'
0577 5245 869          DB    'RE'
0579 4150 870          DB    'AP'
057B 4E45 871          DB    'NE'
057D 4C49 872          DB    'LI'
057F 4544 873          DB    'ED'
0581 4445 874          DB    'DE'
0583 494E 875          DB    'IN'
0585 5255 876          DB    'RU'
0587 5853 877          DB    'XS'
0589 584C 878          DB    'XL'
058B 5443 879          DB    'TC'
058D 1B 880           DB    ESC
058E EC 881           881
058E EC 882          COMMAND:MOV  A,R4
058F 23 883          RL    A
0590 2C 884          ADD   A,R4
0591 900595 885         MOV    DPTR,#CMD_JMP
0594 73 886          JMP    @A+DPTR
0595 0205B9 888         CMD_JMP:LJMP CLR_SCR
0598 02048D 889         LJMP  MAIN
059B 0205DC 890         LJMP  APPEND
059E 0205C0 891         LJMP  NEW
05A1 020848 892         LJMP  LIST
05A4 020896 893         LJMP  EDIT
05A7 0208CF 894         LJMP  DEL
05AA 02092C 895         LJMP  INS
05AD 0209A4 896         LJMP  RUN
05B0 0209B7 897         LJMP  XSAVE
05B3 0209F1 898         LJMP  XLOAD
05B6 020A5C 899         LJMP  TC_GEN
05B9 741A 901         CLR_SCR:MOV  A,#CLS
05BB 121056 902         CALL   S_OUT
05BE 81CF 903         AJMP   MAIN1+3
05C0 120FFE 904         NEW:  CALL   CRLF
05C3 90198D 905         MOV    DPTR,#SURE
05C6 120FEC 906         CALL   STR_OUT
05C9 12103E 907         LCALL  S_IN
05CC 40FB 908         JC    #-3
05CE 120D62 909         CALL   LO2UP
05D1 B45906 910         CJNE  A,#'Y',#+9
05DA 900100 911         MOV    DPTR,#0100H
    
```

PRJ.ASM

```

05D7 741A      912          MOV     A,#1AH
05D9 F0        913          MOVX   @DPTR,A
05DA 81CC      914          JMP    MAIN1
                915
05DC          916          APPEND:
05DC 120D77     917          CALL   MEM_CHK
05DF C2D5      918          CLR    F0
05E1 120CA1     919          AP1:   CALL   LIN_DP
05E4 120FC9     920          CALL   LIN_N
05E7 78A9      921          MOV    R0,#BOT_BUF
05E9 120D21     922          AP2:   CALL   RD_KEY
05EC 40FB      923          JC     AP2
05EE B41B03     924          CJNE  A,#ESC,$+6
05F1 0204C7     925          LJMP  MAIN4
05F4 B8A902     926          AP3:   CJNE  R0,#BOT_BUF,$+5
05F7 80F0      927          SJMP  AP2
05F9 79A9      928          MOV    R1,#BOT_BUF
05FB B7200A     929          AP4:   CJNE  @R1,#SPACE,AP5
05FE 09        930          INC    R1
05FF E9        931          MOV    A,R1
0600 68        932          XRL   A,R0
0601 70FB      933          JNZ   AP4
0603 120F72     934          CALL  CMD_ERR
0606 80E1      935          SJMP  AP2
0608 B75712     936          AP5:   CJNE  @R1,#'W',AP6
060B 8739      937          MOV    HEADER,@R1
060D 09        938          INC    R1
060E E9        939          MOV    A,R1
060F 68        940          XRL   A,R0
0610 7005      941          JNZ   $+7
0612 120F72     942          LCALL CMD_ERR
0615 80D2      943          SJMP  AP2
0617 120E0A     944          CALL  TIME
061A 020633     945          JMP    AP8
061D B7580D     946          AP6:   CJNE  @R1,#'X',AP7
0620 8739      947          MOV    HEADER,@R1
0622 E4        948          CLR    A
0623 F544      949          MOV    FRM_R,A
0625 F545      950          MOV    SEC_R,A
0627 F546      951          MOV    MIN_R,A
0629 F547      952          MOV    HOUR_R,A
062B 802D      953          SJMP  AP11
062D 753941     954          AP7:   MOV    HEADER,#'A'
0630 120E0A     955          CALL  TIME
0633 5005      956          AP8:   JNC   AP9
0635 120F72     957          LCALL CMD_ERR
0638 80AF      958          SJMP  AP2
063A E545      959          AP9:   MOV    A,SEC_R

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PRJ.ASM

063C	C3	960	CLR	C
063D	9460	961	SUBB	A,#60H
063F	4009	962	JC	AP10
0641	F545	963	MOV	SEC_R,A
0643	E546	964	MOV	A,MIN_R
0645	2401	965	ADD	A,#1
0647	D4	966	DA	A
0648	F546	967	MOV	MIN_R,A
064A	E546	968	AP10: MOV	A,MIN_R
064C	C3	969	CLR	C
064D	9460	970	SUBB	A,#60H
064F	4009	971	JC	AP11
0651	F546	972	MOV	MIN_R,A
0653	E547	973	MOV	A,HOUR_R
0655	2401	974	ADD	A,#1
0657	D4	975	DA	A
0658	F547	976	MOV	HOUR_R,A
065A	121012	977	AP11: CALL	SPACE2
		978		
065D	78A9	979	MOV	R0,#BOT_BUF
065F	120D21	980	AP12: CALL	RD_KEY ;INSTRUCTION
0662	40FB	981	JC	AP12
0664	B41B03	982	CJNE	A,#ESC,\$+6
0667	0204C7	983	LJMP	MAIN4
066A	BBA902	984	CJNE	R0,#BOT_BUF,\$+5
066D	80F0	985	SJMP	AP12
066F	90082F	986	MOV	DPTR,#INST_TBL
0672	79A9	987	AP13: MOV	R1,#BOT_BUF
0674	E4	988	CLR	A
0675	93	989	MOVC	A,@A+DPTR
0676	B41B05	990	CJNE	A,#ESC,\$+8
0679	120F72	991	LCALL	CMD_ERR
067C	80E1	992	SJMP	AP12
067E	FD	993	MOV	R5,A
067F	E7	994	MOV	A,@R1
0680	B50511	995	CJNE	A,5,AP14 ;R5
0683	A3	996	INC	DPTR
0684	09	997	INC	R1
0685	E9	998	MOV	A,R1
0686	B50002	999	CJNE	A,0,\$+5 ;R0
0689	800E	1000	SJMP	AP15
068B	E4	1001	CLR	A
068C	93	1002	MOVC	A,@A+DPTR
068D	FD	1003	MOV	R5,A
068E	E7	1004	MOV	A,@R1
068F	B50503	1005	CJNE	A,5,AP14+1 ;R5
0692	8005	1006	SJMP	AP15
0694	A3	1007	AP14: INC	DPTR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PRJ.ASM

```

0695 A3      1008      INC      DPTR
0696 A3      1009      INC      DPTR
0697 80D9    1010      SJMP     AP13
0699 A3      1011      AP15:   INC      DPTR
069A E4      1012      CLR      A
069B 93      1013      MOV     A,@A+DPTR
069C F53B    1014      MOV     INST,A
069E B40703  1015      CJNE   A,#7,$+6 ;IF OD AP27
06A1 0207ED  1016      LJMP   AP27
06A4 121015  1017      CALL   SPACE1
06A7 78A9    1018      MOV     R0,#BOT_BUF
06A9 120D21  1019      AP16:   CALL   RD_KEY ;RATE
06AC 40FB    1020      JC     AP16
06AE B41B03  1021      CJNE   A,#ESC,$+6
06B1 0204C7  1022      LJMP   MAIN4
06B4 B8A902  1023      CJNE   R0,#BOT_BUF,$+5
06B7 80F0    1024      SJMP   AP16
06B9 79A9    1025      MOV     R1,#BOT_BUF
06BB E53B    1026      MOV     A,INST
06BD B40303  1027      CJNE   A,#3,$+6 ;ST FWD
06C0 020759  1028      LJMP   AP221
06C3 B40403  1029      CJNE   A,#4,$+6 ;HOME
06C6 020759  1030      LJMP   AP221
06C9 B40203  1031      CJNE   A,#2,$+6 ;SNAP
06CC 020759  1032      LJMP   AP221
06CF B40602  1033      CJNE   A,#6,$+5 ;DO
06D2 8056    1034      SJMP   AP21
06D4 B40502  1035      CJNE   A,#5,$+5 ;STEP
06D7 8051    1036      SJMP   AP21
06D9 B40002  1037      CJNE   A,#0,$+5 ;FADE
06DC 8008    1038      SJMP   AP17
06DE B40102  1039      CJNE   A,#1,$+5 ;FLASH
06E1 8003    1040      SJMP   AP17
06E3 0207ED  1041      LJMP   AP27
06E6 B72E02  1042      AP17:   CJNE   @R1,#',',$+5
06E9 800A    1043      SJMP   AP18
06EB 09      1044      INC     R1
06EC E9      1045      MOV     A,R1
06ED B500F6  1046      CJNE   A,0,AP17
06F0 753030  1047      MOV     ASC,#'0'
06F3 E10A    1048      AJMP   AP19
06F5 09      1049      AP18:   INC     R1
06F6 E9      1050      MOV     A,R1
06F7 B50005  1051      CJNE   A,0,$+8
06FA 753030  1052      MOV     ASC,#'0'
06FD 8002    1053      SJMP   $+4
06FF 8730    1054      MOV     ASC,@R1
0701 19      1055      DEC     R1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0702	B9A905	1056		CJNE	R1,#BOT_BUF,\$+8
0705	753130	1057		MOV	ASC+1,#'0'
0708	8006	1058		SJMP	AP20
070A	19	1059	AP19:	DEC	R1
070B	8731	1060		MOV	ASC+1,@R1
070D	B9A905	1061		CJNE	R1,#BOT_BUF,\$+8
0710	753230	1062	AP20:	MOV	ASC+2,#'0'
0713	8003	1063		SJMP	\$\$+5
0715	19	1064		DEC	R1
0716	8732	1065		MOV	ASC+2,@R1
0718	120ECA	1066		CALL	ASCBCD
071B	5005	1067		JNC	\$\$+7
071D	120F72	1068		LCALL	CMD_ERR
0720	8087	1069		SJMP	AP16
0722	120EF0	1070		CALL	BCDBIN
0725	85353A	1071		MOV	RATE,BIN
0728	8018	1072		SJMP	AP22-5
072A	7EA9	1073	AP21:	MOV	R6,#BOT_BUF
072C	120CCF	1074		CALL	CAL_PRM
072F	5006	1075		JNC	\$\$+8
0731	120F72	1076		LCALL	CMD_ERR
0734	0206A9	1077		LJMP	AP16
0737	85353A	1078		MOV	RATE,BIN
073A	E53B	1079		MOV	A,INST
073C	B40603	1080		CJNE	A,#6,\$+6
073F	0207ED	1081		LJMP	AP27
0742	121012	1082		LCALL	SPACE2
0745	78A9	1083		MOV	R0,#BOT_BUF ;PROJECTOR
0747	120D21	1084	AP22:	CALL	RD_KEY
074A	40FB	1085		JC	AP22
074C	B41B03	1086		CJNE	A,#ESC,\$+6
074F	0204C7	1087		LJMP	MAIN4
0752	B8A902	1088		CJNE	R0,#BOT_BUF,\$+5
0755	80F0	1089		SJMP	AP22
0757	79A9	1090		MOV	R1,#BOT_BUF
0759	E4	1091	AP221:	CLR	A
075A	F53C	1092		MOV	PRJ0,A
075C	F53D	1093		MOV	PRJ1,A
075E	F53E	1094		MOV	PRJ2,A
0760	F53F	1095		MOV	PRJ3,A
0762	AE00	1096		MOV	R6,0 ;R0
0764	783C	1097		MOV	R0,#PRJ0
0766	7A04	1098		MOV	R2,#4
0768	E7	1099		MOV	A,@R1
0769	B42A02	1100		CJNE	A,#'1',\$+5
076C	8049	1101		SJMP	AP25
076E	E7	1102	AP23:	MOV	A,@R1
076F	120F66	1103		CALL	PN_CK

0772 540F	1104		ANL	A,#0FH
0774 FD	1105		MOV	R5,A
0775 5007	1106		JNC	\$\$+9
0777 A806	1107		MOV	R0,6 ;R6
0779 120F72	1108		LCALL	CMD_ERR
077C 80AC	1109		SJMP	AP21
077E 09	1110		INC	R1
077F E9	1111		MOV	A,R1
0780 B50604	1112		CJNE	A,6,\$+7
0783 A605	1113		MOV	@R0,5
0785 802E	1114		SJMP	AP25-2
0787 ED	1115		MOV	A,R5
0788 B72B04	1116		CJNE	@R1,#'+',\$\$+7
078B 4440	1117		DRL	A,#01000000B
078D 8011	1118		SJMP	AP24
078F B72D04	1119		CJNE	@R1,#'-',\$\$+7
0792 4480	1120		DRL	A,#10000000B
0794 800A	1121		SJMP	AP24
0796 B72F04	1122		CJNE	@R1,#'/'',\$\$+7
0799 44C0	1123		DRL	A,#11000000B
079B 8003	1124		SJMP	AP24
079D B72003	1125		CJNE	@R1,#SPACE,\$+6
07A0 F6	1126	AP24:	MOV	@R0,A
07A1 8008	1127		SJMP	\$\$+10
07A3 AB06	1128		MOV	R0,6
07A5 120F72	1129		LCALL	CMD_ERR
07A8 02072A	1130		LJMP	AP21
07AB 08	1131		INC	R0
07AC 09	1132		INC	R1
07AD E9	1133		MOV	A,R1
07AE B50602	1134		CJNE	A,6,\$+5
07B1 8002	1135		SJMP	\$\$+4
07B3 DAB9	1136		DJNZ	R2,AP23
07B5 8036	1137		SJMP	AP27
07B7 09	1138	AP25:	INC	R1
07B8 E9	1139		MOV	A,R1
07B9 B50604	1140		CJNE	A,6,\$+7
07BC 7F00	1141		MOV	R7,#0
07BE 8024	1142		SJMP	AP26
07C0 B72B04	1143		CJNE	@R1,#'+',\$\$+7
07C3 7F40	1144		MOV	R7,#01000000B
07C5 801D	1145		SJMP	AP26
07C7 B72D04	1146		CJNE	@R1,#'-',\$\$+7
07CA 7F80	1147		MOV	R7,#10000000B
07CC 8016	1148		SJMP	AP26
07CE B72F04	1149		CJNE	@R1,#'/'',\$\$+7
07D1 7FC0	1150		MOV	R7,#11000000B
07D3 800F	1151		SJMP	AP26

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่วารณใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PRJ.ASM

07D5 B72004	1152		CJNE	@R1,#SPACE,#+7
07D8 7F00	1153		MOV	R7,#0
07DA 8008	1154		SJMP	AP26
07DC A806	1155		MOV	R0,6
07DE 120F72	1156		LCALL	CMD_ERR
07E1 02072A	1157		LJMP	AP21
07E4 C3	1158	AP26:	CLR	C
07E5 7405	1159		MOV	A,#5
07E7 9A	1160		SUBB	A,R2
07E8 4F	1161		ORL	A,R7
07E9 F6	1162		MOV	@R0,A
07EA 08	1163		INC	R0
07EB DAF7	1164		DJNZ	R2,AP26
07ED 120CA1	1165	AP27:	CALL	LIN_DP ;STORE
07F0 E539	1166		MOV	A,HEADER
07F2 F0	1167		MOVX	@DPTR,A
07F3 7A04	1168		MOV	R2,#4
07F5 7844	1169		MOV	R0,#FRM_R
07F7 A3	1170	AP28:	INC	DPTR
07F8 E6	1171		MOV	A,@R0
07F9 F0	1172		MOVX	@DPTR,A
07FA 08	1173		INC	R0
07FB DAFA	1174		DJNZ	R2,AP28
07FD A3	1175		INC	DPTR
07FE E53B	1176		MOV	A,INST
0800 F0	1177		MOVX	@DPTR,A
0801 A3	1178		INC	DPTR
0802 E53A	1179		MOV	A,RATE
0804 F0	1180		MOVX	@DPTR,A
0805 7A04	1181		MOV	R2,#4
0807 783C	1182		MOV	R0,#PRJ0
0809 A3	1183	AP29:	INC	DPTR
080A E6	1184		MOV	A,@R0
080B F0	1185		MOVX	@DPTR,A
080C 08	1186		INC	R0
080D DAFA	1187		DJNZ	R2,AP29
080F A3	1188		INC	DPTR
0810 74AA	1189		MOV	A,#0AAH
0812 F0	1190		MOVX	@DPTR,A
0813 A3	1191		INC	DPTR
0814 741A	1192		MOV	A,#1AH
0816 20D501	1193		JB	F0,#+4
0819 F0	1194		MOVX	@DPTR,A
081A 120FC9	1195		CALL	LIN_N
081D 120CA1	1196		CALL	LIN_DP
0820 120B54	1197		CALL	DSP_LIN
0823 120CC1	1198		CALL	INC_LIN
0826 30D503	1199		JNB	F0,#+6 ;IF EDIT MAIN1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PRJ.ASM

```

0829 0204CC 1200      LJMP  MAIN1
082C 0205E1 1201      JMP   AP1
082F          1202      INST_TBL:
082F 460000 1203      DB  'F',0,0
0832 480004 1204      DB  'H',0,4
0835 530002 1205      DB  'S',0,2
0838 464C01 1206      DB  'FL',1
083B 534603 1207      DB  'SF',3
083E 535405 1208      DB  'ST',5
0841 444F06 1209      DB  'DO',6
0844 4F4407 1210      DB  'OD',7
0847 1B      1211      DB  ESC
          1212
0848 E9      1213      LIST:  MOV   A,R1
0849 B50002 1214      CJNE  A,0,$+5
084C 801E    1215      SJMP  LIST1
084E B72002 1216      CJNE  @R1,$SPACE,$+5
0851 8003    1217      SJMP  $+5
0853 09      1218      INC  R1
0854 80F2    1219      SJMP  LIST
0856 09      1220      INC  R1
0857 E9      1221      MOV   A,R1
0858 B50002 1222      CJNE  A,0,$+5
085B 800F    1223      SJMP  LIST1
085D AE01    1224      MOV   R6,1
085F 120CCF 1225      CALL  CAL_PRM
0862 4008    1226      JC   LIST1
          1227      ;   CALL  MEM_CHK
          1228      ;   MOV   A,LIN_H
          1229      ;   SUBB  A,BCD+1
          1230      ;   JC   LIST3-3
          1231      ;   MOV   A,LIN_L
          1232      ;   SUBB  A,BCD
          1233      ;   JC   LIST3-3
0864 853337 1234      MOV   LIN_L,BCD
0867 853438 1235      MOV   LIN_H,BCD+1
086A 8005    1236      SJMP  LIST2
086C E4      1237      LIST1: CLR  A
086D F537    1238      MOV   LIN_L,A
086F F538    1239      MOV   LIN_H,A
0871 120CA1 1240      LIST2: CALL LIN_DP
0874 E0      1241      MOVX  A,@DPTR
0875 B41A03 1242      CJNE  A,#1AH,$+6
0878 0204CC 1243      LJMP  MAIN1
087B 120FC9 1244      CALL  LIN_N
087E 120B54 1245      CALL  DSP_LIN
0881 12103E 1246      CALL  S_IN
0884 400B    1247      JC   LIST3
    
```

PRJ.ASM

```

0886 12103E 1248          LCALL  S_IN
0889 40FB 1249          JC     #-3
088B B41B03 1250        CJNE   A,#ESC,LIST3
088E 0204CC 1251          LJMP  MAIN1
0891 120CC1 1252    LIST3: CALL  INC_LIN
0894 80DB 1253          JMP   LIST2
          1254
0896 E9 1255    EDIT:  MOV   A,R1
0897 B50002 1256        CJNE   A,0,$+5
089A 8030 1257          SJMP  EDIT1
089C B72002 1258        CJNE   @R1,#SPACE,$+5
089F 8003 1259          SJMP  $+5
08A1 09 1260           INC   R1
08A2 80F2 1261          SJMP  EDIT
08A4 09 1262           INC   R1
08A5 E9 1263          MOV   A,R1
08A6 B50002 1264        CJNE   A,0,$+5
08A9 8021 1265          SJMP  EDIT1
08AB AE01 1266          MOV   R6,1
08AD 120CCF 1267        CALL  CAL_PRM
08B0 401A 1268          JC     EDIT1
          1269 ; CALL  MEM_CHK
          1270 ; MOV   A,LIN_H
          1271 ; SUBB  A,BCD+1
          1272 ; JC     EDIT1
          1273 ; MOV   A,LIN_L
          1274 ; SUBB  A,BCD
          1275 ; JC     EDIT1
08B2 853337 1276        MOV   LIN_L,BCD
08B5 853438 1277        MOV   LIN_H,BCD+1
08B8 120CA1 1278        CALL  LIN_DP
08BB E0 1279          MOVX  A,@DPTR
08BC B41A02 1280        CJNE   A,#1AH,$+5
08BF 800B 1281          SJMP  EDIT1
08C1 120FC9 1282        CALL  LIN_N
08C4 120B54 1283        CALL  DSP_LIN
08C7 D2D5 1284          SETB  FO
08C9 0205E1 1285          JMP   AP1
08CC 0204CC 1286    EDIT1: LJMP  MAIN1
          1287
08CF E9 1288    DEL:  MOV   A,R1
08D0 B50002 1289        CJNE   A,0,$+5
08D3 8054 1290          SJMP  DEL2
08D5 B72002 1291        CJNE   @R1,#SPACE,$+5
08D8 8003 1292          SJMP  $+5
08DA 09 1293           INC   R1
08DB 80F2 1294          SJMP  DEL
08DD 09 1295          INC   R1

```

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PRJ.ASM

```

08DE E9      1296      MOV      A,R1
08DF B50002  1297      CJNE     A,0,$+5
08E2 8045    1298      SJMP    DEL2
08E4 AE01    1299      MOV      R6,1
08E6 120CCF  1300      CALL    CAL_PRM
08E9 403E    1301      JC       DEL2
                1302      ;       CALL    MEM_CHK
                1303      ;       MOV      A,LIN_H
                1304      ;       SUBB    A,BCD+1
                1305      ;       JC       DEL2
                1306      ;       MOV      A,LIN_L
                1307      ;       SUBB    A,BCD
                1308      ;       JC       DEL2
08EB 853337  1309      MOV      LIN_L,BCD
08EE 853438  1310      MOV      LIN_H,BCD+1
08F1 120CA1  1311      CALL    LIN_DP
08F4 E0      1312      MOVX    A,@DPTR
08F5 B41A02  1313      CJNE     A,#1AH,$+5
08F8 802F    1314      SJMP    DEL2
08FA 120FC9  1315      CALL    LIN_N
08FD 120B54  1316      CALL    DSP_LIN
0900 120CA1  1317      CALL    LIN_DP
0903 85837C  1318      MOV      P_2,DPH
0906 A882    1319      MOV      RO,DPL
0908 E582    1320      MOV      A,DPL
090A 240C    1321      ADD     A,#12
090C F582    1322      MOV      DPL,A
090E E4      1323      CLR     A
090F 3583    1324      ADDC   A,DPH
0911 F583    1325      MOV     DPH,A
0913 E0      1326      DEL1:  MOVX    A,@DPTR
0914 857CA0  1327      MOV     P2,P_2
0917 F2      1328      MOVX    @R0,A
0918 B41A02  1329      CJNE     A,#1AH,$+5
091B 800C    1330      SJMP    DEL2
091D A3      1331      INC     DPTR
091E EB      1332      MOV     A,RO
091F 2401    1333      ADD     A,#1
0921 FB      1334      MOV     RO,A
0922 E4      1335      CLR     A
0923 357C    1336      ADDC   A,P_2
0925 F57C    1337      MOV     P_2,A
0927 80EA    1338      SJMP    DEL1
0929 0204CC  1339      DEL2:  LJMP    MAIN1
                1340
092C E9      1341      INS:   MOV     A,R1
092D B50002  1342      CJNE     A,0,$+5
0930 806F    1343      SJMP    INS4

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0932 B72002	1344		CJNE	@R1,#SPACE,\$+5
0935 8003	1345		SJMP	\$\$+5
0937 09	1346		INC	R1
0938 80F2	1347		SJMP	INS
093A 09	1348		INC	R1
093B E9	1349		MOV	A,R1
093C B50002	1350		CJNE	A,0,\$+5
093F 8060	1351		SJMP	INS4
0941 AE01	1352		MOV	R6,1
0943 120CCF	1353		CALL	CAL_PRM
0946 4059	1354		JC	INS4
	1355	;	CALL	MEM_CHK
	1356	;	MOV	A,LIN_H
	1357	;	SUBB	A,BCD+1
	1358	;	JC	INS4
	1359	;	MOV	A,LIN_L
	1360	;	SUBB	A,BCD
	1361	;	JC	INS4
0948 853337	1362		MOV	LIN_L,BCD
094B 853438	1363		MOV	LIN_H,BCD+1
094E C037	1364		PUSH	LIN_L
0950 C038	1365		PUSH	LIN_H
0952 120CA1	1366		CALL	LIN_DP
0955 E0	1367		MOVX	A,@DPTR
0956 B41A02	1368		CJNE	A,#1AH,\$+5
0959 8046	1369		SJMP	INS4
095B AE82	1370		MOV	R6,DPL
095D AF83	1371		MOV	R7,DPH
095F 120D77	1372		CALL	MEM_CHK
0962 120CA1	1373		CALL	LIN_DP
0965 E582	1374		MOV	A,DPL
0967 240C	1375		ADD	A,#12
0969 F8	1376		MOV	R0,A
096A E4	1377		CLR	A
096B 3583	1378		ADDC	A,DPH
096D F57C	1379		MOV	P_2,A
096F E0	1380	INS1:	MOVX	A,@DPTR
0970 857CA0	1381		MOV	P2,P_2
0973 F2	1382		MOVX	@R0,A
0974 C3	1383		CLR	C
0975 EB	1384		MOV	A,R0
0976 9401	1385		SUBB	A,#1
0978 F8	1386		MOV	R0,A
0979 E57C	1387		MOV	A,P_2
097B 9400	1388		SUBB	A,#0
097D F57C	1389		MOV	P_2,A
097F EF	1390		MOV	A,R7
0980 858306	1391		CJNE	A,DPH,INS2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PRJ.ASM

0983	EE	1392	MOV	A,R6
0984	B58202	1393	CJNE	A,DPL,INS2
0987	800F	1394	SJMP	INS3
0989	C3	1395	INS2: CLR	C
098A	E582	1396	MOV	A,DPL
098C	9401	1397	SUBB	A,#1
098E	F582	1398	MOV	DPL,A
0990	E583	1399	MOV	A,DPH
0992	9400	1400	SUBB	A,#0
0994	F583	1401	MOV	DPH,A
0996	80D7	1402	SJMP	INS1
0998	D2D5	1403	INS3: SETB	F0
099A	D038	1404	POP	LIN_H
099C	D037	1405	POP	LIN_L
099E	0205E1	1406	JMP	AP1
09A1	0204CC	1407	INS4: JMP	MAIN1
		1408		
09A4	741A	1409	RUN: MOV	A,#CLS
09A6	121056	1410	CALL	S_OUT
09A9	901954	1411	MOV	DPTR,#RUN_TXT
09AC	120FEC	1412	CALL	STR_OUT
09AF	120FFE	1413	CALL	CRLF
09B2	C202	1414	CLR	EXT_CLK
09B4	02105E	1415	JMP	RUN_S
		1416		
09B7	120FFE	1417	XSAVE: CALL	CRLF
09BA	901960	1418	MOV	DPTR,#K_PRESS
09BD	120FEC	1419	CALL	STR_OUT
09C0	12103E	1420	LCALL	S_IN
09C3	40FB	1421	JC	-\$-3
09C5	900100	1422	MOV	DPTR,#0100H
09C8	E0	1423	XSAVE1: MOVX	A,@DPTR
09C9	B41A13	1424	CJNE	A,#1AH,XSAVE2
09CC	741B	1425	MOV	A,#ESC
09CE	121056	1426	CALL	S_OUT
09D1	121056	1427	CALL	S_OUT
09D4	12103E	1428	LCALL	S_IN
09D7	40FB	1429	JC	-\$-3
09D9	B420FB	1430	CJNE	A,#SPACE,\$-5
09DC	0204CC	1431	JMP	MAIN1
09DF	121056	1432	XSAVE2: CALL	S_OUT
09E2	7A0B	1433	MOV	R2,#11
09E4	A3	1434	INC	DPTR
09E5	E0	1435	MOVB	A,@DPTR
09E6	12101B	1436	LCALL	NUM_OUT
09E9	DAF9	1437	DJNZ	R2,\$-5
09EB	120FFE	1438	CALL	CRLF
09EE	A3	1439	INC	DPTR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่วารณใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

09EF 80D7	1440		SJMP	XSAVE1
	1441			
09F1 120FFE	1442	XLOAD:	CALL	CRLF
09F4 901979	1443		MOV	DPTR,#ESC_PRESS
09F7 120FEC	1444		CALL	STR_OUT
09FA 900100	1445		MOV	DPTR,#0100H
09FD 12103E	1446	XLOAD1:	LCALL	S_IN
0A00 40FB	1447		JC	\$-3
0A02 B41B02	1448		CJNE	A,#ESC,\$+5
0A05 804F	1449		SJMP	XLOAD4
0A07 B41A02	1450		CJNE	A,#1AH,\$+5
0A0A 804A	1451		SJMP	XLOAD4
0A0C B44102	1452		CJNE	A,#'A',\$+5
0A0F 8008	1453		SJMP	XLOAD2
0A11 B45702	1454		CJNE	A,#'W',\$+5
0A14 8003	1455		SJMP	XLOAD2
0A16 B458E4	1456		CJNE	A,#'X',XLOAD1
0A19 F0	1457	XLOAD2:	MOVX	@DPTR,A
0A1A 7A0B	1458		MOV	R2,#11
0A1C 12103E	1459	XLOAD3:	LCALL	S_IN
0A1F 40FB	1460		JC	\$-3
0A21 B41B02	1461		CJNE	A,#ESC,\$+5
0A24 8030	1462		SJMP	XLOAD4
0A26 C3	1463		CLR	C
0A27 F531	1464		MOV	ASC+1,A
0A29 9441	1465		SUBB	A,#41H
0A2B E531	1466		MOV	A,ASC+1
0A2D 4002	1467		JC	\$+4
0A2F 2409	1468		ADD	A,#9
0A31 540F	1469		ANL	A,#0FH
0A33 C4	1470		SWAP	A
0A34 F535	1471		MOV	BIN,A
0A36 12103E	1472		LCALL	S_IN
0A39 40FB	1473		JC	\$-3
0A3B B41B02	1474		CJNE	A,#ESC,\$+5
0A3E 8016	1475		SJMP	XLOAD4
0A40 F530	1476		MOV	ASC,A
0A42 C3	1477		CLR	C
0A43 9441	1478		SUBB	A,#41H
0A45 E530	1479		MOV	A,ASC
0A47 4002	1480		JC	\$+4
0A49 2409	1481		ADD	A,#9
0A4B 540F	1482		ANL	A,#0FH
0A4D 4535	1483		ORL	A,BIN
0A4F A3	1484		INC	DPTR
0A50 F0	1485		MOVX	@DPTR,A
0A51 DAC9	1486		DJNZ	R2,XLOAD3
0A53 A3	1487		INC	DPTR

```

0A54 80A7    1488                JMP     XLOAD1
0A56 120D77  1489    XLOAD4: CALL    MEM_CHK
0A59 0204CC  1490                JMP     MAIN1
                                1491
0A5C                1492    TC_GEN:
                                1493    ;INITIAL VALUE
0A5C 75A890  1494                MOV     IE,#90H
0A5F 758920  1495                MOV     TMOD,#20H
0A62 758800  1496                MOV     TCON,#0
0A65 758D1A  1497                MOV     TH1,#26
0A68 758B1A  1498                MOV     TL1,#26
0A6B E4      1499                CLR     A
0A6C 7A04    1500                MOV     R2,#4
0A6E 7848    1501                MOV     R0,#FRM
0A70 F6      1502                MOV     @R0,A
0A71 08      1503                INC     R0
0A72 DAFC    1504                DJNZ   R2,$-2
0A74 D207    1505                SETB   TC_FLAG
0A76 C208    1506                CLR     PEAK
0A78 C205    1507                CLR     TC_CLK
0A7A 120FFE  1508                CALL   CRLF
0A7D 9019A1  1509                MOV     DPTR,#TG_TXT
0A80 120FEC  1510                CALL   STR_OUT
0A83 D28E    1511                SETB   TR1
0A85 D2AB    1512                SETB   ET1
0A87                1513    TC_GEN1:
                                1514    ;FRAME SYNC
0A87 7A04    1515                MOV     R2,#4
0A89 7400    1516                MOV     A,#0
0A8B 120B36  1517                CALL   TG_PULSE
0A8E 7A08    1518                MOV     R2,#8
0A90 74FC    1519                MOV     A,#11111100B
0A92 120B36  1520                CALL   TG_PULSE
0A95 7A08    1521                MOV     R2,#8
0A97 74BF    1522                MOV     A,#10111111B
0A99 120B36  1523                CALL   TG_PULSE
                                1524    ;FRAME NUMBER
0A9C E548    1525                MOV     A,FRM
0A9E 540F    1526                ANL    A,#0FH
0AA0 7A08    1527                MOV     R2,#8
0AA2 120B36  1528                CALL   TG_PULSE
0AA5 E548    1529                MOV     A,FRM
0AA7 A2D0    1530                MOV     C,P
0AA9 9209    1531                MOV     PARITY,C
0AAB C4      1532                SWAP   A
0AAC 540F    1533                ANL    A,#0FH
0AAE 7A08    1534                MOV     R2,#8
0AB0 120B36  1535                CALL   TG_PULSE
    
```

```

1536          ;SEC,MIN
0AB3 7949    1537          MOV     R1,#SEC      ;POINTER
0AB5 7B02*   1538          MOV     R3,#2       ;COUNTER
0AB7 E7      1539          TC_GEN2:MOV    A,@R1
0ABB 540F    1540          ANL     A,#0FH
0ABA 7A08    1541          MOV     R2,#8
0ABC 120B36  1542          CALL    T6_PULSE
0ABF E7      1543          MOV     A,@R1
0AC0 120B41  1544          CALL    PARITY_CHK
0AC3 C4      1545          SWAP   A
0AC4 540F    1546          ANL     A,#0FH
0AC6 7A08    1547          MOV     R2,#8
0ACB 120B36  1548          CALL    T6_PULSE
0ACB 09      1549          INC     R1
0ACC DBE9    1550          DJNZ   R3,TC_GEN2
1551          ;HOUR
0ACE E54B    1552          MOV     A,HOUR
0AD0 540F    1553          ANL     A,#0FH
0AD2 7A08    1554          MOV     R2,#8
0AD4 120B36  1555          CALL    T6_PULSE
0AD7 E54B    1556          MOV     A,HOUR
0AD9 120B41  1557          CALL    PARITY_CHK
0ADC C4      1558          SWAP   A
0ADD 540F    1559          ANL     A,#0FH
0ADF 7A03    1560          MOV     R2,#3
0AE1 120B36  1561          CALL    T6_PULSE
1562          ;PARITY
0AE4 3007FD  1563          JNB    TC_FLAG,$
0AE7 A209    1564          MOV     C,PARITY
0AE9 B3      1565          CPL    C
0AEA 9206    1566          MOV     TC_LOGIC,C
0AEC C207    1567          CLR    TC_FLAG
1568          ;NEXT FRAME
0AEE E548    1569          MOV     A,FRM
0AF0 2401    1570          ADD    A,#1
0AF2 D4      1571          DA    A
0AF3 F548    1572          MOV     FRM,A
0AF5 B4252A  1573          CJNE  A,#25H,TC_GEN3
0AFB 754800  1574          MOV     FRM,#0
0AFB E549    1575          MOV     A,SEC
0AFD 2401    1576          ADD    A,#1
0AFF D4      1577          DA    A
0B00 F549    1578          MOV     SEC,A
0B02 B4601D  1579          CJNE  A,#60H,TC_GEN3
0B05 754900  1580          MOV     SEC,#0
0B08 E54A    1581          MOV     A,MIN
0B0A 2401    1582          ADD    A,#1
0B0C D4      1583          DA    A
    
```

```

0B0D F54A      1584      MOV     MIN,A
0B0F B46010    1585      CJNE   A,#60H,TC_GEN3
0B12 754A00    1586      MOV     MIN,#0
0B15 E54B      1587      MOV     A,HOUR
0B17 2401      1588      ADD    A,#1
0B19 D4        1589      DA     A
0B1A F54B      1590      MOV     HOUR,A
0B1C B47903    1591      CJNE   A,#79H,TC_GEN3
0B1F 754B00    1592      MOV     HOUR,#0
0B22 12103E    1593      TC_GEN3:CALL S_IN
0B25 5003      1594      JNC    $+5
0B27 020A87    1595      LJMP   TC_GEN1
0B2A 758902    1596      MOV     TMOD,#02H
0B2D 758855    1597      MOV     TCON,#01010101B
0B30 75A897    1598      MOV     IE,#10010111B
0B33 0204CC    1599      JMP    MAIN1
1600
1601      ;TIME CODE GEN. PULSE
1602      ;REG. R2,A
0B36          1603      TG_PULSE:
0B36 3007FD    1604      JNB    TC_FLAG,$
0B39 13        1605      RRC    A
0B3A 9206      1606      MOV     TC_LOGIC,C
0B3C C207      1607      CLR    TC_FLAG
0B3E DAF6      1608      DJNZ   R2,TG_PULSE
0B40 22        1609      RET
0B41          1610      PARITY_CHK:
0B41 A209      1611      MOV     C,PARITY
0B43 82D0      1612      ANL    C,P
0B45 400A      1613      JC     PTY_CK1
0B47 A209      1614      MOV     C,PARITY
0B49 72D0      1615      ORL    C,P
0B4B 5004      1616      JNC    PTY_CK1
0B4D D209      1617      SETB   PARITY
0B4F 8002      1618      SJMP   PTY_CK2
0B51 C209      1619      PTY_CK1:CLR PARITY
0B53 22        1620      PTY_CK2:RET
1621      ;END OF TIME CODE GEN.
1622
0B54          1623      DSP_LIN:
0B54 E0        1624      MOVX   A,@DPTR
0B55 121056    1625      CALL   S_OUT
0B58 121015    1626      CALL   SPACE1
0B5B A3        1627      INC    DPTR
0B5C A3        1628      INC    DPTR
0B5D A3        1629      INC    DPTR
0B5E A3        1630      INC    DPTR
0B5F E0        1631      MOVX   A,@DPTR
    
```

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเท่านั้น ไม่ให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่วากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0B60 12101B	1632	CALL	NUM_OUT	
0B63 743A	1633	MOV	A,#':'	
0B65 121056	1634	CALL	S_OUT	
0B68 120C93	1635	CALL	DEC_DP	
0B6B E0	1636	MOVX	A,@DPTR	;MIN
0B6C 12101B	1637	CALL	NUM_OUT	
0B6F 743A	1638	MOV	A,#':'	
0B71 121056	1639	CALL	S_OUT	
0B74 120C93	1640	CALL	DEC_DP	
0B77 E0	1641	MOVX	A,@DPTR	;SEC
0B78 12101B	1642	CALL	NUM_OUT	
0B7B 742E	1643	MOV	A,#':'	
0B7D 121056	1644	CALL	S_OUT	
0B80 120C93	1645	CALL	DEC_DP	
0B83 E0	1646	MOVX	A,@DPTR	;FRM
0B84 12101B	1647	CALL	NUM_OUT	
0B87 121012	1648	CALL	SPACE2	
0B8A A3	1649	INC	DPTR	
0B8B A3	1650	INC	DPTR	
0B8C A3	1651	INC	DPTR	
0B8D A3	1652	INC	DPTR	
0B8E E0	1653	MOVX	A,@DPTR	;INST
0B8F B40302	1654	CJNE	A,#3,\$+5	;ST FWD
0B92 8026	1655	SJMP	DSP_L1	
0B94 B40402	1656	CJNE	A,#4,\$+5	;HOME
0B97 802D	1657	SJMP	DSP_L2	
0B99 B40202	1658	CJNE	A,#2,\$+5	;SNAP
0B9C 8033	1659	SJMP	DSP_L3	
0B9E B40702	1660	CJNE	A,#7,\$+5	;OD
0BA1 8039	1661	SJMP	DSP_L4	
0BA3 B40602	1662	CJNE	A,#6,\$+5	;DO
0BA6 803D	1663	SJMP	DSP_L5	
0BAA B40502	1664	CJNE	A,#5,\$+5	;STEP
0BAB 8055	1665	SJMP	DSP_L6	
0BAD B40002	1666	CJNE	A,#0,\$+5	;FADE
0BB0 806A	1667	SJMP	DSP_L7	
0BB2 B40102	1668	CJNE	A,#1,\$+5	;FLASH
0BB5 807F	1669	SJMP	DSP_L8	
0BB7 020C87	1670	LJMP	DSP_L12	
0BBA 120C88	1671	DSP_L1: CALL	DP_SV1	
0BBD 90191F	1672	MOV	DPTR,#SF_TXT	
0BC0 120FEC	1673	CALL	STR_OUT	
0BC3 020C50	1674	LJMP	DSP_L9	
0BC6 120C88	1675	DSP_L2: CALL	DP_SV1	
0BC9 90192D	1676	MOV	DPTR,#HM_TXT	
0BCC 120FEC	1677	CALL	STR_OUT	
0BCF 807F	1678	SJMP	DSP_L9	
0BD1 120C88	1679	DSP_L3: CALL	DP_SV1	

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี การนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาตให้ดำเนินการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

OBD4 901933 1680      MOV     DPTR,#S_TXT
OBD7 120FEC 1681      CALL   STR_OUT
OBDA 8074 1682      SJMP   DSP_L9
OBDC 901939 1683      DSP_L4: MOV   DPTR,#OD_TXT
OBDF 120FEC 1684      CALL   STR_OUT
OBE2 020C87 1685      LJMP   DSP_L12
OBE5 A3 1686      DSP_L5: INC   DPTR
OBE6 7444 1687      MOV    A,#'D'
OBE8 121056 1688      CALL   S_OUT
OBE8 744F 1689      MOV    A,#'O'
OBED 121056 1690      CALL   S_OUT
OBF0 121015 1691      CALL   SPACE1
OBF3 E0 1692      MOVX   A,@DPTR
OBF4 F535 1693      MOV    BIN,A
OBF6 120F16 1694      CALL   BINBCD
OBF9 120F2D 1695      CALL   BINASC
OBF8 120D00 1696      CALL   ASC_OUT1
OBF8 020C87 1697      LJMP   DSP_L12
OC02 120C88 1698      DSP_L6: CALL  DP_SV1
OC05 901941 1699      MOV    DPTR,#ST_TXT
OC08 120FEC 1700      CALL   STR_OUT
OC0B 120C8E 1701      CALL   DP_RC
OC0E E0 1702      MOVX   A,@DPTR
OC0F F535 1703      MOV    BIN,A
OC11 120F16 1704      CALL   BINBCD
OC14 120F2D 1705      CALL   BINASC
OC17 120D00 1706      CALL   ASC_OUT1
OC1A 8037 1707      SJMP   DSP_L9+3
OC1C 120C88 1708      DSP_L7: CALL  DP_SV1
OC1F 901947 1709      MOV    DPTR,#F_TXT
OC22 120FEC 1710      CALL   STR_OUT
OC25 120C8E 1711      CALL   DP_RC
OC28 E0 1712      MOVX   A,@DPTR
OC29 F535 1713      MOV    BIN,A
OC2B 120F16 1714      CALL   BINBCD
OC2E 120F2D 1715      CALL   BINASC
OC31 120D0C 1716      CALL   ASC_OUT2
OC34 801D 1717      SJMP   DSP_L9+3
OC36 120C88 1718      DSP_L8: CALL  DP_SV1
OC39 90194D 1719      MOV    DPTR,#FL_TXT
OC3C 120FEC 1720      CALL   STR_OUT
OC3F 120C8E 1721      CALL   DP_RC
OC42 E0 1722      MOVX   A,@DPTR
OC43 F535 1723      MOV    BIN,A
OC45 120F16 1724      CALL   BINBCD
OC48 120F2D 1725      CALL   BINASC
OC4B 120D0C 1726      CALL   ASC_OUT2
OC4E 8003 1727      SJMP   DSP_L9+3
    
```

```

0C50 120C8E 1728    DSP_L9: LCALL  DP_RC
0C53 A3 1729      INC  DPTR
0C54 121012 1730    CALL SPACE2
0C57 7A04 1731    MOV  R2,#4
0C59 E0 1732    DSP_L10:MOVX  A,@DPTR
0C5A B40002 1733    CJNE A,#0,$+5
0C5D 802B 1734    SJMP DSP_L12
0C5F FD 1735    MOV  R5,A
0C60 540F 1736    ANL  A,#0FH
0C62 2430 1737    ADD  A,#30H
0C64 121056 1738    CALL S_OUT
0C67 ED 1739    MOV  A,R5
0C68 54C0 1740    ANL  A,#0C0H
0C6A B4C004 1741    CJNE A,#0C0H,$+7
0C6D 742F 1742    MOV  A,#'?'
0C6F 8010 1743    SJMP DSP_L11
0C71 B48004 1744    CJNE A,#80H,$+7
0C74 742D 1745    MOV  A,#'-'
0C76 8009 1746    SJMP DSP_L11
0C78 B44004 1747    CJNE A,#40H,$+7
0C7B 742B 1748    MOV  A,#'+'
0C7D 8002 1749    SJMP DSP_L11
0C7F 7420 1750    MOV  A,$SPACE
0C81 121056 1751    DSP_L11:CALL  S_OUT
0C84 A3 1752      INC  DPTR
0C85 DAD2 1753    DJNZ R2,DSP_L10
0C87 22 1754    DSP_L12:RET
1755
0C88 A3 1756    DP_SV1: INC  DPTR
0C89 AB82 1757    DP_SV:  MOV  R3,DPL
0C8B AC83 1758    MOV  R4,DPH
0C8D 22 1759    RET
0C8E 8B82 1760    DP_RC:  MOV  DPL,R3
0C90 8C83 1761    MOV  DPH,R4
0C92 22 1762    RET
0C93 C3 1763    DEC_DP: CLR  C
0C94 E582 1764    MOV  A,DPL
0C96 9401 1765    SUBB A,#1
0C98 F582 1766    MOV  DPL,A
0C9A E583 1767    MOV  A,DPH
0C9C 9400 1768    SUBB A,#0
0C9E F583 1769    MOV  DPH,A
0CA0 22 1770    RET
1771
0CA1 1772    LIN_DP:
1773    ;IN: LIN_L,LIN_H , OUT: DPTR
1774    ;REG A,B
0CA1 853733 1775    MOV  BCD,LIN_L
    
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

OCA4 853834 1776      MOV     BCD+1,LIN_H
OCA7 120EF0 1777      CALL   BCDBIN
OCOA E535 1778      MOV     A,BIN
OCAC 75F00C 1779      MOV     B,#12
OCAF A4 1780      MUL    AB
OCB0 F582 1781      MOV     DPL,A
OCB2 85F083 1782      MOV     DPH,B
OCB5 E536 1783      MOV     A,BIN+1
OCB7 75F00C 1784      MOV     B,#12
OCBA A4 1785      MUL    AB
OCBB 2583 1786      ADD    A,DPH
OCBD 04 1787      INC    A
OCBE F583 1788      MOV     DPH,A
OCC0 22 1789      RET
      1790
OCC1 1791      INC_LIN:
      1792      ;OUT: LIN=LIN+1  REG A
OCC1 E537 1793      MOV     A,LIN_L
OCC3 2401 1794      ADD    A,#1
OCC5 D4 1795      DA     A
OCC6 F537 1796      MOV     LIN_L,A
OCC8 E4 1797      CLR    A
OCC9 3538 1798      ADDC   A,LIN_H
OCCB D4 1799      DA     A
OCCC F538 1800      MOV     LIN_H,A
OCCF 22 1801      RET
      1802
OCCF 1803      CAL_P1:
      1804      ;IN: R6=START BUF POINTER  R0=END CHR
      1805      ;OUT: BIN,BCD,BCD+1  R1 = R6
      1806      ; C = 1 ERR , C = 0 OK  REG A,R2
OCCF C000 1807      PUSH   0
OCD1 C002 1808      PUSH   2
OCD3 7430 1809      MOV     A,#'0'
OCD5 F530 1810      MOV     ASC,A
OCD7 F531 1811      MOV     ASC+1,A
OCD9 F532 1812      MOV     ASC+2,A
OCDB A906 1813      MOV     R1,6
OCDD 7A03 1814      MOV     R2,#3
OCDF 09 1815      CAL_P1: INC  R1
OCE0 E9 1816      MOV     A,R1
OCE1 B50002 1817      CJNE   A,0,$+5
OCE4 8002 1818      SJMP   $+4
OCE6 DAF7 1819      DJNZ   R2,CAL_P1
OCEB 7830 1820      MOV     R0,#ASC
OCEA 19 1821      DEC    R1
OCE8 E7 1822      MOV     A,@R1
OCEC F6 1823      MOV     @R0,A
    
```

```

OCEB 08      1824      INC      R0
OCEE E9      1825      MOV      A,R1
OCEF B506FB  1826      CJNE    A,6,$-5
OCF2 120ECA  1827      CALL   ASCBCD
OCF5 4004    1828      JC      $+6
OCF7 120EF0  1829      LCALL  BCDBIN
OCFA C3      1830      CLR    C
OCFB D002    1831      POP    2
OCFD D000    1832      POP    0
OCFF 22      1833      RET
                1834
OD00          1835      ASC_OUT1:
OD00 E532    1836      MOV    A,ASC+2
OD02 121056  1837      CALL  S_OUT
OD05 E531    1838      MOV    A,ASC+1
OD07 121056  1839      CALL  S_OUT
OD0A 800F    1840      SJMP  ASC_OUT3
OD0C          1841      ASC_OUT2:
OD0C E532    1842      MOV    A,ASC+2
OD0E 121056  1843      CALL  S_OUT
OD11 E531    1844      MOV    A,ASC+1
OD13 121056  1845      CALL  S_OUT
OD16 742E    1846      MOV    A,#'.
OD18 121056  1847      CALL  S_OUT
OD1B          1848      ASC_OUT3:
OD1B E530    1849      MOV    A,ASC
OD1D 121056  1850      CALL  S_OUT
OD20 22      1851      RET
                1852
OD21 12103E  1853      RD_KEY: CALL  S_IN
OD24 403B    1854      JC     RD_KEY_RET
OD26 B41B03  1855      CJNE  A,#ESC,$+6
OD29 C3      1856      CLR    C
OD2A 8035    1857      SJMP  RD_KEY_RET
OD2C B40D03  1858      CJNE  A,#CR,STO_BUF
OD2F C3      1859      CLR    C
OD30 802F    1860      SJMP  RD_KEY_RET
OD32 B40815  1861      STO_BUF: CJNE  A,#BS,STO_BUF1
OD35 B8A902  1862      CJNE  R0,#BOT_BUF,$+5
OD38 80E7    1863      SJMP  RD_KEY
OD3A 121056  1864      CALL  S_OUT
OD3D 7418    1865      MOV    A,#1BH
OD3F 121056  1866      CALL  S_OUT
OD42 7457    1867      MOV    A,#57H
OD44 121056  1868      CALL  S_OUT
OD47 18      1869      DEC    R0
OD48 80D7    1870      SJMP  RD_KEY
OD4A FD      1871      STO_BUF1: MOV  R5,A
    
```

```

0D4B C3      1872      CLR      C
0D4C 9420    1873      SUBB     A,#SPACE
0D4E 5002    1874      JNC      STO_BUF3
0D50 80CF    1875      SJMP     RD_KEY
0D52 ED      1876      STO_BUF3:MOV A,R5
0D53 121056  1877      CALL     S_OUT
0D56 120D62  1878      CALL     L02UP
0D59 F6      1879      MOV      @R0,A
0D5A 08      1880      INC      R0
0D5B 88BEC3  1881      CJNE     RO,#TOP_BUF+1,RD_KEY
0D5E 78A9    1882      MOV      RO,#BOT_BUF
0D60 C3      1883      CLR      C
0D61 22      1884      RD_KEY_RET:RET
                                1885
0D62         1886      L02UP:
                                1887      ;IN  A = CHR  OUT : A = UPPER CHR
                                1888      ;REG A,B
0D62 F5F0    1889      MOV      B,A
0D64 C3      1890      CLR      C
0D65 9461    1891      SUBB     A,#61H
0D67 400B    1892      JC       L02UP1
0D69 747A    1893      MOV      A,#7AH
0D6B 95F0    1894      SUBB     A,B
0D6D 4005    1895      JC       L02UP1
0D6F E5F0    1896      MOV      A,B
0D71 54DF    1897      ANL     A,#0DFH
0D73 22      1898      RET
0D74 E5F0    1899      L02UP1: MOV  A,B
0D76 22      1900      RET
                                1901
0D77         1902      MEM_CHK:
0D77 900100  1903      MOV      DPTR,#0100H
0D7A E4      1904      CLR      A
0D7B F538    1905      MOV      LIN_H,A
0D7D F537    1906      MOV      LIN_L,A
0D7F FB      1907      MOV      R3,A
0D80 7C01    1908      MOV      R4,#1
0D82 E0      1909      M_CHK1: MOVX  A,@DPTR
0D83 B41A03  1910      CJNE     A,#1AH,$+6
0D86 020E09  1911      LJMP     M_CHK_RET
0D89 B44102  1912      CJNE     A,#'A',$+5
0D8C 8008    1913      SJMP     M_CHK2
0D8E B45702  1914      CJNE     A,#'W',$+5
0D91 8003    1915      SJMP     M_CHK2
0D93 B4586C  1916      CJNE     A,#'X',M_CHK4
0D96 A3      1917      M_CHK2: INC  DPTR
0D97 E0      1918      MOVX     A,@DPTR ;FRM
0D98 F535    1919      MOV      BIN,A
    
```

OD9A 120F2D	1920	CALL	BINASC	
OD9D E530	1921	MOV	A,ASC	
OD9F 120F5A	1922	CALL	NUM_CHK	
ODA2 405E	1923	JC	M_CHK4	
ODA4 E531	1924	MOV	A,ASC+1	
ODA6 120F5A	1925	CALL	NUM_CHK	
ODA9 4057	1926	JC	M_CHK4	
ODAB A3	1927	INC	DPTR	
ODAC E0	1928	MOVX	A,@DPTR	;SEC
ODAD F535	1929	MOV	BIN,A	
ODAF 120F2D	1930	CALL	BINASC	
ODB2 E530	1931	MOV	A,ASC	
ODB4 120F5A	1932	CALL	NUM_CHK	
ODB7 4049	1933	JC	M_CHK4	
ODB9 E531	1934	MOV	A,ASC+1	
ODBB 120F5A	1935	CALL	NUM_CHK	
ODBE 4042	1936	JC	M_CHK4	
ODC0 A3	1937	INC	DPTR	
ODC1 E0	1938	MOVX	A,@DPTR	;MIN
ODC2 F535	1939	MOV	BIN,A	
ODC4 120F2D	1940	CALL	BINASC	
ODC7 E530	1941	MOV	A,ASC	
ODC9 120F5A	1942	CALL	NUM_CHK	
ODCC 4034	1943	JC	M_CHK4	
ODCE E531	1944	MOV	A,ASC+1	
ODD0 120F5A	1945	CALL	NUM_CHK	
ODD3 402D	1946	JC	M_CHK4	
ODD5 A3	1947	INC	DPTR	
ODD6 E0	1948	MOVX	A,@DPTR	;HOUR
ODD7 F535	1949	MOV	BIN,A	
ODD9 120F2D	1950	CALL	BINASC	
ODDC E530	1951	MOV	A,ASC	
ODDE 120F5A	1952	CALL	NUM_CHK	
ODE1 401F	1953	JC	M_CHK4	
ODE3 E531	1954	MOV	A,ASC+1	
ODE5 120F5A	1955	CALL	NUM_CHK	
ODE8 401B	1956	JC	M_CHK4	
ODEA 7A07	1957	MOV	R2,#7	
ODEC A3	1958	M_CHK3: INC	DPTR	
ODED DAFD	1959	DJNZ	R2,M_CHK3	
ODEF E0	1960	MOVX	A,@DPTR	
ODF0 B4AA0F	1961	CJNE	A,#0AAH,M_CHK4	
ODF3 A3	1962	INC	DPTR	
ODF4 AB82	1963	MOV	R3,DPL	
ODF6 AC83	1964	MOV	R4,DPH	
ODF8 91C1	1965	CALL	INC_LIN	
ODFA E0	1966	MOVX	A,@DPTR	
ODFB B41A02	1967	CJNE	A,#1AH,\$+5	

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของ บริษัท อดิเรก เทคโนโลยี จำกัด ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0DFE 8009    1968          SJMP    M_CHK_RET
0E00 8080    1969          JMP     M_CHK1
0E02 8B82    1970      M_CHK4: MOV    DPL,R3
0E04 8C83    1971          MOV    DPH,R4
0E06 741A    1972          MOV    A,#1AH
0E08 F0      1973          MOVX   @DPTR,A
0E09         1974      M_CHK_RET:
0E09 22      1975          RET
          1976
0E0A         1977      TIME:
0E0A AA01    1978          MOV    R2,01      ;R2=R1
0E0C B72E02  1979      TIM1:  CJNE   @R1,#',',#+5
0E0F 800A    1980          SJMP   TIM2
0E11 09      1981          INC    R1
0E12 E9      1982          MOV    A,R1
0E13 68      1983          XRL   A,R0
0E14 70F6    1984          JNZ   TIM1
0E16 754400  1985          MOV    FRM_R,#0
0E19 802A    1986          SJMP   TIM3
0E1B 09      1987      TIM2:  INC    R1
0E1C E9      1988          MOV    A,R1
0E1D 68      1989          XRL   A,R0
0E1E 7005    1990          JNZ   $$+7
0E20 754400  1991          MOV    FRM_R,#0
0E23 801C    1992          SJMP   TIM21
0E25 8731    1993          MOV    ASC+1,@R1
0E27 09      1994          INC    R1
0E28 E9      1995          MOV    A,R1
0E29 68      1996          XRL   A,R0
0E2A 7005    1997          JNZ   $$+7
0E2C 753030  1998          MOV    ASC,#'0'
0E2F 8002    1999          SJMP   $$+4
0E31 8730    2000          MOV    ASC,@R1
0E33 753230  2001          MOV    ASC+2,#'0'
0E36 120ECA  2002          CALL  ASCBCD
0E39 5003    2003          JNC   $$+5
0E3B 020EC9  2004          LJMP  TIM_RET
0E3E 853344  2005          MOV    FRM_R,BCD
0E41 19      2006      TIM21: DEC    R1
0E42 B72EFC  2007          CJNE   @R1,#',',$$-1
0E45 E9      2008      TIM3:  MOV    A,R1
0E46 6A      2009          XRL   A,R2
0E47 7005    2010          JNZ   $$+7
0E49 754500  2011      TIM4:  MOV    SEC_R,#0
0E4C 8026    2012          SJMP  TIM7
0E4E 19      2013          DEC    R1
0E4F 8730    2014          MOV    ASC,@R1
0E51 E9      2015          MOV    A,R1
    
```

0E52 6A	2016	XRL	A,R2
0E53 7005	2017	JNZ	\$\$+7
0E55 753130	2018	TIM5: MOV	ASC+1,#'0'
0E58 8008	2019	SJMP	TIM6
0E5A 19	2020	DEC	R1
0E5B B73A02	2021	CJNE	@R1,#':',\$\$+5
0E5E 80F5	2022	SJMP	TIM5
0E60 8731	2023	MOV	ASC+1,@R1
0E62 753230	2024	TIM6: MOV	ASC+2,#'0'
0E65 120ECA	2025	CALL	ASCBCD
0E68 5003	2026	JNC	\$\$+5
0E6A 020EC9	2027	LJMP	TIM_RET
0E6D 853345	2028	MOV	SEC_R,BCD
0E70 E9	2029	MOV	A,R1
0E71 6A	2030	XRL	A,R2
0E72 7005	2031	JNZ	\$\$+7
0E74 754600	2032	TIM7: MOV	MIN_R,#0
0E77 8028	2033	SJMP	TIM9
0E79 19	2034	DEC	R1
0E7A B73A05	2035	CJNE	@R1,#':',TIM8
0E7D E9	2036	MOV	A,R1
0E7E 6A	2037	XRL	A,R2
0E7F 60F3	2038	JZ	TIM7
0E81 19	2039	DEC	R1
0E82 8730	2040	TIM8: MOV	ASC,@R1
0E84 E9	2041	MOV	A,R1
0E85 6A	2042	XRL	A,R2
0E86 7005	2043	JNZ	\$\$+7
0E88 753130	2044	MOV	ASC+1,#'0'
0E8B 8003	2045	SJMP	\$\$+5
0E8D 19	2046	DEC	R1
0E8E 8731	2047	MOV	ASC+1,@R1
0E90 753230	2048	MOV	ASC+2,#'0'
0E93 120ECA	2049	CALL	ASCBCD
0E96 5002	2050	JNC	\$\$+4
0E98 802F	2051	SJMP	TIM_RET
0E9A 853346	2052	MOV	MIN_R,BCD
0E9D E9	2053	MOV	A,R1
0E9E 6A	2054	XRL	A,R2
0E9F 7005	2055	JNZ	\$\$+7
0EA1 754700	2056	TIM9: MOV	HOOR_R,#0
0EA4 8022	2057	SJMP	TIM_RET-1
0EA6 19	2058	DEC	R1
0EA7 B73A05	2059	CJNE	@R1,#':',TIM10
0EAA E9	2060	MOV	A,R1
0EAB 6A	2061	XRL	A,R2
0EAC 60F3	2062	JZ	TIM9
0EAE 19	2063	DEC	R1

```

0EAF 8730 2064 TIM10: MOV ASC,@R1
0EB1 E9 2065 MOV A,R1
0EB2 6A 2066 XRL A,R2
0EB3 7005 2067 JNZ $+7
0EB5 753130 2068 MOV ASC+1,#'0'
0EB8 8003 2069 SJMP $+5
0EBA 19 2070 DEC R1
0EBB 8731 2071 MOV ASC+1,@R1
0EBD 753230 2072 MOV ASC+2,#'0'
0EC0 120ECA 2073 CALL ASCBCD
0EC3 4004 2074 JC TIM_RET
0EC5 853347 2075 MOV HOUR_R,BCD
0EC8 C3 2076 CLR C
0EC9 22 2077 TIM_RET:RET
2078
0ECA 2079 ASCBCD:
2080 ;IN: ASC,ASC+1,ASC+2(MSD) OUT: BCD,BCD+1(MSD)
2081 ;C = 1 ERR , C = 0 OK , REG A
0ECA E530 2082 MOV A,ASC
0ECC 120F5A 2083 CALL NUM_CHK
0ECF 401E 2084 JC ASCBCD1
0ED1 540F 2085 ANL A,#0FH
0ED3 F533 2086 MOV BCD,A
0ED5 E531 2087 MOV A,ASC+1
0ED7 120F5A 2088 CALL NUM_CHK
0EDA 4013 2089 JC ASCBCD1
0EDC 540F 2090 ANL A,#0FH
0EDE C4 2091 SWAP A
0EDF 4533 2092 ORL A,BCD
0EE1 F533 2093 MOV BCD,A
0EE3 E532 2094 MOV A,ASC+2
0EE5 120F5A 2095 CALL NUM_CHK
0EE8 4005 2096 JC ASCBCD1
0EEA 540F 2097 ANL A,#0FH
0EEC F534 2098 MOV BCD+1,A
0EEE C3 2099 CLR C
0EEF 22 2100 ASCBCD1:RET
2101
0EF0 2102 BCDBIN:
2103 ;IN: BCD,BCD+1 , OUT: BIN,BIN+1
2104 ;REG A,B
0EF0 E534 2105 MOV A,BCD+1
0EF2 75F064 2106 MOV B,#100
0EF5 A4 2107 MUL AB
0EF6 85F036 2108 MOV BIN+1,B
0EF9 F535 2109 MOV BIN,A
0EFB E533 2110 MOV A,BCD
0EFD C4 2111 SWAP A

```

0EFE 540F	2112	ANL	A,#0FH
0F00 75F00A	2113	MOV	B,#10
0F03 A4	2114	MUL	AB
0F04 C5F0	2115	XCH	A,B
0F06 E533	2116	MOV	A,BCD
0F08 540F	2117	ANL	A,#0FH
0F0A 25F0	2118	ADD	A,B
0F0C 2535	2119	ADD	A,BIN
0F0E F535	2120	MOV	BIN,A
0F10 E4	2121	CLR	A
0F11 3536	2122	ADDC	A,BIN+1
0F13 F536	2123	MOV	BIN+1,A
0F15 22	2124	RET	
	2125		
0F16	2126	BINBCD:	
	2127	;IN: BIN = HEX , OUT: BCD,BCD+1(MSD)	
	2128	;REG A,B	
0F16 E535	2129	MOV	A,BIN
0F18 75F064	2130	MOV	B,#100
0F1B 84	2131	DIV	AB
0F1C F534	2132	MOV	BCD+1,A
0F1E F536	2133	MOV	BIN+1,A
0F20 740A	2134	MOV	A,#10
0F22 C5F0	2135	XCH	A,B
0F24 84	2136	DIV	AB
0F25 C4	2137	SWAP	A
0F26 25F0	2138	ADD	A,B
0F28 F533	2139	MOV	BCD,A
0F2A F535	2140	MOV	BIN,A
0F2C 22	2141	RET	
	2142		
0F2D	2143	BINASC:	
	2144	;IN: BIN,BIN+1 , OUT: ASC,ASC+1,ASC+2(MSD)	
	2145	;REG A	
0F2D E535	2146	MOV	A,BIN
0F2F 540F	2147	ANL	A,#0FH
0F31 120F4A	2148	CALL	BINASC1
0F34 F530	2149	MOV	ASC,A
0F36 E535	2150	MOV	A,BIN
0F38 C4	2151	SWAP	A
0F39 540F	2152	ANL	A,#0FH
0F3B 120F4A	2153	CALL	BINASC1
0F3E F531	2154	MOV	ASC+1,A
0F40 E536	2155	MOV	A,BIN+1
0F42 540F	2156	ANL	A,#0FH
0F44 120F4A	2157	CALL	BINASC1
0F47 F532	2158	MOV	ASC+2,A
0F49 22	2159	RET	


```

0F4A C0E0    2160    BINASC1:PUSH    ACC
0F4C C3      2161          CLR    C
0F4D 940A    2162          SUBB   A,#10
0F4F D0E0    2163          POP    ACC
0F51 5004    2164          JNC    BINASC2
0F53 2430    2165          ADD    A,#30H
0F55 8002    2166          SJMP  $+4
0F57 2437    2167    BINASC2:ADD    A,#37H
0F59 22      2168          RET
                2169
0F5A                2170    NUM_CHK:
                2171    ;IN: A = CHR (0-9) , REG R5
                2172    ;OUT: C = 1 ERR , C = 0 OK
0F5A FD      2173          MOV    R5,A
0F5B C3      2174          CLR    C
0F5C 9430    2175          SUBB   A,#30H
0F5E ED      2176          MOV    A,R5
0F5F 4004    2177          JC     NUM_CHK1
0F61 7439    2178          MOV    A,#39H
0F63 9D      2179          SUBB   A,R5
0F64 ED      2180          MOV    A,R5
0F65 22      2181    NUM_CHK1:RET
                2182
0F66                2183    PN_CK:
                2184    ;IN: A = PRJ NO.(1-4) , REG R5
                2185    ;OUT : C = 1 ERR , C = 0 OK
0F66 FD      2186          MOV    R5,A
0F67 C3      2187          CLR    C
0F68 9431    2188          SUBB   A,#'1'
0F6A ED      2189          MOV    A,R5
0F6B 4004    2190          JC     PN_CK1
0F6D 7434    2191          MOV    A,#'4'
0F6F 9D      2192          SUBB   A,R5
0F70 ED      2193          MOV    A,R5
0F71 22      2194    PN_CK1: RET
                2195
0F72                2196    CMD_ERR:
                2197    ;OUT : R0 = #BOT_BUF , REG A
0F72 7408    2198          MOV    A,#BS
0F74 121056  2199          CALL   S_OUT
0F77 18      2200          DEC    R0
0F78 B8A9F7  2201          CJNE  R0,#BOT_BUF,CMD_ERR
0F7B 7407    2202          MOV    A,#7
0F7D 121056  2203          CALL   S_OUT
0F80 22      2204          RET
                2205
0F81 E54B    2206    SND_TC: MOV    A,HOUR
0F83 12101B  2207          CALL   NUM_OUT
    
```

เอกสารนี้เป็นทรัพย์สินของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```


0F86 743A    2208    MOV    A,#':'
0F88 121056  2209    CALL  S_OUT
0F8B E54A    2210    MOV    A,MIN
0F8D 12101B  2211    CALL  NUM_OUT
0F90 743A    2212    MOV    A,#':'
0F92 121056  2213    CALL  S_OUT
0F95 E549    2214    MOV    A,SEC
0F97 12101B  2215    CALL  NUM_OUT
0F9A 742E    2216    MOV    A,#'.'
0F9C 121056  2217    CALL  S_OUT
0F9F E548    2218    MOV    A,FRM
0FA1 12101B  2219    CALL  NUM_OUT
0FA4 22      2220    RET
          2221
0FA5 E547    2222    SND_TCR:MOV A,HOUR_R
0FA7 12101B  2223    CALL  NUM_OUT
0FAA 743A    2224    MOV    A,#':'
0FAC 121056  2225    CALL  S_OUT
0FAF E546    2226    MOV    A,MIN_R
0FB1 12101B  2227    CALL  NUM_OUT
0FB4 743A    2228    MOV    A,#':'
0FB6 121056  2229    CALL  S_OUT
0FB9 E545    2230    MOV    A,SEC_R
0FBB 12101B  2231    CALL  NUM_OUT
0FBE 742E    2232    MOV    A,#'.'
0FC0 121056  2233    CALL  S_OUT
0FC3 E544    2234    MOV    A,FRM_R
0FC5 12101B  2235    CALL  NUM_OUT
0FC8 22      2236    RET
          2237
0FC9      2238    LIN_N:
          2239    ;DISPLAY LINE NUMBER
          2240    ;IN: LIN_L,LIN_H , REG A
0FC9 120FFE  2241    CALL  CRLF
0FCC E538    2242    LIN_NX:MOV A,LIN_H
0FCE 540F    2243    ANL   A,#0FH
0FD0 120FE6  2244    CALL  LIN_N1
0FD3 E537    2245    MOV   A,LIN_L
0FD5 C4      2246    SWAP A
0FD6 540F    2247    ANL   A,#0FH
0FDB 120FE6  2248    CALL  LIN_N1
0FDB E537    2249    MOV   A,LIN_L
0FDD 540F    2250    ANL   A,#0FH
0FDF 120FE6  2251    CALL  LIN_N1
0FE2 121015  2252    CALL  SPACE1
0FE5 22      2253    RET
0FE6 2430    2254    LIN_N1:ADD A,#30H
0FE8 121056  2255    CALL  S_OUT
    
```



เอกสารนี้เป็นเอกสารลิขสิทธิ์ของสถาบันเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่วารณใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

OFEB 22      2256      RET
                2257
OFEC         2258      STR_OUT:
                2259      ;REG A,DPTR
OFEC E4      2260      CLR     A
OFED 93      2261      MOVC   A,@A+DPTR
OFEE 6006    2262      JZ     STR_OUT1
OFF0 121056  2263      CALL  S_OUT
OFF3 A3      2264      INC   DPTR
OFF4 80F6    2265      SJMP  STR_OUT
OFF6 22      2266      STR_OUT1: RET
                2267
OFF7 121056  2268      CHR_OUT:CALL S_OUT
OFFA 22      2269      RET
                2270
OFFB 120FFE  2271      CRLF2: CALL CRLF
OFFE 740D    2272      CRLF:  MOV  A,#CR
1000 121056  2273      CALL  S_OUT
1003 740A    2274      MOV   A,#LF
1005 121056  2275      CALL  S_OUT
1008 22      2276      RET
1009 740D    2277      SND_CR:MOV A,#CR
100B 121056  2278      CALL  S_OUT
100E 22      2279      RET
100F 121012  2280      SPACE4:CALL SPACE2
1012 121015  2281      SPACE2:CALL SPACE1
1015 7420    2282      SPACE1:MOV A,#20H
1017 121056  2283      CALL  S_OUT
101A 22      2284      RET
                2285
101B         2286      NUM_OUT:
                2287      ;IN A = BYTE
101B C0E0    2288      PUSH  ACC
101D C4      2289      SWAP  A
101E 540F    2290      ANL   A,#0FH
1020 12102B  2291      CALL  NUM_OUT1
1023 D0E0    2292      POP   ACC
1025 540F    2293      ANL   A,#0FH
1027 12102B  2294      CALL  NUM_OUT1
102A 22      2295      RET
102B         2296      NUM_OUT1:
102B C0E0    2297      PUSH  ACC
102D C3      2298      CLR   C
102E 940A    2299      SUBB  A,#10
1030 D0E0    2300      POP   ACC
1032 5004    2301      JNC   NUM_OUT2
1034 2430    2302      ADD   A,#30H
1036 8002    2303      SJMP $+4
    
```



```

1038          2304      NUM_OUT2:
1038 2437      2305          ADD     A,#37H
103A 121056    2306          CALL    S_OUT
103D 22       2307          RET
                2308
                2309      ;READ CHR FROM BUF RETURN IN A
                2310      ;OUT: C = 1 BUF BLANK , C = 0 CHR OK
103E C000     2311      S_IN:  PUSH  0      ;RO
1040 E57F     2312          MOV     A,R_TAIL
1042 B57E03   2313          CJNE   A,R_HEAD,S_IN1
1045 D3       2314          SETB   C      ;BUF BLK
1046 800B     2315          SJMP   S_IN3
1048 04       2316      S_IN1: INC     A
1049 B4A902   2317          CJNE   A,#R_TOPLIM+1,S_IN2
104C 7480     2318          MOV     A,#R_BOTLIM
104E FB       2319      S_IN2: MOV     R0,A
104F E6       2320          MOV     A,@R0
1050 897F     2321          MOV     R_TAIL,R0
1052 C3       2322          CLR     C
1053 D000     2323      S_IN3: POP     0
1055 22       2324          RET
                2325
1056          2326      S_OUT:
                2327      ;SEND CHR IN A TO SBUF
1056 3099FD   2328          JNB     TI,$
1059 C299     2329          CLR     TI
105B F599     2330          MOV     SBUF,A
105D 22       2331          RET
                2332
105E          2333      RUN_S:
105E E4       2334          CLR     A
105F F537     2335          MOV     LIN_L,A
1061 F538     2336          MOV     LIN_H,A
1063 7A10     2337          MOV     R2,#16
1065 7844     2338          MOV     R0,#FRM_R ;CLR TC,TC_R
1067 F6       2339          MOV     @R0,A      ; STEP_ADV_P
1068 08       2340          INC     R0        ; STEP_ADV
1069 DAFC     2341          DJNZ   R2,$-2
106B C20B     2342          CLR     LAMP_0
106D C20C     2343          CLR     LAMP_1
106F C20D     2344          CLR     LAMP_2
1071 C20E     2345          CLR     LAMP_3
1073 757864   2346          MOV     STEP_DELAY,#100
1076 E575     2347          MOV     A,PORT_A
1078 440F     2348          ORL     A,#0FH
107A F575     2349          MOV     PORT_A,A
107C 121771   2350          CALL  LI_OFF
107E 120CA1   2351      RUN_S0: CALL  LIN_DP
    
```

1082 E0	2352	MOVX	A,@DPTR
1083 F539	2353	MOV	HEADER,A
1085 B41A03	2354	CJNE	A,#1AH,\$+6
1088 02116C	2355	LJMP	RUN_S6
108B B45702	2356	CJNE	A,#'W',\$+5
108E 802E	2357	SJMP	RUN_S2
1090 B4410D	2358	CJNE	A,#'A',RUN_S1
1093 7A04	2359	MOV	R2,#4 ;AT
1095 7844	2360	MOV	R0,#FRM_R
1097 A3	2361	INC	DPTR ;LOOP
1098 E0	2362	MOVX	A,@DPTR
1099 F6	2363	MOV	@R0,A
109A 08	2364	INC	R0
109B DAFA	2365	DJNZ	R2,\$-4 ;UNTIL
109D 0210F0	2366	JMP	RUN_S3
10A0 7A04	2367	RUN_S1: MOV	R2,#4
10A2 7848	2368	MOV	R0,#FRM
10A4 7944	2369	MOV	R1,#FRM_R
10A6 12103E	2370	LCALL	S_IN
10A9 40FB	2371	JC	\$\$-3
10AB B41B03	2372	CJNE	A,#ESC,\$+6
10AE 0204CC	2373	LJMP	MAIN1 ;EXIT
10B1 A3	2374	INC	DPTR
10B2 E6	2375	MOV	A,@R0
10B3 F7	2376	MOV	@R1,A
10B4 F0	2377	MOVX	@DPTR,A
10B5 08	2378	INC	R0
10B6 09	2379	INC	R1
10B7 DAFB	2380	DJNZ	R2,\$-6
10B9 753941	2381	MOV	HEADER,#'A'
10BC 8032	2382	SJMP	RUN_S3
10BE A3	2383	RUN_S2: INC	DPTR
10BF E0	2384	MOVX	A,@DPTR
10C0 2544	2385	ADD	A,FRM_R
10C2 D4	2386	DA	A
10C3 F544	2387	MOV	FRM_R,A
10C5 A3	2388	INC	DPTR
10C6 E0	2389	MOVX	A,@DPTR
10C7 3545	2390	ADDC	A,SEC_R
10C9 D4	2391	DA	A
10CA 920F	2392	MOV	C_TEM,C
10CC 2440	2393	ADD	A,#40H
10CE D4	2394	DA	A
10CF 720F	2395	ORL	C,C_TEM
10D1 4002	2396	JC	\$\$+4
10D3 9440	2397	SUBB	A,#40H
10D5 F545	2398	MOV	SEC_R,A
10D7 A3	2399	INC	DPTR

```

10DB E0      2400      MOVX   A,@DPTR
10D9 3546    2401      ADDC   A,MIN_R
10DB D4      2402      DA     A
10DC 920F    2403      MOV    C,TEM,C
10DE 2440    2404      ADD    A,#40H
10E0 D4      2405      DA     A
10E1 720F    2406      ORL   C,C_TEM
10E3 4002    2407      JC    $+4
10E5 9440    2408      SUBB  A,#40H
10E7 F546    2409      MOV   MIN_R,A
10E9 A3      2410      INC   DPTR
10EA E0      2411      MOVX  A,@DPTR
10EB 3547    2412      ADDC  A,HOUR_R
10ED D4      2413      DA    A
10EE F547    2414      MOV   HOUR_R,A
10F0 113E    2415      RUN_S3: CALL S_IN ;COMPARE TIME
10F2 4006    2416      JC    $+8
10F4 B41B03   2417      CJNE  A,#ESC,$+6
10F7 0204CC  2418      LJMP  MAIN1 ;EXIT
10FA 209703  2419      JB    P1.7,$+6
10FD 0204CC  2420      LJMP  MAIN1
1100 1109    2421      CALL  SND_CR
1102 120FB1  2422      CALL  SND_TC
1105 110F    2423      CALL  SPACE4
1107 120FCC  2424      CALL  LIN_NX
110A 1115    2425      CALL  SPACE1
110C 120FA5  2426      CALL  SND_TCR
110F C3      2427      CLR   C
1110 E54B    2428      MOV   A,HOUR
1112 9547    2430      SUBB  A,HOUR_R
1114 40DA    2431      JC    RUN_S3 ;IF HOUR < HOUR_R
1116 7016    2432      JNZ   RUN_S4 ;IF HOUR # HOUR_R
1118 E54A    2433      MOV   A,MIN
111A 9546    2434      SUBB  A,MIN_R
111C 40D2    2435      JC    RUN_S3 ;IF MIN < MIN_R
111E 700E    2436      JNZ   RUN_S4 ;IF MIN # MIN_R
1120 E549    2437      MOV   A,SEC
1122 9545    2438      SUBB  A,SEC_R
1124 40CA    2439      JC    RUN_S3 ;IF SEC < SEC_R
1126 7006    2440      JNZ   RUN_S4 ;IF SEC # SEC_R
1128 E548    2441      MOV   A,FRM
112A 9544    2442      SUBB  A,FRM_R
112C 40C2    2443      JC    RUN_S3
112E        2444      RUN_S4:
112E A3      2445      INC   DPTR ;INST
112F E0      2446      MOVX  A,@DPTR
1130 F53B    2447      MOV   INST,A
    
```

1132	B40002	2448	CJNE	A,#0,\$+5
1135	8051	2449	SJMP	FADE
1137	B40103	2450	CJNE	A,#1,\$+6
113A	021167	2451	LJMP	RUN_SS
113D	B40203	2452	CJNE	A,#2,\$+6
1140	021373	2453	LJMP	SNAP
1143	B40303	2454	CJNE	A,#3,\$+6
1146	021304	2455	LJMP	STEP_FWD
1149	B40403	2456	CJNE	A,#4,\$+6
114C	021344	2457	LJMP	HOME_P
114F	B40503	2458	CJNE	A,#5,\$+6
1152	021167	2459	LJMP	RUN_SS
1155	B40603	2460	CJNE	A,#6,\$+6
1158	021321	2461	LJMP	DB
115B	B40703	2462	CJNE	A,#7,\$+6
115E	021334	2463	LJMP	OD
1161	120CA1	2464	RUN_S5: CALL	LIN_DP
1164	E539	2465	MOV	A,HEADER
1166	F0	2466	MOVX	@DPTR,A
1167	120CC1	2467	RUN_S5: CALL	TNC_LIN
116A	017F	2468	JMP	RUN_S0
116C	113E	2469	RUN_S6: CALL	S_IN
116E	4006	2470	JC	\$+8
1170	B41B03	2471	CJNE	A,#ESC,\$+6
1173	0204CC	2472	LJMP	MAIN1 ;EXIT
1176	209703	2473	JB	P1.7,\$+6
1179	0204CC	2474	LJMP	MAIN1
117C	1109	2475	CALL	SND_CR
117E	120FB1	2476	CALL	SND_TC
1181	110F	2477	CALL	SPACE4
1183	120FCC	2478	CALL	LIN_NX
1186	80E4	2479	SJMP	RUN_S6
1188		2480	FADE:	
1188	A3	2481	INC	DPTR
1189	E0	2482	MOVX	A,@DPTR
118A	F53A	2483	MOV	RATE,A
118C	7A04	2484	MOV	R2,#4
118E	A3	2485	FADE1: INC	DPTR
118F	E0	2486	MOVX	A,@DPTR
1190	B40002	2487	CJNE	A,#0,\$+5
1193	8015	2488	SJMP	FADE3
1195	FE	2489	MOV	R6,A
1196	540F	2490	ANL	A,#0FH
1198	14	2491	DEC	A
1199	C082	2492	PUSH	DPL
119B	C083	2493	PUSH	DPH
119D	FD	2494	MOV	R5,A
119E	23	2495	RL	A

```

119F 2D      2496      ADD     A,R5
11A0 9011AC  2497      MOV     DPTR,#FAD_TBL
11A3 73      2498      JMP     @A+DPTR
11A4 D083    2499      FADE2: POP     DPH
11A6 D082    2500      POP     DPL
11A8 DAE4    2501      DJNZ   R2,FADE1
11AA 80B5    2502      FADE3: JMP     RUN_S5
11AC 0211B8  2503      FAD_TBL:LJMP  FADE_0
11AF 02120B  2504      LJMP   FADE_1
11B2 02125E  2505      LJMP   FADE_2
11B5 0212B1  2506      LJMP   FADE_3
2507
11B8 EE      2508      FADE_0: MOV    A,R6
11B9 54C0    2509      ANL    A,#0C0H
11BB B44002  2510      CJNE   A,#40H,$+5 ;+
11BE 80D      2511      SJMP   FADE01
11C0 B48002  2512      CJNE   A,#80H,$+5 ;+
11C3 801D    2513      SJMP   FADE02
11C5 B4C002  2514      CJNE   A,#0C0H,$+5 ;+
11C8 802F    2515      SJMP   FADE03
11CA 200B15  2516      JB     LAMP_0,FADE02
11CD C2AF     2517      FADE01: CLR    EA ;UP
11CF C20A    2518      CLR    F_DWN
11D1 D20B    2519      SETB   LAMP_0
11D3 854C50  2520      MOV    STEP_ADV,STEP_ADV_P
11D6 E53A    2521      MOV    A,RATE
11D8 75F063  2522      MOV    B,#RATE_0
11DB 1217C4  2523      CALL   CAL_STEP
11DE D2AF     2524      SETB   EA
11E0 80C2    2525      JMP    FADE2
11E2 C2AF     2526      FADE02: CLR    EA ;DOWN
11E4 D20A    2527      SETB   F_DWN
11E6 C20B    2528      CLR    LAMP_0
11E8 054C    2529      INC    STEP_ADV_P
11EA 85785C  2530      MOV    STEP_DLY,STEP_DELAY
11ED E53A    2531      MOV    A,RATE
11EF 75F063  2532      MOV    B,#RATE_0
11F2 1217C4  2533      CALL   CAL_STEP
11F5 D2AF     2534      SETB   EA
11F7 80AB    2535      JMP    FADE2
11F9 C2AF     2536      FADE03: CLR    EA ;DOWN/
11FB D20A    2537      SETB   F_DWN
11FD C20B    2538      CLR    LAMP_0
11FF E53A    2539      MOV    A,RATE
1201 75F063  2540      MOV    B,#RATE_0
1204 1217C4  2541      CALL   CAL_STEP
1207 D2AF     2542      SETB   EA
1209 8099    2543      JMP    FADE2
    
```

```

120B EE      2544      FADE_1: MOV    A,R6
120C 54C0    2545              ANL    A,#0C0H
120E B44002  2546              CJNE   A,#40H,$+5      ;+
1211 800D    2547              SJMP  FADE11
1213 B48002  2548              CJNE   A,#80H,$+5      ;-
1216 801D    2549              SJMP  FADE12
1218 B4C002  2550              CJNE   A,#0C0H,$+5     ;/
121B 802F    2551              SJMP  FADE13
121D 200C15  2552              JB     LAMP_1,FADE12
1220 C2AF     2553      FADE11: CLR    EA          ;UP
1222 C20A     2554              CLR    F_DWN
1224 D20C     2555              SETB  LAMP_1
1226 854D51  2556              MOV   STEP_ADV+1,STEP_ADV_P+1
1229 E53A     2557              MOV   A,RATE
122B 75F067  2558              MOV   B,#RATE_1
122E 1217C4  2559              CALL  CAL_STEP
1231 D2AF     2560              SETB  EA
1233 21A4     2561              JMP   FADE2
1235 C2AF     2562      FADE12: CLR    EA          ;DOWN
1237 D20A     2563              SETB  F_DWN
1239 C20C     2564              CLR    LAMP_1
123B 054D     2565              INC   STEP_ADV_P+1
123D 85785D  2566              MOV   STEP_DLY+1,STEP_DELAY
1240 E53A     2567              MOV   A,RATE
1242 75F067  2568              MOV   B,#RATE_1
1245 1217C4  2569              CALL  CAL_STEP
1248 D2AF     2570              SETB  EA
124A 21A4     2571              JMP   FADE2
124C C2AF     2572      FADE13: CLR    EA          ;DOWN/
124E D20A     2573              SETB  F_DWN
1250 C20C     2574              CLR    LAMP_1
1252 E53A     2575              MOV   A,RATE
1254 75F067  2576              MOV   B,#RATE_1
1257 1217C4  2577              CALL  CAL_STEP
125A D2AF     2578              SETB  EA
125C 21A4     2579              JMP   FADE2
125E EE       2580      FADE_2: MOV    A,R6
125F 54C0    2581              ANL    A,#0C0H
1261 B44002  2582              CJNE   A,#40H,$+5      ;+
1264 800D    2583              SJMP  FADE21
1266 B48002  2584              CJNE   A,#80H,$+5      ;-
1269 801D    2585              SJMP  FADE22
126B B4C002  2586              CJNE   A,#0C0H,$+5     ;/
126E 802F    2587              SJMP  FADE23
1270 200D15  2588              JB     LAMP_2,FADE22
1273 C2AF     2589      FADE21: CLR    EA          ;UP
1275 C20A     2590              CLR    F_DWN
1277 D20D     2591              SETB  LAMP_2
    
```

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของ บริษัท เทคโนโลยี บิโน จำกัด ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1279 854E52 2592      MOV     STEP_ADV+2,STEP_ADV_P+2
127C E53A 2593      MOV     A,RATE
127E 75F06B 2594      MOV     B,#RATE_2
1281 1217C4 2595      CALL   CAL_STEP
1284 D2AF 2596      SETB   EA
1286 21A4 2597      JMP    FADE2
1288 C2AF 2598      FADE22: CLR   EA           ;DOWN
128A D20A 2599      SETB   F_DWN
128C C20D 2600      CLR    LAMP_2
128E 054E 2601      INC    STEP_ADV_P+2
1290 85785E 2602      MOV    STEP_DLY+2,STEP_DELAY
1293 E53A 2603      MOV    A,RATE
1295 75F06B 2604      MOV    B,#RATE_2
1298 1217C4 2605      CALL   CAL_STEP
129B D2AF 2606      SETB   EA
129D 21A4 2607      JMP    FADE2
129F C2AF 2608      FADE23: CLR   EA           ;DOWN/
12A1 D20A 2609      SETB   F_DWN
12A3 C20D 2610      CLR    LAMP_2
12A5 E53A 2611      MOV    A,RATE
12A7 75F06B 2612      MOV    B,#RATE_2
12AA 1217C4 2613      CALL   CAL_STEP
12AD D2AF 2614      SETB   EA
12AF 21A4 2615      JMP    FADE2
12B1 EE 2616      FADE_3: MOV   A,R6
12B2 54C0 2617      ANL   A,#0C0H
12B4 B44002 2618      CJNE  A,#40H,$+5      ;+
12B7 800D 2619      SJMP  FADE31
12B9 B48002 2620      CJNE  A,#80H,$+5      ;-
12BC 801D 2621      SJMP  FADE32
12BE B4C002 2622      CJNE  A,#0C0H,$+5     ;/
12C1 802F 2623      SJMP  FADE33
12C3 200E15 2624      JB    LAMP_3,FADE32
12C6 C2AF 2625      FADE31: CLR   EA           ;UP
12C8 C20A 2626      CLR    F_DWN
12CA D20E 2627      SETB   LAMP_3
12CC 854F53 2628      MOV    STEP_ADV+3,STEP_ADV_P+3
12CF E53A 2629      MOV    A,RATE
12D1 75F06F 2630      MOV    B,#RATE_3
12D4 1217C4 2631      CALL   CAL_STEP
12D7 D2AF 2632      SETB   EA
12D9 21A4 2633      JMP    FADE2
12DB C2AF 2634      FADE32: CLR   EA           ;DOWN
12DD D20A 2635      SETB   F_DWN
12DF C20E 2636      CLR    LAMP_3
12E1 054F 2637      INC    STEP_ADV_P+3
12E3 85785F 2638      MOV    STEP_DLY+3,STEP_DELAY
12E6 E53A 2639      MOV    A,RATE
    
```

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์การใช้งานเพื่อการศึกษานั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรรมใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


```

12EB 75F06F 2640      MOV     B,#RATE_3
12EB 1217C4 2641      CALL   CAL_STEP
12EE D2AF 2642      SETB   EA
12F0 21A4 2643      JMP    FADE2
12F2 C2AF 2644      FADE33: CLR   EA           ;DOWN/
12F4 D20A 2645      SETB   F_DWN
12F6 C20E 2646      CLR    LAMP_3
12F8 E53A 2647      MOV    A,RATE
12FA 75F06F 2648      MOV    B,#RATE_3
12FD 1217C4 2649      CALL   CAL_STEP
1300 D2AF 2650      SETB   EA
1302 21A4 2651      JMP    FADE2
                2652
1304 2653      STEP_FWD:
1304 A3 2654      INC    DPTR
1305 7A04 2655      MOV    R2,#4
1307 A3 2656      S_FWD1: INC   DPTR
1308 E0 2657      MOVX   A,@DPTR
1309 B40002 2658      CJNE   A,#0,$+5
130C 8011 2659      SJMP   S_FWD2
130E 540F 2660      ANL    A,#0FH
1310 14 2661      DEC    A
1311 7850 2662      MOV    R0,#STEP_ADV
1313 794C 2663      MOV    R1,#STEP_ADV_P
1315 C8 2664      XCH   A,R0
1316 28 2665      ADD   A,R0
1317 C8 2666      XCH   A,R0
1318 C9 2667      XCH   A,R1
1319 29 2668      ADD   A,R1
131A C9 2669      XCH   A,R1
131B 06 2670      INC   @R0
131C 07 2671      INC   @R1
131D DAEB 2672      DJNZ  R2,S_FWD1
131F 2161 2673      S_FWD2: JMP   RUN_S5
                2674
1321 A3 2675      DO:    INC   DPTR
1322 E0 2676      MOVX   A,@DPTR
1323 F57B 2677      MOV    DO_COUNT,A
1325 E537 2678      MOV    A,LIN_L
1327 2401 2679      ADD   A,#1
1329 D4 2680      DA    A
132A F53C 2681      MOV    LIN_LT,A
132C E4 2682      CLR   A
132D 3538 2683      ADDC  A,LIN_H
132F D4 2684      DA    A
1330 F53D 2685      MOV    LIN_HT,A
1332 2161 2686      JMP   RUN_S5
    
```

เอกสารนี้เป็นเอกสารที่สงวนไว้ 2687 ทรัพยากรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่วารณใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1334 E57B    2688      OD:  MOV    A,DO_COUNT
1336 600A    2689              JZ     OD1
1338 157B    2690              BEC   DO_COUNT
133A 853C37  2691              MOV   LIN_L,LIN_LT
133D 853D38  2692              MOV   LIN_H,LIN_HT
1340 017F    2693              JMP   RUN_S0
1342 2161    2694      OD1:  JMP   RUN_S5
                2695
1344                2696      HOME_P:
1344 A3        2697              INC   DPTR
1345 7A04    2698              MOV   R2,#4
1347 A3        2699      HO_P1:  INC   DPTR
1348 E0        2700              MOVX  A,@DPTR
1349 B40002   2701              CJNE  A,#0,$+5
134C 8023    2702              SJMP  HO_P2
134E 540F    2703              ANL  A,#0FH
1350 14        2704              DEC  A
1351 7850    2705              MOV  R0,#STEP_ADV
1353 794C    2706              MOV  R1,#STEP_ADV_P
1355 C8        2707              XCH  A,R0
1356 2B        2708              ADD  A,R0
1357 C8        2709              XCH  A,R0
1358 C9        2710              XCH  A,R1
1359 29        2711              ADD  A,R1
135A C9        2712              XCH  A,R1
135B 7600    2713              MOV  @R0,#0
135D 7700    2714              MOV  @R1,#0
135F 7854    2715              MOV  R0,#STEP_STAT
1361 7963    2716              MOV  R1,#RATE_0
1363 C8        2717              XCH  A,R0
1364 2B        2718              ADD  A,R0
1365 C8        2719              XCH  A,R0
1366 23        2720              RL   A
1367 23        2721              RL   A
1368 C9        2722              XCH  A,R1
1369 29        2723              ADD  A,R1
136A C9        2724              XCH  A,R1
136B 76A1    2725              MOV  @R0,#161
136D 77E0    2726              MOV  @R1,#0E0H
136F DAD6    2727              DJNZ R2,HO_P1
1371 2161    2728      HO_P2:  JMP   RUN_S5
                2729
1373 A3        2730      SNAP:  INC   DPTR
1374 7A04    2731              MOV   R2,#4
1376 A3        2732      SNAP1: INC   DPTR
1377 E0        2733              MOVX  A,@DPTR
137B B40002   2734              CJNE  A,#0,$+5
137B 8015    2735              SJMP  SNAP3
    
```



```

137D FE      2736      MOV     R6,A
137E 540F    2737      ANL     A,#0FH
1380 14      2738      DEC     A
1381 C082    2739      PUSH   DPL
1383 C083    2740      PUSH   DPH
1385 FD      2741      MOV     R5,A
1386 23      2742      RL     A
1387 2D      2743      ADD     A,R5
1388 901394  2744      MOV     DPTR,#SNAPTBL
138B 73      2745      JMP     @A+DPTR
138C D083    2746      SNAP2: POP     DPH
138E D082    2747      POP     DPL
1390 DAE4    2748      DJNZ   R2,SNAP1
1392 2161    2749      SNAP3: JMP     RUN_S5
1394 0213A0  2750      SNAPTBL:LJMP SNAP_0
1397 0213D1  2751      LJMP   SNAP_1
139A 021400  2752      LJMP   SNAP_2
139D 02142F  2753      LJMP   SNAP_3
13A0 EE      2754      SNAP_0: MOV    A,R6
13A1 54C0    2755      ANL     A,#0C0H
13A3 B44002  2756      CJNE   A,#40H,$+5 ;+
13A6 8011    2757      SJMP   SNAP01
13AB B48002  2758      CJNE   A,#80H,$+5 ;-
13AB 8018    2759      SJMP   SNAP02
13AD B4C002  2760      CJNE   A,#0C0H,$+5 ;/
13B0 8013    2761      SJMP   SNAP02
13B2 C2AF    2762      CLR     EA
13B4 E575    2763      MOV     A,PORT_A
13B6 30E00C  2764      JNB    ACC.0,SNAP02
13B9 C2AF    2765      SNAP01: CLR    EA ;UP
13BB E575    2766      MOV     A,PORT_A
13BD 54FE    2767      ANL     A,#11111110B
13BF F575    2768      MOV     PORT_A,A
13C1 D2AF    2769      SETB   EA
13C3 80C7    2770      JMP     SNAP2
13C5 C2AF    2771      SNAP02: CLR    EA ;DOWN
13C7 E575    2772      MOV     A,PORT_A
13C9 4401    2773      ORL     A,#00000001B
13CB F575    2774      MOV     PORT_A,A
13CD D2AF    2775      SETB   EA
13CF 80BB    2776      JMP     SNAP2
13D1 EE      2777      SNAP_1: MOV    A,R6
13D2 54C0    2778      ANL     A,#0C0H
13D4 B44002  2779      CJNE   A,#40H,$+5 ;+
13D7 800F    2780      SJMP   SNAP11
13D9 B48002  2781      CJNE   A,#80H,$+5 ;-
13DC 8016    2782      SJMP   SNAP12
13DE B4C002  2783      CJNE   A,#0C0H,$+5 ;/
    
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

13E1 8011      2784          SJMP   SNAP12
13E3 E575      2785          MOV    A,PORT_A
13E5 30E10C    2786          JNB    ACC.1,SNAP12
13E8 C2AF      2787          SNAP11: CLR  EA          ;UP
13EA E575      2788          MOV    A,PORT_A
13EC 54FD      2789          ANL    A,#11111101B
13EE F575      2790          MOV    PORT_A,A
13F0 D2AF      2791          SETB   EA
13F2 8098      2792          JMP    SNAP2
13F4 C2AF      2793          SNAP12: CLR  EA          ;DOWN
13F6 E575      2794          MOV    A,PORT_A
13F8 4402      2795          ORL    A,#00000010B
13FA F575      2796          MOV    PORT_A,A
13FC D2AF      2797          SETB   EA
13FE 808C      2798          JMP    SNAP2
1400 EE        2799          SNAP_2: MOV  A,R6
1401 54C0      2800          ANL    A,#0C0H
1403 B44002    2801          CJNE   A,#40H,$+5      ;+
1406 800F      2802          SJMP   SNAP21
1408 B48002    2803          CJNE   A,#80H,$+5      ;-
140B 8016      2804          SJMP   SNAP22
140D B4C002    2805          CJNE   A,#0C0H,$+5     ;/
1410 8011      2806          SJMP   SNAP22
1412 E575      2807          MOV    A,PORT_A
1414 30E20C    2808          JNB    ACC.2,SNAP22
1417 C2AF      2809          SNAP21: CLR  EA          ;UP
1419 E575      2810          MOV    A,PORT_A
141B 54FB      2811          ANL    A,#11111011B
141D F575      2812          MOV    PORT_A,A
141F D2AF      2813          SETB   EA
1421 618C      2814          JMP    SNAP2
1423 C2AF      2815          SNAP22: CLR  EA          ;DOWN
1425 E575      2816          MOV    A,PORT_A
1427 4404      2817          ORL    A,#00000100B
1429 F575      2818          MOV    PORT_A,A
142B D2AF      2819          SETB   EA
142D 618C      2820          JMP    SNAP2
142F EE        2821          SNAP_3: MOV  A,R6
1430 54C0      2822          ANL    A,#0C0H
1432 B44002    2823          CJNE   A,#40H,$+5      ;+
1435 800F      2824          SJMP   SNAP31
1437 B48002    2825          CJNE   A,#80H,$+5      ;-
143A 8016      2826          SJMP   SNAP32
143C B4C002    2827          CJNE   A,#0C0H,$+5     ;/
143F 8011      2828          SJMP   SNAP32
1441 E575      2829          MOV    A,PORT_A
1443 30E30C    2830          JNB    ACC.3,SNAP32
1446 C2AF      2831          SNAP31: CLR  EA          ;UP
    
```

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่วารณี่ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1448 E575      2832      MOV     A,PORT_A
144A 54F7      2833      ANL    A,#11110111B
144C F575      2834      MOV    PORT_A,A
144E D2AF      2835      SETB  EA
1450 618C      2836      JMP   SNAP2
1452 C2AF      2837      SNAP32: CLR  EA          ;DOWN
1454 E575      2838      MOV    A,PORT_A
1456 4408      2839      ORL   A,#00001000B
1458 F575      2840      MOV    PORT_A,A
145A D2AF      2841      SETB  EA
145C 618C      2842      JMP   SNAP2
                2843
                2844      ;***** START OF MANUAL CONTROL
145E          2845      MANUAL:
145E 7A04      2846      MOV    R2,#4
1460 7862      2847      MOV    R0,#RATE_0-1
1462 76FF      2848      MOV    @R0,#0FFH
1464 7404      2849      MOV    A,#4
1466 28       2850      ADD   A,R0
1467 F8       2851      MOV    R0,A
1468 DAF8      2852      DJNZ  R2,MANUAL+4
146A 757850   2853      MOV    STEP_DELAY,#80
146D E52E      2854      MOV    A,ZERO_IN
146F 540F      2855      ANL   A,#0FH
1471 640F      2856      XRL   A,#0FH
1473 6011      2857      JZ    MANUAL2
1475 121726   2858      CALL  RM3
1478 0214A0   2859      JMP   FWD1
147B 121771   2860      MANUAL1:CALL LI_OFF
147E 7496      2861      MOV   A,#150
1480 1217BD   2862      CALL  DELAYV
1483 121755   2863      CALL  HOME
1486 1216D9   2864      MANUAL2:LCALL REMOTE
1489 3004FA   2865      JNB   FORWARD,MANUAL2
148C 7A04      2866      SF1ALL:MOV R2,#4
148E 7850      2867      MOV   R0,#STEP_ADV
1490 7601      2868      SF1ALL1:MOV @R0,#01
1492 08       2869      INC   R0
1493 DAFB      2870      DJNZ  R2,SF1ALL1
1495 7464      2871      MOV   A,#100
1497 1217BD   2872      CALL  DELAYV
149A 121786   2873      CALL  P_CHK
149D 0214A0   2874      JMP   FWD1
14A0          2875      FWD1:
14A0 A292      2876      MOV   C,P1.2
14A2 8293      2877      ANL  C,P1.3
14A4 5003      2878      JNC  $+5
14A6 0204B4   2879      LJMP MAIN3
    
```

```

14A9 E561 2880      MOV    A,LEVEL_0
14AB 70F3 2881      JNZ    FWD1        ;IF LEVEL = 0
14AD E55C 2882      MOV    A,STEP_DLY
14AF 70FC 2883      JNZ    $-2        ;IF STEP_DLY = 0
14B1 121786 2884     CALL   P_CHK
14B4 2068FD 2885     JB     STEP_FLAG.0,$ ;IF NOT STEP_FLAG
14B7 206CFA 2886     JB     STEP_FLAG.4,$-3 ;IF NOT STEP_FLAG REV
14BA 307806 2887     JNB    STEP_IN.0,FWD11 ;IF NOT STEP_IN
14BD 200419 2888     JB     FORWARD,FWD2
14C0 021680 2889     JMP    REV4
14C3 756300 2890     FWD11: MOV   RATE_0,#F_UP ;FADE UP
14C6 1216D9 2891     LCALL  REMOTE ;INPUT
14C9 300408 2892     JNB    FORWARD,FWD12 ;IF FWD
14CC 756380 2893     MOV   RATE_0,#F_DOWN ;FADE DOWN STEP
14CF 85785C 2894     MOV   STEP_DLY,STEP_DELAY
14D2 8005 2895     SJMP  FWD2 ;GOTO NEXT
14D4 7863 2896     FWD12: MOV  RO,#RATE_0 ;FADE 0 DOWN
14D6 021680 2897     JMP    REV4 ;GOTO PREVIOUS
14D9 E565 2899     FWD2: MOV  A,LEVEL_1
14DB 70FC 2900     JNZ    FWD2        ;IF LEVEL = 0
14DD E55D 2901     MOV   A,STEP_DLY+1
14DF 70FC 2902     JNZ    $-2        ;IF STEP_DLY = 0
14E1 121786 2903     CALL   P_CHK
14E4 2069FD 2904     JB     STEP_FLAG.1,$ ;IF NOT STEP_FLAG
14E7 206DFA 2905     JB     STEP_FLAG.5,$-3 ;IF NOT STEP_FLAG REV
14EA 307906 2906     JNB    STEP_IN.1,FWD21 ;IF NOT STEP_IN
14ED 200419 2907     JB     FORWARD,FWD3
14F0 02156B 2908     JMP    REV1
14F3 756700 2909     FWD21: MOV  RATE_1,#F_UP ;FADE UP
14F6 1216D9 2910     LCALL  REMOTE ;INPUT
14F9 300408 2911     JNB    FORWARD,FWD22 ;IF FWD
14FC 756780 2912     MOV   RATE_1,#F_DOWN ;FADE DOWN STEP
14FF 85785D 2913     MOV   STEP_DLY+1,STEP_DELAY
1502 8005 2914     SJMP  FWD3 ;GOTO NEXT
1504 7867 2915     FWD22: MOV  RO,#RATE_1 ;FADE 1 DOWN
1506 02156B 2916     JMP    REV1 ;GOTO PREVIOUS
2917
1509 E569 2918     FWD3: MOV  A,LEVEL_2
150B 70FC 2919     JNZ    FWD3        ;IF LEVEL = 0
150D E55E 2920     MOV   A,STEP_DLY+2
150F 70FC 2921     JNZ    $-2        ;IF STEP_DLY = 0
1511 121786 2922     CALL   P_CHK
1514 206AFD 2923     JB     STEP_FLAG.2,$ ;IF NOT STEP_FLAG
1517 206EFA 2924     JB     STEP_FLAG.6,$-3 ;IF NOT STEP_FLAG REV
151A 307A06 2925     JNB    STEP_IN.2,FWD31 ;IF NOT STEP_IN
151D 200419 2926     JB     FORWARD,FWD4
1520 0215D0 2927     JMP    REV2
    
```

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของ บริษัท เทคโนโลยี บินารี จำกัด ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1523 756B00 2928      FWD31: MOV    RATE_2,#F_UP    ;FADE UP
1526 1216D9 2929          LCALL  REMOTE              ;INPUT
1529 300408 2930          JNB   FORWARD,FWD32      ;IF FWD
152C 756B80 2931          MOV   RATE_2,#F_DOWN    ;FADE DOWN STEP
152F 85785E 2932          MOV   STEP_DLY+2,STEP_DELAY
1532 8005    2933          SJMP  FWD4                ;GOTO NEXT
1534 786B    2934      FWD32: MOV   RO,#RATE_2     ;FADE 2 DOWN
1536 0215D0 2935          JMP   REV2                ;GOTO PREVIOUS
                2936
1539 E56D    2937      FWD4:  MOV   A,LEVEL_3
153B 70FC    2938          JNZ   FWD4                ;IF LEVEL = 0
153D E55F    2939          MOV   A,STEP_DLY+3
153F 70FC    2940          JNZ   $-2                ;IF STEP_DLY = 0
1541 121786 2941          CALL  P_CHK
1544 206BFD 2942          JB   STEP_FLAG.3,$      ;IF NOT STEP_FLAG
1547 206FFA 2943          JB   STEP_FLAG.7,$-3    ;IF NOT STEP_FLAG REV
154A 307B08 2944          JNB  STEP_IN.3,FWD41    ;IF NOT STEP_IN
154D 300402 2945          JNB  FORWARD,FWD415
1550 81A0    2946          JMP   FWD1
1552 021627 2947      FWD415: JMP  REV3
1555 756F00 2948      FWD41: MOV   RATE_3,#F_UP    ;FADE UP
1558 1216D9 2949          LCALL  REMOTE              ;INPUT
155B 300408 2950          JNB  FORWARD,FWD42    ;IF FWD
155E 756F80 2951          MOV   RATE_3,#F_DOWN    ;FADE DOWN STEP
1561 85785F 2952          MOV   STEP_DLY+3,STEP_DELAY
1564 81A0    2953          JMP   FWD1                ;GOTO NEXT
1566 786F    2954      FWD42: MOV   RO,#RATE_3     ;FADE 3 DOWN
1568 021627 2955          JMP   REV3                ;GOTO PREVIOUS
                2956
156B A292    2957      REV1:  MOV   C,P1.2
156D 8293    2958          ANL  C,P1.3
156F 5003    2959          JNC  $+5
1571 0204B4 2960          LJMP MAIN3
1574 886303 2961          CJNE RO,#RATE_0,REV115
1577 858063 2962          MOV  RATE_0,F_DOWN
157A E561    2963      REV115: MOV  A,LEVEL_0
157C 70FC    2964          JNZ  REV115              ;IF LEVEL = 0
157E 886308 2965          CJNE RO,#RATE_0,REV114
1581 858063 2966          MOV  RATE_0,F_DOWN
1584 743C    2967          MOV  A,#60
1586 1217BD 2968          CALL DELAYV
1589 E55C    2969      REV114: MOV  A,STEP_DLY
158B 70FC    2970          JNZ  $-2                ;IF STEP_DLY = 0
158D 121786 2971          CALL P_CHK
1590 206BFD 2972          JB   STEP_FLAG.0,$      ;IF NOT STEP_FLAG
1593 206CFA 2973          JB   STEP_FLAG.4,$-3    ;IF NOT STEP_FLAG REV
1596 307B08 2974          JNB  STEP_IN.0,REV111  ;IF STEP_IN
1599 200403 2975          JB   FORWARD,REV113

```

```

159C 021680 2976      JMP      REV4
159F 81D9 2977      REV113: JMP      FWD2
15A1 307002 2978      REV111: JNB     ZERO_IN.0,REV11 ;IF NOT ZERO
15A4 817B 2979      JMP      MANUAL1
15A6 1550 2980      REV11:  DEC     STEP_ADV
15A8 1217B5 2981      CALL    DELAY
15AB 206CFD 2982      JB      STEP_FLAG.4,$ ;IF NOT STEP_FLAG REV
15AE 307002 2983      JNB     ZERO_IN.0,REV112
15B1 817B 2984      JMP      MANUAL1
15B3 756300 2985      REV112: MOV     RATE_0,#F_UP ;FADE 0 UP
15B6 B86302 2986      CJNE   RO,#RATE_0,REV116
15B9 8002 2987      SJMP   REV117
15BB 7680 2988      REV116: MOV     @R0,#F_DOWN ;FADE NEXT DOWN
15BD 1216D9 2989      REV117: CALL    REMOTE
15C0 300408 2990      JNB     FORWARD,REV12 ;IF REV
15C3 756380 2991      MOV     RATE_0,#F_DOWN ;FADE DOWN STEP
15C6 85785C 2992      MOV     STEP_DLY,STEP_DELAY
15C9 81D9 2993      JMP      FWD2
15CB 7863 2994      REV12:  MOV     RO,#RATE_0 ;FADE 0 DOWN
15CD 021680 2995      JMP      REV4
          2996
15D0 B86703 2997      REV2:  CJNE   RO,#RATE_1,REV215
15D3 858067 2998      MOV     RATE_1,F_DOWN
15D6 E565 2999      REV215: MOV     A,LEVEL_1
15D8 70FC 3000      JNZ     REV215 ;IF LEVEL = 0
15DA B86705 3001      CJNE   RO,#RATE_1,REV214
15DD 743C 3002      MOV     A,#60
15DF 1217BD 3003      CALL    DELAYV
15E2 E55D 3004      REV214: MOV     A,STEP_DLY+1
15E4 70FC 3005      JNZ     $-2 ;IF STEP_DLY = 0
15E6 121786 3006      CALL    P_CHK
15E9 2069FD 3007      JB      STEP_FLAG.1,$ ;IF NOT STEP_FLAG
15EC 206DFA 3008      JB      STEP_FLAG.5,$-3 ;IF NOT STEP_FLAG REV
15EF 307907 3009      JNB     STEP_IN.1,REV211;IF STEP_IN
15F2 300402 3010      JNB     FORWARD,REV213
15F5 A109 3011      JMP      FWD3
15F7 A168 3012      REV213: JMP      REV1
15F9 307102 3013      REV211: JNB     ZERO_IN.1,REV21 ;IF NOT ZERO
15FC 817B 3014      JMP      MANUAL1
15FE 1551 3015      REV21:  DEC     STEP_ADV+1
1600 1217B5 3016      CALL    DELAY
1603 206DFD 3017      JB      STEP_FLAG.5,$ ;IF NOT STEP_FLAG REV
1606 307102 3018      JNB     ZERO_IN.1,REV212
1609 817B 3019      JMP      MANUAL1
160B 756700 3020      REV212: MOV     RATE_1,#F_UP ;FADE 1 UP
160E B86702 3021      CJNE   RO,#RATE_1,REV216
1611 8002 3022      SJMP   REV217
1613 7680 3023      REV216: MOV     @R0,#F_DOWN ;FADE NEXT DOWN

```

เอกสารนี้เป็นเอกสารของบริษัท 3023 ได้รับความคุ้มครองลิขสิทธิ์ การคัดลอกหรือการนำข้อมูลไปใช้โดยไม่ได้รับอนุญาตถือว่าผิดกฎหมาย

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1615 1216D9 3024 REV217: CALL REMOTE
1618 300408 3025 JNB FORWARD,REV22 ;IF REV
161B 756780 3026 MOV RATE_1,#F_DOWN ;FADE DOWN STEP
161E 85785D 3027 MOV STEP_DLY+1,STEP_DELAY
1621 A109 3028 JMP FWD3
1623 7867 3029 REV22: MOV R0,#RATE_1 ;FADE 1 DOWN
1625 A16B 3030 JMP REV1
3031
1627 8B6B03 3032 REV3: CJNE R0,#RATE_2,REV315
162A 858068 3033 MOV RATE_2,F_DOWN
162D E569 3034 REV315: MOV A,LEVEL_2
162F 70FC 3035 JNZ REV315 ;IF LEVEL = 0
1631 8B6B05 3036 CJNE R0,#RATE_2,REV314
1634 743C 3037 MOV A,#60
1636 1217BD 3038 CALL DELAYV
1639 E55E 3039 REV314: MOV A,STEP_DLY+2
163B 70FC 3040 JNZ $-2 ;IF STEP_DLY = 0
163D 121786 3041 CALL P_CHK
1640 206AFD 3042 JB STEP_FLAG.2,$ ;IF NOT STEP_FLAG
1643 206EFA 3043 JB STEP_FLAG.6,$-3 ;IF NOT STEP_FLAG REV
1646 307A09 3044 JNB STEP_IN.2,REV311;IF STEP_IN
1649 300403 3045 JNB FORWARD,$+6
164C 021539 3046 LJMP FWD4
164F 0215D0 3047 LJMP REV2
1652 307202 3048 REV311: JNB ZERO_IN.2,REV31 ;IF NOT ZERO
1655 817B 3049 JMP MANUAL1
1657 1552 3050 REV31: DEC STEP_ADV+2
1659 121785 3051 CALL DELAY
165C 206EFD 3052 JB STEP_FLAG.6,$ ;IF NOT STEP_FLAG REV
165F 307202 3053 JNB ZERO_IN.2,REV312
1662 817B 3054 JMP MANUAL1
1664 756B00 3055 REV312: MOV RATE_2,#F_UP ;FADE 2 UP
1667 8B6B02 3056 CJNE R0,#RATE_2,REV316
166A 8002 3057 SJMP REV317
166C 7680 3058 REV316: MOV @R0,#F_DOWN ;FADE NEXT DOWN
166E 1216D9 3059 REV317: CALL REMOTE
1671 300408 3060 JNB FORWARD,REV32 ;IF REV
1674 756B80 3061 MOV RATE_2,#F_DOWN ;FADE DOWN STEP
1677 85785D 3062 MOV STEP_DLY+1,STEP_DELAY
167A A139 3063 JMP FWD4
167C 786B 3064 REV32: MOV R0,#RATE_2 ;FADE 2 DOWN
167E A1D0 3065 JMP REV2
3066
1680 8B6F03 3067 REV4: CJNE R0,#RATE_3,REV415
1683 85806F 3068 MOV RATE_3,F_DOWN
1686 E56D 3069 REV415: MOV A,LEVEL_3
1688 70FC 3070 JNZ REV415 ;IF LEVEL = 0
168A 8B6F05 3071 CJNE R0,#RATE_3,REV414

```

เอกสารนี้เป็นเอกสารของบริษัทเอกชนที่ให้บริการใช้งานในเชิงพาณิชย์ กรุณาติดต่อขอสงวนลิขสิทธิ์และข้อมูลให้ถูกต้อง

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

168D 743C 3072 MOV A,#60
168F 1217BD 3073 CALL DELAYV
1692 E55F 3074 REV414: MOV A,STEP_DLY+3
1694 70FC 3075 JNZ $-2 ;IF STEP_DLY = 0
1696 121786 3076 CALL P_CHK
1699 2068FD 3077 JB STEP_FLAG.3,$ ;IF NOT STEP_FLAG
169C 206FFA 3078 JB STEP_FLAG.7,$-3 ;IF NOT STEP_FLAG REV
169F 307809 3079 JNB STEP_IN.3,REV411;IF STEP_IN
16A2 300403 3080 JNB FORWARD,$+6
16A5 0214A0 3081 LJMP FWD1
16A8 021627 3082 LJMP REV3
16AB 307302 3083 REV411: JNB ZERO_IN.3,REV41 ;IF NOT ZERO
16AE 817B 3084 JMP MANUAL1
16B0 1553 3085 REV41: DEC STEP_ADV+3
16B2 1217B5 3086 CALL DELAY
16B5 206FFD 3087 JB STEP_FLAG.7,$ ;IF NOT STEP_FLAG REV
16B8 307302 3088 JNB ZERO_IN.3,REV412
16BB 817B 3089 JMP MANUAL1
16BD 756F00 3090 REV412: MOV RATE_3,#F_UP ;FADE 3 UP
16C0 B86F02 3091 CJNE R0,#RATE_3,REV416
16C3 8002 3092 SJMP REV417
16C5 7680 3093 REV416: MOV @R0,#F_DOWN ;FADE NEXT DOWN
16C7 1216D9 3094 REV417: CALL REMOTE
16CA 300408 3095 JNB FORWARD,REV42 ;IF REV
16CD 756FB0 3096 MOV RATE_3,#F_DOWN ;FADE DOWN STEP
16D0 85785F 3097 MOV STEP_DLY+3,STEP_DELAY
16D3 81A0 3098 JMP FWD1
16D5 786F 3099 REV42: MOV R0,#RATE_3 ;FADE 3 DOWN
16D7 C127 3100 JMP REV3
3101
16D9 3102 REMOTE:
16D9 3090FD 3103 JNB P1.0,REMOTE
16DC 3091FA 3104 JNB P1.1,REMOTE
16DF 309029 3105 RMO: JNB P1.0,RM1
16E2 309135 3106 JNB P1.1,RM2
16E5 A297 3107 MOV C,P1.7
16E7 5005 3108 JNC HM_SW1
16E9 757A64 3109 MOV COUNT_2,#100
16EC 800B 3110 SJMP HM_SW2
16EE E57A 3111 HM_SW1: MOV A,COUNT_2
16F0 7007 3112 JNZ HM_SW2
16F2 D0E0 3113 POP ACC
16F4 D0E0 3114 POP ACC
16F6 02147B 3115 LJMP MANUAL1
16F9 A292 3116 HM_SW2: MOV C,P1.2
16FB 8293 3117 ANL C,P1.3
16FD 5007 3118 JNC $+9
16FF D0E0 3119 POP ACC
    
```

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ห้ามทำซ้ำโดยไม่ได้รับอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1701 D0E0      3120      POP      ACC
1703 0204B4   3121      LJMP     MAIN3
1706 12172B   3122      CALL    F_RATE
1709 80D4      3123      SJMP    RMO
                3124
170B          3125      RM1:
170B 1217B2   3126      CALL    DELAY2
170E A290     3127      MOV     C,P1.0
1710 7291     3128      ORL    C,P1.1
1712 75760F   3129      MOV     PORT_C,#0FH
1715 500F     3130      JNC    RM3
1717 D204     3131      SETB   FORWARD
1719 22       3132      RET
171A         3133      RM2:
171A 1217B2   3134      CALL    DELAY2
171D A291     3135      MOV     C,P1.1
171F 7290     3136      ORL    C,P1.0
1721 5003     3137      JNC    RM3
1723 C204     3138      CLR    FORWARD
1725 22       3139      RET
1726 121771   3140      RM3:  CALL    LI_OFF
1729 80AE     3141      SJMP   REMOTE
                3142
172B 7A04     3143      F_RATE: MOV    R2,#4
172D 7862     3144      MOV    R0,#RATE_0-1
172F 209205   3145      JB    P1.2,F_RATE1
1732 209310   3146      JB    P1.3,F_RATE2
1735 801D     3147      SJMP  F_RATE3+3
1737 B6FF02   3148      F_RATE1: CJNE @R0,#0FFH,#+5
173A 8001     3149      SJMP  $+3
173C 06       3150      INC   @R0
173D 7404     3151      MOV   A,#4
173F 2B       3152      ADD  A,R0
1740 F8       3153      MOV  R0,A
1741 DAF4     3154      DJNZ R2,F_RATE1
1743 800C     3155      SJMP F_RATE3
1745 B61402   3156      F_RATE2: CJNE @R0,#20,$+5
1748 8001     3157      SJMP $+3
174A 16       3158      DEC  @R0
174B 7404     3159      MOV  A,#4
174D 2B       3160      ADD  A,R0
174E F8       3161      MOV  R0,A
174F DAF4     3162      DJNZ R2,F_RATE2
1751 1217B5   3163      F_RATE3: LCALL DELAY
1754 22       3164      RET
                3165
1755         3166      HOME:
1755 C000     3167      PUSH  0
    
```

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ห้ามการจำหน่าย การทำซ้ำ การเผยแพร่ หรือการนำข้อมูลไปใช้โดยไม่ได้รับอนุญาตจากมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

```

1757 C002    3168          PUSH    2
1759 7A04    3169          MOV     R2,#4
175B 7854    3170          MOV     R0,#STEP_STAT
175D 74A1    3171    HOME1: MOV     A,#161          ;HOME
175F F6      3172          MOV     @R0,A
1760 08      3173          INC     R0
1761 DAFA    3174          DJNZ   R2,HOME1
1763 7A04    3175          MOV     R2,#4
1765 7850    3176          MOV     R0,#STEP_ADV
1767 E4      3177    HOME2: CLR     A
1768 F6      3178          MOV     @R0,A
1769 08      3179          INC     R0
176A DAFB    3180          DJNZ   R2,HOME2
176C D002    3181          POP     2
176E D000    3182          POP     0
1770 22      3183          RET
1771        3184    LI_OFF:
1771 C000    3185          PUSH    0
1773 C002    3186          PUSH    2
1775 7A04    3187          MOV     R2,#4
1777 7863    3188          MOV     R0,#RATE_0
1779 76E0    3189    LI_OFF1:MOV     @R0,#0E0H
177B 7404    3190          MOV     A,#4
177D 28      3191          ADD     A,R0
177E FB      3192          MOV     R0,A
177F DAF8    3193          DJNZ   R2,LI_OFF1
1781 D002    3194          POP     2
1783 D000    3195          POP     0
1785 22      3196          RET
1786 307005  3197    P_CHK: JNB     ZERO_IN.0,P_CHK1
1789 755000  3198          MOV     STEP_ADV,#0
178C C268    3199          CLR     STEP_FLAG.0
178E 307105  3200    P_CHK1: JNB     ZERO_IN.1,P_CHK2
1791 755100  3201          MOV     STEP_ADV+1,#0
1794 C269    3202          CLR     STEP_FLAG.1
1796 307205  3203    P_CHK2: JNB     ZERO_IN.2,P_CHK3
1799 755200  3204          MOV     STEP_ADV+2,#0
179C C26A    3205          CLR     STEP_FLAG.2
179E 307305  3206    P_CHK3: JNB     ZERO_IN.3,P_CHK_END
17A1 755300  3207          MOV     STEP_ADV+3,#0
17A4 C26B    3208          CLR     STEP_FLAG.3
17A6        3209    P_CHK_END:
17A6 7404    3210          MOV     A,#4
17A8 1217BD  3211          CALL   DELAYV
17AB 22      3212          RET
                3213    ;***** END OF MANUAL CONTROL
                3214
17AC 1217B5  3215    DELAY4: CALL   DELAY
    
```


เอกสารนี้เป็นเอกสารต้นฉบับที่จัดทำขึ้นเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

17AF 1217B5 3216          CALL    DELAY
17B2 1217B5 3217          DELAY2: CALL  DELAY
17B5 757905 3218          DELAY:  MOV    COUNT_1,#5
17B8 E579    3219          MOV    A,COUNT_1
17BA 70FC    3220          JNZ    $-2
17BC 22      3221          RET
17BD F579    3222          DELAYV: MOV   COUNT_1,A
17BF E579    3223          MOV    A,COUNT_1
17C1 70FC    3224          JNZ    $-2
17C3 22      3225          RET
3226
3227          ;CALCULATE FADE RATE B = STEP_Hx POINTER
3228          ;                               A = RATE FORMAT xx.xD
3229
17C4          3230          CAL_STEP:
17C4 C000    3231          PUSH   0
17C6 A8F0    3232          MOV    R0,B
17C8 7004    3233          JNZ    $+6
17CA 7664    3234          MOV    @R0,#100
17CC 8009    3235          SJMP  CAL_S1
17CE F5F0    3236          MOV    B,A
17D0 74FF    3237          MOV    A,#0FFH
17D2 84      3238          DIV   AB
17D3 75F00A 3239          MOV    B,#0AH
17D6 A4      3240          MUL   AB
17D7 A20A    3241          CAL_S1: MOV   C,F_DWN
17D9 92F7    3242          MOV    B.7,C
17DB A6F0    3243          MOV    @R0,B
17DD 18      3244          DEC   R0
17DE F6      3245          MOV    @R0,A
17DF D000    3246          POP   0
17E1 22      3247          RET
3248
17E2 52454144 3249          READY: DB 'READY',0
17E6 5900
17E8 2A202A20 3250          TITLE: DB '* * * * *',CR,LF
17EC 2A202A20
17F0 2A202A20
17F4 2A202A20
17F8 2A202A20
17FC 2A202A20
1800 2A202A20
1804 2A202A0D
1808 0A
1809 2A20204D 3251          DB '* * * * * MULTI IMAGE AUDIO VISUAL *',CR,LF
180D 554C5449
1811 20494D41
1815 47452041
    
```

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่วารณใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1819	5544494F				
181D	20564953				
1821	55414C20				
1825	20202A0D				
1829	0A				
182A	2A202020	3252	DB '†	CONTROLLER	†',CR,LF
182E	20202020				
1832	20434F4E				
1836	54524F4C				
183A	4C455220				
183E	20202020				
1842	20202020				
1846	20202A0D				
184A	0A				
184B	2A202020	3253	DB '†		†',CR,LF
184F	20202020				
1853	20202020				
1857	20202020				
185B	20202020				
185F	20202020				
1863	20202020				
1867	20202A0D				
186B	0A				
186C	2A202062	3254	DB '†	by: S.WALLOP	†',CR,LF
1870	793A2053				
1874	2E57414C				
1878	4C4F5020				
187C	20202020				
1880	20202020				
1884	20202020				
1888	20202A0D				
188C	0A				
188D	2A202020	3255	DB '†	A.YONGYUT	†',CR,LF
1891	20202041				
1895	2E594F4E				
1899	47595554				
189D	20202020				
18A1	20202020				
18A5	20202020				
18A9	20202A0D				
18AD	0A				
18AE	2A202020	3256	DB '†	K.PARADORN	1991 †',CR,LF
18B2	2020204B				
18B6	2E504152				
18BA	41444F52				
18BE	4E202020				
18C2	20202020				
18C6	20313939				



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
18CA 31202A0D
18CE 0A
18CF 2A202A20 3257          DB '*****',CR,LF,0
18D3 2A202A20
18D7 2A202A20
18DB 2A202A20
18DF 2A202A20
18E3 2A202A20
18E7 2A202A20
18EB 2A202A0D
18EF 0A00
18F1 494E5641 3258          INVALID:DB 'INVALID COMMAND',0
18F5 4C494420
18F9 434F4D4D
18FD 414E4400
1901 52454D4F 3259          RM_TXT: DB 'REMOTE CONTROL',0
1905 54452043
1909 4F4E5452
190D 4F4C00
1910 50524F4A 3260          HOMING: DB 'PROJECTOR HOME',0
1914 4543544F
1918 5220484F
191C 4D4500
191F 53746570 3261          SF_TXT: DB 'Step Forward ',0
1923 20466F72
1927 77617264
192B 2000
192D 486F6D65 3262          HM_TXT: DB 'Home ',0
1931 2000
1933 536E6170 3263          S_TXT: DB 'Snap ',0
1937 2000
1939 456E6420 3264          OD_TXT: DB 'End DO ',0
193D 444F2000
1941 53746570 3265          ST_TXT: DB 'Step ',0
1945 2000
1947 46616465 3266          F_TXT: DB 'Fade ',0
194B 2000
194D 464C6173 3267          FL_TXT: DB 'Flash ',0
1951 682000
1954 52554E20 3268          RUN_TXT:DB 'RUN CUE....',0
1958 4355452E
195C 2E2E2E00
1960 50726573 3269          K_PRESS:DB 'Press any key to START..',0
1964 7320616E
1968 79206B65
196C 7920746F
1970 20535441
1974 52542E2E
```


1A2C 08060402 3299
1A30 00 3300
0000= 3301

DB 008,006,004,002 ;96-99
DB 0 ;100
END



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ap1 = 05E1	ap10 = 064A	ap11 = 065A
ap12 = 065F	ap13 = 0672	ap14 = 0694
ap15 = 0699	ap16 = 06A9	ap17 = 06E6
ap18 = 06F5	ap19 = 070A	ap2 = 05E9
ap20 = 0710	ap21 = 072A	ap22 = 0747
ap221 = 0759	ap23 = 076E	ap24 = 07A0
ap25 = 07B7	ap26 = 07E4	ap27 = 07ED
ap28 = 07F7	ap29 = 0809	ap3 = 05F4
ap4 = 05FB	ap5 = 0608	ap6 = 061D
ap7 = 062D	ap8 = 0633	ap9 = 063A
append = 05DC	asc = 0030	asc_out1 = 0D00
asc_out2 = 0D0C	asc_out3 = 0D1B	ascbcd = 0ECA
ascbcd1 = 0EEF	baud = FFDC	bcd = 0033
bcdbin = 0EF0	bin = 0035	binasc = 0F2D
binasc1 = 0F4A	binasc2 = 0F57	binbcd = 0F16
bot_buf = 00A9	bs = 0008	c_tem = 000F
cal_pl = 0CDF	cal_prm = 0CCF	cal_sl = 17D7
cal_step = 17C4	chr_out = 0FF7	ck_buf = 0525
ck_buf1 = 052B	ck_buf2 = 0538	ck_buf3 = 0543
ck_buf4 = 0549	clr_scr = 05B9	clr_trig = 0435
cls = 001A	cmd_err = 0F72	cmd_jmp = 0595
cmd_tbl = 0575	command = 058E	count_1 = 0079
count_2 = 007A	cr = 000D	crlf = 0FFE
crlf2 = 0FFB	dec_dp = 0C93	del = 08CF
del1 = 0913	del2 = 0929	delay = 17B5
delay2 = 17B2	delay4 = 17AC	delayv = 17BD
ds = 1321	do_count = 007B	dp_rc = 0C8E
dp_sv = 0C89	dp_sv1 = 0C88	dsp_l1 = 0BBA
dsp_l10 = 0C59	dsp_l11 = 0C81	dsp_l12 = 0C87
dsp_l2 = 0BC6	dsp_l3 = 0BD1	dsp_l4 = 0BDC
dsp_l5 = 0BE5	dsp_l6 = 0C02	dsp_l7 = 0C1C
dsp_l8 = 0C36	dsp_l9 = 0C50	dsp_lin = 0B54
e_clk_ok = 0003	edit = 0896	edit1 = 08CC
end_tc = 0263	esc = 001B	esc_press = 1979
ext_clk = 0002	f_down = 0080	f_dwn = 000A
f_rate = 172B	f_rate1 = 1737	f_rate2 = 1745
f_rate3 = 1751	f_txt = 1947	f_up = 0000
fad_tbl = 11AC	fade = 1188	fade01 = 11CD
fade02 = 11E2	fade03 = 11F9	fade1 = 118E
fade11 = 1220	fade12 = 1235	fade13 = 124C
fade2 = 11A4	fade21 = 1273	fade22 = 1288
fade23 = 129F	fade3 = 11AA	fade31 = 12C6
fade32 = 12DB	fade33 = 12F2	fade_0 = 1188
fade_1 = 1208	fade_2 = 125E	fade_3 = 12B1
fade_d = 0203	fade_d1 = 020D	fade_u = 01FE
fl_txt = 194D	forward = 0004	frm = 0048
frm_dly = 0077	frm_r = 0044	frm_t = 0040
fwd1 = 14A0	fwd11 = 14C3	fwd12 = 14D4

fwd2 = 14D9	fwd21 = 14F3	fwd22 = 1504
fwd3 = 1509	fwd31 = 1523	fwd32 = 1534
fwd4 = 1539	fwd41 = 1555	fwd415 = 1552
fwd42 = 1566	h_sw1 = 04F8	h_sw2 = 0502
header = 0039	hm_sw1 = 16EE	hm_sw2 = 16F9
hm_txt = 192D	ho_p1 = 1347	ho_p2 = 1371
home = 1755	home1 = 175D	home2 = 1767
home_p = 1344	homing = 1910	hour = 004B
hour_r = 0047	hour_t = 0043	inc_lin = 0CC1
init = 044F	ins = 092C	ins1 = 096F
ins2 = 0989	ins3 = 0998	ins4 = 09A1
inst = 003B	inst_tbl = 082F	inv_com = 0562
invalid = 18F1	jmp_tbl = 0319	k_press = 1960
l_count = 0074	l_timer = 008A	lamp_0 = 000B
lamp_1 = 000C	lamp_2 = 000D	lamp_3 = 000E
level_0 = 0061	level_1 = 0065	level_2 = 0069
level_3 = 006D	level_p = 01E2	level_tbl = 0060
lf = 000A	li_off = 1771	li_off1 = 1779
lin_dp = 0CA1	lin_h = 0038	lin_ht = 003D
lin_l = 0037	lin_lt = 003C	lin_n = 0FC9
lin_n1 = 0FE6	lin_nx = 0FCC	list = 0848
list1 = 086C	list2 = 0871	list3 = 0891
lo2up = 0D62	lo2up1 = 0D74	lp_1 = 01ED
lp_2 = 0216	lp_3 = 021D	m_chk1 = 0D82
m_chk2 = 0D96	m_chk3 = 0DEC	m_chk4 = 0E02
m_chk_ret = 0E09	main = 048D	main1 = 04CC
main2 = 04DB	main3 = 04B4	main4 = 04C7
manual = 145E	manual1 = 147B	manual2 = 1486
mem_chk = 0D77	min = 004A	min_r = 0046
min_t = 0042	new = 05C0	num_chk = 0F5A
num_chk1 = 0F65	num_out = 101B	num_out1 = 102B
num_out2 = 1038	od = 1334	od1 = 1342
od_txt = 1939	out_step = 002C	p_2 = 007C
p_chk = 1786	p_chk1 = 178E	p_chk2 = 1796
p_chk3 = 179E	p_chk_end = 17A6	parity = 0009
parity_chk = 0B41	peak = 0008	peak1 = 0008
peak2 = 0009	pn_ck = 0F66	pn_ck1 = 0F71
port_a = 0075	port_c = 0076	ppi = F800
prj0 = 003C	prj1 = 003D	prj2 = 003E
prj3 = 003F	pty_ck1 = 0B51	pty_ck2 = 0B53
r_botlim = 0080	r_head = 007E	r_tail = 007F
r_toplim = 00A8	rate = 003A	rate_0 = 0063
rate_1 = 0067	rate_2 = 006B	rate_3 = 006F
rd_key = 0D21	rd_key_ret = 0D61	read_z1 = 02CE
read_z2 = 02D4	ready = 17E2	remote = 16D9
rev1 = 156B	rev11 = 15A6	rev111 = 15A1
rev112 = 15B3	rev113 = 159F	rev114 = 1589
rev115 = 157A	rev116 = 158B	rev117 = 15BD

เอกสารนี้เป็นเอกสารของบริษัทฯ ได้รับความคุ้มครองตามกฎหมาย
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

rev12 = 15CB	rev2 = 15D0	rev21 = 15FE
rev211 = 15F9	rev212 = 160B	rev213 = 15F7
rev214 = 15E2	rev215 = 15D6	rev216 = 1613
rev217 = 1615	rev22 = 1623	rev3 = 1627
rev31 = 1657	rev311 = 1652	rev312 = 1664
rev314 = 1639	rev315 = 162D	rev316 = 166C
rev317 = 166E	rev32 = 167C	rev4 = 1680
rev41 = 16B0	rev411 = 16AB	rev412 = 168D
rev414 = 1692	rev415 = 1686	rev416 = 16C5
rev417 = 16C7	rev42 = 16D5	ri_flag = 0001
rm0 = 16DF	rm1 = 170B	rm2 = 171A
rm3 = 1726	rm_chk = 04EF	rm_txt = 1901
run = 09A4	run_s = 105E	run_s0 = 107F
run_s1 = 10A0	run_s2 = 10BE	run_s3 = 10F0
run_s4 = 112E	run_s5 = 1161	run_s6 = 116C
run_ss = 1167	run_txt = 1954	s_dly1 = 0049
s_dly2 = 005A	s_dly3 = 006B	s_dly4 = 007C
s_fwd1 = 1307	s_fwd2 = 131F	s_in = 103E
s_in1 = 1048	s_in2 = 104E	s_in3 = 1053
s_out = 1056	s_txt = 1933	sec = 0049
sec_r = 0045	sec_t = 0041	sf1a11 = 148C
sf1a11 = 1490	sf_txt = 191F	snap = 1373
snap01 = 13B9	snap02 = 13C5	snap1 = 1376
snap11 = 13E8	snap12 = 13F4	snap2 = 138C
snap21 = 1417	snap22 = 1423	snap3 = 1392
snap31 = 1446	snap32 = 1452	snap_0 = 13A0
snap_1 = 13D1	snap_2 = 1400	snap_3 = 142F
snaptb1 = 1394	snd_cr = 1009	snd_tc = 0FB1
snd_tcr = 0FA5	sp_int = 0405	sp_r1 = 0417
sp_r2 = 041E	sp_ret = 0423	sp_rx = 040D
space = 0020	space1 = 1015	space2 = 1012
space4 = 100F	st_txt = 1941	stack = 00BF
start = 0428	step11 = 00AE	step12 = 00B7
step2 = 00C7	step21 = 00D4	step22 = 00DD
step3 = 00ED	step31 = 00FA	step32 = 0103
step4 = 0113	step41 = 0120	step42 = 0129
step5 = 0139	step51 = 0146	step52 = 014F
step6 = 015F	step61 = 016C	step62 = 0175
step7 = 0185	step71 = 0192	step72 = 019B
step8 = 01AB	step81 = 01B8	step82 = 01C1
step_a_d1 = 0058	step_adv = 0050	step_adv_p = 004C
step_delay = 0078	step_dly = 005C	step_flag = 002D
step_fwd = 1304	step_in = 002F	step_o = 01D1
step_stat = 0054	sto_buf = 0D32	sto_buf1 = 0D4A
sto_buf3 = 0D52	str_out = 0FEC	str_out1 = 0FF6
sure = 198D	t0_int = 0270	t1_int = 03E0
tc1 = 0307	tc2 = 030E	tc3 = 030F
tc4 = 0322	tc5 = 0326	tc6 = 0328

tc_clk = 0005	tc_flag = 0007	tc_gen = 0A5C
tc_gen1 = 0A87	tc_gen2 = 0AB7	tc_gen3 = 0B22
tc_in = 0511	tc_in1 = 0522	tc_logic = 0006
tc_r0 = 0331	tc_r1 = 033C	tc_r11 = 0349
tc_r2 = 034D	tc_r21 = 0359	tc_r3 = 035D
tc_r31 = 0368	tc_r4 = 0370	tc_r5 = 038B
tc_r6 = 0398	tc_r61 = 03AA	tc_r62 = 03AE
tc_r7 = 03B6	tc_r71 = 03C1	tc_r8 = 03C3
tc_r81 = 03DE	tem = 007D	tg1 = 03EC
tg2 = 03EE	tg3 = 03F6	tg4 = 0400
tg_pulse = 0B36	tg_txt = 19A1	tim1 = 0E0C
tim0 = 0EAF	tim2 = 0E1B	tim21 = 0E41
tim3 = 0E45	tim4 = 0E49	tim5 = 0E55
tim6 = 0E62	tim7 = 0E74	tim8 = 0E82
tim9 = 0EA1	tim_ret = 0EC9	time = 0E0A
title = 17E8	top_buf = 00BD	trig1 = 0288
trig2 = 0292	trig3 = 029C	trig4 = 02A6
trig5 = 02B5	trig6 = 02E4	trig_0 = 0070
trig_1 = 0071	trig_2 = 0072	trig_3 = 0073
trig_delay = 0003	trig_tbl = 19CC	x1_int = 02ED
xload = 09F1	xload1 = 09FD	xload2 = 0A19
xload3 = 0A1C	xload4 = 0A56	xsave = 09B7
xsavel = 09CB	xsavel2 = 09DF	z_chk = 00A1
z_chk1 = 0086	z_chk2 = 008F	z_chk3 = 0098
z_pos_flag = 0000	zero_in = 002E	zero_x_int = 002A



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51

INTRODUCTION

This chapter presents a comprehensive description of the on-chip hardware features of the MCS[®]-51 microcontrollers. Included in this description are

- The port drivers and how they function both as ports and, for Ports 0 and 2, in bus operations
- The Timer/Counters
- The Serial Interface
- The Interrupt System
- Reset
- The Reduced Power Modes in the CHMOS devices

- The EPROM versions of the 8051AH, 8052AH, and 80C51BH

The devices under consideration are listed in Table 1. As it becomes unwieldy to be constantly referring to each of these devices by their individual names, we will adopt a convention of referring to them generically as 8051s and 8052s, unless a specific member of the group is being referred to, in which case it will be specifically named. The "8051s" include the 8051, 8051AH, and 80C51BH, and their ROMless and EPROM versions. The "8052s" are the 8052AH, 8032AH, and 8752BH.

Figure 1 shows a functional block diagram of the 8051s and 8052s.

Table 1. The MCS-51 Family of Microcontrollers

Device Name	ROMless Version	EPROM Version	ROM Bytes	RAM Bytes	16-bit Timers	Ckt Type
8051	8031	(8751)	4K	128	2	HMOS
8051AH	8031AH	8751H	4K	128	2	HMOS
8052AH	8032AH	8752BH	8K	256	3	HMOS
80C51BH	80C31BH	87C51	4K	128	2	CHMOS

Special Function Registers

A map of the on-chip memory area called SFR (Special Function Register) space is shown in Figure 2. SFRs marked by parentheses are resident in the 8052s but not in the 8051s.

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า-
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51




Figure 1. MCS-51 Architectural Block Diagram

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51

		8 Bytes						
F8								FF
F0	B							F7
E8								E7
E0	ACC							DF
D8								D7
D0	PSW							CF
C8	(T2CON)		(RCAP2L)	(RCAP2H)	(TL2)	(TH2)		C7
C0								B7
B8	IP							BF
B0	P3							B7
A8	IE							AF
A0	P2							A7
98	SCON	SBUF						9F
90	P1							97
88	TCON	TMOD	TL0	TL1	TH0	TH1		8F
80	P0	SP	DPL	DPH			PCON	87

Figure 2. SFR Map. (. . .) Indicates Resident in 8052s, not in 8051s

Note that not all of the addresses are occupied. Unoccupied addresses are not implemented on the chip. Read accesses to these addresses will in general return random data, and write accesses will have no effect.

User software should not write 1s to these unimplemented locations, since they may be used in future MCS-51 products to invoke new features. In that case the reset or inactive values of the new bits will always be 0, and their active values will be 1.

The functions of the SFRs are outlined below.

ACCUMULATOR

ACC is the Accumulator register. The mnemonics for Accumulator-Specific instructions, however, refer to the Accumulator simply as A.

B REGISTER

The B register is used during multiply and divide operations. For other instructions it can be treated as another scratch pad register.

PROGRAM STATUS WORD

The PSW register contains program status information as detailed in Figure 3.

STACK POINTER

The Stack Pointer Register is 8 bits wide. It is incremented before data is stored during PUSH and CALL executions. While the stack may reside anywhere in on-chip RAM, the Stack Pointer is initialized to 07H after a reset. This causes the stack to begin at location 08H.

DATA POINTER

The Data Pointer (DPTR) consists of a high byte (DPH) and a low byte (DPL). Its intended function is

to hold a 16-bit address. It may be manipulated as a 16-bit register or as two independent 8-bit registers.

PORTS 0 TO 3

P0, P1, P2 and P3 are the SFR latches of Ports 0, 1, 2 and 3, respectively.

SERIAL DATA BUFFER

The Serial Data Buffer is actually two separate registers, a transmit buffer and a receive buffer register. When data is moved to SBUF, it goes to the transmit buffer where it is held for serial transmission. (Moving a byte to SBUF is what initiates the transmission.) When data is moved from SBUF, it comes from the receive buffer.

TIMER REGISTERS

Register pairs (TH0, TL0), (TH1, TL1), and (TH2, TL2) are the 16-bit Counting registers for Timer/Counters 0, 1, and 2, respectively.

CAPTURE REGISTERS

The register pair (RCAP2H, RCAP2L) are the Capture registers for the Timer 2 "Capture Mode." In this mode, in response to a transition at the 8052's T2EX pin, TH2 and TL2 are copied into RCAP2H and RCAP2L. Timer 2 also has a 16-bit auto-reload mode, and RCAP2H and RCAP2L hold the reload value for this mode. More about Timer 2's features in a later section.

CONTROL REGISTERS

Special Function Registers IP, IE, TMOD, TCON, T2CON, SCON, and PCON contain control and status bits for the interrupt system, the Timer/Counters, and the serial port. They are described in later sections.

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51

(MSB)				(LSB)			
CY	AC	F0	RS1	RS0	OV	—	P
Symbol	Position	Name and Significance		Symbol	Position	Name and Significance	
CY	PSW.7	Carry flag.		OV	PSW.2	Overflow flag.	
AC	PSW.6	Auxiliary Carry flag. (For BCD operations.)		—	PSW.1	User definable flag.	
F0	PSW.5	Flag 0 (Available to the user for general purposes.)		P	PSW.0	Parity flag. Set/cleared by hardware each instruction cycle to indicate an odd/even number of "one" bits in the Accumulator, i.e., even parity.	
RS1	PSW.4	Register bank select control bits 1 & 0. Set/cleared by software to determine working register bank (see Note).		NOTE: The contents of (RS1, RS0) enable the working register banks as follows: (0,0)—Bank 0 (00H–07H) (0,1)—Bank 1 (08H–0FH) (1,0)—Bank 2 (10H–17H) (1,1)—Bank 3 (18H–1FH)			
RS0	PSW.3						

Figure 3. PSW: Program Status Word Register




Figure 4. 8051 Port Bit Latches and I/O Buffers

*See Figure 5 for details of the internal pullup.

PORT STRUCTURES AND OPERATION

All four ports in the 8051 are bidirectional. Each consists of a latch (Special Function Registers P0 through P3), an output driver, and an input buffer.

The output drivers of Ports 0 and 2, and the input buffers of Port 0, are used in accesses to external memory. In this application, Port 0 outputs the low byte of the

external memory address, time-multiplexed with the byte being written or read. Port 2 outputs the high byte of the external memory address when the address is 16 bits wide. Otherwise the Port 2 pins continue to emit the P2 SFR content.

All the Port 3 pins, and (in the 8052) two Port 1 pins are multifunctional. They are not only port pins, but also serve the functions of various special features as listed on the following page.

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่วารณิใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51

Port Pin	Alternate Function
*P1.0	T2 (Timer/Counter 2 external input)
*P1.1	T2EX (Timer/Counter 2 Capture/Reload trigger)
P3.0	RXD (serial input port)
P3.1	TXD (serial output port)
P3.2	INT0 (external interrupt)
P3.3	INT1 (external interrupt)
P3.4	T0 (Timer/Counter 0 external input)
P3.5	T1 (Timer/Counter 1 external input)
P3.6	WR (external Data Memory write strobe)
P3.7	RD (external Data Memory read strobe)

*P1.0 and P1.1 serve these alternate functions only on the 8052.

The alternate functions can only be activated if the corresponding bit latch in the port SFR contains a 1. Otherwise the port pin is stuck at 0.

I/O Configurations

Figure 4 shows a functional diagram of a typical bit latch and I/O buffer in each of the four ports. The bit latch (one bit in the port's SFR) is represented as a Type D flip-flop, which will clock in a value from the internal bus in response to a "write to latch" signal from the CPU. The Q output of the flip-flop is placed on the internal bus in response to a "read latch" signal from the CPU. The level of the port pin itself is placed on the internal bus in response to a "read pin" signal from the CPU. Some instructions that read a port activate the "read latch" signal, and others activate the "read pin" signal. More about that later.

As shown in Figure 4, the output drivers of Ports 0 and 2 are switchable to an internal ADDR and ADDR/DATA bus by an internal CONTROL signal for use in external memory accesses. During external memory accesses, the P2 SFR remains unchanged, but the P0 SFR gets 1s written to it.

Also shown in Figure 4, is that if a P3 bit latch contains a 1, then the output level is controlled by the signal labeled "alternate output function." The actual P3.X pin level is always available to the pin's alternate input function, if any.

Ports 1, 2, and 3 have internal pullups. Port 0 has open drain outputs. Each I/O line can be independently used as an input or an output. (Ports 0 and 2 may not be used as general purpose I/O when being used as the

ADDR/DATA BUS). To be used as an input, the port bit latch must contain a 1, which turns off the output driver FET. Then, for Ports 1, 2, and 3, the pin is pulled high by the internal pullup, but can be pulled low by an external source.

Port 0 differs in not having internal pullups. The pullup FET in the P0 output driver (see Figure 4) is used only when the Port is emitting 1s during external memory accesses. Otherwise the pullup FET is off. Consequently P0 lines that are being used as output port lines are open drain. Writing a 1 to the bit latch leaves both output FETs off, so the pin floats. In that condition it can be used a high-impedance input.

Because Ports 1, 2, and 3 have fixed internal pullups they are sometimes called "quasi-bidirectional" ports. When configured as inputs they pull high and will source current (IIL, in the data sheets) when externally pulled low. Port 0, on the other hand, is considered "true" bidirectional, because when configured as an input it floats.

All the port latches in the 8051 have 1s written to them by the reset function. If a 0 is subsequently written to a port latch, it can be reconfigured as an input by writing a 1 to it.

Writing to a Port

In the execution of an instruction that changes the value in a port latch, the new value arrives at the latch during S6P2 of the final cycle of the instruction. However, port latches are in fact sampled by their output buffers only during Phase 1 of any clock period. (During Phase 2 the output buffer holds the value it saw during the previous Phase 1). Consequently, the new value in the port latch won't actually appear at the output pin until the next Phase 1, which will be at S1P1 of the next machine cycle. See Figure 39 in the Internal Timing section.

If the change requires a 0-to-1 transition in Port 1, 2, or 3, an additional pullup is turned on during S1P1 and S1P2 of the cycle in which the transition occurs. This is done to increase the transition speed. The extra pullup can source about 100 times the current that the normal pullup can. It should be noted that the internal pullups are field-effect transistors, not linear resistors. The pullup arrangements are shown in Figure 5.

In HMOS versions of the 8051, the fixed part of the pullup is a depletion-mode transistor with the gate wired to the source. This transistor will allow the pin to source about 0.25 mA when shorted to ground. In parallel with the fixed pullup is an enhancement-mode transistor, which is activated during S1 whenever the port bit does a 0-to-1 transition. During this interval, if the port pin is shorted to ground, this extra transistor will allow the pin to source an additional 30 mA.




Figure 5: Ports 1 And 3 HMOS And CHMOS Internal Pullup Configurations. Port 2 is Similar Except That It Holds The Strong Pullup On While Emitting 1s That Are Address Bits. (See Text, "Accessing External Memory".)

In the CHMOS versions, the pullup consists of three pFETs. It should be noted that an n-channel FET (nFET) is turned on when a logical 1 is applied to its gate, and is turned off when a logical 0 is applied to its gate. A p-channel FET (pFET) is the opposite: it is on when its gate sees a 0, and off when its gate sees a 1.

pFET1 in Figure 5 is the transistor that is turned on for 2 oscillator periods after a 0-to-1 transition in the port latch. While it's on, it turns on pFET3 (a weak pullup), through the inverter. This inverter and pFET form a latch which hold the 1.

Note that if the pin is emitting a 1, a negative glitch on the pin from some external source can turn off pFET3, causing the pin to go into a float state. pFET2 is a very weak pullup which is on whenever the nFET is off, in traditional CMOS style. It's only about $1/10$ the strength of pFET3. Its function is to restore a 1 to the pin in the event the pin had a 1 and lost it to a glitch.

Port Loading and Interfacing

The output buffers of Ports 1, 2, and 3 can each drive 4 LS TTL inputs. These ports on HMOS versions can be driven in a normal manner by any TTL or NMOS circuit. Both HMOS and CHMOS pins can be driven by open-collector and open-drain outputs, but note that 0-to-1 transitions will not be fast. In the HMOS device, if the pin is driven by an open-collector output, a 0-to-1 transition will have to be driven by the relatively weak depletion mode FET in Figure 5(A). In the CHMOS device, an input 0 turns off pullup pFET3, leaving only the very weak pullup pFET2 to drive the transition.

In external bus mode, Port 0 output buffers can each drive 8 LS TTL inputs. As port pins, they require external pullups to drive any inputs.



Read-Modify-Write Feature

Some instructions that read a port read the latch and others read the pin. Which ones do which? The instructions that read the latch rather than the pin are the ones that read a value, possibly change it, and then rewrite it to the latch. These are called "read-modify-write" instructions. The instructions listed below are read-modify-write instructions. When the destination operand is a port, or a port bit, these instructions read the latch rather than the pin:

ANL	(logical AND, e.g., ANL P1, A)
ORL	(logical OR, e.g., ORL P2, A)
XRL	(logical EX-OR, e.g., XRL P3, A)
JBC	(jump if bit = 1 and clear bit, e.g., JBC P1.1, LABEL)
CPL	(complement bit, e.g., CPL P3.0)
INC	(increment, e.g., INC P2)
DEC	(decrement, e.g., DEC P2)
DJNZ	(decrement and jump if not zero, e.g., DJNZ P3, LABEL)
MOV, PX.Y, C	(move carry bit to bit Y of Port X)
CLR PX.Y	(clear bit Y of Port X)
SETB PX.Y	(set bit Y of Port X)

It is not obvious that the last three instructions in this list are read-modify-write instructions, but they are. They read the port byte, all 8 bits, modify the addressed bit, then write the new byte back to the latch.

The reason that read-modify-write instructions are directed to the latch rather than the pin is to avoid a possible misinterpretation of the voltage level at the pin. For example, a port bit might be used to drive the base of a transistor. When a 1 is written to the bit, the transistor is turned on. If the CPU then reads the same port bit at the pin rather than the latch, it will read the base voltage of the transistor and interpret it as a 0. Reading the latch rather than the pin will return the correct value of 1.

ACCESSING EXTERNAL MEMORY

Accesses to external memory are of two types: accesses to external Program Memory and accesses to external Data Memory. Accesses to external Program Memory use signal \overline{PSEN} (program store enable) as the read strobe. Accesses to external Data Memory use \overline{RD} or \overline{WR} (alternate functions of P3.7 and P3.6) to strobe the memory. Refer to Figures 36 through 38 in the Internal Timing section.

Fetches from external Program Memory always use a 16-bit address. Accesses to external Data Memory can use either a 16-bit address (MOVX @DPTR) or an 8-bit address (MOVX @Ri).

Whenever a 16-bit address is used, the high byte of the address comes out on Port 2, where it is held for the duration of the read or write cycle. Note that the Port 2 drivers use the strong pullups during the entire time that they are emitting address bits that are 1s. This is during the execution of a MOVX @DPTR instruction. During this time the Port 2 latch (the Special Function Register) does not have to contain 1s, and the contents of the Port 2 SFR are not modified. If the external memory cycle is not immediately followed by another external memory cycle, the undisturbed contents of the Port 2 SFR will reappear in the next cycle.

If an 8-bit address is being used (MOVX @Ri), the contents of the Port 2 SFR remain at the Port 2 pins throughout the external memory cycle. This will facilitate paging.

In any case, the low byte of the address is time-multiplexed with the data byte on Port 0. The ADDR/DATA signal drives both FETs in the Port 0 output buffers. Thus, in this application the Port 0 pins are not open-drain outputs, and do not require external pullups. Signal ALE (Address Latch Enable) should be used to capture the address byte into an external latch. The address byte is valid at the negative transition of ALE. Then, in a write cycle, the data byte to be written appears on Port 0 just before \overline{WR} is activated, and remains there until after \overline{WR} is deactivated. In a read cycle, the incoming byte is accepted at Port 0 just before the read strobe is deactivated.

During any access to external memory, the CPU writes 0FFH to the Port 0 latch (the Special Function Register), thus obliterating whatever information the Port 0 SFR may have been holding. If the user writes to Port 0 during an external memory fetch, the incoming code byte is corrupted. Therefore, do not write to Port 0 if external program memory is used.

External Program Memory is accessed under two conditions:

- 1) Whenever signal \overline{EA} is active; or
- 2) Whenever the program counter (PC) contains a number that is larger than 0FFFH (1FFFH for the 8052).

This requires that the ROMless versions have \overline{EA} wired low to enable the lower 4K (8K for the 8032) program bytes to be fetched from external memory.

When the CPU is executing out of external Program Memory, all 8 bits of Port 2 are dedicated to an output function and may not be used for general purpose I/O. During external program fetches they output the high byte of the PC. During this time the Port 2 drivers use the strong pullups to emit PC bits that are 1s.

TIMER/COUNTERS

The 8051 has two 16-bit Timer/Counter registers: Timer 0 and Timer 1. The 8052 has these two plus one

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51

more: Timer 2. All three can be configured to operate either as timers or event counters.

In the "Timer" function, the register is incremented every machine cycle. Thus, one can think of it as counting machine cycles. Since a machine cycle consists of 12 oscillator periods, the count rate is $1/12$ of the oscillator frequency.

In the "Counter" function, the register is incremented in response to a 1-to-0 transition at its corresponding external input pin, T0, T1 or (in the 8052) T2. In this function, the external input is sampled during S5P2 of every machine cycle. When the samples show a high in one cycle and a low in the next cycle, the count is incremented. The new count value appears in the register during S3P1 of the cycle following the one in which the transition was detected. Since it takes 2 machine cycles (24 oscillator periods) to recognize a 1-to-0 transition, the maximum count rate is $1/24$ of the oscillator frequency. There are no restrictions on the duty cycle of the external input signal, but to ensure that a given level is sampled at least once before it changes, it should be held for at least one full machine cycle.

In addition to the "Timer" or "Counter" selection, Timer 0 and Timer 1 have four operating modes from which to select. Timer 2, in the 8052, has three modes of operation: "Capture," "Auto-Reload" and "baud rate generator."

Timer 0 and Timer 1

These Timer/Counters are present in both the 8051 and the 8052. The "Timer" or "Counter" function is selected by control bits C/T in the Special Function Register TMOD (Figure 6). These two Timer/Counters have

four operating modes, which are selected by bit-pairs (M1, M0) in TMOD. Modes 0, 1, and 2 are the same for both Timer/Counters. Mode 3 is different. The four operating modes are described in the following text.

MODE 0

Either Timer in Mode 0 is an 8-bit Counter with a divide-by-32 prescaler. This 13-bit timer is MCS-48 compatible. Figure 7 shows the Mode 0 operation as it applies to Timer 1.

In this mode, the Timer register is configured as a 13-Bit register. As the count rolls over from all 1s to all 0s, it sets the Timer interrupt flag TF1. The counted input is enabled to the Timer when TR1 = 1 and either GATE = 0 or INT1 = 1. (Setting GATE = 1 allows the Timer to be controlled by external input INT1, to facilitate pulse width measurements.) TR1 is a control bit in the Special Function Register TCON (Figure 8). GATE is in TMOD.

The 13-Bit register consists of all 8 bits of TH1 and the lower 5 bits of TL1. The upper 3 bits of TL1 are indeterminate and should be ignored. Setting the run flag (TR1) does not clear the registers.

Mode 0 operation is the same for Timer 0 as for Timer 1. Substitute TR0, TF0 and INT0 for the corresponding Timer 1 signals in Figure 7. There are two different GATE bits, one for Timer 1 (TMOD.7) and one for Timer 0 (TMOD.3).

MODE 1

Mode 1 is the same as Mode 0, except that the Timer register is being run with all 16 bits.




Figure 6. TMOD: Timer/Counter Mode Control Register

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51




Figure 7. Timer/Counter 1 Mode 0: 13-Bit Counter

(MSB)							(LSB)		
Symbol	Position	Name and Significance	Symbol	Position	Name and Significance	Symbol	Position	Name and Significance	
TF1	TCON.7	Timer 1 overflow Flag. Set by hardware on Timer/Counter overflow. Cleared by hardware when processor vectors to interrupt routine.	IE1	TCON.3	Interrupt 1 Edge flag. Set by hardware when external interrupt edge detected. Cleared when interrupt processed.	IT1	TCON.2	Interrupt 1 Type control bit. Set/cleared by software to specify falling edge/low level triggered external interrupts.	
TR1	TCON.6	Timer 1 Run control bit. Set/cleared by software to turn Timer/Counter on/off.	IE0	TCON.1	Interrupt 0 Edge flag. Set by hardware when external interrupt edge detected. Cleared when interrupt processed.	IT0	TCON.0	Interrupt 0 Type control bit. Set/cleared by software to specify falling edge/low level triggered external interrupts.	
TF0	TCON.5	Timer 0 overflow Flag. Set by hardware on Timer/Counter overflow. Cleared by hardware when processor vectors to interrupt routine.							
TR0	TCON.4	Timer 0 Run control bit. Set/cleared by software to turn Timer/Counter on/off.							

Figure 8.TCON: Timer/Counter Control Register

MODE 2

Mode 2 configures the Timer register as an 8-bit Counter (TL1) with automatic reload, as shown in Figure 9. Overflow from TL1 not only sets TF1, but also reloads TL1 with the contents of TH1, which is preset by software. The reload leaves TH1 unchanged.

Mode 2 operation is the same for Timer/Counter 0.

MODE 3

Timer 1 in Mode 3 simply holds its count. The effect is the same as setting TR1 = 0.

Timer 0 in Mode 3 establishes TL0 and TH0 as two separate counters. The logic for Mode 3 on Timer 0 is shown in Figure 10. TL0 uses the Timer 0 control bits: C/T, GATE, TR0, INT0, and TF0. TH0 is locked into a timer function (counting machine cycles) and takes over the use of TR1 and TF1 from Timer 1. Thus, TH0 now controls the "Timer 1" interrupt.

Mode 3 is provided for applications requiring an extra 8-bit timer or counter. With Timer 0 in Mode 3, an 8051 can look like it has three Timer/Counters, and an 8052, like it has four. When Timer 0 is in Mode 3, Timer 1 can be turned on and off by switching it out of and into its own Mode 3, or can still be used by the serial port as a baud rate generator, or in fact, in any application not requiring an interrupt.

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51




Figure 9. Timer/Counter 1 Mode 2: 8-Bit Auto-Reload




Figure 10. Timer/Counter 0 Mode 3: Two 8-Bit Counters

Timer 2

Timer 2 is a 16-bit Timer/Counter which is present only in the 8052. Like Timers 0 and 1, it can operate either as a timer or as an event counter. This is selected by bit C/T2 in the Special Function Register T2CON (Figure 11). It has three operating modes: "capture," "auto-load" and "baud rate generator," which are selected by bits in T2CON as shown in Table 2.

Table 2. Timer 2 Operating Modes

RCLK + TCLK	CP/RL2	TR2	Mode
0	0	1	16-bit Auto-Reload
0	1	1	16-bit Capture
1	X	1	Baud Rate Generator
X	X	0	(off)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51

(MSB)								(LSB)
TF2	EXF2	RCLK	TCLK	EXEN2	TR2	C/T2	CP/RL2	
Symbol	Position	Name and Significance						
TF2	T2CON.7	Timer 2 overflow flag set by a Timer 2 overflow and must be cleared by software. TF2 will not be set when either RCLK = 1 or TCLK = 1.						
EXF2	T2CON.6	Timer 2 external flag set when either a capture or reload is caused by a negative transition on T2EX and EXEN2 = 1. When Timer 2 interrupt is enabled, EXF2 = 1 will cause the CPU to vector to the Timer 2 interrupt routine. EXF2 must be cleared by software.						
RCLK	T2CON.5	Receive clock flag. When set, causes the serial port to use Timer 2 overflow pulses for its receive clock in Modes 1 and 3. RCLK = 0 causes Timer 1 overflow to be used for the receive clock.						
TCLK	T2CON.4	Transmit clock flag. When set, causes the serial port to use Timer 2 overflow pulses for its transmit clock in modes 1 and 3. TCLK = 0 causes Timer 1 overflows to be used for the transmit clock.						
EXEN2	T2CON.3	Timer 2 external enable flag. When set, allows a capture or reload to occur as a result of a negative transition on T2EX if Timer 2 is not being used to clock the serial port. EXEN2 = 0 causes Timer 2 to ignore events at T2EX.						
TR2	T2CON.2	Start/stop control for Timer 2. A logic 1 starts the timer.						
C/T2	T2CON.1	Timer or counter select. (Timer 2) 0 = Internal timer (OSC/12) 1 = External event counter (falling edge triggered).						
CP/RL2	T2CON.0	Capture/Reload flag. When set, captures will occur on negative transitions at T2EX if EXEN2 = 1. When cleared, auto-reloads will occur either with Timer 2 overflows or negative transitions at T2EX when EXEN2 = 1. When either RCLK = 1 or TCLK = 1, this bit is ignored and the timer is forced to auto-reload on Timer 2 overflow.						

Figure 11. T2CON: Timer/Counter 2 Control Register

In the Capture Mode there are two options which are selected by bit EXEN2 in T2CON. If EXEN2 = 0, then Timer 2 is a 16-bit timer or counter which upon overflowing sets bit TF2, the Timer 2 overflow bit, which can be used to generate an interrupt. If EXEN2 = 1, then Timer 2 still does the above, but with the added feature that a 1-to-0 transition at external input T2EX causes the current value in the Timer 2 registers, TL2 and TH2, to be captured into registers RCAP2L and RCAP2H, respectively. (RCAP2L and RCAP2H are new Special Function Registers in the 8052.) In addition, the transition at T2EX causes bit EXF2 in T2CON to be set, and EXF2, like TF2, can generate an interrupt.

The Capture Mode is illustrated in Figure 12.

In the auto-reload mode there are again two options, which are selected by bit EXEN2 in T2CON. If EXEN2 = 0, then when Timer 2 rolls over it not only sets TF2 but also causes the Timer 2 registers to be reloaded with the 16-bit value in registers RCAP2L and RCAP2H, which are preset by software. If EXEN2 = 1, then Timer 2 still does the above, but with the

added feature that a 1-to-0 transition at external input T2EX will also trigger the 16-bit reload and set EXF2.

The auto-reload mode is illustrated in Figure 13.

The baud rate generator mode is selected by RCLK = 1 and/or TCLK = 1. It will be described in conjunction with the serial port.

SERIAL INTERFACE

The serial port is full duplex, meaning it can transmit and receive simultaneously. It is also receive-buffered, meaning it can commence reception of a second byte before a previously received byte has been read from the receive register. (However, if the first byte still hasn't been read by the time reception of the second byte is complete, one of the bytes will be lost). The serial port receive and transmit registers are both accessed at Special Function Register SBUF. Writing to SBUF loads the transmit register, and reading SBUF accesses a physically separate receive register.




Figure 12. Timer 2 In Capture Mode

The serial port can operate in 4 modes:

Mode 0: Serial data enters and exits through RXD. TXD outputs the shift clock. 8 bits are transmitted/received: 8 data bits (LSB first). The baud rate is fixed at 1/12 the oscillator frequency.

Mode 1: 10 bits are transmitted (through TXD) or received (through RXD): a start bit (0), 8 data bits (LSB first), and a stop bit (1). On receive, the stop bit goes into RB8 in Special Function Register SCON. The baud rate is variable.

Mode 2: 11 bits are transmitted (through TXD) or received (through RXD): a start bit (0), 8 data bits (LSB first), a programmable 9th data bit, and a stop bit (1). On Transmit, the 9th data bit (TB8 in SCON) can be assigned the value of 0 or 1. Or, for example, the parity bit (P, in the PSW) could be moved into TB8. On receive, the 9th data bit goes into RB8 in Special Function Register SCON, while the stop bit is ignored. The baud rate is programmable to either 1/32 or 1/64 the oscillator frequency.

Mode 3: 11 bits are transmitted (through TXD) or received (through RXD): a start bit (0), 8 data bits (LSB first), a programmable 9th data bit and a stop bit (1). In fact, Mode 3 is the same as Mode 2 in all respects except the baud rate. The baud rate in Mode 3 is variable.

In all four modes, transmission is initiated by any instruction that uses SBUF as a destination register. Reception is initiated in Mode 0 by the condition RI = 0 and REN = 1. Reception is initiated in the other modes by the incoming start bit if REN = 1.

Multiprocessor Communications

Modes 2 and 3 have a special provision for multiprocessor communications. In these modes, 9 data bits are received. The 9th one goes into RB8. Then comes a stop bit. The port can be programmed such that when the stop bit is received, the serial port interrupt will be activated only if RB8 = 1. This feature is enabled by setting bit SM2 in SCON. A way to use this feature in multiprocessor systems is as follows.

When the master processor wants to transmit a block of data to one of several slaves, it first sends out an address byte which identifies the target slave. An address byte differs from a data byte in that the 9th bit is 1 in an address byte and 0 in a data byte. With SM2 = 1, no slave will be interrupted by a data byte. An address byte, however, will interrupt all slaves, so that each slave can examine the received byte and see if it is being addressed. The addressed slave will clear its SM2 bit and prepare to receive the data bytes that will be coming. The slaves that weren't being addressed leave their SM2s set and go on about their business, ignoring the coming data bytes.

SM2 has no effect in Mode 0, and in Mode 1 can be used to check the validity of the stop bit. In a Mode 1 reception, if SM2 = 1, the receive interrupt will not be activated unless a valid stop bit is received.

Serial Port Control Register

The serial port control and status register is the Special Function Register SCON, shown in Figure 14. This register contains not only the mode selection bits, but also the 9th data bit for transmit and receive (TB8 and RB8), and the serial port interrupt bits (TI and RI).



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51




Figure 13. Timer 2 in Auto-Reload Mode

			(MSB)					(LSB)
SM0	SM1	SM2	REN	TB8	RB8	T1	RI	

Where SM0, SM1 specify the serial port mode, as follows:

SM0	SM1	Mode	Description	Baud Rate
0	0	0	shift register	$f_{osc} / 12$
0	1	1	8-bit UART	variable
1	0	2	9-bit UART	$f_{osc} / 64$ or $f_{osc} / 32$
1	1	3	9-bit UART variable	

- SM2 enables the multiprocessor communication feature in Modes 2 and 3. In Mode 2 or 3, if SM2 is set to 1 then RI will not be activated if the received 9th data bit (RB8) is 0. In Mode 1, if SM2 = 1 then RI will not be activated if a valid stop bit was not received. In Mode 0, SM2 should be 0.
- REN enables serial reception. Set by software to enable reception. Clear by software to disable reception.
- TB8 is the 9th data bit that will be transmitted in Modes 2 and 3. Set or clear by software as desired.
- RB8 in Modes 2 and 3, is the 9th data bit that was received. In Mode 1, if SM2 = 0, RB8 is the stop bit that was received. In Mode 0, RB8 is not used.
- T1 is transmit interrupt flag. Set by hardware at the end of the 8th bit time in Mode 0, or at the beginning of the stop bit in the other modes, in any serial transmission. Must be cleared by software.
- RI is receive interrupt flag. Set by hardware at the end of the 8th bit time in Mode 0, or halfway through the stop bit time in the other modes, in any serial reception (except see SM2). Must be cleared by software.

Figure 14. SCON: Serial Port Control Register

Baud Rates

The baud rate in Mode 0 is fixed:

$$\text{Mode 0 Baud Rate} = \frac{\text{Oscillator Frequency}}{12}$$

The baud rate in Mode 2 depends on the value of bit SMOD in Special Function Register PCON. If SMOD = 0 (which is the value on reset), the baud rate is $1/64$ the oscillator frequency. If SMOD = 1, the baud rate is $1/32$ the oscillator frequency.

$$\text{Mode 2 Baud Rate} = \frac{2^{\text{SMOD}}}{64} \times (\text{Oscillator Frequency})$$

In the 8051, the baud rates in Modes 1 and 3 are determined by the Timer 1 overflow rate. In the 8052, these baud rates can be determined by Timer 1, or by Timer 2, or by both (one for transmit and the other for receive).

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51

Using Timer 1 to Generate Baud Rates

When Timer 1 is used as the baud rate generator, the baud rates in Modes 1 and 3 are determined by the Timer 1 overflow rate and the value of SMOD as follows:

$$\text{Baud Rate} = \frac{2^{\text{SMOD}}}{32} \times (\text{Timer 1 Overflow Rate})$$

The Timer 1 interrupt should be disabled in this application. The Timer itself can be configured for either "timer" or "counter" operation, and in any of its 3 running modes. In the most typical applications, it is configured for "timer" operation, in the auto-reload

mode (high nibble of TMOD = 0010B). In that case, the baud rate is given by the formula

$$\text{Baud Rate} = \frac{2^{\text{SMOD}}}{32} \times \frac{\text{Oscillator Frequency}}{12 \times [256 - (\text{TH1})]}$$

One can achieve very low baud rates with Timer 1 by leaving the Timer 1 interrupt enabled, and configuring the Timer to run as a 16-bit timer (high nibble of TMOD = 0001B), and using the Timer 1 interrupt to do a 16-bit software reload.

Figure 15 lists various commonly used baud rates and how they can be obtained from Timer 1.

Baud Rate	fosc	SMOD	Timer 1		
			C/T	Mode	Reload Value
Mode 0 Max: 1 MHz	12 MHz	X	X	X	X
Mode 2 Max: 375K	12 MHz	1	X	X	X
Modes 1, 3: 62.5K	12 MHz	1	0	2	FFH
19.2K	11.059 MHz	1	0	2	FDH
9.6K	11.059 MHz	0	0	2	FDH
4.8K	11.059 MHz	0	0	2	FAH
2.4K	11.059 MHz	0	0	2	F4H
1.2K	11.059 MHz	0	0	2	E8H
137.5	11.986 MHz	0	0	2	1DH
110	6 MHz	0	0	2	72H
110	12 MHz	0	0	1	FE6BH

Figure 15. Timer 1 Generated Commonly Used Baud Rates

Using Timer 2 to Generate Baud Rates

In the 8052, Timer 2 is selected as the baud rate generator by setting TCLK and/or RCLK in T2CON (Figure

11). Note then the baud rates for transmit and receive can be simultaneously different. Setting RCLK and/or TCLK puts Timer 2 into its baud rate generator mode, as shown in Figure 16.




Figure 16. Timer 2 in Baud Rate Generator Mode

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51

The baud rate generator mode is similar to the auto-reload mode, in that a rollover in TH2 causes the Timer 2 registers to be reloaded with the 16-bit value in registers RCAP2H and RCAP2L, which are preset by software.

Now, the baud rates in Modes 1 and 3 are determined by Timer 2's overflow rate as follows:

$$\text{Modes 1, 3 Baud Rate} = \frac{\text{Timer 2 Overflow Rate}}{16}$$

The Timer can be configured for either "timer" or "counter" operation. In the most typical applications, it is configured for "timer" operation ($C/T2 = 0$). "Timer" operation is a little different for Timer 2 when it's being used as a baud rate generator. Normally, as a timer it would increment every machine cycle (thus at $1/12$ the oscillator frequency). As a baud rate generator, however, it increments every state time (thus at $1/2$ the oscillator frequency). In that case the baud rate is given by the formula

$$\text{Modes 1, 3 Baud Rate} = \frac{\text{Oscillator Frequency}}{32 \times [65536 - (\text{RCAP2H}, \text{RCAP2L})]}$$

where (RCAP2H, RCAP2L) is the content of RCAP2H and RCAP2L taken as a 16-bit unsigned integer.

Timer 2 as a baud rate generator is shown in Figure 16. This Figure is valid only if $\text{RCLK} + \text{TCLK} = 1$ in T2CON. Note that a rollover in TH2 does not set TF2, and will not generate an interrupt. Therefore, the Timer 2 interrupt does not have to be disabled when Timer 2 is in the baud rate generator mode. Note too, that if EXEN2 is set, a 1-to-0 transition in T2EX will set EXF2 but will not cause a reload from (RCAP2H, RCAP2L) to (TH2, TL2). Thus when Timer 2 is in use as a baud rate generator, T2EX can be used as an extra external interrupt, if desired.

It should be noted that when Timer 2 is running ($\text{TR2} = 1$) in "timer" function in the baud rate generator mode, one should not try to read or write TH2 or TL2. Under these conditions the Timer is being incremented every state time, and the results of a read or write may not be accurate. The RCAP registers may be read, but shouldn't be written to, because a write might overlap a reload and cause write and/or reload errors. Turn the Timer off (clear TR2) before accessing the Timer 2 or RCAP registers, in this case.

More About Mode 0

Serial data enters and exits through RXD. TXD outputs the shift clock. 8 bits are transmitted/received: 8 data bits (LSB first). The baud rate is fixed at $1/12$ the oscillator frequency.

Figure 17 shows a simplified functional diagram of the serial port in Mode 0, and associated timing.

Transmission is initiated by any instruction that uses SBUF as a destination register. The "write to SBUF" signal at S6P2 also loads a 1 into the 9th position of the transmit shift register and tells the TX Control block to commence a transmission. The internal timing is such that one full machine cycle will elapse between "write to SBUF," and activation of SEND.

SEND enables the output of the shift register to the alternate output function line of P3.0, and also enables SHIFT CLOCK to the alternate output function line of P3.1. SHIFT CLOCK is low during S3, S4, and S5 of every machine cycle, and high during S6, S1 and S2. At S6P2 of every machine cycle in which SEND is active, the contents of the transmit shift register are shifted to the right one position.

As data bits shift out to the right, zeroes come in from the left. When the MSB of the data byte is at the output position of the shift register, then the 1 that was initially loaded into the 9th position, is just to the left of the MSB, and all positions to the left of that contain zeroes. This condition flags the TX Control block to do one last shift and then deactivate SEND and set TI. Both of these actions occur at S1P1 of the 10th machine cycle after "write to SBUF."

Reception is initiated by the condition $\text{REN} = 1$ and $\text{RI} = 0$. At S6P2 of the next machine cycle, the RX Control unit writes the bits 11111110 to the receive shift register, and in the next clock phase activates RECEIVE.

RECEIVE enables SHIFT CLOCK to the alternate output function line of P3.1. SHIFT CLOCK makes transitions at S3P1 and S6P1 of every machine cycle. At S6P2 of every machine cycle in which RECEIVE is active, the contents of the receive shift register are shifted to the left one position. The value that comes in from the right is the value that was sampled at the P3.0 pin at S5P2 of the same machine cycle.

As data bits come in from the right, 1s shift out to the left. When the 0 that was initially loaded into the rightmost position arrives at the leftmost position in the shift register, it flags the RX Control block to do one last shift and load SBUF. At S1P1 of the 10th machine cycle after the write to SCON that cleared RI, RECEIVE is cleared and RI is set.

More About Mode 1

Ten bits are transmitted (through TXD), or received (through RXD): a start bit (0), 8 data bits (LSB first), and a stop bit (1). On receive, the stop bit goes into RB8 in SCON. In the 8051 the baud rate is determined by the Timer 1 overflow rate. In the 8052 it is determined either by the Timer 1 overflow rate, or the Timer 2 overflow rate, or both (one for transmit and the other for receive).

Figure 18 shows a simplified functional diagram of the serial port in Mode 1, and associated timings for transmit receive.

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51




Figure 17. Serial Port Mode 0

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51




Figure 18. Serial Port Mode 1. TCLK, RCLK and Timer 2 are Present in the 8052/8032 Only.

Transmission is initiated by any instruction that uses SBUF as a destination register. The "write to SBUF" signal also loads a 1 into the 9th bit position of the transmit shift register and flags the TX Control unit that a transmission is requested. Transmission actually commences at S1P1 of the machine cycle following the next rollover in the divide-by-16 counter. (Thus, the bit

times are synchronized to the divide-by-16 counter, not to the "write to SBUF" signal).

The transmission begins with activation of SEND, which puts the start bit at TXD. One bit time later, DATA is activated, which enables the output bit of the transmit shift register to TXD. The first shift pulse occurs one bit time after that.

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51

As data bits shift out to the right, zeroes are clocked in from the left. When the MSB of the data byte is at the output position of the shift register, then the 1 that was initially loaded into the 9th position is just to the left of the MSB, and all positions to the left of that contain zeroes. This condition flags the TX Control unit to do one last shift and then deactivate SEND and set TI. This occurs at the 10th divide-by-16 rollover after "write to SBUF."

Reception is initiated by a detected 1-to-0 transition at RXD. For this purpose RXD is sampled at a rate of 16 times whatever baud rate has been established. When a transition is detected, the divide-by-16 counter is immediately reset, and 1FFH is written into the input shift register. Resetting the divide-by-16 counter aligns its rollovers with the boundaries of the incoming bit times.

The 16 states of the counter divide each bit time into 16ths. At the 7th, 8th, and 9th counter states of each bit time, the bit detector samples the value of RXD. The value accepted is the value that was seen in at least 2 of the 3 samples. This is done for noise rejection. If the value accepted during the first bit time is not 0, the receive circuits are reset and the unit goes back to looking for another 1-to-0 transition. This is to provide rejection of false start bits. If the start bit proves valid, it is shifted into the input shift register, and reception of the rest of the frame will proceed.

As data bits come in from the right, 1s shift out to the left. When the start bit arrives at the leftmost position in the shift register, (which in mode 1 is a 9-bit register), it flags the RX Control block to do one last shift, load SBUF and RB8, and set RI. The signal to load SBUF and RB8, and to set RI, will be generated if, and only if, the following conditions are met at the time the final shift pulse is generated.

- 1) RI = 0, and
- 2) Either SM2 = 0, or the received stop bit = 1

If either of these two conditions is not met, the received frame is irretrievably lost. If both conditions are met, the stop bit goes into RB8, the 8 data bits go into SBUF, and RI is activated. At this time, whether the above conditions are met or not, the unit goes back to looking for a 1-to-0 transition in RXD.

More About Modes 2 and 3

Eleven bits are transmitted (through TXD), or received (through RXD): a start bit (0), 8 data bits (LSB first), a programmable 9th data bit, and a stop bit (1). On trans-

mit, the 9th data bit (TB8) can be assigned the value of 0 or 1. On receive, the 9th data bit goes into RB8 in SCON. The baud rate is programmable to either $1/32$ or $1/64$ the oscillator frequency in Mode 2. Mode 3 may have a variable baud rate generated from either Timer 1 or 2 depending on the state of TCLK and RCLK.

Figures 19 and 20 show a functional diagram of the serial port in Modes 2 and 3. The receive portion is exactly the same as in Mode 1. The transmit portion differs from Mode 1 only in the 9th bit of the transmit shift register.

Transmission is initiated by any instruction that uses SBUF as a destination register. The "write to SBUF" signal also loads TB8 into the 9th bit position of the transmit shift register and flags the TX Control unit that a transmission is requested. Transmission commences at SIPI of the machine cycle following the next rollover in the divide-by-16 counter. (Thus, the bit times are synchronized to the divide-by-16 counter, not to the "write to SBUF" signal.)

The transmission begins with activation of SEND, which puts the start bit at TXD. One bit time later, DATA is activated, which enables the output bit of the transmit shift register to TXD. The first shift pulse occurs one bit time after that. The first shift clocks a 1 (the stop bit) into the 9th bit position of the shift register. Thereafter, only zeroes are clocked in. Thus, as data bits shift out to the right, zeroes are clocked in from the left. When TB8 is at the output position of the shift register, then the stop bit is just to the left of TB8, and all positions to the left of that contain zeroes. This condition flags the TX Control unit to do one last shift and then deactivate SEND and set TI. This occurs at the 11th divide-by-16 rollover after "write to SBUF."

Reception is initiated by a detected 1-to-0 transition at RXD. For this purpose RXD is sampled at a rate of 16 times whatever baud rate has been established. When a transition is detected, the divide-by-16 counter is immediately reset, and 1FFH is written to the input shift register.

At the 7th, 8th and 9th counter states of each bit time, the bit detector samples the value of RXD. The value accepted is the value that was seen in at least 2 of the 3 samples. If the value accepted during the first bit time is not 0, the receive circuits are reset and the unit goes back to looking for another 1-to-0 transition. If the start bit proves valid, it is shifted into the input shift register, and reception of the rest of the frame will proceed.

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51




Figure 19. Serial Port Mode 2

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51




Figure 20. Serial Port Mode 3. TCLK, RCLK, and Timer 2 are Present in the 8052/8032 Only.

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



As data bits come in from the right, 1s shift out to the left. When the start bit arrives at the leftmost position in the shift register (which in Modes 2 and 3 is a 9-bit register), it flags the RX Control block to do one last shift, load SBUF and RB8, and set RI. The signal to load SBUF and RB8, and to set RI, will be generated if, and only if, the following conditions are met at the time the final shift pulse is generated:

- 1) RI = 0, and
- 2) Either SM2 = 0 or the received 9th data bit = 1

If either of these conditions is not met, the received frame is irretrievably lost, and RI is not set. If both conditions are met, the received 9th data bit goes into RB8, and the first 8 data bits go into SBUF. One bit time later, whether the above conditions were met or not, the unit goes back to looking for a 1-to-0 transition at the RXD input.

Note that the value of the received stop bit is irrelevant to SBUF, RB8, or RI.

INTERRUPTS

The 8051 provides 5 interrupt sources. The 8052 provides 6. These are shown in Figure 21.

The External Interrupts $\overline{INT0}$ and $\overline{INT1}$ can each be either level-activated or transition-activated, depending on bits IT0 and IT1 in Register TCON. The flags that actually generate these interrupts are bits IE0 and IE1 in TCON. When an external interrupt is generated, the flag that generated it is cleared by the hardware when the service routine is vectored to only if the interrupt




Figure 21. MCS®-51 Interrupt Sources

was transition-activated. If the interrupt was level-activated, then the external requesting source is what controls the request flag, rather than the on-chip hardware.

The Timer 0 and Timer 1 Interrupts are generated by TF0 and TF1, which are set by a rollover in their respective Timer/Counter registers (except see Timer 0 in Mode 3). When a timer interrupt is generated, the flag that generated it is cleared by the on-chip hardware when the service routine is vectored to.

The Serial Port Interrupt is generated by the logical OR of RI and TI. Neither of these flags is cleared by hardware when the service routine is vectored to. In fact, the service routine will normally have to determine whether it was RI or TI that generated the interrupt, and the bit will have to be cleared in software.

In the 8052, the Timer 2 Interrupt is generated by the logical OR of TF2 and EXF2. Neither of these flags is cleared by hardware when the service routine is vectored to. In fact, the service routine may have to determine whether it was TF2 or EXF2 that generated the interrupt, and the bit will have to be cleared in software.

All of the bits that generate interrupts can be set or cleared by software, with the same result as though it had been set or cleared by hardware. That is, interrupts can be generated or pending interrupts can be canceled in software.

(MSB)		(LSB)				
EA	ET2	ES	ET1	EX1	ET0	EX0
Enable Bit = 1 enables the interrupt. Enable Bit = 0 disables it.						
Symbol	Position	Function				
EA	IE.7	disables all interrupts. If EA = 0, no interrupt will be acknowledged. If EA = 1, each interrupt source is individually enabled or disabled by setting or clearing its enable bit.				
	IE.6	reserved.				
ET2	IE.5	Timer 2 interrupt enable bit.				
ES	IE.4	Serial Port interrupt enable bit.				
ET1	IE.3	Timer 1 interrupt enable bit.				
EX1	IE.2	External interrupt 1 enable bit.				
ET0	IE.1	Timer 0 interrupt enable bit.				
EX0	IE.0	External interrupt 0 enable bit.				
User software should never write 1s to unimplemented bits, since they may be used in future MCS-51 products.						

Figure 22. IE: Interrupt Enable Register

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Each of these interrupt sources can be individually enabled or disabled by setting or clearing a bit in Special Function Register IE (Figure 22). IE contains also a global disable bit, EA, which disables all interrupts at once.

Note in Figure 22 that bit position IE.6 is unimplemented. In the 8051s, bit position IE.5 is also unimplemented. User software should not write 1s to these bit positions, since they may be used in future MCS-51 products.

Priority Level Structure

Each interrupt source can also be individually programmed to one of two priority levels by setting or clearing a bit in Special Function Register IP (Figure 23). A low-priority interrupt can itself be interrupted by a high-priority interrupt, but not by another low-priority interrupt. A high-priority interrupt can't be interrupted by any other interrupt source.




Figure 23. IP: Interrupt Priority Register

If two requests of different priority levels are received simultaneously, the request of higher priority level is serviced. If requests of the same priority level are re-

ceived simultaneously, an internal polling sequence determines which request is serviced. Thus within each priority level there is a second priority structure determined by the polling sequence, as follows:

Source	Priority Within Level
1. IEO	(highest)
2. TFO	
3. IE1	
4. TF1	
5. RI + TI	
6. TF2 + EXF2	(lowest)

Note that the "priority within level" structure is only used to resolve simultaneous requests of the same priority level.

The IP register contains a number of unimplemented bits. IP.7 and IP.6 are vacant in the 8052s, and in the 8051s these and IP.5 are vacant. User software should not write 1s to these bit positions, since they may be used in future MCS-51 products.

How Interrupts Are Handled

The interrupt flags are sampled at S5P2 of every machine cycle. The samples are polled during the following machine cycle. The 8052's Timer 2 interrupt cycle is different, as described in the Response Time Section. If one of the flags was in a set condition at S5P2 of the preceding cycle, the polling cycle will find it and the interrupt system will generate an LCALL to the appropriate service routine, provided this hardware-generated LCALL is not blocked by any of the following conditions:

1. An interrupt of equal or higher priority level is already in progress.
2. The current (polling) cycle is not the final cycle in the execution of the instruction in progress.
3. The instruction in progress is RETI or any write to the IE or IP registers.

Any of these three conditions will block the generation of the LCALL to the interrupt service routine. Condition 2 ensures that the instruction in progress will be




Figure 24. Interrupt Response Timing Diagram



completed before vectoring to any service routine. Condition 3 ensures that if the instruction in progress is RETI or any access to IE or IP, then at least *one more* instruction will be executed before any interrupt is vectored to.

The polling cycle is repeated with each machine cycle, and the values polled are the values that were present at S5P2 of the previous machine cycle. Note then that if an interrupt flag is active but not being responded to for one of the above conditions, and is not *still* active when the blocking condition is removed, the denied interrupt will not be serviced. In other words, the fact that the interrupt flag was once active but not serviced is not remembered. Every polling cycle is new.

The polling cycle/LCALL sequence is illustrated in Figure 24.

Note that if an interrupt of higher priority level goes active prior to S5P2 of the machine cycle labeled C3 in Figure 24, then in accordance with the above rules it will be vectored to during C5 and C6, without any instruction of the lower priority routine having been executed.

Thus the processor acknowledges an interrupt request by executing a hardware-generated LCALL to the appropriate servicing routine. In some cases it also clears the flag that generated the interrupt, and in other cases it doesn't. It never clears the Serial Port or Timer 2 flags. This has to be done in the user's software. It clears an external interrupt flag (IE0 or IE1) only if it was transition-activated. The hardware-generated LCALL pushes the contents of the Program Counter onto the stack (but it does not save the PSW) and reloads the PC with an address that depends on the source of the interrupt being vectored to, as shown below.

Source	Vector Address
IE0	0003H
TF0	000BH
IE1	0013H
TF1	001BH
RI + TI	0023H
TF2 + EXF2	002BH

Execution proceeds from that location until the RETI instruction is encountered. The RETI instruction informs the processor that this interrupt routine is no longer in progress, then pops the top two bytes from the stack and reloads the Program Counter. Execution of the interrupted program continues from where it left off.

Note that a simple RET instruction would also have returned execution to the interrupted program, but it would have left the interrupt control system thinking an interrupt was still in progress.

External Interrupts

The external sources can be programmed to be level-activated or transition-activated by setting or clearing bit IT1 or IT0 in Register TCON. If $IT_x = 0$, external interrupt x is triggered by a detected low at the INT_x pin. If $IT_x = 1$, external interrupt x is edge-triggered. In this mode if successive samples of the INT_x pin show a high in one cycle and a low in the next cycle, interrupt request flag IE_x in TCON is set. Flag bit IE_x then requests the interrupt.

Since the external interrupt pins are sampled once each machine cycle, an input high or low should hold for at least 12 oscillator periods to ensure sampling. If the external interrupt is transition-activated, the external source has to hold the request pin high for at least one cycle, and then hold it low for at least one cycle to ensure that the transition is seen so that interrupt request flag IE_x will be set. IE_x will be automatically cleared by the CPU when the service routine is called.

If the external interrupt is level-activated, the external source has to hold the request active until the requested interrupt is actually generated. Then it has to deactivate the request before the interrupt service routine is completed, or else another interrupt will be generated.

Response Time

The INT_0 and INT_1 levels are inverted and latched into the interrupt flags IE0 and IE1 at S5P2 of every machine cycle. Similarly, the Timer 2 flag EXF2 and the Serial Port flags RI and TI are set at S5P2. The values are not actually polled by the circuitry until the next machine cycle.

The Timer 0 and Timer 1 flags, TF0 and TF1, are set at S5P2 of the cycle in which the timers overflow. The values are then polled by the circuitry in the next cycle. However, the Timer 2 flag TF2 is set at S2P2 and is polled in the same cycle in which the timer overflows.

If a request is active and conditions are right for it to be acknowledged, a hardware subroutine call to the requested service routine will be the next instruction to be executed. The call itself takes two cycles. Thus, a minimum of three complete machine cycles elapse between activation of an external interrupt request and the beginning of execution of the first instruction of the service routine. Figure 24 shows interrupt response timings.

A longer response time would result if the request is blocked by one of the 3 previously listed conditions. If an interrupt of equal or higher priority level is already in progress, the additional wait time obviously depends on the nature of the other interrupt's service routine. If the instruction in progress is not in its final cycle, the additional wait time cannot be more than 3 cycles, since the longest instructions (MUL and DIV) are only 4

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



cycles long, and if the instruction in progress is RETI or an access to IE or IP, the additional wait time cannot be more than 5 cycles (a maximum of one more cycle to complete the instruction in progress, plus 4 cycles to complete the next instruction if the instruction is MUL or DIV).

Thus, in a single-interrupt system, the response time is always more than 3 cycles and less than 9 cycles.

SINGLE-STEP OPERATION

The 8051 interrupt structure allows single-step execution with very little software overhead. As previously noted, an interrupt request will not be responded to while an interrupt of equal priority level is still in progress, nor will it be responded to after RETI until at least one other instruction has been executed. Thus, once an interrupt routine has been entered, it cannot be re-entered until at least one instruction of the interrupted program is executed. One way to use this feature for single-stop operation is to program one of the external interrupts (say, INT0) to be level-activated. The service routine for the interrupt will terminate with the following code:

```
JNB P3.2, $ ;Wait Here Till INT0 Goes High
JB P3.2, $ ;Now Wait Here Till it Goes Low
RETI ;Go Back and Execute One Instruction
```

Now if the INT0 pin, which is also the P3.2 pin, is held normally low, the CPU will go right into the External Interrupt 0 routine and stay there until INT0 is pulsed (from low to high to low). Then it will execute RETI, go back to the task program, execute one instruction, and immediately re-enter the External Interrupt 0 routine to await the next pulsing of P3.2. One step of the task program is executed each time P3.2 is pulsed.

RESET

The reset input is the RST pin, which is the input to a Schmitt Trigger.

A reset is accomplished by holding the RST pin high for at least two machine cycles (24 oscillator periods), while the oscillator is running. The CPU responds by generating an internal reset, with the timing shown in Figure 25.

The external reset signal is asynchronous to the internal clock. The RST pin is sampled during State 5 Phase 2 of every machine cycle. The port pins will maintain their current activities for 19 oscillator periods after a logic 1 has been sampled at the RST pin; that is, for 19 to 31 oscillator periods after the external reset signal has been applied to the RST pin.

While the RST pin is high, ALE and PSEN are weakly pulled high. After RST is pulled low, it will take 1 to 2 machine cycles for ALE and PSEN to start clocking. For this reason, other devices can not be synchronized to the internal timings of the 8051.

Driving the ALE and PSEN pins to 0 while reset is active could cause the device to go into an indeterminate state.

The internal reset algorithm writes 0s to all the SFRs except the port latches, the Stack Pointer, and SBUF. The port latches are initialized to FFH, the Stack Pointer to 07H, and SBUF is indeterminate. Table 3 lists the SFRs and their reset values.

The internal RAM is not affected by reset. On power up the RAM content is indeterminate.




Figure 25. Reset Timing



Table 3. Reset Values of the SFRs

SFR Name	Reset Value
PC	0000H
ACC	00H
B	00H
PSW	00H
SP	07H
DPTR	0000H
P0-P3	FFH
IP (8051)	XX00000B
IP (8052)	XX00000B
IE (8051)	0XX0000B
IE (8052)	0X00000B
TMOD	00H
TCON	00H
TH0	00H
TL0	00H
TH1	00H
TL1	00H
TH2 (8052)	00H
TL2 (8052)	00H
RCAP2H (8052)	00H
RCAP2L (8052)	00H
SCON	00H
SBUF	Indeterminate
PCON (HMOS)	0XXXXXXB
PCON (CHMOS)	0XX0000B

POWER-ON RESET

For HMOS devices when V_{CC} is turned on an automatic reset can be obtained by connecting the RST pin to V_{CC} through a 10 μF capacitor and to V_{SS} through an 8.2 KΩ resistor (Figure 26). The CHMOS devices do not require this resistor although its presence does no harm. In fact, for CHMOS devices the external resistor can be removed because they have an internal pulldown on the RST pin. The capacitor value could then be reduced to 1 μF.

When power is turned on, the circuit holds the RST pin high for an amount of time that depends on the capacitor value and the rate at which it charges. To ensure a valid reset the RST pin must be held high long enough to allow the oscillator to start up plus two machine cycles.

On power up, V_{CC} should rise within approximately ten milliseconds. The oscillator start-up time will depend on the oscillator frequency. For a 10 MHz crystal, the start-up time is typically 1 ms. For a 1 MHz crystal, the start-up time is typically 10 ms.

With the given circuit, reducing V_{CC} quickly to 0 causes the RST pin voltage to momentarily fall below 0V. However, this voltage is internally limited and will not harm the device.

NOTE:

The port pins will be in a random state until the oscillator has started and the internal reset algorithm has written 1s to them.

Powering up the device without a valid reset could cause the CPU to start executing instructions from an indeterminate location. This is because the SFRs, specifically the Program Counter, may not get properly initialized.

POWER-SAVING MODES OF OPERATION

For applications where power consumption is critical the CHMOS version provides power reduced modes of operation as a standard feature. The power down mode in HMOS devices is no longer a standard feature and is being phased out.

CHMOS Power Reduction Modes

CHMOS versions have two power-reducing modes, Idle and Power Down. The input through which back-up power is supplied during these operations is V_{CC}. Figure 27 shows the internal circuitry which implements these features. In the Idle mode (IDL = 1), the oscillator continues to run and the Interrupt, Serial Port, and Timer blocks continue to be clocked, but the




Figure 26. Power on Reset Circuit

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51

clock signal is gated off to the CPU. In Power Down (PD = 1), the oscillator is frozen. The Idle and Power Down modes are activated by setting bits in Special Function Register PCON. The address of this register is 87H. Figure 26 details its contents.

In the HMOS devices the PCON register only contains SMOD. The other four bits are implemented only in the CHMOS devices. User software should never write 1s to unimplemented bits, since they may be used in future MCS-51 products.

IDLE MODE

An instruction that sets PCON.0 causes that to be the last instruction executed before going into the Idle mode. In the Idle mode, the internal clock signal is gated off to the CPU, but not to the Interrupt, Timer, and Serial Port functions. The CPU status is preserved in its entirety: the Stack Pointer, Program Counter, Program Status Word, Accumulator, and all other registers maintain their data during Idle. The port pins hold the logical states they had at the time Idle was activated. ALE and PSEN hold at logic high levels.

There are two ways to terminate the Idle. Activation of any enabled interrupt will cause PCON.0 to be cleared by hardware, terminating the Idle mode. The interrupt will be serviced, and following RETI the next instruction to be executed will be the one following the instruction that put the device into Idle.




Figure 27. Idle and Power Down Hardware

(MSB)		(LSB)	
SMOD		GF1	GF0
Symbol	Position	Name and Function	
SMOD	PCON.7	Double Baud rate bit. When set to a 1 and Timer 1 is used to generate baud rate, and the Serial Port is used in modes 1, 2, or 3.	
—	PCON.6	(Reserved)	
—	PCON.5	(Reserved)	
—	PCON.4	(Reserved)	
GF1	PCON.3	General-purpose flag bit.	
GF0	PCON.2	General-purpose flag bit.	
PD	PCON.1	Power Down bit. Setting this bit activates power down operation.	
IDL	PCON.0	Idle mode bit. Setting this bit activates idle mode operation.	

If 1s are written to PD and IDL at the same time, PD takes precedence. The reset value of PCON is (0XXX0000). In the HMOS devices the PCON register only contains SMOD. The other four bits are implemented only in the CHMOS devices. User software should never write 1s to unimplemented bits, since they may be used in future MCS-51 products.

Figure 28. PCON: Power Control Register

The flag bits GF0 and GF1 can be used to give an indication if an interrupt occurred during normal operation or during an Idle. For example, an instruction that activates Idle can also set one or both flag bits. When Idle is terminated by an interrupt, the interrupt service routine can examine the flag bits.

The other way of terminating the Idle mode is with a hardware reset. Since the clock oscillator is still running, the hardware reset needs to be held active for only two machine cycles (24 oscillator periods) to complete the reset.

The signal at the RST pin clears the IDL bit directly and asynchronously. At this time the CPU resumes program execution from where it left off; that is, at the instruction following the one that invoked the Idle Mode. As shown in Figure 25, two or three machine cycles of program execution may take place before the internal reset algorithm takes control. On-chip hardware inhibits access to the internal RAM during this time, but access to the port pins is not inhibited. To eliminate the possibility of unexpected outputs at the port pins, the instruction following the one that invokes Idle should not be one that writes to a port pin or to external Data RAM.

POWER DOWN MODE

An instruction that sets PCON.1 causes that to be the last instruction executed before going into the Power Down mode. In the Power Down mode, the on-chip oscillator is stopped. With the clock frozen, all func-


HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51
Table 4. EPROM Versions of the 8051 and 8052

Device Name	EPROM Version	EPROM Bytes	Ckt Type	VPP	Time Required to Program Entire Array
8051	(8751)	4K	HMOS	21.0V	4 minutes
8051AH	8751H	4K	HMOS	21.0V	4 minutes
80C51BH	87C51	4K	CHMOS	12.75V	13 seconds
8052AH	8752BH	8K	HMOS	12.75V	26 seconds

tions are stopped, but the on-chip RAM and Special Function Registers are held. The port pins output the values held by their respective SFRs. ALE and PSEN output lows.

The only exit from Power Down for the 80C51 is a hardware reset. Reset redefines all the SFRs, but does not change the on-chip RAM.

In the Power Down mode of operation, VCC can be reduced to as low as 2V. Care must be taken, however, to ensure that VCC is not reduced before the Power Down mode is invoked, and that VCC is restored to its normal operating level, before the Power Down mode is terminated. The reset that terminates Power Down also frees the oscillator. The reset should not be activated before VCC is restored to its normal operating level, and must be held active long enough to allow the oscillator to restart and stabilize (normally less than 10 msec).

EPROM VERSIONS

The EPROM versions of these devices are listed in Table 4. The 8751H programs at VPP = 21V using one 50 msec PROG pulse per byte programmed. This results in a total programming time (4K bytes) of approximately 4 minutes.

The 8752BH and 87C51 use the faster "Quick-Pulse" programming™ algorithm. These devices program at VPP = 12.75V using a series of twenty-five 100 µs PROG pulses per byte programmed. This results in a total programming time of approximately 26 seconds for the 8752BH (8K bytes) and 13 seconds for the 87C51 (4K bytes).

Detailed procedures for programming and verifying each device are given in the data sheets.

EXPOSURE TO LIGHT

It is good practice to cover the EPROM window with an opaque label when the device is in operation. This is not so much to protect the EPROM array from inadvertent erasure, but to protect the RAM and other on-chip logic. Allowing light to impinge on the silicon die while the device is operating can cause logical malfunction.

MCS-51

Program Memory Locks

In some microcontroller applications it is desirable that the Program Memory be secure from software piracy. Intel has responded to this need by implementing a Program Memory locking scheme in some of the MCS-51 devices. While it is impossible for anyone to guarantee absolute security against all levels of technological sophistication, the Program Memory locks in the MCS-51 devices will present a formidable barrier against illegal readout of protected software.

One Lock Bit Scheme on 8751H

The 8751H contains a lock bit which, once programmed, denies electrical access by any external means to the on-chip Program Memory. The effect of this lock bit is that while it is programmed the internal Program Memory can not be read out, the device can not be further programmed, and it can not execute external Program Memory. Erasing the EPROM array deactivates the lock bit and restores the device's full functionality. It can then be re-programmed.

The procedure for programming the lock bit is detailed in the 8751H data sheet.

Two-Level Program Memory Lock Scheme

The 87C51 and 8752BH contain two Program Memory locking schemes: Encrypted Verify and Lock Bits.

Encrypted Verify: These devices implement a 32-byte EPROM array that can be programmed by the customer, and which can then be used to encrypt the program code bytes during EPROM verification. The EPROM verification procedure is performed as usual, except that each code byte comes out X-NORed with one of the 32 key bytes. The key bytes are gone through in sequence. Therefore, to read the ROM code, one has to know the 32 key bytes in their proper sequence.

Unprogrammed bytes have the value FFH. Therefore, if the Encryption Array is left unprogrammed all the key bytes have the value FFH. Since any code byte X-NORed with FFH leaves the code byte unchanged, leaving the Encryption Array unprogrammed in effect bypasses the encryption feature.



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51

Lock Bits: Also on the chip are two Lock Bits which can be left unprogrammed (U) or programmed (P) to obtain the following features:

Bit 2	Bit 1	Additional Features
U	U	None
U	P	<ul style="list-style-type: none"> Externally fetched code can not access internal Program Memory. Further programming disabled.
P	U	(Reserved for Future definition.)
P	P	<ul style="list-style-type: none"> Externally fetched code can not access internal Program Memory. Further programming disabled. Program verification is disabled.

When Lock Bit 1 is programmed, the logic level at the EA pin is sampled and latched during reset. If the device is powered up without a reset, the latch initializes to a random value, and holds that value until reset is activated. It is necessary that the latched value of EA be in agreement with the current logic level at that pin in order for the device to function properly.

ROM Protection

The 8051AHP and 80C51BHP are ROM Protected versions of the 8051AH and 80C51BH, respectively. To incorporate this Protection Feature, program verification has been disabled and external memory accesses have been limited to 4K. Refer to the data sheets on these parts for more information.

ONCE Mode

The ONCE ("on-circuit emulation") mode facilitates testing and debugging of systems using the device without the device having to be removed from the circuit. The ONCE mode is invoked by:

1. Pull ALE low while the device is in reset and PSEN is high;
2. Hold ALE low as RST is deactivated.

While the device is in ONCE mode, the Port 0 pins go into a float state, and the other port pins and ALE and PSEN are weakly pulled high. The oscillator circuit remains active. While the device is in this mode, an emulator or test CPU can be used to drive the circuit. Normal operation is restored after a normal reset is applied.

THE ON-CHIP OSCILLATORS

HMOS Versions

The on-chip oscillator circuitry for the HMOS (HMOS-I and HMOS-II) members of the MCS-51 family is a single stage linear inverter (Figure 29), intended for use as a crystal-controlled, positive reactance oscillator (Figure 30). In this application the crystal is operated in its fundamental response mode as an inductive reactance in parallel resonance with capacitance external to the crystal.




Figure 29. On-Chip Oscillator Circuitry in the HMOS Versions of the MCS[®]-51 Family

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51




Figure 30. Using the HMO5 On-Chip Oscillator

The crystal specifications and capacitance values (C1 and C2 in Figure 30) are not critical. 30 pF can be used in these positions at any frequency with good quality crystals. A ceramic resonator can be used in place of the crystal in cost-sensitive applications. When a ceramic resonator is used, C1 and C2 are normally selected to be of somewhat higher values, typically, 47 pF. The manufacturer of the ceramic resonator should be

consulted for recommendations on the values of these capacitors.

In general, crystals used with these devices typically have the following specifications:

ESR (Equivalent Series Resistance)	see Figure 31
C _O (Shunt Capacitance)	7.0 pF max.
C _L (Load Capacitance)	30 pF ± 3 pF
Drive Level	1 MW

Frequency, tolerance and temperature range are determined by the system requirements.

A more in-depth discussion of crystal specifications, ceramic resonators, and the selection of values for C1 and C2 can be found in Application Note AP-155, "Oscillators for Microcontrollers," which is included in the *Embedded Control Applications Handbook*.

To drive the HMO5 parts with an external clock source, apply the external clock signal to XTAL2, and ground XTAL1, as shown in Figure 32. A pullup resistor may be used (to increase noise margin), but is optional if V_{OH} of the driving gate exceeds the V_{IH} MIN specification of XTAL2.




Figure 31. ESR vs Frequency




Figure 32. Driving the HMO5 MCS[®]-51 Parts with an External Clock Source

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



CHMOS VERSIONS

The on-chip oscillator circuitry for the 80C51BH, shown in Figure 33, consists of a single stage linear inverter intended for use as a crystal-controlled, positive reactance oscillator in the same manner as the HMOS parts. However, there are some important differences.

One difference is that the 80C51BH is able to turn off its oscillator under software control (by writing a 1 to the PD bit in PCON). Another difference is that in the 80C51BH the internal clocking circuitry is driven by the signal at XTAL1, whereas in the HMOS versions it is by the signal at XTAL2.

The feedback resistor R_f in Figure 33 consists of paralleled n- and p- channel FETs controlled by the PD bit, such that R_f is opened when PD = 1. The diodes D1 and D2, which act as clamps to VCC and VSS, are parasitic to the R_f FETs.

The oscillator can be used with the same external components as the HMOS versions, as shown in Figure 34. Typically, $C1 = C2 = 30$ pF when the feedback element is a quartz crystal, and $C1 = C2 = 47$ pF when a ceramic resonator is used.

To drive the CHMOS parts with an external clock source, apply the external clock signal to XTAL1, and leave XTAL2 float, as shown in Figure 35.




Figure 33. On-Chip Oscillator Circuitry in the CHMOS Versions of the MCS[®]-51 Family




Figure 34. Using the CMOS On-Chip Oscillator




Figure 35. Driving the CMOS MCS[®]-51 Parts with an External Clock Source

The reason for this change from the way the HMOS part is driven can be seen by comparing Figures 29 and 33. In the HMOS devices the internal timing circuits are driven by the signal at XTAL2. In the CHMOS devices the internal timing circuits are driven by the signal at XTAL1.

INTERNAL TIMING

Figures 36 through 39 show when the various strobe and port signals are clocked internally. The figures do not show rise and fall times of the signals, nor do they show propagation delays between the XTAL signal and events at other pins.

Rise and fall times are dependent on the external loading that each pin must drive. They are often taken to be something in the neighborhood of 10 nsec, measured between 0.8V and 2.0V.

Propagation delays are different for different pins. For a given pin they vary with pin loading, temperature, VCC, and manufacturing lot. If the XTAL waveform is taken as the timing reference, prop delays may vary from 25 to 125 nsec.

The AC Timings section of the data sheets do not reference any timing to the XTAL waveform. Rather, they relate the critical edges of control and input signals to each other. The timings published in the data sheets include the effects of propagation delays under the specified test conditions.

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51




Figure 36. External Program Memory Fetches




Figure 37. External Data Memory Read Cycle

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



HARDWARE DESCRIPTION OF THE 8051, 8052 AND 80C51




Figure 38. External Data Memory Write Cycle




Figure 39. Port Operation

MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. "An Introduction to the Intel MCS-51 Single Chip Microcontroller Family" , Intel Corporation , USA
2. "Intel MCS-51 Family User's Manual" , Intel Corporation , USA
3. "Kodak CAROUSEL S-AV 2050 Projector Instruction Manual" , Kodak Aktiengesellschaft , Germany
4. "ANT-32 Embeded Controller Board User's Manual" , Sila Research Co.,Ltd. , Thailand
5. "PAX User's Case Book" , DATATON AB , Sweden
6. "Microsoft/PC User's Guide" , DATATON AB , Sweden
7. "Microsoft/PC Reference Manual" , DATATON AB , Sweden
8. "TRANSPAX+ User's Case Book" , DATATON AB , Sweden

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



กิจกรรมประกาศ

ขอขอบคุณ อาจารย์ ภากร หุตะสังภาค ผู้ให้คำปรึกษา และข้อแนะนำต่างๆ

ขอขอบคุณ ทีมงานของ บริษัท มอนทาจ จำกัด ที่ให้ข้อมูล คำแนะนำ และเทคนิคในการทำโลโก้ประกอบเสียง

ขอขอบคุณ บริษัท มอนทาจ จำกัด เอื้อเฟื้อสถานที่ เครื่องมือ เครื่องใช้ และอุปกรณ์ต่างๆ ที่ใช้ในการทำโครงงานเครื่องควบคุมสโตร์ประกอบเสียง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

๗๘๗๘๙