



ปีการศึกษา 2533

SWITCHING BOX AND PRINTER BUFFER

โดย

นายการุณ อังกลดี 32.6401

นายวิระยุทธ คีรามังคลานนท์ 32.6424

นายสมชาย แสงนากาย 32.6426

อาจารย์ที่ปรึกษา

อ.ภากร หตะสังกาศ



ปริญญาโท ปีการศึกษา 2533

สาขา เทคโนโลยีคอมพิวเตอร์อุตสาหกรรม

ภาควิชา เทคโนโลยีการวัดคุมทางอุตสาหกรรม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง SWITCHING BOX AND PRINTER BUFFER

ผู้จัดทำ

- 1. นายการณ อังกลดี 32.6401
- 2. นายวิระยุทธ ศิรามังคลานนท์ 32.6424
- 3. นายสมชาย แสงนภาฉาย 32.6426

(Signature) (11/7/86) อาจารย์ที่ปรึกษา

(Signature)
 (.....)

เลขหมู่ T 3301A ก บ
 เลขทะเบียน 027847
 วัน, เดือน, ปี 12 ก.ค. 86

SWITCHING BOX AND PRINTER BUFFER

การณ อังกฤติ

วิรัชยทศ คีรามังคลานนท์

สมชาย แสงนภาฉาย

อ.ภากร หุตะสังภาค อาจารย์ที่ปรึกษา

ปีการศึกษา 2533

บทคัดย่อ

ในปัจจุบันนี้เทคโนโลยีทางด้านคอมพิวเตอร์ ได้พัฒนาไปอย่างรวดเร็ว มีการนำเอาคอมพิวเตอร์ไปใช้งานในด้านอุตสาหกรรม และวงการธุรกิจอย่างมากมาย ซึ่งในวงการเหล่านี้ เมื่อมีการใช้คอมพิวเตอร์ก็ย่อมจะต้องมีปัญหาที่เกี่ยวกับระบบคอมพิวเตอร์ได้เช่นเดียวกันปัญหาที่พบเสมอก็คือเรื่องความเร็วในการทำงาน ซึ่งในวงการธุรกิจแล้วจะถือว่าเวลาเป็นสิ่งสำคัญ อย่างเช่น ในระบบคอมพิวเตอร์มักจะทำงานช้า เช่นการทำงานของเครื่องพิมพ์ เมื่อเปรียบเทียบกับในด้านความเร็วรวมการทำงานกับตัวคอมพิวเตอร์แล้ว เครื่องพิมพ์จะทำงานช้ากว่ามาก ด้วยเหตุนี้จึงต้องหาอุปกรณ์ที่จะช่วยประหยัดเวลาคอมพิวเตอร์ ในการส่งข้อมูลให้ับเครื่องพิมพ์ อุปกรณ์นั้นก็คือ สวิตซ์ชิ่ง บล็อก และปริ้นท์เตอร์ บัฟเฟอร์ ซึ่ง สวิตซ์ชิ่ง บล็อก และปริ้นท์เตอร์ บัฟเฟอร์ นี้ จะรับข้อมูลจากคอมพิวเตอร์และทำหน้าที่ส่งข้อมูลเหล่านั้นให้กับเครื่องพิมพ์อีกทีหนึ่ง ในระหว่างนี้เราก็สามารถใช้คอมพิวเตอร์ไปทำงานอย่างอื่นได้

SWITCHING BOX AND PRINTER BUFFER

KARUN UNGRULDEE

WEERAYUTH SIRAMUNGKLANON

SOMCHAI SANGNAPACHAY

PHAKORN HUTASANGKAS ADVISER

Abstract

Computer is a common device in all industries and commercial firms. Nevertheless, the development of computer technology is tremendous and predictable. Also, the difficulties of the computer in those fields may seldom occur, the most frequently detectable is the working-speed. It is however essential that the time is being spent in trading. In the computer system, for instance, it is examined that the computer works so rapidly than the other peripheral device such as a printer. In its speed relation the printer is much less rapidity. Therefore "SWITCHING BOX AND PRINTER BUFFER" the device that transfers the data transferring to the printer is obviously required. It receives data from the computer and then transfer them to the printer. At this moment the computer is free for other tasks.

สารบัญ

บทที่ 1	บทนำ	1
บทที่ 2	การอินเตอร์เฟสของไมโครคอมพิวเตอร์	3
2.1	การอินเตอร์เฟสแบบอนุกรม	5
2.2	การอินเตอร์เฟสแบบขนาน	10
บทที่ 3	หลักการทํางานและโครงสร้างของปริ้นท์เตอร์บัฟเฟอร์	22
3.1	โครงสร้างของเครื่องพิมพ์ข้อมูล	22
3.2	หลักการทํางานของปริ้นท์เตอร์บัฟเฟอร์	23
3.3	การใช้ ROM กับ Z80	32
บทที่ 4	การใช้ Z80 กับ STATIC RAM	35
4.1	ลักษณะการทํางานของ STATIC RAM	35
4.2	ขั้นตอนที่เกิดขึ้นเมื่อทํากារอ่าน RAM	37
4.3	ขั้นตอนที่เกิดขึ้นเมื่อทําการเขียนข้อมูลเข้าไปใน RAM	38
4.4	อุปกรณ์หน่วยความจำที่ใช้งานจริง	39
4.5	ลำดับขั้นตอนการเขียนข้อมูลเข้าไปในตัว 6264	42
4.6	ลำดับขั้นตอนการอ่านข้อมูลออกจาก 6264	43
4.7	การต่อ ADDRESS LINE เข้ากับ Z80	43
4.8	การต่อบัสข้อมูลโดยไม่ใช้บัฟเฟอร์	46
4.9	การสร้าง CONTROL LINE สำหรับการอ่านและเขียนหน่วยความจำ	47
4.10	การใช้บัฟเฟอร์บนบัสข้อมูล STATIC RAM	49
บทที่ 5	การใช้ 8255 กับ Z80	52
5.1	รายละเอียดการจัดเรียงขาของ 8255	53
5.2	การต่อ 8255 กับ Z80	54
5.3	8255 BEAK และ WITE REG	54
5.4	การใช้ 8255 ในโหมด 0	57
บทที่ 6	บทวิจารณ์และสรุป	
	ภาคผนวก	
	กิตติกรรมประกาศ	
	หนังสืออ้างอิง	

บทนำ

ในปัจจุบันคอมพิวเตอร์ได้เข้ามามีบทบาทในการทำงานเป็นอย่างมาก เพราะสามารถที่จะใช้งานในด้านต่าง ๆ อย่างกว้างขวาง เช่นในด้านการคำนวณ การออกแบบ การจัดการบริหาร การกระทำการระบบงานและอื่น อีกมากมาย อุปกรณ์อย่างหนึ่งที่เข้ามามีส่วนเกี่ยวข้องกับ การสนับสนุนการทำงานของคอมพิวเตอร์ ก็คือ เครื่องพิมพ์ (Printer) ซึ่งใช้ในการพิมพ์ข้อมูลต่าง ๆ ออกมาให้อยู่ในรูปของการรายงาน หรือรูปแบบอื่น ๆ ตามที่ต้องการ แต่ในการพิมพ์ข้อมูลจากคอมพิวเตอร์นั้น ถ้าข้อมูลมีจำนวนมากเครื่องพิมพ์จะใช้เวลาในการพิมพ์นั้นมากตามไปด้วย เพราะเครื่องพิมพ์ไม่สามารถรับข้อมูลมาจากคอมพิวเตอร์ได้ ขณะที่คอมพิวเตอร์สามารถส่งข้อมูลได้เร็วมาก แต่เครื่องพิมพ์นั้นรับข้อมูลได้ช้ากว่ามาก ดังนั้นเราจึงไม่สามารถใช้คอมพิวเตอร์ได้อย่างเต็มที่

เรามีวิธีที่จะแก้ไขปัญหานี้ได้ โดยการสร้างสวิทซ์ซึ่ง บล็อก และปริ้นท์เตอร์ บัฟเฟอร์ มาทำการต่อระหว่างคอมพิวเตอร์กับปริ้นท์เตอร์ เพื่อให้สวิทซ์ซึ่งบล็อกและปริ้นท์เตอร์บัฟเฟอร์ นี้ ทำการรับข้อมูลที่ส่งมาจากคอมพิวเตอร์มาเก็บไว้ในหน่วยความจำเสียก่อน ด้วยความเร็ว ในการรับข้อมูลที่ใกล้เคียงกับความเร็วของการส่งข้อมูลจากคอมพิวเตอร์ แล้วจึงส่งข้อมูลไปยังเครื่องพิมพ์อีกทีหนึ่ง

การที่จะทำให้หน่วยความจำดังกล่าวมาแล้วนั้นทำงานได้ตามจุดประสงค์ที่ต้องการ จึงทำเป็นอย่างยิ่งที่จะต้องศึกษาระบบการติดต่อรับส่งข้อมูลของคอมพิวเตอร์ กับเครื่องพิมพ์ในลักษณะต่าง ๆ รวมไปถึงการศึกษาระบบการทำงานของไมโครโปรเซสเซอร์ เพื่อนำมาควบคุมการทำงานของหน่วยความจำนี้ และควบคุมขบวนการรับส่งข้อมูล เพื่อให้สวิทซ์ซึ่ง บล็อก และปริ้นท์เตอร์ บัฟเฟอร์ นี้มีความเร็วในการรับข้อมูลใกล้เคียงกับการส่งข้อมูลของคอมพิวเตอร์

1.1 เพื่อเป็นการศึกษาการทำงานของไมโครคอมพิวเตอร์ และไมโครโปรเซสเซอร์ ไปในขณะเดียวกัน เพราะการออกแบบจะต้องอาศัยพื้นฐานเกี่ยวกับไมโครคอมพิวเตอร์ และไมโครโปรเซสเซอร์ด้วย


- 1.2 ศึกษาการติดต่อของเครื่องพิมพ์กับคอมพิวเตอร์
- 1.3 เพื่อเพิ่มประสิทธิภาพในการใช้งานคอมพิวเตอร์ ให้มีประสิทธิภาพและคุ้มค่าที่สุด
- 1.4 เพื่อให้สะดวกในการพิมพ์ข้อมูลจำนวนมาก ๆ
- 1.5 ทำให้การทำงานของคอมพิวเตอร์เป็นอิสระจากเครื่องพิมพ์ ซึ่งจะทำได้สามารถทำโปรแกรมอื่น ๆ ต่อไปได้โดยไม่ต้องรอให้เครื่องพิมพ์ทำงานเสร็จ
- 1.6 สามารถใช้กับคอมพิวเตอร์ที่มีระบบการส่งข้อมูลแบบอนุกรมและแบบขนานเช่น โทริค



บทที่ 2

การอินเตอร์เฟสของไมโครคอมพิวเตอร์

ขบวนการทางคณิตศาสตร์และลอจิกของระบบคอมพิวเตอร์ เกิดขึ้นจากการทำงานของหน่วยประมวลผลกลางหรือที่เรียกว่า "ซีพียู" (Central Processing Unit : CPU) โดยจะต่ออยู่ร่วมกับอุปกรณ์อื่น ๆ เช่นหน่วยความจำ ROM (Read Only Memory) ; RAM (Random Access Memory) และอุปกรณ์อื่น ๆ ดังนั้น การอินเตอร์เฟสไมโครก็คือ การทำงานร่วมกันระหว่างหน่วยประมวลผลกลาง (CPU) กับหน่วยอุปกรณ์อื่น ๆ การโอนย้ายข้อมูลระหว่างอุปกรณ์ต่าง ๆ นั้นเอง นอกจากนั้นแล้วยังต้องมีการอินเตอร์เฟสเข้ากับอุปกรณ์พุท (Input) ; เอาท์พุท (Output) ต่าง ๆ อีกด้วย เพื่อเพิ่มประสิทธิภาพในการทำงานให้สมบูรณ์ยิ่งขึ้น ในขบวนการต่าง ๆ ของการทำงานร่วมกันของอุปกรณ์อิเล็กทรอนิกส์จะต่อเนื่องกันเป็นลูกโซ่ เช่นการส่งข้อมูลจากหน่วยประมวลผลกลางไปยังอุปกรณ์อื่น ๆ เป็นต้น



รูปที่ 2.1 แสดงการอินเตอร์เฟสไมโครคอมพิวเตอร์

ข้อมูลที่จะโอนย้ายนั้นจะต้องมีแหล่งส่งข้อมูลและแหล่งรับข้อมูล ซึ่งในขบวนการต่าง ๆ จะมีหลักสำคัญอยู่ว่าข้อมูลนั้นเป็นแอดเดรส (Address) หรือ ดาต้า (Data) จะส่งไปยังจุดไหน เช่นส่งไปยังหน่วยความจำหรืออุปกรณ์อินพุท, เอาท์พุท และจะส่งเมื่อใดขบวนการเหล่านี้โดยทั่ว ๆ ไปจะต้องมีสัญญาณตรวจสอบความพร้อมของอุปกรณ์ต่าง ๆ เสมอ ข้อมูลที่จะโอนย้ายนั้นจะอยู่ในลักษณะเลขฐานสอง (Binary) อาจจะเป็น 8 bit หรือ 16 bit ก็ขึ้นอยู่กับระบบนั้น ๆ


วงจรอินเตอร์เฟสนี้ โดยปกติจะทำหน้าที่สำคัญ 4 ประการ คือ เป็นบัฟเฟอร์ (Buffer) ถอดรหัสแอดเดรส (Address Decoding), ถอดรหัสคำสั่ง (Command Decoding) และทำหน้าที่ควบคุมกำหนดไทม์มิง (Timing Control)

ลักษณะของการอินเตอร์เฟสไมโครคอมพิวเตอร์แบ่งเป็นลักษณะ 2 อย่าง คือ การอินเตอร์เฟสแบบอนุกรม และแบบขนาน

2.1 การอินเตอร์เฟสแบบอนุกรม

การอินเตอร์เฟสแบบอนุกรม เป็นการรับส่งข้อมูลที่แต่ละบิต จะถูกส่งเรียงกันออกไปเป็นลำดับต่อเนื่องกันทีละบิต โดยสายส่งข้อมูลจะมีอยู่เพียงเส้นเดียว การอินเตอร์เฟสแบบอนุกรมนี้ยังแบ่งออกเป็น 2 แบบ คือ ซิงโครนัส (Synchronous) และอะซิงโครนัส (Asynchronous)


การรับส่งข้อมูลแบบซิงโครนัส คือระบบส่งที่ข้อมูลแต่ละเวิร์ดถูกส่งออกไปตามเวลาที่แน่นอน การส่งข้อมูลแบบนี้จะไม่มีสัญญาณกำกับ แต่จะมีการซิงโครนัสกับสัญญาณนาฬิกา ซึ่งจะควบคุมจำนวนบิตที่ส่งมาและนับทุก ๆ 8 บิต เป็น 1 ไบท์



รูปที่ 2.2 แสดงการส่งข้อมูลแบบซิงโครนัส

การรับส่งข้อมูลแบบอะซิงโครนัส คือ ระบบการรับส่งที่ข้อมูลแต่ละคำถูกส่งออกไปอย่าง
แบบไม่มีกำหนดเวลาแน่นอน นั่นคือ ระยะเวลาระหว่างข้อมูลแต่ละคำที่ถูส่งออกไปมีค่าไม่
แน่นอน ดังนั้นสิ่งที่กำหนดเวลาในการส่งข้อมูลก็คือ ความพร้อมของอุปกรณ์ในการส่งและรับข้อมูล

การส่งข้อมูลอนุกรมแบบอะซิงโครนัสนั้น โครงสร้างของข้อมูลที่จะส่งมีลักษณะ เป็นบล็อก
ซึ่งแต่ละบล็อกประกอบด้วยบิตเริ่มต้น (Start Bit) ส่วนของข้อมูลและบิตสุดท้ายคือ บิตสิ้นสุดข้อ
มูล (Stop Bit) โดยบิตเริ่มต้นจะแสดงถึงการเริ่มต้นของกลุ่มข้อมูล ตามด้วยส่วนของกลุ่มข้อมูล
และในบางกรณีอาจจะมีการเพิ่มบิตพาริตี (Parity) เพิ่มไว้ตรวจสอบความถูกต้องของข้อมูลและ
บิตสิ้นสุดของข้อมูลจะเป็นการบอกว่าข้อมูลในแต่ละบล็อกนั้นหมดลงแล้ว



รูปที่ 2.3 แสดงการส่งข้อมูลแบบอะซิงโครนัส


การอินเตอร์เฟสแบบอนุกรมยังแบ่งออกเป็นมาตรฐานต่าง ๆ อีกหลายอย่างเช่น RS-232-C, RS-423, RS-422, 20 mA Current Loop ในที่นี้จะขอกล่าวถึงรายละเอียดพอสังเขป

2.1.1 การอินเตอร์เฟสตามมาตรฐาน RS-232-C เป็นมาตรฐานของ Electronics Industries Association ซึ่ง RS ย่อมาจาก "Recommendes Standard" เป็นแบบที่ได้รับความนิยมมากเป็นมาตรฐานที่ได้รับการพัฒนาและใช้งานกันอย่างแพร่หลาย RS-232-C ใช้เชื่อมต่อ DTE (Data Terminal Equipment) เข้ากับ DCE (Data Communication Equipment เช่นการต่อ เทอร์มินัล (Terminal) เข้ากับโมเด็ม (Modem) คุณสมบัติของสัญญาณไฟฟ้าและคุณสมบัติทางกลของการอินเตอร์เฟสต้องเป็นไปตามมาตรฐาน RS-232-C ซึ่งกำหนดโดย EIA ตัวอย่างของอุปกรณ์ที่ใช้ในการอินเตอร์เฟสตามมาตรฐาน RS-232-C ได้แก่ เทอร์มินัล (Terminal), พล็อตเตอร์ (Plotter), ลอจิกอานาไลเซอร์ (Logic Analyzer) และเครื่องพิมพ์ (Printer)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลักษณะสัญญาณไฟฟ้าที่ใช้ในการอินเตอร์เฟส


มาตรฐาน RS-232-C ใช้สายสัญญาณเพียงเส้นเดียวในการส่งสัญญาณ โดยสัญญาณที่ส่งจะส่งไปในทิศทางเดียว กรณีที่อัตราการส่งข้อมูลมีค่าเท่ากับ 20 กิโลบิตต่อวินาที ซึ่งค่านี้เป็นค่าสูงสุดที่ใช้ในการส่งข้อมูล ระยะทางที่ใช้ส่งข้อมูลไปควรงเกิน 5 ฟุต สำหรับการแทนแรงดันของระดับสัญญาณ มีข้อกำหนดดังนี้ ลอจิก "1" แทนค่าระดับแรงดันที่มีค่าระหว่าง +9 โวลต์ ถึง +15 โวลต์ ลอจิก "0" แทนระดับแรงดันที่มีค่าระหว่าง -5 โวลต์ ถึง -15 โวลต์



รูปที่ 2.4 แสดงลักษณะของระบบที่ใช้ RS-232-C

วงจรแปลงระดับแรงดันของมาตรฐาน RS-232-C

ตัวอย่างของวงจรที่ใช้แปลงระดับแรงดัน TTL ไปเป็นระดับสัญญาณที่กำหนดไว้เป็นมาตรฐาน RS-232-C และแปลงกลับจากแรงดัน ในมาตรฐาน RS-232-C ไปเป็นระดับสัญญาณ TTL แสดงไว้ในรูปที่ 2.5



รูปที่ 2.5 แสดงวงจรขับและรับสัญญาณที่ใช้กับมาตรฐาน RS-232-C

2.1.2 การอินเทอร์เฟส ตามมาตรฐาน RS-423


มาตรฐาน RS-423 เป็นมาตรฐานที่ได้รับการพัฒนาจากมาตรฐาน RS-232-C อุปกรณ์ที่ผลิตขึ้นมาใหม่มักจะใช้การอินเทอร์เฟสแบบนี้ โดยเฉพาะอุปกรณ์ที่ต้องการให้อัตราเร็วในการส่งข้อมูลที่มีค่าสูง

ลักษณะสัญญาณไฟฟ้าที่ใช้ในการอินเทอร์เฟส

มาตรฐาน RS-423 ใช้สายเส้นเดียว ในการส่งสัญญาณโดยสัญญาณที่ส่งไปในทิศทางเดียวอัตราเร็วในการส่งข้อมูลมีค่าสูงถึง 100 Kbit/sec ที่ระยะห่าง 40 ฟุตตัวรับข้อมูลเป็นแบบ Balanced line ดังนั้นตัวรับข้อมูล (Receiver) จึงรับข้อมูลแบบขยายความแตกต่างของสัญญาณระหว่างสายกราวด์ กับตัวรับสัญญาณ (Driver) การทำเช่นนี้จะทำให้ช่วยแก้ปัญหาในกรณีที่เกิดความแตกต่างระหว่างแรงดันที่กราวด์ของตัวรับข้อมูลกับตัวรับสัญญาณ สำหรับการแทนระดับแรงดันนั้น ลอจิก "1" แทนระดับแรงดันที่อยู่ระหว่าง +4 Volt ถึง +6 Volt ส่วนลอจิก "0" แทนระดับแรงดันที่มีค่าระหว่าง -4 Volt ถึง -6 Volt

วงจรแปลงระดับแรงดันของมาตรฐาน RS-423

วงจรที่ใช้แปลงระดับแรงดันจากระดับสัญญาณ TTL ไปเป็นระดับสัญญาณที่ใช้ในมาตรฐาน RS-423 และแปลงระดับสัญญาณจาก RS-423 กลับไปเป็นระดับสัญญาณ TTL แสดงไว้ในรูปที่ 2.6



รูปที่ 2.6 วงจรรับและรับสัญญาณที่ใช้กับมาตรฐาน RS-423


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.3 การอินเทอร์เฟสตามมาตรฐาน RS-422

มาตรฐาน RS-422 ได้พัฒนาจากมาตรฐาน RS-423 ทำให้อัตราเร็วในการส่งข้อมูลมีค่าสูงขึ้นและระยะทางที่ใช้ส่งข้อมูลระหว่างตัวส่งและตัวรับมีระยะทางไกลขึ้น

ลักษณะสัญญาณไฟฟ้าที่ใช้ในการอินเทอร์เฟส

มาตรฐาน RS-422 ใช้การส่งข้อมูลในลักษณะของ ONE-WAY Balanced line (ดูรูปที่ 2.7) โดยอัตราเร็วในการส่งข้อมูลมีค่าสูงถึง 10 Mbit/sec ระยะห่างที่ใช้ในการส่งข้อมูลสามารถขยายได้ถึง 4,000 ฟุต ระดับแรงดันที่ส่งจากตัวรับสัญญาณจะมีค่าระหว่าง 2 Volt. ถึง 6 Volt. นอกจากนี้ตัวรับสัญญาณสามารถรับสัญญาณที่มีระดับแรงดันต่ำถึง 200 mV. ได้



รูปที่ 2.7 วงจรขับและรับสัญญาณที่ใช้ในมาตรฐาน RS-422

วงจรแปลงระดับแรงดันที่ใช้มาตรฐาน RS-422


วงจรที่ใช้แปลงระดับสัญญาณ TTL ไปเป็นระดับสัญญาณที่ใช้มาตรฐาน RS-422 และแปลงจาก RS-422 กลับไปเป็นระดับสัญญาณ TTL แสดงในรูปที่ 2.7 นอกจากนี้ผู้ผลิตบางบริษัทได้ทำวงจรรับสัญญาณเป็นแบบ Tri-state ทำให้เราสามารถส่งข้อมูลได้สองทิศทางบนสายคู่เดียว (Single pair) คุณสมบัตินี้ทำให้สามารถใช้มาตรฐาน RS-422 ในเน็ตเวิร์คที่มีโครงสร้างแบบ Multidrop ซึ่งเป็นอุปกรณ์หลาย ๆ ตัว สามารถรับส่งข้อมูลแบบ Half duplex บนสายคู่เดียว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



2.1.4 การอินเตอร์เฟสแบบ 20-mA Current Loop.


การอินเตอร์เฟสแบบ 20 mA Current Loop. มีข้อดีสามารถส่งข้อมูลในระยะทางไกล ๆ และค่าใช้จ่ายในการอินเตอร์เฟสแบบนี้มีราคาไม่สูงนัก หลักการของการอินเตอร์เฟสแบบนี้มีดังนี้ เมื่อลูปถูกเปิดวงจร (Closed Loop) ระดับแรงดันจะถูกเปลี่ยนเป็นกระแสตามสมการ $V=IR$ เมื่อลูปถูกเปิดวงจรจะไม่มีกระแสไหลในลูป เนื่องจากวงจรของการอินเตอร์เฟสแบบนี้มีค่าอินทิแดนซ์ต่ำ ดังนั้นจึงสามารถป้องกันสัญญาณรบกวนได้ดี มักใช้การอินเตอร์เฟสแบบนี้ในกรณีที่ต้องเดินสายผ่านบริเวณที่มีสัญญาณรบกวนมาก ๆ นอกจากนี้เราสามารถให้การอินเตอร์เฟสแบบนี้แยกกราวด์ของระบบสองระบบออกจากกัน ดังแสดงในรูปที่ 2.8 ซึ่งเป็นการแยก (Current Loop.) ของวงจรผลิตสัญญาณ (Transmitter) ออกจากวงจรรับสัญญาณ (Receiver) วงจรนี้สามารถใช้ส่งข้อมูลได้ในอัตราเร็ว 50 Kbit/sec โดยระยะทางที่ใช้ส่งมีค่าได้ไม่เกิน 3,000 ฟุต ตัวจำกัดระยะทางที่ใช้ในการส่งข้อมูลคือ ความต้านทานของสายที่ประกอบกันเป็นลูป ซึ่งไม่ควรเกิน 30 โอห์ม (สำหรับวงจรในรูปที่ 2.8)



รูปที่ 2.8 แสดงวงจรที่ใช้ในการอินเตอร์เฟสแบบ 20 mA Current Loop.

2.2 การอินเตอร์เฟสแบบขนาน

การอินเตอร์เฟสแบบขนานคือ การรับส่งข้อมูลที่ข้อมูลทุก ๆ Bit จะถูกส่งออกไปพร้อม ๆ กันครั้งเดียว โดยแต่ละ bit จะส่งในสายส่งแต่ละเส้น ข้อดีของการรับส่งข้อมูลแบบขนานที่เด่นชัดก็คือ ความเร็วในการส่งถ่ายข้อมูล จะมีความเร็วสูงกว่าแบบอนุกรมมาก แต่ระยะทางที่ส่งจะสั้นกว่านอกจากสายบัสข้อมูลแล้วยังต้องมีสายส่งข้อมูลอย่างน้อยอีก 2 เส้น ร่วมกันอีกด้วย คือ Data Ready และสายกราวด์ (Ground) ดังรูปที่ 2.9



รูปที่ 2.9 แสดงระบบการส่งข้อมูลแบบขนาน

ซึ่งความจำเป็นของสายกราวด์นี้ มีไว้เพื่อให้เป็นจุดอ้างอิงของแรงดันไฟฟ้า เพื่อแสดงสถานะทางลอจิกของข้อมูล โดยที่ระดับแรงดันไฟฟ้าของข้อมูลจะมีเพียงลอจิก "0" กับ "1" เท่านั้น สำหรับสาย Data Ready นั้นจะเป็นตัวบอกถึงความพร้อมของตัวส่งข้อมูลว่าขณะนี้ข้อมูลพร้อมที่จะส่งแล้ว ข้อสังเกตอีกข้อหนึ่งก็คือ ในการส่งข้อมูลแบบขนานนี้ควรที่จะต้องมีความระมัดระวังเพื่อใช้ควบคุมการปฏิบัติงานให้ถูกต้อง

ในการนี้จะกล่าวถึงการอินเตอร์เฟสแบบขนาน ที่นิยมใช้กันมาก 2 แบบ คือ การอินเตอร์เฟสแบบ IEEE-488 และอินเตอร์เฟสแบบ Centronic Compatible

2.2.1 การอินเตอร์เฟสแบบ IEEE - 488

บางครั้งอาจเรียก IEEE-488 นี้ว่า GPIB (General Purpose Interface Bus) เพราะว่ามีคุณสมบัติของ IEEE - 488 มีความหมายถึง บัสอินเตอร์เฟสที่ใช้งานทั่วไป IEEE-488 เป็นบัสสัญญาณมาตรฐานที่ได้รองจาก Institute of Electrical and Electronic Engineers: IEEE ใช้ในการติดต่อรับส่งข้อมูลระหว่างอุปกรณ์ได้หลายเครื่องโดยมีข้อพิเศษสำหรับผู้ใช้ก็คือ ในกรณีที่ต้องการขยายอุปกรณ์เพิ่มเติมเข้ามาในระบบผู้ใช้ไม่จำเป็นต้องเพิ่มเติมส่วนของวงจรหรืออุปกรณ์อื่น ๆ อีก เพียงแต่เพิ่มสายเคเบิลและแก้ไขส่วนเฉพาะของซอฟต์แวร์เท่านั้น

โครงสร้าง IEEE-488

ส่วนประกอบพื้นฐานของ IEEE-488 ประกอบด้วย ผู้ส่ง (Talker), ผู้รับ (Listener) และผู้ควบคุม (Controller)

Talker ทำหน้าที่ในการส่งข้อมูลโดยสามารถที่จะนำ Talker จำนวนมาก ๆ ใส่ไว้ในระบบ แต่จะมี Talker เพียงตัวเดียวเท่านั้นที่ทำงานอยู่

Listener ทำหน้าที่รับข้อมูล สามารถนำไปใส่ไว้ในระบบได้จำนวนมาก และ Listener ยังสามารถทำงานพร้อมกันในเวลาเดียวกันได้จำนวนมาก

Controller เป็นตัวควบคุมสัญญาณต่าง ๆ บนบัส โดยได้รับความต้องการจากอุปกรณ์ที่จะส่งข้อมูลหรือกำหนด Talker ให้ทำการส่งหรือกำหนด Listener ทำการรับข้อมูล

ลักษณะทางไฟฟ้าของ IEEE-488

คุณสมบัติทางไฟฟ้าซึ่งจะเป็นตัวกำหนดขีดจำกัดของ IEEE-488 มีดังนี้

- (1) จำนวนของอุปกรณ์ (Talker, Listener, Controller) ที่ต่อกับสายสัญญาณ bus 1 เส้น จะต้องไม่เกิน 15 เครื่อง
- (2) สายเคเบิลที่ใช้ต่อระหว่างอุปกรณ์แต่ละตัวจะต้องไม่เกิน 4 m. และความยาวรวมของสายเคเบิลทั้งหมดต้องไม่เกิน 20 m.
- (3) ความเร็วในการส่งข้อมูลต้องไม่สูงเกิน 1 MByte/sec
- (4) จำนวนอุปกรณ์หรือเครื่องมือมากกว่าครึ่งหนึ่งต้องเปิดให้ทำงาน (จ่ายไฟ)

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น มิอนุญาตนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลักษณะต่าง ๆ ในบัสของ IEEE-488

IEEE-488 เป็นระบบบัสแบบขนาน ดังนั้นอุปกรณ์ทุกตัวที่ต่อร่วมบัสกันอยู่จึงต่อขนานกันหมด สัญญาณต่าง ๆ จากระบบบัสจึงปรากฏต่ออุปกรณ์ทุกตัวในจำนวนสายต่อทั้ง 24 เส้นของบัสสามารถแบ่งออกได้เป็น 3 กลุ่มสัญญาณ คือ

กลุ่มสัญญาณการควบคุมการรับส่งข้อมูลประกอบด้วย

DAV (Data Valid) เมื่อเป็นลอจิก "LOW" โดยอุปกรณ์ที่เป็นตัวส่ง (Talker) เป็นการแจ้งต่อระบบบัสว่า ตอนนี้ตัวส่งได้ทำการส่งข้อมูลลงไปที่สายสัญญาณข้อมูลเรียบร้อยแล้ว

NRFD (Not Ready For Data) เมื่อเป็นลอจิก "LOW" เป็นการแสดงว่าตอนนี้ระบบบัสยังไม่พร้อมที่จะรับส่งข้อมูล เนื่องจากอุปกรณ์ในระบบยังไม่พร้อมไม่หมดทุกตัว ซึ่งสัญญาณเส้นนี้จะไม่เป็น "HI" จนกว่าอุปกรณ์ทุกตัวจะให้ลอจิก "HI" ครบถ้วนแล้ว ให้ประโยชน์สำหรับกรณีที่อุปกรณ์ที่ใช้ร่วมกันมีความเร็วในการทำงานที่แตกต่างกัน

NDAC (Not Data Accepted) สัญญาณเส้นนี้ควบคุมโดยอุปกรณ์ตัวรับ (Listener) จะมีลอจิก "LOW" ในขณะที่ตัวรับกำลังเป็นข้อมูลจากสายข้อมูลและจะเป็น "HI" เมื่ออ่านข้อมูลเสร็จเรียบร้อยแล้ว

กลุ่มสัญญาณควบคุมอินเทอร์เฟส ประกอบด้วย

ATN (Attention) เป็นสัญญาณจากอุปกรณ์ที่เป็นตัวควบคุม (Controller) ใช้ในการสั่งให้อุปกรณ์ทุกตัวในระบบเตรียมพร้อมเพื่อรอรับคำสั่งต่อไป

IFC (Interface Clear) เป็นสัญญาณรีเซ็ต หรือเคลียร์ระบบกำเนิดโดยตัวควบคุมเท่านั้น เมื่ออุปกรณ์ในบัสได้รับสัญญาณเคลียร์นี้จะกลับคืนสู่สภาวะเริ่มต้นใหม่ เป็นสภาวะเริ่มแรกก่อนการกำหนดฟังก์ชัน เหมือนเมื่อแรกเปิดสวิทช์


REN (Remote Enable) สัญญาณเส้นนี้ควบคุมโดยอุปกรณ์ตัวควบคุมตัวเดียวเท่านั้น ใช้สั่งให้อุปกรณ์เปลี่ยนจากโหมดที่ใช้งานปกติด้วยมือมาเป็นการควบคุมโดยตัวควบคุมแทน

SRQ (Service Request) เป็นสายสัญญาณอินเทอร์รัพท์ เพื่อเป็นการบอกแก่ระบบว่าขณะนี้อุปกรณ์ต้องการติดต่อจากตัวควบคุม ยกตัวอย่างเช่น Voltmeter ที่มีค่าอ่านได้พร้อมแล้วที่จะส่งให้แก่ระบบเพื่อไปยังอุปกรณ์ที่ต้องการข้อมูลนี้ หรือเมื่อมีการพบข้อผิดพลาดบางอย่าง

EOI (End Or Identify) เป็นสัญญาณที่ควบคุมได้ทั้งอุปกรณ์ที่เป็นตัวควบคุมหรือตัวส่งก็ได้ ใช้แสดงว่าข่าวสารข้อมูลที่ส่งเป็นชุดนั้นสิ้นสุดลงแล้ว


กลุ่มสัญญาณข้อมูล

ประกอบด้วยสายสัญญาณ 8 Line สำหรับเป็นทางผ่านของข้อมูลสัญญาณที่ใช้ใน IEEE-488 นี้มีลักษณะเป็นคอมพลิเมนต์ ทั้งหมด คือ "1" เท่ากับ "LOW" และ "0" เท่ากับ "HI" สำหรับสายที่เหลืออีก 7 Line นั้นเป็นสายกราวด์



รูปที่ 2.10 แสดงรายละเอียดของ IEEE-488


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.11 แสดงรายละเอียดของขั้นตอนการ Handshake ของ

2.2.2 การอินเตอร์เฟสแบบ Centronic Compatible

การอินเตอร์เฟสที่นิยมใช้ในพอร์ท ที่ใช้กับเครื่องพิมพ์ทั่วไป โดยข้อมูลจะถูกส่งออกไปแบบขนานคือ ข้อมูล 1 Byte จะถูกส่งออกไปพร้อมกัน 8 Bit โดยใช้สายสัญญาณ 8 Line กับ Ground อีกหนึ่งเส้น ในทางปฏิบัติจริง ๆ แล้ว หลังการใช้สายสัญญาณ 8 Line กับ Ground 1 Line ก็ยังไม่สามารถใช้งานได้จริง ๆ เพราะในการใช้เครื่องพิมพ์นี้จะไม่รู้ได้เลยว่ามีข้อมูลชุดใหม่มาหรือยัง ขณะที่เครื่องพิมพ์กำลังพิมพ์อยู่ ยังไม่สามารถที่จะรับข้อมูลเข้าไปได้ จึงได้เพิ่มสัญญาณสไตรปจากเอาท์พุทของคอมพิวเตอร์อีกเส้นหนึ่ง เพื่อที่จะช่วยในการซิงโครไนส์ระหว่างคอมพิวเตอร์กับเครื่องพิมพ์ด้วย แต่ในการอินเตอร์เฟสแบบ Centronic Compatible นี้ยังมีสายสัญญาณอยู่อีกหลายเส้น ที่ใช้ควบคุมการทำงานระหว่างเครื่องพิมพ์กับคอมพิวเตอร์ สัญญาณในการรับส่งข้อมูลแสดงในตารางที่ 2.1



รูปที่ 2.12 ไทม์มิ่งไดอะแกรมสำหรับการอินเตอร์เฟสแบบเซนโทรนิก

ขบวนการตรวจสอบสัญญาณ (Handshake)

ในทางปฏิบัติการทำงานของเครื่องพิมพ์ไม่สามารถรับข้อมูลได้เร็วเท่ากับคอมพิวเตอร์ส่งมาให้ เพราะคอมพิวเตอร์สามารถส่งข้อมูลได้หลาย K Byte ภายใน 1 sec แต่เครื่องพิมพ์ที่ทำงานเร็วที่สุดประมาณ 200-300 ตัวอักษรต่อวินาทีเท่านั้น และถึงแม้ว่าเครื่องพิมพ์จะมีบัฟเฟอร์ช่วยในการเก็บข้อมูลก่อนจะพิมพ์ เพื่อให้สามารถรับข้อมูลได้เร็วขึ้น แต่ขนาดของบัฟเฟอร์ก็ยังไม่เพียงพอ ถ้าขนาดของข้อมูลนั้นมีมาก การควบคุมข้อมูลที่จะส่งให้เครื่องพิมพ์ในความเร็วที่เครื่องพิมพ์สามารถรับได้นั้นนับว่ามีสำคัญมากจึงมีสัญญาณ Busy และ Acknowledge เพื่อช่วยในขบวนการตรวจสอบสัญญาณ

จากรูปที่ 2.12 แสดงไทม์มิ่งไดอะแกรมของขบวนการตรวจสอบ โดยมีสัญญาณ Data และ Strobe ส่งจากคอมพิวเตอร์มายังเครื่องพิมพ์และสัญญาณ BUSY กับ ACKNLG ส่งโดยเครื่องพิมพ์มายังคอมพิวเตอร์ ขบวนการตรวจสอบสัญญาณแบบ Centronic Interface มีลำดับขั้นตอนเป็นดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- (1) คอมพิวเตอร์จะส่งข้อมูล 8 bit มารอที่สายดาต้าบััสทั้ง 8 Line
- (2) หลังจากนั้นก็ส่ง strobe ซึ่งเป็นลอจิก "LOW" ตามออกมาโดยมีความกว้างของ Pulse ไม่น้อยกว่า 0.5 ไมโครวินาที
- (3) ถ้าเครื่องพิมพ์อยู่ในสถานะพร้อมที่จะรับข้อมูลแล้ว ก็จะทำการรับข้อมูลนี้เข้าไป โดยจะ set ให้สัญญาณ BUSY เป็น ลอจิก "HI" ซึ่งในขณะที่เครื่องพิมพ์จะข้อมูลนั้น
- (4) เมื่อเครื่องพิมพ์พร้อมที่จะรับข้อมูลต่อไปก็จะส่งสัญญาณ ACKNLG เป็นลอจิก "LOW" และจะรีเซ็ตให้สัญญาณ BUSY เป็น "LOW" อีกครั้งหนึ่งเพื่อบอกให้คอมพิวเตอร์รู้ว่าพร้อมที่จะรับข้อมูลแล้ว

จากการศึกษามาจากขบวนการตรวจสอบสัญญาณข้างต้นจะเห็นว่าคอมพิวเตอร์จะต้องเสียเวลารอเครื่องพิมพ์ จึงทำให้ใช้เวลามากในการพิมพ์ข้อมูลนั้นเป็นจำนวนมาก ๆ และจากการศึกษาของไทม์มิ่งไดอะแกรม นี้เอง ทำให้สามารถนำไปออกแบบสร้างลวิทซ์ซึ่ง ปริ้นเตอร์ บัฟเฟอร์ สำหรับคอมพิวเตอร์ขึ้นมาได้

หัวต่อของอินเตอร์เฟสแบบเซนโทรนิคส์ (Connector)

หัวต่อมาตรฐานของเซนโทรนิคส์ใช้แบบแอมป์เฟอร์นอล 36 ขา ซึ่งบางครั้งเรียกว่าหัวต่อแบบเซนโทรนิคส์ ซึ่งมีทั้งแบบปลั๊ก และซ็อกเก็ต ที่ตัวเครื่องพิมพ์จะมีซ็อกเก็ตติดอยู่แต่ที่พอร์ตของคอมพิวเตอร์ส่วนมากจะเป็นหัวต่อแบบ D-Type หรือ IDC ก็ได้ ในคอมพิวเตอร์ของเครื่อง IBM ชาติใช้หัวต่อแบบ D-Type 25 ขา ในรูปที่ 2.13 แสดงหัวต่อมาตรฐานเซนโทรนิคส์ 36 ขา และรูปที่ 2.14 แสดงหัวต่อที่คอมพิวเตอร์ IBM

ตารางที่ 2.1 รายละเอียดของสายสัญญาณต่าง ๆ ในการรับส่งข้อมูลแบบขนาน

ขั้วสัญญาณ	ขั้วสัญญาณ	ชื่อสัญญาณ	ทิศทาง	คำอธิบาย
1	19	STROBE	อินพุต	เป็นสัญญาณที่ส่งจากอุปกรณ์ภายนอก เช่น ชุดไมโครคอมพิวเตอร์ เพื่อบอกให้เครื่องพิมพ์รับข้อมูลไปได้ โดยทั่วไปแล้วจะมีความกว้างของ Pulse ประมาณ 0.5 μ s ถึง 1 μ s
2-9	20-27	DATA	อินพุต	เป็นสายสัญญาณหรือข้อมูลที่ส่งจากอุปกรณ์ภายนอกเป็นข้อมูลขนาด 8 บิต
10	28	ACKNLG	เอาต์พุต	เป็นสายสัญญาณที่ส่งจากเครื่องพิมพ์ เพื่อบอกให้อุปกรณ์ภายนอกทราบว่าได้รับข้อมูลไว้เรียบร้อยแล้ว โดยทั่วไปจะมีความกว้างของ Pulse ประมาณ 5-12 μ s
11	29	BUSY	เอาต์พุต	เป็นสัญญาณที่ส่งจากเครื่องพิมพ์ เพื่อบอกให้อุปกรณ์ภายนอกทราบว่าขณะนี้เครื่องพิมพ์ยังไม่พร้อมที่จะรับข้อมูล โดยจะให้สัญญาณ "HI" ออกมา ซึ่งสาเหตุต่างๆ อาจเกิดขึ้น เนื่องจาก <ol style="list-style-type: none"> 1. เครื่องพิมพ์อยู่ในระหว่างการกระทำข้อมูล 2. อยู่ในระหว่างการพิมพ์ข้อมูล 3. อยู่ในระหว่าง Off-Line State 4. ข้อมูลที่ส่งเข้ามาไม่สามารถตีความได้
12	30	PE	เอาต์พุต	เป็นสัญญาณที่ส่งจากเครื่องพิมพ์ในกรณีที่กระดาษพิมพ์หมด


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้วสัญญาณ	ขั้วสัญญาณ	ชื่อสัญญาณ	ทิศทาง	คำอธิบาย
16	-	OV	-	ขั้ว 0 โวลต์
17	-	CHASSI S	-	ต่อกับโครงของเครื่องพิมพ์
18	+5V	-	-	ขั้ว +5 โวลต์
19-30	-	GND	-	สัญญาณกลับหรือกราวด์ของระบบ
31	-	INIT	อินพุท	เป็นสัญญาณที่ส่งจากอุปกรณ์ภายนอก โดยจะทำงานเมื่อมีสัญญาณ "LOW" เมื่อเครื่องพิมพ์ได้รับสัญญาณนี้ เครื่องพิมพ์จะเลื่อนหัวพิมพ์สู่จุดเริ่มต้นพิมพ์ข้อมูลต่าง ๆ จะถูกละทิ้งหมดโดยทั่วไปแล้ว สัญญาณนี้จะมีควมกว้างของ Pulse ประมาณ 50 us
32	-	ERROR	เอาท์พุท	เป็นสัญญาณที่ส่งออกจากเครื่องพิมพ์ เพื่อบอกให้อุปกรณ์ภายนอกทราบว่า มีข้อมูลผิดพลาดเกิดขึ้น เช่น <ul style="list-style-type: none"> - กระดาษหมด - อยู่ในระหว่าง Off line - ข้อมูลที่รับเข้ามาผิดพลาด
33	-	GND	-	เหมือน 19-30
34	-	NC	-	ไม่ได้ต่อใช้งาน
35	-	NC	-	ไม่ได้ต่อใช้งาน
36	-	SECT IN	อินพุท	คล้ายกับสัญญาณ BUSY แต่สัญญาณกลับก็

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


หัวข้อสัญญาณ	หัวข้อสัญญาณ	ชื่อสัญญาณ	ทิศทาง	คำอธิบาย
13	-	SELECT	เอาท์พุท	<p>เป็นสัญญาณที่ส่งออกจากเครื่องพิมพ์เพื่อบอกให้อุปกรณ์ภายนอกทราบว่าขณะนี้เครื่องพิมพ์อยู่ในสถานะใด (ใช้งานหรือไม่ใช้งาน) โดยที่สัญญาณเป็น "high" หมายถึงเครื่องพิมพ์อยู่สถานะที่ใช้งานอยู่ ถ้าเป็น "low" อยู่ในสถานะที่ไม่ใช้งานหรือไม่สามารถรับข้อมูลได้โดยสถานะทั้งสองนี้ เกิดจาก</p> <ol style="list-style-type: none"> 1. สถานะที่ใช้งานได้ <ul style="list-style-type: none"> - มีการกดปุ่ม select หรือ on line ในขณะที่เครื่องพิมพ์อยู่ในสถานะ des หรือ offline 2. สถานะที่ไม่ใช้งาน <ul style="list-style-type: none"> - มีการกดปุ่ม select หรือ online ในขณะที่อยู่ในสถานะ select หรือ online - ได้รับรหัส DC3 (13H) - เมื่อกระดาษพิมพ์หมด - เมื่อเครื่องพิมพ์อยู่ในสถานะ fault <p>*หมายเหตุ* สัญญาณนี้เครื่องพิมพ์บางชนิดจะไม่มี</p>
14	-	AUTO	อินพุท	<p>เป็นสัญญาณที่ส่งจากอุปกรณ์ภายนอก เมื่อเครื่องพิมพ์ได้รับสัญญาณนี้ เครื่องพิมพ์จะเลื่อนบรรทัดใหม่ 1 บรรทัด หลังจากที่พิมพ์เสร็จ</p> <p>*หมายเหตุ* สัญญาณนี้เครื่องพิมพ์บางชนิดจะไม่มี</p>
15	-	NC	-	ไม่ได้ต่อใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.13 แสดงหัวต่ออินเตอร์เฟสแบบเซนโทรนิคส์มาตรฐาน 36 ขา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.14 แสดงหัวต่อและการเชื่อมโยง เครื่อง IBM กับเครื่องพิมพ์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการทํางาน และโครงสร้างของปริ้นเตอร์บัพเฟอ์

ในบทนี้จะกล่าวถึงการทำงานและโครงสร้างของปริ้นเตอร์บัพเฟอ์ เพื่อเป็นแนวทางในการออกแบบ ฮาร์ดแวร์ (Hardware) และซอฟต์แวร์ (Software) ของปริ้นเตอร์บัพเฟอ์ต่อไป

3.1 โครงสร้างของเครื่องพิมพ์ข้อมูล

เครื่องพิมพ์ (Printer) เป็นอุปกรณ์ที่ใช้สนับสนุนการทำงานของคอมพิวเตอร์เพื่อใช้ในการพิมพ์ข้อมูลต่าง ๆ เอกสาร รูปภาพ เพื่อนำไปทำเป็นรายงานของหน่วยงานต่าง ๆ ซึ่งเครื่องพิมพ์นี้มีโครงสร้างดังรูปที่ 3.1




รูปที่ 3.1 แสดงโครงสร้างของเครื่องพิมพ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปจะเห็นว่าเครื่องพิมพ์ก็คือไมโครคอมพิวเตอร์ที่ทำหน้าที่เฉพาะการพิมพ์ข้อมูลต่าง ๆ เท่านั้น โครงสร้างทั่วไปจะประกอบด้วย 2 ส่วนใหญ่ ๆ ก็คือ ส่วนที่เป็นวงจรอิเล็กทรอนิกส์ และส่วนที่เป็นกลไก ซึ่งกลไกต่าง ๆ เช่นการทำงานของหัวพิมพ์ มอเตอร์ที่ใช้ในการเลื่อนกระดาษตลอดจนการควบคุมการพิมพ์จะถูกควบคุมโดยไมโครโปรเซสเซอร์ ซึ่งมีโปรแกรมควบคุมการทำงานอยู่ที่หน่วยความจำ ROM (Read Only Memory) เพื่อให้การทำงานของปริ้นท์เตอร์เป็นไปอย่างถูกต้อง นอกจากนี้แล้วเครื่องพิมพ์ยังมีหน่วยความจำชั่วคราว (RAM) ซึ่งใช้เป็น Buffer Memory อยู่ด้วยเพื่อให้รับข้อมูลได้เร็วขึ้น Buffer Memory นี้จะมีขนาดมากหรือน้อยขึ้นอยู่กับบริษัทผู้ผลิต เช่น 2 กิโลไบต์ , 8 กิโลไบต์ เป็นต้น

3.2 หลักการทำงานของปริ้นท์เตอร์บัฟเฟอร์

ปริ้นท์เตอร์บัฟเฟอร์ เปรียบเสมือนเป็นเครื่องคอมพิวเตอร์และเครื่องพิมพ์ที่มีความเร็วสูง ที่ต่ออยู่ร่วมกันและต่อไว้ระหว่างคอมพิวเตอร์กับเครื่องพิมพ์ โดยจะมีหน่วยความจำซึ่งจะรับข้อมูลจากคอมพิวเตอร์ด้วยความเร็วเท่ากับความเร็วที่คอมพิวเตอร์ส่งข้อมูลออกมาแล้ว จึงทยอยส่งข้อมูลให้กับเครื่องพิมพ์ ในอัตราที่เครื่องพิมพ์สามารถทำงานได้ทัน



รูปที่ 3.2 แสดงการต่อปริ้นท์เตอร์บัฟเฟอร์

หลักการที่ใช้ในวงจร

ในสภาวะปกติเครื่องสลับสายจะส่ง BUSY เป็นสัญญาณลอจิก "0" ไปให้แก่คอมพิวเตอร์ทั้ง 3 ตัว คอมพิวเตอร์จะมองเครื่องสลับสายเป็นเหมือนปริ้นท์เตอร์ ดังนั้นคอมพิวเตอร์จึงทราบว่าขณะนี้ปริ้นท์เตอร์พร้อมจะรับข้อมูลจากเครื่องใดก็ได้ใน 3 เครื่องนี้ เครื่องสลับสายจะคอยตรวจจับสัญญาณ STROBE ที่ส่งมาจากคอมพิวเตอร์ว่าเครื่องใดส่งคำสั่งพิมพ์มาก่อน และทันทีที่เครื่องสลับสายตรวจจับสัญญาณ STROBE ได้มันจะทำการส่ง BUSY เป็น "1" ให้กับคอมพิวเตอร์อีก 2 เครื่องทันที (ทำให้คอมพิวเตอร์ 2 ตัวนั้นไม่สามารถส่งข้อมูลออกมาได้จนกว่า BUSY จะตกลงเป็น "0" อีกครั้งเมื่อเครื่องคอมพิวเตอร์ตัวแรกส่งพิมพ์เสร็จ) และสำหรับเครื่องคอมพิวเตอร์ที่ส่ง STROBE เข้ามาก่อนเครื่องสลับสายทำการต่อบัลลูนข้อมูลของปริ้นท์เตอร์ ส่วนบัลลูนข้อมูลของเครื่องคอมพิวเตอร์ที่เหลืออีก 2 เครื่องก็จะอยู่ในสภาวะอิมพีแดนซ์สูง

การทำงานของ SWITCHING BOX

เมื่อเริ่มเปิดเครื่องปริ้นท์เตอร์และไอซีทุกตัวจะถูกเคลียร์โดยสัญญาณจาก $IC_{2,2}$ ทำให้ BUSY ที่ต่อไปยังคอมพิวเตอร์ทั้ง 3 เครื่องตกลงเป็น "0" หมดโดยที่ปริ้นท์เตอร์จะต้องอยู่ในสภาวะปกติด้วย $IC_{3,1}, IC_{3,2}, IC_{4,1}$ จะคอยตรวจจับสัญญาณ STB ที่ถูกส่งเข้ามาจากเครื่องคอมพิวเตอร์ซึ่งในขณะที่ไม่มีการส่งข้อมูลจะมีลอจิกเป็น "1" ดังนั้นที่ขา PR ของไอซีดังกล่าวจะต้องมีการพูล์อ์เอาไว้มือด้วยตัวต้านทานค่า 10 k โอห์ม สำหรับ $IC_{1,1}, IC_{1,2}, IC_{1,3}$ จะทำหน้าที่ตรวจจับการเปิดปิดเครื่องคอมพิวเตอร์

เนื่องจากปัญหาเรื่องของการดึงกระแสดังที่ได้กล่าวมาแล้วข้างต้นจะทำให้สัญญาณ STB ไม่สามารถพูล์อ์ได้ด้วย ความต้านทานหรือบัลลูนเฟอร์แบบ 3 สถานะที่เป็น TTL ได้ ดังนั้นจึงจำเป็นต้องใช้ชื่อนาฬิกาสุวิตช์มาเป็นตัวตัดวงจรออกในขณะที่เครื่องคอมพิวเตอร์ปิดอยู่โดยใช้สัญญาณ INIT ของคอมพิวเตอร์มาตีเท็กแทน คือจะทำการต่อสัญญาณ STB เข้ากับวงจรก็ต่อเมื่อคอมพิวเตอร์เปิดอยู่เท่านั้น

ในที่นี้มีสมมุติให้เครื่องคอมพิวเตอร์ A ส่งข้อมูลมาพิมพ์ก่อน ดังนั้นสัญญาณ STB COM:A จะผ่าน $IC_{2,1}$ มาที่ $IC_{3,1}$ ทำให้ Q ที่ติดต่อกับอินพุทของ $IC_{6,2}, IC_{7,1}$ เป็น "1" ซึ่งก็คือการส่ง BUSY ไปให้เครื่องคอมพิวเตอร์อีก 2 เครื่องนั่นเอง ส่วน Q ก็จะไปอินพุท $IC_{5,1}$ และสัญญาณ STB COM:A จะไปสไลทริบให้ $IC_{5,1}$ ทำการแลตช์เอาข้อมูลที่ส่งออกมาจากคอมพิวเตอร์อยู่ก่อนแล้วประมาณ 0.5us ให้ไปเก็บอยู่ใน $IC_{5,1}$ นอกจากนี้ STB COM:A ยังทริกผ่าน $IC_{2,1}$ ไป

ยัง $IC_{5,1}$ ซึ่งเป็นโมโนสเตเบิลแบบทริกเอเบิลเพื่อทำให้ขา CLR ของ $IC_{5,1}$ เป็น "1" อยู่ตลอดที่ยังมีการส่งข้อมูลจากเครื่องคอมพิวเตอร์ A อยู่ โดยใช้ $R_{4,2}$ เป็นตัวกำหนดค่าคงที่เวลาในการหน่วงเวลาให้คอมพิวเตอร์ A ขณะที่ยังถูกอินเพ็ลล์อยู่ซึ่งจะต้องนานพอที่จะแน่ใจว่าข้อมูลที่ส่งต่อเนื่องเป็นชุดเดียวกัน จะไม่หยุด STB ไปนานกว่าค่าที่ตั้งไว้

สำหรับ $IC_{4,2}$ จะทำหน้าที่ส่ง BUSY คั้นข้อมูลแต่ละไบต์แทนพรีนเตอร์จนกว่าพรีนเตอร์จะได้รับข้อมูลไปเรียบร้อยแล้ว สัญญาณ ACK จากพรีนเตอร์จะมาเคลียร์ $IC_{4,2}$ ทำให้ BUSY COM:A ตกเป็น "0" อีกครั้ง และพร้อมที่จะรับข้อมูลชุดต่อไป

$IC_{5,2}$ ทำหน้าที่ผลิตสัญญาณ STB แทนเครื่องคอมพิวเตอร์ที่ได้ส่งผ่านไปแล้ว โดยใช้ช่วงขาขึ้นของสัญญาณ STB COM:A เพื่อให้เป็นไปตามผังเวลา คือ STB จะต้องมาตามหลังข้อมูลที่มาแอดร์อยู่ที่ $IC_{5,1}$ แล้วอย่างน้อย $0.5 \mu s$ พอดีสำหรับ $IC_{6,1}, IC_{6,2}, IC_{6,1}$ นั้นนอกจากจะทำหน้าที่ส่ง BUSY ให้แก่เครื่องคอมพิวเตอร์ในช่วงรับส่งข้อมูลแล้วยังทำหน้าที่ตรวจสอบสถานะของพรีนเตอร์แทนเครื่องคอมพิวเตอร์อีกด้วยและเพื่อเป็นการลดความยุ่งยากของวงจร

เครื่องคอมพิวเตอร์สามารถตรวจสอบสถานะต่าง ๆ ของพรีนเตอร์จากสัญญาณ BUSY เพียงสัญญาณเดียวก็ได้ ดังนั้นเราจึงออกแบบเครื่องสลับสายให้ส่ง BUSY ให้แก่คอมพิวเตอร์ 3 เครื่อง แทนพรีนเตอร์ ส่วนสัญญาณอื่น ๆ นอกจากสัญญาณ BUSY คือ ERROR จะต่อลอคให้มีสถานะปกติคือ PE เป็น "0" และ ERROR เป็น "1" เพื่อที่เครื่องคอมพิวเตอร์จะได้ไม่ต้องมาตรวจเช็คที่เกิดผิดพลาดขึ้นกับพรีนเตอร์ เพราะหากไม่ต่อลอคไว้อาจทำให้สัญญาณ PE และ ERROR มีลอคจิกที่ไม่แน่นอน ทำให้เครื่องคอมพิวเตอร์ตรวจได้และจะหยุดการทำงาน

แสดงรายละเอียดสัญญาณที่ขาต่าง ๆ ของ DB-25

ขาที่ 1 STROBE in เป็นสัญญาณที่เครื่องคอมพิวเตอร์ใช้ในการบอกสถานะให้พรีนเตอร์ทราบว่า ได้ส่งข้อมูลมารออยู่ที่บัลข้อมูลแล้ว โดยจะส่งเป็นพัลส์ "0" ที่มีความกว้างไม่น้อยกว่า $0.5 \mu s$

ขาที่ 2-9 DATA 0-7 in สัญญาณเหล่านี้จะใช้แทนข้อมูลของบิตที่ 1 ถึง บิตที่ 8 ซึ่งเป็นข้อมูลแบบขนาน โดยแต่ละบิตจะมีลอคจิกเป็น "0" หรือ "1" แล้วแต่ข้อมูลที่ต้องการพิมพ์

ขาที่ 10 ACK out เป็นสัญญาณที่พรีนเตอร์ใช้บอกสถานะว่าข้อมูลขณะนั้นถูกรับเข้าไปเก็บไว้ในบัฟเฟอร์ และพรีนเตอร์ก็พร้อมที่จะรับข้อมูลโดยจะมีสัญญาณเป็น "1" ก็ต่อเมื่อ

- ระหว่างที่ข้อมูลกำลังถูกอ่านเข้ามา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ระหว่างที่ปริ้นท์เตอร์กำลังพิมพ์อยู่
- เมื่อปริ้นท์เตอร์ถูกกดสวิทช์ให้ "OFF LINE"
- เมื่อเกิดการผิดพลาดขึ้นกับปริ้นท์เตอร์ เช่นกระดาษพิมพ์หมด หัวพิมพ์ติดขัด ฯลฯ

ข่าที่ 12 PE out เป็นสัญญาณที่ปริ้นท์เตอร์ใช้บอกสถานะว่าขณะนี้ไม่มีกระดาษพิมพ์ หรือพิมพ์ถึงสุดปลายกระดาษแล้ว

ข่าที่ 15 ERROR out เป็นสัญญาณที่ปริ้นท์เตอร์ใช้บอกสถานะว่าขณะนี้เกิดข้อผิดพลาดขึ้น โดยสัญญาณนี้จะตกลงเป็น "0" พร้อมกับที่ปริ้นท์เตอร์หยุดการทำงานลงโดยการ OFF LINE ตัวมันเอง

ข่าที่ 16 INIT in เป็นพัลส์ที่คอมพิวเตอร์ใช้รีเซ็ตปริ้นท์เตอร์ให้อยู่ในสถานะเริ่มแรก และบัพเฟอร์ภายในปริ้นท์เตอร์จะถูกเคลียร์ทั้งหมด

ข่าที่ 18-25 GND กราวด์ของระบบ

3.2.1 โครงสร้างพื้นฐานของคอมพิวเตอร์


หน่วยควบคุม (Control Unit)

หน่วยความจำ (Memory Unit)

หน่วยคำนวณ (Arithmetic Unit)

หน่วยรับและส่งสัญญาณ (Input/Output Unit)

ในปัจจุบันนี้ เราสามารถนำเอาวงจรรีเอเล็กทรอนิกส์ที่ยุงยากและซับซ้อนมาบรรจุลงบนแผ่นวงจรเดียวกันที่มีขนาดเล็กมากซึ่งเรียกขาน LSI (Last Scale Integrated Circuit) และบรรจุอยู่ในตัวถัง ซึ่งต่อขาออกมาเพื่อใช้ในการติดต่อกับวงจรภายนอก สิ่งนี้เรียกว่า "ชิพ" (Chip) องค์ประกอบย่อย ๆ ในไมโครคอมพิวเตอร์ทั้งหมด จะประกอบขึ้นจากชิพเหล่านี้ เช่น หน่วยความจำประเภท ROM (Read Only Memory), RAM (Random Access Memory) อุปกรณ์สนับสนุน (Chip Support) ต่างๆ และสิ่งที่เป็นหัวใจของระบบไมโครคอมพิวเตอร์ คือ หน่วยประมวลผลกลาง หรือ CPU (Central Proessing Unit) ซึ่งภายในประกอบไปด้วยส่วนต่างๆ ดังบล็อกไดอะแกรมรูปที่ 3.3



รูปที่ 3.3 แสดงบล็อกไดอะแกรมของ Z-80

ซึ่งแต่ละบล็อกมีลักษณะการทำงานดังต่อไปนี้คือ

1. **Arithmetics Logic Unit : ALU** เป็นหน่วยที่ทำหน้าที่ในการคำนวณฟังก์ชัน
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นพื้นฐานทางคณิตศาสตร์ และการกระทำฟังก์ชันทางลอจิก เช่น AND และ OR, ALU จะสามารถทำหน้าที่ได้อย่างมีประสิทธิภาพมากเพียงใดนั้นขึ้นอยู่กับการออกแบบวงจรภายในของ ALU.

2. Control Unit เป็นหน่วยที่ทำหน้าที่ในการส่งสัญญาณไปควบคุมอุปกรณ์ต่างๆ ที่ต่อเชื่อมกับ CPU ให้ทำงานได้อย่างถูกต้อง

3. Data bus เป็นบัสสองทิศทาง (Bi-Directional) ที่ใช้ในการส่งผ่านข้อมูลระหว่าง CPU กับอุปกรณ์อื่นๆ ภายในระบบ จำนวนเส้นของบัสข้อมูล (Data bus) จะขึ้นอยู่กับชนิดของ CPU เช่นในกรณีของ Z80 CPU จะส่งผ่านข้อมูลที่ละ 8 บิต ดังนั้นจะมีจำนวนเส้นของบัสข้อมูล 8 เส้น


4. Control bus หรือ บัสควบคุมเป็นบัสทางเดียว (Uni directional bus) ที่ใช้ในการส่งผ่านสัญญาณควบคุมให้กับอุปกรณ์ต่างๆ ในระบบ

5. Address bus เป็นบัสทางเดียว ใช้ส่งผ่านค่าแอดเดรสจาก CPU ออกไปยังหน่วยความจำเพื่อระบุตำแหน่งที่ต้องการรับ หรือ ส่งข้อมูล หรือ ใช้ระบุตำแหน่งของพอร์ท I/O ที่ CPU ต้องการติดต่อด้วย

Z-80 ไมโครโปรเซสเซอร์เป็น CPU ที่ได้รับพัฒนาให้มีข้อดีเหนือกว่า 8080 เช่น มีชุดคำสั่งมากถึง 158 คำสั่งโดยรวมชุดคำสั่งเดิมของ 8080 ไว้ 80 คำสั่ง นอกจากนี้ Z80 ยังมีรีจิสเตอร์มากกว่าใน 8080 ถึง 12 ตัว และ 8080 เพียงตัวเดียวก็ยังไม่สามารถที่จะนำไปใช้งานได้ต้องต่อกับอุปกรณ์สนับสนุนอีก 2 ตัวคือ Clock Generator Chip, System Controller Chip รวมกันเรียกว่า Three Chip Processor แต่ใน Z-80 CPU ได้รวมเอาลักษณะพื้นฐานเหล่านี้ไว้ในชิปเดียวกัน และเพิ่มประสิทธิภาพทาง Hardware, Software และการ Interface ให้สูงขึ้น

3.2.2 รีจิสเตอร์ใน Z-80 CPU

Z-80 CPU จะประกอบไปด้วยรีจิสเตอร์ถึง 22 ดังรูป 3.4 รีจิสเตอร์เหล่านี้จะแบ่งได้เป็น 2 กลุ่มคือ รีจิสเตอร์ที่ทำหน้าที่ทั่วไป และ รีจิสเตอร์ที่ทำหน้าที่เฉพาะงาน



รูปที่ 3.4 แสดงรีจิสเตอร์ต่างๆ ภายใน Z-80

1. รีจิสเตอร์ที่ทำหน้าที่ทั่วไป แบ่งเป็นรีจิสเตอร์หลัก ได้แก่ A , B , C , D , E , H และ L ซึ่งมีความจุขนาด 8 บิต รีจิสเตอร์เหล่านี้ใช้เก็บข้อมูลชั่วคราว นอกจากนี้ยังสามารถรับข้อมูล จากหน่วยความจำ หรือ อาจจะทำกรย้ายข้อมูลไปเก็บไว้ในหน่วยความจำก็ได้ และรีจิสเตอร์สำรองได้แก่ A' , B' , C' , D' , E' , H' , และ L' ซึ่งเป็นรีจิสเตอร์ที่ทำหน้าที่เก็บข้อมูลที่มาจากรีจิสเตอร์หลัก ในกรณีที่ต้องใช้รีจิสเตอร์หลักในการทำงานอย่างอื่นก่อน ดังนั้น รีจิสเตอร์กลุ่มนี้จึงไม่สามารถกระทำขบวนการทางคณิตศาสตร์และลอจิกได้

รีจิสเตอร์ A เรียกว่า Accumulator ทำหน้าที่เก็บข้อมูล ขบวนการทางคณิตศาสตร์ เช่น บวก หรือลบข้อมูล 2 จำนวน ผลลัพธ์ที่ได้จะเก็บไว้ในรีจิสเตอร์ A นี้ นอกจากนี้ ในการปฏิบัติตามคำสั่งที่ให้กับข้อมูลขนาด 16 bit Z-80 จะนำเอารีจิสเตอร์แฟล็ก "F" (Flag Register) มาใช้ร่วมกับรีจิสเตอร์ A เรียกว่า คู่รีจิสเตอร์ AF ซึ่งมีขนาด 16 บิต นอกจากนี้ยังมีคู่รีจิสเตอร์ 16 bit อื่นๆ อีกคือ BC, DE และ HL

2. รีจิสเตอร์ที่ใช้งานเฉพาะอย่าง ได้แก่ รีจิสเตอร์ I, R, IX, IY, SP, และ PC ซึ่งทำหน้าที่ต่างๆ ดังนี้

รีจิสเตอร์ I (Interrupt Page Address Register) เมื่อมีการอินเทอร์รัพท์เกิดขึ้นจำเป็นต้องบอกตำแหน่งของหน่วยความจำที่เก็บโปรแกรมตอบสนองการอินเทอร์รัพท์ รีจิสเตอร์ I จะทำหน้าที่เก็บค่า 8 บิตหนึ่งของตำแหน่งข้อมูลในหน่วยความจำส่วนค่า 8 บิต ล่างจะป้อนจากภายนอกให้แก่ CPU ค่าทั้งสองจะประกอภกันเป็นค่าแอดเดรสที่ระบุตำแหน่งของโปรแกรม

การตอบสนองการอินเทอร์รัพท์

รีจิสเตอร์ R (Memory Refresh Register) เป็นรีจิสเตอร์ขนาด 7bit ที่ถูกใช้ในการ รีเฟรช (Refresh) Dynamic Ram และค่ารีจิสเตอร์ R จะเพิ่มขึ้นเองโดยอัตโนมัติ ในทุก ๆ ครั้งที่มีการเฟรชคำสั่งจากหน่วยความจำ รายละเอียดเกี่ยวกับ Dynamic RAM

รีจิสเตอร์ IX และ IY (Index Register) เป็นรีจิสเตอร์ที่มีขนาด 16 บิต มีประโยชน์ใช้บ่งบอกตำแหน่งในหน่วยความจำแบบ Index Addressing Mode โดยจะกำหนดให้ค่าใน Index Register เป็นค่าอ้างอิง แล้วใช้คำสั่งบ่งบอกว่าตำแหน่งของข้อมูลที่ต้องการอยู่ห่างจากค่าอ้างอิงนี้เท่าใด โดยจะบอกค่าระยะห่างในรูปของ Two Complement

รีจิสเตอร์ SP (Stack Pointer) มีขนาด 16 บิต ในหน่วยความจำชนิด RAM จะมีส่วนหนึ่งที่กำหนดให้เป็นที่เก็บข้อมูลชั่วคราว ส่วนนี้เรียกว่าสแตค (Stack) ซึ่งมีลักษณะการเก็บข้อมูลแบบ LIFO (Last In First Out) เราสามารถที่จะเก็บข้อมูลลงบนสแตคโดยใช้คำสั่ง Push และเมื่อต้องการดึงข้อมูลออกจากสแตคต้องใช้คำสั่ง POP

รีจิสเตอร์ PC (Program Counter) เป็นรีจิสเตอร์ขนาด 16 บิต ที่ใช้ในตำแหน่งของหน่วยความจำที่ CPU จะเฟรชคำสั่งหลังจากที่เฟรชคำสั่งเรียบร้อยแล้ว ค่าในรีจิสเตอร์ PC จะเพิ่มขึ้น และจะชี้ไปยังตำแหน่งของคำสั่งถัดไป เราจะสามารถเปลี่ยนแปลงค่าใน PC ได้โดยใช้ คำสั่ง Call หรือ Jump

รีจิสเตอร์ F (Flag Register) ประกอบด้วย

Sign Flag (S) : แฟล็กเครื่องหมาย

Zero Flag (Z) : แฟล็กศูนย์

Half Carry Flag (H) : แฟล็กทศครึ่ง

Parity/Overflow Flag (P/V) : แฟล็กพาริตีหรือโอเวอร์โฟลว์

Subtract Flag (N) : แฟล็กลบ

Carry Flag (C) : แฟล็กตัวทด

3.2.3 Z-80 PIN OUTS

$A_0 - A_{16}$ (Address Bus) : เป็นขาสัญญาณเอาต์พุตแบบ Tri-State ใช้บ่งบอกตำแหน่งหน่วยความจำได้ถึง $2^{16} = 65536$ ตำแหน่ง $A_0 - A_8$ จะให้ค่ารีเฟรชแอดเดรสออกมาขณะที่ Z-80 ให้สัญญาณรีเฟรช

$D_0 - D_7$ (Data Bus) : เป็นขาสองทิศทางซึ่งเป็นทางผ่านของข้อมูล
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาดูเท่านั้น มิได้อนุญาตให้เผยแพร่โดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หว่าง Z-80 กับหน่วยความจำและอุปกรณ์ I/O

$\overline{M1}$ (Machine Cycle One) : เป็นขาเอาต์พุตแอกทีฟที่ลอจิก "0" ขา M1 นี้จะแอกทีฟ ขณะที่ Z-80 ทำการเฟรชออปโคดของคำสั่ง ในกรณีที่คำสั่งที่จะเฟรชเข้ามานั้นมีขนาด 2 ไบต์ M1 จะแอกทีฟในทุก ๆ ไซเคิลการเฟรชแต่ละไบต์

\overline{MREQ} (Memory Request) : เป็นสายเอาต์พุตแบบ Tri-State จะแอกทีฟที่ลอจิก "0" เพื่อเป็นการบ่งบอกว่า Z-80 กำลังกระทำการติดต่อกับหน่วยความจำ

\overline{IORQ} (Input/Output Request) : เป็นสายเอาต์พุตแบบ Tri-State จะแอกทีฟที่ ลอจิก "0" เพื่อเป็นการบ่งบอกว่า Z-80 กำลังทำการติดต่อกับอุปกรณ์ I/O และเมื่อ IORQ และ M1 แอกทีฟทั้งคู่จะเป็นการบ่งบอกการตอบรับการอินเทอร์รัพท์ (Interrupt Acknowledge)

\overline{RD} (Memory Read) : เป็นขาเอาต์พุต Tri-State จะแอกทีฟที่ลอจิก "0" เมื่อ Z-80 ต้องการอ่านข้อมูลจากหน่วยความจำ หรืออุปกรณ์ I/O และ Z-80 จะรับข้อมูลจากบัสข้อมูลเข้าไปเมื่อสัญญาณนี้ เปลี่ยนระดับลอจิกจาก "0" เป็น "1"

\overline{WR} (Memory Write) : เป็นขาเอาต์พุตแบบ Tri-State จะแอกทีฟที่ลอจิก "0" เมื่อ Z-80 ต้องการส่งข้อมูลไปให้หน่วยความจำ หรืออุปกรณ์ I/O

\overline{RFSH} (Refresh) : เป็นขาเอาต์พุต จะแอกทีฟเมื่อ 7 บิตล่าง ($A_0 - A_6$) ของบัสแอดเดรสให้ค่ารีเฟรชออกมา

\overline{HALT} (Halt State) : เป็นขาเอาต์พุตจะแอกทีฟที่ลอจิก "0" เมื่อ Z-80 อยู่ในสภาวะการ HALT คือ CPU จะทำคำสั่ง NOP (No Operation) เพื่อให้เกิดการรีเฟรชได้และ Z-80 จะหลุดพ้นจากสภาวะการ HALT เมื่อได้รับการรีเซ็ต หรือถูกอินเทอร์รัพท์

\overline{WAIT} : เป็นขาอินพุตแอกทีฟที่ลอจิก "0" และจะมีการตรวจสอบสขาลงของคล็อกลูกที่ 2 ของทุก ๆ Machine Cycle เมื่อมีการตรวจสอบพบว่าขาอินพุตนี้แอกทีฟ จะมีการแทรก WAIT STATE ให้กับแต่ละ Machine Cycle เพื่อเป็นการรอให้อุปกรณ์ภายนอกทำงานให้ทันกับการทำงานของ Z-80 และ Z-80 จะแทรก WAIT STATE จนกว่าจะมีการตรวจสอบพบว่าขา WAIT จะมีลอจิกเป็น "1"

\overline{INT} (Interrupt Request) : เป็นขาอินพุตแอกทีฟที่ลอจิก "0" Z-80 จะมีการตรวจสอบระดับสัญญาณที่ขานี้ทุก ๆ การสิ้นสุดของ Instruction Cycle (Last State)

\overline{NMI} (Non Maskable Interrupt) : เป็นขาอินพุตแอกทีฟที่ลอจิก "0" สัญญาณ Non Maskable Interrupt เป็นสัญญาณที่มีระดับความสำคัญ ในการขออินเทอร์รัพท์สูงกว่า สัญญาณ Interrupt request Z80 จะตอบรับการอินเทอร์รัพท์ชนิดนี้เสมอโดยที่เราไม่สามารถ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Disabel ได้ด้วย Software

\overline{RESET} เป็นขาอินพุทแอกทีฟที่ลอจิก "0" สัญญาณนี้จะทำการ Initialize CPU โดยทำการรีเซต Interrupt flip flop และเช็ทค่าในโปรแกรมเคาน์เตอร์ (program counter) ให้เป็น 0000h และในสภาวะการรีเซทนี้ บัสแอดและบัสข้อมูลจะอยู่ในสภาวะ High impedance และสัญญาณควบคุมต่างๆจะอยู่ในสภาวะ Inactive.

\overline{BUSRQ} (BUS REQUEST) เป็นขาอินพุทแอกทีฟที่ลอจิก "0" สัญญาณ BUS REQUEST เป็นสัญญาณที่มีลำดับความสำคัญสูงกว่าสัญญาณ NON MASKABLE INTERRUPT และมีการตรวจสอบสัญญาณนี้ทุกๆการสิ้นสุดของ MACHINE CYCLE อุปกรณ์ภายนอกจะให้สัญญาณนี้แก่ Z80 เมื่อต้องการใช้บัสข้อมูลและบัสแอดเดรสโดยเปรียบเสมือนว่าการถอด Z80 ออกจากระบบ

\overline{BUSAK} (ACKNOWLEDGE) เป็นขาเอาต์พุทแอกทีฟที่ลอจิก "0" ขานี้แอกทีฟเมื่อ Z80 ตอบสนองการต่อสัญญาณ BUS REQUEST และจะทำให้บัสข้อมูล, บัสควบคุมและบัสแอดเดรสมีสภาวะเป็น HIGHIMPEDANCE ซึ่งทำให้อุปกรณ์ภายนอกใช้บัสเหล่านี้ได้โดยไม่ต้องผ่าน CPU

จากที่กล่าวมาทั้งหมดนี้เป็นรายละเอียดที่ควรทราบในการนำ CPU ไปใช้งานร่วมกับอุปกรณ์สนับสนุนอื่นๆ




รูปที่ 3.5 ลักษณะของขา IC Z-80 CPU

3.3 การใช้ ROM กับ Z-80

ROM (Read Only Memory) : คือข้อมูลที่สามารอ่านออกมาได้ แต่ไม่สามารถเขียนข้อมูลเข้าไปใน ROM ได้อีก ประโยชน์ของ ROM ในระบบไมโครโปรเซสเซอร์ทำให้ CPU ของระบบสามารถที่จะ เริ่มทำงานโดยการกำหนดสภาวะของอุปกรณ์ฮาร์ดแวร์ต่าง ๆ ให้อยู่ในสภาวะที่พร้อมจะทำงานได้ เมื่อเราเริ่มจ่ายไฟเลี้ยงให้แก่ระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน่วยความจำที่เก็บข้อมูลไว้ได้โดยไม่สูญหาย ที่ใช้ในระบบไมโครโปรเซสเซอร์มีหลายชนิดเช่น Read Only Memory (ROM) , Programmable Read Only Memory (PROM) Erasable Programmable Read Only,Memory (EPROM) , Electrically Alterable Read Only Memory (EAROM) ในระบบไมโครโปรเซสเซอร์ Z-80 โดยทั่ว ๆ ไปจะใช้หน่วยความจำเหล่านี้ชนิดใดชนิดหนึ่งเท่านั้น



รูปที่ 3.6 บล็อกไดอะแกรมแสดงอุปกรณ์หน่วยความจำ

ROM (Read Only Memory) : ข้อมูลทั้งหมดที่อยู่ใน ROM จะถูกโปรแกรมโดยผู้ผลิตเราจะใช้ ROM เมื่อมีข้อมูลที่ไม่เปลี่ยนแปลง และมีความต้องการใช้งานเป็นจำนวนมาก

PROM (Programmable Read Only Memory) : ข้อมูลที่ต้องการโปรแกรมจะถูกโปรแกรมโดยผู้ใช้อเอง โดยป้อนพัลส์ที่มีแรงดันสูง (High Voltage Pulsed) ทำให้ Metal Strips ที่อยู่ในตัว IC ขาดออกจากกัน ทำให้เกิดเป็นลอจิก "1" หรือ "0" ตามตำแหน่งที่กำหนดในหน่วยความจำนั้น ๆ

EPROM (Erasable Programmable Rom) : ข้อมูลจะถูกโปรแกรมโดยผู้ใช้อโดยการให้สัญญาณที่มีแรงดันสูง (High Voltage Signal) ผ่านเข้าไปในตัว EPROM ออกก่อนแล้วค่อยโปรแกรมเข้าไปใหม่การลบข้อมูลนี้ทำได้ด้วยการฉายแสงอุลตราไวโอเลตเข้าไปในตัว IC โดยผ่านทางกระจกใสที่อยู่บนตัว IC เมื่อฉายแสงครุ่นหนึ่งข้อมูลที่อยู่ภายในก็จะถูกลบทิ้ง ซึ่งช่วงเวลาที่ฉายแสงนี้สามารถดูได้จากข้อมูลที่กำหนด (DATA SHEET) มากับตัว EPROM

EAROM (Electrically Alterable Rom) ข้อมูลจะถูกโปรแกรมโดยผู้ใช้อเหมือน EPROM แต่สิ่งที่แตกต่างก็คือข้อมูลของ EAROM สามารถลบได้โดยทางไฟฟ้าไม่ใช่โดยการฉายแสงแบบ EPROM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน่วยความจำที่ได้กล่าวมาแล้วนี้เป็นหน่วยความจำที่ข้อมูลไม่สูญหายเมื่อไม่มีไฟเลี้ยง และสามารถอ่านข้อมูลมาใช้ได้เพียงอย่างเดียวเท่านั้น ซึ่งคุณสมบัติการใช้งานจะเหมือนกันขึ้นอยู่กับระบบว่าเหมาะสมใช้กับข้อมูลชนิดใด ในหัวข้อต่อไปนี้จะขอแทนหน่วยความจำเหล่านี้ด้วย ROM

3.3.1. คุณสมบัติที่สำคัญในการทำงานของ ROM จากที่เคยทราบมาแล้ว CPU สามารถอ่านข้อมูลใน ROM ได้เพียงอย่างเดียว และข้อมูลที่อยู่ใน ROM จะถูก (Fetch) CPU เมื่อมีสัญญาณบ่งตำแหน่งที่ได้จาก Address bus ส่งเข้ามาจำนวนของบัสแอดเดรสจะขึ้นอยู่กับลักษณะโครงสร้างภายในของข้อมูล ในหน่วยความจำสิ่งที่บอกลักษณะโครงสร้างภายในของข้อมูล ในหน่วยความจำสามารถดูได้จาก Data Sheet $1024 = 8$, $2048 = 8$ หรือ $4096 = 8$

3.3.2 การอ่านข้อมูลจาก ROM

1. ค่าแอดเดรสจะถูกป้อนเข้าไปยัง ROM ค่าแอดเดรสนี้จะกำหนดตำแหน่งของข้อมูลที่ต้องการอ่าน โดยข้อมูลจะถูกอ่านออกมาเพียงครั้งละ 1 ไบต์
2. CPU จะคอยอยู่ช่วงเวลาหนึ่งเรียกว่า Access Time ประมาณ 100 ถึง 300 nanoseconds ขึ้นอยู่กับชนิดของ ROM
3. Chip Select Line จะถูกทำให้แอดทิฟ เพื่อให้ข้อมูลออกมาที่บัสข้อมูลของระบบได้ต่อจากนั้น CPU จะตรอป (Strobe) ข้อมูลเข้าไปเก็บไว้ในรีจิสเตอร์ใน CPU
4. Chip Select Line จะถูกสั่งให้เลิกทำงาน เพื่อทำให้ข้อมูลที่อยู่บนบัสข้อมูลของระบบหายไป

การใช้ Z-80 กับ STATIC RAM

ในบทนี้จะกล่าวถึงการนำ RAM (RANDOM ACCESS MEMORY) มาเชื่อมต่อ (INTERFACE) กับไมโครโปรเซสเซอร์ Z80 RAM ถูกใช้เป็นตัวเก็บโปรแกรม, ข้อมูล หรือ ตัวแปร เป็นการชั่วคราว (ซึ่งแตกต่างกับ ROM ที่กล่าวมาแล้ว) และข้อมูลที่เก็บไว้ใน RAM จะสูญหายไปเมื่อไม่มีการจ่ายไฟเลี้ยงให้

การเชื่อมต่อระหว่าง Z80 กับ STATIC RAM ไม่ได้เป็นเรื่องที่ย่งยากในบทนี้จะอธิบายถึงรายละเอียดของ STATIC RAM ที่ใช้ในโรงงานอุตสาหกรรมโดยใช้ STATIC RAM เบอร์ 6264 เป็นหลัก

4.1 ลักษณะการทำงานของ STATIC RAM

โดยเริ่มจากการพิจารณาการทำงานของหน่วยความจำชนิดสารกึ่งตัวนำที่สามารถอ่านและเขียนข้อมูลได้ เมื่อเข้าใจขั้นตอนแล้ว จะพบว่าเป็นการง่าย ที่จะเข้าใจวิธีการติดต่อระหว่าง Z80 กับ RAM ว่าเป็นอย่างไร แต่ถ้าผู้อ่านมีความเข้าใจเกี่ยวกับขั้นตอนเหล่านี้ ดีแล้ว ผู้อ่านจะข้ามเนื้อหาตอนแรก ๆ ของบทนี้ได้

RAM เป็นหน่วยความจำที่ใช้ในระบบไมโครโปรเซสเซอร์ซึ่งสามารถทั้งเขียนข้อมูลเข้าไปในตัวมันและอ่านออกมาได้ โดย CPU ต้องมีสัญญาณทางไฟฟ้าที่มีลักษณะ เฉพาะสำหรับขบวนการเหล่านี้ ในรูป 4.1 แสดงบล็อกไดอะแกรมของ RAM และสัญญาณทางไฟฟ้าที่สำคัญ ๆ

ในตอนแรกนี้มาดูวิธีการต่อไฟเลี้ยงกันก่อน RAM จะต้องมีไฟเลี้ยงจ่ายให้ตลอดเวลาซึ่งโดยทั่ว ๆ ไปใช้ศักดา +5 VOLTS กับ GROUND (เพื่อความถูกต้องขอให้ดูรายละเอียดจาก DATA SHEET ที่ได้จากผู้ผลิต) ที่จะกล่าวต่อไปนี้ขอสมมติว่า RAM ทั้งหมดใช้ศักดา +5 VOLTS กับ GROUND

ในรูป 4.1 "DATA IN" เป็นสายที่ใช้ นำข้อมูลที่ต้องการเขียนเข้ามาใน RAM


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วน "DATA OUT" ใช้สำหรับอ่านข้อมูลที่อยู่ใน RAM ออกไป ใน RAM ตัวหนึ่ง ๆ อย่างน้อยที่สุดจะต้องมี DATA IN หนึ่งสายและ DATA OUT หนึ่งสาย ซึ่งจำนวนที่แน่นอน ของสายเหล่านี้ขึ้นอยู่กับโครงสร้างภายในของ RAM

เราได้อธิบายถึงโครงสร้างภายในของ ROM มาแล้ว ซึ่งส่วนมาก สามารถนำมาใช้อธิบาย RAM ได้ การบอกรายละเอียดโครงสร้างภายในของ RAM จะเป็นเช่นเดียวกับ ROM เช่น RAM ที่บอกมาเป็น 256x1, 256x4 หรือ 1024x8 และอื่น ๆ

ตัวเลขตัวหลังของแต่ละชุด (1,4,8,...) จะบอกให้ทราบถึงจำนวนเส้นของ DATA IN และ DATA OUT ที่มีอยู่ หรือกล่าวได้ว่าทุกครั้งที่หน่วยความจำมีการเขียนข้อมูลเข้าไปหรืออ่านออกมา ตัวตัวหลังจะกำหนดถึงจำนวนบิตของข้อมูลที่ถูกเขียนหรืออ่าน

ต่อไปมาดู ADDRESS INPUT LINE ในรูป 3.7 (เราได้รู้กันมาบ้างแล้วในเรื่องของ ROM) ADDRESS LINE ของ STATIC RAM มีหน้าที่สำหรับเลือกตำแหน่งภายใน RAM เพื่อนำข้อมูลเข้าไปเขียนหรืออ่านออกมา ในแต่ละตำแหน่งนั้น ๆ การกำหนดจำนวนตำแหน่งใน RAM สามารถใช้วิธีง่าย ๆ คือ การนับจำนวน ADDRESS LINE ซึ่งถ้าแปลงกลับก็จะได้จำนวนตำแหน่งจริง (เช่นมี ADDRESS LINE 10เส้น ก็จะมีจำนวนตำแหน่งที่แตกต่างกัน $2^{10} = 1024$ ตำแหน่ง) หรือสามารถกำหนดจำนวน ADDRESS LINE ของอุปกรณ์เมื่อรู้จำนวนตำแหน่งต่าง ๆ ที่มีอยู่ ตัวอย่างเช่น 1024 x 4 STATIC RAM จะมีความจุ 1024 หรือ 1k ตำแหน่งในแต่ละตำแหน่งจะถูกเขียนหรืออ่านพร้อมกันทีละ 4 บิต




รูปที่ 4.1 แสดงสัญญาณทางไฟฟ้าที่จำเป็นในการใช้อุปกรณ์จำพวก RAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เส้นสัญญาณแสดงท้ายในรีดคือ (R/W) จะถูกใช้ทุกครั้งที่มีการเขียน หรืออ่านข้อมูลกับ RAM ต่อไปเราจะดูขั้นตอนที่เกิดขึ้นเป็นลำดับทุก ๆ ครั้งที่ไมโครโปรเซสเซอร์ติดต่อกับ RAM จะมีการเขียนหรืออ่านข้อมูลเข้าออก ซึ่งในตอนแรกนี้จะกล่าวถึงในขั้นตอนที่เกิดขึ้นในขบวนการอ่านก่อน

4.2 ขั้นตอนที่เกิดขึ้นเมื่อทำการอ่าน RAM

1. สัญญาณที่บ่งแอดเดรสจะเข้ามาที่หน่วยความจำทางบัสแอดเดรสในเวลาเดียวกัน RAM จะนำเอาสัญญาณนี้มาถอดรหัสตำแหน่งภายใน ซึ่งเป็นตำแหน่งที่อยู่ของข้อมูลที่จะอ่าน
2. สัญญาณบนเส้นควบคุม R/W จะถูกทำให้อยู่ในตำแหน่งลอจิกที่ถูกต้องซึ่งเป็นลอจิก "1" หรือ "0" ขึ้นกับหน่วยความจำนั้น (สามารถดูได้จาก DATA SHEET จากผู้ผลิต)
3. ระบบจะคอยอยู่ช่วงเวลาหนึ่ง เรียกช่วงนี้ว่า READ ACCESS TIME เพื่อให้วงจรภายใน MEMORY CHIP ถอดตำแหน่งและเลือกข้อมูลในตำแหน่งนั้น ๆ
4. หลังจากที่รอคอยช่วงเวลาหนึ่งแล้ว ข้อมูลจะถูกส่งออกมาบน DATA OUT LINE และถูกอ่านโดยไมโครโปรเซสเซอร์ของระบบ ถ้าหากไมโครโปรเซสเซอร์อ่านข้อมูลทันที โดยไม่มี ACCESS TIME ข้อมูลที่ไม่ถูกต้องอาจจะถูกอ่านเข้าไปได้



รูปที่ 4.2 ไตอะแกรมเวลาแสดงลำดับของขบวนการอ่านข้อมูลจากหน่วยความจำ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนเหล่านี้แสดงในรูปที่ 4.2 และเรากลับมาคุยกันอีกครั้งหนึ่งเมื่อถึงการติดต่อระหว่าง Z80 กับ RAM ซึ่งขั้นตอนในการอ่านข้อมูลของ RAM เหมือนกับ ROM ที่จริงแล้วระบบไมโครโปรเซสเซอร์ไม่สามารถแยก (ทางไฟฟ้า) ออกได้ว่าข้อมูลที่อ่านมานั้นมาจาก ROM หรือ RAM ต่อไปนี้เราจะมาดูขั้นตอนการทำงานระหว่างการเขียนข้อมูลเข้า RAM

4.3 ขั้นตอนที่เกิดขึ้นเมื่อทำการเขียนข้อมูลเข้าไปใน RAM

1. บน ADDRESS INPUT RAM จะมีสัญญาณที่บ่งตำแหน่งที่อยู่ภายในหน่วยความจำซึ่งเป็นตำแหน่งที่จะนำข้อมูลเข้าไปเขียน
2. ข้อมูลที่ต้องการเขียนจะปรากฏอยู่บน INPUT LINE
3. ระบบจะคอยอยู่ช่วงเวลาหนึ่งช่วงเวลานี้เรียกว่า WRITE ACCESS TIME (ซึ่งใช้เวลาประมาณ 200-300 nanoseconds) เพื่อที่จะทำให้อุปกรณ์ที่อยู่ในสถานะคงที่เสียก่อน
4. หลังจากคอยอยู่ช่วงเวลาหนึ่งแล้ว เส้นควบคุม R/W ของหน่วยความจำจะทำให้เป็นระดับของลอจิกที่ทำให้เกิดการเขียนเกิดขึ้น หรือเป็นพัลส์ (PULSE) เพื่อที่จะทำให้อข้อมูลที่ DATA INPUT LINE ถูกเขียนเข้าไปใน RAM

ในรูป 4.3 ได้แสดงโดยแกรมเวลาของขั้นตอนที่เกิดขึ้นเหล่านี้แล้ว ซึ่งอุปกรณ์ฮาร์ดแวร์ที่ต้องการให้เป็นไปตามขั้นตอนนี้ ขึ้นอยู่กับไมโครโปรเซสเซอร์ที่ใช้




รูปที่ 4.3 : ไดอะแกรมเวลาแสดงลำดับของขบวนการที่สำคัญในการเขียนข้อมูลในหน่วยความจำ

4.4 อุปกรณ์หน่วยความจำที่ใช้งานจริง


เราจะมาดูหน่วยความจำชนิด RAM ที่ใช้กันอย่างแพร่หลาย ในวงการอุตสาหกรรม เริ่มด้วยจากการพิจารณาคุณสมบัติที่สำคัญของตัวอุปกรณ์ แล้วต่อไปก็จะแสดงให้เห็นว่ามันสามารถนำข้อมูลเข้าไปเขียนและอ่านออกมาได้อย่างไร สิ่งที่สำคัญสำหรับการใช้ RAM ก็คือจะต้องทำความเข้าใจคุณสมบัติเฉพาะทางไฟฟ้าของอุปกรณ์ อย่างไรก็ตามเมื่อเข้าใจการทำงานของ STATIC RAM เบอร์ใดเบอร์หนึ่งแล้ว ก็เป็นการง่ายที่จะทำความเข้าใจ RAM เบอร์อื่น ๆ และนำไปใช้งานกับไมโครโปรเซสเซอร์เบอร์อื่น ๆ ได้

RAM ที่เราเลือกคือ เบอร์ 6264 ซึ่งมีโครงสร้างเป็น STATIC, COMMON I/O RAM ตัวหนึ่ง ๆ จะมีลักษณะเป็น SEPARATE หรือ COMMON I/O อย่างใดอย่างหนึ่งเท่านั้น SEPARATE I/O หมายถึง DATA INPUT LINE และ DATA OUTPUT LINE อยู่แยกออกจากกัน (ดังแสดงในรูป 4.4) ส่วน COMMON I/O หมายถึง RAM ที่มี DATA INPUT LINE และ DATA OUTPUT LINE อยู่รวมกันในขาเดียวกัน (ดังรูป 4.5)

เนื่องจาก RAM มีหน้าที่เพียงถูกเขียน และอ่านข้อมูลเท่านั้น ฉะนั้นขนาดไม่ได้คือ DATA INPUT และ DATA OUTPUT LINE นอกจากนั้นการทำงานจะอ่านและเขียนในเวลาเดียวกันไม่ได้ ดังนั้น DATA INPUT LINE และ DATA OUTPUT LINE จะไม่ถูกใช้ในเวลาเดียวกัน จากความจริงที่กล่าวนี้สามารถลดจำนวนขาของอุปกรณ์ฮาร์ดแวร์ ที่จำเป็นสำหรับการเขียนและอ่านใน RAM ได้ และก็เป็นหลักการที่ใช้ใน COMMON I/O การใช้ TIME-MULTIPLEXED ใน DATA INPUT และ DATA OUTPUT LINE หมายถึง เมื่อหน่วยความจำทำการอ่าน DATA I/O LINE จะถูกใช้เป็นเส้นทางที่นำข้อมูลออกจาก RAM เมื่อทำการเขียนจะเป็นเส้นทางที่นำข้อมูลเข้าสู่ RAM สภาวะลอจิกของเส้นควบคุม R/W เป็นตัวกำหนดสภาวะของขา DATA I/O ของหน่วยความจำ ในรูป 3.11 ได้แสดงขา และบล็อกไดอะแกรมสำหรับอุปกรณ์หน่วยความจำเบอร์ 6264




รูปที่ 4.4 : แสดงบล็อกไดอะแกรมของ RAM ที่ใช้สายข้อมูลอินพุตและเอาต์พุตแยกจากกัน



รูปที่ 4.5 : แสดงบล็อกไดอะแกรมของ RAM ที่ใช้สายข้อมูลเข้าและออกร่วมกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.6 : บล็อกไดอะแกรม และ DATA SHEET บางส่วนของ COMMON I/O RAM

เราจะกล่าวถึงสิ่งสำคัญของหน่วยความจำเบอร์นี้ (เรื่องที่อยู่ในย่อหน้าต่อไปนี้อาจนำไปใช้งานกับหน่วยความจำสารกึ่งตัวนำส่วนมากได้ แม้ว่าหน่วยความจำนั้นไม่ได้เป็นแบบ COMMON I/O)

สำหรับตัวอย่างนี้ เราจะพิจารณาเฉพาะเบอร์ 6264 โดยสมมุติว่า MEMORY ACCESS TIME ของ 6264 มีค่าน้อยเมื่อเทียบกับคล็อกของระบบ และไม่มีควมจำเป็นที่จะต้องสร้างสภาวะการคอย (WAIT STATES) ซึ่งสภาวะการคอยนี้จะใช้กับหน่วยความจำที่ทำงานช้า


ในรูป 4.7 ได้แสดงส่วนหนึ่งของ DATA SHEET และไดอะแกรมเวลาสำหรับใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

งานกับหน่วยความจำเบอร์ 6264 ชั้นแรกมาดูการเขียนข้อมูลเข้าไปในหน่วยความจำก่อน ซึ่งเหตุการณ์ที่เกิดขึ้นเหล่านี้เป็นลำดับขั้นตอนทั่ว ๆ ไป อย่างไรก็ตามในที่นี้เราจะอธิบายขบวนการที่นอกเหนือขึ้นไปอีก รวมทั้ง SPECIFICATION ของหน่วยความจำ

4.5 ลำดับขั้นตอนการเขียนข้อมูลเข้าไปในตัว 6264

1. ลอจิกของ ADDRESS INPUT LINE ต่าง ๆ จะถูกกำหนดให้เป็นค่าของตำแหน่งที่ต้องการนำข้อมูลเข้าไปเขียน
2. ข้อมูลถูกส่งไปบน DATA I/O LINE ของ 6264 นี้ DATA I/O LINE จะมีลักษณะเป็นแบบ TRI STATE ซึ่งถ้าไม่เป็นเช่นนั้นจะเกิดการต้านกันระหว่างข้อมูลที่ป้อนให้กับข้อมูลที่เก็บไว้ภายในหน่วยความจำ ดังแสดงในรูป 4.7
3. ต่อมาที่ขาอินพุต WE และ CS จะถูกทำให้ทำงานในเวลาเดียวกัน โดยประมาณ เมื่อขาอินพุต WE เป็น ลอจิก "0" จะทำหน้าที่เป็นสายนำข้อมูลเข้า ฉะนั้นตัวหน่วยความจำจะไม่ถูกเขียนจนกว่าจะมีลอจิก "0" ป้อนเข้าที่ขาอินพุต WE ดังรูป 4.8




รูปที่ 4.7 : บล็อกไดอะแกรมแสดงการส่งข้อมูลสวนทางกันระหว่าง 6264 กับบัฟเฟอร์ข้อมูล ซึ่งสามารถที่จะป้องกันได้โดยการควบคุมทิศทางการส่งข้อมูลของบัฟเฟอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.6 ลำดับขั้นตอนการอ่านข้อมูลออกจาก 6264

1. ค่าแอดเดรสจะถูกป้อนให้แก่หน่วยความจำ เพื่อชี้ตำแหน่งของข้อมูลที่ต้องการอ่านออกมา
 2. ขาอินพุต cs จะถูกส่งให้ทำงาน (ลอจิก "0") ในขณะที่เดียวกันขาอินพุต WE ก็จะมีลอจิกเป็น "1" ฉะนั้น DATA I/O LINE ของหน่วยความจำ 6264 จะถูกใช้เป็นทางออก
 3. DATA I/O LINE จะนำข้อมูลในตำแหน่งนั้นออกมา
- ซึ่งจะเห็นว่า การอ่านข้อมูลจาก STATIC RAM มีการทำงานเหมือนกับการอ่านข้อมูลจาก ROM ต่อไปเราจะมาทำความเข้าใจว่า 6264 ทำงานอย่างไร เมื่อต่อเข้ากับไมโครโปรเซสเซอร์ Z80

4.7 การต่อ ADDRESS LINE เข้ากับ Z80



รูปที่ 4.8 : ส่วนหนึ่งของผังหน่วยความจำแสดงบริเวณที่หน่วยความจำ ROM , RAM ที่ใช้ในระบบ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพื่ออธิบายว่า Z80 ติดต่อกับ RAM ได้อย่างไร ในที่นี้เราจะยกตัวอย่างระบบ RAM ที่ออกแบบมาอย่างสมบูรณ์แบบแล้วสักระบบหนึ่ง เพื่อศึกษาระบบนี้ เราจะพิจารณาจากผังหน่วยความจำ (MEMORY MAP) เพื่อกำหนดตำแหน่งของข้อมูลใน RAM ว่าควรอยู่ในช่วง 0000-FFFFH (0-64K) รูป 4.8 แสดงให้เห็นว่าหน่วยความจำชนิด RAM อยู่ในตำแหน่ง 3000 ถึง 3FFFH ในเลขฐานสิบหกซึ่งจำนวนหน่วยความจำ RAM ในช่วงนี้มีขนาด 4096 หรือ $4K \times 8$ ตำแหน่ง สำหรับตัวอย่างนี้เราจะทำการสร้าง หน่วยความจำ $4K \times 8$ RAM เพื่อใช้กับ Z80 ถัดจาก DATA SHEET ของ RAM 6264 แล้ว จะเห็นได้ว่าอุปกรณ์ แต่ละตัวนี้เป็นแบบ $1K \times 4$ นั่นคือในการบ่งบอกตำแหน่งแต่ละครั้งจะได้ข้อมูลออกมาเพียง 4 บิตแต่ Z80 ใช้รับข้อมูล 8 เส้นขนานกัน ฉะนั้นเมื่อเราใช้ RAM 6264 จึงจำเป็นต้องใช้สองตัวขนานกันเพื่อที่จะสามารถส่งข้อมูลได้ครบ 8 บิต

สิ่งแรกที่ต้องทำคือกำหนดจำนวนหน่วยความจำที่เป็น RAM ทั้งหมดเสียก่อน เพื่อนำไปคำนวณจำนวน RAM 6264 ที่ต้องใช้ ซึ่งสามารถคำนวณได้ดังนี้เมื่อให้จำนวนหน่วยความจำทั้งหมดที่ใช้ใน RAM หน่วยความจำเบอร์ 6264 ใช้หน่วยความจำซึ่งแน่นอนเราไม่จำเป็นต้องการใช้จำนวนหน่วยความจำที่ออกแบบไว้ทั้งหมด


สำหรับตัวอย่างนี้ ระบบ Z80 ต้องการใช้ RAM แต่ 1K ไบต์ ของ RAM ทั้งหมด 4 K ไบต์เท่านั้น

หมายเหตุ ทางที่ดีเราควรออกแบบระบบของเราให้มีตำแหน่งของหน่วยความจำให้มากกว่าที่เราจะใช้งานเพื่อทำให้ง่ายสำหรับการขยายระบบในอนาคตเมื่อต้องการใช้ แต่ถ้าไม่ได้ทำดังนี้จะเป็นการยากอย่างยิ่งที่จะเพิ่มหน่วยความจำเข้าไปอีก



รูปที่ 4.9 : อุปกรณ์หน่วยความจำ 6264 2 ตัวที่ต่อขนานกัน เพื่อให้ได้หน่วยความจำที่มีขนาด 8 บิต

ขณะนี้เรารู้ว่าระบบ RAM ของเราต้องการหน่วยความจำเบอร์ 6264 จำนวนทั้งหมด 8 ตัว 6264 แต่ละตัวมี ADDRESS INPUT LINE 10 เส้น คือ A0-A9 และทั้งหมดต่อในลักษณะขนานกันไปนั้นคือ A0 ของ 6264 ทั้ง 8 ตัว จะต่อเข้าด้วยกัน และเส้นอื่นๆ ก็เช่นเดียวกัน ดังรูป 4.10




รูป 4.10 : บัสแอดเดรส A0-A7 จะถูกต้องเข้ากับอุปกรณ์หน่วยความจำแต่ละตัวในแบบขนาน

ส่วนบัสแอดเดรส A10-A15 จะถูกนำไปถอดรหัสเพื่อหน่วยความจำที่เป็น RAM นี้จากระบบหน่วยความจำอื่น ๆ การถอดรหัสนี้จะมี 2 ระดับ คือสายแอดเดรส A10 และ A11 จะใช้ในการเลือกคู่ของ RAM 6264 ส่วน A11-A15 จะเลือกใช้หน่วยความจำชนิด RAM จาก C000-D000H จากระบบหน่วยความจำอื่น ๆ ทั้งหมด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การถอดรหัสสายแอดเดรสเนี่ย ยังมีเทคนิคอีกหลายอย่างที่แตกต่างกันออกไป สำหรับวงจรที่แสดงดังรูป 4.11 ก็เป็นอีกวิธีหนึ่งจากหลาย ๆ วิธี ซึ่งทำให้เกิดแนวความคิดที่จะหาวิธีการเลือกหน่วยความจำให้ได้ตามต้องการ ถึงแม้ว่านำวงจรในรูป 4.11 ไปใช้งานได้ แต่อาจจะต้องนำไปปรับปรุงอีกซึ่งขึ้นอยู่กับระบบที่ใช้ โดยทั่ว ๆ ไปแล้วขึ้นกับความเร็วของระบบ, การไหลของบัส (BUS LOADING EFFECT) และผังหน่วยความจำ ซึ่งในรูป 3.13 นี้แสดงให้เห็นถึงอุปกรณ์ทางฮาร์ดแวร์ที่ใช้สำหรับการถอดรหัสแบบ 2 ระดับของหน่วยความจำชนิด RAM


หมายเหตุ ในที่นี้อาจจะใช้บัฟเฟอร์บนบัสแอดเดรสได้อธิบายไปแล้วในบทที่ 2 ซึ่งสามารถใช้ได้ทั้ง RAM และ ROM



รูปที่ 4.11 แสดงวงจรถอดรหัสที่ใช้ในการเลือกหน่วยความจำ

4.8 การต่อบัสข้อมูลโดยไม่ใช้บัฟเฟอร์

ต่อไปจะแสดงให้เห็นถึงการต่อบัสข้อมูลของหน่วยความจำเข้ากับบัสข้อมูลของ Z80 สำหรับในตัวอย่างนี้ เราไม่ใช้บัฟเฟอร์ โดยสมมุติว่าไม่มีการไหลซึ่งกัน และกันบนบัสข้อมูลของ Z80 และสามารถต่อ DATA I/O LINE ของหน่วยความจำ (เบอร์ 6264) กับบัสข้อมูลของ Z80 ได้โดยตรงโดยการต่อแบบขนานดังรูป 4.12



รูปที่ 4.12 แสดงการต่อข้อมูลระหว่าง 6264 กับ Z80 CPU


4.9 การสร้าง CONTROL LINE สำหรับการอ่านและเขียนหน่วยความจำ

เมื่อไมโครโปรเซสเซอร์ Z80 ทำการติดต่อกับหน่วยความจำจะต้องมีสัญญาณจากสายควบคุมการอ่านคือ MEMR หรือสัญญาณจากสายควบคุมการเขียนคือ MEMW ส่งออกไป โดยสัญญาณของสายควบคุมทั้งสอง (MEMR และ MEMW) สามารถสร้างได้จากสายควบคุมของ Z80 (MREQ, RD และ WR ของ Z80) รูป 4.13 ได้แสดงวงจรที่ใช้สร้างสัญญาณ MEMR และ MEMW ซึ่งเป็นวิธีหนึ่งในการสร้างสัญญาณอ่านและเขียนหน่วยความจำ ซึ่งขึ้นอยู่กับลอจิกที่ได้จากสายควบคุมทั้งสามของ Z80


ต่อไปเราจะนำสายควบคุม MEMR กับ MEMW ที่ได้จากรูป 4.13 ไปใช้กับวงจรถอดรหัสแอดเดรสของหน่วยความจำ เพื่อที่จะไปควบคุมขา WE และ CS ของระบบ RAM

หมายเหตุ ที่ได้อธิบายมานี้ไม่เพียงแต่จะใช้กับเบอร์ 6264 เท่านั้น แต่สามารถใช้ได้กับหน่วยความจำชนิด STATIC เบอร์อื่น ๆ ได้อีกด้วย

ในรูป 4.14 แสดงถึงวิธีการต่อสายควบคุม MEMR และ MEMW กับขา อินพุท WE และ CS ของหน่วยความจำ 6264 ในการอ่านหน่วยความจำ วงจรนี้จะทำให้ขาอินพุท WE และ CS ทำงานในเวลาเดียวกัน (โดยประมาณ) (WE และ CS เป็นลอจิก "0") ส่วนในการเขียนนั้นขาอินพุท CS ของ 6264 จะทำงานเท่านั้น (CS มีลอจิก "0" WE มีลอจิก "1")



รูปที่ 4.13 : วงจรลอจิกที่ใช้สร้างสัญญาณควบคุมการอ่านและการเขียนข้อมูลจากหน่วยความจำ



รูปที่ 4.14 : วงจรแสดงการป้อนสัญญาณ CS และ WE ให้กับ 6264.


การใช้แฟลชเฟอรับนับข้อมูลกับ STATIC RAM

เราได้กล่าวถึงการต่อ DATA I/O LINE ของหน่วยความจำ 6264 กับบัสข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มูลของ Z80 โดยตรงมาบ้างแล้ว ซึ่งเป็นการต่อโดยไม่ใช้บัฟเฟอร์ ต่อไปจะมาดูกันว่าถ้าระบบของเราต้องการบัฟเฟอร์ การต่อจะเป็นอย่างไรโดยว่าการใช้งานนี้ เราใช้บัฟเฟอร์ข้อมูล 2 ทิศทาง (BI-DIRECTIONAL DATA BUFFER) บนบัลลูนข้อมูลของ Z80 ซึ่งก็คืออยู่บน DATA I/O LINE ของหน่วยความจำด้วย ในระหว่างที่หน่วยความจำถูกอ่านโดย Z80 นั้น ข้อมูลที่ได้ออกมาจากหน่วยความจำจะต้องขับโวลต์ที่อยู่บนบัลลูนข้อมูลทั้งหมด ซึ่งก็คือขับอินพุทของบัฟเฟอร์ข้อมูลแบบ 2 ทิศทางนั่นเอง

รูปที่ 4.15 แสดงให้เห็นวิธีหนึ่งในการต่อบัฟเฟอร์เข้ากับระบบ STATIC RAM จะสังเกตเห็นได้ว่า DATA I/O LINE ของหน่วยความจำ 6264 จะต่อเหมือนกับที่เราเคยรู้มาก่อน เว้นเสียแต่ไม่ได้ต่อกับ Z80 โดยตรง แต่จะต่อข้างหนึ่งของบัฟเฟอร์แบบสองทิศทางแทน การควบคุมทิศทางของบัฟเฟอร์ขึ้นอยู่กับสถานะลอจิกของสัญญาณ MEMR เมื่อสัญญาณนั้นมีลอจิก "0" และระบบ RAM นี้ถูกเลือกใช้งาน บัฟเฟอร์ข้อมูลจะให้ข้อมูลจาก RAM ออกไปสู่บัลลูนข้อมูลของระบบ



รูปที่ 4.15 : วงจรบางส่วนแสดงการต่อบัฟเฟอร์เบอร์ 74LS245 ซึ่งเป็นบัฟเฟอร์แบบสองทาง (BI-DIRECTIONAL BUFFER) เข้ากับ 6264


4.10 Z80 กับอินพุทและเอาต์พุท

4.10.1 ขบวนการอินพุทและเอาต์พุทของ Z80

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณทางไฟฟ้าที่ใช้ในระบบฮาร์ดแวร์ในขณะ Z80 ทำการติดต่อกับอุปกรณ์ I/O นั้นจะประกอบไปด้วย สัญญาณจากบัสแอดเดรส (ADDRESS BUS) , สัญญาณจากข้อมูล (DATA BUS) และสัญญาณจากบัสควบคุม (CONTROL BUS)

รูปที่ 4.11A และ 4.12B จะแสดงบล็อกไดอะแกรมของการส่งข้อมูลขนาด 8 บิต ให้กับอุปกรณ์เอาต์พุตและรับข้อมูลจากอุปกรณ์อินพุต สำหรับรายละเอียดจะกล่าวถึงภายหลัง



รูป 4.11A : แสดงบล็อกไดอะแกรมของพอร์ตเอาต์พุต




รูป 4.12B : แสดงบล็อกไดอะแกรมของพอร์ตอินพุต

4.10.2 การสร้างสัญญาณอ่านพอร์ต

เราจะศึกษาขบวนการอ่านข้อมูลจากพอร์ตอินพุตของ Z80 ไดอะแกรมเวลา ในรูป 4.13 แสดงลำดับของสัญญาณที่ปรากฏขึ้นระหว่างขบวนการอ่านข้อมูลจากพอร์ตอินพุตในไดอะแกรมมีสัญญาณ IOR จะมีลักษณะสัญญาณคล้ายกับสัญญาณ IOW ในขณะที่ทำการส่งข้อมูลไปยังเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พอร์ทเอาต์พุท


เราจะมาพิจารณาผลของสัญญาณ RD ซึ่งแสดงในรูป 4.13 สัญญาณ RD จะนำไปสร้างสัญญาณ IOR ให้แก่อาร์ดแวร์ส่วนพอร์ทอินพุท สัญญาณนี้จะทำให้เกิดการเคลื่อนย้ายข้อมูลจากพอร์ทอินพุทเข้าสู่ Z80 เมื่อ RD เปลี่ยนลอจิกเป็น "0" ข้อมูลจากพอร์ทอินพุทจะปรากฏระบบบัสข้อมูลและจะถูก STROBE เข้าเป็นรีจิสเตอร์ภายใน (INTERNAL REGISTER) ของ Z80 สัญญาณ RD ก็จะกลับมาเป็นลอจิก "1" ใหม่ ขบวนการเคลื่อนย้ายข้อมูลก็สิ้นสุด



รูปที่ 4.13 : แสดงไดอะแกรมเวลาของสัญญาณที่เกิดขึ้นในวงจรรูป 4.12

การใช้ 8255 กับ Z80

8255 เป็นอุปกรณ์ LSI (LARGE SCALE INTEGRATED CIRCUIT) บรรจุอยู่ใน PACKAGE 40 ขาแบบ DIP (DUAL-IN-LINE PACKAGE) เริ่มผลิตโดยบริษัท INTER COOPERATION ผู้ผลิตไมโครโปรเซสเซอร์เบอร์ 8080 จุดประสงค์เพื่อใช้งานร่วมกับ 8080 โดยเฉพาะแต่ภายในภายหลังได้มีการนำ 8255 ไปประยุกต์ร่วมกับไมโครโปรเซสเซอร์เบอร์อื่น ๆ รวมทั้ง Z80 ด้วย หากผู้อ่านเข้าใจการใช้งาน 8255 กับ Z80 ที่จะกล่าวถึงในที่นี้แล้วก็จะนำไปประยุกต์ใช้งานในลักษณะอื่น ๆ ได้ไม่ยากนัก



รูปที่ 5.1 แสดงบล็อกไดอะแกรมและการวางตำแหน่งขาของ 8255

บล็อกกลุ่มแรกที่เราจะพูดถึงนี้ ได้แก่ บล็อกจำนวน 4 บล็อก ที่อยู่ทางด้านขวาของรูปซึ่งจะเป็นส่วนหนึ่งที่เชื่อมต่อกับอุปกรณ์ภายนอกอื่น ๆ โดยมีสาย PA0-PA7 , PBO-PB7 และ PC0-PC7 เป็นทางผ่านของข้อมูลระหว่างอุปกรณ์ภายนอกกับ 8255 สายสัญญาณเหล่านี้จะถูกแบ่งออกเป็น 3 I/O พอร์ต ได้แก่ พอร์ต A (PA), พอร์ต B (PB) และพอร์ต C (PC) พอร์ต เหล่านี้แต่ละพอร์ต สามารถเป็นได้ทั้งพอร์ตอินพุตและเอาต์พุต และแต่ละบล็อกจะมีสายสัญญาณเชื่อมเข้ากับบัสข้อมูลภายในของ 8255

บล็อกกลุ่มถัดมา ได้แก่ GROUP A CONTROL และ GROUP B CONTROL ซึ่งเป็นตัวกำหนดลักษณะการทำงานของทั้ง 3 I/O พอร์ต (8255 มีลักษณะการทำงานที่แตกต่างกันอยู่ 3 โหมด สามารถกำหนดได้โดยการโปรแกรมส่ง CONTROL WORD ให้กับ 8255 ซึ่งจะกล่าวถึงในภายหลัง) จากรูป 5.1 จะเห็นว่า พอร์ต C นี้จะประกอบด้วยพอร์ตนาน 4 บิต 2 พอร์ต กลุ่มหนึ่งจะถูกควบคุมโดย GROUP A CONTROL และอีกกลุ่มจะถูกควบคุมโดย GROUP B CONTROL สำหรับเหตุผลนั้นจะกล่าวถึงในภายหลัง

บล็อกกลุ่มสุดท้ายที่จะกล่าวถึงได้แก่ DATA BUS BUFFER และ READ/WRITE CONTROL LOGIC ซึ่งบล็อกเหล่านี้จะเป็นส่วนที่ติดต่อกับ CPU , DATA BUS BUFFER นี้จะเป็นบัฟเฟอร์ให้กับบัสข้อมูลของ CPU ส่วน READ/WRITE CONTROL LOGIC จะเป็นส่วนที่ควบคุมให้ข้อมูลเข้าหรือออกจากรีจิสเตอร์ในตัวที่ถูกต้อง และในเวลาที่เหมาะสม

5.1 รายละเอียดการจัดเรียงขาของ 8255

ในส่วนนี้จะพิจารณาหน้าที่ของแต่ละขาของ 8255 ซึ่งข้อมูลเหล่านี้จะมีประโยชน์ในการเชื่อมต่อเข้ากับระบบบัสของ CPU สำหรับการจัดขาแสดงไว้ในรูป 5.1 รายละเอียดแต่ละขามีดังนี้ คือ

DO-D7 : เป็นสายข้อมูลอินพุต/เอาต์พุตแบบสองทาง (BI-DIRECTIONAL BUS) จะเป็นทางผ่านของข้อมูลระหว่างพอร์ตต่าง ๆ ของ 8255 กับบัสข้อมูลของ Z80

CS (CHIP SELECT INPUT) : เมื่อขานี้มีสถานะลอจิกเป็น "0" CPU จะสามารถที่จะอ่านหรือเขียนข้อมูลกับ 8255 ได้

RD (READ INPUT) : เมื่อขานี้มีสถานะลอจิกเป็น "0" และสัญญาณ CS มีลอจิกเป็น "0" ข้อมูลจาก 8255 จะปรากฏสู่ระบบบัสข้อมูล CPU ก็จะสามารถอ่านข้อมูลออกได้ (ในการตั้งชื่อของขาสัญญาณนี้จะถือเอา CPU เป็นหลัก)

WR (WRITE INPUT) : เมื่อขานี้มีสถานะลอจิกเป็น "0" และขาสัญญาณ CS มีลอ

จิกเป็น "0" ข้อมูลจากระบบบัสข้อมูลจะถูกเขียนเข้าไปยัง 8255 ได้

AO-A1 (ADDRESS INPUT) : จะเป็นตัวกำหนดการเลือกใช้รีจิสเตอร์ภายในของ 8255 ซึ่งจะกล่าวในภายหลัง

RESET : เมื่อขาที่มีสถานะลอจิกเป็น "1" 8255 จะอยู่ในสถานะรีเซ็ตทุก ๆ พอร์ตของ 8255 จะถูกรีเซ็ตให้อยู่ในโหมดอินพุต

PA0-PA7, PBO-PB7 : ขาสัญญาณเหล่านี้จะถูกใช้เพื่อเป็นพอร์ต I/O ขนาด 8 บิต ใช้ต่อเข้ากับอุปกรณ์ภายนอกอื่น ๆ


PCO-PC7 : ขาสัญญาณนี้ถูกใช้เพื่อเป็นพอร์ต I/O ขนาด 8 บิต เช่นเดียวกับ PA0-PA7 และ PBO-PB7 แต่กลุ่มของขาสัญญาณเหล่านี้สามารถแบ่งออกเป็น 2 กลุ่ม โดยแต่ละกลุ่มมีขนาด 4 บิตได้กลุ่มแรกจะใช้ควบคุม PBO-PB7 และกลุ่มที่ 2 ใช้ควบคุม PA0-PA7 (ซึ่งจะกล่าวถึงรายละเอียดในภายหลัง)

5.2 การต่อ 8255 เข้ากับ Z80

ในการต่อ 8255 เข้ากับระบบของ Z80 นั้น สัญญาณต่าง ๆ ที่เกิดขึ้นจะเหมือนกับขบวนการติดต่อกับ I/O โดยจะต้องเอาสัญญาณ AO-A7 จาก Z80 มาถอดรหัสเพื่อสร้างสัญญาณเลือกพอร์ต แต่เนื่องจาก 8255 มีขา ADDRESS INPUT อยู่แล้ว 2 ขา (AO-A1) ซึ่งโดยปกติแล้วขา AO, A1 นี้จะต่อเข้าโดยตรงกับ AO, A1 จากบัสแอดเดรส นั่นคือ 8255 หนึ่งตัวจะใช้ค่าพอร์ตแอดเดรสถึง 4 ค่า (2^2) ส่วนสัญญาณอีก 6 เส้น A2-A7 จะนำไปถอดรหัสเพื่อทำสัญญาณเลือกชิพ (CHIP SELECT) ไปสู่ 8255

5.3 8255 READ และ WRITE REGISTER

ขณะนี้เราได้ทำการต่อ 8255 เข้ากับระบบของ Z80 แล้วต่อไปเราจะศึกษาการโปรแกรมใช้งานของ 8255 เพื่อที่จะให้ทำงานตามที่เราต้องการได้ จะเริ่มต้นพิจารณารีจิสเตอร์ภายใน 4 ตัว ของ 8255 สำหรับในตัวอย่างการถอดรหัสของเรา นี้ ตำแหน่งของรีจิสเตอร์จะอยู่ในแอดเดรส 10H, 11H, 12H และ 13H ซึ่งรายละเอียดของรีจิสเตอร์เหล่านี้มีดังนี้คือ




รูปที่ 5.2 แสดงผังวงจรสมบูรณ์ของการเชื่อมต่อ 8255 เข้ากับระบบ Z80

DEVICE PIN				REGISTER NAME
RD	WR	A1	A0	
1	0	0	0	WRITE PORT A DATA
0	1	0	0	READ PORT A DATA
1	0	0	1	WRITE PORT B DATA
0	1	0	1	READ PORT B DATA
1	0	1	0	WRITE PORT C DATA
0	1	1	0	READ PORT C DATA
1	0	1	1	WRITE CONTROL DATA
0	1	1	1	ILLEGAL READ REGISTER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน้าที่ของรีจิสเตอร์หมายเลข 0-2 จะถูกกำหนดลักษณะการทำงานจากรีจิสเตอร์หมายเลข 3 (รีจิสเตอร์ควบคุม) รูปที่ 5.2 จะแสดงรายละเอียดของแต่ละบิตของรีจิสเตอร์ควบคุมนี้ต่อไปเราจะกล่าวถึงลักษณะการทำงานของ 8255 ทั้ง 3 โหมด และการโปรแกรมให้อยู่ในโหมดต่าง ๆ ได้ดังต่อไปนี้คือ



รูปที่ 5.3 แสดงรายละเอียดแต่ละบิตของรีจิสเตอร์ควบคุมของ 8255

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.4 การใช้งาน 8255 ในโหมด 0

ในการเซ็ท 8255 ให้อยู่ในโหมด 0 นั้นเราจะต้องส่งคำสั่งควบคุม (CONTROL WORD) ให้แก่รีจิสเตอร์ควบคุมก่อน คำสั่งควบคุมนี้จะกำหนดลักษณะการทำงานให้แก่แต่ละพอร์ทของ 8255

5.4.1 การใช้งาน 8255 ในโหมด 1

การทำงานของ 8255 ในโหมด 1 นี้ เป็นการทำงานในลักษณะของการ HANGSHAKE , พอร์ท A และพอร์ท B จะเป็นพอร์ทข้อมูล ส่วนพอร์ท C นี้จะถูกใช้เป็นสัญญาณ HANDSHAKE โดย 4 บิตบน จะเป็นสัญญาณ HANGSHAKE ให้กับพอร์ท A และ 4 บิตล่างจะเป็นสัญญาณ HANGSHAKE ให้กับพอร์ท B

5.4.2 การใช้งาน 8255 ในโหมด 2

การทำงานของ 8255 ในโหมด 2 นี้จะเป็นการใช้งานในลักษณะที่ให้พอร์ท A เป็นพอร์ทข้อมูลแบบสองทิศทาง เมื่อ 8255 ถูกโปรแกรมให้พอร์ท A อยู่ในโหมด 2 นี้แล้วพอร์ท A จะมีลักษณะการทำงานตามบล็อกไดอะแกรมรูปที่ 5.4

บทวิจารณ์และสรุป


สำหรับ Project ที่จัดทำขึ้นจะเห็นได้ว่า หน่วยประมวลผลกลาง (CPU) ซึ่งเบอร์ Z-80 มีการประมวลผล ที่ละ 8 bit เท่านั้นซึ่งเรื่องนี้อาจจะทำให้ Project ชุดนี้เกิดการต้อยในความเร็วในการรับส่งข้อมูลไป และสำหรับทางด้านหน่วยความจำที่ใช้สำหรับเก็บค่าตัวอักษรนั้นมีขนาดเท่ากับ 1 Mbyte ต้องจัดได้ว่ามีมากพอสมควรแล้ว แต่ในการสร้าง Project ขึ้นนี้ หน่วยความจำ เราใช้มากเกินไปทำให้ต้องเสียค่าใช้จ่ายมาก สำหรับผู้อ่านที่สนใจที่จะพัฒนา Project ชุดนี้ผู้เขียนต้องขอแนะนำว่าควรจะแก้ไข

โดยสรุปแล้ว Project นี้เป็นการเพิ่มประสิทธิภาพการทำงานให้กับคอมพิวเตอร์ เพื่อให้ใช้งานได้มีประสิทธิภาพสูงสุด ความสามารถในการรับข้อมูลจะมีความเร็วสูงกว่าเครื่องพิมพ์ที่ใช้อยู่ทั่วไป แต่เมื่อทดลองต่อเข้ากับคอมพิวเตอร์แล้วความเร็วในการทำงานจะช้าลงเนื่องจากคอมพิวเตอร์จะต้องมีการแสดงบนจอภาพ และผ่านขั้วรุทึนหน่วงเวลาภายในคอมพิวเตอร์จึงทำให้ความเร็วในการรับข้อมูลนั้นช้าลง


ภาคผนวก




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่ลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้เฉพาะเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้เผยแพร่ข้อมูลนี้ออกไปอย่างอื่นอย่างถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





วงจรรวมที่ขึงบล็อก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเผยแพร่ และต้องส่งคืนถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




วงจรลายปรินท์ 2 หน้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่ควรแจกจ่ายหรือเผยแพร่โดยไม่ได้รับอนุญาต
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุเปลี่ยนแปลงเนื้อหา หรือใช้ซ้ำโดยไม่ได้รับอนุญาต



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Z8400 Z80[®] CPU Central Processing Unit

Zilog

Product Specification

April 1985

FEATURES

- The instruction set contains 158 instructions. The 78 instructions of the 8080A are included as a subset; 8080A software compatibility is maintained.
- Eight MHz, 6 MHz, 4 MHz, and 2.5 MHz clocks for the Z80H, Z80B, Z80A, and Z80 CPU result in rapid instruction execution with consequent high data throughput.
- The extensive instruction set includes string, bit, byte, and word operations. Block searches and block transfers, together with indexed and relative addressing, result in the most powerful data handling capabilities in the microcomputer industry.
- The Z80 microprocessors and associated family of peripheral controllers are linked by a vectored interrupt system. This system may be daisy-chained to allow implementation of a priority interrupt scheme. Little, if any, additional logic is required for daisy-chaining.
- Duplicate sets of both general-purpose and flag registers are provided, easing the design and operation of system software through single-context switching, background-foreground programming, and single-level interrupt processing. In addition, two 16-bit index registers facilitate program processing of tables and arrays.
- There are three modes of high speed interrupt processing: 8080 similar, non-Z80 peripheral device, and Z80 Family peripheral with or without daisy chain.
- On-chip dynamic memory refresh counter.




Figure 1. Pin Functions




Figure 2a. 40-Pin Dual-In-Line Package (DIP) Pin Assignments

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 2b. 44-Pin Chip Carrier Pin Assignments

GENERAL DESCRIPTION

The Z80, Z80A, Z80B, and Z80H CPUs are third-generation single-chip microprocessors with exceptional computational power. They offer higher system throughput and more efficient memory utilization than comparable second- and third-generation microprocessors. The internal registers contain 208 bits of read/write memory that are accessible to the programmer. These registers include two sets of six general-purpose registers which may be used individually as either 8-bit registers or as 16-bit register pairs. In addition, there are two sets of accumulator and flag registers. A group of "Exchange" instructions makes either set of main or alternate registers accessible to the programmer. The alternate set allows operation in foreground-background mode or it may be reserved for very fast interrupt response.

The Z80 also contains a Stack Pointer, Program Counter, two index registers, a Refresh register (counter), and an Interrupt register. The CPU is easy to incorporate into a system since it requires only a single +5V power source. All output signals are fully decoded and timed to control standard memory or peripheral circuits; the CPU is supported by an extensive family of peripheral controllers. The internal block diagram (Figure 3) shows the primary functions of the Z80 processors. Subsequent text provides more detail on the Z80 I/O controller family, registers, instruction set, interrupts and daisy chaining, and CPU timing.




Figure 3. Z80 CPU Block Diagram

Z80 MICROPROCESSOR FAMILY

The Zilog Z80 microprocessor is the central element of a comprehensive microprocessor product family. This family works together in most applications with minimum requirements for additional logic, facilitating the design of efficient and cost-effective microcomputer-based systems.

Zilog has designed five components to provide extensive support for the Z80 microprocessor. These are:

- The PIO (Parallel Input/Output) operates in both data-byte I/O transfer mode (with handshaking) and in bit mode (without handshaking). The PIO may be configured to interface with standard parallel peripheral devices such as printers, tape punches, and keyboards.
- The CTC (Counter/Timer Circuit) features four programmable 8-bit counter/timers, each of which has an

8-bit prescaler. Each of the four channels may be configured to operate in either counter or timer mode.

- The DMA (Direct Memory Access) controller provides dual port data transfer operations and the ability to terminate data transfer as a result of a pattern match.
- The SIO (Serial Input/Output) controller offers two channels. It is capable of operating in a variety of programmable modes for both synchronous and asynchronous communication, including Bi-Synch and SDLC.
- The DART (Dual Asynchronous Receiver/Transmitter) device provides low cost asynchronous serial communication. It has two channels and a full modem control interface.

Z80 CPU REGISTERS

Figure 4 shows three groups of registers within the Z80 CPU. The first group consists of duplicate sets of 8-bit registers: a principal set and an alternate set (designated by ' [prime], e.g., A'). Both sets consist of the Accumulator Register, the Flag Register, and six general-purpose registers. Transfer of data between these duplicate sets of registers is accomplished by use of "Exchange" instructions. The result is faster response to interrupts and easy, efficient implementation of such versatile pro-

gramming techniques as background-foreground data processing. The second set of registers consists of six registers with assigned functions. These are the I (Interrupt Register), the R (Refresh Register), the IX and IY (Index Registers), the SP (Stack Pointer), and the PC (Program Counter). The third group consists of two interrupt status flip-flops, plus an additional pair of flip-flops which assists in identifying the interrupt mode at any particular time. Table 1 provides further information on these registers.




Figure 4. CPU Registers

Z80 CPU REGISTERS (Continued)

Table 1. Z80 CPU Registers

Register	Size (Bits)	Remarks	
A, A'	Accumulator	8	Stores an operand or the results of an operation.
F, F'	Flags	8	See Instruction Set.
B, B'	General Purpose	8	Can be used separately or as a 16-bit register with C.
C, C'	General Purpose	8	See B, above.
D, D'	General Purpose	8	Can be used separately or as a 16-bit register with E.
E, E'	General Purpose	8	See D, above.
H, H'	General Purpose	8	Can be used separately or as a 16-bit register with L.
L, L'	General Purpose	8	See H, above.
Note: The (B,C), (D,E), and (H,L) sets are combined as follows:			
	B — High byte	C — Low byte	
	D — High byte	E — Low byte	
	H — High byte	L — Low byte	
I	Interrupt Register	8	Stores upper eight bits of memory address for vectored interrupt processing.
R	Refresh Register	8	Provides user-transparent dynamic memory refresh. Automatically incremented and placed on the address bus during each instruction fetch cycle.
IX	Index Register	16	Used for indexed addressing.
IY	Index Register	16	Used for indexed addressing.
SP	Stack Pointer	16	Holds address of the top of the stack. See Push or Pop in instruction set.
PC	Program Counter	16	Holds address of next instruction.
IFF ₁ -IFF ₂	Interrupt Enable	Flip-Flops	Set or reset to indicate interrupt status (see Figure 4).
-IMFa-IMFb	Interrupt Mode	Flip-Flops	Reflect Interrupt mode (see Figure 4).

INTERRUPTS: GENERAL OPERATION

The CPU accepts two interrupt input signals: $\overline{\text{NMI}}$ and $\overline{\text{INT}}$. The $\overline{\text{NMI}}$ is a non-maskable interrupt and has the highest priority. $\overline{\text{INT}}$ is a lower priority interrupt and it requires that interrupts be enabled in software in order to operate. $\overline{\text{INT}}$ can be connected to multiple peripheral devices in a wired-OR configuration.

The Z80 has a single response mode for interrupt service for the non-maskable interrupt. The maskable interrupt, $\overline{\text{INT}}$, has three programmable response modes available. These are:

- Mode 0 — similar to the 8080 microprocessor.
- Mode 1 — Peripheral Interrupt service, for use with non-8080/Z80 systems.
- Mode 2 — a vectored interrupt scheme, usually daisy-chained, for use with Z80 Family and compatible peripheral devices.

The CPU services interrupts by sampling the $\overline{\text{NMI}}$ and $\overline{\text{INT}}$ signals at the rising edge of the last clock of an instruction. Further interrupt service processing depends upon the type of interrupt that was detected. Details on interrupt responses are shown in the CPU Timing Section.

Non-Maskable Interrupt ($\overline{\text{NMI}}$). The nonmaskable interrupt cannot be disabled by program control and therefore will be accepted at all times by the CPU. $\overline{\text{NMI}}$ is usually reserved for servicing only the highest priority type interrupts, such as that for orderly shutdown after power failure has been detected. After recognition of the $\overline{\text{NMI}}$ signal (providing $\overline{\text{BUSREQ}}$ is not active), the CPU jumps to restart location 0066H. Normally, software starting at this address contains the interrupt service routine.

Maskable Interrupt ($\overline{\text{INT}}$). Regardless of the interrupt mode set by the user, the Z80 response to a maskable interrupt input follows a common timing cycle. After the

interrupt has been detected by the CPU (provided that interrupts are enabled and $BUSREQ$ is not active) a special interrupt processing cycle begins. This is a special fetch ($M1$) cycle in which $IORQ$ becomes active rather than $MREQ$, as in a normal $M1$ cycle. In addition, this special $M1$ cycle is automatically extended by two $WAIT$ states, to allow for the time required to acknowledge the interrupt request.

Mode 0 Interrupt Operation. This mode is similar to the 8080 microprocessor interrupt service procedures. The interrupting device places an instruction on the data bus. This is normally a Restart instruction, which will initiate a call to the selected one of eight restart locations in page zero of memory. Unlike the 8080, the Z80 CPU responds to the Call instruction with only one interrupt acknowledge cycle followed by two memory read cycles.

Mode 1 Interrupt Operation. Mode 1 operation is very similar to that for the NMI . The principal difference is that the Mode 1 interrupt has only one restart location, 0038H.

Mode 2 Interrupt Operation. This interrupt mode has been designed to utilize most effectively the capabilities of the Z80 microprocessor and its associated peripheral family. The interrupting peripheral device selects the starting address of the interrupt service routine. It does this by placing an 8-bit vector on the data bus during the interrupt acknowledge cycle. The CPU forms a pointer using this byte as the lower 8 bits and the contents of the I register as the upper 8 bits. This points to an entry in a table of addresses for interrupt service routines. The CPU then jumps to the routine at that address. This flexibility in selecting the interrupt service routine address allows the peripheral device to use several different types of service routines. These routines may be located at any available location in memory. Since the interrupting device supplies the low-order byte of the 2-byte vector, bit 0 (A_0) must be a zero.

Interrupt Priority (Daisy Chaining and Nested Interrupts). The interrupt priority of each peripheral device is determined by its physical location within a daisy-chain configuration. Each device in the chain has an interrupt enable input line (IEI) and an interrupt enable output line (IEO), which is fed to the next lower priority device. The first device in the daisy chain has its IEI input hardwired to a High

level. The first device has highest priority, while each succeeding device has a corresponding lower priority. This arrangement permits the CPU to select the highest priority interrupt from several simultaneously interrupting peripherals.

The interrupting device disables its IEO line to the next lower priority peripheral until it has been serviced. After servicing, its IEO line is raised, allowing lower priority peripherals to demand interrupt servicing.

The Z80 CPU will nest (queue) any pending interrupts or interrupts received while a selected peripheral is being serviced.

Interrupt Enable/Disable Operation. Two flip-flops, IFF_1 and IFF_2 , referred to in the register description, are used to signal the CPU interrupt status. Operation of the two flip-flops is described in Table 2. For more details, refer to the *Z80 CPU Technical Manual* (03-0029-01) and *Z80 Assembly Language Programming Manual* (03-0002-01).

Table 2. State of Flip-Flops

Action	IFF_1	IFF_2	Comments
CPU Reset	0	0	Maskable interrupt INT disabled
DI instruction execution	0	0	Maskable interrupt INT disabled
EI instruction execution	1	1	Maskable interrupt INT enabled
LD A,I instruction execution	•	•	$IFF_2 \rightarrow$ Parity flag
LD A,R instruction execution	•	•	$IFF_2 \rightarrow$ Parity flag
Accept NMI	0	IFF_1	$IFF_1 \rightarrow IFF_2$ (Maskable interrupt INT disabled)
RETN instruction execution	IFF_2	•	$IFF_2 \rightarrow IFF_1$ at completion of an NMI service routine.

INSTRUCTION SET

The Z80 microprocessor has one of the most powerful and versatile instruction sets available in any 8-bit microprocessor. It includes such unique operations as a block move for fast, efficient data transfers within memory, or between memory and I/O. It also allows operations on any bit in any location in memory.

The following is a summary of the Z80 instruction set which shows the assembly language mnemonic, the operation, the flag status, and gives comments on each instruction. For an explanation of flag notations and symbols for mnemonic tables, see the Symbolic Notations section which follows these tables. The *Z80 CPU Technical Manual* (03-0029-01), the *Programmer's Reference Guide* (03-0012-03), and *Assembly Language Programming Manual* (03-0002-01) contain significantly more details for programming use.

The instructions are divided into the following categories:

- 8-bit loads
- 16-bit loads
- Exchanges, block transfers, and searches
- 8-bit arithmetic and logic operations
- General-purpose arithmetic and CPU control
- 16-bit arithmetic operations
- Rotates and shifts
- Bit set, reset, and test operations
- Jumps
- Calls, returns, and restarts
- Input and output operations

A variety of addressing modes are implemented to permit efficient and fast data transfer between various registers, memory locations, and input/output devices. These addressing modes include:

- Immediate
- Immediate extended
- Modified page zero
- Relative
- Extended
- Indexed
- Register
- Register indirect
- Implied
- Bit

8-BIT LOAD GROUP

Mnemonic	Symbolic Operation	Flags				Opcode			Hex	No. of Bytes	No. of M Cycles	No. of T States	Comments				
		S	Z	H	P/V	N	C	76						543	210		
LD r, r'	r ← r'	.	.	X	.	X	.	.	.	01	r	r'	1	1	4	r, r' Reg.	
LD r, n	r ← n	.	.	X	.	X	.	.	.	00	r	110	2	2	7	000 B 001 C	
LD r, (HL)	r ← (HL)	.	.	X	.	X	.	.	.	01	r	110	1	2	7	010 D	
LD r, (IX+d)	r ← (IX+d)	.	.	X	.	X	.	.	.	11	011	101	DD	3	5	19	011 E 100 H 101 L 111 A
LD r, (IY+d)	r ← (IY+d)	.	.	X	.	X	.	.	.	11	111	101	FD	3	5	19	
LD (HL), r	(HL) ← r	.	.	X	.	X	.	.	.	01	110	r	1	2	7		
LD (IX+d), r	(IX+d) ← r	.	.	X	.	X	.	.	.	11	011	101	DD	3	5	19	
LD (IY+d), r	(IY+d) ← r	.	.	X	.	X	.	.	.	11	111	101	FD	3	5	19	
LD (HL), n	(HL) ← n	.	.	X	.	X	.	.	.	00	110	110	36	2	3	10	
LD (IX+d), n	(IX+d) ← n	.	.	X	.	X	.	.	.	11	011	101	DD	4	5	19	
										00	110	110	36				

16-BIT LOAD GROUP (Continued)

Mnemonic	Symbolic Operation	S	Z	Flags	H	P/V	N	C	76	543	210	Hex	No. of Bytes	No. of M Cycles	No. of T States	Comments	
LD IX, (nn)	IX _H ← (nn+1)	•	•	X	•	X	•	•	•	11	011	101	DD	4	6	20	
	IX _L ← (nn)									00	101	010	2A				
LD IY, (nn)	IY _H ← (nn+1)	•	•	X	•	X	•	•	•	11	111	101	FD	4	6	20	
	IY _L ← (nn)									00	101	010	2A				
LD (nn), HL	(nn+1) ← H	•	•	X	•	X	•	•	•	00	100	010	22	3	5	16	
	(nn) ← L																
LD (nn), dd	(nn+1) ← dd _H	•	•	X	•	X	•	•	•	11	101	101	ED	4	6	20	
	(nn) ← dd _L									01	dd0	011					
LD (nn), IX	(nn+1) ← IX _H	•	•	X	•	X	•	•	•	11	011	101	DD	4	6	20	
	(nn) ← IX _L									00	100	010	22				
LD (nn), IY	(nn+1) ← IY _H	•	•	X	•	X	•	•	•	11	111	101	FD	4	6	20	
	(nn) ← IY _L									00	100	010	22				
LD SP, HL	SP ← HL	•	•	X	•	X	•	•	•	11	111	001	F9	1	1	6	
LD SP, IX	SP ← IX	•	•	X	•	X	•	•	•	11	011	101	DD	2	2	10	
										11	111	001	F9				
LD SP, IY	SP ← IY	•	•	X	•	X	•	•	•	11	111	101	FD	2	2	10	
										11	111	001	F9				
PUSH qq	(SP-2) ← qq _L	•	•	X	•	X	•	•	•	11	qq0	101		1	3	11	00 BC
	(SP-1) ← qq _H																01 DE
	SP ← SP-2																10 HL
PUSH IX	(SP-2) ← IX _L	•	•	X	•	X	•	•	•	11	011	101	DD	2	4	15	11 AF
	(SP-1) ← IX _H									11	100	101	E5				
PUSH IY	(SP-2) ← IY _L	•	•	X	•	X	•	•	•	11	111	101	FD	2	4	15	
	(SP-1) ← IY _H									11	100	101	E5				
	SP ← SP-2																
POP qq	qq _H ← (SP+1)	•	•	X	•	X	•	•	•	11	qq0	001		1	3	10	
	qq _L ← (SP)																
	SP ← SP+2																
POP IX	IX _H ← (SP+1)	•	•	X	•	X	•	•	•	11	011	101	DD	2	4	14	
	IX _L ← (SP)									11	100	001	E1				
	SP ← SP+2																
POP IY	IY _H ← (SP+1)	•	•	X	•	X	•	•	•	11	111	101	FD	2	4	14	
	IY _L ← (SP)									11	100	001	E1				
	SP ← SP+2																

NOTE: (PAIR)_H, (PAIR)_L refer to high order and low order eight bits of the register pair respectively, e.g., BC_L = C, AF_H = A.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

EXCHANGE, BLOCK TRANSFER, BLOCK SEARCH GROUPS

Mnemonic	Symbolic Operation	Flags						Opcode			Hex	No. of Bytes	No. of M Cycles	No. of T States	Comments					
		S	Z	H	P/V	N	C	76	543	210										
EX DE, HL	DE ↔ HL	•	•	X	•	X	•	•	•	•	11	101	011	EB	1	1	4			
EX AF, AF'	AF ↔ AF'	•	•	X	•	X	•	•	•	•	00	001	000	08	1	1	4			
EXX	BC ↔ BC'	•	•	X	•	X	•	•	•	•	11	011	001	D9	1	1	4	Register bank and auxiliary register bank exchange		
	DE ↔ DE'																			
	HL ↔ HL'																			
EX (SP), HL	H ↔ (SP+1)	•	•	X	•	X	•	•	•	•	11	100	011	E3	1	5	19			
	L ↔ (SP)																			
EX (SP), IX	IX _H ↔ (SP+1)	•	•	X	•	X	•	•	•	•	11	011	101	DD	2	6	23			
	IX _L ↔ (SP)										11	100	011	E3						
EX (SP), IY	IY _H ↔ (SP+1)	•	•	X	•	X	•	•	•	•	11	111	101	FD	2	6	23			
	IY _L ↔ (SP)										11	100	011	E3						
LDI	(DE) ↔ (HL)	•	•	X	0	X	†	0	•	•	11	101	101	ED	2	4	16	Load (HL) into (DE), increment the pointers and decrement the byte counter (BC)		
	DE ← DE+1										10	100	000	A0						
	HL ← HL+1																			
	BC ← BC-1																			
LDIR	(DE) ↔ (HL)	•	•	X	0	X	0	0	•	•	11	101	101	ED	2	5	21	If BC ≠ 0		
	DE ← DE+1										10	110	000	B0	2	4	16	If BC = 0		
	HL ← HL+1																			
	BC ← BC-1																			
	Repeat until BC = 0																			
LDD	(DE) ↔ (HL)	•	•	X	0	X	†	0	•	•	11	101	101	ED	2	4	16			
	DE ← DE-1										10	101	000	A8						
	HL ← HL-1																			
	BC ← BC-1																			
LDDR	(DE) ↔ (HL)	•	•	X	0	X	0	0	•	•	11	101	101	ED	2	5	21	If BC ≠ 0		
	DE ← DE-1										10	111	000	B8	2	4	16	If BC = 0		
	HL ← HL-1																			
	BC ← BC-1																			
	Repeat until BC = 0																			
CPI	A - (HL)	†	†	X	†	X	†	1	•	•	11	101	101	ED	2	4	16			
	HL ← HL+1										10	100	001	A1						
	BC ← BC-1																			

NOTE: ① P/V flag is 0 if the result of BC-1 = 0, otherwise P/V = 1.

② P/V flag is 0 only at completion of instruction.

③ Z flag is 1 if A = HL, otherwise Z = 0.

EXCHANGE, BLOCK TRANSFER, BLOCK SEARCH GROUPS (Continued)

Mnemonic	Symbolic Operation	S	Z	Flags			Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments			
				H	P/V	N	C	76	543	210					Hex		
CPDR	A ← (HL)	†	†	X	†	X	†	1	•	11	101	101	ED	2	5	21	If BC ≠ 0 and A ≠ (HL)
	HL ← HL + 1									10	110	001	B1	2	4	16	If BC = 0 or A = (HL)
	BC ← BC - 1																
	Repeat until A = (HL) or BC = 0																
CPD	A ← (HL)	†	†	X	†	X	†	1	•	11	101	101	ED	2	4	16	
	HL ← HL - 1									10	101	001	A9				
	BC ← BC - 1																
	Repeat until A = (HL) or BC = 0																

NOTE: ① P/V flag is 0 if the result of BC - 1 = 0, otherwise P/V = 1.
 ② P/V flag is 0 only at completion of instruction.
 ③ Z flag is 1 if A = (HL), otherwise Z = 0.

8-BIT ARITHMETIC AND LOGICAL GROUP

Mnemonic	Symbolic Operation	S	Z	Flags			Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments			
				H	P/V	N	C	76	543	210					Hex		
ADD A, r	A ← A + r	†	†	X	†	X	V	0	†	10	000	r	1	1	4	r Reg.	
ADD A, n	A ← A + n	†	†	X	†	X	V	0	†	11	000	110	2	2	7	000 B	
																010 D	
																011 E	
																100 H	
ADD A, (IX + d)	A ← A + (IX + d)	†	†	X	†	X	V	0	†	11	011	101	3	5	19	100 H	
																101 L	
																111 A	
ADD A, (IY + d)	A ← A + (IY + d)	†	†	X	†	X	V	0	†	11	111	101	3	5	19		
ADCA, s	A ← A + s + CY	†	†	X	†	X	V	0	†		001						s is any of r, n, (HL), (IX + d), (IY + d) as shown for ADD instruction. The indicated bits replace the 000 in the ADD set above.
SUB s	A ← A - s	†	†	X	†	X	V	1	†		010						
SBCA, s	A ← A - s - CY	†	†	X	†	X	V	1	†		011						
AND s	A ← A > s	†	†	X	1	X	P	0	0		100						
OR s	A ← A > s	†	†	X	0	X	P	0	0		110						
XOR s	A ← A ⊕ s	†	†	X	0	X	P	0	0		101						
CP, s	A ← s	†	†	X	†	X	V	1	†		111						

8-BIT ARITHMETIC AND LOGICAL GROUP (Continued)

Mnemonic	Symbolic Operation	Flags						Opcode			No. of Bytes	No. of M Cycles	No. of T States	Comments		
		S	Z	H	P/V	N	C	76	543	210					Hex	
INC r	r ← r+1	‡	‡	X	‡	X	V	0	•	00	r	100	1	1	4	
INC (HL)	(HL) ← (HL)+1	‡	‡	X	‡	X	V	0	•	00	110	100	1	3	11	
INC (IX+d)	(IX+d) ← (IX+d)+1	‡	‡	X	‡	X	V	0	•	11	011	101	DD	3	6	23
												100				
INC (IY+d)	(IY+d) ← (IY+d)+1	‡	‡	X	‡	X	V	0	•	11	111	101	FD	3	6	23
												100				
DEC m	m ← m-1	‡	‡	X	‡	X	V	1	•			101				

NOTE: m is any of r, (HL), (IX+d), (IY+d) as shown for INC. DEC same format and states as INC. Replace 100 with 101 in opcode.

GENERAL-PURPOSE ARITHMETIC AND CPU CONTROL GROUPS

Mnemonic	Symbolic Operation	Flags						Opcode			No. of Bytes	No. of M Cycles	No. of T States	Comments			
		S	Z	H	P/V	N	C	76	543	210					Hex		
DAA	@	‡	‡	X	‡	X	P	•	‡	00	100	111	27	1	1	4	Decimal adjust accumulator.
CPL	A ← A	•	•	X	1	X	•	1	•	00	101	111	2F	1	1	4	Complement accumulator (one's complement).
NEG	A ← 0 - A	‡	‡	X	‡	X	V	1	‡	11	101	101	ED	2	2	8	Negate acc. (two's complement).
												100	44				
CCF	CY ← CY	•	•	X	X	X	•	0	‡	00	111	111	3F	1	1	4	Complement carry flag.
SCF	CY ← 1	•	•	X	0	X	•	0	1	00	110	111	37	1	1	4	Set carry flag.
NOP	No operation	•	•	X	•	X	•	•	•	00	000	000	00	1	1	4	
HALT	CPU halted	•	•	X	•	X	•	•	•	01	110	110	76	1	1	4	
DI *	IFF ← 0	•	•	X	•	X	•	•	•	11	110	011	F3	1	1	4	
EI *	IFF ← 1	•	•	X	•	X	•	•	•	11	111	011	FB	1	1	4	
IM 0	Set interrupt mode 0	•	•	X	•	X	•	•	•	11	101	101	ED	2	2	8	
												000	110	46			
IM 1	Set interrupt mode 1	•	•	X	•	X	•	•	•	11	101	101	ED	2	2	8	
												010	110	56			
IM 2	Set interrupt mode 2	•	•	X	•	X	•	•	•	11	101	101	ED	2	2	8	
												011	110	5E			

NOTES: @ converts accumulator content into packed BCD following add or subtract with packed BCD operands.
 IFF indicates the interrupt enable flip-flop.
 CY indicates the carry flip-flop.
 * indicates interrupts are not sampled at the end of EI or DI.

16-BIT ARITHMETIC GROUP

Mnemonic	Symbolic Operation	S	Z	Flags			Opcode			Hex	No. of Bytes	No. of M Cycles	No. of T States	Comments			
				H	P/V	N	C	76	543						210		
ADD HL, ss	HL ← HL + ss	•	•	X	X	X	•	0	†	00	ss1	001	1	3	11	ss Reg.	
ADC HL, ss	HL ←																
	HL + ss + CY	†	†	X	X	X	V	0	†	11	101	101	2	4	15	10	BC DE HL SP
SBC HL, ss	HL ←																
	HL - ss - CY	†	†	X	X	X	V	1	†	11	101	101	2	4	15		
ADD IX, pp	IX ← IX + pp	•	•	X	X	X	•	0	†	11	011	101	2	4	15	pp Reg.	
										01	pp1	001				00 BC 01 DE 10 IX 11 SP	
ADD IY, rr	IY ← IY + rr	•	•	X	X	X	•	0	†	11	111	101	2	4	15	rr Reg.	
										00	rr1	001				00 BC	
INC ss	ss ← ss + 1	•	•	X	•	X	•	•	•	00	ss0	011	1	1	6	01	DE
INC IX	IX ← IX + 1	•	•	X	•	X	•	•	•	11	011	101	2	2	10	10	IY
INC IY	IY ← IY + 1	•	•	X	•	X	•	•	•	11	111	101	2	2	10		
										00	100	011	23			11	SP
DEC ss	ss ← ss - 1	•	•	X	•	X	•	•	•	00	ss1	011	1	1	6		
DEC IX	IX ← IX - 1	•	•	X	•	X	•	•	•	11	011	101	2	2	10		
DEC IY	IY ← IY - 1	•	•	X	•	X	•	•	•	11	111	101	2	2	10		
										00	101	011	2B				

ROTATE AND SHIFT GROUP

Mnemonic	Symbolic Operation	S	Z	Flags			Opcode			Hex	No. of Bytes	No. of M Cycles	No. of T States	Comments		
				H	P/V	N	C	76	543						210	
RLCA		•	•	X	0	X	•	0	†	00	000	111	07	1	4	Rotate left circular accumulator.
RLA		•	•	X	0	X	•	0	†	00	010	111	17	1	4	Rotate left accumulator.
RRCA		•	•	X	0	X	•	0	†	00	001	111	0F	1	4	Rotate right circular accumulator.
RRA		•	•	X	0	X	•	0	†	00	011	111	1F	1	4	Rotate right accumulator.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ROTATE AND SHIFT GROUP (Continued)

Symbolic Mnemonic	Operation	Flags					Opcode			No. of Bytes	No. of M Cycles	No. of T States	Comments		
		S	Z	H	P/V	N	C	76	543					210	Hex
RLC	r	†	†	X	0	X	P	0	†	11 001 011	CB	2	2	8	Rotate left circular register r.
RLC	(HL)	†	†	X	0	X	P	0	†	11 001 011	CB	2	4	15	r Reg.
RLC	(IX+d)	†	†	X	0	X	P	0	†	11 011 101	DD	4	6	23	000 B
	r(HL),(IX+d),(IY+d)									11 001 011	CB				001 C
										00 000 110					010 D
										00 000 110					001 H
										00 000 110					101 L
										00 000 110					111 A
RLC	(IY+d)	†	†	X	0	X	P	0	†	11 111 101	FD	4	6	23	
										11 001 011	CB				
										00 000 110					
										00 000 110					
RL	m	†	†	X	0	X	P	0	†	11 000 010					
	m=r(HL),(IX+d),(IY+d)									00 000 110					
RRC	m	†	†	X	0	X	P	0	†	11 001 001					
	m=r(HL),(IX+d),(IY+d)									00 001 001					
RR	m	†	†	X	0	X	P	0	†	11 001 011					
	m=r(HL),(IX+d),(IY+d)									00 001 011					
SLA	m	†	†	X	0	X	P	0	†	11 000 100					
	m=r(HL),(IX+d),(IY+d)									00 000 100					
SRA	m	†	†	X	0	X	P	0	†	11 001 101					
	m=r(HL),(IX+d),(IY+d)									00 001 101					
SRL	m	†	†	X	0	X	P	0	†	11 001 111					
	m=r(HL),(IX+d),(IY+d)									00 001 111					
RLD		†	†	X	0	X	P	0	•	11 101 101	ED	2	5	18	Rotate digit left and right between the accumulator and location (HL).
										01 101 111	6F				
RRD		†	†	X	0	X	P	0	•	11 101 101	ED	2	5	18	The content of the upper half of the accumulator is unaffected.
										01 100 111	67				

Instruction format and states are as shown for RLCs. To form new opcode replace 000 or RLCs with shown code.

BIT SET, RESET AND TEST GROUP

Mnemonic	Symbolic Operation	Flags							Opcode			No. of Bytes	No. of M Cycles	No. of T States	Comments			
		S	Z	H	P/V	N	C	76	543	210	Hex							
BIT b, r	$Z \leftarrow r_b$	X	†	X	1	X	X	X	0	•	11	001	011	CB	2	2	8	r Reg.
											01	b	r					000 B
BIT b, (HL)	$Z \leftarrow (HL)_b$	X	†	X	1	X	X	X	0	•	11	001	011	CB	2	3	12	001 C
											01	b	110					010 D
BIT b, (IX+d) _b	$Z \leftarrow (IX+d)_b$	X	†	X	1	X	X	X	0	•	11	011	101	DD	4	5	20	011 E
											11	001	011	CB				100 H
											←d→							101 L
											01	b	110					111 A
											←d→							b Bit Tested
BIT b, (IY+d) _b	$Z \leftarrow (IY+d)_b$	X	†	X	1	X	X	X	0	•	11	111	101	FD	4	5	20	000 0
											11	001	011	CB				001 1
											←d→							010 2
											01	b	110					011 3
SET b, r	$r_b \leftarrow 1$	•	•	X	•	X	•	•	•	•	11	001	011	CB	2	2	8	100 4
											11	b	r					101 5
SET b, (HL)	$(HL)_b \leftarrow 1$	•	•	X	•	X	•	•	•	•	11	001	011	CB	2	4	15	110 6
											11	b	110					111 7
SET b, (IX+d)	$(IX+d)_b \leftarrow 1$	•	•	X	•	X	•	•	•	•	11	011	101	DD	4	6	23	
											11	001	011	CB				
											←d→							
											11	b	110					
SET b, (IY+d)	$(IY+d)_b \leftarrow 1$	•	•	X	•	X	•	•	•	•	11	111	101	FD	4	6	23	
											11	001	011	CB				
											←d→							
											11	b	110					
RES b, m	$m_b \leftarrow 0$ $m=r, (HL),$ $(IX+d), (IY+d)$	•	•	X	•	X	•	•	•	•	11	001	011	CB				
											10							

To form new opcode replace **11** of SET b, s with **10**. Flags and time states for SET instruction.

NOTE: The notation m_b indicates location m, bit b (0 to 7).

JUMP GROUP

Mnemonic	Symbolic Operation	Flags					Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments			
		S	Z	H	P/VN	C	76	543	210	Hex							
JP nn	PC ← nn	.	.	X	.	X	.	.	.	11	000	011	C3	3	3	10	cc Condition 000 NZ (non-zero) 001 Z (zero)
JP cc, nn	If condition cc is true PC ← nn, otherwise continue.	.	.	X	.	X	.	.	.	11	cc	010		3	3	10	010 NC (non-carry) 011 C (carry) 100 PO (parity odd) 101 PE (parity even) 110 P (sign positive) 111 M (sign negative)
JR e	PC ← PC + e	.	.	X	.	X	.	.	.	00	011	000	18	2	3	12	
JRC, e	If C = 0, continue If C = 1, PC ← PC + e	.	.	X	.	X	.	.	.	00	111	000	38	2	2	7	If condition not met.
JRNC, e	If C = 1, continue If C = 0, PC ← PC + e	.	.	X	.	X	.	.	.	00	110	000	30	2	2	7	If condition not met.
JPZ, e	If Z = 0, continue If Z = 1, PC ← PC + e	.	.	X	.	X	.	.	.	00	101	000	28	2	2	7	If condition not met.
JRNZ, e	If Z = 1, continue If Z = 0, PC ← PC + e	.	.	X	.	X	.	.	.	00	100	000	20	2	2	7	If condition not met.
JP (HL)	PC ← HL	.	.	X	.	X	.	.	.	11	101	001	E9	1	1	4	
JP (IX)	PC ← IX	.	.	X	.	X	.	.	.	11	011	101	DD	2	2	8	
JP (IY)	PC ← IY	.	.	X	.	X	.	.	.	11	111	101	FD	2	2	8	
DJNZ, e	B ← B - 1 If B = 0, continue If B ≠ 0, PC ← PC + e	.	.	X	.	X	.	.	.	00	010	000	10	2	2	8	If B = 0.

NOTES: e represents the extension in the relative addressing mode.

e is a signed two's complement number in the range < -126, 129 >.

e - 2 in the opcode provides an effective address of pc + e as PC is incremented by 2 prior to the addition of e.

CALL AND RETURN GROUP

Mnemonic	Symbolic Operation	Flags					Opcode				No. of Bytes	No. of M Cycles	No. of T States	Comments					
		S	Z	H	P/V	N	C	76	543	210					Hex				
CALL nn	(SP-1)→PC _H (SP-2)→PC _L PC←nn	•	•	X	•	X	•	•	•	•	11	001	101	CD	3	5	17		
CALL cc,nn	If condition cc is false continue, otherwise same as CALL nn	•	•	X	•	X	•	•	•	•	11	cc	100		3	3	10	If cc is false.	
															3	5	17	If cc is true.	
RET	PC _L ←(SP) PC _H ←(SP+1)	•	•	X	•	X	•	•	•	•	11	001	001	C9	1	3	10		
RET cc	If condition cc is false continue, otherwise same as RET	•	•	X	•	X	•	•	•	•	11	cc	000		1	1	5	If cc is false.	
															1	3	11	If cc is true.	
																		cc Condition	
																		000	NZ (non-zero)
																		001	Z (zero)
																		010	NC (non-carry)
RETI	Return from interrupt	•	•	X	•	X	•	•	•	•	11	101	101	ED	2	4	14	011	C (carry)
												01	001	101	4D			100	PO (parity odd)
RETN ¹	Return from non-maskable interrupt	•	•	X	•	X	•	•	•	•	11	101	101	ED	2	4	14	101	PE (parity even)
												01	000	101	45			110	P (sign positive)
																		111	M (sign negative)
RST p	(SP-1)→PC _H (SP-2)→PC _L PC _H ←0 PC _L ←p	•	•	X	•	X	•	•	•	•	11	t	111		1	3	11	t	p
																		000	00H
																		001	08H
																		010	10H
																		011	18H
																		100	20H
																		101	28H
																		110	30H
																		111	38H

NOTE: ¹RETN loads IFF₂ → IFF₁

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

INPUT AND OUTPUT GROUP

Mnemonic	Symbolic Operation	Flags					Opcode			Hex	No. of Bytes	No. of M Cycles	No. of T States	Comments	
		S	Z	H	P/V/N	C	76	543	210						
INA, (n)	A ← (n)	•	•	X	•	•	•	•	•	11 011 01	DB	2	3	11	n to A ₀ ~ A ₇ Acc. to A ₈ ~ A ₁₅
INr, (C)	r ← (C) if r = 110 only the flags will be affected	‡	‡	X	‡	X	P	0	•	11 101 101 01 r 000	ED	2	3	12	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
INI	(HL) ← (C)	X	‡	X	X	X	X	1	X	11 101 101 10 100 010	ED A2	2	4	16	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B - 1 HL ← HL + 1														
INIR	(HL) ← (C)	X	1	X	X	X	X	1	X	11 101 101 10 110 010	ED B2	2	5	21	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B - 1 HL ← HL + 1														(if B ≠ 0)
	Repeat until B = 0														(if B = 0)
IND	(HL) ← (C)	X	‡	X	X	X	X	1	X	11 101 101 10 101 010	ED AA	2	4	16	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B - 1 HL ← HL - 1														
INDR	(HL) ← (C)	X	1	X	X	X	X	1	X	11 101 101 10 111 010	ED BA	2	5	21	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B - 1 HL ← HL - 1														(if B ≠ 0)
	Repeat until B = 0														(if B = 0)
OUT (n), A	(n) ← A	•	•	X	•	•	•	•	•	11 010 011 n	D3	2	3	11	n to A ₀ ~ A ₇ Acc. to A ₈ ~ A ₁₅
OUT (C), r	(C) ← r	•	•	X	•	•	•	•	•	11 101 101 01 r 001	ED	2	3	12	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
OUTI	(C) ← (HL)	X	‡	X	X	X	X	1	X	11 101 101 10 100 011	ED A3	2	4	16	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B - 1 HL ← HL + 1														
OTIR	(C) ← (HL)	X	1	X	X	X	X	1	X	11 101 101 10 110 011	ED B3	2	5	21	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B - 1 HL ← HL + 1														(if B ≠ 0)
	Repeat until B = 0														(if B = 0)
OUTD	(C) ← (HL)	X	‡	X	X	X	X	1	X	11 101 101 10 101 011	ED AB	2	4	16	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B - 1 HL ← HL - 1														
OTDR	(C) ← (HL)	X	1	X	X	X	X	1	X	11 101 101 10 111 011	ED	2	5	21	C to A ₀ ~ A ₇ B to A ₈ ~ A ₁₅
	B ← B - 1 HL ← HL - 1														(if B ≠ 0)
	Repeat until B = 0														(if B = 0)

NOTES: ① If the result of B - 1 is zero, the Z flag is set; otherwise it is reset.
② Z flag is set upon instruction completion only.

SUMMARY OF FLAG OPERATION

Instructions	D ₇		H	P/V	N	D ₀		Comments	
	S	Z				C	C		
ADD A, s; ADC A, s	‡	‡	X	‡	X	V	0	‡	8-bit add or add with carry.
SUB s; SBC A, s; CP s; NEG	‡	‡	X	‡	X	V	1	‡	8-bit subtract, subtract with carry, compare and negate accumulator.
AND s	‡	‡	X	1	X	P	0	0	Logical operation.
OR s, XOR s	‡	‡	X	0	X	P	0	0	Logical operation.
INC s	‡	‡	X	‡	X	V	0	•	8-bit increment.
DEC s	‡	‡	X	‡	X	V	1	•	8-bit decrement.
ADD DD, ss	•	•	X	X	X	•	0	‡	16-bit add.
ADC HL, ss	‡	‡	X	X	X	V	0	‡	16-bit add with carry.
SBC HL, ss	‡	‡	X	X	X	V	1	‡	16-bit subtract with carry.
RLA; RLCA; RRA; RRCA	•	•	X	0	X	•	0	‡	Rotate accumulator.
RL m; RLC m; RR m; RRC m; SLA m; SRA m; SRL m	‡	‡	X	0	X	P	0	‡	Rotate and shift locations.
RLD; RRD	‡	‡	X	0	X	P	0	•	Rotate digit left and right.
DAA	‡	‡	X	‡	X	P	•	‡	Decimal adjust accumulator.
CPL	•	•	X	1	X	•	1	•	Complement accumulator.
SCF	•	•	X	0	X	•	0	1	Set carry.
CCF	•	•	X	X	X	•	0	‡	Complement carry.
IN r (C)	‡	‡	X	0	X	P	0	•	Input register indirect.
INI; IND; OUTI; OUTD	X	‡	X	X	X	X	1	•	Block input and output. Z = 1 if B ≠ 0, otherwise Z = 0.
INIR; INDR; OTIR; OTDR	X	1	X	X	X	X	1	•	Block input and output. Z = 1 if B ≠ 0, otherwise Z = 0.
LDI; LDD	X	X	X	0	X	‡	0	•	Block transfer instructions. P/V = 1 if BC ≠ 0, otherwise P/V = 0.
LDIR; LDDR	X	X	X	0	X	0	0	•	Block transfer instructions. P/V = 1 if BC ≠ 0, otherwise P/V = 0.
CPI; CPIR; CPD; CPDR	X	‡	X	X	X	‡	1	•	Block search instructions. Z = 1 if A = (HL), otherwise Z = 0. P/V = 1 if BC ≠ 0, otherwise P/V = 0.
LDA A; I, LDA, R	‡	‡	X	0	X	IFF	0	•	IFF, the content of the interrupt enable flip-flop, (IFF ₂), is copied into the P/V flag.
BIT b, s	X	‡	X	1	X	X	0	•	The state of bit b of location s is copied into the Z flag.

SYMBOLIC NOTATION

Symbol	Operation	Symbol	Operation
S	Sign flag. S = 1 if the MSB of the result is 1.	‡	The flag is affected according to the result of the operation.
Z	Zero flag. Z = 1 if the result of the operation is 0.	•	The flag is unchanged by the operation.
P/V	Parity or overflow flag. Parity (P) and overflow (V) share the same flag. Logical operations affect this flag with the parity of the result while arithmetic operations affect this flag with the overflow of the result. If P/V holds parity: P/V = 1 if the result of the operation is even; P/V = 0 if result is odd. If P/V holds overflow, P/V = 1 if the result of the operation produced an overflow. If P/V does not hold overflow, P/V = 0.	0	The flag is reset by the operation.
H*	Half-carry flag. H = 1 if the add or subtract operation produced a carry into, or borrow from, bit 4 of the accumulator.	1	The flag is set by the operation.
N*	Add/Subtract flag. N = 1 if the previous operation was a subtract.	X	The flag is indeterminate.
C	Carry/Link flag. C = 1 if the operation produced a carry from the MSB of the operand or result.	V	P/V flag affected according to the overflow result of the operation.
		P	P/V flag affected according to the parity result of the operation.
		r	Any one of the CPU registers A, B, C, D, E, H, L.
		s	Any 8-bit location for all the addressing modes allowed for the particular instruction.
		ss	Any 16-bit location for all the addressing modes allowed for that instruction.
		ii	Any one of the two index registers IX or IY.
		R	Refresh counter.
		n	8-bit value in range <0, 255>.
		nn	16-bit value in range <0, 65535>.

* H and N flags are used in conjunction with the decimal adjust instruction (DAA) to properly correct the result into packed BCD format following addition or subtraction using operands with packed BCD format.

PIN DESCRIPTIONS

A₀-A₁₅. *Address Bus* (output, active High, 3-state). A₀-A₁₅ form a 16-bit address bus. The Address Bus provides the address for memory data bus exchanges (up to 64K bytes) and for I/O device exchanges.

BUSACK. *Bus Acknowledge* (output, active Low). Bus Acknowledge indicates to the requesting device that the CPU address bus, data bus, and control signals MREQ, IORQ, RD, and WR have entered their high-impedance states. The external circuitry can now control these lines.

BUSREQ. *Bus Request* (input, active Low). Bus Request has a higher priority than NMI and is always recognized at the end of the current machine cycle. BUSREQ forces the CPU address bus, data bus, and control signals MREQ, IORQ, RD, and WR to go to a high-impedance state so that other devices can control these lines. BUSREQ is normally wired-OR and requires an external pullup for these applications. Extended BUSREQ periods due to extensive DMA operations can prevent the CPU from properly refreshing dynamic RAMs.

D₀-D₇. *Data Bus* (input/output, active High, 3-state). D₀-D₇ constitute an 8-bit bidirectional data bus, used for data exchanges with memory and I/O.

HALT. *Halt State* (output, active Low). HALT indicates that the CPU has executed a Halt instruction and is awaiting either a nonmaskable or a maskable interrupt (with the mask enabled) before operation can resume. While halted, the CPU executes NOPs to maintain memory refresh.

INT. *Interrupt Request* (input, active Low). Interrupt Request is generated by I/O devices. The CPU honors a request at the end of the current instruction if the internal software-controlled interrupt enable flip-flop (IFF) is enabled. INT is normally wired-OR and requires an external pullup for these applications.

IORQ. *Input/Output Request* (output, active Low, 3-state). IORQ indicates that the lower half of the address bus holds a valid I/O address for an I/O read or write operation. IORQ is also generated concurrently with M1 during an interrupt acknowledge cycle to indicate that an interrupt response vector can be placed on the data bus.

M1. *Machine Cycle One* (output, active Low). M1, together with MREQ, indicates that the current machine cycle is the opcode fetch cycle of an instruction execution. M1, together with IORQ, indicates an interrupt acknowledge cycle.

MREQ. *Memory Request* (output, active Low, 3-state). MREQ indicates that the address bus holds a valid address for a memory read or memory write operation.

NMI. *Non-Maskable Interrupt* (input, negative edge-triggered). NMI has a higher priority than INT. NMI is always recognized at the end of the current instruction, independent of the status of the interrupt enable flip-flop, and automatically forces the CPU to restart at location 0066H.

RD. *Read* (output, active Low, 3-state). RD indicates that the CPU wants to read data from memory or an I/O device. The addressed I/O device or memory should use this signal to gate data onto the CPU data bus.

RESET. *Reset* (input, active Low). RESET initializes the CPU as follows: it resets the interrupt enable flip-flop, clears the PC and Registers I and R, and sets the interrupt status to Mode 0. During reset time, the address and data bus go to a high-impedance state, and all control output signals go to the inactive state. Note that RESET must be active for a minimum of three full clock cycles before the reset operation is complete.

RFSH. *Refresh* (output, active Low). RFSH, together with MREQ, indicates that the lower seven bits of the system's address bus can be used as a refresh address to the system's dynamic memories.

WAIT. *Wait* (input, active Low). WAIT indicates to the CPU that the addressed memory or I/O devices are not ready for a data transfer. The CPU continues to enter a Wait state as long as this signal is active. Extended WAIT periods can prevent the CPU from refreshing dynamic memory properly.

WR. *Write* (output, active Low, 3-state). WR indicates that the CPU data bus holds valid data to be stored at the addressed memory or I/O location.

Memory Read or Write Cycles. Figure 6 shows the timing of memory read or write cycles other than an opcode fetch (M1) cycle. The MREQ and RD signals function exactly as in the fetch cycle. In a memory write cycle, MREQ also

becomes active when the address bus is stable. The WR line is active when the data bus is stable, so that it can be used directly as an R/W pulse to most semiconductor memories.




Figure 6. Memory Read or Write Cycles

Input or Output Cycles. Figure 7 shows the timing for an I/O read or I/O write operation. During I/O operations, the CPU automatically inserts a single Wait state (T_{WA}). This

extra Wait state allows sufficient time for an I/O port to decode the address from the port address lines.





Figure 7. Input or Output Cycles

Interrupt Request/Acknowledge Cycle. The CPU samples the interrupt signal with the rising edge of the last clock cycle at the end of any instruction (Figure 8). When an interrupt is accepted, a special $\overline{M1}$ cycle is generated.

During this $\overline{M1}$ cycle, \overline{IORQ} becomes active (instead of \overline{MREQ}) to indicate that the interrupting device can place an 8-bit vector on the data bus. The CPU automatically adds two Wait states to this cycle.




NOTES: 1) T_U = Last state of any instruction cycle.
 2) T_{wa} = Wait cycle automatically inserted by CPU.

Figure 8. Interrupt Request/Acknowledge Cycle

Non-Maskable Interrupt Request Cycle. $\overline{\text{NMI}}$ is sampled at the same time as the maskable interrupt input $\overline{\text{INT}}$ but has higher priority and cannot be disabled under software control. The subsequent timing is similar to that of a normal

memory read operation except that data put on the bus by the memory is ignored. The CPU instead executes a restart (RST) operation and jumps to the $\overline{\text{NMI}}$ service routine located at address 0066H (Figure 9).




*Although $\overline{\text{NMI}}$ is an asynchronous input, to guarantee its being recognized on the following machine cycle, $\overline{\text{NMI}}$'s falling edge must occur no later than the rising edge of the clock cycle preceding the last state of any instruction cycle (T_{LI}).

Figure 9. Non-Maskable Interrupt Request Operation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Bus Request/Acknowledge Cycle. The CPU samples BUSREQ with the rising edge of the last clock period of any machine cycle (Figure 10). If BUSREQ is active, the CPU sets its address, data, and MREQ, IORQ, RD, and WR lines

to a high-impedance state with the rising edge of the next clock pulse. At that time, any external device can take control of these lines, usually to transfer data between memory and I/O devices.




NOTES: 1) T_{LM} = Last state of any M cycle.
 2) T_x = An arbitrary clock cycle used by requesting device.

Figure 10. Z-BUS Request/Acknowledge Cycle

Halt Acknowledge Cycle. When the CPU receives a HALT instruction, it executes NOP states until either an $\overline{\text{INT}}$ or $\overline{\text{NMI}}$ input is received. When in the Halt state, the HALT output is

active and remains so until an interrupt is received (Figure 11). $\overline{\text{INT}}$ will also force a Halt exit.



*Although $\overline{\text{NMI}}$ is an asynchronous input, to guarantee its being recognized on the following machine cycle, $\overline{\text{NMI}}$'s falling edge must occur no later than the rising edge of the clock cycle preceding the last state of any instruction cycle (T₁).

Figure 11. Halt Acknowledge Cycle

Reset Cycle. $\overline{\text{RESET}}$ must be active for at least three clock cycles for the CPU to properly accept it. As long as $\overline{\text{RESET}}$ remains active, the address and data buses float, and the control outputs are inactive. Once $\overline{\text{RESET}}$ goes inactive, two

internal T cycles are consumed before the CPU resumes normal processing operation. $\overline{\text{RESET}}$ clears the PC register, so the first opcode fetch will be to location 0000H (Figure 12).




Figure 12. Reset Cycle

AC CHARACTERISTICS†

Number	Symbol	Parameter	Z80 CPU		Z80A CPU		Z80B CPU		Z80H CPU	
			Min	Max	Min	Max	Min	Max	Min	Max
1	TcC	Clock Cycle Time	400*		250*		165*		125*	
2	TwCh	Clock Pulse Width (High)	180	2000	110	2000	65	2000	55	2000
3	TwCl	Clock Pulse Width (Low)	180	2000	110	2000	65	2000	55	2000
4	TtC	Clock Fall Time		30		30		20		10
5	TrC	Clock Rise Time		30		30		20		10
6	TdCr(A)	Clock ↑ to Address Valid Delay		145		110		90		80
7	TdA(MREQ)	Address Valid to $\overline{\text{MREQ}} \downarrow$ Delay	125*		65*		35*		20*	
8	TdCl(MREQ)	Clock ↓ to $\overline{\text{MREQ}} \downarrow$ Delay		100		85		70		60
9	TdCr(MREQ)	Clock ↑ to $\overline{\text{MREQ}} \uparrow$ Delay		100		85		70		60
10	TwMREQh	$\overline{\text{MREQ}}$ Pulse Width (High)	170*		110*		65*		45*	
11	TwMREQl	$\overline{\text{MREQ}}$ Pulse Width (Low)	360*		220*		135*		100*	
12	TdCl(MREQ)	Clock ↓ to $\overline{\text{MREQ}} \uparrow$ Delay		100		85		70		60
13	TdCl(RD)	Clock ↓ to $\overline{\text{RD}} \downarrow$ Delay		130		95		80		70
14	TdCr(RD)	Clock ↑ to $\overline{\text{RD}} \uparrow$ Delay		100		85		70		60
15	TsD(Cr)	Data Setup Time to Clock ↑	50		35		30		30	
16	ThD(RD)	Data Hold Time to RD ↑	0		0		0		0	
17	TsWAIT(C)	WAIT Setup Time to Clock ↓	70		70		60		50	
18	ThWAIT(C)	WAIT Hold Time after Clock ↓	0		0		0		0	
19	TdCr(M1)	Clock ↑ to $\overline{\text{M1}} \downarrow$ Delay		130		100		80		70
20	TdCr(M1r)	Clock ↑ to $\overline{\text{M1}} \uparrow$ Delay		130		100		80		70
21	TdCr(RFSH)	Clock ↑ to $\overline{\text{RFSH}} \downarrow$ Delay		180		130		110		95
22	TdCr(RFSHr)	Clock ↑ to $\overline{\text{RFSH}} \uparrow$ Delay		150		120		100		85
23	TdCl(RDr)	Clock ↓ to $\overline{\text{RD}} \downarrow$ Delay		110		85		70		60
24	TdCr(RDr)	Clock ↑ to $\overline{\text{RD}} \uparrow$ Delay		100		85		70		60
25	TsD(C)	Data Setup to Clock ↓ during M ₂ , M ₃ , M ₄ , or M ₅ Cycles	60		50		40		30	
26	TdA(IORQ)	Address Stable prior to $\overline{\text{IORQ}} \downarrow$	320*		180*		110*		75*	
27	TdCl(IORQ)	Clock ↑ to $\overline{\text{IORQ}} \downarrow$ Delay		90		75		65		55
28	TdCr(IORQ)	Clock ↓ to $\overline{\text{IORQ}} \uparrow$ Delay		110		85		70		60
29	TdD(WR)	Data Stable prior to $\overline{\text{WR}} \downarrow$	190*		80*		25*		5*	
30	TdCl(WR)	Clock ↓ to $\overline{\text{WR}} \downarrow$ Delay		90		80		70		60
31	TwWR	$\overline{\text{WR}}$ Pulse Width	360*		220*		135*		100*	
32	TdCl(WRr)	Clock ↓ to $\overline{\text{WR}} \uparrow$ Delay		100		80		70		60
33	TdD(WRr)	Data Stable prior to $\overline{\text{WR}} \uparrow$	20*		-10*		-55*		55*	
34	TdCr(WRr)	Clock ↑ to $\overline{\text{WR}} \uparrow$ Delay		80		65		60		55
35	TdWR(D)	Data Stable from $\overline{\text{WR}} \uparrow$	120*		60*		30*		15*	
36	TdCl(HALT)	Clock ↓ to $\overline{\text{HALT}} \uparrow$ or ↓		300		300		260		225
37	TwNMI	$\overline{\text{NMI}}$ Pulse Width	80		80		70		60*	
38	TsBUSREQ(Cr)	$\overline{\text{BUSREQ}}$ Setup Time to Clock ↑	80		50		50		40	

*For clock periods other than the minimums shown, calculate parameters using the table on the following page. Calculated values above assumed Tc = TtC = 20 ns.

†Units in nanoseconds (ns).

AC CHARACTERISTICS† (Continued)

Number	Symbol	Parameter	Z80 CPU		Z80A CPU		Z80B CPU		Z80H CPU	
			Min	Max	Min	Max	Min	Max	Min	Max
39	ThBUSREQ(Cr)	BUSREQ Hold Time after Clock †	0		0		0		0	
40	TdCr(BUSACK†)	Clock † to $\overline{\text{BUSACK}}$ † Delay		120		100		90		80
41	TdCl(BUSACKr)	Clock † to $\overline{\text{BUSACK}}$ † Delay		110		100		90		80
42	TdCr(Dz)	Clock † to Data Float Delay		90		90		80		70
43	TdCr(CTz)	Clock † to Control Outputs Float Delay (MREQ, IORQ, RD, and WR)		110		80		70		60
44	TdCr(Az)	Clock † to Address Float Delay		110		90		80		70
45	TdCr(A)	MREQ †, IORQ †, RD †, and WR † to Address Hold Time	160*		80*		35*/		20*	
46	‡sRESET(Cr)	RESET to Clock † Setup Time	90		60		60		45	
47	ThRESET(Cr)	RESET to Clock † Hold Time		0		0		0		0
48	TsINT†(Cr)	INT to Clock † Setup Time	80		80		70		55	
49	ThINT†(Cr)	INT to Clock † Hold Time		0		0		0		0
50	TdM1†(IORQ†)	M1 † to IORQ † Delay	920*		565*		365*		270*	
51	TdCl(IORQ†)	Clock † to IORQ † Delay		110		85		70		60
52	TdCl(IORQr)	Clock † IORQ † Delay		100		85		70		60
53	TdCl(D)	Clock † to Data Valid Delay		230		150		130		115

*For clock periods other than the minimums shown, calculate parameters using the following table. Calculated values above assumed $T_C = T_{IC} = 20$ ns.

†Units in nanoseconds (ns).

FOOTNOTES TO AC CHARACTERISTICS

Number	Symbol	General Parameter	Z80	Z80A	Z80B	Z80H
1	TcC	$T_{wCh} + T_{wCl} + T_{rC} + T_{IC}$				
7	TdA(MREQ†)	$T_{wCh} + T_{IC}$	-75	-65	-50	-45
10	TwMREQh	$T_{wCh} + T_{IC}$	-30	-20	-20	-20
11	TwMREQl	TcC	-40	-30	-30	-25
26	TdA(IORQ†)	TcC	-80	-70	-55	-50
29	TdD(WR†)	TcC	-210	-170	-140	-120
31	TwWR	TcC	-40	-30	-30	-25
33	TdD(WR†)	$T_{wCl} + T_{rC}$	-180	-140	-140	-120
35	TdWRr(D)	$T_{wCl} + T_{rC}$	-80	-70	-55	-50
45	TdCr(A)	$T_{wCl} + T_{rC}$	-40	-50	-50	-45
50	TdM1†(IORQ†)	$2T_{cC} + T_{wCh} + T_{IC}$	-80	-65	-50	-45

AC Test Conditions:

$V_{IH} = 2.0$ V

$V_{IL} = 0.8$ V

$V_{HC} = V_{CC} - 0.6$ V

$V_{LC} = 0.45$ V

$V_{OH} = 1.5$ V

$V_{OL} = 1.5$ V

FLOAT = ± 0.5 V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ABSOLUTE MAXIMUM RATINGS

Voltages on all pins with respect to ground . . . 0.3V to +7V
 Operating Ambient Temperature See Ordering Information
 Storage Temperature -65°C to +150°C

Stresses greater than those listed under Absolute Maximum Ratings may cause permanent damage to the device. This is a stress rating only; operation of the device at any condition above these indicated in the operational sections of these specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

STANDARD TEST CONDITIONS


The DC Characteristics and Capacitance sections below apply for the following standard test conditions, unless otherwise noted. All voltages are referenced to GND (0V). Positive current flows into the referenced pin.

Available operating temperature ranges are:

- S = 0°C to +70°C, +4.75V V_{CC} \leq +5.25V
- E = -40°C to +85°C, +4.75V V_{CC} \leq +5.25V
- M = -55°C to +125°C, +4.5V V_{CC} \leq +5.25V

The Ordering Information section lists temperature ranges and product numbers. Package drawings are in the Package Information section in this book. Refer to the Literature List for additional documentation.

All ac parameters assume a load capacitance of 100 pf. Add 15 ns delay for each 50 pf increase in load up to a maximum of 200 pf for the data bus. AC timing measurements are referenced to 1.5 volts (except for clock, which is referenced to the 10% and 90% points).



DC CHARACTERISTICS

All parameters are tested unless otherwise noted.

Symbol	Parameter	Min	Max	Unit	Test Condition
V_{ILC}	Clock Input Low Voltage	-0.3	0.45	V	
V_{IHC}	Clock Input High Voltage	$V_{CC} - .6$	$V_{CC} + .3$	V	
V_{IL}	Input Low Voltage	-0.3	0.8	V	
V_{IH}	Input High Voltage	2.0^1	V_{CC}	V	
V_{OL}	Output Low Voltage		0.4	V	$I_{OL} = 2.0 \text{ mA}$
V_{OH}	Output High Voltage	2.4^1		V	$I_{OH} = -250 \mu\text{A}$
I_{CC}	Power Supply Current		200	mA	Note 3
I_{L1}	Input Leakage Current		10	μA	$V_{IN} = 0 \text{ to } V_{CC}$
I_{L0}	3-State Output Leakage Current in Float	-10	10^2	μA	$V_{OUT} = 0.4 \text{ to } V_{CC}$

1. For military grade parts, refer to the Z80 Military Electrical Specification.
2. A15-A0, D7-D0, MREQ, IORQ, RD, and WR.
3. Measurements made with outputs floating.

CAPACITANCE

Guaranteed by design and characterization.

Symbol	Parameter	Min	Max	Unit
C_{CLOCK}	Clock Capacitance		35	pf
C_{IN}	Input Capacitance		5	pf
C_{OUT}	Output Capacitance		15	pf

NOTES:

- $T_A = 25^\circ\text{C}$, $f = 1 \text{ MHz}$
 Unmeasured pins returned to ground.

ORDERING INFORMATION

Z80 CPU, 2.5 MHz

40-pin DIP	44-pin LCC	44-pin PCC
Z8400 PS	Z8400 LM*	Z8400 VS†
Z8400 CS	Z8400 LMB*†	
Z8400 PE		
Z8400 CE		
Z8400 CM*		
Z8400 CMB*		
Z8400 CMJ*		

Z80B CPU, 6.0 MHz

40-pin DIP	44-pin PCC
Z8400B PS	Z8400B VS†
Z8400B CS	
Z8400B PE	

Z80H CPU, 8.0 MHz

40-pin DIP	44-pin PCC
Z8400H PS	Z8400H VS†

Z80A CPU, 4.0 MHz

40-pin DIP	44-pin LCC	44-pin PCC
Z8400A PS	Z8400A LM*	Z8400A VS†
Z8400A CS	Z8400A LMB*†	
Z8400A PE		
Z8400A CE		
Z8400A CM*		
Z8400A CMB*		
Z8400A CMJ*		

Codes

First letter is for package; second letter is for temperature.

C = Ceramic DIP
P = Plastic DIP
L = Ceramic LCC
V = Plastic PCC

R = Protopack
T = Low Profile Protopack
DIP = Dual-In-Line Package
LCC = Leadless Chip Carrier
PCC = Plastic Chip Carrier (Leaded)

TEMPERATURE

S = 0°C to +70°C
E = -40°C to +85°C
M* = -55°C to +125°C

FLOW

B = 883 Class B
J = JAN 38510 Class B

*For Military Orders, refer to the Military Section.


†Available soon.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CMOS 8192-Word by 8-Bit LSI Static RAM

Features:

- Fully static operation
- Single power supply: 4.5 V to 5.5 V
- All inputs and outputs directly TTL compatible
- 3-state outputs
- Industry standard 28-pin configuration
- Input address buffers gated off with chip disable
- Fast access time: $t_{AA}=150\text{ ns}/120\text{ ns}$ (CDM6264-3/CDM6264-4)
- Low standby and operating power: $I_{OOS1}=2\ \mu\text{A}$ typical, $I_{OPER2}=40\text{ mA}$ maximum
- Data retention voltage: 2 V min.
- Operating temperature range (max. rating): 0° to 70°C



The RCA-CDM6264 is a 8192-word by 8-bit static random-access memory. It is designed for use in memory systems where high-speed, low power and simplicity in use are desirable. This device has common data input and data output and utilizes a single power supply of 4.5 V to 5.5 V. Either chip enable ($\overline{\text{CE1}}$ or $\overline{\text{CE2}}$), when not valid, will gate off the address and output buffers and power down the chip to

minimum standby power with inputs toggling. The output enable ($\overline{\text{OE}}$) controls the output buffers to eliminate bus contention.

The CDM6264 is supplied in 28-lead, hermetic, dual-in-line side-braced ceramic (D suffix) and in 28-lead dual-in-line plastic (E suffix) packages.




Fig. 1 - Functional block diagram.

TRUTH TABLE

$\overline{\text{CE1}}$	$\overline{\text{CE2}}$	$\overline{\text{OE}}$	$\overline{\text{WE}}$	A0 TO A12	MODE	DATA I/O	DEVICE CURRENT
H	X	X	X	X	NOT SELECTED	HIGH Z	STANDBY
X	L	X	X	X	NOT SELECTED	HIGH Z	STANDBY
L	H	L	H	STABLE	READ	DATA OUT	ACTIVE
L	H	X	L	STABLE	WRITE	DATA IN	ACTIVE
L	H	H	H	STABLE	OUTPUT DISABLE	HIGH Z	ACTIVE

L = LOW H = HIGH X = H OR L

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไปว่ากรณีใด... ลิขสิทธิ์... และต้องอ้างถึงชื่อของเอกสารทุกครั้งที่มีการนำไปใช้

CDM6264

MAXIMUM RATINGS, Absolute-Maximum Values:

DC SUPPLY-VOLTAGE RANGE, (V_{DD}):
(Voltage referenced to V_{SS} terminal) -0.3 to +7 V

INPUT VOLTAGE RANGE, ALL INPUTS -0.3 to +7 V

POWER DISSIPATION PER PACKAGE (P_D):
For $T_A = 0^\circ$ to $+60^\circ$ C (PACKAGE TYPE E) 500 mW
For $T_A = +60^\circ$ to $+70^\circ$ C (PACKAGE TYPE E) Derate Linearly at 8 mW/ $^\circ$ C to 420 mW
For $T_A = 0^\circ$ to $+70^\circ$ C (PACKAGE TYPE D) 500 mW

DEVICE DISSIPATION PER OUTPUT TRANSISTOR
For $T_A =$ FULL PACKAGE-TEMPERATURE RANGE 100 mW

OPERATING-TEMPERATURE RANGE (T_A):
PACKAGE TYPE D 0 to $+70^\circ$ C
PACKAGE TYPE E 0 to $+70^\circ$ C

STORAGE TEMPERATURE RANGE (T_{stg}) -55 to $+125^\circ$ C

LEAD TEMPERATURE (DURING SOLDERING):
At distance $1/16 \pm 1/32$ in. (1.59 \pm 0.79 mm) from case for 10 s max. $+265^\circ$ C

OPERATING CONDITIONS at $T_A = 0$ to $+70^\circ$ C

For maximum reliability, operating conditions should be selected so that operation is always within the following ranges:

CHARACTERISTIC	LIMITS		UNITS
	ALL TYPES		
	MIN.	MAX.	
DC Operating Voltage Range	4.5	5.5	V
Input Voltage Range	V_{IH}	$V_{DD} + 0.3$	
	V_{IL}	0.8	
Input Signal Rise or Fall Time Δ	$t_{r,f}$	5	μ s

Δ Input signal rise and fall times with a duration greater than the maximum value can cause loss of stored data in the selected mode.

STATIC ELECTRICAL CHARACTERISTICS at $T_A = 0$ to $+70^\circ$ C, $V_{DD} = 5$ V \pm 10%, Except as noted

CHARACTERISTIC	CONDITIONS	LIMITS			UNITS	
		ALL TYPES				
		Min.	Typ.*	Max.		
Standby Device Current	I_{D0S}	—	1.5	3	mA	
	I_{D0S1}	—	2	100	μ A	
Output Voltage Low Level	V_{OL} Max.	—	—	0.4	V	
		—	0.1	—		
Output Voltage High Level	V_{OH} Min.	2.4	—	—	V	
		—	$V_{DD} - 0.1$	—		
Input Leakage Current	I_{IN} Max.	—	± 0.1	± 2	μ A	
3-State Output Leakage Current	I_{OUT}	—	± 0.5	± 2	μ A	
Operating Device Current	I_{OPER1} *	$V_{IN} = V_{IL}, V_{IH}$	—	4.5	9	mA
			—	22.5	45	
	I_{OPER2} *	$V_{IN} = 0.2$ V, $V_{DD} - 0.2$ V	—	2	4	
			—	20	40	
Input Capacitance	C_{IN}	—	4	6	pF	
Output Capacitance	C_{IO}	—	6	8		

*Typical values are for $T_A = 25^\circ$ C and nominal V_{DD} .

*Outputs open circuited.


SIGNAL DESCRIPTIONS

- A0-A10 (Address Inputs):** These inputs must be stable prior to a write operation, but may change asynchronously during read functions.
- I/O1-I/O8:** 8-bit tristate data bus.
- CE1, CE2 (Chip Enable):** Either chip enable, when not true, powers down the chip, disables Read and Write functions, and gates off address and output buffers.
- OE (Output Enable):** Enables tristate outputs if CE1 and CE2 are valid and WE is high.
- WE (Write Enable):** Enables Write function, if CE1 and CE2 are valid. WE will dominate if both WE and OE are low (i.e., the bus will be tristated and a Write will occur).
- V_{DD}, V_{SS}:** Power supply connections.

DYNAMIC ELECTRICAL CHARACTERISTICS at T_A = 0 to +70°C, V_{DD} = 5 V ± 10%, Input t_r, t_f = 10 ns; C_L = 100 pF and 1 TTL Load, Input Pulse Levels: 0.8 V to 2.4 V

CHARACTERISTIC	LIMITS				UNITS
	CDM6264-3		CDM6264-4		
	MIN.†	MAX.	MIN.†	MAX.	
Read Cycle Times, See Fig. 2					
Read Cycle Time	t _{RC}	150	—	120	—
Address Access Time	t _{AA}	—	150	—	120
Chip Enable Access Time	t _{ACE1, t_{ACE2}}	—	150	—	120
Chip Enable to Output Active	t _{CLZ1, t_{CLZ2}}	10	—	10	—
Output Enable to Output Valid	t _{OEV}	—	70	—	60
Output Enable to Output Active	t _{OEX}	5	—	5	—
Chip Disable to Output "High Z"	t _{CHZ1, t_{CHZ2}}	0	70	0	50
Output Disable to Output "High Z"	t _{OHZ}	0	60	0	40
Output Hold from Address Change	t _{OH}	30	—	30	—

†Time required by a limit device to allow for the indicated function.



WE IS HIGH DURING READ CYCLE. TIMING MEASUREMENT REFERENCE LEVEL IS 1.5 V.

92CM-37203


CDM6264

DYNAMIC ELECTRICAL CHARACTERISTICS at $T_A = 0$ to $+70^\circ\text{C}$, $V_{DD} = 5\text{V} \pm 10\%$,
 Input $t_r, t_f = 10\text{ns}$; $C_L = .100\text{pF}$ and 1 TTL Load, Input Pulse Levels: 0.8 V to 2.4 V

CHARACTERISTIC		LIMITS				UNITS
		CDM6264-3		CDM6264-4		
		MIN. [†]	MAX.	MIN. [†]	MAX.	
Write Cycle Times, See Fig. 3						
Write Cycle Time	t_{wc}	150	—	120	—	ns
Chip Enable to End of WRITE	t_{cw1}, t_{cw2}	120	—	100	—	
Address Valid to End of WRITE	t_{aw}	120	—	100	—	
Address Setup Time	t_{as}	0	—	0	—	
Write Enable Width	t_{ww}	100	—	80	—	
Write Recovery Time	t_{wr}	0	—	0	—	
Write to Output "High Z"	t_{whz}	—	70	—	50	
Input Data Setup Time	t_{dw}	60	—	50	—	
Input Data Hold Time	t_{dh}	0	—	0	—	
Output Active from End of Write	t_{ow}	10	—	10	—	

[†] Time required by a limit device to allow for the indicated function.

WRITE CYCLE 1 (CE1 CONTROL)



IN A CE1 OR CE2 CONTROLLED WRITE CYCLE, THE OUTPUT BUFFERS REMAIN IN A HIGH IMPEDANCE STATE, WHETHER OE IS HIGH OR LOW. TIMING MEASUREMENT REFERENCE LEVEL IS 1.5V.

92CM-37204

8255A/8255A-5 PROGRAMMABLE PERIPHERAL INTERFACE

- MCS-85™ Compatible 8255A-5
- 24 Programmable I/O Pins
- Completely TTL Compatible
- Fully Compatible with Intel® Microprocessor Families
- Improved Timing Characteristics
- Direct Bit Set/Reset Capability Easing Control Application Interface
- Reduces System Package Count
- Improved DC Driving Capability
- Available In EXPRESS
 - Standard Temperature Range
 - Extended Temperature Range

The Intel® 8255A is a general purpose programmable I/O device designed for use with Intel® microprocessors. It has 24 I/O pins which may be individually programmed in 2 groups of 12 and used in 3 major modes of operation. In the first mode (MODE 0), each group of 12 I/O pins may be programmed in sets of 4 to be input or output. In MODE 1, the second mode, each group may be programmed to have 8 lines of input or output. Of the remaining 4 pins, 3 are used for handshaking and interrupt control signals. The third mode of operation (MODE 2) is a bidirectional bus mode which uses 8 lines for a bidirectional bus, and 5 lines, borrowing one from the other group, for handshaking.




Figure 1. 8255A Block Diagram

Figure 2. Pin Configuration

8255A FUNCTIONAL DESCRIPTION

General

The 8255A is a programmable peripheral interface (PPI) device designed for use in Intel[®] microcomputer systems. Its function is that of a general purpose I/O component to interface peripheral equipment to the microcomputer system bus. The functional configuration of the 8255A is programmed by the system software so that normally no external logic is necessary to interface peripheral devices or structures.

Data Bus Buffer

This 3-state bidirectional 8-bit buffer is used to interface the 8255A to the system data bus. Data is transmitted or received by the buffer upon execution of input or output instructions by the CPU. Control words and status information are also transferred through the data bus buffer.

Read/Write and Control Logic

The function of this block is to manage all of the internal and external transfers of both Data and Control or Status words. It accepts inputs from the CPU Address and Control buses and in turn, issues commands to both of the Control Groups.

\overline{CS}

Chip Select. A "low" on this input pin enables the communication between the 8255A and the CPU.

\overline{RD}

Read. A "low" on this input pin enables the 8255A to send the data or status information to the CPU on the data bus. In essence, it allows the CPU to "read from" the 8255A.

\overline{WR}

Write. A "low" on this input pin enables the CPU to write data or control words into the 8255A.

$(A_0$ and $A_1)$

Port Select 0 and Port Select 1. These input signals, in conjunction with the RD and WR inputs, control the selection of one of the three-ports or the control word registers. They are normally connected to the least significant bits of the address bus (A_0 and A_1).

8255A BASIC OPERATION

A_1	A_0	\overline{RD}	\overline{WR}	\overline{CS}	INPUT OPERATION (READ)
0	0	0	1	0	PORT A = DATA BUS
0	1	0	1	0	PORT B = DATA BUS
1	0	0	1	0	PORT C = DATA BUS
					OUTPUT OPERATION (WRITE)
0	0	1	0	0	DATA BUS = PORT A
0	1	1	0	0	DATA BUS = PORT B
1	0	1	0	0	DATA BUS = PORT C
1	1	1	0	0	DATA BUS = CONTROL
					DISABLE FUNCTION
X	X	X	X	1	DATA BUS = 3-STATE
1	1	0	1	0	ILLEGAL CONDITION
X	X	1	1	0	DATA BUS = 3-STATE




Figure 3. 8255A Block Diagram Showing Data Bus Buffer and Read/Write Control Logic Functions

(RESET)

Reset. A "high" on this input clears the control register and all ports (A, B, C) are set to the input mode.

Group A and Group B Controls

The functional configuration of each port is programmed by the systems software. In essence, the CPU "outputs" a control word to the 8255A. The control word contains information such as "mode", "bit set", "bit reset", etc., that initializes the functional configuration of the 8255A.

Each of the Control blocks (Group A and Group B) accepts "commands" from the Read/Write Control Logic, receives "control words" from the internal data bus and issues the proper commands to its associated ports.

- Control Group A – Port A and Port C upper (C7-C4)
- Control Group B – Port B and Port C lower (C3-C0)

The Control Word Register can Only be written into. No Read operation of the Control Word Register is allowed.

Ports A, B, and C

The 8255A contains three 8-bit ports (A, B, and C). All can be configured in a wide variety of functional characteristics by the system software but each has its own special features or "personality" to further enhance the power and flexibility of the 8255A.

Port A. One 8-bit data output latch/buffer and one 8-bit data input latch.

Port B. One 8-bit data input/output latch/buffer and one 8-bit data input buffer.

Port C. One 8-bit data output latch/buffer and one 8-bit data input buffer (no latch for input). This port can be divided into two 4-bit ports under the mode control. Each 4-bit port contains a 4-bit latch and it can be used for the control signal outputs and status signal inputs in conjunction with ports A and B.





Figure 4. 8255A Block Diagram Showing Group A and Group B Control Functions.

PIN CONFIGURATION



PIN NAMES

D ₇ -D ₀	DATA BUS (BI-DIRECTIONAL)
RESET	RESET INPUT
CS	CHIP SELECT
RD	READ INPUT
WR	WRITE INPUT
A ₀ , A ₁	PORT ADDRESS
PA ₇ -PA ₀	PORT A (8BIT)
PB ₇ -PB ₀	PORT B (8BIT)
PC ₇ -PC ₀	PORT C (8BIT)
V _{CC}	+5 VOLTS
GND	0 VOLTS

8255A OPERATIONAL DESCRIPTION

Mode Selection

There are three basic modes of operation that can be selected by the system software:

- Mode 0 – Basic Input/Output
- Mode 1 – Strobed Input/Output
- Mode 2 – Bi-Directional Bus

When the reset input goes "high" all ports will be set to the input mode (i.e., all 24 lines will be in the high impedance state). After the reset is removed the 8255A can remain in the input mode with no additional initialization required. During the execution of the system program any of the other modes may be selected using a single output instruction. This allows a single 8255A to service a variety of peripheral devices with a simple software maintenance routine.

The modes for Port A and Port B can be separately defined, while Port C is divided into two portions as required by the Port A and Port B definitions. All of the output registers, including the status flip-flops, will be reset whenever the mode is changed. Modes may be combined so that their functional definition can be "tailored" to almost any I/O structure. For instance; Group B can be programmed in Mode 0 to monitor simple switch closings or display computational results, Group A could be programmed in Mode 1 to monitor a keyboard or tape reader on an interrupt-driven basis.




Figure 5. Basic Mode Definitions and Bus Interface




Figure 6. Mode Definition Format

The mode definitions and possible mode combinations may seem confusing at first but after a cursory review of the complete device operation a simple, logical I/O approach will surface. The design of the 8255A has taken into account things such as efficient PC board layout, control signal definition vs PC layout and complete functional flexibility to support almost any peripheral device with no external logic. Such design represents the maximum use of the available pins.

Single Bit Set/Reset Feature

Any of the eight bits of Port C can be Set or Reset using a single OUTPUT instruction. This feature reduces software requirements in Control-based applications.




Figure 7. Bit Set/Reset Format

When Port C is being used as status/control for Port A or B, these bits can be set or reset by using the Bit Set/Reset operation just as if they were data output ports.

Interrupt Control Functions

When the 8255A is programmed to operate in mode 1 or mode 2, control signals are provided that can be used as interrupt request inputs to the CPU. The interrupt request signals, generated from port C, can be inhibited or enabled by setting or resetting the associated INTE flip-flop, using the bit set/reset function of port C.

This function allows the Programmer to disallow or allow a specific I/O device to interrupt the CPU without affecting any other device in the interrupt structure.

INTE flip-flop definition:

(BIT-SET) – INTE is SET – Interrupt enable

(BIT-RESET) – INTE is RESET – Interrupt disable


Note: All Mask flip-flops are automatically reset during mode selection and device Reset.

Operating Modes


MODE 0 (Basic Input/Output). This functional configuration provides simple input and output operations for each of the three ports. No "handshaking" is required, data is simply written to or read from a specified port.

Mode 0 Basic Functional Definitions:

- Two 8-bit ports and two 4-bit ports.
- Any port can be input or output.
- Outputs are latched.
- Inputs are not latched.
- 16 different Input/Output configurations are possible in this Mode.



MODE 0 (Basic Input)



MODE 0 (Basic Output)




Figure 7. Bit Set/Reset Format

When Port C is being used as status/control for Port A or B, these bits can be set or reset by using the Bit Set/Reset operation just as if they were data output ports.

Interrupt Control Functions

When the 8255A is programmed to operate in mode 1 or mode 2, control signals are provided that can be used as interrupt request inputs to the CPU. The interrupt request signals, generated from port C, can be inhibited or enabled by setting or resetting the associated INTE flip-flop, using the bit set/reset function of port C.

This function allows the Programmer to disallow or allow a specific I/O device to interrupt the CPU without affecting any other device in the interrupt structure.

INTE flip-flop definition:

(BIT-SET) – INTE is SET – Interrupt enable

(BIT-RESET) – INTE is RESET – Interrupt disable


Note: All Mask flip-flops are automatically reset during mode selection and device Reset.

Operating Modes


MODE 0 (Basic Input/Output). This functional configuration provides simple input and output operations for each of the three ports. No "handshaking" is required, data is simply written to or read from a specified port.

Mode 0 Basic Functional Definitions:

















- Two 8-bit ports and two 4-bit ports.
- Any port can be input or output.
- Outputs are latched.
- Inputs are not latched.
- 16 different Input/Output configurations are possible in this Mode.










MODE 0 (Basic Input)



MODE 0 (Basic Output)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Operating Modes

MODE 1 (Strobed Input/Output). This functional configuration provides a means for transferring I/O data to or from a specified port in conjunction with strobes or "handshaking" signals. In mode 1, port A and Port B use the lines on port C to generate or accept these "handshaking" signals.

Mode 1 Basic Functional Definitions:

- Two Groups (Group A and Group B)
- Each group contains one 8-bit data port and one 4-bit control/data port.
- The 8-bit data port can be either input or output. Both inputs and outputs are latched.
- The 4-bit port is used for control and status of the 8-bit data port.

Input Control Signal Definition

STB (Strobe Input). A "low" on this input loads data into the input latch.

IBF (Input Buffer Full F/F)

A "high" on this output indicates that the data has been loaded into the input latch; in essence, an acknowledgement. IBF is set by STB input being low and is reset by the rising edge of the RD input.

INTR (Interrupt Request)

A "high" on this output can be used to interrupt the CPU when an input device is requesting service. INTR is set by the STB is a "one", IBF is a "one" and INTE is a "one". It is reset by the falling edge of RD. This procedure allows an input device to request service from the CPU by simply strobing its data into the port.

INTE A

Controlled by bit set/reset of PC₄.

INTE B

Controlled by bit set/reset of PC₂.




Figure 8. MODE 1 Input




Figure 9. MODE 1 (Strobed Input)

Output Control Signal Definition

OBF (Output Buffer Full F/F). The $\overline{\text{OBF}}$ output will go "low" to indicate that the CPU has written data out to the specified port. The $\overline{\text{OBF}}$ F/F will be set by the rising edge of the $\overline{\text{WR}}$ input and reset by $\overline{\text{ACK}}$ input being low.

ACK (Acknowledge Input). A "low" on this input informs the 8255A that the data from port A or port B has been accepted. In essence, a response from the peripheral device indicating that it has received the data output by the CPU.

INTR (Interrupt Request). A "high" on this output can be used to interrupt the CPU when an output device has accepted data transmitted by the CPU. INTR is set when $\overline{\text{ACK}}$ is a "one", $\overline{\text{OBF}}$ is a "one", and $\overline{\text{INTE}}$ is a "one". It is reset by the falling edge of $\overline{\text{WR}}$.

INTR (Interrupt Request). A "high" on this output can be used to interrupt the CPU when an output device has accepted data transmitted by the CPU. INTR is set when $\overline{\text{ACK}}$ is a "one", $\overline{\text{OBF}}$ is a "one", and $\overline{\text{INTE}}$ is a "one". It is reset by the falling edge of $\overline{\text{WR}}$.

INTE A

Controlled by bit set/reset of PC_6 .

INTE B

Controlled by bit set/reset of PC_2 .




Figure 10. MODE 1 Output




Figure 11. Mode 1 (Strobed Output)

Combinations of MODE 1

Port A and Port B can be individually defined as input or output in Mode 1 to support a wide variety of strobed I/O applications.




Figure 12. Combinations of MODE 1

Operating Modes

MODE 2 (Strobed Bidirectional Bus I/O). This functional configuration provides a means for communicating with a peripheral device or structure on a single 8-bit bus for both transmitting and receiving data (bidirectional bus I/O). "Handshaking" signals are provided to maintain proper bus discipline in a similar manner to MODE 1. Interrupt generation and enable/disable functions are also available.

MODE 2 Basic Functional Definitions:

- Used in Group A only.
- One 8-bit, bi-directional bus Port (Port A) and a 5-bit control Port (Port C).
- Both inputs and outputs are latched.
- The 5-bit control port (Port C) is used for control and status for the 8-bit, bi-directional bus port (Port A).

Bidirectional Bus I/O Control Signal Definition

INTR (Interrupt Request). A high on this output can be used to interrupt the CPU for both input or output operations.

Output Operations

OBF (Output Buffer Full). The $\overline{\text{OBF}}$ output will go "low" to indicate that the CPU has written data out to port A.

ACK (Acknowledge). A "low" on this input enables the tri-state output buffer of port A to send out the data. Otherwise, the output buffer will be in the high impedance state.

INTE 1 (The INTE Flip-Flop Associated with OBF). Controlled by bit set/reset of PC₆.

Input Operations

STB (Strobe Input). A "low" on this input loads data into the input latch.

IBF (Input Buffer Full FIF). A "high" on this output indicates that data has been loaded into the input latch.

INTE 2 (The INTE Flip-Flop Associated with IBF). Controlled by bit set/reset of PC₄.




Figure 13. MODE Control Word




Figure 14. MODE 2




Figure 15. MODE 2 (Bidirectional)

NOTE: Any sequence where \overline{WR} occurs before \overline{ACK} and \overline{STB} occurs before \overline{RD} is permissible.
 $(INTR = IBF \cdot MASK \cdot STB \cdot RD + OBF \cdot MASK \cdot ACK \cdot \overline{WR})$




Figure 16. MODE ¼ Combinations

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Mode Definition Summary

	MODE 0		MODE 1		MODE 2
	IN	OUT	IN	OUT	
PA ₀	IN	OUT	IN	OUT	GROUP A ONLY ↔↔↔↔↔↔↔↔
PA ₁	IN	OUT	IN	OUT	
PA ₂	IN	OUT	IN	OUT	
PA ₃	IN	OUT	IN	OUT	
PA ₄	IN	OUT	IN	OUT	
PA ₅	IN	OUT	IN	OUT	
PA ₆	IN	OUT	IN	OUT	
PA ₇	IN	OUT	IN	OUT	
PB ₀	IN	OUT	IN	OUT	MODE 0 OR MODE 1 ONLY — — — — — — — —
PB ₁	IN	OUT	IN	OUT	
PB ₂	IN	OUT	IN	OUT	
PB ₃	IN	OUT	IN	OUT	
PB ₄	IN	OUT	IN	OUT	
PB ₅	IN	OUT	IN	OUT	
PB ₆	IN	OUT	IN	OUT	
PB ₇	IN	OUT	IN	OUT	
PC ₀	IN	OUT	INTR _B	INTR _B	I/O I/O I/O INTR _A STB _A ACK _A OBF _A
PC ₁	IN	OUT	IBF _B	OBF _B	
PC ₂	IN	OUT	STB _B	ACK _B	
PC ₃	IN	OUT	INTR _A	INTR _A	
PC ₄	IN	OUT	STB _A	I/O	
PC ₅	IN	OUT	IBF _A	I/O	
PC ₆	IN	OUT	I/O	ACK _A	
PC ₇	IN	OUT	I/O	OBF _A	

Special Mode Combination Considerations

There are several combinations of modes when not all of the bits in Port C are used for control or status. The remaining bits can be used as follows:

If Programmed as Inputs —

All input lines can be accessed during a normal Port C read.

If Programmed as Outputs —

Bits in C upper (PC₇-PC₄) must be individually accessed using the bit set/reset function.

Bits in C lower (PC₃-PC₀) can be accessed using the bit set/reset function or accessed as a threesome by writing into Port C.

Source Current Capability on Port B and Port C

Any set of eight output buffers, selected randomly from Ports B and C can source 1mA at 1.5 volts. This feature allows the 8255 to directly drive Darlington type drivers and high-voltage displays that require such source current.

Reading Port C Status

In Mode 0, Port C transfers data to or from the peripheral device. When the 8255 is programmed to function in Modes 1 or 2, Port C generates or accepts "hand-shaking" signals with the peripheral device. Reading the contents of Port C

allows the programmer to test or verify the "status" of each peripheral device and change the program flow accordingly.

There is no special instruction to read the status information from Port C. A normal read operation of Port C is executed to perform this function.




Figure 17. MODE 1 Status Word Format




Figure 18. MODE 2 Status Word Format

APPLICATIONS OF THE 8255A

The 8255A is a very powerful tool for interfacing peripheral equipment to the microcomputer system. It represents the optimum use of available pins and is flexible enough to interface almost any I/O device without the need for additional external logic.

Each peripheral device in a microcomputer system usually has a "service routine" associated with it. The routine manages the software interface between the device and the CPU. The functional definition of the 8255A is programmed by the I/O service routine and becomes an extension of the system software. By examining the I/O devices interface characteristics for both data transfer and timing, and matching this information to the examples and tables in the detailed operational description, a control word can easily be developed to initialize the 8255A to exactly "fit" the application. Figures 19 through 25 present a few examples of typical applications of the 8255A.




Figure 19. Printer Interface




Figure 20. Keyboard and Display Interface




Figure 21. Keyboard and Terminal Address Interface

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 22. Digital to Analog, Analog to Digital




Figure 23. Basic Floppy Disk Interface




Figure 24. Basic CRT Controller Interface




Figure 25. Machine Tool Controller Interface

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ABSOLUTE MAXIMUM RATINGS*

Ambient Temperature Under Bias. 0°C to 70°C
 Storage Temperature -65°C to +150°C
 Voltage on Any Pin
 With Respect to Ground. -0.5V to +7V
 Power Dissipation 1 Watt

*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

D.C. CHARACTERISTICS (T_A = 0°C to 70°C, V_{CC} = +5V ±10%, GND = 0V)*

Symbol	Parameter	Min.	Max.	Unit	Test Conditions
V _{IL}	Input Low Voltage	-0.5	0.8	V	
V _{IH}	Input High Voltage	2.0	V _{CC}	V	
V _{OL} (DB)	Output Low Voltage (Data Bus)		0.45*	V	I _{OL} = 2.5mA
V _{OL} (PER)	Output Low Voltage (Peripheral Port)		0.45*	V	I _{OL} = 1.7mA
V _{OH} (DB)	Output High Voltage (Data Bus)	2.4		V	I _{OH} = -400μA
V _{OH} (PER)	Output High Voltage (Peripheral Port)	2.4		V	I _{OH} = -200μA
I _{DAR} (1)	Darlington Drive Current	-1.0	-4.0	mA	R _{EXT} = 750Ω; V _{EXT} = 1.5V
I _{CC}	Power-Supply Current		120	mA	
I _{IL}	Input Load Current		±10	μA	V _{IN} = V _{CC} to 0V
I _{OFL}	Output Float Leakage		±10	μA	V _{OUT} = V _{CC} to 45V

NOTE:

- Available on any 8 pins from Port B and C.

CAPACITANCE (T_A = 25°C, V_{CC} = GND = 0V)

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions
C _{IN}	Input Capacitance			10	pF	f _c = 1MHz
C _{I/O}	I/O Capacitance			20	pF	Unmeasured pins returned to GND

A.C. CHARACTERISTICS (T_A = 0°C to 70°C, V_{CC} = +5V ±10%, GND = 0V)*

Bus Parameters

READ

Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
t _{AR}	Address Stable Before READ	0		0		ns
t _{RA}	Address Stable After READ	0		0		ns
t _{RR}	READ Pulse Width	300		300		ns
t _{RD}	Data Valid From READ ⁽¹⁾		250		200	ns
t _{DF}	Data Float After READ	10	150	10	100	ns
t _{RV}	Time Between READs and/or WRITEs	850		850		ns

A.C. CHARACTERISTICS (Continued)

WRITE

Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
t _{AW}	Address Stable Before WRITE	0		0		ns
t _{WA}	Address Stable After WRITE	20		20		ns
t _{WW}	WRITE Pulse Width	400		300		ns
t _{DW}	Data Valid to WRITE (T.E.)	100		100		ns
t _{WD}	Data Valid After WRITE	30		30		ns

OTHER TIMINGS


Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
t _{WB}	WR = 1 to Output ¹		350		350	ns
t _{IR}	Peripheral Data Before RD	0		0		ns
t _{HR}	Peripheral Data After RD	0		0		ns
t _{AK}	ACK Pulse Width	300		300		ns
t _{ST}	STB Pulse Width	500		500		ns
t _{PS}	Per. Data Before T.E. of STB	0		0		ns
t _{PH}	Per. Data After T.E. of STB	180		180		ns
t _{AD}	ACK = 0 to Output ¹		300		300	ns
t _{KD}	ACK = 1 to Output Float	20	250	20	250	ns
t _{WOB}	WR = 1 to OBF = 0 ¹		650		650	ns
t _{AOB}	ACK = 0 to OBF = 1 ¹		350		350	ns
t _{SIB}	STB = 0 to IBF = 1 ¹		300		300	ns
t _{RIB}	RD = 1 to IBF = 0 ¹		300		300	ns
t _{RIT}	RD = 0 to INTR = 0 ¹		400		400	ns
t _{SIT}	STB = 1 to INTR = 1 ¹		300		300	ns
t _{AIT}	ACK = 1 to INTR = 1 ¹		350		350	ns
t _{WIT}	WR = 0 to INTR = 0 ^{1,3}		450		450	ns

NOTES:


1. Test Conditions: C_L = 150 pF.
2. Period of Reset pulse must be at least 50μs during or after power on. Subsequent Reset pulse can be 500 ns min.
3. INTR_t may occur as early as WR_t.

* For Extended Temperature EXPRESS, use M8255A electrical parameters.



A.C. TESTING INPUT, OUTPUT WAVEFORM



A.C. TESTING LOAD CIRCUIT





WAVEFORMS






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

WAVEFORMS (Continued)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

WAVEFORMS (Continued)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8,192 WORD x 8 BIT UV ERASABLE AND ELECTRICALLY PROGRAMMABLE READ ONLY MEMORY

N-CHANNEL SILICON STACKED GATE MOS

**TMM2764D
TMM2764D-2**

DESCRIPTION

The TMM2764D is a 8192 word x 8 bit ultraviolet light erasable and electrically programmable read only memory. For read operation, the TMM2764D's access time is 200 ns, and the TMM2764D operates from a single 5-volt power supply and has low power standby mode which reduces the power dissipation without increasing access time. The standby mode is achieved by applying a TTL-high level signal to the \overline{CE} input. The maximum active current is 120mA

and the maximum standby current is 35mA.

For program operation, the programming is achieved by applying a 50ms active TTL low program pulse to the PGM input, and it is possible to program sequentially individually, or at random.


The TMM2764D is fabricated with the N-channel silicon double layer gate MOS technology and is packaged in a standard 28 pin dual in line cerdip package.

FEATURES

- Single 5-volt power supply
- Fast access time : TMM2764D 250 ns
TMM2764D-2 200 ns
- Power dissipation : 120 mA (active current) Max.
35 mA (standby current) Max.
- Low power standby mode : \overline{CE}

- Output buffer control : \overline{OE}
- Fully static operation
- Programs with one 50 ms pulse
- Single location programming
- Three state outputs
- Inputs and outputs TTL compatible
- Pin compatible with i2764 and ROM TMM2364P


PIN CONNECTION



PIN NAMES

$A_0 \sim A_{12}$	Address Inputs
$O_0 \sim O_7$	Outputs (Inputs).
\overline{CE}	Chip Enable Input
\overline{OE}	Output Enable Input
PGM	Program Control Input
N.C.	No Connection
V_{pp}	Program Supply Voltage
V_{CC}	V_{CC} Supply Voltage (+5V)
GND	Ground

BLOCK DIAGRAM



MODE SELECTION

Mode	Pin PGM (27)	CE (20)	\overline{OE} (22)	V_{pp} (1)	V_{CC} (28)	$O_0 \sim O_7$ (11~13, 15~19)	Power
Read	H	L	L	5V	5V	Data Out	
Output Deselect	.	.	H	5V	5V	High Impedance	Active
Standby	.	H	.	5V	5V	High Impedance	Standby
Program	L	L	.	5V	5V	Data In	
Program Inhibit	.	H	.	5V	5V	High Impedance	Active
	H	L	H	21V	5V	High Impedance	
Program Verify	H	L	L	5V	5V	Data Out	

Note: .: H or L

MAXIMUM RATINGS

SYMBOL	ITEM	RATING	UNIT
V _{CC}	V _{CC} Power Supply Voltage	-0.6 ~ 7.0	V
V _{PP}	Program Supply Voltage	-0.6 ~ 22.0	V
V _{IN}	Input Voltage	-0.6 ~ 7.0	V
V _{OUT}	Output Voltage	-0.6 ~ 7.0	V
P _D	Power Dissipation	1.5	W
T _{SOLDER}	Soldering Temperature - Time	260 · 10	°C · sec
T _{STRG.}	Storage Temperature	-65 ~ 125	°C
T _{OPR.}	Operating Temperature	0 ~ 70	°C

READ OPERATION

D.C. RECOMMENDED OPERATING CONDITIONS

SYMBOL	PARAMETER	MIN.	TYP.	MAX.	UNIT
V _{IH}	Input High Voltage	2.0	-	V _{CC} + 1.0	V
V _{IL}	Input Low Voltage	-0.3	-	0.8	V
V _{CC}	V _{CC} Power Supply Voltage	4.75	-	5.25	V
V _{PP}	V _{PP} Power Supply Voltage	2.0	V _{CC}	V _{CC} + 0.6	V

D.C. and OPERATING CHARACTERISTICS (T_a = 0 ~ 70°C, V_{CC} = 5V ± 5% Unless otherwise noted)

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
I _{LI}	Input Current	V _{IN} = 0 ~ V _{CC}	-	-	± 10	μA
I _{CC1}	Supply Current (Standby)	CE = V _{IH}	-	-	35	mA
I _{CC2}	Supply Current (Active)	CE = V _{IL}	-	-	120	mA
V _{OH}	Output High Voltage	I _{OH} = -400 μA	2.4	-	-	V
V _{OL}	Output Low Voltage	I _{OL} = 2.1 mA	-	-	0.4	V
I _{PP1}	V _{PP} Current	V _{PP} = 0 ~ V _{CC} + 0.6	-	-	± 10	μA
I _{LO}	Output Leakage Current	V _{OUT} = 0.4 ~ V _{CC}	-	-	± 10	μA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

A.C. CHARACTERISTICS

($T_a = 0 \sim 70^\circ\text{C}$, $V_{CC} = 5V \pm 5\%$, $V_{PP} = 2.0V \sim V_{CC} + 0.6V$, Unless otherwise noted)

SYMBOL	PARAMETER	CONDITIONS	TMM2764D-2		TMM2764D		UNIT
			MIN.	MAX.	-MIN.	MAX.	
t_{ACC}	Address Access Time	$\overline{CE} = \overline{OE} = V_{IL}$, $PGM = V_{IH}$	—	200	—	250	ns
t_{CE}	\overline{CE} to Output Valid	$\overline{OE} = V_{IL}$, $PGM = V_{IH}$	—	200	—	250	ns
t_{OE}	\overline{OE} to Output Valid	$\overline{CE} = V_{IL}$, $PGM = V_{IH}$	—	70	—	100	ns
t_{PGM}	PGM to Output Valid	$\overline{OE} = \overline{CE} = V_{IL}$	—	70	—	100	ns
t_{DF1}	\overline{CE} to Output in High-Z	$\overline{OE} = V_{IL}$, $PGM = V_{IH}$	0	60	0	90	ns
t_{DF2}	\overline{OE} to Output in High-Z	$\overline{CE} = V_{IL}$, $PGM = V_{IH}$	0	60	0	90	ns
t_{DF3}	PGM to Output in High-Z	$\overline{OE} = \overline{CE} = V_{IL}$	0	60	0	90	ns
t_{OH}	Output Data Hold Time	$\overline{CE} = \overline{OE} = V_{IL}$, $PGM = V_{IH}$	0	—	—	—	ns

A.C. Test Conditions


- Output Load : 1 TTL Gate and $C_L = 100\text{pF}$
- Input Pulse Rise and Fall Times : 10ns Max.
- Input Pulse Levels : 0.8V to 2.2V
- Timing Measurement Reference Level : Inputs 1V and 2V, Outputs 0.8V and 2.0V

CAPACITANCE ($T_a = 25^\circ\text{C}$, $f = 1\text{MHz}$)

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
C_{IN}	Input Capacitance	$V_{IN} = 0V$	—	4	6	pF
C_{OUT}	Output Capacitance	$V_{OUT} = 0V$	—	8	12	pF

- This parameter is periodically sampled and is not 100% tested.

TIMING WAVEFORMS (READ)



PROGRAM OPERATION

D.C. RECOMMENDED OPERATING CONDITIONS

SYMBOL	PARAMETER	MIN.	TYP.	MAX.	UNIT
V_{IH}	Input High Voltage	2.0	—	$V_{CC} + 1.0$	V
V_{IL}	Input Low Voltage	-0.3	—	0.8	V
V_{CC}	V_{CC} Power Supply Voltage	4.75	5.0	5.25	V
V_{PP}	V_{PP} Power Supply Voltage	20.5	21.0	21.5	V

D.C. and OPERATING CHARACTERISTICS ($T_a = 25 \pm 5^\circ\text{C}$, $V_{CC} = 5V \pm 5\%$, $V_{PP} = 21V \pm 0.5V$)

SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
I_{LI}	Input Current	$V_{IN} = 0 \sim V_{CC}$	—	—	± 10	μA
V_{OH}	Output High Voltage	$I_{OH} = -400\mu\text{A}$	2.4	—	—	V
V_{OL}	Output Low Voltage	$I_{OL} = 2.1\text{mA}$	—	—	0.4	V
I_{CC}	V_{CC} Supply Current	—	—	—	120	mA
I_{PP}	V_{PP} Supply Current	$V_{PP} = 21.5V$	—	—	30	mA

A.C. PROGRAMMING CHARACTERISTICS ($T_a = 25 \pm 5^\circ\text{C}$, $V_{CC} = 5V \pm 5\%$, $V_{PP} = 21V \pm 0.5V$)


SYMBOL	PARAMETER	CONDITIONS	MIN.	TYP.	MAX.	UNIT
t_{AS}	Address Setup Time	—	2	—	—	μs
t_{AH}	Address Hold Time	—	2	—	—	μs
t_{CES}	\overline{CE} Setup Time	—	2	—	—	μs
t_{CEH}	\overline{CE} Hold Time	—	2	—	—	μs
t_{DS}	Data Setup Time	—	2	—	—	μs
t_{DH}	Data Hold Time	—	2	—	—	μs
t_{PS}	PGM Setup Time	—	2	—	—	μs
t_{PH}	PGM Hold Time	—	2	—	—	μs
t_{OES}	\overline{OE} Setup Time	—	2	—	—	μs
t_{VS}	V_{PP} Setup Time	—	2	—	—	μs
t_{PW}	Program Pulse Width	$\text{PGM} \neq \overline{CE} = V_{IL}$	45	50	55	ms
t_{CP}	Program Recovery Time	—	0	—	—	μs
t_{PRT}	Program Pulse Rise Time	—	5	—	—	ns
t_{PFT}	Program Pulse Fall Time	—	5	—	—	ns
t_{CE}	\overline{CE} to Output Valid	—	—	—	250	ns
t_{OE}	\overline{OE} to Output Valid	—	—	—	100	ns
t_{DF1}	\overline{CE} to Output in High Z	$\overline{OE} = V_{IL}$	—	—	90	ns
t_{DF2}	\overline{OE} to Output in High Z	$\overline{CE} = V_{IL}$	—	—	90	ns

A.C. Test Conditions


- Output Load : 1TTL Gate and C_L (100 pF)
- Input Pulse Rise and Fall Times : 10ns Max.
- Input Pulse Levels : 0.8 ~ 2.2V
- Timing Measurement Reference Level : Input 1V and 2V ; Output 0.8V and 2.0V

TIMING WAVEFORMS (PROGRAM)

PROGRAM OPERATION 1. ($V_{pp} = 21V \pm 0.5V$)



PROGRAM OPERATION 2. ($V_{pp} = 21V \pm 0.5V$)



- Note:
- V_{CC} must be applied simultaneously or before V_{pp} and cut off simultaneously or after V_{pp} .
 - Removing the device from socket and setting the device in socket with $V_{pp} = 21V$ may cause permanent damage to the device.
 - The V_{pp} supply voltage is permitted up to 22V for program operation, so the voltage over 22V should not be applied to the V_{pp} terminal.
When the switching pulse voltage is applied to the V_{pp} terminal, the overshoot voltage of its pulse should not be exceeded 22V.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ERASURE CHARACTERISTICS

The TMM2764D's erasure is achieved by applying shortwave ultraviolet light which has a wavelength of 2537Å (Angstroms) to the chip through the transparent window. Then integrated dose (Ultraviolet light intensity [w/cm^2] x exposure time [sec.]) for erasure should be a minimum of 15 [$W. sec/cm^2$].

When the Toshiba sterilizing lamp GL-15 is used and the device is exposed at a distance of 1 cm from the lamp surface, the erasure will be achieved within 60 minutes. And using commercial lamps whose ultraviolet light intensity is a 12000 [$\mu w/cm^2$] will

reduce the exposure time to about 20 minutes. (In this case, the integrated dose is 12000 [$\mu w/cm^2$] x (20 x 60) [sec] \approx 15 [$w. sec/cm^2$].)

The TMM2764D's erasure begins to occur when exposed to light with wavelength shorter than 4000 Å. The sunlight and the fluorescent lamps will include 3000 ~ 4000 Å wavelength components. Therefore when used under such lighting for extended periods of time, the opaque seals - Toshiba EPROM Protect Seal AC901 - are available.

OPERATION INFORMATION

The TMM2764D's six operation modes are listed in the following table. Mode selection can be achieved by applying TTL level signal to all inputs. In the read

operation mode, a single 5V power supply is required and the levels required for all inputs are TTL.

		PGM (27)	\overline{CE} (20)	\overline{OE} (22)	V_{PP} (1)	V_{CC} (28)	$O_0 \sim O_7$ (11 ~ 13, 15 ~ 19)	Power
READ OPERATION ($T_a = 0 \sim 70^\circ C$)	Read	H	L	L	5V	5V	Data Out	Active
	Output Deselect	•	•	H			High Impedance	Active
	Standby	•	H	•			High Impedance	Standby
PROGRAM OPERATION ($T_a = 25 \pm 5^\circ C$)	Program	L	L	•	21V	5V	Data In	Active
	Program	•	H	•			High Impedance	Active
	Inhibit	H	L	H			High Impedance	Active
	Program Verify	H	L	L			Data Out	Active

Note: H: V_{IH} , L: V_{IL} , •: V_{IH} or V_{IL}

READ MODE

The TMM2764D has three control functions. The chip enable (\overline{CE}) controls the operation power and should be used for device selection.

The output enable (\overline{OE}) and the program control (PGM) control the output buffers, independent of device selection.

Assuming that $\overline{CE} = \overline{OE} = V_{IL}$ and $\overline{PGM} = V_{IH}$, the output data is valid at the outputs after address access time from stabilizing of all addresses.

The \overline{CE} to output valid (t_{CE}) is equal to the address access time (t_{ACC}).

Assuming that $\overline{CE} = V_{IL}$, $\overline{PGM} = V_{IH}$ and all addresses are valid, the output data is valid at the outputs after t_{OE} from the falling edge of \overline{OE} .

And assuming that $\overline{CE} = \overline{OE} = V_{IL}$ and all addresses are valid, the output data is valid at the outputs after t_{PGM} from the rising edge of PGM.

OUTPUT Deselect Mode

Assuming that $\overline{CE} = V_{IH}$ or $\overline{OE} = V_{IH}$, the outputs will be in a high impedance state. So two or more TMM2764D can be connected together on a common

bus line. When \overline{CE} is decoded for device selection, all deselected devices are in low power standby mode.

Standby Mode

The TMM2764D has a low power standby mode, controlled by the \overline{CE} signal. By applying a TTL high level to the \overline{CE} input, the TMM2764D is placed in the standby mode which reduces the operating current

from 120mA to 35mA, and then the outputs are in a high impedance state, independent of the \overline{OE} and the PGM inputs.

Program Mode

Initially, when received by customers, all bits of the TMM2764D are in the "1" state which is erased state.

Therefore the program operation is to introduce "0s" data into the desired bit locations by electrically programming.

The TMM2764D is set up in the program operation mode when applied the program voltage (+21V) to the V_{pp} terminal under $\overline{CE} = \overline{PGM} = \overline{OE} = V_{IH}$.

The program operation occurs during the overlap of the \overline{CE} low and the PGM low. Then the programming is achieved by applying a 50ms (t_{PW}) active low

program pulse to the \overline{CE} or the PGM input after the addresses and data are stable.

This program pulse should be a single pulse with 50ms pulse width per address word, and its maximum value is 55ms.

The levels required for all inputs are TTL.

The TMM2764D can be programmed any location at anytime — either individually, sequentially, or at random.

The TMM2764D should not be programmed with D.C. signal applied to both \overline{CE} and PGM inputs.

Program Verify Mode

The verify mode is to check that the desired data is correctly programmed on the programmed bits.

The verify is accomplished with \overline{OE} and \overline{CE} at V_{IL} and PGM at V_{IH} .

Program Inhibit Mode

Under the condition that the program voltage (+21V) is applied to V_{pp} terminal, a high level \overline{CE} or PGM input inhibits the TMM2764D from being programmed. Programming of two or more TMM2764Ds in parallel with different data is easily accomplished.

That is, all inputs except for \overline{CE} or PGM may be commonly connected, and a TTL low level program pulse is applied to the \overline{CE} and PGM of the desired device only and TTL high level signal is applied to the other devices.

5486 / 7486 Quadruple 2-Input Exclusive-OR Gate

	Schottky TTL			High-Speed TTL			Low-Power Schottky TTL			Standard TTL			Low-Power TTL		
	Device Type	Package		Device Type	Package		Device Type	Package		Device Type	Package		Device Type	Package	
		C	P MICF		C	P MICF		C	P MICF		C	P MICF		C	P MICF
TJ.	SN54LS86	J	WD				SN54LS86	J	WD	SN5486	J	WD	SN54LS86	J	WD
	SN74LS86	J	WD				SN74LS86	J	WD	SN7486	J	WD	SN74LS86	J	WD
FAIRCHILD	F8486/F8486	D	FD				F8486/F8486	D	FD	F8486/F8486	D	FD			
	FC7486/FC7486	D	FD				FC7486/FC7486	D	FD	FC7486/FC7486	D	FD			
MOTOROLA							SN74LS86	P	PD	MC7486	P	PD			
N-S-C	DM74S86	M	MD				DM54LS86	P	PD	DM5486	J	WD	DM54LS86	J	WD
							DM74LS86	P	PD	DM7486	J	WD	DM74LS86	J	WD
PHILIPS	N74S86						N74LS86			FJH27V7486					
SIGNETICS	5K286						N74LS86	LA	LD	S5486	F	FD			
	W286								N7486	F	FD				
SIEMENS									FLH341						
FUJITSU							74LS86	M	MD	MB449					
HTACH	HO74S86						HO74LS86	P	PD	HO7486/HO2526					
MSUBISHI							N74LS86	P	PD	M5326					
NEC							74LS86	C	CD	7PB2086					
TOSHIBA									TO7486	P	PD				

Electrical Characteristics SN54LS86/SN74LS86

absolute maximum ratings over operating free-air temperature range


Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V		SN74LS	0°C to 70°C
		Storage temperature range		-65°C to 150°C

recommended operating conditions

	SN54LS86			SN74LS86			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-800			-800	mA
Low-level output current, I _{OL}			4			8	mA
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER #	TEST CONDITIONS †	SN74LS86		UNIT	
		MIN	TYP ‡		MAX
V _{IH}	High-level input voltage		2	V	
V _{IL}	Low-level input voltage		0.8	V	
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18mA		-1.5 V	
V _{OH}	High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = V _{IL} max, I _{OH} = -800mA	2.7	3.4 V	
V _{OL}	Low-level output voltage	V _{CC} = MIN, I _{OL} = 4mA	0.25	0.4 V	
I _I	Input current at maximum input voltage	V _{IH} = 2V, V _{IL} = V _{IL} max, I _{OL} = 8mA	0.35	0.5 mA	
I _{IH}	High-level input current	V _{CC} = MAX, V _I = 2V		0.2 mA	
I _{IL}	Low-level input current	V _{CC} = MAX, V _I = 0.4V		40 μA	
I _{OS}	Short-circuit output current	V _{CC} = MAX, V _I = 0.4V		-5 to -42 mA	
I _{CC}	Supply current	V _{CC} = MAX, See Note 2	6.1	10 mA	
t _{PLH}	from A or B input	V _{CC} = 5V, T _A = 25°C, C _L = 15pF, R _L = 2kΩ	12	23	ns
t _{PHL}	input		10	17	ns
t _{PLH}	from A or B input		20	30	ns
t _{PHL}	input		13	22	ns




positive logic: Y = A ⊕ B = X̄B + AB

Function Table

INPUTS		OUTPUT
A	B	Y
L	L	L
L	H	H
H	L	H
H	H	L

H = High-level L = Low-level

Pin Assignments (Top View)



positive logic: Y = A ⊕ B = X̄B + AB

positive logic: Y = A ⊕ B = X̄B + AB

NOTE: I_{CC} is measured with the inputs grounded and the outputs open.

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable type.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than one output should be shorted at a time.
 † t_{PLH} = propagation delay time, low-to-high-level output
 † t_{PHL} = propagation delay time, high-to-low-level output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54123/74123 Dual Retriggerable Monostable Multivibrator with Clear

	Schottky TTL		High-Speed TTL		Low-Power Schottky TTL		Standard TTL		Low-Power TTL	
	Device Type	Package C/P/M/ICF	Device Type	Package C/P/M/ICF	Device Type	Package C/P/M/ICF	Device Type	Package C/P/M/ICF	Device Type	Package C/P/M/ICF
T.L.					SN54LS123	J(D)	W(D)	SN54LS123	J(D)	W(D)
FAIRCHILD					SN74LS123	J(D)ND		SN74LS123	J(D)ND	
MOTOROLA							MC74123	P(D)	DM54L123A	Q
N.S.C.					DM54LS123	Q	DM74LS123	ND	DM74L123A	Q
PHILIPS							N74123	Q		
SIGNETICS							S54123	FO(B)Q	WQ	
SIEMENS							N74123	FO(B)Q		
FUJITSU					74LS123	MQ	MB440	Q(M)Q		
HITACHI					HD74LS123	IPQ	HD74L123/HD2516	Q(P)Q		
MITSUBISHI										
NEC							M53323	PD		
TOSHIBA							μPB2123	QD		

Electrical Characteristics SN54LS123/SN74LS123

absolute maximum ratings operating free-air temperature range*

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS123	-55°C to 125°C
Lead solder	7V	Storage temperature range	SN74LS123	0°C to 70°C
				-65°C to 150°C


recommended operating conditions

	SN54LS123			SN74LS123			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-400			-400	mA
Low-level output current, I _{OL}			4			4	mA
Propagation delay, t _p							ns
External timing resistance, R _{ext}	5		180	5		260	Ω
External timing capacitance, C _{ext}	No restriction			No restriction			
Timing capacitance at Rest/C _{ext} terminal	30			30			ns
Operating free-air temperature, T _a	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage			0.8	V
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18 mA		-1.5	V
V _{OH}	High-level output voltage	V _{CC} = MIN, I _{OH} = MAX, See Note 1	2.7	3.5	V
V _{OL}	Low-level output voltage	V _{CC} = MIN, I _{OL} = 8 mA, See Note 1	0.35	0.5	V
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V		0.1	μA
I _{IH}	High-level input current	V _{CC} = MAX, V _I = 2.7V		20	μA
I _{IL}	Low-level input current	V _{CC} = MAX, V _I = 0.4V		0.6	mA
I _{OS}	Short-circuit output current	V _{CC} = MAX, See Note 1	20	100	mA
I _{CC}	Supply current (quiescent or triggered)	V _{CC} = MAX, See Notes 2 and 3	12	20	mA
t _{PLH}	from A to output Q	V _{CC} = 5V, C _{ext} = 0, R _{ext} = 5kΩ, T _A = 25°C, C _L = 150pF, R _L = 2kΩ	22	33	ns
t _{PHL}	from B to output Q		23	44	ns
t _{PLH}	from A to output Q		32	45	ns
t _{PHL}	from B to output Q		24	56	ns
t _{PHL}	from Clear to output Q		20	27	ns
t _{PLH}	from Clear to output Q	28	45	ns	
t _Q (min)	from A or B to output Q	C _{ext} = 1000pF, R _{ext} = 10kΩ	116	200	ns
t _W	from A or B to output Q		4	4.5	μs

Pin Assignment (Top View)



FUNCTION TABLE

123 LS123, L123 (See Note 4)

CLEAR	INPUTS		OUTPUTS	
	A	B	Q	Q-bar
L	X	X	L	H
X	H	X	L	H
X	X	L	L	H
H	L	L	L	H
H	L	H	L	H
L	L	H	L	H

- NOTES: 1. Ground C_{ext} to measure V_{OH} at Q, V_{OL} at Q-bar, or I_{OS} at Q. C_{ext} is open to measure V_{OH} at Q-bar, V_{OL} at Q, or I_{OS} at Q-bar.
 2. Quiescent I_{CC} is measured (after clearing) with 2.4V applied to all clear, and A inputs, B inputs grounded, all outputs open, C_{ext} = 0.02 μF, and R_{ext} = 25kΩ.
 3. I_{CC} is measured in the triggered state with 2.4V applied to all clear and B inputs, A inputs grounded, all outputs open, C_{ext} = 0.02 μF, and R_{ext} = 25kΩ.
 4. A, H = high level (steady state), L = low level (steady state), ↑ = transition from low to high level, ↓ = transition from high to low level, L_H = one high-level pulse, L_L = one low-level pulse, X = irrelevant (any input, including transitions).
 B. An external timing capacitor may be connected between and Rest/C_{ext}/C_{ext} (positive).
 C. For accurate reproducible pulse widths, connect an external resistor between Rest/C_{ext} and V_{CC} with R_{int} open-circuited.
 D. To obtain variable pulse widths, connect external resistance between R_{int} or R_{ext}/C_{ext} and V_{CC}.

† For conditions shown as MIN or MAX, use the value specified under recommended operating conditions.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than one output should be shorted at a time.
 † t_{PLH} = propagation delay time, low-to-high-level output
 ‡ t_{PHL} = propagation delay time, high-to-low-level output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54138/74138 3-Line-to-8-Line Decoder

	Schottky TTL			High-Speed TTL			Low-Power Schottky TTL			Standard TTL			Low-Power TTL			
	Device Type	Package		Device Type	Package		Device Type	Package		Device Type	Package		Device Type	Package		
		C	P	MICF		C	P	MICF		C	P	MICF		C	P	MICF
T.L.	SN54S138	J	□	WD					SN54LS138	J	□	WD				
	SN74S138	J	□	ND					SN74LS138	J	□	ND				
FAIRCHILD	74138	□	□	□					74LS138	□	□	□				
MOTOROLA									SN74LS138							
N.S.C.	DM74S138		□						DM74LS138		□					
PHILIPS	N74S138		□						N74LS138		□					
SIGNETICS	S54S138	F	□	B	□	WD										
	N74S138	F	□	B	□				N74LS138	F	□	B	□			
SIEMENS																
FUJITSU									74LS138			M	□			
HTACH									HD74LS138			P	□			
MITSUBISHI	M74S138		P	□					M74LS138		P	□				
NEC									74LS138			C	□			
TOSHIBA																

Electrical Characteristics SN54LS138/SN74LS138

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V	temperature range	SN74LS	0°C to 70°C
		Storage temperature range		-65°C to 150°C

recommended operating conditions


	SN54LS138			SN74LS138			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			400			400	mA
Low-level output current, I _{OL}			4			8	mA
Operating free-air temperature, T _A	-55	125	0	70			°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER #	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V _{ih}	High-level input voltage		2		V	
V _{il}	Low-level input voltage			0.8	V	
V _{i1}	Input clamp voltage	V _{CC} = MIN, I _i = -18mA		1.5	V	
V _{OH}	High-level output voltage	V _{CC} = MIN, V _{ih} = 2V, I _{OH} = 0.8V, I _{OH} = 400µA	SN54LS 2.5	SN74LS 3.4	V	
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{ih} = 2V, I _{OL} = 0.8V, I _{OL} = 8mA		0.35	0.5	V
I _i	Input current at maximum input voltage	V _{CC} = MAX, V _i = 7V		0.1	µA	
I _{ih}	High-level input current	V _{CC} = MAX, V _i = 2.7V		20	µA	
I _{il}	Low-level input current	V _{CC} = MAX, V _i = 0.4V		0.4	mA	
I _{OS}	Short-circuit output current †	V _{CC} = MAX	-20	-100	mA	
I _{CC}	Supply current	V _{CC} = MAX, Outputs enabled and open	6.3	10	mA	

PARAMETER #	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT			
t _{PLH}	from Binary select	V _{CC} = 5V, T _A = 25°C, C _L = 150pF, R _L = 2kΩ	levels of delay	2	13	20	ns	
t _{PHL}				3	18	27	41	ns
t _{PHL}				2	12	18	39	ns
t _{PLH}	from Enable	V _{CC} = 5V, T _A = 25°C, C _L = 150pF, R _L = 2kΩ	levels of delay	2	21	32	ns	
t _{PHL}				3	17	26	ns	
t _{PHL}				2	25	38	ns	

Pin Assignment (Top View)



positive logic: see function table

Function Table


*S138 *LS138

ENABLE		INPUTS			OUTPUTS							
G1	G2	C	B	A	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
X	H	X	X	X	H	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H	H
H	L	L	L	L	L	H	H	H	H	H	H	H
H	L	L	L	H	H	L	H	H	H	H	H	H
H	L	L	H	L	H	H	L	H	H	H	H	H
H	L	L	H	H	H	H	L	H	H	H	H	H
H	L	H	L	L	H	H	H	L	H	H	H	H
H	L	H	L	H	H	H	H	H	L	H	H	H
H	L	H	H	L	H	H	H	H	H	L	H	H
H	L	H	H	H	H	H	H	H	H	H	L	H
H	L	H	H	H	H	H	H	H	H	H	H	L
H	L	H	H	H	H	H	H	H	H	H	H	L

G2 = G2A + G2B

H = high level, L = low level, X = irrelevant

Functional Block Diagram



*S138 *LS138 DECODER/DEMULIPLEXER

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.

‡ All typical values are at V_{CC} = 5V, T_A = 25°C.

†† Not more than one output should be shorted at a time, and duration of the short-circuit test should not exceed one second.

‡‡ t_{PLH} = propagation delay time, low-to-high-level output

‡‡ t_{PHL} = propagation delay time, high-to-low-level output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54373/74373 Octal D-Type Transparent Latches and Edge-Triggered Flip-Flops

	Schottky TTL		High-Speed TTL		Low-Power Schottky TTL		Standard TTL		Low-Power TTL	
	Device Type	Package	Device Type	Package	Device Type	Package	Device Type	Package	Device Type	Package
T.L.	SN54S373	JDI			SN54LS373	JDI				
	SN74S373	JDIN			SN74LS373	JDIN				
FAIRCHILD										
MOTOROLA										
N.S.C.										
PHILIPS										
SIGNETICS										
SIEMENS										
FUJITSU										
HITACHI										
MITSUBISHI										
NEC										
TOSHIBA										

Electrical Characteristics SN54LS373/SN74LS373

absolute maximum ratings over operating free-air temperature range

Supply voltage, V_{CC}	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	TV		SN74LS	0°C to 70°C
		Storage temperature range		-65°C to 150°C

recommended operating conditions:

	SN54LS373		SN74LS373		UNIT
	MIN	NOM	MAX	NOM	
Supply voltage, V_{CC}	4.5	5	5.5	5	V
High-level output current, I_{OH}			-1		-2.6 mA
High-level output voltage, V_{OH}			5.5		5.5 V
Pulse width, t_w	Clock enable high	15	15		ns
	Clock enable high	15	15		ns
Set-up time, t_{SUTUP}		0.1	0.1		ns
Hold time, t_{OH}		10	10		ns
Operating free-air temperature, T_A	-55	125	0	70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
V_{IH}	High-level input voltage	2			V
V_{IL}	Low-level input voltage			0.8	V
V_{IK}	Input clamp voltage	$V_{CC} = \text{MIN.}, I_I = -15 \text{ mA}$		-1.5	V
V_{OH}	High-level output voltage	$V_{CC} = \text{MIN.}, V_{IH} = 2 \text{ V.}, V_{II} = V_{II} \text{ max.}, I_{OH} = \text{MAX.}$		2.4 3.1	V
V_{OL}	Low-level output voltage	$V_{CC} = \text{MIN.}, V_{IH} = 2 \text{ V.}, V_{II} = V_{II} \text{ max.}, I_{OL} = 20 \text{ mA}$		0.35 0.5	V
I_{OZH}	Off-state output current, high-level voltage applied	$V_{CC} = \text{MAX.}, V_{IH} = 2 \text{ V.}, V_O = 2.7 \text{ V.}$		20	μA
I_{OZL}	Off-state output current, low-level voltage applied	$V_{CC} = \text{MAX.}, V_{IH} = 2 \text{ V.}, V_O = 0.4 \text{ V.}$		-20	μA
I_I	Input current at maximum input voltage	$V_{CC} = \text{MAX.}, V_I = 7 \text{ V.}$		0.1	mA
I_{IH}	High-level input current	$V_{CC} = \text{MAX.}, V_I = 2.7 \text{ V.}$		20	μA
I_{IL}	Low-level input current	$V_{CC} = \text{MAX.}, V_I = 0.4 \text{ V.}$		-0.4	mA
I_{OS}	Short-circuit output current	$V_{CC} = \text{MAX.}$		-30	mA
I_{CC}	Supply current	$V_{CC} = \text{MAX.},$ Output control at 4.5V		24 48	mA

switching characteristics, $V_{CC} = 5 \text{ V.}, T_A = 25^\circ\text{C}$



PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
f_{max}					12	18	MHz
t_{PLH}	Data	Any Q	$C_L = 45 \text{ pF.}, R_L = 667 \Omega.$ See Notes 2 and 3		12	18	ns
t_{PHL}	Clock or enable	Any Q			20	30	ns
t_{DZH}	Output	Any Q			15	28	ns
t_{DZL}	Control	Any Q			25	38	ns
t_{OHZ}	Output	Any Q	$C_L = 50 \text{ pF.}, R_L = 667 \Omega.$ See Note 3		12	20	ns
t_{OLZ}	Control	Any Q			15	25	ns

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

‡ All typical values are at $V_{CC} = 5 \text{ V.}, T_A = 25^\circ\text{C}.$

§ Not more than one output should be shorted at a time and duration of the short circuit should not exceed one second.

Pin Assignments (Top View)



NOTES: 2. Maximum clock frequency is tested with all outputs loaded.
3. See load circuits and waveforms on page 2-11.

f_{max} = maximum clock frequency
 t_{PLH} = propagation delay time, low-to-high-level output
 t_{PHL} = propagation delay time, high-to-low-level output
 t_{DZH} = output enable time to high level
 t_{DZL} = output enable time to low level
 t_{OHZ} = output disable time from high level
 t_{OLZ} = output disable time from low level

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น มิใช่ให้ไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

การที่ Project นี้สำเร็จลงได้ด้วยดี ก็เพราะได้คำแนะนำรวมทั้งการช่วยเหลือจาก อาจารย์ภากร หุตสังภาค ซึ่งเป็นอาจารย์ที่ปรึกษา และขอขอบคุณอาจารย์ประจำ ภาควิชาเทคโนโลยีวัดคุมทางอุตสาหกรรม ที่ได้ให้ความช่วยเหลือและอำนวยความสะดวก ในการจัดหาเครื่องมือ อุปกรณ์ รวมทั้งการให้คำแนะนำต่างๆ ในการทำ Project ทางคณะผู้จัดทำขอขอบคุณทุกท่านเป็นอย่างสูง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. IBM "TECHICAL REFERENCE MANUAL FOR IBM PC-XT" PD.
INTERNATIONAL BUSINESS MACHINES CORATION, 1983
2. ทินกร ดุ๊ก และ ชานินทร์ ถาวรศาสนวงศ์ , "การใช้งาน Z-80",
หน้า 31-51, 52-62, 103-109, ห.จ.ก.สำนักพิมพ์ลิขสิทธิ์เซ็นเตอร์,
กรุงเทพฯ
3. ยืน ภู่วรรณ และ วัฒนา เชียงกุล, "ไมโครโปรเซสเซอร์-ไมโคร
คอมพิวเตอร์", หน้า 53-71, บริษัท ซีเอ็ดยูเคชั่น จำกัด, กรุงเทพฯ

