



ปีการศึกษา 2533

การทดลอง เทคโนโลยีการสื่อสาร



สรุปผล อ่องซี่

อาจารย์ที่ปรึกษา

ผศ.ดร.กนก เจนจิรพงศ์เวช

027844



ปริญญาโท ปีการศึกษา 2533

ภาควิชา เทคโนโลยีสารสนเทศ

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณลาดกระบัง

เรื่อง การทดลอง เทคโนโลยีการสื่อสาร

ผู้จัดทำ

เลขหมู่ T 33011 ก3
เลขทะเบียน 027844
วัน, เดือน, ปี 12 ก.ค. 34

- | | | |
|---------------|---------------|---------|
| 1. กิตติ | ขณะนิมิตร | 31-3001 |
| 2. ฐากร | ชัยมงคล | 31-3009 |
| 3. น้อย | หอมจันทร์ | 31-3014 |
| 4. ภัทรสิทธิ์ | เอี่ยมแสงมงคล | 31-3018 |
| 5. สุรพล | อ่องชี | 31-3029 |

(----- 100 -----)

(มศ. ดร. กนก เจนจิรพงศ์เวช)

(-----)

การทดลอง เทคโนโลยีการสื่อสาร

๕

กิตติ

พระนิมิตร

รากร

ชัยมงคล

น้อย

หอมจันทร์

ภัทรสิทธิ์

เอี่ยมแสงมงคล

สรวล

อ่องซี่

ปีการศึกษา 2533



EXPERIMENTS IN TELECOMMUNICATION

KITTI

THANANIMITR

TAKOON

CHAIMONGKOL

PRATARASIT

OAEMSANGMOGNKOL

SURAPOL

ONG-CEE

DR. KANOK

JAINJIRAPONGVEJ

ADVISOR 1990.

ABTACK

Most modern electronic circuitry incorporates high-density packaging form of linear and/or digital integrated circuit chips (ICs.) Radios, TV sets, medical instruments, citizen band radios, calculators, and computers are but a few examples of equipment which use high-density packaging of solid-state devices. During the 1960s, the study of linear circuits used in operational amplifiers (op amps) and analog computers was left to the area of "nice-to know" information. in


favor of teaching the digital circuitry used in computer logic. Although linear IC technology stands today where transistors stood in the 1950s, the renewed use of the basic op amp design and its myriad variations now make linear

devices as important as digital devices to the electronics technician. The Linear Integrated Circuits Applications Series is aimed at presenting linear ICs in a variety of circuit applications. Linear ICs are easy to teach and even easier to learn. In the application of the devices are no load lines to plot, no calculations using complex parameters, and a minimum of biasing problems. In laboratory usage, an important consideration is that most linear chips are rugged and not easily burned out. Low cost, a wide variety of types, and ease in handling make linear ICs very appealing for the designer. As prerequisites for studying linear ICs the student needs only DC, AC, and the general concepts of active devices. A brief course in transistor theory is sufficient since such information is not essential for working with ICs. The key in using chip is knowing how to apply them in circuit designs.

In each volume of this series the introduction of a new chip includes a discussion about the chip. For instructional purposes, only those chip which provide for a wide of applications were selected. The cost of the chips to the student was also considered in selecting those used in these experiments. The laboratory instruments and components required for circuit evaluation are described each text-lab manual. In most cases 1/4 - 1/10-W resistors are adequate and 10 percent capacitors with 25 W V DC ratings will be adequate. All required components needed for circuit are shown on the circuit


diagrams. The text-manual is not written in cook- book fashion. The student should know how to use electronic components, how to wire circuits, and should be experienced in the use to general types of laboratory instruments. Three instruments are particularly important, namely, a dual-trace oscilloscope, a functions generator, and a digital multimeter.

The study of linear integrated circuits and their applications is challenging and provides ample opportunity for students to express their creative ability. Students completing the study will have a thorough in the use, application, and methods of troubleshooting electronic circuits that incorporate linear ICa in their design.



คำนำ

วงจรรีเลคทรอนิกส์สมัยใหม่ในปัจจุบันนี้จะถูกรวบรวมกันประกอบอยู่ใน INTEGRATED CIRCUIT (IC) ซึ่งจะมีทั้งประเภท LINEAR และ DIGITAL วิทยุ โทรทัศน์ เครื่องมือทางการแพทย์, เครื่องคำนวณ, วิทยุ เครื่องรับส่งรวมไปจนถึง COMPUTER ส่วนมากนี้จะใช้ พวก IC แทนทั้งหมดจะมีบ้างเป็นส่วนน้อยที่ใช้พวก



1. บทนำ
2. ส่วนที่ 1 การทดลองที่ 1 - 7
3. ส่วนที่ 2 การทดลองที่ 8 - 14
4. ส่วนที่ 3 การทดลองที่ 15 - 20
5. ส่วนที่ 4 การทดลองที่ 23 - 29
6. ภาคผนวก

- เดซิเบล, แรงเคลื่อน, กระแส และ อัตราส่วนของกำลังงาน

- DATA SHEETS

เอกสารนี้เป็นเอกสารที่สงวนไว้ใช้เฉพาะการเรียนการสอนที่มหาวิทยาลัยเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
- กิตติกรรมประกาศ
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- หนังสืออ้างอิง

ที่สามารถใช้ในการทดลองนี้, พวกเครื่องมือวัดตลอดจนค่าอุปกรณ์ต่างๆ ที่ใช้ในการทดลองจะรวบรวมไว้ ให้แล้วใน TEXT LAB MANUAL, ค่า RESISTOR ที่ใช้จะใช้ขนาด 1/4 หรือ 1/10 W ส่วน CAPACITOR ใช้ค่าผิดพลาด 10%, 25 WV DC ก็พอเพียงส่วนอุปกรณ์ที่ใช้ในแต่ละวงจรจะบอกไว้อีกทีใน CIRCUIT DIAGRAM นักศึกษาควรจะต้องมีความรู้ เกี่ยวกับทางด้านอิเล็กทรอนิกส์, อุปกรณ์อิเล็กทรอนิกส์ การประกอบวงจร ตลอดจนถึงสามารถที่จะใช้อุปกรณ์ เครื่องมือวัดได้ โดยในชุดทดลองนี้จะมีเครื่องมือวัด 3 ชนิดที่ใช้กันบ่อยๆ คือ DUAL TRACE OSCILLOSCOPE, FUNCTION GENERATOR และ DIGITAL MULTIMETER.

ในการศึกษาเกี่ยวกับทางด้าน LINEAR INTEGRATED CIRCUITS และ การนำไปใช้งาน ต่างๆ ที่แสดงไว้ในการทดลองแล้วนั้น จะเป็นการทำทฤษฎีความรู้ความสามารถของนักศึกษาที่สนใจ โดยจะมีตัวอย่าง การทดลอง ที่เหมาะสมให้เรียนรู้ตลอดซึ่งหลังจากที่ได้ศึกษาและทดลอง การทดลองต่างๆ แล้ว นักศึกษาจะมีความรู้เกี่ยวกับทางด้าน การนำไปใช้งาน และวิธีการแก้ปัญหาจากวงจรต่างๆ และรวมไปจนถึง การออกแบบวงจร LINEAR INTEGRATED ด้วย.



Experiment 4

AC-COUPLE LOW-FREQUENCY AMPLIFIER.

วัตถุประสงค์.

1. หาค่าของตัวเก็บประจุจะส่งผ่านที่ใช้ต่อกับวงจร เพื่อจัดการการส่งผ่านทาง AC ของวงจรขยายความถี่ต่ำ
2. คำนวณและวัดผลที่เกิดขึ้นเพื่อการใช้ค่าเก็บประจุที่ไม่ถูกต้องสำหรับภากรส่งผ่านวงจร
3. ทำเช่นเดียวกับข้อ 1 และ 2

ทฤษฎีเบื้องต้น

ตัวเก็บประจุส่งผ่านที่ต่อกันระหว่างวงจรที่สามารถใช้ลดทอนและ phase shift

ของสัญญาณ

ความเพี้ยน Oscillation op-amp ในอุดมคติ ที่ความถี่ต่ำ การส่งผ่านวงจรขยายเพื่อที่รักษาสัญญาณ ณ ความถี่ต่ำ การส่งผ่านวงจรขยายเพื่อที่จะรักษาสัญญาณ AC ที่ ความถี่ต่ำอาจมีปัญหาได้ในเชิงของเครื่องมือเครื่องมือ โดยเฉพาะอย่างยิ่งเครื่องมือแพทย์ ความถี่อาจจะต่ำลง 0.1 MHz ของตัวเก็บประจุส่งผ่านมีผลกระทบต่อความถี่ต่ำและทำให้เกิดปัญหาในการออกแบบวงจร

ในการทดลองครั้งนี้ จะประเมินผลการกระทบของการส่งผ่านสัญญาณและ bypass capacitor ในการออกแบบวงจร

สมการในการคำนวณ

$$X_c = 1/6.28 fC \quad (4.1)$$

$$\text{Set } X_c = 0.05 \text{ (5\%)} \quad R1=Rj$$

$$X_c = 0.05 R1 \quad \text{provides rolloff} \quad (4.2)$$

$$\text{Attenuation (dB)} = -20 \log \quad V_{out} \quad (4.3)$$

การทดลองและการวัดผล

1. สร้างวงจรตามรูป 4.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

2. ปรับ Function generator ให้ได้ความถี่ต่ำสุดเท่าที่ Function generator สามารถปรับได้ เช่นถ้าปรับ Function generator ได้ต่ำสุด 10 Hz ก็ให้ใช้ความถี่ 10 Hz ในการทดลองวงจร ทาร Function generator สามารถปรับได้ต่ำสุดเพียง 20 Hz ก็ใช้ความถี่ต่ำสุดในการทดลองวงจร โดยการป้อนความถี่ต่ำสุดของ Function generator ผ่านตัวเก็บประจุ 10 uF แล้ววัด Vp-p ที่จุด A และ B (คร่อมตัวเก็บประจุ) หาเปอร์เซ็นต์ของแรงดันตกคร่อมที่จุด B เทียบกับ A จากสมการ 4.3 คำนวนการลดทอน (attenuation) ในหน่วยเดซิเบล (dB) ซึ่งได้ขาดการสูญเสียตัวเก็บประจุ

3. หาค่าของตัวเก็บประจุที่ทำให้เกิดการสูญเสียจากตัวเก็บประจุ


4. ถ้า $X_C = 1000 \text{ Ohms}$. อัตราขยายของวงจรจะลดลง 50% เพราะเหตุใด

5. ให้ต่อ Vertical Input ของออสซิลอโคปไปยังจุด A และ Horiz. Input ไปยังจุด B ตรวจสอบตัวเก็บประจุ 1 uF รวมทั้งค่ามากกว่า และค่าน้อยกว่า เพื่อที่จะหาผลกระทบของตัวเก็บประจุส่งผ่านต่อ phase shift, เกิด phase shift เท่าไร ที่ 10 Hz และ 1 KHz pattern รูปวงรี เป็นตัววัดการ shift ของ phase ณ ที่นี้ (อ้างอิงการทดลองที่ 1 สำหรับการวัดข้างต้น)

6. ณ 10 หรือ 20 Hz จะเกิดเฟสชิฟ เท่าไร เมื่อตัวเก็บประจุเป็น 10 และ 100 ไมโครฟาวัต


7. ถ้า R_3 เป็นตัวส่งผ่านสัญญาณ ค่าของตัวเก็บประจุต้องเป็นเท่าไร ณ 1 KHz

ตรวจสอบประจุ uF รวมทั้งค่ามากกว่า และค่าน้อยกว่า เพื่อที่จะหาผลกระทบของตัวเก็บประจุส่งผ่านต่อ phase shift, เกิด phase shift เท่าไร ที่ 10 hz และ 1 khz pattern รูปวงรี เป็นตัววัดการ shift ของ phase ณ ที่นี้ (อ้างอิงการทดลองที่ 1 สำหรับการวัดข้างต้น)



: 4 3403

Fig 4-1: AC-coupled amplifier



Experiment 5

HIGH-INPUT IMPEDANCE AMPLIFIER.

วัตถุประสงค์

1. วัด Impedance ของ OP - AMP.
2. เปลี่ยนค่าอุปกรณ์ ซึ่งทำให้มีผลต่อ Input impedance ของ OP-AMP.
3. กำหนด Band width ของวงจรขยาย และกำหนด ผลต่อความถี่ โดยเลือก Band width ของวงจรขยาย และกำหนด ผลตอบสนองต่อความถี่ โดยเลือก จากความต้านทานป้อนกลับ

ทฤษฎีเบื้องต้น

วงจรขยาย input impedance สูง เป็นประโยชน์ในการออกแบบวงจร Filter และ วงจร นวัตกรรม การตรวจจับสัญญาณทาง input และเป็นประโยชน์ในการวัดในแหล่งมีความ ต้านทานสูง (High resistance sources) ตัวอย่าง เช่น ผิวหนังของคนมีความต้านทาน สูงจาก 50,000 จน เกือบถึง 1 ถ้าวงจรขยายมีความต้านทาน input ต่ำถูกใช้ในการวัด คตท. ของวงจรขยายจะถูกต่อขนานเข้ากับ Load การวัดจึงไม่ถูกต้องเท่าที่ควร

ในการทดลองนี้วงจรขยายใช้ Loop ในการป้อนกลับ (Feed back loop) เป็น ตัวเพิ่ม input impedance ดังนั้น input impedance จะอยู่ในช่วง 100 M อัตรการ ขยายวงจรมีค่าใกล้เคียงกับ 1 (Unity Gain) และไม่กลับเฟส output impedance ต่ำ ด้วยเหตุนี้จึงเหมาะสำหรับหับเครื่องวัด (Meter)

การทดลองและการวัดผล

1. สร้างวงจรตามรูป 5.1 ใช้ค่าอุปกรณ์ดังที่แสดงไว้ในรูป กำหนดว่า input resistance โดยต่อ คตท. อนุกรมกับ input (R_{DX}) ป้อนสัญญาณ R_X จนกระทั่ง $V_{out} = 5 F_s$ ณ จุดนี้แรงดันตกคร่อม V_i เท่ากับแรงดัน input ของวงจรขยาย (V_2), input impedance ของวงจรขยาย (R_{in}) จะเท่ากับ R_X และ Input มีค่าสูง R_X จะต้องสูงขึ้นเป็น 20:10 และ M
2. หาผลกระทบของ input resistance โดยใช้แหล่งจ่ายสัญญาณ 100. KHz และ โดยการลดค่าของ C_2 คบ้น 0.1 แล้วเป็น 0.05 μF ตามลำดับ X_C ของ ตัวเก็บประจุ ทำหน้าที่เหมือนตัวต้านทานป้อนกลับ เมื่อความถี่ลดลงค่า X_C จะเพิ่มขึ้นเป็นเหตุให้การป้อนกลับลดลง บันทึกรว่า R_X และ C_2
3. หาค่า X_C เป็น 0.05, 0.1 และ 5 μF ที่ 10 Hz แรงป้อนกลับที่ผ่านมาจากทาง R_f จะมีค่าเป็นกี่ % ของแรงดัน Output ที่ 100 Hz เมื่อ $C = 5 \mu F$
4. หาค่า R_{in} เมื่อ $C_2 = 10 \mu F$




Fig. 5-1. High-input-impedance amplifier




Fig. 5-2. Feedback capacitor, value versus input resistance

การทดลองที่ 9

COMPRESSION AMPLIFIER.

วัตถุประสงค์

1. มีความเข้าใจว่า ย่านการทำงานของวงจรมาย Dynamic เพิ่มขึ้นอย่างไร
2. ปรับปรุงและประเมินผลวงจรมาย Compression.
3. สามารถใช้วงจรมาย Compression ในระบบสื่อสาร

ทฤษฎีเบื้องต้น

เครื่องส่งสัญญาณวิทยุ, เครื่องปรับ และเครื่องบันทึก และบางอย่างในระบบเสียง และภาพต้องการวงจรมายที่ไม่ Cut-off และอิ่มตัว (Saturate) ง่ายๆ ต่อสัญญาณที่มีการเปลี่ยนแปลงตัวอย่างเช่น ในเครื่องบันทึกเทปสามารถรับได้ทั้งเสียงเบาและเสียงดัง โดยไม่ต้องปรับตัวควบคุมอัตราการขยายของวงจรมาย ดังนั้นจึงต้องออกแบบ INPUT ของวงจรมายเสียงให้กดเสียงที่ดังไว้ให้ได้ขนาดสัญญาณปกติ

ในการทดลองวงจรมายรูป 9-1 Dynamic Range ของวงจรมาย Amplifier จะถูกเพิ่มขึ้น โดยส่วนประกอบ 7 ตัว ค่าสูงสุดของสัญญาณ INPUT สามารถรับได้ถึง 10 v. P-P ในวงจรมายนี้ ค.ต.ท. อนุกรม 3 ตัวถูกใช้เป็น ค.ต.ท. ป้อนกลับอัตราขยายของวงจรมายเป็น R_f/R_{in} และ $A = -15$ เมื่อ $R_f = 15 \text{ Kohm}$ และ $R_{in} = 1 \text{ Kohm}$ ตัวเก็บประจุ C_1 มีหน้าที่ตอบสนองความถี่ Roll-Off ทางด้านต่ำ และ C_2 มีหน้าที่ตอบสนองความถี่ Roll off ทางด้านสูง จากการวัดในการทดสอบวงจรมายแสดงให้เห็นว่าค่าอัตราขยายเป็น 1.5 เท่าภายในขอบเขตของย่านความถี่ใช้งาน

* ถ้าไดโอดถูกต่อคร่อม ค.ต.ท. 8.2 Kohm มันจะนำกระแสเมื่อแรงดันตกคร่อมมากกว่า 0.6 V ในกรณีของสัญญาณ AC ไดโอดจะนำกระแสความต้านจะลดต่ำกว่า 8.2 Kohm อัตราขยายของ Amplifier, เพราะฉะนั้นจะลดลงบนครึ่งไซเคิล ไดโอดจะไม่นำกระแส Compression

ทำแทนบนเครื่องคลื่นลบหรือเครื่องคลื่นบวกเท่านั้น ขึ้นอยู่กับการใส่ไดโอด อย่างไร ไดโอด 2 ตัวที่อยู่ ด้านหลังความต้านทานจะแบ่งเป็นช่วงลบทั้งคู่ไดโอด 2 เจอนั้นที่แทนที่ คร่อมความต้านทาน 4.7 Kohm จะเป็นตัวเพิ่ม Compression สัญญาณ INPUT 1 V ที่ OUTPUT 10 V. ไม่ทำให้ Amplifier ถึงสภาวะอิ่มตัว

ช่วงของ Dynamic Compression เป็น $10/0.075 = 133$, หรือประมาณ 43 เดซิเบล ช่วง Dynamic สามารถอยู่ในความก้าวหน้า เพิ่มขึ้นโดยแทนค่าไดโอดคร่อม ความต้านทาน 2.2 Kohm และ Amplifier 2 ตัวสามารถต่อเป็นแบบ Cascade ตัวเก็บประจุในข้อจำกัด ของวงจร แบบนี้วัดถึงช่วง Speech

การทดลองและการวัด

1. ต่อวงจรตามรูป 9-1 ตรวจสอบอัตราขยายของ Amplifier โดยให้ความถี่ 1 K.hz
2. สัญญาณ INPUT อะไรที่ต้องการให้ OUTPUT ออก 1 V.
3. เขียนกราฟของ V_{out} กับ V_{in} ออกแบบกราฟโดยให้ V_{in} เริ่มจาก 0 ถึง 10 V. และ V_{out} จาก 0 ถึง 30 V. เริ่มจากการ INPUT เป็นศูนย์ เขียนรูปให้สูง จุดของสภาวะแรงดันอิ่มตัว
4. จากกำหนดเส้นโค้ง อัตราขยายแรงเคลื่อนที่ 10 V. OUTPUT
5. สัญญาณ INPUT เป็นเท่าไรที่ทำให้ OUTPUT เป็น 1 V.
6. ต่อ Diode เข้าไปที่ R4 ผลจะทำให้สัญญาณรูปเคลื่อนทาง OUTPUT เกิดการเปลี่ยนแปลงไปตามการสัญญาณทาง INPUT
7. ต่อ Diode แบบ Reverse และดูผลที่เกิดขึ้นของ OUTPUT
8. ต่อ Diode เข้าไปอีกตัวหลัง R 8.2 K.ohm แล้วดูสัญญาณ INPUT ในขณะที่เป็นเท่าไรก่อนที่จะ cut off แล้วเขียน Curve เพื่อเปรียบเทียบกับกราฟมาตรฐาน
9. ทำตามลำดับขั้นตั้งแต่ 6-8 โดยการใส่ Diode ที่ R3 แทนแล้ววัดผลและเขียนกราฟ
10. จัดการขยายแรงดันเคลื่อนสูงสุดของสัญญาณ INPUT ในลำดับขั้นที่ 2 เป็นเท่าไร




Fig 8-2. Voltage attenuator




Fig. 8-1. Amplifier for noise measurements




Fig. 9-1. Compression amplifier

Experiment 10

Carrier / Tone Generator

วัตถุประสงค์

1. เรียนรู้ วิธีการเปลี่ยนของสัญญาณ Carrier (C M) ไปเป็นสัญญาณเสียง
2. ใช้สัญญาณ Carrier tone Generator ในการกำหนดสัญญาณ Alarm, ในการที่เครื่องส่งกำลังส่ง Carrier ออกอากาศ
3. ใช้ Ic. มาทำเป็นวงจร O.S.C

ทฤษฎี

ในระบบการติดต่อสื่อสารนั้นเครื่องรับจะใช้การรวมความถี่ที่ ออสซิลเลต (BFO) ทำงานที่ใกล้ความถี่กลาง (IF) เพื่อปรับปรุงเสียง เพื่อที่จะสร้างสัญญาณเสียงที่เราสามารถได้ยินจากเครื่องส่ง CW. โดยการปรับความถี่ BFO นี้มีความแตกต่างระหว่าง BFO และ IF นี้จะอยู่ในช่วง 200-800 Hz

สำหรับ carrier จากเครื่องส่งวิทยุเราสามารถที่จะ Monitor ก็ได้ดังนั้นถ้า carrier ส่งออกอากาศ ส่วนของวงจร alarm Remote location จะทำงาน และมีเสียงดังเตือนขึ้น จากหลักการนี้เราสามารถนำไปใช้ งานกับเครื่องส่งเมื่อไม่มีการส่งสัญญาณ ออกไป เราสามารถที่จะออกแบบ เครื่องเตือนฉุกเฉิน (Emergency beacons) เพื่อใช้กับ carrier wave ของเครื่องส่งโดยเฉพาะ

ส่วนในทางด้านรับ carrier จะถูกเปลี่ยนกลับไปเป็น pulse tone เมื่อ carrier ที่ ยังไม่ได้ Modulated สามารถส่งได้ไกลกว่าคลื่นที่ Modulate โดยวิธีที่กล่าวมา




Fig. 10-1. Carrier/tone generator

ในการทดลองนี้สัญญาณ carrier จะถูกเปลี่ยนไปเป็นสัญญาณเสียงโดยใช้วงจร comparator และ key oscillator โดยวงจรจะเป็นแบบธรรมดา ๆ และง่ายที่จะใช้ร่วมกับ R.F ส่วนของวงจรแสดงดังรูป 10.1 โดยจะมีส่วนสำคัญ 3 ส่วน คือ

- DETECTOR
- COMPARATOR
- KEY OSCILLATOR

โดยส่วนของ Detector และ RF filter จะมี D1, R1 และ C1 และค่าของ C1 นี้จะถูกกำหนดโดย ความถี่ของคลื่นพาห์ และ Detector นี้สามารถทำงานในช่วง ความถี่สูงกว่า 10 KHZ ถึง 2 MHZ หรือมากกว่านั้นปรกติ Diode จะทำงานได้นั้นต้องการ Voltage อย่างน้อย 0.5 Volt

จึงต้องใช้แรงดันประมาณ 1 Volt หรือมากกว่า (1.2 V) ในการ ทำงาน

Test and Measurement

1. ประกอบวงจรแสดงดังในรูป 10.1 ใช้ค่าอุปกรณ์ต่างๆ ในวงจร
2. บ้อนสัญญาณ Sine wave ความถี่ 100 KHz Amplitude = 1 Vp-p เข้าที่ Switch ที่ต่อเข้าขา Anode ของ Diode
3. บันทึกว่า Reference toge เมื่อ S1 = OFF
4. สังเกต Wave form ที่จุด p2 ของ IC LM 339 เมื่อ S1 On และ Off สลับกันอย่างรวดเร็ว (การเกิดขึ้นเหมือนกับการสร้างสัญญาณของเครื่องโทรเลข

5. ค่า D.C Voltage ที่ตกคร่อม R1 มีค่าประมาณเท่าไร เมื่อ Carrier กำลัง On อยู่
ค่า Voltage ที่เกิดขึ้นนี้จะมีค่ามากหรือน้อยกว่า Reference Voltage ที่ถูกกำหนดโดย R2-R3
6. สัญญาณความถี่เสียงที่เกิดขึ้น เมื่อ S1 On คืออะไร
7. เพิ่มค่า R6 ให้มากขึ้น (ประมาณ 220-270 โอห์ม) ผลของความถี่เสียงจะเปลี่ยนแปลง
หรือมีผลอะไรเกิดขึ้นบ้าง
8. เปลี่ยนค่า C4 จาก 0.5 μF ถึง 0.2 μF อะไรเกิดขึ้นกับความถี่เสียง
9. สังเกต รูปร่างขนาดคลื่นที่ Speaker และขนาดเมื่อปลด C6 จะมีผลอะไร เกิดขึ้นบ้าง
10. Function ของวงจรที่เกิดขึ้นที่ความถี่ 1 MHz และที่สัญญาณ Carrier 2 MHz คืออะไร

Experiment 11

C.W. Keyer.

1. ใช้ Logic switching เพื่อแก้ Key bounce ใน Mechanical switches และ Key โทรเลข
2. ใช้ Logic gate ออกแบบเป็น monostable oscillate.
3. ศึกษาและฝึกหัดกับ รหัส Morse

ทฤษฎี

ในระบบ Mechanical switch เช่น push buttons, slide switches, telegraph keys, จะเกิดปัญหาในขณะที่ contact เปิดและปิด จะเกิด bounce ขึ้น (เกิดขึ้นจากขณะที่ contact ยังสัมผัสไม่สนิท) ซึ่งปัญหาที่เกิดขึ้นนี้ เราจะสามารถขจัดทิ้งได้ โดยการใส่ Switch ไปควบคุม Electronic gate ซึ่ง bounce ที่จะเกิดจะมีลักษณะเป็น positive และมีการเปลี่ยนแปลง ระหว่าง 2 state ซึ่งเมื่อเรา check ที่ O/P ตอนนั้น จะพบว่า ปัญหา bounce จะหมดไป

จากรูป d11.1 Nand gate 2 ตัวในลักษณะ cross clyed เราสามารถกระทำ ได้โดยการใส่ S P S T แสดงรูปเมื่อเป็น Switch S1 ต่อที่ขา 2 ของ Gate A ส่วน O/P ของ gate A จะเป็นสเตตเป็น "1" ซึ่งในขณะที่เดียวกัน Q จะเป็น "0" แต่เมื่อ S1 เปลี่ยนมาที่ Pin 5 ของ gate B O/P คือ Q และ Q' จะกลับสเตตเดิม โดย Q จะ = "0" Q = "1" และถ้าจะสร้างเป็นวงจร Monostable จะทำได้โดยเพิ่ม วงจรส่วนที่ 3 (Gate C) เข้าไปแสดงดังรูป 11.2 เมื่อ S.W ต่อไปที่ pin 5 จะเปลี่ยนสถานะและเมื่อ S.W pin จะเป็นสถานะเดิม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะเปลี่ยนสถานะและเมื่อ S.W pin จะเป็นสถานะเดิม

ในการทดลองนี้จะใช้ IC SN 7400 สำหรับวงจร Switching R2 และ C7 จะประกอบเป็นวงจร time delay โดย o/p ของ gate จะเปลี่ยน Keybounce ลดลงจนหมด โดยความสัมพันธ์การทำงานของ S.W. และ Logic gate จะแสดงได้ ดังรูป 11.3 โดยถ้าค่า R2 มากจะเป็นการเพิ่มความยาวของ S.W. Time และถ้า เวลามากเกินไปในการใช้ telegraph key โดยปกติจะหักช้าเสียเวลาซึ่งเป็นการจำความเร็วของกาว์ key

วงจร Logic switching สามารถที่จะใช้ร่วมกับวงจร Keyed Oscillator เพื่อทำเป็นส่วนฝึกหัดของ Morse Code โดยทุกครั้งที่ Key ถูกกดเราจะได้ยินเสียง จากลำโพงโดย TR. Q1 จะรับแรงดันบวกมีค่าประมาณ 1 Volt มากให้ทำงาน และ Saturate ได้ในส่วนของวงจร O.S.C จะสร้างขึ้นถึงส่วน A, C และ D ของ IC SN 7404 จะเป็นส่วน Driver ในทำนองเดียวกันเราสามารถที่จะเพิ่มความดันของ เสียงโดยต่อส่วนที่เหลือของ IC 7404 ขนานกันเข้าไป IC 7404 ซึ่งจะได้เสียงดังขึ้น ในส่วนของ R3, R4, C1 จะทำหน้าที่เป็น Voltage divider เพื่อ Limit Voltage ที่จะป้อนสู่ Base ของ Q1

Test and Measurement

1. ประกอบวงจร เฉพาะส่วน Keyer Section บันทึก O/P ที่ Q เมื่อเรา เปิดและปิด Switch S1
2. จะเกิดอะไรขึ้นเมื่อ R2 เปลี่ยนค่าไป = 1 M ให้อัด Osilloscope ไปที่ Q และสังเกตผลของ Switching จากนั้นเปลี่ยน R2 ไปสู่ค่าเดิม?
3. ประกอบวงจร Osillator Section และต่อไปเข้ากับส่วนของ Keyer Voltage divider ผลที่แสดงบน Scope จะ follow ตาม Keyer Section หรือ
4. ความถี่ของของถาวร O.S.C คือเท่าไร?
5. Voltage ที่ป้อนแก่ ขา Base ของ Q1 ต้องมีค่าประมาณเท่าไร Q1 ถึงจะ Turn
6. C6 ใช้ทำหน้าที่อะไรในวงจร




Fig. 11-1... Bounceless switch




Fig. 11-3. Switching waveshapes, outputs




Fig. 11-2. Bounceless switch keying

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Experiment 14

Low frequency heterodyning

วัตถุประสงค์

หลักการได้ศึกษาและทดลอง การทดลองนี้ เราสามารถที่จะทราบ

ทดสอบและหาค่าของวงจรผสมสัญญาณเสียงความถี่เดียวโดยกรรมวิธี heterodyne

ใช้วงจร Low.- frequency heterodyning เพื่อออกแบบและแก้ปัญหา

ทฤษฎี

สัญญาณเสียง 2 สัญญาณ สามารถผสมเข้าด้วยกัน (heterodyned) ที่ขา I/P ของด้านบวกของ IC LM3900 โดย IC เบอร์นี้จะมี Diode ที่ I/P ทางลบ และ Diode ที่ Point maker nonlinear signal processing positive.

ในการทดลองวงจรจะแสดงได้ดังรูป 14.1 จะมีสัญญาณ 2 สัญญาณ บ้อนเข้าที่ขา I/P ของ Amplifier โดยขนาดของสัญญาณที่ f_1 สามารถมี Amplitude ที่สูง ๆ ได้ และ Amplitude ที่ตัวเอง ในขณะที่เดียวกัน สัญญาณ f_2 ที่จะบ้อนเข้าที่ขา I/P เดียวกัน ความแตกต่างของสัญญาณขณะที่จะไปปรากฏที่ O/P และสัญญาณนี้จะถูกส่งไปที่วงจร Low pass filter โดยวงจร Low pass filter จะต้องออกแบบให้มี Corner frequency ที่ดีใน Range ของสัญญาณที่แตกต่าง โดยความถี่ทางด้าน I/P สามารถที่จะส่งได้ (จะขึ้นอยู่กับ Bandwidth ของ IC) แต่ทางด้านของ O/P สัญญาณจะสัมพันธ์กับขอบเขตของ วงจร Filter

ในการทดลองนี้เราจะสามารถ ทดสอบและหาค่าของวงจร Low Frequency heterodyning ซึ่งจะกระทำได้ตาม introductions ที่ให้ไว้ใน การทดลองนี้

Test and Measurement

1. โครงสร้างของวงจรแสดงรูป 14.1 โดยการให้ค่าของอุปกรณ์ต่าง ๆ ตามวงจรในตอนแรกจะไม่ต่อขา 5 ของ IC LM 3900 แล้วบันทึกค่า static voltage ที่แต่ละ pin ของ IC LM 3900
2. Set Function gen 20 KHZ wave แล้วต่อไป out put function gen ไปยัง V1 และ V2 และปรับ Amplitude ของสัญญาณให้ได้ 50 mV_{p-p}. ทำการปรับความถี่ของสัญญาณ จาก 2 to 19.5 KHZ จะได้รับผลการทำงานของวงจรที่ Vout ของวงจร
3. จากภาพสัญญาณที่ได้รับจาก Vout ใน step ที่ 2 ซึ่งจะบอก peak-to-peak amplitude และความถี่ของสัญญาณ
4. ปรับ Amplitude control ของ f2 จาก 50 mV_{p-p} เป็น 100 mV_{p-p} จะได้รับผลการทำงานของวงจรจากการปรับที่ Vout เป็นเท่าไร
5. ปรับ Amplitude Control ของ f2 กลับเป็น 50 mV_{p-p} ดั้งเดิมและทำการปรับความถี่ ของ f2 ให้มากกว่าและน้อยกว่า 20 KHZ จะให้ผลการทำงานของวงจรที่ Vout เป็นอย่างไร
6. ถอด f2 ของ function gen ออกจาก Input V2 และให้ f1 หาคความถี่ ที่ทำให้ output signal ลดลง 0.070 ที่ 20 KHZ




Fig. 14-1. Low-frequency-heterodyne circuit diagram

EXPERIMENT 12

VOICE PROCESSOR FOR FM TRANSMITTERS

วัตถุประสงค์

๑. สามารถออกแบบ, ทดสอบและคำนวณ Audio-processor subsystem เพื่อเตรียม Audio signal สำหรับ FM
๒. สามารถกำหนดออกแบบวงจรได้ในกรณีที่ต้องการออกแบบให้วงจรมีการทำงานเป็นพิเศษ

ทฤษฎี

สถาบัน Electroni Industries Association (EIA) มีกฎสำหรับขอบข่ายของการตอบสนองความถี่สัญญาณ Audio และการเบี่ยงเบนของสัญญาณ FM โดยมีหัวข้อดังต่อไปนี้

๑. Preemphasis response 6 dB ต่อ Octave ที่ความถี่ระหว่าง 300 Hz - 3 KHz โดยค่า Tolerance ที่ +1dB และ -3dB และถ้าความถี่ที่สูงกว่า 2500Hz Roll-off 6dB ต่อ Octave ก็จะต้องยอมให้ได้
๒. Amplitude limiter เพื่อป้องกัน Transmitter peak deviation ที่เพิ่มขึ้นมากจนถึงจุด Maximum ที่จะยอมให้เกิดขึ้นได้
๓. Low-pass filter ที่น้อยกว่า 12 dB ต่อ Octave โดยความถี่สูงกว่า 3 KHz ส่วนของ Filter จะต้องต่ออยู่ระหว่าง Limiter กับ Modulator
๔. ที่ความถี่ 1KHz ค่า Harmonic distortion ยอมให้มีขึ้นได้แต่ต้องน้อยกว่า 10 Percent โดยจะวัดที่ระดับที่เกิดขึ้น 2-3 ครั้ง ของค่าการเบี่ยงเบนสูงสุดที่ระบบยอมให้เกิดขึ้นได้

ในการทดลองนี้ในส่วนของ Amplifier จะถูกออกแบบให้มีขอบเขตสูงกว่าความต้องการของ EIA โดยจะขยายสัญญาณจาก High-impedance microphone เพื่อให้ได้สัญญาณที่สามารถ Drive FM Modulator อย่างมีประสิทธิภาพ ที่ความถี่ 1 KHz และ input voltage signal เท่ากับ 3 mV ค่า processor output Driver ควรจะมีค่าประมาณ 1.8 volt (ที่ประมาณ 50dB) และที่ Maximum output = 3.8 Volt ค่า input ควรจะประมาณ 10 mV rms โดยที่ส่วน output สามารถ

ปรับค่าได้ที่ P2

จากการทดลอง MC3403 quad IC จะถูกนำมาใช้ แต่อย่างไรก็ดี IC MC3401 ก็เหมาะที่จะลองนำมาใช้งานเพราะว่าใช้ Power supply เพียงชุดเดียว จากรูปที่ 12-1 จะแสดงให้เห็นถึง Block diagram ของ Voice Processor ส่วนในรูปที่ 12-2 จะแสดงถึงวงจรใช้งานจริงๆ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในส่วนของ Input amplifier จะมีความต้านทานทาง Input = 100,000 ohm สำหรับ High-impedance microphone และทำให้ Gain-control P1 อยู่ระหว่าง 0.9-10 ส่วนที่ A1 และ A2 จะเป็น Preemphasis network (C2, R4) ซึ่งจะ เป็น Buffer จาก การ Loading effect ของ การ Limiter โดย A2 ส่วนหน้า ที่ของ Preemphasis network นั้น จะทำหน้าที่ป้องกัน Harmonic ที่ 3 ที่กำเนิดมาจาก ส่วน Limiter ของ Amplifier ซึ่งจะ เป็นเหตุให้ Modulator สูงเพิ่มขึ้น จนถึงจุดที่เกินกว่า ขอมให้ มีการ เบี่ยงเบน ได้ C3 และ R7 จะทำหน้าที่ เป็น High pass filter โดย จะ ขอมให้ ความถี่ สูง ที่ เหนือกว่า ความถี่ 3 KHz ผ่าน ได้ สดวก ใน ส่วน ของ limiter จะ ประกอบ ด้วย Diode 2 ตัว (D1 และ D2) และความต้านทาน 3 ตัว (R8, R9 และ R10) สัญญาณ Audio output จะ ถูก limit โดย ระดับ ของ supply ที่ ป้อน เข้า สู่ diode , Limiter จะ ถูก ป้อน ไปยัง ส่วน Low-pass filter (R10, C4) ไปยัง buffer amplifier และ จะ แยก ส่วน Passive filter ออกจาก Active lowpass filter ซึ่ง ประกอบ ขึ้น จาก A4 และ อุปกรณ์ อื่นๆ C6, C7 และ R16 โดย ที่ Active filter จะมี ค่า Roll off เท่ากับ 18 dB ต่อ Octave ที่ Corner Frequency สูงกว่า 3 KHz. โดย Active filter จะ ให้ Gain = 2. ส่วน การควบคุม การ เบี่ยงเบน ของ Transmitter Modulator จะ ถูก ควบคุม โดย Potentiometer P2. โดย จะมี Maximum O/P ประมาณ เท่ากับ 3.5 ถึง 4.0 Volt. โดย สัญญาณ I/P จะมี ขนาด ประมาณ 10 mV

rms. และระบบการวัด Amplifier ทั้งหมดจะถูกจัดการโดย P2 ซึ่งจะทำงานที่ Maximum และแบบ Nonlimit สัญญาณ I/P

Power supply ที่ใช้คือ ± 9 Volt และถึงแม้ว่าวงจรจะทำงานโดยใช้ Power supply เพียงชุดเดียวคือ +9 Volt โดยใช้ IC MC3401 และในการปรับ Voltage จะยังคงต้อง Maintain ให้ที่ขา Anode ยังคงเป็นบวกอยู่

ในรูปที่ 12.3 จะแสดงให้เห็นถึง Frequency response ของ Voice processor ส่วนในรูปที่ 12.4 แสดงถึง Output voltage และ Harmonic Distortion

MATERIALS REQUIRED

Active Device :

- 1 MC 3403
- 2 1N914 diodes

Resistor (5 percent, 1/4 W) :

- 2 1K Ω m
- 1 6.8 K Ω m
- 1 10 K Ω m
- 3 47 K Ω m
- 3 100 K Ω m
- 2 220 K Ω m
- 2 270 K Ω m
- 3 470 K Ω m

- 1 10 KOhm potentiometer
- 1 100 KOhm potentiometer

Capacitors (disc, Mylar, electrolytic, -20 percent 25Volt):

- 1 47 pF
- 2 470 pF
- 1 0.001 Micro farad
- 1 0.01 Micro farad
- 2 0.1 Micro farad
- 1 0.5 Micro farad

Miscellaneous components :

- 1 Socket 14 pin

Test instruments :

- Osilloscope (dual trace ,5in)
- Function generator (10 Hz- 1MHz)
- Digital multimeter
- Power supply(+ - 15 Volt, 50 MA)

TEST AND MEASUREMENTS

1. ประกอบวงจรดังรูป 12.2 โดยใช้อุปกรณ์ดังที่แสดงไว้

NOTE

VCC = + 9 Volt. ส่วน VEE = - 9 Volt.

จากนั้นให้ Check ที่ Diode-Anode Junction โดยควรมีค่า Voltage อยู่ประมาณ 1 Volt ถ้าไม่ได้ให้ปรับที่ Vcc หรือที่ R8

2. วัดผลและบันทึกค่า Static Voltage ที่ทุกๆ pin ของ MC 3403
3. Check over all gain โดยใช้ความถี่เท่ากับ 2.5 KHz ป้อนเข้า

3. -3

4. 2 และ 4 mV

5. Harmonic และ Fundamental



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไปโดยไม่ทำให้ Amplifier ทำงานที่ Saturation (ซึ่งประมาณ = 10mVp-p)

4. Check gain ที่ความถี่ = 1 KHz โดยใช้ I/P ป้อนเข้าไปขนาดประมาณ 3-4 mv Rms. จากนั้นให้ปรับ P2 Maximum ,และให้เปรียบเทียบสัญญาณ O/P ที่ได้กับรูปที่ 12.3

5. ทดสอบผลของการตอบสนองต่อความถี่โดย plot รูปสัญญาณที่ขยายออกมาจากนั้นเปรียบเทียบกับรูปที่ 12.3 โดยใช้ค่า Output voltage ที่อธิบายไว้ดัง Stepที่4 โดยกำหนด Reference voltage 0 dB

6. ถ้ามี Distortion meter ให้วัดค่า Distortion ที่ Outputโดยใช้ Input Signal ขนาด =1.0,3.0,5.0 และ 6.0 mv ตามลำดับ

7. ค่าที่เราวัดออกมานั้นมีค่าอยู่ใน Spec หรือไม่

FOR FURTHER RESEARCH

8. Check ค่าของ Gain ในแต่ละ Stage ว่าในแต่ละ Stage นั้นควรมี Gainเป็นเท่าไรซึ่งจะทำให้ System ทำงานได้ดีและมีส่วนสนับสนุนกัน

SELF TEST

1. จากรูปที่ 12.2 และค่าของอุปกรณ์ต่างๆใช้ดังแสดงไว้ตามรูป ถ้าวัดค่า Minimum และ Maximum Gain ของ A1 คือ

2. ถ้าระบบ Amplifier ให้สัญญาณ Output = 3.8 Volt. โดยค่า I/P ที่ป้อนเข้าไปคือ 11mv ค่า Gain ในหน่วย Decibel คือ

3. ค่า Corner Frequency ของ Amplifier ที่ๆไปที่แสดงให้เราเห็นมีค่า..... dB ลงมาจาก Maximum Gain

4. ค่า Distortion ในวงจรจะมีค่า Minimum เมื่อ Input signal มีค่าอยู่ระหว่าง.....

5. การวัด Distortion นั้นจะบอกให้เราทราบถึงความสัมพันธ์ของ.....

SELF TEST ANSWER

1. 0.93 14

2. 50.77 dB





Fig. 12-2. Voice-processor circuit diagram





Fig. 12-4. Output voltage and distortion curves-voice processor

Fig. 12-3. Frequency response of voice processor

Fig. 12-4. Output voltage and distortion curves-voice processor

Experiment 23

pulse - width modulator

วัตถุประสงค์

หลังจากได้ทดลองการทดลองนี้แล้วจะสามารถเรียนรู้ถึง

- สร้างวงจรและหาค่าความกว้างของ Pulse ของวงจร Modulator
- ทดสอบและหาค่าของวงจร Osilator ซึ่งสามารถทำเป็น Modulated
- ใช้ Timer I.C. มาทำวงจร Pulse-width modulator

ทฤษฎี

Free -running square wave Osilator หรือ Triggered Monostable Multivibrator สามารถที่จะใช้สร้างเป็นวงจร Pulse-width modulation นั่นคือ Modulator สามารถที่จะนำไปควบคุมการส่งข้อมูลทั้งทางด้าน Digital และ Analog ได้ โดยที่ Amplitude ของ Pulse ที่ Osilate จะยังคงคงที่อยู่ , ส่วนความกว้างของ Pulse จะถูกกำหนด โดยสัญญาณที่นำเข้ามา Mod.

ในแบบแรกของวงจรที่เราจะศึกษาคือ Square wave osilator โดยความถี่ของวงจรจะถูกกำหนดได้โดยการเปลี่ยนแปลงสัญญาณที่นำมา Mod. จากรูป ๒๓.๑

จะแสดงให้เห็นถึงแบบของวงจร Osc แบบหนึ่ง , ซึ่งความถี่ของวงจร Osc จะถูกกำหนดโดย R1 และ C1 , ส่วน R5 จะเป็น Pull up resistor , R2, R3, R4 จะจัดไว้เพื่อ Hysteresis loop, และความถี่ของวงจร Osc จะหาได้จาก

$$F = 1/2 t_1$$

โดย t_1 คือความกว้างของ Pulse และ $T = 2(0.694)R_1C_1$, และ Bias ที่ขาบวกของ Op-Amp จะถูก Set ให้ $= 1/2$ ของ VCC ซึ่งจะถูกกำหนดโดย R2, R3 ซึ่งระดับการเพิ่มขึ้นและลดลงของ Voltage นี้จะถูกกำหนดโดยแรงดันทาง I/P ด้วย.

การเปลี่ยนแปลง Degree ของ Pulse width จะถูกกำหนดโดยระดับของสัญญาณ Voltage, และ Pulse-width Sensitivity จะถูกกำหนดโดยค่า R1, คือถ้าค่า R1 มีค่าน้อยๆ ความไวจะเพิ่มขึ้น , Center frequency สามารถที่จะเปลี่ยนแปลงจาก 1HZ ไปจนถึงค่าความถี่สูงสุดของ IC. จากรูป ๓๓.๒



แสดงวงจร Astable-multivibrato ซึ่งใช้ IC 555 Timer. , O/P ของวงจรนี้จะเป็น Square wave ความถี่ของวงจรจะขึ้นอยู่กับค่า R_a , R_b , และ C , ค่า O/P ของวงจร Astable นี้สามารถที่จะต่อไปให้ Trig แก่วงจร Monostable ในรูปที่ ๗๓.๓ ได้

ในเครื่องหนึ่งของ IC 555 Timer จะถูกสร้างให้เป็น Monostable Osilator โดยความถี่ของวงจรจะถูกกำหนดโดย R_a, C_1 , และจะหาค่า T ได้จาก

$$t = 1.1/R_1C_1$$

โดยถ้า $R_a = 9.1$ kilo ohm.


$C_1 = 0.01$ micro farad.

ค่า Resting pulse width จะได้ประมาณ 100 micro sec. ส่วนค่า Osilator 's natural frequency คือ 10 KHz. เมื่อกำลังถูก Trig ด้วย Clock pulse = 10 KHz. (นำมาจากวงจร Astable ที่ ๗๓.๒) ค่า O/P จะเป็นขบวนซึ่งจะเป็น Pulse บวก และ Clock ที่ใช้เป็น Trigger pulse นี้ควรจะเป็นแบบ Negative going และควรมี Amplitude สูงเป็น $1/3 V_{cc}$.

สัญญาณ Modulate จะจ่ายไปที่ส่วน Control-voltage input (ขา 3) ซึ่งจะสร้าง Pulse-width modulation ขึ้น. รูปที่ ๗๓.๔ แสดงให้เห็นถึง Pulse-width Pattern. ซึ่งถูกสร้างขึ้นมาโดยสัญญาณ Sine wave

สัญญาณ Modulate O/P ของทุกๆแบบวงจรสามารถที่จะใช้เพื่อ Modulation กับ Carrier โดยสัญญาณที่ป้อนเข้าไปสามารถที่จะใช้สัญญาณ Analog โดยอาจจะนำผลมาจากการเปลี่ยนแปลงของ Pressure, Temperature, Voltage-transducers, หรือ Audio, Sine, Triangle และ Sawtooth หรือรูปแบบอื่นๆของสัญญาณก็สามารถที่จะนำมาใช้เป็นสัญญาณ Modulate ทั้งสิ้น

ในการที่เราจะสร้างและทดสอบสามารถใช้ IC .556 Dual timer, มาสร้างได้โดยในส่วนหนึ่งของ 556 ใช้สร้างเป็น Monostable Osc. ส่วนอีกส่วนหนึ่ง ใช้สร้างเป็น Astable Osc. ซึ่งถ้าเราวมเข้าด้วยกันทั้งสองส่วนแล้วนั้นก็คือ Pulse-width modulator นั้นเอง



Materials required

ACTIVE DEVICES ;

- 1 LM556
- 2 1N914 diode

RESISTORS ;

- 1 100 Ohm.
- 1 270 Ohm.
- 1 1 Kohm.
- 1 2.2 Kohm.
- 1 3.3 Kohm.
- 1 4.7 Kohm.
- 1 10 Kohm.
- 1 68 Kohm.

CAPACITERS (disc, mylar, electrolytic -20 percent, 25 V.)

- 1 0.002 Micro farad.
- 2 0.005 Micro farad.
- 3 0.01 Micro farad.
- 1 0.05 Micro farad.
- 1 1.0 Micro farad.
- 1 0.1 Micro farad.
- 1 2.5 Micro farad.

MISCELLANEOUS COMPONENTS ;

- 1 Socket(14 pin)

TEST INSTRUMENTS ;

Osicilloscope(dual track,5in)

Function generator (10Hz to 1 MHz)

Digital multimeter

Power supply (+, -, 15Volts, 50 ma)

TEST AND MEASUREMENTS

๑. ประกอบวงจรดังรูป ๒๓.๕ โดยใช้อุปกรณ์ดังรูป, ให้อ่านค่าและบันทึกผล Static voltage (ขณะนี้จะไม่มีย้อนสัญญาณ Modulation เข้าไป)

๒. ให้อ่านค่า O/P Wave ของ Astable OSC ที่ขา 9, ให้อ่านค่าและบันทึกผลค่า Pulse width, Pulse Amplitude, Frequency และให้ Sketch รูป O/P Wave form ด้วย

๓. ให้อ่านค่าสัญญาณ O/P ของ monostable osc. ที่ขา 5 ให้อ่านค่าและบันทึกผลค่าของ Pulse width, Pulse Amplitude, Frequency และให้ Sketch รูป O/P wave form.

๔. ให้อ่านค่า Sketch รูปของ Timing diagram ของส่วนต่างๆโดยแสดงให้เห็นความสัมพันธ์ระหว่าง Astable O/P (pin9), สัญญาณ Trigger (pin6) และ Monostable O/P (pin5) โดยให้แสดงให้เห็นถึงช่วงขอบของการ Trigger ที่จะไป Sync กันในลักษณะเช่นไร

๕. กำหนด Amplitude ของสัญญาณที่ต้องการใช้ในการสร้าง Pulse-width modulation, ให้อ่านค่า Audio generator โดยปรับความถี่ประมาณ 500 HZ ให้อ่านค่าความสัมพันธ์ระหว่าง Modulating signal (500HZ) และสัญญาณ Modulate carrier.


NOTE

สำหรับใน step นี้จำเป็นที่จะต้องอธิบายให้ทราบถึง Horizontal sync-voltage เพื่อ osilloscope, ให้อ่านค่า trigger ไปที่ External trigger และย้อนสัญญาณ sampled ที่ pin5 (Monostable osilator output) ไปที่ External trigger input เพื่อทำให้ Display ของ sync ไม่เลื่อนหรือไหลซึ่งจะทำให้ได้ภาพที่นิ่ง และความถี่ของ Audio generator บางทีอาจจะต้องปรับเพิ่มอีกเล็กน้อย

๖. ความแตกต่างระหว่างการให้ sine wave, Triangle wave เข้าไปเพื่อทำการ Mod จะเป็นเช่นไร.

SELF TEST ANSWER

- ๑. Free running
- ๒. Trigger pulse
- ๓. Power supply , Signal
- ๔. R1,R2,R3;C1
- ๕. Positive-going



๗. ให้สังเกตและหาเหตุผลเมื่อการ Modulate ของสัญญาณเพิ่มขึ้น
มากจนเกินไป.

NOTE

ห้ามถอดอุปกรณ์ต่างๆของวงจรออกเพราะวงจรมีแนวโน้มที่จะนำไปใช้ร่วมกับ
การทดลองอื่นๆอีก

FOR FURTHER RESEARCH

๘. ให้จัดหาวงจรที่จะแสดงให้เห็นว่าการ Modulation ของ RF-
carrier ที่ 27 MHz โดยให้ Pulse width modulator, ใช้ IC เบอร์ 1496 ทำ
RF Modulator และใช้ IC เบอร์ 556 ทำ Astable Oscillator โดยกำหนดให้
ทำงานที่ความถี่ 100 Hz และ Modulate signal ที่นำมาจาก Transducer -
Output โดยมีความถี่จาก 0 - 3 Hz.

SELF TEST

ทดสอบความเข้าใจทั้งหมดโดยการตอบคำถามต่อไปนี้

๑. Astable Oscillator คือ.....
๒. Monostable Oscillator ต้องการอะไรบ้าง.....
๓. Amplitude ของ pulse จาก Monostable Oscillator จะถูกกำหนด
จากอะไรบ้าง....., และ Pulse width จะหาได้จาก.....
๔. จากวงจรที่ 23.5 ค่า R และ C ที่สำคัญในการกำหนดความถี่ของวงจรคือ.....
๕. จากรูปที่ 23.5 diode D1 มีไว้เพื่ออะไร.....




Fig. 23-1. Square-wave-oscillator circuit diagram




Fig. 23-2. Astable oscillator circuit using a 555 IC





Fig. 23-4. Pulse-width modulated pattern versus audio input signal



Trigger input (for example, output of the astable oscillator shown in Fig. 23-2)

Fig. 23-3. Monostable oscillator, pulse-width modulator circuit diagram




Fig. 23-5. Astable oscillator and monostable PW modulator circuit diagram

EXPERIMENT 24

PULSE-WIDTH DEMODULATION

วัตถุประสงค์

หลังจากได้ศึกษาการทดลองนี้แล้วจะสามารถเขียนรู้ถึง

๑. คำนวณหาค่าวงจร Detector เพื่อใช้สำหรับ AM, FM และ SSB-Demodulation.
๒. นำวงจรไปใช้ประโยชน์สำหรับในการ Detect และหา Gain ต่างๆของวงจร
๓. นำเอาวงจรไปใช้งานเกี่ยวกับการติดต่อสื่อสารทางด้านเครื่องรับ

ทฤษฎี

General operation

IC เบอร์ 1496 เป็น Balance Modulator ที่มีการนำไปใช้งานกันอย่างกว้างขวาง. ในการทดลองที่ 17 และ 19 เป็นการนำ IC1496 ทำเป็น AM และ-DSB Modulation ตามลำดับ

การเปลี่ยนแปลงส่วนประกอบต่างๆของวงจรทางส่วนนอกเพียงเล็กน้อยนี้ โดยที่ยังคงใช้ IC เบอร์เดียวกันอยู่จะสามารถสร้างวงจร AM Demodulator และ FM หรือ Pulse-width Modulator

หัวใจสำคัญของวงจร Detector คือภายใน Chip นั้นมี IF Amplification รวมอยู่ในตัวเดียวกันด้วย ดังตัวอย่างเช่น IC LM374 คือ Single chip ที่ออกแบบมาเพื่อใช้ในการติดต่อสื่อสารทางด้านรับ ซึ่งจะสร้าง IF Amp. (455Kหรือ10.7MHz) และ AM, FM และ SSB Detection และ Chips นี้จะใช้เป็น Product detector และชนิดของ Detector ที่จะศึกษาต่อไปนี้จะเห็นเป็น Detector แบบพื้นฐานที่จะนิยมใช้กันมากในระบบอุปกรณ์การสื่อสารโดยทั่วไป จากรูปที่ 24.1 จะแสดงให้เห็นถึงส่วนประกอบต่างๆภายในรวมไปจนถึงการ Wiring ต่างๆของ Balance modulator-demodulator IC1496. โดย transistor Q5และQ6จะประกอบกันเป็น Different-pairและจะใช้เป็นตัว Drive ให้กับ Dual differential amplifiers Q1, Q2, Q3 และ Q4 กระแสที่ไหลผ่าน Dual amplifier จะถูกควบคุมโดย Q5และQ6

จากรูปที่ 24.2 จะแสดงให้เห็นการวิเคราะห์กระแสใน IC 1496 โดย Q7 และ Q8 จะกำหนด Constant current ให้กับ Q5 และ Q6 ส่วนความต้านทานที่ Terminal 2 และ 3 จะใช้เป็นตัวกำหนด Gain control

ค่า Output current จากส่วน Upper dual amplifiers จะเป็นสัดส่วนกับ Input voltage ที่ V_x และ V_y , ค่า O/P voltage ของทั้งสองจะเป็นผลมาจาก I_a หรือ I_b คูณ R_L , โดยมันจะสามารถทำงานทั้งในแบบ Single หรือ Differential-output ค่า O/P voltage สามารถจะหาได้โดย

$$V_{out} = K V_x V_y \quad \text{----- (1)}$$

โดย K จะเป็น Scaling Factor ซึ่งสามารถจะเปลี่ยนแปลงค่าได้โดยใช้อุปกรณ์จากภายนอก แต่จะไม่จำเป็นในวงจร Detector นี้

ค่า Differential voltage gain จะเป็น Function กับ high level input ของ transistor ทั้ง 4 ตัวบน และจะหาได้จาก

$$A_v = dV_{out}/V_{in} = 2R_L/R_E \quad \text{----- (2)}$$

โดยค่า V_{in} คือ Low level signal

$$V_{out} = 2R_L V_y / R_E \quad \text{----- (3)}$$

และ $V_y = I_y R_E$

IC 1496 จะเป็น Linear multiplier ซึ่งจะขึ้นอยู่กับระดับสัญญาณที่ V_x และ Drive level ที่ V_y

ค่า Output signal voltage คือผลรวมและผลต่างของสัญญาณที่ V_x และ V_y ซึ่งถ้าเป็นสัญญาณ I/P Sinewave

$$V_x = E_x \cos w_x t$$

$$V_y = E_y \cos w_y t$$

ซึ่ง E_x และ E_y ก็คือ ค่า Peak ของ X และ Y , ผลคูณของทั้งสองสัญญาณ ก็คือผลของ O/P ที่ได้นั่นเอง

$$V_{out} = \{ K E_x E_y / 2 \} \cos(W_x + W_y)t + \cos(W_x - W_y)t \quad \text{----- (4)}$$

สำหรับ Detector ค่า O/P $\cos(W_x + W_y)$ สามารถที่จะ Filter ได้โดยง่าย เพราะว่ามันคือผลรวมของคลื่น RF สองคลื่น , และค่า $\cos(W_x + W_y)$ คือ low frequency

ซึ่งเป็นผลมาจากการแตกต่างของ RF ทั้งสองคลื่น

ในส่วน Upper ของ Amplifier จะทำงานใน Saturation mode เพื่อที่จะได้ Gain ที่สูงสุด, และ lower amplifier (modulating input) จะถูกนำออกไปทาง Pin2 และ pin3, resistor ที่ต่อคร่อม Terminal นี้จะทำหน้าที่เป็น Degeneration ซึ่งก็จะเป็นการควบคุมไม่ให้ Gain เกินขอบเขต Dynamic range ของการ Modulate I/P ส่วนในส่วนสุดท้ายของ Amp. จะใช้ในกรณีที่มีค่าของ RE น้อยๆ โดยเมื่อค่าของ RE จะมากกว่า Re

$$AV = RL/RE \quad \text{----- (5)}$$

โดย RE คือ External resistor ส่วน Re คือ Internal - Emitter Resistance ของ IC (ประมาณ 29 Ohms)

การ Bias ของ amp. กระแสที่ไหลจะถูกกำหนดโดย External resistor ที่ต่อไปที่ขา Base ของ Q7 และ Q8 c, แม้ว่า Bias current จะสามารถใช้ได้หลายค่า แต่เพื่อความสะดวก Bias current จะถูก set ไว้ที่ = 1ma, R 6.8 Kohm จะต่อไปที่ Pin 5 เพื่อจะทำหน้าที่รักษา Bias ให้ถูกต้อง

ค่า Voltage ที่ Pin ต่างๆ ของ Chip นี้คือ

Pin 6 และ Pin 12 ควรจะมีค่าเป็นบวกมากที่สุด

Pin 8 และ Pin 10 จะเป็นบวกรองลงมา

Pin 1 และ pin 4 จะเป็นบวกน้อยที่สุด

Pin 14 จะเป็นลบมากที่สุด

แรงดัน Bias ทางด้านนอกจะใช้ Voltage divider เป็นการให้ Bias, ค่ากระแส Minimum = 1ma นี้จะไหลผ่าน Divider นี้, ค่า Positive supply (vcc) จะใช้เลี้ยง Upper dual amplifier โดยผ่านทาง load (RL)

Product-Detector Operation

รูปที่ 24.3 แสดงถึงการใช้ IC 1496 ประกอบเป็นวงจร Product Detector ซึ่งเป็นวงจรพื้นฐานโดยทั่วไป, แต่จะมีบางส่วนที่เปลี่ยนแปลงไปถ้าจะนำไปใช้ทำเป็น Am, Fm, SSB และ Pulse-width Modulation.

ในส่วนของ upper differential amplifier, Q1-Q4 จะใช้เป็น Driver ที่ระดับ High level, High-frequency output รวมไปจนถึง RF harmonics ซึ่งจะ

ถูก Filter ออกไปให้เหลือแต่ระดับสัญญาณ audio ที่แตกต่างกัน การทำงานที่ High-level นี้จะแสดงให้เห็นได้ว่าที่ระดับ Higher gain นี้คือการ Detect เช่นไร, ที่ระดับ Carrier-level input 300-1400 mV-P เป็นระดับ I/P ปรกติ การ modulate I/P จะทำงานในช่วงที่เป็น linear range ซึ่งจะได้สัญญาณ O/P Audio ที่ไม่มีการผิดเพี้ยน และจะสามารถ Drive สัญญาณได้สูงขึ้นไปถึง 300 mV-P

วงจร Detector นี้สามารถที่จะสร้างสัญญาณถึง 10dB ซึ่งรวมถึง S/N ratio ที่ output โดยขนาดของ input = 3 Micro volt เท่านั้น

จุดมุ่งหมายของการกำหนด Gain แบบนี้คือ, จะเห็นว่า Detector จะมี Dual output เพราะฉะนั้นในส่วนที่หนึ่งของ input จะถูกใช้เป็น Detection และอีกส่วนที่เหลือจะถูกใช้เป็นส่วนที่ Product AGC control ของ Receiver และ IF stage.

Pulse-width Product Detector, Demodulation

Product detector จะสร้าง DC output โดยจะเป็น Function ของ ความแตกต่างของ Phase difference ระหว่าง Locally insert carrier กับ Pulse-width modulate input โดยวงจรจะแสดงให้เห็นดังรูปที่ 24.3 ซึ่งได้มีการเปลี่ยนแปลงไปเพียงเล็กน้อยเพื่อใช้เป็นวงจร Pulse-width modulation โดย Local carrier จะถูก Set ให้มีความถี่เหมือนกับทาง I/P ที่เข้ามา, สัญญาณ carrier input (pin10) จะถูกกำหนดให้เป็น High level ซึ่งจะมีผล ทำให้ Amplifier Switching และ Saturate เต็มที่ ดังนั้นถ้าในส่วนของ Pulse-width modulate signal input เป็น High level เช่นกัน จะทำให้ Amplitude modulation ไม่มีการเปลี่ยนแปลง, Pulse-width signal จะถูกสร้างขึ้นที่ O/P คือที่ระดับ DC Shift. ซึ่งอันจะเป็นผลมาจากการแตกต่างของ สัญญาณทางส่วนของ I/P ทั้งสองนั่นเอง

รูปที่ 24.4 จะแสดงให้เห็นถึงผลของการแตกต่างของทั้งสอง input โดยถ้า Input ทั้งสองถูกป้อนให้เป็น High ทั้งสอง Input และทั้งสอง Input มี Phase เดียวกันด้วย (รูป a) output จะเป็น ศูนย์ แต่ถ้า Input ทั้งสอง out of phase กัน (รูป b) สัญญาณ output จะถูกสร้างขึ้น

รูปที่ 24.5 แสดงให้เห็นถึง Function diagram ของ Pulse-width

modulator-detector. โดยในส่วนของ Modulator circuit ทั้งหมดจะเหมือนกับ การทดลองที่ผ่านมาแล้วในบทที่ 23. โดยครึ่งหนึ่งของ IC 556 จะถูกใช้ทำเป็น carrier signal ที่ 4 KHz จากนั้นนำเอา Carrier นี้ไปป้อนที่ Inverter (1/4 ของ IC 3403) และ couple ไปที่ Carrier input ของ 1496 ส่วน อีก 1/2 ของ IC 556 ซึ่งเป็น Modulator เช่นกัน จะให้ทำงานเป็น Monostable Oscillator ให้ Trigger ที่ 4KHz ค่า Positive output pulse จะถูกขยาย และป้อนเข้าที่ส่วน Signal input (pin1) ของ Detector , ส่วน Audio - signal จะนำมาจากที่อื่น (จาก Function generator ก็ได้) โดยจะใช้ความถี่ ในช่วง 100-500 Hz Range. จัดให้เป็น Modulating signal , ในส่วนของ Inverter, 1/4 ของ IC 3403 จะใช้สำหรับทำ Feed back Gain control- amplifier โดยส่วนของ Feed back circuit ซึ่งจะสามารถปรับค่าได้ด้วยจะ แสดงดังรูป 24.6

MATERIALS REQUIRED

ACTIVE DEVICE :

- 1 LM 1496
- 1 MC 3403

RESISTORS (5 percent , 1/4 watt.):

- 1 47 Ohm
- 1 100 Ohm
- 1 680 Ohm
- 3 22 K Ohm
- 2 100 K Ohm
- 6 1 K Ohm
- 1 4.7 K Ohm
- 1 2.2 K Ohm
- 3 10 K Ohm
- 1 10 K Ohm potentiometer

1 100 K Ohm potentiometer

CAPACITORS (disc,mylar,electrolytic = 20 % , 25 Volt):

1 100 pF

5 0.1 Micro farad.

1 270 pF

1 1 Micro farad.

1 .002 Micra farad.

3 5 Micro farad.

2 .05 Micra farad.

1 100 Micra farad.

MISCELLANEOUS COMPONENT :

2 socket 14 pin

TEST INSTRUMENTS :

Osilloscope (dual trace ,5 in)

Functional generator(10Hz to 1 MHz)

Digital multi meter

power supply (+- 15 V. ,50ma)

Note

จากเรื่อง Pulse-width modulator ที่ได้ทดลองมาแล้วแต่ไม่ได้ถูกรวบรวมในการทดลองนี้, เพราะฉะนั้นจึงจำเป็นต้องสร้างขึ้นมาใหม่เพื่อใช้ร่วมกับการทดลองนี้ (วงจร Demodulator) ให้ระวังเกี่ยวกับ Power supply ที่ใช้ด้วย(Vcc และ Vee)

๑. ประกอบวงจรดังรูปที่ 24.7 โดยใช้อุปกรณ์ต่างๆดังรูป, ให้วัดและบันทึกค่า Static voltage

๒. ให้อธิบายถึงผลของ Demodulate Pulse โดยถ้าป้อนสัญญาณ Input สองสัญญาณที่เหมือนกันเข้าที่ Input ของ IC 1496 และสัญญาณ Unmodulate carrier เข้าที่ Pin 10 และ Pulse-width modulate signal เข้าที่ Pin 1 จากนั้นให้ปรับจนกระทั่งสัญญาณ Outputสุดท้ายให้ได้เหมือนกับสัญญาณเดิม

๒.๑ กำหนดให้ความถี่ของสัญญาณที่ Test point A และ Gain ของ วงจรกำหนดโดย Inverter Stage A1

๒.๒ กำหนดให้ความถี่ของสัญญาณที่ Test point B และ Gain ของ วงจรกำหนดโดย Amplifier A2

๓. ป้อนสัญญาณ Audio (Sine wave) โดยมีความถี่ระหว่าง 100-500 Hz. เข้าที่ Input ของ Modulator (input ที่ pin3 ของ IC 556) ให้ต่อ Channel 1 ของ Osilloscope ไปที่ pin 3 ของ IC 556 และ Channel 2 ไปเข้าที่ pin 5 ของ IC 556 ให้แน่ใจว่าขณะนี้ Gain control ของวงจรอยู่ที่ Lower gain จากนั้นให้ ปรับ Audio signal Amplitude จนกระทั่งที่ Channel 2 ของ Osilloscope - ปรากฏสัญญาณ Pulse-width-modulate signal ขึ้น

Note

ขณะนี้ในบางกรณีอาจจำเป็นต้องใช้ Horizontal sync voltage - (สัญญาณที่ pin 5 ของ IC 556) เพื่อ Sync สัญญาณไม่ให้เลื่อนไหล, จากนั้นให้ปรับ Amplitude ของ Audio signal ให้พอเหมาะคือไม่ให้เกิดการ Over modulate ขึ้นจากนั้นให้ Sketch ภาพ Pattern ที่เกิดขึ้น, และให้ทดลองดูว่าที่ระดับของสัญญาณ Audio input ต่ำสุดคือเท่าไรโดยที่การ Modulate จะยังคงเกิดขึ้น

๔. ให้เปลี่ยน Probe ที่ Channel 2 ของ Osilloscope ไปที่ output (pin 8) ของ Stage A จากนั้นให้ปรับ Modulation gain (R8), Carrier gain (R2), และ Amplitude ของ Audio signal (output attenuator ของ function generator) เพื่อที่จะทำให้เกิดการสร้างสัญญาณที่ output = 500Hz ให้ Sket รูป output ที่เกิดขึ้นทั้งที่ input และ output ให้อธิบายถึงปัญหาต่างๆที่เกิดขึ้นทั้งหมด ขณะที่กำลังปรับค่าต่างๆด้วย

๕. ลดความถี่ของ Audio signal ลงไปที่ 300 Hz ให้สังเกตความ-แตกต่างที่ output ขณะนี้ , จากนั้นให้ Sketch รูปสัญญาณ output ขณะนี้ และให้ อธิบายถึงความแตกต่างที่เกิดขึ้นด้วย.


Self test

ทดสอบความเข้าใจโดยการตอบคำถามดังต่อไปนี้

๑. ใน Pulse-width demodulation สัญญาณ modulate จะ compare กับ _____
๒. วงจร Network ในส่วนที่ pin 12 ของ IC 1496 และ C14 ในรูปที่-24-7 คือวงจร _____
๓. ในรูปที่ ๒๔.๗ Gain ของวงจรจะถูกควบคุมโดย _____
๔. จากรูปที่ ๒๔.๗ ให้คำนวณ Gain ของ A3 คือ _____
๕. จากรูปที่ ๒๔.๗ ค่า Gain สูงสุดของ A1 คือ _____

Self test answer

๑. Carrier
๒. Filter
๓. R11
๔. 100
๕. Unity (1)






Fig. 24-1. IC modulator-demodulator circuit diagram




Fig. 24-2. Current-flow analysis in an IC multiplier amplifier




Fig. 24-3. IC product-detector circuit diagram




Fig. 24-7. Pulse-width demodulator circuit diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่สามารถทำซ้ำโดยไม่ได้รับอนุญาต




Fig. 24-5. Pulse-width modulator-demodulator (functional diagram)





Fig. 24-6. Gain-controlled inverter amplifier



(a) Inputs: in phase (b) Inputs: out of phase

Fig. 24-4. Waveforms of a phase detector

EXPERIMENT 26

Frequency-shift keying (FSK) modulators

OBJECTIVES

หลังจากได้ศึกษาการทดลองนี้ สามารถที่จะเรียนรู้ถึง

1) ทดสอบและหาค่าขีดความสามารถของวงจรเพื่อที่จะสร้างเป็นวงจร Frequency shift keying

2) สามารถที่จะเลือกใช้ Modulating signal สำหรับการ Space และ Mark-Subcarrier tone

3) ทดลองทดสอบและฝึกหัดเพื่อที่จะสามารถ Applie ไปใช้ประโยชน์อื่นๆ

Discussion

Frequency shift keying ใช้กันอย่างแพร่หลายในระบบเครื่องส่งเช่น โทรเลข, และพวก Wireless เป็นต้น และในการทดลองนี้จะเกี่ยวข้องกับ FSK เท่านั้น และหลักการสำคัญที่ใช้ใน Pulse width modulation จะรวมไว้ใน การทดลองนี้ด้วย

Standard ที่ใช้กำหนดใน FSK Tone จะกำหนดไว้คือ สำหรับ Radio - Teletype จะ Mark ที่ 2124 Hz และ Space ที่ 2975 Hz ส่วนสำหรับ Telephone และ Landlines จะกำหนดไว้ดังต่อไปนี้คือ

MARK = 1070 Hz

SPACE = 1270 Hz

MARK = 2025 Hz

SPACE = 2225 Hz

โดยจะมี GAB ของความถี่ = 200 Hz

Modulator คือ square wave signal โดย Frequency ก็คือ Pulse ที่ถูก Shift ไป โดยการเปลี่ยนความถี่ของ Tone จะถูกควบคุมโดย Pulse นี้ และความถี่ที่จะใช้ในการทดลองนี้จะกำหนดไว้ที่ความถี่ = 1070 Hz และ 1270 Hz และ Tone ที่เกิดขึ้นนี้จะถูกสร้างขึ้นโดยการ Osillator ซึ่งนั่นก็คือ Pulse จะทำงานที่ Natural frequency และในการ Shift ของ Operating นี้เองจะเป็นการทำให้เกิดเสียงขึ้น และทุกๆครั้งที่ Tone เกิดการเปลี่ยนแปลงก็จะทำให้การตอบสนองของวงจร Demodulator เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

เปลี่ยนแปลงตามไปด้วยทุกครึ่ง และวงจร Phase lock loop ในการทดลองที่นี้แล้วจะถูกนำมาใช้ในการทดลองนี้ด้วยเช่นกัน

FSK tone generator และ Logic gate จะแสดงได้ดังรูปที่ 26-1 โดย OP-amp A และ B จะเป็นตัวสร้าง Tone oscillator ซึ่งได้ความถี่ออกมา 2 แบบ โดยเมื่อขณะที่ Transistor Q1 ยังไม่ทำงาน (Turn on) ทำให้ส่วนของวงจร P2 จะไม่ต่อลง GND แต่ P1 จะต่อลง GND โดยผ่านทาง R5, P1 จะเป็นตัวปรับ Oscillator frequency เท่ากับ 1270 Hz ซึ่งขณะนี้ก็คือ Space period แต่เมื่อ Pulse 2.5 msec ถูกป้อนเข้ามา Transistor จะกลับมา Saturate แทนทำให้ P2 กลับมาชนาน R5 แทนและ Frequency จะถูก Shift ที่ 1070 Hz แทน ซึ่งขณะนี้ก็คือ Mark period. ซึ่งถ้าเราสลับกันป้อน Pulse 2.5 Msec นี้ก็คือการ Mark และ Space นั้นเอง

Zener diode จะทำหน้าที่เป็นตัวทำให้ระดับแรงดัน (Voltage amplitude) ของ OSC คงที่ ส่วน OP-AMP B และ C จะทำหน้าที่เป็น Buffer ของ Tune frequency.

Gating จะถูกสร้างขึ้นโดย Monostable oscillator และ Pulse width จะถูก Set ได้โดย R_m (33K Ohm) และ C_m (0.1 Micro farad) และ Monostable จะถูก Trig โดย Astable oscillator ที่ความถี่ประมาณ 200 Hz ส่วน Astable oscillator จะถูก Set โดย R_a , R_b และ C_a โดยจะสร้าง Pulse ประมาณ 4.8 Msec และ Pulse จะถูกป้อนเข้าที่ขา Base ของ Q1 โดย Amplitude ของ Pulse จะสามารถ Set โดย P3 ให้ได้ประมาณ 8 VP-P และจะเป็นผลทำให้ Q1 Saturate ส่วน D3 จะเป็นตัวกำหนดให้แน่ใจได้ว่า Gating นั้นเกิดขึ้นโดย Negative pulse และรูปสัญญาณ O/P Pulse ของ Astable oscillator จะแสดงได้ดังรูปที่ 26-2a, ส่วนผลความแตกต่างแสดงได้ดังรูปที่ 26-2b, รูปที่ 26-2c จะแสดงถึง O/P ของ Monostable ส่วนรูปที่ 26-2d จะแสดงถึงสัญญาณ O/P Tone pulse ที่ถูกสร้างขึ้น

สมการ Time constant ที่ใช้สำหรับ Set Gating oscillator แสดงไว้ในส่วนของ Equation section โดยถ้า Astable oscillator ถูก Set ไว้ที่ 5 Msec และ Monostable oscillator ถูก Set ไว้ที่ 5 msec เช่นกัน Monostable จะถูก

Trig โดย Astable osillator ในทุกๆ Negative pulse

EQUATION

$$t = 1.1 R_m C_m (\text{monostable}) \quad (26-1)$$

$$t_1 = 0.693 (R_A + R_B) C_A (\text{astable}) \quad (26-2)$$

$$t_2 = 0.693 R_B C_A \quad (26-3)$$

$$T = t_1 + t_2 = 0.693 (R_A + 2R_B) C_A \quad (26-4)$$

$$f = 1/T = 1.44 / (R_A + 2R_B) C \quad (26-5)$$

MONOSTABLE

ถ้า Set ให้ $t = 2.5 \text{ msec}$; หาค่า R_m โดยที่ $C_m = 0.1 \text{ Micro farad}$

$$R_m = 2.5 * (-1000) / 1.1 * (-1000000) = 22.7 \text{ Kohm}$$

ในการทดลองนี้ค่าของ R_m ถูกกำหนดไว้ = 33 Kohm และมีค่า Tolerance เท่ากับ $\pm 10 \text{ Percent}$

NOTE : ค่า Total period สูงสุดสำหรับ Monostable osillator (รวมทั้ง On time และ Off time) = 5 msec

ASTABLE

$t_1 = \text{pulse time}$, และ Set t_1 ให้ = 4.8 msec (4800 micro sec) โดยให้ $C_A = 0.1 \text{ micro farad}$

$t_2 = \text{off time}$, และ Set t_2 ให้ = 0.2 msec (200 micro sec)

$$T = t_1 + t_2 = 5 \text{ msec}$$

และจากสมการ 26-3

$$R_B = 0.2 * (-1000) / 0.693 * [0.2 * (-1000000)]$$

$$= 1.44 * (1000) = 1.44 \text{ Kohm}$$

และจากการทดลอง $R_B = 1.5 \text{ Kohm}$ และมีค่า Tolerance เท่ากับ $\pm 10 \text{ Percent}$

จากสมการที่ 26-2

$$R_A = 4.8 * (-1000) / 0.693 [0.2 * (-1000000)] - 1.44 (1000)$$

$$= [3.46 (10000)] - [1.44 (1000)] = 33.2 \text{ Kohm}$$

จะเห็นว่าจากการทดลองจะให้ $R_A = 27 \text{ Kohm}$ โดยมีค่า Tolerance เท่ากับ

+ - 10 Percent ดังนั้นทำให้ ค่า Pulse period (T) ถูก Set ที่ = 5 msec , ดังนั้น
ค่า Different output ซึ่งจะใช้ในการ Trigger แก่ Monostable จะไป Trig
แก่ Monostable ในทุกๆช่วง 5msec

MATERIALS REQUIRED

Active device

- 1 LM 556
- 1 MC 3403
- 1 2N3905 (Transistor)
- 2 1N4733 (Zener diode)
- 1 1N 914(diode)

Resistor (5 percent, 1/4 Watt)

- 1 100 ohm
- 1 270 ohm
- 3 1 Kohm
- 2 1.5 Kohm
- 2 2.2 Kohm

- 2 4.7 Kohm
- 1 6.8 Kohm
- 3 10 Kohm
- 1 15 Kohm
- 1 27 Kohm
- 5 100 Kohm
- 1 5 Kohm potentiometer
- 2 10 Kohm potentiometer
- 1 50 Kohm potentiometer

CAPACITOR (Disc, Mylar, Electrolytic, 20 percent, 25 volt)

- 1 470 pf
- 1 0.001 Micro farad
- 1 0.005 Micro farad
- 5 0.01 Micro farad
- 1 0.02 Micro farad
- 3 0.1 Micro farad
- 1 0.2 Micro farad
- 1 0.5 Micro farad
- 1 10 Micro farad
- 1 100 Micro farad

MISCELLANEOUS COMPONENTS

- 2 Sockets (14 pin)
- 1 Socket (Transistor)

TEST INSTRUMENTS

Osilloscope (Dual trace, 5in)

Function generator (10KHz - 1 Mhz)

Digital multimeter

Power supply (+- 15 Volt, 50 ma)

TESTS AND MEASUREMENTS

- 1) ประกอบวงจรดังรูปที่ 26-1 โดยใช้อุปกรณ์ต่างๆดังที่แสดงไว้, ใช้ VCC เท่ากับ ± 15 Volts, โดยแม้ว่าที่ P3 จะใช้ $R=5\text{Kohm}$ แต่เราสามารถที่จะใช้ค่า $R=100\text{Kohm}$ โดยต่อแบบ Bridge กับ $R=6.8\text{ Kohm}$ เพื่อที่จะได้ค่าที่ Effective จริงๆ
- 2) ให้ทดสอบส่วนของ Astable osillator เป็นอันดับแรกก่อน โดยให้ Scope วัดที่ Test point A , หาค่า t_1, t_2, T และค่า Frequency ของสัญญาณ จากนั้นให้ Sketch รูป Waveform แล้วเปรียบเทียบกับรูปที่ 26-2
- 3) สัญญาณ output ของ Astable osillator ซึ่งเราจะนำไปใช้เป็น Trigger แก้ววงจร Monostable osillator , ให้ใช้ Scope วัดที่ Test point B วัดหาค่า Amplitude, Polarity, และให้สังเกต Period pattern จากนั้นให้บันทึกรูป Waveform ที่ Point A และ B
- 4) ใช้ Scope วัดที่ Test point C, หาค่า OUTPUT TIME ของ Monostable-osillator รวมทั้งหาค่า Period ของ Monostable ด้วย จากนั้นให้ Sketch Timing waveform ของ Trigger และ output voltage ของ Monostable osillator, ให้สังเกต Edge trigger ของ Monostable ด้วยว่าเป็นเช่นไร
- 5) ขณะนี้เราจะ Set ค่า SPACE และ MARK Frequency ของ Osillator อันดับแรกให้กำหนดค่าวงจร Gating ให้เหมาะสมต่อ จากนั้นให้ใช้ Channel แรกของ Scope Connect ไปที่ขา Base ของ Q1 จากนั้นให้ปรับ P3 จนกระทั่งได้สัญญาณขนาด $= 5\text{ V P-P}$ ซึ่งขณะนี้ Q1 จะต้องเข้าสู่จุด Saturation ซึ่งเปรียบเสมือนว่าขณะที่ขา Collector ของ Q1 เปรียบเสมือน GND และจาก Gating Amplitude นี้ Potential ที่ Collector ของ Q1 จะเป็นเช่นไร

- 6) ต่อจากนั้นให้ Set $P3 = 0$ ซึ่งขณะนี้แสดงว่าไม่มี Gating ที่จะไป Shift osillator เปลี่ยนแปลงได้ ต่อจากนั้นให้ Scope วัดที่ Pin7 และปรับที่ P1 จนกระทั่งได้ $= 1270\text{ Hz}$, จากนั้นให้วัดที่ output (V_{out}) เพื่อที่จะหาค่า Amplifiers C และ D

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ได้ค่าที่เหมาะสม แล้วให้บันทึกค่า Frequency และ Amplitude ของ Output (ซึ่งควรจะได้ค่าประมาณ 10 Volt)

7) ต่อจากนั้นให้ Short ที่ส่วนบนสุดของ P2 (ขา Collector ของ Q1) ไปที่ GND และให้ปรับ P2 จนกระทั่งได้ Output = 1070 Hz (การ Short นี้เปรียบเสมือนการสร้าง Gating pulse ขึ้นมา) จากนั้นให้ Open ส่วนที่ Short ออกซึ่งค่า V out ขณะนี้ควรจะได้ = 1270 Hz

8) ปรับค่า P3 ให้เพิ่มขึ้นซึ่งขณะนี้เปรียบเสมือนว่า Gating ได้ถูกปลดออกไป สังเกต และบันทึกค่า Output Vout

9) Gating Pulse ขณะนี้มีป้อนเข้าไปหรือไม่ ถ้ามีเราจะมีทางปลดออกได้อย่างไร

10) ในส่วนของ Amplifier C และ D จะเป็น Inverting หรือ Non-inverting

11) ในส่วนความถี่การใช้งานอื่นๆของ FSK มีอีกเช่นที่ Landline transmission จะมีย่านความถี่คือ 2025 Hz สำหรับ Mark และ 2225 Hz สำหรับ Space ซึ่งในแถบย่านความถี่นี้เราสามารถที่จะปรับเพิ่มค่าหรือลดค่าความถี่ได้หรือไม่, และให้เหตุผลด้วยว่าทำไมได้หรือทำไมไม่ได้

12) Gated-pulse Frequency ควรจะ Stable และไม่ควรรจะเปลี่ยนแปลงไปในการเปลี่ยนแปลงของ Power supply, ถ้ามว่า Pulse time จะเปลี่ยนแปลงไปในการเปลี่ยนแปลงของ Power supply หรือไม่

NOTE : หลังจาก complete การทดลองนี้แล้วให้ไม่ต้องถอดอุปกรณ์ใดๆออกทั้งสิ้น เพราะในการทดลองต่อไปจะมีการนำไปใช้อีก

SELF TEST

- 1) ในวงจรของ FSK ค่า GAP ระหว่าง Space และ Mark จะอยู่ในช่วงใด.....
- 2) Tone-transmitted เป็นผลมาจากการทำงานของ Telex.....
- 3) Monostable pulse generator จะถูก Trig โดย Astable oscillator ซึ่งจะให้ Pulse ที่มีลักษณะ Edge เป็นเช่นไร.....
- 4) Frequency ของ Oscillator A ในรูปที่ 26-1 เพิ่มขึ้นเพราะว่า P2 หนานกับ 1 Kohm โดยเมื่อ Q1 คือ.....
- 5) Baud rate คือ Rate ของอะไร.....

SELF-TEST ANSWER

- 1) 200 Hz
- 2) KEY
- 3) Negative
- 4) Saturated
- 5) Pulse






Fig. 26-1. Frequency-shift-keying (FSK) circuit diagram


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้มีการใช้ประโยชน์ด้านการค้า
 ไม่สามารถได้ทั้งสิ้น อีกทั้งยังมีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




(a) Astable oscillator output



(b) Differentiator



(c) Monostable oscillator output




(d) V_o FSK Output

Fig. 26-2. Waveshapes generated by the FSK circuit diagram

BCD.

CAPACITOR DECADE BOX, (micro farad)



สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

2N3905 (SILICON)
2N3906

PNP silicon annular transistors, designed for general purpose switching and amplifier applications, features one-piece, injection-molded plastic package for high reliability. The 2N3905 and 2N3906 are complementary with NPN types 2N3903 and 2N3904, respectively.



CASE 29(1)
(10-52)



MAXIMUM RATINGS

Collector-Emitter Voltage	V_{CE0}	40	Vdc
Collector-Base Voltage	V_{CB}	40	Vdc
Emitter-Base Voltage	V_{EB}	5.0	Vdc
Collector Current	I_C	200	mA dc
Total Device Dissipation @ $T_A = 25^\circ C$	P_D	350	mW

ELECTRICAL CHARACTERISTICS ($T_C = 25^\circ C$ unless otherwise noted)

Characteristic	Fig No.	Symbol	Min	Max	Unit
----------------	---------	--------	-----	-----	------

OFF CHARACTERISTICS

Collector-Base Breakdown Voltage ($I_C = 10 \mu A dc, I_E = 0$)		BV_{CBO}	40	-	Vdc
Collector-Emitter Breakdown Voltage (1) ($I_C = 1.0 mA dc, I_E = 0$)		BV_{CEO}	40	-	Vdc
Emitter-Base Breakdown Voltage ($I_E = 10 \mu A dc, I_C = 0$)		BV_{EBO}	5.0	-	Vdc
Collector Cutoff Current ($V_{CE} = 30 V dc, V_{BE(off)} = 0.0 V dc$)		I_{CX}	-	50	$\mu A dc$
Base Cutoff Current ($V_{CE} = 30 V dc, V_{BE(off)} = 0.0 V dc$)		I_{BX}	-	50	$\mu A dc$

ON CHARACTERISTICS

DC Current Gain (1) ($I_C = 0.1 mA dc, V_{CE} = 1.0 V dc$)	2N3905 2N3906	10	h_{FE}	30 80	-	
($I_C = 1.0 mA dc, V_{CE} = 1.0 V dc$)	2N3905 2N3906			40 80	-	
($I_C = 10 mA dc, V_{CE} = 1.0 V dc$)	2N3905 2N3906			50 100	150 300	
($I_C = 50 mA dc, V_{CE} = 1.0 V dc$)	2N3905 2N3906			15 30	-	
Collector-Emitter Saturation Voltage (1) ($I_C = 10 mA dc, I_E = 1.0 mA dc$) ($I_C = 50 mA dc, I_E = 5.0 mA dc$)		10, 11	$V_{CE(sat)}$	-	0.25 0.4	Vdc
Base-Emitter Saturation Voltage (1) ($I_C = 10 mA dc, I_E = 1.0 mA dc$) ($I_C = 50 mA dc, I_E = 5.0 mA dc$)		11	$V_{BE(sat)}$	0.65	0.85	Vdc

SMALL SIGNAL CHARACTERISTICS

Current Gain—Bandwidth Product ($I_C = 10 mA dc, V_{CE} = 20 V dc, f = 100 kHz$)	2N3905 2N3906		f_T	300 250	-	MHz
Output Capacitance ($V_{CB} = 5.0 V dc, I_E = 0, f = 100 kHz$)		3	C_{ob}	-	4.5	pF
Input Capacitance ($V_{BE} = 0.5 V dc, I_C = 0, f = 100 kHz$)		3	C_{ib}	-	10	pF
Input Impedance ($I_C = 1.0 mA dc, V_{CE} = 10 V dc, f = 1.0 kHz$)	2N3905 2N3906	13	h_{ie}	0.5 2.0	8.0 12	k ohms
Voltage Feedback Ratio ($I_C = 1.0 mA dc, V_{CE} = 10 V dc, f = 1.0 kHz$)	2N3905 2N3906	14	h_{re}	0.1 1.0	5.0 10	$\times 10^{-4}$
Small-Signal Current Gain ($I_C = 1.0 mA dc, V_{CE} = 10 V dc, f = 1.0 kHz$)	2N3905 2N3906	11	h_{fe}	50 100	200 400	
Output Admittance ($I_C = 1.0 mA dc, V_{CE} = 10 V dc, f = 1.0 kHz$)	2N3905 2N3906	12	h_{oe}	1.0 2.0	40 80	$\mu mhos$
Noise Figure ($I_C = 100 \mu A dc, V_{CE} = 5.0 V dc, R_g = 1.0 k ohms, f = 10 Hz$ to $15.7 kHz$)	2N3905 2N3906	9, 10	NF	-	5.0 4.0	dB


SWITCHING CHARACTERISTICS

Delay Time ($V_{CC} = 5.0 V dc, V_{BE(off)} = 0.5 V dc, I_C = 10 mA dc, I_{B1} = 1.0 mA dc$)		1, 9	t_d	-	25	ns
Rise Time ($I_C = 10 mA dc, I_{B1} = 1.0 mA dc$)		1, 9, 6	t_r	-	35	ns
Storage Time ($V_{CC} = 5.0 V dc, I_C = 10 mA dc, I_{B1} = I_{B2} = 1.0 mA dc$)	2N3905 2N3906	2, 7	t_s	-	200 225	ns
Fall Time ($I_{B1} = I_{B2} = 1.0 mA dc$)	2N3905 2N3906	2, 8	t_f	-	80 75	ns

else
for

2N4870 (SILICON) 2N4871

PN unijunction transistors designed for use in pulse and timing circuits, sensing circuits and thyristor trigger circuits.



MAXIMUM RATINGS

RATING	SYMBOL	VALUE	UNIT
RMS Power Dissipation	P_D	300	mW
RMS Emitter Current	I_e	50	mA
Peak-Pulse Emitter Current	i_e	1.5	Amp
Emitter Reverse Voltage	V_{B2E}	30	Volts
Interbase Voltage	V_{B2B1}	35	Volts
Operating Junction Temp. Range	T_J	-65/+125	°C
Storage Temp. Range	T_{stg}	-65/+150	°C

NIT
mW
mA
Amp
Volts
Volts
°C
°C

ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise specified)

Characteristic	Fig. No.	Symbol	Min	Typ	Max	Unit
Intrinsic Standoff Ratio* ($V_{B2B1} = 10\text{ V}$)	4, 7	α	0.56 0.70	-	0.75 0.85	-
Interbase Resistance ($V_{B2B1} = 3.0\text{ V}, I_E = 0$)	10, 11	R_{BB}	4.0	6.0	9.1	k ohms
Interbase Resistance Temperature Coefficient ($V_{B2B1} = 3.0\text{ V}, I_E = 0, T_A = -65\text{ to }+125^\circ\text{C}$)	11	$\%R_{BB}$	0.10	-	0.90	% °C
Emitter Saturation Voltage** ($V_{B2B1} = 10\text{ V}, I_E = 50\text{ mA}$)		$V_{EB1(sat)}$	-	2.5	-	Volts
Modulated Interbase Current ($V_{B2B1} = 10\text{ V}, I_E = 50\text{ mA}$)		$I_{B2(mod)}$	-	15	-	mA
Emitter Reverse Current ($V_{B2E} = 30\text{ V}, I_{B1} = 0$)	6	I_{EB20}	-	0.005	1.0	μA
Peak Point Emitter Current ($V_{B2B1} = 25\text{ V}$)	8, 9	I_P	-	1.0	5.0	μA
Valley-Point Current** ($V_{B2B1} = 20\text{ V}, R_{B2} = 100\text{ ohms}$)	12, 13	I_V	2.0 4.0	5.0 7.0	-	mA
Base-One Peak Pulse Voltage	3, 14	V_{OB1}	3.0 5.0	6.0 8.0	-	Volts

FIGURE 3 - V_{OB1} TEST CIRCUIT




FIGURE 4 - I_P TEST CIRCUIT





FIGURE 5 - PRR TEST CIRCUIT AND WAVEFORM





LM175/LM275/LM375 oscillator and buffer with TTL output

general description


The LM175/LM275/LM375 is a monolithic, differential pair, general purpose oscillator. It may be used with crystal control or with LC or RC tanks. Two output configurations are possible. It may be connected to the internal isolating buffer to provide sine or square wave outputs, or to the internal logic buffer with output levels and switching times compatible with TTL and DTL logic circuitry. It provides extremely high temperature and power supply versus frequency rejection.

The LM175 is specified for operation over the -55°C to $+125^{\circ}\text{C}$ military temperature range. The LM275 is specified for operation over the -25°C to $+85^{\circ}\text{C}$ temperature range. The LM375 is specified for operation over the 0°C to $+70^{\circ}\text{C}$ temperature range.

features

- Oscillation up to 200 MHz
- Operation from supplies from 4.5V to 24V (Logic buffer maximum supply at 7.0V)
- High supply voltage rejection, typically 0.1 ppm/V
- Low temperature coefficient, typically 10-20 ppm/ $^{\circ}\text{C}$
- Variable drive to crystal to limit dissipation
- Capable of fundamental or overtone, series or parallel mode of operation
- Separate power supply lead for logic buffer for noise isolation
- Low power dissipation

schematic and connection diagrams



typical applications




FIGURE 1. 10 MHz L-C Sine Wave Oscillator

FIGURE 2. 1 MHz Crystal Oscillator with TTL Output

absolute maximum ratings

Supply Operating Voltage (Pin 14)	24V	Storage Temperature Range	-55 C to +150 C
Supply Operating Voltage (Pin 13)	7V	Operating Temperature Range LV175	-55 C to +125 C
Differential Input Voltage ΔV_{P_4} to Pin 6	5V	LV275	-25 C to +35 C
ΔV_{P_7} to Pin 3	5V	LV375	0 C to 70 C
Power Dissipation (Note 1)	500 mW	Lead Temperature (Soldering, 10 sec)	300 C

electrical characteristics (T_A = 25 C, V_{CC} = 5V unless otherwise noted)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
DC CHARACTERISTICS						
Power Supply Current (Pin 14)	I _{PS14}	V _{CC} = 24V	4.0	6.0	12.0	mA
Power Supply Current (Pin 13)	I _{PS13}	No Load at Pin 12	4.0	6.0	14.0	mA
Oscillator Output Current	I _{OSC}	R _L (Pin 5) = 1 kΩ Pin 9 Open, Pin 10 Open	120	140	200	mA
		Pin 9 Tied to Pin 10	160	190	250	mA
		Pin 9 Grounded, Pin 10 Open	300	360	500	mA
		Pin 10 Grounded, Pin 9 Open	750	1000	1500	mA
Buffer Output Current	I _{BUF}		2.5	3.0	4.0	mA
Logic Buffer Output Voltage	V _{OUT}	Input LOW	2.1	2.7		V
		Input HIGH			2.00	V
		I _{OL} = 1.6 mA			200	mA
The Following Specifications apply to -55 C < T _A < +125 C						
Oscillator Output Current	I _{OSC}	R _L (Pin 5) = 1 kΩ Pin 9 Open, Pin 10 Open	100			mA
		Pin 9 Tied to Pin 10	130			mA
		Pin 9 Grounded, Pin 10 Open	250			mA
		Pin 10 Grounded, Pin 9 Open	600			mA
Buffer Output Current	I _{BUF}		2.0			mA
AC CHARACTERISTICS						
Oscillator Gain (at 1 kHz)	g _{MOSC}	Pin 9 Open, Pin 10 Open		1.4		V/V
		Pin 9 Tied to Pin 10		1.3		V/V
		Pin 9 Grounded, Pin 10 Open		3.6		V/V
		Pin 9 Open, Pin 10 Grounded		10.0		V/V
Oscillator 3 dB Bandwidth	BW _{OSC}	R _S = R _L = 50Ω		200		MHz
Buffer Gain (at 1 kHz)	g _{MBUF}	R _L (Pin 1) = 500Ω		9		V/V
		Linear Mode		20		V/V
		Limiting Mode				V/V
Buffer 3 dB Bandwidth	BW _{BUF}	R _S = R _L (Pin 1) = 50Ω		200		MHz
		Linear Mode		50		MHz
		Limiting Mode				MHz
Logic Buffer Rise Time				20	50	ns
Logic Buffer Fall Time				20	50	ns



Note 1: For operation at elevated temperatures, the device must be operated based on a 150 C maximum junction temperature with a thermal resistance of 140 C/W for the metal DIP package and 100 C maximum junction temperature with a thermal resistance of 150 C/W for the plastic DIP package.

electrical characteristics (con't)

PARAMETER	SYMBOL	CONDITIONS	MIN	TYP	MAX	UNITS
OSCILLATOR CHARACTERISTICS (See Oscillator Circuit)						
Frequency vs. Power Supply Rejection		$5V < V_{CC} < 10V$		0.1		ppm/V
Frequency vs. Temperature Rejection		$-55^{\circ}C < T_A < +125^{\circ}C$		0.05		ppm/°C
Load Pull (Change in Frequency vs. Change in Buffer Load Impedance)		$0 < R_L < \infty$		0.01		ppm
INPUT-OUTPUT TERMINAL CHARACTERISTICS						
Oscillator Input Resistance	R_A	Minimum Current		10		kΩ
		Maximum Current		4.5		kΩ
	R_B	Minimum Current		10		kΩ
		Maximum Current		4.5		kΩ
Oscillator Input Capacitance	C_A			3		pF
	C_B			3		pF
Oscillator Output Resistance	R_C	Minimum Current		100		kΩ
		Maximum Current		30		kΩ
Oscillator Output Capacitance	C_D			3		pF
Buffer Input Resistance	R_1			10		kΩ
	R_2			10		kΩ
Buffer Input Capacitance	C_1			2		pF
	C_2			2		pF
Buffer Output Resistance	R_3			100		kΩ
Buffer Output Capacitance	C_3			5		pF
Logic Buffer Input Resistance	R_{11}			12		kΩ
Logic Buffer Input Capacitance	C_{11}			4		pF

typical oscillator circuit connections



10.7 MHz Voltage Controlled Crystal Oscillator Parallel Tuning




typical oscillator circuit connections (con't)

10.7 MHz Voltage Controlled Crystal Oscillator Series Tuning


Frequency and Output Voltage for Series Tuned VCXO






10.7 MHz Series Resonant Crystal Oscillator








10.7 MHz Parallel Resonant Crystal Oscillator




typical performance characteristics



typical performance characteristics (con't)



dc test circuit



- S2 S2 Used to select desired oscillator current
- S3 S3 Used to swing oscillator output and measure I_{osc}
- S4 S4 Used to swing buffer output and measure I_{buf}
- S5 S5 Used to switch TTL buffer to high and low states
- S6 S6 Switch to maximum guaranteed TTL load to measure V_{OL} in the low state



Voltage Comparators

LM139/LM239/LM339, LM139A/LM239A/LM339A, LM2901, LM3302 low power low offset voltage quad comparators

general description

The LM139 series consists of four independent precision voltage comparators with an offset voltage specification as low as 2 mV max for all four comparators. These were designed specifically to operate from a single power supply over a wide range of voltages. Operation from split power supplies is also possible and the low power supply current drain is independent of the magnitude of the power supply voltage. These comparators also have a unique characteristic in that the input common-mode voltage range includes ground, even though operated from a single power supply voltage.

Application areas include limit comparators, simple analog to digital converters, pulse, squarewave and time delay generators, wide range VCO, MOS clock timers; multivibrators and high voltage digital logic gates. The LM139 series was designed to directly interface with TTL and CMOS. When operated from both plus and minus power supplies, they will directly interface with MOS logic - where the low power drain of the LM339 is a distinct advantage over standard comparators.

advantages



- High precision comparators
- Reduced V_{OS} drift over temperature

- Eliminates need for dual supplies
- Allows sensing near grid
- Compatible with all forms of logic
- Power drain suitable for battery operation

features

- Wide single supply voltage range or dual supplies
 - LM139 series, 2 VDC to 36 VDC or
 - LM139A series, LM2901 : 1 VDC to ± 18 VDC
 - LM3302 : 2 VDC to 28 VDC or ± 1 VDC to ± 14 VDC
- Very low supply current drain (0.8 mA) - independent of supply voltage (2 mW comparator at -5 VDC)
- Low input biasing current 25 nA
- Low input offset current ± 5 nA and offset voltage ± 3 mV
- Input common mode voltage range includes gnd
- Differential input voltage range equal to the power supply voltage
- Low output saturation voltage 250 mV at 4 mA
- Output voltage compatible with TTL, DTL, ECL, MOS and CMOS logic systems

schematic and connection diagrams




Order Number LM139D, LM139AD, LM239D or LM239AD
See NS Package D14E

Order Number LM139J, LM139AJ, LM239J, LM239AJ, LM339J, LM339AJ, LM2901J or LM3302J
See NS Package J14A


Order Number LM139F, LM139AF, LM239F or LM239AF
See NS Package F14A

Order Number LM339N, LM339AN, LM2901N or LM3302N
See NS Package N14A


typical applications ($V^+ = 5.0$ VDC)



Basic Comparator



Driving CMOS



Driving TTL

absolute maximum ratings

Supply Voltage, V^+
Differential Input Voltage
Input Voltage
Power Dissipation (Note 1)
Molded DIP
 Cavity DIP
 Flat Pack
Output Short Circuit to GND (Note 2)
Input Current I_{IH} (0.3 VDC) (Note 3)
Operating Temperature Range
 LM239A
 LM239B
 LM2901
 LM139A
Storage Temperature Range
Lead Temperature (Soldering, 10 seconds)

LM139/LM239/LM339
 LM139A/LM239A/LM339A
 LM2901

LM3302

36 VDC or ± 18 VDC
 36 VDC
 -0.3 VDC to ± 36 VDC
 570 mW
 800 mW
 800 mW
 Continuous
 50 mA

28 VDC or ± 14 VDC
 28 VDC
 -0.3 VDC to ± 28 VDC
 570 mW
 800 mW
 800 mW
 Continuous
 50 mA

0°C to 170°C
 -25°C to 185°C
 -40°C to 185°C
 -55°C to 175°C
 -65°C to $\pm 150^\circ$ C
 300°C

electrical characteristics ($V^+ = 5$ VDC, Note 4)

PARAMETER	LM139A		LM139		LM239, LM339		LM2901		LM3302		UNITS	
	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	MIN		TYP
Input Offset Voltage	TA = 25°C, (Note 8) $I_{IH}(1)$ or $I_{IH}(2)$ with Output in Linear Range, TA = 25°C, (Note 5)											
Input Bias Current	110	120	25	100	20	250	20	250	20	250	20	250
Input Offset Current	130	175	0	130	75	150	0	75	0	75	0	75
Input Common-Mode Voltage Range	0	$V^+ - 1.6$	0	$V^+ - 1.5$	0	$V^+ - 1.5$	0	$V^+ - 1.5$	0	$V^+ - 1.5$	0	$V^+ - 1.5$
Supply Current	0.8	2.0	0.8	2.0	0.8	2.0	0.8	2.0	0.8	2.0	0.8	2.0
Voltage Gain	50	200	50	200	50	200	50	200	50	200	50	200
Large Signal Response Time	300	300	300	300	300	300	300	300	300	300	300	300
Response Time	1.3	1.3	1.3	1.3	1.3	1.3	1.3	1.3	1.3	1.3	1.3	1.3
Output Sink Current	6.0	16	6.0	16	6.0	16	6.0	16	6.0	16	6.0	16
Saturation Voltage	250	400	250	400	250	400	250	400	250	400	250	400
Output Leakage Current	0.1	0.1	0.1	0.1	0.1	0.1	0.1	0.1	0.1	0.1	0.1	0.1

electrical characteristics (con't)

PARAMETER	CONDITIONS	LM139A		LM239A, LM339A		LM139		LM239, LM339		LM2901		LM3302		UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	
Input Offset Voltage	(Note 9) $ I_{IN+} = I_{IN-} $	4.0		4.0	9.0		9.0	9.0		9.0	9		40	mVDC
Input Offset Current	$ I_{IN+} $ or $ I_{IN-} $ with Output in Linear Range	1100		1150	1100		1100	1150		1150	50		300	nADC
Input Bias Current		300		400	300		300	400		400	200		1000	nADC
Input Common-Mode Voltage Range		0		$V^+ - 2.0$	$V^+ - 2.0$	0	$V^+ - 2.0$	$V^+ - 2.0$	0	$V^+ - 2.0$	0		$V^+ - 2.0$	VDC
Saturation Voltage	$V_{IN+} > 1$ VDC, $V_{IN-} = 0$, $I_{SINK} \leq 4$ mA	700		700	700		700	700		700	400		700	mVDC
Output Leakage Current	$V_{IN+} > 1$ VDC, $V_{IN-} = 0$, $V_O = 20$ VDC	1.0		1.0	1.0		1.0	1.0		1.0	1.0		1.0	nADC
Differential Input Voltage	Keep all $V_{IN+}, V_{IN-} > 0$ VDC (or V^- if used). (Note 8)	V^+		V^+	36		36				0		V^+	VDC

Note 1: For operating at high temperatures, the LM239/LM339A, LM2901, LM3302 must be derated based on a 125°C maximum junction temperature and a thermal resistance of 175°C/W which applies for the device soldered in a printed circuit board, operating in a still air ambient. The LM239 and LM139 must be derated based on a 150°C maximum junction temperature. The low bias dissipation and the "ON-OFF" characteristic of the outputs keeps the chip dissipation very small ($P_D \leq 100$ mW), provided the output transistors are allowed to saturate.

Note 2: Short circuits from the output to V^+ can cause excessive heating and eventual destruction. The maximum output current is approximately 20 mA independent of the magnitude of V^+ .

Note 3: This input current will only exist when the voltage at any of the input leads is driven negative. It is due to the collector-base junction of the input PNP transistors becoming forward biased and thereby acting as input diode clamps. In addition to this diode action, there is also lateral NPN parasitic transistor action on the IC chip. This transistor action can cause the output voltages of the comparators to go to the V^+ voltage level (or to ground for a large overdrive) for the time duration that an input is driven negative. This is not destructive and normal output states will re-establish when the input voltage, which was negative, again returns to a value greater than -0.3 VDC.

Note 4: These specifications apply for $V^+ = 5$ VDC and $-65^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$, unless otherwise stated. With the LM239/LM339A, all temperature specifications are limited to $-25^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$, the LM339/LM339A temperature specifications are limited to $0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$, and the LM2901, LM3302 temperature range is $-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$.

Note 5: The direction of the input current is out of the IC due to the PNP input stage. This current is essentially constant, independent of the state of the output so no loading change exists on the reference or input lines.

Note 6: The input common-mode voltage or either input signal voltage should not be allowed to go negative by more than 0.3V. The upper end of the common-mode voltage range is $V^+ - 1.5$ V, but either or both inputs can go to ± 30 VDC without damage.






Note 7: The response time specified is for a 100 mV input step with 5 mV overdrive. For larger overdrive signals 300 ns can be obtained, see typical performance characteristics section.

Note 8: Positive excursion of input voltage may exceed the power supply level. As long as the other voltage remains within the common-mode range, the comparator will provide a proper output state. The low input voltage state must not be less than -0.3 VDC for 0.3 VDC below the magnitude of the negative power supply, if used.






Note 9: At output switch point, $V_O \geq 1.4$ VDC, $R_S = 0\Omega$ with V^+ from 5 VDC and over the full input common-mode range (0 VDC to $V^+ - 1.5$ VDC).

Note 10: For input signals that exceed VCC, only the overdriven comparator is affected. With a 5V supply, V_{IN} should be limited to 25V max, and a limiting resistor should be used on all inputs that might exceed the positive supply.

typical performance characteristics LM139/LM239/LM339, LM139A/LM239A/LM339A, LM3302



typical performance characteristics LM2901



application hints

The LM139 series are high gain, wide bandwidth devices which, like most comparators, can easily oscillate if the output lead is inadvertently allowed to capacitively couple to the inputs via stray capacitance. This shows up only during the output voltage transition intervals as the comparator changes states. Power supply bypassing is not required to solve this problem. Standard PC board layout is helpful as it reduces stray input-output coupling. Reducing the input resistors to $< 10\text{ k}\Omega$ reduces the feedback signal levels and finally, adding even a small amount (1 to 10 mV) of positive feedback (hysteresis) causes such a rapid transition that oscillations due to stray feedback are not possible. Simply socketing the IC and attaching resistors to the pins will cause input output oscillations during the small transition intervals unless hysteresis is used. If the input signal is a pulse waveform, with relatively fast rise and fall times, hysteresis is not required.

All pins of any unused comparators should be grounded.


The bias network of the LM139 series establishes a drain current which is independent of the magnitude of the power supply voltage over the range of from 2 V_{OC} to 30 V_{OC} .

It is usually unnecessary to use a bypass capacitor across the power supply line.


The differential input voltage may be larger than V^+ without damaging the device. Protection should be provided to prevent the input voltages from going negative more than -0.3 V_{OC} (at 25°C). An input clamp diode can be used as shown in the applications section.

The output of the LM139 series is the uncommitted collector of a grounded-emitter NPN, output transistor. Many collectors can be tied together to provide an output OR'ing function. An output pull-up resistor can be connected to any available power supply voltage within the permitted supply voltage range and there is no restriction on this voltage due to the magnitude of the voltage which is applied to the V^+ terminal of the LM139A package. The output can also be used as a simple SPST switch to ground (when a pull-up resistor is not used). The amount of current which the output device can sink is limited by the drive available (which is independent of V^+) and the β of this device. When the maximum current limit is reached (approximately 16 mA), the output transistor will come out of saturation and the output voltage will rise very rapidly. The output saturation voltage is limited by the approximately $60\Omega r_{sat}$ of the output transistor. The low offset voltage of the output transistor (1 mV) allows the output to clamp essentially to ground level for small load currents.


typical applications ($V^+ = 15\text{ V}_{OC}$)




AND Gate



OR Gate




One-Shot Multivibrator




Bi-Stable Multivibrator


typical applications (con't) ($V^+ = 15\text{ V}_{DC}$)




One-Shot Multivibrator with Input Lock Out




Large Fan-in AND Gate




Time Delay Generator



ORing the Outputs




Squarewave Oscillator




Pulse Generator

* FOR LARGE DELAYS BY R1/R2
D1 CAN BE OMITTED

typical applications (con't) ($V^+ = 5 V_{DC}$)



Non-Inverting Comparator with Hysteresis



Inverting Comparator with Hysteresis




Comparing Input Voltages of Opposite Polarity




Basic Comparator


Output Strobing



Two-Decade High-Frequency VCO




Limit Comparator




Crystal Controlled Oscillator


typical applications (con't) ($V^+ = 5\text{ V}_{DC}$)




Low Frequency Op Amp




Low Frequency Op Amp
($V_0 = 0\text{V}$ for $V_{IN} = 0\text{V}$)



Transducer Amplifier




Low Frequency Op Amp with Offset Adjust




Zero Crossing Detector (Single Power Supply)


split-supply applications ($V^+ = +15\text{ V}_{DC}$ and $V^- = -15\text{ V}_{DC}$)



MOS Clock Driver



Zero Crossing Detector



Comparator With a Negative Reference

LM555/LM555C timer

general description

The LM555 is a highly stable device for generating accurate time delays or oscillation. Additional terminals are provided for triggering or resetting if desired. In the time delay mode of operation, the time is precisely controlled by one external resistor and capacitor. For astable operation as an oscillator, the free running frequency and duty cycle are accurately controlled with two external resistors and one capacitor. The circuit may be triggered and reset on falling waveforms, and the output circuit can source or sink up to 200 mA or drive TTL circuits.

- Adjustable duty cycle
- Output can source or sink 200 mA
- Output and supply TTL compatible
- Temperature stability better than 0.005% per °C
- Normally on and normally off output


features

- Direct replacement for SE555 NE555
- Timing from microseconds through hours
- Operates in both astable and monostable modes


applications

- Precision timing
- Pulse generation
- Sequential timing
- Time delay generation
- Pulse width modulation
- Pulse position modulation
- Linear ramp generator


schematic diagram



connection diagrams



Order Number LM555M, LM555CM
See NS Package H08C



Order Number LM555CN
See NS Package N08B
Order Number LM555J or LM555CJ
See NS Package J08A

absolute maximum ratings

Supply Voltage	+18V
Power Dissipation (Note 1)	600 mW
Operating Temperature Ranges	
LM555C	0°C to +70°C
LM555	-55°C to +125°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (Soldering, 10 seconds)	300°C

electrical characteristics (T_A = 25°C, V_{CC} = +5V to +15V, unless otherwise specified)

PARAMETER	CONDITIONS	LIMITS						UNITS
		LM555			LM555C			
		MIN	TYP	MAX	MIN	TYP	MAX	
Supply Voltage		4.5		18	4.5		16	V
Supply Current	V _{CC} = 5V, R _L = ∞		3	5		3	6	mA
	V _{CC} = 15V, R _L = ∞ (Low State) (Note 2)		10	12		10	15	mA
Timing Error, Monostable								%
Initial Accuracy			0.5	2		1		%
Drift with Temperature	R _A , R _B = 1k to 100k, C = 0.1μF, (Note 3)		30			50		ppm/°C
Accuracy over Temperature			1.5	3.0		1.5		%
Drift with Supply			0.05	0.2		0.1		%
Timing Error, Astable								%
Initial Accuracy			1.5	5		2.25	7	%
Drift with Temperature			90			150		ppm/°C
Accuracy over Temperature			2.5			3.0		%
Drift with Supply			0.15	0.2		0.30	0.5	%
Threshold Voltage			0.667			0.667		× V _{CC}
Trigger Voltage	V _{CC} = 15V	4.5	5	5.2		5		V
	V _{CC} = 5V	1.45	1.67	1.9		1.67		V
Trigger Current			0.01	0.5		0.5	0.9	μA
Reset Voltage		0.4	0.5	1	0.4	0.5	1	V
Reset Current			0.1	0.4		0.1	0.4	μA
Threshold Current	(Note 4)		0.1	0.25		0.1	0.25	μA
Control Voltage Level	V _{CC} = 15V	9.6	10	10.4	9	10	11	V
	V _{CC} = 5V	2.9	3.33	3.8	2.6	3.33	4	V
Pin 7 Leakage Output High			1	100		1	100	nA
Pin 7 Set (Note 5)	Output Low		150			180		mV
	Output Low	V _{CC} = 15V, I ₂ = 15 mA V _{CC} = 4.5V, I ₂ = 4.5 mA	70	100		80	200	mV
Output Voltage Drop (Low)	V _{CC} = 15V							V
	I _{SINK} = 10 mA		0.1	0.15		0.1	0.25	V
	I _{SINK} = 50 mA		0.4	0.5		0.4	0.75	V
	I _{SINK} = 100 mA		2	2.2		2	2.5	V
	I _{SINK} = 200 mA		2.5			2.5		V
	V _{CC} = 5V							V
	I _{SINK} = 8 mA		0.1	0.25				V
I _{SINK} = 5 mA					0.25	0.35	V	
Output Voltage Drop (High)	I _{SOURCE} = 200 mA, V _{CC} = 15V		12.5			12.5		V
	I _{SOURCE} = 100 mA, V _{CC} = 15V	13	13.3		12.75	13.3		V
	V _{CC} = 5V	3	3.3		2.75	3.3		V
Rise Time of Output			100			100		ns
Fall Time of Output			100			100		ns

Note 1: For operating at elevated temperatures the device must be derated based on a +150°C maximum junction temperature and a thermal resistance of +45°C/W junction to case for TO-5 and +150°C/W junction to ambient for both packages.

Note 2: Supply current when output high typically 1 mA less at V_{CC} = 5V.


Note 3: Tested at V_{CC} = 5V and V_{CC} = 15V.

Note 4: This will determine the maximum value of R_A + R_B for 15V operation. The maximum total (R_A + R_B) is 20 MΩ.


Note 5: No protection against excessive pin 7 current is necessary providing the package dissipation rating will not be exceeded.

typical performance characteristics


Minimum Pulse Width Required for Triggering




Supply Current vs Supply Voltage




High Output Voltage vs Output Source Current




Low Output Voltage vs Output Sink Current




Low Output Voltage vs Output Sink Current




Low Output Voltage vs Output Sink Current




Output Propagation Delay vs Voltage Level of Trigger Pulse




Output Propagation Delay vs Voltage Level of Trigger Pulse



Discharge Transistor (Pin 7) Voltage vs Sink Current



Discharge Transistor (Pin 7) Voltage vs Sink Current



applications information

MONOSTABLE OPERATION

In this mode of operation, the timer functions as a one-shot (Figure 1). The external capacitor is initially held discharged by a transistor inside the timer. Upon application of a negative trigger pulse of less than $1/3 V_{CC}$ to pin 2, the flip-flop is set which both releases the short circuit across the capacitor and drives the output high.




FIGURE 1. Monostable

The voltage across the capacitor then increases exponentially for a period of $t = 1.1 R_A C$, at the end of which time the voltage equals $2/3 V_{CC}$. The comparator then resets the flip-flop which in turn discharges the capacitor and drives the output to its low state. Figure 2 shows the waveforms generated in this mode of operation. Since the charge and the threshold level of the comparator are both directly proportional to supply voltage, the timing interval is independent of supply.



FIGURE 2. Monostable Waveforms

During the timing cycle when the output is high, the further application of a trigger pulse will not effect the circuit. However the circuit can be reset during this time by the application of a negative pulse to the reset terminal (pin 4). The output will then remain in the low state until a trigger pulse is again applied.

When the reset function is not in use, it is recommended that it be connected to V_{CC} to avoid any possibility of false triggering.

Figure 3 is a nomograph for easy determination of R, C values for various time delays.

ASTABLE OPERATION

If the circuit is connected as shown in Figure 4 (pins 2 and 6 connected) it will trigger itself and free run as a




FIGURE 3. Time Delay

multivibrator. The external capacitor charges through $R_A + R_B$ and discharges through R_B . Thus the duty cycle may be precisely set by the ratio of these two resistors.




FIGURE 4. Astable

In this mode of operation, the capacitor charges and discharges between $1/3 V_{CC}$ and $2/3 V_{CC}$. As in the triggered mode, the charge and discharge times, and therefore the frequency are independent of the supply voltage.

Figure 5 shows the waveforms generated in this mode of operation.




FIGURE 5. Astable Waveforms

The charge time (output high) is given by:
 $t_1 = 0.693 (R_A + R_B) C$

And the discharge time (output low) by:
 $t_2 = 0.693 (R_B) C$

Thus the total period is:
 $T = t_1 + t_2 = 0.693 (R_A + 2R_B) C$

applications information (con't)

The frequency of oscillation is:

$$f = \frac{1}{T} = \frac{1.44}{(R_A + 2R_B)C}$$

Figure 6 may be used for quick determination of these RC values.

The duty cycle is: $D = \frac{R_B}{R_A + 2R_B}$




FIGURE 6. Free Running Frequency

FREQUENCY DIVIDER

The monostable circuit of Figure 7 can be used as a frequency divider by adjusting the length of the timing cycle. Figure 7 shows the waveforms generated in a divide-by-three circuit.




FIGURE 7. Frequency Divider

PULSE WIDTH MODULATOR

When the timer is connected in the monostable mode and triggered with a continuous pulse train, the output pulse width can be modulated by a signal applied to pin 5. Figure 8 shows the circuit, and in Figure 9 are some waveform examples.




FIGURE 8. Pulse Width Modulator




FIGURE 9. Pulse Width Modulator

PULSE POSITION MODULATOR

This application uses the timer connected for astable operation, as in Figure 10, with a modulating signal again applied to the control voltage terminal. The pulse position varies with the modulating signal. Since the threshold voltage and hence the time delay is varied. Figure 11 shows the waveforms generated for a triangle wave modulation signal.




FIGURE 10. Pulse Position Modulator




FIGURE 11. Pulse Position Modulator

LINEAR RAMP

When the pullup resistor, R_A , in the monostable circuit is replaced by a constant current source, a linear ramp is

applications information (con't)

generated. Figure 12 shows a circuit configuration that will perform this function.





FIGURE 12

Figure 13 shows waveforms generated by the linear ramp.

The time interval is given by:

$$T = \frac{2/3 V_{CC} R_E (R_1 + R_2) C}{R_1 V_{CC} - V_{BE} (R_1 + R_2)}$$

$$V_{BE} \approx 0.6V$$



$V_{CC} = 9V$
 $T = 2.7 \mu s$
 $R_1 = 47 k\Omega$
 $R_2 = 100 k\Omega$
 $R_E = 2.7 k\Omega$
 $C = 0.01 \mu F$

The Time Base: 20 ns
 Voltage: 2V/div
 Delay Time: 50 ns
 Vertical Time Constant: 50 ns

FIGURE 13. Linear Ramp

50% DUTY CYCLE OSCILLATOR

For a 50% duty cycle, the resistors R_A and R_B may be connected as in Figure 14. The time period for the out-

put high is the same as previous, $t_1 = 0.693 R_A C$. For the output low it is $t_2 =$

$$0.693 (R_A + R_E) (R_A + R_B) C \ln \left[\frac{R_B - 2R_A}{2R_B - R_A} \right]$$

Thus the frequency of oscillation is $f = \frac{1}{t_1 + t_2}$




FIGURE 14. 50% Duty Cycle Oscillator

Note that this circuit will not oscillate if R_B is greater than $1.2 R_A$ because the junction of R_A and R_B cannot bring pin 2 down to $1/3 V_{CC}$ and trigger the lower comparator.

ADDITIONAL INFORMATION

Adequate power supply bypassing is necessary to protect associated circuitry. Minimum recommended is $0.1 \mu F$ in parallel with $1 \mu F$ electrolytic.

Lower comparator storage time can be as long as $10 \mu s$ when pin 2 is driven fully to ground for triggering. This limits the monostable pulse width to $10 \mu s$ minimum.

Delay time reset to output is $0.47 \mu s$ typical. Minimum reset pulse width must be $0.3 \mu s$, typical.

Pin 7 current switches within 30 ns of the output (pin 3) voltage.



Industrial/Automotive/Functional
Blocks/ Telecommunications

LM556/LM556C dual timer
general description

The LM556 Dual timing circuit is a highly stable controller capable of producing accurate time delays or oscillation. The 556 is a dual 555 Timing circuit provided by an external resistor and capacitor for each timing function. The two timers operate independently of each other sharing only V_{CC} and ground. The circuits may be triggered and reset on falling waveforms. The output structures may sink or source 200 mA.

- Adjustable duty cycle
- Output can source or sink 200 mA
- Output and supply TTL compatible
- Temperature stability better than 0.005% per °C
- Normally on and normally off output


features

- Direct replacement for SE555, NE555
- Timing from microseconds through hours
- Operates in both astable and monostable modes
- Replaces two 555 timers


applications

- Precision timing
- Pulse generation
- Sequential timing
- Time delay generation
- Pulse width modulation
- Pulse position modulation
- Linear ramp generator

schematic diagram



connection diagram



Order Number LM556CN
See NS Package M14A

Order Number LM556J or LM556CJ
See NS Package 114A

Courtesy of National Semiconductor Corporation

absolute maximum ratings

Supply Voltage	4.18V
Power Dissipation (Note 1)	600 mW
Operating Temperature Ranges	
LM556C	0°C to +70°C
LM556	-55°C to +125°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (Soldering, 10 seconds)	300°C

electrical characteristics (T_A = 25°C, V_{CC} = +5V to +15V, unless otherwise specified)

PARAMETER	CONDITIONS	LM556			LM556C			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	
Supply Voltage		4.18	5	16	4.5	16	V	
Supply Current	V _{CC} = 5V, R _A = 100k	3	5	5	3	6	μA	
Fast-Trim Section	V _{CC} = 15V, R _A = 100k (Low-Speed Mode 2)	10	11	11	10	14	μA	
Timing Error: Monostable								
Initial Accuracy		10.5	15	15	0.75	5.0	%	
Drift With Temperature	R _A , R _B = 1k to 100k, C = 0.1μF (Note 3)	30			50		ppm/°C	
Accuracy Over Temperature		1.5	5	5	1.5	5	%	
Drift With Supply		0.05	0.2	0.2	0.1	0.4	%/V	
Timing Error: Astable								
Initial Accuracy		1.5	1.5	1.5	2.75	7	%	
Drift With Temperature		90			150		ppm/°C	
Accuracy Over Temperature		2.5	2.5	2.5	3.0	3.0	%	
Drift With Supply		0.15	0.2	0.2	0.30	0.30	%/V	
Trigger Voltage	V _{CC} = 15V	4.8	5	5.2	4.5	5	V	
	V _{CC} = 5V	1.45	1.67	1.9	1.25	1.67	V	
Trigger Current		0.1	0.1	0.5	0.2	1.0	μA	
Reset Voltage	(Note 4)	0.4	0.5	1	0.4	0.5	V	
Reset Current		0.1	0.1	0.4	0.1	0.6	μA	
Threshold Current	(Note 5)	0.03	0.1	0.1	0.03	0.1	μA	
Control Voltage Level And Threshold Voltage	V _{CC} = 15V	15.6	10	10.4	9	11	V	
	V _{CC} = 5V	2.7	3.3	3.8	2.8	3.3	V	
Pin 1, 13 Leakage Output High		1	1	100	1	100	μA	
Pin 1, 13 S _{ON} Output Low	(Note 6)							
Output Low	V _{CC} = 15V, I _{OL} = 15 mA	150	150	240	180	300	mV	
Output Low	V _{CC} = 4.5V, I _{OL} = 4.5 mA	70	70	100	80	200	mV	
Output Voltage Drop (Low)	V _{CC} = 15V							
	I _{OL} = 10 mA	0.1	0.15	0.15	0.1	0.25	V	
	I _{OL} = 50 mA	0.4	0.5	0.5	0.4	0.75	V	
	I _{OL} = 100 mA	2	2.25	2.25	2	2.75	V	
	I _{OL} = 200 mA	2.5	2.5	2.5	2.5	2.5	V	
	V _{CC} = 5V							
	I _{OL} = 8 mA	0.1	0.25	0.25	0.1	0.35	V	
	I _{OL} = 8 mA							
Output Voltage Drop (High)	I _{source} = 200 mA, V _{CC} = 15V	12.5	12.5	12.5	12.5	12.5	V	
	I _{source} = 100 mA, V _{CC} = 15V	13.3	13.3	13.3	13.3	13.3	V	
	V _{CC} = 5V	3	3.3	3.3	3	3.3	V	
Rise Time of Output		100	100	100	100	100	ns	
Fall Time of Output		100	100	100	100	100	ns	
Matching Characteristics	(Note 7)							
Initial Timing Accuracy		0.05	0.2	0.2	0.1	2.0	%	
Timing Drift With Temperature		±10			±10		ppm/°C	
Drift With Supply Voltage		0.1	0.2	0.2	0.2	0.5	%/V	

Note 1: For operating at elevated temperatures the device must be derated based on a +150°C maximum junction temperature and a thermal resistance of +150°C/W junction to ambient for both packages.

Note 2: Supply current when output high typically 1 mA less at V_{CC} = 5V.

Note 3: Tested at V_{CC} = 5V and V_{CC} = 15V.

Note 4: As reset voltage lowers, timing is inhibited and then the output goes low.

Note 5: This will determine the maximum value of R_A + R_B for 15V operation. The maximum total (R_A + R_B) is 20 MΩ.

Note 6: No protection against excessive pin 1, 13 current is necessary providing the package dissipation rating will not be exceeded.

Note 7: Matching characteristics refer to the difference between performance characteristics of each timer section.

NE564 N

DESCRIPTION

The NE564 is a versatile, high frequency Phase Locked Loop designed for operation up to 50MHz. As shown in the block diagram, the NE564 consists of a VCO, limiter, phase comparator, and post detection processor.


APPLICATIONS

- High speed modems
- FSK receivers and transmitters
- Frequency synthesizers
- Signal generators

FEATURES

- Operation with single 5V supply
- TTL compatible inputs and outputs
- Operation to 50MHz
- External loop gain control
- Reduced carrier feedthrough
- No elaborate filtering needed in FSK applications
- Can be used as a modulator
- Variable loop gain (Externally Controlled)

PIN CONFIGURATION




ABSOLUTE MAXIMUM RATINGS


PARAMETER	RATING	UNIT
V ₋ Supply voltage Pin 1 Pin 10	14 6	V
P _D Power dissipation	400	mW
T _A Operating temperature	0 to 70	°C
t _{stg} Storage temperature	-65 to 150	°C

TYPICAL PERFORMANCE CHARACTERISTICS


LOCK RANGE vs SIGNAL INPUT



VCO CAPACITOR vs FREQUENCY



BLOCK DIAGRAM



FUNCTIONAL DESCRIPTION

The NE564 is a monolithic phase locked loop with a post detection processor. The use of Schottky clamped transistors and optimized device geometries extends the frequency of operation to 50MHz. In addition to the classical PLL applications, the NE564 can be used as a modulator with a controllable frequency deviation.

The output voltage of the PLL can be written as shown in the following equation:

Equation 1

$$V_{O} = \frac{(f_{in} - f_0)}{K_{VCO}}$$

K_{VCO} = conversion gain of the VCO (see figure)
 f_{in} = frequency of the input signal
 f_0 = free running frequency of the VCO

The process of recovering FSK signals involves the conversion of the PLL output into digital logic compatible signals. For high data rates, a considerable amount of carrier

DC ELECTRICAL CHARACTERISTICS $V_+ = 5V$, $T_A = 25^\circ C$ unless otherwise specified

PARAMETER	TEST CONDITIONS	LIMITS			UNIT
		Min	Typ	Max	
Lock range	$T_A = 25^\circ C$; $I_{CC} = 400\mu A$	25	40		%
Frequency of operation of VCC		45	50		MHz
Frequency drift with temperature	$T_A = 0^\circ C$ to $70^\circ C$, $f_0 = 5MHz$		400	850	ppm/ $^\circ C$
Frequency change with supply voltage	$V_+ = 4.5V$ to $5.5V$		3	6	%/V
Demodulated output voltage	$\pm 1\%$ input deviation	10	14		mVrms
	$\pm 10\%$ input deviation, $f_0 = 5MHz$	100	140		
Output voltage linearity			3		%
Signal to noise ratio			40		dB
AM rejection			35		dB
I_{CC} Supply current	5V		30	40	mA
I_{LC} Leakage current	Pin 9		1	10	μA
Output current	Pin 9			6	mA
V_+ Supply voltage	Pin 1	4.5		12	V
	Pin 10	4.5		5.5	

be present at the output of the PLL due to the wideband nature of the loop filter. To avoid the use of complicated filters, a comparator with hysteresis or Schmitt trigger is required. With the conversion gain of the VCO fixed, the output voltage as given by Equation 1 varies according to the frequency deviation of f_{in} from f_0 . Since this differs from system to system, it is necessary that the hysteresis of the Schmitt trigger be capable of being changed, so that it can be optimized for a particular system. This is accomplished in the 564 by varying the voltage at pin 15 which results in a change of the hysteresis of the Schmitt trigger.

For FSK signals, an important factor to be considered is the drift in the free running frequency of the VCO itself. If this changes due to temperature, according to Equation 1 it will lead to a change in the dc levels of the PLL output, and consequently to errors in the digital output signal. This is especially true for narrow band signals where the deviation in f_{in} itself may be less than the change in f_0 due to temperature. This effect can be eliminated if the dc or average value of the signal is retrieved and used as the reference to the comparator. In this manner, variations in the dc levels of the PLL output do not affect the FSK output.

VCO Section

Due to its inherent high frequency performance, an emitter coupled oscillator is used in the VCO. In the circuit, shown in the equivalent schematic, transistors Q_{21} and Q_{23} with current sources Q_{25} - Q_{26} form the basic oscillator. The free running frequency

of the oscillator is shown in the following equation:

Equation 2

$$f_0 = \frac{1}{16R_C C_1}$$

$R_C = R_{15} = R_{20} = 100\Omega$ INTERNAL
 $C_1 =$ frequency setting external capacitor

Variation of V_d (phase detector output voltage) changes the frequency of the oscillator. As indicated by Equation 2, the frequency of the oscillator has a negative temperature coefficient due to the positive temperature coefficient of the monolithic resistor. To compensate for this, a current I_B with negative temperature coefficient is introduced to achieve a low frequency drift with temperature.

Phase Comparator Section

The phase comparator consists of a double balanced modulator with a limiter amplifier to improve AM rejection. Schottky clamped vertical PNPs are used to obtain TTL level inputs. The loop gain can be varied by changing the current in Q_4 and Q_{15} which effectively changes the gain of the differential amplifiers. This can be accomplished by introducing a current at pin 2.

Post Detection Processor Section

The post detection processor consists of a unity gain transconductance amplifier and comparator. The amplifier can be used as a dc retriever for demodulation of FSK signals, and as a post detection filter for linear

FM demodulation. The comparator has adjustable hysteresis so that phase jitter in the output signal can be eliminated.

As shown in the equivalent schematic, the dc retriever is formed by the transconductance amplifier Q_{42} - Q_{43} together with an external capacitor which is connected at the amplifier output (pin 14). This forms an integrator whose output voltage is shown in the following equation:

Equation 3

$$V_i = \frac{g_m}{C_2} \int V_{in} dt$$

$g_m =$ transconductance of the amplifier
 $C_2 =$ capacitor at the output (pin 14)
 $V_{in} =$ signal voltage at amplifier input

With proper selection of C_2 , the integrator time constant can be varied so that the output voltage is the dc or average value of the input signal for use in FSK, or as a post detection filter in linear demodulation.

The comparator with hysteresis is made up of Q_{45} - Q_{56} with positive feedback being provided by Q_{47} - Q_{48} . The hysteresis is varied by changing the current in Q_{52} with a resulting variation in the loop gain of the comparator. This method of hysteresis control, which is a dc control, provides symmetric variation around the nominal value. VCO Section

Due to its performance and its use in the equivalent circuit, Q_{53} with a basic dc

NE564-N

NE564-N

Design Formula

The free running frequency of the VCO is shown by the following equation:

Equation 4

$$f_o = \frac{1}{16R_C C_1} \text{ in Hz}$$

$R_C = 100 \Omega$

$C_1 = \text{external cap in farads}$

The loop filter diagram shown is explained by the following equation:

Equation 5


$$F(s) = \frac{1}{1 + sRC_3}$$

$R = R_{12} = R_{13} = 1.3k\Omega$ (INTERNAL)


By adding capacitors to pins 4 and 5, two poles are added to the loop transfer function

at $\omega = \frac{1}{RC_3}$

LOOP FILTER



EQUIVALENT SCHEMATIC



FM DEMODULATOR

The NE564 can be used as an FM demodulator. The connections for operation at 5V and 12V are shown in Figures 1 and 2 respectively. The input signal is ac coupled with the output signal being extracted at pin 14. Loop filtering is provided by the capacitors at pins 4 and 5 with additional filtering being provided by the capacitor at pin 14. Since the conversion gain of the VCO is not very high, to obtain sufficient demodulated output signal the frequency deviation in the

input signal should be fairly high (1% or higher).

FM DEMODULATOR WITH TTL COMPATIBLE OUTPUT SIGNAL

An FM demodulator with the output signal being a TTL signal can be obtained from the NE564 by connecting it as shown in Figure 3. This operation requires the use of the dc retriever, the capacitance for which is connected at pin 14. The hysteresis of the Schmitt trigger can be adjusted by connect-

ing a potentiometer at pin 15. The output signal appears at pin 16, which requires an external resistor. If necessary, the duty cycle of the output signal can be adjusted by applying a voltage at pin 14 around 2.5V and varying it. The connection for a similar application appears in Figure 4.

GATED PLL DEMODULATOR

The lock range adjust pin of the NE564 can be used to gate the PLL when it is operating in the demodulator mode. The circuit is

connected as shown in Figure 5. The gating voltage which can be a TTL signal is applied to pin 2. When this voltage is high, the loop locks and the demodulated output signal appears at pin 16. When the input to pin 2 is low, the loop is out of lock and the VCO will operate at its center frequency. It is also possible to use pin 2 to adjust the loop gain so that a large capture range and small lock range can be obtained.

6. The approximate modulation frequency can be determined from the frequency conversion gain curve shown in Figure 7. This curve will be appropriate for signals injected into pins 4 and 5 as shown in Figure 6.

FREQUENCY SYNTHESIS

Frequency multiplication can be achieved with the NE564 with the insertion of a counter (digital frequency divider) in the loop.

or and a counter is inserted. In this case, the fundamental of the divided VCO frequency is locked to the input frequency so that the VCO is actually running at a multiple of the input frequency. The amount of multiplication is determined by the counter. An obvious practical application of this multiplication property is the use of the NE564 in wide range frequency synthesizers.

In frequency multiplication applications it is important to take into account that the phase comparator is actually a mixer and that its output contains sum and difference frequency components. The difference fre-

MODULATION TECHNIQUES

The NE564 phase locked loop can be modulated at either the loop filter ports (pins 4 and 5) or the input port (pin 6) as shown in Figure

A block diagram is shown in Figure 8 and the associated performance characteristic curve in Figure 7. Here the loop is broken between the VCO and the phase comparat-




Figure 1




Figure 2




Figure 3





Figure 4

GATED PLL DEMODULATOR



NOTE
When the input to pin 2 is high (TTL level) the loop is in lock and the demodulated output at pin 16 is present. When the input to pin 2 is low (TTL level) the loop is out of lock with the VCO at its center frequency.

Figure 5

MODULATOR




Figure 6

VCO CONVERSION GAIN




Figure 7

FREQUENCY SYNTHESIZER




Figure 8

frequency component is dc and is the error voltage which drives the VCO to keep the NE564 in lock. The sum frequency components (of which the fundamental is twice the frequency of the input signal) if not well filtered, will induce incidental FM on the VCO output. This occurs because the VCO is running at many times the frequency of the input signal and the sum frequency component which appears on the control voltage to the VCO causes a periodic variation of its frequency about the desired multiple. For frequency multiplication it is gener-

ally necessary to filter quite heavily to remove this sum frequency component. The tradeoff, of course, is a reduced capture range and a more underdamped loop transient response.

Signetics
a subsidiary of U.S. Philips Corporation

Signetics Corporation
PO Box 3052
Sunnyvale, California 94086
Telephone: 408/739-7700



National Semiconductor Industrial/Automotive/Functional Blocks/ Telecommunications

LM565/LM565C phase locked loop general description

The LM565 and LM565C are general purpose phase locked loops containing a stable, highly linear voltage controlled oscillator for low distortion FM demodulation, and a double balanced phase detector with good carrier suppression. The VCO frequency is set with an external resistor and capacitor, and a tuning range of 10:1 can be obtained with the same capacitor. The characteristics of the closed loop system—bandwidth, response speed, capture and pull in range—may be adjusted over a wide range with an external resistor and capacitor. The loop may be broken between the VCO and the phase detector for insertion of a digital frequency divider to obtain frequency multiplication.

The LM565H is specified for operation over the -55°C to $+125^{\circ}\text{C}$ military temperature range. The LM565CH and LM565CN are specified for operation over the 0°C to $+70^{\circ}\text{C}$ temperature range.

features


- 200 ppm/ $^{\circ}\text{C}$ frequency stability of the VCO

- Power supply range of ± 5 to ± 12 volts with 100 ppm/% typical
- 0.2% linearity of demodulated output
- Linear triangle wave with in phase zero crossings available
- TTL and DTL compatible phase detector input and square wave output
- Adjustable hold in range from $\pm 1\%$ to $> 60\%$


applications

- Data and tape synchronization
- Modems
- FSK demodulation
- FM demodulation
- Frequency synthesizer
- Tone decoding
- Frequency multiplication and division
- SCA demodulators
- Telemetry receivers
- Signal regeneration
- Coherent demodulators

schematic and connection diagrams




Metal Can Package



Order Number LM565H or LM565CH
See NS Package H10

Dual-In-Line Package



Order Number LM565CN
See NS Package N14A

Courtesy of National Semiconductor Corporation

absolute maximum ratings

Supply Voltage	±12V
Power Dissipation (Note 1)	300 mW
Differential Input Voltage	±1V
Operating Temperature Range LM565H	-55°C to +125°C
LM565CH, LM565CN	0°C to 70°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (Soldering, 10 sec)	300°C


electrical characteristics (AC Test Circuit, $T_A = 25^\circ\text{C}$, $V_C = \pm 6\text{V}$)

PARAMETER	CONDITIONS	LM565			LM565C			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	
Power Supply Current			8.0	12.5		8.0	12.5	mA
Input Impedance (Pins 2, 3)	$-4\text{V} < V_2, V_3 < 0\text{V}$	7	10			5		k Ω
VCO Maximum Operating Frequency	$C_0 = 2.7 \text{ pF}$	300	500		250	500		kHz
Operating Frequency Temperature Coefficient			-100	300		-200	500	ppm/°C
Frequency Drift with Supply Voltage			0.01	0.1		0.05	0.2	%/V
Triangle Wave Output Voltage		2	2.4	3	2	2.4	3	V_{CC}
Triangle Wave Output Linearity			0.2	0.75		0.5	1	%
Square Wave Output Level		4.7	5.4		4.7	5.4		V_{CC}
Output Impedance (Pin 4)			5			5		k Ω
Square Wave Duty Cycle		45	50	55	40	50	60	%
Square Wave Rise Time			20	100		20		ns
Square Wave Fall Time			50	200		50		ns
Output Current Sink (Pin 4)		0.6	1		0.6	1		mA
VCO Sensitivity	$f_0 = 10 \text{ kHz}$	5400	6600	6800	5000	6600	7200	Hz/V
Demodulated Output Voltage (Pin 7)	±10% Frequency Deviation	250	300	350	200	300	400	mV _{pp}
Total Harmonic Distortion	±10% Frequency Deviation		0.2	0.75		0.2	1.5	%
Output Impedance (Pin 7)			3.5			3.5		k Ω
DC Level (Pin 7)		4.25	4.5	4.75	4.0	4.5	5.0	V
Output Offset Voltage $ V_7 - V_6 $			30	100		50	200	mV
Temperature Drift of $ V_7 - V_6 $			500			500		$\mu\text{V}/^\circ\text{C}$
AM Rejection		30	40		40			dB
Phase Detector Sensitivity K_D		0.6	.68	0.9	0.55	.68	0.95	V/radian


Note 1: The maximum junction temperature of the LM565 is 150°C, while that of the LM565C and LM565CN is 100°C. For operation at elevated temperatures, devices in the TO-5 package must be derated based on a thermal resistance of 150°C/W junction to ambient or 45°C/W junction to case. Thermal resistance of the dual-in-line package is 100°C/W.

typical performance characteristics


Power Supply Current as a Function of Supply Voltage




Lock Range as a Function of Input Voltage




VCO Frequency




Oscillator Output Waveforms




Phase Shift vs Frequency




VCO Frequency as a Function of Temperature




Loop Gain vs Load Resistance




Hold in Range as a Function of Rg-7



ac test circuit




typical applications




2400 Hz Synchronous AM Demodulator

FSK Demodulator (2025-2225 cps)



FSK Demodulator with DC Restoration.



Frequency Multiplier (x10)

IRIG Channel 13 Demodulator

applications information

In designing with phase locked loops, such as the LM565, the important parameters of interest are:

FREE RUNNING FREQUENCY

$$f_0 \approx \frac{1}{3.7 R_0 C_0}$$

LOOP GAIN: relates the amount of phase change between the input signal and the VCO signal for a shift in input signal frequency (assuming the loop remains in lock). In servo theory, this is called the "velocity error coefficient".

$$\text{Loop gain} = K_0 K_D \left(\frac{1}{\text{sec}} \right)$$

$$K_0 = \text{oscillator sensitivity} \left(\frac{\text{radians/sec}}{\text{volt}} \right)$$

$$K_D = \text{phase detector sensitivity} \left(\frac{\text{volts}}{\text{radian}} \right)$$

The loop gain of the LM565 is dependent on supply voltage, and may be found from:

$$K_0 K_D = \frac{33.6 f_0}{V_c}$$

$$f_0 = \text{VCO frequency in Hz}$$

$$V_c = \text{total supply voltage to circuit.}$$

Loop gain may be reduced by connecting a resistor between pins 6 and 7; this reduces the load impedance on the output amplifier and hence the loop gain.

HOLD IN RANGE: the range of frequencies that the loop will remain in lock after initially being locked.


$$f_m = \frac{8 f_0}{V_c}$$

$$f_0 = \text{free running frequency of VCO}$$


$$V_c = \text{total supply voltage to the circuit.}$$

THE LOOP FILTER

In almost all applications, it will be desirable to filter the signal at the output of the phase detector (pin 7) this filter may take one of two forms:



Simple Lag Filter



Log-Lead Filter

A simple lag filter may be used for wide closed loop bandwidth applications such as modulation following where the frequency deviation of the carrier is fairly high (greater than 10%), or where wideband modulating signals must be followed.

The natural bandwidth of the closed loop response may be found from:

$$f_n = \frac{1}{2\pi} \sqrt{\frac{K_0 K_D}{R_1 C_1}}$$

Associated with this is a damping factor:

$$\delta = \frac{1}{2} \sqrt{\frac{1}{R_1 C_1 K_0 K_D}}$$

For narrow band applications where a narrow noise bandwidth is desired, such as applications involving tracking a slowly varying carrier, a lead lag filter should be used. In general, if $1/R_1 C_1 < K_0 K_D$, the damping factor for the loop becomes quite small resulting in large overshoot and possible instability in the transient response of the loop. In this case, the natural frequency of the loop may be found from:


$$f_n = \frac{1}{2\pi} \sqrt{\frac{K_0 K_D}{\tau_1 + \tau_2}}$$

$$\tau_1 + \tau_2 = (R_1 + R_2) C_1$$


R_2 is selected to produce a desired damping factor δ , usually between 0.5 and 1.0. The damping factor is found from the approximation:

$$\delta \approx \pi \tau_2 f_n$$

These two equations are plotted for convenience.



Filter Time Constant vs Natural Frequency



Damping Time Constant vs Natural Frequency

Capacitor C_2 should be much smaller than C_1 since its function is to provide filtering of carrier. In general $C_2 \leq 0.1 C_1$.



National Semiconductor Industrial/Automotive/Functional Blocks/ Telecommunications

LM566/LM566C voltage controlled oscillator

general description

The LM566/LM566C are general purpose voltage controlled oscillators which may be used to generate square and triangular waves, the frequency of which is a very linear function of a control voltage. The frequency is also a function of an external resistor and capacitor.

- High temperature stability
- Excellent supply voltage rejection
- 10 to 1 frequency range with fixed capacitor
- Frequency programmable by means of current, voltage, resistor or capacitor.

The LM566 is specified for operation over the -55°C to +125°C military temperature range. The LM566C is specified for operation over the 0°C to +70°C temperature range.


features

- Wide supply voltage range: 10 to 24 volts
- Very linear modulation characteristics

applications

- FM modulation
- Signal generation
- Function generation
- Frequency shift keying
- Tone generation

schematic and connection diagrams




Metal Can Package



Order Number LM566H or LM566CH
See NS Package H08C


Dual-In-Line Package



Order Number LM566CN
See NS Package N03B

typical application

1 kHz and 10 kHz TTL Compatible Voltage Controlled Oscillator



applications information

The LM566 may be operated from either a single supply as shown in this test circuit, or from a split (-) power supply. When operating from a split supply, the square wave output (pin 4) is TTL compatible (2 mA current sink) with the addition of a 4.7 kΩ resistor from pin 3 to ground.

A 0.01 μF capacitor is connected between pins 5 and 6 to prevent parasitic oscillations that may occur during VCO switching.

$$f_o = \frac{2(V^+ - V_3)}{R_1 C_1 V^+}$$

where

$$2K < R_1 < 20K$$

and V_3 is voltage between pin 5 and pin 1.

Courtesy of National Semiconductor Corporation

absolute maximum ratings

Power Supply Voltage 26V
 Power Dissipation (Note 1) 300 mW
 Operating Temperature Range LM566 -55°C to +125°C
 LM566C 0°C to 70°C
 Lead Temperature (Soldering, 10 sec) 300°C


electrical characteristics $V_{CC} = 12V, T_A = 25^\circ C, AC$ Test Circuit

PARAMETER	CONDITIONS	LM566			LM566C			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	
Maximum Operating Frequency	$R_D = 2k$ $C_D = 2.7 pF$				1	2		MHz
Input Voltage Range Pin 5		$3/4 V_{CC}$		V_{CC}	$3/4 V_{CC}$		V_{CC}	
Average Temperature Coefficient of Operating Frequency			100			200		ppm/°C
Supply Voltage Rejection	10-20V		0.1	1	0.1	2		%/V
Input Impedance Pin 5		-0.5	1		0.5	1		MΩ
VCO Sensitivity	For Pin 5, From 8-10V, $f_0 = 10 kHz$	6.4	6.6	6.8	6.0	6.6	7.2	kHz/V
FM Distortion	±10% Deviation		0.2	0.75	0.2	1.5		%
Maximum Sweep Rate		800	1		500	1		MHz
Sweep Range			10:1			10:1		
Output Impedance								
Pin 3			50			50		Ω
Pin 4			50			50		Ω
Square Wave Output Level	$R_{L1} = 10k$	5.0	5.4		5.0	5.4		Vp-p
Triangle Wave Output Level	$R_{L2} = 10k$	2.0	2.4		2.0	2.4		Vp-p
Square Wave Duty Cycle		45	50	55	40	50	60	%
Square Wave Rise Time			20			20		ns
Square Wave Fall Time			50			50		ns
Triangle Wave Linearity	+1V Segment at 1/2 VCC		0.2	0.75	0.5	1		%


Note 1: The maximum junction temperature of the LM566 is 150°C, while that of the LM566C is 100°C. For operating at elevated junction temperatures, devices in the TO-5 package must be derated based on a thermal resistance of 150°C/W. The thermal resistance of the dual-in-line package is 100°C/W.

typical performance characteristics


Operating Frequency as a Function of Timing Resistor




Operating Frequency as a Function of Timing Capacitor




Normalized Frequency as a Function of Control Voltage




Power Supply Current




Temperature Stability




VCO Waveforms




Frequency Stability vs Load Resistance (Square Wave Output)




Frequency Stability vs Load Impedance (Triangle Output)




Square Wave Output Characteristics



Triangle Wave Output Characteristics



ac test circuit





National Industrial/Automotive/Functional Semiconductor Blocks/ Telecommunications

LM567/LM567C tone decoder general description

The LM567 and LM567C are general purpose tone decoders designed to provide a saturated transistor switch to ground when an input signal is present within the passband. The circuit consists of an I and O detector driven by a voltage controlled oscillator which determines the center frequency of the decoder. External components are used to independently set center frequency, bandwidth and output delay.

- High rejection of out of band signals and noise
- Immunity to false signals
- Highly stable center frequency
- Center frequency adjustable from 0.01 Hz to 500 kHz

features

- 20 to 1 frequency range with an external resistor
- Logic compatible output with 100 mA current sinking capability
- Bandwidth adjustable from 0 to 14%

applications

- Touch tone decoding
- Precision oscillator
- Frequency monitoring and control
- Wide band FSK demodulation
- Ultrasonic controls
- Carrier current remote controls
- Communications paging decoders

schematic and connection diagrams

Metal Can Package




Order Number LM567H or LM567CH
See NS Package H08C

Dual-In-Line Package



Order Number LM567CN
See NS Package N08B



absolute maximum ratings

Supply Voltage Pin	10V
Power Dissipation (Note 1)	300 mW
V_B	15V
V_3	-10V
V_3	$V_B + 0.5V$
Storage Temperature Range	-65°C to +150°C


electrical characteristics (IAC Test Circuit, $T_A = 25^\circ\text{C}$, $V_C = 5V$)

PARAMETERS	CONDITIONS	LM567			LM567C/LM567CN			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	
Power Supply Voltage Range		4.75	5.0	9.0	4.75	5.0	9.0	V
Power Supply Current	$R_L = 20\Omega$							
Quiescent			6	8		7	10	mA
Power Supply Current	$R_L = 20\Omega$							
Activated			11	13		12	15	mA
Input Resistance		18	20	22	15	20	25	k Ω
Smallest Detectable Input Voltage	$I_C = 100 \mu\text{A}$, $f_c = f_0$		20	25		20	25	mV rms
Largest No Output Input Voltage	$I_C = 100 \mu\text{A}$, $f_c = f_0$	10	15		10	15		mV rms
Largest Simultaneous Outband Signal to Inband Signal Ratio			6			6		dB
Minimum Input Signal to Wideband Noise Ratio	$B_n = 140 \text{ kHz}$		-6			-6		dB
Largest Detection Bandwidth		12	14	16	10	14	18	% of f_0
Largest Detection Bandwidth Skew			1	2		2	3	% of f_0
Largest Detection Bandwidth Variation with Temperature			± 0.1	± 0.25		± 0.1	± 0.5	%/°C
Largest Detection Bandwidth Variation with Supply Voltage	4.75V - 8.5V		± 1	± 2		± 1	± 5	%/V
Highest Center Frequency		100	500		100	500		kHz
Center Frequency Stability	$0 < T_A < 70$		35 : 60			35 : 60		ppm/°C
	$-55 < T_A < -125$		35 : 140			35 : 140		ppm/°C
Center Frequency Shift with Supply Voltage	4.75V - 8.5V		0.5	1.0		0.4	2.0	%/V
Fastest ON/OFF Cycling Rate			$f_0/20$			$f_0/20$		
Output Leakage Current	$V_B = 15V$		0.01	25		0.01	25	μA
Output Saturation Voltage	$e_s = 25 \text{ mV}$ $I_B = 30 \text{ mA}$		0.2	0.4		0.2	0.4	V
	$e_s = 25 \text{ mV}$ $I_B = 100 \text{ mA}$		0.6	1.0		0.6	1.0	
Output Fall Time			30			30		ns
Output Rise Time			150			150		ns


Note 1: The maximum junction temperature of the LM567 is 150°C, while that of the LM567C and LM567CN is 100°C. For operating at elevated temperatures, devices in the TO-5 package must be derated based on a thermal resistance of 150°C/W, junction to ambient or 45°C/W, junction to case. For the DIP the device must be derated based on a thermal resistance of 187°C/W, junction to ambient.

typical performance characteristics


Typical Frequency Drift with Temperature (Mean and S.D.)




Typical Bandwidth Variation with Temperature




Typical Frequency Drift with (Mean and S.D.) Temperature




Typical Frequency Drift with Temperature (Mean and S.D.)




Bandwidth vs Input Signal Amplitude




Largest Detection Bandwidth




Detection Bandwidth as a Function of C₂ and C₃




Typical Supply Current vs Supply Voltage



Greatest Number of Cycles Before Output




Typical Output Voltage vs Temperature




typical applications

Touch-Tone Decoder




- Component values (typ)
- R1 8.6kΩ ±5%
 - R2 4.7k
 - R3 22k
 - C1 0.10μF
 - C2 1.0μF ±5V
 - C3 2.2μF ±5V
 - C4 250μF ±5V


Oscillator with Quadrature Output




Oscillator with Double Frequency Output



Precision Oscillator Drive 100 mA Loads



ac test circuit



applications information

The center frequency of the tone decoder is equal to the free running frequency of the VCO. This is given by

$$f_0 \approx \frac{1}{R_1 C_1}$$

The bandwidth of the filter may be found from the approximation


$$BW = 10/0 \sqrt{\frac{V_1}{f_0 C_2}} \text{ in } \% \text{ of } f_0$$

Where:


V_1 = Input voltage (volts rms), $V_1 \leq 200 \text{ mV}$

C_2 = Capacitance at Pin 2 (μF)

SCHEMATIC (each gate)



A,F PACKAGE



QUADRUPLE 2-INPUT POSITIVE NOR GATE

S5402-A,F,W • N7402-A,F

DIGITAL 54/74 TTL SERIES

S5402 N7402

RECOMMENDED OPERATING CONDITIONS

PARAMETER	MIN	NOM	MAX	UNIT
Supply Voltage V_{CC} S5402 Circuits N7402 Circuits	4.5	5	5.5	V
Normalized Fan-Out from each Output, N	4.75	5	5.25	V
Operating Free-Air Temperature Range, T_A S5402 Circuits N7402 Circuits	-55 0	25 25	125 70	$^{\circ}$ C $^{\circ}$ C

ELECTRICAL CHARACTERISTICS (over recommended operating free-air temperature range unless otherwise noted)

PARAMETER	TEST CONDITIONS*	MIN	TYP**	MAX	UNIT
$V_{in(1)}$	Logical 1 input voltage required at either input terminal to ensure logical 0 level at output $V_{CC} = \text{MIN}$	2			V
$V_{in(0)}$	Logical 0 input voltage required at both input terminals to ensure logical 1 level at output $V_{CC} = \text{MIN}$			0.8	V
$V_{out(1)}$	Logical 1 output voltage $V_{CC} = \text{MIN}$, $I_{load} = -400\mu\text{A}$ $V_{in} = 0.8\text{V}$	2.4	3.3		V
$V_{out(0)}$	Logical 0 output voltage $V_{CC} = \text{MIN}$, $I_{sink} = 16\text{mA}$ $V_{in} = 2\text{V}$		0.22	0.4	V
$I_{in(0)}$	Logical 0 level input current (each input) $V_{CC} = \text{MAX}$, $V_{in} = 0.4\text{V}$			-1.6	mA
$I_{in(1)}$	Logical 1 level input current (each input) $V_{CC} = \text{MAX}$, $V_{CC} = \text{MAX}$, $V_{in} = 2.4\text{V}$, $V_{in} = 5.5\text{V}$			40 1	μA mA
I_{OS}	Short circuit output current $V_{CC} = \text{MAX}$	S5402 N7402	-20 -18	-55 -55	mA

PARAMETER	TEST CONDITIONS*	MIN	TYP	MAX	UNIT
$I_{CC(0)}$	Logical 0 level supply current $V_{CC} = \text{MAX}$, $V_{in} = 5\text{V}$		14	27	mA
$I_{CC(1)}$	Logical 1 level supply current $V_{CC} = \text{MAX}$, $V_{in} = 0$		8	16	mA

SWITCHING CHARACTERISTICS, $V_{CC} = 5\text{V}$, $T_A = 25^{\circ}\text{C}$, N = 10

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t_{pd0}	Propagation delay time to logical 0 level $C_L = 15\text{pF}$, $R_L = 400\Omega$		8	15	ns
t_{pd1}	Propagation delay time to logical 1 level $C_L = 15\text{pF}$, $R_L = 400\Omega$		12	22	ns

* For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.

** All typical values are at $V_{CC} = 5\text{V}$, $T_A = 25^{\circ}\text{C}$.


† Not more than one output should be shorted at a time.

HEX INVERTER


S5404 N7404

DIGITAL 54/74 TTL SERIES

SCHEMATIC (each inverter)



A,F PACKAGE



RECOMMENDED OPERATING CONDITIONS

		MIN	NOM	MAX	UNIT
Supply Voltage V_{CC}	S5404 Circuits	4.5	5	5.5	V
	N7404 Circuits	4.75	5	5.25	V
Normalized Fan-Out from Output, N				10	
Operating Free-Air Temperature Range, T_A	S5404 Circuits	-55	25	125	$^{\circ}C$
	N7404 Circuits	0	25	70	$^{\circ}C$

ELECTRICAL CHARACTERISTICS (over recommended operating free-air temperature range unless otherwise noted)

PARAMETER	TEST CONDITIONS*	MIN	TYP**	MAX	UNIT	
$V_{in(1)}$	Logical 1 input voltage required at input terminal to ensure logical 0 level at output	$V_{CC} = \text{MIN}$	2		V	
$V_{in(0)}$	Logical 0 input voltage required at any input terminal to ensure logical 1 level at output	$V_{CC} = \text{MIN}$		0.8	V	
$V_{out(1)}$	Logical 1 output voltage	$V_{CC} = \text{MIN}$, $I_{load} = -100\mu A$	2.4	3.3	V	
$V_{out(0)}$	Logical 0 output voltage	$V_{CC} = \text{MIN}$, $I_{sink} = 16\text{mA}$	0.22	0.4	V	
$I_{in(0)}$	Logical 0 level input current (each input)	$V_{CC} = \text{MAX}$, $V_{in} = 0.4\text{V}$		-1.6	mA	
$I_{in(1)}$	Logical 1 level input current	$V_{CC} = \text{MAX}$, $V_{CC} = \text{MAX}$, $V_{in} = 2.4\text{V}$, $V_{in} = 5.5\text{V}$		40	μA	
I_{OS}	Short circuit output current	$V_{CC} = \text{MAX}$	S5404 N7404	-20 -18	-55 -65	mA

PARAMETER	TEST CONDITIONS*	MIN	TYP	MAX	UNIT
$I_{CC(0)}$	Logical 0 level supply current	$V_{CC} = \text{MAX}$, $V_{in} = 5\text{V}$	18	33	mA
$I_{CC(1)}$	Logical 1 level supply current	$V_{CC} = \text{MAX}$, $V_{in} = 0$	6	12	mA

SWITCHING CHARACTERISTICS, $V_{CC} = 5\text{V}$, $T_A = 25^{\circ}C$, N = 10

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t_{pd0}	Propagation delay time to logical 0 level	$C_L = 15\text{pF}$, $R_L = 400\Omega$	8	15	ns
t_{pd1}	Propagation delay time to logical 1 level	$C_L = 15\text{pF}$, $R_L = 400\Omega$	12	22	ns

* For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.

** All typical values are at $V_{CC} = 5\text{V}$, $T_A = 25^{\circ}C$.

† No more than one output should be shorted at a time.



MOTOROLA
Semiconductors

BOX 20912 • PHOENIX, ARIZONA 85036

MC1595L
MC1495L

Specifications and Applications Information

WIDEBAND MONOLITHIC FOUR-QUADRANT MULTIPLIER

... designed for uses where the output is a linear product of two input voltages. Maximum versatility is assured by allowing the user to select the level shift method. Typical applications include: multiply, divide, square root, mean square, phase detector, frequency doubler, balanced modulator, demodulator, electronic gain control.

*When used with an operational amplifier.

- Wide Bandwidth
- Excellent Linearity — 1% max Error on X-Input, 2% max Error on Y-Input — MC1595L
- Excellent Linearity — 2% max Error on X-Input, 4% max Error on Y-Input — MC1495L
- Adjustable Scale Factor, K
- Excellent Temperature Stability
- Wide Input Voltage Range — ± 10 Volts
- ± 15 Volt Operation

LINEAR FOUR-QUADRANT MULTIPLIER

SILICON MONOLITHIC
INTEGRATED CIRCUIT



CERAMIC PACKAGE
CASE 632
TO-116

FIGURE 1 — FOUR-QUADRANT
MULTIPLIER TRANSFER CHARACTERISTIC




FIGURE 2 — TRANSCONDUCTANCE BANDWIDTH





FIGURE 3 — CIRCUIT SCHEMATIC



ELECTRICAL CHARACTERISTICS ($V^+ = +32V$, $V^- = -15V$, $T_A = +25^\circ C$, $I_3 = I_{13} = 1\text{ mA}$, $R_X = R_Y = 15\text{ k}\Omega$, $R_L = 11\text{ k}\Omega$ unless otherwise noted)

Characteristic	Figure	Symbol	Min	Typ	Max	Unit
Linearity: Output Error in Percent of Full Scale: $T_A = +25^\circ C$ $-10 < V_X < +10$ ($V_Y = \pm 10\text{ V}$) MC1495 MC1595 $-10 < V_Y < +10$ ($V_X = \pm 10\text{ V}$) MC1495 MC1595	5	ERX ERY	-	± 1.0 ± 0.5 ± 2.0 ± 1.0	± 2.0 ± 1.0 ± 4.0 ± 2.0	%
$T_A = 0$ to $+70^\circ C$ $-10 < V_X < +10$ ($V_Y = \pm 10\text{ V}$) $-10 < V_Y < +10$ ($V_X = \pm 10\text{ V}$) $T_A = -55^\circ C$ to $+125^\circ C$ MC1595 $-10 < V_X < +10$ ($V_Y = \pm 10\text{ V}$) $-10 < V_Y < +10$ ($V_X = \pm 10\text{ V}$)		ERX ERY	-	± 1.5 ± 3.0	-	
Squaring Mode Error: Accuracy in Percent of Full Scale After Offset and Scale Factor Adjustment $T_A = +25^\circ C$ MC1495 MC1595 $T_A = 0$ to $+70^\circ C$ MC1495 MC1595 $T_A = -55^\circ C$ to $+125^\circ C$ MC1595	5	ESQ	-	± 0.75 ± 0.5 ± 1.0 ± 0.75	-	%
Scale Factor (Adjustable) $K = \frac{2R_L}{I_3 R_X R_Y}$	-	K	-	0.1	-	-
Input Resistance ($f = 20\text{ Hz}$) MC1495 MC1595 MC1495 MC1595	7	R _{INX} R _{INY}	-	20 35 20 35	-	MegOhms
Differential Output Resistance ($f = 20\text{ Hz}$)	8	R _O	-	300	-	k Ohms
Input Bias Current $I_{bx} = \frac{(I_3 + I_{12})}{2}$, $I_{by} = \frac{(I_4 + I_8)}{2}$ MC1495 MC1595 MC1495 MC1595	6	I _{bx} I _{by}	-	2.0 2.0 2.0 2.0	12 8.0 12 8.0	μA
Input Offset Current $ I_9 - I_{12} $ MC1495 MC1595 $ I_4 - I_8 $ MC1495 MC1595	6	I _{iox} I _{ioy}	-	0.4 0.2 0.4 0.2	2.0 1.0 2.0 1.0	μA
Average Temperature Coefficient of Input Offset Current ($T_A = 0$ to $+70^\circ C$) MC1495 ($T_A = -55^\circ C$ to $+125^\circ C$) MC1595	6	TC _{io}	-	2.0 2.0	-	nA/°C
Output Offset Current $ I_{14} - I_{12} $ MC1495 MC1595	6	I _{ool}	-	20 10	100 50	μA
Average Temperature Coefficient of Output Offset Current ($T_A = 0$ to $+70^\circ C$) MC1495 ($T_A = -55^\circ C$ to $+125^\circ C$) MC1595	6	TC _{ool}	-	20 20	-	nA/°C
Frequency Response 3.0 dB Bandwidth, $R_L = 11\text{ k}\Omega$ 3.0 dB Bandwidth, $R_L = 50\text{ }\Omega$ (Transconductance Bandwidth) 3° Relative Phase Shift Between V_X and V_Y 1% Absolute Error Due to Input Output Phase Shift	9,10	BW _{3dB} T _{BW3dB} ϕ_0 ϕ_0	-	30 80 750 30	-	MHz MHz kHz kHz
Common Mode Input Swing (Either Input) MC1495 MC1595	11	CMV	± 10.5 ± 11.5	± 12 ± 13	-	Vdc
Common Mode Gain (Either Input) MC1495 MC1595	11	ACM	-40 -50	-50 -60	-	dB
Common Mode Quiescent Output Voltage	12	V _{O1} V _{O2}	-	21 21	-	Vdc
Differential Output Voltage Swing Capability	9	V _O	-	± 14	-	V _{peak}
Power Supply Sensitivity	12	S ⁺ S ⁻	-	5.0 10	-	mV/V
Power Supply Current	12	I ₇	-	5.0	7.0	mA
DC Power Dissipation	12	P _O	-	135	170	mW



MAXIMUM RATINGS (T_A = +25°C unless otherwise noted)

Rating	Symbol	Value	Unit
Applied Voltage (V ₂ -V ₁ , V ₁₄ -V ₁ , V ₁ -V ₉ , V ₁ -V ₁₂ , V ₁ -V ₄ , V ₁ -V ₈ , V ₁₂ -V ₇ , V ₉ -V ₇ , V ₈ -V ₇ , V ₄ -V ₇)	ΔV	30	Vdc
Differential Input Signal	V ₁₂ -V ₉ V ₄ -V ₈	±(6+1/3 R _X) ±(6+1/3 R _Y)	Vdc
Maximum Bias Current	I _B I _{I3}	10 10	mA
Power Dissipation (Package Limitation) Ceramic Package Derate above T _A = +25°C	P _D	750 5.0	mW mW/°C
Operating Temperature Range	T _A	0 to +70 -55 to +125	°C °C
Storage Temperature Range	T _{stg}	-65 to +150	°C

TEST CIRCUITS

FIGURE 4 - LINEARITY (USING NULL TECHNIQUE)





FIGURE 5 - LINEARITY (USING X-Y PLOTTER TECHNIQUE)



TEST CIRCUITS (continued)

FIGURE 6 - INPUT AND OUTPUT CURRENT






FIGURE 7 - INPUT RESISTANCE



$$R_{iX} = R_{iY} = R \left| \frac{e_1}{e_2} - 2 \right|$$

FIGURE 8 - OUTPUT RESISTANCE



$$R_o = R_L \left| \frac{e_1}{e_2} - 2 \right|$$

FIGURE 9 - BANDWIDTH (RL = 11 kΩ)




FIGURE 10 - BANDWIDTH (RL = 50 Ω)





FIGURE 11 - COMMON-MODE GAIN AND COMMON-MODE INPUT SWING



$$A_{CM} = 20 \log \frac{V_{CMV}}{V_{CMVY}}$$

$$\text{or } 20 \log \frac{V_{O1}}{V_{O2}}$$



FIGURE 12 - POWER SUPPLY SENSITIVITY




FIGURE 13 - OFFSET ADJUST CIRCUIT






FIGURE 14 - OFFSET ADJUST CIRCUIT (ALTERNATE)



OUTLINE DIMENSIONS



CERAMIC PACKAGE
CASE 632
TO-116

DIM	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	16.8	15.9	0.650	0.785
B	5.58	7.11	0.220	0.280
C	-	5.08	-	0.200
D	0.361	0.565	0.015	0.023
F	0.77	1.77	0.030	0.070
G	2.54 BSC		0.100 BSC	
J	0.203	0.381	0.008	0.015
K	2.54	-	0.100	-
L	7.62 BSC		0.300 BSC	
M	-	15°	-	15°
N	0.51	0.76	0.020	0.030
P	-	8.25	-	0.325

All JEDEC dimensions and notes apply.

Weight: 0.954 grams

Circuit diagrams utilizing Motorola products are included as a means of illustrating typical semiconductor applications; consequently, complete information sufficient for construction purposes is not necessarily given. The information has been carefully checked and

is believed to be entirely reliable. However, no responsibility is assumed for inaccuracies. Furthermore, such information does not convey to the purchaser of the semiconductor devices described any license under the patent rights of Motorola Inc. or others.



TYPICAL CHARACTERISTICS

FIGURE 15 - LINEARITY versus TEMPERATURE




FIGURE 16 - SCALE FACTOR versus TEMPERATURE




FIGURE 17 - ERROR CONTRIBUTED BY INPUT DIFFERENTIAL AMPLIFIER




FIGURE 18 - ERROR CONTRIBUTED BY INPUT DIFFERENTIAL AMPLIFIER





FIGURE 19 - MAXIMUM ALLOWABLE INPUT VOLTAGE versus VOLTAGE AT PIN 1 OR PIN 7



OPERATION AND APPLICATIONS INFORMATION

1. Theory of Operation

The MC1595 (MC1495) is a monolithic, four-quadrant multiplier which operates on the principle of variable transconductance. The detailed theory of operation is covered in Application Note AN-489, Analysis and Basic Operation of the MC1595. The result of this analysis is that the differential output current of the multiplier is given by

$$I_A - I_B = \frac{2V_X V_Y}{R_X R_Y I_3}$$

where I_A and I_B are the currents into pins 14 and 2, respectively, and V_X and V_Y are the X and Y input voltages at the multiplier input terminals.


2. Design Considerations

2.1 General

The MC1595 (MC1495) permits the designer to tailor the multiplier to a specific application by proper selection of external components. External components may be selected to optimize a given parameter (e.g. bandwidth) which may in turn restrict another parameter (e.g. maximum output voltage swing). Each important parameter is discussed in detail in the following paragraphs.

2.1.1 Linearity, Output Error, E_{RX} or E_{RY}

Linearity error is defined as the maximum deviation of output voltage from a straight line transfer function. It is expressed as error in percent of full scale (see figure below).



For example, if the maximum deviation, $V_E(\max)$, is ± 100 mV and the full scale output is 10 volts, then the percentage error is

$$E_R = \frac{V_E(\max)}{V_o(\max)} \times 100 = \frac{100 \times 10^{-3}}{10} \times 100 = \pm 1.0\%$$

Linearity error may be measured by either of the following methods:

- Using an X - Y plotter with the circuit shown in Figure 5, obtain plots for X and Y similar to the one shown above.
- Use the circuit of Figure 4. This method nulls the level shifted output of the multiplier with the original input. The peak output of the null operational amplifier will be equal to the error voltage, $V_E(\max)$.

One source of linearity error can arise from large signal non-linearity in the X and Y-input differential amplifiers. To avoid introducing error from this source, the emitter degeneration resistors R_X and R_Y must be chosen large enough so that non-linear base-emitter voltage variation can be ignored. Figures 17 and 18 show the error expected from this source as a function of the values of R_X and R_Y with an operating current of 1.0 mA in each side of the differential amplifiers (i.e., $I_3 = I_{13} = 1.0$ mA).

2.1.2 3 dB-Bandwidth and Phase Shift

Bandwidth is primarily determined by the load resistors and the stray multiplier output capacitance and/or the operational amplifier used to level shift the output. If wideband operation is desired, low value load resistors and/or a wideband operational amplifier should be used. Stray output capacitance will depend to a large extent on circuit layout.

Phase shift in the multiplier circuit results from two sources: phase shift common to both X and Y channels (due to the load resistor-output capacitance pole mentioned above) and relative phase shift between X and Y channels (due to differences in transmittance in the X and Y channels). If the input to output phase shift is only 0.6° , the output product of two sine waves will exhibit a vector error of 1%. A 3° relative phase shift between V_X and V_Y results in a vector error of 5%.

2.1.3 Maximum Input Voltage

$V_X(\max)$, $V_Y(\max)$ maximum input voltages must be such that:

$$V_X(\max) < I_{13} R_X$$

$$V_Y(\max) < I_{13} R_Y$$

Exceeding this value will drive one side of the input amplifier to "cutoff" and cause non-linear operation.

Currents I_3 and I_{13} are chosen at a convenient value (observing power dissipation limitation) between 0.5 mA and 2.0 mA, approximately 1.0 mA. Then R_X and R_Y can be determined by considering the input signal handling requirements.

For $V_X(\max) = V_Y(\max) = 10$ volts:

$$R_X = R_Y > \frac{10 \text{ V}}{1.0 \text{ mA}} = 10 \text{ k}\Omega$$

The equation $I_A - I_B = \frac{2V_X V_Y}{R_X R_Y I_3}$

$$\text{is derived from } I_A - I_B = \frac{2V_X V_Y}{(R_X + \frac{2kT}{qI_{13}}) (R_Y + \frac{2kT}{qI_3}) I_3}$$

with the assumption $R_X \gg \frac{2kT}{qI_{13}}$ and $R_Y \gg \frac{2kT}{qI_3}$.

At $T_A = +25^\circ\text{C}$ and $I_{13} = I_3 = 1$ mA,

$$\frac{2kT}{qI_{13}} = \frac{2kT}{qI_3} = 52 \Omega$$

Therefore, with $R_X = R_Y = 10 \text{ k}\Omega$ the above assumption is valid. Reference to Figure 19 will indicate limitations of $V_X(\max)$ or $V_Y(\max)$ due to V_1 and V_7 . Exceeding these limits will cause saturation or "cutoff" of the input transistors. See Step 4 of Section 3 (General Design Procedure) for further details.

2.1.4 Maximum Output Voltage Swing

The maximum output voltage swing is dependent upon the factors mentioned below and upon the particular circuit being considered.

For Figure 20 the maximum output swing is dependent upon V^+ for positive swing and upon the voltage at pin 1 for negative swing. The potential at pin 1 determines the quiescent level for transistors Q_5 , Q_6 , Q_7 , and Q_8 . This potential



MOTOROLA Semiconductor Products Inc.

If, as shown, should be related so that negative swing at pins 2 or 14 does not saturate those transistors. See Section 3 for further information regarding selection of these potentials.

If an operational amplifier is used for level shift, as shown in Figure 21, the output swing (of the multiplier) is greatly reduced. See Section 3 for further details.

3. General Design Procedure

Selection of component values is best demonstrated by the following example: assume resistive dividers are used at the X and Y inputs to limit the maximum multiplier input to ± 5.0 volts ($V_X = V_Y[\max]$) for a ± 10 -volt input ($V_X' = V_Y'[\max]$) (See Figure 21). If an overall scale factor of 1/10 is desired, then

$$V_o = \frac{V_X' V_Y'}{10} = \frac{(2V_X)(2V_Y)}{10} = 4/10 V_X V_Y.$$

Therefore, $K = 4/10$ for the multiplier (excluding the divider network).

Step 1. The first step is to select current I_3 and current I_{13} . There are no restrictions on the selection of either of these currents except the power dissipation of the device. I_3 and I_{13} will normally be one or two milliamperes. Further, I_3 does not have to be equal to I_{13} , and there is normally no need to make them different. For this example, let

$$I_3 = I_{13} = 1 \text{ mA.}$$

To set currents I_3 and I_{13} to the desired value, it is only necessary to connect a resistor between pin 13 and ground, and between pin 3 and ground. From the schematic shown in Figure 3,

FIGURE 20 - BASIC MULTIPLIER





FIGURE 21 - MULTIPLIER WITH OP-AMPL. LEVEL SHIFT



OPERATION AND APPLICATIONS INFORMATION (continued)

It can be seen that the resistor values necessary are given by:

$$R_{13} + 500 \Omega = \frac{|V^-| - 0.7 \text{ V}}{I_{13}}$$

$$R_3 + 500 \Omega = \frac{|V^-| - 0.7 \text{ V}}{I_3}$$

Let $V^- = -15 \text{ V}$

Then $R_{13} + 500 = \frac{14.3 \text{ V}}{1 \text{ mA}}$ or $R_{13} = 13.8 \text{ k}\Omega$

Let $R_{13} = 12 \text{ k}\Omega$

Similarly, $R_3 = 13.8 \text{ k}\Omega$

Let $R_3 = 15 \text{ k}\Omega$

However, for applications which require an accurate scale factor, the adjustment of R_3 and consequently, I_3 , offers a convenient method of making a final trim of the scale factor. For this reason, as shown in Figure 21, resistor R_3 is shown as a fixed resistor in series with a potentiometer.

For applications not requiring an exact scale factor (balanced modulator, frequency doubler, AGC amplifier, etc.), pins 3 and 13 can be connected together and a single resistor from pin 3 to ground can be used. In this case, the single resistor would have a value of one-half the above calculated value for R_{13} .

Step 2. The next step is to select R_X and R_Y . To insure that the input transistors will always be active, the following conditions should be met:

$$\frac{V_X}{R_X} < I_{13} \quad \frac{V_Y}{R_Y} < I_3$$

A good rule of thumb is to make $I_3 R_Y \geq 1.5 V_{Y(\text{max})}$ and $I_{13} R_X \geq 1.5 V_{X(\text{max})}$.

The larger the $I_3 R_Y$ and $I_{13} R_X$ product in relation to V_Y and V_X respectively, the more accurate the multiplier will be (see Figures 17 and 18).

Let $R_X = R_Y = 10 \text{ k}\Omega$

Then $I_3 R_Y = 10 \text{ V}$

$I_{13} R_X = 10 \text{ V}$

Since $V_{X(\text{max})} = V_{Y(\text{max})} = 5.0 \text{ volts}$ the value of $R_X = R_Y = 10 \text{ k}\Omega$ is sufficient.

Step 3. Now that R_X , R_Y and I_3 have been chosen, R_L can be determined

$$K = \frac{2R_L}{R_X R_Y I_3} = \frac{4}{10}$$

or $\frac{(2)(R_L)}{(10 \text{ k})(10 \text{ k})(1 \text{ mA})} = \frac{4}{10}$

Thus $R_L = 20 \text{ k}\Omega$.

Step 4. To determine what power-supply voltage is necessary for this application, attention must be given to the circuit schematic shown in Figure 3. From the circuit schematic it can be seen that in order to maintain transistors Q_1 , Q_2 , Q_3 and Q_4 in an active

region when the maximum input voltages are applied ($V_X = V_Y = 10 \text{ V}$ or $V_X = 5.0 \text{ V}$, $V_Y = 5.0 \text{ V}$), their respective collector voltage should be at least a few tenths of a volt higher than the maximum input voltage. It should also be noticed that the collector voltage of transistors Q_3 and Q_4 are at a potential which is two diode-drops below the voltage at pin 1. Thus, the voltage at pin 1 should be about two volts higher than the maximum input voltage. Therefore, to handle $\pm 5.0 \text{ volts}$ at the inputs, the voltage at pin 1 must be at least $\pm 7.0 \text{ volts}$. Let $V_1 = 9.0 \text{ Vdc}$.

Since the current flowing into pin 1 is always equal to $2I_3$, the voltage at pin 1 can be set by placing a resistor, R_1 from pin 1 to the positive supply:

$$R_1 = \frac{V^+ - V_1}{2I_3}$$

Let $V^+ = +15 \text{ V}$

Then $R_1 = \frac{15 \text{ V} - 9 \text{ V}}{(2)(1 \text{ mA})}$

$R_1 = 3 \text{ k}\Omega$.

Note that the voltage at the base of transistors Q_5 , Q_6 , Q_7 and Q_8 is one diode-drop below the voltage at pin 1. Thus, in order that these transistors stay active, the voltage at pins 2 and 14 should be approximately halfway between the voltage at pin 1 and the positive-supply voltage. For this example, the voltage at pins 2 and 14 should be approximately 11 volts.

Step 5. Level Shifting


For dc applications, such as the multiply, divide and square-root functions, it is usually desirable to convert the differential output to a single-ended output voltage referenced to ground. The circuit shown in Figure 22 performs this function. It can be shown that the output voltage of this circuit is given by:

$$V_O = (I_2 - I_{14}) R_L$$

And since $I_A - I_B = I_2 - I_{14} = \frac{2I_X I_Y}{I_3} = \frac{2 V_X V_Y}{I_3 R_X R_Y}$

Then $V_O = \frac{2R_L V_X V_Y}{4R_X R_Y I_3}$ where $V_X V_Y$ is the voltage at the input to the voltage dividers.

FIGURE 22 - LEVEL SHIFT CIRCUIT



for this shown in order



The choice of an operational amplifier for this application should have low bias currents, low offset current, and a high common-mode input voltage range as well as a high common-mode rejection ratio. The MC1556, and MC1741 operational amplifiers meet these requirements.

Referring to Figure 21, the level shift components will be determined. When $V_X = V_Y = 0$, the currents I_2 and I_{14} will be equal to I_{13} . In Step 3, R_L was found to be 20 kΩ and in Step 4, V_2 and V_{14} were found to be approximately 11 volts. From this information, R_O can be found easily from the following equation (neglecting the operational amplifiers bias current):

$$\frac{V_2}{R_L} + I_{13} = \frac{V^+ - V_2}{R_O}$$

$$\text{And for this example, } \frac{11 \text{ V}}{20 \text{ k}\Omega} + 1 \text{ mA} = \frac{15 \text{ V} - 11 \text{ V}}{R_O}$$

Solving for R_O , $R_O = 2.6 \text{ k}\Omega$

Thus, select $R_O = 3.0 \text{ k}\Omega$

For $R_O = 3.0 \text{ k}\Omega$, the voltage at pins 2 and 14 is calculated to be

$$V_2 = V_{14} = 10.4 \text{ volts.}$$

The linearity of this circuit (Figure 21) is likely to be as good or better than the circuit of Figure 5. Further improvements are

possible as shown in Figure 23 where R_Y has been increased substantially to improve the Y linearity, and R_X decreased somewhat so as not to materially affect the X linearity, this avoids increasing R_L significantly in order to maintain a K of 0.1.

The versatility of the MC1595 (MC1495) allows the user to optimize its performance for various input and output signal levels.

4. Offset and Scale Factor Adjustment


4.1 Offset Voltages

Within the monolithic multiplier (Figure 3) transistor base-emitter junctions are typically matched within 1 mV and resistors are typically matched within 2%. Even with this careful matching, an output error can occur. This output error is comprised of X-input offset voltage, Y-input offset voltage, and output offset voltage. These errors can be adjusted to zero with the techniques shown in Figure 21. Offset terms can be shown analytically by the transfer function:


$$V_O = K[V_X \pm V_{IOX} \pm V_{X \text{ off}}] [V_Y \pm V_{IOY} \pm V_{Y \text{ off}}] \pm V_{OO} \quad (1)$$

- Where K = scale factor
- V_X = X input voltage
- V_Y = Y input voltage
- V_{IOX} = X input offset voltage
- V_{IOY} = Y input offset voltage
- $V_{X \text{ off}}$ = X input offset adjust voltage
- $V_{Y \text{ off}}$ = Y input offset adjust voltage
- V_{OO} = output offset voltage.

FIGURE 23 - MULTIPLIER WITH IMPROVED LINEARITY



X, Y and Output Offset Voltages



For most dc applications, all three offset adjust potentiometers (P₁, P₂, P₄) will be necessary. One or more offset adjust potentiometers can be eliminated for ac applications (See Figures 28, 29, 30, 31).

If well regulated supply voltages are available, the offset adjust circuit of Figure 13 is recommended. Otherwise, the circuit of Figure 14 will greatly reduce the sensitivity to power supply changes.

4.2 Scale Factor

The scale factor, K, is set by P₃ (Figure 21). P₃ varies I₃ which inversely controls the scale factor K. It should be noted that current I₃ is one-half the current through R₁. R₁ sets the bias level for O₅, O₆, O₇, and O₈ (See Figure 3). Therefore, to be sure that these devices remain active under all conditions of input and output swing, care should be exercised in adjusting P₃ over wide voltage ranges (see Section 3, General Design Procedure).

4.3 Adjustment Procedures

The following adjustment procedure should be used to null the offsets and set the scale factor for the multiply mode of operation. (See Figure 21)

1. X Input Offset
 - (a) Connect oscillator (1 kHz, 5 Vpp sinewave) to the "Y" input (pin 4)
 - (b) Connect "X" input (pin 9) to ground
 - (c) Adjust X offset potentiometer, P₂, for an ac null at the output
2. Y Input Offset
 - (a) Connect oscillator (1 kHz, 5 Vpp sinewave) to the "X" input (pin 9)
 - (b) Connect "Y" input (pin 4) to ground
 - (c) Adjust "Y" offset potentiometer, P₁, for an ac null at the output
3. Output Offset
 - (a) Connect both "X" and "Y" inputs to ground
 - (b) Adjust output offset potentiometer, P₄, until the output voltage V_o is zero volts dc
4. Scale Factor
 - (a) Apply +10 Vdc to both the "X" and "Y" inputs
 - (b) Adjust P₃ to achieve +10.00 V at the output.
5. Repeat steps 1 through 4 as necessary.

The ability to accurately adjust the MC1595 (MC1495) depends upon the characteristics of potentiometers P₁ through P₄. Multi-turn, infinite resolution potentiometers with low-temperature coefficients are recommended.

5. DC Applications

5.1 Multiply

The circuit shown in Figure 21 may be used to multiply signals from dc to 100 kHz. Input levels to the actual multiplier are 5.0 V (max). With resistive voltage dividers the maximum could be very large — however, for this application two-to-one dividers have been used so that the maximum input level is 10 V. The maximum output level has also been designed for 10 V (max).

5.2 Squaring Circuit

If the two inputs are tied together, the resultant function is squaring; that is V_o = KV² where K is the scale factor. Note that all error terms can be eliminated with only three adjustment potentiometers, thus eliminating one of the input offset adjustments. Procedures for nulling with adjustments are given as follows:


1. AC Procedure:

- (a) Connect oscillator (1 kHz, 15 Vpp) to input
- (b) Monitor output at 2 kHz with tuned-voltmeter and adjust P₃ for desired gain (be sure to peak response of the voltmeter)
- (c) Tune voltmeter to 1 kHz and adjust P₁ for a minimum output voltage
- (d) Ground input and adjust P₄ (output offset) for zero volts dc output
- (e) Repeat steps a through d as necessary.

2. DC Procedure:

- (a) Set V_X = V_Y = 0 V and adjust P₄ (output offset potentiometer) such that V_o = 0.0 Vdc.
- (b) Set V_X = V_Y = 1.0 V and adjust P₁ (Y input offset potentiometer) such that the output voltage is +0.100 volts
- (c) Set V_X = V_Y = 10 Vdc and adjust P₃ such that the output voltage is +10.00 volts
- (d) Set V_X = V_Y = -10 Vdc. Repeat steps a through d as necessary.

FIGURE 24 — BASIC DIVIDE CIRCUIT



5.3 Divide Circuit

Consider the circuit shown in Figure 24 in which the multiplier is placed in the feedback path of an operational amplifier. For this configuration, the operational amplifier will maintain a "virtual ground" at the inverting (-) input. Assuming that the bias current of the operational amplifier is negligible, then I₁ = I₂ and

$$\frac{KV_X V_Y}{R_1} = \frac{-V_Z}{R_2} \quad (1)$$

Solving for V_Y,

$$V_Y = \frac{-R_1 V_Z}{R_2 K V_X} \quad (2)$$

If R₁ = R₂

$$V_Y = \frac{-V_Z}{KV_X} \quad (3)$$

If R₁ = KR₂

$$V_Y = \frac{-V_Z}{V_X} \quad (4)$$



Hence, the output voltage is the ratio of V_Z to V_X and provides a divide function. This analysis is, of course, the ideal condition. If the multiplier error is taken into account, the output voltage is found to be

$$V_Y = - \left[\frac{R_1}{R_2 K} \right] \frac{V_Z}{V_X} + \frac{\Delta E}{KV_X} \quad (5)$$

Where ΔE is the error voltage at the output of the multiplier. From this equation, it is seen that divide accuracy is strongly dependent upon the accuracy at which the multiplier can be set, particularly at small values of V_Y . For example, assume that $R_1 = R_2$, and $K = 1/10$. For these conditions the output of the divide circuit is given by:

$$V_Y = \frac{-10 V_Z}{V_X} + \frac{10 \Delta E}{V_X} \quad (6)$$

From equation 6, it is seen that only when $V_X = 10$ V is the error voltage of the divide circuit as low as the error of the multiply circuit. For example, when V_X is small, (0.1 volt) the error voltage of the divide circuit can be expected to be a hundred times the error of the basic multiplier circuit.

In terms of percentage error,

$$\text{percentage error} = \frac{\text{error}}{\text{actual}} \times 100\%$$

or from equation (5),

$$\text{P.E.D} = \frac{\frac{\Delta E}{KV_X}}{\left[\frac{R_1}{R_2 K} \right] \frac{V_Z}{V_X}} = \left[\frac{R_2}{R_1} \right] \frac{\Delta E}{V_Z} \quad (7)$$

From equation 7, the percentage error is inversely related to voltage V_Z (i.e., for increasing values of V_Z , the percentage error decreases).

A circuit that performs the divide function is shown in Figure 25.

Two things should be emphasized concerning Figure 25,

1. The input voltage (V_X) must be greater than zero and must be positive. This insures that the current out of pin 2 of the multiplier will always be in a direction compatible with the polarity of V_Z .
2. Pins 2 and 14 of the multiplier have been interchanged in respect to the operational amplifiers input terminals. In this instance, Figure 25 differs from the circuit connection shown in Figure 21; necessitated to insure negative feedback around the loop.


A Suggested Adjustment Procedure for the Divide Circuit

1. Set $V_Z = 0$ volts and adjust the output offset potentiometer (P_4) until the output voltage (V_O) remains at some (not necessarily zero) constant value as V_X is varied between +1.0 volt and +10 volts.
2. Keep V_Z at 0 volts, set V_X at +10 volts and adjust the Y input offset potentiometer (P_1) until $V_O = 0$ volts.
3. Let $V_X = V_Z$ and adjust the X input offset potentiometer (P_2) until the output voltage remains at some (not necessarily -10 volts) constant value as $V_Z = V_X$ is varied between -1.0 and +10 volts.
4. Keep $V_X = V_Z$ and adjust the scale factor potentiometer (P_3) until the average value of V_O is -10 volts as $V_Z = V_X$ is varied between +1.0 volt and +10 volts.
5. Repeat steps 1 through 4 as necessary to achieve optimum performance.

5.4 Square Root


A special case of the divide circuit in which the two inputs to the multiplier are connected together is the square root function

FIGURE 25 - DIVIDE CIRCUIT



OPERATION AND APPLICATIONS INFORMATION (continued)

FIGURE 26 — BASIC SQUARE ROOT CIRCUIT



as indicated in Figure 26. This circuit may suffer from latch-up problems similar to those of the divide circuit. Note that only one polarity of input is allowed and diode clamping (see Figure 27) protects against accidental latch-up.

This circuit also may be adjusted in the closed-loop mode as follows:

1. Set V_2 to -0.01 volts and adjust P_4 (output offset) for $V_0 = +0.316$ volts, being careful to approach the output from the positive side to preclude the effect of the output diode clamping.
2. Set V_2 to -0.9 volts and adjust P_2 (X adjust) for $V_0 = +3.0$ volts.
3. Set V_2 to -10 volts and adjust P_3 (scale factor adjust) for $V_0 = +10$ volts.
4. Steps 1 through 3 may be repeated as necessary to achieve desired accuracy.

6. AC Applications

The applications that follow demonstrate the versatility of the monolithic multiplier. If a potted multiplier is used for these cases, the results generally would not be as good because the potted units have circuits that, although they optimize dc multiplication operation, can hinder ac applications.

6.1 Frequency doubling often is done with a diode where the fundamental plus a series of harmonics are generated. However, extensive filtering is required to obtain the desired harmonic, and the second harmonic obtained under this technique usually is small in magnitude and requires amplification.

When a multiplier is used to double frequency the second harmonic is obtained directly, except for a dc term, which can be removed with ac coupling.

$$e_1 = KE^2 \cos^2 \omega t$$

$$e_2 = \frac{KE^2}{2} (1 + \cos 2\omega t)$$

A potted multiplier can be used to obtain the double frequency component, but frequency would be limited by its internal level-shift amplifier. In the monolithic units, the amplifier is omitted.

In a typical doubler circuit, conventional ± 15 -volt supplies are used. An input dynamic range of 5.0 volts peak-to-peak is allowed. The circuit generates wave-forms that are double frequency; less than 1% distortion is encountered without filtering. The configuration has been successfully used in excess of 200 kHz; reducing the scale factor by decreasing the load resistors can further expand the bandwidth.

A slightly modified version of the MC1595 (MC1495) — the MC1596 (MC1496) — has been successfully used as a doubler to obtain 400 MHz. (See Figure 28.)

6.2 Figure 29 represents an application for the monolithic multiplier as a balanced modulator. Here, the audio input signal is 1.6 kHz and the carrier is 40 kHz.

FIGURE 27 — SQUARE ROOT CIRCUIT






FIGURE 28 - FREQUENCY DOUBLER




When two equal cosine waves are applied to X and Y, the result is a wave whose frequency is twice the input frequency. For this example the input was a 10 kHz signal, output was 20 kHz.

FIGURE 29 - BALANCED MODULATOR



(B)



The defining equation for balanced modulation is

$$K(E_m \cos \omega_m t) (E_c \cos \omega_c t) =$$

$$\frac{KE_m E_c}{2} [\cos(\omega_c + \omega_m)t + \cos(\omega_c - \omega_m)t]$$

where ω_c is the carrier frequency, ω_m is the modulator frequency and K is the multiplier gain constant.

AC coupling at the output eliminates the need for level translation or an operational amplifier; a higher operating frequency results.

A problem common to communications is to extract the intelligence from single-sideband received signal. The ssb signal is of the form

$$e_{ssb} = A \cos(\omega_c + \omega_m)t$$

and if multiplied by the appropriate carrier waveform, $\cos \omega_c t$,

$$e_{ssb} e_{carrier} = \frac{AK}{2} [\cos(2\omega_c + \omega_m)t + \cos(\omega_c)t]$$

If the frequency of the band-limited carrier signal, ω_c , is ascertained in advance the designer can insert a low-pass filter and obtain the $(AK/2) \cos \omega_c t$ term with ease. He also can use an operational amplifier for a combination level shift-active filter, as an external component. But in potted multipliers, even if the frequency range can be covered, the operational amplifier is inside and not accessible, so the user must accept the level shifting provided, and still add a low-pass filter.

6.3 Amplitude Modulation

The multiplier performs amplitude modulation, similar to balanced modulation, when a dc term is added to the modulating signal with the Y offset adjust potentiometer. (See Figure 30)

Here, the identity is

$$E_m(1 + m \cos \omega_m t) E_c \cos \omega_c t = KE_m E_c \cos \omega_c t + \frac{KE_m E_c m}{2} [\cos(\omega_c + \omega_m)t + \cos(\omega_c - \omega_m)t]$$

where m indicates the degree of modulation. Since m is adjustable, via potentiometer P_1 , 100% modulation is possible. Without extensive tweaking, 96% modulation may be obtained where ω_c and ω_m are the same as in the balanced-modulator example.


6.4 Linear Gain Control

To obtain linear gain control, the designer can feed to one of the two MC1595 (MC1495) inputs a signal that will vary the unit's gain. The following example demonstrates the feasibility of this application. Suppose a 200 kHz sine wave, 1.0 volt peak-to-peak, is the signal to which a gain control will be added. The dynamic range of the control voltage V_C is 0 to +1.0 volt. These must be ascertained and the proper values of R_X and R_Y can be selected for optimum performance. For the 200-kHz operating frequency, load resistors of 100 ohms were chosen to broaden the operating bandwidth of the multiplier, but gain was sacrificed. It may be made up with an amplifier operating at the appropriate frequency. (See Figure 31.)



OPERATION AND APPLICATIONS INFORMATION (continued)

FIGURE 30 — AMPLITUDE MODULATION



The signal is applied to the unit's Y input. Since the total input range is limited to 1.0 volt p-p, a 2.0-volt swing, a current source of 2.0 mA and an R_Y value of 1.0 kilohm is chosen. This takes best advantage of the dynamic range and insures linear operation in the Y-channel.


Since the X input varies between 0 and +1.0 volt, the current source selected was 1.0 mA and the R_X value chosen was 2.0 kilohms. This also insures linear operation over the X input dynamic range.

Choosing $R_L = 100$ assures wide-bandwidth operation. Hence, the scale factor for this configuration is

$$K = \frac{R_L}{R_X R_Y I_3}$$

$$= \frac{100}{(2 \text{ k})(1 \text{ k})(2 \times 10^{-3})} \text{ V}^{-1}$$



$$= \frac{1}{40} \text{ V}^{-1}$$



The 2 in the numerator of the equation is missing in this scale-factor expression because the output is single-ended and ac coupled.

To recover the gain, an MC1552 video amplifier with a gain of 40 is used. An operational amplifier also could have been used with frequency compensation to allow a gain of 40 at 200 kHz. The MC1539 operational amplifier can be tailored for this use; and the MC1520 operational amplifier does it directly.

FIGURE 31 — LINEAR GAIN CONTROL



NOTE:
Linear gain control of a 1-volt peak-to-peak signal is performed with a 0 to 1-volt control voltage. If V_{GC} is 0.5 volt the output will be 0.5 volt p-p.

OPERATIONS AND APPLICATIONS INFORMATION INDEX

1. THEORY OF OPERATION

2. DESIGN CONSIDERATIONS

2.1 General

2.1.1 Linearity, Output Error, ER_X or ER_Y

2.1.2 .3-dB Bandwidth and Phase Shift

2.1.3 Maximum Input Voltage

2.1.4 Maximum Output Voltage Swing

3. GENERAL DESIGN PROCEDURES

4. OFFSET AND SCALE FACTOR ADJUSTMENT

4.1 Offset Voltages

4.2 Scale Factor

4.3 Adjustment Procedure

5. DC APPLICATIONS

5.1 Multiply

5.2 Squaring Circuit

5.3 Divide Circuit

5.4 Square Root

6. AC APPLICATIONS

6.1 Frequency Doubler

6.2 Balanced Modulator

6.3 Amplitude Modulation

6.4 Linear Gain Control



MOTOROLA Semiconductor Products Inc.

BOX 20912 • PHOENIX, ARIZONA 85036 • A SUBSIDIARY OF MOTOROLA INC

LM1596/LM1496 balanced modulator-demodulator

general description


The LM1596/LM1496 are double balanced modulator-demodulators which produce an output voltage proportional to the product of an input (signal) voltage and a switching (carrier) signal. Typical applications include suppressed carrier modulation, amplitude modulation, synchronous detection, FM or PM detection, broadband frequency doubling and chopping.

The LM1596 is specified for operation over the -55°C to $+125^{\circ}\text{C}$ military temperature range. The LM1496 is specified for operation over the 0°C to $+70^{\circ}\text{C}$ temperature range.

features

- Excellent carrier suppression
 - 65 dB typical at 0.5 MHz
 - 50 dB typical at 10 MHz
- Adjustable gain and signal handling
- Fully balanced inputs and outputs
- Low offset and drift
- Wide frequency response up to 100 MHz

schematic and connection diagrams



Numbers in parenthesis show DIP connections


Metal Can Package



Note: Pin 15 is connected electrically to the case through the device substrate

Order Number LM1496H or LM1596H
See NS Package M08C


Dual-In-Line Package



TOP VIEW

Order Number LM1496J or LM1596J
See NS Package J14A
Order Number LM1496N
See NS Package N14A

typical application and test circuit



Numbers in parenthesis show DIP connections

Note: S₁ is used for "dynamic" measurements

Suppressed Carrier Modulator

absolute maximum ratings

Internal Power Dissipation (Note 1)	500 mW
Applied Voltage (Note 2)	30V
Differential Input Signal ($V_7 - V_8$)	±5.0V
Differential Input Signal ($V_5 - V_1$)	±(5 × I_{IS}) V
Input Signal ($V_2 - V_3, V_3 - V_4$)	5.0V
Bias Current (I_B)	12 mA
Operating Temperature Range LM1596	-55°C to +125°C
LM1496	0°C to +70°C
Storage Temperature Range	-65°C to +150°C
Lead Temperature (Soldering, 10 sec)	300°C


electrical characteristics ($T_A = 25^\circ\text{C}$, unless otherwise specified, see test circuit)

PARAMETER	CONDITIONS	LM1596			LM1496			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	
Carrier Feedthrough	$V_C = 60$ mVrms sine wave $f_C = 1.0$ kHz, offset adj. std		40		40			μVrms
	$V_C = 60$ mVrms sine wave $f_C = 10$ MHz, offset adjusted		140		140			μVrms
	$V_C = 300$ mVpp square wave $f_C = 1.0$ kHz, offset adjusted			0.04	0.2	0.04	0.2	mVrms
	$V_C = 300$ mVpp square wave $f_C = 1.0$ kHz, offset not adjusted			20	100	20	150	mVrms
Carrier Suppression	$f_S = 10$ kHz, 300 mVrms $f_C = 500$ kHz, 60 mVrms sine wave offset adjusted	50	65		50	65		dB
	$f_S = 1.2$ kHz, 300 mVrms $f_C = 10$ MHz, 60 mVrms sine wave offset adjusted		50		50			dB
Transmittance Bandwidth	$R_L = 50\Omega$ Carrier Input Port, $V_C = 60$ mVrms sine wave $f_S = 1.0$ kHz, 300 mVrms sine wave		300		300			MHz
	Signal Input Port, $V_S = 300$ mVrms sine wave $V_7 - V_8 = 0.5$ Vdc		80		90			MHz
Voltage Gain, Signal Channel	$V_S = 100$ mVrms, $f = 1.0$ kHz $V_7 - V_8 = 0.5$ Vdc	2.5	3.5		2.5	3.5		V/V
Input Resistance, Signal Port	$f = 50$ MHz $V_7 - V_8 = 0.5$ Vdc		200		200			Ω
Input Capacitance, Signal Port	$f = 50$ MHz $V_7 - V_8 = 0.5$ Vdc		2.0		2.0			pF
Single Ended Output Resistance	$f = 10$ MHz		40		40			Ω
Single Ended Output Capacitance	$f = 10$ MHz		5.0		5.0			pF
Input Bias Current	$I_{I1} = I_{I2}$		12	25		17	30	μA
Input Bias Current	$I_{I7} = I_{I8}$		12	25		12	30	μA
Input Offset Current	$I_{I1} - I_{I2}$		0.7	5.0		0.7	5.0	μA
Input Offset Current	$I_{I7} - I_{I8}$		0.7	5.0		0.7	5.0	μA
Average Temperature Coefficient of Input Offset Current	$-55^\circ\text{C} < T_A < +125^\circ\text{C}$ $0^\circ\text{C} < T_A < +70^\circ\text{C}$		2.0		2.0			$\mu\text{A}/^\circ\text{C}$ $\mu\text{A}/^\circ\text{C}$
Output Offset Current	$I_{O1} = I_{O2}$		14	50		14	50	μA
Average Temperature Coefficient of Output Offset Current	$-55^\circ\text{C} < T_A < +125^\circ\text{C}$ $0^\circ\text{C} < T_A < +70^\circ\text{C}$		90		90			$\mu\text{A}/^\circ\text{C}$ $\mu\text{A}/^\circ\text{C}$
Signal Port Common Mode Input Voltage Range	$f_S = 1.0$ kHz		5.0		5.0			Vpp
Signal Port Common Mode Rejection Ratio	$V_7 - V_8 = 0.5$ Vdc		-85		-85			dB
Common Mode Quiescent Output Voltage			8.0		8.0			Vdc
Differential Output Swing Capability			8.0		8.0			Vpp
Positive Supply Current	$I_{I1} = I_{I2}$		2.0	3.0		2.0	3.0	mA
Negative Supply Current	$I_{I7} = I_{I8}$		3.0	4.0		3.0	4.0	mA
Power Dissipation			33		33			mW


Note 1: LM1596 rating applies to case temperatures to $+125^\circ\text{C}$, derate linearly at 55 mW/ $^\circ\text{C}$ for ambient temperatures above 75°C . LM1496 rating applies to case temperatures to $+70^\circ\text{C}$.

Note 2: Voltage applied between pins 6-7, 8-1, 9-7, 9-8, 7-4, 7-1, 8-4, 6-8, 2-5, 3-5

typical performance characteristics




typical applications (con't)



This figure shows the LM1596 used as a single sideband (SSB) suppressed carrier demodulator (product detector). The carrier signal is applied to the carrier input port with sufficient amplitude for switching operation. A carrier input level of 300 mVrms is optimum. The composite SSB signal is applied to the signal input port, with an amplitude of 5.0 to 500 mVrms. All output signal components except the desired demodulated audio are filtered out, so that an offset adjustment is not required. This circuit may also be used as an AM detector by applying composite and carrier signals in the same manner as described for product detector operation.

typical applications (con't)



The frequency doubler circuit shown will double low-level signals with low distortion. The value of C should be chosen for low reactance at the operating frequency.

Signal level at the carrier input must be less than 25 mV peak to maintain operation in the linear region of the switching differential amplifier. Levels to 50 mV peak may be used with some distortion of the output waveform. If a larger input signal is available a resistive divider may be used at the carrier input, with full signal applied to the signal input.



MOTOROLA Semiconductors



BOX 20912 • PHOENIX, ARIZONA 85036

Specifications and Applications Information

QUAD LOW POWER OPERATIONAL AMPLIFIERS

The MC3503 is a low-cost, quad operational amplifier with true differential inputs. The device has electrical characteristics similar to the popular MC1741. However, the MC3503 has several distinct advantages over standard operational amplifier types in single supply applications. The quad amplifier can operate at supply voltages as low as 3.0 Volts or as high as 36 Volts with quiescent currents about one third of those associated with the MC1741 (on a per amplifier basis). The common mode input range includes the negative supply, thereby eliminating the necessity for external biasing components in many applications. The output voltage range also includes the negative power supply voltage.

- Short Circuit Protected Outputs
- Class AB Output Stage for Minimal Crossover Distortion
- True Differential Input Stage
- Single Supply Operation: 3.0 to 36 Volts
- Split Supply Operation: ± 1.5 to ± 18 Volts
- Low Input Bias Currents: 500 nA Max
- Four Amplifiers Per Package
- Internally Compensated
- Similar Performance to Popular MC1741



MAXIMUM RATINGS


Rating	Symbol	Value	Unit
Power Supply Voltages			Vdc
Single Supply	VCC	36	
Split Supplies	VCC	+18	
	VEE	-18	
Input Differential Voltage Range (1)	V _{IDR}	± 30	Vdc
Input Common Mode Voltage Range (1) (2)	V _{ICR}	± 15	Vdc
Storage Temperature Range	T _{stg}		°C
Ceramic Package		-65 to +150	
Plastic Package		-55 to +125	
Operating Ambient Temperature Range	T _A		°C
MC3503		-55 to +125	
MC3403		0 to +70	
MC3303		-40 to +85	
Junction Temperature	T _J		°C
Ceramic Package		175	
Plastic Package		150	

(1) Split Power Supplies.
 (2) For Supply Voltages less than ± 15 V, the absolute maximum input voltage is equal to the supply voltage.

MC3403P,L
 MC3503L
 MC3303P,L

QUAD DIFFERENTIAL
 INPUT
 OPERATIONAL AMPLIFIERS

SILICON MONOLITHIC
 INTEGRATED CIRCUIT




L SUFFIX
 CERAMIC PACKAGE
 CASE 632
 TO-116



P SUFFIX
 PLASTIC PACKAGE
 CASE 646
 (MC3403 and MC3303 only)

PIN CONNECTIONS



ORDERING INFORMATION

Type	Temperature Range	Package
MC3303L	-40°C to +85°C	Ceramic DIP
MC3303P	-40°C to +85°C	Plastic DIP
MC3403L	0°C to +70°C	Ceramic DIP
MC3403P	0°C to +70°C	Plastic DIP
MC3503L	-55°C to +125°C	Ceramic DIP

ELECTRICAL CHARACTERISTICS ($V_{CC} = +15\text{ V}$, $V_{EE} = -15\text{ V}$ for MC3503, MC3403, $V_{CC} = +14\text{ V}$, $V_{EE} = \text{Gnd}$ for MC3303.
 $T_A = 25^\circ\text{C}$ unless otherwise noted.)

Max R.O 10 750 500	Characteristic	Symbol	MC3503			MC3403			MC3303			Unit
			Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
	Input Offset Voltage $T_A = \text{Thigh to Tlow (1)}$	V_{IO}	—	2.0	5.0	—	2.0	10	—	2.0	8.0	mV
	Input Offset Current $T_A = \text{Thigh to Tlow}$	I_{IO}	—	30	50	—	30	50	—	30	75	nA
	Large Signal Open-Loop Voltage Gain $V_O = \pm 10\text{ V}$, $R_L = 2.0\text{ k}\Omega$, $T_A = \text{Thigh to Tlow}$	A_{VOL}	50	200	—	20	200	—	20	200	—	V/mV
	Input Bias Current $T_A = \text{Thigh to Tlow}$	I_{IB}	—	-200	-500	—	-200	-500	—	-200	-500	nA
	Output Impedance $f = 20\text{ Hz}$	z_o	—	75	—	—	75	—	—	75	—	Ω
	Input Impedance $f = 20\text{ Hz}$	z_i	0.3	1.0	—	0.3	1.0	—	0.3	1.0	—	M Ω
	Output Voltage Range $R_L = 10\text{ k}\Omega$ $R_L = 2.0\text{ k}\Omega$ $R_L = 2.0\text{ k}\Omega$, $T_A = \text{Thigh to Tlow}$	V_{OR}	± 12	± 13.5	—	± 12	± 13.5	—	+12	+12.5	—	V
	Input Common-Mode Voltage Range	V_{ICR}	+13 V - V_{EE}	+13.5 V - V_{EE}	—	+13 V - V_{EE}	+13.5 V - V_{EE}	—	+13 V - V_{EE}	+13.5 V - V_{EE}	—	V
	Common-Mode Rejection Ratio $R_S \leq 10\text{ k}\Omega$	CMRR	70	90	—	70	90	—	70	90	—	dB
	Power Supply Current ($V_O = 0$) $R_L = \infty$	$I_{CC,EE}$	—	2.8	4.0	—	2.8	7.0	—	2.8	7.0	mA
	Individual Output Short-Circuit Current (2)	I_{CS}	± 10	± 30	± 45	± 10	± 20	± 45	± 10	± 30	± 45	mA
	Positive Power Supply Rejection Ratio	PSRR+	—	30	150	—	30	150	—	30	150	$\mu\text{V/V}$
	Negative Power Supply Rejection Ratio	PSRR-	—	30	150	—	30	150	—	—	—	$\mu\text{V/V}$
	Average Temperature Coefficient of Input Offset Current $T_A = \text{Thigh to Tlow}$	$\Delta I_{IO}/\Delta T$	—	50	—	—	50	—	—	50	—	$\mu\text{A}/^\circ\text{C}$
	Average Temperature Coefficient of Input Offset Voltage $T_A = \text{Thigh to Tlow}$	$\Delta V_{IO}/\Delta T$	—	10	—	—	10	—	—	10	—	$\mu\text{V}/^\circ\text{C}$
	Power Bandwidth $A_V = 1$, $R_L = 2.0\text{ k}\Omega$, $V_O = 20\text{ V(p-p)}$, THD = 5%	BWP	—	9.0	—	—	9.0	—	—	9.0	—	kHz
	Small-Signal Bandwidth $A_V = 1$, $R_L = 10\text{ k}\Omega$, $V_O = 50\text{ mV}$	BW	—	1.0	—	—	1.0	—	—	1.0	—	MHz
	Slew Rate $A_V = 1$, $V_i = -10\text{ V to } +10\text{ V}$	SR	—	0.6	—	—	0.6	—	—	0.6	—	V/ μs
	Rise Time $A_V = 1$, $R_L = 10\text{ k}\Omega$, $V_O = 50\text{ mV}$	t_{RLH}	—	0.35	—	—	0.35	—	—	0.35	—	μs
	Fall Time $A_V = 1$, $R_L = 10\text{ k}\Omega$, $V_O = 50\text{ mV}$	t_{FHL}	—	0.35	—	—	0.35	—	—	0.35	—	μs
	Overshoot $A_V = 1$, $R_L = 10\text{ k}\Omega$, $V_O = 50\text{ mV}$	OS	—	20	—	—	20	—	—	20	—	%
	Phase Margin $A_V = 1$, $R_L = 2.0\text{ k}\Omega$, $C_L = 200\text{ pF}$	pm	—	60	—	—	60	—	—	60	—	Degrees
	Crossover Distortion ($V_{in} = 30\text{ mV(p-p)}$, $V_{out} = 2.0\text{ V(p-p)}$, $f = 10\text{ kHz}$)	—	—	1.0	—	—	1.0	—	—	1.0	—	%

(1) $T_{\text{high}} = 125^\circ\text{C}$ for MC3503, 70°C for MC3403, 25°C for MC3303
 $T_{\text{low}} = -55^\circ\text{C}$ for MC3503, 0°C for MC3403, -40°C for MC3303


ELECTRICAL CHARACTERISTICS ($V_{CC} = 5.0\text{ V}$, $V_{EE} = \text{Gnd}$, $T_A = 25^\circ\text{C}$ unless otherwise noted.)

Characteristic	Symbol	MC3503			MC3403			MC3303			Unit
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage	V_{IO}	—	2.0	5.0	—	2.0	10	—	—	10	mV
Input Offset Current	I_{IO}	—	30	50	—	30	50	—	—	75	nA
Input Bias Current	I_{IB}	—	-200	-500	—	-200	-500	—	—	-500	nA
Large-Signal Open-Loop Voltage Gain $R_L = 2.0\text{ k}\Omega$	A_{VOL}	10	200	—	10	200	—	10	200	—	V/mV
Power Supply Rejection Ratio	PSRR	—	—	150	—	—	150	—	—	150	$\mu\text{V/V}$
Output Voltage Range (3) $R_L = 10\text{ k}\Omega$, $V_{CC} = 5.0\text{ V}$ $R_L = 10\text{ k}\Omega$, $5.0\text{ V} < V_{CC} < 30\text{ V}$	V_{OR}	3.3	3.5	—	3.3	3.5	—	3.3	3.5	—	V _{pp}
Power Supply Current	I_{CC}	—	2.5	4.0	—	2.5	7.0	—	—	7.0	mA
Channel Separation $f = 1.0\text{ kHz to } 20\text{ kHz}$ (Input Referenced)	—	—	-120	—	—	-120	—	—	-120	—	dB

(2) Not to exceed maximum package power dissipation.


(3) Output will swing to ground.

CIRCUIT SCHEMATIC



Bias Circuitry Common to Four Amplifiers

INVERTER PULSE RESPONSE



without saturating either the input devices or the differential to single-ended converter. The second stage consists of a standard current source load amplifier stage. The output stage is unique because it allows the output to swing to ground in single supply operation and yet does not exhibit any crossover distortion in split supply operation. This is possible because class AB operation is utilized. Each amplifier is biased from an internal-voltage regulator which has a low temperature coefficient thus giving each amplifier good temperature characteristics as well as excellent power supply rejection.

THERMAL INFORMATION

The maximum power consumption an integrated circuit can tolerate at a given operating ambient temperature, can be found from the equation:

$$PD(T_A) = \frac{T_{J(max)} - T_A}{R_{\theta JA}(Typ)}$$

Where, $PD(T_A)$ = Power Dissipation allowable at a given operating ambient temperature. This must be greater than the sum of the products of the supply voltages and supply currents at the worst case operating condition.

- $T_{J(max)}$ = Maximum Operating Junction Temperature as listed in the Maximum Ratings Section
- T_A = Maximum Desired Operating Ambient Temperature
- $R_{\theta JA}(Typ)$ = Typical Thermal Resistance Junction to Ambient

CIRCUIT DESCRIPTION

The MC3503/3403/3303 is made using four internally compensated, two-stage operational amplifiers. The first stage of each consists of differential input devices Q24 and Q22 with input buffer transistors Q25 and Q21 and the differential to single ended converter Q3 and Q4. The first stage performs not only the first stage gain function but also performs the level shifting and transconductance reduction functions. By reducing the transconductance a smaller compensation capacitor (only 5 pF) can be employed, thus saving chip area. The transconductance reduction is accomplished by splitting the collectors of Q24 and Q22. Another feature of this input stage is that the input common-mode range can include the negative supply or ground, in single supply operation,

OUTLINE DIMENSIONS

L SUFFIX CERAMIC PACKAGE CASE 632 TO-116
 $R_{\theta JA} = 100^{\circ}C/W$ Typical

MILLIMETERS		INCHES	
DIM	MIN. MAX.	DIM	MIN. MAX.
A	16.8 19.9	E	0.65 0.85
B	5.5 7.1	F	0.28 0.28
C	— 5.0	G	— 0.20
D	0.36 0.54	H	0.15 0.23
F	0.17 0.17	I	0.20 0.20
G	2.54 BSC	J	0.10 0.15
H	0.15 0.31	K	0.05 0.15
I	7.5	L	0.10
J	3.67 BSC	M	— 3.00 BSC
K	— 1.5	N	— 3.0
L	0.51 0.76	P	0.02 0.03
M	— 0.25	Q	— 0.32

NOTE: DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL

P SUFFIX PLASTIC PACKAGE CASE 646 (MC3403 and MC3303 only)
 $R_{\theta JA} = 100^{\circ}C/W$ Typical

MILLIMETERS (ESD)		INCHES	
DIM	MIN. MAX.	DIM	MIN. MAX.
A	16.16 16.8	E	0.74 0.74
B	7.14 7.14	F	0.25 0.25
C	4.08 4.57	G	0.18 0.18
D	0.32 0.51	H	0.15 0.23
F	0.17 0.17	I	0.20 0.20
G	2.54 BSC	J	0.10 0.15
H	0.15 0.31	K	0.05 0.15
I	7.5	L	0.10
J	3.67 BSC	M	— 3.00 BSC
K	— 1.5	N	— 3.0
L	0.51 0.76	P	0.02 0.03
M	— 0.25	Q	— 0.32

NOTES:
 1. LEADS WITHIN 8.13 mm (0.320") RADIUS OF TRUE POSITION AT SEATING PLANE AT MAXIMUM WATER AT CONDITION
 2. DIMENSION L TO CENTER OF LEADS WHEN FORMED PARALLEL

TYPICAL PERFORMANCE CURVES

FIGURE 1 - SINE WAVE RESPONSE




FIGURE 2 - OPEN LOOP FREQUENCY RESPONSE




FIGURE 3 - POWER BANDWIDTH




FIGURE 4 - OUTPUT SWING versus SUPPLY VOLTAGE




FIGURE 5 - INPUT BIAS CURRENT versus TEMPERATURE





FIGURE 6 - INPUT BIAS CURRENT versus SUPPLY VOLTAGE



LM1900/LM2900/LM3900, LM3301, LM3401 quad amplifiers


general description

The LM1900 series consists of four independent, dual input, internally compensated amplifiers which were designed specifically to operate off of a single power supply voltage and to provide a large output voltage swing. These amplifiers make use of a current mirror to achieve the non-inverting input function. Application areas include: ac amplifiers, RC active filters, low frequency triangle, squarewave and pulse waveform generation circuits, tachometers and low speed, high voltage digital logic gates.


features

- Wide single supply voltage range or dual supplies 4 V_{DC} to 36 V_{DC}
±2 V_{DC} to ±18 V_{DC}
- Supply current drain independent of supply voltage
- Low input biasing current 30 nA
- High open-loop gain 70 dB
- Wide bandwidth 2.5 MHz (Unity Gain)
- Large output voltage swing (V₊ - 1) V_{p-p}
- Internally frequency compensated for unity gain
- Output short-circuit protection


schematic and connection diagrams




Order Number LM1900D or LM2900D
See NS Package D14E
Order Number LM1900J or LM2900J
See NS Package J14A
Order Number LM2900N, LM3900N, LM3301N or LM3401N
See NS Package N14A




typical applications (V₊ = 15 V_{DC})




Inverting Amplifier




Triangle/Square Generator




Frequency-Doubling Tachometer



Low VIN - VOUT Voltage Regulator



Non-Inverting Amplifier



Negative Supply Biasing

absolute maximum ratings

LM1900 LM2900/LM3900 LM3301 LM3401

Supply Voltage 36 VDC 18 VDC
 Power Dissipation (TA = 25°C) (Note 1) 10 VDC 48 VDC
 Cavity DIP 900 mW 570 mW
 Flat Pack 800 mW 400 mW
 Molded DIP 800 mW 400 mW
 Input Currents, IIN on IIN 570 mW 20 mA/DIC
 Output Short Circuit Duration One Amplifier Continuous
 Operating Temperature Range LM2900 LM3900 LM3301 LM3401
 LM2900 -55°C to +175°C 0°C to +75°C
 LM3900 0°C to +185°C 0°C to +75°C
 LM3301 -65°C to +150°C -65°C to +150°C
 LM3401 65°C to +150°C -65°C to +150°C
 Storage Temperature Range 300°C 300°C
 Lead Temperature (Soldering, 10 seconds) 300°C 300°C

electrical characteristics (Note 6)

PARAMETER	CONDITIONS	LM1900		LM2900		LM3900		LM3301		LM3401		UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	MIN	
Open Loop Voltage Gain	IA = 25°C, f = 100 Hz	2	3	1.2	2.8	1.2	2.8	1.2	2.8	1.2	2.8	V/mV
Voltage Gain	IA = 25°C, Inverting Input	1	1	1	1	1	1	1	1	1	1	V/mV
Input Resistance		8	8	8	8	8	8	8	8	8	8	MΩ
Output Resistance		2.5	2.5	2.5	2.5	2.5	2.5	2.5	2.5	2.5	2.5	kΩ
Unity Gain Bandwidth	TA = 25°C, Inverting Input	2.5	2.5	2.5	2.5	2.5	2.5	2.5	2.5	2.5	2.5	MHz
Input Bias Current	TA = 25°C, Inverting Input	2.5	2.5	2.5	2.5	2.5	2.5	2.5	2.5	2.5	2.5	nA
	Inverting Input	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5	0.5	nA
	TA = 25°C, Positive Output Swing	20	20	20	20	20	20	20	20	20	20	V/μs
	TA = 25°C, Negative Output Swing	6.2	12	6.2	12	6.2	12	6.2	12	6.2	12	V/μs
Supply Current	IA = 25°C, RL = ∞, On All Amplifiers	13.5	14.2	13.5	13.5	13.5	13.5	13.5	13.5	13.5	13.5	mADC
Output Voltage Swing	TA = 25°C, RL = 2k, VCC = 18.0 VDC	0.09	0.2	0.09	0.2	0.09	0.2	0.09	0.2	0.09	0.2	VDC
VOUT High	IIN = 0, IIN' = 0	28.0	29.5	29.5	29.5	29.5	29.5	29.5	29.5	29.5	29.5	VDC
VOUT Low	IIN = 10μA, IIN' = 0											VDC
VOUT High	IIN = 0, IIN' = 0, RL = ∞, VCC = 30 VDC											VDC
Output Current Capability	TA = 25°C	10	15	6	18	6	10	5	18	5	10	mADC
- Source	(Note 2)	1.0	1.3	0.5	1.3	0.5	1.3	0.5	1.3	0.5	1.3	mADC
Sink		4	5	5	5	5	5	5	5	5	5	mADC
ISINK	VOUT 1V, IIN 5μA											mADC

electrical characteristics (con't) (Note 6)

PARAMETER	CONDITIONS	LM1900		LM7900		LM3900		LM3301		LM3401		UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	MIN	
Power Supply Rejection	TA = 25°C, f = 100 Hz	50	70					70			70	
Mirror Gain	@ 20 μ A (Note 3) @ 200 μ A (Note 3)	0.95	1.0	1.05	0.90	1.0	1.1	0.90	1.0	1.1	0.90	1.10
Δ Mirror Gain	@ 20 μ A To 200 μ A (Note 3)	0.95	1.0	1.05	0.90	1.0	1.1	0.90	1.0	1.1	0.90	1.10
Mirror Current	(Note 4)	1	2	2	2	5	5	2	1	5	2	5
Negative Input Current	TA = 25°C (Note 5)	10	500		10	500		10	500		10	500
Voltage Gain	f = 100 Hz	10			1.0			1.0			1.0	
Input Bias Current	Inverting Input	800										

Note 1: For operating at high temperatures, the device must be derated based on a 125°C maximum junction temperature and a thermal resistance of 175°C/W which applies for the device soldered in a printed circuit board, operating in a still air ambient.

Note 2: The output current sink capability can be increased for large signal conditions by overdriving the inverting input. This is shown in the section on Typical Characteristics.

Note 3: This spec indicates the current gain of the current mirror which is used as the non-inverting input. This is shown in the section on Typical Characteristics.













Note 4: Input VBE match between the non-inverting and the inverting inputs occurs for a mirror current (non-inverting input current) of approximately 10 μ A. This is therefore a typical design center for many of the application circuits.

Note 5: Clamp transistors are included on the IC to prevent the input voltages from swinging below ground more than approximately -0.3 Vgs. The negative input currents which may result from large signal maximum current applies to any one of the input terminals. If more than one of the input terminals are simultaneously driven negative maximum currents are allowed. Common-mode current biasing can be used to prevent negative input voltages, see for example, the "Differential Circuits" in the application section.

Note 6: These specs apply for -55°C \leq TA \leq +125°C, unless otherwise stated.



typical performance characteristics



application hints

When driving either input from a low-impedance source, a limiting resistor should be placed in series with the input lead to limit the peak input current. Currents as large as 20 mA will not damage the device, but the current mirror on the non-inverting input will saturate and cause a loss of mirror gain at mA current levels—especially at high operating temperatures.

Precautions should be taken to insure that the power supply for the integrated circuit never becomes reversed in polarity or that the unit is not inadvertently installed backwards in a test socket as an unlimited current surge through the resulting forward diode within the IC could cause fusing of the internal conductors and result in a destroyed unit.


Output short circuits either to ground or to the positive power supply should be of short-time duration. Units can be destroyed, not as a result of the short circuit current causing metal fusing, but rather due to the large increase in IC chip dissipation which will cause eventual failure due to excessive junction temperatures. For example, when operating from a well-regulated +5 V_{DC} power supply at T_A = 25°C with a 100 kΩ shunt-feedback resistor (from the output to the inverting input) a short directly to the power supply will not cause catastrophic failure but the current magnitude will be approximately 50 mA and the junction temperature will be above T_J max. Larger feedback resistors will reduce the current, 11 MΩ provides approximately 30 mA, an open circuit provides 1.3 mA, and a direct connection from the output to the non-inverting input will result in catastrophic failure when the output is shorted to V⁺ as this then places the base-emitter junction of the input transistor directly across the power supply. Short-circuits to ground will have magnitudes of approximately 30 mA and will not cause catastrophic failure at T_A = 25°C.

Unintentional signal coupling from the output to the non-inverting input can cause oscillations. This is likely only in breadboard hook-ups with long component leads and can be prevented by a more careful lead dress or by locating the non-inverting input biasing resistor close to the IC. A quick check of this condition is to bypass the non-inverting input to ground with a capacitor. High impedance biasing resistors used in the non-inverting input circuit make this input lead highly susceptible to unintentional ac signal pickup.


Operation of this amplifier can be best understood by noticing that input currents are differenced at the inverting-input terminal and this difference current then flows through the external feedback resistor to produce the output voltage. Common-mode current biasing is generally useful to allow operating with signal levels near ground or even negative as this maintains the inputs biased at +V_{BE}. Internal clamp transistors (see note 5) catch negative input voltages at approximately -0.3 V_{DC} but the magnitude of current flow has to be limited by the external input network. For operation at high temperature, this limit should be approximately 100μA.

This new "Norton" current-differencing amplifier can be used in most of the applications of a standard IC op amp. Performance as a dc amplifier using only a single supply is not as precise as a standard IC op amp operating with split supplies but is adequate in many less critical applications. New functions are made possible with this amplifier which are useful in single power supply systems. For example, biasing can be designed separately from the ac gain as was shown in the "inverting amplifier," the "difference integrator" allows controlling the charging and the discharging of the integrating capacitor both with positive voltages, and the "frequency doubling tachometer" provides a simple circuit which reduces the ripple voltage on a tachometer output dc voltage.

typical applications (con't)




Low-Drift Ramp and Hold Circuit




Bi-Quad Active Filter
(2nd Degree State-Variable Network)


typical applications (con't)




Voltage Controlled Current Source
(Transconductance Amplifier)




Hi V_{IN} , Lo $|V_{IN} - V_O|$ Self-Regulator




Ground-Referencing a
Differential Input Signal



Voltage Regulator




Fixed Current Sources




Voltage-Controlled Current Sink
(Transconductance Amplifier)




Buffer Amplifier




Tachometer




Low-Voltage Comparator




Power Comparator




Comparator



Schmitt-Trigger




Square-Wave Oscillator




Pulse Generator


typical applications (con't)




Frequency Differencing Tachometer




Frequency Averaging Tachometer



Squaring Amplifier (W/Hysteresis)



Bi-Stable Multivibrator




Differentiator (Common-Mode Biasing Keeps Input at +VBE)




"OR" Gate




"AND" Gate




Difference Integrator




Low Pass Active Filter




Staircase Generator



VBE Biasing




Bandpass Active Filter




Low-Frequency Mixer


typical applications (con't)




Free-Running Staircase Generator/Pulse Counter




Supplying I_q with Aux. Amp (to Allow Hi-Z Feedback Networks)




One-Shot Multivibrator




Non-Inverting DC Gain to (0,0)



Channel Selection by DC Control (or Audio Mixer)



Power Amplifier



One-Shot with DC Input Comparator

กิตติกรรมประกาศ

โครงการนี้ สามารถทำให้สำเร็จลุล่วงไปด้วยดีนั้น โดยได้รับความช่วยเหลือ และแนะนำจาก ผศ. กนก เจนจิรพงศ์เวช ที่ช่วยกรุณา ให้คำปรึกษาในการจัดหาข้อมูล พร้อมทั้งให้คำปรึกษาทางด้าน เทคนิคต่างๆ จนเสร็จสมบูรณ์

สุดท้ายนี้ทางคณะผู้จัดทำต้องขอขอบพระคุณ คณะอาจารย์ทุกท่าน ที่ได้ประสิทธิ์ประสาท วิชาความรู้ ให้กับทางกลุ่ม จนกระทั่งทุกคนมีความสามารถที่จะออกไปปฏิบัติงานตามความรู้ที่ศึกษามา ได้เป็นอย่างดี.



หนังสืออ้างอิง

- Applications Manual for Operational Introduction to Medical Electronics, Amplifiers, Phildrick/Nexur, Dedham, Mass. Burton R. Klein, Tab Books, Blue Ridge, Penn.
- Biomedical Instrumentation, Marvin D. Weiss, Chilton, Philadelphia. Linear Applications, vols. 1 and 2, National Semiconductor Corp., Santa, Calif.
- A Case Book of Basic Circuits for Electronics Instrumentation, George C. Stanley, Jr., 1971. Rinehart, San Francisco, Calif. Linear Data Book, June 1976, National Semiconductor Corp., Santa Clara, Calif.
- Data Book for Electronic Technicians and Engineers, John D. Lenk, Prentice-Hall, Englewood Cliffs, N.J. Designing Circuits with I.C. Operational Amplifiers, Robert G. Seippel, American Technical Society, Chicago, III. Linear Integrated Circuits J. Eimbinder, Wiley. N.Y.
- Digital Electronics for Scientists, Malmstadt, Enke, W.A. Benjamin, Inc. N.Y. Linear integrated Circuits, vol. 6, ser. A, 1975, Motorola Semiconductor Products, Phoenix, Arizona
- Electronic Troubleshooting, Clyde N. Measurement Systems, Application Linear Integrated Circuits Data Catalog Fairchild Instrument Corp Mountain View Calif.
- Linear Integrated Circuits, I.C.-RCA, Somerville, N.J.

Herrick, Reston

Publishing, Reston, Vir.

General Instrument Corp., Microelec-
tronics Division, Hicksville N.Y.

Handbook of Electronic Charts, and
Tables,

John D. Lenk, Prentice-Hall. Engle-
wood Cliffs NJ. Handbook of I.C.

Circuit Projects, Jim Ashe, Tab

Books, Blue Ridge Summit, Penn.

Handbook of Oscilloscopes, John D.

Lenk. Prentice

Hall, Englewood Cliffs, N.J.

Handbook of Telemetry, Elliot L.

Greenberg.

McGraw-Hill, N.Y.

How to Build and Use Electronic Devices

Without Frustration. Panic, Mountains

of Moncy. or an Engineering Degree-

Stuart A. Hoening and F. Leland

Payne, Little, Brown, Boston.

I.C. Op-Amp Cookbook, Walter Jung,

Bobbs-Merrill, Indianapolis.

Integrated Circuits Catalog for Design

Engineers, Texas Indianapolis, Inc.,

Dallas, TX.

Integrated Electronics, Millman and Halkias,

McGraw-Hill, N.Y.

and Design, E.O.

Doeblin, McGraw-Hill, N.Y.

Modern Applications of Linear
IC's, Tab Books, Blue

Ridge Summit, Penn.

Nonlinear Circuit Handbook, En-
neering Staff of

Analog Devices, Inc., Norwood,

1974

111 Digital and Linear I.C.

Projects, Don Tuite, Tab