



AUTOMATIC LOADER IC



นาย จารึก มีเชื้อ 313604

นาย ชชาติ จิตรนอม 313606

นาย สัมฤทธิ์ บำรุงสุข 313630

ปริญญาบัตรนี้เป็นส่วนหนึ่งของการศึกษาคณะวิศวกรรมศาสตร์

ปริญญาเอก สาขานิติศาสตร์

ภาควิชาเทคโนโลยีสารสนเทศ

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2533

๒๕๓๓

๒๕๓๓

หัวข้อเรื่อง

AUTOMATIC LOADER IC

โดย

นาย จารึก มีเชื้อ 313604

นาย ชูชาติ จิตรนอม 313606

นาย สัมฤทธิ์ บำรุงสุข 313630

ภาควิชา

เทคนิคอุตสาหกรรม

อาจารย์ที่ปรึกษา

อาจารย์ กฤษดากร กล่อมการ

ปีการศึกษา

2533

คณะกรรมการศาสตราจารย์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง อนุมัติ  
ให้นำปริญญาโทขึ้น เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตร

.....คณบดีคณะวิศวกรรมศาสตร์  
( )

.....ประธานกรรมการ  
( นาย เหน่งพงษ์ )

.....กรรมการ  
( อุตพร สุ่มง )

.....กรรมการ  
( )

.....กรรมการ  
( )

ลิขสิทธิ์ของคณะกรรมการศาสตราจารย์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น ลึกซึ้งหาเงื้มให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์

AUTOMATIC LOADER IC

โดย

นาย จารึก มีเชื้อ

นาย ชูชาติ จิตรนอม

นาย สัมฤทธิ์ บำรุงสุข

ภาควิชา

เทคนิคอุตสาหกรรม

อาจารย์ที่ปรึกษา

อาจารย์ กฤษดากร กล่อมการ

ปีการศึกษา

2533

บทคัดย่อ

ปัจจุบันคอมพิวเตอร์ได้มีบทบาทในการควบคุมทางคานอุตสาหกรรม เนื่องจากมีความแม่นยำถูกต้อง, รวดเร็ว สะดวกต่อการใช้งาน และจะต้องประหยัดในเชิงเศรษฐกิจ

โครงการนี้เป็นการสร้างเครื่องมือสำหรับใช้ในงานอุตสาหกรรมผลิต IC ซึ่งแบ่งออกเป็น 2 ส่วนคือ ส่วนรับ IC (input shuttle) และส่วนปล่อย IC (output shuttle) และแต่ละส่วนยังแบ่งตามโครงสร้างได้อีก 2 ส่วนคือ ส่วนที่เป็นอุปกรณ์อิเล็กทรอนิกส์ (ระบบควบคุม) และส่วนที่เป็น MACHANIC

หลักการทํางาน อาศัยไมโครโปรเซสเซอร์ไปควบคุมการทำงานส่วนที่เป็น MACHANIC (ปิด, เปิด VALVE)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

การทดลองโครงการนี้ได้สำเร็จลุล่วงไปด้วยดี ทางคณะผู้จัดทำขอขอบพระคุณบริษัท งานทวีอิเล็กทรอนิกส์ จำกัด ที่ได้ให้การสนับสนุนทั้งทางค่านเครื่องมือที่ใช้ในการทดลอง เงินทุน ค่าวัสดุอุปกรณ์ของโครงการนี้ ตลอดจนสถานที่ที่ใช้ในการทดลอง และขอขอบพระคุณอาจารย์ กฤษดากร กล่อมการ ผศ.ดร.กนก เจริญพงศ์เวช ที่ได้ให้คำแนะนำปรึกษาเพื่อเป็นวิทยาทาน ในการทดลองโครงการนี้



คณะผู้จัดทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## คำนำ

ในการจัดทำ PROJECT ในหัวข้อเรื่อง AUTOMATIC LOADER IC นี้ เพื่อเป็นการตอบสนองนโยบายของรัฐบาล ในการที่จะทำให้ประเทศไทยเป็นประเทศที่มีความเจริญก้าวหน้าทางด้านอุตสาหกรรม หรือเป็นประเทศอุตสาหกรรมใหม่ (NIC) และในปัจจุบัน อุตสาหกรรมการผลิตไอซีเป็นที่นิยมสนับสนุนจากรัฐบาล และทำให้มีเงินตราเข้าประเทศมากขึ้น แต่ยังคงขาดวิทยาการและเครื่องมือเครื่องใช้ในขบวนการผลิตซึ่งจะให้กำไรซึ่งผลิตภัณฑ์ต่าง ฉะนั้น ในการทำ PROJECT นี้จะช่วยให้มีเครื่องมือเครื่องใช้ในอุตสาหกรรมการผลิตไอซี ซึ่งสามารถผลิตได้เองในประเทศไทยและจะได้เป็นแนวทางในการพัฒนาต่อไป

ในการจัดทำ PROJECT นี้ อยู่ในความควบคุมและการให้คำปรึกษาของ ผศ.ดร.กนก เจนจิระพงศ์เวช และ อ.กฤษณากร กล่อมการ ซึ่งคณะผู้จัดทำขอขอบพระคุณ มา ณ โอกาสนี้ ด้วย



## สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 นิยามไมโครโปรเซสเซอร์และไมโครคอมพิวเตอร์	4
บทที่ 3 โครงสร้างของ Z-80	25
บทที่ 4 ชุดคำสั่งของ Z-80	46
บทที่ 5 การใช้ 8255 PIA กับ Z-80	70
บทที่ 6 การออกแบบและการทำงาน	80
สรุปผลการทดลอง	
เอกสารอ้างอิง	



## บทที่ ๑


### บทนำ

ในปัจจุบันการพัฒนาทางเทคโนโลยีคอมพิวเตอร์ได้มีบทบาทสำคัญในวงการอุตสาหกรรมทั่วไป โดยในอุตสาหกรรมการผลิตไอซีนั้น จำเป็นต้องใช้เครื่องมือที่มีความเร็วสูง แข็งแรง และ สะดวกต่อการใช้งาน โดยการทำขบวนการต่างๆเกี่ยวกับไอซี เช่น การพิมพ์เบอร์ไอซี การกัดซิลิโคน และอื่นๆ ซึ่งเครื่องมือที่ใช้ในปัจจุบันมีไม่มากนักในประเทศไทย

ด้วยเหตุนี้การที่จะคิดค้นให้มีเครื่องมือที่ทำขบวนการต่างๆนั้นจึงจำเป็นอย่างยิ่ง ซึ่งเครื่อง AUTOMATIC LOADER IC ที่จัดทำนี้ เป็นการใช้ไมโครโปรเซสเซอร์มาควบคุมร่วมกับระบบ ฮาร์ดแวร์ที่เกี่ยวข้องทำให้ได้เครื่องมือที่มีคุณสมบัติที่คล้ายกันหลายประการดังนี้

๑. สามารถทำงานที่เป็นขั้นตอนซ้ำๆกันได้ โดยมีความแม่นยำและรวดเร็วกว่าระบบทั่วๆไป
๒. สามารถต่อใช้งานกับเครื่องจักรที่มีอยู่เดิมซึ่งต้องใช้แรงงานคนได้เกือบทุกชนิด
๓. ควบคุมโดยสั่งให้เครื่องทำงานได้ง่าย และผู้ใช้สามารถเข้าใจได้ สะดวก และ รวดเร็ว
๔. สามารถลดต้นทุนการผลิตลง เพราะจะลดจำนวนพนักงานลงได้มาก และทำงานได้รวดเร็วกว่า
๕. มีระบบตรวจสอบ คุณสมบัตินี้ที่คนไม่สามารถตรวจสอบได้ในเวลาอันรวดเร็ว เช่นการตรวจสอบว่า ไอซีที่ทำการสร้างขึ้นมานั้นมีการพิมพ์เบอร์ที่ถูกต้องหรือไม่ เป็นต้น

จากการที่เรานำเอาระบบ Micro-Processor มาใช้งานร่วมกับระบบทาง Mechanic  
นี้มีหลักการทำงานคร่าวๆดังนี้



รูปที่ ๑ - แสดงบล็อก โทอะแกรม ของระบบ

จากรูปที่ ๑ - ๑ จะเป็น Block Diagram แสดงการทำงานของระบบ ซึ่งเป็นได้ทั้ง ส่วนปล่อยไอซี (OUTPUT SHUTTLE) และ ส่วนรับไอซี (INPUT SHUTTLE) โดยจะ แลกค่างกันที่โปรแกรมในการควบคุม และ INPUT & OUTPUT UNIT บางส่วน

Central Processing Unit (CPU)

ซึ่งมีไมโครโปรเซสเซอร์ เป็นตัวควบคุมให้ระบบแมคคานิคปล่อยไอซีซึ่งบรรจุอยู่ใน หลอด ให้นานขบวนการทีละตัว (ในกรณีของ OUTPUT SHUTTLE) และจะตรวจสอบโดย ไรท์ โฟลิต์ เซนเซอร์ ว่าไอซีที่หมดหลอดหรือยัง ถ้ายังไม่หมดก็ให้ปล่อยไอซีตัวต่อไป แต่ถ้ามืดแล้วก็ให้นำหลอดเปล่าออกแล้วนำหลอดใหม่ซึ่งมีไอซีบรรจุอยู่เต็มมาใส่แทน และทำ ซ้ำอยู่เช่นนี้ต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น. ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนในการควบคุมระบบ แมคคานิกที่ทำหน้าที่บรรจุไอซีที่ผ่านขบวนการแฉลงในห้อง ( INPUT SHUTTLE ) จะตรวจสอบว่า ไอซีที่ผ่านขบวนการมานั้น เต็มหลอดหรือยัง ถ้ายังก็ใหม่บรรจุต่อไปจนกว่าจะเต็ม แฉนำหลอดที่ถูกรวบรวมแล้วออก พร้อมกับนั้นก็นำหลอดเปล่ามารอรับไอซีแทน โดยทำซ้ำเช่นนี้ตลอด ทั้งนี้จะมีการตรวจสอบว่ามีหลอดเปล่าอยู่ในช่องรอรับหรือไม่ เพื่อป้องกันการผิดพลาดอันเกิดจากไอซีถูกรวบรวมในขณะที่ยังไม่มีหลอด

โดยระบบทั้งหมดสามารถหยุดการทำงานหรือปล่อยหลอดออกได้ ขณะเกิดการผิดพลาดได้โดยใช้สวิตช์ควบคุม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## นิยามไมโครโปรเซสเซอร์และไมโครคอมพิวเตอร์

### โครงสร้างเบื้องต้น


ดังได้กล่าวมาในบทที่แล้วถึงขบวนการต่าง ๆ ที่เกิดขึ้นในคอมพิวเตอร์ เมื่อคอมพิวเตอร์ทำงานหน่วยต่าง ๆ ภายใน ซีพียู ซึ่งเป็นวงจรอิเล็กทรอนิกส์มีลักษณะสมบัติของแต่ละหน่วยเฉพาะตัวและมีวงจรเชื่อมต่อกับหน่วยอื่น ๆ เพื่อทำงานร่วมกัน เป็นไมโครโปรเซสเซอร์ ลักษณะวงจรภายในและการเชื่อมต่อการควบคุมภายในเราถือเป็นโครงสร้าง (Architecture) ทางฮาร์ดแวร์ (hardware) ของไมโครโปรเซสเซอร์ตัวนั้น

ลักษณะวงจรและการควบคุมถือเป็นภายในของไมโครโปรเซสเซอร์ตัวหนึ่ง จะทำให้ไมโครโปรเซสเซอร์ตัวนั้นเข้าใจคำสั่งอยู่จำนวนหนึ่ง และลักษณะสมบัติของคำสั่งต่าง ๆ เราถือเป็นโครงสร้าง (Architecture) ทางซอฟต์แวร์ของมัน

### โครงสร้างไมโครโปรเซสเซอร์

ลักษณะภายในของไมโครโปรเซสเซอร์ เมื่อเขียนให้เห็นละเอียดขึ้นเราจะเห็นหน่วยต่าง ๆ และการติดต่อหรือควบคุมภายใน ตลอดจน Register ต่าง ๆ ดังรูปที่ 2.1


ตามรูปเป็นโครงสร้างภายในของไมโครโปรเซสเซอร์เบอร์ 8080 แสดงให้เห็นเป็นแผนภูมิแสดงหน่วยย่อย ๆ ต่าง ๆ ภายใน จะเห็นการเชื่อมโยงกันระหว่างหน่วยต่าง ๆ และ รีจิสเตอร์ เราเรียกเส้นที่เชื่อมโยงต่อกันนี้ว่า บัส (Bus) ซึ่งเราจะนิยามบัสได้ว่า บัส คือ เส้นทางเชื่อมโยงที่ใช้ในการส่งผ่านข้อมูลหรือสัญญาณควบคุมระหว่างหน่วยต่าง ๆ ตามรูปที่ 2.1 เส้นลูกศรหนา ๆ คือ บัส จะเห็นว่าเชื่อมต่อหน่วยต่าง ๆ ภายใน และเชื่อมต่อกับระบบอื่นภายนอกก็คือ  $D_0-D_7$  เรียกว่า บัสข้อมูล  $A_0-A_7$  เป็น แอคเกรสบัส



รูปที่ 2.1 ไมโครโปรเซสเซอร์ เบอร์ 8080


บัสสองทาง (Bidirectional bus) คือ บัสที่นิยมใช้ทางที่สามสามารถเป็นทางส่งผ่านข้อมูลหรือสัญญาณทั้งสองทาง ตามรูป D<sub>0</sub>-D<sub>7</sub> เป็นบัสสองทาง สังเกตง่าย ๆ ใ้จากเส้นเชื่อมโยงที่ปลั๊กทั้งสองปลาย

ตามรูปจะเห็น รีจิสเตอร์ 2 ตัว ทำหน้าที่เก็บข้อมูลในหน่วยคำนวณสำหรับทำฟังก์ชันต่าง ๆ รีจิสเตอร์ที่เห็นจะมี IR (Instruction Register) 1 ตัว ทำหน้าที่เก็บคำสั่งที่อ่านมาจากหน่วยความจำภายนอก และรีจิสเตอร์ตัวอื่น ๆ คือ B, C, D, E, H, L และสแตคพอยเตอร์ โปรแกรมเคาน์เตอร์ เป็นต้น ตัวเลขที่กำกับไว้ตรงมุมโคะแกรมของรีจิสเตอร์ บอกถึงขนาดความกว้างของรีจิสเตอร์นั้น เช่น 8 คือ กว้างขนาด 8 บิต



รูปที่ 2.2 โครงสร้างภายในของชิป Z-80

ตัวอย่าง โครงสร้างของไมโครโปรเซสเซอร์อีกเบอร์หนึ่ง คือ Z-80 แสดง  
 ได้ดังรูปที่ 2.2 ตามรูป จะเห็นว่ามีส่วนคล้ายกับรูปที่ 2.1 อย่างมากกล่าวคือ มี IR  
 (Instruction Register) มี ALU (Arithmetic and logical unit) มีข้อมูล  
 แอคเคสรีรีจิสเตอร์ (ในรูปนี้ไม่ได้ออกความเท่าใด) และตัวถอดรหัสคำสั่ง (Instruc-  
 tion decode) และวงจรควบคุมชิป (CPU control) ทำหน้าที่ถอดรหัสคำสั่งว่าให้ทำ  
 อะไรพร้อมกับส่งสัญญาณออกมาทางสายสัญญาณหน่วยต่าง ๆ ภายในให้ตอบสนองต่อคำสั่งนั้นๆ  
 รูปที่ 2.2 เป็นไดอะแกรมทางคานฮาร์ดแวร์ ส่วนในคานซอฟต์แวร์ แล้ว เราจะเห็น Z-80  
 ตัวนี้เป็นดังนี้คือ



Interrupt Vector	I	Memory
Index REG.	IX	รีจิสเตอร์เฉพาะกิจ
Index REG.	IY	
STACK POINTER	SP	
PROGRAM COUNTER PC		

รูปที่ 2.3 เป็นโครงสร้างทางซอฟต์แวร์

จะเห็นว่าทางค่านซอฟต์แวร์ เราจะมองเห็นว่า Z-80 มีรีจิสเตอร์อยู่จำนวนเท่าใด และมีคำสั่งใช้งานก็คำสั่งและไบรยละเอียดอีกทางคำสั่งจะแสดงและอธิบายถึงการตอบสนองของ Z-80 ทดสอบดูภายนอก อยากรู้ควยให้ดูรายละเอียดในหัวข้อ Z-80

ขบวนการต่าง ๆ ของซีพียู

เมื่อเริ่มรอบการทำงานของคำสั่ง ตัวเลขไบนารีในโปรแกรมเคาน์เตอร์ (program counter) หรือเรียกสั้น ๆ ว่า พีซี(PC) จะถือเป็นตำแหน่งในหน่วยความจำที่ซีพียูต้องการอ่านคำสั่งเอามาไว้ใน IR (Instruction Register) ตอนอ่านคำสั่งนี้เอง ตัวเลขที่ถือเป็นตำแหน่งหรือเรียกว่า แอคเครส จะถูกส่งผ่านไปทางแอกเครสบัส ซึ่งต่อไปถึงหน่วยความจำที่อยู่ภายนอกซีพียู หน่วยควบคุมจะส่งสัญญาณอื่น ๆ อีกเท่าที่จำเป็นไปยังหน่วยความจำ พร้อม ๆ กับส่งข้อมูลแอกเครสออกไป เพื่อให้รู้ว่าซีพียูต้องการข้อมูลตรงตำแหน่งแอกเครสนี้ หน่วยความจำภายนอกจะส่งข้อมูลของแอกเครสนั้นมาให้ซีพียูผ่านทางบัสข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



2. ไซเคิลการเขียน (Write machine cycle) คือขบวนการเอาข้อมูลไปเก็บไว้ในหน่วยความจำ

3. ไซเคิลเอาต์พุต (Output machine cycle) คือขบวนการส่งข้อมูลไปยังอุปกรณ์ I/O

4. ไซเคิลอินพุต (Input machine cycle) คือขบวนการรับข้อมูลจากอุปกรณ์ I/O

ขบวนการทั้ง 4 ขบวนการนี้เกี่ยวข้องกับคำสั่งโดยตรง ยังมีขบวนการหลายแบบที่เป็นการตอบสนองต่อสัญญาณภายนอก และระบบภายนอกโดยไม่ขึ้นกับคำสั่ง เช่น


1. ไซเคิลการตอบสนองต่อการอินเทอร์รัพท์ (Interrupt acknowledge machine cycle) คือขบวนการตอบสนองต่อสัญญาณอินเทอร์รัพท์เข้ามา

2. ไซเคิลการตอบสนองต่อการใช้บัส (Bus acknowledge machine cycle) คือขบวนการตอบสนองต่อวงจรภายนอก ซึ่งต้องการใช้เส้นทางส่งข้อมูล (Bus)

3. ไซเคิลการเฟตช์ (Fetch machine cycle) คือขบวนการอ่านคำสั่งจากหน่วยความจำ รายละเอียดในการทำแต่ละแมชีนไซเคิล (machine cycle) ของไมโครโปรเซสเซอร์เบอร์ตาง ๆ จะแตกต่างกันออกไป ขึ้นอยู่กับโครงสร้างทางวงจรรฮาร์ดแวร์ (hard ware) ของไมโครโปรเซสเซอร์เบอร์นั้น ๆ


ขบวนการเฟตช์ ที่แท้จริงก็คือขบวนการอ่านข้อมูลจากหน่วยความจำนั่นเอง แต่ไม่เรียกเป็นไซเคิล การอ่าน (Read machine cycle) เพราะมีความแตกต่างที่ทอนซีพียู ทำขบวนการเฟตช์ นอกจากจะอ่านข้อมูลมาแล้วยังมีการถอดรหัสและทักสินใจภายในทัวซีพียูต่อไปอีก ซึ่งขบวนการอ่าน เป็นการอ่านมาเฉย ๆ สำหรับคำสั่งที่ทอนซีพียูควักแมชีนไซเคิลหลาย ๆ อันจะเป็นดังนี้

รูปที่ 2.5




ตัวอย่าง คำสั่งให้อ่านข้อมูลจากหน่วยความจำไว้ในรีจิสเตอร์ตัวหนึ่งภายในซีพียูจะประกอบควยขั้นตอนดังรูปที่ 2.6

รูปที่ 2.6




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวอย่าง คำสั่งให้เอาข้อมูลจากรีจิสเตอร์ตัวหนึ่งไปเก็บไว้ในหน่วยความจำ การทำคำสั่งนี้จะประกอบด้วยขั้นตอนต่อไปนี้



ในกรณีที่คำสั่งใดที่ไม่เกี่ยวกับขบวนการที่คั่นหน่วยภายนอกเพียงอย่างเดียว เช่น คำสั่งให้จ่ายข้อมูลจากรีจิสเตอร์ตัวหนึ่ง ภายในตัวชิปไปยังรีจิสเตอร์อีกตัวหนึ่งภายในชิปเช่นกัน ลักษณะเช่นนี้เมื่อพื้ชยอนคำสั่งนั้นมาตลอดแล้ว ไม่ต้องทำขบวนการ Read หรือ Write หรืออื่น ๆ เลยเพราะการถ่ายข้อมูลเกิดภายใน


ตัวอย่าง (คำสั่ง I/O) คำสั่งให้เอาข้อมูลจากแอดเดรสเดเตอร (A) ส่งไปยังอุปกรณ์ I/O ภายนอกการทำคำสั่งนี้จะประกอบด้วยขบวนการต่อไปนี้



ในทำนองเดียวกันคำสั่งให้เอาข้อมูลจากอุปกรณ์ I/O เข้ามายังแอสซีมบลีเตอร์ก็ท้องทำแมชีนไซเคิลอินพุทด้วย


ให้สังเกตว่าทุกครั้งที่ซีพียูจะติดต่อกับระบบอื่น เช่น หน่วยความจำหรือ I/O ซีพียูจะต้องทำเป็นขบวนการเสมอ

เนื่องจากไมโครโปรเซสเซอร์ทำงานโดยอ้างอิงกับสัญญาณนาฬิกาเป็นหลัก การทำขบวนการต่าง ๆ ต้องใช้เวลา และขั้นตอนเป็นจังหวะค่อย ๆ ไป แมชีนไซเคิลใด ๆ จึงประกอบด้วยขั้นตอนย่อย ๆ ลงไปอีก ซึ่งต้องใช้เวลาดำเนินการเปลี่ยนแปลงสถานะลอจิกภายในตลอดเวลาที่สัญญาณนาฬิกาแต่ละคาบผ่านไปรูปที่ 2.9 เป็นรูปสัญญาณนาฬิกา



รูปที่ 2.9

ใน 1 แมชีนไซเคิลใด ๆ ใช้เวลาหลาย ๆ คาบจึงกระทำขบวนการแต่ละคาบเวลาเรียกว่า  $T_1$ ,  $T_2$ ,  $T_2$ ,  $T_3$  และ  $T_4$  ตามรูปที่ 2.10




รูปที่ 2.10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซีพียูจะนำมาเก็บไว้ใน IR (Instruction Register) แล้วจึงถอดรหัสและทำคำสั่งนั้น

ลำดับขั้นตอนการทำงานเป็นดังรูปที่ 2.4



รูปที่ 2.4

เริ่มขบวนการ เฟตช์ และ ถอดรหัส และ เอ็กซีคิวต์ รวมกันเรียกว่า รอบของคำสั่ง ซึ่งเริ่มตั้งแต่ที่ขบวนการคำสั่งจากหน่วยความจำแล้วถอดรหัสคำสั่งนั้นเสร็จแล้วก็ทำหรือเรียกว่า เอ็กซีคิวต์

การทำคำสั่งนั้น คือ การทำขบวนการย่อย ๆ หลาย ๆ ชนิดแบบต่อเนื่องกันจนจบสิ้น ขบวนการย่อย ๆ ในไมโครโพรเซสเซอร์เรียกว่า แมชีนไซเคิล (machine cycle) การทำคำสั่งแต่ละคำสั่งจะประกอบด้วยการทำแมชีนไซเคิลหลาย ๆ แบบที่แตกต่างกันหรือซ้ำกันก็ได้ขึ้นอยู่กับคำสั่งนั้น ๆ

แมชีนไซเคิล ต่าง ๆ เหล่านี้คือ

1. ไซเคิลการอ่าน (Read machine cycle) คือขบวนการอ่านข้อมูลจากหน่วยความจำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1 คำสั่งซึ่งประกอบด้วย หลายแมชีนไซเคิล ดังนี้

MC <sub>1</sub>				MC <sub>2</sub>				MC <sub>3</sub>				MC <sub>4</sub>				MC <sub>5</sub>				MC <sub>6</sub>			
T <sub>1</sub>	T <sub>2</sub>	T <sub>3</sub>	T <sub>4</sub>	T <sub>1</sub>	T <sub>2</sub>	T <sub>3</sub>	T <sub>4</sub>	T <sub>1</sub>	T <sub>2</sub>	T <sub>3</sub>	T <sub>4</sub>	T <sub>1</sub>	T <sub>2</sub>	T <sub>3</sub>	T <sub>4</sub>	T <sub>1</sub>	T <sub>2</sub>	T <sub>3</sub>	T <sub>4</sub>	T <sub>1</sub>	T <sub>2</sub>	T <sub>3</sub>	T <sub>4</sub>
INSTRUCTION CYCLE																							

ตามรูปจะเห็นว่า 1 รวมคำสั่งอาจประกอบด้วยแมชีนไซเคิลมากถึง 6 แมชีนไซเคิล แต่ละแมชีนไซเคิลประกอบด้วย T<sub>1</sub> ถึง T<sub>4</sub>

ตามรูปที่ 2.12 ซึ่งเป็นรูปสัญลักษณ์นาฬิกา หน่วยควบคุมภายในจะอาศัยสัญญาณนาฬิกาเป็นตัวอ้างอิงโดยอาศัยการเปลี่ยนแปลงระดับของสัญญาณนาฬิกาจากระดับแรงดันหนึ่งไปยังอีกแรงดันหนึ่ง เรียกว่า edge หรือ สัน หรือ ขอบ ซึ่งมีอยู่ 2 สันคือ เปลี่ยนจากแรงดันสูงไปเป็นแรงดันต่ำ เราเรียกว่า ขอบลบ (negative edge) และเปลี่ยนจากแรงดันต่ำไปเป็นแรงดันสูงเราเรียกว่า ขอบบวก

ในแมชีนไซเคิลใด ๆ ก็ตาม การเปลี่ยนแปลงภายในจะอ้างอิงกับสันเสมอ เช่น ใน MC<sub>2</sub> ของคำสั่งหนึ่งคาบ T<sub>1</sub> วงจรควบคุมภายในซีพียูจะทำการควบคุมหรือเปลี่ยนแปลงสถานะทางลอจิกภายในแล้วขยับไปอยู่ในคาบ T<sub>2</sub> การเปลี่ยนแปลงอาจจะเกิดเฉพาะภายในหรือแสดงเป็นสัญญาณออกมายังภายนอกซีพียูในรูปสัญญาณใด สัญญาณหนึ่งอย่างไรนั้น ขึ้นอยู่กับว่าซีพียูกำลังทำคำสั่งอะไรอยู่ ทางด้านวงจรฮาร์ดแวร์ (hardware) แล้วสัญญาณภายนอกอาจมายังยังไม่ให้ซีพียูดำเนินการอะไรต่อไป คือคงสถานะรออยู่เฉย ๆ ปล่อยให้หลายคาบเวลาผ่านไปก็ได้ สถานะที่ซีพียูรอค้างอยู่เราเรียกว่า T wait หรือ Tw Tw นี้เองช่วยให้วงจรภายนอกสามารถทำงานไปกับซีพียูได้โดยสามารถขยับขยับหรือให้ซีพียูรอให้วงจรภายนอกที่มีความเร็วต่ำกว่าทำงานทันกับซีพียูได้ รายละเอียดเรื่องแมชีนไซเคิลต่าง ๆ ของไมโครโปรเซสเซอร์ยุคไบนารีไมโครโปรเซสเซอร์ตัวอย่างโครงสร้างของ Z-80 ซึ่งมีกล่าวไว้โดยละเอียด


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การทำงานของไมโครคอมพิวเตอร์

คำสั่งที่ถูกกระเตรียมมาก่อนหรือเรียกว่าโปรแกรมจะต้องถูกนำมาเก็บไว้ในหน่วยความจำ (ไม่ว่าจะด้วยวิธีใดก็ตาม) คำสั่งเหล่านั้นจะถูกเก็บไว้ในบริเวณใดบริเวณหนึ่งในหน่วยความจำ เมื่อจะให้คอมพิวเตอร์ทำโปรแกรมนั้นเราต้องบังคับให้ซีพียูไปเริ่มทำคำสั่งตั้งแต่จุดเริ่มต้นของโปรแกรมนั้น หากใช้คีย์บอร์ดหรือจอให้ (ไม่ว่าจะด้วยวิธีใดก็ตาม) ค่าของโปรแกรมเคาน์เตอร์ (PC) มีค่าเท่ากับแอดเดรส เริ่มต้นของคำสั่งที่เราจะให้ทำนั้นแล้วจึงให้ซีพียูเริ่มทำงาน

แอดเดรสในระบบหน่วยความจำเปรียบได้ง่าย ๆ เหมือนกับบ้านเลขที่ ที่เราใช้บอกตำแหน่งหรือแยกบ้านต่าง ๆ ออกจากกัน แอดเดรสหรือบ้านเลขที่ไม่เกี่ยวกับสิ่งที่มีอยู่ในบ้านนั้น ในหน่วยความจำที่แอดเดรสต่าง ๆ ก็มีรหัสคำสั่งบรรจุอยู่ ซีพียูจะมีโปรแกรมเคาน์เตอร์ ซึ่งขนาดของมันต้องบรรจุตัวเลขไบนารีที่สามารถแทนแอดเดรสได้ทุกแอดเดรส ในหน่วยความจำทั้งหมดได้ ทุกครั้งที่ซีพียูอ่านคำสั่ง 1 เวิร์ด จากหน่วยความจำไปแล้ว ค่าของโปรแกรมเคาน์เตอร์จะถูกเพิ่มขึ้นไปชี้ตำแหน่งถัดไปสำหรับการอ่านคำสั่งครั้งต่อไปเสมอ

ผังรูปที่ 2.12




รูปที่ 2.12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวอย่าง ตามรูป 2.12 ถ้า PC ถูกตั้งไว้ใหม่ค่าเท่ากับ 104 เมื่อซีพียูเริ่มอ่านคำสั่ง ซีพียูจะอ่านคำสั่งจากตำแหน่ง 104 แล้วเสร็จแล้ว PC จะถูกเปลี่ยนค่าไปเป็น 105 เตรียมไว้สำหรับรอบคำสั่งต่อไป แล้วก็ทำคำสั่งที่ 104 ที่เพิ่งอ่านมานั้น จะเป็นอย่างไรไปเรื่อย ๆ จะเห็นว่าซีพียูจะทำคำสั่งจากตำแหน่งตัวเลขน้อยไปยังตัวเลขมาก

ในบางกรณีเราต้องการจะให้ละเว้นหรือข้ามบางคำสั่งไป จะมีคำสั่งประเภทหนึ่งเรียกว่าคำสั่ง JUMP หรือกระโดดข้ามไปยังจุดที่เราต้องการ แต่จะกระโดดไปไหนนั้นขึ้นอยู่กับการบอกตำแหน่งในคำสั่ง JUMP นั้นเอง

ในรูป 2.13 สมมติเราไม่ต้องการให้ซีพียูทำคำสั่ง 108 แต่ไปทำ 200 แทน คำสั่งใน 107 ของเป็น JUMP ไป 200 คำสั่งนี้จะทำให้ PC มีค่าเป็น 200 ทันทีเมื่อจบรอบคำสั่ง (Instruction Cycle) แทนที่จะเป็น 108 ทำให้เราเริ่มทำรอบคำสั่ง (Instruction cycle) ใหม่ ซีพียูจะไปเอาคำสั่งจาก 200 แทนในบางกรณีการกระโดดจากตำแหน่งหนึ่งไปที่ใหม่แล้ว ยังมีความจำเป็นต้องกลับมาทำตำแหน่งเดิมอีก ในกรณีนี้จะใช้คำสั่ง JUMPธรรมดาไม่ได้ เพราะเมื่อเราต้องการกลับไปยังตำแหน่งเดิมเราต้องรู้ว่าเรากระโดดมาจากไหน จึงมีคำสั่งอีกประเภทหนึ่งซึ่งคล้าย JUMP แต่มีการเก็บค่าของ PC ไว้ยังที่ ๆ หนึ่งควย คำสั่งนั้นคือ CALL ตำแหน่งที่เก็บค่า PC ไว้เราเรียกว่า STACK เมื่อมีคำสั่ง CALL แล้วจะมีคำสั่งที่เราควบคุมให้กระโดดกลับไปที่เราเรียกว่า RETURN ตามรูปแสดงความสัมพันธ์ระหว่าง CALL กับ RETURN




รูปที่ 2.13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สแตค (STACK) และสแตคพอยน์เตอร์ (STACK POINTER)

การทำคำสั่ง CALL ของ PC จะถูกเก็บไว้ ณ. ที่หนึ่งในหน่วยความจำ ซึ่งเมื่อทำ RETURN ค่านี้จะถูกนำกลับมาใส่ใน PC อีก ที่ที่ PC ถูกเก็บไว้นี้เราเรียกว่าสแตค (STACK) ลักษณะของสแตค (STACK) มี 2 อย่างคือ ฮาร์ดแวร์สแตค (HARDWARE STACK) เป็นหน่วยความจำรีจิสเตอร์จำนวนหนึ่งที่มีไว้เฉพาะสำหรับเก็บค่า PC เมื่อทำ CALL ดังนั้นจำนวนเว็รท์ที่สามารถจะเก็บได้ก็คือจำนวนของรีจิสเตอร์นั่นเอง

ซอฟต์แวร์สแตค (SOFTWARE STACK) เป็น บริเวณหนึ่งในหน่วยความจำหลักที่ถูกกำหนดขึ้นให้ใช้เป็นที่เก็บ PC เมื่อทำคำสั่ง CALL ตำแหน่งนี้จะถูกกำหนดโดยค่าของสแตคพอยน์เตอร์ ซึ่งเป็นรีจิสเตอร์ตัวหนึ่ง ซึ่งโดยปกติมีขนาดกว้างของค่าเท่ากับขนาดของ PC (ซึ่งแทนแอดเดรสโคจรทุกตำแหน่งในหน่วยความจำ)



รูปที่ 2.14 ลักษณะของฮาร์ดแวร์สแตคจุได้ 10 คำ ลักษณะซอฟต์แวร์สแตคจุได้ คำ


ในความเป็นจริงแล้วสแตคไม่ได้มีไว้เก็บค่า PC เวลาที่ขี้นทำคำสั่ง CALL เท่านั้น แต่ยังมีคำสั่งที่สามารถให้เอาอะไรไปเก็บไว้ในสแตคก็ได้ คำสั่งนั้นคือ PUSH และก็ยังมีคำสั่งที่ควบคู่กันเป็นการให้นำสิ่งที่เก็บไว้ในสแตคกลับมา เรียกว่า POP

ลักษณะการเก็บข้อมูลในสแตคจะเป็นแบบเข้าทีหลังออกก่อน (Last in first out) กล่าวคือ ถูกเอาไปเก็บทีหลังจะถูกเอาออกมาก่อน ของใหม่จะซ่อนอยู่เหนือของที่เข้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ไปก่อนเสมอไม่ว่าจะเป็นฮาร์ดแวร์สแตคหรือซอฟต์แวร์สแตค ทางฮาร์ดแวร์สแตคก็มีวงจรบังคับไว้เลย แต่ทางซอฟต์แวร์สแตคมีกลไกดังนี้คือ

ไม่ว่าซีพียูจะทำคำสั่ง CALL หรือ PUSH ก็ตาม สิ่งที่จะถูกเก็บเข้าสแตคจะถูกเก็บไว้ในตำแหน่ง ซึ่งขึ้นกับควยค่าของสแตคพอยน์เตอร์ (SP) เมื่อสิ่งนั้นถูกเก็บไว้แล้วค่าของ SP จะถูกลดลงไป 1 ตำแหน่งเสมอ ดังนั้นถ้าทำ PUSH ซ้ำอีก ของใหม่จะไม่ถูกเก็บทับที่เดิม แต่จะอยู่ถัดไป ตามรูปแสดงการ PUSH 3 ครั้ง ติดต่อกัน



รูปที่ 2.15 แสดงกลไกการ PUSH ลงสแตค

คำสั่ง POP จะมีผลดังนี้คือ ค่าของ SP จะถูกเพิ่มขึ้นอีก 1 แล้วค่า (SP)+ 1 นี้เองจะชี้ไปยังตำแหน่งที่เก็บครั้งสุดท้ายเนื่องจากการทำ PUSH สิ่งที่ถูก PUSH อันสุดท้ายจะเอาออกมาก่อนดังรูปที่ 2.16



รูปที่ 2.16 แผนผังแสดงการ POP 3 ครั้งติดต่อกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## โปรแกรมอินเทอร์รัพท์ (Program Interrupt)

ในการใช้งาน ไมโครคอมพิวเตอร์จริง ๆ มีความจำเป็นจะต้องควบคุมและตอบสนองต่อสัญญาณที่มาจากภายนอก ไม่ว่าจะเป็นสัญญาณจากอุปกรณ์เอาต์พุตหรืออะไรก็ตาม ในขณะที่คอมพิวเตอร์กำลังทำโปรแกรมอยู่ โปรแกรมหนึ่งนั้น วงจรฮาร์ดแวร์มันอาจได้รับสัญญาณจากภายนอกมาซึ่งจังหวะ ทำให้คอมพิวเตอร์ต้องเลิกทำโปรแกรมที่กำลังทำอยู่ชั่วคราว กระโดดข้ามไปทำโปรแกรมพิเศษที่ถูกระบุไว้เพื่อเป็นการตอบสนองสัญญาณอันนั้น เสร็จแล้วจึงกลับมาทำโปรแกรมเดิมต่อไป เราเรียกว่า โปรแกรมที่ถูกขัดจังหวะ หรือถูกอินเทอร์รัพท์ (Interrupt) และโปรแกรมที่ถูกระบุไว้ให้คอมพิวเตอร์ทำเพื่อเป็นการตอบสนองสัญญาณอินเทอร์รัพท์เราเรียกว่า โปรแกรมบริการอินเทอร์รัพท์ (Interrupt service routine) ลักษณะของสัญญาณที่สามารถทำให้เกิดการอินเทอร์รัพท์ และกลไกการตอบสนองต่อสัญญาณอินเทอร์รัพท์ของไมโครโปรเซสเซอร์แต่ละเบอร์ไม่เหมือนกัน ทั้งทางด้านวงจรและทางด้านโปรแกรม (Hardware และ software) แล้วแต่ว่าโครงสร้างของมันถูกออกแบบมาอย่างไร เช่น ไมโครโปรเซสเซอร์เบอร์ 8080 มีการตอบสนองอินเทอร์รัพท์ได้แบบเดียว แต่เบอร์ z-80 มีถึง 3 วิธี ซึ่งควบคุมโดยโปรแกรม ในรายละเอียดในเรื่อง z-80 และรายละเอียดเรื่องอินเทอร์รัพท์


### ระบบบัส

ก่อนจะถึงรายละเอียดเรื่อง ระบบความจำเป็นที่จะต้องทำความเข้าใจเสียก่อนคือ บัส (Bus) ถังนิยามมาแล้วว่า บัส คือ เส้นทางเชื่อมโยงที่ใช้ในการส่งผ่านข้อมูล หรือสัญญาณควบคุมระหว่างหน่วยต่าง ๆ ซึ่งสามารถใช้รวมกันได้ และข้อมูลที่ส่งผ่านบัสจะอยู่ในรูปของเวิร์ด (word) ซึ่งมีหลาย ๆ บิต (bit) บัสอาจจะประกอบด้วยเส้นเชื่อมโยงแยกกันเป็นเส้น ๆ สำหรับแต่ละบิตในเวิร์ดหนึ่ง เราเรียกบัสแบบนี้ว่า บัสขนาน (word-parallel หรือ parallel bus) หรือบัสอาจจะประกอบด้วยเส้นเชื่อมโยงเพียงเส้นเดียวแต่ส่งข้อมูลที่ละ 1 บิต ผลักกันจนครบ 1 เวิร์ด บัสแบบนี้เราเรียกว่า บัสอนุกรม word-serial หรือ serial bus)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บัสขนาน

เนื่องจากบัสเป็นเส้นทางที่หลายหน่วยใช้ร่วมกันในการส่งและรับข้อมูล จึงต้องมีหน่วยควบคุมการใช้ในแต่ละเวลาโดยหน่วยควบคุมจะตกลงกำหนดในเวลาหนึ่งว่าหน่วยไหนทำหน้าที่ส่งข้อมูล และหน่วยไหนรับข้อมูล ดังรูป 2.17




รูปที่ 2.17 แสดงบัสจำนวน  $n$  เส้น เชื่อมโยงระหว่างหน่วยที่ 1 ถึงหน่วยที่ 2

ตามรูปที่ 2.17 หน่วยใด ๆ จะทอสัญญาณออกจากหน่วยมายังบัส และต่อบัสเข้ากับจุกรับสัญญาณเข้าลักษณะของวงจรมีสัญญาณออกและรับสัญญาณเข้าของควบคุมได้โดยสัญญาณจากหน่วยควบคุม ไม่ให้สัญญาณจากบัสกลับมากวนภายในหน่วยที่ส่งขณะที่หน่วยกำลังส่งข้อมูลออกถึงแม้จุกทอสัญญาณออกกับเขาเป็นจุกเดียวกันบนบัสก็ตาม หน่วยควบคุมจะอนุญาตให้หน่วยใดหน่วยหนึ่งเพียงหน่วยเดียวเท่านั้นทำหน้าที่เป็นทาส่งสัญญาณ ในขณะที่ตัวอื่นทั้งหมดเป็นตัวรับ (โดยรายละเอียดอีกให้ไปอีกเล่มน้อย)

หน่วยควบคุมอาจส่งสัญญาณเลือกมาในลักษณะ bus ใดเช่นกัน โดย bus นี้เรียกว่า แอแดกเรสบัส (address buses) ซึ่งต้องเชื่อมหน่วยต่าง ๆ ทุกหน่วยที่หน่วยควบคุมจะควบคุม โดยที่ตัวหน่วยที่ 1 ถึง n นั้นมีวงจรถอดรหัสจากแอแดกเรสบัสเมื่อหน่วยควบคุมต้องการเลือกหน่วยใดหน่วยหนึ่งให้เป็นตัวส่งหน่วยควบคุม ต้องส่งแอแดกเรสออกมาทางแอแดกเรสบัสพร้อมกับสัญญาณควบคุม หน่วยที่มีแอแดกเรสตรงกับบัสข้อมูลจะทำหน้าที่เป็นตัวส่ง ตามรูปที่

2.19




รูปที่ 2.19 แอแดกเรสบัส

ซิงโครนัสและอะซิงโครนัส (Synchronous and Asynchronous bus)

บัสที่เวลาในการส่งข้อมูลเกิดและดำเนินไปโดยอาศัยสัญญาณควบคุมที่มีระยะเวลาหรือกำหนดเวลาแน่นอน สัญญาณควบคุมอันนั้นคือ สัญญาณให้ส่งข้อมูลหรือรับข้อมูล (strobe Signal) โดยสัญญาณให้ส่งและรับจะส่งมาจากหน่วยควบคุมเป็นผู้กำหนดเวลามาให้ bus แบบนี้ เราเรียกว่า ซิงโครนัส (Synchronous bus) ซิงโครนัสเหมาะสำหรับระบบที่ไม่ยุ่งยากแต่ในกรณีที่ผู้ส่งและผู้รับไม่ได้มีเพียงคู่เดียวแต่มีหลายหน่วย และความพร้อมเพรียงหรือความเร็วในการตอบรับต่อสัญญาณเลือกไม่เท่ากัน หน่วยควบคุมไม่สามารถจะประมาณหรือจะกำหนดเวลาที่แน่นอนว่าจะให้ส่งหรือรับเวลาใด การมีสัญญาณสโครนัสควบคุมอย่างเดียวยังจะไม่เพียงพอ ในกรณีที่ผู้ส่งและผู้รับไม่สามารถจะกำหนดเวลาการส่งหรือความพร้อมของข้อมูลที่จะส่งให้แน่นอนได้ เพราะผู้ส่งหรือผู้รับอาจจะถูกบังคับด้วยสัญญาณอื่น ๆ จาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จุดเชื่อมต่อกับบัสวงจรมักจะเป็นดังรูปที่ 2.18




- รูปที่ 2.18 รายละเอียดหน่วยที่ 1 แสดงวงจรการรับและส่งและการควบคุม การติดต่อกันระหว่างหน่วยต่าง ๆ ผ่านทางบัสแบบนี้จะเป็นดังนี้ คือ สมมติหน่วยที่ 1 ส่งข้อมูลไปยังหน่วยที่ 5
- (1) วงจรหน่วยควบคุมจะส่งสัญญาณควบคุมการปล่อยสัญญาณ (A) มายังหน่วยที่ 1 ข้อมูลจากทรานซิสเตอร์ของ 1 จะไม่ออกทางบัส
  - (2) วงจรหน่วยควบคุมจะส่งสัญญาณควบคุมการรับข้อมูลเข้า (B) ไปยังหน่วยที่ 5 ทำให้ข้อมูลบนบัสถูกเก็บเข้าไปไว้ในหน่วยที่ 5 ตัวอย่างบัสแบบนี้ในระบบไมโครคอมพิวเตอร์คือ แอคแอดเรสบัส (address bus) และบัสข้อมูล (data bus) และสัญญาณควบคุมบางอัน

แอกแอดเรสบัส ในหัวข้อที่แล้ว เรื่องของบัสข้อมูล ซึ่งเชื่อมโยงระหว่างหน่วยต่าง ๆ จะถูกบังคับให้ทำหน้าที่เป็นตัวรับหรือตัวส่งตามสัญญาณควบคุมจากหน่วยควบคุม จะเห็นว่าหน่วยควบคุมต้องเลือกหน่วยต่าง ๆ ว่าอันไหนและว่าจะทำหน้าที่อะไร การเลือกหน่วยใดหน่วยหนึ่งนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน่วยควบคุมอาจส่งสัญญาณเลือกมาในลักษณะ bus ใดเช่นกัน โดย bus นี้เรียกว่า แอคเกรสบัส (address buses) ซึ่งต้องเชื่อมหน่วยต่าง ๆ ทุกหน่วยที่หน่วยควบคุมจะควบคุม โดยที่ตัวหน่วยที่ 1 ถึง n นั้นมีวงจรถอดรหัสจากแอคเกรสบัสเมื่อหน่วยควบคุมต้องการเลือกหน่วยใดหน่วยหนึ่งให้เป็นตัวส่งหน่วยควบคุม ต้องส่งแอคเกรสออกมาทางแอคเกรสบัสพร้อมกับสัญญาณควบคุม หน่วยที่มีแอคเกรสตรงกับบัสข้อมูลจะทำหน้าที่เป็นตัวส่ง ตามรูปที่

2.19




รูปที่ 2.19 แล็งแอคเกรสบัส

ซิงโครนัสและอะซิงโครนัสบัส (Synchronous and Asynchronous bus)

บัสที่เวลาในการส่งข้อมูลเกิดและดำเนินไปโดยอาศัยสัญญาณควบคุมที่มีระยะเวลาหรือกำหนดเวลาแน่นอน สัญญาณควบคุมอันนั้นคือ สัญญาณให้ส่งหรือรับข้อมูล (strobe signal) โดยสัญญาณให้ส่งและรับจะส่งมาจากหน่วยควบคุมเป็นผู้กำหนดเวลา มาให้ bus แบบนี้ เราเรียกว่า ซิงโครนัสบัส (Synchronous bus) ซิงโครนัสบัสเหมาะสมสำหรับระบบที่ไม่ยุ่งยากแต่ในกรณีที่ยุ่งกับผู้รับไม่ได้มีเพียงคู่เดียวแต่มีหลายหน่วย และความพร้อมเพรียงหรือความเร็วในการตอบรับต่อสัญญาณเลือกไม่เท่ากัน หน่วยควบคุมไม่สามารถจะประมาณหรือจะกำหนดเวลาที่แน่นอนว่าจะให้ส่งหรือรับเวลาใด การมีสัญญาณสโตรบควบคุมอย่างเดียวจะไม่เพียงพอ ในกรณีที่ยุ่งและผู้รับไม่สามารถจะกำหนดเวลาการส่งหรือความพร้อมของข้อมูลที่ส่งให้แน่นอนได้ เพราะผู้ส่งหรือผู้รับอาจจะถูกบังคับด้วยสัญญาณอื่น ๆ จาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภายนอกหน่วย จำเป็นจะต้องมีสัญญาณเพิ่มเติมระหว่างผู้ส่งและผู้รับ เพื่อแสดงสถานะของความพร้อมเพรียง เราเรียกสัญญาณที่เพิ่มเติมมานี้ว่า สายสแตตัส (Status line) หน่วยควบคุมไม่ใช่จะควบคุมสัญญาณสรีทรบเท่านั้น แต่ยังต้องตรวจสอบสถานะหรือ Status ของผู้รับและผู้ส่งควยวาพร้อมจึงจะกำหนดสรีทรบออกไป บัสที่ทำงานในลักษณะเช่นนี้เราเรียกว่า อะซิงโครนัสบัส (Asynchronous bus) ตามรูปที่ 2.20



รูปที่ 2.20 แสดง Status line อีก 2 เส้น ในระบบอะซิงโครนัสบัส หรือ Sender Ready และ Reciever Ready

ในกรณีของระบบในรูปที่ 2.20 เมื่อทำงานแบบ Synchronous สัญญาณแสดงสถานะอีกเส้น คือ Sender Ready แสดงสถานะของผู้ถูกกำหนดให้เป็นผู้ส่ง และ Receiver Ready แสดงสถานะของผู้ถูกกำหนดให้เป็นผู้รับ หน่วยควบคุมจะส่งสัญญาณสรีทรบ ซึ่งเป็นสัญญาณแสดงการกระทำการส่งหรือรับออกไปต่อเมื่อตัวส่งและตัวรับอยู่ในสถานะที่พร้อมที่จะส่งและพร้อมที่จะรับเท่านั้น การทำงานจะมีความสัมพันธ์กันดังต่อไปนี้คือ

1. หน่วยควบคุมเลือกหรือกำหนดผู้ส่งและผู้รับ
2. รอจนสถานะของผู้รับและผู้ส่งพร้อม จึงส่งสัญญาณสรีทรบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในรายละเอียดจะเป็นดังนี้ เมื่อผู้ส่งมีข้อมูลพร้อมจะส่งมันจะส่งสัญญาณ Sender Ready. ถ้าผู้รับพร้อมจะรับมันจะต้องส่ง Receiver Ready เมื่อพร้อมทั้งคู่หน่วยควบคุมจะกระทำการส่งทันที โดยส่งสัญญาณ strobe ออกไป เมื่อผู้รับรับข้อมูลไปแล้วมันจะไม่ส่งสัญญาณ Receiver Ready ออกมา (เพราะมันอาจต้องเอาข้อมูลที่ไปส่งต่อให้ระบบภายนอกอีกต่ออีก) ในขณะที่เดียวกัน ผู้ส่งก็จะไม่ส่ง Sender Ready ออกมาอีกต่อไป (เพราะมันอาจต้องเสียเวลาเตรียมข้อมูลที่จะส่งตัวต่อไปอีก) เมื่อผู้ส่งพร้อมจะส่งตัวต่อไปอีกมันจึงจะส่ง Sender Ready ออกมาอีกและรอจนกว่าจะมี Receiver Ready หน่วยควบคุมจึงจะกระทำการส่งข้อมูลการทำงานที่มีการตรวจสอบสถานะระหว่างสองระบบที่ติดต่อกัน ลักษณะนี้เราเรียกว่า hand shaking ให้อีกตัวอย่างอะซิงโครนัสบัส ของ Z-80

### ระบบบัสในไมโครคอมพิวเตอร์

ในระบบไมโครคอมพิวเตอร์ การส่งผ่านข้อมูลส่วนมากจะเป็นระหว่าง ตัวไมโครโปรเซสเซอร์กับหน่วยภายนอกทั้งหมด ผ่านบัส ไมโครคอมพิวเตอร์จะมีบัสต่าง ๆ ดังนี้ บัสข้อมูล แอคเคสซบัส บัสควบคุม

ไมโครโปรเซสเซอร์จะเป็นตัวควบคุมการส่งข้อมูลจากตัวมันเองไปยังหน่วยภายนอกหรือรับข้อมูลจากหน่วยภายนอก เพื่อเอามาประมวลภายในตัวมันผ่านบัสข้อมูล การเลือกที่จะส่งหรือรับข้อมูลจากหน่วยไหน ไมโครโปรเซสเซอร์ของส่งสัญญาณเลือกออกมาทางแอกเคสซบัส พร้อมทั้งสัญญาณควบคุมทางบัสควบคุม เพื่อบังคับว่าจะอ่านข้อมูลเข้ามาหรือจะส่งข้อมูลออกไปจากตัวมัน ระบบภายนอกจะตอบรับขอสัญญาณควบคุมนั้น แต่ก็ไม่ใช่ว่าไมโครโปรเซสเซอร์เท่านั้นที่เป็นตัวยึครองบัสทั้งหมด หน่วยภายนอกสามารถหยุดยั้งการไต่บัสของไมโครโปรเซสเซอร์และดำเนินการรับส่งข้อมูลระหว่างหน่วยภายนอกเอง ผ่านบัสได้เป็นกรณีพิเศษเหมือนกัน เช่น ข้อมูลจากหน่วยความจำสำรองขนาดใหญ่ สามารถส่งมายังหน่วยความจำหลักได้โดยไม่ต้องผ่านไมโครโปรเซสเซอร์เลยก็ได้ โดยใช้ขบวนการเรียกว่า ขบวนการ

DMA (Direct Memory Access)



รูปที่ 2.21 การติดต่อของระบบกับระบบอื่น ๆ ผ่าน bidirectional bus (Data bus)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สถาปัตยกรรมของ Z-80

โครงสร้างของซีพียู Z-80


โครงสร้างของซีพียู Z-80 มีโครงสร้างที่พัฒนามาจาก 8080 ดังนั้นในแง่โครงสร้างพื้นฐานจะเหมือนกับซีพียูของ 8080 แต่เนื่องจาก Z-80 มีการพัฒนามากขึ้นทางซอฟต์แวร์และฮาร์ดแวร์จึงทำให้มีรายละเอียดแตกต่างเพิ่มเติมอีกหลายประการด้วยกัน บล็อกโคะแกรมรูปที่ 3.1 เป็นโคะแกรมแสดงให้เห็นโครงสร้างของ Z-80 โดยโครงสร้างของซีพียูจะบรรจุลงในแอลเอสไอขนาด 40 ซา



รูปที่ 3.1 บล็อกโคะแกรมซีพียู Z-80

โครงสร้างภายในของ Z-80 ซีพียูประกอบด้วยรีจิสเตอร์ภายในที่สามารถเขียนและอ่านได้ถึง 208 บิต โดยแยกเป็นกลุ่มของรีจิสเตอร์ขนาด 8 บิต 18 รีจิสเตอร์ และรีจิสเตอร์ขนาด 16 บิต อีก 4 รีจิสเตอร์ โดยมีรีจิสเตอร์แสดงโค้ดรูปที่ 3.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 แสดงรีจิสเตอร์ต่าง ๆ ที่อยู่ใน Z-80

รีจิสเตอร์หลักที่ใช้งานทั่วไป

รีจิสเตอร์ในกลุ่มแรกคือ A, F, B, C, D, E, H, L เป็นรีจิสเตอร์ขนาด 8 บิต ที่ใช้งานทั่วไป โดยรีจิสเตอร์เหล่านี้สามารถประกอบรวมกันเป็นคู่อรีจิสเตอร์ได้ คือ AF, BC, DE และ HL โดยคู่อรีจิสเตอร์เหล่านี้จะไ้รับการใช้งานในลักษณะของรีจิสเตอร์ขนาด 16 บิต การกระทำภายในซีพียูอาจจะอาศัยเพียงรีจิสเตอร์เดียวหรือกระทำเป็นคู่อรีจิสเตอร์ได้ โดยที่ A คือ แอดเดรสเทออร์ F คือ แฟลก แฟลกของ Z-80 จะมีควยกันทั้งหมด 6 ตัว จึงใช้เพียง 6 บิต แต่ Z-80 อาศัยการเพิ่มบิตขึ้นอีก 2 บิต และกลายเป็นรีจิสเตอร์ F' รีจิสเตอร์ F นี้สามารถไ้รับการเซท รีเซทการกระทำตามคำสั่งทางคณิตศาสตร์ หรือลอจิกได้ และเราสามารถไ้ใช้ F' เหมือนรีจิสเตอร์หนึ่ง ซึ่งเมื่อรวมกันกับ A แล้ว จะกลายเป็นรีจิสเตอร์ขนาด 16 บิตได้

กลุ่มรีจิสเตอร์สำรอง

เป็นกลุ่มรีจิสเตอร์ที่สามารถเก็บข้อมูลได้ โดยเป็นตัวเก็บข้อมูลทีมาจากรีจิสเตอร์หลัก รีจิสเตอร์ชคนี้จึงมีควยกัน 8 ตัว คือ A', F', B', C', D', E', H', L' รีจิสเตอร์เหล่านี้เป็นรีจิสเตอร์ที่ใช้ในการเก็บข้อมูลชั่วคราว ในการที่ตองการใช้รีจิสเตอร์หลักทำงานอย่างอื่นก่อน ดังนั้นรีจิสเตอร์กลุ่มนี้จึงไม่สามารถกระทำทางคณิตศาสตร์และลอจิกได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กลุ่มรีจิสเตอร์ที่ใช้งานเฉพาะอย่าง

โปรแกรมเคาน์เตอร์ (PC-Program counter): โปรแกรมเคาน์เตอร์เป็นรีจิสเตอร์ขนาด 16 บิต ที่เป็นตัวกำหนดตำแหน่งของโปรแกรมในขณะที่สถานะการกระทำการเฟตซ์ โดยขณะทำการเฟตซ์ค่าที่อยู่ในโปรแกรมเคาน์เตอร์จะไปปรากฏอยู่ที่แอดเดรสเพื่อไปยังตำแหน่งในหน่วยความจำให้ซีพียูอ่านคำสั่งมาตีความหมาย ค่าที่อยู่ในโปรแกรมเคาน์เตอร์จะเพิ่มค่าขึ้นได้อย่างอัตโนมัติหลังการกระทำการเฟตซ์ แต่ถ้าหากซีพียูกระทำคำสั่งให้ข้ามไปยังตำแหน่งอื่น (Jump) ค่าแอดเดรสที่จะกระโดดข้ามนั้นจะไหลค้เข้ามายังโปรแกรมเคาน์เตอร์โดยอัตโนมัติ

สแตกพอยท์เตอร์ (SP=Stack pointer) เป็นรีจิสเตอร์ที่มีขนาด 16 บิตที่ใช้สำหรับชี้ไปยังแอดเดรสบนสุดของสแตกที่อยู่ใน RAM โดยส่วนของสแตกมีลักษณะโครงสร้างเป็นหน่วยความจำเป็นแบบเก็บทีหลังเรียกออกทีก่อน ข้อมูลในสแตกอาจได้รับการpush หรือพ้อมาจากรวมรีจิสเตอร์ภายในซีพียู ลักษณะของสแตกในที่นี้ยังเป็นส่วนช่วยในการกระทำอินเทอร์รัพท์ และการเรียกโปรแกรมย่อย กล่าวคือในการอินเทอร์รัพท์ค่าของโปรแกรมเคาน์เตอร์จะได้รับการเก็บรักษาไว้ในชั้นสแตก ครั้นเมื่อโปรแกรมกลับจากอินเทอร์รัพท์ไปกระทำยังโปรแกรมหลักก็จะนำค่าจากสแตกกลับเข้ามายังโปรแกรมเคาน์เตอร์ใหม่ ในทำนองเดียวกัน การกระโดดไปกระทำยังโปรแกรมย่อย ก็เช่นเดียวกัน ดังนั้นการกระทำในรูปของอินเทอร์รัพท์หรือโปรแกรมย่อย สามารถซ้อนกันได้ไม่มีสิ้นสุด

อินเดกรีจิสเตอร์ (IX, IY-index register) ซีพียู z-80 มีอินเดกรีจิสเตอร์ขนาด 16 บิต 2 ตัว แต่ละตัวใช้ประโยชน์หลักในการทำหน้าที่เป็นตัวเก็บแอดเดรสฐาน (base address) เพื่อทำหน้าที่อ้างแอดเดรสแบบอินเดคแอดเดรสซิง (index addressing) ในโหมดของอินเดคแอดเดรสซิงมีข้อมูลที่อยู่ในอินเดกรีจิสเตอร์นี้จะรวมกับข้อมูลที่ติดมากับคำสั่งอีก 8 บิต เพื่อเป็นตัวกำหนดแอดเดรสให้กับคำสั่งข้อมูลที่ติดมากับคำสั่งนี้เราเรียกว่า ดิสเพลสเมนต์ (displacement) ซึ่งจะเก็บในรูปของตัวเลข คอมพลีเมนต์

อินเทอร์รัพท์เพจแอดเดกรีจิสเตอร์ (I-Interrupt page address register) การอินเทอร์รัพท์ของ z-80 มีหลายโหมด และโหมดหนึ่งที่ทำให้การอินเทอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รหัสของ z-80 มีหลายโหมด และโหมดหนึ่งที่ทำให้การอินเทอร์รัพท์ของ z-80 มีประสิทธิภาพสูง กล่าวคือ เมื่อเกิดการอินเทอร์รัพท์ในโหมดนี้มันสามารถอ้างแอดเดรสโดยทางอ้อมไปกระทำโปรแกรมในที่อยู่ใดก็ได้ในหน่วยความจำ โดยอาศัยค่าในรีจิสเตอร์ I รวมกับค่าที่ส่งมาจากอุปกรณ์เพอร์เฟอร์ลอีก 8 บิต ซึ่งไปยังค่าในหน่วยความจำ เพื่อนำค่านั้นมาโหลดเข้าในโปรแกรมเคาน์เตอร์เพื่อกระทำต่อไป ด้วยวิธีการนี้เราจึงสามารถรกระโดดเข้าไปทำที่ส่วนใดก็ได้ในหน่วยความจำ


รีจิสเตอร์รีเฟรชหน่วยความจำ (R-memory refresh register) การทอซึ่พียกับหน่วยความจำนั้น โดยปกติจะต่อกับหน่วยความจำชนิดสแตติกได้โดยง่าย แต่อย่างไรก็ตามชนิดไดนามิกที่ทองการรีเฟรชมีราคาถูกลง มีความหนาแน่นสูงกว่า z-80 ให้ข้อดีกว่าประการหนึ่งคือ มันสามารถให้การรีเฟรช หน่วยความจำได้อย่างอัตโนมัติ โดยค่าใน R รีจิสเตอร์จะเพิ่มค่าขึ้นอีก 1 ทุกครั้งที่มีการกระทำการเพชคำสั่ง และข้อมูลในรีจิสเตอร์ R นี้จะส่งออกไปยังแอดเดรสบัสในส่วนบิตที่มีนัยสำคัญต่ำกว่าจังหวะของการส่งนั้นจะเป็นจังหวะเดียวกันกับที่พืยส่งสัญญาณรีเฟรชออกมา ผู้โปรแกรมสามารถกำหนดค่าให้กับรีจิสเตอร์ R นี้ได้ แต่ค่าในรีจิสเตอร์นี้จะเรียกใช้โดยผู้โปรแกรมทางคำสั่งโดยคงไม่ได้

แอดคิมูเลเตอร์ (accumulator) และแฟลก (flag) ซึ่พียจะมีรีจิสเตอร์ที่ใช้เป็นหลักในการเป็นตัวโอเพอร์แรนดสำหรับกระทำทางคณิตศาสตร์และลอจิก โดยรีจิสเตอร์หลักนี้จะมีเพียง 8 บิต เรียกว่า "แอดคิมูเลเตอร์ (accumulator)" การกระทำในส่วนองหน่วยคณิตศาสตร์และลอจิกยอมเกิดเงื่อนไขใดหลายอย่างที่จะต้องแสดงสถานะภาพของเงื่อนไขเหล่านั้น เช่น เงื่อนไขผลลัพธ์เป็นศูนย์ ผลลัพธ์เป็นบวกหรือลบ มีตัวทศหรือตัวช้อยมในการกระทำทางคณิตศาสตร์ แสดงเงื่อนไขพาริตีหรือคี่ ฯลฯ สิ่งเหล่านี้จะให้ผลลัพธ์แสดงสถานะใดด้วยแฟลก (flag) แฟลกเป็นรีจิสเตอร์ขนาด 8 บิต ซึ่งสามารถรวมกับแอดคิมูเลเตอร์เป็นรีจิสเตอร์ขนาด 16 บิตได้ ผู้โปรแกรมยังสามารถใช้คำสั่งในการเคลื่อนย้ายข้อมูลจากแอดคิมูเลเตอร์ A และแฟลก F ไปเก็บไว้ใน A' และ F' ได้ เพื่อให้การใช้งานของ A และ F มีประสิทธิภาพดียิ่งขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน่วยคำนวณทางคณิตศาสตร์และลอจิก (ALU-arithmetic and logic unit) การประมวลผลที่สำคัญของซีพียูของคอมพิวเตอร์ยังขึ้นอยู่กับหน่วยคำนวณทางคณิตศาสตร์และลอจิก (ALU) ส่วน ALU นี้จะนำข้อมูลซึ่งอาจจะมาจากภายนอกซีพียูหรือภายในซีพียูก็ได้ มาประมวลผล การประมวลผลในส่วน ALU ที่สำคัญจะประกอบด้วย

- |                       |                            |
|-----------------------|----------------------------|
| การบวก (add)          | การเลื่อนบิตทางซ้ายหรือขวา |
| การลบ (subtract)      | การเพิ่มค่า (increment)    |
| ลอจิก AND             | การลดค่า (decrement)       |
| ลอจิก OR              | การเซตบิต (set bit)        |
| ลอจิก EX-OR           | การรีเซตบิต (reset bit)    |
| เปรียบเทียบ (compare) | การทดสอบบิต (test bit)     |



รูปที่ 3.3 แสดงการทำงานของ ALU ภายใน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รีจิสเตอร์คำสั่งและส่วนควบคุม (Instruction register and control)

ในกรณีที่ทำการเฟรช ซีพียูจะอ่านคำสั่งจากหน่วยความจำที่เป็นส่วนของโปรแกรมโดยรอกำ  
สั่งนั้น มาเก็บไว้ใน IR เพื่อทำการถอดรหัสคำสั่งและส่งสัญญาณควบคุมการทำงานภายในซีพียู  
หรือควบคุมการทำงานของระบบสัญญาณควบคุมเหล่านี้จะออกมาในจังหวะต่าง ๆ กัน เพื่อใช้  
ควบคุมระบบในการทำงานต่อไป

การจัดขาของ Z-80

Z-80 ซีพียูเป็นไอซีไมโครโปรเซสเซอร์ที่มีขาเพียง 40 ขา โดยหลักการแล้ว  
Z-80 เป็นซีพียูไคโดยสมบูรณ์ กล่าวคือ Z-80 ไม่ต้องประกบกับอุปกรณ์ประกอบอื่นที่จะแยก  
การทำงานเพื่อรวมเป็น ซีพียู ส่วนของสัญญาณจะประกอบด้วยแอสแควเรต บัสข้อมูล และ  
สัญญาณควบคุม การจัดวางขาแสดงโค้งรูปที่ 3.4



รูปที่ 3.4 ลักษณะของขาไอซี Z-80 ซีพียู

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายละเอียดของขาต่าง ๆ แสดงไว้ดังนี้

- $A_0-A_{15}$  บัสแอกเคอเรส สัญญาณที่ออกมาจากขาไอซีเหล่านี้จะให้แอกคัพพะณะ high โดยขาเหล่านี้เป็นเอาต์พุตแบบไตรสเทท บัสแอกเคอเรสมีด้วยกันทั้งหมด 16 สาย เพื่อให้พืยัคคอกักับหน่วยความจำไค้มากถึง  $2^{16} = 64K$  ไบต์ นอกจากนี้ส่วนของแอกเคอเรสยังเป็นตัวกำหนดเบอร์พอร์ทของอุปกรณ์อินพุท-เอาต์พุท โดยขณะที่พืยัคกระทำคำสั่งเกี่ยวกับอินพุทหรือเอาต์พุท ค่าของแอกเคอเรสไบต์ใน 8 บิตล่าง ( $A_0-A_7$ ) จะแสดงค่าเบอร์พอร์ท ดังนั้นเราจึงมีอุปกรณ์อินพุทหรือเอาต์พุทไค้ทั้งหมด  $2^8 = 256$  พอร์ท และในขณะช่วงเวลารีเฟรช โดยเมื่อสัญญาณรีเฟรชปรากฏขึ้นที่ขา รีเฟรช ( $\overline{RFSH}$ ) ค่าในแอกเคอเรสไบต์  $A_0-A_7$  จะแสดงค่าแอกเคอเรสของหน่วยความจำที่ไค้รับการกระทำการรีเฟรช
- $D_0-D_7$  บัสข้อมูล (data bus) เป็นลักษณะบัสแบบสองทิศทาง  $Z=80$  พืยัคมีบัสข้อมูล 8 เส้น บัสข้อมูลเป็นเส้นทางผ่านของข้อมูลระหว่างพืยัคกับหน่วยความจำ พืยัคกับอุปกรณ์อินพุท-เอาต์พุท หรือการติดคอกัระหว่างอุปกรณ์อินพุท-เอาต์พุทกับหน่วยความจำ
- $\overline{M}_1$  (machine cycle one) มีลักษณะเป็นแอกคัพพะลอคจิก "0"  $\overline{M}_1$  เป็นส่วนที่ไค้บอกไค้ทราบว่าขณะที่พืยัคกำลังอยู่ในสถานะพืยัค ในขณะที่พืยัคพืยัคคำสั่งที่มีออกพืยัคสองไบต์ ส่วนของ  $\overline{M}_1$  จะสร้างขึ้นขณะพืยัคในแต่ละไบต์ ลักษณะของคำสั่งที่มีออกพืยัคสองไบต์จะขึ้นคณควย CBH, DDH, EDH, FDH (H ทอพพายหมายถึง ตัวเลขฐานสิบหก) นอกจากนี้  $\overline{M}_1$  ยังสร้างสัญญาณรวมกับ  $\overline{IORQ}$  เพื่อบอกสถานะการคอบรับการอินเตอรร์พืยัค
- $\overline{MREQ}$  (memory request) เป็นลักษณะไตรสเทท ให้ลอคจิกแอกคัพพะลอค "0" เป็นสายสัญญาณที่บอกไค้ทราบว่า พืยัคต้องการเขียนหรืออ่านหน่วยความจำตามแอกเคอเรสที่ปรากฏอยู่ในแอกเคอเรสไบต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- $\overline{\text{IORQ}}$  (input output request) เป็นเอาต์พุตลักษณะไตรสเททให้ลอจิกแอกคัพที่ "0" เป็นสัญญาณบอกให้ทราบว่า ซีพียูต้องการติดต่อกับอุปกรณ์อินพุต-เอาต์พุต โดยแอกเคอเรสบีต 8 บิตกลางจะให้แสดงคาเบอร์พอร์ท ส่วนบิตข้อมูลจะแสดงข้อมูลที่จะมีการส่งถ่ายระหว่างซีพียู กับ I/O นอกจากนี้  $\overline{\text{IORQ}}$  ถ้าเกิดขึ้นพร้อม กับสัญญาณ  $M_1$  เป็นตัวบอกถึงสถานที่ซีพียูกำลังตอบสนองผลการอินเทอร์รัพท์ โดยขณะนี้ส่วนของบิตข้อมูลจะมีการส่งผ่านเข้ามาด้วยคาของอินเทอร์รัพท์ เวลเคอร์
- $\overline{\text{RD}}$  (memory read) เป็นเอาต์พุตที่ไตรสเททและแอกคัพขณะลอจิก "0"  $\overline{\text{RD}}$  เป็นตัวบอกวา ขณะนี้ซีพียูต้องการอ่านข้อมูลจากหน่วยความจำหรืออุปกรณ์
- $\overline{\text{WR}}$  (memory write) เป็นเอาต์พุตแบบไตรสเทท และแอกคัพขณะลอจิก "0"  $\overline{\text{WR}}$  เป็นสัญญาณบอกวาซีพียูต้องการเขียนข้อมูลโดยจะเขียนข้อมูลในตำแหน่งที่ แอกเคอเรสบีตกำหนดขึ้นอาจเป็นหน่วยความจำหรืออุปกรณ์ I/O ก็ได้
- $\overline{\text{RFSH}}$  (refresh) เป็นเอาต์พุตแอกคัพขณะลอจิก "0"  $\overline{\text{RFSH}}$  เป็นสัญญาณที่จะบอกให้ทราบว่าสัญญาณในแอกเคอเรสบีต ในส่วน  $A_0-A_6$  เป็นแอกเคอเรสที่จะใช้ในการรีเฟรชหน่วยความจำชนิดไดนามิกส์ ส่วนบิต  $A_7$  จะเป็น "0" ส่วนบิต  $A_{15}-A_8$  จะแสดงคาของรีจิสเตอร์ I
- $\overline{\text{HALT}}$  (halt state) เป็นเอาต์พุตที่แอกคัพด้วยลอจิก "0" สัญญาณ  $\overline{\text{HALT}}$  จะแสดงเมื่อซีพียูไ้กระทำคำสั่ง HALT และจะหยุดรอจนกว่าจะมีการอินเทอร์รัพท์หรือรีเซท ขณะที่อยู่ในช่วง HALT ซีพียูจะเสมือนกำลังกระทำคำสั่ง NOP (no operation) เพื่อให้เกิดไขเคล็ดในการทำงานเพื่อส่งสัญญาณไปกระทำการรีเฟรชหน่วยความจำชนิดไดนามิกส์
- $\overline{\text{WAIT}}$  (wait) เป็นเอาต์พุต จะแอกคัพด้วยลอจิก "0"  $\overline{\text{WAIT}}$  เป็นตัวกำหนดแสดงเพื่อบอกซีพียู ให้ซีพียูหยุดรอ ในกรณีที่อุปกรณ์อินพุต-เอาต์พุต หรือหน่วยความจำไม่สามารถรับหรือส่งข้อมูลได้ทัน  $\overline{\text{WAIT}}$  จะเป็นตัวทำให้ซีพียู ซิงค์ไคพอดักกับอุปกรณ์อินพุตเอาต์พุตที่ทำงานด้วยความเร็วช้า ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

INT

(interrupt request) เป็นขาอินพุท แอคทีฟด้วยลอจิก "0" INT เป็นสัญญาณที่สร้างขึ้นมาจากอุปกรณ์อินพุทเอาต์พุท เพื่อต้องการที่จะอินเทอร์รัพท์ซีพียู ซีพียูจะทำการตรวจสอบสัญญาณนี้ทุก ๆ ครั้งที่จบการกระทำแต่ละคำสั่ง การตอบสนองของตัวการอินเทอร์รัพท์ สามารถควบคุมได้ด้วยซอฟต์แวร์ ด้วยการเซตค่าอินเทอร์รัพท์ฟลิปฟลอป (IFF) การตอบสนองอินเทอร์รัพท์จะเกิดได้ยังต้องให้ BUSRQ ไม่แอคทีฟ เมื่อซีพียูตอบสนองต่อการอินเทอร์รัพท์ ซีพียูจะสร้างสัญญาณด้วยการสร้างสัญญาณ INTRQ ระหว่างช่วงเวลา  $M_1$  การตอบสนองต่อการอินเทอร์รัพท์มีแยกแยะได้ 3 แบบ ซึ่งจะอธิบายในรายละเอียดต่อไป

NMI

(nonmaskable interrupt) เป็นขาอินพุท ที่จะทรiggerบอกระบบในขณะขอบัสช้าลง การอินเทอร์รัพท์ด้วยวิธีนี้ ซีพียูจะให้ความสำคัญสูงกว่า INT กล่าวคือมันจะตอบสนองและกระทำทันทีด้วยการเริ่มเอ็กเซคิวต์ คำสั่งในตำแหน่ง 0066H โดยอัตโนมัติ การกระโดดไปกระทำในกรณีนี้ ซีพียูจะเก็บค่าโปรแกรมเคาน์เตอร์ไว้บนสแตค เพื่อจะได้ออกกลับไปทำงานเดิม เมื่อเสร็จสิ้นการอินเทอร์รัพท์ได้

RESET

(reset) เป็นขาอินพุทที่แอคทีฟด้วยลอจิก "0" การรีเซทในกรณีนี้จะมีผลดังนี้

1. ค่าของ PC มีค่าเป็น "0"
2. IFF จะได้รับการ Disable
3. รีจิสเตอร์ I จะมีค่า 00H
4. รีจิสเตอร์ R จะมีค่า 00H
5. จะมีการเซตอินเทอร์รัพท์ใหม่มาอยู่ที่ โหมด 0

ระหว่างการรีเซทสายแอกเคอเรสและบัสข้อมูลจะได้รับการกระทำให้มีค่าอินพุทแค่นซ์สูง เพื่อแยกออกจากซีพียูส่วนสายสัญญาณควบคุมจะได้รับการทำให้เป็นสัญญาณที่ไม่แอคทีฟ การรีเซทจะไม่เกิดขึ้น

BUSRQ

(bus request) เป็นขาอินพุทที่แอคทีฟด้วยลอจิก "0" BUSRQ เป็นสัญญาณที่ส่งบอกระบบซีพียู เพื่อต้องการให้ซีพียูควบคุมบัส กล่าวคือต้องการให้ซีพียูทำให้บัสแอกเคอเรสและบัสข้อมูลอยู่ในสถานะอิมพีแดนซ์สูง คือต้องการแยกซีพียูออกจากบัสนั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**BUSACK** (bus acknowledge) เป็นขาเอาต์พุต แอคทีฟขณะลอจิก "0" **BUSACK** เป็นสัญญาณตอบจากซีพียูว่าซีพียูได้แยกตัวเองออกจากแอสบัสและบัคข้อมูลเรียบร้อยแล้ว


๑ (clock) สัญญาณนาฬิกาที่จะป้อนเข้าระบบ

ไคอะแกรมเวลาของซีพียู

z-80 ซีพียูจะทำงานในลักษณะพื้นฐาน ที่สำคัญประกอบด้วย

- การเขียน-อ่านหน่วยความจำ
- การเขียน-อ่านอุปกรณ์อินพุต-เอาต์พุต
- การตอบสนองต่อการอินเทอร์รัพท์

ลักษณะการทำงานจะสัมพันธ์กับสัญญาณนาฬิกา ขอให้พิจารณาจากรูปที่ 3.5



รูปที่ 3.5

จากที่กล่าวมาแล้วในการทำงานของไมโครคอมพิวเตอร์ในแต่ละไซเคิลของคำสั่งประกอบด้วยส่วนการทำงานสองจังหวะที่สำคัญคือ สภาวะเฟตช์ (Fetch) และสภาวะเอ็กซีคิวต์ ส่วนของสภาวะเฟตช์จะประกอบด้วยสี่เทตย่อย ๆ หลายสเทต แต่ละสเทตจะซิงโครไนซ์กับสัญญาณนาฬิกา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไซเคิลการทำงานที่แสดงในรูปที่ 3.5 จะเห็นได้ว่าในหนึ่งไซเคิลของคำสั่ง จะประกอบด้วยหลายแมชีนไซเคิล (M ไซเคิล). กล่าวคือ  $M_1, M_2, M_3, \dots, M_5$  นั่นเอง ในกรณีของ z-80 จำนวนแมชีนไซเคิลของแต่ละคำสั่งไม่เท่ากัน มากบางน้อยบาง ที่น้อยที่สุดใช้ 1 แมชีนไซเคิล ส่วนที่มากที่สุดใช้ 5 แมชีนไซเคิล คำสั่งที่มีสถานะการทำงานแต่เพียงภายในซีพียู โดยเมื่อเพ็ชคำสั่งจากหน่วยความจำมาถึงความแล้ว ก็สามารถทำได้เลย เช่น  $LDR_{r_1, r_2}$  เป็นต้นจะใช้เพียง 1 แมชีนไซเคิล

เนื่องจากในแต่ละคำสั่งจะประกอบด้วยแมชีนไซเคิลหลายแบบด้วยกัน แมชีนไซเคิลที่ซีพียูทั้งหมดสามารถสรุปออกมาเป็นแบบอย่างได้เป็น

1. ไซเคิลการเพ็ช ( $M_1$ )
2. ไซเคิลการเขียนหรืออ่านหน่วยความจำ
3. ไซเคิลการรับส่งข้อมูลอินพุทหรือเอาพุท
4. ไซเคิลการทวงการไทม์ส หรือการตอบสนองการไทม์ส
5. ไซเคิลการอินเทอร์รัพท์ และการตอบสนองต่อการอินเทอร์รัพท์
6. ไซเคิลการรับอินเทอร์รัพท์แบบนอนมาสค์เคเบิล
7. ไซเคิลการออกจากคำสั่ง (HALT)

การทำงานในแต่ละไซเคิลจะตอบสนองได้ตามลักษณะของคำสั่งที่กระทำนั่นเอง คราวนี้ลองมาพิจารณารายละเอียดของแต่ละไซเคิลคร่าวละเอียดต่อไปนี้

### ไซเคิลการเพ็ชออปโค้ด (OCF-opcode fetch)

ในสถานะ  $M_1$  นี้ เป็นภาวะเริ่มแรกของทุกคำสั่ง ในสถานะ  $M_1$  นี้ ขอให้สังเกตจากระบบไคอะแกรมเวลาจะเห็นสถานะการทำงานของซีพียูได้คือ กล่าวคือ เมื่อเริ่มเข้าสู่สถานะเพ็ช ข้อมูลจากโปรแกรมเคาน์เตอร์จะถายลงไปยังแอดเดรสและหลังจากครั้งไซเคิลของสัญญาณนาฬิกา ซีพียูก็จะส่งสัญญาณ  $\overline{MREQ}$  ซึ่งเป็นสัญญาณบอกวาซีพียูต้องการติดต่อกับหน่วยความจำ และขณะเดียวกันก็ส่งสัญญาณ  $\overline{RD}$  บอกหน่วยความจำว่าต้องการหรืออ่านข้อมูลในหน่วยความจำตามแอดเดรสที่ต้องการ ครั้นเมื่อถึงขาลงของ  $T_2$  ซีพียูจะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตรวจสอบสัญญาณที่ทางขา  $\overline{WAIT}$  ว่าเป็น "0" หรือไม่ ถ้าไม่ก็จะทำงานต่อแบบปกติ แต่ถ้าขา  $\overline{WAIT}$  เป็น "0" ซีพียูจะเพิ่มสถานะการรอ (WAIT state) เกิดขึ้น การอ่านข้อมูลจาก หน่วยความจำในที่นี้ ถ้านำเอาสัญญาณ  $\overline{MREQ}$  และ  $\overline{RD}$  เป็นตัวอ่าน ข้อมูลที่บัสข้อมูลก็จะมี ข้อมูลที่อ่านได้ในขณะที่  $\overline{MREQ}$  OR  $\overline{RD}$  เป็น "0" ทั้งคู่ แต่ซีพียูจะรับการเปิดบัสนี้เข้าไปใน IR เพียงชั่วขณะสั้นเท่านั้น (ครู่) เมื่อข้อมูลจากบัสเข้า IR เรียบร้อย แล้วก็จบสถานะการเฟรช สัญญาณที่ขา  $\overline{M_1}$  ก็จะเป็น "1" บอกว่าเฟรชเสร็จแล้ว แต่อย่างไรก็ตามมีสถานะ  $\overline{M_1}$  ไชเกิด ยังไม่หมดและซีพียูจะส่งสัญญาณทำการรีเฟรชหน่วยความจำในนามิกสั้นนั้นคือ ในแอสซิงโครนัสจะมีข้อมูลของแอสซิงโครนัสที่ทำการรีเฟรชและขา  $\overline{RFSH}$  ก็จะบอกสถานะว่าต้องการรีเฟรชนั่นเอง




รูปที่ 3.6 ไชเกิดการเฟรช (M<sub>1</sub> Cycle)

M<sub>1</sub> ไชเกิดที่มี WAIT STATES

รูปที่ 3.7 เป็นสถานะของ M<sub>1</sub> ไชเกิดที่มีการ WAIT กล่าวคือทุก ๆ ชาลง ของ T<sub>2</sub> จะมีการตรวจสอบที่ขา  $\overline{WAIT}$  ว่าเป็น "0" หรือไม่ สมมติว่าเป็น "0" ซีพียูจะ สร้างสแตทการ WAIT อีก 1 ไชเกิด โดยที่ค่าสัญญาณอื่น ๆ ไว้คงเดิม และทุก ๆ ชาลงของ ของ T<sub>w</sub> ก็จะตรวจสอบขา  $\overline{WAIT}$  อีกเช่นกัน ถ้าขา  $\overline{WAIT}$  เป็น "0" ก็จะสร้าง T<sub>w</sub> ต่อไป อีกและเป็นเช่นนี้เรื่อยไปไม่สิ้นสุด ในขณะที่ซีพียูสร้างสัญญาณ T<sub>w</sub> สัญญาณขาต่าง ๆ จะยังคง ค่าเดิมไว้หมด สัญญาณต่าง ๆ เหล่านี้คือแก่ AO-A<sub>15</sub>,  $\overline{MREQ}$ ,  $\overline{RD}$ ,  $\overline{M_1}$  และ  $\overline{RFSH}$  ครั้นเมื่อชาลงของ T<sub>w</sub> ซีพียูตรวจสอบสัญญาณ  $\overline{WAIT}$  พบลอจิก "1" มันจะเริ่มการอ่านข้อมูล จากบัสข้อมูลและต่อท้ายควย T และ T<sub>3</sub> ต่อไป

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.7 ไซเคิลการเพชท์ที่ WAIT

ประโยชน์ของการใช้  $T_w$  ก็คล้ายเหตุขยอลในการยืดความกว้างของสัญญาณต่าง ๆ เพื่อซิงโครไนส์หรือให้ทำงานร่วมกับอุปกรณ์ภายนอกที่ความเร็วช้าได้ เช่น ถ้าต้องการอ่านหน่วยความจำที่ความเร็วต่ำ เราจำเป็นต้องยืดสัญญาณ RD และ MREQ ออกเพื่อให้ส่งไปควบคุมหน่วยความจำได้ เราก็สร้างสัญญาณ WAIT ขึ้นมาเอง

ไซเคิลการอ่านหน่วยความจำ (MR-memory read cycle) และไซเคิลการเขียนหน่วยความจำ (MW-memory write cycle)

รูปที่ 3.8 แสดงโคอะแกรมของการอ่านและเขียนหน่วยความจำในการอ่านหรือการเขียนหน่วยความจำนี้ ซีพียูจะใช้เวลาทั้งสิ้น 3 ไซเคิลสัญญาณนาฬิกา คือ  $T_1, T_2, T_3$




รูปที่ 3.8 โคอะแกรมเวลาการอ่านและการเขียนหน่วยความจำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการอ่านหน่วยความจำนั้นซีพียูจะส่งแอสแตร์ที่ต่องการอ่านเข้าสู่แอสแตร์สับบ์  $A_0-A_{15}$  ก่อนในคอนแรกของแมซินไซเคิลนี้ หลังจากนั้นต่อมาถึงสัญญาณ  $\overline{MREQ}$  และ  $\overline{RD}$  ออกมาและทุกครั้งของชาลงในช่วงจังหวะ  $T_2$  ซีพียูจะตรวจสอบขา  $\overline{WAIT}$  ว่าเป็นลอจิก "0" หรือไม ถ้าไม ซีพียูจะทำงานตามปกติ แต่ถ้าเป็น "0" ก็จะสร้าง  $T_w$  เพิ่มขึ้น ช่วงจังหวะที่แอสแตร์สับบ์และสัญญาณ  $\overline{MREQ} + \overline{RD}$  ไปยังหน่วยความจำจะมีขอมูลออกจากหน่วยความจำลงมาในบัสขอมูลแล้ว แต่ซีพียูยังไม่อ่านจังหวะการอ่านของซีพียูจะเกิดขึ้นในจังหวะชาลงของ  $T_3$  ช่วงการอ่านของซีพียูจะใช้เวลาสั้น ๆ เพื่อป้องกันกรอ่านขอมูลผิดพลาดคือ บิตค่าแห่งแอสแตร์หรืออ่านโคหลายแอสแตร์สนั่นเอง

ในทำนองเดียวกันในจังหวะของ  $\overline{WR}$  ก็เช่นกันประกอบด้วย  $T_1$   $T_2$  และ  $T_3$  (กรณีไม่มี  $T_w$ ) ในที่นี้ซีพียูจะสร้างสัญญาณ  $\overline{MREQ}$  กับ  $\overline{WR}$  ให้แอสคัพ อย่งไรก็ตามซีพียูจะส่งขอมูลออกไปรอไว้ที่บัสขอมูลก่อนและยาวนานกว่า พัลซการเขียน ( $\overline{WR}$ ) การเขียนขอมูล ( $\overline{WR}$ ) จะใช้เวลาเพียงสั้น ๆ ในจังหวะที่ขอมูลการอยุ่ที่บัสเรียบร้อยแล้ว




รูปที่ 3.9 โค้ดแกรมเวลาการอ่านและเขียนขอมูลที่มี  $T_w$

ในกรณีที่ต้องการหน่วงเวลาการทำงานในแมซินไซเคิลเหล่านี้ สามารถทำได้ด้วยการสร้างขา  $\overline{WAIT}$  ให้มีค่าเป็น "0" ในขณะที่ชาลงของ  $T_2$  ซึ่งซีพียูจะสร้าง  $T_w$  ขึ้น ทราบเท่าที่ขา  $\overline{WAIT}$  ยังคงเป็น "0" อยุ่


แมซ์ซึนไซเคิลของการเขียนเอาต์พุตและอ่านอินพุต (PW-port write and PR-port read)

ในการเขียนเอาต์พุตและอ่านอินพุตที่คล้ายคลึงกับเขียนและอ่านหน่วยความจำนั้นเอง โดยการเปลี่ยนสัญญาณ  $\overline{MREQ}$  เป็น  $\overline{IORQ}$  เท่านั้น โค้ดแแกรมการเขียนเอาต์พุตและอ่านอินพุตแสดงให้เห็นดังรูปที่ 3.10



รูปที่ 3.10 การเขียนเอาต์พุตและอ่านอินพุต

ข้อแตกต่างที่เห็นคือเมื่อเทียบกับการเขียนและอ่านหน่วยความจำอีกข้อหนึ่ง ส่วนของแอกเคเรชั่นจะแสดงเบอร์พอร์ทในส่วนของ  $A_0-A_7$  เท่านั้น และในการทำงานแบบปกติซีพียูจะสร้าง  $T_w$  แทนที่เข้ามา 1 ลก โดยอค์ไมเคิลแมจะไม่มีการ WAIT ึ่งนี้เพราะช่วงจังหวะ  $\overline{IORQ}$  นั้นซีพียูสร้างในขณะ  $T_2$  และซีพียูจะไม่สามารถตรวจสอบจังหวะ WAIT ในขณะกลางของ  $T_2$  โคการตรวจสอบว่า WAIT จะเกิดขึ้นในจังหวะของ  $T_w$  แทนนั่นเอง และถาหากมีการ WAIT ซีพียูจะสร้างสัญญาณ  $T_w$  ทอม่าอีกเช่นเดียวกับที่กล่าวแล้ว




รูปที่ 3.11 การเขียนเอาต์พุตและอ่านอินพุตขณะมีการ WAIT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้วงนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไซเคิลการรับสัญญาณอินเทอร์รัพท์และการตอบสนองต่อสัญญาณอินเทอร์รัพท์ (Interrupt


ไซเคิลการขอใช้บัสและการตอบสนองการให้ใช้บัส (BUS REQUEST and ACKNOWLEDGE CYCLE)

รูปที่ 3.12 เป็นไคอะแกรมเวลาของการขอใช้บัสและการตอบสนองต่อการให้ใช้บัส การให้ใช้บัสนั้นจะใช้สัญญาณที่ส่งเข้ามาขอทางขา  $\overline{BUSRQ}$  ซีพียูจะทำการตรวจสอบขา  $\overline{BUSRQ}$  ในขณะที่สัญญาณนาฬิกากำลังจะเปลี่ยนจาก "0" ไปเป็น "1" ในขณะสัญญาณสแตตัสสุดท้ายของทุก ๆ M ไซเคิล ถ้า  $\overline{BUSRQ}$  แอคทีฟ ซีพียูจะทำการเซฟแอสแคดรีสแอสและบัสข้อมูลให้อยู่ในสถานะไตรสเทต ในสัญญาณนาฬิกาถัดออกมา และซีพียูก็จะส่งสัญญาณตอบรับการขอใช้บัส ( $\overline{BUSAK}$ ) เมื่อซีพียูควบคุมไตรสเทตแล้ว อุปกรณ์ภายนอกก็จะใช้บัสได้ ซึ่งอาจจะเป็นกรรมวิธีการ DMA (direct memory access) หรือการติดต่อระหว่างอุปกรณ์ I/O กับหน่วยความจำโดยตรงได้ กรณีเช่นนี้ทำให้การถ่ายข้อมูลเป็นไปไ้เร็ววกว่าไซซีพียูควบคุมโดยตรง การถ่ายเทข้อมูลในกรณีนี้มักใช้สำหรับการถ่ายข้อมูลเป็นจำนวนมาก ขณะนี้การขอใช้บัสนี้ ซีพียูจะตรวจสอบขา  $\overline{BUSRQ}$  ทุก ๆ สเทตเช่นกัน และถ้า  $\overline{BUSRQ}$  เป็น "1" เมื่อใดในสัญญาณนาฬิกาสแตตัสเทตต่อไปก็จะส่ง  $\overline{BUSAK} = "1"$  เพื่อบอกการเลิกใช้บัสและการควบคุมไตรสเทตทั้งหมดสิ้นสุดการะกิจ





รูปที่ 3-12 ไคอะแกรมการขอใช้บัสและการตอบสนองต่อการให้ใช้บัส

ในขณะการให้ใช้บัสในกรณีซีพียูไม่สามารถตอบสนองต่อการอินเทอร์รัพท์ได้ ไม่  
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออยู่ใต้เงื่อนไขของการค้า  
 ว่าจะเป็นการอินเทอร์รัพท์แบบ NMI หรือ INT ก็ตาม ไม่ว่าจะอย่างไรก็ตามเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.13 ไคอะแกรมการรับสัญญาณอินเทอร์รัพท์และการตอบสนองต่ออินเทอร์รัพท์

การตอบสนองต่อการอินเทอร์รัพท์แบบนอนมาสคเคเบิลอินเทอร์รัพท์ (Nonmaskable interrupt response)



รูปที่ 3.14 ไคอะแกรมการตอบสนองต่อการอินเทอร์รัพท์แบบนอนมาสคเคเบิล

รูปที่ 3.14 เป็นไคอะแกรมเวลาของการตอบสนองต่อการอินเทอร์รัพท์แบบนอนมาสคเคเบิล เมื่อถึงพัลส์ของสัญญาณนาฬิกาสุดท้ายก่อนการกระทำการจับคำสั่งแต่ละคำสั่ง ซีพียูจะทำการตรวจสอบขา  $\overline{NMI}$  และถ้า  $\overline{NMI}$  มีคณแอคทีฟ (=0) ซีพียูก็จะแลทซ์ไว้แล้วตอบสนองต่อการอินเทอร์รัพท์ทันที การอินเทอร์รัพท์ควยวธิษณ์นี้อวาศซีพียูให้ความสำคัญสูงสุด และขบวนการทางซอฟต์แวร์ก็ไม่สามารถที่จะป้องกันไม่ให้ซีพียูตอบสนองได้ การตอบสนองจะเกิด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นต้นที่ ดังนั้นการอินเตอร์พท์ควิวินิจนำมาใช้ในกรณีที่สำคัญเป็นพิเศษ เช่น ใช้อินเตอร์พท์เมื่อมีแรงดันไฟตก เป็นต้น การอินเตอร์พท์วินิจจะส่งขอมูลเคิมที่อยู่ในโปรแกรมเคาวน์เตอร์ไปเก็บไว้ที่สแตค แล้วเซทค่าโปรแกรมเคาวน์เตอร์เป็นค่า 0066H เพื่อกระทำในส่วนของโปรแกรมย่อยที่ตำแหน่ง 0066

การทำงานของซีพียูในแต่ละคำสั่ง

ในการทำงานแต่ละคำสั่งของซีพียู ซีพียูจะมีโซเคิลการทำงานที่แน่นอนคือ การเฟตซ์ และการเอ๊กซ์คิวต์สลับกันไปตามโคอะแกรมรูปที่ 3.15



รูปที่ 3.15 โซเคิลการทำงานในแต่ละคำสั่ง

สภาวะการกระทำเฟตซ์ หมายถึง การที่ซีพียูส่งขอมูลของโปรแกรมเคาวน์เตอร์ไปยังแอกเคอเรตอร์และส่งสัญญาณ  $RD + MBRQ$  เพื่อไปอ่านขอมูลออฟโคคที่อยู่ในหน่วยความจำเข้ามาใน IR (instruction register) เพื่อกระทำการตีความในการเอ๊กซ์คิวต์ต่อไป เมื่อสิ้นสุดการเฟตซ์ค่าของ PC จะเพิ่มขึ้นโดยอัตโนมัติเพื่อที่จะอ่านขอมูลในตำแหน่งต่อไปในหน่วยความจำ

สภาวะการเอ๊กซ์คิวต์ เป็นการกระทำต่อเฟตซ์ ส่วนของออฟโคคที่อยู่ใน IR จะโครับการถอดรหัสและตีความหมาย ซีพียูจะทราบความหมายของคำสั่งนั้นและจะกระทำตามคำสั่งนั้น ๆ เช่น การเคลื่อนย้ายขอมูลจากที่หนึ่งไปยังอีกที่หนึ่ง การกระทำทางคณิตศาสตร์และลอจิก เป็นต้น เมื่อกระทำในส่วนนี้เสร็จแล้วซีพียูก็จะกลับมากระทำเฟตซ์คำสั่งถัดไปอีกครั้งหนึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สลบไปเช่นนี้เรื่อย ๆ ไป

เพื่อให้เข้าใจบทบาทการทำงานของซีพียูได้ดียิ่งขึ้น เราจะพิจารณาการทำงานของ z-80 ในแต่ละ T สเตททั้งขณะการเฟรชและเอ็กซีคิวต์ว่าแต่ละคำสั่งซีพียูจะทอกรกระทำอะไรบ้าง

จากเหตุผลของการทำงานแต่ละคำสั่งมีความยุ่งยากต่อการทำงานไม่เท่ากัน ดังนั้นซีพียูจึงใช้เวลาทำงานในแต่ละครั้งไม่เท่ากัน แต่อย่างไรก็ตามการกำหนดรูปแบบทำงานของซีพียูเรากำหนดได้ในลักษณะของรูปแบบเป็นแมชชีนไซเคิลต่าง ๆ ตามที่กล่าวมาแล้วได้เป็นหลายรูปแบบเช่น

IO (internal CPU operation) เป็นไซเคิลการทำงานภายในของซีพียูที่ไม่ต้องไหลสายสัญญาณจากบัสต่าง ๆ

MR (memory read) เป็นแมชชีนไซเคิลการอ่านหน่วยความจำ ซึ่งได้เขียนไว้แล้วทั้งรูปที่ 3.8

MRH (memory read of high byte) เป็นแมชชีนไซเคิลการอ่านหน่วยความจำเช่นกัน รายละเอียดการทำงานเหมือนรูปที่ 3.8

MRL (memory read of low byte) เป็นแมชชีนไซเคิลการอ่านหน่วยความจำเช่นกัน รายละเอียดการทำงานเหมือนรูปที่ 3.8

MW (memory write) เป็นแมชชีนไซเคิลการเขียนหน่วยความจำ ในกรณีที่มีไซเคิลการทำงาน ดังแสดงไว้ในรูปที่ 3.8

MWH (memory write of high byte) เป็นแมชชีนไซเคิลการเขียนหน่วยความจำด้วยข้อมูล 8 บิต ที่มีนัยสำคัญสูง ไซเคิลการทำงานเหมือนรูปที่ 3.8

MWL (memory write of low byte) เป็นแมชชีนไซเคิลการเขียนหน่วยความจำด้วยข้อมูล 8 บิต ที่มีนัยสำคัญต่ำ ไซเคิลการทำงานเหมือนรูปที่ 3.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

OCF (opcode fetch) เป็นแบบแมชีนไซเคิลที่แสดงด้วย  $M_1$  ดังรูปที่ 3.6 เป็นสภาวะการอ่านออปโค้ดจากหน่วยความจำ

ODH (operand data read of high byte) เป็นแมชีนไซเคิลการอ่านหน่วยความจำในส่วนของหน่วยความจำที่เป็นข้อมูลโอเปอเรนด์ 8 บิต ส่วนที่มีนัยสำคัญสูง ไซเคิลการทำงานเหมือนการอ่านหน่วยความจำดังรูปที่ 3.6

ODL (operand data read of low byte) เป็นแมชีนไซเคิลการอ่านหน่วยความจำในส่วนของหน่วยความจำที่เป็นข้อมูลโอเปอเรนด์ 8 บิต ส่วนที่มีความสำคัญต่ำ ไซเคิลการทำงานเหมือนการอ่านหน่วยความจำดังรูปที่ 3.8

SRH (stack read of high byte) เป็นการอ่านข้อมูลจากสแตคที่อยู่ในหน่วยความจำ 8 บิต ในส่วนที่เป็นบิตที่มีนัยสำคัญสูง แมชีนไซเคิลนี้เหมือนกับแมชีนไซเคิลการอ่านหน่วยความจำดังรูปที่ 3.8

SRL (stack read of low byte) เป็นการอ่านข้อมูลจากสแตค 8 บิต จากหน่วยความจำในส่วนที่เป็นบิตที่มีนัยสำคัญต่ำ แมชีนไซเคิลนี้เหมือนกับแมชีนไซเคิลในการอ่านหน่วยความจำ ดังรูปที่ 3.8

SWH (stack write of high byte) เป็นการเขียนข้อมูลลงหน่วยความจำที่เป็นสแตคในส่วนของข้อมูล 8 บิต ส่วนที่เป็นบิตที่มีนัยสำคัญสูง แมชีนไซเคิลนี้เหมือนกับแมชีนไซเคิลการเขียนข้อมูลลงในหน่วยความจำดังรูปที่ 3.8

SWL (stack write of low byte) เป็นการเขียนข้อมูลลงหน่วยความจำส่วนที่เป็นสแตคในส่วนของข้อมูล 8 บิต ส่วนที่เป็นบิตที่มีนัยสำคัญต่ำ แมชีนไซเคิลนี้เหมือนกับแมชีนไซเคิลการเขียนข้อมูลลงในหน่วยความจำ ดังรูปที่ 3.8

(T) (Number of Tstate in that machine cycle) ค่าในวงเล็บเป็นค่าของจำนวน สเตทในแมชีนไซเคิลนั้น ๆ

ชุดคำสั่งของ Z-80

การพัฒนา Z-80 มีจุดมุ่งหมายหลักเพื่อให้ใช้ชุดคำสั่งเดิมของ 8080 ได้ ดังนั้น ชุดคำสั่งที่เคยใช้ได้กับไมโครโปรเซสเซอร์เบอร์ 8080 จะยังคงใช้ได้กับงานกับซีพียู Z-80 Z-80 มีคำสั่งโค้มากถึง 158 คำสั่ง ซึ่งรวมเอาทั้ง 78 คำสั่งที่มีใน 8080 ไว้ด้วย กลุ่มคำสั่งของ Z-80 พอแบ่งแยกออกได้เป็นกลุ่ม ๆ ดังนี้

1. กลุ่มการไหลและแลกเปลี่ยนข้อมูล (load and exchange)
2. กลุ่มการเคลื่อนย้ายและค้นหาข้อมูลเป็นบล็อก (block transfer and search)
3. กลุ่มคำสั่งทางคณิตศาสตร์และลอจิก (arithmetic and logical)
4. กลุ่มคำสั่งการเคลื่อนย้ายข้อมูลเป็นวงรอบและการรืพ (rotate and shift)
5. กลุ่มคำสั่งการกระทำในสวณบิต (bit manipulation set reset test)
6. กลุ่มคำสั่งการกระโดด การเรียกโปรแกรมย่อย การคืนกลับสู่โปรแกรมหลัก (jump, call and return)
7. กลุ่มคำสั่งเกี่ยวกับอินพุท-เอาต์พุท (input-output)
8. กลุ่มคำสั่งควบคุมซีพียู (basic cpu control)

ในการไหลหรือแลกเปลี่ยนข้อมูลนี้ สามารถกระทำได้โดยใช้รีจิสเตอร์ต่าง ๆ ที่อยู่ภายในซีพียู โดยจากรีจิสเตอร์หนึ่งไปยังอีกรีจิสเตอร์หนึ่ง หรือเคลื่อนย้ายข้อมูลกับหน่วยความจำ โดยจากรีจิสเตอร์ไปยังหน่วยความจำหรือจากหน่วยความจำเข้าหารีจิสเตอร์ก็ได้ นอกจากนี้ยังมีลักษณะคำสั่งที่สามารถไหลข้อมูลตัวเลขใด ๆ ก็ได้เข้าไปในซีพียูโดยเฉพาะเจาะจงที่รีจิสเตอร์ใดรีจิสเตอร์หนึ่งหรือหน่วยความจำ การไหลข้อมูลยังสามารถกระทำได้ทั้งแบบ 8 บิต และ 16 บิต ข้อความสามารถที่สำคัญอีกประการหนึ่งคือ สามารถแลกเปลี่ยนข้อมูลระหว่างรีจิสเตอร์สองตัวให้ข้อมูลสลับที่กันก็ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

z-80 มีคำสั่งที่เหนือกว่าของ 8080 หลายแบบ และหนึ่งในหลายแบบนี้ก็ไต่แก่อีกกลุ่มคำสั่งในการย้ายข้อมูลเป็นบล็อกจากที่หนึ่งไปยังอีกที่หนึ่งด้วยคำสั่งเพียงคำสั่งเดียวเท่านั้น ลักษณะของคำสั่งนี้จะอาศัยวิธีการกำหนดกระทำคำสั่งเดิมซ้ำ ๆ ไ้จนกว่าเงื่อนไขจะเกิดขึ้น จึงจะไปกระทำคำสั่งถัดไป นอกจากการเคลื่อนย้ายข้อมูลเป็นบล็อกแล้วยังมีการค้นหาข้อมูลในบล็อกของข้อมูลอีก โดยวิธีนี้จะตรวจสอบข้อมูลในบล็อกนั้นทีละตัว

กลุ่มคำสั่งเกี่ยวกับการกระทำทางคณิตศาสตร์และลอจิก โดยอาศัยรีจิสเตอร์หลักคือ แอคคิวมูเลเตอร์ กับรีจิสเตอร์อื่น ๆ การกระทำ กระทำภายในหน่วย ALU และในผลลัพธ์กลับเข้าไปยังแอคคิวมูเลเตอร์ โดยมีแฟลกรีจิสเตอร์ (F) เป็นตัวแสดงสถานะบางอย่างของผลการกระทำ ลักษณะของชุดคำสั่งทางคณิตศาสตร์มีเพียงคำสั่งพื้นฐานคือ การบวกและลบเท่านั้น การบวกอาจจะกระทำครั้งละ 8 บิต หรือ 16 บิตก็ได้

การเซท รีเซทและทดสอบค่าในบิตต่าง ๆ ของรีจิสเตอร์ภายในรีซีพียู หรือของหน่วยความจำก็เป็นอีกกลุ่มคำสั่งหนึ่งที่ทำให้ z-80 มีขอบเขตการใช้งานไต่กว่า 8080 เราสามารถทำการเซทรีเซท หรือทดสอบเพียงบิตใดบิตหนึ่งได้โดยตรง ทำให้งานในระบบควบคุมบางอย่างใช้โปรแกรม การเขียนที่ไม่ยุ่งยากนัก

กลุ่มคำสั่งเกี่ยวกับ jump การ return เป็นการเคลื่อนย้ายตำแหน่งของโปรแกรมซึ่งอาจจะข้ามเงื่อนไขหรือไม่ก็ได้ การ jump เกือบทั้งหมดมักจะทองเป็นคำสั่งหลายไบต์ แต่มีคำสั่ง jump อยู่ชนิดหนึ่งที่ใช้นาถคำสั่งเพียง 1 ไบต์เท่านั้น คำสั่งนั้นคือ restart (RST) ซึ่งจะทำให้เกิดการ jump มายังตำแหน่งในคอนตนของแอกเตรสหน่วยความจำ นอกจากนั้นการ jump ยังอาจเกิดขึ้นได้ด้วยการไหลคคจาก HL, IX, IY เข้าไปยัง PC โดยตรง

กลุ่มคำสั่งเกี่ยวกับอินพุทและเอาต์พุทในกรณีของ 8080 มีเพียงสองคำสั่งคือ IN และ OUT เท่านั้น IN คืออ่านค่าจากอุปกรณ์อินพุทมายังรีจิสเตอร์ A ส่วน OUT ก็ตรงข้ามกัน แต่ในกรณีของ z-80 มีชุดคำสั่งในการส่งถายข้อมูลอินพุทและเอาต์พุทอีกหลายคำสั่งที่เพิ่มประสิทธิภาพกล่าวคือ การใช้รีจิสเตอร์ C เป็นรีจิสเตอร์กำหนดเคเบอร์พอร์ท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

z-80 ยังมีคำสั่งในการ IN หรือ OUT ข้อมูลเป็นบล็อกเข้ามาเก็บในหน่วยความจำได้โดยตรง ทำให้การใช้งานทางอินพุตและเอาต์พุตสะดวกยิ่งขึ้น

ในกลุ่มสุดท้ายคือ กลุ่มคำสั่งเกี่ยวกับการควบคุมที่อยู่ ซึ่งได้แก่ การอินเทอร์รัพท์ การอินเทอร์รัพท์ในชุดของ z-80 มีโคหลายโหมด การเซทให้รั้นอยู่ในโหมดไหนขึ้นอยู่กับซอฟต์แวร์


การวางแอดเดรสของ z-80

ภายในรีจิสเตอร์หลายตัว การทำงานของ z-80 จึงคล่องตัวได้มาก การที่จะให้ z-80 เป็นระบบที่สมบูรณ์ต้องต่อกับหน่วยความจำและอุปกรณ์อินพุตเอาต์พุตในการต่อรวม เพื่อให้ระบบทำงานได้สมบูรณ์ ในกรณีนี้จำเป็นต้องมีการเรียกแอดเดรสที่ต้องการ การวางแอดเดรส (addressing) ของรีจิสเตอร์โหมด (mode) การวางโคหลายแบบหลายวิธี ในแต่ละวิธีก็จะมีวิธีการวางแอดเดรสโคเป็นกลุ่ม ๆ คือ

1. การวางแอดเดรสแบบอิมมีเดียท (Immediate addressing) ในโหมดนี้คำสั่งจะประกอบด้วยออปโคด 1-2 ไบต์ และตามด้วยโอเปอเรนด์อีก 1 ไบต์ ลักษณะคำสั่งจะเป็นดังนี้

ตัวอย่างการวางแอดเดรสแบบอิมมีเดียท เช่น การโหลดข้อมูลค่าคงที่เข้าไปเก็บไว้ในรีจิสเตอร์ หรือหน่วยความจำ เช่น

LD A, OFH



2. การขยายตัวโอเปอร์เรนด์ในกลุ่มคำสั่งการอ้างแอดเดรสแบบอิมมีเดีย (Immediate addressing extended) การอ้างแอดเดรสแบบนี้เหมือนกับแบบแรก แตกต่างกันเพียงส่วนของโอเปอร์เรนด์เป็นข้อมูลขนาด 16 บิต ลักษณะรูปแบบของคำสั่งจะเป็นดังนี้

ออฟโค้ด
โอเปอร์เรนด์
โอเปอร์เรนด์

จากตัวอย่างนี้จะเป็นการโหลดข้อมูลสองไบต์เข้าไปในรีจิสเตอร์ภายในซีพียู ในกรณีเมื่อซีพียูกระทำการเอ็กซ์คิวต์ คำสั่งนี้ (คำสั่งขนาด 3 ไบต์) ซีพียูจะ โหลดข้อมูล 05 เข้าไปเก็บไว้ในรีจิสเตอร์ H และข้อมูล FF จะไปอยู่ในรีจิสเตอร์ L



LD HL,05FFH

0010	0001
------	------

ออฟโค้ด 2 ไบต์

1111	1111
------	------

ข้อมูลในไบต์ที่สำคัญน้อย


0000	0101
------	------

ข้อมูลในไบต์ที่สำคัญมาก

3. การอ้างแอดเดรสแบบ modified page zero ในคำสั่งของ Z-80 มีคำสั่งพิเศษอยู่คำสั่งหนึ่งที่ทำหน้าที่เหมือนคำสั่ง CALL คือคำสั่ง RST หรือ restart ลักษณะการทำงานในการอ้างแอดเดรสคือ มันสามารถกำหนดค่าให้กับโปรแกรมเคาน์เตอร์ได้โดยตรง ค่าที่มันกำหนดให้จะเป็นแอดเดรสที่อยู่ในเจตน์ย ลักษณะของคำสั่งนี้ประกอบด้วยเพียงไบต์เดียวเท่านั้นจึงมีประโยชน์หลายอย่าง เช่น ใช้เป็นมาสค์ (mask) สำหรับคำสั่งให้กระทำในขณะที่มีการอินเทอร์รัพท์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อมูลเดิมในโปรแกรมแคว้นเทอร์ก่อนการเปลี่ยนแปลงจะได้รับการเก็บรักษาไว้ได้อีกด้วย แต่เงื่อนไขในการกระโดดไปยังแอดเดรสในทรูทูนียังมีขอบเขตจำกัด คือมันจะกระโดดไปได้เพียง 8 แอดเดรสเท่านั้น ค่าแอดเดรสที่มันจะไปได้คือแอดเดรส  $b_5$   $b_4$   $b_3$  0 0 0 หรือ  $00_8$ ,  $10_8, \dots, 70_8$  เท่านั้น ลักษณะของคำสั่งจะเป็น




$P=00_8$      $t=000$   
 $P=10_8$      $t=001$   
 $t=01$


จะเห็นว่าการใช้คำสั่ง RST เพียงไบต์เดียวสามารถกำหนดคำสั่งในการทำให้เกิดการกระโดดไปยังแอดเดรสต่าง ๆ ได้ถึง 8 คำตามที่กำหนด ส่วนค่าในโปรแกรมแคว้นเทอร์เดิมจะเก็บรักษาไว้ในชั้นของสแตค



4. การอ้างแอดเดรสแบบเปรียบเทียบ (relative addressing) วิธีนี้จะใช้ข้อมูลไบต์ที่อยู่ตามหลังออปโคด เพื่อบอกตำแหน่งว่าแอดเดรสที่อ้างถึงอยู่ห่างจากค่าในโปรแกรมแคว้นเทอร์เท่าใด เช่น




เมื่อ ซีพียูกระทำคำสั่งนี้เสร็จ ค่าในโปรแกรมเคาน์เตอร์จะมีค่าเป็น  $PC + 2 + e$  นั่นคือ ค่าใหม่ที่มีจะอ้างถึงอยู่ห่างจากคำสั่งที่มันกระทำแล้วด้วยค่า  $e$  นั้นเอง ค่า  $e$  ที่ ซีพียูมองเห็นอาจจะเป็นลักษณะของตัวเลข  $2^8$  คอมพิวเตอร์ที่ใดก็ตามค่าที่มีจะอ้างถึง โค้ดจึงอยู่ระหว่าง  $+ 127$  กับ  $- 128$  จาก  $PC + 2$  ดังตัวอย่างเช่น คำสั่ง JR 05H ลักษณะของคำสั่งจะเป็นดังนี้



5. การอ้างแอดเดรสแบบขยาย (extend address) วิธีการนี้จะใช้ข้อมูล 2 ไบต์ที่ตามหลังออฟโค้ด เป็นตัวกำหนดค่าแอดเดรสเช่น ข้อมูลนี้คือ nn ซึ่งจะเป็นตัวกำหนดค่าของแอดเดรสที่จะกระทำใหม่ ยกตัวอย่าง คำสั่ง CALL nn หมายถึง การเรียกโปรแกรมย่อยที่ตำแหน่ง nn เช่น

CALL nn


คำสั่งนี้ประกอบด้วยลักษณะทางภาษาเครื่องดังนี้



การอ้างแอดเดรสแบบนี้ เป็นการนำเอาข้อมูลในตัวโอเปอร์แรนด์เป็นแอดเดรส นั้นเอง โดยการนำเอาข้อมูลส่วนโอเปอร์แรนด์ไปไว้ยังโปรแกรมเคาน์เตอร์โดยตรง ส่วน เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ข้อมูลเดิมของโปรแกรมแคว้นเตอร์จะเก็บรักษาไว้ในส่วนของสแตค

6. การอ้างแอดเดรสโดยใช้อินเดกซ์เรจิสเตอร์ (index addressing) โดยที่ Z-80 มีอินเดกซ์เรจิสเตอร์ถึง 2 ตัว คือ IX และ IY วิธีการใช้อินเดกซ์เรจิสเตอร์ร่วมในการอ้างแอดเดรสนั้นจะใช้ค่า IX หรือ IY เป็นฐานเพื่อรวมกับค่าที่ตามหลังออปโค็ดมารวมกันเป็นแอดเดรสที่ของการ เช่น



ลักษณะของคำสั่งนี้เป็นการนำเอาข้อมูลของเรจิสเตอร์ A ไปเก็บไว้ในหน่วยความจำที่อ้างแอดเดรสโดยที่ค่า IX รวมกับค่า d โดยปกติค่า d จะได้รับการรวมโดยคูณในรูป  $2^8$  คอมพิลเลอร์ ดังนั้นจึงทำให้ค่า d แปรไปจากค่า (-127 ถึง +128)


ขอใหพิจารณาโคแอดแกรมการทำงานดังรูป



7. การอ้างแอดเดรสแบบเรจิสเตอร์ (register addressing) การออกแบบกลุ่มคำสั่งในขอบเขตของจำนวนบิตออปโค็ดที่จำกัดต้องหาวิธีที่ให้ประสิทธิภาพที่สุด วิธีหนึ่งที่ใช้ในกรณีของ Z-80 คือกำหนดรหัสของเรจิสเตอร์ เช่น มีเรจิสเตอร์ 8 ตัว ก็ใช้รหัส 3 บิต ดังนั้น กลุ่มคำสั่งใดก็สามารถใช้คำสั่งเพียง 1 ไบต์ เพื่อทำการโหลดข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระหว่างรีจิสเตอร์ได้ เช่น



โดยที่ส่วนสามบิตใน  $r_d$  คือ รีจิสเตอร์ปลายทาง ส่วนสามบิตใน  $r_s$  คือ รีจิสเตอร์ต้นทาง เช่น LD, C, B เขียนโค้ดเต็ม 01 001 000 เมื่อการแทนรหัสสำหรับรีจิสเตอร์ต่าง ๆ เป็นดังนี้

000	คือ รีจิสเตอร์ B
001	" C
010	" D
011	" E
100	" H
101	" L
110	" หน่วยความจำที่แอดเดรสด้วยขอมูลในรีจิสเตอร์
111	" A


8. การอ้างแอดเดรสแบบ implied addressing ในกรณีนี้ ซี.พี.ยู. จะตีความหมายเองโดยตรงว่า รีจิสเตอร์ภายในซีพียูตัวหนึ่งจะเป็นโอเปอร์แรนด์ เช่น คำสั่ง



จากคำสั่งนี้จะเห็นว่า เราไม่ต้องกำหนดรหัสรีจิสเตอร์ A เลยแต่เครื่องจะตีความแลวทราบเองว่า เป็นคำสั่งที่ข้องการกระทำร่วมกับรีจิสเตอร์ A กล่าวคือ การทำงานซีพียูจะนำเอารีจิสเตอร์ที่กำหนดในออปโคดมากระทำร่วมกับรีจิสเตอร์ A นั้นเอง

9. การวางแอดเดรสเข้าสวิตต่าง ๆ (bit addressing) ภายในตัว Z-80. มีคำสั่งพิเศษ ที่สามารถกระทำการเซต/รีเซต หรือการทดสอบบิตใดบิตหนึ่งใน 8 บิตได้ เช่น

RES b,r (reset bit b of operand r)



ในที่ที่เราใช้รหัส b แทนโอเปอเรนด์ว่าเป็นบิตใดในรีจิสเตอร์ ถ้า b = 000 หมายถึง บิต 0 และ b = 111 หมายถึง บิต 7 ดังนั้น เราสามารถทำให้บิตใดในรีจิสเตอร์ให้เป็น 0 ได้ เช่น RES 0,A หมายถึง ทำให้บิต 0 ของรีจิสเตอร์ A เป็น 0

หมายเหตุ เราสามารถใช้การวางแอดเดรสหลาย ๆ แบบที่กล่าวแล้วนี้มารวมกันได้

แฟล็ก

ใน Z-80 ซีพียู จะประกอบด้วยแฟล็กจำนวน 6 แฟล็ก และมีบิตที่ไม่ได้แสดงเป็นแฟล็กอีก 2 บิต รวมเป็น 8 บิต เพื่อประกอบเป็นรีจิสเตอร์ F ส่วนของแฟล็กแต่ละบิตสามารถที่จะเซตหรือรีเซตตามการกระทำของคำสั่งที่ซีพียูกำลังทำงาน นอกจากนั้นซีพียูยังสามารถใช้ตรวจสอบแฟล็กเพื่อกระทำเงื่อนไขต่าง ๆ

ลักษณะการใช้แฟล็กจะใช้ตัวอักษรย่อแทนแฟล็ก ดังนี้

- C = แฟล็กกัวทค
- N = แฟล็กแสดงการบวกหรือลบ
- P/V = แฟล็กแสดงพาริตีและโอเวอร์โฟลว์
- H = แสดงแฟล็กกัวทคช่วย
- Z = แฟล็กแสดงค่าศูนย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

s = แฟล็กเครื่องหมาย  
 x = ไม่นำ

ในการกระทำคำสั่งต่าง ๆ ของ z-80 บางคำสั่งก็จะมีผลต่อแฟล็ก บางคำสั่งก็ไม่มีผลต่อแฟล็ก การที่คำสั่งบางคำสั่งมีผลต่อแฟล็กทำให้เราสามารถตรวจสอบเงื่อนไขได้จากแฟล็ก เช่น

INC A (ให้เพิ่มค่ารีจิสเตอร์ A อีก 1)

ผลที่เกี่ยวกับแฟล็ก คือ

ถ้าผลลัพธ์เป็น 0  $Z = 1$   
 ถ้าผลลัพธ์เป็นลบ หรือมีท D<sub>7</sub> = 1  $S = 1$   
 ถ้ามีตัวทศในบิตที่ 3  $H = 1$   
 ถ้าผลลัพธ์เท่ากับ 80  $P/V = 1$

คำสั่งนี้จะไม่เกี่ยวข้องกับ N และ C แฟล็ก

ลักษณะของรีจิสเตอร์ F จะประกอบด้วยแฟล็กแต่ละบิตเป็นดังนี้

S	Z	X	H	X	P/V	N	C
b <sub>7</sub>	b <sub>6</sub>	b <sub>5</sub>	b <sub>4</sub>	b <sub>3</sub>	b <sub>2</sub>	b <sub>1</sub>	b <sub>0</sub>

ในบิต b<sub>5</sub> และ b<sub>3</sub> จะเป็นบิตที่ประกอบเพิ่มขึ้นมาโดยมิได้มีความหมายทางแฟล็ก แต่จะประกอบเพื่อให้รีจิสเตอร์ F ครบ 8 บิต การทำงานของซีพียูจึงสามารถโหลดข้อมูลจาก F ไปยัง A หรือโหลดจาก A กลับมายัง F ได้ รายละเอียดของแฟล็กแต่ละตัวเป็นดังนี้

1. แฟล็กตัวทศ (C: Carry flag) แฟล็กตัวนี้เป็นบิตที่ใช้สำหรับทศจากข้อมูลในรีจิสเตอร์ A เช่น เมื่อมีการบวกข้อมูล 8 บิต ผลบวกอาจเลยเป็น 9 บิต บิตที่เกินเลยจะทศเข้าไปเก็บไว้ที่บิต c นี้ ในทำนองเดียวกัน ถ้าซีพียูกระทำคำสั่งลบ และมีการขอ

บิตค่าของแฟล็กตัวนี้ก็จะได้รับการเซตให้มีค่าเป็น "1" เช่นกัน

2. แฟล็กศูนย์ (z: zero flag) ในแฟล็กมิทจะได้รับการเซตให้มีค่าเท่ากับ "1" ถ้าผลของการกระทำให้รีจิสเตอร์ A มีค่า "1" นอกเหนือจากนั้นมันจะกระทำการรีเซต

3. แฟล็กเครื่องหมาย (s: sign flag) ลักษณะของแฟล็กนี้มีประโยชน์ในการบอกการกระทำของซีพียูว่าผลลัพธ์ที่เกิดขึ้นมีค่าเป็นบวก หรือเป็นลบ ถ้าเครื่องหมายของตัวเลขเป็นลบ คือ บิต  $D_7 = 1$  จะปรากฏค่า "1" ในบิตนี้

4. แฟล็กพาริตี/ค่าเกิน (parity/overflow flag) (p/v) แฟล็กนี้เป็นแฟล็กที่ใช้สำหรับเป็นตัวบอกพาริตีของผลลัพธ์ในแอสเซมบลีเตอร์ เมื่อให้มีการกระทำทางลอจิก และยังใช้แสดงสถานะของค่าที่เกินกำหนดใน 8 บิต (1 บิตเครื่องหมายรวมกับ 7 บิตที่เป็นขนาด) นั่นคือค่าสูงสุดที่เป็นไปได้คือ +127 และ -128 ถ้าค่ามากกว่า +127 หรือน้อยกว่า -128 ก็จะทำให้เกิดการเซตค่าที่ 1 ที่บิตนี้ซึ่งก็คือ

+120	0111	1000	+	
+105	0110	1001		
c = 0	1110	0001	=	-95 (ผิด) เกิดโอเวอร์โฟลวบิตพาริตีจะได้รับการ set ให้มีค่าเป็น "1"

ลองพิจารณาเลขจำนวนลบ

-5	1111	1011	
-16	1111	0000	
c = 1	1110	1011	= -21 (ถูก)

ในกรณีนี้แฟล็กนี้จะไม่ได้รับการเซต คือจะมีค่าเป็น "0" เพื่อบอกว่าผลลัพธ์ไม่เกิดโอเวอร์โฟลว

นอกจากการใช้ในกรณีแล้ว ในเรื่องการกระทำทางลอจิก เช่น AND, OR XOR, ผลลัพธ์ที่ได้จะได้รับการตรวจสอบว่ามีพาริตี คู่ หรือ คี่ โดยถ้าเป็นคู่ แฟล็กนี้จะได้รับการเซตให้มีค่าเป็น "1"

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. แพลกทัวทศช่วย (H:half carry) แพลกนี้จะเป็นบิตที่ทำหน้าที่เป็นตัวทศหรือตัวยืมของตัวเลข BCD

6. แพลกการลบ (N:subtract flag) เนื่องจากในการกระทำทางคณิตศาสตร์ของตัวเลข BCD เพื่อจะได้มีการรับรู้อันในการปรับค่าเมื่อกระทำ DAA ได้ถูกต้อง แพลกนี้จะเป็นตัวบอกว่าคำสั่งที่ถูกกระทำเป็นการบวกหรือลบ โดยถ้ากระทำคำสั่งลบแพลกบิตนี้ จะได้รับการเซตให้มีค่าเป็น "1"

### กลุ่มคำสั่ง

คำสั่งของ Z-80 มีถึง 158 คำสั่ง โดยคำสั่งส่วนหนึ่งเป็นคำสั่งที่มีใน 8080 (78 คำสั่ง) คำสั่งเหล่านี้แบ่งออกเป็นกลุ่ม ๆ ใดดังนี้

1. กลุ่มคำสั่งเกี่ยวกับการไหลของข้อมูลหรือแลกเปลี่ยนข้อมูล
2. กลุ่มคำสั่งในการค้นหาข้อมูล และเคลื่อนย้ายข้อมูลเป็นกลุ่ม
3. กลุ่มคำสั่งในการกระทำทางคณิตศาสตร์และลอจิก
4. กลุ่มคำสั่งในการเลื่อนข้อมูล เป็นวงรอบและชิฟท์
5. กลุ่มคำสั่งในการทดสอบเซตและรีเซตบิตต่าง ๆ ของข้อมูล
6. กลุ่มคำสั่งในการอ้างถึงโปรแกรมย่อย
7. กลุ่มคำสั่งเกี่ยวข้องกับอินพุท-เอาพุท
8. กลุ่มคำสั่งควบคุมการทำงานของ ซีพียู

### กลุ่มคำสั่งเกี่ยวกับการไหลของข้อมูลและแลกเปลี่ยนข้อมูล

การไหลคือการเคลื่อนย้ายข้อมูลที่สำคัญ ใน Z-80 นั้น เราสามารถเคลื่อนย้ายข้อมูลได้อย่างมีประสิทธิภาพเพื่อทำความเข้าใจกลุ่มคำสั่งไหลที่เราพิจารณาตัวอย่างต่าง ๆ ดังนี้

LD E, (IX + 08)

ชุดคำสั่งนี้ในหน่วยความจำจะเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แอดเดรส

A	DD
A+1	5E
A+2	08

ออฟโค้ด

คำสั่งนี้เป็นการเคลื่อนย้ายข้อมูลจากหน่วยความจำแอดเดรสที่หาค่ามาจากค่าของ IX รวมกับตัวเลข 08 มาเก็บในรีจิสเตอร์ E

จะเห็นว่าเป็นคำสั่งขนาดเพียง 3 ไบต์เท่านั้น และจากคำสั่งขนาด 3 ไบต์เท่านั้น และจากคำสั่งขนาด 3 ไบต์ เราสามารถใช้วิธีการเพิ่มขนาดของแอดเดรส (extended addressing) ได้เช่น

LD A, (6F32H)

ซึ่งคำสั่งจะเป็น

แอดเดรส

A	3A
A+1	32
A+2	6F

ออฟโค้ด

แอดเดรสไบต์สองตัว

แอดเดรสไบต์สองตัว

ในกรณีนี้เป็นการโหลดข้อมูลในแอดเดรส 6F32H มาเก็บไว้ยังรีจิสเตอร์ A ซึ่งที่นาสังเกตุคือ 32H จะอยู่ในไบท์ที่ 2 ส่วน 6FH จะอยู่ในไบท์ที่ 3

เรายังใช้วิธีการโหลดแบบอิมทีเคียทโคด้ังนี้ เช่น

LD H, 36

การวางรูปคำสั่งในหน่วยความจำจะเป็น

แอดเดรส

A	26
A+1	36

ออฟโค้ด


โอเปอร์แอนด์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แต่การไหลของข้อมูลลงในหน่วยความจำที่มีความสามารถสูงวิธีหนึ่งคือ การไหล  
 ใช้อินเทกรีตัสเตอร์เป็นตัวรับข้อมูล และใช้วิธีการอิมมิเทียทเป็นการกำหนดแหล่งเริ่มต้น  
 (source) ของข้อมูล เช่น

LD (IX - 15), 21

การวางรูปคำสั่งในหน่วยความจำจะเป็นขนาด 4 ไบท์




จากลักษณะคำสั่งนี้จะเป็นการเอาตัวเลข 21 ไปเก็บไว้ในหน่วยความจำ  
 ตำแหน่งหน่วยความจำแอดเดรส IX - 15

เรายังสามารถใส่คำสั่งไหลของข้อมูลในรูปแบบของการไหลของข้อมูล  
 16 ไบท์ ใคอกควย และเพื่อลดขนาดของคำสั่งให้สั้นขึ้น ตัวคำสั่งจึงเป็นลักษณะของการแลกเปลี่ยนข้อมูลของครุจิสเตอร์ต่าง ๆ


ตัวอย่างของคำสั่งการไหลของข้อมูลขนาด 16 ไบท์ เช่น

LD IX, nn



เป็นคำสั่งที่ทำการไหลค้วเลข nn ที่อยู่คำสั่งเข้าไปเก็บไว้ยังรีจิสเตอร์ IX หรือ IX nn เรายังไหลค้วข้อมูลจากหน่วยความจำที่ละ 2 ไบท์ก็ได้ เช่น

LD dd, (nn)



dd  
00 = BC  
01 = DE  
10 = HL  
11 = SP

ในกรณีที่เราใช้รหัส dd เป็นรีจิสเตอร์ ซึ่งถ้าสมมติว่า dd = 00 จะมีความหมายถึง การไหลค้วข้อมูลจากแอกเครส nn และ nn + 1 โดยข้อมูลในแอกเครส nn + 1 เก็บไว้ที่รีจิสเตอร์ B และข้อมูลในแอกเครส nn เก็บไว้ที่รีจิสเตอร์ C


กลุ่มคำสั่งในการค้นหาข้อมูลและเคลื่อนย้ายข้อมูลเป็นกลุ่ม

Z-80 มีคำสั่งที่ทำงานเป็นไปอย่างมีประสิทธิภาพโดยทำให้ลดขนาดของตัวโปรแกรมลงได้มาก มีลักษณะของกลุ่มคำสั่งในกลุ่มนี้จะอาศัยการทำงานร่วมกันของรีจิสเตอร์ ภายใน CPU ลงไคมาก มีลักษณะของกลุ่มคำสั่งในกลุ่มนี้จะอาศัยการทำงานร่วมกันของรีจิสเตอร์ ภายใน CPU 3 คู่ คือ

- HL เป็นรีจิสเตอร์ที่อ้างตำแหน่งจุดคนทาง
- DE เป็นรีจิสเตอร์ที่อ้างถึงตำแหน่งจุดปลายทาง
- BC เป็นตัวนับจำนวนไบท์

ในการค้นหาข้อมูล เราใช้วิธีการดังนี้ เช่น

CPI (compare with increment)



การทำงานจะเป็นไปไค้ดังนี้ CPU จะนำข้อมูลจากหน่วยความจำที่มีแอดเดรสค่าอยู่ในคูรีจิสเตอร์ HL มาเปรียบเทียบกับรีจิสเตอร์ A หลังจากนั้นค่าของคูรีจิสเตอร์ HL จะเพิ่มค่าอีก 1 และค่าของคูรีจิสเตอร์ BC จะลดค่าตัวเองลงไปทีละ 1 ลักษณะการเปรียบเทียบจะให้ผลลัพธ์ที่แตกต่างจากคำสั่งนี้เราจะให้การเซตค่า BC เป็นจำนวนไบท์ที่ต้องการเปรียบเทียบค่าของ BC จะลดลงมาจนเป็น 0 แล้ว เราทดสอบค่า  $BC = 0$  จะเห็นว่าทุกครั้งที่ทำคำสั่งนี้ค่าคูรีจิสเตอร์ HL จะเพิ่มค่า ดังนั้นถ้าให้การกระทำคำสั่งนี้ใหม่ แอดเดรสในหน่วยความจำจะเพิ่มทีละหนึ่งเรื่อย ๆ ไป

เพื่อเพิ่มประสิทธิภาพของ z-80 เรามีคำสั่งที่สามารถให้ กระทำคำสั่งจนครบตามจำนวนไบท์ที่วางไว้ เช่น

CPDR (Compare with increment and repeat)

การจับวางคำสั่งในหน่วยความจำจะเป็น



การทำคำสั่งนี้จะเหมือนคำสั่ง CPI แต่ CPU จะเพิ่มการทดสอบค่าในคูรีจิสเตอร์ BC ว่าเป็น 0 แล้วหรือยัง ถ้ายังก็จะกระทำคำสั่งเดิมซ้ำอีก ซึ่งค่าใน BC จะลดลงมาทีละ 1 จนถึงเป็น 0 จึงหยุดกระทำ

นอกจากนี้เรายังสามารถให้ค่าแอดเดรส ในคูรีจิสเตอร์ HL ลดค่าลงทีละ 1 ไค้เช่นกัน โดยใช้คำสั่ง CPD หรือ CPDR

สำหรับการเคลื่อนย้ายข้อมูลเป็นบล็อก (block) ก็กระทำเช่นเดียวกับการเปรียบเทียบโดยใช้คูรีจิสเตอร์ HL เป็นตัวบอกแอดเดรสของหน่วยความจำที่ต้องการย้าย และคูรีจิสเตอร์ DE เป็นตัวบอกค่าแอดเดรสที่จะนำไปเก็บอยู่ที่ใด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานในลักษณะนี้ CPU นำข้อมูลในหน่วยความจำที่แอดเดรส (HL) ไปเก็บไว้ในหน่วยความจำที่แอดเดรส (DE) และหลังจากนั้นค่าในรีจิสเตอร์ (BC) ลดลงไปหนึ่ง และค่าในรีจิสเตอร์ HL และ DE จะเพิ่มค่าขึ้น 1 ในทำนองเดียวกันเราสามารถใส่คำสั่งเพียงคำสั่งเดียวในการเคลื่อนย้ายข้อมูลทั้งบล็อกได้ด้วยการเอาจำนวนข้อมูลไว้ในรีจิสเตอร์ BC แล้วใส่คำสั่ง LDIR การทำงานของคำสั่งนี้จะคล้ายกับ LDI แต่จะทำซ้ำ ๆ ซาก ๆ ไปเรื่อย ๆ จนกระทั่งค่าในรีจิสเตอร์ BC เป็น 0 ก็จะหยุดไปกระทำคำสั่งถัดไป

กลุ่มคำสั่งชุดนี้เป็นกลุ่มคำสั่งที่ไม่มีใน 8080 แต่อย่างไรก็ตามเมื่อพิจารณาช่วงเวลาในการทำงานในแต่ละแมชีนไซเคิลทั้งที่กล่าวมาแล้วในบทก่อนจะเห็นว่า การกระทำคำสั่งที่กระทำซ้ำก็คือ การเพทช์คำสั่งเดิมหลาย ๆ ครั้งนั่นเอง (ขอให้อ่านกลับไปดูอะแกรมเวลาในการกระทำคำสั่งเหล่านี้)

#### กลุ่มคำสั่งการกระทำทางคณิตศาสตร์และลอจิก

คำสั่งนี้จะกระทำด้วยรีจิสเตอร์ A เป็นส่วนใหญ่ลักษณะของกลุ่มคำสั่งประกอบด้วยลักษณะการ ADD, SUB, ADC, SBC, INC, DEC, AND, OR, XOR ในการอ้างแอดเดรสของตัวโอเพอเรนด์ นั้นเราทำโดยหลายแบบขึ้นอยู่กับผู้เขียนและผู้ใช้งาน

การกระทำในกลุ่มคำสั่งนี้จะให้ผลลัพธ์เก็บไว้ในรีจิสเตอร์ A และนอกจากนี้แล้วคาของแฟลกจะมีผลต่อการกระทำของคำสั่งด้วย เช่น ถ้าค่าในรีจิสเตอร์ A เป็น 0 แฟลกตัวศูนย์ (Z flag) ก็ได้รับการเซตค่าไว้

เป็นที่น่าสังเกตสำหรับการกระทำในกลุ่มคำสั่งนี้คือ เราแยกแยะการกระทำเป็นการกระทำทางคณิตศาสตร์ กลุ่มหนึ่ง (ADD, SUB) และการกระทำทางลอจิก (AND, OR, XOR) ซึ่งทั้งสองกลุ่มย่อยนี้จะให้ผลลัพธ์ที่มีผลต่อแฟลก กล่าวคือถ้าผลลัพธ์เป็นศูนย์ Z แฟลกจะมีค่าเป็น 1 ถ้าผลลัพธ์เป็นเลขลบ (บิต  $D_7 = 1$ ) S แฟลกจะเป็น "1" ถ้ามีการทกก็จะให้ผลลัพธ์ C แฟลก แต่สำหรับ P/V แฟลกนี้ ในกรณีของกลุ่มคำสั่งทางคณิตศาสตร์แฟลกนี้ทำหน้าที่เป็นโอเวอร์โฟลว ในกรณีคำสั่งทางลอจิก แฟลกนี้ทำหน้าที่เป็นบิตพาริตี และที่น่าสังเกตอีกประการหนึ่งคือ คำสั่ง INC และ DEC จะไม่มีผลต่อแฟลกตัวท


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Z-80 ยังมีกลุ่มคำสั่งที่กระทำทางคณิตศาสตร์และลอจิกโดยเฉพาะบางอย่างเช่น การกระทำการเปลี่ยนรหัสตัวเลขไบนารีให้เป็นตัวเลข BCD โค้ดคำสั่ง ADD คำสั่งเกี่ยวกับการทำคอมพลิเมนต์ การทำให้เป็นเลขลบ การเซทและรีเซทแฟลกบางตัว และยังมีคำสั่งในการควบคุมการทำงานของซีพียูในคำสั่ง NOP คือไม่ต้องทำอะไร HALT ให้นักโปรแกรม และนอกจากนี้ก็มีคำสั่งเกี่ยวกับอินเทอร์รัพท์ของซีพียู

การกระทำทางคณิตศาสตร์ของ Z-80 ยังสามารถกระทำในรูปการบวกเลขตัว เลข 16 บิตได้อีกด้วย การบวกในกรณีนี้จะใช้การบวกระหว่างครีจิสเตอร์ เช่น HL กับ BC เป็นต้น ในการบวกเช่นนี้จะทำให้การกระทำทางคณิตศาสตร์มีประสิทธิภาพเพิ่มขึ้น

กลุ่มคำสั่งในการเลื่อนขอมูลเป็นวง (rotate) และการชิฟท์ (shift)

ความสามารถพื้นฐานของ Z-80 ในการทำขอมูลและชิฟท์ก็เหมือนกันใน CPU ของคอมพิวเตอร์ทั่วไป เช่น มักจะเลื่อนบิตไปทางซ้ายไปทางขวาเลื่อนเป็นวงรอบ โดยผ่าน บิทคหรือไมผ่านบิทค แต่ Z-80 มีคำสั่งเกี่ยวกับการเลื่อนขอมูลตัวเลข BCD อยู่ 2 คำสั่ง คือ RRD และ RLD ทั้ง 2 คำสั่งนี้จะทำให้ขอมูล 1 ตัวเลข (BCD) ในแอสเซมบลีเตอร์ เลื่อนเป็นวงรวมกับขอมูล 2 ตัวเลข (BCD) ในหน่วยความจำที่อ้างแอสเซมบลีโดย HL ลักษณะของการกระทำเป็นดังนี้



การกระทำในกลุ่มคำสั่งนี้เกิดขึ้นภายใน ALU โดยมีการกระทำร่วมกับแฟลก ดังนั้นจึงมีผลเกี่ยวข้องกับโคจรกับแฟลกบางตัว เช่น แฟลกการทค แฟลกเครื่องหมายและแฟลคศูนย์ เป็นต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### กลุ่มของคำสั่งเกี่ยวกับการกระทำภายในข้อมูลบิตต่าง ๆ

ใน z-80 มีความสามารถพิเศษในการเซต รีเซต หรือทดสอบบิตใดบิตหนึ่งในรีจิสเตอร์ต่าง ๆ และในหน่วยความจำได้รายละเอียดของการเซต รีเซต และการทดสอบสามารถแยกเป็นคำสั่งย่อย ๆ ในกลุ่มนี้ได้มาก เพราะแต่ละคำสั่งจะเท่ากับมีคำสั่งย่อย ๆ ได้ถึง 8 คำสั่ง คือการกระทำในแต่ละบิตต่าง ๆ ของรีจิสเตอร์ต่างนั่นเอง

ในการทดสอบบิตต่าง ๆ ว่าเป็น 0 หรือ 1 นั้น เราใช้แฟล็ก 0 เป็นตัวเก็บข้อมูล เช่น ถ้าบิตที่ทดสอบเป็น 0 ก็เซตแฟล็ก 0 ให้เป็น 1

ดังตัวอย่างเช่น BIT b, r หมายถึงการทดสอบบิตที่ b ของรีจิสเตอร์ r ว่าเป็น "0" หรือเป็น "1" วิธีการก็เป็นเพียงการไหลคข้อมูลของบิตที่ b ของรีจิสเตอร์ r มาไว้ยัง z แฟล็กนั้นก็ทำการทดสอบได้ว่า z แฟล็กจะเป็น "0" หรือ "1"

ในทำนองเดียวกัน เราสามารถทำการเซตและรีเซตบิตใดบิตหนึ่งในรีจิสเตอร์ และหน่วยความจำต่าง ๆ ได้ด้วยคำสั่ง SET b, r หรือ RES b, r

การกระทำในกรณีนี้เรากระทำได้ในทรีจิสเตอร์ ในหน่วยความจำ การอ้างแอดเดรสไปยังหน่วยความจำก็ทำได้ ทั้งใช้แบบทางอ้อมผ่านรีจิสเตอร์ HL หรือใช้อินแอดเดรสจิสเตอร์ IX, IY รวมด้วย

### กลุ่มคำสั่งในการกระโดด

z-80 มีกลุ่มคำสั่งเกี่ยวกับกระโดดที่มีประสิทธิภาพ คือ คำสั่ง JP และ JR การกระโดดไปยังที่ใดก็ได้ในที่นี้ก็คือ การไหลเปลี่ยนค่าโปรแกรมเคาน์เตอร์นั่นเอง เช่น JP nn ก็คือ การไหลคข้อมูล nn เข้าไปยัง PC

การกระโดดของคำสั่ง JP ยังสามารถตรวจสอบเงื่อนไขก่อน ถ้าเป็นจริงจึงมีการไหลค PC ด้วยค่า nn แต่ถ้าเงื่อนไขไม่เป็นจริง ค่า PC จะเพิ่มตามปกติ คือซีพียูจะกระทำคำสั่งถัดไปอย่างปกติโดยไม่มีการกระโดด เช่น JP NZ, nn หมายถึงว่าถ้า z แฟล็ก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็น "0" PC จะมีค่าเป็น nn แต่ถ้า z แผลงเป็น "1" ค่า PC จะมีค่าเพิ่มตามปกติ คือ PC+3

การ JP ของกลุ่มคำสั่งที่มีพิเศษนอกเหนือจากที่ 8080 มีคือ JR หรือการกระโดดไปยังแอดเดรสที่อ้างเปรียบเทียบกับค่า PC เดิมของมัน ลักษณะคำสั่งนี้มีข้อดีคือใช้จำนวนไบต์น้อยกว่า คือใช้เพียง 2 ไบต์เท่านั้น ดังเช่น JR e โดยลักษณะของออปโค้ดจะเป็น



1 8

e - 2

การกระทำในกรณีนี้ ค่า PC ใหม่จะเป็น PC + e




กลุ่มคำสั่งที่อ้างกับโปรแกรมย่อย

เพื่อให้การเรียกโปรแกรมย่อยมีประสิทธิภาพสูง Z-80 ใช้วิธีการเรียกโดยคำสั่ง CALL และ RET คำสั่ง CALL จะกระทำให้ค่า PC เดิมที่อยู่ไปเก็บไว้ที่สแตคแล้ว โหลดค่าแอดเดรสของโปรแกรมย่อยกลับคืนมาให้ PC และในการ RET ก็จะทำกลับกัน นั่นคือ จะเป็นการ POP เอาข้อมูลในสแตคมาให้ PC

นอกจากนี้ตัว Z-80 จะมีคำสั่งพิเศษ คือ

CALL cc, nn

ซึ่งเขียนเป็นรูปคำสั่งในหน่วยความจำจะเป็น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีควรนำไปใช้

คำสั่งนี้จะเป็นการทดสอบเงื่อนไข cc ถ้าเงื่อนไขเป็นจริงการกระทำ CALL ก็จะมีขึ้น คือเครื่องจะ PUSH ข้อมูลใน PC ไปไว้ในสแตค แล้วนำค่า nn ไปไว้ใน PC ถ้าเงื่อนไข cc ไม่เป็นจริง CPU ก็จะทำคำสั่งถัดไป การใช้รหัสแทนเงื่อนไข 3 บิต ทำให้สามารถแทนเงื่อนไขได้กับ 8 แบบ ดังนี้

cc	เงื่อนไข	ดูจากแฟลก
000	ไม่เป็นศูนย์	X
001	เป็นศูนย์	X
010	ไม่มีตัวทด	C
011	มีตัวทด	C
100	พาริตี เป็นค	P
101	พาริตี เป็นค	P
110	มีเครื่องหมายบวก	S
111	มีเครื่องหมายลบ	S

ในทำนองเดียวกัน z-80 ก็มีคำสั่งที่ใช้ RET ทั้งแบบไม่มีเงื่อนไข และแบบมีเงื่อนไข เช่น

RET cc

คือเมื่อ cc เป็นจริงจึงจะทำการกระโดดกลับโปรแกรมหลัก ถ้า cc ไม่เป็นจริงก็จะทำคำสั่งถัดไป

นอกจากการเรียกโปรแกรมย่อยแล้ว z-80 ยังมีคำสั่งในลักษณะ 8080 แบบต่าง ๆ อีกซึ่งอาจเป็นแบบมีเงื่อนไขหรือไม่มีเงื่อนไข

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากลักษณะของการ RETURN มีสองคำสั่งที่ไม่มีใน 8080 คือ RETI และ RETN ในกรณีนี้จะเป็นการกำหนดสถานะบางอย่างเกี่ยวกับ IFF ซึ่งจะโค้กล่าวในรายละเอียดเรื่องเกี่ยวกับการอินเทอร์รัท

การ CALL และ RETURN ก็เหมือนกับคำสั่ง JP แต่ต่างกันตรงที่มีการเก็บข้อมูล PC เดิมไว้ที่สแตค ในกรณีนี้เรายังมีการ CALL ที่ใช้คำสั่งไบต์เดียวได้ คือ RST P ซึ่งเป็นคำสั่งที่มีรหัสเพียง 1 ไบต์ คือ




เป็นการเก็บรักษาค่า PC เดิมไว้ในสแตค และโหลดค่าแอดเดรสใหม่ให้กับ PC โดยค่าแอดเดรสใหม่จะเป็นไปตามตาราง

กลุ่มคำสั่งเกี่ยวกับการติดต่อระหว่างอินพุท-เอาต์พุทเพียง ใน 8080 กลุ่มคำสั่งนี้มีเพียง 2 คำสั่งเท่านั้น คือ IN และ OUT แต่ในของ 2-80 ได้เพิ่มขยายการติดต่อกับอินพุท เอาต์พุทมากขึ้น ทำให้ประสิทธิภาพการติดต่อไปเป็นโค้ดียิ่งขึ้น

คำสั่งเหล่านี้กับ 8080 คือ

IN A, PORT

ลักษณะการจักรยโครงสร้างคำสั่งในหน่วยความจำเป็น



การกระทำคำสั่งนี้ จะเป็นการนำข้อมูลจากพอร์ทที่เป็นอินพุทไหลขอมุมมาที่  
รีจิสเตอร์ สิ่งที่เพิ่มมาของ z-80 คือ มันสามารถเลือกกรโหลคให้กับขอมูลไว้ที่รีจิสเตอร์  
ใดก็ได้ เช่น

IN r, (C)

การจักรูปคำสั่งในหน่วยความจำ เป็น



ในกรณีที่จะใช้รีจิสเตอร์ c เป็นตัวกำหนดชื่อพอร์ทและใช้รีจิสเตอร์ B เป็นตัว  
นับข้อมูลโดยค่าของรีจิสเตอร์ B จะลดลงมา 1 ส่วนรีจิสเตอร์ HL จะเป็นตัวชี้ตำแหน่งใน  
หน่วยความจำที่จะนำข้อมูลจากอินพุทมาเก็บไว้ จะเห็นว่าถ้าเราให้ทำคำสั่งนี้ซ้ำ ๆ ค่า  
รีจิสเตอร์ B จะลดคลาดลงมาเรื่อย ๆ ทำให้การเก็บขอมูลเรียงกันไม่ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับ Z-80 เรามีคำสั่ง INIR ซึ่งสามารถกระทำคำสั่ง INI ซ้ำจนกระทั่ง  
 คำรีจิสเตอร์ B มีค่าเป็น ๐ จึงหยุด ทำให้เราสามารถโหลดข้อมูลจากอินพุทเป็นบล็อกไค้ถึง  
 256 ไบท์ ส่วนทางด้านเอาต์พุทก็เช่นเดียวกัน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การใช้ 8255 PIA กับ Z-80

รายละเอียดเกี่ยวกับ 8255

8255 เป็นอุปกรณ์ LSI (LARGE SCALE INTEGRATED CIRCUIT) บรรจุอยู่ใน PACKAGE 40 ขาแบบ DIP (DUAL-IN-LINE PACKAGE) เริ่มผลิตโดยบริษัท INTEL COOPERATION ผลิตไมโครโปรเซสเซอร์เบอร์ 8080 จุดประสงค์เพื่อใช้งานร่วมกับ 8080 โดยเฉพาะแต่ในภายหลังได้มีการนำ 8255 ไปประยุกต์ใช้งานร่วมกับไมโครโปรเซสเซอร์เบอร์อื่น ๆ รวมทั้ง Z-80 ด้วย หากผู้อ่านเข้าใจการใช้งาน 8255 กับ Z-80 ที่จะกล่าวถึงในบทนี้แล้วก็จะนำไปประยุกต์ใช้งานในลักษณะอื่น ๆ ได้ไม่ยากนัก

รูป 5.1 นี้แสดงบล็อกไดอะแกรม ของ 8255 ซึ่งหน้าที่ของแต่ละบล็อกมีดังต่อไปนี้คือ

บล็อกกลุ่มแรกที่เราจะพูดถึงนี้ ได้แก่ บล็อกจำนวน 4 บล็อก ที่อยู่ทางด้านขวาของรูป ซึ่งจะเป็นส่วนที่เชื่อมต่อกับอุปกรณ์ภายนอกอื่น ๆ โดยมีสาย PA0-PA7, PB0-PB7 และ PC0-PC7 เป็นทางผ่านของขอมระหว่างอุปกรณ์ภายนอกกับ 8255 สายสัญญาณเหล่านี้จะถูกแบ่งออกเป็น 3 I/O พอร์ตได้แก่ พอร์ต A (PA), พอร์ต B (PB) และพอร์ต C (PC) พอร์ตเหล่านี้แต่ละพอร์ตสามารถเป็นได้ทั้งพอร์ตอินพุตและเอาต์พุต และแต่ละบล็อกจะมีสายสัญญาณเชื่อมเข้ากับบัสรวมภายในของ 8255


บล็อกกลุ่มถัดมา ได้แก่ GROUP A CONTROL และ GROUP B CONTROL ซึ่งจะเป็นตัวกำหนดลักษณะการทำงานของทั้ง 3 I/O พอร์ต (8255 ลักษณะการทำงานที่แตกต่างกันอยู่ 3 โหมด สามารถกำหนดได้โดยการโปรแกรมส่ง CONTROL WORD ให้กับ 8255 ซึ่งจะกล่าวถึงในภายหลัง) จากรูป 5.1 จะเห็นว่า พอร์ต C นี้จะประกอบด้วย พอร์ตนาน 4 บิต 2 พอร์ต กลุ่มหนึ่งจะถูกควบคุมโดย GROUP A CONTROL และอีกกลุ่มหนึ่งจะถูกควบคุมโดย GROUP B CONTROL สำหรับเหตุผลนั้นจะกล่าวถึงในภายหลัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 8255A/8255A-5 PROGRAMMABLE PERIPHERAL INTERFACE

- MCS-85™ Compatible 8255A-5
- 24 Programmable I/O Pins
- Completely TTL Compatible
- Fully Compatible with Intel® Micro-processor Families
- Improved Timing Characteristics
- Direct Bit Set/Reset Capability Easing Control Application Interface
- 40-Pin Dual in-Line Package
- Reduces System Package Count
- Improved DC Driving Capability

The Intel® 8255A is a general purpose programmable I/O device designed for use with Intel® microprocessors. It has 24 I/O pins which may be individually programmed in 2 groups of 12 and used in 3 major modes of operation. In the first mode (MODE 0), each group of 12 I/O pins may be programmed in sets of 4 to be input or output. In MODE 1, the second mode, each group may be programmed to have 8 lines of input or output. Of the remaining 4 pins, 3 are used for handshaking and interrupt control signals. The third mode of operation (MODE 2) is a bidirectional bus mode which uses 8 lines for a bidirectional bus, and 5 lines, borrowing one from the other group, for handshaking.



รูปที่ 5.1 แสดงบล็อกโคะแกรมและการวางตำแหน่งขาของ 8255

บล็อกควบคุมสุดท้ายที่จะกล่าวถึง คือ แกะ DATA BUS BUFFER และ READ/ WRITE CONTROL LOGIC ซึ่งบล็อกเหล่านี้จะเป็นส่วนที่ติดต่อกับ CPU, DATA BUS BUFFER นี้จะเป็นบัฟเฟอร์ให้กับบัสข้อมูลของ CPU ส่วน READ/WRITE CONTROL LOGIC จะเป็นส่วนที่ควบคุมไหลของข้อมูลเข้าหรือออกจากรีจิสเตอร์ภายใน ตัวที่ถูกต้อง และในเวลาที่เหมาะสม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## รายละเอียดการจักระียงขาของ 8255

ในส่วนนี้เราจะพิจารณาหน้าที่ของขาแต่ละขาของ 8255 ซึ่งข้อมูลเหล่านี้จะมีประโยชน์ในการเชื่อมต่อเข้ากับระบบบัสของ CPU สำหรับการจักษาแสดงไว้ในรูปที่ 5.1 รายละเอียดของแต่ละขามังนี้ คือ

DO-D7 : เป็นสายขอมูลอินพุท/เอาพุทแบบสองทิศทาง (BI-DIRECTIONAL BUS) จะเป็นทางผ่านของขอมูลระหว่างพอร์ทต่าง ๆ ของ 8255 กับบัสขอมูลของ Z-80

$\overline{CS}$  (CHIP SELECT INPUT) : เมื่อขานี้มีสถานะลอจิกเป็น "0" CPU จะสามารถที่จะอ่านหรือเขียนขอมูลกับ 8255 ได้

$\overline{RD}$  (READ INPUT) : เมื่อขานี้มีสถานะลอจิกเป็น "0" และสัญญาณ  $\overline{CS}$  มีลอจิกเป็น "0" ขอมูลจาก 8255 จะปรากฏระบบบัสขอมูล CPU ก็จะสามารถอ่านขอมูลออกไปได้ (ในการตั้งรอกของขาสัญญาณนี้จะถือเอา CPU เป็นหลัก)

$\overline{WR}$  (WRITE INPUT) : เมื่อขานี้มีสถานะลอจิกเป็น "0" และขาสัญญาณ  $\overline{CS}$  มีลอจิกเป็น "0" ขอมูลจากระบบบัสขอมูลจะถูกเขียนเข้าไปยัง 8255 ได้

AO-A1 (ADDRESS INPUT) : จะเป็นตัวกำหนดการเลือกใช้รีจิสเตอร์ภายในของ 8255 ซึ่งจะกล่าวรายละเอียดในภายหลัง

RESET : เมื่อขานี้มีสถานะเป็น "1" 8255 จะอยู่ในสภาวะรีเซ็ตทุก ๆ พอร์ทของ 8255 จะถูกเซ็ทให้อยู่ในโหมดอินพุท

PA0-PA7, PBO-PB7 : ขาสัญญาณเหล่านี้จะถูกใช้เป็นพอร์ท I/O ขนาด 8 บิต ใช้ต่อเข้ากับอุปกรณ์ภายนอกอื่น ๆ

PC0-PC7 : ขาสัญญาณนี้ถูกใช้เป็นพอร์ท I/O ขนาด 8 บิต เช่นเดียวกับ PA0-PA7 และ PBO-PB7 แยกกลุ่มของขาสัญญาณเหล่านี้สามารถแบ่งออกเป็น 2 กลุ่ม โดยแต่ละกลุ่มมีขนาด 4 บิตได้ กลุ่มแรกจะใช้ควบคุม PBO-PB7 และกลุ่มที่ 2 ใช้ควบคุม


PA0-PA7 (ซึ่งจะกล่าวถึงรายละเอียดในภายหลัง)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การต่อ 8255 เข้ากับ Z-80

ในการต่อ 8255 เข้ากับระบบของ Z-80 นั้น สัญญาณต่าง ๆ ที่เกิดขึ้นจะเหมือนกับขบวนการติดต่อกับ I/O ดังที่แยกกล่าวมาแล้ว โดยจะต้องเอาสัญญาณ A0-A7 จาก Z-80 มาถอดรหัสเพื่อสร้างสัญญาณเลือกพอร์ท แต่เนื่องจาก 8255 มีขา ADDRESS INPUT อยู่แล้ว 2 ขา (A0, A1) ซึ่งโดยปกติแล้ว ขา A0, A1 นี้จะต่อเข้าโดยตรงกับ A0, A1 จาก บัสแอดเดรส นั่นคือ 8255 หนึ่งตัวจะใช้ค่าพอร์ทแอดเดรสถึง 4 ค่า ( $2^2$ ) ส่วนสัญญาณอีก 6 เส้น (A2-A7) จะนำไปถอดรหัสเพื่อทำสัญญาณเลือกชิพ (CHIP SELECT) ให้แก่ 8255

ในที่นี้เราจะสมมติให้ 8255 มีพอร์ทแอดเดรสอยู่ที่ 10H, 11H, 12H และ 13H ซึ่งวิธีหนึ่งที่สามารถจะถอดรหัสพอร์ทเหล่านี้ได้ แสดงไว้ในรูป 5.2




รูปที่ 5.2 แสดงผังวงจรการถอดรหัสการเลือกพอร์ทที่ติดต่อกับ 8255

จากรูปที่ 5.2 นี้ จะเห็นว่าขาอินพุท CS จะแอกทีฟก็ต่อเมื่อ A7-A2 มีเท่ากับ 000100XXB (2 บิตกลางจะใช้เพื่อเลือกใช้รีจิสเตอร์ภายใน 4 ตัว)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นต่อไปที่เราจะต้องทำคือ การต่อขา  $\overline{RD}$  และ  $\overline{WR}$  ของ 8255 เข้ากับสัญญาณควบคุม  $\overline{IOR}$  และ  $\overline{IOW}$  ของระบบ การที่เราไม่ต่อขา  $\overline{RD}$  และ  $\overline{WR}$  เข้าโดยตรง เพราะในตัวอย่างวิธีการถอดรหัสของเรา อาจจะเกิดกรณีที่ A7-A0 มีค่าตรงกับ 000100xxB ซึ่งจะทำให้เกิดการอ่านหรือเขียนข้อมูลกับ 8255 โดยไม่ต้องการได้ ในการแก้ปัญหาที่เราจึงใช้สัญญาณ  $\overline{IOR}$  จาก CPU มาทำเป็นสัญญาณ  $\overline{IOR}$  และ  $\overline{IOW}$  เพื่อแยกว่าเป็นการติดต่อกับ I/O ไม่ใช่หน่วยความจำ ดังแสดงในรูป 5.3




รูปที่ 5.3 แสดงวิธีการต่อขา  $\overline{WR}$  และ  $\overline{RD}$  เข้ากับระบบของ Z-80

ในการต่อขา RESET ของ 8255 ซึ่งจะแอสคิทที่ลอจิก "1" เข้ากับขา  $\overline{RESET}$  ของ Z-80 ซึ่งแอสคิทที่ลอจิก "0" นั้นจะต้องใช้ INVERTER คั่นกลางเสียก่อน

ในการต่อสายข้อมูล D0-D7 ของ 8255 เข้ากับระบบบัสข้อมูลของระบบ เราจะสมมติว่าไม่มีการไหลกลับบัสข้อมูล ดังนั้นเราจึงสามารถต่อสายสัญญาณเหล่านี้เข้าโดยตรงกับระบบบัสข้อมูล ดังแสดงวงจรสมบูรณ์ของการเชื่อมต่อ 8255 เข้ากับระบบของ Z-80 ในรูป 5.4

## 8255 READ และ WRITE REGISTER

ขณะนี้เราได้ทำการท้อ 8255 เข้ากับระบบของ z-80 แล้ว ต่อไปเราจะศึกษา การโปรแกรมใช้งาน 8255 เพื่อที่จะให้ทำงานตามที่เราต้องการได้ จะเริ่มต้นพิจารณาที่ รีจิสเตอร์ภายใน 4 ตัว ของ 8255 สำหรับในตัวอย่างการถอดรหัสของเรานี้ ตำแหน่งของ รีจิสเตอร์จะอยู่ที่แอดเดรส 10H, 11H, 12H และ 13H ซึ่งรายละเอียดของรีจิสเตอร์ เหล่านี้จะมีดังนี้คือ




รูปที่ 5.4 แสดงผังวงจรสมรพของการเชื่อมต่อ 8255 เข้ากับระบบของ z-80

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DEVICE PIN				REGISTER NAME
RD	WR	A1	A0	
1	0	0	0	WRITE PORT A DATA
0	1	0	0	READ PORT A DATA
1	0	0	1	WRITE PORT B DATA
0	1	0	1	READ PORT B DATA
1	0	1	0	WRITE PORT C DATA
0	1	1	0	READ PORT C DATA
1	0	1	1	WRITE CONTROL DATA
0	1	1	1	ILLEGAL READ REGISTER

หน้าที่ของรีจิสเตอร์หมายเลข 0-2 จะถูกกำหนดลักษณะการทำงานจากรีจิสเตอร์หมายเลข 3 (รีจิสเตอร์ควบคุม) รูปที่ 5.5 จะแสดงรายละเอียดของแต่ละบิตของรีจิสเตอร์ควบคุมนี้ต่อไป เราจะกล่าวถึงลักษณะการทำงานของ 8255 ทั้ง 3 โหมด และการโปรแกรมให้อยู่ในโหมดต่าง ๆ โค้ดดังต่อไปนี้ คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.5 แสดงรายละเอียดและบิตของรีจิสเตอร์ควบคุมของ 8255

### โหมด 0 : BASIC REGISTER I/O

ในการเซ็ท 8255 ให้อยู่ในโหมด 0 นั้น เราจะต้องส่งคำสั่งควบคุม (CONTROL WORD) ให้แก่วีจิสเตอร์ควบคุมก่อนคำสั่งควบคุมนี้จะกำหนดลักษณะการทำงานให้แก่แต่ละพอร์ทของ 8255 ตัวอย่างหนึ่งของคำสั่งควบคุมที่จะสั่งให้ 8255 ทำงานอยู่ในโหมด 0 นี้ ได้แก่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

D7	D6	D5	D4	D3	D2	D1	D0
1	0	0	0	0	0	0	0

จากรูปที่ 5.5 เราจะเห็นว่า

บิต D7 เป็นตัวกำหนดว่าเป็นคำสั่งควบคุม (CONTROL WORD)

บิต D6 และ D5 กำหนดโหมดการทำงานของ พอร์ต A D6,D5 มีค่าเป็น "0" แสดงว่าอยู่ในโหมด 0

บิต D4 "0" กำหนดให้ พอร์ต A เป็นพอร์ตเอาต์พุต

บิต D3 "0" เซ็ตพอร์ต C 4 บิตบนเป็นพอร์ตเอาต์พุต

บิต D2 "0" เซ็ตโหมดของพอร์ต B ให้พอร์ต อยู่ในโหมด 0

บิต D1 "0" เซ็ตพอร์ต B เป็นพอร์ตเอาต์พุต

บิต D0 "0" เซ็ตพอร์ต C ให้ 4 บิตล่างเป็นพอร์ตเอาต์พุต

คำสั่งควบคุมนี้จะกำหนดให้พอร์ททั้ง 3 ของ 8255 ทำงานอยู่ในโหมด 0 และเป็นพอร์ตเอาต์พุตซึ่งจะโคสายสัญญาณซึ่งสามารถติดต่อกับอุปกรณ์ภายนอกได้ถึง 24 สาย คำสั่งของ Z-80 ที่จะเซ็ตให้ 8255 อยู่ในลักษณะดังกล่าวคือ

LD A, 32H : เซ็ตโหมดให้พอร์ท A

OUT (10H), A : ส่งโหมดให้พอร์ท A

LD A, 41H : เซ็ตโหมดให้พอร์ท B

OUT (11H), A : ส่งโหมดให้พอร์ท B

LD A, 73H : เซ็ตโหมดให้พอร์ท C


OUT (12H), A : ส่งโหมดให้พอร์ท C

หลังจากที่คำสั่งเหล่านี้ถูก EXECUTE แล้วพอร์ท A, B และ C ของ 8255 จะมีข้อมูลต่าง ๆ ที่ส่งไปให้ปรากฏอยู่

ในการทำงานในโหมด 0 ของ 8255 นี้ อาจจะต้องตั้งให้พอร์ทของ 8255 เป็น อินพุทหรือเอาต์พุทก็ได้ อย่างเช่น ให้พอร์ท A และพอร์ท C เป็นพอร์ทเอาต์พุทและพอร์ท B เป็นพอร์ทอินพุท เราจะต้องส่งคำสั่งควบคุมให้แกรีจิสเตอร์ควบคุมในลักษณะดังนี้คือ

D7	D6	D5	D4	D3	D2	D1	D0
1	0	0	0	0	0	1	0

หลังจากที่ส่งคำสั่งควบคุมให้แกรีจิสเตอร์ควบคุมแล้ว 8255 จะถูกเซตให้มีลักษณะการทำงานดังรูป 5.6 เราจะใช้คำสั่ง IN อ่านข้อมูลมาจากพอร์ท B ได้



รูปที่ 5.6 บล็อกไดอะแกรมแสดงลักษณะการทำงานของ 8255 ในโหมด 0 หลังจากส่งคำสั่งควบคุมให้ 8255 แล้ว

## บทที่ 6

## การออกแบบและการทำงานของ

ในการออกแบบเครื่อง AUTOMATIC LOADER IC นี้ เราจะนำไปใช้กับเครื่องที่ทำงานเกี่ยวกับไอซี โดยให้ไอซีผ่านขบวนการโค้กเครื่อง เพราะฉะนั้น เครื่องที่ออกแบบนี้จึงสามารถนำไปใช้งานกับเครื่องที่เกี่ยวข้องได้อย่างกว้างขวางเช่น เครื่องค้กชาไอซี, เครื่องพิมพ์เบอร์ไอซี และเครื่องอื่น ๆ

เครื่อง AUTOMATIC LOADER IC แบ่งได้เป็น 2 ส่วนคือ ส่วนการปล่อยไอซี (Output Shuttle) และส่วนของการรับไอซี (Input Shuttle) ซึ่งแต่ละส่วนมีลำดับขั้นการทำงานดังนี้

## การทำงานของส่วนรับไอซี (Input Shuttle)

1. เริ่มแรกจะเป็นการเซตขอมูลต่าง ๆ เช่น เซตการทำงานของ PPI-8255 เพื่อให้ PORT A เป็น OUTPUT PORT และ PORT B และ C เป็น INPUT PORT แล้ว CLEAR OUTPUT PART
2. ON-MAN & DIS เพื่อให้ไ้ทราบว่ขณะนี้เครื่องเริ่มทำงานแล้ว
3. OFF-MAN & DIS เพื่อให้ไ้ทราบว่ขณะนี้เครื่องกำลังทำงานจะไม่รับทราบขอมูลที่ป้อนให้ขณะนี้
4. SCAN ค้ย เพื่อตรวจสอบว่มีการกค้ยสั่งงานอะไรให้กับเครื่องหรือไม่ โดยจะป้องกันการค้เบลาารของสว้ทช้ควบคุมการ DELAY การรับค้ว้ไ้เป็นเวลา 10 ms เพื่อให้แน่ใจว่เป็นการกค้ยจริง ไม่ใช่สัญญาณ transient จากที่อื่นเข้ามารบกวน

โดยจะแยกค้ว้ 3 ค้ยคือ

4.1 CK VALVE เพื่อตรวจสอบการทำงานของ VALVE แต่ละค้ว้โดย ON และ OFF VALVE แต่ละค้ว้ เป็นเวลาค้ว้ละ 30 ms แล้ว ON-DIS LIGHT พร้อม ๆ กันค้ว้

4.2 DISABLE (DIS) เพื่อบุค้การทำงานของเครื่องไว้ชั่วขณะกรณีที่เกิดการผิดปกติขึ้นขณะทำงาน โดยใช้ sw แบบกดค้กค้กค้บ (ใช้ไฟล้้แคง)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 MANUAL (MAN) เพื่อใช้สำหรับการ RUN PROCESS แบบธรรมดา คือ ผู้ปฏิบัติงานคอยกดคีย์เองทีละครั้ง เมื่อครบ Function การทำงาน (ใช้ไฟสีเหลือง)

5. RETUBE ทำหน้าที่ควบคุมให้ VALVE ลมต่าง ๆ เปิดเปิดตามจังหวะที่เหมาะสมเพื่อให้หลอดที่ใช่แล้วถูกขับออกไป แล้วนำหลอดใหม่เข้ามาโดยไม่มีกักรหล่นลงมาทับกัน

6. CHK TUBE เป็นการตรวจสอบว่าขณะนี้มีหลอดครบ IC หรือไม่ (เพื่อป้องกันการผิดพลาดอันเกิดจาก IC ถูกส่งไปขณะไม่มีหลอด) ถ้าไม่มีหลอดไฟสีแดงจะกระพริบเพื่อแสดงให้ทราบว่ายังไม่มีหลอด ถ้ามีหลอดแล้วจะข้ามขั้นตอนนี้ไป

7. CHK IC เป็นการตรวจสอบว่ามี IC ไหลเข้ามา เข้ามายังจุดกักจับหรือยัง ถ้ายังก็จะ LOOP คอยตรวจสอบต่อไป ถ้ามี IC แล้วก็จะทำงานในขั้นต่อไป

8. อ่านข้อมูลตัวเลข BCD จาก PORT B ซึ่งถูกกำหนดให้เป็นตัวตั้งจำนวน IC ในแต่ละหลอด แล้วแสดงผลไปพร้อม ๆ กัน โดยใช้ 7-segments 2 ตัวแล้วแปลงตัวเลข BCD 2 หลักให้อยู่ในรูปของเลขฐาน 16 เพื่อให้ง่ายต่อการคำนวณของ z-80 โดยจะ set ค่าที่ได้เป็นจำนวน IC ที่ต้องการในแต่ละหลอด

9. ตรวจสอบว่ามี IC มาหรือไม่ ถ้ามีจะปล่อย IC ไปทีละตัว ไปยังหลอด แล้วลศค่าตัวนับที่ได้จากข้อ 8 ลงหนึ่ง พร้อมทั้งตรวจสอบว่า ครบจำนวนแล้วหรือยัง โดยจะทำงานจนครบจำนวน (ยกเว้นมีการสั่งจากคีย์อื่นมาซึ่งจะหยุดในขณะทำงานนี้) แล้วจึงไปปล่อยหลอดที่มี IC เต็มแล้ว (ครบจำนวนตัวที่ตั้งไว้) ในข้อที่ 3 แล้ววนอยู่เช่นนี้ตลอดการใช้งาน

การทำงานของส่วนปล่อยไอซ์ (Output Shuttle)

1. เป็นการเริ่มคนโปรแกรมโดยจะเซ็ทข้อมูลต่าง ๆ แล้ว CLEAR OUTPUT PORT เพื่อให้พร้อมที่จะรับงานต่อไป

2. ON-MAN & DIS เพื่อให้ผู้ใช้ทราบว่า เครื่องเริ่มทำงานแล้ว

3. OFF DIS ; ON MAN เพื่อแสดงว่า พร้อมที่จะรับคำสั่งจากคีย์ต่าง ๆ แล้ว

4. SCAN คีย์ ซึ่งจะเหมือนกันกับในข้อที่ 4 ของทางคาน INPUT

5. SHK ON เป็นการเคาะหลอดจำนวน 6 ครั้ง เพื่อให้ IC ไหลลงสู่

PROCESS ที่ต้องการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6. IC CHK เป็นการตรวจสอบว่ามี IC ไหลผ่านมายังตัวคัทจับหรือไม่ ถ้าไม่มีจะรอนกว่าจะมี (และเพื่อป้องกันกรณีที่เครื่องทำงานโดยไม่มีหลอด IC ทางด้าน OUTPUT)

7. ตรวจสอบ IC อีกครั้งว่ามีแล้วนั้นผ่านตัวคัทจับไปหรือยัง (นำไปเข้า Product Line หรือยัง) ถ้ายังจะรอนกว่าจะผ่านไป

8. SHAKE เป็นการเคาะหลอดจำนวน 6 ครั้ง โดยในการเคาะแต่ละครั้งจะตรวจสอบด้วยว่ามี IC ผ่านมาหรือยัง ถ้ายังจะเคาะต่อไปจนครบ 6 ครั้ง ถ้ายังไม่มียกก็ปล่อยหลอด (ถือว่าหลอดนั้นไม่มี IC แล้ว) ถ้าในระหว่างที่เคาะยังไม่ครบ 6 ครั้ง เกิดมี IC ผ่านมาเครื่องจะเซ็ทการนับใหม่คือ ไปเริ่มที่ศูนย์

9. RETUBE เป็นการปล่อยหลอด ซึ่งจะทำได้โดยการควบคุมให้ VALVE แต่ละตัวสลับกันเปิด เพื่อให้หลอดที่ไม่มี IC แล้ว ถูกดันออกไป และหลอดที่มี IC หลุดออกไป จะถูกปล่อยลงมาแทนที่เดิมแล้วกลับไปให้ข้อ 3 ใหม่ โดยจะวนอยู่เช่นนี้ตลอดการใช้งาน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ชุด IC


2	ตัว	Z80	CPU
2	ตัว	6264	RAM
4	ตัว	74LS138	
2	ตัว	8255	I/O PORT
2	ตัว	74LS86	
2	ตัว	7448	
1	ตัว	74374	
1	ตัว	74244	
1	ตัว	74132	
2	ตัว	74139	

## ชุด SOCKET

4	ตัว	40 - PINS SOCKET
6	ตัว	16 - PINS SOCKET
4	ตัว	28 - PINS SOCKET

## ชุด RESISTOR

23	ตัว	10K $\Omega$
2	ตัว	4.7K $\Omega$
4	ตัว	330 $\Omega$
2	ตัว	220 $\Omega$
2	ตัว	680 $\Omega$
6	ตัว	1K $\Omega$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ชุด CAPACITOR

2	ตัว	220	$\mu F$	ELE
2	ตัว	22	$\mu F$	ELE
2	ตัว	1	$\mu F$	TAN
2	ตัว	0.01	$\mu F$	ไมลาร์
2	ตัว	83	$\mu F$	ELE
2	ตัว	4.7	$\mu F$	TAN
12	ตัว	0.1	$\mu F$	TAN
2	ตัว	10	$\mu F$	CER


## ชุดเบ็ดเตล็ด

6	ตัว	LED	(แดง 4 ตัว, เขียว 2 ตัว)
4	ตัว	1N60	
2	ตัว	7805	
2	ตัว	1N4148	
2	ตัว	HEAT SINK	
4	ตัว	CONNECTOR	40 PINS
2	ตัว	DIP SWITCH	
2	ตัว	X'TAL	3.579545 MHZ
2	ชุด	ขั้วต่อ	SUPPLY
2	ตัว	RESET SWITCH	
2	ตัว	BC 547	

SOLINOID VALUE	#	16 x 15	7	EA
"-----"	#	16 x 60	4	"
"-----"	#	15 x 30	4	"
"-----"	#	15 x 15	1	"


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

INPUT: CHUT.




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมีผู้คัดลอกและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

OUTPUT CHUT  
=====



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้เข้าไปใช้ประโยชน์ด้านการค้า  
 ฝากกรณีใดๆ ทั้งสิ้น ให้แจ้งให้ทราบเพื่อที่จะปรับปรุงแก้ไข และต้องขออนุญาตทุกครั้งหากมีการนำไปใช้



b7	b6	b5	b4	b3	b2	b1	b0	
D2	C2	B2	A2	D1	C1	B1	A1	DB

C1H

INPUT PORT.








SW	SW	SW	SW	SW				
MAN	DIS	PHOTO	TUBE	CHKV				PC
b7	b6	b5	b4	b3	b2	b1	b0	

C2H




MAN	DIS	CY6	CY5	CY4	CY3	CY2	CY1	PA
-----	-----	-----	-----	-----	-----	-----	-----	----

COH OUTPUT PORT


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 . ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรทำงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RETUBE

OFF-PORT  
O/P

ON-CY3  
D-250 MS

ON-CY3,2  
D-200 MS

OFF-CY3,2  
D-100 MS

ON-CY5  
D-200 MS

ON-CY5,4  
D-400 MS

ON-CY5  
D-100 MS

OFF-O/P PORT  
D-200 MS

END

b7	b6	b5	b4	b3	b2	b1	b0
MAN	DIS		CY5	CY4	CY3	CY2	CY1

(COH)  
PA-OUTPUT PORT (80H)

	SW MAN	SW DIS	SW PHOTO		SW CHKV		
b1	b6	b5	b4	b3	b2	b1	b0

PC-INPUT PORT (18H)  
(C2H)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

:  
: ASM

```
0000 *
0010 *
0020 *****
0030 *
0040 *
0050 *
0060 *
0070 *
0080 *
0090 *
0100 *
0110 *
0120 *
0130 *
0140 *****
0150 *
0160 *
0170 *
0180 *
0190 *
0200 *
0210 *
0220 *
0230 *
0240 *
0250 *
0260 *
0270 *
0280 *
0290 *
0300 *
0310 *
0320 *
0330 *
0340 *
0350 *
0360 *
0370 *
0380 *
0390 *
0400 *
0410 *
0420 *
0430 *
0440 *
0450 *
0460 *
0470 *
0480 *
0490 *
0500 *
0510 *
0520 *
0530 *
0540 *
0550 *
0560 *
0570 *
0580 *
0590 *
0600 *
0610 *
0620 *

PROGRAM MICROPROCESSOR
# Z-80

AUTOMATIC LOADER IC
(OUT PUT SHUTLE)

.DR 0000H
.TF AUTO

SET PARAMETER

LD A,BBH ;SET PORT
OUT (0C3H),A
LD A,00H ;CLEAR O/P PORT
OUT (0C0H),A
LD SP,0DFFH
LD A,0C0H ;ON-MAN&DIS
OUT (0C0H),A
LD HL,0AA7DH ;DELAY 500
CALL DELAY
LD A,00H OFF-MAN&DIS
OUT (0C0H),A
LD HL,0AA7DH ;DELAY 500
CALL DELAY

NEW LOOP

NWLOOP LD A,80H ;ON-MAN
OUT (0C0H),A
CALL CKVALE
LD B,06H

SHAKE ON
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

0028- 3E 81      0630 SHKON  LD  A,51H  ;CN-CY1,MAN
002A- D3 C0      0640      OUT  (0C0H),A
002C- 21 32 44  0650      LD  HL,4432H  ;DELAY 200
002F- CD E6 00  0660      CALL DELAY
0032- 3E 80      0670      LD  A,80H  ;OFF-CY1
0034- D3 C0      0680      OUT  (0C0H),A
0036- 21 4B 68  0690      LD  HL,664BH  ;DELAY 300
0039- CD E6 00  0700      CALL DELAY
003C- 10 EA      0710      DJNZ SHKON
0720 *
0730 *-----*
0740 *
0750 *          LOOP IC
0760 *
0770 *-----*
0780 *
0790 *
003E- CD F1 00  0800 LOOPIC CALL CKVALE
0041- CD C4 00  0810      CALL SCANK
0044- DB C2      0820      IN  A,(0C2H)
0046- CB 67      0830      BIT  4,A  ;CHECK IC
0048- 20 F4      0840      JR   NZ,LOOPIC
0850 *
0860 *-----*
0870 *
0880 *          HAS IC
0890 *
0900 *-----*
0910 *
0920 *
0930 *
004A- CD D4 00  0940 HASIC  CALL SCANK
004D- CD F1 00  0950      CALL CKVALE
0050- DB C2      0960      IN  A,(0C2H)
0052- CB 67      0970      BIT  4,A
0054- CB F4      0980      JR   Z,HASIC;HAS-IC
0056- 04 06      0990      LD  B,06H
1000 *
1010 *-----*
1020 *
1030 *
1040 *          SHAKE
1050 *
1060 *-----*
1070 *
1080 *
0058- CD C4 00  1090 SHAKE  CALL SCANK
005B- 3E 01      1100      LD  A,01H  ;CN-CY1
005D- D3 C0      1110      OUT  (0C0H),A
005F- 21 32 44  1120      LD  HL,4432H  ;DELAY 200
0062- CD E6 00  1130      CALL DELAY
0065- 3E 00      1140      LD  A,00H
0067- D3 C0      1150      OUT  (0C0H),A
0069- 21 4B 66  1160      LD  HL,664BH  ;DELAY 300
006C- CD E6 00  1170      CALL DELAY
006F- DE C2      1180      IN  A,(0C2H)
0071- CB 67      1190      BIT  4,A
0073- 28 D5      1200      JR   Z,HASIC
0075- 10 E1      1210      DJNZ SHAKE ;SHAKE 6 TIME
1220 *
1230 *-----*
1240 *
1250 *
1260 *          RETUBE
1270 *
1280 *-----*

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1250 *
1300 *
0077- 3E 00 1310 RETUBE LD A,00H ;CLEAR O/P PORT
0079- D3 C0 1320 OUT (0C0H),A
0075- 3E 04 1330 LD A,04H ;ON-CY3
007D- D3 C0 1340 OUT (0C0H),A
007F- 21 EE 53 1350 LD HL,553EEH ;DELAY 250
0082- CD E6 00 1360 CALL DELAY
0085- 3E 04 1370 LD A,04H ;ON-CY3,CY2
0087- D3 C0 1380 OUT (0C0H),A
0089- 21 32 44 1390 LD HL,4432H ;DELAY 200
008C- CD E6 00 1400 CALL DELAY
008F- 3E 00 1410 LD A,00H ;OFF-CY3,CY2
0091- D3 C0 1420 OUT (0C0H),A
0093- 21 18 22 1430 LD HL,2218H ;DELAY 100
0096- CD E6 00 1440 CALL DELAY
0099- 3E 01 1450 LD A,01H ;NO-CY5
009B- D3 C0 1460 OUT (0C0H),A
009D- 21 32 44 1470 LD HL,4432H ;DELAY 200
00A0- CD E6 00 1480 CALL DELAY
00A3- 3E 18 1490 LD A,18H ;ON-CY5,CY4
00A5- D3 C0 1500 OUT (0C0H),A
00A7- 21 64 88 1510 LD HL,8864H ;DELAY 400
00AA- CD E6 00 1520 CALL DELAY
00AD- 3E 10 1530 LD A,10H ;ON-CY5
00AF- D3 C0 1540 OUT (0C0H),A
00B1- 21 18 22 1550 LD HL,2218H ;DELAY 100
00B4- CD E6 00 1560 CALL DELAY
00B7- 3E 00 1570 LD A,00H ;OFF-O/P PORT
00B9- D3 C0 1580 OUT (0C0H),A
00BB- 21 32 44 1590 LD HL,4432H ;DELAY 200
00BE- CD E6 00 1600 CALL DELAY
00C1- D3 1F 00 1610 JF NWLOOP
1620 *
1630 *
1640 *
1650 *
1660 *
1670 *
1680 *
1690 *
1700 *
00C4- D3 C2 1710 SCANK IN A,(0C2H)
00C5- CB 77 1720 BIT 5,A ;MAN SW
00C8- 28 00 1730 JR Z,DISCHK ;NON PRESS
00CA- 3E 80 1740 LD A,80H ;ON-MAN
00CC- D3 C0 1750 OUT (0C0H),A
00CE- 21 18 22 1760 LD HL,2218H ;DELAY 100
00D1- CD E6 00 1770 CALL DELAY
00D4- 1B A1 1780 JR RETUBE
1790 *
00D5- CB 6F 1800 DISCHK BIT 5,A ;DIS SW
00D8- CB 1810 RET Z ;DON'T KEY
1820 *
00D9- 3E 44 1830 DIS LD A,44H ;ON-DIS,CY3
00DB- D3 C0 1840 OUT (0C0H),A
00DD- DB C2 1850 IN A,(0C2H)
00DF- CB 6F 1860 BIT 5,A ;DIS SW
00E1- 2D F6 1870 JR NZ,DIS
00E3- C3 1F 00 1880 JF NWLOOP ;DON'T PRESS
1890 *
1900 *
1910 *
1920 *
1930 *
1940 *

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1950 *-----*
1960 *
1970 *
1980 DELAY NOP
1990 NOP
2000 NOP
2010 NOP
2020 NOP
2030 DEC HL
2040 LD A,H
2050 OR L
2060 JR NZ,DELAY
2070 RET
2080 *
2090 *
2100 *-----*
2110 *
2120 *
2130 * CHECK VALVE *
2140 *-----*
2150 *
2160 *
2170 CKVALE IN A,(0C2H)
2180 BIT 2,A ;VALVE SW
2190 RET Z ;DON'T PRESS
2200 LD A,01H ;TEST-CY1
2210 CALL CHKV
2220 SLA A ;TEST-CY2
2230 CALL CHKV
2240 SLA A ;TEST-CY3
2250 CALL CHKV
2260 SLA A ;TEST-CY4
2270 CALL CHKV
2280 SLA A ;TEST-CY5
2290 CALL CHKV
2300 JR CKVALE
2310 *
2320 *
2330 *-----*
2340 *
2350 *
2360 * CHKV *
2370 *-----*
2380 *
2390 *
2400 CHKV LD B,05H ;TEST 5 TIME
2410 *
2420 CHKLP OUT (0C0H),A
2430 LD C,A
2440 LD HL,4432H ;DELAY 200
2450 CALL DELAY
2460 LD A,C0H
2470 OUT (0C0H),A
2480 LD HL,0CC91H ;DELAY 600
2490 CALL DELAY
2500 LD A,C
2510 DJNZ CHKLP
2520 RET
2530 *
2540 *
2550 *****
2560 *
2570 *
2580 *
2590 *
2600 *

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

2610 *****
2620 *
2630 *
2640 *
2650 *
2660 *
2670 *
2680 *
2690 *
2700 *
2710 *
2720 *
2730 *
2740 *
2750 *
2760 *
2770 *
2780 *****
2790 *
2800 *
2810 *
2820 END

```

PROJECT BY:

1) MR. JARUAK KEECHUEI  
NUMBER 31.3604

2) MR. CHUCHAT JITNUM  
NUMBER 31.3606

3) MR. SUMRITH BUNRUNGSUK  
NUMBER 31.3630

SYMBOL TABLE

- 0113- CHKLF
- 0111- CHKV
- 00F1- CKVALE
- 00F6- DELAY
- 00D7- DIS
- 00D6- DISCHK
- 012A- END
- 004A- HASIC
- 003E- LOOPIC
- 001F- NWLOOP
- 0077- RETUBE
- 00C4- 3CANK
- 005B- SHAKE
- 0028- BHKON

0000 ERRORS IN ASSEMBLY




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

: ASM

```

0000 *
0010 *
0020 *****
0030 *
0040 *
0050 *   PROGRAM FOR MICROPROCESSOR
0060 *
0070 *   # Z-60
0080 *
0090 *   AUTOMATIC LOADER IC
0100 *
0110 *   (INPUT SHUTLE)
0120 *
0130 *****
0140 *
0150 *
0160 *   OR 0000H
0170 *   TR AUTO
0180 *
0190 *
0200 *
0210 *   SET PARAMETER
0220 *
0230 *
0240 *
0250 *
0260 *
0270 *   LD   A,8BH ;SET PORT
0280 *   OUT (0C0H),A
0290 *   LD   A,00H ;CLEAR O/P PORT
0300 *   OUT (0C0H),A
0310 *   LD   SP,0DFFH
0320 *   LD   A,0C0H ;ON MAN&DIS
0330 *   OUT (0C0H),A
0340 *   LD   HL,0AA7DH
0345 *   CALL DELAY
0350 *
0355 *   MANUAL LD   A,80H ;OFF MAN&DIS
0360 *   OUT (0C0H),A
0370 *   LD   HL,1000H
0380 *   CALL DELAY
0390 *   CALL CKVALE
0400 *   CALL SCANR
0410 *   LD   A,80H ;CLEAR O/P PORT
0420 *   OUT (0C0H),A
0430 *   LD   A,10H ;ON-CYS
0440 *   OUT (0C0H),A
0450 *   LD   HL,553EH ;DELAY 250
0460 *   CALL DELAY
0470 *   LD   A,30H ;ON-CYS,CY6
0480 *   OUT (0C0H),A
0490 *   LD   HL,2218H ;DELAY 100
0500 *   CALL DELAY
0510 *   LD   A,34H ;ON-CYS,CY6,CY3
0520 *   OUT (0C0H),A
0530 *   LD   HL,553EH ;DELAY 250
0540 *   CALL DELAY
0550 *   LD   A,16H ;ON-CYS,CY3,CY2
0560 *   OUT (0C0H),A
0570 *   LD   HL,4432H ;DELAY 200
0580 *   CALL DELAY
0590 *   LD   A,10H ;ON-CYS
0600 *   OUT (0C0H),A
0610 *   LD   HL,1100H ;DELAY 50
0620 *   CALL DELAY
0630 *   LD   A,18H ;ON-CYS,CY4
0640 *   OUT (0C0H),A

```



เอกสารนี้เป็นเอกสารสงวนไว้สำหรับภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

005F- 21 6A 88 0650 LD HL,8864H ;DELAY 400
0062- 0D E0 00 0660 CALL DELAY
0065- 3E 10 0670 LD A,10H ;ON-CY5
0067- D3 00 0680 OUT (0C0H),A
0069- 21 34 55 0690 LD HL,5534H ;DELAY 250
006C- 0D E0 00 0700 CALL DELAY
006F- 3E E0 0710 LD A,80H ;ON-MAN
0071- D3 00 0720 OUT (0C0H),A
0725 *
0073- 0D 05 01 0730 * LOOP1 CALL CKVALE
0076- 0D 07 00 0740 CALL SCANKR
0079- DB 02 0750 IN A,(0C2H)
007B- DB 5F 0760 BIT 3,A ;CHK TUBE
007D- 20 14 0770 JR NZ,ICCHK
007F- 3E 40 0780 LD A,40H ;ON-DIS
0081- 03 01 0790 OUT (0C0H),A
0083- 21 4E 66 0800 LD HL,664EH ;DELAY 300
0086- 0D E0 00 0810 CALL DELAY
0089- 3E 00 0820 LD A,00H
008B- D3 00 0830 OUT (0C0H),A ;OFF-DIS
008D- 21 4E 66 0840 LD HL,664EH ;DELAY 300
0090- 0D E0 00 0850 CALL DELAY
0093- 1B DB 0860 JR LOOP1
0870 *
0880 *
0890 *
0900 *
0910 * CHECK IC
0920 *
0930 *
0940 *
0950 *
0960 * ICCHK BIT 4,A ;CHK PHOTO(IC)
0970 JR NZ,LOOP1
0980 LD A,00H ;OFF-MAN
0990 OUT (0C0H),A
099B- DB 00 1000 IN A,(0C1H)
099D- DB 01 1010 CALL DTOH
099F- 0D E0 00 1020 LD B,H
0A02- 44 1025 *
0A03- 53 1030 * LOOP2 LD E,B
0A04- 0D 05 01 1040 CALL CKVALE
0A07- 0D 07 00 1050 CALL SCANKR
0A0A- 43 1060 LD B,E
0A0B- DB 02 1070 IN A,(0C2H)
0A0D- 0E 67 1080 BIT 4,A ;CHK IC
0A0F- 20 F2 1090 JR NZ,LOOP2 ;NO-IC
1100 *
1110 *
1120 *
1130 *
1140 * REWORK
1150 *
1160 *
1170 *
1180 *
1190 * REWORK LD A,01H ;ON-CY1
00B3- D3 00 1200 OUT (0C0H),A
00B5- DB 02 1210 IN A,(0C2H)
00B7- DB 67 1220 BIT 4,A
00B9- 20 F6 1230 JR Z,REWORK ;HAVE IC
00BB- 3E 00 1240 LD A,00H ;OFF-CY1
00BD- D3 00 1250 OUT (0C0H),A
00BF- 10 E2 1260 DJNZ LOOP2
00C1- 0B 05 01 1270 CALL CKVALE
00C4- 03 15 00 1280 JP MANUAL
1290 *
1300 *
1310 *
1320 *

```

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นสำหรับการใช้งานเพื่อการศึกษาเท่านั้น \* ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1330 *          SCAN KEY          *
1340 *          *                  *
1350 *          *                  *
-----*
1360 *          *                  *
1370 *          *                  *
00C7- DB 02 1380 SCANKR IN A, (0C2H)
00C9- CE 77 1390 BIT 6, A ;MAN SW
00CB- C2 15 00 1400 JF NZ, MANUAL
00CE- CB 6F 1410 BIT 5, A ;DIS SW
00D0- CE 1420 RET Z
1425 *
00D1- 3E 44 1430 DIS LD A, 44H ;ON-DIS, CY3
00D3- D3 C0 1440 OUT (0C0H), A
00D5- DE C2 1450 IN A, (0C2H)
00D7- CB 6F 1460 BIT 5, A ;DIS SW
00D9- 20 76 1470 JR NZ, DIS
00DB- 3E 50 1480 LD A, 80H
00DD- D3 C0 1490 OUT (0C0H), A
00DF- C9 1500 RET
1510 *
1520 *
1530 *
1540 *          DELAY LOOP          *
1550 *          *                  *
1560 *          *                  *
1570 *          *                  *
1580 *          *                  *
1590 *          *                  *
00E0- 00 1600 DELAY NOP
00E1- 00 1610 NOP
00E2- 00 1620 NOP
00E3- 00 1630 NOP
00E4- 00 1640 NOP
00E5- 2B 1650 DEC HL
00E6- 7C 1660 LD A, H
00E7- B5 1670 OR L
00E8- 20 F6 1680 JR NZ, DELAY
00EA- C9 1690 RET
1700 *
1710 *
1720 *
1730 *
1740 *          CONV BCD TO BINARY  *
1750 *          *                  *
1760 *          *                  *
-----*
1770 *
1780 *
00EB- 7A 1790 DTCM LD A, D
00EC- 0E 00 1800 LD E, 00H
00EE- E6 F0 1810 AND 0F0H
00F0- CE 0F 1820 RRC A
00F2- DB 0F 1830 RRC A
00F4- CB 0F 1840 RRC A
00F6- CE 0F 1850 RRC A
00F8- 2B 07 1860 JR Z, CONV
00FA- 47 1870 LD E, A
1875 *
00FB- 79 1880 SUM LD A, C
00FC- C6 06 1890 ADD A, 06H
00FE- 4F 1900 LD C, A
00FF- 10 FA 1910 DJNZ SUM
1915 *
0101- 7A 1920 CONV LD A, D
0102- 91 1930 SUB C
0103- 67 1940 LD H, A
0104- C9 1950 RET
1960 *
1970 *
1980 *
1990 *          CHECK VALVE          *

```

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

2000 *
2010 *-----*
2020 *
2030 *
0105- DB E2 2040 CKVALE IN A, (0C2H)
0107- CB E7 2050 BIT 2, A ;CHK VALVA SW
0109- CS 2060 RET Z
010A- CE 01 2070 LD A, 01H
010C- CD 2A 01 2080 CALL CHKV
010F- CB 07 2090 RLC A
0111- CD 24 01 2100 CALL CHKV
0114- CB 07 2110 RLC A
0116- CD 2A 01 2120 CALL CHKV
0119- CB 07 2130 RLC A
011B- CD 24 01 2140 CALL CHKV
011E- CB 07 2150 RLC A
0120- CD 2A 01 2160 CALL CHKV
0123- CB 27 2170 SRA A
0125- CD 2A 01 2180 CALL CHKV
0128- CB 0B 2190 JR CKVALE
012A- CB 0B 2195 *
012C- CB 00 2200 CHKV LD B, 05H ;DENG 5 TIME
2210 CHKVLF OUT (0C0H), A
2215 *
012E- CF 2220 LD C, A
012F- D1 E2 44 2230 LD HL, 4432H ;DELAY 200
0132- CB E0 00 2240 CALL DELAY
0135- CE 00 2250 LD A, 00H
0137- CB 00 2260 OUT (0C0H), A
0139- D1 91 00 2270 LD HL, 00C91H ;DELAY 600
013C- CB E0 00 2280 CALL DELAY
013F- CB 79 2290 LD A, C
0140- D0 EA 2300 DJNZ CHKVLF
0142- D9 2310 RET
2320 *****
2330 *
2340 * END OF INPUT CHUTE *
2350 *
2360 *****
2370 END
2380 *

```

SYMBOL TABLE


```

012A- CHKV
012C- CHKVLF
0105- CKVALE
0101- CONV
00E0- DELAY
00D1- DIS
00E9- DTCH
0143- END
0095- ICCHK
0073- LOOP1
00A3- LOOP2
0015- MANUAL
00B1- REWORK
00C7- SCANNR
00FB- SUM

```

0000 ERRORS IN ASSEMBLY

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




INPUT CHUT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FACULTY


OUT PUT CHUT




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# วงจรถ้า Z80 Control Pack - Advance




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สรุปผลการทดลอง

การทดลองโครงการนี้ได้ประสบผลสำเร็จตามจุดมุ่งหมายที่ตั้งไว้ และได้นำเครื่อง  
ที่ได้นำไปใช้งานจริงในโรงงานอุตสาหกรรมประกอบ IC บริษัทงานเทวอิเล็กทรอนิกส์ ซึ่งขณะนี้  
ก็ยังใช้งานอยู่ทุกวัน โดยให้พนักงาน (OPERATOR) เป็นผู้ควบคุม ส่วนการบำรุงรักษาได้มอบ  
หมายให้ฝ่ายบำรุงรักษาของโรงงานเป็นผู้ดูแล



ปัญหาจากการทดลองโครงการนี้ที่มีในส่วนของ MECHANIC ที่ส่วนประกอบบาง  
ตัวไม่สามารถประกอบลงตัวได้จึงต้องมีการเปลี่ยนแปลงแบบบางส่วนเพื่อความเหมาะสมและ  
สามารถทาสก๊อปปรองได้ จึงเป็นผลให้ส่วนของ MECHANIC DESIGN ใ้ช้ทากา ส่วนของ  
ELECTRONIC ส่วนทางด้าน ELECTRONIC นี้เกิดปัญหาเนื่องเพราะสามารถหาอุปกรณ์ได้ง่าย  
กว่าและผู้ออกแบบนักทางด้าน ELECTRONIC มากกว่า

ปัญหาของเครื่องในทางโรงงานจริง ๆ ส่วนใหญ่เกิดจากข้อ ALIGNMENT  
ส่วนของ MECHANIC ให้ได้ตามต้องการแต่การเปลี่ยนเครื่องเพื่อให้สามารถ RUN งาน  
ตามต้องการ จึงมีผู้ออกยืมรับคำสั่งมาตามแต่เพียงของแต่ฝ่าย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ... ไม่ว่าการณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา... ใช้ประโยชน์ด้านการค้า... เอกสารทุกครั้งที่มีการนำไปใช้







เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆก็ตาม หากมีให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น. ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะผลิตใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้






เอกสารนี้เป็นเอกสารที่จัดทำขึ้นสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า  
 ไม่ว่ากรณีใดๆก็ตาม หากมีให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่จะนำไปใช้











MAT. STEEL SHEET

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้









## รหัสคำสั่ง 8080 และ Z-80

8080 Mnemonic	Z-80 Mnemonic	8080 Mnemonic	Z-80 Mnemonic	8080 Mnemonic	Z-80 Mnemonic
ACI	ADC A,N	IN	IN A,(N)	POP H	POP HL
ADC M	ADC A,(HL)	INR M	INC (HL)	POP PSW	POP AF
ADC r	ADC A,R	INR r	INC R	PUSH B	PUSH BC
ADD M	ADD A,(HL)	INX B	INC BC	PUSH D	PUSH DE
ADD r	ADD A,R	INX D	INC DE	PUSH H	PUSH HL
ADI	ADD A,N	INX H	INC HL	PUSH PSW	PUSH AF
ANA M	AND (HL)	INX SP	INC SP	RAL	RLA
ANA r	AND R	JC	JP C,NN	RAR	RRA
ANI	AND N	JM	JP M,NN	RC	RET C
CALL	CALL NN	JMP	JP NN	RET	RET
CC	CALL C,NN	JNC	JP NC,NN	RLC	RLCA
CM	CALL M,NN	JNZ	JP NZ,NN	RM	RET M
CMA	CPL	JP	JP P,NN	RNC	RET NC
CMC	CCF	JPE	JP PE,NN	RNZ	RET NZ
CMP M	CP (HL)	JPO	JP PO,NN	RP	RET P
CMP r	CP R	JZ	JP Z,NN	RPE	RET PE
CNC	CALL NC,NN	LDA	LD A,(NN)	RPO	RET PO
CNZ	CALL NZ,NN	LDAX B	LD A,(BC)	RRC	RRCA
CP	CALL P,NN	LDAX D	LD A,(DE)	RST	RST P
CP E	CALL PE,NN	LHLD	LD HL,(NN)	RZ	RET Z
CPI	CP N	LXI B	LD BC,NN	SBB M	SBC A,(HL)
CPO	CALL PO,NN	LXI D	LD DE,NN	SBB r	SBC A,R
CZ	CALL Z,NN	LXI H	LD HL,NN	SBI	SBC A,N
DAA	DAA	LXI SP	LD SP,NN	SHLD	LD (NN),HL
DAD B	ADD HL,BC	MVI M	LD (HL),N	SPHL	LD SP,HL
DAD D	ADD HL,DE	MVI r	LD R,N	STA	LD (NN),A
DAD H	ADD HL,HL	MOV M,r	LD (HL),R	STAX B	LD (BC),A
DAD SP	ADD HL,SP	MOV r,M	LD R,(HL)	STAX D	LD (DE),A
DCR M	DEC (HL)	MOV r1,r2	LD R,R	STC	SCF
DCR r	DEC R	NOP	NOP	SUB M	SUB (HL)
DCX B	DEC BC	ORA M	OR (HL)	SUB r	SUB R
DCX D	DEC DE	ORA r	OR R	SUI	SUB N
DCX H	DEC HL	ORI	OR N	XCHG	EX DE,HL
DCX SP	DEC SP	OUT	OUT (N),A	XRA M	XOR (HL)
DI*	DI	PCHL	JP (HL)	XRA r	XOR R
EI	EI	POP B	POP BC	XRI	XOR N
HLT	HALT	POP D	POP DE	XTHL	EX (SP),HL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# รายละเอียดข้อมูลไมโครโปรเซสเซอร์และชิพสนับสนุน

## Z80<sup>®</sup>-CPU

## Z80A-CPU

## Product Specification

MARCH 1978

The Zilog Z80 product line is a complete set of micro-computer components, development systems and support software. The Z80 microcomputer component set includes all of the circuits necessary to build high-performance microcomputer systems with virtually no other logic and a minimum number of low cost standard memory elements.

The Z80 and Z80A CPU's are third generation single chip microprocessors with unrivaled computational power. This increased computational power results in higher system through-put and more efficient memory utilization when compared to second generation microprocessors. In addition, the Z80 and Z80A CPU's are very easy to implement into a system because of their single voltage requirement plus all output signals are fully decoded and timed to control standard memory or peripheral circuits. The circuit is implemented using an N-channel, ion implanted, silicon gate MOS process.



Figure 1 is a block diagram of the CPU, Figure 2 details the internal register configuration which contains 208 bits of Read/Write memory that are accessible to the programmer. The registers include two sets of six general purpose registers that may be used individually as 8-bit registers or as 16-bit register pairs. There are also two sets of accumulator and flag registers. The programmer has access to either set of main or alternate registers through a group of exchange instructions. This alternate set allows foreground/background mode of operation or may be reserved for very fast interrupt response. Each CPU also contains a 16-bit stack pointer which permits simple implementation of

multiple level interrupts, unlimited subroutine nesting and simplification of many types of data handling.

The two 16-bit index registers allow tabular data manipulation and easy implementation of relocatable code. The Refresh register provides for automatic, totally transparent refresh of external dynamic memories. The I register is used in a powerful interrupt response mode to form the upper 8 bits of a pointer to an interrupt service address table, while the interrupting device supplies the lower 8 bits of the pointer. An indirect call is then made to this service address.


### FEATURES

- Single chip, N-channel Silicon Gate CPU.
- 158 instructions—includes all 78 of the 8080A instructions with total software compatibility. New instructions include 4-, 8- and 16-bit operations with more useful addressing modes such as indexed, bit and relative.
- 17 internal registers.
- Three modes of fast interrupt response plus a non-maskable interrupt.
- Directly interfaces standard speed static or dynamic memories with virtually no external logic.
- 1.0  $\mu$ s instruction execution speed.
- Single 5 VDC supply and single phase 5 volt Clock.
- Out-performs any other single chip microcomputer in 4-, 8-, or 16-bit applications.
- All pins TTL Compatible
- Built-in dynamic RAM refresh circuitry.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Z80, Z80A-CPU Pin Description



### Z80, Z80A CPU PIN CONFIGURATION

- A<sub>0</sub>-A<sub>15</sub>**  
(Address Bus) Tri-state output, active high. A<sub>0</sub>-A<sub>15</sub> constitute a 16-bit address bus. The address bus provides the address for memory (up to 64K bytes) data exchanges and for I/O device data exchanges.
- D<sub>0</sub>-D<sub>7</sub>**  
(Data Bus) Tri-state input/output, active high. D<sub>0</sub>-D<sub>7</sub> constitute an 8-bit bidirectional data bus. The data bus is used for data exchanges with memory and I/O devices.
- M<sub>1</sub>**  
(Machine Cycle one) Output, active low.  $\overline{M_1}$  indicates that the current machine cycle is the OP code fetch cycle of an instruction execution.
- MREQ**  
(Memory Request) Tri-state output, active low. The memory request signal indicates that the address bus holds a valid address for a memory read or memory write operation.
- IORQ**  
(Input/Output Request) Tri-state output, active low. The  $\overline{IORQ}$  signal indicates that the lower half of the address bus holds a valid I/O address for a I/O read or write operation. An  $\overline{IORQ}$  signal is also generated when an interrupt is being acknowledged to indicate that an interrupt response vector can be placed on the data bus.
- RD**  
(Memory Read) Tri-state output, active low.  $\overline{RD}$  indicates that the CPU wants to read data from memory or an I/O device. The addressed I/O device or memory should use this signal to gate data onto the CPU data bus.
- WR**  
(Memory Write) Tri-state output, active low.  $\overline{WR}$  indicates that the CPU data bus holds valid data to be stored in the addressed memory or I/O device.

**RFSH**  
(Refresh)

Output, active low.  $\overline{RFSH}$  indicates that the lower 7 bits of the address bus contain a refresh address for dynamic memories and the current  $\overline{MREQ}$  signal should be used to do a refresh read to all dynamic memories.

**HALT**  
(Halt state)

Output, active low.  $\overline{HALT}$  indicates that the CPU has executed a HALT software instruction and is awaiting either a non-maskable or a maskable interrupt (with the mask enabled) before operation can resume. While halted, the CPU executes NOP's to maintain memory refresh activity.

**WAIT**  
(Wait)

Input, active low.  $\overline{WAIT}$  indicates to the Z-80 CPU that the addressed memory or I/O devices are not ready for a data transfer. The CPU continues to enter wait states for as long as this signal is active.

**INT**  
(Interrupt Request)

Input, active low. The Interrupt Request signal is generated by I/O devices. A request will be honored at the end of the current instruction if the internal software controlled interrupt enable flip-flop (IFE) is enabled.

**NMI**  
(Non Maskable Interrupt)

Input, active low. The non-maskable interrupt request line has a higher priority than  $\overline{INT}$  and is always recognized at the end of the current instruction, independent of the status of the interrupt enable flip-flop. NMI automatically forces the Z-80 CPU to restart to location 0066H.

**RESET**

Input, active low.  $\overline{RESET}$  initializes the CPU as follows: reset interrupt enable flip-flop, clear PC and registers I and R and set Interrupt to 8080A mode. During reset time, the address and data bus go to a high impedance state and all control output signals go to the inactive state.

**BUSRQ**  
(Bus Request)

Input, active low. The bus request signal has a higher priority than NMI and is always recognized at the end of the current machine cycle and is used to request the CPU address bus, data bus and tri-state output control signals to go to a high impedance state so that other devices can control these busses.

**BUSAK**  
(Bus Acknowledge)


Output, active low. Bus acknowledge is used to indicate to the requesting device that the CPU address bus, data bus and tri-state control bus signals have been set to their high impedance state and the external device can now control these signals.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Timing Waveforms


### INSTRUCTION OP CODE FETCH

The program counter content (PC) is placed on the address bus immediately at the start of the cycle. One half clock time later MREQ goes active. The falling edge of MREQ can be used directly as a chip enable to dynamic memories. RD when active indicates that the memory data should be enabled onto the CPU data bus. The CPU samples data with the rising edge of the clock state T<sub>3</sub>. Clock states T<sub>3</sub> and T<sub>4</sub> of a fetch cycle are used to refresh dynamic memories while the CPU is internally decoding and executing the instruction. The refresh control signal RFSH indicates that a refresh read of all dynamic memories should be accomplished.




### MEMORY READ OR WRITE CYCLES

Illustrated here is the timing of memory read or write cycles other than an OP code fetch (M<sub>1</sub> cycle). The MREQ and RD signals are used exactly as in the fetch cycle. In the case of a memory write cycle, the MREQ also becomes active when the address bus is stable so that it can be used directly as a chip enable for dynamic memories. The WR line is active when data on the data bus is stable so that it can be used directly as a R/W pulse to virtually any type of semiconductor memory.




### INPUT OR OUTPUT CYCLES

Illustrated here is the timing for an I/O read or I/O write operation. Notice that during I/O operations a single wait state is automatically inserted (Tw\*). The reason for this is that during I/O operations this extra state allows sufficient time for an I/O port to decode its address and activate the WAIT line if a wait is required.



### INTERRUPT REQUEST/ACKNOWLEDGE CYCLE

The interrupt signal is sampled by the CPU with the rising edge of the last clock at the end of any instruction. When an interrupt is accepted, a special M<sub>1</sub> cycle is generated. During this M<sub>1</sub> cycle, the IORQ signal becomes active (instead of MREQ) to indicate that the interrupting device can place an 8-bit vector on the data bus. Two wait states (Tw\*) are automatically added to this cycle so that a ripple priority interrupt scheme, such as the one used in the Z80 peripheral controllers, can be easily implemented.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Z80, Z80A Instruction Set

The following is a summary of the Z80, Z80A instruction set showing the assembly language mnemonic and the symbolic operation performed by the instruction. A more detailed listing appears in the Z80-CPU technical manual, and assembly language programming manual. The instructions are divided into the following categories:

- |   |                         |
|---|-------------------------|
| 8-bit loads                                   | Miscellaneous Group     |
| 16-bit loads                                  | Rotates and Shifts      |
| Exchanges                                     | Bit Set, Reset and Test |
| Memory Block Moves                            | Input and Output        |
| Memory Block Searches                         | Jumps                   |
| 8-bit arithmetic and logic                    | Calls                   |
| 16-bit arithmetic                             | Restarts                |
| General purpose Accumulator & Flag Operations | Returns                 |

In the table the following terminology is used.

- b = a bit number in any 8-bit register or memory location
- cc = flag condition code
  - NZ = non zero
  - Z = zero
  - NC = non carry
  - C = carry
  - PO = Parity odd or no over flow
  - PE = Parity even or over flow
  - P = Positive
  - M = Negative (minus)

- d = any 8-bit destination register or memory location
  - dd = any 16-bit destination register or memory location
  - e = 8-bit signed 2's complement displacement used in relative jumps and indexed addressing
  - L = 8 special call locations in page zero. In decimal notation these are 0, 8, 16, 24, 32, 40, 48 and 56
  - n = any 8-bit binary number
  - nn = any 16-bit binary number
  - r = any 8-bit general purpose register (A, B, C, D, E, H, or L)
  - s = any 8-bit source register or memory location
  - sb = a bit in a specific 8-bit register or memory location
  - ss = any 16-bit source register or memory location
  - subscript "L" = the low order 8 bits of a 16-bit register
  - subscript "H" = the high order 8 bits of a 16-bit register
  - ( ) = the contents within the ( ) are to be used as a pointer to a memory location or I/O port number
- 8-bit registers are A, B, C, D, E, H, L, I and R  
16-bit register pairs are AF, BC, DE and HL  
16-bit registers are SP, PC, IX and IY

Addressing Modes implemented include combinations of the following:










Immediate	Indexed
Immediate extended	Register
Modified Page Zero	Implied
Relative	Register Indirect
Extended	Bit

Mnemonic	Symbolic Operation	Comments
LD r, s	r ← s	s = r, n, (HL), (IX+e), (IY+e)
LD d, r	d ← r	d = (HL), r
LD d, n	d ← n	d = (HL), (IX+e), (IY+e)
LD A, s	A ← s	s = (BC), (DE), (nn), I, R
LD d, A	d ← A	d = (HC), (DI), (nn), I, R
LD dd, nn	dd ← nn	dd = BC, DE, HL, SP, IX, IY
LD dd, (nn)	dd ← (nn)	dd = BC, DE, HL, SP, IX, IY
LD (nn), cc	(nn) ← cc	cc = BC, DE, HL, SP, IX, IY
LD SP, ss	SP ← ss	ss = HL, IX, IY
PUSH ss	(SP-1) ← ss <sub>H</sub> ; (SP-2) ← ss <sub>L</sub>	ss = BC, DE, HL, AF, IX, IY
POP dd	dd ← (SP); dd <sub>H</sub> ← (SP+1)	dd = BC, DE, HL, AF, IX, IY
EX DE, HL	DE ↔ HL	
EX AF, AF'	AF ↔ AF'	
EXX	$\begin{pmatrix} BC \\ DE \\ HL \end{pmatrix} \leftrightarrow \begin{pmatrix} BC' \\ DE' \\ HL' \end{pmatrix}$	
EX (SP), ss	(SP) ← ss <sub>L</sub> ; (SP+1) ← ss <sub>H</sub>	ss = HL, IX, IY

Mnemonic	Symbolic Operation	Comments
LDI	(DE) ← (HL); DE ← DE+1; HL ← HL+1; BC ← BC-1	
LDIR	(DE) ← (HL); DE ← DE+1; HL ← HL+1; BC ← BC-1; Repeat until BC = 0	
LDD	(DE) ← (HL); DE ← DE-1; HL ← HL-1; BC ← BC-1	
DDR	(DE) ← (HL); DE ← DE-1; HL ← HL-1; BC ← BC-1; Repeat until BC = 0	
CPI	A-(HL); HL ← HL+1; BC ← BC-1	
CPIR	A-(HL); HL ← HL+1; BC ← BC-1; Repeat until BC = 0 or A = (HL)	A-(HL) sets the flags only. A is not affected
CPD	A-(HL); HL ← HL-1; BC ← BC-1	
CPDR	A-(HL); HL ← HL-1; BC ← BC-1; Repeat until BC = 0 or A = (HL)	
ADD s	A ← A + s	
ADC s	A ← A + s + CY	CY is the carry flag
SUB s	A ← A - s	
SBC s	A ← A - s - CY	
AND s	A ← A & s	s = r, n, (HL), (IX+e), (IY+e)
OR s	A ← A   s	
XOR s	A ← A ⊕ s	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Mnemonic	Symbolic Operation	Comments
CP s	A ← s	s = r, n (HL) (IX+e), (IY+e)
INC d	d ← d + 1	d = r, (HL) (IX+e), (IY+e)
DEC d	d ← d - 1	
ADD HL, ss	HL ← HL + ss	ss ≡ BC, DE, HL, SP
ADC HL, ss	HL ← HL + ss + CY	
SBC HL, ss	HL ← HL - ss - CY	
ADD IX, ss	IX ← IX + ss	
ADD IY, ss	IY ← IY + ss	ss ≡ BC, DE, IX, SP
INC dd	dd ← dd + 1	dd ≡ BC, DE, HL, SP, IX, IY
DEC dd	dd ← dd - 1	dd ≡ BC, DE, HL, SP, IX, IY
DAA	Converts A contents into packed BCD following add or subtract.	Operands must be in packed BCD format
CPL	A ← $\bar{A}$	
NEG	A ← 00 - A	
CCF	CY ← $\bar{CY}$	
SCF	CY ← 1	
NOP	No operation	
HALT	Halt CPU	
DI	Disable Interrupts	
EI	Enable Interrupts	
IM 0	Set interrupt mode 0	3080A mode Call to 0038H Indirect Call
IM 1	Set interrupt mode 1	
IM 2	Set interrupt mode 2	
RLC s		
RL s		
RRC s		
RR s		
SLA s		s = r, (HL) (IX+e), (IY+e)
SRA s		
SRL s		
RLD		
RRD		


Mnemonic	Symbolic Operation	Comments
BIT b, s	Z ← s <sub>b</sub>	Z is zero flag s = r, (HL) (IX+e), (IY+e)
SET b, s	s <sub>b</sub> ← 1	
RES b, s	s <sub>b</sub> ← 0	
IN A, (n)	A ← (n)	Set flags
IN r, (C)	r ← (C)	
INI	(HL) ← (C), HL ← HL + 1 B ← B - 1	
INIR	(HL) ← (C), HL ← HL + 1 B ← B - 1 Repeat until B = 0	
IND	(HL) ← (C), HL ← HL - 1 B ← B - 1	
INDR	(HL) ← (C), HL ← HL - 1 B ← B - 1 Repeat until B = 0	
OUT(n), A	(n) ← A	
OUT(C), r	(C) ← r	
OUTI	(C) ← (HL), HL ← HL + 1 B ← B - 1	
OTIR	(C) ← (HL), HL ← HL + 1 B ← B - 1 Repeat until B = 0	
OUTD	(C) ← (HL), HL ← HL - 1 B ← B - 1	
OTDR	(C) ← (HL), HL ← HL - 1 B ← B - 1 Repeat until B = 0	
JP nn	PC ← nn	NZ PO Z PE
JP cc, nn	If condition cc is true PC ← nn, else continue	
JR e	PC ← PC + e	NZ NC Z C
JR kk, e	If condition kk is true PC ← PC + e, else continue	
JP (ss)	PC ← ss	ss = HL, IX, IY
DJNZ e	B ← B - 1, if B ≠ 0 continue, else PC ← PC + e	
CALL nn	(SP-1) ← PC <sub>H</sub> (SP-2) ← PC <sub>L</sub> , PC ← nn	NZ PO Z PE NC P C M
CALL cc, nn	If condition cc is false continue, else same as CALL nn	
RST L	(SP-1) ← PC <sub>H</sub> (SP-2) ← PC <sub>L</sub> , PC <sub>H</sub> ← 0 PC <sub>L</sub> ← L	
RET	PC <sub>L</sub> ← (SP) PC <sub>H</sub> ← (SP+1)	
RET cc	If condition cc is false continue, else same as RET	NZ PO Z PE NC P C M
RETI	Return from interrupt, same as RET	
RETN	Return from non- maskable interrupt	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## A.C. Timing Diagram

Timing measurements are made at the following voltages, unless otherwise specified:

	"1"	"0"
CLOCK	V <sub>CC</sub> - .6V	.45V
OUTPUT	2.0 V	.8 V
INPUT	2.0 V	.8 V
FLOAT	Δ V	±0.5 V



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# A.C. Characteristics

# Z80-CPU


T<sub>A</sub> = 0°C to 70°C, V<sub>CC</sub> = +5V ± 5%. Unless Otherwise Noted.

Signal	Symbol	Parameter	Min	Max	Unit	Test Condition
φ	t <sub>c</sub>	Clock Period	4	1121	μsec	
	t <sub>w(ΦH)</sub>	Clock Pulse Width, Clock High	180	15	nsec	
	t <sub>w(ΦL)</sub>	Clock Pulse Width, Clock Low	180	2000	nsec	
	t <sub>r, f</sub>	Clock Rise and Fall Time		10	nsec	
A <sub>0-15</sub>	t <sub>DO(A0)</sub>	Address Output Delay Delay to Float Address Stable Prior to MREQ (Memory Cycle) Address Stable Prior to IORQ, RD or WR (I/O Cycle) Address Stable from RD, WR, IORQ or MREQ Address Stable from RD or WR During Float		145	nsec	C <sub>L</sub> = 50pF
	t <sub>FO(A0)</sub>			170	nsec	
	t <sub>AS0</sub>			111	nsec	
	t <sub>AS1</sub>			121	nsec	
	t <sub>AS2</sub>			131	nsec	
D <sub>0-7</sub>	t <sub>DO(D0)</sub>	Data Output Delay Delay to Float During Write Cycle Data Setup Time to Rising Edge of Clock During M1 Cycle Data Setup Time to Falling Edge of Clock During M2 to M5 Data Stable Prior to WR (Memory Cycle) Data Stable Prior to WR (I/O Cycle) Data Stable from WR		230	nsec	C <sub>L</sub> = 50pF
	t <sub>FO(D0)</sub>			90	nsec	
	t <sub>SD(D0)</sub>			30	nsec	
	t <sub>SO(D0)</sub>			64	nsec	
	t <sub>DS0</sub>			151	nsec	
	t <sub>DS1</sub>			161	nsec	
	t <sub>DS2</sub>			171	nsec	
	t <sub>DS3</sub>			171	nsec	
MREQ	t <sub>DLΦ(MR)</sub>	MREQ Delay From Falling Edge of Clock, MREQ Low MREQ Delay From Rising Edge of Clock, MREQ High MREQ Delay From Falling Edge of Clock, MREQ High Pulse Width, MREQ Low Pulse Width, MREQ High		100	nsec	C <sub>L</sub> = 50pF
	t <sub>DRΦ(MR)</sub>			100	nsec	
	t <sub>DR(MR)</sub>			100	nsec	
	t <sub>w(MR)</sub>			100	nsec	
	t <sub>w(MR)</sub>			100	nsec	
IORQ	t <sub>DLΦ(IR)</sub>	IORQ Delay From Rising Edge of Clock, IORQ Low IORQ Delay From Falling Edge of Clock, IORQ Low IORQ Delay From Rising Edge of Clock, IORQ High IORQ Delay From Falling Edge of Clock, IORQ High		90	nsec	C <sub>L</sub> = 50pF
	t <sub>DRΦ(IR)</sub>			110	nsec	
	t <sub>DR(IR)</sub>			100	nsec	
	t <sub>w(IR)</sub>			110	nsec	
RD	t <sub>DLΦ(RD)</sub>	RD Delay From Rising Edge of Clock, RD Low RD Delay From Falling Edge of Clock, RD Low RD Delay From Rising Edge of Clock, RD High RD Delay From Falling Edge of Clock, RD High		100	nsec	C <sub>L</sub> = 50pF
	t <sub>DRΦ(RD)</sub>			130	nsec	
	t <sub>DR(RD)</sub>			100	nsec	
	t <sub>w(RD)</sub>			110	nsec	
WR	t <sub>DLΦ(WR)</sub>	WR Delay From Rising Edge of Clock, WR Low WR Delay From Falling Edge of Clock, WR Low WR Delay From Rising Edge of Clock, WR High Pulse Width, WR Low		80	nsec	C <sub>L</sub> = 50pF
	t <sub>DRΦ(WR)</sub>			90	nsec	
	t <sub>DR(WR)</sub>			100	nsec	
	t <sub>w(WR)</sub>			100	nsec	
M1	t <sub>DL(M1)</sub>	M1 Delay From Rising Edge of Clock, M1 Low M1 Delay From Rising Edge of Clock, M1 High		130	nsec	C <sub>L</sub> = 50pF
	t <sub>DR(M1)</sub>			130	nsec	
RFSH	t <sub>DL(RF)</sub>	RFSH Delay From Rising Edge of Clock, RFSH Low RFSH Delay From Rising Edge of Clock, RFSH High		180	nsec	C <sub>L</sub> = 50pF
	t <sub>DR(RF)</sub>			180	nsec	
WAIT	t <sub>w(W)</sub>	WAIT Setup Time to Falling Edge of Clock	70		nsec	
HALT	t <sub>DL(H)</sub>	HALT Delay Time From Falling Edge of Clock		100	nsec	C <sub>L</sub> = 50pF
INT	t <sub>w(I)</sub>	INT Setup Time to Rising Edge of Clock	80		nsec	
NMI	t <sub>w(NM)</sub>	Pulse Width, NMI Low		80	nsec	
	t <sub>w(NM)</sub>			80	nsec	
BUSREQ	t <sub>w(BR)</sub>	BUSREQ Setup Time to Rising Edge of Clock		80	nsec	
	t <sub>w(BR)</sub>			80	nsec	
BUSAK	t <sub>DL(BA)</sub>	BUSAK Delay From Rising Edge of Clock, BUSAK Low BUSAK Delay From Falling Edge of Clock, BUSAK High		120	nsec	C <sub>L</sub> = 10pF
	t <sub>DR(BA)</sub>			110	nsec	
RFBFT	t <sub>w(RF)</sub>	RFBFT Setup Time to Rising Edge of Clock	90		nsec	
F(C)	t <sub>FO(C)</sub>	Delay to Float (MREQ, IORQ, RD and WR)		100	nsec	
	t <sub>MS</sub>	M1 Stable Prior to IORQ (Interrupt Ack.)	1111		nsec	

- 11) t<sub>c</sub> = t<sub>w(ΦH)</sub> + t<sub>w(ΦL)</sub> + t<sub>r</sub> + t<sub>f</sub>
- 12) t<sub>AS0</sub> = t<sub>c</sub> - t<sub>DO</sub>
- 13) t<sub>AS1</sub> = t<sub>w(ΦL)</sub> + t<sub>r</sub> - t<sub>DO</sub>
- 14) t<sub>AS2</sub> = t<sub>w(ΦL)</sub> + t<sub>r</sub> - t<sub>DO</sub>
- 15) t<sub>DS0</sub> = t<sub>c</sub> - 210
- 16) t<sub>DS1</sub> = t<sub>w(ΦL)</sub> + t<sub>r</sub> - 210
- 17) t<sub>DS2</sub> = t<sub>w(ΦL)</sub> + t<sub>r</sub> - 80
- 18) t<sub>w(MR)</sub> = t<sub>c</sub> - 40
- 19) t<sub>w(MR)</sub> = t<sub>w(ΦH)</sub> + t<sub>r</sub> - 30
- 110) t<sub>w(WR)</sub> = t<sub>c</sub> - 40
- 111) t<sub>MS</sub> = 2t<sub>c</sub> + t<sub>w(ΦH)</sub> + t<sub>r</sub> - 10

### NOTES

- A. Data should be enabled onto the CPU data bus when RD is active. During interrupt acknowledge data should be enabled when M1 and IORQ are both active.
- B. All control signals are internally synchronized, so they may be totally asynchronous with respect to the clock.
- C. The RFBFT signal must be active for a minimum of 3 clock cycles.
- D. Output Delay vs. Loaded Capacitance  
T<sub>A</sub> = 70°C V<sub>CC</sub> = +5V ± 5%  
Add 10nsec delay for each 50pf increase in load up to a maximum of 200pf for the data bus & 100pf for address & control lines
- E. Although static by design, testing guarantees t<sub>w(ΦH)</sub> of 200 nsec maximum



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# A.C. Characteristics

# Z80A-CPU


T<sub>A</sub> = 0°C to 70°C, V<sub>CC</sub> = +5V ± 5%, Unless Otherwise Noted

Signal	Symbol	Parameter	Min	Max	Unit	Test Condition
φ	t <sub>c</sub>	Clock Period	.25	112	μsec	(12) t <sub>c</sub> = t <sub>w(ΦH)</sub> + t <sub>w(ΦL)</sub> + t <sub>r</sub> + t <sub>f</sub>
	t <sub>w(ΦH)</sub>	Clock Pulse Width, Clock High	110	1E1	nsec	
	t <sub>w(ΦL)</sub>	Clock Pulse Width, Clock Low	110	2000	nsec	
	t <sub>r, f</sub>	Clock Rise and Fall Time		30	nsec	
A <sub>n-15</sub>	t <sub>D(AD)</sub>	Address Output Delay		110	nsec	C <sub>L</sub> = 50pF
	t <sub>F(AD)</sub>	Delay to Float		90	nsec	
	t <sub>acm</sub>	Address Stable Prior to MREQ (Memory Cycle)	111		nsec	
	t <sub>ai</sub>	Address Stable Prior to IORQ, RD or WR (I/O Cycle)	121		nsec	
	t <sub>ca</sub>	Address Stable From RD, WR, IORQ or MREQ	131		nsec	
	t <sub>caf</sub>	Address Stable From RD or WR During Float	141		nsec	
D <sub>0-7</sub>	t <sub>D(D)</sub>	Data Output Delay		150	nsec	C <sub>L</sub> = 50pF
	t <sub>F(D)</sub>	Delay to Float During Write Cycle		90	nsec	
	t <sub>SΦ(D)</sub>	Data Setup Time to Rising Edge of Clock During M1 Cycle	35		nsec	
	t <sub>SΦ(D)</sub>	Data Setup Time to Falling Edge of Clock During M2 to M5	30		nsec	
	t <sub>dcM</sub>	Data Stable Prior to WR (Memory Cycle)	151		nsec	
	t <sub>dci</sub>	Data Stable Prior to WR (I/O Cycle)	161		nsec	
	t <sub>dci</sub>	Data Stable From WR	171		nsec	
	t <sub>H</sub>	Any Hold Time for Setup Time		0	nsec	
MREQ	t <sub>DLΦ(MR)</sub>	MREQ Delay From Falling Edge of Clock, MREQ Low		85	nsec	C <sub>L</sub> = 50pF
	t <sub>DHΦ(MR)</sub>	MREQ Delay From Rising Edge of Clock, MREQ High		85	nsec	
	t <sub>w(MRL)</sub>	Pulse Width, MREQ Low	151	85	nsec	
	t <sub>w(MRH)</sub>	Pulse Width, MREQ High	161		nsec	
	t <sub>H</sub>	Any Hold Time for Setup Time		0	nsec	
IORQ	t <sub>DLΦ(IR)</sub>	IORQ Delay From Rising Edge of Clock, IORQ Low		73	nsec	C <sub>L</sub> = 50pF
	t <sub>DHΦ(IR)</sub>	IORQ Delay From Falling Edge of Clock, IORQ Low		85	nsec	
	t <sub>DHΦ(IR)</sub>	IORQ Delay From Rising Edge of Clock, IORQ High		85	nsec	
	t <sub>DHΦ(IR)</sub>	IORQ Delay From Falling Edge of Clock, IORQ High		85	nsec	
	t <sub>H</sub>	Any Hold Time for Setup Time		0	nsec	
RD	t <sub>DLΦ(RD)</sub>	RD Delay From Rising Edge of Clock, RD Low		85	nsec	C <sub>L</sub> = 50pF
	t <sub>DHΦ(RD)</sub>	RD Delay From Falling Edge of Clock, RD Low		95	nsec	
	t <sub>DHΦ(RD)</sub>	RD Delay From Rising Edge of Clock, RD High		85	nsec	
	t <sub>DHΦ(RD)</sub>	RD Delay From Falling Edge of Clock, RD High		85	nsec	
	t <sub>H</sub>	Any Hold Time for Setup Time		0	nsec	
WR	t <sub>DLΦ(WR)</sub>	WR Delay From Rising Edge of Clock, WR Low		65	nsec	C <sub>L</sub> = 50pF
	t <sub>DHΦ(WR)</sub>	WR Delay From Falling Edge of Clock, WR Low		80	nsec	
	t <sub>DHΦ(WR)</sub>	WR Delay From Rising Edge of Clock, WR High		80	nsec	
	t <sub>DHΦ(WR)</sub>	WR Delay From Falling Edge of Clock, WR High		80	nsec	
	t <sub>w(WRL)</sub>	Pulse Width, WR Low	1101		nsec	
MT	t <sub>D1(M1)</sub>	MT Delay From Rising Edge of Clock, MT Low		100	nsec	C <sub>L</sub> = 50pF
	t <sub>D1(M1)</sub>	MT Delay From Rising Edge of Clock, MT High		100	nsec	
RFSH	t <sub>D1(RF)</sub>	RFSH Delay From Rising Edge of Clock, RFSH Low		130	nsec	C <sub>L</sub> = 50pF
	t <sub>D1(RF)</sub>	RFSH Delay From Rising Edge of Clock, RFSH High		120	nsec	
WAIT	t <sub>s(WT)</sub>	WAIT Setup Time to Falling Edge of Clock	70		nsec	
HALT	t <sub>D(HT)</sub>	HALT Delay Time From Falling Edge of Clock		300	nsec	C <sub>L</sub> = 50pF
INT	t <sub>s(INT)</sub>	INT Setup Time to Rising Edge of Clock	80		nsec	
NMI	t <sub>w(NML)</sub>	Pulse Width, NMI Low	80		nsec	
BUSRO	t <sub>s(BO)</sub>	BUSRO Setup Time to Rising Edge of Clock	50		nsec	
BUSAK	t <sub>D1(BA)</sub>	BUSAK Delay From Rising Edge of Clock, BUSAK Low		100	nsec	C <sub>L</sub> = 50pF
	t <sub>D1(BA)</sub>	BUSAK Delay From Falling Edge of Clock, BUSAK High		100	nsec	
RESET	t <sub>s(RS)</sub>	RESET Setup Time to Rising Edge of Clock	60		nsec	
	t <sub>F(C)</sub>	Delay to Float (MREQ, IORQ, RD and WR)		80	nsec	
	t <sub>mg</sub>	M1 Stable Prior to IORQ (Interrupt ACh.)	1111		nsec	

- (12) t<sub>c</sub> = t<sub>w(ΦH)</sub> + t<sub>w(ΦL)</sub> + t<sub>r</sub> + t<sub>f</sub>
- (11) t<sub>acm</sub> = t<sub>w(ΦH)</sub> + t<sub>r</sub> - 65
- (2) t<sub>dci</sub> = t<sub>c</sub> - 70
- (3) t<sub>ca</sub> = t<sub>w(ΦL)</sub> + t<sub>r</sub> - 50
- (4) t<sub>caf</sub> = t<sub>w(ΦL)</sub> + t<sub>r</sub> - 45
- (5) t<sub>dcM</sub> = t<sub>c</sub> - 170
- (6) t<sub>dci</sub> = t<sub>w(ΦL)</sub> + t<sub>r</sub> - 170
- (7) t<sub>dci</sub> = t<sub>w(ΦL)</sub> + t<sub>r</sub> - 70
- (8) t<sub>w(MRL)</sub> = t<sub>c</sub> - 30
- (9) t<sub>w(MRH)</sub> = t<sub>w(ΦH)</sub> + t<sub>r</sub> - 20
- (10) t<sub>w(WRL)</sub> = t<sub>c</sub> - 30
- (11) t<sub>mg</sub> = 2t<sub>c</sub> + t<sub>w(ΦH)</sub> + t<sub>r</sub> - 65

**NOTES:**

- A. Data should be enabled onto the CPU data bus when RD is active. During interrupt acknowledge data should be enabled when MT and IORQ are both active.
- B. All control signals are internally synchronized, so they may be totally asynchronous with respect to the clock.
- C. The RESET signal must be active for a minimum of 3 clock cycles.
- D. Output Delay vs. Load Capacitance  
T<sub>A</sub> = 70°C V<sub>CC</sub> = +5V ± 5%  
Add 10nsec delay for each 50pf increase in load up to maximum of 200pf for data bus and 100pf for address & control lines.
- E. Although static by design, testing guarantees t<sub>w(ΦH)</sub> of 200 nsec maximum



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Absolute Maximum Ratings

Parameter	Specified operating range.	Comment
Temperature Under Bias	-5°C to +150°C	Stresses above those listed under "Absolute-Maximum Rating" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other condition above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.
Storage Temperature	-55°C to +150°C	
Voltage On Any Pin with Respect to Ground	-0.3V to +7V	
Power Dissipation	1.5W	

Note: For Z80-CPU all AC and DC characteristics remain the same for the military grade parts except  $I_{CC}$ .

$I_{CC} = 300 \text{ mA}$

## Z80-CPU D.C. Characteristics

$T_A = 0^\circ\text{C}$  to  $10^\circ\text{C}$ ,  $V_{CC} = 5\text{V} \pm 5\%$  unless otherwise specified.

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Condition
$V_{ILC}$	Clock Input Low Voltage	-0.3		0.45	V	
$V_{IHC}$	Clock Input High Voltage	$V_{CC} - 0.6$		$V_{CC} + 0.3$	V	
$V_{IL}$	Input Low Voltage	0.3		0.8	V	
$V_{IH}$	Input High Voltage	2.0		$V_{CC}$	V	
$V_{OL}$	Output Low Voltage			0.4	V	$I_{OL} = 1 \text{ mA}$
$V_{OH}$	Output High Voltage	2.4		$V_{CC}$	V	$I_{OH} = -250 \mu\text{A}$
$I_{CC}$	Power Supply Current			150	mA	
$I_{LI}$	Input Leakage Current			10	$\mu\text{A}$	$V_{IN} = 0$ to $V_{CC}$
$I_{LOH}$	Tri-State Output Leakage Current in Float			10	$\mu\text{A}$	$V_{OUT} = 2.4$ to $V_{CC}$
$I_{LOL}$	Tri-State Output Leakage Current in Float			-10	$\mu\text{A}$	$V_{OUT} = 0.4\text{V}$
$I_{LD}$	Data Bus Leakage Current in Input Mode			$\pm 10$	$\mu\text{A}$	$0 < V_{IN} < V_{CC}$

## Capacitance

$T_A = 25^\circ\text{C}$  ( $f = 1 \text{ MHz}$ ), unmeasured pins returned to ground

Symbol	Parameter	Max.	Unit
$C_{CP}$	Clock Capacitance	35	pF
$C_{IN}$	Input Capacitance	5	pF
$C_{OUT}$	Output Capacitance	10	pF

## Z80-CPU

### Ordering Information

C - Ceramic  
P - Plastic  
S - Standard 5V  $\pm 5\%$   $0^\circ$  to  $70^\circ\text{C}$   
E - Extended 5V  $\pm 5\%$   $-60^\circ$  to  $85^\circ\text{C}$   
M - Military 5V  $\pm 10\%$   $-55^\circ$  to  $125^\circ\text{C}$

## Z80A-CPU D.C. Characteristics

$T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$ ,  $V_{CC} = 5\text{V} \pm 5\%$  unless otherwise specified.

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Condition
$V_{ILC}$	Clock Input Low Voltage	-0.3		0.45	V	
$V_{IHC}$	Clock Input High Voltage	$V_{CC} - 0.6$		$V_{CC} + 0.3$	V	
$V_{IL}$	Input Low Voltage	0.3		0.8	V	
$V_{IH}$	Input High Voltage	2.0		$V_{CC}$	V	
$V_{OL}$	Output Low Voltage			0.4	V	$I_{OL} = 1 \text{ mA}$
$V_{OH}$	Output High Voltage	2.4		$V_{CC}$	V	$I_{OH} = -250 \mu\text{A}$
$I_{CC}$	Power Supply Current		90	200	mA	
$I_{LI}$	Input Leakage Current			10	$\mu\text{A}$	$V_{IN} = 0$ to $V_{CC}$
$I_{LOH}$	Tri-State Output Leakage Current in Float			10	$\mu\text{A}$	$V_{OUT} = 2.4$ to $V_{CC}$
$I_{LOL}$	Tri-State Output Leakage Current in Float			-10	$\mu\text{A}$	$V_{OUT} = 0.4\text{V}$
$I_{LD}$	Data Bus Leakage Current in Input Mode			$\pm 10$	$\mu\text{A}$	$0 < V_{IN} < V_{CC}$

## Capacitance

$T_A = 25^\circ\text{C}$  ( $f = 1 \text{ MHz}$ ), unmeasured pins returned to ground

Symbol	Parameter	Max.	Unit
$C_{CP}$	Clock Capacitance	35	pF
$C_{IN}$	Input Capacitance	4	pF
$C_{OUT}$	Output Capacitance	10	pF

## Z80A-CPU

### Ordering Information

C - Ceramic  
P - Plastic  
S - Standard 5V  $\pm 5\%$   $0^\circ$  to  $70^\circ\text{C}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

ซีไอเคียวเคชั่น จำกัด, บริษัท. คู่มือ/เทียบเบอร์ TTL. กรุงเทพฯ. บริษัท ซีไอเคียวเคชั่น จำกัด.  
พ.ศ. 2551.

วัฒนา เมืองกุล, ปิ่น กุวารวรรณ. ไมโครโปรเซสเซอร์และไมโครคอมพิวเตอร์. กรุงเทพฯ.  
บริษัท ซีไอเคียวเคชั่น จำกัด. พ.ศ. 2529.

ซีไอเคียวเคชั่น จำกัด, บริษัท. คู่มือ/เทียบเบอร์ทรานซิสเตอร์. กรุงเทพฯ. บริษัท ซีไอเคียวเคชั่น  
จำกัด. พ.ศ. 2528

PHILIPS ECG, INC. ECG SEMICONDUCTORS. PHILIPS ECG, INC. 1987.

ศูนย์ภาษาคอมพิวเตอร์. การโปรแกรม Z-80 กรุงเทพฯ.

PESTO PNEUMATIC. PNEUMATICS PRODUCT RANGE.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้