




ปีการศึกษา 2534

อินเซอริกทิยมูเลเตอร์สำหรับไมโครโพรเซสเซอร์ Z-80

In-Circuit Emulator for Z-80 Microprocessor



นาย	ภคศ	วิชรพรหม	รหัส	31.1015
นาย	เชิศจัย	นิยกุลมลา	รหัส	31.1069
นาย	พิรเชษฐ์	เชิศศิริกุล	รหัส	31.1188

อาจารย์ที่ปรึกษา

อาจารย์ สุรพันธ์ เอื้อเทพุสย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุก

008490

อินเซอร์กิตอีมีูเลเตอร์สำหรับไมโครโปรเซสเซอร์ Z-80

โดย

นาย ภาสกร วัชรโรจน รหัส 31.1015

นาย เข็ญชัย นิยมกุศล รหัส 31.1069

นาย หิรัญชัย เข็ญศิริกุล รหัส 31.1188

อาจารย์ที่ปรึกษา



อาจารย์ สุรพันธ์ เอื้อใหญ่

บทคัดย่อ

บริบทงานพิเศษนี้กล่าวถึง การออกแบบและพัฒนา In-Circuit Emulator สำหรับไมโครโปรเซสเซอร์ Z-80 โดยมีแนวคิดต่อกับผู้ใช้ผ่านทาง IBM PC หรือ Terminal โดยอาศัย พอร์ต RS-232C พร้อมทั้งระบบซอฟต์แวร์ ซึ่งประกอบไปด้วย อีทีเคอร์, แอสเซมเบอร์, และ คีบ์บอร์ด ซึ่งสามารถทำ ซิงเกิลสเต็ป (Single Step) และกำหนดจุดหยุด (Break Point) ของโปรแกรมได้ และวงจรภายนอก (Target System) สามารถทำงานแบบ เวลาจริง (Real Time) ได้ มีหน่วยความจำ Emulation Memory ขนาด 64KBytes

โดยกำหนด Memory Map ได้ด้วยซอฟต์แวร์ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

In-Circuit Emulator for Microprocessor Z-80

By

Koson	Vacharothone	31.1015
Cherdchai	Piyakimlala	31.1069
Perached	Cherdsatirakul	31.1188

Advisor:



Suraphun Airphaiboon

ABSTRACT

This thesis is about the design and the development of the in-circuit emulator for Z-80 microprocessor. User interface can be made through serial port (RS-232C) of an IBM PC or a terminal. The software system consists of Editor, Assembler, and Debugger which can do single step and mark breakpoint. The target system can run under realtime condition. The 64 KBytes of emulation memory can be located by the memory map through the software system.

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 หลักการของอีมีเลเตอร์	3
บทที่ 3 การออกแบบ	6
3.1 ฮาร์ดแวร์	10
3.1.1 บอร์ดควบคุม	10
3.1.2 บอร์ดอีมีเลชัน	14
3.2 ซอฟต์แวร์	16
3.2.1 โปรแกรมควบคุมการทำงาน	16
3.2.2 โปรแกรมผู้ใช้	30
บทที่ 4 การทดลองและผลการทดลอง	51
บทที่ 5 สรุปและวิจารณ์	56
ภาคผนวก	
ก. วงจร	
ข. Intel-format	
ค. MCS-51	
ง. ๕-80.	

กิติกรรมประกาศ

หนังสืออ้างอิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

การพัฒนาระบบที่ใช้นานาไมโครโปรเซสเซอร์เป็นส่วนประกอบ (Microprocessor Based System) อาจพอแบ่งได้เป็น 2 ส่วน คือ การพัฒนาฮาร์ดแวร์ (Hardware) และ การพัฒนาซอฟต์แวร์ (Software) ในยุคเริ่มต้น การพัฒนาวงจรและการพัฒนาโปรแกรมต้องดำเนินการแยกกัน ทำให้ต้องใช้เวลาค่อนข้างมาก ต่อมาได้นำเอาระบบพัฒนาไมโครโปรเซสเซอร์ (Microprocessor Development System) มาช่วย ทำให้การพัฒนาวงจรและการพัฒนาโปรแกรมสามารถกระทำร่วมกันได้ โดยเฉพาะอย่างยิ่ง ส่วนที่เกี่ยวกับการหาความผิดพลาดของวงจร และการหาความผิดพลาดของโปรแกรม (Debug)

ระบบพัฒนาไมโครโปรเซสเซอร์ที่ใช้กันอย่างแพร่หลายในปัจจุบัน อาจพอแบ่งได้เป็น 2 ประเภท คือ การใช้ซิงเกิลบอร์ด (Single Board Microcomputer) และการใช้เครื่องอิมูเลเตอร์ (In-circuit Emulator) ระบบพัฒนาไมโครโปรเซสเซอร์ประเภทแรกมีขีดความสามารถค่อนข้างจำกัด เช่น ความสามารถของซีพียูและหน่วยความจำของระบบที่กำลังพัฒนามักนำมาใช้ได้ไม่เต็มที่ การหาความผิดพลาดของโปรแกรม (Debug) ทำได้จำกัด โดยเฉพาะในส่วนที่เกี่ยวกับ การทำเบรกพอยท์แบบมีเงื่อนไข (Conditional Breakpoint) และการเทรซแบบเรียลไทม์ (Real Time Trace) นอกจากนี้ยังมีขีดจำกัดในการหาความผิดพลาดของวงจร อีกทั้งยังมีความล่าช้าที่เกิดขึ้นเสมอในการใช้ซิงเกิลบอร์ดส่วนใหญ่ คือ การที่นักศึกษาคอลลิเสกตรอนิกส์ต้องการพัฒนาโปรแกรมเพื่อทดสอบระบบ จะต้องทำการป้อนคำสั่งอ็อปโค้ด (Opcode) ที่เป็นเลขฐานสิบหกลงบนซิงเกิลบอร์ด ทำให้เกิดความไม่สะดวกและเกิดความล่าช้า เพราะจะต้องเสียเวลาให้กับกระบวนการดังกล่าว โดยเฉพาะถ้าโปรแกรมที่จะใช้ในการทดสอบระบบมีขนาดใหญ่มาก อีกทั้งยังทำให้เกิดความผิดพลาดอื่นเนื่องมาจากตัวของผู้ป้อนข้อมูลเอง หรือความยุ่งยากที่จะต้องการการแบคอัพแฟลชเว็ลด์ ส่วนระบบพัฒนาไมโครโปรเซสเซอร์ประเภทหลังมีขีดความสามารถสูงกว่าทั้งทางด้านการพัฒนาวงจรและการพัฒนาโปรแกรม คือสามารถทำการดีบั๊ก (debug) และทดสอบวงจรที่ได้พัฒนาทุกส่วนโดยให้ผู้ใช้งานสามารถเขียนโปรแกรมที่เอแอสเซมบลีได้อย่างอิสระ ความสามารถในการป้องกันการเกิดสัญญาณรบกวนจากวงจรทาร์เก็ตซีสเต็มท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการเชิงวิชาการเพื่อการศึกษาเท่านั้น เมื่อผู้ใช้ได้เห็นไปใช้จะถือว่าผิดกฎหมาย

ไม่ว่ากรณีใดๆ ผู้ใช้ต้องรับผิดชอบต่อการใช้งานที่ไม่ถูกต้อง

(Target System) เช่นงานกรที่ที่บัสข้อมูล (data bus) ที่ออกแบบไว้ต่อผลิตภัณฑ์จะสามารถหาที่
เครื่องฮาร์ดแวร์เครื่องใดก็ได้ แต่อย่างไรก็ตามถึงแม้ว่าข้อดีและความสามารถของ เครื่องฮาร์ดแวร์
เครื่องใดก็ตามก็ตามแต่ราคานั้นสูงมาก จึงมีผู้นิยมมาใช้ไม่มากนัก

อนึ่ง แต่เครื่องฮาร์ดแวร์จะเป็นระบบค่อนข้างใหญ่ทำให้มีราคาแพง ต่อมาได้มีการนำ
เครื่องคอมพิวเตอร์ (Personal Computer) ซึ่งมีราคาถูกมาประยุกต์ใช้งาน ทำให้ เครื่องฮาร์ด
แวร์มีราคาถูกลง แต่กระนั้นก็ยังราคาค่อนข้างแพงอยู่

โครงการพัฒนา เครื่องฮาร์ดแวร์นี้ เป็นการพัฒนาเพื่อสร้าง เครื่องต้นแบบที่สามารถ
ใช้งานร่วมกับเครื่องคอมพิวเตอร์ทั่วไปได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2


หลักการของ อิ뮤เลเตอร์

รูปที่ 2.1 เป็นการออกแบบระบบโดยทั่วๆไป ซึ่งเริ่มจากการหาข้อระบุเฉพาะหรือขอบเขตของระบบงาน (Specification) แล้วจึงเริ่มทำการออกแบบระบบฮาร์ดแวร์และซอฟต์แวร์ (Design) จากนั้นการพัฒนาระบบจะแยกกันทำไปหรือมาด้วยกันก็ได้ คือทางด้านฮาร์ดแวร์จากการออกแบบวงจรในแต่ละส่วนแล้วทำการสร้างวงจรขึ้นมา (Circuit Construction) ตัวอย่างวงจรแต่ละส่วนอย่าง เช่น การออกแบบและสร้างในส่วนของหน่วยความจำ ซึ่งจะแยกจากส่วนของอินพุต เอาท์พุทพอร์ท และส่วนของการควบคุม จากนั้นขั้นตอนก็คือ การทดสอบในแต่ละส่วนว่ามีความถูกต้องตรงตามความต้องการมากน้อยเพียงใด (Circuit Verification) เมื่อทดสอบว่าส่วนต่างๆถูกต้องแล้ว ขั้นตอนก็จะนำส่วนต่างๆ มารวมเป็นระบบต้นแบบ (Prototype Construction) แล้วทำการตรวจสอบ (Prototype Verification) ในขณะเดียวกันถ้ามองด้านซอฟต์แวร์ ผู้พัฒนาระบบก็จะทำการพัฒนาโปรแกรมที่จะใช้ระบบฮาร์ดแวร์โดยอาศัยอัสเซมบลีภาษาเขียนโปรแกรม แล้วจะใช้ตัวแปลที่อยู่คนละระบบทำการแปล (Assembler) ให้เป็นรหัสคำสั่งเป็นการ อย่างเช่น ในปัจจุบันมักจะพิมพ์รหัสคำสั่งเป็นการแล้วนำมาป้อนลงซึ่งเกิดบอร์ดด้วยมือ หรือถ้าจะให้รวดเร็วขึ้นอีกก็จะต้องทำการดาวน์โหลด (Download) ด้วยวิธีการส่งทางซีเรียลพอร์ท (Serial Port) หรือทำเป็นลักษณะใช้แรมสองทาง ซึ่งจะต้องมีระบบฮาร์ดแวร์เพิ่มเติมขึ้นมา เมื่อถึงขั้นตอนนี้ระบบต้นแบบของวงจร และซอฟต์แวร์จะต้องนำมารวมให้เป็นระบบรวมก่อน (System Integration) ที่จะทำการทดสอบขั้นสุดท้ายที่จะเป็นผลิตภัณฑ์ต่อไป (Product Test)

จากขั้นตอนทั้งหมดในรูป 2.1 จะสามารถลดขั้นตอนดังกล่าวในลักษณะดังแสดงในรูปที่ 2.2 โดยอาศัยเครื่องมือเอมิูเลเตอร์ช่วยในการพัฒนา โดยทางด้านฮาร์ดแวร์ผู้พัฒนาระบบสามารถออกแบบวงจรให้เป็นระบบต้นแบบบนกระดาษก่อน และส่วนทางด้านซอฟต์แวร์การพัฒนาจะทำบนระบบรวม ในระหว่างนี้ผู้พัฒนาสามารถทำการทดสอบระบบต้นแบบพร้อมกับทดสอบโปรแกรมได้อีก


ด้วยงานได้ผลิตภัณฑ์ออกมา

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.1 การออกแบบระบบโดยทั่วๆไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2 การพัฒนาเทคโนโลยี เครื่องมือเลขเทอร์ Z80


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การออกแบบ (DESIGN)

ลักษณะและคุณสมบัติของ เครื่อง อีมูเลเตอร์ ที่พัฒนา

ก่อนที่จะกล่าวถึงคุณสมบัติของ เครื่องอีมูเลเตอร์ที่ได้พัฒนาขึ้น ลองมาพิจารณาการนำอีมูเลเตอร์ไปใช้ดังแสดงดังรูป 3.1



รูป 3.1 ภาพรวมการต่อ ICE เข้ากับระบบ

ระบบพัฒนามicroprocessor ซึ่งใช้ เครื่องอีมูเลเตอร์ประกอบด้วยส่วนสำคัญ 3 ส่วนคือ

- เครื่องคอมพิวเตอร์ที่มีพอร์ต RS-232C สำหรับการเขียนคำสั่ง โดยอาศัยคีย์บอร์ดและจอภาพ ในการติดต่อกับเครื่องอีมูเลเตอร์ผ่านพอร์ต RS-232C

- ฮาร์ดแวร์ที่เพิ่มเติมนั้น คือระบบที่เข้าmicroprocessor เป็นส่วนประกอบ ที่จะพัฒนา

- เครื่องอีมูเลเตอร์เป็นอุปกรณ์ที่ทำหน้าที่แทนซีพียูของฮาร์ดแวร์ที่เพิ่มเติมนั้น และ เครื่องอีมูเล

เตอร์ยังมีความสามารถในการตีบทหักงอซอฟต์แวร์และฮาร์ดแวร์ และกรณีที่ฮาร์ดแวร์ที่เพิ่มเติมนั้น

ไม่ว่ากรณีใดๆ ก็ตาม เครื่องอีมูเลเตอร์จะมีสัญญาณนาฬิกาภายใน (Internal Clock) และหน่วย

ความจำอีมูเลชัน (Emulation memory) ให้ใช้ในขณะทดลองแทนอุปกรณ์บนฮาร์ดแวร์ที่เพิ่มเติมนั้น

เครื่องอิมูเลเตอร์ที่พัฒนา มีลักษณะสเปคดังนี้

- ใช้งานร่วมกับไมโครโปรเซสเซอร์เบอร์ Z-80
- ใช้งานกับเครื่องคอมพิวเตอร์ไอบีเอ็มพีซี (IBM PC) หรือเครื่องคอมพิวเตอร์ที่เข้ากันได้ (compatible) ที่วางจำหน่ายโดยบริษัทอินเทล (Intel) รุ่น RS-232C
- สามารถเลือกใช้สัญญาณนาฬิกาจากภายในเครื่องอิมูเลเตอร์หรือจากทาร์เก็ตซีสเต็มท์ได้
- หน่วยความจำอิมูเลชันมีขนาด 64 KB และผู้ใช้สามารถกำหนด เมมโมรีแมป (memory map) ด้วยคำสั่งได้ช่วงละ 4 KB กรณีที่โปรแกรมทำงานผิดพลาดจากข้อกำหนดความเมมโมรีแมป ระบบจะหยุดทำงานทันที และบอกความผิดพลาดให้ผู้ใช้งานทราบ
- ผู้ใช้สามารถกำหนดค่าให้รับหรือไม่รับสัญญาณ INT, NMI, BDRQ, RESET จากทาร์เก็ตซีสเต็มท์ได้
- แสดงและแก้ไข เปลี่ยนแปลงข้อมูลใน รีจิสเตอร์, หน่วยความจำ และพอร์ทัลได้
- แสดงข้อมูลในหน่วยความจำ เป็นภาษาแอสเซมบลี (disassembler)
- ป้อนโปรแกรมเป็นภาษาแอสเซมบลีที่ละบรรทัด (line assembler) ให้เป็นข้อมูลในหน่วยความจำ เพื่อการแก้ไขหรือทดลองโปรแกรมสั้นๆ
- มีการถ่ายโอนข้อมูลในรูปแบบ Intel Hex File จากเครื่องคอมพิวเตอร์ลงในหน่วยความจำของเครื่องอิมูเลเตอร์ (download) และส่งข้อมูลจากหน่วยความจำของเครื่องอิมูเลเตอร์ไปให้เครื่องคอมพิวเตอร์เก็บ (upload)
- สั่งให้ Z80 ทำงานทีละคำสั่ง (single step) และทีละแมชชีนไซเคิล (cycle step)
- สั่งให้ Z80 ทำงานในระบบเวลาจริง (real time)
- การกำหนดจุดหยุด (breakpoint) แบบมีเงื่อนไข และไม่มีเงื่อนไข ได้ 65536 จุด

เทคนิคการสร้าง เครื่องอิมูเลเตอร์

ปกติซีพียู Z80 จะทำงานตลอดเวลาโดยให้แอดเดรสของโปรแกรมกับหน่วยความจำที่เก็บโปรแกรม แล้วอ่านคำสั่งมาวิเคราะห์และทำงานตามคำสั่งนั้น วิธีที่จะหยุดซีพียูจากการทำงานตามปกตินี้มีอยู่หลายวิธี แต่วิธีที่สะดวกที่สุดคือ อิมูเลชันในฮาร์ดแวร์ที่เรียกว่า **ฮาร์ดแวร์อิมูเลชัน** เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าสถานะ Wait เพราะสถานะของบัสจะคงที่ ทำให้วงจรควบคุมอ่านสถานะของบัสได้ง่าย และซีพียูไม่ว่ากรณีใดๆ ทั้งสิ้น ยึดที่ตามมีเหตุผลเบื้องหลังและต้องอ้างอิงถึงเงื่อนไขของเอกสารทุกครั้งที่มีการนำไปใช้ ยังไม่รับคำสั่งหรือข้อมูลจากบัส ทำให้เปลี่ยนคำสั่งหรือข้อมูลเพื่อควบคุมซีพียูได้ทุกแมชชีนไซเคิล

โดยปกติซีพียูเอ็มูเลชันจะทำงานตามโปรแกรมที่ผู้ใช้เขียนไว้บนหน่วยความจำเอ็มูเลชันหรือหน่วยความจำนทาน์เกิดซีสเต็มท์ แต่เมื่อเครื่องเอ็มูเลเตอร์ได้รับคำสั่งให้แสดงหรือแก้ไขข้อมูลในรีจิสเตอร์ ระบบจะมีการทำงานตามลำดับดังนี้


- ซีพียูควบคุม (control cpu) ส่งสัญญาณให้ซีพียูเอ็มูเลชันหยุดรอคำสั่ง
- คัดการคิดต่อระหว่างบัสข้อมูลของซีพียูเอ็มูเลชันกับหน่วยความจำ
- ซีพียูควบคุมส่งคำสั่ง เกี่ยวกับรีจิสเตอร์ให้กับซีพียูเอ็มูเลชันทางบัสข้อมูล
- ซีพียูเอ็มูเลชันทำงานตามคำสั่งนั้นและแสดงผลบนบัสข้อมูล
- ซีพียูควบคุมอ่านข้อมูลของรีจิสเตอร์จากบัสข้อมูลของซีพียูเอ็มูเลชัน
- ให้มีการคิดต่อบัสข้อมูลของซีพียูเอ็มูเลชันกับหน่วยความจำ
- ให้ซีพียูเอ็มูเลชันทำงานจากโปรแกรมบนหน่วยความจำตามปกติ

รูปที่ 3.2 แสดงแผนภาพการเชื่อมต่อบัสแอกเคส, ข้อมูลและสัญญาณควบคุมจากซีพียูควบคุมและทาร์เก็ตซีสเต็มท์กับหน่วยความจำเอ็มูเลชัน ซึ่งสัญญาณควบคุมที่สำคัญ คือ สัญญาณ Wait ที่ควบคุมให้ซีพียูหยุดที่สถานะ Wait

กรณีมีการทำงานที่ละคำสั่ง จะทำให้ซีพียูเอ็มูเลชันหยุดรอให้พอร์ทอินพุทของซีพียูควบคุมที่ต่อกับบัสของซีพียูเอ็มูเลชันอ่านสถานะของบัสเพื่อแสดงผล แล้วเลิกสัญญาณ Wait 2 รอบสัญญาณนาฬิกา (Clock Cycle) เพื่อให้ซีพียูเอ็มูเลชันทำงาน แล้วหยุดและเริ่มขึ้นไซเคิลถัดไปเพื่ออ่านสถานะแล้วเลิกสัญญาณ Wait อีก จนเริ่มคำสั่งใหม่จึงหยุดรอคำสั่งจากผู้ใช้

ถ้าเป็นคำสั่งให้แสดงหรือแก้ไขข้อมูลในรีจิสเตอร์ วงจรควบคุมจะให้ซีพียูเอ็มูเลชันหยุดแล้วคัดการคิดต่อระหว่างบัสข้อมูลของซีพียูเอ็มูเลชันกับหน่วยความจำและกับบัสข้อมูลของทาร์เก็ตซีสเต็มท์ โดย disable Data Bus Buffer แล้วส่งอ็อบเจ็คของชุดคำสั่งที่จำเป็นให้ซีพียูเอ็มูเลชันทางพอร์ทเอาต์พุทของซีพียูควบคุมที่ต่อกับบัสข้อมูลของซีพียูเอ็มูเลชัน แล้วยกเลิกสัญญาณ Wait 1 สัญญาณนาฬิกา เพื่อให้ซีพียูเอ็มูเลชันรับคำสั่งนั้นเหมือนกับเป็นโปรแกรมมอนิเตอร์ (Monitor Program) สำหรับซีพียูเอ็มูเลชัน แต่ไม่อยู่ในหน่วยความจำ สำหรับการแสดงและแก้ไขข้อมูลในหน่วยความจำและพอร์ทสามารถทำได้โดยตรงจากพอร์ทเอาต์พุทของซีพียูควบคุม

ถ้าเป็นการกำหนดจุดหยุด ซีพียูควบคุมจะส่งข้อมูลไปเก็บที่หน่วยความจำนทาน์ เมมโมรี่แมทริกซ์เพื่อเปรียบเทียบกับสถานะของบัสของซีพียูเอ็มูเลชัน ถ้ารีเฟรชกันจะทำให้ ซีพียูเอ็มูเลชันเป็นสถานะ Wait านเมฆขึ้นไซเคิลแรกของคำสั่งต่อไปเพื่อให้ซีพียูควบคุมมาอ่านสถานะ



รูปที่ 3.2 แผนภาพการเชื่อมต่อขั้วแอดเดรส ข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น มิใช่อยู่ให้เห็นไปเชิงพาณิชย์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและที่อยู่ของเอกสารนี้ ซึ่งจะมีผลทุกครั้งที่มีการนำไปใช้

3.1 ฮาร์ดแวร์ (HARDWARE)

ในการออกแบบสร้างโครงงานชุดนี้ได้แบ่งรูปร่างภายนอกออกเป็นบอร์ด (board) 2 แผ่นซึ่งบอร์ดแต่ละแผ่นทำหน้าที่ดังนี้คือ บอร์ดควบคุม (controller board) และบอร์ดอีมูเลชัน (emulation board) ในส่วนของบอร์ดควบคุมและ อีมูเลชันบอร์ดลักษณะการออกแบบวงจรงานโครงงานชุดนี้ ใช้การออกแบบจากภายในบล็อกโคอะแกรม แล้วจึงนำลักษณะต่างทั้งอินพุทและเอาต์พุทมาต่อเชื่อมเข้าด้วยกัน ดังนั้นจะเห็นว่าเริ่มแรกก่อนที่จะออกแบบวงจรนั้นจะต้องสร้างบล็อกโคอะแกรมในแต่ละส่วนขึ้นมาก่อน แล้วนำมาประกอบกัน หลังจากนั้นก็คือการออกแบบวงจรการอธิบายส่วนต่างๆของวงจรจึงแยกการอธิบายเป็นบล็อกโคอะแกรม โดยจะสามารถเปิดดูวงจรจริงได้จากภาคผนวกท้ายเล่ม วงจรในภาคผนวกท้ายเล่มนั้นจะแบ่ง เป็นบล็อกโคอะแกรม แต่จะต่อรวมวงจรทั้งหมดภายในบอร์ด โดยแยกออกมาเป็นแผ่น การที่จะทราบว่าบล็อกโคอะแกรมที่ต้องการจะคู่นั้นอยู่ภายในส่วนไหนของวงจรจึงต้องอ่านรายละเอียดจากการอธิบายในแต่ละบล็อกโคอะแกรมในหัวข้อหลังจากนี้

3.1.1 บอร์ดควบคุม


บอร์ดควบคุมจะประกอบด้วยส่วนต่างๆดังแสดงในรูปที่ 3.3 อธิบายส่วนต่างๆดังนี้
คอนโทรลเลอร์ชิพ

เป็นส่วนที่ทำหน้าที่ควบคุมการทำงานของระบบ ซึ่งในโครงงานนี้ได้เลือกใช้ชิพชิพเบอร์ MCS-51 ซึ่งจากการศึกษาชิพหลายเบอร์ พบว่าชิพเบอร์ MCS-51 มีชื่อเหมาะสมสำหรับโครงงานนี้หลายประการคือ

- MCS-51 นั้นต้องการ ship support น้อย วงจรฮาร์ดแวร์นั้นไม่ยุ่งยาก อีกทั้งส่วนฮาร์ดแวร์ที่ควบคุมการทำงานของ MCS51 นั้นก็ง่ายและสะดวกในการใช้งาน

- MCS-51 นั้นสามารถอ้างหน่วยความจำได้ถึง 2 ส่วน คือ ส่วนหน่วยความจำโปรแกรม (Program Memory) และส่วนหน่วยความจำข้อมูล (Data Memory) ซึ่งส่วนหน่วยความจำโปรแกรมก็จะใช้ในการเก็บโปรแกรมควบคุมการทำงานของระบบ (ROM) และส่วนหน่วยความจำข้อมูลก็ใช้ในส่วนหน่วยความจำอีมูเลชันของระบบ

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้เพื่อการศึกษาใช้ฟรี ไม่อนุญาติให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อี-ทั้งภายในชุด MCS-51 นั้น ยังมีหน่วยความจำต่างหากอีก ซึ่งส่วนนี้สามารถนำใช้เป็นที่เก็บข้อมูลชั่วคราวของชิพควบคุมได้



รูปที่ 3.3 บล็อกโคแอมูเลเตอร์ของบอร์ดควบคุม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- MCS-51 มีวงจรจับเวลา/นับเวลา (timer/counter) อยู่ในตัว ซึ่งสามารถควบคุมได้ง่ายโดยซอฟต์แวร์ ในส่วนฮาร์ดแวร์นั้นก็ไม่ยุ่งยาก การราช์ต่ออินเทอร์เฟซตามมาตรฐาน RS232C ก็เพียงแต่ต้องวงจรแปลงสัญญาณระดับ TTL เป็นระดับมาตรฐาน RS232C เท่านั้น

- MCS-51 สามารถทำงานแบบบิท (BIT) ได้ ซึ่งเหมาะกับงานควบคุมเป็นอย่างยิ่ง และจากการที่ MCS-51 นี้สามารถทำงานแบบบิทได้ จึงนำเอามาประยุกต์ใช้ทำการอ้างหน่วยความจำได้มากกว่าปกติ

มอนิเตอร์โปรแกรม (monitor program) เป็นโปรแกรมมอนิเตอร์ของไมโครโปรเซสเซอร์ 8032 ใช้หน่วยความจำรวม (ROM) ขนาด 8 kB

ดีโคดเดอร์ (decoder) เนื่องจากว่าไมโครโปรเซสเซอร์เบอร์ 8032 นี้อาจจัดการสัญญาณพอร์ตให้ใช้งาน มีแต่เพียงหน่วยความจำภายนอกเท่านั้น ดังนั้นถ้าต้องการใช้พอร์ตเพิ่มเติมจากที่จัดไว้ให้ จึงต้องมีวงจรเทคนิคการดีโคด แบบที่เรียกกันว่า เมมแมป (memory-mapped) คือการดีโคดสัญญาณพอร์ตบนช่วงของหน่วยความจำที่มีอยู่ ในเมื่อต้องกันเนื้อที่ของหน่วยความจำภายนอกส่วนหนึ่งไปใช้งานเป็นพอร์ตเสีย จึงไม่มีหน่วยความจำเหลือพอสำหรับใช้เป็นฮิวเลชันเมมแมป (ฮิวเลชันเมมแมปใช้เนื้อที่ขนาด 64 kB) จึงต้องมีการเพิ่มจำนวนของหน่วยความจำภายนอกให้มากขึ้นไปอีกโดยการเพิ่มบิตที่ 16 ออกไปอีก 1 บิต ทำให้มีขนาดของหน่วยความจำภายนอกทั้งหมด 128 kB การแบ่งหน่วยความจำและพอร์ตในโครงงานนี้มีดังนี้ คาถาแห่ง 00000-10000H ใช้งานเป็น อินพุต (input) และ เอาท์พุต (output) พอร์ต โดยแบ่งเป็นเอาท์พุตพอร์ต 8 พอร์ต อินพุตพอร์ต 4 พอร์ต ในวงจรใช้ไอซีหมายเลข 74LS138 74LS139 อย่างละ 1 ตัว

วงจรสื่อสารรับส่งข้อมูล การติดต่อระหว่างผู้ใช้กับโครงงานฮิวเลเตอร์นั้นกระทำผ่านทางพอร์ตอนุกรม RS-232 ของคอมพิวเตอร์ ดังนั้นจึงต้องมีการจัดวงจรสำหรับรับระดับสัญญาณมาตรฐาน RS-232 ลงมาให้อยู่ในระดับสัญญาณที่ทีแอลลอจิก (TTL LOGIC) เพื่อให้สามารถใช้งานร่วมกับโครงงานฮิวเลเตอร์ รูปวงจรดูได้จากภาคผนวกในแผ่นวงจรที่มีหมายเลข เอกสารชื่อว่า RS-232C

เซเลคเตอร์ 2:1 (selector 2:1) ทำหน้าที่เลือกสัญญาณแอดเดรสสำหรับอิมูเลชันแรม (emulation RAM) โดยเลือกระหว่างสัญญาณแอดเดรสจากไมโครโปรเซสเซอร์เบอร์ 8032 กับ สัญญาณแอดเดรสจากไมโครโปรเซสเซอร์เบอร์ Z-80 ภาพวงจรประกอบไปด้วยไอซีหมายเลข 74LS157 ทั้งหมด 5 ตัว และ 74LS32

อิมูเลชันแรม ใช้สแตติกแรม (static RAM) เบอร์ 62256 ขนาด 32 KB จำนวน 2 ตัว ต่อเป็นหน่วยความจำ ขนาด 64 KB ในหน่วยความจำส่วนนี้สามารถอ้างได้ทั้งจากคอนโทรลเลอร์ซีพียู และจาก อิมูเลชันซีพียู ทำให้ถูกใช้เป็นหน่วยความจำส่วนกลางสำหรับใช้งาน

เมมโมรีแมป (memory map) เนื่องจากในขณะที่ใช้งานเครื่องอิมูเลเตอร์นั้น ผู้ใช้อาจจะอยากให้เห็นหน่วยความจำ ณ. ที่ช่วงใดช่วงหนึ่งถูกกำหนดเป็น รอม, แรมหรือใช้หน่วยความจำภายนอก ดังนั้นจึงออกแบบส่วนนี้ขึ้นมาเพื่อให้กำหนดรูปแบบของอิมูเลชันเมมโมรี ในแต่ละช่วงลงไปได้ และในขณะที่โปรแกรมทำงานนอกเหนือจากข้อกำหนด เช่นกำหนดอิมูเลชันเมมโมรีช่วง 0000-1FFFH เป็นรอม แต่ในขณะที่เดียวกัน โปรแกรมกลับสั่งให้เขียนค่าลงไปในอิมูเลชันเมมโมรีช่วงดังกล่าว อิมูเลเตอร์ก็จะหยุดการทำงานของ อิมูเลชันซีพียูทันที และบอกให้ผู้ใช้ทราบว่าเป็นเกิดความผิดพลาดขึ้นในกรณีเช่นนี้ ภาพวงจรจะใช้ไอซีหน่วยความจำขนาด 16x 4B เบอร์ 74S189, 74LS157, 74LS244

ข้อมูลการกำหนดชนิดของหน่วยความจำ

D0	D1	NOT Y0	NOT Y1	หน่วยความจำ
1	1	0	0	แรม
1	0	0	1	รอม
0	0	1	1	หน่วยความจำภายนอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.2 บอร์ดอีมูเลชัน

ส่วนส่วนของบอร์ดอีมูเลชันนี้จะมีสถาปัตยกรรมตามบล็อกไดอะแกรมดังรูปที่ 3.4 ในแต่ละบล็อกไดอะแกรมสามารถอธิบายได้โดยสังเขปดังนี้

อีมูเลชันซีพียู เป็นไมโครโปรเซสเซอร์เบอร์เดียวกับที่ต้องการจะอีมูเลต (emulate) ในโครงงานนี้คือไมโครโปรเซสเซอร์ตระกูล Z-80

บัฟเฟอร์ (buffer) เป็นส่วนของวงจรขับสัญญาณต่างๆของไมโครโปรเซสเซอร์ Z-80 เพื่อใช้กับทาร์เก็ตซิสเต็ม ประกอบด้วยไอซีหมายเลข 74S244 และ 74S245 สัญญาณต่างๆของไมโครโปรเซสเซอร์ที่จำเป็นต้องผ่านวงจรขับคือ

- 1 บัสข้อมูล (data bus)
- 2 บัสแอดเดรส (address bus)
- 3 สัญญาณควบคุม ประกอบด้วย ฮอลท์(halt), ไอโอรีเควส(IORQ), เมมโมรีรีเควส (MEMRQ), ไรท์(WR), รีด(RD), บัสรีเควส(BUSRQ), เอ็ม1(M1), รีเฟรช(RFSH)

โพรบ (PROBE) ดิพจัมเปอร์(dip jumper) 40 ขา มีลักษณะการจัดวางขาเหมือนกับไมโครโปรเซสเซอร์ Z-80 ใช้เสียบที่ทาร์เก็ตซิสเต็มแทนตำแหน่งของไมโครโปรเซสเซอร์ Z-80

อินพุตและเอาต์พุตพอร์ต (input/output port) ใช้รับส่งสัญญาณต่างๆระหว่างอีมูเลชันซีพียู กับคอนโทรลเลอร์ซีพียู อาทิเช่น รีจิสเตอร์รีด/ไรท์ (operant) แอดเดรส ฯลฯ ในวงจรใช้ไอซีหมายเลข 74LS373, 74LS244


สร้างสัญญาณควบคุมพอร์ต และสัญญาณทริก(trig)พอร์ต เพื่อให้ควบคุมส่วนต่างๆของอีมูเลเตอร์ให้ทำงานสัมพันธ์กัน ในวงจรจะประกอบด้วย ไอซีเบอร์ 74LS75 74LS123 74LS32 74LS08 กาเนิดสัญญาณแอดเดรสที่ถูกนำมาใช้ในการอ้างจุดหยุดของโปรแกรม ก็จะมีขาสัญญาณ

แอดเดรสทั้งหมด 16 เส้น ในวงจรใช้ไอซีเลขที่ 74LS374

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เชลลคเคอร์ 2:1 เลือกสัญญาณแอดเดรสสำหรับ เบรกพอยแอดเดรสแมพ (break



รูปที่ 3.4 บล็อกไดอะแกรมของบอร์ดควบคุม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

point address map) โดยเลือกระหว่างสัญญาณแอดเดรสจากไมโครโปรเซสเซอร์ Z-80 และ สัญญาณแอดเดรสที่มาจากอินพุทเอาต์พุทพอร์ต ที่กล่าวถึงตอนต้น ภายใต้วงจรประกอบด้วย ไอซี หมายเลข 74LS257 ถึง 4 ตัว เพราะมีสัญญาณแอดเดรสทั้งหมด 16 เส้น

เบรคพอยแอดเดรสแมพ ในการตั้งหรือลบค่าของเบรคพอยแอดเดรส ใครงานชุดนี้ใช้วิธีการกำหนดแอดเดรส 1 ตำแหน่งของไมโครโปรเซสเซอร์ Z-80 ถูกแทนด้วย 1 บิตของแรมคังนั้นจะเห็นว่าไมโครโปรเซสเซอร์มีตำแหน่งแอดเดรสทั้งหมด 2¹⁶ ตำแหน่งจึงต้องใช้จำนวนบิตทั้งหมด 2¹⁶ บิต ซึ่งก็คือ แรมขนาด 64x1 KB ภายใต้วงจรประกอบด้วยแรมหมายเลข 6264 คู่ร่วมกับ 74S251, 74LS244, 74LS259 รวมกันเป็นสเตทิกแรมขนาด 64x1 KB

ส่วนกำเนิดสัญญาณเวท(พลาิต) เนื่องจากว่าในครงงานชุดนี้ใช้วิธีการสร้างสัญญาณเวทเพื่อหยุดการทำงานของไมโครโปรเซสเซอร์ Z-80 ดังนั้นการที่จะให้ไมโครโปรเซสเซอร์ทำงานต่อไปได้จำเป็นต้องมีการยกเลิกสัญญาณเวท ซึ่งนั่นก็คือหน้าที่ของส่วนกำเนิดสัญญาณเวท ในส่วนนี้จะมีหมคการทางาน 2 หมค คือหมคแรก เป็นหมคการทางานที่ละคำสั่ง(single step) และหมคหลัง เป็นหมคการทางานที่ละมาขึ้นไซเคิล (cycle step) ใต้วงจรประกอบด้วยไอซีหมายเลข 74S74, 74LS175, 74LS02, 74LS125

3.2 โครงสร้างระบบซอฟต์แวร์ของ เครื่องฮิวเลเตอร์


ประกอบด้วยสองส่วนคือ

3.2.1 โปรแกรมควบคุมการทางาน (Monitor Program)

ส่วนโปรแกรมมอนิเตอร์นี้จะ เป็นส่วนที่ควบคุมการทางานของซีพียู MCS-51 โดยจะหาหน้าที่เป็นตัวกลางรับคำสั่งที่มาจาก เครื่องคอมพิวเตอร์ผ่านทางพอร์ตร RS-232 ทำการวิเคราะห์และตีความหมาย แล้วจึงไปทางานตามคำสั่งนั้น เมื่อทางานจนเสร็จแล้วก็จะหลั้บมารอรับคำสั่งต่อไปจาก เครื่องคอมพิวเตอร์อีก อีกหน้าที่หนึ่งของโปรแกรมมอนิเตอร์คือการกำหนดสถานะ เริ่มต้น


(initialize) ของฮาร์ดแวร์ส่วนต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกโปรแกรมมอนิเตอร์สามารถอธิบาย เป็นส่วนต่างๆตามหน้าที่และตามคำสั่งที่รับมาจาก
เครื่องคอมพิวเตอร์ดังผังการทางานรูปที่ 3.5 และอธิบายให้ดังนี้




รูปที่ 3.5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการไปรวมบทคัดย่อไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ระบุว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.5 (ต่อ)



รูปที่ 3.5 (ต่อ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.1.1 การกำหนดสถานะเริ่มต้น (initialize)

ในการเปิดเครื่องครั้งแรกหรือทำการรีเซต จำเป็นจะต้องมีการกำหนดสถานะให้ แก่ฮาร์ดแวร์ส่วนต่างๆก่อนดังนี้

3.2.1.1.1 การกำหนดสถานะของการติดต่อกับเครื่องคอมพิวเตอร์

การติดต่อกับเครื่องคอมพิวเตอร์จะต้องมีการกำหนดอัตราการส่งและโปรโตคอล (protocol) การส่งซึ่งบนชิพ 8032 นั้นมีทั้งพอร์อนุกรมและตัวตั้งเวลายูแล้ว ดังนั้นโปรแกรมนอนเทอร์จะจะเป็นการกำหนดค่าให้ SFR ใต้ทำงานในโหมดต่างๆเท่านั้น โดยในที่นี้กำหนด อัตราการส่งไว้ 4800 bps โปรโตคอลการส่งให้มี 1 บิตเริ่มต้น 1 บิตหยุด บิตข้อมูล 8 บิต และไม่มีพาริตีบิต


3.2.1.1.2 การกำหนดสถานะของส่วนควบคุมและส่วนหน่วยความจำ

ระบบฮาร์ดแวร์ของ เครื่องไมโครคอนโทรลเลอร์ที่สร้างขึ้นนั้นจะมีการรีเซ็ตเมื่อเปิดเครื่องหรือ เมื่อกดปุ่มรีเซ็ตอยู่แล้ว แต่ก็มีบางส่วนที่ไมโครคอนโทรลเลอร์ต้องส่งโดยซอฟต์แวร์ เช่น ค่าของพอร์ควบคุม (control port) และค่าในหน่วยความจำที่เก็บตำแหน่งของ เบรกพอยท์ (break point map)

3.2.1.2 การรับเพิ่มข้อมูลจาก เครื่องคอมพิวเตอร์ (download)

ในการรับข้อมูลจาก เครื่องคอมพิวเตอร์นั้นจะมีข้อแม้ว่าเพิ่มข้อมูลนั้นจะต้อง เป็นไฟล์แบบ INTEL-HEX FORMAT (ดูในภาคผนวก) เครื่องคอมพิวเตอร์จะทำการส่งข้อมูลมาทีละ เรคคอร์ด ส่วนควบคุมจะทำการรับข้อมูลเหล่านั้นไปเก็บที่หน่วยความจำภายใน (internal RAM) แล้วจึงทำการตรวจสอบผลรวมของไบต์ (check sum) ซึ่งจะมีการเปรียบเทียบกับเครื่องคอมพิวเตอร์ เมื่อตรวจสอบผลรวมถูกต้องก็จะนำข้อมูลจากแรมภายในไปเก็บไว้ใน แรมภายนอก (external RAM) ตามตำแหน่งที่ระบุ แล้วจึงไปรับเรคคอร์ดต่อไป ถ้า การตรวจสอบผลรวมไม่ถูกต้อง ก็จะไม่มีการย้ายข้อมูลจากแรมภายในไปแรมภายนอก แต่จะให้ เครื่องคอมพิวเตอร์ส่ง เรคคอร์ดใ้ใหม่ จนกว่าการตรวจสอบถูกต้องจึงจะย้ายข้อมูล

ในการที่ที่เป็นเรคคอร์ดสิ้นสุดไฟล์ (end record) ก็จะทำการตรวจสอบก่อนแล้วจึง ออกจากโปรแกรม การทำงานของส่วนนี้อธิบายได้ดังผังงานตามรูปที่ 3.6 ครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาใดๆ ของเอกสารนี้โดยปราศจากขออนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.6 แสดงการ DOWNLOAD

3.2.1.3 การส่งแท็กข้อมูลให้เครื่องคอมพิวเตอร์ (upload)

เครื่องคอมพิวเตอร์จะทำการกำหนดตำแหน่ง เริ่มต้น พร้อมทั้งจำนวนไบต์ที่ต้องการมาที่ จำนวนไบต์สูงสุดที่จะส่งได้แต่ละครั้งนั้นจะต้องไม่เกิน 128ไบต์ ส่วนควบคุมจะทำการส่งโดยเครื่องจะย้ายข้อมูลจากแรมภายนอกตามตำแหน่งที่ระบุแล้วมาเก็บไว้ในแรมภายในก่อน แล้วจึงส่งไปที่เครื่องคอมพิวเตอร์พร้อมกับทำการตรวจสอบผลรวมมาไปด้วย ถ้าการตรวจสอบผลรวมไม่ถูกต้อง เครื่องคอมพิวเตอร์ก็จะสั่งให้ส่วนควบคุมทำการส่งข้อมูลใหม่ การทำงานแสดงดังรูปที่ 3.7

3.2.1.4 คำสั่งรีเซ็ท

จะเป็นการสั่งให้พอร์ทอินพุท/เอาต์พุท ภาแนกสัญญาณให้แก่อาริเซทของ Z-80


3.2.1.5 คำสั่ง GO

เครื่องคอมพิวเตอร์จะส่งตำแหน่ง เริ่มต้นมาที่ เมื่อซีพียูควบคุมรับมาแล้ว ก็จะทำ การคัดลอกการทำงานของซีพียู Z-80 ออกจากทาร์เก็ตซิสเต็ม แล้วสั่งให้ซีพียู Z-80 ครอบคอบรอบ อยู่ตำแหน่ง เริ่มต้นแต่ขณะนี้หน่วยความจำอิมูเลชันยังอยู่ในการควบคุมของ MCS-51 อยู่จึงต้อง รอจนการควบคุมนี้ไปที่ Z-80 จากนั้นจึงยก เิกสัญญาณรอเพื่อให้ Z-80 ทำงานต่อโดยตรงเริ่มที่ตำแหน่งที่ตั้งไว้จากนั้น MCS-51 ก็จะวนรอรับคำสั่งให้หยุดจากคอมพิวเตอร์


การที่จะสั่งให้ Z-80 ทำคำสั่งตามที่ซีพียูควบคุมสั่งนั้น ระบบฮาร์ดแวร์จะมีการ เชื่อมต่อ สายข้อมูลของทั้ง Z-80 และซีพียูควบคุม โดยมีพอร์ทอินพุทเอาต์พุทเป็นหัวเลือก เมื่อซีพียูควบคุมจะ สั่ง Z-80 โปรแกรมมอไนเตอร์ก็จะส่งชุดคำสั่งของ Z-80 ไปให้ จากนั้นจึงสั่งให้อินพุท/เอาต์ พุทพอร์ แลชไว้ที่คาต้าบัสรอให้ Z-80 อ่านชุดคำสั่งไปให้ ดังการทำงานแสดงดังรูปที่ 3.8

3.2.1.6 คำสั่งซิงเกิลสทีป (SINGLE STEP)

เครื่องคอมพิวเตอร์จะส่งตำแหน่งที่จะทำการซิงเกิลสทีป จากนั้นซีพียูควบคุมจะส่ง ำให้ Z-80 ครอบคอบไปที่ตำแหน่งนั้นและทำการอ่านค่ารีจิสเตอร์และสถานะบิตต่างๆก่อน เริ่มทำ ชุดคำสั่งนั้นเมื่อทำชุดคำสั่งแล้วจึงแสดงผลอีกครั้ง แสดงผังงานดังรูปที่ 3.9 ซึ่งมีการนำไปใช้ การอ่านค่ารีจิสเตอร์ภายใน Z-80 นั้นจะมีเทคนิคคือ โปรแกรมมอไนเตอร์จะสั่งให้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ที่ 3.7 แสดงการ UPLOAD ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.8

คำสั่ง GO

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.9 แสดงการทำซิงเกิลสเท็ป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Z-80 หากคำสั่งจากพวกที่มีการย้ายข้อมูลจากรีจิสเตอร์ภายในผ่านบัสข้อมูลออกสู่ภายนอก เช่นคำสั่ง LD (FFFO), AF ขณะที่คำสั่งรีจิสเตอร์ถูกส่งผ่านคำสั่งบัสนั้น ก็จะมีสัญญาณรอกาท์ Z-80 ทางสถานะ บัสจะคงอยู่อย่างนั้น จากนั้นส่วนพอร์ทอินพุท/เอาต์พุทก็จะอ่านบัสส่งมาให้ซึ่งที่ผู้ควบคุม

3.2.1.7 คำสั่งเซเคิลสเคิบ

เป็นการให้ Z-80 ทำงานที่ละ 1 แมชชีนเซเคิล ฝั่งงานการทางานเป็นเช่นเดียวกับคำสั่งเซเคิลสเคิบ จะต่างกันตรงที่แบบเซเคิลสเคิบจะอ่านได้ เฉพาะสถานะของบัสเท่านั้น ไม่สามารถอ่านคำสั่งรีจิสเตอร์ขณะนั้นได้ และส่วนกำเนิดสัญญาณเวทจะอยู่ในหมวกเซเคิลสเคิบคือจะให้ Z-80 ทำงานที่ละ 1 แมชชีนเซเคิล ฝั่งการทางานแสดงดังรูปที่ 3.10

3.2.1.8 คำสั่งเบรกพอยท์ (break point)

มีอยู่สองส่วนคือ ส่วนเขียนตั้ง เบรกพอยท์ และส่วนลบเบรกพอยท์ ส่วนนี้จะเขียนค่า 1 บิตลงใน เบรกพอยท์ตำแหน่งตามที่ผู้ใช้กำหนด


3.2.1.9 คำสั่งเกี่ยวกับรีจิสเตอร์

จะแยกได้ 2 ชุด ชุดแรกจะเป็นชุดคำสั่งในรีจิสเตอร์ ชุดที่สองเป็นชุดคำสั่งแก้ไขค่าในรีจิสเตอร์ ชุดคำสั่งชุดในรีจิสเตอร์ จะเป็นการอ่านคำสั่งรีจิสเตอร์ทั้งหมดของ Z-80 ในขณะที่จะคล้ายกับการขอค่ารีจิสเตอร์ ในคำสั่งเซเคิลสเคิบ ส่วนการแก้ไขค่าในรีจิสเตอร์นั้น ก็จะมีอยู่ 2 กลุ่มคือ กลุ่มแรกเป็นการแก้ไขค่ารีจิสเตอร์ขนาด 8 บิต อีกกลุ่มคือการแก้ไขค่ารีจิสเตอร์ขนาด 16 บิต เช่น IX, IY, PC

การแก้ไขทำได้เช่นเดียวกับการสุ้าคือใช้เทคนิคการให้ Z-80 อ่านค่าข้อมูลภายนอกไปยังรีจิสเตอร์ภายใน ซึ่งข้อมูลภายนอกนั้นแทนที่ Z-80 จะอ่านมาจากส่วน บัฟเฟอร์ก็จะให้อ่านจากพอร์ทอินพุท/เอาต์พุทแทน

ฝั่งงานการทางานแสดงดังรูปที่ 3.11 , 3.12


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.10
แสดงการทำ
ไทม์คิสต์เตป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ส่งค่าวีจีเอสเตอร์



รูปที่ 3.11 แสดงการส่งค่าวีจีเอสเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามนำมาดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ALTER REGISTER



รูปที่ 3.12 แสดงการเปลี่ยนค่าในรีจิสเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.1.10 คำสั่งเติมค่าลงในหน่วยความจำ (fill memory)

เนื่องจากรีจิสเตอร์ต่างวามซีพียู MCS นั้นจะเป็นขนาดเป็น 8 บิต แต่ตำแหน่งเริ่มต้นและตำแหน่งสุดท้ายที่จะเติมนั้นเป็นขนาด 16 บิต ดังนั้นจึงมีเทคนิคโดยการนำเอาตัวชี้ข้อมูล (DPTR) มาช่วย

3.2.1.11 คำสั่งอินพุทพอร์ต/เอาต์พุทพอร์ต (input/output port)

จะเป็นการส่งาห์ซีพียู Z-80 ทาคำสั่ง IN หรือคำสั่ง OUT เพื่ออ่านค่าหรือเขียนค่าให้กับพอร์ต

3.2.2 โปรแกรมผู้ใช้ (USER PROGRAM)

เนื่องจากว่าอินเซอริกคิมูเลเตอร์ไมโครโปรเซสเซอร์นี้เป็นอุปกรณ์ที่ช่วยและอำนวยความสะดวกในการพัฒนาระบบที่ทำงานภายใต้ไมโครโปรเซสเซอร์ ดังนั้นการติดต่อกับผู้ใช้จึงเป็นสิ่งที่สำคัญมาก เพราะว่าผู้ที่ใช้งานอิมูเลเตอร์ชุดนี้ย่อมต้องการติดต่อกับระบบที่กำลังพัฒนา (target system) อย่างใกล้ชิด ต้องการทราบค่าต่างวามในระบบที่กำลังพัฒนา สามารถอ่านค่าต่างวามออกมาได้อย่างสะดวกในรูปแบบของข้อมูลที่เข้าาง่าย อินเซอริกคิมูเลเตอร์ชุดนี้ทำการติดต่อกับผู้ใช้งานโดยผ่านทางคอมพิวเตอร์ส่วนบุคคลตระกูลไอบีเอ็มพีซี (IBM PC) การติดต่อกับคอมพิวเตอร์ส่วนบุคคลของอิมูเลเตอร์ชุดนี้ จะทำการติดต่อผ่านทางพอร์ตอนุกรม (Serial port) คอมพิวเตอร์ส่วนบุคคลตระกูลไอบีเอ็มพีซีสามารถติดตั้งพอร์ตอนุกรมได้ถึง 4 พอร์ต แต่โดยทั่วๆไปจะทำการติดตั้งเพียงแค่สองพอร์ตเท่านั้น และซอฟต์แวร์ชุดนี้ก็ยังสามารถทำการจัดการ เลือกใช้พอร์ตได้ว่าจะให้ชุดอิมูเลเตอร์นี้ทำการติดต่อกับผู้ใช้ผ่านทางคอมพิวเตอร์ส่วนบุคคลทางพอร์ตอนุกรมที่เท่าไร

3.2.2.1 การติดต่อกับอิมูเลเตอร์

พอร์ตอนุกรม (SERIAL PORT หรือ COM FORT)

พอร์ตสื่อสารอนุกรมของไอบีเอ็มพีซี (IBM PC) พอร์ตสื่อสารเป็นส่วนสำคัญส่วนหนึ่งที่เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า มีอยู่บนไมโครคอมพิวเตอร์ 16 บิต พอร์ตสื่อสารนี้มีชื่อเรียกอีกอย่างหนึ่งว่า คอม-พอร์ต (com-port) พอร์ตนี้เป็นทางออกของข้อมูลที่ผู้ใช้งานมักจะกำหนดคอบุ๋นสเบกด้วยแสง

พอร์ตสื่อสาร RS232 บนเครื่องไมโครคอมพิวเตอร์ 16 บิต มีโครงสร้างที่สามารถโปรแกรมด้วยการส่งรหัสคำสั่งให้กับชิปหลักได้ อย่างไรก็ตามผู้ออกแบบเค้าให้ทางเลือกในการสื่อสารด้วยกระแสวนรอบ (current loop) หรือแบบแรงดันคือ RS232 เทคโนโลยีจัมเปอร์เพื่อเลือกระบบ สำหรับตัว RS232 นี้เป็นมาตรฐานแบบอะซิงโครนัสที่โปรแกรมสตาร์ตบิตที่อปและพาริตีบิต อัตราการส่งก็สามารถกำหนดได้ตั้งแต่ 50 บอดถึง 9600 บอด ลักษณะพิเศษของวงจรถือสามารถส่งสัญญาณนาอินเทอร์เฟซซีพียูตามเงื่อนไขได้ และยังมีโครงสร้างฮาร์ดแวร์ป้องกันกลับเพื่อใช้ในการตรวจสอบระบบว่าทำงานปกติหรือไม่ ได้อีกด้วย วงจรพอร์ตสื่อสารของไมโครคอมพิวเตอร์ 16 บิตนี้ใช้ไอซีหมายเลข 8250 เป็นตัวสำคัญของระบบ 8250 เป็นไอซีขนาด 40 ขา มีขีดความสามารถพิเศษดังนี้

- มีบัฟเฟอร์ในตัวเพื่อทำให้มันจำเป็นต่อซิงโครนัสการรับส่ง
- ใช้สัญญาณนาฬิกาอิสระต่างหากไม่ขึ้นกับสัญญาณนาฬิกาของระบบ
- มีสัญญาณตอบรับควบคุมเต็มทั้ง CTS (clear to send), RTS (request to send), DSR (data set ready), DTR (data terminal ready), RC (ring indicator) และสัญญาณที่เคล็ดัวพาหะ (carrier detector)
- ตรวจสอบสตาร์ตบิตที่ผิดพลาด
- ตรวจสอบและสร้างสัญญาณสายขาด เพื่อใช้ในการตรวจสอบการทำงานจากระบบ

โครงสร้างของพอร์ตสื่อสาร


พอร์ตสื่อสารของ เครื่องไมโครคอมพิวเตอร์ 16 บิตที่กล่าวถึงนี้เป็นระบบมาตรฐานตามแบบเครื่องไอบีเอ็มพีซีเอ็กซ์ที โครงสร้างบล็อกไดอะแกรมแสดงดังรูปที่ 3.13

รูปแบบของข้อมูลที่ได้รับหรือส่ง

การสื่อสารข้อมูลจากระบบนี้เป็นการสื่อสารแบบอะซิงโครนัส รูปแบบของข้อมูลจะมีสตาร์ตบิต บิตตรวจสอบพาริตี และสต็อบบิต โครงสร้างของข้อมูลแต่ละเฟรมเป็นดังรูปที่ 3.14

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความคุ้มครอง
ข้อมูล
แอดเดรส



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สิ่ง ขยะว่าง

จุดเริ่มต้น

D0

D1

D2

D3


D4

D5

D6

D7

จุดหยุด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและตั้งอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.14

รูปแบบข้อมูล 1 เฟรม

เนื่องจากว่าพอร์ทอนุกรมนี้มีหัวใจการทำงานอยู่ที่ชิพ (chip) หมายเลข 8250 ซึ่งชิพหมายเลขนี้เป็นชิพที่สามารถโปรแกรมได้ เพราะว่ามีรีจิสเตอร์ภายใน รีจิสเตอร์ภายในของ 8250 มีดังนี้คือ

- บัฟเฟอร์สำหรับตัวรับข้อมูล (อ่าน)
- ไรลคังสำหรับตัวส่งข้อมูล (เขียน)
- ยีนนาเปิดอินเทอร์รัพต์
- กำหนดอินเทอร์รัพต์
- ควบคุมสายสื่อสาร
- ควบคุมโมเด็ม
- แสดงสถานะสายสื่อสาร
- แสดงสถานะโมเด็ม
- แลตซ์ตัวหาร (LSB)
- แลตซ์ตัวหาร (MSB)


การใช้งานรีจิสเตอร์บางตัวของ 8250

ความหมายของรีจิสเตอร์ต่างๆ ของ 8250

รีจิสเตอร์ควบคุมสายสื่อสาร (line control register) ในการควบคุมรูปแบบของข้อมูลแบบอะซิงโครนัสนั้น ผู้โปรแกรมจะต้องกำหนดค่าลงในรีจิสเตอร์ควบคุมสายสื่อสาร รีจิสเตอร์ตัวนี้มี 8 บิต โดยแต่ละบิตมีความหมายดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พอร์ทแอดเดรสหมายเลข 3FB



รูปที่ 3.15 แสดงค่าของบิตในรีจิสเตอร์ควบคุมสายสื่อสาร

บิต 0	บิต 1	ความหมาย
0	0	ข้อมูลขนาด 5 บิต
0	1	ข้อมูลขนาด 6 บิต
1	0	ข้อมูลขนาด 7 บิต
1	1	ข้อมูลขนาด 8 บิต

รูปที่ 3.16 แสดงความหมายของบิตที่ 0 และ บิตที่ 1

- บิต 2 เป็นบิตที่ใช้ในการกำหนดจำนวนสตอปบิต ถ้าเป็น "0" หมายถึงใช้สตอปบิต 1 บิต แต่ถ้าบิต 2 เป็น "1" ในกรณีส่งแบบ 5 บิตจะมีความยาวของสตอปบิต เป็น 1.5 บิต แต่ถ้าส่งแบบ 6,7,8 บิตความยาวของสตอปบิตจะเป็น 2

- บิต 3 บิตนี้เป็นบิตแสดงการอีน่าเบิลให้มีการตรวจสอบพาริตี โดยค่าบิตนี้มีค่าเป็น "1" เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยามให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่เบื้องเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- บิต 4 มีค่าเป็น "0" และบิต 3 มีค่าเป็น "1" จะมีการกำหนดเป็นพาริตีคี่ แต่ถ้าบิตนี้

มีค่าเป็น "1" จะเป็นพาริตีคู่

- บิต 5 เมื่อบิต 3 มีค่าเป็น "1" และบิต 5 มีค่าเป็น "1" และบิต 4 มีค่าเป็น "1" จะมีการแทรกหรือตรวจสอบพาริตี ด้วยเงื่อนไขที่กำหนดให้เป็น "0" และถ้าบิต 4 มีค่าเป็น "0" บิต 3 มีค่าเป็น "1" และบิต 5 มีค่าเป็น "1" จะมีการกำหนดบิตพาริตีเป็น "1"
- บิต 6 เป็นบิตที่ควบคุมการเบรก เมื่อบิต 6 มีค่าเป็น "1" ส่วนของ SOUT จะได้รับการกำหนดให้เป็น "0" ตลอด
- บิต 7 บิตนี้ทำหน้าที่เป็น DLAB บิตที่จะมีผลต่อการแลคซ์ตัวหาร


รีจิสเตอร์แสดงสถานะสายสื่อสาร (line status register)

รีจิสเตอร์ตัวนี้เป็นรีจิสเตอร์ที่จะให้ข้อมูลแก่ซีพียูเกี่ยวกับการสื่อสารข้อมูลในสายสื่อสาร ค่าของบิตต่างๆ ในรีจิสเตอร์เป็นดังนี้

- บิต 0 บิตนี้เป็นบิตที่บอกสถานะการรับข้อมูล ถ้าบิตนี้เป็น "1"แสดงว่าการรับข้อมูลเข้ามาในบัฟเฟอร์ได้ครบทุกบิตแล้ว บิตนี้จะได้รับการรีเซตให้เป็น "0" เมื่อซีพียูได้อ่านข้อมูลในบัฟเฟอร์ไปแล้ว หรือจะให้ซีพียูเขียนข้อมูลกลับมายังรีจิสเตอร์นี้ได้
- บิต 1 บิตนี้ถ้ามีค่าเป็น "1" แสดงว่าเกิด overrun error กล่าวคือขณะที่มีข้อมูลเข้ามาในบัฟเฟอร์แต่ซีพียูยังไม่ได้อ่านเลย ปรากฏว่ามีข้อมูลชุดใหม่มาเขียนทับบนบัฟเฟอร์นี้ บิตนี้จะรีเซตโดยซีพียู เมื่อซีพียูอ่านค่าจากรีจิสเตอร์นี้ไปแล้ว
- บิต 2 บิตนี้ถ้ามีค่าเป็น "1" แสดงว่าเกิดพาริตีเออเรอร์ (parity error) กล่าวคือถ้ามีการตรวจสอบบิตพาริตีแล้วไม่เป็นไปตามที่กำหนดไว้ บิตนี้จะได้รับการรีเซตโดยซีพียู เมื่อซีพียูอ่านค่าจากรีจิสเตอร์นี้ไปแล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พอร์ทแอดเดรสหมายเลข 3FD



รูปที่ 3.17 ค่าของบิตในรีจิสเตอร์แสดงสถานะสายสื่อสาร

พอร์ทแอดเดรสหมายเลข 3FA



รูปที่ 3.18 ค่าของบิตในรีจิสเตอร์กำหนดอินเทอร์รัพท์

- บิต 3 บิตนี้ถ้ามีค่าเป็น "1" แสดงว่าเฟรมของข้อมูลใหม่เป็นไปตามที่กำหนด เช่นตรวจ

เอกสารนี้เป็นเอกสารฉบับลิขสิทธิ์ที่พาริตีและสตอปบิตใหม่เป็นไปตามที่กำหนด

ไม่ถูกต้องใดๆ บิตนี้เรียกว่า break interrupt บิตนี้จะได้รับการเซตให้มีค่าเป็น "1" ถ้าหาก

ว่ารับข้อมูลอินพุตเป็น "0" เป็นเวลายาวนานกว่าเวิร์คของการสื่อสาร

- บิต 5 บิตนี้เป็นบิตที่บอกว่า 8250 พร้อมทั้งจะรับข้อมูลจากสายสื่อสาร บิตนี้จะได้รับการเซตค่าเป็น "1" บิตนี้ยังคงสร้างสัญญาณอินเทอร์รัพต์เพื่อส่งไปบอกซีพียูด้วย บิตนี้จะมีสถานะเซตเมื่อมีการส่งถ่ายข้อมูลจากฮาร์ดดิสก์เคอร์เนลไปยังซีพียูเคอร์เนลเพื่อพร้อมที่จะส่ง
- บิต 6 เป็นบิตที่จะบอกว่าซีพียูเคอร์เนลว่างเปล่า บิตนี้จะได้รับการเซตค่าเป็น 1 เพื่อบอกว่าพร้อมส่งแล้ว
- บิต 7 จะเป็น "0" ตลอด

การโปรแกรมอัตราบอด (boud rate generator)

อัตราบอดคืออัตราการเปลี่ยนแปลงของข้อมูลต่อหนึ่งหน่วยเวลาในการส่งข้อมูล ซึ่งต่างจากอัตราบิต เนื่องจากว่าอัตราบิตคืออัตราการผ่านจำนวนบิตของข้อมูลต่อหนึ่งหน่วยเวลา โดยที่อัตราบิตจะมีค่าเท่ากับอัตราบอด เนื่องจากว่าในข้อมูลหนึ่งชุดการเปลี่ยนแปลงของข้อมูลย่อม น้อยกว่าจำนวนของข้อมูลที่ส่งออกไป

อัตราบอดได้รับการกำหนดเทียบกับสัญญาณนาฬิกา 1.8432 MHz ซึ่งสัญญาณนาฬิกา นี้เป็นสัญญาณนาฬิกาอิสระต่างจากสัญญาณนาฬิกาที่มาจาก เมนบอร์ด (main board) ของคอมพิวเตอร์ส่วนบุคคล (personal computer) แต่จะมาจากวงจรสร้างสัญญาณนาฬิกา ภายในชิป 8250 เอง และอัตราบอดนี้สามารถโปรแกรมได้โดยการกำหนดค่าของตัวหารได้ตั้งแต่ 1 ถึง $(2^{16}-1)$ ค่าความถี่เอาต์พุตของตัวกำหนดอัตราบอดมีค่าเท่ากับ $16 \times$ อัตราบอด ดังนั้น ตัวหาร = ความถี่สัญญาณนาฬิกาหาร (อัตราบอด $\times 16$) การกำหนดอัตราบอดด้วยการกำหนดตัวหารนี้ตัวหารจึงเป็นค่ากำหนดบนรีจิสเตอร์ 2 ตัว ตัวหารนี้จะต้องถูกกำหนดค่าก่อนแล้ว โปรแกรมลงมาบนรีจิสเตอร์นี้ การกำหนดคือองให้ DLAB = "1" แล้วให้ลดลงมาบนรีจิสเตอร์ 3F8 ซึ่งเรียงกันเป็น LSB ของตัวหารส่วน 3F9 เมื่อ DLAB = "1" จะเป็นค่าของตัวหาร MSB ค่าของตัวหารเมื่อเทียบกับสัญญาณ 1.8432 MHz เป็นดังตารางในรูปที่

เอกสารเป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานี้เท่านั้น มิใช่ชุดที่เผยแพร่ไปยังองค์กรอื่น

ไม่ว่าใครจะดูก็ตาม ห้ามมิให้คัดลอกหรือดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อัตราบอด	ตัวหาร		ค่าผิดพลาด
	ฐานสิบ	ฐานสิบหก	
50	2304	900	--
75	1536	600	-
110	1047	417	0.026
134.5	857	359	0.058
150	768	300	-
300	384	180	-
600	192	000	-
1200	96	060	-
1800	64	040	-
2000	58	03A	0.69
2400	48	030	-
3600	32	020	-
4800	24	018	-
7200	16	010	-
9600	12	00C	-

รูปที่ 3.19 ค่าตัวหารสำหรับการกำหนดอัตราบอด

การใช้งานพอร์ตอณกรม

พอร์ทสี่สารนี้จะหาหน้าทำการส่งและรับข้อมูลแบบอนกรมอชิงโครนีส ก่อนจะทำ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญุใดให้นำไปใช้ประโยชน์ด้านการค้า การรับส่งข้อมูลนั้นจะต้องมีการโปรแกรมการทำงานของพอร์ทก่อน โดยการโปรแกรมจิสเคอร์ ไม่ว่าการันเต้ฯ พงษ์นุ อักทงหำมีมเหตต์แบ่สงเนื่อหำและตอญงเิงงอญงเิงของเอกร์สรุทุทกรงทมิกร์โรนเปะเซ่ ภายใตขิบพหมยเลข 8250 สิ่งที่จะต้องหำการโปรแกรมก็คือ ขนาดของข้อมูล ขนาดของสคาร์ท


บิต ขนาดของสตอปบิต พาริตี และบอดเรท โพลาร์ซาร์ทแสดงการใช้งานของฟอร์ตอณุกรมนี้แสดงไว้ดังรูปที่ 3.20

การโปรแกรมฟอร์ทอณุกรม

- **การโปรแกรมอักขระออก** เนื่องจากว่าตัวหารเป็นข้อมูลขนาด 2 ไบต์ (byte) ดังนั้นจึงต้องนำซีที่เก็บตัวหารขนาด 2 ไบต์ หรือรีจิสเตอร์ 2 ตัว โดยที่พอร์ท 3F8 และ 3F9 ในขณะที่ DLAB = "1" ก็คือทางที่จะติดต่อกับรีจิสเตอร์ที่เก็บค่าตัวหาร ซึ่ง พอร์ท 3F8 จะเก็บค่าในไบต์ที่มีนัยสำคัญต่ำกว่า และ พอร์ท 3F9 จะเก็บค่าในไบต์ที่มีนัยสำคัญสูงกว่า
- **การโปรแกรมจำนวนสสาร์ทวิต** จะโปรแกรมได้โดยการให้ค่ากับบิตที่ 2 ของรีจิสเตอร์ควบคุมสายสื่อสารความหมายของบิตค่าว ของรีจิสเตอร์นี้ดังกล่าวแล้วข้างต้น ซึ่งมีความสัมพันธ์กับการเลือกใช้ขนาดของข้อมูลด้วย
- **การโปรแกรมขนาดของข้อมูล** จะโปรแกรมได้โดยการให้ค่ากับบิตที่ 0 และ 1 ของรีจิสเตอร์ควบคุมสายสื่อสาร ซึ่งค่าของบิตทั้งสองและจำนวนสสาร์ทวิตแสดงดังตาราง

บิต 0	บิต 1	ความหมาย
0	0	ข้อมูลขนาด 5 บิต
0	1	ข้อมูลขนาด 6 บิต
1	0	ข้อมูลขนาด 7 บิต
1	1	ข้อมูลขนาด 8 บิต

- **การโปรแกรมขนาดของสตอปบิต** กำหนดโดยการให้ค่ากับรีจิสเตอร์ควบคุมสายสื่อสารนี้ เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออยู่ในตำแหน่งนี้ ค่าสาร์ทวิตที่ 2
- ไม่ว่ากรณีใดๆ ทั้งสิ้น ออกพิมพ์ให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.20 แสดงผังการทำงานของระบบกรมเว็บไซต์กรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- **การโปรแกรมการเลือกใช้พาริตี** มีลักษณะการให้ค่ากับบิตต่างๆ ของรีจิสเตอร์ควบคุมสายสื่อสารตามความหมายของบิตต่างๆของรีจิสเตอร์นี้ตั้งที่เติกส์ว่าไว้แล้วข้างต้น

การที่จะติดต่อกับรีจิสเตอร์ควบคุมสายสื่อสารนี้ได้ ก็คือการติดต่อกับพอร์ตของเครื่องคอมพิวเตอร์ โดยที่ในการติดต่อกับพอร์ตอนุกรมจะมีการติดต่อกับพอร์ตหมายเลขพอร์ตตั้งแต่พอร์ตหมายเลข 3F8 ถึง 3FE สำหรับพอร์ตคอม 1 และหมายเลขพอร์ต 2F8 ถึง 2FE สำหรับพอร์ตคอม 2 ในการติดต่อกับรีจิสเตอร์ควบคุมสายสื่อสารนี้จะติดต่อกับพอร์ตที่มี สายแอดเดรส $A_2 \ A_1 \ A_0$ เป็น 0 1 1 ตามลำดับ ดังนั้นการจะติดต่อกับรีจิสเตอร์ควบคุมสายสื่อสารได้นั้นก็โดยการติดต่อกับพอร์ตหมายเลข $3F8 + 3$ สำหรับพอร์ตคอม 1 และพอร์ตหมายเลข $2F8 + 3$ สำหรับพอร์ตคอม 2

- **ตัวอย่างโปรแกรมการเริ่มต้นคอมพอร์ค** ตัวอย่างนี้เป็นการโปรแกรมเพื่อควบคุมพอร์คสื่อสาร แบบง่าย ๆ โดยไม่มีารตรวจสอบสัญญาณเคมโปรแกรมตัวอย่างนี้เริ่มจากการกำหนดค่าเริ่มต้นให้กับ 8250 ใหม่ โดยการกำหนดอัตราบอค่าให้ใหม่ ในที่นี้ใช้ตัวหารเป็น 384 คือกำหนดเป็น 300 บอด สังเกตว่าโปรแกรมเซคพอร์ค 3FB ซึ่งเป็นรีจิสเตอร์ควบคุมให้บิต 7 เป็น 1 ก่อนที่จะส่งตัวหารไป ส่วนพอร์ค 3FB ส่วนสุดท้ายที่ส่งรหัส 00000011 ในก็คือกำหนดพอร์คแมตของข้อมูลที่ส่ง เป็นแบบ 8 บิตไม่มีพาริตี

```
MOV DX, 3F8 + 3 ; CONTROL REGISTER
```

```
MOV AL, 80H
```

```
OUT DX, AL
```

```
MOV AX, 384
```

```
MOV DX, 3F8
```

```
OUT DX, AL
```

```
MOV AL, AH
```

```
INC DX
```

```
OUT DX, AL
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปดสิ่งนี้ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

MOV    DX, 3F8 + 3
MOV    AL, 00000011B
OUT    DX, AL

```

- **ตัวอย่างการโปรแกรมการส่งข้อมูล** รีจิสเตอร์แสดงสถานะของสายสื่อสารคือ พอร์ต 3FD ในเลขฐานสิบหก มีข้อมูลแสดงสถานะของบัพเพอร์คิวส่ง ในการใช้งานจะส่งข้อมูลออกไปเมื่อบัพเพอร์ว่างเท่านั้น ซึ่งจะทราบได้ว่าบัพเพอร์นั้นว่างหรือไม่ได้จากการตรวจสอบบิตที่ 5 ตัวอย่างโปรแกรมซึ่งทำการส่งอักขระ "A" มีดังนี้

```

SEND : IN    AL, DX
      TEST  AL, 20H
      JZ   SEND
      MOV  AL, 'A'
      MOV  DX, 3F8
      OUT  DX, AL

```


- **ตัวอย่างการโปรแกรมการรับข้อมูล** ในการรับข้อมูลจะทำการรับก็ต่อเมื่อมีข้อมูลเข้ามาในบัพเพอร์แล้วเท่านั้น จะทราบได้จากการตรวจสอบบิต 0 ของรีจิสเตอร์แสดงสถานะสายสื่อสาร ตัวอย่างโปรแกรมที่หาหน้าทีรับข้อมูล 1 ตัวอักขระมีดังนี้

```

RECV :
      IN    AL, DX
      TEST  AL, 1
      JZ   RECV
      MOV  DX, 3F8
      IN    AL, DX


```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 วิทยาลัยเทคนิคสุพรรณบุรี 3:21



รูปที่ 3.21 แสดงแผนผังการทำงานของโปรแกรมส่งข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.22 แสดงแผนผังการทำงานของระบบระบุข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.2.2 การติดต่อกับผู้ใช้ (User interface)


เนื่องจากว่าอิมูเลเตอร์นี้เป็นอุปกรณ์ที่หาหน้าที่ย่อย และอำนวยความสะดวกในงานพัฒนาระบบที่ทำงานโดยใช้อิมูเลเตอร์ เซสเซอร์ส่วน ที่หาหน้าที่ย่อยในการอำนวยความสะดวกในการติดต่อกับอิมูเลเตอร์ก็คือซอฟต์แวร์ที่หาการติดต่อกับผู้ใช้ เป็นส่วนที่หาให้ผู้ใช้สามารถอ่านและตีความหมายค่าต่างวภาษาในระบบที่กำลังพัฒนา หรือผลลัพธ์ที่เกิดขึ้นได้โดยง่าย และเพื่อเป็นการอำนวยความสะดวกอย่างแท้จริง ซอฟต์แวร์นี้จึงได้รับการพัฒนาขึ้นมาโดยมีอรรถประโยชน์หลายอย่างครอบคลุมการทำงานทั้งหมดในการพัฒนาระบบที่ทำงานโดยใช้อิมูเลเตอร์ เซสเซอร์ ซึ่งซอฟต์แวร์นี้มีการสร้างดังในรูปที่ 3.23 ซึ่งประกอบไปด้วย

- อีดิเตอร์ (EDITOR)
- คอมไพเลอร์ (COMPILER)
- ดีบักเกอร์ (DEBUGGER)

โดยที่ซอฟต์แวร์ทั้งสามส่วนนี้จะวางตัวอยู่ภายใต้โปรแกรมหลักที่หาหน้าที่ย่อยในการเลือกใช้อิมูเลเตอร์ย่อยเหล่านี้อีกทีหนึ่ง รายละเอียดของส่วนต่างๆ มีดังนี้

อีดิเตอร์ ส่วนนี้เป็นสกรีนอีดิเตอร์ (screen editor) หรือ อีดิเตอร์แบบเต็มจอภาพ จุดประสงค์ก็เพื่อใช้ในการเขียนซอร์สโคด (source code) ซึ่งเป็นภาษาแอสเซมบลี (assembly) โดยทั่วไปการเขียนซอร์สโคดจะต้องใช้สกรีนอีดิเตอร์จากภายนอก แล้วจึงนำซอร์สโคดที่เขียนขึ้นไปทำการคอมไพล์ (compile) โดยคอมไพเลอร์ที่หาหน้าที่ย่อยคอมไพล์ซอร์สโคดนั้น จากนั้นจึงทำการโหลด (load) ผลที่ได้จากการคอมไพล์ลงในระบบที่กำลังหาการพัฒนา ซึ่งเป็น การยุ่งยากและมีหลายขั้นตอน แต่สำหรับระบบซอฟต์แวร์ตัวนี้มีอีดิเตอร์ภายในตัว สามารถที่จะทำการเขียนซอร์สโคด และทำการคอมไพล์ได้ทันที

หลักการของการทำงานของสกรีนอีดิเตอร์ตัวนี้ก็ คือ การมองข้อมูลในหน่วยความจำโดยมี พอยเตอร์ (pointer) เป็นตัวชี้ตำแหน่งของข้อมูล และการเรียงต่อกันของข้อมูลในหน่วยความจำ สามารถที่จะอ้างถึงได้โดยการใช้ตัวแปรแบบพอยเตอร์ในภาษาชั้นสูงต่างๆ เช่น ภาษาซี (C LANGUAGE), ภาษาปาสคาล (PASCAL) ฯลฯ หรืออาจใช้วิธีการสร้างพอยเตอร์ขึ้นเองโดยผู้ใช้ ภาษาแอสเซมบลี และให้การกดคีย์ (key) ทุกตัวเป็นคำสั่งในการควบคุมการทำงานของโปรแกรม เช่น เมื่อมีการกดคีย์ตัวอักษรก็ให้หมายถึงคำสั่งให้เก็บค่าของคีย์ที่กดนั้น เข้าไว้เป็นส่วนหนึ่งของข้อ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น มิอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและตั้งชื่อเอกสารทุกครั้งที่มีการนำไปใช้

มูลในตำแหน่งการเรียงตัวของข้อมูลในหน่วยความจำที่เหมาะสม หรือถ้ามีการกดคีย์ เอสเคป (escape) ก็ให้หมายถึงให้จบการทำงานของโปรแกรม หรือถ้ามีการกดคีย์คอนโทรลเอส (control s) ก็หมายถึงการให้เก็บข้อมูลสำเนาในแฟ้มข้อมูล ฯลฯ

คีย์บอร์ด เป็นส่วนที่สำคัญที่สุดของซอฟต์แวร์ชุดนี้ เนื่องจากว่าผู้ใช้จะทำการติดต่อกับระบบที่กำลังทำการพัฒนาอยู่นั้นโดยผ่านทางซอฟต์แวร์ส่วนคีย์บอร์ดนี้ หน้าหลักของคีย์บอร์ดนี้จะทำการส่งผ่านข้อมูลระหว่างผู้ใช้กับระบบปลายทางโดยผ่านทางพอร์ทอนุกรม เข้ามาสู่ ส่วนที่หาหน้าที่ได้รับข้อมูลซึ่งมีแฉกรคอนโทรลเลอร์หมายเลข 8032 หาหน้าที่ได้รับข้อมูลและส่งผ่านข้อมูลไปยังระบบปลายทางอีกทีหนึ่ง หรืออาจคอยรับข้อมูลจากระบบปลายทางมาแสดงผลให้กับผู้ใช้

ซอฟต์แวร์ชุดนี้สามารถเลือกติดต่อกับพอร์ทอนุกรมทั้งคอม1 และคอม2 โครงสร้างของส่วนคีย์บอร์ดนี้แสดงได้ดังรูปที่ 3.24 ซึ่งประกอบด้วยส่วนต่างๆที่สำคัญดังนี้

- รีเซท (RESET) คือคำสั่งให้ทำการรีเซทอาร์กิวเมนต์ทำงานโดยการส่งรหัสรีเซทขนาด 1 ไบต์ไปยังแฉกรคอนโทรลเลอร์หมายเลข 8032 ซึ่งหาหน้าที่ในการรับและ 8032 นี้จะทำการรีเซทอาร์กิวเมนต์
- อัปโหลด (UPLOAD) คือการส่งข้อมูลจากอาร์กิวเมนต์มายังคอมพิวเตอร์ทำงานโดยการส่งรหัสขนาด 1 ไบต์ไปยังแฉกรคอนโทรลเลอร์ 8032 ให้ทำการส่งให้อาร์กิวเมนต์ส่งข้อมูลในหน่วยความจำออกมาและ 8032 นี้จะส่งผ่านข้อมูลนี้มายังคอมพิวเตอร์เพื่อแสดงผลให้กับผู้ใช้
- ดาวน์โหลด (DOWNLOAD) คือการส่งแฟ้มข้อมูลลงไปยังอาร์กิวเมนต์ทำงานโดยที่คอมพิวเตอร์ส่งโคด (code) ขนาด 2 ไบต์ให้กับแฉกรคอนโทรลเลอร์ โดยที่ไบต์แรกคือคำสั่งให้รอดาวน์โหลด อีกไบต์คือจำนวนไบต์ของข้อมูลที่จะส่งไป
- รีจิสเตอร์ (REGISTER) คือการตรวจสอบค่าในรีจิสเตอร์ต่างๆ (อาร์กิวเมนต์) ทำงานโดยการส่งให้อาร์กิวเมนต์ส่งค่าต่างๆในรีจิสเตอร์ออกมาโดยผ่านทางแฉกรคอนโทรลเลอร์ในรูปแบบของกล่องข้อมูล เมื่อคอมพิวเตอร์รับกลุ่มข้อมูลนี้ได้ก็จะทำการแยกแยะและนำมาแสดงผลให้ตรงกับชนิดของข้อมูลนั้นๆ

- ซิงเกิลสเต็ป (SINGLE STEP) คือการสั่งให้อาร์กิวเมนต์ทำงานทีละคำสั่ง การทำงานของคำสั่งนี้ก็คือ คอมพิวเตอร์จะส่งคำสั่งไปยังแฉกรคอนโทรลเลอร์เพื่อให้มัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น มิใช่ให้เผยแพร่หรือใช้เชิงพาณิชย์


ไม่ว่ากรณีใดๆ ห้ามมิให้ทำซ้ำหรือคัดลอก คอมพิวเตอร์จะส่งคำสั่งไปยังแฉกรคอนโทรลเลอร์เพื่อให้มัน

ไมโครคอนโทรลเลอร์รับรู้และสั่งให้ทาร์เก็ตซิสเต็มทำการซิงเกิลสเท็ป โดยการเบี่ยงอินเทอร์พท์ของทาร์เก็ตซิสเต็ม

- ไซเคิลสเท็ป (CYCLE STEP) คือการสั่งให้ทาร์เก็ตซิสเต็มทำงานทีละมาชีนไซเคิล (machine cycle)
- คัมพ์ (DUMP) คือการนำค่าของหน่วยความจำในตำแหน่งที่ต้องการออกมาแสดงผลทางจอภาพ คำสั่งนี้จะทำงานโดยการส่ง คำสั่งขนาด 1 ไบต์ออกไปเพื่อให้ไมโครคอนโทรลเลอร์ทราบว่าเป็นคำสั่งคัมพ์หน่วยความจำ จากนั้นจะรอรับข้อมูลอีก 3 ไบต์จากคอมพิวเตอร์ ซึ่ง 3 ไบต์นี้ก็คือ จำนวนไบต์ของข้อมูลที่ต้องการคัมพ์ และตำแหน่งของหน่วยความจำที่เป็นตำแหน่งเริ่มต้นของการคัมพ์
- เบรก (BREAK) คือการสั่งให้ทาร์เก็ตซิสเต็มหยุดทำงานชั่วคราว
- โก (GO) เป็นคำสั่งที่สั่งให้ทาร์เก็ตซิสเต็มทำงานตามคำสั่งที่มีอยู่ในหน่วยความจำในตำแหน่งที่อินสตรักชันพอยเตอร์ (instruction pointer) ชี้อยู่
- เอาท์พุทพอร์ต (OUTPUT PORT) คือคำสั่งที่ส่งค่าจากคอมพิวเตอร์ไปยังพอร์ตของทาร์เก็ตซิสเต็ม
- อินพุทพอร์ต (INPUT PORT) คือการรับค่าจากพอร์ตของทาร์เก็ตซิสเต็มเข้ามาแสดงผลบนไมโครคอมพิวเตอร์
- แอสเซมบลี คือการแปลรหัสนิมนิค (MNEMONIC) ที่รับค่าเข้าทางเทอร์มินอลของไมโครคอมพิวเตอร์ให้เป็นออบเจกต์โคด (Object code) และทำการเก็บค่าไว้ในหน่วยความจำของไมโครคอมพิวเตอร์
- อันแอสเซมบลี (UNASSEMBLY) คือการแสดงผลของข้อมูลในหน่วยความจำในรูปแบบของเลขฐานสิบหกและรหัสแอสกี (ASCII)

จะเห็นว่าการทำงานหลักของซอฟต์แวร์นี้คือการติดต่อรับส่งข้อมูลผ่านทางพอร์ตอนุกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.24

ผังงานแสดงการทำงานของส่วนดีเบกเกอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

เพื่อให้ผลการทดลองเป็นผลที่สามารถเห็นได้ชัดเจน จึงสร้างวงจรชุด target system ขึ้นมา ดังวงจร

หลังจากที่ทำการทดสอบ วงจรที่ออกแบบเป็นส่วน ๆ จนได้ผลเป็นที่พอใจแล้ว ผลการทดลองที่จะกล่าวต่อไปนี้ จึงเป็นการทดลองกับ target board ที่ออกแบบขึ้นมาเพื่อใช้

ทดสอบ สำหรับโครงงานชุดนี้

(D) DOWNLOAD

การโหลดไฟล์แบบอินเทอร์พอร์เมทัลบนหน่วยความจำอีมีูเลชัน (emulation memory) การทดสอบส่วนการ dump memory นั้นจะมีโปรแกรมทดสอบ 2 ชุด ในชุดแรกคือโปรแกรมส่วนการทางานของซีพียูควบคุมหรือที่เรียกทั่วไปว่า โปรแกรมมอนิเตอร์ ชุดที่สองเป็นโปรแกรมส่วนแสดงผลบนจอภาพที่อยู่บนเครื่องคอมพิวเตอร์ เมื่อรันโปรแกรมทั้งสองชุดแล้ว บนจอคอมพิวเตอร์จะแสดงผลดังรูปที่ 4.1 เพื่อแสดงผลว่าโปรแกรมที่ต้องการถูกโหลดลงบนหน่วยความจำของอีมีูเลเตอร์แล้ว จะสามารถตรวจสอบผลได้ด้วยการใช้คำสั่ง upload

-D TEST.HEX

(U) UPLOAD


การเก็บค่าข้อมูลจากหน่วยความจำแบบเก็บไว้ในไฟล์ข้อมูล, ก่อนการทดลองทำการอัปโหลดนั้นจะต้องทำการดาวน์โหลดค่าที่แน่นอนลงบนหน่วยความจำก่อน จึงจะสามารถรู้ได้ว่าค่าที่อัปโหลดที่ได้มานั้นถูกต้องตามค่าที่ได้ดาวน์โหลดไป แสดงผลการทดลองได้ดังรูปที่ 4.2

-U 0000 128

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ในช่วงแรกของการทดสอบ มีปัญหาเกี่ยวกับการรับส่งข้อมูลได้ไม่ถูกต้อง เนื่องจากความเร็วและไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำเนื้อหาไปใช้

ลำดับของการรับส่งข้อมูล หลังจากที่ได้ปัญหาดังกล่าว ผลของการรับส่งข้อมูลจึงถูกต้องดัง ..


DIE HARD-DEBUGGER



รูปที่ 4.1 ผลจากการทาคาส์ Download


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

01E HARD-DEBUGGER



รูปที่ 4.2 ผลจากการทาคาสั่ง Upload

01E HARD-DEBUGGER



ENTER to go on OR ESC to exit

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการใช้งานเท่านั้น ไม่ควรนำข้อมูลไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น

ปรากฏบนจอภาพ

(G)RUN

การสั่งให้ไมโครโปรเซสเซอร์ Z80 ทำงานตามคำสั่งแอดเดรสที่โครงการ จาก
การทดลองสั่งให้ ไมโครโปรเซสเซอร์ Z80 ทำงานในช่วงกลางของโปรแกรม

-G 001B

-

(S)SINGLE STEP

การสั่งให้ไมโครโปรเซสเซอร์ ทำงานทีละคำสั่ง โดยแสดงผลค่ารีจิสเตอร์ ในขณะนั้นด้วย

-S 0012

-

(C)CYCLE STEP

การสั่งให้ไมโครโปรเซสเซอร์ ทำงานทีละรอบแมชชีนซีเคิล

-C

IF DATA BUS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DIE HARD-DEBUGGER

SINGLE S						SINGLE STEP	
SINGLE S	A	00	F	00	13	0000	SINGLE STEP
SINGLE S	9	01	C	01	14	0101	SINGLE STEP
SINGLE S	7	00	E	00	20	0000	SINGLE STEP
SINGLE S	H	00	L	00			SINGLE STEP
SINGLE S	DATA BUS	00	ADDRESSES			0000	SINGLE STEP
SINGLE S							SINGLE STEP
SINGLE STEP	SINGLE STEP	SINGLE STEP	SINGLE STEP	SINGLE STEP	SINGLE STEP	SINGLE STEP	SINGLE STEP
SINGLE STEP	SINGLE STEP	SINGLE STEP	SINGLE STEP	SINGLE STEP	SINGLE STEP	SINGLE STEP	SINGLE STEP
SINGLE STEP	SINGLE STEP	SINGLE STEP	SINGLE STEP	SINGLE STEP	SINGLE STEP	SINGLE STEP	SINGLE STEP

MENU

RESET TARGET	OUTPUT PORT	KILL CONTROL
CYCLE STEP	INPUT PORT	ENABLE CONTROL
SINGLE STEP	DOWNLOAD	JUSTIFY
BREAK POINT	DOWNLOAD	STATUS
DUMP MEMORY	GO	NAME
FILL MEMORY	UNASSEMBLY	WRITE TO DISK
DISPLAY REGISTER	UNASSEMBLY	QUIT
MEMORY MAP	TRACE	OS-SHELL

ENTER to go on OR ESC to exit

รูปที่ 4.3 ผลจากการทาสั่ง Single Step

DIE HARD-DEBUGGER

CYCLE STEP	CYCLE STEP	CYCLE STEP	CYCLE STEP	CYCLE STEP	CYCLE STEP
CYCLE STEP	CYC		CYCLE STEP	CYCLE STEP	CYCLE STEP
CYCLE STEP	CYC	ADDRESS	0000	CYCLE STEP	CYCLE STEP
CYCLE STEP				CYCLE STEP	CYCLE STEP
CYCLE STEP	ADDRESS BUS	0000	DATA BUS	2A	CYCLE STEP
CYCLE STEP				CYCLE STEP	CYCLE STEP
CYCLE STEP	CYCLE STEP	CYCLE STEP	CYCLE STEP	CYCLE STEP	CYCLE STEP
CYCLE STEP	CYCLE STEP	CYCLE STEP	CYCLE STEP	CYCLE STEP	CYCLE STEP
CYCLE STEP	CYCLE STEP	CYCLE STEP	CYCLE STEP	CYCLE STEP	CYCLE STEP
CYCLE STEP	CYCLE STEP	CYCLE STEP	CYCLE STEP	CYCLE STEP	CYCLE STEP

MENU

RESET TARGET	OUTPUT PORT	KILL CONTROL
CYCLE STEP	INPUT PORT	ENABLE CONTROL
SINGLE STEP	DOWNLOAD	JUSTIFY
BREAK POINT	DOWNLOAD	STATUS
DUMP MEMORY	GO	NAME
FILL MEMORY	UNASSEMBLY	WRITE TO DISK
DISPLAY REGISTER	UNASSEMBLY	QUIT
MEMORY MAP	TRACE	OS-SHELL

ENTER to go on OR ESC to exit

รูปที่ 4.4 ผลจากการทาสั่ง Cycle Step

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างถึงที่มาในการนำไปใช้

บทที่ 5

สรุปและวิจารณ์

บทนี้ จะเป็นการสรุปขั้นตอนการทำงานปริศนาที่ได้อ่านมา โดยจะกล่าวถึงจุดประสงค์ในการทำการวิจัย ปัญหาที่เกิดขึ้นและการแก้ไข ผลที่ได้รับจากการทำวิจัย รวมทั้งแนวทางในการที่จะพัฒนาประสิทธิภาพของอิมูเลเตอร์ แชค-80 ต่อไป

จุดประสงค์ของการทำ อิมูเลเตอร์นี้คือ การหาอุปกรณ์ที่สามารถช่วยในการพัฒนาระบบที่ทำงานโดยอาศัยไมโครโปรเซสเซอร์ แชค-80 ซึ่งช่วยในการพัฒนา แก๊ซโปรแกรม ซึ่งส่วนโครงงานต้นแบบนี้สามารถที่จะทำงานต่าง ๆ และแสดงผลให้กับผู้ใช้โดยผ่านทางจอภาพของ เครื่องคอมพิวเตอร์ส่วนบุคคล

ความสามารถของอิมูเลเตอร์ชุดนี้ที่สำคัญคือ ความสามารถในการส่งผ่านโปรแกรมจากแฟ้มข้อมูลบนแผ่นดิสเก็ต (diskette) ของ เครื่องคอมพิวเตอร์ไมโครโปรเซสเซอร์ แชค-80, สามารถที่จะแสดงค่าของรีจิสเตอร์ได้, สามารถเติมค่าต่าง ๆ ในหน่วยความจำตำแหน่งต่าง ๆ ได้, สามารถทำงานแบบที่ละคำสั่งได้, สามารถทำงานทีละหนึ่งแมชชีนไซเคิลได้ ฯลฯ

ในการติดต่อระหว่าง เครื่องอิมูเลเตอร์กับ เครื่องคอมพิวเตอร์นั้นจะต้องติดต่อผ่านทางไมโครคอนโทรลเลอร์หมายเลข 8031 อีกที ปัญหาที่เกิดขึ้นส่วนใหญ่ในการพัฒนาชุดอิมูเลเตอร์ชุดนี้ก็คือ ปัญหาในการติดต่อสื่อสารกันระหว่างอิมูเลเตอร์และไมโครคอนโทรลเลอร์ 8031 และส่วนปัญหาที่เกิดจากการติดต่อกันระหว่างไมโครคอนโทรลเลอร์ 8031 กับ เครื่องคอมพิวเตอร์ ในส่วนปัญหาในการติดต่อระหว่างอิมูเลเตอร์กับไมโครคอนโทรลเลอร์ก็คือ ปัญหาเรื่องความพร้อมกันของ เวลาของสัญญาณของระบบทั้งสอง ซึ่งปัญหานี้เป็นปัญหาที่แก้ไขได้โดยการออกแบบแต่เริ่มต้นในส่วนของการติดต่อระหว่าง ไมโครคอนโทรลเลอร์กับคอมพิวเตอร์นั้นปัญหาที่เกิดขึ้นก็คือความต่างกันของระบบการรับส่งข้อมูลระหว่าง เครื่องคอมพิวเตอร์กับไมโครคอนโทรลเลอร์ ซึ่งปัญหานี้สามารถแก้ไขได้โดยการ เขียนซอฟต์แวร์ให้มีความยืดหยุ่นในการรับส่งข้อมูลในแบบต่าง ๆ เพื่อรองรับการรับส่งสัญญาณจากทั้งสองระบบ ปัญหาที่สำคัญอีกอย่างก็คือปัญหาเรื่องสัญญาณรบกวนในสายต่าง ๆ

ที่มีความยาว เช่นสายไฟเลี้ยงระบบ สายส่งสัญญาณ ซึ่งปัญหาจะออกมาในลักษณะการผิดเพี้ยนของสัญญาณที่ระบบ วิธีการแก้ปัญหานั้นแรกก็คือการลดความยาวของสายจ่ายไฟเลี้ยง และการไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ วิชาตัวเก็บประจุต่อคร่อมที่ขาของสายจ่ายไฟเลี้ยงวงจรควาให้ตัวเก็บประจุอยู่ใกล้กับระบบมากที่สุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับเอาไว้ใช้งานเพื่อการสื่อสารเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ วิชาตัวเก็บประจุต่อคร่อมที่ขาของสายจ่ายไฟเลี้ยงวงจรควาให้ตัวเก็บประจุอยู่ใกล้กับระบบมากที่สุด

ส่วนในกรณีที่สองจะหาให้สัญญาณที่ส่งออกไปนั้นจะมีการเขียนที่ปลายทาง วิธีการแก้ปัญหานี้ทำได้ โดยการลดความยาวของสายส่ง และ การเขียนซอฟต์แวร์ที่มีการตรวจสอบผลรวมของข้อมูล เมื่อพบว่า การส่งสัญญาณเกิดความผิดพลาดให้ทำการส่งสัญญาณใหม่


แนวทางในการพัฒนาต่อ จากโครงการในชุดนี้ เพื่อให้มีความสะดวกในการทำงานมากขึ้น ซอฟต์แวร์ในส่วนที่ทำการติดต่อกับผู้ใช้ควรมีลักษณะ ที่มีรรถประโยชน์ครบทุกอย่างในการใช้งาน ในการพัฒนาระบบไมโครบริเวร เซสเซอร์ เช่นมีอีดี เกอร์ที่มีประสิทธิภาพสูงซึ่งสามารถ เร็วการใช้งานได้ อย่างรวดเร็ว มีคอมพิวเตอร์ในตัว มีชิปเกอร์ที่สามารถติดต่อส่งผ่านข้อมูลกับอีดี เกอร์ และ คอมพิวเตอร์ได้อย่างสะดวกโดยถือว่า ทั้งคอมพิวเตอร์ อีดี เกอร์ และ ชิป เกอร์นี้เป็นส่วนเดียวกัน อย่าง เช่นสามารถทำการ เต็มค่าค้างลงในหน่วยความจำได้ ซึ่งการ เต็มค่านีก็ เป็นการ เต็มค่างานในอีดี เกอร์เป็นในตัวด้วย ฯลฯ

ผลจากการหาวิจัยในครั้งนี้หาได้เข้าใจการทำงานของไมโครบริเวร เซสเซอร์ แชนด์-80, ไมโครคอนโทรลเลอร์ เอ็มซีเอส-51 และการทำงานของพอร์ตอนุกรมบนเครื่องคอมพิวเตอร์มากยิ่งขึ้น ซึ่งความเข้าใจนี้สามารถที่จะนำไปประยุกต์ใช้งานระบบอื่น ๆ ได้อย่างมีประสิทธิภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ภาคผนวก ก

วงจรค่างา




วงจรส่วนบอร์ดควบคุม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




วางรหัสนี้เป็นส่วนหน่วยความจำอิมพลิเมนต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




วงจรย่อยส่วนแมกนารีเมท




วงจรย่อยส่วนการสื่อสารแบบ RS232C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




วงจรมัลติเพลกเซอร์ 2:1



วงจรมัลติเพลกเซอร์ 3:8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



วงจรขอย่านกิโลวัตต์ WATT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

INTEL-HEX FILE FORMAT

รูปแบบของ INTEL HEX FILE ประกอบด้วยเรคคอร์ด 2 ชนิดคือ เรคคอร์ดข้อมูล (DATA RECORD) และเรคคอร์ดสิ้นสุดแฟ้มข้อมูล (end-of-file record) โดยรูปแบบของเรคคอร์ดจะเริ่มต้นด้วยรหัสนำ 9 ตัวอักษร ตามด้วยข้อมูล(ถ้ามี) และรหัสปิดท้าย 2 ตัวอักษร โดยมีรูปแบบดังนี้

:BCAAATTHH....HHCC

- : - ตัวอักษร เริ่มต้น
- BC - byte count จำนวนไบต์ของข้อมูลในเรคคอร์ด มีค่าเป็นเลขฐาน 16 (HEX)
(BC เป็น 00 ถ้าเป็นเรคคอร์ดสิ้นสุดแฟ้มข้อมูล)
- AAAA - คือตำแหน่งของข้อมูลไบต์แรกในเรคคอร์ด
- TT - แสดงชนิดของ เรคคอร์ด
(TT เป็น 00 ถ้าเป็นเรคคอร์ดข้อมูล)
(TT เป็น 01 ถ้าเป็นเรคคอร์ดสิ้นสุดแฟ้ม)
- HH - ข้อมูล 1 ไบต์
- CC - ค่าของ check sum ซึ่งมีค่าเป็น 2's complement ของผลบวกของข้อมูลทุกไบต์ในเรคคอร์ด รวมทั้งผลบวกของจำนวนไบต์ข้อมูล (BC) ,AAAA,TT

ภาคผนวก ก

ความรู้ทั่วไปเกี่ยวกับ MCS-51

ในการสร้างไมโครคอนโทรลเลอร์นั้น ส่วนสำคัญที่สุดก็คือ ตัวชิปไมโครโปรเซสเซอร์ ซึ่งชิปในแต่ละตระกูลนั้น ก็มีชื่อแตกต่างกันอยู่หลายอย่างตามสายตระกูลนั้น ๆ สำหรับชิปในตระกูล MCS-51 นั้นมีอยู่ด้วยกันหลายเบอร์ เช่น 8051, 8751, 8031 ฯลฯ ลักษณะโดยทั่วไปของชิปตระกูลนี้ พอจะสรุปได้ดังนี้คือ


- ชิพมีขนาด 8 บิต
 - มีวงจรออสซิลเลเตอร์ (oscillator) และวงจรมหาพีคานชิพ
 - ชุค รีจิสเตอร์ใช้งาน (bank register) มีอยู่ 4 ชุค
 - มีตัวจับเวลา/ตัวนับ (timer/counter) ขนาด 16 บิต 2 ชุค
 - มีพอร์ตอินพุท/เอาต์พุท แบบขนาน 2 ทิศทาง จำนวน 4 พอร์ต พอร์ตละ 8 บิต
- รวมทั้งหมด 32 เส้น แต่สำหรับเบอร์ 8031 จะเหลือเพียง 16 เส้น อีก 16 เส้นที่เหลือใช้ในการเข้าถึงทางแอดเดรสและข้อมูล
- พอร์ตแบบอนุกรมสามารถที่จะโปรแกรมการรับส่งแบบ Full Duplex ที่ความเร็วสูง
 - หนึ่งวัฏจักรคำสั่งจะใช้เวลา 1 ไมโครวินาที ด้วยการนำคริสตัล 12 MHz
 - อีเอ็มแอดเดรสข้อมูลภายนอกได้ 64 kBytes
 - อีเอ็มแอดเดรสโปรแกรมภายนอกได้ 64 kBytes
 - สามารถกำหนดเข้าถึงที่อยู่ข้อมูลขนาดบิตหรือไบต์ได้โดยตรง (Direct Bit & Byte Addressing)
 - มีซอฟต์แวร์แฟลชสำหรับผู้ใช้ที่จะกำหนดเองได้ถึง 128 คำแทนบิต
 - โครงสร้างอินเตอร์รัพทได้ 5 แหล่งและ 6 แหล่ง สำหรับ 8032/8052
- พร้อมด้วยการจัด priority ได้ 2 ระดับ
- ตัวโปรเซสเซอร์สามารถใช้งานแบบบูลีน (boolean) ได้

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์และห้ามทำซ้ำโดยไม่ได้รับอนุญาต หากมีการนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาต ผู้ใช้จะมีความผิดตามกฎหมายลิขสิทธิ์

- การใช้งานที่สแต็ค (stack) สำหรับโปรแกรมย่อยต่าง ๆ ทำให้กว้างขึ้น

สถาปัตยกรรมของ MCS-51

ในรูปที่ 1 เป็นรูปสถาปัตยกรรมภายในของ MCS-51 ซึ่งประกอบไปด้วย central processing unit, program และ data memory, input/output ports, registers สำหรับ mode status และ data ซึ่งแต่ละส่วนนี้เชื่อมถึงกันโดยผ่าน data bus ขนาด 8 บิต และติดต่อกับภายนอกโดยผ่าน I/O port ซึ่งแต่ละส่วนสามารถสรุปย่อได้ดังนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและรูปที่ 1 นี้ส่งถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Central Processing unit

CPU อาจกล่าวได้ว่าเป็น "สมอง" ของไมโครคอมพิวเตอร์ (microcomputer) เป็นตัวประมวลผลคำสั่งที่ป้อนเข้ามา ซึ่งในซีพียูนี้จะประกอบไปด้วย Arithmetic/Logic Unit (ALU), รีจิสเตอร์(Register) A, B, PSW, SP, Program Counter และ Data Pointer ขนาด 16 บิต ในแต่ละส่วนทำหน้าที่ดังนี้

Arithmetic Logic Unit

ALU เป็นตัวทำหน้าที่จัดการคำสั่งต่าง ๆ ที่เกี่ยวกับตัวเลข เช่นการบวก, การลบ, การคูณ, การหาร และการคำนวณทางตรรก (Logical operation) เช่น AND, OR, Exclusive-OR และรวมทั้งรีโรเทต (rotate), เคลียร์ (clear), คอมพลีเมนต์ (complement) ALU ยังทำหน้าที่เป็นทางผ่าน และเป็นรีจิสเตอร์ชั่วคราว สำหรับการส่งผ่านข้อมูลภายในระบบด้วย ALU สามารถที่จะตัดสินใจในการกระโดดไปหาคำสั่งของโปรแกรมในส่วนอื่น ๆ ตามเงื่อนไขที่ตั้งขึ้น

ข้อเด่นของ ALU ตระกูล MCS-51 คือ มันสามารถจัดการข้อมูลทั้งขนาด 1 บิตและ 8 บิตได้ ข้อมูลขนาด 1 บิต สามารถถูกเซต, เคลียร์ หรือคอมพลีเมนต์ (complement), เคลื่อนย้าย, ตรวจสอบ และใช้ในการประมวลผลทางตรรกได้ ซึ่งในการจัดข้อมูลขนาด 1 บิตนี้ หากได้ลำบาก สำหรับไมโครโปรเซสเซอร์ทั่ว ๆ ไป งานในลักษณะนี้จึงได้ชื่ออีกอย่างหนึ่งว่า ตัวประมวลผลบูลีน (Boolean Processor)

Accumulator และ PSW

Accumulator (A) เป็นรีจิสเตอร์ขนาด 8 บิต ทำหน้าที่เป็นที่สำหรับ source operand และที่รับผลลัพธ์จากการประมวลผลทั้งทางคณิตศาสตร์และทางตรรก บางคำสั่งก็ใช้ทำงานโดยตรงกับแอกคิวมูลเตอร์ (Accumulator) เช่น การรีโรเทต, การจัดการด้านพาริตี (parity) ซึ่งคำสั่งบางคำสั่งก็มีผลในการเปลี่ยนค่าสถานะแฟล็กที่อยู่ในรีจิสเตอร์ Program Status Word (PSW) ซึ่งแต่ละแฟล็กแสดงได้ดังรูปที่ 2 สำหรับ Carry flag นั้น ยังอาจใช้เป็น Boolean Accumulator สำหรับคำสั่งในการจัดการข้อมูลขนาด 1 บิตด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


CPU Register คำอื่น ๆ

รีจิสเตอร์ B ใช้ในการทำงานของคำสั่งคูณและหาร รีจิสเตอร์นี้ใช้คู่กับเอกคูมูเลเตอร์ โดยเป็น operand ตัวที่สอง

Stack Pointer (SP) ซีพียูตระกูล MCS-51 นี้จะใช้เนื้อที่ของแรมภายใน ในการสร้างสแต็ค ซึ่งสแต็คนี้สามารถสร้างได้ถึง 128 Bytes แต่ในการทำงานจริงจะต้องใช้สแต็คในการใช้เก็บค่าตัวแปรต่าง ๆ ด้วย ดังนั้นค่านี้ก็จะลกลั่นลงไปด้วย สำหรับค่า defaults ของ SP เมื่อทำการรีเซ็ต คือ 07H

(MSB)

(LSB)



สัญลักษณ์

ตำแหน่ง

ข้อกำหนดการทำงาน

CY

PSW7

แฟลคคีย์ท

จะเซ็ท/เคลียร์ด้วยฮาร์ดแวร์หรือซอฟต์แวร์

ระหว่างผลลัพธ์หลังการเข้าคำสั่งทางคณิตศาสตร์ หรือตรรกศาสตร์ที่แน่นอน

AC

PSW6

แฟลคคีย์ทของ Auxiliary

จะเซ็ท/เคลียร์ด้วยฮาร์ด

แวร์ ระหว่างการบวกและลบ ที่ส่งผลจากการทดหรือยืม จากบิตที่ 3 ของ ACC

FO

PSW5

แฟลค 0

จะเซ็ท/เคลียร์ด้วยซอฟต์แวร์ที่ผู้เข้ากำหนดสถานะ

แฟลคนี้เอง

RS1

PSW4

รีจิสเตอร์ตัวควบคุมการเลือกแบงค์ ด้วยค่า RS1 และ RS0

RS0

PSW3

จะเซ็ทหรือเคลียร์ด้วยซอฟต์แวร์ เพื่อเลือกกลุ่มรีจิสเตอร์
ทำงานในแต่ละแบงค์ โดยปรับค่าใน RS1 และ RS0 16
บิตเป็นลักษณะการเลือกแบงค์ต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RS1	RS0	เลือกแบงค์	ค่าแอดเดรส
0	0	แบงค์ 0	00H - 07H
0	1	แบงค์ 1	08H - 0FH
1	0	แบงค์ 2	10H - 17H
1	1	แบงค์ 3	18H - 1FH

OV PSW2 แฟล็ก overflow จะเซ็ทหรือเคลียร์ด้วยฮาร์ดแวร์ระหว่าง
การใช้คำสั่งที่แสดงผลถึงการเกิดลักษณะ overflow ทาง
คณิตศาสตร์

PSW1 บิตสำรอง จะไม่สามารถเซ็ท/เคลียร์ด้วยผู้ใช้ เพราะ
สำรองไว้สำหรับโรงงานผู้สร้าง

P PSW0 แฟล็กพาริตี จะเซ็ท/เคลียร์ด้วยฮาร์ดแวร์ในแต่ละวัฏจักรคำสั่ง
แสดงถึงตัวเลขค่า "1" ในแต่ละบิตของแอดเดรสคิวเลเตอร์
เช่น "1" มี 6 บิต จะเป็นพาริตีคู่ P บิตจะเท่ากับ 0

ข้อมูลชุดที่ 1

Data pointer (DPTR) เป็นรีจิสเตอร์ขนาด 16 บิต ทยอยแบ่งเป็นรีจิสเตอร์ 8 บิต
2ตัวคือ บิตสูง (DPH) และ บิตต่ำ (DPL) ทำหน้าที่ชี้ตำแหน่งของข้อมูลใน external data
memory และยังใช้เป็นฐานในคำสั่งการกระโดดแบบ indirect ด้วย

Memory Space

ในส่วนหน่วยความจำของชิพตระกูล MCS-51 นั้น แยกออกเป็น 2 ชนิด คือหน่วยความจำ

โปรแกรม (Program Memory) และหน่วยความจำข้อมูล (data memory) แต่ละชนิดสามารถ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า,
อ้างได้สูงสุดชนิดละ 64 Kbytes

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
หน่วยความจำโปรแกรมนั้นจะเก็บในรูปแบบรอม หรือ อีพรอม (EPROM) ซึ่งในส่วนนี้จะทำ

งานทันทีเมื่อมีการเปิดเครื่อง ในการอ้างแอดเดรสนั้นสามารถทำได้โดย โปรแกรมเคาท์เตอร์ Program Counter (PC) ซึ่งเป็นรีจิสเตอร์ขนาด 16 บิต ผ่านทาง bus 16 bit ส่วนหน่วยความจำข้อมูลนั้นจะเป็นแรม ซึ่งยังแบ่งแรมออกเป็น 2 ชนิด คือ แรมภายใน กับ แรมภายนอกซึ่งในการอ้างแอดเดรสของแรมภายในนั้นจะอ้างแบบโดยตรง uly ใช้ ALU เป็นตัวชี้ค่าแห่ง ส่วนแรมภายนอกนั้นเป็นแบบ indirect

พอร์ต 0 ถึง 3 (P0, P1, P2, P3)

รีจิสเตอร์ P0, P1, P2, P3 ของกลุ่มรีจิสเตอร์ฟังก์ชันพิเศษ (Special Function Register : SFR) จะเป็นตัวรีจิสเตอร์ที่เลขค่าของพอร์ต 0,1,2,3 ตามลำดับ ในขณะใช้งาน

บัฟเฟอร์ข้อมูลอนุกรม (Serial Data Buffer : SBUF)

บัฟเฟอร์ข้อมูลอนุกรม แบ่งออกเป็นรีจิสเตอร์สองตัว ตัวหนึ่งเป็นบัฟเฟอร์การส่ง และอีกตัวเป็นบัฟเฟอร์การรับ เมื่อข้อมูลถ่ายเทเข้า SBUF มันจะถ่ายเข้าบัฟเฟอร์ส่งซึ่งเป็นตัวจัดการส่งข้อมูลอนุกรม วิธีการเคลื่อนย้ายเข้า SBUF ขึ้นอยู่กับการเริ่มแรก (initial) การส่งเมื่อข้อมูลย้ายออกจาก SBUF จะเป็นการรับข้อมูลบัฟเฟอร์ตัวรับ

รีจิสเตอร์ควบคุม (Control Register)

เป็นกลุ่ม SFR ที่เป็น IP, IE, TMOD, TCON, T2CON, SCON, PCON จะประกอบด้วย บิตที่ใช้ในการควบคุมและแสดงสถานะของการทำงานในระบบอินเทอร์รัพท์ ตัวตั้งเวลา/ตัวนับ และพอร์ตอนุกรม ซึ่งตัว MCS-51 จะมีเนื้อที่ในหน่วยความจำบนชิพจำนวน 128 บิต สำหรับรีจิสเตอร์ฟังก์ชันพิเศษนี้ จะสามารถจัดแบ่งตำแหน่งสำหรับ SFR ให้ทำงานเป็นรีจิสเตอร์ต่าง ๆ ได้ตั้งข้อมูลชุดที่ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

* ACC	Accumulator	OE0H
* B	B รีจิสเตอร์	OFOH
* PSW	Program Status Word	ODOH
SP	Stack Pointer	O81H
DPTR	ตัวชี้ข้อมูล ประกอบด้วย DPH และ DPL	O83H O82H
* P0	พอร์ต 0	O80H
* P1	พอร์ต 1	O90H
* P2	พอร์ต 2	OAOH
* P3	พอร์ต 3	OBOH
* IP	ตัวควบคุมการอินเทอร์รัพต์ตามลำดับ	OB6H
* IE	ตัวควบคุมการอินเทอร์รัพต์อื่นาเบิ้ล	OA8H
TMOD	ตัวควบคุมการเลือกโหมดการตั้ง เวลา/ตัวนับ	O89H
* T2CON	ตัวควบคุมการตั้ง เวลา/ตัวนับ 2	O8EH
TCON	ตัวควบคุมการตั้ง เวลา/ตัวนับ	OC8H
THC	รีจิสเตอร์ตัวตั้ง เวลา/ตัวนับ 0 (ไบต์สูง)	O8CH
TLO	รีจิสเตอร์ตัวตั้ง เวลา/ตัวนับ 0 (ไบต์ต่ำ)	O8AH
TH1	รีจิสเตอร์ตัวตั้ง เวลา/ตัวนับ 1 (ไบต์สูง)	O8DH
TL1	รีจิสเตอร์ตัวตั้ง เวลา/ตัวนับ 1 (ไบต์ต่ำ)	O8BH
+ TH2	รีจิสเตอร์ตัวตั้ง เวลา/ตัวนับ 2 (ไบต์สูง)	OCDH
+ TL2	รีจิสเตอร์ตัวตั้ง เวลา/ตัวนับ 2 (ไบต์ต่ำ)	OCCH
+ RLDH	รีจิสเตอร์ตัวตั้ง เวลา/ตัวนับ 2 ประจุใหม่อัตโนมัติ (ไบต์สูง)	OCBH
+ RLDL	รีจิสเตอร์ตัวตั้ง เวลา/ตัวนับ 2 ประจุใหม่อัตโนมัติ (ไบต์ต่ำ)	OCAH
* SCON	ควบคุมการส่งข้อมูลอนุกรม	O98H
SBUF	บัฟเฟอร์ข้อมูลการส่งอนุกรม	O99H
PCON	ควบคุมการใช้พลังงาน (Power)	O97H

เอกสารนี้เป็นเอกสารตัวอย่างไว้สำหรับศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการศึกษา

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา **ข้อมูลชุดที่ 2** อิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องหมาย * หน้าคิวรีจิสเตอร์แสดงว่า จิสเตอร์นั้นสามารถที่จะแอดเดรสข้อมูลได้ ทั้งข้อมูลขนาดไบต์และบิต และเครื่องหมาย + นั้นจะมีเฉพาะในเบอร์ 8032/8052 เท่านั้น

การจัดขั้วลักษณะภายนอกของ MCS-51

รูปที่ 2 แสดงการจัดขั้วตามลักษณะภายนอกของชิพ MCS-51 ซึ่งมีรายละเอียดดังนี้



รูปที่ 2 Pinout Diagram

- ขา VSS (ขา 20) เป็นขาสำหรับโคลงดิน
 - ขา VCC (ขา 40) เป็นขาที่ต่อแรงดันไฟ DC ขนาด 5 V และใช้สำหรับการโปรแกรม
 - ขา Port0 (PO.0-PO.7/ AD0-AD7)(ขา 32-39)เป็นพอร์ต I/O 8 บิตแบบสองทิศทาง (bidirectional) สามารถที่จะรับโหลดที่ทีเอลาค์ 8 คิว สำหรับเบอร์ 8031 จะใช้พอร์ต 0 เป็น I/O โดยจะทำงานเป็นมัลติเพลสเซอร์ด้วยสัญญาณแอดเดรสไบต์ค่าทับัสข้อมูลในการติดต่อกับหน่วยความจำภายนอก
 - ขา Port1 (P1.0-P1.7) (ขา 1-8) เป็นพอร์ต I/O 8 บิต แบบสองทิศทาง
- นอกจากนี้เบอร์ 8052 กับขา P1.0 และ P1.7 จะใช้งานเป็น T2 และ T2EX โดยขา T2 จะทำหน้าที่รับสัญญาณจากภายนอกให้ค้างเวลา 2 หน่วยงาน และขา T2EX จะเป็นตัวอินพุทผ่าน

เข้าตัวตั้ง เวลา 2 ถูกกระตุ้นให้ทำงานแบบปกติตามโปรแกรมที่ค้างไว้

-ขา Port2 (P2.0-P2.7) (ขา 21-28) เป็น พอร์ต I/O 8 บิต แบบสองทิศทาง นอกจากจะเป็นพอร์ต I/O แล้ว ยังใช้ทำงานพิเศษได้ดังตารางนี้

ขาพอร์ต	ขา	การทำงานตามฟังก์ชันพิเศษ
P3.0	10	RxD พอร์ตอนุกรมอินเทอร์รัพท์
P3.1	11	TxD พอร์ตอนุกรมเอาต์พุต
P3.2	12	INT0 อินเทอร์รัพท์ภายนอกตัวที่ 1
P3.3	13	INT1 อินเทอร์รัพท์ภายนอกตัวที่ 2
P3.4	14	T0 สัญญาณกระตุ้นเข้าที่ตัวตั้ง เวลา และตัวนับ 0
P3.5	15	T1 สัญญาณกระตุ้นเข้าที่ตัวตั้ง เวลา และตัวนับ 1
P3.6	16	WR สัญญาณควบคุมการเขียน
P3.7	17	RD สัญญาณควบคุมการอ่าน

การทำงานตามฟังก์ชันนี้ จะต้องเริ่มต้นโปรแกรมด้วยการส่งค่า '1' ไปเลขที่เวทรีจิสเตอร์ P3 ก่อนที่จะให้ทำงานตามฟังก์ชันนั้น ๆ

- ขา RST (Reset) (ขา 9) ต้องคงสถานะค่าสูงไว้เป็นอย่างน้อย สองรอบ ระหว่างที่ออสซิลเลเตอร์ทำงาน ขณะที่ต้องการรีเซ็ตระบบ

- ขา ALE/PROG (ขา 30) เป็นขา address latch enable ด้วยการส่งพัลส์ออกไปใช้สำหรับเลขที่ค่าแอดเดรสในคีย์จากพอร์ต 0 ขานี้ยังใช้เป็นสัญญาณพัลส์เข้าสำหรับการควบคุมการโปรแกรม EPROM ภายในชิพ

- ขา PSEN (ขา 29) Program storage enable เป็น strobe การอ่านข้อมูลจากหน่วยความจำภายนอก เมื่อให้ทำงานด้วยโปรแกรมภายนอก ขา PSEN จะสร้าง strobe ค่าสองครั้งภายในแต่ละเมกไซเคิล และเมื่อทำงานในช่วงการอ่านหรือเขียนข้อมูลจากหน่วยความจำข้อมูลภายนอกสัญญาณจะมีสถานะสูง และจะไม่มีพัลส์ส่งออกถ้าให้ทำงาน

เอกสารด้วยโปรแกรมหน่วยความจำภายใน เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น สิ่งทั้งหมดนี้ให้โดยเปล่าประโยชน์ และต้องอ้างถึงชื่อของเอกสารทุกครั้งที่มีการนำไปใช้

- ขา EA/Vpp (ขา 31) ถ้ามีสถานะสูง คำชี้แจงจะทำงานตามโปรแกรมที่อยู่ในหน่วย

ความจนวนภายใน การทำให้ EA มีสถานะต่ำจะควบคุมให้ขั้วที่ขูทางานตามปรแกรมหน่วยความ
 จนวนนอก จะเน้นานขั้วที่นมีรอมภายใน ก็จะต้องต่อขานี้ลง ground

- ขา XTAL1 (ขา 19) ใช้เป็นขั้วอินพุทเข้าออสซิลเลเตอร์
- ขา XTAL2 (ขา 18) ใช้เป็นขั้วเอาต์พุทจากออสซิลเลเตอร์

คำสั่งการใช้งาน MCS-51

ชุดคำสั่งที่ใช้ควบคุม MCS-51 สามารถสรุปได้โดยย่อดังตารางต่อไปนี้

Interrupt Response Time: Refer to Hardware Description Chapter.			
Instructions that Affect Flag Settings ⁽¹⁾			
Instruction	Flag	Instruction	Flag
	C OV AC		C OV AC
ADD	X X X	CLRC	O
ADDC	X X X	CPLC	X
SUBB	X X X	ANL C.bit	X
MUL	O X	ANL C.bit	X
DIV	O X	ORL C.bit	X
DA	X	ORL C.bit	X
RRC	X	MOVC.bit	X
RLC	X	CJNE	X
SETBC	1		

(1) Note that operations on SFR byte address 208 or bit addresses 209-215 (i.e., the PSW or bits in the PSW) will also affect flag settings.

Note on instruction set and addressing modes:

Rn — Register R7-R0 of the currently selected Register Bank.

direct — 8-bit internal data location's address. This could be an Internal Data RAM location (0-127) or a SFR (i.e., I/O port, control register, status register, etc. (128-255)).

@Ri — 8-bit internal data RAM location (0-255) addressed indirectly through register R1 or R0.

#data — 8-bit constant included in instruction.

#data 16 — 16-bit constant included in instruction.

addr 16 — 16-bit destination address. Used by LCALL & LJMP. A branch can be anywhere within the 64K-byte Program Memory address space.

addr 11 — 11-bit destination address. Used by ACALL & AJMP. The branch will be within the same 2K-byte page of program memory as the first byte of the following instruction.

rel — Signed (two's complement) 8-bit offset byte. Used by SJMP and all conditional jumps. Range is -128 to +127 bytes relative to first byte of the following instruction.

bit — Direct Addressed bit in Internal Data RAM or Special Function Register.

Mnemonic	Description	Byte	Oscillator Period
ARITHMETIC OPERATIONS			
ADD	A,Rn	Add register to Accumulator	1 12
ADD	A,direct	Add direct byte to Accumulator	2 12
ADD	A,@Ri	Add indirect RAM to Accumulator	1 12
ADD	A,#data	Add immediate data to Accumulator	2 12
ADDC	A,Rn	Add register to Accumulator with Carry	1 12
ADDC	A,direct	Add direct byte to Accumulator with Carry	2 12
ADDC	A,@Ri	Add indirect RAM to Accumulator with Carry	1 12
ADDC	A,#data	Add immediate data to Acc with Carry	2 12
SUBB	A,Rn	Subtract Register from Acc with borrow	1 12
SUBB	A,direct	Subtract direct byte from Acc with borrow	2 12
SUBB	A,@Ri	Subtract indirect RAM from ACC with borrow	1 12
SUBB	A,#data	Subtract immediate data from Acc with borrow	2 12
INC	A	Increment Accumulator	1 12
INC	Rn	Increment register	1 12
INC	direct	Increment direct byte	2 12
INC	@Ri	Increment direct RAM	1 12
DEC	A	Decrement Accumulator	1 12
DEC	Rn	Decrement Register	1 12
DEC	direct	Decrement direct byte	2 12
DEC	@Ri	Decrement indirect RAM	1 12

All mnemonics copyrighted © Intel Corporation 1980

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Mnemonic	Description	Byte	Oscillator Period
ARITHMETIC OPERATIONS (Continued)			
INC DPTR	Increment Data Pointer	1	24
MUL AB	Multiply A & B	1	48
DIV AB	Divide A by B	1	48
DA A	Decimal Adjust Accumulator	1	12
LOGICAL OPERATIONS			
ANL A,Rn	AND Register to Accumulator	1	12
ANL A,direct	AND direct byte to Accumulator	2	12
ANL A,@Ri	AND indirect RAM to Accumulator	1	12
ANL A,#data	AND immediate data to Accumulator	2	12
ANL direct,A	AND Accumulator to direct byte	2	12
ANL direct,#data	AND immediate data to direct byte	3	24
ORL A,Rn	OR register to Accumulator	1	12
ORL A,direct	OR direct byte to Accumulator	2	12
ORL A,@Ri	OR indirect RAM to Accumulator	1	12
ORL A,#data	OR immediate data to Accumulator	2	12
ORL direct,A	OR Accumulator to direct byte	2	12
ORL direct,#data	OR immediate data to direct byte	3	24
XRL A,Rn	Exclusive-OR register to Accumulator	1	12
XRL A,direct	Exclusive-OR direct byte to Accumulator	2	12
XPL A,@Ri	Exclusive-OR indirect RAM to Accumulator	1	12
XRL A,#data	Exclusive-OR immediate data to Accumulator	2	12
XRL direct,A	Exclusive-OR Accumulator to direct byte	2	12
XRL direct,#data	Exclusive-OR immediate data to direct byte	3	24
CLR A	Clear Accumulator	1	12
CPL A	Complement Accumulator	1	12

Mnemonic	Description	Byte	Oscillator Period
LOGICAL OPERATIONS (Continued)			
RL A	Rotate Accumulator Left	1	12
RLC A	Rotate Accumulator Left through the Carry	1	12
RR A	Rotate Accumulator Right	1	12
RRC A	Rotate Accumulator Right through the Carry	1	12
SWAP A	Swap nibbles within the Accumulator	1	12
DATA TRANSFER			
MOV A,Rn	Move register to Accumulator	1	12
MOV A,direct	Move direct byte to Accumulator	2	12
MOV A,@Ri	Move indirect RAM to Accumulator	1	2
MOV A,#data	Move immediate data to Accumulator	2	12
MOV Rn,A	Move Accumulator to register	1	12
MOV Rn,direct	Move direct byte to register	2	24
MOV Rn,#data	Move immediate data to register	2	12
MOV direct,A	Move Accumulator to direct byte	2	12
MOV direct,Rn	Move register to direct byte	2	24
MOV direct,direct	Move direct byte to direct byte	3	24
MOV direct,@Ri	Move indirect RAM to direct byte	2	24
MOV direct,#data	Move immediate data to direct byte	3	24
MOV @Ri,A	Move Accumulator to indirect RAM	1	12

All mnemonics copyrighted © Intel Corporation 1980

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Mnemonic	Description	Byte	Oscillator Period
DATA TRANSFER (Continued)			
MOV $\#R_i$,direct	Move direct byte to indirect RAM	2	24
MOV $\#R_i$, $\#data$	Move immediate data to indirect RAM	2	12
MOV DPTR, $\#data16$	Load Data Pointer with a 16-bit constant	3	24
MOVC A, $\#A$ + DPTR	Move Code byte relative to DPTR to Acc	1	24
MOVC A, $\#A$ + PC	Move Code byte relative to PC to Acc	1	24
MOVX A, $\#R_i$	Move External RAM (8-bit addr) to Acc	1	24
MOVX A, $\#DPTR$	Move External RAM (16-bit addr) to Acc	1	24
MOVX $\#R_i$,A	Move Acc to External RAM (8-bit addr)	1	24
MOVX $\#DPTR$,A	Move Acc to External RAM (16-bit addr)	1	24
PUSH direct	Push direct byte onto stack	2	24
POP direct	Pop direct byte from stack	2	24
XCH A,Rn	Exchange register with Accumulator	1	12
XCH A,direct	Exchange direct byte with Accumulator	2	12
XCH A, $\#R_i$	Exchange indirect RAM with Accumulator	1	12
XCHD A, $\#R_i$	Exchange low-order Digit indirect RAM with Acc	1	12

Mnemonic	Description	Byte	Oscillator Period
BOOLEAN VARIABLE MANIPULATION			
CLR C	Clear Carry	1	12
CLR bit	Clear direct bit	2	12
SETB C	Set Carry	1	12
SETB bit	Set direct bit	2	12
CPL C	Complement Carry	1	12
CPL bit	Complement direct bit	2	12
ANL C,bit	AND direct bit to CARRY	2	24
ANL C,/bit	AND complement of direct bit to Carry	2	24
ORL C,bit	OR direct bit to Carry	2	24
ORL C,/bit	OR complement of direct bit to Carry	2	24
MOV C,bit	Move direct bit to Carry	2	12
MOV bit,C	Move Carry to direct bit	2	24
JC rel	Jump if Carry is set	2	24
JNC rel	Jump if Carry not set	2	24
JB bit,rel	Jump if direct Bit is set	3	24
JNB bit,rel	Jump if direct Bit is Not set	3	24
JBC bit,rel	Jump if direct Bit is set & clear bit	3	24
PROGRAM BRANCHING			
ACALL addr11	Absolute Subroutine Call	2	24
LCALL addr16	Long Subroutine Call	3	24
RET	Return from Subroutine	1	24
RETI	Return from interrupt	1	24
AJMP addr11	Absolute Jump	2	24
LJMP addr16	Long Jump	3	24
SJMP rel	Short Jump (relative addr)	2	24

All mnemonics copyrighted © Intel Corporation 1980

Mnemonic	Description	Byte	Oscillator Period
PROGRAM BRANCHING (Continued)			
JMP $\#A$ - DPTR	Jump indirect relative to the DPTR	1	24
JZ rel	Jump if Accumulator is Zero	2	24
JNZ rel	Jump if Accumulator is Not Zero	2	24
CJNE A,direct,rel	Compare direct byte to Acc and Jump if Not Equal	3	24
CJNE A, $\#data$,rel	Compare immediate to Acc and Jump if Not Equal	3	24

Mnemonic	Description	Byte	Oscillator Period
PROGRAM BRANCHING (Continued)			
CJNE Rn, $\#data$,rel	Compare immediate to register and Jump if Not Equal	3	24
CJNE $\#R_i$, $\#data$,rel	Compare immediate to indirect and Jump if Not Equal	3	24
DJNZ Rn,rel	Decrement register and Jump if Not Zero	2	24
DJNZ direct,rel	Decrement direct byte and Jump if Not Zero	3	24
NOP	No Operation	1	12

All mnemonics copyrighted © Intel Corporation 1980

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ง

ความรู้ที่วางเกี่ยวกับ ไมโครโปรเซสเซอร์ Z80

1.1 บทนำ


หลังจากที่ประสบผลสำเร็จทั้งในด้านการขายและการพัฒนาระบบไมโครโปรเซสเซอร์เบอร์ 8080 แล้ว ด้านซอฟต์แวร์ก็ได้รับการพัฒนาจนทำให้เครื่องไมโครคอมพิวเตอร์ที่ใช้ซีพียู 8080 สามารถทำงานได้อย่างกว้างขวางจนถึงระดับภาษาชั้นสูง เช่น BASIC, FORTRAN ฯลฯ นอกจากนี้การพัฒนาในระบบการจัดการทำงาน (operating system) ที่ใช้ร่วมกับอุปกรณ์เพอริเฟอรัล (peripheral) ต่าง ๆ ก็ได้รับการพัฒนามาถึงจุดที่ทำให้เครื่องไมโครคอมพิวเตอร์ที่ใช้ซีพียู 8080 เป็นระบบที่สมบูรณ์มากที่สุดระบบหนึ่ง และเพื่อให้ประสบผลสำเร็จทางด้านการตลาดในการขายไมโครโปรเซสเซอร์ บริษัทผู้ผลิตจึงต้องคำนึงถึงระบบซอฟต์แวร์ที่มีการพัฒนาไปมากแล้ว วิธีการหนึ่งก็ด้วยการสร้างไมโครโปรเซสเซอร์เบอร์ใหม่ที่มีโครงสร้างทางสถาปัตยกรรมดีกว่าตัวเดิมที่มีอยู่ แต่ยังสามารถใช้ชุดคำสั่งเดิมได้เพื่อจะได้ใช้กับระบบซอฟต์แวร์ที่มีอยู่แล้ว Z-80 เป็นไมโครโปรเซสเซอร์ที่มีจุดเริ่มต้นมาจากการพัฒนาและสร้างขึ้นของทีมวิศวกรบริษัทไซลอค (Zilog) Z-80 เป็นไมโครโปรเซสเซอร์ขนาด 8 บิต ซึ่งมีลักษณะที่น่าสนใจดังนี้

1. Z-80 มีลักษณะทางซอฟต์แวร์ที่สามารถนำไปใช้แทนไมโครโปรเซสเซอร์เบอร์ 8080 ได้
2. Z-80 มีลักษณะพิเศษทางฮาร์ดแวร์หลายประการ เช่น มีโครงสร้างที่มีความสามารถรวมอยู่ในชิปเดียว ใช้อัตราของสัญญาณนาฬิกาสูงถึง 4 เมกะเฮิร์ตซ์ (MHz) ในปัจจุบันสามารถเพิ่มอัตราเร็วของสัญญาณนาฬิกาได้สูงกว่า 8 เมกะเฮิร์ตซ์ ใช้แหล่งจ่ายไฟเลี้ยงเพียงชุดเดียวคือ 5 โวลต์ และต้องการสัญญาณนาฬิกาเพียงเฟสเดียว
3. อุปกรณ์ที่เป็นชิปประกอบหาได้ง่าย เช่น ชิปที่ใช้ต่อกับเพอริเฟอรัลต่าง ๆ ซึ่งใช้ในการอินเตอร์เฟสข้อมูลทั้งแบบอนุกรมและแบบขนาน
4. ปัจจุบันมีผู้ผลิตชิป Z-80 ด้วยเทคโนโลยีอื่น ๆ อีก เช่น CMOS ทำให้สิ้นเปลืองกำลังงานน้อยมาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.2 โครงสร้างทั่วไปของซีพียู

โครงสร้างทั่วไปของซีพียู Z-80 มีลักษณะคล้ายคลึงกับไมโครโปรเซสเซอร์ 8080 มาก แต่มีข้อแตกต่างกันในรายละเอียดบางอย่างที่ Z-80 มีมากกว่า ลักษณะโครงสร้างของ Z-80 แสดงได้ดังรูปที่ 1.1




รูปที่ 1.1 โครงสร้างภายในของซีพียู z-80

โครงสร้างภายในของซีพียูจะประกอบด้วยบัสข้อมูลขนาด 8 บิต ซึ่งเป็นบัสชนิดสองทิศทางคือ ข้อมูลสามารถวิ่งเข้าหรือออกจากซีพียูได้ และบัสแอดเดรสซึ่งเป็นบัสขนาด 16 บิตที่จะทำให้ขีดความสามารถในการอ้างถึงแอดเดรสได้โดยตรงถึง 2^{16} หรือ 64 กิโลไบต์ (KB) นอกจากนี้บัสแอดเดรสยังเป็นสายสำคัญในการอ้างถึงแอดเดรสของหน่วยเพอร์เฟอรัลที่เป็นอินพุตหรือเอาต์พุตด้วย สายบัสควบคุมนี้จะประกอบไปด้วยสัญญาณควบคุมต่างๆ ซึ่งมีอยู่ทั้งหมด 13 สาย

เอกสารนี้เป็นลักษณะการ จัดสายสัญญาณแสดงได้ดังรูปที่ 1.2

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.2 แสดงลักษณะการจัดสัญญาณไอซีของ Z-80

รายละเอียดและหน้าที่ที่สำคัญของสายสัญญาณต่าง ๆ มีดังนี้

- $A_0 - A_{15}$ เป็นสายของบัสแอดเดรสจำนวน 16 สาย ซึ่งส่วนภายในของเอาต์พุตเป็นลอจิก 3 สถานะ (tristate output) และจะถูกอีนาเบิล (enable) เลือกว่าเวลาใดเป็นสัญญาณแอดเดรสของหน่วยความจำหรือของอุปกรณ์อินพุตเอาต์พุตใด ทั้งนี้เพราะสายของบัสแอดเดรสยังทำหน้าที่เป็นตัวอ้างแอดเดรสสำหรับอุปกรณ์อินพุตเอาต์พุตอีกด้วย
- $D_0 - D_7$ เป็นสายของบัสข้อมูลจำนวน 8 สาย ลักษณะของสายนี้เป็นลอจิก 3 สถานะ สองทิศทาง (tristate input/output) เพื่อเลือกทิศทางการไหลของข้อมูลระหว่างชิพกับหน่วยความจำหรืออุปกรณ์อินพุตเอาต์พุต
- \bar{M}_1 ลักษณะจะเป็นสัญญาณเอาต์พุต โดยส่งสัญญาณออกมาเพื่อบอกให้ทราบ

เอกสารนี้เป็นเอกสารที่สงวนไว้ว่ากำลังอยู่ในสภาวะเฟิร์ม (firm) โดยแอดคิฟที่ลอจิก "0" ไปได้ใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$\overline{\text{MREQ}}$	เป็นสายสัญญาณเอาต์พุตลอจิก 3 สถานะซึ่งจะบอกว่า ขณะนี้สัญญาณที่บัสแอดเดรสมีค่าแอดเดรสเพื่อเขียนหรืออ่านในหน่วยความจำ การแอดดรีฟจะแอดดรีฟที่ลอจิก "0"
$\overline{\text{IORQ}}$	เป็นสายสัญญาณเอาต์พุตซึ่งจะบอกว่า ขณะนี้สัญญาณในบัสแอดเดรสจาก $A_0 - A_7$ มีค่าของอินพุตเอาต์พุตอยู่ ประโยชน์ของสัญญาณนี้เพื่อตีเท็กรหัสแอดเดรสในการเขียนหรือการอ่านข้อมูลจากเพอริเฟอรัล
$\overline{\text{RD}}$	เป็นสายสัญญาณเอาต์พุตที่จะบอกให้ทราบว่า ขณะนี้ซีพียูต้องการจะอ่านข้อมูลจากหน่วยความจำหรือจากอุปกรณ์อินพุตเอาต์พุต
$\overline{\text{WR}}$	เป็นสายสัญญาณเอาต์พุตเพื่อจะบอกให้ทราบว่า ขณะนี้ซีพียูต้องการจะเขียนข้อมูลในหน่วยความจำหรือในอุปกรณ์อินพุตเอาต์พุต
$\overline{\text{RFSH}}$	เป็นสายที่ส่งสัญญาณเพื่อจะบอกว่า ขณะนี้สายของแอดเดรสจะบรรจุข้อมูลแอดเดรสสำหรับการรีเฟรชหน่วยความจำชนิดไดนามิก
$\overline{\text{HALT}}$	เป็นสายสัญญาณที่จะแอดดรีฟเมื่อซีพียูกระทำคำสั่ง HALT โดยจะแอดดรีฟให้ลอจิก "0"
$\overline{\text{WAIT}}$	เป็นสายสัญญาณที่จะบอกให้ทราบว่า ขณะนี้หน่วยความจำหรืออุปกรณ์อินพุตเอาต์พุตยังไม่พร้อมที่จะรับหรือส่งผ่านข้อมูล คือ เมื่อส่งสัญญาณนี้เข้าไป ซีพียูจะหยุดรอจนกว่าเลิกสัญญาณ $\overline{\text{WAIT}}$
$\overline{\text{INT}}$	เป็นสัญญาณจากอุปกรณ์อินพุตเอาต์พุตที่จะอินเตอร์รัพท์ซีพียู การอินเตอร์รัพท์จะมีหลายโหมดซึ่งจะเรียกการอินเตอร์รัพท์แบบนี้ว่า มาสเคเบิลอินเตอร์รัพท์ (maskable interrupt)
$\overline{\text{RESET}}$	เป็นสัญญาณที่จะส่งเข้าไปรีเซ็ตซีพียู หรือทำให้โปรแกรมเคาน์เตอร์มีค่าเป็น 0
$\overline{\text{NMI}}$	เป็นสัญญาณอินเตอร์รัพท์แบบที่เรียกว่า นอนมาสเคเบิลอินเตอร์รัพท์ (non-maskable interrupt)
$\overline{\text{BUSRQ}}$	เป็นการส่งสัญญาณเพื่อบอกซีพียูว่า ขณะนี้จะต้องการใช้บัส ซึ่งทำให้ซีพียูควบคุมบัสโดยใช้หลักการลอจิก 3 สถานะในการทำให้บัสแอดเดรสและบัสข้อมูลแยกออกจากระบบในซีพียู เพื่อให้หน่วยความจำและอุปกรณ์อินพุตเอาต์พุตใช้บัสในการเคลื่อนย้ายข้อมูลระหว่างกัน
$\overline{\text{BUSAK}}$	เป็นสัญญาณที่ส่งออกไปจากซีพียู เพื่อบอกว่าขณะนี้ซีพียูไม่ได้ใช้บัสแล้ว

หมายเหตุ การใช้เครื่องหมายบาร์ (—) อยู่เหนือสัญลักษณ์ แสดงว่าเป็นการแอดดรีฟที่ลอจิก "0"

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


1.3 ระบบทางฮาร์ดแวร์ของไมโครคอมพิวเตอร์ Z-80

ระบบฮาร์ดแวร์พื้นฐานของไมโครคอมพิวเตอร์ Z-80 ประกอบด้วย

1. แหล่งจ่ายไฟตรงขนาด 5 โวลต์
2. วงจรกำเนิดสัญญาณนาฬิกา
3. อุปกรณ์หน่วยความจำ RAM (random access memory) หรือ ROM (read only memory)
4. วงจรอินพุตเอาต์พุต
5. ซีพียู Z-80

memory)


ระบบที่ประกอบด้วยสิ่งต่าง ๆ เหล่านี้ สามารถเขียนเป็นแผนผังได้ดังแสดงในรูปที่ 1.3



รูปที่ 1.3 ระบบไมโครคอมพิวเตอร์พื้นฐานของ Z-80

จากรูปที่ 1.3 จะเห็นว่า ซีพียูต้องการแหล่งจ่ายไฟขนาด 5 โวลต์ กราวนด์ และวงจรกำเนิดสัญญาณนาฬิกา สำหรับการต่อหน่วยความจำ ROM นั้น สามารถต่อบัสแอดเดรสเข้ากับแอดเดรสของหน่วยความจำโดยตรงได้ และบัสข้อมูลก็จะต่อโดยตรงกับข้อมูลอินพุตและข้อมูลเอาต์พุตของระบบ ส่วนสัญญาณที่จะควบคุมหน่วยความจำประกอบด้วย สัญญาณ \overline{MREQ} ซึ่งเป็นสัญญาณเพื่อบอกว่าซีพียูต้องการติดต่อกับหน่วยความจำ และเนื่องจากหน่วยความจำในรูปที่ 1.3 เป็น ROM จึงต้องมีสัญญาณ \overline{RD} เพื่อบอกว่าเมื่อไรจึงจะเป็นการอ่าน

สำหรับ Z-80-PIO ชิพไอซีนี้จะทำหน้าที่ในการแยกอินพุตและเอาต์พุต ซึ่งจะได้พอร์ตเบอร์ต่าง ๆ คือ พอร์ต A พอร์ต B พอร์ต C และพอร์ต D และจากการกำหนดของ A_0 และ A_1 สัญญาณควบคุม Z-80-PIO คือ สัญญาณ \overline{IORC} ซึ่งเป็นสัญญาณที่จะบอกว่า ขณะนี้ชิพต้องการติดต่อกับอุปกรณ์อินพุตเอาต์พุต และเราต่อสัญญาณ \overline{RD} เข้ามาควบคุมเพื่อจะกำหนดว่า เมื่อไรจึงจะเป็นการอ่านหรือการเขียน ส่วนตัวอุปกรณ์ \overline{RC} ที่ต่ออยู่ที่ขารีเซตจะทำหน้าที่หน่วงเวลาหรือเริ่มต้นการรีเซตชิพในขณะเปิดไฟเลี้ยงชั่วคราว เราสามารถเพิ่มขยายการต่อหน่วยความจำ RAM ได้ดังแสดงในรูปที่ 1.14



รูปที่ 1.4 การต่อ RAM และ ROM ขนาด 8 KB

ในระบบคอมพิวเตอร์นั้น การควบคุมการทำงานเกี่ยวกับการอ่านหรือการเขียนจะใช้สัญญาณ \overline{RD} และสัญญาณ \overline{WR} และจากระบบในรูปที่ 1.4 จะทำการเซตส่วนของหน่วยความจำ ROM ให้อยู่ในแอดเดรส 0000H จนถึงแอดเดรส 1FFFFH หรืออยู่ใน 8 กิโลไบต์แรกจาก 0 นั้นเอง สำหรับหน่วยความจำ RAM นั้นจะเริ่มที่แอดเดรส 2000H เป็นต้นไป เราสามารถควบคุมด้วยสัญญาณแอดเดรส A_{13} นั้นเอง

1.4 โครงสร้างภายในชิพ

สิ่งที่น่าสนใจและควรทำความเข้าใจเกี่ยวกับโครงสร้างของชิพในขั้นแรกก็คือ ส่วนของรีจิสเตอร์ต่าง ๆ และหน้าที่ที่สำคัญของแต่ละรีจิสเตอร์ ซึ่ง Z-80 จะประกอบด้วยรีจิสเตอร์ภายในชิพที่เป็นขนาด 8 บิต มีทั้งหมด 18 ตัว และเป็นรีจิสเตอร์ขนาด 16 บิตอีก 4 ตัว รูปโครงของรีจิสเตอร์ภายในชิพสามารถเขียนเป็นแผนผังได้ดังรูปที่ 1.5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

A	F
B	C
D	E
H	L
อินเด็กซ์รีจิสเตอร์ (IX)	
อินเด็กซ์รีจิสเตอร์ (IY)	
สแตกพอยน์เตอร์ (SP)	
โปรแกรมเคาน์เตอร์ (PC)	
I	
R	

A'	F'
B'	C'
D'	E'
H'	L'

รูปที่ 1.5 โครงสร้างของรีจิสเตอร์ที่มีอยู่ในซีพียู z-80

รีจิสเตอร์ในซีพียูมีหน้าที่และการใช้งานที่แตกต่างกัน บางตัวใช้งานเฉพาะอย่าง บางตัวเป็นรีจิสเตอร์ที่สามารถใช้งานได้ทั่วไป สำหรับรีจิสเตอร์ที่ใช้งานเฉพาะอย่างมีรายละเอียดหน้าที่และการทำงานดังนี้

1. โปรแกรมเคาน์เตอร์หรือ PC (program counter) เป็นรีจิสเตอร์สำหรับเก็บแอดเดรสขนาด 16 บิต มีหน้าที่สำหรับให้ซีพียูเฟตช์คำสั่งในหน่วยความจำได้อย่างถูกต้อง และหลังจากที่ซีพียูได้กระทำคำสั่งเสร็จแล้ว ค่าในโปรแกรมเคาน์เตอร์จะเพิ่มค่าขึ้นโดยอัตโนมัติ
2. สแตกพอยน์เตอร์หรือ SP (stack pointer) เป็นรีจิสเตอร์ขนาด 16 บิต โดยซีพียูจะใช้สแตกพอยน์เตอร์เป็นตัวชี้ไปยังหน่วยความจำ เพื่อบอกว่าชั้นบนสุดของสแตกอยู่ที่ใด และถ้าซีพียูมีการกระทำตามคำสั่ง POP หรือคำสั่ง PUSH ก็จะไปเปลี่ยนค่าสแตกพอยน์เตอร์ไปโดยอัตโนมัติเพื่อชี้ตำแหน่งบนสุดของสแตกในหน่วยความจำ
3. อินเด็กซ์รีจิสเตอร์หรือ IX, IY (index register) ทั้ง IX และ IY เป็นรีจิสเตอร์อิสระที่มีขนาด 16 บิต โดยปกติจะใช้เป็นฐานในการชี้ไปยังบริเวณหน่วยความจำที่เป็นทางผ่านเข้าออกของข้อมูล การอ้างแอดเดรสจะใช้วิธีเปรียบเทียบกับค่าใน IY เช่น ถ้าอ้างถึง ADD A,(IY + D) จะหมายความว่า ให้นำค่า D ไปบวกกับค่าใน IY เป็นค่าที่จะอ้างถึงหน่วยความจำ แล้วนำข้อมูลจากหน่วยความจำมาบวกกับรีจิสเตอร์ A
4. รีจิสเตอร์อินเตอร์รัทท์เทจแอดเดรสหรือ I (interrupt page address register) รีจิสเตอร์ประเภทนี้มีประโยชน์สำหรับการกระโดดไปกระทำโปรแกรมอื่นในขณะที่มีการอินเตอร์รัทท์ โดยรีจิสเตอร์ I₇ จะเป็นตัวกำหนดแอดเดรสในบิต A₈-A₁₅ ส่วนแอดเดรส A₀-A₇ จะมาจากลักษณะของคำสั่งอินเตอร์รัทท์ ซึ่งโดยปกติของ 8080 การอินเตอร์รัทท์ค่าแอดเดรสที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซีพียูจะกระโดดไปกระทำมักจะอยู่ที่แอดเดรสต้น ๆ แต่ถ้าเลือกโหมดการอินเตอร์รัพต์ของ Z-80 ที่ใช้รีจิสเตอร์ จะสามารถกระโดดไปที่ใด ๆ ก็ได้

5. รีจิสเตอร์รีเฟรชหน่วยความจำหรือ R (memory refresh register) ซีพียูของ Z-80 จะมีรีจิสเตอร์ที่ใช้ในการรีเฟรชหน่วยความจำชนิดไดนามิก (DRAM) ได้ รีจิสเตอร์นี้เป็นรีจิสเตอร์ขนาด 8 บิต ซึ่งจะเก็บค่าแอดเดรสของหน่วยความจำที่ต้องการรีเฟรช โดยส่วนของแอดเดรสจะส่งไปในลักษณะแกวหรือคอลัมน์ของหน่วยความจำชนิด DRAM

สำหรับรีจิสเตอร์ PC และรีจิสเตอร์ SP จะมีลักษณะเหมือนกับ 8080 แต่รีจิสเตอร์ IX, IV, I และรีจิสเตอร์ R เป็นรีจิสเตอร์ที่เพิ่มขึ้นจาก 8080

6. รีจิสเตอร์ที่ใช้งานทั่วไป การใช้รีจิสเตอร์ทั่วไปใน Z-80 มีลักษณะคล้ายกับการใช้ใน 8080 มาก แต่มีรายละเอียดที่แตกต่างกันเล็กน้อย รีจิสเตอร์ทั่วไปของ Z-80 ที่เป็นขนาด 8 บิตมีทั้งหมด 14 ตัว และสามารถใช้รวมเป็นคู่รีจิสเตอร์ได้ 7 คู่ ลักษณะของรีจิสเตอร์และรหัสที่ใช้เป็นดังนี้

000	หมายถึง	รีจิสเตอร์ B
001	หมายถึง	รีจิสเตอร์ C
010	หมายถึง	รีจิสเตอร์ D
011	หมายถึง	รีจิสเตอร์ F
100	หมายถึง	รีจิสเตอร์ H
101	หมายถึง	รีจิสเตอร์ L
110	หมายถึง	รหัสใช้แทนหน่วยความจำ
111	หมายถึง	รีจิสเตอร์ A

ในการอ้างคูรีจิสเตอร์ เราใช้รีจิสเตอร์ A ร่วมกับรีจิสเตอร์ F (F ในที่นี้คือแฟล็ก) แฟล็กของ Z-80 มีขนาด 8 บิต และจะเป็นเสมือนรีจิสเตอร์ทั่วไปหนึ่งรีจิสเตอร์ นอกจากนี้การใช้รีจิสเตอร์ B จะใช้คู่กับรีจิสเตอร์ C รีจิสเตอร์ D คู่กับรีจิสเตอร์ E และรีจิสเตอร์ H คู่กับรีจิสเตอร์ L รหัสที่จะใช้แทนคูรีจิสเตอร์เหล่านี้คือ

00	ใช้แทนคู่	รีจิสเตอร์ BC
01	ใช้แทนคู่	รีจิสเตอร์ DE
10	ใช้แทนคู่	รีจิสเตอร์ HL
11	ใช้แทนคู่	รีจิสเตอร์ SP

ในการใช้งานเราอาจมองรูปข้อมูลในลักษณะ 8 บิตเพื่อกระทำโดยใช้รีจิสเตอร์ทั่วไปได้ แต่ถ้าเป็นข้อมูลขนาด 16 บิต เราอาจใช้คูรีจิสเตอร์แทน

7. รีจิสเตอร์ที่ใช้เก็บข้อมูลชั่วคราว ใน Z-80 มีกลุ่มรีจิสเตอร์ที่นอกเหนือจากของ 8080 อยู่ชุดหนึ่งที่ทำหน้าที่เก็บข้อมูลชั่วคราว กลุ่มรีจิสเตอร์นี้ประกอบด้วย รีจิสเตอร์ A', F', B', C'.

D', E', H', L' รีจิสเตอร์กลุ่มนี้ไม่สามารถกระทำในลักษณะทางลอจิกหรือทางคณิตศาสตร์ได้ แต่จะมีเพียงคำสั่งย้ายข้อมูลไปกลับระหว่างรีจิสเตอร์ A, F, B, C, D, E, H, L กับรีจิสเตอร์ A', F', B', C', D', E', H', L' ประโยชน์ของรีจิสเตอร์กลุ่มนี้ที่เห็นได้ชัดคือ สามารถเก็บรักษาสถานะข้อมูลของรีจิสเตอร์ที่สำคัญในขณะที่มีการอินเตอร์รัพต์ไว้ได้ โดยไม่ต้องอาศัยสแตกในหน่วยความจำเหมือน 8080

1.5 แฟล็ก

ซีพียูใน Z-80 จะประกอบด้วยแฟล็ก (flag) จำนวน 6 แฟล็ก และมีบิตที่ไม่ได้แสดงเป็นแฟล็กอีก 2 บิต รวมเป็น 8 บิตเพื่อประกอบเป็นรีจิสเตอร์ F ส่วนของแฟล็กแต่ละแฟล็กสามารถที่จะเซตหรือรีเซตตามการกระทำของคำสั่งที่ซีพียูกำลังทำงาน นอกจากนี้ซีพียูยังสามารถใช้แฟล็กในการตรวจสอบเพื่อกระทำเงื่อนไขต่าง ๆ ลักษณะการใช้แฟล็กจะใช้อักษรย่อแทนแฟล็กดังนี้

C	หมายถึง แฟล็กตัวทด
N	หมายถึง แฟล็กแสดงการบวกหรือการลบ
PV	หมายถึง แฟล็กแสดงพาริตีและโอเวอร์โฟลว์
H	หมายถึง แฟล็กตัวทดช่วย
Z	หมายถึง แฟล็กแสดงค่าศูนย์
S	หมายถึง แฟล็กเครื่องหมาย
X	หมายถึง แฟล็กที่ไม่ได้ใช้

ในการกระทำคำสั่งต่าง ๆ ของ Z-80 บางคำสั่งอาจจะมีผลต่อแฟล็ก แต่บางคำสั่งก็ไม่มีผลต่อแฟล็ก การที่คำสั่งบางคำสั่งมีผลต่อแฟล็กทำให้เราสามารถตรวจสอบเงื่อนไขได้จากแฟล็ก เช่น การใช้คำสั่ง INCA หมายถึงให้เพิ่มค่ารีจิสเตอร์ A อีก 1 ผลที่เกี่ยวกับแฟล็กคือ

ถ้าผลลัพธ์เป็น 0	Z คือ 1
ถ้าผลลัพธ์เป็นลบ	S คือ 1
ถ้ามีตัวทดในบิตที่ 3	H คือ 1
ถ้าผลลัพธ์มีจำนวนเลข 1 เป็นเลขคู่	PV คือ 1

หมายเหตุ คำสั่งนี้จะไม่เกี่ยวข้องกับแฟล็ก N และแฟล็ก C

ลักษณะของรีจิสเตอร์ F จะประกอบด้วยแฟล็กแต่ละบิตดังนี้

S	Z	X	H	X	PV	N	C
b_7	b_6	b_5	b_4	b_3	b_2	b_1	b_0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิพนธ์ให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในบิต b_5 และ b_3 จะเป็นบิตที่ประกอบขึ้นมาโดยไม่มีความหมายในทางแฟล็ก แต่จะประกอบเพื่อให้รีจิสเตอร์ F ครบ 8 บิต การทำงานของซีพียูจึงสามารถโหลดข้อมูลจากรีจิสเตอร์ F ไปยังรีจิสเตอร์ A หรือโหลดจากรีจิสเตอร์ A กลับมายังรีจิสเตอร์ F ได้ รายละเอียดและหน้าที่ของแฟล็กแต่ละตัวมีดังนี้

1. แฟล็กตัวทศหรือ C (carry flag) แฟล็กตัวนี้เป็นแฟล็กที่ใช้สำหรับทศข้อมูลในรีจิสเตอร์ A เช่น เมื่อมีการบวกข้อมูลขนาด 8 บิต ผลบวกอาจเลยเป็น 9 บิต บิตที่เกินเลยจะทศเข้าไปเก็บไว้ที่แฟล็ก C นี้ ในทำนองเดียวกัน ถ้าซีพียูกระทำคำสั่งลบและมีการยืมค่าของแฟล็กตัวนี้ แฟล็ก C ก็จะได้รับค่าเป็น "1" เช่นกัน

2. แฟล็กศูนย์หรือ Z (zero flag) ในแฟล็กบิตนี้จะได้รับการเซตให้มีค่าเป็น "1" ถ้าผลของการกระทำทำให้รีจิสเตอร์ A มีค่าเป็น "0" นอกเหนือจากนี้มันจะกระทำการรีเซต

3. แฟล็กเครื่องหมายหรือ S (sign flag) ลักษณะของแฟล็กนี้จะบอกถึงการกระทำของซีพียูว่า ผลลัพธ์ที่เกิดขึ้นมีค่าเป็นบวกหรือลบ ถ้าเครื่องหมายของตัวเลขเป็นลบจะปรากฏค่า "1" ในบิตนี้

4. แฟล็กพาริตีหรือโอเวอร์โฟลว์หรือ P/V (parity or over flow flag) เป็นแฟล็กที่ใช้สำหรับเป็นตัวบอกพาริตีของผลลัพธ์ในแอกคูมิวเลเตอร์เมื่อให้มีการกระทำทางลอจิก และยังใช้แสดงสถานะของค่าที่เกินกำหนดใน 8 บิต (1 บิตที่เป็นเครื่องหมายร่วมกับ 7 บิตที่เป็นขนาด) นั่นคือค่าสูงสุดที่เป็นไปได้หรือเท่ากับ +127 และ -128 ถ้าค่ามากกว่า +127 หรือน้อยกว่า -128 ก็จะมีการเซตค่าเป็น 1 ของบิตนี้ขึ้น ดังตัวอย่าง

+ 120	0111	1000	+	
+ 105	0110	1001		
0	1110	0001	=	-95 (ผิด) เกิดโอเวอร์โฟลว์

บิตพาริตีจะได้รับการเซตให้มีค่าเป็น "1"

ลองพิจารณาเลขจำนวนลบ

- 5	1111	1011	
-16	1111	0000	
1	1110	1011	= -21 (ถูก) ไม่เกิดโอเวอร์โฟลว์

ในกรณีนี้แฟล็กจะไม่ได้รับการเซตคือ จะมีค่าเป็น "0" เพื่อบอกว่าผลลัพธ์ไม่เกิดโอเวอร์โฟลว์ นอกจากการใช้ในกรณีนี้แล้ว ในเรื่องการกระทำทางลอจิก เช่น AND, OR, XOR ผลลัพธ์ที่ได้จะได้รับการตรวจสอบว่ามีพาริตีคู่หรือพาริตีคี่ โดยถ้าเป็นพาริตีคู่ แฟล็กนี้ก็จะได้รับการเซตให้มีค่าเป็น "1"

5. แฟล็กตัวทศช่วยหรือ H (half carry flag) แฟล็กตัวนี้เป็นแฟล็กที่ทำหน้าที่เป็นตัวทศหรือตัวยืมของตัวเลข BCD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น. ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่การณใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

๘. แฟล็กการลบหรือ M (subtract flag) เนื่องจากในการกระทำทางคณิตศาสตร์ของตัวเลข BCD เพื่อจะได้มีการรับรู้ในการปรับค่าเมื่อกระทำคำสั่ง DAA ได้ถูกต้อง แฟล็กนี้จะเป็นตัวบอกว่าคำสั่งที่ถูกระทำการเป็นการบวกหรือลบ โดยถ้ากระทำคำสั่งลบ แฟล็กบิตนี้จะได้รับ การเซตให้มีค่าเป็น "1"

1.6 วิธีการอ้างแอดเดรสของ Z-80

ในการทำงานของ Z-80 เกือบทั้งหมดของคำสั่งที่ใช้ใน Z-80 จะทำงานโดยการกระทำ ร่วมระหว่างรีจิสเตอร์ต่าง ๆ ในซีพียูกับหน่วยความจำอุปกรณ์อินพุตเอาต์พุต วิธีการกระทำร่วม กันนี้จำเป็นจะต้องอ้างตำแหน่ง วิธีการอ้างตำแหน่งหรือแอดเดรสมีดังต่อไปนี้

1.6.1 การอ้างแอดเดรสแบบอิมมีเดียต (immediate addressing) การอ้างแอดเดรส แบบนี้จะอาศัยไบต์ที่ตามออปโค้ดเป็นข้อมูลหรือเป็นตัวโอเปอร์แรนด์โดยตรง เช่น

LD A,5FH

ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ

แอดเดรส

ออปโค้ด

1 หรือ 2 ไบต์ออปโค้ด

SF

ข้อมูล

ตัวอย่างของคำสั่งนี้แสดงให้เห็นได้โดยการไหลตรีจิสเตอร์ด้วยค่าคงที่ ซึ่งจะเก็บค่าคงที่นี้ ไว้ในไบต์ที่อยู่ถัดมา

1.6.2 การอ้างแอดเดรสแบบขยายข้อมูลชนิดอิมมีเดียต (immediate extended addressing) การอ้างแอดเดรสแบบนี้เป็นการขยายแอดเดรสในแบบที่ 1 คือ ใช้โอเปอร์แรนด์ ที่เป็นข้อมูลขนาด 2 ไบต์ ดังตัวอย่าง

LD HL,05FFH

ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ

แอดเดรส

LD HL

ออปโค้ด 1-2 ไบต์

FF

ข้อมูลในไบต์น้อยสำคัญน้อย

05

ข้อมูลในไบต์น้อยสำคัญมาก


จากตัวอย่างนี้เป็นการไหลตข้อมูลขนาด 2 ไบต์ไปที่คูรีจิสเตอร์ภายในซีพียู

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.6.3 การอ้างแอดเดรสแบบมอดิฟายด์เพจศูนย์ (modified page zero addressing) ใน Z-80 มีคำสั่งพิเศษอยู่คำสั่งหนึ่งที่ทำหน้าที่เหมือนคำสั่ง CALL คือ คำสั่ง RST หรือ RESTART ลักษณะการทำงานในการอ้างแอดเดรสคือ คำสั่งนี้สามารถกำหนดค่าให้กับโปรแกรมเคาน์เตอร์ได้โดยตรง ค่าที่กำหนดให้จะเป็นแอดเดรสที่อยู่ในเพจศูนย์ ลักษณะของคำสั่งนี้ประกอบขึ้นจากไบต์เดียวเท่านั้น จึงใช้ประโยชน์ได้หลายอย่าง เช่น ใช้เป็นคำสั่งให้กระทำในขณะที่มีการอินเตอร์รัพต์ นอกจากนี้ข้อมูลเดิมในโปรแกรมเคาน์เตอร์ก่อนการเปลี่ยนแปลงจะได้รับการเก็บรักษาไว้ได้อีกด้วย แต่เงื่อนไขในการกระโดดไปที่แอดเดรสในเพจศูนย์ยังมีขอบเขตจำกัดคือ จะกระโดดไปได้เพียง 8 แอดเดรสเท่านั้น ค่าแอดเดรสที่มันจะไปได้คือ แอดเดรส $b_5, b_4, b_3, 000$ นั่นคือ $008, 108, \dots, 708$ เท่านั้น ลักษณะของคำสั่งคือ

RST P

ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ



เมื่อ P = 008

t = 000

P = 108

t = 001

ฯลฯ

จะเห็นว่าการใช้คำสั่ง RST P เพียงไบต์เดียวสามารถกำหนดคำสั่งในการทำให้เกิดการกระโดดไปยังแอดเดรสต่าง ๆ ได้ถึง 8 ค่าตามที่กำหนด ส่วนค่าในโปรแกรมเคาน์เตอร์เดิมจะเก็บรักษาไว้ในชั้นของสแต็ก

1.6.4 การอ้างแอดเดรสแบบเปรียบเทียบ (relative addressing) การอ้างแอดเดรสแบบนี้จะใช้ข้อมูลไบต์ที่อยู่ตามหลังออปโค้ด เพื่อบอกตำแหน่งว่าแอดเดรสที่อ้างถึงอยู่ห่างจากค่าในโปรแกรมเคาน์เตอร์เท่าใด เช่น

JR e (jump relative)

ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ

แอดเดรส

18

ออปโค้ด 1 ไบต์

8

ข้อมูลที่จะใช้เปรียบเทียบ

เมื่อซีพียูกระทำคำสั่งนี้เสร็จ ค่าในโปรแกรมเคาน์เตอร์จะมีค่าเป็น $PC+2+e$ นั่นคือค่าใหม่ที่จะอ้างอิงอยู่ห่างจากคำสั่งที่กระทำแล้วด้วยค่า e นั่นเอง ค่า e ที่ซีพียูมองเห็นจะเป็นลักษณะของตัวเลข 2's คอมพลีเมนต์ ดังนั้นค่าที่จะอ้างอิงได้จึงอยู่ระหว่าง $+127$ กับ -128 จาก $PC+2$

1.6.5 การอ้างแอดเดรสแบบขยายข้อมูลแอดเดรส (extended addressing) วิธีการนี้จะใช้ข้อมูล 2 ไบต์ตามที่อธิบายไว้ ข้อมูลนี้คือ nn ซึ่งจะเป็นตัวกำหนดค่าของแอดเดรสที่จะกระทำใหม่ เช่น $CALL\ nn$ หมายถึง การเรียกโปรแกรมย่อยที่ตำแหน่ง nn เช่น

LD $(nn).IX$

ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ

DD

2Z

n

n

ความหมายของคำสั่งนี้คือ นำค่า IX_n ไปเก็บไว้ในหน่วยความจำที่ตำแหน่งแอดเดรส $nn+1$ และค่าของ IX_n เก็บไว้ในหน่วยความจำที่ตำแหน่งแอดเดรส nn

1.6.6 การอ้างแอดเดรสโดยใช้อินเด็กซ์รีจิสเตอร์ (index register addressing) โดยที่ Z-80 มีอินเด็กซ์รีจิสเตอร์ถึง 2 ตัว คือ IX และ IY วิธีการใช้อินเด็กซ์รีจิสเตอร์ร่วมในการอ้างแอดเดรสนั้น จะใช้ค่า IX หรือ IY เป็นฐานเพื่อรวมกับค่าที่ตามหลังอธิบายไว้แล้วนำมารวมเป็นแอดเดรสที่ต้องการ เช่น

LD $(IX+d).A$

ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ

DD

0111 1 r

d

ลักษณะของคำสั่งนี้เป็นการนำเอาข้อมูลของรีจิสเตอร์ A ไปเก็บไว้ในหน่วยความจำที่อ้างแอดเดรส โดยที่ค่า x รวมกับค่า d ปกติค่า d จะได้รับการรวมโดยอยู่ในรูป 2's คอมพลีเมนต์ ดังนั้นจึงทำให้ค่า d แปรได้จากค่า $+127$ ถึง -128

1.6.7 การอ้างแอดเดรสโดยใช้รีจิสเตอร์ (register addressing) การออกแบบกลุ่มคำสั่งในขอบเขตของจำนวนบิตออปโค้ดที่จำกัด ต้องหาวิธีให้ได้ประสิทธิภาพที่สุด วิธีหนึ่งที่ใช้คือ การกำหนดรหัสของรีจิสเตอร์ เช่น ถ้าใช้รีจิสเตอร์ 8 ตัว ก็ใช้รหัส 3 บิต ดังนั้นกลุ่มคำสั่งไหลดสามารถใช้คำสั่งเพียง 1 ไบต์หรือ 8 บิตเพื่อทำการไหลดข้อมูลระหว่างรีจิสเตอร์ได้ เช่น คำสั่ง

LDC B

ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ



1.6.8 การอ้างแอดเดรสแบบอิมพลี (implied addressing) ในกรณีนี้ซีพียูจะตีความหมายเองโดยตรงว่า รีจิสเตอร์ตัวหนึ่งในซีพียูจะเป็นโอเปอเรนด์ เช่น คำสั่ง

ADD A,r

ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ




จากคำสั่งนี้จะเห็นว่า เราไม่ต้องกำหนดรหัสของรีจิสเตอร์ A เลย แต่เครื่องจะตีความแล้วทราบเองว่าเป็นคำสั่งที่ต้องกระทำร่วมกับรีจิสเตอร์ A

1.6.9 การอ้างแอดเดรสเพื่อเข้าสู่บิตต่าง ๆ (bit addressing) Z-80 มีคำสั่งพิเศษที่สามารถกระทำการเซตหรือรีเซต หรือตรวจสอบบิตใดบิตหนึ่งใน 8 บิตได้ เช่น คำสั่ง

RES b,r (reset bit b of operand r)

ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ



เรายังสามารถใช้วิธีการไหลคข้อมูลแบบอิมมีเดียได้โดยใช้คำสั่ง

LD H, 36

ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ

แอดเดรส	A	26	ออปโค้ด
	A+1	36	โอเปอร์แรนด์

แต่การไหลคข้อมูลลงในหน่วยความจำอีกวิธีหนึ่งที่มีประสิทธิภาพสูงคือ การไหลคโดยใช้อินเตกซ์รีจิสเตอร์เป็นตัวรับข้อมูล และใช้วิธีการอิมมีเดียเป็นการกำหนดแหล่งเริ่มต้น (source) ของข้อมูล เช่น

LD (IX-15), 21

ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ

แอดเดรส	A	DD	ออปโค้ด
	A+1	36	
	A+2	F1	ตัวเลข -15 = F1
	A+3	21	โอเปอร์แรนด์

จากลักษณะคำสั่งนี้จะเป็นการนำตัวเลข 21 ไปเก็บไว้ในหน่วยความจำที่ตำแหน่งแอดเดรส IX-15 นอกจากนี้เรายังสามารถใช้คำสั่งไหลคทำการไหลคข้อมูลในรูปแบบของการไหลคข้อมูลขนาด 16 บิตได้อีกด้วย และเพื่อลดขนาดของคำสั่งให้สั้นขึ้น ตัวคำสั่งจึงเป็นลักษณะของการแลกเปลี่ยนข้อมูลของคูรีจิสเตอร์ต่างๆ

1.7.2 กลุ่มคำสั่งในการค้นหาข้อมูลและเคลื่อนย้ายข้อมูลเป็นกลุ่ม z-80 มีคำสั่งที่ทำให้การทำงานเป็นไปอย่างมีประสิทธิภาพ โดยสามารถลดขนาดของตัวโปรแกรมลงได้มาก ลักษณะของกลุ่มคำสั่งในกลุ่มนี้จะอาศัยการทำงานร่วมกันของคูรีจิสเตอร์ภายในซีพียู 3 คู่ คือ

- HL เป็นคูรีจิสเตอร์ที่อ้างถึงตำแหน่งจุดต้นทาง
- DE เป็นคูรีจิสเตอร์ที่อ้างถึงตำแหน่งจุดปลายทาง
- BC เป็นตัวนับจำนวนไบต์

ในการค้นหาข้อมูล เราใช้กลุ่มคำสั่งดังนี้คือ

CPI (compare with increment)

ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ

ในที่นี้จะใช้รหัส b แทนโอเปอร์แรนด์ว่าเป็นบิตใดในรีจิสเตอร์ เช่น

b เท่ากับ 000 หมายถึง บิต 0

b เท่ากับ 111 หมายถึง บิต 7

ดังนั้นจึงสามารถทำให้บิตใด ๆ ในรีจิสเตอร์เป็น 0 ได้ เช่น คำสั่ง RES 0, A จะหมายถึง ทำให้บิต 0 ของรีจิสเตอร์ A เป็น 0

หมายเหตุ เราสามารถใช้การอ้างแอดเดรสตามที่กล่าวมาแล้วหลาย ๆ แบบมารวมกันได้

1.7 กลุ่มคำสั่ง

คำสั่งของ Z-80 มีถึง 158 คำสั่ง โดยคำสั่งส่วนหนึ่งเป็นคำสั่งที่มีใน 8080 (78 คำสั่ง) คำสั่งเหล่านี้สามารถแบ่งออกเป็นกลุ่ม ๆ ได้ดังนี้

1.7.1 กลุ่มคำสั่งเกี่ยวกับการโหลดข้อมูลและแลกเปลี่ยนข้อมูล การโหลดเป็นการเคลื่อนย้ายข้อมูลที่สำคัญ ใน Z-80 นั้นเราสามารถเคลื่อนย้ายข้อมูลได้อย่างมีประสิทธิภาพ และเพื่อทำความเข้าใจกับกลุ่มคำสั่งโหลด เราพิจารณาจากตัวอย่างต่าง ๆ ดังนี้

LD E, (IX + 08)

ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ

แอดเดรส	A	DD	} ออปโค้ด
	A+1	5E	
	A+2	08	

จากกลุ่มคำสั่งที่กล่าวมาแล้ว จะเห็นว่าเป็นคำสั่งขนาด 3 ไบต์เท่านั้น และจากคำสั่งขนาด 3 ไบต์นี้ เราสามารถใช้วิธีการเพิ่มขนาดของแอดเดรสได้ โดยใช้คำสั่ง

LD A, (6F 32)

ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ

แอดเดรส	A	3A	ออปโค้ด
	A+1	32	แอดเดรสหน่วยสำคัญต่ำ
	A+2	6F	แอดเดรสหน่วยสำคัญสูง

ลักษณะคำสั่งเหล่านี้จะเป็นการโหลดข้อมูลในหน่วยความจำตำแหน่งแอดเดรส 6F 32 สิ่งที่น่าสังเกตคือ 32 จะอยู่ในไบต์ที่ 2 ส่วน 6F จะอยู่ในไบต์ที่ 3

การทำงานในลักษณะนี้ ซีพียูจะนำข้อมูลจากหน่วยความจำที่แอดเดรส HL ไปเก็บไว้ในหน่วยความจำที่แอดเดรส DE และหลังจากนั้นค่าในรีจิสเตอร์ BC, HL และ DE จะเพิ่มค่าขึ้น 1 และจะลดลงไป 1 ในทำนองเดียวกันเราสามารถจะใช้เพียงคำสั่งเดียวในการเคลื่อนย้ายข้อมูลทั้งบล็อกได้ โดยการนำเอาจำนวนข้อมูลไปไว้ในรีจิสเตอร์ BC แล้วใช้คำสั่ง LDIA การทำงานของคำสั่งนี้จะคล้ายกับคำสั่ง LDI แต่จะทำซ้ำ ๆ ไปเรื่อย ๆ จนกระทั่งค่าในรีจิสเตอร์ BC เป็น 0 ก็จะหยุดและไปกระทำคำสั่งถัดไป


1.7.3 กลุ่มคำสั่งการกระทำทางคณิตศาสตร์และลอจิก คำสั่งนี้จะกระทำด้วยรีจิสเตอร์ A เป็นส่วนใหญ่ ลักษณะของกลุ่มคำสั่งนี้ประกอบด้วยลักษณะการ ADD, SUB, ADC, SBC, INC, DEC, AND, OR, XOR ในการอ้างแอดเดรสของตัวโอเปอร์เรนด์นั้น เราทำได้หลายแบบ ซึ่งขึ้นอยู่กับผู้เขียนและผู้ใช้งาน

การกระทำในกลุ่มคำสั่งนี้จะให้ผลลัพธ์เก็บซ้ำที่ในรีจิสเตอร์ A และนอกจากนี้แล้วค่าของแฟล็กจะมีผลต่อการกระทำของคำสั่งด้วย เช่น ถ้าค่าในรีจิสเตอร์ A เป็น 0 แฟล็กตัวศูนย์ (z flag) ก็จะได้รับผลการเซตค่าไว้

1.7.4 กลุ่มคำสั่งในการเลื่อนข้อมูลเป็นวง (rotate) และการชิฟต์ (shift) ความสามารถพื้นฐานของ Z-80 ในการเลื่อนข้อมูลและการชิฟต์ก็เหมือนกับในซีพียูของคอมพิวเตอร์ทั่วไป แต่ใน Z-80 มีคำสั่งที่เกี่ยวกับการเลื่อนข้อมูลตัวเลข BCD อยู่ 2 คำสั่งคือ คำสั่ง RRD และคำสั่ง RLD ทั้ง 2 คำสั่งนี้จะทำให้ข้อมูล 1 (ตัวเลข BCD) ในแอกคิวมิวเลเตอร์เลื่อนเป็นวงรวมกับข้อมูล 2 (ตัวเลข BCD) ในหน่วยความจำที่อ้างแอดเดรสโดยรีจิสเตอร์ HL ลักษณะการกระทำจะเป็นดังนี้


1. คำสั่ง RRD


ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ



2. คำสั่ง RLD

ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ






ลักษณะการทำงานจะเป็นดังนี้ คือ ซีพียูจะนำข้อมูลจากหน่วยความจำที่มีค่าแอดเดรสอยู่ในคูรีจิสเตอร์ HL มาเปรียบเทียบกับรีจิสเตอร์ A หลังจากนั้นค่าของคูรีจิสเตอร์ HL จะเพิ่มค่าอีก 1 และค่าของคูรีจิสเตอร์ BC จะลดค่าตัวเองลงไปทีละ 1 ลักษณะการเปรียบเทียบจะให้ผลลัพธ์ที่แฟล็ก จากคำสั่งนี้เราจะให้การเซตค่าของคูรีจิสเตอร์ BC เป็นจำนวนไบต์ที่ต้องการเปรียบเทียบค่าของคูรีจิสเตอร์ BC จะลดลงมาจนเป็น 0 แล้วเราทดสอบค่าของคูรีจิสเตอร์ BC ได้เท่ากับ 0 จะเห็นว่าทุกครั้งที่ทำคำสั่งนี้ ค่าของคูรีจิสเตอร์ HL จะเพิ่มค่า ดังนั้นถ้าให้กระทำคำสั่งนี้ใหม่แอดเดรสในหน่วยความจำจะเพิ่มค่าครั้งละ 1 เสมอ

เพื่อเพิ่มประสิทธิภาพของ Z-80 เรามีคำสั่งที่สามารถให้ซีพียูกระทำคำสั่งจนครบตามจำนวนไบต์ที่วางไว้ เช่น คำสั่ง

CPIR (compare with increment and repeat)

ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ




การทำคำสั่งนี้จะเหมือนกับคำสั่ง CPI แต่ซีพียูจะเพิ่มการทดสอบค่าในคูรีจิสเตอร์ BC ว่าเป็น 0 แล้วหรือยัง ถ้ายังก็จะกระทำคำสั่งเดิมนี้ซ้ำอีก ซึ่งค่าในคูรีจิสเตอร์ BC จะลดลงมาทีละ 1 จนเป็น 0 จึงหยุดกระทำ นอกจากนี้เรายังสามารถให้ค่าแอดเดรสในคูรีจิสเตอร์ HL ลดค่าลงทีละ 1 ได้เช่นกัน โดยใช้คำสั่ง CPD หรือคำสั่ง CPDR

สำหรับการเคลื่อนย้ายข้อมูลเป็นบล็อก (block) ก็กระทำเช่นเดียวกับการเปรียบเทียบ โดยใช้คูรีจิสเตอร์ HL เป็นตัวบอกแอดเดรสของหน่วยความจำที่ต้องการย้าย และคูรีจิสเตอร์ DE เป็นตัวบอกว่าค่าแอดเดรสที่จะนำไปเก็บอยู่ที่ใด ตัวอย่างของคำสั่งคือ

LDI (load location (DE) with location (HL) increment)

LDI (DE), (HL)

ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้า ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 1.1 (ต่อ) แสดงลักษณะของรหัสแทนเงื่อนไข

CC	เงื่อนไข	ดูจากแฟล็ก
101	พาริตีเป็นคู่	P
110	มีเครื่องหมายบวก	S
111	มีเครื่องหมายลบ	S

ในทำนองเดียวกัน Z-80 ก็มีคำสั่งที่ใช้ RET แบบมีเงื่อนไข เช่น

RET CC

เมื่อ CC เป็นจริงจะกระทำการกระโดดกลับโปรแกรมหลัก แต่ถ้า CC ไม่เป็นจริงก็จะกระทำคำสั่งถัดไป


นอกจากการเรียกโปรแกรมย่อยแล้ว Z-80 ยังมีคำสั่งในลักษณะ 8080 แบบต่าง ๆ อีก ซึ่งอาจเป็นได้ทั้งแบบมีเงื่อนไขหรือไม่มีเงื่อนไข

1.7.7 กลุ่มคำสั่งเกี่ยวกับการติดต่อระหว่างอินพุตเอาต์พุตกับซีพียู ใน 8080 กลุ่มคำสั่งนี้มีเพียง 2 คำสั่งเท่านั้นคือ IN และ OUT แต่ใน Z-80 ได้เพิ่มขยายการติดต่อกับอินพุตเอาต์พุตมากยิ่งขึ้น ทำให้ประสิทธิภาพของการติดต่อเป็นไปได้ยิ่งขึ้น

คำสั่งที่ซ้ำกับ 8080 คือ

IN A, PORT


ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ



การกระทำคำสั่งนี้ จะเป็นการนำข้อมูลจากพอร์ตที่เป็นอินพุตโหลดข้อมูลมาที่รีจิสเตอร์ A สิ่งที่เพิ่มมาของ Z-80 คือ ความสามารถในการเลือกโหลดให้กับข้อมูลทีรีจิสเตอร์ใดก็ได้ โดยใช้คำสั่ง

IN r, (C)


ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ



1.7.5 กลุ่มคำสั่งเกี่ยวกับการกระทำภายในข้อมูลบิตต่าง ๆ Z-80 มีความสามารถพิเศษในการเซต รีเซต หรือทดสอบบิตใดบิตหนึ่งในรีจิสเตอร์ต่าง ๆ และในหน่วยความจำได้ รายละเอียดของการเซต การรีเซต และการทดสอบสามารถแยกเป็นคำสั่งย่อย ๆ ในกลุ่มนี้ได้มากมาย เพราะแต่ละคำสั่งจะเท่ากับมีคำสั่งย่อย ๆ ได้ถึง 8 คำสั่ง

ในการทดสอบบิตต่าง ๆ ว่าเป็น 0 หรือ 1 นั้น เราใช้แฟล็ก 0 เป็นตัวเก็บข้อมูล เช่น ถ้าบิตที่ทดสอบเป็น 0 ก็เซตแฟล็กศูนย์ให้มีค่าเป็น 1

1.7.6 กลุ่มคำสั่งที่อ้างกับโปรแกรมย่อย เพื่อให้การเรียกโปรแกรมย่อยมีประสิทธิภาพสูง Z-80 ใช้วิธีการเรียกโดยคำสั่ง CALL และคำสั่ง RET คำสั่ง CALL จะกระทำให้ค่าของโปรแกรมเคาน์เตอร์เดิมที่มีอยู่ไปเก็บไว้ที่สแตค แล้วโหลดค่าแอดเดรสของโปรแกรมย่อยกลับคืนมาให้โปรแกรมเคาน์เตอร์ และในการกระทำคำสั่ง RET ก็จะทำกลับกัน นั่นคือจะเป็นการดึง (pop) ข้อมูลในสแตคมาให้โปรแกรมเคาน์เตอร์ นอกจากนี้ Z-80 ยังมีคำสั่งพิเศษอีกคือ CALL CC, กก ลักษณะการจัดวางรูปคำสั่งในหน่วยความจำ คือ



คำสั่งนี้จะเป็นการทดสอบเงื่อนไขใน cc ถ้าเงื่อนไขเป็นจริง การกระทำตามคำสั่ง CALL ก็เกิดขึ้น คือเครื่องจะเลื่อน (push) ข้อมูลในโปรแกรมเคาน์เตอร์ไปไว้ในสแตค แล้วนำค่า กก ไปไว้ในโปรแกรมเคาน์เตอร์ ถ้าเงื่อนไขใน cc ไม่เป็นจริง ซีพียูจะกระทำคำสั่งถัดไป การใช้รหัสแทนเงื่อนไขขนาด 3 บิต จะสามารถแทนเงื่อนไขได้ 8 แบบ ดังแสดงในตารางที่ 1.1

ตารางที่ 1.1 แสดงลักษณะของรหัสแทนเงื่อนไข

cc	เงื่อนไข	ดูจากแฟล็ก
000	ไม่เป็นศูนย์	Z
001	เป็นศูนย์	Z
010	ไม่มีตัวทด	C
011	มีตัวทด	C
100	พาริตีเป็นคี่	P'

พิจารณาการทำงานของคำสั่งเกี่ยวกับการอินเทอร์รัพต์ต่าง ๆ ดังต่อไปนี้

F3

FB

(ก) คำสั่ง EI

(ข) คำสั่ง DI

ความหมายของคำสั่งในรูป (ก) นี้จะกระทำการรีเซตค่า IFF1 และ IFF2 ให้เป็น "๐" ทั้งคู่ เพื่อแสดงลักษณะของการติสเอเบิล ดังนั้นการอินเทอร์รัพต์แบบมาสเคเบิลไม่ว่าแบบใดจะไม่สามารถรับผลตอบสนองได้

ความหมายของคำสั่งในรูป (ข) เป็นคำสั่งไบต์เดียว ทำให้ IFF1 และ IFF2 เป็น "1" เสมอ แต่การกระทำคำสั่งนี้เพียงคำสั่งเดียวไม่สามารถอินเอบิลได้ การอินเทอร์รัพต์จะเกิดขึ้นได้เมื่อซีพียู กระทำคำสั่งถัดไปให้เสร็จก่อน เพราะในคำสั่งที่ตามหลังอาจใช้เป็นคำสั่ง RETI ได้ ซึ่งกรณีนี้จะต้อง กระทำคำสั่ง RETI ให้เสร็จก่อน

ผลตอบสนองต่อการอินเทอร์รัพต์แบบต่าง ๆ มีรายละเอียดดังนี้

1.8.1 แบบนอนมาสเคเบิลอินเทอร์รัพต์ ถ้าสัญญาณ NMI เข้ามาจะมีการตอบสนองทันที โดยจะกระโดดไปกระทำยังตำแหน่งแอดเดรส 0066₁₆ ทันที และจะเก็บค่าโปรแกรมเคาน์เตอร์เดิมไว้บนสแตค ซึ่งถ้าต้องการให้กลับมาทำโปรแกรมหลักเมื่อเสร็จการอินเทอร์รัพต์แล้ว ผู้โปรแกรมสามารถใช้คำสั่ง RETN (return from nonmaskable interrupt) ค่าในสแตคจะได้รับ การดึงมาไว้ในโปรแกรมเคาน์เตอร์เพื่อกระทำกลับไปยังโปรแกรมหลัก

1.8.2 แบบมาสเคเบิลอินเทอร์รัพต์ การอินเทอร์รัพต์แบบนี้แบ่งออกได้ 3 แบบตามวิธีทางซอฟต์แวร์ ซึ่งผู้โปรแกรมเป็นผู้กำหนด นั่นคือ เมื่อสัญญาณ INT เข้ามา ซีพียูจะตรวจดูว่าระบบซอฟต์แวร์ของผู้โปรแกรมให้ทำการตอบสนองต่อสัญญาณ INT นี้แบบใด ซึ่งถ้าเป็นแบบของซอฟต์แวร์ เราสามารถเซตได้ด้วยคำสั่งของการอินเทอร์รัพต์ใหม่คต่าง ๆ ดังนี้

1. การอินเทอร์รัพต์ใหม่ค ๐ ลักษณะของคำสั่งที่ใช้ในการเซตคือ IMO รูปแบบของคำสั่งในหน่วยความจำมีดังนี้

ED

46

ลักษณะของการอินเตอร์รัพต์ในโหมดนี้จะเหมือนกับของ 8080 นั้นเอง คือเมื่อซีพียูอยู่ในโหมดนี้ ถ้าเพอร์เฟอรัลต้องการอินเตอร์รัพต์และส่งสัญญาณ INT มา การตอบสนองของซีพียูจะกระทำได้ด้วยการหยุดชั่วคราว แล้วอ่านคำสั่งที่สามารถแทรกเข้ามาในบัทช์ข้อมูลได้ ซีพียูนำคำสั่ง 1 ไบต์ที่ได้จากเพอร์เฟอรัลนี้ไปตีความหมายใน IR (instruction register) คำสั่งที่จะแทรกเข้าไปก็คือ คำสั่ง 1 ไบต์ โดยใช้ RST b นั้นเอง ดังนั้นเมื่อซีพียูกระทำคำสั่ง RST b ข้อมูลของโปรแกรมเคาน์เตอร์เดิมจะได้รับการเก็บไว้ในสแตก โดยที่โปรแกรมเคาน์เตอร์ใหม่จะเก็บค่า b ที่มาจากคำสั่ง RST แล้วกระทำคำสั่งถัดไปตามโปรแกรมเคาน์เตอร์

2. การอินเตอร์รัพต์โหมด 1 การอินเตอร์รัพต์แบบนี้จะไม่มีใน 8080 คำสั่งที่ใช้ในการเซตคือ IM1 ซึ่งมีรูปแบบดังนี้

ED

56

ในโหมดนี้ ซีพียูจะให้ผลตอบสนองต่อสัญญาณอินเตอร์รัพต์ โดยทำการเอ็กซ์คิวต์คำสั่ง RST 0038 โดยอัตโนมัติ นั่นคือ ถ้าซีพียูอยู่ในโหมดนี้และมีการอินเตอร์รัพต์เกิดขึ้น ซีพียูจะกระโดดไปกระทำที่ตำแหน่ง 0038 โดยอัตโนมัติ

3. การอินเตอร์รัพต์โหมด 2 การอินเตอร์รัพต์แบบนี้จะได้รับการเซตโดยคำสั่ง IM2 ซึ่งมีรูปแบบดังนี้

ED

5E

การอินเตอร์รัพต์โหมดนี้จะเป็นแบบที่มีประสิทธิภาพสูงสุด เพราะจะทำให้ซีพียูสามารถกระโดดไปบริเวณส่วนใดของโปรแกรมก็ได้ การกระทำในกรณีนี้จะใช้วิธีการเรียกแอดเดรสโดยทางอ้อมไปยังหน่วยความจำที่ใด ๆ โดยใช้ข้อมูลขนาด 8 บิตที่ได้มาจากเพอร์เฟอรัล ซึ่งจะเป็นส่วนของบิตที่เป็นนัยสำคัญค่ารวมกับรีจิสเตอร์ ที่เป็นบิตที่มีนัยสำคัญสูง โดยความจริงแล้วบิตนัยสำคัญค่าสุดคือ A₀ จะต้องเป็น 0 และจากการรวมของรีจิสเตอร์ กับ 7 บิต รวมบิต 0 ที่มีค่าเป็น 0 จะชี้ไปยังแอดเดรสหนึ่งในหน่วยความจำ แล้วนำเอาค่าในหน่วยความจำนั้น 2 ไบต์มาเรียงกันเป็นแอดเดรสของการกระโดดไปทำงาน

สรุปคำสั่งของ Z80 ที่เกี่ยวข้อง

MNEMONIC	OP CODE	COMMENT	FLAGS					M	T	
			S	Z	H	PV	N			C
INIR	FDB2	Input data from input port pointed to by C into memory pointed to by HL. Decrement B. Increment HL. Repeat B=0	X	1	X	X	1	X	5 (if B ≠ 0) 4 (if B = 0)	12 16
JP HL)	E9	Jump to the address pointed to by HL	1	4
JP IX)	DDE9	Jump to the address pointed to by IX	2	8
JP IY)	FDE9	Jump to the address pointed to by IY	2	8
JP C,nn	DAun	If C=0, disregard instruction. If C=1, jump to address pointed to by bytes 3 and 2	3	10
JP M,nn	FAnn	If sign flag=0, disregard instruction. If sign flag=1, jump to address pointed to by bytes 3 and 2	3	10
JP NC,nn	D2nn	If carry flag=1, disregard instruction. If carry flag=0, jump to address pointed to by bytes 3 and 2	3	10
JP nn	C3nn	Unconditional jump to address pointed to by bytes 3 and 2	3	10
JP NZ,nn	C2nn	If zero flag=1 disregard instruction. If zero flag=0, jump to address pointed to bytes 3 and 2	3	10
JP P,nn	F2nn	If sign flag=1, disregard instruction. If sign flag=0, jump to address pointed to by bytes 3 and 2	3	10
JP PE,nn	EAnn	If parity flag=0, disregard instruction. If parity flag=1, jump to address pointed to by bytes 3 and 2	3	10
JP PO,nn	E2nn	If parity flag=1, disregard instruction. If parity flag=0, jump to address pointed to by bytes 3 and 2	3	10
JP Z,nn	CAnn	If zero flag=0, then disregard instruction. If zero flag=1, then jump to address pointed to by bytes 3 and 2	3	10
JR C,e	38e	If carry flag=0, disregard instruction. If carry flag=1, jump to PC+e	2 (if C=0), 3 (if C=1)	7 12
JR e	18e	Unconditional relative jump to PC + e	3	12
JR NC,e	30e	If carry flag=1, disregard jump. If C=0, jump to PC+e	2 (if C=1), 3 (if C=0),	7 12
JR NZ,e	20e	If Z=1, disregard instructions. If Z=0, jump to PC+e	2 (if Z=1), 3 (if Z=0)	7 12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MNEMONIC	OP CODE	COMMENT	FLAGS						M CYCLES	T STATES
			S	Z	H	PV	N	C		
LD (IY + d),D	FD72d	Load contents of register D into memory pointed to by IY + d	5	19
LD (IY + d),E	FD73d	Load contents of register E into memory pointed to by IY + d	5	19
LD (IY + d),H	FD74d	Load contents of register H into memory pointed to by IY + d	5	19
LD (IY + d),L	FD75d	Load contents of register L into memory pointed to by IY + d	5	19
LD (IY + d),n	FD36dn	Load data in byte 4 into memory pointed to by IY + d	5	19
LD (nn),A	32nn	Load contents of A into memory pointed to by bytes 3 and 2	4	13
LD (nn),BC	ED43nn	Load contents of C into memory pointed to by bytes 4 and 3. Load B into the following address	6	20
LD (nn),DE	ED53nn	Load contents of E into memory pointed to by bytes 4 and 3. Load D into following address	6	20
LD (nn),HL	22nn	Load L into memory pointed to by bytes 3 and 2. Load H into the next higher address	5	16
LD (nn),IX	DD22nn	Load the LOW byte of the IX register into memory pointed to by bytes 4 and 3. Load the HIGH byte of IX into the next higher address	6	20
LD (nn),IY	FD22nn	Load the LOW byte of the IY register into memory pointed to by bytes 4 and 3. Load the HIGH byte of IY into the next higher address	6	20
LD (nn),SP	ED73nn	Load the LOW byte of the stack pointer into the address pointed to by bytes 4 and 3. Load the HIGH byte of SP into the next higher address	6	20
LD A,(BC)	0A	Load contents of memory pointed to by BC into the accumulator	2	7
LD A,(DE)	1A	Load contents of memory pointed to by DE into the accumulator	2	7
LD A,(HL)	7E	Load contents of memory pointed to by HL into the accumulator	2	7
LD A,(IX + d)	DD7Fd	Load contents of memory pointed to by IX + d into the accumulator	5	19
LD A,(IY + d)	FD7Fd	Load contents of memory pointed to by IY + d into the accumulator	5	19
LD A,(nn)	3Ann	Load contents of memory pointed to by bytes 3 and 2 into the accumulator	4	13
LD A,A	7F	Load contents of accumulator into the accumulator	1	4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MNEMONIC	OP CODE	COMMENT	FLAGS						M	T
			S	Z	H	P/V	N	C		
LD D,(IX+d)	DD56d	Load contents of memory pointed to by IX+d into D	5	19
LD D,(IY+d)	FD56d	Load contents of memory pointed to by IY+d into D	5	19
LD D,A	57	Load contents of accumulator into D	1	4
LD D,B	50	Load contents of register B into D	1	4
LD D,C	51	Load contents of register C into D	1	4
LD D,D	52	Load contents of register D into D	1	4
LD D,E	53	Load contents of register E into D	1	4
LD D,H	54	Load contents of register H into D	1	4
LD D,L	55	Load contents of register L into D	1	4
LD D,n	16n	Load data in byte 2 into D	2	7
LD DE,(nn)	ED5Bnn	Load contents of memory pointed to by bytes 4 and 3 into E. Load the next byte in memory into D	6	20
LD DE,nn	11nn	Load data in byte 2 into register E. Load data in byte 3 into D	3	10
LD E,(HL)	5E	Load contents of memory pointed to by HL into E	2	7
LD E,(IX+d)	DD5Ed	Load contents of memory pointed to by IX+d into E	5	19
LD E,(IY+d)	FD5Ed	Load contents of memory pointed to by IY+d into E	5	19
LD E,A	5F	Load contents of accumulator into E	1	4
LD E,B	58	Load contents of register B into E	1	4
LD E,C	59	Load contents of register C into E	1	4
LD E,D	5A	Load contents of register D into E	1	4
LD E,E	5B	Load contents of register E into E	1	4
LD E,H	5C	Load contents of register H into E	1	4
LD E,L	5D	Load contents of register L into E	1	4
LD E,n	1En	Load data in byte 2 into E	2	7
LD H,(HL)	66	Load contents of memory pointed to by HL into H	2	7
LD H,(IX+d)	DD66d	Load contents of memory pointed to IX+d into H	5	19
LD H,(IY+d)	FD66d	Load contents of memory pointed to IY+d into H	5	19
LD H,A	67	Load contents of accumulator into H	1	4
LD H,B	60	Load contents of register B into H	1	4
LD H,C	61	Load contents of register C into H	1	4
LD H,D	62	Load contents of register D into H	1	4
LD H,E	63	Load contents of register E into H	1	4
LD H,H	64	Load contents of register H into H	1	4
LD H,L	65	Load contents of register L into H	1	4
LD H,n	26n	Load data in byte 2 into H	2	7
LD HL,(nn)	2Ann	Load contents of memory pointed to by bytes 3 and 2 into L. Load the following byte into H	5	16

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MNEMONIC	OP CODE	COMMENT	FLAGS					M	T	
			S	Z	H	P/V	N			C
LD HL,nn	21nn	Load byte 2 into L and load byte 3 into H	3	10
LD I,A	ED47	Load accumulator into interrupt register	2	9
LD IX,(nn)	DD2Ann	Load contents of memory pointed to by bytes 4 and 3 into the LOW byte of IX. Load the following byte into the HIGH byte of IX	6	20
LD IX,nn	DD21nn	Load byte 3 into LOW byte of IX and byte 4 into the HIGH byte of IX	4	14
LD IY,(nn)	FD2Ann	Load contents of memory pointed to by bytes 4 and 3 into the LOW byte of IY. Load the following byte into the HIGH byte of IY	6	20
LD IY,nn	FD21nn	Load byte 3 into LOW byte of IY and byte 4 into the HIGH byte of IY	4	14
LD L,(HL)	6E	Load contents of memory pointed to by HL into L	2	7
LD L,(IX + d)	DD6Ed	Load contents of memory pointed to by IX + d into L	5	19
LD L,(IY + d)	FD6Ed	Load contents of memory pointed to by IY + d into L	5	19
LD L,A	6F	Load contents of accumulator into L	1	4
LD L,B	68	Load contents of register B into L	1	4
LD L,C	69	Load contents of register C into L	1	4
LD L,D	6A	Load contents of register D into L	1	4
LD L,E	6B	Load contents of register E into L	1	4
LD L,H	6C	Load contents of register H into L	1	4
LD L,L	6D	Load contents of register L into L	1	4
LD L,n	2En	Load data in byte 2 into L	1	4
LD R,A	ED4F	Load contents of accumulator into R	1	4
LD SP,(nn)	ED7Bnn	Load contents of memory pointed to by bytes 3 and 2 into the LOW byte of SP and the contents of the next location in memory into the HIGH byte of SP	6	20
LD SP,HL	F9	Load contents of HL into stack pointer	1	6
LD SP,IX	DDF9	Load contents of IX into stack pointer	2	10
LD SP,IY	FDf9	Load contents of IY into stack pointer	2	10
LD SP,nn	31nn	Load byte 2 into the LOW byte of the stack pointer and byte 3 into the HIGH byte	3	10
LDD	EDA8	Load contents of memory pointed to by HL into memory pointed to by DE. Decrement HL. Decrement BC. Decrement DE. P/V Flag = 0 if BC becomes 0 as a result of the decrement. Otherwise P/V = 1	.	.	0	↓	0	.	4	16

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MNEMONIC	OP CODE	COMMENT	FLAGS					M	T	
			S	Z	H	P/V	N			C
OUT (C),B	ED41	Output contents of register B to output port pointed to by C	3	12
OUT (C),C	ED49	Output contents of register C to output port pointed to by C	3	12
OUT (C),D	ED51	Output contents of register D to output port pointed to by C	3	12
OUT (C),E	ED59	Output contents of register E to output port pointed to by C	3	12
OUT (C),H	ED61	Output contents of register H to output port pointed to by C	3	12
OUT (C),L	ED69	Output contents of register L to output port pointed to by C	3	12
OUT (n),A	D3n	Output contents of accumulator to output port pointed to by byte 2	3	11
OUTD	EDAB	Output contents of memory pointed to by HL to the output port pointed to by register C. Decrement B. Decrement HL. If the result of B-1 is zero, then Z = 1. Otherwise Z = 0	X	↓	X	X	↓	X	4	16
OUTI	EDA3	Output contents of memory pointed to by HL to the output port pointed to by register C. Decrement B. Increment HL. If the result of B-1 is zero, then Z = 1. Otherwise Z = 0	X	↓	X	X	↑	X	4	16
POP AF	F1	Load contents of memory pointed to by SP into F and contents of memory pointed to by SP + 1 into accumulator	3	10
POP BC	C1	Load contents of memory pointed to by stack pointer into C and contents of memory pointed to by SP + 1 into B	3	10
POP DE	D1	Load contents of memory pointed to by SP into E and contents of memory pointed to by SP + 1 into D	3	10
POP HL	E1	Load contents of memory pointed to by SP into L and contents of memory pointed to by SP + 1 into H	3	10
POP IX	DDE1	Load contents of memory pointed to by stack pointer into LOW byte of IX and contents of memory pointed to by SP + 1 into HIGH byte of IX	4	14
POP IY	FDE1	Load contents of memory pointed to by stack pointer into LOW byte of IY and contents of memory pointed to by SP + 1 into HIGH byte of IY	4	14
PUSH AF	F5	Load contents of accumulator into memory pointed to by SP - 1 and flags register into memory pointed to by SP - 2	3	11

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีหารนำไปใช้

MNEMONIC	OP CODE	COMMENT	FLAGS					M CYCLES	T STATES
			S	Z	H	P/V	N		
PUSH BC	C5	Load B into memory pointed to by SP-1 and C into memory pointed to by SP-2	3	11
PUSH DE	D5	Load contents of D into memory pointed to by SP-1 and contents of E into memory pointed to by SP-2	3	11
PUSH HL	E5	Load contents of H into address pointed to by SP-1 and load L into address pointed to by SP-2	3	11
PUSH IX	DDE5	Load contents of HIGH byte of IX into memory pointed to by SP-1 and contents of LOW byte into memory pointed to by SP-2	4	15
PUSH IY	FDE5	Load contents of HIGH byte of IY into memory pointed to by SP-1 and contents of LOW byte into memory pointed to by SP-2	4	15
RES 0,(HL)	CB86	Reset bit zero in memory pointed to by HL to 0	4	15
RES 0,(IX+d)	DDCBd86	Reset bit zero in memory pointed to by IX+d to 0	6	23
RES 0,(IY+d)	FDCBd86	Reset first bit in memory pointed to by IY+d to 0	6	23
RES 0,A	CB87	Reset bit zero of accumulator to 0	2	8
RES 0,B	CB80	Reset bit zero of B register to 0	2	8
RES 0,C	CB81	Reset bit zero of C register to 0	2	8
RES 0,D	CB82	Reset bit zero of D register to 0	2	8
RES 0,E	CB83	Reset bit zero of E register to 0	2	8
RES 0,H	CB84	Reset bit zero of H register to 0	2	8
RES 0,L	CB85	Reset bit zero of L register to 0	2	8
RES 1,(HL)	CB8F	Reset bit 1 in memory pointed to by HL to 0	4	15
RES 1,(IX+d)	DDCBd8E	Reset bit 1 in memory pointed to by IX+d to 0	6	23
RES 1,(IY+d)	FDCBd8E	Reset bit 1 in memory pointed to by IY+d to 0	6	23
RES 1,A	CB8F	Reset bit 1 in accumulator to 0	2	8
RES 1,B	CB88	Reset bit 1 in B register to 0	2	8
RES 1,C	CB89	Reset bit 1 in C register to 0	2	8
RES 1,D	CB8A	Reset bit 1 in D register to 0	2	8
RES 1,E	CB8B	Reset bit 1 in E register to 0	2	8
RES 1,H	CB8C	Reset bit 1 in H register to 0	2	8
RES 1,L	CB8D	Reset bit 1 in L register to 0	2	8
RES 2,(HL)	CB96	Reset bit 2 in memory pointed to by HL to 0	4	15
RES 2,(IX+d)	DDCBd96	Reset bit 2 in memory pointed to by IX+d to 0	6	23
RES 2,(IY+d)	FDCBd96	Reset bit 2 in memory pointed to by IY+d to 0	6	23

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

1. ดร.สมบูรณ์ จงชัยกิจ, รศ.กฤษคำ วิชาวีรานนท์, และ เสกสิทธิ์ วัฒนชาติ, "In-Circuit Emulator for Z-80 Microprocessor," นิตยสารวิชาการทางวิศวกรรม ครั้งที่ 9 คณะวิศวกรรมศาสตร์ จุฬาลงกรณ์มหาวิทยาลัย, หน้า 97-99, 2533.
2. Lewis C. Eggebrecht, "Interfacing to the IBM Personal Computer", Howard W. Sams & Co., Inc., 1983.
3. "International Bussiness Machines Corporation, Technical Reference", IBM Corporation, 1983.
4. "คู่มือเพียบเบอร์ไอซี TTL," ซีเอ็ดยูเคชั่น, พิมพ์ครั้งที่ 6, พ.ศ. 2531.
5. "ICEPET User's Guide," Microtime Computer Inc., June 1986.
6. James Bignnell and Robert Donovan, "Z80 Microprocessor Technology Hardware, Software and Interfacing", Delmar Publishers Inc., 1986.
7. "Intel Microcontroller Handbook", INTDK CORPORATION, 1985.
8. "IC TTL, Databook", Science, Engineering & Education Co., Ltd.
9. รศ. ยืน ภู่วรรณ, "ทฤษฎีและการประยุกต์ ไมโครโปรเซสเซอร์ Z80", บริษัท ซีเอ็ดยูเคชั่น จำกัด, พ.ศ. 2532.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ในการทาบริณานิพนธ์นี้ ผู้จัดทำได้รับความเอื้อเฟื้อจาก อาจารย์ มนัส สังวรศิลป์
อาจารย์ สุรพันธ์ เอื้ออำนวย รุ่งที่ รุ่งน้อง และเพื่อน ๆ ทุกคน ในการจัดหาอุปกรณ์ เครื่องมือ
แหล่งข้อมูล สถานที่ คำนะแนะ วิชาปรึกษา และช่วยอำนวยความสะดวกต่าง ๆ ตลอดจนกำลัง
ใจในระหว่างการทาบริณานิพนธ์นี้จนสำเร็จลุล่วงด้วยดี

คณะผู้จัดทำขอขอบคุณทุกท่านมาก ณ ที่นี้ด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้