



REAL TIME CONTROLLER



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
ภาควิชาเทคโนโลยีอุตสาหกรรม  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2534

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

008472

หัวข้อปริญญานิพนธ์

REAL TIME CONTROLLER

โดย

นาย สมคิด ธรรมานิมิตกุล

นาย สังคม รูปแก้ว

ภาควิชา

เทคนิคอุตสาหกรรม

อาจารย์ที่ปรึกษา

อาจารย์ อรรถสิทธิ์ หล้าสกุล

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหาร ลาดกระบัง  
อนุมัติให้นับปริญญานิพนธ์ ฉบับนี้เป็นส่วนหนึ่งของ การศึกษาตามหลักสูตรปริญญา  
อุตสาหกรรมศาสตร์

คณะกรรมการสอบปริญญานิพนธ์

.....อาจารย์ที่ปรึกษา

(.....)

..... กรรมการ

(.....)

..... กรรมการ

(.....)

..... กรรมการ

(.....)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## REAL TIME CONTROLLER

นาย สมคิด หรรษานิมิตกุล

นาย สังคม รูปแก้ว

อาจารย์ อรรถสิทธิ์ หล้าสกุล อาจารย์ที่ปรึกษา  
ปีการศึกษา 2534

### บทคัดย่อ

ปฏิญานินพนธ์ฉบับนี้เป็นเครื่องควบคุมอุปกรณ์ไฟฟ้า โดยการนำเอาไมโครโปรเซสเซอร์ กับไอซี Real time clock มาทำการควบคุมอุปกรณ์ไฟฟ้าต่างๆ เครื่องควบคุมอุปกรณ์ไฟฟ้าเครื่องนี้สามารถควบคุมได้ 8 Channel การโปรแกรมของแต่ละ Channel จะมี Function ของการทำงานให้เลือกถึง 4 Function โดยในแต่ละ Channel จะมีการทำงานของโปรแกรมเป็นอิสระต่อกัน การทำงานของโปรแกรมควบคุมยังสามารถกำหนดกระแสของโหลดได้ด้วย Soft wear ซึ่งจะเป็ประโยชน์อย่างมากในการป้องกันอันตรายที่อาจจะเกิดขึ้นได้ และถ้ามีข้อผิดพลาดเกิดขึ้นโปรแกรมควบคุมก็สามารถบอกข้อผิดพลาดที่เกิดขึ้นได้ ความละเอียดของโปรแกรมควบคุมมีความละเอียดถึงระดับวินาที การแสดงการทำงานของเครื่องจะแสดงโหมตการทำงาน, เวลาของเครื่อง, สภาวะของโหลด และข้อผิดพลาดต่างๆ ที่เกิดขึ้นทางจอ LCD ขนาด 40 ตัวอักษร ทำให้ง่ายต่อการใช้งาน ซึ่งทั้งหมดนี้ถูกรวบรวมในปฏิญานินพนธ์ฉบับนี้

## REAL TIME CONTROLLER

SOMKID HUNSANIMITKUL

SANGKOM ROOPKAEW

MR. ATTASIT LASAKUL

( ADVISOR ) '1991

### ABSTRACT

This thesis is device control electric equipment by Microprocessor with real time clock to control electric device can control output 8 channel. Program of channel will have function operate give selected 4 function. Reach channel will have operation of program free-dom . Program can control limit current circuit by software . It is usely a lot of safety system electric.

Program can set time in 1 second minimum. Working of circuit is control by software which control all circuit and have screen LCD type. Detail of circuit and software arein this thesis.

## สารบัญ

บทที่ 1	บทนำ	1
	- วัตถุประสงค์	
	- ขอบเขตการทำงาน	
	- การประยุกต์ใช้งาน	
	- โครงสร้าง FUNCTION	
	- โครงสร้าง MODE ใน MANUAL	
บทที่ 2	ส่วนควบคุมการทำงาน	4
	- CPU ที่ใช้ควบคุมระบบ	
	- การใช้งาน MM58167 RTC	
	- จอแสดงผล LCD	
บทที่ 3	โครงสร้างเครื่องควบคุม	30
	- Block Diagram of System	
	- วงจร KEY BOARD	
	- วงจร DRIVE	
	- วงจร CPU BOARD	
บทที่ 4	โครงสร้าง PROGRAM	34
	- Flow Chart	
	- วิธีการใช้งานเครื่อง	
บทที่ 5	สรุป	42

กิตติกรรมประกาศ

หนังสืออ้างอิง

ภาคผนวก

- Soft Ware

- Data Sheet

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1บทนำจุดประสงค์

1. พัฒนาเครื่องที่มีอยู่ในท้องตลาดให้มีความสามารถในการทำงานสูงขึ้น
2. ใช้ควบคุมเครื่องใช้ไฟฟ้าต่างๆ เพื่อเป็นการประหยัดพลังงาน
3. สามารถนำไปประยุกต์ใช้ในงานด้านอื่นๆได้

ขอบเขตการทำงาน

1. ต่อ load ได้ 8 channel ✓
2. โปรแกรมในแต่ละ channel ละเอียด 100 โปรแกรมและเป็นอิสระต่อกัน
3. ในการใช้งานได้จาก REAL TIME CLOCK แม้ว่าไฟ mainดับนาฬิกา  
ยังเดินต่อได้
4. ควบคุมกระแสของ load ได้ให้ load ทำงานอยู่ในช่วงกระแสที่กำหนด  
ตั้งไว้
5. ตรวจสอบได้ว่า load ที่เครื่องตั้ง ON แล้วทำงานหรือไม่ได้
6. สามารถทำการ ON/OFF load ได้โดยตรง
7. สามารถทำการโปรแกรม เครื่องได้จากเครื่อง IBM PC ทำให้ง่ายต่อ  
การโปรแกรมเครื่องหลาย ๆ โปรแกรม
8. มี FUNCTION ของโปรแกรมมีทั้งหมด 4 FUNCTION ดังนี้

FUNCTION 1 ทำงานเหมือนกันทุกวัน

FUNCTION 2 ทำงานเหมือนกันทุกสัปดาห์

FUNCTION 3 ทำงานเหมือนกันทุกเดือน

FUNCTION 4 ทำงานเหมือนกันทุกปี

## FEATURES

1. ใช้อุปกรณ์ไฟฟ้าที่ใช้ไฟ 220 V<sub>ac</sub>
2. จอแสดงผลเป็นจอ LCD สามารถแสดงผลได้ 2 บรรทัดละ 20 ตัว  
อักษรทำให้ดูง่ายโดยจะแสดง วัน-เดือน-ปี และเวลาที่กับสถานะของ load  
ว่า load อยู่ในสถานะใด
3. คีย์บอร์ดขนาด 24 คีย์ใช้งานง่ายและมีหลาย FUNCTION
4. สามารถทำงานแก้ไขโปรแกรมที่มีอยู่ได้ และทำการลบออกได้
5. มีระบบ back up data ของโปรแกรมในขณะที่เกิดไฟดับทำให้โปรแกรมอยู่
6. สามารถควบคุมอุปกรณ์ได้โดยตรงจากคีย์บอร์ด

## การประยุกต์ใช้งาน

1. ใช้ควบคุมกระบวนการผลิต โดยการตั้งเวลาการทำงานของเครื่องจักรให้  
มีการคำนวณอย่างต่อเนื่อง หรือตามลำดับทำให้ง่ายต่อการควบคุม
2. ใช้ตั้งเวลาล่วงสำหรับอุปกรณ์บางอย่าง เช่น เครื่องจักรที่ต้องการอุ่น  
เครื่องก่อนการทำงาน
3. สำหรับการประหยัดพลังงาน โดยการปิดอุปกรณ์ในเวลาที่ไม่ได้ใช้งาน  
เช่น เครื่องทำความเย็น เครื่องจักรที่สั่งไฟได้ใช้งาน
4. ควบคุมอุปกรณ์ที่ต้องเปิดปิดตามเวลา เช่น การเปิดปั๊มน้ำรดต้นไม้การ  
เปลี่ยนน้ำในบ่อปลา เครื่องให้ออกซิเจนในบ่อปลาและบ่อกุ้ง
5. ใช้สำหรับการเปิดอุปกรณ์ในเวลากลางคืน และปิดเองในตอนเช้า เช่น  
การเปิดไฟป้ายโฆษณา การเปิดไฟหน้าประตูบ้าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### โครงสร้างของ FUNCTION PROGRAM

- FUNCTION 1 เป็นฟังก์ชันที่ให้โปรแกรมทำงานทุกวันเหมือนกัน โดยโปรแกรม จะทำการตรวจสอบเฉพาะ ชั่วโมง นาทีและวินาทีเท่านั้น
- FUNCTION 2 เป็นฟังก์ชันที่ทำงานในรอบ 1 อาทิตย์ โดยสามารถที่จะกำหนด วันหยุดในสัปดาห์ได้ โปรแกรมจะทำการตรวจสอบเหมือนใน FUNCTION 1 แต่จะเพิ่มการตรวจวันในรอบสัปดาห์ด้วย
- FUNCTION 3 เป็นฟังก์ชันที่ทำงานในรอบ 1 เดือน โดยสามารถที่จะกำหนด วันหยุดในรอบเดือนได้ โปรแกรมจะทำการตรวจสอบเหมือนใน FUNCTION 1 แต่จะเพิ่มการตรวจวันที่ในรอบเดือนด้วย
- FUNCTION 4 เป็นฟังก์ชันที่ทำงานในรอบ 1 ปี โดยสามารถที่จะกำหนดวันหยุด ในรอบปีได้ โปรแกรมจะทำการตรวจสอบเหมือนใน FUNCTION 1 แต่จะเพิ่มการตรวจวันที่และเดือนในรอบปีด้วย


### โครงสร้างของ MODE ใน MANUAL

- MODE 1 ทำการเปิด/ปิด load โดยตรง เมื่อถึงเวลาที่โปรแกรมตั้งเอาไว้ load ก็ทำงานตามโปรแกรมนั้นทันที
- MODE 2 ทำการเปิด/ปิด load โดยตรง โดยไม่คำนึงถึงโปรแกรม

**บทที่ 2**

**ส่วนควบคุมการทำงานของระบบ**

โครงสร้างของซีพียู z-80 พัฒนามาจาก 8080 แต่มีรายละเอียดแตกต่างเพิ่มเติมอีกหลายประการด้วยกัน บล็อกไดอะแกรมรูปที่ 2.1 แสดงให้เห็นโครงสร้างของซีพียู z-80 ที่บรรจุลงในแอลเอสไอขนาด 40 ขา



รูปที่ 2.1  
บล็อกไดอะแกรมซีพียู Z-80

โครงสร้างภายในของ z-80 ซีพียูประกอบด้วยรีจิสเตอร์ภายในที่สามารถเขียนและอ่านได้ถึง 208 บิต โดยแยกเป็นกลุ่มของรีจิสเตอร์ขนาด 8 บิต 18 รีจิสเตอร์ และรีจิสเตอร์ขนาด 16 บิตอีก 4 รีจิสเตอร์ โดยมีชุดรีจิสเตอร์แสดงได้ดังรูปที่ 2.2

รีจิสเตอร์หลัก		รีจิสเตอร์สำรอง		} แยกคิวมูเลเตอร์ และแฟลก	} รีจิสเตอร์ใช้งานทั่วไป	รีจิสเตอร์ใช้งานเฉพาะ	
A	F	A'	F'			I	R
B	C	B'	C'			อินเคกรีจิสเตอร์ IX	
D	E	D'	E'			อินเคกรีจิสเตอร์ IY	
H	L	H'	L'			สแตคพอยน์เตอร์ SP	
				โปรแกรมเคาน์เตอร์ PC			

รูปที่ 2.2 แสดงรีจิสเตอร์ต่างๆที่มีอยู่ใน z-80

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## รีจิสเตอร์หลักที่ใช้งานทั่วไป

รีจิสเตอร์ในกลุ่มแรกคือ A, F, B, C, D, E, H, L เป็นรีจิสเตอร์ขนาด 8 บิต ที่ใช้งานทั่วไป โดยสามารถประกอบรวมเป็นคู่รีจิสเตอร์ได้ คือ AF, BC, DE และ HL โดยใช้งานในลักษณะของ รีจิสเตอร์ขนาด 16 บิต การกระทำภายในซีพียูอาจจะอาศัยเพียงรีจิสเตอร์เดียวหรือกระทำเป็นคู่ รีจิสเตอร์ได้โดยที่ A คือแอดเดรสของแอสเซมบลีเตอร์ F คือ แฟล็ก แฟล็กของ Z-80 จะมี 6 ตัวจึงใช้เพียง 6 บิต แต่ Z-80 อาศัยการเพิ่มบิตอีก 2 บิตและกลายเป็นรีจิสเตอร์ F ซึ่งสามารถได้รับการเซท รีเซทการกระทำตามคำสั่งทางคณิตศาสตร์ หรือลอจิกได้ และสามารถให้ F เหมือนรีจิสหนึ่ง ซึ่งเมื่อรวมกันกับ A แล้ว จะกลายเป็นรีจิสเตอร์ขนาด 16 บิตได้

## กลุ่มรีจิสเตอร์สำรอง

เป็นกลุ่มรีจิสเตอร์ที่สามารถเก็บข้อมูลได้ โดยเป็นตัวเก็บข้อมูลทีมาจากรีจิสเตอร์หลัก รีจิสเตอร์ชุดนี้จึงมีด้วยกัน 8 ตัว คือ A', F', B', C', D', E', H', L' รีจิสเตอร์เหล่านี้ใช้ในการเก็บ ข้อมูลชั่วคราว ในการที่ต้องการใช้รีจิสเตอร์หลักทำงานอย่างอื่นก่อน ดังนั้นรีจิสเตอร์เหล่านี้จึงไม่สามารถกระทำทางคณิตศาสตร์และลอจิกได้

## กลุ่มรีจิสเตอร์ที่ใช้งานเฉพาะอย่าง

โปรแกรมเคาน์เตอร์ (PC-Program counter) เป็นรีจิสเตอร์ขนาด 16 บิตที่เป็นตัวกำหนดตำแหน่งของโปรแกรมในขณะที่ทำการกระทำการเพทซ์ โดยขณะทำการเพทซ์ค่าอยู่ในโปรแกรมเคาน์เตอร์จะไปปรากฏอยู่ที่แอดเดรสบัสเพื่อชี้ไปยังตำแหน่งในหน่วยความจำให้ซีพียูอ่านคำสั่ง มาตีความหมาย ค่าที่อยู่ในโปรแกรมเคาน์เตอร์จะเพิ่มค่าขึ้นได้อย่างอัตโนมัติหลังการกระทำการเพทซ์ แต่ถ้าหากซีพียูกระทำคำสั่งให้ข้ามไปยังตำแหน่งอื่น ค่าแอดเดรสที่จะกระโดดข้ามนั้นจะ โทลด์เข้ามาในโปรแกรมเคาน์เตอร์ได้อย่างอัตโนมัติ

สแตคพอยน์เตอร์ (SP-Stack pointer) เป็นรีจิสเตอร์ที่มีขนาด 16 บิต ที่ใช้สำหรับชี้ไปยังแอดเดรสขึ้นบนสุดของสแตคที่อยู่ใน RAM โดยส่วนของสแตคมีลักษณะโครงสร้างเป็นหน่วยความจำแบบเก็บที่หลังเรียกออกได้ก่อน ข้อมูลในสแตคอาจได้รับการพุทหรือพอนมาจากข้อมูลรีจิสเตอร์ ภายในซีพียู ในที่นี้ยังเป็นส่วนช่วยในการกระทำอินเตอร์รัพท์ และการเรียกโปรแกรมย่อย กล่าวคือในการอินเตอร์รัพท์ค่าของโปรแกรมเคาน์เตอร์จะได้รับการเก็บรักษาไว้ในสแตค ครั้นเมื่อโปรแกรมกลับจากอินเตอร์รัพท์ไปกระทำยังโปรแกรมหลักก็จะนำค่าสแตคกลับเข้ามายังโปรแกรมเคาน์เตอร์ใหม่

ในการทำงานเดียวกัน การกระโดดไปทำยังโปรแกรมย่อยก็เช่นเดียวกัน ดังนั้นการกระทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปของอินเตอร์รัพท์หรือโปรแกรมย่อย สามารถซ้อนกันได้ไม่มีที่สิ้นสุด

อินเดรีเจสเรจิสเตอร์ (IX, IY-index register) ซีพียู Z-80 มีอินเดรีเจสเรจิสเตอร์ขนาด 16 บิต 2 ตัว แต่ละตัวทำหน้าที่เป็นตัวเลขแอดเดรสฐาน (base address) เพื่อทำหน้าที่อ้างแอดเดรสแบบอินเดคแอดเดรสซิง (index addressing) ในโหมดนี้จะรวมกับข้อมูลที่ติดมากับคำสั่งอีก 8 บิต เพื่อเป็นตัวเลขกำหนดแอดเดรสให้กับคำสั่งข้อมูลที่ติดมากับคำสั่งนี้ เราเรียกว่า ดิสเพลซเมนต์ (displacement) ซึ่งจะเก็บในรูปของตัวเลข 2's คอมพลีเมนต์

อินเดรีรัพท์เพจแอดเดรสเรจิสเตอร์ (I-Interrupt page address register) การอินเดรีรัพท์ของ Z-80 มีหลายโหมด และโหมดหนึ่งที่ทำให้การอินเดรีรัพท์มีประสิทธิภาพสูง กล่าวคือมันสามารถอ้างแอดเดรสโดยทางอ้อมไปกระทำโปรแกรมในที่เกิดก็ได้ในหน่วยความจำ โดยอาศัยค่าในเรจิสเตอร์ I รวมกับค่าที่ส่งมากับบิตเพอร์เฟอริเฟอริลอีก 8 บิตซึ่งไปยังหน่วยความจำ เพื่อนำค่านั้นมาไหลลงเข้าไปในโปรแกรมเคาเตอร์เพื่อกระทำต่อไปด้วยวิธีการนี้จึงสามารถกระโดดเข้าไปทำที่ส่วนใดก็ได้ในหน่วยความจำ


เรจิสเตอร์รีเฟสหน่วยความจำ (R-memory refresh register) การต่อซีพียูกับหน่วยความจำนั้นโดยปกติจะต่อกับหน่วยความจำชนิดเสตติคได้โดยง่าย อย่างไรก็ตาม *ชนิดไดนามิคที่ต้องมีการรีเฟรชมีราคาสูงกว่า มีความหนาแน่นสูงกว่า* Z-80 ให้ข้อดีกว่าประการหนึ่งคือมันสามารถให้การรีเฟชหน่วยความจำได้อย่างอัตโนมัติ โดยค่าใน R เรจิสเตอร์จะเพิ่มขึ้นอีก 1 ทุกครั้งที่มีการกระทำการเพชคำสั่ง และจะส่งออกไปยังแอดเดรสบัสในส่วนบิตที่มีนัยสำคัญต่ำกว่า จึงหะของการส่งนี้จะเป็นจึงหะเดียวกับที่ซีพียูส่งสัญญาณรีเฟชออกมา เราสามารถกำหนดค่าให้กับเรจิสเตอร์ R ได้ แต่ค่าในเรจิสเตอร์นี้จะเรียกมาใช้ทางคำสั่งโดยตรงไม่ได้

แอดคิวมูลเอเตอร์ (accumulator) และแฟล็ก (flag) เป็นเรจิสเตอร์ที่ใช้เป็นหลักในการเป็นตัวโอเปอร์แรนด์สำหรับกระทำทางคณิตศาสตร์และลอจิก จะมีเพียง 8 บิตเรียกว่า *แอดคิวมูลเอเตอร์ (accumulator)* การกระทำในส่วนของหน่วยคณิตศาสตร์และลอจิกย่อมเกิดเงื่อนไชได้หลายอย่างที่จะต้องแสดงสถานะภาพของเงื่อนไชเหล่านั้น เช่นเงื่อนไชผลลัพธ์เป็นศูนย์ ผลลัพธ์เป็นบวกหรือลบมีตัวทศหรือมีตัวขอมิในการกระทำทางคณิตศาสตร์ แสดงเงื่อนไชพาธิคคู่หรือคี่ ฯลฯ สิ่งเหล่านี้จะให้ผลลัพธ์แสดงสถานะได้ด้วยแฟล็ก (flag) แฟล็กเป็นเรจิสเตอร์ขนาด 8 บิต ซึ่งสามารถรวมกับแอดคิวมูลเอเตอร์เป็นเรจิสเตอร์ขนาด 16 บิตได้ เราสามารถใช้คำสั่งในการเคลื่อนย้ายข้อมูลจากแอดคิวมูลเอเตอร์ A และแฟล็ก F ไปเก็บไว้ใน A' และ F' ได้เพื่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทำให้การทำงานของ A และ F มีประสิทธิภาพดียิ่งขึ้น

หน่วยคำนวณทางคณิตศาสตร์และลอจิก (ALU-arithmetic and logic unit) การประมวลผลที่สำคัญของซีพียูของคอมพิวเตอร์ยังขึ้นอยู่กับหน่วยคำนวณทางคณิตศาสตร์และลอจิก (ALU) ซึ่งจะนำข้อมูลที่อาจมาจากภายนอกซีพียูหรือภายในซีพียูก็ได้มาประมวลผล การประมวลผลที่สำคัญจะประกอบด้วย




รูปที่ 2.3

แสดงการทำงานของ ALU ภายใน

รีจิสเตอร์คำสั่งและส่วนควบคุม (Instruction register and control) ในการกระทำการเพชซีพียูจะอ่านคำสั่งจากหน่วยความจำที่เป็นส่วนของโปรแกรม โดยรอคำสั่งนั้นมาเก็บไว้ใน IR เพื่อทำการถอดรหัสคำสั่งและส่งสัญญาณควบคุมการทำงานภายในซีพียู หรือควบคุมการทำงานของระบบ สัญญาณควบคุมเหล่านี้จะออกมาในจังหวะต่าง ๆ กัน เพื่อใช้ควบคุมในการทำงานต่อไป

การจัดหาของ Z-80

Z-80 ซีพียูเป็นไอซีไมโครโปรเซสเซอร์ที่มีขาเพียง 20 ขา โดยหลักการแล้ว Z-80 เป็นซีพียูได้โดยสมบูรณ์กล่าวคือไม่ต้องประกอบกับอุปกรณ์ประกอบอื่นที่จะแยกการทำงานเพื่อจะรวมเป็นซีพียู ส่วนของสัญญาณจะประกอบด้วยบัสแอดเดรส บัสข้อมูลและสัญญาณควบคุม การจัดวางขาแสดงได้ดังรูปที่ 2.4



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายละเอียดของธาตต่างๆแสดงได้ดังนี้

**A0-A15 บัสแอดเดรส** สัญญาณที่ออกมาจากขาไอซีเหล่านี้จะให้แอดดีฟิชั่น high โดยขาเหล่านี้เป็นเอาต์พุตแบบไตรสเตท บัสแอดเดรสมีด้วยกันทั้งหมด 16 สายเพื่อให้ชิพติดต่อกับหน่วยความจำได้มากถึง  $2(16) = 64k$  ไบต์ นอกจากนี้ส่วนของแอดเดรสยังเป็นตัวกำหนดเบอร์พอร์ทของอุปกรณ์ อินพุต-เอาต์พุต โดยขณะที่ชิพอยู่กระทำคำสั่งเกี่ยวกับอินพุตหรือเอาต์พุตค่าของแอดเดรสบัสใน 8 บิตล่าง (A0-A7) จะแสดงค่าเบอร์พอร์ท ดังนั้นเราจึงมีอุปกรณ์อินพุตหรือเอาต์พุตได้ทั้งหมด  $2(8) = 256$  พอร์ท ในขณะที่ช่วงเวลาที่ชิพเมื่อสัญญาณปรากฏขึ้นที่ขา รีเฟช (refh) ค่าในแอดเดรสบัส A0-A7 จะแสดงค่าแอดเดรสของหน่วยความจำที่จะได้รับการรีเฟช

**D0-D7 บัสข้อมูล (data bus)** เป็นลักษณะของบัสแบบ 2ทิศทาง Z-80 ชิพมีบัสข้อมูล 8 เส้น บัสข้อมูลเป็นเส้นทางผ่านของข้อมูลระหว่างชิพกับหน่วยความจำ ชิพกับอุปกรณ์อินพุต-เอาต์พุต หรือการติดต่อระหว่างอุปกรณ์อินพุต-เอาต์พุตกับหน่วยความจำ

**M1 Machine cycle one** มีลักษณะเป็นแอดดีฟิชั่นที่ลอจิก "0" M1 บอกให้ทราบว่าชิพกำลังอยู่ในสภาวะเฟส ในขณะที่ชิพเฟสคำสั่งที่มีออฟโค้ดสองไบต์ส่วนของ M1 จะสร้างขึ้นแอดดีฟิชั่นในแต่ละไบต์ ลักษณะของคำสั่งที่มีออฟโค้ดสองไบต์จะขึ้นต้นด้วย นอกจากนี้ M1 ยังสร้างสัญญาณร่วมกับ IORQ เพื่อบอกสถานะการตอบรับการอินเตอร์รัทท์

**MREQ Memory request** เป็นลักษณะไตรสเตท ให้ลอจิกแอดดีฟิชั่น "0" เป็นสายสัญญาณที่บอกให้ทราบว่าชิพต้องการเขียนหรืออ่านหน่วยความจำตามแอดเดรสที่ปรากฏอยู่ในแอดเดรสบัส

**IORQ Input output request** เป็นเอาต์พุตลักษณะไตรสเตท ให้ลอจิกแอดดีฟิชั่น "0" บอกให้ทราบว่าชิพต้องการติดต่อกับอุปกรณ์อินพุต-เอาต์พุต โดยแอดเดรสบัส 8 บิตล่างจะให้แสดงค่าเบอร์พอร์ท ส่วนบัสข้อมูลจะแสดงข้อมูลที่จะมีการส่งถ่ายระหว่างชิพกับ I/O นอกจากนี้ IORQ ถ้าเกิดขึ้นพร้อมกับสัญญาณ M1 บอกถึงสถานะที่ชิพกำลังตอบสนองผลการอินเตอร์รัทท์ โดยส่วนของบัสข้อมูลจะมีการส่งผ่านเข้ามาด้วยค่าของอินเตอร์รัทท์เวคเตอร์

**RD Memory read** เป็นเอาต์พุตที่ไตรสเตทและแอดดีฟิชั่นลอจิก "0" RD เป็นตัวบอกว่าขณะที่ชิพต้องการอ่านข้อมูลจากหน่วยความจำหรืออุปกรณ์ I/O

**WR Memory write** เป็นเอาต์พุตแบบไตรสเตทและแอดดีฟิชั่นลอจิก "0" WR เป็นสัญญาณบอกว่าชิพต้องการเขียนข้อมูลโดยเขียนในตำแหน่งที่แอดเดรสบัสกำหนด อาจเป็นหน่วยความจำหรืออุปกรณ์ I/O ก็ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



RFSH Refresh เป็นขาอินพุตแอสติฟลลจิก"0"RFSHบอกให้ทราบว่สัญญาณในแอดเรสบีต ในส่วน A0-A6 เป็นแอดเรสที่ใช้ในการรีเฟรชหน่วยความจำไดนามิกส์ ส่วนบิท A7 จะเป็น "0" ส่วนบิทA15-A8จะแสดงค่าของรีจิสเตอร์

HALT halt state เป็นเอาต์พุตที่แอสติฟลลจิก"0" สัญญาณHALTจะแสดงเมื่อซีพียูได้กระทำคำสั่งHALTและจะหยุดรอจนกว่าจะมีการอินเตอร์รัพท์หรือรีเซท ขณะที่อยู่ในช่วงHALTซีพียูจะเสมือนกำลังกระทำคำสั่ง NOP(no operation) เพื่อให้เกิดไซเคิลในการทำงาน เพื่อส่งสัญญาณไปกระทำการรีเฟรชหน่วยความจำชนิดไดนามิกส์

WAIT Wait เป็นขาอินพุตจะแอสติฟลลจิก"0"WAITเป็นตัวกำหนดแสดงเพื่อบอกซีพียูให้ซีพียูหยุดรอ ในกรณีที่อยู่บัพกรณ์ อินพุต-เอาต์พุต หรือหน่วยความจำไม่สามารถรับหรือส่งข้อมูลได้ทัน WAIT จะเป็นตัวทำให้ซีพียูซิงค์ได้พอดีกับบัพกรณ์ อินพุต-เอาต์พุต ที่ทำงานด้วยความเร็วช้าๆ

INT Interrupt request เป็นขาอินพุตแอสติฟลลจิก "0" INT เป็นสัญญาณที่สร้างขึ้นมาจากบัพกรณ์อินพุตเอาต์พุต เพื่อต้องการที่จะอินเตอร์รัพท์ซีพียู ซีพียูจะทำการตรวจสอบสัญญาณนี้ทุกๆครั้งที่จบการกระทำแต่ละคำสั่ง การตอบสนองของตัวการอินเตอร์รัพท์สามารถควบคุมได้ด้วยซอฟต์แวร์ ด้วยการเซตค่าอินเตอร์รัพท์ฟิลลลอบ(IFF)การตอบสนองอินเตอร์รัพท์จะเกิดขึ้นได้ยังต้องให้ BUSRQ ไม่แอสติฟ เมื่อซีพียูตอบสนองต่อการอินเตอร์รัพท์ ซีพียูจะสร้างสัญญาณควบด้วยการสร้างสัญญาณIORQระหว่างช่วงเวลา M1

NMI Nonmaskable interrupt เป็นขาอินพุตที่จะทริกบอกลซีพียูในขณะที่ขอบพัลซ์ขาลงการอินเตอร์รัพท์ด้วยวิธีนี้ซีพียูจะให้ความสำคัญสูงกว่า INT กล่าวคือมันจะตอบสนองและกระทำทันทีด้วยการเริ่มเอ็กซีคิวต์ คำสั่งในตำแหน่ง 066H โดยอัตโนมัติ การกระโดดไปกระทำในกรณีนี้ ซีพียูจะเก็บค่าโปรแกรมเคาเตอร์เดิมไว้ในสแตค เพื่อจะได้กลับมาทำงานเดิมเมื่อเสร็จสิ้นการอินเตอร์รัพท์ได้

RESET Reset เป็นขาอินพุตที่แอสติฟลลจิก"0"การรีเซทในกรณีนี้จะมีผลดังนี้

- 1. ค่าของPCจะมีค่าเป็น"0"
- 2. IFFจะได้รับการDisable *from M' M'*
- 3. รีจิสเตอร์Iจะมีค่า00H
- 4. รีจิสเตอร์Rจะมีค่า00H
- 5. จะมีการเซทอินเตอร์รัพท์มาอยู่ที่โหมค0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระหว่างการรีเซตสายแอดเดรสบัสและบัสข้อมูลจะได้รับการกระทำให้มีค่าอิมพีแดนซ์สูงเพื่อแยกออกจากซีพียู ส่วนสายสัญญาณควบคุมจะได้รับการทำให้เป็นสัญญาณที่ไม่แอกติฟ การรีเฟรชจะไม่เกิดขึ้น

BUSRQ Bus request เป็นขาอินพุตที่แอกติฟด้วยลอจิก "0" BUSRQ เป็นสัญญาณที่ส่งบอกกับซีพียูเพื่อต้องการให้ซีพียูควบคุมบัส กล่าวคือต้องการให้ซีพียูทำให้บัสแอดเดรสและบัสข้อมูลอยู่ในสถานะอิมพีแดนซ์สูง คือต้องการแยกซีพียูออกจากบัสนั่นเอง

BUSAK Bus acknowledge เป็นขาเอาต์พุตที่แอกติฟด้วยลอจิก "0" BUSAK เป็นสัญญาณตอบว่าซีพียูได้แยกตัวเองออกจากแอดเดรสบัสและบัสข้อมูลเรียบร้อยแล้ว

◆ Clock สัญญาณนาฬิกาที่จะป้อนเข้าระบบ

#### แฟลก

ใน Z-80 ซีพียูจะประกอบด้วยแฟลกจำนวน 6 แฟลก และมีบิตที่ไม่ได้แสดงเป็นแฟลกอีก 2 บิต รวมเป็น 8 บิตเพื่อประกอบเป็นรีจิสเตอร์ F ส่วนของแฟลกแต่ละบิตสามารถที่จะเซตหรือรีเซตตามการกระทำของคำสั่งที่ซีพียูกำลังทำงาน นอกนี้ซีพียูยังสามารถใช้ตรวจสอบแฟลกเพื่อกระทำเงื่อนไขต่าง ๆ

ลักษณะการใช้แฟลกจะใช้ตัวอักษรย่อแทนแฟลก ดังนี้

C = แฟลกตัวทด

N = แฟลกแสดงการบวกหรือลบ

P/V = แฟลกแสดงพาริตีและโอเวอร์โฟลว์

H = แสดงแฟลกตัวทศช่วง

Z = แฟลกแสดงค่าศูนย์

S = แฟลกเครื่องหมาย

X = ไม่ได้ใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายละเอียดของแฟลกแต่ละตัวเป็นดังนี้

1. แฟลกตัวทด (C: Carry flag) แฟลกตัวนี้เป็นบิตที่ใช้สำหรับทคจากข้อมูลในรีดจิสเตอร์ A เช่นเมื่อมีการบวกข้อมูล 8 บิต ผลบวกอาจเลขเป็น 9 บิต บิตที่เกินเลขจะทคเข้าไปเก็บไว้ที่บิต C นี้ ในทำนองเดียวกัน ถ้าซีพียูกระทำค่าสิ่งลบ และมีการขอมิมค่าของแฟลกตัวนี้ก็จะได้รับการเซทให้มีค่าเป็น "1" เช่นกัน .

2. แฟลกศูนย์ (Z: Zero flag) ในแฟลกบิตจะได้รับการเซทให้มีค่าเท่ากับ "1" ถ้าผลของการกระทำทำให้รีจิสเตอร์ A มีค่า "1" นอกเหนือจากนั้นมันจะกระทำการรีเซท

3. แฟลกเครื่องหมาย (S: Sign flag) แฟลกนี้มีประโยชน์ในการบอกการกระทำของซีพียู ว่าผลลัพธ์ที่เกิดขึ้นมีค่าเป็นบวก หรือเป็นลบ ถ้าเครื่องหมายของตัวเลขเป็นลบคือบิต D7=1 จะปรากฏค่า "1" ในบิตนี้

4. แฟลกพาริตี/ค่าเกิน (parity/over flow flag) (p/v) แฟลกนี้ใช้สำหรับเป็นตัวบอกพาริตีของผลลัพธ์ในแอสเซมบลีเตอร์ เมื่อให้มีการกระทำทางลอจิก และยังใช้แสดงสภาวะของค่าที่เกินกำหนดใน 8 บิต

5. แฟลกตัวช่วย (H: half carry) แฟลกนี้จะเป็นบิตที่กำหนดว่าเป็นตัวทดหรือตัวฮิมของตัวเลข BCD

6. แฟลกการลบ (N: subtract flag) เนื่องจากในการกระทำทางคณิตศาสตร์ของตัวเลข BCD เพื่อจะได้มีการรับรู้ในการปรับค่าเมื่อกระทำ DAA ได้ถูกต้อง แฟลกนี้จะเป็นตัวบอกว่าค่าสิ่งที่ถูกกระทำเป็นบวกหรือลบ โดยถ้าเป็นลบ แฟลกนี้ได้รับการเซทให้มีค่าเป็น "1"

การอินเตอร์รัพท์แบบมาสเคเบิล (maskable interrupt)

การอินเตอร์รัพท์ต้องผ่านเข้ามาทางขา INT ของซีพียู เมื่อซีพียูได้รับสัญญาณนี้แล้ว จะตรวจสอบสถานะของตัวเองว่า จะตอบสนองต่อการอินเตอร์รัพท์หรือไม่ ซึ่งสามารถโปรแกรมได้ด้วยซอฟต์แวร์ ดังนั้นผู้โปรแกรมจึงสามารถกำหนดสภาวะการอินเตอร์รัพท์ ให้ได้รับการตอบสนองตรงส่วนใดของโปรแกรมได้ การอินเตอร์รัพท์ด้วยวิธีนี้แยกเป็น 3 โหมด คือ โหมด 0 (IM0) โหมด 1 (IM1) โหมด 2 (IM2)

### การอินเทอร์รัพท์โหมด 0

เมื่อมีการอินเทอร์รัพท์เกิดขึ้นและโปรแกรมทางซอฟต์แวร์ได้เซทโหมดการรัพท์อินเทอร์รัพท์เป็นโหมด 0 (IM0) และอีนาเบิลการอินเทอร์รัพท์ไว้ การทำงานของซีพียูจะหยุดการเพช้ค่าสิ่งถัดไป แต่จะตอบรับด้วยการส่งสัญญาณ M1 และ IORQ อ่านข้อมูลไบท์เข้ามาทางบัสข้อมูล ข้อมูลนี้ได้รับการส่งมาจากอุปกรณ์ I/O ที่อินเทอร์รัพท์มา เมื่อซีพียูอ่านข้อมูล จะถือว่าเป็นออฟโค้ดทันทีและจะตีความหมายในการทำงาน คำสั่งขนาดไบท์ที่เหมาะสมในการใช้อินเทอร์รัพท์คือ RST เมื่อซีพียูเอ็กซ์คิวต์คำสั่ง RST ซีพียูจะเก็บข้อมูลเดิมไว้ที่สแตค แล้วเปลี่ยนค่าPCใหม่ตามลักษณะของการ RST นั้นๆ ดังนั้นซีพียูจะกระโดดข้ามไปทำงานตามที่ต้องการของการอินเทอร์รัพท์ได้

การตอบสนองต่อการอินเทอร์รัพท์ด้วยการส่งสัญญาณ M1 และ IORQ ทำการเพช้ข้อมูลจาก I/P มาเอ็กซ์คิวต์นี้อาจทำได้โดยการใช้คำสั่งอื่นที่ไม่ใช่คำสั่ง RST (คำสั่งไบท์เดียว) แต่เป็นคำสั่งหลายไบท์

การใช้เวลาในการตอบสนองต่อการอินเทอร์รัพท์ ด้วยการส่ง M1 และ IORQ นี้ กระทำเหมือนในช่วงเวลาแมชชีนไซเคิล M1 แต่ซีพียูจะใช้เวลานานกว่าโดยการเพิ่มT<sub>พ</sub>ขึ้น 2 ไซเคิลเพื่อให้เวลาแก่อุปกรณ์ I/O ในการทำขบวนการเค็ชเชน(daisy chain) ในการจัดลำดับความสำคัญของการอินเทอร์รัพท์

โดยปกติการเซทให้อยู่ในโหมดนี้ ทำได้ด้วยคำสั่งทางซอฟต์แวร์คือ IM1 และการกำหนดให้รับการอินเทอร์รัพท์ได้หรือไม่ทำได้ด้วยคำสั่ง EI และ DI และเพื่อให้การทำงานเหมือนอยู่ในโหมดของ 8080 ทุกประการตั้งนั้นหลังจากการรีเซทซีพียู ซีพียูจะเซทตัวเองให้อยู่ในโหมด0โดยอัตโนมัติ

### การอินเทอร์รัพท์โหมด 1

ในโหมดนี้สามารถกำหนดได้ด้วยคำสั่ง IM1 การอินเทอร์รัพท์กระทำเหมือนกับนอนมาสเคเบิล ต่างเพียงการรีเซ็ตอาร์มาที่ตำแหน่ง 38H(กรณีนอนมาสเคเบิลไปกระทำที่ 66H) และจำนวนคาบเวลาที่ใช้ในโหมดหนึ่งนี้มีมากกว่าในนอนมาสเคเบิล เพราะซีพียูต้องเพิ่มT<sub>พ</sub>ขึ้นอีก2สแตท การอินเทอร์รัพท์ในโหมดนี้สามารถดีส์เอเบิลได้ด้วยซอฟต์แวร์

### การอินเทอร์รัพท์โหมด 2

ในโหมดนี้ทำให้Z-80มีขีดความสามารถเกี่ยวกับการอินเทอร์รัพท์ที่สูงขึ้นมากการอินเทอร์รัพท์กำหนดด้วยคำสั่ง IM2 และการจะให้ซีพียูตอบสนองหรือไม่ด้วยคำสั่ง EI และ DI

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การกระโดดไปยังโปรแกรมอื่นในขณะที่เมื่อซีพียูตอบสนองต่อการอินเทอร์รัพท์ ในกรณีนี้จะไป ที่ใดก็ได้ โดยซีพียูใช้แอดเดรสในการกระโดดนี้ได้ถึง 16 บิต ซึ่งทำได้สะดวกและรวดเร็วขึ้นอีกมาก

วิธีการตอบสนองต่อการอินเทอร์รัพท์นี้คือ เมื่อสัญญาณ INT เข้ามา และซีพียูตรวจสอบได้ในตอนสุดท้ายของคำสั่ง ซีพียูจะตอบสนองด้วยการส่ง M1 กับ IORQ ออกไป สัญญาณนี้จะเป็นตัว อุปกรณ์ที่ส่ง INT มาให้ส่งข้อมูลขนาด 1 ไบท์เข้าทางบัสข้อมูล ซึ่งข้อมูลนี้ถือว่าเป็นแอดเดรสของการอินเทอร์รัพท์ โดยข้อมูลในบิต D0 จะต้องเป็น "0" ส่วนบิตอื่นจะเป็นอะไรก็ได้ ซีพียูจะนำแอดเดรสนี้ไปเป็นข้อมูลแอดเดรสไบท์ที่มีนัยสำคัญต่ำ และข้อมูลจากรีจิสเตอร์ I ภายในซีพียูเป็นข้อมูลไบท์ที่มีนัยสำคัญสูง เรียกว่าไปยังข้อมูลในหน่วยความจำ 2 ไบท์ติดกันมานั้น มาโหลดใส่ PC หรือเป็นการอ้างแอดเดรสให้ PC แบบโดยทางอ้อมนั่นเอง

กรณีนี้จะเห็นว่าสามารถเซตค่าในรีจิสเตอร์ I ให้เป็นอะไรก็ได้ และ I/O จะส่งข้อมูลแอดเดรสมาประกอบรวมเพื่อบอกถึงค่าตารางในหน่วยความจำที่ต้องการ ด้วยวิธีการเช่นนี้จะทำให้การกระโดดไปยังโปรแกรมย่อยเกิดขึ้นที่ใดก็ได้

อุปกรณ์ไอซีที่ทำงานร่วมโดยใช้อินเทอร์รัพท์โหมคนั้นมีหลายเบอร์ด้วยกัน เช่น Z-80PIO, Z-80CTC, Z-80SIO ฯลฯ ซึ่งสามารถส่งแอดเดรสให้กับซีพียูได้อย่างมีประสิทธิภาพ

### การอินเอบิ้ลและดีสเอบิ้ลอินเทอร์รัพท์

สถานะภาพต่อการตอบสนองอินเทอร์รัพท์ ซีพียูจะทำการตรวจสอบที่ IFF หรือ อินเทอร์รัพท์ฟิลลิปฟลอป ในกรณีของ Z-80 จะมีการฟิลลิปฟลอปอยู่ 2 บิต คือ IFF1 และ IFF2 โดยทั้ง 2 บิตนี้จะได้รับการเกี่ยวข้องกับข้อมูลจากการกระทำของซีพียู โปรแกรมคำสั่งเข้ามาเซตรีเซทฟิลลิปฟลอป

โดยหลักการ IFF1 ทำหน้าที่เป็นตัวอินเอบิ้ลหรือดีสเอบิ้ล การอินเทอร์รัพท์โดยที่ IFF2 จะมีหน้าที่หลักในการเก็บข้อมูลชั่วคราวของ IFF1

ในขณะที่มีการรีเซทซีพียูทางฮาร์ดแวร์ ทั้ง IFF1 และ IFF2 จะได้รับการรีเซทไปด้วย การแสดงสถานะ "0" ของ IFF1 จะเป็นการดีสเอบิ้ลการอินเทอร์รัพท์ กล่าวคือ IFF1="0" ซีพียูจะไม่รับรู้ต่อการอินเทอร์รัพท์ที่เข้ามาทาง INT การเซต IFF สามารถกระทำได้ด้วยคำสั่ง EI โดยสถานะภาพของ IFF1 และ IFF2 ที่จะเปลี่ยนแปลงเนื่องจากการกระทำต่างๆ

การกระทำ	IFF1	IFF2	
รีเซตรีเซ็ต	0	0	
DI	0	0	
EI	1	1	
LD A, I	•	•	IFF2 → แฟลคพาร์ตี
LD A, R	•	•	IFF2 → แฟลคพาร์ตี
เมื่อกระทำ NMI	0	•	
RETN	IFF2	•	IFF2 → IFF1
เมื่อกระทำ INT	0	0	
RETI	•	•	

### ตาราง IFF

จากตารางพอสรุปได้ว่า การกำหนดคีย์นาเบิลจะต้องทำการเซตฟิลลิปลอป IFF1 หรือ กลางอีกนัยหนึ่ง การยอมให้เกิดการอินเตอร์รัพท์ได้ก็ต่อเมื่อซีพียูตรวจสอบ IFF1 ว่าอยู่ในสถานะ อีนาเบิลหรือไม่

การตรวจสอบนี้ในบางกรณีทำได้โดย การตรวจสอบทางบิตพาร์ตี คือการกระทำคำสั่ง LD A, I และ LD A, R จะมีผลทำให้ค่าของ IFF2 ไปเก็บยังพาร์ตีแฟลค

เมื่อมีการอินเตอร์รัพท์แบบ NMI ขึ้นจะเกิดสถานะคิสเอเบิลทันทีที่ IFF1 กล่าวคือจะได้รับการ รีเซต นั่นคือระหว่างการอินเตอร์รัพท์แบบ NMI นี้ การอินเตอร์รัพท์แบบอื่นจะเข้ามาอีกไม่ได้ ซีพียูจะไม่รับรู้ทั้งสิ้น สถานะเดิมก่อนการอินเตอร์รัพท์แบบ NMI (สถานะคิสเอเบิล หรืออีนาเบิล) จะได้รับการเก็บรักษาไว้ที่ IFF2 ซึ่งระหว่างนี้จะได้รับการตรวจสอบเช่นกันว่า ก่อนการเข้าไป สู่โหมด NMI สถานะการเป็นอย่างไร และเมื่อกลับเข้าไปโปรแกรมหลักด้วยคำสั่ง RETN จะทำให้ สถานะเดิมเก็บรักษาไว้ใน IFF1 ใหม่

การตอบสนองต่อ INT ก็จะทำให้ IFF1 และ IFF2 ได้รับการรีเซตเช่นกัน ดังนั้นเมื่อมีการ INT สัญญาณ INT ครั้งต่อไปจะไม่สามารถได้รับการตอบสนอง จนกว่าจะมีคำสั่ง EI INT ส่วนการ เอ็กซ์คิวต์คำสั่ง RETI จะไม่มีผลทำให้ IFF1 และ IFF2 เกิดการเปลี่ยนแปลง

## รายละเอียดการทำงานของ MM 58167

## REAL TIME COUNTER

REAL TIME COUNTER เป็นตัวนับและจัดการเกี่ยวกับเวลา ถูกแบ่งเป็นDIGIT ละ 4 บิต ซึ่งการเข้าถึง REAL TIME COUNTER จะกระทำครั้งละ 2 DIGIT (ในขณะ READ และ WRITE ซึ่งแต่ละ DIGIT จะให้ค่า BCD ดังแสดงในตารางที่ 1 บิตที่ไม่ใช้จะถูก HOLD ด้วย LOGIT 0 ซึ่งเราไม่ต้องสนใจในขณะทำการเขียนข้อมูลลงบน DATA BUS เหตุที่บางบิตไม่ใช้ก็เนื่องจากว่า ไม่จำเป็นต้องใช้ในการให้ข้อมูลแบบ BCD ของบางหลัก ตัวอย่างเช่นในหลักสิบของชั่วโมงจะไม่เกินเลข 2 ฉะนั้นเราจะใช้เพียง 2 บิตเท่านั้น ไม่ต้องใช้ในบิตที่ 6 และบิต 7 (ดูตารางที่ 1)

COUNTER ADDRESS	UNIT				MAX BCD CODE	TENS				MAX BCD CODE
	D <sub>0</sub>	D <sub>1</sub>	D <sub>2</sub>	D <sub>3</sub>		D <sub>4</sub>	D <sub>5</sub>	D <sub>6</sub>	D <sub>7</sub>	
1/10,000 OF SEC(00H)	-	-	-	-		D4	D5	D6	D7	9
1/10 & 1/100 (01H)	D0	D1	D2	D3	9	D4	D5	D6	D7	9
SECOND (02H)	D0	D1	D2	D3	9	D4	D5	D6	-	5
MINUTE (03H)	D0	D1	D2	D3	9	D4	D5	D6	-	5
HOURS (04H)	D0	D1	D2	D3	9	D4	D5	-	-	2
DAY OF WEEK (05H)	D0	D1	D2	-	7	-	-	-	-	0
DAY OF MONTH (06H)	D0	D1	D2	D3	9	D4	D5	-	-	3
MONTH (07H)	D0	D1	D2	D3	9	D4	-	-	-	1

ตารางที่ 1

## RAM

MM 58167 มี RAM ขนาด 56 บิตซึ่งใช้ในการเก็บข้อมูลเมื่อไฟตก หรือใช้เก็บข้อมูลการตั้งปลุกเพื่อที่จะเปรียบเทียบ (compare) กับ REAL TIME COUNTER ข้อมูลใน RAM จะสามารถเปรียบเทียบกับ REAL TIME COUNTER และมี DIGIT ที่ไม่ใช่คือ หลักหน่วยของ SEC., และหลักสิบของวันในสัปดาห์ (เพราะไม่ใช่ใน REAL TIME COUNTER) ตารางที่ 1 ประกอบด้วย

RAM จะถูกกำหนดให้มีรูปแบบเหมือนกับตัวนับเวลา อย่างไรก็ตามยังมีบิตที่ยังไม่ได้ใช้อยู่ ซึ่งบิตที่ยังไม่ได้ใช้ในตัวนับเวลานี้จะเปรียบเทียบกับ "0" ใน RAM

## INTERUPT และตัวเปรียบเทียบ

มีสัญญาณ interupt อยู่ 2 อย่าง อย่างแรกคือ Interupt output (Active "1") เอาท์พุทนี้สามารถจะโปรแกรมให้เกิดสัญญาณทางออกได้ 8 อย่าง คือ 10Hz, 1Hz นาที/ครั้ง, 1 ชั่วโมง/ครั้ง, 1 วัน/ครั้ง, 1 สัปดาห์/ครั้ง, 1 เดือน/ครั้ง และเมื่อรวมแรมเข้ากับตัวนับเวลาเกิดการเปรียบเทียบขึ้น


วิธีการที่จะอานาเบิ้ลสัญญาณอินเตอร์รัพต์คือ ให้ลอจิก "1" แก่รีจิสเตอร์ควบคุมการอินเตอร์รัพต์ ในบิตที่ตรงกับความต้องการจะให้เกิดสัญญาณอินเตอร์รัพต์

วิธีการที่จะ Enable สัญญาณ Interupt คือให้ลอจิก "1" แก่ Interupt control register ในบิตที่ตรงกับความต้องการจะให้เกิดสัญญาณ Interupt ตารางที่ 2 ประกอบเช่น ต้องการให้เกิดสัญญาณ Interupt ทุกๆ 1 นาทีก็ให้ D2 เป็น "1" เขียนไปที่ Interupt control register ดูได้จากตารางที่ 2

เราสามารถเซต Interupt control register ครั้งละ บิต หรือมากกว่าก็ได้ ตัวอย่างเช่น เราต้องการให้มีสัญญาณ Interupt ทุกวินาที และ ทุกๆ ชั่วโมงก็เซตบิตที่ 3 (D3) กับบิตที่ 2 (D2) ในที่นี้คือ 0CH โดยเขียนไปที่แอดเดรสของ Interupt control register (ตารางที่ 2)

เมื่อเวลานับมาถึงค่าสูงสุดของแต่ละภาคจะทำให้เกิด CLOCK กับ Interupt control register ซึ่งทำให้ Interupt output เป็น HIGH การอ่าน Interupt status register นี้จะได้ข้อมูลบน DATA BUS ซึ่งประกอบด้วยบิตที่ทำให้เกิดการอินเตอร์รัพต์โดยจะให้ค่าเป็น "1" ที่บิตนั้น

## INTERUPT CONTROL REGISTER



อินเตอร์รัพท์อีกอย่างหนึ่งคือ Standby Interupt ( Open drain output ,Active low ) อินเตอร์รัพท์ตัวนี้จะเกิดขึ้นเมื่อเราได้ทำการ Enable ไว้และเกิดการเปรียบเทียบ ( Compare ) ใน RAM กับ Real time counter การ Enable ทำได้โดยการเขียน 01H ไปที่ Address 16H จะเป็นกา Disable

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## POWER DOWN MODE

ขา Power down เป็นขา Ship select ที่สำคัญตัวที่สอง มันจะ Disable สัญญาณทั้งหมด ยกเว้นสัญญาณ Standby Interupt เมื่อขา Power Down ได้รับ Logic Low MM58167 จะไม่ตอบสนองสัญญาณแก่ภายนอกแต่นาฬิกาจะยังคงเดินตามปกติ และจะยังให้สัญญาณ Standby Interupt (ขา 14) ถ้าได้มีการโปรแกรมขานี้ให้ทำงานไว้ก่อนแล้ว

เมื่อต้องการเปลี่ยนโหมดการทำงานปกติมาเป็น Standby Mode ควรจะให้ขา Power Down เป็นลอจิก "0" อย่างน้อย  $1\mu\text{S}$  ก่อนที่จะทำการลดระดับลงมาเป็น Standby Mode เมื่อการเปลี่ยนกับมาสู่การทำงานปกติผู้ใช้ต้องมั่นใจว่าขาอินพุตอื่นๆ ต้องเป็นสัญญาณที่ถูกต้องก่อนที่จะกลับมาสู่โหมดทำการปกติ ทั้งนี้เพื่อป้องกันข้อมูลของนาฬิกาเสียไป จะทำให้นาฬิกาเดินผิดได้แก่ขา CS, RD, WR ของ MM58167 มีสัญญาณเปลี่ยนแปลงในขณะที่กลับสู่โหมดปกติ จะทำให้การเขียนข้อมูลไปที่ Real Time Counter หรือใน RAM


## COUNTER AND RAM RESET ; GO COMMAND

ตัวนับเวลา (Counter) และ RAM สามารถรีเซ็ตได้โดยเขียน OFFH ที่ Address 12H, 13H ตามลำดับการให้ Pulse ของการเขียนไปที่ Address 15H ( GO COMMAND ) จะรีเซ็ตตัวนับของวินาที ขณะทำการเขียนไปที่ Address 15H นี้ MM58167 จะไม่สนใจข้อมูลบน DATA BUS ผลของคำสั่งมีดังนี้

ถ้าตัวนับของวินาทีได้ค่ามากกว่า 39 เมื่อเราใช้คำสั่ง GO (Add 15H) จะทำให้หลักของนาฬิกาเพิ่มขึ้น ในกรณีอื่นๆจะไม่มีผลต่อหลักนาฬิกา

## STATUS BIT

STATUS BIT จะบอกผู้ใช้ว่าขณะที่ทำการอ่านตัวนับ(Counter)นั้น ตัวนับอยู่ในช่วงของการ UPDATE เวลาข้อมูลที่อ่านได้อาจมีการผิดพลาดเกิดขึ้น STATUS BIT นี้จะอ่านได้จาก Address 14H ของ RTC โดยจะให้ลอจิก "1" ที่บิต 0 ของ DATA BUS ในขณะที่บิตอื่นๆ เป็น 0 หากสัญญาณนี้ปรากฏขึ้นภายหลังการอ่านตัวนับควรมีการอ่านตัวนับใหม่ที่ขอบขาลงของสัญญาณ READ ที่ Address 14H รีเซ็ต STATUS BIT ด้วย



ETT co.,LTD	
Title RTC CARD V3.0	
Size Document Number	REV
A	1
Date: November 6, 2009 Sheet 1 of 1	

### จออักษร LCD สำหรับซิงเกิลบอร์ด

LCD โมดูลชนิดดอตแมทริกซ์ที่นอกได้เป็นพวกๆคือ


- character LCD module
- graphic LCD module
- segment display type LCD module

โดยในแต่ละแบบนี้ก็จะมีส่วนประกอบใหญ่ๆ แบ่งได้เป็น

จอ LCD แบบดอตแมทริกซ์(dot matrix LCD) เป็นตัวแสดงผลให้เรามองเห็นในลักษณะการปิดและเปิดตัวเองกับแสงว้ก็คือ ส่วนของที่เป็นตัวระจกบรรจุผลึก

ไดรเวอร์(driver) เป็นตัวรับสัญญาณจากตัวควบคุมมาขับผลึก LCD อีกหนึ่งโดยมีเบอร์ที่นิยมใช้ใน LCD โมดูล เช่น HD4410H,MSM5259

คอนโทรลเลอร์(controller) เป็นตัวรับข้อมูลจากอุปกรณ์ภายนอกมาและจัดการควบคุม LCD โมดูลให้ทำงานแสดงผลต่างๆ เช่น การลบจอภาพ,การเกิดตัวอักษร,เป็นต้น โดยมีเบอร์ ไอซีที่นิยมกันคือ HD44780 ซึ่งใช้ในแบบ character LCD module คือการแสดงผลเป็นตัวอักษรโดดๆ เป็นส่วนใหญ่ ส่วน HD61830 จะใช้ในแบบ graphic LCD module หรือแสดงในลักษณะกราฟิกได้




รูปที่ 2 โครงสร้างวงจรถ่ายของ HD44780 ซึ่งเป็น LCD คอนโทรลเลอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการศึกษาการทำงานและใช้งาน LCD โมดูล นั้นไม่ใช่เรื่องยากเลยถ้าเราสามารถทำความเข้าใจในส่วนของคนโทรนเลอร์ได้เพียงพอแล้ว และโดยมาก LCD โมดูลในแต่ละบริษัทมักใช้ตัวคอนโทรลเลอร์ที่มีหลักการการทำงานเหมือนกันเป็นส่วนใหญ่ใน LCD โมดูล แต่ละขนาดจำนวนตัวอักษรหรือจำนวนบรรทัดก็มีหลักการการทำงานแบบเดียวกันทั้งหมดไอซีที่นิยมมากที่สุดตัวหนึ่งที่เป็น LCD คอนโทรลเลอร์ก็คือ เบอร์ HD44780 โดยรูปแบบการทำงานของมันได้เป็นมาตรฐานให้กับ LCD คอนโทรลเลอร์ตัวอื่นๆด้วย

HD44780 เป็นไอซี LSI ตัวหนึ่งใช้ควบคุม LCD 16 โยแสดงผลในรูปแบบตัวอักษรหรือสัญลักษณ์ต่างๆ ตัวมันเอง เมื่อเรื่บ้อนไฟให้ HD44780 ก็จะมีการรีเซตตัวมันเองโดยใช้เวลาประมาณ 10ms หลังจากไฟ Vdd ถึง 4.5 โวลต์แล้ว หลังจากนั้นจะเซตตัวเองดังนี้:



รูปที่ 3 ลักษณะสัญญาณควบคุมการทำงานของคอนโทรลเลอร์

1. DISPLAY CLEAR ทำการลบข้อมูลจอภาพ LCD
2. FUNCTION SET ทำงานการเซตค่าภายใน

DL = 1 : เป็นการเซตให้การติดต่อเป็นแบบ 8 บิต

N = 0 : เซตเป็น 1 บรรทัดการแสดงผล

f = 0 : จำนวนจุดต่อหนึ่งต่ออักษรเท่ากับ 5\*7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3. DISPLAY ON/OFF

D = 0 :display off

c = 0 :cursor off

b = 0 :blink off


### 4. ENTRY MODE SET

I/D = 1 :+1(เพิ่มค่าแคว้นเตอร์ขึ้น 1)



s = 0 :no shift

เมื่อเริ่มเปิดเครื่องทำงานหลักก็จะต้องส่งคำสั่งควบคุมให้มันเริ่มทำงานตั้งขึ้นตอนในรูปที่ 7

รูปที่ 4. ตัวอย่างการ  
ต่อ LCD โมดูลกับ  
ไมโครโปรเซสเซอร์ Z80



รูปที่ 5 การต่อ LCD  
โมดูลในลักษณะเป็น  
หน่วยความจำอันหนึ่ง  
ที่เข้าถึงได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ใช้ไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 6 ลักษณะการต่อใช้งาน LCD โมดูลกับพอร์ตของอิทีบอร์ด



รายละเอียดของคำสั่ง HD44780

clear display



คำสั่งนี้เป็นการเขียนช่องว่างหรือ space(ASCII 20H) เข้าไปใน DD RAM (display data RAM) ทั้งหมด และทำการเซต DD RAM แอครสให้เป็นศูนย์ตัวเคอร์เซอร์จะกลับไปอยู่ในตำแหน่งมุมบนซ้ายมือของจอภาพ เซต I/D= 1, S ไม่มีการเปลี่ยน

ENTRY MODE SET



BIT I/D: โดยจะเป็นตัวกำหนดให้ว่าเมื่อเขียนหรืออ่านข้อมูลแล้วจะทำให้ DD RAM แอครสเพิ่มขึ้นหรือลดลงหนึ่งโดย 1 = เพิ่ม, 0 = ลดลงหนึ่ง

BIT S: เป็นตัวกำหนดการแสดงผล ถ้า S = 1 จะเป็นการใส่ข้อมูลแล้วตัวเคอร์เซอร์อยู่กับที่ ข้อมูลถูกดันไปทางซ้าย ถ้า S = 0 ข้อมูลจะอยู่ที่ตัวเคอร์เซอร์จะถูกดันไปขวามือ


DISPLAY ON/OFF CONTROL



BIT D : เป็นบิตที่ใช้ควบคุมการเปิดหน้าจอ โดยถ้า D = 1 จะ ON และ D = 0 จะ OFF


BIT C : ใช้แสดงเคอร์เซอร์เมื่อให้บิต C = 1 และถ้าไม่ต้องการแสดงเคอร์เซอร์ก็ให้บิต C = 0 โดยตัวเคอร์เซอร์จะอยู่ที่แถวที่ 8 ในแบบ 5\*7 จุดและจะอยู่ที่แถวที่ 11 ในแบบ 5\*10 จุด

BIT B : เป็นบิตที่ใช้เซตการกะพริบของเคอร์เซอร์ โดย B = 1 มีการกะพริบ B = 0 ไม่มีการกะพริบ มีระยะเวลาการกะพริบประมาณ 379.2ms




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RETURN HOME



คำสั่งนี้จะทำการเซต DD RAM แอดรสให้เป็นศูนย์ ตัวเคอร์เซอร์จะกลับไปอยู่ตำแหน่งบนสุดซ้ายมือของจอภาพข้อมูลในจอภาพไม่เปลี่ยน

CURSOR OR DISPLAY SHIFT




เป็นคำสั่งกำหนดให้ตำแหน่งเคอร์เซอร์หรือข้อมูลไปปรากฏทางซ้ายหรือขวาโดยไม่ต้องใช้คำสั่งเขียนหรืออ่านโดย

S/C R/L

- 0 0 ทำการย้ายเคอร์เซอร์ไปจากตำแหน่งเดิมไปซ้ายมือ 1 ตำแหน่ง
- 0 1 ทำการย้ายเคอร์เซอร์ไปจากตำแหน่งเดิมไปขวามือ 1 ตำแหน่ง
- 1 0 เป็นการดันตัวอักษรที่ปรากฏไปทางซ้าย
- 1 1 เป็นการดันตัวอักษรที่ปรากฏไปทางขวามือ

FUNCTION SET



DL: เป็นการเซตการติดต่อกว่าจะให้เป็นแบบ 8 บิต หรือ 4 บิต โดยถ้าต้องการติดต่อ 4 บิต DL = 0 และ 8 บิต DL = 1


N: เป็นการเซตบรรทัดการแสดงผล N = 0 แสดง 1 บรรทัด N = 1 แสดง 2 บรรทัด ในกรณีมากกว่า 2 บรรทัด ก็เซต N = 1

F: เป็นการเซตขนาดจุดของการแสดงผลเป็นแบบ 5\*7 หรือ 5\*10 โดย F = 0 เป็นแบบ 5\*7 และ F = 1 เป็นแบบ 5\*10

N	F	No. of display lines	Character font	Duty factor	Remarks
0	0	1	5 x 7 dot	1/8	
0	1	2	5 x 10 dot	1/11	
1	0	2	5 x 7 dot	1/16	Cannot display 2 lines with 5 x 10 dot character font

No effect

SET CG RAM ADDRESS



ตำแหน่ง บิต 5 บิต 0 และเมื่อกำหนดแอดเดรสแล้วก็จะทำให้การเขียนข้อมูลลงใน CG RAM โดยเป็นลักษณะบิตต่อบิตบนจอ 1 ตัวอักษร คือขนาด 5\*7 นั้นจะใช้ข้อมูล บิต 4 ถึงบิต 0 ต่อ 1 ไบต์เท่านั้น ซึ่ง 1 ตัวอักษรจะใช้ข้อมูล 8 ไบต์ด้วยกัน ให้ดูตารางประกอบไปด้วย และเมื่อเขียนข้อมูลลงใน CG RAM แล้วเวลาจะใช้งานก็ให้เขียนข้อมูลใน DD RAM คือ ข้อมูลตำแหน่งในตาราง character ที่ตำแหน่ง 00H-07H

ตัวอย่างโปรแกรมการเขียนข้อมูลตัวหนังสือภาษาไทยเข้าไปใน CG RAM ตำแหน่งที่ 00H, 01H และ 02H และนำมาแสดงผลทางจอ LCD โดยให้ 2 บรรทัดในการแสดงผล

การใช้งาน LCD โมดูลนั้นที่สำคัญคือ ต้องเข้าใจในตัวคอนโทรลเลอร์ของ LCD โมดูลนั้น โดยโทรลเลอร์ทุกๆ บริษัทจะมามีการทำงานที่เหมือนกันเป็นส่วนใหญ่

**Table 3 The relation between the operation and the combination of RS, R/W**

RS	RW	E	OPERATION
0	0		Write instruction code
0	1		Read busy flag and address counter
1	0		Write data
1	1		Read data

When performing data and instruction code by 4 bit, transfer RS, R/W every time.

รูปที่ 8 แสดงความสัมพันธ์ระหว่างสัญญาณ RS และ R/W

ตารางที่ 4 รูปแบบอักษรที่สามารถแสดงได้

**CHARACTER FONT TABLE**

Higher 4 bit Lower 4 bit	0000	0010	0011	0100	0101	0110	0111	1010	1011	1100	1101	1110	1111
CGRAM (0)	!	@	A	B	C	D	E	F	G	H	I	J	K
CGRAM (1)	"	#	\$	%	&	'	(	)	*	+	,	-	.
CGRAM (2)	:	;	<	=	>	?	@	A	B	C	D	E	F
CGRAM (3)	G	H	I	J	K	L	M	N	O	P	Q	R	S
CGRAM (4)	T	U	V	W	X	Y	Z	[	]	^	_	`	{
CGRAM (5)		~											
CGRAM (6)													
CGRAM (7)													
CGRAM (8)													
CGRAM (9)													
CGRAM (10)													
CGRAM (11)													
CGRAM (12)													
CGRAM (13)													
CGRAM (14)													
CGRAM (15)													

NOTE: CGRAM is a CHARACTER GENERATOR RAM having a storage function of character pattern which enable to change freely by user's program.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ขาต่างๆ ในการต่อใช้งาน HD44780


1. RS (register selection) จะเป็นขาเลือกรีจิสเตอร์ภายในซึ่งมีอยู่ 2 ตัวคือ instruction register (IR) และ data register (DR) โดยถ้าเป็น 1 จะเป็นการเลือกข้อมูลและถ้าเป็น 0 จะเป็นการเลือกคำสั่ง
2. R/W(read/write) เป็นตัวเลือกว่าจะเขียนหรือจะอ่านข้อมูลจากตัวไอซีโดยอ่านข้อมูล = 1, เขียนข้อมูล = 0
3. E (enable signal) เป็นขากำหนดสภาพการรับเขียนอ่านข้อมูล
4. DB0-DB7 เป็นขารับส่งข้อมูลจากไอซี
5. VDD 1พ.เลี้ยงตัววงจร
6. VSS เป็นขา GND
7. VO เป็นขาปรับแรงดันในการขับ LCD ให้สว่างหรือมืด



บทที่ 3


โครงสร้างเครื่องควบคุม

BLOCK DIAGRAM OF SYSTEM



จาก BLOCKGRAM การทำงานของเครื่องควบคุมอุปกรณ์ไฟฟ้า โดยระบบทั้งหมดจะถูกควบคุมโดย CPU ทั้งหมด เราสามารถป้อนโปรแกรมการทำงานของโหลดช่องต่างๆผ่านทาง KEY BOARD หรือจะทำงานป้อนข้อมูลทางเครื่อง PC ก็ได้ ข้อดีของการป้อนข้อมูลทาง PC คือสามารถ SAVE ข้อมูลลงแผ่น DISK ได้เมื่อต้องการก็ทำงาน LOAD เข้าไปใหม่ได้ นาฬิกาที่เครื่องใช้จะมาจาก IC เบอร์ MM 58167 เป็น REAL TIME CLOCK (RTC) ข้อดีของ IC เบอร์นี้คือการใช้งานสามารถทำได้ง่าย, มีความเที่ยงตรงสูง แม้แต่เวลาที่เรทำการปิดเครื่องนาฬิกาก็ยังสามารถเดินต่อไปอยู่เนื่องจากในวงจรมีระบบ BACK UP ในส่วนของระบบควบคุมกระแสของ LOAD ใช้หลักการของ CURRENT TRANSFORMER นำมาต่อใช้งานร่วมกับระบบ ANALOG TO DIGITAL โดยทำการ INTERFACE เข้ากับ CPU นำค่าไปทำการคำนวณกระแสของโหลดต่อไป วงจรส่วนที่ใช้ในการขับ โหลด จะใช้ TRIAC กระแสสูงทำให้ไม่มีการสปาร์คของหน้าคอนแทค


### วงจร KEY BOARD



#### การทำงานของวงจร

การทำงานของวงจร KEY BOARD จะถูกควบคุมโดย CPU โดยใช้หลักการของการ SCAN KEY PC0-PC2 เป็น OUTPUT PORT , PC4-PC7 เป็น INPUT PORT , IC 74147 เป็น 10-4 ENCODER เริ่มแรก จะให้ PC0 = "0", PC1 = "1" ถ้ามีการกด KEY ใน ROW 1 เส้นของ CLOUM นั้นจะมีค่าเท่ากับ "0" ป้อนเป็น INPUT ให้แก่ 74147 ส่งให้ CPU ต่อไปขั้นตอนต่อไปก็จะให้ PC0 = "1" , PC1 = "0" , PC2 = "1" เพื่อทำการตรวจ ROW2 ว่ามีการกด KEY อะไรอยู่ จะทำงานอย่างนี้จนครบทุก ROW และทุก COLUM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




### ระบบการขับโหลด (DRIVE LOAD)

ระบบการขับโหลดจะถูกควบคุมโดย CPU โดยมีเงื่อนไขตามโปรแกรมที่ป้อนเข้าไปก่อนแล้ว การทำงานของระบบ DRIVE LOAD


เมื่อ PC 0-7 ถ้ามีการส่งสัญญาณ "1" ผ่านขา 1 และ 2 ของ OP-TO DIAC ซึ่งจะทำให้มีสัญญาณออกทางขา 4-6 ของ OP-TO DIAC สัญญาณจะไปที่ขา G ของ TRIAC ซึ่งจะสามารถไปขับโหลดที่ต่ออนุกรมกับ สาย LINE โดยผ่านตัว TRIAC ดังรูปวงจร DRIVE LOAD

ในชุด DRIVE LOAD จะมีการแบ่งออกเป็น 2 ประเภท ดังนี้ ประเภทแรกคือ PC 0-3 จะผ่านตัวหม้อแปลงที่ต่อ ขา MT2 ของ TRIAC ซึ่งมีหน้าที่วัดกระแสของโหลดให้ใช้หลักการของ CURRENT TRANSFORMER ประเภทที่สอง คือ PC 4-7 ทำหน้าที่ขับโหลดทั่วไปโดยไม่สามารถวัดกระแสโหลดได้ ชุด DRIVE LOAD ทุกชุดจะมีหลอด LED แสดงสภาวะการทำงานของ CHANNEL ต่างๆ คือ ถ้า LED สว่างแปลว่า CHANNEL นั้นกำลังทำงานอยู่ แต่ถ้า LED ดับแปลว่า CHANNEL นั้นไม่ได้ทำงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





Size	Document Number
A	
Date:	January 1, 1980 Sheet of




Z-88 CONTROL BOARD

Title			Z-88 CONTROL BOARD		
Size	Number	Revision			
A3					
Date:	17-MAR 1992	Sheet	of		
File:	A:SER73/1	Drawn	By:		




SUPPLY		
Size	Document Number	
A		
Date:	January 1, 1980	Sheet of

### MAIN PROGRAM




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# PROGRAM CHANNEL




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# EDIT PROGRAM ✕




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MANUAL



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# INT MODE 1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การใช้งานเครื่อง

### 1. การเปิดเครื่อง

1.1 เปิดเครื่องโดยไม่มีการกดคีย์ใดๆ ข้อมูลที่ทำการโปรแกรมเอาไว้จะมีค่าเหมือนเดิม แต่โพลดจะออฟทุกตัว

1.2 เปิดเครื่องพร้อมกับกดคีย์ [DEC] เครื่องจะทำการลบข้อมูลทุกอย่างทั้งข้อมูลที่ทำกรโปรแกรมเอาไว้, ค่ากระแสที่ตั้ง จะโดนลบหมด

### 2. การตั้งเวลาเครื่อง

ทำได้โดยการกดคีย์ [SET TIME] เครื่องจะเข้าสู่โหมดของการตั้งเวลา เครื่องจะแสดงเวลาปัจจุบันของเครื่องออกมาให้

Mon-Date-Day Hour:Min:Sec

Set new time

การตั้งเวลาของเครื่อง เช่น ต้องการตั้งวันที่ใหม่ก็ทำการกดคีย์ [Left] หรือ [Right] ให้ไปอยู่ที่ Date แล้วกดคีย์ [INC], [DEC] หรือ กดคีย์ตัวเลขเพื่อทำการตั้งเวลาเลขก็ได้

### 3. การโปรแกรมเวลาเครื่อง

ทำได้โดยการกดคีย์ [PROGRAM] มีขั้นตอนในการโปรแกรมดังนี้

3.1 เมื่อทำการกดคีย์ [PROGRAM] เครื่องจะทำการถามว่าจะโปรแกรมการทำงานของโพลดตัวไหน โดยจะมีเมนูมาให้ทำการเลือกดังนี้

Channel 12345678

การเลือกใช้คีย์ [Left] และ [Right] เมื่อได้ตามที่ต้องการแล้วกดคีย์ Enter เพื่อทำการเลือก

3.2 ถ้าเป็นการป้อนโปรแกรมของโพลดตัวนั้นเป็นครั้งแรก เครื่องก็จะทำการถามฟังก์ชันของการทำงานต่ออีกที แต่ถ้าโพลดถูกโปรแกรมมาแล้ว เครื่องจะไม่ถามฟังก์ชันจะไปข้อ 3.3 ต่อไปเลย การเลือกฟังก์ชันของการทำงานก็ได้เช่นเดียวกับข้อ 3.1

3.3 เครื่องจะแสดงจำนวนของโพลด ทางจอภาพให้ดูก่อนถ้าพร้อมทำการกดคีย์ Enter

3.4 ทำการโปรแกรมตามฟังก์ชันของโพลดนั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## รูปแบบของฟังก์ชัน

Function 1	Hour:Minute:Second
Function 2	Day Hour:Minute:Second
Function 3	Date Hour:Minute:Second
Function 4	Month date Hour:Minute:Second

การโปรแกรมเวลาของโพลีใช้ได้ทั้งคีย์ [Left],[Right],[INC],[DEC]หรือ จะทำการกดคีย์ตั้งเลขไปเลขก็ได้ ถ้าทำการป้อนโปรแกรมผิดพลาดเครื่องจะทำการบอกสิ่งที่ผิดพลาดให้ทำการแก้ไข เมื่อทำการโปรแกรมเรียบร้อยแล้วคีย์ Enter เครื่องจะกลับไปทำงานในข้อ 3.3 จนกว่าจะกดคีย์ [MAIN] เครื่องก็จะกลับออกจากโหมดการโปรแกรมเวลา

### 4. การแก้ไขโปรแกรม

กดคีย์ [EDIT] เพื่อเข้าสู่โหมดการแก้ไขโปรแกรม

4.1 เมื่อทำการกดคีย์ [EDIT] เครื่องจะทำการถามว่าจะทำการแก้ไขโปรแกรมการทำงานของโพลีตัวไหน โดยจะมีเมนูมาให้ทำการเลือกดังนี้

Channel 12345678

การเลือกใช้คีย์ [Left] และ [Right] เมื่อได้ตามที่ต้องการแล้วกดคีย์ Enter เพื่อทำการเลือก

4.2 เครื่องจะบอกแสดงจำนวนโปรแกรมของโพลีตัวนั้นว่าทั้งหมดมีเท่าไร

4.3 เครื่องจะแสดงข้อมูลของโปรแกรมที่ 1 ก่อนจากนั้นก็ทำการกดคีย์ [INC] [DEC] จนกว่าจะได้โปรแกรมที่จะทำการแก้ไข

4.4 การแก้ไขก็กดคีย์ [PROGRAM] การโปรแกรมก็จะทำเหมือนโหมดการโปรแกรมทุกอย่าง

4.5 การลบเฉพาะโปรแกรมทำการกดคีย์ [CLEAR] เครื่องจะทำการลบเฉพาะโปรแกรมที่แสดงอยู่บนหน้าจอเท่านั้น

4.6 การออกจากโหมดการแก้ไขทำได้โดยการกดคีย์ [MAIN]

### 5. การเปิด-ปิด โหลดแบบโดยตรง

กดคีย์ [MANUAL] เครื่องจะเข้าสู่โหมด Manual

ทำการเลือกโหลด และจะมีเมนูให้ทำการเลือก

ON ทำการออนโหลดโดยตรงไม่สนใจว่าโปรแกรมจะตั้งอย่างไร

OFF ทำการออฟโหลดโดยตรงไม่สนใจว่าโปรแกรมจะตั้งอย่างไร

CANCEL ให้โหลดกลับไปทำงานตามโปรแกรมที่ทำการตั้งเอาไว้

### 6. การลบโปรแกรมเพื่อเริ่มทำการป้อนโปรแกรมใหม่

กดคีย์ [CLEAR] เครื่องจะเข้าสู่โหมดการลบโปรแกรม

ทำการเลือกโหลด และจะมีเมนูให้ทำการเลือกโหลดเมื่อต้องการลบก็กดคีย์ Enter ถ้าไม่ต้องการลบก็กดคีย์ [MAIN]

ข้อควรระวังในโหมดนี้คือ เครื่องจะทำการลบโปรแกรมทั้งหมดของโหลดตัวนั้นถ้าต้องการลบเฉพาะบางโปรแกรมของโหลดก็ใช้การลบโปรแกรมในโหมดการแก้ไขจะดีกว่า

### 7. การตั้งค่ากระแสที่ต้องการควบคุม

กดคีย์ [CURRENT] เพื่อเข้าสู่โหมดการตั้งกระแส

ทำการเลือกโหลด และจะมีเมนูให้ทำการเลือก

ON ทำการควบคุมกระแสและตั้งกระแส

OFF ไม่ควบคุมกระแสจะปล่อยโหลดให้เป็นอิสระ

### 8. การดูค่ากระแสของโหลดว่ามีค่าเท่าไร

กดคีย์ [E-ch] เพื่อขอค่าของกระแสที่ตั้งและค่าของกระแสที่วัดได้ว่ามีค่าเท่าไร

### 9. การป้อนข้อมูลจากเครื่องคอมพิวเตอร์ XT/AT Compactible

กดคีย์ [LINK] เพื่อเข้าสู่โหมดการรับข้อมูลจากเครื่อง PC แล้วกด Enter

1	2	3	PRO	ECH	ESC
4	5	6	EDIT	TME	PC
7	8	9	CLR	INC	DEC
MA	0	CUT	ENT	<-	->

- 1-9 เป็นหมายเลขทั่วไป
- MA. ย่อมาจาก MANUAL
- CUT ย่อมาจาก CURRENT
- ENT ย่อมาจาก ENTER
- CLR ย่อมาจาก CLEAR
- EDIT ย่อมาจาก EDIT PROGRAM
- PRO ย่อมาจาก PROGRAM
- ECH ย่อมาจาก EACH CHANNAL
- TME ย่อมาจาก SET TIME
- INC ย่อมาจาก INCREMENT
- DEC ย่อมาจาก DECREMENT
- ESC ย่อมาจาก MAIN PROGRAM
- PC ย่อมาจาก LINK COMPUTER (PC.)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### บทสรุปและวิจารณ์

จากการทำ project ขึ้นนี้ได้พบปัญหามากมายและปัญหาส่วนใหญ่เกิดในทาง hard ware เช่น ในการวัดกระแสของโพลซึ่งเราคิดทำเพิ่มขึ้นเพื่อให้งานของได้สมบูรณ์แบบแต่ก็ปัญหา คือ ตัวหม้อแปลงที่ใช้ในการวัดกระแสโพลที่เราทำขึ้นจึงเกิดปัญหาด้านเสถียรภาพในตัวหม้อแปลง ค่าเป็นผลทำให้เกิดการ loss ในตัวมากและยังเกิดการ induced ระหว่างหม้อแปลงกันเอง อีก ในการแก้ที่เราคือต้องทำชุดวัดกระแสเพียงชุดเดียวเท่านั้นหรือมันจะต้องใช้หม้อแปลงที่พิเศษ ฟาราเดย์ แล้วต่อลง ground แต่ใน project ผู้จัดทำใช้ก็โดยวิธีแรกซึ่งได้ผลดี ส่วนชุด drive ที่ใช้ triac ในการขับโพลก็เกิดปัญหาว่าหาจุดทริกไม่ได้เนื่องจากว่า เกิด spice สูงมากหลายเท่าตัวจึงแก้โดยใช้ รีเลย์ แทนก็ได้ ปัญหาที่ส่วนใหญ่ทำให้เราเสียเวลาจึงไม่สามารถพัฒนา project ให้ได้อย่างที่หวังไว้ได้

จากปัญหาต่างๆเหล่านี้ผู้จัดทำว่า น่าจะเป็นประโยชน์สำหรับผู้ที่พัฒนา project นี้และ น่าจะเป็นประโยชน์กับผู้นำ project นี้ไปใช้งาน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CPU "Z80.TBL"
HOF "BIN8"
ORG 0000H
;*****
;* Port for control RTC *
;*****
rtc: equ 80h
sec1000: equ rtc
sec10: equ rtc+1
sec: equ rtc+2
minute: equ rtc+3
hour: equ rtc+4
day: equ rtc+5
date: equ rtc+6
month: equ rtc+7
r_sec100: equ rtc+8
r_sec10: equ rtc+9
r_sec: equ rtc+0ah
r_min: equ rtc+0bh
r_hour: equ rtc+0ch
r_day: equ rtc+0dh
r_date: equ rtc+0eh
r_mon: equ rtc+0fh
t_int: equ rtc+10h
con_int: equ rtc+11h
t_reset: equ rtc+12h
r_reset: equ rtc+13h
sta_bit: equ rtc+14h
t_go: equ rtc+15h
stan_int: equ rtc+16h
t_test: equ rtc+1fh
; 8255 (1)
P_adc: equ 00h
P_b: equ 01h
P_load: equ 02h ;drive LOAD
P_con1: equ 03h
; 8255 (2)
P_lcd1: equ 10h ;for LCD
P_lcd2: equ 11h ;for LCD
P_key: equ 12h ;for Key board
P_con2: equ 13h
;*****
;* Data key *
;*****
k_1: equ 09bh ;1
k_2: equ 0abh ;2
k_3: equ 07bh ;3
k_pro: equ 08bh ;program
k_5: equ 0dbh ;4
k_6: equ 0ebh ;5
k_7: equ 0bbh ;6
k_edit: equ 0cbh ;edit
k_9: equ 09dh ;7
k_10: equ 0adh ;8
k_11: equ 07dh ;9
k_clear: equ 08dh ;Clear
k_manual: equ 0ddh ;
k_14: equ 0edh ;0
k_15: equ 0bdh ;
k_enter: equ 0cdh ;Enter
k_mem: equ 07eh ;Memory
k_main: equ 08eh ;Main
k_time: equ 09eh ;Set time
k_pcl: equ 0aeh ;load from PC
k_inc: equ 0beh ;Inc
k_dec: equ 0ceh ;dec
k_left: equ 0deh ;left
k_right: equ 0eeh ;right
;*****
;* Buffer ram data *
;*****
ram: equ 8000h
b_sec10: equ ram
b_sec: equ ram+1
b_min: equ ram+2
b_hour: equ ram+3
b_day: equ ram+4
b_date: equ ram+5
b_mon: equ ram+6
comp: equ ram+7
key: equ ram+8 ;key board
disb_time: equ ram+9 ;00:00:00
old_hour: equ ram+18
old_min: equ ram+19
old_sec: equ ram+20
s_g1: equ ram+21 ;variable 1
s_g2: equ ram+22 ;variable 2
s_g3: equ ram+23 ;variable 3
s_g4: equ ram+24 ;variable 4
s_g5: equ ram+25 ;variable 5
s_g6: equ ram+26 ;variable 6
addr: equ ram+27 ;
addr2: equ ram+29 ;
addr_k: equ ram+31
addr3: equ ram+34
b_set_time: equ ram+40
p_mon: equ ram+41
p_date: equ ram+42
p_day: equ ram+43
p_hour: equ ram+44
p_min: equ ram+45
p_sec: equ ram+46
bin_code: equ ram+50
bcd_code: equ ram+54
bcd_code1: equ ram+58
b_status: equ ram+65
b_manual1: equ ram+66
b_manual2: equ ram+67
dis_st: equ ram+68
mode: equ ram+80
buff_cur1: equ ram+81
buff_pro1: equ ram+100h
buff_pro2: equ buff_pro1+0500h
buff_pro3: equ buff_pro2+0500h
buff_pro4: equ buff_pro3+0500h
buff_pro5: equ buff_pro4+0500h
buff_pro6: equ buff_pro5+0500h
buff_pro7: equ buff_pro6+0500h
buff_pro8: equ buff_pro7+0500h

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

begin:      jp      start
;*****
;*Program interrupt data from RS-232*
;* OUT = (s_g6) memory data      *
;*      = (s_g5) strobe          *
;*****
                ORG  0066h
                push af
                push bc
                push de
                push hl
                push ix
                push iy
                in   a,(p_adc)
                ld   (s_g6),a
                ld   a,l
                ld   (s_g5),a
                pop  iy
                pop  ix
                pop  hl
                pop  de
                pop  bc
                pop  af
                retn

start:      ld   sp,0ffffh
                call wait
                ld   a,92h
                out  (p_con1),a
                ld   a,88h
                out  (P_con2),a
                call initlcd
                call off_cursor
                call scan_key
                cp   k_right
                jp   z,begin_3
                cp   k_dec
                jp   z,begin_1
                call power_on
                call test_ram
                jp   begin_3

begin_1:   call clrscr
                call delay
                call off_cursor
                ld   b,l
                ld   c,0
                ld   hl,s1_begin
                call print
                call wait
                call wait
                call wait
                call wait
                call power_on
                call test_ram
                ld   a,0
                ld   (buff_pro1),a
                ld   (buff_pro2),a
                ld   (buff_pro3),a
                ld   (buff_pro4),a
                ld   (buff_pro5),a
                ld   (buff_pro6),a

                ld   (buff_pro7),a
                ld   (buff_pro8),a
                ld   (buff_pro1+2),a
                ld   (buff_pro2+2),a
                ld   (buff_pro3+2),a
                ld   (buff_pro4+2),a
                ld   (buff_pro5+2),a
                ld   (buff_pro6+2),a
                ld   (buff_pro7+2),a
                ld   (buff_pro8+2),a
                ld   a,0
                ld   (b_status),a
                ld   (b_manual1),a
                ld   (b_manual2),a
                out  (p_load),a
                ld   a,0ffh
                ld   (key),a
                xor  a
                out  (con_int),a
                ld   hl,0
                ld   (addr),hl
                jp   start1

                ld   a,0ffh
                ld   (key),a
                xor  a
                out  (con_int),a
                ld   a,0
                ld   (b_status),a
                ld   (b_manual1),a
                ld   (b_manual2),a
                out  (p_load),a
                ld   a,0ffh
                ld   (key),a
                ld   hl,0h
                ld   (addr),hl
                call time
                call dis_date
                call dis_time
                call chk_pro
                call status
                call scan_key
                cp   k_time
                call z,set_time
                cp   k_pro
                call z,program
                cp   k_clear
                call z,clear_pro
                cp   k_edit
                call z,edit_pro
                cp   k_manual
                call z>manual
                cp   k_pcl
                call z,pcl
                jp   start1

                push af
                push bc
                push de
                push hl
                push ix

                begin_3:
                ld   a,0ffh
                ld   (key),a
                xor  a
                out  (con_int),a
                ld   a,0
                ld   (b_status),a
                ld   (b_manual1),a
                ld   (b_manual2),a
                out  (p_load),a
                ld   a,0ffh
                ld   (key),a
                ld   hl,0h
                ld   (addr),hl
                call time
                call dis_date
                call dis_time
                call chk_pro
                call status
                call scan_key
                cp   k_time
                call z,set_time
                cp   k_pro
                call z,program
                cp   k_clear
                call z,clear_pro
                cp   k_edit
                call z,edit_pro
                cp   k_manual
                call z>manual
                cp   k_pcl
                call z,pcl
                jp   start1

                pcl:
                push af
                push bc
                push de
                push hl
                push ix

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

push iy
call clrscr
call delay
call off_cursor
ld b,1
ld c,0
ld hl,s1_pcl
call print
ld b,2
ld c,0
ld hl,s2_pcl
call print
pcl_1: call scan_key
cp k_main ; Command code
jp z,pcl_e ; F1 = Start code
cp k_enter ; F2 = Jump channel
jp z,pcl_2 ; F3 = End loading.
jp pcl_1 ; s_g6 = Data
pcl_2: call clrscr
call delay
ld b,1
ld c,0
ld hl,s3_pcl
call print
ld a,0
ld (s_g5),a
ld (s_g4),a
ld iy,buff_prol
ld ix,buff_prol
pcl_3: call scan_key
cp k_main
jp z,pcl_e
ld a,(s_g5)
cp l
jp z,pcl_5
jp pcl_3
pcl_4: push af
push bc
push de
push hl
push ix
push iy
ld a,40h
call gotoxy
push iy
pop hl
ld c,h
call hex_ascii
call wrbyte ;0
ld d,e
call wrbyte ;0
ld c,l
call hex_ascii
call wrbyte ;0
ld d,e
call wrbyte ;0
ld d,":"
call wrbyte ;:
ld d," "
call wrbyte ;space
ld a,(s_g6)
ld c,a
call hex_ascii
call wrbyte
ld d,e
call wrbyte
pop iy
pop ix
pop hl
pop de
pop bc
pop af
ret
; Command code
; F1 = Start code
; F2 = Jump channel
; F3 = End loading.
; s_g6 = Data
pcl_5: push af
push bc
push de
push hl
ld a,(s_g6)
cp 0f1h
jp z,pcl_6
cp 0f2h
jp z,pcl_7
cp 0f3h
jp z,pcl_54
ld a,(s_g4)
cp 0f1h
jp z,pcl_load
call clrscr
call delay
ld b,1
ld c,0
ld hl,s4_pcl
call print
call pcl_4
pcl_51: call scan_key
cp k_main
jp z,pcl_53
jp pcl_51
pcl_53: pop hl
pop de
pop bc
pop af
jp pcl_e
pcl_54: call clrscr
call delay
ld b,1
ld c,0
ld hl,s6_pcl
call print
call wait
call wait
call wait
jp pcl_53
ld a,0
ld (s_g5),a

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

pop hl manual_1: call manual_t
pop de call scan_key
pop bc cp k_right
pop af call z,man_right
jp pcl_3 cp k_left
pcl_6: call clrscr call z,man_left
call delay cp k_main
ld b,1 jp z,manual_e
ld c,0 cp k_enter
ld hl,s5_pcl jp z,manual_2
call print jp manual_1
ld a,0flh manual_2: ld a,c
ld (s_g4),a cp 1
jp pcl_52 jp z,manual_21
pcl_load: ld a,(s_g6) cp 2
ld (iy+0),a jp z,manual_22
inc iy cp 3
jp pcl_52 jp z,manual_23
pcl_7: push iy jp manual_e
pop hl manual_21: ld ix,b_manuall
ld de,500h ld iy,b_manuall2
add hl,de ld a,(s_g1)
push hl cp 1
pop iy jp z,manual_31
jp pcl_3 cp 2
pcl_e: call clrscr jp z,manual_32
call delay cp 3
call off_cursor jp z,manual_33
pop iy cp 4
pop ix jp z,manual_34
pop hl cp 5
pop de jp z,manual_35
pop bc cp 6
pop af jp z,manual_36
ret cp 7
manual: push af jp z,manual_37
push bc cp 8
push de jp z,manual_38
push hl manual_22: ld ix,b_manuall
push ix ld iy,b_manuall2
push iy ld a,(s_g1)
call clrscr cp 1
call delay jp z,manual_41
call on_cursor cp 2
call select_ch jp z,manual_42
ld a,(s_g6) cp 3
cp 1 jp z,manual_43
jp z,manual_e cp 4
ld b,1 jp z,manual_44
ld c,0 cp 5
ld hl,sman_1 jp z,manual_45
call print cp 6
ld b,2 jp z,manual_46
ld c,0 cp 7
ld hl,sman_2 jp z,manual_47
call print cp 8
ld a,67 jp z,manual_48
call gotoxy manual_23: ld ix,b_manuall
ld c,1 ld iy,b_manuall2
call on_cursor ld a,(s_g1)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

cp      1
jp      z,manual_51
cp      2
jp      z,manual_52
cp      3
jp      z,manual_53
cp      4
jp      z,manual_54
cp      5
jp      z,manual_55
cp      6
jp      z,manual_56
cp      7
jp      z,manual_57
cp      8
jp      z,manual_58
manual_31: sett 0,(ix+0)
          sett 0,(iy+0)
          jp   manual_e
manual_32: sett 1,(ix+0)
          sett 1,(iy+0)
          jp   manual_e
manual_33: sett 2,(ix+0)
          sett 2,(iy+0)
          jp   manual_e
manual_34: sett 3,(ix+0)
          sett 3,(iy+0)
          jp   manual_e
manual_35: sett 4,(ix+0)
          sett 4,(iy+0)
          jp   manual_e
manual_36: sett 5,(ix+0)
          sett 5,(iy+0)
          jp   manual_e
manual_37: sett 6,(ix+0)
          sett 6,(iy+0)
          jp   manual_e
manual_38: sett 7,(ix+0)
          sett 7,(iy+0)
          jp   manual_e
manual_41: res 0,(ix+0)
          sett 0,(iy+0)
          jp   manual_e
manual_42: res 1,(ix+0)
          sett 1,(iy+0)
          jp   manual_e
manual_43: res 2,(ix+0)
          sett 2,(iy+0)
          jp   manual_e
manual_44: res 3,(ix+0)
          sett 3,(iy+0)
          jp   manual_e
manual_45: res 4,(ix+0)
          sett 4,(iy+0)
          jp   manual_e
manual_46: res 5,(ix+0)
          sett 5,(iy+0)
          jp   manual_e
manual_47: res 6,(ix+0)
          sett 6,(iy+0)
          jp   manual_e
          manual_48: res 7,(ix+0)
          sett 7,(iy+0)
          jp   manual_e
          manual_51: res 0,(iy+0)
          jp   manual_e
          manual_52: res 1,(iy+0)
          jp   manual_e
          manual_53: res 2,(iy+0)
          jp   manual_e
          manual_54: res 3,(iy+0)
          jp   manual_e
          manual_55: res 4,(iy+0)
          jp   manual_e
          manual_56: res 5,(iy+0)
          jp   manual_e
          manual_57: res 6,(iy+0)
          jp   manual_e
          manual_58: res 7,(iy+0)
          jp   manual_e
          man_left: push af
                   dec  c
                   ld  a,c
                   cp  0
                   call z,man_left1
                   pop  af
                   ret
          man_left1: ld  c,4
                   ret
          man_right: push af
                   inc  c
                   ld  a,c
                   cp  4
                   call z,man_right1
                   pop  af
                   ret
          man_right1: ld  c,1
                   ret
          manual_t:  push af
                   ld  a,c
                   cp  1
                   call z,manual_t1
                   cp  2
                   call z,manual_t2
                   cp  3
                   call z,manual_t3
                   pop  af
                   ret
          manual_t1: push af
                   ld  a,(man_t)
                   call gotoxy
                   pop  af
                   ret
          manual_t2: push af
                   ld  a,(man_t+1)
                   call gotoxy
                   pop  af
                   ret
          manual_t3: push af
                   ld  a,(man_t+2)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

call gotoxy
pop af
ret
manual_e: call clrscr
call delay
call off_cursor
pop iy
pop ix
pop hl
pop de
pop bc
pop af
ret
man_t:   dfb 67,71,76
no_update: push af
push bc
push de
push hl
push ix
push iy
ld a,0
ld (s_g6),a
ld b,(iy+0)
ld a,(b_mon)
cp b
jp nz,no_up_e
ld b,(iy+1)
ld a,(b_date)
cp b
jp nz,no_up_e
ld b,(iy+2)
ld a,(b_day)
cp b
jp nz,no_up_e
ld b,(iy+3)
ld a,(b_hour)
cp b
update_e: pop iy
pop ix
pop hl
pop de
pop bc
pop af
ret
update_1: ld b,2
ld c,0
ld hl,sup_1
call print
ld a,(b_mon)
jp update_7
update_2: ld b,2
ld c,0
ld hl,sup_2
call print
ld a,(b_date)
jp update_7
update_3: ld b,2
ld c,0
ld hl,sup_3
call print
ld a,(b_day)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

update_4:  jp  update_7          cp  0
           ld  b,2          jp  z,edit_em
           ld  c,0          call clrscr
           ld  hl,sup_4     call delay
           call print      call off_cursor
           ld  a,(b_hour)   ld  b,1
           jp  update_7     ld  c,0
update_5:  ld  b,2          ld  hl,se_2
           ld  c,0          call print
           ld  hl,sup_5     ld  c,(ix+1)
           call print      call hex_ascii
           ld  a,(b_min)   ld  d,e
           jp  update_7     call wrbyte
update_6:  ld  b,2          ld  b,2
           ld  c,0          ld  c,0
           ld  hl,sup_6     ld  hl,se_3
           call print      call print
           ld  a,(b_sec)   ld  a,72
           jp  update_7     call gotoxy
update_7:  ld  c,a          ld  b,(ix+0)
           call hex_ascii  call bin_bcd
           call wrbyte     ld  c,b
           ld  d,e          call hex_ascii
           call wrbyte     call wrbyte
           ld  a,1          ld  d,e
           ld  (s_g6),a     call wrbyte
           ld  d," "        call wait
           call wrbyte     call wait
           call wrbyte     call wait
           call wait       call wait
           call wait       call wait
           call wait       call wait
           call wait       call clrscr
           ld  b,2          call delay
           ld  c,0          ld  a,0
           ld  hl,sup_7     ld  (s_g1),a
           call print      ld  a,(ix+1)
           ld  b,2          ld  (s_g2),a
           ld  c,0          edit_1: ld  a,(s_g2)
           ld  hl,st_pfl1  cp  1
           call print      call z,edit_3
           jp  update_e    cp  2
edit_pro:  push af         call z,edit_4
           push bc        cp  3
           push de        call z,edit_5
           push hl        cp  4
           push ix        call z,edit_6
           push iy        edit_2: call scan_key
           call clrscr    cp  k_main
           call delay     jp  z,edit_e
           ld  b,2        cp  k_inc
           ld  c,0        jp  z,edit_inc
           ld  hl,se_1    cp  k_dec
           call print     jp  z,edit_dec
           call select_ch cp  k_pro
           ld  a,(s_g6)   jp  z,edit_pr
           cp  1          cp  k_clear
           jp  z,edit_e   jp  z,edit_cl
           ld  a,(ix+0)  jp  edit_2

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

edit_cl:  ld  a,(s_g1)          edit_pr:  ld  a,(ix+1)
          ld  b,a             cp  1
          ld  a,0             jp  z,edit_p1
          ld  a,(s_g6)        cp  2
          ld  a,(ix+0)        jp  z,edit_p2
          sub  b               cp  3
          cp  1               jp  z,edit_p3
          jp  z,edit_cl2      cp  4
          cp  2               jp  z,edit_p4
          jp  z,edit_cl3      edit_pl:  push af
          call wait           push bc
          ld  b,a             push de
          push iy            push hl
edit_cl1: ld  a,(iy+0ch)      push ix
          ld  (iy+0),a        push iy
          ld  a,(iy+0dh)      call cl_baa
          ld  (iy+1),a        call clrscr
          ld  a,(iy+0eh)      call delay
          ld  (iy+2),a        call on_cursor
          ld  a,(iy+0fh)      call wait
          ld  (iy+3),a        ld  b,1
          ld  a,(iy+10h)       ld  c,0
          ld  (iy+4),a        ld  hl,st_pf1
          ld  a,(iy+11h)       call print
          ld  (iy+5),a        ld  b,2
          ld  a,(iy+12h)       ld  c,0
          ld  (iy+6),a        ld  hl,st_pf11
          ld  a,(iy+13h)       call print
          ld  (iy+7),a        ld  a,11
          ld  a,(iy+14h)       call gotoxy
          ld  (iy+8),a        call dis_f1
          ld  a,(iy+15h)       ld  a,11
          ld  (iy+9),a        call gotoxy
          ld  a,(iy+16h)       ld  c,1
          ld  (iy+0ah),a       edit_pl1: call ta_pl
          ld  a,(iy+17h)       call scan_key
          ld  (iy+0bh),a       cp  k_left
          call inc_ch          call z,pl_left
          djnz edit_cl1        cp  k_right
          dec  (ix+0)          call z,pl_right
          pop  iy              cp  k_inc
          call wait           call z,pl_inc
          ld  a,(s_g6)        cp  k_dec
          cp  1               call z,pl_dec
          call z,dec_ch        cp  k_main
          ld  a,(ix+0)        jp  z,edit_p_e ;new
          cp  0               cp  k_enter
          jp  z,edit_em        jp  z,edit_pl2 ;new
          jp  edit_l          call key_press
edit_cl2: push iy            jr  edit_pl1
          ld  a,(s_g1)          edit_pl2: call update
          dec  a               ld  a,(s_g6)
          ld  (s_g1),a        cp  1
          ld  b,1             jp  z,edit_p1
          ld  a,1             ld  a,(b_mon)
          ld  (s_g6),a        ld  (iy+0),a
          jp  edit_cl1        ld  a,(b_date)
edit_cl3: push iy            ld  (iy+1),a
          ld  b,1             ld  a,(b_day)
          jp  edit_cl1        ld  (iy+2),a

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ld a,(b_hour)
ld (iy+3),a
ld a,(b_min)
ld (iy+4),a
ld a,(b_sec)
ld (iy+5),a
up_1: ld a,75
call gotoxy
call dis_f1
ld a,11
call gotoxy
ld c,1
edit_p13: call ota_p1
call scan_key
cp k_left
call z,p1_left
cp k_right
call z,p1_right
cp k_inc
call z,opl_inc
cp k_dec
call z,opl_dec
cp k_main
jp z,edit_p_e
cp k_enter
jp z,edit_p14
call key1_press
jr edit_p13
edit_p14: call update
ld a,(s_g6)
cp 1
jp z,up_1
ld a,(b_mon)
ld (iy+6),a
ld a,(b_date)
ld (iy+7),a
ld a,(b_day)
ld (iy+8),a
ld a,(b_hour)
ld (iy+9),a
ld a,(b_min)
ld (iy+10),a
ld a,(b_sec)
ld (iy+11),a
edit_p_e: call wait
call clrscr
call delay
call off_cursor
pop iy
pop ix
pop hl
pop de
pop bc
pop af
jp edit_1
edit_p2: push af
push bc
push de
push hl
ld a,(b_hour)
push ix
push iy
call cl_baa
call clrscr ;function 1
call delay
call on_cursor
call wait
ld b,1
ld c,0
ld hl,st_pfl
call print
ld b,2
ld c,0
ld hl,st_pfl1
call print
ld a,7 ;
call gotoxy
call dis_f2 ;
ld a,7 ;
call gotoxy
ld c,1
edit_p21: call ta_p2 ;
call scan_key
cp k_left
call z,p2_left ;
cp k_right
call z,p2_right ;
cp k_inc
call z,p2_inc ;
cp k_dec
call z,p2_dec ;
cp k_main
jp z,edi2_p_e ;new
cp k_enter
jp z,edit_p22 ;new
call key_press2
jr edit_p21 ;
edit_p22: call update
ld a,(s_g6)
cp 1
jp z,edit_p2
ld a,(b_mon)
ld (iy+10),a
ld a,(b_date)
ld (iy+11),a
ld a,(b_day)
ld (iy+12),a
ld a,(b_hour)
ld (iy+13),a
ld a,(b_min)
ld (iy+14),a
ld a,(b_sec)
ld (iy+15),a
up_2: ld a,71 ;
call gotoxy
call dis_f2 ;
ld a,7 ;
call gotoxy
ld c,1
edit_p23: call ota_p2 ;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

call scan_key          ld hl,st_pf11
cp k_left              call print
call z,p2_left        ; ld a,8 ;
cp k_right            call gotoxy
call z,p2_right      ; call dis_f3 ;
cp k_inc              ld a,8 ;
call z,op2_inc       ; call gotoxy
cp k_dec              ld c,1
call z,op2_dec      ; edit_p31: call ta_p3 ;
cp k_main            call scan_key
jp z,edi2_p_e        ; cp k_left
cp k_enter           call z,p3_left ;
jp z,edit_p24       ; cp k_right
call key1_p2         call z,p3_right ;
jr edit_p23         ; cp k_inc
                    call z,p3_inc ;
                    cp k_dec ;
                    call z,p2_dec ;
                    cp k_main ;
                    jp z,edi3_p_e ;new
                    cp k_enter ;new
                    jp z,edit_p32 ;new
                    call key_press3
                    jr edit_p31 ;
                    edit_p32: call update
                    ld a,(s_g6)
                    cp 1
                    jp z,up_2
                    ld a,(b_mon)
                    ld (iy+6),a
                    ld a,(b_date)
                    ld (iy+7),a
                    ld a,(b_day)
                    ld (iy+8),a
                    ld a,(b_hour)
                    ld (iy+9),a
                    ld a,(b_min)
                    ld (iy+10),a
                    ld a,(b_sec)
                    ld (iy+11),a
                    edi2_p_e: call wait
                    call clrscr
                    call delay
                    call off_cursor
                    pop iy
                    pop ix
                    pop hl
                    pop de
                    pop bc
                    pop af
                    jp edit_1
                    up_3: ld a,72 ;
                    call gotoxy
                    call dis_f3
                    ld a,8 ;
                    call gotoxy
                    ld c,1
                    edit_p33: call ota_p3 ;
                    call scan_key
                    cp k_left ;
                    call z,p3_left ;
                    cp k_right ;
                    call z,p3_right ;
                    cp k_inc ;
                    call z,op3_inc ;
                    cp k_dec ;
                    call z,op3_dec ;
                    cp k_main ;
                    jp z,edi3_p_e ;
                    cp k_enter ;
                    jp z,edit_p34 ;
                    edit_p24: call update
                    ld a,(s_g6)
                    cp 1
                    jp z,up_2
                    ld a,(b_mon)
                    ld (iy+6),a
                    ld a,(b_date)
                    ld (iy+7),a
                    ld a,(b_day)
                    ld (iy+8),a
                    ld a,(b_hour)
                    ld (iy+9),a
                    ld a,(b_min)
                    ld (iy+10),a
                    ld a,(b_sec)
                    ld (iy+11),a
                    edi2_p_e: call wait
                    call clrscr
                    call delay
                    call off_cursor
                    pop iy
                    pop ix
                    pop hl
                    pop de
                    pop bc
                    pop af
                    jp edit_1
                    edit_p3: push af
                    push bc
                    push de
                    push hl
                    push ix
                    push iy
                    call cl_baa
                    call clrscr ;function 1
                    call delay
                    call on_cursor
                    call wait
                    ld b,1
                    ld c,0
                    ld hl,st_pf1
                    call print
                    ld b,2
                    ld c,0

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

call key3_p3
jr edit_p33 ;
edit_p34: call update
ld a,(s_g6)
cp 1
jp z,up_3
ld a,(b_mon)
ld (iy+6),a
ld a,(b_date)
ld (iy+7),a
ld a,(b_day)
ld (iy+8),a
ld a,(b_hour)
ld (iy+9),a
ld a,(b_min)
ld (iy+10),a
ld a,(b_sec)
ld (iy+11),a
edi3_p_e: call wait
call clrscr
call delay
call off_cursor
pop iy
pop ix
pop hl
pop de
pop bc
pop af
jp edit_1
edit_p4: push af
push bc
push de
push hl
push ix
push iy
call cl_baa
call clrscr ;function 1
call delay
call on_cursor
call wait
ld b,1
ld c,0
ld hl,st_pf1
call print
ld b,2
ld c,0
ld hl,st_pf11
call print
ld a,5 ;
call gotoxy
call dis_f4 ;
ld a,69 ;
call gotoxy
ld c,1
edit_p41: call ta_p4 ;
call scan_key
cp k_left
call z,p4_left ;
cp k_right
call z,p4_right ;
cp k_inc
call z,op4_inc ;
cp k_dec
call z,op4_dec ;
cp k_main
jp z,edi4_p_e ;
cp k_enter
jp z,edit_p44 ;
call key4_p4
jr edit_p43 ;
edit_p44: call update
ld a,(s_g6)
cp 1
jp z,up_4
ld s,(b_mon)
ld (iy+6),a
ld a,(b_date)
ld (iy+7),a
ld a,(b_day)
ld (iy+8),a
ld a,(b_hour)
ld (iy+9),a
cp k_inc
call z,p4_inc ;
cp k_dec
call z,p4_dec ;
cp k_main
jp z,edi4_p_e ;new
cp k_enter
jp z,edit_p42 ;new
call key_press4
jr edit_p41 ;
edit_p42: call update
ld a,(s_g6)
cp 1
jp z,edit_p4
ld a,(b_mon)
ld (iy+0),a
ld a,(b_date)
ld (iy+1),a
ld a,(b_day)
ld (iy+2),a
ld a,(b_hour)
ld (iy+3),a
ld a,(b_min)
ld (iy+4),a
ld a,(b_sec)
ld (iy+5),a
ld a,69 ;
call gotoxy
call dis_f4 ;
ld a,5 ;
call gotoxy
ld c,1 ;
edit_p43: call ota_p4 ;
call scan_key
cp k_left ;
call z,p4_left ;
cp k_right ;
call z,p4_right ;
cp k_inc ;
call z,op4_inc ;
cp k_dec ;
call z,op4_dec ;
cp k_main ;
jp z,edi4_p_e ;
cp k_enter ;
jp z,edit_p44 ;
call key4_p4
jr edit_p43 ;
edit_p44: call update
ld a,(s_g6)
cp 1
jp z,up_4
ld s,(b_mon)
ld (iy+6),a
ld a,(b_date)
ld (iy+7),a
ld a,(b_day)
ld (iy+8),a
ld a,(b_hour)
ld (iy+9),a

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ld a,(b_min)
ld (iy+10),a
ld a,(b_sec)
ld (iy+11),a
edit4_p_e: call wait
call clrscr
call delay
call off_cursor
pop iy
pop ix
pop hl
pop de
pop bc
pop af
jp edit_1
cl_baa: push af
ld a,(iy+0)
ld (b_mon),a
ld a,(iy+1)
ld (b_date),a
ld a,(iy+2)
ld (b_day),a
ld a,(iy+3)
ld (b_hour),a
ld a,(iy+4)
ld (b_min),a
ld a,(iy+5)
ld (b_sec),a
pop af
ret
edit_inc: ld a,(ix+0)
ld b,a
ld a,(s_gl)
inc a
cp b
jp z,edit_1
call inc_ch
ld a,(s_gl)
inc a
ld (s_gl),a
jp edit_1
edit_dec: ld a,0
ld b,a
ld a,(s_gl)
cp b
jp z,edit_1
call dec_ch
ld a,(s_gl)
dec a
ld (s_gl),a
jp edit_1
edit_e: call clrscr
call delay
call off_cursor
pop iy
pop ix
pop hl
pop de
pop bc
pop af
ret
edit_3: push af
call clrscr
call delay
ld a,(s_gl)
ld c,a
inc c
ld b,c
call bin_bcd
ld c,b
call hex_ascii
call wrbyte
ld d,e
call wrbyte
ld a,11
call gotoxy
ld a,(iy+0)
ld (b_mon),a
ld a,(iy+1)
ld (b_date),a
ld a,(iy+2)
ld (b_day),a
ld a,(iy+3)
ld (b_hour),a
ld a,(iy+4)
ld (b_min),a
ld a,(iy+5)
ld (b_sec),a
call dis_fl
ld a,75
call gotoxy
ld a,(iy+6)
ld (b_mon),a
ld a,(iy+7)
ld (b_date),a
ld a,(iy+8)
ld (b_day),a
ld a,(iy+9)
ld (b_hour),a
ld a,(iy+0ah)
ld (b_min),a
ld a,(iy+0bh)
ld (b_sec),a
call dis_fl
pop af
ret
edit_4: push af
call clrscr
call delay
ld a,(s_gl)
ld c,a
inc c
ld b,c
call bin_bcd
ld c,b
call hex_ascii
call wrbyte
ld d,e
call wrbyte
ld a,7

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

call gotoxy
ld a,(iy+0)
ld (b_mon),a
ld a,(iy+1)
ld (b_date),a
ld a,(iy+2)
ld (b_day),a
ld a,(iy+3)
ld (b_hour),a
ld a,(iy+4)
ld (b_min),a
ld a,(iy+5)
ld (b_sec),a
call dis_f2
ld a,71
call gotoxy
ld a,(iy+6)
ld (b_mon),a
ld a,(iy+7)
ld (b_date),a
ld a,(iy+8)
ld (b_day),a
ld a,(iy+9)
ld (b_hour),a
ld a,(iy+0ah)
ld (b_min),a
ld a,(iy+0bh)
ld (b_sec),a
call dis_f2
pop af
ret
edit_5:
push af
call clrscr
call delay
ld a,(s_gl)
ld c,a
inc c
ld b,c
call bin_bcd
ld c,b
call hex_ascii
call wrbyte
ld d,e
call wrbyte
ld a,8
call gotoxy
ld a,(iy+0)
ld (b_mon),a
ld a,(iy+1)
ld (b_date),a
ld a,(iy+2)
ld (b_day),a
ld a,(iy+3)
ld (b_hour),a
ld a,(iy+4)
ld (b_min),a
ld a,(iy+5)
ld (b_sec),a
call dis_f3
ld a,72
call gotoxy
ld a,(iy+6)
ld (b_mon),a
ld a,(iy+7)
ld (b_date),a
ld a,(iy+8)
ld (b_day),a
ld a,(iy+9)
ld (b_hour),a
ld a,(iy+0ah)
ld (b_min),a
ld a,(iy+0bh)
ld (b_sec),a
call dis_f3
pop af
ret
edit_6:
push af
call clrscr
call delay
ld a,(s_gl)
ld c,a
inc c
ld b,c
call bin_bcd
ld c,b
call hex_ascii
call wrbyte
ld d,e
call wrbyte
ld a,5
call gotoxy
ld a,(iy+0)
ld (b_mon),a
ld a,(iy+1)
ld (b_date),a
ld a,(iy+2)
ld (b_day),a
ld a,(iy+3)
ld (b_hour),a
ld a,(iy+4)
ld (b_min),a
ld a,(iy+5)
ld (b_sec),a
call dis_f4
ld a,69
call gotoxy
ld a,(iy+6)
ld (b_mon),a
ld a,(iy+7)
ld (b_date),a
ld a,(iy+8)
ld (b_day),a
ld a,(iy+9)
ld (b_hour),a
ld a,(iy+0ah)
ld (b_min),a
ld a,(iy+0bh)
ld (b_sec),a
call dis_f4
pop af

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

edit_em:   ret
           call clrscr
           call delay
           call off_cursor
           ld b,1
           ld c,0
           ld hl,se_4
           call print
           call wait
           call wait
           call wait
           jp edit_e
se_1:     dfb " Edit data$"
se_2:     dfb "Function $"
se_3:     dfb "Total PROGRAM$"
se_4:     dfb " PROGRAM EMPTY$"
chk_pro:  push af
           push bc
           push de
           push hl
           push ix
           push iy
           call time
           ld hl,b_status
c_pro1:   ld a,(b_manual2)
           bit 0,a
           jp z,c_pro11
           ld a,(b_manuall)
           bit 0,a
           call z,chk_off1
           call nz,chk_on1
           jp c_pro2
c_pro11:  ld ix,buffer1
           ld iy,buffer1+4
           call chk_pro1
           cp 1
           call z,chk_on1
           ld iy,buffer1+4
           call chk_pro2
           cp 1
           call z,chk_off1
c_pro2:  ld a,(b_manual2)
           bit 1,a
           jp z,c_pro21
           ld a,(b_manuall)
           bit 1,a
           call z,chk_off2
           call nz,chk_on2
           jp c_pro3
c_pro21: ld ix,buffer2
           ld iy,buffer2+4
           call chk_pro1
           cp 1
           call z,chk_on2
           ld iy,buffer2+4
           call chk_pro2
           cp 1
           call z,chk_off2
c_pro3:  ld a,(b_manual2)
           bit 2,a
           jp z,c_pro31
           ld a,(b_manuall)
           bit 2,a
           call z,chk_off3
           call nz,chk_on3
           jp c_pro4
c_pro31: ld ix,buffer3
           ld iy,buffer3+4
           call chk_pro1
           cp 1
           call z,chk_on3
           ld iy,buffer3+4
           call chk_pro2
           cp 1
           call z,chk_off3
           ld a,(b_manual2)
           bit 3,a
           jp z,c_pro41
           ld a,(b_manuall)
           bit 3,a
           call z,chk_off4
           call nz,chk_on4
           jp c_pro5
c_pro41: ld ix,buffer4
           ld iy,buffer4+4
           call chk_pro1
           cp 1
           call z,chk_on4
           ld iy,buffer4+4
           call chk_pro2
           cp 1
           call z,chk_off4
           ld a,(b_manual2)
           bit 4,a
           jp z,c_pro51
           ld a,(b_manuall)
           bit 4,a
           call z,chk_off5
           call nz,chk_on5
           jp c_pro6
c_pro51: ld ix,buffer5
           ld iy,buffer5+4
           call chk_pro1
           cp 1
           call z,chk_on5
           ld iy,buffer5+4
           call chk_pro2
           cp 1
           call z,chk_off5
           ld a,(b_manual2)
           bit 5,a
           jp z,c_pro61
           ld a,(b_manuall)
           bit 5,a
           call z,chk_off6
           call nz,chk_on6
           jp c_pro7
c_pro61: ld ix,buffer6
           ld iy,buffer6+4
           call chk_pro1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

cp 1 ret
call z,chk_on6 chk_on7: sett 6,(hl)
ld iy,buff_pro6+4 ret
call chk_pro2 chk_on8: sett 7,(hl)
cp 1 ret
call z,chk_off6 chk_off1: res 0,(hl)
c_pro7: ld a,(b_manual2) ret
bit 6,a chk_off2: res 1,(hl)
jp z,c_pro71 ret
ld a,(b_manual1) chk_off3: res 2,(hl)
bit 6,a ret
call z,chk_off7 chk_off4: res 3,(hl)
call nz,chk_on7 ret
jp c_pro8 chk_off5: res 4,(hl)
c_pro71: ld ix,buff_pro7 ret
ld iy,buff_pro7+4 chk_off6: res 5,(hl)
call chk_pro1 ret
cp 1 chk_off7: res 6,(hl)
call z,chk_on7 ret
ld iy,buff_pro7+4 chk_off8: res 7,(hl)
call chk_pro2 ret
cp 1 chk_pro1: ld a,(ix+0)
call z,chk_off7 cp 0
c_pro8: ld a,(b_manual2) ret z
bit 7,a ld a,(ix+1)
jp z,c_pro81 cp 1
ld a,(b_manual1) jp z,chk_pof1
bit 7,a cp 2
call z,chk_off8 jp z,chk_pof2
call nz,chk_on8 cp 3
jp c_pro9 jp z,chk_pof3
c_pro81: ld ix,buff_pro8 cp 4
ld iy,buff_pro8+4 jp z,chk_pof4
call chk_pro1 ret
cp 1 chk_pro2: ld a,(ix+0)
call z,chk_on8 cp 0
ld iy,buff_pro8+4 ret z
call chk_pro2 ld a,(ix+1)
cp 1
call z,chk_off8 jp z,chk_prof1
c_pro9: ld a,(b_status) cp 2
out (p_load),a jp z,chk_prof2
pop iy cp 3
pop ix jp z,chk_prof3
pop hl cp 4
pop de jp z,chk_prof4
pop bc ret
pop af
ret chk_pof1: ld b,(ix+0)
chk_on1: sett 0,(hl) chk_pof1c: ld a,(b_hour)
ret cp (iy+3)
chk_on2: sett 1,(hl) jr nz,chk_pof11
ret ld a,(b_min)
chk_on3: sett 2,(hl) cp (iy+4)
ret jr nz,chk_pof11
chk_on4: sett 3,(hl) ld a,(b_sec)
ret cp (iy+5)
chk_on5: sett 4,(hl) jr nz,chk_pof11
ret ld a,1
ret
chk_on6: sett 5,(hl) chk_pof11: call inc_ch

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

djnz chk_pof1c          chk_pof4c
ld a,0                 ld a,0
ret                   ret
chk_pof2: ld b,(ix+0)   chk_prof1: ld b,(ix+0)
chk_pof2c: ld a,(b_day)  chk_prof1c: ld a,(b_hour)
cp (iy+2)              cp (iy+9)
jr nz,chk_pof21       jr nz,chk_prof11
ld a,(b_hour)         ld a,(b_min)
cp (iy+3)             cp (iy+10)
jr nz,chk_pof21       jr nz,chk_prof11
ld a,(b_min)         ld a,(b_sec)
cp (iy+4)             cp (iy+11)
jr nz,chk_pof21       jr nz,chk_prof11
ld a,(b_sec)         ld a,1
cp (iy+5)             ret
jr nz,chk_pof21       chk_prof11: call inc_ch
ld a,1                djnz chk_prof1c
ret                   ld a,0
chk_pof21: call inc_ch  ret
djnz chk_pof2c         chk_prof2: ld b,(ix+0)
ld a,0                chk_prof2c: ld a,(b_day)
ret                   cp (iy+8)
chk_pof3: ld b,(ix+0)   jr nz,chk_prof21
chk_pof3c: ld a,(b_date) ld a,(b_hour)
cp (iy+1)             cp (iy+9)
jr nz,chk_pof31       jr nz,chk_prof21
ld a,(b_hour)         ld a,(b_min)
cp (iy+3)             cp (iy+10)
jr nz,chk_pof31       jr nz,chk_prof21
ld a,(b_min)         ld a,(b_sec)
cp (iy+4)             cp (iy+11)
jr nz,chk_pof31       jr nz,chk_prof21
ld a,(b_sec)         ld a,1
cp (iy+5)             ret
jr nz,chk_pof31       chk_prof21: call inc_ch
ld a,1                djnz chk_prof2c
ret                   ld a,0
chk_pof31: call inc_ch  ret
djnz chk_pof3c         chk_prof3: ld b,(ix+0)
ld a,0                chk_prof3c: ld a,(b_date)
ret                   cp (iy+7)
chk_pof4: ld b,(ix+0)   jr nz,chk_prof31
chk_pof4c: ld a,(b_mon) ld a,(b_hour)
cp (iy+0)             cp (iy+9)
jr nz,chk_pof41       jr nz,chk_prof31
ld a,(b_date)         ld a,(b_min)
cp (iy+1)             cp (iy+10)
jr nz,chk_pof41       jr nz,chk_prof31
ld a,(b_hour)         ld a,(b_sec)
cp (iy+3)             cp (iy+11)
jr nz,chk_pof41       jr nz,chk_prof31
ld a,(b_min)         ld a,1
cp (iy+4)             ret
jr nz,chk_pof41       chk_prof31: call inc_ch
ld a,(b_sec)         djnz chk_prof3c
cp (iy+5)             ld a,0
jr nz,chk_pof41       ret
ld a,1                chk_prof4: ld b,(ix+0)
ret                   chk_prof4c: ld a,(b_mon)
chk_pof41: call inc_ch  cp (iy+6)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

jr    nz,chk_prof41
ld    a,(b_date)
cp    (iy+7)
jr    nz,chk_prof41
ld    a,(b_hour)
cp    (iy+9)
jr    nz,chk_prof41
ld    a,(b_min)
cp    (iy+10)
jr    nz,chk_prof41
ld    a,(b_sec)
cp    (iy+11)
jr    nz,chk_prof41
ld    a,1
ret
chk_prof41: call inc_ch
          djnz chk_prof4c
          ld  a,0
          ret
;*****
;* Display status LOAD *
;*****
status:  push af
          push bc
          push de
          push hl
          push ix
          push iy
          ld  ix,dis_st
          ld  (ix+0),31h
          ld  (ix+1),32h
          ld  (ix+2),33h
          ld  (ix+3),34h
          ld  (ix+4),35h
          ld  (ix+5),36h
          ld  (ix+6),37h
          ld  (ix+7),38h
          ld  (ix+8),"$"
          ld  iy,b_status
          ld  c,(iy+0)
          bit 0,c
          call nz,sta_0
          inc ix
          bit 1,c
          call nz,sta_0
          inc ix
          bit 2,c
          call nz,sta_0
          inc ix
          bit 3,c
          call nz,sta_0
          inc ix
          bit 4,c
          call nz,sta_0
          inc ix
          bit 5,c
          call nz,sta_0
          inc ix
          bit 6,c
          call nz,sta_0
          inc ix
          bit 7,c
          call nz,status_7
          inc ix
          bit 7,c
          call nz,status_8
          ld  b,2
          ld  c,3
          ld  hl,st_sl
          call print
          ld  b,2
          ld  c,9
          ld  hl,dis_st
          call print
          pop iy
          pop ix
          pop hl
          pop de
          pop bc
          pop af
          ret
          status_1: ld  b,(iy+1)
                   bit 0,b
                   call z,sta_1
                   call nz,sta_2
                   ret
                   status_2: ld  b,(iy+1)
                               bit 1,b
                               call z,sta_1
                               call nz,sta_2
                               ret
                   status_3: ld  b,(iy+1)
                               bit 2,b
                               call z,sta_1
                               call nz,sta_2
                               ret
                   status_4: ld  b,(iy+1)
                               bit 3,b

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        call z,sta_1
        call nz,sta_2
        ret
status_5: ld b,(iy+1)
        bit 4,b
        call z,sta_1
        call nz,sta_2
        ret
status_6: ld b,(iy+1)
        bit 5,b
        call z,sta_1
        call nz,sta_2
        ret
status_7: ld b,(iy+1)
        bit 6,b
        call z,sta_1
        call nz,sta_2
        ret
status_8: ld b,(iy+1)
        bit 7,b
        call z,sta_1
        call nz,sta_2
        ret
sta_0:   ld (ix+0),05fh
        ret
sta_1:   ld (ix+0),0ffh
        ret
sta_2:   ld (ix+0),"o"
        ret
st_sl:   dfb "LOAD $"
;*****
;* Select channel *
;* Input = - *
;* Output = IX total *
;* IY data program *
;*****
select_ch: push af
        push bc
        push de
        push hl
        ld ix,s_g1
        ld a,0
        ld (ix+0),a
        ld (s_g6),a
        ld b,1
        ld c,0
        ld hl,st_p1
        call print
        ld a,9
        call gotoxy
        call delay
        call on_cursor
        call delay
        ld c,1
program1: call scan_key
        cp k_left
        call z,program2
        cp k_right
        call z,program3
        cp k_main
        jp z,sel_ch
        cp k_enter
        jr z,program4
        jr program1
program4: ld a,c
        ld (s_g1),a
        call hex_ascii
        ld a,9
        call gotoxy
        ld d,e
        call wrbyte
        ld d,20h
        call wrbyte
        call wrbyte
        call wrbyte
        call wrbyte
        call wrbyte
        call wrbyte
        call wrbyte
        ld a,(s_g1)
        cp 1
        call z,program71
        cp 2
        call z,program72
        cp 3
        call z,program73
        cp 4
        call z,program74
        cp 5
        call z,program75
        cp 6
        call z,program76
        cp 7
        call z,program77
        cp 8
        call z,program78
        call wait
        pop hl
        pop de
        pop bc
        pop af
        ret
        sel_ch: ld a,1
        ld (s_g6),a
        pop hl
        pop de
        pop bc
        pop af
        ret
program71: ld ix,buff_pro1
        ld iy,buff_pro1+4
        ret
program72: ld ix,buff_pro2
        ld iy,buff_pro2+4
        ret
program73: ld ix,buff_pro3
        ld iy,buff_pro3+4
        ret
program74: ld ix,buff_pro4
        ld iy,buff_pro4+4

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ret                                pop  bc
program75: ld  ix,buff_pro5         pop  af
          ld  iy,buff_pro5+4       ret
          ret
;*****
program76: ld  ix,buff_pro6         ;* Program load ON/OFF load *
          ld  iy,buff_pro6+4       ;*****
          ret
program77: ld  ix,buff_pro7
          ld  iy,buff_pro7+4
          ret
program78: ld  ix,buff_pro8
          ld  iy,buff_pro8+4
          ret
;*****
;* Clear program *
;*****
clear_pro: push af
          push bc
          push de
          push hl
          push ix
          push iy
          call delay
          call clrscr
          call delay
          ld  b,2
          ld  c,0
          ld  hl,st_c1
          call print
          call select_ch
          ld  a,(s_g1)
          cp  0
          jr  z,cl_end
          call clrscr
          ld  b,1
          ld  c,0
          ld  hl,st_c2
          call print
          ld  c,a
          call hex_ascii
          call wrbyte
          call hex_ascii
          ld  d,e
          call wrbyte
          ld  b,2
          ld  c,0
          ld  hl,st_c3
          call print
          ld  a,0
          ld  (ix+0),a
          call wait
          call wait
          call wait
cl_end:  call clrscr
          call delay
          call off_cursor
          pop  iy
          pop  ix
          pop  hl
          pop  de
          program:  push af
                    push bc
                    push de
                    push hl
                    push ix
                    push iy
                    call delay
                    call clrscr
                    call delay
                    call select_ch
                    ld  a,(s_g6)
                    cp  1
                    jp  z,program_e
                    ld  a,(ix+0)
                    cp  0
                    jp  nz,pro_f
                    ld  b,2
                    ld  c,0
                    ld  hl,st_p2
                    call print
                    jr  pro_ff5
                    ld  b,a
                    pro_f:
                    pro_ff:  push bc
                                ld  b,12
                                pro_ff1:  inc  iy
                                    djnz pro_ff1
                                    pop  bc
                                    djnz pro_ff
                                    jp  pro_f1
                                ld  a,49h
                                pro_ff5:
                                call gotoxy
                                    ld  c,1
                                program41: call scan_key
                                    cp  k_left
                                    call z,program5
                                    cp  k_right
                                    call z,program6
                                    cp  k_main
                                    jp  z,program_e
                                    cp  k_enter
                                    jr  z,program7
                                    jr  program41
                                ld  a,c
                                ld  (ix+1),a
                                call hex_ascii
                                ld  a,49h
                                call gotoxy
                                ld  d,e
                                call wrbyte
                                ld  d,20h
                                call wrbyte
                                call wrbyte
                                call wrbyte
                                call wrbyte

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

call wrbyte
call wrbyte
call wrbyte
call off_cursor
call wait
call wait
call wait
pro_f1: call delay
call clrscr
call delay
call on_cursor
ld b,1
ld c,0
ld hl,st_p3
call print
ld b,2
ld c,0
ld hl,st_p4
call print
ld a,8
call gotoxy
ld a,(ix+0)
ld b,a
call bin_bcd
ld c,b
call hex_ascii
call wrbyte
ld d,e
call wrbyte
ld a,52h
call gotoxy
prog_loop: call scan_key
cp k_main
jp z,program_e
cp k_enter
jr z,program8
jr prog_loop
program8: call cl_b
call wait
ld a,(ix+1)
cp 1
jp z,program81
cp 2
jp z,program82
cp 3
jp z,program83
cp 4
jp z,program84
program81: call clrscr
call delay
ld b,1
ld c,0
ld hl,st_pf1
call print
ld b,2
ld c,0
ld hl,st_pf11
call print
ld a,11
call gotoxy
call dis_f1
ld a,11
call gotoxy
ld c,1
program811: call ta_pl
call scan_key
cp k_left
call z,pl_left
cp k_right
call z,pl_right
cp k_inc
call z,pl_inc
cp k_dec
call z,pl_dec
cp k_main
jp z,program_e
cp k_enter
jp z,program812
call key_press
jr program811
program812: call update
call wait
ld a,(s_g6)
cp 1
jp z,program81
ld a,(b_mon)
ld (iy+0),a
ld a,(b_date)
ld (iy+1),a
ld a,(b_day)
ld (iy+2),a
ld a,(b_hour)
ld (iy+3),a
ld a,(b_min)
ld (iy+4),a
ld a,(b_sec)
ld (iy+5),a
up1: ld a,75
call gotoxy
call dis_f1
ld a,11
call gotoxy
ld c,1
program813: call ota_pl
call scan_key
cp k_left
call z,pl_left
cp k_right
call z,pl_right
cp k_inc
call z,opl_inc
cp k_dec
call z,opl_dec
cp k_main
jp z,program_e
cp k_enter
jp z,program814
call key1_press
jr program813
program814: call update

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ld a,(s_g6)          key_pre_e1: ret
cp 1                 key1_press: push bc
jp z,up1            call chang_key
call no_update      ld a,(s_g5)
ld a,(s_g6)         cp 0
cp 1                jr z,key1_pe
jp z,pro_f1        ld a,e
ld a,(b_mon)       cp 1
ld (iy+6),a        call z,p1_key1
ld a,(b_date)     cp 2
ld (iy+7),a        call z,p1_key2
ld a,(b_day)      ld a,75
ld (iy+8),a        call gotoxy
ld a,(b_hour)     call dis_f1
ld (iy+9),a       pop bc
ld a,(b_min)      ld a,c
ld (iy+10),a      cp 6
ld a,(b_sec)      jr z,key1_pel
ld (iy+11),a      inc c
call inc_ch        ret
inc (ix+0)         key1_pe: pop bc
jp pro_f1         key1_pel: ret
pl_key1: ld a,(hl)   cl_b: push af
and 0fh           push bc
ld (hl),a         push de
ld a,c           push hl
rlca             ld a,l
rlca             ld (b_mon),a
rlca             ld (b_date),a
rlca             ld (b_day),a
or (hl)          ld a,0
ld (hl),a        ld (b_hour),a
ret              ld (b_min),a
pl_key2: ld a,(hl)  ld (b_sec),a
and 0f0h         pop hl
ld (hl),a        pop de
ld a,c           pop bc
or (hl)          pop af
ld (hl),a        ret
ret              dis_f1: push af
key_press: push bc push bc
call chang_key   push de
ld a,(s_g5)      push hl
cp 0             ld hl,b_hour
jr z,key_pre_e  ld c,(hl)
ld a,e          call hex_ascii
cp 1            call wrbyte
call z,p1_key1 call hex_ascii
cp 2            ld d,e
call z,p1_key2 call wrbyte
ld a,ll        ld d,":"
call gotoxy    call wrbyte
call dis_f1   ld hl,b_min
pop bc        ld c,(hl)
ld a,c       call hex_ascii
cp 6         call wrbyte
jr z,key_pre_e1 call hex_ascii
inc c       ld d,e
ret        call wrbyte
key_pre_e: pop bc ld d,":"

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

call wrbyte
ld hl,b_sec
ld c,(hl)
call hex_ascii
call wrbyte
call hex_ascii
ld d,e
call wrbyte
pop hl
pop de
pop bc
pop af
ret
pl_inc:
push bc
ld a,e
cp 1
call z,pl_incl
cp 2
call z,pl_inc2
pop bc
ld a,ll
call gotoxy
call dis_f1
ret
pl_dec:
push bc
ld a,e
cp 1
call z,pl_dec1
cp 2
call z,pl_dec2
pop bc
ld a,ll
call gotoxy
call dis_f1
ret
opl_inc:
push bc
ld a,e
cp 1
call z,pl_incl
cp 2
call z,pl_inc2
pop bc
ld a,75
call gotoxy
call dis_f1
ret
opl_dec:
push bc
ld a,e
cp 1
call z,pl_dec1
cp 2
call z,pl_dec2
pop bc
ld a,75
call gotoxy
call dis_f1
ret
pl_incl:
ld a,(hl)
and 0fh
ld (b_set_time),a
pl_incl0:
ld a,d
dec a
ret
pl_incl2:
ld a,(hl)
and 0f0h
ld (b_set_time),a
ld a,(hl)
and 0fh
cp b
call z,pl_incl0
inc a
push hl
ld hl,b_set_time
or (hl)
pop hl
ld (hl),a
ret
pl_dec1:
ld a,(hl)
and 0fh
ld (b_set_time),a
ld a,(hl)
and 0f0h
rrca
rrca
rrca
rrca
cp d
call z,pl_dec10
dec a
rlca
rlca
rlca
rlca
push hl
ld hl,b_set_time
or (hl)
pop hl
ld (hl),a
ret
pl_dec10:
ld a,b
inc a

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ret                                cp 5
pl_dec2: ld a,(hl)                  jr z,tbl_113
and 0f0h                           cp 6
ld (b_set_time),a                  jr z,tbl_113
ld a,(hl)                           tbl_113: dec hl
and 0fh                             tbl_112: dec hl
cp d                                tbl_111: dec hl
call z,pl_dec10                     pop ix
dec a                                ret
push hl                             tbl_1: dfb 11,0,2,1
ld hl,b_set_time                    tbl_2: dfb 12,0,9,2
or (hl)                             tbl_3: dfb 14,0,5,1
pop hl                              tbl_4: dfb 15,0,9,2
ld (hl),a                          tbl_5: dfb 17,0,5,1
ret                                  tbl_6: dfb 18,0,9,2
pl_left: dec c                      otbl_1: dfb 75,0,2,1
ld a,c                              otbl_2: dfb 76,0,9,2
cp 0                                otbl_3: dfb 78,0,5,1
call z,pl_left_d                    otbl_4: dfb 79,0,9,2
ret                                  otbl_5: dfb 81,0,5,1
pl_left_d: ld c,6                   otbl_6: dfb 82,0,9,2
ret                                  program82: call clrscr
pl_right: inc c                     call delay
ld a,c                              ld b,1
cp 7                                ld c,0
call z,pl_left_t                    ld hl,st_pfl1
ret                                  call print
pl_left_t: ld c,1                   ld b,2
ret                                  ld c,0
ota_pl: push ix                     ld hl,st_pfl1
ld ix,otbl_1                        call print
jr table_pl                          ld a,7
ta_pl: push ix                       call gotoxy
ld ix,tbl_1                          call dis_f2
table_pl: ld hl,b_hour               ld a,7
dec ix                                call gotoxy
dec ix                                ld c,1
dec ix                                program821: call ta_p2
dec ix                                call scan_key
inc hl                                cp k_left
ld b,c                               call z,p2_left
tbl_11: inc ix                       cp k_right
inc ix                               call z,p2_right
inc ix                               cp k_inc
inc ix                               call z,p2_inc
djnz tbl_11                          cp k_dec
ld a,(ix+0)                          call z,p2_dec
call gotoxy                          cp k_main
ld d,(ix+1)                          jp z,program_e
ld b,(ix+2)                          cp k_enter
ld e,(ix+3)                          jp z,program822
ld a,c                               call key_press2
cp 1                                  jr program821
jr z,tbl_111                          program822: call update
cp 2                                  call wait
jr z,tbl_111                          ld a,(s_g6)
cp 3                                  cp 1
jr z,tbl_112                          jp z,program82
cp 4                                  ld a,(b_mon)
jr z,tbl_112                          ld (iy+0),a

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ld a,(b_date)
ld (iy+1),a
ld a,(b_day)
ld (iy+2),a
ld a,(b_hour)
ld (iy+3),a
ld a,(b_min)
ld (iy+4),a
ld a,(b_sec)
ld (iy+5),a
up2: ld a,71
call gotoxy
call dis_f2
ld a,71
call gotoxy
ld c,1
program823: call ota_p2
call scan_key
cp k_left
call z,p2_left
cp k_right
call z,p2_right
cp k_inc
call z,op2_inc
cp k_dec
call z,op2_dec
cp k_main
jp z,program_e
cp k_enter
jp z,program824
call key1_p2
jr program823
program824: call update
ld a,(s_g6)
cp 1
jp z,up2
call no_update
ld a,(s_g6)
cp 1
jp z,pro_f1
ld a,(b_mon)
ld (iy+6),a
ld a,(b_date)
ld (iy+7),a
ld a,(b_day)
ld (iy+8),a
ld a,(b_hour)
ld (iy+9),a
ld a,(b_min)
ld (iy+10),a
ld a,(b_sec)
ld (iy+11),a
call inc_ch
inc (ix+0)
jp pro_f1
p2_key1: ld a,(hl)
and 0fh
ld (hl),a
ld a,c
rlca

rlca
rlca
rlca
or (hl)
ld (hl),a
ret
p2_key2: ld a,(hl)
and 0f0h
ld (hl),a
ld a,c
or (hl)
ld (hl),a
ret
key_press2: push bc
push af
ld a,c
cp 1
jr z,k2_pe1
pop af
call chang_key
ld a,(s_g5)
cp 0
jr z,k2_pe
ld a,e
cp 1
call z,p2_key1
cp 2
call z,p2_key2
ld a,7
call gotoxy
call dis_f2
pop bc
ld a,c
cp 7
jr z,k2_pre_e1
inc c
ret
k2_pe1: pop af
k2_pe: pop bc
k2_pre_e1: ret
key1_p2: push bc
push af
ld a,c
cp 1
jr z,k2_pe1
pop af
call chang_key
ld a,(s_g5)
cp 0
jr z,k2_pe
ld a,e
cp 1
call z,p2_key1
cp 2
call z,p2_key2
ld a,71
call gotoxy
call dis_f2
pop bc
ld a,c

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

cp      7                pop    de
jr      z,k2_pre_e1     pop    bc
inc     c               pop    af
ret
dis_f2: push af         dis_f21: ld    hl,sun
push bc                ret
push de                dis_f22: ld    hl,mon
push hl                ret
ld      hl,b_day       dis_f23: ld    hl,tue
ld      a,(hl)         ret
cp      1               dis_f24: ld    hl,wed
call    z,dis_f21      ret
cp      2               dis_f25: ld    hl,thu
call    z,dis_f22      ret
cp      3               dis_f26: ld    hl,fri
call    z,dis_f23      ret
cp      4               dis_f27: ld    hl,sat
call    z,dis_f24      ret
cp      5               p2_inc: push  bc
call    z,dis_f25      ld    a,e
cp      6               cp    1
call    z,dis_f26      call  z,p2_incl
cp      7               cp    2
call    z,dis_f27      call  z,p2_inc2.
ld      d,(hl)         pop    bc
call    wrbyte         ld    a,7
inc     hl              call  gotoxy
ld      d,(hl)         call  dis_f2
call    wrbyte         ret
inc     hl              p2_dec: push  bc
ld      d,(hl)         ld    a,e
call    wrbyte         cp    1
ld      d,20h          call  z,p2_decl
call    wrbyte         cp    2
ld      hl,b_hour     call  z,p2_dec2
ld      c,(hl)        pop    bc
call    hex_ascii     ld    a,7
call    wrbyte         call  gotoxy
call    hex_ascii     call  dis_f2
ld      d,e            ret
call    wrbyte         op2_inc: push  bc
ld      d,":"          ld    a,e
call    wrbyte         cp    1
ld      hl,b_min      call  z,p2_incl
ld      c,(hl)        cp    2
call    hex_ascii     call  z,p2_inc2
call    wrbyte         pop    bc
call    hex_ascii     ld    a,71
ld      d,e            call  gotoxy
call    wrbyte         call  dis_f2
ld      d,":"          ret
call    wrbyte         op2_dec: push  bc
ld      hl,b_sec      ld    a,e
ld      c,(hl)        cp    1
call    hex_ascii     call  z,p2_decl
call    wrbyte         cp    2
call    hex_ascii     call  z,p2_dec2
ld      d,e            pop    bc
call    wrbyte         ld    a,71
pop     hl              call  gotoxy

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

call dis_f2
ret
p2_incl: ld a,(hl)
and 0fh
ld (b_set_time),a
ld a,(hl)
and 0f0h
rrca
rrca
rrca
rrca
cp b
call z,p2_incl0
inc a
rlca
rlca
rlca
rlca
push hl
ld hl,b_set_time
or (hl)
pop hl
ld (hl),a
ret
p2_incl0: ld a,d
dec a
ret
p2_incl2: ld a,(hl)
and 0f0h
ld (b_set_time),a
ld a,(hl)
and 0fh
cp b
call z,p2_incl0
inc a
push hl
ld hl,b_set_time
or (hl)
pop hl
ld (hl),a
ret
p2_decl: ld a,(hl)
and 0fh
ld (b_set_time),a
ld a,(hl)
and 0f0h
rrca
rrca
rrca
rrca
cp d
call z,p2_decl0
dec a
rlca
rlca
rlca
rlca
push hl
ld hl,b_set_time
or (hl)
p2_left: dec c
ld a,c
cp 0
call z,p2_left_d
ret
p2_left_d: ld c,7
ret
p2_right: inc c
ld a,c
cp 8
call z,p2_left_t
ret
p2_left_t: ld c,1
ret
ota_p2: push ix
ld a,c
cp 1
call z,ot2_tbl1
cp 2
call z,ot2_tbl2
cp 3
call z,ot2_tbl3
cp 4
call z,ot2_tbl4
cp 5
call z,ot2_tbl5
cp 6
call z,ot2_tbl6
cp 7
call z,ot2_tbl7
ld a,(ix+0)
call gotoxy
ld d,(ix+1)
ld b,(ix+2)
ld e,(ix+3)
pop ix
ret
ot2_tbl1: ld ix,otbl2_1
ld hl,b_day
ret

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ot2_tbl2:  ld  ix,otbl2_2          ld  hl,b_sec
           ld  hl,b_hour          ret
           ret                    tbl2_1:  dfb  7,1,7,2
ot2_tbl3:  ld  ix,otbl2_3          tbl2_2:  dfb  11,0,2,1
           ld  hl,b_hour          tbl2_3:  dfb  12,0,9,2
           ret                    tbl2_4:  dfb  14,0,5,1
ot2_tbl4:  ld  ix,otbl2_4          tbl2_5:  dfb  15,0,9,2
           ld  hl,b_min           tbl2_6:  dfb  17,0,5,1
           ret                    tbl2_7:  dfb  18,0,9,2
ot2_tbl5:  ld  ix,otbl2_5          otbl2_1:  dfb  71,1,7,2
           ld  hl,b_min           otbl2_2:  dfb  75,0,2,1
           ret                    otbl2_3:  dfb  76,0,9,2
ot2_tbl6:  ld  ix,otbl2_6          otbl2_4:  dfb  78,0,5,1
           ld  hl,b_sec           otbl2_5:  dfb  79,0,9,2
           ret                    otbl2_6:  dfb  81,0,5,1
ot2_tbl7:  ld  ix,otbl2_7          otbl2_7:  dfb  82,0,9,2
           ld  hl,b_sec           program83: call  clrscr
           ret                    call  delay
ta_p2:     push ix                ld  b,1
table_p2:  ld  a,c                ld  c,0
           cp  1                  ld  hl,st_pf1
           call z,t2_tbl1         call  print
           cp  2                  ld  b,2
           call z,t2_tbl2         ld  c,0
           cp  3                  ld  hl,st_pf11
           call z,t2_tbl3         call  print
           cp  4                  ld  a,8
           call z,t2_tbl4         call  gotoxy
           cp  5                  call  dis_f3
           call z,t2_tbl5         ld  c,1
           cp  6                  program831: call ta_p3
           call z,t2_tbl6         call  scan_key
           cp  7                  cp  k_left
           call z,t2_tbl7         call  z,p3_left
           ld  a,(ix+0)           cp  k_right
           call gotoxy           call  z,p3_right
           ld  d,(ix+1)           cp  k_inc
           ld  b,(ix+2)           call  z,p3_inc
           ld  e,(ix+3)           cp  k_dec
           pop  ix                call  z,p3_dec
           ret                    cp  k_main
t2_tbl1:   ld  ix,tbl2_1          jp  z,program_e
           ld  hl,b_day          cp  k_enter
           ret                    jp  z,program832
t2_tbl2:   ld  ix,tbl2_2          call  key_press3
           ld  hl,b_hour         jr  program831
           ret                    program832: call  update
t2_tbl3:   ld  ix,tbl2_3          call  wait
           ld  hl,b_hour         ld  a,(s_g6)
           ret                    cp  1
t2_tbl4:   ld  ix,tbl2_4          jp  z,program83
           ld  hl,b_min          ld  a,(b_mon)
           ret                    ld  (iy+0),a
t2_tbl5:   ld  ix,tbl2_5          ld  a,(b_date)
           ld  hl,b_min          ld  (iy+1),a
           ret                    ld  a,(b_day)
t2_tbl6:   ld  ix,tbl2_6          ld  (iy+2),a
           ld  hl,b_sec          ld  a,(b_hour)
           ret                    ld  (iy+3),a
t2_tbl7:   ld  ix,tbl2_7          ld  a,(b_min)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ld (iy+4),a
ld a,(b_sec)
ld (iy+5),a
up3: ld a,72
call gotoxy
call dis_f3
ld a,8
call gotoxy
ld c,1
program833: call ota_p3
call scan_key
cp k_left
call z,p3_left
cp k_right
call z,p3_right
cp k_inc
call z,op3_inc
cp k_dec
call z,op3_dec
cp k_main
jp z,program_e
cp k_enter
jp z,program834
call key3_p3
jr program833
program834: call update
ld a,(s_g6)
cp 1
jp z,up3
call no_update
ld a,(s_g6)
cp 1
jp z,pro_f1
ld a,(b_mon)
ld (iy+6),a
ld a,(b_date)
ld (iy+7),a
ld a,(b_day)
ld (iy+8),a
ld a,(b_hour)
ld (iy+9),a
ld a,(b_min)
ld (iy+10),a
ld a,(b_sec)
ld (iy+11),a
call inc_ch
inc (ix+0)
jp pro_f1
p3_key1: ld a,(hl)
and 0fh
ld (hl),a
ld a,c
rlca
rlca
rlca
rlca
or (hl)
ld (hl),a
ret
p3_key2: ld a,(hl)
and 0f0h
ld (hl),a
ld a,c
or (hl)
ld (hl),a
ret
key_press3: push bc
call chang_key
ld a,(s_g5)
cp 0
jr z,k3_pre_e
ld a,e
cp 1
call z,p3_key1
cp 2
call z,p3_key2
ld a,8
call gotoxy
call dis_f3
pop bc
ld a,c
cp 8
jr z,k3_pre_e1
inc c
ret
k3_pre_e: pop bc
k3_pre_e1: ret
key3_p3: push bc
call chang_key
ld a,(s_g5)
cp 0
jr z,k3_pre_e
ld a,e
cp 1
call z,p3_key1
cp 2
call z,p3_key2
ld a,72
call gotoxy
call dis_f3
pop bc
ld a,c
cp 8
jr z,k3_pre_e1
inc c
ret
dis_f3: push af
push bc
push de
push hl
ld hl,b_date
ld c,(hl)
call hex_ascii
call wrbyte
call hex_ascii
ld d,e
call wrbyte
ld d,20h
call wrbyte
ld hl,b_hour

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ld c,(hl)
call hex_ascii
call wrbyte
call hex_ascii
ld d,e
call wrbyte
ld d,":"
call wrbyte
ld hl,b_min
ld c,(hl)
call hex_ascii
call wrbyte
call hex_ascii
ld d,e
call wrbyte
ld d,":"
call wrbyte
ld hl,b_sec
ld c,(hl)
call hex_ascii
call wrbyte
call hex_ascii
ld d,e
call wrbyte
pop hl
pop de
pop bc
pop af
ret
p3_inc:
push bc
ld a,e
cp 1
call z,p3_inc1
cp 2
call z,p3_inc2
pop bc
ld a,8
call gotoxy
call dis_f3
ret
p3_dec:
push bc
ld a,e
cp 1
call z,p3_dec1
cp 2
call z,p3_dec2
pop bc
ld a,8
call gotoxy
call dis_f3
ret
op3_inc:
push bc
ld a,e
cp 1
call z,p3_inc1
cp 2
call z,p3_inc2
pop bc
ld a,72
call gotoxy
op3_dec:
push bc
ld a,e
cp 1
call z,p3_dec1
cp 2
call z,p3_dec2
pop bc
ld a,72
call gotoxy
p3_inc1:
ld a,(hl)
and 0fh
ld (b_set_time),a
ld a,(hl)
and 0f0h
rrca
rrca
rrca
rrca
cp b
call z,p3_inc10
inc a
rlca
rlca
rlca
rlca
push hl
ld hl,b_set_time
or (hl)
pop hl
ld (hl),a
ret
p3_inc10:
ld a,d
dec a
ret
p3_inc2:
ld a,(hl)
and 0f0h
ld (b_set_time),a
ld a,(hl)
and 0fh
cp b
call z,p3_inc10
inc a
push hl
ld hl,b_set_time
or (hl)
pop hl
ld (hl),a
ret
p3_dec1:
ld a,(hl)
and 0fh
ld (b_set_time),a
ld a,(hl)
and 0f0h
rrca
rrca
rrca

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

rrca                                call z,ot3_tbl7
cp d                                cp 8
call z,p3_dec10                     call z,ot3_tbl8
dec a                                ld a,(ix+0)
rlca                                 call gotoxy
rlca                                 ld d,(ix+1)
rlca                                 ld b,(ix+2)
rlca                                 ld e,(ix+3)
push hl                              pop ix
ld hl,b_set_time                    ret
or (hl)                             ot3_tbl1: ld ix,otbl3_1
pop hl                               ld hl,b_date
ld (hl),a                           ret
ret                                  ot3_tbl2: ld ix,otbl3_2
p3_dec10: ld a,b                     ld hl,b_date
inc a                                ret
ret                                  ot3_tbl3: ld ix,otbl3_3
p3_dec2: ld a,(hl)                  ld hl,b_hour
and 0f0h                             ret
ld (b_set_time),a                  ot3_tbl4: ld ix,otbl3_4
ld a,(hl)                           ld hl,b_hour
and 0fh                              ret
cp d                                  ot3_tbl5: ld ix,otbl3_5
call z,p3_dec10                     ld hl,b_min
dec a                                ret
push hl                              ot3_tbl6: ld ix,otbl3_6
ld hl,b_set_time                    ld hl,b_min
or (hl)                              ret
pop hl                               ot3_tbl7: ld ix,otbl3_7
ld (hl),a                           ld hl,b_sec
ret                                  ret
p3_left: dec c                      ot3_tbl8: ld ix,otbl3_8
ld a,c                              ld hl,b_sec
cp 0                                  ret
call z,p3_left_d                    ta_p3: push ix
ret                                  table_p3: ld a,c
p3_left_d: ld c,8                   cp 1
ret                                  call z,t3_tbl1
p3_right: inc c                     cp 2
ld a,c                              call z,t3_tbl2
cp 9                                 cp 3
call z,p3_left_t                    call z,t3_tbl3
ret                                  cp 4
p3_left_t: ld c,1                   call z,t3_tbl4
ret                                  cp 5
ota_p3: push ix                     call z,t3_tbl5
ld a,c                              cp 6
cp 1                                 call z,t3_tbl6
call z,ot3_tbl1                     cp 7
cp 2                                 call z,t3_tbl7
call z,ot3_tbl2                     cp 8
cp 3                                 call z,t3_tbl8
call z,ot3_tbl3                     ld a,(ix+0)
cp 4                                 call gotoxy
call z,ot3_tbl4                     ld d,(ix+1)
cp 5                                 ld b,(ix+2)
call z,ot3_tbl5                     ld e,(ix+3)
cp 6                                 pop ix
call z,ot3_tbl6                     ret
cp 7                                  t3_tbl1: ld ix,tbl3_1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        ld hl,b_date          call z,p4_right
        ret                  cp k_inc
t3_tb12: ld ix,tbl3_2        call z,p4_inc
        ld hl,b_date          cp k_dec
        ret                  call z,p4_dec
t3_tb13: ld ix,tbl3_3        cp k_main
        ld hl,b_hour          jp z,program_e
        ret                  cp k_enter
t3_tb14: ld ix,tbl3_4        jp z,program842
        ld hl,b_hour          call key_press4
        ret                  jr program841
t3_tb15: ld ix,tbl3_5        program842: call update
        ld hl,b_min           call wait
        ret                  ld a,(s_g6)
t3_tb16: ld ix,tbl3_6        cp 1
        ld hl,b_min           jp z,program84
        ret                  ld a,(b_mon)
t3_tb17: ld ix,tbl3_7        ld (iy+0),a
        ld hl,b_sec           ld a,(b_date)
        ret                  ld (iy+1),a
t3_tb18: ld ix,tbl3_8        ld a,(b_day)
        ld hl,b_sec           ld (iy+2),a
        ret                  ld a,(b_hour)
tbl3_1:  dfb 8,0,3,1          ld (iy+3),a
tbl3_2:  dfb 9,0,9,2          ld a,(b_min)
tbl3_3:  dfb 11,0,2,1         ld (iy+4),a
tbl3_4:  dfb 12,0,9,2         ld a,(b_sec)
tbl3_5:  dfb 14,0,5,1         ld (iy+5),a
tbl3_6:  dfb 15,0,9,2         up4: ld a,69
tbl3_7:  dfb 17,0,5,1         call gotoxy
tbl3_8:  dfb 18,0,9,2         call dis_f4
otbl3_1: dfb 72,0,3,1         ld a,8
otbl3_2: dfb 73,0,9,2         call gotoxy
otbl3_3: dfb 75,0,2,1         ld c,1
otbl3_4: dfb 76,0,9,2         program843: call ota_p4
otbl3_5: dfb 78,0,5,1         call scan_key
otbl3_6: dfb 79,0,9,2         cp k_left
otbl3_7: dfb 81,0,5,1         call z,p4_left
otbl3_8: dfb 82,0,9,2         cp k_right
program84: call clrscr        call z,p4_right
        call delay           cp k_inc
        ld b,1                call z,op4_inc
        ld c,0                cp k_dec
        ld hl,st_pfl          call z,op4_dec
        call print            cp k_main
        ld b,2                jp z,program_e
        ld c,0                cp k_enter
        ld hl,st_pfl1         jp z,program844
        call print            call key4_p4
        ld a,7                jr program843
        call gotoxy           program844: call update
        ld a,5                ld a,(s_g6)
        call gotoxy           cp 1
        call dis_f4           jp z,up4
        ld c,1                call no_update
program841: call ta_p4         ld a,(s_g6)
        call scan_key         cp 1
        cp k_left             jp z,pro_fl
        call z,p4_left         ld a,(b_mon)
        cp k_right            ld (iy+6),a

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ld a,(b_date)          cp 2
ld (iy+7),a           call z,p4_key2
ld a,(b_day)          ld a,69
ld (iy+8),a           call gotoxy
ld a,(b_hour)         call dis_f4
ld (iy+9),a           pop bc
ld a,(b_min)          ld a,c
ld (iy+10),a          cp 10
ld a,(b_sec)          jr z,k4_pre_e1
ld (iy+11),a          inc c
call inc_ch           ret
inc (ix+0)
jp pro_f1             dis_f4: push af
p4_key1: ld a,(hl)      push bc
and 0fh              push de
ld (hl),a            push hl
ld a,c               ld hl,b_mon
rlca                 ld c,(hl)
rlca                 call hex_ascii
rlca                 call wrbyte
rlca                 call hex_ascii
or (hl)              ld d,e
ld (hl),a            call wrbyte
ret                  ld d,"-"
p4_key2: ld a,(hl)      call wrbyte
and 0f0h             ld hl,b_date
ld (hl),a            ld c,(hl)
ld a,c               call hex_ascii
or (hl)              call wrbyte
ld (hl),a            call hex_ascii
ret                  ld d,e
key_press4: push bc   call wrbyte
call chang_key       ld d,20h
ld a,(s_g5)          call wrbyte
cp 0                 ld hl,b_hour
jr z,k4_pre_e        ld c,(hl)
ld a,e               call hex_ascii
cp 1                 call wrbyte
call z,p4_key1       call hex_ascii
cp 2                 ld d,e
call z,p4_key2       call wrbyte
ld a,5               ld d,":"
call gotoxy          call wrbyte
call dis_f4          ld hl,b_min
pop bc               ld c,(hl)
ld a,c               call hex_ascii
cp 10                call wrbyte
jr z,k4_pre_e1      call hex_ascii
inc c                 ld d,e
ret                  call wrbyte
k4_pre_e: pop bc     ld d,":"
k4_pre_e1: ret        call wrbyte
key4_p4: push bc     ld hl,b_sec
call chang_key       ld c,(hl)
ld a,(s_g5)          call hex_ascii
cp 0                 call wrbyte
jr z,k4_pre_e        call hex_ascii
ld a,e               ld d,e
cp 1                 call wrbyte
call z,p4_key1       pop hl

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

pop de                rlca
pop bc                rlca
pop af                rlca
ret                   rlca
p4_inc: push bc       push hl
ld a,e               ld hl,b_set_time
cp 1                  or (hl)
call z,p4_inc1       pop hl
cp 2                  ld (hl),a
call z,p4_inc2       ret
pop bc                p4_inc10: ld a,d
ld a,5                dec a
call gotoxy          ret
call dis_f4          p4_inc2:  ld a,(hl)
ret                   and 0f0h
p4_dec: push bc       ld (b_set_time),a
ld a,e               ld a,(hl)
cp 1                  and 0fh
call z,p4_dec1       cp b
cp 2                  call z,p4_inc10
call z,p4_dec2       inc a
pop bc                push hl
ld a,5                ld hl,b_set_time
call gotoxy          or (hl)
call dis_f4          pop hl
ret                   ld (hl),a
op4_inc: push bc      ret
ld a,e                p4_dec1:  ld a,(hl)
cp 1                  and 0fh
call z,p4_inc1       ld (b_set_time),a
cp 2                  ld a,(hl)
call z,p4_inc2       and 0f0h
pop bc                rrca
ld a,69                rrca
call gotoxy          rrca
call dis_f4          rrca
ret                   cp d
op4_dec: push bc      call z,p4_dec10
ld a,e                dec a
cp 1                  rlca
call z,p4_dec1       rlca
cp 2                  rlca
call z,p4_dec2       rlca
pop bc                push hl
ld a,69                ld hl,b_set_time
call gotoxy          or (hl)
call dis_f4          pop hl
ret                   ld (hl),a
p4_inc1: ld a,(hl)    ret
and 0fh                p4_dec10: ld a,b
ld (b_set_time),a    inc a
ld a,(hl)              ret
and 0f0h                p4_dec2:  ld a,(hl)
rrca                    and 0f0h
rrca                    ld (b_set_time),a
rrca                    ld a,(hl)
rrca                    and 0fh
cp b                    cp d
call z,p4_inc10       call z,p4_dec10
inc a                    dec a

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

push hl
ld hl,b_set_time
or (hl)
pop hl
ld (hl),a
ret
p4_left: dec c
ld a,c
cp 0
call z,p4_left_d
ret
p4_left_d: ld c,10
ret
p4_right: inc c
ld a,c
cp 11
call z,p4_left_t
ret
p4_left_t: ld c,1
ret
ota_p4: push ix
ld a,c
cp 1
call z,ot4_tbl1
cp 2
call z,ot4_tbl2
cp 3
call z,ot4_tbl3
cp 4
call z,ot4_tbl4
cp 5
call z,ot4_tbl5
cp 6
call z,ot4_tbl6
cp 7
call z,ot4_tbl7
cp 8
call z,ot4_tbl8
cp 9
call z,ot4_tbl9
cp 10
call z,ot4_tbla
ld a,(ix+0)
call gotoxy
ld d,(ix+1)
ld b,(ix+2)
ld e,(ix+3)
pop ix
ret
ot4_tbl1: ld ix,otbl4_1
ld hl,b_mon
ret
ot4_tbl2: ld ix,otbl4_2
ld hl,b_mon
ret
ot4_tbl3: ld ix,otbl4_3
ld hl,b_date
ret
ot4_tbl4: ld ix,otbl4_4
ld hl,b_date
ret
ret
ot4_tbl5: ld ix,otbl4_5
ld hl,b_hour
ret
ot4_tbl6: ld ix,otbl4_6
ld hl,b_hour
ret
ot4_tbl7: ld ix,otbl4_7
ld hl,b_min
ret
ot4_tbl8: ld ix,otbl4_8
ld hl,b_min
ret
ot4_tbl9: ld ix,otbl4_9
ld hl,b_sec
ret
ot4_tbla: ld ix,otbl4_a
ld hl,b_sec
ret
ta_p4: push ix
table_p4: ld a,c
cp 1
call z,t4_tbl1
cp 2
call z,t4_tbl2
cp 3
call z,t4_tbl3
cp 4
call z,t4_tbl4
cp 5
call z,t4_tbl5
cp 6
call z,t4_tbl6
cp 7
call z,t4_tbl7
cp 8
call z,t4_tbl8
cp 9
call z,t4_tbl9
cp 10
call z,t4_tbla
ld a,(ix+0)
call gotoxy
ld d,(ix+1)
ld b,(ix+2)
ld e,(ix+3)
pop ix
ret
t4_tbl1: ld ix,tbl4_1
ld hl,b_mon
ret
t4_tbl2: ld ix,tbl4_2
ld hl,b_mon
ret
t4_tbl3: ld ix,tbl4_3
ld hl,b_date
ret
t4_tbl4: ld ix,tbl4_4
ld hl,b_date
ret

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

t4_tbl5:  ld  ix,tbl4_5          call  z,program21
          ld  hl,b_hour       dec   c
          ret                 ld   a,8
t4_tbl6:  ld  ix,tbl4_6          add  a,c
          ld  hl,b_hour       call  gotoxy
          ret                 ret
t4_tbl7:  ld  ix,tbl4_7          program21: ld  c,9
          ld  hl,b_min        ret
          ret                 program3:  ld  a,c
          program3:          cp   8
          ld  ix,tbl4_8        call  z,program31
          ld  hl,b_min        inc  c
          ret                 ld  a,8
t4_tbl8:  ld  ix,tbl4_8        add  a,c
          ld  hl,b_min        call  gotoxy
          ret                 ret
t4_tbl9:  ld  ix,tbl4_9        program31: ld  c,0
          ld  hl,b_sec        ret
          ret                 prog_t:  ld  a,11
t4_tbla:  ld  ix,tbl4_a        call  gotoxy
          ld  hl,b_sec        program_e: call  off_cursor
          ret                 call  delay
tbl4_1:   dfb  5,0,1,1        call  clrscr
tbl4_2:   dfb  6,0,9,2        call  delay
tbl4_3:   dfb  8,0,3,1        pop  iy
tbl4_4:   dfb  9,0,9,2        pop  ix
tbl4_5:   dfb  11,0,2,1       pop  hl
tbl4_6:   dfb  12,0,9,2       pop  de
tbl4_7:   dfb  14,0,5,1       pop  bc
tbl4_8:   dfb  15,0,9,2       pop  af
tbl4_9:   dfb  17,0,5,1       ret
tbl4_a:   dfb  18,0,9,2       inc_ch:  push  bc
otbl4_1:  dfb  69,0,1,1       ld   b,12
otbl4_2:  dfb  70,0,9,2       pro_ch1: inc  iy
otbl4_3:  dfb  72,0,3,1       djnz  pro_ch1
otbl4_4:  dfb  73,0,9,2       pop  bc
otbl4_5:  dfb  75,0,2,1       ret
otbl4_6:  dfb  76,0,9,2       dec_ch:  push  bc
otbl4_7:  dfb  78,0,5,1       ld   b,12
otbl4_8:  dfb  79,0,9,2       pro_ch2: dec  iy
otbl4_9:  dfb  81,0,5,1       djnz  pro_ch2
otbl4_a:  dfb  82,0,9,2       pop  bc
program5: ld  a,c             ret
          cp   1
          call z,program51
          dec  c
          ld  a,48h
          add  a,c             ;*****
          call gotoxy         ;* Set time to RTC *
          ret                 ;*****
program51: ld  c,5 ;9        set_time: push  af
          ret                 push  bc
program6:  ld  a,c             push  de
          cp   4 ;8           push  hl
          call z,program61     push  ix
          inc  c               push  iy
          ld  a,48h           call  delay
          add  a,c             call  clrscr
          call gotoxy         call  delay
          ret                 ld  b,2
program61: ld  c,0           ld  c,0
          ret                 ld  hl,st_time
program2:  ld  a,c             call  print
          cp   1              call  delay

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

call dis_date          set_t_end1: call off_cursor
call dis_time          pop iy
call delay             pop ix
call on_cursor         pop hl
ld c,1                pop de
set_time1: call time_set pop bc
call scan_key         pop af
push ix               ret
ld ix,s_g3            setTk:  push bc
ld (ix+0),a           push ix
pop ix                ld ix,s_g3
cp k_inc              ld a,(ix+0)
call z,time_inc       pop ix
cp k_dec              ld c,0
call z,time_dec       cp k_14
cp k_left             jr z,set0
call z,time_left      cp k_1
cp k_right            jr z,set1
call z,time_right     cp k_2
cp k_main             jr z,set2
jp z,set_t_end1      cp k_3
cp k_enter            jr z,set3
jp z,set_t_end       cp k_5
ld a,c                jr z,set4
cp 2                  cp k_6
call z,setTk          jr z,set5
ld a,c                cp k_7
cp 3                  jr z,set6
call z,setTk          cp k_9
ld a,c                jr z,set7
cp 5                  cp k_10
call z,setTk          jr z,set8
ld a,c                cp k_11
cp 6                  jr z,set9
call z,setTk          push ix
ld a,c                ld ix,s_g3
cp 7                  ld a,(ix+0)
call z,setTk          pop ix
ld a,c                pop bc
cp 8                  ret
call z,setTk          set9:  inc c
ld a,c                set8:  inc c
cp 9                  set7:  inc c
call z,setTk          set6:  inc c
ld a,c                set5:  inc c
cp 10                 set4:  inc c
call z,setTk          set3:  inc c
jp set_time1         set2:  inc c
set_t_end: ld a,(b_sec) set1:  inc c
out (sec),a          set0:  ld a,e
ld a,(b_min)         cp 1
out (minute),a      call z,set10
ld a,(b_hour)        cp 2
out (hour),a         call z,set11
ld a,(b_day)         call dis_date
out (day),a          call dis_time
ld a,(b_date)        pop bc
out (date),a         push ix
ld a,(b_mon)         ld ix,s_g3
out (month),a        ld a,(ix+0)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

pop ix and 0fh
ret cp d
set12: ld c,0 call z,time_dec10
ret dec a
set10: ld a,c push hl
rlca ld hl,b_set_time
rlca or (hl)
rlca pop hl
rlca ld (hl),a
ret
ld c,a time_dec4: ld a,(hl)
ld a,(hl) cp 10h
and 0fh jr z,time_dec40
or c cp d
ld (hl),a jr z,time_dec41
ret dec (hl)
set11: ld a,(hl) call dis_date
and 0f0h ret
or c
ld (hl),a time_dec40: ld a,9
ret ld (hl),a
time_dec: ld a,c call dis_date
cp 4 ret
jp z,time_dec4 time_dec41: ld a,b
ld a,e ld (hl),a
cp 1 call dis_date
call z,time_dec1 ret
cp 2 time_inc: ld a,c
call z,time_dec2 cp 4
call dis_date jp z,time_inc3
call dis_time ld a,e
ret cp 1
time_dec1: ld a,(hl) call z,time_inc1
and 0fh cp 2
ld (b_set_time),a call z,time_inc2
ld a,(hl) call dis_date
and 0f0h call dis_time
rrca ret
rrca time_incl: ld a,(hl)
rrca and 0fh
rrca ld (b_set_time),a
cp d ld a,(hl)
call z,time_dec10 and 0f0h
dec a rrca
rlca rrca
rlca rrca
rlca rrca
rlca cp b
push hl call z,time_inc10
ld hl,b_set_time inc a
or (hl) rlca
pop hl rlca
ld (hl),a rlca
ret rlca
time_dec10: ld a,b push hl
inc a ld hl,b_set_time
ret or (hl)
time_dec2: ld a,(hl) pop hl
and 0f0h ld (hl),a
ld (b_set_time),a ret
ld a,(hl) time_incl0: ld a,d

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

dec a jr z,time_set7
ret cp 8
time_inc2: ld a,(hl) jr z,time_set8
and 0f0h cp 9
ld (b_set_time),a jr z,time_set9
ld a,(hl) cp 10
and 0fh jp z,time_set10
cp b ret
call z,time_inc10 time_set1: ld hl,b_day
inc a ld d,1
push hl ld b,7
ld hl,b_set_time ld e,2
or (hl) ld a,0
pop hl call gotoxy
ld (hl),a ret
ret time_set2: ld hl,b_date
time_inc3: ld a,(hl) ld d,0
cp 9 ld b,3
jr z,time_inc30 ld e,1
cp b ld a,4
jr z,time_inc31 call gotoxy
inc (hl) ret
call dis_date time_set3: ld hl,b_date
ret ld d,0
time_inc30: ld a,10h ld b,9
ld (hl),a ld e,2
call dis_date ld a,5
ret call gotoxy
time_inc31: ld a,d ret
ld (hl),a time_set4: ld hl,b_mon
call dis_date ld d,1
ret ld b,12h
time_left: ld a,c ld e,2
cp 1 ld a,7
call z,time_left1 call gotoxy
dec c ret
ret time_set5: ld hl,b_hour
time_left1: ld c,11 ld d,0
ret ld b,2
time_right: ld a,c ld e,1
cp 10 ld a,12
call z,time_rig call gotoxy
inc c ret
ret time_set6: ld hl,b_hour
time_rig: ld c,0 ld d,0
ret ld b,9
time_set: ld a,c ld e,2
cp 1 ld a,13
jr z,time_set1 call gotoxy
cp 2 ret
jp z,time_set2 time_set7: ld hl,b_min
cp 3 ld d,0
jr z,time_set3 ld b,5
cp 4 ld e,1
jr z,time_set4 ld a,15
cp 5 call gotoxy
jr z,time_set5 ret
cp 6 time_set8: ld hl,b_min
jr z,time_set6 ld d,0
cp 7 ld b,9

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        ld    e,2                call wait
        ld    a,16              call wait
        call gotoxy            call wait
        ret                    call wait
time_set9: ld    hl,b_sec       call wait
        ld    d,0              call wait
        ld    b,5              call clrscr
        ld    e,1              call delay
        ld    a,18             pop iy
        call gotoxy            pop ix
        ret                    pop hl
time_set10: ld    hl,b_sec     pop de
        ld    d,0              pop bc
        ld    b,9              pop af
        ld    e,2              ret
        ld    a,19
        call gotoxy            ;*****
        ret                    ;* Test RAM *
;*****                        ;*****
;* Power on *                  test_ram: push af
;*****                        push bc
power_on: push af              push de
        push bc                push hl
        push de                push ix
        push hl                push iy
        push ix                call clrscr
        push iy                call delay
        call clrscr            call off_cursor
        call delay            ld    b,1
        call off_cursor        ld    c,2
        ld    b,1              ld    hl,st_ram
        ld    c,0              call print
        ld    hl,km11          ld    hl,8000h
        call print
        call wait
        call wait
        ld    b,2              test_ram: ld    a,11
        ld    hl,fae           call gotoxy
        call print            ld    c,h
        call wait              call hex_ascii
        call wait              call wrbyte
        call wait              ld    d,e
        call wait              call wrbyte
        call wait              ld    c,1
        call wait              call hex_ascii
        call wait              call wrbyte
        call wait              ld    d,e
        call wait              call wrbyte
        call clrscr
        call delay
        ld    b,1
        ld    c,0
        ld    hl,pro_by
        call print
        call wait
        call wait
        ld    b,2
        ld    hl,sang
        call print
        call wait
        call wait
        ld    a,(hl)
        push af
        ld    a,0ffh
        ld    (hl),a
        ld    a,(hl)
        cp    0ffh
        jp    nz,ram_error
        ld    a,0
        ld    (hl),a
        ld    a,(hl)
        cp    0
        jp    nz,ram_error

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

pop    af                ;* HEX to ASCII convert *
ld     (hl),a           ;* IN = C HEX input   *
ld     de,10h          ;* OUT = DE ascii    *
add    hl,de           ;*****
ld     a,h             hex_ascii: push af
cp     09fh            push bc
jp     nz,test_ram1   push hl
ld     b,2             ld a,c
ld     c,2             and 0f0h
ld     hl,st_ram1     rrca
call   print          rrca
call   wait           rrca
call   wait           rrca
call   wait           call hex_ascii1
call   wait           ld d,a
call   wait           ld a,c
call   wait           call hex_ascii1
call   clrscr        ld e,a
call   delay         pop hl
pop    iy             pop bc
pop    ix             pop af
pop    hl             ret
pop    de             hex_ascii1: and 0fh
pop    bc             cp 0ah
pop    af             jr nc,hex_ascii2
ret                 or 30h
ram_error: pop af     ret
ld     b,2             hex_ascii2: sub 9
ld     c,0             or 40h
ld     hl,st_ram2     ret
call   print          ;*****
halt                ;*Change Key from scan to Number code*
;*****            ;* Input = call scan_key *
;* BINARY TO BCD * ;* Output = C *
;* INPUT = B * ;*****
;* OUT = B * chang_key: push af
;*****            push de
bin_bcd: push af     push hl
ld     a,b            push af
cp     0              ld a,0
jr     z,bin_bcd_e   ld (s_g5),a
ld     a,0            pop af
aaaal: inc a          ld c,0
daa                cp k_14
djnz  aaaal         jr z,c0
ld     b,a           cp k_1
bin_bcd_e: pop af    jr z,c1
ret                 cp k_2
;*****            jr z,c2
;* Wait state *    cp k_3
;*****            jr z,c3
wait:   push bc     cp k_5
ld     b,0ffh       jr z,c4
wait1:  ld c,0ffh   cp k_6
wait2:  dec c       jr z,c5
jr     nz,wait2     cp k_7
djnz  wait1        jr z,c6
pop    af           cp k_9
ret                 jr z,c7
;*****            cp k_10

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        jr    z,c8                ret
        cp    k_11                ;*****
        jr    z,c9                ;* Back space *
        chang_end: pop hl        ;*****
        pop  de                    back_space: push af
        pop  'af                    ld    a,0
        ret                        out   (P_lcd2),a
c9:      inc  c                    ld    a,00010000b
c8:      inc  c                    out   (P_lcd1),a
c7:      inc  c                    call  epluse
c6:      inc  c                    pop   af
c5:      inc  c                    ret
c4:      inc  c                    ;*****
c3:      inc  c                    ;* Clear screen *
c2:      inc  c                    ;*****
c1:      inc  c                    clrscr:  push af
c0:      ld   a,1                    ld    a,0
        ld   (s_g5),a                out   (P_lcd2),a
        jr   chang_end                ld    a,00000001b
;*****                            out   (P_lcd1),a
;*Display data for LCD HDM- 20216H* call  epluse
;*****                            pop   af
INITLCD: LD   A,0                    ret
        OUT  (P_lcd2),A                ;*****
        LD   A,00111000B                ;* Write line lcd 20 charecter *
        OUT  (P_lcd1),A                ;* IN = HL data display *
        CALL EPLUSE                    ;* A line display *
        CALL DELAY                    ;*****
        LD   A,00001111B                WRLINE: CP   1
        OUT  (P_lcd1),A                JR    Z,WRL1
        CALL EPLUSE                    CP   2
        LD   A,00000110B                JR    Z,WRL2
        OUT  (P_lcd1),A                RET
        CALL EPLUSE                    WRL1:  LD   a,0
        LD   A,00000001B                call  gotoxy
        OUT  (P_lcd1),A                JR    WRLM
        CALL EPLUSE                    WRL2:  LD   A,40H
        CALL DELAY                    call  gotoxy
        RET                            WRLM:  LD   B,20
;*****                            WRL:   LD   D,(HL)
;* OFF cursor *                        PUSH  BC
;*****                            CALL  WRBYTE
off_cursor: push af                    POP   BC
        ld   a,0                        INC   HL
        out  (P_lcd2),a                DJNZ  WRL
        ld   a,00001100b                RET
        out  (P_lcd1),a                ;*****
        call epluse                    ;* Enable pluse generator *
        pop  af                        ;*****
        ret                            epluse:  push af
;*****                            push  bc
;* ON cursor *                        in    a,(P_lcd2)
;*****                            sett  2,a
on_cursor: push af                    out   (P_lcd2),a
        ld   a,0                        ld    b,0
        out  (P_lcd2),a                epl:   djnz  epl
        ld   a,00001111b                res   2,a
        out  (P_lcd1),a                out   (P_lcd2),a
        call epluse                    pop   bc
        pop  af                        pop   af

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ret
;*****
;* Gotoxy *
;* IN = A *
;* Line 1 = 00h-13h *
;* Line 2 = 40h-53h *
;*****
gotoxy:    PUSH    BC
           SETT    7,A
           OUT     (P_lcd1),A
           XOR     A
           OUT     (P_lcd2),A
           CALL    EPLUSE
           POP     BC
           RET

;*****
;* write data to lcd display *
;* IN = D 'charecter' *
;* OUT = display *
;*****
wrbyte:    push    af
           ld      a,00000001B
           out     (P_lcd2),a
           ld      a,d
           out     (P_lcd1),a
           call    epluse
           pop     af
           ret

;*****
;* Delay data for LCD *
;*****
DELAY:     LD      B,0
DEI:       NOP
           NOP
           DJNZ   DEI
           RET

;*****
;* Move cursor top and left *
;*****
home:      push    af
           push    bc
           ld      a,80h
           out     (P_lcd1),a
           ld      a,0
           out     (P_lcd2),a
           call    epluse
           pop     bc
           pop     af
           ret

;*****
;* Print "data" *
;* IN = B 'line' *
;* C 'colum' *
;* HL 'data' *
;* OUT = display *
;*****
Print:     push    af
           push    de
           ld      a,b
           cp      1
           jr      z,print_1
           ld      a,40h
           add     a,c
           call    gotoxy
           jp      print_2
print_1:   ld      a,0
           add     a,c
           call    gotoxy
print_2:   ld      a,(hl)
           cp      24h
           jp      z,print_end
           ld      d,a
           push    bc
           call    wrbyte
           pop     bc
           inc     hl
           jp      print_2
print_end: pop     de
           pop     af
           ret

;*****
;* Load time form RTC *
;* to buffer *
;*****
time:      push    af
           in      a,(secl0)
           ld      (b_secl0),a
           in      a,(sec)
           ld      (b_sec),a
           in      a,(minute)
           ld      (b_min),a
           in      a,(hour)
           ld      (b_hour),a
           in      a,(day)
           ld      (b_day),a
           in      a,(date)
           ld      (b_date),a
           in      a,(month)
           ld      (b_mon),a
           pop     af
           ret

;*****
;* display time *
;*****
dis_time:  push    af
           push    bc
           push    de
           push    hl
           push    ix
           push    iy
           ld      a,":"
           ld      hl,disb_time+2
           ld      (hl),a
           ld      hl,disb_time+5
           ld      (hl),a
           ld      hl,disb_time+8
           ld      a,"$"
           ld      (hl),a
           ld      hl,disb_time
           ld      ix,b_hour

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        ld    b,3                dis_date4: add    hl,de
d_time10: ld    a,(ix+0)          dis_date3: add    hl,de
        ld    e,a              dis_date2: add    hl,de
        and   0f0h            dis_date1: ld    b,1
        rrca                    ld    c,0
        rrca                    call   print
        rrca                    ld    d,"-"
        rrca                    call   wrbyte
        add   a,30h            ld    a,(b_date)
        ld    (hl),a          ld    e,a
        inc   hl              and   0f0h
        ld    a,e            rrca
        and   0fh            rrca
        add   a,30h            rrca
        ld    (hl),a          rrca
        inc   hl              or    30h
        inc   hl              ld    d,a
        dec   ix              call   wrbyte
        djnz  d_time10        ld    a,e
                                and   0fh
                                or    30h
                                ld    d,a
                                call   wrbyte
                                ld    d,"-"
dis_t_end: pop   iy            call   wrbyte
        pop   ix              ld    de,4
        pop   hl              ld    hl,jan
        pop   de              ld    a,(b_mon)
        pop   bc              cp    1
        pop   af              jp    z,dis_datel1
        ret                    cp    2
;*****                          jp    z,dis_date12
;* Display date *                  cp    3
;*****                          jp    z,dis_date13
dis_date: push  af            cp    4
        push  bc              jp    z,dis_date14
        push  de              cp    5
        push  hl              jp    z,dis_date15
        push  ix              cp    6
        push  iy              jp    z,dis_date16
        ld    de,4            cp    7
        ld    hl,sun          jp    z,dis_date17
        ld    a,(b_day)       cp    8
        cp    1                jp    z,dis_date18
        jp    z,dis_datel     cp    9
        cp    2                jp    z,dis_date19
        jp    z,dis_date2     cp    10h
        cp    3                jp    z,dis_date20
        jp    z,dis_date3     cp    11h
        cp    4                jp    z,dis_date21
        jp    z,dis_date4     cp    12h
        cp    5                jp    z,dis_date22
        jp    z,dis_date5     dis_date22: add   hl,de
        cp    6                dis_date21: add   hl,de
        jp    z,dis_date6     dis_date20: add   hl,de
        cp    7                dis_date19: add   hl,de
        jp    z,dis_date7     dis_date18: add   hl,de
dis_date7: add   hl,de        dis_date17: add   hl,de
dis_date6: add   hl,de        dis_date16: add   hl,de
dis_date5: add   hl,de        dis_date15: add   hl,de

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

dis_date14: add hl,de
dis_date13: add hl,de
dis_date12: add hl,de
dis_date11: ld b,1
            ld c,7
            call print
            pop iy
            pop ix
            pop hl
            pop de
            pop bc
            pop af
            ret
;*****
;* In key board *
;* IN = - *
;* OUT = A *
;*****
scan_key:  push bc
           push de
           push hl
scan_key0: ld b,3           ;ld b=3 for 3 row
           ld d,0feh       ;set bit 0 select
scan_key1: ld a,d
           out (P_key),a   ;out to control
           rlc d
           in a,(P_key)   ;in data key
           ld e,a
           and 0f0h
           cp 0f0h
           jp nz,scan_key2 ;if key push bottom
           djnz scan_key1  ;if no key jump to rotate row
           ld a,0ffh       ;if no key result OFFH to buff
           ld (key),a
           jp scan_key3
scan_key2: ld a,e
           ld hl,key
           cp (hl)         ;compear old key for make bottom
           jp z,scan_key4
           ld (key),a
scan_key3: pop hl
           pop de
           pop bc
           ret
scan_key4: ld a,0ffh       ;if old key
           jp scan_key3
;*****
;* Buffer data for display *
;*****
sun:      dfb "SUN$"
mon:      dfb "MON$"
tue:      dfb "TUE$"
wed:      dfb "WED$"
thu:      dfb "THU$"
fri:      dfb "Fri$"
sat:      dfb "SAT$"
jan:      dfb "JAN$"
feb:      dfb "FAB$"
mar:      dfb "MAR$"
apr:      dfb "APR$"

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

may:      dfb  "MAY$"
jun:      dfb  "JUN$"
jul:      dfb  "JUL$"
aug:      dfb  "AUG$"
sep:      dfb  "SEP$"
oct:      dfb  "OCT$"
nov:      dfb  "NOV$"
dec:      dfb  "Dec$"
st_ram:   dfb  "TEST RAM$"
st_ram1:  dfb  "..TEST RAM OK..$"
st_ram2:  dfb  "Ram ERROR change RAM$"
kmit1:    dfb  " KMIT LADKRABANG$"
fac:      dfb  "Faculty of Engineer "
pro_by:   dfb  " Program by$"
sang:     dfb  " Sangkom & Somkid$"
s1_begin: dfb  " Clear all data.$"
s2_begin: dfb  " Don't test RAM.$"
s3_begin: dfb  " Don't clear data.$"
st_time:  dfb  " Enter new time $"
s1_pcl:   dfb  " Load data from PC$"
s2_pcl:   dfb  " Enter to start$"
s3_pcl:   dfb  " Ready OK..!$"
s4_pcl:   dfb  " Start code ERROR$"
s5_pcl:   dfb  " Start code OK..$"
s6_pcl:   dfb  " End of loading$"
sman_1:   dfb  " Manual$"
sman_2:   dfb  " On Off Cancel$"
s_no:     dfb  " Data your BAD !!$"
s_nol:    dfb  " $"
sup_1:    dfb  "Month ERROR ! $"
sup_2:    dfb  "Date ERROR ! $"
sup_3:    dfb  "Day ERROR ! $"
sup_4:    dfb  "Hour ERROR ! $"
sup_5:    dfb  "Minute ERROR ! $"
sup_6:    dfb  "Second ERROR ! $"
sup_7:    dfb  " $"
st_c1:    dfb  " Clear PROGRAM$"
st_c2:    dfb  " Clear channel $"
st_c3:    dfb  " OK..$"
st_p1:    dfb  " Channel 12345678$"
st_p2:    dfb  "Function 1234$"
st_p3:    dfb  " Total PROGRAM$"
st_p4:    dfb  " Press enter key$"
st_pfl:   dfb  "ON $" ; 00:00:00 $"
st_pfl1:  dfb  "OFF $" ; 00:00:00 $"

```

END

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# Product Specification

# Z-80<sup>®</sup> PIO Z-80A PIO

The Zilog Z-80 product line is a complete set of micro-computer components, development systems and support software. The Z-80 microcomputer component set includes all of the circuits necessary to build high-performance microcomputer systems with virtually no other logic and a minimum number of low cost standard memory elements.

The Z-80 Parallel I/O (PIO) Interface Controller is a programmable, two port device which provides TTL compatible interfacing between peripheral devices and the Z80-CPU. The Z80-CPU configures the Z80-PIO to interface with standard peripheral devices such as tape punches, printers, keyboards, etc.

Byte bidirectional bus (available on Port A only)  
Bit Mode

- Programmable interrupts on peripheral status conditions.
- Daisy chain priority interrupt logic included to provide for automatic interrupt vectoring without external logic.
- Eight outputs are capable of driving Darlington transistors.
- All inputs and outputs fully TTL compatible.

### Structure

- N-Channel Silicon Gate Depletion Load technology
- 40 Pin DIP
- Single 5 volt supply
- Single phase 5 volt clock
- Two independent 8-bit bidirectional peripheral interface ports with "handshake" data transfer control

### Features

- Interrupt driven "handshake" for fast response
- Any one of the following modes of operation may be selected for either port:
  - Byte output
  - Byte input

### PIO Architecture

A block diagram of the Z80-PIO is shown in figure 1. The internal structure of the Z80-PIO consists of a Z80-CPU bus interface, internal control logic, Port A I/O logic, Port B I/O logic, and interrupt control logic. A typical application might use Port A as the data transfer channel and Port B for the status and control monitoring.

The Port I/O logic is composed of 6 registers with "handshake" control logic as shown in figure 2. The registers include: an 8-bit input register, an 8-bit output register, a 2-bit mode control register, an 8-bit mask register, an 8-bit input/output select register, and a 2-bit mask control register. The last three registers are used only when the port has been programmed to operate in the bit mode.




FIGURE 1  
PIO BLOCK DIAGRAM

# รายละเอียดข้อมูลไมโครโปรเซสเซอร์และชิพสนับสนุน

## Z80-CPU Z80A-CPU

**Product Specification**  
MARCH 1978

The Zilog Z80 product line is a complete set of microcomputer components, development systems and support software. The Z80 microcomputer component set includes all of the circuits necessary to build high-performance microcomputer systems with virtually no other logic and a minimum number of low cost standard memory elements.

The Z80 and Z80A CPU's are third generation single chip microprocessors with unrivaled computational power. This increased computational power results in higher system throughput and more efficient memory utilization when compared to second generation microprocessors. In addition, the Z80 and Z80A CPU's are very easy to implement into a system because of their single voltage requirement plus all output signals are fully decoded and timed to control standard memory or peripheral circuits. The circuit is implemented using an N-channel, ion implanted, silicon gate MOS process.



Figure 1 is a block diagram of the CPU, Figure 2 details the internal register configuration which contains 208 bits of Read/Write memory that are accessible to the programmer. The registers include two sets of six general purpose registers that may be used individually as 8-bit registers or as 16-bit register pairs. There are also two sets of accumulator and flag registers. The programmer has access to either set of main or alternate registers through a group of exchange instructions. This alternate set allows foreground/background mode of operation or may be reserved for very fast Interrupt response. Each CPU also contains a 16-bit stack pointer which permits simple implementation of

multiple level interrupts, unlimited subroutine nesting and simplification of many types of data handling.

The two 16-bit index registers allow tabular data manipulation and easy implementation of relocatable code. The Refresh register provides for automatic, totally transparent refresh of external dynamic memories. The I register is used in a powerful interrupt response mode to form the upper 8 bits of a pointer to an interrupt service address table, while the interrupting device supplies the lower 8 bits of the pointer. An indirect call is then made to this service address.


### FEATURES

- Single chip, N-channel Silicon Gate CPU.
- 158 instructions—includes all 78 of the 8080A instructions with total software compatibility. New instructions include 4-, 8- and 16-bit operations with more useful addressing modes such as indexed, bit and relative.
- 17 internal registers.
- Three modes of fast interrupt response plus a non-maskable interrupt.
- Directly interfaces standard speed static or dynamic memories with virtually no external logic.
- 1.0  $\mu$ s instruction execution speed.
- Single 5 VDC supply and single-phase 5 volt Clock.
- Out-performs any other single chip microcomputer in 4-, 8-, or 16-bit applications.
- All pins TTL Compatible
- Built-in dynamic RAM refresh circuitry.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น เมื่อนุญต์เห็นไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Z80, Z80A-CPU Pin Description**



**Z80, Z80A CPU PIN CONFIGURATION**

**A<sub>0</sub>-A<sub>15</sub>**  
(Address Bus) Tri-state output, active high. A<sub>0</sub>-A<sub>15</sub> constitute a 16-bit address bus. The address bus provides the address for memory (up to 64K bytes) data exchanges and for I/O device data exchanges.

**D<sub>0</sub>-D<sub>7</sub>**  
(Data Bus) Tri-state input/output, active high. D<sub>0</sub>-D<sub>7</sub> constitute an 8-bit bidirectional data bus. The data bus is used for data exchanges with memory and I/O devices.

**M<sub>1</sub>**  
(Machine Cycle one) Output, active low.  $\overline{M_1}$  indicates that the current machine cycle is the OP code fetch cycle of an instruction execution.

**MREQ**  
(Memory Request) Tri-state output, active low. The memory request signal indicates that the address bus holds a valid address for a memory read or memory write operation.

**IORQ**  
(Input/Output Request) Tri-state output, active low. The IORQ signal indicates that the lower half of the address bus holds a valid I/O address for a I/O read or write operation. An IORQ signal is also generated when an interrupt is being acknowledged to indicate that an interrupt response vector can be placed on the data bus.

**RD**  
(Memory Read) Tri-state output, active low.  $\overline{RD}$  indicates that the CPU wants to read data from memory or an I/O device. The addressed I/O device or memory should use this signal to gate data onto the CPU data bus.

**WR**  
(Memory Write) Tri-state output, active low.  $\overline{WR}$  indicates that the CPU data bus holds valid data to be stored in the addressed memory or I/O device.

**RFSH**  
(Refresh) Output, active low.  $\overline{RFSH}$  indicates that the lower 7 bits of the address bus contain a refresh address for dynamic memories and the current MREQ signal should be used to do a refresh read to all dynamic memories.

**HALT**  
(Halt state) Output, active low.  $\overline{HALT}$  indicates that the CPU has executed a HALT software instruction and is awaiting either a non-maskable or a maskable interrupt (with the mask enabled) before operation can resume. While halted, the CPU executes NOP's to maintain memory refresh activity.

**WAIT**  
(Wait) Input, active low.  $\overline{WAIT}$  indicates to the Z-80 CPU that the addressed memory or I/O devices are not ready for a data transfer. The CPU continues to enter wait states for as long as this signal is active.

**INT**  
(Interrupt Request) Input, active low. The Interrupt Request signal is generated by I/O devices. A request will be honored at the end of the current instruction if the internal software controlled interrupt enable flip-flop (IFF) is enabled.

**NMI**  
(Non Maskable Interrupt) Input, active low. The non-maskable interrupt request line has a higher priority than INT and is always recognized at the end of the current instruction, independent of the status of the interrupt enable flip-flop. NMI automatically forces the Z-80 CPU to restart to location 0066H.

**RESET** Input, active low.  $\overline{RESET}$  initializes the CPU as follows: reset interrupt enable flip-flop, clear PC and registers I and R and set interrupt to 8080A mode. During reset time, the address and data bus go to a high impedance state and all control output signals go to the inactive state.


**BUSRQ**  
(Bus Request) Input, active low. The bus request signal has a higher priority than NMI and is always recognized at the end of the current machine cycle and is used to request the CPU address bus, data bus and tri-state output control signals to go to a high impedance state so that other devices can control these buses.

**BUSAK**  
(Bus Acknowledge) Output, active low. Bus acknowledge is used to indicate to the requesting device that the CPU address bus, data bus and tri-state control bus signals have been set to their high impedance state and the external device can now control these signals.

### Timing Waveforms


#### INSTRUCTION OP CODE FETCH

The program counter content (PC) is placed on the address bus immediately at the start of the cycle. One half clock time later MREQ goes active. The falling edge of MREQ can be used directly as a chip enable to dynamic memories.  $\overline{RD}$  when active indicates that the memory data should be enabled onto the CPU data bus. The CPU samples data with the rising edge of the clock state  $T_3$ . Clock states  $T_3$  and  $T_4$  of a fetch cycle are used to refresh dynamic memories while the CPU is internally decoding and executing the instruction. The refresh control signal RFSH indicates that a refresh read of all dynamic memories should be accomplished.




#### MEMORY READ OR WRITE CYCLES

Illustrated here is the timing of memory read or write cycles other than an OP code fetch ( $M_1$  cycle). The MREQ and RD signals are used exactly as in the fetch cycle. In the case of a memory write cycle, the MREQ also becomes active when the address bus is stable so that it can be used directly as a chip enable for dynamic memories. The WR line is active when data on the data bus is stable so that it can be used directly as a R/W pulse to virtually any type of semiconductor memory.




#### INPUT OR OUTPUT CYCLES

Illustrated here is the timing for an I/O read or I/O write operation. Notice that during I/O operations a single wait state is automatically inserted ( $T_w^*$ ). The reason for this is that during I/O operations this extra state allows sufficient time for an I/O port to decode its address and activate the WAIT line if a wait is required.



#### INTERRUPT REQUEST/ACKNOWLEDGE CYCLE

The interrupt signal is sampled by the CPU with the rising edge of the last clock at the end of any instruction. When an interrupt is accepted, a special  $M_1$  cycle is generated. During this  $M_1$  cycle, the  $\overline{IORQ}$  signal becomes active (instead of MREQ) to indicate that the interrupting device can place an 8-bit vector on the data bus. Two wait states ( $T_w^*$ ) are automatically added to this cycle so that a ripple priority interrupt scheme, such as the one used in the Z80 peripheral controllers, can be easily implemented.



**Z80, Z80A Instruction Set**

The following is a summary of the Z80, Z80A instruction set showing the assembly language mnemonic and the symbolic operation performed by the instruction. A more detailed listing appears in the Z80-CPU technical manual, and assembly language programming manual. The instructions are divided into the following categories:

- |                                               |                         |
|-----------------------------------------------|-------------------------|
| 8-bit loads                                   | Miscellaneous Group     |
| 16-bit loads                                  | Rotates and Shifts      |
| Exchanges                                     | Bit Set, Reset and Test |
| Memory Block Moves                            | Input and Output        |
| Memory Block Searches                         | Jumps                   |
| 8-bit arithmetic and logic                    | Calls                   |
| 16-bit arithmetic                             | Restarts                |
| General purpose Accumulator & Flag Operations | Returns                 |

In the table the following terminology is used.

- b ≡ a bit number in any 8-bit register or memory location
- cc ≡ flag condition code
  - NZ ≡ non zero
  - Z ≡ zero
  - NC ≡ non carry
  - C ≡ carry
  - PO ≡ Parity odd or no over flow
  - PE ≡ Parity even or over flow
  - P ≡ Positive
  - M ≡ Negative (minus)

- d ≡ any 8-bit destination register or memory location
  - dd ≡ any 16-bit destination register or memory location
  - e ≡ 8-bit signed 2's complement displacement used in relative jumps and indexed addressing
  - L ≡ 8 special call locations in page zero. In decimal notation these are 0, 8, 16, 24, 32, 40, 48 and 56
  - n ≡ any 8-bit binary number
  - nn ≡ any 16-bit binary number
  - r ≡ any 8-bit general purpose register (A, B, C, D, E, H, or L)
  - s ≡ any 8-bit source register or memory location
  - sb ≡ a bit in a specific 8-bit register or memory location
  - ss ≡ any 16-bit source register or memory location
  - subscript "L" ≡ the low order 8 bits of a 16-bit register
  - subscript "H" ≡ the high order 8 bits of a 16-bit register
  - ( ) ≡ the contents within the ( ) are to be used as a pointer to a memory location or I/O port number
- 8-bit registers are A, B, C, D, E, H, L, I and R  
 16-bit register pairs are AF, BC, DE and HL  
 16-bit registers are SP, PC, IX and IY

Addressing Modes implemented include combinations of the following:

Immediate	Indexed
Immediate extended	Register
Modified Page Zero	Implied
Relative	Register Indirect
Extended	Bit

	Mnemonic	Symbolic Operation	Comments
8-BIT LOADS	LD r, s	r ← s	s ≡ r, n, (HL), (IX+e), (IY+e)
	LD d, r	d ← r	d ≡ (HL), r
	LD d, n	d ← n	d ≡ (HL), (IX+e), (IY+e)
	LD A, s	A ← s	s ≡ (BC), (DE), (nn), I, R
	LD d, A	d ← A	d ≡ (BC), (DE), (nn), I, R
16-BIT LOADS	LD dd, nn	dd ← nn	dd ≡ BC, DE, HL, SP, IX, IY
	LD dd, (nn)	dd ← (nn)	dd ≡ BC, DE, HL, SP, IX, IY
	LD (nn), ss	(nn) ← ss	ss ≡ BC, DE, HL, SP, IX, IY
	LD SP, ss	SP ← ss	ss = HL, IX, IY
	PUSH ss	(SP-1) ← ss <sub>H</sub> ; (SP-2) ← ss <sub>L</sub>	ss = BC, DE, HL, AF, IX, IY
POP dd	dd <sub>L</sub> ← (SP); dd <sub>H</sub> ← (SP+1)	dd = BC, DE, HL, AF, IX, IY	
EXCHANGES	EX DE, HL	DE ↔ HL	
	EX AF, AF'	AF ↔ AF'	
	EXX	$\begin{pmatrix} BC \\ DE \\ HL \end{pmatrix} \leftrightarrow \begin{pmatrix} BC' \\ DE' \\ HL' \end{pmatrix}$	
	EX (SP), ss	(SP) ← ss <sub>L</sub> ; (SP+1) ← ss <sub>H</sub>	ss ≡ HL, IX, IY

	Mnemonic	Symbolic Operation	Comments
MEMORY BLOCK MOVES	LDI	(DE) ← (HL), DE ← DE+1 HL ← HL+1, BC ← BC-1	
	LDIR	(DE) ← (HL), DE ← DE+1 HL ← HL+1, BC ← BC-1 Repeat until BC = 0	
	LDD	(DE) ← (HL), DE ← DE-1 HL ← HL-1, BC ← BC-1	
	LDDR	(DE) ← (HL), DE ← DE-1 HL ← HL-1, BC ← BC-1 Repeat until BC = 0	
MEMORY BLOCK SEARCHES	CPI	A-(HL), HL ← HL+1 BC ← BC-1	
	CPIR	A-(HL), HL ← HL+1 BC ← BC-1, Repeat until BC = 0 or A = (HL)	A-(HL) sets the flags only. A is not affected
	CPD	A-(HL), HL ← HL-1 BC ← BC-1	
	CPDR	A-(HL), HL ← HL-1 BC ← BC-1, Repeat until BC = 0 or A = (HL)	
8-BIT ALU	ADD s	A ← A + s	
	ADC s	A ← A + s + CY	CY is the carry flag
	SUB s	A ← A - s	
	SBC s	A ← A - s - CY	s ≡ r, n, (HL) (IX+e), (IY+e)
	AND s	A ← A ∧ s	
	OR s	A ← A ∨ s	
XOR s	A ← A ⊕ s		

Mnemonic	Symbolic Operation	Comments
<b>8-BIT ALU</b>		
CP s	$A - s$	$s = r, n(HL)$ (IX+e), (IY+e)
INC d	$d - d + 1$	$d = r, (HL)$ (IX+e), (IY+e)
DEC d	$d - d - 1$	
<b>16-BIT ARITHMETIC</b>		
ADD HL, ss	$HL - HL + ss$	} $ss \equiv BC, DE$ HL, SP
ADC HL, ss	$HL - HL + ss + CY$	
SBC HL, ss	$HL - HL - ss - CY$	
ADD IX, ss	$IX - IX + ss$	
ADD IY, ss	$IY - IY + ss$	$ss \equiv BC, DE,$ IY, SP
INC dd	$dd - dd + 1$	$dd \equiv BC, DE,$ HL, SP, IX, IY
DEC dd	$dd - dd - 1$	$dd \equiv BC, DE,$ HL, SP, IX, IY
<b>CP ACC. &amp; FLAG</b>		
DAA	Converts A contents into packed BCD following add or subtract.	Operands must be in packed BCD format
CPL	$A - \bar{A}$	
NEG	$A - 00 - A$	
CCF	$CY - \bar{CY}$	
SCF	$CY - 1$	
<b>MISCELLANEOUS</b>		
NOP	No operation.	
HALT	Halt CPU	
DI	Disable Interrupts	
EI	Enable Interrupts	
IM 0	Set interrupt mode 0	8080A mode Call to 0038H
IM 1	Set interrupt mode 1	
IM 2	Set interrupt mode 2	Indirect Call
<b>ROTATES AND SHIFTS</b>		
RLC s		
RL s		
RRC s		
RR s		
SLA s		$s \equiv r, (HL)$ (IX+e), (IY+e)
SRA s		
SRL s		
RLD		
RRD		

Mnemonic	Symbolic Operation	Comments
<b>BIT S, R, &amp; Y</b>		
BIT b, s	$Z - \bar{s}_b$	Z is zero flag
SET b, s	$s_b \leftarrow 1$	$s \equiv r, (HL)$ (IX+e), (IY+e)
RES b, s	$s_b \leftarrow 0$	
<b>INPUT AND OUTPUT</b>		
IN A, (n)	$A \leftarrow (n)$	
IN r, (C)	$r \leftarrow (C)$	Set flags
INI	$(HL) \leftarrow (C), HL - HL + 1$ $B - B - 1$	
INIR	$(HL) \leftarrow (C), HL - HL + 1$ $B - B - 1$ Repeat until B = 0	
IND	$(HL) \leftarrow (C), HL - HL - 1$ $B + B - 1$	
INDR	$(HL) \leftarrow (C), HL - HL - 1$ $B - B - 1$ Repeat until B = 0	
OUT(n), A	$(n) \leftarrow A$	
OUT(C), r	$(C) \leftarrow r$	
OUTI	$(C) \leftarrow (HL), HL - HL + 1$ $B - B - 1$	
OTIR	$(C) \leftarrow (HL), HL - HL + 1$ $B - B - 1$ Repeat until B = 0	
OUTD	$(C) \leftarrow (HL), HL - HL - 1$ $B - B - 1$	
OTDR	$(C) \leftarrow (HL), HL - HL - 1$ $B - B - 1$ Repeat until B = 0	
<b>JUMPS</b>		
JP nn	$PC \leftarrow nn$	} $cc \begin{cases} NZ & PO \\ Z & PE \\ NC & P \\ C & M \end{cases}$
JP cc, nn	If condition cc is true $PC \leftarrow nn$ , else continue	
JR e	$PC \leftarrow PC + e$	} $kk \begin{cases} NZ & NC \\ Z & C \end{cases}$
JR kk, e	If condition kk is true $PC \leftarrow PC + e$ , else continue	
JP (ss)	$PC \leftarrow ss$	$ss = HL, IX, IY$
DJNZ e	$B - B - 1$ , if B = 0 continue, else $PC \leftarrow PC + e$	
<b>CALLS</b>		
CALL nn	$(SP-1) \leftarrow PC_H$ $(SP-2) \leftarrow PC_L, PC \leftarrow nn$	} $cc \begin{cases} NZ & PO \\ Z & PE \\ NC & P \\ C & M \end{cases}$
CALL cc, nn	If condition cc is false continue, else same as CALL nn	
<b>RESTARTS</b>		
RST L	$(SP-1) \leftarrow PC_H$ $(SP-2) \leftarrow PC_L, PC_H \leftarrow 0$ $PC_L \leftarrow L$	
<b>RETURNS</b>		
RET	$PC_L \leftarrow (SP)$ $PC_H \leftarrow (SP+1)$	} $cc \begin{cases} NZ & PO \\ Z & PE \\ NC & P \\ C & M \end{cases}$
RET cc	If condition cc is false continue, else same as RET	
RETI	Return from interrupt, same as RET	
RETN	Return from non- maskable interrupt	

A.C. Characteristics Z80-CPU

T<sub>A</sub> = 0°C to 70°C, V<sub>CC</sub> = +5V ± 5%. Unless Otherwise Noted.

Signal	Symbol	Parameter	Min	Max	Unit	Test Condition
φ	t <sub>c</sub> (ΦH)	Clock Period	4	1121	nsec	
	t <sub>w</sub> (ΦH)	Check Pulse Width, Clock High	180	[E]	nsec	
	t <sub>w</sub> (ΦL)	Check Pulse Width, Clock Low	180	2000	nsec	
	t <sub>r</sub> / t <sub>f</sub>	Check Rise and Fall Time		30	nsec	
A0-15	t <sub>D</sub> (AD)	Address Output Delay		145	nsec	C <sub>L</sub> = 50pF
	t <sub>F</sub> (AD)	Delay to Float		110	nsec	
	t <sub>dcn</sub>	Address Stable Prior to MREQ (Memory Cycle)	111		nsec	
	t <sub>dc</sub>	Address Stable Prior to IORQ, RD or WR (I/O Cycle)	121		nsec	
	t <sub>ca</sub>	Address Stable From RD or WR (I/O Cycle)	131		nsec	
D0-7	t <sub>D</sub> (D)	Data Output Delay		230	nsec	C <sub>L</sub> = 50pF
	t <sub>F</sub> (D)	Delay to Float During Write Cycle		90	nsec	
	t <sub>su</sub> (D)	Data Setup Time to Rising Edge of Clock During M1 Cycle	50		nsec	
	t <sub>su</sub> (D)	Data Setup Time to Falling Edge of Clock During M2 to M5	20		nsec	
	t <sub>dc</sub>	Data Stable Prior to WR (Memory Cycle)	151		nsec	
	t <sub>dc</sub>	Data Stable Prior to WR (I/O Cycle)	161		nsec	
	t <sub>df</sub>	Data Stable From WR	171		nsec	
t <sub>H</sub>	Am. Hold Time for Setup Time	0		nsec		
MREQ	t <sub>DL</sub> (MR)	MREQ Delay From Falling Edge of Clock, MREQ Low		100	nsec	C <sub>L</sub> = 50pF
	t <sub>DH</sub> (MR)	MREQ Delay From Rising Edge of Clock, MREQ High		100	nsec	
	t <sub>DL</sub> (MR)	MREQ Delay From Falling Edge of Clock, MREQ High		100	nsec	
	t <sub>w</sub> (MRL)	Pulse Width, MREQ Low	181		nsec	
	t <sub>w</sub> (MRH)	Pulse Width, MREQ High	191		nsec	
IORQ	t <sub>DL</sub> (IR)	IORQ Delay From Rising Edge of Clock, IORQ Low		90	nsec	C <sub>L</sub> = 50pF
	t <sub>DH</sub> (IR)	IORQ Delay From Falling Edge of Clock, IORQ Low		110	nsec	
	t <sub>DL</sub> (IR)	IORQ Delay From Rising Edge of Clock, IORQ High		100	nsec	
	t <sub>DH</sub> (IR)	IORQ Delay From Falling Edge of Clock, IORQ High		110	nsec	
RD	t <sub>DL</sub> (RD)	RD Delay From Rising Edge of Clock, RD Low		100	nsec	C <sub>L</sub> = 50pF
	t <sub>DH</sub> (RD)	RD Delay From Falling Edge of Clock, RD Low		130	nsec	
	t <sub>DL</sub> (RD)	RD Delay From Rising Edge of Clock, RD High		100	nsec	
	t <sub>DH</sub> (RD)	RD Delay From Falling Edge of Clock, RD High		110	nsec	
WR	t <sub>DL</sub> (WR)	WR Delay From Rising Edge of Clock, WR Low		80	nsec	C <sub>L</sub> = 50pF
	t <sub>DH</sub> (WR)	WR Delay From Falling Edge of Clock, WR Low		90	nsec	
	t <sub>DL</sub> (WR)	WR Delay From Falling Edge of Clock, WR High		100	nsec	
	t <sub>w</sub> (WRL)	Pulse Width, WR Low	1101		nsec	
M1	t <sub>DL</sub> (M1)	M1 Delay From Rising Edge of Clock, M1 Low		130	nsec	C <sub>L</sub> = 50pF
	t <sub>DH</sub> (M1)	M1 Delay From Rising Edge of Clock, M1 High		130	nsec	
RFSH	t <sub>DL</sub> (RF)	RFSH Delay From Rising Edge of Clock, RFSH Low		180	nsec	C <sub>L</sub> = 50pF
	t <sub>DH</sub> (RF)	RFSH Delay From Rising Edge of Clock, RFSH High		150	nsec	
WAIT	t <sub>s</sub> (WT)	WAIT Setup Time to Falling Edge of Clock	70		nsec	
HALT	t <sub>D</sub> (HT)	HALT Delay Time From Falling Edge of Clock		300	nsec	C <sub>L</sub> = 50pF
INT	t <sub>s</sub> (IT)	INT Setup Time to Rising Edge of Clock	80		nsec	
NMI	t <sub>w</sub> (NML)	Pulse Width, NMI Low	80		nsec	
BUSRD	t <sub>s</sub> (BR)	BUSRD Setup Time to Rising Edge of Clock	80		nsec	
BUSAK	t <sub>DL</sub> (BA)	BUSAK Delay From Rising Edge of Clock, BUSAK Low		120	nsec	C <sub>L</sub> = 50pF
	t <sub>DH</sub> (BA)	BUSAK Delay From Falling Edge of Clock, BUSAK High		110	nsec	
RESET	t <sub>s</sub> (RS)	RESET Setup Time to Rising Edge of Clock	90		nsec	
	t <sub>F</sub> (C)	Delay to Float (MREQ, IORQ, RD and WR)		100	nsec	
	t <sub>su</sub>	M1 Stable Prior to IORQ (Interrupt Ack)	1111		nsec	

(12) t<sub>c</sub> = t<sub>w(ΦH)</sub> + t<sub>w(ΦL)</sub> + t<sub>r</sub> + t<sub>f</sub>

(11) t<sub>dcn</sub> = t<sub>w(ΦH)</sub> + t<sub>r</sub> - 75

(12) t<sub>dc</sub> = t<sub>c</sub> - 80

(13) t<sub>ca</sub> = t<sub>w(ΦL)</sub> + t<sub>r</sub> - 40

(14) t<sub>cl</sub> = t<sub>w(ΦL)</sub> + t<sub>r</sub> - 60

(15) t<sub>dcn</sub> = t<sub>c</sub> - 210

(16) t<sub>dc</sub> = t<sub>w(ΦL)</sub> + t<sub>r</sub> - 210

(17) t<sub>cdf</sub> = t<sub>w(ΦL)</sub> + t<sub>r</sub> - 80

(18) t<sub>w</sub>(MRL) = t<sub>c</sub> - 40


(19) t<sub>w</sub>(MRH) = t<sub>w(ΦH)</sub> + t<sub>r</sub> - 30

(10) t<sub>w</sub>(WRL) = t<sub>c</sub> - 40

(11) t<sub>su</sub> = 2t<sub>c</sub> + t<sub>w(ΦH)</sub> + t<sub>r</sub> - 80

NOTES

- A Data should be enabled onto the CPU data bus when RD is active. During interrupt acknowledge data should be enabled when M1 and IORQ are both active.
- B All control signals are internally synchronized so they may be totally asynchronous with respect to the clock.
- C The RESET signal must be active for a minimum of 3 clock cycles.
- D Output Delay vs. Loaded Capacitance  
T<sub>A</sub> = 25°C, V<sub>CC</sub> = +5V ± 5%  
Add 10nsec delay for each 50pf increase in load up to a maximum of 200pf for the data bus & 100pf for address & control lines
- E Although static by design, timing guarantees t<sub>w(ΦH)</sub> of 200 nsec maximum



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้กับบริษัทที่ออกให้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นใด  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



### Absolute Maximum Ratings

Temperature Under Bias	Specified operating range.
Storage Temperature	-65°C to +150°C
Voltage On Any Pin with Respect to Ground	-0.3V to +1V
Power Dissipation	1.5W

**\*Comment**

Stresses above those listed under "Absolute Maximum Rating" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other condition above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

Note For Z80-CPU all AC and DC characteristics remain the same for the military grade parts except  $I_{CC}$

$I_{CC} = 200 \text{ mA}$

### Z80-CPU D.C. Characteristics

$T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$ ,  $V_{CC} = 5\text{V} \pm 5\%$  unless otherwise specified

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Condition
$V_{ILC}$	Check Input Low Voltage	-0.3		0.45	V	
$V_{IHC}$	Check Input High Voltage			$V_{CC} + 0.3$	V	
$V_{IL}$	Input Low Voltage	-0.3		0.8	V	
$V_{IH}$	Input High Voltage	2.0		$V_{CC}$	V	
$V_{OL}$	Output Low Voltage			0.4	V	$I_{OL} = 1.5 \text{ mA}$
$V_{OH}$	Output High Voltage	2.4			V	$I_{OH} = -250 \mu\text{A}$
$I_{CC}$	Power Supply Current			150	mA	
$I_{LI}$	Input Leakage Current			10	$\mu\text{A}$	$V_{IN} = 0 \text{ to } V_{CC}$
$I_{LOH}$	Tri-State Output Leakage Current in Float			10	$\mu\text{A}$	$V_{OUT} = 2.4 \text{ to } V_{CC}$
$I_{LOL}$	Tri-State Output Leakage Current in Float			-10	$\mu\text{A}$	$V_{OUT} = 0.4 \text{ V}$
$I_{LD}$	Data Bus Leakage Current in Input Mode			$\pm 10$	$\mu\text{A}$	$0 < V_{IN} < V_{CC}$

### Capacitance

$T_A = 25^\circ\text{C}$ ,  $f = 1 \text{ MHz}$ , unmeasured pins returned to ground

Symbol	Parameter	Max.	Unit
$C_\phi$	Check Capacitance	35	pF
$C_{IN}$	Input Capacitance	5	pF
$C_{OUT}$	Output Capacitance	10	pF

### Z80-CPU

#### Ordering Information

- C - Ceramic
- P - Plastic
- S - Standard 5V  $\pm 5\%$  0° to 70°C
- E - Extended 5V  $\pm 5\%$  -40° to 85°C
- M - Military 5V  $\pm 10\%$  -55° to 125°C

### Z80A-CPU D.C. Characteristics

$T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$ ,  $V_{CC} = 5\text{V} \pm 5\%$  unless otherwise specified

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Condition
$V_{ILC}$	Check Input Low Voltage	-0.3		0.45	V	
$V_{IHC}$	Check Input High Voltage			$V_{CC} + 0.3$	V	
$V_{IL}$	Input Low Voltage	-0.3		0.8	V	
$V_{IH}$	Input High Voltage	2.0		$V_{CC}$	V	
$V_{OL}$	Output Low Voltage			0.4	V	$I_{OL} = 1.5 \text{ mA}$
$V_{OH}$	Output High Voltage	2.4			V	$I_{OH} = -250 \mu\text{A}$
$I_{CC}$	Power Supply Current		90	200	mA	
$I_{LI}$	Input Leakage Current			10	$\mu\text{A}$	$V_{IN} = 0 \text{ to } V_{CC}$
$I_{LOH}$	Tri-State Output Leakage Current in Float			10	$\mu\text{A}$	$V_{OUT} = 2.4 \text{ to } V_{CC}$
$I_{LOL}$	Tri-State Output Leakage Current in Float			-10	$\mu\text{A}$	$V_{OUT} = 0.4 \text{ V}$
$I_{LD}$	Data Bus Leakage Current in Input Mode			$\pm 10$	$\mu\text{A}$	$0 < V_{IN} < V_{CC}$

### Capacitance

$T_A = 25^\circ\text{C}$ ,  $f = 1 \text{ MHz}$ , unmeasured pins returned to ground

Symbol	Parameter	Max.	Unit
$C_\phi$	Check Capacitance	35	pF
$C_{IN}$	Input Capacitance	5	pF
$C_{OUT}$	Output Capacitance	10	pF

### Z80A-CPU

#### Ordering Information

- C - Ceramic
- P - Plastic
- S - Standard 5V  $\pm 5\%$  0° to 70°C

A.C. Characteristics

Z80A-CPU

T<sub>A</sub> = 0°C to 70°C. V<sub>CC</sub> = +5V ± 5%. Unless Otherwise Noted.

Signal	Symbol	Parameter	Min	Max	Unit	Test Condition
φ	t <sub>c</sub>	Clock Period	25	1121	μsec	
	t <sub>w(φH)</sub>	Clock Pulse Width, Clock High	110	11	nan	
	t <sub>w(φL)</sub>	Clock Pulse Width, Clock Low	110	2000	nan	
	t <sub>r, f</sub>	Clock Rise and Fall Time		10	nan	
A <sub>0-15</sub>	t <sub>D(AD)</sub>	Address Output Delay		110	nan	C <sub>L</sub> = 50pF
	t <sub>F(AD)</sub>	Delay to Float		90	nan	
	t <sub>acm</sub>	Address Stable Prior to MREQ (Memory Cycle)	111		nan	
	t <sub>ac</sub>	Address Stable Prior to IOR0, RD or WR (I/O Cycle)	121		nan	
	t <sub>caf</sub>	Address Stable from RD, WR, IOR0 or MREQ Address Stable From RD or WR During Float	131		nan	
D <sub>0-7</sub>	t <sub>D(D)</sub>	Data Output Delay		150	nan	C <sub>L</sub> = 50pF
	t <sub>F(D)</sub>	Delay to Float During Write Cycle		90	nan	
	t <sub>SD(D)</sub>	Data Setup Time to Rising Edge of Clock During M1 Cycle	35		nan	
	t <sub>FD(D)</sub>	Data Setup Time to Falling Edge of Clock During M2 to M5	50		nan	
	t <sub>dc</sub>	Data Stable Prior to WR (Memory Cycle)	151		nan	
	t <sub>dcf</sub>	Data Stable Prior to WR (I/O Cycle)	161		nan	
	t <sub>cc</sub>	Data Stable From WR	171		nan	
t <sub>H</sub>	Any Hold Time for Setup Time		0	nan		
MREQ	t <sub>DLφ(MR)</sub>	MREQ Delay From Falling Edge of Clock, MREQ Low		85	nan	C <sub>L</sub> = 50pF
	t <sub>DHL(MR)</sub>	MREQ Delay From Rising Edge of Clock, MREQ High		85	nan	
	t <sub>DHL(MR)</sub>	MREQ Delay From Falling Edge of Clock, MREQ High		85	nan	
	t <sub>w(MRL)</sub>	Pulse Width, MREQ Low	161		nan	
	t <sub>w(MRH)</sub>	Pulse Width, MREQ High	191		nan	
IOR0	t <sub>DLφ(IR)</sub>	IOR0 Delay From Rising Edge of Clock, IOR0 Low		75	nan	C <sub>L</sub> = 50pF
	t <sub>DHL(IR)</sub>	IOR0 Delay From Falling Edge of Clock, IOR0 Low		85	nan	
	t <sub>DHL(IR)</sub>	IOR0 Delay From Rising Edge of Clock, IOR0 High		85	nan	
	t <sub>DHL(IR)</sub>	IOR0 Delay From Falling Edge of Clock, IOR0 High		85	nan	
RD	t <sub>DLφ(RD)</sub>	RD Delay From Rising Edge of Clock, RD Low		85	nan	C <sub>L</sub> = 50pF
	t <sub>DHL(RD)</sub>	RD Delay From Falling Edge of Clock, RD Low		95	nan	
	t <sub>DHL(RD)</sub>	RD Delay From Rising Edge of Clock, RD High		85	nan	
	t <sub>DHL(RD)</sub>	RD Delay From Falling Edge of Clock, RD High		85	nan	
WR	t <sub>DLφ(WR)</sub>	WR Delay From Rising Edge of Clock, WR Low		65	nan	C <sub>L</sub> = 50pF
	t <sub>DHL(WR)</sub>	WR Delay From Falling Edge of Clock, WR Low		80	nan	
	t <sub>DHL(WR)</sub>	WR Delay From Rising Edge of Clock, WR High		80	nan	
	t <sub>w(WRL)</sub>	Pulse Width, WR Low	1101		nan	
M1	t <sub>DL(M1)</sub>	M1 Delay From Rising Edge of Clock, M1 Low		100	nan	C <sub>L</sub> = 50pF
	t <sub>DH(M1)</sub>	M1 Delay From Rising Edge of Clock, M1 High		100	nan	
RFSH	t <sub>DL(RF)</sub>	RFSH Delay From Rising Edge of Clock, RFSH Low		130	nan	C <sub>L</sub> = 50pF
	t <sub>DH(RF)</sub>	RFSH Delay From Rising Edge of Clock, RFSH High		120	nan	
WAIT	t <sub>w(WT)</sub>	WAIT Setup Time to Falling Edge of Clock		70	nan	
HALT	t <sub>D(HT)</sub>	HALT Delay Time From Falling Edge of Clock		300	nan	C <sub>L</sub> = 50pF
INT	t <sub>w(IT)</sub>	INT Setup Time to Rising Edge of Clock		80	nan	
NMI	t <sub>w(NML)</sub>	Pulse Width, NMI Low		80	nan	
BUSR0	t <sub>w(BQ)</sub>	BUSR0 Setup Time to Rising Edge of Clock		50	nan	
BUSAR	t <sub>DL(BA)</sub>	BUSAR Delay From Rising Edge of Clock, BUSAR Low		100	nan	C <sub>L</sub> = 50pF
	t <sub>DH(BA)</sub>	BUSAR Delay From Falling Edge of Clock, BUSAR High		100	nan	
RESET	t <sub>w(RS)</sub>	RESET Setup Time to Rising Edge of Clock		60	nan	
IF (C)	t <sub>F(C)</sub>	Delay to Float (MREQ, IOR0, RD and WR)		80	nan	
t <sub>int</sub>	t <sub>int</sub>	M1 Stable Prior to IOR0 (Interrupt Ack.)	1111		nan	111) t <sub>int</sub> = 2t <sub>c</sub> + t <sub>w(φH)</sub> + t <sub>r</sub> - 65

112) t<sub>c</sub> = t<sub>w(φH)</sub> + t<sub>w(φL)</sub> + t<sub>r</sub> + t<sub>f</sub>

11) t<sub>acm</sub> = t<sub>w(φH)</sub> + t<sub>r</sub> - 65

12) t<sub>ac</sub> = t<sub>c</sub> - 70

13) t<sub>ca</sub> = t<sub>w(φL)</sub> + t<sub>r</sub> - 50

14) t<sub>caf</sub> = t<sub>w(φL)</sub> + t<sub>r</sub> - 45

15) t<sub>dc</sub> = t<sub>c</sub> - 170

16) t<sub>dcf</sub> = t<sub>w(φL)</sub> + t<sub>r</sub> - 170

17) t<sub>ccf</sub> = t<sub>w(φL)</sub> + t<sub>r</sub> - 70


18) t<sub>w(MRL)</sub> = t<sub>c</sub> - 30

19) t<sub>w(MRH)</sub> = t<sub>w(φH)</sub> + t<sub>r</sub> - 20

110) t<sub>w(WRL)</sub> = t<sub>c</sub> - 30

NOTES:

- A. Data should be enabled onto the CPU data bus when RD is active. During interrupt acknowledge data should be enabled when M1 and IOR0 are both active.
- B. All control signals are internally synchronized, so they may be totally asynchronous with respect to the clock.
- C. The RESET signal must be active for a maximum of 3 clock cycles.
- D. Output Delay vs. Loaded Capacitance  
T<sub>A</sub> = 70°C V<sub>CC</sub> = +5V ± 5%  
Add 10nsec delay for each 50pf increase in load up to maximum of 200pf for data bus and 100pf for address & control lines.
- E. Although static by design, testing parameters t<sub>w(φH)</sub> of 200 μsec maximum



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปเผยแพร่โดยไม่ได้รับอนุญาต  
ไม่ว่าในรูปแบบใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# Product Specification

# Z-80<sup>®</sup> PIO Z-80A PIO

The Zilog Z-80 product line is a complete set of micro-computer components, development systems and support software. The Z-80 microcomputer component set includes all of the circuits necessary to build high-performance microcomputer systems with virtually no other logic and a minimum number of low cost standard memory elements.

The Z-80 Parallel I/O (PIO) Interface Controller is a programmable, two port device which provides TTL compatible interfacing between peripheral devices and the Z80-CPU. The Z80-CPU configures the Z80-PIO to interface with standard peripheral devices such as tape punches, printers, keyboards, etc.

Byte bidirectional bus (available on Port A only)  
Bit Mode

- Programmable interrupts on peripheral status conditions.
- Daisy chain priority interrupt logic included to provide for automatic interrupt vectoring without external logic.
- Eight outputs are capable of driving Darlington transistors.
- All inputs and outputs fully TTL compatible.

## Structure

- N-Channel Silicon Gate Depletion Load technology
- 40 Pin DIP
- Single 5 volt supply
- Single phase 5 volt clock
- Two independent 8-bit bidirectional peripheral interface ports with "handshake" data transfer control

## Features

- Interrupt driven "handshake" for fast response
- Any one of the following modes of operation may be selected for either port:  
Byte output  
Byte input

## PIO Architecture

A block diagram of the Z80-PIO is shown in figure 1. The internal structure of the Z80-PIO consists of a Z80-CPU bus interface, internal control logic, Port A I/O logic, Port B I/O logic, and interrupt control logic. A typical application might use Port A as the data transfer channel and Port B for the status and control monitoring.

The Port I/O logic is composed of 6 registers with "handshake" control logic as shown in figure 2. The registers include: an 8-bit input register, an 8-bit output register, a 2-bit mode control register, an 8-bit mask register, and a 2-bit mask control register. The last three registers are used only when the port has been programmed to operate in the bit mode.




FIGURE 1  
PIO BLOCK DIAGRAM

**MOTOROLA**  
**SEMICONDUCTOR**  
**TECHNICAL DATA**


**3-Pin DIP Optoisolators**  
**Triac Driver Output**

These devices consist of gallium-arsenide infrared emitting diodes, optically coupled to a silicon bilateral switch. They are designed for applications requiring isolated triac triggering.

- UL Recognized File Number E54915
- Output Driver Designed for 240 Vac Line
- V<sub>ISO</sub> Isolation Voltage of 7500 V Peak
- Similar to MOC3010 and MOC3011
- Standard 6-PIN Plastic DIP
- VDE approved per standard 0883/6.80 (Certificate number 41853), with additional approval to DIN IEC380/VDE0806, IEC435/VDE0805, IEC65/VDE0860, VDE110b, covering all other standards with equal or less stringent requirements, including IEC204 VDE0113, VDE0160, VDE0832, VDE0833, etc.
- Special lead form available (add suffix "T" to part number) which satisfies VDE0883/6.80 requirement for 8 mm minimum creepage distance between input and output solder pads.
- Various lead form options available. Consult "Optoisolator Lead Form Options" data sheet for details.

**MOC3020**  
**MOC3021**  
**MOC3022**  
**MOC3023**


6-PIN DIP  
 OPTOISOLATORS  
 TRIAC DRIVER OUTPUT



**MAXIMUM RATINGS (T<sub>A</sub> = 25°C unless otherwise noted)**


Rating	Symbol	Value	Unit
<b>INFRARED EMITTING DIODE</b>			
Reverse Voltage	V <sub>R</sub>	3	Volts
Forward Current — Continuous	I <sub>F</sub>	60	mA
Total Power Dissipation (T <sub>A</sub> = 25°C) Negligible Power in Triac Driver Derate above 25°C	P <sub>D</sub>	100 1.33	mW mW/°C
<b>OUTPUT DRIVER</b>			
Off-State Output Terminal Voltage	V <sub>ORM</sub>	400	Volts
Peak Repetitive Surge Current (t <sub>PW</sub> = 1 ms, 120 nps)	I <sub>TSM</sub>	1	A
Total Power Dissipation (T <sub>A</sub> = 25°C) Derate above 25°C	P <sub>D</sub>	300 4	mW mW/°C
<b>ENTIRE DEVICE</b>			
Isolation Surge Voltage (1) (Peak ac Voltage, 60 Hz, 5 Second Duration)	V <sub>ISO</sub>	7500	Vac
Total Power Dissipation (T <sub>A</sub> = 25°C) Derate above 25°C	P <sub>D</sub>	330 4.4	mW mW/°C
Junction Temperature Range	T <sub>J</sub>	40 to 100	°C
Ambient Operating Temperature Range	T <sub>A</sub>	40 to 85	°C
Storage Temperature Range	T <sub>STG</sub>	40 to 150	°C
Soldering Temperature (10 s)	—	260	°C

1. Isolation surge voltage, V<sub>ISO</sub>, is an internal device dielectric break-down rating.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MOC3020, MOC3021, MOC3022, MOC3023




\*This optoisolator should not be used to drive a load directly. It is intended to be a trigger device only. Additional information on the use of optically coupled triac drivers is available in Application Note AN-780A.

In this circuit the "hot" side of the line is switched and the load connected to the cold or ground side. The 39 ohm resistor and 0.01  $\mu$ F capacitor are for snubbing of the triac, and the 470 ohm resistor and 0.05  $\mu$ F capacitor are for snubbing the coupler. These components may or may not be necessary depending upon the particular triac and load used.

Figure 8. Typical Application Circuit

## OUTLINE DIMENSIONS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MOC3020, MOC3021, MOC3022, MOC3023

## ELECTRICAL CHARACTERISTICS (T<sub>A</sub> = 25°C unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit
<b>INPUT LED</b>					
Reverse Leakage Current (V <sub>R</sub> = 3 V)	I <sub>R</sub>	—	0.05	100	μA
Forward Voltage (I <sub>F</sub> = 10 mA)	V <sub>F</sub>	—	1.15	1.5	Volts
<b>OUTPUT DETECTOR (I<sub>F</sub> = 0 unless otherwise noted)</b>					
Peak Blocking Current, Either Direction (Rated V <sub>ORM</sub> , Note 1)	I <sub>PRM</sub>	—	10	100	mA
Peak On-State Voltage, Either Direction (I <sub>TM</sub> = 100 mA Peak)	V <sub>TM</sub>	—	1.8	3	Volts
Critical Rate of Rise of Off-State Voltage (Figure 7, Note 2)	dv/dt	—	10	—	V/μs
<b>COUPLED</b>					
LED Trigger Current, Current Required to Latch Output (Main Terminal Voltage = 3 V, Note 3)	I <sub>FT</sub>	—	15 8 10 5	30 15 10 5	mA
Holding Current, Either Direction	I <sub>H</sub>	—	100	—	μA

Notes: 1. Test voltage must be applied within dv/dt rating.

2. This is static dv/dt. See Figure 7 for test circuit. Commutating dv/dt is a function of the load-driving thyristor(s) only.

3. All devices are guaranteed to trigger at an I<sub>F</sub> value less than or equal to max I<sub>F</sub>. Therefore, recommended operating I<sub>F</sub> less than or equal to I<sub>FT</sub> (30 mA for MOC3020; 15 mA for MOC3021, 10 mA for MOC3022, 5 mA for MOC3023) and absolute max I<sub>F</sub> (100 mA).

## TYPICAL ELECTRICAL CHARACTERISTICS

T<sub>A</sub> = 25°C




Figure 1. LED Forward Voltage versus Forward Current




Figure 2. On-State Characteristics

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MOC3020, MOC3021, MOC3022, MOC3023




Figure 3. Trigger Current versus Temperature




Figure 4. LED Current Required to Trigger versus LED Pulse Width




Figure 5. dv/dt versus Temperature





Figure 6. dv/dt versus Load Resistance



- 1 The mercury wetted relay provides a high speed repeated pulse to the D.U.T.
- 2 100x scope probes are used, to allow high speeds and voltages
- 3 The worst case condition for static dv/dt is established by triggering the D.U.T. with a normal LED input current, then removing the current. The variable R<sub>TEST</sub> allows the dv/dt to be gradually increased until the D.U.T. continues to trigger in response to the applied voltage pulse, even after the LED current has been removed. The dv/dt is then decreased until the D.U.T. stops triggering. dv/dt is measured at this point and recorded.





Figure 7. Static dv/dt Test Circuit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# HDM-20216H



## 20 CHARACTERS X 2 LINES MODULE

### PHYSICAL DATA

Module size ..... 120.0W x 38.0H x 10.0T mm  
 Min. view area ..... 88.2W x 20.0H mm  
 Character construction ..... 5 x 7 dots  
 Character size ..... 3.4W x 5.15H mm  
 Character pitch ..... 4.2 mm  
 Dot size ..... 0.6W x 0.65H mm  
 Weight ..... about 28g

### ABSOLUTE MAXIMUM RATINGS


min max  
 Power supply for logic (V<sub>DD</sub> - V<sub>SS</sub>) ..... 0 7.0 V  
 Power supply for LCD (V<sub>DD</sub> - V<sub>L</sub>) ..... 0 13.5 V  
 Input voltage (V<sub>in</sub>) ..... V<sub>SS</sub> V<sub>DD</sub> V  
 Operation temperature (T<sub>op</sub>) ..... 0°C 50°C  
 Storage temperature (T<sub>stg</sub>) ..... -20°C 70°C

### ELECTRICAL CHARACTERISTICS (V<sub>DD</sub>=5.0±0.25V 25°C)

Input high voltage (V<sub>IH</sub>) ..... 2.2V min.  
 Input low voltage (V<sub>IL</sub>) ..... 0.6V max.  
 Output high voltage (V<sub>OH</sub>) .. (I<sub>OH</sub>=0.205mA) 2.4V min.  
 Output low voltage (V<sub>OL</sub>) .. (I<sub>OL</sub>=1.2mA) 0.4V max.  
 Power supply current (I<sub>DD</sub>) .. (V<sub>DD</sub>=5.0V) 1.2mA typ.  
 2.3mA max.

Drive method ..... 1/16 Duty  
 Power supply for LCD drive (V<sub>DD</sub> - V<sub>L</sub>)  
 at T<sub>a</sub> = 0°C ..... 4.6V typ.  
 T<sub>a</sub> = 25°C ..... 4.4V typ.  
 T<sub>a</sub> = 50°C ..... 3.6V typ.

### DISPLAY PATTERN



### PIN CONNECTIONS

Pin No.	Symbol	Level	Function
1	V <sub>SS</sub>	-	0 V
2	V <sub>DD</sub>	-	5 V
3	V <sub>L</sub>	-	Power supply
4	R <sub>S</sub>	H/L	M: Data input L: Instruction/data input
5	R/W	H/L	M: Data read L: Data write
6	E	M/H/L	Enable signal
7	D <sub>0</sub>	M/L	Data bus line*
8	D <sub>1</sub>	M/L	
9	D <sub>2</sub>	M/L	
10	D <sub>3</sub>	M/L	
11	D <sub>4</sub>	M/L	
12	D <sub>5</sub>	M/L	
13	D <sub>6</sub>	M/L	
14	D <sub>7</sub>	M/L	


\* In case of 4 bits instruction, data is transferred by twice using only 4 buses of D<sub>4</sub>-D<sub>7</sub>, and D<sub>0</sub>-D<sub>3</sub> are not used. First operation is higher order 4 bits and second is lower 4 bits of 8 bits, but in case of 8 bits instruction, data is transferred by data bus of D<sub>0</sub>-D<sub>7</sub>.

### TEST PROCEDURE

- POWER ON
- WAIT UNTIL  
V<sub>DD</sub> = 4.5V min.
- RS=1, WRITE 3EH  
3 Cycles (interval 4.1ms)
- RS=0, WRITE 0EH
- RS=0, WRITE 02H
- RS=0, WRITE 01H
- RS=1, WRITE DATA  
Refer to FONT TABLE

If above instruction is executed by 8 bits, 8 x 7 dots character will be displayed from left side of upper line and cursor moves to right.

# HDM-16416H



## 16 CHARACTERS X 4 LINES MODULE

### PHYSICAL DATA

Module size ..... 87.0W x 60.0H x 10.0T mm  
 Min. view area ..... 61.8W x 25.2H mm  
 Character construction ..... 5 x 7 dots  
 Character size ..... 2.95W x 4.15H mm  
 Character pitch ..... 3.55 mm  
 Dot size ..... 0.55 x 0.55 mm  
 Weight ..... about 40g

### ABSOLUTE MAXIMUM RATINGS


min max  
 Power supply for logic (V<sub>DD</sub> - V<sub>SS</sub>) ..... 0 7.0 V  
 Power supply for LCD (V<sub>DD</sub> - V<sub>L</sub>) ..... 0 13.5 V  
 Input voltage (V<sub>in</sub>) ..... V<sub>SS</sub> V<sub>DD</sub> V  
 Operation temperature (T<sub>op</sub>) ..... 0°C 50°C  
 Storage temperature (T<sub>stg</sub>) ..... -20°C 70°C

### ELECTRICAL CHARACTERISTICS (V<sub>DD</sub>=5.0±0.25V 25°C)

Input high voltage (V<sub>IH</sub>) ..... 2.2V min.  
 Input low voltage (V<sub>IL</sub>) ..... 0.6V max.  
 Output high voltage (V<sub>OH</sub>) .. (I<sub>OH</sub>=0.205mA) 2.4V min.  
 Output low voltage (V<sub>OL</sub>) .. (I<sub>OL</sub>=1.2mA) 0.4V max.  
 Power supply current (I<sub>DD</sub>) .. (V<sub>DD</sub>=5.0V) 2.0mA typ.  
 3.0mA max.

Drive method ..... 1/16 Duty  
 Power supply for LCD drive (V<sub>DD</sub> - V<sub>L</sub>)  
 at T<sub>a</sub> = 0°C ..... 4.6V typ.  
 T<sub>a</sub> = 25°C ..... 4.4V typ.  
 T<sub>a</sub> = 50°C ..... 3.6V typ.

### DISPLAY PATTERN



### PIN CONNECTIONS

Pin No.	Symbol	Level	Function
1	V <sub>SS</sub>	-	0 V
2	V <sub>DD</sub>	-	5 V
3	V <sub>L</sub>	-	Power supply
4	R <sub>S</sub>	H/L	M: Data input L: Instruction/data input
5	R/W	H/L	M: Data read L: Data write
6	E	M/H/L	Enable signal
7	D <sub>0</sub>	M/L	Data bus line*
8	D <sub>1</sub>	M/L	
9	D <sub>2</sub>	M/L	
10	D <sub>3</sub>	M/L	
11	D <sub>4</sub>	M/L	
12	D <sub>5</sub>	M/L	
13	D <sub>6</sub>	M/L	
14	D <sub>7</sub>	M/L	

\* In case of 4 bits instruction, data is transferred by twice using only 4 buses of D<sub>4</sub>-D<sub>7</sub>, and D<sub>0</sub>-D<sub>3</sub> are not used. First operation is higher order 4 bits and second is lower 4 bits of 8 bits, but in case of 8 bits instruction, data is transferred by data bus of D<sub>0</sub>-D<sub>7</sub>.

### TEST PROCEDURE

- POWER ON
- WAIT UNTIL  
V<sub>DD</sub> = 4.5V min.
- RS=1, WRITE 3EH  
3 Cycles (interval 4.1ms)
- RS=0, WRITE 0EH
- RS=0, WRITE 02H
- RS=0, WRITE 01H
- RS=1, WRITE DATA  
Refer to FONT TABLE

If above instruction is executed by 8 bits, 8 x 7 dots character will be displayed from left side of upper line and cursor moves to right.

## กิตติกรรมประกาศ

ปริญญานิพนธ์เรื่องนี้ได้แนวความคิดจาก อาจารย์ อรรถสิทธิ์ หล้าสกุล ทั้งยังได้แนะนำ  
แนวทางการทำงานของเครื่องและสนับสนุนทางด้านเครื่องมือและอุปกรณ์มาโดยตลอด จึงขอ  
กราบขอบพระคุณ อาจารย์ อรรถสิทธิ์ หล้าสกุล เป็นอย่างสูงไว้ ณ ที่นี้ด้วย

ขอขอบคุณ อาจารย์ภาควิชาเทคนิคอุตสาหกรรมที่ให้ความร่วมมือและช่วยเหลืออำนวยความสะดวก  
ในการทำปริญญานิพนธ์ด้วยดีมาตลอด

ท้ายนี้ขอกราบพระคุณบิดามารดา ที่ให้การสนับสนุนในทุกๆ ด้านแก่ผู้ทำปริญญานิพนธ์มา  
โดยตลอดไว้ ณ <sup>ที่นี้</sup>ด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## หนังสืออ้างอิง

1. Curtis D.Johnson "Microprocessor-Based Process Control"  
Prentice-Hall , 1984
2. Gio Wiederhold "Database Design" Mc Graw-Hill , 1977
3. John Hindmarsh "Electrical Machines and Their Applications"  
4<sup>th</sup> Edition , 1977
4. Hard book MCS-51 , Intel Corporation , 1985
5. เซมิคอนดักเตอร์อิเล็กทรอนิกส์ เล่ม 98 "RTC ระบบรีโมตค็อก" กุมภาพันธ์ 2533
6. อื่น กุ้ววรรณ, วัฒนา เบียงกุล " Z-80 MICROPROCESSOR " ซี.เอ็ด, 2521
7. "คู่มือ การพัฒนาแปลง/มอเตอร์" ซี.เอ็ด, 2528



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้