



เครื่องวิเคราะห์อัตราความผิดพลาดของการสื่อสารข้อมูล
และแสดงผลโดยไมโครคอมพิวเตอร์
BIT ERROR RATE ANALYZER ON MICRO COMPUTER



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
ภาควิชาเทคนิคอุตสาหกรรม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2534

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

008456
00๔๕๕

หัวข้อปริญญาบัตร

เครื่องวิเคราะห์อัตราความผิดพลาดของการสื่อสารข้อมูล
และแสดงผลโดยไมโครคอมพิวเตอร์

โดย

นายกิตติ ชรรณพิทักษ์กิจ
นายโกศล ลอยลี้
นายมนตรี สุภาพ

อาจารย์ที่ปรึกษา

อ. กฤดากร กล่อมการ

ภาควิชา

เทคนิคอุตสาหกรรม

ปีการศึกษา

2534

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
อนุมัติให้รับปริญญาบัตรฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรม
ศาสตรบัณฑิต

..... คณบดีคณะวิศวกรรมศาสตร์
()

คณะกรรมการสอบปริญญาบัตร

..... ประธานกรรมการ
()

..... กรรมการ
()

..... กรรมการ
()

..... กรรมการ
()

..... กรรมการ
()

..... กรรมการ
()

เอกสารนี้เป็นเอกสารลับที่ใช้ภายในสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปีการศึกษา 2534

เครื่องวิเคราะห์อัตราความผิดพลาดของการสื่อสารข้อมูลและแสดงผลโดยไมโครคอมพิวเตอร์



อาจารย์ที่ปรึกษา

อ. กฤดากร กล่อมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ ปีการศึกษา 2534

ภาควิชา เทคโนโลยีอุตสาหกรรม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องวิเคราะห์อัตราการผิดพลาดของการสื่อสารข้อมูลและแสดงผลโดย
ไมโครคอมพิวเตอร์

ผู้จัดทำ

1. นายกิตติ ชรรณพิทักษ์กิจ 33132102
2. นายโกศล ลอยลิ้ว 33132103
3. นายมนตรี สุภาพ 33132118

.....อาจารย์ที่ปรึกษา

.....

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องวิเคราะห์อัตราความผิดพลาดของการสื่อสารข้อมูลและแสดงผลโดยไมโครคอมพิวเตอร์

โดย

- | | | |
|-------------|----------------|------------------|
| 1. นายกิตติ | ธรรมพิทักษ์กิจ | 33132102 |
| 2. นายโกศล | ลอยลิว | 33132103 |
| 3. นายมนตรี | สุภาพ | 33132118 |
| อ. กฤดากร | กลุ่มการ | อาจารย์ที่ปรึกษา |

ปีการศึกษา 2534

บทคัดย่อ

ในการสื่อสารโดยใช้สัญญาณดิจิทัลมีข้อดี คือ การสามารถส่งรหัสเพิ่มเติมเข้าไปพร้อมกับข้อมูลเพื่อประโยชน์ในการตรวจจับ และแก้ไขความผิดพลาดของข้อมูลที่รับได้ แต่ก็ยังมีข้อจำกัดในการป้องกัน ถ้าในระบบเกิดการผิดพลาดไม่เกินอัตราที่ยอมรับได้แล้ว ก็สามารถใช้งานได้ตามมาตรฐานที่กำหนด ในปฏิญญาฉบับนี้ กล่าวถึงงานวิจัยชุดตรวจสอบอัตราความผิดพลาดของการสื่อสารดิจิทัลในระบบ โดยแสดงผลการวัดออกมาทางจอไมโครคอมพิวเตอร์และได้รวมถึงการทดลองวิจัยสร้างโมเด็มขึ้นมา จำลองระบบเพื่อการศึกษา และทดลองให้เห็นจริงของนักศึกษา หรือบุคคลทั่วไปอีกด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

BIT ERROR RATE ANALYZER ON MICRO COMPUTER

BY

1. Mr. Kitti Thampitakij

2. Mr. Koson Loyliw

3. Mr. Montree Supab

Mr. Kitdakorn Klomkarn (Advisor)

Year 1992

ABSTRACT

Advantage by using Digital Signal in communication is that can add code together with data for detecting and correcting data from error. But it has limit in protecting. If system don't fall over acceptable rate, it can be used for international standard. This project is error detector and monitoring on IBM pc. Moreover, modem has been researched and builded for testing error in equivalent system and this is useful of many students or ones.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

บทที่ 1	บทนำ	— — — — —	1
บทที่ 2	ทฤษฎีที่ใช้ประกอบในการสร้าง	— — — — —	2
	2.1 ทฤษฎีการสร้างสัญญาณกึ่งแรนดอม	— — — — —	2
	2.2 การตรวจสอบสัญญาณดิจิทัล	— — — — —	11
	2.3 วงจรคูณแบบขอลอกโดยใช้ไบโพลารานซิสเตอร์	— — — — —	21
	2.4 ทฤษฎีเฟลส์ลูป	— — — — —	27
	2.5 หลักการของไบนารีพีเอสเค	— — — — —	47
บทที่ 3	การสร้าง	— — — — —	59
	3.1 วงจรที่ออกแบบในเครื่องวัด	— — — — —	59
	3.2 การสร้างโมเด็ม	— — — — —	72
	3.3 ภาคแสดงผล	— — — — —	84
บทที่ 4	การทดลอง	— — — — —	104
บทที่ 5	สรุปผลและวิจารณ์	— — — — —	124

ภาคผนวก

กิตติกรรมประกาศ

หนังสืออ้างอิง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

ปัญหานี้แสดงให้เห็นว่า แสดงผลงานวิจัย รวมทั้งทฤษฎีประกอบ ซึ่งรายละเอียดอยู่ใน
บทต่อ ๆ ไป โดยมีจุดประสงค์คือ

1. สร้างชุดวงจรที่สามารถตรวจจับผิดพลาด (Error) ที่เกิดขึ้นในระบบการส่งรับข้อมูล
ดิจิทัลได้อย่างมีประสิทธิภาพและประหยัด
2. สามารถใช้งานได้สะดวก ซึ่งในที่นี้แผงวงจรทั้งหมดจะประกอบอยู่บนแผง
วงจรทั้งหมดจะประกอบอยู่บนแผงการ์ดแผ่นเดียวเสียบอยู่บนสล๊อต (slot) ของ
เครื่องไมโครคอมพิวเตอร์ (IBM pc) และสามารถใส่โปรแกรมซึ่งในที่นี้ใช้ภาษาซีเขียน
โดยออกแบบโปรแกรมให้ผู้ใช้เข้าใจง่ายและจะแสดงผลการวัดออกมาบนจอคอมพิวเตอร์
3. สร้างโมเด็มขึ้นมาเพื่อทดลองวัดความผิดพลาดในการส่งและรับ

ระบบรวมของโครงการสามารถแสดงได้โดยบล็อกต่าง ๆ ในรูปต่อไปนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทฤษฎีที่ใช้ประกอบในการสร้าง

ในที่นี้จะกล่าวถึงการวัดคุณสมบัติของช่องสัญญาณโดยการใส่สัญญาณข้อมูลกึ่งแรนดอม

(Pseudo Random Binary Sequence: PRBS)

2.1 ทฤษฎีการสร้างสัญญาณกึ่งแรนดอม

ในการสื่อสารข้อมูลนั้นตัวการที่ทำให้เกิดการผิดพลาดการรับข้อมูล นอกจากจะเป็นคุณสมบัติของช่องสัญญาณ ซึ่งมีความผิดเพี้ยนทางด้านแอมพลิจูดหรือเฟสแล้วสัญญาณรบกวนแบบเกาส์เซียน (Gaussian Noise) และสัญญาณรบกวนแบบอิมพัลส์ (Impulsive Noise) นั้นมีผลต่อการรับข้อมูลโดยตรง โดยสัญญาณรบกวนแบบเกาส์เซียนจะทำให้ข้อมูลที่รับผิดพลาดเป็นแรนดอมแบบเดี่ยว ๆ (Single Random Error) ส่วนสัญญาณรบกวนแบบอิมพัลส์ทำให้เกิดการผิดพลาดของข้อมูลเป็นแบบเบิส (Burst Error) รวมทั้งการเกิดที่การรับเกิดการผิดพลาดแบบเบิส สำหรับการวางสายในกรณีที่เป็นการสื่อสารแบบเคลื่อนที่ (Mobile Communication) หรือการเชื่อมต่อกับระบบไมโครเวฟ


ในการวัดสมรรถภาพของระบบสื่อสารระบบอนาล็อก (Analog - Communication System) คุณสมบัติของสัญญาณที่รับได้มักบอกเป็นจำนวนสัญญาณที่ต้องการต่อสัญญาณรบกวน (Signal to Noise Ratio) ซึ่งก็จะพอที่จะทราบคุณสมบัติของช่องสัญญาณหรือคุณภาพของสัญญาณที่รับได้ว่าสามารถที่จะสื่อสารกันได้อยู่เรื่องหรือมีประสิทธิภาพมากน้อยเพียงใด

แม้ในทางระบบสื่อสารทางดิจิทัล (Digital Communication System) เขามักจะบอกสมรรถภาพของระบบหรือคุณสมบัติของช่องสัญญาณว่าดีหรือไม่เพียงใด โดยการบอกอยู่ในลักษณะของอัตราของคำที่ผิด (Bit Errorrate: BER) ต่อการส่งของข้อมูลทั้งหมดแต่ในการส่งข้อมูลในความเป็นจริงข้อมูลที่เกิดขึ้นจะไม่มีรูปแบบที่แน่นอน ดังนั้นการสร้างสัญญาณขึ้นทดสอบจึงต้องมีคุณสมบัติทางสถิติใกล้เคียงกับข้อมูลที่ส่งจริง คือตามความเป็นแรนดัม แต่จะต้องมีคุณสมบัติในความสามารถที่จะทำการซิงโครไนซ์ สัญญาณกลับที่ภาครับ

สัญญาณที่ใช้ทดสอบดังกล่าวนี้คือสัญญาณข้อมูลกึ่งแรนดอม หรือรหัสกึ่งแรนดอม (Pseudo Random Code) ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสร้างข้อมูลกึ่งแรนดอม

การสร้างข้อมูลกึ่งแรนดอมสามารถสร้างได้โดยวงจรซีพรีจิสเตอร์โดยจำนวนซีควอนที่เกิดขึ้นของรหัสจะมีความยาวเท่ากับสองยกกำลังด้วยจำนวนรีจิสเตอร์ลบหนึ่ง ซึ่งเราอาจจะเรียกรหัสกึ่งแรนดอมแบบนี้ว่ารหัสมีซีควอนสูงสุด (Maximal Length Sequence Code) การสร้างรหัสโดยซีพรีจิสเตอร์สามารถแสดงได้จากรูป ๑



รูปที่ ๑


A1, A2, A3, A4 เป็นฟลิปฟล็อปต่ออนุกรมเป็นซีพรีจิสเตอร์

C1, C2, C3, C4 เป็นค่าสัมประสิทธิ์การป้อนกลับ (Feedback Coefficiency)

+ เป็นเครื่องหมายมอดุโลสอง (Modulo 2)

กรณีที่จะทำให่วงจรรูป ๑ สามารถสร้างซีควอนสูงสุดได้นั้น การเลือกสัมประสิทธิ์การป้อนกลับจะต้องเลือกให้ถูกต้องจากรูป ๒ ถ้าให้ Y'_1, Y'_2, Y'_3, Y'_4 เป็นสถานะปัจจุบัน และ Y_1, Y_2, Y_3, Y_4 เป็นสถานะภายนอกของฟลิปฟล็อป เขียนได้คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป ๒

$$y_1' = C_1 y_1 + C_2 y_2 + C_3 y_3 + C_4 y_4$$

$$y_2' = y_1$$

$$y_3' = y_2$$

$$y_4' = y_3$$

จากสมการข้างบน เขียนเป็นแมทริกได้ คือ

$$\begin{bmatrix} C_1 & C_2 & C_3 & C_4 \\ 1 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 \\ 0 & 0 & 1 & 0 \end{bmatrix} \begin{bmatrix} y_1 \\ y_2 \\ y_3 \\ y_4 \end{bmatrix} = \begin{bmatrix} y_1' \\ y_2' \\ y_3' \\ y_4' \end{bmatrix}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการทั่วไปของแมทริกเขียนเป็นสมการได้ดังนี้

$$Ax = \lambda x \quad \text{-----}(3)$$

A เป็นแมทริก $n \times n$

x เป็นคอลัมน์เวกเตอร์

λ เป็นค่าคงที่ใด ๆ

ถ้าเวกเตอร์ $x = 0$ เป็นจริงทุกค่าของ λ ดังนั้นเขียนใหม่ได้

$$(A - \lambda I)x = 0 \quad \text{-----}(4)$$

โดย I เป็นแมทริกเอกลักษณ์ (Unity Matrix) ค่าที่ทำให้สมการ (4) หรือ x มีค่าไม่เท่ากับ 0 เรียกว่าค่าไอเกินของแมทริก หรือระบบสมการเชิงเส้น (4) จะมีค่าไม่เป็นศูนย์ก็ต่อเมื่อ

$$\det(A - \lambda I) = 0 \quad \text{-----}(5)$$

โดยเรียก(5)ว่าสมการแคแรคเตอร์ริสติก (Characteristic Equation) ซึ่งอาจจะกระจายว่าดีเทอร์มิแนนต์ในรูปของโพลิโนเมียล

$$\phi(\lambda) = \det(A - \lambda I) = a_n + b_{n-1}\lambda^{-1} + \dots + b_1\lambda + b_0 \quad \text{-----}(6)$$

$b_{n-1}, b_{n-2}, \dots, b_0$ เป็นค่าคงที่

$$\phi(\lambda) = \det(A - \lambda I) = \det(A + \lambda I)$$

จาก (2) เมื่อไม่ต้องการคำตอบของสมการไม่เท่ากับ 0 ดังนั้นสมการแคแรคเตอร์ริสติกคือ

$$\phi(\lambda) = \lambda^4 + c_1\lambda^3 + c_2\lambda^2 + c_3\lambda + c_4 \quad \text{-----}(7)$$

จากสมการแคแรคเตอร์ริสติกของสเตชันฟรีจิสเตอร์ กรณีที่จะทำให้เกิดการกำเนิดรหัสซีควนสูงสุดได้ก็ต่อเมื่อโพลิโนเมียลไม่สามารถลดรูปหรือแยกค่าตัวประกอบ (Irreducible Polynomial) ในกรณีนี้สมการ(7) ที่ไม่สามารถลดรูปได้มีสองรูปคือ

$$\phi(\lambda) = \lambda^4 + \lambda^3 + 1 \quad \text{-----}(8.1)$$


$$\phi(\lambda) = \lambda^4 + \lambda + 1 \quad \text{-----}(8.2)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ดังนั้นใน 8.1 แทนที่ต้องต่อป้อนกลับคือ C1, C4 และใน 8.2 แทนที่ต้องต่อป้อนกลับคือ C3,
 เมื่อกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งหากมีการนำไปใช้

สำหรับรีจิสเตอร์จำนวนใด ๆ ได้ตามตารางดังนี้

จำนวนรีจิสเตอร์	รหัสสูงสุด	จำนวนแบบ ที่เลือกได้	แบบตัวอย่าง
n	$2^n - 1$		
4	15	2	(4, 1), (4, 3)
6	63	6	(6, 1), (6, 5)
9	511	48	(9, 1), (9, 8)
11	2047	176	(11, 1), (11, 10)

และแสดงวงจรได้ดังรูปที่ ๓ สำหรับสมการที่ 8.1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยทางปฏิบัติใช้เอ็กซ์คลูซีฟอเกต (EX-OR) สำหรับทำการบวกแบบมอดูโลสอง
จากรูปสามสมมติให้สเตทเริ่มต้นเท่ากับหนึ่ง จะได้รับรหัสทั้งหมดดังนี้

T	Q_1	Q_2	Q_3
0	1	1	1
1	0	1	1
2	0	0	1
3	1	0	0
4	0	1	0
5	1	0	1
6	1	1	0
7	1	1	1
8	0	1	1

คุณสมบัติของรหัสกิงแรนดอม

- จำนวนของ "1" ที่เกิดในซีเควนมากกว่า "0" อยู่เท่ากับหนึ่งหรือจากรหัสมีความยาว $2^n - 1$ จะมีจำนวน "1" อยู่เท่ากับ 2^{n-1} หรือถ้าซีพริจิสเตอร์มีขนาดมาก ๆ แล้วก็ประมาณได้ว่าโอกาสการเกิดหนึ่งเท่ากับโอกาสการเกิดศูนย์
- จำนวนบิตที่ติดกันสำหรับซีพริจิสเตอร์ขนาด n สภาวะแล้ว
 - จำนวนบิต 1 ติดกัน n บิตจะมี 1 ครั้งในซีเควน
 - จำนวนบิต 0 ติดกัน $n-1$ บิตจะมี 1 ครั้งในซีเควน
 - จำนวนบิต 0 และ 1 ติดกัน $n-2$ บิตจะมี 2 ครั้งในซีเควน
 - จำนวนบิต 0 และ 1 ติดกัน $n-3$ บิตจะมี 4 ครั้งในซีเควน
 - จำนวนบิต 0 และ 1 ติดกันสองครั้งบิตจะมี 2^{n-4} ในซีเควน
 - จำนวนบิต 0 และ 1 เป็นบิตเดี่ยว ๆ จะมี 2^{n-3} ในซีเควน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. ค่าอโตคอลลีเรชั่นของรหัสจะมีค่าสูงสุดที่จุดศูนย์ และค่าสูงสุดทุกกระยะชีพของอโตคอลลีเรชั่นเท่ากับ 2^{n-1} นอกจากนั้นแล้วค่าอโตคอลลีเรชั่นจะมีค่าเท่ากับ $-1/2^{n-1}$ ดังนั้นอาจกล่าวได้ว่าถ้าหากสเตทของซิปรีจิสเตอร์ หรือ n มีจำนวนมาก ๆ แล้วรหัสกึ่งแรนดอมก็จะมีค่าใกล้เคียงในความเป็นแรนดอม

พาวเวอร์สเปกตรอลเป็นฟูเรียร์ทรานสฟอร์มของอโตคอลลีเรชั่นฟังก์ชัน

(Power Spectral in Fourier Transform of Autocorrelation Function)

$$S(\omega) = \int_{-\infty}^{\infty} R(t) e^{-j\omega t} dt \quad \text{----- (9)}$$

และ

$$R(t) = \frac{1}{2\pi} \int_{-\infty}^{\infty} S(\omega) e^{j\omega t} d\omega \quad \text{----- (10)}$$

หรือเขียนได้ว่า

$$R_{PRBS}(t) = \begin{cases} 1 - 1/L & |t| \leq T_b \\ -1/L & T_b \leq |t| \leq L T_b \end{cases} \quad \text{----- (11)}$$

จากอโตคอลลีเรชั่นใน (11) สามารถหาพาวเวอร์สเปกตรอลเดนซิตี (PSD) ของรหัสกึ่งแรนดอมได้โดยทำการใช้ฟูเรียร์ทรานสฟอร์ม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



$$P_{PRBS} = \int_{-\infty}^{\infty} R_{PRBS}(t) e^{-j\omega t} dt \quad \text{-----(12)}$$

ซึ่งจะได้


$$P_{PRBS}(\omega) = \frac{L+1}{L^2} \left[\frac{\text{Sin}\pi f T_b}{\pi f T_b} \right]^2 \left(\frac{f - n}{L T_b} \right) + \frac{1}{L^2} (f) \quad \text{-----(13)}$$

จากสมการ (13) แสดงรูปพาวเวอร์สเปกตรอลได้ในรูป ω โดยไลน์สเปกตรอลเกิดขึ้นทุก ๆ

ระยะ $1/T_b$ และจะมีแอมพลิจูดของไลน์สเปกตรอลเป็นฟังก์ชัน $\left[\frac{\text{Sin}\pi f T_b}{\pi f T_b} \right]^2$

โดยสเปกตรอลจะเท่ากับศูนย์ทุก ๆ ระยะเท่ากับ $\frac{1}{T_b}$

008458



Characteristics of linear maximal sequence. (a) Autocorrelation function. (b) Power spectral density.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.2 การตรวจสอบสัญญาณดิจิทัล (Digital Test Sequences)

การตรวจสอบสัญญาณแบบดิจิทัล จะได้ผลการวัดออกมาในรูปจำนวนบิตผิดต่อจำนวนบิตที่ส่งไปทั้งหมด หรือเรียกว่า BER (Bit Error Rate) สำหรับในระบบแล้ว เราสามารถที่จะแบ่งออกเป็น การตรวจสอบในลักษณะต่าง ๆ กันได้ดังรูป 1

ในแบบ (a) นั้น เป็นการตรวจสอบทั้งระบบแบบช่องสัญญาณทางเดียว ส่วนแบบ (b) เป็นการตรวจสอบภาคส่งและภาครับของชุดต้นทาง แบบ (c) เหมือนแบบ (b) แต่เพิ่มการตรวจสอบ ช่องสัญญาณ (Channel) เพิ่มขึ้นมา และแบบสุดท้ายคือแบบ (d) จะเป็นการตรวจสอบทั้งหมด คือเรียกว่าตรวจสอบทั้งระบบแบบช่องสัญญาณสองทาง นั่นคือ มีการตรวจสอบชุดรับและส่งของทั้งต้นทางและปลายทาง และตรวจสอบช่องสัญญาณระหว่างต้นทางกับปลายทางด้วย


แต่จะสำคัญของการตรวจสอบก็คือ ชุดวัดอัตราความผิดพลาดซึ่งประกอบด้วย ชุดกำเนิดลำดับสัญญาณดิจิทัล (Digital Sequence Generator) และชุดดีเทคความผิดพลาด (Digital Error Detector) ในทางปฏิบัติสามารถสร้างได้หลายวิธี เช่นในการตรวจสอบแบบสองทาง ชุดกำเนิดและชุดดีเทค จะอยู่ด้วยกันถ้ามีหน่วงเวลา (Delay) ในระบบน้อยกว่าความกว้างของหนึ่งบิตในสัญญาณที่จะใช้ตรวจสอบแล้วก็ไม่เป็นปัญหาเพราะสามารถเปรียบเทียบสัญญาณที่รับได้กับที่ได้ส่งออกไปเป็นความผิดพลาดได้ แต่ในการตรวจสอบแบบช่องสัญญาณทางเดียวนั้น ชุดกำเนิดต้องอยู่ต้นทาง และชุดดีเทคต้องอยู่ปลายทาง จึงเกิดปัญหาว่าทำอย่างไรที่ปลายทาง จึงจะทราบได้ว่า ข้อมูลที่ได้รับส่วนไหนเป็นข้อมูลจริง และส่วนไหนเป็นส่วนของความผิดพลาด ซึ่งตัวอย่างของวิธีการก็อาจทำได้โดยใช้หน่วยความจำบันทึกลำดับของสัญญาณ แล้วนำมาเปรียบเทียบเพื่อหาบิตผิดได้ แต่วิธีการนี้สิ้นเปลืองและเสียเวลา โดยทั่ว ๆ ไปแล้วจะใช้เทคนิคโดยใช้สัญญาณกึ่งแรนดอมเพราะคุณสมบัติของมันมีอัตราการเกิด หนึ่งกับศูนย์ ใกล้เคียงกัน และมีรูปแบบการเกิดก่อนหลังของสัญญาณที่แน่นอนตายตัว ฉะนั้น เมื่อสามารถชิงโคโรไนซ์กับทางรับได้แล้วก็สามารถเปรียบเทียบหาบิตผิดได้ ความยาวของสัญญาณที่นิยมใช้ก็มี 63, 511 และ 2047 ซึ่งก็ได้จากการใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รีจิสเตอร์แบบ 6 บิต, 9 บิต และ 11 บิตตามลำดับ
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



TIME	Values at points						Notes
	input a	b	c	d	e	Errors f	
0	0	0	0	0	0	0	Time to Load Shift Register
1	0	0	0	0	0	0	
2	1	0	0	0	0	1	
3	0	1	0	0	0	0	Error Detected
4	1	0	1	0	1	0	
5	1	1	0	1	1	0	
6	0	1	1	0	1	1	
7	0	0	1	1	0	0	Error Multiplication
8	0	0	0	1	1	1	
9	1	0	0	0	0	1	
10	0	1	0	0	0	0	
11	1	0	1	0	1	0	
12	1	1	0	1	1	0	

รูป ๑


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



TIME	Values at points						Notes
	a	b	c	d	e	f	
T	0	0	0	0	0	0	single Error Detected
T+1	0	0	0	0	0	0	
T+2	1	0	0	0	0	1	
T+3	0	1	0	0	0	0	
T+4	1	0	1	0	1	0	
T+5	1	0	0	1	1	0	Double Error Detected
T+6	0	0	0	0	0	0	
T+7	0	0	0	0	0	0	
T+8	1	0	0	0	0	1	
T+9	1	1	0	0	0	1	
T+10	1	1	1	0	1	0	
T+11	0	0	1	1	0	0	
T+12	1	0	0	1	1	0	
T+13							

รูป 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 2 เป็นการแสดงตัวอย่างการกำเนิดสัญญาณแบบใช้รีจิสเตอร์ 3 ตัว สามารถให้ลำดับของสัญญาณที่ไม่ซ้ำกันได้สูงสุดคือ $2^3 - 1$ เท่ากับ 7 นั้นเอง และตัวอย่างวงจรถติเทคอยู่ในรูป 3 วงจรแบบนี้เป็นแบบซิงโครไนซ์ได้รวดเร็ว แต่ข้อเสียคือ จะเกิดการผิดพลาดทวีคูณ (Error Multiplication) ซึ่งไม่ใช่ความผิดพลาดที่แท้จริงซึ่งได้แสดงให้เห็นแล้วในตาราง (b) ในรูป (3) แต่ข้อเสียนี้สามารถแก้ได้โดยใช้วงจรถติโคเดเตอร์ แสดงในรูป (4) ซึ่งการอธิบายขั้นตอนการทำงานสามารถแสดงได้ในรูป (5) และใช้สมการคณิตศาสตร์พิสูจน์

จากรูป 5 สามารถแสดงได้ด้วยสมการต่อไปนี้ และการบวกในที่นี้จะเป็นการบวกแบบมอดูโลสอง

ทางด้านส่ง

$$T_n = T_{n-2} + T_{n-3} \quad \text{----- (1)}$$

ทางด้านรับจะมีบิตผิด (E_n) ปนเข้ามาในช่องสัญญาณเพราะฉะนั้น

$$R_n = T_n + E_n \quad \text{----- (2)}$$

และเมื่อขึ้นไปตามรีจิสเตอร์ บิตผิดก็ถูกขยับไปเป็น E_{n-1} , E_{n-2} และ E_{n-3}

ตามลำดับทำให้

$$R_{n-2} = T_{n-2} + E_{n-2} \quad \text{----- (3)}$$

$$\text{และ } R_{n-3} = T_{n-3} + E_{n-3} \quad \text{----- (4)}$$

จากวงจรถ

$$Y_n = R_n + R_{n-2} + R_{n-3} \quad \text{----- (5)}$$

แทนค่า (1), (2), (3) และ (4) ใน (5) ได้

$$Y_n = T_n + E_n + T_{n-2} + E_{n-2} + T_{n-3} + E_{n-3} \quad \text{----- (6)}$$

$$C_n = Y_n + E_{n-2} + E_{n-3} \quad \text{----- (7)}$$

แทน (6) ใน (7) ได้

$$C_n = T_n + E_n + T_{n-2} + E_{n-2} + T_{n-3} + E_{n-3} + E_{n-2} +$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จาก (1) ได้

$$T_n + T_{n-2} + T_{n-3} = 0 \quad \text{-----(9)}$$

และจาก $E_{n-2} + E_{n-2} = 0 \quad \text{-----(10)}$

$$E_{n-3} + E_{n-3} = 0 \quad \text{-----(11)}$$

จาก (8) จัดรูปใหม่ได้

$$C_n = E_n + (T_n + T_{n-2} + T_{n-3}) + (E_{n-2} + E_{n-2}) + (E_{n-3} + E_{n-3}) \quad \text{-----(12)}$$

เอา (9), (10), (11) แทนใน (12) จะได้


$$C_n = E_n$$

ในทางปฏิบัติจริง ๆ แล้ว เราไม่สามารถที่จะรู้ได้ว่าตอนเริ่มทำการบรรจุ (Load) ซีพียูจิสเตอร์นั้นจะไม่มีบิตผิดเข้ามา และที่วงจรดีโคเดออร์นั้น ถ้าช่วงเวลาของการบรรจุเกิดมีบิตผิดเข้ามาแล้ว จะเกิดสัญญาณแรนดอมขึ้นมาอีกลำดับ (Sequence) หนึ่ง ซึ่งไม่ทำให้เกิดการดีโคดได้ตามทฤษฎี และถ้าสมมุติให้ไม่มีบิตผิด ตลอดเวลาช่วงแรกของการทำงานที่ภาคดีโคเดออร์ ก็จะมีลำดับสัญญาณที่เป็น 0 หมด แต่ในสภาวะเช่นนี้ ได้ทำการทดลองแล้วปรากฏว่าจะอยู่ในสภาวะ 0 ได้ไม่นาน เพราะเมื่อมีสัญญาณรบกวน เช่นการถอดหรือเสียบปลั๊กไฟใกล้ ๆ จะเหมือนมีพัลส์ 1 เล็ก ๆ เกิดขึ้นจากนั้นจากคุณสมบัติของซีพียูจิสเตอร์ก็จะเกิดการสร้างสัญญาณแรนดอมขึ้นมาอีก ทำให้ไม่สามารถดีโคดได้ จากปัญหาเหล่านี้ เราได้นำวงจรแบบกึ่งอัตโนมัติมาใช้ โดยแสดงการทำงานเบื้องต้นไว้ใน รูป 6

เหตุผลในการใช้การดีเทคแบบนี้คือ

1. โดยทั่วไปแล้วบิตผิดที่เกิดในระบบจะไม่มากนัก ทำให้มีช่วงเวลาเพียงพอที่จะบรรจุจิสเตอร์ได้ครบจำนวน และไม่มีบิตผิดปนเข้ามาอยู่ในซีพียูจิสเตอร์ของเรา เพราะถ้ามีแล้วลำดับของชุดรับจะไม่ตรงกับด้านส่ง และเมื่อเกิดการเปรียบเทียบกันแล้ว จากคุณสมบัติของสัญญาณกึ่งแรนดอมนั้น ลำดับสองลำดับเปรียบเทียบกันโดยใช้การบวกแบบมอดุโล 2 แล้วจะได้ลำดับอีกลำดับหนึ่ง เกิดขึ้นมา เพราะฉะนั้นบิตผิดที่ดีเทคได้จะออกมาเป็นสัญญาณกึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเพื่อการศึกษายเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า แรนดอมมีจำนวนบิต 1 เท่ากับ 0 โกลบ์เคียงกัน นั่นคือจะเกิดอัตราความผิดพลาดเกือบ 50% ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ ทำให้ทราบได้ว่าขณะนี้วงจรของเราเกิดการไม่ซิงโครไนซ์ขึ้นแล้ว ทำให้เราสามารถตรวจ



TIME	SWITCH Position	Input values					Points			Error	Notes
		a	b	c	d	e	f	g			
0	B	0	0	0	0	0	0	0	0	Time to Load Shift Register	
1	B	0	0	0	0	0	0	0			
2	B	1	1	0	0	0	0	1			
3	B	0	0	1	0	0	0	0	Error Detected		
4	A	1	1	0	1	0	1	0			
5	A	1	1	1	0	1	1	0			
6	A	0	1	1	1	0	1	1			
7	A	0	0	1	1	1	0	0			
8	A	0	0	0	1	1	0	0			
9	A	1	1	0	0	1	1	0			
10	A	0	0	1	0	0	0	0			
11	A	1	1	0	1	0	1	0			
12	A	0	1	1	0	1	1	1			
13	A	1	1	1	1	0	1	1			
14	A	1	0	1	1	1	0	1			
15	A	1	0	0	1	1	0	1			
16	A	0	1	0	0	1	1	1			

รูป 6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จับและทำการชิงโครโนซ์ขึ้นใหม่โดยการสับสวิทช์ลงมาที่ตำแหน่ง B. เป็นเวลานานพอที่จะ
 บรรจุขั้วรีจิสเตอร์ได้ครบจำนวน และเมื่อสับสวิทช์ขึ้นไปที่ A แล้ว นิพิตที่ตีเทคได้ออกมา
 น้อย ตามธรรมชาติก็คือการชิงโครโนซ์แล้วนั่นเอง แต่ในการทดลองจริง ๆ อิมพัลส์ที่เกิด
 จากไฟบ้าน (AcLine) ก็ยังสามารถทำให้เกิดการรบกวนจนหลุดซิงค์อีกจนได้ แต่เรามี
 ชุดตรวจจับนิพิตแบบกึ่งแรนดอม ทำให้เราสามารถรู้เวลาที่จะต้องทำการชิงโครโนซ์ใหม่
 เพราะเมื่อมีอิมพัลส์จากไฟบ้านโดยเกิดจากการถอดหรือเสียบปลั๊กใกล้ ๆ วงจร แล้วอิมพัลส์
 นี้จะไปทำให้ลำดับของชุดส่งและรับไม่ตรงกันแล้ว เราสามารถทำการชิงโครโนซ์ใหม่ได้
 โดยการใช้เวลาเพียงเสี้ยววินาที เพราะการส่งจริง ๆ ใช้บิทเรทสูงทำให้ไม่เป็นปัญหาสำ
 หรับเรา

2. เมื่อทำการทดลองป้อนสัญญาณรบกวนเข้าไปแล้วสามารถตีเทคได้จริง
3. วงจรแบบนี้ประหยัดและสามารถตีเทคได้ทันทีเมื่อเริ่มใช้งาน ไม่จำเป็นต้องมี
 การรีเซ็ตระบบ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 วงจรคณแบบอนาลอกโดยใช้ไบโพล่าทรานซิสเตอร์

วงจรคณสัญญาณมีคุณสมบัติดังนี้ ถ้า x และ y เป็นสัญญาณขาเข้า z เป็นสัญญาณขาออก z จะเท่ากับ

$$Z = K xy \quad (0.1)$$


เมื่อ K เป็นค่าขยายสัญญาณของวงจร โดยมีค่าคงที่ ถ้าสัญญาณ x และ y มีค่าเท่ากับ

$$\begin{aligned} x &= A_1 e^{+j\omega_1 t} \\ y &= A_2 e^{+j\omega_2 t} \end{aligned} \quad (0.2)$$

สัญญาณขาออกจะเขียนได้ดังนี้คือ

$$Z = K A_1 A_2 e^{j(\omega_1 + \omega_2)t} + e^{j(\omega_1 - \omega_2)t} \quad (0.3)$$

โดยสัญญาณขาออกจะประกอบด้วยสัญญาณความถี่ $(\omega_1 + \omega_2)$ และ $(\omega_1 - \omega_2)$ ส่วนระดับของแอมพลิจูดจะแปรผันตรงกับ $A_1 A_2$ สำหรับหลักการวงจรคณที่ใช้ไบโพล่าทรานซิสเตอร์นั้นสามารถเริ่มต้นอธิบายจากวงจรอิมิตเตอร์คัปเปิ้ลเฟร์ดังรูป 1.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แรงดันขาเข้า Vid สามารถเขียนได้คือ

$$V_{id} = V_{BE1} - V_{BE2} \quad (1)$$

$$I_{EE} = i_{c1} + i_{c2}$$

จากคุณสมบัติของไบโพลาร์ทรานซิสเตอร์ ถ้าค่า h_{fe} มีค่ามากๆ กระแสที่คอลเลคเตอร์ มีค่าประมาณกระแสอิมิตเตอร์ โดยกระแสอิมิตเตอร์ จะเป็นกระแสของรอยต่อเบส - อิมิตเตอร์ ซึ่งสำหรับทรานซิสเตอร์ แบบ NPN สมการของกระแสอิมิตเตอร์แสดงได้ดังนี้

$$I_{c1} + I_{c2} = I_{ES} e^{(V_T/V_{BE})} \quad (2)$$

V_T = แรงดันสัมมูลกับพลังงานความร้อน

I_{ES} = กระแสรอยต่อเบส - อิมิตเตอร์

ดังนั้นจากรูป 1 สามารถเขียนสมการ i_{c1} , i_{c2} ของวงจรอิมิตเตอร์คัปเปอร์แพร์ได้คือ

$$\begin{aligned} i_{c1} &= I_{ES} e^{(V_{BE1}/V_T)} \\ i_{c2} &= I_{ES} e^{(V_{BE2}/V_T)} \end{aligned} \quad (3)$$

จาก 1, 2, 3 สามารถเขียน i_{c1} ในเทอมของ i_{c2} และ i_{c2} ในเทอมของ i_{c1} ได้คือ

$$\begin{aligned} I_{c1} &= I_{c2} e^{(V_D/V_T)} \\ I_{c2} &= I_{c1} e^{(-V_D/V_T)} \end{aligned} \quad (4)$$

และจาก (4) เขียนสมการ I_{EE} ใหม่

$$I_{EE} = i_{c1} + i_{c1} e^{(-V_D/V_T)} = i_{c2} + i_{c2} e^{(V_D/V_T)} \quad (5)$$


$$\text{หรือ} \quad i_{c1} = I_{EE} / (1 + e^{(-V_D/V_T)}) \quad (6)$$

$$i_{c2} = I_{EE} / (1 + e^{(V_D/V_T)})$$

ดังนั้นผลต่างของกระแส i_{c1} และ i_{c2} เท่ากับ

$$i_{c1} - i_{c2} = I_{EE} \tanh V_D/2V_T \quad (7)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2

ดังนั้นถ้ารับแหล่งจ่ายกระแสคงที่ I_{EE} ด้วยแรงดันอินพุต V_2 ในรูป 2 สามารถเขียนได้ใหม่คือ

$$i_{o1} - i_{o2} = (V_2 - V_{BE}) / RE \tanh v_1 / 2V_T \quad (8)$$


ดังนั้นถ้าให้ $v_D < V_T$ แล้ว

$$i_{o1} - i_{o2} = ((V_2 - V_{BE}) / RE) * V_1 / 2V_T \quad (9)$$

ดังนั้นถ้าเราสามารถได้เอาท์พุทของกระแสในรูปของผลคูณแรงดันอินพุตในข้อกำหนด V_1 มีค่าขนาดของสัญญาณน้อยกว่า V_T และ V_2 มีค่ามากกว่า V_{BEon} ของทรานซิสเตอร์ ซึ่งหมายถึงว่าวงจรจะถูกจำกัดด้วยขนาด V_1, V_2 และเนื่องจากว่า I_{EE} แปรผันตรงกับแรงดัน V_2 ดังนั้นวงจรทำให้สัญญาณคอมมอนโหมดเอาท์พุทเปลี่ยนแปลงไปมาก ดังนั้นวงจรคุณในทางปฏิบัติสำหรับวงจรรวม เพื่อแก้ไขปัญหาลำหรับการเปลี่ยนแปลงของสัญญาณ คอมมอนโหมดเอาท์พุทเป็นวงจรคูณแบบกิลเบิร์ต (GILBERT MULTIPLIER CELL)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านวารสาร
 ดังแสดงในรูป 3 โดยวงจรประกอบด้วยดีฟแอมป์สองวงจรถือ T_1, T_2 และ T_1, T_2 โดยมี
 ไม่วางกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
 ขาคอลเลคเตอร์ต่อสลับกันอยู่ และให้ I_{EE} มีค่าคงที่

Multiplicier



รูปที่ 3

จากรูปแสดงสมการกระแส I_s I_e ได้คือ

$$I_s = I_e + (V_Y / R_Y)$$

$$I_e = I_e - (V_Y / R_Y)$$

(10)

จากสมการ (7)

$$I_1 - I_2 = I_s \tanh (V_i / 2V_T) = (I_e + \langle V_Y / R_Y \rangle) \tanh (V_i / 2V_T)$$

$$I_1 - I_2 = I_e \tanh (V_i / 2V_T) = (I_e + \langle V_Y / R_Y \rangle) \tanh (V_i / 2V_T) \quad (11)$$

ผลต่างกระแสเอาพุทคือ

$$\Delta I = ((I_1 - I_2) - (I_1 - I_2))$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ดึงแน
 ไม่วากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\Delta I = (2V_Y / R_Y) \tanh (v_i / 2V_T)$$

(12)

หรือแรงดันเอาต์พุต


$$V_o = 2RL (V_Y/R_Y) \tanh (V_i/2V_T) \tag{13}$$

ถ้าให้ $|V_i| < VT$ แล้ว แรงดันเอาต์พุตแสดงในรูปผลคูณได้คือ

$$V_o = RL(V_Y/R_Y) * (V_i/V_T) \tag{14}$$

ดังนั้นวงจรนี้จึงสามารถคูณสัญญาณที่อินพุตหนึ่งที่เป็นสัญญาณขนาดเล็ก (น้อยกว่า 26mv)

ถ้าหากแรงดันอินพุต V_i มีค่ามากกว่า 26mv แล้ววงจรจะทำหน้าที่เป็น Synchronous switch หรือทำหน้าที่ปิดและเปิดวงจรสลับกันไป สำหรับวงจรที่ต้องการคูณระดับแรงดันขนาดสูงนั้น สามารถเพิ่มส่วนสำหรับอินพุตแรงดันระดับสูงดังแสดงในรูปที่ 4



กระแส I_3, I_4 เขียนได้คือ

$$I_3 = I_s e^{(V_{D1}/V_T)} \tag{15}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
 I_s คือ กระแสรอยต่อ PN ของไดโอด

ดังนั้น $VD_1 = V_T \ln(I_3 / I_S)$

$$VD_2 = V_T \ln(I_4 / I_S) \quad (16)$$

$$V_t = VD_1 - VD_2 = V_T \ln(I_3 / I_4) \quad (17)$$

และสมการ I_3 , I_4 เขียนได้อีกรูปหนึ่งคือ

$$I_3 = I_2 + (U_x / R_x)$$

$$I_4 = I_7 - (U_x / R_x) \quad (18)$$

แทนสมการ (18) ในสมการ (17) เขียน V_t ได้ใหม่คือ


$$V_t = 2V_T \tan^{-1} (U_x / I_7 R_x) \quad (19)$$

ดังนั้นถ้าแทนค่า V_t ในสมการ 13 จะได้

$$V_o = 2RL (U_y / R_y) \cdot (U_x / I_7 R_x) \quad (20)$$


ดังนั้นวงจรคุณสำหรับสัญญาณขนาดใหญ่ ค่า K ที่นิยามให้สมการ 0.1 ก็ขึ้นอยู่กับ

RL , R_y , R_x และกระแส I_7



24 ทฤษฎีเฟสล็อกกลุ่

ระบบเฟสล็อกกลุ่ (phase locked loop) เป็นระบบที่เอาเฟสของสัญญาณเอาต์พุทไปย้อนกลับ (feed back) เพื่อควบคุมความถี่ของลู่ ดังแสดงโครงสร้างของระบบในรูปที่ 1



รูป 1 แสดงโครงสร้างของระบบเฟสล็อกกลุ่

- โดย
- $e_o(s)$ เฟสเอาต์พุทของระบบ rad
 - $e_i(s)$ เฟสอินพุทหรือเฟสอ้างอิงของระบบ rad
 - $e_v(s)$ เฟสเอเรอร์ของระบบ rad
 - PD เฟสดีเทคเตอร์
 - VCO วงจรกำเนิดความถี่ควบคุมด้วยแรงดัน
 - $F(s)$ วงจรกรองความถี่ต่ำผ่าน

โดยแท้จริงแล้ว PLL เป็นระบบไม่เชิงเส้นแต่สามารถจะจำลองระบบเพื่อให้ง่ายต่อการวิเคราะห์และกำหนดเงื่อนไขในการออกแบบให้เป็นระบบเชิงเส้น โดยให้ความต่างเฟสระหว่างเฟสดีเทคเตอร์อินพุทและเฟสที่ป้อนกลับมีเฟสแตกต่างกันไม่มาก และให้เฟสเอาต์พุทของเฟสดีเทคเตอร์เป็นแรงดัน (V_a) โดยขึ้นอยู่กับความต่างเฟสของเฟสอินพุทและเฟสโอยกกลับหรือเขียนได้เป็น

$$V_a = K_d (e_i - e_o) \quad \text{-----(1)}$$

โดย K_d เป็นค่าเฟสดีเทคเตอร์เกนมีขนาดเป็น V/rad และในกรณีที่ทำให้ระบบเป็นแบบเชิงเส้น เราจะได้ความถี่เอาต์พุทของวงจร VCO ที่เบี่ยงเบนออก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า จากความถี่วิทยุกลาง (BW) คือ

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\Delta W = K_o V_c \quad \text{-----(2)}$$

โดย V_c เป็นแรงดันอินพุทของวงจรวจร VCO

K_o เป็น VCO เกนมีขนาด rad/v

ดังนั้นเขียนความถี่ที่เอาท์พุทของ VCO คือ

$$W_o = W_c + \Delta W = W_c + K_o V_c \quad \text{-----(3)}$$

โดย W_c เป็นความถี่ฟรีรันนิ่ง (free running) ของ VCO และจากความถี่เป็นการอนุพันธ์ของเฟสเทียบกับเวลาหรือเขียนได้เป็น

$$\Delta W = \frac{d\theta_o}{dt} = K_o V_c \quad \text{-----(4)}$$


หรือเขียนเฟสเอาท์พุทของลูปอยู่ในรูปของ

$$\theta_o(t) = \int_0^t \Delta W dt \quad \text{-----(5)}$$

กรณีในระบบของ PLL ถ้าจะทำการวิเคราะห์ด้วยการลาปลาซทรานฟอร์ม (Laplace transform) ดังนั้นเฟสเอาท์พุทเขียนได้เป็น

$$\theta_o(s) = K_o \frac{V_c}{s} \quad \text{-----(6)}$$

ดังนั้นระบบ PLL สามารถแบบจำลองได้ดังรูป 2



รูป 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยจากรูปเราสามารถเขียน transfer function ของระบบได้คือ

$$\frac{e_o(s)}{e_i(s)} = \frac{K_o K_o F(s)/S}{1 + K_o K_o F(s)/S} \quad \text{----- (7)}$$

สำหรับกรณีวงจรรองความถี่ต่ำผ่าน ซึ่งเป็นตัวควบคุมคุณสมบัติไดนามิกของลูป
วงจรรองความถี่ในลูป



รูป 3.1

รูป 3.2

วงจรรองความถี่ต่ำผ่านที่ใช้ในลูป สำหรับในที่นี้ขอก้าวไว้ 2 ประเภทคือ รูป 3.1 เป็นวงจรรองแบบพาสซีฟ หรือวงจรรองเป็นลีด-แล็ก (lead-lag filter) ซึ่ง มีทราจเฟอ์ฟังก์ชันเป็น

$$F(s) = \frac{ST_2 + 1}{ST_1 + 1} \quad \text{----- (8)}$$

โดย $T_1 = (R_1 + R_2)C$

$$T_2 = R_2 C$$

และรูป 3.2 เป็นวงจรรองความถี่แบบแอคทีฟ มีทราจเฟอ์ฟังก์ชันแสดงได้คือ

$$F(s) = \frac{ST_2 + 1}{ST_1} \quad \text{----- (9)}$$

โดย $T_1 = R_1 C$

$$T_2 = R_2 C$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้าแทนสมการ (8) ลงในสมการ (7) จะได้ทรานเฟอร์ฟังก์ชันของเฟลเออที่ผูกต่อเฟลอินพุท

$$H_1(s) = \frac{\theta_n(s)}{\theta_i(s)} = \frac{K_o K_d (ST_2 + 1)/T_1}{s^2 + s(1 + \frac{K_o K_d T_2}{T_1}) + \frac{K_o K_d}{T_1}} \quad \text{----- (10)}$$

หรือถ้าวงจรรองแบบแอดติฟ แทนสมการ (9) ลงในสมการ (7) จะได้ทรานเฟอร์ฟังก์ชันของ PLL คือ

$$H_2(s) = \frac{K_o K_d (ST_2 + 1)/T_1}{s^2 + s(K_o K_d T_2) + K_o K_d} \quad \text{----- (11)}$$

จากทรานเฟอร์ฟังก์ชัน (10), (11) เขียนให้อยู่ในเทอมของ ระบบป้อนกลับแบบเซอร์โว (servo) ได้เป็น

$$H_1(s) = \frac{s(2\Sigma W_n - W_n^2 / K_o K_d) + W_n^2}{s^2 + 2\Sigma W_n s + W_n^2} \quad \text{----- (12)}$$

โดย $W_n = \sqrt{K_o K_d / T_1}$
 $\Sigma = 1/2 \sqrt{(K_o K_d / T_1) \cdot (T_2 + 1/K_o K_d)}$

ถ้าค่า $K_o K_d \gg W_n^2$ แล้วทรานเฟอร์ฟังก์ชัน H_1 จะประมาณได้ว่า

$$H_1(s) = \frac{2\Sigma W_n s + W_n^2}{s^2 + 2\Sigma W_n s + W_n^2} \quad \text{----- (13)}$$

เช่นเดียวกับ PLL ที่ใช้วงจรรองความถี่ถ้าเป็นแบบแอดติฟซึ่งทรานเฟอร์ฟังก์ชันคือ

$$H_2(s) = \frac{2\Sigma W_n s + W_n^2}{s^2 + 2\Sigma W_n s + W_n^2} \quad \text{----- (14)}$$

โดย $W_n = \sqrt{K_o K_d / T_1}$

$$\Sigma = T_2 / 2 \sqrt{K_o K_d / T_1} = T_2 W_n / 2$$

และถ้าค่าเฟลเออเรอร์เป็นความแตกต่างระหว่างเฟลอินพุทต่อเฟลที่ป้อนกลับแล้วจะได้

$$\theta_e(s) = \theta_r(s) - \theta_o(s) \quad \text{----- (15)}$$

ซึ่งทรานเฟอร์ฟังก์ชันของเฟลเออเรอร์ต่อเฟลอินพุทของ PLL แสดงได้คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{\theta_o(s)}{\theta_r(s)} = 1 - \frac{\theta_o(s)}{\theta_r(s)} \quad \text{-----(16)}$$

$$\frac{\theta_o(s)}{\theta_r(s)} = \frac{1}{1 + K_o K_d F(s)} \quad \text{-----(17)}$$

$$N - S$$

ถ้า PLL ใช้วงจรกรองชนิดลีดเล็คแบบพาสซีฟแล้ว ทรานเฟอ์ฟังก์ชันของเฟสเอเรอร์ต่อเฟสอินพุทเขียนได้เป็น

$$H_\theta(s) = \frac{\theta_o(s)}{\theta_r(s)} = \frac{S(S + W_n^2 / K_o K_d)}{S^2 + 2\zeta W_n S + W_n^2} \quad \text{-----(18)}$$

$$= \frac{S[S + 1/T_i]}{S^2 + 2\zeta W_n S + W_n^2} \quad \text{-----(19)}$$

ถ้ากำหนดค่าอุปเกนมากกว่าความถี่ธรรมชาติ ($K_o K_d \gg W_n^2$) แล้ว

$$H_\theta(s) = \frac{S^2}{S^2 + 2\zeta W_n S + W_n^2} \quad \text{-----(20)}$$

เช่นเดียวกับทรานเฟอ์ฟังก์ชันของเฟสเอเรอร์ต่อเฟสอินพุทของ PLL ที่ใช้ วงจรกรองแบบแอกติฟหาได้เช่นเดียวกับสมการที่ 18 โดยการแทนค่าลงในสมการ 12

$$H_\theta(s) = \frac{\theta_o(s)}{\theta_r(s)} = \frac{S^2}{S^2 + 2W_n S + W_n^2} \quad \text{-----(21)}$$

ซึ่งมีค่าเท่ากับสมการที่ 20

เฟสดีเทคเตอร์

สำหรับเฟสดีเทคเตอร์ หรืออาจเรียกว่าเฟสคอมพาราเตอร์ (phase comparator) เป็นอุปกรณ์ที่เปรียบเทียบสัญญาณอ้างอิง กับเฟสเอาต์พุทที่ทำการ บ้อนจาก VCO และให้แรงดันเอาต์พุทเป็นแรงดันที่แปรตามค่าความต่างเฟส สำหรับ เฟสดีเทคเตอร์ สามารถแบ่งออกเป็น 2 ประเภทคือ อนุลอกเฟสดีเทคเตอร์และดิจิตอลเฟสดีเทคเตอร์ โดย PLL ที่ใช้อนุลอกเฟสดีเทคเตอร์หรืออาจเรียกว่าอนุลอก


เฟสล็อกกลอป(analog phase lock loop)และใน PLL ที่ใช้ดิจิตอลเฟสดีเทคเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้ส่วนหนึ่งสำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้วยประการใดๆ หรืออาจเรียกว่าดิจิตอลเฟสล็อกกลอป(digital phase lock loop :DPLL)โดยทั่วไป ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไปแล้วถ้ากล่าวถึง PLL นั้นหมายถึงอนาล็อกเฟสล็อกสำหรับเฟสดีเทคเตอร์ที่ใช้ในอนาล็อกเฟสล็อกที่ใช้กันมากก็คือ วงจรจูนแบบกิลเบิร์ตและสำหรับ DPPLL มักใช้เฟสดีเทคเตอร์แบบเฟลฟรีควเอนซีดีเทคเตอร์ (phase frequency detector : PFD)

วงจรรูณแบบกิลเบิร์ต

โครงสร้างวงจรถอดดังรูป โดยสัญญาณอินพุทของเฟสดีเทคเตอร์จะมาจากสัญญาณอ้างอิง และสัญญาณที่ป้อนกลับจากเอาต์พุทของ VCO โดยสัญญาณจาก VCO จะให้สัญญาณรูปสี่เหลี่ยม ส่วนสัญญาณอินพุทของเฟสดีเทคเตอร์โดยทั่วไปจะเป็นสัญญาณไซน์มีขนาดใหญ่ เมื่อเปรียบเทียบกับแรงดันความร้อนสมมูล (thermal voltage = 26 mv) ดังนั้นทรานซิสเตอร์คู่กลางของวงจรถอดจะปิดและเปิดตามซิกนัควกหรือลบของสัญญาณไซน์ ในที่นี้วงจรถอดจะทำหน้าที่เป็นซิงโครไนส์สวิตช์ (synchronous switched) สามารถเขียนสัญญาณการทำงานได้ดังรูป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น

สำหรับสัญญาณเอากัณฑ์ประกอบด้วย ดิซี และ สัญญาณส่วนประกอบที่เป็น เอซ
ที่มีความถี่เป็น 2 เท่าของสัญญาณอินพุต ดังนั้นค่าเฉลี่ยของสัญญาณเอากัณฑ์แสดงได้คือ

$$V_{avg} = 1/2\tau \int_0^{2\tau} V_o(t) d(\omega_o t) \quad \text{-----(22)}$$

จะได้

$$V_{avg} = -1/\tau (A_1 - A_2) \quad \text{-----(23)}$$


สำหรับ A_1, A_2 เป็นพื้นที่แสดงดังรูป ดังนี้

$$V_{avg} = -[I_{EE} R_C (\tau - \phi)/\tau - I_{EE} R_C \phi/\tau] \quad \text{-----(24)}$$

จะได้

$$V_{avg} = I_{EE} R_C (2\phi/\tau - 1) \quad \text{-----(25)}$$

โดยแสดงความสัมพันธ์ของความต่างเฟสและแรงดันเอากัณฑ์ได้ดังรูป




วงจรเฟลฟรีควอนซิติเทคเตอร์


สำหรับเฟลฟรีควอนซิติเทคเตอร์หรือ PFD เป็นวงจรที่รับสัญญาณอินพุตเป็น
สัญญาณดิจิทัล และให้เอากัณฑ์เป็นสัญญาณดิจิทัลที่ขึ้นอยู่กับความต่างเฟสของสัญญาณ

อินพุต นอกจากนี้ยังทำการดีเทคความต่างเฟสแล้ว วงจร PFD สามารถที่จะดี
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แสดงความแตกต่างระหว่างอินพุตทั้งสองด้วย สำหรับวงจรของ PFD แสดงได้ดังรูป




วงจรที่ 1 นี้จะประกอบด้วยฟลิปฟล็อป, วงจรเกท, และต่อร่วมกันกับส่วนที่เรียกว่า ชาร์จปั๊ม (charge pump) ซึ่งเป็นส่วนให้สัญญาณเอาท์พุทลอจิก เป็นสัญญาณแรงดัน โดยแสดงวงจรสมมุติของวงจรชาร์จปั๊ม เป็นสวิตช์ที่จะปิดเมื่อมีสัญญาณลอจิกที่มาขั้วเท่ากับ "1" และเปิดเมื่อลอจิกที่มาขั้วเท่ากับ "0" โดยที่อินพุต f_r เป็นสัญญาณจากความถี่อ้างอิง ส่วนอินพุต f_{VCO} เป็นอินพุตจากความถี่ป้อนกลับจาก VCO การทำงานแสดงรูปคลื่นอินพุต ที่เฟสดีเทคเตอร์เอาท์พุทและที่เอาท์พุทของวงจรกรองความถี่ต่ำผ่านหรือที่อินพุทของ VCO การทำงานสามารถอธิบายได้เป็น 3 ช่วง คือ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อนึ่งหากมีให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ช่วงแรก เริ่มต้นสัญญาณ f_r ที่มีเฟสหน้าสัญญาณ f_{vco} ของของสัญญาณ f_r จะเห็นฟลิปฟลอป FF_1 ให้สัญญาณที่ขา Q เป็นลอจิก "1" ส่วนสัญญาณที่ขา Q ของ FF_2 นั้นจะเป็นลอจิก "0" ดังนั้นที่เอาท์พุทเกต A_1 มีลอจิก "1" ทำให้ s_1 ปิดดังนั้นกระแสจะไหลจากแหล่งจ่าย VCC ผ่านความต้านทานเข้าสู่คาปาซิเตอร์ในวงจร LPF ซึ่งเป็นการชาร์จให้กับคาปาซิเตอร์ ขณะต่อมาของของสัญญาณ f_{vco} ที่ตามมาจะเห็นให้ขา Q ของฟลิปฟลอป FF_2 เป็น "1" ดังนั้นที่เอาท์พุทของแอนนเกตจะได้เอาท์พุท "0" เป็นการรีเซ็ตฟลิปฟลอปทั้งสองตัวดังนั้นที่สวิทช์ s_1 จะเปิดออกสำหรับปรากฏการณ์ในช่วงแรกนี้เราเรียกว่าเป็นการปั๊มขึ้น (pump up) โดยอาจจะเกิดขึ้นหลายๆ ไซเคิลต่อกันโดย PFD จะทำการปั๊มขึ้นจนกระทั่งเฟสของ f_r และเฟสของ f_{vco} ไม่แตกต่างกัน




ช่วงสอง เนื่องจากเฟสของ f_r และ f_{vco} เท่ากันแล้ว s_1 และ s_2 อยู่ในสภาวะเปิดออกทั้งคู่ สภาวะเช่นนี้ที่จุดเอาท์พุทของ PFD จะเป็นสถานะไฮอิมพีแดนซ์ (hi-impedance) แรงดันที่ควมคุม VCO จะเป็นแรงดันซึ่งคงค้างในคาปาซิเตอร์จากการชาร์จ

ช่วงสาม ในกรณีเฟสของสัญญาณจาก VCO เริ่มนำหน้าสัญญาณ f_{ref} ของของสัญญาณ f_{vco} จะเห็นให้ฟลิปฟลอป FF_2 ให้ลอจิกเอาท์พุทเท่ากับ "1"

เอกสารนี้และที่เอาท์พุทของเกต A_2 ซึ่งมีค่าเป็นลอจิก "1" ทำให้ s_2 ถูกปิดแรงดันในคาปาซิเตอร์ไม่ต่ำกว่าครีเดิต์ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซีเตอร์จะถูกคิสิกซาร์จผ่านความต้านทาน, สวิตช์ s_2 ลงกราวด์ และเฟสของ f_{in} ที่ตามมาจะเซ็ทฟลิปฟลอป FF_1 ทำให้เอาท์พุทของ A_2 เป็นลอจิก "0" และ s_2 ถูกเปิดออก สำหรับลักษณะการทำงานในช่วงนี้เรียกว่า การปั๊มลง (pump down) โดยอาจจะเกิดเป็นหลายๆ ไซเคิลเช่นเดียวกับการปั๊มขึ้น

สังเกตได้ว่าในกรณีถ้าความถี่อินพุทไม่เท่ากัน แล้วที่อินพุทของ PFD จะมีความต่างเฟสกันตลอดเวลา ดังนั้นฟลิปฟลอป FF_1, FF_2 จะถูก set ตลอด เช่นถ้า $f_{in} > f_{vco}$ ที่เอาท์พุทของ Q_1 จะเป็น "1" ตลอดทำให้ s_1 ปิด วงจรแรงดันซาร์จเข้าสู่ดาปาทิเตอร์เป็นการเพิ่มแรงดันให้กับ VCO สร้างความถี่เพิ่มขึ้นตาม f_{in} สำหรับความสัมพันธ์ระหว่างเฟสอินพุทและแรงดัน เอาท์พุทของเฟสดีเทคเตอร์แสดงได้ดังรูป



ผลตอบสนองของลูปต่อสัญญาณอินพุท

ในการวิเคราะห์ผลของ PLL ต่อสภาวะทรานเซียร์และสเทตติสเตท (steady state) เนื่องจากการเปลี่ยนแปลงของสัญญาณอินพุทนั้นมีประโยชน์ สำหรับการนำเอา PLL ไปออกแบบสำหรับลูปที่ใช้ติดตาม tracking สัญญาณหรือลูปที่ใช้สำหรับสังเคราะห์ความถี่

1. ผลตอบสนองการเปลี่ยนเฟส (phase step response)

จากรูป 2 เมื่อสัญญาณอินพุทเป็นการเปลี่ยนแปลงเนื่องจากการเปลี่ยนเฟสสัญญาณอิน

เอกสารที่เขียนอยู่ในรูปของไฟล์ได้เป็นใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\theta_r(t) = u(t) \Delta\theta \quad \text{-----(26)}$$

$u(t)$ = ยูนิตสเตปฟังก์ชัน

$\Delta\theta$ = ขนาดเฟสอินพุทที่เปลี่ยนแปลง

หรือเขียนให้อยู่ในรูป s โดเมนได้ว่า

$$\theta_r(s) = \Delta\theta / s \quad \text{-----(27)}$$

จากสมการที่ 25 สำหรับ PLL ที่มีค่าลูปเกนสูง ๆ จะได้เฟสเออเรอร์จากการเปลี่ยนแปลงเฟสอินพุทได้ว่า


$$\theta_e(s) = \frac{\Delta\theta S^2}{S(S^2 + 2\Sigma W_n S + W_n^2)} \quad \text{-----(28)}$$

เมื่อต้องการทราบผลตอบสนองของ θ_e ในรูปของเวลาทำได้โดยอินเวสลาปลาซสมการที่ 28 จะได้

$$\theta_e(t) = \Delta\theta \left(\cos\sqrt{1-\Sigma^2} W_n t - \frac{\Sigma}{\sqrt{1-\Sigma^2}} \sin\sqrt{1-\Sigma^2} W_n t \right) e^{-\Sigma W_n t} \quad \text{เมื่อ } \Sigma << 1$$

$$\theta_e(t) = \Delta\theta (1 - W_n t) e^{-W_n t} \quad \text{เมื่อ } \Sigma = 1$$

$$\theta_e(t) = \Delta\theta \left(\cosh\sqrt{\Sigma^2-1} W_n t - \frac{\Sigma}{\sqrt{\Sigma^2-1}} \sinh\sqrt{\Sigma^2-1} W_n t \right) e^{-\Sigma W_n t} \quad \text{เมื่อ } \Sigma > 1$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับเฟสเออเรอร์ต่อสัญญาณอินพุทในสภาวะ steady state) ทำได้โดยแทนค่า $e_o(s)$ สมการ 27 ในสมการ 7

$$e_o(s) = \frac{S}{S + K_o K_p F(s)} \frac{\Delta S}{S} \quad \text{----- (29)}$$

โดยใช้ทฤษฎีค่าสุดท้าย (final value theorem) สำหรับลาปลาซทรานฟอร์ม สำหรับหาสภาวะของระบบในขณะที่เป็น steady state จะได้

$$\begin{aligned} \lim_{t \rightarrow \infty} e_o &= \lim_{s \rightarrow 0} S e_o(s) = \frac{S \Delta S}{S + K_o K_p F(s)/N} \\ &= 0 \end{aligned} \quad \text{----- (30)}$$

ซึ่งหมายถึงค่าสำหรับอินพุทที่เป็นการเปลี่ยนแปลงทางเฟส ค่าเฟสเออเรอร์ของลูปลจะ เป็นศูนย์

2. ผลตอบสนองการเปลี่ยนความถี่ (frequency step response)

เมื่อสัญญาณอินพุทเป็นการเปลี่ยนแปลงทางความถี่หรือการเลื่อนจากความถี่หนึ่งไปสู่ อีกความถี่หนึ่งสมการความถี่ของอินพุทเขียนได้เป็น

$$W_i = W_o + \Delta W_n(t) \quad \text{----- (31)}$$

W_o = ความถี่อินพุทเดิม

W_i = ความถี่ที่เปลี่ยนแปลงใหม่

ΔW = ขนาดของความถี่ที่เปลี่ยนแปลง

ดังนั้นเฟสลินพุทเขียนได้เป็น

$$e_r(t) = \Delta W \quad \text{----- (32)}$$

หรือใน s โดเมน

$$e_r(s) = \frac{\Delta W}{s^2} \quad \text{----- (33)}$$

จากสมการที่ (33) สำหรับ PLL ที่มีค่าลูปลเกินสูง ๆ จะได้เฟสเออเรอร์จากการ เปลี่ยนแปลงความถี่ได้ว่า

$$e_o(s) = \frac{\Delta W S^2}{S^2 (S^2 + 2\zeta W_n S + W_n^2)} \quad \text{----- (34)}$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับคณะทำงานเพื่อการศึกษาเท่านั้น มิอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ผลตอบสนองของทรานเฟอร์ฟังก์ชันหาได้โดยการอินเวสลาปลาซสมการ 34 จะได้

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$e(t) = \frac{\Delta W}{W_n} \left(1 - \frac{S}{\sqrt{1-\zeta^2}} \sin \sqrt{1-\zeta^2} W_n t \right) e^{-\zeta W_n t} \quad \text{เมื่อ } \zeta < 1$$

$$e(t) = \frac{\Delta W}{W_n} (W_n t) e^{-W_n t} \quad \text{เมื่อ } \zeta = 1$$

$$e(t) = \frac{\Delta W}{\zeta W_n} \left(1 - \frac{\sin \sqrt{\zeta^2 - 1} W_n t}{\sqrt{\zeta^2 - 1}} \right) e^{-\zeta W_n t} \quad \text{เมื่อ } \zeta > 1 \quad \text{----- (35)}$$



สำหรับเฟลเออเวอ์ในสภาวะ steady state แทนค่าสมการเฟลอินพุทสมการที่ 33 ลงในสมการที่ 7

$$e_{ss}(s) = \frac{S}{S + K_o K_d} \frac{\Delta W}{S^2} \quad \text{----- (36)}$$

ใช้ทฤษฎีค่าสุดท้าย steady state error จะได้

$$\lim_{t \rightarrow \infty} e_{ss}(t) = \lim_{s \rightarrow 0} S e_{ss}(s) \quad \text{----- (37)}$$

$$\text{หรือ } e_{ss}(\infty) = \frac{\Delta W}{K_o K_d} \quad \text{----- (38)}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า โดยค่า F(0) เป็นอัตราขยายของวงจกรองความถี่ต่ำผ่าน ถ้าในกรณีวงจรถนิต ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พาสซีฟแล้ว

$$N \theta_{\omega}(\alpha) = \frac{N \Delta W}{K_{\omega} K_{\phi}} \quad \text{----- (39)}$$

สำหรับวงจรกรองความถี่แบบแอดคทีฟแล้ว

$$\theta_{\omega}(\alpha) = 0 \quad \text{----- (40)}$$

ซึ่งหมายความว่าในทางปฏิบัติแล้วเอาท์พุทเฟสเออเรอร์ของลูปที่ใช้วงจรกรองความถี่แบบแอดคทีฟให้เอาท์พุทน้อยกว่าลูปที่ใช้วงจรกรองแบบพาสซีฟ

การเข้าสู่สภาวะล็อกและการติดตามสัญญาณของ PLL

เนื่องจากการประยุกต์ของ PLL ที่สำคัญอันหนึ่งในระบบโทรคมนาคม สำหรับ PLL ก็คือการใช้สำหรับติดตามสัญญาณเพื่อจะทำการดีมอดูเลทหรือทำการซิงค์โครไนส์สัญญาณขึ้นมาใหม่จากสัญญาณอินพุทซึ่งเป็นแคร้เรีย ดังนั้นการวิเคราะห์ความสามารถติดตามการเปลี่ยนแปลงความถี่ของสัญญาณอินพุทและความสามารถสำหรับเริ่มต้นล็อกความถี่อินพุทซึ่งมีความสำคัญ โดยในที่นี้จะเป็นการวิเคราะห์สำหรับอะนาล็อกเฟสล็อกลูปเท่านั้น

1. นิสัยล็อก (lock range) เป็นนิสัยที่ความถี่ของ VCO ของลูปสามารถติดตามความถี่อินพุท (tracking) หลังจากลูปเริ่มต้นล็อกกับสัญญาณอินพุทแล้ว ดังนั้นอาจเรียกนิสัยแทรกคิง หรือนิสัยโฮล (hold in range) การหาพิสัยล็อกสูงสุดนั้นหาได้จากการ สมมติว่าความถี่ที่ป้อนเข้าลูปเป็นความถี่สูงสุดของ PLL ทำการล็อกได้จากสมการ 37 ซึ่งเป็นเฟสเออเรอร์ของ PLL ที่จำลองระบบในสภาวะที่ค่าของเฟสเออเรอร์มีค่าน้อย ๆ สำหรับเฟสเออเรอร์ที่มีค่ามาก ๆ เขียนได้


$$\lim_{t \rightarrow \infty} \sin \theta_{\omega}(t) = \frac{\Delta W H}{K_{\omega} K_{\phi} F(0)} \quad \text{----- (41)}$$

ค่า $\Delta W H$ เป็นค่าพิสัยล็อกซึ่งจะเกิดขึ้นสูงสุดเมื่อ ฟังก์ชัน $\sin \theta_{\omega}(t)$ มีค่าสูงสุดคือ ± 1 ดังนั้น

$$\Delta W H = K_{\omega} K_{\phi} F(0) \quad \text{----- (42)}$$

หรือจะเท่ากับลูปเกนในกรณีของ PLL ที่ใช้วงจรกรองแบบพาสซีฟ และ $\Delta W H$ มีค่าเท่ากับ α กรณี PLL ในวงจรกรองแบบแอดคทีฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




2. พิสัยพูลอิน (pull in range) เป็นพิสัยที่ PLL สามารถจะล็อกกับสัญญาณอินพุตได้โดยลู่อยู่ในสภาวะเริ่มต้นไม่ได้ล็อกกับความถี่อินพุต ปรากฏการเริ่มต้นล็อกสามารถอธิบายได้โดย สมมติให้ลู่เปิดออกระหว่างวงจรรองความถี่ในลู่ (open filter) และ VCO เข้ามาเฟสดีเทคเตอร์ซึ่งเป็นอะนาล็อกมัลติพลายเออร์ จะให้ผลรวมและผลต่างของความถี่ระหว่างความถี่อินพุตและความถี่เอาท์พุท VCO โดยที่เอาท์พุทของวงจรรองจะมีเพียงผลต่างของความถี่ ถ้าลู่เปิดอย่างทันทีทันใด ผลต่างของความถี่ซึ่งกำหนดให้เท่ากับ ΔW หรือเขียนได้

$$\Delta W = \frac{d\theta}{dt} \quad \text{----- (43)}$$

ความถี่ ΔW จะเป็นสัญญาณอินพุตของ VCO ซึ่งจะมีมอดูเลตแบบ FM หรือสัญญาณเอาท์พุทเป็นสัญญาณไซน์ โดยขนาดของความถี่เปลี่ยนแปลงตามเวลาถ้าระหว่างขบวนการมอดูเลต ค่าความถี่ของ VCO เคลื่อนเข้าใกล้ความถี่อินพุต ดังนั้นค่า ΔW จะลดลงค่า $d\theta/dt$ ลดลง ผลการเปลี่ยนแปลงแรงดันของเฟสดีเทคเตอร์ ทางด้านเอาท์พุทจะช้าลงเมื่อเทียบเวลา แต่ถ้าระหว่างขบวนการมอดูเลต ค่าความถี่ของ VCO เคลื่อนจากความถี่อินพุต จะทำให้ค่า ΔW เพิ่มมากขึ้น ค่า $d\theta/dt$ เพิ่มขึ้นแรงดันเอาท์พุทของเฟสดีเทคเตอร์เปลี่ยนแปลงอย่างรวดเร็วเมื่อเทียบกับเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปแสดงการเกิดสัญญาณบิตโน้ต

ภายใต้เงื่อนไขดังกล่าวแล้วแสดงสัญญาณเฟสดีเทคเตอร์เอาท์พุทได้ดังรูปสัญญาณบิตโน้ตที่เป็นลักษณะไม่สมมาตรจะให้ค่าแรงดันคิซีเฉลี่ย ที่ทำให้ความถี่ของ VCO เคลื่อนที่เข้าไปสู่ความถี่อินพุทจนกระทั่งเท่ากัน หรือเกิดการล็อกช่วงเวลา PLL ใช้สำหรับการล็อกนี้เรียกว่า เวลาพูลอิน (pull in time) โดยถ้า ΔW มากกว่าลูบเกินมาก ๆ แล้ว (ΔW >> K_o K_d) ค่า pull in time จะประมาณได้คือ

$$T_p = \frac{(\Delta W)^2}{2 \Sigma W_n^2} \tag{44}$$

ซึ่งค่า ΔW ที่เ็นความแตกต่างระหว่างความถี่อินพุทและความถี่อิสระของ VCO สูงสุดคือความถี่พูลอิน จะมีขนาดแปรผกผันเท่ากับ

$$\Delta W_p = \sigma \sqrt{r W_n K_o K_d} - W_n^2 \tag{45}$$

3. พิลัยแคปเจอร์ เป็นพิลัยที่ PLL สามารถจะล็อกกับความถี่อินพุท โดยสภาวะของลูบไม่ได้ เริ่มต้นล็อก เช่นเดียวกับพิลัยพูลอิน แต่พิลัยแคปเจอร์นี้ ช่วงความถี่จะแคบกว่า โดยผลต่างความถี่อินพุทเข้ามากับความถี่ของ VCO ไม่ทำให้เกิดลักษณะสัญญาณบิตโน้ต ที่เอาท์พุทของของเฟสดีเทคเตอร์ หรือกล่าวได้ว่าผลต่างของความถี่สามารถผ่านลูบฟิลเตอร์ โดยไม่ถูกลดทอน ดังนั้นเขียนสมการของความถี่สูงสุดของ VCO เอาท์พุทได้จากการถุกมอดูเลต โดยแรงดันที่ผ่านลูบฟิลเตอร์นี้ได้คือไปใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น เมื่อผู้ใช้เห็นประโยชน์ของเอกสารนี้ในการค้าไม่ว่าในทางใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่เอกสารนี้โดยไม่ได้รับอนุญาต

$$\Delta\omega_C = K_o K_d |F(j\Delta\omega)| \tag{46}$$

โดย $|F(j\Delta\omega)|$ เป็นอัตราผลการลดทอนของวงจรรองความถี่ต่อความถี่ที่แตกต่างกันระหว่างความถี่อินพุทและความถี่ของ VCO (ที่เป็นความถี่อิสระ) สำหรับวงจรรองความถี่แบบพาสซีฟ ขนาดของแมกนิจูดทรานเฟอร์ฟังก์ชันแสดงได้คือ

$$|F(j\omega)| = \frac{\sqrt{1 + (\omega T_2)^2}}{\sqrt{1 + (\omega T_1)^2}} \tag{47}$$

ดังนั้นประมาณได้ว่า

$$|F(j\Delta\omega)| = \frac{T_2}{T_1} \tag{48}$$

ดังนั้น

$$\Delta\omega_C = K_o K_d \frac{T_2}{T_1} \tag{49}$$

หรือ

$$\Delta\omega_C = 2\pi f_n \tag{50}$$

$$\Delta\omega_C = K_o K_d \tag{51}$$

PLL ต่อสัญญาณอินพุทที่มีสัญญาณรบกวน

ในกรณีที่อินพุทของ PLL มีสัญญาณรบกวน(noise) เขียนได้เป็น

$$V_i(t) = V_o \sin(\omega_i t + \theta_i) + n(t) \tag{52}$$

สัญญาณรบกวน $n(t)$ เป็นนอยส์ที่ผ่านวงจรรองความถี่ผ่านกรองเข้า PLL

ดังนั้น สามารถแสดงได้ว่า

$$n(t) = n_c(t) \cos \omega_i t - n_s(t) \sin \omega_i t \tag{53}$$

สำหรับแรงดันจากเอาต์พุทของ VCO สำหรับ PLL ทำให้เฟสดีเทคเตอร์แบบมัลติพลายเออร์(multiplier) เมื่อสุ่มเลือกสัญญาณเอาต์พุทต่างเฟสกับอินพุท 90 ดังนั้น เขียนได้


$$V_o(t) = V_o \cos(\omega_i + \theta_o) \tag{54}$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับการใช้งานเฉพาะเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้ง $V_{out}(t) = K_{pd} V_i(t) V_o(t)$ อ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรณีไปใช้ $\tag{55}$

$$\begin{aligned}
 V_o(t) = & 1/2[K_m V_o V_o \sin(\theta_1 - \theta_o)] + 1/2[K_m N_o V_o \cos \theta_o] + \\
 & 1/2[K_m V_o N_o \sin \theta_o] + 1/2[K_m V_o V_o (2\omega_1 t + \theta_1 + \theta_o)] \\
 & + 1/2[K_m V_o N_o \cos(2\omega_1 t + \theta_o)] - 1/2[K_m V_o N_o \sin \\
 & (2\omega_1 t + \theta_o)] \quad \text{----- (56)}
 \end{aligned}$$

โดย K_m เป็นค่าคงที่ของการคูณ

ในการวิเคราะห์ผลของสัญญาณรบกวน เราสนใจเฉพาะสามเทอมแรกของสมการ (5) โดยเทอมที่เป็นความถี่สองเท่าของความถี่อินพุทและ VCO จะถูกกรองทิ้งโดยวงจรกรองความถี่ต่ำผ่านในรูป



รูปที่ 15

และกำหนดค่าดังนี้ เฟลตีเทคเตอร์ $V_o = 1/2[K_m V_o V_o]$ ดังนั้นสมการ (5) เขียนได้ดังนี้


$$\begin{aligned}
 V_o(t) = & K_o \sin(\theta_1 - \theta_o) + [n_c K_o \cos \theta_o] / V_o + \\
 & [n_s K_o \sin \theta_o] / V_o \quad \text{----- (57)}
 \end{aligned}$$

และกำหนด $n(t)$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้เท่านั้นเพื่ออธิบายการใช้ประโยชน์ (58) ในการคำนวณค่าไม่ว่ากรณีใดๆ ดังนั้นเอาท์พุทของเฟลตีเทคเตอร์เขียนได้ด้วยเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_n(t) = K_o [\sin(\theta_e - \theta_o) + n(t)] \quad \text{-----(59)}$$

ซึ่งทำให้แบบจำลองของวงจรเฟสดีเทคเตอร์และระบบ PLL แสดงได้ดังรูป



สำหรับรูปในรูป เฟสของเอาท์พุท $\theta_o(t)$ ที่แกว่งเนื่องจากสัญญาณรบกวน หรือเรียกว่าจิตเตอร์ โดยเราสามารถหาค่าเปลี่ยนแปลงที่ได้โดยเป็นค่า เฟสเออเรอ วาเรียนซ์ (phase error variance) โดยหาจาก

$$\sigma_{\theta}^2 = \frac{1}{2\pi} \int_{-\alpha}^{+\alpha} |H(\omega)|^2 S_n(\omega) d\omega \quad \text{-----(60)}$$

โดย

$$H(\omega) = \frac{[K_o K_d F(s)/s]}{[1 + K_o K_d F(s)/s]} \quad \text{-----(61)}$$

สนาม S_n เป็นกำลังสเปกตรัมของนอยส์อินพุทของไวท์เกาส์เซียนนอยส์ ซึ่ง จะมีความเข้มข้นคงที่ตลอดความถี่ ตั้งแต่ความถี่ 0 Hz เป็นต้นไปดังนั้นเราสามารถ ประมาณผลสเปกตรัมของนอยส์อินพุทได้ดังนี้

$$S_n = N_o \cdot 1/V^2 \quad \text{-----(62)}$$

แทนสมการ (58) ลงใน (59) จะได้

$$\sigma_{\theta}^2 = N_o / V^2 \cdot \frac{1}{2\pi} \int_{-\alpha}^{+\alpha} |H(\omega)|^2 d\omega \quad \text{-----(63)}$$

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ หากมีการตีพิมพ์โดยไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

α

$$BL = \int_0^{\alpha} \frac{1}{2} |H(\omega)|^2 d\omega \quad [\text{Hz}] \quad \text{----- (64)}$$

สำหรับลูที่ใช้วงจรกรองแบบพาสซีฟ สำหรับลูเฟนสูงๆ แล้วค่าน้อยส์แบนด์วิทที่ประมาณได้ดังนี้

$$BL = \frac{1}{2} \omega_n (\Sigma + 1/4 \Sigma) \quad \text{----- (65)}$$

และสำหรับพาสซีฟฟิลเตอร์น้อยส์แบนด์วิทที่เท่ากับ

$$BL = \frac{1}{2} \omega_n (\Sigma + 1/4 \Sigma) \quad \text{----- (66)}$$

ดังนั้นสมการ (63) จะได้

$$\theta_n^2 = 2N_o BL / V^2 \quad [\text{rad}] \quad \text{----- (67)}$$

ถ้าเราเขียน

$$\theta_n^2 = 1/2 S_{N_L} R_L \quad \text{----- (68)}$$

โดย $S_{N_L} R_L$ เป็น signal to noise ของลูจะได้

$$S_{N_L} R_L = [V^2 / 2] / [2N_o BL] \quad \text{----- (69)}$$

ซึ่งหมายถึงว่าค่าลูแบนด์วิทจะเป็นตัวบอกว่าคุณภาพของลูว่าสามารถปรับปรุง อัตราส่วนสัญญาณต่อสัญญาณรบกวนขึ้นได้ทีเดียว และกำหนดก่อนหน้า PLL ว่า วงจรมีแบนด์วิท เท่ากับ B_{LF} แล้วเราสามารถหาค่ากำลังของน้อยส์ทางด้านอินพุทได้คือ

$$P_n = N_o B_{LF} \quad \text{----- (70)}$$

ดังนั้นสมการ (70) เขียนได้ใหม่คือ

$$S_{N_L} R_L = S_{N_L} B_{LF} / 2BL \quad \text{----- (71)}$$


โดย $S_{N_L} R_L = P_{in} / P_{out}$ กำลังสัญญาณอินพุทต่อกำลังของน้อยส์อินพุท หรือสมการ (69) เขียนได้ใหม่คือ

$$\theta_n^2 = BL / B_{LF} S_{N_L} R_L \quad \text{----- (72)}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการเชิงพาณิชย์การศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


25 หลักการของไบนารีพีเอสเค (BINARY PSK) โมดูลเลเตอร์และดีโมดูลเลเตอร์

ทางด้านส่งมีโมดูลเลเตอร์ ซึ่ง เปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณพีเอสเค ทางด้านรับ มีแบนด์-พาสฟิลเตอร์ และดีโมดูลเลเตอร์ ซึ่งจะ เปลี่ยนสัญญาณพีเอสเค เป็นสัญญาณดิจิทัลอัน เดิม ดีโมดูลเลเตอร์ประกอบด้วยดีเทคเตอร์ และ แซมเปิล โฮลเดอร์




รูปที่ 1 การรับ-ส่งสัญญาณดิจิทัล

โดยทั่วไปแล้วการโมดูลเลทพีเอสเคจะใช้บาลานซ์โมดูลเลเตอร์ สมมติว่าสัญญาณดิจิทัลเบสแบนด์อยู่ในรูปคลื่นสี่เหลี่ยมมีแอมพลิจูดเท่ากับ 1 สำหรับรหัส 1 และมีแอมพลิจูดเท่ากับ -1 สำหรับรหัส 0 เมื่อคลื่นรูปสี่เหลี่ยมนี้ถูกผสมโดยคลื่นแคเรียร์ $A \cos 2\pi f_c t$ ผ่านวงจรบาลานซ์โมดูลเลเตอร์ สัญญาณพีเอสเคที่ได้แสดงดังในรูป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้รูปที่ 2 การโมดูลเลทสัญญาณดิจิทัล
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สัญญาณพีเอสเค สำหรับรหัส 1 จะเป็น $S(t) = 1 \times A \cos 2\pi f_c t = A \cos 2\pi f_c t$ ส่วนสัญญาณพีเอสเค สำหรับรหัส 0 จะเป็น $S(t) = -1 \times A \cos 2\pi f_c t = -A \cos 2\pi f_c t$ เราสามารถเขียน $-A \cos 2\pi f_c t = A \cos(2\pi f_c t + \pi)$ ความหลักการนี้แสดงว่าสำหรับรหัส 0 เฟสของคลื่นแคเรียร์จะเปลี่ยนไปเท่ากับ π ซึ่งจะได้ชัดเจนดังในรูป



รูปที่ 3 การเปลี่ยนแปลงทางเฟสของคลื่นพาหะ

แบนด์-พาส ฟิลเตอร์ ทางด้านรับรับสัญญาณ ซึ่งมีเสียงรบกวนบนอยู่ด้วยจะถูกตีเทคออกมาที่ ดีโมดูเลเตอร์, ดีเทคเตอร์จะเอาสัญญาณเบสแบนด์ออกมาโดยตัดแคเรียร์คอมโพเนนท์ ซึ่งรวมอยู่ในสัญญาณพีเอสเคออกไป สัญญาณเบสแบนด์จะไม่เป็นรูปสี่เหลี่ยมที่สมบูรณ์นัก เนื่องจากการกำหนดแถบความกว้าง โดยตัวกรองความถี่ และเนื่องจากอิทธิพลของเสียงรบกวน แคมเปิลริสเคอร์ จะสร้างสัญญาณดิจิตอลขึ้นมาใหม่ผ่านการพิจารณาพหุนาม ดี บวก หรือ ลบ ของสัญญาณเบสแบนด์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4 การสร้างสัญญาณขึ้นใหม่ทางค่านรับ

โคฮีเรนทีเทคชัน

การดีโมดูเลทสัญญาณพีเอสเค ทางค่านรับเป็นแบบ โคฮีเรนทีเทคชัน ซึ่งมีหลักการดังนี้ สัญญาณพีเอสเค ที่รับได้ ขึ้นแรกจะผ่านวงจรมัลติไฟล์ ซึ่งจะคูณสัญญาณพีเอสเคที่รับได้ด้วยเรฟเฟอเรนซ์แคเรียร์ สำหรับฮาร์โมนิก ซึ่งรวมอยู่ในสัญญาณเอาท์พุท จะถูกคัดออกโดยจลพาสฟิลเตอร์ และได้สัญญาณเบสแบนด์ออกมาทางค่านทางออก

ถ้าสัญญาณพีเอสเคที่รับเข้ามาคือ $A \cos(2\pi f_c t + \psi)$ คลื่นพาหะอ้างอิงมีไว้เพื่อการซิงโครไนซ์กับคลื่นพาหะทางค่านส่งคือ $B \cos 2\pi f_c t$ สัญญาณทางออกหลังจากผ่านแอลพีเอพ (LPF) แล้วสามารถกำหนดค่าได้เป็น $\frac{AB}{2} \cos \psi$



รูปที่ 5 การรับสัญญาณพีเอสเคทางค่านรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทั้งนี้เนื่องจาก

$$\begin{aligned}
 & A \cos (2 \pi f_c t + \psi) \cdot B \cos 2 \pi f_c t \\
 &= \frac{AB}{2} ((\cos 2 \pi f_c t + \psi + 2 \pi f_c t) + \cos(2 \pi f_c t + \psi - 2 \pi f_c t)) \\
 &= \frac{AB}{2} (\cos (4 \pi f_c t + \psi) + \cos \psi)
 \end{aligned}$$


ซึ่ง $\frac{AB}{2} \cos(4 \pi f_c t + \psi)$ นี้คือฮาร์โมนิก โดยมีความถี่เป็นสองเท่า

ของความถี่คลื่นพาหะเดิม ซึ่งจะถูกตัดออกไปเมื่อผ่านโวลทาสหิวเตอร์ ดังนั้น ทางด้านทางออก จึงมีแต่เพียง $\frac{AB}{2} \cos \psi$ เท่านั้น

$\frac{AB}{2} \cos \psi$ นี้ จะได้เป็น $\frac{AB}{2}$ เมื่อ $\psi = 0$ และจะได้เป็น $-\frac{AB}{2}$ เมื่อ $\psi = \pi$ ดังในรูป


สัญญาณเอาต์พุต ในรูปข้างบน ในทางปฏิบัติแล้วไม่ว่าเป็นรูปสี่เหลี่ยมผืนผ้าหรือวงกลม ทั้งนี้เนื่องจากอิทธิพลของแบนด์ลิมิเทชัน (Band Limitation) และเสียงรบกวน

ต่อจากนี้ สัญญาณเบสแบนด์นี้จะถูกส่งไปยังวงจรแอมป์ลิไฟเออร์ (Sample Holder) ซึ่งวงจรจะทำการสุ่มตัวอย่างสัญญาณเบสแบนด์ด้วยคล็อกพัลส์ (Clock Pulse) ที่จุดกึ่งกลางของแต่ละรหัสสัญญาณ และกำหนดว่ารหัสนั้นเป็น 1 หรือ




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการสื่อสารเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 6 สัญญาณเอาต์พุตหลังจากผ่านแอลพีเอฟ
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็น 0 โดยการตัดสินใจหรือ พิจารณาจากโพลาลิตี (Polarity) ของสัญญาณแซมเปิลนั้นแล้วทำการสร้างดิจิตอลตั้งเดิมขึ้นมาใหม่ ในรูปนี้รหัสเป็น 1 สำหรับสัญญาณที่มีแอมพลิจูดบวก และรหัสเป็น 0 สำหรับสัญญาณที่มีแอมพลิจูดเป็นลบ



รูปที่ 7 การพิจารณารหัสเป็น 1 หรือ 0 โดยแซมเปิลโฮลเดอร์


เมื่อสัญญาณมีการผิดเพี้ยนเนื่องจากอิทธิพลของเสียงรบกวน ถ้ามีการผิดเพี้ยนน้อย โพลาลิตีของสัญญาณก็ไม่เปลี่ยนแปลง เช่นที่ t_1 และ t_3 รหัสที่ได้ออกมา ก็ถูกต้อง แต่ถ้าพิจารณาที่ t_2 โพลาลิตีของสัญญาณถูกเปลี่ยนไปทางตรงข้ามเนื่องจากเกิดการผิดเพี้ยนมาก รหัสที่ได้ออกมา ก็จะผิดไปจากรหัสเดิมบิตเออเรอร์ (Bit Error) ก็เกิดขึ้น



รูปที่ 8 รหัสผิดเพี้ยนเนื่องจากเสียงรบกวน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูปต่อไปนี้ เป็นบล็อกไดอะแกรมของโคฮีเรนซ์ที่มอดูเลเตอร์มีพีเอชดีเทคเตอร์ แคมเปิลโฮลเดอร์ (Sample Holder), แครเรียร์รีคอเวอรี เซอร์คิต (Carrier Recovery Circuit) และ คล็อก รีคอเวอรี (Clock Recovery) วงจรแครเรียร์ รีคอเวอรี เซอร์คิต จะสร้างคลื่นพาหะอ้างอิงขึ้นมาใหม่ โดยการทวีคูณสัญญาณพีเอสเค ที่รับมาไว้ ส่วนคล็อก รีคอเวอรี เซอร์คิต จะสร้างสัญญาณคล็อกขึ้นมาใหม่ เพื่อใช้สำหรับแคมเปิลโฮลดิ้ง ในวิธีการโคฮีเรนซ์ที่เทคชันนี้ ทั้งคลื่นพาหะอ้างอิง และสัญญาณคล็อก จะถูกสร้างขึ้นมาใหม่จากสัญญาณพีเอสเคที่รับเข้ามา




รูปที่ 9 บล็อกไดอะแกรมของโคฮีเรนซ์ที่มอดูเลเตอร์

คลื่นพาหะอ้างอิงที่เข้าในโคฮีเรนซ์ที่เทคชันนี้ เพื่อการซิงโครไนซ์กับคลื่นพาหะทางด้านส่ง เพื่อจุดประสงค์นี้คลื่นพาหะอ้างอิงถูกสร้างขึ้นมาใหม่จากสัญญาณพีเอสเค ที่รับเข้ามา สัญญาณอินพุตที่เข้าวงจรแครเรียร์รีคอเวอรี เซอร์คิต สามารถกำหนดโดย $A \cos(2\pi f_c t_c + \psi)$ สัญญาณเอาต์พุตคือคลื่นพาหะอ้างอิงกำหนดโดย $B \cos 2\pi f_c t_c$

วงจรแครเรียร์รีคอเวอรี ประกอบด้วย สแควร์, แนนัวร์แบนด์พาสฟิวเตอร์ โดยมี ความถี่กึ่งกลางที่ $2f_c$ วงจร 1 ฟรีควเอนซีทีไวเคอร์ และวงจร เฟสล็อกลูป (Phase Lock Loop) ที่สงวนไว้สำหรับการใช้ 2 ปีเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 10 หลักการของแคเรียร์รีคอปเวอรีเซอร์คิต



input : $A \cos(2 \pi f_c t + \phi)$


output : $B \cos 2 \pi f_c t$

รูปที่ 11 แคเรียร์รีคอปเวอรีเซอร์คิต และสัญญาณความถี่ต่าง ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณ $(\frac{A^2}{2} \cos 2\pi f_c t)$ ที่ออกจากวงจรดีไวเคอร์ ปกติจะมีเสียงรบกวน


รวมอยู่ด้วย เพื่อที่จะตัดเสียงรบกวนออก และได้คลื่นพาหะอ้างอิงปราศจากการผิดเพี้ยนจำเป็นต้องใช้วงจรเฟสล็อกคูลูปช่วยวงจรพีแอลแอล นี้ประกอบด้วย เฟสคอมพาราเรเตอร์และโวลเตจคอนโทรลลอสซิลเลเตอร์ (VCO) ที่วงจรเฟสคอมพาราเรเตอร์ สัญญาณเอาต์พุตของวงจรดีไวเคอร์จะถูก เปรียบเทียบอย่างค่อเนื่องกับเอาต์พุตของวีซีโอ เมื่อมีความต่างทางเฟสระหว่างสัญญาณทั้งสองนี้ สัญญาณเอาต์พุตของวีซีโอ จะถูกควบคุมอย่างอัตโนมัติในการปรับเฟสของสัญญาณทั้งสอง โดยวิธีการนี้คลื่นพาหะอ้างอิง $B \cos 2\pi f_c t$ ซึ่งไม่มี เสียงรบกวนรวมอยู่ด้วยสามารถที่จะสร้างขึ้นใหม่



รูปที่ 12 การทำงานของเฟสล็อกคูลูป

คล็อกพัลส์ ที่จำเป็นสำหรับแชนเนลสวิตติง ก็ถูกสร้างขึ้นใหม่จากสัญญาณพีแอลแอล ที่รับได้เช่นกัน เพื่อจุดประสงค์นี้ ต้องใช้วงจรคล็อกรีคองเวอรี สัญญาณเบสแบนด์ที่ได้อี้อเอาต์พุต ของดีเทคเตอร์คีย์ทั่วไปจะใช้ เป็น สัญญาณอินพุตให้กับวงจร คล็อกรีคองเวอรี เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า มีอยู่หลายวิธีในการสร้างสัญญาณคล็อกขึ้นใหม่ วงจรข้างล่างนี้ก็เป็นตัวอย่างวงจร

หนึ่งซึ่งประกอบด้วยสแควร์, แนจัวร์ บีพีเอฟ, พีแอลแอล และลิมิเตอร์ สำหรับแชนแนลบีพีเอฟที่ใช้นางจรนี้มีความถี่กึ่งกลางของ $\frac{1}{T}$ ซึ่ง T คือ ความกว้างของรหัสตัวหนึ่ง ดังนั้น $\frac{1}{T}$ คือความถี่ของสัญญาณคล็อกที่ได้ ระยะเวลาผ่านสัญญาณเบสแบนด์ที่ได้รับที่เอาท์พุท ของดีเทคเตอร์ผ่านนางจรนี้ เราจะได้รับสัญญาณคล็อก ที่มีความถี่ $\frac{1}{T}$




รูปที่ 13 วงจรคล็อกรีคองเวอริ่ง

การผิดพลาดทางเฟส (Phase Ambiguity)


คลื่นพาหะอ้างอิงที่ใช้นางจรรีเรนท์ดีเทคเตอร์ มีความจำเป็นเพื่อล๊อคเฟสกับคลื่นพาหะทางด้านส่ง แต่อย่างไรก็ตาม ปกติแล้วเป็นไปไม่ได้ที่จะทำให้คลื่นพาหะสองชนิดนี้มีการล๊อคเฟสซึ่งกันและกันอย่างสมบูรณ์ในบิตารีพีเอสเค ความต่างเฟสเท่ากับ อาจจะมีสาเหตุจากความต่างระหว่างคลื่นพาหะทั้งสอง แต่เป็นไปไม่ได้ที่จะรู้ความต่างเฟสนี้ที่ทางด้านรับ ความไม่สามารถที่จะดีเทคความต่างเฟสนี้เป็นผลทำให้เกิดการผิดพลาดทางเฟส เมื่อคลื่นพาหะอ้างอิงเกิดการเอ้าท์ออฟเฟส เท่ากับ เครื่องหมายของบิตที่อยู่ในการตีจุ่มคูเลทสัญญาณดิจิตอลจะเกิดการเปลี่ยนกับจาก 1 เป็น 0 และจาก 0 เป็น 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 14 การผิคผลาคทาง เฟส


การผิคผลาคทาง เฟสมีสาเหตุมาจาก ฟรีควนซีดีวีเคอร์ ในวงจรแคเรียร์ รัคอเวอรี ในการหาคความถี่นี้สัญญาณ $\cos 4\pi f_c t$ ถูกหาคความถี่ด้วย 2 จะได้ $\cos 2\pi f_c t$ รูปค้อเบนี้แสดงรูปคลื่นคั้งเดิม และรูปคลื่นทวงเอาทพุท ที่ได้ค้หลังการผ่านวงจรหาคความถี่ด้วย 2 ซึ่งมีจุดเริ่มแรกท้ t_1 โดยการกำหนดจุดเริ่มแรกท้ค้ต่างกันเราจะได้รูปคลื่นเอาทพุทท้ค้ต่างกัน



รูปที่ 15 คลื่นสัญญาณเมื่อผ่านวงจรหาคความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปข้างล่างนี้เป็นอินพุตและเอาต์พุตของวงจรหาความถี่ ซึ่งใช้ในวงจรแคเรียร์รีคอสเวอริ์ ซึ่งเอาต์พุต (เอ) ได้จากกรณี t_1 เป็นจุดเริ่ม ส่วนเอาต์พุต (บี) ได้จากกรณีให้ t_2 เป็นจุดเริ่ม จะเห็นว่าเอาต์พุตทั้งสองกรณีกลับเฟสกัน




รูปที่ 16 เปรียบเทียบเอาต์พุตกรณี t_1 และ t_2 เป็นจุดเริ่ม

เนื่องจากรูปคลื่นเอาต์พุตสองแบบสามารถทำให้เกิดขึ้นได้ที่เอาต์พุตของวงจรหาความถี่ ดังนั้นเราต้องมาพิจารณารูปคลื่นของคลื่นพาหะอ้างอิงสองแบบ แบบหนึ่งเฟสตรงกับคลื่นพาหะทางด้านส่ง และอีกแบบหนึ่งต่างเฟสกับคลื่นพาหะ ตามปกติแล้วแบบใดแบบหนึ่งของคลื่นพาหะอ้างอิงในสองแบบนี้ ใช้ในการตีโมดูเลทอยู่แล้ว อย่างไรก็ตามไม่มีการกำหนดแน่นอนว่าแบบไหนที่ใช้สำหรับการตีโมดูเลท และดังนั้นเราจึงไม่สามารถกำหนดได้ว่าสัญญาณดิจิตอลที่ได้รับหลังจากผ่านการตีโมดูเลทเป็นแบบปกติ หรือ แบบกลับเฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1 0 0 1 0



1 0 0 1 0

0 1 1 0 1

สัญญาณที่ถูกส่งทางด้านส่ง

คลื่นพาหะอ้างอิง

สัญญาณที่ถูกตีโมเลท

รูปที่ 17 สัญญาณดิจิทัลหลังผ่านการตีโมเลท



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสร้าง


3.1 วงจรที่ออกแบบในเครื่องวัด งานที่ทำสำหรับส่วนนี้แบ่งได้เป็น 2 ชุดคือ

1. ชุดกำเนิดสัญญาณกึ่งแรนดอม
2. ชุดตีเทคนิคที่ผลิตแบ่งได้ดังนี้
 - 2.1 ภาคสร้างสัญญาณเปรียบเทียบ
 - 2.2 ภาคสวิทช์
 - 2.3 ภาคควบคุมสวิทช์

1. ชุดกำเนิดสัญญาณกึ่งแรนดอม

ใช้รีจิสเตอร์ทั้งหมด 9 ตัว ในไอซีเบอร์ 74164 ตัวหนึ่งจะมีรีจิสเตอร์ 8 ตัว ดังนั้นเราใช้ไอซีเบอร์ 74164 ทั้งหมด 2 ตัว เพื่อที่จะสร้างสัญญาณกึ่งแรนดอม ให้มีซีควนซ์สลับเท่ากับ $2^9 - 1$ เท่ากับ 511 สภาวะ รูปวงจรแสดงไว้ในรูปที่ 1 ไอซีเบอร์ 4078 ใช้ป้องกันการเกิดสภาวะ 0 ตลอดในชิพรีจิสเตอร์ เพราะถ้าเอาพุทของ 74164 เป็น 0 ทุกๆขา แล้วไอซีเบอร์ 4078 จะให้เอาพุทลอจิก 1 ส่งไปป้อนอินพุทที่ขา 1,2 ของไอซีเบอร์ 74164 เพื่อให้เกิดการชิฟไปสร้างเป็นรหัสกึ่งแรนดอม และจากที่ได้กล่าวทฤษฎีเกี่ยวกับรหัสกึ่งแรนดอมมาแล้ว คุณสมบัติของมันคือ จะให้สภาวะที่เป็นไปได้ทั้งหมดยกเว้นสภาวะ 0 และเมื่อมีรีจิสเตอร์ 9 ตัว รูปแบบของการมีสภาวะเป็นลอจิก 1 หรือ 0 ที่เอาพุทของรีจิสเตอร์ 9 ตัว ที่เป็นไปได้ทั้งหมดก็คือ 2^9 สภาวะ เท่ากับ 512 สภาวะ และจะไม่เกิดสภาวะ 0 ดังนั้นสภาวะทั้งหมดจะเป็น $512 - 1$ เท่ากับ 511 สภาวะ สรุปได้ว่าชุดกำเนิดต้องมีตัวป้องกัน สภาวะ 0 ในระยะเริ่มต้นเพราะถ้าเริ่มต้นเป็น 0 แล้วลอจิก 0 จะถูกชิฟไปเรื่อยๆ และที่ตัวบวกแบบมอดุโล 2 จะได้รับการบวกที่เกิดจาก 0 บวก 0 ทำให้ได้เอาพุทเป็น 0 ไปชิฟป้อนกลับไปอีก จึงไม่เกิดสัญญาณออกมา แต่ก็ได้หมายความว่าสภาวะ 0 จะเกิดเฉพาะตอนเริ่มต้นเท่านั้นในระหว่างการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับศึกษาใช้เองเพื่อการศึกษานั่นเอง ไม่เอามาทำเป็นไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรณีนำไปใช้
ของรีจิสเตอร์มีขาเดียวที่เป็น 1 อีก 8 ขาเป็น 0 ขาที่เป็น 1 ขาเดียวนี้ถ้าได้รับ



รูป 1
CODE GENERATOR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณรบกวนที่มีอิมพัลส์เข้ามา ทำให้เกิดการเปลี่ยนแปลงเล็กน้อย ที่บิตหนึ่ง ถ้าบังเอิญเกิดการรบกวนในช่วงขาขึ้นของคล็อกที่จะเกิดการซิง ก็อาจทำให้เกิดการซิง บิต 0 แทนที่จะเป็นบิต 1 ได้สภาวะเช่นนี้ทำให้เกิดการเป็น 0 ตลอดได้เช่นกัน ดังนั้นชุดป้องกัน 0 ตลอดในที่นี้ใช้ นอร์เกต ร่วมกับ ออร์เกต จึงมีความจำเป็นในวงจรกำเนิดสัญญาณ

2. ชุดดีเทคบิดผิด


2.1 ภาคสร้างสัญญาณเปรียบเทียบ

ในวงจรรูป 2 เป็นวงจรสมมุขณ์ของการดีเทคบิดผิดที่ภาครับ โดยมีเทคนิคที่สำคัญคือ ต้องแทบให้ตรงกับทางด้านส่ง หมายถึงการเลือกลำดับของรีจิสเตอร์ โดยนำเอาพุกมาบวกกันแล้วป้อนกลับนั้นต้องอยู่ตำแหน่งเดียวกับทางด้านส่ง เพื่อให้มีลำดับการเกิดรหัสเหมือนกัน และจะใช้เอ็คคลูซีฟออร์เกต มาเป็นตัวบวกแบบมอดูโล 2 ซึ่งส่วนที่บวกนั้นก็เป็นการเปรียบเทียบนั่นเอง โดยมีลักษณะการทำงานที่ถ้าอินพุทเหมือนกันก็ให้อาพุทเป็น 1 และบิต 1 นี้ก็คือ บิตผิดที่ป้อนเข้ามาในสัญญาณส่งนั่นเอง


2.2 ภาคสวิตช์

ในช่วงแรกนั้นต้องทำการซิงโครไนซ์ให้ได้ก่อน โดยสวิตช์ต้องลบลงมาที่ตำแหน่งที่จะรับสัญญาณมาจากด้านส่งโดยตรง เป็นการบรรจุชิพรีจิสเตอร์ให้ครบจำนวน จากนั้นจึงจะสับกลับ เพื่อป้อนกลับตัวเองทำให้ที่ภาครับสามารถผลิตสัญญาณตัวเอง และมีลำดับของรหัสตรงกับทางส่ง เรียกว่า เกิดการซิงโครไนซ์ ในกรณีการสับสวิตช์ด้วยมือ ความเร็วของการเคลื่อนที่ของคอนแทคจากจุดหนึ่งไปยังอีกจุดหนึ่งต้องเร็ว หรือใช้เวลาน้อยกว่าคาบเวลาของคล็อกจึงจะไม่เกิดการผิดพลาด ซึ่งในการส่งข้อมูลที่ความเร็วสูง เป็นไปไม่ได้ที่มีคนเราจะสับได้ทัน ดังนั้นในการออกแบบสวิตช์จึงต้องใช้ บัพเฟอร์ มาแทนและจะทำงาน ซิงโครไนซ์กับชิพรีจิสเตอร์ คือจะทำงานที่ขอบขาขึ้นของคล็อก ในที่นี้ใช้ไอซีเบอร์ 74125 มาเป็นบัพเฟอร์ รูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้ในงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ ะโยชน์ด้านการค้า วงจรแสดงไว้ในรูป 3 บัพเฟอร์ 2 ตัวจะทำงานสลับกันเพราะมีการอินเวอร์ส ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ สัญญาณ โดยน็อตเกตเบอร์ 7404




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



switch

รูป 3



รูป 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 ภาคควบคุมสวิตช์

เมื่อใดที่ควรจะทำกริ่งโครไนซ์ใหม่ เป็นคำถามที่ภาคนี้ต้องตอบให้ได้ เพราะภาคนี้จะให้อำนาจ 2 สภาวะ คือ 0 และ 1 เพื่อล๊อบสวิตช์ให้ได้สองทาง และตั้งแต่นี้ไปจะเรียกกรณีที่สวิตช์ล๊อบไปที่ตำแหน่งให้สัญญาณจากภาคส่งเข้ามาโดยตรงว่า "ตำแหน่งรีซิงโครไนซ์" และเรียกกรณีที่ให้สัญญาณจากตัวเองย้อนกลับว่า "ตำแหน่งซิงโครไนซ์" และภาคควบคุมนี้จะต้องล๊อบสวิตช์ไปที่ตำแหน่งรีซิงโครไนซ์ก็ต่อเมื่อไม่เกิดการซิงโครไนซ์ และสิ่งที่ทำให้เรารู้ได้ว่าไม่เกิดการซิงโครไนซ์ก็คือ เกิดมีบิทผิดเข้ามาเกือบ 50% ขึ้นไป และสาเหตุที่บิทผิดถึง 50% ก็เพราะเอาพุทของภาคดีเทคให้อำพุทออกมาเป็นสัญญาณกึ่งแรนดอม และสาเหตุที่ทำให้เกิดการไม่ซิงโครไนซ์มี 2 สาเหตุคือ


1. เมื่อเริ่มต้นบรรจุนิวทริจิสเตอร์มีบิทผิดปนเข้าไป
2. เกิดอิมพัลส์รบกวนทำให้ลำดับเปลี่ยนไป

ในการทำงานของภาคนี้ แสดงได้ด้วยไออะแกรมในรูป 4 หลักการคือมีการเปรียบเทียบจำนวนบิทผิดต่อจำนวนคล็อก ถ้าในช่วงคล็อก 100 ลุก มีบิทผิดถึง 50 บิทขึ้นไป แล้วจะส่งสัญญาณไปรีเซ็ตหน่วยควบคุมพัลส์ (Pulse Controller Unit) ให้ส่งสัญญาณไปล๊อบสวิตช์ไปที่ตำแหน่งรีซิงโครไนซ์ทันที หลังจากนั้นวงจรรัน 16 จะเริ่มนับ เพื่อรอเวลาให้มีการบรรจุนิวทริจิสเตอร์ได้ครบจำนวน ในที่นี้เพื่อไว้ถึง 16 บิท เมื่อวงจรรัน 16 นับครบ 16 จะส่งสัญญาณไปรีเซ็ตหน่วยควบคุมพัลส์ให้ล๊อบสวิตช์มาที่ตำแหน่งซิงโครไนซ์อย่างเดิม แต่ถ้าในช่วงเวลาที่รอบบรรจุนิวทริจิสเตอร์ หรือช่วงเวลาที่กำลังนับ 16 อยู่ นั้น เกิดมีบิทผิดขึ้นมาบิทผิดนี้จะไปรีเซ็ตให้เริ่มนับใหม่ เพื่อเป็นการป้องกันไม่ให้เกิดมีบิทผิดปนเข้าไปในนิวทริจิสเตอร์ในช่วงบรรจุนั้นเอง


สำหรับวงจรรันที่ใช้ในภาคนี้ แสดงไว้ในรูปที่ 5

วงจรรัน 50 ประกอบด้วยวงจรรัน 5 ของไอซีเบอร์ 74390(1) อนุกรมกับวงจรรัน 10 ของไอซีเบอร์ 74160(1)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ผังเวลา (Timing Diagram) วงจรนับ 5 ของไอซีเบอร์ 74390 (1)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
ผังเวลา วงจรนับ 10 ของไอซีเบอร์ 74160 (1)


ที่ไอซี 74390(1)ขา9 ต่อเข้ากับขา 15 เพราะเป็นการนับแบบไบควินารี (Bi-
quinary) แล้วจะนำเอาพุกที่ได้จากการนับ 5 มาเข้าอินพุทของวงจรมับ 10 โดยมาต่อ
กับขา 2 ของ 74160(1) ทำให้เป็นวงจรมับ 50 นั่นคือเมื่อมีบิตพิดมานับ 50 บิต เอาพุกขา
15 ของ 74160(1) จะเป็นลอจิก 1 ที่ขอบขาขึ้นและจะถูกอินเวอร์สให้เป็น 0 ไปป้อนเข้าขา
อินาเบิล (ขา 7) ทำให้หยุดนับ และจะค้างสภาวะนี้ตลอดไปจนกว่าจะถูกเคลียร์ จึงจะเริ่ม
นับใหม่

วงจรมับ 100

ประกอบด้วยวงจรมับ 10 ของ 74390(2)มาต่อเป็นการนับแบบบีซีดี (BCD
Count Sequence) โดยนำขา 3 ต่อกับขา 4 ตามข้อกำหนดของไอซีเบอร์นี้ต่ออนุกรม
กับวงจรมับ 10 ของไอซีเบอร์ 74160(2)




เอกสารนี้เป็นเอกสารที่สงวนไว้ ผังเวลาดำเนินการนับ 100 ของไอซีเบอร์ 74390(2) ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ผังเวลาวงจรนับ 10 ของไอซีเบอร์ 74160 (2) ในส่วนของการนับ 100

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในวงจรนับ 100 เมื่อนับครบ 100 จะได้เอาพุทเป็นลอจิก 1 ที่ขา 15 ของ 74160(2) ไปจนกระทั่งถูกเคลียร์โดย ขา 6 ของ 74390(2) และจากผลต่อเรื่องนี้จะไปเคลียร์ การนับของทั้งการนับ 100 และ นับ 50 ทำให้มีการ เริ่มนับใหม่ ที่จุดนี้ และในกรณีที่วงจรถับ 50 นับได้ 50 ในช่วง 100 คล็อกนี้ จะมีลอจิก 1 มาค้าง อยู่ที่ขา 1 ของ แนนเกต เบอร์ 7400 และเมื่อนับวงจรถับ 100 ให้เอาพุท 1 มาที่ขา 2 ของ 7400 ก็จะได้ ลอจิก 1 ไปเซตที่ขา 7 ของ 74161 ให้เริ่มนับ 16 และ ส่งลอจิก 0 ออกที่ขา 15 ของ 74161 เพื่อไปควบคุมลิวทซ์ให้มาอยู่ที่ ตำแหน่งรีเซตของ 74161



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากไดอะแกรมของวงจรมัน 16 ที่ขา 15 ของ 74161 ก็คือ เอ้าพุท ของหน่วยควบคุมพัลส์ (Pulse controller unit) นั้นเอง ในตอนนี่จึงสรุปได้ว่า เมื่อ หน่วยควบคุมพัลส์ให้เอ้าพุท 0 ก็หมายถึง การรีชิ่งโครโนส และให้เอ้าพุท 1 ก็คือการชิ่งโครโนส และ จะมีส่วนป้องกันการเอาบิทผิด ไปบรรจุนิวรีจิสเตอร์ คือ นำบิทผิดมาเคลียร์เพื่อรีเซ็ต ให้มัน 16 ใหม่ ในไอซีเบอร์ 74161

วงจรมัน 16 ของส่วนดีเทคบิทผิดนี้แสดงไว้ในรูป 6 และยังมี ส่วนปลีกย่อยที่ยังไม่ได้พูดถึงในวงจรมัน 16 ไอซี เบอร์ 7474 และเบอร์ 7408 เบอร์ 7474 นั้นจะเป็น ดีฟลิปฟลอป ทำหน้าที่กำจัดพัลส์เล็ก ๆ ที่เกิดจากการเสียดกันในการบวกรวมของเอ็กซ์คลูซีฟ-ออร์เกต เพราะ พัลส์เล็ก ๆ นี้ จะไม่ใช่บิทผิด แต่สามารถทำให้ ชุดนับบิทที่ผิด เพื่อแสดงผลออกจอกอมพิวเตอร์สามารถนับค่าได้ แต่ความจริงค่าที่นับได้นั้นไม่ใช่ความผิดพลาดในการสื่อสารข้อมูล ดังนั้นเพื่อป้องกันการผิดพลาดในจุดนี้เราจึงต้องกำจัดพัลส์เล็กๆเหล่านี้ออกไป และแอนเกต เบอร์ 7408 ทำหน้าที่ให้มีช่องว่างระหว่างบิทผิดที่ติดกัน เพื่อให้เกิดขอบของลอจิกในการนำเข้าไปนับ และสามารถทำได้โดยการแอน (AND) กับคล็อก




3.2 การสร้างโมเด็ม

โดยวิธีการมอดูเลชันบีเอสเค (BPSK) ให้เฟสออฟชั่นสองเฟสที่เป็นไปได้สำหรับการมอดูเลชันที่แคเรียร์เดียว เฟสออฟชั่นหนึ่งจะแสดงลอจิกหนึ่ง (Logic 1) และเฟสออฟชั่นอีกค่าจะแสดงลอจิกศูนย์ (Logic 0) สัญญาณดิจิทัลอินพุทเปลี่ยนเฟสของออฟชั่นแคเรียร์ โดยการขึ้นระหว่างสองมุม คือ 180 องศาและเอาท์ออฟเฟส (Out of Phase)

บีเอสเค ทรานสมิตเตอร์ (BPSK Transmitter)

จากรูป 0



จากรูปแสดงตัวอย่างของบล็อกไดอะแกรม (Block Diagram) ของบีเอสเคมอด (BPSK Mod) ทำหน้าที่คล้ายเฟสรีเวอร์สซิงสวิทช์ (Phase Reversing Switch) ให้อยู่กับสภาวะลอจิกตามสัญญาณดิจิทัลโดยแคเรียร์จะเคลื่อนไปเป็นออฟชั่นแต่ละข้างอินเฟส (In Phase) หรือเอาท์ออฟเฟส (Out of Phase) ด้วยเรเฟเฟอเรนซ์แคเรียร์ออสซิลเลเตอร์ (Reference Carrier Oscillator)

การออกแบบแบนด์วิดท์ของบีเอสเค (Bandwidth Consideration of BPSK)

บารานส์มอดูเลเตอร์ (Balance Modulator) เป็นวงจรคุณแบบหนึ่งให้สัญญาณเอาท์พุทเป็นผลคูณของสัญญาณอินพุททั้งสองในบีเอสเคมอดูเลเตอร์ (BPSK Modulator) แม้ว่าสัญญาณแคเรียร์อินพุทถูกคูณโดยข้อมูลไบนารี ถ้าอิงกับเจ้าออสซิลเลเตอร์ที่แทนลอจิกหนึ่งและใช้ 1

โวลต์ แทนลอจิกศูนย์ แครีเรียร์อินพุท ($\sin wct$) ถูกคูณโดยค่า + 1 โวลต์ หรือ - 1 โวลต์ สัญญาณเอาต์พุทจะเป็น $+ 1 (\sin wct)$ หรือ $- 1 (\sin wct)$ แสดงขั้นตอนที่หนึ่ง ซิกแนลเอาต์พุทจะอินเฟสกับเรฟเฟอเรนซ์ออสซิลเลเตอร์ (Reference Oscillator) อันหลัง ซิกแนลเอาต์พุทเป็น 180 องศา เอาต์พุทเฟสกับเรฟเฟอเรนซ์ออสซิลเลเตอร์เมื่อสภาพลอจิกอินพุทเปลี่ยน จะทำให้เฟสเปลี่ยนด้วยเสมอ สำหรับบีพีเอสเค อัตราการเปลี่ยนของเอาต์พุทเบรท์เรท (Bound rate) มีค่าเท่ากับอัตราการเปลี่ยนของอิทพุทบิทเรท (Bit Per Sec) และความกว้างของเอาต์พุทแบนด์วิทสูงสุดเกิดขึ้นเมื่อข้อมูลไบนารีที่เข้ามา (Input Binary Data) เปลี่ยนระดับ 0, 1 ต่อเนื่อง พื้นดาเมนทอลฟรีควเอนซี ((Fundamental Frequency (FA)) ของการเปลี่ยนระดับบิท 1 หรือ 0 อย่างต่อเนื่อง มีค่าเท่ากับ $1/2$ ของบิทเรท ($FB/2$) ทางคณิตศาสตร์เอาต์พุทเฟสของบีพีเอสเคมอดดูเลเตอร์คือ

$$\text{เอาต์พุท} = e = \sin wat \times \sin wct$$

$$\sin wat = (\text{Fundamental Frequency of the binary})$$

$$\sin wct = (\text{Carrier})$$


หรือเท่ากับ $1/2 \cos (wct - wat) - 1/2 \cos (wct + wat)$

$$\text{Lower Side Frequency} = FC - FA$$

$$\text{Upper Side Frequency} = FC + FA$$

$$+ \cos wct (+90^\circ)$$

Binary IP	of phase
Logic 0	180°
Logic 1	0°



$$- \cos wct (-90^\circ)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
รูปที่ 1 แสดงเฟสของบีพีเอสเค

Maximum Upper Side Frequency (USF) = (FC + FA) + (FC - FA)

Minimum Lower Side Frequency (LSF) = (FC + FA) - (FC - FA)

ตัวอย่าง

ตั้งเน้นมิมัฒติเอเฟบิ (Double Side Band), (FU)

มีค่าเท่ากับ (wct + wat)


-

(wct - wat)

2wat

FA = wat = FB/2


FA = 2 (FB/2) = FB



รูปที่ 3 แสดงเฟสเอาก์พทของบิพีเอเฟเค

รูปที่ 3 แสดงเฟสเอาก์พทกับทามลรีเลย์ชั่นชิฟ (Time Relationship) สำหรับรูปคลื่นบิพีเอเฟเค สามารถแสดงให้เห็นสเปคตรัมเอาก์พท (Spectrum Output) จากบิพีเอสเคมอดดูเลเตอร์ คือตัวอย่างของ ดีเอสเอสซี (Double-Side band Suppressed Carrier Signal) ความถี่ด้านอัฟเปอร์และโลเวอร์ไซด์จะถูกแยกออกจากความถี่แคเรียร์โดยมีค่าเท่ากับ 1/2 ของบิทเรท ดังนั้น มิมัฒเบนดัวิท (FN) ที่ต้องการผ่านบิพีเอส

เอกสเคมอดดูเลเตอร์ สัญญาณเอาก์พทจะเท่ากับอินพุทบิทเรทไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

BPSK Receiver

จากรูปแสดงบล็อกไดอะแกรมของบีพีเอสเครีซีฟเวอร์ สัญญาณอินพุตจะเป็น $+ \sin wct$ หรือ $- \sin wct$ วงจรโคฮีเรนท์แคเรียร์รีโคเวอรี่ (Coherent Carrier Recovery) จะดีเทคและสร้างสัญญาณแคเรียร์ใหม่ นั่นคือทั้งฟรีควเอนซี และเฟสจะซิงโครไนซ์กันทั้งทาง ด้านส่งและด้านรับด้วยการส่งแคเรียร์ใหม่

บารานซ์มอดดูเลเตอร์ เป็นผลคูณของดีเทคเตอร์หรือเออาก์พุทเป็นผลคูณของสอง อินพุท (Signal BPSK and Recovery Carrier) โลพาสฟิลเตอร์ (Low Pass Filter) จะแยกรีคคอฟเวอรี่ไบนารีดาต้า (Recovery Binary Data) ออกจากคอมเพล็กซ์ ดิมอดดูเลเต้ทสเปคตรัม (Complex Demodulated Spectrum) วิธีการหาคณิตศาสตร์ ของดิมอดแสดงดังนี้ สำหรับบีพีเอสเคอินพุทซิคแนลของ $+ \sin wct$ มีค่าเท่ากับลอจิกหนึ่ง เป็นดังนี้

$$\text{Output} = (\sin wct)(\sin wct) = \sin^2 wct$$

หรือ
$$\sin^2 wct = 1/2 (1 - \cos 2 wct) = 1/2 - 1/2 \cos 2 wct$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สามารถมองด้านเอาต์พุทของบารานซ์มอดดูเลเตอร์ที่ประกอบด้วยแรงดันไฟดิซี (Voltage DC) บวก (+1/2 V) และ รูปคลื่นไซน์เวฟที่ความถี่แคเรียร์มีค่าเป็นสองเท่า

วงจรวอร์มสฟิลเตอร์ มีคัทออฟเฟรควเอนซ์จะต้องน้อยกว่า $2 \omega_c t$ และโวลทาจฟิลเตอร์จะทำการแยกเอาอาร์โมนิคที่สองของแคเรียร์และให้แรงดันไฟบวกดิซีออกมา แรงดันไฟบวกดิซีแสดงการติมอดดูเลทเป็นลอจิกหนึ่ง

สำหรับบีพีเอสเคอินพุทซิกแนลของ $-\sin \omega_c t$ (Logic 0) เอาต์พุทของบารานซ์มอดดูเลเตอร์เป็นดังนี้


$$\text{Output} = (-\sin \omega_c t)(\sin \omega_c t) = -\sin^2 \omega_c t$$

$$\text{หรือ } -\sin^2 \omega_c t = -1/2(1 - \cos 2 \omega_c t) = -1/2 + 1/2 \cos 2 \omega_c t$$

$$\text{Output} = -1/2 \text{ vdc} = \text{Logic 0}$$

เอาต์พุทของบารานซ์มอดดูเลเตอร์ที่ประกอบด้วยแรงดันไฟลบดิซี (-1/2 V) และรูปคลื่นไซน์ที่ความถี่แคเรียร์มีค่าเป็นสองเท่า ($2 \omega_c t$) วงจรวอร์มสฟิลเตอร์จะแยกเอาอาร์โมนิคที่สองของแคเรียร์ออกและให้แรงดันไฟลบดิซีออกมา แรงดันไฟลบดิซีจะแสดงการติมอดดูเลทเป็นลอจิก 0


ภาคบาลานซ์โวลเตจ เลเซอร์ ชนิดใช้ไอซีวงจรรูปแบบหนึ่งที่เหมาะสมที่จะใช้เป็น บาลานซ์โวลเตจ เลเซอร์ ก็คือวงจรรคไฟเพอเรนเซียล ดังรูปที่ 1 Q_3 เป็นแหล่งจ่ายกระแสให้กับ Q_1 กับ Q_2 ถ้าสัญญาณ RF บ้อนให้กับ Q_1 และ Q_2 มีเฟสตรงกันกระแสไหลในทรานซิสเตอร์ทั้งคู่ก็จะเท่ากัน และไม่มีแรงดันผลต่าง เกิดขึ้นที่เอาต์พุต สภาวะนี้เป็น การกำจัดโหมดร่วม (common mode rejection) ของวงจรถ้าจะจึงหักล้างกันเองหมดคาบ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
รูปที่ 1 บาลานซ์ทรานซิสเตอร์ที่ใช้วงจรรคไฟเพอเรนเซียล

เมื่อป้อนสัญญาณเสียงที่เบสของ Q_3 สมดุลของวงจรจะเสียไป ทำให้สัญญาณเสียง และ RF เกิดการผสมกันขึ้นที่ Q_1 กับ Q_2 การผสมแบบนอนลิเนียร์นี้ทำให้เกิดไซด์แบนด์ขึ้นที่เอาต์พุต อย่างไรก็ตามหาที่ก็ยังเป็นศูนย์เช่นเดิม เนื่องจากสัญญาณรวมถูกกำจัดออกไปตามที่อธิบายมาในตอนต้น


วงจรคิพเพอเรนเซียนที่ดีต้องใช้ทรานซิสเตอร์ที่แมตช์กันอย่างสนิทจึงนิยมทำเป็นไอซี ในรูปที่ 2 เป็นไอซีที่ออกแบบให้อำนาจงานเป็นวงจรบาลานซ์มิกคูเลเตอร์ โดยเฉพาะรูปที่ 2.1 คือไอซีเบอร์ 1496 ซึ่งผลิตโดยบริษัทโรลล่า (Motorola) เนชันแนล (National) และซิกเนติกส์ (Signetics) วงจรนี้ก็ใช้หลักการวงจรคิพเพอเรนเซียนที่กล่าวมาแล้ว การกำจัดพาหะสูงถึง 65 เดซิเบล (ที่ความถี่ 500 กิโลเฮิรตซ์)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.1 วงจรบาลานซ์มิกคูเลเตอร์ใช้ไอซีเบอร์ 1496


วงจรฟิลเตอร์แบบอินทิเกรต และดั้มพ์ (integrate and dump circuit) เมื่อมีสัญญาณพัลส์สี่เหลี่ยมเข้ามา วงจรอินทิเกรตเตอร์ที่ใช้ออปแอมป์นี้จะอินทิเกรตสัญญาณนั้นจนถึงตำแหน่งสิ้นสุดของสัญญาณ และตรงตำแหน่งสิ้นสุดนี้จะมีสัญญาณซึ่งค้มาทำการลุ่มตัวอย่างสัญญาณเพื่อนำไปเปรียบเทียบระดับ ในขณะที่เดียวกันก็ทำให้สวิทช์ปิดวงจรและเกิดการดั้มพ์หรือการคายประจุออกอย่างรวดเร็ว และทำให้สัญญาณขาออกลดระดับเป็น 0 อย่างรวดเร็ว ความสัมพันธ์ระหว่างสัญญาณขาออกกับสัญญาณขาเข้าของกรณีสัญญาณหลายระดับเป็นดังที่แสดงไว้ในรูป (ข) ถ้าการคายประจุเป็นไปอย่างรวดเร็วเพียงพอจะไม่ทำให้เกิดการรบกวนระหว่างสัญญาณขึ้น วงจรฟิลเตอร์แบบนี้จึงจัดว่าเป็นแมทซ์ฟิลเตอร์ที่สร้างได้ง่ายและใช้งานง่ายในทางปฏิบัติ



1. วงจรฟิลเตอร์แบบอินทิเกรตและดั้มพ์และรูปร่างของสัญญาณขาเข้าและสัญญาณขาออก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคเข้ารหัส (NRZ/NRZI)




จากรูปแสดงการเข้ารหัส NRZI

การเข้ารหัสสัญญาณ นอนรีเทรินทูซีโร่ (Non Return to Zero : NRZ) เป็น นอนรีเทรินทูซีโร่ อินเวอร์ส กระทำโดยนำเอาสัญญาณเอาต์พุตที่ถูกส่งออกไปล่วงหน้า 1 บิต ทำการ มอดูเลต (EX-NOR : กรณีต้องการเปลี่ยนแปลง ทรานสมิทชัน ของลอจิกเอาต์พุตเมื่อบิตศูนย์เข้ามาทางอินพุต) กับสัญญาณอินพุต สัญญาณ คล็อก นำมาจาก คล็อก ของบิทแรก (4800b/s)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคถอดรหัส เอ็นอาร์แซดไอ



รูปที่ 1 แสดงการถอดรหัส เอ็นอาร์แซดไอ

กระทำได้โดยนำเอาสัญญาณ เอ็นอาร์แซดไอ ที่ถูก คีเลห์ โดย ฟลิปฟลอป ทาการ เอ็กคูลซีฟ นอร์ กับสัญญาณ เอ็นอาร์แซดไอ ที่เข้ามาตามปกติคังรูป สัญญาณ คล็อกสำหรับภาครับสามารถทำได้โดยใช้ความถี่จาก คริสทอล ออสซิลเลเตอร์ จำนวน 16 เท่าของบิตเรทบ่อนเข้าวงจรหาร 16 โดยเอาที่พุกก่อนที่จะใช้ เป็น คล็อก บ่อนให้กับ ฟลิปฟลอป ใช้วงจร พีแอลแอล (phase lock loop) ทำหน้าที่ลดความสั่นของสัญญาณนาฬิกา(jitter) ในทางปฏิบัติใช้ IC 4046 ออกแบบใช้เฟส ล็อคควอนซีตีเทคเตอร์ เป็นเฟส คอมพาราเรเตอร์ ค่าตามคอนสแตนต์ ของ โวลท์พาส ฟิลเตอร์ของลูป เลือกให้เหมาะสมสำหรับการลด จิตเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรแบนด์พาสฟิลเตอร์

วิธีการออกแบบ

ช่วงความถี่ที่ต้องการให้ผ่านในการออกแบบจะใช้ 67.2 KHZ เพราะ ฉะนั้น ค่า 67.2 KHZ คือ ความถี่ เรโซแนนซ์ (f_r) นั้นเอง ลำดับต่อแบบเลือกค่า Q ของวงจร วิทยุใช้ค่า Q ในภาคส่ง เท่ากับ 5 และค่า Q ในการรับ เท่ากับ 10 ค่อกจากนั้นทำการคำนวณค่า R_1, R_2, R_3, C_1, C_2 าคัดังต่อไปนี้

คำนวณวงจรแบนด์พาสฟิลเตอร์ภาคส่ง

ใช้ค่า $Q = 5$, เลือก Q เกณฑ์ของวงจร 100 เท่า, เลือกค่า $C_1, C_2 = 0.001 \mu f$

$$B_w = \frac{f_r}{Q} = \frac{67.2 \text{ khz}}{5} = 13.440 \text{ khz}$$

$$R_1 = \frac{Q}{2\pi f_r C_1 H_0} = \frac{5}{2\pi * 67.2 \text{ khz} * 0.001 \mu f * 100} = 120 \ \Omega$$

$$R_3 = \frac{Q}{\pi f_r C_1} = \frac{5}{3.14 * 67.2 \text{ khz} * 0.001 \mu f} = 24 \text{ k}\Omega$$

$$R_2 = \frac{(2Q^2 - H_0) 2\pi f_r C_1}{Q}$$

$$H_0 = \frac{R_3}{2R_1}$$

ส่วน R_2 เลือกใช้ตัวต้านทานปรับค่าได้ 10 k Ω

คำนวณวงจรแบนด์พาสฟิลเตอร์ภาครับ

ใช้ค่า $Q = 10$, เลือกเกณฑ์ ของวงจร 100 เท่า ,ค่า $C_1, C_2 = 0.001 \mu f$


$$R_1 = \frac{Q}{2\pi f_r C_1 H_0} = \frac{10}{2\pi * 67.2 \text{ khz} * 0.001 \mu f * 100} = 220 \ \Omega$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$R_3 = \frac{Q}{f_r C_1} = \frac{10}{3.14 * 67.2 \text{ Hz} * 0.001 \mu\text{f}}$$

$$= 47.31 \text{ k}\Omega$$

ส่วน R_2 เลือกใช้ตัวต้านแทน ปรับค่าไว้ที่ $10 \text{ k}\Omega$




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 ภาคแสดงผล

นำเอาพิกซึ่งเป็นบิตผิด(error) ของชุดติเทค มาป้อนเข้าอินพุทของวงจรรูป 1 ซึ่งวงจรนี้จะนำไปเสียบสล็อตของไมโครคอมพิวเตอร์ โดยใช้ไอซีเพอร์ริเฟอร์รอล อินเตอร์เฟส ที่โปรแกรมโดยซอฟต์แวร์ได้เบอร์ 8255 ทำหน้าที่เป็นพอร์ตเคลื่อนย้ายข้อมูลไปสู่หน่วยประมวลผลของคอมพิวเตอร์และใช้เบอร์ 8253 เป็นตัวนับบิตและเทียบเวลาซึ่งโปรแกรมได้โดยโปรแกรมที่เขียนไว้ทั้งหมดแสดงไว้ในหน้าถัดไป ข้อกำหนดของไอซี 8255และ8253 แสดงไว้ในภาคผนวก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



โปรแกรมที่ใช้ในภาคแสดงผลโดยเขียนด้วยภาษาซี

```
#include <stdio.h>
```

```
#include <dos.h>
```

```
#include <ctype.h>
```

```
#include <dos.h>
```

```
#include <conio.h>
```

```
#include <bios.h>
```

```
#define KB 0x9
```

```
#define CR 0xd
```

```
#define ESC 27
```

```
#define LPT1 0
```

```
#define PRINT 0
```

```
#define LPTSTATUS 2
```

```
#define IOERR 0x08
```

```
#define PIA 0x1b0
```

```
#define PIB 0x1b1
```

```
#define PIC 0x1b2
```

```
#define PICW 0x1b3
```

```
#define P3C0 0x1b8
```

```
#define P3C1 0x1b9
```

```
#define P3C2 0x1ba
```

```
#define P3CW 0x1bb
```

```
#define KB 0x9
```

```
#define MAXAR 10*1024 /*10*1024 */
```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของสำนักงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

#define MAXAR1 6*1024 /* 6*1024 */

#define MAXBLK 240 /* multiple of interval */

#define MAXLNT 99

unsigned char inout(void);

void restore_kb();

static void interrupt far newkb(void);

static void (interrupt far *oldkb)(void);

inkey (void);

static int blank=0;
unsigned char a1;
unsigned char hour1,min1,sec1;
unsigned char hour2,min2,sec2;
unsigned short a3[MAXAR1];
unsigned short sum;
unsigned long cntbit;
unsigned short armaxa2;

unsigned short blk;

/* this main function */

main()

{
    int i;
    unsigned char a;

    int ch;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

clrscr();

winber();

setblk();

set_tm();

oldkb=getvect(KB);

setvect(KB,newkb);

ber();

/*a=inkey();

a=a&0x00; */

/* exit from measure */

loopback:
cursoff();
clr1(23);
do{
ch=getch();
switch(ch){

case 'p':

case 'P':gotoxy(2,8);printf("printer");prt();clr1(8);break;

case 'g':

case 'G':gotoxy(2,9);printf("graphics");clr1(9);break;

case 's':

case 'S':gotoxy(2,10);printf("save data");disks();clr1(10);

break;

while(ch != ESC);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

curson();

gotoxy(2,23);

printf("are you sure to exit (Y/N) ");

if ((yesno())== 'N') goto loopback;

restore_kb();

clr1(23);

gotoxy(2,23);

printf("terminate ");
}

setblk()
{
extern unsigned short blk;

gotoxy(2,23);

printf("setblk=");

scanf("%u",&blk);

}

ber()
{

extern unsigned short a3[];

extern unsigned short armaxa2;

extern unsigned short sum;

extern unsigned long cntbit;

extern unsigned short blk;

unsigned char c;

unsigned long errpos=0;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

unsigned char a1[MAXAR];
unsigned long a2[MAXAR];
unsigned short i,j;
unsigned short x=0;
int temparr;

```

```

outportb(P1CW,0x8b);
outportb(P3CW,0x30);
outportb(P3CW,0x70);
outportb(P3CW,0x90);
outportb(P3C0,0xff);
outportb(P1A,0x86);
delay(50);
outportb(P1A,0x01);

```

```

outportb(P3C2,MAXLNT);

```

```

sum=0;

```

```

a1[0]=0;a2[0]=0;x=1;

```

```

for (i=1;i<=blk;i++)

```

```

{

```

```

    if (blank==1)

```

```

    {

```

```

        break;

```

```

    }

```

```

c=inout();

```

เอกสารนี้เป็นเอกสารที่ขอสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

if (c>0)
{
    a1[x]=c;

    a2[x]=errpos;

    x++;

}

errpos++;

sum=sum+c;

gotoxy(17,4);
printf("%u",sum);
gotoxy(17,5);
printf("%lu",errpos);
}

/* break */
outportb(P1A,0x80);
rd_tm();

cntbit=100*errpos;

gotoxy(2,6);

printf(" bit count=%lu",cntbit);

for(j=0;j<=MAXAR;j++){

    a2[j]=a2[j+1]-a2[j];

}

j=0;

do{
    tempa=a2[j];
    a2[j]=a2[j+1];
    a2[j+1]=tempa;

    j++;
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
tempa=a2[j];
```

```
j++;
```

```

}while (tempar >0);

j=j-2;

tempar=j;

for(j=0;j<=tempar;j++){

    a2[j]=a2[j]-1;

}

/* find Maxa2 */
j=0;
armaxa2=a2[j];
do{
if (armaxa2<a2[j]){
    armaxa2=a2[j];
}
j++;
}

while(j<=tempar);

/* j for a2 x,i for a3 y shoud find max valve in a2 before
sort */

for(i=1;i<=armaxa2;i++){
for(j=0;j<=tempar;j++){
if (a2[j]==i){

a3[i]=a3[i]+1;

```

เอกสารนี้เป็นเอกสารที่สแกนขึ้นโดยอัตโนมัติเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    }
}
}
}
}
/*end ber */

```

```

unsigned char inout(void)

```

```

{
asm mov dx,01b2h
wait:
asm in al,dx
asm and al,01h
asm cmp al,01h
asm jnz wait
asm mov dx,01b1h
asm in al,dx
asm mov ch,al
asm dec dx
asm mov al,05h
asm out dx,al
asm mov al,01h
asm out dx,al

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

asm mov al,063h

```

```

asm out dx,al

return(_CH);
}

disks()
{
extern unsigned char hour1,min1,sec1;
extern unsigned char hour2,min2,sec2;
extern unsigned short a3[];
extern unsigned short sum;
extern unsigned long cntbit;
extern unsigned short armaxa2;
FILE *fp;
int c;
unsigned short i;
char name[9];
curson();

gotoxy(2,23);

printf("enter file name to save ");

scanf("%8s",name);

cursoff();

if((fp=fopen(name,"w"))==NULL){

clr1(23);
textattr(0x8f);
gotoxy(2,23);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

printf("file error ");

for(i=0;i<8;i++){

delay(200);

}

textattr(0x0f);

clr1(23);

return 0;

}

gotoxy(2,23);

printf(" save BER (1) save BER/EF1 (2) ");
while((c=getch()) != '1' && c != '2'){

putchar('\a');

}

if(c=='1'){

fprintf(fp," the bit error rate\n");

fprintf(fp," start time =%u:%u:%u\n",hour1,min1,sec1);

fprintf(fp," stop time =%u:%u:%u\n",hour2,min2,sec2);

fprintf(fp," bit err =%d\n",sum);

fprintf(fp," bit count =%lu\n",cntbit);

}

else{

fprintf(fp," the bit error rate\n");

fprintf(fp," start time =%u:%u:%u\n",hour1,min1,sec1);

fprintf(fp," stop time =%u:%u:%u\n",hour2,min2,sec2);

fprintf(fp," bit err =%d\n",sum);

fprintf(fp," bit count =%lu\n",cntbit);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

fprintf(fp," EFI number of EFI \n");

for(i=1;i<=armaxa2;i++){

if( a3[i] > 0 ){

fprintf(fp,"\t%d\t%d\n",i,a3[i]);

}

}

}

fclose(fp);

clr1(23);

gotoxy(2,23);

printf(" save ready ");

for(i=0;i<12;i++){

delay(200);

}

clr1(23);

}

prt()

{

extern unsigned char hour1,min1,sec1;

extern unsigned char hour2,min2,sec2;

extern unsigned short a3[];

extern unsigned short sum;

extern unsigned long cntbit;

extern unsigned short armaxa2;

extern unsigned char status;

extern unsigned short i;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

int c;

status=biosprint(LPTSTATUS,0,LPT1);

status=(IOERR&status);

if (status==IOERR){

textattr(0x8f);

gotoxy(2,23);

printf(" error printer ");

for(i=0;i<8;i++){

delay(200);

}

textattr(0x0f);

clr1(23);

return 0;

}

gotoxy(2,23);

printf(" print BER (1) print BER/EFI (2) ");

while((c=getch()) != '1' && c != '2'){

putchar('\a');

}

if(c=='1'){

fprintf(stdprn," the bit error rate\n");

fprintf(stdprn," start time =%u:%u:%u\n",hour1,min1,sec1);

fprintf(stdprn," stop time =%u:%u:%u\n",hour2,min2,sec2);

fprintf(stdprn," bit err =%d\n",sum);

fprintf(stdprn," bit count =%lu\n",cntbit);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

}

elseif

fprintf(stdprn," the bit error rate\n");

fprintf(stdprn," start time =%u:%u:%u\n",hour1,mini,sec1);

fprintf(stdprn," stop time =%u:%u:%u\n",hour2,min2,sec2);

fprintf(stdprn," bit err =%d\n",sum);

fprintf(stdprn," bit count =%lu\n",cntbit);

fprintf(stdprn," EFI number of EFI \n");

for(i=1;i<=armaxa2;i++){

if( a3[i] > 0 ){

fprintf(stdprn,"\t%d\t%d\n",i,a3[i]);

}

}

}

clr1(23);

}

clr1(n)

{

gotoxy(2,n);

printf(" ");

}

set_tm()

{

extern unsigned char hour1,mini,sec1;

union REGS regs;

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

char ch,c1,c2;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

```

regs.h.ah=0x2c;

int86(0x21,&regs,&regs);

hour1=regs.h.ch;

min1=regs.h.cl;

sec1=regs.h.dh;

gotoxy(2,2);

printf("currunt time =%d:%d:%d",hour1,min1,sec1);

gotoxy(2,3);

printf("you want to set new time (y/n)? ");

if((yesno()) == 'Y'){

settime:

gotoxy(2,4);

printf("hh:mm:ss\n");

gotoxy(2,5);

printf("set time=");

scanf("%u%c%u%c%u",&hour1,&c1,&min1,&c2,&sec1);

if(c1 != ':' || c2 != ':'){ goto settime;}

if( hour1>23 || min1>59 || sec1>59){goto settime;}

regs.h.ah=0x2d;

regs.h.ch=hour1;

regs.h.cl=min1;

regs.h.dh=sec1;

regs.h.dl=0;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 int86(0x21,®s,®s);
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

}

```

```

cursoff();

gotoxy(2,2);

printf(" starting time =%d:%d:%d",hour1,min1,sec1);

gotoxy(2,3);

printf(" block = 100 bit ");

gotoxy(2,4);

printf(" total err= ");

gotoxy(2,5);

printf(" blk count= ");

textattr(0xf0);

gotoxy(20,25);

cputs(" press any key form stop measurement ");

textattr(0x0f);/*back to normal mode */
}
rd_tm()
{
extern unsigned char hour2,min2,sec2;

union REGS regs;

regs.h.ah=0x2c;

int86(0x21,&regs,&regs);

hour2=regs.h.ch;

min2=regs.h.cl;

sec2=regs.h.dh;

gotoxy(2,7);

printf(" stop time =%d:%d:%d",hour2,min2,sec2);

textattr(0x70);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

gotoxy(10,25);

cputs("printer:p save disk:s graphics:g exit:Esc ");

textattr(0x0f);/*back to normal mode */

}

yesno()

{

register int c;

while((c=toupper(getch())) != 'Y' && c != 'N')

    putchar('\a');

return c;

}

winber()

{

clrscr();

box(1,1,79,24);

textattr(0x70);

gotoxy(20,25);

cputs("start bit error measurement");

textattr(0x0f);/*back to normal mode */

}

box(int xul,int yul,int xlr,int ylr)

{

int i;

char  hz=196;char vt=179;char ul=218;char ur=191;char lr=217;
char ll=192;

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

gotoxy(xul,yul);for(i=xul;i<=xlr;i++) putch(hz);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
gotoxy(xul,yul);for(i=xul;i<=xlr;i++) putch(hz);
```

```

gotoxy(xul,ylr);for(i=xul;i<=xlr;i++) patch(hz);

for(i=yul;i<=ylr;i++){

gotoxy(xul,i);patch(vt);gotoxy(xlr,i);patch(vt);

}

gotoxy(xul,yul);patch(ul); gotoxy(xlr,yul);patch(ur);

gotoxy(xlr,ylr);patch(lr); gotoxy(xul,ylr);patch(ll);

}

curson()

{

_AH=0x01;_CH=0x0b;_CL=0x0c;geninterrupt(0x10);

}

cursoff()

{

_AH=0x01;_CH=0x0f;_CL=0x0f;geninterrupt(0x10);

}

static void interrupt far newkb()

{

(*oldkb)();

blank=1;

}

void restore_kb()

{

if (oldkb !=NULL){setvect(KB,oldkb);}

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

}

```

```
inkey(void)
{
asm mov ax,0000

asm int 16h

return(_AL);
}
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลอง

การทดลองโมเด็ม

วัตถุประสงค์ เพื่อต้องการให้ทราบ เวกฟอร์ม (wave form) ที่วัดได้จากเอาพุทของแต่ละภาคของ เครื่องส่ง และ เครื่องรับนอกจากนี้ยังสามารถใช้ประกอบกับการศึกษา ทฤษฎี ของ เครื่องส่งและ เครื่องรับแบบโมเด็มเฟสซีฟตีอิ่งโดยตรง

อุปกรณ์ที่ใช้ในการทดลอง

1. ออสซิลโลสโคป
2. ฟังชั่นเจนเนอเรเตอร์
3. วอลท์มิเตอร์
4. วงจรสร้างสัญญาณกึ่งแรมคอม


จากรูปดังต่อไปนี้จะแสดงให้เห็นถึงบล็อกไดแกรมของ เครื่องส่ง (โมดูเลเตอร์) กับการวัดสัญญาณเอาท์พุทที่ได้แต่ละภาคของ เครื่องส่งและ เครื่องรับ

เครื่องส่ง (โมดูเลเตอร์)

ประกอบด้วย

1. ภาคกำเนิดสัญญาณ ไซน์เวฟ 67.2 KHz
2. ภาคกำหนดสัญญาณกึ่งแรมคอม
3. ภาควงจรเข้ารหัส (NRZI)
4. ภาคบาลานซ์โมดูเลเตอร์

5. เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
5. ภาคอินทิเกรตเตอร์และภาคเชฟเปอร์ (shapper)
- ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
6. ภาคแบนพาสฟิลเตอร์ (Band pass filter)



เมื่อนำสัญญาณถึงแรมคอม ทดลองป้อนเข้าภาคมอดูเลเตอร์ แล้วนำข้อสซิลโรสโคป วัดที่จุดต่าง ๆ จะได้ผลการวัด ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ภาคกำเนิดสัญญาณกิ่งแรนคอม

เป็นวงจรกำเนิดสัญญาณกิ่งแรนคอมเพื่อใช้แทนสัญญาณข้อมูลในการทดลองส่งผ่านมอดูเลเตอร์ แบบ บีพีเอส เค เมื่อนำออสซิลโลสโคป หากการวัดจะได้เวฟฟอร์มเอาท์พุท ดังรูปที่ 1

2. ภาคเข้ารหัสเอ็นอาร์แซคเป็นเอ็นอาร์แซคโอ (NRZ/NRZI)

โดยปกติสัญญาณกิ่งแรนคอมจะเป็นสัญญาณแบบเอ็นอาร์แซค เมื่อภาครับทำการตีรวมดูเลขแล้วจะทำให้สัญญาณเอาท์พุทมีโอกาสกลับเฟสได้ เพื่อป้องกันการกลับเฟสของลอจิกก่อนทำการตีรวมดูเลขจะต้องเข้ารหัสเป็นสัญญาณกิ่งแรนคอม แบบ เอ็นอาร์แซคโอแสดงเวฟฟอร์มเอาท์พุท ดังรูปที่ 2

3. ภาคอินทิเกรเตอร์

ภาคอินทิเกรเตอร์จะทำการอินทิเกรตสัญญาณกิ่งแรนคอมแบบเอ็นอาร์แซคโอ เพื่อทำการลดสัญญาณรบกวนที่เกิดขึ้นและส่งไปยังภาคเชปเปอร์เพื่อสร้างสัญญาณขึ้นมาใหม่ เวฟฟอร์มเอาท์พุท แสดงดังรูปที่ 3

4. ภาคเชปเปอร์

หาหน้าที่เชปเปอร์สัญญาณที่ผ่านการอินทิเกรตแล้ว เพื่อต้องการสัญญาณมีลักษณะใกล้เคียงกับสัญญาณ เชนด์เวฟ จากนั้นสัญญาณจะถูกมอดูเลทเข้ากับสัญญาณแคเรียร์ที่ภาคมอดูเลเตอร์แสดงเวฟฟอร์มเอาท์พุท ดังรูปที่ 4

5. ภาคกำเนิดสัญญาณความถี่แคเรียร์ 67.2 KHZ



หาหน้าที่กำเนิดสัญญาณเชนด์เวฟความถี่ 67.2 KHZ เพื่อได้เป็นสัญญาณแคเรียร์ นำไปรวมดูเลขกับสัญญาณอินพุท ส่งผ่านไปยังภาครับแสดงเวฟฟอร์มเอาท์พุท ดังรูปที่ 5 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6. ภาคแบนด์พาสฟิลเตอร์

วงจรแบนด์พาสฟิลเตอร์จะหาหน้าที่กรองความถี่เป็นช่วง จากภาครวมคูเลเตอร์ เมื่อทำการรวมคูเลทแล้วจะได้สัญญาณเอาต์พุตที่มีความถี่ 67.2 KHZ แสดงเฟส 2 เฟส เพราะฉะนั้น วงจรแบนด์พาสฟิลเตอร์จะกรองช่วงความถี่ 67.2 KHZ ออกมาแสดง เวลพฟอร์มเอาต์พุต ดังรูปที่ 6




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 1 ลักษณะรูปคลื่นเมื่อวัดที่จุด 1

รูปที่ 2 ลักษณะรูปคลื่นเมื่อวัดที่จุด 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 3 ลักษณะรูปคลื่น เมื่อวัดที่จุด 3



รูปที่ 4 ลักษณะรูปคลื่น เมื่อวัดที่จุด 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6 ลักษณะรูปคลื่นเมื่อวัดที่จุด 6


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องรับ (ตีรมคูเลเตอร์)


ประกอบด้วย

1. ภาคแบนพาสฟิลเตอร์
2. ภาคเฟสล็อก
3. ภาคบาลานซ์ตีรมคูเลเตอร์
4. ภาครีพาสฟิลเตอร์
5. ภาคฟิลเตอร์อินทิเกรตและดัมพ์ (integrate and damp circuit)
6. ภาควงจรกู้คล็อก (clock recovery)
7. ภาคถอดรหัส (NRZI/NRZ)

สัญญาณที่ถูกตีรมคูเลทจากเครื่องส่งแล้วจะส่งผ่านสายส่งเข้าภาคตีรมคูเลเตอร์แล้วใช้
ออสซิลโลสโคปวัดที่จุดต่าง ๆ จะได้ผลการวัด ดังนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



บล็อกไดอะแกรมของชุดรับ

1. ภาคแบนด์พาสฟิลเตอร์

ทางภาครับจะมีวงจรแบนด์พาสฟิลเตอร์เพื่อให้ช่วงความถี่ 67.2 KHZ ผ่านเช่นกันแต่จะกำหนดแบนด์วิทแคบกว่าวงจรแบนพาสฟิลเตอร์ภาคส่ง แสดงเวฟฟอร์มเอาต์พุต ดังรูปที่ 1

2. ภาคเฟสล็อกคูลู

วงจรเฟสล็อกคูลูจะอยู่ในส่วนของภาครับทำหน้าที่ชิงโครไนซ์สัญญาณที่ส่งจากภาคส่งให้มีความถี่และเฟสตรงกับภาครับ ในการทดลองจะสามารถวัดเวฟฟอร์มเอาต์พุตของวงจรเฟสล็อกคูลูได้ว่าชิงโครไนซ์หรือไม่จากรูปเวฟฟอร์มที่แสดง ในรูปที่ 2 ถ้าหากว่าไม่ชิงโครไนซ์เมื่อวัดสัญญาณจะมีลักษณะเป็นสัญญาณสามเหลี่ยมซ้อนกัน แสดงเวฟฟอร์มเอาต์พุต ดังรูปที่ 2.1

3. ภาคบาลานซ์โมดูลเตอร์ และโลพาสฟิลเตอร์

ทั้งสองภาคนี้จะทำหน้าที่รวมกันเป็นส่วนของการดีโมดูลเตอร์โดยดีโมดูลเตอร์สัญญาณออกเพราะฉะนั้น เวฟฟอร์มที่วัดได้ตรงจุดเอาต์พุตของโลพาสฟิลเตอร์จะมีลักษณะสัญญาณเหมือนกับ สัญญาณอินพุตที่ป้อนเข้ามาคือ เป็นสัญญาณกึ่งแรนคอมแบบเอ็นอาร์แชนด์โอ แสดงเวฟฟอร์มดังรูปที่ 3,4

4. ภาคอินทิเกรเตอร์และคัมภ์

สัญญาณกึ่งแรนคอมแบบเอ็นอาร์แชนด์โอที่ได้จากดีโมดูลเตอร์ถูกส่งเข้าวงจรอินทิเกรเตอร์และคัมภ์ หลักการทำงานของอินทิเกรเตอร์และคัมภ์ ประกอบด้วยส่วนของวงจรอินทิเกรเตอร์และส่วนของซิมอสสวิตช์ โดยปกติแล้ววงจรอินทิเกรเตอร์ทั่วไป จะมีการคายประจุที่มีค่าเวลาขึ้นอยู่กับทามคอนสแตนต์ของความต้านทานและตัวเก็บประจุแต่การคายประจุของวงจรอินทิเกรเตอร์และคัมภ์ขึ้นอยู่กับ ซิมอสสวิตช์ คือ ซิมอสสวิตช์ทำงานในการออฟเร็วมากทำให้ช่วงเวลาคายประจุเป็นศูนย์ส่วนสภาวะซิมอสออนจะเกิดการเก็บประจุเช่นเดียวกับวงจรอินทิเกรเตอร์ทั่วไป แสดงเวฟฟอร์มดังรูปที่ 5

เอกสารนี้เป็นเอกสารที่ 5. ภาควงจรถูกคัดลอก ใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น เมื่อวงจรถูกคัดลอกได้รับสัญญาณกึ่งแรนคอมแบบเอ็นอาร์แชนด์โอแล้วจะทำการ



ดีเทคสัญญาณแล้วสร้างค็อกซ์ขึ้นใหม่เพื่อทำให้เกิดการซิงโครไนซ์ ทั้งภาคส่งและภาครับแสดง
เวฟฟอร์ม ดังรูปที่ 6

6. ภาคถอดรหัสเอ็นอาร์แชนด์ไอเป็นเอ็นอาร์แชนด์


วงจรส่วนนี้จะทำการถอดรหัสสัญญาณกึ่งแรนดอม แบบเอ็นอาร์แชนด์ไอให้กลับเป็น
สัญญาณกึ่งแรนดอมแบบ เอ็นอาร์แชนด์ เหมือนกับสัญญาณอินพุตแบบ เอ็นอาร์แชนด์ ที่ทดลอง
ป้อนเข้าตอนแรก แสดงเวฟฟอร์ม ดังรูปที่ 7




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1 ลักษณะรูปคลื่น เมื่อวัดที่จุด 1





2



2.1



รูปที่ 2 ลักษณะรูปคลื่น เมื่อวัดที่จุด 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4 ลักษณะรูปคลื่น เมื่อวัดที่จุด 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5 ลักษณะรูปคลื่นเมื่อวัดที่จุด 5




รูปที่ 6 ลักษณะรูปคลื่นเมื่อวัดที่จุด 6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



DEMODULATOR

การทดลองวัดและแสดงผล ในการทดลองเราได้นำชุดตีเทคที่ได้อินเตอร์เฟสกับเครื่องไมโครคอมพิวเตอร์มาทำการทดสอบ (TEST) โดยนำชุดกำเนิดสัญญาณกึ่งแรนดอมมาต่อเข้าด้านอินพุทของชุดตีเทคโดยตรงเปรียบเทียบกับนำสัญญาณกึ่งแรนดอมผ่านโมเด็มแล้วทำการวัดจะได้ผลการวัดออกมาในจอคอมพิวเตอร์โดยฟังก์ชันการทำงานของซอฟต์แวร์สามารถพิมพ์ออกมาทางเครื่องพิมพ์ให้ดูได้ ดังต่อไปนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปผลและวิจารณ์

จากบทที่ 4 จะเห็นว่า เมื่อต่อตรงจะให้จำนวนบิตผิด (Error) เป็น 0 แสดงว่า ชุดซึ่งโคโรไนซ์ของภาคตีเทค มีประสิทธิภาพดี และ ชุดนับเพื่อแสดงผลมีความเที่ยงตรงต่อไปเมื่อทำการทดลองต่อผ่านโมเด็มแล้ววัดออกมาจะเห็นว่ามิบิตผิดเกิดขึ้นแสดงว่าในระบบที่ใช้โมเด็มตัวนี้ไม่ได้มีประสิทธิภาพ 100 % ซึ่งจะอยู่ในมาตรฐานในการสื่อสารหรือไม่ นั้นขึ้นอยู่กับว่ามาตรฐานที่จะใช้ กำหนดอัตราความผิดพลาดสูงสุด (BER) ไว้เท่าไร เช่น กำหนด $BER = 10^{-6}$ ก็หมายความว่า ในการส่งข้อมูล 1 ล้านบิต จะยอมให้มีบิตผิดได้สูงสุด 1 บิต

ในงานวิจัยครั้งนี้ถ้าจะมองในเชิงการค้าแล้วสินค้าจะประกอบด้วย แผ่นวงจรอยู่ในรูปของการ์ดสำหรับเสียบสล็อตของไมโครคอมพิวเตอร์ 1 แผ่น และโปรแกรมบรรจุในแผ่นดิสค์อีก 1 แผ่น ซึ่งจะเหมาะสมมากสำหรับผู้ที่มีเครื่องไมโครคอมพิวเตอร์ไอบีเอ็มพีซี โดยจะเป็นประโยชน์สำหรับผู้ที่ต้องการตรวจสอบ ความสมบูรณ์ของระบบด้วยอุปกรณ์ตรวจสอบที่ไม่แพงและใช้งานง่าย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



8253/8253-5 PROGRAMMABLE INTERVAL TIMER

- MCS-85™ Compatible 8253-5
- 3 Independent 16-Bit Counters
- DC to 2.6 MHz
- Programmable Counter Modes
- Count Binary or BCD
- Single +5V Supply
- Available in EXPRESS
 - Standard Temperature Range
 - Extended Temperature Range

The Intel® 8253 is a programmable counter/timer device designed for use as an Intel microcomputer peripheral. It uses nMOS technology with a single +5V supply and is packaged in a 24-pin plastic DIP.

It is organized as 3 independent 16-bit counters, each with a count rate of up to 2.6 MHz. All modes of operation are software programmable.




Figure 1. Block Diagram

Figure 2. Pin Configuration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FUNCTIONAL DESCRIPTION

General

The 8253 is a programmable interval timer/counter specifically designed for use with the Intel™ Microcomputer systems. Its function is that of a general purpose, multi-timing element that can be treated as an array of I/O ports in the system software.

The 8253 solves one of the most common problems in any microcomputer system, the generation of accurate time delays under software control. Instead of setting up timing loops in systems software, the programmer configures the 8253 to match his requirements, initializes one of the counters of the 8253 with the desired quantity, then upon command the 8253 will count out the delay and interrupt the CPU when it has completed its tasks. It is easy to see that the software overhead is minimal and that multiple delays can easily be maintained by assignment of priority levels.

Other counter/timer functions that are non-delay in nature but also common to most microcomputers can be implemented with the 8253.

- Programmable Rate Generator
- Event Counter
- Binary Rate Multiplier
- Real Time Clock
- Digital One-Shot
- Complex Motor Controller

Data Bus Buffer

This 3-state, bi-directional, 8-bit buffer is used to interface the 8253 to the system data bus. Data is transmitted or received by the buffer upon execution of INput or OUTput CPU Instructions. The Data Bus Buffer has three basic functions.

1. Programming the MODES of the 8253.
2. Loading the count registers.
3. Reading the count values.

Read/Write Logic

The Read/Write Logic accepts inputs from the system bus and in turn generates control signals for overall device operation. It is enabled or disabled by CS so that no operation can occur to change the function unless the device has been selected by the system logic.

RD (Read)

A "low" on this input informs the 8253 that the CPU is inputting data in the form of a counters value.

WR (Write)

A "low" on this input informs the 8253 that the CPU is outputting data in the form of mode information or loading counters.

A0, A1

These inputs are normally connected to the address. Their function is to select one of the three counters to be operated on and to address the control word register mode selection.

CS (Chip Select)

A "low" on this input enables the 8253. No reading or writing will occur unless the device is selected. The input has no effect upon the actual operation of counters.




Figure 3. Block Diagram Showing Data Bus Buffer and Read/Write Logic Functions

CS	RD	WR	A ₁	A ₀	
0	1	0	0	0	Load Counter No. 0
0	1	0	0	1	Load Counter No. 1
0	1	0	1	0	Load Counter No. 2
0	1	0	1	1	Write Mode Word
0	0	1	0	0	Read Counter No. 0
0	0	1	0	1	Read Counter No. 1
0	0	1	1	0	Read Counter No. 2
0	0	1	1	1	No-Operation 3-State
1	X	X	X	X	Disable 3-State
0	1	1	X	X	No-Operation 3-State

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Control Word Register

The Control Word Register is selected when A0, A1 are 11. It then accepts information from the data bus buffer and stores it in a register. The information stored in this register controls the operational MODE of each counter, selection of binary or BCD counting and the loading of each count register.

The Control Word Register can only be written into; no read operation of its contents is available.

Counter #0, Counter #1, Counter #2

These three functional blocks are identical in operation so only a single Counter will be described. Each Counter consists of a single, 16-bit, pre-settable, DOWN counter. The counter can operate in either binary or BCD and its input, gate and output are configured by the selection of MODES stored in the Control Word Register.

The counters are fully independent and each can have separate Mode configuration and counting operation, binary or BCD. Also, there are special features in the control word that handle the loading of the count values so that software overhead can be minimized for these functions.

The reading of the contents of each counter is available to the programmer with simple READ operations for event counting applications and special commands and logic are included in the 8253 so that the contents of each counter can be read "on the fly" without having to inhibit the clock input.

8253 SYSTEM INTERFACE

The 8253 is a component of the Intel™ Microcomputer Systems and interfaces in the same manner as all other peripherals of the family. It is treated by the systems software as an array of peripheral I/O ports; three are counters and the fourth is a control register for MODE programming.

Basically, the select inputs A0, A1 connect to the A0, A1 address bus signals of the CPU. The CS can be derived directly from the address bus using a linear select method. Or it can be connected to the output of a decoder, such as an Intel® 8205 for larger systems.




Figure 4. Block Diagram Showing Control Word Register and Counter Functions




Figure 5. 8253 System Interface

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

OPERATIONAL DESCRIPTION

General

The complete functional definition of the 8253 is programmed by the systems software. A set of control words must be sent out by the CPU to initialize each counter of the 8253 with the desired MODE and quantity information. Prior to initialization, the MODE, count, and output of all counters is undefined. These control words program the MODE, Loading sequence and selection of binary or BCD counting.

Once programmed, the 8253 is ready to perform whatever timing tasks it is assigned to accomplish.

The actual counting operation of each counter is completely independent and additional logic is provided on-chip so that the usual problems associated with efficient monitoring and management of external, asynchronous events or rates to the microcomputer system have been eliminated.

Programming the 8253

All of the MODES for each counter are programmed by the systems software by simple I/O operations.

Each counter of the 8253 is individually programmed by writing a control word into the Control Word Register. (A0, A1 = 11)

Control Word Format

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
SC1	SC0	RL1	RL0	M2	M1	M0	BCD

Definition of Control

SC — Select Counter:

SC1	SC0	
0	0	Select Counter 0
0	1	Select Counter 1
1	0	Select Counter 2
1	1	Illegal

RL — Read/Load:

RL1	RL0	
0	0	Counter Latching operation (see READ/WRITE Procedure Section)
1	0	Read/Load most significant byte only.
0	1	Read/Load least significant byte only.
1	1	Read/Load least significant byte first, then most significant byte.

M — MODE:

M2	M1	M0	
0	0	0	Mode 0
0	0	1	Mode 1
X	1	0	Mode 2
X	1	1	Mode 3
1	0	0	Mode 4
1	0	1	Mode 5

BCD:

0	Binary Counter 16-bits
1	Binary Coded Decimal (BCD) Counter (4 Decades)

Counter Loading

The count register is not loaded until the count value is written (one or two bytes, depending on the mode selected by the RL bits), followed by a rising edge and a falling edge of the clock. Any read of the counter prior to that falling clock edge may yield invalid data.

MODE Definition

MODE 0: Interrupt on Terminal Count. The output will be initially low after the mode set operation. After the count is loaded into the selected count register, the output will remain low and the counter will count. When terminal count is reached the output will go high and remain high until the selected count register is reloaded with the mode or a new count is loaded. The counter continues to decrement after terminal count has been reached.

Rewriting a counter register during counting results in the following:

- (1) Write 1st byte stops the current counting.
- (2) Write 2nd byte starts the new count.

MODE 1: Programmable One-Shot. The output will go low on the count following the rising edge of the gate input.

The output will go high on the terminal count. If a new count value is loaded while the output is low it will not affect the duration of the one-shot pulse until the succeeding trigger. The current count can be read at any time without affecting the one-shot pulse.

The one-shot is retriggerable, hence the output will remain low for the full count after any rising edge of the gate input.

MODE 2: Rate Generator. Divide by N counter. The output will be low for one period of the input clock. The period from one output pulse to the next equals the number of input counts in the count register. If the count register is reloaded between output pulses the present period will not be affected, but the subsequent period will reflect the new value.

The gate input, when low, will force the output high. When the gate input goes high, the counter will start from the initial count. Thus, the gate input can be used to synchronize the counter.

When this mode is set, the output will remain high until after the count register is loaded. The output then can also be synchronized by software.

MODE 3: Square Wave Rate Generator. Similar to MODE 2 except that the output will remain high until one half the count has been completed (for even numbers) and go low for the other half of the count. This is accomplished by decrementing the counter by two on the falling edge of each clock pulse. When the counter reaches terminal count, the state of the output is changed and the counter is reloaded with the full count and the whole process is repeated.

If the count is odd and the output is high, the first clock pulse (after the count is loaded) decrements the count by 1. Subsequent clock pulses decrement the clock by 2. After timeout, the output goes low and the full count is reloaded. The first clock pulse (following the reload) decrements the counter by 3. Subsequent clock pulses decrement the count by 2 until timeout. Then the whole process is repeated. In this way, if the count is odd, the output will be high for $(N + 1)/2$ counts and low for $(N - 1)/2$ counts.

In Modes 2 and 3, if a CLK source other than the system clock is used, GATE should be pulsed immediately following WR of a new count value.

MODE 4: Software Triggered Strobe. After the mode is set, the output will be high. When the count is loaded, the counter will begin counting. On terminal count, the

output will go low for one input clock period, then will go high again.

If the count register is reloaded during counting, the new count will be loaded on the next CLK pulse. The count will be inhibited while the GATE input is low.

MODE 5: Hardware Triggered Strobe. The counter will start counting after the rising edge of the trigger input and will go low for one clock period when the terminal count is reached. The counter is retriggerable. The output will not go low until the full count after the rising edge of any trigger.

Mode	Signal Status	Low Or Going Low	Rising	High
0	---	Disables counting	---	Enables counting
1	---	---	1) Initiates counting 2) Resets output after next clock	---
2	---	1) Disables counting 2) Sets output immediately high	1) Reloads counter 2) Initiates counting	Enables counting
3	---	1) Disables counting 2) Sets output immediately high	1) Reloads counter 2) Initiates counting	Enables counting
4	---	Disables counting	---	Enables counting
5	---	---	Initiates counting	---

Figure 6. Gate Pin Operations Summary

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 7. 8253 Timing Diagrams

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



8253 READ/WRITE PROCEDURE

Write Operations

The systems software must program each counter of the 8253 with the mode and quantity desired. The programmer must write out to the 8253 a MODE control word and the programmed number of count register bytes (1 or 2) prior to actually using the selected counter.

The actual order of the programming is quite flexible. Writing out of the MODE control word can be in any sequence of counter selection, e.g., counter #0 does not have to be first or counter #2 last. Each counter's MODE control word register has a separate address so that its loading is completely sequence independent. (SC0, SC1)

The loading of the Count Register with the actual count value, however, must be done in exactly the sequence programmed in the MODE control word (RL0, RL1). This loading of the counter's count register is still sequence independent like the MODE control word loading, but when a selected count register is to be loaded it must be loaded with the number of bytes programmed in the MODE control word (RL0, RL1). The one or two bytes to be loaded in the count register do not have to follow the associated MODE control word. They can be programmed at any time following the MODE control word loading as long as the correct number of bytes is loaded in order.

All counters are down counters. Thus, the value loaded into the count register will actually be decremented. Loading all zeroes into a count register will result in the maximum count (2¹⁶ for Binary or 10⁴ for BCD). In MODE 0 the new count will not restart until the load has been completed. It will accept one of two bytes depending on how the MODE control words (RL0, RL1) are programmed. Then proceed with the restart operation.




Figure 8. Programming Format

		A1	A0
No. 1	MODE Control Word Counter 0	1	1
No. 2	MODE Control Word Counter 1	1	1
No. 3	MODE Control Word Counter 2	1	1
No. 4	LSB Count Register Byte Counter 1	0	1
No. 5	MSB Count Register Byte Counter 1	0	1
No. 6	LSB Count Register Byte Counter 2	1	0
No. 7	MSB Count Register Byte Counter 2	1	0
No. 8	LSB Count Register Byte Counter 0	0	0
No. 9	MSB Count Register Byte Counter 0	0	0

Note: The exclusive addresses of each counter's count register make the task of programming the 8253 a very simple matter, and maximum effective use of the device will result if this feature is fully utilized.

Figure 9. Alternate Programming Formats

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Read Operations

In most counter applications it becomes necessary to read the value of the count in progress and make a computational decision based on this quantity. Event counters are probably the most common application that uses this function. The 8253 contains logic that will allow the programmer to easily read the contents of any of the three counters without disturbing the actual count in progress.

There are two methods that the programmer can use to read the value of the counters. The first method involves the use of simple I/O read operations of the selected counter. By controlling the A0, A1 inputs to the 8253 the programmer can select the counter to be read (remember that no read operation of the mode register is allowed A0, A1=11). The only requirement with this method is that in order to assure a stable count reading the actual operation of the selected counter must be inhibited either by controlling the Gate input or by external logic that inhibits the clock input. The contents of the counter selected will be available as follows:

- first I/O Read contains the least significant byte (LSB).
- second I/O Read contains the most significant byte (MSB).

Due to the internal logic of the 8253 it is absolutely necessary to complete the entire reading procedure. If two bytes are programmed to be read then two bytes must be read before any loading WR command can be sent to the same counter.

Read Operation Chart

A1	A0	RD	
0	0	0	Read Counter No. 0
0	1	0	Read Counter No. 1
1	0	0	Read Counter No. 2
1	1	0	Illegal

Reading While Counting

In order for the programmer to read the contents of a counter without effecting or disturbing the count in operation the 8253 has special internal logic that can be accessed using simple WR commands to the MODE register. Basically, when the programmer wishes to read the contents of a selected counter "on the fly" he loads the MODE register with a special code which latches the present count value into a storage register so that the contents contain an accurate, stable quantity. The programmer then issues a normal read command to the selected counter and the contents of the latched register are available.

MODE Register for Latching Count

A0, A1 = 11

D7	D6	D5	D4	D3	D2	D1	D0
SC1	SC0	0	0	X	X	X	X

- SC1, SC0 — specify counter to be latched.
- D5, D4 — 00 designates counter latching operation.
- X — don't care.

The same limitation applies to this mode of reading the counter as the previous method. That is, it is mandatory to complete the entire read operation as programmed. This command has no effect on the counter's mode.




Figure 10. MCS-85™ Clock Interface*

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ABSOLUTE MAXIMUM RATINGS*

Ambient Temperature Under Bias	0°C to 70°C
Storage Temperature	-65°C to +150°C
Voltage On Any Pin	
With Respect to Ground	-0.5V to +7V
Power Dissipation	1 Watt

*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

D.C. CHARACTERISTICS (T_A = 0°C to 70°C, V_{CC} = 5V ± 10%)

Symbol	Parameter	Min.	Max.	Unit	Test Conditions
V _{IL}	Input Low Voltage	-0.5	0.8	V	
V _{IH}	Input High Voltage	2.2	V _{CC} +5V	V	
V _{OL}	Output Low Voltage		0.45	V	Note 1
V _{OH}	Output High Voltage	2.4		V	Note 2
I _{IL}	Input Load Current		±10	μA	V _{IN} = V _{CC} to 0V
I _{OFL}	Output Float Leakage		±10	μA	V _{OUT} = V _{CC} to .45V
I _{CC}	V _{CC} Supply Current		140	mA	

CAPACITANCE (T_A = 25°C, V_{CC} = GND = 0V)

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions
C _{IN}	Input Capacitance			10	pF	f _c = 1 MHz
C _{I/O}	I/O Capacitance			20	pF	Unmeasured pins returned to V _{SS}

A.C. CHARACTERISTICS (T_A = 0°C to 70°C, V_{CC} = 5.0V ± 10%, GND = 0V)

Bus Parameters (Note 3)

READ CYCLE

Symbol	Parameter	8253		8253-5		Unit
		Min.	Max.	Min.	Max.	
t _{AR}	Address Stable Before READ	50		30		ns
t _{RA}	Address Hold Time for READ	5		5		ns
t _{RR}	READ Pulse Width	400		300		ns
t _{RD}	Data Delay From READ[*]		300		200	ns
t _{DF}	READ to Data Floating	25	125	25	100	ns
t _{rv}	Recovery Time Between READ and Any Other Control Signal	1		1		μs

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

A.C. CHARACTERISTICS (Continued)

WRITE CYCLE

Symbol	Parameter	8253		8253-5		Unit
		Min.	Max.	Min.	Max.	
t_{AW}	Address Stable Before WRITE	50		30		ns
t_{WA}	Address Hold Time for WRITE	30		30		ns
t_{WW}	WRITE Pulse Width	400		300		ns
t_{DW}	Data Set Up Time for WRITE	300		250		ns
t_{WD}	Data Hold Time for WRITE	40		30		ns
t_{RV}	Recovery Time Between WRITE and Any Other Control Signal	1		1		μ s


CLOCK AND GATE TIMING

Symbol	Parameter	8253		8253-5		Unit
		Min.	Max.	Min.	Max.	
t_{CLK}	Clock Period	380	dc	380	dc	ns
t_{PWH}	High Pulse Width	230		230		ns
t_{PWL}	Low Pulse Width	150		150		ns
t_{GW}	Gate Width High	150		150		ns
t_{GL}	Gate Width Low	100		100		ns
t_{GS}	Gate Set Up Time to CLK \uparrow	100		100		ns
t_{GH}	Gate Hold Time After CLK \uparrow	50		50		ns
t_{OD}	Output Delay From CLK \downarrow (4)		400		400	ns
t_{ODG}	Output Delay From Gate \downarrow (4)		300		300	ns


NOTES:

- $I_{OL} = 2.2$ mA.
 - $I_{OH} = -400$ μ A.
 - AC timings measured at $V_{OH} = 2.2$, $V_{OL} = 0.8$.
 - $C_L = 150$ pF.
- * For Extended Temperature EXPRESS, use M8253 electrical parameters.

A.C. TESTING INPUT, OUTPUT WAVEFORM






A.C. TESTING LOAD CIRCUIT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

WAVEFORMS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



8255A/8255A-5 PROGRAMMABLE PERIPHERAL INTERFACE

- MCS-85™ Compatible 8255A-5
- 24 Programmable I/O Pins
- Completely TTL Compatible
- Fully Compatible with Intel® Microprocessor Families
- Improved Timing Characteristics
- Direct Bit Set/Reset Capability Easing Control Application Interface
- Reduces System Package Count
- Improved DC Driving Capability
- Available in EXPRESS
 - Standard Temperature Range
 - Extended Temperature Range

The Intel® 8255A is a general purpose programmable I/O device designed for use with Intel® microprocessors. It has 24 I/O pins which may be individually programmed in 2 groups of 12 and used in 3 major modes of operation. In the first mode (MODE 0), each group of 12 I/O pins may be programmed in sets of 4 to be input or output. In MODE 1, the second mode, each group may be programmed to have 8 lines of input or output. Of the remaining 4 pins, 3 are used for handshaking and interrupt control signals. The third mode of operation (MODE 2) is a bidirectional bus mode which uses 5 lines for a bidirectional bus, and 5 lines, borrowing one from the other group, for handshaking.




Figure 1. 8255A Block Diagram

Figure 2. Pin Configuration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8255A FUNCTIONAL DESCRIPTION

General

The 8255A is a programmable peripheral interface (PPI) device designed for use in Intel[®] microcomputer systems. Its function is that of a general purpose I/O component to interface peripheral equipment to the microcomputer system bus. The functional configuration of the 8255A is programmed by the system software so that normally no external logic is necessary to interface peripheral devices or structures.

Data Bus Buffer

This 3-state bidirectional 8-bit buffer is used to interface the 8255A to the system data bus. Data is transmitted or received by the buffer upon execution of input or output instructions by the CPU. Control words and status information are also transferred through the data bus buffer.

Read/Write and Control Logic

The function of this block is to manage all of the internal and external transfers of both Data and Control or Status words. It accepts inputs from the CPU Address and Control busses and in turn, issues commands to both of the Control Groups.

(CS)

Chip Select. A "low" on this input pin enables the communication between the 8255A and the CPU.

(RD)

Read. A "low" on this input pin enables the 8255A to send the data or status information to the CPU on the data bus. In essence, it allows the CPU to "read from" the 8255A.

(WR)

Write. A "low" on this input pin enables the CPU to write data or control words into the 8255A.

(A₀ and A₁)

Port Select 0 and Port Select 1. These input signals, in conjunction with the RD and WR inputs, control the selection of one of the three ports or the control word registers. They are normally connected to the least significant bits of the address bus (A₀ and A₁).

8255A BASIC OPERATION

A ₁	A ₀	RD	WR	CS	INPUT OPERATION (READ)
0	0	0	1	0	PORT A → DATA BUS
0	1	0	1	0	PORT B → DATA BUS
1	0	0	1	0	PORT C → DATA BUS
					OUTPUT OPERATION (WRITE)
0	0	1	0	0	DATA BUS → PORT A
0	1	1	0	0	DATA BUS → PORT B
1	0	1	0	0	DATA BUS → PORT C
1	1	1	0	0	DATA BUS → CONTROL
					DISABLE FUNCTION
X	X	X	X	1	DATA BUS → 3-STATE
1	1	0	1	0	ILLEGAL CONDITION
X	X	1	1	0	DATA BUS → 3-STATE




Figure 3. 8255A Block Diagram Showing Data Bus Buffer and Read/Write Control Logic Functions

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(RESET)

Reset: A "high" on this input clears the control register and all ports (A, B, C) are set to the input mode.

Group A and Group B Controls

The functional configuration of each port is programmed by the system software. In essence, the CPU "outputs" a control word to the 8255A. The control word contains information such as "mode", "bit set", "bit reset", etc., that initializes the functional configuration of the 8255A.

Each of the Control blocks (Group A and Group B) accepts "commands" from the Read/Write Control Logic, receives "control words" from the internal data bus and issues the proper commands to its associated ports.

Control Group A – Port A and Port C upper (C7-C4)

Control Group B – Port B and Port C lower (C3-C0)

The Control Word Register can only be written into. No Read operation of the Control Word Register is allowed.

Ports A, B, and C

The 8255A contains three 8-bit ports (A, B, and C) and can be configured in a wide variety of functional characteristics by the system software but each has its own special features or "personality" to further enhance the power and flexibility of the 8255A.

Port A. One 8-bit data output latch/buffer and one 8-bit data input latch.

Port B. One 8-bit data input/output latch/buffer and one 8-bit data input buffer.

Port C. One 8-bit data output latch/buffer and one 8-bit data input buffer (no latch for input). This port can be divided into two 4-bit ports under the mode control. Each 4-bit port contains a 4-bit latch and it can be used for the control signal outputs and status signal inputs in conjunction with ports A and B.





Figure 4. 8255A Block Diagram Showing Group A and Group B Control Functions

PIN CONFIGURATION



PIN NAMES

D ₇ -D ₀	DATA BUS (BI-DIRECTIONAL)
RESET	RESET INPUT
CS	CHIP SELECT
RD	READ INPUT
WR	WRITE INPUT
A ₀ , A ₁	PORT ADDRESS
PA ₇ -PA ₆	PORT A (BIT)
PA ₇ -PA ₀	PORT A (8BIT)
PC ₇ -PC ₀	PORT C (BIT)
V _{CC}	+5 VOLTS
GND	0 VOLTS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8255A OPERATIONAL DESCRIPTION

Mode Selection

There are three basic modes of operation that can be selected by the system software:

- Mode 0 – Basic Input/Output
- Mode 1 – Strobed Input/Output
- Mode 2 – Bi-Directional Bus

When the reset input goes "high" all ports will be set to the input mode (i.e., all 24 lines will be in the high impedance state). After the reset is removed the 8255A can remain in the input mode with no additional initialization required. During the execution of the system program any of the other modes may be selected using a single output instruction. This allows a single 8255A to service a variety of peripheral devices with a simple software maintenance routine.

The modes for Port A and Port B can be separately defined, while Port C is divided into two portions as required by the Port A and Port B definitions. All of the output registers, including the status flip-flops, will be reset whenever the mode is changed. Modes may be combined so that their functional definition can be "tailored" to almost any I/O structure. For instance; Group B can be programmed in Mode 0 to monitor simple switch closings or display computational results, Group A could be programmed in Mode 1 to monitor a keyboard or tape reader on an interrupt-driven basis.




Figure 5. Basic Mode Definitions and Bus Interface




Figure 6. Mode Definition Format

The mode definitions and possible mode combinations may seem confusing at first but after a cursory review of the complete device operation a simple, logical I/O approach will surface. The design of the 8255A has taken into account things such as efficient PC board layout, control signal definition vs PC layout and complete functional flexibility to support almost any peripheral device with no external logic. Such design represents the maximum use of the available pins.

Single Bit Set/Reset Feature

Any of the eight bits of Port C can be Set or Reset using a single OUTput instruction. This feature reduces software requirements in Control-based applications.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 7. Bit Set/Reset Format

When Port C is being used as status/control for Port A or these bits can be set or reset by using the Bit Set/Reset operation just as if they were data output ports.

Interrupt Control Functions

When the 8255A is programmed to operate in mode 0 or mode 2, control signals are provided that can be used as interrupt request inputs to the CPU. The interrupt request signals, generated from port C, can be inhibited or enabled by setting or resetting the associated INTE flip-flop, using the bit set/reset function of port C.

This function allows the Programmer to disallow or allow a specific I/O device to interrupt the CPU without affecting any other device in the interrupt structure.

INTE flip-flop definition:

(BIT-SET) – INTE is SET – Interrupt enable

(BIT-RESET) – INTE is RESET – Interrupt disable


Note: All Mask flip-flops are automatically reset during mode selection and device Reset.

Operating Modes


MODE 0 (Basic Input/Output). This functional configuration provides simple input and output operations for each of the three ports. No "handshaking" is required, data is simply written to or read from a specified port.

Mode 0 Basic Functional Definitions:

- Two 8-bit ports and two 4-bit ports.
- Any port can be input or output.
- Outputs are latched.
- Inputs are not latched.
- 16 different Input/Output configurations are possible in this Mode.



MODE 0 (Basic Input)










MODE 0 (Basic Output)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

















MODE 0 Port Definition

A		B		GROUP A			GROUP B		
D ₄	D ₃	D ₁	D ₀	PORT A	PORT C (UPPER)	#	PORT B	PORT C (LOWER)	
0	0	0	0	OUTPUT	OUTPUT	0	OUTPUT	OUTPUT	
0	0	0	1	OUTPUT	OUTPUT	1	OUTPUT	INPUT	
0	0	1	0	OUTPUT	OUTPUT	2	INPUT	OUTPUT	
0	0	1	1	OUTPUT	OUTPUT	3	INPUT	INPUT	
0	1	0	0	OUTPUT	INPUT	4	OUTPUT	OUTPUT	
0	1	0	1	OUTPUT	INPUT	5	OUTPUT	INPUT	
0	1	1	0	OUTPUT	INPUT	6	INPUT	OUTPUT	
0	1	1	1	OUTPUT	INPUT	7	INPUT	INPUT	
1	0	0	0	INPUT	OUTPUT	8	OUTPUT	OUTPUT	
1	0	0	1	INPUT	OUTPUT	9	OUTPUT	INPUT	
1	0	1	0	INPUT	OUTPUT	10	INPUT	OUTPUT	
1	0	1	1	INPUT	OUTPUT	11	INPUT	INPUT	
1	1	0	0	INPUT	INPUT	12	OUTPUT	OUTPUT	
1	1	0	1	INPUT	INPUT	13	OUTPUT	INPUT	
1	1	1	0	INPUT	INPUT	14	INPUT	OUTPUT	
1	1	1	1	INPUT	INPUT	15	INPUT	INPUT	


MODE 0 Configurations



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Operating Modes

MODE 1 (Strobed Input/Output). This functional configuration provides a means for transferring I/O data to or from a specified port in conjunction with strobes or "handshaking" signals. In mode 1, port A and Port B use the lines on port C to generate or accept these "handshaking" signals.

Mode 1 Basic Functional Definitions:

- Two Groups (Group A and Group B)
- Each group contains one 8-bit data port and one 4-bit control/data port.
- The 8-bit data port can be either input or output. Both inputs and outputs are latched.
- The 4-bit port is used for control and status of the 8-bit data port.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Input Control Signal Definition

STB (Strobe-Input). A "low" on this input loads data into the input latch.

IBF (Input Buffer Full F/F)

A "high" on this output indicates that the data has been loaded into the input latch; in essence, an acknowledgement. IBF is set by STB input being low and is reset by the rising edge of the RD input.

INTR (Interrupt Request)

A "high" on this output can be used to interrupt the CPU when an input device is requesting service. INTR is set by the STB is a "one", IBF is a "one" and INTE is a "one". It is reset by the falling edge of RD. This procedure allows an input device to request service from the CPU by simply strobing its data into the port.

INTE A

Controlled by bit set/reset of PC₄.

INTE B

Controlled by bit set/reset of PC₂.




Figure 8. MODE 1 Input




Figure 9. MODE 1 (Strobed Input)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Output Control Signal Definition

OB \bar{F} (Output Buffer Full F/F). The \bar{OBF} output will go "low" to indicate that the CPU has written data out to the specified port. The \bar{OBF} F/F will be set by the rising edge of the WR input and reset by ACK input being low.

ACK (Acknowledge Input). A "low" on this input informs the 8255A that the data from port A or port B has been accepted. In essence, a response from the peripheral indicating that it has received the data output by the CPU.

INTR (Interrupt Request). A "high" on this output can be used to interrupt the CPU when an output device has accepted data transmitted by the CPU. INTR is set when ACK is a "one", OBF is a "one", and INTE is a "one". It is reset by the falling edge of WR.

INTR (Interrupt Request). A "high" on this output can be used to interrupt the CPU when an output device has accepted data transmitted by the CPU. INTR is set when ACK is a "one", OBF is a "one", and INTE is a "one". It is reset by the falling edge of WR.

INTE A

Controlled by bit set/reset of PC₄

INTE B

Controlled by bit set/reset of PC₂




Figure 10. MODE 1 Output




Figure 11. Mode 1 (Strobed Output)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Combinations of MODE 1

Port A and Port B can be individually defined as input or output in Mode 1 to support a wide variety of strobed I/O applications.




Figure 12. Combinations of MODE 1

Operating Modes

MODE 2 (Strobed Bidirectional Bus I/O). This functional configuration provides a means for communicating with a peripheral device or structure on a single 8-bit bus for both transmitting and receiving data (bidirectional bus I/O). "Handshaking" signals are provided to maintain proper bus flow discipline in a similar manner to MODE 1. Interrupt generation and enable/disable functions are also available.

MODE 2 Basic Functional Definitions:

- Used in Group A only.
- One 8-bit, bi-directional bus Port (Port A) and a 5-bit control Port (Port C).
- Both inputs and outputs are latched.
- The 5-bit control port (Port C) is used for control and status for the 8-bit, bi-directional bus port (Port A).

Bidirectional Bus I/O Control Signal Definition

INTR (Interrupt Request). A high on this output can be used to interrupt the CPU for both input or output opera-

Output Operations

OBF (Output Buffer Full). The $\overline{\text{OBF}}$ output will go "low" to indicate that the CPU has written data out to port A.

ACK (Acknowledge). A "low" on this input enables the tri-state output buffer of port A to send out the data. Otherwise, the output buffer will be in the high impedance state.

INTE 1 (The INTE Flip-Flop Associated with OBF). Controlled by bit set/reset of PC₆.

Input Operations

STB (Strobe Input). A "low" on this input loads data into the input latch.

IBF (Input Buffer Full F/F). A "high" on this output indicates that data has been loaded into the input latch.

INTE 2 (The INTE Flip-Flop Associated with IBF). Con-




Figure 13. MODE Control Word




Figure 14. MODE 2




Figure 15. MODE 2 (Bidirectional)

NOTE: Any sequence where \overline{WR} occurs before \overline{ACK} and \overline{STB} occurs before \overline{RD} is permissible.
 $(INTR = IBF \cdot MASK \cdot STB \cdot RD + OBF \cdot MASK \cdot ACK \cdot WR)$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 18. MODE ¼ Combinations

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Mode Definition Summary

	MODE 0		MODE 1		MODE 2	
	IN	OUT	IN	OUT	GROUP A ONLY	
PA ₀	IN	OUT	IN	OUT	↔	
PA ₁	IN	OUT	IN	OUT	↔	
PA ₂	IN	OUT	IN	OUT	↔	
PA ₃	IN	OUT	IN	OUT	↔	
PA ₄	IN	OUT	IN	OUT	↔	
PA ₅	IN	OUT	IN	OUT	↔	
PA ₆	IN	OUT	IN	OUT	↔	
PA ₇	IN	OUT	IN	OUT	↔	
PB ₀	IN	OUT	IN	OUT	—	
PB ₁	IN	OUT	IN	OUT	—	
PB ₂	IN	OUT	IN	OUT	—	
PB ₃	IN	OUT	IN	OUT	—	
PB ₄	IN	OUT	IN	OUT	—	
PB ₅	IN	OUT	IN	OUT	—	
PB ₆	IN	OUT	IN	OUT	—	
PB ₇	IN	OUT	IN	OUT	—	
PC ₀	IN	OUT	INTR _B	INTR _B	I/O	
PC ₁	IN	OUT	IBF _B	OBFB	I/O	
PC ₂	IN	OUT	STB _B	ACK _B	I/O	
PC ₃	IN	OUT	INTR _A	INTR _A	INTR _A	
PC ₄	IN	OUT	STB _A	I/O	STB _A	
PC ₅	IN	OUT	IBF _A	I/O	IBF _A	
PC ₆	IN	OUT	I/O	ACK _A	ACK _A	
PC ₇	IN	OUT	I/O	OBFA	OBFA	

Special Mode Combination Considerations

There are several combinations of modes when not all of the bits in Port C are used for control or status. The remaining bits can be used as follows:

If Programmed as Inputs —

All input lines can be accessed during a normal Port C read.

If Programmed as Outputs —

Bits in C upper (PC₇-PC₄) must be individually accessed using the bit set/reset function.

Bits in C lower (PC₃-PC₀) can be accessed using the bit set/reset function or accessed as a threesome by writing into Port C.

Source Current Capability on Port B and Port C



Any set of eight output buffers, selected randomly from Ports B and C can source 1mA at 1.5 volts. This feature allows the 8255 to directly drive Darlington type drivers and high-voltage displays that require such source current.

Reading Port C Status

In Mode 0, Port C transfers data to or from the peripheral device. When the 8255 is programmed to function in Modes 1 or 2, Port C generates or accepts "hand-shaking" signals with the peripheral device. Reading the contents of Port C

allows the programmer to test or verify the "status" of each peripheral device and change the program flow accordingly.

There is no special instruction to read the status information from Port C. A normal read operation of Port C is executed to perform this function.


Figure 17. MODE 1 Status Word Format

Figure 18. MODE 2 Status Word Format

APPLICATIONS OF THE 8255A

The 8255A is a very powerful tool for interfacing peripheral equipment to the microcomputer system. It represents the optimum use of available pins and is flexible enough to interface almost any I/O device without the need for additional external logic.

Each peripheral device in a microcomputer system usually has a "service routine" associated with it. The routine manages the software interface between the device and the CPU. The functional definition of the 8255A is programmed by the I/O service routine and becomes an extension of the system software. By examining the I/O devices interface characteristics for both data transfer and timing, and matching this information to the examples and tables in the detailed operational description, a control word can easily be developed to initialize the 8255A to exactly "fit" the application. Figures 19 through 25 present a few examples of typical applications of the 8255A.




Figure 19. Printer Interface




Figure 20. Keyboard and Display Interface




Figure 21. Keyboard and Terminal Address Interface

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 22. Digital to Analog, Analog to Digital




Figure 23. Basic Floppy Disk Interface




Figure 24. Basic CRT Controller Interface




Figure 25. Machine Tool Controller Interface

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ABSOLUTE MAXIMUM RATINGS*

Ambient Temperature Under Bias. 0°C to 70°C
 Storage Temperature -65°C to +150°C
 Voltage on Any Pin
 With Respect to Ground -0.5V to +7V
 Power Dissipation 1 Watt

*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to this device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

D.C. CHARACTERISTICS (T_A = 0°C to 70°C, V_{CC} = +5V ± 10%, GND = 0V) *

Symbol	Parameter	Min.	Max.	Unit	Test Conditions
V _{IL}	Input Low Voltage	-0.5	0.8	V	
V _{IH}	Input High Voltage	2.0	V _{CC}	V	
V _{OL} (DB)	Output Low Voltage (Data Bus)		0.45*	V	I _{OL} = 2.5mA
V _{OL} (PER)	Output Low Voltage (Peripheral Port)		0.45*	V	I _{OL} = 1.7mA
V _{OH} (DB)	Output High Voltage (Data Bus)	2.4		V	I _{OH} = -400µA
V _{OH} (PER)	Output High Voltage (Peripheral Port)	2.4		V	I _{OH} = -200µA
I _{DAR} (1)	Darlington Drive Current	-1.0	-4.0	mA	R _{EXT} = 750Ω; V _{EXT} = 1.5V
I _{CC}	Power Supply Current		120	mA	
I _{IL}	Input Load Current		±10	µA	V _{IN} = V _{CC} to 0V
I _{OFL}	Output Float Leakage		±10	µA	V _{OUT} = V _{CC} to .45V

NOTE:

1. Available on any 8 pins from Port B and C.

CAPACITANCE (T_A = 25°C, V_{CC} = GND = 0V)

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions
C _{IN}	Input Capacitance			10	pF	f _c = 1MHz
C _{I/O}	I/O Capacitance			20	pF	Unmeasured pins returned to GND

A.C. CHARACTERISTICS (T_A = 0°C to 70°C, V_{CC} = +5V ± 10%, GND = 0V) *

Bus Parameters

READ

Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
t _{AR}	Address Stable Before READ	0		0		ns
t _{RA}	Address Stable After READ	0		0		ns
t _{RR}	READ Pulse Width	300		300		ns
t _{RD}	Data Valid From READ ⁽¹⁾		250		200	ns
t _{DF}	Data Float After READ	10	150	10	100	ns
t _{RV}	Time Between READs and/or WRITEs	850		850		ns

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



8255A/8255A-5

A.C. CHARACTERISTICS (Continued)

WRITE

Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
t _{AW}	Address Stable Before WRITE	0		0		ns
t _{WA}	Address Stable After WRITE	20		20		ns
t _{WW}	WRITE Pulse Width	400		300		ns
t _{DW}	Data Valid to WRITE (T.E.)	100		100		ns
t _{WD}	Data Valid After WRITE	30		30		ns


OTHER TIMINGS

Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
t _{WB}	WR = 1 to Output ¹⁾		350		350	ns
t _{IR}	Peripheral Data Before RD	0		0		ns
t _{IR}	Peripheral Data After RD	0		0		ns
t _{AK}	ACK Pulse Width	300		300		ns
t _{ST}	STB Pulse Width	500		500		ns
t _{PS}	Per. Data Before T.E. of STB	0		0		ns
t _{PH}	Per. Data After T.E. of STB	180		180		ns
t _{AD}	ACK = 0 to Output ¹⁾		300		300	ns
t _{KD}	ACK = 1 to Output Float	20	250	20	250	ns
t _{WOB}	WR = 1 to OBF = 0 ¹⁾		650		650	ns
t _{AOB}	ACK = 0 to OBF = 1 ¹⁾		350		350	ns
t _{SIB}	STB = 0 to IBF = 1 ¹⁾		300		300	ns
t _{RIB}	RD = 1 to IBF = 0 ¹⁾		300		300	ns
t _{RIIT}	RD = 0 to INTR = 0 ¹⁾		400		400	ns
t _{SIT}	STB = 1 to INTR = 1 ¹⁾		300		300	ns
t _{AIT}	ACK = 1 to INTR = 1 ¹⁾		350		350	ns
t _{WIT}	WR = 0 to INTR = 0 ^{1),3)}		450		450	ns


NOTES:

- Test Conditions: C_L = 150 pF.
 - Period of Reset pulse must be at least 50µs during or after power on. Subsequent Reset pulse can be 500 ns min.
 - INTR↑ may occur as early as WR↓.
- ¹⁾ For Extended Temperature EXPRESS, use M8255A electrical parameters.



A.C. TESTING INPUT, OUTPUT WAVEFORM



A.C. TESTING LOAD CIRCUIT





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

WAVEFORMS




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

WAVEFORMS (Continued)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

WAVEFORMS (Continued)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54160/74160 Synchronous Decade Counter with Direct Clear

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL						
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package					
		C	P	M	CF		C	P	M	CF		C	P	M	CF		C	P	M	CF			
T.I.											SN54LS160	J	Q		WKT	SN54160	J	Q		WKT			
FAIRCHILD											SN74LS160	J	Q		NM	SN74160	J	Q		NM			
MOTOROLA											DM54LS160					DM54160A							
N.S.C.											DM74LS160					DM74160A							
PHILIPS																N74160							
SIGNETICS																S54160	F	Q	B	Q	WZ		
SIEMENS																N74160	F	Q	B	Q			
FUJITSU																							
HITACHI																HD74LS160	P	I			HD74160	Q	P
mitsubishi																M74LS160	P	I			M53360	P	Q
AMD	Am54S160				J						Am74LS160				I								
	Am74S160				U						Am54LS160				I								
TOSHIBA																							

Electrical Characteristics SN54LS160/SN74LS160								
absolute maximum ratings over operating free-air temperature range								
Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS -55°C to 125°C SN74LS 0°C to 70°C					
Input voltage	7V	Storage temperature range	-65°C to 150°C					
recommended operating conditions								
		SN54LS160	SN74LS160	UNIT				
		MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}		4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}				-400			-400	μA
Low-level output current, I _{OL}				4			8	mA
Input clock frequency, f _{clock}		0		25	0		25	MHz
Width of clock pulse, t _{w(clock)}		25			25			ns
Width of clear pulse, t _{w(clear)}		20			20			ns
Setup time, t _{setup}	Data inputs A, B, C, D	20			20			ns
	Enable P or T	20			20			ns
	Load	20			20			ns
	Clear	20			20			ns
Hold time at any input, t _{hold}		0			0			ns
Operating free-air temperature, T _A		-55		125	0		70	°C
electrical characteristics over recommended operating free-air temperature range								
PARAMETER*	TEST CONDITIONS†		MIN	TYP‡	MAX	UNIT		
V _{IH}	High-level input voltage		2			V		
V _{IL}	Low-level input voltage			0.8		V		
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18 mA		-1.5		V		
V _{OH}	High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OH} = -400 μA	2.7	3.4		V		
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OL} = 8 mA	0.35	0.5		V		
I _I	Input current at maximum input voltage	Load, clock or enable T		0.2		mA		
		Other inputs		0.1		mA		
I _{IH}	High-level input current	Load, clock or enable T		40		μA		
		Other inputs		20		μA		
I _{IL}	Low-level input current	Load, clock or enable T		0.8		mA		
		Other inputs		0.4		mA		
I _{OS}	Short-circuit output current*	V _{CC} = MAX	-20	100		mA		
I _{CCH}	Supply current, all outputs high	V _{CC} = MAX, See Note 2	SN54LS	18	31	mA		
			SN74LS	18	31	mA		
I _{CCL}	Supply current, all outputs low	V _{CC} = MAX, See Note 3	SN54LS	19	32	mA		
			SN74LS	19	32	mA		
f _{max}	Maximum clock frequency		25	32		ns		
t _{PLH}	from Clock to output	V _I = 5V, T _v = 25°C		20	35	ns		
t _{PHL}	Ripple carry			18	35	ns		
t _{PLH}	from Clock (load input high) to output Any Q	C _L = 15pF, R _L = 2kΩ		13	24	ns		
t _{PHL}	from Clock (load input low) to output Any Q			18	27	ns		
t _{PHL}	to output Any Q	See Note 4		13	24	ns		
t _{PHL}	to output Any Q			18	27	ns		
t _{PHL}	from Enable T			9	14	ns		
t _{PHL}	to output Ripple carry			9	14	ns		
t _{PHL}	from Clear to output Any Q			20	28	ns		




† For conditions shown as MIN or MAX use the appropriate value specified under recommended operating conditions.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than one output should be shorted at a time.
 † t_{PLH} = propagation delay time; low to high level output.
 † t_{PHL} = propagation delay time; high to low level output.

CONTINUED ON NEXT PAGE

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Functional Block Diagram



typical clear, preset, count, and inhibit sequences

Illustrated below is the following sequence:

1. Clear outputs to zero.
2. Preset to BCD seven.
3. Count to eight, nine, zero, one, two, and three.
4. Inhibit



LS160 SYNCHRONOUS DECADE COUNTER
(See P 160 for '160)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54161/74161 Synchronous 4-Bit Binary Counter with Direct Clear

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF
T.I.																				
FAIRCHILD																				
MOTOROLA																				
N.S.C.																				
PHILIPS																				
SIGNETICS																				
SIEMENS																				
FUJITSU																				
Hitachi																				
MITSUBISHI																				
NEC																				
AMD	Am54S161				Am74LS161				Am74LS161				Am74LS161							

Electrical Characteristics SN54LS161/SN74LS161

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS -55°C to 125°C
Input voltage	5.5V		SN74LS 0°C to 70°C
		Storage temperature range	-65°C to 150°C


recommended operating conditions

	SN54LS161			SN74LS161			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			400			400	μA
Low-level output current, I _{OL}			4			8	mA
Input clock frequency, f _{clock}		0	25		0	25	MHz
Width of clock pulse, t _w (clock)		25			25		ns
Width of clear pulse, t _w (clear)		20			20		ns
Setup time, t _{setup}	Data inputs A, B, C, D		20		20		ns
	Enable P or T		20		20		ns
	Load		20		20		ns
	Clear		20		20		ns
Hold time at any input, t _{hold}		0			0		ns
Operating free-air temperature, T _A		-55	125		0	70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage			0.8	V	
V _I	Input clamp voltage	V _{CC} = MIN, I _I = 18mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OH} = -400μA	2.7	3.4	V	
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OL} = 8mA		0.35	0.5	V
I _I	Input current at maximum voltage	Load, clock or T		0.2	mA	
		Other input		0.1	mA	
I _{IH}	High-level input current	Load, clock or enable T		40	μA	
		Other inputs			μA	
I _{IL}	Low-level input current	Load, clock or enable T		0.8	mA	
		Other inputs		0.4	mA	
I _{OC}	Short-circuit output current	V _{CC} = MAX	-20	100	mA	
I _{OCH}	Supply current, all outputs high	V _{CC} = MAX, See Note 2	SN54LS	18	31	mA
			SN74LS	18	31	mA
I _{OCL}	Supply current, all outputs low	V _{CC} = MAX, See Note 3	SN54LS	19	32	mA
			SN74LS	19	32	mA
t _{max}	Maximum clock frequency		25	32	ns	
t _{PLH}	from Clock to output		20	35	ns	
t _{PHL}	Ripple carry	V _{CC} = V, T _A = 25°C, CL = 15pF, RL = 2kΩ, See Note 4	18	35	ns	
t _{PLH}	from Clock (load input high) to output Any Q		13	24	ns	
t _{PHL}	from Clock (load input low) to output Any Q		18	27	ns	
t _{PLH}	from Clock (load input low) to output Any Q		13	24	ns	
t _{PHL}	from Enable T to output Ripple carry		18	27	ns	
t _{PLH}	from Enable T to output Ripple carry		9	14	ns	
t _{PHL}	from Clear to output Any Q		9	14	ns	
t _{PHL}	from Clear to output Any Q		20	28	ns	

Pin Assignments (Top View)



- NOTES: 1. This is the voltage between two emitters of a multiple-emitter transistor. For these circuits, this rating applies between the count enable inputs P and T.
 2. I_{OCH} is measured with the clock input high, then again with the load input low, with all other inputs high and all outputs open.
 3. I_{OCL} is measured with the clock input high, then again with the clock input low, with all other inputs low and all outputs open.
 4. Propagation delay for clearing is measured from the clear input for the 161.

If conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

† All typical values are at V_{CC} = 5V, T_A = 25°C.

♦ Not more than one output should be shorted at a time.

* t_{PLH} = propagation delay time, low-to-high-level output


t_{PHL} = propagation delay time, high-to-low-level output

CONTINUED ON NEXT PAGE

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


54161/74161 (CONTINUED)

Functional Block Diagram



161 SYNCHRONOUS BINARY COUNTER

Functional Block Diagram




LS161 SYNCHRONOUS BINARY COUNTER

typical clear, preset, count, and inhibit sequences

Illustrated below is the following sequence:

1. Clear outputs to zero
2. Preset to binary twelve
3. Count to thirteen, fourteen, fifteen, zero, one, and two
4. Inhibit



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของบริษัท การช่าง เนชั่น กรุ๊ป จำกัด ไม่อนุญาตให้นำไปใช้โดยไม่ขออนุญาตจากทางบริษัท
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54164/74164 8-Parallel-Out Serial Shift Register

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL							
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package					
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF				
T.I.									SN54LS164	J(D)		WD	SN54164	J(D)		WD	SN54L164	J(D)		WD	SN74L164	J(D)		WD
FAIRCHILD									FM54S164/FM54LS164	D(D)		FD	FM54164/FM54S164	D(D)		FD								
MOTOROLA									SN74LS164	P(D)			MC74164	P(D)							DM54L164	J(D)		WD
N.S.C.									DM74LS164	(D)			DM74164	(D)							DM74L164	J(D)		WD
PHILIPS									N74LS164	(D)			N74164	(D)										
SIGNETICS									N74LS164	A(D)			SS4164	F(D)	A(D)									
SIEMENS													N74164	F(D)	A(D)									
FUJITSU									74LS164	M(D)														
HITACHI									HD74LS164	P(D)			HD74164	(D)	PD									
mitsubishi									M74LS164	P(D)			M53364	PD										
NEC									AM74LS	C(D)			μPB2164	DD										
TOSHIBA																					TD3503A	PD		
AMD									Am74LS164															

Electrical Characteristics SN54LS164/SN74LS164

absolute maximum ratings over operating free-air temperature range


Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54 [†] -55°C to 125°C
Input voltage	7V	SN74 [†] 0°C to 70°C	
		Storage temperature range	-65°C to 150°C

recommended operating conditions

	SN54LS164			SN74LS164			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-400			-400	μA
Low-level output current, I _{OL}			4			8	mA
Clock frequency, f _{clock}	0		25	0		25	MHz
Width of clock or clear input pulse, t _w	20			20			ns
Data setup time, t _{setup}	15			15			ns
Data hold time, t _{hold}	5			5			ns
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range



PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage			0.8	V
V _I	input clamp voltage, V _{CC} =MIN, I _I =-18mA			-1.5	V
V _{OH}	High-level output voltage, V _{CC} =MIN, V _{IH} =2V, V _{IL} =0.8V, I _{OH} =-400μA	2.7		3.5	V
V _{OL}	Low-level output voltage, V _{CC} =MIN, V _{IH} =2V, V _{IL} =0.8V, I _{OL} =8mA		0.35	0.5	V
I _I	input current maximum, V _{CC} =MAX, V _I =7V			0.1	mA
I _{IH}	High-level input current, V _{CC} =MAX, V _I =2.7V			20	μA
I _{IL}	Low-level input current, V _{CC} =MAX, V _I =0.4V			0.4	mA
I _{OS}	Short-circuit output current †, V _{CC} =MAX	SN54LS -26		100	mA
		SN74LS -20		100	mA
I _{CC}	Supply current, V _{CC} =MAX, See Note 1		16	27	mA
f _{max}	Maximum clock frequency, V _{CC} =5V, T _A =25°C, R _L =7kΩ	C _L =15pF	25	36	MHz
IPHL	Propagation delay time, high-to-low level 0 outputs from clock input, C _L =15pF		24	36	ns
IPLH	Propagation delay time, low-to-high level 0 outputs from clock input, C _L =15pF		17	27	ns
IPH	Propagation delay time, high-to-low level 0 outputs from clock input, C _L =15pF		21	32	ns



Function Table

164, 74LS164, 74L164 (see Note 2)

INPUTS		OUTPUTS					
CLEAR	CLOCK	A	B	QA	QB	...	QH
L	X	X	X	L	L	...	L
H	L	X	X	QA ₀	QB ₀	...	QH ₀
H	↑	H	H	QA _n	QB _n	...	QH _n
H	↑	L	X	QA _n	QB _n	...	QH _n
H	↑	X	L	QA _n	QB _n	...	QH _n



- NOTES: 1. I_{CC} is measured with outputs open, serial inputs grounded, and a momentary ground, then 4.5V, applied to clear.
 2. H = High level (steady state), L = Low-level (steady state)
 X = irrelevant (any input, including transitions)
 † = transition from low to high level.
 QA₀, QB₀, QH₀ = the level of QA, QB, or QH, respectively, before the indicated steady-state input conditions were established.
 QA_n, QB_n = the level of QA or QB before the most-recent † transition of the clock; indicates a one-bit shift.

† For conditions shown at MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.
 ‡ All typical values are at V_{CC}=5V, T_A=25°C.
 * Not more than two outputs should be shunted at a time.

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54390/74390

Dual 4-Bit Decade Counter

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL			Standard TTL			Low-Power TTL		
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			
		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF	
T. I.																	
FAIRCHILD																	
MOTOROLA																	
N. S. C.																	
PHILIPS																	
SIGNESTICS																	
SIEMENS																	
FUJITSU																	
HTACH																	
MITUBISHI									M74LS390	PQ							
NEC																	
TOSHIBA																	

Electrical Characteristics SN54LS390/SN74LS390

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	TV	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	TV	Storage temperature range	SN74LS	0°C to 170°C
				-65°C to 125°C


recommended operating conditions

	SN54LS390			SN74LS390			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			400			400	μA
Low-level output current, I _{OL}			4			8	mA
Count frequency, f _{count}	A input	0	25	0	25		MHz
	B input	0	20	0	20		
Pulse width, t _w	A input high or low	20	20				ns
	B input high or low	25	25				
Clear inactive-state setup time, t _{setup}	Clear high	20	20				ns
	Clear low	25	25				
Operating free-air temperature, T _A	-55	125	0	70			°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER #	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT
V _{HI} High-level input voltage			2		V
V _{LO} Low-level input voltage			0.9		V
V _I Input clamp voltage	V _{CC} =MIN, I _I =-18mA			-1.5	V
V _{OH} High-level output voltage	V _{CC} =MIN, V _{HI} =2V, V _{LO} =0.8V, I _{OH} =-400μA	2.7	3.4		V
V _{OL} Low-level output voltage	V _{CC} =MIN, V _{HI} =2V, V _{LO} =0.8V, I _{OL} =8mA		0.35	0.5	mA
I _I Input current at maximum input voltage	Clear			0.1	μA
	Input A	V _{CC} =MAX, V _I 5V		0.2	
	Input B	V _{CC} =MAX, V _I 5V		0.4	
I _{HI} High-level input current	Clear			20	mA
	A	V _{CC} =MAX, V _I =2.4V		100	
I _{LI} Low-level input current	B			100	
	Clear			0.4	mA
I _{OS} Short-circuit output current	A	V _{CC} =MAX		-1.6	
	B	V _{CC} =MAX		-2.4	
I _{CC} Supply current	SN54	V _{CC} =MAX	-20	100	mA
	SN74	V _{CC} =MAX	20	100	
f _{max} from A to output O _A	SN54	V _{CC} =MAX	15	25	MHz
	SN74	V _{CC} =MAX	20	30	
t _{PLH} from A to output O _A	SN54	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =2kΩ	12	20	ns
	SN74	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =2kΩ	13	20	
t _{PLH} from A to output O _C	SN54	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =2kΩ	37	60	ns
	SN74	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =2kΩ	39	60	
t _{PLH} from B to output O _B	SN54	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =2kΩ	13	21	ns
	SN74	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =2kΩ	14	21	
t _{PLH} from B to output O _C	SN54	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =2kΩ	24	39	ns
	SN74	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =2kΩ	26	39	
t _{PLH} from B to output O _D	SN54	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =2kΩ	13	21	ns
	SN74	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =2kΩ	14	21	
t _{PHL} from Clear to Any output			24	39	ns

Pin Assignment (Top View)




Function Table

COUNT	OUTPUT				COUNT	OUTPUT			
	O _A	O _B	O _C	O _D		O _A	O _B	O _C	O _D
0	L	L	L	L	0	L	L	L	L
1	L	L	L	H	1	L	L	L	H
2	L	L	H	L	2	L	L	H	L
3	L	L	H	H	3	L	L	H	H
4	L	H	L	L	4	L	H	L	L
5	L	H	L	H	5	L	H	L	H
6	L	H	H	L	6	H	L	L	L
7	L	H	H	H	7	H	L	L	H
8	H	L	L	L	8	H	L	L	L
9	H	L	L	H	9	H	L	L	H

positive logic: High input to clear resets all four outputs low

Functional Block Diagram



NOTES: 1. I_{CC} is measured with all outputs open, both clear inputs grounded following momentary connection to 4.5V, and all other inputs grounded.
 A. Output O_A is connected to input B for BCD count.
 B. Output O_D is connected to input A for binary count.

† The arrow indicates the falling edge of the clock pulse is used for reference.
 ‡ f_{max} = maximum count frequency. t_{PHL} = propagation delay time, high-to-low-level output. t_{PLH} = propagation delay time, low-to-high-level output.
 § For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 ¶ All typical values are at V_{CC}=5V, T_A=25°C.
 * Not more than one output should be shorted at a time.



MOTOROLA

LF347
LF351
LF353

JFET INPUT OPERATIONAL AMPLIFIERS

These low cost JFET input operational amplifiers combine two state-of-the-art linear technologies on a single monolithic integrated circuit. Each internally compensated operational amplifier has well matched high voltage JFET input devices for low input offset voltage. The BIFET technology provides wide bandwidths and fast slew rates with low input bias currents, input offset currents, and supply currents.

These devices are available in single, dual and quad operational amplifiers which are pin-compatible with the industry standard MC1741, MC1458, and the MC3403/LM324 bipolar devices.

- Input Offset Voltage of 5.0 mV Max (LF347B)
- Low Input Bias Current – 50 pA
- Low Input Noise Voltage – 16 nV/√Hz
- Wide Gain Bandwidth – 4.0 MHz
- High Slew Rate – 13 V/μs.
- Low Supply Current – 1.8 mA per Amplifier
- High Input Impedance – 10¹² Ω
- High Common-Mode and Supply Voltage Rejection Ratios – 100 dB

MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Supply Voltage	V _{CC}	+ 18	V
	V _{EE}	- 18	V
Differential Input Voltage	V _{ID}	± 30	V
Input Voltage Range (Note 1)	V _{IDR}	± 15	V
Output Short Circuit Duration (Note 2)	t _S	Continuous	
Power Dissipation at T _A = + 25°C	P _D	900	mW
	1/θ _{JA}	10	mW/°C
Operating Ambient Temperature Range	T _A	0 to + 70	°C
Operating Junction Temperature Range	T _J	115	°C
Storage Temperature Range	T _{stg}	-65 to + 150	°C

NOTES:


1. Unless otherwise specified, the absolute maximum negative input voltage is limited to the negative power supply.
2. Any amplifier output can be shorted to ground indefinitely. However, if more than one amplifier output is shorted simultaneously, maximum junction temperature ratings may be exceeded.

FAMILY OF BIFET OPERATIONAL AMPLIFIERS SILICON MONOLITHIC INTEGRATED CIRCUITS

N SUFFIX
PLASTIC PACKAGE
CASE 626-05
(LF351, LF353 Only)





D SUFFIX
PLASTIC PACKAGE
CASE 751-02
SO-8
(LF351, LF353 Only)




N SUFFIX
PLASTIC PACKAGE
CASE 646-06
(LF347 Only)



D SUFFIX
PLASTIC PACKAGE
CASE 751A-02
SO-14

ORDERING INFORMATION

Function	Device	Package
Single	LF351D	SO-8
Single	LF351N	Plastic DIP
Dual	LF353D	SO-8
Dual	LF353N	Plastic DIP
Quad	LF347D	SO-14
Quad	LF347BN	Plastic DIP
Quad	LF347N	Plastic DIP

MOTOROLA LINEAR/INTERFACE DEVICES

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




LM111 LM211 LM311

HIGHLY FLEXIBLE VOLTAGE COMPARATORS

The ability to operate from a single power supply of 5.0 to 30 volts or ± 15 volt split supplies, as commonly used with operational amplifiers, makes the LM111/LM211/LM311 a truly versatile comparator. Moreover, the inputs of the device can be isolated from system ground which the output can drive loads referenced either to ground, the VCC or the VEE supply. This flexibility makes it possible to drive DTL, RTL, TTL, or MOS logic. The output can also switch voltages to 50 volts at currents to 50 mA. Thus the LM111/LM211/LM311 can be used to drive relays, lamps or solenoids.

**HIGH PERFORMANCE
VOLTAGE COMPARATORS**

**SILICON MONOLITHIC
INTEGRATED CIRCUIT**



**H SUFFIX
METAL PACKAGE
CASE 601-04**

**N SUFFIX
PLASTIC PACKAGE
CASE 626-05
(LM311 Only)**

**J-8 SUFFIX
CERAMIC PACKAGE
CASE 693-02**

**D SUFFIX
PLASTIC PACKAGE
CASE 751-02
SO-8
(LM211/LM311 Only)**

ORDERING INFORMATION

Device	Temperature Range	Package
LM111H LM111J-8	-55°C to +125°C	Metal Can Ceramic DIP
LM211D LM211H LM211J-8	-25°C to +85°C	SO-8 Metal Can Ceramic DIP
LM311D LM311J-8 LM311N	0°C to +70°C	SO-8 Ceramic DIP Plastic DIP

MOTOROLA LINEAR/INTERFACE DEVICES

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MC1488

QUAD LINE DRIVER


The MC1488 is a monolithic quad line driver designed to interface data terminal equipment with data communications equipment in conformance with the specifications of EIA Standard No. EIA-232C.

Features:


- Current Limited Output ± 10 mA typ
- Power Off Source Impedance 300 Ohms min
- Simple Slew Rate Control with External Capacitor
- Flexible Operating Supply Range
- Compatible with All Motorola MDTL and MTL Logic Families

QUAD MDTL LINE DRIVER EIA-232C


SILICON MONOLITHIC
INTEGRATED CIRCUIT




PIN CONNECTIONS



TYPICAL APPLICATION



CIRCUIT SCHEMATIC (1/4 OF CIRCUIT SHOWN)



MOTOROLA LINEAR/INTERFACE DEVICES

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ORDERING INFORMATION

Device	Temperature Range	Package
MC1495L	0°C to +70°C	Ceramic DIP
MC1595L	-55°C to +125°C	Ceramic DIP

**MC1495L
MC1595L**

Specifications and Applications Information

**WIDEBAND MONOLITHIC
FOUR-QUADRANT MULTIPLIER**


... designed for uses where the output is a linear product of two input voltages. Maximum versatility is assured by allowing the user to select the level shift method. Typical applications include: multiply, divide*, square root*, mean square*, phase detector, frequency doubler, balanced modulator/demodulator, electronic gain control.

*When used with an operational amplifier.

- Wide Bandwidth
- Excellent Linearity -- 1% max Error on X-Input, 2% max Error on Y-Input -- MC1595L
- Excellent Linearity -- 2% max Error on X-Input, 4% max Error on Y-Input -- MC1495L
- Adjustable Scale Factor, K
- Excellent Temperature Stability
- Wide Input Voltage Range -- ± 10 Volts
- ± 15 Volt Operation

**LINEAR FOUR-QUADRANT
MULTIPLIER**

**SILICON MONOLITHIC
INTEGRATED CIRCUIT**



**FIGURE 1 -- FOUR-QUADRANT
MULTIPLIER TRANSFER CHARACTERISTIC**




FIGURE 2 -- TRANSCONDUCTANCE BANDWIDTH





FIGURE 3 -- CIRCUIT SCHEMATIC



MOTOROLA LINEAR/INTERFACE DEVICES

ORDERING INFORMATION

Device	Temperature Range	Package
MC1496D	0°C to +70°C	SO-14
MC1496G		Metal Can
MC1496L		Ceramic DIP
MC1496P		Plastic DIP
MC1596G	55°C to +125°C	Metal Can
MC1596L		Ceramic DIP

Specifications and Applications Information

BALANCED MODULATOR/ DEMODULATOR

... designed for use where the output voltage is a product of an input voltage (signal) and a switching function (carrier). Typical applications include suppressed carrier and amplitude modulation, synchronous detection, FM detection, phase detection, and chopper applications. See Motorola Application Note AN-531 for additional design information.

- Excellent Carrier Suppression - 65 dB typ @ 0.5 MHz
- 50 dB typ @ 10 MHz
- Adjustable Gain and Signal Handling
- Balanced Inputs and Outputs
- High Common Mode Rejection - 85 dB typ




FIGURE 1 - SUPPRESSED CARRIER OUTPUT WAVEFORM




FIGURE 2 - SUPPRESSED CARRIER SPECTRUM





FIGURE 3 - AMPLITUDE MODULATION OUTPUT WAVEFORM


FIGURE 4 - AMPLITUDE MODULATION SPECTRUM



**MC1496
MC1596**

BALANCED MODULATOR/DEMODULATOR

SILICON MONOLITHIC INTEGRATED CIRCUIT



MOTOROLA LINEAR/INTERFACE DEVICES

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**LF355, LF356,
LF357* LF355B,
LF356B, LF357B***

**Specifications and Applications
Information**

**MONOLITHIC JFET INPUT
OPERATIONAL AMPLIFIERS**

These internally compensated operational amplifiers incorporate highly matched JFET devices on the same chip with standard bipolar transistors. The JFET devices enhance the input characteristics of these operational amplifiers by more than an order of magnitude over conventional amplifiers.

This series of op amps combines the low current characteristics typical of FET amplifiers with the low initial offset voltage and offset voltage stability of bipolar amplifiers. Also, nulling the offset voltage does not degrade the drift or common mode rejection.

- Low Input Bias Current — 30 μ A
- Low Input Offset Current — 3.0 pA
- Low Input Offset Voltage — 1.0 mV
- Temperature Compensation of Input Offset Voltage — 3.0 μ V/ $^{\circ}$ C
- Low Input Noise Current — 0.01 pA/ $\sqrt{\text{Hz}}$
- High Input Impedance — $10^{12}\Omega$
- High Common-Mode Rejection Ratio — 100 dB
- High DC Voltage Gain — 106 dB

SERIES FEATURES

- LF355/355B — Low Power Supply Current
- LF356/356B — Wide Bandwidth
- LF357/357B — Wider Bandwidth Decompensated ($A_{Vmin} = 5$)

	LF355/355B	LF356/356B	LF357/357B
Fast Settling Time to 0.01%	4.0 μ s	1.5 μ s	1.5 μ s
Fast Slew Rate	5.0 V/ μ s	12 V/ μ s	50 V/ μ s
Wide Gain Bandwidth	2.5 MHz	5.0 MHz	20 MHz
Low Input Noise Voltage	20 nV/ $\sqrt{\text{Hz}}$	12 nV/ $\sqrt{\text{Hz}}$	12 nV/ $\sqrt{\text{Hz}}$


ORDERING INFORMATION

Device	Temperature Range	Package
LF355BH,H	0 to +70 $^{\circ}$ C	Metal Can
LF355BJ,J	0 to +70 $^{\circ}$ C	Ceramic DIP
LF356BH,H	0 to +70 $^{\circ}$ C	Metal Can
LF356BJ,J	0 to +70 $^{\circ}$ C	Ceramic DIP
LF357BH,H	0 to +70 $^{\circ}$ C	Metal Can
LF357BJ,J	0 to +70 $^{\circ}$ C	Ceramic DIP


**MONOLITHIC JFET
OPERATIONAL AMPLIFIERS**

**SILICON MONOLITHIC
INTEGRATED CIRCUITS**

**H SUFFIX
METAL PACKAGE
CASE 601-04**



**J SUFFIX
CERAMIC PACKAGE
CASE 693-02**



APPLICATIONS

The LF series is suggested for all general purpose FET input amplifier requirements where precision and frequency response flexibility are of prime importance.

Specific applications include:

- Sample and Hold Circuits
- High Impedance Buffers
- Fast D/A and A/D Converters
- Precision High Speed Integrators
- Wideband, Low Noise, Low Drift Amplifiers

***NOTE:** The LF357/357B are designed for wider bandwidth applications. They are decompensated ($A_{Vmin} = 5$).

MOTOROLA LINEAR/INTERFACE DEVICES

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**SCL4049UB Inverting
SCL4050B Non-Inverting**



**CMOS
HEX BUFFERS/CONVERTERS**

FEATURES


- ◆ Direct Drive of 2 TTL/DTL Loads
- ◆ Operation from Single Supply
- ◆ Pin-for-Pin Replacements for SCL4009B, SCL4010B

DESCRIPTION

The SCL4049UB and SCL4050B are Inverting and Non-Inverting Hex Buffers, respectively, and feature logic-level conversion using only one supply voltage (V_{CC}). The Input-signal high level (V_{IH}) can exceed the V_{CC} supply voltage when these devices are used for logic-level conversions. These devices are intended for use as CMOS-to-DTL/TTL converters and can drive directly two DTL/TTL Loads.

The SCL4049UB and SCL4050B are interchangeable with SCL4009UB and SCL4010B devices, respectively. In these applications the SCL4049UB and SCL4050B are pin-compatible with the SCL4009UB and SCL4010B, respectively, and can be substituted for these devices in existing as well as in new designs. Terminal No. 16 is not connected internally on the SCL4049UB or SCL4050B; therefore, connection to this terminal is of no consequence to circuit operation.

**CONNECTION DIAGRAM
(all packages)**



Add suffix for package:

- C 16-pin Cerdip
- D 16-pin Ceramic
- E 16-pin Epoxy
- F 16-pin Flat
- H Chip


RECOMMENDED OPERATING CONDITIONS

For maximum reliability:


DC Supply Voltage	$V_{CC} - V_{SS}$	3 to 15	Vdc
Operating Temperature	T_A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			

Note: These devices contain input protection networks to V_{SS} only. Therefore, $V_{IH}(\max)$ may exceed V_{CC} without damage (subject to absolute maximum ratings).

SCHEMATIC DIAGRAMS



LOGIC DIAGRAMS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCL4066B




CMOS QUAD ANALOG SWITCH

FEATURES

- ◆ Transmission or Multiplexing of Analog or Digital Signals
- ◆ 80Ω Typical ON-Resistance for 15-Volt operation*
- ◆ Switch ON-Resistance Matched to within 5Ω over 15-Volt Signal-Input Range
- ◆ ON-Resistance Flat over Full Peak-to-Peak Signal Range
- ◆ High Degree of Linearity:
 $\leq 0.5\%$ Distortion (typ) @ $f_{is} = 1\text{kHz}$,
 $V_{is} = 5\text{V}_{p-p}$, $V_{DD} - V_{SS} \geq 10\text{V}$, $R_L = 10\text{k}\Omega$
- ◆ Extremely Low OFF switch Leakage Resulting in very Low Offset Current and High Effective OFF Resistance:
 10pA (typ) @ $V_{DD} - V_{SS} = 10\text{V}$, $T_A = 25^\circ\text{C}$
- ◆ Extremely High Control Input Impedance (Control Circuit Isolated from Signal Circuit):
 $10^{12}\Omega$ (typ)
- ◆ Low Crosstalk between Switches:
 -50dB (typ) @ $f_{is} = 0.9\text{MHz}$, $R_L = 1\text{k}\Omega$
- ◆ Matched Control-Input to Signal-Output Capacitance Reduces Output Signal Transients
- ◆ Frequency Response, Switch ON = 40MHz (typ)

DESCRIPTION

The SCL4066B is a Quad Bilateral Switch intended for the transmission or multiplexing of analog or digital signals. It is pin-for-pin compatible with the SCL4016B, but exhibits a much lower ON-resistance. In addition, the ON-resistance is relatively constant over the full input signal range. The SCL4066 consists of four independent bilateral switches. A single control signal is required per switch. Both the P and the N device in a given switch are biased ON or OFF simultaneously by the control signal. As shown below, the well of the N-channel device on each switch is either tied to the input when the switch is ON or to V_{SS} when the switch is OFF. This configuration minimizes the variation of the switch-transistor threshold



RECOMMENDED OPERATING CONDITIONS


For maximum reliability:

DC Supply Voltage	$V_{DD} - V_{SS}$	3 to 15	Vdc
Operating Temperature	T_A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			


voltage with input-signal, and thus keeps the ON-resistance low over the full operating range.

The advantages over single-channel switches include peak input-signal voltage swings equal to the full supply voltage, and more constant ON-impedance over the input-signal range. For sample-and-hold applications, however, the SCL4016 is recommended.

SCHEMATIC DIAGRAM (one of four switches)



LOGIC DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCL4013B



CMOS DUAL D-TYPE FLIP-FLOP


FEATURES

- ◆ Independent Set and Reset Controls
- ◆ Static Operation
- ◆ Logic Edge-Clocked Design
- ◆ 16MHz Toggle Rate @ 10Vdc
- ◆ Balanced Output Drive Current Specifications

DESCRIPTION

The SCL4013B consists of two identical, independent D-type Flip-Flops. These devices can be used for shift register applications, and, by connecting the \bar{Q} output to the Data input, for counter and toggle applications. The logic level present at the D input is transferred to the Q output during the positive-going transition of the Clock pulse. Setting or resetting is independent of the Clock and is accomplished by a high level on the Set or Reset line, respectively.

CONNECTION DIAGRAM (all packages)



Add suffix for package:

- C 14-pin Cerdip
- D 14-pin Ceramic
- E 14-pin Epoxy
- F 14-pin Flat
- H Chip

TRUTH TABLE

CL	D	R	S	Q	\bar{Q}
▲	0	0	0	0	1
▲	1	0	0	1	0
x	0	0	0	0	\bar{Q}
x	x	1	0	0	1
x	x	0	1	1	0
x	x	1	1	1	1

NO CHANGE


- ▲ = Level Change
- x = Don't Care

RECOMMENDED OPERATING CONDITIONS


For maximum reliability:

DC Supply Voltage	$V_{DD} - V_{SS}$	3 to 15	Vdc
Operating Temperature	T_A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			

LOGIC DIAGRAM



BLOCK DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCL4046B
SCL4446B



CMOS PHASE-LOCKED LOOPS

FEATURES

- ◆ Very low power consumption – 70 μ W (typ) @ $f_o = 10$ kHz, 5Vdc
- ◆ Operating frequency range (no offset) – Up to 3MHz (typ) @ 10Vdc (SCL4046B) Up to 4MHz (typ) @ 10Vdc (SCL4446B)
- ◆ Low frequency drift – 0.04%/°C (typ) @ 10Vdc
- ◆ Choice of two phase comparators:
 1. Exclusive-OR network
 2. Edge-controlled memory network with phase-pulse output for lock indication
- ◆ VCO Inhibit control for ON-OFF keying and ultra-low standby power consumption
- ◆ High VCO linearity 1% (typ)
- ◆ Source-follower output of VCO control input (Demodulator Output)
- ◆ Zener Diode to assist Supply Regulation
- ◆ Balanced Output Drive Current Specifications


APPLICATIONS

- ◆ FM demodulator and modulator
- ◆ Frequency synthesis and multiplication
- ◆ Frequency discriminator
- ◆ Data synchronization
- ◆ Voltage-to-frequency conversion
- ◆ Tone decoding
- ◆ FSK-Modems
- ◆ Signal conditioning

DESCRIPTION

The SCL4046B and SCL4446B phase-locked loops contain two phase comparators, a voltage-controlled oscillator (VCO), a source follower, and zener diode. The comparators have two common inputs. The Signal input can be used directly coupled to large voltage signals, or indirectly coupled (with a series capacitor) to small voltage signals. The self-bias circuit adjusts small voltage signals in the linear region of the amplifier. Phase comparator I (an exclusive-OR gate) provides a digital error signal PCI_{out}, and maintains 90° phase shift at the center frequency between Signal and Comparator inputs (both at 50% duty cycle). Phase comparator II (with leading edge sensing logic) provides digital error signals PCI_{out} and Phase Pulses, and maintains a 0° phase shift between input signals (duty cycle is immaterial). The linear VCO produces an output signal VCO_{out} whose frequency is determined by the voltage of input VCO_{in} and the capacitor and resistors connected to pins C1A, C1B, R1, and R2. The source follower output, Demod Out, with an external resistor is used where the VCO_{in} signal is needed but no loading can be tolerated. The inhibit input Inh, when high, disables the VCO and source follower to minimize standby power consumption. The zener diode can be used to assist in power supply regulation.

CONNECTION DIAGRAM (all packages)



Add suffix for package:

- C 16-pin Cerdip
- D 16-pin Ceramic
- E 16-pin Epoxy
- F 16-pin Flat
- H Chip

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage	V _{DD} - V _{SS}	3 to 15	Vdc
Operating Temperature	T _A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			

BLOCK DIAGRAM




Fig. 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCL4060AB



CMOS 14-STAGE BINARY COUNTER AND OSCILLATOR


FEATURES

- ◆ 14 Fully Static Stages
- ◆ 10 Buffered Outputs Available
- ◆ Common Reset Line
- ◆ 8MHz Counting Rate @ 10Vdc
- ◆ All Active Oscillator Components on Chip for R-C or Crystal Control

DESCRIPTION

The SCL4060AB consists of an oscillator section and 14 ripple-carry binary counter stages. The oscillator configuration allows design of either R-C or crystal oscillator circuits. A Reset input is provided which resets the counter to the all-0's state. A high level on the Reset line accomplishes the reset function. The state of the counter is advanced one step in binary order on the negative transition of the Clock input ϕ . All inputs and outputs are fully buffered. Outputs are available from stages 4 through 10 and 12 through 14.

Applications include timers, frequency dividers, delay circuits and counter controls.



TRUTH TABLE

CLOCK	RESET	OUTPUT STATE
	0	No Change
	0	Advance to next state
X	1	All Outputs are low


X - Don't Care

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage	$V_{DD} - V_{SS}$	3 to 15	Vdc
Operating Temperature	T_A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			

LOGIC DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Monolithic Function Generator

GENERAL DESCRIPTION

The XR-2206 is a monolithic function generator integrated circuit capable of producing high quality sine, square, triangle, ramp, and pulse waveforms of high stability and accuracy. The output waveforms can be both amplitude and frequency modulated by an external voltage. Frequency of operation can be selected externally over a range of 0.01 Hz to more than 1 MHz.

The circuit is ideally suited for communications, instrumentation, and function generator applications requiring sinusoidal tone, AM, FM, or FSK generation. It has a typical drift specification of 20 ppm/°C. The oscillator frequency can be linearly swept over a 2000:1 frequency range, with an external control voltage, having a very small affect on distortion.

FUNCTIONAL BLOCK DIAGRAM



FEATURES

- Low-Sine Wave Distortion 0.5%, Typical
- Excellent Temperature Stability 20 ppm/°C, Typical
- Wide Sweep Range 2000:1, Typical
- Low-Supply Sensitivity 0.01%V, Typical
- Linear Amplitude Modulation
- TTL Compatible FSK Controls
- Wide Supply Range 10V to 26V
- Adjustable Duty Cycle 1% to 99%

ORDERING INFORMATION

Part Number	Package	Operating Temperature
XR-2206M	Ceramic	-55°C to +125°C
XR-2206N	Ceramic	0°C to +70°C
XR-2206P	Plastic	0°C to +70°C
XR-2206CN	Ceramic	0°C to +70°C
XR-2206CP	Plastic	0°C to +70°C

APPLICATIONS

- Waveform Generation
- Sweep Generation
- AM/FM Generation
- V/F Conversion
- FSK Generation
- Phase-Locked Loops (VCO)

ABSOLUTE MAXIMUM RATINGS

Power Supply	26V
Power Dissipation	750 mW
Derate Above 25°C	5 mW/°C
Total Timing Current	8 mA
Storage Temperature	-65°C to +150°C

SYSTEM DESCRIPTION

The XR-2206 is comprised of four functional blocks; a voltage-controlled oscillator (VCO), an analog multiplier and sine-shaper; a unity gain buffer amplifier; and a set of current switches.

The VCO actually produces an output frequency proportional to an input current, which is produced by a resistor from the timing terminals to ground. The current switches route one of the timing pins current to the VCO controlled by an FSK input pin, to produce an output frequency. With two timing pins, two discrete output frequencies can be independently produced for FSK Generation Applications.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้วงวนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

XR-2206




Figure 1. Basic Test Circuit.




Figure 5. Normalized Output Amplitude versus DC Bias at AM Input (Pin 1).




Figure 2. Output Amplitude as a Function of the Resistor, R_3 , at Pin 3.



Figure 6. Trimmed Distortion versus Timing Resistor.




Figure 3. Supply Current versus Supply Voltage, Timing, R .




Figure 7. Sine Wave Distortion versus Operating Frequency with Timing Capacitors Varied.




Figure 4. R versus Oscillation Frequency.




Figure 8. Frequency Drift versus Temperature.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

XR-2206




Figure 9. Circuit Connection for Frequency Sweep.




Figure 10. Circuit for Sine Wave Generation without External Adjustment. (See Figure 2 for Choice of R3).




Figure 12. Sinusoidal FSK Generator.




Figure 11. Circuit for Sine Wave Generation with Minimum Harmonic Distortion. (R3 Determines Output Swing—See Figure 2.)




Figure 13. Circuit for Pulse and Ramp Generation.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

XR-2206

Frequency-Shift Keying:

The XR-2206 can be operated with two separate timing resistors, R_1 and R_2 , connected to the timing Pin 7 and 8, respectively, as shown in Figure 12. Depending on the polarity of the logic signal at Pin 9, either one or the other of these timing resistors is activated. If Pin 9 is open-circuited or connected to a bias voltage $\geq 2V$, only R_1 is activated. Similarly, if the voltage level at Pin 9 is $\leq 1V$, only R_2 is activated. Thus, the output frequency can be keyed between two levels, f_1 and f_2 , as:

$$f_1 = 1/R_1C \text{ and } f_2 = 1/R_2C$$

For split-supply operation, the keying voltage at Pin 9 is referenced to V^- .

Output DC Level Control:

The dc level at the output (Pin 2) is approximately the same as the dc bias at Pin 3. In Figures 10, 11 and 12, Pin 3 is biased midway between V^+ and ground, to give an output dc level of $\approx V^+/2$.

APPLICATIONS INFORMATION

Sine Wave Generation

Without External Adjustment:

Figure 10 shows the circuit connection for generating a sinusoidal output from the XR-2206. The potentiometer, R_1 at Pin 7, provides the desired frequency tuning. The maximum output swing is greater than $V^+/2$, and the typical distortion (THD) is $< 2.5\%$. If lower sine wave distortion is desired, additional adjustments can be provided as described in the following section.

The circuit of Figure 10 can be converted to split-supply operation, simply by replacing all ground connections with V^- . For split-supply operation, R_3 can be directly connected to ground.

With External Adjustment:

The harmonic content of sinusoidal output can be reduced to $\approx 0.5\%$ by additional adjustments as shown in Figure 11. The potentiometer, R_A , adjusts the sine-shaping resistor, and R_B provides the fine adjustment for the waveform symmetry. The adjustment procedure is as follows:

1. Set R_B at midpoint, and adjust R_A for minimum distortion.
2. With R_A set as above, adjust R_B to further reduce distortion.

Triangle Wave Generation

The circuits of Figures 10 and 11 can be converted to triangle wave generation, by simply open-circuiting Pin 13 and 14 (i.e., S_1 open). Amplitude of the triangle is approximately twice the sine wave output.

FSK Generation

Figure 12 shows the circuit connection for sinusoidal FSK signal operation. Mark and space frequencies can be independently adjusted, by the choice of timing resistors, R_1 and R_2 ; the output is phase-continuous during transitions. The keying signal is applied to Pin 9. The circuit can be converted to split-supply operation by simply replacing ground with V^- .

Pulse and Ramp Generation

Figure 13 shows the circuit for pulse and ramp waveform generation. In this mode of operation, the FSK keying terminal (Pin 9) is shorted to the square-wave output (Pin 11), and the circuit automatically frequency-shifts itself between two separate frequencies during the positive-going and negative-going output waveforms. The pulse width and duty cycle can be adjusted from 1% to 99%, by the choice of R_1 and R_2 . The values of R_1 and R_2 should be in the range of 1 k Ω to 2 M Ω .

PRINCIPLES OF OPERATION

Description of Controls

Frequency of Operation:

The frequency of oscillation, f_0 , is determined by the external timing capacitor, C , across Pin 5 and 6, and by the timing resistor, R , connected to either Pin 7 or 8. The frequency is given as:

$$f_0 = \frac{1}{RC} \text{ Hz}$$

and can be adjusted by varying either R or C . The recommended values of R , for a given frequency range, as shown in Figure 4. Temperature stability is optimum for $4 \text{ k}\Omega < R < 200 \text{ k}\Omega$. Recommended values of C are from 1000 pF to 100 μF .

Frequency Sweep and Modulation:

Frequency of oscillation is proportional to the total timing current, I_T , drawn from Pin 7 or 8:

$$f = \frac{320 I_T \text{ (mA)}}{C \text{ (\mu F)}} \text{ Hz}$$

Timing terminals (Pin 7 or 8) are low-impedance points, and are internally biased at $+3V$, with respect to Pin 12. Frequency varies linearly with I_T over a wide range of current values, from 1 μA to 3 mA. The frequency can be controlled by applying a control voltage, V_C , to the activated timing pin as shown in Figure 9. The frequency of oscillation is related to V_C as:

$$f = \frac{1}{RC} \left(1 + \frac{R}{R_C} \left(1 - \frac{V_C}{3} \right) \right) \text{ Hz} \quad R_C \gg R$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

XR-2206

where V_C is in volts. The voltage-to-frequency conversion gain, K , is given as:

$$K = \frac{\partial f}{\partial V_C} = - \frac{0.32}{R_{CC}} \text{ Hz/V}$$

CAUTION: For safety operation of the circuit, I_T should be limited to ≤ 3 mA.


Output Amplitude:

Maximum output amplitude is inversely proportional to the external resistor, R_3 , connected to Pin 3 (see Figure 2). For sine wave output, amplitude is approximately 80 mV peak per k Ω of R_3 ; for triangle, the peak amplitude is approximately 180 mV peak per k Ω of R_3 . Thus, for example, $R_3 = 50$ k Ω would produce approximately ± 3 V sinusoidal output amplitude.

Amplitude Modulation:

Output amplitude can be modulated by applying a dc bias and a modulating signal to Pin 1. The internal impedance at Pin 1 is approximately 100 k Ω . Output amplitude varies linearly with the applied voltage at Pin 1, for values of dc bias at this pin, within ± 4 volts of $V^+/2$ as shown in Figure 5. As this bias level approaches $V^+/2$, the phase of the output signal is reversed, and the amplitude goes through zero. This property is suitable for phase-shift keying and suppressed-carrier AM generation. Total dynamic range of amplitude modulation is approximately 55 dB.

CAUTION: AM control must be used in conjunction with a well-regulated supply, since the output amplitude now becomes a function of V^+ .



EQUIVALENT SCHEMATIC DIAGRAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ขอขอบคุณความสำเร็จในครั้งนี้ ที่ได้รับความช่วยเหลือเป็นอย่างดีเยี่ยม
ในด้านสถานที่ อุปกรณ์และเครื่องมือเครื่องใช้ในการทำงาน และที่สำคัญอย่างยิ่ง
คือข้อมูลความรู้และอีกหลาย ๆ อย่าง อันเป็นผลิ์งานวิจัยชิ้นนี้สมบูรณ์แบบตามจุด
ประสงค์ที่ตั้งไว้ทุกประการ จากท่านอาจารย์กฤดากร กลุ่มการ และที่ปริญญาน
ินพนธ์ฉบับนี้เสร็จสมบูรณ์ด้วยดีก็ด้วยความช่วยเหลือแนะนำจากท่านอาจารย์ประดิษฐ์
วัชรนิบูลย์ และท่านอาจารย์ ดร.ไพศาล นาคินวัฒน์ และขอบคุณเพื่อน ๆ ที่ได้
ให้ความช่วยเหลือในด้านอื่น ๆ อย่างดีเยี่ยม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ดร.ประสิทธิ์ ประพัฒน์มงคลการ , หลักการระบบสื่อสาร , 2521
2. บัณฑิต ไรจน์อารยานนท์ , หลักการไฟฟ้าสื่อสาร , พิมพ์ครั้งที่ 1,ชุดความรู้ เฉพาะ อี้นดับ 6 , 2532
3. Lewis C. Eggebrecht , Interfacing to the IBM personal computer , Howard W.sams & Co.,Inc.,1983
4. E. Alexander Newcombe, Subbarayan Pasupathy, "Error Rate Monitoring For Digital Communications" , proceeding of the IEEE , Vol.70, No.8, August 1982
5. IBM Version , TURBO C, User's guide Reference guide Additions & Enhancements, version 1.5 , Borland International, inc.,1987