



เครื่องตรวจข้อสอบ

CAMERA TYPE OPTICAL READ MARKER



ปฏิญานินพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
ภาควิชาเทคนิคอุตสาหกรรม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2534

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไป **008399** การค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ปีการศึกษา 2534

ภาควิชาเทคนิคอุตสาหกรรม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องตรวจข้อสอบ (CAMERA TYPE OPTICAL READ MARKER)

ผู้จัดทำ

1. นายอธิพนธ์ เกตุแก้ว

2. นายปราโมทย์ อนันต์วราพงษ์

องจารย์ที่ปรึกษา

(อ.อุทัย ศรีธีระวิโรจน์)

กรรมการ

กรรมการ

()

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องตรวจข้อสอบ

(CAMERA TYPE OPTICAL READ MARKER)

นายอธิพนธ์ เกตุแก้ว
นายปราโมทย์ อนันต์วราพงษ์
อาจารย์ อุกฤษ ศรีธีระวิโรจน์ ที่ปรึกษา
ปีการศึกษา 2534

บทคัดย่อ

ปัจจุบันเครื่องตรวจข้อสอบได้มีการพัฒนาไปเป็นอย่างมาก ได้มีการนำเอาระบบคอมพิวเตอร์เข้ามาช่วยในการประมวลผลข้อมูล ทำให้สามารถตรวจข้อสอบได้เร็วขึ้นและเก็บรวบรวมข้อมูลได้ง่าย แต่ว่าอุปกรณ์ในการอ่านข้อมูลจากกระดาษคำตอบส่วนมากจะเป็นชุดอ่านแบบอินฟราเรด (infrared) ซึ่งอุปกรณ์นี้ทำให้เกิดข้อก้ำกัณฑ์ ในการออกแบบกระดาษคำตอบ, การใช้อุปกรณ์ในการระบายกระดาษคำตอบรวมทั้งรายละเอียดในการการอ่านยังหยาบอยู่ ดังนั้นเครื่องตรวจข้อสอบที่จัดทำขึ้นชุดนี้ จึงเน้นในการเปลี่ยนอุปกรณ์ในการอ่านข้อมูลจากชุดอ่านแบบอินฟราเรดมาเป็นกล้องโทรทัศน์ซึ่งทำให้การอ่านละเอียดขึ้น และสามารถออกแบบรูปแบบกระดาษคำตอบได้หลากหลายขึ้น ส่วนหน่วยประมวลผลและการจัดเก็บข้อมูลยังคงใช้ระบบคอมพิวเตอร์เช่นเดิม อนึ่งวิทยานิพนธ์ฉบับนี้ยังสามารถนำหลักการการอ่านข้อมูลโดยใช้กล้องโทรทัศน์ ไปประยุกต์ใช้กับงานอื่นๆได้อีก ซึ่งคงต้องมีการพัฒนากันอีกต่อไป

CAMERA TYPE OPTICAL READ MARKER

Mr. Artiphot Ketkeaw

Mr. Pramote Anunvrapon

Mr. U-thai Sritheeraviroj ADVISER

Semester 1/2534

ABSTRACT

Now a day, the checker answer-sheet machine has been developing so much and taking the computer system in DATA-processing. It makes checking the test faster and collects the data easier. The equipment in reading the data from answer sheet is read-set by infared witch this equipment makes over-limit. To design the answer sheet and detail in reading, is not still clear enough, so the camera type optical read marker need to change the equipment in reading the data from infared-answer sheet to be telescope which we can read the detail cleaser and design many answer-sheets. For the central processing unit and the data processing is still using the computer system. This is can take the priciple in reading the data by telescope in application with another work. We must more developer in the future.

สารบัญ

	หน้า
บทคัดย่อ	I
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎี	2
2.1 โครงสร้างของสัญญาณภาพ	2
2.2 รูปร่างของสัญญาณภาพ	9
2.3 สัญญาณภาพและสัญญาณมาตรฐานของสัญญาณโทรทัศน์	13
2.4 ลักษณะทั่วไปของไอซีทีทีแอล (TTL)	16
2.5 วงจรดิจิทัลแบบต่างๆ	17
บทที่ 3 การสร้างและทดสอบ	25
3.1 รายละเอียดทั่วไป	25
3.2 หลักการทำงานเบื้องต้น	27
3.3 รายละเอียดในส่วนของวงจร	31
3.4 ผลการทดสอบและการใช้งาน	42
บทที่ 4 บทสรุป	44
ภาคผนวก	
กิตติกรรมประกาศ	
หนังสืออ้างอิง	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

เครื่องตรวจข้อสอบชุดนี้ใช้วิธีการอ่านข้อมูล (DATA) เข้ามาทาง กล้องโทรทัศน์แบบขาว-ดำ แล้วนำเอาสัญญาณมาทำการประมวลผลไปใช้งานซึ่ง หลักการนี้ผู้จัดทำขอเรียกว่า CAMERA TYPE OPTICAL MARK READER

การนำเอากล้องโทรทัศน์แบบขาว-ดำมาเป็นตัวอ่านข้อมูล ซึ่งก็คือกระดาษคำตอบนั่นเอง จะทำให้ข้อมูลบนกระดาษคำตอบถูกแบ่งออกเป็น 3 ระดับ คือ ระดับขาวจะถูกกำหนดให้เป็นลอจิก "0" ระดับดำหรือข้อที่ถูกฝนด้วย ดินสอหรือหมึกจะถูกกำหนดให้เป็นลอจิก "1" หรือเรียกว่าสัญญาณข้อมูล (DATA signal) ส่วนสัญญาณอีกระดับเกิดจากตัวเลขข้อที่เป็นตัวเลือก จะมีระดับสีเทา จะถูกกำหนดให้เป็นสัญญาณมาร์คเกอร์ (marker signal)

สัญญาณจากกล้องโทรทัศน์อีกส่วนหนึ่งจะถูกแยกออกไปเป็น สัญญาณซิงค์ (sync) ทั้งทางแนวตั้ง (vertical sync) และทางแนวนอน (horizontal sync) ซึ่งจะนำไปเป็นสัญญาณควบคุมลำดับการอ่านข้อมูลในแต่ละชุด

สัญญาณข้อมูลที่ได้จากวงจรหรือส่วนที่เป็นฮาร์ดแวร์ (hardware) จะเป็นข้อมูลของคำตอบ ที่เป็นสัญญาณดิจิทัล (digital) โดยสัญญาณเหล่านี้จะถูกนำไปประมวลผลบนเครื่องคอมพิวเตอร์ดังนั้นจึงต้องมีซอฟต์แวร์ (software) ที่จะนำสัญญาณไปประมวลผลอีกชั้นหนึ่ง

สำหรับรายละเอียดในส่วนต่างๆของเครื่องทั้งฮาร์ดแวร์ และ ซอฟต์แวร์รวมทั้งทฤษฎีต่างๆจะกล่าวถึงในบทต่อไปตามลำดับ จนถึงหัวข้อสุดท้ายซึ่งจะเป็นภาคผนวก ก็จะเป็นการแสดงถึงรายละเอียดเกี่ยวกับข้อมูลของ ไอซีและอุปกรณ์ที่จะ เป็นประโยชน์สำหรับผู้ที่จะนำไปพัฒนาต่อไป

บทที่ 2

ทฤษฎี

ในบทนี้จะเป็นการกล่าวถึงเรื่องทฤษฎีทั่วไปเกี่ยวกับระบบโทรทัศน โดยจะเน้นเฉพาะสัญญาณโทรทัศนเท่านั้น นอกจากนี้จะกล่าวถึงหลักการของวงจรที่สำคัญๆ ที่ใช้ในเครื่องตรวจข้อสอบนี้ด้วย

2.1 โครงสร้างของสัญญาณภาพ

พิกเจอร์อีเลเมนต์ (picture element) ของภาพที่เรามองเห็น ในจอโทรทัศน จะประกอบด้วยจุดเล็กๆ จำนวนมากมาย ซึ่งเราเรียกว่าพิกเจอร์อีเลเมนต์ ในระบบโทรทัศนและระบบการถ่ายรูปลูก็เรียลไทม์เหล่านี้ เป็นพื้นที่สี่เหลี่ยมจัตุรัสเล็กๆ ซึ่งทำให้เกิดขึ้นโดยเส้นแนวนอนและแนวตั้ง จะแบ่งภาพออกเป็นส่วนๆ แต่ละส่วนจะมีขนาดเท่ากันแต่มีความสว่างไม่เท่ากัน ภาพโทรทัศนที่เรามองเห็นจะประกอบด้วย พิกเจอร์อีเลเมนต์จำนวนมาก คล้ายๆกับรูปถ่ายของหนังสือพิมพ์ ซึ่งประกอบด้วยจุดเล็กๆมากมาย

สะแกนนิ่ง (scanning)

หน้าที่ของการสะแกนก็เพื่อที่จะจัดเรียงพิกเจอร์อีเลเมนต์ของภาพที่กล้องรับเข้ามาให้ไปแสดงที่จอให้ถูกต้อง การสะแกนหมายถึงจำนวนเส้นของการสะแกนต่อหนึ่งภาพและจำนวนภาพที่ส่งออกไปต่อวินาที ถ้าเราส่งจำนวนภาพต่อวินาทียิ่งมากเท่าไร การกระพริบของภาพก็จะลดลงเท่านั้น และถ้ายิ่งเพิ่มจำนวนเส้นในการสะแกนก็จะได้ภาพที่ละเอียดชัดเจนยิ่งขึ้น

$$\text{ให้จำนวนพิกเจอร์อีเลเมนต์} = N$$

$$\text{ให้จำนวนเส้นในการสะแกน} = n$$

$$\text{ความสูงของภาพ} = h$$

เอกสารนี้เป็นเอกสารที่สงวนไว้ความกว้างของภาพ ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


หาความสัมพันธ์ได้ว่า $N = (b/h)n^2$
 b/h คืออัตราส่วนเรขาคณิต (aspect ratio) ซึ่งมีค่า = 4/3

จะเห็นว่าความชัดเจนของภาพจะขึ้นอยู่กับจำนวนพิคเจอร์อีเล-
 เม้นท์ N ถ้าให้ความถี่ของการสะแกนในแนวตั้ง F_v เท่ากับ จำนวนภาพ/วินาที
 ดังนั้นความถี่ในการสะแกนทางแนวนอน F_h เท่ากับ จำนวนภาพ/วินาทีคูณด้วยจำ
 นวนเส้นสะแกน เพราะฉะนั้นโทรทัศน์ระบบ 625 เส้น จะมีจำนวนเส้นในการ
 สะแกนเท่ากับ 625 เส้นต่อหนึ่งภาพและจะมีจำนวนภาพต่อวินาทีเท่ากับ 25 ภาพ
 ฉะนั้นเราสามารถหาความถี่ในการสะแกนในแนวนอนจะได้

$$F_h = 25 \times 625 = 15,625 \text{ Hz}$$

$$\text{และ } n = F_h / F_v = 15625 / 25 = 625 \text{ เส้น}$$

การสะแกนอาศัยรูปคลื่นแบบฟันเลื่อยดังแสดงในรูปที่ 2.1



เส้นสะแกน "แนวนอน"

รูปที่ 2.1 การสะแกนรูปคลื่นแบบฟันเลื่อย

จากรูปที่ 2.1 จะเห็นว่า การสะแกนจะกระทำไปพร้อมๆกันทาง
 แนวนอนและแนวตั้ง โดยที่ความถี่ในการสะแกนต่างกันแต่ขดลวดทางแนวนอน

และแนวตั้งที่จะทำให้เกิดการสะแกนจะวางอยู่ในตำแหน่งตั้งฉากซึ่งกันและกันโดย
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในวงจำกัดการศึกษาค้นคว้าวิจัยไปโดยนิตยสาร
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทั่วไปแล้ววิธีการสะแกนมีอยู่ 2 วิธีคือ

1. โพรเกรสซีฟสะแกนนิ่ง (progressive scanning)
2. อินเตอร์เลซด์สะแกนนิ่ง (interlaced scanning)


โพรเกรสซีฟสะแกนนิ่ง จะมีวิธีการสะแกนดังแสดงในรูป 2.2



รูปที่ 2.2 โพรเกรสซีฟสะแกนนิ่ง

จากรูปจะเห็นว่าภาพจะถูกสะแกนจากซ้ายไปขวา และจากบนลงล่างคือ จาก $1 \rightarrow 1'$, $2 \rightarrow 2'$, $3 \rightarrow 3'$, $N \rightarrow N'$ แล้วก็มาเริ่มการสะแกน $1 \rightarrow 1'$ ใหม่ การสะแกนแบบนี้เป็นหลักการเบื้องต้นของการสะแกนในระบบโทรทัศน์

ส่วนอินเตอร์เลซด์สะแกนนิ่งเป็นการสะแกนที่ดีกว่าแบบโพรเกรสซีฟมากเพราะสามารถเพิ่มจำนวนภาพต่อวินาทีได้ โดยใช้แบนด์วิดท์ (bandwidth) เท่าเดิม หลักการสะแกนดังแสดงให้เห็นได้ในรูปที่ 2.3 การสะแกนแบบนี้จะเริ่มสะแกนเส้นคี่ก่อน คือ $1 \rightarrow 1'$, $3 \rightarrow 3'$, $5 \rightarrow 5'$... $13 \rightarrow 13'$ แล้วก็มาเริ่มสะแกนเส้นคู่ $2 \rightarrow 2'$, $4 \rightarrow 4'$, $6 \rightarrow 6'$... $12 \rightarrow 12'$




รูปที่ 2.3 การสะแกนแบบอินเตอร์ เลชต์สะแกนนิ่ง

การสะแกนเส้นคู่แล้วมาสะออกนเส้นคู่ แล้วกลับมาสะแกนเส้นคู่อีกเรื่อยๆไป การสะแกนก็มีหลักการเช่นเดียวกับการสะแกนแบบโปรเกรสซีฟสะแกนนิ่งนั่นเอง แต่เราสะแกนสองครั้งนำมาซ้อนเป็นภาพๆเดียว ในระบบอินเตอร์-เลชต์สะแกนนิ่ง จำนวนเส้นสะแกนต้องเป็นเลขคู่เสมอ เพราะว่าการสะแกนแบบอินเตอร์เลชต์กระทำได้จากการสะแกนทางแนวอนและแนวตั้งโดยอัตโนมัติ การสะแกนทางแนวตั้งที่เป็นเลขคู่จะสิ้นสุดลงตรงกึ่งกลางของเส้นสะแกนทางแนวอน ส่วนการสะแกนทางแนวตั้งที่เป็นเลขคี่ จะสิ้นสุดลงที่เส้นสุดท้ายของเส้นสะแกนแนวอน ดังแสดงในรูปที่ 2.4 จะเห็นความสัมพันธ์ระหว่างการสะแกนแนวอนและแนวตั้งที่กระทำไปพร้อมกัน ในรูปนี้สมมุติว่า เวลาในช่วงสะบัดกลับเป็นศูนย์ แต่ความจริงในช่วงที่สะบัดกลับของการสะแกนจะเสียเวลาบ้างเล็กน้อย

ถ้าจำนวนเส้นในการสะแกนเป็นเลขคี่แล้วในทางปฏิบัติจะทำได้ เพราะว่ารูปร่างของรูปคลื่นแบบพีแฉ้อยทางแนวตั้งและแนวอน จะต้องต่างกันและแยกกันทำงาน การสะแกนเสร็จสิ้นครั้งหนึ่งเราเรียกว่า พิลด์สะแกนนิ่ง (F_1) การสะแกนครบหนึ่งภาพเรียกว่า เฟรมสะแกนนิ่ง (F_2) ฉะนั้นจะได้

$$F_2 = F_1 / 2 \quad (\text{ความถี่})$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4 รูปคลื่นแบบฟันเลื่อยของการสะแกกแบบอินเตอร์เลซด์

ในหนึ่งเฟรมจะประกอบด้วย 2 ฟิลด์คือฟิลด์คี่และฟิลด์คู่ เฟรมจะมีความถี่เป็นครึ่งหนึ่งของฟิลด์เสมอ เมื่อเปรียบเทียบข้อดีและข้อเสียของระบบอินเตอร์เลซด์กับโปรเกรสซีฟพอสสรุปได้ดังนี้

ข้อดีกรณีจำนวนเส้นสะแกกและจำนวนภาพต่อวินาทีเท่ากับระบบอินเตอร์เลซด์จะให้การกระพริบน้อยกว่า

ข้อเสียการที่จะทำให้เกิดอินเตอร์เลซด์ชยากมักจะเกิดไลน์แพริง (line pairing) ซึ่งทำให้ความชัดเจนลดลงไป และการสร้างซึ่งลำบากยุ่งยากมากกว่า คำว่าไลน์แพริง หมายถึง เส้นมักจะทับกันทำให้เส้นในการสะแกกลดลง เป็นผลให้รายละเอียดและความชัดเจนลดลงด้วย


การหักเหของลำอิเล็กตรอน (electron beam deflection).

เส้นสะแกกที่เห็นบนจอเครื่องรับโทรทัศน์ ซึ่งเรียกว่ารัสเตอร์ (raster) ทำได้โดยทำให้ลำของอิเล็กตรอนเคลื่อนที่จากซ้ายไปขวา และจากบนลงล่าง การที่จะทำให้อิเล็กตรอนหักเหกระทำได้ 2 วิธี คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. สแตติคดีเฟลคชั่น (static deflection) ดังแสดงในรูปที่ 2.5 วิธีนี้ใช้โวลเตจแบบพื่นเลื่อยป้อนเข้าไปยังแผ่นหักเห (deflection plate) ซึ่งต่ออยู่ในหลอดภาพ

2. แมกเนติคดีเฟลคชั่น (magnetic deflection) วิธีนี้ต้องป้อนกระแสรูปพื่นเลื่อยเข้าที่ขดลวดหักเห (deflection coil) เพื่อทำให้เกิดสนามแม่เหล็กขั้วล่อลึงให้เคลื่อนที่ดังแสดงในรูปที่ 2.6




รูปที่ 2.5 การหักเหแบบสแตติค รูปที่ 2.6 การหักเหแบบแมกเนติค

การหักเหทั้งสองแบบที่กล่าวมาแล้วจำเป็นต้องมีแผ่นหักเห หรือขดลวดหักเหอย่างละ 2 ชุด วางตั้งฉากซึ่งกันและกัน เพื่อทำให้เกิดการหักเหทางแนวตั้งและทางแนวนอน เส้นรัศเตอร์ที่เห็นรูปสี่เหลี่ยมประกอบด้วยเส้นสะแกนทางแนวนอนและแนวตั้ง ในปัจจุบันนี้ประเทศไทยเราใช้ระบบ CCIR จำเป็นต้องใช้กระแสพื่นเลื่อย ซึ่งมีความถี่ทางแนวนอน 15625 เฮิทซ์ และความถี่ทางแนวตั้ง 50 เฮิทซ์ ในทางปฏิบัติเครื่องมือที่ใช้งานจริง ๆ เช่นหลอดถ่ายภาพในกล้องโทรทัศน์ และหลอดจอเครื่องรับโทรทัศน์ จะใช้การหักเหแบบแมกเนติคดีเฟลคชั่นแทบทั้งนั้น สำหรับมุมหักเหของลำอิเล็กตรอนในจอโทรทัศน์ที่มีมุมหักเหกว้างกว่าจะมีความยาวของหลอดสั้นกว่าแต่จำเป็นต้องใช้ ความเข้มของสนามแม่เหล็กมากกว่า

คุณสมบัติของรูปคลื่นพื่นเลื่อย คือคลื่นพื่นเลื่อยที่ใช้ในการหักเหลำอิเล็กตรอนจะแตกต่างจากคลื่นไซน์เวฟ (sine wave) ก็คือคลื่นพื่นเลื่อยจะไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประกอบด้วยความถี่ชนิดไซน์เวฟหลายๆความถี่ประกอบกัน แต่คลื่นไซน์เวฟจะมีความถี่เพียงความถี่เดียวเท่านั้น ความถี่ 50 เฮิรตซ์ ของคลื่นฟันเลื่อยหมายถึงมีคลื่นฟันเลื่อยจำนวน 30 ครั้ง เกิดขึ้นในหนึ่งวินาที ดังรูปที่ 2.7 แสดงรูปคลื่นฟันเลื่อยแบบอุดมคติ (ideal) ถ้าแสดงด้วยสมการคณิตศาสตร์ฟูเรียร์ที่รีล (fourier series) จะได้จำนวนฮาร์โมนิกที่สูงกว่าความถี่เดิมมากมายจนถึงอนันต์



รูปที่ 2.7 รูปคลื่นฟันเลื่อยแบบอุดมคติ

$$F(t) = E \sum A_n \sin(n\omega t) \quad (1)$$


เมื่อ $A_n = A_k/n (\cos n)$
 A_k หมายถึงขนาดของคลื่นฟันเลื่อย
 n หมายถึงลำดับที่ของฮาร์โมนิก

แต่เมื่อพิจารณารูปที่ 2.7 จะเห็นว่าเวลาในช่วงสับกลับเท่ากับศูนย์จะยากแก่การสร้างและการขยายมาก เนื่องจากมีจำนวนฮาร์โมนิกมากมาย ดังนั้นในทางปฏิบัติรูปคลื่นฟันเลื่อยจะผลิตดังแสดงในรูปที่ 2.8 คือเวลาที่เวลาในการสะแกนทั้งหมดเท่ากับ T แบ่งออกเป็น 2 ส่วนคือ T_s เป็นเวลาที่ใช้ในการเอกสเรชั่นและ T_r เป็นเวลาที่ใช้ในการสับกลับซึ่งเขียนความสัมพันธ์ได้ว่าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



$$A_n = \frac{A_k}{n^2} \frac{\sin(n \pi Ts/T)}{\pi (Ts/T) (1-Ts/T)} \text{ -----(2)}$$




จากสมการนี้แสดงว่า ถ้าช่วงเวลาในการสับกลับมาจะใช้จำนวนฮาร์โมนิคน้อยลงและง่ายแก่การสร้างและการออกแบบวงจรขยาย ในระบบโทรทัศนรูปคลื่นฟันเลื่อยจำเป็นต้องมีเวลาในการสับกลับที่เหมาะสม คือใช้เวลาสับกลับ 18 % สำหรับการหักเหแนวนอน และ 6.5 % ในแนวนอน



รูปที่ 2.8 รูปคลื่นฟันเลื่อยในทางปฏิบัติ

2.2 รูปร่างของสัญญาณภาพ

การใช้รูปคลื่นฟันเลื่อยสะแกนรูปภาพก็จะได้สัญญาณภาพออกมา ภาพส่วนที่มีแสงมากก็จะให้ขนาดของกระแสสูง ส่วนภาพที่มีมืดหรือมีแสงน้อยก็จะให้ขนาดของกระแสต่ำดังแสดงในรูปที่ 2.9 ระยะ AB เป็นสัญญาณที่ต้องการให้เห็นบนจอภาพ ส่วนระยะ BC เป็นช่วงสับกลับซึ่งไม่ต้องการ จึงต้องใส่สัญญาณแบลิ่งคิง (blanking) เพื่อตัดสัญญาณช่วง BC ไม่ให้ปรากฏบนจอ ทำได้โดยการรักษาระดับสัญญาณช่วงนี้ไว้ที่ระดับต่ำ



รูปที่ 2.9 รูปร่างของสัญญาณภาพ


สัญญาณแบล็งค์กึ่ง

เมื่อพิจารณาความสัมพันธ์ในหลอดถ่ายภาพดังรูป 2.10ก ส่วนที่ a เป็นช่วงสับกลับของการสะแกนซึ่งเป็นเวลาที่ใช้สะแกนภาพไปและกลับ ส่วน b เป็นส่วนที่รักษาระดับไว้ที่ระดับต่ำหลังจากหลอดถ่ายภาพสะแกนไปแล้วหรือสัญญาณแบล็งค์กึ่ง ส่วนที่ a และ b จะถูกรักษาไว้ที่ระดับต่ำ ส่วน c จะเป็นช่วงที่สะแกนได้จริงๆ

สัญญาณซิงโครไนซ์ซิง (synchronizing signal)

สัญญาณซิงโครไนซ์ซิงสำคัญมากในระบบโทรทัศน์ สัญญาณนี้จะช่วยให้สัญญาณภาพที่จอตรงตามภาพจริงที่กล้องรับเข้ามา ทั้งนี้หมายความว่าจอภาพและกล้องจะต้องมีความถี่และเฟสเดียวกัน เมื่อพิจารณารูปที่ 2.11 กรณีที่สัญญาณ

เอกสารนี้ ภาพของจอและกล้องมีเฟสไม่ตรงกัน ทำให้เห็นช่วงสับกลับชัดเจน ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.10 การสับคลับในกล้องโทรทรรศน์



(ก) เฟสทางแนวอนไม่ตรงกัน


(ข) เฟสทางแนวตั้งไม่ตรงกัน

รูปที่ 2.11 สัญญาณซิงค์มีเฟสไม่ตรงกัน

จากรูปที่ 2.11 แสดงถึงความถี่และเฟสไม่ตรงกันทำให้เห็นภาพหลายภาพและเห็นช่องสับคลับชัดเจนตามรูป อัตราส่วนระหว่างความถี่ของด้านรับและส่ง แสดงไว้ดังรูปที่ 2.12 สัญญาณซิงค์มีอยู่ 2 ชนิดคือ สัญญาณซิงค์


ในแนวตั้งและสัญญาณซิงค์ในแนวอน สัญญาณทั้งสองนี้มีขนาดเท่ากันแต่ความถี่และไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความกว้างของพัลส์ไม่เท่ากัน ดังแสดงในรูปที่ 2.13 สัญญาณซึ่งจะใส่ไว้ต่ำกว่าระดับแบล็คกิ้ง ขนาดความสูงของสัญญาณภาพเท่ากับ 0.7 Vp-p สัญญาณซึ่งมีขนาดความสูงเพียง 0.3 Vp-p เท่านั้นเมื่อรวมสัญญาณภาพและสัญญาณซึ่งจะได้ 1 Vp-p พอดี ซึ่งถือเป็นมาตรฐาน



(ก) แนวตั้ง 1 : 2 (ข) แนวตั้ง 1 : 2 (ค) แนวตั้ง 1 : 1
 แนวนอน 1 : 1 แนวนอน 1 : 2 แนวนอน 1 : 2

รูปที่ 2.12 ความถี่และเฟสของภาพไม่ตรงกัน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรณีฉุกเฉินเท่านั้น ไม่ควรใช้เพื่อวัตถุประสงค์ทางการค้า
 รูปที่ 2.13 สัญญาณภาพ, แบล็คกิ้ง และซิงค์ท่างแนวนอน
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 สัญญาณภาพและมาตรฐานของสัญญาณโทรทัศน์

สัญญาณภาพที่ประกอบขึ้นเป็นสัญญาณทางไฟฟ้า ซึ่งจะตรงกันกับการสะแกนของอิเล็กตรอนบีมในกล้องโทรทัศน์ สัญญาณโทรทัศน์จะบอกรายละเอียดทางด้านเทคนิคของรูปร่างของสัญญาณและคุณสมบัติในการมอดดูเลทของโทรทัศน์ที่ส่งออกอากาศ ซึ่งจะบอกอย่างชัดเจนเกี่ยวกับจำนวนเส้นของการสะแกน ความถี่ในการสะแกน อัตราส่วนการอินเตอร์เลซด์ การมอดดูเลทภาพและเสียงเป็นอย่างไร มีความกว้างของแบนด์เท่าไร แต่ในที่นี้ เราจะพูดถึงเฉพาะจำนวนเส้นของการสะแกน และอัตราส่วนในการอินเตอร์เลซด์ของระบบ CCIR-B ที่ใช้อยู่ในประเทศไทย และใช้ในวิทยานิพนธ์นี้เท่านั้น

จำนวนเส้นและการสะแกน

ระบบ CCIR-B ใช้เส้นในการสะแกนจำนวน 625 เส้น และอินเตอร์เลซด์ของภาพ 2 : 1 ในหนึ่งภาพจะประกอบด้วย 2 พิลด์ ความถี่ของฟิลด์เท่ากับ 50 เฮิทซ์ ความถี่ทางแนวนอนเท่ากับ $625 \times 25 = 15625$ เฮิทซ์ มีอัตราความสูงต่อความกว้างของภาพเท่ากับ 4 : 3

ส่วนประกอบของสัญญาณโทรทัศน์ที่สำคัญมี 3 ส่วน คือ


1. สัญญาณภาพที่ได้จากการสะแกน
2. สัญญาณซิงค์ ประกอบด้วยไลน์ซิงค์ (line sync) และฟิลด์ซิงค์ (field sync)
3. สัญญาณแบล็งด์กิ้ง เพื่อป้องกันไม่ให้ตาเห็นช่วงสับัดกลับ

ค่ามาตรฐานของไลน์ซิงค์และไลน์แบล็งด์กิ้ง (line blanking)

ขนาดและเวลาของสัญญาณภาพระหว่างการสะแกนทางแนวนอนจำนวน 1 เส้น ซึ่งมีค่าเท่ากับ 64 ไมโครวินาที ดังแสดงในรูปที่ 2.14

ไลน์พีเรียด (line period: H) นี้เป็นระยะเวลาที่ใช้ในการสะแกนเสร็จสมบูรณ์ใน 1 เส้น ความถี่ทางแนวนอนเท่ากับ $625 \times 25 = 15625$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการเรียนการสอนและเป็นเอกสารที่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.14 ค่ามาตรฐานของซิงค์และแบล็งค์ทางแนวนอน

$$H = 1/F_n = 1/15625 = 64 \text{ ไมโครวินาที}$$


ไลน์แบล็งค์กึ่ง (LB) คำนึงจะเป็นช่วงเวลาที่ใส่ซิงค์พัลซ์ระยะเวลานี้เมื่อหลอดรอนมีจะสับกลับช่วงนี้จะถูกรักษาไว้ที่ระดับดำ ซึ่ง LB เท่ากับ $0.19H = 12$ ไมโครวินาที ระยะเวลาดังกล่าวของไลน์แบล็งค์กึ่งจะแบ่งออกเป็น 3 ส่วน เพราะซิงค์จะใส่ไว้เกือบกึ่งกลางช่วงแบล็งค์กึ่ง ไลน์ซิงค์พัลซ์ (HS) เป็นพัลซ์ที่มีความสำคัญมากจะถูกส่งจากด้านหลังไปยังเครื่องรับ เพื่อทำให้การสะแกนทางแนวนอนของเครื่องรับถูกต้อง ความกว้างของ HS = $0.075H = 4.7$ ไมโครวินาที ผิดพลาดประมาณ 4.5 - 4.9 ไมโครวินาที และมีไรส์ไทม์ (rise time) น้อยกว่า 0.25 ไมโครวินาที

ฟรอนพอร์ช (front porch) จุดเริ่มต้นของช่วงนี้จะไม่เริ่มที่แบล็งค์กึ่งแต่จะตามหลังจุดเริ่มต้นของแบล็งค์กึ่ง ประมาณ 2 % ของไลน์ที่เรียกดั้งระยะนี้เรียกว่าระยะฟรอนพอร์ช เพื่อให้เวลาของไลน์ซิงค์แต่ละตัวได้เริ่มต้นใหม่ที่ระดับดำที่คงที่และหลีกเลี่ยงจากการสร้างไลน์ซิงค์ในเครื่องรับ การเปลี่ยนแปลงของระดับขาว-ดำของภาพ เป็นการแยกซิงค์ออกจากอิทธิพลของช่วงท้ายของสัญญาณภาพซึ่งจะสูงสุดเมื่อสัญญาณขาวเกิดขึ้นที่ช่วงท้ายของการสะแกน ช่วงนี้จึงแทนสัญญาณขาวที่เกิดขึ้นให้เป็นสัญญาณดำ ทำให้การเริ่มต้นของไลน์ซิงค์พัลซ์ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถูกต้อง พรีออนพอร์ช = 2.5 % H = 1.5 ไมโครวินาที แบคพอร์ช (back porch) = 5.8 ไมโครวินาที

ค่ามาตรฐานของฟิลต์ซิ่งค์ และฟิลต์แบล็งคั้ง

เมื่อการสะแกนเสร็จสิ้นลงหลังจากสะแกนไปแล้ว 312.5 เส้น ฟิลต์ซิ่งค์พัลส์จะนำมาใส่ไว้ในสัญญาณภาพ มีรูปร่างดังแสดงในรูปที่ 2.15 แยกเป็นฟิลต์คี่และฟิลต์คู่



รูปที่ 2.15 ฟิลต์ซิ่งค์ และฟิลต์แบล็งคั้งมาตรฐาน

(ก) ฟิลต์คี่ (ข) ฟิลต์คู่

ฟิลต์แบล็งคั้งพี เรียดเป็นช่วงเวลาที่สัญญาณภาพสะแกนหมดแล้ว ในหนึ่งฟิลต์ และจะเริ่มสะแกนอีกฟิลต์หนึ่ง ช่วงนี้จะถูกรักษาไว้ในระดับค่าเพื่อป้องกันไม่ให้มองเห็นสัญญาณในจอภาพ ช่วงนี้จะมีระยะเวลาเท่ากับ 20 เท่าของไลน์ซิ่งค์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$VB = 20H = 20 \times 64 \text{ uS} = 1280 \text{ uS}$$

ฟิลด์ซิงค์พัลส์คือ พัลส์ทางแนวตั้งมีความกว้างของพัลส์ประมาณ 2.5 เท่าของไลน์พีเรียด ในช่วงพัลส์นี้จะบรรจุด้วยเซอเรตเตดพัลส์ (seratted pulse) ซึ่งมีความกว้างของพัลส์เท่ากับ 4.7 ไมโครวินาที ระยะห่างระหว่างพัลส์เท่ากับ $32 - 4.7 = 27.3$ ไมโครวินาที พัลส์เหล่านี้ใส่ไว้เพื่อทำให้ออสซิลเลเตอร์ของเครื่องรับทางแนวนอนล็อก (lock) กับซิงค์ที่ส่งมา

อีควอลไลซิงพัลส์ (equalizing pulse) เป็นพัลส์แคบๆ ที่มีความกว้างของพัลส์ประมาณ 2.3 ไมโครวินาที ใส่ไว้ก่อนและหลังฟิลด์พัลส์จำนวน 5 พัลส์จะเท่ากับ 2.5 ไลน์พีเรียด พัลส์ที่อยู่ก่อนฟิลด์ซิงค์พัลส์เรียกว่าปริอีควอลไลซิงพัลส์ (pre-equalizing pulse) และพัลส์ที่หลังฟิลด์ซิงค์พัลส์เรียกว่าโพลอีควอลไลซิงพัลส์ (post-equalizing pulse) พัลส์เหล่านี้จะทำให้การสะแกนแบบอินเตอร์เลซด์สมบูรณ์ เพราะที่เครื่องรับโทรทัศน์จะให้ฟิลด์ซิงค์พัลส์ทั้งฟิลด์คี่และฟิลด์คูมีรูปร่างเหมือนกันและมีจุดเริ่มต้นในการสะแกนเท่ากัน

2.4 ลักษณะสมบัติทั่วไปของไอซีทีทีแอล (TTL)

ไอซีทีทีแอลเป็นไอซีที่มีการใช้กันมาก เบอร์ที่เรารู้จักกันดีอยู่ในกลุ่ม 54/74 นั่นคือเป็นเบอร์ที่ขึ้นต้นด้วยหมายเลข 74 หรือ 54 โดยทั่วไปไอซีในกลุ่มนี้มีลักษณะสมบัติดังต่อไปนี้

74 เป็นไอซีที่ทำงานได้เมื่ออุณหภูมิสิ่งแวดล้อมอยู่ระหว่าง 0-70 °C

54 เป็นไอซีที่ทำงานได้เมื่ออุณหภูมิสิ่งแวดล้อมระหว่าง -55 ถึง +125 °C

54/74 เป็นไอซีชนิดมาตรฐานใช้งานได้ทั้งไป

54H/74H เป็นไอซีชนิดความเร็วสูง H ย่อมาจาก high speed

54L/74L เป็นไอซีชนิดมีกำลังสูญเสียในตัวต่ำ L ย่อมาจาก low power

54S/74S เป็นไอซีชนิดชอกกี้ โดยใช้อุปกรณ์แยกที่ภายในเป็นชอกกี้ S ย่อ

มาจากคำว่า schotlky

54LS/74LS เป็นไอซีชนิดมีกำลังงานสูญเสียต่ำและเป็นชนิดชอกกี้ด้วย

ลักษณะสมบัติทางไฟฟ้าทั่วไป

แรงดันไฟเลี้ยง 5.0 โวลต์

แรงดันเอาท์พุทเมื่อแสดงลอจิก "0" 0.2-0.4 โวลท์
 แรงดันเอาท์พุทเมื่อแสดงลอจิก "1" 3.0-4.0 โวลท์
 มีความสามารถแยกสัญญาณรบกวนได้ 1 โวลท์

2.5 วงจรดิจิตอลแบบต่างๆ

ฟังก์ชันทางคณิตศาสตร์

ไอซีที่สำคัญในการแสดงค่าฟังก์ชันในทางด้านดิจิตอลที่สำคัญก็คือทำหน้าที่ในการบวกเลขไบนารี ทำการเปรียบเทียบค่าเลขไบนารีเป็นต้น สำหรับการลบเลขไบนารี เราทำได้ด้วยการบวกเลขด้วยค่าคอมพลีเมนต์ของตัวเลขที่นำมาลบ ซึ่งก็จะได้ผลลัพธ์เป็นการลบกันนั่นเอง ไอซีที่ทำงานในลักษณะนี้ได้แก่เบอร์ 7400 7483 7485 ซึ่งรายละเอียดของไอซี 7485 ดูได้จากภาคผนวก

วงจรรีบ-หาร

วงจรรีบ-หารมีใช้กันมากมายในวงจรทางด้านดิจิตอลที่สามารถนำไปประยุกต์ใช้งานได้อย่างกว้างขวาง ทั้งในวงจรระบบที่เกี่ยวกับการวัด วงจรแสดงผลเป็นตัวเลข วงจรเครื่องมือทางด้านดิจิตอล ฯลฯ เช่น เครื่องนับความถี่ ซึ่งอาจแสดงผลได้เลขหลายหลัก เลขแต่ละหลักก็จะได้ผลมาจากวงจรรีบหรือวงจรรหาร โดยใช้มาตรฐานเวลาการนับจากความถี่ของคริสตัลที่ถูกหารลงมาเหลือช่วงเวลา 0.1, 1 หรือ 10 วินาที ดังนั้นจำนวนพัลส์ที่นับได้ในแต่ละช่วงเวลานี้ก็ปรากฏเป็นผลลัพธ์เช่น นับได้ 1000 พัลส์ ในเวลา 1 วินาที สัญญาณที่นับได้ก็มีความถี่ 1 KHz เป็นต้น

นาฬิกาดิจิตอลก็อาศัยวงจรพื้นฐานมาจากวงจรรีบ คือ นับความถี่ 1 Hz ก็จะได้เป็นเลขหลักวินาที จากนั้นจะหารต่อด้วย 10, 6, 10 และ 6 แสดงผลเป็นวินาที, นาที เป็นต้น

นอกจากนี้วงจรทางด้านดิจิตอลเกี่ยวกับการหารยังมีใช้อีกมากมาย เช่น วงจรภาคแสดงผลบนจอโทรทัศน์ ข้อมูลคอมพิวเตอร์แสดงผลด้วยทางโทรทัศน์ ฯลฯ

ซึ่งอาศัยระบบการหารให้พอดีกับจำนวนเส้น เช่น หารด้วย 625 สำหรับไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบ 625 เส้น เป็นต้น

โดยหลักการเบื้องต้นวงจรนับ-หาร ได้มาจากฟลิปฟลอป และในปัจจุบันนี้วงจรนับได้พัฒนาไปมากจนเป็นวงจรทางด้าน LSI เช่น วงจรนับที่สามารถนับหรือหารได้ที่ละหลายๆหลัก เช่นไอซีเบอร์ 74C926 สามารถนับแสดงผลได้เป็นตัวเลขได้ที่ละ 4 หลักโดยมีตัวแปรรหัสและตัวขับอยู่ในตัวไอซีที่สามารถต่อกับภาคแสดงผลได้โดยตรง

มอดูโล

คำว่ามอดูโลของวงจรมักหมายถึงว่าในขณะที่มีสัญญาณอินพุตป้อนเข้าวงจรมันจะเอาที่พุกของวงจรมันจะให้ผลลัพธ์ได้จำนวนครั้งเท่าไรจนกระทั่งมันกลับมาอยู่สภาพที่เอาที่พุกเดิมอีกครั้ง เช่น มอดูโล 10 ก็หมายถึงว่า วงจรนั้นนับจำนวนได้จาก 0-9 แล้วกลับมาเริ่มที่ 0 ใหม่อีก

การแบ่งน้ำหนัก


ในวงจรมันถ้าต่อตัวนับเข้าหลายๆภาคแต่ละภาคจะประกอบด้วยตัววงจรพื้นฐาน คือฟลิปฟลอป ซึ่งจะมีเอาที่พุกอยู่ค่าหนึ่งที่แสดงผลลัพธ์ จึงเป็นหน้าที่ที่เราจะต้องต่อวงจรมัน โดยให้ตัวเลขเอาที่พุกเหล่านั้นมีค่าตัวเลขในหลักใดหลักหนึ่งตามกำหนด ซึ่งการกำหนดค่าหลักของตัวเลขไบนารี "0" หรือ "1" นี้ คือการแบ่งน้ำหนัก

ขอให้พิจารณาจากเลขฐานสิบเช่น 256 เราเข้าใจในความหมายโดยตรง ว่าตัวเลข 2 เป็นหลักร้อย เลข 5 เป็นหลักสิบ และเลข 6 เป็นหลักหน่วย หรือกล่าวอีกนัยหนึ่งว่าเลข 2 มีตัวเลข 100 คุณอยู่ เลข 5 มีเลข 10 คุณอยู่ และเลข 6 มีเลข 1 หรือ 10^0 คุณอยู่ ดังนั้นค่าของเลขจำนวนนี้จึงมีค่าเป็น $2 \times 10^2 + 5 \times 10^1 + 6 \times 10^0 = 256$ นั่นคือตัวเลขแต่ละตัวที่ประกอบเป็นจำนวนนั้นจะมีน้ำหนักในตัวของมันเอง

สมมุติว่าเราใช้วงจรฟลิปฟลอป 4 ภาค ต่อกันเป็นวงจรมันไบนารีจาก 0000 จนถึง 1111 จะเห็นว่าฟลิปฟลอปตัวแรกจะแสดงค่าในลักษณะ "0" หรือ "1" ตัวที่สองจะต้องแสดงค่า 0, 2 ตัวที่สามแสดงค่า 0, 4 ตัวที่สี่แสดงค่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับองค์กรซึ่งมีลิขสิทธิ์หากท่านจะนำเอกสารนี้ไปใช้ประโยชน์ใดๆ ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0,8 ดังนั้นน้ำหนักของเอาต์พุตแต่ละคันจึงมีค่าไม่เท่ากัน เป็น $1, 2, 4, 8$ หรือ $2^0, 2^1, 2^2, 2^3$ ดังรูปที่ 2.16




รูปที่ 2.16 การให้น้ำหนักในหลักต่างๆของวงจรนับ

ซิงโครไนเซชัน (synchronization)

ในวงจรนับชนิด อะซิงโครไนเซชัน (asynchronization) เช่น วงจรนับชนิดรีปเปิล การเปลี่ยนแปลงของเอาต์พุตในภาคหนึ่งจะทำให้เอาต์พุตอีกภาคหนึ่งมีผลตามด้วย ดังรูปที่ 2.17ก

ส่วนในเรื่องของวงจรชนิดซิงโครไนส์ เอาต์พุตจะเปลี่ยนแปลงทันทีทันใดหลังจากที่สัญญาณนาฬิกาเข้าเป็นตัวทำให้เปลี่ยน โดยปกติแล้ววงจรชนิดซิงโครไนส์นี้จะทำงานได้เร็วกว่าแบบรีปเปิลแต่แพงกว่า และใช้กระแสจากแหล่งไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จ่ายไฟเลี้ยงมากกว่าตั้งนั้นวงจรชนิดนี้จึงใช้เฉพาะในวงจรมีความถี่สูงๆหรืออาจ
จะใช้ในภาคแรกๆเท่านั้น




รูปที่ 2.17 แสดงวงจรมีชนิดอะซิงโครนัสและซิงโครนัส

พรีเซนต์เตบิลิตี

โดยทั่วไปแล้วผู้ที่แอลทุกตัวมีความสามารถในการเคลียร์ได้ ซึ่งผล
ของการเคลียร์จะทำให้เอาท์พุทกลับมาเริ่มต้นที่ "0" ใหม่แต่ไอซีชนิด MIS บาง
ตัวสามารถที่จะทำให้อเอาท์พุทมีค่าเป็น "0" หรือ "1" ในภาวะเริ่มต้นได้ ดังนั้น
ถ้าต่อในลักษณะการป้อนกลับโดยเอาเอาท์พุทมาควบคุม เพื่อให้วงจรทำงานตาม
ต้องการได้ความสามารถในการทำให้เอาท์พุทกลับมาเป็นเลขใดใหม่ได้ เรา
เรียกว่า พรีเซนต์เตบิลิตี

ในวงจรนับพวกที่แอส ส่วนใหญ่มีตัวเลขในลักษณะจากน้อยไปหามาก หรือกล่าวได้ว่าแคตอ์พ หรือ นับเดินหน้า โดยตัวเลขใบนารีจะเพิ่มจากตัวที่มีน้ำหนักน้อยไปหาตัวที่มีน้ำหนักมาก แต่ถ้าเราทำการตัดแปลงโดยให้เอาท์ทุกเป็นคอมพลีเม้นทารีของเดิม มันก็จะทำหน้าที่เป็นตัวนับในลักษณะนับถอยหลัง หรือ แคตดาว์น คือนับจากมากไปน้อย

วงจรชมิททริกเกอร์ด้วยอินเวอร์เตอร์



รูปที่ 2.18 วงจรชมิททริกเกอร์

จากวงจรตามรูปที่ 2.18 เรียกว่าวงจรชมิททริกเกอร์ ซึ่งเหมาะที่จะนำไปใช้ในการเปลี่ยนสัญญาณอื่นที่ไม่ใช่สัญญาณสี่เหลี่ยมที่ความถี่ต่างๆ ให้เป็นเอกสารนี้เป็นเอกสารที่วางไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า สัญญาณสี่เหลี่ยม ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อสัญญาณเป็นบวกจนถึงค่าหนึ่งที่ทำให้เอาต์พุทของอินเวอร์เตอร์ตัวแรกลดลงมาอยู่ที่ลอจิก "0" เมื่อเหตุการณ์นี้เกิดขึ้น อินเวอร์เตอร์ตัวที่สองจะเริ่มเข้าสู่สภาวะ "1" และจะยิ่งทำให้เอาต์พุทเป็น "1" มากยิ่งขึ้น และถ้าหากว่าที่อินพุทสัญญาณเริ่มจะลดลงก็จะยังไม่มีอะไรเกิดขึ้น จนกว่าอินพุทจะลดลงมาถึงค่าที่ทำให้เอาต์พุทเปลี่ยนแปลงซึ่งจะทำให้เอาต์พุทตัวแรกกลับกลายมาเป็น "1" และตัวที่สองกลับกลายมาเป็น "0"

วงจรตั้งเวลา และโมโนสเตเบิล

ในวงจรดิจิตอลทั่วไป ลักษณะของสัญญาณจะเป็นสัญญาณสวิตชิ่งระหว่างสภาวะ "0" และ "1" สำหรับวงจรที่แอลทั่วไปสัญญาณดิจิตอลที่เกี่ยวข้อง สัญญาณดิจิตอลที่ใช้งานมากมักจะได้จากวงจรจำพวกการสร้างสัญญาณจากไอซี 555 หรือไอซีจำพวกโมโนสเตเบิล ซึ่งจะขอกล่าวถึงบางเบอร์ดังนี้ (รายละเอียดของแต่ละเบอร์ดูได้ที่ภาคผนวก)

ไอซี 555 เป็นไอซีที่รู้จักกันแพร่หลายและสามารถประยุกต์ใช้งานได้อย่างกว้างขวาง

ไอซี 74121 เป็นไอซีโมโนสเตเบิลหรือวงจรสร้างสัญญาณพัลส์เมื่อมีการกระตุ้นจากภายนอก

ไอซี 74122 เหมือนกับไอซีเบอร์ 74121 คือวงจรที่ทำหน้าที่เป็นโมโนสเตเบิลมีลติไวเบรเตอร์


ชิฟท์รีจิสเตอร์ (shift register)

ชิฟท์รีจิสเตอร์เป็นกลุ่มของฟลิปฟลอปชนิด JK หรือชนิด D ที่ต่ออนุกรมกันเพื่อจุดมุ่งหมายในการเลื่อนข้อมูลเรียงไปตามตัวฟลิปฟลอปแต่ละตัวตามจังหวะของสัญญาณนาฬิกาในทิศทางตามต้องการ ชิฟท์รีจิสเตอร์จึงมีประโยชน์ในการเก็บรวบรวมข้อมูลหรือเป็นหน่วยความจำ เป็นตัวเปลี่ยนข้อมูลจากที่อนุพลักษณะอนุกรมให้อยู่ในลักษณะขนานหรือขนานให้กลับกลายเป็นอนุกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชนิดของชิพที่รีจิสเตอร์

ชิพที่รีจิสเตอร์เป็นไอซีที่ที่แอสมีด้วยกันหลายเบอร์ ไอซีแต่ละเบอร์ ก็มีหน้าที่การทำงานที่แตกต่างกัน ถ้าแบ่งออกเป็นกลุ่มแล้ว พอแบ่งชิพที่รีจิสเตอร์ ออกเป็นกลุ่มของวงจรได้ดังรูปที่ 2.19



รูปที่ 2.19 วงจรชิพที่รีจิสเตอร์แบบต่างๆ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในวงการศึกษาเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในกลุ่มแรกจะเป็นกลุ่มของวงจรในรูปที่ 2.19ก ซึ่งเป็นวงจรชิพท์รีจิสเตอร์ที่เป็นเบื้องต้นพื้นฐานที่สุด คือเป็นชิพท์รีจิสเตอร์ที่มีอินพุตชนิดรับข้อมูลแบบอนุกรมและให้ข้อมูลเอาต์พุตแบบอนุกรมหรือเรียกว่า Serial-In/Serial Out ใช้ตัวย่อว่า SISO เป็นหน่วยความจำเบื้องต้นชนิดลำดับหรือซีเควนเซียล ซึ่งในแต่ละภาคสามารถรับข้อมูลได้ภาคละ 1 บิต ถ้าหากว่าเรียกข้อมูลก็จะเรียกออกเป็นลำดับเช่นกัน บิตใดเข้าก่อนบิตนั้นก็สามารถเรียกออกได้ก่อน การใช้งานของ SISO ยังเป็นที่นิยมอีกอย่างหนึ่งคือ ใช้เป็นตัวหน่วงเวลาหรือดีเลย์ข้อมูล โดยถ้าหากมีจำนวนภาคทั้งสิ้น n ภาค ก็สามารถทำให้เอาต์พุตหน่วงเวลาไปจากอินพุตตามจำนวนสัญญาณพัลซ์ได้ถึง n ลูก ชิพท์รีจิสเตอร์ส่วนใหญ่มักใช้สัญญาณนาฬิกา ขณะขาขึ้นหรือขอบวกเป็นตัวทริกให้เปลี่ยนสถานะหรือเลื่อนข้อมูล

กลุ่มที่สองจะเป็นแบบอินพุตชนิดรับข้อมูลแบบอนุกรมให้เอาต์พุตชนิดข้อมูลแบบขนานหรือ Serial In/Parallel Out ใช้อักษรย่อว่า SIPO ดังแสดงในรูปที่ 2.19ข จากรูปนี้จะเห็นว่าเอาต์พุตจะมีจำนวนเท่ากับจำนวนภาคของฟลิปฟลอป ดังนั้นไอซีประเภทนี้จำเป็นจะต้องมีจำนวนขามากกว่าปกติ การใช้งานของ SISO ก็เพื่อเปลี่ยนแปลงข้อมูลที่อยู่ในลักษณะอนุกรมให้เป็นลักษณะขนาน

ส่วนในกลุ่มที่สามซึ่งจะสลับกับกลุ่มที่สองคือเป็นแบบข้อมูลอินพุตแบบขนานและข้อมูลเอาต์พุตแบบอนุกรม Parallel In/Serial Out ใช้อักษรย่อว่า PISO ดังแสดงในรูปที่ 2.19ค ในบางครั้งส่วนของข้อมูลอินพุตแบบขนานก็เหมือนกับกรพรีเซท ซึ่งเราต้องมีการเคลียร์ข้อมูลก่อนแล้วเราจึงพรีเซทข้อมูลเข้าไปในฟลิปฟลอปแต่ละตัว แล้วจากนั้นจึงไล่ข้อมูลทีละภาคออกไปยังเอาต์พุต ดังนั้นชิพท์รีจิสเตอร์แบบนี้ก็เสมือนกับชนิดข้อมูลอินพุตอนุกรมให้ข้อมูลเอาต์พุตอนุกรมที่มีการพรีเซทได้นั้นเอง

ในกลุ่มสุดท้ายจะเป็นแบบข้อมูลอินพุตแบบขนานและให้ข้อมูลเอาต์พุตแบบขนาน Parallel In/Parallel Out หรือ PIPO ที่จะต้องใช้จำนวนขามากกว่าปกติคืออย่างน้อยจะต้องมี 2 ขาที่เป็นอินพุตและเอาต์พุตต่อ 1 ภาค PIPO จึงเป็นชิพท์รีจิสเตอร์ที่มีข้อจำกัดเพียง 4-5 ภาคต่อไอซี 1 ตัวเท่านั้น ดังแสดงในรูปที่ 2.19ง

บทที่ 3

การสร้างและทดลอง

ในบทนี้จะกล่าวถึงรายละเอียดของเครื่องตรวจข้อสอบชุดนี้โดยจะแบ่งออกเป็น 5 หัวข้อที่สำคัญคือ เรื่องรายละเอียดทั่วไป, หลักการทำงานเบื้องต้น, รายละเอียดในส่วนของวงจร, รายละเอียดในส่วนทองซอฟต์แวร์, และหัวข้อสุดท้ายคือ เรื่องของผลการทดลองและการใช้งาน สำหรับในหัวข้อที่สอง ซึ่งมีรายละเอียดเกี่ยวกับหลักการเบื้องต้นนั้นจะกล่าวถึงโดยพิจารณาจากบล็อกไดอะแกรม (block diagram) เป็นหลัก และหัวข้อรายละเอียดในส่วนของวงจรก็จะพิจารณาจากวงจรที่ใช้งานจริงโดยแบ่งออกเป็นภาคๆ ตามลำดับ และสำหรับวงจรที่สมบูรณ์นั้นก็จะแสดงไว้ในตอนท้ายของหัวข้อ ส่วนหัวข้อสุดท้ายก็จะเป็นการกล่าวถึงเรื่องผลการทดลองในการทำงานของเครื่อง และสรุปการใช้งานของชุดควบคุมต่างๆ

3.1 รายละเอียดทั่วไป

เครื่องตรวจข้อสอบชุดนี้ใช้สำหรับตรวจข้อสอบแบบอัตนัย คือเป็นแบบที่มีตัวเลือก โดยเครื่องที่ออกแบบมานี้สามารถตรวจข้อสอบจากกระดาษคำตอบที่ใช้ในการทดลองดังแสดงในรูปที่ 3.1

จากรูปจะเห็นว่าเครื่องสามารถตรวจข้อสอบได้ 80 ข้อโดยแต่ละข้อจะมีตัวเลือกได้ 4 ตัวเลือก

ความเร็วในการอ่านสูงสุด 0.04 วินาที/แผ่น (ทั้งนี้ขึ้นอยู่กับว่าเครื่องคอมพิวเตอร์สามารถอ่านข้อมูลได้ทันหรือไม่ด้วย)

สามารถอ่านคำตอบจากกระดาษที่ใช้วัสดุใดก็ได้ทำข้อสอบ แต่จะต้องระบายเป็นสีดำ (แบบอินฟาเรดใช้ได้เฉพาะผงคาร์บอนหรือดินสอ)

สภามันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง

ที่.....สกล.....

คณะ.....รหัสประจำตัว.....

1	0 2 3 4	21	0 2 3 4	41	0 2 3 4	61	0 2 3 4
2	0 2 3 4	22	0 2 3 4	42	0 2 3 4	62	0 2 3 4
3	0 2 3 4	23	0 2 3 4	43	0 2 3 4	63	0 2 3 4
4	0 2 3 4	24	0 2 3 4	44	0 2 3 4	64	0 2 3 4
5	0 2 3 4	25	0 2 3 4	45	0 2 3 4	65	0 2 3 4
6	0 2 3 4	26	0 2 3 4	46	0 2 3 4	66	0 2 3 4
7	0 2 3 4	27	0 2 3 4	47	0 2 3 4	67	0 2 3 4
8	0 2 3 4	28	0 2 3 4	48	0 2 3 4	68	0 2 3 4
9	0 2 3 4	29	0 2 3 4	49	0 2 3 4	69	0 2 3 4
10	0 2 3 4	30	0 2 3 4	50	0 2 3 4	70	0 2 3 4
11	0 2 3 4	31	0 2 3 4	51	0 2 3 4	71	0 2 3 4
12	0 2 3 4	32	0 2 3 4	52	0 2 3 4	72	0 2 3 4
13	0 2 3 4	33	0 2 3 4	53	0 2 3 4	73	0 2 3 4
14	0 2 3 4	34	0 2 3 4	54	0 2 3 4	74	0 2 3 4
15	0 2 3 4	35	0 2 3 4	55	0 2 3 4	75	0 2 3 4
16	0 2 3 4	36	0 2 3 4	56	0 2 3 4	76	0 2 3 4
17	0 2 3 4	37	0 2 3 4	57	0 2 3 4	77	0 2 3 4
18	0 2 3 4	38	0 2 3 4	58	0 2 3 4	78	0 2 3 4
19	0 2 3 4	39	0 2 3 4	59	0 2 3 4	79	0 2 3 4
20	0 2 3 4	40	0 2 3 4	60	0 2 3 4	80	0 2 3 4
	■ ■ ■ ■	■ ■ ■ ■	■ ■ ■ ■	■ ■ ■ ■	■ ■ ■ ■	■ ■ ■ ■	■ ■ ■ ■

รูปที่ 3.1 กระดาษคำตอบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 หลักการทํางานเบื้องต้น

หลักการทํางานของเครื่องตรวจข้อสอบชุดนี้ สามารถแสดงการทํางานเบื้องต้นได้จากบล็อกไดอะแกรมในรูปที่ 3.2 ซึ่งจะแบ่งการทํางานออกเป็น 5 ส่วนใหญ่ๆ คือ

- ส่วนแปลงสัญญาณโทรทัศนเป็นสัญญาณดิจิทัล
(DATA Co-verter)
- ส่วนเลือกข้อมูล (DATA Selector)
- ส่วนเก็บข้อมูล (Memory)
- ส่วนคอมพิวเตอร์ (Computer)
- ส่วนแหล่งจ่ายไฟ (Power Supply)


โดยรายละเอียดในหัวข้อนี้จะกล่าวถึงรายละเอียดในการทํางานเพียง 3 ส่วนคือ ส่วนแปลงสัญญาณโทรทัศนเป็นสัญญาณดิจิทัล, ส่วนเลือกข้อมูล และส่วนเก็บข้อมูลเท่านั้น สำหรับส่วนของคอมพิวเตอร์และส่วนของแหล่งจ่ายไฟจะไม่กล่าวถึงในรายละเอียดเพราะเป็นเรื่องที่ไม่ซับซ้อน แต่จะกล่าวถึงพอสังเขปในตอนท้าย

3.2.1 ส่วนแปลงสัญญาณโทรทัศนเป็นสัญญาณดิจิทัล

จากบล็อกไดอะแกรมที่แสดงในส่วนของการแปลงสัญญาณโทรทัศนเป็นสัญญาณดิจิทัล จะเห็นว่าสัญญาณโทรทัศนที่รับเข้ามาทางวิดีโอแอมป์ (video amp) จะเป็นภาพที่รับมาจากกระดาษคำตอบเพราะฉะนั้นจะมีระดับสัญญาณอยู่ 3 ระดับคือ ระดับขาวของแผ่นกระดาษคำตอบเอง, ระดับเทาที่เกิดจากตำแหน่งของข้อแต่ละข้อและตัวเลือกทุกตัว และระดับดำที่เกิดจากการฝนกระดาษคำตอบให้เป็นสีดำในแต่ละข้อ

หลังจากภาควิดีโอแอมป์ จะแบ่งสัญญาณออกไป 3 ทางคือคือ ทางแรกจะนำสัญญาณไปทำการแยกสัญญาณเชิงค้ทั้งทางแนวตั้งและทางแนวนอน

ซึ่งค้ทางแนวนอนจะถูกนำไปหน่วงเวลา (delay) ประมาณ 10 ไมโครวินาที เพื่อให้สัญญาณถึงภาค NAND เกทพร้อมกับสัญญาณมาร์คเกอร์ และสัญญาณข้อมูล เนื่องจากสัญญาณทั้งสองต้องผ่านภาคอื่นๆ อีกจึงทำให้เกิดการล่าช้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.2 บล็อกไดอะแกรม

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำซ้ำโดยไม่ขออนุญาต
 ไม่ว่าการณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณอีกส่วนหนึ่งจะถูกนำไปผ่านวงจรรองความถี่สูง แล้วนำไปผ่านวงจร ทีทีแอล ฟอ์แมท (TTL format) เพื่อแปลงสัญญาณให้เป็นดิจิตอล สัญญาณที่ได้จะเรียกว่าสัญญาณมาร์คเกอร์

สัญญาณส่วนสุดท้ายจะถูกนำไปผ่านวงจรรองความถี่สูง และวงจร ทีทีแอล ฟอ์แมทเช่นกัน แต่วก่อนที่จะนำมาผ่านจะมีการจำกัดระดับสัญญาณโดย การผ่านวงจร จำกัดระดับ (level detector) เพื่อเลือกเฉพาะตำแหน่งที่ สัญญาณเป็นระดับค่าเท่ากัน สัญญาณที่ได้นี้เรียกว่าสัญญาณข้อมูล

สัญญาณทั้งสามจะถูกนำมารวมกันอีกครั้ง เพื่อสร้างสัญญาณโรวพัลส์ (row pulse) คือการนำเอาสัญญาณซิงค์ทางแนวนอนที่ผ่านการหน่วงเวลาแล้ว มารวมกับสัญญาณมาร์คเกอร์และสัญญาณข้อมูล โดยรวมกันผ่านทาง NAND เกท สัญญาณโรวพัลส์ที่ได้จะไว้ใช้สำหรับควบคุมวงจรมับของไอทีเบอร์ 7493A เพื่อ เลือกแถวที่จะอ่านหรือเลือกเส้นทางแนวนอนนั่นเอง ลักษณะของสัญญาณโรวพัลส์ ดูได้จากรูปที่ 3.3



ซีพีจีเอสเตอร์ชุดนี้ จะเก็บข้อมูลตามแถวที่กำหนดโดยส่วนเลือกข้อมูล และจะเก็บข้อมูลอยู่นานจนกว่าจำนวนแถวจะเปลี่ยนไป

บทที่ 21 จะต่อไปที่ฟิลิปปอลมเพื่อรอเปรียบเทียบกับสัญญาณจาก ตอมพิวเตอร์ สัญญาณใหม่ที่ได้จะนำไปรีเซทให้ซีพีจีเอสเตอร์เคลียร์ให้คอยเก็บ ข้อมูลชุดใหม่และเมื่อรีเซทเสร็จจะส่งสัญญาณไปแสดงผลว่ารับข้อมูลชุดใหม่ไปแล้ว โดยส่งสัญญาณ ออกไป สัญญาณ นี้จะไปบอกให้ตอมพิวเตอร์ทำการประมวลผล ข้อมูลชุดใหม่

3.3 รายละเอียดในส่วนของวงจร

การทำงานของวงจรที่จะกล่าวถึงในหัวข้อนี้จะเป็นเรื่องเกี่ยวกับ รายละเอียดในส่วนของวงจรทั้งหมด ซึ่งจะรวมถึงการคำนวณและการออกแบบ ในบางส่วนของวงจร เช่นการออกแบบชุดกรองความถี่ต่างๆ หรือวงจรไบโเบตต่างๆ เป็นต้น สำหรับรายละเอียดของเนื้อหานี้จะขอแยกการพิจารณาออกเป็นส่วนๆ ตามบล็อกไดอะแกรมในรูปที่ 3.2 ตามภาคต่างๆ ดังต่อไปนี้


3.3.1 การทำงานในส่วนแปลงสัญญาณโทรทัศนเป็นสัญญาณดิจิทัล

จากบล็อกไดอะแกรมในรูปที่ 3.2 ในส่วนของการแปลงสัญญาณ โทรทัศนเป็นสัญญาณดิจิทัล จะสามารถแบ่งการทำงานของวงจรถูกออกเป็นส่วนย่อย ดังนี้

- วีดีโอ แอมป์
- วงจรแยกสัญญาณทั้งคทางแนวนอน และแนวตั้ง
- วงจรกรองความถี่สูง
- ทีทีแอล ฟอรัมท
- วงจรจำกัดระดับ

3.3.1.1 วีดิโอ แอมป์

การทำงานในส่วนนี้จะเป็นการเอาเอาสัญญาณวีดิโอจากกล้อง มาทำการขยาย ซึ่งวงจรที่ออกแบบไว้มีอัตราขยายต่ำมากเนื่องจากจุดประสงค์ในส่วนนี้ต้องการให้เป็นบัฟเฟอร์ (buffer) ระหว่างกล้องกับส่วนวงจรในเครื่องมากกว่า ดังนั้นวงจรที่ใช้จึงไม่ยุ่งยากนักดังแสดงในรูปที่ 3.4



รูปที่ 3.4 วงจรวีดิโอ แอมป์

3.3.1.2 วงจรแยกสัญญาณทิ้งค้ทางแวนอน และแนวตั้ง

วงจรในส่วนนี้ใช้ไอซีออปแอมป์ (op amp) เบอร์ LM339 ซึ่งภายในประกอบด้วยออปแอมป์ 4 ตัว นำมาสร้างเป็นวงจรกรองความถี่ต่างๆตามที่ต้องการ คือความถี่ทางแวนอน 15625 Hz และความถี่ทางแนวตั้ง 50 Hz ตัวอย่างวงจรดูได้จากรูปที่ 3.5 (ความถี่คำนวณจาก $1/RC$)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.1.3 วงจรกรองความถี่สูง, ทีทีแอล ฟอร์แมท และ วงจรจำกัดระดับ

วงจรทั้งสามส่วนนี้จะขนานเข้าด้วยกันไว้รวมกันเนื่องจากมีส่วนที่ เกี่ยวข้องกันมากวงจรกรองความถี่สูงจะเป็นการใช้ทรานซิสเตอร์มาสร้างทั้งหมด สำหรับในส่วนนี้ โดยออกแบบเป็นวงจรกรองความถี่สูงซึ่งเป็นความถี่ในระดับ สัญญาณภาพ ในส่วนของวงจรเหล่านี้จะมีวงจรจำกัดระดับสัญญาณอยู่ด้วยโดยการ จำกัดระดับแรงดันเพื่อแยกสัญญาณมาร์คเกอร์และสัญญาณข้อมูลออกจากกัน เนื่องจาก สัญญาณทั้งสองมีระดับของแรงดันแตกต่างกันตามระดับขาว-ดำ


สัญญาณที่ได้ออกมาจะเป็นสัญญาณมาร์คเกอร์และสัญญาณข้อมูลแต่ว่า สัญญาณเหล่านี้ก็ยังมีระดับของแรงดันแตกต่างกันในแต่ละชุดอีก จึงจำเป็นต้องนำไปผ่านวงจรส่วนที่เรียกว่าทีทีแอล ฟอร์แมทเพื่อทำให้สัญญาณมีระดับเท่ากันทั้งหมด โดยการนำไปผ่านไอซีเบอร์ 7414 ซึ่งวงจรภายในของไอซีเบอร์นี้เป็นวงจร ชมิททริกเกอร์ (schmitttrigger) และเป็นแบบอินเวอร์เตอร์ (not gate) ดังนั้นสัญญาณที่ออกจากส่วนนี้จึงมีลักษณะเป็นสัญญาณดิจิทัล (0-5 V)



MARKER



DATA



รูปที่ 3.7 แสดงส่วนของวงจรรองความถี่สูง, ที่แอสซ็อล ฟลอร์แมท และ วงจรจำกัดระดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.2 การทำงานของวงจรส่วนเลือกข้อมูล

การทำงานของวงจรในส่วนนี้จะเป็นการกำหนดช่วงเวลาในการนำสัญญาณไปประมวลผลในคอมพิวเตอร์ ทั้งนี้เพราะว่าเนื่องจากความเร็วในการประมวลผลของเครื่องคอมพิวเตอร์ในปัจจุบันยังช้ากว่าการสแกนของสัญญาณภาพในระบบโทรทัศน์อยู่ ดังนั้นจึงต้องมีการกำหนดลำดับในการนำสัญญาณไปใช้ให้ถูกต้อง

วงจรที่ใช้ในภาคนี้ส่วนใหญ่จึงเป็นประเภทวงจรหน่วงเวลา, วงจรนับ และวงจรเปรียบเทียบ ซึ่งสามารถแบ่งออกเป็นต่างๆ ได้ดังนี้

- วงจรสัญญาณโรวพัลซ์
- วงจรนับ
- วงจรเปรียบเทียบ

3.3.2.1 วงจรสัญญาณโรวพัลซ์

วงจรในส่วนนี้จะเป็นการนำเอาสัญญาณต่างๆ ที่แยกออกจากสัญญาณภาพโทรทัศน์ ซึ่งประกอบด้วยสัญญาณข้อมูล, สัญญาณมาร์คเกอร์ และสัญญาณซิงค์-ทางแนวนอนที่ผ่านการหน่วงเวลาให้ช้าลงเท่ากับสัญญาณทั้งสอง โดยสัญญาณทั้งสองจะจะถูกนำมาแนบกัน (ผ่าน nand gate) โดยใช้ไอซีเบอร์ 7413 ซึ่งภายในเป็นวงจรแอนเดท 4 อินพุตแต่ถูกนำมาใช้เพียง 3 อินพุต ดังนั้นอินพุตที่เหลือจะต้องต่อกับระดับลอจิก "1" เอาท์พุทของไอซีตัวนี้จะ เป็นสัญญาณโรวพัลซ์ดังที่ได้แสดงให้ดูไว้แล้วในรูปที่ 3.3 ส่วนวงจรในภาคนี้จะแสดงให้ดูในรูปที่ 3.8

จากรูปที่ 3.8 จะเห็นว่าสัญญาณโรวพัลซ์ที่ได้จะถูกนำไปผ่านวงจรโมโนสเตเบิล (monostable) ซึ่งใช้ไอซีเบอร์ 74121 เพราะไอซีเบอร์นี้เหมาะกับการนำไปใช้กับความถี่สูงๆ มากกว่าไอซีเบอร์ 555 โดยที่วงเวลาของเอาท์พุทเมื่อมีการทริกจะกำหนดได้ด้วยค่าคงตัวเวลา RC เหตุผลที่ต้องนำมาผ่านวงจรโมโนสเตเบิล เพราะว่าสัญญาณโรวพัลซ์ที่ได้ในหนึ่งชุดข้อมูลหรือหนึ่งแฉวอาจมีมากกว่าหนึ่งพัลซ์ ซึ่งเกิดจากการสะแกนในแต่ละเส้นของการสะแกนทาง

แนวนอน สัญญาณเหล่านี้เมื่อนำมาผ่านวงจรโมโนสเตเบิลแล้ว จะถูกรวมให้เหลือเป็นสัญญาณเดียวเพื่อนำไปทริกวงจรมับ ดังนั้นเมื่อผ่านวงจรโมโนสเตเบิลแล้ว

สัญญาณโรวพัลส์จะเหลืออยู่ 16 สัญญาณในการสะแกนครบหนึ่งคาบหรือหนึ่งสัญญาณทางแนวตั้ง



รูปที่ 3.8 วงจรสัญญาณโรวพัลส์


3.3.2.2 วงจรนับ

วงจรมีอยู่ 2 ชุดซึ่งใช้ไอซีเบอร์ 7493 ซึ่งจะขอแยกออกเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการสื่อสารเท่านั้น ไปคนนอกให้ไปใช้ประโยชน์ด้วยความคิดให้ดูแตกต่างกันโดยกำหนดในวงจรให้เป็น 7493A และ 7493B เพื่อให้เข้ากับไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การอธิบายในส่วนของวงจรนี้

วงจรนับชุดแรกคือ 7493A จะนำเอาสัญญาณโทรฟัลส์ไปทำการนับ ดังนั้นวงจรจึงเป็นการนับ 16 ตามจำนวนของสัญญาณโทรฟัลส์ ซึ่งเท่ากับจำนวนคอลัมน์ของกระดาษคำตอบดี ส่วนสัญญาณที่นำมารีเซ็ตจะได้จากสัญญาณทิ้งทิศทางแนวตั้ง

ส่วนวงจรนับชุดที่ 2 คือ 7493B จะถูกต่อให้เป็นวงจรนับ 16 เช่นกันแต่สัญญาณที่นำมาทริกให้นับจะได้รับมาจากเครื่องคอมพิวเตอร์ รวมทั้งสัญญาณที่นำมารีเซ็ตก็ได้มาจากเครื่องคอมพิวเตอร์อีกเช่นกัน



รูปที่ 3.9 วงจรนับ และวงจรเปรียบเทียบ
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ใช่ว่าการนี้ใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.2.3 วงจรเปรียบเทียบ

วงจรเปรียบเทียบที่ 7 นี้เป็นวงจรเปรียบเทียบค่าตัวเลขไบนารี 2 ตัวเลข โดยใช้ไอซีเบอร์ 7485 ดังแสดงในรูปที่ 3.9 ซึ่งไอซีเบอร์ 7485 เป็นไอซีที่สามารถเปรียบเทียบค่าตัวเลขไบนารีได้ครั้งละ 4 หลัก สัญญาณที่นำมาเปรียบเทียบได้มาจากวงจรมับแต่ละชุด


เอาท์พุทที่ได้จากวงจรเปรียบเทียบจะนำเอาเอาท์พุทส่วนที่แสดงค่าที่ สัญญาณอินพุททั้งสองมีค่าเท่ากันไปใช้งานคือจะนำไปทริกหน่วยความจำให้จำข้อมูลในแฉวนั้นๆ ดังนั้นสัญญาณที่ถูกจำจะขึ้นอยู่กับสัญญาณที่ส่งมาจากเครื่องคอมพิวเตอร์เท่านั้นทำให้เครื่องคอมพิวเตอร์สามารถรู้เสมอว่ากำลังทำการประมวลผลข้อมูลส่วนใดอยู่

3.3.3 การทำงานในส่วนของวงจรเก็บข้อมูล

ในส่วนของวงจรเก็บข้อมูลนั้นใช้ไอซีเบอร์ 74164 ซึ่งเป็นไอซีชิฟท์รีจิสเตอร์ชนิดข้อมูลอินพุทเป็นแบบอนุกรม แล้วให้ข้อมูลเอาท์พุทเป็นแบบขนานขนาด 8 บิตเลื่อนข้อมูลได้ทางขวาแต่เพียงอย่างเดียว

แต่เนื่องจากข้อมูลที่ต้องการเก็บแต่ละชุดมีถึง 21 ตัวหรือ 21 บิต ดังนั้นจึงต้องใช้ไอซี 74164 ถึง 3 ตัวนำมาต่ออนุกรมกันเพื่อให้ได้จำนวนบิตถึง 21 บิต สัญญาณที่นำมาเก็บในชิฟท์รีจิสเตอร์ชุดนี้คือสัญญาณข้อมูลนั่นเอง


ส่วนสัญญาณที่นำมารีเซ็ทเป็นสัญญาณที่ได้มาจากเครื่องคอมพิวเตอร์ ซึ่งเป็นสัญญาณเดียวกับสัญญาณที่ไปทำการรีเซ็ทไอซีเบอร์ 7493B นั้นเอง ในรูปที่ 3.10 เป็นการแสดงวงจรในส่วนเก็บข้อมูล



รูปที่ 3.10 วงจรเก็บข้อมูล

3.3.4 การทำงานในส่วนของแหล่งจ่ายไฟ

เนื่องจากเครื่องตรวจสอบชุดนี้ มีการใช้ระดับแรงดันไฟ 2 ระดับ ตามความเหมาะสมในการทำงานของวงจร ดังนั้นในส่วนของแหล่งจ่ายไฟ จึงต้องสร้างระดับแรงดันให้มี 2 ระดับ เพื่อจ่ายให้กับวงจร โดยมีระดับแรงดันที่ 12 โวลต์ และ 5 โวลต์ตามลำดับ สำหรับส่วนของวงจรจะแสดงในรูปที่ 3.11 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.11 วงจรแหล่งจ่ายแรงดัน

จากวงจรจะใช้หม้อแปลงซึ่งมีระดับแรงดันไฟสลับทางด้านทุติยภูมิ (secondary) เท่ากับ 12 โวลต์ และถูกเปลี่ยนเป็นวงจรไฟตรงโดยชุดกรองแรงดัน (rectifier) หลังจากนั้นจะถูกทำให้ได้ระดับแรงดันไฟตรงที่คงที่จากไอซีเบอร์ 7812 ซึ่งมีการทำงานเป็นวงจร voltage regulator ดังนั้นเอาต์พุตของไอซีจึงมีแรงดันไฟตรงที่คงที่เท่ากับ +12 โวลต์ และจะถูกนำไปใช้ในส่วนของวงจรที่เป็นทรานซิสเตอร์

สำหรับแรงดันไฟตรงระดับ +5 โวลต์ ที่ใช้ในส่วนของวงจรที่เป็นไอซีนั้น จะถูกกำหนดระดับแรงดันจากไอซีเบอร์ 7805 ซึ่งมีการทำงานในลักษณะเดียวกันกับไอซีเบอร์ 7812


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 ผลการทดสอบและการใช้งาน

การใช้งานเครื่องตรวจสอบข้อสอบชุดนี้จำเป็นต้องมีส่วนประกอบร่วม

ดังนี้

1. กล้องถ่ายภาพโทรทัศน์แบบขาวดำ
2. คอมพิวเตอร์ พีซี คอมแพคทีเบิล ไอบีเอ็ม
3. การ์ด 8255 I/O (รายละเอียดดูที่ภาคผนวก)
4. เครื่องตรวจสอบ
5. ซอฟต์แวร์ (รายละเอียดดูที่ภาคผนวก)



รูปที่ 3.12 แสดงการต่อเครื่องใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อต่อส่วนต่างๆ เข้าด้วยกันดังรูปที่ 3.12 แล้วเครื่องก็พร้อมที่จะใช้งาน โดยเริ่มต้นด้วยการเรียกโปรแกรม CTORM.EXE (รายละเอียดของโปรแกรมดูที่ภาคผนวก) ต่อจากนั้นก็นำแผ่นกระดาษคำตอบที่เป็นแผ่นเจลยใสที่แทนวางกระดาษแล้วสั่งให้เครื่องอ่านข้อมูลไปเก็บ เมื่อเครื่องอ่านเรียบร้อยแล้วให้เปลี่ยนกระดาษคำตอบที่ต้องการตรวจไปใส่ แล้วสั่งให้เครื่องตรวจซึ่งเครื่องจะตรวจแล้วแจ้งคะแนนให้ทราบทันที ถ้าหากจะตรวจกระดาษแผ่นอื่นๆ อีกก็นำกระดาษไปวางต่อเรื่อยๆ หรือถ้าหากต้องการตรวจข้อสอบชุดอื่นก็ให้ออกจากโปรแกรมแล้วเริ่มต้นเรียกโปรแกรมใหม่



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

บทสรุป

เครื่องตรวจข้อสอบชุดนี้ จากการทดสอบถึงแม้ว่าจะสามารถทำงานได้ตามต้องการ แต่ว่าฟังก์ชันการทำงานต่างๆ นั้นยังไม่เหมาะสมในการนำไปใช้งานจริง เนื่องจากส่วนต่างๆ อาจจะเรียกได้ว่ายังไม่สมบูรณ์ เช่นกลิ้งยังไม่คงที่ ที่จับและพีดกระดาษยังไม่มี และสุดท้ายโปรแกรมยังไม่สมบูรณ์

แต่อย่างไรก็ดีผู้จัดทำเห็นว่าเครื่องตรวจข้อสอบที่ใช้หลักการนี้ยังไม่เคยมีการสร้างออกมาใช้งานกัน ก็หวังว่าท่านผู้อ่านท่านใดที่เห็นประโยชน์ในข้อดีของหลักการนี้จะนำไปเป็นแนวทาง ในการพัฒนาปรับปรุงต่อไปให้มีความเหมาะสมและสามารถใช้งานจริงได้

โดยจากปัญหาของผู้จัดทำที่พบคือในกรณีที่ใช้กลิ้งคุณภาพต่ำจะทำให้สัญญาณที่นำมามีระดับไม่แน่นอน การแก้ไขคืออาจจะเปลี่ยนเป็นกลิ้งที่ได้มาตรฐานขึ้นหรือทำการออกแบบวงจรที่สามารถกรองสัญญาณให้ดีขึ้นได้ และควรทำการยึดกลิ้งให้สมบูรณ์เพื่อจะได้ไม่ต้องมาเสียเวลามาปรับแต่งกลิ้งบ่อยๆ แต่วก่อนจะยึดกลิ้งควรปรับแต่งกลิ้งให้แน่ใจเสียก่อน และควรจัดหาไฟมาส่องที่กระดาษคำตอบให้สว่างและเกลี่ยให้ทั่วกระดาษ ซึ่งขั้นตอนที่กล่าวมาเหล่านี้ อาจเป็นแนวทางในการปรับปรุงส่วนของที่พีดกระดาษให้ได้มาตรฐานเลยก็ได้

ในส่วนของการตรวจจับข้อมูลต่างๆ ได้แก่สัญญาณมาร์คเกอร์และสัญญาณข้อมูลที่ผู้จัดทำสร้างขึ้นเป็นการตรวจจับโดยมีตัวตรวจเช็คแค่แกนเดียวคือแกน Y ซึ่งทำให้เกิดการอ่านข้อมูลผิดพลาดได้บ่อยๆ จากปัญหานี้ผู้จัดทำได้รับข้อเสนอจากอาจารย์บางท่านว่าควรจะทำการตรวจเช็คทั้งสองแกนคือทั้งแกน Y และแกน X โดยการสร้างมาร์คเกอร์ทางแกน X เพิ่มขึ้นมา ซึ่งผู้จัดทำเห็นว่าน่าจะสามารถแก้ปัญหาในการอ่านข้อมูลผิดพลาดได้ดีขึ้น

และในส่วนของวงจรมันที่นำสัญญาณจากคอมพิวเตอร์หรือซอฟต์แวร์มาทำการทริกให้เกิดการนับนั้น สามารถนำเอาสัญญาณที่นับจากคอมพิวเตอร์มาใช้โดยตรงได้เลย ซึ่งจะ เป็นสัญญาณที่แน่นอนกว่าการที่จะมาสร้างส่วนของฮาร์ดแวร์ขึ้นมาใหม่ และถ้าเป็นไปได้ในส่วนของวงจรมันทั้งหมดและส่วนเปรียบเทียบอาจจะนำเอาไมโครโปรเซสเซอร์มาทำการประมวลผลข้อมูลทั้งหมดแทนในส่วนของฮาร์ดแวร์ที่ได้สร้างขึ้นมา นั้น เพราะสัญญาณในส่วนเหล่านี้เป็นสัญญาณดิจิทัลทั้งสิ้น ซึ่งเราสามารถเขียนคำสั่งให้ไมโครโปรเซสเซอร์ทำงานเปรียบเสมือนกับส่วนของฮาร์ดแวร์ได้และจะทำให้สัญญาณที่ได้แน่นอนยิ่งขึ้น

ปัญหาและแนวทางกว้างๆ เหล่านี้ อาจจะเป็นประโยชน์ในการนำเอาโครงการนี้ไปพัฒนาได้



ภาคผนวก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PROGRAM

```
int narr,true,false;
int A[48],B[48],C[8],D[8];

#define PA 0x01b0
#define PB 0x01b1
#define PC 0x01b2
#define PCT 0x01b3
main()
{
    char ch;
    int num = 0;
    display();
    do {
        clrscr();
        printf("Press \"Enter\" to read a Reference Sheet. ");
    } while (getch() != '\r');
    clrmem(A,48);
    rddata(A);
    dpsucc();
    do
    {
        num++;
        do {
            clrscr();
            printf("Press \"Enter\" to read an Answer Sheet # %d.",num);
        } while (getch() != '\r');
        clrmem(B,48);
        rddata(B);
        dpsucc();
        compare();
        clrscr();
        printf("\n ANSWER SHEET # %d \n\n",num);
        printf("Amount of True is : %d \n",true);
        printf("Amount of false is : %d \n",false);
        printf("Total amount is : %d \n",(true + false));
loop: printf("\nDo you want to check the other (y/n) : ");
        ch = getche();
        if ((ch != 'y') && (ch != 'Y') && (ch != 'n') && (ch != 'N'))
        {
            delline();
            goto loop;
        }
    } while ((ch == 'y') || (ch == 'Y'));
    printf("\n\nPress any key to END.");
    getch();
}
clrmem(arr,r)
int arr[],r;
{
    int ind;
    for(ind = 0; ind < r; ind++)
        arr[ind] = 0;
}
```

เอกสารนี้เป็นเอกสารสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

int vs,hs,cmk;
int hcount = 0;
int item = 1;
narr = 0;
do
{
    outport(PCT,0x0093);
    outport(PC,0x0000);
    outport(PCT,0x0088);
    do vs = (inport(PC) & 0x0020);
    while (vs == 0x0020);
    do vs = (inport(PC) & 0x0020);
    while (vs != 0);
    do
    {
        do hs = (inport(PC) & 0x0040);
        while (hs != 0);
        do hs = (inport(PC) & 0x0040);
        while (hs == 0x0040);
        hcount++;
    }
    while (hcount != item);
    do cmk = (inport(PC) & 0x0010);
    while (cmk != 0x0010);
    rdrow(mem);
    item++;
}
while (item != 17);
}
rdrow(ary)
int ary[];
{
    ary[narr] = (inport(PA) & 0x00ff);
    narr++;
    ary[narr] = (inport(PB) & 0x00ff);
    narr++;
    ary[narr] = (inport(PC) & 0x00ff);
    narr++;
}
compare()
{
    int n,m,c;
    true = 0;
    false = 0;
    clrmem(C,8);
    clrmem(D,8);
    for (n = 0; n <= 47;n++)
    {
        exparr(A[n],C);
        exparr(B[n],D);
        if ((n % 3) == 0) c = 3;
        else c = 7;
        for (m = 0; m <= c;m++)
        {
            if (C[m] == 1)
            {
                if (C[m] == D[m]) true++;
                else false++;
            }
        }
    }
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    }
    }
    clrmem(C,8);
    clrmem(D,8);
}
}
exparr(abval, cord)
int abval, cord[];
{
    int x,y;
    for(x = abval,y = 0; x >1; y++)
    {
        cord[y] = x % 2;
        x /= 2;
    }
    cord[y] = x;
}
dpsucc()
{
    printf("\n\t Read success.\n\n");
    printf("Press any key to continue.");
    getch();
}
display()
{
    clrscr();
    printf("\n");
    printf("*****\n");
    printf("\n");
    printf("      CCCC  TTTTTT  0000  RRRRRR  MM  MM\n");
    printf("      CC   C   TT   00  00  RR  RR  MM M M\n");
    printf("      CC           TT   00  00  RR  RR  MM M M\n");
    printf("      CC           TT   00  00  RRRRRR  MM M M\n");
    printf("      CC   C   TT   00  00  RR  RR  MM M M\n");
    printf("      CC           TT   0000  RRR  RR  MM  MM\n");
    printf("\n\n\n");
    printf("      KK  KK  MM  MM  IIII  TTTTTT  ' ' ' '  LL\n");
    printf("      KK  KK  MM  MM  III  TT  ' ' ' '  LL\n");
    printf("      KKKK  MM  MM  III  TT  ' ' ' '  LL\n");
    printf("      KK  KK  MM  MM  III  TT  ' '  LL\n");
    printf("      KK  KK  MM  MM  III  TT  '  LLLLLL\n");
    printf("      KK  KK  MM  MM  IIII  TT  LLLLLL\n");
    printf("\n");
    printf("*****\n");
    printf("\n");
    printf("      Press any key to continue.");
    getch();
}
}

```

ขั้นตอนการเรียกโปรแกรม

เริ่มต้นเรียกโปรแกรม CTORM.EXE จะแสดงหน้าจอดังนี้

```
CCCCC TTTTTTT 0000 RRRRRR MM MM
CC C TT 00 00 RR RR MM M MM
CC TT 00 00 RR RR MM M MM
CC TT 00 00 RR RR MM M MM
CC C TT 00 00 RR RR MM M MM
CCCCC TT 0000 RRR RR MM MM
```

```
KK KKK MM MM IIII TTTTTTT ' ' ' LL
KK KK MM MM MM III TT ' ' ' LL
KKKK MM MM MM III TT ' ' ' LL
KK KK MM MM MM III TT ' ' ' LL
KK KKK MM MM MM III TT ' ' ' LLLLLL
KK KKK MM MM IIII TT ' ' ' LLLLLL
```

Press any key to continue.

เมื่อกดปุ่มใดๆ จะปรากฏข้อความ

Press "Enter" to read a Reference Sheet.

ซึ่งเครื่องจะรอให้ใส่กระดาษเฉลยคำตอบ หลังจากนั้นให้กดปุ่ม

ENTER เครื่องจะทำการเก็บข้อมูลเมื่อเสร็จเรียบร้อยแล้ว จะแสดง

ข้อความแจ้งให้ทราบดังนี้

Press "Enter" to read a Reference Sheet.
Read success.

Press any key to continue.

เมื่อกดปุ่มใดๆ อีกจะปรากฏข้อความ

Press "Enter" to read an Answer Sheet # 1.

ซึ่งเครื่องจะรอให้ใส่กระดาษคำตอบที่ต้องการตรวจ โดยเริ่มต้นจากแผ่นที่ # 1
หลังจากนั้นให้กดปุ่ม ENTER เครื่องจะทำการเก็บข้อมูลเมื่อเสร็จเรียบร้อยแล้ว
จะแสดงข้อความแจ้งให้ทราบดังนี้

Press "Enter" to read an Answer Sheet # 1.
Read success.

Press any key to continue.

ซึ่งเมื่อกดปุ่มใดๆ เครื่องจะแสดงผลการสอบเป็นคะแนนต่างๆ คือ

Amount of True หมายถึงจำนวนข้อหรือคะแนนที่ตอบถูก

Amount of False หมายถึงจำนวนข้อที่ตอบผิด

Total amount หมายถึงจำนวนข้อทั้งหมดของข้อสอบ

หลังจากนั้นเครื่องจะถามว่าต้องการตรวจข้อสอบชุดต่อไปหรือไม่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ANSWER SHEET #1

Amount of True is :0

Amount of false is :0

Total amount is :0

Do you want to check the other (y/n) :

ถ้าต้องการตรวจชุดต่อไปให้กดอักษร Y หรือ y เครื่องจะรอกระดาค่าต่อมชุดต่อไปและจะเพิ่มหมายเลขกระดาค่าตอบไปเรื่อยๆ

Press "Enter" to read an Answer Sheet # 2.

ถ้าไม่ต้องการตรวจชุดต่อไปให้กดอักษร N หรือ n แล้วกดปุ่มใดๆ เป็นการเลิกทำงาน

ANSWER SHEET #2

Amount of True is :0

Amount of false is :0

Total amount is :0

Do you want to check the other (y/n) : n

Press any key to END.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5400/7400 Quadruple 2-Input Positive-NAND Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL																									
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package																							
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF																						
T.I.	SN54S00	J	C	P	M	CF	SN54H00	J	C	P	M	CF	SN54LS00	J	C	P	M	CF	SN5400	J	C	P	M	CF	SN54100	J	C	P	M	CF	SN54200	J	C	P	M	CF	SN54300	J	C	P	M	CF
FAIRCHILD	FM54S00/FM54S00	D	C	P	M	CF	FM54H00/FM54H00	D	C	P	M	CF	FM54LS00/FM54LS00	D	C	P	M	CF	FM5400/FM5400	D	C	P	M	CF	FM54100/FM54100	D	C	P	M	CF	FM54200/FM54200	D	C	P	M	CF	FM54300/FM54300	D	C	P	M	CF
MOTOROLA	MC74S00	L	C	P	M	CF	MC74H00	L	C	P	M	CF	MC74LS00	L	C	P	M	CF	MC7400	L	C	P	M	CF	MC74100	L	C	P	M	CF	MC74200	L	C	P	M	CF	MC74300	L	C	P	M	CF
N.S.C.	DM74S00	N	C	P	M	CF	DM74H00	N	C	P	M	CF	DM74LS00	N	C	P	M	CF	DM7400	N	C	P	M	CF	DM74100	N	C	P	M	CF	DM74200	N	C	P	M	CF	DM74300	N	C	P	M	CF
PHILIPS	N74S00	D	C	P	M	CF	N74H00	D	C	P	M	CF	N74LS00	D	C	P	M	CF	N7400	D	C	P	M	CF	N74100	D	C	P	M	CF	N74200	D	C	P	M	CF	N74300	D	C	P	M	CF
SIGMETICS	NM54S00	F	C	P	M	CF	NM54H00	F	C	P	M	CF	NM54LS00	F	C	P	M	CF	NM5400	F	C	P	M	CF	NM54100	F	C	P	M	CF	NM54200	F	C	P	M	CF	NM54300	F	C	P	M	CF
SIEMENS	N74S00	D	C	P	M	CF	N74H00	D	C	P	M	CF	N74LS00	D	C	P	M	CF	N7400	D	C	P	M	CF	N74100	D	C	P	M	CF	N74200	D	C	P	M	CF	N74300	D	C	P	M	CF
FUJITSU	N74S00	D	C	P	M	CF	N74H00	D	C	P	M	CF	N74LS00	D	C	P	M	CF	N7400	D	C	P	M	CF	N74100	D	C	P	M	CF	N74200	D	C	P	M	CF	N74300	D	C	P	M	CF
HITACHI	HD74S00	D	C	P	M	CF	HD74H00	D	C	P	M	CF	HD74LS00	D	C	P	M	CF	HD7400	D	C	P	M	CF	HD74100	D	C	P	M	CF	HD74200	D	C	P	M	CF	HD74300	D	C	P	M	CF
MITSUBISHI	M54S00	D	C	P	M	CF	M54H00	D	C	P	M	CF	M54LS00	D	C	P	M	CF	M5400	D	C	P	M	CF	M54100	D	C	P	M	CF	M54200	D	C	P	M	CF	M54300	D	C	P	M	CF
NEC	μP54S00	D	C	P	M	CF	μP54H00	D	C	P	M	CF	μP54LS00	D	C	P	M	CF	μP5400	D	C	P	M	CF	μP54100	D	C	P	M	CF	μP54200	D	C	P	M	CF	μP54300	D	C	P	M	CF
TOSHIBA	T54S00	D	C	P	M	CF	T54H00	D	C	P	M	CF	T54LS00	D	C	P	M	CF	T5400	D	C	P	M	CF	T54100	D	C	P	M	CF	T54200	D	C	P	M	CF	T54300	D	C	P	M	CF

Electrical Characteristics SN54LS00/SN74LS00

absolute maximum ratings over operating free-air temperature range*



Supply voltage, V _{CC}	TV	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	TV	Storage temperature range	SN54LS	-65°C to 150°C
Input current, I _I	5.5mA	Storage temperature range	SN54LS	-65°C to 150°C

recommended operating conditions

PARAMETER	SN54LS00			SN74LS00			UNIT
	MIN	TYP	MAX	MIN	TYP	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level input current, I _{IH}			-400			-400	μA
Low-level input current, I _{IL}			0			0	μA
Operating free-air temperature, T _A	-55	175	175	0	70	125	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage		0.8		V	
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18 mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} = MIN, I _{OH} = MAX	2.7	3.4	V	
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, I _{OL} = 4mA	0.2	0.4	V	
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 1V		0.1	mA	
I _{IH}	High-level input current	V _{CC} = MAX, V _{IH} = 2.7V		20	μA	
I _{IL}	Low-level input current	V _{CC} = MAX, V _{IL} = 0.4V		-0.4	mA	
I _{OS}	Short-circuit output current †	V _{CC} = MAX	54LS Family	-20	-100	mA
			74LS Family	-18	-100	mA
I _{CCM}	Supply current	V _{CC} = MAX	Total, outputs high	4	8	mA
I _{CCL}	Supply current	V _{CC} = MAX	Total, outputs low	12	22	mA
I _{CC}	Supply current	V _{CC} = 5V	Average per gate (50% duty cycle)	0.4		mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _A = 25°C, C _L = 150pF, R _L = 2kΩ		9	15	ns
t _{PHL}	Propagation delay time, high-to-low-level output			10	15	ns



† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
* Not more than one output should be shorted at a time, and for SN54H/SN74H and SN54S/SN74S, duration of short-circuit should not exceed 1 second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5413/7413 Dual 4-Input Positive-NAND Schmitt-Trigger

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL											
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package									
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF								
T.I.									SN54LS13	J	D		W		SN5413	J	D		W									
FAIRCHILD									SN74LS13	J	D		W		SN7413	J	D		W		FMS413/FM9413	D	D		F	D		
MOTOROLA																	MC7413						FC7413/FC9413	D	D		F	D
N.S.C.									DM54LS13					DM5413	J	D		W		DM7413	J	D		W				
PHILIPS									N74LS13					FJL131/7413														
SIGNETICS									N74LS13	A	U			SS413	F	D		W		N7413	F	D		W				
SIEMENS																	FLH351											
FUJITSU																												
HITACHI									HD74LS13				P	D	HD7545													
MITSUBISHI									M74LS13				P	D	M53213													
NEC																	μPB2013											
TOSHIBA																												

Electrical Characteristics SN54LS13/SN74LS13
absolute maximum ratings over operating free-air temperature range

Supply voltage V _{CC}	7V	Operating free-air temperature range	SN54LS13	-55°C to 125°C
Input voltage	7V	Storage temperature range	SN74LS13	-65 to 150°C

recommended operating conditions

	SN54LS13			SN74LS13			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current I _{OH}			-400			-400	μA
Low-level output current I _{OL}			4			4	mA
Operating free-air temperature T _A	-55		125	0		70	°C

Electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT
V _{T+} Positive-going threshold voltage	V _{CC} = 5V	1.4	1.6	1.9	V
V _{T-} Negative-going threshold voltage	V _{CC} = 5V	0.5	0.8	1	V
Hysteresis (V _{T+} - V _{T-})	V _{CC} = 5V	0.4	0.8		V
V _I Input clamp voltage	V _{CC} = MIN, I _I = -18 mA			-1.5	V
V _{OH} High-level output voltage	V _{CC} = MIN, V _I = V _{T-} min, I _{OH} = MAX	2.7	3.4		V
V _{OL} Low-level output voltage	V _{CC} = MIN, V _I = V _{T+} max, I _{OL} = 4 mA	0.25	0.4		V
I _{T+} Input current at positive-going threshold	V _{CC} = 5V, V _I = V _{T+}	-0.14			mA
I _{T-} Input current at negative-going threshold	V _{CC} = 5V, V _I = V _{T-}	-0.18			mA
I _I Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V			0.1	mA
I _{IH} High-level input current	V _{CC} = MAX, V _I = 2.7 V			20	μA
I _{IL} Low-level input current	V _{CC} = MAX, V _I = 0.4 V			-0.4	mA
I _{OS} Short-circuit output current †	V _{CC} = MAX	-20		-100	mA
I _{COH} Supply current	V _{CC} = MAX		2.9	6	mA
I _{COL} Supply current	V _{CC} = MAX		4.1	7	mA
I _{CC} Supply current	V _{CC} = 5V		1.75		mA
† P _{PLH} Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _A = 25°C, C _L = 15pF, P _L = 3Ω	15	22		ns
† P _{PHL} Propagation delay time, high-to-low-level output	V _{CC} = 5V, T _A = 25°C, C _L = 15pF, P _L = 3Ω	18	27		ns

Pin Assignment (Top View)

positive logic: Y = ABCD
NC = No internal connection

Schematics (each gate)

Resistor values shown are nominal and in ohms.

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
‡ All typical values at V_{CC} = 5V, T_A = 25°C.
† Not more than one output should be shorted at a time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5414/7414 Hex Schmitt-Trigger Inverter

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	M,CF		C	P	M,CF		C	P	M,CF		C	P	M,CF		C	P	M,CF
T.I.																				
FAIRCHILD																				
MOTOROLA																				
N.S.C.																				
PHILIPS																				
SIGNETICS																				
SIEMENS																				
FUJITSU																				
HITACHI																				
MITSUBISHI																				
NEC																				
TOSHIBA																				

Electrical Characteristics SN54LS14/SN74LS14

absolute maximum ratings over operating free-air temperature range



Supply voltage, V _{CC}	TV	Operating free-air temperature, T _{op}	SN54LS14	-55°C to 125°C
Input voltage	TV	Storage temperature range	SN74LS14	-55 to 150°C

recommended operating conditions

	SN54LS14			SN74LS14			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}	-400					-400	mA
Low-level output current, I _{OL}			8			8	mA
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
V _{T+} Positive-going threshold voltage	V _{CC} = 5V	1.0	1.0	1.3	V
V _{T-} Negative-going threshold voltage	V _{CC} = 5V	0.5	0.9	1	V
Hysteresis (V _{T+} - V _{T-})	V _{CC} = 5V	0.4	0.8		V
V _I Input clamp voltage	V _{CC} = MIN, I _I = -18mA			-1.5	V
V _{OH} High-level output voltage	V _{CC} = MIN, V _I = V _{T-} - min, I _{OH} = MAX	2.7	3.4		V
V _{OL} Low-level output voltage	V _{CC} = MIN, V _I = V _{T+} + max, I _{OL} = 8mA		0.25	0.4	V
I _{T+} Input current at positive-going threshold	V _{CC} = 5V, V _I = V _{T+}		-0.14		mA
I _{T-} Input current at negative-going threshold	V _{CC} = 5V, V _I = V _{T-}		-0.18		mA
I _I Input current at maximum input voltage	V _{CC} = MAX, V _I = V _I			0.1	mA
I _{IH} High-level input current	V _{CC} = MAX, V _I = 2.7V			20	mA
I _{IL} Low-level input current	V _{CC} = MAX, V _I = 0.4V			-0.4	mA
I _{OS} Short-circuit output current	V _{CC} = MAX	-20		100	mA
I _{CC} Supply current	Total, output high		8.6	16	mA
	Total, output low		12	21	mA
	Average per gate	V _{CC} = 5V, 50% duty cycle		1.72	
t _{PLH} Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _A = 25°C		15	22	ns
t _{PHL} Propagation delay time, high-to-low-level output	C _L = 15PF, R _L = 2kΩ		15	22	ns



† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 ‡ A-I typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than one output should be shorted at a time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

74/7474 Dual D-Type Positive-Edge-Triggered Flip-Flop with Preset and Clear

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL							
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package					
	J	D	P	M	CF	J	D	P	M	CF	J	D	P	M	CF	J	D	P	M	CF				
T.I.	SN54S74	J	D	P	M	CF	SN54H74	J	D	P	M	CF	SN54LS74	J	D	P	M	CF	SN74S74	J	D	P	M	CF
FAIRCHILD	FMS4S74/LP9S74	DD	PD				FMS4H74/FM9H74	DD	PD				FMS4LS74/FM9LS74	DD	PD			FC174/F174	DD	PD				
MOTOROLA																								
N.S.C.							DM54H74	J	D	P	M	CF	DM54LS74	J	D	P	M	CF	DM5474	J	D	P	M	CF
PHILIPS																								
SIGNETICS	S54S74						S54H74	F	D	A	D	W	S54LS74	F	D	A	D	W	S5474	F	D	A	D	W
SIEMENS																								
FUJITSU																								
HITACHI	HD74S74	D	PD																					
MITSUBISHI	M74S74	P	D																					
NEC	74S74	C	D																					
TOSHIBA																								

Electrical Characteristics SN54LS74/SN74LS74			
absolute maximum ratings over operating free-air temperature range			
Supply voltage V _{CC}	TV	Operating Power	SN54LS
Input voltage	8 - 6.5V	Temperature range	SN74LS
		Storage temperature range	
recommended operating conditions			
		SN54LS74	SN74LS74
		MIN	NOM
Supply voltage, V _{CC}		4.5	5
High-level output current, I _{OH}		-40	0
Low-level output current, I _{OL}		0	4
Power dissipation, P _D		25	25
Input current, I _i		25	25
Input rise time, t _r		25	25
Input fall time, t _f		25	25
Output rise time, t _r		51	51
Output fall time, t _f		51	51
Operating power, P _{OP}		475	0

electrical characteristics over recommended operating free-air temperature range			
PARAMETERS	TEST CONDITIONS 1	MIN	TYP ² MAX
V _{IH} High-level input voltage		2	
V _{IL} Low-level input voltage			0.8
V _I Input clamp voltage	V _{CC} =MIN, I _i =-18mA		-1.5
V _{OH} High-level output voltage	V _{CC} =MIN, V _{IH} =2V, V _{IL} =0.8V, I _{OH} =MAX	2.7	3.4
V _{OL} Low-level output voltage	V _{CC} =MIN, V _{IH} =2V, V _{IL} =0.8V, I _{OL} =4mA		0.25 0.4
I _i Input current at maximum input voltage	D, J, K, Clear Preset Clock		0.1 0.2 0.2 0.1
I _{IH} High-level input current	D, J, K, Clear Preset Clock		-20 40 40 20
I _{IL} Low-level input current	D, J, K, Clear Preset Clock		-0.4 -0.8 -0.8 -0.4
I _{OS} Short-circuit output current	Series 54LS Series 74LS		-20 -100 -20 -100
I _{CC} Supply current (Average per flip-flop)	V _{CC} =MAX, See Note 1		4 8
f Clock frequency	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =2kΩ		25 33
t _{PLH} Propagation delay time, low-to-high level output			13 25
t _{PHL} Propagation delay time, high-to-low level output			25 40

Pin Assignments (Top View)

Functional Table

74, 7474, LS74, S74 (See Note 2)

INPUTS		OUTPUTS	
PRESET	CLEAR	D	Q
L	H	X	X
H	L	X	X
L	L	X	H ¹
H	H	1	H
H	H	1	L
H	H	L	X

Functional Block Diagram

74, S74, 7474, LS74, L74 DUAL D FLIP-FLOP WITH CLEAR AND PRESET

NOTES: 1 With all outputs open, I_{CC} is measured with the Q and Q-bar outputs high in turn. At the time of measurement, the clock input is grounded.
 2 H=high level (steady state), L=low level (steady state), X=irrelevant
 1 transition from low to high level.
 0=the level of Q before the indicated input conditions were established.
 * This configuration is nonstable; that is, it will not persist when preset and clear inputs return to their inactive (high) level.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5485/7485 4-Bit Magnitude Comparator

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	MCF		C	P	MCF		C	P	MCF		C	P	MCF		C	P	MCF
T.I.	SN54S85	J	D	W				SN54LS85	J	D	W	SN74S85	J	D	W	SN54LS85	J	D	W	
FAIRCHILD	SN74S85	J	D	W				SN74LS85	J	D	W	74S85	J	D	W	SN74LS85	J	D	W	
MOTOROLA												MC7485								
N.S.C.								DM54LS85				DM74LS85				DM54LS85				
PHILIPS	N74S85							N74LS85				N7485								
SIGNETICS	N74S85							N74LS85				SS485								
SIEMENS												FLH431								
FUJITSU								74LS85				MB48								
HITACHI								HO74LS85				HO7485								
MTSUBISHI	M74S85							M74LS85				MS3285								
NEC												μFB2085								
TOHSHA																				

Electrical Characteristics SN54LS85/SN74LS85

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS85	-55°C to 125°C
Input voltage	7V	temperature range	SN74LS85	0°C to 70°C
Intermittent voltage (see Note)	5.5V	Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54LS85			SN74LS85			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-400			-400	μA
Low-level output current, I _{OL}			4			8	mA
Operating free-temperature, T _A	-55	125	0	70			°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage			0.8	V	
V _I	Input clamp voltage	V _{CC} =MIN, I _I = -18mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} =MIN, V _{IH} =2V, V _{IL} =0.4V, I _{OH} =-400μA	2.7	3.4	V	
V _{OL}	Low-level output voltage	V _{CC} =MIN, V _{IH} =2V, V _{IL} =0.4V, I _{OL} =4mA	0.25	0.4	V	
I _I	Input current at maximum input voltage	A<B, A>B inputs all other inputs		0.1	mA	
I _{IH}	High-level input current	A<B, A>B inputs all other inputs		20	μA	
I _{IL}	Low-level input current	A<B, A>B inputs all other inputs		-0.6	mA	
I _{OS}	Short-circuit output current*	V _{CC} =MAX, V _O =0	SN54LS85	-20	-100	mA
I _{CC}	Supply current	V _{CC} =MAX, See Note	SN74LS85	-20	-100	mA
t _{PLH}	from Any A or B data input to output A (B, A)B	NUMBER OF GATE LEVELS	1	14	ns	
		2	19			
		3	24	36		
t _{PHL}	from Any A or B data input to output A=B	NUMBER OF GATE LEVELS	1	11	ns	
		2	15			
		3	20	30		
t _{PLH}	from A (B or A=B) to output A=B	NUMBER OF GATE LEVELS	1	14	ns	
		2	17			
		3	20	30		
t _{PHL}	from A=B to output A=B	NUMBER OF GATE LEVELS	1	13	ns	
		2	13	26		
		3	13	26		
t _{PLH}	from A > B or A = B to output A < B	NUMBER OF GATE LEVELS	1	14	ns	
		2	17			
		3	17	17		

NOTE: I_{CC} is measured with outputs open, A=B grounded, and all other inputs at 1.5V.



Function Table


COMPARING INPUTS						CASCADING INPUTS			OUTPUTS		
A3, B3	A2, B2	A1, B1	A0, B0	A>B	A<B	A=B	A>B	A<B	A=B		
A3 > B3	X	X	X	X	X	X	H	L	L		
A3 < B3	X	X	X	X	X	X	L	H	L		
A3 = B3	A2 > B2	X	X	X	X	X	H	L	L		
A3 = B3	A2 < B2	X	X	X	X	X	L	H	L		
A3 = B3	A2 = B2	A1 > B1	X	X	X	X	H	L	L		
A3 = B3	A2 = B2	A1 < B1	X	X	X	X	L	H	L		
A3 = B3	A2 = B2	A1 = B1	A0 > B0	X	X	X	H	L	L		
A3 = B3	A2 = B2	A1 = B1	A0 < B0	X	X	X	L	H	L		
A3 = B3	A2 = B2	A1 = B1	A0 = B0	H	L	L	H	L	L		
A3 = B3	A2 = B2	A1 = B1	A0 = B0	L	H	L	L	H	L		
A3 = B3	A2 = B2	A1 = B1	A0 = B0	L	L	H	L	L	H		

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable type.
 ‡ AH typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than one output should be shorted at a time.
 † t_{PLH} = propagation delay time, low-to-high-level output
 † t_{PHL} = propagation delay time, high-to-low-level output


CONTINUED ON NEXT PAGE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Functional Block Diagrams



'85, 'S85, 'LS85 4-BIT MAGNITUDE COMPARATOR



'L85 4-BIT MAGNITUDE COMPARATOR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54122/74122 Retriggerable Monostable Multivibrator with Clear

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			
		C	P	M	CF		C	P	M	CF		C	P	M	CF		C	P	M	CF	
T.I.																					
FAIRCHILD																					
MOTOROLA																					
N.S.C.																					
PHILIPS																					
SIGNETIC																					
SIEMENS																					
FUJITSU																					
HITACHI																					
MITSUBISHI																					
NEC																					
TOSHIBA																					

Electrical Characteristics SN54LS122/SN74LS122

absolute maximum ratings over operating free-air temperature range

Supply voltage, V_{CC}	V	Operating free-air temperature range	SN54LS	-55 to 125 C
Input voltage	V	Storage temperature range	SN74LS	0 C to 70 C
				-55 to 150 C


recommended operating conditions

	SN54LS122			SN74LS122			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level input current, I_{IH}			-400			-400	μ A
Low-level input current, I_{IL}			0			0	μ A
Noise width, t_p	A or B inputs high	40		40			ns
	A or B inputs low	40		40			ns
External output resistance, test	5		180	5		260	Ω
External timing capacitance, C_{ext}			No restriction			No restriction	
Wiring capacitance at Pin 5 (Clear terminal)			50			30	pF
Operating free-air temperature, T_a	35		125	0		70	C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT	
V_{IH}	High-level input voltage		2		V	
V_{IL}	Low-level input voltage		0.8		V	
V_I	Input clamp voltage	$V_{CC} = \text{MIN.}, I_I = -18 \text{ mA}$		1.5	V	
V_{OH}	High-level output voltage	$V_{CC} = \text{MIN.}, I_{OH} = -400 \mu\text{A}$ See Note 1	2.7	3.5	V	
V_{OL}	Low-level output voltage	$V_{CC} = \text{MIN.}, I_{OL} = 8 \text{ mA}$ See Note 1	0.35	0.5	V	
I_C	Input current at maximum input voltage	$V_{CC} = \text{MAX.}, V_I = 2.7 \text{ V}$		0.1	mA	
I_{IH}	High-level input current	$V_{CC} = \text{MAX.}, V_I = 2.7 \text{ V}$		20	μ A	
I_{IL}	Low-level input current	$V_{CC} = \text{MAX.}, V_I = 0.4 \text{ V}$		0.4	mA	
I_{OS}	Short-circuit output current	$V_{CC} = \text{MAX.}$, See Note 1	-20	100	mA	
I_{CC}	Supply current (quiescent or triggered)	$V_{CC} = \text{MAX.}$, See Notes 2 and 3	6	11	mA	
t_{PLH}	from A to output Q	$V_{CC} = 5 \text{ V.}$ $T_A = 25^\circ \text{C.}$ $C_L = 150 \text{ pF.}$ $R_L = 2 \text{ k}\Omega$	$C_{ext} = 0,$ $R_{ext} = 5 \text{ k}\Omega$	23	33	ns
	from B to output Q			23	44	ns
t_{PHL}	from A to output Q			32	45	ns
	from B to output Q			34	56	ns
t_{PHL}	from Clear to output Q		20	27	ns	
t_{PLH}	from Clear to output Q		28	35	ns	
t_{QD}	from A or B to output Q		116	200	ns	
t_{QD}	from A or B to output Q		6	6.5	ns	

Pin Assignment (Top View)



Function Table

CLEAR	INPUTS				OUTPUTS	
	A1	A2	B1	B2	Q	Q-bar
L	X	X	X	X	L	H
X	H	H	X	X	L	H
X	X	X	L	X	L	H
X	X	X	X	L	L	H
X	L	X	H	H	L	H
H	L	X	H	H	L	H
H	X	L	H	H	L	H
H	X	X	L	H	L	H
H	H	X	H	H	L	H
H	H	H	H	H	L	H
H	X	X	H	H	L	H
X	L	H	H	H	L	H

- NOTES: 1: Ground C_{ext} to measure V_{OH} at 0.4V, or I_{OS} at 0. C_{ext} is open to measure V_{OH} at 0. V_{OL} at 0, or I_{OS} at 0.
- 2: Quiescent I_{CC} is measured (after clearing) with 2.4V applied to all clear and 4 inputs, B inputs grounded, all outputs open, $C_{ext} = 0.02 \mu\text{F}$, and $R_{ext} = 25 \text{ k}\Omega$. R_{int} is open.
- 3: I_{CC} is measured in the triggered state with 2.4V applied to all clear and B inputs, A inputs grounded, all output open, $C_{ext} = 0.02 \mu\text{F}$, and $R_{ext} = 25 \text{ k}\Omega$. R_{int} is open.
- 4: A: H = high level (steady state), L = low level (steady state), T = transition from low to high level, \downarrow = transition from high to low level, \uparrow = high-level pulse, \downarrow = low-level pulse, X = irrelevant (any input, including transitions).
- B: To use the internal timing resistor connect R_{int} to V_{CC} .
- C: An external timing capacitor may be connected between C_{ext} and R_{ext} (C_{ext} positive).
- D: For accurate repeatable pulse widths, connect an external resistor between R_{int} , C_{ext} and V_{CC} with R_{int} open-circuited.
- E: To obtain variable pulse widths, connect a variable resistance between R_{int} or R_{ext} , C_{ext} and V_{CC} .

For conditions not specified, use the value specified under recommended operating conditions.
 All typical values are at $V_{CC} = 5 \text{ V}, T_A = 25^\circ \text{C}$.
 * Not more than one output serviced at a time.
 † t_{PHL} propagation delay time, low-to-high-level output. t_{PLH} propagation delay time, high-to-low-level output.
 ‡ t_{QD} width of pulse at output Q.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5493/7493

4-Bit Binary Counter

	Schottky TTL					High-Speed TTL					Low-Power Schottky TTL					Standard TTL					Low-Power TTL				
	Device Type		Package			Device Type		Package			Device Type		Package			Device Type		Package			Device Type		Package		
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	
I.																									
FAIRCHILD																									
MOTOROLA																									
K.S.C.																									
PHILIPS																									
SIGNETICS																									
SIEMENS																									
FUJITSU																									
HITACHI																									
MITSUBISHI																									
NEC																									
TOSHIBA																									

Electrical Characteristics SN54LS93A, SN74LS93A

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V		SN74LS	0°C to 70°C
Free emitter voltage (see Note 1)	5.5V	Storage temperature range		-65°C to 150°C

recommended operating conditions


	SN54LS93A			SN74LS93A			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			400			400	μA
Low-level output current, I _{OL}			4			4	mA
Count frequency, f _{count}	A input	0	32	0	32	0	MHz
	B input	0	16	0	16	0	
Pulse width, t _{pw}	A input	15		15			ns
	B input	30		30			
	Reset inputs	15		15			
Reset inactive-state setup, t _{setup}		25		25			ns
Operating free-air temperature, T _A		-55	125	0	70		°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage			0.8	V	
V _I	Input clamp voltage	V _{CC} =MIN, I _I =-18mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} =MIN, V _I =2V, V _{IL} =0.8V, I _{OH} =-400μA	2.7	3.4	V	
V _{OL}	Low-level output voltage	V _{CC} =MIN, V _I =2V, V _{IH} =0.8V, I _{OL} =8mA	0.35	0.5	V	
I _I	Input current at maximum input voltage	V _{CC} =MAX, V _I =7V		0.1	mA	
	A input			0.2		
	B input	V _{CC} =MAX, V _I =5.5V		0.2		
I _{IH}	High-level input current	Any reset		20	μA	
	A input	V _{CC} =MAX, V _I =2.7V		80		
	B input	"		80		
I _{IL}	Low-level input current	Any reset		0.4	mA	
	A input	V _{CC} =MAX, V _I =0.4V		2.4		
	B input	"		1.6		
I _{OS}	Short-circuit output current	V _{CC} =MAX	SN54LS	-20	100	mA
			SN74LS	-20	100	
I _{CC}	Supply current	V _{CC} =MAX, See Note 2		9	15	mA
f _{max}	from A to output Q _A		32	42	MHz	
	from B to output Q _B		16			
t _{PLH}	from A to output Q _A		10	16	ns	
t _{PHL}	from A to output Q _A		12	18		
t _{PLH}	from A to output Q _D		45	70	ns	
t _{PHL}	from A to output Q _D		46	70		
t _{PLH}	from B to output Q _B		10	16	ns	
t _{PHL}	from B to output Q _B		14	21		
t _{PLH}	from B to output Q _C		21	32	ns	
t _{PHL}	from B to output Q _C		23	35		
t _{PLH}	from B to output Q _D		34	51	ns	
t _{PHL}	from B to output Q _D		34	51		
t _{PLT}	from Set-to-0 to Any output		26	40	ns	

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable type.
 ‡ All typical values are at V_{CC}=5V, T_A=25°C.
 § Not more than one output should be shorted at a time.
 ¶ Q_A outputs are tested at I_{OL}=16mA plus the limit value for I_{IL} for the B input. This permits driving the B input while maintaining full fan-out capability.
 * f_{max}=maximum count frequency t_{PLH}=propagation delay time, low-to-high-level output t_{PHL}=propagation delay time, high-to-low-level output


Pin Assignments (Top View)



Function Table
COUNT SEQUENCE
93A,LS93,LS93 (See Note 3,4)

COUNT	OUTPUT			
	Q _D	Q _C	Q _B	Q _A
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H
10	H	L	H	L
11	H	L	H	H
12	H	H	L	L
13	H	H	L	H
14	H	H	H	L
15	H	H	H	H

Functional Block Diagram



RESET/COUNT
93A,LS93,LS93 (See Note 4)

RESET INPUTS		OUTPUT			
R ₀₁ (1)	R ₀₂ (2)	Q _D	Q _C	Q _B	Q _A
H	H	L	L	L	L
L	X	X	X	X	COUNT
X	L	X	X	X	COUNT

- NOTES:
1. V_{TH} is the voltage between two emitters of a multiple-emitter transistor. For this circuit, this rating applies between the two R₀ inputs.
 2. I_{CC} is measured with all outputs open, both R₀ inputs grounded following momentary connection to 4.5V, and all other inputs grounded.
 3. Output Q_A is connected to input B.
 4. H=high level, L=low level, X=irrelevant.
 5. The J and K inputs shown without connection are for reference only and are functionally at a high level.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54121/74121 Monostable Multivibrator with Schmitt-Trigger Input

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package	
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF
T.I.																				
FAIRCHILD																				
MOTOROLA																				
N.S.C.																				
PHILIPS																				
SIGNETICS																				
SIEMENS																				
FUJITSU																				
HITACHI																				
MITSUBISHI																				
NEC																				
TOSHIBA																				


Electrical Characteristics SNS4S121 SN74S121

absolute maximum ratings over operating free-air temperature range

Supply voltage VCC	5.25	Operating Ambient Temperature	SN74S	55°C to 125°C
Max. voltage	5.50	Storage Temperature	SN74S	0°C to 70°C
		Storage Temperature (max)		65°C to 150°C


recommended operating conditions

	SNS4S121			SN74S121			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage VCC	4.5	5	5.5	4.75	5	5.25	V
High-level output current IOH						400	μA
Low-level output current IOL						16	mA
Delay of one half of period output, tpd		Schmitt input B	1	1			ns
		Logic input, A1, A2	1	1			ns
Max. pulse width tPW			50	50			ns
External timing capacitance, Cext			1.4	30	1.4	40	ns
External timing resistance, Rext			0	100	0	100	Ω
Max. static	R1, R2		42	60		60	Ω
	R1, R2, Rext		80	80		80	Ω
Operating free-air temperature, TA			55	125		70	°C



electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT		
V _{T+}	Positive-going threshold voltage	V _{CC} =MIN	A input	1.4	2	V	
V _{T-}	Negative-going threshold voltage	V _{CC} =MIN	A input	0.8	1.6	V	
V _{T+}	Positive-going threshold voltage	V _{CC} =MIN	B input	1.55	2	V	
V _{T-}	Negative-going threshold voltage	V _{CC} =MIN	B input	0.8	1.35	V	
V _I	Input clamp voltage	V _{CC} =MIN, I _I =-12mA			-1.5	V	
V _{OH}	High-level output voltage	V _{CC} =MIN, I _{OH} =MAX		2.4	3.4	V	
V _{OL}	Low-level output voltage	V _{CC} =MIN, I _{OL} =MAX		0.2	0.4	V	
I _I	Input current at maximum input voltage	V _{CC} =MAX, V _I =5.5V			1	mA	
I _{IH}	High-level input current	V _{CC} =MAX, V _I =2.4V	A1 or A2		40	μA	
	High-level input current	V _{CC} =MAX, V _I =2.4V	B		80	μA	
I _{IL}	Low-level input current	V _{CC} =MAX, V _I =0.4V	A1 or A2		-1.5	mA	
	Low-level input current	V _{CC} =MAX, V _I =0.4V	B		-3.2	mA	
I _{OS}	Short-circuit output current †	V _{CC} =MAX	54 Family	-20	-55	mA	
			74 Family	-18	-55	mA	
I _{CC}	Supply current	V _{CC} =MAX	Quiescent	13	25	mA	
			Triggered	23	40	mA	
t _{PLH}	Propagation delay time, low-to-high-level 0 output from either A input	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =400Ω	C _T =80 pF, R _{int} to V _{CC}	45	70	ns	
t _{PLH}	Propagation delay time, low-to-high-level 0 output from B input			35	55	ns	
t _{PHL}	Propagation delay time, high-to-low-level 0 output from either A input			50	80	ns	
t _{PHL}	Propagation delay time, high-to-low-level 0 output from B input			40	65	ns	
t _{w(ou)}	Pulse width obtained using internal timing resistor	V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =400Ω	C _T =80pF, R _{int} to V _{CC}	70	110	150	ns
t _{w(ou)}	Pulse width obtained with zero timing capacitance		C _T =0, R _{int} to V _{CC}	30	50	ns	
t _{w(ou)}	Pulse width obtained using external timing resistor		C _T =100pF, R _T =10kΩ	600	700	1200	ns
			C _T =1μF, R _T =10kΩ	6	9	8	ms



† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 ‡ All typical values are at V_{CC}=5V, T_A=25°C.
 * Not more than one output should be shorted at a time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54164/74164 8-Parallel-Out Serial Shift Register

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package	
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF
T.I.																				
FAIRCHILD																				
MOTOROLA																				
N.S.C.																				
PHILIPS																				
SIGNETICS																				
SIEMENS																				
FUJITSU																				
HITACHI																				
MITSUBISHI																				
NEC																				
TOSHIBA																				
AMD																				

Electrical Characteristics SN54LS164/SN74LS164

absolute maximum ratings over operating free-air temperature range			
Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54 [†] -55°C to 125°C
Input voltage	7V	SN74 [†]	0°C to 70°C
		Storage temperature range	-65°C to 150°C


recommended operating conditions

	SN54LS164			SN74LS164			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-400			-400	μA
Low-level output current, I _{OL}			4			4	mA
Clock frequency, f _{clock}	0		25	0		25	MHz
Width of clock or clear input pulse, t _w	20			20			ns
Data setup time, t _{setup}	15			15			ns
Data hold time, t _{hold}	5			5			ns
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage			0.8	V	
V _I	Input clamp voltage	V _{CC} =MIN, I _I =-13mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} =MIN, V _{IH} =2V, V _{IL} =0.8V, I _{OH} =-400μA	2.7	3.5	V	
V _{OL}	Low-level output voltage	V _{CC} =MIN, V _{IH} =2V, V _{IL} =0.8V, I _{OL} =4mA		0.35	V	
I _I	Input current maximum input voltage	V _{CC} =MAX, V _I =7V		0.1	mA	
I _{IH}	High-level input current	V _{CC} =MAX, V _I =2.7V		20	μA	
I _{IL}	Low-level input current	V _{CC} =MAX, V _I =0.4V		0.4	mA	
I _{OS}	Short-circuit output current †	V _{CC} =MAX	SN54LS -20	100	mA	
I _{CC}	Supply current	V _{CC} =MAX, See Note 1		16	27	mA
f _{max}	Maximum clock frequency	V _{CC} =5V, C _L =15pF	25	36	MHz	
t _{PHL}	Propagation Delay time, high-to-low level 0 outputs from clear input	T _A =25°C, R _L =2kΩ		24	36	ns
t _{PLH}	Propagation Delay time, low-to-high level 0 outputs from clock input			17	27	ns
t _{PHL}	Propagation Delay time, high-to-low level 0 outputs from clock input			21	32	ns

Pin Assignment (Top View)




positive logic; see function table

Function Table

164, LS164, L164 (see Note 2)


INPUTS		OUTPUTS			
CLEAR	CLOCK	A	B	QA	QB ... QH
L	X	X	X	L	L
H	L	X	X	Q _{A0}	Q _{B0} ... Q _{H0}
H	↑	H	H	H	H
H	↑	L	X	L	Q _{An} ... Q _{Gn}
H	↑	X	L	L	Q _{An} ... Q _{Gn}

Functional Block Diagram



164, LS164, L164 8-BIT PARALLEL-OUT SHIFT REGISTER


typical clear, shift, and clear sequences




- NOTES: 1. I_{CC} is measured with outputs open, serial inputs grounded, and a momentary ground, then 4.5V, applied to clear.
- 2. H = high level (steady state), L = Low level (steady state)
- X = irrelevant (any input, including transitions)
- ↑ = transition from low to high level.
- Q_{A0}, Q_{B0}, Q_{H0} = the level of Q_A, Q_B, or Q_H, respectively, before the indicated steady-state input conditions were established.
- Q_{An}, Q_{Gn} = the level of Q_A or Q_G before the most-recent ↑ transition of the clock; indicates a one-bit shift.

† For conditions shown at MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than two outputs should be shared at a time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




วงจรรภายในของไอซีเบอร์ 555.556




วงจรมอนอสเตเบิล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



โมโนแกรมแสดงค่าเวลา T

$t = 0.1 \text{ MS/ช่อง}$



แรงดันรวมควมเก็บประจุ 2 ไมโคร/ช่อง
 $R_A = 1k, C = 0.1\mu F, R_L = 1k$

สัญญาณของโมโนสเตเบิ้ล
 มัลติไวเบเรเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Silicon Gate MOS 8255

PROGRAMMABLE PERIPHERAL INTERFACE

- 24 Programmable I/O Pins
- Completely TTL Compatible
- Fully Compatible with MCS™ -8 and MCS™ -80 Microprocessor Families
- Direct Bit Set/Reset Capability Easing Control Application Interface
- 40 Pin Dual In-Line Package
- Reduces System Package Count

The 8255 is a general purpose programmable I/O device designed for use with both the 8008 and 8080 microprocessors. It has 24 I/O pins which may be individually programmed in two groups of twelve and used in three major modes of operation. In the first mode (Mode 0), each group of twelve I/O pins may be programmed in sets of 4 to be input or output. In Mode 1, the second mode, each group may be programmed to have 8 lines of input or output. Of the remaining four pins three are used for handshaking and interrupt control signals. The third mode of operation (Mode 2) is a Bidirectional Bus mode which uses 8 lines for a bidirectional bus, and five lines, borrowing one from the other group, for handshaking.

Other features of the 8255 include bit set and reset capability and the ability to source 1mA of current at 1.5 volts. This allows darlington transistors to be directly driven for applications such as printers and high voltage displays.


PIN CONFIGURATION



PIN NAMES

D ₇ -D ₀	DATA BUS (BI-DIRECTIONAL)
RESET	RESET INPUT
CS	CHIP SELECT
RD	READ INPUT
WR	WRITE INPUT
A ₀ , A ₁	PORT ADDRESS
PA ₇ -PA ₀	PORT A (BIT)
PB ₇ -PB ₀	PORT B (BIT)
PC ₇ -PC ₀	PORT C (BIT)
V _{CC}	+5 VOLTS
GND	0 VOLTS

8255 BLOCK DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255

8255 BASIC FUNCTIONAL DESCRIPTION

General

The 8255 is a Programmable Peripheral Interface (PPI) device designed for use in 8080 Microcomputer Systems. Its function is that of a general purpose I/O component to interface peripheral equipment to the 8080 system bus. The functional configuration of the 8255 is programmed by the system software so that normally no external logic is necessary to interface peripheral devices or structures.

Data Bus Buffer

This 3-state, bi-directional, eight bit buffer is used to interface the 8255 to the 8080 system data bus. Data is transmitted or received by the buffer upon execution of INput or OUTput instructions by the 8080 CPU. Control Words and Status information are also transferred through the Data Bus buffer.

Read/Write and Control Logic

The function of this block is to manage all of the internal and external transfers of both Data and Control or Status words. It accepts inputs from the 8080 CPU Address and Control busses and in turn, issues commands to both of the Control Groups.

(\overline{CS})

Chip Select: A "low" on this input pin enables the communication between the 8255 and the 8080 CPU.

(\overline{RD})

Read: A "low" on this input pin enables the 8255 to send the Data or Status information to the 8080 CPU on the Data Bus. In essence, it allows the 8080 CPU to "read from" the 8255.

(\overline{WR})


Write: A "low" on this input pin enables the 8080 CPU to write Data or Control words into the 8255.

(A_0 and A_1)

Port Select 0 and Port Select 1: These input signals, in conjunction with the \overline{RD} and \overline{WR} inputs, control the selection of one of the three ports or the Control Word Register. They are normally connected to the least significant bits of the Address Bus (A_0 and A_1).

8255 BASIC OPERATION

A_1	A_0	\overline{RD}	\overline{WR}	\overline{CS}	INPUT OPERATION (READ)
0	0	0	1	0	PORT A = DATA BUS
0	1	0	1	0	PORT B = DATA BUS
1	0	0	1	0	PORT C = DATA BUS
					OUTPUT OPERATION (WRITE)
0	0	1	0	0	DATA BUS = PORT A
0	1	1	0	0	DATA BUS = PORT B
1	0	1	0	0	DATA BUS = PORT C
1	1	1	0	0	DATA BUS = CONTROL
					DISABLE FUNCTION
X	X	X	X	1	DATA BUS = 3-STATE
1	1	0	1	0	ILLEGAL CONDITION



8255 Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255

{RESET}

Reset: A "high" on this input clears all internal registers including the Control Register and all ports (A, B, C) are set to the input mode.

Group A and Group B Controls

The functional configuration of each port is programmed by the systems software. In essence, the 8080 CPU "outputs" a control word to the 8255. The control word contains information such as "mode", "bit set", "bit reset" etc. that initializes the functional configuration of the 8255.

Each of the Control blocks (Group A and Group B) accepts "commands" from the Read/Write Control Logic, receives "control words" from the internal data bus and issues the proper commands to its associated ports.

Control Group A – Port A and Port C upper (C7-C4)

Control Group B – Port B and Port C lower (C3-C0)

The Control Word Register can Only be written into. No Read operation of the Control Word Register is allowed.

Ports A, B, and C


The 8255 contains three 8-bit ports (A, B, and C). All can be configured in a wide variety of functional characteristics by the system software but each has its own special features or "personality" to further enhance the power and flexibility of the 8255.

Port A: One 8-bit data output latch/buffer and one 8-bit data input latch.


Port B: One 8-bit data input/output latch/buffer and one 8-bit data input buffer.

Port C: One 8-bit data output latch/buffer and one 8-bit data input buffer (no latch for input). This port can be divided into two 4-bit ports under the mode control. Each 4-bit port contains a 4-bit latch and it can be used for the control signal outputs and status signal inputs in conjunction with Ports A and B.

8255 BLOCK DIAGRAM



PIN CONFIGURATION



PIN NAMES

Pin	Pin Name
D ₇ -D ₀	DATA BUS (BI-DIRECTIONAL)
RESET	RESET INPUT
CS	CHIP SELECT
RD	READ INPUT
WR	WRITE INPUT
A ₀ , A ₁	PORT ADDRESS
PA ₇ -PA ₀	PORT A (BIT)
PB ₇ -PB ₀	PORT B (BIT)
PC ₇ -PC ₀	PORT C (BIT)
V _{CC}	+5 VOLTS
GND	0 VOLTS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255

8255 DETAILED OPERATIONAL DESCRIPTION



Mode Selection

There are three basic modes of operation that can be selected by the system software:

- Mode 0 – Basic Input/Output
- Mode 1 – Strobed Input/Output
- Mode 2 – Bi-Directional Bus

When the RESET input goes "high" all ports will be set to the Input mode (i.e., all 24 lines will be in the high impedance state). After the RESET is removed the 8255 can remain in the Input mode with no additional initialization required. During the execution of the system program any of the other modes may be selected using a single OUTPUT instruction. This allows a single 8255 to service a variety of peripheral devices with a simple software maintenance routine.

The modes for Port A and Port B can be separately defined, while Port C is divided into two portions as required by the Port A and Port B definitions. All of the output registers, including the status flip-flops, will be reset whenever the mode is changed. Modes may be combined so that their functional definition can be "tailored" to almost any I/O structure. For instance; Group B can be programmed in Mode 0 to monitor simple switch closings or display computational results, Group A could be programmed in Mode 1 to monitor a keyboard or tape reader on an interrupt-driven basis.



Basic Mode Definitions and Bus Interface


Mode Definition Format

The Mode definitions and possible Mode combinations may seem confusing at first but after a cursory review of the complete device operation a simple, logical I/O approach will surface. The design of the 8255 has taken into account things such as efficient PC board layout, control signal definition vs PC layout and complete functional flexibility to support almost any peripheral device with no external logic. Such design represents the maximum use of the available pins.

Single Bit Set/Reset Feature

Any of the eight bits of Port C can be Set or Reset using a single OUTPUT instruction. This feature reduces software requirements in Control-based applications.

SILICON GATE MOS 8255



When Port C is being used as status/control for Port A or B, these bits can be set or reset by using the Bit Set/Reset operation just as if they were data output ports.

Interrupt Control Functions

When the 8255 is programmed to operate in Mode 1 or Mode 2, control signals are provided that can be used as interrupt request inputs to the CPU. The interrupt request signals, generated from Port C, can be inhibited or enabled by setting or resetting the associated INTE flip-flop, using the Bit set/reset function of Port C.

This function allows the Programmer to disallow or allow a specific I/O device to interrupt the CPU without effecting any other device in the Interrupt structure.

INTE flip-flop definition:

- (BIT-SET) – INTE is SET – Interrupt enable
- (BIT-RESET) – INTE is RESET – Interrupt disable

Note: All Mask flip-flops are automatically reset during mode selection and device Reset.

Bit Set/Reset Format


Operating Modes

Mode 0 (Basic Input/Output)

This functional configuration provides simple Input and Output operations for each of the three ports. No "hand-shaking" is required, data is simply written to or read from a specified port.

Mode 0 Basic Functional Definitions:

- Two 8-bit ports and two 4-bit ports.
- Any port can be input or output.
- Outputs are latched.
- Inputs are not latched.
- 16 different Input/Output configurations are possible in this Mode.



Mode 0 Timing

SILICON GATE MOS 8255


MODE 0 PORT DEFINITION CHART

A		B		GROUP A			GROUP B	
D ₄	D ₃	D ₁	D ₀	PORT A	PORT C (UPPER)	#	PORT B :	PORT C (LOWER)
0	0	0	0	OUTPUT	OUTPUT	0	OUTPUT	OUTPUT
0	0	0	1	OUTPUT	OUTPUT	1	OUTPUT	INPUT
0	0	1	0	OUTPUT	OUTPUT	2	INPUT	OUTPUT
0	0	1	1	OUTPUT	OUTPUT	3	INPUT	INPUT
0	1	0	0	OUTPUT	INPUT	4	OUTPUT	OUTPUT
0	1	0	1	OUTPUT	INPUT	5	OUTPUT	INPUT
0	1	1	0	OUTPUT	INPUT	6	INPUT	OUTPUT
0	1	1	1	OUTPUT	INPUT	7	INPUT	INPUT
1	0	0	0	INPUT	OUTPUT	8	OUTPUT	OUTPUT
1	0	0	1	INPUT	OUTPUT	9	OUTPUT	INPUT
1	0	1	0	INPUT	OUTPUT	10	INPUT	OUTPUT
1	0	1	1	INPUT	OUTPUT	11	INPUT	INPUT
1	1	0	0	INPUT	INPUT	12	OUTPUT	OUTPUT
1	1	0	1	INPUT	INPUT	13	OUTPUT	INPUT
1	1	1	0	INPUT	INPUT	14	INPUT	OUTPUT
1	1	1	1	INPUT	INPUT	15	INPUT	INPUT

MODE 0 CONFIGURATIONS


CONTROL WORD #0

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	0	0	0	0	0




CONTROL WORD #2

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	0	0	0	1	0




CONTROL WORD #1

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	0	0	0	0	1



CONTROL WORD #3

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	0	0	0	1	1




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255


CONTROL WORD #4

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	0	1	0	0	0




CONTROL WORD #8

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	1	0	0	0	0




CONTROL WORD #5

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	0	1	0	0	1



CONTROL WORD #9

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	1	0	0	0	1




CONTROL WORD #6

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	0	1	0	1	0




CONTROL WORD #10

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	1	0	0	1	0




CONTROL WORD #7

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	0	1	0	1	1











CONTROL WORD #11

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	1	0	0	1	1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255



Operating Modes :

Mode 1 (Strobed Input/Output)

This functional configuration provides a means for transferring I/O data to or from a specified port in conjunction with strobes or "handshaking" signals. In Mode 1, Port A and Port B use the lines on Port C to generate or accept these "handshaking" signals.

Mode 1 Basic Functional Definitions:

- Two Groups (Group A and Group B)
- Each group contains one 8-bit data port and one 4-bit control/data port.
- The 8-bit data port can be either input or output. Both inputs and outputs are latched.
- The 4-bit port is used for control and status of the 8-bit data port.

SILICON GATE MOS 8255

Input Control Signal Definition

STB (Strobe Input)

A "low" on this input loads data into the input latch.

IBF (Input Buffer Full F/F)

A "high" on this output indicates that the data has been loaded into the input latch; in essence, an acknowledgement. IBF is set by the falling edge of the STB input and is reset by the rising edge of the RD input.

INTR (Interrupt Request)


A "high" on this output can be used to interrupt the CPU when an input device is requesting service. INTR is set by the rising edge of STB if IBF is a "one" and INTE is a "one". It is reset by the falling edge of RD. This procedure allows an input device to request service from the CPU by simply strobing its data into the port.

INTE A


Controlled by bit set/reset of PC₄.

INTE B

Controlled by bit set/reset of PC₂.



Mode 1 Input



Basic Timing Input

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255

Output Control Signal Definition

\overline{OBF} (Output Buffer Full F/F)

The \overline{OBF} output will go "low" to indicate that the CPU has written data out to the specified port. The \overline{OBF} F/F will be set by the rising edge of the WR input and reset by the falling edge of the ACK input signal.

\overline{ACK} (Acknowledge Input)

A "low" on this input informs the 8255 that the data from Port A or Port B has been accepted. In essence, a response from the peripheral device indicating that it has received the data output by the CPU.

INTR (Interrupt Request)


A "high" on this output can be used to interrupt the CPU when an output device has accepted data transmitted by the CPU. INTR is set by the rising edge of ACK if OBF is a "one" and INTE is a "one". It is reset by the falling edge of WR.

INTE A


Controlled by bit set/reset of PC₆.

INTE B

Controlled by bit set/reset of PC₂.



Mode 1 Output




Basic Timing Output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255

Combinations of Mode 1

Port A and Port B can be individually defined as input or output in Mode 1 to support a wide variety of strobed I/O applications.



Operating Modes

Mode 2 (Strobed Bi-Directional Bus I/O)

This functional configuration provides a means for communicating with a peripheral device or structure on a single 8-bit bus for both transmitting and receiving data (bi-directional bus I/O). "Handshaking" signals are provided to maintain proper bus flow discipline in a similar manner to Mode 1. Interrupt generation and enable/disable functions are also available.

Mode 2 Basic Functional Definitions:

- Used in Group A only.
- One 8-bit, bi-directional bus Port (Port A) and a 5-bit control Port (Port C).
- Both inputs and outputs are latched.
- The 5-bit control port (Port C) is used for control and status for the 8-bit, bi-directional bus port (Port A).

Bi-Directional Bus I/O Control Signal Definition

INTR (Interrupt Request)

A high on this output can be used to interrupt the CPU for both input or output operations.

Output Operations

OBF (Output Buffer Full)

The $\overline{\text{OBF}}$ output will go "low" to indicate that the CPU has written data out to Port A.

ACK (Acknowledge)

A "low" on this input enables the tri-state output buffer of Port A to send out the data. Otherwise, the output buffer will be in the high-impedance state.

INTE 1 (The INTE Flip-Flop associated with $\overline{\text{OBF}}$)

Controlled by bit set/reset of PC₆.

Input Operations

STB (Strobe Input)

A "low" on this input loads data into the input latch.


IBF (Input Buffer Full F/F)

A "high" on this output indicates that data has been loaded into the input latch.

INTE 2 (The INTE Flip-Flop associated with IBF)

Controlled by bit set/reset of PC₄.

SILICON GATE MOS 8255




PC₂₀
1 = INPUT
0 = OUTPUT

PORT B
1 = INPUT
0 = OUTPUT

GROUP B MODE
0 = MODE 0
1 = MODE 1


WR → C

RD → C



Mode 2 Control Word

Mode 2




Mode 2 (Bi-directional) Timing


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255


MODE 2 AND MODE 0 (INPUT)




MODE 2 AND MODE 0 (OUTPUT)



MODE 2 AND MODE 1 (OUTPUT)



MODE 2 AND MODE 1 (INPUT)



Mode 2 Combinations

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255

MODE DEFINITION SUMMARY TABLE

	MODE 0		MODE 1		MODE 2 GROUP A ONLY
	IN	OUT	IN	OUT	
PA ₀	IN	OUT	IN	OUT	↔
PA ₁	IN	OUT	IN	OUT	↔
PA ₂	IN	OUT	IN	OUT	↔
PA ₃	IN	OUT	IN	OUT	↔
PA ₄	IN	OUT	IN	OUT	↔
PA ₅	IN	OUT	IN	OUT	↔
PA ₆	IN	OUT	IN	OUT	↔
PA ₇	IN	OUT	IN	OUT	↔
PB ₀	IN	OUT	IN	OUT	—
PB ₁	IN	OUT	IN	OUT	—
PB ₂	IN	OUT	IN	OUT	—
PB ₃	IN	OUT	IN	OUT	—
PB ₄	IN	OUT	IN	OUT	—
PB ₅	IN	OUT	IN	OUT	—
PB ₆	IN	OUT	IN	OUT	—
PB ₇	IN	OUT	IN	OUT	—
PC ₀	IN	OUT	INTR _B	INTR _B	I/O
PC ₁	IN	OUT	IBF _B	OBFB	I/O
PC ₂	IN	OUT	STB _B	ACK _B	I/O
PC ₃	IN	OUT	INTR _A	INTR _A	INTR _A
PC ₄	IN	OUT	STB _A	I/O	STB _A
PC ₅	IN	OUT	IBF _A	I/O	IBF _A
PC ₆	IN	OUT	I/O	ACK _A	ACK _A
PC ₇	IN	OUT	I/O	OBFA	OBFA

MODE 0
OR MODE 1
ONLY

Special Mode Combination Considerations

There are several combinations of modes when not all of the bits in Port C are used for control or status. The remaining bits can be used as follows:

If Programmed as Inputs —

All input lines can be accessed during a normal Port C read.

If Programmed as Outputs —

Bits in C upper (PC₇-PC₄) must be individually accessed using the bit set/reset function.

Bits in C lower (PC₃-PC₀) can be accessed using the bit set/reset function or accessed as a threesome by writing into Port C.

Source Current Capability on Port B and Port C



Any set of eight output buffers, selected randomly from Ports B and C can source 1mA at 1.5 volts. This feature allows the 8255 to directly drive Darlington type drivers and high-voltage displays that require such source current.

Reading Port C-Status


In Mode 0, Port C transfers data to or from the peripheral device. When the 8255 is programmed to function in Modes 1 or 2, Port C generates or accepts "hand-shaking" signals with the peripheral device. Reading the contents of Port C

allows the programmer to test or verify the "status" of each peripheral device and change the program flow accordingly.

There is no special instruction to read the status information from Port C. A normal read operation of Port C is executed to perform this function.



Mode 1 Status Word Format



Mode 2 Status Word Format



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255


APPLICATIONS OF THE 8255

The 8255 is a very powerful tool for interfacing peripheral equipment to the 8080 microcomputer system. It represents the optimum use of available pins and is flexible enough to interface almost any I/O device without the need for additional external logic.

Each peripheral device in a Microcomputer system usually has a "service routine" associated with it. The routine manages the software interface between the device and the CPU. The functional definition of the 8255 is programmed by the I/O service routine and becomes an extension of the systems software. By examining the I/O devices interface characteristics for both data transfer and timing, and matching this information to the examples and tables in the Detailed Operational Description, a control word can easily be developed to initialize the 8255 to exactly "fit" the application. Here are a few examples of typical applications of the 8255.




Keyboard and Display Interface



Keyboard and Terminal Address Interface


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255



Digital to Analog, Analog to Digital

Basic Floppy Disc Interface




Basic CRT Controller Interface

Machine Tool Controller Interface

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255



Distributed Intelligence Multi-Processor Interface

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255

D.C. CHARACTERISTICS $T_A = 0^\circ\text{C}$ to 70°C ; $V_{CC} = +5V \pm 5\%$; $V_{SS} = 0V$

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions
V_{IL}	Input Low Voltage			0.8	V	
V_{IH}	Input High Voltage	2.0			V	
V_{OL}	Output Low Voltage			0.4	V	$I_{OL} = 1.6\text{mA}$
V_{OH}	Output High Voltage	2.4			V	$I_{OH} = -50\mu\text{A}$ (100 μA for D.B. Port)
$I_{OH}^{(1)}$	Darlington Drive Current		2.0		mA	$V_{OH} = 1.5V$, $R_L = 390\Omega$
I_{CC}	Power Supply Current		40		mA	

NOTE:


1. Available on 8 pins only.

A.C. CHARACTERISTICS $T_A = 0^\circ\text{C}$ to 70°C ; $V_{CC} = +5V \pm 5\%$; $V_{SS} = 0V$


Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Condition
t_{WP}	Pulse Width of \overline{WR}		250		ns	
t_{DW}	Time D.B. Stable Before \overline{WR}		10		ns	
t_{WD}	Time D.B. Stable After \overline{WR}		10		ns	
t_{AW}	Time Address Stable Before \overline{WR}				ns	
t_{WA}	Time Address Stable After \overline{WR}				ns	
t_{CW}	Time CS Stable Before \overline{WR}				ns	
t_{WC}	Time CS Stable After \overline{WR}				ns	
t_{WB}	Delay From \overline{WR} To Output		200		ns	
t_{RP}	Pulse Width of \overline{RD}		200		ns	
t_{JR}	\overline{RD} Set-Up Time		50		ns	
t_{HR}	Input Hold Time		100		ns	
t_{RD}	Delay From $\overline{RD} = 0$ To System \overline{SB}		200		ns	
t_{OD}	Delay From $\overline{RD} = 1$ To System \overline{SB}		100		ns	
t_{AR}	Time Address Stable Before \overline{RD}		25		ns	
t_{CR}	Time CS Stable Before \overline{RD}		25		ns	
t_{AK}	Width Of \overline{ACK} Pulse		100		ns	
t_{ST}	Width Of \overline{STB} Pulse		100		ns	
t_{PS}	Set-Up Time For Peripheral		200		ns	
t_{PH}	Hold Time For Peripheral		10		ns	
t_{RA}	Hold Time for A_{16-0} After $\overline{RD} = 1$		10		ns	
t_{RC}	Hold Time For CS After $\overline{RD} = 1$		10		ns	
t_{AD}	Time From $\overline{ACK} = 0$ To Output (Mode 2)		200		ns	
t_{KD}	Time From $\overline{ACK} = 1$ To Output Floating		250		ns	
t_{WO}	Time From $\overline{WR} = 1$ To $\overline{OBF} = 0$		50		ns	
t_{AO}	Time From $\overline{ACK} = 0$ To $\overline{OBF} = 1$		200		ns	
t_{SI}	Time From $\overline{STB} = 0$ To IBF		200		ns	
t_{RI}	Time From $\overline{RD} = 1$ To IBF = 0		200		ns	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255




Mode 0 (Basic Input)



Mode 0 (Basic Output)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255



Mode 2 (Bi-directional)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิได้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญจนินิพนธ์ที่ได้จัดทำขึ้นมาี้ สามารถสำเร็จได้อย่างสมบูรณ์นั้น ก็เพราะว่ามีบุคคลหลายฝ่ายที่ให้การช่วยเหลือ ซึ่งในที่นี้ข้าพเจ้าก็ต้องขอขอบคุณ อาจารย์ อุกฤษ ศรีธีระโรจน์ ซึ่งเป็นอาจารย์ที่ปรึกษา และโดยเฉพาะอย่างยิ่ง อาจารย์ เจริญ จันสกุล หัวหน้าแผนกอิเล็กทรอนิกส์ วิทยาเขตเทคนิคกรุงเทพฯ รวมทั้งอาจารย์ท่านอื่นๆ ที่คอยให้คำแนะนำ ตลอดจนอำนวยความสะดวกในด้านอุปกรณ์และเครื่องมือที่ใช้ในการทดลอง และนอกจากนั้นข้าพเจ้าก็ขอขอบคุณ แก่บุคคลที่เกี่ยวข้องทุกๆ ฝ่ายที่ได้ให้ความสนับสนุนและช่วยเหลือ เพื่อให้ปริญจนินิพนธ์ฉบับนี้สำเร็จลุล่วงไปด้วยดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. ยืน ภู่วรวรรณ, "เทคนิคการประยุกต์และใช้งานไอซีทีทีแอล",
ซีเอ็ดยูเคชั่น, 2528.
2. ซีเอ็ดยูเคชั่น, "คู่มือ/เทียบเบอร์ไอซี TTL", 2532
3. วิชัย สุรพัฒน์, "วิศวกรรมโทรทัศน์", คณะวิศวกรรมศาสตร์ สถาบัน-
เทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง, 2525
4. กฤษดา วิศวธีรานนท์ ยืน ภู่วรวรรณ, "ไมโครโปรเซสเซอร์",
สมาคมส่งเสริมเทคโนโลยี(ไทย-ญี่ปุ่น), 2526
5. Rodnay Zaks, Austin Lesea, "Microprocessor Interfacing
Techniques", SYBEX, 1988



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้