



จีโอ อินเวอร์เตอร์
GTO INVERTER



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
ภาควิชาวิศวกรรมไฟฟ้า
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2534

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

007750

ปริญญานิพนธ์การศึกษา 2534

เรื่อง จีทีโอ อินเวอร์ตเตอร์ (GTO INVERTER)

ผู้จัดทำ

1. นายกิติพงษ์ พายัพพนวงษ์ 31.1007
2. นางสาวรัชนิวรรณ เกียรติตันกลล 31.1220
3. นายลลธิ เต็มชนกิจไพศาล 31.1346

ศาสตราจารย์ โสมพงศ์ อาจารย์ที่ปรึกษา

(อาจารย์ลวงษ์ โสมพงศ์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จิติโอ อินเวอร์เตอร์

นายกิตติพงษ์ พายัพวัฒน์วงศ์

นางสาวรัชชนิวรรณ เกียรติตันสกุล

นายสุทธิ เต็มธนกิจไพศาล

อ.สุพงษ์ โสมพงศ์

บทคัดย่อ

ในการแปลงไฟฟ้ากระแสตรงเป็นไฟฟ้ากระแสสลับ เพื่อนำไปใช้ประโยชน์ในงานต่าง ๆ เราสามารถใช้อุปกรณ์ที่เรียกว่า อินเวอร์ตเตอร์ ซึ่งสามารถปรับระดับแรงดันไฟฟ้าและความถี่ของไฟได้ด้วย โดยใช้ลารกึ่งตัวนำเป็นตัวสวิทซ์ซิ่ง (switching) เช่น ไทริสเตอร์ (thyristor), จิติโอ (gate turn off thyristor), พาวเวอร์มอสเฟต (power mosfet), พาวเวอร์ทรานซิสเตอร์ (power transistor)

ซึ่งในโครงงานนี้เป็นการสร้าง single phase bridge inverter ที่สามารถปรับความถี่ได้ในช่วง 500 Hz ถึง 3 kHz และสามารถจ่ายกระแสได้สูงสุด 20 แอมป์ จุดประสงค์เพื่อนำไปใช้งานทั่วไป เช่น ใช้เป็นแหล่งหนึ่งของแหล่งจ่ายไฟต่อเนื่อง (UPS), ปรับปรุงให้เหมาะกับการขับมอเตอร์เหนี่ยวนำ เป็นต้น

ในโครงงานนี้ ได้เลือกใช้ จิติโอ เบอร์ GFF200E เป็นอุปกรณ์สวิทซ์ซิ่ง และสร้างอินเวอร์ตเตอร์ที่มี wave form เป็นรูป quasi square

single phase bridge inverter ที่สร้างประกอบด้วย 2 ส่วนคือ

1. วงจรหลัก (Main circuit)

ซึ่งประกอบด้วยแหล่งจ่ายไฟกระแสตรงขนาด 70 โวลต์ , จิติโอ เบอร์ GFF200E จำนวน 4 ตัว และ fast recovery diode 4 ตัว

2. วงจรขับ (Drive circuit)

ซึ่งประกอบด้วย

1.1 วงจร turn-on เป็นการทำให้จิติโอ นำกระแสโดยการป้อนสัญญาณ pulse train เข้าที่ขา เกทของจิติโอ

1.2 วงจร turn-off เป็นการทำให้จิติโอหยุดนำกระแสโดยการป้อนสัญญาณ กระแส reverse เข้าที่ขา เกทของจิติโอ

เอกสารนี้เป็นเอกสารเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทที่ 1 บทนำ	1.
บทที่ 2 ลักษณะทั่วไปของจิติโอ	2
บทที่ 3 การแปลงไฟกระแสดตรงเป็นกระแสสลับ (inverter)	16
บทที่ 4 การออกแบบและการทำงานของวงจรในการทดลอง	33
บทที่ 5 ผลการทดลอง	42
สรุปและวิจารณ์ผลการทดลอง	53

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ ๑

บทนำ

ปริศยานิพนธ์ฉบับนี้ได้จัดรวบรวมเรื่องการสร้าง อินเวอร์เตอร์ ที่มีจีโอเป็นอุปกรณ์สวิทช์ ซึ่งจะได้กล่าวถึงลักษณะและคุณสมบัติทั่วไปของจีโอ, ชนิดของอินเวอร์เตอร์ รวมทั้งการออกแบบวงจรขับเคลื่อนด้วย ซึ่งได้ใช้ข้อมูลและความรู้ที่ได้จากการค้นคว้าทดลองดังที่ได้ผลของค่าต่าง ๆ ตามบทที่ ๕



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จิติโอ (GTO)

GTO (Gate Turn Off) thyristor ได้เป็นที่รู้จักกันมานานกว่า 20 ปีแล้ว แต่ในช่วง 5 ปีหลังนี้ ได้มีการปรับปรุงและพัฒนาจิติโอเพื่อรองรับการใช้งานเกี่ยวกับอุปกรณ์ทาง high power จนในปัจจุบันได้มีจิติโอขนาด 3000 A, 3000 V. ด้วยเหตุนี้ จึงนำไปสู่การใช้จิติโอกันอย่างแพร่หลายในงานประเภท variable dc., ac motor drives และในวงจร chopper รวมทั้งอุปกรณ์เปลี่ยนแปลงความถี่ (frequency converter equipment) รุ่นใหม่ๆ ที่ผลิตขึ้นจากทุกมุมโลกได้เปลี่ยนมาสู่การใช้จิติโอกันแล้วเป็นส่วนใหญ่ เพราะมีข้อดีและข้อได้เปรียบกว่าไทรสเตอร์ทั่วไปในหลายๆ ด้าน ในปัจจุบันนี้ก็ยังมีการพัฒนาจิติโอให้ดีขึ้นและลดข้อบกพร่องต่างๆ ต่อไปอย่างไม่หยุดยั้ง และในอนาคตจิติโอจะเป็นที่รู้จักและใช้กันอย่างแพร่หลายมากขึ้น ดังเช่น scr และ power transistor ในปัจจุบัน ทั้งในด้านอิเล็กทรอนิกส์และไฟฟ้ากำลัง


หลักการทํางานของจิติโอ

เนื่องจากจิติโอเป็นอุปกรณ์สวิทซ์ซึ่งมีหลักการทํางานเหมือนไทรสเตอร์ทั่วไป ที่มีการทํางานเป็น 2 สถานะ (state) คือ สถานะ ON และสถานะ OFF ในการ turn-off และ turn-on จะถูกควบคุมทางขาทะเกต (gate) โดย reverse gate current และ forward gate current ตามลำดับ การ turn-on ก็เหมือนกับของไทรสเตอร์ทั่วไป โดยป้อน positive trigger current เทียบกับคาโทด (cathod) เข้าทางขาทะเกต จุดเด่นที่เพิ่มขึ้นของจิติโอก็คือ การ turn-off ของจิติโอนั้นสามารถควบคุมได้ ทางทะเกตได้เช่นเดียวกับการ turn-on โดย negative current เทียบกับคาโทดเข้าทางขาทะเกต ซึ่งไม่ต้องใช้วงจรหยุดนำกระแส (comutation circuit) จากภายนอก เพื่อลดกระแสที่อานอด (anode current) ให้ต่ำกว่าค่า holding current ดังเช่น scr แต่วงจร drive จิติโอจะค่อนข้างยุ่งยากกว่าในการใช้งานจิติโอให้ได้อย่างมีประสิทธิภาพ จะขึ้นอยู่กับอุปกรณ์ภายนอกที่รวมใช้กับจิติโอด้วย snubber circuit ที่มีคุณภาพสูงเป็นสิ่งสำคัญที่จะช่วยเพิ่มประสิทธิภาพของจิติโอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โครงสร้างของจิกิโอ

จิกิโอเป็นสารเซมิคอนดักเตอร์แบบ 4 เลเยอร์ (layer) 3 จังก์ชัน (junction) และสามารถกระแสได้ทิศทางเดียวได้เช่นเดียวกับไครสตัลไดโอดจากโครงสร้างภายในจะเห็นได้ว่ามี 3 ชั้น เรียกว่า อาโนด(A), คาโอด(K) และเกท(G) ดังรูป 2.6 (a), (b) และ (c)




2.6 (a) โครงสร้างของจิกิโอ


สัญลักษณ์ของจิกิโอ

โครงสร้างภายในของจิกิโอตัวหนึ่งๆ จะประกอบด้วยไครสตัลตัวเล็กๆ มากมายต่อขนานกันแบบ common gate และ anode ส่วนคาโอดจะมีรูปร่างคล้ายชิการ์เล็กๆ เรียกว่า "cathode island" มากมายวางเรียงกันดังรูป 2.7 ซึ่งจะแสดงการเปรียบเทียบผิวคาโอดของไครสตัลกับจิกิโอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 2.6 (บ) แสดงลักษณะโครงสร้างภายนอกของ จีทีโอ



รูป 2.6 (ค) แสดงลักษณะโครงสร้างภายในของ จีทีโอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 2.7 แสดงการเปรียบเทียบ cathode surface ของไทรสเตอร์ทั่วไปกับจิกิโอ

ไทรสเตอร์จะมีเกตแอเรีย (gate area) อยู่ตรงกลาง และพื้นที่ผิวส่วนใหญ่ของคาโธดแอเรีย (cathode area) จะอยู่ไกลจากเกตแอเรีย ซึ่งจะส่งผลให้เกิดปัญหาในการ turn-off โดยวิธีการดึงกระแสออกทางขาเกต จะมีเพียงบริเวณใกล้ๆ เกตแอเรียเท่านั้นที่กระแสถูกดึงออกมาได้

ส่วนในจิกิโอนั้นจะเห็นว่าบริเวณพื้นที่ของ cathode island จะถูกล้อมรอบด้วยพื้นที่ของเกต ซึ่งจะเป็ผลทำให้การ turn-off ด้วยวิธีการดึงกระแสออกทางขาเกตได้รับผลทั่วทุกเซลล์ (cell) ของ cathode island ทำให้การ turn-off เป็นไปได้อย่างสมบูรณ์และรวดเร็ว

ในจิกิโอที่มีค่าพิกัดสูงๆ ($I > 20000 \text{ A.}$) ได้มีการเพิ่มการจัดวางเกตแอเรียในระหว่างแนวของ cathode island เป็นรูปวงแหวนชั้นอีกหนึ่งชั้นหนึ่ง เรียกว่า ring gate ดังรูป 2.8

สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.8 (b) ลักษณะของ cathode surface ในจิติโอขนาดใหญ่ขึ้น

Mechanical Construction

จิติโอจะมีโครงสร้างภายนอกที่เล็กกว่าไธริสเตอร์ทั่วไปที่ขนาดพิกัดเดียวกัน เทคนิคในการลด thermal resistance ระหว่างแผ่นซิลิคอน (silicon wafer) กับ heat sink โดยการประกบแผ่นโมลิบดีนัม (molybdenum disc) เข้ากับแผ่นซิลิคอนทั้งทางอากาศและคาโธด ดังรูป 2.9

ในวิธีการผลิตจิติโอ ก็จะมีข้อแตกต่างจากไธริสเตอร์ทั่วไป ดังแสดงในขั้นตอนในรูปที่ 2.10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





Fig. 4. Basic design of encapsulation for ring gate.

- A Silicon wafer
- B Surface protection
- C Gate connection
- D Molybdenum disc
- E Spring
- F Insulation
- G Gate
- H Cathode emitter


รูป 2.9 การออกแบบ encapsulation ของ ring gate

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูป 2.10 แสดงขั้นตอนการผลิต จีทีโอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.11 กราฟแสดงความสัมพันธ์ ระหว่าง กระแสอาโนดกับโวลต์เตจที่อาโนด

จิติโอจะมีค่า forward blocking voltage สูง และสำหรับจิติโอ บางขนาดพิกัดจะมีค่า reverse blocking voltage สูงพอ กัน จิติโอสามารถนำกระแสได้ถ้า forward voltage มีค่าสูงมากกว่า หรือเท่ากับค่า breakover voltage เช่นเดียวกับเอลซีอาร์ แต่ด้วยวิธีนี้จะทำให้จิติโอชำรุดเสียหาย โดยไม่สามารถนำกลับมาใช้ได้อีก เพราะกระแสเริ่มต้น (initial current) จะผ่านทาง cathode island อย่างหนาแน่นเพียงเซลล์ใดเซลล์หนึ่งเท่านั้น



เพิ่ม reverse

เพิ่ม forward

เพิ่มทั้งสองอย่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในบางขนาดพิกัดของจิติโอ ก็จะมีค่า reverse blocking voltage ต่ำ ซึ่ง เป็นจุดที่ได้มีการพัฒนาต่อไปอีก แต่เราก็สามารถเพิ่มค่านี้รวมถึงค่า forward blocking voltage ได้อย่างง่ายดาย โดยการต่อไดโอดขนานหรืออนุกรมกับจิติโอ โดยไดโอดที่ใช้จะต้องมี reverse blocking voltage สูงกว่าจิติโอ

นอกจากนี้จิติโอยังสามารถที่จะทนต่อค่าอัตราการเพิ่มของโวลต์เตจ (voltage) ต่อเวลา $[dy/dt]$ ได้สูงกว่าไทรสเตอร์ทั่วไป อย่างไรก็ตามถ้าค่า dy/dt นี้สูงเกินพิกัดของจิติโอแล้ว จะทำให้จังก์ชันภายในตัวจิติโอถูกทำลาย เป็นผลให้จิติโอนำกระแสและเสียหายเช่นกัน

Current Capability

เนื่องจากโครงสร้างของจิติโอ ค่าโวลต์เตจที่ตกคร่อมระหว่างนำกระแสจะมีค่า สูงกว่าไทรสเตอร์ทั่วไป ค่านี้จะเปลี่ยนแปลงโดยขึ้นอยู่กับอุณหภูมิและ กระแสอานอด (I_u) ค่าพิกัด junction temperature ของจิติโอก็เหมือนกับแอลซีอาร์ คือ ถ้าระดับกระแส อานอดมากก็ยิ่งจำเป็นต้องใช้ระดับการคูลลิ่ง (cooling) มากตามไปด้วย

จิติโอยังมีค่าพิกัดกระแสที่สามารถ turn-off ได้โดยกะพริบ ถ้าเราพยายามที่จะ turn-off จิติโอ ในขณะที่กระแสอานอดมีค่าสูงกว่า กระแสที่ใช้ในการหยุดนำกระแส (turn-off current : I_u) นี้แล้ว จิติโอจะเสียหายอย่างถาวร จิติโอมีความ สามารถที่จะทนต่อค่ากระแสฟอลท์ (fault current) ได้โดยไม่เสียหายเหมือนไทรสเตอร์ โดยมีค่าประมาณ 10 เท่าของ I_u (turn-off current)

พารามิเตอร์ที่สำคัญอีกตัวหนึ่งคือ กระแสอานอดสูงสุด (maximum anode current) ซึ่งสามารถหยุดนำกระแสได้โดยป้อน I_u เข้าทางขาเกตภายใต้อุณหภูมิที่ จังก์ชันที่ต่ำกว่าพิกัด


จิติโอสามารถที่จะหยุดนำกระแสได้เร็วกว่าไทรสเตอร์ทั่วไป เพราะ โครงสร้างภายในดังที่กล่าวมาแล้วข้างต้น กระแสจะแพร่กระจายได้ในระยะทางที่สั้น อย่างรวดเร็วจากเกต ก่อนที่จิติโอจะนำกระแสซึ่งเป็นผลให้จิติโอมีค่าพิกัด di/dt สูงกว่า ของไทรสเตอร์ทั่วไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Switching Characteristic


Turn-on

จิติโอจะนำกระแสโดยการป้อน forward gate pulse current เหมือนกับเอสซีอาร์ แต่จิติโอจะต้องการกระแสเกตสูงกว่า เนื่องจากเกตเอเรียมีค่าใหญ่กว่า แต่จะมีผลให้จิติโอทนต่อค่า di/dt ได้สูงกว่าและมีค่า turn-on time สั้นกว่า เพราะกระแสจากเกตจะกระจายไปสู่ทุกๆ เซลของ cathode island ได้ในระยะทางที่สั้นกว่าและเร็วกว่า อัตราการเพิ่มของ amplitude ของ peak current เป็นสิ่งสำคัญในการทำให้จิติโอนำกระแสได้อย่างรวดเร็วและกระจายกระแสเกตไปสู่ทุก cathode island ได้อย่างสมบูรณ์และรูปแบบ ขณะที่จิติโออยู่ในสภาวะนำกระแสอย่างสมบูรณ์แล้ว เราสามารถหยุดป้อนกระแสเกตได้โดยจิติโอยังคงสภาวะนำกระแสอยู่ได้อย่างเดิม กรณีที่กระแสเอาโนดมีค่าต่ำลง จนทำให้ไธริสเตอร์เล็กๆ ที่ขนานกันอยู่ภายในบางตัวหยุดนำกระแสไป ก็จะไม่มียล่ออย่างใดเกิดขึ้นถ้ากระแสเอาโนดนั้นคงที่อยู่ที่ในระดับต่ำนั้น แต่ถ้าค่ากระแสเอาโนดเพิ่มขึ้นจากระดับนั้น จะเป็นผลให้ความหนาแน่นของกระแสที่ผ่านไธริสเตอร์เล็กๆ ที่ยังคงนำกระแสอยู่มีค่าสูงขึ้น และไธริสเตอร์เล็กๆ เหล่านั้นเกิด overheat หรือพังไปเลย เพราะไธริสเตอร์เล็กๆ ที่หยุดนำกระแสไปแล้วไม่ได้ถูกทริกให้นำกระแสอีกครั้งหนึ่ง วิธีแก้ปัญหานี้ก็คือป้อน gate trigger current อีกครั้งหนึ่ง เพื่อให้แน่ใจได้ว่าไธริสเตอร์เล็กๆ ทุกตัวอยู่ในสภาวะนำกระแส



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
รูปที่ 2.12 แสดงลักษณะรูปคลื่นของโวลต์เทจ และ กระแสในช่วงการนำกระแสของจิติโอ

Turn-off



รูปที่ 2.13 แสดงรูปคลื่นของโวลต์เตจ และ กระแสในช่วงการหยุดนำกระแส ของจิกิโ

การทำให้จิกิโหยุดนำกระแสเราต้องป้อน reverse gate pulse current ที่ขาเกต ในช่วงต้นกระแสเอาโนดจะคงที่อยู่ที่ในช่วง storage time กระแสจะ เริ่มบีบเข้าสู่กลางของ cathode island จนกระแสเอาโนด (I_u) มีค่าน้อยกว่า holding current (I_{H1}) และหยุดนำกระแสไปในที่สุด นั่นคือจิกิโเข้าสู่สภาวะหยุดนำ กระแส กระแสเอาโนดจะลดลงอย่างรวดเร็วในช่วง fall time ค่า storage time จะ ขึ้นอยู่กับอัตราเพิ่มของ reverse gate current ยิ่งอัตราการเพิ่มของ reverse gate current สูงขึ้น ค่า storage time ก็จะมีค่าน้อยลง และระดับ amplitude ของ reverse gate ratio ซึ่งเท่ากับ กระแสเอาโนด reverse gate current หรือ ลำดับอีกประการหนึ่งที่จะช่วยให้จิกิโหยุดนำกระแสอย่างรวดเร็วคือ จะต้องมีการที่จะให้ กระแสเอาโนดเปลี่ยนทิศไปทางอื่นนั่นก็หมายถึง snubber นั้นเอง และช่วงเวลา (period) ไม่ยาวเกินไป ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ ของ reverse gate current จะต้องมีความมากกว่าค่า storage time ของ จิกิโ

และต้องไม่มากเกินไป จนทำให้จังก์ชันระหว่างคาโรดกับเกทถูกทำลาย หรือพุดอีกนัยหนึ่ง
ได้ว่า พลังงานที่จ่ายเข้าไปในการหยุดนำกระแส จะต้องน้อยกว่าค่า power dissipate
ทาง reverse ของจังก์ชันระหว่างคาโรดกับเกท (P_{rr}) นั่นเอง ในช่วงท้ายของ
fall time ในกราฟจะเห็นว่า มี tail current และ over shoot voltage เนื่อง
จากวงจร snubber (snubber circuit) จะรีโซแนนซ์ (resonance) ก่อนที่จะเข้าสู่
forward blocking voltage ค่า dv/dt ที่เกิดจะถูกกำหนดโดยค่า c ใน snubber
(snubber capacitance) คุณสมบัติอีกประการหนึ่งของของจีโอคือ แต่ละเซลล์ของ
ไทรสเตอร์เล็กๆ จะถูกหยุดนำกระแสโดยพร้อมเพรียงกัน โดยไม่มีเซลล์ใดเซลล์หนึ่งยัง
คงสถานะนำกระแสอยู่เลย เพราะจะทำให้เซลล์อื่นๆ รับกระแสเอาโนดทั้งหมด ซึ่งจะทำให้
จีโอเสียหายได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จีทีโอ (GTO) เปรียบเทียบกับ เฮลชีอาร์ (SCR)

1. จีทีโอ ไม่ต้องใช้วงจร force commutate เป็นผลทำให้ราคาต่ำลง น้ำหนักลดลงและ ปริมาตรลดลง
2. ลดเสียงรบกวน และ สัญญาณรบกวนคลื่นแม่เหล็กไฟฟ้า ที่เกิดจาก ค่าความเหนี่ยวนำ (L) ในวงจรคอมมิวเตท (commutate)
3. เวลาที่ใช้ในการ เริ่มนำกระแส และ หยุดนำกระแสสั้น เป็นให้สามารถใช้ได้กับอุปกรณ์สวิตซิ่ง (switching) ที่ความถี่สูง
4. เพิ่มประสิทธิภาพของคอนเวอร์เตอร์ (converter)

จีทีโอ (GTO) เปรียบเทียบกับ ทราานซิสเตอร์ (transistor)

1. blocking voltage สูงกว่า
2. อัตราส่วนระหว่าง peak surge current กับ ค่ากระแสเฉลี่ย (average current) สูงกว่า
3. on-state gain = [กระแสแอนโอด (anode current) / กระแสเกต (gate current)] สูงกว่า
4. สัญญาณจุดชนวน (trig) นำกระแสช่วงสั้นๆ
ภายใต้ surge condition ทราานซิสเตอร์ จะเข้าสู่ช่วงอิ่มตัว (saturation) แต่จีทีโอจะเข้าได้ยาก เนื่องจาก regenerative action



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SNUBBER CIRCUIT

หลักการการทำงานของวงจร snubber เบอร์ คือ เมื่อจิติโอหยุดนำกระแส กระแสอินดักทีฟจะเปลี่ยนทิศทางเข้าซาร์จตัวเก็บประจุ (C) โดยผ่านทางไดโอด ตัวเก็บประจุก็สร้าง forward blocking voltage คร่อมจิติโอในช่วงเวลาของการหยุดนำกระแสค่าของประจุที่เข้าซาร์จที่อยู่ในตัวเก็บประจุนั้นอยู่กับ ค่าของกระแสที่ไหลเข้าและขนาดของตัวเก็บประจุเอง และเมื่อเริ่มนำกระแส ตัวเก็บประจุก็จะดีสชาร์จ (discharge) ผ่านทางตัวความต้านทาน (R) สิ่งสำคัญอย่างยิ่งคือ ประจุที่ดีสชาร์จออกจากตัวเก็บประจุจะต้องหมดก่อนช่วงที่จิติโอจะถูกทำให้หยุดนำกระแสอีกครั้ง เพื่อหลีกเลี่ยงปัญหาที่จะเกิดขึ้นในช่วงการหยุดนำกระแสครั้งต่อไป ตัวความต้านทานที่อยู่ใน snubber จะเป็นตัวจำกัดค่า di/dt ของวงจร snubber นี้ ตัวเก็บประจุที่ใช้ในวงจร snubber จะต้องมีความต้านทาน (resistance) และ ค่าการเหนี่ยวนำ (inductance) ต่ำ เพื่อให้กระแสเปลี่ยนทิศเข้าซาร์จตัวเก็บประจุได้อย่างรวดเร็ว ค่าตัวเก็บประจุจะถูกกำหนดโดยค่า dv/dt ในช่วงหยุดนำกระแส (C snubber ของจิติโอ จะใหญ่กว่าของเอสซีอาร์) ไดโอดที่ใช้จะต้องเป็นพวก fast recovery diode ค่าของตัวต้านทานจะถูกจำกัดโดยค่าของตัวเก็บประจุ และระยะเวลาที่จิติโออยู่ในสภาวะนำกระแส

วงจร snubber จะเป็นตัวที่จะช่วยลด dv/dt และความสูญเสียในขณะหยุดนำกระแสของจิติโอ (turn-off loss) แต่จะเกิดความสูญเสีย (loss) ขึ้นในตัววงจร snubber ในช่วงเวลานำกระแสที่ R โดยค่าความสูญเสียของ snubber นี้ ขึ้นกับค่า di/dt ของกระแสดีสชาร์จของตัวเก็บประจุ

คุณสมบัติที่สำคัญของวงจร snubber คือ จะต้องมีความสูญเสีย leakage inductance ต่ำที่สุด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ก็ตาม กรุณาแจ้งผู้จัดทำเอกสารและต้องอ้างอิงถึงเจ้าของลิขสิทธิ์

รูป 2.14 กราฟแสดงการสูญเสีย

รูป 2.15 วงจร snubber

การแปลงไฟกระแสดตรงเป็นไฟกระแสลับ

การแปลงไฟกระแสดตรงเป็นไฟกระแสลับ นิยมเรียกว่าอินเวอร์เตอร์ (Inverter) ซึ่งสามารถเปลี่ยนแปลง หรือควบคุมระดับแรงดันไฟฟ้า และความถี่ของไฟฟ้า กระแสลับได้ อินเวอร์เตอร์ได้นำไปใช้ประโยชน์ต่างๆ ได้ เช่น

1. แหล่งจ่ายไฟกระแสลับสำรอง เมื่อแหล่งจ่ายไฟกระแสลับหลักเกิดขัดข้องขึ้น ที่เรียกกันว่า stand-by power supplies หรือ Uninterruptible power supplies โดยเรียกย่อๆ ว่า UPS ใช้เป็นระบบไฟฟ้าลำลองสำหรับเครื่องมือที่สำคัญดัง เช่น คอมพิวเตอร์ เมื่อแหล่งจ่ายไฟกระแสลับหลักเกิดขัดข้อง transfer switch ซึ่งทำงานเป็นเวลาเพียง 1/1000 วินาที จะต่อระบบอินเวอร์เตอร์จ่ายไฟกระแสลับให้กับเครื่องมือที่สำคัญแทน โดยแปลงไฟจากแบตเตอรี่ซึ่งประจุไว้ขณะที่มีแหล่งจ่ายไฟกระแสลับหลัก

2. ให้ความคุมความเร็วของมอเตอร์กระแสลับโดยการเปลี่ยนความถี่ เมื่อความถี่ของไฟฟ้ากระแสลับเปลี่ยนแปลง ความเร็วของมอเตอร์จะเปลี่ยนตามสูตร $N = 120f/p$ โดยที่ $N =$ ความเร็วรอบต่อนาที, $f =$ ความถี่ของแหล่งจ่ายไฟเป็นไซเคิลต่อ นาที และ $p =$ จำนวน pole ของมอเตอร์ ในการควบคุมนี้จะต้องรักษาให้อัตราส่วนของแรงดันต่อความถี่ที่จ่ายเข้ามามอเตอร์จะต้องคงที่ เมื่อต้องการให้แรงบิด (torque) คงที่ ทุกๆ ความเร็วที่เปลี่ยนแปลงไป


3. ใช้แปลงไฟฟ้าจากระบบส่งกำลังไฟฟ้าแรงสูงชนิดไฟฟ้ากระแสดตรง ให้เป็นไฟฟ้ากระแสลับ เมื่อจ่ายให้กับผู้ใช้

4. ใช้ในเตาถลุงเหล็กที่ให้ความถี่สูง ซึ่งใช้หลักการเหนี่ยวนำด้วยสนามแม่เหล็กทำให้ร้อน (Induction Heating)


วงจรอินเวอร์เตอร์สามารถใช้สารกึ่งตัวนำที่ทนแรงดันและกระแสไฟฟ้าสูง .ๆ ได้ เช่น เพาเวอร์ทรานซิสเตอร์ จีทีโอ เอสซีอาร์ ซึ่งในอนาคตเมื่อเพาเวอร์ทรานซิสเตอร์ และ จีทีโอ สามารถผลิตให้แรงดันและกระแสสูงๆ ได้เท่ากับเอสซีอาร์ เพาเวอร์ทรานซิสเตอร์ และ จีทีโอ จะเข้ามาแทนเอสซีอาร์ เพราะทรานซิสเตอร์ และจีทีโอ ไม่ต้องมีวงจรที่ทำให้มีการหยุดนำกระแสเรียกว่า วงจรคอมมูเตชัน (commutation circuit) แต่เพาเวอร์ทรานซิสเตอร์จะต้องใช้กระแสควบคุมสูงกว่าเอสซีอาร์ ในปัจจุบันเอสซีอาร์ยังมีขีดความสามารถสูงกว่าทรานซิสเตอร์ ฉะนั้นในระบบอินเวอร์เตอร์ขนาดกิโลวัตต์สูงระดับ 50 กิโลวัตต์ ส่วนใหญ่ยังใช้เอสซีอาร์อยู่แทนเอสซีอาร์ ส่วนจีทีโอ เป็นอุปกรณ์ใหม่อยู่

อินเวอร์เตอร์มีอยู่หลายแบบด้วยกัน โดยแต่ละแบบ จะมีข้อดี ข้อเสีย ต่างกัน ขึ้นอยู่กับว่าจะใช้โหลดชนิดใด ต้องการสัญญาณเอาต์พุตแบบไหน เราสามารถแบ่งอินเวอร์เตอร์ตามลักษณะสัญญาณ เอาต์พุตได้ดังนี้

1. อินเวอร์เตอร์แบบคลื่นสี่เหลี่ยม (Square-Wave Inverter) เป็นแบบอินเวอร์เตอร์ที่ให้สัญญาณ เอาต์พุตเป็นคลื่นสี่เหลี่ยม เป็นชนิดที่สร้างได้ไม่ยาก แต่จะให้เอาต์พุตเป็นรูปคลื่น ไซน์ (sine) จะต้องใช้อุปกรณ์กรองความถี่ ขนาดใหญ่มากจึงไม่นิยมใช้




2. อินเวอร์เตอร์แบบคลื่นสี่เหลี่ยมควอซี (Quasi - Square - wave Inverter) แบบนี้ ได้รับการปรับปรุงจากแบบแรก ซึ่งจะกรองเอาสัญญาณ ไซน์ ออกมาได้ง่ายขึ้น วิธีนี้ยังนิยมใช้อยู่




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. อินเวอร์เตอร์แบบ 6 ขั้น และ 12 ขั้น (Six-step, Twelve-step) ที่ใช้ 2 ชนิดนี้ใช้สัญญาณ ควอซี มารวมกันโดยผ่านหม้อแปลงไฟฟ้า เพื่อให้ ลักษณะสัญญาณเอาต์พุต ใกล้เคียงกับคลื่นรูปไซน์ จึงสามารถลดขนาดของอุปกรณ์กรองความถี่ลงได้ เพราะฮาร์โมนิก(Harmonic)ลดลง แต่การสร้างอินเวอร์เตอร์แบบนี้จะยุ่งยาก และสิ้นเปลืองค่าใช้จ่าย เพราะต้องใช้ชนิดควอซีหลายๆ ตัวมาต่อเข้าด้วยกัน และยังต้องใช้หม้อแปลงเพิ่มขึ้นด้วย ทำให้มีขนาดใหญ่ และน้ำหนักมาก



4. อินเวอร์เตอร์แบบพัลส์วิตที่มอดดูเลชั่น (Pulse-Width-Modulation Inverter) เป็นแบบที่ให้สัญญาณเอาต์พุตไม่เหมือนแบบอื่น โดยลักษณะของสัญญาณเอาต์พุตเกิดจากการ มอดดูเลต ระหว่างคลื่นไซน์ กับ สัญญาณสามเหลี่ยม ซึ่งผลที่ได้จะมีฮาร์โมนิกขนาดต่ำ น้อยมาก อุปกรณ์กรองความถี่ที่ใช้จึงมีขนาดเล็ก แต่แบบนี้จะมีความยุ่งยากในการสร้างรูปแบบ (Pattern)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ชนิดของอินเวอร์เตอร์

ซึ่งในที่นี้จะพิจารณาในรูปแบบของวงจรอย่างง่าย (ในที่นี้จะอธิบายโดยใช้
เอสซีอาร์) ดังได้แก่


1. อินเวอร์เตอร์ชนิด 1 เฟส ที่ใช้แหล่งจ่ายไฟกระแสตรงที่มีจุดกึ่งกลาง
(single-phase centre-tapped supply inverter) ดังแสดงในรูปข้างล่างนี้



รูปที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



2. อินเวอร์เตอร์ 1 เฟส โดยที่โหลดมีจุดกึ่งกลาง (single-phase centre-tapped load inverter) เอลซีอาร์แต่ละตัวจะผลัดกันนำกระแส และหยุดนำกระแสตัวละครึ่งไซเคิล ดังแสดงในวงจรข้างล่าง



รูปที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



3. อินเวอร์เตอร์ชนิด 1 เฟส แบบบริดจ์ (single-phase bridge inverter) ดังแสดงวงจรงในรูปข้างล่าง



(ข)
รูป 7.3 Single-phase bridge inverter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 3
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4. อินเวอร์เตอร์ชนิด 3 เฟส แบบบริดจ์ (three-phase bridge inverter) ดังแสดงในรูปข้างล่าง




(ข)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อโหลดของอินเวอร์เตอร์เปลี่ยนแปลงไป กระแสที่ไหลในเอสซีอาร์และ ไดโอดแต่ละตัวจะเปลี่ยนแปลงไปด้วย โดยพิจารณาจากวงจรรูปที่ 2 นำมาเขียน equivalent circuit ได้ ดังแสดงในรูปที่ 5



(ก)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูป 5(ค) เป็นกรณีที่โหลดเป็น RLC ที่ต่ออยู่ในลักษณะ underdamped คือ เมื่อทริกให้เอสซิวาร์ Q_1 ให้นำกระแส กระแสที่ไหลผ่านโหลดจะเพิ่มขึ้นและตกเป็นศูนย์ จะทำให้เอสซิวาร์ Q_2 หยุดนำกระแส (load commutation) แล้วจึงต่อทริกให้เอสซิวาร์ Q_2 นำกระแส ก็จะได้ลักษณะของแรงดันเอาต์พุตตามรูป 5(ข)

ในรูป 5(ง) โหลดเป็น RLC ซึ่งอยู่ในลักษณะ overdamp ในรูป 5(จ) โหลดเป็นอินดักติฟโหลด (RL Load) ในรูป 5(ฉ) โหลดเป็นคาปาซิทีฟโหลด (RC Load) และรูป 5(ช) โหลดเป็นความต้านทาน เป็นวงจรที่เมื่อทริกให้เอสซิวาร์นำกระแส แล้ว กระแสไหลผ่านโหลด หรือไหลผ่านเอสซิวาร์ไม่ตกลงสู่ศูนย์ จึงจำเป็นต้องมีวงจรคอมมูเตชันมาบังคับให้เอสซิวาร์หยุดนำกระแส เรียกกันว่า Force commutation จึงสามารถทริกให้เอสซิวาร์อีกตัวนำกระแส



(สำหรับ จีทีโอ ไม่ต้องมีวงจรคอมมูเตชัน แต่ต้องมีวงจรทริกให้จีทีโอหยุดนำกระแสแทน)

วงจรอินเวอร์เตอร์แบบขนาน (Parallel Inverter)

การแปลงไฟฟ้ากระแสตรงเป็นไฟฟ้ากระแสสลับ โดยใช้หม้อแปลงที่มีจุดกึ่งกลาง ดังแสดงในรูป 6 เรียกว่าวงจรอินเวอร์เตอร์แบบขนาน (Parallel Inverter) เอสซิวาร์ทั้งสองจะผลัดกันนำกระแส เพื่อจะต่อแหล่งจ่ายไฟกระแสตรง เข้ากับขดปฐมภูมิทั้งสองของหม้อแปลง ซึ่งจะทำให้เกิดแรงดันรูปสี่เหลี่ยมตกคร่อมโหลดที่ต่ออยู่ทางด้านขดทุติยภูมิ

การทำงานของวงจรคือ เมื่อเอสซิวาร์ T_1 ถูกทริกให้นำกระแส แรงดันไฟฟ้ากระแสตรง E จะตกคร่อมครึ่งหนึ่งของขดปฐมภูมิ ซึ่งทำให้ขดปฐมภูมิทั้งหมดมีแรงดันตกคร่อม $2E$ คาปาซิเตอร์จะถูกประจุ จนมีแรงดัน $2E$ เมื่อทำการทริกให้เอสซิวาร์ T_2 นำกระแสเอสซิวาร์ T_1 จะได้รับรีเวอร์ตไบแอส $2E$ และกระแสที่ไหลผ่านเอสซิวาร์ T_1 ก็ จะตกเป็นศูนย์ซึ่งนานกว่า turn-off-time ของเอสซิวาร์ T_1 เอสซิวาร์ T_1 ก็จะหยุดนำกระแสซึ่งคาปาซิเตอร์จะต่อขนานกับโหลด หรือหม้อแปลง และอินดักเตอร์ L ที่ต่ออนุกรมกับแหล่งจ่ายไฟ จะป้องกันไม่ให้คาปาซิเตอร์ C คายประจุแหล่งจ่ายไฟกระแสตรง เมื่อเอสซิวาร์เริ่มนำกระแส ในระหว่างคอมมูเตชัน อัตราการเปลี่ยนแปลงของกระแสจะสูง จึงนิยมใช้อินดักเตอร์ต่ออนุกรม กับคาปาซิเตอร์เพื่อลด di/dt ที่ไหลผ่านเอสซิวาร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 7 single -phase centre-tapped load inverter

สำหรับโพลดที่ไม่เป็นความต้านทานอย่างเดิยว กระแสที่ไหลผ่านโพลดจะ out of phase กับแรงดัน ซึ่งต่อจ้งต่อไดโอดอีก 2 ตัว ดังแสดงในรูปที่ 7(ก) เพื่อจะจ่ายพลังงานที่สะสมในโพลดกับคืน ระหว่างช่วงเวลาทีกระแสโพลดกลับเป็นบวก เมื่อเทียบกับแรงดันเอาท์พุททีเปลี่ยนแปลงเป็นลบ


เมื่อโพลดเป็นอินดักทีฟโพลด กระแสโพลดจะเพิ่มขึ้นและลดลงดังแสดงในรูปที่ 7(ข) เมื่อเอลซีอาร์ T_1 นำกระแสกระแสโพลดจาก c ไป a โดยทีแรงดันที c เป็นบวกเมื่อเทียบกับ a พลังงานจะถูกจ่ายให้โพลด และเมื่อเอลซีอาร์ T_2 ถูกทริกให้นำกระแส แล แรงดันทีโพลดเปลี่ยนกลับ เอลซีอาร์ T_1 จะหยุดนำกระแส แต่กระแสโพลดไม่สามารถไหลกลับทันทีทันใดดังนัน ทิศทางการไหลของกระแสในขดปฐมภูมิจะไม่เปลี่ยนแปลง ขณะที่เอลซีอาร์ T_2 หยุดนำกระแส กระแสจะไหลจาก d ไป c โดยผ่านไดโอด D_2 และแหล่งจ่ายไฟกระแสตรง ขณะที่ไดโอด D_2 นำกระแส เอลซีอาร์ T_2 จะหยุดนำกระแส แรงดันทีจุด d เป็นลบเมื่อเทียบกับ c ซึ่งหมายความว่า พลังงานจะถูกจ่ายกลับจากโพลดสู่แหล่งจ่ายไฟกระแสตรง

ในรูปที่ 7(ข) ทีเวลา t_2 กระแสโพลดจะตกสู่ศูนย์ ไดโอด D_2 จะหยุดนำกระแส และเอลซีอาร์ T_2 จะนำกระแสแทน กระแสโพลดจะไหลกลับเป็นลบ และพลังงานจะจ่ายเข้าสู่โพลดเพื่อให้น้ใจว่าเอลซีอาร์ T_2 จะนำกระแสทีเวลา t_2 สัญญาณทริกทีจ่ายเข้าเกทของเอลซีอาร์ จะต้องเป็นพัลส์ต่อเนื่อง การทำงานจะเหมือนกับครึ่งไซเคิลแรก เมื่อเริ่มทริกเอลซีอาร์ T_1 เพื่อให้เอลซีอาร์ T_2 หยุดนำกระแส กระแสจะเปลี่ยนไปไหลผ่านไดโอด D_1 และเอลซีอาร์ 1 จึงกระแส


Feedback diode D_1 และ D_2 สามารถต่อทีขั้วปลายของขดปฐมภูมิ แต่จะเกิดการสูญเสียของพลังงาน ขณะคอมมูเตชันในอินดักเตอร์ L ในการต่อไดโอดนี้ ห่างจากขั้วปลายของขดปฐมภูมิ พลังงานทีสะสมใน L จะได้กลับคืนสู่แหล่งจ่ายไฟพลังจากคอมมูเตชันแล้ว ดังนั้น จะลดการสูญเสียในการคอมมูเตชันลง

เมื่อโพลดมีสภาวะเพาเวอร์แฟคเตอร์ leading สัญญาณต่างแสดงในรูปที่ 7(ค) กระแสจะเปลี่ยนสู่ไดโอดที t_1 และ t_2 ก่อนเอลซีอาร์จะถูกทริกให้จ่ายแรงดันกลับทิศทางแก่โพลด ในทางปฏิบัติสัญญาณจะไม่เป็น sinewave ทีแสดงในรูปที่ 7(ค) เป็นการแสดงพื้นฐานการทำงานทีเพาเวอร์แฟคเตอร์ leading

เอกสารนี้เป็นเอกสารทีสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก)



(ข)

(ค)

รูปที่ 8 centre-tapped inverter with feedback diode

(ข) โหลดเป็นอินดักทีฟโหลด (ค) โหลดเป็นคาปาซิทีฟโหลด

ข้อดีของอินเวอร์เตอร์แบบขนาน (parallel inverter)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

1. เป็นวงจรที่ใช้คอมเมนต์อย่างง่าย ไม่วุ่นวายเกินไป ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
2. สามารถทำให้เอาต์พุตเป็น sinusoidal โดยใช้วงจรโมดูลเตอร์ช่วย

ข้อเสียของอินเวอร์เตอร์แบบนี้ คือ

1. ค่าของ L และ C จะใหญ่มาก และไม่เหมาะสมสำหรับในงานที่ใช้พลังงานสูงๆ
2. วงจรนี้เหมาะสมเมื่อโหลดคงที่ เมื่อเปลี่ยนแปลงโหลดลักษณะเอาท์พุทจะเปลี่ยน และแรงดันเปลี่ยนแปลงจึงไม่สะดวกต่อการออกแบบ



Single-phase bridge inverter

สำหรับอินเวอร์เตอร์แบบ 1 เฟส ที่ต่อเอสซีอาร์แบบบริดจ์ (bridge) เขียนเป็นวงจรที่ไม่มีอุปกรณ์การคอมมูเตชันให้เอสซีอาร์หยุดนำกระแส ตามรูปที่ 8 ในช่วงที่จะทำให้อเอสซีอาร์ T_1 หยุดนำกระแส และเริ่มทริกให้อเอสซีอาร์ T_2 นำกระแส ในกรณีที่โหลดเป็นอินดักทีฟโหลด กระแสที่ไหลในโหลดจะไม่ไหลกลับอย่างทันทีเมื่อช่วงเวลาการคอมมูเตชันหมดไป เอสซีอาร์ T_2 จะหยุดนำกระแสด้วย กระแสที่ไหลในโหลดจะไหลไปทางไดโอด D_2 โดยทั่วไปช่วงเวลาการคอมมูเตชันจะสั้นมาก เมื่อเทียบกับความถี่ที่อินเวอร์เตอร์จ่ายให้แก่โหลด สัญญาณต่างๆ ซึ่งแสดงการทำงานของวงจรขณะที่โหลดเป็นอินดักทีฟโหลดในรูปที่ 8 (ข) และ (ค)

ถ้าโหลดของวงจรในรูปที่ 8 (ก) เป็นความต้านทานอย่างเดิซว แรงดัน และกระแสที่โหลดจะมีสัญญาณเหมือนกัน สำหรับอินดักทีฟโหลดรูปคลื่นของกระแสจะล่าหลังสัญญาณของแรงดัน ดังแสดงในวงจรรูปที่ 8 (ข) และ (ค)

ในรูปที่ 8(ข) รูปคลื่นของแรงดันคร่อมโหลดเป็นรูปสี่เหลี่ยม เอสซีอาร์ถูกทริกเกอร์เป็นพัลส์ ความถี่สูงที่ต่อเนื่อง 180 องศา ของรูปคลื่นของแรงดันคร่อมโหลดนิยามที่จุดสุดท้ายของครึ่งไซเคิลบวก กระแสที่ไหลในโหลดจะยังไหลอยู่ในรูป จะเห็นว่ากระแสยังเป็นบวกอยู่ เมื่อเอสซีอาร์ T_2 และ T_1 ถูกทริกให้นำกระแส เพื่อจะทำให้เอสซีอาร์ T_1 และ T_2 หยุดนำกระแส แรงดันคร่อมโหลดกลับทิศทาง แต่ที่กระแสที่ไหลในโหลดไม่เปลี่ยนทิศทาง ดังนั้น กระแสที่ไหลในโหลดจึงไหลผ่านไดโอด D_1 และ D_2 แทน ซึ่งจะเห็นว่าเป็นการต่อแหล่งจ่ายไฟกระแสตรงเข้ากับโหลด จะทำให้พลังงานที่สะสมในอินดักทีฟโหลดไหลกลับเข้าสู่แหล่งจ่ายไฟกระแสตรง จนกระทั่งกระแสที่ไหลผ่านไดโอดตกลงเป็นศูนย์ ในช่วงเวลาที่ไดโอด D_1 และ D_2 นำกระแสเอสซีอาร์ทุกตัวจะหยุดนำกระแส เมื่อมีสัญญาณทริกเกอร์ตลอด 180 องศา ของรูปคลื่นเอาท์พุท จึงทำให้อเอสซีอาร์ T_1 และ T_2 สามารถนำกระแสจ่ายพลังงานจากแหล่งจ่ายไฟเข้าสู่โหลดไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีให้ตัดเบรกเนือหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ กระแสที่ไหลในโหลดจะไหลเพิ่มขึ้นด้วย exponential จะเห็นว่าเอสซีอาร์ต้องการล

สถานการณ์ขณะที่กระแสที่ไหลผ่านโหลดตกเป็นศูนย์ ในทางปฏิบัติจึงจำเป็นจะต้องใช้สัญญาณ
 ทรigger ที่เป็นความถี่สูงในช่วงกว้างถึงตลอดครึ่งไซเคิล






เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของวิศวกรรมศาสตราจารย์ ดร.สุวิทย์ วัฒนศิริกุล
รูปที่ 8 การทำงานของอินเวอร์เตอร์แบบบริดจ์เมื่อโหลดเป็นอินдукติฟโหลด
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การควบคุมแรงดันเอาท์พุท สามารถทำได้โดยการเปลี่ยนแปลงช่วงเวลาที
รูปคลื่นเป็นศูนย์ของรูปคลื่นสี่เหลี่ยม โดยแรงดันไฟจากแหล่งจ่ายไฟยังคงที่อยู่ รูปร่างของ
แรงดันเอาท์พุทซึ่งเป็นแรงดันคร่อมที่โหลดดังแสดงในรูปที่ 8 (ค) เป็นลักษณะ quasi-
square wave ทำได้โดยให้สัญญาณเทริกเอสซิวาร์ T_1 และ T_2 ล่วงหน้า เมื่อ
เทียบกับสัญญาณเทริกเอสซิวาร์ T_1 และ T_2 ในรูปที่ 8 (ค) สัญญาณเทริกเอสซิวาร์ T_1
ล่วงหน้า เอสซิวาร์ T_1 เป็นมุม ϕ และสัญญาณเทริกเอสซิวาร์ T_2 ล่วงหน้าเอสซิวาร์
อาร์ T_2 เป็นมุม ϕ

ขณะที่เอสซิวาร์ T_2 ถูกเทริกให้นำกระแสเพื่อจะให้เอสซิวาร์ T_1 หยุดนำ
กระแส กระแสไหลในโหลดจะเปลี่ยนไปไหลผ่านไดโอด D_2 ขณะที่เอสซิวาร์ T_1 ยัง
นำกระแสอยู่ กระแสจากโหลดจะไหลผ่าน D_2 และ T_2 เป็นการลัดวงจรโหลดให้
แรงดันคร่อมโหลดเป็นศูนย์ และเมื่อเอสซิวาร์ T_2 ถูกเทริกให้นำกระแสเอสซิวาร์ T_2
จะหยุดนำกระแส กระแสที่ไหลในโหลดจะผ่านไดโอด D_1, D_2 ซึ่งต่อแหล่งจ่ายไฟเข้า
โหลดในช่วงไซเคิลลบ ในช่วงเวลานี้เอสซิวาร์ทั้งหมดจะหยุดนำกระแสจนกระทั่ง เมื่อมี
สัญญาณเทริกเอสซิวาร์ T_1 พร้อมกับเอสซิวาร์ T_2 เอสซิวาร์ T_2 และ T_1 จะนำ
กระแส ทำให้รูปคลื่นแรงดันคร่อมโหลดเป็นลบ


การควบคุมแรงดันเอาท์พุทและปรับปรุงให้แรงดันเอาท์พุทมีอาร์โมนิคส์น้อยมาก
สามารถใช้การควบคุมโดยวิธีที่เรียกว่า pulse-width modulation ดังแสดงในรูปที่ 9
เป็นการควบคุมทำให้เอสซิวาร์นำและหยุดนำกระแส เพื่อให้ได้รูปคลื่นของแรงดันเอาท์พุท
เปลี่ยนแปลงความกว้างของพัลส์ วิธีการทำให้รูปคลื่นของแรงดันเอาท์พุทเป็นพัลส์ขนาดที่
ถูกต้อง จะใช้รูปคลื่น sine wave เป็นรูปคลื่นอ้างอิงที่มีความถี่ที่ต่องการเปรียบเทียบกับ
รูปคลื่นสามเหลี่ยม ดังแสดงในรูปที่ 9 จุดตัดกันของ 2 รูปคลื่นจะเป็นสภาวะที่สร้างสัญญาณ
สัญญาณเทริกเอสซิวาร์ ในรูปที่ 9 (ก) แสดงรูปคลื่นของแรงดันเอาท์พุทมีค่าสูงสุด การลด
แรงดันเอาท์พุทโดยการลดรูป sine wave อ้างอิงลง ในรูปที่ 9 (ข) แสดงการลด
รูปคลื่น sine wave ลงครึ่งหนึ่ง จะได้แรงดันเอาท์พุทลดลงครึ่งหนึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่ ๑ รูปคลื่นเอาท์พุททุกความถี่ของ pulse-width modulation ไม่อย่างอื่นใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การควบคุมแรงดันเอาต์พุต ลักษณะ pulse-width modulation
 คว้งจรอินเวอร์เตอร์ ในรูปที่ 8 สามารถควบคุมให้แหล่งจ่ายไฟกระแสตรงต่อกับโหลด
 เสมอ โดยการทริกเอสซีอาร์ T_1 หรือ T_4 และ T_2 หรือ T_3 ซึ่งจะไม่มีการ
 แรงดันเป็นศูนย์ ดังแสดงรูปคลื่นเอาต์พุตในรูปที่ 10 การหาสัญญาณทริกเอสซีอาร์ทำได้
 โดยการสร้างรูปคลื่นสามเหลี่ยมเทียบกับรูปคลื่น sine wave อ้าอิง



รูปที่ 10 การควบคุมลักษณะ pulse-width modulation


ถ้ามีการคอมมูเตชันในแต่ละครึ่งไซเคิลหลายๆ ครึ่งในแต่ละไซเคิล จะทำให้
 เกิดการสูญเสียในการคอมมูเตชันสูง การเลือกระหว่างอินเวอร์เตอร์ที่ให้รูปคลื่นแรงดัน
 เอาต์พุตแบบ quasi-square wave และแบบ pulse-width modulation ให้
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการ
 พิจารณาถึงราคาของวงจรควบคุม และการสูญเสียในการคอมมูเตชัน และอาร์โมนิคส์
 ของแรงดันเอาต์พุต

การออกแบบและการทำงานของวงจรในการทดลอง

แบ่งเป็น 2 วงจร

1. วงจรหลัก (MAIN CIRCUIT) ประกอบด้วย



- 1.1 แหล่งจ่ายไฟกระแสตรง 70 โวลต์ ซึ่งในการทดลองได้จากการนำไฟกระแสสลับ 220 โวลต์ มาผ่านหม้อแปลง, bridge rectifier, capacitor
- 1.2 จีทีโอ เบอร์ GFF200E 4 ตัว
- 1.3 ไดโอดทำงานเร็ว (Fast diode) 4 ตัว เพื่อเป็น free wheeling diode ในการใช้ อินдукชั่นโหลด (inductive load)
- 1.4 Resistive load ที่สามารถทน วัตต์สูง ในที่นี้ใช้น้ำผสมเกลือเพื่อหิมค่าความต้านทานตามต้องการ จำนวน 2 ตัว




ซึ่งเป็นลักษณะการลํ้าวง 1 phase full bridge inverter มีหลักการทำงานดังนี้

โดย จีทีโอ จะทำงานพร้อมกันเป็นคู่ คือ จีทีโอ ตัวที่ 1 ทำงานคู่กับ จีทีโอ ตัวที่ 4 และ จีทีโอ ตัวที่ 2 ทำงานคู่กับ จีทีโอ ตัวที่ 3 ทั้งสองคู่จะทำงานสลับกันโดยได้รับสัญญาณ trig-on ในลักษณะของ pulse train และ trig-off ในลักษณะของกระแสลวิตซ์ที่แรงและเร็วเพียงครั้งเดียว ซึ่งในการทำงานของแต่ละคู่ จะมี TL 494 เป็นตัวควบคุมเวลาหน่วง (time lag) ตามค่า dead time ของ TL 494 ซึ่งเป็นการควบคุมความถี่ได้ตามต้องการ นอกจากนี้ยังมีไดโอดที่ต่อขนานกับ จีทีโอแต่ละตัวเพื่อทำหน้าที่คืนพลังงานกลับเข้าแหล่งจ่ายไฟ ในขณะที่ใช้กับภาระที่เป็น inductive load ส่วน load R1 ไล่วัไล

เอกสาหรับใช้ในการทดลอง เพื่อป้องกันการลัดวงจรในขณะที่ จีทีโอทำงานผิดปกติ โดยชนด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




บล็อกไดโอดกรรรมของวงจรรขับ จีทีโอ



7497 1/2 GTO

ข. ไอซี 555

ซึ่งเป็นอุปกรณ์ที่สามารถสร้างได้ทั้ง monostable และ astable และสามารถปรับความถี่ได้ตามต้องการ สำหรับในที่นี้ใช้ ไอซี 555 ในการสร้างสัญญาณความถี่ประมาณ 150 kHz ดังรูปที่ 2 ซึ่งเป็นความถี่ของสัญญาณของ pulse trains ที่จะใช้ในการ trig-on




ค. ไอซี 4081

เป็นอุปกรณ์ซึ่งทำหน้าที่เป็น and gate ในโครงงานนี้ใช้สำหรับนำสัญญาณจาก ไอซี 555 มา and กับสัญญาณจาก TL 494 ที่ได้จากขา 9 และขา 10 เพื่อให้ได้สัญญาณที่ใช้ในการสร้างอินเวอร์เตอร์ ที่มีความถี่เท่ากับความถี่จาก TL 494 ก็จะได้สัญญาณในการ trig-on ที่เป็นลักษณะของ pulse train ทั้งหมด 2 ชุด ดังรูปที่ 3

ง. ชุด Isolate

ประกอบด้วย ทรานซิสเตอร์ เบอร์ D633 และ pulse transformer ในการ ขับ จิตใจจำเป็นที่จะต้องแยกสัญญาณ control ออกจากสัญญาณทาง power โดยเด็ดขาด เพื่อป้องกันความเสียหายที่จะเกิดขึ้นกับวงจรควบคุม ที่เกิดจากสัญญาณด้าน power ในที่นี้ได้ใช้ D633 ในการขยายสัญญาณโดยป้อนแหล่งจ่ายไฟกระแสตรง 15 โวลต์ ให้กับ D633 เพื่อให้ขั้วสัญญาณให้แรงขึ้น เพื่อส่งผ่าน pulse transformer ไปยังวงจรทางด้าน power ได้ ดังรูปที่ 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




จ. POWER MOSFET เบอร์ MTP12N08

เป็นอุปกรณ์ที่ใช้ในการขับสัญญาณ pulse train ที่ได้จาก pulse transformer ให้แรงพอที่จะขับ จีทีโอ ให้สามารถนำกระแสได้ดังรูปที่ 5 ซึ่งสำหรับ GTO เบอร์ GFF200E ต้องการกระแส gate ในการ ON มากกว่า 600 mA ในที่นี้สามารถสร้างกระแส gate ได้ถึง 2 A ดังรูปที่ 6



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.2 Turn-off circuit ประกอบด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ก. ไอซีเบอร์ 4047


เป็นอุปกรณ์ที่ใช้เป็นได้ทั้ง astable และ monostable ซึ่งในที่นี้ใช้เป็น monostable ซึ่งใช้ทั้งหมด 2 ตัวคือ ตัวแรกใช้ในลักษณะการทำงานแบบ Retriggerable ซึ่งได้รับสัญญาณ input แยกมาจาก output ของ MOSFET ก่อนที่จะเข้าเกต ของ จีทีโอ จะได้สัญญาณดังรูปที่ 7 ตัวที่สอง ใช้ในลักษณะของ Positive Edge Trigger ทำหน้าที่รับสัญญาณมาจาก 4047 ตัวแรก แล้วสร้างในลักษณะที่แคบกว่า เพื่อช่วยในการลดการสูญเสีย (loss) ที่เกิดจาก ทรานซิสเตอร์ D633 ON เป็นเวลานานเกินความจำเป็นซึ่งจะได้สัญญาณดังรูปที่ 8



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข. ชุดสร้างสัญญาณ OFF จีทีโอ และชุด Isolate


ประกอบด้วย ทรานซิสเตอร์ D633, capacitor ขนาด 3.3 μ F และ pulse transformer ดังรูปที่ ซึ่งใช้สร้างสัญญาณ OFF จีทีโอ โดยการใช้สัญญาณควบคุมจาก 4047 ตัวที่ 2 เข้า bias transistor D633 ให้ได้สัญญาณ OFF จีทีโอ แล้วส่งผ่าน pulse transformer ไป OFF จีทีโอ ดังรูปที่ 10 ซึ่งในการ OFF ต้องใช้ reverse gate current ที่เป็นสัดส่วนกับกระแส I_c ในที่นี้สามารถทำ reverse gate current ได้ 8 A



2.3 วงจรช่วยในการ ON-OFF จีทีโอ

จากวงจรจะเห็นว่า ทรานซิสเตอร์ เบอร์ BD 244 และเบอร์ TIP 132

แทรกอยู่ดังรูป



เนื่องจากผลการทดลองที่ผ่านมาในการสร้างสัญญาณ ON-OFF จีทีโอ แล้วมีสัญญาณบางส่วนของสัญญาณ ON พาสไปในช่วง OFF และมีสัญญาณ OFF บางส่วนพาสไปในช่วง ON เนื่องจากไม่มีการ block สัญญาณระหว่างกัน จึงได้ใช้วงจรดังกล่าว block สัญญาณออกจากกัน โดยเด็ดขาด ดังการทำงานที่จะได้กล่าวต่อไป

การทำงานของวงจร จะทำการไบอัสทรานซิสเตอร์ BD244 และ ITF132 ให้ทำงานเป็น switching โดยทำงานสลับกัน เมื่อ BD244 จะนำกระแส ITF132 จะไม่นำกระแส ทำให้กระแสในการ trig-on จีทีโอ ไหลเข้าขา เกท อย่างเต็มที่ ในทำนองเดียวกัน เมื่อ ITF132 นำกระแส BD244 จะไม่นำกระแส ทำให้กระแส trig-off จีทีโอไหลผ่านขาเกต อย่างเต็มที่ เป็นผลให้ประสิทธิภาพในการ ON-OFF จีทีโอ ดีขึ้น
จะได้หลักการทั้งหมดดังนี้

Turn-on circuit

เป็นวงจรที่ทำหน้าที่สร้างสัญญาณ trig บ้อนเข้าที่ขา gate ของ จีทีโอ เพื่อจุดชนวนให้ จีทีโอ นำกระแส ซึ่งในที่นี้เป็นสัญญาณของ pulse train ที่ได้จากการนำเอาสัญญาณ pulse จาก ไอซี 555 และสัญญาณที่ได้จาก TL 494 มาผ่าน and gate 4081 จะได้สัญญาณ trig ที่มีความถี่เท่ากับความถี่ TL 494 และความถี่ภายในเท่ากับ ความถี่ของ 555 ดังรูปที่ 3 สัญญาณที่ได้จะทำหน้าที่เป็นกระแสเบส (I_B) ให้กับ Transistor เบอร์ D633 ทำหน้าที่ขยาย pulse current ให้ส่งผ่าน pulse transformer ซึ่งทำหน้าที่ isolate ระหว่างวงจร control กับวงจรทางด้าน power หลังจากนั้นเพื่อให้ได้ pulse current ที่สามารถ ON จีทีโอ ได้อย่างแน่นอน จึงได้ใช้ MOSFET เบอร์ MTP12N08 ช่วยในการขับกระแสอีกครั้งหนึ่ง จะได้สัญญาณดังรูปที่ 5 และสามารถขับกระแสได้ถึง 2 A ดังรูปที่ 6

Turn-off circuit

เนื่องจาก จีทีโอ ต้องการ reverse current ในการดึงประจุออกจากเกต เพื่อให้ จีทีโอ หยุดนำกระแสซึ่งต้องมีขนาดและ di/dt ค่ามากพอในเวลานั้น turn-off circuit จึงได้ออกแบบขึ้นมา เพื่อทำหน้าที่สร้าง reverse pulse current ซึ่งเริ่มด้วยการดึงกระแสมาจากสัญญาณ ON ที่จะเข้าเกต ของจีทีโอ มาเป็น input ให้กับ 4047 ที่ทำหน้าที่เป็น Retriggerable และผ่าน 4047 ที่เป็น monostable อีกครั้ง จะได้สัญญาณที่ทำหน้าที่ในการ switch transistor เบอร์ D633 ขณะเริ่มต้น ตอนที่ pulse เท่ากับ 0 ก็จะมีกระแสจาก แหล่งจ่ายไฟกระแสตรง 80 โวลต์ เข้า charge ตัวเก็บประจุ ($3.3 \mu F$) โดยผ่านทาง ตัวต้านทาน 25 โอห์ม และไดโอด จนประจุถูก charge เต็ม โวลต์คร่อมตัวเก็บประจุจะประมาณ 80 โวลต์ ดังรูปที่ 10 เมื่อสัญญาณ pulse จาก 4047 เป็นบวก ทำให้ transistor เบอร์ D633 นำกระแสในช่วงเวลา


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรณีศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นใด
แม้ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารที่ครั้งที่มีการนำไปใช้

สั้นๆ ก็จะมีกระแสไหลมาจากสองทางผ่านทรานซิสเตอร์ D633 คือมาจากแหล่งจ่ายไฟกระแสตรง และจากการ discharge ของตัวเก็บประจุผ่าน pulse transformer ทางด้านปฐมภูมิ ซึ่งขณะเดียวกันก็ส่งผ่านไปยังด้านทุติยภูมิ ผ่านไดโอดเข้าไปยัง คาโทด ซึ่งเป็น การป้อน reverse current ดังรูปที่ 11, 12


หมายเหตุ จะเห็นว่าเราใช้ 4047 สองตัวเนื่องจากสัญญาณที่ได้จาก 4047 ในตอนแรกยังมีความกว้างของ pulse มากอยู่ จึงทำให้เกิด loss มาก เพราะในการ bias D633 ให้ ON จะมีกระแสที่ไหลผ่านตัวต้านทานลง ground เกิด loss ขึ้น ดังนั้น จึงทำการลดขนาดความกว้าง โดยการต่อ 4047 อีกตัวหนึ่งให้เป็น monostable ที่มี ความกว้าง pulse ที่แคบลง ซึ่งความกว้างของ pulse นี้สามารถปรับได้ตามต้องการ ซึ่งในการปรับจะต้องสัมพันธ์กับเวลาในการ discharge ประจุในตัวเก็บประจุ (3.3 μF) ต้องให้ประจุในตัวเก็บประจุ discharge ออกมาให้ได้มากที่สุด เพื่อให้กระแสส่งผ่าน pulse transformer ให้ได้มากที่สุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง




รูปที่ 1 แสดงลักษณะที่ออกจาก TL 494




รูปที่ 2 แสดงลักษณะที่ออกจากไอชิ 555

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3 แสดงสัญญาณที่ออกจาก 4081




รูปที่ 4 แสดงสัญญาณที่จะส่งผ่าน pulse transformer


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5 แสดงสัญญาณ trig-on จีทีโอ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น **รูปที่ 6** แสดงสัญญาณของกระแสในการ tric-on จีทีโอ โดยวัดक्रम
 ความต้านทาน 0.1 โอห์ม




รูปที่ 7 แสดงสัญญาณที่ออกจาก 4047 ตัวแรก




รูปที่ 8 แสดงสัญญาณที่ออกจาก 4047 ตัวที่สอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 9 แสดงสัญญาณโวลต์เตจ tric-off ที่คร่อมขดลวดทางด้านปฐมภูมิ




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูปที่ 10 แสดงสัญญาณโวลต์เตจ tric-off ที่คร่อม C (3.3 μ F)




รูปที่ 11 แสดงลักษณะโวลต์เตจ **trio-off** ที่ป้อนเข้าขาเกตของจิติโอ




เอกสารนี้เป็นเอกสารที่รูปที่ 12 แสดงลักษณะกระแส **trio-off** ที่ป้อนเข้าเกตของจิติโอ โดยวัด
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้าม **คว่อมความต้านทาน 0.1 โอห์ม** ข้างของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 13 แสดงสัญญาณ ON-OFF ที่ป้อนเข้าขาเกตของจิติโอ



เอกสารนี้เป็นเอกสารที่ส่งรูปที่ 14 แสดงสัญญาณกระแส ON-OFF ที่ป้อนเข้าขาเกตของจิติโอ โดยวัดพร้อม
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกหรือเผยแพร่ข้อมูลใดๆ ถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
ความต้านทาน 0.1 โอห์ม




รูปที่ 15 แสดงสัญญาณอินเวอร์เตอร์ที่ได้จากการวัดพร้อมโพลด ที่ความถี่ต่ำ
ลด (500 Hz)




รูปที่ 16 แสดงสัญญาณอินเวอร์เตอร์ที่ได้จากการวัดพร้อมโพลด ที่ความถี่

เอกสารนี้เป็นเอกสารที่จัดสรรสำหรับนักเรียนเพื่อการศึกษาเท่านั้น เมื่อนุญาตเห็นาไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 17 แสดงสัญญาณอินเวอร์เตอร์ที่ได้จากการวัดคร่อมโพลด ที่ความถี่
สูงสุด (3.3 kHz)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางบันทึกผลการทดลอง วัดกระแสที่ผ่านโหลดความต้านทาน

ความถี่ (kHz)	0.5	1	1.5	2	2.5	3
กระแส (A)	20	19	18.5	18	17	15



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปและวิจารณ์ผลการทดลอง

สำหรับโครงการนี้เป็นการทดลองและสร้าง อินเวอร์ตเตอร์ ที่มีความถี่ค่อนข้างสูง และปรับได้ในช่วงกว้าง พร้อมกับสามารถจ่ายกระแสได้มากเพียงพอที่จะใช้งานทั่วไป โดยเริ่มต้นตั้งแต่ การศึกษาคุณลักษณะของ จีทีโอ, การทดลองจีทีโอที่จะใช้, ศึกษาลักษณะการขับของจีทีโอ ตลอดทั้งการออกแบบวงจรขับ ซึ่งสิ่งสำคัญที่จะต้องคำนึงถึงคือ การที่สามารถสร้างวงจรมอเตอร์ที่มีประสิทธิภาพพอ ในโครงการนี้ได้ค้นคว้าทดลอง และออกแบบวงจรขับ ที่สามารถขับจีทีโอให้สร้างอินเวอร์ตเตอร์ที่ปรับความถี่ได้ตั้งแต่ 500 Hz ถึง 3 kHz และสามารถจ่ายโหลด ได้ถึง 20 แอมป์ จะได้ว่าความถี่ที่ได้อยู่ในช่วงกว้างพอสมควร แต่ก็ไม่กว้างมากเนื่องจากมีปัญหาทางด้าน การปรับความถี่ที่ TL494 ไม่สามารถปรับได้ในช่วงกว้าง ซึ่งในการปรับความถี่ของ TL494 เป็นการปรับความถี่ของอินเวอร์ตเตอร์ด้วย ซึ่งจะมีผลต่อวงจรมอเตอร์ภายใน ดังจะเห็นได้จากผลการทดลองในตาราง จะได้ว่าที่ความถี่สูงขึ้น อินเวอร์ตเตอร์ที่สร้างได้จะสามารถจ่ายโหลดได้ ค่ากระแสสูงสุดที่ต่ำลง ที่เป็นเช่นนี้เพราะที่ความถี่สูงอุปกรณ์ที่ใช้ อาจจะไม่มีความไวพอในการทำงานซึ่งจากผลการทดลองจะเห็นว่าที่ความถี่สูงสัญญาณอินเวอร์ตเตอร์จะมี wave form บางส่วนแคบไปกว่าปกติ ซึ่งในจุดนี้ควรจะได้รับ การแก้ไขปรับปรุงให้มีการจ่ายกระแสสูงสุดที่เท่ากันในความถี่ที่ต่างกัน ในเรื่องของ wave form ของอินเวอร์ตเตอร์ที่ได้ในโครงการนี้เป็นแบบ quasi square ซึ่งมี TL494 เป็นตัวควบคุม time lag ซึ่งลักษณะ quasi square จะดีกว่า square wave แต่ก็ดีกว่า 6 step หรือ pwm ซึ่งในการศึกษาครั้งนี้ ก็สามารถนำไปใช้งานได้ตามต้องการ

กิติกรรมประกาศ

คณะผู้จัดทำขอกราบขอพระคุณอาจารย์ลวงษ์ โลมพงศ์ อาจารย์ที่ปรึกษาเป็นอย่างสูงที่ได้คอยดูแลให้คำปรึกษา ชี้แนะแนวทางต่าง ๆ มาโดยตลอด และขอขอบคุณอาจารย์วรศักดิ์ จิตรภักดี ตลอดจนทุกท่านที่ได้ให้ความช่วยเหลือให้โครงการนี้สามารถสำเร็จขึ้นมาได้เป็นอย่างดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษา⁵⁴นั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. B.W. Williams, "Power Electronics Devices, and Applications", 1988 .
2. Cyril W. Lander, "Power Electronics" , McGRAW-HILL BOOK COMPANY, 1987.
3. บริษัท ซีเอ็ดยูเคชั่น จำกัด, "คู่มือ ไอซี CMOS 4000 SERIES", บริษัท ซีเอ็ดยูเคชั่น จำกัด, 2530.
4. อุดมศักดิ์ ชั่งสิน, "Power Electronics I", ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า วิทยาเขตธนบุรี , 2528.




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษา 55 นั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. Gate Turn-off Thyristor

Terms	Symbols	Definitions
Repetitive Peak Off-State Voltage	V_{DRXM}	Under specified conditions, maximum allowable instantaneous value of off-state voltage having an increase rate lower than the critical rate of rise of off-state voltage applicable repeatedly to anode of GTO.
RMS On-State Current	$I_{T(RMS)}$	Maximum continuous RMS current flowable in forward direction under specified conditions.
Repetitive Controllable On-State Current	I_{TCM}	Maximum allowable instantaneous value of on-state current applicable repeatedly when to cause switching from on-state to off-state by off gate current under specified conditions.
Non-Repetitive Controllable On-State Current	I_{TCSM}	Maximum allowable instantaneous value of on-state current applicable without repetition when to cause switching from on-state to off-state by off gate current under specified conditions.
(Non-Repetitive) Surge On-State Current	I_{TSM}	When device is in operation at specified junction temperature, allowable non-repetitive peak current flowable during one half sine wave (1.5ms duration) in forward direction with resistive load.
I^2t Limit Value	I^2t	Scale to express forward non-repetitive overcurrent capacity with respect to current pulse of very short duration (1.5ms unless otherwise specified). I stands for ampere in RMS value, and t for pulse duration in seconds.
Critical Rate of Rise of On-State Current	di/dt	Under specified conditions, maximum allowable increase rate of on-state current without any damage to the device after triggering.
Repetitive Peak Reverse Gate Voltage	V_{GRM}	Maximum allowable instantaneous value of voltage between cathode terminal and gate terminal for applying reverse bias to gate-cathode junction.
Repetitive Average Forward Gate Power Dissipation	$P_{GF(AV)}$	Maximum average value of forward power dissipation during one cycle allowable between gate terminal and cathode terminal.
Repetitive Peak Forward Gate Power Dissipation	P_{GFM}	Maximum peak value of forward power dissipation continuously allowable between gate terminal and cathode terminal.

Terms	Symbols	Definitions
Repetitive Average Reverse Gate Power Dissipation	P_{GRIAV}	Maximum average value of reverse power dissipation during one cycle allowable between gate terminal and cathode terminal.
Repetitive Peak Reverse Gate Power Dissipation	P_{GRM}	Maximum peak value of reverse power dissipation continuously allowable between gate terminal and cathode terminal.
Operating Junction Temperature	T_j	Temperature at junction which defined as basis of ratings and indicated by range of allowable temperature.
Storage Temperature	T_{stg}	Range of allowable temperature for storage of device.
Peak Off-State Current	I_{ORM}	Maximum instantaneous value of forward leakage current for applying specified forward voltage under specified conditions.
Peak On State Voltage	V_{TM}	Maximum instantaneous value of on-state voltage obtained when repetitive controllable on-state current flows under specified conditions.
DC Gate Trigger Current	I_{GT}	Minimum value of DC forward gate current capable of triggering any GTO of the same type at specified conditions.
DC Gate Trigger Voltage	V_{GT}	Minimum value of DC forward gate voltage capable of triggering any GTO of the same type at specified conditions.
Critical Rate of Rise of Off-State Voltage	dv/dt	Under specified conditions, minimum increase rate of off-state voltage to cause switching of device from off-state to on-state.
Holding Current	I_H	When device is in on-state under specified conditions, critical value of on-state current below which the device return to off-state.
Latching Current	I_L	Under specified conditions and load state, minimum on-state current required to keep on-state after switching of device to on-state and removal of gate signal.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีที่ที่เผยแพร่เนื้อหาและข้อมูลข้างต้นของเอกสารทุกแห่งที่มีกรนำไปใช้

Terms	Symbols	Definitions
(Gate Controlled) Turn-On Time	t_{on}	Under specified conditions with resistive load connected, time required for on-state current to reach 90% of its final value after the moment when gate current pulse has reached 10% of its final value and through the subsequent switching of device from off-state to on-state. ($t_d + t_r$)
Delay Time	t_d	Time required for on-state current to reach 10% of its final value after the moment when gate current pulse has reached 10% of its final value.
Rise Time	t_r	Time required for on-state current to reach 90% from 10% of its final value.
(Gate Controlled) Turn-Off Time	t_{off}	
Storage Time	t_s	
Fall Time	t_f	
Turn-Off Gate Charge	Q_{GD}	
Steady State Thermal Impedance	$R_{th(j-c)}$	Under thermally steady state while device is continuously energized, value of temperature difference between junction and case, per unit power dissipation at junction. Unit is $^{\circ}\text{C/W}$.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

GATE TURN-OFF THYRISTOR




■特長

- 大きな可制御電流
- 重金属ノンドープによるオン電圧の低減
- グラスベーションチップ使用による、高耐圧、高信頼性

■FEATURES

- High controllable on-state current.
- Lower on-state voltage due to non-doping heavy metal,
- High off-state voltage and high reliability due to glass-passivated chip.



■MAXIMUM ALLOWABLE RATINGS

Items	Type	GFF200E12
Repetitive Peak Off-State Voltage	V_{BOEM} V	1,200 (1)
RMS On-State Current	$I_{T(RMS)}$ A	70 (T _c = 60°C)
Repetitive Controllable On-State Current	I_{TCM} A	200 (2)
Non-Repetitive Controllable On-State Current	I_{TC5M} A	280 (3)
Surge (Non-Repetitive) On-State Current	I_{TSM} A	500 (4)
Pt. Limit Value	I_{Tt} A ² sec.	185 (5)
Critical Rate of Rise of On-State Current	di/dt A/ μ sec.	200 (6)
Repetitive Peak Reverse Gate Voltage	V_{GRM} V	13 (7)
Repetitive Average Forward Gate Power Dissipation	$P_{G(F)AV}$ W	12
Repetitive Peak Forward Gate Power Dissipation	$P_{G(F)M}$ W	36
Repetitive Average Reverse Gate Power Dissipation	$P_{G(R)AV}$ W	20
Repetitive Peak Reverse Gate Power Dissipation	$P_{G(R)M}$ W	1,500
Operating Junction Temperature	T _j °C	-40 ~ +125
Storage Temperature	T _{stg}} °C	-40 ~ +125

NOTE


- 1) V_{co} = 5V or R_{ca} ≤ 100Ω
- 2) V_o = 400V, Over shoot voltage = 100V, E_{on} = 12V, C_g = 0.47 μ F, L_g = 0.4 μ H, L_o = 0.1 μ H, f = 1KHz.
- 3) V_o = 800V, Over shoot voltage = 100V, E_{on} = 12V, C_g = 0.47 μ F, L_g = 2.7 μ H, L_o = 0.1 μ H.
- 4) 1.5msec conduction, Half sine wave, 1cycle.
- 5) 1.5msec conduction, i = RMS Value
- 6) I_{cm} = 4A, di/dt = 4A/ μ s, Gate pulse width = 10 μ s, V_o = 800V.
- 7) This value may be exceeded at the turn-off period provided the peak reverse gate power dissipation does not exceed the rated P_{G(R)M} value.
- 8) The reverse voltage between anode and cathode shall not exceed the rated V_{BOEM} value.

■CHARACTERISTICS (T_j = 25°C unless otherwise specified)


Items	Symbols	Units	Min.	Typ.	Max.	Test Conditions
Peak Off-State Current	I _{o(M)}	mA	—	—	1	V _o = V _{BOEM} , R _{ca} = 100Ω
Peak On-State Voltage	V _{TM}	V	—	—	3.3	I _{TM} = 200A
DC Gate Trigger Current	I _{GT}	mA	—	—	600	V _o = 24V, R _{ca} = 2Ω
DC Gate Trigger Voltage	V _{GT}	V	—	—	1.5	
Critical Rate of Rise of Off-State Voltage	dv/dt	V/ μ sec.	1,000	—	—	V _o = 800V, T _j = 125°C, V _g = 5V or R _{ca} = 100Ω
Holding Current	I _h	A	—	4	—	V _o = 24V
Latching Current	I _l	A	—	6	—	V _o = 24V
Turn-On Time	t _{on}	μ sec.	—	3.0	4.0	V _o = 800V
(Delay Time)	t _d	μ sec.	—	1.0	—	I _{TM} = 200A
(Rise Time)	t _r	μ sec.	—	2.0	—	I _o = 9A
Gate Turn-Off Time	t _{off}	μ sec.	—	4.5	5.0	V _o = 500V, I _{TM} = 200A
(Storage Time)	t _s	μ sec.	—	4.0	—	E _{on} = 12V
(Fall Time)	t _f	μ sec.	—	0.5	—	L _o = 0.4 μ H
Turn-Off Gate Charge	Q _{co}	μ C	—	200	300	
Steady State Thermal Impedance	R _{th(j-c)}	°C/W	—	—	0.35	Junction to Case

GFF200E


順特性 ON-STATE VOLTAGE CHARACTERISTICS



ゲートトリガ特性
GATE TRIGGERING CHARACTERISTICS



サージオン電流特性 (非繰返し)
SURGE ON-STATE CURRENT CHARACTERISTICS
(NON-REPETITIVE)




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ภายในเท่านั้น ไม่
 ไม่ว่ากรณีใดๆ ทั้งสิ้น ขอสงวนสิทธิ์ในข้อมูลและต้องอ้างอิงถึงเจ้าของเอกสารนี้ไว้ด้วย

GFF200E


方形波1パルス当りのエネルギー損失特性(導通時)

ON-STATE ENERGY PER PULSE



1パルス当りのエネルギー損失特性(ターンオン時)


ENERGY PER PULSE (AT TURN-ON)



1パルス当りのエネルギー損失特性

(ゲートターンオフ時)

ENERGY PER PULSE (AT GATE TURN-OFF)




เอกสารนี้เป็นเอกสารลิขสิทธิ์ของ บริษัท เซมิคอนดักเตอร์ จำกัด ขอสงวนสิทธิ์ในข้อมูลทั้งหมดของท่าน ไม่
 1
 ไม่ควรแก้ไขใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีคนใช้


GFF200E

ターンオフ特性 (代表値)
TURN-OFF CHARACTERISTICS (TYPICAL)

スナバ定数の推奨値
RECOMMENDED VALUES
OF SNUBBER CONSTANTS




Conditions :
 $V_D = 800\text{V}$
 $E_{goff} = 12\text{V}$
 $L_g = 0.4\mu\text{H}$
 $C_g = 0.47\mu\text{F}$
 $L_s = 0.1\mu\text{H}$
 $T_j = 125^\circ\text{C}$



$C = 0.47(\mu\text{F})$
 $R = 5(\Omega)$

過渡熱インピーダンス
TRANSIENT THERMAL IMPEDANCE



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ 0.0001 วินาที 0.001 วินาที 0.01 วินาที 0.1 วินาที 1 วินาที 3 วินาที 5 วินาที 10 วินาที ใช้สำหรับการคำนวณ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต่อ TIME (sec) เจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CD4047BM/CD4047BC Low Power Monostable/Astable Multivibrator

general description

CD4047B is capable of operating in either the monostable or astable mode. It requires an external capacitor (between pins 1 and 3) and an external resistor (between pins 2 and 3) to determine the output pulse width in the monostable mode, and the output frequency in the astable mode.

Astable operation is enabled by a high level on the astable input or low level on the $\bar{\text{astable}}$ input. The output frequency (at 50% duty cycle) at Q and \bar{Q} outputs is determined by the timing components. A frequency twice that of Q is available at the Oscillator Output; a 50% duty cycle is not guaranteed.

Monostable operation is obtained when the device is triggered by low-to-high transition at + trigger input or high-to-low transition at - trigger input. The device can be retriggered by applying a simultaneous low-to-high transition to both the + trigger and retrigger inputs.

A high level on Reset input resets the outputs Q to low, \bar{Q} to high.

features

- Wide supply voltage range 3V to 15V
- High noise immunity 0.45 V_{DD} typ
- Low power TTL compatibility fan out of 2
driving 74L
or driving 74LS

SPECIAL FEATURES

- Low power consumption: special CMOS oscillator configuration
- Monostable (one-shot) or astable (free-running) operation

- True and complemented buffered outputs
- Only one external R and C required

MONOSTABLE MULTIVIBRATOR FEATURES

- Positive or negative-edge trigger
- Output pulse width independent of trigger pulse duration
- Retriggerable option for pulse width expansion
- Long pulse widths possible using small RC components by means of external counter provision
- Fast recovery time essentially independent of pulse width
- Pulse-width accuracy maintained at duty cycles approaching 100%


ASTABLE MULTIVIBRATOR FEATURES

- Free-running or gatable operating modes
- 50% duty cycle
- Oscillator output available
- Good astable frequency stability
typical frequency = $\pm 2\% + 0.03\%/^{\circ}\text{C}$ @
100 kHz
deviation = $\pm 0.5\% + 0.015\%/^{\circ}\text{C}$ @
10 kHz
(circuits trimmed to frequency
 $V_{DD} = 10\text{V} \pm 10\%$)

applications

- Frequency discriminators
- Timing circuits
- Time delay applications
- Envelope detection
- Frequency multiplication
- Frequency division

block and connection diagrams



absolute maximum ratings

(Notes 1 and 2)

V _{DD} dc Supply Voltage	-0.5 to -18VDC
V _{IN} Input Voltage	-0.5 to V _{DD} + 0.5VDC
T _S Storage Temperature Range	-65°C to +150°C
P _D Package Dissipation	500 mW
T _L Lead Temperature (Soldering, 10 seconds)	300°C

recommended operating conditions

(Note 2)

V _{DD} dc Supply Voltage	3 to 15VDC
V _{IN} Input Voltage	0 to V _{DD} VDC
T _A Operating Temperature Range	-55°C to +125°C
CD40478M	-40°C to +85°C
CD40478C	

dc electrical characteristics CD40478M (Note 2)

PARAMETER	CONDITIONS	-55°C		25°C			125°C		UNITS
		MIN	MAX	MIN	TYP	MAX	MIN	MAX	
I _{DD} Quiescent Device Current	V _{DD} = 5V		5			5		150	μA
	V _{DD} = 10V		10			10		300	μA
	V _{DD} = 15V		20			20		600	μA
V _{OL} Low Level Output Voltage	I _{OI} < 1 μA								
	V _{DD} = 5V		0.05		0	0.05		0.05	V
	V _{DD} = 10V		0.05		0	0.05		0.05	V
V _{OH} High Level Output Voltage	I _{OI} < 1 μA								
	V _{DD} = 5V	4.95		4.95	5		4.95		V
	V _{DD} = 10V	9.95		9.95	10		9.95		V
V _{IL} Low Level Input Voltage	V _{DD} = 5V, V _O = 0.5V or 4.5V		1.5		2.25	1.5		1.5	V
	V _{DD} = 10V, V _O = 1V or 9V		3.0		4.5	3.0		3.0	V
	V _{DD} = 15V, V _O = 1.5V or 13.5V		4.0		6.75	4.0		4.0	V
V _{IH} High Level Input Voltage	V _{DD} = 5V, V _O = 0.5V or 4.5V	3.5		3.5	2.75		3.5		V
	V _{DD} = 10V, V _O = 1V or 9V	7.0		7.0	5.5		7.0		V
	V _{DD} = 15V, V _O = 1.5V or 13.5V	11.0		11.0	8.25		11.0		V
I _{OL} Low Level Output Current	V _{DD} = 5V, V _O = 0.4V	0.64		0.51	0.88		0.36		mA
	V _{DD} = 10V, V _O = 0.5V	1.6		1.3	2.25		0.9		mA
	V _{DD} = 15V, V _O = 1.5V	4.2		3.4	8.8		2.4		mA
I _{OH} High Level Output Current	V _{DD} = 5V, V _O = 4.6V	-0.64		-0.51	-0.88		-0.36		mA
	V _{DD} = 10V, V _O = 9.5V	-1.6		-1.3	-2.25		-0.9		mA
	V _{DD} = 15V, V _O = 13.5V	-4.2		-3.4	-8.8		-2.4		mA
I _{IN} Input Current	V _{DD} = 15V, V _{IN} = 0V		-0.1		-10 ⁻⁵	-0.1		-1.0	μA
	V _{DD} = 15V, V _{IN} = 15V		0.1		10 ⁻⁵	0.1		1.0	μA

dc electrical characteristics CD40478C (Note 2)

PARAMETER	CONDITIONS	-40°C		25°C			85°C		UNITS
		MIN	MAX	MIN	TYP	MAX	MIN	MAX	
I _{DD} Quiescent Device Current	V _{DD} = 5V		20			20		150	μA
	V _{DD} = 10V		40			40		300	μA
	V _{DD} = 15V		80			80		600	μA
V _{OL} Low Level Output Voltage	I _{OI} < 1 μA								
	V _{DD} = 5V		0.05		0	0.05		0.05	V
	V _{DD} = 10V		0.05		0	0.05		0.05	V
V _{DD} = 15V			0.05		0	0.05		0.05	V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

dc electrical characteristics (Continued) CD4047BC (Note 2)

PARAMETER	CONDITIONS	-40°C		25°C			85°C		UNITS
		MIN	MAX	MIN	TYP	MAX	MIN	MAX	
V _{OH} High Level Output Voltage	I _O < 1 μA								V
	V _{DD} = 5V	4.95		4.95	5		4.95		V
	V _{DD} = 10V	9.95		9.95	10		9.95		V
V _{IL} Low Level Input Voltage	V _{DD} = 5V, V _O = 0.5V or 4.5V		1.5		2.25	1.5		1.5	V
	V _{DD} = 10V, V _O = 1V or 9V		3.0		4.5	3.0		3.0	V
	V _{DD} = 15V, V _O = 1.5V or 13.5V		4.0		6.75	4.0		4.0	V
V _{IH} High Level Input Voltage	V _{DD} = 5V, V _O = 0.5V or 4.5V	3.5		3.5	2.75		3.5		V
	V _{DD} = 10V, V _O = 1V or 9V	7.0		7.0	5.5		7.0		V
	V _{DD} = 15V, V _O = 1.5V or 13.5V	11.0		11.0	8.25		11.0		V
I _{OL} Low Level Output Current	V _{DD} = 5V, V _O = 0.4V	0.52		0.44	0.88		0.36		mA
	V _{DD} = 10V, V _O = 0.5V	1.3		1.1	2.25		0.9		mA
	V _{DD} = 15V, V _O = 1.5V	3.6		3.0	8.8		2.4		mA
I _{OH} High Level Output Current	V _{DD} = 5V, V _O = 4.6V	-0.52		-0.44	-0.88		-0.36		mA
	V _{DD} = 10V, V _O = 9.5V	-1.3		-1.1	-2.25		-0.9		mA
	V _{DD} = 15V, V _O = 13.5V	-3.6		-3.0	-8.8		-2.4		mA
I _{IN} Input Current	V _{DD} = 15V, V _{IN} = 0V		-0.3		-10 ⁻⁵	-0.3		-1.0	μA
	V _{DD} = 15V, V _{IN} = 15V		0.3		10 ⁻⁵	0.3		1.0	μA

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed, they are not meant to imply that the device should be operated at these limits. The table of "Recommended Operating Conditions" and "Electrical Characteristics" provides conditions for actual device operation.

Note 2: V_{SS} = 0V unless otherwise specified.


ac electrical characteristics CD4047B

T_A = 25°C, C_L = 50 pF, R_L = 200k, Input t_r = t_f = 20 ns, unless otherwise specified.

PARAMETER	CONDITIONS	MIN	TYP	MAX	UNITS
t _{PHL} , t _{PLM} Propagation Delay Time Astable, Astable to Osc Out	V _{DD} = 5V		200	400	ns
	V _{DD} = 10V		100	200	ns
	V _{DD} = 15V		80	160	ns
t _{PHL} , t _{PLM} Astable, Astable to Q, \bar{Q}	V _{DD} = 5V		550	900	ns
	V _{DD} = 10V		250	500	ns
	V _{DD} = 15V		200	400	ns
t _{PHL} , t _{PLM} + Trigger, - Trigger to Q, \bar{Q}	V _{DD} = 5V		700	1200	ns
	V _{DD} = 10V		300	600	ns
	V _{DD} = 15V		240	480	ns
t _{PHL} , t _{PLM} + Trigger, Retrigger to Q, \bar{Q}	V _{DD} = 5V		300	600	ns
	V _{DD} = 10V		175	300	ns
	V _{DD} = 15V		150	250	ns
t _{PHL} , t _{PLH} Reset to Q, \bar{Q}	V _{DD} = 5V		300	600	ns
	V _{DD} = 10V		125	250	ns
	V _{DD} = 15V		100	200	ns
t _{THL} , t _{TLH} Transition Time Q, \bar{Q} , Osc Out	V _{DD} = 5V		100	200	ns
	V _{DD} = 10V		50	100	ns
	V _{DD} = 15V		40	80	ns
t _{WL} , t _{WH} Minimum Input Pulse Duration	Any Input				
	V _{DD} = 5V		500	1000	ns
	V _{DD} = 10V		200	400	ns
t _{RCL} , t _{FCL} + Trigger, Retrigger, Rise and Fall Time	V _{DD} = 5V			15	μs
	V _{DD} = 10V			5	μs
	V _{DD} = 15V			5	μs
C _{IN} Average Input Capacitance	Any Input		5	7.5	pF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

logic diagram




*Special input protection circuit to permit larger input-voltage swings

truth table

FUNCTION	TERMINAL CONNECTIONS			OUTPUT PULSE FROM	TYPICAL OUTPUT PERIOD OR PULSE WIDTH
	TO VDD	TO VSS	INPUT PULSE TO		
Astable Multivibrator					
Free-Running	4, 5, 6, 14	7, 8, 9, 12		10, 11, 13	$t_A(10, 11) = 4.40 RC$
True Gating	4, 6, 14	7, 8, 9, 12	5	10, 11, 13	$t_A(13) = 2.20 RC$
Complement Gating	6, 14	5, 7, 8, 9, 12	4	10, 11, 13	
Monostable Multivibrator					
Positive-Edge Trigger	4, 14	5, 6, 7, 9, 12	8	10, 11	
Negative-Edge Trigger	4, 8, 14	5, 7, 9, 12	6	10, 11	$t_M(10, 11) = 2.48 RC$
Retriggerable	4, 14	5, 6, 7, 9	8, 12	10, 11	
External Countdown*	14	5, 6, 7, 8, 9, 12	(See Figure)	(See Figure)	(See Figure)

Note: External resistor between terminals 2 and 3. External capacitor between terminals 1 and 3.


* Typical Implementation of External Countdown Option




$$t_{EXT} = (N - 1) t_A + t_M + t_A/2$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


typical performance characteristics




f _{Q, \bar{Q}}	R	C
A 1000 kHz	22k	10 pF
B 100 kHz	22k	100 pF
C 10 kHz	220k	100 pF
D 1 kHz	220k	1000 pF
E 100 Hz	2.2M	1000 pF



t _M	R	C
A 2 μ s	22k	10 pF
B 7 μ s	22k	100 pF
C 60 μ s	220k	100 pF
D 550 μ s	220k	1000 pF
E 5.5 ms	2.2M	1000 pF




f _{Q, \bar{Q}}	R	C
A 1000 kHz	22k	10 pF
B 100 kHz	22k	100 pF
C 10 kHz	220k	100 pF
D 1 kHz	220k	1000 pF



t _M	R	C
A 2 μ s	22k	10 pF
B 7 μ s	22k	100 pF
C 60 μ s	220k	100 pF
D 550 μ s	220k	1000 pF

timing diagrams



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Designer's Data Sheet
Power Field Effect Transistor
N-Channel Enhancement
Mode Silicon Gate TMOS


MTM12N08
MTM12N10
MTP12N08
MTP12N10

These TMOS Power FETs are designed for medium voltage, high speed power switching applications such as switching regulators, converters, solenoid and relay drivers.



TMOS POWER FETs
12 AMPERES
 $r_{DS(on)} = 0.18 \text{ OHM}$
80 and 100 VOLTS

- Silicon Gate for Fast Switching Speeds — Switching Times Specified at 100°C
- Designer's Data — I_{DSS} , $V_{DS(on)}$, $V_{GS(th)}$ and SOA Specified at Elevated Temperature
- Rugged — SOA is Power Dissipation Limited
- Source-to-Drain Diode Characterized for Use With Inductive Loads



MAXIMUM RATINGS

Rating	Symbol	MTM or MTP		Unit
		12N08	12N10	
Drain-Source Voltage	V_{DSS}	80	100	Vdc
Drain-Gate Voltage ($r_{GS} = 1 \text{ M}\Omega$)	V_{DGR}	80	100	Vdc
Gate-Source Voltage	V_{GS}	±20		Vdc
Drain Current — Continuous	I_D	12		A dc
— Pulsed	I_{DM}	30		A dc
Total Power Dissipation @ $T_C = 25^\circ\text{C}$ Derate above 25°C	P_D	75	0.6	Watts W/°C
Operating and Storage Temperature Range	T_J, T_{stg}	-65 to 150		°C

THERMAL CHARACTERISTICS

Thermal Resistance		$R_{\theta JC}$	1.67	°C/W
Junction to Case				
Junction to Ambient	TO-204	$R_{\theta JA}$	30	
	TO-220		62.5	
Maximum Lead Temperature for Soldering Purposes, 1/8" from case for 5 seconds	T_L		275	°C



MTM12N08
MTM12N10
CASE 1-04
TO-204AA
(TO-3)



MTP12N08
MTP12N10
CASE 221A-02
TO-220AB

Designer's Data for "Worst Case" Conditions — The Designer's Data Sheet permits the design of most circuits entirely from the information presented. SOA Limit Curves — Representing boundaries on device characteristics — are given to facilitate "worst case" design.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MTM/MTP12N08, 10

ELECTRICAL CHARACTERISTICS (T_C = 25°C unless otherwise noted)

Characteristic	Symbol	Min	Max	Unit
OFF CHARACTERISTICS				
Drain-Source Breakdown Voltage (V _{GS} = 0, I _D = 0.25 mA)	V _{DS(BR)}	80	—	V _{dc}
	MTM MTP12N08 MTP12N10	100	—	
Zero Gate Voltage Drain Current (V _{DS} = Rated V _{DSS} , V _{GS} = 0) (V _{DS} = 0.8 Rated V _{DSS} , V _{GS} = 0, T _J = 125°C)	I _{DSS}	—	0.2 1	mA _{dc}
Gate-Body Leakage Current, Forward (V _{GS} = 20 V _{dc} , V _{DS} = 0)	I _{GSSF}	—	100	nA _{dc}
Gate-Body Leakage Current, Reverse (V _{GS} = 20 V _{dc} , V _{DS} = 0)	I _{GSSR}	—	100	nA _{dc}
ON CHARACTERISTICS*				
Gate Threshold Voltage (V _{DS} = V _{GS} , I _D = 1 mA) T _J = 100°C	V _{GS(th)}	2 1.5	4.5 4	V _{dc}
Static Drain-Source On-Resistance (V _{GS} = 10 V _{dc} , I _D = 5 A _{dc})	r _{DS(on)}	—	0.18	Ohm
Drain-Source On-Voltage (V _{GS} = 10 V) (I _D = 12 A _{dc}) (I _D = 6 A _{dc} , T _J = 100°C)	V _{DS(on)}	—	2.6 2.2	V _{dc}
Forward Transconductance (V _{DS} = 15 V, I _D = 5 A)	g _{FS}	3	—	mhos
DYNAMIC CHARACTERISTICS				
Input Capacitance (V _{DS} = 25 V, V _{GS} = 0, f = 1 MHz)	C _{iss}	—	800	pF
Output Capacitance See Figure 11	C _{oss}	—	400	
Reverse Transfer Capacitance	C _{rss}	—	100	
SWITCHING CHARACTERISTICS* (T_J = 100°C)				
Turn-On Delay Time	t _{d(on)}	—	50	ns
Rise Time (V _{DS} = 25 V, I _D = 0.5 Rated I _D R _{gen} = 50 ohms)	t _r	—	150	
Turn-Off Delay Time See Figures 9, 13 and 14	t _{d(off)}	—	200	
Fall Time	t _f	—	100	
Total Gate Charge (V _{GS} = 0.8 Rated V _{DSS} , I _D = Rated I _D , V _{GS} = 10 V) See Figure 12	Q _g	17 (Typ)	36	nC
Gate-Source Charge	Q _{gs}	8 (Typ)	—	
Gate-Drain Charge	Q _{gd}	3 (Typ)	—	
SOURCE DRAIN DIODE CHARACTERISTICS*				
Forward On-Voltage (I _S = Rated I _D , V _{GS} = 0)	V _{SD}	1.2 (Typ)	2.5	V _{dc}
Forward Turn-On Time	t _{on}	Limited by stray inductance		
Reverse Recovery Time	t _{rr}	325 (Typ)	—	ns
INTERNAL PACKAGE INDUCTANCE (TO-220)				
Internal Drain Inductance (Measured from the contact screw on the header closer to the source pin and the center of the die)	L _d	5 (Typ)	—	nH
Internal Source Inductance (Measured from the source pin, 0.25" from the package to the source bond pad)	L _s	12.5 (Typ)	—	
INTERNAL PACKAGE INDUCTANCE (TO-220)				
Internal Drain Inductance (Measured from the contact screw on the lead to center of die) (Measured from the drain lead 0.25" from package to center of die)	L _d	3.5 (Typ) 4.5 (Typ)	—	nH
Internal Source Inductance (Measured from the source lead 0.25" from package to source bond pad.)	L _s	7.5 (Typ)	—	

*Pulse Test, Pulse Width = 300 μs, Duty Cycle = 2%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPICAL ELECTRICAL CHARACTERISTICS




Figure 1. On-Region Characteristics




Figure 2. Gate-Threshold Voltage Variation With Temperature




Figure 3. Transfer Characteristics




Figure 4. Breakdown Voltage Variation With Temperature




Figure 5. On-Resistance versus Drain Current




Figure 6. On-Resistance Variation With Temperature

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SAFE OPERATING AREA INFORMATION




Figure 7. Maximum Rated Forward Biased Safe Operating Area




Figure 8. Maximum Rated Switching Safe Operating Area

FORWARD BIASED SAFE OPERATING AREA

The FBSOA curves define the maximum drain-to-source voltage and drain current that a device can safely handle when it is forward biased, or when it is on, or being turned on. Because these curves include the limitations of simultaneous high voltage and high current, up to the rating of the device, they are especially useful to designers of linear systems. The curves are based on a case temperature of 25°C and a maximum junction temperature of 150°C. Limitations for repetitive pulses at various case temperatures can be determined by using the thermal response curves. Motorola Application Note, AN569, "Transient Thermal Resistance-General Data and Its Use" provides detailed instructions.

SWITCHING SAFE OPERATING AREA

The switching safe operating area (SOA) of Figure 8 is the boundary that the load line may traverse without incurring damage to the MOSFET. The fundamental limits are the peak current, I_{DM} and the breakdown voltage, $V_{(BR)DSS}$. The switching SOA shown in Figure 8 is applicable for both turn-on and turn-off of the devices for switching times less than one microsecond.

The power averaged over a complete switching cycle must be less than:

$$\frac{T_J(\text{max}) - T_C}{R_{\theta JC}}$$




Figure 9. Resistive Switching Time versus Gate Resistance




Figure 10. Thermal Response

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 11. Capacitance Variation




Figure 12. Gate Charge versus Gate-To-Source Voltage




Figure 13. Switching Test Circuit

RESISTIVE SWITCHING




Figure 14. Switching Waveforms

OUTLINE DIMENSIONS

MILLIMETERS		INCHES	
MIN	MAX	MIN	MAX
A	25.3	—	1.00
B	—	7.38	0.29
C	0.25	0.75	0.010
D	0.27	0.28	0.011
E	1.42	0.70	0.055
F	30.15 BSC	1.187 BSC	—
G	10.81 BSC	0.425 BSC	—
H	2.46 BSC	0.097 BSC	—
J	15.36 BSC	0.605 BSC	—
K	11.18	0.439	0.017
L	3.81	0.150	—
M	—	0.254	—
N	7.54	0.295	0.012
U	2.27	0.090	0.003

MILLIMETERS		INCHES	
MIN	MAX	MIN	MAX
A	16.62	14.75	0.579
B	9.65	10.20	0.380
C	4.06	4.60	0.160
D	4.04	4.60	0.159
F	3.27	3.72	0.128
G	2.67	3.05	0.105
H	2.79	3.03	0.110
J	0.36	0.56	0.014
K	12.70	14.27	0.500
L	14	1.30	0.045
N	4.67	5.33	0.183
Q	2.54	2.56	0.100
R	2.54	2.78	0.100
S	14	1.25	0.045
T	0.87	1.48	0.034
V	0.00	0.27	0.006
W	—	0.045	—
Z	—	2.03	0.080

STYLE 3
Pin 1 GATE
CASE DRAIN

STYLE 5
Pin 1 GATE
Pin 2 DRAIN
Pin 3 SOURCE
Pin 4 DRAIN

NOTES:
1. DIMENSION 1 APPLIES TO ALL LEADS
2. DIMENSION 4 APPLIES TO LEADS 1 AND 2
3. DIMENSION 2 DEFINES A CONE WHICHI ALL BODY AND LEAD IRREGULARITIES ARE ALLOWED
4. DIMENSIONS 5 AND 6 TOLERANCES PPF 4MS
5. 14.44MM
6. CONTROL DIMENSION 14-2

CASE 1-04
TO-204AA

CASE 221A-02
TO-223AB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


**LINEAR
INTEGRATED
CIRCUITS**

**TYPES TLC555M, TLC555C
LinCMOST™ TIMERS**

D2784, SEPTEMBER 1983

- Very Low Power Consumption . . . 1 mW
Typ at $V_{DD} = 5\text{ V}$
- Capable of Very-High-Speed Operation
. . . Typically 2 MHz in Astable Mode
- Complementary CMOS output Capable of
Swinging Rail-to-Rail
- High Output-Current Capability
. . . Sink 100 mA Typ
. . . Source 10 mA Typ
- Output Fully CMOS-, TTL-, and
MOS-Compatible
- Low Supply Current Reduces Spikes During
Output Transitions
- High Impedance Inputs . . . $10^{12}\ \Omega$ Typ
- Single-Supply Operation from 2 to 18 V
- Functionally Interchangeable with the
Signetics NE555; has Same Pinout

TLC555M . . . JG PACKAGE
TLC555C . . . D, JG, or P PACKAGE
(TOP VIEW)



description

The TLC555 is a monolithic timing circuit fabricated using TI's LinCMOST™ process. Due to its high-impedance inputs (typically $10^{12}\ \Omega$), it is capable of producing accurate time delays and oscillations while using less expensive, smaller timing capacitors than the NE555. Like the NE555, the TLC555 achieves both monostable (using one resistor and one capacitor) and astable (using two resistors and one capacitor) operation. In addition, 50% duty cycle astable operation is possible using only a single resistor and one capacitor. The LinCMOST™ process allows the TLC555 to operate at frequencies up to 2 MHz and be fully compatible with CMOS, TTL, and MOS logic. It also provides very low power consumption (typically 1 mW at $V_{DD} = 5\text{ V}$) over a wide range of supply voltages ranging from 2 volts to 18 volts.

Like the NE555, the threshold and trigger levels are normally two-thirds and one-third respectively of V_{DD} . These levels can be altered by use of the control voltage terminal. When the trigger input falls below trigger level, the flip-flop is set and the output goes high. If the trigger input is above the trigger level and the threshold input is above the threshold level, the flip-flop is reset and the output is low. The reset input can override all other inputs and can be used to initiate a new timing cycle. When the reset input goes low, the flip-flop is reset and the output goes low. Whenever the output is low, a low-impedance path is provided between the discharge terminal and ground.


While the complementary CMOS output is capable of sinking over 100 mA and sourcing over 10 mA, the TLC555 exhibits greatly reduced supply current spikes during output transitions. This minimizes the need for the large decoupling capacitors required by the NE555.

These devices have internal electrostatic discharge (ESD) protection circuits that will prevent catastrophic failures at voltage up to 2000 volts as tested under MIL-STD-883B, Method 3015.1. However, care should be exercised in handling these devices as exposure to ESD may result in a degradation of the device parametric performance.

All unused inputs should be tied to an appropriate logic level to prevent false triggering.

The TLC555M is characterized for operation over the full military temperature range of -55°C to 125°C ; the TLC555C is characterized for operation from 0°C to 70°C .

functional block diagram



Reset can override Trigger, which can override Threshold.

TYPES TLC555M, TLC555C
LinCMOST™ TIMERS

FUNCTION TABLE

RESET	TRIGGER VOLTAGE†	THRESHOLD VOLTAGE†	OUTPUT	DISCHARGE SWITCH
Low	Irrelevant	Irrelevant	Low	On
High	< 1/3 V _{DD}	Irrelevant	High	Off
High	> 1/3 V _{DD}	> 2/3 V _{DD}	Low	On
High	> 1/3 V _{DD}	< 2/3 V _{DD}	As previously established	

† Voltages levels shown are nominal.

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, V _{DD} (see Note 1)	18 V
Input voltage range (any input)	-0.3 V to 18 V
Continuous total dissipation at (or below) 25°C free-air temperature (see Note 2)	600 mW
Operating free-air temperature range: TLC555M	-55°C to 125°C
TLC555C	0°C to 70°C
Storage temperature range	-65°C to 150°C
Lead temperature 1.6 mm (1/16 inch) from case for 60 seconds: JG package	300°C
Lead temperature 1.6 mm (1/16 inch) from case for 10 seconds: D or P package	260°C

NOTES: 1. All voltage values are with respect to network ground terminal.

2. For operation above 25°C free-air temperature, refer to Dissipation Derating Curves, Section 2. In the JG package, TLC555M chips are alloy-mounted.

electrical characteristics at 25°C free-air temperature, V_{DD} = 5 V to 15 V (unless otherwise noted)

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
Threshold voltage level as a percentage of supply voltage			66.7%		
Threshold current	V _{DD} = 5 V		10		µA
Trigger voltage level as a percentage of supply voltage			33.3%		
Trigger current	V _{DD} = 5 V		10		µA
Reset voltage level			0.7		V
Reset current	V _{DD} = 5 V		±10		µA
Control voltage (open-circuit) as a percentage of supply voltage			66.7%		
Low-level output voltage	V _{DD} = 15 V	I _{OL} = 10 mA	0.1		V
		I _{OL} = 50 mA	0.5		
		I _{OL} = 100 mA	1		
	V _{DD} = 5 V	I _{OL} = 5 mA	0.1		
		I _{OL} = 8 mA	0.18		
High-level output voltage	V _{DD} = 15 V	I _{OH} = -1 mA	14.8		V
		I _{OH} = -5 mA	14		
		I _{OH} = -10 mA	12.7		
	V _{DD} = 5 V	I _{OH} = -2 mA	4		
		I _{OH} = -1 mA	4.5		
Supply current	V _{DD} = 15 V		360		µA
	V _{DD} = 5 V		170		

TYPES TLC555M, TLC555C
LinCMOSTM TIMERS

operating characteristics, $V_{DD} = 5\text{ V}$, $T_A = 25^\circ\text{C}$ (unless otherwise noted)

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
Initial error of timing interval	$V_{DD} = 5\text{ V to }15\text{ V}$, $R_A = R_B = 1\text{ k}\Omega\text{ to }100\text{ k}\Omega$, $C_T = 0.1\ \mu\text{F}$, See Figure 1		1%		
Supply voltage sensitivity of timing interval			0.1		%/V
Output pulse rise time	$V_{DD} = 5\text{ V}$, $R_L = 10\text{ M}\Omega$, $C_L = 10\text{ pF}$		20		ns
Output pulse fall time	$R_A = 470\ \Omega$, $R_B = 200\ \Omega$, $C_T = 200\ \text{pF}$		20		ns
Maximum frequency in astable mode			2.1		MHz

TYPICAL APPLICATION DATA




FIGURE 1—CIRCUIT FOR ASTABLE OPERATION



MOTOROLA

TL494

**SWITCHMODE
PULSE WIDTH MODULATION
CONTROL CIRCUITS**

The TL494 is a fixed frequency, pulse width modulation control circuit designed primarily for Switchmode power supply control. This device features:

- Complete Pulse Width Modulation Control Circuitry
- On-Chip Oscillator With Master Or Slave Operation
- On-Chip Error Amplifiers
- On-Chip 5 Volt Reference
- Adjustable Dead-Time Control
- Uncommitted Output Transistors Rated to 500 mA Source Or Sink
- Output Control For Push-Pull Or Single-Ended Operation
- Undervoltage Lockout

**SWITCHMODE
PULSE WIDTH MODULATION
CONTROL CIRCUITS**


**SILICON MONOLITHIC
INTEGRATED CIRCUITS**



**J SUFFIX
CERAMIC PACKAGE
CASE 620-10**



**N SUFFIX
PLASTIC PACKAGE
CASE 648-08**



The TL494C is specified over the commercial operating range of 0°C to 70°C. The TL494I is specified over the industrial range of -25°C to 85°C. The TL494M is specified over the full military range of -55°C to 125°C.

ORDERING INFORMATION

Device	Temperature Range	Package
TL494CN	0° to +70°C	Plastic DIP
TL494CJ	0° to +70°C	Ceramic DIP
TL494IN	-25° to +85°C	Plastic DIP
TL494IJ	-25° to +85°C	Ceramic DIP
TL494MJ	-55° to +125°C	Ceramic DIP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TL494

FIGURE 1 — BLOCK DIAGRAM





FIGURE 2 — TIMING DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TL494

MAXIMUM RATINGS (Full operating ambient temperature range applies unless otherwise noted)

Rating	Symbol	TL494C	TL494I	TL494M	Unit	
Power Supply Voltage	V _{CC}	42	42	42	V	
Collector Output Voltage	V _{C1} , V _{C2}	42	42	42	V	
Collector Output Current (each transistor) (1)	I _{C1} , I _{C2}	500	500	500	mA	
Amplifier Input Voltage Range	V _{IR}	-0.3 to 42	-0.3 to 42	-0.3 to 42	V	
Power Dissipation (at T _A ≤ 45°C)	P _D	1000	1000	1000	mW	
Operating Junction Temperature	T _J	Plastic Package	125	125	—	°C
		Ceramic Package	150	150	150	°C
Operating Ambient Temperature Range	T _A	0 to 70	-25 to 85	-55 to 125	°C	
Storage Temperature Range	T _{stg}	Plastic Package	-55 to 125	-55 to 125	—	°C
		Ceramic Package	-65 to 150	-65 to 150	-65 to 150	°C

NOTE 1: Maximum thermal limits must be observed.

THERMAL CHARACTERISTICS

Characteristics	Symbol	N Suffix Plastic Package	J-Suffix Ceramic Package	Unit
Thermal Resistance, Junction to Ambient	R _{θJA}	80	100	°C/W
Derating Ambient Temperature	T _A	45	50	°C

RECOMMENDED OPERATING CONDITIONS

Condition/Value	Symbol	TL494			Unit
		Min	Typ	Max	
Power Supply Voltage	V _{CC}	7.0	15	40	V
Collector Output Voltage	V _{C1} , V _{C2}	—	30	40	V
Collector Output Current (each transistor)	I _{C1} , I _{C2}	—	—	200	mA
Amplifier Input Voltage	V _{in}	-0.3	—	V _{CC} - 2.0	V
Current Into Feedback Terminal	I _{fb}	—	—	0.3	mA
Reference Output Current	I _{ref}	—	—	10	mA
Timing Resistor	R _T	1.8	30	500	kΩ
Timing Capacitor	C _T	0.0047	0.001	10	μF
Oscillator Frequency	f _{osc}	1.0	40	200	kHz

ELECTRICAL CHARACTERISTICS (V_{CC} = 15 V, C_T = 0.01 μF, R_T = 12 kΩ unless otherwise noted.)

For typical values T_A = 25°C, for min/max values T_A is the operating ambient temperature range that applies unless otherwise noted.

Characteristic	Symbol	TL494CJ			TL494M			Unit
		Min	Typ	Max	Min	Typ	Max	

REFERENCE SECTION

Reference Voltage (I _O = 1.0 mA)	V _{ref}	4.75	5.0	5.25	4.75	5.0	5.25	V
Line Regulation (V _{CC} = 7.0 V to 40 V)	Reg _{line}	—	2.0	25	—	2.0	25	mV
Load Regulation (I _O = 1.0 mA to 10 mA)	Reg _{load}	—	3.0	15	—	3.0	15	mV
Short-Circuit Output Current (V _{ref} = 0 V)	I _{SC}	15	35	75	15	35	75	mA

TL494

ELECTRICAL CHARACTERISTICS ($V_{CC} = 15\text{ V}$, $C_T = 0.01\ \mu\text{F}$, $R_T = 12\ \text{k}\Omega$ unless otherwise noted.)

For typical values $T_A = 25^\circ\text{C}$, for min/max values T_A is the operating ambient temperature range that applies unless otherwise noted.

Characteristic	Symbol	TL494C.I			TL494M			Unit
		Min	Typ	Max	Min	Typ	Max	
OUTPUT SECTION								
Collector Off-State Current ($V_{CC} = 40\text{ V}$, $V_{CE} = 40\text{ V}$)	$I_{C(off)}$	—	2.0	100	—	2.0	100	μA
Emitter Off-State Current ($V_{CC} = 40\text{ V}$, $V_C = 40\text{ V}$, $V_E = 0\text{ V}$)	$I_{E(off)}$	—	—	-100	—	—	-150	μA
Collector-Emitter Saturation Voltage (2) Common-Emitter ($V_E = 0\text{ V}$, $I_C = 200\text{ mA}$) Emitter-Follower ($V_C = 15\text{ V}$, $I_E = -200\text{ mA}$)	$V_{SAT(C)}$	—	1.1	1.3	—	1.1	1.5	V
	$V_{SAT(E)}$	—	1.5	2.5	—	1.5	2.5	V
Output Control Pin Current Low State ($V_{OC} \leq 0.4\text{ V}$) High State ($V_{OC} = V_{ref}$)	I_{OCL}	—	10	—	—	10	—	μA
	I_{OCH}	—	0.2	3.5	—	0.2	3.5	mA
Output Voltage Rise Time Common-Emitter (See Figure 13) Emitter-Follower (See Figure 14)	t_r	—	100	200	—	100	200	ns
		—	100	200	—	100	200	ns
Output Voltage Fall Time Common-Emitter (See Figure 13) Emitter-Follower (See Figure 14)	t_f	—	25	100	—	25	100	ns
		—	40	100	—	40	100	ns

Characteristic	Symbol	TL494			Unit
		Min	Typ	Max	

ERROR AMPLIFIER SECTIONS

Input Offset Voltage (V_O (Pin 3) = 2.5 V)	V_{IO}	—	2.0	10	mV
Input Offset Current (V_O (Pin 3) = 2.5 V)	I_{IO}	—	5.0	250	nA
Input Bias Current (V_O (Pin 3) = 2.5 V)	I_{IB}	—	-0.1	-1.0	μA
Input Common-Mode Voltage Range ($V_{CC} = 40\text{ V}$, $T_A = 25^\circ\text{C}$)	V_{ICR}	-0.3 to $V_{CC} - 2.0$	—	—	V
Open-Loop Voltage Gain ($\Delta V_O = 3.0\text{ V}$, $V_O = 0.5$ to 3.5 V , $R_L = 2.0\ \text{k}\Omega$)	A_{VOL}	70	95	—	dB
Unity-Gain Crossover Frequency ($V_O = 0.5$ to 3.5 V , $R_L = 2.0\ \text{k}\Omega$)	f_c	—	350	—	kHz
Phase Margin at Unity-Gain ($V_O = 0.5$ to 3.5 V , $R_L = 2.0\ \text{k}\Omega$)	ϕ_m	—	65	—	deg.
Common-Mode Rejection Ratio ($V_{CC} = 40\text{ V}$)	CMRR	65	90	—	dB
Power Supply Rejection Ratio ($\Delta V_{CC} = 33\text{ V}$, $V_O = 2.5\text{ V}$, $R_L = 2.0\ \text{k}\Omega$)	PSRR	—	100	—	dB
Output Sink Current (V_O (Pin 3) = 0.7 V)	I_{O-}	0.3	0.7	—	mA
Output Source Current (V_O (Pin 3) = 3.5 V)	I_{O+}	-2.0	-4.0	—	mA

NOTE 2: Low duty cycle pulse techniques are used during test to maintain junction temperature as close to ambient temperatures as possible.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TL494

ELECTRICAL CHARACTERISTICS (V_{CC} = 15 V, C_T = 0.01 μF, R_T = 12 kΩ unless otherwise noted.)

For typical values T_A = 25°C, for min/max values T_A is the operating ambient temperature range that applies unless otherwise noted.

Characteristic	Symbol	TL494			Unit
		Min	Typ	Max	
PWM COMPARATOR SECTION (Test Circuit Figure 12)					
Input Threshold Voltage (Zero duty cycle)	V _{TH}	—	3.5	4.5	V
Input Sink Current (V _{Pin 3} = 0.7 V)	I _{I-}	0.3	0.7	—	mA
DEAD-TIME CONTROL SECTION (Test Circuit Figure 12)					
Input Bias Current (Pin 4) (V _{Pin 4} = 0 to 5.25 V)	I _{IB} (DT)	—	-2.0	-10	μA
Maximum Duty Cycle, Each Output, Push-Pull Mode (V _{Pin 4} = 0 V, C _T = 0.01 μF, R _T = 12 kΩ) (V _{Pin 4} = 0 V, C _T = 0.001 μF, R _T = 30 kΩ)	DC _{max}	45 —	48 45	50 50	%
Input Threshold Voltage (Pin 4) (Zero Duty Cycle) (Maximum Duty Cycle)	V _{TH}	— 0	2.8 —	3.3 —	V
OSCILLATOR SECTION					
Frequency (C _T = 0.001 μF, R _T = 30 kΩ)	f _{osc}	—	40	—	kHz
Standard Deviation of Frequency* (C _T = 0.001 μF, R _T = 30 kΩ)	σ _{fosc}	—	3.0	—	%
Frequency Change with Voltage (V _{CC} = 7.0 V to 40 V, T _A = 25°C)	Δf _{osc} (ΔV)	—	0.1	—	%
Frequency Change with Temperature (ΔT _A = T _{low} to T _{high}) (C _T = 0.01 μF, R _T = 12 kΩ)	Δf _{osc} (ΔT)	—	—	12	%
UNDERVOLTAGE LOCKOUT SECTION					
Turn-On Threshold (V _{CC} Increasing, I _{ref} = 1.0 mA)	V _{th}	5.5	6.43	7.0	V
TOTAL DEVICE					
Standby Supply Current (Pin 6 at V _{ref} , All Other Inputs and Outputs Open) (V _{CC} = 15 V) (V _{CC} = 40 V)	I _{CC}	— —	5.5 7.0	10 15	mA
Average Supply Current (V _{Pin 4} = 2.0 V) (See Figure 12) (C _T = 0.01 μF, R _T = 12 kΩ, V _{CC} = 15 V)	—	—	7.0	—	mA

* Standard deviation is a measure of the statistical distribution about the mean as derived from the formula, $\sigma = \sqrt{\frac{\sum_{n=1}^N (X_n - \bar{X})^2}{N - 1}}$

$$\sigma = \sqrt{\frac{\sum_{n=1}^N (X_n - \bar{X})^2}{N - 1}}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 4 — OSCILLATOR FREQUENCY versus TIMING RESISTANCE




FIGURE 5 — OPEN-LOOP VOLTAGE GAIN AND PHASE versus FREQUENCY




FIGURE 6 — PERCENT DEAD-TIME versus OSCILLATOR FREQUENCY




FIGURE 7 — PERCENT DUTY CYCLE versus DEAD-TIME CONTROL VOLTAGE




FIGURE 8 — EMITTER FOLLOWER CONFIGURATION OUTPUT SATURATION VOLTAGE versus EMITTER CURRENT





FIGURE 9 — COMMON EMITTER CONFIGURATION OUTPUT SATURATION VOLTAGE versus COLLECTOR CURRENT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TL494

FIGURE 10 — STANDBY SUPPLY CURRENT versus SUPPLY VOLTAGE




FIGURE 11 — ERROR AMPLIFIER CHARACTERISTICS




FIGURE 12 — DEAD-TIME AND FEEDBACK CONTROL TEST CIRCUIT




FIGURE 13 — COMMON-EMITTER CONFIGURATION TEST CIRCUIT AND WAVEFORM







FIGURE 14 — EMITTER-FOLLOWER CONFIGURATION TEST CIRCUIT AND WAVEFORM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TL494

FIGURE 15 — ERROR-AMPLIFIER SENSING TECHNIQUES





FIGURE 16 — DEAD-TIME CONTROL CIRCUIT




FIGURE 17 — SOFT-START CIRCUIT





FIGURE 18 — OUTPUT CONNECTIONS FOR SINGLE-ENDED AND PUSH-PULL CONFIGURATIONS



TL494

FIGURE 19 — SLAVING TWO OR MORE CONTROL CIRCUITS




FIGURE 20 — OPERATION WITH $V_{in} > 40$ V USING EXTERNAL ZENER





FIGURE 21 — PULSE-WIDTH MODULATED PUSH-PULL CONVERTER




- L1 — 3.5 mH @ 0.3 A
- T1 — Primary: 20T C.T. #28 AWG
Secondary: 120T C.T. #36 AWG
Core: Ferroxcube 1408P-L00-3C8

TEST	CONDITIONS	RESULTS
Line Regulation	$V_{in} = 10$ V to 40 V	14 mV 0.28%
Load Regulation	$V_{in} = 28$ V, $I_O = 1$ mA to 1 A	3.0 mV 0.06%
Output Ripple	$V_{in} = 28$ V, $I_O = 1.0$ A	65 mV P-P P.A.R.D.
Short Circuit Current	$V_{in} = 28$ V, $R_L = 0.1 \Omega$	1.6 amps
Efficiency	$V_{in} = 28$ V, $I_O = 1$ A	71%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TL494

FIGURE 22 — PULSE-WIDTH MODULATED STEP-DOWN CONVERTER



TEST	CONDITIONS	RESULTS
Line Regulation	$V_{in} = 8.0 \text{ to } 40 \text{ V}$	3.0 mV 0.01%
Load Regulation	$V_{in} = 12.6 \text{ V}, I_o = 0.2 \text{ to } 200 \text{ mA}$	5.0 mV 0.02%
Output Ripple	$V_{in} = 12.6 \text{ V}, I_o = 200 \text{ mA}$	40 mV p-P P.A.R.D.
Short Circuit Current	$V_{in} = 12.6 \text{ V}, R_L = 0.1 \Omega$	250 mA
Efficiency	$V_{in} = 12.6 \text{ V}, I_o = 200 \text{ mA}$	72%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TL494

Description

The TL494 is a fixed-frequency pulse width modulation control circuit, incorporating the primary building blocks required for the control of a switching power supply. (See Figure 1.) An internal-linear sawtooth oscillator is frequency-programmable by two external components, R_T and C_T . The approximate oscillator frequency is determined by:

$$f_{osc} = \frac{1.1}{R_T \cdot C_T}$$

For more information refer to Figure 4.

Output pulse width modulation is accomplished by comparison of the positive sawtooth waveform across capacitor C_T to either of two control signals. The NOR gates, which drive output transistors Q1 and Q2, are enabled only when the flip-flop clock-input line is in its low state. This happens only during that portion of time when the sawtooth voltage is greater than the control signals. Therefore, an increase in control-signal amplitude causes a corresponding linear decrease of output pulse width. (Refer to the timing diagram shown in Figure 2.)

The control signals are external inputs that can be fed into the dead-time control, the error amplifier inputs, or the feedback input. The dead-time control comparator has an effective 120 mV input offset which limits the minimum output dead time to approximately the first 4% of the sawtooth-cycle time. This would result in a maximum duty cycle on a given output of 96% with the output control grounded, and 48% with it connected to the reference line. Additional dead time may be imposed on the output by setting the dead time-control input to a fixed voltage, ranging between 0 to 3.3 V.

The pulse width modulator comparator provides a means for the error amplifiers to adjust the output pulse width from the maximum percent on-time, established by the dead time control input, down to zero, as the voltage at the feedback pin varies from 0.5 to 3.5 V. Both error amplifiers have a common-mode input range from -0.3 V to $(V_{CC} - 2$ V), and may be used to sense power-supply output voltage and current. The error-amplifier outputs are active high and are ORed together at the non-inverting input of the pulse-width modulator comparator. With this configuration, the amplifier that demands minimum output on time, dominates control of the loop.

When capacitor C_T is discharged, a positive pulse is generated on the output of the dead-time comparator, which clocks the pulse-steering flip-flop and inhibits the output transistors, Q1 and Q2. With the output-control connected to the reference line, the pulse-steering flip-flop directs the modulated pulses to each of the two output transistors alternately for push-pull operation. The output frequency is equal to half that of the oscillator. Output drive can also be taken from Q1 or Q2, when single-ended operation with a maximum on-time of less than 50% is required. This is desirable when the output transformer has a ringback winding with a catch diode used for snubbing. When higher output-drive currents are required for single-ended operation, Q1 and Q2 may be connected in parallel, and the output-mode pin must be tied to ground to disable the flip-flop. The output frequency will now be equal to that of the oscillator.

The TL494 has an internal 5 V reference capable of sourcing up to 10 mA of load current for external bias circuits. The reference has an internal accuracy of $\pm 1.5\%$ with a typical thermal drift of less than 50 mV over an operating temperature range of 0 to 70°C.

FIGURE 3 — FUNCTIONAL TABLE

Input	Output Function	$f_{out} = f_{osc}$
Output Control		
Grounded	Single-ended P.W.M. at Q1 and Q2	1
At V_{ref}	Push-pull operation	0.5