



กุญแจ การ์ดอินฟราเรด
INFARRED GARD KEY



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
ภาควิชาวิศวกรรมโทรคมนาคม
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2534

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

007715

ปีการศึกษา 2534

นายเจการ์ดี ธรรมภิลาเปาเรด

Infrared card key



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รัชชูปถัมภ์ ๒๕๖๔

สาขาวิชาโหราศาสตร์

คณะวิชาโหราศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง กุญแจ การ์ดลิฟต์เรด (INFARED CARD KEY)

ผู้จัดทำ



อาจารย์ปริกษา

(รศ. ดร. กนก เจนจิระพงศ์เวช)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กล่าว

ปัจจุบันเทคโนโลยีที่วางตัว ระบบบังคับได้เริ่มแพร่หลายในเมืองไทยในหลายๆ รูปแบบ

โครงการนี้ได้เป็นโครงการ ของระบบบังคับอีก รูปแบบหนึ่ง ซึ่งเกี่ยวกับ อินฟราเรดและการ ใช้ไมโครคอนโทรลเลอร์ ทำงานร่วมกับคอมพิวเตอร์งานนอกเป็น 2 ส่วน คือ Hardware และ Software

ส่วนรับการทดลอง ศึกษาของผู้จัดทำนี้ปรากฏว่า การทำงานของระบบ บังคับ เช่น การ อ่านรหัส การควบคุมบังคับ เป็นไปอย่างแม่นยำและเที่ยงตรงปราศจากข้อผิดพลาดแม้แต่เพียงเล็กน้อย

สุดท้ายนี้ ขอขอบพระคุณ อาจารย์ ผศ. ดร. กนก เจริญพงษ์เวช ที่ได้กรุณาให้คำแนะนำ ในเรื่องต่างๆ เป็นอย่างดี และผู้จัดทำหวังเป็นอย่างยิ่งว่า ปริศยานี้หน่อฉบับนี้ คงเป็นประโยชน์ แก่ผู้อ่านบ้าง

ผู้จัดทำ

กฎแห่งการถือใบตรา


ของกฤตกร ทรงสวัสดิ์กฤต

แฉ.กร. กนก เจนเจริญหงษ์เวฬุ

ปีการศึกษา 2534

บทคัดย่อ

ปรัชญาเทคนิควิทยา เสนอการออกแบบระบบกฎแห่งการถือใบตราโดยการใช้ลูกกุญแจ เป็นแม่กุญแจภายใน แม่กุญแจ บรรลุระหัดตามต้องการ การถือกุญแจเข้าไปในรูกุญแจ ภายในรูกุญแจ ก็จะมีแม่กุญแจที่ตรงกับหมายเลขที่ต้องการ ก็จะมีแม่กุญแจ ไปบังคับ รีเลย์ให้เปิดประตูได้




Yongkit Kongsawat'ul

Asistant Professor Kanok Jenchirapongvet

1๙๙1

ABSTRACT

The thesis describes the hardware design of key card. By using the film and setting the code. When it correct code the door will open. This system compose of Micro Controller single shift No. MCS-48.



สารบัญ

บทที่ 1 INFRARED LED

บทที่ 2 หลักการทำงาน

2.1 บั๊ต

2.2 รูปแบบการอ่านข้อมูลหัวอ่าน

2.3 หลักการของ

บทที่ 3 การทดลอง

3.1 ผลการทดลอง

3.2 ให้นำไปใช้งาน

3.3 วงจร

3.4 โปรแกรม

บทที่ 4 สรุป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


INFRARED LED

INFRARED LED มีคุณสมบัติ หลายประการ คือ

1. ใช้กระแส และ Voltage มีค่าน้อยมากในการผลิตคลื่น
2. เราสามารถควบคุมการทำงาน LED ให้มีค่าแน่นอนได้ โดยพิจารณาจากกราฟของ factor ที่มาเกี่ยวข้อง
3. มี Speed Response สูง

ลักษณะ Infrared LED ที่เหมือนกับ LED โดยทั่วไป คือ จะเป็นสารกึ่งตัวนำที่ถูกลง dope โดยสารที่มี Valence electron ต่างกัน โดยสารที่มี electron มากกว่าปกติ จะเป็นสาร N-type และสารที่มี electron น้อยกว่าปกติ จะเป็น P-type เมื่อนำสารทั้งสองชนิดมาต่อกัน จะทำให้มีการ share electron กันขึ้น ทำให้สารทั้งสองมีความต่างศักย์กันขึ้นเรียกว่า Potential Barrier (E_b) ซึ่งมีค่าน้อยกว่าขนาดของ Energy gap ดังนั้น electron จากด้าน N-type จะเคลื่อนที่มายังด้าน P-type จะต้องใช้พลังงานค่าหนึ่ง

เมื่อเราป้อน Supply Voltage ให้กับ LED จะมี electron เคลื่อนที่จากด้าน N-type มารวมกับ hole ด้าน P-type ซึ่งการรวมตัวกันนี้ มีอยู่ 2 ลักษณะ คือ Radiative process ซึ่งเมื่อรวมตัวกันแล้ว จะมีพลังงานบางส่วนสูญหายไปจาก electron-pair และกระจายออกมาเป็น photon ถ้าเป็นแบบ Non-Radiative Process พลังงานจะแสดงออกมาในรูป Phonon or heat



รูปที่ ๒ Recombination Processes in the P-N Junction

Radiative Process มี 2 แบบ คือ


1. เกิดจาก electron and hole ส่วนที่อยู่ใกล้ ๆ กับ junction ซึ่งจะให้ photon energy ประมาณค่าเท่ากับค่า band Gap energy ซึ่งมีค่าค่อนข้างสูง
2. เป็นกรณีที่ electron and hole จะเคลื่อนมารวมตัวกันที่บริเวณ trap level photon ที่โคจะมีพลังงานเท่ากับ energy gap ลบด้วยค่า Binding energy และจาก Process ทั้งสองจะได้ photon ออกมา ซึ่งจะมีค่า wavelength ตามสมการข้างล่าง

$$\lambda = \frac{1240}{\Delta E}$$

ΔE คือ ค่าความต่างของพลังงานหน่วยเป็น electron Volt

จากที่กล่าวมาแล้วจะเห็นได้ว่า ถ้าใช้สารต่างชนิดกันค่า ΔE จะมีค่าแตกต่างกัน

เอกสารนี้ออกไปซึ่งเราจะสามารถดูได้จากตารางในรูปที่ ๓ นั้น ไม่นิพนธ์ให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ๑ Schematic Representation of the P-N Junction

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MATERIAL	BAND GAP ENERGY	EMISSION λ nm	TRANSITION TYPE
	eV		
Ge	0.66	1880	INDIRECT
Si	1.09	1140	INDIRECT
GaAs	1.43	910	DIRECT
GaP	2.24	560	INDIRECT
GaAs ₆₀ P ₄₀	1.91	650	DIRECT
AlSb	1.60	775	INDIRECT
InSb	0.18	6900	DIRECT
SiC	2.2-3.0	563-413	INDIRECT

รูปที่ ๓ Some of the Materials Available for LED Devices

เป็นการแสดงถึง LED ชนิดต่าง ๆ ซึ่งใช้ PHOTON ที่มี WAVELENGTH ค่าต่าง ๆ กันไป และจะเห็นว่า LED ที่สร้างจาก gallium Arsenide (GA AS) จะให้คลื่นในช่วง Infrared ซึ่งมีค่าประมาณ 900 nm.



รูปที่ ๔ Normalized Operating Efficiency vs. Current Density for an LED

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 4 เป็นรูปภาพแสดงความสัมพันธ์ระหว่างประสิทธิภาพ ในการทำงาน ของ LED กับค่า current density และจากกราฟ จะเห็นว่า led แม้ว่าจะมี current density เปลี่ยนแปลงไปเป็นจำนวนมาก แต่ประสิทธิภาพในการทำงานก็ยังใกล้เคียงกัน




Figure A. CROSS SECTION OF AN LED





Figure B. PLAN VIEW OF AN LED

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในงานที่การศึกษาค้นคว้า ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 จากรูปที่ 5 เป็นรูปที่แสดงถึง โครงสร้างภายในของ LED
 ไม่ว่าการณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ ๕ Temperature Coefficient of Forward Voltage as a Function of Forward Current

รูปที่ 6 เป็นการแสดงถึง forward voltage/current and temperature

จากรูปข้างบนสามารถแสดง ความสัมพันธ์ด้วยสมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อความรู้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าการณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากที่เราได้ทราบมาแล้ว ค่า wavelength นั้นได้จากสูตร $\lambda = \frac{1240}{\Delta E}$
 เพราะฉะนั้น เมื่อ LED มีอุณหภูมิเปลี่ยนแปลงไป จะทำให้ ΔE เปลี่ยนแปลงควย
 ทำให้ค่า wavelength เปลี่ยนไป



T-1 3/4 LAMP WITH SPHERICAL DOME LENS




T-1 3/4 LOW PROFILE LAMP WITH AN ASPHERIC DOME LENS

รูปที่ ๗.๑


Radiation Patterns for Undiffused Lamps with Spherical and Aspheric Dome Lenses.

จากรูปที่ 7.1 แสดงถึงรูปร่างของ dome lens ซึ่งแตกต่างกัน จะให้ Radiation Pattern ต่าง ๆ กัน แต่ใน Plastic LED แล้ว SPHERICAL DOME LENS จะให้ pattern เหมาะสมกับการส่งแบบ point to point ซึ่งจุดทั้งสองจุดจะถูกตรงกับที่ค่อนข้างแน่นอน และจะส่งได้ไกลกว่าแบบอื่น ส่วนแบบ ASPHERIC DOME LENS เหมาะสำหรับครอบมุมพื้นที่ แต่ส่งได้ไกลกว่า เช่น Remote control นอกจากนี้ แม้ว่า LED จะเป็นชนิดเดียวกัน และมี Dome LENS เหมือนกัน แต่พลาสติกที่ใช้ทำต่างชนิดกันก็จะให้ผลต่อการส่งคลื่นออกไป ทำให้ pattern ไม่เหมือนกัน เช่น ดังรูปที่ 7.2 แสดงถึง LED สองตัวที่มีขนาดเท่ากัน และเส้นชนิดเดียวกัน แต่ใช้

diffused plastic อันหนึ่งอีกอันให้ undiffused plastic จะให้ pattern ออกมาต่างกัน




รูปที่ ๘ เป็นรูปที่แสดงถึงส่วนประกอบต่าง ๆ ของ plastic LED เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 9 เป็นรูปของ Hermetic LED ซึ่งเป็น LED ที่มีคุณภาพดีกว่าแบบแรก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุก **007715** ใช้




Typical Time Averaged Luminous Intensity vs. Average Current for a High Efficiency Red LED.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จาก 2 รูปดังกล่าว เป็นรูปที่แสดงถึงความสัมพันธ์ระหว่างกระแสกับความเข้มของ photon ที่เปล่งออกไป โดยรูปที่ 10 นั้น เป็นค่าความสัมพันธ์ โดยที่ลักษณะกระแสไม่สม่ำเสมอมีลักษณะเป็นคลื่น ดังนั้นค่ากระแส จึงแสดงออกมาเป็นค่า Iaverage and Ipeak

รูปที่ 11 นั้นเป็นลักษณะของกระแสธรรมดาหรือกระแส DC และจากทั้ง 2 ภาพ ทำให้เราทราบว่า ความเข้มของ photon นั้น ขึ้นอยู่กับกระแส



STANDARD RED LAMP (GaAsP SUBSTRATE)

HIGH EFFICIENCY RED, YELLOW, GREEN LAMP (GaP SUBSTRATE)

รูปที่ ๑๒ Typical Electrical Characteristics of LED Lamps.


จากกราฟในรูปที่ 12 จะเห็นได้ว่าโดยปกติแล้ว Voltage ที่ตกคร่อม LED จะมีค่าคงที่แน่นอนมีแต่เพียงกระแสเท่านั้นที่มีการเปลี่ยนแปลงและจากรูปด้านขวาแสดงถึงผลของ High frequency ซึ่งจะส่งผลให้ Voltage มีค่าเปลี่ยนแปลงตามกระแสไปด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Photodiode and Phototransistor (detector)

เมื่อมีการส่งสัญญาณที่เป็น Photon ออกมาแล้ว ทางด้านรับจะต้องรับสัญญาณนั้นแล้ว
เปลี่ยนกลับมาเป็นสัญญาณทางไฟฟ้าอีกทีหนึ่ง โดยจะต้องตัดสัญญาณ Infrared ที่เป็น
สัญญาณพาออกไปโดยจะต้องให้ได้สัญญาณไฟฟ้าเหมือนกับตอนส่งมาด้วย การ detect
สัญญาณนี้เราจะใช้ Phototransistor or Photodiode

เมื่อมี photon มากกระทบ สารกึ่งตัวนำจะทำให้ photon นั้นถ่ายเทพลังงานให้กับ
electron-hole pair ซึ่งจะทำให้ electron and hole แยกตัวออกจากกัน และ
ถ้ามีการ bias ไว้แบบ Reverse bias จะทำให้ electron เคลื่อนที่ไปยัง N-
Region และ hole เคลื่อนที่ไปยัง P-Region ดังรูปที่ 1



รูปที่ 1 P-N Photodiode Junction; Diagram of Internal Field Effect on Detection.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การที่ photon ทำให้ electron-hole pair แยกตัวจากกันนั้น จะเป็นการ
ง่ายขึ้น ถ้า pair นั้นอยู่ภายในสนามไฟฟ้าที่มีค่าสูง จากรูปจะเห็นได้ว่า สนามไฟฟ้าใน
PIN Photodiode นี้ มีค่าไม่สม่ำเสมอเท่ากันตลอด โดยจะมีค่าสนามไฟฟ้าในช่อง
P and N Region ส่วนในช่วง Depletion Region จะมีค่าสนามไฟฟ้าสูงกวามาก เพราะ
ฉะนั้นเราจะต้องให้ photon ส่วนใหญ่ ถ่ายเทพลังงานให้กับช่วง Depletion Region
นี้ แต่เนื่องจาก photon ที่มีความถี่สูงจะมีอำนาจการทะลุทะลวงต่ำ และถ้าความถี่ต่ำเกินไป
ก็จะทะลุผ่านช่วง Depletion ไป ทั้งในช่วงความถี่สูงและต่ำนี้ จะสามารถถ่ายเทพลังงาน
ให้กับ electron-hole pair ในสาร P and N ได้ แต่ Hole and electron
ก็จะไม่เคลื่อนที่ไปไหน จะรวมตัวกันในบริเวณเดิม ซึ่งไม่ทำให้เกิดกระแสขึ้น

ดังนั้นจะเห็นได้ว่า Photodiode or Phototransistor จะสามารถตอบสนอง
ต่อคลื่นในช่วงหนึ่งเท่านั้น

ช่วง Depletion นี้จะมีอยู่ตลอดเวลา แม้ว่าจะไม่มีการ bias แต่ขนาดของมันจะ
เปลี่ยนแปลงได้ โดยขึ้นอยู่กับ Voltage ที่ bias และความต้านทาน ก็จะเปลี่ยนแปลง
ด้วยเช่นกัน โดยถ้าช่อง Depletion กว้างจะมีความต้านทานสูง

ใน transistor นั้น ช่วง Depletion ที่เป็นส่วนรับ photon นั้น เป็นช่วง
ระหว่างสารของ collector กับสารของ base

รูปที่ 2 เป็นรูปโครงสร้างของ PIN Photodiode ซึ่งเป็น diode
ที่มีความต้านทานสูง และมีช่วง depletion กว้างประมาณครึ่งหนึ่งของ I layer
และถ้ามี Reverse bias ประมาณ 5 Volt จะทำให้ช่วง Depletion กว้างถึง
เกือบทั้งหมดของ I layer (Intrinsic region)



ALL DIMENSIONS IN μm (μin)

รูปที่ ๒ - P-I-N Photodiode; Isometric Cutaway Distorted to Clarify Main Features.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Photodiode Characteristic

Quantum efficiency แสดงคุณสมบัติ การตอบสนองของ Photodiode ซึ่ง photon ตัวหนึ่ง ๆ จะทำให้ electron เคลื่อนที่ เกิด Photo current จากค่า flux Responsitivity R_ϕ .ซึ่งแสดงค่าของ photo energy ในค่าของอัตราส่วน ของ photocurrent กับ Sport flux

โดยสมการ

$$R_\phi = \frac{Nq}{I_p} \times \frac{I_p}{\phi_e} = \frac{Nq}{\phi_e} \times \frac{I_p}{I_p} = \frac{Nq}{\phi_e} \times \frac{I_p}{I_p}$$

R_ϕ = flux Responsitivity
 Nq = quantum efficiency
 λ = wavelength
 I_p = photo current
 ϕ_e = ratio Flux



รูปที่ ๓ Spectral Response of Interior and Edge Regions of HP P-I-N Photodiode.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3 quantum efficiency ได้แสดงไว้ด้วยเส้นไขปลา ส่วน responsivity ได้แสดงด้วยเส้นเต็ม และจากรูป ยังแสดงให้เห็นถึงความแตกต่างของ responsivity of edge region และ interior Region โดย edge region จะแสดงผลเมื่อมี reverse bias ส่วน Interior region นั้นจะทำงานเป็นอิสระไม่ขึ้นกับ bias และทำงานที่ความยาวคลื่นสั้น ๆ หรือความถี่สูง ถ้าเป็นคลื่นความถี่ต่ำ interior response จะเพิ่มขึ้นเมื่อมี reverse bias

Speed of Response

ความเร็วในการตอบสนองขึ้นอยู่กับพื้นที่ส่วนใดได้รับ photon จากการ radiate และการ bias มีค่ามากน้อยเท่าใด นอกจากนี้ยังต้องคำนึงถึง Load Resistance ว่ามีค่าเท่าไรอีกด้วย โดยปกติ ถ้าเป็น Phototransistor or Photodiode ที่มีคุณภาพมาตรฐาน โดยทั่วไป เมื่อได้รับ photon แล้วจะใช้เวลาไม่กี่ pi osecond ในการเริ่มให้กระแสไหล แต่บางที response อาจต้องช้าลง เนื่องจากต้อง charge ประจุให้กับค่า C ภายในคอน เช่น junction Capacitance or package Capacitance ส่วน rise/fall time constant ขึ้นอยู่กับค่า load resistance ถ้า load resistance มีค่าน้อยความต้านทานภายในตัว diode จะเป็นตัวกำหนด ค่าความต้านทานภายในจะมีค่าประมาณ 50

Low noise

ใน Phototransistor and Photodiode จะเห็นได้ว่า จะมีความต้านทานคอนข้างสูง และในการกำหนด หรือจำกัด noise นั้นเราจะทำได้ตั้งแต่ที่เป็น dc จนกระทั่งความถี่ 1 OKHZ สมการข้างล่างแสดงถึง noise current


$$\frac{I_{N, SHOT}}{\sqrt{B}} = 2 \sqrt{q I_{dc}} = 17.9 \sqrt{I_{dc}(\text{nA})} \frac{(fa)}{\sqrt{Hg}}$$

2 หลักการทำงานของกุญแจการคีย์อินฟาเรด

2.1 บัทร




การบรรจุขอมูล บัทรนี้จะเจาะเป็นรูมาตรฐานถ้าต้องการทำรหัส ก็จะใช้สติกเกอร์สีดำ
ติดไปบนรูเพื่อไม่ให้แสงผ่านไคตามต้องการ เช่น 0 ก็จะไม่ปิดเลย แสงผ่านไคหมด แต่ถ้า
เป็น F จะต้องปิดหมด 4 รู เป็นวิธีการของเลขฐาน 16 ตามรูป



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามรีดัดแปลงเนื้อหา และต้องอ้าง F ถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0 1 2 3 4

2.2 รูปแบบการอ่านข้อมูล




Block Diagram


หัวอ่าน หัวอ่านบัตรประกอบด้วย

อินฟาเรด LED ซึ่งมีทั้งตัวส่งและตัวรับ ตั้งให้หัวตรงกัน เพื่อให้การรับและการส่งลำแสง
 เต็มที่ ในการอ่านข้อมูลในขณะที่มีการสลับบัตรเข้าไปในหัวอ่านนี้ รูที่มีการปิดไว้แสงจะไปไม่ได้
 รูที่ไม่มีการปิดแสงจะไปได้ ซึ่งหัวอ่านนี้จะทำหน้าที่อ่านข้อมูลที่ละตัวอักษร จนครบหมดเป็น
 สัญญาณเลขรหัสฐาน 16 สัญญาณ ที่อ่านได้ออกมานั้นจะไม่สวยงามจึงต้องไปผ่านวงจร
 Schmittiger เพื่อให้สัญญาณ สวยงามเสียก่อน จากนั้นจึงเข้าไปยัง

ลักษณะหัวอ่านดังรูป



ไมโครคอนโทรลเลอร์



รูปที่ 1 บล็อกไดอะแกรมโครงสร้างของ MCS-48

TO	1	40	VCC
XTAL 1	2	39	TT1
XTAL 2	3	38	P27
RESET	4	37	P26
SS	5	36	P25
INT	6	35	P24
EA	7	34	P17
RD	8	33	P16
PSEN	9	32	P15
WR	10	31	P14
ALE	11	30	P13
DB0	12	29	P12
DB1	13	28	P11
DB2	14	27	P10
DB3	15	26	VDD
DB4	16	25	PROG
DB5	17	24	P23
DB6	18	23	P22
DB7	19	22	P21
VSS	20	21	P20

รูปที่ 2 ลักษณะการจัดตำแหน่งขา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3 ชุดคำสั่งของ MCS-48

Accumulator			
Mnemonic	Description	Bytes	Cycles
ADD A, R	Add register to A	1	1
ADD A, @R	Add data memory to A	1	1
ADD A, #data	Add immediate to A	2	2
ADDC A, R	Add register with carry	1	1
ADDC A, @R	Add data memory with carry	1	1
ADDC A, #data	Add immediate with carry	2	2
ANL A, R	And register to A	1	1
ANL A, @R	And data memory to A	1	1
ANL A, #data	And immediate to A	2	2
ORL A, R	Or register to A	1	1
ORL A, @R	Or data memory to A	1	1
ORL A, #data	Or immediate to A	2	2
XRL A, R	Exclusive or register to A	1	1
XRL A, @R	Exclusive or data memory to A	1	1
XRL A, #data	Exclusive or immediate to A	2	2
INC A	Increment A	1	1
DEC A	Decrement A	1	1
CLF A	Clear A	1	1
CPL A	Complement A	1	1
DA A	Decimal adjust A	1	1
SWAP A	Swap nibbles of A	1	1
RL A	Rotate A left	1	1
RLC A	Rotate A left through carry	1	1
RR A	Rotate A right	1	1
RRC A	Rotate A right through carry	1	1

Registers			
Mnemonic	Description	Bytes	Cycles
INC R	Increment register	1	1
INC @R	Increment data memory	1	1
DEC R	Decrement register	1	1

Branch			
Mnemonic	Description	Bytes	Cycles
JMP addr	Jump unconditional	2	2
JMP @A	Jump indirect	1	2
DJNZ R, addr	Decrement register and skip	2	2
JC addr	Jump on carry = 1	2	2
JNC addr	Jump on carry = 0	2	2
JZ addr	Jump on A zero	2	2
JNZ addr	Jump on A not zero	2	2
JTO addr	Jump on T0 = 1	2	2
JNT0 addr	Jump on T0 = 0	2	2
JT1 addr	Jump on T1 = 1	2	2
JNT1 addr	Jump on T1 = 0	2	2
JFO addr	Jump on F0 = 1	2	2
JF1 addr	Jump on F1 = 1	2	2
JTF addr	Jump on timer flag	2	2
JNT addr	Jump on INT = 0	2	2
JBO addr	Jump on accumulator bit	2	2

Subroutine			
Mnemonic	Description	Bytes	Cycles
CALL addr	Jump to subroutine	2	2
RET	Return	1	2
RETR	Return and restore status	1	2

Input/Output			
Mnemonic	Description	Bytes	Cycles
IN A, P	Input port to A	1	2
OUTL P, A	Output A to port	1	2
ANL P, #data	And immediate to port	2	2
ORL P, #data	Or immediate to port	2	2
INS A, BUS	Input BUS to A	1	2
OUTL BUS, A	Output A to BUS	1	2
ANL BUS, #data	And immediate to BUS	2	2
ORL BUS, #data	Or immediate to BUS	2	2
MOVD A, P	Input expander port to A	1	2
MOVD P, A	Output A to expander port	1	2
ANLD P, A	And A to expander port	1	2
ORLD P, A	Or A to expander port	1	2

Flags			
Mnemonic	Description	Bytes	Cycles
CLF C	Clear carry	1	1
CPL C	Complement carry	1	1
CLF F0	Clear flag 0	1	1
CPL F0	Complement flag 0	1	1
CLF F1	Clear flag 1	1	1
CPL F1	Complement flag 1	1	1

Data Moves			
Mnemonic	Description	Bytes	Cycles
MOV A, R	Move register to A	1	1
MOV A, @R	Move data memory to A	1	1
MOV A, #data	Move immediate to A	2	2
MOV R, A	Move A to register	1	1
MOV @R, A	Move A to data memory	1	1
MOV R, #data	Move immediate to register	2	2
MOV @R, #data	Move immediate to data memory	2	2
MOV A, PSW	Move PSW to A	1	1
MOV PSW, A	Move A to PSW	1	1
XCH A, R	Exchange A and register	1	1
XCH A, @R	Exchange A and data memory	1	1
XCHD A, @R	Exchange nibble of A and register	1	1
MOVX A, @R	Move external data memory to A	1	2
MOVX @R, A	Move A to external data memory	1	2
MOVF A, @A	Move to A from current page	1	2
MOVP3 A, @A	Move to A from page 3	1	2

Timer/Counter			
Mnemonic	Description	Bytes	Cycles
MOV A, T	Read timer/counter	1	1
MOV T, A	Load timer/counter	1	1
START T	Start timer	1	1
START CNT	Start counter	1	1
STOP TCNT	Stop timer/counter	1	1
EN TCNTI	Enable timer/counter interrupt	1	1
DIS TCNTI	Disable timer/counter interrupt	1	1

Control			
Mnemonic	Description	Bytes	Cycles
EN I	Enable external interrupt	1	1
DIS I	Disable external interrupt	1	1
SEL RB0	Select register bank 0	1	1
SEL RB1	Select register bank 1	1	1
SEL MB0	Select memory bank 0	1	1
SEL MB1	Select memory bank 1	1	1
ENTO CLK	Enable clock output on T0	1	1

Mnemonic	Description	Bytes	Cycles
NOF	No operation	1	1

2.3 หลักการของ CPU



2.4 8048 : โครงสร้างที่ซับซ้อนแต่ใช้งานง่าย

โครงสร้างของ 8048 ก็เหมือนกับโครงสร้างของไมโครคอมพิวเตอร์ทั่วไป กล่าวคือ ประกอบด้วยบัสที่ทำหน้าที่เชื่อมต่อกับอุปกรณ์อื่น ๆ โดยขาของไอซีที่ออกมาส่วนหนึ่งจะเป็นขาอินพุท-เอาต์พุท

ไมโครคอมพิวเตอร์ที่เห็นมีส่วนเอาต์พุท-อินพุท 3 พอร์ต โดยพอร์ตหนึ่งทำหน้าที่เสมือนเป็นข้อมลบัต และพอร์ทอินพุทเอาต์พุทยังมี 12 สายที่ส่งสัญญาณมัลติเพล็กซ์เทรคมาเป็นสัญญาณแอดเดรส คือ บิต P23 - P20 และ D7 - D0

ไอซี	หน่วยความจำในชิป		ช่วงเวลาไซเคิล	พอร์ทอินพุทเอาต์พุท	อินเตอร์พพท์	วงจรรดงเวลา	จำนวนขา	สามารถขยายได้	A/D
	EPROM ROM	RAM							
8048	ROM1024	64	2.5µS	3x8 bit	1	มี	40	ได้	ไม่มี
8035	0	64	2.5µS	3x8 bit	1	มี	40	ได้	ไม่มี
8035-8	0	64	5.0µS	3x8	1	มี	40	ได้	ไม่มี
8748	1024EPROM	64	2.5µS	3x8	1	มี	40	ได้	ไม่มี
8748-8	1024EPROM	64	5.0µS	3x8	1	มี	40	ได้	ไม่มี
8049	2048ROM	64	1.4µS	3x8	1	มี	40	ได้	ไม่มี
8041	1024ROM	64	2-5	3x8	0	มี	40	ไม่ได้	ไม่มี
8741	1024EPROM	64	2-5	3x8	0	มี	40	ไม่ได้	ไม่มี
8021	1024ROM	64	10µ	2x8 1x4	0	มี	28	ไม่ได้	ไม่มี
8022	2048ROM	64	10µS	3x8 bit	1	มี	40	ไม่ได้	มี

สืบเนื่องจากไอซีในตระกูล 8048 มีมากมายหลายเบอร์ และเบอร์มีโครงสร้างสถาปัตยกรรมในการรับรูคำสั่งทางซอฟต์แวร์เหมือนกัน แต่จะแตกต่างกันทางฮาร์ดแวร์ ตารางที่ 1 นี้เป็นตารางแสดงรายละเอียดของไอซีไมโครคอมพิวเตอร์ในตระกูลนี้



ให้นำไปใช้ประโยชน์ด้านการค้าเอกสารทุกครั้งที่มีการนำไปใช้

ขอบเขตทางสถาปัตยกรรมของไอซีตระกูล 8048

8048 เป็นไมโครคอมพิวเตอร์ที่มีความสามารถมากตัวหนึ่ง ตัว 8048 มี ROM ในตัว 1Kx8 บิต ส่วน 8748 มี EPROM และ 8035 ไม่มี ROM ในตัว ทั้งสามตัวนี้มี RAM ที่ทำหน้าที่เป็นหน่วยเก็บข้อมูลได้ 64 ไบท์ในแผ่นชิปของมัน

8048 มีโปรแกรมเคาน์เตอร์ 12 บิต ซึ่งจะทำให้มันสามารถแอดเดสข้อมูลโปรแกรมได้สูงถึง 4K แต่เนื่องจาก 8048 และ 8748 สามารถทำงานร่วมกับ ROM ภายในของมันแล้ว 1K ดังนั้น มันจึงสามารถอ้างถึงหน่วยความจำภายนอกได้อีก 3072 ไบท์ ส่วน 8035 ต้องอ้างถึงหน่วยความจำทั้งหมดจาก ROM ภายนอก


8048, 8035 และ 8748 มีโครงสร้างสำหรับอินพุต-เอาต์พุต 3 พอร์ต หนึ่งในสามพอร์ตนี้ใช้เป็นบัสพอร์ท ส่วนบัสพอร์ทจะทำหน้าที่ผลิตเพล็กซ์สัญญาณแอดเดรสและข้อมูลเข้าด้วยกัน ส่วนอินพุตเอาต์พุตพอร์ทที่เหลือมีลักษณะสำคัญคือ ลักษณะเอาต์พุตของมันจะมีคุณสมบัติการแลชอยู่ ส่วนอินพุตนั้นเป็นแบบไม่มีแลช กล่าวคือ ทั้งพอร์ท 1 และพอร์ท 2 จะทำหน้าที่เหมือนอินพุต-เอาต์พุตเหมือนกัน โดยเมื่อมีการส่งเอาต์พุตมายังพอร์ทนี้ มันจะแลชไว้จนกว่าจะมีการส่งข้อมูลมาใหม่อีกครั้งมันจึงจะทับข้อมูลเดิมของมันออกไป แต่สำหรับกรณีอินพุตจะแตกต่างจากหลักการทั่วไป คือ การอ่านข้อมูลอินพุตของซีพียูจะได้ตามสถานะของการใช้ลอจิกจากภายนอกมาคิงขาอินพุตเอาต์พุตให้เป็น "0" ทั้งนี้เพราะ ถ้าซีพียูส่งขอมลใดเป็นเอาต์พุตมา การอ่านกลับจะได้เช่นนั้น แต่ถ้าเรามีการคิงบางขาที่เป็น "1" ให้เป็น "0" ผลการอ่านจะได้เป็น "0" แต่ถ้าซีพียูส่ง "0" ออกมาแล้ววงจรภายนอกพยายามคิงเป็น "1" ซีพียูก็ยังคองอ่านได้ "0" อยู่นั่นเอง

สถาปัตยกรรมของ 8048, 8748 และ 8035

กลุ่มของไอซี 8048 เป็นไมโครคอมพิวเตอร์ชนิด 8 บิต โดยตัวซีพียูมีแอดเดทิวมเลเตอร์ขนาด 8 บิต มีโปรแกรมเคาน์เตอร์ขนาด 12 บิต และยังมีส่วนของหน่วยความจำภายในจำนวน 64 ไบท์ ส่วนของหน่วยความจำภายในนี้สามารถได้รับการเขียนหรืออ่านได้ แต่ในขณะเดียวกันก็ทำงานในรูปของการเป็นรีจิสเตอร์ทั่วไปด้วย ภายในโครงสร้างของซีพียูจึงมีลักษณะเป็นดังรูปที่ 4

แอดเดทิวมเลเตอร์ เป็นรีจิสเตอร์หลักที่จะมีส่วนในการเข้าไปกระทำในส่วนของ ALU ในทางคำสั่งเกี่ยวกับทางคณิตศาสตร์ และลอจิก การทำงานของแอดเดทิวมเลเตอร์จะถือเป็นโอเปอร์แรนด์ตัวหนึ่งร่วมกับรีจิสเตอร์อื่นหรือหน่วยความจำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ในหน่วยความจำภายใน 64 ไบท์ จะมี 8 ไบท์แรกทำหน้าที่เหมือนเป็นรีจิสเตอร์ใช้งานทั่วไป และยังมีส่วนแอกเคอเรส 17-20 อีกชุดหนึ่งทำหน้าที่เป็นรีจิสเตอร์ทั่วไปด้วย ทุกครั้งที่มีการเรียกชุดรีจิสเตอร์หนึ่งจะไม่ได้รับการเลือก

รีจิสเตอร์ทั่วไปสองตัวแรกใช้เป็นตัวสำหรับแอกเคอเรสข้อมูลในหน่วยความจำ ซึ่งโดยทั่วไปเราใช้ R0 และ R1 เป็นตัวชี้แอกเคอเรส

นอกจากนี้ยังมีส่วนของหน่วยความจำแบบสแต็ค รายละเอียดของการใช้งานสแต็คจะได้อีกกล่าวถึงต่อไป

การแอกเคอเรสของ 8048 : นอกจากใช้โปรแกรมเคาน์เตอร์แล้ว ยังใช้รีจิสเตอร์อื่นด้วย

8048 ให้โครงสร้างการจัดหน่วยความจำที่แปลกต่างกับไมโครคอมพิวเตอร์ทั่วไป กล่าวคือหน่วยความจำที่ชี้กับ 8048 จะแยกออกเป็น 2 ส่วนคือ หน่วยความจำสำหรับเก็บข้อมูล ส่วนของหน่วยความจำเก็บโปรแกรมจะมีได้มากที่สุดถึง 4096 ไบท์ ส่วนหน่วยความจำเก็บข้อมูลก็จะมีได้มากที่สุดถึง 320 ไบท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


8048 และ 8748 มีส่วนหน่วยความจำในตัวแล้ว 1024 ไบต์ หน่วยความจำนี้เป็นหน่วยความจำเก็บโปรแกรมด้วย ROM ภายนอก ซึ่งจะเก็บได้สูงสุด 4K เช่นกัน

ตระกูล 8048 มีหน่วยความจำเก็บภายใน 64 ไบต์ และสามารถขยายหน่วยความจำภายนอกเพื่อเก็บข้อมูลได้อีก 256 ไบต์ โดยหน่วยความจำเก็บข้อมูลภายนอกนี้จะใช้ร่วมกับส่วนของหน่วยความจำสำหรับพอร์ทอินพุทหรือเอาต์พุท กล่าวคือ การเรียกพอร์ทอินพุทหรือเอาต์พุทซึ่งพียูสามารถแอดเดรสได้ 256 พอร์ทเช่นกัน

ในที่นี้จะกล่าวถึงวิธีการแอดเดรสในแต่ละส่วนแยกจากกัน

การแอดเดรสในส่วนหน่วยความจำสำหรับโปรแกรม

สืบเนื่องจากส่วนของ PC (โปรแกรมเคาน์เตอร์) เป็นรีจิสเตอร์ขนาด 12 บิต ดังนั้นจึงแอดเดรสหน่วยความจำได้โดยตรง 4096 ตำแหน่ง แต่อย่างไรก็ตาม การจัดโครงสร้างของหน่วยความจำเก็บโปรแกรม เราแบ่งหน่วยความจำออกเป็นสองแบลิ่งค์ แต่ละแบลิ่งค์มีขนาด 2K ดังนั้นโดยปกติการแอดเดรสผ่านทาง PC จะกระทำได้เพียงข้อมูล 11 บิต หรือภายใน 2K เท่านั้น การเรียกหรือกระทำคำสั่งเกี่ยวกับ JMP, CALL หรือ RET จึงทำได้ภายในหน่วยความจำ 2K นี้เท่านั้น ดังตัวอย่างของการกระทำคำสั่ง JMP ดังรูปที่ 5




รูปที่ 5 แสดงการแอดเดรสของ PC ในการกระทำคำสั่ง JMP 068A

แรกเริ่มเดิมที PC มีค่า 010B ซึ่ง PC จะส่งแอดเดรสไปเฟิร์มแวร์คำสั่งในตำแหน่ง 010B มาคำสั่งที่เฟิร์มแวร์เป็นคำสั่ง JMP 06BA ซึ่งซีพียูจะนำข้อมูล 11010111010 โหลดไปเก็บใน PC โดยบิตที่สำคัญที่สุดของ PC ไม่เปลี่ยนแปลง กล่าวคือ คำสั่ง JMP นี้จะไม่สามารถทำให้ CPU ข้ามแอสเซมบลีได้เลย

การข้ามแอสเซมบลีของหน่วยความจำโปรแกรมนี้ได้อีกเมื่อเราให้ซีพียูกระทำคำสั่ง JMP, CALL หรือ RET ร่วมกับคำสั่ง SEL MB หรือเลือกแอสเซมบลีหน่วยความจำนั่นเอง

การเลือกแอสเซมบลีหน่วยความจำ จะมีผลต่อบิต 11 ของโปรแกรมเคาน์เตอร์นั่นเอง พิจารณาการทำงานดังรูปที่ 6



รูปที่ 6 การเลือกแอสเซมบลีมีผลต่อบิต 11 ของ PC นั่นเอง


การแบ่งโครงสร้างของหน่วยความจำโปรแกรมออกมาเป็นแอสเซมบลี โดยแต่ละแอสเซมบลียังสามารถแบ่งแยกกลุ่มของหน่วยความจำให้เล็กลงโดยแบ่งเป็นเพจ (Page) แต่ละเพจจะมีหน่วยความจำขนาด 256 ไบต์ ดังนั้น ใน 1 แอสเซมบลีจะแบ่งออกเป็น 8 เพจ หรือหน่วยความจำโปรแกรมทั้งหมดแบ่งออกเป็น 16 เพจ การแอดเดรสภายในเพจจะใช้ข้อมูลเพียง 8 บิตเท่านั้น จึงทำให้กรรมวิธีในการแอดเดรสมีประสิทธิภาพดีขึ้น เพราะสามารถทำการแอดเดรสแบบทางอ้อมได้ โดยใช้ข้อมูลภายในแอสเซมบลีขนาด 8 บิต นั่นเอง ลองมาดูวิธีการกระโดดทางอ้อมบ้าง

พิจารณาตัวอย่างการกระโดดแบบทางอ้อมในสองกรณีนี้ดู

กรณีที่ 1 เป็นการ JMPP@A หรือเป็นการ JUMP แบบทางอ้อมผ่านข้อมูลในแอสเซมบลี เลเตอร์ดู


กรณีนี้เดิมข้อมูลใน PC มี 15B ซึ่งจะทำให้การเฟetch คำสั่งที่ตำแหน่ง 015B มา ซึ่งในที่นี้เก็บคำสั่ง JMPP@A ซึ่งมีรหัส 3B คำสั่งนี้สั่งให้กระทำการกระโดด โดยทางอ้อมผ่านรีจิสเตอร์

วิธีการคือ ข้อมูลในแอสเซมบลีเลเตอร์จะเป็นแอดเดรสชี้ไปยังหน่วยความจำ เพื่อโหลดข้อมูลในหน่วยความจำกลับมาใส่ใน PC การใส่ใน PC จะใส่เฉพาะ 8 บิตกลางเท่านั้น ผลคือการกระโดดมาตำแหน่ง 01CB ซึ่งยังคงอยู่ในเพจเดียวกัน



รูปที่ 7 แสดงการกระโดดทางอ้อมผ่าน A รีจิสเตอร์

กรณีที่ 2 เป็นการกระโดดไปด้วยเงื่อนไข เช่น JC 2C ลักษณะการทำงานเขียนเป็น ไคอะแกรมไคตั้งรูปที่ 8



รูปที่ 8 แสดงการแอดเดรสด้วยคำสั่ง JC


ข้อสังเกต ในส่วนของหน่วยความจำสำหรับโปรแกรมจะเป็นส่วนที่เราสามารถอ่านข้อมูล มาทำการตรวจสอบหรือทำอะไรได้ แต่เราไม่สามารถเขียนโปรแกรมลงในส่วนนี้ได้เลย เราจะไม่มีคำสั่งใดที่ทำให้เกิดการเขียนลงในหน่วยความจำนี้ได้

หน่วยความจำโปรแกรม : หน่วยความจำที่อ่านไคอย่างเดียว

โครงสร้างหน่วยความจำเราเกิดโปรแกรมของ 8048 มีโครงสร้างการจัดตำแหน่งดังรูปที่ 9 โดยแอดเดรส 000 เป็นแอดเดรสเริ่มต้น และ RST ส่วนการอินเตอร์รัพท์จะเริ่มที่แอดเดรส 003 แต่ถ้าเป็นการอินเตอร์รัพท์โดย CTC จะเริ่มที่ที่แอดเดรส 007 และจากที่กล่าวในหัวข้อก่อน ว่า การแอดเดรสแบบง่าย ๆ โดยชุดคำสั่งจะอ้างถึงภายในเพจจะสะดวก ดังนั้นโปรแกรมเราไว้ที่ 100 เป็นจุดเริ่มต้นของเพจนั่นเอง

เวิร์คแสดงสถานะของโปรแกรม (PSW - Program Status Work)

ภายในซีพียูของไมโครคอมพิวเตอร์ตระกูล 8048 นี้ มีรีจิสเตอร์ขนาด 8 บิต ตัวหนึ่งทำหน้าที่เก็บสถานะของโปรแกรมไว้ โดยเราเรียกว่า PSW รีจิสเตอร์ PSW เป็นรีจิสเตอร์ที่เก็บสแตคพอยเตอร์และสถานะโปรแกรมที่สำคัญดังรูปที่ 10




รูปที่ 9 แสดงการจัดโครงสร้างหน่วย


บิต 0 ถึงบิต 2 เป็นสแตคพอยเตอร์ ซึ่งถ้าพิจารณาในที่นี้จะเห็นว่าจะใช้ได้ 8 ตำแหน่ง สแตคพอยเตอร์ของ 8048 ก็เหมือนกับ 8080 แต่ใช้ได้เพียง 8 ตำแหน่งเท่านั้น โดยตำแหน่งของสแตคจะเริ่มจากแอดเดรส 08 โดยคู่ 08 กับ 09 คือ S0 ดังนั้น 3 บิตนี้จึงใช้ได้ 3 ตัว คือ จาก S0 ถึง S8

แฟล็ก C และ AC เหมือนกันใน 8080 แฟล็ก ส่วนแฟล็ก FO แฟล็กนี้สามารถได้รับการเซ็ทหรือรีเซ็ทตามสถานะของคำสั่งได้ ซึ่งสามารถทดสอบแฟล็ก FO นี้ได้ด้วยคำสั่งกระโดดตามเงื่อนไข

เมื่อมีคำสั่ง CALL หรือคำสั่งที่ต้องใช้เกี่ยวกับสแตคจะเก็บได้ถึง 16 บิต โดยมีโครงสร้างการเก็บดังรูปที่ 11



การสร้างแหล่งจ่ายไฟ



POWER SUPPLY สำหรับ CPU

เนื่องจากไมโครโปรเซสเซอร์จะต้องใช้แรงไฟที่คงที่ ถ้าไม่คงที่ก็จะทำให้เกิดปัญหาขึ้นในภายหลัง เพราะฉะนั้นเราจึงใช้วงจร IC เรกูเลเตอร์ที่ใช้เบอร์ 7805 เพื่อให้แรงดันไฟที่เอาต์พุตมีค่าเป็นบวก 5 volt ที่จะนำไปเลี้ยงไมโคร จากวงจรจะเห็นได้ว่ามีวงจรคล้ายคลึงกับวงจรแรกแต่แตกต่างกันตรงที่วงจรแรกมีโพลคอยล์และ IC เบอร์นี้ก็จะมีส่วนคล้ายกับเบอร์ 7812 เพียงแต่ระดับแรงดันต่างกันตรงที่วงจรแรกมีแรงดันไฟเป็น +12 V ส่วนวงจรนี้จะมีระดับแรงดันไฟเพียง +5 V เท่านั้น

3 การทดลอง


3.1 ผลการทดลอง

ในการทดลองครั้งแรกนั้นปัญหาที่เกิดขึ้นเนื่องจากหัวอ่านจะอ่านรหัสผิดบ่อย ๆ เนื่องจาก LED ตัวส่งและตัวรับ จะไม่ตรงกันดังนั้นในการออกแบบสร้างหัวอ่านรหัสนี้จะต้องให้ตัวรับและตัวส่งตรงกัน อีกประการหนึ่งตัว Inter rumpet จะต้องอยู่ในตำแหน่งที่ตรงกัน และจำต้องออกแบบทางเทคนิคให้รหัสตรงแล้วจึงทำการ Inter rumpet การอ่านจึงจะถูกต้อง สำหรับปัญหาอื่นนั้นไม่มีเมื่อแก้ไขส่วนนี้แล้วผลการทดลองจะแม่นยำมากสามารถนำไปใช้งานได้ทันที

3.2 วิธีนำไปใช้งาน สำหรับการทดลองครั้งนี้ได้นำไปใช้เปิดประตูโดยการต่อที่ Out Put ซึ่งปกติเป็น High เมื่อสวิตช์เข้าไปแตะรหัสถูกต้องจะเป็น LED ดังวงจรข้างล่างนี้โดยการนำ Transister N- PN มาต่อเข้ากับชุด Relay เปิด-ปิด ประตู

ดังนั้นเมื่อสวิตช์เข้าไปประตูก็สามารถเปิดได้

3. ชุดรีเลย์ มังถมิให้เปิดประตู



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทสรุปและวิจารณ์

การดำเนินการสร้างคุณเจ การค อินฟาเรดนี้ ได้ดำเนินการทดลอง ซึ่งในครั้งแรก นั้น ก็มีอุปสรรคเกิดขึ้นมากมาย อาทิ การอ่านรหัสไม่ถูกต้องนัก จึงทำให้ระบบการบังคับ เปิด ประตูทำงานได้ไม่ถูกต้อง แต่อย่างไรก็ตาม ก็สามารถแก้ปัญหาเหล่านี้ได้จนสามารถทำงานได้ถูกต้อง

ดังนั้นโครงการนี้จึงนับได้ว่าเป็นโครงการที่สมบูรณ์โครงการหนึ่ง สามารถนำไปใช้งานได้อย่างดียิ่ง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



วงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. "Introductory Experiments in Digital Electronics and 8048A Microcomputer Programming and Interfacing"
2. JOHN P.HAYES
"Digital System Design and Microprocessors"
3. เซมิกอนคักเตอร์ อิเล็กทรอนิกส์ วารสาร ฉบับที่ 110 กย-ตค 34



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PROGRAM

0000	04 22	JMP	022H
0002	00	NOP	
0003	93	RETR	
0004	00	NOP	
0005	00	NOP	
0006	00	NOP	
0007	93	RETR	
0008	28	XCH	A, R0
0009	43 29	ORL	A, #29H
000B	43 4F	ORL	A, #4FH
000D	50	ANL	A, @R0
000E	59	ANL	A, R1
000F	52 49	JB2	49H
0011	47	SWAP	A
0012	48	ORL	A, R0
0013	54 20	CALL	220H
0015	31	XCHD	A, @R1
0016	39	OUTL	P1, A
0017	38	DB	38H
0018	38	DB	38H
0019	20	XCH	A, @R0
001A	42	MOV	A, T
001B	2E	XCH	A, R6
001C	57	DA'	A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0076	00		IN	A, P1
0077	02	76	JB6	76H
0079	0A	0A	MOV	R2, #0AH
007B	54	2B	CALL	22BH
007D	EA	7B	DJNZ	R2, 7BH
007F	90	7F	ANL	P1, #7FH
0081	88	48	ORL	RUS, #48H
0083	04	2B	JMP	02BH
0085	98	F7	ANL	RUS, #0F7H
0087	04	76	JMP	076H
0089	09		IN	A, P1
008A	37		CPL	A
008B	B2	80	JB5	89H
008D	B8	20	MOV	RO, #20H
008F	BA	07	MOV	R2, #07H
0091	09		IN	A, P1
0092	B2	91	JB5	91H
0094	B9	14	MOV	R1, #14H
0096	79	96	DJNZ	R1, 96H
0098	09		IN	A, P1
0099	Bs	D8	JB4	98H
009D	53	0F	ANL	A, #0FH
009F	A0		MOV	@RO, A
00A0	18		INC	RO
00A1	EA	AB	DJNZ	R2, 0ABH
00A3	09		IN	A, P1
00A4	D2	B2	JB6	0B2H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

001D	2E	XCH	A,R6
001E	4B	ORL	A,R3
001F	41	ORL	A,R1
0020	4F	ORL	A,R7
0021	20	XCH	A,R0
0022	23 FF	MOV	A,#OFFH
0024	02	OUTL	BUS,A
0025	23 7F	MOV	A,#7FH
0027	39	OUTL	P1,A
0028	23 FF	MOV	A,#OFFH
002A	3A	OUTL	P2,A
002B	14 89	CALL	089H
002D	E6 2B	JNC	2BH
002F	0A	IN	A,P2
0030	37	CPL	A
0031	53 3F	ANL	A,#3FH
0033	C6 41	JZ	41H
0035	BA 06	MOV	R2,#06H
0037	B9 03	MOV	R1,#03H
0039	67	RRC	A
003A	F6 43	JC	43H
003C	19	INC	R1
003D	19	INC	R1
003E	19	INC	R1
003F	EA 39	DJNZ	R2,39H
0041	B9 00	MOV	R1,#00H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0043	14	DA	CALL	ODAH
0045	C6	74	JZ	74H
0047	B9	15	MOV	R1,#15H
0049	0A		IN	A,P2
004A	D2	4E	JB6	4FH
004C	B9	18	MOV	R1,#18H
004E	14	DA	CALL	ODAH
0050	C6	74	JZ	74H
0052	B9	1B	MOV	R1,#1BH
0054	0A		IN	A,P2
0055	F2	59	JR7	59H
0057	B9	1E	MOV	R1,#1EH
0059	14	DA	CALL	ODAH
0058	C6	74	JZ	74H
005D	B9	21	MOV	R1,#21H
005F	14	DA	CALL	ODAH
0061	C6	74	JZ	74H
0063	B9	24	MOV	R1,#24H
0065	14	DA	CALL	ODAH
0067	C6	74	JZ	74H
0069	B9	27	MOV	R1,#27H
006B	14	DA	CALL	ODAH
006D	C6	85	JZ	85H
006F	09		IN	A,P1
0070	D2	6F	JB6	6FH
0072	04	7F	JMP	07FH

เอกสาร 0074 เอกสารที่ 98 BF สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาติให้ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

00A6	00		IN	A,P1
00A7	B2	D8	JB5	0D3H
00A9	04	A3	JMP	0A3H
00AB	09		IN	A,P1
00AC	B2	D8	JB5	0D8H
00AE	92	98	JB4	98H
00B0	04	AB	JMP	0ABH
00B2	89	80	ORL	P1,#80H
00B4	B8	21	MOV	RO,#21H
00B6	F0		MOV	A,@RO
00B7	47		SWAP	A
00B8	18		INC	RO
00B9	40		ORL	A,@RO
00BA	C8		DEC	RO
00BB	C8		DEC	RO
00BC	A0		MOV	@RO,A
00BD	18		INC	RO
00BE	18		INC	RO
00BF	18		INC	RO
00C0	F0		MOV	A,@RO
00C1	47		SWAP	A
00C2	18		INC	RO
00C3	40		ORL	A,@RO
00C4	C8		DEC	RO
00C5	C8		DEC	RO
00C6	C8		DEC	RO

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

00C7	A0	MOV	RO,A
00C8	18	INC	RO
00C9	18	INC	RO
00CA	18	INC	RO
00CB	18	INC	RO
00CC	F0	MOV	A,RO
00CD	47	SWAP	A
00CE	18	INC	RO
00CF	40	ORI	A,RO
00D0	C8	DEC	RO
00D1	C8	DEC	RO
00D2	C8	DEC	RO
00D3	C8	DEC	RO
00D4	A0	MOV	RO,A
00D5	97	CLR	C
00D6	A7	CPI	C
00D7	83	RET	
00D8	97	CLR	C
00D9	83	RET	
00DA	F9	MOV	A,R1
00DB	E3	MOVDP3	A,0A
00DC	B8 20	MOV	RO,#20H
00DE	D0	XRL	A,RO
00DF	96 ED	JNZ	ODEN
00E1	19	INC	R1
00E2	18	INC	RO

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

00E3	F9	MOV	A, R1
00E4	E3	MOV3	A, 0A
00E5	00	XRL	A, 00
00E6	96 ED	JNZ	0EDH
00E8	19	INC	R1
00E9	18	INC	R0
00EA	F9	MOV	A, R1
00EB	E3	MOV3	A, 0A
00EC	00	XRL	A, 00
00ED	83	RET	
00EE	00	NOP	
00EF	00	NOP	
00F0	00	NOP	
00F1	00	NOP	
00F2	00	NOP	
00F3	00	NOP	
00F4	00	NOP	
00F5	00	NOP	
00F6	00	NOP	
00F7	00	NOP	
00F8	00	NOP	
00F9	00	NOP	
00FA	00	NOP	
00FB	00	NOP	
00FC	00	NOP	
00FD	00	NOP	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

01FA	00		NOP	
01EB	00		NOP	
01EC	00		NOP	
01ED	00		NOP	
01EE	00		NOP	
01EF	00		NOP	
0200	88	20	MOV	R0, #20H
0202	BA	03	MOV	R2, #03H
0204	F0		MOV	A, #F0
0205	47		SWAP	A
0206	53	0F	ANL	A, #0FH
0208	54	13	CALL	213H
020A	F0		MOV	A, #F0
020B	53	0F	ANL	A, #0FH
020D	54	13	CALL	213H
020F	18		INC	R0
0210	EA	04	DJNZ	R2, 04H
0212	83		RET	
0213	A9		MOV	R1, A
0214	96	18	JNZ	18H
0216	B9	10	MOV	R1, #10H
0218	98	BF	ANL	BUS, #0BFH
021A	54	2B	CALL	22BH
021C	88	40	ORL	BUS, #40H
021E	54	2B	CALL	22BH
0220	54	2B	CALL	22BH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น. ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

01F0	00	NOP
01F1	00	NOP
01F2	00	NOP
01F3	00	NOP
01F4	00	NOP
01F5	00	NOP
01F6	00	NOP
01F7	00	NOP
01F8	00	NOP
01F9	00	NOP
01FA	00	NOP
01FB	00	NOP
01FC	00	NOP
01FD	00	NOP
01FE	00	NOP
01FF	00	NOP
01F0	00	NOP
01F1	00	NOP
01F2	00	NOP
01F3	00	NOP
01F4	00	NOP
01F5	00	NOP
01F6	00	NOP
01F7	00	NOP
01F8	00	NOP
01F9	00	NOP



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

0222	E9	18	DJNZ	R1,18H
0224	B9	0F	MOV	R1,#0FH
0226	54	2B	CALL	22BH
0228	E9	26	DJNZ	R1,26H
022A	83		RET	
022B	BC	4E	MOV	R4,#4EH
022D	BB	00	MOV	R3,#00H
022F	EB	2F	DJNZ	R3,2FH
0231	EC	2F	DJNZ	R4,2FH
0233	83		RET	
0234	00		NOP	
0235	00		NOP	
0236	00		NOP	
0237	00		NOP	
0238	00		NOP	
0239	00		NOP	
023A	00		NOP	
023B	00		NOP	
023C	00		NOP	
023D	00		NOP	
023E	00		NOP	
023F	00		NOP	
0240	00		NOP	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MCS[®]-48 APPLICATION EXAMPLES




Figure 5-9. Adding a Data Memory and I/O Expander

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MCS-48 INSTRUCTION SET

5.2 I/O EXPANSION TECHNIQUES

The following are several examples of how the basic I/O capability of the MCS-48 microcomputers can be easily

expanded externally using either the 8243 I/O expander device or standard logic circuits. These techniques can be used whenever the combination memory I/O expanders illustrated on the preceding pages are not required.




Figure 5-11. Adding an I/O Expander

MCS-48 APPLICATION EXAMPLES




Figure 5-13. Adding Multiple I/O Expanders

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MCS-48 APPLICATION EXAMPLES




Figure 5-7. External Program Memory

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MCS[®]-48 APPLICATION EXAMPLES




Figure S-6. Multiple Interrupts with Priority Levels

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MCS-48 APPLICATION EXAMPLES




Figure 5-14. Adding 8 Input Lines




Figure 5-15. Adding 8 Output Lines

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MCS-48 APPLICATION EXAMPLES




Figure S-16. Adding 16 Input Lines




Figure S-17. Adding 6 Output Lines

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MCS-48 APPLICATION EXAMPLES




Figure 5-18. Adding Output for Keyboard/Display Scanning

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3 8049AH EMULATOR CIRCUIT DESCRIPTION—6 MHZ

The following is an explanation of a circuit which emulates the operation of an Intel 8049AH using a standard EPROM for program storage.

With the 8049AH, software may be developed by running external program memory, but doing so requires the use of the bus and P₂₁-P₂₀ to access this memory.

The circuit shown may be used to restore the normal functioning of these twelve I/O pins. The circuit consists of an 8039AHL CPU, 2716 EPROM, two 8216 bidirectional bus drivers, and eight other 7400 Series Low-Power Schottky TTL packages. The whole assembly can be built on a 2½" x 4" board.

A cable coming off the board can be terminated by a forty-pin plug which may be inserted directly into the CPU socket intended for the 8049AH in a system undergoing design or testing. Alternatively, a pattern of forty pins extending below the board can be used to plug the board directly into the system undergoing testing, "piggy-back" fashion. The emulator board may be configured in various ways so that the 40 pin plug is the logical equivalent of an 8049AH in every legal operating mode. (In the following explanation of the operation of the circuit, an asterisk appearing before a signal or pin number, as in *PSEN, refers to that pin on the "virtual 8049AH" represented by the forty-pin plug).

Since the CPU is identical with the 8049AH in all respects other than its lack of program memory, most of the pins of the 8039AHL are simply connected directly to the corresponding pins of the forty-pin plug. These include all of Port 1, the high order bits of Port 2, the test pins, etc. Signals which are emulated with additional logic include the rest of Port 2, DB₇-DB₀, *PSEN, etc. RD, WR, ALE, and PSEN are obtained from the 8039AHL, but are also used by the emulation circuitry.

The EA input of the 8039AHL is hard-wired high so all instruction fetches are made from the 2716. Two 74LS75 four-bit latches gated by the buffered ALE signal are used to hold the lower eight bits of address from the time-multiplexed data bus. Since the Bus is being used for fetching instructions, data latched to the Bus will be lost on the next instruction fetch. Two 74LS174 latches are used to retain the output data when a bus write is executed. These latches are triggered by the trailing edge of the WR pulse, so their outputs are glitch free. Since logical operations to the bus do not generate a WR strobe, the "OUTL BUS," "data" "ANL BUS," and "ORL BUS," instructions may not be used, though they do function properly with the other ports.

The two 8216 bidirectional bus drivers normally buffer the latched bus contents to the DB pins of the virtual 8049AH. When an "INS A, BUS" instruction is executed, they buffer the input signals on to the emulator data bus. Thus, the circuit is designed to use the Bus for both latched output and strobed input. If DB₇-DB₀ of the 8049AH are to be used solely for input data, J2 and J3 may be changed from what is shown in the Figure, so that DB₇-DB₀ act as high impedance inputs and the 8216s are enabled only when the read operation is performed. If the bus is to be used only for latched output, the 8216s can be omitted entirely.

Bidirectional data transfers which require the transfer of address information as well as data, such as to and from external data memory, require removal of the 8216s and replacement with 15-pin jumper blocks on which the DB₇ pins are connected with the respective IO₇ pins.

The lower four bits of Port 2 are also used in fetching instructions from the 2716, in addition to their use in input or output pins in the user's system. In configuring the emulator for a particular application, the user must dedicate each of these as either an input or output pin and connect jumper set J4 accordingly. Any mix of input and output pins is allowed. At the beginning of each instruction fetch, the last data written to P2 will be present on P₂₄-P₂₀ at the rising edge of ALE and will be latched by a 74LS174. The latched data may be connected through the jumpers to those pins which will be used as outputs on the 8049AH. Emulator pins used as inputs should be pulled above 2.0V for a logic "one". If this is not the case, i.e., if switches to Ground are to be read, 50K pullup resistors should be added to the circuit on each input. They were omitted from the diagram to minimize input loading.

Pins which will be used as inputs may be connected to the input of an OR gate formed of inverters and open-collector NAND gates. The input signals will be relayed directly to the 8039AHL and will be read by an "INS A, P₂" instruction. But when PSEN is low, the NAND outputs are forced off, allowing the 8039AHL pins to be used for high-order program addressing. Open-collector outputs are needed to prevent line contention when PSEN is not low.


If 8243s will be used in the final system, the low order pins of Port 2 must be connected directly to the plug. This may be done by replacing the Port 2 latch with four jumpers connecting the inputs to the outputs. The NANDs should be removed or disabled by grounding the common NAND inputs.

The cluster of three OR gates is used to enable the on-board 2716 and generate the *PSEN signal, each of which is a function of PSEN, *EA, and the high order bit of the

MCS[®]-48 APPLICATION EXAMPLES

program counter. Thus *PSEN is generated, forcing an off-board read, only when a jump has been made to Memory Bank 1 or when *EA is brought high. If this feature is to be used to address off-board memory, DB₇-DB₀ may

not be used for normal I/O. The 6216s and 74LS174 must be replaced with jumper blocks and the open collector NAND gates disabled, as explained above. The same changes are required to operate the board in single step mode.



MCS-48 APPLICATION EXAMPLES




Figure 5-20. 8048AH Interface to Drum Printer




Figure 5-21. MCS-48 Gas Pump

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MCS[®]-48 APPLICATION EXAMPLES




Figure 5-22. Low Cost Point of Sale Terminal

MCS-48 APPLICATION EXAMPLES




Figure 5-23. Simple Feedback Carburetor Controller





Figure 5-24. Microwave Oven Controller

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MCS-48 APPLICATION EXAMPLES

5.4 - SOFTWARE EXAMPLES

The following routines are written as subroutines. R0 and R1 are used as data pointers, R2 is used as an extension of the accumulator and R3 is used as a loop counter.



RX0 = R0 R0 data pointer
AEX = R2 loop counter

```

DOUBLE ADD
DADD:  DEC  RX0      ;GET LOW BYTE AND ADD TO A
        ADD  A,@RX0
        INC  RX0      ;GET HI BYTE AND ADD TO AEX
        XCH  A,AEX
        ADDC A,@RX0
        XCH  A,AEX
        RET          ;RETURN

DOUBLE SUBTRACT
D:MIN:  DEC  RX0      ;GET LOW BYTE AND SUB FROM A
        CPL  A
        ADD  A,@RX0
        CPL  A
        INC  RX0      ;GET HI BYTE AND SUB FROM AEX
        XCH  A,AEX
        CPL  A
        ADDC A,@RX0
        CPL  A
        XCH  A,AEX
        RET          ;RETURN

DOUBLE LOAD
DLD:    DEC  RX0      ;GET LOW BYTE AND PLACE IN A
        MOV  A,@RX0
        INC  RX0      ;GET HI BYTE AND PLACE IN AEX
        XCH  A,AEX
        MOV  A,@RX0
        XCH  A,AEX
        RET          ;RETURN

DOUBLE STORE
DST:    DEC  RX0      ;MOVE A INTO LOW BYTE
        MOV  @RX0,A
        INC  RX0      ;MOVE AEX INTO HIGH BYTE
        XCH  A,AEX
        MOV  @RX0,A
        XCH  A,AEX
        RET          ;RETURN
    
```

MCS-48 APPLICATION EXAMPLES

DOUBLE EXCHANGE

```

DEX:   DEC  RX0      ;EXCHANGE A AND LOW BYTE
       XCH  A,@RX0
       INC  RX0      ;EXCHANGE AEX AND HIGH BYTE
       XCH  A,AEX
       XCH  A,@RX0
       XCH  A,AEX
       RET           ;RETURN
    
```

DOUBLE LEFT LOGICAL SHIFT

```

LLSH:  RLC  A        ;SHIFT A
       XCH  A,AEX    ;SHIFT AEX
       RLC  A
       XCH  A,AEX
       RET           ;RETURN
    
```

DOUBLE RIGHT LOGICAL SHIFT

```

RLSH:  XCH  A,AEX    ;SHIFT AEX
       RRC  A
       XCH  A,AEX
       RRC  A        ;SHIFT A
       RET           ;RETURN
    
```

DOUBLE RIGHT ARITHMETIC SHIFT

```

RASH:  CLR  C        ;SET CARRY
       CPL  C
       XCH  A,AEX    ;IF AEX[7] < > 1 THEN
       JB7  $+3
       CLR  C        ;CLEAR CARRY
       RRC  A        ;SHIFT C INTO AEX
       XCH  A,AEX
       RRC  A        ;SHIFT A
       RET           ;RETURN
    
```

5.4.1 Single Precision Binary Multiply

This routine assumes a one-byte multiplier and a one-byte multiplicand. The product, therefore, is two-bytes long.

The algorithm follows these steps:

1) The registers are arranged as follows:

ACC — 0

R1 — Multiplier

R2 — Multiplicand

R3 — Loop Counter (=8)

The Accumulator and register R1 are treated as a register pair when they are shifted right (see Step 2) . . .

2) The Accumulator and R1 are shifted right one place, thus the LSB of the multiplier goes into the carry.

3) The multiplicand is added to the accumulator if the carry bit is a 'one'. No action if the carry is a 'zero'.

4) Decrement the loop counter and loop (return to Step 2) until it reaches zero.

5) Shift the result right one last time just before exiting the routine.

*The result will be found in the Accumulator (MS Byte) and R1 (LS Byte).

MCS®-48 APPLICATION EXAMPLES

BINARY MULTIPLY

```

BMPY:  MOV R3,#08H  ;SET COUNTER TO 8
        CLR A       ;CLEAR A
        CLR C       ;CLEAR CARRY BIT

BMP1:  RRC A        ;DOUBLE SHIFT RIGHT ACC & R1
        XCH A,R1    ;INTO CARRY
        RRC A
        XCH A,R1
        JNC BMP3    ;IF CARRY = 1 ADD, OTHERWISE DON'T
        ADD A,R2    ;ADD MULTIPLICAND TO ACCUMULATOR

BMP3:  DJNZ R3,BMP1 ;DECREMENT COUNTER AND LOOP IF 0
        RRC A       ;DO A FINAL RIGHT SHIFT AT THE
        XCH A,R1    ;END OF THE ROUTINE
        RRC A
        XCH A,R1
    
```

5.4.2 Interrupt Handling

This interrupt routine assumes single level interrupt. The purpose is to store the status of the machine at the time

the interrupt occurs by storing contents of all registers, accumulator, and the status word. At the end of the interrupt the state of the machine is restored and interrupts are enabled again.

```

INTRPT: SEL RB1    ;SAVE WORKING REGISTERS
        MOV @R0,A  ;R0 IN ALTERNATE REGISTER
        ;BANK CONTAINS SACC
        ;POINTER FOR SAVING
        ;ACCUMULATOR

        |          |
        |          | INTERRUPT SERVICE
        |          | ROUTINE
        |          |
        MOV R0,SACC ;RESTORE SACC
        MOV A,@R0  ;RESTORE ACCUMULATOR
        RETR       ;RESTORE WORKING REGISTERS
        ;RESTORE PSW AND
        ;RE-ENABLE INTERRUPTS
    
```

5.4.3 Two-Byte Processing System


A suggested model of a processing routine takes two single byte inputs from different ports, compares them,

and performs the following, depending on the result of the comparison:

(If Equal) Sets Flag and Exits

(If Not Equal) and Outputs the Larger to a Third Port

MCS-48 APPLICATION EXAMPLES



```

PROCESS: CLR F0 ;CLEAR F0 BIT (INITIALIZE)
        IN A,P1 ;READ FIRST INPUT, STORE IN R0
        MOV R0,A
        IN A,P2 ;READ SECOND INPUT, STORE IN R1
        MOV R1,A
        CPL A ;SUBTRACT SECOND FROM FIRST
        INC A ;(2's COMPLEMENT AND ADD)
        ADD A,R0
        JZ EQU ;BRANCH IF THEY ARE EQUAL
        JNC SECOND ;IF NEGATIVE, SECOND WAS LARGER
        MOV A,R0 ;ELSE, OUTPUT FIRST.
        OUTL BUS,A
        JMP DONE ;EXIT

SECOND: MOV A,R1 ;OUTPUT SECOND
        OUTL BUS,A
        JMP DONE ;EXIT

EQU: CPL F0 ;SET F0
     JMP DONE ;EXIT
  
```

MCS[®]-48 APPLICATION EXAMPLES

B = 8 MULTIPLY-ASSEMBLED BY MCS[®]-48 MACRO ASSEMBLER[®]

1818-11 MCS-48/UPI-41 MACRO ASSEMBLER, V3 B

```
LOC 00J      LINE      SOURCE STATEMENT
= 111 #INCLUDE(=F1:MPY0)
1= 112 #INCLUDE(=F1:MPY0 PDL)
2= 113 :-----
2= 114 :#
2= 115 :#      MPY0#B
2= 116 :#
2= 117 :#-----
2= 118 :#
2= 119 :#      THIS UTILITY PROVIDES AN 8 BY 8 UNSIGNED MULTIPLY
2= 120 :#      AT ENTRY:
2= 121 :#      A = LOWER EIGHT BITS OF DESTINATION OPERAND
2= 122 :#      XA= DON'T CARE
2= 123 :#      R1= POINTER TO SOURCE OPERAND (MULTIPLIER) IN INTERNAL MEMORY
2= 124 :#
2= 125 :#      AT EXIT:
2= 126 :#      A = LOWER EIGHT BITS OF RESULT
2= 127 :#      XA= UPPER EIGHT BITS OF RESULT
2= 128 :#      C = SET IF OVERFLOW ELSE CLEARED
2= 129 :#
2= 130 :#-----
2= 131 :#
2= 132 :#
2= 133 :#      MPY0#B
2= 134 :#      MULTPLICAND(15-0)=0
2= 135 :#      COUNT:=0
2= 136 :#      REPEAT
2= 137 :#      IF MULTPLICAND(15-8) THEN BEGIN
2= 138 :#      MULTPLICAND:=MULTPLICAND/2
2= 139 :#      ELSE
2= 140 :#      MULTPLICAND(15-8)=MULTPLICAND(15-8)+MULTIPLIER
2= 141 :#      MULTPLICAND:=MULTPLICAND/2
2= 142 :#      ENDF
2= 143 :#      COUNT:=COUNT+1
2= 144 :#      UNTIL COUNT=B
2= 145 :#      END MPY0#B
1= 146 :#
1= 147 :#
1= 148 REJECT
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MCS-48 APPLICATION EXAMPLES

8 * 8 MULTIPLY-ASSEMBLED BY MCS-48 MACRO ASSEMBLER*

IS15-11 MCS-48/MPJ-41 MACRO ASSEMBLER, V3 8

LOC	OBJ	LINE	SOURCE STATEMENT
		1= 149	:1 RPY000
		1= 150	RPY000:
		1= 151	:1 MULTIPLICAND15-031-8
0035	0400	1= 152	MOV RA,000
		1= 153	:1 COUNT:=8
0037	0000	1= 154	MOV COUNT,00
		1= 155	:1 REPEAT
		1= 156	RPY0LP:
		1= 157	:2 IF MULTIPLICAND15-0 THEN BEGIN
0039	1245	1= 158	JNB RPY0A
		1= 159	:3 MULTIPLICAND:=MULTIPLICAND/2
0038	24	1= 160	XCH A,RA
003C	97	1= 161	CLR C
003D	67	1= 162	DPC A
003E	28	1= 163	XCH A,DA
003F	67	1= 164	DPC A
0040	E039	1= 165	DJM2 COUNT,RPY0LP
0042	03	1= 166	SET
		1= 167	:2 ELSE
		1= 168	RPY0A:
		1= 169	:3 MULTIPLICAND15-01 * MULTIPLICAND15-03 * MULTIPLIER
0043	24	1= 170	XCH A,KA
0044	61	1= 171	ADD A,PP1
0045	67	1= 172	DPC A
0046	24	1= 173	XCH A,DA
0047	67	1= 174	DPC A
0048	E039	1= 175	DJM2 COUNT,RPY0LP
004A	03	1= 176	SET
		1= 177	:3 MULTIPLICAND:=MULTIPLICAND/2
		1= 178	:2 ENDF
		1= 179	:2 COUNT:=COUNT-1
		1= 180	:1 UNTIL COUNT=8
		1= 181	:1 END RPY000
		1= 182	REJECT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

INTRODUCTION


The INTEL[®] MCS-48[™] family consists of a series of seven parts, including three processors, which take advantage of the latest advances in silicon technology to provide the system designer with an effective solution to a wide variety of design problems. The significant contribution of the MCS-48 family is that instead of consisting of integrated microcomputer components it consists of integrated microcomputer systems. A single integrated circuit contains the processor, RAM, ROM (or PROM), a timer, and I/O.

This application note suggests a variety of application techniques which are useful with the MCS-48. Rather than presenting the design of a complete system it describes the implementation of "subsystems" which are common to many micropro-

cessor based systems. The subsystems described are analog input and output, the use of tables for function evaluation, receiving serial code, transmitting serial code, and parity generation. After an overview of the MCS-48 family these areas are discussed in a more or less independent manner.

THE MCS-48[™] FAMILY

The processors in the MCS-48 family all share an identical architecture. The only significant difference is the type of on board program storage which is provided. The 8748 (see Figure 1) includes 1024 bytes of erasable, programmable, ROM (EPROM), the 8048 replaces the EPROM with an equivalent amount of mask programmed ROM, and the 8035 provides the CPU function with no on board program storage. All three of these processors



MCS-48[™] Internal Structure

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

INSTRUCTION SET

	Mnemonic	Description	Bytes	Cycle		Mnemonic	Description	Bytes	Cycles	
Accumulator	ADD A, R	Add register to A	1	1	Subroutine	CALL	Jump to subroutine	2	2	
	ADD A, @R	Add data memory to A	1	1		RET	Return	1	2	
	ADD A, #data	Add immediate to A	2	2		RETR	Return and restore status	1	2	
	ADDC A, R	Add register with carry	1	1		Flag	CLR C	Clear Carry	1	1
	ADDC A, @R	Add data memory with carry	1	1			CPL C	Complement Carry	1	1
	ADDC A, #data	Add immediate with carry	2	2			CLR F0	Clear Flag 0	1	1
	ANL A, R	And register to A	1	1	CPL F0		Complement Flag 0	1	1	
	ANL A, @R	And data memory to A	1	1	CLR F1		Clear Flag 1	1	1	
	ANL A, #data	And immediate to A	2	2	CPL F1		Complement Flag 1	1	1	
	ORL A, R	Or register to A	1	1	Data Move	MOV A, R	Move register to A	1	1	
	ORL A, @R	Or data memory to A	1	1		MOV A, @R	Move data memory to A	1	1	
	ORL A, #data	Or immediate to A	2	2		MOV A, #data	Move immediate to A	2	2	
	XRL A, R	Exclusive Or register to A	1	1		MOV R, A	Move A to register	1	1	
	XRL A, @R	Exclusive or data memory to A	1	1		MOV @R, A	Move A to data memory	1	1	
	XRL A, #data	Exclusive or immediate to A	2	2		MOV R, #data	Move immediate to register	2	2	
	INC A	Increment A	1	1		MOV @R, #data	Move immediate to data memory	2	2	
	DEC A	Decrement A	1	1		MOV A, PSW	Move PSW to A	1	1	
	CLR A	Clear A	1	1		MOV PSW, A	Move A to PSW	1	1	
	CPL A	Complement A	1	1		XCH A, R	Exchange A and register	1	1	
	DA A	Decimal Adjust A	1	1		XCH A, @R	Exchange A and data memory	1	1	
	SWAP A	Swap nibbles of A	1	1		XCHD A, @R	Exchange nibble of A and register	1	1	
RL A	Rotate A left	1	1	MOVX A, @R	Move external data memory to A	1	2			
RLC A	Rotate A left through carry	1	1	MOVX @R, A	Move A to external data memory	1	2			
RR A	Rotate A right	1	1	MOVP A, @A	Move to A from current page	1	2			
RRC A	Rotate A right through carry	1	1	MOVP3 A, @A	Move to A from Page 3	1	2			
Input/Output	IN A, P	Input port to A	1	2	Timer/Counter	MOV A, T	Read Timer/Counter	1	1	
	OUTL P, A	Output A to port	1	2		MOV T, A	Load Timer/Counter	1	1	
	ANL P, #data	And immediate to port	2	2		STAT T	Start Timer	1	1	
	ORL P, #data	Or immediate to port	2	2		STAT CNT	Start Counter	1	1	
	INS A, BUS	Input BUS to A	1	2		STOP TCNT	Stop Timer/Counter	1	1	
	OUTL BUS, A	Output A to BUS	1	2		EN TCNTI	Enable Timer/Counter Interrupt	1	1	
	ANL BUS, #data	And immediate to BUS	2	2		DIS TCNTI	Disable Timer/Counter Interrupt	1	1	
	ORL BUS, #data	Or immediate to BUS	2	2						
	MOVD A, P	Input Expander port to A	1	2	Control	ENI	Enable external interrupt	1	1	
	MOVD P, A	Output A to Expander port	1	2		DIS I	Disable external interrupt	1	1	
ANLD P, A	And A to Expander port	1	2	SEL RB0		Select register bank 0	1	1		
ORLD P, A	Or A to Expander port	1	2	SEL RB1		Select register bank 1	1	1		
				SEL MB0		Select memory bank 0	1	1		
				SEL MB1		Select memory bank 1	1	1		
Branch	JMP addr	Jump unconditional	2	2	ENTO CLK	Enable Clock output on T0	1	1		
	JMPP @A	Jump indirect	1	2						
	DJNZ R, addr	Decrement register and skip	2	2						
	JC addr	Jump on Carry = 1	2	2						
	JNC addr	Jump on Carry = 0	2	2						
	JZ addr	Jump on A Zero	2	2						
	JNZ addr	Jump on A not Zero	2	2						
	JTO addr	Jump on T0 = 1	2	2						
	JNTO addr	Jump on T0 = 0	2	2						
	JT1 addr	Jump on T1 = 1	2	2						
	JNT1 addr	Jump on T1 = 0	2	2						
	JFO addr	Jump on F0 = 1	2	2						
	JF1 addr	Jump on F1 = 1	2	2						
	JTF addr	Jump on timer flag	2	2						
JNI addr	Jump on INT = 0	2	2							
JBb addr	Jump on Accumulator Bit	2	2							

Mnemonics copyright Intel Corporation 1976

Figure 2. 8048/8748/8035 Instruction Set

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

operates from a single 5-volt power supply. The 8048 requires an additional 25-volt supply only when the on board EPROM is being programmed. When installed in a system only the 5-volt supply is needed. Aside from program storage, these chips include 14 bytes of data storage (RAM), an eight bit timer which can also be used to count external events, 27 programmable I/O pins and the processor itself. The processor offers a wide range of instruction capability including many designed for bit, nibble and byte manipulation. The instruction set is summarized in Figure 2.

Aside from the processors, the MCS-48 family includes 4 devices: one pure I/O device and 3 combination memory and I/O devices. The pure I/O device is the 8243, a device which is connected to a special 4 bit bus provided by the MCS-48 processors and which provides 16 I/O pins which can be programmatically controlled.

The combination memory and I/O devices consist of the 8355, the 8755, and the 8155. The 8355 and the 8755 both provide 2,048 bytes of program storage and two eight bit data ports. The only difference between these devices is that the 8355 contains masked program ROM and the 8755 contains EPROM. The 8155 combines 256 bytes of data storage (RAM), two eight bit data ports, a six bit control port, and a 14 bit programmable timer.

Figure 3 shows the various system configurations which can be achieved using the MCS-48 family of parts. It should also be noted that eight of the processors I/O lines have been configured as a bidirectional bus which can be used to interface to standard Intel peripheral parts such as the 8251 USART (for serial I/O), the 8255A PPI (provides 24 I/O lines) and the complete range of memory components.

More detailed information concerning the MCS-48 family can be obtained from the "MCS-48 Microcomputer User's Manual" which provides a complete description of the MCS-48 family and its members. A general familiarity with this document will make the application techniques which follow easier to understand.

ANALOG I/O

If analog I/O is required for a MCS-48™ system there are many alternatives available from the makers of analog I/O modules. By searching through their catalogs it is possible to find almost any combination of features which is technically feasible. Perhaps the best example of such modules are the MP-10 and MP-20 hybrid modules recently introduced by Burr-Brown Research Corporation. The MP-10 provides two analog outputs and the MP-20 provides 16 analog. Both of these units were

		[] Number of Available Timers () Number of Available I/O Lines			
DATA MEMORY (RAM)	1088	8048	8035	8048	8035
	1K	8355	8355	8355	2-8355
		4-8155	4-8155	4-8155	4-8155
		[5] (101)	[5] (116)	[5] (116)	[5] (131)
	832	8048	8035	8048	8035
	768	8355	8355	8355	2-8355
		3-8155	3-8155	3-8155	3-8155
		[4] (80)	[4] (95)	[4] (95)	[4] (110)
	578	8048	8035	8048	8035
	512	8355	8355	8355	2-8355
		2-8155	2-8155	2-8155	2-8155
		[3] (59)	[3] (74)	[3] (74)	[3] (89)
	320	8048	8035	8048	8035
	256	8355	8355	8355	2-8355
		8155	8155	8155	8155
		[2] (38)	[2] (53)	[2] (53)	[2] (68)
	64	8048	8035	8048	8035
		8355	8355	8355	2-8355
		[1] (24)	[1] (28)	[1] (28)	[1] (43)
		1K	2K	3K	4K
		PROGRAM MEMORY (ROM)			

Figure 3. The Expanded MCS-48™ System

specifically designed to interface with microprocessors.

A block diagram of the MP-10 is shown in Figure 4. It consists of two eight bit digital to analog converters, two eight bit latches which are loaded from the data bus, and address decoding logic to determine when the latches should be loaded. The D/A converters can generate an analog output in the range of 10 with an output impedance of 1Ω. Accuracy is ±0.4% of full scale and the output is stable 25μsec after the eight bit binary data is loaded into the appropriate latch. The latches are loaded by the write pulse (WR) whenever the proper address is presented to the MP-10. The lower two addresses (A0 and A1) are used internally by the device. Addresses A2 & A3 are compared with the address determination inputs B2 and B3. If their signals are found to be equal, and if addresses A4-A13 are all high, then the device is selected and one of the latches will be loaded. Address bit A1 selects between output 1 and output 2. If address bit A0 is set then the initialization channel of the DIA is selected. In order to prepare for operation a data pattern of 80H must




Figure 4. MP-10 Block Diagram

be output to this channel following the reset of the device.

A block diagram of the MP-20 analog to digital converter is shown in figure 5. This unit consists of a 16 input analog multiplexer, an instrumentation amplifier, an eight bit successive approximation analog to digital converter, and control logic. The 16 input multiplexer can be used to input either 16 single ended or 8 differential inputs. The output from the multiplexer is fed into the instrumentation amplifier which is configured so that it can easily be strapped for single ended 0-5 volt inputs, single ended ± 5 volt inputs, or differential 0-5 volt signals. Provisions are made for an external gain control resistor on the amplifier. The gain control equation is:

$$G = 2 + \frac{50k\Omega}{R_{ext}}$$




Figure 5. MP-20 Analog Subsystem


With no R_{ext} ($R_{ext} = \infty$) the gain is two and the input is 0-5 or ± 5 volts full scale. Adding an external resistor results in higher gain so that low level ($\pm 50mV$) signals from thermocouples and strain gauges can be accommodated. The output from the amplifier is applied to the actual A/D converter which provides an eight bit output with guaranteed monotonicity and an accuracy of $\pm 0.4\%$ of full scale. Note that this accuracy is specified for the entire module, not just for the converter itself. The control logic monitors address lines A_{15} through A_4 to determine when the address of the unit has been selected. An address that the unit will respond to is determined by 11 address control pins, labeled A_4 through \bar{A}_{14} . If one of these pins is tied to a logic 0 then the corresponding address pin must be high in order for the unit to be selected. If the pin is tied to a logic 1 then the corresponding address pin must be low. If the address of the module is selected when \overline{MEMR} pulse occurs, the lower four addresses (A_3-A_0) are stored in a latch which addresses the multiplexer. The coincidence of the proper address and \overline{MEMR} also initiates a conversion and gates the output of the converter on to the eight bit data bus.

The control logic of the MP-20 was designed to operate directly with an MCS-80™ system. When a \overline{MEMR} occurs and a conversion is initiated the MP-20 generates a \overline{READY} signal which is used to extend the cycle of the 8080A for the duration of the conversion. \overline{READY} is brought-high after the conversion is complete which allows the 8080A to initiate a conversion and read the resulting data in a single, albeit long, memory or I/O cycle. The conversion time of the MP-20 depends on the gain selected for the amplifier. With no external resistor ($R = \infty$) the gain is two and the conversion time is 35 μsec . For $R = 510\Omega$ the gain is:

$$G = 2 + \frac{50k\Omega}{51k\Omega} \cong 100$$

and the conversion time becomes 100 μsec . These settling times are specified in the MP-20 data sheet and range from 35 to 475 microseconds. The \overline{READY} timing is controlled by an external capacitor. For a gain of 2 no external capacitor is required but if higher gains are selected a capacitor is needed to extend the timing.

A schematic showing both the MP-10 D/A and the MP-20 A/D connected to the 8748 is shown in Figure 6. This configuration, which consists of only four major components, gives an excellent example of what modern technology can do for



MCS-48™ Based Analog Processor

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

the system designer. The four components provide:

- a. An eight bit microprocessor
- b. 64 bytes of RAM
- c. 1024 bytes of UV erasable PROM
- d. A timer/event counter
- e. 16 digital I/O pins
- f. 2 testable input pins
- g. An interrupt capability
- h. 16 eight bit analog inputs
- i. 2 eight bit analog outputs

The MCS-48 communicates with the D/A and A/D converters in a memory mapped mode (i.e., it treats the devices as if they were external RAM). By setting an address in either R0 or R1 and then executing a MOVX the software can transfer data between the accumulator and the analog I/O. When the MCS-48 executes the MOVX instruction it first sends the eight bit address out on the bus and strobes it into the 8212 latch with the ALE (Address Latch Enable) signal. After the address is latched, the MCS-48 uses the same bus to transfer data to or from the accumulator. If data is being sent out (MOVX @Rj, A) the WR strobe is used; if the data is being moved into the accumulator (MOVX A, @Rj) the RD strobe is used. The one shots on the WR line are used to delay the write strobe of the MCS-48 to meet the data set up specifications of the MP-10.

In order to provide reset capability for the analog devices without dedicating an I/O pin from the MCS-48, special addresses are used as reset channels. Executing any MOVX with an address of 0XXXXXXX will reset the A/D module; a similar operation with an address of X1XXXXXX will reset the D/A; a MOVX with an address of 01XXXXXX will reset both devices. All data transfers are accomplished with the upper two bits of the address field equal to 10. A summary of the addressing of the analog devices is shown in Table 1. Notice that except for an initialization channel for the D/A (which must

Table 1. Analog Interface Addresses

INPUT OR OUTPUT	
0XXX XXXX	Reset A/D
X1XX XXXX	Reset D/A
INPUT	
0011 nnnn	Read A/D Channel nnnn
OUTPUT	
1011 0001	Initialize D/A
1011 0000	Write Channel 1
1011 0010	Write Channel 2

be written to following a reset to initialize its internal logic) all channels involve some form of data transfer.

As was mentioned previously, the MP-20 was designed to use the READY line of the 8080A. Obviously this presents a problem since the MCS-48 does not support a READY line (with its attendant requirement of entering WAIT state). The necessity of a READY input can be overcome by performing a read operation to set the channel address, waiting the required delay (35 μ sec for a gain of two) and then performing a second read to actually obtain the data. The second read will read in the data from the channel selected by the first read irrespective of the channel selected for the second read. Thus it is possible to use the second read to set up the channel for the third read. Each read can read in the current channel and select the next channel for conversion.

The MP-20 is shown in Figure 6 strapped to input 16 single ended ± 5 volts signals. Programs which were used to test this configuration are shown in Figure 7. The first of these programs uses the D/A converter to generate sawtooth waveforms by outputting an incrementing value to the D/A converters. The second program scans the analog inputs and stores their digital values in a table located in RAM.

```

LOC 0000  SEG 0      SOURCE STATEMENT
0
1
2
3 TEST PROGRAM FOR ANALOG OUTPUT
4 THIS PROGRAM OUTPUTS A SAW-
5 TOOTH WAVEFORM BY OUTPUTTING
6 AN INCREMENTAL PATTERN.
7
8
9
10 EQUATES
11
12
13
14 INTRCH  EQU 0000H  ; D/A INITIALIZATION CHANNEL
15 INTRDT  EQU 0004H  ; D/A INITIALIZATION DATA
16 INTRDA  EQU 0008H  ; D/A DATA CHANNEL
17
18
19
20 START OF TEST
21
22
23
24
25
26
27
28
29
30
31 END OF PROGRAM

```

Figure 7a. D/A Exercise Program

process consider the hypothetical system shown in Figure 8. The purpose of this system is to measure the flow through the three pipes, add them, and display the total flow on the control panel. The system consists of three flow meters which generate a differential voltage which is some function of flow, an A/D system with at least three differential inputs, an MCS-48, and a control panel. The schematic shown in Figure 6 could easily become part of this system, with the spare digital I/O of the MCS-48 used as an interface to the control panel. The simplicity of this system is clouded by the flow transducers, which are assumed to be not only nonlinear but also to require individual calibration (this is not an unreasonable assumption for a flow transducer). By using a table look up process and an 8748 the flow transducers can be calibrated and the results of the calibration tests stored directly in tables in the 8748. (The 8748 has a PROM in place of the ROM of the 8048 and thus makes such 'one off' programming practical.)

The results which might be obtained from calibrating one of the flow meters is shown in Figure 9. The results are plotted as gals/hour versus the measured voltage generated by the transducer. The voltage is shown in hexadecimal form so that it corresponds directly to the digital output of the analog to digital converter. The flow required to generate seventeen evenly spaced voltages (00H-100H in steps of 10H) has been measured and plotted. This information is shown in tabular form in Figure 10. It is necessary to generate a program which will convert any measured input from 00H to FFH into the flow in units which can be interpreted by a human operator. This can easily be done by simple interpolation.




Figure 9. Flow Calibration Curve

TRANSDUCER VOLTAGE (HEX)	00	10	20	30	40	50	60	70	80	90	AC	BD	CE	DE	EF	100
MEASURED FLOW (GAL/HOUR)	0	10	22	28	34	38	40	41	42	43	45	48	49	53	56	63

Figure 10. Tabulated Flow Data

The eight bits of independent variable (voltage) can be looked on as two four bit fields. The most significant four bits (7-4) will be used to retrieve one of the table values. The lower four bits (3-0) will be used to interpolate between this value and the value retrieved from the next higher location in the table. If the upper four bits are given the symbol I and the lower four bits the symbol N, then the interpolation can be expressed as:

$$F(x) = F(I) + \frac{N}{16} [F(I+1) - F(I)]$$

Where x is the measured voltage and F(x) is the corresponding flow.

If, as an example, the transducer voltage was measured as 48H then the flow (ref. Figure 10) would be:

$$F = 30 + \frac{8}{16} (34-30) = 32$$

A subroutine which implements this calculation is shown in Figure 11. Before it is called the independent variable (V) is placed in the accumulator and register R1 is set to point at the first value in the table. Aside from simple additions and subtractions the only arithmetic required is to multiply two values and then divide them by 16. The multiplication is handled via a subroutine which is also shown in Figure 11. The division by 16 can be performed by a four place right shift followed by a rounding operation. The routine shown will handle a monotonic increasing function of a single independent variable. Fairly simple modifications are required for nonmonotonic functions. Functions of two variables can be handled by interpolating on a plane rather than along a straight line. Although this is more time consuming, requiring an interpolation for each of the independent variables and a third to interpolate the final answer, it still provides a simple means of quickly calculating the required function. The use of tables can offer a powerful technique for function evaluation to the designer.

RECEIVING SERIAL CODE-BASIC APPROACHES

Many microprocessor based systems require some form of serial communication. Serial communication is extensively used because it allows two or more pieces of equipment to exchange information with a minimal number of interconnecting wires. The minimization of interconnecting wires results in simpler, cheaper, interconnects because fewer (or smaller) cables and connectors are required. Since the required number of drivers and receivers required is reduced, it can become economically feasible to provide much higher noise immunity

LOC. OBJ	NO	SOURCE STATEMENT	LOC. OBJ	NO	SOURCE STATEMENT
011C 03	56	SET	011D 03	63	MULT. NOV COUNT, 00
	57		011F 04	64	NOV RES, 00
	58		06	65	CLEAR CARRY
	59		06	66	LEOPH, CLR C
	60		07	67	IF MULT. (E0) IS 1 THEN SHIFT PRODUCT
	61		08	68	LEOPH, NOV SUM A, RES
	62		09	69	NOV A, @+10
	63		10	70	INC A
	64		11	71	NOV A, RES
	65		12	72	INC A
	66		13	73	LOOP UNTIL DONE
	67		14	74	NOV COUNT, LEOPH
	68		15	75	SET
	69		16	76	
	70		17	77	NOV A, RES
	71		18	78	NOV A, @+10
	72		19	79	INC A
	73		20	80	NOV A, RES
	74		21	81	INC A
	75		22	82	LOOP UNTIL DONE
	76		23	83	NOV COUNT, LEOPH
	77		24	84	SET
	78		25	85	
	79		26	86	
	80		27	87	
	81		28	88	
	82		29	89	
	83		30	90	
	84		31	91	
	85		32	92	
	86		33	93	
	87		34	94	
	88		35	95	
	89		36	96	
	90		37	97	
	91		38	98	
	92		39	99	
	93		40	100	
	94		41	101	
	95		42	102	
	96		43	103	
	97		44	104	
	98		45	105	
	99		46	106	
	100		47	107	
	101		48	108	
	102		49	109	
	103		50	110	
	104		51	111	END

Figure 11. Table Lookup With Interpolation

with more sophisticated (and expensive) line terminators. The final, and usually most persuasive, argument in favor of serial communication is that it may be the only method available to accomplish the job. The obvious example of this is telecommunications where it is necessary to encode parallel information into serial format in order to communicate via the telephone network. The intent of this section is to show how the facilities of the MCS-48™ can be brought to bear on the problem of serial communication.

eighth data bit usually consists of even parity on the remaining seven data bits; for the purposes of this discussion the eighth bit will be considered only as data. A minor variation of this format deletes one of the STOP bits. An algorithm which might be used to sample serial data under software control using a microprocessor is shown in Figure 13. The basic intent of this algorithm is to minimize the effects of distortion and transmission rate variations on the reliability of the communication by sampling each data bit as close to its center as possible. Upon entry to this routine the software first samples the incoming data in a tight loop until it is sensed as a MARK (logical one). As soon as a MARK is detected, a second loop is entered during which the software waits until the received data goes to a SPACE (logical zero). The purpose of this construction is to detect as accurately as possible the leading edge of the START bit. This instant of time will be used as a reference point for sampling all of the following bits in the character. After sensing the leading edge of the START bit a wait of one half the expected bit time is implemented. The period of the incoming signal is called P for convenience. At the end of this wait the serial line is tested—if it is MARK then the START bit was




Figure 12. Serial ASCII Code

Probably the most common form of serial communication is that used by the ubiquitous Teletype—serial ASCII. This format, shown in Figure 12, consists of a START bit (0 or SPACE) followed by eight data bits which are in turn followed by two STOP bits (1 or MARK). In actual practice the




Figure 13. Sample Serial Input Routine

invalid and the process is reinitialized. If the line is still a SPACE, then the START bit is assumed to be valid and a delay of one bit time is started. At the completion of the delay the first data bit is sampled and a new delay of one bit time is initiated. This process is repeated until all eight data bits have been sampled. The last bit sampled is checked to determine if it is a valid STOP bit (a MARK). If it is, the character is assumed to be valid; if it is not, the character has a framing error and is probably invalid. A listing of a program which implements the above procedure is shown in Figure 14.

A disadvantage of the approach outlined in Figure 13 is that while the processor is inputting data serially it must totally dedicate itself to this task. Accurate timing can only be maintained if the program remains in a tight wait loop without allowing itself to be diverted to other functions. During reception of a character from a Teletype

the processor will spend only a 100µsecs or so processing data and the rest of the 100 milliseconds waiting to do the processing at the right time. This lack of efficiency (approximately 0.1%) in the utilization of processing power is why devices such as the 8251 USART find broad application in micro-processor systems.

```

LOC  OBJ  SEQ  SOURCE STATEMENT
0  .....
1  :
2  :   SIMPLE SERIAL INPUT
3  :   -THIS CODE ASSUMES RxD IS
4  :   CONNECTED TO P14 TO
5  :
6  : .....
7  :
8  :
9  : COUNTS
10 :
11 :
0007  12 COUNT EQU 07  : COUNTS
0008  13 BITNO EQU 0   : NO OF BITS TO RECEIVE
0009  14 DLYM EQU 2    : NO DLY COUNT
000A  15 DLYD EQU 00AH : LC DLY COUNT
16 :
0100  17 DMC 100H     :
18 :
0101  18 JLOOP      : LOOP UNTIL RxD=MARK
19 :
0102  19 JTO 0       : NO LOOP UNTIL RxD=SPACE
20 :
0103  20 JTO 0       : WAIT THE BIT TIME
21 :
0104  21 CALL MBIT   :
22 :
0105  22 JTO 0       : IF FALSE START REINITIALIZE
23 :
0106  23 JTO 0       : ELSE SET BIT COUNT
24 :
0107  24 MOV COUNT, RPTING-1
25 :
0108  25 JTO 0       : WAIT 1 BIT TIME
26 :
0109  26 LOOP CALL MBIT
27 :
010A  27 CALL MBIT   :
28 :
010B  28 CALL MBIT   :
29 :
010C  29 CALL MBIT   :
30 :
010D  30 CALL MBIT   :
31 :
010E  31 CALL MBIT   :
32 :
010F  32 CALL MBIT   :
33 :
0110  33 DJNZ COUNT, LOAD
34 :
0111  34 CLR C
35 :
0112  35 JTO EXIT
36 :
0113  36 CPL C
37 :
0114  37 IN R17, RPT
38 :
0115  38 JTO 0       : LOAD DATA
39 :
0116  39 LOAD CLR C
40 :
0117  40 JTO LLLA
41 :
0118  41 CPL C
42 :
0119  42 JTO LLLA
43 :
011A  43 DMC 0
44 :
011B  44 JLOOP
45 :
011C  45 JMP LLOOP
46 :
47 :
48 :
49 :
50 :
51 :
52 :
53 :
54 :
55 :
56 :
57 :
58 :
59 :
END

```

Figure 14. Simple Serial Input

The 8251 USART is simple to interface to the MSC-48. Figure 15 shows such an interface. The USART requires a high speed clock (CLK), an initialization signal (RESET), data clocks (TxC and RxC), and data in order to operate. A circuit showing the connection of an 8748 to an 8251 USART is shown in Figure 15. In the circuit shown the high speed clock (which is used for internal sequencing by the USART) is provided by con-

the START bit. Although this results in the waste of processing power, the second problem is even more serious. For longer messages the required accuracy of the clocks becomes more and more stringent. Using the sampling technique discussed a cumulative error of one half a bit time in the time at which a bit sample is taken will result in erroneous reception. The maximum timing error which can be tolerated and yet still allow proper detection of an 11 bit ASCII character is then:

$$E_{max} = \frac{0.5 \cdot \text{BIT TIME}}{\text{CHARACTER TIME}} - \frac{0.5P}{11P} = 4.5\%$$

where P is the period of single bit. The corresponding calculation for a 32 bit character yields:

$$E_{max} = \frac{0.5P}{32P} = 1.6\%$$

Since this calculation does not allow for distortion on the signals, it is obvious that either extremely stable clocks will be required or a more tolerant algorithm must be devised. This problem is particularly serious at relatively high baud rates where the resolution of the counter (80µsecs with a 6 MHz crystal) becomes a significant percentage of the period of the received signal. At the 110 baud rate of the Teletype the 80µsec resolution of the clock allows a maximum accuracy of 0.33%; at 2400 baud this figure is reduced to 3.8%.




Figure 20. Detecting RxD Edges

Both efficient detection of the start bit and increased timing accuracy can be obtained if the MCS-48 can detect edges on the incoming received data (RxD). A hardware construct which allows this is shown in Figure 20.

The received data (RxD) is Exclusive NORed with bit seven of port two and fed into the TEST (T1) pin of the MCS-48. By manipulating P27 the program can now cause T1 to be either RxD or \overline{RxD} . (If P27 = 1 then T1 = RxD; if P27 = 0 then T1 = \overline{RxD} .) Note that not only can T1 be tested directly by the software but that it is the input which is used when the MCS-48 timer is in the event counter mode. The significance of this will be discussed later. The relationship between T1, P27, and RxD is given by the Boolean expression:

$$T1 = P27 \cdot \overline{RxD} + \overline{P27} \cdot RxD$$

Figure 21 flowcharts a means of utilizing this hardware construct to avoid the necessity of wasting time in program loops to detect the leading edge of the start bit. The receive operation is initialized when the program desiring to receive serial data calls the INIT subroutine (Figure 21a). Since INIT is going to manipulate the timer the first action it performs is to disable the timer overflow interrupt. Its next step is to set P27 to a logical 1. Setting P27 in this manner causes the TEST 1 input to the MCS-48 to follow RxD. By setting up the receive circuitry in this manner a high to low transition will occur on TEST 1 when the RxD goes from the MARKING to SPACING state (i.e. the START




Figure 21a. Interrupt Driven Serial Receiver




Figure 21b. Interrupt Driven Serial Receive Flowchart

bit occurs). By setting the timer to OFFH and enabling it in the event count mode, the INIT routine sets up the MCS-48 to generate a timer overflow interrupt on the next MARK to SPACE transition of RxD (the TEST 1 input doubles as the event counter input). Before returning to the calling program the INIT routine sets a flag (RDF) which will be cleared by the receive program when the requested receive operation is complete. INIT also sets a value into a register called BCOUNT. The receive program interprets BCOUNT as follows:





Figure 21c. Interrupt Driven Serial Receive Flowchart

In order to request the reception of the 11 bit ASCII code INIT would set BCOUNT to 11001011B. The start bit has been neither verified nor detected and 11 bits (1011B) are required.

After INIT is called the reception of the individual serial data bits will proceed on an interrupt driven basis until a complete character has been assembled. When this occurs the interrupt driven program will set the RDF (Receive Done Flag) to a zero to indicate that it has completed the requested operation and then terminate itself. The procedure which is used to accomplish this is shown in Figures 21b and 21c.

Since all operations of this program are the result of the occurrence of a timer overflow interrupt, it is necessary to briefly review the interrupt structure of the MCS-48. There are two sources of interrupt; an external interrupt which is the result of a logical zero signal applied to the INT pin of the MCS-48, and an internal interrupt which is caused by a timer overflow condition. The timer overflow occurs whenever the timer is incremented from OFFH to zero whether it be in the timer or event count mode. When one of these events occurs the hardware in the MCS-48 forces the execution of a CALL. This CALL has a preset address of location 3 if it is due to the external interrupt and location 7 if it is due to a timer overflow. If both of these

events occur simultaneously the external interrupt will take precedence. The CALL automatically saves the contents of the program counter for the running program and its PSW (program status word) on a stack the hardware maintains in RAM locations 8-23. Although the hardware saves the program counter and PSW, it remains the responsibility of any interrupt driven software to make absolutely certain that it does not modify any memory locations or registers which are being used by the main program. The most convenient way of ensuring this in the MCS-48 is to dedicate the second bank of registers (RB1) to the interrupt driven program. One of these registers has to be used to save the accumulator (which is not part of the register bank) but seven registers remain; including two which can be used as pointers to the rest of the RAM (R0 and R1). Note that if this approach is taken then these registers have to be allocated between the program which services the external interrupt and the one which services the timer overflow. This problem is somewhat alleviated by a hardware lockout which prevents the timer overflow interrupt from interrupting the external interrupt service routine and vice versa. This is implemented by locking out new interrupts between the time an interrupt is recognized and the time a RETR instruction is executed. The RETR instruction is like a normal RET (return from subroutine) except that the PSW as well as the program counter is restored. The RETR instruction can be very much thought of as a return from interrupt instruction in the MCS-48.

The receive program under discussion uses register bank 1 in the manner described. Whenever a timer overflow occurs (e.g. on the next MARK to SPACE transition of RxD after INIT is called), control is passed (by the hardware generated CALL) to the point labeled TIMER OFLO in Figure 21b. This program segment immediately selects register bank 1 (RB1) and then saves the accumulator (A) in a location called ATEMP which is actually R7 of RB1. The program then tests bit seven of BCOUNT (R6 of RB1) to find out if a START bit has been verified (i.e. the edge of the START bit has first been detected and then verified to still be a SPACE one-half a bit time later. If BCOUNT [7] is a zero the START has been verified and the program proceeds to set the timer to P (the period of the serial bit), get the current serial data into the carry bit, and then shift the carry bit into a buffer. After saving the data the program decrements BCOUNT and tests it for zero. If BCOUNT is zero the receive operation is complete so the program sets RDF to a zero and disables timer overflow interrupts. Whether or not BCOUNT is zero, control is passed to EXIT where A is loaded with ATEMP and a

RETR is executed. Note that since the state of the flip flop which selects RB1 is saved as part of the PSW, the execution of RETR automatically selects the register bank which was active when the interrupt occurred.

If BCOUNT [7] is still set when it is tested, control is passed to START (Figure 21c) where bit 6 is tested to determine if the START has been detected yet. If BCOUNT [6] is set it indicates that this is the first occurrence of a timer overflow since the receive process was initialized by the INIT subroutine. If this is so, the program assumes that the START bit has just started and therefore it sets the timer to one-half of a bit time ($1/2 P$), starts the timer in the timer mode, and clears BCOUNT [6] to indicate that the START bit has been detected. The next overflow will again result in the execution of the program in Figure 21b and again BCOUNT [7] will be found to be set. This time, however, BCOUNT [6] will be reset and the program will know that it should test the START bit to ensure that it is still a SPACE. This test is performed and if successful the timer is set for a bit period P and BCOUNT [7] is reset so that on the next occurrence of a timer overflow the program will know that it should start assembling serial bits into a character. If the test is unsuccessful, the subroutine INIT is used to reinitialize the receive program. In either case control is passed to EXIT where a return from interrupt mode occurs.

This receive program, listings of which appear in Figure 22, allows the reception of serial characters transparently to the main running software. After INIT is called the main program has only to check RDF periodically to find out if there is data in the buffer for it. It would be fairly easy to 'double buffer' this operation by providing a buffer which the receive program uses to deserialize the incoming code and a second buffer to store the assembled character. If the program would reinitialize itself upon completion, the reception of a string of characters could proceed in much the same way as it would if a status driven USART were being used.

Although this program solves the first problem of software controlled reception (lack of efficiency) the second problem—sensitivity to frequency variations—remains. An example of a code which would be susceptible to this problem is the 31,26 BCH code commonly used in supervisory control systems. (A supervisory control system is, in essence, a remote control system which allows a human or computer operator the control of a system via a serial communications link.) The BCH codes are used because of their error detection capabilities and are a class of cyclical redundancy

```

SERIAL INPUT USING THE MCS-80
THIS CODE REQUIRES HARDWARE
DRIVEN BY P00 P01, TO USE
THIS ROUTINE CALL INIT.
WHEN P00=0 THE ASSEMBLED
CHARACTER WILL BE IN WBUF
.....
0023 FE 71 START; MOV A,BCOUNT
0024 0037 72 JNB
73
74 IF TEST1=0 THEN
0025 0636 75 JTI SLD
76
77
78
79
80
81
82
0026 23C7 83 MOV A,0-P
0027 00 84 MOV T,A
0028 56 85 $STRT Y
002C 0037 86 MOV P0,P0
002E 05 87 EN I
002F FE 88 MOV A,BCOUNT
0030 537F 89 MOV A,P0
0032 46 90 MOV BCOUNT,A
0033 043F 91 JNB DEBIT
92
93
94 ELSE
95
96
97
98
99
0035 1041 100 SLD; CALL INIT
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
.....
0037 03C 103 SLD; MOV A,0-(P/P)
0038 62 104 MOV T,A
0039 55 105 $STRT Y
003A FE 106 MOV A,BCOUNT
003B 537F 107 MOV A,P0
003C 46 108 MOV BCOUNT,A
109
110
111
112
113
003F FF 114 $STRT; MOV A,ATEMP
0040 03 115 WTR
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
.....
0041 35 130 INIT; DIS TOUT;
0042 0000 131 OR, 0,0
0043 007F 132 MOV A,-1
0044 62 133 MOV T,A
0045 4E 134 $STRT CNT
0046 0000 135 MOV 010,0
0047 0001 136 MOV 010,0
0048 0001 137 MOV 010,0
0049 0000 138 MOV 010,0
004A 0000 139 EN
004B 05 140 DEIT
141
142
143
END OF PROGRAM
END

```

Figure 22. Interrupt Driven Serial Receive Program

Codes such as those used in synchronous data communication (e.g. BISYNC or SDLC). BCH codes, named after their originators Bose, Chaudhuri, and Hocquenghem, are characterized by having a length of $n = 2^m - 1$. The number of redundant check bits is k , where k is a positive integer (clearly $mt > k$). The 31,26 code fits this format with $m=5$ and $k=5$. The length of each message is $n=2^5-1=31$ bits, including 5 redundant bits, leaving 26 bits available for data transmission. With an appropriate poly-

nomial BCH codes can detect all errors consisting of $2t$ error bits and all burst errors of mt or fewer bits. The 31,26 BCH code will therefore detect any erroneous messages with 1 or 2 errors or bursts of errors of less than 5 bits. The 31,26 format (shown in Figure 23) requires the reception of a start bit followed by 31 information bits, clearly beyond the capability of the USART but perhaps within reach of a program controlled approach using the MCS-48 itself.




Figure 23. 31,26 BCH Code

A concept which reduces sensitivity to frequency deviations and thus allows the reception of longer codes is shown pictorially in Figure 24. The first line of this timing chart shows an alternative ones and zeros pattern on the RxD with a period of 5 milliseconds. The second line shows that by sampling at a period of exactly 5 milliseconds the data can be properly interpreted. The third and fourth lines show the effects of sampling with a period of six and four milliseconds respectively. In either case, an error occurs at the third sample where both periods result in sampling on an edge of the RxD signal. The third line of Figure 24 shows a hybrid sampling scheme which, based on some additional information, switches sampling periods between the two values. As can be seen in Figure 24, the data is sampled with a 4 millisecond period until the sampling begins to fall behind the data; at this point the sampling period is increased to six milliseconds and the sampling first catches up and then passes the center point of the data. As soon as this happens, the sampling period reverts to the 4 millisecond period and the cycle repeats. It can be seen that this scheme sets up a pattern which repeats indefinitely and the data can be successfully sampled. Note that the sampling pattern established is alternating periods of four and six milliseconds. The average period of this pattern, as might be expected, is 5 msec. Line 5 of Figure 24 shows the effect of a change in transmission speed to a period of 5.5 msec with no change in the sampling time. The sampling is again successful but the new sampling pattern is 4-6-6-6; 4-6-6-6, etc. Note that the average sample is again equal to the period of the received data (5.5). While this scheme

does seem to work, the question of what additional information is needed remains.

The MCS-48 must somehow decide when it is drifting out of synchronization and take corrective action. By referring back to Figure 24 it can be seen that if the MCS-48 could determine where the edges of RxD occurred with respect to its sampling times then the additional information would be available. As can be seen in the figure the choice of sampling period can be based on the following rule:

If an edge on the RxD line occurs during the first half of the current sampling period, then use the short period for the next sample. If an edge occurs during the second half of the period, then use the long sampling period for the next sample.

If the data on the RxD line does not change, of course, the MCS-48 will drift out of synchronization just as the original algorithm did. As long as edges occur on TxD, however, synchronization can be maintained. To maximize the allowable time between edges, the following addition could be made to the above rule:

If no edge occurs on the RxD line during a sample, then change sampling period from short to long or vice versa.

Note that this addition to the rule will result in using an average of the two sampling periods when no edge occurs for several bit times.

The edges of RxD can be easily detected by the use of the same structure (the Exclusive - NOR gate) which was added to the MCS-48 in Figure 20. This gate, which is used to detect the edge on RxD which begins the START bit, can naturally be used to detect any edge. Since the timer is being used to time the bit period, however, the event count input (TI) is not useful during the receive itself. By connecting the output of this gate, however, to the INT input to the MCS-48 (see Figure 25) it is possible to detect edges on RxD with the event counter when the program is trying to detect the START bit and by the external interrupt when the program is using the timer to control the sampling times.




Figure 24. Various Sampling Alternatives





Figure 25. Modified Edge Detection.


A modification to the program of Figure 21 which implements this new sampling algorithm is shown in Figure 26. The first deviation from the original program is the addition of a routine (XISR, Figure 26) which is called when an external interrupt occurs (i.e. when an edge occurs on RxD). This routine saves the status of the running program and then stores the current value of the timer register in a location called SNAP (RS of RB1). After doing these operations the program complements bit 7 of port 2. Manipulating P27 in this manner will cause the Exclusive NOR gate to turn off the external interrupt and will set it up to generate another interrupt when the RxD line changes again (on another edge).

Because of this edge detection it is important to condition RxD with hardware filters to ensure that the edges of RxD are clean. Any ringing will cause repeated CALLs to XISR and probable erroneous operation. The changes to the START process (Figure 26c) are two-fold; first the TIMER is set to one half the average of the two sample periods when the START bit is first detected (BCOUNT [6] = 1), and second the processing of the edge information is initialized by presetting SNAP and clearing P27.


SNAP is preset so that when the reception of data actually begins (Figure 26b BCOUNT [7] = 0), the decision block which tests SNAP against LIMIT will be initialized. This block actually compares the value in SNAP with a LIMIT value which is used to determine if the sampling point is ahead or behind the actual midpoint of the serial data. If the sampling is ahead then the timer is set for TMIN; if the sampling is behind then the timer is set for



Hybrid Sampling Flowchart



Hybrid Sampling Flowchart



Hybrid Sampling Flowchart

TMAX. By presetting SNAP in the manner shown in the flowcharts the second rule of the algorithm, (i) no edge appears on the RxD line during a sample, then change the sampling periods short to long or vice versa) is automatically met. If an edge occurs then XISR will modify SNAP, if XISR is not invoked between two samples then the choice of timer periods will alternate. The only other significant change to the algorithm is that the INIT routine must now lock out all interrupts, not just the timer overflow interrupt, while it is operating. A program which uses this algorithm to receive a 32-bit message is shown in Figure 27.

LOC	OP	MO	COMMENT		
0				
1				
2				
3				
4				
5				
6				
7				
8				
9				
10				
11				
12				
13				
14				
15				
16				
17				
18				
19				
20				
21				
22				
0007	23	ATMP	EQ	07	STORAGE FOR A BURNING INTERRUPT
0008	24	BCCOUNT	EQ	06	CONTAINS NUMBER OF BITS IN MSG
0009	25	SNAP	EQ	05	TIMER PERIODS SHOWN ON RxD EDGE
000A	26	COUNT	EQ	02	WHILE COUNTER
000B	27	INT	EQ	01	PORTER
000C	28	BITNO	EQ	32	NUMBER OF BITS
000D	29	THRESH	EQ	25	TEST VALUE FOR MINIMUM SNAMP
000E	30	THRESH	EQ	10	MAX SAMPLE PERIOD
000F	31	THRESH	EQ	10	MINIMUM SAMPLE PERIOD
0010	32	THRESH	EQ	20	MAX MONITOR PERIOD
0011	33	THRESH	EQ	20	START OF SERIAL BUFFER
0012	34	THRESH	EQ	20	RECEIVE DONE FLAG
0013	35	THRESH	EQ	20
0014	36	THRESH	EQ	20
0015	37	THRESH	EQ	20
0016	38	THRESH	EQ	20
0017	39	THRESH	EQ	20
0018	40	THRESH	EQ	20
0019	41	THRESH	EQ	20
001A	42	THRESH	EQ	20
001B	43	THRESH	EQ	20
001C	44	THRESH	EQ	20
001D	45	THRESH	EQ	20
001E	46	THRESH	EQ	20
001F	47	THRESH	EQ	20
0020	48	THRESH	EQ	20
0021	49	THRESH	EQ	20
0022	50	THRESH	EQ	20
0023	51	THRESH	EQ	20
0024	52	THRESH	EQ	20
0025	53	THRESH	EQ	20
0026	54	THRESH	EQ	20
0027	55	THRESH	EQ	20
0028	56	THRESH	EQ	20
0029	57	THRESH	EQ	20
002A	58	THRESH	EQ	20
002B	59	THRESH	EQ	20
002C	60	THRESH	EQ	20
002D	61	THRESH	EQ	20
002E	62	THRESH	EQ	20
002F	63	THRESH	EQ	20
0030	64	THRESH	EQ	20
0031	65	THRESH	EQ	20
0032	66	THRESH	EQ	20
0033	67	THRESH	EQ	20
0034	68	THRESH	EQ	20
0035	69	THRESH	EQ	20
0036	70	THRESH	EQ	20
0037	71	THRESH	EQ	20
0038	72	THRESH	EQ	20
0039	73	THRESH	EQ	20
003A	74	THRESH	EQ	20
003B	75	THRESH	EQ	20
003C	76	THRESH	EQ	20
003D	77	THRESH	EQ	20
003E	78	THRESH	EQ	20
003F	79	THRESH	EQ	20
0040	80	THRESH	EQ	20

LINE	ASSEMBLY STATEMENT	LOC	HEX	SOURCE STATEMENT
0000	START	0000 1405	140	CALL INIT
0001	START TIMER;	0001 1406	141	;
0002	START TIMER;	0002 1406	141	;
0003	START TIMER;	0003 1406	141	;
0004	START TIMER;	0004 1406	141	;
0005	START TIMER;	0005 1406	141	;
0006	START TIMER;	0006 1406	141	;
0007	START TIMER;	0007 1406	141	;
0008	START TIMER;	0008 1406	141	;
0009	START TIMER;	0009 1406	141	;
0010	START TIMER;	0010 1406	141	;
0011	START TIMER;	0011 1406	141	;
0012	START TIMER;	0012 1406	141	;
0013	START TIMER;	0013 1406	141	;
0014	START TIMER;	0014 1406	141	;
0015	START TIMER;	0015 1406	141	;
0016	START TIMER;	0016 1406	141	;
0017	START TIMER;	0017 1406	141	;
0018	START TIMER;	0018 1406	141	;
0019	START TIMER;	0019 1406	141	;
0020	START TIMER;	0020 1406	141	;
0021	START TIMER;	0021 1406	141	;
0022	START TIMER;	0022 1406	141	;
0023	START TIMER;	0023 1406	141	;
0024	START TIMER;	0024 1406	141	;
0025	START TIMER;	0025 1406	141	;
0026	START TIMER;	0026 1406	141	;
0027	START TIMER;	0027 1406	141	;
0028	START TIMER;	0028 1406	141	;
0029	START TIMER;	0029 1406	141	;
0030	START TIMER;	0030 1406	141	;
0031	START TIMER;	0031 1406	141	;
0032	START TIMER;	0032 1406	141	;
0033	START TIMER;	0033 1406	141	;
0034	START TIMER;	0034 1406	141	;
0035	START TIMER;	0035 1406	141	;
0036	START TIMER;	0036 1406	141	;
0037	START TIMER;	0037 1406	141	;
0038	START TIMER;	0038 1406	141	;
0039	START TIMER;	0039 1406	141	;
0040	START TIMER;	0040 1406	141	;
0041	START TIMER;	0041 1406	141	;
0042	START TIMER;	0042 1406	141	;
0043	START TIMER;	0043 1406	141	;
0044	START TIMER;	0044 1406	141	;
0045	START TIMER;	0045 1406	141	;
0046	START TIMER;	0046 1406	141	;
0047	START TIMER;	0047 1406	141	;
0048	START TIMER;	0048 1406	141	;
0049	START TIMER;	0049 1406	141	;
0050	START TIMER;	0050 1406	141	;
0051	START TIMER;	0051 1406	141	;
0052	START TIMER;	0052 1406	141	;
0053	START TIMER;	0053 1406	141	;
0054	START TIMER;	0054 1406	141	;
0055	START TIMER;	0055 1406	141	;
0056	START TIMER;	0056 1406	141	;
0057	START TIMER;	0057 1406	141	;
0058	START TIMER;	0058 1406	141	;
0059	START TIMER;	0059 1406	141	;
0060	START TIMER;	0060 1406	141	;
0061	START TIMER;	0061 1406	141	;
0062	START TIMER;	0062 1406	141	;
0063	START TIMER;	0063 1406	141	;
0064	START TIMER;	0064 1406	141	;
0065	START TIMER;	0065 1406	141	;
0066	START TIMER;	0066 1406	141	;
0067	START TIMER;	0067 1406	141	;
0068	START TIMER;	0068 1406	141	;
0069	START TIMER;	0069 1406	141	;
0070	START TIMER;	0070 1406	141	;
0071	START TIMER;	0071 1406	141	;
0072	START TIMER;	0072 1406	141	;
0073	START TIMER;	0073 1406	141	;
0074	START TIMER;	0074 1406	141	;
0075	START TIMER;	0075 1406	141	;
0076	START TIMER;	0076 1406	141	;
0077	START TIMER;	0077 1406	141	;
0078	START TIMER;	0078 1406	141	;
0079	START TIMER;	0079 1406	141	;
0080	START TIMER;	0080 1406	141	;
0081	START TIMER;	0081 1406	141	;
0082	START TIMER;	0082 1406	141	;
0083	START TIMER;	0083 1406	141	;
0084	START TIMER;	0084 1406	141	;
0085	START TIMER;	0085 1406	141	;
0086	START TIMER;	0086 1406	141	;
0087	START TIMER;	0087 1406	141	;
0088	START TIMER;	0088 1406	141	;
0089	START TIMER;	0089 1406	141	;
0090	START TIMER;	0090 1406	141	;
0091	START TIMER;	0091 1406	141	;
0092	START TIMER;	0092 1406	141	;
0093	START TIMER;	0093 1406	141	;
0094	START TIMER;	0094 1406	141	;
0095	START TIMER;	0095 1406	141	;
0096	START TIMER;	0096 1406	141	;
0097	START TIMER;	0097 1406	141	;
0098	START TIMER;	0098 1406	141	;
0099	START TIMER;	0099 1406	141	;
0100	START TIMER;	0100 1406	141	;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TRANSMITTING SERIAL CODE

Serial transmission is conceptually far simpler than serial reception since no synchronization is required. All that is required is to use the timer to generate interrupts at the bit rate and present the character to be transmitted serially at an I/O pin. A program which does this is shown in Figure 28. The transmission of serial data becomes much more complicated if it must occur simultaneously with reception.

If both reception and transmission are to occur simultaneously then obviously contention will exist for the use of the timer. It is possible to allow the simultaneous reception and transmission of serial data using the timer as a general clock which controls software maintained timers. The attainable baud rates using such techniques are, however, limited and the use of a 8251 USART is probably

indicated in all but the most cost sensitive applications. An exception to this rule occurs when the system, although full duplex in nature, actually transmits the same data as it receives. An example of this is a microprocessor driving a terminal such as a Teletype. Although the circuit to the terminal is full duplex, the data that is transmitted is generally the same as that received. A minor modification to the program shown in Figure 26 would implement this mode of operation. The modification would be to the XISR routine and it would add the code necessary to place the Tx/D I/O pin in the same state as the Rx/D line. Since any change in Rx/D results in a call to XISR, this modification would cause the retransmission of any received data. Whenever it becomes necessary to transmit data which is not being received, the program of Figure 28 could be used in a half duplex manner.

LOC	OBJ	LOC	OBJ	LOC	OBJ	LOC	OBJ
1		000F	0A	37	IN	A, P2	
2		0010	0200	38	OUT	A, 0, 00H	
3		0012	0A	39	OUTL	P2, A	
4		0013	FE00	40	JC	BIT0H	
5		0015	0A07	41	ANL	P2, 0, C0H	
6		0017	0410	42	JMP	EXIT	
7		0019	0A10	43	BIT0H	DIRL, P2, 0, 00H	
8		001B	FF	44	EXIT:	MOV	A, 0TEMP
9		001C	03	45	RET0		
10				46			
11				47			
12				48			
13				49			
14				50			
15				51			
16				52			
17				53			
18				54			
19				55			
20				56			
21				57			
22				58			
23				59			
24				60			
25				61			
26				62			
27				63			
28				64			
29				65			
30				66			
31				67			
32				68			
33				69			
34				70			
35				71			
36				72			
37				73			
38							
39							
40							
41							
42							
43							
44							
45							
46							
47							
48							
49							
50							
51							
52							
53							
54							
55							
56							
57							
58							
59							
60							
61							
62							
63							
64							
65							
66							
67							
68							
69							
70							
71							
72							
73							