



เครื่องแสดงคำบรรยายประกอบภาพ  
VIDEO CAPTION MIXER



ปฏิญานินพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
ภาควิชาวิศวกรรมคอมพิวเตอร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2534

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

007661

ปริญญานิพนธ์ปีการศึกษา 2534


ภาควิชา วิศวกรรมคอมพิวเตอร์

คณะ วิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องแสดงค่าบรรทัดประกอบภาพ

ผู้จัดทำ นาย ไกรฤกษ์ ฤกษ์ศรีมงคล  
นาย ทรงยศ คันทมานนท์  
น.ส. ศิวาณี จรัสวชิรกุล



 อาจารย์ที่ปรึกษา

( คร. บญวัฒน์ อัครฐ )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาและเพื่อเผยแพร่ให้คนอื่นได้ใช้ อาจารย์ที่ปรึกษา  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

( อาจารย์ วัชระ อัครวิริยะ )

## วัตถุประสงค์

1. ช่วยในการจัดทำวีดีโอเทป
2. ช่วยในการจัดแสดงค่าบรรณาธิกรรประกอบภาพที่แสดงลุ่มบ่งจอทีวี

## ขอบเขตของโครงการ

1. สร้างชิ้นงานของเครื่องแสดงค่าบรรณาธิกรรประกอบภาพที่สมบูรณ์
2. สามารถเชื่อมต่อเครื่องกับไมโครคอมพิวเตอร์ได้
3. อุปกรณ์อินพุตมาตรฐานของเครื่องคือ คีย์บอร์ด IBM
4. อุปกรณ์เอาต์พุตมาตรฐานของเครื่องคือ LCD GRAPHIC
5. ความคุมความสามารถของเครื่องให้เป็นไปตามจุดประสงค์ที่ได้ตั้งไว้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## คำนำ

ในปัจจุบันโทรทัศน์ และ เครื่องเล่นเทปโทรทัศน์ เป็นสิ่งสร้างความบันเทิงและช่วย  
เผยแพร่ข่าวสาร ที่มีให้กันอย่างแพร่หลายอยู่ตามบ้านเรือนทั่วไป รวมทั้ง กล้องถ่ายภาพวิดีโอ และ  
อุปกรณ์ที่ใช้งานเกี่ยวข้องกับสัญญาณภาพในลักษณะเดียวกัน (เช่น วิดีโอดีวีดี , คอมแพคดีวีดีแบบมีภาพ  
ประกอบ) นับวันจะได้รับความนิยมมากขึ้นเรื่อยๆ

โครงการนี้จึงเป็นโครงการที่ จัดทำขึ้นเพื่อ ให้ผู้ใช้สามารถเพิ่มประโยชน์ในการใช้  
งาน เครื่องอุปกรณ์ ที่เกี่ยวข้องการรับส่งสัญญาณภาพดังกล่าว ให้สามารถจัดทำ และแสดงข้อความ  
ข่าวสาร หรือ วันเวลา ให้ปรากฏแทรก ซ้อนทับภาพบนทีวี ในลักษณะที่ปรากฏซ้อนบนภาพรายการ  
ปกติ หรือใช้เพื่อ จัดทำข้อความบรรทัดประกอบภาพ ลงในวิดีโอเทป อีกทั้งยังสามารถติดต่อ ส่ง  
ถ่ายข้อมูลกับ ร่วมกับเครื่องไมโครคอมพิวเตอร์ทั่วไป ได้อีกด้วย

สำหรับโครงการนี้ ผู้จัดทำไม่ได้มุ่งหวัง เพื่อการใช้งานในระดับห้องส่งโทรทัศน์  
หรือ ในระดับ สตูดิโอ (STUDIO) เพราะการใช้งานระดับนี้ มีการใช้เครื่องที่คุณภาพสูงอยู่แล้ว  
แต่ผู้จัดทำมุ่งหวัง เพื่อใช้งาน ตามบ้านเรือนทั่วไป , ในร้านอาหาร, โรงแรมขนาดเล็ก หรือ ใน  
ธุรกิจขนาดเล็ก ที่ไม่จำเป็นต้องใช้ คุณภาพในการแสดงที่ดีมาก โครงการนี้ จึงถูกออกแบบให้  
สามารถใช้งานได้ง่าย มีขนาดเล็ก และมีราคาถูก

คณะผู้จัดทำหวังว่าโครงการนี้จะเป็นประโยชน์ต่อผู้สนใจ และต้องการนำโครงการ  
นี้ไปใช้ตามที่ต้องการ

คณะผู้จัดทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เครื่องแสดงค่าบรรณาการประกอบภาพ

นาย ไกรฤกษ์ ฤกษ์ศรีมงคล

นาย ทรงยศ คันธมานนท์

น.ส. ศิราณี จรัสวีรกุล

อาจารย์ที่ปรึกษา

ดร. บุญวัฒน์ อัครฐ

อาจารย์ วัชร ฉัตรวิริยะ

ปีการศึกษา 2534

### บทคัดย่อ

ปฏิญานพนธ์ฉบับนี้ กล่าวถึง การสร้างเครื่องมือที่ช่วยใน การแสดงข้อความข่าวสารต่างๆ ให้ปรากฏบนหน้าจอโทรทัศน์ พร้อมกับรายการปกติ โดยมีจุดประสงค์เพื่อช่วย ในการจัดทำวิดีโอ เทป และช่วยในการจัดแสดงค่าบรรณาการประกอบภาพ ที่แสดงอยู่บนหน้าจอทีวี ซึ่งมีการใช้งานร่วมกับเครื่องเล่นกลับสัญญาณภาพ ในแบบต่างๆ เช่น เครื่องเล่นวิดีโอเทป เครื่องเล่นเลเซอร์ดีวีดี กล้องถ่ายภาพวิดีโอ ฯลฯ โดยมีมุ่งหวังสำหรับใช้งานทั่วไป ซึ่งถูกออกแบบให้ง่ายต่อการใช้ และ ใช้งบประมาณในการสร้างที่ประหยัด

ในการสร้างเครื่องแสดงค่าบรรณาการ ประกอบภาพนี้จะต้องศึกษาถึง การแสดงผลบนหน้าจอ ทีวี , การประมวลผลข้อความที่จะนำออกแสดงบนหน้าจอทีวี และ ส่วนเชื่อมโยงระหว่างการประ

เอกสารนี้เป็นผลและการแสดงผลบนจอทีวี รวมทั้งเขียนโปรแกรมควบคุมการทำงานของเครื่องให้เป็นไป  
ไม่ว่ากรณีตามหน้าที่การใช้งาน มิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

VIDEO CAPTION MIXER

MR. KRAIRIRK RIRKSRIMONGKOL

MR. SONGYOT KANTHAMANON

MISS. SIRANEE JARASWACHIRAKUL

ADVISOR

DR. BOONWAT ATTACHOO

MR. WATCHARA CHATWIRIYA

YEAR 1991

ABSTRACT

This thesis presents the equipment for displaying any message on television while the normal program still showing. The purpose of this project is to assist video tape creation and display subtitle of picture that shows on television.

This project can be used with a video cassette recorder, laser disc, video camera and etc. The concept design of this project is for general use, thus it's designed to be easy to use and has economic cost.

In designing the video caption mixer, we must study about displaying picture of television, processing of message that we want to show, linking the processing part with the displaying part together and write the program to control the machine to work properly.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญ

เรื่อง	หน้าที่
บทที่ 1 การแสดงผลบนจอทีวี	
1.1 ทฤษฎีของจอทีวี	1
1.1.1 การสแกนแบบอินเตอร์เลส	2
1.1.2 จำนวนเส้นสแกนทางแนวตั้งและแนวนอน	2
1.2 การแสดงตัวอักษรบนจอภาพ	3
1.2.1 คล็อดสำหรับตัวอักษร	3
1.2.2 คอตคล็อด	4
1.3 CRT CONTROLLER 6845	5
1.3.1 ขาสัญญาณต่าง ๆ ของ 6845	7
1.3.2 6845 กับวีจีทีเตอร์ภายในที่โปรแกรมได้	9
1.3.3 การอินเตอร์เฟสระหว่างสกินเมมโมรี่ ของ 6845 กับความเคเตอร์เซนเนอเรเตอร์	10
1.3.4 โหมดการสแกนของ 6845	12
บทที่ 2 การประมวลผลข้อความที่นำออกแสดงบนจอทีวี	
2.1 Z80-CPU	13
2.1.1 โครงสร้างของชิพชิพ Z80	13
2.1.2 วีจีทีเตอร์ที่ใช้งานใน Z80	15
2.1.3 การจัดการของ Z80	18
2.1.4 การทำงานของชิพชิพในแต่ละคำสั่ง	21
2.1.5 ชุดคำสั่งของ Z80	21
2.2 ส่วนรับข้อมูล (KEYBOARD)	23
2.2.1 โครงสร้างของคีย์บอร์ดของ เครื่องไมโครคอมพิวเตอร์	23
2.3 ส่วนแสดงผล (LCD GRAPHIC)	25
2.3.1 คุณสมบัติของจอภาพหลักเทลวแบบจุดเมตริกซ์ใช้	25
2.3.2 การอินเตอร์เฟส LCD	32

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น ไม่ควรเผยแพร่  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามทำซ้ำหรือดัดแปลงในเชิงพาณิชย์โดยไม่ได้รับอนุญาต  
จากเจ้าของเอกสารทุกประการ

2.4 8255 (PROGRAMABLE PERIPHERAL INTERFACE)	35
2.4.1 คุณสมบัติของ 8255	35
2.4.2 การอินเทอร์เฟส 8255	36
2.4.3 การโปรแกรม 8255 ในโหมดต่าง ๆ	37
2.5 REAL TIME CLOCK (RTC)	47
2.5.1 โครงสร้างของ RTC	47
2.5.2 การใช้งาน MM58167	47
2.5.3 ส่วนประกอบที่สำคัญของ MM58167	48
บทที่ 3 เครื่องแสดงค่าบรรทัดประกอบภาพ	
1. ภาคการแสดงผลบนจอทีวี	53
2. ภาคการประมวลผลข้อความที่นำออกแสดงบนจอทีวี	58
3. ภาคเชื่อมโยงระหว่างการประมวลผล และการแสดงผลบนจอทีวี	59
SYSTEM BLOCK DIAGRAM	62
บทที่ 4 โปรแกรมควบคุมการทำงาน	
4.1 คำอธิบายโปรแกรม	64
สรุปผลโครงการ	71
ปัญหาและแนวทางการแก้ไข	72
FLOWCHART	
ภาคผนวก (DATA SHEET)	


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1. การแสดงผลบนจอทีวี

1.1 ทฤษฎีของจอทีวี

หลอดจอทีวีที่เราใช้กันอยู่นั้น มีชื่อเรียกทางเทคนิคว่า หลอดรังสีคาโทด หรือ CATHODE RAY TUBE (CRT) กล่าวคือ CRT ก็คือหลอดสุญญากาศ ที่พื้นผิวจอด้านในจะถูกฉาบด้วยสารเรืองแสง ซึ่งสารเรืองแสงนี้มีหลายประเภททั้งนี้ทั้งนั้น ขึ้นอยู่กับจุดประสงค์สำหรับงาน เช่น อาจใช้สารเรืองแสงฉาบเพื่อกำเนิดแสงสีส้ม, สีเขียว, สีขาวและดำ, สีแดงและสีน้ำเงินหรือสีอื่นๆในสามที่อิลเลคตรอนยิงมากระทบกัน ตำแหน่งที่วางปืนอิลเลคตรอนจะอยู่ที่ตอนปลายสุดของคอหลอด เมื่อปืนอิลเลคตรอนปล่อยอิลเลคตรอนออกมา อิลเลคตรอนนี้จะวิ่งเข้าไปชนพื้นผิวด้านใน(ที่ฉาบด้วยสารฟลูออเรสเซนต์) ของจอ ซึ่งจะทำให้เกิดจุดฟอสเฟอร์สว่างขึ้นเป็นลักษณะจุดตรงกลางจอให้เราเห็นได้จุดสว่างที่เห็นอยู่นี้ เราสามารถที่จะควบคุม ตำแหน่งของมันบนหน้าจอได้โดยการทำให้ลำอิลเลคตรอนที่พุ่งออกไปนั้นหักเหทิศทางซึ่งวิธีที่จะทำให้เกิดการหักเหของลำอิลเลคตรอนได้มี 2 วิธีที่นิยมใช้ด้วยกันหรือการหักเหโดยใช้แม่เหล็กไฟฟ้า (ELECTROMAGNETIC) และการหักเหโดยใช้ไฟฟ้าสถิตย์ (ELECTROSTATIC)

ในที่นี้จะกล่าวถึงเฉพาะวิธีใช้แม่เหล็กไฟฟ้าเพราะนิยมใช้กันมาก วิธีการของการใช้แม่เหล็กไฟฟ้ามาใช้เป็นตัวหักเหก็คือจะใช้ขดลวด 2 ชุดที่แยกชุดกันมาวางซึ่งแนวตั้ง 1 คู่ และแนวนอน 1 คู่ ตรงบริเวณกลาง ๆ คอหลอด และขดลวดแต่ละชุดนี้จะถูกป้อนสัญญาณที่ต่างกัน กล่าวคือ ขดลวดทางแนวตั้ง จะมีผลต่อจุดที่สว่างบนจอภาพในตำแหน่งทางแนวตั้งเท่านั้น เช่นเดียวกัน ขดลวดทางแนวนอนก็จะมีผลต่อ จุดสว่างของจอภาพในทางแนวนอนเพียงอย่างเดียวแต่จะมี CRT บางประเภท ที่ผู้ใช้สามารถ กำหนดตำแหน่งอินพุท ของสัญญาณ ทั้งทางแนวตั้งและแนวนอนได้โดยตำแหน่งของจุดบนของ CRT แบบนี้จะแปรผันโดยตรงเป็นเชิงเส้น กับแรงดันที่ป้อนแก่ขดลวดหักเหทางแนวตั้งและทางแนวนอน ทั้ง 2 ซึ่งเราจะพบเห็น CRT แบบนี้ ได้แก่ CRT เวคเตอร์ และ CRT กราฟฟิกเป็นต้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรเผยแพร่โดยไม่ได้รับอนุญาต  
 อกสพพันเสียบ  
 รูปที่ 1.1.1 แสดงการหักเหโดยวิธีแม่เหล็กไฟฟ้า

CRT ที่พบเห็นกันอยู่โดยทั่วไปจะมีการสแกนของภาพเป็นแบบราสเตอร์ (RASTER) ซึ่งจอชนิดนี้นำมาใช้กับทีวีเทอร์มินัล (มอนิเตอร์) เพื่อใช้สำหรับแสดงข้อมูลที่เป็นอักขระในรูปแบบต่าง ๆ การสแกนของเส้นราสเตอร์นี้เป็นผลการกระทำร่วมกันระหว่างแรงหักเหทางแนวตั้งและแนวนอน แต่ลักษณะของเส้นราสเตอร์ซึ่งไม่ก่อให้เกิดการแสดงผลหรือภาพใด ๆ ปรากฏออกทางหน้าจอให้เห็น เพราะยังมีขั้นตอนอีกหลายอย่าง ประการแรกเราต้องหาทางกำจัดตำแหน่งที่เกิดเส้นสะบัดกลับของเส้นสแกน ซึ่งอาจจะทำได้โดยการลดความเข้มของลำอิเล็กตรอนลงตอนที่เกิดการสะบัดกลับ นั่นคือการควบคุมความเข้ม (INTENSITY) ของสัญญาณวิดีโอที่ป้อนเข้ามา แล้วเราจึงจะสามารถทำให้จอแสดงผลต่าง ๆ ได้

### 1.1.1 การสแกนแบบอินเตอร์เลส

อีกวิธีหนึ่งที่นิยมใช้กันมากในการเพิ่มจำนวนของเส้นสแกนเพื่อใช้ในการแสดงผล ซึ่งเรารู้จักกันดีคือ การสแกนแบบอินเตอร์เลส (INTERLACED) ซึ่งใช้กันมากในระบบการรับส่งทีวี ในระบบการสแกนแบบนี้จะถูกรีเฟรชทุก ๆ ครึ่งจอภาพระหว่างการสแกนทางแนวตั้ง

ในระบบการสแกนแบบอินเตอร์เลสจะมีความทำงานแบ่งออกเป็น 2 ฟิลด์โดยเรามักเรียกว่าฟิลด์คู่และฟิลด์คี่ ซึ่งเมื่อ เรารวมการกระทำระหว่างฟิลด์ทั้ง 2 เข้าด้วยกัน ก็จะทำให้ภาพที่ปรากฏบนจอเป็นภาพที่สมบูรณ์ (ฟิลด์คู่ร่วมกับฟิลด์คี่ เราจะเรียกว่า 1 เฟรม) ดังนั้นภาพที่สมบูรณ์ได้ก็คือภาพ 1 เฟรมนั่นเอง แต่ปัญหาอย่างนี้สำหรับการสแกนแบบอินเตอร์เลสคือ ผลของการแบ่งอัตราการรีเฟรชออกเป็น 2 ส่วน เช่น ความถี่การสแกนทางแนวตั้งที่ เราใช้กันอยู่คือ 50 เฮิร์ต ดังนั้นในทางปฏิบัติจริงเส้นสแกนบนจะมีอัตราความถี่การรีเฟรชเพียง 25 เฮิร์ตเท่านั้น แทนที่จะเป็น 50 เฮิร์ตระบบทีวีที่เราใช้กัน 1 เฟรมประกอบด้วยจำนวนเส้นสแกน 625 เส้น

### 1.1.2 จำนวนเส้นสแกนทางแนวตั้งและแนวนอน

ในเมืองไทยเราใช้ทีวีระบบ PAL (PHASE ALTERNATING LINE) ซึ่งใช้ความถี่ทางแนวนอน 15625 เฮิร์ต และความถี่ทางแนวตั้ง 50 เฮิร์ต ดังนั้นจำนวนเส้นสแกนทางแนวนอนจากบนสุดจนถึงล่างสุดของจอภาพ จะเท่ากับ 312.5 เส้น ในบางช่วงจึงหะการสแกน

เราจำเป็นต้องทำการลบเส้นสะบัดกลับทั้งของเส้นสแกนแนวตั้งและแนวนอน ดังนั้นเส้นสแกนบางเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า เส้นจะเกิดการสูญเสียอันเนื่องมาจากการสะบัดกลับของเส้นสะบัดกลับทางแนวตั้ง ระบบวิดีโอไม่ว่ากรณีใดๆ ทั้งสิ้น ยึดห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ บางระบบอาจมีความต้องการในการทำการสะบัดกลับทางแนวตั้งทุก ๆ เส้นสแกน 21 หรือ

22 เส้น โดยจะมีเส้นรหัสเคอร์จำนวน 240 เส้นสำหรับใช้ในการแสดงข้อมูล และจำนวนข้อมูลที่ สามารถแสดงตามแนวนอนได้จะขึ้นอยู่กับ ความถี่วิดีโอที่ใช้ (สัญญาณวิดีโอจะถูกมอดคูลูเลตให้ อยู่ในรูปของความเข้มของลำอิเล็กตรอน ตัวอย่างเช่นถ้าเราใช้ความถี่การสแกนทางแนวนอนเท่ากับ 15625 เฮิรท์และ ต้องการแสดงตัวอักษร (CHARACTER) 100 ตัวต่อ 1 เส้นสแกน (ตัวอักษรแต่ละตัวกว้าง 8 จุดหรือ 8 คอก) ความถี่ของสัญญาณวิดีโอที่ใช้จะเท่ากับ 12.5 เมกกะเฮิรท์ (15625 x 8 x 100)) แต่ในระบบที่เป็นจริงแล้วเราต้องเผื่อสำหรับตัวอักษร เหล่านี้ไว้ประมาณ 20 เปอร์เซ็นต์ สำหรับช่วงเวลาที่เส้นสแกนทางแนวนอนสลับกลับและขอบทั้ง 2 ด้านของจอภาพ ดังนั้นความถี่ของสัญญาณวิดีโอขนาดนี้จะสามารถแสดงตัวอักษรได้แค่เพียง 80 ตัวเท่านั้น

## 1.2 การแสดงตัวอักษรบนจอภาพ

การแสดงภาพทางดิจิทัลมีแต่จุดขาวกับดำและเป็นจุด ๆ ไปไม่ต่อเนื่องเหมือนภาพ ทางอนาลอกเช่นภาพในเครื่องรับทีวี แต่มีส่วนที่เหมือนกันคือแสดงเป็นเส้นสแกนเช่นกัน เช่นใน เครื่องรับทีวีที่กล่าวว่าเป็น 625 เส้น นั้น จะมีเส้นขีดขวางจออยู่ 625 เส้น(ความจริงไม่ถึง เพราะจะต้องถูกแบ่งไปเป็นช่วงรีเทรซ (RETRACE) บางส่วน) เส้นต่าง ๆ เหล่านี้โดยเฉพาะใน ทีวีขาวดำเปรียบเสมือนการลากเส้นที่มีความหนักเบาไม่เท่ากันหลายๆเส้นทำให้เรามองเห็นเป็น ภาพ


แต่ในทางดิจิทัลเปรียบเสมือนเราแต้มจุดไปตามแนวไม้บรรทัดและจุดนี้มีอยู่ 2 สถานะเท่านั้นคือ ขาวกับดำ ถ้าให้เป็นสีขาว จะปรากฏเป็นจุดขาวบนจอภาพ แต่ถ้าให้เป็นดำ จะ กลมกลืนกับพื้นหลังของจอภาพ ไม่ปรากฏเป็นจุดบนจอภาพคือ ถ้าให้เป็นดำทั้งหมดก็จะไม่เห็น เส้นสแกน เส้นสแกน 1 เส้น ไม่ทำให้เกิดเป็นภาพตัวอักษรได้ เช่น เราจะให้แสดงภาพตัว อักษรในเมตริกซ์ 8x8 จะต้องใช้เส้นสแกน 8 เส้น เร็วกว่า หนึ่งบรรทัดตัวอักษร (CHARACTER ROW) เพราะจะแสดงตัวอักษรได้อีกหลาย ๆ ตัว

### 1.2.1 คล็อกสำหรับตัวอักษร (CHARACTER CLOCK)

ความถี่การสแกนทางแนวนอน 15.625 กิโลเฮิรท์ อาจจะต้องถูกเพิ่มขึ้นให้มีความถี่ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า สูงจากเดิม 100 เท่า เพื่อจะให้พื้นฐานเวลาจัดสรรให้แก่ ตัวอักษรในแต่ละตัว ซึ่งเราจะ ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและตีพิมพ์อย่างองถึงเจ้าของเอกสารทุกครั้งพิมพ์การนาเบเซ เร็วกว่าความถี่ 15,625 เฮิรท์นั้นว่า คล็อกสำหรับตัวอักษร จากรูปที่ 1.2.1 เราจะกำหนดค่าให้

เมตริกซ์สำหรับใช้แสดงผลมีขนาด 8 x 10 จุด แต่จะใช้แสดงผลมีขนาดเพียง 6 x 8 จุดเท่านั้น เหตุผลก็เพื่อที่จะแบ่งแยก ตัวอักษร แต่ละตัวที่อยู่ติดกันในสามารยอ่านได้สะดวก ดังนั้นช่วงคาบเวลาของแต่ละตัวจะนำเอาความถี่ของคอลล็อค มาทำการหาร 8 เพื่อใช้เป็นฐานเวลาของคอลล็อคสำหรับตัวอักษร จากนั้น ก็จะถูกหารด้วย 100 เพื่อใช้เป็นฐานเวลาของ HSYNC ต่อไปดังรูปที่

1.2.1




รูปที่ 1.2.1 การสร้างฐานเวลาของ CHARACTER CLOCK และ HSYNC

1.2.2 คอตกอลล็อค (DOT CLOCK)

สัญญาณคอตกอลล็อคทำหน้าที่เป็นสัญญาณนาฬิกาให้กับชิพรีจิสเตอร์ เพื่อใช้ในการสร้างสัญญาณวิดีโอ ที่นิยมใช้กันโดยทั่วไปจะมีความถี่ 12.5 เมกกะเฮิรตซ์ ( $1.5625 \times 10 \times 8 = 12.5 \times 10$ ) ซึ่งความจริงมีอยู่ที่ว่าถ้าหากความถี่ของมันสูงมากเท่าใดความละเอียดของ ตัวอักษร ที่ได้จะสูงตามไปด้วย

จากรูปที่ 1.2.2 เราจะอธิบายถึงการสร้างตัวอักษรแต่ละตัวบนจอ CRT โดยอาศัยเมตริกซ์ขนาด 8 x 10 เพราะฉะนั้นในแต่ละแถวของ ตัวอักษรจะมีความจำเป็นต้องใช้เส้นสแกนทั้งหมด 10 เส้น จากนั้นก็นำความถี่ ROW CLOCK มาหารด้วย 26 เพื่อให้ได้ความถี่ซึ่งค่างานวดัง 60.069 เฮิรตซ์ (สำหรับประเทศที่ใช้ไฟบ้านที่มีความถี่ 60 เฮิรตซ์ หรือจะไม่ว่ากรณีใดๆ ซึ่งสินค้าทั้งหมดนี้ให้ตัดแปลงเนื้อหาและอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ ต้องหารด้วย 31 เพื่อให้ได้ความถี่ซึ่งค่างานวดัง 50.4 เฮิรตซ์ )




รูปที่ 1.2.2 แสดงไทม์มิ่งที่เกิดจากฐานเวลาของคอตคล็อกที่ต่อเนื่องกัน


### 1.3 CRT CONTROLLER 6845

การทำงานของ CRT CONTROLLER เบอร์ 6845 จะมีการอ้างหรือกำหนดแอดเดรสของสกรีนเมมโมรี่ แต่ภายในตัวมันเองจะไม่มีหน่วยความจำหรือเมมโมรี่บรรจุไว้ นอกจากนั้นแล้วมันยังไม่ได้มีลอจิกคอตไทม์มิ่ง แต่มันจะผลิตสัญญาณ HSYNC และสัญญาณ VSYNC ขึ้นภายในตัวมัน เราสามารถที่จะโปรแกรมรีจิสเตอร์, สถานะ (STATUS) และลอจิกควบคุมแต่ละส่วนของบล็อกไดอะแกรมจากรูปที่ 1.3.1 ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.3.1 บล็อกไดอะแกรมแสดงลอจิกฟังก์ชันของ 6845



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 1.3.2 แสดงตำแหน่งการวางขาตัวชิพ 6845

## 1.3.1 ขาสัญญาณต่างๆของ 6845

สัญญาณของชิพ 6845 แบ่งได้เป็น 3 กลุ่ม คือ สัญญาณที่ใช้ในการอินเตอร์เฟสจาก ซีอาร์ทีคอนโทรลเลอร์ไปยังไมโครโปรเซสเซอร์และบัสของระบบ, สัญญาณกลุ่มที่ 2 คือสัญญาณที่ใช้อินเตอร์เฟส ซีอาร์ทีคอนโทรลเลอร์เข้ากับสกรีนเมมโมรี่และคาร์แรคเตอร์เซนเซอร์เรเตอร์ และสัญญาณกลุ่มสุดท้ายคือ สัญญาณที่ติดต่อกันโดยตรงระหว่างซีอาร์ทีคอนโทรลเลอร์กับจอโมนิเตอร์ หรือจอ CRT

ชื่อขา	คำอธิบาย	ชนิด	
ขาที่ต่อกับ ไมโครโปรเซสเซอร์	D0-D7	บัสข้อมูล	บิตสองทิศทาง
	CS	เลือกชิพ	อินพุต
	RS	เลือกรีจิสเตอร์	อินพุต
	R/W	เลือกการเขียนและการอ่าน	อินพุต
	E	สัญญาณซิงโครไนซ์อินนาเบิล	อินพุต
	CLK/RESET	สัญญาณนาฬิกา/รีเซ็ต	อินพุต
$V_{CC}$ , $V_{SS}$	แหล่งจ่ายไฟเลี้ยง	อินพุต	
ขาที่ต่อกับ หน่วยความจำ แสดงผลและ CG	$MA_0$ - $MA_{11}$	แอดเดรสของหน่วยความจำแสดงผล	เอาต์พุต
	$KA_0$ - $KA_4$	สัญญาณกำหนดแอดเดรสสวิตช์	เอาต์พุต
สัญญาณที่ต่อกับจอโมนิเตอร์	HSYNC	สัญญาณซิงโครไนซ์ทางแนวราบ	เอาต์พุต
	VSYNC	สัญญาณซิงโครไนซ์ทางแนวตั้ง	เอาต์พุต
	DISPEN	อินนาเบิลการแสดงผล	เอาต์พุต
	CURSOR	อินนาเบิลเคอร์เซอร์	เอาต์พุต
	LPSTB	ลโตรบปากกาแสง	อินพุต

ตารางที่ 1.3.1 แสดงสัญญาณและคำจำกัดความขาต่างๆ ของชิพ 6845

ขาสัญญาณกลุ่มแรก คือ สัญญาณที่จะใช้ในการ อินเตอร์เฟสกับ ระบบของไมโครโปรเซสเซอร์มีดังนี้ คือ

ขา D0-D7 เป็นเส้นสัญญาณข้อมูลแบบสองทิศทาง (BIDIRECTION) ที่สามารถ รับ และส่งสัญญาณจากสายสัญญาณนั้นในเวลาต่างกันได้ ซึ่งในที่นี้ คือ เป็นบัสที่ใช้สำหรับส่งผ่านข้อมูลระหว่าง ไมโครโปรเซสเซอร์ กับ รีจิสเตอร์ ที่อยู่ภายในตัวชิพ 6845 นั้นเอง

ขา CS เป็นขาสัญญาณอินพุตมาตรฐานไว้สำหรับเลือกชิพ ซึ่งเกิดจากการถอดรหัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาระดับปริญญาโทและปริญญาเอกเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ด้านการค้าของ สัญญาณแอดเดรสในระบบวีซีซี งานจะทำงานได้ก็ต่อเมื่อ มีสภาวะลอจิกเป็น 0 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต่อวงจรถึงเจ้าของเอกสารทุกครั้งที่มีคุณนำไปใช้

ขา RS เป็นขาไว้สำหรับเลือกรีจิสเตอร์ที่อยู่ภายใน 6845 โดยรีจิสเตอร์ที่อยู่ภายใน

มีทั้งหมด 19 ตัว ซึ่งจะไว้เลือกได้จากการกำหนดแอดเดรสแก่วีจิสเตอร์เหล่านี้ ด้วยขาสัญญาทั้ง 5 (RA0-RA4) เมื่อขาสัญญา RS มีสถานะลอจิกเป็น 0 แอดเดรสของ วีจิสเตอร์ที่อยู่ภายในก็สามารถที่จะเข้าถึง และ โหลดแอดเดรสของวีจิสเตอร์ที่จะเข้าถึงตัวต่อไปได้

ขา R/W ก็คือ ขาสัญญาที่ใช้ในการกำหนดการเขียนและการอ่านข้อมูล กับ วีจิสเตอร์ตัวใดตัวหนึ่ง ถ้าขานี้มีสถานะลอจิกเป็น 0 แสดงว่ามันทำฟังก์ชันสำหรับเขียนข้อมูล ถ้าเป็น 1 ทำฟังก์ชันสำหรับการอ่านข้อมูลจากวีจิสเตอร์นั่นเอง

ขา E คือ ขาซึ่งโครงข่ายคล็อกหรือสัญญาณอื่นาเบิ้ล นั่นเอง โดยขานี้จะใช้สำหรับการอื่นาเบิ้ลบัฟเฟอร์ของ อินพุท/เอาต์พุท ที่อยู่ภายใน และ คล็อกข้อมูล (CLOCK DATA) ไปยังวีจิสเตอร์ภายในโคมผ่านบัฟเฟอร์ข้อมูล

ขา CLK เป็น ขาสัญญานาฬิกา เพื่อช่วยในการทำงานที่จะทำให้ สัญญาณควบคุมทั้งหมดเป็นไปอย่างถูกต้อง ซึ่งจะได้มาจาก คอทคล็อกจากภายนอก

ขา RESET เป็น ขาซึ่งเป็นมาตรฐานของ ขาสัญญาวีซีทีตัวอื่นๆ เมื่อขานี้มีสถานะเป็น 0 เมื่อไร เคาน์เตอร์ (COUNTER) ทุกตัว จะโดนเคลียร์ และขาเอาต์พุตทุกขาของ 6845 จะมีสถานะเป็น 0 ทั้งหมด

ขา VCC (+5V) และขา VSS(GND) ก็คือขาสัญญาไฟเลี้ยงให้แก่ 6845 และ ขากราว์นของ 6845

ขา สัญญาณกลุ่มที่ 2 ก็คือ สัญญาที่ใช้ในการอินเตอร์เฟส กับสกรีนเมมโมรี และ คาแรคเตอร์เฮน ซึ่งจะแยกย่อยออกได้เป็น 2 กลุ่ม คือ MA0-MA13 จะเป็นสัญญาณแอดเดรสของเมมโมรี และ อีกกลุ่มคือสัญญาณ RA0-RA4 ซึ่งเป็นแอดเดรสของเส้นราสเตอร์ที่จะส่งไปยัง คาแรคเตอร์เฮน โดยขานี้แอดเดรสของสกรีนเมมโมรีทั้ง 14 ขา นั้นจะสามารถทำให้ 6845 สามารถที่จะเข้าถึงหน่วยความจำที่เรียกว่าสกรีนเมมโมรีได้ถึง 16 กิโลไบต์ส่วนขาแอดเดรสของเส้นราสเตอร์ 4 เส้น (RA0-RA4) นั้นก็เป็นเอาต์พุทสำหรับนับเส้นสแกนในแต่ละตัวอักษร

ขาสัญญาในกลุ่มที่ 3 คือ สัญญาที่ใช้ในการอินเตอร์เฟสกับจอภาพ หรือมอนิเตอร์ โดย 6845 จะผลิตสัญญาณที่เป็นมาตรฐาน สำหรับการอินเตอร์เฟสกับจอ CRT ดังนี้คือ สัญญา HSYNC และ VSYNC ผ่านสัญญาณ DISPEN ก็คือสัญญาณคัสอินาเบิ้ลซึ่งมันจะถูกเช็ทให้เป็น 1 ทุกครั้งที่มีการส่งวิดีโอส่งมาจจอ CRT และจะมีสถานะเป็น 0 ในระหว่างที่เกิดเส้นสลับดับทางแนวนอนและแนวตั้ง ดังนั้นเราจึงมักเรียกสัญญาณอันนี้ว่าสัญญาณดับวิดีโอ (VIDEO BLANKING)


สำหรับสัญญาณ CURSOR ก็เป็นสัญญาณไว้สำหรับอินาเบิ้ลเคอเซอร์ เพื่อใช้ในการนำไปสร้างเป็น เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านธุรกิจ สัญญาณลักษณะต่างๆ ของเคอเซอร์บนจอเป็นรูปแบบต่าง ๆ กันได้ และสำหรับสัญญาณตัวสุดท้ายที่จะไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งหากนำไปใช้ กล่าวถึงคือ สัญญา LPSTB ซึ่งเป็นสัญญาณอินพุทสโตรปของปากกาแสง (LIGHT PEN) ซึ่งจะนำ



ไปใช้ร่วมกับวงจรภายนอกเพื่อที่จะช่วยให้การอินเทอร์เฟสระหว่างปากกาแสงและจอ CRT โดยผ่าน 6845 เป็นไปอย่างสมบูรณ์

1.3.2 6845 กับวีจีเอสเทอร์ภายในที่โปรแกรมได้

ตามที่ได้กล่าวมาแล้วว่า 6845 มีวีจีเอสเทอร์ภายในจำนวน 19 ตัว ซึ่งจะเข้าถึงมันได้ภายในได้โปรแกรมควบคุม รูปที่ 1.3.3 จะเป็นภาพที่แสดง ส่วนของสัญญาณลจอกที่จำเป็นในการทำงาน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้มาไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
รูปที่ 1.3.3 แสดงวิธีการที่จะเข้าถึงวีจีเอสเทอร์ของ 6845

ตารางที่ 1.3.2 จะเป็นตารางสรุปฟังก์ชันพารามิเตอร์ทั้ง 18 พารามิเตอร์ของ รีจิสเตอร์ จะสังเกตได้ว่า รีจิสเตอร์กลุ่มแรก (R0-R3) จะเป็นฟอร์แมตทางแนวนอน (HOR FORMAT) และพารามิเตอร์ของคาบเวลา กลุ่มถัดไป (R4-R9) ก็คือ ฟอร์แมตทางแนวตั้ง (VER FORMAT) และไทม์มิ่งคาบเวลาเรจิสเตอร์ (TIMING CHARACTERISTIC) และกลุ่มสุดท้าย (R10-R17) จะประกอบด้วยเคอร์เซอร์คาบเวลาเรจิสเตอร์ (CURSOR CHARACTERISTIC) การกำหนดแอดเดรสแก่สกรีนเมมโมรี่ และการอินเตอร์เฟสกับปากกาแสง


	รีจิสเตอร์		เขียน (W) อ่าน (R)	จำนวน บิต	หน่วย
	หมายเลข	ชื่อ/ฟังก์ชัน			
การกำหนด ช่วงเวลา แนวราบ	0	ช่วงเวลาแนวราบทั้งหมด	W	8	1-256 clks
	1	จำนวนตัวอักษร/แถว	W	8	1-256 clks
	2	ตำแหน่ง HSYNC	W	8	1-256 clks
	3	ความกว้าง HSYNC	W	4	1-16 clks
การกำหนด ช่วงเวลา แนวตั้ง	4	ช่วงเวลาทั้งหมดแนวตั้ง	W	7	1-128 แถว
	5	ปรับ VSYNC	W	5	1-32 สแกน
	6	จำนวนแถวต่อเฟรม	W	7	1-128 แถว
	7	ตำแหน่ง VSYNC	W	7	1-128 แถว
	8	โหมด interlace	W	2	0-3
รีจิสเตอร์ กำหนด การทำงาน พื้นฐาน	10	ตำแหน่งแถวเริ่มต้นเคอร์เซอร์	W	7	1-32 สแกน
	11	ตำแหน่งสุดท้ายเคอร์เซอร์	W	5	1-32 สแกน
	12	(MSB) แอดเดรสเริ่มต้น	W	6	1- 16384
	13	(LSB)	W	8	
	14	(MSB) ตำแหน่งเคอร์เซอร์	R/W	6	0- 16384
	15	(LSB)	R/W	8	
	16	(MSB) ตำแหน่งปากกาแสง	R	6	0-16384
17	(LSB)	R	8		

ตารางที่ 1.3.2 ตารางสรุปฟังก์ชันรีจิสเตอร์ทั้ง 18 ตัวของ 6845

1.3.3 การอินเตอร์เฟสระหว่างสกรีนเมมโมรี่ของ 6845 กับคาบเวลาเรจิสเตอร์เซนเซอร์

6845 จะมีสัญญาณเพียงชุดเดียวที่จะใช้ในการกำหนดการอินเตอร์เฟสกับสกรีนเมมโมรี่ของตัวเอง นั่นคือ ขาแอดเดรสของสกรีนเมมโมรี่ MA0-MA13 จำนวน 14 ขา โดยในไม่ช้ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีให้ติดตั้งบนบอร์ดและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำใบใช้เฟรมการทำงานเริ่มแรกตัวนี้หรือแค่น์เตอร์แอดเดรสภายใน 6845 จะทำการเช็คค่าไปยัง

แอดเดรสของวีจิสเตอร์เริ่มแรกที่ใช้ทำงาน ซึ่งตรงกันกับวีจิสเตอร์ R12 และ R13 ต่อจากนั้นค่านี้ก็จะ เป็นค่าที่ใช้ในการนับแอดเดรส ซึ่งจะเพิ่มค่าตัวเองขึ้นทีละหนึ่ง ตามอัตราความเร็วของสัญญาณคือคิในระหว่างแต่ละช่วงของเส้นสแกน วีจิสเตอร์แอดเดรสก็จะทำการเซ็ทแอดเดรสเริ่มต้นใหม่อีกครั้ง และจะกระทำในลักษณะเช่นเดียวกันนี้ซ้ำ ๆ กัน จนกระทั่งการสแกนได้เสร็จสมบูรณ์ จนเกิดเป็นแถวของตัวอักษร ปรากฏเป็นตัวอักษรบนจอ ให้เราเห็นได้ต่อจากนั้นตัวนับแอดเดรสก็จะทำการโหลดแอดเดรสที่ตรงกับอักษรตัวแรกของแถวบรรทัดต่อไปเข้ามาอีก การทำงานเช่นที่กล่าวมาก็จะเริ่มต้นทำงานใหม่อีกครั้ง




รูปที่ 1.3.4 แสดงความสัมพันธ์ของทวอินเตอร์เฟส 6845 เข้ากับระบบ

ข้อมูลจะถูกโหลดเข้าสู่สกรีนเมมโมรี่ภายใต้การควบคุมของไมโครโปรเซสเซอร์และต่อจากนั้น ข้อมูลเหล่านี้ก็จะถูกเข้าถึงโดย 6845 เพื่อจะใช้ส่งไปยังคาแรคเตอร์เซกเตอร์เซกเตอร์ที่ข้อมูลที่อยู่ ในสกรีนเมมโมรี่นั้นจะไม่ผ่าน 6845 ส่วนวิธีที่จะเข้าถึงและสามารถใช้ข้อมูลในเมมโมรี่นี้ มีหลายวิธีด้วยกัน อาจสามารถที่จะนำลอจิกภายนอก มาทำการถอดรหัสของเส้นสแกน ซึ่งจะใช้ในกรณีที่ไม่ต้องการให้ 6845 เข้าถึงสกรีนเมมโมรี่ แต่จะปล่อยเวลาช่วงนี้ให้ไมโครโปรเซสเซอร์ ใช้บัสของระบบแทน อีกวิธีหนึ่งก็คือสามารถให้ไมโครโปรเซสเซอร์เข้าสู่สกรีนเมมโมรี่ในช่วงเวลาบลิ๊งกิงทางแนวนอน (HOR BLANKING) และบลิ๊งกิงทางแนวตั้ง (VER BLANKING)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนูญาติเห็นาไปเซประเษชนดานการค้ำ  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.3.4 โหมดการสแกนของ 6845

6845 จะมีโหมดการสแกน 3 โหมดด้วยกันคือ การสแกนที่ไม่ใช่แบบอินเตอร์เลส, การสแกนแบบอินเตอร์เลสซิงค์ (INTERLACED-SYNC) และการสแกนแบบอินเตอร์เลสซิงค์ + วิดีโอ (INTERLACED-SYNC AND VIDEO) ซึ่งเราสามารถที่จะเลือกโหมดที่ต้องการได้ โดยการไหลครัทส์ที่กำหนดจำนวน 2 บิตเข้าไปยังรีจิสเตอร์ตัวที่ 8 (R8) ดังรูปที่ 1.3.5



รูปที่ 1.3.5 แสดงโหมดการสแกนของ 6845

สแกน	แอดที่ RA4 ~ RA0
0	00000
1	00001
2	00010
3	00011
4	00100
5	00101
6	00110
7	00111
8	01000

รูปที่ 1.3.6 โหมดการสแกนแบบ NON-INTERLACED

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสร้างตัวอักษรให้เป็นมาตรฐานในแบบ NON-INTERLACED สามารถแสดงได้ดังรูปที่ 1.3.6 ในโหมดนี้ ทุกๆ เส้นสแกนทางแนวนอน จะทำการขีดเส้นตามเส้นสแกนทางแนวตั้งในระหว่างแต่ละเส้น ของเส้นสแกนทางแนวตั้ง และจะมีอัตราการรีเฟรชสำหรับแต่ละคอกบนสกรีน (อัตราการรีเฟรชนี้จะเท่ากับความถี่ซิงค์ทางแนวตั้ง (VSYNC) ซึ่งเท่ากับ 50 เฮิรต) โหมดการสแกนแบบ NON-INTERLACED นี้ นิยมนำมาใช้กับเทอร์มินัลสำหรับแสดงตัวอักษรและตัวเลข (ALPHANUMERIC TERMINALS)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2. การประมวลผลข้อมูลความถี่นำออกแสดงบนจอทีวี

2.1 Z80-CPU


2.1.1 โครงสร้างของซีพียู Z-80

โครงสร้างของซีพียู Z-80 มีโครงสร้างที่พัฒนามาจาก 8080 รูปที่ 2.1.1 แสดงให้เห็นโครงสร้างของ Z-80 โดยโครงสร้างของซีพียูนี้จะบรรจุลงในแอลเอสไอขนาด 40 บิต



รูปที่ 2.1.1 บล็อกไดอะแกรมซีพียู Z-80

โครงสร้างภายในของ Z-80 ซีพียูประกอบด้วยรีจิสเตอร์ภายในที่สามารถเขียนและอ่านได้ถึง 208 บิต โดยแยกเป็นกลุ่มของรีจิสเตอร์ขนาด 8 บิต 18 รีจิสเตอร์ และรีจิสเตอร์ขนาด 16 บิต อีก 4 รีจิสเตอร์ โดยมีชุดรีจิสเตอร์แสดงได้ดังรูปที่ 2.1.2



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.1.2 แสดงรีจิสเตอร์ต่าง ๆ ที่มีอยู่ใน Z-80

## 2.1.2 รีจิสเตอร์ที่ใช้ในงานใน Z-80

### 1. รีจิสเตอร์หลักที่ใช้งานทั่วไป

รีจิสเตอร์ในกลุ่มแรกคือ A, F, B, C, D, E, H, L เป็นรีจิสเตอร์ขนาด 8 บิต ที่ใช้งานทั่วไป โดยรีจิสเตอร์เหล่านี้สามารถประกอบรวมกันเป็นคู่รีจิสเตอร์ได้ คือ AF, BC, DE และ HL โดยคู่รีจิสเตอร์เหล่านี้จะได้รับการใช้งานในลักษณะของรีจิสเตอร์ขนาด 16 บิต การกระทำภายในรีพู้อาจจะอาศัยเพียงรีจิสเตอร์เดียวหรือกระทำเป็นคู่รีจิสเตอร์ได้ โดยที่ A คือ แอดเดรสของรีจิสเตอร์ F คือ แฟล็ก โดยที่ แฟล็กของ Z-80 จะมีด้วยกันทั้งหมด 6 ตัว จึงใช้เพียง 6 บิต แต่ Z-80 อาศัยการเพิ่มบิตขึ้นอีก 2 บิต และกลายเป็นรีจิสเตอร์ F รีจิสเตอร์ F นี้ สามารถได้รับการเรียก รีเซ็ทการกระทำตามคำสั่งทางคณิตศาสตร์ หรือลอจิกได้ และเราสามารถให้ F เหมือนรีจิสเตอร์ตัวหนึ่ง ซึ่งเมื่อรวมกับรีจิสเตอร์ A แล้วจะกลายเป็นรีจิสเตอร์ขนาด 16 บิตได้

กลุ่มรีจิสเตอร์สำรอง เป็นกลุ่มรีจิสเตอร์ที่สามารถเก็บข้อมูลได้ โดยเป็นตัวเก็บข้อมูลมาจากรีจิสเตอร์หลัก รีจิสเตอร์ชุดนี้จึงมีด้วยกัน 8 ตัว คือ A, F, B, C, D, E, H, L รีจิสเตอร์เหล่านี้เป็นรีจิสเตอร์ที่ใช้ในการเก็บข้อมูลชั่วคราว ในการที่ต้องการใช้รีจิสเตอร์หลักทำงานอย่างอื่นก่อน ดังนั้นรีจิสเตอร์กลุ่มนี้จึงไม่สามารถกระทำทางคณิตศาสตร์และลอจิกได้

### 2. กลุ่มรีจิสเตอร์ที่ใช้งานเฉพาะอย่าง

#### - โปรแกรมเคาน์เตอร์ (PC-PROGRAM COUNTER)

เป็นรีจิสเตอร์ขนาด 16 บิตที่เป็นตัวกำหนดตำแหน่งของโปรแกรมในขณะที่สภาวะการกระทำการเฟลทซ์ โดยขณะทำการเฟลทซ์ค่าที่อยู่ในโปรแกรมเคาน์เตอร์จะไปปรากฏอยู่ที่แอดเดรสบัส เพื่อชี้ไปยังตำแหน่งในหน่วยความจำให้รีพู้อ่านคำสั่งมาตีความหมาย ค่าที่อยู่ในโปรแกรมเคาน์เตอร์จะเพิ่มค่าขึ้นอัตโนมัติหลังการกระทำการเฟลทซ์ แต่ถ้าหากรีพู้อกระทำคำสั่งให้ข้ามไปยังตำแหน่งอื่น (JUMP) ค่าแอดเดรสที่จะกระโดดข้ามนั้นจะไหลคืบเข้ามายังโปรแกรมเคาน์เตอร์ได้ อย่างอัตโนมัติ

#### - สแตคพอยน์เตอร์ (SP-STACK POINTER)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า เป็นรีจิสเตอร์ขนาด 16 บิตที่ใช้สำหรับชี้ไปยังแอดเดรสบนบัส ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ ของสแตคที่อยู่ในหน่วยความจำ (RAM) โดยส่วนของสแตคมีลักษณะโครงสร้างเป็นหน่วยความจำ

เป็นแบบเก็บที่หลังเรียกออกได้ก่อน (FIRST IN FIRST OUT) ข้อมูลในสแตคอาจได้รับการ PUSH หรือ POP มาจากข้อมูลรีจิสเตอร์ภายในซีพียู ลักษณะสแตคในที่นี้ยังเป็นส่วนช่วยในการกะทำอินเตอร์รัพท์ และการเรียกโปรแกรมย่อย กล่าวคือในการอินเตอร์รัพท์ค่าของโปรแกรมเคาน์เตอร์จะได้รับการเก็บรักษาไว้ในชั้นสแตค ครั้นเมื่อโปรแกรมกลับจากอินเตอร์รัพท์ไปกระทำยังโปรแกรมหลักก็จะนำค่าจากสแตคเข้ามายังโปรแกรมเคาน์เตอร์ใหม่ ในทำนองเดียวกันการกระโดดไปกระทำยังโปรแกรมย่อย ก็เช่นเดียวกัน ดังนั้นการกระทำในรูปของอินเตอร์รัพท์หรือโปรแกรมย่อย สามารถซ้อนกันได้ไม่มีสิ้นสุด

#### - อินเดกรีจิสเตอร์ (IX, IY-INDEX REGISTER)

ที่พิกัด Z-80 มีอินเดกรีจิสเตอร์ขนาด 16 บิต 2 ตัว แต่ละตัวใช้ประโยชน์หลักในการทำหน้าที่เป็นตัวเก็บแอดเดรสฐาน (BASE ADDRESS) เพื่อทำหน้าที่อ้างแอดเดรสแบบอินเดคแอดเดรส (INDEX ADDRESSING) ในโหมดของอินเดคแอดเดรสซึ่งมีข้อมูลที่อยู่ในอินเดกรีจิสเตอร์นี้จะรวมกับข้อมูลที่ติดมากับคำสั่งอีก 8 บิต เพื่อเป็นตัวกำหนดแอดเดรสให้กับคำสั่ง ข้อมูลที่ติดมากับคำสั่งนี้เราเรียกว่า ดิสเพลสเมนต์ (DISPLACEMENT) ซึ่งจะเก็บอยู่ในรูปของตัวเลข 2's คอมพลีเมนต์

#### - อินเตอร์รัพท์เพจแอดเดรสรีจิสเตอร์

##### (I-INTERRUPT PAGE ADDRESS REGISTER)

การอินเตอร์รัพท์ของ Z-80 มีหลายโหมด และโหมดหนึ่งที่ทำให้การอินเตอร์รัพท์ของ Z-80 มีประสิทธิภาพสูง กล่าวคือเมื่อเกิดการอินเตอร์รัพท์ในโหมดนี้ชั้นมันสามารถ อ้างแอดเดรสโดยทางอ้อมไปกระทำโปรแกรมในที่ใดก็ได้ในหน่วยความจำ โดยอาศัยค่าในรีจิสเตอร์ I รวมกับค่าที่ส่งมาจากอุปกรณ์เพอร์เฟอรัลอีก 8 บิต ซึ่งไปยังค่าในหน่วยความจำเพื่อนำค่านั้นมาไหลคเข้าในโปรแกรมเคาน์เตอร์เพื่อกระทำต่อไปด้วยวิธีการนี้เราจึงสามารถกระโดด เข้าไปทำที่ส่วนใดก็ได้ในหน่วยความจำ

#### - รีจิสเตอร์รีเฟรชหน่วยความจำ (R-MEMORY REFRESH REGISTER)

การต่อซีพียูกับหน่วยความจำนั้นโดยปกติจะต่อกับหน่วยความจำชนิด สแตติกได้โดยง่าย แต่อย่างไรก็ดี ชนิด ไดนามิกที่ต้องการรีเฟรชมีราคาถูกกว่า มีความหนาแน่นสูงกว่าหน่วยความจำชนิดสแตติก Z-80 ให้ข้อดีที่ว่าประภาวหนึ่งคือ มันสามารถให้การรีเฟรชหน่วยความจำได้อย่างอัตโนมัติ โดยค่าใน R รีจิสเตอร์จะเพิ่มค่าขึ้นอีก 1 ทุกครั้งที่มีการกระทำ

การเพ็ชค่าสิ่ง และข้อมูลในรีจิสเตอร์ R นี้จะส่งออกไปทั้งแอดเดรสบัสในส่วนบิทที่มีนัยสำคัญต่ำกว่า จังหวะของการส่งนี้จะเป็นจังหวะเดียวกันกับที่ซีพียูส่งสัญญาณรีเฟรชออกมา ผู้โปรแกรมสามารถกำหนดค่าให้กับรีจิสเตอร์ R นี้ได้ แต่ค่าในรีจิสเตอร์นี้จะเรียกใช้โดยผู้โปรแกรมทางคำสั่งโดยตรงไม่ได้

- แอคคิวมูเลเตอร์ (ACCUMULATOR) และแฟลก (FLAG)

ซีพียูจะมีรีจิสเตอร์ที่ใช้เป็นหลักในการเป็นตัวโอเปอร์แรนด์สำหรับกระทำทางคณิตศาสตร์และลอจิก โดยรีจิสเตอร์หลักนี้มีเพียง 8 บิท เรียกว่า "แอกคิวมูเลเตอร์" การกระทำในส่วนของหน่วยคณิตศาสตร์และลอจิก ย่อมเกิดเงื่อนไขได้หลายอย่างที่จะต้องแสดงสถานะภาพของเงื่อนไขเหล่านั้น เช่น เงื่อนไขผลลัพธ์เป็นศูนย์ ผลลัพธ์เป็นบวกหรือลบ มีตัวทศหรือตัวทศสิบในการกระทำทางคณิตศาสตร์ แสดงเงื่อนไขพาริตีคี่หรือคู่ ฯลฯ สิ่งเหล่านี้จะให้ผลลัพธ์แสดงสถานะได้ด้วยแฟลก ซึ่งแฟลกเป็นรีจิสเตอร์ขนาด 8 บิท ซึ่งสามารถรวมกับแอกคิวมูเลเตอร์เป็นรีจิสเตอร์ขนาด 16 บิทได้ ผู้โปรแกรมยังสามารถใช้คำสั่งในการเคลื่อนย้ายข้อมูลจากแอกคิวมูเลเตอร์ A และแฟลก F ไปเก็บไว้ใน A และ F ได้เพื่อทำให้การทำงานของ A และ F มีประสิทธิภาพดีขึ้น

- หน่วยคำนวณทางคณิตศาสตร์และลอจิก (ALU-ARITHMETIC AND LOGIC UNIT)

การประมวลผลที่สำคัญของซีพียูของคอมพิวเตอร์ ยังขึ้นอยู่กับหน่วยคำนวณทางคณิตศาสตร์และลอจิก ส่วน ALU นี้จะนำข้อมูลซึ่งอาจจะมาจากภายนอกซีพียูหรือภายในซีพียูก็ได้มาประมวลผล การประมวลผลในส่วน ALU ที่สำคัญจะประกอบด้วย

- การบวก (ADD)                      การเลื่อนบิททางซ้ายหรือขวา
- การลบ (SUBTRACT)              การเพิ่มค่า (INCREMENT)
- ลอจิก AND                              การลดค่า (DECREMENT)
- ลอจิก OR                                การเซ็ทบิท
- ลอจิก EX-OR                        การรีเซ็ทบิท
- เปรียบเทียบ (COMPARE)      การทดสอบบิท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- รีจิสเตอร์คำสั่งและส่วนควบคุม


(INSTRUCTION REGISTER AND CONTROL)

ในการกระทำการเฟรชชิพชิพจะอ่านคำสั่งจากหน่วยความจำที่เป็นส่วน  
ของโปรแกรมโดยรอคำสั่งนั้น มาเก็บไว้ใน IR เพื่อทำการถอดรหัสคำสั่งและส่งสัญญาณควบคุม  
การทำงานภายในชิพชิพ หรือควบคุมการทำงานของระบบสัญญาณควบคุมเหล่านี้จะออกมาในจังหวะ  
ต่าง ๆ กัน เพื่อใช้ควบคุมระบบในการทำงานต่อไป

2.1.3 การจัดขาของ Z-80

Z-80 เป็นไอซีไมโครโปรเซสเซอร์ที่มีขาเพียง 40 ขา การจัดวางขาแสดงได้ดัง

รูปที่ 2.1.3



รูปที่ 2.1.3 ลักษณะของขาไอซี Z-80 ชิพชิพ

รายละเอียดของขาต่าง ๆ แสดงได้ดังนี้

$A_0 - A_{15}$

บัสแอดเดรส สัญญาณที่ออกมาจากขาไอซีเหล่านี้จะให้แอดที่พีช HIGH โดยขา  
เหล่านี้เป็นเอาต์พุตแบบไดรสดรค บัสแอดเดรสมีด้วยกันทั้งหมด 16 สาย เพื่อให้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ชิพชิพติดต่อกับหน่วยความจำได้มากถึง  $2^{16} = 64$  K ไบท์ นอกจากนี้ส่วนของ  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและตัดรอนอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
แอดเดรสซึ่งเป็นตัวกำหนดเบอร์พอร์ตของอุปกรณ์อินพุท/เอาต์พุท โดยชณะที่ชิพชิพ

กระทำคำสั่งเกี่ยวกับอินพุทหรือเอาต์พุทค่าของแอดเดรสบัสใน 8 บิตล่าง ( $A_0-A_7$ ) จะแสดงค่าเบร์พอร์ต ดังนั้นเราจึงมีอุปกรณ์อินพุทหรือเอาต์พุตได้ทั้งหมด  $2^8 = 256$  พอร์ต และในขณะที่ช่วงเวลารีเฟรช เมื่อสัญญาณรีเฟรชปรากฏขึ้นที่ฮารีเฟรช (REFRESH) ค่าในแอดเดรสบัส  $A_0-A_7$  จะแสดงค่าแอดเดรสของหน่วยความจำที่จะได้รับการกระทำการรีเฟรช

$D_0-D_7$  บัสข้อมูลเป็นลักษณะบัสแบบสองทิศทาง Z-80 ซีพียูมีบัสข้อมูล 8 เส้น บัสข้อมูลเป็นเส้นทางผ่านของข้อมูลระหว่างซีพียูกับหน่วยความจำ ซีพียูกับอุปกรณ์อินพุท/เอาต์พุทหรือการติดต่อระหว่างอุปกรณ์อินพุท/เอาต์พุท กับหน่วยความจำ

$\overline{M}_1$  MACHINE CYCLE ONE แอคทีฟที่ลोजิก "0" ซึ่งเป็นส่วนที่จะบอกให้ทราบว่าจะมีซีพียูอยู่ในสภาวะเฟรช ในขณะที่ซีพียูเฟรชค่าสิ่งที่มือขอไฟด์สองไบต์ ส่วนของ  $\overline{M}_1$  จะสร้างขึ้นขณะเฟรชในแต่ละไบต์ นอกจากนี้  $\overline{M}_1$  ยังสร้างสัญญาณร่วมกับ  $\overline{IORQ}$  เพื่อบอกสถานะการตอบรับการอินเตอร์รัพท์

$\overline{MREQ}$  MEMORY REQUEST เป็นแบบไดรส์เตกให้ลोजิกแอคทีฟที่ลोजิก "0" เป็นสัญญาณที่บอกให้ทราบว่าจะมีซีพียูต้องการอ่านหรือเขียนหน่วยความจำตามแอดเดรสที่ปรากฏอยู่ในแอดเดรสบัส

$\overline{IORQ}$  INPUT OUTPUT REQUEST เป็นเอาต์พุทแบบไดรส์เตกให้ลोजิกแอคทีฟที่ "0" เป็นสัญญาณที่บอกให้ทราบว่าจะมีซีพียูต้องการติดต่อกับอุปกรณ์อินพุท/เอาต์พุท โดยแอดเดรสบัส 8 บิตล่างจะให้แสดงค่าเบร์พอร์ต ส่วนบัสข้อมูลจะแสดงข้อมูลที่จะมีการส่งถ่ายระหว่างซีพียูกับอุปกรณ์อินพุท/เอาต์พุท นอกจากนี้  $\overline{IORQ}$  ถ้าเกิดขึ้นพร้อมกับสัญญาณ  $\overline{M}_1$  เป็นตัวบอกถึงสถานะที่ซีพียูกำลังตอบสนองผลการอินเตอร์รัพท์ โดยขณะนี้ส่วนของบัสข้อมูลจะมีการส่งผ่านเข้ามาด้วยค่าของอินเตอร์รัพท์เวคเตอร์

$\overline{RD}$  MEMORY READ เป็นเอาต์พุทแบบไดรส์เตกให้ลोजิกแอคทีฟที่ "0" เป็นตัวบอกว่าจะมีซีพียูต้องการอ่านข้อมูลจากหน่วยความจำหรืออุปกรณ์อินพุท/เอาต์พุท

$\overline{WR}$  MEMORY WRITE เป็นเอาต์พุทแบบไดรส์เตกให้ลोजิกแอคทีฟที่ "0" เป็นตัวบอกว่าจะมีซีพียูต้องการเขียนข้อมูลโดยจะเขียนข้อมูลในตำแหน่งที่แอดเดรสบัสกำหนดขึ้น อาจจะเป็นหน่วยความจำหรืออุปกรณ์อินพุท/เอาต์พุทก็ได้

$\overline{RFSH}$  REFRESH เป็นเอาต์พุทแบบไดรส์เตกให้ลोजิกแอคทีฟที่ "0" เป็นตัวบอกให้ทราบว่าจะมีสัญญาณในแอดเดรสบัส ในส่วน  $A_0-A_7$  เป็นแอดเดรสที่จะใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า การรีเฟรชหน่วยความจำชนิดไดนามิกส์ ส่วนบิต  $A_7$  จะเป็น "0" ส่วนบิต  $A_0-A_{15}$  ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ จะแสดงค่าของวีจีเอสดี 1

- $\overline{\text{HALT}}$  HALT STATE เป็นเอาต์พุตที่แอกทีฟด้วยลอจิก "0" สัญญาณ  $\overline{\text{HALT}}$  จะแสดงเมื่อ ซีพียูได้กระทำคำสั่ง HALT และจะหยุดรอจนกว่าจะมีการอินเตอร์รัพท์หรือรีเซ็ต ขณะที่อยู่ในช่วง HALT ซีพียูจะเสมือนกำลังกระทำคำสั่ง NOP (NO OPERATION) เพื่อให้เกิดไวัเคลในการทำงาน เพื่อส่งสัญญาณไปกระทำการรีเฟรชหน่วยความจำ ชนิดไดนามิกส์
- $\overline{\text{WAIT}}$  เป็นขาอินพุต จะแอกทีฟด้วยลอจิก "0" เป็นตัวแสดงเพื่อบอกซีพียูให้ซีพียูหยุดรอ ในกรณีที่อุปกรณ์อินพุต/เอาต์พุต หรือหน่วยความจำไม่สามารถรับหรือส่งข้อมูลได้ทัน  $\overline{\text{WAIT}}$  จะเป็นตัวทำให้ซีพียูทำงานได้สอดคล้องกับอุปกรณ์อินพุต/เอาต์พุตที่ทำงานด้วยความเร็วต่ำ
- $\overline{\text{INT}}$  INTERRUPT REQUEST เป็นขาอินพุตที่แอกทีฟด้วยลอจิก "0" เป็นสัญญาณที่สร้างขึ้นมาจากอุปกรณ์อินพุต/เอาต์พุต เพื่อดึงการที่จะอินเตอร์รัพท์ซีพียู ซีพียูจะทำการตรวจสอบสัญญาณนี้ทุก ๆ ครั้งที่จะทำการกระทำแต่ละคำสั่ง การตอบสนองของตัวการอินเตอร์รัพท์ สามารถควบคุมได้ด้วยโปรแกรม ด้วยการเช็คค่าอินเตอร์รัพท์ฟลิปฟลอป (IFF) การตอบสนองอินเตอร์รัพท์จะเกิดได้ยังต้องให้  $\overline{\text{BUSRQ}}$  ไม่แอกทีฟ เมื่อซีพียูตอบสนองการอินเตอร์รัพท์ ซีพียูจะสร้างสัญญาณตอบด้วยการสร้างสัญญาณ  $\overline{\text{IORQ}}$  ระหว่างช่วงเวลา  $M_1$
- $\overline{\text{NMI}}$  NONMASKABLE INTERRUPT เป็นขาอินพุต ที่จะทริกบอกซีพียูในขณะขอบพัลส์ขาลง การอินเตอร์รัพท์ด้วยวิธีนี้ ซีพียูจะให้ความสำคัญสูงกว่า  $\overline{\text{INT}}$  กล่าวคือมันจะตอบสนองและกระทำทันทีด้วยการเริ่มเอ็กซีคิวต์ (EXECUTE) คำสั่งในตำแหน่ง 0066H โดยอัตโนมัติ การกระโดดไปกระทำในกรณีนี้ ซีพียูจะเก็บค่าโปรแกรมเคาน์เตอร์เดิมไว้ในสแตค เพื่อจะได้กลับไปทำงานเดิม เมื่อเสร็จสิ้นการอินเตอร์รัพท์ได้
- $\overline{\text{RESET}}$  เป็นขาอินพุตที่แอกทีฟด้วยลอจิก "0" การรีเซ็ตในกรณีนี้จะมีผลดังนี้
1. ค่าของโปรแกรมเคาน์เตอร์ มีค่าเป็น "0"
  2. IFF จะได้รับการ DISABLE
  3. รีจิสเตอร์ I จะมีค่า 00H
  4. รีจิสเตอร์ R จะมีค่า 00H
  5. จะมีการเช็คอินเตอร์รัพท์ใหม่มาอยู่ที่โหมด 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระหว่างการใช้สายแอดเดรสบัสและบัสข้อมูลจะได้รับการกระทำให้มีค่า HIGH IMPEDANCE เพื่อแยกออกจากบัส ส่วนสายสัญญาณควบคุมจะได้รับการทำให้เป็นสัญญาณที่ไม่นิ่ง การรีเฟรชจะไม่เกิดขึ้น

- BUSRQ** BUS REQUEST เป็นขาอินพุตที่แอดดรีฟด้วยลอจิก "0" เป็นสัญญาณที่ส่งให้บัส เพื่อต้องการแยกบัสออกจากบัส
- BUSAK** BUS ACKNOWLEDGE เป็นขาเอาต์พุตที่แอดดรีฟด้วยลอจิก "0" เป็นสัญญาณตอบกลับจากบัสว่า บัสได้แยกตัวเองออกจากบัสเรียบร้อยแล้ว
- CLOCK** สัญญาณนาฬิกาที่จะป้อนเข้าระบบ

2.1.4 การทำงานของบัสในคำสั่ง

ในการทำงานแต่ละคำสั่งของบัส บัสจะมีใช้เหตุการณ์ทำงานที่แน่นอนคือ การเฟลชและการเอ็กซีคิวต์ สลับกันไป

สถานะการเฟลช หมายถึงการที่บัสส่งข้อมูลของโปรแกรมเคาน์เตอร์ไปยังแอดเดรสบัสและส่งสัญญาณ RD + MERQ เพื่อไปอ่านข้อมูลที่ได้ที่อยู่ในหน่วยความจำเข้ามาใน IR เพื่อทำการตีความในการเอ็กซีคิวต์ต่อไป เมื่อสิ้นสุดการเฟลชค่าของโปรแกรมเคาน์เตอร์จะเพิ่มขึ้นโดยอัตโนมัติเพื่อที่จะอ่านข้อมูลในตำแหน่งต่อไปในหน่วยความจำ

สถานะการเอ็กซีคิวต์ เป็นการกระทำต่อจากการเฟลช ส่วนของออปโค้ดที่อยู่ใน IR จะได้รับการถอดรหัสและตีความหมาย บัสจะตรวจสอบความหมายของคำสั่งนั้นและจะกระทำตามคำสั่งนั้น ๆ และเมื่อทำเสร็จแล้วบัสก็จะกลับมาทำการเฟลชคำสั่งถัดไปอีกครั้งหนึ่ง สลับไปเช่นนี้เรื่อย ๆ ไป

2.1.5 ชุดคำสั่งของ Z-80

สามารถแบ่งเป็นกลุ่ม ๆ ได้ดังนี้

1. กลุ่มการโหลดและแลกเปลี่ยนข้อมูล

ซึ่งสามารถกระทำได้โดยใช้ รีจิสเตอร์ต่างๆที่อยู่ภายในบัส โดยจากรีจิสเตอร์หนึ่งไปยังอีกรีจิสเตอร์หนึ่ง หรือเคลื่อน ย้ายข้อมูลกับหน่วยความจำโดย

จากรีจิสเตอร์ไปยังหน่วยความจำหรือจากหน่วยความจำเข้าหา รีจิสเตอร์ก็ได้ นอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

จากหนังสือมีลักษณะคำสั่งที่สามารถโหลดข้อมูลตัวเลขใด ๆ ก็ได้เข้าไปในบัสโดยเฉพาะ

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและโครงสร้างของเอกสารทุกครั้งที่มีกรุณาไปใช้

เจาะจงที่รีจิสเตอร์ใดรีจิสเตอร์หนึ่งหรือหน่วยความจำ การโหลดข้อมูลยังสามารถกระทำ

ได้ทั้งแบบ 8 บิตและ 16 บิต ที่ความสามารถสำคัญอีกประการหนึ่ง คือ สามารถแลกเปลี่ยนข้อมูลระหว่างรีจิสเตอร์สองตัวให้ข้อมูลสลับที่กันได้

2. กลุ่มการเคลื่อนย้ายและค้นหาข้อมูลเป็นบล็อก

ฟังก์ชันการย้ายข้อมูลเป็นบล็อกจากที่หนึ่งไปยังอีกที่หนึ่งด้วยคำสั่งเพียงคำสั่งเดียวเท่านั้น ลักษณะของคำสั่งนี้จะอาศัยวิธี การกำหนดกระทำคำสั่งเดิมซ้ำ ๆ จนกว่าเงื่อนไขจะเกิดขึ้นจึงจะไปกระทำคำสั่งถัดไป นอกจากการเคลื่อนย้ายข้อมูลเป็นบล็อกแล้ว ยังมีการค้นหาข้อมูลในบล็อกของข้อมูลอีก โดยซีพียูจะตรวจสอบข้อมูลในบล็อกนั้นทีละตัว

3. กลุ่มคำสั่งทางคณิตศาสตร์และลอจิก เป็นการอาศัยรีจิสเตอร์หลักคือ แอคคิวมูเลเตอร์ กับรีจิสเตอร์อื่น ๆ ซึ่งการกระทำทางคณิตศาสตร์และลอจิกจะกระทำภายในหน่วย ALU และให้ผลลัพธ์กลับเข้าไปยังแอคคิวมูเลเตอร์ โดยมีแฟลกรีจิสเตอร์เป็นตัวแสดงสถานะบางอย่างของผลการกระทำ

4. กลุ่มคำสั่งการเคลื่อนย้ายข้อมูลเป็นวงรอบและการ Shift

5. กลุ่มคำสั่งการกระทำในส่วนบิต ซึ่งสามารถใช้ในการรีเซ็ตและทดสอบค่าบิตต่าง ๆ ของรีจิสเตอร์ภายในซีพียู

6. กลุ่มคำสั่งการกระโดด การเรียกโปรแกรมต่อ และการกลับคืนสู่โปรแกรมหลัก เป็นการเคลื่อนย้ายตำแหน่งของโปรแกรม ซึ่งอาจจะมีหรือไม่มีเงื่อนไขก่อนที่จะกระโดดก็ได้

7. กลุ่มคำสั่งเกี่ยวกับอินพุท/เอาต์พุท เพื่อใช้ในการติดต่อกับอุปกรณ์อินพุท/เอาต์พุท

8. กลุ่มคำสั่งควบคุมซีพียู ซึ่งได้แก่การอินเตอร์รัพท์ ซึ่งมีหลายโหมด การรีเซ็ตให้เป็นโหมดไหนขึ้นอยู่กับโปรแกรม

## 2.2 ส่วนรับข้อมูล KEYBOARD

วงจรคีย์บอร์ดประกอบด้วยส่วนสำคัญ 3 ส่วนคือ ส่วนของคีย์บอร์ด ส่วนของวงจรถอดรหัส และส่วนของวงจรถ่ายรหัส คีย์แต่ละตัวจะมีรหัสเป็นของตัวเองเฉพาะตัว เพราะว่าคีย์แต่ละตัวถูกนำไปใช้งานต่าง ๆ กัน วงจรถอดรหัสทำหน้าที่ถอดรหัสการกดคีย์ให้เป็นค่ารหัสคีย์ ส่วนวงจรถ่ายรหัสจะนำค่ารหัสคีย์ที่ได้ไปเข้ารหัสเพื่อส่งงานวงจรรอื่น ๆ ต่อไป

วงจรคีย์บอร์ดมีให้เลือก 2 แบบ


1. การต่อแบบขาร่วม (COMMON LEG) คือขาใดขาหนึ่งของสวิตช์ทุกตัวต่อร่วมเข้าด้วยกันการรับรู้การกดคีย์เป็นไปในลักษณะเฉพาะตัวของแต่ละคีย์ เหมาะสำหรับคีย์บอร์ดที่ใช้สวิตช์จำนวนน้อย

2. วงจรแบบเมตริกซ์ (MATRIX) คือเป็นการต่อสวิตช์แบบเมตริกซ์ ซึ่งเหมาะสำหรับคีย์บอร์ดที่ใช้สวิตช์จำนวนมาก

ในโครงการนี้ใช้คีย์บอร์ด IBM ซึ่งใช้ไอซีเบอร์ 8048 ซึ่งเป็นไมโครคอนโทรลเลอร์ ซึ่งเป็นวงจรถ่ายรหัสเมตริกซ์ 23 แถว 4 คอลัมน์

### 2.2.1 โครงสร้างของคีย์บอร์ดของเครื่องไมโครคอมพิวเตอร์


คีย์บอร์ดของเครื่องไมโครคอมพิวเตอร์ 16 บิตมีสายต่อที่สำคัญคือ ไฟบวก 5 โวลต์ กราวด์ สายสัญญาณข้อมูล สัญญาณคลิกคีย์บอร์ด และสัญญาณรีเซ็ต ลักษณะของหัวต่อจะเป็นแบบ DIN โดยมีโคแอกแกมของหัวต่อดังรูปที่ 2.2.1



1. สัญญาณนาฬิกาคีย์บอร์ด
2. ข้อมูลคีย์บอร์ด
3. รีเซตคีย์บอร์ด
4. กราวนด์
5. +5 โวลต์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บนคีย์บอร์ดจะมีชิพ 8048 1 ตัว ทำหน้าที่ในการสแกนตรวจสอบการกดคีย์ ชิพอยู่ที่  
 อยู่บนคีย์บอร์ดนี้จะตรวจสอบการกดคีย์ เมื่อมีการกดคีย์ก็จะรับรู้และส่งข้อมูลออกตามรหัสของคีย์  
 นั้นๆ โดยโครงสร้างการต่อคีย์บอร์ดวางเป็นเมตริกซ์มี 23 แถว 4 คอลัมน์ โครงสร้างของชิพ  
 8048 แสดงได้ดังรูปที่ 2.2.2 และ รูปที่ 2.2.3



รูปที่ 2.2.2 วงจร 8048 ที่อยู่บนคีย์บอร์ด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2.3 การต่อวงจรสแกนคีย์บอร์ดขนาด 23 แถว 24 คอลัมน์

2.3 หน้าแสดงผล (LCD GRAPHIC)

2.3.1 คุณสมบัติของจอภาพผลึกเหลวแบบจุดเมตริกซ์ (DV-12864)

- ลักษณะภายนอก


DV-12864 เป็น LCD GRAPHIC ขนาด 128\*64 จุด ซึ่งมีคอนโทรลเลอร์ภายในคือ HD61202, HD61203 มีลักษณะภายนอกเป็นดังรูปที่ 2.3.1

โดยการทำงานของคอนโทรลเลอร์จะมีลักษณะการแบ่งการควบคุมไว้ดังนี้

subline คือการอ้างถึงบรรทัดของข้อมูล ภาษาในจะแบ่งเป็น 64 คอลัมน์ (จุด)

line คือการอ้างถึงบรรทัดของการแสดงผล ภาษาในหนึ่ง line จะประกอบไปด้วย 8 subline ซึ่งจะเป็นการอ้างถึงข้อมูลด้วย data-bus โดยตรงที่หน้าจอภาพของ LCD จะประกอบด้วย 8 line ซึ่งถูกชี้โดย X-register โดยเมื่อต้องการให้ LCD แสดงผลที่บรรทัดใดของจอภาพ เราจะต้องตั้งค่า X ให้กับ LCD ซึ่งเมื่อตั้งค่า X ให้กับ LCD แล้วค่า X นั้นจะไม่มีค่าเปลี่ยนแปลง จนกระทั่งจะมีการตั้งค่าใหม่ให้กับ LCD


column คือการอ้างที่อยู่ของข้อมูลในแต่ละคอลัมน์ (Y) ซึ่งภาษาใน LCD จะถูกควบคุมการชี้ของข้อมูล โดย HD61202 โดยในตัว HD61202 จะสามารถชี้ที่อยู่ของข้อมูลได้ 64 คอลัมน์ ซึ่ง HD61202 ทั้ง 2 ตัวก็จะสามารถทำแบบอ้างคอลัมน์ได้ถึง 128 คอลัมน์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเพื่อการศึกษารายงานนี้ ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ขออนุญาตจากหน่วยงานต้นทาง

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.3.1 แสดงลักษณะภายนอกของ DV-12864



รูปที่ 2.3.2 แสดงการแบ่งการควบคุม

โดยการใช้งาน เมื่อทำการตั้งค่า Y แล้ว ค่าของ Y จะถูกเพิ่มค่าขึ้นเสมอ เมื่อมีการอ่านหรือเขียนข้อมูลบน LCD แต่เมื่อค่า Y ถูกเพิ่มขึ้นมากกว่า 63 แล้ว ค่า Y จะยังไม่เป็นการอ้างอิงข้อมูลคอลัมน์ที่ 64 (คอลัมน์ 0 ของ section ที่ 2 (cs2)) ดังนั้นตัวโปรแกรมจะต้องช่วยจัดการในส่วนนี้

- คำสั่งควบคุมของ LCD

1. DISPLAY ON/OFF

R/W D/I DB7 ----- DB0

CODE	0	0	0	0	1	1	1	1	1	D
------	---	---	---	---	---	---	---	---	---	---

เป็นคำสั่งควบคุมการแสดงผล โดยการแสดงผลจะขึ้นอยู่กับค่า D (DB0) เมื่อค่า D เป็น 1 LCD จะทำการแสดงผล และเมื่อค่า D เป็น 0 LCD จะไม่ทำการแสดงผล ข้อมูลภายใน LCD จะไม่มีการเปลี่ยนแปลงเนื่องจากคำสั่งนี้

เอกสารนี้เป็นเอกสารที่อนุญาตไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 นั่นคือ CODE LCD ON = 3FH, CODE LCD OFF = 3EH  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2. DISPLAY START SUBLINE

R/W D/I DB7 ----- DB0

CODE	0	0	1	1	A	A	A	A	A	A
------	---	---	---	---	---	---	---	---	---	---

เป็นคำสั่งควบคุม subline ในการแสดงผล ค่า A จะเป็นค่าหมายเลขของ subline ที่จะให้ LCD แสดงผลเป็น subline แรกบนจอภาพ ซึ่งในรูปที่ 1.3 จะเป็นตัวอย่างของการเลือกค่า subline จาก 0-3 ซึ่งจะทำให้การแสดงผลแตกต่างกันออกไป

## 3. SET LINE (X)

R/W D/I DB7 ----- DB0

CODE	0	0	1	0	1	1	1	A	A	A
------	---	---	---	---	---	---	---	---	---	---

เป็นคำสั่งควบคุม line ในการแสดงผล ค่า AAA ของคำสั่งจะเป็นการตั้งค่า X ซึ่งหลังจากทำคำสั่งนี้แล้ว ข้อมูลจาก DB0-DB7 จะเป็นการติดต่อกับ RAM ที่ line นี้ตลอดจนกว่าจะมีการตั้งค่าใหม่ให้กับ LCD

นั่นคือ CODE LINE 1 - LINE 8 = 0BBH - 0BFH

## 4. SET COLUMN (Y)

R/W D/I DB7 ----- DB0

CODE	0	0	0	1	A	A	A	A	A	A
------	---	---	---	---	---	---	---	---	---	---

เป็นคำสั่งควบคุม คอลัมน์ ค่า A จะเป็นการตั้งค่า Y ซึ่งมีค่าอยู่ระหว่าง 0-63 และค่า Y จะเพิ่มขึ้นครั้งละ 1 เมื่อมีการอ่านหรือเขียนข้อมูลจาก CPU

นั่นคือ CODE COLUMN 1 - COLUMN 63 = 40H - 7FH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. STATUS READ

R/W D/I DB7 ----- DB0

CODE	1	0	busy	0	on/off	reset	0	0	0	0
------	---	---	------	---	--------	-------	---	---	---	---

เป็นคำสั่งที่ใช้อ่านค่าสถานะของ LCD โดยถ้าค่า busy เป็น 1 LCD จะทำงานในส่วนภายใน ซึ่งจะทำให้ไม่สามารถทำการควบคุม LCD ขณะนี้ได้ เพราะฉะนั้นเพื่อให้แน่ใจว่าในการควบคุมครั้งต่อไป จะต้องตรวจค่า busy ให้ได้ค่าเป็น 0 เสียก่อน

6. WRITE DISPLAY DATA

R/W D/I DB7 ----- DB0

CODE	0	1	D	D	D	D	D	D	D
------	---	---	---	---	---	---	---	---	---

เป็นคำสั่งที่ใช้ในการเขียนข้อมูลเข้าไปใน LCD ซึ่งข้อมูล DDDDDDD จะถูกเก็บใน LCD RAM และ ค่า Y จะถูกเพิ่มขึ้น 1


7. READ DISPLAY DATA

R/W D/I DB7 ----- DB0

CODE	1	1	D	D	D	D	D	D	D
------	---	---	---	---	---	---	---	---	---

เป็นคำสั่งที่ใช้ในการอ่านข้อมูลที่แสดงผล โดย LCD จะให้ค่าข้อมูลออกมาที่ data-bus ค่า Y จะถูกเพิ่มค่าขึ้น 1 เช่นเดียวกับการเขียนข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 2.3.3 แสดงความแตกต่างในการเลือกค่า subline 0-3  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- การทำงานของจอผลึกเหลวแบบจุดเมตริกซ์

การที่จอภาพจะแสดงภาพตามที่ต้องการมีขั้นตอนดังต่อไปนี้

1.1 ต้องมีสัญญาณไฟฟ้าจากวงจรควบคุมป้อนให้หาสัญญาณของจอภาพดังนี้



3 Bus timing Characteristics (VDD=3.0V, Ta=-20 to +75°C)

ITEM	Symbol	Limit		NOTE
		min	max	
E Cycle Time	TCYC	1000	—	1, 2
E high level width	PVEN	450	—	1, 2
E low level width	PVEL	450	—	1, 2
E rise time	TR	—	25	1, 2
E fall time	TF	—	25	1, 2
Address setup time	TAS	140	—	1, 2
Address hold time	TAN	10	—	1, 2
Data setup time	TDSV	200	—	1
Data delay time	TDDR	—	320	2
Data hold time (Write)	TDHV	10	—	1
Data hold time (Read)	TDNR	20	—	2

Unit:ns

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น ผู้กั้ทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
 รูปที่ 2.3.4 แสดง Timing Characteristics ของจอผลึกเหลวแบบจุดเมตริกซ์

1.2 ต้องมีโปรแกรมควบคุมการแสดงผลบนจอภาพ โดยต้องมีคำสั่งเซ็ทจอภาพให้พร้อมทำงาน, คำสั่งกำหนดตำแหน่งภาพ และข้อมูลภาพ ดังนี้

วนลูปเพื่อรอให้จอภาพพร้อมทำงาน

เซ็ท Display on  
(code = 3FH)

เซ็ท subline ที่ต้องการแสดง  
(ส่วนใหญ่นิยมใช้ subline 0)  
(code = 0C0H)

เซ็ทบรรทัดที่ต้องการแสดงผล  
(line 0-7)  
(code = 0B8H-0BFH)


เซ็ทคอลัมน์ที่ต้องการแสดงผล  
(column 0-63)  
(code = 40H-7FH)

เขียนข้อมูลที่ต้องการแสดง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาสาระใดๆ ของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.2 การอินเตอร์เฟส LCD

โครงสร้างภายในของ LCD จะประกอบไปด้วยส่วนของคอนโทรลเลอร์โดย HD-61203 จะควบคุมการอ้างอิง line ของข้อมูลและ HD61202 จะควบคุมในการอ้างอิงของ column ที่ใช้ในการใช้งาน เราจะต้องควบคุมส่วนเหล่านี้ โดยการส่งรหัสควบคุมไปที่ขาของ LCD ดังนี้



รูปที่ 2.3.5 แสดงโครงสร้างภายใน และ ขาควบคุม

ขา RST เป็นขาที่ใช้ RESET การทำงานของ LCD

ขา E เป็นขา ENABLE การรับส่งข้อมูล จะทำงานที่ LOGIC HIGH และขอบขาด

ขา R/W เป็นขาที่ใช้กำหนด การอ่านหรือเขียนข้อมูล

ขา D/I เป็นขาที่ใช้บอกถึงข้อมูลใน data-bus ว่าเป็นรหัสควบคุมหรือเป็นส่วนของข้อมูล

ขา CS1 เป็นขา CHIP SELECT ของ HD61202 ตัวแรก

ขา CS2 เป็นขา CHIP SELECT ของ HD61202 ตัวที่สอง

ขา DATA-BUS เป็นขาที่ใช้ส่งข้อมูล หรือรหัสควบคุม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเหตุเปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ CS1 เป็น HIGH และ CS2 เป็น LOW จะเป็นการอ้างถึง column 0-64 และ  
เมื่อ CS1 เป็น LOW และ CS2 เป็น HIGH จะเป็นการอ้างถึง column ที่ 64-127


นอกจากขาควคุมต่าง ๆ แล้ว ยังมีขาของแหล่งจ่ายไฟ คือ

ขา VSS GROUND

ขา VDD แรงดันไฟเลี้ยงวงจรลอจิก

ขา VO แรงดันไฟเลี้ยง LCD

ขา VEE ขาจ่ายแรงดันไฟลบ โดยเมื่อต่อ VDD ให้วงจร ขา VEE จะจ่ายแรงดัน  
ไฟลบออกมา ใช้ไปขับ LCD ที่ขา VO



รูปที่ 2.3.6 แสดงขาแหล่งจ่ายไฟ และการต่อใช้งาน

- การอินเตอร์เฟสกับ Z80

ในการอินเตอร์เฟสกับ Z80 CPU จะพิจารณาการควบคุมขาต่าง ๆ ของ LCD  
กับ CPU ดังต่อไปนี้

ขา RST จะต่อกันโดยตรง

ขา R/W จะต่อจากขา WR ของ Z80


ขา CS1, CS2 จะใช้การต่อ A0 เข้ากับ CS2 โดยตรง และต่อ A0 ผ่าน INVERTOR  
เข้ากับ CS1 (ใช้ A0 ในการชี้ CS1, CS2) โดยเมื่อ A0 เป็น LOW ให้ทำการติดต่อกับ CS1  
และเมื่อ A0 เป็น HIGH ให้ทำการติดต่อกับ CS2

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ หากมีข้อผิดพลาดประการใดขออภัยเป็นอย่างสูง ขอสงวนสิทธิ์ในสิ่งที่ปรากฏ  
ควบคุม

จากการต่อขา CS และขา D/I จะทำให้การควบคุม LCD เป็นดังนี้

A7-A2	A1	A0	ความหมาย
-	0	0	ติดต่อกับ CS1 เป็น CONTROL LCD
-	0	1	ติดต่อกับ CS2 เป็น CONTROL LCD
-	1	0	ติดต่อกับ CS1 เป็น DATA
-	1	1	ติดต่อกับ CS2 เป็น DATA

ขา E เป็นขาควบคุมการทำงานของ LCD ในการติดต่อกับภายนอก โดยขา E จะใช้ LOGIC HIGH ในการบอกให้รับทราบการติดต่อ ดังนั้นจึงใช้ขา SELECT จากไอซี 138 ซึ่งใช้ในการ DECODE ADDRESS ต่อผ่าน INVERTER เข้ากับขา E ของ LCD



รูปที่ 2.3.7 แสดงการต่อวงจร INTERFACE กับ Z80 CPU

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 8255 (PROGRAMABLE PERIPHERAL INTERFACE)

2.4.1 คุณสมบัติของ 8255


8255A เป็นอุปกรณ์อินเทอร์เฟซกับอุปกรณ์อินพุท/เอาต์พุทของเนกประสงค์ มีขา อินพุท/เอาต์พุท 24 ขา จัดแบ่งเป็นพอร์ตขนาด 8 บิต 3 พอร์ต ชื่อ A, B และ C การวางตำแหน่งขาและองค์ประกอบภายในแสดงดังรูปที่ 2.4.1 อุปกรณ์ตัวนี้ไม่สามารถถูกโปรแกรมการทำงานแบบเจาะจงเป็นขาหรือเป็นบิตโดยอิสระให้เป็นการรับหรือส่งข้อมูล เมื่อโปรแกรมพอร์ต A หรือ B ให้เป็นรับหรือส่งข้อมูลแล้วทุกบิตบนแต่ละพอร์ตจะต้องทำหน้าที่เหมือนกันหมด สำหรับพอร์ต C แบ่งเป็น 2 ส่วน คือ 4 บิตบนและ 4 บิตล่าง และแต่ละส่วนสามารถโปรแกรมการทำงานให้ต่างกันได้

8255A สามารถถูกโปรแกรมได้ 3 โหมด

- โหมด 0 จะทำงานเป็น อุปกรณ์อินพุท/เอาต์พุทพอร์ต ตามธรรมดา
- โหมด 1 จะทำงานเป็น อุปกรณ์อินพุท/เอาต์พุทพอร์ตแบบ Handshaking
- โหมด 2 จะทำงานเป็น อุปกรณ์อินพุท/เอาต์พุทพอร์ตแบบ 2 ทิศทางและมีสัญญาณ Handshake 5 สัญญาณ

แต่ละโหมดสามารถผสมกันได้ เช่น พอร์ต A เป็นโหมด 2 พอร์ต B เป็นโหมด 0 หรือให้พอร์ต C เป็นโหมดบิตเช็ท/รีเช็ทเพื่อใช้สำหรับสัญญาณควบคุม


PIN CONFIGURATION



PIN NAMES

D <sub>7</sub> -D <sub>0</sub>	DATA BUS (BI DIRECTIONAL)
RESET	RESET INPUT
CS	CHIP SELECT
RD	READ INPUT
WR	WRITE INPUT
AD A1	PORT ADDRESS
PA7 PA0	PORT A (8BIT)
PB7 PB0	PORT B (8BIT)
PC7 PC0	PORT C (8BIT)
V <sub>CC</sub>	+5 VOLTS
GND	0 VOLTS

8255 BLOCK DIAGRAM



เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกแจกจ่ายและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.4.2 การอินเตอร์เฟส 8255

8255 สามารถต่อเข้ากับบัสของ Z-80 ได้โดยตรงจากระบบบัสที่เป็นแบบสองทิศทางจะเห็นว่า การติดต่อระหว่าง 8255 กับซีพียูจะผ่านบัสข้อมูลทั้ง 8 เส้นและถ้ามองจากซีพียูจะเห็นอุปกรณ์ตัวนี้มีพอร์ตอยู่ 4 พอร์ตโดยการอ้างพอร์ตให้ใช้  $A_0$  และ  $A_1$  ประกอบกับสัญญาณ CS (chip select) ซึ่งทำงานที่ลอจิก 0

$A_1$	$A_0$	$\overline{RD}$	$\overline{WR}$	$\overline{CS}$	
					Input operation (READ)
0	0	0	1	0	Port A $\rightarrow$ data bus
0	1	0	1	0	Port B $\rightarrow$ data bus
1	0	0	1	0	Port C $\rightarrow$ data bus
					Output operation (WRITE)
0	0	1	0	0	Data bus $\rightarrow$ port A
0	1	1	0	0	Data bus $\rightarrow$ port B
1	0	1	0	0	Data bus $\rightarrow$ port C
1	1	1	0	0	Data bus $\rightarrow$ control
					Disable function
X	X	X	X	1	Data bus $\rightarrow$ 3-state
1	1	0	1	0	Illegal condition
X	X	1	1	0	Data bus $\rightarrow$ 3-state

Source: Courtesy of Intel Corporation.


## ตารางที่ 2.4.1 ตารางค่าความจริงสำหรับ 8255

จากตารางที่ 2.4.1 เป็นการสรุปการอ่านและเขียนของ 8255 เมื่อสัญญาณ RD เป็น 0 จะเป็นการอ่านค่าจากพอร์ตใดพอร์ตหนึ่งจาก 3 พอร์ต ซึ่งถูกเลือกด้วยสัญญาณ  $A_0$  กับ  $A_1$  แต่ถ้า  $A_0$  กับ  $A_1$  เป็น 1 ทั้งคู่ก็จะเป็นการระบุว่าต้องการติดต่อกับพอร์ตควบคุม ซึ่งเป็นรีจิสเตอร์พิเศษสำหรับควบคุมการทำงานของ 8255 ซึ่งรีจิสเตอร์นี้ซีพียูสามารถเขียนค่าลงไปได้แต่ไม่สามารถอ่านค่าได้ เมื่อไม่มีการติดต่อกับ 8255 ( $\overline{CS} = 1$  หรือ  $\overline{RD}$  และ  $\overline{WR} = 1$ ) บัสของ 8255 ที่ติดต่อกับซีพียูจะอยู่ในสถานะ high impedance ซึ่งจะเป็นการแยกตัวออกจากระบบ เพื่อให้ซีพียูติดต่อกับระบบอื่น ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.3 การโปรแกรม 8255 ในโหมดต่าง ๆ

การโปรแกรม 8255 ให้ทำงานในโหมดต่าง ๆ นั้นคือจะต้องส่งคำสั่งควบคุมหนึ่งเวิร์ด(word) ไปยังพอร์ตควบคุม ซึ่งคำสั่งควบคุมโหมดของ 8255 แสดงดังรูปที่ 2.4.2 ซึ่งแสดงค่าควบคุมที่เป็นไปได้ 2 แบบเมื่อบิตที่ 7 ของค่าควบคุมเป็น 0 จะเป็นการเลือกโหมดบิตเซ็ท/รีเซ็ท ถ้าเป็น 1 จะเป็นการกำหนดโหมดของพอร์ตทั้งสามให้เป็นโหมด 0 ถึงโหมด 2



รูปที่ 2.4.2 แสดงค่าควบคุมโหมดที่เป็นไปได้ของ 8255

1. โหมด 0 : อุปกรณ์อินพุท/เอาต์พุท

เป็นการกำหนดให้พอร์ตที่กำหนดเป็นอุปกรณ์อินพุทเพื่อรับข้อมูลจากอุปกรณ์ภายนอก

เอกสารนี้เป็นเอกสารที่งานป๋าส์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านธุรกิจ  
 หรือให้พอร์ตที่กำหนดเป็นอุปกรณ์เอาต์พุทเพื่อส่งข้อมูลจากซีพียูให้กับอุปกรณ์ภายนอก โดยที่ไม่มี  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามผู้ใดดัดแปลงเนื้อหาและอ้างอิงถึงเจ้าของเอกสารหรือการนำออกไปใช้  
 สิทธิทางตรวจสอบใด ๆ ทั้งสิ้น ซึ่งการโปรแกรมต้องกำหนดคอนโทรลเวิร์ดดังนี้

ตัวอย่างเช่น ถ้าต้องการให้โปรแกรมเป็นโหมด 0 โดยที่

- พอร์ต A : อินพุต
- พอร์ต B : เอาท์พุท
- พอร์ต C บน : เอาท์พุท
- พอร์ต C ล่าง : อินพุต

เราจะได้คอนโทรลเวิร์ดเป็น 1 00 1 0 0 0 1 หรือ 91H (ดูรูปที่ 2.4.2 ประกอบ)


- โหมดบิตเช็ท/รีเช็ท

เป็นโหมดที่ใช้ในการสร้างสัญญาณสโตรบ โดยที่ บิต 8 ( $D_7$ ) ของค่าควบคุมเป็น 0 จะเป็นการเลือกการทำงานของโหมดบิตเช็ท/รีเช็ท คือแต่ละบิตของพอร์ต C จะสามารถเช็ทให้เป็นค่า 1 หรือรีเช็ทให้เป็นค่า 0 ได้โดยอิสระแต่ในบิตหนึ่ง ๆ จะสามารถถูกเช็ทหรือรีเช็ทได้เพียงค่าเดียวในเวลาใดเวลาหนึ่งเท่านั้น

## 2. โหมด 1 : อุปกรณ์อินพุต/เอาท์พุทพอร์ตแบบ Handshaking (STROBED I/O)


เป็นโหมดที่ใช้ในการตรวจสอบสัญญาณ Handshake และการอินเตอร์รัพท์ของการติดต่อระหว่างอุปกรณ์อินพุต/เอาท์พุท ซึ่งพอร์ต A และ B จะเป็นพอร์ตที่ขมุด ส่วนพอร์ต C จะใช้สำหรับการสร้างและตรวจสอบสถานะสัญญาณเรีกว่าพอร์ตควบคุม ในโหมดนี้จะมีการเคลื่อนย้ายข้อมูลซึ่งผู้จะไม่สามารถแทรกแซงการทำงานของ 8255 ได้

ลักษณะการทำงานของ 8255 ในโหมด 1 จะมีการเลือกว่าจะให้พอร์ต A, B เป็นอินพุตหรือเอาท์พุท รวม 4 แบบ ดังรูปที่ 2.4.3



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
รูปที่ 2.4.4 แสดงรูปแบบของ Mode 1 status word

รูปที่ 2.4.3 แสดงการทำงาน 4 ลักษณะของพอร์ต A,B ในขณะที่ทำงานใน Mode 1 C เป็นพอร์ตสถานะ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.4.2 แสดงค่าของพอร์ต C ที่ช่วยในการตรวจสอบสัญญาณ Handshake เมื่อโปรแกรมเป็นโหมด 1


เมื่อเป็นอินพุทพอร์ต

สัญญาณ	ทิศทาง	คำอธิบาย
IBF	OUT	ถ้าเป็น 1 แสดงว่ามีข้อมูล input ถูก latch ไว้แล้ว IBF เปลี่ยนเป็น 1 ที่ขาขึ้นของสัญญาณ $\overline{STB}$
$\overline{STB}$	IN	เป็น 0 เมื่อมีข้อมูล input ถูก latch ไว้แล้ว
INTR	OUT	สถานะ 1 อาจถูกนำไปใช้ในการอินเตอร์รัพท์ที่พิน เมื่อทางด้านอุปกรณ์ input ต้องการการทำงานแบบอินเตอร์รัพท์ INTR กลายเป็น 1 ที่ขาลงของ $\overline{STB}$ ในกรณีที่ IBF เป็น 1 และ INTE เป็น 1 และ INTR จะเปลี่ยนเป็น 0 ที่ขาขึ้นของสัญญาณ $\overline{RD}$ การทำงานลักษณะเช่นนี้แสดงให้เห็นถึงการขออินเตอร์รัพท์ที่พินจากอุปกรณ์โดยที่สัญญาณสไตรป INTE A ถูกควบคุมโดยบิตเช็ท/รีเช็ทจาก PC4 INTE B ถูกควบคุมโดยบิตเช็ท/รีเช็ทจาก PC2


เมื่อเป็นเอาต์พุทพอร์ต

สัญญาณ	ทิศทาง	คำอธิบาย
$\overline{OBF}$	OUT	$\overline{OBF}$ เป็น 0 เมื่อชิพส่งข้อมูลให้พอร์ต $\overline{OBF}$ flip-flop จะถูกเช็ทเมื่อ $\overline{WR}$ เปลี่ยนเป็น 1 และรีเช็ทที่ขาลงของ $\overline{ACK}$
$\overline{ACK}$	IN	เมื่อเป็น 0 แสดงว่าข้อมูลที่ส่งออกไปยังพอร์ต A หรือ B ได้ถูกรับไว้แล้ว เป็นการตอบรับจากอุปกรณ์ภายนอก
INTR	OUT	สัญญาณนี้เมื่อเป็น 1 จะแสดงถึงการอินเตอร์รัพท์ที่พิน เมื่ออุปกรณ์ภายนอกได้รับข้อมูลจากชิพเรียบร้อยแล้ว INTR จะถูกเช็ทที่ขาขึ้นของ $\overline{ACK}$ เมื่อ $\overline{OBF}$ เป็น 0 และ INTR เป็น 1 และ INTR จะถูกรีเช็ทที่ขาลงของ $\overline{WR}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
INTE A ถูกควบคุมโดยบิตเช็ท/รีเช็ทของ PC6  
INTE B ถูกควบคุมโดยบิตเช็ท/รีเช็ทของ PC2



รูปที่ 2.4.5 แสดง Mode 1 input port timing



รูปที่ 2.4.6 แสดง Mode 1 output port timing

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- input port timing

เมื่อพอร์ต A หรือ B ถูกสั่งให้ทำงานเป็นพอร์ตสำหรับอินพุต มีสัญญาณควบคุม 3 สาย คือ  $\overline{IBF}$ ,  $\overline{STB}$  และ INTR ซึ่งคำอธิบายสัญญาณเหล่านี้อยู่ในตารางที่ 2.4.2 และแสดงการทำงานในรูปที่ 2.4.5

ในกรณีที่อุปกรณ์ภายนอกต้องการส่งข้อมูลให้กับซีพียู จะส่งผ่านมาทางพอร์ต A หรือ B จากนั้นจะส่งสัญญาณสไตรป  $\overline{STB}$  ให้ 8255 ซึ่งจะตอบสนองโดยให้ขา  $\overline{IBF}$  (INPUT BUFFER FULL) ซึ่งต่อไปยังอุปกรณ์ภายนอกเป็น 1 และพร้อมกัน latch ข้อมูลไว้ ซึ่งขณะนั้นซีพียูจะยังไม่ได้อ่านข้อมูล

ถ้า INTE (INTERRUPTS ENABLED) ถูกเซ็ทเอาไว้ เมื่อสัญญาณ  $\overline{IBF}$  เป็น 1 จะทำให้ INTR ซึ่งเป็นสัญญาณเอาต์พุต เปลี่ยนเป็น 1 ดังนั้นการที่ซีพียูจะตรวจสอบความพร้อมที่จะอ่านข้อมูลไปได้หรือยัง จึงมีทางเลือก 2 ทางคือ การพอลลิงสัญญาณ  $\overline{IBF}$  ด้วยวิธี การคอซ่าน status word ของโมด 1 (ดูรูปที่ 2.4.4 ประกอบ) หรือนำสัญญาณ INTR ไปต่อกับอินเตอร์รัพท์ ซึ่งทั้งสองกรณี ทำให้เกิดการกระโดดไปยังโปรแกรมออสของการอ่านข้อมูลจากพอร์ตข้อมูล และที่ขาของสัญญาณ  $\overline{RD}$  จะทำให้ INTR ซึ่งเป็นเอาต์พุต เปลี่ยนเป็น 0 และที่ขาของสัญญาณ  $\overline{RD}$  จะทำให้  $\overline{IBF}$  เป็น 0 ซึ่งแสดงว่าส่งข้อมูลเรียบร้อยแล้วสามารถรับส่งข้อมูลต่อไปได้

- output port timing

เมื่อพอร์ต A หรือ B ในโมด 1 ถูกสั่งให้เป็นพอร์ตเอาต์พุต มีสัญญาณควบคุม 3 สายคือ  $\overline{OBF}$ ,  $\overline{ACK}$  และ INTR ซึ่งคำอธิบายสัญญาณเหล่านี้อยู่ในตารางที่ 2.4.2 และแสดงการทำงานในรูปที่ 2.4.6

ถ้าส่งข้อมูลไปยังพอร์ตข้อมูลพอร์ตใดพอร์ตหนึ่ง อุปกรณ์ภายนอกที่จะรับข้อมูลไปจะต้องมาตรวจสอบที่  $\overline{OBF}$  (OUTPUT BUFFER FULL) ถ้าเป็น 0 แสดงว่าข้อมูลพร้อมให้อุปกรณ์ภายนอกอ่านได้แล้ว เสมือนว่าใช้  $\overline{OBF}$  เป็นสัญญาณ input strobe ซึ่งอุปกรณ์ภายนอกจะ latch ข้อมูลไว้แล้วตอบสนองด้วยการส่งสัญญาณ  $\overline{ACK}$  กลับมา ขาของสัญญาณนี้จะทำให้  $\overline{OBF}$  เปลี่ยนเป็น 1 และถ้า INTE เป็น 1 ขาของสัญญาณนี้จะทำให้ INTR เปลี่ยนเป็น 1 ด้วยเช่นกัน

ซีพียูจะมีทางเลือกตรวจสอบความพร้อมในการรับส่งข้อมูลได้ 2 ทางคือ การพอลลิงสัญญาณ  $\overline{OBF}$  โดยการอ่านจาก status word ของโมด 1 (ดูรูปที่ 2.4.4 ประกอบ) หรือใช้เอกสาร์เป็นเอกสาร์ที่ส่งงานไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติให้นำไปใช้ประโยชน์ด้านอื่น การอินเตอร์รัพท์จาก INTR สำหรับแจ้งว่า  $\overline{OBF}$  เป็น 1 แสดงว่าอุปกรณ์พร้อมที่จะรับข้อมูลไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้แล้ว ซีพียูจะส่งข้อมูลใหม่ออกไปยังพอร์ตเอาต์พุต และที่ขาของสัญญาณ  $\overline{WR}$  จะทำให้ INTR

กลายเป็น 0 และที่ขาขึ้นของสัญญาณ  $\overline{WR}$  จะทำให้สัญญาณ  $\overline{OBF}$  เป็น 0 อุปกรณ์ภายนอกที่  
 ตรวจสอบสัญญาณ  $\overline{OBF}$  ก็จะอ่านข้อมูลตัวใหม่ไปได้ และทำงานในลักษณะนี้ไปเรื่อย ๆ


3. โหมด 2 : อุปกรณ์อินพุต/เอาต์พุตแบบ 2 ทิศทาง

(STROBED BIDIRECTION I/O)

ในโหมด 2 พอร์ต A ของ 8255 จะกลายเป็นพอร์ตรับส่งข้อมูลแบบสองทิศทาง  
 ซึ่งมีการทำงานด้วยวิธี Handshake จากสัญญาณจำนวน 5 สัญญาณ ดังรูปที่ 2.4.7 ซึ่งสัญญาณ  
 Handshake เหล่านี้จะมีลักษณะการทำงานดังเช่นโหมด 1 แต่ว่าจะอ้างอิงกับพอร์ต A เท่านั้น  
 การใช้งานในโหมดนี้ได้แก่การส่งข้อมูลระหว่างคอมพิวเตอร์ 2 เครื่อง


เมื่อพอร์ต A ถูกโปรแกรมเพื่อใหทำงานในโหมด 2 พอร์ต B สามารถทำงานใน  
 โหมด 0 หรือโหมด 1 ก็ได้ ถ้าถูกโปรแกรมสำหรับโหมด 0 PC0-PC2 สามารถถูกโปรแกรม  
 ให้เป็น อินพุตหรือเอาต์พุต ก็ได้ แต่ถ้าพอร์ต B ถูกโปรแกรมเป็นโหมด 1 แล้ว PC0-PC2 จะ  
 กลายเป็นสัญญาณ Handshake สำหรับพอร์ตนี้

เมื่อทำการพิจารณาการโปรแกรมโหมดที่เป็นไปได้ทั้งหมดแล้ว 8255 จะมีลักษณะ  
 การทำงานอยู่ 4 ลักษณะในโหมด 2 ดังแสดงในรูปที่ 2.4.8



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
 รูปที่ 2.4.7 แสดงโหมด 2 ของ 8255

รูปที่ 2.4.8 แสดงลักษณะการทำงานที่เป็นไปได้ 4 ลักษณะ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.4.9 คือผังเวลาซึ่งแสดงถึงลำดับของเหตุการณ์ต่าง ๆ ของข้อมูล ซึ่งถูกส่งไปยัง 8255 โดยอุปกรณ์และจาก 8255 กลับไปสู่อุปกรณ์ ตัวเลขที่เขียนในผังอธิบายการส่งข้อมูลจากอุปกรณ์มายัง 8255


- input port timing

1. ข้อมูลส่งมาจากอุปกรณ์
2. อุปกรณ์ส่ง  $\overline{STB}$  พัลส์ไปยัง 8255
3. เมื่อข้อมูลถูก latch IBF กลายเป็น
4. หลังจากที่  $\overline{STB}$  เปลี่ยนเป็น 1 ในขณะที่ IBF ยังคงถูกเช็ทอยู่ที่ INTR จะเปลี่ยนเป็น 1 เป็นการขออินเตอร์รัพท์ (ถ้าต้องการใช้)
5. ใช้การตรวจสอบด้วยวิถึพอลลิ่งหรืออินเตอร์รัพท์เพื่อให้บริการอุปกรณ์ ข้อมูลที่อยู่ในบัฟเฟอร์ของ 8255 จะถูกอ่านจากชิพเมื่อ RD เป็น 0
6. ขอบขาลงของ  $\overline{RD}$  จะรีเซ็ต INTR
7. ขอบขาลงของ  $\overline{RD}$  จะรีเซ็ต IBF


- output port timing

ในการส่งข้อมูล 1 ไบต์ไปยังอุปกรณ์ โดยผ่าน 8255

8. ข้อมูลถูกส่งมาจากชิพและถูก latch โดย 8255
9. ขอบขาลงของ  $\overline{WR}$  ทำให้  $\overline{OBF}$  เปลี่ยนเป็น 0 (OUTPUT BUFFER FULL)
10. อุปกรณ์ตอบรับสัญญาณ  $\overline{OBF}$  โดยทำให้  $\overline{ACK}$  เปลี่ยนเป็น 0
11. ในขอบขาลงของ  $\overline{ACK}$  8255 ส่งข้อมูลออกไปทางบัฟเฟอร์ข้อมูล
12.  $\overline{OBF}$  เปลี่ยนเป็น 1 (OUTPUT BUFFER EMPTY)
13. ขอบขาลงของ  $\overline{ACK}$  จะเช็ท INTR ซึ่งเป็นการร้องขออินเตอร์รัพท์(ถ้าต้องการ)
14. ตรวจสอบสัญญาณโดยการพอลลิ่งหรืออินเตอร์รัพท์ เพื่อเขียนข้อมูลถัดไปโดยผ่าน 8255



รูปที่ 2.4.9 ความสัมพันธ์ของ input และ output timing สำหรับโหมด 2



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ผู้อ่านควรศึกษาเงื่อนไขการใช้งานและข้อกำหนดด้านความปลอดภัย  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.4.10 แสดงรูปแบบบิตของ Mode 2 status word


## 2.5 REAL TIME CLOCK (RTC)

### 2.5.1 โครงสร้างของ RTC

RTC ที่ใช้ในโครงงานนี้คือ MM58167 ซึ่งชิพ 58167 นี้เปรียบเสมือนอินพุต/เอาต์พุต พอร์ต ซึ่งสามารถอ่านและเขียนไปที่พอร์ตนั้นได้ จากบล็อกไดอะแกรมรูปที่ 2.5.1 จะเห็นว่ามีส่วนประกอบที่สำคัญคือ ตัวกำเนิดสัญญาณนาฬิกา (OSCILLATOR) ตัวนับเวลา (REAL TIME COUNTER) ตัวเปรียบเทียบ (COMPARATOR) และ หน่วยความจำ (RAM)

Pin Configuration

Block Diagram



รูปที่ 2.5.1 แสดงการจัดวงจรต่าง ๆ และบล็อกไดอะแกรมของ MM58167

### 2.5.2 การใช้งาน MM58167

การใช้งานเพียงแต่เขียนข้อมูลแบบ BCD ไปที่ตัวนับเวลา ตามแอดเดรสของแอดเดรสแต่ละตัว เช่นของ วัน ชั่วโมงหรือ นาที ตัวนับก็เวลาจะเริ่มเดินตามเวลาที่ตั้งให้ และในทางตรงกันข้ามเราสามารถตั้งให้ RTC ให้สัญญาณอินพุตเอาต์พุต ในวันเวลาที่ใดก็ได้ โดยให้ตั้งเวลาไปที่หน่วยความจำ เมื่อเวลาของตัวนับเวลาเดินมาตรงกับเวลาในหน่วยความจำจะทำให้

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับครูในวงเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
เกิดการเปรียบเทียบชั้นและให้สัญญาณอินพุตเอาต์พุต  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.5.3 ส่วนประกอบที่สำคัญของ MM58167

## - คิวบิตเวลา

คิวบิตเวลาเป็นคิวบิตและจัดการเกี่ยวกับเวลา ถูกแบ่งเป็นดิจิทัล ดิจิตละ 4 บิต ซึ่งการเข้าถึงคิวบิตเวลาจะกระทำครั้งละ 2 ดิจิต (ในขณะ READ และ WRITE) ซึ่งในแต่ละดิจิทัลจะให้ค่า BCD ดังแสดงในตารางที่ 2.5.1 บิตที่ไม่ใช้จะถูกยึดด้วยลอจิก 0 ซึ่งเราไม่ต้องสนใจในขณะทำการเขียนข้อมูลลงบนบัสข้อมูล เหตุที่บางบิตไม่ใช้ก็เนื่องจากว่า ไม่จำเป็นต้องใช้ในการให้ข้อมูลแบบ BCD ของบางหลัก ตัวอย่างเช่น ในหลักสิบของชั่วโมงจะไม่เกินเลข 2 ฉะนั้นเราจะใช้เพียง 2 บิตเท่านั้น ไม่ต้องใช้ในบิตที่ 6 และ 7

ตารางที่ 2.5.1 แสดงรายละเอียดของข้อมูลเป็นดิจิทัลในแต่ละเคาน์เตอร์แอดเดรส

เคาน์เตอร์แอดเดรส	หลักหน่วย $D_0, D_1, D_2, D_3$	BCD CODE มากที่สุด	หลักสิบ $D_4, D_5, D_6, D_7$	BCD CODE มากที่สุด
1/1000 วินาที (00H)	- , - , - , -		$D_4, D_5, D_6, D_7$	9
1/100 และ 1/10 วินาที (01H)	$D_0, D_1, D_2, D_3$	9	$D_4, D_5, D_6, D_7$	9
วินาที (02H)	$D_0, D_1, D_2, D_3$	9	$D_4, D_5, D_6, -$	5
นาฬิกา (03H)	$D_0, D_1, D_2, D_3$	9	$D_4, D_5, D_6, -$	5
ชั่วโมง (04H)	$D_0, D_1, D_2, D_3$	9	$D_4, D_5, -, -$	2
วันในสัปดาห์ (05H)	$D_0, D_1, D_2, -$	7	- , - , - , -	0
วันที่ (06H)	$D_0, D_1, D_2, D_3$	9	$D_4, D_5, -, -$	3
เดือน (07H)	$D_0, D_1, D_2, D_3$	9	$D_4, -, -, -$	1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## - หน่วยความจำ

MM58167 มีหน่วยความจำขนาด 56 บิต ซึ่งใช้ในการเก็บข้อมูลเมื่อไฟดับหรือใช้เก็บข้อมูลการตั้งปลุกเพื่อที่จะเปรียบเทียบกับตัวนับเวลา ข้อมูลในหน่วยความจำจะสามารถเปรียบเทียบกับตัวนับเวลาและมีจุดที่ไม่ใช้คือ หลักหน่วยของ 1/1,000 ของวินาที และหลักสิบของวินาทีในหนึ่งสัปดาห์ (เพราะไม่ใช้ในตัวนับเวลา ดูตารางที่ 2.5.1 ประกอบ)

หน่วยความจำจะถูกกำหนดให้มีรูปแบบเหมือนกับตัวนับเวลา อย่างไรก็ตามยังมีบิตที่ยังไม่ได้ใช้อยู่ ซึ่งบิตที่ไม่ใช้ในตัวนับเวลานี้จะเปรียบเทียบกับ 0 ในหน่วยความจำ


## - อินเตอร์รัพท์และตัวเปรียบเทียบ

มีสัญญาณอินเตอร์รัพท์อยู่ 2 อย่างคือ

1. อินเตอร์รัพท์เอาท์พุท (แอสคัพ "1") เอาท์พุทนี้สามารถจะโปรแกรมให้เกิดสัญญาณทางออกได้ถึง 8 อย่างคือ 10 Hz, 1 Hz, 1 นาที/ครั้ง, 1 ชั่วโมง/ครั้ง, 1 วัน/ครั้ง, 1 สัปดาห์/ครั้ง, 1 เดือน/ครั้ง และเมื่อหน่วยความจำกับตัวนับเวลาเกิดการเปรียบเทียบขึ้นวิธีการที่จะอ่านค่าสัญญาณอินเตอร์รัพท์คือ ให้อินเตอร์รัพท์ 1 แก่รีจิสเตอร์ควบคุมการอินเตอร์รัพท์ (INTERRUPT CONTROL REGISTER) ในบิตที่ตรงกับเวลาที่เรากำลังต้องการจะให้เกิดสัญญาณอินเตอร์รัพท์ ดูรูปที่ 2.5.2 ประกอบ เช่นต้องการให้สัญญาณอินเตอร์รัพท์ทุก ๆ 1 นาที ก็ให้  $D_3$  เป็น "1" เช็กรหัสรีจิสเตอร์ควบคุมการอินเตอร์รัพท์ซึ่งดูตารางแอสคัพได้จากตารางที่ 2.5.2 เราสามารถเช็กรหัสรีจิสเตอร์ควบคุมอินเตอร์รัพท์ครั้งละ 1 บิตหรือมากกว่าก็ได้ ตัวอย่างเช่น ต้องการให้สัญญาณอินเตอร์รัพท์ทุกวินาที และ ทุกชั่วโมงก็เช็บบิตที่ 2 ( $D_2$ ) กับบิตที่ 4 ( $D_4$ ) โดยเช็กรหัสรีจิสเตอร์ควบคุมอินเตอร์รัพท์

เมื่อเวลานับมาถึงค่าสูงสุดของแต่ละเวลาจะทำให้เกิดผลลัพท์ให้กับรีจิสเตอร์ควบคุมอินเตอร์รัพท์ ซึ่งจะทำการอินเตอร์รัพท์เอาท์พุทเป็น "1" (บิตใดบิตหนึ่งต้องถูกอ่านค่าด้วย) การอ่านรีจิสเตอร์ควบคุมอินเตอร์รัพท์ทำให้เราทราบว่าสัญญาณอินเตอร์รัพท์เป็นสัญญาณของบิตใดอีกทั้งยังเป็นการรีเซ็ตรีจิสเตอร์ควบคุมอินเตอร์รัพท์อีกด้วย

การอ่านรีจิสเตอร์ควบคุมอินเตอร์รัพท์นี้จะได้รับข้อมูลบนบัสข้อมูลซึ่งประกอบด้วยบิตที่ทำให้เกิดการอินเตอร์รัพท์โดยจะให้ค่าเป็น "1" ที่บิตนั้น (ดูรูปที่ 2.5.2 ประกอบ) หลังจากจบของการอ่านจะทำให้รีจิสเตอร์ควบคุมอินเตอร์รัพท์ถูกรีเซ็ต



รูปที่ 2.5.2 แสดงการอินทิเกรตสัญญาณอินเตอร์รีพท์ต่าง ๆ

$A_7$	$A_6$	$A_5$	$A_4$	$A_0$	ฟังก์ชัน
0	0	0	0	0	นับ 1/1000 วินาที
0	0	0	0	1	นับ 1/100 และ 1/10 วินาที
0	0	0	1	0	นับวินาที
0	0	0	1	1	นับนาฬิกา
0	0	1	0	0	นับชั่วโมง
0	0	1	0	1	นับวันในสัปดาห์
0	0	1	1	0	นับวันที่
0	0	1	1	1	นับเดือน
0	1	0	0	0	RAM 1/1000 วินาที
0	1	0	0	1	RAM 1/100 และ 1/10 วินาที
0	1	0	1	0	RAM วินาที
0	1	0	1	1	RAM นาที
0	1	1	0	0	RAM ชั่วโมง
0	1	1	0	1	RAM วันในสัปดาห์
0	1	1	1	0	RAM วันที่
0	1	1	1	1	RAM เดือน
1	0	0	0	0	รีจิสเตอร์สถานะอินเตอร์รีพท์
1	0	0	0	1	รีจิสเตอร์ควบคุมอินเตอร์รีพท์
1	0	0	1	0	รีเซตตัวนับเวลา
1	0	0	1	1	รีเซต RAM
1	0	1	0	0	สถานะปิด
1	0	1	0	1	คำสั่ง "GO"
1	0	1	1	0	สแตนด์บายอินเตอร์รีพท์
1	1	1	1	1	โหมดทดสอบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้  
เผยแพร่หรือแจกจ่ายเอกสารฉบับนี้แก่บุคคลอื่นโดยไม่ได้รับอนุญาตจากศูนย์ฯ ทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.5.2 แสดงแอดเดรสฟังก์ชันต่าง ๆ

2. สแตนด์บายอินเตอร์รัพท์(STANDBY INTERRUPT) (เอาท์พุทเป็นแบบโตะเฟ้นเดรน, แลคท์ๆ "0") อินเตอร์รัพท์ตัวนี้จะเกิดขึ้นเมื่อเราได้ทำการรีนาเบิ้ลไว้และเกิดการเปรียบเทียบกับหน่วยความจำกับเวลา การรีนาเบิ้ลทำได้โดยเขียน 01H ไปที่แอดเดรส 16H จะเป็นการรีเสตเอเบิ้ล

- เพาเวอร์ดาวน์โหมด

ฮาเพาเวอร์ดาวน์ (POWER DOWN) เป็นตัวเลือกที่ที่สำคัญที่สุด ซึ่งจะรีเสตเอเบิ้ลสัญญาณหลักทั้งหมด ยกเว้นสัญญาณสแตนด์บายอินเตอร์รัพท์ เมื่อฮานี้ได้รับลอจิก "0" MM58167 จะไม่ตอบสนองแก่สัญญาณจากภายนอก แต่นานี้ภาังคงเดินตามปกติ และจะยังให้สัญญาณสแตนด์บายอินเตอร์รัพท์ (ขา 14) ถ้าได้มีการโปรแกรมให้ฮานี้ทำงานไว้ก่อนแล้ว

เมื่อต้องการเปลี่ยนจากโหมดการทำงานปกติมาเป็นสแตนด์บายโหมด ควรจะให้ฮาเพาเวอร์ดาวน์เป็นลอจิก "0" อย่างน้อยที่สุด 1  $\mu$ S ก่อนที่จะทำการลดระดับลงมาเป็นสแตนด์บายโหมด

เมื่อต้องการเปลี่ยนกลับมาสู่การทำงานปกติผู้ใช้ต้องมั่นใจว่าฮานีพุ่มอื่น ๆ ต้องเป็นสัญญาณที่ถูกต้องก่อนที่จะกลับมาสู่โหมดการทำงานปกติ ทั้งนี้เพื่อป้องกันข้อมูลของนาฬิกาเสียไป จะทำให้นาฬิกาเดินผิด ตัวอย่างนี้ได้แก่ การที่ขา CS, RD, WR ของ MM58167 มีสัญญาณเปลี่ยนแปลงในขณะที่กลับสู่โหมดปกติจะทำให้มีการเขียนข้อมูลไปที่ตัวนับเวลาหรือในหน่วยความจำ

- การรีเซ็ตหน่วยความจำและตัวนับเวลา ; คำสั่ง GO

ตัวนับเวลา และ หน่วยความจำสามารถถูกรีเซ็ตได้โดยเขียน FFH ที่แอดเดรส 12H, 13H ตามลำดับ การให้พัลส์ของการเขียนไปที่แอดเดรส 15H (คำสั่ง GO) จะรีเซ็ตตัวนับของวินาที ขณะที่ทำการเขียนไปที่แอดเดรส 15H นี้ MM58167 จะไม่สนใจข้อมูลบนบัสข้อมูล แต่ผลของคำสั่ง GO มีดังนี้

ถ้าตัวนับของวินาทีนับได้มากกว่า 39 เมื่อเราใช้คำสั่ง GO จะทำให้หลักของนาฬิกาเพิ่มขึ้นในกรณีอื่น ๆ จะไม่มีผลต่อหลักนาฬิกา

- บิตสถานะ (STATUS BIT)

บิตสถานะจะบอกผู้ใช้ว่าขณะที่ทำการอ่านตัวนับนั้น ตัวนับกำลังอยู่ในช่วงของการรีเซตเวลา ข้อมูลที่อ่านได้อาจมีการผิดพลาดเกิดขึ้น บิตสถานะนี้จะอ่านได้จากแอดเดรส 14H ของ RTC โดยจะให้ลอจิก "1" ที่บิต 0 ของบัสข้อมูล ในขณะที่บิตอื่น ๆ เป็น "0" หากสัญญาณปรากฏขึ้นภายหลังการอ่านตัวนับควรมีการอ่านตัวนับใหม่ที่ขอบทางด้านของสัญญาณ READ

- ตัวกำเนิดสัญญาณนาฬิกา

เป็นตัวกำเนิดสัญญาณนาฬิกาแบบเรโซแนนซ์ขนาน โดยใช้อุปกรณ์ภายนอกเพียงตัวเก็บประจุ 1 ตัว, แร่กำเนิดความถี่ 1 ตัว โดยตัวต้านทานจะต่ออยู่ระหว่างหัว OSC in (ขา 10) และ OSC out (ขา 11) เพื่อที่จะไบอัสตัวอินเวอร์เตอร์ที่อยู่ภายในให้ทำงานอยู่ในช่วงที่เป็นเชิงเส้น สำหรับทรานซิสเตอร์ไมโครเพาเวอร์คริสตัลจะใช้ตัวต้านทานต่ออนุกรมกับขา OSC out โดยใช้ตัวต้านทานมีค่าโดยประมาณ 200 KOhms ส่วนตัวเก็บประจุโดยปกติจะมีค่าอยู่ในช่วง 20 pF-25 pF แร่ที่ใช้มีความถี่ 32768 Hz

- คอนโทรลไลน์ (CONTROL LINE)

สัญญาณ READ, WRITE, CHIP SELECT เป็นสัญญาณอินพุตทำงานที่ลอจิก "0" และสัญญาณ READY เป็นสัญญาณออก (โพลาร์เนแกนตีฟ) ที่จุดเริ่มต้นของการอ่าน หรือการเขียน ขา READY จะให้สัญญาณเลาท์พุทเป็น "0" ล่วงนกระทั่งข้อมูลปรากฏบนบัสข้อมูลเรียบร้อย หรือข้อมูลได้ถูกแลตซ์ไว้แล้วในขณะที่ช่วงของการเขียน

- โหมดทดสอบ

ในโหมดนี้ใช้เป็นเพียงการทดสอบ RTC ชิป ให้ทำงานที่ความถี่สูงกว่าการทำงานปกติ ในโหมดนี้ความถี่ 32 KHz จะถูกต่อตรงเข้ากับ 1/1000 วินาที ขา CS และ WR ต้องเป็น "0" และให้โหมดเคลสเป็น 1FH

### บทที่ 3. เครื่องแสดงค่าบรรทัดประกอบภาพ

โครงการนี้แบ่งส่วนสำคัญออกเป็น 3 ส่วน

1. ภาคการแสดงผลบนจอทีวี
2. ภาคการประมวลผลข้อความที่นำออกแสดงบนจอทีวี
3. ภาคเชื่อมโยงระหว่างการประมวลผลและการแสดงผลบนจอทีวี

#### 1. ภาคการแสดงผลบนจอทีวี

ภาคแสดงผลที่ทำการแสดงตัวอักษรออกจกจอทีวีนั้นได้ออกแบบจากหลักการทำงานของการ์ดแสดงผลที่ใช้แสดงผลในเครื่องคอมพิวเตอร์โคททั่วไป โดยไอซี ซีอาร์ทีคอนโทรลเลอร์เบอร์ 6845 เป็นตัวหลักสำคัญ ในการสร้างสัญญาณต่างๆ ที่จำเป็นในสัญญาณวิดีโอ

วงจรที่ใช้ในการสร้างเครื่องต้นแบบนี้ เป็นวงจรที่ออกแบบจากหลักการทำงานของหน่วยแสดงผลออกจอมอนิเตอร์แบบ ซีอาร์ที (CRT) ซึ่งใช้กันทั่วไปในเครื่องคอมพิวเตอร์ในปัจจุบัน สามารถแบ่งการทำงาน ออกเป็นส่วนๆ ได้ดังนี้

##### - ส่วนสร้างคล็อก (CLOCK) ให้ระบบ

วงจรส่วนนี้เป็นวงจรกำเนิดสัญญาณคล็อกความถี่ 8 เมกะเฮิรตซ์ ทำงานโดยใช้ไอซี 74LS04 ร่วมกับคริสตัลความถี่ 8 เมกะเฮิรตซ์ คล็อกที่ได้จากวงจรมีจะถูกนำไปใช้เป็น ด็อทคล็อก (DOTCLOCK) ให้กับระบบ โดยจะนำไปเข้า ชิฟท์รีจิสเตอร์ (SHIFT REGISTER) ที่ทำหน้าที่แปลงข้อมูลแบบขนานให้เป็นแบบอนุกรม คือใช้เป็นความถี่ที่ใช้ในการชิฟท์นี้

หลังจากที่ได้สัญญาณคล็อกความถี่ 8 เมกะเฮิรตซ์นี้แล้วจะนำไปเข้า วงจรหาร 16 ที่จะหารความถี่ 8 เมกะเฮิรตซ์ เหลือ 500 กิโลเฮิรตซ์ ซึ่งก็คือ ความถี่มาตรฐานคล็อก เพื่อไว้ป้อน 16 ไอซี 6845 ซึ่งเป็น ไอซี ซีอาร์ทีคอนโทรลเลอร์ สำหรับกำเนิดสัญญาณเชิงโคไซน์ต่างๆ ไอซีทำหน้าที่หาร 16 นี้ให้ ไอซี 74LS161 นอกจากที่จะใช้สัญญาณความถี่ที่หารป้อนให้ ไอซี 6845 แล้ว ยังนำสัญญาณนี้ป้อนให้กับ ไอซีที่ทำหน้าที่ แลทซ์ที่อมลจาก สกรีนเมมมอรีแรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า (SCREEN MEMORY RAM) เพื่อทำเปลี่ยนค่าที่ทำการแลทซ์ไว้เมลหมด 1 ตัวอักษร

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ส่วนกำเนิดสัญญาณเชิงโครนัสของสัญญาณวิดีโอ

วงจรส่วนนี้จะทำหน้าที่สร้างสัญญาณ ینگโครนัสทางแนวอน และ สัญญาณเชิงโครนัสทางแนวตั้ง ซึ่งทำหน้าที่ให้โคช ไอซี ซีอาร์ทีคอนโทรลเลอร์ เบอร์ 6845 ของบริษัทมอโตโรล่า ซึ่งเป็นที่นิยมใช้กันทั่วไปในหน่วยแสดงผลในเครื่องคอมพิวเตอร์ในปัจจุบัน ไอซี 6845 นี้จะสร้างสัญญาณเชิงโครนัสทางแนวอนโคช ทำการนับสัญญาณ อินพุท คาแรคเตอร์คล็อก ที่ได้จากภาคกำเนิดสัญญาณคล็อก ให้ได้จำนวนการนับตามค่าที่โปรแกรมอยู่ในรีจิสเตอร์มาสในตัว 6845 เอง

และนั่นก่อนที่วงจรจะทำงานได้เราจะต้องมีการโปรแกรมค่าเริ่มต้นลงไปในรีจิสเตอร์ที่ทำหน้าที่เป็นเสมือนเก็บค่าสิ่งให้ 6845 ทำงานได้ตามที่เราได้ออกแบบไว้ โคช 6845 จะสามารถติดต่อกับ CPU ภายนอกทาง บัสที่ใช้ในการส่งข้อมูล ( DATA BUS ) ซึ่งมีสายสัญญาณ 8 เส้น และมีขาสัญญาณ chip select (-cs) เพื่อใช้เป็นสัญญาณในการติดต่อกับ CPU นอกจากนี้ในการโปรแกรมค่ายังมีขาสัญญาณที่ใช้เป็นตัวกระตุ้นการผ่านข้อมูลเข้าไปในรีจิสเตอร์ของ 6845 คือ ขาสัญญาณ อีนาเบิล (-E) ซึ่งขาสัญญาณนี้เนื่องมาจากลักษณะโครงสร้างของ ไอซี ตระกูลนี้เป็นของบริษัท มอโตโรล่าได้ออกแบบมาเพื่อความสะดวกในการ อินเตอร์เฟสกับ CPU ในตระกูลเดียวกัน เช่น 68000 ซึ่งจะใช้ สัญญาณคล็อกของระบบเป็นแบบ 2 เฟส ซึ่งขาสัญญาณอีนาเบิลนี้จะใช้ต่อกับโดยตรงกับสัญญาณคล็อกเฟส 2 ได้ทันที แต่เมื่อนำมาใช้กับ CPU ในตระกูลอื่น เช่น Z-80 เป็นต้น จะต้องใส่สัญญาณคล็อกที่มีลักษณะต่อเนื่อง เพื่อใช้ในการขับสัญญาณที่ขา อีนาเบิลของ 6845 นี้ด้วย ในวงจรที่ออกแบบนี้ได้มีขา อีนาเบิลต่อกับ สัญญาณ IORQ ของ Z-80

หลังจากที่ได้จัดขาสัญญาณต่างๆ เรียบร้อยแล้ว ก่อนเริ่มการทำงานทุกครั้งต้องมีการโปรแกรมค่าให้ 6845 ดังที่กล่าวไว้แล้ว ซึ่งสำหรับค่าพารามิเตอร์ต่างๆที่ใช้ในวงจรมีดังได้แสดงในตารางข้างล่างนี้ ค่า DATA 1 เมื่อใช้งานนี้แสดงผลตามปกติ ส่วน ค่า ใน DATA 2 นี้แสดงผลในแบบผสมตัวอักษรกับสัญญาณวิดีโอภายนอก

## ตารางการโปรแกรมค่าเริ่มต้นทำงาน ของ 6845

REGISTER	REGISTER FILE	PROGRAM UNIT	DATA1	DATA2
R0	HORIZONTAL TOTAL	CHARACTERS	1F	1B
R1	HOR. DISPLAYED	CHARACTERS	19	16
R2	HSYNC POSITION	CHARACTERS	1B	17
R3	HSYNC WIDTH	CHARACTERS	02	02
R4	VERTICAL TOTAL	CHAR ROWS	12	10
R5	VERTICAL ADJUST	SCAN LINES	10	09
R6	VER. DISPLAYED	CHAR ROW	12	10
R7	VSYNC POSITION	CHAR ROW	11	10
R8	INTERLACE MODE	-----	00	00
R9	MAX SCAN LINE ADD.	SCAN LINE	0F	0F
R10	CURSOR START	SCAN LINE		
R11	CURSOR END	SCAN LINE		
R12	START ADDRESS (H)	-----		
R13	START ADDRESS (L)	-----		
R14	CURSOR (H)	-----		
R15	CURSOR (L)	-----		
R16	RESERVED	-----		
R17	RESERVED	-----		

เมื่อทำการโปรแกรมค่าที่แสดงไว้ในตารางเขียนร้อยแล้ว 6845 จะเริ่มการทำงานทันที โดยมีการทำงานดังนี้

ข่า MA0-MA7 จะทำการนับค่าเริ่มตั้งแต่ค่าที่กำหนดว่าให้เริ่มแสดงที่หน่วยความจำสกรีน เมมโมรี ณ ตำแหน่งใด จนถึงตำแหน่งที่สามารถแสดงออกที่จอได้เป็นตัวอักษรตัวสุดท้ายซึ่งสัญลักษณ์เหล่านี้จะนำไปอ้างแอดเดรสที่สกรีนเมมโมรี

ข่า R0-R3 จะทำการนับค่าในส่วนที่เป็นแอดเดรสบิตนัยสำคัญน้อยที่สุด คือ บิต A0-A3 ของหน่วยความจำกำเนิดตัวอักษร ซึ่งจะเป็นการชี้ข้อมูลแต่ละ แถวของตัวอักษร การนับของ ข่า นี้ว่ากรณีใดบ้างที่มีอีกทั้งห้ามมิให้ขัดแย้งเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ สัญลักษณ์จะมีความสัมพันธ์กันกับกานับของ ข่า M0-M7 ด้วย

ฮา สัญญาณ HSYNC จากนั้นจะกำเนิดสัญญาณที่จะใช้เป็นสัญญาณ ชิงโครนีสทางแนวนอนจะมีการทำงานที่ แอคทีฟที่ high โดยจะมีความถี่และความกว้างของสัญญาณที่ แอคทีฟ ตามค่าที่กำหนดในรีจิสเตอร์ ส่วนของการแสดงผลทางแนวนอน ในที่นี้คือ 15625 เฮอร์ต ในกรณีที่แสดงผลในรูปแบบผสมตัวอักษรกับสัญญาณวิดีโอ ส่วนในแบบที่ผสมตัวอักษรกับสัญญาณวิดีโอด้วยจะต้องมีความถี่มากกว่าปกติ เล็กน้อย ซึ่งเป็นหลักการที่นำมาใช้ในเครื่องนี้ โดยจะกล่าวเหตุผลในส่วนผสมตัวอักษรต่อไป

ฮา สัญญาณ VSYNC ฮาสัญญาณนี้จะทำหน้าที่กำเนิดสัญญาณที่จะใช้เป็นสัญญาณ ชิงโครนีสทางแนวตั้งต่อไป โดยจะมีความถี่ตามค่าที่กำหนดในรีจิสเตอร์ในส่วนของการแสดงผลทางแนวตั้งซึ่งในที่นี้ คือ 50 เฮอร์ต แต่สำหรับในการทำการแสดงผลในรูปแบบผสมตัวอักษรกับสัญญาณวิดีโอ ก็เช่นเดียวกับสัญญาณ ชิงโครนีสทางแนวนอน คือ จะต้องมีมีความถี่ที่มากกว่า ความถี่ปกติเล็กน้อย ซึ่งจะกล่าวในส่วนต่อไปเช่นกัน

ฮา สัญญาณ DE เป็นสัญญาณที่จะนำไปใช้เป็นสัญญาณ แบลกกันง์ ต่อไป คือ ใช้หยุดการยิงอิเล็กทรอนิกส์ ระหว่างการ สะบัดกลับ ทั้งแนวตั้งและแนวนอน

- ส่วนนำข้อมูลออกแสดง

ส่วนการทำงานในส่วนนี้เป็นส่วนที่นำข้อมูลตัวอักษรต่างๆที่เก็บอยู่ในสกรีนเมมโมรี ส่งออกเป็นสัญญาณวิดีโอ การทำงานจะเริ่มจากเมื่อได้รับสัญญาณซีแอกเดรสของสกรีนเมมโมรี จาก 6845 สกรีนเมมโมรี ซึ่งเป็นแรม จะนำค่าที่เก็บอยู่ออกทางดาต้าบัส โดยการเก็บมีรูปแบบเป็น รหัสแอสกี ซึ่งขาคาด้านนี้จะนำไปเป็นแอกเดรสเพื่อชี้ตำแหน่งที่เก็บรูปแบบของตัวอักษรในหน่วยกำเนิดตัวอักษรซึ่งเป็น รวม

ในระหว่างที่ค่าที่เก็บอยู่ในสกรีนเมมโมรีค่าหนึ่งกำลังชี้ตำแหน่งแอกเดรสของหน่วยกำเนิดตัวอักษรอยู่ในส่วนของบิตแอกเดรสสี่ตำแหน่งน้อยสุด 4 บิตแรกจะบอกทำการชี้ตำแหน่งร่วมด้วย ซึ่งจะเป็นการกำหนดแนวของรูปแบบตัวอักษร ว่ากำลังแสดงในแถวใด ซึ่งจะมี 16 แถว เนื่องจากตัวอักษรเป็นแบบ 16 x 16

เนื่องจากในการแสดงผลตัวอักษรอย่างที่ได้กล่าวแล้วว่า มีขนาด 16 x 16 และนั่นในหน่วยความจำที่เป็น รวมแบบ 8 บิตย่อมไม่เพียงพอ ดังนั้นจึงใช้ประกอบกัน 2 ตัว โดยมีการอ้างแอกเดรสที่เป็นตำแหน่งเดียวกัน คือ เสมือนว่าเป็นหน่วยความจำขนาด 16 บิต ซึ่งจะแยก 8 บิต

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์โดยสำนักงานเพื่อการศึกษาเอกชน ไม่ควรเผยแพร่ไปให้ประโยชน์ด้านการศึกษาทางซ้ายไว้แสดงตำแหน่งซ้ายของตัวอักษร ส่วน 8 บิตทางขวาก็ใช้แสดงส่วนของตัวอักษรด้านซ้าย ไม่ว่ากรณีใดๆ ทั้งสิ้นทุกแห่งมิได้คัดแปลงเนื้อหาและต่ออ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ หลังจากที่ได้ยื่นแอกเดรสให้หน่วยกำเนิดตัวอักษรแล้ว ก็จะได้ค่าข้อมูลในหน่วยกำเนิดตัวอักษรที่ฮา



สุดท้ายได้ถูกดีเลย์เวลาไปดังกล่าว ดังนั้นจะมาถึงช้ากว่า สัญญาณ DE ซึ่งในขณะที่ สัญญาณ DE มาถึง จะตรงกับในขณะที่ข้อมูลจุดจะเป็นของตัวอักษรตัวก่อนหน้าตัวสุดท้ายเป็นจำนวนเวลาที่ถูกดีเลย์ ดังนั้นภาพที่ปรากฏบนจอจะไม่มีตัวอักษรตัวท้ายๆของบรรทัด (จากการทดลองในตอนแรก ข้อมูลตัวอักษร สองตัวสุดท้ายหายไป )แล้วเมื่อสัญญาณ DE หยุด แอคทีฟ สัญญาณจะหยุดไปในช่วงที่เป็นตัวอักษรของบรรทัดต่อไป เนื่องจากในขณะที่อยู่ในช่วงแบดลิ่งกึ่ง ที่ขาแอกเคอเรสของ 6845 ยังไม่ได้หยุดนับ แต่จะนับไปเรื่อยๆจนถึงบรรทัดต่อไป (ซึ่งในการใช้งานจริงจะมีสัญญาณ DE เป็นตัวแบดลิ่งกึ่งไว้ จึงไม่แสดงบนจอ) ดังนั้นหากสัญญาณ DE หายไปแล้วข้อมูลที่ไม่ต้องการคือส่วนหนึ่งของบรรทัดถัดไปจะถูกนำออกมาแสดงด้วย วิธีแก้ก็คือต้องทำการดีเลย์สัญญาณ HSYNC และ DE ดังที่กล่าวไว้แล้ว

## 2. ภาคการประมวลผลข้อความที่นำออกแสดงบนจอทีวี

### ส่วนไมโครโปรเซสเซอร์

ส่วนนี้เป็นส่วนที่ใช้ในการประมวลผลข้อความที่รับเข้ามาจากคีย์บอร์ดตามที่ผู้ใช้งานต้องการและ เป็นส่วนที่เอื้ออำนวยความสะดวกให้แก่ผู้ใช้ในการติดต่อกับระบบซึ่งจะประกอบไปด้วย

- MICROPROCESSOR Z-80 เพื่อใช้ในการประมวลผล
- RAM 32 Kbytes
- EPROM 16 Kbytes เพื่อใช้ในการเก็บโปรแกรมมอนิเตอร์ของระบบ
- 8255 เพื่อใช้เป็นตัวควบคุมในการเชื่อมต่อ Z-80 กับอุปกรณ์อินพุตและ เอาท์พุท
- KEYBOARD IBM เพื่อเป็นอุปกรณ์คีย์บอร์ดมาตรฐาน
- LCD GRAPHIC DISPLAY เพื่อเป็นอุปกรณ์เอาท์พุทมาตรฐานที่สามารถแสดงอักษรภาษาไทยได้
- REAL TIME CLOCK (RTC) เพื่อใช้เป็นตัวบอกเวลาของระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3. ภาคเพิ่มโครงการประกวดผลและการแสดงผลบนจอทีวี

#### ส่วนผสมสัญญาณตัวอักษรกับสัญญาณวิดีโอ

ส่วนนี้เป็นส่วนวงจรที่เพิ่มขีดความสามารถของการแสดงตัวอักษร โดยสามารถที่จะแสดงตัวอักษรบนจอร่วมไปกับสัญญาณภาพได้หากไม่ต้องการให้สามารถแสดงตัวอักษรซ้อนบนภาพก็ไม่ต้องมีวงจรส่วนนี้ ซึ่งวงจรมีส่วนการทำงานที่แบ่งเป็นส่วนย่อยๆดังนี้

#### - ส่วนแยกสัญญาณซิงโครไนส์จากสัญญาณวิดีโอที่จะทำการผสม

วงจรส่วนนี้จะทำการแยกสัญญาณ ซิงโครไนส์ทางแนวนอน และ สัญญาณซิงโครไนส์ทางแนวตั้งที่สัมพันธ์กับสัญญาณภาพที่ปรากฏบนจอ ให้ได้เป็นสัญญาณซิงโครไนส์ของแต่ละแบบ ไม่ปนกับสัญญาณอื่น วิธีการทำงานคือ ใช้ชิปแอมป์ที่ทำหน้าที่เป็นตัวเปรียบเทียบสัญญาณ ในที่นี้ใช้ชิปแอมป์เบอร์ LM339 โดยจะตั้งค่าที่จะเปรียบเทียบกับระดับสัญญาณ ซิงโครไนส์ทั้งสอง โดยชิปแอมป์ตัวแรกใช้ในการแยกสัญญาณ คอมโพสิตซิงโครไนส์ ออกมา คือมีทั้ง สัญญาณซิงโครไนส์ทางแนวนอนและแนวตั้งรวมกันอยู่ นำสัญญาณนี้ไปอนให้ ไอซี 741s221 เพื่อกำเนิดสัญญาณ ซิงโครไนส์ทางแนวนอน จากนั้น นำสัญญาณคอมโพสิตซิงโครไนส์ข้างต้นมาผ่าน โวลท์พาสฟิลเตอร์ ทำให้ ซิงโครไนส์ทางแนวนอน เปลี่ยนรูปเป็นสัญญาณคล้ายรูป สามเหลี่ยมโดยมีระดับสัญญาณที่สูงขึ้นไปกว่าระดับสัญญาณซิงโครไนส์เดิม (ระดับศูนย์โวลท์) ส่วนสัญญาณ ซิงโครไนส์ทางแนวตั้งจะไม่ถูกเปลี่ยนรูปไป เพราะมีความถี่ที่ต่ำ โดยจะมีระดับสัญญาณสูงกว่าเดิมเล็กน้อย จากนั้นนำสัญญาณที่ผ่านโวลท์พาสฟิลเตอร์ นี้ไปเข้า LM339 เพื่อตัดเทคสัญญาณ ซิงโครไนส์ทางแนวตั้งแล้วไปอนให้ ไอซีโมโนสเตเบิล (74LS221) โดยป้อนสัญญาณนี้เข้าที่อินพุตที่แอกทีฟที่ low ฉะนั้นสัญญาณที่ได้ จะเป็นสัญญาณรูปสี่เหลี่ยมที่มีความกว้างตามที่กำหนดค่าโดย ค่าโคมคอนสแตนต์ ของโมโนสเตเบิล และมีความถี่เท่ากับสัญญาณซิงโครไนส์ทางแนวตั้งของสัญญาณวิดีโอที่นำมาแยก เราจะนำสัญญาณ ซิงโครไนส์ทั้งสองชนิด เพื่อการ ล็อคสัญญาณ ซิงโครไนส์ของ ไอซี 6845 ต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## - ส่วนล๊อคสัญญาณชิงโครน์สของสัญญาณวิดีโอให้ตรงกับของ 6845


เนื่องจากในการผสมสัญญาณตัวอักษรให้แสดงบนจอร่วมกับสัญญาณวิดีโอ ภายนอกตัวอักษรที่แสดงจะต้องมีตำแหน่งที่คงที่ไม่เปลี่ยนแปลง ดังนั้นจะเห็นได้ว่าสัญญาณวิดีโอทั้งสองสัญญาณต้องมีความถี่ในชิงโครน์สที่ตรงกันอยู่ตลอดเวลา มิฉะนั้นหากความถี่อื่นใดผิดไปจากเดิม หรือเกิดไม่ตรงกัน ตัวอักษรที่ปรากฏบนจอจะมีการเลื่อนล้ม มีตำแหน่งไม่คงที่ วงจรส่วนนี้คือ วงจรที่ทำหน้าที่ในการจัดสัญญาณทั้งสองแหล่งให้ตรงกันอยู่เสมอ ซึ่งมีหลักการคือ เนื่องจาก 6845 จะทำการนับคาบเรคเตอร์คือคในแบบ asynchronous คือสัญญาณคาบเรคเตอร์คือคไม่ ต้องต่อเนื่องกันตลอดก็ได้ หากหยุดไป 6845 ก็จะไม่นับต่อ จนกว่าจะมีคคือคเข้ามาอีก ดังนั้นเราจะนำสัญญาณ ชิงโครน์สทางแนวนอนของสัญญาณวิดีโอเป็นตัวเริ่มในการแสดงตัวอักษรแต่ละเส้นในแนวนอน (ดูจากรูปวงจร) โดยเราจะสร้างสัญญาณ ชิงโครน์สทางแนวนอนให้มีคาบ เวลาที่น้อยกว่าคาบเวลาปกติเล็กน้อย ดังนั้นเมื่อใดก็ตามที่สัญญาณชิงโครน์สทางแนวนอนของสัญญาณวิดีโอภายนอกเกิดขึ้นเราจะนำสัญญาณนี้เป็นตัว เช็ก JK FLIPFLOP ให้เป็น high จากนำสัญญาณที่ได้นี้ไปเข้า ขา INH (ขา อินฮิบิต) ของ ไอซีหทาร 16 (74 LS 161) ทำให้มีสัญญาณคาบเรคเตอร์คือคออกให้ 6845 ดังนั้น 6845 จะทำการ นับไปเรื่อยๆ จนครบค่าคือคที่จะให้ สัญญาณ HSYNC ออกมา ซึ่งสัญญาณ HSYNC จะต้องเกิดขึ้นก่อนสัญญาณ ชิงโครน์สทางแนวนอนของ สัญญาณวิดีโอ เราจะนำสัญญาณ HSYNC นี้ไปเป็นตัวรีเช็ก JK FLIPFLOP ตัวเดิม ทำให้ค่าที่ได้เป็น low ทำให้ในช่วงนี้เป็นสัญญาณที่แอกทีฟของขา INH ของ 74LS161 ดังนั้นจะไม่มีคาบเรคเตอร์คือคปล่องเข้าไปที่ 6845 จึงทำให้ 6845 หยุดรอที่จะนับต่อจนกว่า มีสัญญาณชิงโครน์สทางแนวนอน ของสัญญาณวิดีโอ มาเช็ก JK FLIPFLOP ให้เป็นค่า high จึงทำการนับต่อไปในลักษณะเดียวกันการทำงานของการล๊อคสัญญาณ ชิงโครน์สทางแนวตั้งก็จะเป็นอย่างนี้ (ดูจากรูปวงจร) ด้วยวิธีการนี้จะสามารถทำให้คาบเวลาของสัญญาณชิงโครน์สของ 6845 ถูกซาสให้เท่ากับ สัญญาณ ชิงโครน์สของสัญญาณวิดีโออยู่ตลอดเวลา

## - ส่วนผสมสัญญาณวิดีโอ

วงจรมานี้ จะเป็นการทำงานของสัญญาณภาพภายนอกด้วยสัญญาณภาพตัวอักษร ซึ่งมีการทำงาน คือ ใช้ โยซี อนาล็อก สวิตซ์ทำการมัลติเพล็กซ์สัญญาณ ทั้งสอง คือ เมื่ออยู่ในช่วงการแสดงผลแล้ว มีสัญญาณข้อมูลที่จะแสดงผลจากวงจรภายในให้เป็นจุดสว่างคือ เป็นhigh จะนำสัญญาณนี้มา ควบคุมอนาล็อกสวิตซ์ให้ทำการสวิตซ์ไปที่ สัญญาณ ข้อมูล หาก สัญญาณข้อมูล ที่ได้จากวงจรภายในเป็น low ดังนั้นจะควบคุมอนาล็อกสวิตซ์ให้สวิตซ์ไปที่สัญญาณวิดีโอภายนอก ดังนั้น ภาพที่ปรากฏบนจอ จะอยู่ในรูปที่มีตัวอักษร ซ้อนอยู่บนพื้น ที่เป็นสัญญาณภาพจากภายนอก ที่มา ควบคุมจากสัญญาณข้อมูลจากวงจรภายใน นั้นอาจนำไปต่อกับสัญญาณไฟตรงที่มีแรงดัน 2 โวลต์ซึ่งเป็นระดับสีขาวตามปกติของสัญญาณวิดีโอทั่วไป ก็ได้เพราะ หากมีการสวิตซ์ไปที่ขานี้แล้วแสดงว่าต้องการให้จุดสว่างเกิดขึ้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



SYSTEM BLOCK DIAGRAM

จากบล็อกไดอะแกรม การทำงานจะเริ่มจากการรับข้อมูลจาก KEYBOARD ซึ่งอาจเป็นค่าตัวเลข หรือ ข้อความ ให้แก่ส่วนของ MICROPROCESSOR Z-80 โคตในส่วนของข้อความที่ต้องการแสดงออกมาภาพ จะถูกส่งต่อไปให้กับ CRT CONTROLLER BOARD เพื่อนำเอาค่าตัวอักษรใน CHARACTER GENERATOR ที่อยู่บน CRT CONTROLLER BOARD ออกไปผสมกับสัญญาณเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าภาพจากเครื่องเล่นวีดิทัศน์ภาค MIXER ที่สัญญาณที่ผสมแล้วจากภาค MIXER ก็จะถูกส่งไปแสดงถึงไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การทำงานของระบบ

เมื่อเริ่มเปิดเครื่อง โปรแกรมจะทำการ initial ค่าต่างๆ ทั้งในส่วนของ Z-80 CONTROL PACK ,CRT CONTROLLER BOARD และ LCD DISPLAY จากนั้นจะแสดง menu บนจอ LCD DISPLAY ผู้ใช้จะทำการเลือก source editing ที่ต้องการผ่านทาง keyboard จะป้อนข้อความ หรือ จะแสดงข้อความออกบนจอภาพ

ถ้าเลือกป้อนข้อความ โปรแกรมก็จะให้ผู้ใช้ป้อนข้อความตามที่ต้องการ เมื่อผู้ใช้ป้อนข้อความเสร็จจะต้องทำการ save ด้วย โดยการกด F5 หลังจาก save แล้ว ผู้ใช้จะต้องเลือกรูปแบบการแสดงผล ซึ่งมีให้เลือก 2 แบบ คือ เลื่อนจากขวาไปซ้าย หรือ เลื่อนจากล่างขึ้นบน และจะต้องเลือกรบรทัดเริ่มต้นในการแสดงข้อความด้วย

จากนั้นโปรแกรมก็จะนำเอาข้อความที่ผู้ใช้ป้อนเข้าไป มาแสดงบนจอภาพตามรูปแบบที่เลือกไว้ข้างต้น




## บทที่ 4. โปรแกรมควบคุมการทำงาน

### 4.1 คำอธิบายโปรแกรม

#### 1. การกำหนดรูปแบบตัวอักษร (FONT)

FONT หนึ่งตัวอักษรจะแสดงได้ด้วยข้อมูลจำนวน 8 ไบต์ เรียกข้อมูลชุดนี้ว่า BITMAP FONT แต่ละไบต์เรียงในแนวตั้งจากบิตค่าตำแหน่งต่ำลงไปบิตค่าตำแหน่งสูง ดังนี้



รูปที่ 4.1.1 แสดง BITMAP ของตัวอักษร ก จะได้ว่า ก มี BITMAP เรียงลำดับดังนี้ 00,FA,05,01,01,01,FE,00

ในกรณีตัวอักษรที่มีหางยาวไม่สามารถแสดงตัวอักษรนั้นภายในกรอบขนาด 8\*8 จุดได้จึงจำเป็นต้องเพิ่มตัวอักษรที่เรียกว่าหางของตัวอักษรดังต่อไปนี้แทนมาโดยมีการกำหนดรหัสแอสกีให้กับหางของตัวอักษรดังนี้

อักษร	รหัสแอสกี
หาง ก	80H
หาง ค	81H
หาง ง	82H
หาง จ	83H
หาง ฉ	84H
หาง ฎ	85H
หาง ฏ	86H

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆก็ตาม ห้ามนำไปตัดแปลงเนื้อหา หรือต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หาง ผ	89H
หาง ฝ	8AH
หาง ำ	8BH
หาง โ	8CH
หาง ใ	8DH
หาง ใ	8EH

## 2. การแสดงผลตัวอักษรบน LCD

เนื่องจาก LCD มีขนาด 128\*64 จุด จึงทำการจัดแบ่งหน้าจอ LCD ดังนี้

1 ตัวอักษร มีขนาด 8\*8 จุด ดังนั้น 1 บรรทัดจะได้ 16 ตัวอักษร และ 1 หน้าจอภาพจะแสดงได้ 8 บรรทัด นั่นคือ  $16*8 = 128$  ตัวอักษร แต่ในการแสดงผลตัวอักษรภาษาไทยจำเป็นจะต้องมีการจัดระดับตัวสดังนั้นในโหมด EDIT โปรแกรมจึงจัดการดังนี้

บรรทัดที่ 1 ใช้แสดงสถานะการทำงานคือ ขณะนี้เป็นโหมดอักษรภาษาไทยหรือโหมดอักษรภาษาอังกฤษ

บรรทัดที่ 2,5 ใช้แสดงวรรณยุกต์, สระบนและหางของตัวอักษรที่มีหางข้างบน เช่น ป


บรรทัดที่ 3,6 ใช้แสดงพยัญชนะและสระกลาง เช่น เก

บรรทัดที่ 4,7 ใช้แสดงสระล่างและหางของตัวอักษรที่มีหางข้างล่าง เช่น ญ

- เทคนิคการแสดงผลในการ EDIT เนื่องจากโปรแกรมมีการรับตัวอักษรหรือสระหรือวรรณยุกต์มาทีละหนึ่งตัวเท่านั้นและจะต้องแสดงแบบ INTERACTIVE ดังนั้นจึงใช้การแสดงทีละ 3 บรรทัดต่อหนึ่งตัวอักษร เช่น

1. กด ป จะต้องแสดงที่บรรทัดที่ 2 แสดงด้วยหางของ ป, บรรทัดที่ 3 แสดง ป และ บรรทัดที่ 4 แสดงช่องว่าง ณ ตำแหน่งตัวอักษรที่ตรงกันดังรูปที่ 4.1.2

2. กด สระอี จะต้องแสดงทั้งตัว ป และตัวสระอีบนหน้าจอ นั่นคือจะแสดงที่บรรทัดที่ 2 ด้วย BITMAP หางของ ป OR กับ BITMAP สระอี, บรรทัดที่ 3 แสดง ป และ บรรทัดที่ 4 แสดงช่องว่าง ณ ตำแหน่งตัวอักษรที่ตรงกันดังรูปที่ 4.1.3



รูปที่ 4.1.2 แสดงการแสดงผลตัว  
ป บนจอ LCD


รูปที่ 4.1.3 แสดงการแสดงผลตัว  
อ บนจอ LCD

3. กด ไม่เอก จะต้องแสดงทั้งตัว ป และตัวสระอและตัวไม่เอกบนหน้าจอ นั่นคือจะ  
แสดงที่บรรทัดที่ 2 ด้วย BITMAP ทางของ ป OR กับ BITMAP สระอ OR กับ BITMAP ไม่  
เอก, บรรทัดที่ 3 แสดง ป และบรรทัดที่ 4 แสดงช่องว่าง ณ. ตำแหน่งตัวอักษรตรงกันดังรูปที่

4.1.4

4. กด ญ จะมีการเลื่อนตำแหน่งการแสดงผลบนหน้าจอไปหนึ่งตัวอีกแล้วทำการ  
แสดงตัว ญ โดยที่ บรรทัดที่ 2 แสดงช่องว่าง บรรทัดที่ 3 แสดงตัว ญ และบรรทัดที่ 4 แสดง  
ทาง ญ ดังรูปที่ 4.1.5

5. กด สระอ จะไม่มีการเลื่อนตำแหน่งการแสดงผลบนหน้าจอ ณ. ตำแหน่งนี้จะม  
ีการแสดงผลตัว ญ พร้อม สระอ นั่นคือ บรรทัดที่ 2 แสดงช่องว่าง บรรทัดที่ 3 แสดง ญ และ  
บรรทัดที่ 4 แสดง BITMAP ของ ทาง ญ OR กับ BITMAP ของสระอ ดังรูปที่ 4.1.6




รูปที่ 4.1.4 แสดงการแสดงผลตัว

ปี บนจอ LCD

รูปที่ 4.1.5 แสดงการแสดงผลตัว


ปี บนหน้าจอ LCD



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น กรุณาอย่านำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต่ออายุของเอกสารทุกครั้งที่มีการนำไปใช้

เทคนิคในการลบที่ละตัวอักษร ก็คือ การนำ BITMAP มาทำการ XOR กันดังนี้  
เมื่อเรามีตัวอักษรคำว่า ปู เราต้องการที่จะลบโดยใช้ BACKSPACE

ต้องการลบไม้เอกจะต้องทำคือ บรรทัดที่ 2 ทำการ XOR ค่า BITMAP ที่แสดงอยู่ปัจจุบัน กับ ค่า BITMAP ของ ไม้เอกจะทำให้ไม้เอกหายไป โดยทั้งไม้ต้องเลื่อนตำแหน่งของตัวอักษรดังรูปที่ 4.1.7



รูปที่ 4.1.7 แสดงการลบ ไม้เอกจากคำว่า ปู บนหน้าจอ LCD

หมายเหตุ จะเห็นได้ว่าเมื่อใช้เทคนิคดังกล่าวข้างต้นทำให้มีผลจำกัดคือ การออกแบบ FONT ตัวอักษรระหว่าง หางพญานาค, สระและวงเล็บคู่จะดังไม่มีค่า BITMAP ที่ซ้อนทับ ณ ตำแหน่งเดียวกันดังรูปที่ 4.1.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.1.8 แสดงการออกแบบ FONT ทางพิกเซล, สระ และ วารณยุกต์

เนื่องจากรับค่าจากคีย์บอร์ดเข้ามาจะเป็นรหัสแอสกีของตัวอักษรนั้นและไม่สามารถส่งรหัสแอสกีของอักษรนั้นออกหน้าจอ LCD ได้โดยตรงต้องมีตัวนำรหัสแอสกีนั้นมาเทียบให้ออกมาเป็น BITMAP ของอักษรนั้นก่อนจึงค่อยแสดงออกหน้าจอ ในโหมดการ EDIT ซึ่งต้องมีการจำค่าตัวอักษรที่กดเข้ามาแต่ละตัวไว้จึงได้แบ่งหน่วยความจำออกเป็น 3 ลักษณะคือ

1. หน่วยความจำสำหรับรหัสแอสกีที่รับเข้ามามีขนาด 3 ไบท์

รหัสแอสกีที่รับเข้ามา	ทางของรหัสแอสกีที่เก็บ	รหัสจบตัวอักษร
-----------------------	------------------------	----------------

2. หน่วยความจำสำหรับรหัสแอสกีที่จัดระดับตัวอักษรแล้วมีขนาด 100H \* 6 บรรทัด
- บรรทัดที่ 1 (THAI LN0) จะเก็บรหัสแอสกีของวรรณยุกต์
  - บรรทัดที่ 2 (THAI LN1) จะเก็บรหัสแอสกีของสระบน
  - บรรทัดที่ 3 (THAI LN3) จะเก็บรหัสแอสกีของหางบน
  - บรรทัดที่ 4 (THAI LN4) จะเก็บรหัสแอสกีของพยัญชนะ
  - บรรทัดที่ 5 (THAI LN5) จะเก็บรหัสแอสกีของหางล่าง
  - บรรทัดที่ 6 (THAI LN6) จะเก็บรหัสแอสกีของสระล่าง

3. หน่วยความจำสำหรับ BITMAP ที่จัดระดับตัวอักษรแล้วมีขนาด 100H \* 3 บรรทัด
- บรรทัดที่ 1 (BITMAP LN2) จะเก็บ BITMAP ที่ OR กันแล้วของสระบน, หางบนและวรรณยุกต์
  - บรรทัดที่ 2 (BITMAP LN3) จะเก็บ BITMAP ของพยัญชนะ
  - บรรทัดที่ 3 (BITMAP LN4) จะเก็บ BITMAP ที่ OR กันแล้วของหางล่างและสระล่าง

### 3. การแสดงผลบนหน้าจอที่ควบคุมโดย 6845 CRT CONTROLLER

เนื่องมาจาก HARDWARE ที่รองรับก็กำหนดให้ VDO RAM ของหน้าจอภาพมี ตำแหน่งในหน่วยความจำเริ่มต้น = 4000H ดังนั้นการกระทำให้ตัวอักษรที่บนหน้าจอตัวก็จะกระทำ ได้โดยใส่ข้อมูลที่เป็นรหัสแอสกีของอักษรนั้น ๆ ลงบนหน่วยความจำที่ต้องการก็จะไปปรากฏบนจอทีวี ในตำแหน่งที่ต้องการได้ทันที

**สรุปผลโครงการ**

จากการทดลอง ทดสอบการทำงานของเครื่องแสดงตัวอักษรข้อความ บนจอทีวีนี้ ได้ผลเป็นที่น่าพอใจ คือ สามารถที่จะแสดงตัวอักษร ข้อความภาพบนจอทีวี โดยตัวอักษรที่ปรากฏ เป็นตัวอักษรสีขาว และสามารถเลือกให้มีหรือไม่มี แนวทแยงเส้น สีดำ ถ้ามาหลังตัวอักษรก็ได้ เพื่อให้อ่านได้ง่าย จากการที่ภาพบนจอเป็นสีขาวเช่นกัน โดยในการแสดงผล สามารถเลือกแสดงได้ ทั้งภาษาไทย และ ภาษาอังกฤษ ในการใช้งานใช้การโอนข้อมูล จาก คีย์บอร์ด 101 คีย์ (ชนิดที่ใช้กับเครื่องไมโครคอมพิวเตอร์ไอบีเอ็ม) นอกจากนี้ยังสามารถติดต่อ กับ เครื่องไมโครคอมพิวเตอร์ทั่วไปเพื่อใช้ในการส่งถ่ายข้อมูลได้อีกด้วย

ในการพัฒนาโครงการ นี้ใช้งบประมาณไปประมาณ 7,500 บาท ซึ่งเงินส่วนหนึ่งใช้จัดซื้อเป็นอุปกรณ์ส่วนในการทำงาน และได้ทดสอบวงจร สำหรับในตู้ใช้งานจริงแล้วเป็นค่าอุปกรณ์ประมาณ 6,000 บาท ซึ่งเมื่อเทียบกับงานที่ได้ ทางผู้จัดทำคิดว่าสามารถจัดสร้างเพื่อใช้งานจริงได้ต่อไป

ซอฟต์แวร์ที่ใช้ในโครงการนี้ ติดต่อกับทีมาควิซ่าวิศวกรรมคอมพิวเตอร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ปัญหาและแนวทางการแก้ไข


1. การใช้ ซอฟต์แวร์ออกแบบแผงวงจรในโครงการนี้ใช้ โปรแกรมชุด ORCAD ซึ่งค่อนข้างมีปัญหา มาก เมื่อเวลาส่งให้ร้านทำแผ่นลากลวงจร เพราะโปรแกรมนี้ไม่เป็นที่นิยมใช้กัน ท้องตลาดทั่วไป ทำให้ หาร้านที่รับทำแผ่นลากลวงจรได้ยาก ดังนั้นหากเป็นไปได้ ควรหลีกเลี่ยง ไปใช้ โปรแกรมที่ท้องตลาดนิยม เช่น PROTEL , PCAD เป็นต้น
2. อุปกรณ์ที่ใช้ในวงจร บางครั้งไม่เสถียร แต่ไม่สามารถทำงานได้ตามสเปคที่กำหนดดังนั้น ควรใช้อุปกรณ์ที่มีคุณภาพดี
3. เอกสารที่ให้มากับอุปกรณ์บางตัวไม่มีข้อมูลที่เพียงพอต่อการทำโครงการ ทำให้ต้องเสีย เวลาฝึกษาเอง อุ่นาน
4. ค่าใช้จ่ายต่างๆ ในการทำโครงการ นักศึกษาต้องจ่ายสำรองเองก่อน แล้วค่อยนำ ใบเสร็จ มาขอรับเงินคืนในภายหลัง ซึ่งค่าใช้จ่ายในการทำโครงการนั้น ค่อนข้างสูง ทางคณะ ควรจะมีวิธีการที่สามารถให้ นักศึกษาเบิกเงินเพื่อซื้ออุปกรณ์ได้ก่อน แล้วค่อยนำใบเสร็จมาส่งมอบ ให้เป็นหลักฐานการใช้จ่าย ในภายหลัง
5. เครื่องมือและอุปกรณ์ บางอย่าง มีให้ไม่เพียงพอกับความต้องการ เช่น เครื่อง คอมพิวเตอร์, พรินท์เตอร์ ทางคณะควรจัดหาอุปกรณ์ต่างๆ ให้เพียงพอต่อความต้องการของ นักศึกษา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MAIN PROGRAM




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและตั้งชื่อ อีเมลถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## READ KEY FROM KBD




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาติให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# NORMAL EDITING




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# PC EDITING




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


# EDIT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## CAPS LOCK KEY




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# ESCAPE KEY




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


# BACKSPACE KEY




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและข้อมูลของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


# RUN ON CRT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# DISPLAY AND SHIFT LEFT




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## DISPLAY AND SCROLL UP




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและข้อมูลอ้างอิงของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


# LOAD FROM PC




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## INTERRUPT SERVICE ROUTINE



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้






**CPU Timing**  
(Continued)

**Input or Output Cycles.** Figure 7 shows the timing for an I/O read or I/O write operation. During I/O operations, the CPU automatically

inserts a single Wait state ( $T_w$ ). This extra Wait state allows sufficient time for an I/O port to decode the address from the port address lines:




NOTE:  $T_w$  = One Wait cycle automatically inserted by CPU.

Figure 7. Input or Output Cycles

**Interrupt Request/Acknowledge Cycle.** The CPU samples the interrupt signal with the rising edge of the last clock cycle at the end of any instruction (Figure 8). When an interrupt is accepted, a special  $M1$  cycle is generated.

During this  $M1$  cycle,  $\overline{IORQ}$  becomes active (instead of  $\overline{MREQ}$ ) to indicate that the interrupting device can place an 8-bit vector on the data bus. The CPU automatically adds two Wait states to this cycle.




NOTE: 1)  $T_L$  = Last state of previous instruction.


2) Two Wait cycles automatically inserted by CPU(').

Figure 8. Interrupt Request/Acknowledge Cycle

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



NOTE:  $T_w$  - Wait cycle added when necessary for slow ancillary devices.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## 8255A/8255A-5 PROGRAMMABLE PERIPHERAL INTERFACE

- MCS-85<sup>TM</sup> Compatible 8255A-5
- 24 Programmable I/O Pins
- Completely TTL Compatible
- Fully Compatible with Intel<sup>®</sup> Microprocessor Families
- Improved Timing Characteristics
- Direct Bit Set/Reset Capability Easing Control Application Interface
- Reduces System Package Count
- Improved DC Driving Capability
- Available in EXPRESS
  - Standard Temperature Range
  - Extended Temperature Range

The Intel<sup>®</sup> 8255A is a general purpose programmable I/O device designed for use with Intel<sup>®</sup> microprocessors. It has 24 I/O pins which may be individually programmed in 2 groups of 12 and used in 3 major modes of operation. In the first mode (MODE 0), each group of 12 I/O pins may be programmed in sets of 4 to be input or output. In MODE 1, the second mode (MODE 1), each group may be programmed to have 8 lines of input or output. Of the remaining 4 pins, 3 are used for handshaking and interrupt control signals. The third mode of operation (MODE 2) is a bidirectional bus mode which uses 8 lines for a bidirectional bus, and 5 lines, borrowing one from the other group, for handshaking.




Figure 1. 8255A Block Diagram

Figure 2. Pin Configuration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



8255A/8255A-5

**ABSOLUTE MAXIMUM RATINGS\***

Ambient Temperature Under Bias . . . . .	0°C to 70°C
Storage Temperature . . . . .	-65°C to +150°C
Voltage on Any Pin With Respect to Ground . . . . .	-0.5V to +7V
Power Dissipation . . . . .	1 Watt

\*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

**D.C. CHARACTERISTICS** ( $T_A = 0^\circ\text{C to } 70^\circ\text{C}$ ,  $V_{CC} = +5V \pm 10\%$ ,  $GND = 0V$ )

Symbol	Parameter	Min.	Max.	Unit	Test Conditions
$V_{IL}$	Input Low Voltage	-0.5	0.8	V	
$V_{IH}$	Input High Voltage	2.0	$V_{CC}$	V	
$V_{OL} (DB)$	Output Low Voltage (Data Bus)		0.45*	V	$I_{OL} = 2.5\text{mA}$
$V_{OL} (PER)$	Output Low Voltage (Peripheral Port)		0.45*	V	$I_{OL} = 1.7\text{mA}$
$V_{OH} (DB)$	Output High Voltage (Data Bus)	2.4		V	$I_{OH} = -400\mu\text{A}$
$V_{OH} (PER)$	Output High Voltage (Peripheral Port)	2.4		V	$I_{OH} = -200\mu\text{A}$
$I_{DAR}^{(1)}$	Darlington Drive Current	-1.0	-4.0	mA	$R_{EXT} = 750\Omega$ ; $V_{EXT} = 1.5V$
$I_{CC}$	Power Supply Current		120	mA	
$I_{IL}$	Input Load Current		110	$\mu\text{A}$	$V_{IN} = V_{CC}$ to 0V
$I_{OFL}$	Output Float Leakage		110	$\mu\text{A}$	$V_{OUT} = V_{CC}$ to .45V

**NOTE:**

1. Available on any 8 pins from Port B and C.

**CAPACITANCE** ( $T_A = 25^\circ\text{C}$ ,  $V_{CC} = GND = 0V$ )

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions
$C_{IN}$	Input Capacitance			10	pF	$f_c = 1\text{MHz}$
$C_{I/O}$	I/O Capacitance			20	pF	Unmeasured pins returned to GND

**A.C. CHARACTERISTICS** ( $T_A = 0^\circ\text{C to } 70^\circ\text{C}$ ,  $V_{CC} = +5V \pm 10\%$ ,  $GND = 0V$ )**Bus Parameters****READ**

Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
$t_{AR}$	Address Stable Before READ	0		0		ns
$t_{RA}$	Address Stable After READ	0		0		ns
$t_{RR}$	READ Pulse Width	300		300		ns
$t_{RD}$	Data Valid From READ <sup>(1)</sup>		250		200	ns
$t_{DF}$	Data Float After READ	10	150	10	100	ns
$t_{RV}$	Time Between READs and/or WRITEs	850		850		ns

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

intel

8255A/8255A-5

A.C. CHARACTERISTICS (Continued)

WRITE

Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
t <sub>AW</sub>	Address Stable Before WRITE	0		0		ns
t <sub>AA</sub>	Address Stable After WRITE	20		20		ns
t <sub>WV</sub>	WRITE Pulse Width	400		300		ns
t <sub>DW</sub>	Data Valid to WRITE (T.E.)	100		100		ns
t <sub>WD</sub>	Data Valid After WRITE	30		30		ns

OTHER TIMINGS

Symbol	Parameter	8255A		8255A-5		Unit
		Min.	Max.	Min.	Max.	
t <sub>WB</sub>	WR = 1 to Output <sup>1)</sup>		350		350	ns
t <sub>PR</sub>	Peripheral Data Before RD	0		0		ns
t <sub>HR</sub>	Peripheral Data After RD	0		0		ns
t <sub>AK</sub>	ACK Pulse Width	300		300		ns
t <sub>ST</sub>	STB Pulse Width	500		500		ns
t <sub>PS</sub>	Per. Data Before T.E. of STB	0		0		ns
t <sub>PH</sub>	Per. Data After T.E. of STB	180		180		ns
t <sub>AD</sub>	ACK = 0 to Output <sup>1)</sup>		300		300	ns
t <sub>KD</sub>	ACK = 1 to Output Float	20	250	20	250	ns
t <sub>WDB</sub>	WR = 1 to OBF = 0 <sup>1)</sup>		650		650	ns
t <sub>AOB</sub>	ACK = 0 to OBF = 1 <sup>1)</sup>		350		350	ns
t <sub>STB</sub>	STB = 0 to IBF = 1 <sup>1)</sup>		300		300	ns
t <sub>RIB</sub>	RD = 1 to IBF = 0 <sup>1)</sup>		300		300	ns
t <sub>RIT</sub>	RD = 0 to INTR = 0 <sup>1)</sup>		400		400	ns
t <sub>STI</sub>	STB = 1 to INTR = 1 <sup>1)</sup>		300		300	ns
t <sub>AIT</sub>	ACK = 1 to INTR = 1 <sup>1)</sup>		350		350	ns
t <sub>WIT</sub>	WR = 0 to INTR = 0 <sup>1), 3)</sup>		450		450	ns

NOTES:


1 Test Conditions: C<sub>L</sub> = 150 pF.

2 Period of Reset pulse must be at least 50μs during or after power on. Subsequent Reset pulse can be 500 ns min.


3 INTR<sub>I</sub> may occur as early as WR<sub>I</sub>.

\* For Extended Temperature EXPRESS, use MB255A electrical parameters.

A.C. TESTING INPUT, OUTPUT WAVEFORM





A.C. TESTING LOAD CIRCUIT





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

WAVEFORMS






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

WAVEFORMS (Continued)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

WAVEFORMS (Continued)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# MC6845

## CRT CONTROLLER (CRTC)


The MC6845 CRT controller performs the interface between an MPU and a raster scan CRT display. It is intended for use in MPU based controllers for CRT terminals in stand-alone or cluster configurations.

The CRTC is optimized for the hardware/software balance required for maximum flexibility. All keyboard functions, reads, writes, cursor movements, and editing are under processor control. The CRTC provides video timing and refresh memory addressing.


- Useful in Monochrome or Color CRT Applications
- Applications include "Gas Teletype," Smart, Programmable, Intelligent CRT Terminals, Video Games, Informator Displays
- Alphabetical, Semi-Graphic, and Full Graphic Capability
- Fully Programmable Via Processor Data Bus. Timing May Be Generated for Almost Any Alphabetical Screen Format, e.g., 80 x 24, 72 x 44, 132 x 20
- Single +5 V Supply
- MIB00 Compatible Bus Interface
- TTL-Compatible Inputs and Outputs
- Start Address Register Provides Hardware Scroll by Page or Character
- Programmable Cursor Register Allows Control of Cursor Format and Blink Rate
- Light Pen Register
- Refresh (Screen) Memory May Be Multiplexed Between the CRTC and the MPU Thus Reducing the Requirements for Line Buffers or Internal DMA Devices
- Programmable Interface to Non-Interface Scan Modes
- 14 Bit Refresh Address Allows Up to 16K of Refresh Memory for Use in Character or Semi-Graphic Displays
- 5 Bit Row Address Allows Up to 32 Scan-Line Character Blocks
- By Utilizing Both the Refresh Addresses and the Row Addresses, a 512k Address Space is Available for Use in Graphics Systems
- Refresh Addresses are Provided During Refresh, Allowing the CRTC to Provide Row Addresses to Refresh Dynamic RAMs
- Pin Compatible with the MC6835

**MOS**  
IN-CHANNEL, SILICON-GATE

**CRT CONTROLLER (CRTC)**



## PIN ASSIGNMENT



## ORDERING INFORMATION

Package Type	Frequency (MHz)	Temperature	Order Number
Ceramic L Suffix	1.0	0°C to 70°C	MC6845L
	1.0	40°C to 85°C	MC6845CL
	1.5	0°C to 70°C	MC6845L
	1.5	-40°C to 85°C	MC6845CL
	2.0	0°C to 70°C	MC6845L
Ceramic S Suffix	1.0	0°C to 70°C	MC6845S
	1.0	-40°C to 85°C	MC6845CS
	1.5	0°C to 70°C	MC6845S
	1.5	-40°C to 85°C	MC6845CS
	2.0	0°C to 70°C	MC6845S
Plastic P Suffix	1.0	0°C to 70°C	MC6845P
	1.0	-40°C to 85°C	MC6845CP
	1.5	0°C to 70°C	MC6845P
	1.5	-40°C to 85°C	MC6845CP
	2.0	0°C to 70°C	MC6845P

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## MC6845

### POWER CONSIDERATIONS

The average chip junction temperature,  $T_J$ , in °C can be obtained from:

$$T_J = T_A + (P_D \theta_{JA}) \quad (1)$$

Where:

$T_A$  = Ambient Temperature, °C

$\theta_{JA}$  = Package Thermal Resistance, Junction-to-Ambient, °C/W

$P_D$  =  $P_{INT} + P_{PORT}$

$P_{INT}$  =  $I_{CC} \times V_{CC}$ , Watts – Chip Internal Power

$P_{PORT}$  = Port Power Dissipation, Watts – User Determined

For most applications  $P_{PORT} \ll P_{INT}$  and can be neglected.  $P_{PORT}$  may become significant if the device is configured to drive Darlington bases or sink LED loads.

An approximate relationship between  $P_D$  and  $T_J$  (if  $P_{PORT}$  is neglected) is:

$$P_D = K - (T_J + 273)^\circ C \quad (2)$$

Solving equations 1 and 2 for  $K$  gives

$$K = P_D(T_A + 273)^\circ C + \theta_{JA} P_D^2 \quad (3)$$

Where  $K$  is a constant pertaining to the particular part.  $K$  can be determined from equation 3 by measuring  $P_D$  (at equilibrium) for a known  $T_A$ . Using this value of  $K$ , the values of  $P_D$  and  $T_J$  can be obtained by solving equations (1) and (2) iteratively for any value of  $T_A$ .

### DC ELECTRICAL CHARACTERISTICS ( $V_{CC} = 5.0$ Vdc $\pm 5\%$ , $V_{SS} = 0$ , $T_A = 0$ to $70^\circ C$ unless otherwise noted, see Figures 2-4)

Characteristic	Symbol	Min	Typ	Max	Unit
Input High Voltage	$V_{IH}$	2.0	–	$V_{CC}$	V
Input Low Voltage	$V_{IL}$	–0.3	–	0.8	V
Input Leakage Current	$I_{in}$	–	0.1	2.5	$\mu A$
H-Z State Input Current ( $V_{CC} = 5.25$ V) ( $V_{IL} = 0.4$ to $2.4$ V)	$I_{IS1}$	–10	–	10	$\mu A$
Output High Voltage ( $I_{load} = -20\ \mu A$ ) ( $I_{load} = -100\ \mu A$ )	$V_{OH}$ D0-D7 Other Outputs	2.4 2.4	3.0 3.0	–	V
Output Low Voltage ( $I_{load} = 1.0$ mA)	$V_{OL}$	–	0.3	0.4	V
Internal Power Dissipation (measured at $T_A = 0^\circ C$ )	$P_{INT}$	–	600	750	mW
Input Capacitance D0-D7 All Others	$C_{in}$	–	–	12.5	pF
Output Capacitance All Outputs	$C_{out}$	–	–	10	pF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


# MC6845

CRTC TIMING CHARACTERISTICS (Reference Figures 4 and 5)

Characteristic	Symbol	Min	Max	Unit
Minimum Clock Pulse Width, Low	PWCL	150	-	ns
Minimum Clock Pulse Width, High	PWCH	150	-	ns
Clock Frequency	$f_c$	-	30	MHz
Rise and Fall Time for Clock Input	$t_{cr}, t_{cf}$	-	20	ns
Memory Address Delay Time	tMAD	-	160	ns
Bus Address Delay Time	tRAD	-	160	ns
Display Timing Delay Time	tD1D	-	250	ns
Horizontal Sync Delay Time	tHSD	-	250	ns
Vertical Sync Delay Time	tVSD	-	250	ns
Cursor Display Timing Delay Time	tCDD	-	250	ns
Light Pen Stroke Maximum Pulse Width	PW <sub>LP1</sub>	80	-	ns
Light Pen Stroke Disable Time	tLPD2	-	10	ns

NOTE: The light pen stroke must fall to low level before VS pulse rises.

FIGURE 4 - CRTC TIMING CHART




NOTE: Timing measurements are referenced to and from a low voltage of 0.6 volts and a high voltage of 2.0 volts unless otherwise noted.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC6845

FIGURE 1 - TYPICAL CRT CONTROLLER APPLICATION



### MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Supply Voltage	V <sub>CC</sub>	0.5 to 7.0	V
Input Voltage	V <sub>in</sub>	-0.5 to 7.0	V
Operating Temperature Range MC6845, MC6845C, MC6845E MC6845C, MC6845E	T <sub>A</sub>	T <sub>1</sub> to T <sub>H</sub> 0 to 70 -40 to 85	°C
Storage Temperature Range	T <sub>stg</sub>	-55 to 150	°C

The device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to the high impedance circuit. For proper operation it is recommended that V<sub>in</sub> and V<sub>out</sub> be constrained to the range V<sub>SS</sub> ≤ V<sub>in</sub> or V<sub>out</sub> ≤ V<sub>CC</sub>.

### THERMAL CHARACTERISTICS

Characteristic	Symbol	Value	Rating
Thermal Resistance Plastic Package	θ <sub>JA</sub>	100	°C/W
Chip Package		60	
Ceramic Package		50	

### RECOMMENDED OPERATING CONDITIONS

Characteristics	Symbol	Min	Typ	Max	Unit
Supply Voltage	V <sub>CC</sub>	4.75	5.0	5.25	V
Input Low Voltage	V <sub>IL</sub>	-0.5	-	0.8	V
Input High Voltage	V <sub>IH</sub>	2.0	-	V <sub>CC</sub>	V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


# MC6845

**BUS TIMING CHARACTERISTICS** (See Notes 1 and 2) (Reference Figures 2 and 3)

Ident. Number	Characteristic	Symbol	MC6845		MC68A45		MC68B45		Unit
			Min	Max	Min	Max	Min	Max	
1	Cycle Time	$t_{CYC}$	1.0	-	0.67	-	0.5	-	$\mu s$
2	Pulse Width, $\bar{L}$ Low	$t_{PWLL}$	430	-	280	-	210	-	ns
3	Pulse Width, $\bar{L}$ High	$t_{PWHL}$	450	-	280	-	220	-	ns
4	Clock Rise and Fall Time	$t_{CLRT}$	-	25	-	25	-	20	ns
9	Address Hold Time (RS)	$t_{AH}$	10	-	10	-	10	-	ns
13	FS Setup Time Before $\bar{L}$	$t_{FS}$	80	-	60	-	45	-	ns
14	$\bar{L}$ and CS Setup Time Before $\bar{L}$	$t_{CS}$	80	-	60	-	40	-	ns
15	$\bar{L}$ and CS Hold Time	$t_{CH}$	10	-	10	-	10	-	ns
18	Read Data Hold Time	$t_{DHR}$	20	50*	20	50*	20	50*	ns
21	Write Data Hold Time	$t_{DWR}$	10	-	10	-	10	-	ns
30	Peripheral Output Data Delay Time	$t_{DOR}$	-	230	-	180	0	150	ns
31	Peripheral Input Data Setup Time	$t_{DSV}$	165	-	87	-	60	-	ns

\* The data bus output buffers are no longer sourcing or sinking current to 10mA maximum (high impedance)


**FIGURE 2 - MC6845 BUS TIMING**



**NOTES**


1. Voltage levels shown are  $V_L \leq 0.4V$ ,  $V_H \geq 2.4V$ , unless otherwise specified.
2. Measurement points shown are 0.8V and 2.0V, unless otherwise specified.

**FIGURE 3 - BUS TIMING TEST LOAD**



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


FIGURE 17 – CURSOR TIMING



- \* Timing is shown for non interface and interface sync modes
  - Example shown has cursor programmed as:  
Cursor Reqstr =  $N_{hd} + 2$   
Cursor Start = 1  
Cursor End = 3
  - \*\* The initial MA is determined by the contents of start address register, R12/R13. Timing is shown for R12/R13 = 0
- NOTE 1: Timing values are described in Table 5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


FIGURE 13 - CRTC VERTICAL TIMING



NOTES: 1. In interlace sync and video mode, maximum raster address (N) shall be odd.  
 2. In interlace mode, N/2 shall be odd.

MC6845

FIGURE 12 -- CRTIC HORIZONTAL TIMING



\* Timing is shown for first displayed scan row only. See chart in Figure 15 for other rows. The initial MA is determined by the contents of start address register, R12/R13. Timing is shown for P12, R13=0.

NOTE: Timing values are described in Table 5.



## 2732A 32K (4K x 8) UV ERASABLE PROM

- 200 ns (2732A-2) Maximum Access Time . . . HMOS<sup>®</sup>-E Technology
- Compatible with High-Speed 8MHz iAPX 186...Zero WAIT State
- Two Line Control
- Compatible with 12 MHz 8051 Family
- Industry Standard Pinout . . . JEDEC Approved
- Low Standby Current...30 mA Maximum
- $\pm 10\%$   $V_{CC}$  Tolerance Available
- intelligent Identifier™ Mode
- TTL Compatible

The Intel 2732A is a 5V only, 32,768 bit ultraviolet erasable and electrically programmable read-only-memory (EPROM). The standard 2732A access time is 250 ns with speed selection (2732A-2) available at 200 ns. The access time is compatible with high performance microprocessors such as the 8 MHz iAPX 186. In these systems, the 2732A allows the microprocessor to operate without the addition of WAIT states.

An important 2732A feature is the separate output control, Output Enable ( $\overline{OE}$ ), from the Chip Enable control ( $\overline{CE}$ ). The  $\overline{OE}$  control eliminates bus contention in microprocessor systems. Intel's Application Note AP-72 describes the microprocessor system implementation of the  $\overline{OE}$  and  $\overline{CE}$  controls on Intel's EPROMs. AP-72 is available from Intel's Literature Department.

The 2732A has a standby mode which reduces power consumption without increasing access time. The maximum active current is 125 mA, while the maximum standby current is only 35 mA, a 70% saving. The standby mode is selected by applying the TTL-high signal to the  $\overline{CE}$  input.

The 2732A is fabricated with HMOS<sup>®</sup>-E technology, Intel's high-speed N-channel MOS Silicon Gate Technology.

<sup>®</sup>HMOS is a patented process of Intel Corporation




Figure 1. Block Diagram

Figure 2. Pin Configuration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**ABSOLUTE MAXIMUM RATINGS\***

Temperature Under Bias . . . . .	-10°C to +80°C
Storage Temperature . . . . .	-65°C to +125°C
All Input or Output Voltages with Respect to Ground . . . . .	+6V to -0.3V
Voltage on Pin 22 with Respect to Ground . . . . .	+13.5V to -0.3V
V <sub>PP</sub> Supply Voltage with Respect to Ground During Programming . . . . .	+22V to -0.3V

\*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

**D.C. AND A.C. OPERATING CONDITIONS DURING READ**

	2732A/A-2/A-3/A-4	2732A-20/A-25/A-30
Operating Temperature Range	0°C-70°C	0°C-70°C
V <sub>CC</sub> Power Supply <sup>1,2</sup>	5V ± 5%	5V ± 10%

**READ OPERATION****D.C. CHARACTERISTICS**

Symbol	Parameter	Limits			Units	Conditions
		Min.	Typ. <sup>1)</sup>	Max.		
I <sub>IL</sub>	Input Load Current			10	μA	V <sub>IN</sub> = 5.5V
I <sub>LO</sub>	Output Leakage Current			10	μA	V <sub>OUT</sub> = 5.5V
I <sub>CC1</sub> <sup>2</sup>	V <sub>CC</sub> Current (Standby)			35	mA	$\overline{CE} = V_{IH}, \overline{OE} = V_{IL}$
I <sub>CC2</sub> <sup>2</sup>	V <sub>CC</sub> Current (Active)			100	mA	$\overline{OE} = \overline{CE} = V_{IL}$
V <sub>IL</sub>	Input Low Voltage	-0.1		0.8	V	
V <sub>IH</sub>	Input High Voltage	2.0		V <sub>CC</sub> + 1	V	
V <sub>OL</sub>	Output Low Voltage			0.45	V	I <sub>OL</sub> = 2.1 mA
V <sub>OH</sub>	Output High Voltage	2.4			V	I <sub>OH</sub> = -400 μA
V <sub>PP</sub> <sup>2</sup>	V <sub>PP</sub> Read Voltage	3.8		V <sub>CC</sub>	V	V <sub>CC</sub> = 5.0V ± 0.25V

**A.C. CHARACTERISTICS**

Symbol	Parameter	2732A-2 2732A-20		2732A 2732A-25		2732A-3 2732A-30		2732A-4		Units	Test Conditions†
		Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.		
t <sub>ACC</sub>	Address to Output Delay		200		250		300		450	ns	$\overline{CE} = \overline{OE} = V_{IL}$
t <sub>CE</sub>	$\overline{CE}$ to Output Delay		200		250		300		450	ns	$\overline{OE} = V_{IL}$
t <sub>OE</sub>	$\overline{OE}$ to Output Delay		70		100		150		150	ns	$\overline{CE} = V_{IL}$
t <sub>DF</sub> <sup>1)</sup>	$\overline{OE}$ High to Output Not Driven	0	60	0	60	0	130	0	130	ns	$\overline{CE} = V_{IL}$
t <sub>OH</sub>	Output Hold from Addresses, $\overline{CE}$ or $\overline{OE}$ Whichever Occurred First	0		0		0		0		ns	$\overline{CE} = \overline{OE} = V_{IL}$

**†A.C. TEST CONDITIONS**

Output Load . . . . . 1 TTL gate and C<sub>L</sub> = 100 pF  
 Input Rise and Fall Times . . . . . ≤ 20 ns  
 Input Pulse Levels . . . . . 0.45V to 2.4V

**Timing Measurement Reference Level:**

Inputs . . . . . 0.8 and 2.0V  
 Outputs . . . . . 0.8 and 2.0V

- NOTES: 1. V<sub>CC</sub> must be applied simultaneously or before V<sub>PP</sub> and removed simultaneously or after V<sub>PP</sub>.  
 2. V<sub>PP</sub> may be connected directly to V<sub>CC</sub> except during programming. The supply current would then be the sum of I<sub>CC</sub> and I<sub>PP</sub>.  
 3. Typical values are for t<sub>p</sub> = 25°C and nominal supply voltages.  
 4. This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven — see timing diagram on page 3.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**PROGRAMMING<sup>(4)</sup>**

**D.C. PROGRAMMING CHARACTERISTICS:**  $T_A = 25 \pm 5^\circ\text{C}$ ,  $V_{CC} = 5\text{V} \pm 5\%$ ,  $V_{PP} = 21\text{V} \pm 0.5\text{V}$

Symbol	Parameter	Limits			Units	Test Conditions
		Min.	Typ.	Max.		
$I_{LI}$	Input Current (All Inputs)			10	$\mu\text{A}$	$V_{IN} = V_{IL}$ or $V_{IH}$
$V_{OL}$	Output Low Voltage During Verify			0.45	V	$I_{OL} = 2.1\text{mA}$
$V_{OH}$	Output High Voltage During Verify	2.4			V	$I_{OH} = -400\mu\text{A}$
$I_{CC}$	$V_{CC}$ Supply Current		85	100	mA	
$V_{IL}$	Input Low Level (All Inputs)	-0.1		0.8	V	
$V_{IH}$	Input High Level (All Inputs Except $\overline{OE}/V_{PP}$ )	2.0		$V_{CC}$	V	
$I_{PP}$	$V_{PP}$ Supply Current			30	mA	$\overline{CE} = V_{IL}$ , $\overline{OE} = V_{PP}$
$V_{ID}$	Ag Intelligent Identifier Voltage	11.5		12.5	V	

**A.C. PROGRAMMING CHARACTERISTICS:**  $T_A = 25 \pm 5^\circ\text{C}$ ,  $V_{CC} = 5\text{V} \pm 5\%$ ,  $V_{PP} = 21\text{V} \pm 0.5\text{V}$

Symbol	Parameter	Limits			Units	Test Conditions†
		Min.	Typ.	Max.		
$t_{AS}$	Address Setup Time	2			$\mu\text{s}$	
$t_{ORS}$	$\overline{OE}$ Setup Time	2			$\mu\text{s}$	
$t_{DS}$	Data Setup Time	2			$\mu\text{s}$	
$t_{AH}$	Address Hold Time	0			$\mu\text{s}$	
$t_{OIH}$	$\overline{OE}$ Hold Time	2			$\mu\text{s}$	
$t_{DH}$	Data Hold Time	2			$\mu\text{s}$	
$t_{OEP}$	$\overline{OE}$ High to Output Not Driven	0		130	ns	
$t_{DV}$	Data Valid from $\overline{CE}$			1	$\mu\text{s}$	$\overline{CE} = V_{IL}$ , $\overline{OE} = V_{IL}$
$t_{PW}$	$\overline{CE}$ Pulse Width During Programming	20	50	55	ms	
$t_{PR1}$	$\overline{OE}$ Pulse Rise Time During Programming	50			ns	
$t_{VR}$	$V_{PP}$ Recovery Time	2			$\mu\text{s}$	

**†A.C. TEST CONDITIONS**

Input Rise and Fall Times (10% to 90%) . . . . .  $\leq 20\text{ ns}$   
 Input Pulse Levels . . . . . 0.45V to 2.4V  
 Input Timing Reference Level . . . . . 0.8V and 2.0V  
 Output Timing Reference Level . . . . . 0.6V and 2.0V

**NOTES:**

1. Typical values are for  $T_A = 25^\circ\text{C}$  and nominal supply voltages
2. This parameter is only sampled and is not 100% tested. Output float is defined as the point where data is no longer driven — see timing diagram
3.  $\overline{OE}$  may be delayed up to  $t_{ACC} - t_{OE}$  after the falling edge of  $\overline{CE}$  without impacting  $t_{ACC}$ .
4. When programming the 2732A, a 0.1 $\mu\text{F}$  capacitor is required across  $\overline{CE}/V_{PP}$  and ground to suppress spurious voltage transients which may damage the device.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Program Inhibit**

Programming of multiple 2732As in parallel with different data is also easily accomplished. Except for  $\overline{CE}$ , all like inputs (including  $\overline{OE}$ ) of the parallel 2732As may be common. A TTL level program pulse applied to a 2732A's  $\overline{CE}$  input with  $\overline{OE}/V_{PP}$  at 21V will program that 2732A. A high level  $\overline{CE}$  input inhibits the other 2732As from being programmed.

Intel began manufacturing 2732As during 1982 that contained the intelligent identifier feature. Earlier generation devices do not contain identifier information, and if erased, will respond with a "one" ( $V_{OH}$ ) on each data line when operated in this mode. Programmed, preidentifier mode 2732As will respond with the current data contained in locations 0 and 1 when subjected to the intelligent identifier operation.

**Verify**

A verify (Read) should be performed on the programmed bits to determine that they were correctly programmed. The verify is accomplished with  $\overline{OE}/V_{PP}$  and  $\overline{CE}$  at  $V_{IL}$ . Data should be verified  $t_{DV}$  after the falling edge of  $\overline{CE}$ .

**System Consideration**

The power switching characteristics of HMOS-E EPROMs require careful decoupling of the devices. The supply current,  $I_{CC}$ , has three segments that are of interest to the system designer—the standby current level, the active current level, and the transient current peaks that are produced by the falling and rising edges of Chip Enable. The magnitude of these transient current peaks is dependent on the output capacitive loading of the device. The associated transient voltage peaks can be suppressed by complying with Intel's Two-Line Control, as detailed in Intel's Application Note, AP-72, and by properly selected decoupling capacitors. It is recommended that a 0.1 $\mu$ F ceramic capacitor be used on every device between  $V_{CC}$  and GND. This should be a high frequency capacitor of low inherent inductance and should be placed as close to the device as possible. In addition, a 47 $\mu$ F bulk electrolytic capacitor should be used between  $V_{CC}$  and GND for every eight devices. The bulk capacitor should be located near where the power supply is connected to the array. The purpose of the bulk capacitor is to overcome the voltage drop caused by the inductive effects of PC board traces.

**Intelligent Identifier™ Mode**

The intelligent Identifier Mode allows the reading out of a binary code from an EPROM that will identify its manufacturer and type. This mode is intended for use by programming equipment for the purpose of automatically matching the device to be programmed with its corresponding programming algorithm. This mode is functional in the 25°C  $\pm$  5°C ambient temperature range.

To activate this mode, the programming equipment must force 11.5V to 12.5V on address line A9 (pin 22) of the 2732A. Two identifier bytes may then be sequenced from the device outputs by toggling address line A0 (pin 6) from  $V_{IL}$  to  $V_{IH}$ . All other address lines must be held at  $V_{IL}$  during intelligent Identifier Mode.


Byte 0 ( $A0 = V_{IL}$ ) represents the manufacturer code and byte 1 ( $A0 = V_{IH}$ ) the device identifier code. For the Intel 2732A, these two identifier bytes are given in Table 2. All identifiers for manufacturer and device codes will possess odd parity, with the MSB ( $O_7$ ) defined as the parity bit.

Table 2. 2732A Intelligent Identifier™ Bytes

Pin	A <sub>0</sub> (6)	O <sub>7</sub> (12)	O <sub>6</sub> (16)	O <sub>5</sub> (15)	O <sub>4</sub> (14)	O <sub>3</sub> (13)	O <sub>2</sub> (11)	O <sub>1</sub> (10)	O <sub>0</sub> (9)	Hex Data
Manufacturer Code	$\frac{1}{2}V_{IL}$	1	0	0	0	1	0	0	1	8F
Device Code	$\frac{1}{2}V_{IH}$	0	0	0	0	0	0	0	1	01

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PROGRAMMING WAVEFORMS




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


CAPACITANCE<sup>[2]</sup> ( $T_A = 25^\circ\text{C}, f = 1\text{ MHz}$ )

Symbol	Parameter	Typ.	Max.	Unit	Conditions
C <sub>IN1</sub>	Input Capacitance Except $\overline{\text{OE}}/V_{PP}$	4	6	pF	V <sub>IN</sub> = 0V
C <sub>IN2</sub>	$\overline{\text{OE}}/V_{PP}$ Input Capacitance		20	pF	V <sub>IN</sub> = 0V
C <sub>OUT</sub>	Output Capacitance	8	12	pF	V <sub>OUT</sub> = 0V


A.C. TESTING INPUT/OUTPUT WAVEFORM



A.C. TESTING LOAD CIRCUIT



A.C. WAVEFORMS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ERASURE CHARACTERISTICS

The erasure characteristics of the 2732A are such that erasure begins to occur upon exposure to light with wavelengths shorter than approximately 4000 Angstroms (Å). It should be noted that sunlight and certain types of fluorescent lamps have wavelengths in the 3000-4000 Å range. Data show that constant exposure to room level fluorescent lighting could erase the typical 2732A in approximately 3 years, while it would take approximately 1 week to cause erasure when exposed to direct sunlight. If the 2732A is to be exposed to these types of lighting conditions for extended periods of time, opaque labels should be placed over the 2732A window to prevent unintentional erasure.

The recommended erasure procedure for the 2732A is exposure to shortwave ultraviolet light which has a wavelength of 2537 Angstroms (Å). The integrated dose (i.e., UV intensity X exposure time) for erasure should be a minimum of 15 W-sec/cm<sup>2</sup>. The erasure time with this dosage is approximately 15 to 20 minutes using an ultraviolet lamp with 12000 μW/cm<sup>2</sup> power rating. The 2732A should be placed within 1 inch of the lamp tubes during erasure.

## DEVICE OPERATION

The six modes of operation of the 2732A are listed in Table 1. A single 5V power supply is required in the read mode. All inputs are TTL levels except for  $\overline{OE}/V_{PP}$  during programming and 12V on Ag for the intelligent Identifier™ mode. In the program mode the  $\overline{OE}/V_{PP}$  input is pulsed from a TTL level to 21V.

Table 1. Mode Selection

MODE	PINS	$\overline{CE}$ (18)	$\overline{OE}/V_{PP}$ (20)	Ag (22)	V <sub>CC</sub> (24)	OUTPUTS (9, 11, 13, 17)
Read		V <sub>IL</sub>	V <sub>IL</sub>	X	+5	D <sub>OUT</sub>
Output Disable		V <sub>IL</sub>	V <sub>IH</sub>	X	+5	High Z
Standby		V <sub>IH</sub>	X	X	+5	High Z
Program		V <sub>IL</sub>	V <sub>PP</sub>	X	+5	D <sub>IN</sub>
Program Inhibit		V <sub>IH</sub>	V <sub>PP</sub>	X	+5	High Z
Intelligent Identifier		V <sub>IL</sub>	V <sub>IL</sub>	V <sub>H</sub>	+5	Code

Notes: 1 X can be V<sub>IH</sub> or V<sub>IL</sub>  
2 V<sub>H</sub> = 12.0 ± 0.5V

### Read Mode

The 2732A has two control functions, both of which must be logically active in order to obtain data at the outputs. Chip Enable ( $\overline{CE}$ ) is the power control and should be used for device selection. Output Enable ( $\overline{OE}$ ) is the output control and should be used to gate data from the output pins, independent of device selection. Assuming that addresses are stable, address access time (t<sub>ACC</sub>) is equal to the delay from  $\overline{CE}$  to output (t<sub>CE</sub>). Data is available at the outputs after the falling edge of  $\overline{OE}$ , assuming that  $\overline{CE}$  has been low and addresses have been stable for at least t<sub>ACC</sub> - t<sub>OE</sub>.

### Standby Mode

The 2732A has a standby mode which reduces the maximum active current from 125 mA to 35 mA. The 2732A is placed in the standby mode by applying a TTL-high signal to the  $\overline{CE}$  input. When in standby mode, the outputs are in a high impedance state, independent of the  $\overline{OE}$  input.

### Output OR-Tieing

Because EPROMs are usually used in larger memory arrays, Intel has provided a 2 line control function that accommodates this use of multiple memory connection. The two line control function allows for:

- the lowest possible memory power dissipation, and
- complete assurance that output bus contention will not occur.

To use these two control lines most efficiently,  $\overline{CE}$  (pin 18) should be decoded and used as the primary device selecting function; while  $\overline{OE}$  (pin 20) should be made a common connection to all devices in the array and connected to the READ line from the system control bus. This assures that all deselected memory devices are in their low power standby mode and that the output pins are active only when data is desired from a particular memory device.

## PROGRAMMING

**CAUTION: Exceeding 22V on Pin 20 ( $\overline{OE}/V_{PP}$ ) will permanently damage the 2732A.**

Initially, and after each erasure, all bits of the 2732A are in the "1" state. Data is introduced by selectively programming "0's" into the desired bit locations. Although only "0's" will be programmed, both "1's" and "0's" can be present in the data word. The only way to change a "0" to a "1" is by ultraviolet light erasure.

The 2732A is in the programming mode when the  $\overline{OE}/V_{PP}$  input is at 21V. It is required that a 0.1 μf capacitor be placed across  $\overline{OE}/V_{PP}$  and ground to suppress spurious voltage transients which may damage the device. The data to be programmed is applied 8 bits in parallel to the data output pins. The levels required for the address and data inputs are TTL.

When the address and data are stable, a 5.0 msec, active low, TTL program pulse is applied to the  $\overline{CE}$  input. A program pulse must be applied at each address location to be programmed. You can program any location at any time—either individually, sequentially, or at random. The program pulse has a maximum width of 55 msec. The 2732A must not be programmed with a DC signal applied to the  $\overline{CE}$  input.

Programming of multiple 2732As in parallel with the same data can be easily accomplished due to the simplicity of the programming requirements. Like inputs of the paralleled 2732As may be connected together when they are programmed with the same data. A low level TTL pulse applied to the  $\overline{CE}$  input programs the paralleled 2732As.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## 2764A ADVANCED 64K (8Kx8) UV ERASABLE PROM

- Fast 180 nsec Access Time  
—HMOS II\*-E Technology
- Low Power  
—60 mA Maximum Active  
—20 mA Maximum Standby
- Two Line Control
- Intelligent Programming™ Algorithm  
—Fastest EPROM Programming
- Intelligent Identifier™ Mode  
—Automated Programming Operations
- Compatible with 2764, 27128, 27256
- ±10% V<sub>CC</sub> Tolerance Available

The Intel 2764A is a 5V only, 65,536-bit ultraviolet erasable and electrically programmable read-only memory (EPROM). The 2764A is an advanced version of the 2764 and is fabricated with Intel's HMOSII-E technology which significantly reduces die size and greatly improves the device's performance, power consumption, reliability and producibility.

The 2764A provides access times to 180 ns/2764A-1). This is an improvement over the fastest 2764 access time of 200 ns. This is compatible with high-performance microprocessors, such as Intel's 8 MHz iAPX 186 allowing full speed operation without the addition of WAIT states. The 2764A is also directly compatible with the 12 MHz 8051 family.


Several advanced features have been designed into the 2764A that allow fast and reliable programming—the intelligent Programming Algorithm and the intelligent Identifier Mode. Programming equipment that takes advantage of these innovations will electronically identify the 2764A and then rapidly program it using an efficient programming method.

The 2764A also offers reduced power consumption compared to the 2764. The maximum active current on faster speed parts is 60 mA while the maximum standby current is only 20 mA. The standby mode lowers power consumption without increasing access time.

Two-line control and JEDEC-approved, 28 pin packaging are standard features of all Intel higher density EPROMs. This ensures easy microprocessor interfacing and minimum design efforts when upgrading, adding or choosing between non-volatile memory alternatives.



Figure 1. Block Diagram



NOTE: INTEL "UNIVERSAL SITE" COMPATIBLE EPROM PIN CONFIGURATIONS ARE SHOWN IN THE BLOCKS ADJACENT TO THE 2764A PINS.

### MODE SELECTION

MODE	Pin	CE (pin)	OE (pin)	ACB (pin)	A <sub>11</sub> (pin)	V <sub>pp</sub> (pin)	V <sub>CC</sub> (pin)	Outputs (11-15 to -18)
Read	1	V <sub>CC</sub>	V <sub>CC</sub>	V <sub>CC</sub>	1	V <sub>CC</sub>	V <sub>CC</sub>	O <sub>0</sub> -O <sub>7</sub>
Output Enable	2	V <sub>CC</sub>	V <sub>CC</sub>	V <sub>CC</sub>	2	V <sub>CC</sub>	V <sub>CC</sub>	page 2
Standby	3	V <sub>CC</sub>	2	3	3	V <sub>CC</sub>	V <sub>CC</sub>	page 2
Write	4	V <sub>CC</sub>	V <sub>CC</sub>	V <sub>CC</sub>	4	V <sub>CC</sub>	V <sub>CC</sub>	page 2
Program Enable	5	V <sub>CC</sub>	5	5	5	V <sub>CC</sub>	V <sub>CC</sub>	page 2
Intelligent Identifier	6	V <sub>CC</sub>	V <sub>CC</sub>	V <sub>CC</sub>	6	V <sub>CC</sub>	V <sub>CC</sub>	Cont.
Intelligent Program Enable	7	V <sub>CC</sub>	V <sub>CC</sub>	V <sub>CC</sub>	7	V <sub>CC</sub>	V <sub>CC</sub>	O <sub>0</sub>

1 A can be V<sub>DD</sub> or V<sub>LL</sub>  
2 V<sub>DD</sub> = 12.0V ± 0.5V

\*HMOS is a patented process of Intel Corporation

Figure 2. Pin Configurations

### PIN NAMES

A <sub>0</sub> -A <sub>11</sub>	ADDRESSES
CE	CHIP ENABLE
OE	OUTPUT ENABLE
O <sub>0</sub> -O <sub>7</sub>	OUTPUTS
PGM	PROGRAM
N C	NO CONNECT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**ABSOLUTE MAXIMUM RATINGS\***

Temperature Under Bias . . . . . -10°C to +80°C  
 Storage Temperature . . . . . -65°C to +125°C  
 All Input or Output Voltages with  
 Respect to Ground . . . . . -6.5V to -0.6V  
 Voltage on Pin 24 with  
 Respect to Ground . . . . . +13.5V to -0.6V  
 V<sub>pp</sub> Supply Voltage with Respect to  
 Ground During Programming . . . . . -14V to -0.6V

\*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

**D.C. AND A.C. OPERATING CONDITIONS DURING READ**

	2764A-1, 2764A-2, 2764A-3, 2764A-4	2764A-20, 2764A-25, 2764A-30, 2764A-45
Operating Temperature Range	0°-70°C	0°-70°C
V <sub>CC</sub> Power Supply <sup>1,2</sup>	5V ± 5%	5V ± 10%
V <sub>pp</sub> Voltage <sup>2</sup>	V <sub>pp</sub> = V <sub>CC</sub>	V <sub>pp</sub> = V <sub>CC</sub>

**READ OPERATION**

**D.C. CHARACTERISTICS**

Symbol	Parameter	Limits			Unit	Conditions
		Min	Typ <sup>3</sup>	Max		
I <sub>I</sub>	Input Load Current			10	μA	V <sub>IH</sub> = 5.5V
I <sub>O</sub>	Output Leakage Current			10	μA	V <sub>OUT</sub> = 5.5V
I <sub>pp1</sub> <sup>4</sup>	V <sub>pp</sub> Current Load			5	mA	V <sub>pp</sub> = 5.5V
I <sub>CC1</sub> <sup>4</sup>	V <sub>CC</sub> Current Standby			20/35 <sup>5</sup>	mA	$\overline{CE} = V_{IH}$
I <sub>CC2</sub> <sup>4</sup>	V <sub>CC</sub> Current Active			60/75 <sup>5</sup>	mA	$\overline{CE} = \overline{OE} = V_{IL}$
V <sub>IL</sub>	Input Low Voltage	-1		+8	V	
V <sub>IH</sub>	Input High Voltage	2.0		V <sub>CC</sub> + 1	V	
V <sub>OL</sub>	Output Low Voltage			45	V	I <sub>OL</sub> = 2.1 mA
V <sub>OH</sub>	Output High Voltage	2.4			V	I <sub>OH</sub> = -400 μA
V <sub>pp</sub> <sup>2</sup>	V <sub>pp</sub> Read Voltage	3.6		V <sub>CC</sub>	V	V <sub>CC</sub> = 5.0V ± 0.25V

**A.C. CHARACTERISTICS**

Symbol	Parameter	2764A-1 Limits		2764A-20 & 2764A-25 Limits		2764A-25 & 2764A-30 Limits		2764A-30 & 2764A-45 Limits		Unit	Test Conditions		
		Min	Max	Min	Max	Min	Max	Min	Max				
t <sub>ACC</sub>	Address to Output Delay		180		200		250		300	ns	$\overline{CE} = \overline{OE} = V_{IL}$		
t <sub>CE</sub>	$\overline{CE}$ to Output Delay		180		200		250		300	ns	$\overline{OE} = V_{IL}$		
t <sub>OF</sub>	$\overline{OE}$ to Output Delay		65		75		100		120	ns	$\overline{CE} = V_{IL}$		
t <sub>DF</sub> <sup>4</sup>	$\overline{OE}$ or $\overline{CE}$ High to Output Data Float	0	55	0	55	0	60	0	105	0	130	ns	$\overline{CE} = V_{IL}$
t <sub>OH</sub>	Output Hold from Addresses $\overline{CE}$ or $\overline{OE}$ Whichever Occurred First	0		0		0		0		0		ns	$\overline{CE} = \overline{OE} = V_{IL}$

- NOTES: 1. V<sub>CC</sub> must be applied simultaneously or before V<sub>pp</sub> and removed simultaneously or after V<sub>pp</sub>.  
 2. V<sub>pp</sub> may be connected directly to V<sub>CC</sub> except during programming. The supply current would then be the sum of I<sub>CC</sub> and I<sub>pp</sub>.  
 3. Typical values are for t<sub>a</sub> = 25°C and nominal supply voltages.  
 4. This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven — see timing diagram on the following page.  
 5. Max I<sub>CC</sub> rating differs with access time. Rating of 60 mA active and 20 mA standby are for 2764As at 200 nsec and 180 nsec access time only.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**A.C. PROGRAMMING CHARACTERISTICS:**
 $T_A = 25 \pm 5^\circ\text{C}$ ,  $V_{CC} = 6.0\text{V} \pm 0.25\text{V}$ ,  $V_{PP} = 12.5\text{V} \pm 0.5\text{V}$ 

Symbol	Parameter	Limits				Test Conditions* (see Note 1)
		Min.	Typ.	Max.	Unit	
$t_{AS}$	Address Setup Time	2			$\mu\text{s}$	
$t_{OES}$	$\overline{OE}$ Setup Time	2			$\mu\text{s}$	
$t_{DS}$	Data Setup Time	2			$\mu\text{s}$	
$t_{AH}$	Address Hold Time	0			$\mu\text{s}$	
$t_{DH}$	Data Hold Time	2			$\mu\text{s}$	
$t_{DFP}^4$	$\overline{OE}$ High to Output Float Delay	0		130	ns	
$t_{VPS}$	$V_{PP}$ Setup Time	2			$\mu\text{s}$	
$t_{VCS}$	$V_{CC}$ Setup Time	2			$\mu\text{s}$	
$t_{PW}$	PGM Initial Program Pulse Width	0.95	1.0	1.05	ms	(see Note 3)
$t_{OPW}$	PGM Overprogram Pulse Width	2.85		78.75	ms	(see Note 2)
$t_{OC}$	Data Valid from $\overline{OE}$			150	ns	

**\*A.C. CONDITIONS OF TEST**

Input Rise and Fall Times (10% to 90%) . . . . . 20 ns  
 Input Pulse Levels . . . . . 0.45V to 2.4V  
 Input Timing Reference Level . . . . . 0.8V and 2.0V  
 Output Timing Reference Level . . . . . 0.8V and 2.0V

**NOTES:**

- $V_{CC}$  must be applied simultaneously or before  $V_{PP}$  and removed simultaneously or after  $V_{PP}$ .
- The length of the overprogram pulse may vary from 2.85 msec to 78.75 msec as a function of the iteration counter value X.
- Initial Program Pulse width tolerance is 1 msec  $\pm$  5%.
- This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven—see timing diagram.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Intelligent Programming™ Algorithm**

The 2764A Intelligent Programming Algorithm rapidly programs Intel 2764A EPROMs using an efficient and reliable method particularly suited to the production programming environment. Typical programming time for individual devices is on the order of one and a half minutes. Programming reliability is also ensured as the incremental program margin of each byte is continually monitored to determine when it has been successfully programmed. A flow-chart of the 2764A Intelligent Programming Algorithm is shown in Figure 3.

The intelligent Programming Algorithm utilizes two different pulse types, initial and overprogram. The duration of the initial PGM pulse(s) is one millisecond, which will then be followed by a longer overprogram pulse of length 3X msec. X is an iteration counter and is equal to the number of the initial one millisecond pulses applied to a particular 2764A location, before a correct verify occurs. Up to 25 one-millisecond pulses per byte are provided for before the overprogram pulse is applied.

*The entire sequence of program pulses and byte verifications is performed at V<sub>CC</sub> = 6.0V and V<sub>PP</sub> = 12.5V. When the intelligent Programming cycle has been completed, all bytes should be compared to the original data with V<sub>CC</sub> = V<sub>PP</sub> = 5.0V.*

**Program Inhibit**

Programming of multiple 2764As in parallel with different data is easily accomplished by using the Program Inhibit mode. A high-level  $\overline{CE}$  or PGM input inhibits the other 2764As from being programmed.

Except for  $\overline{CE}$ , all like inputs (including  $\overline{OE}$ ) of the parallel 2764As may be common. A TTL low-level pulse applied to the  $\overline{CE}$  input with V<sub>PP</sub> at 12.5V will program the selected 2764A.

**Verify**

A verify should be performed on the programmed bits to determine that they have been correctly programmed. The verify is performed with  $\overline{OE}$  at V<sub>IL</sub>,  $\overline{CE}$  at V<sub>IL</sub>, PGM at V<sub>IH</sub> and V<sub>PP</sub> at 12.5V.

**Intelligent Identifier™ Mode**

The Intelligent Identifier Mode allows the reading out of a binary code from an EPROM that will identify its manufacturer and type. This mode is intended for use by programming equipment for the purpose of automatically matching the device to be programmed with its corresponding programming algorithm. This mode is functional in the 25°C ± 5°C ambient temperature range that is required when programming the 2764A.

To activate this mode, the programming equipment must force 11.5V to 12.5V on address line A<sub>9</sub> (pin 24) of the 2764A. Two identifier bytes may then be sequenced from the device outputs by toggling address line A<sub>0</sub> (pin 10) from V<sub>IL</sub> to V<sub>IH</sub>. All other address lines must be held at V<sub>IL</sub> during Intelligent Identifier Mode.

Byte 0 (A<sub>0</sub> = V<sub>IL</sub>) represents the manufacturer code and byte 1 (A<sub>0</sub> = V<sub>IH</sub>) the device identifier code. For the Intel 2764A, these two identifier bytes are given in Table 2. All identifiers for manufacturer and device codes will possess odd parity, with the MSB (O<sub>7</sub>) defined as the parity bit.

Table 2. 2764A Intelligent Identifier™ Bytes

Identifier \ Pins	A <sub>0</sub> (10)	O <sub>7</sub> (15)	O <sub>6</sub> (18)	O <sub>5</sub> (17)	O <sub>4</sub> (16)	O <sub>3</sub> (15)	O <sub>2</sub> (13)	O <sub>1</sub> (12)	O <sub>0</sub> (11)	Hex Data
Manufacturer Code	V <sub>IL</sub>	1	0	0	0	1	0	0	1	89
Device Code	V <sub>IH</sub>	0	0	0	0	1	0	0	0	08

- NOTES:  
 1 A<sub>9</sub> = 12.0V ± 0.5V  
 2 A<sub>1</sub>-A<sub>4</sub>, A<sub>10</sub>-A<sub>13</sub>,  $\overline{CE}$ ,  $\overline{OE}$  = V<sub>IL</sub>  
 3 A<sub>14</sub> = V<sub>IH</sub> or V<sub>IL</sub>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





Figure 3. 2764A Intelligent Programming™ Flowchart

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Intelligent Programming™ WAVEFORMS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### ERASURE CHARACTERISTICS

The erasure characteristics of the 2764A are such that erasure begins to occur upon exposure to light with wavelengths shorter than approximately 4000 Angstroms (Å). It should be noted that sunlight and certain types of fluorescent lamps have wavelengths in the 3000–4000 Å range. Data show that constant exposure to room level fluorescent lighting could erase that typical 2764A in approximately 3 years, while it would take approximately 1 week to cause erasure when exposed to direct sunlight. ■ the 2764A is to be exposed to these types of lighting conditions for extended periods of time, opaque labels should be placed over the 2764A window to prevent unintentional erasure.

The recommended erasure procedure for the 2764A is exposure to shortwave ultraviolet light which has a

wavelength of 2537 Angstroms (Å). The integrated dose (i.e., UV intensity × exposure time) for erasure should be a minimum of 15 Wsec/cm<sup>2</sup>. The erasure time with this dosage is approximately 15 to 20 minutes using an ultraviolet lamp with a 12000 μW/cm<sup>2</sup> power rating. The 2764A should be placed within 1 inch of the lamp tubes during erasure. The maximum integrated dose a 2764A can be exposed to without damage is 7258 Wsec/cm<sup>2</sup> (1 week @ 12000 μW/cm<sup>2</sup>). Exposure of the 2764A to high intensity UV light for long periods may cause permanent damage.

### RELEVANT INTEL LITERATURE

AR-265 Versatile Algorithm, Equipment Cut Programming Time  
 RR-35B EPROM Reliability Data Summary

### Intelligent Programming™ Algorithm

#### D.C. PROGRAMMING CHARACTERISTICS:

T<sub>A</sub> = 25 ± 5°C, V<sub>CC</sub> = 6.0V ± 0.25V, V<sub>PP</sub> = 12.5V ± 0.5V

Symbol	Parameter	Limits			Test Conditions (see Note 1)
		Min.	Max.	Unit	
I <sub>I1</sub>	Input Current (All Inputs)		10	μA	V <sub>IN</sub> = V <sub>IL</sub> or V <sub>IH</sub>
V <sub>IL</sub>	Input Low Level (All Inputs)	-0.1	0.8	V	
V <sub>IH</sub>	Input High Level	2.0	V <sub>CC</sub>	V	
V <sub>OL</sub>	Output Low Voltage During Verify		0.45	V	I <sub>OL</sub> = 2.1 mA
V <sub>OH</sub>	Output High Voltage During Verify	2.4		V	I <sub>OH</sub> = -400 μA
I <sub>CC2</sub>	V <sub>CC</sub> -Supply Current (Program & Verify)		75	mA	
I <sub>PP2</sub>	V <sub>PP</sub> Supply Current (Program)		50	mA	$\overline{CE} = V_{IL}$
V <sub>ID</sub>	A <sub>9</sub> intelligent Identifier Voltage	11.5	12.5	V	

#### NOTES:

1 V<sub>CC</sub> must be applied simultaneously or before V<sub>PP</sub> and removed simultaneously or after V<sub>PP</sub>.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**DEVICE OPERATION**

The seven modes of operation of the 2764A are listed in Table 1. A single 5V power supply is required in the read mode. All inputs are TTL levels except for  $V_{PP}$  and 12V on A9 for intelligent identifier mode.

Table 1. MODE SELECTION

MODE	PINS	CE (20)	OE (22)	PGM (27)	A <sub>9</sub> (24)	V <sub>PP</sub> (1)	V <sub>CC</sub> (28)	Outputs (11-13, 15-18)
Read		V <sub>IL</sub>	V <sub>IL</sub>	V <sub>IH</sub>	X	V <sub>CC</sub>	V <sub>CC</sub>	D <sub>OUT</sub>
Output Disable		V <sub>IH</sub>	V <sub>IH</sub>	V <sub>IH</sub>	X	V <sub>CC</sub>	V <sub>CC</sub>	High Z
Standby		V <sub>IH</sub>	X	X	X	V <sub>CC</sub>	V <sub>CC</sub>	High Z
Verify		V <sub>IL</sub>	V <sub>IL</sub>	V <sub>IH</sub>	X	V <sub>PP</sub>	V <sub>CC</sub>	D <sub>OUT</sub>
Program Inhibit		V <sub>IH</sub>	X	X	X	V <sub>PP</sub>	V <sub>CC</sub>	High Z
Intelligent Identifier		V <sub>IL</sub>	V <sub>IL</sub>	V <sub>IH</sub>	V <sub>H</sub>	V <sub>CC</sub>	V <sub>CC</sub>	Code
Intelligent Programming		V <sub>IL</sub>	V <sub>IH</sub>	V <sub>IL</sub>	X	V <sub>PP</sub>	V <sub>CC</sub>	D <sub>IN</sub>

NOTES

- 1 X can be V<sub>IH</sub> or V<sub>IL</sub>
- 2 V<sub>H</sub> = 12.0V ± 0.5V

**READ MODE**

The 2764A has two control functions, both of which must be logically active in order to obtain data at the outputs. Chip Enable ( $\overline{CE}$ ) is the power control and should be used for device selection. Output Enable ( $\overline{OE}$ ) is the output control and should be used to gate data from the output pins, independent of device selection. Assuming that addresses are stable, the address access time ( $t_{ACC}$ ) is equal to the delay from  $\overline{CE}$  to output ( $t_{CE}$ ). Data is available at the outputs after a delay of  $t_{OE}$  from the falling edge of  $\overline{OE}$ , assuming that  $\overline{CE}$  has been low and addresses have been stable for at least  $t_{ACC} - t_{OE}$ .

**STANDBY MODE**

The 2764A has standby mode which reduces the maximum current from 75 mA to 35 mA. The 2764A is placed in the standby mode by applying a TTL-high signal to the  $\overline{CE}$  input. When in standby mode, the outputs are in a high impedance state, independent of the  $\overline{OE}$  input.

**Output OR-Tieing**

Because EPROMs are usually used in larger memory arrays, Intel has provided 2 control lines which accommodate this multiple memory connection. The two control lines allow for:

- a) the lowest possible memory power dissipation, and
- b) complete assurance that output bus contention will not occur.

To use these two control lines most efficiently,  $\overline{CE}$  (pin 20) should be decoded and used as the primary device selecting function, while  $\overline{OE}$  (pin 22) should be made a common connection to all devices in the array and connected to the  $\overline{READ}$  line from the system control bus. This assures that all deselected memory devices are in their low power standby mode and that the output pins are active only when data is desired from a particular memory device.

**System Considerations**

The power switching characteristics of HMOSII-E EPROMs require careful decoupling of the devices. The supply current,  $I_{CC}$ , has three segments that are of interest to the system designer—the standby current level, the active current level, and the transient current peaks that are produced by the falling and rising edges of Chip Enable. The magnitude of these transient current peaks is dependent on the output capacitive loading of the device. The associated transient voltage peaks can be suppressed by complying with Intel's Two-Line Control, as detailed in Intel's Application Note AP-72, Order Number 8566, and by properly selected decoupling capacitors. It is recommended that a 0.1  $\mu$ F ceramic capacitor be used on every device between  $V_{CC}$  and GND. This should be a high frequency capacitor of low inherent inductance and should be placed as close to the device as possible. In addition, a 4.7  $\mu$ F electrolytic capacitor should be used between  $V_{CC}$  and GND for every eight devices. The bulk capacitor should be located near where the power supply is connected to the array. The purpose of the bulk capacitor is to overcome the voltage droop caused by the inductive effect of PC board-traces.

**PROGRAMMING MODES**

*Caution: Exceeding 14V on pin 1 ( $V_{PP}$ ) will permanently damage the 2764A.*

Initially, and after each erasure, all bits of the 2764A are in the "1" state. Data is introduced by selectively programming "0s" into the desired bit locations. Although only "0s" will be programmed, both "1s" and "0s" can be present in the data word. The only way to change a "0" to a "1" is by ultraviolet light erasure.

The 2764A is in the programming mode when  $V_{PP}$  input is at 12.5V and  $\overline{CE}$  and PGM are both at TTL low. The data to be programmed is applied 8 bits in parallel to the data output pins. The levels required for the address and data inputs are TTL.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



PRELIMINARY

## 27128A Advanced 128K (16 x 8) UV Erasable PROM

- Fast 150 nsec Access Time  
— HMOS\* II-E Technology
- Low Power  
— 100 mA Maximum Active  
— 40 mA Maximum Standby
- Two Line Control
- Intelligent Programming™ Algorithm  
— Fastest EPROM Programming
- Intelligent Identifier™ Mode  
— Automated Programming Operations
- Compatible with 2764A, 27128, 27256
- ± 10% V<sub>CC</sub> Tolerance Available

The Intel 27128A is a 5V only, 131,072-bit ultraviolet erasable and electrically programmable read-only memory (EPROM). The 27128A is an advanced version of the 27128 and is fabricated with Intel's HMOSII-E technology which significantly reduces die size and greatly improves the device's performance, reliability and manufacturability.

The 27128A is available in fast access times including 200 ns (27128A-2) and 150 ns (27128A-1). This ensures compatibility with high-performance microprocessors, such as Intel's 8 MHz iAPX 186 allowing full speed operation without the addition of WAIT states. The 27128A is also directly compatible with the 12 MHz 6051 family.

Several advanced features have been designed into the 27128A that allow fast and reliable programming—the intelligent Programming Algorithm and the intelligent Identifier Mode. Programming equipment that takes advantage of these innovations will electronically identify the 27128A and then rapidly program it using an efficient programming method.

Two-line control and JEDEC-approved, 28 pin packaging are standard features of all Intel higher density EPROMs. This ensures easy microprocessor interfacing and minimum design efforts when upgrading, adding or choosing between non-volatile memory alternatives.

\*HMOS is a patented process of Intel Corporation




Figure 1. Block Diagram

NOTE: Intel "Universal Site"-Compatible EPROM Pin Configurations are Shown in the Block Adjacent to the 27128A Pins

### Mode Selection

Mode	Pins	CE (20)	OE (22)	PGM (27)	A <sub>0</sub> (24)	V <sub>pp</sub> (1)	V <sub>CC</sub> (26)	Outputs (11-13, 15-18)
Read		V <sub>IL</sub>	V <sub>IL</sub>	V <sub>OH</sub>	X	V <sub>CC</sub>	V <sub>CC</sub>	O <sub>OUT</sub>
Output Disable		V <sub>IL</sub>	V <sub>PH</sub>	V <sub>PH</sub>	X	V <sub>CC</sub>	V <sub>CC</sub>	High-Z
Standby		V <sub>PH</sub>	X	X	X	V <sub>IL</sub>	V <sub>CC</sub>	High-Z
Verify		V <sub>IL</sub>	V <sub>IL</sub>	V <sub>PH</sub>	X	V <sub>pp</sub>	V <sub>CC</sub>	O <sub>OUT</sub>
Program Initiate		V <sub>PH</sub>	X	X	X	V <sub>pp</sub>	V <sub>CC</sub>	High-Z
Intelligent Identifier		V <sub>IL</sub>	V <sub>IL</sub>	V <sub>PH</sub>	V <sub>PH</sub>	V <sub>CC</sub>	V <sub>CC</sub>	Code
Intelligent Programming		V <sub>IL</sub>	V <sub>PH</sub>	V <sub>IL</sub>	X	V <sub>pp</sub>	V <sub>CC</sub>	D <sub>IN</sub>

1. X can be V<sub>PH</sub> or V<sub>IL</sub>  
2. V<sub>PH</sub> = 12.0V ± 0.5V

Figure 2. Pin Configurations

### Pin Names

A <sub>0</sub> -A <sub>13</sub>	ADDRESSES
CE	CHIP ENABLE
OE	OUTPUT ENABLE
O <sub>0</sub> -O <sub>7</sub>	OUTPUTS
PGM	PROGRAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**ABSOLUTE MAXIMUM RATINGS\***

Temperature Under Bias . . . . . - 10°C to + 80°C  
 Storage Temperature . . . . . - 65°C to + 125°C  
 All Input or Output Voltages with  
 Respect to Ground . . . . . + 6.25V to - 0.6V  
 Voltage on Pin 24 with  
 Respect to Ground . . . . . + 13.5V to - 0.6V  
 V<sub>PP</sub> Supply Voltage with Respect to  
 Ground During Programming . . . . + 14V to - 0.6V

*\*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.*

**D.C. AND A.C. OPERATING CONDITIONS DURING READ**

	27128A-1, 27128A-2, 27128A-3	27128A-20, 27128A-30
Operating Temperature Range	0° - 70°C	0° - 70°C
V <sub>CC</sub> Power Supply <sup>1,2</sup>	5V ± 5%	5V ± 10%
V <sub>PP</sub> Voltage <sup>2</sup>	V <sub>PP</sub> = V <sub>CC</sub>	V <sub>PP</sub> = V <sub>CC</sub>

**READ OPERATION**

**D. C. CHARACTERISTICS**

Symbol	Parameter	Limits <sup>1</sup>			Unit	Conditions
		Min	Typ <sup>3</sup>	Max		
I <sub>LI</sub>	Input Load Current			10	μA	V <sub>IN</sub> = 5.5V
I <sub>LO</sub>	Output Leakage Current			10	μA	V <sub>OUT</sub> = 5.5V
I <sub>PP1</sub> <sup>2</sup>	V <sub>PP</sub> Current Read			5	mA	V <sub>PP</sub> = 5.5V
I <sub>CC1</sub> <sup>2</sup>	V <sub>CC</sub> Current Standby			40	mA	CE = V <sub>IH</sub>
I <sub>CC2</sub> <sup>2</sup>	V <sub>CC</sub> Current Active			100	mA	CE = OE = V <sub>IL</sub>
V <sub>IL</sub>	Input Low Voltage	- .1		+ .8	V	
V <sub>IH</sub>	Input High Voltage	2.0		V <sub>CC</sub> + 1	V	
V <sub>OL</sub>	Output Low Voltage			0.45	V	I <sub>OL</sub> = 2.1 mA
V <sub>OH</sub>	Output High Voltage	2.4			V	I <sub>OH</sub> = 400 μA
V <sub>PP2</sub> <sup>2</sup>	V <sub>PP</sub> Read Voltage	3.8		V <sub>CC</sub>	V	V <sub>CC</sub> = 5.0V ± .25

**A.C. CHARACTERISTICS**


Symbol	Parameter	27128A-1 Limits		27128A-20 & 27128A-2 Limits		27128A-30 & 27128A-3 Limits		Unit	Test Conditions
		Min	Max	Min	Max	Min	Max		
t <sub>ACC</sub>	Address to Output Delay		150		200		300	ns	CE = OE = V <sub>IL</sub>
t <sub>CE</sub>	CE to Output Delay		150		200		300	ns	OE = V <sub>IL</sub>
t <sub>OE</sub>	OE to Output Delay		65		75		100	ns	CE = V <sub>IL</sub>
t <sub>DF</sub> <sup>4</sup>	OE High to Output Float	0	55	0	55	0	60	ns	CE = V <sub>IL</sub>
t <sub>OH</sub>	Output Hold from Addresses CE or OE Whichever Occurred First	0		0		0		ns	CE = OE = V <sub>IL</sub>

**NOTES:**

- V<sub>CC</sub> must be applied simultaneously or before V<sub>PP</sub> and removed simultaneously or after V<sub>PP</sub>.
- V<sub>PP</sub> may be connected directly to V<sub>CC</sub> except during programming. The supply current would then be the sum of I<sub>CC</sub> and I<sub>PP1</sub>.
- Typical values are for t<sub>A</sub> = 25°C and nominal supply voltages.
- This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven—see timing diagram.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CDM6116A



CMOS 2048-Word by 8-Bit Static RAM

Features:

- Fully static operation
- Single power supply: 4.5 V to 5.5 V
- All inputs and outputs directly TTL compatible
- 3-state outputs
- Industry standard 24-pin configuration
- Chip-enable gates address buffers for minimum standby current
- Data retention voltage: 2 V min

	CDM6116A-2	CDM6116A-3	CDM6116A-9
Access Time (max)	200 ns	150 ns	250 ns
Output Enable Time (max)	120 ns	60 ns	150 ns
Operating Temperature	0° to +70° C		-40° to +85° C
Operating Current (max.)	35 mA	35 mA	40 mA
Standby Current I <sub>CCS1</sub> (max)	30 µA	50 µA	100 µA

The RCA-CDM6116A is a CMOS 2048-word by 8-bit static random-access memory. It is designed for use in memory systems where high-speed, low power and simplicity in use are desirable. This device has common data inputs and data outputs and utilizes a single power supply of 4.5 V to 5.5 V. A chip-enable input and an output-enable input are provided for memory expansion and output buffer control.

The output enable ( $\overline{OE}$ ) controls the output buffers to eliminate bus contention

The CDM6116A-2 and CDM6116A-3 have an operating temperature range of 0° to +70° C. The CDM6116A-9 has an operating temperature range of -40° to +85° C.

The chip enable ( $\overline{CE}$ ) gates the address and output buffers and powers down the chip to the low power standby mode.

The CDM6116A-2 and CDM6116A-3 are supplied in a 24-lead dual-in-line plastic package (E suffix). The CDM6116A-9 is supplied in a 24-lead dual-in-line plastic package (E suffix) and a 24-lead dual-in-line side-braced ceramic package (D suffix).




Fig. 1 - Functional block diagram.

TRUTH TABLE

$\overline{CE}$	$\overline{OE}$	$\overline{WE}$	A0 TO A10	MODE	I/O1 TO I/O8	DEVICE CURRENT
H	X	X	X	NOT SELECTED	HIGH Z	STANDBY
L	L	H	STABLE	READ	DATA OUT	ACTIVE
L	H	L	STABLE	WRITE	DATA IN	ACTIVE
L	L	L	STABLE	WRITE	DATA IN	ACTIVE

L = LOW H = HIGH X = H or L

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Random-Access Memories (RAMs)

CDM6116A

MAXIMUM RATINGS, Absolute-Maximum Ratings

DC SUPPLY-VOLTAGE RANGE ( $V_{DD}$ )  
(Voltage referenced to  $V_{SS}$  terminal) ..... -0.3 to +7 V

INPUT VOLTAGE RANGE, ALL INPUTS ..... -0.3 to +7 V

DC INPUT CURRENT, ANY ONE INPUT .....  $\pm 10$  mA

POWER DISSIPATION PER PACKAGE ( $P_D$ )  
For  $T_A = -40^\circ$  to  $+60^\circ$ C (PACKAGE TYPE E) ..... 500 mW  
For  $T_A = -60^\circ$  to  $+65^\circ$ C (PACKAGE TYPE E) ..... Derate Linearly at 8 mW/ $^\circ$ C to 300 mW  
For  $T_A = -40^\circ$  to  $+65^\circ$ C (PACKAGE TYPE D) ..... 500 mW

DEVICE DISSIPATION PER OUTPUT TRANSISTOR  
For  $T_A =$  FULL PACKAGE-TEMPERATURE RANGE (All Package Types) ..... 100 mW

OPERATING-TEMPERATURE RANGE ( $T_A$ )  
CDM6116A-2 CDM6116A-3 (PACKAGE TYPE E) ..... 0 to  $+70^\circ$ C  
CDM6116A-9 (PACKAGE TYPES D, E) .....  $-40$  to  $+85^\circ$ C

STORAGE TEMPERATURE RANGE ( $T_{STG}$ ) .....  $-55$  to  $+125^\circ$ C

LEAD TEMPERATURE (DURING SOLDERING)  
At distance  $1/16 \pm 1/32$  in. ( $1.59 \pm 0.79$  mm) from case for 10 s max. ....  $+265^\circ$ C

OPERATING CONDITIONS at  $T_A = 0$  to  $+70^\circ$ C, (CDM6116A-2, CDM6116A-3);  $T_A = -40^\circ$  to  $+85^\circ$ C (CDM6116A-9)

For maximum reliability, operating conditions should be selected so that operation is always within the following ranges:

CHARACTERISTIC	LIMITS ALL TYPES		UNITS
	MIN.	MAX.	
DC Operating Voltage Range	4.5	5.5	V
Input Voltage Range	$V_{IH}$	$V_{DD} + 0.3$	
	$V_{IL}$	-0.3	
Input Signal Rise or Fall Time $\Delta$	1,1 <sup>*</sup>	5	$\mu$ s

$\Delta$  Input signal rise and fall times longer than the maximum value can cause loss of stored data in the selected mode

STATIC ELECTRICAL CHARACTERISTICS at  $T_A = 0$  to  $+70^\circ$ C (CDM6116A-2, CDM6116A-3);

$T_A = -40^\circ$  to  $+85^\circ$ C (CDM6116A-9),  $V_{DD} \pm 5\%$ , Except as noted

CHARACTERISTIC	CONDITIONS	LIMITS									UNITS
		CDM6116A-2			CDM6116A-3			CDM6116A-9			
		MIN.	TYP.*	MAX.	MIN.	TYP.*	MAX.	MIN.	TYP.*	MAX.	
Standby Device Current $I_{DDs}$	$\overline{CE} = V_{IH}$	—	0.6	2	—	0.6	2	—	0.3	2	mA
	$\overline{CE} = V_{DD} - 0.2$ V	—	1	30	—	1	50	—	1	100	
Output Voltage Low Level $V_{OL, MAX}$	$I_{OL} = 2$ mA	—	—	0.4	—	—	0.4	—	—	0.4	V
	$I_{OL} = 1$ $\mu$ A	—	0.1	—	—	0.1	—	—	0.1	—	
Output Voltage High Level $V_{OH, MIN}$	$I_{OH} = -1$ mA	2.4	—	—	2.4	—	—	2.4	—	—	V
	$I_{OH} = -1$ $\mu$ A	—	$V_{OC} - 0.1$	—	—	$V_{DD} - 0.1$	—	—	$V_{DD} - 0.1$	—	
Input Leakage Current $I_{IL, MAX}$	$V_{DD} = 5.5$ V	—	$\pm 0.1$	$\pm 2$	—	$\pm 0.1$	$\pm 2$	—	$\pm 0.1$	$\pm 2$	$\mu$ A
	$V_{IH} = 0$ V to $V_{CC}$	—	$\pm 0.5$	$\pm 2$	—	$\pm 0.5$	$\pm 2$	—	$\pm 0.5$	$\pm 2$	
3-State Output Leakage Current $I_{O1}$	$\overline{CE}$ or $\overline{OE} = V_{IH}$	—	$\pm 0.5$	$\pm 2$	—	$\pm 0.5$	$\pm 2$	—	$\pm 0.5$	$\pm 2$	$\mu$ A
	$V_{IO} = 0$ V to $V_{DD}$	—	$\pm 0.5$	$\pm 2$	—	$\pm 0.5$	$\pm 2$	—	$\pm 0.5$	$\pm 2$	
Operating Device Current $I_{OP1}^*$	$V_{IH} = V_{IL}, V_{IH}$	—	20	35	—	20	35	—	28	40	mA
Input Capacitance $C_{IL}$	$V_{IH} = 0$ V, $f = 1$ MHz, $T_A = 25^\circ$ C	—	4	6	—	4	6	—	4	6	pF
Output Capacitance $C_{O1}$	$V_{IO} = 0$ V, $f = 1$ MHz, $T_A = 25^\circ$ C	—	.6	8	—	.6	8	—	.6	8	

\* Typical values are for  $T_A = 25^\circ$  C and nominal  $V_{DD}$

\*  $O_1$ : outputs open circuited, cycle time = Min.  $t_{CYCLE}$ , duty = 100%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Random-Access Memories (RAMs)

CDM6116A


DYNAMIC ELECTRICAL CHARACTERISTICS at  $T_A = 0$  to  $-70^\circ\text{C}$  (CDM6116A-2, CDM6116A-3);  
 $T_A = -40^\circ$  to  $+85^\circ\text{C}$  (CDM6116A-9),  $V_{DD} = 5\text{V} \pm 10\%$ ,  
 Input  $t_r, t_f = 10\text{ ns}$ ;  $C_L = 100\text{ pF}$  and 1 TTL Load, Input Pulse Levels: 0.8 V to 2.4 V

CHARACTERISTIC		LIMITS						UNITS
		CDM6116A-2		CDM6116A-3		CDM6116A-9		
		MIN. <sup>1</sup>	MAX.	MIN. <sup>1</sup>	MAX.	MIN. <sup>1</sup>	MAX.	
Write Cycle Times See Fig. 3								
Write Cycle Time	$t_{WC}$	200	—	150	—	250	—	ns
Chip Enable to End of WRITE	$t_{CW}$	160	—	90	—	200	—	
Address Valid to End of WRITE	$t_{AW}$	160	—	80	—	200	—	
Address Setup Time	$t_{AS}$	0	—	0	—	0	—	
Write Pulse Width	$t_{WP}$	160	—	90	—	200	—	
Write Recovery Time	$t_{WR}$	10	—	0	—	10	—	
Output Disable to Output "High Z"	$t_{OWZ}$	0	60	0	50	0	80	
Write to Output "High Z"	$t_{WZ}$	0	60	0	40	0	80	
Input Data Setup Time	$t_{DW}$	80	—	50	—	100	—	
Input Data Hold Time	$t_{DH}$	10	—	5	—	10	—	
Output Active from End of Write	$t_{OW}$	10	—	10	—	10	—	

Time required by a limit device to allow for the indicated function  
**WRITE CYCLE 1**



**WRITE CYCLE 2 -  $\overline{OE} = \text{LOW}$**



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CDM6116A

DATA RETENTION CHARACTERISTICS at  $T_A = 0$  to  $70^\circ\text{C}$  (CDM6116A-2, CDM6116A-3);  
 $T_A = -40$  to  $+85^\circ\text{C}$  (CDM6116A-9), Unless otherwise noted, See Fig. 4.

CHARACTERISTIC	TEST CONDITIONS	LIMITS		UNITS
		ALL TYPES		
		MIN.	MAX.	
Minimum Data Retention Voltage CDM6116A-2, CDM6116A-3, CDM6116A-9	$V_{DR}$ $T_A = 0$ to $70^\circ\text{C}$ $\overline{CE} \geq V_{DD} - 0.2\text{ V}$ $T_A = -40$ to $0^\circ\text{C}$ $\overline{CE} \geq V_{DD} - 0.2\text{ V}$	2	—	V
CDM6116A-9	$T_A = -40$ to $0^\circ\text{C}$ $\overline{CE} \geq V_{DD} - 0.2\text{ V}$	4.5	—	V
Data Retention Quiescent Current	$I_{DDDR}^*$			$\mu\text{A}$
CDM6116A-2	$V_{DD} = 3\text{ V}, \overline{CE} \geq 2.8\text{ V}$	—	15	
CDM6116A-3	$V_{DD} = 3\text{ V}, \overline{CE} \geq 2.8\text{ V}$	—	25	
CDM6116A-9	$V_{DD} = 3\text{ V}, \overline{CE} \geq 2.8\text{ V}$	—	50	
Chip Disable to Data Retention Time <sup>†</sup>	$t_{CDR}$	See Fig. 4	0	ns
Recovery to Normal Operation Time	$t_R$	See Fig. 4	<sup>†</sup> $t_{RC}$	ns

\* $I_{DDDR} = 7.5\ \mu\text{A}$  max at  $T_A = 0^\circ\text{C}$  to  $+40^\circ\text{C}$  for CDM6116A-2 and CDM6116A-3  
<sup>†</sup> $t_{RC}$  = Read Cycle Time.




Fig. 4 - Low  $V_{DD}$  data retention timing waveforms.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CDM6116A

SIGNAL DESCRIPTIONS

**A0-A10 (Address Inputs).** These inputs must be stable prior to a write operation, but may change asynchronously during read operations.

**I/O1-I/O8:** 8-bit tristate data bus.

**$\overline{CE}$  (Chip Enable):** Powers down chip, disables Read and Write functions, and gates off address inputs.

**$\overline{OE}$  (Output Enable):** Enables tristate outputs if  $\overline{CE}$  is low and  $\overline{WE}$  is high.

**$\overline{WE}$  (Write Enable):** Enables Write function, if  $\overline{CE}$  is low.  $\overline{WE}$  will dominate if both  $\overline{WE}$  and  $\overline{OE}$  are low (i.e., the bus will be tristated and a Write will occur).

**$V_{DD}, V_{SS}$ :** Power supply connections.


DYNAMIC ELECTRICAL CHARACTERISTICS at  $T_A = 0$  to  $-70^\circ\text{C}$  (CDM6116A-2, CDM6116A-3);

$T_A = -40^\circ$  to  $+85^\circ\text{C}$  (CDM6116A-9),  $V_{DD} = 5\text{ V} \pm 10\%$ .

Input  $t_i, t_r = 10\text{ ns}$ ;  $C_i = 100\text{ pF}$  and 1 TTL Load, Input Pulse Levels: 0.8 V to 2.4 V

CHARACTERISTIC		LIMITS						UNITS
		CDM6116A-2		CDM6116A-3		CDM6116A-9		
		MIN. <sup>†</sup>	MAX.	MIN. <sup>†</sup>	MAX.	MIN. <sup>†</sup>	MAX.	
Read Cycle Times See Fig. 2								
Read Cycle Time	$t_{RC}$	200	—	150	—	250	—	ns
Address Access Time	$t_{AA}$	—	200	—	150	—	250	
Chip Enable Access Time	$t_{ACE}$	—	200	—	150	—	250	
Chip Enable to Output Active	$t_{CA}$	15	—	15	—	15	—	
Output Enable to Output Valid	$t_{OV}$	—	120	—	60	—	150	
Output Enable to Output Active	$t_{OA}$	15	—	15	—	15	—	
Chip Disable to Output "High Z"	$t_{CHZ}$	0	60	0	50	0	60	
Output Disable to Output "High Z"	$t_{OHZ}$	0	60	0	50	0	60	
Output Hold from Address Change	$t_{OH}$	15	—	15	—	15	—	

<sup>†</sup>Time required by a limit device to allow for the indicated function.



$\overline{WE}$  IS HIGH DURING READ CYCLE  
TIMING MEASUREMENT REFERENCE  
LEVEL IS 15V

92CM-38944

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Absolute Maximum Ratings

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Voltage on Any Pin Relative to $V_{SS}$	-0.6V to +7V
Storage Temperature, $T_{STG}$	-55°C to +125°C
Temperature Under Bias, $T_{BIAS}$	-10°C to +85°C
Power Dissipation, $P_D$	1.0W
Current Through Any Pin	100 mA
ESD rating to be determined.	

### Recommended DC Operating Conditions

	Min	Max	Units
$V_{CC}$ Supply Voltage	4.5	5.5	V
$V_{SS}$ Supply Voltage	0	0	V
$V_{IH}$ , Input High Voltage (Logic 1)			
TTL	2.2	6.0	V
CMOS	$V_{CC} - 0.2$	$V_{CC} + 0.2$	V
$V_{IL}$ , Input Low Voltage (Logic 0)			
TTL	-0.3	0.8	V
CMOS	-0.3	0.2	V
$T_{OPR}$ , Operating Temp	0	70	°C

### DC Electrical Characteristics at recommended operating conditions

Symbol	Parameter	Conditions	Min	Max	Units
$I_{LI}$	Input Leakage Current	$V_{IN} = V_{SS}$ to $V_{CC}$	-2	2	$\mu A$
$I_{LO}$	Output Leakage Current	$CS$ or $OE = V_{IH}$ $V_{I/O} = V_{SS}$ to $V_{CC}$	-2	2	$\mu A$
$I_{CC}$	Active Quiescent Current, TTL	All Inputs at TTL Levels $CS = V_{IL}$ TTL, $I_{I/O} = 0$ mA		25	mA
$I_{CC}$	Active Quiescent Current, CMOS	All Inputs at CMOS Levels		2	mA
		$CS = V_{IL}$ CMOS, $I_{I/O} = 0$ mA		500	$\mu A$
$I_{CC1}$	Average Operating Current, TTL	$T_{RC} = T_{RC}$ Min $CS = V_{IL}$ TTL, $I_{I/O} = 0$ mA All Inputs at TTL Levels		50	mA
	Average Operating Current, CMOS	$T_{RC} = T_{RC}$ Min $CS = V_{IL}$ TTL, $I_{I/O} = 0$ mA All Inputs at CMOS Levels		30	mA
$I_{SB}$	Standby Power Supply Current	$CS = V_{IH}$ TTL		4	mA
		$I_{I/O} = 0$ mA		2	mA
$I_{SB1}$	Standby Power Supply Current	$CS = V_{IH}$ CMOS		2	mA
				500	$\mu A$
$V_{OL}$	Output Low Voltage, TTL	$I_{OL} = 8$ mA		0.4	V
	Output Low Voltage, CMOS	$I_{OL} = \pm 10$ $\mu A$	-0.2	0.2	V
$V_{OH}$	Output High Voltage, TTL	$I_{OH} = -4$ mA	2.4		V
	Output High Voltage, CMOS	$I_{OH} = \pm 10$ $\mu A$	$V_{CC} - 0.2$	$V_{CC} + 0.2$	V

### Capacitance

Symbol	Parameter	Conditions	Max	Units
$C_{IN}$	Input Capacitance	$V_{IN} = 0V$ (Note 5)	8	pF
$C_{I/O}$	Input/Output Capacitance	$V_{I/O} = 0V$ (Note 5)	10	pF

### Truth Table

Mode	WE	CS	OE	I/O	Current
Not Selected (Power Down)	•	H	•	Hi-Z	$I_{SB}, I_{SB1}$
Output Disabled	H	L	H	Hi-Z	$I_{CC}, I_{CC1}$
Read	H	L	L	$D_{OUT}$	$I_{CC}, I_{CC1}$
Write	L	L	•	$D_{IN}$	$I_{CC}, I_{CC1}$

• = Don't care (H or L), H = Logic HIGH Level, L = Logic LOW Level

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการทำงานเพื่อการศึกษาค้นคว้า ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## AC Electrical Characteristics\* (Note 1)

Symbol	Parameter	NMC61256N/NMC61256N-L						Units
		-70		-100		-120		
		Min	Max	Min	Max	Min	Max	
<b>READ CYCLE (Note 4)</b>								
$t_{RC}$	Read Cycle Time	70		100		120		ns
$t_{AA}$	Address Access Time		70		100		120	ns
$t_{CO}$	Chip Selection ( $\overline{CS}$ ) to Output Valid		70		100		120	ns
$t_{OE}$	Output Enable ( $\overline{OE}$ ) to Output Valid		30		50		60	ns
$t_{LZ}$	Chip Selection ( $\overline{CS}$ ) to Output Active (Note 11)	15		15		15		ns
$t_{OLZ}$	Output Enable ( $\overline{OE}$ ) to Output Active (Note 11)	5		5		5		ns
$t_{HZ}$	Chip Deselection ( $\overline{CS}$ ) to Output in Hi-Z (Notes 2 and 3)	0	30	0	35	0	40	ns
$t_{OHZ}$	Output Disable ( $\overline{OE}$ ) to Output in Hi-Z (Notes 2 and 3)	0	25	0	35	0	40	ns
$t_{OHA}$	Output Hold from Address Change	5		10		10		ns
<b>WRITE CYCLE</b>								
$t_{WC}$	Write Cycle Time	70		100		120		ns
$t_{CW}$	Chip Selection ( $\overline{CS}$ ) to End of Write (Note 10)	60		80		85		ns
$t_{AS}$	Address Setup Time (Note 7)	0		0		0		ns
$t_{AW}$	Address Valid to End of Write	60		80		85		ns
$t_{WP}$	Write Pulse Width (Note 6)	40		60		70		ns
$t_{WR}$	Write Recovery Time from $\overline{CS}$ (Note 8)	0		0		0		ns
$t_{WHZ}$	Beginning of Write to Output in Hi-Z (Note 9)	0	25	0	35	0	40	ns
$t_{DW}$	Data Valid to Write Time Overlap	30		35		40		ns
$t_{DH}$	Data Hold from End of Write	0		0		0		ns
$t_{OHZ}$	Output Disable ( $\overline{OE}$ ) to Output in Hi-Z	0	25	0	35	0	40	ns
$t_{OW}$	Output Active from End of Write	0		0		0		ns

\*Applies to Standard and L Versions.

Note 1: AC test conditions  $T_A = 0^\circ\text{C}$  to  $+70^\circ\text{C}$ ,  $V_{CC} = 5\text{V} \pm 10\%$ .

Note 2:  $t_{HZ}$  and  $t_{OHZ}$  are defined as the time at which the outputs achieve the open circuit condition and are determined as:  
High to TRI-STATE, measured  $V_{OH}$  (DC)  $\geq 0.10\text{V}$   
Low to TRI-STATE, measured  $V_{OL}$  (DC)  $\leq 0.10\text{V}$

Note 3: At any given temperature and voltage condition,  $t_{HZ}$  MAX is less than  $t_{LZ}$  MIN, both for a given device and from device to device (guaranteed not tested).

Note 4:  $\overline{WE}$  is high for read cycle.

Note 5:  $T_A = 25^\circ\text{C}$ ,  $f = 1.0\text{ MHz}$ . This parameter is sampled and not 100% tested.

Note 6: A write occurs during the overlap ( $t_{WP}$ ) of a low  $\overline{CS}$  and a low  $\overline{WE}$ .

Note 7:  $t_{AS}$  is measured from the address changes to the beginning of the write.

Note 8:  $t_{WR}$  is measured from the earliest of  $\overline{CS}$  or  $\overline{WE}$  going high to the end of the write cycle.

Note 9: If  $\overline{CS}$  is low during this period, I/O pins are in the output state. At this time, the data input signals of opposite phase to the outputs must not be applied.

Note 10: If the  $\overline{CS}$  low transition occurs simultaneously with the  $\overline{WE}$  low transition or after the  $\overline{WE}$  transition, the outputs will remain in a Hi-Z state.

Note 11: Output active level is defined as steady state TRI-STATE level  $\pm 0.1\text{V}$ .

### AC Test Conditions


Input pulse levels:  $V_{IH} = 3.0\text{V}$ ,  $V_{IL} = 0.0\text{V}$

Input rise and fall times: 5 ns

All input timing reference levels: 1.5V

Output timing reference levels:  $V_{CH} = 2.0\text{V}$ ,  $V_{OL} = 0.8\text{V}$


### AC Test Load



TL/D/8807-3


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Timing Waveforms



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Timing Waveforms (Continued)




TL/D/8807-6

### Low V<sub>CC</sub> Data Retention (L Version)

Symbol	Parameter	Conditions	Min	Max	Units
V <sub>DR</sub>	V <sub>CC</sub> for Data Retention	C <sub>S</sub> > V <sub>IH</sub> , CMOS	2.0	5.5	V
I <sub>CCDR</sub>	Data Retention Current	V <sub>CC</sub> = 2V C <sub>S</sub> > V <sub>IH</sub> , CMOS		200	μA
t <sub>CDR</sub>	Chip Deselect to Data Retention Time	See Retention Waveform	0		ns
t <sub>R</sub>	Operation Recovery Time	See Retention Waveform	t <sub>RC</sub>		ns

### Low V<sub>CC</sub> Data Retention Waveform



TL/D/8807-7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# LM139/239/339, LM139A/239A/339A, LM2901, LM3302 Low Power Low Offset Voltage Quad Comparators

## General Description

The LM139 series consists of four independent precision voltage comparators with an offset voltage specification as low as 2 mV max for all four comparators. These were designed specifically to operate from a single power supply over a wide range of voltages. Operation from split power supplies is also possible and the low power supply current drain is independent of the magnitude of the power supply voltage. These comparators also have a unique characteristic in that the input common-mode voltage range includes ground, even though operated from a single power supply voltage.

Application areas include limit comparators, simple analog to digital converters; pulse, squarewave and time delay generators; wide range VCO; MOS clock timers; multivibrators and high voltage digital logic gates. The LM139 series was designed to directly interface with TTL and CMOS. When operated from both plus and minus power supplies, they will directly interface with MOS logic—where the low power drain of the LM339 is a distinct advantage over standard comparators.

## Advantages


- High precision comparators
- Reduced  $V_{OS}$  drift over temperature

- Eliminates need for dual supplies
- Allows sensing near GND
- Compatible with all forms of logic
- Power drain suitable for battery operation


## Features

- Wide single supply voltage range of dual supplies
  - LM139 series, 2 V<sub>DC</sub> to 36 V<sub>DC</sub> or  $\pm 1$  V<sub>DC</sub> to  $\pm 18$  V<sub>DC</sub>
  - LM139A series, LM2901 2 V<sub>DC</sub> to 28 V<sub>DC</sub> or  $\pm 1$  V<sub>DC</sub> to  $\pm 14$  V<sub>DC</sub>
  - LM3302
- Very low supply current drain (0.8 mA) — independent of supply voltage (2 mW/comparator at +5 V<sub>DC</sub>)
- Low input biasing current 25 nA
- Low input offset current  $\pm 5$  nA and offset voltage  $\pm 3$  mV
- Input common-mode voltage range includes GND
- Differential input voltage range equal to the power supply voltage
- Low output saturation voltage 250 mV at 4 mA
- Output voltage compatible with TTL, DTL, ECL, MOS and CMOS logic systems

## Schematic and Connection Diagrams



TL/H/5706-1



TL/H/5706-2

Order Number LM139J, LM139AJ, LM239J, LM239AJ, LM339J, LM339AJ, LM2901J or LM3302J  
See NS Package Number J14A  
Order Number LM339AM, LM339M or LM2901M  
See NS Package Number M14A  
Order Number LM339N, LM339AN, LM2901N or LM3302N  
See NS Package Number N14A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Absolute Maximum Ratings

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.(Note 10)

	LM139/LM239/LM339 LM139A/LM239A/LM339A LM2901	LM3302	LM139/LM239/LM339 LM139A/LM239A/LM339A LM2901	LM3302
Supply Voltage, V <sup>+</sup>	36 V <sub>DC</sub> or ±18 V <sub>DC</sub>	28 V <sub>DC</sub> or ±14 V <sub>DC</sub>	Operating Temperature Range	-40°C to +85°C
Differential Input Voltage (Note 8)	36 V <sub>DC</sub>	28 V <sub>DC</sub>	LM339/LM339A	0°C to +70°C
Input Voltage	-0.3 V <sub>DC</sub> to +36 V <sub>DC</sub>	-0.3 V <sub>DC</sub> to +28 V <sub>DC</sub>	LM239/LM239A	-25°C to +85°C
Power Dissipation (Note 1)			LM2901	-40°C to +85°C
Molded DIP	1050 mW	1050 mW	LM139/LM139A	-55°C to +125°C
Cavity DIP	1190 mW		Soldering Information	
Small Outline Package	780 mW		Dual-In-Line Package	
Output Short-Circuit to GND, (Note 2)	Continuous	Continuous	Soldering (10 seconds)	260°C
Input Current (V <sub>IN</sub> < -0.3 V <sub>DC</sub> ), (Note 3)	50 mA	50 mA	Small Outline Package	
Storage Temperature Range	-65°C to +150°C	-65°C to +150°C	Vapor Phase (60 seconds)	215°C
Lead Temperature (Soldering, 10 seconds)	260°C	260°C	Infrared (15 seconds)	220°C
			See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.	
			ESD rating to be determined.	

## Electrical Characteristics (V<sup>+</sup> = 5 V<sub>DC</sub>, T<sub>A</sub> = 25°C, unless otherwise stated)

Parameter	Conditions	LM139A		LM239A, LM339A		LM139		LM239, LM339		LM2901		LM3302		Units	
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max		Min
Input Offset Voltage (Note 9)		±1.0		±2.0	±1.0		±2.0	±5.0	±2.0	±5.0	±2.0	±7.0	±3	±20	mV <sub>DC</sub>
Input Bias Current	I <sub>IN(+)</sub> or I <sub>IN(-)</sub> with Output in Linear Range. (Note 5), V <sub>CM</sub> = 0V	25	100		25	250	25	100	25	250	25	250	25	500	nA <sub>DC</sub>
Input Offset Current	I <sub>IN(+)</sub> - I <sub>IN(-)</sub> , V <sub>CM</sub> = 0V	±3.0	±25		±5.0	±50	±3.0	±25	±5.0	±50	±5	±50	±3	±100	nA <sub>DC</sub>
Input Common-Mode Voltage Range (Note 6)	V <sup>+</sup> = 30 V <sub>DC</sub> (LM3302, V <sup>+</sup> = 28 V <sub>DC</sub> )	0	V <sup>+</sup> - 1.5		0	V <sup>+</sup> - 1.5	0	V <sup>+</sup> - 1.5	0	V <sup>+</sup> - 1.5	0	V <sup>+</sup> - 1.5	0	V <sup>+</sup> - 1.5	V <sub>DC</sub>
Supply Current	R <sub>L</sub> = ∞ on all Comparators, R <sub>L</sub> = ∞, V <sup>+</sup> = 36V, (LM3302, V <sup>+</sup> = 28 V <sub>DC</sub> )	0.8	2.0		0.8	2.0	0.8	2.0	0.8	2.0	0.8	2.0	0.8	2.0	mA <sub>DC</sub>
Voltage Gain	R <sub>L</sub> ≥ 15 kΩ, V <sup>+</sup> = 15 V <sub>DC</sub> , V <sub>O</sub> = 1 V <sub>DC</sub> to 11 V <sub>DC</sub>	50	200		50	200	50	200	50	200	25	100	2	30	V/mV
Large Signal Response Time	V <sub>IN</sub> = TTL Logic Swing, V <sub>REF</sub> = 1.4 V <sub>DC</sub> , V <sub>RL</sub> = 5 V <sub>DC</sub> , R <sub>L</sub> = 5.1 kΩ,		300		300		300		300		300		300		ns
Response Time (Note 7)	V <sub>RL</sub> = 5 V <sub>DC</sub> , R <sub>L</sub> = 5.1 kΩ,		1.3		1.3		1.3		1.3		1.3		1.3		μs
Output Sink Current	V <sub>IN(-)</sub> = 1 V <sub>DC</sub> , V <sub>IN(+)</sub> = 0, V <sub>O</sub> ≥ 1.5 V <sub>DC</sub>	6.0	16		6.0	16	6.0	16	6.0	16	6.0	16	6.0	16	mA <sub>DC</sub>

**Electrical Characteristics** ( $V^+ = 5 V_{DC}$ ,  $T_A = 25^\circ C$ , unless otherwise stated) (Continued)



Parameter	Conditions	LM139A			LM239A, LM339A			LM139			LM239, LM339			LM2901			LM3302			Units
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Saturation Voltage	$V_{IN(-)} = 1 V_{DC}$ , $V_{IN(+)} = 0$ , $I_{SINK} \leq 4 \text{ mA}$	250		400	250		400	250		400	250		400	250		400	250		500	mV <sub>DC</sub>
Output Leakage Current	$V_{IN(+)} = 1 V_{DC}$ , $V_{IN(-)} = 0$ , $V_O = 5 V_{DC}$	0.1			0.1			0.1			0.1			0.1			0.1			nA <sub>DC</sub>

**Electrical Characteristics** ( $V^+ = 5.0 V_{DC}$ , Note 4)

Parameter	Conditions	LM139A			LM239A, LM339A			LM139			LM239, LM339			LM2901			LM3302			Units
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage	(Note 8)			± 4.0			± 4.0			± 9.0			± 9.0	± 9	± 15				± 40	mV <sub>DC</sub>
Input Offset Current	$I_{IN(+)} - I_{IN(-)}$ , $V_{CM} = 0V$			± 100			± 150			± 100			± 150	± 50	± 200				± 300	nA <sub>DC</sub>
Input Bias Current	$I_{IN(+)}$ or $I_{IN(-)}$ with Output in Linear Range, $V_{CM} = 0V$ (Note 5)			300			400			300			400	200	500				1000	nA <sub>DC</sub>
Input Common-Mode Voltage Range	$V^+ = 30 V_{DC}$ (LM3302, $V^+ = 28 V_{DC}$ ) (Note 6)	0		$V^+ - 2.0$	0		$V^+ - 2.0$	0		$V^+ - 2.0$			$V^+ - 2.0$	0		$V^+ - 2.0$	0		$V^+ - 2.0$	V <sub>DC</sub>
Saturation Voltage	$V_{IN(-)} = 1 V_{DC}$ , $V_{IN(+)} = 0$ , $I_{SINK} \leq 4 \text{ mA}$			700			700			700			700	400	700				700	mV <sub>DC</sub>
Output Leakage Current	$V_{IN(+)} = 1 V_{DC}$ , $V_{IN(-)} = 0$ , $V_O = 30 V_{DC}$ (LM3302, $V_O = 28 V_{DC}$ )			1.0			1.0			1.0			1.0			1.0			1.0	μA <sub>DC</sub>
Differential Input Voltage	Keep all $V_{IN}$ 's $\geq 0 V_{DC}$ (or $V^-$ , if used), (Note 8)			36			36			36			36			36			28	V <sub>DC</sub>



- Note 1:** For operating at high temperatures, the LM339/LM339A, LM2901, LM3302 must be derated based on a 125°C maximum junction temperature and a thermal resistance of 95°C/W which applies for the device soldered in a printed circuit board, operating in a still air ambient. The LM239 and LM139 must be derated based on a 150°C maximum junction temperature. The low bias dissipation and the "ON-OFF" characteristic of the outputs keeps the chip dissipation very small ( $P_D \leq 100 \text{ mW}$ ), provided the output transistors are allowed to saturate.
- Note 2:** Short circuits from the output to  $V^+$  can cause excessive heating and eventual destruction. When considering short circuits to ground, the maximum output current is approximately 20 mA independent of the magnitude of  $V^+$ .
- Note 3:** This input current will only exist when the voltage at any of the input leads is driven negative. It is due to the collector-base junction of the input PNP transistors becoming forward biased and thereby acting as input diode clamps. In addition to this diode action, there is also lateral NPN parasitic transistor action on the IC chip. This transistor action can cause the output voltages of the comparators to go to the  $V^+$  voltage level (or to ground for a large overdrive) for the time duration that an input is driven negative. This is not destructive and normal output states will re-establish when the input voltage, which was negative, again returns to a value greater than  $-0.3 V_{DC}$  (at 25°C).
- Note 4:** These specifications are limited to  $-55^\circ C \leq T_A \leq +125^\circ C$ , for the LM139/LM139A. With the LM239/LM239A, all temperature specifications are limited to  $-25^\circ C \leq T_A \leq +85^\circ C$ , the LM339/LM339A temperature specifications are limited to  $0^\circ C \leq T_A \leq +70^\circ C$ , and the LM2901, LM3302 temperature range is  $-40^\circ C \leq T_A \leq +85^\circ C$ .
- Note 5:** The direction of the input current is out of the IC due to the PNP input stage. This current is essentially constant, independent of the state of the output so no loading change exists on the reference or input lines.
- Note 6:** The input common-mode voltage or either input signal voltage should not be allowed to go negative by more than 0.3V. The upper end of the common-mode voltage range is  $V^+ - 1.5V$  at 25°C, but either or both inputs can go to  $+30 V_{DC}$  without damage (25V for LM3302), independent of the magnitude of  $V^+$ .
- Note 7:** The response time specified is a 100 mV input step with 5 mV overdrive. For larger overdrive signals 300 ns can be obtained, see typical performance characteristics section.
- Note 8:** Positive excursions of input voltage may exceed the power supply level. As long as the other voltage remains within the common-mode range, the comparator will provide a proper output state. The low input voltage state must not be less than  $-0.3 V_{DC}$  (or  $0.3 V_{DC}$  below the magnitude of the negative power supply, if used) (at 25°C).
- Note 9:** At output switch point,  $V_O = 1.4 V_{DC}$ ,  $R_S = 0\Omega$  with  $V^+$  from  $5 V_{DC}$  to  $30 V_{DC}$ ; and over the full input common-mode range (0 V<sub>DC</sub> to  $V^+ - 1.5 V_{DC}$ ), at 25°C. For LM3302,  $V^+$  from  $5 V_{DC}$  to  $28 V_{DC}$ .
- Note 10:** Refer to RETS136AX for LM139AJ military specifications and to RETS139X for LM139J military specifications.

## Typical Performance Characteristics LM139/LM239/LM339, LM139A/LM239A/LM339A, LM3302



TL/H/5704-4

## Typical Performance Characteristics LM2901



TL/H/5706-7

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของบริษัทซึ่งจะเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้มิวไปแจ้งประโยชน์ใด ๆ  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# MM58167A Microprocessor Real Time Clock

## General Description

The MM58167A is a low threshold metal gate CMOS circuit that functions as a real time clock in bus oriented microprocessor systems. The device includes an addressable real time counter, 56 bits of RAM, and two interrupt outputs. A **POWER DOWN** input allows the chip to be disabled from the rest of the system for standby low power operation. The time base is a 32,768 Hz crystal oscillator.

## Features

- Microprocessor compatible (8-bit data bus)
- Milliseconds through month counters
- 56 bits of RAM with comparator to compare the real time counter to the RAM data
- 2 INTERRUPT OUTPUTS with 8 possible interrupt signals
- **POWER DOWN** input that disables all inputs and outputs except for one of the interrupts
- Status bit to indicate rollover during a read
- 32,768 Hz crystal oscillator
- Four-year calendar (no leap year)
- 24-hour clock

## Functional Description

### Real Time Counter

The real time counter is divided into 4-bit digits with 2 digits being accessed during any read or write cycle. Each digit represents a BCD number and is defined in Table I. Any unused bits are held at a logical zero during a read and ignored during a write. An unused bit is any bit not necessary to provide a full BCD number. For example tens of hours cannot legally exceed the number 2, thus only 2 bits are necessary to define the tens of hours. The other 2 bits in the tens of hours digit are unused. The unused bits are designated in Table I as dashes.

The addressable portion of the counter is from milliseconds to months. The counter itself is a ripple counter. The ripple delay is less than 60  $\mu$ s above 4.0V and 300  $\mu$ s at 2.0V.

### RAM

56 bits of RAM are contained on-chip. These can be used for any necessary power down storage or as an alarm latch for comparison to the real time counter. The data in the RAM can be compared to the real time counter on a digit basis. The only digits that are not compared are the unit ten thousandths of seconds and tens of days of the week (these are unused in the real time counter). If the two most significant bits of any RAM digit are ones, then this RAM location will always compare.


The RAM is formatted the same as the real time counter, 4 bits per digit, 14 digits, however there are no unused bits. The unused bits in the real time counter will compare only to zeros in the RAM.

## Interrupts and Comparator

There are two interrupt outputs. The first and most flexible is the **INTERRUPT OUTPUT** (a true high signal). This output can be programmed to provide 8 different output signals. They are: 10 Hz, 1 Hz, once per minute, once per hour, once a day, once a week, once a month, and when a RAM/real time counter comparison occurs. To enable the output a one is written into the interrupt control register at the bit location corresponding to the desired output frequency (Figure 1). Once one or more bits have been set in the interrupt control register, the corresponding counter's rollover to its reset state will clock the interrupt status register and cause the interrupt output to go high. To reset the interrupt and to identify which frequency caused the interrupt, the interrupt status register is read. Reading this register places the contents of the status register on the data bus. The interrupting frequency will be identified by a one in the respective bit position. Removing the read will reset the interrupt.

The second interrupt is the **STANDBY INTERRUPT** (open drain output, active low). This interrupt occurs when enabled and when a RAM/real time counter comparison occurs. The **STANDBY INTERRUPT** is enabled by writing a one on the D0 line at address 16<sub>H</sub> or disabled by writing a zero on the D0 line. This interrupt is not triggered by the edge of the compare signal, but rather by the level. Thus if the compare is enabled when the **STANDBY INTERRUPT** is enabled, the interrupt will turn on immediately.

## Connection Diagram



Order Number MM58167AN  
See NS Package N24A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Block Diagram





FIGURE 7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Write Cycle Timing $0^{\circ}\text{C} \leq T_A \leq 70^{\circ}\text{C}$ , $4.5\text{V} \leq V_{DD} \leq 5.5\text{V}$ , $V_{SS} = 0\text{V}$

Sym	Parameter	Min	Max	Units
$t_{AW}$	Address Valid to Write Strobe	100		ns
$t_{CSW}$	Chip Select to Write Strobe	0		ns
$t_{Dw}$	Data Valid before Write Strobe	100		ns
$t_{WRy}$	Write Strobe to Ready Strobe		150	ns
$t_{Ry}$	Ready Strobe Width		800	ns
$t_{RyH}$	Write Hold Time after Ready Strobe	0		ns
$t_{WD}$	Data Hold Time after Write Strobe	110		ns
$t_{WA}$	Address Hold Time after Write Strobe	50		ns

Note 3: If data changes while CS and WR are low, then they must remain coincident for 1050 ns after the data change to ensure a valid write.  
 Data bus loading is 100 pF.  
 Ready output loading is 50 pF and 3 k $\Omega$  pull-up.  
 Input and output AC timing levels:  
 Logical one = 2.0V  
 Logical zero = 0.8V

### Read and Write Cycle Timing Diagrams




FIGURE 3. Read Cycle Timing




FIGURE 4. Write Cycle Timing

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

การที่โครงการนี้สำเร็จลุล่วงไปด้วยดี ส่วนหนึ่งที่สำคัญอย่างยิ่งก็คือความช่วยเหลือจากบุคคลต่าง ๆ หลายท่านซึ่งได้กรุณาสละเวลา กำลังกายและกำลังความคิด ช่วยแก้ปัญหาจนโครงการนี้เสร็จสมบูรณ์

ทางคณะผู้จัดทำรู้สึกซาบซึ้งและใคร่ขอขอบคุณอย่างสูงมา ณ. ที่นี้คือ

ดร.บุญวัฒน์ อัดชู, อาจารย์ วิษระ ฉัตรวิริยะ อาจารย์ที่ปรึกษาที่กรุณาให้คำแนะนำและจัดหาอุปกรณ์ เครื่องมือต่าง ๆ ให้, อาจารย์ ประสาร ตั้งติสานนท์ ที่ช่วยให้คำแนะนำและสนับสนุนอุปกรณ์, อาจารย์ สมศักดิ์ มิตะภา ที่ให้การสนับสนุนทางด้านอุปกรณ์เป็นอย่างดี, คุณนภัทร สระเอี่ยม และคุณสมบัติ วลัยรัชต์ ที่ให้ความช่วยเหลือทางด้านเครื่องคอมพิวเตอร์ตลอดโครงการ, คุณสุวรรณ ศรีหะวารณ และ คุณสุชนา ศรีงามาม ที่ช่วยเหลือในการทำวิทยานิพนธ์, เพื่อน ๆ ภาคอิเล็กทรอนิกส์ ที่ให้คำแนะนำและให้ยืมอุปกรณ์ในการทำโครงการ, น้อง ๆ ชุมนุมดนตรีสากลที่ให้ที่พักระหว่างทำโครงการ, พี่ ๆ ห้องธุรการภาควิชาวิศวกรรมคอมพิวเตอร์ที่ให้อิม T.V., VIDEO และอื่น ๆ และทุก ๆ ท่านที่มีได้กล่าวมาแล้ว

ทางคณะผู้จัดทำขอขอบพระคุณเป็นอย่างยิ่ง

นาย ไกรฤกษ์ ฤกษ์ศรีมงคล

นายศ ทรงยศ คันทมาเนท

นางสาว ศิราณี จรัสวชิรกุล

คณะผู้จัดทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เอกสารอ้างอิง

- [1] เซมิคอนดักเตอร์อิเล็กทรอนิกส์ ฉบับที่ 106 พฤษภาคม 2534 หน้า 97-101
- [2] เซมิคอนดักเตอร์อิเล็กทรอนิกส์ ฉบับที่ 98 กุมภาพันธ์ 2533 หน้า 190-197
- [3] ชื่น กุ้ววรรณ, เทคโนโลยีฮาร์ดแวร์ IBM PC, กรุงเทพฯ, หจก. เลส-แอน การพิมพ์, 2533, 335 หน้า
- [4] ชื่น กุ้ววรรณ, วัฒนา เกียงกุล, ไมโครโปรเซสเซอร์ ไมโครคอมพิวเตอร์ (Z-80 MICROPROCESSOR), กรุงเทพฯ หจก. เลส-แอน การพิมพ์, 2532, 292 หน้า
- [5] ETT CO., LTD, GRAPHIC LCD DV-12864.
- [6] LANCE A LEVENTHAL, Z80 ASSEMBLY LANGUAGE PROGRAMMING.
- [7] JOHN UFFENBECK, MICROCOMPUTER, AND MICROPROCESSORS THE 8080, 8088, AND Z80 PROGRAMMING, INTERFACING, AND TROUBLESHOOTING, PRACTICE-HALL INTERNATIONAL, INC.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้