



คอมพิวเตอร์ควบคุมการหรี่ไฟ

COMPUTER CONTROL DIMMER



บริษัทยาพันธ์นี้เป็นส่วนหนึ่งของการศึกษาคำหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต

ภาควิชาเทคนิคอุตสาหกรรม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2535

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีก 032772

ปริญญาโท ปีการศึกษา 2535

ภาควิชาเทคนิคอุตสาหกรรม

คณะวิศวกรรมศาสตร์

เรื่อง คอมพิวเตอร์ควบคุมการหรี่ไฟ (COMPUTER CONTROL DIMMER)

ผู้จัดทำ

นายกนกศักดิ์ ศรีทองแท้ 34131101

นายรัฐธน โพธิ์เงิน 34131129

 อาจารย์ที่ปรึกษา
(อาจารย์อุทัย ศรีธีระวีโรจน์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

032772

หัวข้อบริษัณานิพนธ์

คอมพิวเตอร์ควบคุมการหรีไฟ

โดย

นายกนกศักดิ์ ศรีทองแท้

นายรัฐธนน โพธิ์เงิน

อาจารย์ที่ปรึกษา

อาจารย์อุทัย ศรีธีระวีโรจน์

ภาควิชา

เทคนิคอุตสาหกรรม

ปีการศึกษา

2535

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบังอนุมัติ
ให้ฉบับบริษัณานิพนธ์ฉบับนี้ เป็นส่วนหนึ่งของการศึกษาคำหลักสูทครบบริษัณวุฒิสถาปัตยกรรมศาสตรบัณฑิต

.....คณบดีคณะวิศวกรรมศาสตร์

(.....)

คณะกรรมการสอบบริษัณานิพนธ์

.....ประธานกรรมการ

(.....)

.....กรรมการ

(.....)

.....กรรมการ

(กนก ทองแท้)

.....กรรมการ

(.....)

.....กรรมการ

(.....)

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อบริบทนิพนธ์	คอมพิวเตอร์ควบคุมการหรี่ไฟ
ชื่อ	นายกนกศักดิ์ ศรีทองแท้ นายรัฐธน โพธิ์เงิน
อาจารย์ที่ปรึกษา	อาจารย์อุทัย ศรีธีระวีโรจน์
ภาควิชา	เทคโนโลยีอุตสาหกรรม
ปีการศึกษา	2535

บทคัดย่อ

ปัจจุบันนี้มีการนำ Dimmer มาใช้งานกันอย่างแพร่หลาย ทั้งในส่วนของงานทางด้านงานบันเทิง และในโรงแรม ซึ่งการศึกษาถึงลักษณะการควบคุมใช้งาน Dimmer มีอยู่ 2 วิธีด้วยกันคือ

1. การควบคุมด้วยระบบอนาล็อก ซึ่งเป็นการควบคุมแบบนี้ มีข้อจำกัด คือ ไม่สามารถเปลี่ยนแปลงการควบคุมจะต้องทำการแก้ไขวงจรในด้าน Hard ware
2. การควบคุมด้วยไมโครคอมพิวเตอร์ เป็นแบบที่เป็นที่นิยมกันเพิ่มมากขึ้น เพราะการควบคุมสามารถควบคุมด้าน Soft ware ทำให้การเปลี่ยนแปลงรูปแบบการควบคุมเพียงแต่แก้ไขในส่วนของ Soft ware เท่านั้น

Project Report Title Computer Control Dimmer
Name Mr. Kanoksak Srithongthae
 Mr. Rathsathon Po-Ngen
Project Report Advisor Mr. U-thai Sritheeravirojana
Department of Industrial Technology
Academic Year 1992

Abstract

Nowadays, Dimmer is used in many ways both in entertainment and hotel. There are 2 forms of digital control of Dimmer.

1. Control with analog circuit but it is limited because we cannot change form of control. We can change in the case of changing in the part of hardware.

2. Control with microcomputer, that is more popular than the first one because we can change form of control with software which is easier than the first way.

สารบัญ

หน้า

บทที่ 1 บทนำ.....	1
/ -Dimmer.....	1
/ -ประเภทของ Dimmer.....	1
/ -หลักการทางานเบื้องต้นของ Computer Control Dimmer.....	3
บทที่ 2 โครงสร้างของคอมพิวเตอร์ IBM-AT.....	4
-เครื่อง ไอพีเอ็มเอที.....	4
-วงจรซีพียู.....	6
-ไอซี 80286.....	8
-ชิป 82284.....	11
-ชิป 82284 ตัวควบคุมบัส.....	12
-การต่อ 80286 82288 และ 82284 แบบพื้นฐาน.....	13
-พอร์ทอินพุตและเอาต์พุตของพีซีเอที	
โครงสร้างการวางพอร์ทอินพุตและเอาต์พุต.....	15
-วงจรทเมอร์, อินเทอร์รัพท์.....	21
-ดีเอ็มเอ.....	23
-การเขียนโปรแกรมดีเอ็มเอแบบ 16 บิต.....	32
-สล็อกหรือช่องต่อสำหรับอินพุตหรือเอาต์พุต.....	33
/ -วงจรลำโพง.....	40
-วงจรควบคุมคีย์บอร์ด.....	40
-วีจิสเตอร์แสดงสถานะ.....	42
-วงจรกำเนิดเวลาจริงและซีมอสแรม.....	45
บทที่ 3 อินเทอร์เฟส การ์ด.....	52
-บทนำ.....	52
-การจัดแอดเดรสสำหรับอินพุตเอาต์พุต ในไอพีเอ็มเอที.....	52

-เทคนิคการรีเซ็ตแอสแตคเรส.....	54
-การเชื่อมต่ออุปกรณ์อินพุต เอาท์พุต กับไมโครคอมพิวเตอร์.....	66
-8255 PPI.....	76
-8255 Interface Card.....	90
-การทดสอบและวงจรการทำงาน.....	91
บทที่ 4 การทำงานของ Dimmer.....	99
-การนำไปใช้งาน.....	100
บทที่ 5 Digital to Analog Converter (DAC).....	101
-วงจร R-2R Ladder Converter.....	102
บทที่ 6 วงจร Decoder.....	103
บทที่ 7 PROGRAM ควบคุมการ Dimming.....	105
บทที่ 8 บทสรุปและข้อเสนอนะ.....	119
เอกสารอ้างอิง.....	120
ภาคผนวก.....	121

กิติกรรมประกาศ

บริษัณิพนธ์นี้สำเร็จลงได้ด้วย ความช่วยเหลือของท่านอาจารย์ อุทัย ศรีสระวิจรจน์ ที่กรุณาให้คำปรึกษาในเรื่องต่าง ๆ และขอขอบคุณ นายมนตรีเทพ เหมือนเกษ ที่ช่วยเหลือทางด้านบริหารกรมกราฟิกและการควบคุม ขอขอบคุณ นายจิตรกร วิริยางกรูภาพ และน.ส.รุ่งรัตน์ คล้ายแย้ม ที่ช่วยเหลือในด้านการพิมพ์หนังสือ และนายบุญสม สารจิตต์ ที่ช่วยเหลือในหลาย ๆ ด้าน และทุกท่านที่ทาให้บริษัณิพนธ์นี้สำเร็จลุล่วงด้วยดี

นายกนาศักดิ์ ศรีทองแท้
นายรัฐสอน รathi เงิน

บทที่ 1

บทนำ

ในปัจจุบันความเจริญก้าวหน้าทางเทคโนโลยี ได้พัฒนาให้เครื่องมือเครื่องใช้ และอุปกรณ์ต่าง ๆ เชื้ออำนวยความสะดวกให้กับผู้ใช้เป็นอย่างมาก ทั้งยังรวดเร็วและแม่นยำ อีกด้วย โดยที่คอมพิวเตอร์ได้เข้ามามีบทบาทเป็นอย่างมาก ในการอำนวยความสะดวกสบาย ให้แก่มนุษย์ในชีวิตประจำวัน

Computer Control Dimmer ก็เช่นกันเป็นการนำเอาความก้าวหน้าทางเทคโนโลยีของคอมพิวเตอร์เข้ามามีการควบคุมหลอดไฟ โดยจะควบคุมให้สามารถเปิด/ปิดและควบคุมปริมาณความสว่างของหลอดไฟได้ตามต้องการ ซึ่งจะทำให้เกิดความสะดวกและแม่นยำมากกว่าการควบคุมโดยผู้ใช้คน

Dimmer คือ อุปกรณ์ทางอิเล็กทรอนิกส์ที่ทำหน้าที่ปรับระดับแรงดันไฟฟ้าให้แก่หลอดไฟ เพื่อให้ได้ปริมาณความสว่างตามที่ต้องการ

ประเภทของ Dimmer


สามารถแบ่งได้ตามลักษณะการใช้งานได้ 2 ประเภทคือ

1. ARCHITECT TURAL DIMMER

เป็น Dimmer ที่ใช้งานสถาปัตยกรรมเช่นในห้อง lobby ของโรงแรมานหอแสดงงานศิลปะ ห้องประชุม

2. Entertainment Dimmer

เป็น Dimmer ที่ใช้งานงานเวทีต่าง ๆ เช่น เวทีคอนเสิร์ต เวทีละคร สร้างบรรยากาศของแสงให้เข้ากับงานแสดงนั้น ๆ



รูปที่ 1.4 Block Diagram แสดงหลักการทางานเบื้องต้นของ
Computer Control Dimmer

หลักการทางานเบื้องต้นของ Computer Control Dimmer


จาก Block Diagram Computer จะเป็นตัว Run โปรแกรม Control Dimmer โดยจะส่ง Output ออกทางการ์ด Interface ซึ่งใช้ 8255 เป็นตัวส่งข้อมูล แบบประยุกต์โดยใช้สายสัญญาณ 3 เส้น เส้นที่ 1 เป็น Data level and chanal select ส่วนเส้นที่ 2 เป็นสายสัญญาณ Clock และเส้นที่ 3 เป็น Enable (Control Latch) เพื่อเป็นการประหยัดสายในการส่งข้อมูล ซึ่งจะส่งผ่านมายังชุด Decoder เพื่อถอดรหัส จาก Serial to Parallel และทำการแยก Chanal และ Data level ออกจากกัน และส่ง Data level ไปสู่ภาค Digital to Analog เพื่อแปลงสัญญาณ Digital 8 บิต (256 Step) เป็นสัญญาณ Analog เปลี่ยนแปลง 0-10v แล้วส่งไปยังภาค Control ของ Dimmer เพื่อควบคุม load ต่อไป

บทที่ 2

โครงสร้างของคอมพิวเตอร์ IBM-AT

2.1 เครื่องออบีเอ็มเอที

เครื่องออบีเอ็มเอทีเป็นผลของการพัฒนาพีซีของบริษัทออบีเอ็มในปี พ.ศ. 2528 พัฒนาการของออบีเอ็มเอทีในสมัยนั้นยังจัดได้ว่าเป็นการก้าวที่สำคัญในระดับพีซี ออบีเอ็มเอทีใช้ชิพยู 80286 ทำงานที่ความถี่ของสัญญาณนาฬิกา 6 เมกะเฮิรตซ์ และทำงานร่วมกับเรซิสเซอร์คิติกศาสตร์ 80287 ออบีเอ็มเอที มีโครงสร้างระบบบัสเป็น 16 บิตเต็ม และมีส่วนขยายของระบบทางฮาร์ดแวร์ที่เพิ่มเติมจากออบีเอ็มเอ็กซ์ทีหลายส่วน เพื่อให้เห็นรูปร่างของออบีเอ็มเอทีจึงขอสรุปโครงสร้างดังแสดงในรูปที่ 2.1



รูปที่ 2.1 บล็อกโคอะแกรมของเมนบอร์ด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบไมโครคอมพิวเตอร์พีซีเอทีนี้ เป็นการปรับปรุงเทคโนโลยีจาก เกม โดยให้ระบบเอ็กซ์ทีที่เดิมยังคงใช้งานได้เหมือนเดิม ด้วยเทคโนโลยีซอฟต์แวร์ทุกระบบที่เคาะใช้ให้กับพีซีเอ็กซ์ทีต้องเข้ากับพีซีเอทีได้ โครงสร้างของระบบตามรูปที่ 2.2 ซึ่งอยู่บนเมนบอร์ดประกอบด้วย

ไมโครโปรเซสเซอร์เบอร์ 80286 ซึ่งเป็นไมโครโปรเซสเซอร์ที่มีระบบบัสข้อมูล 16 เส้น และแอดเดรส 24 เส้น การอ้างอิงแอดเดรสทำได้ถึง 16 เมกะไบต์ นอกจากนี้ยังทำงานร่วมกับโปรเซสเซอร์คณิตศาสตร์เบอร์ 80287 ได้อีกด้วย



วงจรมินิสมูระบบ ประกอบด้วย การจัดการดีเอ็มเอ ได้เพิ่มขยายช่องทางการหาดีเอ็มเอไปเป็น 7 ช่อง เพิ่มการจัดการอินเตอร์รัพต์จากเดิม 8 ระดับมาเป็น 16 ระดับ มีการจัดการระบบสัญญาณนาฬิกาที่ปรแกรมได้

คอเชื่อมรวม สำหรับเก็บโปรแกรมแบบถาวร เช่น ไบออสขนาด 64 กิโลไบต์ และเพิ่มขยายต่อเป็น 128 กิโลไบต์

หน่วยความจำรวม ระบบพีซีเอทีนี้ต่อกับหน่วยความจำแรมบนเมนบอร์ด 512 กิโลไบต์ หรือขยายต่อเป็น 1 เมกะไบต์ หรือมากกว่านั้น

วงจรมอนิเตอร์ สำหรับเปิด/ปิดเสียง ต่อกับลำโพงขนาดเล็ก

ซีเอสเอ็ม เก็บข้อมูลระบบในพีซีเอ็กซ์ทีใช้สวิตช์สำหรับบอกการติดตั้งระบบในพีซีเอทีใช้หน่วยความจำซีเอ็มขนาด 64 ไบต์ เป็นตัวเก็บข้อมูลโดยมีแบตเตอรี่สำรองไว้



รูปที่ 2.2 โครงสร้าง เมนบอร์ดของพีซีเอที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วิธีบนานาฬิกาทางานตลอดเวลา นาฬิกานี้จะทางานแม้ปิดเครื่อง เวลาของระบบ จึงไม่ค้อง เซคานท์


มีวงจรเชื่อมกับแบคเคอร์รีสารอง ใช้สำหรับจ่ายให้กับซีมอสเรม และนาฬิกา **คอสติคาค่าได้ 8 สล็อต** ซึ่งเป็นการเพิ่มสล็อตเป็นแบบเอทีเองโดยเพิ่มซ็อกเกต ขนาด 36 ขา ต่อจากของเดิม 62 ขา ในระบบเอ็กซ์ทีออกมามีอีก 6 สล็อต **เมนบอร์ดของพีซีเอทีที่กล่าวมานี้** เมื่อเขียนแสดงโครงสร้างพื้นฐานทั้งหมดของวงจร- แสดงดังรูปที่ 2.2

2.2 วงจรซีพียู


ซีพียู 80286 เป็นชิปในยุคที่สามของการพัฒนาไมโครโปรเซสเซอร์ของบริษัทอินเทล การพัฒนาไมโครโปรเซสเซอร์นั้น อินเทลได้ให้โครงสร้างการทำงานที่ช่างานร่วมกันได้ขีดความสามารถที่เพิ่มขึ้นจึงเป็นซูปเปอร์เซตของเดิม ยุคของไมโครโปรเซสเซอร์ที่อินเทลพัฒนามาเป็นดังรูปที่ 2.3 ดังนั้นฐานของ 80286 จึงก้าวต่อเข้าสู่ 80386 ได้เป็นอย่างดีเพื่อที่จะเข้าจากระบบเมนบอร์ดของพีซีเอทีได้คือ ผู้เขียนขอเน้นในระบบพื้นฐานของตัว 80286 ก่อน เพื่อให้เห็นระบบบัสและการเชื่อมต่อกับอุปกรณ์อื่น ๆ ของ 80286 โดยปกติ 80286 จะทางานร่วมกับชิปนาฬิกาสัญญาณนาฬิกาคือ 82284 และชิปควบคุมบัส 82288 ดังนั้นแกนของซีพียูจึงประกอบด้วยชิป 3 ตัวคือ 80286 82284 และ 82288 ประกอบรวมกันเข้าเป็นระบบเพื่อสร้างบัสเชื่อมรโยงกับอุปกรณ์หน่วยความจำ หรืออุปกรณ์ประกอบจากพวกเพอริเฟอร์ล หากเขียนระบบไมโครคอมพิวเตอร์พื้นฐานที่ซีพียู 80286 เป็นหลักจะได้ดังรูปที่ 2.4 โครงสร้างจนวนรูปนี้จึงเป็นเสมือนโครงสร้างที่ระบบพีซีเอที จะต้องใช้ในการสร้างระบบบัสเพื่อเชื่อมต่อกับสิ่งต่าง ๆ

จากระบบไมโครคอมพิวเตอร์ทุกระบบที่จัดโครงสร้างเป็นบัส จะต้องประกอบด้วย บัสข้อมูล บัสแอกเคอเรสและสัญญาณสำหรับการควบคุมระบบต่าง ๆ ในระบบ 80286 ก็เช่นเดียวกันที่ค้องมีส่วนของการควบคุมระบบที่ประกอบด้วยบัสทั้งสามแบบนี้ ไมโครโปรเซสเซอร์ 80286 เป็นเอซีทีค้องใช้สัญญาณนาฬิกาที่สร้างมาจากชิป 82284 ส่วนชิป 82288 เป็นชิปที่ทำการสร้างสัญญาณควบคุมระบบทั้งหมดก่อนที่จะต่อเข้ากับหน่วยความจำภายนอกแรมและรอม

จากระบบดังกล่าวนี้เราจึงควรรู้จักกับชิปทั้งสามนี้ก่อน ชิป 80286 เป็นชิปที่มีรูปร่างลักษณะชิปแบบ pin grid array ตัวชิปมีลักษณะเป็นกำลังเหลี่ยมจตุรัส มีขาทั้งสิ้น 68 ขา เรียงล้อมรอบทั้งสี่ด้าน ส่วน 82284 เป็นไอซีแบบพื้นตะขาน 18 ขา และ 82288 เป็นแบบ 20 ขา



รูปที่ 2.3 พัฒนาการของไมโครโปรเซสเซอร์ในกลุ่ม 80xxx



รูปที่ 2.4 ระบบไมโครคอมพิวเตอร์ที่มีชิพไมโคร 80286

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



สำหรับบล็อกไดอะแกรมภายในของ 80286 แสดงดังรูปที่ 2.6 ภายในแบ่งออกเป็นหน่วยจัดการแอดเดรส (AU-address unit) หน่วยการเอ็กซีคิวต์ (EU-execution unit) หน่วยควบคุมบัส (BU-bus unit) และหน่วยจัดการวงจรด้วยการถอดรหัสคำสั่ง (IU-instruction unit)

การทำงานของ 80286 ใช้สัญญาณที่ปรากฏที่ขาต่าง ๆ ในขั้นตอนนี้ลองมาทำความเข้าใจกับตัว 80286 ในฟังก์ชันการทำงานของแต่ละขาด้วยกัน

CLK เป็นอินพุตรับสัญญาณนาฬิกาจากภายนอกเข้ามา สัญญาณนี้จะได้รับการหารด้วย 2 เพื่อกำหนดเป็นสัญญาณนาฬิกาของระบบการหารสองจะกระทำภายในชิป และจะทำการซิงโครไนส์กับการเริ่มต้นทำงานของสัญญาณรีเซต โดยเริ่มจาก "0" ไป "1" ของสัญญาณรีเซต

D₁₅-D₀ เป็นบัสสองทิศทาง จะทำหน้าที่เป็นอินพุตเมื่อสัญญาณขอการอ่านจากอินพุตเอาต์พุต จากหน่วยความจำหรือขณะคอนโทรลการอินเคอร์รี่ท์ ส่วนจะเป็นเอาต์พุตขณะทำการเขียนข้อมูลให้กับอุปกรณ์เอาต์พุตหรือหน่วยความจำ

A₂₃-A₀ เป็นบัสแอดเดรส ทำหน้าที่เป็นเอาต์พุตแอดเดรสให้กับบัสแอดเดรส

BHE ชื่อสัญญาณ bus high enable เป็นสัญญาณเอาต์พุตออกสถานะการติดต่อระหว่างชิพกับอุปกรณ์ภายนอกผ่านทางบัสข้อมูลในไบต์บน (D₁₅-D₈) การทำงานจะร่วมกับ A₀ ดังตารางที่ 2.1

ตารางที่ 2.1

BHE	A ₀	ฟังก์ชัน
0	0	การติดต่อเป็นเวิร์ด
0	1	ติดต่อผ่านทาง 8 บิต D ₁₅ -D ₈
1	0	ติดต่อผ่านทาง 8 บิต D ₇ -D ₀
1	1	ไม่ได้ใช้

S₁, S₀ เป็นสัญญาณเอาต์พุตที่ออกสถานะของบัส ซึ่งต้องถอดรหัสร่วมกับสัญญาณเลือกระหว่างหน่วยความจำและไอโอ และสัญญาณ **COD/INTA** สัญญาณ S₁ S₀ เป็นลอจิกสามสถานะ และจะเป็นอิมพีแดนซ์สูง เมื่อเกิดการขอใช้บัส (bus acknowledge) เมื่อถอดรหัสจะได้ดังตารางที่ 2.2

M/IO เป็นสัญญาณเอาต์พุตบอกสถานะการติดต่อบหว่างซีพียูกับอินพุต เอาต์พุต (I/O) หรือหน่วยความจำ

COD/INTA เป็นสัญญาณเอาต์พุต บอกการเฟลชหรือการตอบสนองต่ออินเตอร์รัพท์

LOCK เป็นสัญญาณเอาต์พุต เพื่อบอกสถานะการล็อกของบัสเอาไวใช้งาน

READY เป็นอินพุต เพื่อหยุดทำงานหรือยืคาส์เคลสของบัสออกาเนอิก เพื่อการซิงครนส์กับอุปกรณ์ที่ทำงานช้ากว่าซีพียู

HOLD เป็นอินพุต เป็นสัญญาณการขอใช้บัสจากภายนอก

ตารางที่ 2.2

COD/ \overline{INTA}	$M/\overline{S_0}$	$\overline{S_1}$	$\overline{S_0}$	ไซเคิลของบัสเป็น
0	0	0	0	ตอบสนองอินเตอร์รัพท์ (INTA)
0	0	0	1	•สงวนไว้
0	0	1	0	สงวนไว้
0	0	1	1	ไม่ใช่
0	1	0	0	ถ้า $A_1 = 1$ จะเป็น Halt ถ้าไม่อยู่ในสถานะ: shut down
0	1	0	1	อ่านจากหน่วยความจำ
0	1	1	0	เขียนหน่วยความจำ
0	1	1	1	ไม่ใช่
1	0	0	0	สงวนไว้
1	0	0	1	อ่านจาก I/O
1	0	1	0	เขียน I/O
1	0	1	1	ไม่ใช่
1	1	0	0	สงวนไว้
1	1	0	1	เฟลช
1	1	1	0	สงวนไว้
1	1	1	1	ไม่ใช่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HOLA เป็นเอาต์พุต เป็นสัญญาณการยอมรับให้ใช้บัสจากภายนอก เช่นในสภาวะ DMA

INTR เป็นอินพุต เป็นการขออินเทอร์รัพท์ซีพียู

PEREQ เป็นอินพุต มีชื่อว่า processor extension operand request
ทำหน้าที่ในการจัดการหน่วยความจำในการขยายหน่วยความจำออกไป

PEACK เป็นเอาต์พุต เป็นสัญญาณตอบสนองของ PEREQ

BUSY เป็นสัญญาณอินพุต มีชื่อว่า processor extension busy เป็น
สัญญาณที่ใช้ต่อการร่วมกับการทำงานภายนอก เช่น 80287

ERROR เป็นสัญญาณอินพุต มีชื่อว่า processor extension error เป็น
ระบบการทำงานจากโปรเซสเซอร์ภายนอก

RESET เป็นสัญญาณอินพุต สำหรับการรีเซ็ตซีพียู

V_{SS} แหล่งจ่ายไฟ 0 โวลต์


V_{CC} แหล่งจ่ายไฟ 5 โวลต์

CAP ต่อกับตัวเก็บประจุลงกราวนด์ ค่าตัวเก็บประจุที่ขนาด 0.047 ไมโครฟาราด

2.4 ชิป 82284

ชิป 82284 เป็นชิปสำหรับสร้างสัญญาณนาฬิกาให้กับ 80286 เช่น ถ้าใช้คริสตอล 16 เมกะเฮิร์ตซ์ ใส่ให้กับ 82284 82284 จะสร้างสัญญาณนาฬิกาขนาด 16 เมกะเฮิร์ตซ์ให้กับ 80286 ส่วนของ 80286 จะมีวงจรหารสองหากการลดความถี่ 16 เมกะเฮิร์ตซ์ให้เหลือ 8 เมกะเฮิร์ตซ์ และจัดว่าเป็นสัญญาณนาฬิกาของระบบ เดิมบริษัทอินเทลได้ใช้คริสตอล 12 เมกะเฮิร์ตซ์ จึงใช้กับความถี่ของสัญญาณนาฬิกาในระบบเป็น 6 เมกะเฮิร์ตซ์ แต่เครื่องที่ทำคล้ายคลึงส่วนใหญ่มักจะใช้สัญญาณนาฬิกาสูงกว่า ในปัจจุบันรุ่นเอทีจะใช้สัญญาณนาฬิกาแบบที่ 10, 12 หรือ 16 เมกะเฮิร์ตซ์ นั่นคือต้องใช้ความถี่คริสตอลสูงเป็นสองเท่า


ชิปและบล็อกไดอะแกรมของ 82284 โดยสัญญาณต่าง ๆ นี้อินเทลได้ออกแบบมาให้ใช้กับ 80286 พอที่ ดังรูปที่ 2.7



รูปที่ 2.7 การจัดทางขา 82284 และวงจรบล็อกโคอะแกรม

2.5 ชิป 82288 ตัวควบคุมบัส

หากให้สัญญาณนาฬิกาของระบบเป็น 8 เมกะเฮิร์ตซ์ 80286 สามารถทำงานได้ประมาณ 1.5 ล้านคำสั่งในเวลา 1 วินาที หรือมีความเร็วขนาด 1.5 MIPS การที่ 80286 จะทำงานควบคุมติดต่อกับหน่วยความจำ หรือ อินพุต-เอาต์พุตจำเป็นต้องแยกสัญญาณควบคุมออกมาให้ชัดเจนก่อน อินเทลได้ออกชิป 82288 เป็นชิปสำหรับควบคุมบัส เพื่อแยกสัญญาณควบคุมต่างๆ ทั้งจะกล่าวต่อไปออกมา ชิป 82288 บล็อกโคอะแกรมแสดงไว้ดังรูปที่ 2.8



รูปที่ 2.8 ชิป 82288 และบล็อกโคอะแกรม

ซีพียูจะควบคุมฮาร์ดแวร์ระบบอื่น ๆ ได้นั้นจะต้องสร้างโซเชลิสของบัสขึ้นมา แต่ละโซเชลิสจะแทนการทำงานอย่างใดอย่างหนึ่งขึ้นอยู่กับซีพียูขณะนั้น ว่าได้รับคำสั่งอะไรเข้ามา ซีพียูโซเชลิสพื้นฐานประกอบด้วย


- โซเชลิสการอ่านหน่วยความจำ
- โซเชลิสการเขียนหน่วยความจำ
- การอ่านอินพุต
- การเขียนเอาต์พุต
- การตอบสนองต่ออินเทอร์รัพท์

2.6 การต่อ 80286 82288 และ 82284 แบบพื้นฐาน


การทำงานเป็นระบบของ 80286 ต้องประกอบชิปทั้งสามชิปนี้ประกอกันบนพีซีเอทีที่มีการต่อชิปทั้งสามนี้เป็นระบบเช่นเดียวกัน 82288 จะอยู่ในตำแหน่งระหว่างซีพียูกับระบบที่จะต่อเชื่อมกับซีพียู 82288 จะทำการแปลงสัญญาณ S_0 S_1 M/IO เพื่อใช้ในการทำงานกับระบบ

สำหรับบนซีทีเอทีมีการต่อซีพียูกับชิป 82284 ก็มีลักษณะเดียวกัน บนส่วนของ 82284 นี้ ชาร์เซตมาจากสัญญาณ POWER GOOD ซึ่งแอกทีฟ "1" นั่นคือ ถ้าหากมีปัญหาทางด้านแหล่งจ่ายไฟเลี้ยงจะทำให้ 82284 หยุดจ่ายสัญญาณนาฬิกาให้กับ 80286 วงจรส่วนของการสร้างบัสเพื่อต่อกับอุปกรณ์ภายนอกของพีซีเอทีมีด้วยกัน 4 แผ่น คั้งที่แสดงในคอนทักท์บอร์ดนี้ หนึ่งวงจรทั้งหมดของซีทีเอทีเฉพาะส่วนเมนบอร์ดมีทั้งหมด 22 แผ่น ซึ่งประกอต่อกัน งานคอนนี้ จะขอเน้นเฉพาะส่วนของซีพียูก่อน

สำหรับวงจรพื้นฐานการต่อระหว่าง 80286 กับ 80288 และ 80284 และโครงสร้างระบบบัสของพีซีเอที แสดงดังรูปที่ 2.8 และรูปที่ 2.10



รูปที่ 2.9 วงจรพื้นฐานการต่อระหว่าง 80286 กับ 80288 และ 80284



รูปที่ 2.10 โครงสร้างระบบบัสของพีซีเอที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.11 วงจรแผ่นที่ 1 เป็นการต่อ 82284 กับ 80286 โดยมี 80287 ต่อร่วมอยู่ด้วยสัญญาณเอาต์พุตของแผ่นนี้ส่วนใหญ่เป็นสัญญาณบัสน์ของระบบ

รูปที่ 2.12 วงจรแผ่นที่ 2 เป็นการต่อ 82288 เข้ากับระบบเพื่อถอดรหัสสัญญาณควบคุมระบบทั้งหมดคือสัญญาณการอ่านหน่วยความจำ การเขียนหน่วยความจำ การเขียนอ่านอินพุต/เอาต์พุต การตอบสนองต่ออินเวอร์ต และ การแลตซ์แอกเคอเรสแผ่นที่ 2 นี้มีจุดที่น่าสนใจคือการาสัมเพอร์ให้กับบัสน์ข้อมูล งานที่นี้ใช้ไอซี LS646 เป็นบัพเพอร์สำหรับข้อมูลไบต์ต่ำ (D₀-D₇) และ LS245 เป็นบัพเพอร์ข้อมูลทางไบต์สูง (D₈-D₁₅) สิ่งที่น่าสนใจคือวงจรถอดรหัสที่ใช้ 74F10 หรือแนกเกต 3 อินพุต เพื่อเลือกการกิดต่อข้อมูลเป็นเวิร์คหรือเป็นไบต์ ทั้งไบต์บนและไบต์ล่างทั้งนี้เพราะซีพียูมีสัญญาณการอ่านาเป็นไบต์สูง BHE และ A₀ ร่วมกันในการคัด เลือกการกิดต่อกับบัสน์ข้อมูล สำหรับสัญญาณบางส่วนของสัญญาณที่จะไปปรากฏที่สล็อต

อนึ่ง 82288 มีสัญญาณ DT/R เป็นตัวบอกทิศทางของการรับส่งข้อมูลในบัสน์ข้อมูลซึ่งนำมาใช้กำหนดานตัวบัพเพอร์ข้อมูลนี้โดยตรง

รูปที่ 2.13 วงจรแผ่นที่ 3 เป็นการสร้างสัญญาณควบคุมระบบเฉพาะต่าง ๆ สัญญาณควบคุมส่วนนี้ จะได้นำมาอธิบายต่อไป สิ่งที่น่าสนใจคือ มีการใช้ PAL (programmable array logic) หากการถอดรหัสสัญญาณต่าง ๆ เพื่อการสร้างสัญญาณควบคุมระบบขึ้น


ส่วนในรูปที่ 2.14 วงจรแผ่นที่ 4 เป็นวงจรบัพเพอร์ของแอกเคอเรสบัสน์ สำหรับเชื่อมต่อกับสล็อต โครงสร้างของการเชื่อมแอกเคอเรสเข้ากับสล็อตนี้ การจัดการบัสน์ของระบบพีซี เอทีนี้แยกบัสน์เป็นสองชุด ชุดหนึ่ง เมื่อผ่านบัพเพอร์ก็จะส่งต่อไปยังช่องต่อสล็อต ส่วนบัสน์ที่ใช้ในเมนบอร์ดเราเรียกว่า X บัสน์ ส่วนของ X บัสน์นี้จะ เป็นบัสน์ที่ผ่านบัพเพอร์อีกชุดหนึ่ง สำหรับเข้าภายในเมนบอร์ด

2.7 พอร์คอินพุตและเอาต์พุตของพีซีเอที โครงสร้างการวางพอร์คอินพุตและเอาต์พุต

เพื่อให้โครงสร้างทางฮาร์ดแวร์ของพีซีเอทีใช้ซอฟต์แวร์ร่วมกับพีซี เอ็กซ์ทีได้ จำเป็นต้องให้โครงสร้างอินพุตและเอาต์พุตเหมือนกัน หมายเลขพอร์คที่ใช้ของพีซีเอทีแสดงดังตารางที่


2.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.11

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.13

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.3 หมายเลขพอร์ตที่ใช้กับพีซีเอที

หมายเลขพอร์ตพื้นฐานสิบหก	ชื่ออุปกรณ์
000-01F	ดีเอ็มเอคอนโทรลเลอร์หมายเลข 1, 8237A-5
020-03F	อินเตอร์รัพต์คอนโทรลเลอร์หมายเลข 1, 8259A ตัวหลัก
040-05F	ไทมเมอร์ 8254-2
060-06F	8042 คีย์บอร์ด
070-07F	นาฬิกา และ NMI และซิมอสแรม
080-09F	DMA เพจวิจิสเคอร์
0A0-0BF	อินเตอร์รัพต์คอนโทรลเลอร์หมายเลข 2, 8259A
0C0-0DF	ดีเอ็มเอคอนโทรลเลอร์หมายเลข 2, 8237A-5
0F0	เคิลบีโปรเซสเซอร์คณิตศาสตร์
0F1	วีเซตโปรเซสเซอร์คณิตศาสตร์
0F8-0FF	โปรเซสเซอร์คณิตศาสตร์
1F0-1F8	ฮาร์ดดิสก์
200-207	เกมไอโอ
278-27F	พอร์ตเครื่องพิมพ์หมายเลข 2
2F8-2FF	พอร์ตอนุกรมหมายเลข 2
300-31F	โปรโตไทป์การ์ด
360-36F	ลำโพง
378-37F	พอร์ตเครื่องพิมพ์หมายเลข 1
380-38F	SDLC, ไบซิงค์ 2
3A0-3AF	ไบซิงค์ 1
3B0-3BF	ไมโครมและเครื่องพิมพ์
3C0-3CF	ลำโพง
3D0-3DF	จอภาพสี
3F0-3F7	ควบคุมดิสเกตต์
3F8-3FF	พอร์ตอนุกรมหมายเลข 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.8 วงจรทเมเมอร์

ทเมเมอร์หรือวงจรถ่ายทอดเวลาของระบบสำหรับไมโครคอมพิวเตอร์เอทีแตกต่างจากพีซีเอ็กซ์ทีบ้างเล็กน้อย ในพีซีเอ็กซ์ทีใช้ชิป 8253 แต่สำหรับพีซีเอทีใช้ชิป 8254-2 วงจรที่แสดงส่วนของการต่อขึ้นนี้แสดงไว้ดังรูปที่ 2.19 วงจรแผ่นที่ 9 โครงสร้างของชิป 8254 นี้มีวงจรตั้ง เวลาอยู่สามช่อง โดยทั้งสามช่องใช้สัญญาณกำหนดอินพุตหรือที่เรียกว่า CLK IN ด้วยความถี่ 1.19 MHz แต่ละช่องมีการเชื่อมต่อระหว่างอินพุตกับสัญญาณดังนี้

สัญญาณเชื่อมต่อของช่อง 0

GATE0 เป็นขาที่เชื่อมต่อกับแรงดัน V_{CC}

CLK IN0 เป็นสัญญาณอินพุต 1.19 MHz

CLK OUT0 เป็นสัญญาณที่ส่งไปอินเทอร์รัพท์ทางช่อง 0 ของ 8259A

สัญญาณเชื่อมต่อของช่อง 1

GATE1 ต่อเข้ากับ V_{CC}

CLK IN1 เป็นสัญญาณอินพุต 1.19 MHz


CLK OUT1 เป็นการต่อเข้ากับวงจรที่เข้าในการกำหนดครอิกการรีเฟรชสัญญาณช่อง 1 ที่เอาต์พุตนี้จะได้รับการไบรแกรมมาที่ส่งมาจากการรีเฟรชด้วยคาบเวลาประมาณ 15 นาโนวินาที

สัญญาณเชื่อมต่อของช่อง 2

GATE2 ถูกควบคุมโดยบิต 0 ของพอร์ตหมายเลข 61H ของสัญญาณควบคุมชิปไมโครคอมพิวเตอร์ 8042 เพื่อใช้ในการเปิดปิดสัญญาณเอาต์พุต

CLK IN2 ต่อกับสัญญาณอินพุตขนาด 1.19 MHz

CLK OUT2 ใช้เป็นสัญญาณเอาต์พุตในการขับลำโพง



รูปที่ 2.15 บล็อกไอทีของ 8254

2.8 อินเทอร์รัพท์

ผู้ออกแบบอินเทอร์รัพท์สำหรับเครื่องพีซีเลือกให้วางโครงสร้างของการอินเทอร์รัพท์ไว้ 8 ระดับ โดยใช้อินเตอร์รัพท์ 8259A โดยมี IRQ2 วางไว้ ครั้นมาออกแบบพีซีเอทีจึงจำเป็นต้องใช้อินเทอร์รัพท์เพิ่มเติมจากเดิม จึงต้องขยายอินเทอร์รัพท์เพิ่มเติมออกมาอีก โดยจัดวางอินเทอร์รัพท์ตามระดับความสำคัญดังตารางที่ 2.4

สังเกตว่าการขยายอินเทอร์รัพท์ออกมาอีก 8 ช่องนี้ใช้สัญญาณ CTRL2 เป็นตัวส่งให้กับ IRQ2 ของ 8259A ตัวแรก ดังนั้นวงจรที่เข้าใช้งาน 8259 สองตัว โดยให้เอาคัทของตัวหนึ่งเข้าที่ขา IRQ2 ของอีกตัวหนึ่ง วิธีการขยายแบบนี้ทำให้ระดับความสำคัญของ IRQ8-IRQ15 มีความสำคัญอยู่ในระดับ 2 เดิม หรือแทรก 8 ระดับอยู่ระหว่างระดับ 2 และ 3 เดิม

ตารางที่ 2.4 การวางอินเทอร์รัพต์ตามระดับความสำคัญ

ระดับความสำคัญ	หน้าที่
นอนมาสเดเบิล NMI	รับสัญญาณจากตรวจสอบพาริตี และ ตรวจสอบแชนเนลไอโอ
IRQ0	ไทมเมอร์เอาต์พุต 0
IRQ1	คีย์บอร์ด (เมื่อบัพเพอร์เต็ม)
IRQ2	อินเทอร์รัพต์มาจาก CTRL 2
IRQ8	สัญญาณกำหนดเวลา
IRQ9	เรียกมาจากซอฟต์แวร์ INT 0AH หรือ IRQ2 เดิม
IRQ10	สงวนไว้
IRQ11	สงวนไว้
IRQ12	สงวนไว้
IRQ13	โปรเซสเซอร์ร่วม (coprocessor)
IRQ14	จากแผงควบคุมฮาร์ดดิสก์
IRQ15	สงวนไว้
IRQ3	พอร์ตอนุกรม 2
IRQ4	พอร์ตอนุกรม 1
IRQ5	วงจรถวลุมฮาร์ดดิสก์
IRQ6	วงจรถวลุมดิสก์
IRQ7	พอร์ตขนาน 1

การจัดหมายเลขพอร์ตนั้นเป็นตามข้อกำหนดเดิมคือให้ 8259A ตัวแรก มีหมายเลขพอร์ตเป็น 020-03F และอีกตัวหนึ่งมีหมายเลข OAO-0BF วงจรของการต่อ 8259 ทั้งสองตัว แสดงดังรูปที่ 2.20 วงจรแผ่นที่ 9

2.9 ซีเอ็มเอ

ซีเอ็มเอที่เข้ากับเครื่องพีซีเอ็กซ์ที 486 8237A เพียงชิปเดียว แต่สำหรับเอทีนี่ได้เพิ่มขยายช่องของซีเอ็มเอ ซึ่งจากเดิมมี 4 ช่อง 7 ให้เป็น 8 ช่อง ดังนั้นจึงต้อง 486 8237A เพิ่มขึ้นอีกหนึ่งตัว โดยมีการเปลี่ยนแปลงโครงสร้างบ้างเล็กน้อย ช่องของซีเอ็มเอเดิมมี 4 ช่องคือ แชนเนล 0-3 และในเครื่องพีซีเอทีได้เพิ่มขยายช่อง 4-7 เพิ่มเดิมจากเดิม จึงมีทั้งหมด 8 ช่อง โดยแต่ละช่องทำหน้าที่ดังตารางที่ 2.5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อให้เซนเนลซีเอ็มเอเคิม 0-3 ทางานเหมือนเคิม แต่เมื่อเครื่องพีซีเอทีไม่ต้องการรีเฟรชจากซีเอ็มเอ คังนั้นเซนเนล 0 จึงว่างไว้ ดีเอ็มเอคอนโทรลเลอร์ตัวที่ 1 สนับสนุนการรับส่งข้อมูลแบบ 8 บิตระหว่างอินพุต เอาต์พุต กับหน่วยความจาของระบบ ในขณะที่ถ้าให้รับส่งกับหน่วยความจาและรับส่งแบบ 16 บิตได้ ในแต่ละเซนเนลถูกกำหนดด้วยโปรแกรมที่ระบบจะส่งไป การโปรแกรมก็โปรแกรมให้เกิดการส่งถ่ายข้อมูลทีละบล็อกรด้วยขนาดบล็อกรที่ใหญ่ที่สุด 64 กิโลไบต์ โดยคิดคอกกับหน่วยความจาได้ตลอดสายแอดเดรส 24 เส้น หรือ 16 MB

ตารางที่ 2.5 รายละเอียดหน้าที่ของซีเอ็มเอ

8237 ตัวแรก	หน้าที่
แชนเนล 0	สงวนไว้ (แต่เคิมของเครื่องพีซีเอ็กซ์ทีใช้สำหรับรีเฟรช)
แชนเนล 1	ใช้สำหรับการส่งผ่านกับ SDLC
แชนเนล 2	ใช้สำหรับการติดคอกรับ ส่งข้อมูลกับดิสเกตต์
แชนเนล 3	สงวนไว้
8237 ตัวที่สอง	
แชนเนล 4	คอร่วมสำหรับซีป 8237 ตัวแรก
แชนเนล 5	สงวนไว้
แชนเนล 6	สงวนไว้
แชนเนล 7	สงวนไว้

สำหรับซีเอ็มเอคอนโทรลเลอร์ตัวที่สอง มีขอกการส่งรับข้อมูลคือ แชนเนล 4 ถึงแชนเนล 7 แชนเนล 4 ใช้สำหรับการคอร่วม (cascade) กับเซนเนล 0-3 แชนเนล 4-7 นี้ได้รับการออกแบบให้ส่งถ่ายข้อมูลแบบ 16 บิตระหว่างอุปกรณ์อินพุตเอาต์พุตกับหน่วยความจาระบบโดยกำหนดขนาดข้อมูลเป็นบล็อกรได้สูงสุดถึง บล็อกรละ 128 กิโลไบต์ แต่อย่างไรก็ตาม ช่อง 5,6,7 ที่จะใช้งานนั้นตัววงจรได้ใช้ขา XA1 คอกจากแอดเดรส ขา A0 ของ 8237 ทาให้การส่งถ่ายข้อมูลจะไม่สามารถส่งถ่ายในลักษณะ เริ่มจากไบต์ก็ได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัววงจรของ 8237 แสดงไว้ในรูปที่ 2.18 วงจรแผ่นที่ 7 การกำหนดแอดเดรสอินพุต-เอาต์พุตที่เกี่ยวข้องกับดีเอ็มเอทั้งสองชุดคือ แอดเดรส 000-01F ติดต่อกับดีเอ็มเอ โดยมีช่วงแอดเดรส 080-09F เป็นอินพุตเอาต์พุตแอดเดรสของเพจรีจิสเตอร์ และอินพุตเอาต์พุตของดีเอ็มเอคอนโทรลเลอร์ของตัวที่สองอยู่ที่แอดเดรส 0C0-00F

การกำหนดหมายเลขแอดเดรสของพอร์ตอินพุตเอาต์พุตหาบชิป 74ALS138 ซึ่งอยู่ในรูปที่ 12.17 วงจรแผ่นที่ 6 โดยเอาต์พุตกำหนดกลุ่มแอดเดรสของดีเอ็มเอ อินเทอร์รัพท์คอนโทรลเลอร์โทเมอร์ พอร์ตขยาย สำหรับการกำหนดสถานะ (ในที่นี้ใช้ชิปไมโครคอมพิวเตอร์ชิปเขียว 8042) พอร์ตกำหนดเพจรีจิสเตอร์และโปรเซสเซอร์คณิตศาสตร์

ชิป 74ALS138 ที่ถอดรหัสเป็นสัญญาณ PG REGCS นี้ส่งค่าไปยังชิป LS612 เพื่อกำหนดเพจรีจิสเตอร์ให้ทำงานร่วมกับดีเอ็มเอคอนโทรลเลอร์ในการกำหนดว่าการดีเอ็มเอเองจะเริ่มที่เพจใด โดยแต่ละเพจจะมีขนาดใหญ่มากถึง 64 กิโลไบต์ ดังนั้น LS612 จึงให้แอดเดรสของการดีเอ็มเอ ด้วยแอดเดรสตั้งแต่ A16-A23 นั้นหมายความว่ากำหนดตำแหน่งหน่วยความจำสำหรับการดีเอ็มเอใด ๆ ต้องกำหนดแอดเดรสในบิต A16-A23 หรือเพจแอดเดรสนี้ด้วย วงจรการเข้ารหัส LS612 แสดงไว้ในรูปที่ 2.19 วงจรแผ่นที่ 8


ผู้ใช้สามารถกำหนดค่าแอดเดรส A16-A23 ให้กับชิป LS612 นี้โดยผ่านทางพอร์ตหมายเลข 080-08F โดยแต่ละหมายเลขของพอร์ตมีความหมายดังต่อไปนี้

ตารางที่ 2.5 หมายเลขพอร์ต ของแต่ละแชนเนล

ดีเอ็มเอแชนเนล 0	ใช้พอร์ตหมายเลข 0087
ดีเอ็มเอแชนเนล 1	ใช้พอร์ตหมายเลข 0083
ดีเอ็มเอแชนเนล 2	ใช้พอร์ตหมายเลข 0081
ดีเอ็มเอแชนเนล 3	ใช้พอร์ตหมายเลข 0082
ดีเอ็มเอแชนเนล 5	ใช้พอร์ตหมายเลข 008A
ดีเอ็มเอแชนเนล 6	ใช้พอร์ตหมายเลข 0089
ดีเอ็มเอแชนเนล 7	ใช้พอร์ตหมายเลข 008B
รีเฟรชแอดเดรส	ใช้พอร์ตหมายเลข 008F


ในการกำหนดแอดเดรสเพื่อหาการดีเอ็มเอ ผู้ใช้ต้องกำหนดแอดเดรสเริ่มต้นให้

กับ 8237A และ LS612 ด้วย หากกำหนดให้กับดีเอ็มเอแชนเนล 0-3 การกำหนดจะกระทำเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.17

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.19

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.20

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งาน **รูปที่ 2.21** เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ให้สัน อิกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยบอกแอดเดรสเริ่มต้นที่ 8237A บิต AO-A15 และบอกไปที่ LS612 ให้กับ 8237 และ การกำหนดแอดเดรสบิต A17-A23 ให้กับซีเอ็มเอเพจรีจิสเตอร์ หรือ LS612 นั้นเอง สังเกตความแตกต่างกันระหว่างซีเอ็มเอ 8237A ทั้งสองตัว โดยตัวแรกจะทำงานเหมือนกับเครื่อง เอ็กซ์ที แต่ตัวหลังเพิ่มขีดความสามารถให้ทำงานได้เพิ่ม 16 บิต สำหรับการส่งถ่ายข้อมูลแทนที่จะเป็น 8 บิต ความระบอบัสข้อมูลของ 8088 ทั้งนี้เพราะบัสข้อมูลของ 80286 มี 16 เส้นแล้ว อย่างไรก็ตามเมื่อทำการซีเอ็มเอแบบ 16 บิตของชิป 8237 ตัวใหม่คือ ช่อง 5-7 จะต้องให้ สัญญาณ BHE และ AO เป็นลอจิก "0"

เนื่องจากการทำซีเอ็มเอต้องมีการกำหนดเพจแอดเดรสเสียก่อน ดังนั้นการเคลื่อนย้ายข้อมูลจะหาภายในตัว 8237 จึงทำให้ค่าแอดเดรสที่ดึงไว้เปลี่ยนค่าเฉพาะในชิป 8237 เท่านั้นด้วยเหตุนี้เอง ทำให้เราจะกำหนดขนาดบัสล็อกเกินกว่า 64 กิโลไบต์ สำหรับตัวแรกไม่ได้ เพราะบัสล็อกจะไม่เกิน 128 กิโลไบต์ สำหรับชิปตัวหลัง

2.10 การปรับกรรมซีเอ็มเอแบบ 16 บิต

จากการที่กล่าวแล้วว่า แชนเนล 5-7 สำหรับเครื่องพีซีเอทีนี้ได้ออกแบบไว้สำหรับการทำซีเอ็มเอแบบ 16 บิต การควบคุมจะทำได้ด้วยการกำหนดค่าลงในพอร์คแอดเดรส OOO-ODF โดยแต่ละพอร์คมีความหมายดังนี้

พอร์ค OCO	เบสและแอดเดรสปัจจุบันของแชนเนล	0
พอร์ค OC2	เบสแอดเดรสและตัวนับเวอริคของแชนเนล	0
พอร์ค OC4	เบสและแอดเดรสปัจจุบันของแชนเนล	1
พอร์ค OC6	เบสแอดเดรสและตัวนับเวอริคของแชนเนล	1
พอร์ค OC8	เบสและแอดเดรสปัจจุบันของแชนเนล	2
พอร์ค OCA	เบสแอดเดรสและตัวนับเวอริคของแชนเนล	2
พอร์ค OCC	เบสและแอดเดรสปัจจุบันของแชนเนล	3
พอร์ค OCE	เบสแอดเดรสและตัวนับเวอริคของแชนเนล	3
พอร์ค ODO	พอร์ค รีจิสเตอร์สถานะ (อ่าน)/รีจิสเตอร์	

คำสั่ง (เขียน)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


- พอร์ค OD2 รีจิสเตอร์ Request (เขียน)
- พอร์ค OD4 มาส์กบิตรีจิสเตอร์ (เขียน)
- พอร์ค OD6 โหมดรีจิสเตอร์ (เขียน)
- พอร์ค OD8 ฟลิปฟลอปสำหรับเคลียร์ไบต์พอยน์เตอร์
- พอร์ค ODA รีจิสเตอร์ชั่วคราว (อ่าน)/มาสเตอร์เคลียร์ (เขียน)
- พอร์ค ODC เคลียร์มาส์กรีจิสเตอร์
- พอร์ค ODE เขียนมาส์กรีจิสเตอร์บิต

ในการเริ่มต้นทำงาน โปรแกรมบออสขณะเริ่มต้นตั้งค่าให้กับ 8237 เพื่อกำหนดโหมดการทำงาน การกำหนดโหมดการทำงานนี้จะต้องคล้องจองกับการทำงานในส่วนต่าง ๆ ด้วย

2.11 สล็อตหรือช่องต่อสำหรับอินพุตและเอาต์พุต


ไมโครคอมพิวเตอร์แบบเอ็กซ์ที มีสล็อตแบบ 62 จำนวน 8 สล็อตไว้ต่อเชื่อมกับอินพุต-เอาต์พุต แต่เมื่อพัฒนามาเป็นเครื่องแบบเอที ทำให้ขีดความสามารถบางอย่างเพิ่มขึ้น ทั้งนี้จึงจำเป็นต้องปรับปรุงสล็อตเพิ่มเติมและเพื่อให้เข้าจางกับของเดิมได้ บริษัทฮอบบี้เอ็มจึงกำหนดสล็อตเพิ่มเติมจากเดิมโดยมีโครงสร้างรูปแบบของจริงดังรูปที่ 2.21 สำหรับจุดมุ่งหมายของช่องต่ออินพุตและเอาต์พุต หรือสล็อตนี้มีเพื่อสนับสนุนดังนี้

- แอดเดรสหมายเลขพอร์คจากพอร์คหมายเลข 100 ถึง 3FF
- ให้มีแอดเดรสครบ 24 เส้นตามโครงสร้างของ 80286 เพื่ออ้างอิงหน่วยความจำได้ 16 MB
- แชนเนลเอ็มเอ
- สร้างสถานะการรอของอินพุตหรือเอาต์พุต (I/O wait state)
- เปิดสถานะของการเชื่อมต่อเพื่อให้อุปกรณ์ภายนอก เชื่อมโยงกับระบบในส่วนต่าง ๆ ได้ง่าย
- รีเฟรชหน่วยความจำจากแชนเนลของไมโครโปรเซสเซอร์ภายใน




รูปที่ 2.22 การเพิ่ม J10-J16 เป็นสล็อตเพิ่มจากเดิม

จากรูปที่ 2.22 ได้แสดงจำนวนของช่องอินพุต/เอาต์พุตแยกแ่งเป็น 2 ส่วน คือ ส่วนแรกมีขนาด 62 ขา ส่วนที่ 2 มีขนาด 36 ขา สำหรับวงจรการเชื่อมต่อกับสล็อตแสงไว้ใน รูปที่ 2.28 วงจรแผ่นที่ 13 ซึ่งเป็นสล็อตแบบ 62 ขา และรูปที่ 2.27 วงจรแผ่นที่ 12 เป็น ส่วนขยายแบบ 36 ขา ส่วนสล็อตแบบ 62 ขา และสล็อตแบบ 36 ขา แสดงได้จากรูปที่ 2.23 และรูปที่ 2.24 ตามลำดับ และตำแหน่งขาบนสล็อตแสงดังตารางที่ 2.6



รูปที่ 2.23 การนับขาของสล็อตแบบ 62 ขา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.24 การนับขาของสล็อตแบบ 36 ขา

ตารางที่ 2.6 ชื่อของสัญญาณขาต่าง ๆ ของสล็อต

ขาอินพุต เอาต์พุต	ชื่อสัญญาณ	อินพุต/ เอาต์พุต	ขาอินพุต/ เอาต์พุต	ชื่อสัญญาณ	อินพุต/ เอาต์พุต
A 1	-I/O CH CK	I	B 1	GND	กราวนด์
A 2	SD7	I/O	B 2	RESET DRV	O
A 3	SD6	I/O	B 3	-5 Vdc	แหล่งจ่ายไฟเลี้ยง
A 4	SD5	I/O	B 4	IRQ9	I
A 5	SD4	I/O	B 5	-5 Vdc	แหล่งจ่ายไฟเลี้ยง
A 6	SD3	I/O	B 6	DRQ2	I
A 7	SD2	I/O	B 7	-12 Vdc	แหล่งจ่ายไฟเลี้ยง
A 8	SD1	I/O	B 8	OWS	I
A 9	SD0	I/O	B 9	+12 Vdc	แหล่งจ่ายไฟเลี้ยง
A 10	-I/O CH RDY	I	B 10	GND	กราวนด์
A 11	AEN	O	B 11	-SMEMW	O
A 12	SA19	I/O	B 12	-SMEMR	O
A 13	SA18	I/O	B 13	-IOW	I/O
A 14	SA17	I/O	B 14	-IOR	I/O
A 15	SA16	I/O	B 15	-DACK3	O
A 16	SA15	I/O	B 16	DRQ3	I
A 17	SA14	I/O	B 17	-DACK1	O
A 18	SA13	I/O	B 18	DRQ1	I
A 19	SA12	I/O	B 19	-Refresh	I/O
A 20	SA11	I/O	B 20	CLK	O
A 21	SA10	I/O	B 21	IRQ7	I
A 22	SA9	I/O	B 22	IRQ6	I

เอกสารนี้เป็นเอกสารลิขสิทธิ์ไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่ควรนำข้อมูลไปใช้ประโยชน์อื่นใดโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.6 (ต่อ) ชื่อของสัญญาณขาต่าง ๆ ของสล็อต

ขาอินพุต/ เอาต์พุต	ชื่อสัญญาณ	อินพุต/ เอาต์พุต	ขาอินพุต/ เอาต์พุต	ชื่อสัญญาณ	อินพุต/ เอาต์พุต
A 24	SA7	I/O	B 24	IRQ4	I
A 25	SA6	I/O	B 25	IRQ3	I
A 26	SA5	I/O	B 26	-DACK2	O
A 27	SA4	I/O	B 27	T/C	O
A 28	SA3	I/O	B 28	BALE	O
A 29	SA2	I/O	B 29	+5 Vdc	แหล่งจ่ายไฟเลี้ยง
A 30	SA1	I/O	B 30	OSC	O
A 31	SA0	I/O	B 31	GND	กราวนด์

อินพุต/เอาต์พุตแชนเนลด้าน A J1 ถึง J8

อินพุต/เอาต์พุตแชนเนลด้าน B J1 ถึง J8

ขาอินพุต/ เอาต์พุต	ชื่อสัญญาณ	อินพุต/ เอาต์พุต	ขาอินพุต/ เอาต์พุต	ชื่อสัญญาณ	อินพุต/ เอาต์พุต
C 1	SBHE	I/O	D 1	-MEM CS16	I
C 2	LA23	I/O	D 2	-I/O CS16	I
C 3	LA22	I/O	D 3	IRQ10	I
C 4	LA21	I/O	D 4	IRQ11	I
C 5	LA20	I/O	D 5	IRQ12	I
C 6	LA19	I/O	D 6	IRQ15	I
C 7	LA18	I/O	D 7	IRQ14	I
C 8	LA17	I/O	D 7	-DACK0	O
C 9	-MEMR	I/O	D 9	DRQ0	I
C 10	-MEMW	I/O	D 10	-DACK5	O
C 11	SD08	I/O	D 11	DRQ5	I
C 12	SD09	I/O	D 12	-DACK6	O
C 13	SD10	I/O	D 13	DRQ6	I
C 14	SD11	I/O	D 14	-DACK7	O
C 15	SD12	I/O	D 15	DRQ7	I
C 16	SD13	I/O	D 16	+5 Vdc	แหล่งจ่ายไฟเลี้ยง

ตารางที่ 2.6 (ต่อ) ชื่อสัญญาณขาต่าง ๆ ของสล็อก

ขาอินพุต/ เอาต์พุต	ชื่อสัญญาณ	อินพุต/ เอาต์พุต
C 17	SDI4	I/O
C 18	SDI5	I/O

อินพุต/เอาต์พุตแชนเนลด้าน C
J10 ถึง J14 และ J16

ขาอินพุต/ เอาต์พุต	ชื่อสัญญาณ	อินพุต/ เอาต์พุต
D 17	-MASTER	I
D 18	GND	กราวนด์

อินพุต/เอาต์พุตแชนเนลด้าน D
J10 ถึง J14 และ J16

สัญญาณที่ต่อ เชื่อมกับอุปกรณ์อินพุต/เอาต์พุต เป็นสัญญาณที่มีขนาด 5 โวลต์ ตามมาตรฐาน TTL โดยที่แต่ละสล็อกจะเชื่อมต่อกับ พินแอลแบบ LS ได้ 2 อินพุต ดังนั้นการต่อกับสล็อกจะเป็นคานึงถึงโหลดต้งกล่าวนี้ด้วย สัญญาณที่ขาต่าง ๆ ของสล็อกมีความหมายดังนี้

SA0-SA19 (อินพุต/เอาต์พุต) เป็นแอดเดรสของระบบที่ใช้ติดต่อกับหน่วยความจำและอุปกรณ์อินพุต/เอาต์พุต สายสัญญาณนี้จะต่อกับหน่วยความจำได้ 1 MB แต่ถ้่าต้องการเชื่อมขยายแอดเดรสจะต้องใช้สายแอดเดรส LA17-LA23 การใช้สัญญาณ SA0-SA19 จะต้องแอกทิฟขณะที่สัญญาณ BALE เป็น "1" และจะแลคซ์ไปใช้ขณะเปลี่ยนจาก "1" ไป "0" สัญญาณ BALE เป็นสัญญาณที่มาจากไมโครโปรเซสเซอร์ หรือดีเอ็มเอคอนโทรลเลอร์

LA17-LA23 (อินพุต/เอาต์พุต) สัญญาณนี้เป็นสัญญาณที่นำผ่านการแลคซ์มาเลขเป็นสัญญาณที่ขยายเพิ่มต่อสำหรับระบบเข้ากับหน่วยความจำได้เต็มที่ 16 MB สัญญาณนี้จะเข้าคู่กับเมื่อ BALE เป็น "1" สัญญาณนี้จะไม่มีการแลคซ์มาเลขจากไมโครโปรเซสเซอร์ ทั้งนี้เพื่อทำให้สำหรับการสร้างสถานะการรอ (wait state) ได้ สัญญาณนี้ได้รับการควบคุมโดยโปรเซสเซอร์และดีเอ็มเอคอนโทรลเลอร์ เพื่อควบคุมการเข้าถึงข้อมูล

CLK (เอาต์พุต) เป็นสัญญาณนาฬิกาของระบบ ในกรณีของเอบีเอ็มเอที จะส่งสัญญาณนี้เป็นสัญญาณขนาด 6 MHz โดยมีช่วงเวลาประมาณ 167 นาโนวินาที สัญญาณเป็นรูปสี่เหลี่ยมมี duty cycle 50 เปอร์เซ็นต์ สัญญาณนี้มีจุดมุ่งหมายเพื่อใช้ในการซิงโครไนส์ระบบ มิได้มีจุดมุ่งหมายสำหรับให้ใช้เป็นฐานเวลา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RESET DRV (เอาต์พุต) สัญญาณนี้ใช้สำหรับรีเซ็ตระบบบนขณะปิดเครื่อง หรือ ขณะที่แหล่งจ่ายไฟเลี้ยงขาด หรือไฟตก สัญญาณนี้จะแอกทีฟเมื่อเป็นลอจิก "1"

SD0-SD15 (อินพุต/เอาต์พุต) เป็นสัญญาณข้อมูลขนาด 16 บิต ที่ใช้ติดต่อกับ หน่วยความจำแรมโรบร เซสเซอร์ และอุปกรณ์อินพุต/เอาต์พุต บิต DO เป็นบิตที่มีนัยสำคัญ น้อยที่สุดในการติดต่อกับอุปกรณ์บางอย่างที่ค้องใช้ 8 บิต จะมีวิธีการแปลงบิตข้อมูลจาก SD8-SD15 เข้ามาใน 8 บิตล่างไว้ เพื่อให้การติดต่อกับเป็นไปได้ทั้งแบบ 16 บิตและ 8 บิต

BALE (เอาต์พุต) เป็นสัญญาณที่ใช้สำหรับการแลตซ์แอกเคอเรสของระบบ สัญญาณ นี้มาจาก 82288 ตัวควบคุมบัสสัญญาณที่จะใช้แลตซ์แอกเคอเรสเมื่อเปลี่ยนจาก "1" กับ "0" และสัญญาณนี้จะได้รับการทำให้เป็น "1" ขณะที่กำลังทำดีเอ็มเอ

I/O CHK (อินพุต) สัญญาณตรวจสอบของอินพุต/เอาต์พุต เพื่อบอกข้อมูลกับระบบ เช่นเกี่ยวกับการตรวจสอบพาริตี ดังนั้นถ้าอินพุต/เอาต์พุตมีข้อผิดพลาด สัญญาณนี้จะแอกทีฟ เพื่อ ว่าจะส่งสัญญาณเตือนในลักษณะ parity error

I/O CHRDY (อินพุต) สัญญาณนี้จะได้รับการทำให้เป็น "0" ด้วยหน่วยความจำ หรืออุปกรณ์อินพุต/เอาต์พุต การใช้สัญญาณนี้ก็เพื่อให้อุปกรณ์อินพุต/เอาต์พุตที่ว่าจะได้ติดต่อกับระบบ ด้วยการส่งสัญญาณมายังซีพียู เพื่อชิงครนส์ระบบไว้

IRQ3-IRQ7, IRQ9-IRQ12 และ IRQ14-IRQ15 (อินพุต) สัญญาณอินเตอร์รัพท์เหล่านี้คือเข้าเป็นสัญญาณอินพุต 8259A สองตัว เพื่อให้สัญญาณ INT เข้าสู่แรมโรบร เซสเซอร์การจัลลำดับความสำคัญเป็นไปตามที่กล่าวมาแล้วในเรื่องของวงจรรินเตอร์รัพท์ โดยมี IRQ7 มีลำดับความสำคัญน้อยที่สุด IRQ9 มีลำดับความสำคัญสูงสุด IRQ8 ใช้สำหรับ สัญญาณนาฬิกาที่กำหนดเวลาจริง

IOR (อินพุต/เอาต์พุต) สัญญาณอินพุต/เอาต์พุต เป็นสัญญาณที่ส่งมาจากซีพียู การควบคุมสัญญาณนี้มาจาก 80286 และดีเอ็มเอคออลทรลเลอร์ สัญญาณนี้แอกทีฟ "0"

IOW (อินพุต/เอาต์พุต) สัญญาณเขียนข้อมูลลงบนอุปกรณ์อินพุต/เอาต์พุต สัญญาณ นี้ควบคุมจากแรมโรบร เซสเซอร์หรือดีเอ็มเอคออลทรลเลอร์ สัญญาณนี้แอกทีฟด้วยลอจิก "0"

SMR (เอาต์พุต) MEMR (อินพุต/เอาต์พุต) สัญญาณนี้เป็นสัญญาณควบคุม การอ่านข้อมูลจากหน่วยความจำ SMR ใช้สำหรับติดต่อกับหน่วยความจำในส่วน 1 MB แรกหรือถอดรหัสมาจากแอกเคอเรสส่วนล่าง ส่วน MEMR นี้แอกทีฟกับหน่วยความจำทั้งหมด 16 MB

SMRW (เอาต์พุต) MEMW (อินพุต/เอาต์พุต) สัญญาณนี้เป็นสัญญาณควบคุมการ

เขียนข้อมูลลงหน่วยความจำ โครงสร้างอย่างอื่นเหมือนกับ **SMBR** และ **MEMR**

DRQ0-DRQ3 และ **DRQ5-DRQ7** (อินพุต) สัญญาณการขอดีเอ็มเอแชนแนล 0-3 และ 5-7 สัญญาณนี้จะมาจากอุปกรณ์อินพุต/เอาต์พุต **DRQ0** มีลำดับความสำคัญสูงสุดและ **DRQ7** มีลำดับความสำคัญต่ำสุด **DRQ0-DRQ3** ใช้กับดีเอ็มเอแบบ 8 บิต ส่วน **DRQ5-7** **ABN** (เอาต์พุต) อีนาเบิลแอกเคอเรส เพื่อเป็นสัญญาณเพื่อใช้สำหรับการแยกบัส แอกเคอเรสในการทาคีเอ็มเอ เมื่อสัญญาณนี้แอกทีฟจะเป็นการทำให้เอ็มเอคอนโทรลเลอร์สามารถควบคุมการทำงานของแอกเคอเรสแทนการควบคุมของซีพียู

REFRESH (อินพุต/เอาต์พุต) เป็นสัญญาณที่ใช้ในการแสดงสัญญาณรีเฟรชไซเคิล สัญญาณนี้ส่งมาจากไมโครโปรเซสเซอร์ผ่านทางช่องอินพุต/เอาต์พุต

T/C (เอาต์พุต) สัญญาณ **Terminal Count** เป็นสัญญาณพัลส์เมื่อดีเอ็มเอ นับจำนวนมาครบตามที่กำหนด

SBHE (อินพุต/เอาต์พุต) ชื่อสัญญาณ **Bus High Enable** เป็นสัญญาณ บ่งบอกการถ่ายข้อมูลจาก **SD8-SD15** เข้าสู่บัฟเฟอร์

MASTER (อินพุต) สัญญาณนี้ใช้กับ **DRQ** เพื่อควบคุมระบบ สัญญาณนี้มีจุดมุ่ง หมายบ่งบอกการควบคุมบัสทั้งหมดว่ามาจากระบบซีพียูหลักนี้ หรือมาจากที่อื่น ถ้าหากสัญญาณนี้ แอกทีฟ หมายความว่า ซีพียูเดิมส่งอำนาจการควบคุมให้กับสลอต ซึ่งอาจจะมีซีพียูอื่น เข้ามา ควบคุมระบบก็ได้ อนึ่งหากสัญญาณนี้แอกทีฟเกินกว่า 15 ไมโครวินาที ทรานสมิกเลอร์เฟรชช่วย อาจทำให้ข้อมูลในหน่วยความจำหายได้

MEM CS16 (อินพุต) สัญญาณนี้เป็นตัวส่งมาบอกเมมเบอร์ค ถ้าหากควารถ่ายเท ข้อมูลต้องการสถานะรอ

IO CS16 (อินพุต) สัญญาณนี้เป็นตัวส่งบอก เมมเบอร์ควาอินพุต/เอาต์พุตต้องการสถานะรอ

OSC (เอาต์พุต) สัญญาณนาฬิกา 70 นาโนวินาที หรือประมาณ 14.31818 เมกะเฮิร์ตซ์สัญญาณนี้ไม่ได้ซิงโครนัสกับระบบ

OWS (อินพุต) เป็นสัญญาณที่จะบอกซีพียูว่า การทำงานในหนึ่งรอบของบัสส่งมา เป็นค็องแทรกสถานะรอ

2.12 วงจรลำโพง

วงจรสัญญาณเสียงออกมาทาง OIT2 ของ 8254 ผ่าน AND เกตเข้ากับ สัญญาณ SPKR DATA ซึ่งมาจากการแลตช์ฟอร์ต เพื่อ ON หรือ OFF เสียง การกาเนิดเสียงจึงเกิดจากการส่ง ON หรือ OFF ผ่าน U27 คือ ALS175 ส่วนสัญญาณความถี่ของเสียงเกิดจากวงจรตั้ง เวลาในตัว 8254 ซึ่งค่าความถี่ของเสียงสามารถโปรแกรมได้

2.13 วงจรควบคุมคีย์บอร์ด


มีสิ่งที่น่าสนใจแตกต่างจาก เครื่อง เอกซ์ที คือใช้ไมโครโปรเซสเซอร์ชิปเคียวคือ 8042 สำหรับแทน 8255 เค็มของ เอกซ์ที ในเครื่องที่มีการเชื่อมต่อกับคีย์บอร์ดจากต้องผ่านทาง 8042 นี้ โครงสร้างของไมโครโปรเซสเซอร์ 8042 ที่ต่ออยู่กับระบบ แสดง เป็นบล็อกไดอะแกรม เพื่อความเข้าใจได้ง่ายดังรูปที่ 2.24

ผู้ออกแบบพีซีเอทีเห็นว่าการใช้ 8255 และคิพลิวซ์ในพีซีเอกซ์ทีมีจุดอ่อน เพราะต้องการใช้ฮาร์ดแวร์เพิ่มในการตรวจสอบแป้นพิมพ์ และหาก เปลี่ยนแปลงแก้ไขรหัสแทนที่มาจาก แป้นพิมพ์ก็จะยุ่งยาก และยังทำให้ฮาร์ดแวร์ส่วนนี้มากขึ้น การใช้ 8042 จึง เป็นความคิดที่ดีมาก

8042 นี้มีรอมภายใน 2 กิโลไบต์ และมีแรม 128 ไบต์ มีพอร์ตอินพุต/เอาต์พุตที่สามารถเชื่อมต่อกันภายนอกได้โดยตรง


การรับข้อมูลจากแป้นพิมพ์รับเข้าทางขา T₀ และ T₅ โดยสัญญาณนาฬิกาที่ซิงโครนัสกับข้อมูลเข้าทาง T₀ และตัวข้อมูลคีย์บอร์ดเข้าทาง T₁ จะเห็นจุดเชื่อมต่อสายออกมาสองปลั๊ก ปลั๊กแรกเป็นตัวเชื่อมกับคีย์บอร์ดมี 5 ขา เหมือนขาของพีซีเอกซ์ที โดยแต่ละขามีรายละเอียดดังนี้

- ขา 1 เป็นสัญญาณนาฬิกาของคีย์บอร์ด
- ขา 2 เป็นสัญญาณข้อมูล
- ขา 3 วาง
- ขา 4 กราวนด์
- ขา 5 แรงดัน 5 โวลต์



รูปที่ 2.25 วงจรบล็อกโคเคแกรม 8042 สำหรับเชื่อมต่อกับแป้นพิมพ์

การจัดวางขาแสดงดังรูปที่ 2.26 ส่วนปลั๊กอีกตัวคือ ปลั๊กต่อแสดงสถานะและ
การล็อกคีย์บอร์ด โดยมีปลั๊กขนาด 5 ขา ดังนี้



ปลั๊กคีย์บอร์ดด้านหน้า ปลั๊กสถานะด้านล่าง

รูปที่ 2.26 ลักษณะปลั๊กที่เชื่อมต่อกับ 8042

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ขา 1 ต่อกับ LED แสดงไฟเลี้ยง
- ขา 2 วาง
- ขา 3 กราวนด์
- ขา 4 ขาสลักคีย์บอร์ดจากกุญแจล็อก
- ขา 5 กราวนด์

สำหรับไมโครคอมพิวเตอร์ชิปเดี่ยว 8042 นี้ต่อเข้ากับระบบโดยการเลือกแอดเดรสทาง -8041CS ซึ่งเป็นการเลือกพอร์ตเหมือนการเลือก 8255 ของพีซี เอ็กซ์ที การเขียนการอ่านผ่านทาง XIOR และ XIOW ทาให้ชิพ 80286 สามารถติดต่อผ่านเข้าทางบัสข้อมูลในการอ่านสถานะได้ พอร์ตของ 8042 พอร์ตแรกคือ พอร์ต P10-P17 จะเห็นว่า P10-P13 ไม่ได้ใช้ ส่วน P14-P17 ใช้สำหรับอินพุต P14 เป็นตัวตรวจสอบแรม P16 เป็นตัวอ่านค่าคิพสวิตซ์เพื่อเลือกว่าขณะนี้ระบบต่ออยู่กับจอสีหรือจอโมโนโครม ส่วน P17 เป็นตัวตรวจสอบสถานะอินฮิบิตคีย์บอร์ดเพื่อล๊อคคีย์บอร์ด

การรับข้อมูลจะอ่านเข้ามาทางขา TEST0 และ TEST1 อย่างไรก็ตามมีพอร์ต P26 และ P27 เป็นเอาต์พุตสำหรับการทดสอบคีย์บอร์ด สำหรับการอ่านค่าคีย์บอร์ดจะได้ค่ารหัสสแกนซึ่งต้องแปลงค่าเป็นรหัสเอสซีภาษาในโปรแกรมไบออส

2.14 รีจิสเตอร์แสดงสถานะ

แต่เดิมบนพีซี เอ็กซ์ทีใช้สวิตซ์เล็ก ๆ เป็นตัวแสดงสถานะ แต่กรณีของพีซี เอทีนี้ใช้รีจิสเตอร์ภายในของ 8042 ในส่วนพอร์ตหมายเลข 64H (ดูจากชิพ 80286) ซึ่งจะอ่านข้อมูลจาก 8042 ได้ 8 บิต เรียกว่ารีจิสเตอร์แสดงสถานะ โดยที่แต่ละบิตมีความหมายแตกต่างกันออกไปตามโปรแกรมที่ตั้งไว้ โดยมีรายละเอียดดังนี้

บิต 0 บัฟเฟอร์ของแบ็นพิมพ์เต็ม ถ้ามีค่า "0" หมายถึงบัฟเฟอร์ของแบ็นพิมพ์ยังว่างอยู่ ส่วนของบัฟเฟอร์เอาต์พุตอยู่ที่พอร์ตหมายเลข 60H ดังนั้นถ้าบิตนี้มีค่าเป็น "1" และถ้าหากมีการอ่านพอร์ต 60H จะทำให้บิตนี้กลายเป็น "0"

บิต 1 บัฟเฟอร์อินพุตเต็ม บอกว่าบัฟเฟอร์การควบคุมแบ็นพิมพ์พอร์ตแอดเดรส 60 และ 64 ว่างหรือเต็ม ถ้าบิตนี้เป็น "0" จะบอกว่าว่าง ถ้าเป็น "1" จะบอกว่าข้อมูลได้รับการเขียนลงบนบัฟเฟอร์แล้ว และคอนโทรลเลอร์ยังไม่ได้อ่านไป เมื่อคอนโทรลเลอร์อ่านไป จะทำให้เป็น "0"

บิต 2 แผลงของระบบ บิตนี้จะได้รับการเขียนให้เป็น "0" เมื่อเริ่มรันรีเซตระบบ บิตนี้จะได้รับการเชคค่าด้วยการส่งคำสั่ง เข้ามาควบคุมแบบรีเฟรช

บิต 3 นอกว่าเป็นคำสั่งหรือข้อมูล โดยบัพเพอร์ของคอนโทรลเลอร์พอร์ค 60H หรือ 64H อาจจะเป็นข้อมูลหรือคำสั่ง โดยแอกเคเรสพอร์ค 60H กำหนดให้เป็นพอร์คข้อมูล และ 64H ให้เป็นคำสั่ง หากต้องการเขียนแบงก์พอร์ค 64H ต้องเชคบิตนี้ให้เป็น "1" และถ้าเชคเป็น "0" หมายถึงต้องการติดต่อกับพอร์คแอกเคเรส 60H

บิต 4 สถานะการอินนิทิคิย์บอร์ค ถ้าเป็น "0" แสดงว่าอินนิทิคิย์บอร์คคือสื่อกิย์บอร์คนั่นเอง

บิต 5 หมดเวลาส่ง ถ้าเป็น "1" หมายถึงการส่งข้อมูลจากการส่งข้อมูลคอนโทรลเลอร์ไม่สมบูรณ์ เป็นบิตเพื่อบอกสถานะข้อผิดพลาด

บิต 6 หมดเวลารับ เป็น "1" แสดงว่าการส่งข้อมูลมาแล้วบริแกรมาไม่สามารถรับภายในเวลาที่กำหนด

บิต 7 ข้อผิดพลาดจากพาริตี เป็น "0" แสดงว่าข้อมูลที่ได้รับเป็นพาริตีคือ เป็น "1" แสดงว่าเป็นพาริตีคู่

เอาต์พุตบัพเพอร์ ที่กล่าวถึงคือบัพเพอร์แบบอ่านได้อย่างเดียว อยู่ที่พอร์คหมายเลข 60H ตัวกิย์บอร์คคอนโทรลเลอร์รับข้อมูลมาจากกิย์บอร์คแล้วใส่ไว้บัพเพอร์ตัวนี้เพื่อที่บริแกรมาขออ่านข้อมูลไป

อินพุตบัพเพอร์ เป็นรีจิสเตอร์ที่เขียนเข้าอย่างเดียว อยู่ที่พอร์ค 60H หรือ 64H ถ้าเขียนที่แอกเคเรส 60H จะเชคแผลงเพื่อบอกเป็นการเขียนข้อมูล ถ้าเขียนที่แอกเคเรส 64H จะได้รับการเชคแผลงเป็นการเขียนคำสั่ง ข้อมูลที่เขียนลงนพอร์ค 60H จะส่งต่อให้กับกิย์บอร์ค

พอร์ค 64H พอร์คคำสั่ง บริแกรมคอนโทรลเลอร์สามารถส่งรหัสเพื่อควบคุมการทำงานของกิย์บอร์คคอนโทรลเลอร์ผ่านเข้าทางพอร์คนี้ คำสั่งที่เขียนมีรหัสดังนี้

20 อ่านแบคคำสั่งของคอนโทรลเลอร์ เพื่อบอกให้กิย์บอร์คคอนโทรลเลอร์ส่งรหัสคำสั่งขณะนั้นมาที่เอาต์พุตบัพเพอร์

60 เขียนแบคคำสั่งของคอนโทรลเลอร์เป็นการบอกว่าต้องการเขียนคำสั่ง ระบายบิตที่ตามมานพอร์ค 60H จะเป็นคำสั่งโดยแต่บิตมีความหมายดังนี้

บิต 7 สงวนไว้ (โดยปกติให้เป็น "0")

บิต 6 โหมดออบีเอ็ม หมายถึงการกำหนดรหัสสแกนจะตามที่บริษัทออบีเอ็มกำหนดไว้

บิต 5 โหมดออบีเอ็ม เป็นการบอกว่าเป็นโหมดเป็นของออบีเอ็ม ให้บิตนี้เป็น "1"
คอนโทรลเลอร์ จะไม่ตรวจสอบพาริตีหรือแปลงรหัสสแกน

บิต 4 คิสเอเบิลคีย์บอร์ด ถ้าเขียนด้วย "1" จะเป็นการคิสเอเบิล โดยการทำให้สายสัญญาณนาฬิกาเป็น "0" ข้อมูลจะรับส่งกันไม่ได้

บิต 3 ถ้าเป็น "1" จะทำให้ฟังก์ชันการอินฮิบิตคีย์บอร์ดทำงานไม่ได้

บิต 2 แพลตฟอร์ม ถ้าเขียนอะไรเราจะอ่านได้ที่รีจิสเตอร์สถานะ

บิต 1 สงวนไว้ บิตให้ค่า "0"

บิต 0 ฮีนาเบิลอินเทอร์รัพท์ของบัฟเฟอร์เอาต์พุต ถ้าเขียน "1" หมายถึงฮีนาเบิลอินเทอร์รัพท์เกิดขึ้นได้

AA ทดสอบตัวเอง เพื่อหาข้อผิดพลาด โดยได้รับ 55H ที่บัฟเฟอร์เอาต์พุต หมายถึงไม่มีข้อผิดพลาด

AB ทดสอบอินเทอร์เฟส โดยทดสอบสายข้อมูลและสัญญาณนาฬิกา ผลลัพธ์ของการทดสอบจะปรากฏที่เอาต์พุตบัฟเฟอร์ดังนี้

00 ไม่มีข้อผิดพลาด

01 สายสัญญาณนาฬิกาแสดงสถานะ "0" ตลอด

02 สายสัญญาณนาฬิกาแสดงสถานะ "1" ตลอด

03 สายข้อมูลคีย์บอร์ดแสดงสถานะ "0" ตลอด

04 สายสัญญาณข้อมูลคีย์บอร์ดแสดงสถานะ "1" ตลอด

AC คัมพ์ข้อตรวจสอบระบบคีย์บอร์ด เป็นการส่งข้อมูล 16 ไบต์จากหน่วยความจำภายใน 8042 สถานะของพอร์คอินพุต สถานะปัจจุบันของพอร์คเอาต์พุต สถานะของคอนโทรลเลอร์ข้อมูลทั้งหมดจะส่งมาในพอร์คแมคของรหัสสแกน

AD คิสเอเบิลคีย์บอร์ด คำสั่งนี้จะเซตบิต 4 ของคำสั่งที่ส่งคอนโทรลเลอร์ เพื่อคิสเอเบิลการรับส่งข้อมูล

AE ฮีนาเบิลการเชื่อมต่อคีย์บอร์ด คำสั่งนี้จะเคลียร์บิต 4 ของไบต์คำสั่งเพื่อมารับส่งข้อมูลได้

CO อ่านพอร์คอินพุต คำสั่งนี้ทำให้คอนโทรลเลอร์อ่านพอร์คอินพุต แล้วนำข้อมูลมาใส่ไว้ในบัฟเฟอร์เอาต์พุต คำสั่งนี้จะใช้ได้ก็ต่อเมื่อบัฟเฟอร์เอาต์พุตว่างอยู่

DO อ่านพอร์คเอาต์พุต คำสั่งนี้ทำให้คอนโทรลเลอร์อ่านพอร์คเอาต์พุตแล้วเก็บข้อมูลไว้ในบัฟเฟอร์เอาต์พุต คำสั่งนี้เข้าได้ต่อเมื่อบัฟเฟอร์เอาต์พุตว่างอยู่

D1 เขียนพอร์คเอาต์พุต ข้อมูลแรกที่เข้ามาที่เขียนในพอร์ค 60H จะใส่ลงไปในพอร์คเอาต์พุตของคอนโทรลเลอร์ (8042)

อนึ่งบิต 0 ของพอร์คเอาต์พุตของคอนโทรลเลอร์ต่อกับรีเซตของระบบ

EO อ่านอินพุตทดสอบ คำสั่งนี้ทำให้คอนโทรลเลอร์อ่าน T_0 และ T_1 และข้อมูลที่ได้จะเก็บไว้ในบัฟเฟอร์เอาต์พุต บิตข้อมูลเป็น 0 แทน T_0 บิตข้อมูลเป็น 1 แทน T_1

FO-FF ฟลัสซ์ของพอร์คเอาต์พุต บิต 0 ถึงบิต 3 ของเอาต์พุตของพอร์คคอนโทรลเลอร์ส่ง เป็นฟลัสซ์ออกมาโดยมีฟลัสซ์ลอจิก "0" ประมาณ 6 นาโนวินาที บิต 0-3 ของคำสั่งนี้แสดงว่าจะทำให้ฟลัสซ์เบรกกูที่บิตใดของเอาต์พุต ถ้าเป็น 0 แสดงว่าจะมีฟลัสซ์

อนึ่งบิต 0 ของพอร์คเอาต์พุตเป็นการต่อรีเซต ถ้าส่งฟลัสซ์ออกทางบิตนี้จะทำให้รีเซตระบบ

2.15 วงจรกำเนิดเวลาจริงและซีมอสรม

พีซี เอพีมีข้อแตกต่างกับพีซี เอ็กซ์ทีคือ มีนาฬิกาจริงอยู่ที่สามารถปรับระยะเวลาเองอย่างอิสระมีติ มีแบตเตอรี่สำรองอยู่ ทำให้นาฬิกาเดินได้ตลอดเวลา ซีพียูได้นี้คือซีพียูจิโอร่า MC146818 โดยมี RAM อยู่ภายในเพื่อเก็บข้อมูลสถานะและเวลา การเลือกซีพียูมอสเพราะต้องการให้กำลังงานต่ำมาก จึงใช้กับแบตเตอรี่แบบลิเทียมก้อนเล็ก ๆ ได้นานเป็น ปี ๆ

วงจร MC146818 นี้ต่อเข้ากับพื้ฟ้าสำรองแบตเตอรี่ โดยมี MC14069 เป็นวงจรมกำเนิดสัญญาณเวลา 32.768 กิโลเฮิร์ตซ์ ดังนั้นวงจรสำรองพื้ฟ้าจึงต้องสนองตอบต่อซีพียูทั้งสองนี้ได้ตลอดเวลา แม้จะเลิกจ่ายพื้ฟ้าให้กับระบบแล้ว

MC146818 นี้จะส่งสัญญาณอินเตอร์รัพท์ทาง IRQ8 ให้กับระบบอย่างต่อเนื่องเพื่อทำให้ซีพียูอ่านข้อมูลเวลาจากซีพียู เพื่อนำไปปรับปรุงเวลาของระบบ

โปรแกรมที่เขียนทางด้าน 80286 นี้จะมองเห็นแรมในซีพียู 64 ไบต์ โดย 14 ไบต์แรกเป็นเวลาและปฏิทิน

การอ่านซีมอสรม (CMOS RAM) จะทำได้ด้วยการส่งค่าแอดเดรสของซีมอสรมออกมาทางพอร์ค 70H เสียก่อน ค่าของแอดเดรสจะได้รับการแลตซ์ไว้ภายในหลังจากนั้นเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จึงเขียนหรืออ่านทางพอร์ตหมายเลข 71H

ข้อมูลในซีมอสแรมนี้มีความสำคัญมาก ดังนั้นการเขียนข้อมูลหรือปรับปรุงข้อมูลบาง
ไบต์จำเป็นต้องแก้ไขไบต์ตรวจสอบผลรวมด้วย การเก็บข้อมูลทั้ง 64 ไบต์เป็นดังนี้

ข้อมูลเกี่ยวกับนาฬิกา ไบต์ 00-0D จำนวน 14 ไบต์ (ไม่นำข้อมูลมาตรวจสอบผลรวม)

ไบต์ 00 เวลาหน่วยวินาที

ไบต์ 01 หลักวินาทีที่ค้างเวลาไว้

ไบต์ 02 เวลาหน่วยนาฬิกา

ไบต์ 03 หลักนาฬิกาที่ค้างเวลาไว้

ไบต์ 04 หลักชั่วโมง

ไบต์ 05 หลักชั่วโมงที่ค้างเวลาไว้

ไบต์ 06 วันที่ในสัปดาห์

ไบต์ 07 วันที่ของเดือน

ไบต์ 08 เดือน

ไบต์ 09 ปี

ไบต์ 0A รีจิสเตอร์แสดงสถานะ A

ไบต์ 0B รีจิสเตอร์แสดงสถานะ B

ไบต์ 0C รีจิสเตอร์แสดงสถานะ C

ไบต์ 0D รีจิสเตอร์แสดงสถานะ D

ไบต์ 0E เป็นไบต์แสดงสถานะการตรวจสอบ เช่น ตรวจสอบแหล่งจ่ายไฟเลี้ยง
ทฤษฎีจากการจ่ายให้นาฬิกา ตรวจสอบผลรวมการติดตั้งระบบนิคจากที่กำหนด ขนาดของหน่วย
ความจำอะแดปเตอร์ฮาร์ดดิสก์เวลาที่อ่านได้ผิดพลาด

ไบต์ 0F แสดงสถานะของไฟเลี้ยง

ไบต์ 10 แสดงสถานะการติดตั้งฟลอปปีดิสก์แบบ 1.2 MB หรือ 360 KB หรืออื่น ๆ

ไบต์ 11 สงวนไว้

ไบต์ 12 แสดงการติดตั้งฮาร์ดดิสก์โดยบอกชนิดของฮาร์ดดิสก์

ไบต์ 13 สงวนไว้

ไบต์ 14 บอกสถานะของคอนโทรลเลอร์เรชั่นของระบบ

ไบต์ 15, 16 บอกขนาดของหน่วยความจำบนเมนบอร์ด

ไบต์ 17, 18 บอกขนาดหน่วยความจำที่ขยาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บท 19 ถึง 20 สนวนไว้

บท 28 และ 29 ใช้สำหรับตรวจสอบ check sum

บท 30 และ 31 บอกขนาดหน่วยความจำที่ขยาย

บท 32 บอกตัวเลข BCD เป็นศตวรรษให้บออส


บท 33 แพลตฟอร์ม

ในการใช้งานพีซีเอทีบออสจะตรวจสอบหน่วยความจำนี้ทุกครั้งที่เริ่มต้นระบบ

หากแบตเตอรี่หายไปที่ข้อมูลในซีเอ็มอสเริ่มหายไ้ จะทำให้ระบบไม่สามารถทำงานได้


การทำงานใด ๆ ของระบบจะได้รับการคิดค่าเริ่มต้นไว้ที่บออส โปรแกรมบออสจะกำหนดค่าต่าง ๆ เหล่านี้เอาไว้ การศึกษาให้เข้าใจระบบนี้ได้ดีควรจะต้องรู้เรื่องฮาร์ดแวร์คือ วงจรของระบบและคู่มือการทำงานต่าง ๆ ในโปรแกรมบออส






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.27



รูปที่ 2.28

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อวัตถุประสงค์เฉพาะเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.29

บทที่ 3

อินเตอร์เฟส การ์ด

3.1 บทนำ

ปัจจุบัน คอมพิวเตอร์ได้มีบทบาทในสังคมเพิ่มมากขึ้น ช่วยในการอำนวยความสะดวก และความบันเทิง ทั้งในชีวิตประจำวัน และในการทำงานต่าง ๆ ตลอดจนในงานอุตสาหกรรม ทั้งนี้เพราะคอมพิวเตอร์ทำงานได้อย่างรวดเร็ว และถูกต้อง ดังนั้น การศึกษาการทำงานของเครื่องคอมพิวเตอร์ และศึกษาลักษณะการนำเครื่องคอมพิวเตอร์มาใช้งานต่าง ๆ จึงมีความสำคัญ และจำเป็นมากยิ่งขึ้น

ในบทนี้จะกล่าวถึงหลักการในการนำเอาคอมพิวเตอร์ มาประยุกต์ใช้งาน ซึ่งจำเป็นที่จะต้องรู้จักกับการเชื่อมต่อระหว่างอุปกรณ์ภายนอก วิชาใช้หลักการ Interface ซึ่งจำเป็นที่จะต้องทราบถึงโครงสร้างของ เครื่องคอมพิวเตอร์ และอุปกรณ์ชิ้นส่วนต่าง ๆ ที่นำมาใช้พอสมควร รวมถึงการจัดแอดเดรสสำหรับหน่วยความจำและพอร์ตไอโอ ต่าง ๆ ภายในไอบีเอ็ม พีซี ซึ่งจะแสดงถึงแอดเดรสต่าง ๆ ที่ถูกใช้งานในพอร์ต ไอโอ และหน่วยความจำนอกจากนี้จะได้กล่าวถึง เทคนิคการติดตั้งในแบบต่าง ๆ ด้วย

3.2 การจัดแอดเดรสสำหรับอินพุต เอาท์พุตพอร์ต ในไอบีเอ็ม พีซี

ในการควบคุมและตรวจสอบสภาวะการทำงาน รวมทั้งการอ่านข้อมูลจากอุปกรณ์ที่เป็นชิปอินพุตหรือการ์ดต่าง ๆ ที่เข้าในระบบของ ไอบีเอ็ม พีซี นั้น จะกระทำโดยผ่านทางพอร์ต ไอโอของระบบ ดังนั้นในการที่จะใช้งานหรือควบคุมการทำงานของอุปกรณ์เหล่านี้ จึงจำเป็นต้องศึกษาถึงวิธีการควบคุมพอร์ตไอโอต่าง ๆ ของระบบด้วย และเนื่องจากการควบคุมหรือติดต่อกับ พอร์ต เหล่านี้ต้องกระทำโดยการอ้างถึงแอดเดรสของพอร์ตไอโอ เหล่านี้โดยตรง เราจึงจำเป็นต้องศึกษาถึงหลักการอ้างแอดเดรสบนไอบีเอ็ม พีซี ด้วย

การอ้างแอดเดรสบนไอบีเอ็ม พีซี เอที (รหัสพืษุ 80286) ถูกออกแบบมาให้ใช้แอด

พอร์คสูงสุดเพียง 1024 พอร์ค ใน 1024 พอร์คนี้ยังแบ่งออกเป็น 2 ส่วน(ส่วนละ512 พอร์ค) วิชาใช้ข้อมูลในบิต A9 ถ้าA9เป็น "0" เราจะอ่านข้อมูลได้เฉพาะพอร์คของชิปชัพพอร์คต่าง ๆ ที่อยู่บนเมนบอร์ดของไอบีเอ็ม พีซี แต่ถ้า A9 เป็น "1" ก็จะอ่านข้อมูลได้เฉพาะจากพอร์คของ การ์ดต่าง ๆ เท่านั้น

ดังนั้นถ้าเราต้องการสร้างแผ่นเชื่อมรยงกับไอบีเอ็ม พีซี จึงต้องเลือกแอดเคเรสสำหรับพอร์คที่อยู่บนการ์ดตามที่แสดงไว้ในตารางที่ 3.1 สำหรับโครงการงานปริญญาโทนี่จะเลือก แอดเคเรสของพอร์คช่วง 300H-31FH ซึ่งใช้กับบรรดาพอร์ทการ์ด ทั้งนี้เพื่อความสะดวกของผู้ ออกแบบและป้องกันการอ้างพอร์คซ้ำกับพอร์ทที่มีอยู่ แต่ก็สามารถใช้งานในเบอร์พอร์คได้ถ้าไม่มี การ์ดนั้นติดตั้งอยู่ในระบบ

ตารางที่ 3.1 การใช้งานแอดเคเรสสำหรับพอร์คบนไอบีเอ็ม พีซี

หมายเลขพอร์ค	ชื่ออุปกรณ์
000H - 01FH	ดีเอ็มเอ็มเอคอนโทรลเลอร์หมายเลข 1,8237A-5
020H - 03FH	อินเทอร์รัพท์คอนโทรลเลอร์หมายเลข 1,8259A
040H - 05FH	ไทมเมอร์ 8254-2
060H - 06FH	8042 คีย์บอร์ด
070H - 07FH	นาฬิกา และ NMI และซิมอสแรม
080H - 09FH	DMA เพจรีจิสเตอร์
0A0H - 0BFH	อินเทอร์รัพท์คอนโทรลเลอร์หมายเลข 2,8259A
0C0H - 0DFH	ดีเอ็มเอ็มเอคอนโทรลเลอร์หมายเลข 2,8237A-5
0F0H	เคสียร์โปรเซสเซอร์คณิตศาสตร์
0F1H	รีซีทโปรเซสเซอร์คณิตศาสตร์
0F8H - 0FFH	โปรเซสเซอร์คณิตศาสตร์
1F0H - 1F8H	ฮาร์ดดิสค์

ตารางที่ 3.1 การใช้งานแอดเดรสสำหรับพอร์ตบนไอพีเอ็ม พีซี (ต่อ)

หมายเลขพอร์ต	ชื่ออุปกรณ์
200H - 207H	เกมไอโอ
278H - 27FH	พอร์ต เครื่องพิมพ์หมายเลข 2
28FH - 2FFH	พอร์ตอนุกรมหมายเลข 2
300H - 31FH	บริบทไทม์มาร์ค
360H - 36FH	สำรอง
378H - 37FH	พอร์ต เครื่องพิมพ์หมายเลข 1
380H - 38FH	SDLC, ไบซิงค์ 2
3A0H - 3AFH	ไบซิงค์ 1
3B0H - 3BFH	วงจรมินิและ เครื่องพิมพ์
3C0H - 3CFH	สำรอง
3D0H - 3DFH	จอภาพสี
3F0H - 3F7H	ควบคุมคิสเกตต์
3F8H - 3FFH	พอร์ตอนุกรมหมายเลข 1

3.3 เทคนิคการรีเซ็ตแอดเดรส

วงจรรีเซ็ตแอดเดรสถือว่าเป็นหัวใจสำคัญของการอินเตอร์เฟสระหว่าง เมนบอร์ดกับ อุปกรณ์ไอโอพอร์ต จะอยู่ร่วมกันเพื่อทำหน้าที่สองอย่าง คือ กำหนดค่าให้เป็นพอร์ตอินพุตอ่านข้อมูลหรือให้พอร์ตเอาต์พุตเขียนข้อมูลบนอุปกรณ์ อินพุต/เอาต์พุต สัญญาณที่จะค้องนำมาใช้เพื่อเป็น ตัวเลือกกระบวนการที่เหมาะสมที่ CPU จะติดต่อกับอุปกรณ์ อินพุต/เอาต์พุต หรืออุปกรณ์อินพุต/

เอาต์พุตติดต่อกับ CPU คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แอดเดรส ใช้ตั้งแต่ A₀ - A₉ (10 บิต) สำหรับแอดเดรสพอร์ต

IOR แอดดีทที่ลอจิก "0" เพื่อบอกว่าขณะนี้เป็นการอ่านข้อมูลจากอินพุตพอร์ต

IOW แอดดีทที่ลอจิก "0" เพื่อบอกว่าขณะนี้เป็นการเขียนข้อมูลไปยัง เอาท์พอร์ต

AEN แอดดีทที่ลอจิก "1" เพื่อคีสเอเบิ้ลวงจรรอื่น ๆ ขณะเกิดขบวนการ DMA ใน การดีรัคค์จะใช้ลอจิก "0"

รูปที่ 3.1 แสดงถึงพื้นฐานของการดีรัคค์ซึ่งแยกออกเป็น 3 ส่วน ส่วนแรก เป็นการนำแอดเดรส A₀ - A₉ มาทำการดีรัคค์สร้างสัญญาณ - ADDRESS SEL และนำสัญญาณนี้ ไปรวมกับ -AEN ได้สัญญาณ -I/O SELECT เพื่อแยกว่าเป็นอุปกรณ์ไอโอ ถ้าใช้สัญญาณนี้ ร่วมกับ -IOR จะได้สัญญาณสำหรับเลือกอุปกรณ์อินพุต -IOW จะเป็นสัญญาณสำหรับเลือกอุปกรณ์ เอาท์พุต

เทคนิคการดีรัคค์สามารถแบ่งได้ 2 กลุ่มดังนี้


3.3.1 เทคนิคในการดีรัคค์แอดเดรสแบ่งตามการใช้อุปกรณ์

1. การดีรัคค์แบบใช้ไอซีลอจิก เกทธรรมดา เช่น AND, OR, NOR, NAND และ NOT GATE ในการดีรัคค์มักใช้เมื่อต้องการพอร์ตเพียงพอร์ตเดียว
2. การดีรัคค์แบบ Fixed ใช้ไอซีดีรัคค์เบอร์ต่าง ๆ เช่น 74LS138, 74 LS139 ฯลฯ วิธีการดีรัคค์แบบนี้เป็นวิธีที่ง่ายและสะดวกมักใช้เมื่อต้องการพอร์ตตั้งแต่ 4 พอร์ ตขึ้นไป
3. การดีรัคค์แบบใช้สวิตช์เลือกโดยใช้อิซีเปรียบเทียบระหว่าง 2 อินพุต เช่น EXCLUSIVE-OR หรือไอซีเบอร์ 74LS688 (8 BIT COMPARATOR) การดีรัคค์ทั้งสอง แบบแรกก็กล่าวมามีข้อเสียคือแอดเดรสที่เราเลือกใช้งานนั้น อาจจะซ้ำกับแอดเดรสของการค ี่อื่นที่เรานำมาเพิ่มเข้ามาในระบบภายหลังก็ได้ และอีกข้อหนึ่งคือ ไม่สามารถเปลี่ยนแปลงแอด เดรสได้ เช่นนี้เราสามารถแก้ไขได้โดยการใช้วงจร์ดีรัคค์ที่สามารถเปลี่ยนแปลงค่าแอดเดรสได้ โดยเพียงแต่เปลี่ยนตำแหน่งของสวิตช์ (DIP SW.)

4. การดีรัคค์โดยใช้อิซี PROM (Programmable Read Only Memory) มักจะใช้เมื่อพอร์ตที่เราต้องการมีแอดเดรสแยกกันอย่างอิสระ ต้องมีการโปรแกรมก่อนนำมาใช้ งาน หรืออุปกรณ์ที่ทำการดีรัคค์นั้นมากเกินไปจะนำมาใช้ดีรัคค์ การทำงานที่อยู่บนการคี่ต่าง ๆ มารวมไว้บนการคี่เดียวกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. การที่จะใช้ PAL (PROGRAMMABLE ARRAY LOGIC) และ PLA (PROGRAMMABLE LOGIC ARRAY) เทคนิคการที่จะใช้แบบนี้ต้องเขียนอินพุตและเอาต์พุตให้อยู่ในรูปฟังก์ชันลอจิก และนำโปรแกรมลงบน PAL ชนิดของ PAL มีให้เลือกตามจำนวนอินพุตเอาต์พุตที่เหมาะสม วิธีการข้างต้นสามารถศึกษาได้จากคู่มือ วิธีนี้สามารถลดจำนวนอุปกรณ์วงจรที่ใส่ลงไปได้เหลือเพียง PAL ตัวเดียว



รูปที่ 3.1 แสดงถึงพื้นฐานของการที่จะใช้

3.3.2 เทคนิคการออกแบบวงจรที่จัดตามลักษณะของพอร์ต


การพิจารณาเลือก เทคนิคใดมาใช้ในการที่จะใช้ จึงขึ้นอยู่กับพอร์ตที่เรา

ต้องการมีลักษณะอย่างไร บางครั้งก็จำเป็นต้องนำแต่ละ เทคนิคมารวมกัน วัตถุประสงค์การปริยาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้จัดทำแก้ไขปรับปรุงเนื้อหาในเอกสารนี้ ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นิพนธ์นี้จะสนใจเฉพาะ 3 แบบแรกเท่านั้น เพราะมีการใช้งานทั่วไป ส่วนการใช้ PROM และ PAL นั้นมีความยุ่งยากและซับซ้อนเป็นพิเศษเท่านั้น ดังนั้นจึงจัดการออกแบบวงจรที่โค้ดแอดเดรสแบบต่าง ๆ เพื่อสร้างพอร์คที่เราต้องการ ซึ่งพอจะแบ่งลักษณะของพอร์คได้ 4 ลักษณะดังนี้

1. Single Port Single Address เป็นลักษณะวงจรที่โค้ดที่สร้างพอร์คขึ้นมาเพียงพอร์คเดียวและมีแอดเดรสที่จะติดต่อกับพอร์คนี้เพียงพอร์คเดียว มีโครงสร้างดังรูป



ตัวอย่างที่ 3.1 วงจรนี้รับสัญญาณตั้งแต่ A0 ถึง A9 มาที่โค้ดแอดเดรสทั้งหมด โดยเรากำหนดการที่โค้ดออกที่พอร์ค 300H ดังนั้น A0 ถึง A9 จึงต้องมีลอจิกดังนี้


A9	A8	A7	A6	A5	A4	A3	A2	A1	A0
1	1	0	0	0	0	0	0	0	0

ซึ่งสามารถออกแบบวงจรได้ดังรูปที่ 3.2

2. Single Port Multiple Address เป็นลักษณะวงจรที่โค้ดที่สร้างพอร์คขึ้นมาพอร์คเดียว เช่นกันแต่มีแอดเดรสที่จะติดต่อกับพอร์คนี้ได้หลายเบอร์มีโครงสร้างดัง

รูปที่ 3.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.3 โครงสร้างของ Single Port Multiple Address

วงจรถัดนี้ เราจึงไม่นำสัญญาณแอกเคอเรสมาที่จัดทั้งหมดโดยจะละช่วงแอกเคอเรสที่
ล่างไว้


ตัวอย่างที่ 3.3 กำหนดให้จัดออกพอร์คในช่อง 300H ถึง 31FH ดังนั้นสัญญาณลอจิกของ
แอกเคอเรสมีลักษณะดังนี้

A9	A8	A7	A6	A5	A4	A3	A2	A1	A0
1	1	0	0	0	X	X	X	X	X

ซึ่งสามารถออกแบบวงจรถัดนี้ดังรูปที่ 3.4




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ 3.4 วงจร Single Port Single Address ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.5 วงจร Single port Multiple address

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับนักเรียนเพื่อการศึกษาเท่านั้น ผมในฐานะที่เป็นผู้ประกอบการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. Multiple Port Single Address เป็นลักษณะวงจรถูกที่สร้างพอร์ตขึ้นมาหลายพอร์ต และมีแอดเดรสที่จะติดต่อกับพอร์ตนี้เพียงพอร์ตละหนึ่งแอดเดรสเท่านั้น มีโครงสร้างดังรูปที่ 3.6



รูปที่ 3.6 โครงสร้างของ Multiple Port Single Address


จากวงจรทั้งสองแบบเป็นการตีรหัสแบบพอร์ตเดี่ยว เรามักใช้ไอซีลอจิกเกตธรรมดาในการตีรหัส แต่ถ้าเราต้องการใช้งานมากกว่าหนึ่งพอร์ต เช่น 4 พอร์ต เราจะใช้ไอซีตีรหัสเบอร์ 74LS138 หรือ 74LS139 เลือกช่วงงานการตีรหัส

ตัวอย่างที่ 3.4 กำหนดค่าให้การตีรหัสแอดเดรสมี 4 พอร์ต คือ พอร์ต 300H, 301H, 302H, 303H, 304H, 305H เมื่อนำสัญญาณแอดเดรสมาเขียนลอจิกดูจะมีลักษณะดังนี้

A9	A8	A7	A6	A5	A4	A3	A2	A1	A0	
1	1	0	0	0	0	0	0	0	0	PORT 300H
1	1	0	0	0	0	0	0	0	1	PORT 301H
1	1	0	0	0	0	0	0	1	0	PORT 302H
1	1	0	0	0	0	0	0	1	1	PORT 303H
1	1	0	0	0	0	0	1	0	0	PORT 304H
1	1	0	0	0	0	0	1	0	1	PORT 305H

ซึ่งสามารถออกแบบวงจรได้ดังรูปที่ 3.7


เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.7 วงจร Multiple Port Single Address

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. Multiple Port Multiple Address เป็นลักษณะวงจรที่จัดที่สร้างพอร์ตขึ้นมาหลายพอร์ตและมีแอดเดรสที่จะติดต่อกับพอร์ตนี้ได้พอร์ตละหลายแอดเดรส เป็นช่วงแอดเดรสที่โครงสร้างดังรูปที่ 3.8




รูปที่ 3.8 โครงสร้างของ Multiple Port Multiple Address

ตัวอย่างที่ 3.6 กำหนดให้การตีโค้ดแอดเดรสมี 8 กลุ่ม ซึ่งแอดเดรสทั้ง 8 กลุ่มแสดงได้ดังตารางข้างล่างนี้

กลุ่ม	แอดเดรส
0(Y0)	2F0H - 2F3H
1(Y1)	2F4H - 2F7H
2(Y2)	2F8H - 2FBH
3(Y3)	2FCH - 2FFH
4(Y4)	3F0H - 3F3H
5(Y5)	3F4H - 3F7H
6(Y6)	3F8H - 3FBH
7(Y7)	3FCH - 3FFH


ซึ่งสามารถออกแบบได้ดังรูปที่ 3.9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่ **รูปที่ 3.9** วงจรแบบ Multiple Port Multiple Address ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวอย่างที่ 3.7 การออกแบบวงจรที่ทำการคัดกลุ่มแอดเดรสขนาด 8 แอดเดรส ซึ่งการเรียกกลุ่มแอดเดรสที่จะทำการคัดจะหาได้โดยการเซ็ท Dip Switch ที่ขา Q0 ถึง Q5 ของ ไอซีเบอร์ 74LS688 หน้าหนึ่งของไอซีเบอร์ 74LS688 นี้จะทำการเปรียบเทียบค่าของอินพุต 2 ชุดที่ถูกส่งมาจากขา P0 ถึง P7 และขา Q0 ถึง Q7 ถ้าอินพุตทั้งสองชุดเท่ากันแล้ว เอาท์พุทที่ขา P=Q จะได้เอาท์พุทเป็นลอจิก "0" ดังรูปที่ 3.10




เอกสารนี้เป็นเอกสารที่รูปที่ 3.10 วงจรที่คัด Multiple Port Multiple Address โยชนด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 การเชื่อมต่ออุปกรณ์อินพุต เอาต์พุตกับระบบไมโครคอมพิวเตอร์


3.4.1 การเชื่อมโยงอุปกรณ์อินพุต เอาต์พุตกับระบบขนาดข้อมูล 8 บิต

จากหัวข้อ 3.2 เราได้กล่าวถึงเทคนิคการรีเซ็ตแบบต่าง ๆ ต่อมาจะขอกล่าวถึงการเชื่อมต่ออุปกรณ์อินพุต เอาต์พุตกับระบบไมโครคอมพิวเตอร์ เพื่อรับ-ส่งข้อมูลขนาด 8 บิตรูปที่ 3.11 สืบเนื่องมาจากวงจรรีเซ็ตที่ใช้เลือกพอร์ตโดยควบคุมการรับ-ส่งข้อมูลด้วย -IOR และ -IOW




รูปที่ 3.11 แสดงการเชื่อมต่ออินพุต เอาต์พุต กับระบบไมโครคอมพิวเตอร์

อุปกรณ์ที่หาหน้าที่เป็นบัฟเฟอร์ข้อมูลทางด้านอินพุต ได้แก่ ไอซีเบอร์ 74LS244, 74LS245 ฯลฯ ทางด้านเอาต์พุตเป็นไอซีประเภทเลขชี้ข้อมูล เช่น 74LS373, 74LS374, 74LS377 ฯลฯ อุปกรณ์ทั้ง 2 ชนิดที่กล่าวมาสามารถนำมาต่อ เพื่อรับข้อมูลจากคิพสวิตช์ ส่งข้อมูลไปแสดงผลที่หลอดแอลอีดีได้โดยตรง หรือยังสามารถนำมาต่อเป็นบัฟเฟอร์กันระหว่างอุปกรณ์อินพุต อินพุตชนิดที่โปรแกรมมาดักกับบัสข้อมูล รูปที่ 3.12 แสดงถึงวงจรที่ได้ทำการออกแบบ เพื่อทดสอบการรับ-ส่ง ข้อมูลขนาด 8 บิต รับข้อมูลทางคิพสวิตช์ และแสดงผลทางแอลอีดี ทดสอบการทำงานด้วยคำสั่งโปรแกรมที่บันทึก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ**รูปที่ 3.12 วงจรการทดลอง**มีอนุญาติให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ **รูปที่ 3.13 วงจรการทดลอง** มโนญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.11 แสดงถึงการเข้ารหัส 74LS688 ร่วมกับเอชทีทีแอลซี 74LS138 ในวงจรที่รหัส ที่อินพุตของเอชทีทีแอลซี 74LS688 จะถูกเซตค่าไว้ให้ตรงกับแอสเคอเรสที่โครงการ ซึ่งสามารถเปลี่ยนแปลงค่าได้

3.4.2 การเชื่อมโยงอุปกรณ์อินพุต เอาต์พุตกับระบบขนาดข้อมูล 16 บิต

ในโครงการนี้มีจุดประสงค์หลักคือ โครงการสร้างแผนวงจรอินเทอร์เฟซบน ไอพีเอ็มพีซี เอที เราทราบแล้วว่า การเชื่อมโยงทางได้รคยการสร้างแผนวงจรอินเทอร์เฟซ เลียบลงบนช่องสล๊อตที่ได์เทรียมมาไว้ โครงสร้างของสล๊อตเอที (เอที บัส) จะมีสัญญาณส่วนที่ เพิ่มจาก เอชทีที 36 ขา สัญญาณที่นำมาใช้มีดังนี้


สัญญาณข้อมูล D8-D15 เป็นสัญญาณข้อมูล 8 บิตบน ที่ใช้ติดต่อกับหน่วย ความจำและอุปกรณ์อินพุต เอาต์พุต ถ้ามีการติดต่อกับบัสข้อมูล 8 บิตบน จะสามารถตรวจสอบ ได้จากสัญญาณ -SBHE

สัญญาณ -SBHE (เฉพาะรุ่น เอที) เป็นขาสัญญาณที่ใช้แสดงว่ามีการรับส่ง ข้อมูลในบิตที่ D8-D15

สัญญาณ -I/O CS16(เฉพาะรุ่น เอที)เป็นขาสัญญาณที่ใช้บอกระบบว่าต้อง การรับส่งข้อมูลกับอุปกรณ์อินพุต เอาต์พุต ครั้งละ 16 บิต ,1 WAIT STATE(ต้องงให้สัญญาณ ขานี้เป็น"0") และมีกระแสซิงค์ 20 มิลลิแอมป์ ขับโดยไอซีประเภทคอลเลคเตอร์เปิดหรือ บัฟเฟอร์แบบ 3 สภาวะ


รูป 3.13 เป็นบล็อกไดอะแกรมของการเชื่อมโยงอุปกรณ์อินพุต เอาต์ พูตกับระบบ ขนาดข้อมูล 16 บิต โดยปกติแล้วอุปกรณ์อินพุต เอาต์พุตจะมีขนาด 8 บิต ดังนั้นถ้า โครงการขนาดข้อมูล 16 บิตต้องใช้อุปกรณ์ 2 ชุด คือ ชุดสำหรับ 8 บิตบน(D8-D15) และ 8 บิตล่าง(D0-D7) การที่รหัสแอสเคอเรสจะต้องสร้างสัญญาณเลือกชิปไบท์ค่า (D0-D7) และไบท์ สูง (D8-D15) จากการทดลองสามารถแบ่งการสร้างสัญญาณเลือกชิปได้อีก 3 วิธี

1. ใช้สัญญาณเลือกชิปสัญญาณเดียว (หมายเลขพอร์คเดียว)เลือกชิปไบท์ค่า (D0-D7) และไบท์สูง (D8-D15)




รูปที่ 3.14 บล็อกโคแอดแกรมของการเชื่อมโยงอุปกรณ์อินพุต เอาต์พุตกับระบบ

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้拿去ไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.15 สัญญาณเลือกชิปสัญญาณเดียว

2. สัญญาณเลือกชิป 2 สัญญาณ (เบอร์พอร์ค 2 เบอร์เรียงกัน)



รูปที่ 3.16 สัญญาณเลือกชิป 2 สัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. ใช้สัญญาณ AO และ -SBHE ใช้เลือกไบต์สูงและไบต์ต่ำ รูปที่ 3.16 พิจารณาสมภาวะลอจิกของทั้ง 2 สัญญาณ สัญญาณทั้ง 2 นี้จะใช้แสดงการติดต่อกับอินพุท เอาต์พุทพอร์คเป็นแบบไบต์หรือเวิร์ค สภาวะต่างๆ เป็นดังนี้

ตารางที่ 3.2 การทำงานของ AO และ -SBHE

-SBHE	AO	การทำงาน
0	0	การกระหนาบแบบเวิร์ค (word access)
0	1	ไบต์คู่ (ไบต์ต่ำ)
1	0	ไบต์คี่ (ไบต์สูง)
1	1	ไม่ใช้งาน

รูปที่ 13.17 เป็นวงจรถูกออกแบบเพื่อทดสอบการรับส่งข้อมูลแบบ 16 บิต ทางด้านอินพุทเข้าไอซี 74LS245 เป็นบัฟเฟอร์ข้อมูลทางอินพุทพอร์ค และเอาต์พุทพอร์คเข้าไอซีแบบเลขที่ 74LS373 ในส่วนของการตีค่าเข้าไอซี 74LS688 สร้างสัญญาณ -IOSEL หรือ -GROUP SEL โดยสัญญาณแอกเคอเรส A2-A9 จะต่อกับขา P0-P7 ตามลำดับ เพื่อเปรียบเทียบกับอินพุทด้าน Q ซึ่ง Q6-Q7 เป็นลอจิก "1" Q4-Q5 เป็นลอจิก "0" และ Q0-Q3 ต่อกับคิพสวิตช์สามารถปรับเปลี่ยนแอกเคอเรสได้ เมื่ออินพุททางด้าน P=Q จะได้เอาต์พุท P=Q เป็น "0" ช่วงแอกเคอเรสดังนี้

A9	A8	A7	A6	A5	A4	A3	A2	A1	A0	
1	1	0	0	X	X	X	X	X	X	พอร์คช่วง 300H-33FH

เมื่อให้สัญญาณ P=Q เป็น "0" (-IOSEL หรือ -GROUP SEL) เมื่อนำมาออร์กับ -IORD เป็นสัญญาณสำหรับอ่านเข้าอินพุท และนำมาออร์กับสัญญาณ -IOW จะได้

สัญญาณสำหรับอินพุตเอาต์พุต สัญญาณ -GROUP SEL จะต้องนำมาออร์กับ "0" เพื่อสร้างสัญญาณ -IO CS16 เป็นอินพุตของสลิต ในช่วงที่ต้องการอ่านข้อมูลจากอินพุตพอร์ทครึ่งละ 16 บิตเท่านั้นถ้าสัญญาณ -IO CS16 เป็น "0" ตลอดจะทำให้เครื่องแสงค์


ไอซี 74LS139 U2A ทาหน้าที่อินพุตเอาต์พุตพอร์ท ที่ขา G จะได้รับสัญญาณ $[-\text{IORD}] + [-\text{IO SEL}]$ ส่วน U2B ทาหน้าที่อินพุตเอาต์พุตพอร์ท ที่ขา G จะได้รับสัญญาณ $[-\text{IOW}] + [-\text{IO SEL}]$ สามารถเขียนเป็นสภาวะทางลอจิกได้ดังนี้


ที่ U2A:

$[-\text{IORD} + -\text{IO SEL}]$	A1	$-\text{SBHE}$	A0	OUTPUT [Y]	
0	0	1	0	Y0	อ่านไบต์ค่า
0	0	0	1	Y1	อ่านไบต์สูง
0	0	0	0	Y0, Y1	อ่านแบบเวิร์ด
0	1	1	0	Y2	อ่านไบต์ค่า
0	1	0	1	Y3	อ่านไบต์สูง
0	1	0	0	Y2, Y3	อ่านแบบเวิร์ด

ที่ U2B:

[-IOW + -IO SEL]	A1	-SBHE	A0	OUTPUT [Y]	
0	0	1	0	Y0	เขียนไบต์ต่ำ
0	0	0	1	Y1	เขียนไบต์สูง
0	0	0	0	Y0, Y1	เขียนแบบเวิร์ด
0	1	1	0	Y2	เขียนไบต์ต่ำ
0	1	0	1	Y3	เขียนไบต์ค่าไบต์
0	1	0	0	Y2, Y3	เขียนแบบเวิร์ด






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูปที่ 3.17 ที่ 16 บิต อินพุต-เอาต์พุตที่นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 8255 PPI

หลักการเบื้องต้นของ 8255

เป็นไอซี 40 ขา ตัวไอซี 8255 ได้รับการออกแบบมาเพื่อให้มีสัญญาณเชื่อมเรียงกับ 8080 แต่สัญญาณนี้เหมาะที่จะใช้กับ IBM PC ได้ดีเช่นเดียวกัน 8255 เป็นไอซีที่ถือเป็นพอร์ตาให้กับไมโครโปรเซสเซอร์ได้ 3 พอร์ต โดยมีโครงสร้างพื้นฐานแสดงด้วยบล็อกไดอะแกรมได้ดังรูปที่ 3.18




รูปที่ 3.18 ไดอะแกรมของไอซี 8255

การเรียกพอร์ตของ 8255 จะเรียกพอร์ตว่า พอร์ต A,B และ C โดยพอร์ต C แยกเป็น 2 ส่วน คือ PC₀ - PC₃ เรียกว่าพอร์ต C ล่าง จำนวน 4 บิต และพอร์ต C บน PC₄ - PC₇ ที่พิเศษคือ พอร์ตทุกพอร์ตเป็นได้ทั้ง พอร์ตอินพุต และเอาต์พุต

3.5.1 ขาต่าง ๆ ของ 8255

เพื่อให้เข้าใจวิธีต่อใช้งานต่าง ๆ ระหว่าง IBM PC/AT กับ 8255 จึงจำเป็นต้องเข้าใจความหมายและตำแหน่งของขาต่าง ๆ เสียก่อน ขาทั้ง 40 ขา ของไอซี ประกอบด้วย

D₀ - D₇ เป็นขาข้อมูลของอินพุต-เอาต์พุต ที่จะต้องผ่านเข้าออกจากส่วนนี้ D₀ - D₇ จึงต้องต่อเข้ากับระบบบัสของไมโครโปรเซสเซอร์ เพื่อให้ไมโครโปรเซสเซอร์ สามารถอ่านหรือเขียนข้อมูลออกทางพอร์ตผ่านทางบัสนี้



รูปที่ 3.19 โค้ดแแกรมการทำงานของ 8255

CS (เลือกชิพ) ขานี้เป็นขาอินพุตที่จะรับสัญญาณจากภายนอก เพื่อเลือกชิพ 8255 นี้โดยเมื่อขานี้เป็นลอจิก "0" จะทำให้ตัว 8255 ต่อเข้ากับระบบของบัสของไมโครโปรเซสเซอร์เพื่อให้ไมโครโปรเซสเซอร์เขียนหรืออ่านข้อมูลออกจากพอร์ตได้

RD ขาสัญญาณการอ่านเป็นสัญญาณอินพุตที่จะส่งมาจาก CPU เมื่อสัญญาณที่ขานี้เป็น "0" และ CS เป็น "0" ตัว 8255 จะทำให้ตัวชิพอ่านข้อมูลจากบัส ในขณะที่เป็นอินพุต

WR ขาสัญญาณการเขียน จะแอกทีฟเมื่อสัญญาณ WR เป็น "0" และ CS เป็น "0" สัญญาณนี้จะมาจาก CPU เมื่อต้องการเขียนข้อมูลลงบนพอร์ตที่กำหนด


A₀ - A₁ ขาแอกเคเรส ลอจิกของขาทั้งสองข้าง จะถอดรหัสเป็น 4 เพื่อกำหนดรีจิสเตอร์ภายในที่เชื่อมต่อกับพอร์ตอินพุต-เอาต์พุตของ 8255

RESET ขารีเซต เป็นสัญญาณที่ส่งจากภายนอกเข้ามาทำการรีเซต 8255 เพื่อเคลียร์สถานะต่าง ๆ ของ 8255 เมื่อ 8255 ได้รับการรีเซต มันจะกลับเข้าสู่โหมด

อินพุตหรือทุกพอร์ตเป็นพอร์ตอินพุต

PA₀ - PA₇ เป็นสายสัญญาณที่พอร์คของ 8255 ที่ชื่อพอร์ค A การเลือกพอร์คจะเลือกพอร์คโดยขาแอดเดรส A₀ - A₁

PC₀ - PC₁ เป็นสายสัญญาณที่พอร์ค C ของ 8255 การกำหนดพอร์คนี้จะได้รับการกำหนดโดยขาแอดเดรส A₀ - A₁ พอร์ค C นี้แบ่งเป็น 2 กลุ่ม คือกลุ่ม PC₀ - PC₃ และกลุ่ม PC₄ - PC₇



รูปที่ 3.20 แสดงตำแหน่งการวางขาของ 8255

3.5.2 MODE การทำงานของ 8255


การเลือกการทำงานของ 8255 สามารถให้ทำงานได้หลายรูปแบบ โดยเรียกแต่ละแบบว่า โหมด (MODE) ต่าง ๆ มีอยู่ 3 โหมด คือ โหมด 0 โหมด 1 และโหมด 2

1. โหมด 0

โหมด 0 เป็นโหมดที่กำหนดให้ พอร์คทุกพอร์ค บนตัว 8255 เป็นพอร์คอินพุต-เอาต์พุต แบบพื้นฐาน รูปแบบความเป็นไบเทจมีทั้งสิ้น 16 รูปแบบ ตามลักษณะของพอร์ค A,B,C บน และ C ล่าง ลักษณะควบคุมแต่ละรหัสควบคุมแต่ละแบบ จะเป็นดังรูปที่

3.22 และ 3.23









เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้











รูปที่ 3.21 ความหมายและบิตต่าง ๆ ของรหัสควบคุม

ตารางที่ 3.3 ตารางแสดงสัญญาณแต่ละ PORT

A		B		GROUP A			GROUP B	
D ₄	D ₃	D ₁	D ₀	PORT A	PORT C (UPPER)	#	PORT B	PORT C (LOWER)
0	0	0	0	OUTPUT	OUTPUT	0	OUTPUT	OUTPUT
0	0	0	1	OUTPUT	OUTPUT	1	OUTPUT	INPUT
0	0	1	0	OUTPUT	OUTPUT	2	INPUT	OUTPUT
0	0	1	1	OUTPUT	OUTPUT	3	INPUT	INPUT
0	1	0	0	OUTPUT	INPUT	4	OUTPUT	OUTPUT
0	1	0	1	OUTPUT	INPUT	5	OUTPUT	INPUT
0	1	1	0	OUTPUT	INPUT	6	INPUT	OUTPUT
0	1	1	1	OUTPUT	INPUT	7	INPUT	INPUT
1	0	0	0	INPUT	OUTPUT	8	OUTPUT	OUTPUT
1	0	0	1	INPUT	OUTPUT	9	OUTPUT	INPUT
1	0	1	0	INPUT	OUTPUT	10	INPUT	OUTPUT
1	0	1	1	INPUT	OUTPUT	11	INPUT	INPUT
1	1	0	0	INPUT	INPUT	12	OUTPUT	OUTPUT
1	1	0	1	INPUT	INPUT	13	OUTPUT	INPUT
1	1	1	0	INPUT	INPUT	14	INPUT	OUTPUT
1	1	1	1	INPUT	INPUT	15	INPUT	INPUT



เอกสารนี้เป็นเอกสารที่สงวนรูปที่ 3.22 แสดงลักษณะการใช้งานของ MODE 0 นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรนำมาใช้




รูปที่ 3.23 แสดงลักษณะการทำงานของ MODE 0 (ต่อ)

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่ควรละเมิดใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. โหมด 1

การทำงานของ 8255 ในโหมดที่หาให้อินพุต-เอาต์พุต มีการตรวจสอบสัญญาณ (HANDSHAKING) โดยใช้อินพุต-เอาต์พุตของพอร์ต A และ B เป็นหลัก และใช้พอร์ต C บน เป็นสัญญาณ handshake ของพอร์ต A ส่วนพอร์ต C ล่าง เป็นสัญญาณ handshake ของพอร์ต B



รูปที่ 3.24 โครงสร้างของการจัดสัญญาณ HANDSHAKE

ตารางที่ 3.4 หน้าที่ต่าง ๆ ของพอร์ต C เป็นสัญญาณ handshake เมื่อ 8255 ทำงาน Mode 1

PC	IN	OUT
PC0	.INTR _a	INTR _a
PC1	IBF _a	OBF _a
PC2	STB _a	ACK _a
PC3	INTR _b	INTR _b
PC4	STB _b	VO
PC5	IBF _b	VO
PC6	VO	ACK _b
PC7	VO	OBF _b

แนวความคิดของการใช้อินพุต-เอาต์พุตแบบ handshake ก็เพื่อให้มีการซิงโครไนซ์ ระหว่างอุปกรณ์ภายนอกที่ทำงานได้เข้ากับการทำงานของคอมพิวเตอร์ที่ทำงานได้เร็ว เช่น เครื่องพิมพ์ ทำงานได้ช้าเมื่อคอมพิวเตอร์ส่งตัวอักษรตัวแรกมาพิมพ์ เครื่องพิมพ์รับตัวอักษร และกำลังจะพิมพ์คอมพิวเตอร์ก็ส่งตัวที่ 2 และตัวที่ 3 ตามมา ทำให้การประมวลผลของอุปกรณ์เครื่องพิมพ์ทำงานไม่ทัน อาจทำให้ข้อมูลเสียหาย ดังนั้น เครื่องพิมพ์จึงส่งสัญญาณบอกคอมพิวเตอร์ว่า อย่าเพิ่งส่งมาเพราะยังไม่พร้อมรับ

ลักษณะของการรับส่งข้อมูล อินพุต-เอาต์พุต แบบมี handshake แสดงได้ดังรูป 3.24 และ PA₀ - PA₇ เป็นอินพุตโดยมีพอร์ต C เป็นสัญญาณ handshake ดังแผนผังงานรูปที่ 3.40

เมื่อโปรแกรม 8255 เป็นโหมด 1 แล้วตัว 8255 จะให้พอร์ต C เป็นสัญญาณควบคุมโดยแต่ละบิตของพอร์ต เป็นไปตามที่กำหนดไว้แล้วดังตารางที่ 3.9

โดยปกติ 8255 ยังให้สัญญาณอินเทอร์รัพท์แบบบอก ซึ่งใช้ด้วยสัญญาณอินเทอร์รัพท์ของ 8255 จะเกิดขึ้นที่ขา PC₀ และ PC₃ โดยที่บัฟเฟอร์พร้อมแล้ว และต้องการให้ซีพียูส่งอินพุต หรือเอาต์พุตมาที่บัฟเฟอร์ สัญญาณอินเทอร์รัพท์ที่เกิดขึ้น สังเกตว่าสัญญาณอินเทอร์รัพท์เป็นสัญญาณแอกทีฟลอจิก "1" ซึ่งตรงกับของ 8080 เมื่อเข้ากับ IBM สัญญาณ INT ของ IBM จะรับด้วยลอจิก "0"

โครงสร้างการ handshake ของ 8255 แสดงด้วยสัญญาณทางไฟฟ้าได้ดังรูปที่ 3.26 สังเกตว่าการทำงานของ 8255 เกี่ยวกับสัญญาณ RD และ WR ซึ่งจะทำการสัญญาณควบคุมเปลี่ยนแปลงไป


การตรวจสอบสัญญาณซึ่งกันและกันนี้ เป็นวิธีการรับส่งที่มีประสิทธิภาพ เช่น ในการใช้อินพุตเมื่ออุปกรณ์ภายนอกต้องการส่งข้อมูลให้ซีพียูก็จะส่งข้อมูลแบบขนานเข้ามาพร้อมทั้งสไตรบ (STB) บอก 8255 ตัว 8255 จะนำข้อมูลนั้นไปเก็บไว้ในรีจิสเตอร์ภายในก่อน แล้วส่งสัญญาณบอกบอกว่าบัฟเฟอร์ยังเต็มอยู่นะ (IBF) อย่าเพิ่งส่งมาอีก ครั้นเมื่อซีพียูอ่านข้อความจากรีจิสเตอร์ไปแล้ว ส่วนของสัญญาณบัฟเฟอร์อินพุต (IBF) ก็จะบอกว่าว่างแล้วส่งมาให้อุปกรณ์ภายนอกก็จะส่งมาให้อีก

ทานองเดียวกัน สำหรับพอร์ตเอาต์พุต เมื่อซีพียูส่งข้อมูลออกมาทางพอร์ตเอาต์พุตให้กับ 8255 ตัว 8255 ก็จะรับไว้ในรีจิสเตอร์ภายใน พร้อมทั้งส่งสัญญาณออกไปบอกอุปกรณ์ภายนอกว่าเอาต์พุตบัฟเฟอร์ของฉันมีข้อมูลอยู่นะ (OBF) มาอ่านเอาเบสิ อุปกรณ์

ภายนอกเมื่อทราบ และพร้อมจะอ่านก็จะส่งสัญญาณตอบรับ (ACK) พร้อมกับอ่านข้อมูลไป โดยสัญญาณ ACK จะมีความหมายว่า อ่านข้อมูลของเธอบนแล้วนะ ตัว 8255 ก็จะตอบกลับว่า บัฟเฟอร์ว่างแล้ว เธอรอก่อนนะ จะมีข้อมูลใหม่ส่งมาให้อีก


ในกรณีที่ระบบแรมหมด 1 นั้น เราจะทำให้หัสควบคุมเป็น 101 (I/O) 01 (I/O)0 ในส่วน (I/O) หมายถึงถ้าเป็นอินพุตก็เป็น "1" เอาต์พุตก็เป็น "0" โดย I/O ตัวแรกเป็นของพอร์ต A ตัวที่ 2 พอร์ต B เช่น ถ้าต้องการให้พอร์ต A เป็นเอาต์พุต และพอร์ต B เป็นอินพุต เราจะใช้หัสควบคุมเป็น 10100110 หรือ A6H

หากจะพิจารณาการทำงานของชิพจะเห็นว่า ทำอย่างไรจึงเขียน หรืออ่านพอร์ตได้ถูกต้อง วิธีง่ายวิธีหนึ่งคือชิพจะคอยตรวจสอบสัญญาณของ 8255 เช่น กรณีเอาต์พุต ชิพจะคอยอ่านพอร์ต C แล้วตรวจสอบบิต 7 (OBF) หลังจากส่งข้อมูลไปแล้ว ถ้าบิต 7 ยังเป็น "0" แสดงว่ายังไม่ได้รับการสักรับ แต่ถ้าเป็น "1" แล้วแสดงว่าอุปกรณ์ภายนอกรับข้อมูลไปแล้ว สำหรับกรณีอินพุตคอยตรวจสอบจากสัญญาณ IBF ได้เช่นกันว่า มีข้อมูลใหม่เข้ามาหรือยังคือตรวจสอบบิต PC₁ ของพอร์ต C



รูปที่ 3.25 การต่อ 8255 ในแรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.26 แผนผังเวลาการรับ/ส่งข้อมูลแบบ handshake

สรุปทั้งหมด 1

- 1 แบ่งออกเป็น 2 กลุ่มคือ กลุ่ม A และกลุ่ม B
- 2 แต่ละกลุ่มประกอบด้วย DATA PORT 8 BIT และ 4 BIT HAND SHAKING
- 3 สำหรับ 8 BIT DATA จะเป็นได้ทั้ง INPUT/OUTPUT
- 4 ใช้ 4 bit เป็น CONTROL, STATUS ของ DATA 8 BIT

สัญญาณควบคุม ในการรีอินพุท (INPUT SIGNAL CONTROL DEFINATION)

- 1 STB (STORBE INPUT) เป็นขาสัญญาณอินพุท ซึ่งเมื่อเป็น "LOW" ก็ให้แสดงว่าข้อมูลได้ถูกถ่ายเข้ามาใน LATCH เอาไว้
- 2 IBF (INPUT BUFFER FULL F/F) เป็นขาเอาต์พุท เมื่อเป็น "HIGH" ก็แสดงว่าข้อมูลได้ถูกถ่ายเข้ามาใน INPUT แล้วโดยที่ IBF จะถูกเซ็ทที่ขอบขาลงของสัญญาณ STB (FALLING EDGE OF RD INPUT) และถูกรีเซ็ทโดยสัญญาณขอบขาขึ้นของสัญญาณ RD (RISING EDGE OF RE INPUT)
- 3 INTR (INTERRUPT REQUEST) เป็นสัญญาณเอาต์พุทซึ่งใช้ INTERRUPT CPU เมื่ออนุภาค I/O ต้องการขอทำการ INTERRUPT

กับ CPU ฆา INTR จะถูกเซ็ทโดยสัญญาณขาขึ้นของ STB ถ้า IBF เป็น "1" และ INTR จะถูกรีเซ็ทโดยสัญญาณขาลงของสัญญาณ RD ซึ่งแสดงว่า CPU ฆอมรับการ INTERRUPT แล้ว

4 INTE A ถูกควบคุมด้วย BIT SET/RESET ของ PORT C4


5 INTE B ถูกควบคุมด้วย BIT SET/RESET ของ PORT C2

สัญญาณควบคุมในกรณีเอาต์พุต (OUTPUT CONTROL SIGNAL DEFINITION)

- 1 OBF (OUTPUT BUFFER FULL F/F) เป็นฆาสัญญาณเอาต์พุต จะ เป็น "LOW" เพื่อแสดงว่าให้มีการ WRITE ข้อมูลออกมาที่พอร์ตที่กำหนดของ CPU ฆาฆ 8255 ฆได้ OBF F/F จะเซ็ทเป็น "LOW" โดย RISING EDGE ของ WR INPUT SIGNAL
- 2 ACK (ACKNOWLEDGE INPUT) เป็นสัญญาณอินพุต จะ เป็น "LOW" เพื่อแสดงว่าข้อมูลที่พอร์ต A หรือพอร์ต B ของ 8255 ฆได้ถูกรับไป แล้วซึ่ง เป็นสัญญาณตอบรับจากอุปกรณ์ภายนอกที่พอร์ต
- 3 INTR (INTERRUPT REQUEST) เป็นสัญญาณเอาต์พุตซึ่งจะ เป็น "HIGH" เพื่อ INTERRUPT CPU เมื่ออุปกรณ์เอาต์พุตได้รับข้อมูลจาก CPU แล้วฆา INTR จะเซ็ทที่ RISING EDGE ของ ACK ถ้า OBF เป็น "HIGH" INTE จะรีเซ็ทที่ FALLING EDGE ของสัญญาณ WR

3. ฆวมค 2

8255 ฆยังมีฆวมคการฆางานอีกฆวมคหนึ่งคือ ฆวมค 2 ซึ่งฆาได้ เฉพาะพอร์ต A ฆนฆวมคนี้ 8255 จะใช้พอร์ต A ฆาหน้าที่เป็นพอร์ตแบบสองทิศทางคือ สามารถเป็นได้ทั้งอินพุตและเอาต์พุตโดยฆวมคสร้างของพอร์ต A ทั้งอินพุตมี handshake ทั้งคู่ ส่วนพอร์ต C ฆาจะฆาหน้าที่เป็นสัญญาณตรวจสอบแต่ละฆาดังฆวมคที่ 3.5



รูปที่ 3.27 โครงสร้างของพอร์ต A ที่ทำงานแบบพอร์ต 2 ทิศทาง

ตารางที่ 3.5 หน้าที่ของพอร์ต C ในโหมด 2

PORT C LINE	DEFINITION
PC0	IO
PC1	IO
PC2	IO
PC3	INTR _A
PC4	STB _A
PC5	IBF _A
PC6	ACR _A
PC7	OBF _A

สังเกตว่า เมื่อโปรแกรมพอร์ต A เป็นโหมด 2 แล้ว พอร์ต B จะต้อง
 โปรแกรมเป็นโหมด 0 หรือโหมด 1 ก็ได้ ซึ่งการทำงานได้แยกอิสระอีก ในการใช้งานพอร์ต
 แบบ 2 ทิศทางนี้มิได้ใช้กับงานบางประเภท เช่น ใช้ในการรับส่งข้อมูลของพอร์ตมาตรฐาน
 บางประเภท เช่น IEEE 488 หรือใช้เชื่อมโยงระหว่างคอมพิวเตอร์ในการรับส่งข้อมูลสลับ

สรุปหมวด 2 BASIC FUNCTION DEFFINITIONS

- 1 ใช้ GROUP A เพียง GROUP เดียว
- 2 มี 8 BIT PORT ใช้งานเพียงพอร์ตเดียวเป็น BI-DIRECTION BUS PORT (PORT A) และมีพอร์ตสำหรับควบคุมอีก 5 BIT คือ พอร์ต C
- 3 ทั้งอินพุตและเอาต์พุตเป็นแบบ LATCH-SIGNAL ได้
- 4 มีบิตสำหรับควบคุม 5 BIT (พอร์ต C) ใช้สำหรับ CONTROL และ STATUS สำหรับ 8 BIT BI-DIRECTION BUS PORT (PORT A)

สัญญาณควบคุมในการใช้ MODE 2 BI-DIRECTION BUS I/O CONTROL SIGNAL DEFINITION

INTR (INTERRUPT REQUEST) หรือขาสัญญาณ OUTPUT "HIGH"

เมื่อต้องการ INTERRUPT CPU ทั้งการทำงานเป็นอินพุตและเอาต์พุต

กรณีที่ทำงานเป็น OUTPUT

- OBF (OUTPUT BUFFER FULL) OUTPUT SIGNAL "LOW" เมื่อ

ขานี้เป็น LOW แสดงว่าขณะนี้ 8255 ได้รับข้อมูลมาจากพอร์ต A แล้ว

- ACK (ACKNOWLEDGE) INPUT SIGNAL จะเป็น "LOW" เพื่อ

บอกให้รู้ว่า ขณะนี้ได้มีข้อมูลอยู่ที่พอร์ต A แล้ว พร้อมทั้งจะส่งข้อมูล

ออกไปทางพอร์ต A และจะเซ็ทเอาต์พุตเป็นสภาวะ "HIGH"

IMPLEDANCE" เมื่อเป็น "HIGH"

- INTE1 (THE INTERRUPT F/F ASSOCIATED WITH OBF)

เป็นฟลิปฟล็อปภายใน ซึ่งจะสร้างสัญญาณ INTR A โดยทำงานร่วม

กับขา OBF ซึ่งสามารถเซ็ทหรือรีเซ็ทได้ที่ PC6

านกรณี INPUT OPERATION

- STB (STOBE INPUT) เป็นสัญญาณอินพุตเป็น LOW เพื่อมีการ

- IBF (INPUT BUFFER FULL F/F) เป็นขาสัญญาณเอาต์พุต จะเป็น HIGH เพื่อแสดงให้รู้ว่าได้กระทำการโหลดข้อมูลไว้ใน INPUT LATCH เรียบร้อยแล้ว
- INTE 2 (THE INTE F/F ASSOCIATED WITH IBF) เป็นฟิลิ-พลอนภายในซึ่งจะสร้างสัญญาณ INTE A โดยทำงานร่วมกับขาส IBF โดยสามารถเซ็ทหรือรีเซ็ทที่ขา PC4
- INTR (INTERRUPT REQUEST) เป็นขาสัญญาณเอาต์พุตจะเป็น HIGH เมื่อต้องการทำการอินเทอร์รัพท์กับ CPU


3.5.3 การเซ็ท/รีเซ็ทบิต

บิตทั้งสามของพอร์ต C สามารถที่จะเซ็ทหรือรีเซ็ทได้โดย CONTROL WORD ที่ส่งมาจาก CPU เพื่อทำการควบคุมให้พอร์ต C ทำตาม CONTROL WORD ที่ส่งมาจากพอร์ต C จะใช้เป็นฟังก์ชัน การควบคุมการอินเทอร์รัพท์

ในการทำงานของโหมด 1 หรือโหมด 2 สัญญาณควบคุมสามารถส่งผ่าน INTERRUPT REQUEST เข้าไปยัง CPU โดยสัญญาณนี้สร้างขึ้นโดยพอร์ต C เพื่อจะเินทำการ INHIBITED หรือ ENABLED โดยการเซ็ทหรือการรีเซ็ทขา INTE F/F ของ CPU โดยสัญญาณ BIT SET / RESET ของพอร์ต C

(BIT SET) คอบสนองการอินเทอร์รัพท์ (INTERRUPT ENABLE)

(BIT RESET) ไม่คอบสนองการอินเทอร์รัพท์ (INTERRUPT DISABLE)



รูปที่ 3.28 แสดงการเซ็ท - รีเซ็ทบิต


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ประโยชน์ในการเรียนการสอนเท่านั้น ไม่ควรนำออกไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.6 8255 INTERFACE CARD

3.6.1 อุปกรณ์ที่ช่วยในการ ตีรหัสสัญญาณต่าง ๆ บน IBM

เมื่อทราบถึงสัญญาณต่าง ๆ ที่ 8255 ต้องการ และเทคนิคการตีรหัสแบบต่าง ๆ ที่สามารถนำมาใช้ได้แล้ว การที่ต่อ 8255 เข้ากับเครื่องคอมพิวเตอร์ IBM PC/AT นั้น ก็จะสะดวกขึ้น เพียงแต่จุดจุดวงจรเลือกแอดเดรสสำหรับ 8255 เท่านั้น และเพื่อให้งานได้สะดวกจึงใช้การตีรหัสแบบเปลี่ยนแอดเดรสได้ด้วย ในวงจรนี้จึง เลือกอุปกรณ์ที่ช่วยในการตีรหัส คือ 74LS688

74LS688 ไอซีตัวนี้ทำหน้าที่ในการเปรียบเทียบสัญญาณ 2 สัญญาณ ว่าเหมือนกันหรือไม่ ("0" หรือ "1") โดยสามารถเปรียบเทียบได้พร้อมกันทั้ง 8 คู่ โดยอินพุตแต่ละคู่จะอยู่ที่ขา P และ G และมีสัญญาณที่ขา input แต่ละคู่ตรงกัน จะทำให้มีสัญญาณออกมาที่ output (ขา 19) ของ 74LS688 เป็นลอจิก "0" นั่นก็คือ 74LS688 จะทำงานแต่ถ้า



เอกสารนี้เป็นเอกสารที่ 3.29 การจึกษาและการวาง Output ของ IC 74LS688 ใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุตคู่ใดคู่หนึ่งมีสัญญาณแตกต่างกัน output จะออกเป็น "1" หันที่นั่นก็คือ 688 จะนำแอสค็พ และ IC 74LS688 นั้นยังมีสัญญาณ Enable อีก 1 ขา คือ ขา G นี้มีลอจิกเป็น "0" จึงมีการเปลี่ยนแปลงสัญญาณต่าง ๆ ได้

3.7 การทดสอบและวงจรการทำงาน

เราศึกษาถึงโครงสร้างและการทำงานของ 8255 บนเส้าวนต่อไปนี้จะกล่าวถึง การนำ 8255 อินเทอร์เฟซกับ IBM/AT ซึ่งเป็นวงจรที่ใช้งานจริงรวมทั้งรายละเอียดของ อุปกรณ์ที่ใช้และแผ่นวงจรพิมพ์ในการอธิบายเป็นส่วน ๆ คือวงจรอินเทอร์เฟซ 8255 นั้น เราสามารถแบ่งออกได้เป็น 3 ส่วน คือ

1. วงจรตีจัด
2. วงจรบัฟเฟอร์
3. ส่วนของชิพซอฟต์แวร์


3.7.1 วงจรตีจัด

IC ที่เรานำมาทำการตีจัด เป็น IC 74LS688 การตีจัดสัญญาณต่างๆ จาก Slot ของ IBM/AT มาใช้เลือกแอสค็พที่ 5288 สัญญาณที่จะนำมาทำการตีจัดก็มี A0-A9 แต่ 8255 ต้องการสัญญาณจาก A0 และ A1 ไปควบคุมรีจิสเตอร์ภายในตัวมันดังนั้น สัญญาณแอสค็พที่เรานำมาจึงมี A3-A9 ส่วน A1 และ A2 เราจะนำไปต่อเข้ากับ 8255 โดยตรงโดยเราได้นำสัญญาณ A1 จาก SLOT ต่อเข้ากับ A0 จาก SLOT ต่อเข้าโดยตรงกับ 8255 ก็เพราะว่าเราต้องนำสัญญาณ A0 ไปเข้าตีจัดพร้อมกับสัญญาณ SBHE และ สัญญาณจาก SLOT ที่เรานำมาทำการตีจัดยังมีสัญญาณ AEN และ IOCS16 อีกดังได้แสดงตามวงจรใน หน้าถัดไป

ก่อนที่จะอธิบายถึงการทำงานของวงจร ตีจัดเตอร์ เราจะต้องรู้ก่อนว่า การตีจัดของ IBM PC/AT แยกออกเป็น 2 แบบ คือ การตีจัดหน่วยความจำ และ การตี

เอกสารตีจัดหน่วยความจำเราจะไม่ขอกล่าวถึงในที่นี้เพราะอิเตอร์เฟสอาร์คของเราต้องไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การคิดต่อกับ I/O พอร์ตเท่านั้น และการรีเซ็ตพอร์ตซึ่งจะใช้ในการเลือกแอดเดรสที่จะใช้ การรีเซ็ตนั้นซึ่งในที่นี้จะใช้แอดเดรส 10 ตำแหน่งคือ A0-A9 เข้ามาทำการรีเซ็ตส่วนตำแหน่ง A10-A15 จะไม่ได้เข้ามาใช้งานแต่ค่าแอดเดรสเหล่านี้ ยังคงเปลี่ยนแปลงตามค่าแอดเดรสที่หา หนดไว้ใน คำสั่ง OUT หรือ IN เพียงแค่ไม่ได้ถูกนำมาใช้รีเซ็ตร่วมกับ A0-A9 เท่านั้น



รูปที่ 3.30 การทำงานของวงจรรีเซ็ตเคอร์

จากรูปที่ 3.30 เป็นการแสดงวงจรรีเซ็ตของอินเทอร์เฟส 8255 จะ เห็นได้ว่านอกจากได้เอาสัญญาณแอดเดรส A3-A9, AEN แล้วยังเอาสัญญาณ IOCS16, A0 และ SBHE เข้ามารีเซ็ตด้วย คือ สัญญาณ A0 จะใช้ร่วมกับ SBHE ซึ่ง A0 จะเป็นตัวกำหนดการรับและส่งข้อมูล 8 บิตล่าง คือ (D0-D7) ส่วนสัญญาณ SEHE จะเป็นตัวกำหนดการรับ และส่งข้อมูล 8 บิต D8-D15 ส่วนสัญญาณ IOCS16 เป็นตัวอนุญาตให้มีการรับและส่งข้อมูลแบบ 16 บิต


การทำงานของ IC74LS688 นั้นจะเป็นลักษณะของวงจรเปรียบเทียบซึ่ง รายละเอียดต่าง ๆ ได้อธิบายไว้ก่อนหน้านี้แล้วการทำงานของ IC ตัวนี้จะเปรียบเทียบสัญญาณ อินพุตซึ่งแยกเป็น 2 ส่วน คือ P0-P7 และ Q0-Q7 สัญญาณเอาต์พุตจะเป็น "0" อินพุต

Q เราจะต่อเข้ากับ DIP SW และเราจะเช็คค่าที่ DIF SW ว่าที่ พอร์ต SOG เมื่อมีสัญญาณ แอคเตส 306H มาที่อินพุต P ของ IC 688 ก็จะมีสัญญาณ LOW ออกมาที่ขา 19 (CS) และ สัญญาณนี้ก็จะมาเป็นสัญญาณ CS ให้กับวงจรมัลติเพล็กซ์

แอกเตส	ตำแหน่ง PORT
301	PORT A HIGH BYTE
302	PORT B LOW BYTE
303	PORT B HIGH BYTE
304	PORT C LOW BYTE
305	PORT C HIGH BYTE
306	CONTROL
307	CONTROL

ตารางที่ 3.6 แสดงแอกเตส ของ พอร์ต

3.7.2 วงจรมัลติเพล็กซ์



รูปที่ 3.31 วงจรบัฟเฟอร์

นางจรการอินเตอร์เฟส 8255 นี้เราจะใช้ IC 74LS245 เป็นบัฟเฟอร์ 2 ทิศทางสัญญาณ DATA ของ D0-D7 และ D8-D15 ซึ่งต่อออกมาจาก SLOT ของ IBM ซึ่งการทำงานของ IC จะอธิบายดังต่อไปนี้

วงจรับัฟเฟอร์ จะทำหน้าที่เหมือนกับสวิตช์ ปิด-เปิด ให้สัญญาณต่อกันกัน ดังแสดงในรูปที่ 3.31 จะเห็นได้ว่า IC 74LS245 จะทำงาน 2 ทิศทางเป็นทั้งรับและส่งข้อมูลโดยมีสัญญาณควบคุม 2 สัญญาณอินพุต (-G) และสัญญาณควบคุมทิศทาง (DIR)

จากวงจรที่แสดงในรูปบัฟเฟอร์ข้อมูล D0-D7 จาก SLOT ต่อเข้ากับ A1-A8 ของ 74LS245 ตัวที่เป็น LOW BYTE และขา B1-B8 ต่อเข้ากับขาสัญญาณ D0-D7 ของ 8255 ตัวที่เป็น LOW BYTE และบัฟเฟอร์ข้อมูล D8-D15 จาก SLOT ต่อเข้ากับขา A1-A8 ของ 74LS245 ตัวที่เป็น HIGH BYTE ขาสัญญาณอินพุต (-G) ของ IC 74LS245 ตัวที่เป็น LOW BYTE และขาสัญญาณอินพุต (-G) ขา 19 ของ 688 ส่วนขาสัญญาณ DIR ขา 1 ของ

74LS245 ตัวที่เป็น HIGH BYTE และ LOW BYTE จะต่อเข้าด้วยกัน และไปต่อเข้ากับขาสัญญาณ DIR(245) จาก SLOT การทำงานของวงจร บัฟเฟอร์ นี้จะเกิดขึ้นเมื่อขาสัญญาณอินพุตเป็นแอกทีฟ นั่นคือเมื่อมีสัญญาณแอกเตอเรส #306 วงจรรีเซ็ตจะทำงานและจะมีสัญญาณมาชีพให้กับ 74LS245 ทางานด้วย ส่วนทิศทางของข้อมูลจะส่งข้อมูลหรืออ่านข้อมูลนั้นขึ้นอยู่กับ สัญญาณ DIR ดังนี้คือ

1. สัญญาณ DIR เป็นลอจิก "1" ข้อมูล D0-D15 จาก SLOT จะไปปรากฏที่ขาสัญญาณ D0-D7 ของ 8255 ทั้ง 2 ตัว คือทั้ง LOW BYTE และ HIGH BYTE
2. สัญญาณ DIR เป็นลอจิก "0" ข้อมูลที่ขาสัญญาณ D0-D7 จาก 8255 ทั้ง 2 ตัวจะไปปรากฏที่บัสข้อมูล D0-D15 ของ SLOT

3.7.3 วงจรการต่อชิพพอร์ต 8255

8255 เป็นชิพพอร์ตที่เป็นทั้ง อินพุต-เอาต์พุต พอร์ต เพื่อเชื่อมอุปกรณ์อินพุต-เอาต์พุตเข้ากับระบบคอมพิวเตอร์แสดงการต่อวงจรดังรูปที่ 3.32

การทำงานของวงจรถูกส่วนของวงจรรีเซ็ต และส่วนของบัฟเฟอร์ได้อธิบายไปแล้วคราวนี้ก็จะกล่าวถึงการทำงานของวงจรถูกอินเทอร์เฟซการ์ด 8255 ทั้งวงจรถูก 8255 เข้ากับเครื่อง IBM PC/AT นี้จะต้องนำเอาสัญญาณต่าง ๆ ที่จะมาควบคุม 8255 ำทำงานตามต้องการ สัญญาณที่ต้องใช้คือ

A1-A2 เป็นสัญญาณแอกเตอเรสที่นำมาจาก SLOT ของ IBM ไม่ต้องผ่านวงจรรีเซ็ตเพราะจะนำมาที่รีเซ็ตบน 8255 ซึ่งการเปลี่ยนแปลงของ A1 และ A2 จะไปควบคุมรีจิสเตอร์ภายใน 8255 ซึ่งใช้ในการเลือกโหมดการทำงานต่าง ๆ ของ 8255 ซึ่งในการจะควบคุมให้ 8255 ทำงานในโหมดไหนนั้นต้อง CONTROL WORD ในที่รีจิสเตอร์ของ 8255 ก่อน

RESET 8255 ต้องการสัญญาณ RESET ที่มีลอจิกเป็น "1" ซึ่งสัญญาณ RESET ของ IBM ก็มีลอจิก "1" ตรงกับ 8255 จึงสามารถต่อกับ RESET ของ IBM เข้ากับขา RESET ของ 8255 ได้โดยตรง

RD สัญญาณ RD ของ 8255 ต่อเข้าโดยตรงกับสัญญาณ RD ของ IBM โดยสัญญาณนี้จะ ACTIVE เมื่อเครื่องคอมพิวเตอร์ IBM ต้องการอ่านข้อมูลจากอุปกรณ์ภายนอกผ่านทาง 8255 WR ซึ่งเข้ากับขา WR ของ 8255 โดยตรงจะ ACTIVE เมื่อขา WR มีลอจิก "0" คือ ต้องการเขียนข้อมูลผ่านบน 8255

DO-D15 เป็น DATA BUS ของ IBM ซึ่งต่อเข้ากับ DO-D15 ของ 8255 ได้โดยตรงซึ่งเป็นเส้น DATA ที่ใช้ในการรับส่งข้อมูลต่าง ๆ ระหว่างเครื่อง IBM กับ 8255 ซึ่งที่ขา DATA ทุกเส้นจะต้องต่อความต้านทาน PULL UP เพื่อให้ข้อมูลที่ส่งมาไม่ให้เกิดความผิดพลาด

AEN ต่อเข้ากับชุด DECODE จากการอ้างอิงที่ต่ออ้างอิงกับ 8255 AEN จะต้องมีลอจิก เป็น "0"

A3-A9 ต่อเข้ากับชุดดีโอดีค เพื่อให้สามารถเลือกแอดเดรสสำหรับ 8255 และสามารถเปลี่ยนแปลงแอดเดรสได้โดยเปลี่ยนค่าที่ DIP SWITCH

CS ของ 8255 จะต่อเข้ากับชุดดีโอดีคเพื่อเลือกให้ 8255 ตัวใดตัวหนึ่งทำงานโดยถ้าขา CS มีลอจิก "0" DATA BUS ของ 8255 จะต่อเข้ากับ DATA BUS ของ IBM จึงสามารถอ่านและเขียนข้อมูลบน 8255 ได้ ซึ่งวงจรที่สมบูรณ์ได้จากวงจร 9.14 ซึ่งจะดีโอดีคให้ 8255 ตัวที่ 1 ACTIVE เมื่อขา Q ของ 688 ส่งสัญญาณลอจิก "0" มาที่ขา CS ของ 8255 ซึ่ง 8255 ตัวที่ 1 จะเริ่มที่แอดเดรส 30GH ส่วน 8255 ตัวที่ 2 จะเริ่มที่ แอดเดรส 307H โดยจะ ACTIVE เมื่อขา Q ของ 688 ส่งสัญญาณลอจิก "0" มาที่ขา CS ของ 8255 ตัวที่ 2

3.7.4 การอ้างอิง 8255 INTERFACE CARD

การตั้งแอดเดรส (SET ADDRESS) จากวงจรดีโอดีคเคอร์ดังรูปที่ 3.32

จะเห็นว่าขาที่เข้าคือ A3-A7 และ A8-A9 ต้องเป็น "1" 8255 จึงได้รับ CS ดังนั้นแอด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น เมื่อผู้ใดเห็นประโยชน์จะเอามาใช้โดยไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เครื่องที่เข้าได้ทั้งหมดค่าได้แก่ A3 A4 A5 A6 A7 A8 และ A9 เขียนได้ดังข้างล่างนี้

A15	A14	A13	A12	A11	A10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0
X	X	X	X	X	X	1	1	0	0	0	0	0	X	X	X

ส่วนรายละเอียดเกี่ยวกับสัญญาณต่าง ๆ ที่ออกมา 8255 ทั้ง 2 ตัว ซึ่งประกอบด้วย PORT A, PORT B และ PORT C ซึ่งต่อไปใช้งานควบคุมอุปกรณ์ต่าง ๆ หรือใช้ในการอ่านข้อมูลจากอุปกรณ์ภายนอกผ่านทาง 8255 รายละเอียดของสัญญาณต่าง ๆ ที่ออกมาจาก SLOT ของ IBM ก็สามารถต่อไปใช้งานเพิ่มเติมได้อีกด้วยรอยต่อผ่านทาง STRIP HEADER และบนการ์ดยังมีเฟล็กซ์ที่ระดับแรงดันต่าง ๆ ต่อไว้ให้อีกด้วย ซึ่งรายละเอียดอยู่ที่รูป 3.32



1



INTERFACE CIRCUIT


รูปที่ 3.32 วงจรการทำงาน INTERFACE CARD 8255

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทำงานของ Dimmer

จะต่อกับไฟ 220v โดยใส่ fuse ขนาด 0.3 A เป็นตัวป้องกันจ่ายไฟให้กับลง
ไปจาก 220v เป็น 24-0-24 ทาการเร็คตีไฟร์โดยใส่ Diode D1 และ D2 ผ่านมา
เข้าที่ ไอซี regulate 7815 จะเป็นไฟ D.C. + 15 v และจะจ่ายให้เก้ Zener-
diode. 9.1v เป็นไฟ vcc แก่ชุดกำเนิดสัญญาณ $1+\cos wt$ ซึ่งมี VR1 เป็นตัวปรับ
ระดับรูปสัญญาณให้ลงมาที่ระดับ 0 v



เมื่อได้รูปสัญญาณ $1+\cos wt$ แล้วจะนำมาเปรียบเทียบสัญญาณที่ส่งมาจากส่วน
ควบคุมจาก DAC ซึ่งจะเป็นค่าแรงดัน 0-10 v เราจะทาการปรับ VR2 เพื่อให้ค่ากระแส
ที่จะเบทริกโทรแอดาท์ทำงานนากระแส 0%-100% ที่แรงดัน 0-10 v voltage ที่ได้จาก
Comparator จะไปถูกขับกระแส Transistor ซึ่งไปควบคุมกระแสที่จะผ่าน LED ใน
OPTO Transistor ทาให้ Transistor ในตัว OPTO MOC 3020 นากระแสจากชุด
เบทริกเร็คตีไฟร์ 220 v ซึ่งผ่าน R 360 ซึ่งเป็นตัวกำหนดกระแส และนากระแสส่วนนี้
ไปเทริกเกตส์ของ Triac ซึ่งจะมี วงจรสับเบอ์เป็นตัวควบคุมสัญญาณรบกวนโดยจะใส่ R
อนุกรมกับ C ต่อคร่อม Triac ไว้ เมื่อ Triac เกิดการเทริกเกตที่ค่าต่าง ๆ กัน ทาให้เกิด
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การนำกระแสที่ต่างกัน และใช้ระดับแรงดันที่จ่ายแก่หลอดไฟค่าต่าง ๆ กันตามไปด้วย ความสว่างของหลอดไฟจะเป็นไปตามระดับของแรงดันที่เข้ามา Control 0-10 v จะถูกเปรียบเทียบกับค่าความสว่าง 0-100% ในการ Dimmer.

การนำไปใช้งาน

จากระบบการควบคุมสามารถควบคุม Dimmer ได้หลาย channel โดยใช้จำนวนสายที่น้อยและสามารถส่งได้ไกล เป็นการประหยัดสายไม่ต้องใช้สายจำนวนมากตามจำนวน Channel และสามารถแสดงผลทางจอ monitor ซึ่งสามารถควบคุมแบบ Automatic และ Manual ได้ซึ่งประโยชน์ของ Dimmer มีดังต่อไปนี้

1. เสริมสร้างบรรยากาศ ปรับความสว่างให้เหมาะสม เช่น ในโรงแรมจะติดตั้งในห้อง lobby เพื่อปรับบรรยากาศให้เทียบเคียงกับธรรมชาติ เพื่อให้ได้มุมมองและภาพพจน์ในการตกแต่งนั้น ๆ ให้แตกต่างกันออกไปได้หลายรูปแบบ

2. ใช้ในห้องประชุมเพื่อปรับความสว่าง ให้เหมาะกับการทำงาน เช่นในการสัมมนาจะเปิดไฟเต็มที่ เพื่อใช้ในการแลคเชอร์หรือในการที่ต้องการฉายสไลด์ที่จะต้องลดความสว่างลง แต่ในบางส่วนก็ให้มีแสงพอที่จะ lecture ได้ เช่น ช้างหน้าจะมีฉากหลังจะพอดีแสงได้ เราสามารถปรับความสว่างได้เป็น % คือ 0-100%


ในงานเวทีจะเน้นไปในทางการสร้างรูปแบบของแสง ให้เข้ากับบรรยากาศในงานการแสดงนั้น ๆ เช่นในเวทีคอนเสิร์ต รูปแบบของแสงจะแตกต่างจากการแสดงละคร

ในโรงงานจะใช้ในรูปแบบการประหยัดพลังงาน ช่วยลดค่าแอร์ตัวอย่าง เช่นในโรงงานที่เป็นห้องกระจก เวลากลางวันจะเปิดไฟเต็มที่ แต่เมื่อถึงตอนกลางวันจะมีแสงจากภายนอกเข้ามาช่วยทำให้เราสามารถ Dim โพลงได้ ช่วยลดความร้อนที่ออกมาจากหลอดไฟ.

บทที่ 6

วงจร DECODER


จากข้อมูล จาก Interface Card การส่งสัญญาณจะเป็นแบบ serial เราไม่สามารถนำมาใช้งานโดยตรง จึงต้องนำมาทำการถอดรหัสเป็นสัญญาณ Parallel โดย ใช้ ไอซี 74164 ซึ่งเป็น ไอซี serial shift Register 8 Parallel Output



รูปที่ 6.1 serial shift Register 8 Parallel Output

จาก Data Book เราให้ serial input B เป็น "high" logic (ดูจาก timing diagram) และสัญญาณ Data level และ channel select จะเข้าที่ขา serial input A โดยให้ขา clear เป็น "high" logic และสัญญาณ Clock เข้าที่ ขา Clock (9) เนื่องจากข้อมูลทั้ง Data level และ channel select เป็นข้อมูล 16 บิตจึงต้องนำ ไอซี 74164 2 ตัว เพื่อทำงานได้ครบทั้ง 16 บิต และเนื่องจากข้อมูล เป็นแบบ serial จะ shift data อยู่นานเกินไป ทำให้ข้อมูลไม่คงที่จึงต้องนำ ไอซี # 74373 เป็น ไอซี Octal-D-Type Transparant Latch and Edge-Triggered Fliggered Flig Flops เป็นตัว latch เพื่อให้อัฒูลครบทั้ง 16 บิต แล้วจึงส่งข้อมูลออกมาโดยให้สัญญาณ output control เป็น "Low" เมื่อมี Data level และ channel Select มาครบทั้ง 16 บิตแล้วซึ่งจะทำให้ข้อมูลที่ได้ ถูกต้องแล้วจึงส่งไปยัง ภาค Digital to Analog Converter ต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.2 ข) แรงดันขาออกและจำนวนพิตส์

วงจร R-2R Ladder Converter

เป็นวงจรที่ได้รับความนิยมเนื่องจากใช้งานได้ดีพอสมควร

เหมาะกับงานที่

ต้องการความละเอียดสูง และมีต้นทุนต่ำ


สูตรการคำนวณค่า Resister DAC

$$V_o = -[(D_7/2^0) + (D_6/2^1) + (D_5/2^2) + (D_4/2^3) + (D_3/2^4) + (D_2/2^5) + (D_1/2^6) + (D_0/2^7)] \cdot (R_f/$$

บทที่ 5


Digital to Analog Converter (DAC)

สำหรับบทนี้จะกล่าวถึงหลักการทํางานของ Digital to Analog Converter (DAC) ที่ใช้กับเครื่อง Dimmer Control by Computer IBM/AT โดยได้ทำการออกแบบให้ Digital to Analog Converter (DAC) แบบ R-2R ladder (แบบวงจรขั้นบันไดของตัวต้านทาน) ซึ่งมีวงจรดังแสดงในรูปที่ 4.1



รูปที่ 5.1 ก) วงจร แบบ R-2R ladder

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.2 Decoder Circuit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 7

PROGRAM ความคุมการ DIMMING

Program เป็นส่วนที่ใช้ในการควบคุมระบบ Hardware ให้ทำงานตาม Menu ที่สร้างขึ้น เพื่อให้มีความสะดวกในการสั่งงานจากผู้ใช้เครื่อง เพราะฉะนั้นโปรแกรมจึงใช้ การเขียนแบบกราฟิก โดยใช้ภาษา C ในการเขียนโปรแกรม

7.1 หลักการทำงานของโปรแกรม

หลักการทำงานจากรูปที่ 7.1 ซึ่งเป็น Flow Chart ของ Main โปรแกรม จะมีขั้นตอนการทำงานของโปรแกรมดังนี้

เมื่อเปิดเครื่องโปรแกรมเริ่มทำงาน โดยจะทำการเช็ค Arrow key ก่อน หากไม่ได้ต่อ Arrow key เครื่องก็จะออกจากโปรแกรม แต่หากมีการต่อ Arrow key ไว้ เครื่องก็จะทำงานต่อไปตามโปรแกรม โดยจะเข้าไปใน MAIN MENU จะมี 7 Function ให้เลือกดังนี้ คือ

- [1] MANUAL FUNCTION
- [2] AUTO FUNCTION
- [3] 1 >> 4 FUNCTION
- [4] 1 << 4 FUNCTION
- [5] FLASH FUNCTION
- [6] CLEAR FUNCTION
- [7] EXIT FUNCTION

[1] MANUAL FUNCTION

เป็นการควบคุมการหรี่ไฟ โดยใช้ Arrow key เป็นตัว click การเพิ่มหรือลดค่า DATA ความสว่างได้จากที่จะไปยัง Port แล้วส่งไปยังระบบ Hardware ซึ่งจะสามารถจะปรับได้ตั้งแต่ 0-100 % โดยจะมีแท่งกราฟแสดงการเพิ่มหรือลดของ DATA ความสว่างจาก 0-100 %

[2] AUTO FUNCTION

เป็นการเพิ่มค่า DATA ความสว่างจาก 0-100 % ที่ละ Chanel โดย เริ่มจาก Chanel ที่ 1 เพิ่มจาก 0-100 % แล้วลดลงมาที่ 0 % แล้วจึงเริ่ม Chanel ที่ 1, 2,3,4 สลับต่อไป แล้วจึงวนกลับมาเริ่มที่ Chanel ที่ 1 ใหม่

[3] 1 >> 4 FUNCTION

เป็นการนำค่า DATA ความสว่างที่เราใส่เข้าไปในการควบคุมแบบ MAN-UAL มาออก Port โดยเริ่มแสดงจาก Chanel ที่ 1 ไปจนถึง Chanel ที่ 4 แล้วมาเริ่มที่ Chanel ที่ 1 ใหม่วนไปเรื่อย ๆ

[4] 1 << 4 FUNCTION

เป็นการนำค่า DATA ความสว่างที่เราใส่เข้าไปในการควบคุมแบบ MAN-UAL มาออก Port โดยเริ่มแสดงจาก Chanel ที่ 4 ไปจนถึง Chanel ที่ 1 แล้วมาเริ่มที่ Chanel ที่ 4 ใหม่วนไปเรื่อย ๆ

[5] FLASH FUNCTION


เป็นการนำค่า DATA ความสว่าง 100 % และ 0 % สลับกันมาแสดง ออกแต่ละ Chanel โดยเริ่มแสดงจาก Chanel ที่ 1 ไปจนถึง Chanel ที่ 4 แล้วมาเริ่มที่ Chanel ที่ 1 ใหม่วนไปเรื่อย ๆ

[6] CLEAR FUNCTION

เป็นการนำค่า DATA ความสว่าง 0 % ออกทั้งหมด 4 Chanel หลอดไฟ จะดับหมด


[7] EXIT FUNCTION

เป็นการออกจากโปรแกรม



รูปที่ 7.1 Flow Chart of Program Dimmer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7.2 หน้าจอแสดงการควบคุมบุคลากรศึกษา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวล็อกระบบ

```

#include <dos.h>
#include <conio.h>
#include <stdio.h>
#include <stdlib.h>
#include <mouse.h>
#include <dimmer.h>

#define PORT0x300
#define tdelay1000

int adj,err,choId,loop,fold,Dout[9],output[5][512];
void msc(void)
{
    ml = 3; mouseinit();
    if (_BX!=0) err++;
}

void show(int sh)
{
    setfillstyle(1,14);
    bar(chx[sh]+1,374, chx[sh]+wide-1,374-(data[sh]*3));
    setfillstyle(1,5);
    bar(chx[sh]+1,76, chx[sh]+wide-1,374-(data[sh]*3));
}

void RTL(void)
{
    int lp;

    for (lp=0;lp<=7;lp++) {
        outportb(PORT,Dout[lp]);
        outportb(PORT+1,0x00);
    }
}

```

```

    outportb(PORT+1,0xFF);
    outportb(PORT+1,0x00);
    }
}

void LTR(void)
{
    int lp;
    for (lp=7;lp>=0;lp--) {
        outportb(PORT,Dout[lp]);
        outportb(PORT+1,0x00);
        outportb(PORT+1,0xFF);
        outportb(PORT+1,0x00);
    }
}

void chout(int ch)
{
    int dtemp,lp;
    /***** Channel Dimmer Out *****/
    outportb(PORT+2,0xFF);
    dtemp = ch;
    for (lp=0;lp<=7;lp++) {
        Dout[lp] = dtemp % 2; dtemp /= 2;
    }
    chold = ch;
    LTR();
}

void dataout(int dat)
{

```

```

int dtemp,lpd;
if (func!=1) {
dtemp = (int)(dat*2.55);
if (dat!=0) dtemp++;
}
/***** Data Dimmer Out *****/
for (lpd=0;lpd<=7;lpd++) {
Dout[lpd] = dtemp % 2;  dtemp /= 2;
}
m1 = 3;  mouseinit();
if (_BX!=0) err=1;
LTR();
outportb(PORT+2,0x00);
msc();
}

void TEST(void)
{
int loop2,pan;
START:
for (loop=1;loop<=4;loop++) {
    for (loop2=0;loop2<255;loop2++) {
chout(loop);
dataout(loop2);
    }
    for (pan=255;pan>=0;pan--) {

chout(loop);
dataout(pan);

```

```

}
msc();
if (err!=0) goto EX;
}
if (err==0) goto START;
EX;;
}
void FLASH(void)
{
int loop2,pan;
START:
for (loop=1;loop<=4;loop++) {
for (loop2=0;loop2<=1;loop2++) {
chout(loop);
show(loop);
if ((loop2%2)==0) pan=100; else pan=00;
dataout(pan);
delay(tdelay);
msc();
}
msc();

display(loop);

if (err!=0) goto EX;
}
msc();

if (err==0) goto START;

EX;;
}

```

```

void REW(void)
{
START:
for (loop=4;loop>=1;loop--) {
chout(loop);
show(loop);
dataout(data[loop]);
if (err!=0) goto EX;

        display(loop);

delay(tdelay);
msc();

        display(loop);

if (err!=0) goto EX;

}

msc();
if (err==0) goto START;
EX;;
}

void FWD(void)
{
START:
for (loop=1;loop<=4;loop++) {
chout(loop);
show(loop);
dataout(data[loop]);

if (err!=0) goto EX;

delay(tdelay*2);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

msc();

        display(loop);

if (err!=0) goto EX;

}

msc();

if (err==0) goto START;

EX;;

}

void dimclear(void)
{
int lp;
for (lp=4;lp>=0;lp--) {
chout(lp);
datsout(00);
}
}

void main(void)
{
int c;
nosound();
func = 6; fold = 0;
system("A:\MOUSE.COM");
clrscr();
gotoxy(30,11);
textcolor(12+128);
cprintf("Wait to Clear Data\n");

m1 = 0;mouseinit();

if (_AX == 0) {

```

```

gotoxy(1,24);
printf("\nMouse not found\n");
exit(1);
}

    delay(1);
frame();
outportb(PORT+3,0x80);
dimclear();

    button(6,0);
setcolor(12);
outtextxy(XMAX/2,YMAX-10,"PC Control Dimmer
by 34131101 & 34131129   KMITL");
settextjustify(1,1);
MouseSetX(10,600);
MouseSetY(10,410);
MouseSetXY(60,350);
mouseon();
setmousecursor(glove);
_BX = 0;

/*****      Check Mouse Press      *****/
while (_BX!=2){
while (_BX==0) { m1 = 3; mouseinit(); }
if (_BX == 1) { while (_BX!=0) { m1=3; mouseinit();
x = _CX; y = _DX; adj = 0;
if ((_CX>=36)&&(_CX<=119)) {

for (c=1;c<=6;c++) {
if ((_DX>=begfy[c])&&(_DX<=endfy[c])) {

```

```

mouseoff();

func=c;  err=0;

/*button(func,1);  */

if (func!=fold) button(func,1);

mouseon();

/**/

switch (func) {

case 1: TEST();fold=func; break;

case 2: FWD();fold=func; break;

case 3: REW();  fold=func; break;

case 4: FLASH();  fold=func; break;

case 5: dimclear(); fold=func; break;

case 6: goto EX;

}

**** */

mouseoff(); button(func,0); mouseon();

outportb(PORT+3,0x80);

}

while (_BX!=0) {  m1 = 3;  mouseinit();  }

}

}

if ((_DX>=50)&&(_DX<=75)) {

for (c=1;c<=4;c++) {

if ((_CX>=chx[c])&&(_CX<=(chx[c]+wide))) {

mouseoff();

ch_no = c;  adj++;

chbutton(ch_no,100,1);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

if (ch_no!=0) show(ch_no);
if (data[c]<100) { data[c]++; display(ch_no); }
chbutton(ch_no,100,0);
mouseon();
chout(ch_no);
dataout(data[ch_no]);
adj = 0;
}
while (_BX!=0) { m1 = 3; mouseinit(); }
}

if ((_DX)>=375)&&(_DX<=400)) {
for (c=1;c<=4;c++) {
if ((_CX)>=chx[c]&&(_CX<=(chx[c]+wide))) {
mouseoff();
ch_no = c; adj++;
chbutton(ch_no,0,1);
if (ch_no!=0) show(ch_no);
if (data[c]>0) { data[c]--; display(ch_no); }
chbutton(ch_no,0,0);
mouseon();
chout(ch_no);
dataout(data[ch_no]);
adj = 0;
}
}

while (_BX!=0) { m1 = 3; mouseinit(); }
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

}

}

}

EX:

```
mouseoff();
```

```
closegraph();
```

}



บทที่ 8

บทสรุปและข้อ เสนอแนะ

ในการจัดการโครงการนี้ เพื่อเป็นการศึกษาถึงการควบคุมการใช้งาน Dimmer ว่าเราจะสามารถควบคุมได้อย่างไร

ในปัจจุบันนี้การใช้งาน Dimmer มีอย่างแพร่หลายการศึกษานครั้งนี้ จึงนับว่า จะสามารถจนวน ประโยชน์ให้กับผู้สนใจในภายหน้าได้เป็นอย่างดี สำหรับคุณสมบัติของ Dimmer ที่ควรรศึกษายังมีความละเอียดมากกว่าในหนังสือเล่มนี้ จะขอยกตัวอย่าง เช่น คุณสมบัติการป้องกันสัญญาณรบกวน ซึ่งมีได้กล่าวไว้เลย แต่สามารถศึกษาเพิ่มเติม ได้จาก เอกสารอ้างอิงตามที่แสดงไว้


ในส่วนของวงจรควบคุมที่ใช้ IC#74164 เป็นตัวรับข้อมูลนับว่ามีความสะดวก และประหยัดมากกว่า การใช้ Micro Controller โดยการบริหารควบคุมจาก Computer โดยตรง จากการทดลองด้วยโปรแกรมต่าง ๆ พบว่าการควบคุมแบบแสดงผลทางกราฟิกนั้น จะใช้งานได้ดี และแม่นยำมาก แต่ในการควบคุมยังมีข้อผิดพลาดอยู่มาก ทั้งนี้ทั้งนั้นเมื่อทำการวิเคราะห์แล้วสามารถเห็นข้อผิดพลาดได้ดังนี้

การใช้งาน IC Digital to Analog # MC 1408 นั้น ค่อนข้างที่จะเสีย ใช้ง่ายจึงได้เปลี่ยนมาใช้ วงจรแบบ R-2R Ladder เป็นชุด DAC แทนจะเหมาะสมกับ ลักษณะของงานนี้มากกว่า ซึ่งไม่ต้องการความละเอียดมาก

แต่อย่างไรก็ตามโครงการนี้ ก็มีวัตถุประสงค์เพื่อใช้ในการศึกษา ทดลอง เพื่อ เป็นพื้นฐานแนวความคิด ในการนำไปใช้งานและ เพื่อพัฒนาต่อไป

เอกสารอ้างอิง


- [1] อาจารย์อุคมศักดิ์ ยั่งยืน , "Power Electronics I" , ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าธนบุรี
- [2] รศ. กฤษดา วิชาชีรานนท์ , "ไอซีดิจิทัล" , บริษัท ซีเอ็ดยูเคชั่น จำกัด , หน้า 204-208 พิมพ์ครั้งที่ 2 พ.ศ. 2531
- [3] สุภาพ , เรขิต , วิฑูษย์ ฯ , "Interface Card IBM PC/AT" , บริษัทนิพนธ์ บริณษัต์ติด ภาควิชาเทคโนโลยีไฟฟ้าอุตสาหกรรม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าพระนครเหนือ
- [4] "คู่มือ / เทียบเบอร์ ไอซี TTL" , บริษัท ซีเอ็ดยูเคชั่น จำกัด , 2522
- [5] THEO DORE EBOGART. JR , INTRODUCTION TO DIGITAL CIRCUITS , MC GRAW-HILL INTERNATIONAL EDITIONS , 1992






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CONNECTOR กับตำแหน่งขาและสัญญาณ




รูปที่ 1 คอนเนกเตอร์ สำหรับภาคจ่ายไฟ แบบสวิตชิง



ขั้ว	MDA (Monitors) 1	CGA dt. RGBI 2	EGA dt. RGBI 3	NEC dt. RGBI 1	VGA dt. RGB 2
1	ground	ground	ground	R (red)	R - out
2	ground	ground	R'	R	G - out
3	n.c.	R	R	G	B - out
4	n.c.	G	G	B	mon. ID bit 2
5	n.c.	B	B	ground	ground
6	Intensity	Intensity	G'	ground	R - return
7	v-h	n.c.	B'	h - sync (+)	G - return
8	h - sync (+)	h - sync (+)	h - sync (+)	v - sync (-)	B - return
9	v - sync (-)	v - sync (-)	v - sync (-)		(no pin)
10					sync - return
11					mon. ID bit 0
12					mon. ID bit 1
13					h - sync
14					v - sync
15					reserved


หมายเหตุ 1. dt. RGBI คือ สัญญาณ RGB แบบดิจิทัล
2. dt. RGB คือ สัญญาณ RGB แบบแอนะล็อก
3. ตัวบ่งชี้วงกลมบนขาของคอนเนกเตอร์ให้ตรงกับใบรูป

รูปที่ 2 แสดง คอนเนกเตอร์และสัญญาณ สำหรับจอภาพแบบต่างๆ




รูปที่ 3 สายเชื่อมต่อ ทรินเดอร์


คอนเนกเตอร์แบบ D 25 ขา




การเชื่อมต่อ DTE-DTE แบบ 3 สาย




การเชื่อมต่อ DTE-DTE แบบ full connection




คอนเนกเตอร์ 9 ขา




การเชื่อมต่อ DTE-DCE แบบ 3 สาย




การเชื่อมต่อสัญญาณจากคอนเนกเตอร์ 25 ขา ไปยังคอนเนกเตอร์ 9 ขา




การเชื่อมต่อ DTE-DCE แบบ full connection




ฟลอปปีดิสก์คอนโทรลเลอร์




การ์ดคัสตอมคอนโทรลเลอร์มาตรฐาน ST506




การ์ดคัสตอมคอนโทรลเลอร์มาตรฐาน IDE




ตำแหน่งสัญญาณจากการ์ดควบคุมฮาร์ดดิสก์




ตำแหน่งสัญญาณจากการ์ดควบคุมฟลอปปีดิสก์



นิยามมาตรฐาน EISA




ชนิดของขั้วระบบมาตรฐาน IBM



คอนเน็กเตอร์สำหรับคีย์บอร์ดรุ่น PS2 (๑ ขั้ว)


นิยามมาตรฐาน MCA



คอนเน็กเตอร์คีย์บอร์ดแบบ DIN (๖ ขั้ว)



คอนเน็กเตอร์สำหรับจอขดขั้วแบบ D (15 ขั้ว)



54154 / 74154 4-Line-to-16-Line Decoder / Demultiplexer

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			
		C	P	M	CF		C	P	M	CF		C	P	M	CF		C	P	M	CF	
T.I.																					
FAIRCHILD																					
MOTOROLA																					
N.S.C.																					
PHILIPS																					
SIGNETICS																					
SIEMENS																					
FUJITSU																					
HITACHI																					
MITSUBISHI																					
NEC																					
TOSHIBA																					

Electrical Characteristics SN54154 SN74154

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54	55°C to 125°C
Input voltage	5.5V	Temperature range	SN74	0°C to 70°C
		Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54154			SN74154			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			800			800	μA
Low-level output current, I _{OL}			16			16	mA
Operating free-air temperature, T _a	-55	0	125	0	70	70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH} High-level input voltage		2			V
V _{IL} Low-level input voltage				0.8	V
V _I Input clamp voltage	V _{CC} MIN, I _I = 12mA V _{CC} MIN, V _{IH} 2V			-1.5	V
V _{O1H} High-level output voltage	V _{IH} 0.8V, I _{OH} 800μA V _{CC} MIN, V _{IH} 2V	2.4	3.4		V
V _{O1L} Low-level output voltage	V _{IL} 0.8V, I _{OL} 16mA	0.2	0.4		V
I _I Input current at maximum input voltage	V _{CC} MAX, V _I 5.5V			1	mA
I _{IH} High-level input current	V _{CC} MAX, V _I 2.4V			40	μA
I _{IL} Low-level input current	V _{CC} MAX, V _I 0.4V			1.6	mA
I _{OS} Short-circuit output current*	V _{CC} MAX	SN54 [§] SN74 [¶]	-20 18	-55 57	mA
I _{CC} Supply current	V _{CC} MAX See Note	SN54 [§] SN74 [¶]	34 34	49 56	mA
t _{PHL} from A, B, C, or D inputs through 3 levels of logic	V _{CC} 5V, I _A 25°C C _L 15pF, R _L 400Ω		22	33	ns
t _{PHL} from either strobe input through 3 levels of logic			20	30	ns
t _{PHL} from either strobe input			18	27	ns

Pin Assignment (Top View)



54164/74164 8-Parallel-Out Serial Shift Register

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package	
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF
T.I.																				
FAIRCHILD																				
MOTOROLA																				
N.S.C.																				
PHILIPS																				
SIGNETICS																				
SIEMENS																				
FUJITSU																				
HITACHI																				
MITSUBISHI																				
NEC																				
TOSHIBA																				
AMD																				

Electrical Characteristics SN54LS164 SN74LS164

absolute maximum ratings over operating free-air temperature range

Supply voltage, V_{CC}	7V	Operating free air temperature range	SN54	55°C to 125°C
Input voltage	7V	Storage temperature range	SN74	0°C to 70°C
				65°C to 150°C


recommended operating conditions

	SN54LS164			SN74LS164			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I_{OH}			4			400	mA
Low-level output current, I_{OL}			0			8	mA
Clock frequency, f_{clock}			25			25	MHz
Width of clock or clear input pulse, t_w			20			20	ns
Dark setup time, t_{setup}			15			15	ns
Data hold time, t_{hold}			5			5	ns
Operating free-air temperature, T_A			55			125	0

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT
V_{IH}	High-level input voltage		2		V
V_{IL}	Low-level input voltage		0.8		V
V_I	Input clamp voltage, $V_{CC} = \text{MIN}$, $I_I = -18\text{mA}$		1.5		V
V_{OH}	High-level output voltage, $V_{CC} = \text{MIN}$, $V_{IH} = 2\text{V}$, $V_{IL} = 0.8\text{V}$, $I_{OH} = -400\mu\text{A}$	2.1		3.5	V
V_{OL}	Low-level output voltage, $V_{CC} = \text{MIN}$, $V_{IH} = 2\text{V}$, $V_{IL} = 0.8\text{V}$, $I_{OL} = 8\text{mA}$	0.35		0.5	V
I_I	Input current maximum input voltage, $V_{CC} = \text{MAX}$, $V_I = 7\text{V}$		0.1		mA
I_{IH}	High-level input current, $V_{CC} = \text{MAX}$, $V_I = 2.7\text{V}$		20		μA
I_{IL}	Low-level input current, $V_{CC} = \text{MAX}$, $V_I = 0.4\text{V}$		0.4		mA
I_{OS}	Short-circuit output current †, $V_{CC} = \text{MAX}$, See Note 1	20		100	mA
I_{CC}	Supply current, $V_{CC} = \text{MAX}$, See Note 1		16	27	mA
f_{max}	Maximum clock frequency, $V_{CC} = 5\text{V}$, $T_A = 25^\circ\text{C}$, $C_L = 15\text{pF}$		25	36	MHz
t_{PHL}	Propagation delay time, high to low level 0 outputs from clear input, $C_L = 15\text{pF}$		24	36	ns
t_{PLH}	Propagation delay time, low to high-level 0 outputs from clock input, $C_L = 15\text{pF}$		17	27	ns
t_{PHL}	Propagation delay time, high to low level 0 outputs from clock input, $C_L = 15\text{pF}$		21	32	ns

Pin Assignment (Top View)




positive logic; see function table

Function Table


164, LS164, L164 (see Note 2)

INPUTS				OUTPUTS		
CLEAR	CLOCK	A	B	QA	QB	QH
L	X	X	X	L	L	L
H	L	X	X	QA _n	QB _n	QH _n
H	H	H	H	QA _n	QB _n	QH _n
H	L	L	L	QA _n	QB _n	QH _n
H	H	L	L	QA _n	QB _n	QH _n

Functional Block Diagram



typical clear, shift, and clear sequences



- NOTES
- I_{CC} is measured with inputs open, serial inputs grounded, and a momentary ground.
 - H = high level (steady state), L = Low level (steady state)
 X = irrelevant (any input, including transitions)
 † = transition from low to high level
 QA_n, QB_n, QH_n = the level of QA, QB, or QH, respectively, before the indicated steady-state input conditions were established
 QA_n, QB_n = the level of QA or QB between the most recent 1 transition of the clock, indicates a one-bit shift

† For conditions shown at MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.
 ‡ All typical values are at $V_{CC} = 5\text{V}$, $T_A = 25^\circ\text{C}$
 * Not more than two outputs should be shorted at a time

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

