



ภาควิชาเทคนิคอุตสาหกรรม คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง

เครื่องหาตำแหน่งดาวเทียมอัตโนมัติ

โดย

นายไพฑูลย์ เอ็มเจริญ รหัส 34132118

นายศุภฤกษ์ ศิริม่วง รหัส 34132128

นายสมนึก ชินวานิชย์เจริญ รหัส 34132129

ปริญญาบัตรนี้เป็นส่วนหนึ่งของการศึกษา
ตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการสอบปริญญาบัตร

----- ประธานกรรมการ

(-----)

_____ กรรมการ

(_____)

_____ กรรมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น) อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

032730

บทคัดย่อ

เครื่องควบคุม LOOK ANGLE ของจานสายอากาศพาราโบลา เป็นระบบที่สร้างขึ้นมา เพื่อความสะดวกในการกำหนดมุมของสายอากาศและง่ายต่อการติดตั้ง ซึ่งระบบควบคุมนี้จะ บังคับให้สายอากาศชี้ไปยังตำแหน่งของดาวเทียมที่ต้องการรับได้อย่างแม่นยำ ระบบควบคุม LOOK ANGLE สามารถควบคุมการหมุนของจานสายอากาศได้ 2 แบบ คือแบบอัตโนมัติ และแบบที่ผู้ใช้ควบคุมเอง

ในการทำงานแบบอัตโนมัติ จะทำงานโดยที่ผู้ใช้จะต้องป้อนตำแหน่งของดาวเทียมที่ ต้องการรับ และตำแหน่งของสถานีภาคพื้นดินเข้าไปไว้ในระบบ หลังจากนั้นเครื่องจะทำการคำนวณมุม LOOK ANGLE มุม AZIMUTH และ มุม ELEVATION ของดาวเทียม เสร็จแล้วจึงบังคับจานสายอากาศไปยังตำแหน่งของดาวเทียมที่ต้องการรับ ใน MODE การทำงานแบบอัตโนมัตินี้ ยังสามารถทราบดีกว่ามีดาวเทียมดวงใดถูกรับแถม (MEMORY) ไว้แล้วบ้าง เมื่อต้องการรับสามารถเลือกมาใช้ได้เลย ส่วนการควบคุมแบบ MANUAL นั้นผู้ใช้จะสามารถมุมของสายอากาศไปยังตำแหน่งของดาวเทียมได้ตามต้องการ

สารบัญ

	หน้า
บทคัดย่อ	ก
ABSTRACT	ข
บทที่ 1 บทนำ	1
1.1 การคำนวณมุม LOOK ANGLE	2
1.2 การคำนวณมุม ELEVATION	3
1.3 การคำนวณมุม AZIMUTH	4
บทที่ 2 ทฤษฎีการทำงาน และการออกแบบวงจร	5
2.1 ข้อมูลทางเทคนิคของบอร์ด CP-32	6
2.2 ข้อมูลทางเทคนิคของบอร์ด 24IOZ80	10
2.3 การเชื่อมต่อบอร์ด CP-32 กับ บอร์ด 24IOZ80	11
2.4 การทำงานของ LCD MODULE	12
2.5 ANGLE SENSOR	15
2.6 ส่วนควบคุมมอเตอร์	18
2.7 วงจรขับกำลังมอเตอร์	18
2.8 การใช้งาน IC 8255	20
บทที่ 3 โครงสร้างของระบบ	31
3.1 LCD MUDULE	33
3.2 KEYBOARD	34
3.3 SENSOR ANGLE	35
3.4 MOTER DRIVER	36


	หน้า
บทที่ 4 การใช้งานเครื่อง	37
4.1 AUTOMATIC	37
4.2 MANUAL	37
บทที่ 5 ขั้นตอนการเขียนโปรแกรม+วงจร	41
5.1 ส่วนของโปรแกรม	42
5.2 โปรแกรม	52
5.3 วงจร ANALOG TO DIGITAL	53
5.4 วงจร KEYBOARD	54
5.5 วงจร POWER SUPPLY	55
กิตติกรรมประกาศ	ก
หนังสืออ้างอิง	ง
ภาคผนวก	56-85

บทนำ

ปัจจุบันนี้การสื่อสารได้พัฒนาไปมาก ทำให้เหตุการณ์ที่เกิดขึ้นไม่ว่าจะแถบใดในโลกสามารถที่จะรับรู้ข่าวสารถึงกันได้ ซึ่งทำให้โลกทุกวันนี้เป็นยุคของข่าวสาร และอุปกรณ์สื่อสารชนิดที่มีส่วนช่วยให้การสื่อสารมีความรวดเร็ว แน่นนอน และครอบคลุมพื้นที่การสื่อสารได้กว้างไกล ก็คือ ดาวเทียม ซึ่งทุกวันนี้ในประเทศไทยของเราได้มีการนำจานรับสัญญาณดาวเทียมมาใช้กันอย่างกว้างขวาง เช่น เพื่อความบันเทิงภายในบ้าน การ LINK ข้อมูลระหว่างจุดต่อจุด การใช้งานอย่างหลังนี้ ส่วนใหญ่จะติดต่อกับดาวเทียมดวงใดดวงหนึ่งโดยเฉพาะ แต่ถ้าใช้รับสัญญาณเพื่อความบันเทิงภายในบ้าน เพื่อติดตามข่าวสารให้ทันต่อเหตุการณ์ของโลกแล้วนั้น จึงมีความจำเป็นที่จะต้องรับสัญญาณได้หลายช่อง จริงอยู่ที่ว่าดาวเทียมดวงหนึ่งอาจมีหลาย Transponder แต่ถ้าเราสามารถรับสัญญาณดาวเทียมได้หลายดวงก็จะทำให้ได้ข้อมูล ได้ความบันเทิงหลากหลายขึ้น ซึ่งจานรับสัญญาณดาวเทียมที่ใช้กันอยู่ตามอาคาร บ้านเรือน ในปัจจุบันนี้ ก็สามารถรับสัญญาณจากดาวเทียมได้หลายดวงอยู่แล้ว โดยการกวาดในระนาบเดียว คือระนาบที่ใกล้เส้นศูนย์สูตรมากที่สุด ซึ่งการกำหนดทิศทางของจานรับสัญญาณดาวเทียมจะได้ผลเฉพาะจุดที่ตั้งจานรับสัญญาณหรือ EARTH STATION นั้นอยู่ใต้วงเวียนเส้นศูนย์ หรือใกล้เส้นศูนย์สูตรเท่านั้น เช่น ทางด้านใต้ของประเทศไทย หรือแถวกรุงเทพฯ ถ้าขึ้นไปทางภาคเหนือหรือภาคอีสาน หรือไกลจากเส้นศูนย์สูตรมากเท่าไร การกำหนดทิศทางของจานรับสัญญาณดาวเทียม ดังกล่าวมาแล้วนั้น จะมีความผิดพลาดมาก

ทางคณะผู้จัดทำได้สังเกตเห็นข้อเสียดังกล่าวจึงเกิดแนวคิดที่จะสร้างระบบ ซึ่งมีความแน่นอนในการปรับทิศทางของจานสายอากาศ ให้ตรงกับตำแหน่งของดาวเทียมที่ต้องการติดต่อให้มากที่สุด ระบบนี้ จะกำหนดพิกัดโดยให้จานหมุนเป็นมุม AZIMUTH และ ELEVATION

Coordinate ที่สถานีภาคพื้นดินจะต้องชี้ทิศทางเพื่อติดต่อสื่อสารกับดาวเทียมนั้น เรียกว่า LOOK ANGLES ซึ่งจะถูกกำหนดเป็นมุม AZIMUTH และ มุม ELEVATION โดยมุม AZIMUTH จะเริ่มวัดมุม 0 ที่ทางทิศเหนือไปทางทิศตะวันออก ส่วนมุม ELEVATION จะเริ่มมุม 0 ที่ระนาบขนานกับพื้นโลก พิจารณาประกอบดังรูปข้างล่าง



มุม ELEVATION คำนวณได้จากสูตร

$$\cos(EL) = \frac{\sin(\gamma)}{\left[1 + \left(\frac{r_e}{r_s}\right)^2 - 2\left(\frac{r_e}{r_s}\right)\cos(\gamma)\right]^{\frac{1}{2}}}$$

โดย r_s คือระยะจากจุดศูนย์กลางของโลกถึง

ดาวเทียม ในที่นี้ใช้ค่า 42242 km

r_e คือรัศมีของโลก = 6370 km.

γ หาได้จากสูตร


$$\gamma = \cos^{-1} \cos(L_e) \cos(L_s) \cos(l_s - l_e) + \sin(L_e) \sin(L_s)$$

L_c = LATITUDE ของ EARTHSTATION


L_s = LATITUDE ของ SUB SATELLITE = 0

l_e = LONGITUDE ของ EARTHSTATION


l_s = LONGITUDE ของ SUB SATELLITE




ใน AZIMUTH จะแบ่งการคำนวณออกเป็น 4 quadrant เนื่องจากแม้ว่าตำแหน่งที่ตั้งของ สถานีภาคพื้นดินจะอยู่ในแนว longitude เดียวกัน แต่ไม่อยู่ในซีกโลกเดียวกัน (N/S) หรือ ตั้งอยู่ตำแหน่ง latitude ที่อยู่ห่างจากเส้น equator เท่ากัน แต่ไม่อยู่ในซีกโลกเดียวกัน (E/W). เทียบกับตำแหน่งของ sub satellite การคำนวณมุม AZ ก็แตกต่างกันไปตามเงื่อนไขดังนี้




(a) Northern hemisphere, A west of B



(b) Northern hemisphere, A east of B



(c) Southern hemisphere, A west of B



(d) Southern hemisphere, A east of B

Table 1 Equation for Calculation Azimuth AZ from
Spherical Triangle Angle α

SITUATION	EQUATION
1. Subsatellite point southwest of earth station	$AZ = 180 + \alpha$
2. Subsatellite point southeast of earth station	$AZ = 180 - \alpha$
3. Subsatellite point northwest of earth station	$AZ = 360 - \alpha$
4. Subsatellite point northeast of earth station	$AZ = \alpha$

1/2

โดย α หาได้จากสูตร $\alpha = 2 \tan^{-1} \left(\frac{\sin(s-\gamma)\sin(s-[L_e])}{\sin(s)\sin(s-[l_e-l_s])} \right)$

$$S = 0.5 (a + c + \gamma)$$

$$a = [l_s - l_e]$$

$$c = [L_e - L_s]$$

เครื่องปรับทิศทางจานสายอากาศ เป็นเครื่องที่ให้ความสะดวกในการปรับทิศทางของจานสายอากาศ เพื่อรับสัญญาณดาวเทียมดวงที่ทางผู้ใช้ต้องการรับ โดยไม่ต้องคำนวณมุม AZ และ EL ใหม่ หรือคอยปรับทิศทางของจาน และวัดความแรงของสัญญาณจนกว่าจะต้องกับตำแหน่งของดาวเทียมที่ต้องการรับ เพราะว่า เครื่องปรับทิศทางจานสายอากาศโดยอัตโนมัตินี้ สามารถที่จะคำนวณมุม AZ และ EL ของจานสายอากาศเพื่อที่จะรับสัญญาณจากดาวเทียมดวงใด ๆ ได้

ความสามารถของระบบ

- ปรับทิศทางของจานสายอากาศโดยอัตโนมัติ ตามค่ามุม AZIMUTH และ ELEVATION ที่เครื่องคำนวณได้
- โปรแกรมตำแหน่งดาวเทียมที่ต้องการได้หลายดวงตามที่ต้องการ
- สามารถเรียกดูจาก display ของเครื่องได้ว่ามีดาวเทียมดวงใดที่ถูกโปรแกรมอยู่
- สามารถควบคุมทิศทางของจานสายอากาศ โดยผู้ใช้เองได้
- ตั้งมุมเริ่มต้นของการหมุนได้โดยคำสั่ง

อุปกรณ์ที่ใช้ในระบบ

ส่วน CPU

- ชุด Control (CP-32)
- ชุดขยาย Port (24IO)


ส่วนอุปกรณ์ Periperial

- LCD Module
- Key board interface
- Motor drive control
- Angle sensor interface (A/D)



จากแนวความคิดที่จะสร้างระบบและขีดความสามารถของระบบดังที่กล่าวมาแล้วนั้น การเลือก CPU ที่จะมาใช้ในโครงการนี้ จึงจำเป็นต้องคำนึงถึง ความสะดวกในการเขียนโปรแกรมและง่ายต่อการพัฒนาระบบ CPU เบอร์ MCS 8052 จึงได้ถูกพิจารณาเลือกใช้ เพราะว่าในตัว CPU เบอร์ MCS 8052 นี้มี Interpreter ภาษา BASIC อยู่ ทำให้ ง่ายต่อการพัฒนาโปรแกรม เนื่องจากว่าในส่วนความสามารถของระบบนั้น จะต้องคำนวณ เพื่อกำหนดทิศทางให้งานสายอากาศ ซึ่งจะต้องมี function ตรีโกณมิติเข้ามาเกี่ยวข้องด้วย และในโครงการนี้ ทางคณะผู้จัดทำได้เลือก ชุด Controller CP-32 ที่ใช้ CPU ตระกูลเดียวกันกับ MCS 8052 และมีคุณสมบัติเหมือนกันมาใช้งาน

ข้อมูลทางเทคนิคเกี่ยวกับ บอร์ด CP-32



1. EXP1 เป็น INPUT/OUTPUT ของ PORT 1 ของตัว CPU (ดูรายละเอียด
ขาได้จากวงจร)
2. EXP2 เป็นคอนเนคเตอร์ที่ใช้ขยายระบบโดยมีลักษณะขาเหมือนกับคอนเนค
เตอร์ ของ Z80 ยกเว้นสัญญาณบางอย่างที่ไม่มี เช่น REFRESH BUSRQ,
BUSAK ฯลฯ EXP1 นี้สามารถนำอุปกรณ์ต่าง ๆ ที่เคยใช้กับ ET-BOARD
เช่น 7210, RTC ฯลฯ มาใช้ได้ (ถ้าใช้บอร์ด 7210 ต้องเซตบอร์ด
7210 ให้เป็น POWER ON RESET)
3. I/O CONNECTOR เป็น I/O ของพอร์ต 8255 โดยมีลักษณะขาเหมือน
กับขาอินพุท/เอาต์พุทของ 7210 สามารถนำสัญญาณไปใช้ในการควบคุมได้
สามารถนำสัญญาณไปใช้ในการควบคุมได้ สามารถต่อกับบอร์ดสนับสนุน
SOLID STATE RELAY (SSRAC)
4. RS232 ใช้ต่อกับ SERIAL PORT (RS232) ของเครื่อง PC เพื่อทำ
การพัฒนาโปรแกรมโดยใช้ PC เป็น TERMINAL

JUMPER

- J1 EX/IN ใช้สำหรับเลือกว่าจะใช้โปรแกรมภายใน CPU (8052 , 8751)
หรือ ภายนอก โดยถ้าใน JUMPER จะเป็นการใช้โปรแกรมจากภายนอก
- J2 เลือกหน่วยความจำ U4 สามารถเลือกได้ 2 ขนาดคือ 8KB และ 32KB
ในกรณีที่เลือก U4 มีขนาด 32K ให้ดูค่าเตือนในคู่มือ CP32-BASIC
(เมื่อใช้ร่วมกับ CP32-BASIC)

SWITCH

- SW1 RESET SW เป็นปุ่มรีเซตทั้ง CPU และ พอร์ต 8255 ที่ขา RESET
 นี้ถูกต่อไปที่ I/O CONNECTOR และ EXP2 ด้วย
- DIP SW2 เป็นการเลือกหน่วยความจำ U5 ซึ่งสามารถใช้ได้ทั้ง ROM, RAM,
 EPROM, E²PROM (ดูการเซต DIP SW และ JUMPER)
- SW3 TURN ON เมื่อ U5 เป็น EPROM และ TURN OFF เมื่อ U5 เป็น
 RAM

JACK

- DC JACK เป็น JACK สำหรับไฟ DC + 10V
- VPROG เป็นขั้วสำหรับจ่ายไฟ VPP ในการเขียน EPROM


LED

- LED POWER ใช้แสดงว่ามีการจ่ายไฟเข้าระบบ
- LED BURN จะติดเมื่อเซต DIP SW2 จุดที่ 8 ให้ ON เพื่อทำการเขียน EPROM
 (ใช้ CPU 8052 AH BASIC)

X'TAL

เป็นคริสตัลที่จ่ายฐานเวลาให้กับ CPU เป็น CRYSTAL ขนาด 11.0592 MHz

การจัดหน่วยความจำของ CP32 จะแยกกันระหว่างหน่วยความจำสำหรับข้อมูล (DATA MEMORY) กับหน่วยความจำที่เป็นโปรแกรม โดยแยกสัญญาณการติดต่อกับหน่วยความจำทั้งสองชนิด คือใช้ สัญญาณ PSEN ในการติดต่อกับหน่วยความจำที่เป็นโปรแกรม และ สัญญาณ RD, WR ในการติดต่อกับหน่วยความจำข้อมูล CP32 ได้จัดหน่วยความจำดังนี้



เนื่องจากระบบที่ได้ออกแบบไว้นั้น จะต้องมียุปรกรณ์ Peripheral มา Interface หลายชุด เช่น LCD MODULE, KEY BOARD, MOTOR DRIVER, และ ANGLE SENSOR ทำให้ port ที่มีอยู่บนบอร์ด CP-32 ไม่พอที่จะใช้งาน จึงจำเป็นต้อง DECODE PORT ขึ้นมาใช้ใหม่ในที่นี้ทางผู้จัดทำได้เลือก บอร์ด 24IOZ80 มาใช้งาน ซึ่ง บอร์ด 24IOZ80 นี้จะให้ port มาเป็น 8255 1 ตัว ซึ่งก็เป็นการเพียงพอสำหรับการใช้งาน

ข้อมูลทางเทคนิคของ บอร์ด 24IOZ80

Port : 82C55

Connector : 40 PIN (Z80 BUS)

: 34 PIN (8255)


: 10 PIN (8255)

: 16 PIN (DECODE PORT)

: 4 PIN (RESET CPU)

: 2 PIN (SET DECODE 8/16 BIT)

24IOZ80



การต่อเชื่อม Board 24IOZ80 เข้ากับ Board CP-32 เพื่อขยาย Port นั้นจำเป็นต้อง Decode port บน Board 24IOZ80 ไม่ให้ตรงกับหมายเลข port ที่มีอยู่แล้ว บน Board CP-32 คือ port หมายเลข E0E0 ถึง E0E3 ซึ่งการ Decode port บน Board 24IOZ80 นั้น สามารถ set ได้ตามรูปข้างล่าง

DE16 00 8 BIT	DE16 00 15 BIT
PA=00H PB=01H PC=02H PCC=03H	PA=80C0H PB=80C1H PC=80C2H PCC=80C3H
PA=20H PB=21H PC=22H PCC=23H	PA=8020H PB=8021H PC=8022H PCC=8023H
PA=40H PB=41H PC=42H PCC=43H	PA=8040H PB=8041H PC=8042H PCC=8043H
PA=60H PB=61H PC=62H PCC=63H	PA=8060H PB=8061H PC=8062H PCC=8063H
PA=80H PB=81H PC=82H PCC=83H	PA=80E0H PB=80E1H PC=80E2H PCC=80E3H
PA=A0H PB=A1H PC=A2H PCC=A3H	PA=80A0H PB=80A1H PC=80A2H PCC=80A3H
PA=C0H PB=C1H PC=C2H PCC=C3H	PA=80C0H PB=80C1H PC=80C2H PCC=80C3H
PA=E0H PB=E1H PC=E2H PCC=E3H	PA=80E0H PB=80E1H PC=80E2H PCC=80E3H

การเลือกใช้อุปกรณ์ที่จะนำมาแสดงข้อมูลและผลของการทำงานของระบบนั้น จะต้องมีความละเอียดในการแสดงผลพอสมควร เพราะว่าการโปรแกรมเครื่องนั้น มีข้อมูลที่จะต้องโปรแกรมอยู่หลายส่วน และเพื่อที่จะให้การโปรแกรมข้อมูลต่าง ๆ มีความสะดวกและง่ายต่อการใช้งานแล้ว การแสดงผล และระบบการเลือกการทำงานควรเป็นแบบ เมนูขึ้นมาให้ผู้ใช้ได้เลือกใช้ในโครงการนี้ ได้เลือกใช้ส่วนแสดงผลแบบ LCD ชนิด 4 บรรทัด ซึ่งแต่ละบรรทัดสามารถแสดงผลได้ 16 ตัวอักษร ต่อบรรทัด และอีกเหตุผลหนึ่ง que เลือกใช้จอ LCD ชนิดนี้ เพราะว่าไม่มีความยุ่งยากในการนำไปใช้งาน ดังมี

ขั้นตอนการทำงานของ LCD MODULE ดังนี้

- กำหนดตำแหน่งที่จะแสดงผลของตัวอักษร ซึ่งมี Address ตามตารางข้างล่าง

	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15	16	← display position
1-line	00	01	02	03	04	05	06	07	08	09	0A	0B	0C	0D	0E	0F	← DD RAM address
2-line	40	41	42	43	44	45	46	47	48	49	4A	4B	4C	4D	4E	4F	
3-line	10	11	12	13	14	15	16	17	18	19	1A	1B	1C	1D	1E	1F	
4-line	50	51	52	53	54	55	56	57	58	59	5A	5B	5C	5D	5E	5F	

CHARACTER FONT TABLE





Higher Lower Shift	0000	0010	0011	0100	0101	0110	0111	1010	1011	1100	1101	1110	1111
XXXX000	C: RAM (1)	·	·	·	·	·	·	·	·	·	·	·	·
XXXX001	(2)	·	·	·	·	·	·	·	·	·	·	·	·
XXXX010	(3)	·	·	·	·	·	·	·	·	·	·	·	·
XXXX011	(4)	·	·	·	·	·	·	·	·	·	·	·	·
XXXX100	(5)	·	·	·	·	·	·	·	·	·	·	·	·
XXXX101	(6)	·	·	·	·	·	·	·	·	·	·	·	·
XXXX110	(7)	·	·	·	·	·	·	·	·	·	·	·	·
XXXX111	(8)	·	·	·	·	·	·	·	·	·	·	·	·
XXXX000	(1)	·	·	·	·	·	·	·	·	·	·	·	·
XXXX001	(2)	·	·	·	·	·	·	·	·	·	·	·	·
XXXX010	(3)	·	·	·	·	·	·	·	·	·	·	·	·
XXXX011	(4)	·	·	·	·	·	·	·	·	·	·	·	·
XXXX100	(5)	·	·	·	·	·	·	·	·	·	·	·	·
XXXX101	(6)	·	·	·	·	·	·	·	·	·	·	·	·
XXXX110	(7)	·	·	·	·	·	·	·	·	·	·	·	·
XXXX111	(8)	·	·	·	·	·	·	·	·	·	·	·	·

NOTE: CGRAM is a CHARACTER GENERATOR RAM having a storage function of character pattern which enable to change freely by user's program.

และรายละเอียดของขาต่าง ๆ ในการต่อใช้งาน ของ LCD Module มีดังนี้

1. RS (Register Selection) จะเป็นขาเลือก register ภายในซึ่งมีอยู่ 2 ตัวคือ Instruction register(IR) และ Data register(DR) โดยถ้าเป็น "1" จะเป็นการเลือก data และถ้าเป็น "0" จะเป็นการเลือก instruction
2. R/W (Read/Write) เป็นตัวเลือกว่าจะเขียนหรืออ่านข้อมูลจากตัว IC โดย "1" จะอ่านข้อมูล และ "0" จะเขียนข้อมูล
3. E (Enable Signal) เป็นขากำหนดสภาพการรับเขียน-อ่านข้อมูล
4. DB0-DB7 เป็นขารับ-ส่งข้อมูลจากตัว IC
5. V_{dd} ไฟเลี้ยงวงจร
6. V_{ss} ขา GND.
7. V_o เป็นขารับ Voltage ในการปรับความสว่างของ LCD

ตารางแสดงความสัมพันธ์ของขาควบคุมในการทำคำสั่งต่าง ๆ

RS	RW	E	Operation
0	0		write instruction code
0	1		read busy flag
1	0		write data
1	1		read data

ส่วนคำสั่งต่าง ๆ ของ LCD Module นั้น แสดงในตารางคำสั่งข้างล่าง เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาดูกันเท่านั้น มิใช่ให้ไปใช้งานจริงในเชิงพาณิชย์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


- ANGLE SENSOR

Angle Sensor เป็นส่วนประกอบที่สำคัญมากในระบบ เพราะจะ Sensor มาจากเพลลาของมอเตอร์ มาป้อนกลับและแสดงผลบนจอ LCD Angle Sensor มีหลายชนิดเช่น โฟเทนทีโอมิเตอร์ ออปติคคอลลเอนโคเดเคอร์ แมกนิติกพิคอัพทรานสดิวเซอร์ และรีโซลเวอร์ เป็นต้น ในโครงการนี้เราเลือกใช้ โฟเทนทีโอมิเตอร์ในการ Sensor


โฟเทนทีโอมิเตอร์เป็นอุปกรณ์ที่เปลี่ยนพลังงานกลไปเป็นพลังงานไฟฟ้า อินพุตที่ป้อนเข้าที่ปลายข้างที่อยู่กับที่ของโฟเทนทีโอมิเตอร์ เอ้าพุทโวลต์เตจจะได้ออกมาที่ปลายของส่วนที่เคลื่อนที่ของ โฟเทนทีโอมิเตอร์ ซึ่งจะแปรผันตรงกับระยะการเคลื่อนที่เป็นเชิงเส้น

ในรูป แสดงถึงวงจรสมมูลย์ของโฟเทนทีโอมิเตอร์ที่เป็นแบบลิเนียร์และแบบโรตารี เนื่องจากโวลต์เตจ ตกคร่อมขั้วที่ปรับค่าได้และอ้างอิง (กราวด์) จะเป็นสัดส่วนกับการเคลื่อนที่ของเพลลา และโฟเทนทีโอมิเตอร์ เมื่อป้อนโวลต์เตจคร่อมทั้งที่อยู่กับที่ โฟเทนทีโอมิเตอร์ สามารถใช้แสดงว่าตำแหน่งสมบุรณ์ของเพลลาได้

(โวลต์เตจคงที่)




(ก) $V_o = \frac{R_1}{R_1 + R_2} V_{in}$



(ข) 2π เรเดียนเท่ากับ $2V$ (โวลต์)
 θ_{in} เรเดียน เท่ากับ $\frac{2V}{2\pi} \times \theta_{in}$ (โวลต์)
 ดังนั้น $V_o = \frac{2V}{2\pi} \theta_{in}$ (โวลต์)

จาก Diagram ของการจัดวงจรของโพเทนทิโอมิเตอร์ สำหรับการคอนโทรล ตำแหน่งของ DC MOTOR



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปเป็นวงจรใช้งานจริงของภาค Angle Sensor โดยต่อแกนของโพเทนทิโอมิเตอร์เข้ากับ แกนหมุนของมอเตอร์ และต่อส่วนที่เคลื่อนที่เข้ากับ input ของ A/D และ output ของ A/D จะต่อไปยัง port ของ 8255 โดยจะเหมือนกันทั้ง Azimuth และ Elevation โดยมีมุม Azimuth จะกวาด 360 และ Elevation จะกวาด 90 จึงให้ Step ของ Sensor Azimuth = 3600 Step คือมีทศนิยม 1 ตำแหน่ง โดยจะใช้ A/D 12 bits = 4096 Step (2") และให้ Step ของ Sensor Elevation = 960 Step มีทศนิยม 1 ตำแหน่งเช่นกัน และใช้ A/D 10 bits = 1024 Step.




ส่วนควบคุมมอเตอร์

เซอร์โวแอมป์ สามารถให้ output voltage หรือกระแสที่มีค่าเป็นบวกหรือลบได้ คือ จะสามารถทำงานได้ใน 4 quadrants เซอร์โวแอมป์ มีหลายชนิด เช่น

1. ลีเนียร์ Amp.
2. SCR Amp.
3. Switching Amp.

ในโครงการนี้เราเลือกใช้แบบลีเนียร์แอมป์ลิไฟเออร์ เพราะง่ายต่อการควบคุม มีวงจรเสมือนดังรูป



วงจรขับเคลื่อนมอเตอร์

ฟังก์ชันของวงจรขับเคลื่อนมอเตอร์มีหน้าที่ประมวลสัญญาณเข้าพุทจากบล็อกคอนโทรลเลอร์

- รักษาให้มอเตอร์มีความเร็วตามต้องการ
- คอนโทรลทิศทางการหมุนของแกนมอเตอร์

เพื่อให้การทำงานของวงจรขับเคลื่อนมอเตอร์มีประสิทธิภาพและสามารถคอนโทรลทิศทางการหมุนของมอเตอร์ได้ เราจะต้องจัดวงจรของเพาเวอร์ทรานซิสเตอร์ 4 ตัวอยู่ในรูปของ Wheatstone bridge ดังแสดงในรูป


การออกแบบวงจรขับเคลื่อนเพาเวอร์ทรานซิสเตอร์ขึ้นอยู่กับข้อกำหนดของมอเตอร์ ดังนั้นเราต้องกำหนดรายละเอียดของมอเตอร์ที่จะใช้ก่อน คู่เพาเวอร์ทรานซิสเตอร์ที่ใช้ในวงจรขับเคลื่อนเพาเวอร์ทรานซิสเตอร์จะต้องให้พิกัดกระแสและโวลต์ที่ต่ำกว่าค่ากระแสและโวลต์ของมอเตอร์ ซึ่งวงจรนี้จะใช้เพาเวอร์ทรานซิสเตอร์ เบอร์ TIP29 (NPN) และ TIP30 (PNP) ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนควบคุมมอเตอร์

เซอร์โวแอมป์ สามารถให้output voltage หรือกระแสที่มีค่าเป็นบวกหรือลบได้ คือ จะสามารถทำงานได้ใน 4 quadrants เซอร์โวแอมป์ มีหลายชนิด เช่น

1. ดีเอ็นเออร์ Amp.
2. SCR Amp.
3. Switching Amp.

ในครงงานนี้เราเลือกใช้แบบดีเอ็นเออร์แอมป์ไฟเออร์ เพราะง่ายต่อการควบคุม มีวงจรเสมือนดังรูป



วงจรขับเคลื่อนมอเตอร์


ฟังก์ชันของวงจรขับเคลื่อนมอเตอร์มีหน้าที่ประมวลสัญญาณเข้าพุทจากบล็อคอนโทรลเลอร์

- รักษาให้มอเตอร์มีความเร็วตามต้องการ
- คอนโทรลทิศทางการหมุนของแกนมอเตอร์

เพื่อให้การทำงานของวงจรไดร์เวอร์มีประสิทธิภาพและสามารถคอนโทรลทิศทางการหมุนของมอเตอร์ได้ เราจะต้องจัดวงจรของเพาเวอร์ทรานซิสเตอร์ 4 ตัวอยู่ในรูป

ของ Wheatstone bridge ดังแสดงในรูป

การออกแบบวงจรขับเคลื่อนเพาเวอร์ทรานซิสเตอร์ขึ้นอยู่กับข้อกำหนดของมอเตอร์ ^{ดังนั้น} เราต้องกำหนดรายละเอียดของมอเตอร์ที่จะใช้ก่อน ^{ที่} เพาเวอร์ทรานซิสเตอร์ที่ใช้ในวงจรขับเคลื่อนเพาเวอร์ทรานซิสเตอร์จะต้อง ^{มี} ค่ากระแสและโวลต์เตจที่สูงกว่าค่ากระแสและโวลต์เตจของมอเตอร์ ซึ่งวงจรนี้จะใช้เพาเวอร์ทรานซิสเตอร์แบบ TIP29 (NPN) และ TIP30 (PNP) ^{ถ้า} ไม่สามารถได้ทั้งสี่อัน อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



- Q1, Q3 : TIP30
- Q2, Q4 : TIP29
- D1-D4 : 1N4004

ข้อกำหนดทางไฟฟ้าของเพาเวอร์ทรานซิสเตอร์ TIP29 มีดังนี้

- คอลเลคเตอร์-อิมิตเตอร์ เบรคดาวโวลท์เตจ $V_{ce(BR)} = 40V_{min}$
- กระแสคอลเลคเตอร์ $I_c = 1 A.$
- กระแสพิทคอลเลคเตอร์ = 3 A.
- เพาเวอร์ที่สูญเสียที่อุณหภูมิต่ำกว่า 25 c เท่ากับ 30 W. max
- เบส-อิมิตเตอร์โวลท์เตจ $V_{BE} = 1.3 V.$
- โวลท์เตจอิ่มตัวระหว่างคอลเลคเตอร์-อิมิตเตอร์ $V_{CE(sat)} = 0.7 V.$
- สัญญาณต่ำ $h_{fe} = 20$ ที่ความถี่ 2 KHz $V_{CE} = 10 V.$ และ $I_C = 0.2 A.$

ไดโอดD1-D4 ใช้สำหรับป้องกันคอลเลคเตอร์-อิมิตเตอร์จังก์ชันของ

เพาเวอร์ทรานซิสเตอร์จาก inductive kicks และสวิตชิ่งสไปค์ ความต้านทาน

ที่อิมิตเตอร์ R_{sense} ใช้สำหรับตีเทคความเร็วของมอเตอร์ ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเรียกพอร์ตของ 8255 จะเรียกพอร์ตต่างๆ ว่าพอร์ต A พอร์ต B และ พอร์ต C โดยพอร์ต C แยกเป็น 2 ส่วนคือ พอร์ต C ล่างหรือตั้งแต่ PC_0-PC_7 มี จำนวน 4 บิตและพอร์ต C บนตั้งแต่ PC_8-PC_7 ที่พิเศษคือ พอร์ตทุกพอร์ตเป็นได้ทั้ง พอร์ตเอาต์พุตและพอร์ตอินพุต

รูปที่ 3-3 เป็นแผนผังของไอซีและการจัดวางขาของไอซี 8255 การทำงานของวงจรจะใช้สัญญาณควบคุมจากไมโครโปรเซสเซอร์มาควบคุมการทำงาน โดยไมโครโปรเซสเซอร์จะส่งคำสั่งมาโปรแกรมการทำงานหรือกำหนดรูปแบบของพอร์ตให้เป็น อินพุตหรือเอาพุตก็ได้

ขาต่างๆของ 8255

เพื่อให้เข้าใจวิธีการต่อใช้งานจึงจำเป็นต้องเข้าใจความหมายและตำแหน่งของขาต่างๆ เสียก่อน ขาทั้ง 40 ขาของไอซีประกอบด้วย

D_0-D_7 เป็นขาที่ข้อมูลอินพุตจะต้องผ่านเข้าออกจากส่วนนี้ D_0-D_7 จึงต่อเข้ากับระบบบัสของไมโครโปรเซสเซอร์เพื่อให้ไมโครโปรเซสเซอร์สามารถอ่านหรือเขียนข้อมูลจากพอร์ตผ่านทางบัสนี้

CS (สัญญาณเลือกชิป) ขานี้เป็นขาอินพุตที่จะรับสัญญาณจากภายนอกเพื่อเลือกชิป 8255 โดยเมื่อขานี้เป็น "0" จะทำให้ 8255 ต่อเข้ากับระบบบัสของไมโครโปรเซสเซอร์เพื่อให้ไมโครโปรเซสเซอร์เขียนหรืออ่านข้อมูลจากพอร์ตได้

RD (สัญญาณการอ่าน) เป็นสัญญาณอินพุตที่ต้องส่งมาจาก CPU เมื่อสัญญาณที่ขานี้เป็น "0" และสัญญาณ CS เป็น "0" ด้วย ไอซี 8255 จะทำตัวให้ CPU อ่านข้อมูลจากบัสในขณะที่เป็นพอร์ตอินพุต

WR เป็นสัญญาณการเขียน จะแอกทีฟเมื่อสัญญาณ WR และสัญญาณ CS เป็น "0" สัญญาณนี้จะมาจาก CPU เมื่อต้องการเขียนข้อมูลลงบนพอร์ตที่กำหนด

A_0-A_3 (สัญญาณแอดเดรส) ลอจิกของสัญญาณทั้งสองจะถอดรหัสออกเป็น 4 รหัสเพื่อกำหนดรีจิสเตอร์ภายในที่เชื่อมต่อกับพอร์ตอินพุตเอาพุตของ 8255

RESET (สัญญาณรีเซ็ต) เป็นสัญญาณที่ส่งมาจากภายนอกเข้า มาทำการรีเซ็ต 8255 เพื่อเคลียร์สถานะต่างๆของ 8255 เมื่อ 8255 ได้รับการรีเซ็ตก็จะกลับเข้าสู่โหมดอินพุตหรือทุกพอร์ตที่เป็นพอร์ตอินพุต

PA_0-PA_7 เป็นสายสัญญาณที่เป็นพอร์ตของ 8255 ที่ชื่อพอร์ต A การเลือกพอร์ตจะเลือก โดยสัญญาณแอดเดรส A_0-A_3

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับใช้ในการเรียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเนื้อหาเพิ่มเติมในหนังสือฉบับอื่นๆ ของทางเรา

PB_0-PB_7 เป็นสายสัญญาณที่เป็นพอร์ต B ของ 8255 ถูกเลือกโดยสัญญาณ

แอดเดรส $A_0 - A_1$

$PC_0 - PC_7$ เป็นสายสัญญาณที่เป็นพอร์ต C ของ 8255

การกำหนดพอร์ตนี้จะได้รับการกำหนดโดยสัญญาณแอดเดรส $A_0 - A_1$ พอร์ต C นี้

แบ่งเป็น 2 กลุ่ม คือ กลุ่ม $PC_0 - PC_3$ และกลุ่ม $PC_4 - PC_7$

รีจิสเตอร์ภายในของ 8255

เมื่อต่อ 8255 เข้ากับ CPU ได้แล้วสิ่งที่ผู้ใช้จะต้องทำก็คือการโปรแกรมให้

8255 ทำงานตามที่ต้องการ จากการทำงานที่ 8255 มีพอร์ต 4 พอร์ต แต่ละพอร์ตจะเป็นเสมือน

รีจิสเตอร์ที่สามารถเขียนและอ่านได้รีจิสเตอร์แต่ละตัวนี้จึงถูกกำหนดด้วยแอดเดรสตามที่ตั้งไว้

\overline{RD}	\overline{WR}	$\overline{A1}$	$\overline{A0}$	ความหมาย
1	0	0	0	เขียนพอร์ต A ซึ่งเป็นข้อมูล
0	1	0	0	อ่านพอร์ต A ซึ่งเป็นข้อมูล
1	0	0	1	เขียนพอร์ต B ซึ่งเป็นข้อมูล
0	1	0	1	อ่านพอร์ต B ซึ่งเป็นข้อมูล
1	0	1	0	เขียนพอร์ต C ซึ่งเป็นข้อมูล
0	1	1	0	อ่านพอร์ต C ซึ่งเป็นข้อมูล
1	0	1	1	เขียนข้อมูล ซึ่งเป็นรหัสควบคุม
0	1	1	1	อ่านเข้ามา ซึ่งไม่มีความหมายใด

รูปที่ 3-3 สัญญาณการควบคุมการทำงานของ 8255

การใช้งาน 8255 จะตั้งรหัสควบคุม (control code) เข้าไปยังพอร์ต

ข้อมูลควบคุมเพื่อควบคุมการทำงานของ 8255 โดยใช้สัญญาณควบคุมพอร์ตรหัสหมายเลข 13H

การควบคุมการทำงานของ 8255 มีหลายโหมดแต่ละโหมดจะแตกต่างกันออกไปการโปรแกรมให้

8255 ทำงานจะทำได้ 3 โหมดคือ โหมด 0, โหมด 1, และ โหมด 2

โหมด 0 หรืออินพุทเอาพุทแบบพื้นฐาน

การกำหนดโหมดการทำงาน จะต้องส่งข้อมูลเข้าไปโปรแกรมในพอร์ตควบคุม

ของ 8255 แต่ละบิตของข้อมูลที่ส่งเข้าไปจะมีความหมายในตัวเอง ลักษณะความหมายแต่ละ

บิตในรหัสควบคุมแสดงได้ดังรูป 3-4


การโปรแกรม 8255 คือ การให้รหัสบิตต่างๆ เข้าไปในรหัสควบคุมแล้วส่ง

ไปยังรีจิสเตอร์ของพอร์ตควบคุมความหมายของบิตต่างๆ มีดังนี้ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บิต D_7 เป็นบิตที่แสดงรหัสควบคุมถ้าบิตนี้เป็น "1" หมายถึงรหัสควบคุมนี้จะมีผลต่อการเปลี่ยนแปลงการเซทโหมดต่างๆ ของ 8255

บิต D_6 และ D_5 เป็นการเลือกโหมดของพอร์ต A ซึ่งมี 3 โหมด คือโหมด 0 โหมด 1 และโหมด 2 ดังแสดงในรูปที่ 3-4



รูปที่ 3-4 ความหมายของบิตต่างๆในรหัสควบคุม

บิต D_6 ถ้ามีค่าเป็น "0" หมายถึงการกำหนดพอร์ต A เป็นเอาพุต

ถ้า ค่าเป็น "1" จะหมายถึงการกำหนดให้พอร์ต A เป็นอินพุต

บิต D_5 เป็นบิตที่บอกถึงการเซทของพอร์ต C บนถ้าเป็น "0" จะทำให้พอร์ต C บนเป็นเอาต์พุต

บิต D_4 เป็นบิตที่บอกถึงการ เซทโหมดของพอร์ต B ถ้าเป็น "0"

หมายถึง การเลือกพอร์ต B เป็นโหมด 0 และถ้าเลือกเป็น "1" หมายถึงการเลือกโหมด 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ขออนุญาต

บิต D_1 เป็นการกำหนดอินพุตเอาต์พุตของพอร์ต B ถ้าเป็น "0" หมายถึงเอาต์พุต ถ้าเป็น "1" หมายถึงอินพุต

บิต D_0 เป็นการกำหนดอินพุตเอาต์พุตของพอร์ต C ล่าง ถ้าเป็น "0" หมายถึงเอาต์พุต ถ้าเป็น "1" หมายถึงอินพุต

การโปรแกรม 8255 จะเริ่มจากการเซตค่าที่ต้องการแล้วเอาต์พุตไปยังพอร์ตควบคุม เช่น ถ้าต้องการโปรแกรมให้ทั้งพอร์ต A, B และ C เป็นพอร์ตเอาต์พุตหมดเราจะเลือก 8255 ให้อยู่ในโหมด 0 โดยมีรหัสควบคุมเป็น 10000000 หรือ 80H ดังนั้นจึงเขียนคำสั่งได้ดังนี้

LD A, 80H หมายถึงกำหนดรหัสควบคุม

OUT(13H), A หมายถึงส่งไปยังพอร์ตควบคุม

หลังจากที่กระทำคำสั่ง OUT นี้ผ่านไปแล้ว พอร์ต A, B และ C จะเป็นพอร์ตเอาต์พุตหมดซึ่งก็จะส่งข้อมูลจาก CPU ไปยังพอร์ตต่างๆ ได้ เช่น ถ้าต้องการส่งข้อมูล 8AH ไปยังพอร์ต A ข้อมูล 41H ไปยังพอร์ต B และ ข้อมูล 25H ไปยังพอร์ต C คำสั่งที่ใช้คือ

LD A, 8AH หมายถึงเลือกค่า 8AH

OUT(10H), A หมายถึงส่งไปยังพอร์ต A

LD A, 41H หมายถึงเลือกค่า 41H

OUT(11H), A หมายถึงส่งไปยังพอร์ต B

LD A, 25H หมายถึงเลือกค่า 25 H



OUT(12H), A หมายถึงส่งให้พอร์ต C

เนื่องจากมีพอร์ตที่รับส่งข้อมูล 3 พอร์ตคือ พอร์ต A, B, C ซึ่งพอร์ต C จะแยกออกเป็น 2 ส่วนคือ พอร์ต C ล่างและพอร์ต C บน เราสามารถโปรแกรมให้ทั้งพอร์ต 4 พอร์ต นี้เป็นอินพุตเอาต์พุตก็ได้



การทำงานในโหมด 0

โหมด 0 เป็นโหมดที่กำหนดให้พอร์ตทุกพอร์ตบนตัว 8255 เป็นพอร์ตอินพุตเอาต์พุตแบบพื้นฐานรูปแบบความเป็นไปได้จึงมีทั้งสิ้น 16 รูปแบบ ตามลักษณะของพอร์ต A และ พอร์ต B พอร์ต C บนและพอร์ต C ล่าง ลักษณะของรหัสควบคุมแต่ละแบบจะเป็นดังรูป 3-5



รหัสควบคุม #0





รหัสควบคุม #1




รหัสควบคุม #2





รหัสควบคุม #6




รหัสควบคุม #3





รหัสควบคุม #7





รหัสควบคุม #4





รหัสควบคุม #8




รหัสควบคุม #5





รหัสควบคุม #9



รหัสควบคุม #10





รหัสควบคุม #13





รหัสควบคุม #11





รหัสควบคุม #14



รหัสควบคุม #12



รหัสควบคุม #15





รูปที่ 3-5 (ต่อ) ลักษณะของรหัสควบคุมแบบต่างๆ ในโหมด 0

การทำงานของ 8255 ในโหมด 1


การทำงานของ 8255 ในโหมด 1 เป็นโหมดที่ทำให้อินพุตเอาต์พุตมีการตรวจสอบสัญญาณ(handshaking) โดยใช้อินพุตเอาต์พุตของพอร์ต A และพอร์ต B เป็นหลักและใช้พอร์ต C บนเป็นตัวตรวจสอบสัญญาณ(handshaking) ของพอร์ต A พอร์ต C ล่างเป็นตัวตรวจสอบสัญญาณของพอร์ต B การจัดสัญญาณต่างๆ เหล่านี้แสดงดังรูปที่ 3-5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3-6 โครงสร้างตัวตรวจสอบสัญญาณของพอร์ตอินพุตและพอร์ตเอาต์พุต


แนวความคิดการใช้พอร์ตอินพุตเอาต์พุตโดยมีตัวตรวจสอบสัญญาณก็เพื่อให้เกิดการซิงโครไนซ์ระหว่างอุปกรณ์ภายนอกที่ทำงานได้ช้ากับการทำงานของคอมพิวเตอร์ที่ทำงานได้เร็ว ลักษณะของการรับส่งข้อมูลอินพุตเอาต์พุตแบบมีตัวตรวจสอบสัญญาณดังรูปที่ 3-6 นั้น จะใช้ $PA_0 - PA_7$ เป็นเอาต์พุตและ $PB_0 - PB_7$ เป็นอินพุตโดยมีพอร์ต C เป็นตัวตรวจสอบสัญญาณดังในรูปที่ 3-7




เมื่อโปรแกรม 8255 เป็นโหมด 1 แล้ว ตัว 8255 จะให้พอร์ต C เป็นสัญญาณควบคุมโดยแต่ละบิตของพอร์ต C เป็นไปตามที่กำหนดไว้ ดังรูปที่ 3-8

ขา	กรณีอินพุต	กรณีเอาต์พุต
PC ₀	INTR _B	INTR _B
PC ₁	IBF _B	$\overline{\text{OBF}}_B$
PC ₂	$\overline{\text{STB}}_B$	$\overline{\text{ACK}}_B$
PC ₃	INTR _A	INTR _A
PC ₄	$\overline{\text{STB}}_A$	I/O
PC ₅	IBF _A	I/O
PC ₆	I/O	$\overline{\text{ACK}}_A$
PC ₇	I/O	$\overline{\text{OBF}}_A$

รูปที่ 3-8 หน้าที่ของสัญญาณต่างๆ ของพอร์ต C ในการทำงานเป็นตัวตรวจสอบสัญญาณเมื่อ 8255 ทำงานในโหมด 1 โดยปกติ 8255 จะให้สัญญาณอินเตอร์รัพท์ไปบอก CPU ด้วยสัญญาณของ 8255 จะเกิดขึ้นที่ PC₀ และ PC₂ โดยที่เมื่อบัพเฟอร์พร้อมแล้วและต้องการให้ CPU ส่งอินพุตหรือเอาต์พุตมาที่บัพเฟอร์ สัญญาณอินเตอร์รัพท์ก็เกิดขึ้น โครงสร้างการตรวจสอบสัญญาณของ 8255 แสดงด้วยสัญญาณทางไฟฟ้าได้ดังรูปที่ 3-9



(ก) เมื่อเป็นพอร์ตเอาต์พุต



(ข) เมื่อเป็นพอร์ตอินพุต

สังเกตว่าการทำงานของ 8255 จะเกี่ยวข้องกับสัญญาณ RD และ WR ซึ่งจะ
 ทำให้สัญญาณควบคุมเปลี่ยนแปลงไป การตรวจสอบสัญญาณซึ่งกันและกันนี้เป็นวิธีการรับส่งที่มี
 ประสิทธิภาพ ในการที่จะโปรแกรมโหมด 1 นี้เราจะใช้รหัสควบคุมเป็น 101(1/0) 01(1
 /0)0ในส่วน 1/0 หมายถึงถ้าเป็นอินพุตก็คือ "1" ถ้าเป็นเอาพุตก็คือ "0" โดย 1/0 ตัว
 แรกเป็นของพอร์ต A ตัวที่ 2 เป็นของพอร์ต B เช่น ถ้าต้องการให้พอร์ต A เป็นเอาพุต และ
 พอร์ต B เป็นอินพุตเราจะใช้รหัสควบคุมเป็น 10100110 หรือ A6H

จากการพิจารณาการทำงานของ CPU จะเห็นว่าทำอย่างไรจึงจะเขียนหรือ
 อ่านพอร์ตได้อย่างถูกต้อง วิธีง่ายวิธีหนึ่งคือ CPU จะต้องคอยตรวจสอบสัญญาณของ 8255


การทำงานของ 8255 ในโหมด 2

8255 ยังมีโหมดการทำงานอีกโหมดหนึ่งคือ โหมด 2 ซึ่งทำได้เฉพาะพอร์ต
 A ในโหมดนี้ 8255 จะใช้ 8255 จะใช้พอร์ต A ทำหน้าที่เป็นพอร์ตแบบ 2 ทิศทางคือ
 สามารถเป็นไปได้ทั้งพอร์ตอินพุตและเอาพุต โดยโครงสร้างของพอร์ต A ทั้งอินพุตเอาพุตมีตัว
 ตรวจสอบสัญญาณทั้งคู่ ส่วนพอร์ต C จะทำหน้าที่เป็นสัญญาณตรวจสอบ โดยมีสัญญาณแต่ละ
 ขาดังรูปที่ 3-10


พอร์ต C	ความหมาย
PC ₀	I/O
PC ₁	I/O
PC ₂	I/O
PC ₃	INTR _A
PC ₄	STB _A
PC ₅	IBF _A
PC ₆	ACK _A
PC ₇	OBF _A

รูปที่ 3-10 หน้าที่ของพอร์ต C ในโหมด 2

สังเกตว่าเมื่อโปรแกรมพอร์ต A เป็นโหมด 2 แล้วพอร์ต B จะต้องไป
 แกรมเป็นโหมด 0 หรือโหมด 1 ก็ได้ซึ่งก็ทำงานแบบแยกอิสระอีกในการใช้งานพอร์ต
 แบบสองทิศทางนี้ใช้ได้กับงานบางประเภท
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 9-11 โครงสร้างของพอร์ต A ที่ทำงานแบบพอร์ต 2 ทิศทาง
 สังเกตว่า เมื่อโปรแกรมพอร์ต A เป็นโหมด 2 แล้ว พอร์ต B จะ
 ต้องโปรแกรมเป็นโหมด 0 หรือโหมด 1 ก็ได้ซึ่งก็ทำงานแบบแยกอิสระอีกในการใช้
 งานพอร์ตแบบ 2 ทิศทางนี้ใช้ได้กับงานบางประเภท เช่น ใช้ในการรับส่งข้อมูลของพอร์ต
 มาตรฐานบางประเภท เช่น IEEE 488 หรือใช้เชื่อมโยงระหว่างคอมพิวเตอร์กับคอมพิว
 ตอร์ในการรับส่งข้อมูลกลับไปและกลับ



BLOCK DIAGRAM ของระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จาก Block Diagram ข้างล่างจะเห็นว่าระบบแบ่งออกเป็น 2 ส่วนใหญ่ ๆ คือส่วนที่เป็น Main Control และอุปกรณ์ภายนอกที่มาต่อเชื่อมกับระบบ ซึ่งส่วนต่าง ๆ ในระบบนี้จะควบคุมโดยซอฟต์แวร์ทั้งหมด การติดต่อระหว่าง CPU และอุปกรณ์ภายนอกทั้งหมดนั้น ทำโดยผ่าน Port ของ 8255 ซึ่งจะจำลองให้เป็นทั้งสัญญาณข้อมูลและสัญญาณควบคุม โดย Port แต่ละ Port ถูกแบ่งไปไว้ดังนี้

PORT ASSIGNMENT

	Pin Assignment	# port Address	Function
8255 (1)	A1 PA0–PA7	0E0E0	control motor
	C1/1 PC4–PC7	0E0E2	keyboard
	C1/2 PC0–PC3	0E0E2	LCD
	B1 PB0–PB7	0E0E1	
8255 (2)	A2 PA0–PA7	8 bits LSB AZIMUTH	sensor angle
	B2 PB0–PB7	8 bits LSB ELEVATION	sensor angle
	C2/1 PC0–PC2	3 bits MSB AZIMUTH	sensor angle
	C2/2 PC4–PC5	2 bits MSB ELEVATION	sensor angle

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เมื่อนำเอาอุปกรณ์ภายนอกต่าง ๆ มาต่อเชื่อมเข้ากับ Main Control แล้ว แสดงรายละเอียดการต่อเชื่อมระบบ แยกเป็นส่วนต่าง ๆ ได้ดังนี้ 35

LCD MODULE


สัญญาณที่จะนำมาใช้เพื่อควบคุม LCD นั้น จะประกอบด้วยสัญญาณข้อมูล 8 เส้น และสัญญาณควบคุมอีก 3 เส้น ดังนั้น จะต้องใช้ port ของ 8255 จำนวน 1 port ครึ่ง ในที่นี้ใช้ port B และ port C (ล่าง) ของ 8255 ตัวที่ 1 โดยได้ port B เป็นสัญญาณข้อมูล และ port C (ล่าง) เป็นสัญญาณควบคุม ดังรายละเอียดต่อไปนี้

LCD		8255		
ขา	สัญญาณ		Port B	Port C (ล่าง)
7-14	D0-D7	----->	P _{B0} -P _{B7}	
4	RS	----->		P _{C0}
5	R/W	----->		P _{C1}
6	E	----->		P _{C2}

ตารางและรูปแสดงการเชื่อมต่อระหว่าง LCD MODULE กับ MAIN CONTROL



ในส่วนการป้อนข้อมูลของระบบ จะอาศัยสัญญาณ interrupt เพื่อบอกให้ CPU รับรู้ การกด key โดย key ที่ใช้จะเป็น Matrix 4x4 แบบ 2 of 8 keypad ซึ่งแปลงเป็น binary 4 bit โดยใช้ IC เบอร์ MC 14419 ซึ่ง IC เบอร์นี้จะมีสัญญาณ Strobe ทุกครั้งที่กด key และเราจะเอาสัญญาณ Strobe นี้ไปเป็นสัญญาณ interrupt เพื่อให้ CPU รับรู้การกด key เมื่อได้สัญญาณ binary 4 bit มาแล้ว ในที่นี้ได้เลือกเอา port C (บน) ของ 8255 ตัวที่ 1 มาใช้ ดังรายละเอียดข้างล่าง



การรับรู้มุมหรือทิศทางที่แท้จริงของจานสายอากาศนั้น เครื่องจะรับทราบโดยรับข้อมูลที่ได้จากวงจร Analog to Digital โดยจะใช้ port 8255 ตัวที่ 2 ทั้งหมด ซึ่งแบ่งการใช้งานออกเป็นดังนี้

มุม Azimuth วัดมุมทั้งหมด 360.0 จะใช้จำนวน bit = 11 bits


มุม Elevation วัดมุมทั้งหมด 90.0 จะใช้จำนวน bit = 10 bits

ในส่วนของมุม Azimuth จะใช้ PA0 - PA7 ใน 8 bit แรก

และใช้ PC0 - PC2 ใน 3 bit หลัง

ในส่วนของมุม Elevation จะใช้ PB0 - PB7 ใน 8 bit แรก

และใช้ PC4 - PC5 ใน 2 bit หลัง



ในส่วนของวงจรขับมอเตอร์นั้น port ที่ต่อไปใช้งานจะเป็น port A ของ 8255 ตัวที่ 1 โดยใช้ 2 bit ต่อการควบคุม 1 ตัว ดังรายละเอียดต่อไปนี้

PA0 - PA1 ควบคุมมอเตอร์ Azimuth

PA2 - PA7 ควบคุมมอเตอร์ Elevation

ลักษณะของสัญญาณจะควบคุมการหมุนของมอเตอร์ดังตารางนี้


PA0	PA1	ลักษณะการหมุน
0	0	stop
0	1	forward
1	0	reverse
1	1	-

ลักษณะของสัญญาณควบคุมมอเตอร์ Azimuth

PA2	PA3	ลักษณะการหมุน
0	0	stop
0	1	forward
1	0	reverse
1	1	-

ลักษณะของสัญญาณควบคุมมอเตอร์ Elevation

โดยปกติที่หน้าจอของเครื่องจะอยู่ในสถานะที่แสดงตำแหน่งของมุมที่จานชื่ออยู่ คือ มุม Azimuth และ Elevation เมื่อเราต้องการให้เครื่องทำงาน จะต้องกด Code ซึ่งเป็นรหัสงานที่จะเข้าไปถึงการใช้งานเครื่องได้ เมื่อเข้าไปใน Mode การทำงานของเครื่องแล้ว ที่จะ LCD Display จะแสดงรายการต่าง ๆ ขึ้นมาใช้ผู้ใช้เลือก. ดังมีรายการต่อไปนี้



เราสามารถเลือกทำรายการต่าง ๆ ได้ โดยแต่ละรายการมีรายละเอียดคือ

1. AUTOMATIC

คือ MODE ที่ใช้สำหรับให้เครื่องคำนวณมุม Az และ El แล้ว หมุนจานไปยังตำแหน่งที่คำนวณได้ ใน AUTOMATIC MODE นี้จะมีหัวข้อให้เลือกทำหลายรายการ คือ


- SET ตำแหน่งที่ตั้งของสถานีภาคพื้นดิน
- SET ตำแหน่งของดาวเทียม
- เลือกให้จานหมุนไปรับดาวเทียมดวงต่าง ๆ
- LIST ดูว่ามีดาวเทียมอะไรที่ถูกระบุโปรแกรมไว้

2. MANUAL


คือ Mode ที่ควบคุมทิศทางการหมุนของจานโดยตัวผู้ใช้เอง หรือใช้ปรับความละเอียด ในการหมุนหาทิศทางของจาน

ลักษณะข้อมูลที่จะแสดงบนจอ LCD และขั้นตอนการทำงาน

A




A.1




ลักษณะข้อมูลที่จะแสดงบนจอ LCD และขั้นตอนการทำงาน

A



A.1



A.1.1

42

SET

1. EARTH STATION

2. SATELLITE

A.1.2

SELECT

NUMBER :

NAME :

.....

Az EL

A.1.3

LIST

1 :

2 :

3 :

A.1.1.1

SET - EST

LATITUDE : D : ...

LONGTITUDE : D : ...

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SET - SAT

NAME :

.....

POSITION

ANGLE : D :

A.Z

MANUAL MODE

.....

Az
El

สามารถแบ่งส่วนต่างของโปรแกรมได้ดังนี้

1. ส่วนแสดงผลข้อมูลบนจอ LCD
2. ส่วนรับข้อมูลจาก keyboard
3. ส่วนคำนวณมุม AZIMUTH และ ELEVATION
4. ส่วนควบคุมมอเตอร์
5. ส่วนรับข้อมูลจากตัว sensor มุม
6. ส่วนเปรียบเทียบมุม



```

list
5      STRING 70,10
10     DIM N(2),M(2),MI(2)
15     DIM G(3),F(3)
20     DIM ELA(2),EARTHLA(2)
25     DIM ELO(3),EARTHLO(3)
30     DIM SATA(3),SA(3)
35     DIM SAAN(5),DISAT(5)
40     LET XBY(0E0E3H)=88H
45     LET XBY(0E0E1H)=01H
50     GOSUB 100
55     LET XBY(0E0E1H)=06H
60     GOSUB 100
65     LET XBY(0E0E1H)=0CH
70     GOSUB 100
75     LET XBY(0E0E1H)=3CH
80     GOSUB 100
85     GOTO 2000
100    REM *write instruction*
110    LET XBY(0E0E2H)=04H
130    LET XBY(0E0E2H)=00H
140    RETURN
200    REM *write data*
210    LET XBY(0E0E2H)=05H
230    LET XBY(0E0E2H)=01H
240    RETURN
300    REM *line 1*
330    LET C=127+X
340    LET XBY(0E0E1H)=C
350    GOSUB 100
360    LET XBY(0E0E1H)=A
370    GOSUB 200
380    RETURN
400    REM *line 2*
430    LET C=191+X
440    LET XBY(0E0E1H)=C
450    GOSUB 100
460    LET XBY(0E0E1H)=A
470    GOSUB 200
480    RETURN
500    REM *line 3*
530    LET C=143+X
540    LET XBY(0E0E1H)=C
550    GOSUB 100
560    LET XBY(0E0E1H)=A
570    GOSUB 200
580    RETURN
600    REM*line 4*
630    LET C=207+X
640    LET XBY(0E0E1H)=C
650    GOSUB 100
660    LET XBY(0E0E1H)=A
670    GOSUB 200
680    RETURN
1000   REM *write display*
1004   LET XBY(0E0E1H)=01H
1005   GOSUB 100
1010   IF P=0 THEN 1130
1100   FOR L=1 TO 16*P
1110   READ A
1120   NEXT
1130   FOR X=1 TO 16
1140   READ A
1150   GOSUB 300
1160   NEXT X

```



1130 นี้เป็นลิขสิทธิ์ของกรมส่งเสริมการค้าระหว่างประเทศ กระทรวงพาณิชย์ ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 1150 รมติ ๒๕๖๓ ห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1170 FOR X=1 TO 16
1180 READ A
1190 GOSUB 400
1200 NEXT X
1210 FOR X=1 TO 16
1220 READ A
1230 GOSUB 500
1240 NEXT X
1250 FOR X=1 TO 16
1260 READ A
1270 GOSUB 600
1280 NEXT X
1281 RESTORE
1282 RETURN
1299 REM *data main menu*
1300 DATA 77,65,73,78,32,77,69,78
1305 DATA 85,32,32,32,32,32,32,32
1310 DATA 32,32,32,32,32,32,32,32
1315 DATA 32,32,32,32,32,32,32,32
1320 DATA 49,32,65,85,84,79,77,65
1325 DATA 84,73,67,32,32,32,32,32
1330 DATA 50,32,77,65,78,85,65,76
1335 DATA 32,32,32,32,32,32,32,32
1340 DATA 51,32,73,78,73,84,73,65
1345 DATA 76,32,32,32,32,32,32,32
1350 DATA 65,85,84,79,77,69,84,73
1351 REM *data automatic mode*
1355 DATA 67,32,77,79,68,69,32,32
1360 DATA 32,32,32,32,32,32,32,32
1365 DATA 32,32,32,32,32,32,32,32
1370 DATA 49,32,83,69,84,32,32,32
1375 DATA 32,32,32,32,32,32,32,32
1380 DATA 50,32,83,69,76,69,67,84
1385 DATA 32,32,32,32,32,32,32,32
1390 DATA 51,32,76,73,83,84,32,32
1395 DATA 32,32,32,32,32,32,32,32
1399 REM *data auto set*
1400 DATA 83,69,84,32,32,32,32,32
1405 DATA 32,32,32,32,32,32,32,32
1410 DATA 32,32,32,32,32,32,32,32
1415 DATA 32,32,32,32,32,32,32,32
1420 DATA 49,32,69,65,82,84,72,32
1425 DATA 83,84,65,84,73,79,78,32
1430 DATA 50,32,83,65,84,69,76,76
1435 DATA 73,84,69,32,32,32,32,32
1439 REM *data set-est*
1440 DATA 83,69,84,45,69,83,84,32
1445 DATA 32,32,32,32,32,32,32,32
1450 DATA 32,32,32,32,32,32,32,32
1455 DATA 32,32,32,32,32,32,32,32
1460 DATA 76,65,84,73,84,85,68,69
1465 DATA 58,32,32,32,68,58,32,32
1470 DATA 32,32,32,32,32,32,32,32
1475 DATA 32,32,32,32,32,32,32,32
1480 DATA 76,79,78,71,73,84,85,68
1485 DATA 69,58,32,32,32,68,58,32
1490 DATA 32,32,32,32,32,32,32,32
1495 DATA 32,32,32,32,32,32,32,32
1499 REM *data set-sat*
1500 DATA 83,69,84,45,83,65,84,32
1505 DATA 32,32,32,32,32,32,32,32
1510 DATA 32,32,32,32,32,32,32,32
1515 DATA 32,32,32,32,32,32,32,32
1520 DATA 78,65,77,69,58,32,32,32
1525 DATA 32,32,32,32,32,32,32,32

```



```

1530 DATA 65,78,71,76,69,58,32,32
1535 DATA 32,32,68,58,32,32,32,32
1539 REM *data sat-list*
1540 DATA 83,65,84,69,76,76,73,84
1545 DATA 69,32,76,73,83,84,32,32
1550 DATA 32,32,32,32,32,32,32,32
1555 DATA 32,32,32,32,32,32,32,32
1560 DATA 49,58,32,32,32,32,32,32
1565 DATA 32,32,32,32,32,32,32,32
1570 DATA 50,58,32,32,32,32,32,32
1575 DATA 32,32,32,32,32,32,32,32
1580 DATA 51,58,32,32,32,32,32,32
1585 DATA 32,32,32,32,32,32,32,32
1590 DATA 52,58,32,32,32,32,32,32
1595 DATA 32,32,32,32,32,32,32,32
1600 DATA 53,58,32,32,32,32,32,32
1605 DATA 32,32,32,32,32,32,32,32
1610 DATA 54,58,32,32,32,32,32,32
1615 DATA 32,32,32,32,32,32,32,32
1620 DATA 55,58,32,32,32,32,32,32
1625 DATA 32,32,32,32,32,32,32,32
1630 DATA 56,58,32,32,32,32,32,32
1635 DATA 32,32,32,32,32,32,32,32
1640 DATA 57,58,32,32,32,32,32,32
1645 DATA 32,32,32,32,32,32,32,32
1649 REM *disply manual mode*
1650 DATA 32,32,77,65,78,85,65,76
1655 DATA 32,32,77,79,68,69,32,32
1660 DATA 32,32,32,32,32,32,32,32
1665 DATA 32,32,32,32,32,32,32,32
1670 DATA 32,32,32,32,32,32,32,32
1675 DATA 32,32,32,32,32,32,32,32
1680 DATA 32,32,32,32,65,90,32,32
1685 DATA 32,32,69,76,32,32,32,32
1689 REM*data auto select*
1690 DATA 83,69,76,69,67,84,58,32
1695 DATA 32,32,32,32,32,32,32,32
1700 DATA 32,32,32,32,32,32,32,32
1705 DATA 32,32,32,32,32,32,32,32
1710 DATA 32,32,32,32,32,32,32,32
1715 DATA 32,32,32,32,32,32,32,32
1720 DATA 32,32,32,32,65,90,32,32
1725 DATA 32,32,69,76,32,32,32,32
2000 REM*idsplay main menu*
2001 LET P=0
2005 GOSUB 1000
2010 ONEX1 2070
2011 IDLE
2020 IF M=17 THEN 3000 : REM *goto automatic mode*
2030 IF M=33 THEN 7000 : REM *goto manual mode*
2040 IF M=49 THEN 5000 : REM *goto initial mode*
2050 IF M=97 THEN 2080
2060 IF M=65 THEN 2120
2061 PRINT M
2065 GOTO 2010
2070 LET M=XBY(0E0E2H)
2075 RETI
2080 FOR L=1 TO 16*3
2090 READ A
2100 NEXT
2110 GOSUB 1210
2115 GOTO 2010
2120 FOR L=1 TO 16*2
2130 READ A
2140 NEXT

```

ฉบับนี้เป็นเอกสารที่จัดทำขึ้นเพื่อการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. 12. 13. 14. 15. 16. 17. 18. 19. 20. 21. 22. 23. 24. 25. 26. 27. 28. 29. 30. 31. 32. 33. 34. 35. 36. 37. 38. 39. 40. 41. 42. 43. 44. 45. 46. 47. 48. 49. 50. 51. 52. 53. 54. 55. 56. 57. 58. 59. 60. 61. 62. 63. 64. 65. 66. 67. 68. 69. 70. 71. 72. 73. 74. 75. 76. 77. 78. 79. 80. 81. 82. 83. 84. 85. 86. 87. 88. 89. 90. 91. 92. 93. 94. 95. 96. 97. 98. 99. 100.

```

2150 GOSUB 1210
2160 GOTO 2010
3000 REM *display auto mode*
3005 LET P=5
3010 GOSUB 1000
3020 ONEX1 3090
3021 IDLE
3030 IF U=1 THEN 2000 : REM *return to previous menu*
3040 IF U=17 THEN 3200 : REM *goto auto set*
3050 IF U=33 THEN 9500 : REM *goto auto select*
3060 IF U=49 THEN 3800 : REM *goto auto list*
3070 IF U=97 THEN 3100
3080 IF U=65 THEN 3150
3085 GOTO 3020
3090 LET U=XBY(0E0E2H)
3095 RETI
3100 FOR L=1 TO 16*8
3110 READ A
3120 NEXT
3130 GOSUB 1210
3140 GOTO 3020
3150 FOR L=1 TO 16*7
3160 READ A
3170 NEXT
3180 GOSUB 1210
3190 GOTO 3020
3200 REM *display set*
3205 LET P=10
3210 GOSUB 1000
3220 ONEX1 3260
3221 IDLE
3230 IF S=1 THEN 3000 : REM *return to previous menu*
3240 IF S=17 THEN 3300 : REM *goto set earth station*
3250 IF S=33 THEN 3500 : REM *goto set satellite*
3255 GOTO 3220
3260 LET S=XBY(0E0E2H)
3265 RETI
3300 REM*display set-est*
3305 LET P=14
3310 GOSUB 1000
3330 LET XBY(0E0E1H)=0FH
3340 GOSUB 100
3345 FOR V=1 TO 2
3350 LET XBY(0E0E1H)=152+V
3360 GOSUB 100
3362 ONEX1 3378
3363 IDLE
3365 GOSUB 3800
3374 LET EARTHLA(V)=F(V)-48
3375 LET XBY(0E0E1H)=F(V)
3376 GOSUB 200
3377 GOTO 3385
3378 LET G(V)=XBY(0E0E2H)
3379 RETI
3385 NEXT V
3386 LET ELA(1)=EARTHLA(1)*10
3387 LET ELA(2)=EARTHLA(2)*1
3388 LET ELAD=ELA(1)+ELA(2)
3389 LET XBY(0E0E1H)=158
3390 GOSUB 100
3392 ONEX1 3397
3393 IDLE
3394 IF D=32 THEN DEA=78 : GOTO 3400
3395 IF D=128 THEN DEA=83 : GOTO 3400
3396 GOTO 3392


```

นี่เป็นโปรแกรมที่คำนวณค่าต่างๆ เพื่อใช้ในการคำนวณ ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ทรัพย์สินของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
 3396 GOTO 3392

```

3397 LET D=XBY(0E0E2H)
3398 RETI
3400 LET XBY(0E0E1H)=DEA
3401 GOSUB 200
3402 FOR L=1 TO 16*18
3403 READ A
3404 NEXT L
3405 GOSUB 1210
3406 FOR V=1 TO 3
3407 LET XBY(0E0E1H)=153+V
3408 GOSUB 100
3410 ONEX1 3426
3411 IDLE
3412 GOSUB 3800
3422 LET EARTHLO(V)=F(V)-48
3423 LET XBY(0E0E1H)=F(V)
3424 GOSUB 200
3425 GOTO 3430
3426 LET G(V)=XBY(0E0E2H)
3427 RETI
3430 NEXT V
3435 LET ELO(1)=EARTHLO(1)*100
3436 LET ELO(2)=EARTHLO(2)*10
3437 LET ELO(3)=EARTHLO(3)*1
3438 LET ELOD=ELO(1)+ELO(2)+ELO(3)
3440 LET XBY(0E0E1H)=159
3441 GOSUB 100
3442 ONEX1 3447
3443 IDLE
3444 IF D=96 THEN DEO=69 : GOTO 3450
3445 IF D=64 THEN DEO=87 : GOTO 3450
3446 GOTO 3442
3447 LET D=XBY(0E0E2H)
3448 RETI
3450 LET XBY(0E0E1H)=DEO
3455 GOSUB 200
3456 FOR T=1 TO 600 : NEXT
3457 LET XBY(0E0E1H)=0CH
3458 GOSUB 100
3460 GOTO 3200
3500 REM *display set-sat*
3510 LET P=20
3520 GOSUB 1000
3522 LET XBY(0E0E1H)=0FH
3523 GOSUB 100
3530 FOR A=1 TO 5
3535 FOR B=1 TO 10
3536 LET XBY(0E0E1H)=148+B
3537 GOSUB 100
3540 FOR C=1 TO 2
3545 ONEX1 3560
3550 IDLE
3555 GOSUB 3770
3556 GOTO 3570
3560 LET N(C)=XBY(0E0E2H)
3565 RETI
3570 NEXT C
3575 LET MI(1)=M(1)*10
3580 LET MI(2)=M(2)*1
3585 LET ASC$(A,B)=MI(1)+MI(2)
3586 LET XBY(0E0E1H)=ASC$(A,B)
3587 GOSUB 200
3590 NEXT B
3595 LET V=0
3596 DO : V=V+1

```



3587 GOSUB 200
 3590 NEXT B
 3595 LET V=0
 3596 DO : V=V+1

3587 นี้เป็นการใช้คำสั่ง GOSUB 200 เพื่อเรียกใช้โปรแกรมย่อยที่ชื่อ 200
 3590 NEXT B
 3595 LET V=0
 3596 DO : V=V+1

```

3600 LET XBY(0E0E1H)=213+V
3605 GOSUB 100
3610 ONEX1 3645
3615 IDLE
3620 GOSUB 3800
3625 LET SATA(V)=F(V)-48
3630 LET XBY(0E0E1H)=F(V)
3635 GOSUB 200
3640 GOTO 3655
3645 LET G(V)=XBY(0E0E2H)
3650 RETI
3655 UNTIL V=3
3656 LET XBY(0E0E1H)=217
3657 GOSUB 100
3658 LET XBY(0E0E1H)=223
3659 GOSUB 200
3660 LET SA(1)=SATA(1)*100
3665 LET SA(2)=SATA(2)*10
3670 LET SA(3)=SATA(3)*1
3675 LET SAAN(A)=SA(1)+SA(2)+SA(3)
3680 LET XBY(0E0E1H)=220
3685 GOSUB 100
3690 ONEX1 3715
3695 IDLE
3700 IF DISAT(A)=96 THEN DISAT(A)=69 : GOTO 3725
3705 IF DISAT(A)=64 THEN DISAT(A)=87 : GOTO 3725
3710 GOTO 3690
3715 LET DISAT(A)=XBY(0E0E2H)
3720 RETI
3725 LET XBY(0E0E1H)=DISAT(A)
3730 GOSUB 200
3735 NEXT A
3740 LET XBY(0E0E1H)=0CH
3745 GOSUB 100
3755 GOTO 3200
3770 IF N(C)=0 THEN M(C)=0
3771 IF N(C)=16 THEN M(C)=1
3772 IF N(C)=32 THEN M(C)=2
3773 IF N(C)=48 THEN M(C)=3
3774 IF N(C)=64 THEN M(C)=4
3775 IF N(C)=80 THEN M(C)=5
3776 IF N(C)=96 THEN M(C)=6
3777 IF N(C)=112 THEN M(C)=7
3778 IF N(C)=128 THEN M(C)=8
3779 IF N(C)=144 THEN M(C)=9
3780 RETURN
3800 IF G(V)=0 THEN F(V)=48
3801 IF G(V)=16 THEN F(V)=49
3802 IF G(V)=32 THEN F(V)=50
3803 IF G(V)=48 THEN F(V)=51
3804 IF G(V)=64 THEN F(V)=52
3805 IF G(V)=80 THEN F(V)=53
3806 IF G(V)=96 THEN F(V)=54
3807 IF G(V)=112 THEN F(V)=55
3808 IF G(V)=128 THEN F(V)=56
3809 IF G(V)=144 THEN F(V)=57
3810 RETURN
3811 LET P=24
3812 RETURN
3820 GOSUB 1000
3825 LET P=26
3830 INPUT SLUD
3835 IF P=26 THEN 3850
3840 IF SLUD=2 THEN P=P-2 : GOTO 3860
3850 IF SLUD=8 THEN P=P+2 : GOTO 3860

```

การนี้เป็นการใช้คอมพิวเตอร์เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 การนี้เป็นการใช้คอมพิวเตอร์เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 การนี้เป็นการใช้คอมพิวเตอร์เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

```

3860 FOR L=1 TO 16*P
3870 READ A
3880 NEXT
3890 GOSUB 1210
3900 GOTO 3830
4048 LET JJ=LLS-LLE
5000 REM *az dvm forward*
5010 LET XBY(0E0E0H)=01H
5020 RETURN
5100 REM *az dvm reverse*
5110 LET XBY(0E0E0H)=02H
5120 RETURN
5200 REM *az dvm stop*
5210 LET XBY(0E0E0H)=03H
5220 RETURN
6000 REM *el dvm forward*
6010 LET XBY(0E0E0H)=40H
6020 RETURN
6100 REM *el dvm reverse*
6110 LET XBY(0E0E0H)=80H
6120 RETURN
6200 REM *el dvm stop*
6210 LET XBY(0E0E0H)=COH
6220 RETURN
7000 REM *manual mode*
7010 LET P=35
7020 GOSUB 1000
7500 ONEX1 7600
7510 IDLE
7515 IF D=17 THEN 8000
7516 PRINT EE
7520 IF D=97 THEN GOSUB 5000
7530 IF D=65 THEN GOSUB 5100
7540 IF D=33 THEN GOSUB 6000
7550 IF D=129 THEN GOSUB 6100
7560 IF D=81 THEN 7590
7570 IF D=1 THEN 7650
7580 GOTO 7500
7590 GOSUB 5200
7591 GOSUB 6200
7592 GOTO 7570
7600 LET D=XBY(0E0E2H)
7610 RETI
7650 GOSUB 5210
7660 GOSUB 6210
7670 GOTO 2000
8000 REM *angle calculation*
8005 LET LE=ELA : REM *earth latitude*
8010 LET LLE=ELO : REM *earth longitude*
8015 LET LLS=SG
8020 LET FC=PI/180 : REM*radian factor*
8025 LET RE=6370 : REM *earth radian*
8030 LET RS=42242 : REM *satellite radian*
8035 LET K1=RE/RS
8040 LET K2=(RE/RS)**2
8045 LET O1=COS(LE*FC)
8046 IF DEO=DISAT(S) THEN JJ=LLS-LLE
8047 IF DEO<>DISAT(S) THEN JJ=LLS+LLE
8048 LET JJ=LLS-LLE
8050 LET O2=COS(JJ*FC)
8055 LET O=O1*O2 : REM *cos gramma*
8056 LET GM1=((1/2)*((O**3)/3))
8057 LET GM2=((3/8)*((O**5)/5))
8058 LET GM3=((5/16)*((O**7)/7))
8059 LET GM4=((35/128)*((O**9)/9))

```

```

8060 LET GM=(PI/2)-(O+GM1+GM2+GM3+GM4)
8061 IF O=1 THEN GM=0
8062 LET R1=SIN(GM)
8063 LET R2=(1+K2-((2*K1)*O))
8064 LET R3=SQR(R2)
8065 LET R=R1/R3
8066 LET EL1=((1/2)*((R**3)/3))
8067 LET EL2=((3/8)*((R**5)/5))
8068 LET EL3=((5/16)*((R**7)/7))
8069 LET EL4=((35/128)*((R**9)/9))
8070 LET EL=(PI/2)-(R+EL1+EL2+EL3+EL4) : REM *elevation angle*
8075 LET ELEV=(EL*180)/PI
8080 PRINT "elevation =",ELEV
8100 LET GMR=(GM*180)/PI
8105 LET S=0.5*(ABS(LLS-LLE)+LE+GMR)
8110 LET Q1=SIN((S*FC)-GM)
8115 LET Q2=SIN((S*FC)-(LE*FC))
8120 LET Q3=SIN(S*FC)
8125 LET Q4=SIN((S*FC)-ABS((LLE*FC)+(LLS*FC)))
8130 LET Q5=((Q1*Q2)/(Q3*Q4))
8135 LET Q6=SQR(Q5)
8140 LET Q7=ATN(Q6)
8145 LET AL=2*Q7
8150 LET ALP=((AL*180)/PI)
8155 PRINT "azimuth =",ALP
8300 RETURN
9000 REM *import elevation angle*
9010 LET XBY(0E083H)=93H
9020 LET EA=XBY(0E080H)
9030 LET CL=XBY(0E082H)
9035 GOSUB 9190
9040 LET MEL=((EA+C)-2296)/20
9050 RETURN
9100 REM *import azimuth angle*
9110 LET XBY(0E083H)=9AH
9120 LET AB=XBY(0E081H)
9130 LET CH=XBY(0E082H)
9135 GOSUB 9190
9140 LET MAZ=((AB+C)-496)/10
9150 RETURN
9190 REM*translate c-prot*
9195 IF CL=0 THEN C=0
9200 IF CL=1 THEN C=256
9205 IF CL=2 THEN C=512
9210 IF CL=3 THEN C=768
9215 IF CL=4 THEN C=1024
9220 IF CL=5 THEN C=1280
9225 IF CL=6 THEN C=1536
9230 IF CL=7 THEN C=1792
9235 IF CL=8 THEN C=2048
9240 IF CL=9 THEN C=2304
9245 IF CL=10 THEN C=2560
9250 IF CL=11 THEN C=2816
9255 IF CL=12 THEN C=3072
9260 IF CL=13 THEN C=3328
9265 IF CL=14 THEN C=3584
9270 IF CL=15 THEN C=3840
9275 RETURN
9300 IF CH=0 THEN C=0
9305 IF CH=16 THEN C=256
9310 IF CH=32 THEN C=512
9315 IF CH=48 THEN C=768
9320 IF CH=64 THEN C=1024
9325 IF CH=80 THEN C=1280
9330 IF CH=96 THEN C=1536

```

9315 IF CH=48 THEN C=768 สำหรับการศึกษานี้ ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 9320 IF CH=64 THEN C=1024
 9325 IF CH=80 THEN C=1280
 9330 IF CH=96 THEN C=1536

```

9335 IF CH=112 THEN C=1792
9340 IF CH=128 THEN C=2048
9345 IF CH=144 THEN C=2304
9350 IF CH=160 THEN C=2560
9355 IF CH=176 THEN C=2816
9360 IF CH=192 THEN C=3072
9365 IF CH=208 THEN C=3328
9370 IF CH=224 THEN C=3584
9375 IF CH=240 THEN C=3840
9380 RETURN
9500 REM *auto select*
9502 LET P=39
9504 GOSUB 1000
9510 ONEX1 9560
9520 IDLE
9530 IF Y=17 THEN SG=SAAN(1) : GOTO 9580
9535 IF Y=33 THEN SG=SAAN(2) : GOTO 9580
9540 IF Y=49 THEN SG=SAAN(3) : GOTO 9580
9545 IF Y=65 THEN SG=SAAN(4) : GOTO 9580
9550 IF Y=81 THEN SG=SAAN(5) : GOTO 9580
9551 IF Y=1 THEN 3000
9555 GOTO 9510
9560 LET Y=XBY(0E0E2H)
9570 RETI
9580 LET II=1
9590 LET CEL=ELEV
9600 LET CAZ=AZIM
9605 GOTO 9700
9610 IF CAZ>MAZ THEN 9630
9620 IF CAZ<MAZ THEN 9670
9630 GOSUB 5000
9635 GOSUB 9100
9637 PRINT MAZ
9640 GOSUB 9800
9650 IF CAZ<MAZ THEN GOSUB 5200 : GOTO 9700
9655 GOTO 9635
9670 GOSUB 5100
9675 GOSUB 9100
9680 GOSUB 9800
9690 IF CAZ>MAZ THEN GOSUB 5200 : GOTO 9700
9695 GOTO 9675
9700 IF CEL>MEL THEN 9720
9710 IF CEL<MEL THEN 9760
9720 GOSUB 6000
9725 GOSUB 9000
9730 GOSUB 9900
9740 IF CEL<MEL THEN GOSUB 6200 : GOTO 9790
9745 GOTO 9725
9760 GOSUB 6100
9765 GOSUB 9000
9770 GOSUB 9900
9780 IF CEL>MEL THEN GOSUB 6200 : GOTO 9790
9785 GOTO 9765
9790 GOTO 9500
9800 REM *display angle*
9810 LET W1=MAZ*10
9815 LET W2=W1/1000
9820 LET W3=INT(W2)
9825 LET W4=W2-W3
9830 LET W5=W4*10
9835 LET W6=INT(W5)
9840 LET W7=W5-W6
9845 LET W8=W7*10
9850 LET W9=INT(W8)
9855 LET W10=W8-W9

```

```


9860 LET W11=W10*10
9865 GOSUB 9950
9870 RETURN
9900 LET WW1=MEL*10
9905 LET WW2=WW1/100
9910 LET WW3=INT(WW2)
9915 LET WW4=WW2-WW3
9920 LET WW5=WW4*10
9925 LET WW6=INT(WW5)
9930 LET WW7=WW5-WW6
9935 LET WW8=WW7*10
9940 GOSUB 10100
9945 RETURN
9950 LET TT(1)=W3
9951 LET TT(2)=W6
9952 LET TT(3)=W9
9953 LET TT(4)=W11
9960 FOR N=1 TO 4
9965 IF TT(N)=0 THEN EE(N)=48
9966 IF TT(N)=1 THEN EE(N)=49
9967 IF TT(N)=2 THEN EE(N)=50
9968 IF TT(N)=3 THEN EE(N)=51
9969 IF TT(N)=4 THEN EE(N)=52
9970 IF TT(N)=5 THEN EE(N)=53
9971 IF TT(N)=6 THEN EE(N)=54
9972 IF TT(N)=7 THEN EE(N)=55
9973 IF TT(N)=8 THEN EE(N)=56
9974 IF TT(N)=9 THEN EE(N)=57
9975 NEXT
9980 FOR Q=1 TO 4
9985 LET XBY(0E0E1H)=147+Q
9990 GOSUB 100
9995 LET XBY(0E0E1H)=EE(Q)
10000 GOSUB 200
10005 NEXT
10010 RETURN
10100 LET MM(1)=R3
10105 LET MM(2)=R6
10110 LET MM(3)=R8
10115 FOR N=1 TO 3
10120 IF MM(N)=0 THEN NN(N)=48
10125 IF MM(N)=1 THEN NN(N)=49
10130 IF MM(N)=2 THEN NN(N)=50
10135 IF MM(N)=3 THEN NN(N)=51
10140 IF MM(N)=4 THEN NN(N)=52
10145 IF MM(N)=5 THEN NN(N)=53
10150 IF MM(N)=6 THEN NN(N)=54
10155 IF MM(N)=7 THEN NN(N)=55
10160 IF MM(N)=8 THEN NN(N)=56
10165 IF MM(N)=9 THEN NN(N)=57
10170 NEXT
10175 FOR Q=1 TO 3
10180 LET XBY(0E0E1H)=152+Q
10185 GOSUB 100
10190 LET XBY(0E0E1H)=NN(Q)
10195 GOSUB 200
10200 NEXT
10205 RETURN

```

READY
>


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CONNCT 34 PIN



| | |
|-------|-----------------|
| Size | Document Number |
| A | |
| Date: | January 1, 1980 |
| Sheet | of |

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

โครงการงานปริญญานิพนธ์นี้สำเร็จไปด้วยดี เนื่องจากได้รับความอนุเคราะห์ จากท่านอาจารย์ที่ปรึกษาปริญญานิพนธ์ คืออาจารย์ประดิษฐ วัชรพิบูลย์ และคณาจารย์ประจำภาค วิชาเทคนิคอุตสาหกรรม หลายท่านที่ให้ความอนุเคราะห์ในด้านคำปรึกษา เครื่องมือ อุปกรณ์ และสถานที่เป็นอย่างดี ซึ่งเป็นประโยชน์ต่อการจัดทำครั้งนี้ คณะผู้จัดทำขอขอบพระคุณทุกท่านมา ณ โอกาสนี้

นายไพบูลย์ เอ็มเจริญ


นายศุภฤกษ์ สิริม่วง

นายสมนึก ชินวานิชย์เจริญ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

โครงการปริญญาโทสำเร็จไปด้วยดี เนื่องจากได้รับความอนุเคราะห์ จากท่าน
 อาจารย์ที่ปรึกษาปริญญาโท คืออาจารย์ประดิษฐ์ วัชรพิบูลย์ และคณาจารย์ประจำภาค
 วิชาเทคนิคอุตสาหกรรม หลายท่านที่ให้ความอนุเคราะห์ในด้านคำปรึกษา เครื่องมือ
 อุปกรณ์ และสถานที่เป็นอย่างดี ซึ่งเป็นประโยชน์ต่อการจัดทำครั้งนี้ คณะผู้จัดทำขอขอบ
 พระคุณทุกท่านมา ณ โอกาสนี้



นายไพบูลย์ เอมเจริญ
 นายศุภฤกษ์ ศิริม่วง
 นายสมนึก ชินวานิชย์ เจริญ

หนังสืออ้างอิง

CHARLES W BOSTIAN SATELLITE COMMUNITIONS.
UNITED STATE OF AMERICA 1986

ยชชิน เปรมปราณีรัชต์. ระบบเซอร์โว และ อิเล็กทรอนิกส์คอนโทรลมอเตอร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

Peter Bradshaw et al " Interfacing Data Converter &
Microprocessors " ,Electronics , Dec.9,1976

ทีมงานอีทีที " จออักษร LCD " เซมิคอนดักเตอร์ อิเล็กทรอนิกส์
ฉบับที่ 99 บริษัท ซีเอ็ดยูเคชั่น จำกัด

บริษัท อีทีที "คู่มือการใช้งาน บอร์ด CP 32"
บริษัท อีทีที () กรุงเทพฯ

บริษัท อีทีที "คู่มือการใช้งาน บอร์ด 24IOZ80"
บริษัท อีทีที กรุงเทพฯ

ICL7109

12-Bit μ P-Compatible A/D Converter

GENERAL DESCRIPTION

The ICL7109 is a high performance, CMOS, low power integrating A/D converter designed to easily interface with microprocessors.

The output data (12 bits, polarity and overrange) may be directly accessed under control of two byte enable inputs and a chip select input for a simple parallel bus interface. A UART handshake mode is provided to allow the ICL7109 to work with industry-standard UARTs in providing serial data transmission, ideal for remote data logging applications. The RUN/HOLD input and STATUS output allow monitoring and control of conversion timing.


The ICL7109 provides the user with the high accuracy, low noise, low drift, versatility and economy of the dual-slope integrating A/D converter. Features like true differential input and reference, drift of less than $1\mu\text{V}/^\circ\text{C}$, maximum input bias current of 10pA , and typical power consumption of 20mW make the ICL7109 an attractive per-channel alternative to analog multiplexing for many data acquisition applications.

FEATURES

- 12 Bit Binary (Plus Polarity and Overrange) Dual Slope Integrating Analog-to-Digital Converter
- Byte-Organized TTL-Compatible Three-State Outputs and UART Handshake Mode for Simple Parallel or Serial Interfacing to Microprocessor Systems
- RUN/HOLD Input and STATUS Output Can Be Used to Monitor and Control Conversion Timing
- True Differential Input and Differential Reference
- Low Noise — Typically $15\mu\text{V}$ p-p
- 1pA Typical Input Current
- Operates At Up to 30 Conversions Per Second
- On-Chip Oscillator Operates With Inexpensive 3.58MHz TV Crystal Giving 7.5 Conversions Per Second for 60Hz Rejection May Also Be Used With An RC Network Oscillator for Other Clock Frequencies

ORDERING INFORMATION

| Part Number | Temp. Range | Package |
|-------------|---|--------------------|
| ICL7109MDL | -55°C to $+125^\circ\text{C}$ | 40-Pin Ceramic DIP |
| ICL7109IDL | -25°C to $+85^\circ\text{C}$ | 40-Pin Ceramic DIP |
| ICL7109IJL | -25°C to $+85^\circ\text{C}$ | 40-Pin CERDIP |
| ICL7109CPL | 0°C to 70°C | 40-Pin Plastic DIP |



HARRIS SEMICONDUCTOR'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ABSOLUTE MAXIMUM RATINGS

| | |
|---|------------|
| Positive Supply Voltage (GND to V+) | + 6.2V |
| Negative Supply Voltage (GND to V-) | - 9V |
| Analog Input Voltage (Lo or Hi) (Note 1) | V+ to V- |
| Reference Input Voltage (Lo or Hi) (Note 1) | V+ to V- |
| Digital Input Voltage | V+ + 0.3V |
| Pins 2-27) (Note 2) | GND - 0.3V |

| | |
|-------------------------------------|-------------------|
| Power Dissipation (Note 3) | |
| Ceramic Package | 1W @ + 85°C |
| Plastic Package | 500mW @ + 70°C |
| Operating Temperature | |
| Ceramic Package (MDL) | - 55°C to + 125°C |
| Ceramic Package (IDL) | - 25°C to + 85°C |
| Plastic Package (CPL) | 0°C to + 70°C |
| Storage Temperature | - 65°C to + 150°C |
| Lead Temperature (Soldering, 10sec) | + 300°C |

NOTE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only and functional operation of the device at these or any other conditions above those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

ELECTRICAL CHARACTERISTICS (V+ = +5V, V- = -5V, GND = 0V, TA = 25°C, fCLK = 3.58 MHz, unless otherwise indicated.) Test circuit as shown on first page of this data sheet.

ANALOG SECTION

| Symbol | Parameter | Test Conditions | Min | Typ | Max | Unit |
|--------|--|--|----------|---------------------|-----------------------|----------------------|
| | Zero Input Reading | VIN = 0.0000V
VREF = 204.8 mV | -0000 | ± 0000 | + 0000 | Counts |
| | Ratiometric Error(4) | VIN = VREF = 204.8 mV | -3 | | 0 | Counts |
| | Non-Linearity (Max deviation from best straight line fit) | Full Scale = 409.6mV to 2.048V
Over full operating temperature range. (Note 4), (Note 6) | -1 | ± 2 | + 1 | Counts |
| | Roll-over Error (difference in reading for equal pos. and neg. inputs near full scale) | Full Scale = 409.6mV to 2.048V
(Note 5), (Note 6) | -1 | ± 2 | + 1 | Counts |
| CMRR | Common Mode Rejection Ratio | VCM ± 1V, VIN = 0V
Full Scale = 409.6mV | | 50 | | µV/V |
| VCMR | Input Common Mode Range | Input HI, Input Lo, Common (Note 4) | V- + 1.5 | | V+ - 1.0 | V |
| en | Noise (p-p value not exceeded 95% of time) | VIN = 0V
Full Scale = 409.6mV | | 15 | | µV |
| IL | Leakage current at Input | VIN = 0 All devices at 25°C
ICL7109CPL 0°C ≤ TA ≤ + 70°C (Note 4)
ICL7109IDL - 25°C ≤ TA ≤ + 85°C (Note 4)
ICL7109MDL - 55°C ≤ TA ≤ + 125°C | | 1
20
100
2 | 10
100
250
5 | pA
pA
pA
nA |
| | Zero Reading Drift | VIN = 0V RI = 0Ω (Note 4) | | 0.2 | 1 | µV/°C |
| | Scale Factor Temperature Coefficient | VIN = 408.9mV = > 7770B reading
Ext. Ref. 0 ppm/°C (Note 4) | | 1 | 5 | ppm/°C |
| IS | Supply Current V+ to GND | VIN = 0, Crystal Osc
3.58MHz test circuit | | 700 | 1500 | µA |
| ISUPP | Supply Current V+ to V- | Pins 2-21, 25, 26, 27, 29; open | | 700 | 1500 | µA |
| VREF | Ref Out Voltage | Referred to V+, 25kΩ
between V+ and REF OUT | -2.4 | -2.8 | -3.2 | V |
| | Ref Out Temp. Coefficient | 25kΩ between V+ and REF OUT | | 80 | | ppm/°C |

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS ($V^+ = +5V, V^- = -5V, GND = 0V, T_A = 25^\circ C$, unless otherwise indicated.) Test circuit as shown on first page of this data sheet. (Continued)

DIGITAL SECTION

| Symbol | Parameter | Test Conditions | Min | Typ | Max | Unit |
|-----------|------------------------------------|--|------------------|-----------|---------|---------|
| V_{OH} | Output High Voltage | $I_{OUT} = 100\mu A$
Pins 2-16, 18, 19, 20 | 3.5 | 4.3 | | V |
| V_{OL} | Output Low Voltage | $I_{OUT} = 1.6mA$ | | 0.2 | 0.4 | V |
| | Output Leakage Current | Pins 3-16 high impedance | | ± 0.1 | ± 1 | μA |
| | Control I/O Pullup Current | Pins 18, 19, 20 $V_{OUT} = V^+ - 3V$
MODE input at GND | | 5 | | μA |
| | Control I/O Loading | \overline{FBEN} Pin 19 \overline{LBEN} Pin 18 (Note 4) | | | 50 | pF |
| V_{IH} | Input High Voltage | Pins 18-21, 26, 27
referred to GND | 3.0 | | | V |
| V_{IL} | Input Low Voltage | Pins 18-21, 26, 27.
referred to GND | | | 1 | V |
| | Input Pull-up Current | Pins 26, 27 $V_{OUT} = V^+ - 3V$ | | 5 | | μA |
| | Input Pull-up Current | Pins 17, 24 $V_{OUT} = V^+ - 3V$ | | 25 | | μA |
| | Input Pull-down Current | Pin 21 $V_{OUT} = GND + 3V$ | | 5 | | μA |
| O_{OH} | Oscillator Output Current | High | $V_{OUT} = 2.5V$ | 1 | | mA |
| O_{OL} | | Low | $V_{OUT} = 2.5V$ | 1.5 | | mA |
| BO_{OH} | Buffered Oscillator Output Current | High | $V_{OUT} = 2.5V$ | 2 | | mA |
| BO_{OL} | | Low | $V_{OUT} = 2.5V$ | 5 | | mA |
| t_W | MODE Input Pulse Width | (Note 4) | 50 | | | ns |

- NOTES: 1. Input voltages may exceed the supply voltages provided the input current is limited to $\pm 100\mu A$.
2. Due to the SCR structure inherent in the process used to fabricate these devices, connecting any digital inputs or outputs to voltages greater than V^+ or less than GND may cause destructive device latchup. For this reason it is recommended that no inputs from sources other than the same power supply be applied to the ICL7109 before its power supply is established, and that in multiple supply systems the supply to the ICL7109 be activated first.
3. This limit refers to that of the package and will not be obtained during normal operation.
4. This parameter is not production tested, but is guaranteed by design.
5. Roll-over error for $T_A = -55^\circ C$ to $+125^\circ C$ is ± 3 counts maximum.
6. A full scale voltage of 2.048V is used because a full scale voltage of 4.096V exceeds the devices Common Mode Voltage Range.
7. For Cerdip package the Ratometric error can be -4 (Min.).

TABLE 1: Pin Assignment and Function Description

| Pin | Symbol | Description | |
|-----|---------|--|----------------------------------|
| 1 | GND | Digital Ground, 0V. Ground return for all digital logic. | |
| 2 | STATUS | Output High during integrate and deintegrate until data is latched.
Output Low when analog section is in Auto-Zero configuration. | |
| 3 | POL | Polarity — HI for Positive Input. | |
| 4 | OR | Overrange — HI if Overranged. | |
| 5 | B12 | Bit 12 | All three state output data bits |
| 6 | B11 | Bit 11 | |
| 7 | B10 | Bit 10 | |
| 8 | B9 | Bit 9 | |
| 9 | B8 | Bit 8 | |
| 10 | B7 | Bit 7 | |
| 11 | B6 | Bit 6 | |
| 12 | B5 | Bit 5 | |
| 13 | B4 | Bit 4 | |
| 14 | B3 | Bit 3 | |
| 15 | B2 | Bit 2 | |
| 16 | B1 | Bit 1 | (Least Significant Bit) |
| 17 | TEST | Input High — Normal Operation.
Input Low — Forces all bit outputs high.
Note: This input is used for test purposes only. Tie high if not used. | |
| 18 | LBEN | Low Byte Enable — With Mode (Pin 21) low, and CE/LOAD (Pin 20) low, taking this pin low activates low order byte outputs B1 — B8.

— With Mode (Pin 21) high, this pin serves as a low byte flag output used in handshake mode. See Figures 8, 9, 10. | |
| 19 | HBEN | High Byte Enable — With Mode (Pin 21) low, and CE/LOAD (Pin 20) low, taking this pin low activates high order byte outputs B9 — B12, POL, OR.

— With Mode (Pin 21) high, this pin serves as a high byte flag output used in handshake mode. See Figures 8, 9, 10. | |
| 20 | CE/LOAD | Chip Enable Load — With Mode (Pin 21) low, CE/LOAD serves as a master output enable. When high, B1 — B12, POL, OR outputs are disabled.

— With Mode (Pin 21) high, this pin serves as a load strobe used in handshake mode. See Figures 8, 9, 10. | |

| Pin | Symbol | Description |
|-----|-------------|---|
| 21 | MODE | Input Low — Direct output mode where CE/LOAD (Pin 20), HBEN (Pin 19) and LBEN (Pin 18) act as inputs directly controlling byte outputs.
Input Pulsed High — Causes immediate entry into handshake mode and output of data as in Figure 10.
Input High — Enables CE/LOAD (Pin 20), HBEN (Pin 19), and LBEN (Pin 18) as outputs, handshake mode will be entered and data output as in Figures 8 and 9 at conversion completion. |
| 22 | OSC IN | Oscillator Input |
| 23 | OSC OUT | Oscillator Output |
| 24 | OSC SEL | Oscillator Select — Input high configures OSC IN, OSC OUT, BUF OSC OUT as RC oscillator — clock will be same phase and duty cycle as BUF OSC OUT.
— Input low configures OSC IN, OSC OUT for crystal oscillator — clock frequency will be 1/58 of frequency at BUF OSC OUT. |
| 25 | BUF OSC OUT | Buffered Oscillator Output |
| 26 | RUN/HOLD | Input High — Conversions continuously performed every 8192 clock pulses.
Input Low — Conversion in progress completed, converter will stop in Auto-Zero 7 counts before integrate. |
| 27 | SEND | Input — Used in handshake mode to indicate ability of an external device to accept data. Connect to +5V if not used. |
| 28 | V- | Analog Negative Supply — Nominally -5V with respect to GND (Pin 1). |
| 29 | REF OUT | Reference Voltage Output — Nominally 2.8V down from V* (Pin 40). |
| 30 | BUFFER | Buffer Amplifier Output |
| 31 | AUTO-ZERO | Auto-Zero Node — Inside foil of CAZ |
| 32 | INTEGRATOR | Integrator Output — Outside foil of CINT |
| 33 | COMMON | Analog Common — System is Auto-Zeroed to COMMON |
| 34 | INPUT LO | Differential Input Low Side |
| 35 | INPUT HI | Differential Input High Side |
| 36 | REF IN + | Differential Reference Input Positive |
| 37 | REF CAP + | Reference Capacitor Positive |
| 38 | REF CAP - | Reference Capacitor Negative |
| 39 | REF IN - | Differential Reference Input Negative |
| 40 | V+ | Positive Supply Voltage — Nominally +5V with respect to GND (Pin 1). |

Note: All digital levels are positive true.

ICL7109




Figure 2A: Typical Connection Diagram UART Interface – To transmit latest result, send any word to UART




Figure 2B: Typical Connection Diagram Parallel Interface With 8048 Microcomputer

DETAILED DESCRIPTION

Analog Section

Figure 3 shows the equivalent circuit of the Analog Section of the ICL7109. When the RUN/HOLD input is left open or connected to V+, the circuit will perform conversions at a rate determined by the clock frequency (8192 clock periods per cycle). Each measurement cycle is divided into three phases as shown in Figure 4. They are (1) Auto-Zero (AZ), (2) Signal Integrate (INT) and (3) Deintegrate (DE).

Auto-Zero Phase

During auto-zero three things happen. First, input high and low are disconnected from their pins and internally shorted to analog COMMON. Second, the reference capacitor is charged to the reference voltage. Third, a feedback loop is closed around the system to charge the auto-zero capacitor C_{AZ} to compensate for offset voltages in the buffer amplifier, integrator, and comparator. Since the comparator is included in the loop, the AZ accuracy is limited only by the noise of the system. In any case, the offset referred to the input is less than $10\mu V$.




Figure 3: Analog Section

0036-4




Figure 4: Conversion Timing (RUN/HOLD Pin High)

0036-5

Signal Integrate Phase

During signal integrate the auto-zero loop is opened, the internal short is removed and the internal high and low inputs are connected to the external pins. The converter then integrates the differential voltage between IN HI and IN LO for a fixed time of 2048 clock periods. Note that this differential voltage must be within the common mode range of the inputs. At the end of this phase, the polarity of the integrated signal is determined.

De-Integrate Phase

The final phase is de-integrate, or reference integrate. Input low is internally connected to analog COMMON and input high is connected across the previously charged (during auto-zero) reference capacitor. Circuitry within the chip ensures that the capacitor will be connected with the correct polarity to cause the integrator output to return to zero crossing (established in Auto Zero) with a fixed slope. Thus the time for the output to return to zero (represented by the number of clock periods counted) is proportional to the input signal.

Differential Input

The input can accept differential voltages anywhere within the common mode range of the input amplifier; or specifically from 1.0 volts below the positive supply to 1.5 volts above the negative supply. In this range the system has a CMRR of 86dB typical. However, since the integrator also swings with the common mode voltage, care must be exercised to assure the integrator output does not saturate. A worst case condition would be a large positive common mode voltage with a near full-scale negative differential input voltage. The negative input signal drives the integrator positive when most of its swing has been used up by the positive common mode voltage. For these critical applications the integrator swing can be reduced to less than the recommended 4V full scale with some loss of accuracy. The integrator output can swing within 0.3 volts of either supply without loss of linearity.

The ICL7109 has, however, been optimized for operation with analog common near digital ground. With power supplies of +5V and -5V, this allows a 4V full scale integrator swing positive or negative thus maximizing the performance of the analog section.

Differential Reference

The reference voltage can be generated anywhere within the power supply voltage of the converter. The main source of common mode error is a roll-over voltage caused by the reference capacitor losing or gaining charge to stray capacity on its nodes. If there is a large common mode voltage, the reference capacitor can gain charge (increase voltage) when called up to deintegrate a positive signal but lose charge (decrease voltage) when called up to deintegrate a negative input signal. This difference in reference for (+) or (-) input voltage will give a roll-over error. However, by selecting the reference capacitor large enough in comparison to the stray capacitance, this error can be held to less than 0.5 count for the worst case condition (see Component Values Selection below).

The roll-over error from these sources is minimized by having the reference common mode voltage near or at analog COMMON.

Component Value Selection

For optimum performance of the analog section, care must be taken in the selection of values for the integrator capacitor and resistor, auto-zero capacitor, reference voltage, and conversion rate. These values must be chosen to suit the particular application.

The most important consideration is that the integrator output swing (for full-scale input) be as large as possible. For example, with ±5V supplies and COMMON connected to GND, the nominal integrator output swing at full scale is ±4V. Since the integrator output can go to 0.3V from either supply without significantly affecting linearity, a 4V integrator output swing allows 0.7V for variations in output swing due to component value and oscillator tolerances. With ±5V supplies and a common mode range of ±1V required, the component values should be selected to provide ±3V integrator output swing. Noise and rollover errors will be slightly worse than in the ±4V case. For larger common mode voltage ranges, the integrator output swing must be

reduced further. This will increase both noise and rollover errors. To improve the performance, supplies of ±6V may be used.

Integrating Resistor

Both the buffer amplifier and the integrator have a class A output stage with 100µA of quiescent current. They supply 20µA of drive current with negligible non-linearity. The integrating resistor should be large enough to remain in this very linear region over the input voltage range, but small enough that undue leakage requirements are not placed on the PC board. For 4.096 volt full scale, 200kΩ is near optimum and similarly a 20kΩ for a 409.6mV scale. For other values of full scale voltage, R_{INT} should be chosen by the relation

$$R_{INT} = \frac{\text{full scale voltage}}{20\mu A}$$

Integrating Capacitor

The integrating capacitor C_{INT} should be selected to give the maximum integrator output voltage swing without saturating the integrator (approximately 0.3 volt from either supply). For the ICL7109 with ±5 volt supplies and analog common connected to GND, a ±3.5 to ±4 volt integrator output swing is nominal. For 7-1/2 conversions per second (61.72kHz clock frequency) as provided by the crystal oscillator, nominal values for C_{INT} and C_{AZ} are 0.15µF and 0.33µF, respectively. If different clock frequencies are used, these values should be changed to maintain the integrator output voltage swing. In general, the value of C_{INT} is given by

$$C_{INT} = \frac{(2048 \times \text{clock period})(20\mu A)}{\text{Integrator output voltage swing}} \mu F$$

An additional requirement of the integrating capacitor is that it have low dielectric absorption to prevent roll-over errors. While other types of capacitors are adequate for this application, polypropylene capacitors give undetectable errors at reasonable cost up to 85°C. For the military temperature range, Teflon® capacitors are recommended. While their dielectric absorption characteristics vary somewhat from unit to unit, selected devices should give less than 0.5 count of error due to dielectric absorption.

Auto-Zero Capacitor

The size of the auto-zero capacitor has some influence on the noise of the system; a smaller physical size and a larger capacitance value lower the overall system noise. However, C_{AZ} cannot be increased without limits since it, in parallel with the integrating capacitor forms an R-C time constant that determines the speed of recovery from overloads and more important the error that exists at the end of an auto-zero cycle. For 409.6mV full scale where noise is very important and the integrating resistor small, a value of C_{AZ} twice C_{INT} is optimum. Similarly for 4.096V full scale where recovery is more important than noise, a value of C_{AZ} equal to half of C_{INT} is recommended.

For optimal rejection of stray pickup, the outer foil of C_{AZ} should be connected to the R-C summing junction and the inner foil to pin 31. Similarly the outer foil of C_{INT} should be connected to pin 32 and the inner foil to the R-C summing junction. Teflon®, or equivalent, capacitors are recommended above 85°C for their low leakage characteristics.

Reference Capacitor

A $1\mu\text{F}$ capacitor gives good results in most applications. However, where a large reference common mode voltage exists (i.e. the reference low is not at analog common) and a 409.6mV scale is used, a larger value is required to prevent roll-over error. Generally $10\mu\text{F}$ will hold the roll-over error to 0.5 count in this instance. Again, Teflon[®], or equivalent capacitors should be used for temperatures above 85°C for their low leakage characteristics.

Reference Voltage

The analog input required to generate a full scale output of 4096 counts is $V_{\text{IN}} = 2V_{\text{REF}}$. Thus, for a normalized scale, a reference of 2.048V should be used for a 4.096V full scale, and 204.8mV should be used for a 0.4096V full scale. However, in many applications where the A/D is sensing the output of a transducer, there will exist a scale factor other than unity between the absolute output voltage to be measured and a desired digital output. For instance, in a weighing system, the designer might like to have a full scale reading when the voltage from the transducer is 0.682V. Instead of dividing the input down to 409.6mV, the input voltage should be measured directly and a reference voltage of 0.341V should be used. Suitable values for integrating resistor and capacitor are $33\text{k}\Omega$ and $0.15\mu\text{F}$. This avoids a divider on the input. Another advantage of this system occurs when a zero reading is desired for non-zero input. Temperature and weight measurements with an offset or tare are examples. The offset may be introduced by connecting the voltage output of the transducer between common and analog high, and the offset voltage between common and analog low, observing polarities carefully. However, in processor-based systems using the ICL7109, it may be more efficient to perform this type of scaling or tare subtraction digitally using software.

Reference Sources

The stability of the reference voltage is a major factor in the overall absolute accuracy of the converter. The resolution of the ICL7109 at 12 bits is one part in 4096, or 244ppm. Thus if the reference has a temperature coefficient of 80ppm/°C (onboard reference) a temperature difference of 3°C will introduce a one-bit absolute error.

For this reason, it is recommended that an external high-quality reference be used where the ambient temperature is not controlled or where high-accuracy absolute measurements are being made.

The ICL7109 provides a REFERENCE OUTPUT (pin 29) which may be used with a resistive divider to generate a suitable reference voltage. This output will sink up to about 20mA without significant variation in output voltage, and is provided with a pullup bias device which sources about $10\mu\text{A}$. The output voltage is nominally 2.8V below V^+ , and has a temperature coefficient of $\pm 80\text{ppm}/^\circ\text{C}$ typ. When using the onboard reference, REF OUT (Pin 29) should be connected to REF- (pin 39), and REF+ should be connected to the wiper of a precision potentiometer between REF OUT and V^+ . The circuit for a 204.8mV reference is shown in the test circuit. For a 2.048mV reference, the fixed resistor should be removed, and a $25\text{k}\Omega$ precision potentiometer between REF OUT and V^+ should be used.

Note that if pins 29 and 39 are tied together and pins 39 and 40 accidentally shorted (e.g., during testing), the reference supply will sink enough current to destroy the device. This can be avoided by placing a $1\text{k}\Omega$ resistor in series with pin 39.

DETAILED DESCRIPTION

Digital Section

The digital section includes the clock oscillator and scaling circuit, a 12-bit binary counter with output latches and TTL-compatible three-state output drivers, polarity, over-range and control logic, and UART handshake logic, as shown in Figure 5.

Throughout this description, logic levels will be referred to as "low" or "high". The actual logic levels are defined in the Electrical Characteristics Table. For minimum power consumption, all inputs should swing from GND (low) to V^+ (high). Inputs driven from TTL gates should have $3\text{-}5\text{k}\Omega$ pullup resistors added for maximum noise immunity.

MODE Input

The MODE input is used to control the output mode of the converter. When the MODE pin is low or left open (this input is provided with a pulldown resistor to ensure a low level when the pin is left open), the converter is in its "Direct" output mode, where the output data is directly accessible under the control of the chip and byte enable inputs. When the MODE input is pulsed high, the converter enters the UART handshake mode and outputs the data in two bytes, then returns to "direct" mode. When the MODE input is left high, the converter will output data in the handshake mode at the end of every conversion cycle. (See section entitled "Handshake Mode" for further details).

STATUS Output

During a conversion cycle, the STATUS output goes high at the beginning of Signal Integrate (Phase II), and goes low one-half clock period after new data from the conversion has been stored in the output latches. See Figure 4 for details of this timing. This signal may be used as a "data valid" flag (data never changes while STATUS is low) to drive interrupts, or for monitoring the status of the converter.

RUN/HOLD Input

When the RUN/HOLD input is high, or left open, the circuit will continuously perform conversion cycles, updating the output latches after zero crossing during the Deintegrate (Phase III) portion of the conversion cycle (See Figure 4). In this mode of operation, the conversion cycle will be performed in 8192 clock periods, regardless of the resulting value.

If RUN/HOLD goes low at any time during Deintegrate (Phase III) after the zero crossing has occurred, the circuit will immediately terminate Deintegrate and jump to Auto-Zero. This feature can be used to eliminate the time spent in Deintegrate after the zero-crossing. If RUN/HOLD stays or goes low, the converter will ensure minimum Auto-Zero time, and then wait in Auto-Zero until the RUN/HOLD input goes high. The converter will begin the Integrate (Phase II) portion of the next conversion (and the STATUS output will go high) seven clock periods after the high level is detected at RUN/HOLD. See Figure 6 for details.




Figure 5: Digital Section

0336-6




Figure 6: Run/Hold Operation

0336-7

Using the RUN/HOLD input in this manner allows an easy "convert on demand" interface to be used. The converter may be held at idle in auto-zero with RUN/HOLD low. When RUN/HOLD goes high the conversion is started, and when the STATUS output goes low the new data is valid (or transferred to the UART — see Handshake Mode). RUN/HOLD may now be taken low which terminates deintegrate and ensures a minimum Auto-Zero time before the next conversion.

Alternately, RUN/HOLD can be used to minimize conversion time by ensuring that it goes low during Deintegrate, after zero crossing, and goes high after the hold point is reached. The required activity on the RUN/HOLD input can be provided by connecting it to the Buffered Oscillator Output. In this mode, the conversion time is dependent on the input value measured. Also refer to Harris Application Bulletin A032 for a discussion of the effects this will have on Auto-Zero performance.

If the RUN/HOLD input goes low and stays low during Auto-Zero (Phase I), the converter will simply stop at the end of Auto-Zero and wait for RUN/HOLD to go high. As above, Integrate (Phase II) begins seven clock periods after the high level is detected.

Direct Mode

When the MODE pin is left at a low level, the data outputs (bits 1 through 8 low order byte, bits 9 through 12, polarity and over-range high order byte) are accessible under control of the byte and chip enable terminals as inputs. These three inputs are all active low, and are provided with pullup resistors to ensure an inactive high level when left open. When the chip enable input is low, taking a byte enable input low will allow the outputs of that byte to become active (three-stated on). This allows a variety of parallel data accessing techniques to be used, as shown in the section entitled "Interfacing." The timing requirements for these outputs are shown in Figure 7 and Table 2.

Table 2 — Direct Mode Timing Requirements
(See Note 4 of Electrical Characteristics)

| SYMBOL | DESCRIPTION | MIN | TYP | MAX | UNIT |
|-----------|-----------------------------------|-----|-----|-----|------|
| t_{BEA} | Byte Enable Width | 350 | 220 | | ns |
| t_{DAB} | Data Access Time from Byte Enable | | 210 | 350 | ns |
| t_{DHB} | Data Hold Time from Byte Enable | | 150 | 300 | ns |
| t_{CEA} | Chip Enable Width | 400 | 260 | | ns |
| t_{DAC} | Data Access Time from Chip Enable | | 260 | 400 | ns |
| t_{DHC} | Data Hold Time from Chip Enable | | 240 | 400 | ns |




Figure 7: Direct Mode Output Timing

It should be noted that these control inputs are asynchronous with respect to the converter clock — the data may be accessed at any time. Thus it is possible to access the latches while they are being updated, which could lead to erroneous data. Synchronizing the access of the latches with the conversion cycle by monitoring the STATUS output will prevent this. Data is never updated while STATUS is low.

Handshake Mode

The handshake output mode is provided as an alternative means of interfacing the ICL7109 to digital systems, where the A/D converter becomes active in controlling the flow of data instead of passively responding to chip and byte enable inputs. This mode is specifically designed to allow a direct interface between the ICL7109 and industry-standard UARTs (such as the Harris IM6402/3) with no external logic required. When triggered into the handshake mode, the

ICL7109 provides all the control and flag signals necessary to sequentially transfer two bytes of data into the UART and initiate their transmission in serial form. This greatly eases the task and reduces the cost of designing remote data acquisition stations using serial data transmission.



Entry into the handshake mode is controlled by the MODE pin. When the MODE terminal is held high, the ICL7109 will enter the handshake mode after new data has been stored in the output latches at the end of a conversion (See Figures 8 and 9). The MODE terminal may also be used to trigger entry into the handshake mode on demand. At any time during the conversion cycle, the low to high transition of a short pulse at the MODE input will cause immediate entry into the handshake mode. If this pulse occurs while new data is being stored, the entry into handshake mode is delayed until the data is stable. While the converter is in the handshake mode, the MODE input is ignored, and although conversions will still be performed, data updating will be inhibited (See Figure 10) until the converter completes the output cycle and clears the handshake mode.

When the converter enters the handshake mode, or when the MODE input is high, the chip and byte enable terminals become TTL-compatible outputs which provide the control signals for the output cycle (See Figures 8, 9, and 10).

In handshake mode, the SEND input is used by the converter as an indication of the ability of the receiving device (such as a UART) to accept data.

Figure 8 shows the sequence of the output cycle with SEND held high. The handshake mode (Internal MODE high) is entered after the data latch pulse, and since MODE remains high the CE/LOAD, LBEN and HBEN terminals are active as outputs. The high level at the SEND input is sensed on the same high to low internal clock edge that terminates the data latch pulse. On the next low to high internal clock edge the CE/LOAD and the HBEN outputs assume a low level, and the high-order byte (bits 9 through 12, POL, and OR) outputs are enabled. The CE/LOAD output remains low for one full internal clock period only, the data outputs remain active for 1-1/2 internal clock periods, and the high byte enable remains low for two clock periods. Thus the CE/LOAD output low level or low to high edge may be used as a synchronizing signal to ensure valid data, and the byte enable as an output may be used as a byte identification flag. With SEND remaining high the converter completes the output cycle using CE/LOAD and LBEN while the low order byte outputs (bits 1 through 8) are activated. The handshake mode is terminated when both bytes are sent.

Figure 9 shows an output sequence where the SEND input is used to delay portions of the sequence, or handshake to ensure correct data transfer. This timing diagram shows the relationships that occur using an industry-standard IM6402/3 CMOS UART to interface to serial data channels. In this interface, the SEND input to the ICL7109 is driven by the TBRE (Transmitter Buffer Register Empty) output of the UART, and the CE/LOAD terminal of the ICL7109 drives the TBRL (Transmitter Buffer Register Load) input to the UART. The data outputs are paralleled into the eight Transmitter Buffer Register inputs.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 10: Handshake Triggered By Mode

0336-11

Assuming the UART Transmitter Buffer Register is empty, the SEND input will be high when the handshake mode is entered after new data is stored. The CE/LOAD and HBEN terminals will go low after SEND is sensed, and the high order byte outputs become active. When CE/LOAD goes high at the end of one clock period, the high order byte data is clocked into the UART Transmitter Buffer Register. The UART TBRE output will now go low, which halts the output cycle with the HBEN output low, and the high order byte outputs active. When the UART has transferred the data to the Transmitter Register and cleared the Transmitter Buffer Register, the TBRE returns high. On the next ICL7109 internal clock high to low edge, the high order byte outputs are disabled, and one-half internal clock later, the HBEN output returns high. At the same time, the CE/LOAD and LBEN outputs go low, and the low order byte outputs become active. Similarly, when the CE/LOAD returns high at the end of one clock period, the low order data is clocked into the UART Transmitter Buffer Register, and TBRE again goes low. When TBRE returns to a high it will be sensed on the next ICL7109 internal clock high to low edge, disabling the data outputs. One-half internal clock later, the handshake mode will be cleared, and the CE/LOAD, HBEN, and LBEN terminals return high and stay active (as long as MODE stays high).

With the MODE input remaining high as in these examples, the converter will output the results of every conversion except those completed during a handshake operation. By triggering the converter into handshake mode with a low to high edge on the MODE input, handshake output sequences may be performed on demand. Figure 10 shows a handshake output sequence triggered by such an edge. In addition, the SEND input is shown as being low when the converter enters handshake mode. In this case, the whole output sequence is controlled by the SEND input, and the sequence for the first (high order) byte is similar to the sequence for the second byte. This diagram also shows the output sequence taking longer than a conversion cycle. Note that the converter still makes conversions, with the STATUS output and RUN/HOLD input functioning normally. The only difference is that new data will not be latched when in handshake mode, and is therefore lost.

Oscillator

The ICL7109 is provided with a versatile three terminal oscillator to generate the internal clock. The oscillator may be overdriven, or may be operated with an RC network or crystal. The OSCILLATOR SELECT input changes the internal configuration of the oscillator to optimize it for RC or crystal operation.

When the OSCILLATOR SELECT input is high or left open (the input is provided with a pullup resistor), the oscillator is configured for RC operation, and the internal clock will be of the same frequency and phase as the signal at the BUFFERED OSCILLATOR OUTPUT. The resistor and capacitor should be connected as in Figure 11. The circuit will oscillate at a frequency given by $f = 0.45/RC$. A 100k Ω resistor is recommended for useful ranges of frequency. For optimum 60Hz line rejection, the capacitor value should be chosen such that 2048 clock periods is close to an integral multiple of the 60Hz period (but should not be less than 50pF).




Figure 11: RC Oscillator

When the OSCILLATOR SELECT input is low a feedback device and output and input capacitors are added to the oscillator. In this configuration, as shown in Figure 12, the oscillator will operate with most crystals in the 1 to 5MHz range with no external components. Taking the OSCILLATOR SELECT input low also inserts a fixed +58 divider circuit between the BUFFERED OSCILLATOR OUTPUT and the internal clock. Using an inexpensive 3.58MHz TV crystal, this division ratio provides an integration time given by:

$$T_{INT} = (2048 \text{ clock periods}) \times (T_{CLOCK}) = 33.18 \text{ ms}$$

$$\text{where } T_{CLOCK} = \frac{58}{3.58 \text{ MHz}}$$

This time is very close to two 60Hz periods or 33.33ms. The error is less than one percent, which will give better than 40dB 60Hz rejection. The converter will operate reliably at conversion rates of up to 30 per second, which corresponds to a clock frequency of 245.8kHz.




Figure 12: Crystal Oscillator

If at any time the oscillator is to be overdriven, the overdriving signal should be applied at the OSCILLATOR INPUT, and the OSCILLATOR OUTPUT should be left open. The internal clock will be of the same frequency, duty cycle, and phase as the input signal when OSCILLATOR SELECT is left open. When OSCILLATOR SELECT is at GND, the clock will be a factor of 58 below the input frequency.

When using the ICL7109 with the IM6403 UART, it is possible to use one 3.58MHz crystal for both devices. The BUFFERED OSCILLATOR OUTPUT of the ICL7109 may be used to drive the OSCILLATOR INPUT of the UART, saving the need for a second crystal. However, the BUFFERED OSCILLATOR OUTPUT does not have a great deal of drive capability, and when driving more than one slave device, external buffering should be used.

Test Input

When the TEST input is taken to a level halfway between V^+ and GND, the counter output latches are enabled, allowing the counter contents to be examined anytime.

When the TEST input is connected to GND, the counter outputs are all forced into the high state, and the internal clock is disabled. When the input returns to the $\frac{1}{2} (V^+ - GND)$ voltage (or to V^+) and one clock is applied, all the counter outputs will be clocked to the low state. This allows easy testing of the counter and its outputs.

INTERFACING

Direct Mode

Figure 13 shows some of the combinations of chip enable and byte enable control signals which may be used when interfacing the ICL7109 to parallel data lines. The $\overline{CE}/LOAD$ input may be tied low, allowing either byte to be controlled by its own enable as in Figure 13A. Figure 13B shows a configuration where the two byte enables are connected together. In this configuration, the $\overline{CE}/LOAD$ serves as a chip enable, and the \overline{HBEN} and \overline{LBEN} may be connected to GND or serve as a second chip enable. The 14 data outputs will all be enabled simultaneously. Figure 13C shows the \overline{HBEN} and \overline{LBEN} as flag inputs, and $\overline{CE}/LOAD$ as a master enable, which could be the READ strobe available from most microprocessors.

Figure 14 shows an approach to interfacing several ICL7109s to a bus, ganging the \overline{HBEN} and \overline{LBEN} signals to several converters together, and using the $\overline{CE}/LOAD$ inputs (perhaps decoded from an address) to select the desired converter.




Figure 13: Direct Mode Chip and Byte Enable Combinations




Figure 14: Tri-stating Several 7109's to a Small Bus

Some practical circuits utilizing the parallel three-state output capabilities of the ICL7109 are shown in Figures 15 through 20. Figure 15 shows a straightforward application to the Intel 8048/80/85 microprocessors via an 8255PPI, where the ICL7109 data outputs are active at all times. The I/O ports of an 8155 may be used in the same way. This interface can be used in a read-anytime mode, although a read performed while the data latches are being updated will lead to scrambled data. This will occur very rarely, in the proportion of setup-skew times to conversion time. One way to overcome this is to read the STATUS output as well, and if it is high, read the data again after a delay of more than 1/2

converter clock period. If STATUS is now low, the second reading is correct, and if it is still high, the first reading is correct. Alternatively, this timing problem is completely avoided by using a read-after-update sequence, as shown in Figure 16. Here the high to low transition of the STATUS output drives an interrupt to the microprocessor causing it to access the data latches. This application also shows the RUN/HOLD input being used to initiate conversions under software control.

A similar interface to Motorola MC6800 or Rockwell R650X systems is shown in Figure 17. The high to low transition of the STATUS output generates an interrupt via the

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Figure 15: Full-time Parallel Interface to 8048/80/85 Microprocessors

0336-18




Figure 16: Full-time Parallel Interface to 8048/80/85 Microprocessors With Interrupt

0336-19

Control Register B CB1 line. Note that CB2 controls the RUN/HOLD pin through Control Register B, allowing software-controlled initiation of conversions in this system as well.

The three-state output capability of the ICL7109 allows direct interfacing to most microprocessor buses. Examples of this are shown in Figures 18 and 19. It is necessary to carefully consider the system timing in this type of interface,

to be sure that requirements for setup and hold times, and minimum pulse widths are met. Note also the drive limitations on long buses. Generally this type of interface is only favored if the memory peripheral address density is low so that simple address decoding can be used. Interrupt handling can also require many additional components, and using an interface device will usually simplify the system in this case.




Figure 17: Full-time Parallel Interface to MC680X or MCS650X Microprocessors

0336-20




Figure 18: Direct Interface — ICL7109 to 8080/8085

*MEMR or IOR
for 8080/8228 System

0336-21

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109




Figure 19: Direct ICL7109 — MC680X Bus Interface

Handshake Mode

The handshake mode allows ready interface with a wide variety of external devices. For instance, external latches may be clocked by the rising edge of $\overline{CE/LOAD}$, and the byte enables may be used as byte identification flags or as load enables.

Figure 20 shows a handshake interface to Intel microprocessors again using an 8255PPI. The handshake operation with the 8255 is controlled by inverting its Input Buffer Full (IBF) flag to drive the SEND input to the ICL7109, and using the $\overline{CE/LOAD}$ to drive the 8255 strobe. The internal control register of the PPI should be set in MODE 1 for the port used. If the 7109 is in handshake mode and the 8255 IBF flag is low, the next word will be strobed into the port. The strobe will cause IBF to go high (SEND goes low), which will keep the enabled byte outputs active. The PPI will generate an interrupt which when executed will result in the data being read. When the byte is read, the IBF will be reset low, which causes the ICL7109 to sequence into the next byte. This figure shows the MODE input to the ICL7109 connected to a control line on the PPI. If this output is left high, or tied high separately, the data from every conversion (provided the data access takes less time than a conversion) will be sequenced in two bytes into the system.



If this output is made to go from low to high, the output sequence can be obtained on demand, and the interrupt may be used to reset the MODE bit. Note that the RUN/HOLD input to the ICL7109 may also be driven by a bit of the 8255 so that conversions may be obtained on command

under software control. Note that one port of the 8255 is not used, and can service another peripheral device. The same arrangement can also be used with the 8155.

Figure 21 shows a similar arrangement with the MC6800 or MCS650X microprocessors, except that both MODE and RUN/HOLD are tied high to save port outputs.


The handshake mode is particularly convenient for directly interfacing to industry standard UARTs (such as the Harris IM6402/6403 or Western Digital TR1602) providing a minimum component count means of serially transmitting converted data. A typical UART connection is shown in Figure 2A. In this circuit, any word received by the UART causes the UART DR (Data Ready) output to go high. This drives the MODE input to the ICL7109 high, triggering the ICL7109 into handshake mode. The high order byte is output to the UART first, and when the UART has transferred the data to the Transmitter Register, TBRE (SEND) goes high and the second byte is output. When TBRE (SEND) goes high again, LBEN will go high, driving the UART DRR (Data Ready Reset) which will signal the end of the transfer of data from the ICL7109 to the UART.

Figure 22 shows an extension of the one converter — one UART scheme to several ICL7109s with one UART. In this circuit, the word received by the UART (available at the RBR outputs when DR is high) is used to select which converter will handshake with the UART. With no external components, this scheme will allow up to eight ICL7109s to interface with one UART. Using a few more components to decode the received word will allow up to 256 converters to be accessed on one serial line.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109



0036-25

The applications of the ICL7109 are not limited to those shown here. The purpose of these examples is to provide a starting point for users to develop useful systems, and to show some of the variety of interfaces and uses of the ICL7109. Many of the ideas suggested here may be used in combination; in particular the uses of the STATUS, RUN/HOLD, and MODE signals may be mixed.

APPLICATION NOTES

- A016 "Selecting A/D Converters," by David Fullagar
- A017 "The Integrating A/D Converters," by Lee Evans
- A018 "Do's and Don'ts of Applying A/D Converters," by Peter Bradshaw and Skip Osgood
- A030 "The ICL7104 — A Binary Output A/D Converter for Microprocessors," by Peter Bradshaw
- A032 "Understanding the Auto-Zero and Common Mode Performance of the ICL7106 Family," by Peter Bradshaw
- R005 "Interfacing Data Converters & Microprocessors," by Peter Bradshaw et al, Electronics, Dec. 9, 1976.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ICL7109 INTEGRATING A/D CONVERTER EQUATIONS

Oscillator Frequency

$$f_{OSC} = 0.45/RC$$

$$C_{OSC} > 50 \text{ pF}; R_{OSC} > 50 \text{ k}\Omega$$

$$f_{OSC} \text{ typ.} = 60 \text{ kHz}$$

or

$$f_{OSC} = 3.58 \text{ MHz Crystal}$$

Oscillator Period

$$t_{OSC} = RC/0.45$$

$$t_{OSC} = 1/3.58 \text{ MHz (Crystal)}$$

Integration Clock Frequency

$$f_{CLOCK} = f_{OSC} \text{ (RC Mode)}$$

$$f_{CLOCK} = f_{OSC}/58 \text{ (Crystal)}$$

$$t_{CLOCK} = 1/f_{CLOCK}$$

Integration Period

$$t_{INT} = 2048 \times t_{CLOCK}$$

60/50 Hz Rejection Criterion

$$t_{INT}/t_{60 \text{ Hz}} \text{ OR } t_{INT}/t_{50 \text{ Hz}} = \text{Integer}$$

Optimum Integration Current

$$I_{INT} = 20.0 \mu\text{A}$$

Full Scale Analog Input Voltage

$$V_{INFS} \text{ Typically} = 200 \text{ mV or } 2.0\text{V}$$

Integrate Resistor

$$R_{INT} = \frac{V_{INFS}}{I_{INT}}$$

Integrate Capacitor

$$C_{INT} = \frac{(t_{INT})(I_{INT})}{V_{INT}}$$

Integrator Output Voltage Swing

$$V_{INT} = \frac{(I_{INT})(t_{INT})}{C_{INT}}$$

V_{INT} Maximum Swing:

$$(V^- + 0.5\text{V}) < V_{INT} < (V^+ - 0.5\text{V})$$

$$V_{INT} \text{ Typically} = 2.0\text{V}$$

Display Count

$$\text{COUNT} = 2048 \times \frac{V_{IN}}{V_{REF}}$$

Conversion Cycle

$$t_{CYC} = t_{CLOCK} \times 8192$$

(In Free-Run Mode, Run/HOLD = 1)
when $f_{CLOCK} = 60 \text{ kHz}$, $t_{CYC} = 133 \text{ ms}$

Common Mode Input Voltage

$$(V^- + 1.0\text{V}) < V_{IN} < (V^+ - 0.5\text{V})$$

Auto Zero Capacitor

$$0.01 \mu\text{F} < C_{AZ} < 1.0 \mu\text{F}$$

Reference Capacitor

$$0.1 \mu\text{F} < C_{REF} < 1.0 \mu\text{F}$$

V_{REF}

Biased between V^+ and V^-

$$V_{REF} \approx V^+ - 2.8\text{V}$$

Regulation lost when V^+ to $V^- \leq 6.4\text{V}$

If V_{REF} is not used, float output pin.

Power Supply: Dual $\pm 5.0\text{V}$

$$V^+ = +5.0 \text{ to GND}$$


$$V^- = -5.0 \text{ to GND}$$

Output Type:

Binary Amplitude with Polarity and Overrange Bits

Tips: Always tie TEST pin HIGH.

Don't leave any inputs floating.



0336-26

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**TYPES SN54174, SN54175, SN54LS174, SN54LS175, SN54S174, SN54S175,
SN74174, SN74175, SN74LS174, SN74LS175, SN74S174, SN74S175
HEX/QUADRUPE D-TYPE FLIP-FLOPS WITH CLEAR**

BULLETIN NO. DL S 7611803, DECEMBER 1972 REVISED OCTOBER 1976

'174, 'LS174, 'S174 ... HEX D-TYPE FLIP-FLOPS
'175, 'LS175, 'S175 ... QUADRUPE D-TYPE FLIP-FLOPS

'174, 'LS174, 'S174 Contain Six Flip-Flops with Single-Rail Outputs

'175, 'LS175, 'S175 Contain Four Flip-Flops with Double-Rail Outputs

Three Performance Ranges Offered: See Table Lower Right


Buffered Clock and Direct Clear Inputs

Individual Data Input to Each Flip-Flop

Applications include:

- Buffer/Storage Registers
- Shift Registers
- Pattern Generators

SN54174, SN54LS174, SN54S174 ... J OR W PACKAGE
SN74174, SN74LS174, SN74S174 ... J OR N PACKAGE
(TOP VIEW)




ription

These monolithic, positive-edge-triggered flip-flops utilize TTL circuitry to implement D-type flip-flop logic. All have a direct clear input, and the '175, 'LS175, and 'S175 feature complementary outputs from each flip-flops.

Information at the D inputs meeting the setup time requirements is transferred to the Q outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a particular voltage level and is not directly related to the transition time of the positive-going pulse. When the clock input is at either the high or low level, the D input signal has no effect at the output.

These circuits are fully compatible for use with most TTL or DTL circuits.

SN54175, SN54LS175, SN54S175 ... J OR W PACKAGE
SN74175, SN74LS175, SN74S175 ... J OR N PACKAGE
(TOP VIEW)



FUNCTION TABLE
(EACH FLIP-FLOP)

| INPUTS | | OUTPUTS | |
|--------|-------|---------|--------------------------------|
| CLEAR | CLOCK | D | Q Q̄ |
| L | X | X | L H |
| H | ↑ | H | H L |
| H | ↑ | L | L H |
| H | L | X | Q ₀ Q̄ ₀ |

H = high level (steady state)

L = low level (steady state)

X = irrelevant

↑ = transition from low to high level

Q₀ = the level of Q before the indicated steady state

Input conditions were established.

↑ = '175, 'LS175, and 'S175 only

| TYPES | TYPICAL | TYPICAL |
|----------------|-----------|---------------|
| | MAXIMUM | POWER |
| | CLOCK | DISSIPATION |
| | FREQUENCY | PER FLIP-FLOP |
| '174, '175 | 35 MHz | 38 mW |
| 'LS174, 'LS175 | 40 MHz | 14 mW |
| 'S174, 'S175 | 110 MHz | 75 mW |



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**TYPES SN54174, SN54175, SN54LS174, SN54LS175, SN54S174, SN54S175,
SN74174, SN74175, SN74LS174, SN74LS175, SN74S174, SN74S175
HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR**



REVISED OCTOBER 1976

Schematics of inputs and outputs



SN54174, SN54175, SN74174, SN74175



SN54LS174, SN54LS175, SN74LS174, SN74LS175




SN54S174, SN54S175, SN74S174, SN74S175



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**TYPES SN54174, SN54175, SN54LS174, SN54LS175, SN54S174, SN54S175,
SN74174, SN74175, SN74LS174, SN74LS175, SN74S174, SN74S175
HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR**

functional block diagrams



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPES SN54174, SN54175, SN74174, SN74175 HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

| | |
|---|----------------|
| Supply voltage, V_{CC} (see Note 1) | 7 V |
| Input voltage | 5.5 V |
| Operating free-air temperature range: SN54174, SN54175 Circuits | -55°C to 125°C |
| SN74174, SN74175 Circuits | 0°C to 70°C |
| Storage temperature range | -65°C to 150°C |

NOTE 1: Voltage values are with respect to network ground terminal.

recommended operating conditions

| | SN54174, SN54175 | | | SN74174, SN74175 | | | UNIT |
|---------------------------------------|----------------------|-----|-----|------------------|-----|------|---------|
| | MIN | NOM | MAX | MIN | NOM | MAX | |
| Supply voltage, V_{CC} | 4.5 | 5 | 5.5 | 4.75 | 5 | 5.25 | V |
| High-level output current, I_{OH} | -800 | | | -800 | | | μ A |
| Low-level output current, I_{OL} | 16 | | | 16 | | | mA |
| Clock frequency, f_{clock} | 0 | | | 25 | | | MHz |
| Width of clock or clear pulse, t_w | 20 | | | 20 | | | ns |
| Setup time, t_{su} | Data input | 20 | | 20 | | | ns |
| | Clear inactive state | 25 | | 25 | | | ns |
| Data hold time, t_h | 5 | | 5 | | | ns | |
| Operating free air temperature, T_A | 55 | | 125 | | 70 | | °C |

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

| PARAMETER | TEST CONDITIONS [†] | MIN | TYP [‡] | MAX | UNIT |
|--|--|-------------------|------------------|------|---------|
| V_{IH} High-level input voltage | | 2 | | | V |
| V_{IL} Low-level input voltage | | | | 0.8 | V |
| V_{IK} Input clamp voltage | $V_{CC} = \text{MIN}, I_I = -12 \text{ mA}$ | | | -1.5 | V |
| V_{OH} High-level output voltage | $V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V}, V_{IL} = 0.8 \text{ V}, I_{OH} = -800 \mu\text{A}$ | 2.4 | 3.4 | | V |
| V_{OL} Low-level output voltage | $V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V}, V_{IL} = 0.8 \text{ V}, I_{OL} = 16 \text{ mA}$ | | 0.2 | 0.4 | V |
| I_I Input current at maximum input voltage | $V_{CC} = \text{MAX}, V_I = 5.5 \text{ V}$ | | | 1 | mA |
| I_{IH} High-level input current | $V_{CC} = \text{MAX}, V_I = 2.4 \text{ V}$ | | | 40 | μ A |
| I_{IL} Low-level input current | $V_{CC} = \text{MAX}, V_I = 0.4 \text{ V}$ | | | -1.6 | mA |
| I_{OS} Short-circuit output current [§] | $V_{CC} = \text{MAX}$ | SN54 [*] | -20 | -57 | mA |
| | | SN74 [*] | -18 | -57 | |
| I_{CC} Supply current | $V_{CC} = \text{MAX}, \text{ See Note 2}$ | '174 | 45 | 65 | mA |
| | | '175 | 30 | 45 | |
| | | | | | |

[†] For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.

[‡] All typical values are at $V_{CC} = 5 \text{ V}, T_A = 25^\circ\text{C}$.

[§] Not more than one output should be shorted at a time.

NOTE 2: With all outputs open and 4.5 V applied to all data and clear inputs, I_{CC} is measured after a momentary ground, then 4.5 V is applied to clock.

switching characteristics, $V_{CC} = 5 \text{ V}, T_A = 25^\circ\text{C}$

| PARAMETER | TEST CONDITIONS | MIN | TYP | MAX | UNIT |
|---|---|-----|-----|-----|------|
| f_{max} Maximum clock frequency | | 25 | 35 | | MHz |
| t_{PLH} Propagation delay time, low-to-high-level output from clear (SN54175, SN74175 only) | $C_L = 15 \text{ pF}, R_L = 400 \Omega, \text{ See Note 3}$ | | 16 | 25 | ns |
| t_{PHL} Propagation delay time, high-to-low-level output from clear | | | 23 | 35 | ns |
| t_{PLH} Propagation delay time, low-to-high-level output from clock | | | 20 | 30 | ns |
| t_{PHL} Propagation delay time, high-to-low-level output from clock | | | 24 | 35 | ns |
| | | | | | |

NOTE 3: Load circuit and voltage waveforms are shown on page 3-10.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPES SN54LS174, SN54LS175, SN74LS174, SN74LS175 HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR

REVISED DECEMBER 1980

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

| | |
|---|----------------|
| Supply voltage, V_{CC} (see Note 1) | 7 V |
| Input voltage | 7 V |
| Operating free-air temperature range: SN54LS174, SN54LS175 Circuits | -55°C to 125°C |
| SN74LS174, SN74LS175 Circuits | 0°C to 70°C |
| Storage temperature range | -65°C to 150°C |

NOTE 1: Voltage values are with respect to network ground terminal.

recommended operating conditions

| | SN54LS174
SN54LS175 | | | SN74LS174
SN74LS175 | | | UNIT |
|---------------------------------------|------------------------|-----|------|------------------------|-----|------|---------|
| | MIN | NOM | MAX | MIN | NOM | MAX | |
| Supply voltage, V_{CC} | 4.5 | 5 | 5.5 | 4.75 | 5 | 5.25 | V |
| High-level output current, I_{OH} | | | -400 | | | -400 | μ A |
| Low-level output current, I_{OL} | | | 4 | | | 8 | mA |
| Clock frequency, f_{clock} | 0 | | 30 | 0 | | 30 | MHz |
| Width of clock or clear pulse, t_w | 20 | | | 20 | | | ns |
| Setup time, t_{su} | Data input | 20 | | 20 | | | ns |
| | Clear inactive-state | 25 | | 25 | | | ns |
| Data hold time, t_h | 5 | | | 5 | | | ns |
| Operating free-air temperature, T_A | -55 | 125 | | 0 | 70 | | °C |

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

| PARAMETER | TEST CONDITIONS† | SN54LS174
SN54LS175 | | | SN74LS174
SN74LS175 | | | UNIT |
|--|---|-------------------------|------|------|------------------------|------|---------|------|
| | | MIN | TYP‡ | MAX | MIN | TYP‡ | MAX | |
| V_{IH} High-level input voltage | | 2 | | | 2 | | | V |
| V_{IL} Low-level input voltage | | | | 0.7 | | | 0.8 | V |
| V_{IK} Input clamp voltage | $V_{CC} = \text{MIN}$, $I_I = -18 \text{ mA}$ | | | -1.5 | | | -1.5 | V |
| V_{OH} High-level output voltage | $V_{CC} = \text{MIN}$, $V_{IH} = 2 \text{ V}$,
$V_{IL} = V_{IL \text{ max}}$, $I_{OH} = -400 \mu\text{A}$ | 2.5 | 3.5 | | 2.7 | 3.5 | | V |
| V_{OL} Low-level output voltage | $V_{CC} = \text{MIN}$, $V_{IH} = 2 \text{ V}$,
$V_{IL} = V_{IL \text{ max}}$ | $I_{OL} = 4 \text{ mA}$ | 0.25 | 0.4 | 0.25 | 0.4 | | V |
| | | $I_{OL} = 8 \text{ mA}$ | | | 0.35 | 0.5 | | |
| I_i Input current at maximum input voltage | $V_{CC} = \text{MAX}$, $V_I = 7 \text{ V}$ | | 0.1 | | | 0.1 | mA | |
| I_{IH} High-level input current | $V_{CC} = \text{MAX}$, $V_I = 2.7 \text{ V}$ | | 20 | | | 20 | μ A | |
| I_{IL} Low-level input current | $V_{CC} = \text{MAX}$, $V_I = 0.4 \text{ V}$ | | -0.4 | | | -0.4 | mA | |
| I_{OS} Short-circuit output current‡ | $V_{CC} = \text{MAX}$ | -20 | -100 | | -20 | -100 | mA | |
| I_{CC} Supply current | $V_{CC} = \text{MAX}$, See Note 2 | 'LS174 | 16 | 26 | 16 | 26 | | mA |
| | | 'LS175 | 11 | 18 | 11 | 18 | | |

†For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

‡All typical values are at $V_{CC} = 5 \text{ V}$, $T_A = 25^\circ\text{C}$.

§Not more than one output should be shorted at a time, and duration of the short-circuit should not exceed one second.

NOTE 2: With all outputs open and 4.5 V applied to all data and clear inputs, I_{CC} is measured after a momentary ground, then 4.5 V, is applied to clock.

switching characteristics, $V_{CC} = 5 \text{ V}$, $T_A = 25^\circ\text{C}$

| PARAMETER | TEST CONDITIONS | 'LS174 | | | 'LS175 | | | UNIT |
|---|--|--------|-----|-----|--------|-----|-----|------|
| | | MIN | TYP | MAX | MIN | TYP | MAX | |
| f_{max} Maximum clock frequency | | 30 | 40 | | 30 | 40 | | MHz |
| t_{PLH} Propagation delay time, low-to-high-level output from clear | $C_L = 15 \text{ pF}$,
$R_L = 2 \text{ k}\Omega$,
See Note 4 | | | | 20 | 30 | | ns |
| t_{PHL} Propagation delay time, high-to-low-level output from clear | | | 23 | 35 | 20 | 30 | | ns |
| t_{PLH} Propagation delay time, low-to-high-level output from clock | | | 20 | 30 | 13 | 25 | | ns |
| t_{PHL} Propagation delay time, high-to-low-level output from clock | | | 21 | 30 | 16 | 25 | | ns |

NOTE 4: Load circuit and voltage waveforms are shown on page 3-11.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPES SN54S174, SN54S175, SN74S174, SN74S175 HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

| | |
|---|----------------|
| Supply voltage, V_{CC} (see Note 1) | 7 V |
| Input voltage | 5.5 V |
| Operating free-air temperature range: SN54S174, SN54S175 Circuits | -55°C to 125°C |
| SN74S174, SN74S175 Circuits | 0°C to 70°C |
| Storage temperature range | -65°C to 150°C |

NOTE 1: Voltage values are with respect to network ground terminal.

recommended operating conditions

| | SN54S174, SN54S175 | | | SN74S174, SN74S175 | | | UNIT |
|---------------------------------------|----------------------|-----|-----|--------------------|-----|------|------|
| | MIN | NOM | MAX | MIN | NOM | MAX | |
| Supply voltage, V_{CC} | 4.5 | 5 | 5.5 | 4.75 | 5 | 5.25 | V |
| High-level output current, I_{OH} | | | -1 | | | -1 | mA |
| Low-level output current, I_{OL} | | | 20 | | | 20 | mA |
| Clock frequency, f_{clock} | 0 | | 75 | 0 | | 75 | MHz |
| Pulse width, t_w | Clock | | 7 | | | 7 | ns |
| | Clear | | 10 | | | 10 | |
| Setup time, t_{SU} | Data input | | 5 | | | 5 | ns |
| | Clear inactive-state | | 5 | | | 5 | |
| Data hold time, t_H | | | 1 | | | 1 | ns |
| Operating free-air temperature, T_A | -55 | | 125 | 0 | | 70 | °C |

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

| PARAMETER | TEST CONDITIONS† | MIN | TYP‡ | MAX | UNIT |
|--|---|--------|------|------|------|
| V_{IH} High-level input voltage | | 2 | | | V |
| V_{IL} Low-level input voltage | | | | 0.8 | V |
| V_{IK} Input clamp voltage | $V_{CC} = \text{MIN}, I_I = -18 \text{ mA}$ | | | -1.2 | V |
| V_{OH} High-level output voltage | $V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V}, V_{IL} = 0.8 \text{ V}, I_{OH} = -1 \text{ mA}$ | SN54S* | 2.5 | 3.4 | V |
| | | SN74S* | 2.7 | 3.4 | |
| V_{OL} Low-level output voltage | $V_{CC} = \text{MIN}, V_{IH} = 2 \text{ V}, V_{IL} = 0.8 \text{ V}, I_{OL} = 20 \text{ mA}$ | | | 0.5 | V |
| I_I Input current at maximum input voltage | $V_{CC} = \text{MAX}, V_I = 5.5 \text{ V}$ | | | 1 | mA |
| I_{IH} High-level input current | $V_{CC} = \text{MAX}, V_I = 2.7 \text{ V}$ | | | 50 | µA |
| I_{IL} Low-level input current | $V_{CC} = \text{MAX}, V_I = 0.5 \text{ V}$ | | | -2 | mA |
| I_{OS} Short-circuit output current‡ | $V_{CC} = \text{MAX}$ | -40 | | -100 | mA |
| I_{CC} Supply current | $V_{CC} = \text{MAX}$, See Note 2 | *174 | 90 | 144 | mA |
| | | *175 | 60 | 96 | |

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.

‡ All typical values are at $V_{CC} = 5 \text{ V}, T_A = 25^\circ\text{C}$.

§ Not more than one output should be shorted at a time, and duration of the short-circuit should not exceed one second.

NOTE 2: With all outputs open and 4.5 V applied to all data and clear inputs, I_{CC} is measured after a momentary ground, then 4.5 V, is applied to clock.

switching characteristics, $V_{CC} = 5 \text{ V}, T_A = 25^\circ\text{C}$

| PARAMETER | TEST CONDITIONS | MIN | TYP | MAX | UNIT |
|---|--|-----|------|-----|------|
| f_{max} Maximum clock frequency | | 75 | 110 | | MHz |
| t_{PLH} Propagation delay time, low-to-high-level Q output from clear (SN54S175, SN74S175 only) | $C_L = 15 \text{ pF}, R_L = 280 \Omega$, See Note 3 | | 10 | 15 | ns |
| t_{PHL} Propagation delay time, high-to-low-level Q output from clear | | | 13 | 22 | ns |
| t_{PLH} Propagation delay time, low-to-high-level output from clock | | | 8 | 12 | ns |
| t_{PHL} Propagation time, high-to-low-level output from clock | | | 11.5 | 17 | ns |

NOTE 3: Load circuit and voltage waveforms are shown on page 3-10.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC14419

CMOS
 (LOW-POWER COMPLEMENTARY MOS)
2-OF-8 KEYPAD-TO-BINARY ENCODER

2-OF-8 KEYPAD-TO-BINARY ENCODER

The MC14419 is designed for phone dialer system applications, but finds many applications as a keypad-to-binary encoder. The device contains a 2-of-8 to binary encoder, a strobe generator, and an illegal state detector. The encoder has four row inputs and four column inputs, and is designed to accept inputs from 16 keyswitches arranged in a 4 x 4 matrix. For an output on the four data lines, one and only one row along with one and only one column input line must be activated. All other combinations are suppressed by the illegal state detector to eliminate false data output.

The strobe generator produces a strobe pulse when any of the 10 keys corresponding to numerals 0 through 9 are depressed. The strobe output can be used to eliminate erroneous data entry due to contact bounce. For a strobe output to occur, the key row and column input lines must remain stable for 80 clock pulses after activation. When the contact bounce has settled and 80 clock pulses have occurred, the output will be a single strobe pulse equal in width to that of the clock low state. The strobe generator will output one and only one pulse each time a numerical key is depressed. After the pulse has occurred, noise and bounce due to contact break will not cause another strobe pulse. With a 16 kHz input clock frequency, the pulse occurs 5 ms after the last bounce.


- Suppressed Output for Illegal Input Codes
- On-Chip Pullup Resistors for Row and Column Inputs
- Clock Input Conditioning Circuit
- Low Current Drain in Standby Mode
5.0µA Typical @ 5.0 Vdc
- Subsystem Complement to the MC14408/14409 Phone Pulse Converter
- Codes for Numbers 0-9 Produce a Strobe Pulse
- One Key Rollover Feature




L SUFFIX
 CERAMIC PACKAGE
 CASE 620

P SUFFIX
 PLASTIC PACKAGE
 CASE 648


ORDERING INFORMATION



PIN ASSIGNMENT



BLOCK DIAGRAM



This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that V_{in} and V_{out} be constrained to the range $V_{SS} < (V_{in} \text{ or } V_{out}) < V_{DD}$.

MC14419

FIGURE 4 – TYPICAL KEYPAD INTERFACE APPLICATION





FIGURE 5 – PHONE DIALER SYSTEM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4N35, 4N36, 4N37

ELECTRICAL CHARACTERISTICS (T_A = 25°C unless otherwise noted)

| Characteristic | Symbol | Min | Typ | Max | Unit |
|--|----------------|-------------------|---------------------|-------------------|------|
| INPUT LED | | | | | |
| Forward Voltage (I _F = 10 mA) | V _F | 0.8
0.9
0.7 | 1.15
1.3
1.05 | 1.5
1.7
1.4 | V |
| Reverse Leakage Current (V _R = 6 V) | I _R | — | — | 10 | μA |
| Capacitance (V = 0 V, f = 1 MHz) | C _J | — | 18 | — | pF |

OUTPUT TRANSISTOR

| | | | | | |
|--|----------------------|----|------------|-----------|----------|
| Collector-Emitter Dark Current (V _{CE} = 10 V, T _A = 25°C)
(V _{CE} = 30 V, T _A = 100°C) | I _{CEO} | — | 1 | 50
500 | nA
μA |
| Collector-Base Dark Current (V _{CB} = 10 V)
T _A = 25°C
T _A = 100°C | I _{CBO} | — | 0.2
100 | 20 | nA |
| Collector-Emitter Breakdown Voltage (I _C = 1 mA) | V _{(BR)CEO} | 30 | 45 | — | V |
| Collector-Base Breakdown Voltage (I _C = 100 μA) | V _{(BR)CBO} | 70 | 100 | — | V |
| Emitter-Base Breakdown Voltage (I _E = 100 μA) | V _{(BR)EBO} | 7 | 7.8 | — | V |
| DC Current Gain (I _C = 2 mA, V _{CE} = 5 V) | h _{FE} | — | 400 | — | — |
| Collector-Emitter Capacitance (f = 1 MHz, V _{CE} = 0) | C _{CE} | — | 7 | — | pF |
| Collector-Base Capacitance (f = 1 MHz, V _{CB} = 0) | C _{CB} | — | 19 | — | pF |
| Emitter-Base Capacitance (f = 1 MHz, V _{EB} = 0) | C _{EB} | — | 9 | — | pF |

COUPLED

| | | | | | |
|--|----------------------|------------------|------|-------------------|---------|
| Output Collector Current (I _F = 10 mA, V _{CE} = 10 V)
T _A = 25°C
T _A = -55°C
T _A = 100°C | I _C | 10 | 30 | — | mA |
| Collector-Emitter Saturation Voltage (I _C = 0.5 mA, I _F = 10 mA) | V _{CE(sat)} | — | 0.14 | 0.3 | V |
| Turn-On Time | t _{on} | — | 7.5 | 10 | μs |
| Turn-Off Time | t _{off} | — | 5.7 | 10 | μs |
| Rise Time | t _r | — | 3.2 | — | μs |
| Fall Time | t _f | — | 4.7 | — | μs |
| Isolation Voltage (f = 60 Hz, t = 1 sec) | V _{ISO} | 7500 | — | — | Vac(pk) |
| Isolation Current (V _{I-O} = 3550 Vpk)
(V _{I-O} = 2500 Vpk)
(V _{I-O} = 1500 Vpk) | I _{ISO} | — | — | 100
100
100 | μA |
| Isolation Resistance (V = 500 V) | R _{ISO} | 10 ¹¹ | — | — | Ω |
| Isolation Capacitance (V = 0 V, f = 1 MHz) | C _{ISO} | — | 0.2 | 1.2 | pF |

TYPICAL CHARACTERISTICS




Figure 1. LED Forward Voltage versus Forward Current




Figure 2. Output Current versus Input Current

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4N35, 4N36, 4N37




Figure 3. Collector Current versus Collector-Emitter Voltage




Figure 4. Output Current versus Ambient Temperature




Figure 5. Dark Current versus Ambient Temperature




Figure 6. Rise and Fall Times




Figure 7. Turn-On Switching Times




Figure 8. Turn-Off Switching Times

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้