



รจมเคมแบบ PSK ในช่องสัญญาณ FM-SCA  
PSK MODEM USE IN FM-SCA CHANNAL



ปริญญาบัตรนี้เป็นส่วนหนึ่งของการศึกษาคณะวิศวกรรมศาสตรบัณฑิต

สาขา วิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2535

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


หัวข้อปริญญาโท	รวมเคมแบบ PSK วิชาเชิงสถิติภาพ FM-SCA
วิทย	นาย พรเทพ สิงห์ทะยาน
	นาย สุวัฒน์ ชาวเมือง
อาจารย์ที่ปรึกษา	อ. กฤตากร กล่อมภาร
ภาควิชา	เทคนิคอุตสาหกรรม
ปีการศึกษา	2535

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
 อนุมัติให้บัณฑิตปริญญาโทฉบับนี้ เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรม  
 ศาสตร์บัณฑิต

.....	คณบดีคณะวิศวกรรมศาสตร์
( )	
คณะกรรมการสอบปริญญาโท	
.....	ประธานกรรมการ
( )	
.....	กรรมการ
( )	
.....	กรรมการ
( )	
.....	กรรมการ
( )	
.....	กรรมการ
( )	

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ปีการศึกษา 2535  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรณีใช้

กรมแบบ PSK ๑ ชั้นช่องสัญญาณ FM-SCA



อาจารย์ที่ปรึกษา

อ. กฤตภากร กล่อมถาวร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



โมเด็มแบบ PSK ใช้ในช่องสัญญาณ FM-SCA

โดย

1. นายพรเทพ สิงห์ทะยาม 34.132114

2. นายสุวัฒนา ชาวเมือง 34.132136

อ. กฤตากร กล่อมการ อาจารย์ที่ปรึกษา

ปีการศึกษา 2535

บทคัดย่อ

โครงงานฉบับนี้เป็นการนำเสนอ PSK MODEM วิทยุใช้ช่องสัญญาณของ FM-SCA ความถี่ของ  
โมเด็มเท่ากับ  $67.2 \text{ KHz}$  และ bit rate เท่ากับ 4,800 bps ผลของการวัด bit error  
rate ของโมเด็มอยู่ในขั้นที่ดีและการใช้งานโมเด็มนี้สามารถให้บริการทางด้านการสื่อสารข้อมูลได้

PSK MODEM USE IN FM-SCA CHANNAL

BY

Mr. PORNTEP SINGTAYAN 34.132114

Mr. SUWATNA CHARMUANG 34.132136

Mr. KITDAKORN KLOMKARN Advisor

1992

Abstract

This thesis present design a psk modem. That use in FM-SCA channal. The carrier of modem. is about 67.2 KHz and bit rate is 4,800 bps. The result of bit error rate measurement of modem is satisfy and the application of modem that can use for data transmission services.


## สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎี หลักการและงานวิจัยที่เกี่ยวข้อง	2
บทที่ 3 การสร้าง	23
บทที่ 4 การทดลอง	60
บทที่ 5 สรุปผลและวิจารณ์	67

กิตติกรรมประกาศ

หนังสืออ้างอิง

ภาคผนวก



บทที่ 1

บทนำ

บริบทงานชิ้นนี้ แสดงผลงานวิจัยรวมทั้งทฤษฎีประกอบ ซึ่งรายละเอียดจะอยู่ในบทต่อไป โดยมีจุดประสงค์คือ

1. เพื่อศึกษาและทดลอง เกี่ยวกับการมอดูเลชันแบบพีเอสเค ( PSK MODULATION )
2. เพื่อให้สามารถนำความรู้ที่ได้จากการศึกษาและทดลองมาใช้งานได้
3. เพื่อเป็นแนวทางในการพัฒนาพีเอสเคโมเด็ม (PSK MODEM) ต่อไป

บทที่ 2

ทฤษฎีประกอบการสร้าง

การมอดูเลชันแบบเปลี่ยนเฟสของสัญญาณคลื่นพาห้

การมอดูเลชันแบบเปลี่ยนเฟสของสัญญาณคลื่นพาห้หรือที่เรียกชื่อย่อว่า PSK (phase shift keying) นั้น เป็นการนำเอาสัญญาณดิจิทัลออกมาเปลี่ยนเฟสของสัญญาณคลื่นพาห้ในกรณีของสัญญาณดิจิทัล แบบ M ระดับ เฟสของสัญญาณคลื่นพาห้ที่จะถูกแบ่งเป็น M ค่าเพื่อใช้แทนสัญญาณแต่ละระดับ สัญญาณที่ถูกมอดูเลชันแล้วจะเขียนได้ในรูป

$$X_c(t) = A_c \sum_k \cos(\omega_c t + \phi_k) P(t - kD) \quad \text{-----1}$$


โดยที่

$$\phi_k = \frac{\pi(2a_k + 1)}{M} \quad a_k = 0, 1, 2, \dots, M-1 \quad \text{-----2}$$

และ  $p(t - kD)$  แสดงสัญญาณพัลส์ที่มีค่าเป็น 1 และกว้างเท่ากับ D ลักษณะของสัญญาณ PSK ในสมการ (1) แสดงว่าเฟสของสัญญาณจะเปลี่ยนแปลงไปตามระดับของสัญญาณดิจิทัลและขนาดของสัญญาณคลื่นพาห้จะไม่เปลี่ยนแปลง ในกรณีที่สัญญาณ 2 ระดับ เฟสของสัญญาณ 0 กับสัญญาณ 1 ก็จะอยู่ตรงข้ามกันดังแสดงในรูปที่ 1

สามารถเขียนได้ในรูปของสัญญาณอินเฟสและควอดเรเจอร์ เฟสดังนี้

$$x_c(t) = A_c \sum_k p(t-kD) \cos \phi_k \cos \omega_c t - A_c \sum_k p(t-kD) \sin \phi_k \sin \omega_c t \quad \text{-----3}$$




รูปที่ 1 แสดงรูปคลื่นของกรณีสัญญาณ PSK แบบ 2 ระดับ

ในการสื่อสารของสัญญาณ 4 ระดับหรือ 4-PSK นั้น การจัดตำแหน่งของสัญญาณนี้จะเป็นดังที่แสดงไว้ในรูปที่ 2 ซึ่งจะเห็นได้ว่าเหมือนกับของ 4-QAM ทุกประการ อย่างไรก็ตามในการสื่อสารที่สัญญาณมากกว่า 4 ระดับ เช่น 16-PSK การจัดตำแหน่งของสัญญาณจะเหมือนกับ 16-QAM ทั้งนี้เป็นเพราะว่าสัญญาณ 16-QAM มีขนาดของสัญญาณคลื่นหาห์เปลี่ยนแปลงไปตามระดับของสัญญาณที่เข้ามาออกดูเลขอนึ่งสัญญาณ 4-PSK นั้นมักถูกเรียกว่า QPSK ซึ่งย่อมาจาก Quaternary PSK Quadriphase PSK

ในการพิจารณาแบนด์วิดท์ที่ต้องการนั้น เราจะอาศัยของหลักการของสัญญาณเรณคัมเช่นเดียวกับในการสื่อสารของสัญญาณ QAM เราสามารถเขียน  $x_i(t)$  และ  $x_q(t)$  ได้ดังนี้

$$x_i(t) = \sum_k \cos \phi_{kp}(t-kD) \quad \text{-----4.1}$$

$$x_q(t) = \sum_k \sin \phi_{kp}(t-kD) \quad \text{-----4.2}$$



รูปที่ 2 แสดงการจัดตำแหน่งของสัญญาณ 4-PSK และ 16-PSK

และ เมื่อพิจารณาค่าเฉลี่ยเชิงสถิติของสัญญาณทั้งสองนี้จะได้ผลดังนี้คือ

$$\cos \phi_k = \sin \phi_k = 0 \quad \text{-----5.1}$$

$$\cos^2 \phi_k = \sin^2 \phi_k = \frac{1}{2} \quad \text{-----5.2}$$

$$\cos \phi_k \sin \phi_k = 0 \quad \text{-----5.3}$$

จากผลของสมการที่ 5 นี้ เราจะสามารถหาความหนาแน่นของสเปกตรัมกำลังของ  $x_i(t)$  และ  $x_q(t)$  ได้ในรูปแบบต่อไปนี้

$$[x_i(f)]^2 = [x_q(f)]^2 = \frac{1}{4} \text{sinc}^2 \left( \frac{\pi f}{2R} \right) \quad \text{-----6}$$

และ เมื่อทำการเขียนความหนาแน่นของสเปกตรัมกำลังของสัญญาณ PSK ก็จะได้ผลดังนี้

$$G(f) = \frac{Ac^2}{4R} \left[ \text{sinc}^2 \left\{ \frac{\pi (f-f_c)}{R} \right\} + \text{sinc}^2 \left\{ \frac{\pi (f+f_c)}{R} \right\} \right] \quad \text{-----7}$$

เมื่อทำการเปรียบเทียบ ASK กับ PSK สมการส่วนของความหนาแน่นสเปกตรัมกำลังจะเหมือนกัน ยกเว้นตรงที่สัญญาณ PSK นั้นมีส่วนประกอบของกระแสตรง ซึ่งหมายถึงสัญญาณ PSK จะไม่มีสเปกตรัมของคลื่นพาห์ ดังนั้นแบนด์วิดท์ที่ต้องการของสัญญาณ PSK จึงเท่ากับของสัญญาณ ASK ที่มีอัตราการเปลี่ยนแปลงของสัญญาณเท่ากัน คือ  $B_T = R$  สำหรับประสิทธิภาพในการใช้แบนด์วิดท์นั้นก็จะเป็น  $\log_2 M$  bps/Hz เช่นเดียวกับของกรณีสัญญาณ ASK แบบ M ระดับ อย่างไรก็ตามสัญญาณ


PSK นี้ ถ้าจำนวนระดับสัญญาณ M มีค่ามากขึ้น จะทำให้ระยะห่างระหว่างสัญญาณลดลง ซึ่งจะเป็น  
ปัญหาทางด้านการตีเทคสัญญาณ เมื่อมีสัญญาณรบกวนปะปนอยู่ด้วย

### หลักการของแบบรีทรีเอสเค (BINARY PSK) โมดูลเลเตอร์และดีโมดูลเลเตอร์


ทางด้านส่งมีโมดูลเลเตอร์ ซึ่งเปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณ PSK ทางด้านรับมีเบนด์  
พาสฟิลเตอร์และดีโมดูลเลเตอร์ซึ่งจะเปลี่ยนสัญญาณ PSK เป็นสัญญาณดิจิทัลอันเดิมดีโมดูลเลเตอร์  
ประกอบด้วยดีเทคเตอร์และ sample holder

โดยทั่วไปแล้วการมอดูเลตสัญญาณ PSK จะใช้ balance modulator สมมติว่าสัญญาณ  
ดิจิทัลแอมพลิจูด อยู่ในรูปคลื่นสี่เหลี่ยมมีแอมพลิจูดเท่ากับ 1 สำหรับรหัส 1 และมีแอมพลิจูดเท่ากับ  
-1 สำหรับรหัส 0 เมื่อคลื่นสี่เหลี่ยมนี้ถูกผสมคลื่นโดยคลื่น carrier  $\text{Acos}2\pi f_c t$  ผ่านวงจร  
balance modulator สัญญาณ PSK ที่ได้แสดงดังรูปที่ 4

สัญญาณ PSK สำหรับรหัส 1 จะเป็น  $S(t) = 1 \times \text{Acos}2\pi f_c t = \text{Acos}2\pi f_c t$  ส่วน  
สัญญาณ PSK สำหรับรหัส 0 จะเป็น  $S(t) = -1 \times \text{Acos}2\pi f_c t = -\text{Acos}2\pi f_c t$  เรา  
สามารถเขียน  $-\text{Acos}2\pi f_c t = \text{Acos}(2\pi f_c t + \pi)$  ตามหลักการนี้แสดงว่าสำหรับรหัส 0 เฟส  
ของ carrier จะเปลี่ยนไป 180 องศาซึ่งจะเห็นได้ชัดเจนดังรูปที่ 5



รูปที่ 3 แสดงการรับส่งสัญญาณดิจิทัล



รูปที่ 4 แสดงการมอดูเลตสัญญาณดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กรณี 1

$$S(t) = 1XA \cos 2\pi f_c t$$


$$= A \cos 2\pi f_c t$$

กรณี 0

$$S(t) = -1XA \cos 2\pi f_c t$$

$$= -A \cos 2\pi f_c t$$

$$= A \cos (2\pi f_c t + \pi)$$




รูปที่ 5 แสดงการเปลี่ยนแปลงทางเฟสของคลื่น carrier

band pass filter ทางด้านรับซึ่งมีเสียงรบกวนบนอยู่ด้วยจะถูกตีเทคออกมาที่คิมมอดูเลเตอร์ การตีเทคเคอร์จะเอาสัญญาณเบสแบนด์ออกมา โดยตัดส่วนของ carrier ซึ่งรวมอยู่ในสัญญาณ PSK ออกไป สัญญาณเบสแบนด์จะไม่มีเป็นรูปสี่เหลี่ยมที่สมบูรณ์นัก เนื่องจากการกำหนดแถบความกว้าง โดยตัวกรองความถี่และเนื่องจากอิทธิพลของเสียงรบกวน sample holder จะสร้างสัญญาณดิจิทัลขึ้นมาใหม่ผ่านการพิจารณาพลาสิตี บวก หรือ ลบ ของสัญญาณเบสแบนด์



### โคอีเรนทีเทคชัน


การที่มอดูเลชัน PSK ทางด้านรับเป็นแบบโคอีเรนทีเทคชันซึ่งมีหลักการดังนี้ สัญญาณ PSK ที่รับได้ ชั้นแรกจะผ่านวงจรมัลติเพล็กซ์ ซึ่งจะคูณสัญญาณ PSK ที่รับได้ กับ reference carrier



รูปที่ 6 แสดงการสร้างสัญญาณขึ้นมาใหม่ทางภาครับ

สำหรับฮาร์โมนิคซึ่งรวมอยู่ในสัญญาณเอทท์พุท จะถูกคัดออกาไปโดยผ่าน low pass filter และ  
ได้สัญญาณเบสแบนด์ออกมาทาง เอทท์พุท

ถ้าสัญญาณ PSK ที่รับเข้ามาคือ  $A \cos(2 \pi f_c t + \psi)$  คลื่นพาหะอ้างอิงมีไว้เพื่อการซิงโครไนซ์  
กับคลื่นพาหะทางด้านส่งคือ  $B \cos 2 \pi f_c t$  สัญญาณที่ออกหลังจากผ่าน low pass filter แล้ว  
สามารถกำหนดได้เป็น  $AB/2 \cos \psi$



รูปที่ 7 แสดงการรับสัญญาณ PSK ทางด้านรับ

ทั้งนี้เนื่องจาก

$$A \cos(2 \pi f_c t + \psi) \cdot B \cos 2 \pi f_c t$$

$$= AB ((\cos 2 \pi f_c t + \psi + 2 \pi f_c t) + \cos(2 \pi f_c t + \psi - 2 \pi f_c t))$$

2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$= \frac{AB}{2} (\cos(4\pi fct + \psi) + \cos \psi)$$

2

ซึ่ง  $\frac{AB}{2} \cos(4\pi fct + \psi)$  นี้คือฮาร์โมนิก โดยมีความถี่เป็นสอง เท่าของความถี่คลื่นหาหะเดิม ซึ่ง

2

จะถูกคัดออกไปเมื่อผ่าน low pass filter ดังนั้นทางเอาต์พุตจึงมีแต่เพียง  $\frac{AB}{2} \cos \psi$  เท่านั้น

2

$\frac{AB}{2} \cos \psi$  นี้ จะได้เป็น  $AB$  เมื่อ  $\psi = 0$  และจะได้เป็น  $\frac{AB}{2}$  เมื่อ  $\psi = \pi$  ดังในรูปที่ 8


2

2

2



สัญญาณเอาต์พุต ในทางปฏิบัติแล้วจะไม่เป็นรูปสี่เหลี่ยมโดยสมบูรณ์ ทั้งนี้เนื่องจากอิทธิพลของแบนด์ลิมิตเคชัน (band limitation) และเสียงรบกวน

ต่อจากนี้สัญญาณเบสแบนด์จะถูกส่งไปยังวงจร sample holder ซึ่งวงจรจะทำการสุ่มตัวอย่าง สัญญาณเบสแบนด์ด้วย clock pulse ที่จุดกึ่งกลางของแต่ละรหัสสัญญาณ และกำหนดว่ารหัส นั้นว่าเป็น 1 หรือ 0 โดยการตัดสินใจหรือพิจารณาจากโพลาริตี (polarity) ของสัญญาณ sample นั้น แล้วทำการสร้างสัญญาณดิจิตอลซึ่งเดิมขึ้นมาใหม่ ในรูปนี้รหัสเป็น 1 สำหรับสัญญาณที่มีแอมพลิจูดเป็นบวกและรหัสเป็น 0 สำหรับสัญญาณที่มีแอมพลิจูดเป็นลบ




รูปที่ 8 แสดงสัญญาณเอาต์พุตหลังจากผ่าน low pass filter

เมื่อสัญญาณมีการผิดเพี้ยนเนื่องจากอิทธิพลของเสียงรบกวน ถ้ามีการผิดเพี้ยนน้อยโพลาลิตี้ของสัญญาณก็จะไม่เปลี่ยนแปลง เช่นที่  $t_1$  และ  $t_3$  รหัสที่ได้ออกมาก็ถูกต้อง แต่ถ้าพิจารณาที่  $t_2$  โพลาลิตี้ของสัญญาณถูก เปลี่ยนไปในทางตรงกันข้าม เนื่องจาก เกิดการผิดเพี้ยนมากรหัสที่ได้ออกมาก็จะผิดไปจากรหัสเดิม บิทเออเรอร์ (bit error) ก็เกิดขึ้น



รูปที่ 9 แสดงการหิจารณการหัสเป็น 1 หรือ 0 โดย sample holder




รูปที่ 10 แสดงรหัสผิดเพี้ยนเนื่องจากเสียงรบกวน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 11 เป็นบล็อกไดอะแกรมของโคฮีเรนทีมอดูเลเตอร์ มี band pass filter detector, sample holder, carrier recovery circuit and clock recovery วงจร carrier recovery circuit จะสร้างสัญญาณคล็อกขึ้นมาใหม่ โดยการใช้สัญญาณ PSK ที่รับมาได้ ส่วน clock recovery circuit จะสร้างสัญญาณคล็อกขึ้นมาใหม่ เพื่อใช้สำหรับการ sample holder ในวิธีการโคฮีเรนทีเทคนิคนี้ ทั้งคลื่นพาหะอ้างอิงและสัญญาณคล็อก จะถูกสร้างขึ้นมาจากสัญญาณ PSK ที่รับเข้ามา

คลื่นพาหะอ้างอิงที่เข้าในโคฮีเรนทีเทคนิคนี้ เพื่อการซิงโครไนซ์กับคลื่นพาหะทางข้ามส่ง เพื่อจุดประสงค์นี้คลื่นพาหะอ้างอิงถูกสร้างขึ้นใหม่จากสัญญาณ PSK ที่รับเข้ามาจากสัญญาณอินพุตที่เข้า วงจร carrier recovery circuit สามารถกำหนดโดย  $A\cos(2\pi f_c t + \psi)$  สัญญาณเอาพุตคือคลื่นพาหะอ้างอิงกำหนดโดย  $B\cos 2\pi f_c t$



รูปที่ 11 แสดงบล็อกไดอะแกรมของโคฮีเรนทีมอดูเลเตอร์



รูปที่ 12 แสดงหลักการของ carrier recovery


สัญญาณ  $(A^2 \cos^2 2\pi f_c t)$  ที่ออกจากวงจรรีโวลเวอร์เฟสจะมีเสียงรบกวนรวมอยู่ด้วย เพื่อที่จะ

2

ตัดเสียงรบกวนออก และได้คลื่นพาหะอ้างอิงที่ปราศจากการผิดเพี้ยน จำเป็นต้องใช้วงจร PLL  
ช่วย วงจร PLL ประกอบด้วย phase comparater and voltage controlled  
oscillater ที่วงจร phase comparater สัญญาณเอาต์พุตของวงจรรีโวลเวอร์เฟสจะถูกเปรียบ  
เทียบอย่างต่อเนื่องกับเอาต์พุตของ VCO เมื่อมีความต่างเฟสของวงจรทั้งสองนี้ สัญญาณเอาต์พุตของ  
VCO จะถูกควบคุมอย่างอัตโนมัติ ในการปรับเฟสของสัญญาณทั้งสองโดยวิธีการนี้ คลื่นพาหะอ้างอิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$B\cos 2\pi f_c t$  ซึ่งไม่มีเสียงรบกวนรวมอยู่ด้วยสามารถที่จะสร้างขึ้นใหม่มาได้




รูปที่ 13 แสดงสัญญาณตามจุดต่างๆของวงจร carrier recovery

บล็อกพัลส์ที่จำเป็นสำหรับการ sample holder ก็จะถูกสร้างขึ้นใหม่จากสัญญาณ PSK ที่รับได้เช่นกัน เพื่อจุดประสงค์นี้ต้องใช่วงจร clock recovery สัญญาณเบสแบนด์ที่เค็ดทางเอาท์พุทของคิเทคเตอร์โดยทั่วไปจะใช้เป็นสัญญาณอินพุทให้กับวงจร clock recovery

มีอยู่หลายวิธีการสร้างสัญญาณบล็อกขึ้นมาใหม่ วงจรที่ 15 นี้ก็เป็นตัวอย่างวงจรหนึ่งซึ่งประกอบด้วย squaring, narrow BPF, PLL and limiter สำหรับ narrow BPF ที่เข้าสู่วงจรนี้มีความถี่กึ่งกลางของ 1 ซึ่ง T คือ ความกว้างของรหัสตัวหนึ่งๆ ดังนั้น 1 คือความถี่ของ

T

T



รูปที่ 14 แสดงการทำงานของ PLL

สัญญาณคล็อกที่ได้อาศัยการผ่านของสัญญาณเบสแบนด์ที่ได้รับที่เอาท์พุท ของดีเทคเตอร์ผ่านวงจรนี้ เราจะได้รับสัญญาณคล็อกที่มีความถี่ 1


T

การผิดเฟสทางเฟส (phase ambiguity)

คลื่นพาหะอ้างอิงที่เข้าในโคสิเรนทิดีเทคเตอร์ มีความจำเป็นเพื่อล็อกเฟสกับคลื่นพาหะทางส่ง แต่อย่างไรก็ตามปกติแล้ว เป็นไปไม่ได้ที่จะหาหาคคลื่นพาหะสองชนิดนี้มีการล็อกเฟสซึ่งกันและกันอย่างสมบูรณ์ใน binary PSK ความต่างเฟสอาจจะมีสาเหตุจากความต่างระหว่างคลื่นทั้งสอง แต่เป็น


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แบบนี้ได้ที่จะรู้ความต่างเฟสนี้ทางภาครับ ความน่าเชื่อถือที่จะคือเกิดความต่างเฟสนี้ จึงเป็นผลทำให้เกิดการผิดพลาดทางเฟส เมื่อคลื่นพาหะอ้างอิงเกิดการเอ้าออฟเฟส เท่ากับเครื่องหมายของบิตที่อยู่ในการคีมอคูเลทสัญญาณดิจิทัล จะเกิดการเปลี่ยนกับจาก 1 เป็น 0 และจาก 0 เป็น 1



รูปที่ 15 แสดงวงจร clock recovery

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



คลื่นพาหะอ้างอิง

สัญญาณที่ถูกดีโมดูเลทออกมา


รูปที่ 16 แสดงการฝึกหัดทางเฟส

การฝึกหัดทางเฟสมีสาเหตุมาจากความถี่ที่เวกเตอร์ในวงจรถูก carrier recovery ในการหารความถี่นี้ สัญญาณ  $\cos 4\pi f_c t$  ถูกหารความถี่ด้วย 2 จะได้  $\cos 2\pi f_c t$  รูปที่ 17 แสดงรูปคลื่นเดิมและรูปคลื่นทางเอาร์ทพุท ที่ได้หลังการผ่านวงจรถูกหารความถี่ด้วย 2 ซึ่งมีจุดเริ่มแรกที่  $t_1$  โดยข้อกำหนดจุดเริ่มแรกที่ต่างกันเราจะได้เอาร์ทพุทที่ต่างกันด้วย

จากรูปที่ 18 เป็นอินพุทและเอาร์ทพุทของวงจรถูกหารความถี่ ซึ่งใช้ในวงจรถูก carrier recovery ซึ่งเอาร์ทพุท (A) ได้จากกรณี  $t_1$  เป็นจุดเริ่มต้นส่วนเอาร์ทพุท (B) ได้จากกรณีให้  $t_2$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เป็นจุดเริ่มต้น จะเห็นว่าเอาท์พุททั้งสองกรณีจะกลับเฟสกัน



รูปที่ 17 แสดงรูปคลื่นเมื่อผ่านวงจรความถี่


เนื่องจากรูปคลื่นเอาท์พุททั้งสองแบบ สามารถหาได้เกิดขึ้นได้ทีเอาท์พุทของวงจรความถี่  
ดังนั้นเราจึงต้องมาพิจารณารูปคลื่นพาหะอ้างอิงสองแบบ แบบหนึ่ง เฟสตรงกับพาหะทางค้ำส่ง และ  
อีกแบบหนึ่งต่าง เฟสกับคลื่นพาหะ ตามปกติแล้วแบบใดแบบหนึ่งของคลื่นพาหะอ้างอิงในสองแบบนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 18 แสดงการเปรียบเทียบเอาต์พุตที่  $t_1$  และ  $t_2$  เป็นจุดเริ่มต้น.

ใช้ในการคิมอคูเลทอยู่แล้ว อย่างไรก็ตามไม่มีการกำหนดแน่นอนว่าแบบไหนที่ใช้สำหรับการคิมอคูเลท ดังนั้นเราจึงไม่สามารถกำหนดได้ว่าสัญญาณดิจิทัลที่ได้รับหลังจากการผ่านการคิมอคูเลทเป็นแบบปกติหรือแบบกลับเฟส



สัญญาณที่ถูกส่งทางด้านส่ง

คลื่นพาหะอ้างอิง

สัญญาณที่ถูกถอดโมเดม

รูปที่ 19 แสดงสัญญาณดิจิทัลคอลหลังผ่านการมอดูเลต

บทที่ 3

การสร้าง

การออกแบบ PSK MODEM

สำหรับโมเด็มอีกชนิดหนึ่งซึ่ง เสนอในวิทยานิพนธ์นี้ ใช้การมอดูเลทแบบ PSK หรือเป็นการ  
เปลี่ยนแปลง เฟสของสัญญาณแทนการ เปลี่ยนแปลงทางความถี่ของสัญญาณ PSK สามารถเขียนได้

$$V(t) = m(t) \cos \omega_c t$$


โดย  $m(t) = +1, -1$  ขึ้นอยู่กับสัญญาณแบบแบนด์อินพุท ซึ่งความเข้มของสเปกตรัมกำลัง  
สำหรับสัญญาณ PSK ที่มีมอดูเลทสัญญาณแบบแบนด์ NRZ ที่เป็นเรคตัมจะเป็นการย้ายความถี่ที่  $0 \text{ Hz}$   
ของความเข้มของสเปกตรัมกำลังของสัญญาณ NRZ มาที่ความถี่คลื่นพาห้ ดังนั้นความเข้มของ  
สเปกตรัมของสัญญาณ PSK จึงแสดงได้โดยอาศัยสมการ

$$P_{psk}(f) = A^2 T_b [\sin \frac{\pi(f-f_c)T_b}{2}]^2$$

สำหรับการสร้างสัญญาณ PSK สามารถสร้างโดยเอาสัญญาณ carrier คูณกับสัญญาณแบบ  
แบนด์ NRZ ที่มีขั้ว (bi-polar NRZ) ซึ่งแสดงโครงสร้างได้ดังรูปที่ 20

สำหรับภาคดีมอดูเลทสัญญาณ PSK ใช้การดีมอดูเลทแบบ correletion reciver ซึ่ง  
ประกอบด้วย วงจรคูณ วงจรอินทิเกรทและวงจรตัดสินระดับลอจิก โดยวงจรคูณสัญญาณ PSK ที่รับ  
มาทางค่านอินพุท ( $\pm \text{COS } \omega_c t$ ) กับสัญญาณ carrier ( $\text{COS } \omega_c t$ ) ที่ภาครับโดย carrier นี้  
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต้องซิงโครไนซ์ (synchronize) กับทางภาคส่ง หรือต้องสร้างสัญญาณ  $\cos \omega_c t$  จากสัญญาณ  $\pm \cos \omega_c t$  ซึ่งส่วนที่หาหน้าทึ้นนั้นเรียกว่าวงจร carrier recovery สำหรับเอาที่พหุของวงจรคูณ จะประกอบด้วยสัญญาณ



รูปที่ 20 แสดงการมอดูเลตและดีมอดูเลตสัญญาณ PSK


$$\begin{aligned}
 V_O &= \pm \cos \omega_c t \cdot \cos \omega_c t \\
 &= \pm \frac{1}{2} (1 + \cos 2\omega_c t)
 \end{aligned}$$

DC  $\pm \cos \omega_c t$  ซึ่งขึ้นอยู่กับสัญญาณ PSK ทางด้านอินพุตและสัญญาณความถี่  $\cos 2\omega_c t$  ซึ่งจะเป็นอินพุตของวงจรอินทิเกรตและจะเอาเฉพาะสัญญาณ  $\pm DC$  เพื่อเป็นอินพุตให้กับวงจรคัตสลับระดับ ลอจิกให้เอาท์พุทเป็นสัญญาณเบสแบนด์

ภาคส่ง

1. บล็อกไดอะแกรมด้านส่ง

จากบล็อกไดอะแกรมจะเห็นว่าอินพุตสัญญาณ NRZ จะถูกทำการเข้ารหัส โดยสัญญาณความถี่ 4,800 Hz ที่ได้จากวงจรหาร 7 และหาร 2 จากสัญญาณอินพุต carrier 67.2 KHz ผลของการเข้ารหัสเราจะได้สัญญาณ NRZ-I ในการเข้ารหัสสัญญาณ NRZ เป็น NRZ-I เราทำเพื่อไม่ให้เกิดการสับสนทางเฟสซึ่งอาจจะเกิดขึ้นได้ จากสัญญาณ NRZ-I ก็จะทำการ balance modulation กับสัญญาณอินพุตความถี่ 67.2KHz โดย IC 1495 ผลที่ออกมาทางเอาท์พุทจะได้สัญญาณ PSK แต่สัญญาณ PSK ที่ได้นี้ความถี่กึ่งกลาง 67.2 KHz




รูปที่ 21 แสดงบล็อกไดอะแกรมทาสี

## 2 การออกแบบวงจรมอดูเลชัน PSK

สำหรับวงจรมอดูเลชัน PSK จากข้อกำหนดให้ความถี่ carrier เท่ากับ  $67.2 \text{ KHz}$  มีบิตแรกเท่ากับ  $4,800 \text{ bps}$  โครงสร้างของวงจรแสดงได้ดังรูปที่ 22  
โดยวงจรมอดูเลชัน PSK จะเป็นวงจรคูณสัญญาณ carrier ความถี่  $67.2 \text{ KHz}$  กับสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แบบแผน NRZ โดยวางจรมอดูลเลขสี่ประเภท PSK ประกอบด้วยวงจรสร้างสัญญาณความถี่ carrier 67.2 KHz




รูปที่ 22 แสดงโครงสร้างของวางจรมอดูลเลขสี่ประเภท PSK

### 3 วงจรเข้ารหัสสัญญาณ NRZ/NRZ-I

สำหรับเหตุผลที่ต้องเข้ารหัสสัญญาณแบบเบสแบนด์ NRZ เป็น NRZ-I เพื่อใช้การเปลี่ยนแปลงขอบสัญญาณ (transition) แทนการเปลี่ยนแปลงทางระดับ (level) ในการส่งข้อมูลในการมอดูเลตสัญญาณ PSK เพื่อป้องกันการสับสนทางเฟส (phase ambiguity) ซึ่งเกิดจากเฟสของวงจรถูกสัญญาณ carrier ผิดจาก  $\cos \omega_c t$  เป็น  $-\cos \omega_c t$  ซึ่งผลจะทำให้เกิดการมอดูเลตผิดจากความเป็นจริงถ้าหากทำการส่งด้วยสัญญาณ NRZ แต่ถ้าหากเราทำการเข้ารหัสสัญญาณ NRZ เป็น NRZ-I จะเป็นการใช้การเปลี่ยนแปลงขอบของสัญญาณเมื่อต้องการส่ง 0 หรือ 1 จะสามารถแก้ปัญหาเนื่องจากการสับสนทางเฟสได้

สำหรับการเข้ารหัสสัญญาณ NRZ เป็น NRZ-I ซึ่งในการออกแบบจะใช้ NRZ-I แบบ NRZ-M สามารถแสดงวงจรได้ดังรูปที่ 23



รูปที่ 23 แสดงวงจรเข้ารหัสสัญญาณ NRZ เป็น NRZ-I

การเข้ารหัสสัญญาณ NRZ หรือ NRZ-L (non return to zero level) เป็น NRZ-M (non return to zero mark) ใช้หลักการ differential encode โดยการมอดูเลตแทนได้ EX-OR GATE ดังในทางปฏิบัติใช้วงจรรวม 74LS86 และสำหรับการหน่วงเวลาไป 1 บิต ใช้ที่ฟิลิปพลอป โดยสัญญาณ นาฬิกาของฟิลิปพลอปได้จากสัญญาณกำหนดบิตเรทของสัญญาณเบสแบนด์ โดยที่ฟิลิปพลอปใช้วงจรรวม 74LS74

#### 4 วงจรคูณสัญญาณ

สำหรับวงจรคูณสัญญาณเบสแบนด์เข้ากับความถี่ carrier ขนาด  $67.2 \text{ KHz}$  นั้นใช้วงจรถ่ายรูป LM1495 โดย LM1495 สามารถทำการคูณสัญญาณที่มีขนาดใหญ่ สำหรับวงจรคูณสัญญาณแสดงได้ดังรูปที่ 24.

#### 5 วงจรหาร 7 หาร 2

ในการออกแบบวงจรจริงแล้วเราต้องการวงจรหาร 14 แต่เนื่องจากถ้าเราทำการหาร 14 เลขที่เดียวจะทำให้เกิดปัญหา duty cycle ไม่สวยเพราะฉะนั้นจึงต้องทำเป็นวงจรหาร 7 หาร 2 แทน

วงจรหาร 14 จะทำหน้าที่ในการหารความถี่ carrier  $67.2 \text{ KHz}$  เพื่อให้ได้ความถี่ที่ต้องการในการนำมาเข้ารหัสสัญญาณ NRZ กับความถี่ทางอินพุตที่เข้ามา  $4,800 \text{ bps}$  ทำให้เกิดการซิงค์โกลนซ์ในการเข้ารหัส บล็อกไดอะแกรมและวงจรหาร 14 แสดงดังรูปที่ 25

6 วงจรกรองความถี่ผ่าน 67.2 KHz

การออกแบบวงจรกรองความถี่ผ่าน 67.2KHz กำหนดขนาดของค่าความถี่ศูนย์กลางเท่ากับ 67.2 KHz โดยขนาดของแบนด์วิดท์ต้องให้มีขนาดมากกว่า 2 เท่าของความถี่พิทเธเรทของสัญญาณเบสแบนด์หรือมากกว่า 9.6KHz ดังนั้นค่า Q ของวงจรจึงต้องน้อยกว่า 7 ซึ่งในการออกแบบเลือกให้ค่ามีขนาดเท่ากับ 6 โดยขนาดของแบนด์วิดท์จะประมาณเท่ากับ 11.2KHz วงจรกรองความถี่ผ่าน 67.2 KHz แสดงดังรูปที่ 26

การคำนวณ BPF

กำหนด  $f_0 = 67.2 \text{ KHz}$

$H = 10$

$Q = 6$

สูตร  $R_1 = \frac{Q}{\omega_0 C_1} = \frac{6}{10 \times 2 \times 3.14 \times 67.2 \times 10^3 \times 1 \times 10^{-9}}$


$= 1.42 \text{ K} \text{ ไร่ } 1.5 \text{ K}$

$R_2 = \frac{Q}{\omega_0 C_2} = \frac{6}{(2Q^2 - H) \omega_0 C_1} = \frac{6}{(2 \times 6^2 - 10) \times 2 \times 3.14 \times 67.2 \times 10^3 \times 1 \times 10^{-9}}$


$= 229 \text{ โอห์ม ไร่ } 1 \text{ K}$

$R_3 = \frac{2Q}{\omega_0 C_1} = \frac{2 \times 6}{2 \times 3.14 \times 67.2 \times 10^3 \times 1 \times 10^{-9}}$

$= 28.4 \text{ K ไร่ } 27 \text{ K}$




รูปที่ 24 วงจรควบคุมความถี่แบบเฟสล็อกเข้ากับสัญญาณความถี่ carrier



วงจรทาร 7 ทาร 2 ( ทาร 14 )

รูปที่ 25 แสดงบล็อกไดอะแกรมและวงจรทาร 14

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับผูกมัดให้เข้าไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 26 แสดงวงจรกรองความถี่ผ่าน 67.2 KHz (BPF)


ภาครับ

1 บล็อกไดอะแกรมภาครับ

จากบล็อกไดอะแกรมจะเห็นได้ว่าภาครับจะรับสัญญาณ PSK จากภาคส่งมาเข้าวงจร band pass filter เพื่อทำการกรองเอาเฉพาะสัญญาณ PSK ความถี่ 67.2 KHz และได้แยกออกเป็นสองส่วน ส่วนหนึ่งจะเข้าวงจร balance modulator โดยตรง และอีกส่วนหนึ่งจะเข้าวงจร carrier recovery ในวงจร carrier recovery จะมีการหาขนาดการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของวงจร squaring, phaselockloop และวงจรหารสอง เพื่อให้ได้สัญญาณ carrier ความถี่ 67.2 KHz มาที่มอดูเลเตอร์สัญญาณ PSK ที่ภาค balance modulator เอาท์พุทของวงจร balance modulator จะเป็น data แต่ไม่เรียบจึงต้องมาผ่านวงจร low pass filter เพื่อตัด noise ออกให้เหลือแต่สัญญาณ data จากนั้นจะมาเข้าวงจร integrate and dump ส่วนหนึ่งและอีกส่วนหนึ่งจะมาเข้าวงจร clock recovery ซึ่งในวงจร clock recovery จะมีขบวนการของวงจร squaring, phase lock loop, limiter เพื่อให้ได้สัญญาณ clock ความถี่ 4,800 Hz มาเข้าวงจร integrate and dump เพื่อที่จะลดการสั่นของสัญญาณหลังจากนั้นนำสัญญาณ integrate and dump ที่ได้มา decode สัญญาณ NRZ BASE BAND กับสัญญาณ clock ความถี่ 4,800 Hz จะได้เอาท์พุทเป็น data ตามต้องการ บล็อกไดอะแกรมแสดงดังรูปที่ 27




รูปที่ 27 แสดงบล็อกไดอะแกรมภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2 การออกแบบวงจรที่มอดูเลตสัญญาณ

สำหรับภาคที่มอดูเลตสัญญาณ PSK ในวิทยานิพนธ์นี้แสดงโครงสร้างได้ดังรูปที่ 28

โครงสร้างวงจรที่มอดูเลตสัญญาณ PSK ซึ่งประกอบไปด้วยส่วนต่างๆ คือ วงจรกรองความถี่ วงจรที่มอดูเลเตอร์ (demodulator) ซึ่งวงจรที่มอดูเลเตอร์ประกอบด้วย วงจรกู้สัญญาณ carrier (carrier recovery) วงจรคูณสัญญาณ วงจรอินทิเกรตแอนด์ดัมพ์ (integrated and dump) และสำหรับภากรส่งสัญญาณ PSK ส่วนของสัญญาณเบสแบนด์เข้ารหัสที่ภาคส่งเป็น NRZ-I ดังนั้นเพื่อให้อาจถอดรหัสเป็น NRZ ได้ ที่ภาครับจะต้องมีวงจรกู้สัญญาณนาฬิกา (clock recovery) และวงจรถอดรหัสสัญญาณ NRZ-I เป็น NRZ



รูปที่ 28 แสดงโครงสร้างภาคที่มอดูเลตสัญญาณ PSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3 วงจรกรองความถี่ผ่าน 67.2 KHz

สำหรับวงจรกรองความถี่ผ่าน 67.2 KHz สำหรับภาคคีมอดูเลขสัญญาณ PSK กำหนดให้มีค่า Q เท่ากับ 6 และค่าอัตราการขยายที่ความศูนย์กลางเท่ากับ 1 วงจรกรองความถี่ 67.2KHz สำหรับ ภาคคีมอดูสัญญาณ PSK แสดงดังรูปที่ 29

จากข้อกำหนด  $f_0 = 67.2 \text{ KHz}$

$$Q = 6$$

$$H = 1$$

สูตร

$$R_1 = \frac{Q}{H\omega C1} = \frac{6}{2 \times 3.14 \times 67.2 \times 10^3 \times 1 \times 10^{-9}}$$


$$= 14.2 \text{ K} \text{ ไร่ } 15 \text{ K}$$

$$R_2 = \frac{Q}{(2Q^2 - H)\omega C1} = \frac{6}{(2 \times 6^2 - 1) \times 2 \times 3.14 \times 67.2 \times 10^3 \times 1 \times 10^{-9}}$$

$$= 200 \text{ โอห์ม ไร่ } 1 \text{ K}$$

$$R_3 = \frac{2Q}{\omega C1} = \frac{2 \times 6}{2 \times 3.14 \times 67.2 \times 10^3 \times 1 \times 10^{-9}}$$

$$= 28.4 \text{ K} \text{ ไร่ } 27 \text{ K}$$




รูปที่ 29 แสดงวงจรสร้างความถี่ 67.2KHz สำหรับภาคคีมอคู เลขสัญญาณ PSK

4 วงจรคูณสัญญาณ

วงจรคูณสัญญาณ carrier กับสัญญาณ PSK ใช้วงจรรวม LM1496 การออกแบบใช้แหล่งจ่ายสองขั้ว คือ +12 V โดยสัญญาณที่คูณจะป้อนเข้าที่ขา 1 และขา 10 โดยสัญญาณอินพุตที่ขา 1- เป็นอินพุตจากสัญญาณ PSK และสัญญาณอินพุตที่ขา 10 เป็นสัญญาณ จากวงจรกำเนิดสัญญาณ carrier โดยขนาดของสัญญาณเป็นขนาดเล็กไม่เกิน 1 vp-p สำหรับเอาต์พุตของวงจรคูณคือขา 6 และขา 12 โดยให้สัญญาณที่กลับเฟสกัน โดยสัญญาณเอาต์พุตความถี่สูงถูกขับลงกราวด์ และสัญญาณความถี่เบสเบนท์ใช้เป็นอินเวอร์ตติ้ง (inverting) และนอนอินเวอร์ตติ้ง (non

inverting) ของออปแอมป์สามารถกำหนดได้โดย กำหนดอัตราส่วนระหว่างความต้านทานที่ป้อนเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กลับและความต้านทานอินพุท โดยในที่นี้กำหนดอัตราขยายเท่ากับ 100 และสำหรับการออกแบบเพื่อ  
ให้ใช้แหล่งจ่าย +12 V ก็บรารวต์ ที่ขานอนอินเวอร์ตติ้งอินพุทของออปแอมป์ ต้องจับเอาัสแรงดันที่  
มีขนาดประมาณกึ่งหนึ่งของแหล่งจ่ายที่ป้อนเข้าที่ขา VCC ซึ่งกำหนดค่าใช้ซีเนอร์ไดโอดขนาด 5.2 V  
สำหรับวงจรคูณสัญญาณ carrier ซึ่งสัญญาณ PSK แสดงดังรูปที่ 30




รูปที่ 30 แสดงวงจรคูณสัญญาณ PSK กับสัญญาณ carrier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5 วงจรกู้สัญญาณ carrier (carrier recovery)

วงจรกู้สัญญาณ carrier เป็นวงจรสร้างสัญญาณ carrier ขึ้นที่ภาครับของวงจรมอดูเลตสัญญาณ PSK โดยสัญญาณที่สร้างขึ้นมาจะมีคุณสมบัติเชิงโคไซน์ทางเฟสกับ carrier ที่ภาคส่งโดยวงจรกู้สัญญาณ carrier หรือวงจรสร้างสัญญาณ  $\cos \omega_c t$  ขึ้นที่ภาครับ แต่ในการทดลองนี้จะใช้ squaring loop สำหรับการกู้สัญญาณ carrier โดยสามารถแสดงวงจรได้ดังรูปที่ 31



รูปที่ 31 แสดงโครงสร้างวงจร squaring loop

โดยวงจร squaring loop จะประกอบด้วยภาคยกกำลังสอง (squaring) ของสัญญาณ วงจร PLL วงจรหารสอง หลักการทำงานของวงจร squaring loop รับสัญญาณอินพุต PSK ซึ่งมีเฟส  $\cos \omega_c t$  หรือ  $-\cos \omega_c t$  โดยขึ้นอยู่กับสัญญาณเบสแบนด์ วงจร squaring ทำหน้าที่ยกกำลังสองของสัญญาณ carrier โดยเอาที่พหุของวงจร squaring แสดงได้คือ

$$V_{sq} = (\pm \cos \omega_c t)^2$$


$$= \frac{1}{2} (1 + \cos 2\omega_c t)$$

โดยเอาที่พหุจะได้ฮาร์โมนิกที่สองของ  $\cos \omega_c t$  คือ  $\cos 2\omega_c t$  ซึ่งสัญญาณ  $\cos 2\omega_c t$  จะเป็นอินพุตของวงจร PLL หรือ เป็นสัญญาณอ้างอิงของ PLL โดย PLL จะล็อกเฉพาะสัญญาณของ  $\cos 2\omega_c t$  และทำการหารสองจึงได้สัญญาณ  $\cos \omega_c t$  เหมือนกับเป็นการสร้างสัญญาณ  $\cos \omega_c t$  ขึ้นมาใหม่ที่ภาครับโดยมีคุณสมบัติเชิงโคไซน์ทาง เฟสกับสัญญาณที่ภาคส่งสำหรับเป็นสัญญาณ carrier อ้างอิง เพื่อการดีมอดูเลชัน PSK ต่อไปโดยทางปฏิบัติสามารถแสดงการออกแบบของส่วนต่างๆได้ดังนี้

### 5.1 วงจร squaring

หลักการวงจร squaring จะใช้วงจรคูณสัญญาณโดยอินพุตทั้งสองของวงจรคูณสัญญาณเข้าด้วยกันกับสัญญาณที่คั้งการ squaring คือสัญญาณ carrier ความถี่ 67.2 KHz เมื่อสัญญาณผ่าน

วงจร squaring จะได้สัญญาณความถี่ 134.4 KHz โดยวงจรที่คุณเป็นวงจรรวมสำหรับคุณ  
สัญญาณขนาดเล็ก ซึ่งแสดงวงจร squaring ได้ดังรูปที่ 32 อินพุตของวงจรรวม LM1496 ต้อง  
น้อยกว่า 1 vp-p



รูปที่ 32 แสดงวงจรรวม LM1496 สำหรับขงกำลังสองสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยแท้จริงแล้ว PLL เป็นระบบนำเชิงเส้นแต่สามารถจะจำลองระบบ เพื่อให้ง่ายแก่การวิเคราะห์และกำหนดเงื่อนไขในการออกแบบให้เป็นระบบเชิงเส้น โดยให้ความต่างเฟสระหว่างเฟสคิเทคเตอร์อินพุท และเฟสที่บ่อนกลับมีเฟสแตกต่างกันน้อยมาก และให้เฟสเอาต์พุทของเฟสคิเทคเตอร์เป็นแรงดัน ( $V_a$ ) โดยขึ้นอยู่กับความต่างเฟสของอินพุทและเฟสที่บ่อนกลับหรือเขียนได้เป็น

$$V_a = K_d(\theta_r - \theta_o)$$

โดย  $K_d$  เป็นค่าเฟสคิเทคเตอร์เกนมีขนาดเป็น  $v/\text{rad}$  และในกรณีที่ทำให้ระบบเป็นเชิงเส้น เราจะได้ความถี่เอาต์พุทของวงจรวจร VCO ที่เบี่ยงเบนออกจากความถี่ศูนย์กลาง (BW) คือ

$$\Delta W = K_o V_c$$

โดย  $V_c$  เป็นแรงคันทันอินพุทของวงจรวจร VCO

$K_o$  เป็น VCO เกนมีขนาด  $\text{rad}/v$

ดังนั้นเขียนความถี่ที่เอาต์พุท VCO คือ


$$W_o = W_c + \Delta W = W_c + K_o V_c$$

โดย  $W_c$  เป็นความถี่ฟรีรันนิ่ง (free running) ของ VCO และจากความถี่เป็นการอนุพันธ์ของเฟสเทียบกับเวลาหรือเขียนได้เป็น

5.2 วงจร PLL

ทฤษฎีเฟสล็อกลูป

ระบบเฟสล็อกลูป (phase lock loop) เป็นระบบที่เอาเฟสของสัญญาณเอาต์พุตป้อนกลับ (feed back) เพื่อควบคุมความถี่ของลูป ดังแสดงโครงสร้างของระบบได้ดังรูปที่ 33



รูปที่ 33 แสดงโครงสร้างของระบบเฟสล็อกลูป

โดย $\theta_o(s)$	คือ	เฟสเอาต์พุตของระบบ	rad
$\theta_r(s)$	คือ	เฟสอินพุตหรือเฟสอ้างอิงของระบบ	rad
$\theta_e(s)$	คือ	เฟสเออเรอร์ของระบบ	rad
PD	คือ	เฟสดีเทคเตอร์	
VCO	คือ	วงจรถัดความถี่ควบคุมด้วยแรงดัน	
$F(s)$	คือ	วงจรรองความถี่ต่ำผ่าน	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\Delta W = \frac{d\theta_o}{dt} = K_o V_c$$

หรือ เขียนเฟสเอ้าท์ของลูปอยู่ในรูปของ


$$\theta_o(t) = \int_0^t W dt$$

กรณีในระบบของ PLL ถ้าจะทำการวิเคราะห์ด้วยลาปลาซทรานฟอร์ม (laplace tranform)

ดังนั้นเฟสเอ้าท์เขียนได้เป็น

$$\theta_o(s) = \frac{K_o V_o}{s}$$

ดังนั้นระบบ PLL สามารถเขียนเป็นแบบจำลองได้ดังรูปที่ 34



รูปที่ 34 แสดงระบบจำลองของ PLL

จากจากรูปเราสามารถเขียน transfer function ของระบบได้คือ


$$\theta_o(s) = \frac{K_d K_o F(s)}{s}$$

$$\theta_i(s) = \frac{1 + K_o K_o F(s)}{s}$$

การออกแบบวงจร PLL เพื่อล็อกกับฮาร์โมนิกที่ 2 ที่ได้จากวงจรยกกำลัง กำหนดความถี่อิสระ (free running frequency) เท่ากับ 2 เท่า ของความถี่ carrier คือ 134.4 K<sub>z</sub> ที่สำหรับค่า damping factor กำหนดให้เท่ากับ 0.707 ค่าความถี่ธรรมชาติของลูบ  $\omega_n$  กำหนดให้ประมาณ 100H<sub>z</sub> ซึ่งสมการของ damping และ  $\omega_n$  และ running frequency แสดงได้คือ

$$W_n = \frac{K_o K_d}{R_1 R_3}$$
$$= \frac{1}{2 R_1 C_3 K_o K_d}$$
$$f_o = \frac{1}{3.7 R_o C_o}$$

โดยค่าต่างวานั้นได้จากคู่มือของ 565 PLL สามารถแสดงวงจรได้ดังรูปที่ 35



รูปที่ 35 แสดงวงจร PLL


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.3 วงจรหารสอง


วงจรถอดรหัสจะหาหน้าที่ยอดสัญญาณ carrier ความถี่ 134.4 KHz เพื่อให้ได้สัญญาณ carrier ความถี่ 67.2 KHz ซึ่งจะมีคุณสมบัติเชิงคอนสแตนต์เฟสกับ carrier ทางภาคส่ง วงจรถอดรหัสแสดงให้ดังรูปที่ 36

### 6 วงจรกรองความถี่ LOW PASS FILTER

วงจรถอดรหัส LOW PASS FILTER ใช้สำหรับกรองสัญญาณจากการตีมอดูเลชัน เพื่อให้ได้สัญญาณ NRZ BASE BAND



รูปที่ 36 แสดงวงจรถอดรหัส



รูปที่ 37 แสดงวงจรกรองความถี่ต่ำ


7 วงจรอินทิเกรตและคัมภ์ (intergated and dump)

ถึงแม้ว่าสัญญาณเอาต์พุตของวงจรคุณจะเป็นสัญญาณเบลสแบนด์ NRZ-I แล้ว ก็ตามแต่สัญญาณที่เกิดการสั่น (jitter) เนื่องจากสัญญาณรบกวน เพื่อทำตัวสัญญาณ NRZ-I ที่แน่นอนทางรับจะต้องการอินทิเกรตสัญญาณมา 1 ช่วงบิทเรท เพื่อพิจารณาว่าสัญญาณเบลสแบนด์จะมีระดับที่แน่นอน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไปแนวทางที่สททางใด แล้วทำการตัดสินใจระดับที่ปลายช่วงเวลา 1 บิต และก่อนที่จะทำการอินทิเกรท สัญญาณลูกค่อไบต้องทำการรีเซ็ต (reset) หรือ คัมภ์ (dump) ให้วงจรอินทิเกรทที่ค่า 0 ก่อนทุกครั้ง


วงจรอินทิเกรทและคัมภ์ประกอบด้วย วงจรอินทิเกรทฟิลลิปสอป ซี เล็คทรอนิคส์ลิวท์และวงจรสร้างซิงพัลส์ (syn pulse) โดยแสดงรูปวงจรและผัง เวลาของจุดต่างๆของวงจรได้ดังรูปที่ 38 และรูปที่ 39



รูปที่ 38 แสดงวงจรอินทิเกรทและคัมภ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

17.1 k Hz



รูปที่ 39 แสดงผัง เวลาของวงจร

จากรูป อินพุทของวงจรคือ สัญญาณ NRZ<sub>in</sub> โดยสัญญาณนี้ ได้มาจากขาเอาต์พุทของวงจรคูณ  
 สัญญาณ carrier กับสัญญาณ PSK โดยสัญญาณอินพุทนี้ จะมีการสั่น (jitter) อยู่ โดยจะขึ้นอยู่กับ  
 ขนาด SNR ของสัญญาณอินพุทของวงจร PSK ที่มอด

โดยสัญญาณเบสแบนด์จะถูกอินทิเกรต ดังแสดงในรูปที่ 39 (ในตาราง timing) ซึ่งเป็นเอาต์พุตของวงจรรีเซ็ตอินทิเกรต (inverting intergrated) จากรูปที่ปลายช่วงสัญญาณเบสแบนด์แต่ละช่วงจะถูกรีเซ็ตโดย syncpulse ซึ่งสัญญาณ syncpulse จะมาจากวงจรรีเซ็ตนาฬิกา (clock recovery) เอาต์พุตของวงจรรีเซ็ตอินทิเกรตเคอร์จะป้อนให้กับฟิลิปพลอป เพื่อให้ค่าที่ได้คั่นระดับลอจิก โดยจะให้สัญญาณเบสแบนด์ NRZ-I ที่ถูกหน่วงเวลาไป 1 บิต ดังแสดงในรูปที่ 39 (ในตาราง timing) โดยขนาดของการสั่น (jitter) ของสัญญาณเบสแบนด์จะลดลง สำหรับการแสดงเอาต์พุตของวงจรรีเซ็ตอินทิเกรตเขียนได้คือ

$$V_o(t) = \frac{1}{RC} \int_0^t in(t) dt$$

โดยค่า RC เป็นค่าเวลาคงตัวของวงจรรีเซ็ตอินทิเกรต เพื่อให้ค่าแรงดันที่เอาต์พุตของวงจรรีเซ็ตอินทิเกรต มีค่าสูงสุดในช่วงเวลา 1 บิต ค่า RC กำหนดค่าที่เท่าช่วงเวลา 1 บิต โดยค่าการออกแบบส่งข้อมูลขนาด 4,800 บิตต่อวินาที หรือช่วงเวลา 1 บิต เท่ากับ 208 us ถ้ากำหนดค่า C = 0.0022 uF แล้วค่า R จะเท่ากับ 94.6 K หรือเลือกใช้ค่า 100 K

สำหรับวงจรสร้าง syncpulse ที่ใช้สำหรับสลับเพื่อการคั่นค่าระดับสัญญาณลอจิกและทำการรีเซ็ตวงจรรีเซ็ตอินทิเกรตสัญญาณ syncpulse สร้างจากการหน่วงสัญญาณนาฬิกา ที่ได้จากวงจรรีเซ็ตนาฬิกา โดย syncpulse จะเกิดขึ้นช่วงปลายของสัญญาณ NRZ-I แต่ละจุดโดยเป็นพัลส์ขนาดแคบ การหน่วงเวลาและการหาพัลส์สำหรับขนาดแคบจะทำได้โดยาใช้มัลติเพล็กซ์ 2 ชุดโดยาใช้วงจรรวม 74LS221 ซึ่งเป็นวงจรมัลติเพล็กซ์ 2 ชุดอยู่ในวงจรรวมตัวเดียวกัน โดยอินพุตของสัญญาณนาฬิกาเป็น อินพุตของมัลติเพล็กซ์ตัวที่หนึ่ง กำหนดค่าที่ทำงานที่อินพุตของขาขึ้น โดยเวลา

ให้หน่วงเวลาเท่ากับ 200 us โดยช่วงเวลากำหนดได้ดังสมการ


$$T_W = 0.7 R_T C_T$$

$T_W$  : เป็นช่วง เวลาอินพุทของอินพุตเดเบิล

$R_T C_T$  เป็นความต้านทานและค่าปาสซีฟต่อที่ขา  $R_{C_{ext}}$  ของอินพุตเดเบิลตัวที่สอง เพื่อสร้าง syn pulse โดยกำหนดให้อินพุททางานที่ขอบขาลงโดยช่วงเวลามีขนาดประมาณ 10 us ถ้าหากกำหนดให้  $C_T$  สำหรับอินพุตเดเบิลตัวที่หนึ่ง และค่าเท่ากับ 0.01 uF แล้วค่า  $R_T$  เท่ากับ 28.5 K และ  $C_T$  สำหรับอินพุตเดเบิลตัวที่สองมีค่าเท่ากับ 0.001 uF ค่า  $R_T$  เท่ากับ 11.4 K โดยในทางปฏิบัติใช้ค่าความต้านทานขนาด 27 K และ 12 K ตามลำดับ

### 8 วงจร clock recovery


สำหรับการสร้างสัญญาณนาฬิกาที่ภาครับขนาด 4,800 Hz ให้สามารถซิงโครไนซ์กับภาคส่งได้ โดยที่ใช้หลักการที่แสดงดังรูปที่ 40



รูปที่ 40 แสดงบล็อกการสร้างสัญญาณนาฬิกา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับวงจรในทางปฏิบัติแสดงได้ดังรูปที่ 41



รูปที่ 41 แสดงวงจรที่สังเกตผลนาฬิกาในทางปฏิบัติ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 8.1 วงจร squaring

หลักการของวงจร squaring ใน clock recovery จะเหมือนกับวงจร squaring ใน carrier recovery แต่ความถี่ที่ squaring จะเป็นความถี่  $2,400 \text{ Hz}$  ซึ่งได้จากสัญญาณ  $4,800 \text{ bps}$  เมื่อทำการ squaring ออกมาจะได้ความถี่  $4,800 \text{ Hz}$  uly ใช้วงจรรวม LM1496 ดังแสดงในรูปที่ 42


### 8.2 วงจร phase lock loop

วงจร PLL จะล็อกความถี่ฮาร์โมนิกที่ 2 ของวงจร squaring คือสัญญาณ carrier ความถี่  $4,800 \text{ Hz}$  วงจรสามารถแสดงได้ดังรูปที่ 43



รูปที่ 42 แสดงวงจร squaring

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 43 แสดงวงจร phase lock loop

### 8.3 วงจร limiter


วงจรลิมิตเตอร์จะหาหน้าที่ขลิบสัญญาณทั้งด้านบวกและลบ รวมทั้งน้อยสก็จะถูกกำจัดทิ้งไปด้วย ดังแสดงในรูปที่ 44 สิ่งเกิดว่าความถี่ของสัญญาณก่อนและหลังลิมิตเตอร์ไม่เปลี่ยนแปลง หลักการของ วงจรลิมิตเตอร์นี้คือ บ่อนสัญญาณที่มีแอมพลิจูดเกินช่วงทำงานของวงจร (overdrive) จนกระทั่งวงจรขยายอิ่มตัวหรือคัตออฟ ถ้าสัญญาณที่บ่อนเข้ามามีแอมพลิจูดน้อย เอาท์พุทจากวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลิมิตเตอร์ จะมีน้อยสปีนออกมาทางออกคือเอาท์พุท ถ้าป้อนแอมพลิจูดมาแรงๆ น้อยสจะเรียบไป



รูปที่ 44 แสดงการจำกัดน้อยสของวงจรลิมิตเตอร์




รูปที่ 45 แสดงวงจร limiter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

9 วงจรถอดรหัสสัญญาณ NRZ-I เป็น NRZ

สำหรับการถอดรหัสสัญญาณ NRZ-I เป็น NRZ ซึ่งเราจะใช้ NRZ-M เป็น NRZ-L แทน

รูปที่ 46



รูปที่ 46 แสดงวงจรถอดรหัสสัญญาณ NRZ-I เป็น NRZ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลอง


การทดลองทางภาคส่ง

1. สัญญาณอินพุตเบสแบนด์ ( INPUT NRZ SIGNAL )



2. สัญญาณอินพุตแคเรีย ( INPUT CARRIER SIGNAL )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




3. ลักษณะ PSK ที่เอาท์พุทของภาคส่ง




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทดลองทางภาครับ

1. สัญญาณ PSK ที่อินพุทของภาครับ



2. สัญญาณเอาต์พุทที่ภาค CARRIER RECOVERY



3. สัญญาณเอาต์พุตที่ภาค BALANCE MODULATOR ( MC1496 )




4. สัญญาณเอาต์พุตที่ภาค CLOCK RECOVERY




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. สัญญาณเอาต์พุตที่ภาค INTEGRATE AND DUMP




6. สัญญาณเอาต์พุตที่ภาครับ ( OUTPUT NRZ SIGNAL )




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แสดงการ เปรียบเทียบรูปสัญญาณ

1. เปรียบเทียบสัญญาณที่อินพุทกับเอาต์พุท





2. เปรียบเทียบสัญญาณที่อินพุทกับพีเอสเค



เอกสารนี้เป็นเอ

นการค่า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### สรุปผลและวิจารณ์

โครงงาน PSK MODEM SCA นี้ กลุ่มของผู้เขียนได้ทดลองค้นคว้าและสร้างขึ้นเพื่อใช้ในการส่งข้อมูล ในลักษณะของสัญญาณเบสแบนด์ โดยการมอดูเลตและดีมอดูเลตแบบ PSK การมอดูเลตจะเป็นการมอดูเลตระหว่างข้อมูลกับแคเรีย เป็นสัญญาณ PSK ส่งออกทางภาคส่ง และทางภาครับ จะดีมอดูเลตระหว่างสัญญาณ PSK กับสัญญาณนาฬิกา ผลที่ได้จะเป็นข้อมูลที่เรากำลังต้องการ เหมือนกับที่ส่งมา

จากการปฏิบัติพบว่า เป็นไปตามทฤษฎี คือ ทางภาคส่งสามารถมอดูเลตข้อมูลให้ส่งไปกับสัญญาณ PSK ได้ และทางภาครับสามารถรับสัญญาณ PSK มาดีมอดูเลตเป็นข้อมูลได้

## กิตติกรรมประกาศ

ขอขอบคุณความสำเร็จในครั้งนี้ ที่ได้รับความช่วยเหลืออย่างดียิ่งในสถานที่ อุปกรณ์และเครื่องมือเครื่องใช้ในการทำงาน และที่สำคัญอย่างยิ่งคือข้อมูลความรู้และอีกหลายอย่าง อันเป็นผลให้งานวิจัยชิ้นนี้สมบูรณ์แบบตามจุดประสงค์ที่ตั้งไว้ทุกประการจากท่านอาจารย์กฤตการ กล่อมการ และขอขอบคุณเพื่อนที่ได้ให้ความช่วยเหลือในด้านอื่น ๆ อย่างดีเยี่ยมตลอดมา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง


1. เครื่องรับส่งวิทยุและระบบวิทยุสื่อสาร โดย สุชาติ กังวารจิตต์
2. วิทยุและการคำนวณวงจรอิเล็กทรอนิกส์ โดย ดร.สิทธิชัย โภคยอุดม  
ดร.พีรศักดิ์ วรสุทรโรสดา  
ระตะมิระอะ อีอะสะกิ




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้







เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## LF351 Wide Bandwidth JFET Input Operational Amplifier

### General Description

The LF351 is a low cost high speed JFET input operational amplifier with an internally trimmed input offset voltage (Bi-FET™ technology). The device requires a low supply current and yet maintains a large gain bandwidth product and a fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF351 is pin compatible with the standard LM741 and uses the same offset voltage adjustment circuitry. This feature allows designers to immediately upgrade the overall performance of existing LM741 designs.


The LF351 may be used in applications such as high speed integrators, fast D/A converters, sample-and-hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The device has low noise and offset voltage drift, but for applications where these requirements are critical, the LF356 is recommended. If maximum supply

current is important, however, the LF351 is the better choice.


### Features

■ Internally trimmed offset voltage	10 mV
■ Low input bias current	50 pA
■ Low input noise voltage	25 nV/√Hz
■ Low input noise current	0.01 pA/√Hz
■ Wide gain bandwidth	4 MHz
■ High slew rate	13 V/μs
■ Low supply current	1.8 mA
■ High input impedance	10 <sup>12</sup> Ω
■ Low total harmonic distortion $A_V = 10$ , $R_L = 10k$ , $V_O = 20$ Vp-p, BW = 20 Hz–20 kHz	<0.02%
■ Low 1/f noise corner	50 Hz
■ Fast settling time to 0.01%	2 μs

### Typical Connection




### Simplified Schematic




### Connection Diagrams (Top Views)

#### Metal Can Package



Order Number LF351H  
See NS Package Number H08C

#### Dual-In-Line Package



Order Number LF351J,  
LF351M or LF351N  
See NS Package Number J08A, M08A or N08E

TL/H/5648-1

### Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	± 18V
Power Dissipation (Notes 1 and 6)	670 mW
Operating Temperature Range	0°C to + 70°C
T <sub>J</sub> (MAX)	115°C
Differential Input Voltage	± 30V
Input Voltage Range (Note 2)	± 15V
Output Short Circuit Duration	Continuous
Storage Temperature Range	- 65°C to + 150°C
Lead Temp. (Soldering, 10 sec.)	300°C
Metal Can DIP	260°C

	H Package	N Package
$\theta_{JA}$	164°C/W (Still Air) 66°C/W (400 L/F/min Air Flow)	120°C/W
$\theta_{JC}$	21°C/W	

Soldering Information  
 Dual-In-Line Package  
 Soldering (10 sec.)  
 Small Outline Package  
 Vapor Phase (60 sec.)  
 Infrared (15 sec.)  
 See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.  
 ESD rating to be determined.

### DC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Units
			Min	Typ	Max	
V <sub>OS</sub>	Input Offset Voltage	R <sub>S</sub> = 10 k $\Omega$ , T <sub>A</sub> = 25°C Over Temperature		5	10 13	mV
$\Delta V_{OS}/\Delta T$	Average TC of Input Offset Voltage	R <sub>S</sub> = 10 k $\Omega$		10		mV/°C
I <sub>OS</sub>	Input Offset Current	T <sub>J</sub> = 25°C, (Notes 3, 4) T <sub>J</sub> ≤ 70°C		25	100 4	$\mu$ A
I <sub>B</sub>	Input Bias Current	T <sub>J</sub> = 25°C, (Notes 3, 4) T <sub>J</sub> ≤ ± 70°C		50	200 8	$\mu$ A
R <sub>IN</sub>	Input Resistance	T <sub>J</sub> = 25°C		10 <sup>12</sup>		$\Omega$
A <sub>VOL</sub>	Large Signal Voltage Gain	V <sub>S</sub> = ± 15V, T <sub>A</sub> = 25°C V <sub>O</sub> = ± 10V, R <sub>L</sub> = 2 k $\Omega$ Over Temperature	25	100		V/V
V <sub>O</sub>	Output Voltage Swing	V <sub>S</sub> = ± 15V, R <sub>L</sub> = 10 k $\Omega$	± 12	± 13.5		V
V <sub>CM</sub>	Input Common-Mode Voltage Range	V <sub>S</sub> = ± 15V	± 11	+ 15 - 12		V
CMRR	Common-Mode Rejection Ratio	R <sub>S</sub> ≤ 10 k $\Omega$	70	100		dB
PSRR	Supply Voltage Rejection Ratio	(Note 5)	70	100		dB
I <sub>S</sub>	Supply Current			1.8	3.4	mA

### Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Units
			Min	Typ	Max	
$f$	Slew Rate	$V_S = \pm 15V, T_A = 25^\circ C$		13		V/ $\mu$ s
$f_{GB}$	Gain Bandwidth Product	$V_S = \pm 15V, T_A = 25^\circ C$		4		MHz
$e_n$	Equivalent Input Noise Voltage	$T_A = 25^\circ C, R_S = 100\Omega, f = 1000 \text{ Hz}$		25		nV/ $\sqrt{\text{Hz}}$
$i_n$	Equivalent Input Noise Current	$T_A = 25^\circ C, f = 1000 \text{ Hz}$		0.01		pA/ $\sqrt{\text{Hz}}$

- 1 For operating at elevated temperature, the device must be derated based on the thermal resistance,  $\theta_{JA}$ .
- 2 Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.
- 3 These specifications apply for  $V_S = \pm 15V$  and  $0^\circ C < T_A < 70^\circ C$ .  $V_{OS}$ ,  $I_B$  and  $I_{OS}$  are measured at  $V_{CM} = 0$ .
- 4 The input bias currents are junction leakage currents which approximately double for every  $10^\circ C$  increase in the junction temperature,  $T_J$ . Due to the limited accuracy test time, the input bias currents measured are correlated to junction temperature. In normal operation the junction temperature rises above the ambient temperature as a result of internal power dissipation,  $P_D$ .  $T_J = T_A + \theta_{JA} P_D$  where  $\theta_{JA}$  is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be kept to a minimum.
- 5 Slew voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice. From  $V_{CM} = 0$ .
- 6 Max Power Dissipation is defined by the package characteristics. Operating the part near the Max Power Dissipation may cause the part to operate outside specified limits.



## LM1596/LM1496 Balanced Modulator-Demodulator

### General Description


The LM1596/LM1496 are doubled balanced modulator-demodulators which produce an output voltage proportional to the product of an input (signal) voltage and a switching (carrier) signal. Typical applications include suppressed carrier modulation, amplitude modulation, synchronous detection, FM or PM detection, broadband frequency doubling and chopping.

The LM1596 is specified for operation over the  $-55^{\circ}\text{C}$  to  $+125^{\circ}\text{C}$  military temperature range. The LM1496 is specified for operation over the  $0^{\circ}\text{C}$  to  $+70^{\circ}\text{C}$  temperature range.

### Features


- Excellent carrier suppression  
65 dB typical at 0.5 MHz  
50 dB typical at 10 MHz
- Adjustable gain and signal handling
- Fully balanced inputs and outputs
- Low offset and drift
- Wide frequency response up to 100 MHz

### Schematic and Connection Diagrams



TL/H/7887-1

Numbers in parentheses show DIP connections.




TL/H/7887-2

#### Top View

Note: Pin 10 is connected electrically to the case through the device substrate.

Order Number LM1496H or LM1596H  
See NS Package Number H08C

#### Dual-In-Line and Small Outline Packages



TL/H/7887-3

Order Number LM1496M or LM1496N  
See NS Package Number M14A or N14A

### Absolute Maximum Ratings

For Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Maximum Power Dissipation (Note 1)	500 mW
Maximum Voltage (Note 2)	30V
Differential Input Signal ( $V_7 - V_8$ )	$\pm 5.0V$
Differential Input Signal ( $V_4 - V_1$ )	$\pm (5 + I_5 R_0)V$
Common-Mode Signal ( $V_2 - V_1, V_3 - V_4$ )	5.0V
Input Current ( $I_5$ )	12 mA
Operating Temperature Range LM1596	-55°C to +125°C
LM1496	0°C to +70°C
Storage Temperature Range	-65°C to +150°C

### Soldering Information

- Dual-In-Line Package
  - Soldering (10 seconds) 260°C
- Small Outline Package
  - Vapor Phase (60 seconds) 215°C
  - Infrared (15 seconds) 220°C

See AN-450 "Surface Mounting Methods and their effects on Product Reliability" for other methods of soldering surface mount devices.

### Electrical Characteristics ( $T_A = 25^\circ C$ , unless otherwise specified, see test circuit)

Parameter	Conditions	LM1596			LM1496			Units
		Min	Typ	Max	Min	Typ	Min	
Carrier Feedthrough	$V_C = 60$ mVrms sine wave $f_C = 1.0$ kHz, offset adjusted		.40			40		$\mu$ Vrms
	$V_C = 60$ mVrms sine wave $f_C = 10$ kHz, offset adjusted		140			140		$\mu$ Vrms
	$V_C = 300$ mVpp square wave $f_C = 1.0$ kHz, offset adjusted		0.04	0.2		0.04	0.2	mVrms
	$V_C = 300$ mVpp square wave $f_C = 1.0$ kHz, offset adjusted		20	100		20	150	mVrms
Carrier Suppression	$f_S = 10$ kHz, 300 mVrms $f_C = 500$ kHz, 60 mVrms sine wave offset adjusted	50	65		50	65		dB
	$f_S = 10$ kHz, 300 mVrms $f_C = 10$ MHz, 60 mVrms sine wave offset adjusted		50			50		dB
Carrier Rejection Bandwidth	$R_L = 50\Omega$ Carrier Input Port, $V_C = 60$ mVrms sine wave $f_S = 1.0$ kHz, 300 mVrms sine wave Signal Input Port, $V_S = 300$ mVrms sine wave $V_7 - V_8 = 0.5$ Vdc		300			300		MHz
			80			80		MHz
Voltage Gain, Signal Channel	$V_S = 100$ mVrms, $f = 1.0$ kHz $V_7 - V_8 = 0.5$ Vdc	2.5	3.5		2.5	3.5		V/V
Output Resistance, Signal Port	$f = 5.0$ MHz $V_7 - V_8 = 0.5$ Vdc		200			200		k $\Omega$
Output Capacitance, Signal-Port	$f = 5.0$ MHz $V_7 - V_8 = 0.5$ Vdc		2.0			2.0		pF
Open Ended Output Resistance	$f = 10$ MHz		40			40		k $\Omega$
Open Ended Output Capacitance	$f = 10$ MHz		5.0			5.0		pF
Input Bias Current	$(I_1 + I_4)/2$		12	25		12	30	$\mu$ A
Input Bias Current	$(I_7 + I_8)/2$		12	25		12	30	$\mu$ A
Input Offset Current	$(I_1 - I_4)$		0.7	5.0		0.7	5.0	$\mu$ A
Input Offset Current	$(I_7 - I_8)$		0.7	5.0		5.0	5.0	$\mu$ A
Temperature Coefficient of Input Bias Current	$(-55^\circ C < T_A < +125^\circ C)$		2.0					nA/°C
	$(0^\circ C < T_A < +70^\circ C)$					2.0		nA/°C
Output Offset Current	$(I_6 - I_9)$		14	50		14	60	$\mu$ A
Temperature Coefficient of Output Bias Current	$(-55^\circ C < T_A < +125^\circ C)$		90					nA/°C
	$(0^\circ C < T_A < +70^\circ C)$					90		nA/°C

## Electrical Characteristics ( $T_A = 25^\circ\text{C}$ , unless otherwise specified, see test circuit) (Continued)







Parameter	Conditions	LM1596			LM1496			Units
		Min	Typ	Max	Min	Typ	Min	
Signal Port Common Mode Input Voltage Range	$f_S = 1.0\text{ kHz}$		5.0			5.0		$V_{PI}$
Signal Port Common Mode Rejection Ratio	$V_7 - V_8 = 0.5\text{ Vdc}$		-85			-85		dB
Common Mode Quiescent Output Voltage			8.0			8.0		Vdc
Differential Output Swing Capability			8.0			8.0		$V_{PI}$
Positive Supply Current	$(I_8 + I_9)$		2.0	3.0		2.0	3.0	mA
Negative Supply Current	$(I_{10})$		3.0	4.0		3.0	4.0	mA
Power Dissipation			33			33		mW

Note 1: LM1596 rating applies to case temperatures to  $+125^\circ\text{C}$ ; derate linearly at  $6.5\text{ mW}/^\circ\text{C}$  for ambient temperature above  $75^\circ\text{C}$ . LM1496 rating applies to case temperatures to  $+70^\circ\text{C}$ .

Note 2: Voltage applied between pins 6-7, 8-1, 9-7, 9-8, 7-4, 7-1, 8-4, 6-8, 2-5, 3-5.

Note 3: Refer to rets1596x drawing for specifications of military LM1596H versions.


## Typical Performance Characteristics




TL14/774

## Typical Application and Test Circuit

### Suppressed Carrier Modulator



### SSB Product Detector



This figure shows the LM1596 used as a single sideband (SSB) suppressed carrier demodulator (product detector). The carrier signal is applied to the carrier input port with sufficient amplitude for switching operation. A carrier input level of 300 mVrms is optimum. The composite SSB signal is applied to the signal input port with an amplitude of 5.0 to 500 mVrms. All output signal components except the desired demodulated audio are filtered out, so that an offset adjustment is not needed. The circuit may also be used as an AM detector by applying composite and carrier signals in the same manner as described for product detector demodulation.





## LM565/LM565C Phase Locked Loop

### General Description

The LM565 and LM565C are general purpose phase locked loops containing a stable, highly linear voltage controlled oscillator for low distortion FM demodulation, and a double balanced phase detector with good carrier suppression. The VCO frequency is set with an external resistor and capacitor, and a tuning range of 10:1 can be obtained with the same capacitor. The characteristics of the closed loop system—bandwidth, response speed, capture and pull in range—may be adjusted over a wide range with an external resistor and capacitor. The loop may be broken between the VCO and the phase detector for insertion of a digital frequency divider to obtain frequency multiplication.

The LM565H is specified for operation over the  $-55^{\circ}\text{C}$  to  $+125^{\circ}\text{C}$  military temperature range. The LM565CH and LM565CN are specified for operation over the  $0^{\circ}\text{C}$  to  $+70^{\circ}\text{C}$  temperature range.

### Features


- 200 ppm/ $^{\circ}\text{C}$  frequency stability of the VCO
- Power supply range of  $\pm 5$  to  $\pm 12$  volts with 100 ppm/% typical
- 0.2% linearity of demodulated output

- Linear triangle wave with in phase zero crossing available
- TTL and DTL compatible phase detector input and square wave output
- Adjustable hold in range from  $\pm 1\%$  to  $> \pm 60\%$

### Applications


- Data and tape synchronization
- Modems
- FSK demodulation
- FM demodulation
- Frequency synthesizer
- Tone decoding
- Frequency multiplication and division
- SCA demodulators
- Telemetry receivers
- Signal regeneration
- Coherent demodulators

### Connection Diagrams



Order Number LM565H or LM565CH  
See NS Package Number H10C

TL/H/7852-2



Order Number LM565CN  
See NS Package Number N14A

TL/H/7852-3

## Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage  $\pm 12V$   
 Power Dissipation (Note 1) 1400 mW  
 Differential Input Voltage  $\pm 1V$

Operating Temperature Range  
 LM565H

55°C to +125°C  
 0°C to +70°C

LM565C11, LM565CN

Storage Temperature Range  
 Lead Temperature (Soldering, 10 sec.)

65°C to +150°C  
 260°C

## Electrical Characteristics AC Test Circuit, $T_A = 25^\circ C$ , $V_{CC} = \pm 6V$

Parameter	Conditions	LM565			LM565C			Units
		Min	Typ	Max	Min	Typ	Max	
Power Supply Current			8.0	12.5		8.0	12.5	mA
Output Impedance (Pins 2, 3)	$-4V < V_2, V_3 < 0V$	7	10			5		k $\Omega$
Free-Running Maximum Operating Frequency	$C_o = 2.7 \text{ pF}$	300	500		250	500		kHz
Free-Running Frequency	$C_o = 1.5 \text{ nF}$ $R_o = 20 \text{ k}\Omega$ $f_o = 10 \text{ kHz}$	-10	0	+10	-30	0	+30	%
Operating Frequency Temperature Coefficient			-100			-200		ppm/°C
Frequency Drift with Supply Voltage			0.1	1.0		0.2	1.5	%/V
Single Wave Output Voltage		2	2.4	3	2	2.4	3	$V_{p-p}$
Single Wave Output Linearity			0.2			0.5		%
Single Wave Output Level		4.7	5.4		4.7	5.4		$V_{p-p}$
Input Impedance (Pin 4)			5			5		k $\Omega$
Single Wave Duty Cycle		45	50	55	40	50	60	%
Single Wave Rise Time			20			20		ns
Single Wave Fall Time			50			50		ns
Input Current Sink (Pin 4)		0.6	1		0.6	1		mA
AO Sensitivity	$f_o = 10 \text{ kHz}$		6600			6600		Hz/V
Modulated Output Voltage (Pin 7)	$\pm 10\%$ Frequency Deviation	250	300	400	200	300	450	mV $_{p-p}$
Total Harmonic Distortion	$\pm 10\%$ Frequency Deviation		0.2	0.75		0.2	1.5	%
Input Impedance (Pin 7)			3.5			3.5		k $\Omega$
TC Level (Pin 7)		4.25	4.5	4.75	4.0	4.5	5.0	V
Input Offset Voltage ( $V_7 - V_6$ )			30	100		50	200	mV
Temperature Drift of $ V_7 - V_6 $			500			500		$\mu V/^\circ C$
CMR Rejection		30	40			40		dB
Phase Detector Sensitivity $K_D$			.68			.68		V/radian


Note 1: The maximum junction temperature of the LM565 and LM565C is +150°C. For operation at elevated temperatures, devices in the TO-5 package must be derated based on a thermal resistance of +150°C/W junction to ambient or +45°C/W junction to case. Thermal resistance of the dual-in-line package is +15°C/W.






Typical Applications (Continued)

Frequency Multiplier ( $\times 10$ )



TL/H/7853-1

IRIG Channel 13 Demodulator



TL6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Applications Information

In designing with phase locked loops such as the LM565, the important parameters of interest are:

### FREE RUNNING FREQUENCY

$$f_o \approx \frac{0.3}{R_o C_o}$$

**LOOP GAIN:** relates the amount of phase change between the input signal and the VCO signal for a shift in input signal frequency (assuming the loop remains in lock). In servo theory, this is called the "velocity error coefficient."

$$\text{Loop gain} = K_o K_D \left( \frac{1}{\text{sec}} \right)$$

$$K_o = \text{oscillator sensitivity} \left( \frac{\text{radians/sec}}{\text{volt}} \right)$$

$$K_D = \text{phase detector sensitivity} \left( \frac{\text{volts}}{\text{radian}} \right)$$

The loop gain of the LM565 is dependent on supply voltage, and may be found from:

$$K_o K_D = \frac{33.6 f_o}{V_c}$$

$f_o$  = VCO frequency in Hz

$V_c$  = total supply voltage to circuit

Loop gain may be reduced by connecting a resistor between pins 6 and 7; this reduces the load impedance on the output amplifier and hence the loop gain.

**HOLD IN RANGE:** the range of frequencies that the loop will remain in lock after initially being locked.

$$f_H = \pm \frac{8 f_o}{V_c}$$


$f_o$  = free running frequency of VCO

$V_c$  = total supply voltage to the circuit

### THE LOOP FILTER


In almost all applications, it will be desirable to filter the signal at the output of the phase detector (pin 7), this filter may take one of two forms:

#### Simple Lag Filter



TL/H/7853-11

#### Lag-Lead Filter



TL/H/7853-12

A simple lag filter may be used for wide closed loop bandwidth applications such as modulation following where the frequency deviation of the carrier is fairly high (greater than 10%), or where wideband modulating signals must be followed.

The natural bandwidth of the closed loop response may be found from:

$$f_n = \frac{1}{2\pi} \sqrt{\frac{K_o K_D}{R_1 C_1}}$$

Associated with this is a damping factor:

$$\delta = \frac{1}{2} \sqrt{\frac{1}{R_1 C_1 K_o K_D}}$$

For narrow band applications where a narrow noise bandwidth is desired, such as applications involving tracking a slowly varying carrier, a lead lag filter should be used. In general, if  $1/R_1 C_1 \cdot K_o K_D$ , the damping factor for the loop becomes quite small resulting in large overshoot and possible instability in the transient response of the loop. In this case, the natural frequency of the loop may be found from


$$f_n = \frac{1}{2\pi} \sqrt{\frac{K_o K_D}{\tau_1 + \tau_2 (R_1 + R_2) C_1}}$$

$R_2$  is selected to produce a desired damping factor  $\delta$ , usually between 0.5 and 1.0. The damping factor is found from the approximation:

$$\delta \approx \pi \tau_2 f_n$$


These two equations are plotted for convenience.

#### Filter Time Constant vs Natural Frequency



TL/H/7853-13

#### Damping Time Constant vs Natural Frequency



TL/H/7853-14

Capacitor  $C_2$  should be much smaller than  $C_1$  since its function is to provide filtering of carrier. In general  $C_2 \leq 0.1 C_1$ .