



ฮาร์ดแวร์ดาต้าดีบัก

Hardware data debug



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิทยาศาสตรบัณฑิต

สาขาวิชาโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2535

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

032705

ปริณิษณินธ์ ปีการศึกษา 2535

ภาควิชาโทรคมนาคม คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง



(_____)

อ.เกรียงไกร วงศ์โรจน์ภรณ์

อาจารย์ที่ปรึกษา

ฮาร์ดแวร์ค่าต่ำตีบ

วันชัย หนองพล

อาจารย์ที่ปรึกษา

อ.เกรียงไกร วงศ์โรจน์ภรณ์

บทคัดย่อ

ฮาร์ดแวร์ค่าต่ำตีบทำหน้าที่ในการดักจับข้อมูลโดยอาศัยหลักการของ address comparator การดักจับข้อมูลจะเกิดขึ้นเมื่อแอดเดรสของซีพียู(A) อยู่ในช่วงที่กำหนดและอยู่ในสภาวะต่าง ๆ ดังนี้ IN, OUT, RD, WR, MRQ, IORQ, MIORQ ช่วงที่กำหนดนี้เกิดจากการเปรียบเทียบแอดเดรสของ CPU(A) กับแอดเดรสของแอดเดรสคอมแพเรเตอร์ (B1, B2) และสามารถเกิดได้ 8 กรณี คือ $A < B1$, $A = B1$, $A > B1$, $A < B2$, $A = B2$, $A > B2$, $A > B1 \text{ AND } A < B2$, $A < B1 \text{ OR } A > B2$ เมื่อได้ตรงตามสภาวะที่ต้องการและช่วงที่กำหนด ก็จะมีการสร้างสัญญาณอินเทอร์รัพท์ไปสู่อินเทอร์รัพท์เพื่อเข้าไปโปรแกรมควบคุมที่อยู่ในอินเทอร์รัพท์เวกเตอร์

Hardware data debug

VANCHAI NONGPHOL

ADVISOR

KRENGGRAI VONGRODPORN

Abstract

Hardware data debug is a function for trapping data which is based on address comparator. This trapping occurs when the address of CPU(A) is in a specificating range and in the conditions such as; IN, OUT, RD, WR, MRQ, IORQ, MIORQ. This specificated ranges are specificated by comparing between address of CPU(A) and comparator address (B1, B2). The result of this comparison appears in eight cases such as $A < B1$, $A = B1$, $A > B1$, $A < B2$, $A = B2$, $A > B2$, $A > B1$ AND $A < B2$, $A < B1$ OR $A > B2$. if the specificated ranges are in the conditions, it creates the interrupt signal and send to CPU for accessing control program in the form of interrupt vector.

สารบัญ

บทนำ	1
หลักการทํางาน	2
บล็อกไดอะแกรม	9
วงจรของแต่ละบล็อก	11
โปรแกรมทดสอบ	27
ผลการทดสอบ	32
สรุป	34
แนวการพัฒนาคต่อไป	36
บทแทรก	37
เอกสารอ้างอิง	44
กิตติกรรมประกาศ	45
ภาคผนวก	46

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทนำ

ในการตีบทข้อมูลด้วยซอฟต์แวร์ที่มีข้อจำกัดอยู่อย่างหนึ่งคือไม่สามารถเข้าถึงข้อมูลในส่วน
แอดเดรสรวมได้ การตีบทข้อมูลด้วยซอฟต์แวร์เข้าถึงเพียงส่วนของแอดเดรสรวม ดังนั้นจุดประสงค์ของ
การทำฮาร์ดแวร์ดัดตักนั้นก็เพื่อการเข้าถึงข้อมูลในส่วนของแอดเดรสรวม เมื่อสามารถเข้าถึงข้อมูลได้
มากขึ้นก็สามารถเลือกประโยชน์ต่อการตีบทเพิ่มขึ้น ทั้งนี้ขึ้นอยู่กับการนำไปใช้งาน




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการทํางาน

การทํางานของแอดเดรสคอมแพเรเตอร์แบ่งเป็นขั้นตอนได้ดังนี้.


1. กำหนดแอดเดรส 2 ค่า คือ B1, B2 ซึ่งแต่ละกรณีมี 24 บิต ค่าแอดเดรสที่กำหนดนี้ส่งออกจากพอร์ทหมายเลข 2C0-2C5 โดยที่ 2C0-2C2 คือค่า B1 และ 2C3-2C5 คือค่า B2 ดังนั้นในแต่ละพอร์ทจะรับค่าแอดเดรสพอร์ทละ 8 บิต แอดเดรสค่าแรกคือ B1 มีการเรียงลำดับบิต ดังนี้ 2C0 เป็น 8 บิตที่มีความสำคัญมากตามมาด้วย 2C1 และ 2C2 เป็น 8 บิตที่มีความสำคัญน้อย แอดเดรสค่าสองคือ B2 มีการเรียงลำดับบิตดังนี้ 2C3 เป็น 8 บิตที่มีความสำคัญมาก ตามมาด้วย 2C4 และ 2C5 เป็น 8 บิตที่มีความสำคัญน้อย จากที่กล่าวมาสามารถเขียนเป็นแผนภาพได้ดังนี้

ค่าแอดเดรสค่าที่หนึ่ง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าแอดเดรสค่าที่สอง



2. รับแอดเดรสจากที่พิน (A) ทั้งหมด 24 บิต คือ CA23-CA0 หลังจากนั้นทำการเปรียบเทียบ A กับ B1, B2 จากการเปรียบเทียบเกิดกรณีที่เป็นไปได้ 8 กรณี คือ $A < B1, A = B1, A > B1, A < B2, A = B2, A > B2, A > B1 \text{ AND } A < B2, A < B1 \text{ OR } A > B2$


3. รับสัญญาณ IOR(IN), IOW(OUT), MEMR(RD), MEMW(WR) และได้ทำการสร้างสัญญาณอีก 4 ค่า คือ IORQ, MRQ, MIORQ, DISABLE

4. ทำการเลือก $A < B1, A = B1, A > B1, A < B2, A = B2, A > B2, A > B1 \text{ AND } A < B2, A < B1 \text{ OR } A > B2$ ออกมาเพียงกรณีเดียวเพื่อสร้างสัญญาณ ADDR

5. ทำการเลือก IN, OUT, RD, WR, MRQ, IORQ และ DISABLE ออกมาเพียงกรณีเดียวเพื่อสร้างสัญญาณ CONTROL

6. นำสัญญาณ ADDR และ CONTROL มา OR กัน ($\overline{ADDR} \text{ OR } \text{CONTROL}$) เพื่อสร้างสัญญาณอินเทอร์รัพท์ ไปสู่ CPU

* หมายเหตุ สัญญาณคอนโทรลที่เกิดจากสัญญาณ DISABLE ไม่สามารถที่จะนำมาสร้างสัญญาณอินเทอร์รัพท์* จากขั้นตอนที่กล่าวมานี้มีการควบคุมจากลอจิกคอนโทรล LC7-LC0 ซึ่งส่งออกมาทางพอร์ตหมายเลข 2C6 ค่าไม่ถ่วงเวลา ทั้งอื่น อีกขั้นนี้จะมีให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ และสามารถเขียนอธิบายได้ดังนี้



การสร้างสัญญาณ CONTROL เป็นดังตารางข้างล่างนี้

ตารางที่ 1 แสดงสถานะที่เลือกสำหรับการสร้างสัญญาณ CONTROL

LC5	LC4	LC3	สถานะที่เกิด
0	0	0	DISABLE
0	0	1	RD
0	1	0	WR
0	1	1	IN
1	0	0	OUT
1	0	1	MRQ
1	1	0	IORQ
1	1	1	MIORQ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การสร้างสัจพจน์ $\overline{A} \overline{B} B$ เป็นตารางข้างล่างนี้


ตารางที่ 2 การเลือกสภาวะสำหรับสร้างสัจพจน์ $\overline{A} \overline{B} B$

LC2	LC1	LC0	สภาวะที่เกิด
0	0	0	$A < B1$
0	0	1	$A < B1$
0	1	0	$A > B1$
0	1	1	$A > B1$ AND $A < B2$
1	0	0	$A < B2$
1	0	1	$A = B2$
1	1	0	$A > B2$
1	1	1	$A < B1$ OR $A > B2$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การทำงานของ address comparator เขียนเป็นโฟลชาร์ตได้ดังนี้





รูปที่ 1.2 อินเทอร์รัพท์คอนโทรล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.3 อินเทอร์รัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บล็อกไดอะแกรม



ADDRESS COMPARATOR ประกอบด้วยส่วนต่าง ๆ 7 ส่วน ดังนี้

1. กำหนดพอร์ท
2. กำหนดแอดเดรส
3. ลอจิกคอนโทรล
4. การเปรียบเทียบ
5. อินเตอร์รัทลอจิก
6. อินเตอร์รัทคอนโทรล
7. สร้างสัญญาณอินเตอร์รัท

จากที่กล่าวมาสามารถเขียนเป็นบล็อกไดอะแกรมได้ดังนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามใช้ต่อบล็อกไดอะแกรมของแอตเมครัลคอมพิวเตอร์

รูปที่ 2 บล็อกไดอะแกรมของแอตเมครัลคอมพิวเตอร์

หน้าที่ต่าง ๆ ในแต่ละบล็อก

1. กำหนดพอร์ทที่มีหน้าที่ในการสร้างหมายเลขพอร์ทตั้งแต่ 2C0~2C7 แต่ในที่นี้ใช้เพียง 2C0~2C6
2. กำหนดแอดเดรสที่มีหน้าที่ในการสร้างสัญญาณแอดเดรส 24 บิต จำนวน 2 ชุด ซึ่งการกำหนดแอดเดรสนี้สามารถกระทำได้โดยผู้ใช้
3. ลอจิกคอนโทรลที่มีหน้าที่ในการสร้างสัญญาณไปควบคุมส่วนต่าง ๆ เช่น อินเทอร์รัพท์ ลอจิก, อินเทอร์รัพท์คอนโทรล และกำหนดอินเทอร์รัพท์
4. การเปรียบเทียบแอดเดรสที่มีหน้าที่ในการเปรียบเทียบแอดเดรสที่รับมาจากส่วนกำหนดแอดเดรสและจากซีพียู
5. อินเทอร์รัพท์ลอจิกที่มีหน้าที่ในการเลือกลอจิกจาก 1 ใน 8 ที่เกิดจากส่วนเปรียบเทียบลอจิกทั้ง 8 มีดังนี้ $A = B1, A < B1, A > B1, A = B2, A < B2, A > B2, A > B1$ และ $A < B2, A < B2$ หรือ $A > B2$
6. อินเทอร์รัพท์คอนโทรลที่มีหน้าที่ในการเลือกสัญญาณคอนโทรลจากสัญญาณที่รับมาจากซีพียู อย่างเช่น IOR, IOW, MEMW, MEMR และจากสัญญาณที่สร้างเอง อย่างเช่น IORQ, MRQ, MIORQ, DISABLE
7. กำหนดอินเทอร์รัพท์ที่มีหน้าที่รับสัญญาณจากอินเทอร์รัพท์ลอจิกและจากอินเทอร์รัพท์คอนโทรล เพื่อมาสร้างสัญญาณอินเทอร์รัพท์

วงจรต่างๆในแต่ละบล็อก

1. วงจรกำหนดพอร์ท


การทำงาน

วงจรนี้รับสัญญาณแอดเดรส $A_0 \sim A_9$ ซึ่งมาจากซีพียู ในส่วนของ $A_9 \sim A_8$ สายสัญญาณจะมาเข้าไอซีเบอร์ 74LS21 โดยที่สายสัญญาณบางเส้นต้องผ่านอินเวทเตอร์ก็เพื่อเป็นการกำหนดแอดเดรสให้อยู่ในช่วง 2C0 ~ 2C7 เมื่อแอดเดรสมีค่าอยู่ในช่วง 2C0 ~ 2C7 จะทำให้ขาที่ 8 ของ 74LS21 มีลอจิกเป็น 1 และในจังหวะเดียวกันนี้ ถ้า IOR มีลอจิกเป็น 0 ค่า $A_0 \sim A_2$ ที่ต่อเข้ากับ 74LS138 จะเป็นตัวที่กำหนดหมายเลขพอร์ทดังตารางต่อไปนี้

ตารางที่ 3 หมายเลขพอร์ท

A_2	A_1	A_0	หมายเลขพอร์ท
0	0	0	2C0
0	0	1	2C1
0	1	0	2C2
0	1	1	2C3
1	0	0	2C4
1	0	1	2C5
1	1	0	2C6
1	1	1	2C7

****หมายเหตุ ค่า R. 4.7 กิโลโอห์ม ใส่เพื่อทำการ pullup. ****



Size	Document Number	REV
A		
Date:	March 6, 1980	Sheet of


รูปที่ 3 วงจรกำหนดพอร์ท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. วงจรกำหนดแอดเดรส

การทำงาน


วงจรถูกกำหนดแอดเดรสประกอบด้วยชุดกำหนดแอดเดรส 2 ชุด ในแต่ละชุดประกอบด้วย 74LS373 จำนวน 3 ตัว ซึ่งแต่ละตัวสามารถกำหนดแอดเดรสได้ทั้ง 8 บิต 74LS373 จำนวน 3 ตัว เป็น 24 บิต 74LS373 จะรับข้อมูลเข้ามาเมื่อขา 11 มีลอจิกเป็น 1 ข้อมูลที่เข้ามาในแต่ละบิตหมายถึง แอดเดรสที่ใช้ได้กำหนดขึ้น



3. วงจรลอจิกคอนโทรล

การทำงาน

วงจรมีหน้าที่รับข้อมูล $D_0 \sim D_7$ เมื่อขา 11 มีลอจิกเป็น 1 หลังจากนั้นจะได้สัญญาณ $LC0 \sim LC7$ สัญญาณนี้มีไว้เพื่อควบคุมส่วนต่าง ๆ



Size	Document Number	REV
A		
Date:	March 6, 1980	Sheet of

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูปที่ 5 วงจรลอจิกคอนโทรล

4. วงจรเปรียบเทียบแอนดเดรล

- 4.1 ส่วนบัฟเฟอร์
- 4.2 ส่วนเปรียบเทียบส่วนที่ 1
- 4.3 ส่วนเปรียบเทียบส่วนที่ 2

การทำงาน


ในส่วนของบัฟเฟอร์มีไว้เพื่อป้องกันการไหลดซีพียู และในที่นี้ใช้ 74LS245 ในส่วนของ การเปรียบเทียบแอนดเดรล 1 และ 2 ใช้ไอซีเบอร์ 74LS85 ชุดละ 6 ตัว ทั้งสองนี้จะทำการเปรียบเทียบแอนดเดรลจากซีพียู และทำการเปรียบเทียบชุดละ 24 บิต ซึ่งจะแสดงผลออกทางเอาต์พุตของไอซี ตัวที่ 6 และมีเอาต์พุต คือ $A > B$, $A = B$, $A < B$ โดยใช้ลอจิก 1 เป็นตัวบอกให้รู้ว่าเกิดสภาวะใด



Size	Document Number	REV
A		
Date:	March 6, 1980	Sheet of

รูปที่ 6.1 วงจรบัฟเฟอร์


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Size	Document Number	REV
A		
Date:	May 28, 1993	Sheet of

รูปที่ 6.3 วงจรเปรียบเทียบส่วนที่ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.2 วงจรเปรียบเทียบส่วนที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. อินเทอร์รัทลอจิก


การทำงาน

วงจรนี้ประกอบด้วยไอซีเบอร์ 74LS151, 74LS32, 74LS08 (and gate) การทำงานของวงจรนี้ คือ ทำการเลือกอินพุตทั้ง 8 ค่า ออกมาเพียงค่าเดียว และทำการเลือกเมื่อขาที่ 7 (ENABLE) เป็น 0 สภาพของเอาต์พุตที่ทำการเลือกเป็นไปตามตารางข้างล่างนี้

ตารางที่ 4 สภาพเอาต์พุตตามลอจิกคอนโทรล

LC2	LC1	LC0	สภาพเอาต์พุต
0	0	0	$A < B1$
0	0	1	$A = B1$
0	1	0	$A > B1$
0	1	1	$A > B1 \text{ AND } A < B2$
1	0	0	$A < B2$
1	0	1	$A = B2$
1	1	0	$A > B2$
1	1	1	$A < B1 \text{ OR } A > B2$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Size	Document Number	REV
A		
Date:	March 6, 1980	Sheet of

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในวงจรรีเลย์เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6. อินเทอร์เน็ตคอนโทรล


การทำงาน.

วงจรนี้ประกอบด้วย 74LS151, 74LS08 (two input and gate) 74LS21 (Quod input and gate) ลักษณะการเลือกอินเทอร์เน็ตคอนโทรลเป็นดังตารางข้างล่างนี้

ตารางที่ ๕ สภาพเอาต์พุตตามลอจิกคอนโทรล

LC5	LC4	LC3	สภาพเอาต์พุต
0	0	0	DISABLE
0	0	1	RD
0	1	0	WR
0	1	1	IN
1	0	0	OUT
1	0	1	MRQ
1	1	0	IORQ
1	1	1	MIORQ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Size	Document Number	RE
A		
Date:	March 6, 1980	Sheet of

รูปที่ 8 วงจรอินเทอร์เฟซคอนโทรล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

7. สร้างอินเทอร์รัท

การทำงาน

วงจรนี้ประกอบด้วย 74LS32 (nor gate), 74LS74, 74LS125, ไดโอด (LED) การสร้างสัญญาณอินเทอร์รัทเกิดขึ้นเมื่อ LC6 มีลอจิกเป็น 1 และขา PR มีลอจิกเป็น 0 ซึ่งทำให้ขา Q เปลี่ยนสถานะจาก 0 เป็น 1 การกระทำเช่นนี้เป็นการสร้างสัญญาณอินเทอร์รัทไปสู่ซีพียู การทำให้สัญญาณอินเทอร์รัทหายไปก็โดยการกำหนดให้ LC6 มีลอจิกเป็น 0 การใส่ LED เข้าไปที่เพื่อแสดงให้รู้ว่าอินเทอร์รัทเกิดขึ้นแล้วโดยที่ LED จะเปล่งแสงออกมา สาเหตุที่ใส่ 74LS125 เข้าไปที่เพื่อป้องกันไม่ให้ค่าลอจิกที่ไม่ต้องการออกไปสู่ซีพียู ซึ่งกำหนดโดย LC7 ถ้า LC7 มีลอจิกเป็น 0 สัญญาณจะไปสู่ซีพียูไม่ได้ แต่ถ้า LC7 มีลอจิกเป็น 1 สัญญาณจะไปสู่ซีพียู การที่ขา PR จะมีลอจิกเป็น 0 นั้นต้องเกิดจาก ADDR และ Control เป็นคนละส่วนกัน

สำหรับกรณีที่เป็นคนละส่วนกันสามารถเขียนเป็นตารางได้ดังนี้

ตารางที่ 6 กรณีที่เกิดตามค่าลอจิกคอนโทรล


ค่าของลอจิกคอนโทรล						กรณีที่เกิด
LC5	LC4	LC3	LC2	LC1	LC0	
0	0	1	0	0	0	RD , A < B1
0	0	1	0	0	1	RD , A = B1
0	0	1	0	1	0	RD , A > B1
0	0	1	0	1	1	RD , A > B1 AND A < B1
0	0	1	1	0	0	RD , A < B1
0	0	1	1	0	1	RD , A = B2
0	0	1	1	1	0	RD , A > B2
0	0	1	1	1	1	RD , A < B1 OR A > B2
0	1	0	0	0	0	WR , A < B1
0	1	0	0	0	1	WR , A = B1
0	1	0	0	1	0	WR , A > B1
0	1	0	0	1	1	WR , A > B1 AND A < B2
0	1	0	1	0	0	WR , A < B2

ค่าของลอจิกคอนโทรล						กรณที่เกิด
LC5	LC4	LC3	LC2	LC1	LC0	
0	1	0	1	0	1	WR , A = B2
0	1	0	1	1	0	WR , A > B2
0	1	0	1	1	1	WR , A < B1 OR A > B2
0	1	1	0	0	0	IN , A < B1
0	1	1	0	0	1	IN , A = B1
0	1	1	0	1	0	IN , A > B1
0	1	1	0	1	1	IN , A > B1 AND A < B2
0	1	1	1	0	0	IN , A < B2
0	1	1	1	0	1	IN , A = B2
0	1	1	1	1	0	IN , A > B2
0	1	1	1	1	1	IN , A < B1 OR A > B2
0	0	0	0	0	0	OUT , A < B1
0	0	0	0	0	1	OUT , A = B1
0	0	0	0	1	0	OUT , A > B1
0	0	0	0	1	1	OUT , A > B1 AND A < B2
1	0	0	1	0	0	OUT , A < B2
1	0	0	1	0	1	OUT , A = B2
1	0	0	1	1	0	OUT , A > B2
1	0	0	1	1	1	OUT , A < B1 OR A > B2
1	0	1	0	0	0	MRQ , A < B1
1	0	1	0	0	1	MRQ , A = B1
1	0	1	0	1	0	MRQ , A > B1
1	0	1	0	1	1	MRQ , A > B1 AND A < B2
1	0	1	1	0	0	MRQ , A < B2
1	0	1	1	0	1	MRQ , A = B2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าของลอจิกคอนโทรล						กรณีที่เกิด
LC5	LC4	LC3	LC2	LC1	LC0	
1	0	1	1	1	0	MRQ , A > B2
1	0	1	1	1	1	MRQ , A < B1 OR A > B2
1	1	0	0	0	0	IORQ , A < B2
1	1	0	0	0	1	IORQ , A = B2
1	1	0	0	1	0	IORQ , A > B2
1	1	0	0	1	1	IORQ , A > B1 AND A < B2
1	1	0	1	0	0	IORQ , A < B2
1	1	0	1	0	1	IORQ , A = B2
1	1	0	1	1	0	IORQ , A > B2
1	1	0	1	1	1	IORQ , A < B1 OR A > B2
1	1	1	0	0	0	MIORQ, A < B2
1	1	1	0	0	1	MIORQ, A = B2
1	1	1	0	1	0	MIORQ, A > B2
1	1	1	0	1	1	MIORQ, A > B1 AND A < B2
1	1	1	1	0	0	MIORQ, A < B2
1	1	1	1	0	1	MIORQ, A = B2
1	1	1	1	1	0	MIORQ, A > B2
1	1	1	1	1	1	MIORQ, A < B1 OR A > B2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Size	Document Number	REV
A		
Date:	March 6, 1980	Sheet of

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้รูปที่ 9 วงจรอินเทอร์พท์ถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมทดสอบส่วนต่างๆ

1. โปรแกรมทดสอบส่วนกำหนดแอดเดรสและส่วนลอจิกคอนโทรล

MOV DX, 02C0

MOV AL, 55

OUT DX, AL

INC DX

OUT DX, AL

INC DX

OUT DX, AL

INC DX

OUT DX, AL

INC DX

OUT DX, AL

INC DX

OUT DX, AL

INC DX

OUT DX, AL

INC DX

OUT DX, AL

NOP

OUT DX, AL

XOR AL, FF

MOV [0104], AL

MOV AX, 1000

DEC AX

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีก **NOP** ห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. โปรแกรมทดสอบส่วนเปรียบเทียบส่วนที่ 1

```

MOV     DX,02C0
MOV     AL,0E
OUT     DX,AL
INC     DX
MOV     AL,00
OUT     DX,AL
INC     DX
MOV     AL,02
OUT     DX,A2
MOV     AX,E000
MOV     ES,AX
MOV     SI,0000
ES:
MOV     AL,[SI]
ES:
MOV     AL,[SI+02]
ES:
MOV     AL,[SI+03]

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. โปรแกรมทดสอบส่วนเปรียบเทียบส่วนที่ 2

```

MOV      DX,02C3
MOV      AL,0E
OUT      DX,AL
INC      DX
MOV      AL,01
OUT      DX,AL
INC      DX
MOV      AL,12
OUT      DX,AL
MOV      AX,E000
MOV      ES,AX
MOV      SI,0110
ES:
MOV      AL,[SI]
ES:
MOV      AL,[SI+02]
ES:
MOV      AL,[SI+03]

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. โปรแกรมทดสอบการสร้างสัญญาณอินเทอร์พท์ในกรณีที่ $A = B1$ และในจังหวะ RD

```

MOV     DX,02C0
MOV     AL,0E
OUT     DX,AL
INC     DX
MOV     AL,00
OUT     DX,AL
INC     DX
MOV     AL,02
OUT     DX,AL
MOV     DX,02C6
MOV     AL,49
OUT     DX,AL
MOV     AX,E000
MOV     ES,AX
MOV     SI,0000
ES:
MOV     AL,[SI]
ES:
MOV     AL,[SI+02]
ES:
MOV     AL,[SI+0.1]

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. โปรแกรมทดสอบการสร้างสัญญาณอินเตอร์รัพท์ในกรณีที่ "A = B2 และในจังหวะ RD

```


MOV     DX, 02C3
MOV     AL, 0E
OUT     DX, AL
INC     DX
MOV     AL, 01
OUT     DX, AL
INC     DX
MOV     AL, 12
OUT     DX, AL
INC     DX
MOV     AL, 4D
OUT     DX, AL
MOV     AX, E000
MOV     ES, AX
MOV     SI, 0110
ES:
MOV     AL, [SI]
ES:
MOV     AL, [SI+02]
ES:
MOV     AL, [SI+03]

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ผลการทดสอบ

1. ส่วนกำหนดแอดเดรสและลอจิกคอนโทรล ผลที่ได้คือ เอาท์พุทของ 74LS373 ทุกตัวมีสัญญาณเป็นไปตามข้างล่างนี้



รูปที่ 10.1 เอาท์พุทของ 74LS373

2. ส่วนเปรียบเทียบส่วนที่ 1 ผลที่ได้คือที่ขาเอาท์พุทของ 74LS85 ตัวที่ 6 มีสัญญาณต่างๆ ดังรูปข้างล่างนี้






รูปที่ 10.2 เอาท์พุท 74LS85 ชุดที่ 1

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของโรงเรียนเพื่อการศึกษาเท่านั้น เมื่อผู้ใดเห็นหรือใช้เอกสารฉบับนี้เป็นการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. ส่วนเปรียบเทียบส่วนที่ 2

ผลที่ได้คือ เอาท์พุทของ 74LS85 ตัวที่ 6 มีสัญญาณต่างๆ ดังรูปข้างล่างนี้



รูปที่ 10.3 เอาท์พุท 74LS85 ชุดที่ 2

4. การสร้างสัญญาณอินเตอร์รัพท์ในกรณีที่ $A = B1$ และในจังหวะ RD, การสร้างสัญญาณอินเตอร์รัพท์ในกรณีที่ $A = B2$ และในจังหวะ RD ผลที่ได้ คือ LED เปล่งแสงออกมาทั้งสองกรณี

สรุป

จากผลการทดสอบแยกพิจารณาเป็นส่วน ๆ ได้ดังนี้

1. ส่วนกำหนด แอดเดรสและลอจิกคอนโทรล จากผลที่ได้คือมีสัญญาณรูปสี่เหลี่ยมมาจาก เอาท์พุทของ 74LS373 ซึ่งเป็นไปตามโปรแกรม การที่สัญญาณจะเป็นรูปสี่เหลี่ยมส่วนสำคัญ ขึ้นอยู่กับโปรแกรมช่วงเวลา

2. ส่วนเปรียบเทียบแอดเดรสส่วนที่ 1 และส่วนที่ 2 ผลที่ได้จะเห็นว่าในส่วนของ $A < B1$, $A < B2$, $A > B1$, $A > B2$ มีสัญญาณขึ้นมาเป็นพัลส์ที่ถี่และในส่วนของ $A = B1$, $A = B2$ มีสัญญาณขึ้นมาเป็นพัลส์ที่ห่าง ๆ กันสิ่งเหล่านี้สามารถกำหนดได้ด้วยการเขียนโปรแกรม ช่วงเวลา

3. ส่วนสร้างสัญญาณอินเทอร์รัพท์ สำหรับในที่นี้เราได้ทดสอบเพียง 2 กรณี

- 1. กรณี $A=B1$ ในจังหวะ RD
- 2. กรณี $A=B2$ ในจังหวะ RD

การทดสอบนี้ทำโดยการป้อนข้อมูลออกไปที่พอร์ต 2C6 ซึ่งเป็นส่วนหนึ่งของลอจิกคอนโทรล และแยกพิจารณาในแต่ละกรณีได้ดังนี้

3.1 กรณี $A=B1$ ในจังหวะ RD

ค่าที่ส่งให้พอร์ต 2C6 คือ 49H ซึ่งสามารถแยกเป็นลอจิกคอนโทรลได้ดังนี้

LC6	LC5	LC4	LC3	LC2	LC1	LC0
1	0	0	1	0	0	1

- LC6=1 หมายถึงสร้างสัญญาณอินเทอร์รัพท์
- LC5=0, LC4=0, LC3=1 หมายถึงจังหวะ RD
- LC2=0, LC1=0, LC0=1 หมายถึงกรณี $A=B1$

3.2 กรณี $A=B2$ ในจังหวะ RD

ค่าที่ส่งให้พอร์ต 2C6 คือ 4DH ซึ่งสามารถแยกเป็นลอจิกคอนโทรลได้ดังนี้

LC6	LC5	LC4	LC3	LC2	LC1	LC0
-----	-----	-----	-----	-----	-----	-----

เอกสารนี้เป็นลิขสิทธิ์ของสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ไม่ว่ากรณีใดๆ ห้ามมิให้นำไปใช้ประโยชน์ด้านการค้า
หรือทำซ้ำโดยไม่ได้รับอนุญาตจากสถาบันฯ

LC6 =1 หมายถึงสร้างสัญญาอินเทอร์เน็ต

LC5 =0,LC4=0,LC3=1 หมายถึงจังหวัด RD

LC2=1,LC1=0,LC0=1 หมายถึงกรณี A=B2

การทดสอบที่เข้าไปเพียง 2 กรณีเท่านั้นแต่ยังเหลืออีก 54 กรณี ซึ่งสามารถทำได้โดยเปลี่ยนค่าที่ส่งออกทางพอร์ตหมายเลข 2C6 และเปลี่ยนแปลงโปรแกรมทดสอบบางส่วนเท่านั้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แนวการพิจารณา

สารัตถ์แวร์ตาต้าตักได้อาศัยหลักการของแอดเตรสคอมแพเรเตอร์ แต่ยังคงมีการเขียน
ซอฟต์แวร์เพื่อทำการควบคุมไปยังตัวแอดเตรสคอมแพเรเตอร์และหน้าที่ในการนำข้อมูลออกมาแสดงเมื่อ
ทำการตัก ซอฟต์แวร์เพื่อทำการควบคุมไปยังตัวแอดเตรสคอมแพเรเตอร์และหน้าที่ในการนำข้อมูลออก
มาแสดงเพื่อทำการรับ ซอฟต์แวร์ที่เขียนขึ้นมีความเกี่ยวข้องกับรูนอินเทอร์เน็ต ดังนั้นในการที่จะเขียน
ซอฟต์แวร์จำเป็นต้องมีการเขียนรูนการบริการและเอาตำแหน่งของรูนการบริการไปส่งในอินเทอร์เน็ต
เวกเตอร์




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทแทรก


สล๊อตหรือช่องต่อสำหรับอินพุทและเอาต์พุท

ไมโครคอมพิวเตอร์แบบเอ็กซ์ที มีสล๊อตแบบ 62 จำนวน 8 สล๊อตไว้ต่อเชื่อมกับอินพุท-เอาต์พุท แต่เมื่อพัฒนามาเป็นเครื่องแบบเอที ทำให้ขีดความสามารถบางอย่างเพิ่มขึ้น ดังนั้นจึงจำเป็นต้องปรับปรุงสล๊อตเพิ่มเติมจากเดิมและเพื่อให้ใช้งานกับของเดิมได้ บริษัทไอบีเอ็มจึงกำหนดสล๊อตเพิ่มเติมจากเดิมโดยมีโครงสร้างรูปแบบของจริงดังรูป สำหรับจุดมุ่งหมายของช่วงต่ออินพุทและเอาต์พุท หรือสล๊อตนี้ มีเพื่อสนับสนุนดังนี้

- แอดเดรสหมายเลขพอร์ตจากพอร์ตหมายเลข 100 ถึง 3FF
- ให้มีแอดเดรสครบ 24 เส้นตามโครงสร้างของ 80286 เพื่ออ้างอิงหน่วยความจำได้ 16 MB
- เลือกรับเข้าถึงข้อมูลได้ทั้งแบบ 8 บิตและ 16 บิต
- สนับสนุนการอินเทอร์รัพต์
- แชนแนลดีเอ็มเอ
- สร้างสถานะการรอของอินพุทหรือเอาต์พุท (I/O wait state)
- เปิดสถานะของการเชื่อมต่อเพื่อให้อุปกรณ์ภายนอกเชื่อมโยงกับระบบในส่วนต่างๆได้ง่าย
- รีเฟรชหน่วยความจำจากแชนแนลของไมโครโปรเซสเซอร์ภายใน




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 วันที่ 11 การเพิ่ม J10-J16 เป็นสล๊อตเพิ่มเติมจากเดิม
 ไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นที่มีเหตุเปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 12.1 การนับขาสล็อต แบบ 62 ขา

รูปที่ 12.9 การนับขาของสล็อตแบบ 62 ขา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้รูปที่ 12.2 การนับขาสล็อต แบบ 36 ขา

จากรูปที่ 11 ได้แสดงจำนวนขาของช่องอินพุต/เอาต์พุตโดยแบ่งเป็น 2 ส่วน คือ ส่วนแรกมีขนาด 62 ขา ส่วนที่สองมีขนาด 36 ขา ส่วนสล๊อตแบบ 62 ขา และสล๊อตแบบ 36 ขา แสดงได้จากรูปที่ 12.1 และรูปที่ 12.2 ตามลำดับและตำแหน่งขาบนสล๊อต แสดงดังตารางที่ 5

ตารางที่ ๗ ชื่อของสัญญาณขาต่างๆของสล๊อต

ขาอินพุต เอาต์พุต	ชื่อสัญญาณ	อินพุต เอาต์พุต	ขาอินพุต เอาต์พุต	ชื่อสัญญาณ	อินพุต เอาต์พุต
A1	-I/O CH CK	I	B1	GND	กราวนด์
A2	SD7	I/O	B2	RESET DRV	0
A3	SD6	I/O	B3	+5 Vdc	แหล่งจ่ายไฟ
A4	SD5	I/O	B4	IRQ9	I
A5	SD4	I/O	B5	-5 Vdc	แหล่งจ่ายไฟ
A6	SD3	I/O	B6	DRQ2	I
A7	SD2	I/O	B7	-12 Vdc	แหล่งจ่ายไฟ
A8	SD1	I/O	B8	OWS	I
A9	SD0	I/O	B9	+12 Vdc	แหล่งจ่ายไฟ
A10	-I/O CH RDY	I	B10	GND	กราวนด์
A11	AEN	0	B11	-SMEMW	0
A12	SD19	I/O	B12	-SMEMR	0
A13	SD18	I/O	B13	-IOW	I/O
A14	SD17	I/O	B14	-IOR	I/O
A15	SD16	I/O	B15	-DACK3	0
A16	SD15	I/O	B16	DRQ3	I
A17	SD14	I/O	B17	-DACK1	0
A18	SD13	I/O	B18	DRQ1	I
A19	SD12	I/O	B19	-Refresh	I/O
A20	SD11	I/O	B20	CLK	0

ขาอินพุท เอาต์พุท	ชื่อสัญญาณ	อินพุท เอาต์พุท	ขาอินพุท เอาต์พุท	ชื่อสัญญาณ	อินพุท เอาต์พุท
A21	SD10	I/O	B21	IRQ7	I
A22	SD9	I/O	B22	IRQ6	I
A23	SD8	I/O	B23	IRQ5	I
A24	SD7	I/O	B24	IRQ4	I
A25	SD6	I/O	B25	IRQ3	I
A26	SD5	I/O	B26	-DACK2	0
A27	SD4	I/O	B27	T/C4	0
A28	SD3	I/O	B28	BALE	0
A29	SD2	I/O	B29	+5 Vdc	แหล่งจ่ายไฟ
A30	SD1	I/O	B30	OSC	0
A31	SD0	I/O	B31	GND	กราวนด์

อินพุท/เอาต์พุทขนแนลด้าน A J1 ถึง J8

อินพุท/เอาต์พุทขนแนลด้าน B J1 ถึง J8

ขาอินพุท เอาต์พุท	ชื่อสัญญาณ	อินพุท เอาต์พุท	ขาอินพุท เอาต์พุท	ชื่อสัญญาณ	อินพุท เอาต์พุท
C1	SBHE	I/O	D1	-MEM CS16	I
C2	LA23	I/O	D2	-I/O CS16	I
C3	LA22	I/O	D3	IRQ10	I
C4	LA21	I/O	D4	IRQ11	I
C5	LA20	I/O	D5	IRQ12	I
C6	LA19	I/O	D6	IRQ15	I
C7	LA18	I/O	D7	IRQ14	I
C8	LA17	I/O	D8	-DACK0	0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น มิอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขาอินพุท เอาต์พุท	ชื่อสัญญาณ	อินพุท เอาต์พุท	ขาอินพุท เอาต์พุท	ชื่อสัญญาณ	อินพุท เอาต์พุท
C9	-MEMR	I/O	D9	DRQ0	I
C10	-MEMW	I/O	D10	-DACK5	O
C11	SD08	I/O	D11	DRQ5	I
C12	SD09	I/O	D12	-DACK6	O
C13	SD10	I/O	D13	DRQ6	I
C14	SD11	I/O	D14	-DACK7	O
C15	SD12	I/O	D15	DRQ7	I
C16	SD13	I/O	D16	+5 Vdc	แหล่งจ่ายไฟ
C17	SD14	I/O	D17	-MASTER	I
C18	SD15	I/O	D18	GND	กราวนด์

อินพุท/เอาต์พุทและเซนเนลด้าน C

J10 ถึง J14 และ J16

อินพุท/เอาต์พุทเซนเนลด้าน D

J10 ถึง J14 และ J16

สัญญาณที่ต่อเชื่อมกับอุปกรณ์อินพุท/เอาต์พุท เป็นสัญญาณที่มีขนาด 5 โวลต์ ตามมาตรฐาน TTL โดยที่แต่ละสล็อตจะเชื่อมต่อกับ ทิกเก็ตแอลแบบ LS ได้ 2 อินพุท ดังนั้นการต่อกับสล็อตจำเป็นต้องคำนึงถึงโหนดดังกล่าวนี้ด้วย สัญญาณที่ขาต่าง ๆ ของสล็อตมีความหมายดังนี้

SA0-SA19 (อินพุท/เอาต์พุท) เป็นแอดเดรสของระบบที่ใช้ติดต่อกับหน่วยความจำและอุปกรณ์อินพุท/เอาต์พุท สายสัญญาณนี้จะต่อกับหน่วยความจำได้ 1 MB แต่ถ้าต้องการเชื่อมขยายแอดเดรสจะต้องใช้สายแอดเดรส LA17-LA23 การใช้สัญญาณ SA0-SA19 จะต้องแยกที่ฟ ขณะที่สัญญาณ BALE เป็น "1" และจะแลตช์ไปใช้ขณะเปลี่ยนจาก "1" ไป "0" สัญญาณ BALE เป็นสัญญาณที่มาจากไมโครโปรเซสเซอร์ หรือดีเอ็มเอคอนโทรลเลอร์

LA17-LA23 (อินพุท/เอาต์พุท) สัญญาณนี้เป็นสัญญาณที่ไม่ผ่านการแลตช์มาเลยเป็นสัญญาณที่ขยายเพิ่มต่อให้ระบบใช้กับหน่วยความจำได้เต็มที่ 16 MB สัญญาณนี้จะใช้ได้ต่อเมื่อ BALE เป็น "1" สัญญาณนี้จะไม่มีการแลตช์มาเลยจากไมโครโปรเซสเซอร์ ทั้งนี้เพื่อให้ใช้สำหรับการสร้างสถานะรอค้ำ (wait state) ได้ สัญญาณนี้ได้รับการควบคุมโดยไมโครโปรเซสเซอร์และดีเอ็มเอคอนโทรลเลอร์ เพื่อ

ควบคุมการเข้าถึงข้อมูล

SMEMR (เอาต์พุต) MEMR (อินพุท/เอาต์พุท) สัญญาณนี้เป็นสัญญาณควบคุมการอ่านข้อมูล จากหน่วยความจำ SMEMR ใช้สำหรับติดต่อกับหน่วยความจำในส่วน 1 MB แรกหรือถอดรหัสมาจาก แอดเดรสส่วนล่าง ส่วน MEMR นี้แอกทีฟกับหน่วยความจำได้หมด 16 MB

SMEMW (เอาต์พุต) MEMW (อินพุท/เอาต์พุท) สัญญาณนี้เป็นสัญญาณควบคุมการเขียนข้อมูล ลงหน่วยความจำ โครงสร้างอย่างอื่นเหมือนกับ SMEMR และ MEMR

DRQ0-DRQ3 และ DRQ5-DRQ7 (อินพุท) สัญญาณการขอตีเอ็มเอแชนแนล 0-3 และ 5-7 สัญญาณนี้จะมาจากอุปกรณ์อินพุท/เอาต์พุต DRQ0 มีลำดับความสำคัญสูงสุดและ DRQ7 มีลำดับความ สำคัญต่ำสุด DRQ0-DRQ3 ใช้กับตีเอ็มเอแบบ 8 บิต ส่วน DRQ5-7 ใช้กับแชนแนล 16 บิต

AEN (เอาต์พุท) อินาเบิลแอดเดรส เป็นสัญญาณเพื่อใช้สำหรับการแยกบัลแอดเดรสใน การทำตีเอ็มเอ เมื่อสัญญาณนี้แอกทีฟจะเป็นการทำให้ตีเอ็มเอคอนโทรลเลอร์สามารถควบคุมการทำงาน แอดเดรสแทนการควบคุมของซีพียู

REFRESH (อินพุท/เอาต์พุท) เป็นสัญญาณที่ใช้ในการแสดงสัญญาณรีเฟรชไซเคิล สัญญาณนี้ ส่งมาจากไมโครโปรเซสเซอร์ผ่านทางช่องอินพุท/เอาต์พุท

T/C (เอาต์พุท) สัญญาณ Terminal Count เป็นสัญญาณพัลส์เมื่อตีเอ็มเอนับจำนวน มาครบตามกำหนด

SBHE (อินพุท/เอาต์พุท) ชื่อสัญญาณ Bus High Enable เป็นสัญญาณบ่งบอกการถ่าย ข้อมูลจาก SD8-SD15 เข้าสู่บัฟเฟอร์

MASTER (อินพุท) สัญญาณนี้ใช้กับ DRQ เพื่อควบคุมระบบ สัญญาณนี้มีจุดมุ่งหมายบ่งบอก การควบคุมบัลทั้งหมดว่ามาจากระบบซีพียูหลักนี้หรือมาจากที่อื่น ถ้าหากสัญญาณนี้แอกทีฟ หมายความว่า ซีพียู เดิมส่งอำนาจการควบคุมให้กับสล๊อต ซึ่งอาจจะมีซีพียูอื่น เข้ามาควบคุมระบบก็ได้ อนึ่งจากสัญญาณนี้ แอกทีฟเกินกว่า 15 ไมโครวินาที โดยไม่มีกลไกรีเฟรชช่วยอาจทำให้ข้อมูลในหน่วยความจำหายได้

MBM CS16 (อินพุท) สัญญาณนี้เป็นตัวส่งมาบอกเมนบอร์ด ถ้าหากการถ่ายเทข้อมูลต้อง การสถานะรอ

IO CS16 (อินพุท) สัญญาณนี้เป็นตัวส่งมาบอกเมนบอร์ดว่าอินพุท/เอาต์พุตต้องการสถานะรอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น เมื่ออนุญาตให้เผยแพร่ลงเว็บไซต์ของทางบริษัทฯ ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CLK (เอาท์พุท) เป็นสัญญาณนาฬิกาของระบบ ในกรณีของไอบีเอ็มเอที จะส่งสัญญาณนี้เป็นสัญญาณขนาน 6 MHz โดยมีช่วงเวลาประมาณ 167 นาโนวินาที สัญญาณเป็นรูปสี่เหลี่ยมมี duty cycle 50 เปอร์เซ็นต์ สัญญาณนี้มีจุดมุ่งหมายเพื่อใช้ในการซิงโครไนส์ระบบ มิได้มีจุดมุ่งหมายสำหรับให้ใช้เป็นฐานเวลา

RESET DRV (เอาท์พุท) สัญญาณนี้ใช้สำหรับรีเซ็ตระบบในขณะที่เปิดเครื่องหรือขณะที่แหล่งจ่ายไฟเลี้ยงขาดหรือไฟตก สัญญาณนี้จะแอกทีฟเมื่อเป็นลอจิก "1"

SD0-SD15 (อินพุท/เอาท์พุท) เป็นสัญญาณข้อมูลขนาด 16 บิต ที่ใช้ติดต่อกับหน่วยความจำไมโครโปรเซสเซอร์ และอุปกรณ์อินพุท/เอาท์พุท บิต D0 เป็นบิตที่มีนัยสำคัญน้อยที่สุดในการติดต่อกับอุปกรณ์บางอย่างที่ต้องใช้ 8 บิต จะมีวิธีการแปลงบิตข้อมูลจาก SD8-SD15 เข้ามาใน 8 บิตล่างได้ เพื่อให้การติดต่อเป็นไปได้ทั้งแบบ 16 บิตและ 8 บิต

BALE (เอาท์พุท) เป็นสัญญาณที่ใช้สำหรับการแลตซ์แอดเดรสของระบบ สัญญาณนี้มาจาก 82288 ตัวควบคุมบัสสัญญาณที่จะใช้แลตซ์แอดเดรสเมื่อเปลี่ยนจาก "1" กับ "0" และสัญญาณนี้จะได้รับการทำเป็น "1" ขณะที่กำลังทำดีเอ็มเอ

I/O CHK (อินพุท) สัญญาณตรวจสอบของอินพุท/เอาท์พุท เพื่อบอกข้อมูลกับระบบเช่นเดียวกับการตรวจสอบพาริตี ดังนั้นถ้าอินพุท/เอาท์พุทมีข้อผิดพลาด สัญญาณนี้จะแอกทีฟ เพื่อให้ส่งสัญญาณเตือนในลักษณะ parity error

I/O CHRDY (อินพุท) สัญญาณนี้จะได้รับการทำให้เป็น "0" ด้วยหน่วยความจำหรืออุปกรณ์อินพุท/เอาท์พุท การใช้สัญญาณนี้เพื่อให้อุปกรณ์อินพุท/เอาท์พุทที่เข้าจะติดต่อกับระบบด้วยการส่งสัญญาณมายังซีพียู เพื่อซิงโครไนส์ระบบได้

IRQ3-IRQ7, IRQ9-IRQ12 และ IRQ14-IRQ15 (อินพุท) สัญญาณอินเทอร์รัพต์เหล่านี้ต่อเข้าเป็นสัญญาณอินพุท 8259A สองตัวเพื่อให้สัญญาณ INT เข้าสู่ไมโครโปรเซสเซอร์ การจัดลำดับความสำคัญเป็นไปตามที่กล่าวมาแล้วในเรื่องของวงจรรีพอร์ต โดยที่ IRQ7 มีลำดับความสำคัญน้อยที่สุด IRQ8 มีลำดับความสำคัญสูงสุด IRQ8 ใช้สำหรับสัญญาณนาฬิกาที่กำหนดเวลาจริง

IOR (อินพุท/เอาท์พุท) สัญญาณอ่านอินพุท/เอาท์พุทเป็นสัญญาณที่ส่งมาจากซีพียู การควบคุมสัญญาณนี้มาจาก 80286 และดีเอ็มเอคอนโทรลเลอร์ สัญญาณนี้แอกทีฟด้วยลอจิก "0"

IOW (อินพุท/เอาท์พุท) สัญญาณเขียนข้อมูลลงบนอุปกรณ์อินพุท/เอาท์พุท สัญญาณนี้ควบคุมจากไมโครโปรเซสเซอร์หรือดีเอ็มเอคอนโทรลเลอร์ สัญญาณนี้แอกทีฟด้วยลอจิก "0"

เอกสารอ้างอิง

- [1] ยืน ภู่วรวรรณ และ ดร.ชัยยงค์ วงศ์ชัยสุวัฒน์ "เทคโนโลยีเมโครคอมพิวเตอร์ 16 บิท"
สำนักพิมพ์ซี เอ็ด
- [2] คู่มือเทียบไอซี TTL สำนักพิมพ์ซี เอ็ด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ขอขอบคุณพี่แฟรงค์ที่ช่วยวาดวงจรให้ ขอขอบคุณน้องและพี่ศรีที่ช่วยพิมพ์รายงานให้ และสุดท้าย
ขอขอบคุณ อ. เกียรติไกร วงศ์โรจน์ภรณ์ ในฐานะที่เป็นอาจารย์ที่ปรึกษา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5408/7408: Quadruple 2-Input Positive-AND Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL											
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package									
	C	P	M	ICF	C	P	M	ICF	C	P	M	ICF	C	P	M	ICF	C	P	M	ICF								
AIRCHILD	SN54S08	J	I	W					SN54LS08	J	I	W	SN5408	J	I	W												
	SN74S08	J	I	W					SN74LS08	J	I	W	SN7408	J	I	W												
MOTOROLA	FM54S08/FM54S08	D	I	W	FC74S08	D	I	W	FM54LS08/FM54LS08	D	I	W	FC74S08/FC74S08	D	I	W	FM5408/FM5408	D	I	W	FC7408/FC7408	D	I	W				
	FC74S08/FC74S08	D	I	W	FC74S08	D	I	W	FC74LS08/FC74LS08	D	I	W	FC74S08/FC74S08	D	I	W	FC7408/FC7408	D	I	W								
S.C.S.																												
PHILIPS																												
SIGNETICS																												
SIEMENS																												
FUJITSU																												
HITACHI																												
MITSUBISHI																												
NEC																												
TOSHIBA																												

Electrical Characteristics SN54LS08 SN74LS08

absolute maximum ratings over operating free-air temperature range

Supply voltage V _{CC}	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input clamp voltage	7V		SN74LS	0°C to 70°C
Storage temperature range	5.5V			-65°C to 150°C


recommended operating conditions

	SN54LS08			SN74LS08			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level input current I _{OH}			-400			-400	μA
Low-level input current I _{OL}			4			8	μA
Operating free-air temperature T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage			0.8	V	
V _I	Input clamp voltage	V _{CC} = MIN., I _I = -18 mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} = MIN., V _{IH} = 2V, I _{OH} = MAX.	2.7	3.4	V	
V _{OL}	Low-level output voltage	V _{CC} = MIN., V _{IH} = 2V, I _{OL} = 4mA	0.25	0.4	V	
I _I	input current at maximum input voltage	V _{CC} = MAX., V _I = 7V		0.1	mA	
I _{IH}	High-level input current	V _{CC} = MAX., V _{IH} = 2.7V		20	μA	
I _{IL}	Low-level input current	V _{CC} = MAX., V _{IL} = 0.4V		-0.4	mA	
I _{OS}	Short circuit output current *	V _{CC} = MAX.	54LS Family -20 74LS Family -20	-100	mA	
I _{CCOH}	Supply current	V _{CC} = MAX	Total, outputs high	2.4	4.8	mA
I _{CCL}	Supply current	V _{CC} = MAX	Total, outputs low	4.4	8.8	mA
I _{CC}	Supply current	V _{CC} = 5V.	Average per gate (50% duty cycle)	0.85	mA	
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _A = 25°C, C _L = 150 pF, R _L = 2kΩ		8	15	ns
t _{PLL}	Propagation delay time, high-to-low-level output	V _{CC} = 5V, T _A = 25°C, C _L = 150 pF, R _L = 2kΩ		10	20	ns

Pin Assignment (Top View)




positive logic
V = 4.5


Schematics (each gate)



7408 CIRCUIT



74LS08 CIRCUIT



54LS08 CIRCUIT

Resistor values shown are nominal and in ohms.

† For conditions shown as MIN or MAX, use the appropriate values indicated under recommended operating conditions.
‡ Typical values are at V_{CC} = 5V, T_A = 25°C.
* I_{OS}: more than one output should be shorted at a time, and for SN54S/74S duration of output short circuit should not exceed one second.

5421/7421 Dual 4-Input Positive-AND Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	M		CF	C	P		M	CF	C		P	M	CF		C	P	M
T.I.					SN54H21	J	J	WZ	SN54LS21	J	J	A								
FAIRCHILD					SN74H21	J	J	NJ	SN74LS21	J	J	A								
MOTOROLA					MC3111	L	D	FD												
N.S.C.					DM54H21	J	J	NJ	DM54LS21	J	J	A								
PHILIPS					N74H21	J	J		N74LS21	J	J	A	N7421							
SIGNETICS					S54H21	F	A	WZ												
SIEMENS					S74H21	F	A	WZ												
FUJITSU					MB614	D	M	L	74LS21											
HITACHI									HD74LS21											
MITSUBISHI									M55LS21											
NEC					μPB216	D	F	C												
TOSHIBA													T03421A							

Electrical Characteristics SN54LS21 SN74LS21

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	TV	Operating junction temperature range	SN54H [†]	-55°C to 125°C
Input voltage	TV		SN74H [†]	0°C to 70°C
Input current	5 V	Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54LS21			SN74LS21			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			-400			-400	mA
Low-level output current, I _{OL}			4			8	mA
Operating free-air temperature, T _a	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage		0.8		V
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18 mA		-1.5	V
V _{OH}	High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, I _{OH} = MAX	2	3.4	V
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IL} = V _{IL} max, I _{OL} = 4mA	0.25	0.4	V
I _I	input current at maximum input voltage	V _{CC} = MAX, V _I = 7V		0.1	mA
I _{IH}	High-level input current	V _{CC} = MAX, V _{IH} = 2.7V		20	μA
I _{IL}	Low-level input current	V _{CC} = MAX, V _{IL} = 0.4V		-0.4	mA
I _{OS}	Short circuit output current †	V _{CC} = MAX		-20	mA
I _{CCH}	Supply current	V _{CC} = MAX	Total outputs high	1.2	mA
I _{CCL}	Supply current	V _{CC} = MAX	Total outputs low	2.2	mA
I _{CC}	Supply current	V _{CC} = 5V	Average per gate (50% duty cycle)	0.85	mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5V, T _a = 25°C, C _L = 15pF, R _L = 2kΩ	8	15	ns
t _{PLL}	Propagation delay time, high-to-low-level output		10	20	ns



Pin Assignments (Top View)



positive logic
Y = ABCD

NC = No internal connection

Schematics (each gate)



Resistor values shown are nominal and in ohms.

† For conditions shown as MIN or MAX, use the appropriate values specified under recommended operating conditions.

‡ All typical values are at: V_{CC} = 5V, T_a = 25°C.

* Not more than one output should be shorted at a time, and for SN54H[†] and SN74H[†] duration of output short circuit should not exceed one second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานี้เท่านั้น ไม่อนุญาตให้ทำซ้ำโดยไม่ได้รับอนุญาตจากทางเรา

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5432/7432 Quadruple 2-Input Positive-OR Gate

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package	
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF
T.I.	SN54S32	J	D	WD					SN54LS32	J	D	WD	SN5432	J	D	WD				
	SN74S32	J	D	WD					SN74LS32	J	D	WD	SN7432	J	D	WD				
FAIRCHILD	FM54S32 / FM9532	W	D	F					FM54LS32 / FM95LS32	W	D	F	FM5432 / FM9532	W	D	F				
	FC74S32 / FC9532	W	D	F					FC74LS32 / FC95LS32	W	D	F	FC7432 / FC9532	W	D	F				
MOTOROLA									SN74LS32	J	D	WD								
N.S.C.									DM74LS32	J	D	WD	DM5432	J	D	WD	DM54LS32	J	D	WD
									DM54LS32	J	D	WD	DM74232	J	D	WD	DM74LS32	J	D	WD
PHILIPS	N74S32	J	D	WD					N74LS32	J	D	WD	N7432	J	D	WD				
SIGNETICS									N74LS32	J	D	WD	59432	J	D	WD				
													7432	J	D	WD				
SIEMENS													FLH631	J	D	WD				
FUJITSU									74LS32	J	D	WD								
HITACHI									HD74LS32	J	D	WD	-D7432	J	D	WD				
MITSUBISHI									M53LS32	J	D	WD								
NEC									74LS32	J	D	WD								
TOSHIBA									74LS32	J	D	WD								

Electrical Characteristics SN54LS32 SN74LS32

absolute maximum ratings over operating free-air temperature range

Supply voltage V _{CC}	7V	Operating free-air temperature range	SN54LS32	-55°C to 125°C
Input voltage	7V	temperature range	SN74LS32	0°C to 70°C
		Storage temperature range		-65°C to 150°C


recommended operating conditions 100% 100%

	SN54LS32			SN74LS32			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current I _{OH}			-400			-400	mA
Low-level output current I _{OL}			4			8	mA
Operating free-air temperature, T _A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage		0.8		V	
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18 mA		-1.5	V	
V _{OH}	High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, I _{OH} = MAX	2.7	3.5	V	
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IH} = V _{IH} max, I _{OL} = 4mA	0.25	0.4	V	
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V		0.1	mA	
I _{IH}	High-level input current	V _{CC} = MAX, V _{IH} = 2.7V		20	µA	
I _{IL}	Low-level input current	V _{CC} = MAX, V _{IH} = 0.4V		-0.4	mA	
I _{OS}	Short-circuit output current †	V _{CC} = MAX	74LS Family	-20	-100	mA
I _{COH}	Supply current	V _{CC} = MAX	Total, outputs high	3.1	6.2	mA
I _{COL}	Supply current	V _{CC} = MAX	Total, outputs low	4.9	9.8	mA
I _{CC}	Supply current	V _{CC} = 5V	Average per gate (50% duty cycle)	1.3		mA
t _{PLH}	Propagation delay time low-to-high-level output	V _{CC} = 5V, T _A = 25°C, C _L = 15pF, R _L = 2kΩ		14	22	ns
t _{PHL}	Propagation delay time high-to-low-level output	V _{CC} = 5V, T _A = 25°C, C _L = 15pF, R _L = 2kΩ		14	22	ns

Pin Assignment (Top View)




positive logic
A, B


Schematics (each gate)



5432 CIRCUIT



7432 CIRCUIT



LS32 CIRCUIT

† For short-circuit current, I_{OS}, use the appropriate value for the family.
‡ Typical values are at V_{CC} = 5V, T_A = 25°C.
§ Not more than one output should be shorted at a time.

5474/7474 Dual D-Type Positive-Edge-Triggered Flip-Flop with Preset and Clear

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL											
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package									
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF								
T.I.	SN54S74	J	D	WD	SN54H74	J	D	WD	SN54LS74	J	D	WD	SN5474	J	D	WD	SN54L74	J	D	WD	SN74S74	J	D	WD	SN74LS74	J	D	WD
FAIRCHILD	FM54S74/FM9574	D	D		FMS4H74/FM9H74	D	D		FMS4LS74/FM9LS74	D	D		F54S74/F59S74	D	D		F54L74/F59L74	D	D		F74S74/F79S74	D	D		F74LS74/F79LS74	D	D	
MOTOROLA																												
N.S.C.	DM74S74				DMS4H74	J	D	WD	DM54LS74	J	D	WD	DM5474	J	D	WD	DM54L74	J	D	WD	DM74L74	J	D	WD	DM74LS74	J	D	WD
PHILIPS	N74S74				GJ74H74	J	D	WD	N74LS74				FJ74S74															
SIGNETICS	SS4S74				SS4H74	F	1	A	CF	SN74LS74	A			SS474	F	1	A	CF										
SIEMENS																												
FUJITSU									74LS74				M5420	I														
HITACHI	HD74S74								HD74LS74				HD7474	H			HD74LS74											
MITSUBISHI	M74S74								M74LS74				M5207	M														
NEC	74S74								74LS74				μP5214															
TOSHIBA													TC1474A															

Electrical Characteristics SN54LS74 SN74LS74

absolute maximum ratings over operating free-air temperature range


Supply voltage V _{CC}	7V	Operating power temperature range	SN54LS74	-55°C to 125°C
Input voltage	5.5V	Storage temperature range	SN74LS74	-75°C to 150°C
		Storage temperature range		-65°C to 50°C

recommended operating conditions

	SN54LS74			SN74LS74			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current I _{OH}			-400			-400	mA
Low-level output current I _{OL}			8			8	mA
Pulse width t _p	Clock input	25	25				ns
	Preset or clear low	25	25				ns
Input setup time t _{su}	High-level data	25*	35*				ns
	Low-level data	20*	20*				ns
Input hold time t _{hd}		5*	5*				ns
Operating power temperature T _a	-55	125	0	70			°C

electrical characteristics over recommended operating free-air temperature range


PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH} High-level input voltage			2		V
V _{IL} Low-level input voltage				0.8	V
V _I Input clamp voltage	V _{CC} = MIN, I _I = -18 mA			-1.5	V
V _{OH} High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OH} = MAX	2.7	3.4		V
V _{OL} Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OL} = 4mA		0.25	0.4	V
I _I Input current at maximum input voltage	D, J, K, Clear			0.1	mA
	Preset	V _{CC} = MAX, V _I = 7V		3.2	mA
	Preset			0.2	mA
	Clock			0.1	mA
I _{IH} High-level input current	D, J, K, Clear			20	μA
	Preset	V _{CC} = MAX, V _I = 7V		40	μA
	Preset			40	μA
	Clock			20	μA
I _{IL} Low-level input current	D, J, K, Clear			-0.1	mA
	Preset	V _{CC} = MAX, V _I = 0.3V		-0.3	mA
	Clock			-0.4	mA
I _{OS} Short-circuit output current †	Series 54LS	V _{CC} = MAX		-20	mA
	Series 74LS			-20	mA
I _{CC} Supply Current (Average per flip-flop)	clock frequency	V _{CC} = MAX, S = 10 MHz		4	mA
			25	33	mA
t _{PLH}	from clear, preset or clock	V _{CC} = 5V, T _a = 25°C, C _L = 50 pF, R _L = 100 Ω		13	ns
t _{PHL}	from clear, preset or clock			25	ns



Functional Table

'74, '74A, 'LS74, 'S74 (See Note 2)

INPUTS			OUTPUTS			
PRESET	CLEAR	CLOCK	D	Q	Q̄	
L	H	X	X	H	L	
L	H	X	X	L	H	
L	L	X	X	H	H	
H	H	X	X	H	L	
H	H	X	L	L	H	
H	H	L	X	Q ₀	Q̄ ₀	



* For conditions shown as MIN or MAX, the test conditions are: V_{CC} = 5V, T_a = 25°C.
 † All voltage values are at V_{CC} = 5V, T_a = 25°C.
 ‡ Not more than the output speed specified at 10 MHz.
 § This applies to the edge of the clock pulse.
 ¶ This applies to the edge of the clock pulse.

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54125/74125 Quadruple Bus Buffer Gate with Three-State Output

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Tow-Power TTL				
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		
			C	P			M	CF			C	P			M	CF			C	P	M
T.I.													SN54125	J	I	N	W				
FAIRCHILD									F74LS125	P											
MOTOROLA									SN74LS125	P											
N.S.C.									DM54LS125	D			DM74125								
PHILIPS									N74LS125	D											
SIGNETICS													SN4LS								
SIEMENS													SN74LS								
FUJITSU																					
HITACHI													HD74125								
mitsubishi													MT4125								
NEC																					
TOSHIBA																					

Electrical Characteristics SN54LS125/SN74LS125


absolute maximum ratings over operating free-air temperature range

Supply voltage, VCC	TV	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	TV	Storage temperature range	SN74LS	0°C to 75°C
				-85°C to +150°C

recommended operating conditions

	SN54LS125			SN74LS125			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, VCC	4.5	5	5.5	4.75	5	5.25	V
High-level output current, IOH			-1			-2.6	mA
Low-level output current, IOL			12			24	mA
Operating free-air temperature, TA	-55		125	0		70	°C

Pin Assignment (Top View)




positive logic:
Y = A
Output "0" (disabled) when C is high

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage			0.8	V	
V _I	Input clamp voltage	VCC = MIN, I _I = -18 mA		-1.5	V	
V _{OH}	High-level output voltage	VCC = MIN, V _{IH} = 2 V, V _{IL} = 0.8 V, I _{OH} = MAX	54LS Family 2.0 74LS Family 2.4		V	
V _{OL}	Low-level output voltage	VCC = MIN, V _{IH} = 2 V, V _{IL} = 0.8 V, I _{OL} = MAX	0.35	0.5	V	
I _{O(off)}	Off-state (high-impedance state) output current	VCC = MAX, V _{IH} = 2 V, V _{IL} = 0.8 V		20	µA	
I _I	Input current at maximum input voltage	VCC = MAX, V _I = V _{IH}		0.1	mA	
I _{IH}	High-level input current	VCC = MAX, V _{IH} = 2.7 V		20	µA	
I _{IL}	Low-level input current	VCC = MAX, V _{IL} = 0.4 V		0.4	mA	
I _{OS}	Short-circuit output current *	VCC = MAX	54LS Fam., 80 74LS Fam., 40	225	mA	
I _{CC}	Supply current	VCC = MAX, DATA INPUT 0V, OUTPUT 0V		11	20	mA
t _{PLH}	Propagation delay time, low-to-high transition output	V _I = 0.5V, C _L = 45 pF		9	5	ns
t _{PHL}	Propagation delay time, high-to-low transition output	V _I = 0.5V, C _L = 45 pF		9	5	ns
t _{ZH}	Output enable time to high level	V _I = 2.5V, C _L = 25 pF		2	15	ns
t _{ZL}	Output enable time to low level	V _I = 2.5V, C _L = 25 pF		15	25	ns
t _{LZ}	Output disable time from high level	V _I = 0.5V, C _L = 25 pF		20	20	ns
t _{LZ}	Output disable time from low level	V _I = 0.5V, C _L = 25 pF		20	20	ns

Schematic (each gate)



125 CIRCUIT

† For conditions shown as MIN or MAX, the other parameters are typical.
‡ Typical values are at V_{CC} = 5V, T_A = 25°C.
* Not to be used for output current for more than 100 ns.

54138/74138 3-Line-to-8-Line Decoder

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			
		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF	
T.I.	SN54S138	J	D	W					SN54LS138	J	D	W									
	SN74S138	J	D	W					SN74LS138	J	D	W									
FAIRCHILD	74ALS138	J	D	W					74ALS138	J	D	W									
	74ALS138	J	D	W					74ALS138	J	D	W									
MOTOROLA																					
N.S.C.	DM74S138	J	D	W					DM74LS138	J	D	W									
PHILIPS	N74S138	J	D	W					N74LS138	J	D	W									
SIGNETICS	S54S138	J	D	W																	
	N74S138	J	D	W					N74LS138	J	D	W									
SIEMENS																					
FUJITSU									74LS138	J	D	W									
HITACHI									HO74LS138	J	D	W									
MITSUBISHI	M74S138	J	D	W					M74LS138	J	D	W									
NEC									74LS138	J	D	W									
TOSHIBA																					

Electrical Characteristics SN54LS138 SN74LS138

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	7V	Operating free-air temperature range	SN54LS138	-55°C to 125°C
Input voltage	7V	temperature range	SN74LS138	0°C to 70°C
		Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54LS138			SN74LS138			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			400			400	mA
Low-level output current, I _{OL}			4			8	mA
Operating free-air temperature, T _A	-55	125	0	70			°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER #	TEST CONDITIONS*	MIN	TYP†	MAX	UNIT		
V _{IH}	High-level input voltage		2		V		
V _{IL}	Low-level input voltage		0.8		V		
V _I	Input clamp voltage	V _{CC} = MIN, I _I = -18 mA	1.5		V		
VOH	High-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{OL} = 0.8V, I _{OH} = 400 mA	SN54LS 2.5 SN74LS 2.7	3.4	V		
VOL	Low-level output voltage	V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OL} = 8 mA	0.35	0.5	V		
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 7V		0.1	mA		
I _{IH}	High-level input current	V _{CC} = MAX, V _I = 2.7V		20	µA		
I _{IL}	Low-level input current	V _{CC} = MAX, V _I = 0.8V		0.4	mA		
I _{OS}	Short-circuit output current †	V _{CC} = MAX	-20	-100	mA		
I _{CC}	Supply current	V _{CC} = MAX, Outputs enabled and open	5.3	70	mA		
t _{PLH}			2	13	70	ns	
t _{PHL}	from Binary select	V _{CC} = 5V T _A = 25°C C _L = 50pF R _L = 2kΩ		27	41		
t _{PLH}	to Any output		1	8	27	ns	
t _{PHL}					25	39	
t _{PLH}					2	18	ns
t _{PHL}	from Enable				21	32	
t _{PLH}	to Any output		1	17	26	ns	
t _{PHL}				25	33		

Pin Assignment (Top View)




positive logic: see function table

Function Table

ENABLE	INPUTS			OUTPUTS							
	G1	G2 ^a	SELECT	Y0	Y1	Y2	Y3	Y4	Y5	Y6	Y7
X	H	X	X	X	H	H	H	H	H	H	H
L	X	X	X	X	H	H	H	H	H	H	H
H	L	L	L	L	L	H	H	H	H	H	H
H	L	L	L	H	H	L	H	H	H	H	H
H	L	L	H	L	H	L	H	H	H	H	H
H	L	H	L	H	H	L	L	H	H	H	H
H	L	H	L	L	H	H	H	L	H	H	H
H	L	H	H	L	H	H	H	H	L	H	H
H	L	H	H	H	L	H	H	H	H	L	H

^a G2 = G2A = G2B
H = high level, L = low level, X = irrelevant

Functional Block Diagram



74LS138 DECODER DEMULTIPLEXER

† For conditions shown as MIN or MAX, the number in parentheses indicates the number of devices tested. †† Typical values are at V_{CC} = 5V, T_A = 25°C. ‡ Not more than one output should be enabled at a time. ††† Propagation delay time, low-to-high transition. †††† Propagation delay time, high-to-low transition.

54151 / 74151 8-Line-to-1-Line Data Selector/Multiplexer

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF		C	P	M/CF
T.I.	SN54S151	J	Q	W				SN54LS151	J	Q	W	SN54S151A	J	Q	W					
	SN74S151	J	Q	N				SN74LS151	J	Q	N	SN74S151A	J	Q	N					
FAIRCHILD	FC74S151	K	P	D				FM54S151/FM74S151	K	P	D	FM54S151A/FM74S151A	K	P	D					
MOTOROLA								MC74LS151	P	D		MC74S151	L	O						
								DM74LS151	D			DM74S151	J	Q	W					
N. S. C.	DM74S151		N	Q				DM54LS151	D			DM74S151	J	Q	N	W				
PHILIPS	N74S151		D					N74LS151	D			N74S151		D						
	S54S151											S54S151	F	Q	B	W				
SIGNETICS	N74S151							N74LS151	A	Q		N74S151	F	Q	B					
SIEMENS												FLY121		C						
FUJITSU								74LS151	M	D		MB445	D	M	Q					
HTACH	HD74S151		O	P	Q			HD74LS151	P	Q		HD74S151A/HD2549	O	P	Q					
MITSUBISHI	M55S151		P	Q				M74LS151	P	Q		M53351		P	Q					
NEC								74LS151	C	Q		μPB2151		D	Q					
AMD	AM54S151							AM54LS151	D											
	AM74S151							AM74LS151	D											

Electrical Characteristics SN54LS151A/SN74LS151A

absolute maximum ratings over operating free-air temperature range

Supply voltage, V _{CC}	TV	Operating free-air	SN54LS151	-55°C to 125°C
Input voltage	TV	temperature range	SN74LS151	0°C to 70°C
		Storage temperature range		-65°C to 150°C


recommended operating conditions

	SN54LS151A		SN74LS151A		UNIT	
	MIN	NOM MAX	MIN	NOM MAX		
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	V
High-level output current, I _{OH}			400		400	mA
Low-level output current, I _{OL}			4		4	mA
Operating free-air temperature T _A	-55		125	0	70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage			0.8	V
V _I	Input clamp voltage	V _{CC} =MIN, I _I =-18 mA		-1.5	V
V _{OH}	High-level output voltage	V _{CC} =MIN, V _{IH} =2V, V _{OL} =0.8V, I _{OH} =-400 μA	2.7	3.4	V
V _{OL}	Low-level output voltage	V _{CC} =MIN, V _{IH} =2V, V _{OL} =0.8V, I _{OL} =8 mA	0.35	0.5	V
I _I	Input current at maximum input voltage	V _{CC} =MAX, V _I =7V		0	mA
I _{IH}	High-level input current	V _{CC} =MAX, V _I =2.7V		20	μA
I _{IL}	Low-level input current	V _{CC} =MAX, V _I =0.4V		-0.4	mA
I _{OS}	Short-circuit output current*	V _{CC} =MAX		00	mA
				SN74LS	-20
				SN74LS	-20
I _{CC}	Supply current	V _{CC} =MAX. See Note	6.0	10	mA
t _{pLH}	from A, B, or C (4 levels)		27	43	ns
t _{pHL}	to output Y		18	30	ns
t _{pHL}	from A, B, C, or D (3 levels)		14	23	ns
t _{pHL}	to output W	V _{CC} =5V, T _A =25°C, C _L =15 pF, R _L =2kΩ	20	32	ns
t _{pHL}	from Strobe		26	42	ns
t _{pHL}	to output Y		20	32	ns
t _{pHL}	from Strobe		15	24	ns
t _{pHL}	to output W		18	30	ns
t _{pHL}	from D0 thru D7		20	32	ns
t _{pHL}	to output Y		16	26	ns
t _{pHL}	from E0 thru E15 or D0 thru D7		13	21	ns
t _{pHL}	to output W		12	20	ns


NOTE: I_{CC} is measured with the strobe and data select input at 4.5V, all other inputs and outputs open.



Function Table

INPUTS		OUTPUTS	
SELECT	STROBE	Y	W
C B A	S	L	H
X X X	H	L	H
L L L	L	D0	D6
L L L	L	D1	D7
L L H	L	D2	D3
L H L	L	D3	D5
L H L	L	D4	D4
H L L	L	D5	D5
H L L	L	D6	D6
H H H	L	D7	D7

H=high level, L=low level, X=irrelevant
D0, D1... D7=the level of the D respective input



† For conditions shown as MIN or MAX use the appropriate value specified under recommended operating conditions for the applicable device type.
‡ All typical values at V_{CC}=5V, T_A=25°C.
* Not more than one output should be shorted at a time.
• t_{pLH}=propagation delay time, low-to-high-level output
t_{pHL}=propagation delay time, high-to-low-level output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54245/74245 Octal Bus Transceivers with 3-state Outputs

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL			
	Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package			Device Type	Package		
		C	P	MCF		C	P	MCF		C	P	MCF		C	P	MCF		C	P	MCF
T. I.									SN54LS245											
FAIRCHILD									SN74LS245											
MOTOROLA																				
N. S. C.																				
PHILIPS																				
SIGNETICS																				
SIEMENS																				
FUJITSU																				
HITACHI																				
MITSUBISHI																				
NEC																				
TOSHIBA																				

Electrical Characteristics SN54LS245, SN74LS245

absolute maximum ratings over operating free-air temperature range

Supply voltage, VCC	7 V	Operating free-air temperature range	SN54LS	55°C to 125°C
Input voltage	7 V	temperature range	SN74LS	0°C to 70°C
		Storage temperature range		55°C to 150°C

recommended operating conditions


	SN54LS245			SN74LS245			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, VCC	4.5	5	5.5	4.75	5	5.25	V
High-level output current, IOH			12			-15	mA
Low-level output current, IOL			12			24	mA
Operating free-air temperature, TA	55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS†	SN74LS245		UNIT
		MIN	TYP‡	
V _{IH} High-level input voltage			2	V
V _{IL} Low-level input voltage			0.8	V
V _{IK} Input clamp voltage	VCC = MIN, I _I = 15 mA			-1.5
	Hysteresis (V _I - V _T) A or B input		0.2	0.4
V _{O1} High-level output voltage	VCC = MIN, V _{IH} = 2V, V _{IL} = V _{ILmax} , I _{O1} = 3 mA, I _{O1} = MAX	2.4	3.4	V
V _{O2} Low-level output voltage	VCC = MIN, V _{IH} = 2V, V _{IL} = V _{ILmax} , I _{O2} = 12 mA, I _{O2} = 24 mA	0.4	0.5	V
I _{OZH} Off-state output current, high-level voltage applied	VCC = MAX, V _O = 2.1 V		10	µA
I _{OZL} Off-state output current, low-level voltage applied	0 at 2V, V _O = 0.4V		-200	
I _I Input current at maximum input voltage	A or B DIR or \bar{O} VCC = MAX, V _I = 5.5V, V _I = 7V		0.1	mA
I _H High-level input current	VCC = MAX, V _{IH} = 2.7V		20	µA
I _L Low-level input current	VCC = MAX, V _{IL} = 0.4V		-0.2	mA
I _{CS} Short-circuit output current	VCC = MAX		-40	225
CO Supply current	Total, outputs high		48	70
	Total, outputs low		62	90
	Outputs at Hi-Z		64	95

switching characteristics VCC 5V, TA 25°C

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t _{PLH} Propagation delay time, low-to-high-level output	C _L = 45pF, R _L = 657Ω, See Note 2		8	12	ns
t _{PLL} Propagation delay time, high-to-low-level output			8	12	ns
t _{FZL} Output disable time to low level	C _L = 50pF, R _L = 657Ω, See Note 2		27	40	ns
t _{FZH} Output disable time to high level			25	40	ns
t _{PLZ} Output disable time from low level			15	25	ns
t _{PHZ} Output disable time from high level			15	25	ns



† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 ‡ Typical values are at VCC = 5V, TA = 25°C.
 § Not more than one output should be shorted at a time and duration of the short-circuit should not exceed 100 ns.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เฉพาะภายในเท่านั้น ไม่ควรเผยแพร่ให้บุคคลอื่นใดทราบ
 ไม่สามารถใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54373/74373 Octal D-Type Transparent Latches and Edge-Triggered Flip-Flops

	Schottky TTL		High-Speed TTL		Low-Power Schottky TTL		Standard TTL		Low-Power TTL	
	Device Type	Package	Device Type	Package	Device Type	Package	Device Type	Package	Device Type	Package
		C P M CF		C P M CF		C P M CF		C P M CF		
T.I.	SN54LS373	J			SN54LS373	J				
	SN74LS373	J			SN74LS373	J				
FAIRCHILD										
MOTOROLA										
N.S.C.										
PHILIPS										
SIGNETICS										
SIEMENS										
FUJITSU										
HITACHI										
MITSUBISHI										
NEC										
TOSHIBA										

Electrical Characteristics SN54LS373 SN74LS373

absolute maximum ratings over operating free-air temperature range

Supply voltage V _{CC}	7V	Operating free-air temperature range	SN54LS	-55°	125°
Input voltage	7V	Storage temperature range	SN74LS	0°C	70°C
				-65°C	50°C

recommended operating conditions

	SN54LS373			SN74LS373			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V _{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I _{OH}			5.5			5.5	mA
High-level output voltage, V _{OH}							V
Power dissipation, P _D							mW
Setup time, t _{setup}							ns
Hold time, t _{hold}							ns
Operating free-air temperature, T _A	-55		125	0		70	°C


electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
V _{IH}	High-level input voltage		2		V
V _{IL}	Low-level input voltage			0.8	V
V _{ICL}	Input clamp voltage	V _{OH} - 0.1 V, I _{OH} = 18 mA		1.5	V
V _{OH}	High-level output voltage	V _{CC} - 0.1 V, I _{OH} = 5.5 mA	2.4	3.1	V
V _{OL}	Low-level output voltage	I _{OL} = -24 mA	0.35	0.5	V
I _{OH}	Output current, high-state voltage applied	V _{OH} = 2.7 V		20	mA
I _{OL}	Output current, low-state voltage applied	V _{OL} = 0.2 V		20	mA
I _I	Input current at high-state voltage	V _{IH} = 2 V		0	mA
I _{IL}	Input current at low-state voltage	V _{IL} = 0.8 V		-0.4	mA
I _{CC}	Supply current	V _{CC} = 5 V, V _I = 0	30		mA
I _{DD}	Supply current	V _{CC} = 5 V, V _I = 0	24		mA

switching characteristics, V_{CC} = 5V, T_A = 25°C

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
t _{PLH}	0	1	V _I = 0, V _O = 50%		3	8	ns
t _{PLL}	1	0	V _I = 0, V _O = 50%		12	27	ns
t _{PHL}	1	0	V _I = 1, V _O = 50%		22	42	ns
t _{PHL}	0	1	V _I = 1, V _O = 50%		5	13	ns
t _{PLZ}	0	0	V _I = 0, V _O = 50%		25	35	ns
t _{PHZ}	1	1	V _I = 1, V _O = 50%		5	25	ns

Pin Assignments (Top View)



SN54LS373 (J)	SN74LS373 (J, N)
OUTPUT CONTROL	ENABLE
0	0
1	1
2	2
3	3
4	4
5	5
6	6
7	7
8	8
9	9
10	10
11	11
12	12
13	13
14	14
15	15
16	16

