



เครื่องรับสัญญาณดาวเทียม  
( SATELLITE RECEIVER )

โดย

นาย	ชชาติ	เสนาะล้ำ	34132147
นาย	นคินทร์	นุดคำแหง	34132151
นาย	อำนวยการ	ผลละออ	34132180
นางสาว	สุชาษา	สุธีรวัดนานนท์	34132181

อาจารย์ที่ปรึกษา

อ. ดลชัย สุขเจริญผล

ปฏิญานี้ฉบับนี้เป็นส่วนหนึ่งของการศึกษา

ตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต

สาขาเทคโนโลยีอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2535

## โครงการ

ชื่อปริญญาโท : เครื่องรับสัญญาณดาวเทียม

### ผู้จัดทำ

นาย	ชชาติ	เสนาะล้ำ	34132147
นาย	นรินทร์	นุดคำแหง	34132151
นาย	อำนาจ	ผลละอ	34132180
นางสาว	สุชานุช	สุธีรวพัฒน์	34132181

### อาจารย์ที่ปรึกษา

อาจารย์ ดลชัย สุขเจริญผล

คณะวิศวกรรมศาสตร์


ภาควิชาเทคนิคอุตสาหกรรม

สาขาเทคโนโลยีอิเล็กทรอนิกส์

สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง

## PROJECT

### SATELLITE RECEIVER



1. CHUCHART SANORLAM
2. NAKIN NUTCOMHANG
3. AMNUAY PHOLLAOR
4. SUTANUCH SUTEERAVATTANANONT

**Faculty of Engineering**

**Department of Industrial Technic**

**Major in Electronic Technology**

**King Mongkut's Institute of Technology Ladkrabang**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องรับสัญญาณดาวเทียม  
( SATELLITE RECEIVER )

ได้รับอนุมัติให้เป็นส่วนหนึ่งของ การศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต  
ปีการศึกษา 2535

คณะวิศวกรรมศาสตร์ ภาควิชาเทคนิคอุตสาหกรรม สาขาวิชาเทคโนโลยีอิเล็กทรอนิกส์  
สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง

คณะกรรมการตรวจสอบปริญญาบัตร

..... ประธานกรรมการ  
(.....)

..... กรรมการ  
(.....)

..... กรรมการ  
(.....)

..... กรรมการ  
(.....)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## วัตถุประสงค์

1. เพื่อศึกษาทฤษฎีการทำงานของเครื่องรับสัญญาณดาวเทียม
2. เพื่อศึกษาวิธีการออกแบบวงจรสนับสนุนต่าง ๆ ให้ทำงานถูกต้องตามต้องการ
3. เพื่อศึกษาวิธีการออกแบบโปรแกรมควบคุมการทำงานของ Z80 โดยใช้ภาษา Assembly



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญ

บทคัดย่อ	ก
บทที่ 1 บทนำ	1
บทที่ 2 หลักการทำงานของเครื่องรับสัญญาณดาวเทียม	22
บทที่ 3 VOLTAGE LEVEL CONTROL	26
บทที่ 4 IF AMP & LIMITTER	44
บทที่ 5 DETECTOR	47
บทที่ 6 การทำงานของวงจรต่าง ๆ	50
บทที่ 7 การทดลองและผลการทดลอง	61
บทสรุป	65
ภาคผนวก	A00
หนังสืออ้างอิง	

**เครื่องรับสัญญาณดาวเทียม**  
( satellite receiver )

นาย	ชูชาติ	เสนาะล้ำ	34132147
นาย	นรินทร์	นุดคำแหง	34132151
นาย	อำนาจ	ผลละอ	34132180
นางสาว	สุชานุช	สุธีรพัฒนานนท์	34132181

อ. คลชัย สุขเจริญผล อาจารย์ที่ปรึกษา ปีการศึกษา 2535

**บทคัดย่อ**

ปริญญานิพนธ์ฉบับนี้เป็นโครงการออกแบบ และสร้างเครื่องรับสัญญาณโทรทัศน์จากดาวเทียมในย่านความถี่ C band คือ 3.7-4.2 GHz โดยรับสัญญาณจากจานรับดาวเทียมผ่าน วงจรขยายสัญญาณรบกวนต่ำ (LOW NOISE AMPLIFIER -LNA) และวงจร DOWN CONVERTER ภาคแรก แปลงความถี่ลงมาเหลือ 1 GHz ส่งมายังเครื่องรับ ซึ่งมี RF AMP ขยายสัญญาณให้แรงขึ้น เพื่อมา Mix กับความถี่ Local Oscillator โดยมี Mixer แบบบาลานซ์ ได้สัญญาณความถี่กลาง 70 MHz ผ่าน IF AMP และภาค Limiter ความถี่ 70 MHz จะนำมาแยกสัญญาณคลื่นพาหะโดยผ่านวงจรดีเทค แบบ Quadrature Detector ซึ่งจะได้สัญญาณภาพและเสียง และสามารถเลือกช่องได้โดยใช้หลักการของ VCO โดยใช้ Software และ ET Board ผ่าน D/A Convertor หรือสามารถปรับด้วยมือ

## SATELLTE RECEIVER

MR	CHUCHART	SANORLAM	34132147
MR	NAKIN	NUTCUMHANG	34132151
MR	AMNUAY	PHOLLAOR	34132180
MISS	SUTANUCH	SUTEERAVATTANANONT	34132181

DOLCHAI SOOKCHAROENPHOL ADVISOR

### ABSTRACT

This thesis is the project about design and construction the television satellite receiver in range of C band that is 3.7-4.2 GHz. It received the microwave signal from parabola dish and then send to LNA and 1<sup>st</sup> stage down converter that reduce frequency to 1 GHz. The receiver is consist of RF-Amp which use to amplification signal from LNA and 1<sup>st</sup> stage down converter and Quadrature (90) hybrid mixer that use to mix input frequency from RF-Amp with local oscillator into IF-Amp 70 MHz and limiter. The base band demodulator is quadrature detector then can separate video and sound. And can select channel by VCO by the use of software and ET board and D/A convertor or by manual.




# บทที่ 1

## บทนำ (INTRODUCTION)

ในปัจจุบันระบบการสื่อสารดาวเทียมเป็นที่นิยมใช้กันมากทั่วโลก มีการส่งดาวเทียมขึ้นไปโคจรอยู่ในวงโคจรเป็นจำนวนนับร้อยดวง เนื่องจากระบบสื่อสารผ่านดาวเทียมมีข้อดีหลายอย่าง การทำงานมีพื้นที่ครอบคลุมส่วนต่างๆ ของพื้นผิวโลกได้กว้างแล้วแต่จะออกแบบระบบงานสายอากาศบนดาวเทียมให้เหมาะกับการใช้งาน ระบบสื่อสารดาวเทียมเหมาะที่จะใช้สำหรับการติดต่อสื่อสารระหว่างประเทศ ภายในประเทศ หรือใช้สำหรับการแพร่สัญญาณโทรทัศน์ ให้ครอบคลุมพื้นที่ต่างๆ นอกจากนี้ ระบบการสื่อสารดาวเทียมกำลังมีบทบาทในการพัฒนาประเทศไม่ว่าจะเป็นการสำรวจทรัพยากรธรรมชาติ การสำรวจภูมิประเทศ หรือการใช้งานทางด้านทหาร เป็นต้น

ระบบการสื่อสารโทรทัศน์ผ่านดาวเทียมนี้ มีส่วนประกอบพื้นฐาน 5 ส่วน ได้แก่ ส่วนแรก คือ *ห้องส่งหรือสถานีอวกาศต่างๆ* ซึ่งเป็นเจ้าของรายการต่างๆ ที่จะส่งออกแพร่ภาพ ส่วนที่สอง คือ *สถานีภาคพื้นดินของดาวเทียม* จะทำการมอดูเลทข่าวสารต่างๆ กับสัญญาณไมโครเวฟ ส่งออกไปยังดาวเทียม ส่วนที่สาม คือ *ดาวเทียม* ซึ่งทำหน้าที่เป็นสถานีทวนสัญญาณ โดยส่วนใหญ่จะอยู่ในวงโคจรที่เรียกว่า "วงโคจรค้างฟ้า" (Geostationary Orbit หรือ Geosynchronous Orbit) ซึ่งวงโคจรนี้จะอยู่ในแนวระนาบเดียวกับแนวเส้นศูนย์สูตร และอยู่เหนือพื้นโลกประมาณ 36,000 กิโลเมตร ซึ่งเปรียบเสมือนว่าดาวเทียมนี้จะอยู่นิ่งเมื่อเทียบกับพื้นโลก ส่วนที่สี่ คือ *ระบบเครื่องรับสัญญาณดาวเทียม* จะทำหน้าที่รับสัญญาณไมโครเวฟมาลง มาผ่านขบวนการนำสัญญาณภาพและสัญญาณเสียงกลับมา จากนั้นทำการมอดูเลทให้เป็นสัญญาณที่ใช้ในการแพร่ภาพโทรทัศน์ ส่วนที่ห้า คือ *เครื่องรับโทรทัศน์*

เครื่องรับสัญญาณดาวเทียม (Satellite Receiver) มีส่วนประกอบที่สำคัญดังแสดงในรูปที่ 1.1




รูปที่ 1.1 บล็อกไดอะแกรมของเครื่องรับสัญญาณดาวเทียม

เอกสารนี้เป็นเอกสารลิขสิทธิ์สำหรับการเรียนการสอนในหลักสูตรปริญญาโท สาขาวิศวกรรมโยธา คณะวิศวกรรมศาสตร์ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี หากมีการนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาตจากเจ้าของลิขสิทธิ์ ผู้ใช้จะรับผิดชอบต่อความเสียหายที่เกิดขึ้น

จากรูปที่ 1.1 แสดงบล็อกไดอะแกรมของเครื่องรับสัญญาณดาวเทียม ซึ่งมี ส่วนประกอบที่สำคัญ 4 ส่วน คือ

1. จานสายอากาศ
2. ตัวขยายสัญญาณที่มีสัญญาณรบกวนต่ำ (Low Noise Amplifier)
3. วงจรส่วนหน้า ซึ่งประกอบด้วยตัวแปลงความถี่ให้ต่ำลง (Down Converter) และตัวผสมสัญญาณ (Mixer)
4. วงจรส่วนหลัง ซึ่งเป็นตัวแยกสัญญาณภาพและสัญญาณเสียง ออกจากสัญญาณ IF

ในโครงการนี้ จะเป็นการจัดทำเครื่องรับสัญญาณโทรทัศน์ผ่านดาวเทียม ซึ่งเป็นการรับของระบบ TV Broadcasting โดยเราสามารถสร้างเครื่องรับสัญญาณจากดาวเทียมได้โดยตรง ในปัจจุบัน เราสามารถรับสัญญาณโทรทัศน์จากดาวเทียมได้ในย่าน C-Band (3702 MHz - 4178 MHz) ซึ่งประเทศของเราก็จะมีดาวเทียม ที่มีช่องความถี่ในย่าน C-Band ด้วย



## ระบบการรับสัญญาณดาวเทียม

### (1) ระบบ DBS และ TVRO

ความถี่ที่นิยมใช้กันอยู่ในการส่งสัญญาณของระบบโทรทัศน์ดาวเทียมมี 2 ย่าน คือ C Band และ Ku Band ซึ่งในช่วงแรกๆ ของการกระจายสัญญาณ เป็นการเชื่อมโยงระหว่างดาวเทียมกับสถานีแม่ข่าย CATV (โดยใช้ย่าน C Band แพร่กระจาย) ด้วยเหตุนี้ขนาดของจานรับสัญญาณ จึงไม่เป็นสิ่งสำคัญในการพิจารณาเลือกระบบ และที่ความถี่ต่ำกว่าจะใช้ต้นทุนที่ต่ำกว่า ในต้นปี 1980 ได้เริ่มมีการใช้ระบบ TVRO ซึ่งเป็นระบบโทรทัศน์ที่สามารถรับสัญญาณจากดาวเทียมโดยตรงในสหรัฐฯ ระบบนี้ใช้จานรับสัญญาณขนาดเส้นผ่านศูนย์กลาง 3 ถึง 4 เมตร และสามารถรับช่องสัญญาณมากกว่า 100 ช่อง ผ่านดาวเทียมมากกว่า 20 ดวง ระบบนี้ใช้เทคโนโลยี GaAs ซึ่งทำให้ระบบมีราคาไม่แพงสามารถแข่งขันในตลาดได้ เนื่องจากรายการโทรทัศน์อาจถูกส่งจากดาวเทียมในย่านความถี่ที่ต่างกัน ดังนั้นจึงเป็นสิ่งจำเป็นที่จานรับสัญญาณจะต้องสามารถเคลื่อนที่ได้ และระบบจะต้องรับได้ทั้ง C Band และ Ku Band

เนื่องจากระบบ TVRO ได้ถูกใช้ใน CATV และสถานีโทรทัศน์ที่เรียกเก็บเงินจากผู้รับโดยตรง ดังนั้นการ encryption จึงเป็นสิ่งสำคัญเพื่อป้องกันการลักลอบรับสัญญาณ เทคนิคที่นิยมใช้กันมากคือ VIDEO CIPHER ซึ่งผู้รับต้องมี descrambler จึงจะรับสัญญาณที่ถูกต้องได้

ระบบ DBS เป็นระบบที่ถูกออกแบบสำหรับการรับสัญญาณโทรทัศน์จากดาวเทียมโดยตรงโดยเฉพาะ ดังนั้นเรื่องของขนาดจานรับสัญญาณดาวเทียม จึงเป็นสิ่งที่สำคัญมาก โดยทั่วไปจานรับสัญญาณมีขนาดเส้นผ่านศูนย์กลาง 45-60 เซนติเมตร โดยระบบนี้ถูกใช้ครั้งแรกในประเทศญี่ปุ่น และได้เริ่มทดลองใช้ในยุโรปตะวันออกในปี 1989

ระบบ encryption เป็นสิ่งที่สำคัญมากในการที่จะให้ระบบ DBS คุ่มค่าในเชิงเศรษฐศาสตร์การลงทุน แม้ว่าเราจะมีระบบ VIDEO CIPHER อยู่แล้ว แต่ดูเหมือนว่าระบบนี้จะไม่เพียงพอสำหรับระบบ DBS ดังนั้นจึงได้ยังคงมีการวิจัยด้านนี้อยู่ นอกจากนี้ระบบ DBS ยังมุ่งในการพัฒนาคุณภาพสัญญาณภาพและเสียงให้ดียิ่งขึ้น อย่างเช่นในญี่ปุ่นได้ใช้ระบบ DBS นี้แล้ว ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บบเสียงดิจิทัลแบบ PCM ซึ่งให้คุณภาพเสียงเทียบเท่ากับ compact disc และในประ  
 เทศแถบยุโรปได้วางแผนใช้ระบบการส่งแบบ MAC (Multiple Analog Component)  
 เพื่อเพิ่มคุณภาพสัญญาณเสียงและภาพ ซึ่งจะทำให้ระบบนี้ได้รับความสนใจมากขึ้น

(2) เทคโนโลยี TVRO

a) ตัวปรับจานรับสัญญาณ (Antenna Actuators)

ในการรับสัญญาณดาวเทียมด้วยจานรับสัญญาณ 1 จานนั้น ต้องใช้ตัวปรับจานรับ  
 สัญญาณ เพื่อให้สามารถรับสัญญาณได้ตลอด โดยตัวปรับจานรับสัญญาณจะทำการติดตาม, ค้นหา  
 (trace) ดาวเทียมที่เป็น geo-synchronous

วิธีที่ง่ายที่สุดในการตั้งจานรับสัญญาณคือ การตั้งแบบ azimuth-  
 elevation ดังรูปที่ 1(a) ซึ่งมีตัวควบคุมมุม azimuth และตัวควบคุมมุม  
 elevation ในการ trace ดาวเทียมทุกดวงจำเป็นต้องมีตัวควบคุมมุมทั้งสอง ซึ่งใน  
 ทางปฏิบัติการตั้งจานรับสัญญาณแบบนี้ไม่ใช้ในระบบการรับสัญญาณโทรทัศน์จากดาวเทียม




รูปที่ 1 การตั้งจานรับสัญญาณ (a) การตั้งแบบ Azimuth-elevation  
 (b) การตั้งแบบ Polar

ระบบการรับสัญญาณดาวเทียมภายในบ้าน ใช้การติดตั้งจานรับสัญญาณแบบ  
 polar ซึ่ง beam ของสายอากาศสามารถ scan วงโคจรของดาวเทียมได้ทั้งหมด ดังใน  
 รูปที่ 1(b) จานรับสัญญาณหมุนรอบแกนขนานกับแกน polar ของโลก(แกนจากขั้วโลกเหนือ  
 ถึงขั้วโลกใต้) เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวปรับจานรับสัญญาณทำการควบคุมทางกล เพื่อให้จานรับสัญญาณสามารถทำการ trace ของดาวเทียม ตัวปรับจานรับสัญญาณมีหน้าที่ คือ ชັบทางกล และแสดงตำแหน่งการหมุนของจานรับสัญญาณ

ตัวปรับจานรับสัญญาณแบบลิเนียร์ (Linear actuator) ถูกนำมาใช้อย่างกว้างขวาง (รูปที่ 2(a)) จากรูปจะเห็นว่าแขนเชิงเส้น (linear arm) ถูก fix อยู่ระหว่างจานรับสัญญาณและเสาของมัน จุดอ่อนของตัวปรับจานรับสัญญาณแบบลิเนียร์ คือว่าในการเคลื่อนที่แบบลิเนียร์นั้น ไม่สามารถครอบคลุมย่านที่กว้างของมุมจานรับสัญญาณ



รูปที่ 2 Two most common actuators

ตัวปรับจานรับสัญญาณแบบ horizon-to-horizon (H-to-H actuator) มีจุดประสงค์เพื่อให้สามารถรับสัญญาณดาวเทียมครอบคลุมในย่านกว้างของ satellite arc ได้ (รูปที่ 2(b)) ในทางปฏิบัติแล้วตัวปรับแบบนี้สามารถปรับได้ 180 องศา ดังนั้นเป็นไปได้ที่จานรับสัญญาณดาวเทียมสามารถรับสัญญาณจากดาวเทียมได้ทั้งหมด ด้วยตัวปรับจานรับสัญญาณแบบนี้ต้องทำงานด้วยแรงหมุน ซึ่งแรงหมุนนี้จำเป็นต้องใช้ในการหมุนจานรับสัญญาณ ฉะนั้นมันจึงมีผิวภายนอกที่หนักแน่น , ละเอียด

### (b) เทคนิคการ SCRAMBLER (SCRAMBLING TECHNIQUES)

เทคนิค scrambling ต่างๆ ถูกใช้ในดาวเทียมและระบบเคเบิลทีวี เพื่อที่จะป้องกันการรับสัญญาณจากผู้ที่ไม่ได้เป็นสมาชิก เช่น ระบบโทรทัศน์ถ่ายทอดสัญญาณผ่านดาวเทียมจำเป็นต้องใช้เทคนิค scrambling ที่มีความปลอดภัยสูง รวมทั้งระบบการกระจายข้อมูลของทีวี descramble และระบบการเก็บค่าใช้จ่ายในการรับบริการ (ค่าสมาชิก) ก็ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใช้เทคนิคที่มีความปลอดภัยสูง เทคนิค scrambling นั้นต้องการที่จะรักษาความลับของสัญญาณให้สมบูรณ์ ซึ่งมันจะถูก emphasize (เน้น) จากจุดกระจายข้อมูล

ตารางที่ 1 วิธีการ scrambling

Low security	Entire Video waveform is inverted
Video Inversion	Video is randomly inversed. (Line or frame)
Interfering Carrier	Add interfering carrier in baseband between video and audio subcarrier
Horizonral Sync Suppression and shifring	6 dB reduction in voltage of horizontal
medium to high security	
Line Dicing	Digital video encryption Portion of scan line is removed and apliced
Digital Audio Encryption	e.g. M/A Cam Video Cipher

ในการ encryption สัญญาณภาพ ใช้เทคนิค scrambling แบบอนาล็อก เหตุที่เป็นเช่นนี้เนื่องจากการ encryption แบบดิจิตอลนั้น ทำได้ยาก ส่วนในการ encryption สัญญาณเสียง การให้การ encryption แบบดิจิตอล ซึ่งเป็นระบบที่มีไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความปลอดภัยสูง ในระบบที่ให้ความปลอดภัยสูงกว่านั้น ต้องการวงจร decoder ที่สมบรูณ์กว่านี้ และราคาสูง ฉะนั้นจึงต้องทำ compromise ให้เหมือนกัน เพื่อที่จะกำหนดระบบทั้งหมด

การ scrambling ต้องการที่จะกระจายข้อมูลที่สัมพันธ์กัน ในแต่ละ subscriber รวมถึงสัญญาณควบคุมตัวถอดรหัส ในการกระจายข้อมูล ทำได้โดยการผ่านดาวเทียม , การ์ด , หรือไม้ก่ทางสายโทรศัพท์


ระบบการ scrambling ที่มีความปลอดภัยสูงนั้น เป็นระบบที่จำเป็นต้องทำในรูปแบบของ VLSI เพื่อที่จะลดค่าใช้จ่ายของ decoder ส่วนบุคคล ฉะนั้นจึงเป็นเรื่องที่สำคัญที่จะต้องมึระบบมาตรฐานสำหรับตัวกระจายสัญญาณ (broadcasters)

### (3) เทคโนโลยี DBS

#### (a) PCM Audio (Japan DBS)

ระบบ DBS ของ NHK (Japan Broadcasting Corp.) ใช้การส่งสัญญาณเสียงแบบ PCM ซึ่งมอดูเลทแบบ QPSK (Quad Differential PSK) ดังนั้นในเครื่องรับ DBS ของญี่ปุ่น ส่วนที่สำคัญของวงจรภาคเสียง จะประกอบด้วย 3 ส่วนหลักๆ คือ

1. QPSK demodulator
2. ส่วนประมวลผลสัญญาณดิจิทัล
3. D/A convertor




รูปที่ 3 บล็อกไดอะแกรมของ PCM Audio

เอกสารนี้เป็นเอกสารลับที่มีความถี่ 5.7272 MHz ที่ได้ถูกมอดูเลตในรูปแบบของ QPSK ซึ่งไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใช้สัญญาณ 2 บิต ในการระบุเฟสที่เลื่อนไป (0 , 90 , 180 , 270 องศา) วิธีการนี้มีข้อดีที่ว่า การดีมอดูเลเตอร์ไม่จำเป็นต้องรู้เฟสสมบูรณ์ (absolute phase) ของสัญญาณพาห်ต่างๆ วิธีการดีมอดูเลเตอร์ที่นิยมใช้กันมากคือ Costas Loop ซึ่งได้แสดงในรูปที่ 4

หลังจากทำการดีมอดูเลทแล้ว สัญญาณ PCM จะต้องถูกประมวลผลทางดิจิทัลเสียก่อน แล้วจึงส่งไปยังภาค D/A Convertor ในการประมวลผลจะต้องประกอบด้วยขั้นตอนต่อไปนี้

- Descramble
- De-interleve
- Detect Control Code and appropriate mode
- Error Correction
- Companding



รูปที่ 4 บล็อกไดอะแกรมของ COSTAS loop

ข้อมูล PCM ที่ได้ประมวลผลทางดิจิทัลเรียบร้อยแล้ว จะถูกส่งไปยังภาค D/A convertor เพื่อทำการแปลงข้อมูลแบบดิจิทัลเป็นอนาล็อก ทำให้ได้สัญญาณเสียงที่สมบูรณ์

#### (b) ระบบ MAC

ในระบบการส่งแบบดั้งเดิม (NTSC PAL และ SECAM) มีขีดจำกัดและปัญหาหลายอย่าง ซึ่งจะปรากฏอย่างเด่นชัด ในการส่ง TV ผ่านดาวเทียม ดังนั้นจึงได้มีการพัฒนาวิธีการส่งแบบใหม่ที่ไม่จำกัดทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





ความพยายามที่จะพัฒนาระบบการส่งในรูปแบบดิจิทัล HDTV และระบบ MAC ซึ่งจะกล่าว  
ในขั้น

ข้อบกพร่องที่สำคัญอันหนึ่งของระบบการส่งแบบดั้งเดิม คือ สัญญาณ  
synchronization pulses ซึ่งใช้เวลาถึง 20% ของเวลาในการส่งทั้งหมด จึงทำให้  
เกิดการสูญเสียพลังงานโดยไม่จำเป็น

ข้อพิจารณาอีกอย่างในระบบดาวเทียม คือ สภาพแวดล้อมของการส่ง ซึ่งเต็มไปด้วยสิ่งรบกวน เมื่อทำการมอดูเลตแบบ FM , ไม่มีระบบการส่งดั้งเดิมแบบใดที่ถูกรบกวนแบบให้กระจายในสภาพแวดล้อมแบบนั้น ปัญหาของการส่งสัญญาณโทรทัศน์แบบดั้งเดิม อีกอันหนึ่งคือ เกิดการซ้อนกันของสัญญาณ chrominance และ luminance ทำให้เกิดปฏิกิริยา cross-chrominance, cross-color, cross-luminance

ปัญหาอีกอย่างหนึ่งจะเกิดขึ้นเมื่อพาหะย่อยของเสียงถูกส่งผ่านดาวเทียมพร้อมกับภาพ คือ สัญญาณเสียงที่ใช้กำลังไฟฟ้าส่วนใหญ่ของทรานส์มิตเตอร์ และเหลือกำลังไฟฟ้าสำหรับภาพเพียงเล็กน้อย เป็นผลให้คุณภาพของภาพตกลง



รูปที่ 5 MAC format on the time axis

ในระบบการส่งแบบ MAC ได้แก้ปัญหาเหล่านี้โดยการแยกสัญญาณเสียง, chrominance และ luminance ออกจากกันอย่างสมบูรณ์ โดยวิธีการมัลติเพล็กซ์ทางเวลา สิ่งที่แสดงในรูปที่ 5 ส่วนที่ตัวเครื่องรับจะมีหน้าที่ทำนายและประมวลผลสัญญาณแต่ละชนิด เพื่อให้แต่ละสัญญาณเริ่มที่เวลาเดียวกันเหมือนเดิม ด้วยวิธีการนี้ปฏิกิริยา cross-color และ cross-luminance จะถูกขจัดอย่างสมบูรณ์ นอกจากนี้การ synchronize จะเป็นแบบดิจิทัล ทำให้ใช้เวลาในการส่งทั้งหมดเพียง 0.2% เท่านั้น ส่วนสัญญาณเสียงก็จะถูกส่งแบบดิจิทัลด้วยเช่นกัน ทำให้ไม่จำเป็นต้องใช้คลื่นพาหะใดๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เราสามารถแบ่งระบบ MAC ออกเป็น 4 ชนิด โดยจำแนกตามวิธีการส่งสัญญาณเสียงดังแสดงในตารางที่ 2 การส่งสัญญาณเสียงในรูปแบบดิจิทัล ทำให้สามารถ encrypt สัญญาณเสียงได้ เป็นผลให้ข้อมูลในระบบปลอดภัยยิ่งขึ้น

ตารางที่ 2 สัญญาณเสียงในรูปแบบ MAC

	Freq. Multiplex	Time Multiplex
Base Band	A MAC	B MAC
RF	D MAC	C MAC

c) HDTV

HDTV เป็นรูปแบบของโทรทัศน์ ซึ่งถูกพัฒนาโดย NHK (ถูกเรียกว่า HVISION) ที่ให้ความละเอียดสูงถึง 1125 เส้น และมี aspect ratio เท่ากับ 9:16 (ตารางที่ 3) เนื่องจากระบบ HDTV บรรจุข่าวสารมากกว่าระบบเดิมถึง 5 เท่า และเพื่อที่จะส่งข่าวสารเหล่านั้นผ่านช่องสัญญาณดาวเทียม ซึ่งมีแบนด์วิธ 27. MHz เราจะต้องทำการลดแบนด์วิธของข่าวสารให้น้อยกว่า 9 MHz ในระบบ HDTV มีวิธีที่ทำสิ่งนั้น คือ MUSE ซึ่งสามารถลดแบนด์วิธลงเหลือ 8.1 MHz

ระบบ HDTV ในปัจจุบันยังมีปัญหาทางด้านราคาอยู่ เนื่องจากราคาที่สูงของระบบประมวลผลภาพดิจิทัล ซึ่งการพัฒนาทางด้าน VLSI เป็นหัวใจสำคัญในการแก้ปัญหา

ตารางที่ 3 Comparison of HIVISION and NTSC

	HIVISION	NTSC
Number of Scanning Line	1125	525
Aspect Ratio	9:16 (3:5:33)	9:12 (3:4)
Line Interlace Ratio	2:1	2:1
Field Repetition Frequency	60 Hz	60 Hz
Video Frequency Bandwidth	20 MHz	4.2 MHz
Audio Modulation	PCM	FM

(4) TVRO and DBS combined Receiver

ในประเทศแถบยุโรปและสหรัฐฯ นั้น เครื่องรับแบบ TVRO ส่วนใหญ่จะใช้ย่านความถี่ Ku-band และเนื่องจากระบบ DBS ถูกติดตั้งที่หลัง TVRO ดังนั้นจึงเป็นไปได้ที่จะรวมระบบ DBS เข้าในเครื่องรับระบบ TVRO (ในยุโรป , ความถี่ของระบบ TVRO อยู่ในช่วง 10.9 GHz - 11.7 GHz และ DBS ได้เพิ่มจาก 11.7 GHz เป็น 12.5 GHz) และจากแนวความคิดวิธีการ switching ระหว่าง TVRO และ DBS จึงเป็นสิ่งสำคัญ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ส่วนประกอบของระบบ (System Components)

### (1) Antenna

ลักษณะพิเศษของจานรับสัญญาณ DBS เกิดจาก polarization แบบวงกลม และ EIRP มีค่าสูง (Equivalent Isotropically Radiated Power) ของคลื่นที่แพร่กระจายจากดาวเทียม โดยที่ polarization แบบวงกลม จะถูกเปลี่ยนเป็น polarization แบบเส้นตรง โดยตัว converter ที่ถูกติดตั้งระหว่าง feed horn กับ LNB ซึ่งสิ่งนี้จะเพิ่มภาระให้แก่แขนของจานรับสัญญาณ จึงเป็นสิ่งที่จำเป็นและสำคัญมากที่จะต้องลดน้ำหนักและขนาดของ converter ลง รวมทั้งการออกแบบ polarization converter ด้วย เพราะมันจะช่วย blocking effect ในระบบ center-fed antenna ลดลง


ขนาดของจานในระบบนี้จะมีขนาดเล็กกระทัดรัด เนื่องจากค่า EIRP ที่สูงของ DBS ดังนั้นจานพาราโบลาจึงถูกเสนอ เพื่อหลีกเลี่ยง blocking และใน backfire helical feeder และ flat antennas ก็คาดว่าจะให้ผลเช่นเดียวกัน ซึ่งจะได้อธิบายต่อไป

#### a) Parabolic antenna

ประสิทธิภาพของ aperture ของจานรับสัญญาณเชิงพาราโบลาในช่วง 60 ถึง 70% เนื่องจากความไม่ไวต่อความถี่ของทั้ง feed horn และจานรับสัญญาณ มันจึงสามารถตอบสนองความถี่ย่านของ DBS ได้อย่างราบเรียบ จานสามารถสร้างได้จากทั้งโลหะอัด หรือ FRP (Fiber Reinforced Plastics) และถ้าใช้เหล็กกล้าเป็นวัสดุ มันจะถูกฉาบผิวหน้าด้วย zine phosphate เพื่อป้องกันสนิม

เราสามารถจำแนก polarization converter เป็น 2 แบบ คือ quarter wave-length plate และ helical antenna หลักการทำงานของแบบ quarter wave-length plate ถูกแสดงในรูปที่ 6 ส่วนอีกแบบจะแพร่กระจาย polarized wave เป็นรูปวงกลม ถ้าเราเลือกขนาดของเส้นผ่านศูนย์กลาง, pitch และไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความยาวของ helix ได้เหมาะสม งานรับสัญญาณแบบพาราโบลา เป็นงานรับสัญญาณที่ ถูกที่สุดนอกจากความน่าเชื่อถือของระบบ



รูปที่ 6 . Principle of a quarter-wave plate

### b) Flat Antenna

ในตลาด DBS ของญี่ปุ่นนั้น มี flat antenna อยู่มาก หลากหลายชนิด ซึ่ง ถูกจำแนกตาม feeding line และ radiating element ตัว feeder ประกอบด้วย metallic waveguide , triplate , suspended line หรือ microstrip line ส่วน radiator ประกอบด้วย microstrip patch , microstrip line หรือ slot บน บอร์ด PC หรือ metallic line

ในการใช้ patch antenna ร่วมกับ microstrip line จะให้ประสิทธิภาพ ต่ำ(ประมาณ 50%) เนื่องจาก feeder loss แต่ถ้าเราใช้ร่วมกับ triplate หรือ suspended line มันก็สามารถให้ประสิทธิภาพมากกว่า 60% ซึ่งรายละเอียดของสิ่ง เหล่านี้ถูกบรรยายใน "Planar antennas for satellite reception"

radial line slot antenna ประกอบด้วย metallic waveguide ได้ถูกทดสอบประสิทธิภาพ สายอากาศประเภทนี้ให้ประสิทธิภาพถึง 76%


polarization แบบวงกลม สามารถใช้กับคลื่นที่ถูก polarize แบบลิเนียร์ ให้ตั้งฉากซึ่งกันและกัน และต่างเฟส 90 องศา

### (1) LNB

LNB (Linear Noise Blockdown Converter) จะต่ออยู่กับเสาตัวพุด ของสายอากาศ โดยมันจะทำหน้าที่แปลงสัญญาณที่มีช่วงความถี่ 12 ถึง 11 GHz หนึ่ง ซึ่งตัวมันไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะต้องมีคุณสมบัติดังต่อไปนี้

- low noise
- high local frequency stability
- good air tightness
- small size and low price



รูปที่ 7 บล็อกไดอะแกรมของ LNB


รูปที่ 7 แสดงบล็อกไดอะแกรมของ LNB ซึ่งประกอบด้วย LNA (low noise amplifier) , image-rejection filter , OSC. mixer , IF amp. , DC power supply

a) LNA

ในการออกแบบ LNA จะต้องเลือกใช้ทรานซิสเตอร์ที่ดีที่สุด และมี noise น้อยที่สุด เพราะมันเป็นตัวกำหนดคุณสมบัติทาง noise (noise figure characteristic) ของระบบเครื่องรับ DBS อัตราขยายและคุณสมบัติทาง noise ต่อความถี่ถูกแสดงในรูปที่ 8 โดย A , B , C คือ ทรานซิสเตอร์แต่ละชนิด ที่ความถี่ 12 GHz อุปกรณ์ที่ดีที่สุดสำหรับทำ LNA คือ HEMT (High Electronic Mobility Transistor)


ในรูปที่ 9 แสดงผลกระทบของภาค mixer และ IF ต่อคุณสมบัติทาง noise เส้นทึบแสดง HEMT (NF = 1.1 dB , Ga = 10 dB) + GaAs FET (NF = 1.5 dB) เป็นไฮไลท์สีแดงในรูปที่ 9 ซึ่งเป็นการเปรียบเทียบว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2 dB ,  $G_a = 8 \text{ dB} * (N-1)$  , เส้นประสำหรับ GaAs FET ( $NF = 1.6 \text{ dB}$  ,  $G_a = 9 \text{ dB}$ ) + GaAs FET ( $NF = 2 \text{ dB}$  ,  $G_a = 8 \text{ dB}$ ) \* (N-1) ซึ่งรวม 0.15 dB ของ waveguide ต่อ microstrip line converter loss อยู่ด้วย และ N คือ จำนวนของภาคขยาย



รูปที่ 8

Gain and noise figure versus frequency for three typical transistor



รูปที่ 9

The overall noise figure of an LNB influenced by that of

the BPF, mixer and IFA การศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## b) Frequency conversion circuit


BPF (Band Pass Filter) , mixer และ OSC. สามส่วนนี้ประกอบกันเป็น frequency conversion circuit BPF ถูกใช้สำหรับการกีดสัญญาณภาพและสัญญาณรบกวนที่เหลือจากออสซิลเลเตอร์ โดยทั่วไปแล้ววงจร BPF ถูกสร้างจาก strip line จำนวน 3-5 ส่วน และถูกล้อมรอบด้วย cut off waveguide

mixer อาจจะเป็นชนิด single-ended หรือ single-balanced ในกรณีแรก mixer และ OSC. จะถูกต่อเข้าด้วย โดยผ่าน ring filter เพื่อที่จะลดการรบกวนของสัญญาณ RF สู่วงจรภาคต่อไป

โดยทั่วไปมักจะเลือกใช้ DRO เป็นวงจรออสซิลเลเตอร์ เพราะมีขนาดเล็กและราคาถูก ที่เอาต์พุตของวงจรจะถูกต่อเข้ากับ attenuator เพื่อปรับปรุงเสถียรภาพและ pulling figure

## c) คุณสมบัติของ LNB

โครงสร้างภายในของ LNB ถูกแสดงในรูปที่ 10 สัญญาณ RF จะเข้ามาที่ WRJ-120 waveguide และส่งต่อไปยัง microstrip line โดยผ่าน connector ที่ต่ออยู่ระหว่างตัวนำทั้งคู่




รูปที่ 10 the internal view of an LNB

เอกสารนี้เป็นเอกสารจริง LNA สำหรับ BPF และ mixer จะถูกประกอบรวมกันบนปรีนส์ ดังแสดงในไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 10 ขณะที่ DRO , IF amp. และ DC power supply จะถูกซ้อนไว้ได้ LNB board รูปที่ 11 บรรยายคุณสมบัติทางความถี่ต่ออัตราขยาย และ NF ของ LNB



รูปที่ 11 The overall frequency characteristic of gain and NF of a typical LNB

### (3) SATELLITE RECEIVER


รูปที่ 12 แสดงบล็อกไดอะแกรมของเครื่องรับสัญญาณดาวเทียม โดยหน้าที่ของมันคือ tuning , demodulation ขบวนการภาพและเสียง ในอดีตการ tuning โดยตรงได้ถูกใช้สำหรับระบบ C band ดังนั้นเครื่องรับจะควบคุมออสซิลเลเตอร์ ใน down converter แต่ในปัจจุบันนี้ระบบเครื่องรับส่วนมากทั้งแบบ C และ Ku band จะใช้ block down conversion technique เครื่องรับจึงมีออสซิลเลเตอร์แบบแปรค่าได้ และทำการ tune เอาช่องสัญญาณที่ไม่ต้องการจาก IF ทิ้งไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 รูปที่ 12 บล็อกไดอะแกรมของเครื่องรับ  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อผู้อื่นและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### a) Tuning Section

รูปที่ 13 แสดงบล็อกไดอะแกรมของส่วน tuning ออสซิลเลเตอร์จะทำงานที่ความถี่สูงกว่าช่องสัญญาณที่ถูกเลือก โดยความถี่ IF อันดับ 2 ปกติความถี่ IF อันดับ 2 จะเลือกใช้ความถี่แบนด์ 70 MHz , 140 MHz หรือ 400 MHz โดยพิจารณาตามสัญญาณภาพ ออสซิลเลเตอร์นี้ สามารถทำให้มีสเถียรภาพดี โดยการปรับระบบ PLL synthesizer



รูปที่ 13 บล็อกไดอะแกรมของส่วน tuning ของเครื่องรับ

### b) 2nd IF filter

ตัวกรองสัญญาณ IF เป็นส่วนที่สำคัญที่สุดในการกำหนดคุณสมบัติของเครื่องรับ สำหรับตัวอย่าง อัตราส่วน C/N ที่จะเข้าสู่ส่วนดีเทคเตอร์ จะถูกกำจัดโดย IF filter bandwidth

นอกจากนี้มันยังมีผลกระทบต่อ BER (Bit Error Rate) ในกรณีของการมอดูเลตแบบดิจิตอล ในปัจจุบัน SAW , dielectric filter หรือ helical filter ได้ถูกใช้เป็น IF filter อย่างแพร่หลาย โดยที่ SAW ให้คุณสมบัติที่ดีที่สุด และมีราคาสูงที่สุดเช่นเดียวกัน

### c) AGC

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ เป็นส่วนสำคัญและถูกดำเนินการใน RF หรือ IF amplifier ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มี 2 วิธีที่นิยมใช้ใน AGC คือ การเปลี่ยนจุดการทำงานของวงจรรขยาย และการปรับค่า insertion loss ด้วย PIN diode โดยแบบหลังจะให้คุณสมบัติการส่งที่ดีกว่า

d) Threshold Extension Technique


ในสัญญาณ FM ขณะที่สัญญาณอินพุตลดลง อัตราส่วน S/N จะตกลงอย่างรวดเร็วจากระดับที่แน่นอน ระดับนี้ถูกเรียกว่าระดับ threshold ดังแสดงในรูปที่ 14 ระดับ threshold คือ ระดับที่มีระดับสัญญาณสูงสุดเท่ากับระดับสัญญาณ noise สูงสุด และถูกแสดงโดย

$$P_c/N_r = P_c/KT_RBF = 9 \text{ dB}$$

- ซึ่ง
- $P_c$  คือ ระดับสัญญาณที่รับเข้ามา
  - $N_r$  คือ noise power
  - $T_R$  คือ system noise temperature of the receiver
  - $F$  คือ noise figure
  - $B$  คือ bandwidth

B ถูกกำหนดโดยกฎของ CARSON :  $B = \Delta F + 2f_m$  ที่ซึ่ง  $f_m$  คือ ความถี่สูงสุดของสัญญาณ baseband และ  $\Delta F$  คือ การเปลี่ยนแปลงของความถี่ ถ้าเครื่องรับสามารถรับแบนด์วิธที่แคบกว่าค่า B แล้วเราจะได้ threshold extension และระบบต่อไปนี้จะถูกพัฒนาขึ้นเพื่อจุดประสงค์ดังกล่าว


1. Frequency Feedback System
2. Tracking Filter System
3. PLL System



รูปที่ 14 ระดับ threshold ในการมอดูเลตแบบ FM

แล้วต่อไปนี่คือข้อสรุปย่อๆในแต่ละระบบ

### 1. FM Negative Feedback System [1]




รูปที่ 15 Block diagram of a FM negative feedback demodulator

บล็อกไดอะแกรมของวงจรนี้จะแสดงในรูปที่ 15 เอาต์พุตของ FM detector จะไปควบคุม VCO ให้ติดตามการเปลี่ยนแปลงความถี่ของสัญญาณอินพุต ลักษณะการทำงานแบบนี้เรียกว่า "การป้อนกลับแบบลบ" และโดยวิธีนี้เอาต์พุตของ mixer จะถูกกดทางความถี่ นั่นคือ การเปลี่ยนแปลงทางความถี่ ( $\Delta F_3$ ) จะถูกกดจากสัญญาณอินพุตดั้งเดิม ด้วยวิธีนี้ bandwidth ของวงจร IF จะถูกทำให้ลดลง ซึ่งมีความสัมพันธ์ดังนี้

$$\Delta F_3 = \Delta F_1(1 + K_1K_2G)$$

จะเห็นว่าถ้ามีการเพิ่มอัตราขยายของลูบ bandwidth ของวงจร IF จะลดลง ซึ่งให้ผลลัพธ์เป็น threshold extension การลด bandwidth จะต้องไม่มากเกินไป เพราะจะทำให้การหน่วงของสัญญาณ FM เพิ่มขึ้น และลูบจะไม่เสถียรภาพ ถ้ากำหนดให้อัตราขยายลูบมากเกินไป noise จะปรากฏในเอาต์พุตของลูบ และระดับ threshold จะถูกทำให้เสีย


### 2. Tracking Filter System [2]



รูปที่ 16 Block diagram of a tracking filter demodulator

บล็อกไดอะแกรมแสดงในรูปที่ 16 ซึ่งมีหลักการทำงานตรงกันข้ามกับ FM feedback system ความถี่ center ของ IF filter ถูกสร้างให้ติดตามความถี่อินพุต ดังนั้นในการลดแบนด์วิธของ tracking filter จะทำให้เกิด threshold extension ถ้าแบนด์วิธของ tracking filter ถูกทำให้แคบ การหน่วงสัญญาณจะเพิ่มขึ้น และทำให้สัญญาณเสียง ซึ่งถูกมอดูเลตเสียไป ค่าหน่วงเวลาของ tracking ควรจะน้อยกว่า 30 nS ระบบนี้มีข้อดีตรงที่ว่า ง่ายกว่าระบบแรก

### 3. PLL System [3]



รูปที่ 17 Block diagram of a PLL demodulator

บล็อกไดอะแกรมแสดงดังในรูปที่ 17 ความถี่ของ VCO จะถูกควบคุมให้ inphase กับสัญญาณอินพุตเสมอ loop filter ถูกออกแบบเพื่อที่จะให้ความถี่ baseband ผ่านไปได้เท่านั้น ดังนั้น loop filter จะทำงานเหมือน IF filter ซึ่งทำให้เกิด threshold extension

ระบบทั้งสามนี้เป็นเทคนิคซึ่งถูกใช้บ่อย โดยทั่วไปแล้วระดับของ extension ในระบบโทรทัศนส์ขาวดำอยู่ที่ 4 dB และประมาณ 1-2 dB สำหรับระบบโทรทัศนส์สี

## บทที่ 2


### หลักการทํางานของ เครื่องรับสัญญาณดาวเทียม

ในบทนี้จะกล่าวถึง หลักการทํางานเบื้องต้นของเครื่องรับสัญญาณโทรทัศน์ผ่านดาวเทียม หรือ TVRO (Television Receive Only) โดยรับสัญญาณที่ส่งจากดาวเทียมโดยตรง ซึ่งมีความแรงของสัญญาณน้อยมาก คือ จะอยู่ในช่วง  $10^{-12}$  วัตต์ เนื่องจากมีระยะทางไกลมาก และขนาดของแหล่งจ่ายที่มีจำกัด ซึ่งพลังงานบนดาวเทียมในแต่ละทรานสปอนเดอร์ (transponder) จะให้เอาท์พุทได้เพียงประมาณ 5 วัตต์ ดังนั้นจานสายอากาศของเครื่องรับ จึงจำเป็นต้องใช้แบบที่มีอัตราการขยายสูง ซึ่งได้แก่ จานสายอากาศแบบพาราโบลิก ซึ่งเป็นส่วนที่สำคัญส่วนแรกของการรับสัญญาณจากดาวเทียม เพื่อที่จะทำการขยายสัญญาณที่อ่อนมากๆ นี้ ให้มีขนาดของสัญญาณแรงเพียงพอที่จะส่งให้กับภาคอื่น เพื่อทำการแยกเอาสัญญาณภาพและสัญญาณเสียงออกมา ซึ่งเราสามารถเขียนบล็อกไดอะแกรมของเครื่องรับสัญญาณโทรทัศน์ผ่านดาวเทียมได้ ดังรูปที่ 2.1

บล็อกไดอะแกรมของเครื่องรับสัญญาณโทรทัศน์ผ่านดาวเทียม มีส่วนประกอบที่สำคัญ 4 ส่วน คือ

ส่วนแรก	จานสายอากาศ
ส่วนที่สอง	วงจรขยายสัญญาณที่มีสัญญาณรบกวนต่ำ (LNA : Low Noise Amplifier)
ส่วนที่สาม	วงจรส่วนหน้า (Down Converter) จะประกอบด้วยวงจรขยายสัญญาณ RF , วงจรมิกเซอร์ (Mixer) , วงจรออสซิลเลเตอร์ (Oscillator) และวงจรจูนด์ (tuned)
ส่วนที่สี่	วงจรส่วนหลัง จะประกอบด้วย วงจรขยายความถี่กลาง (IF Amplifier) , วงจรฟิลเตอร์ (Filter) , วงจรดีเทคเตอร์ (Detector)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Title: SATELLITE RECEIVER

Size	Number	Revision
A4	BLOCK DIAGRAM	1
Date:	2-APR 1993	
File:	B: BLOCK/2	
Drawn By:	Sheet of	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากบล็อกไดอะแกรม ในรูปที่ 2.1 แสดงการทำงานของเครื่องรับสัญญาณโทรทัศน์ผ่านดาวเทียม โดยเริ่มจากสัญญาณไมโครเวฟขาลง จากสายอากาศ จะหันตรงไปยังดาวเทียมที่ต้องการรับ และทำหน้าที่สะท้อนสัญญาณไปยังจุดโฟกัส แล้วส่งผ่านท่อนำคลื่น (wave guide) ไปยังวงจรถยายสัญญาณความถี่สูง. ซึ่งมีสัญญาณรบกวนน้อยมาก


**วงจรถยายสัญญาณรบกวนต่ำ (LNA : Low Noise Amplifier)** ทำหน้าที่ขยายสัญญาณที่ถูกส่งมาจากท่อนำคลื่น เพื่อขยายสัญญาณให้มีกำลังสูงขึ้น โดยคุณสมบัติของวงจรถยายสัญญาณรบกวนต่ำ (LNA) มีความสัมพันธ์กับขนาดของจานสายอากาศโดยตรง คือ ถ้าเราเลือกใช้จานสายอากาศขนาดเล็ก ก็ต้องเลือกวงจรถยายสัญญาณรบกวนต่ำ ที่มีคุณสมบัติพิเศษตามปกติแล้ว เราจะพิจารณาขนาดของจานสายอากาศก่อน แล้วจึงแปรค่าคุณสมบัติของวงจรถยายสัญญาณรบกวนต่ำตามไป สัญญาณที่ออกจากวงจรถยายสัญญาณรบกวนต่ำนี้ จะถูกส่งไปยังวงจรส่วนหน้า

**วงจรส่วนหน้า หรือ วงจรแปลงความถี่ต่ำ (Down Converter)** ซึ่งจะทำหน้าที่แปลงความถี่จากย่านไมโครเวฟ (C-Band) ลงมาที่ความถี่ IF ในย่าน VHF หรือ UHF สำหรับโครงงานนี้ความถี่ IF จะมีค่าเท่ากับ 70 MHz จากนั้นสัญญาณถูกส่งไปยังวงจรส่วนหลัง

**วงจรส่วนหลัง** จะทำหน้าที่แยกสัญญาณภาพและสัญญาณเสียง ออกจากสัญญาณรวม (base band) โดยรับสัญญาณความถี่ IF 70 MHz จากวงจรส่วนหน้า แล้วผ่านเข้าวงจรถยายสัญญาณ IF เพื่อทำหน้าที่ขยายสัญญาณ IF 70 MHz นี้ให้มีความแรงของสัญญาณมากขึ้น และจะเป็นการเพิ่ม Signal to Noise ratio ให้มีค่าสูงขึ้นด้วย จากนั้นส่งเข้า วงจรแบนด์พาสฟิลเตอร์ เพื่อป้องกันสัญญาณจากภายนอกเข้ามา และเนื่องจากสัญญาณที่ผ่านแบนด์พาสฟิลเตอร์ จะถูกลดทอนโดยวงจรพาสซีฟฟิลเตอร์ ฉะนั้นจึงต้องทำการขยายอีกครั้งด้วย วงจรถยายสัญญาณ IF ตัวที่ 2 แล้วจึงส่งเข้า วงจรลิมิตเตอร์ (Limiter) เพื่อทำการขลิบสัญญาณที่ผ่านการขยายจากวงจรถยายขยาย IF ตัวที่ 2 โดยจะขลิบยอดสัญญาณ (clipping) ทั้งซีกบวกและซีกลบ เพื่อให้ขนาดของสัญญาณมีขนาดคงที่ แล้วสัญญาณนี้ก็จะถูกส่งเข้าไปยัง วงจรดีเทคเตอร์ (Detector) ซึ่งจะใช้การดีเทค (Detection) แบบ quadrature เพื่อที่จะทำการแยกสัญญาณรวม ออกจากสัญญาณพาหุ และสัญญาณรวมที่ดีเทคออกมาแล้ว ก็จะมาแยกสัญญาณเสียงออกจากสัญญาณภาพ โดยผ่าน วงจร Low-pass Filter เพื่อกันไม่ให้สัญญาณเสียงเข้ามารบกวน หลังจากนั้นก็จะเข้า วงจร Video de-emphasis เพื่อขยายระดับของสัญญาณ แล้วจึงขยายจนได้เป็นสัญญาณ video output ส่วนการดีเทคเตอร์สัญญาณเสียง เราจะใช้เฟสล็อก (Phase Lock



Loop) ในการติมอดุลสัญญาณ FM วงจรเฟสล็อกกลุ๊ปนี้ มักใช้เป็นไอซี โดยสัญญาณเบสแบนด์ (Baseband) จะผ่านฟิลเตอร์ 5-8 MHz ซึ่งสัญญาณจะต้องการที่ความถี่ 6.2 MHz และ 6.8 MHz มีแบนด์วิธ 250 KHz จะผ่านเข้าวงจรเฟสล็อกกลุ๊ป ซึ่งเราจะใช้เบอร์ NE 564 โดยจะทำหน้าที่ควบคุมคุณภาพแบบวงจรถัด ให้มีเสถียรภาพในการรับเสียงดีขึ้น เนื่องจากคลื่นพาหะย่อยจะมอดุลเลทให้มีช่องการแกว่งของความถี่เพียง 10% ของการมอดุลเลททั้งย่าน และถูกควบคุมการแกว่ง ดังนั้นการรับจะต้องควบคุมคุณภาพให้ดี การล็อกของเฟสล็อกกลุ๊ป จะสามารถทำ VCO (Voltage Control Oscillator) ย่อยๆ ขึ้น สามารถปรับความถี่ได้ โดยวารีแคปไดโอด ย่านที่ปรับ คือ 5-8 MHz ซึ่งหลังจากการปรับ subcarrier tuning ซึ่งการปรับแบบนี้ จะเป็นตัวช่วยปรับละเอียดให้เฟสล็อกกลุ๊ปเป็น AFC และตัดคลื่นรบกวนต่างๆ ซึ่งสัญญาณเสียงจะถูกแยกจากคลื่นพาหะ โดย RC Filter และสัญญาณจะถูกขยายก่อนที่จะส่งออกเป็นสัญญาณเสียง




## บทที่ 3

### VOLTAGE LEVEL CONTROL

การเลือกช่องของสัญญาณที่รับลงมาสามารถทำได้โดยใช้ Voltage Control Oscillator (VCO) โดยจะใช้ Software ที่เขียนขึ้นกับ ET board เป็นตัวสร้างระดับแรงดันที่จะป้อนให้กับ VCO แต่ระดับแรงดันที่ได้เป็นสัญญาณดิจิทัลจึงต้องทำการแปลงให้เป็นสัญญาณแอนะล็อกก่อน โดยใช้ IC เบอร์ 0808 เป็น D/A Converter

#### 3.1 DIGITAL-TO-ANALOG CONVERTERS (D/A)

DIGITAL-TO-ANALOG CONVERTER นี้จะเป็นรูปแบบการแปลงสัญญาณในโดเมนของดิจิทัล ไปอยู่ในโดเมนของแอนะล็อก โดยการนำค่าของสัญญาณดิจิทัลเป็นสัญญาณอินพุท เพื่อที่จะเป็นตัวกำหนดให้มีการกำหนดสัญญาณแอนะล็อก ซึ่งจะเป็นระดับหรือกระแส




รูปที่ 3.1 บล็อกไดอะแกรมการแปลง D/A 3 บิต

จากรูปที่ 3.1 แสดงการทำงานของบล็อกไดอะแกรม ของ 3-bit digital to analog converter ส่วนรูปที่ 3.2 เป็นลักษณะของ output ที่เป็นในทางอุดมคติ

D/A converter สามารถที่จะกำหนดโดยค่าของตัวเลขและขึ้นอยู่กับค่าของ accuracy และ temperature stability วิธีการในการทำ D/A converter ที่นิยมกันมากที่สุด มีอยู่ 2 วิธี คือ *weighted current source* และ *R-2R network*

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




FS = full scale

รูปที่ 3.2 คุณลักษณะทาง input/output ของ D/A converter ในทางอุดมคติ

### 3.1.1 WEIGHTED CURRENT SOURCE

weighted current source ใช้หลักการง่ายๆ โดยใช้ลักษณะของ voltage switching และรวมไปถึงการใช้เทคนิคของ current switching จากรูปที่ 3.3 จะเป็นตัวอย่างของการใช้ 3-bit D/A weighted voltage switching




รูปที่ 3.3 ตัวอย่าง 3-bit D/A converter

ในรูปที่ 3.3 จะใช้ switch เป็นการแทนค่าของ digital input ให้แก่ D/A converter เมื่อเรา open switch ทุกตัวนี้หมายถึง digital input คือ 000 ดังนั้น output voltage จะได้เท่ากับ 0 ถ้า close switch bit 0 นี้หมายถึง digital input คือ 001 และมี output ก็จะได้ค่าของ voltage คือ  $(R/4R)V_{REF}$  หรือ  $V_{REF}/4$  ถ้าลองให้ bit 0 และ bit 1 close แล้ว digital input คือ 011 voltage output คือ  $[(1/4R) + (1/2R)]RV_{REF}$  หรือ  $3V_{REF}/4$  สังเกตจากตารางที่ 3.1 จะแสดงให้เห็นความสัมพันธ์ระหว่าง digital input 3-bit (แบ่งออกเป็น 8 ระดับ) กับค่า voltage output

ตารางที่ 3.1 แรงดันทางเอาต์พุตแบบอนาล็อก สำหรับการแปลง D/A 3-bit


DIGITAL INPUT			ANALOG OUTPUT VOLTAGE
2	1	0	
0	0	0	0
0	0	1	$V_{REF}/4$
0	1	0	$V_{REF}/2$
0	1	1	$3V_{REF}/4$
1	0	0	$V_{REF}$
1	0	1	$5V_{REF}/4$
1	1	0	$3V_{REF}/2$
1	1	1	$7V_{REF}/4$

D/A converter ที่เปลี่ยนจากกระแสเป็นแรงดัน เช่น กระแสของ sine จะสามารถควบคุมได้ และต้องใช้ switching ที่มีความเที่ยงตรงสูง และเมื่อทำการแปลงค่าของกระแสเป็นแรงดันที่ output ดังนั้น weighted current source สามารถที่จะเข้ากันได้กับ weighted voltage source ดังแสดงในรูปที่ 3.4



รูปที่ 3.4 Weighted current source 3-bit D/A converter

weighted current source D/A converter ที่เป็น bipolar transistor จะถูกไบอัสให้  $V_b$  คงที่ และกระแสไหลผ่าน transistor ทั้งหมดก็ต้องคงที่ด้วย ถ้า logic input เป็นบวก (logic 1) กระแสจะไหลผ่าน transistor ทำให้เกิดผลรวมของกระแสที่จุดต่อ แต่ถ้า logic input เป็น "0" กระแสก็จะไหลผ่านลงกราวด์ ไปทำให้ไม่เกิดกระแสก็จะสามารถไปบวกกันได้ (กระแสเป็น "0") จากนั้นก็จะแปลงเป็น voltage โดยผ่าน OP-AMP.



Title **SATELLITE RECEIVER**

Size **A4** Number **D/A CONVERTOR** Revision

Drawn **29-MAR 1993** Sheet **of**  
 File: **VLC/1** Drawn By: **4**


### 3.1.2 NETWORK D/A CONVERTER

weighted current source มันจะเกิดปัญหาเมื่อเราใช้จำนวนมากๆ สำหรับผลบวกของแต่ละบิต ก็จะต้องการหาค่าของตัวต้านทานในเนทเวิร์ค สำหรับ 8-bit D/A ค่าของความต้านทานที่อยู่ระหว่าง R ถึง 128R จะต้องหาค่าของตัวต้านทานให้คลุมให้หมด ซึ่งเป็นการยากมากในการออกแบบ ทางเลือกอีกทางในการออกแบบ คือ การให้ R-2R ladder ซึ่งก็จะเป็นวงจรที่มีค่าความต้านทาน ที่ใช้ในทางปฏิบัติ จากรูปที่ 3.5 เป็นการแสดงลักษณะของ R-2R ladder D/A converter สามารถแสดงค่า R-2R ตาม junction (1-n) คือ 2R และแต่ละ junction จะแยกออกเป็นเลขไบนารี ที่ลดหลั่นลงมาตามลำดับ ดังรูปที่ 3.5 ถ้าเป็น transistor switch ผลรวมของกระแสก็จะอยู่ที่ junction เท่ากัน สำหรับจุดต่อทุกจุดถ้าให้เป็น logic "1" ผลรวมของกระแสทั้งหมด คือ

$$I_o = (V_{REF}/R)(2^{-1} + 4^{-1} + 8^{-1} + 16^{-1} + \dots + 2^{-n})$$

และเมื่อให้  $R_F$  ของ OP AMP. = R แล้วจะได้  $V_o$  คือ

$$V_o = V_{REF} (2^{-1} + 4^{-1} + 8^{-1} + 16^{-1} + \dots + 2^{-n})$$




รูปที่ 3.5 ลักษณะของ R-2R ladder D/A convertor

### 3.2 โปรแกรมที่ใช้ควบคุม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- FLOW CHART -



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกหรือทำซ้ำโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



-----  
 Input Filename : key.z80

Output Filename : key.obj

```

1          ;#####
2          ;##### DATA OUT 8 BIT TO VOLTAGE CONTROL LEVLE  ##:
3          ;##### IN SATELLITE RECIVER #####:
4          ;#####
5
6          0002          DIGIT EQU 02H
7          0001          SEG EQU 01H
8          0020          DATA0 EQU 20H
9          0023          WORD EQU 23H ;CONTROL WORD
10         0080          CONTWD EQU 80H
11         2A00          DISBUF EQU 2A00H
12         2A06          NUMBER EQU 2A06H
13         2000          ORG 2000H
14         ;#####
15         2000          3E 80          LD A,CONTWD
16         2002          D3 23          OUT (WORD),A
17         ;##### MAIN PROGAM #####:
18         2004          3E 52          LD A,52H
19         2006          D3 20          OUT (DATA0),A
20         2008          CD 83 20          L07 CALL KEYRELE
21         200B          CD 9B 20          L06 CALL SCANKEY
22         200E          79          LD A,C
23         200F          FE FF          CP OFFH
    
```

24	2011	CA 7D 20	JP	Z, L05
25	2014	FE 00	CP	00H
26	2016	CA 5C 21	JP	Z, OUT0
27	2019	FE 03	CP	03H
28	201B	CA 67 21	JP	Z, OUT1
29	201E	FE 06	CP	06H
30	2020	CA 72 21	JP	Z, OUT2
31	2023	FE 09	CP	09H
32	2025	CA 7D 21	JP	Z, OUT3
33	2028	FE 01	CP	01H
34	202A	CA 88 21	JP	Z, OUT4
35	202D	FE 04	CP	04H
36	202F	CA 93 21	JP	Z, OUT5
37	2032	FE 07	CP	07H
38	2034	CA 9E 21	JP	Z, OUT6
39	2037	FE 0A	CP	0AH
40	2039	CA A9 21	JP	Z, OUT7
41	203C	FE 02	CP	02H
42	203E	CA B1 21	JP	Z, OUT8
43	2041	FE 05	CP	05H
44	2043	CA BC 21	JP	Z, OUT9
45	2046	FE 08	CP	08H
46	2048	CA C7 21	JP	Z, OUTA
47	204B	FE 0B	CP	0BH
48	204D	CA D2 21	JP	Z, OUTB
49	2050	FE 0F	CP	0FH
50	2052	CA DD 21	JP	Z, OUTC
51	2055	FE 10	CP	10H
52	2057	CA E8 21	JP	Z, OUTD

53 205A นี้ FE 01 11 ที่สงวนไว้สำหรับการใช้งานที่ CP การศึกษา 11 H นั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54	205C	CA F3 21		JP	Z,OUTE
55	205F	FE 12		CP	12H
56	2061	CA FE 21		JP	Z,OUTF
57	2064	FE 15		CP	15H
58	2066	CA 09 22		JP	Z,DEC
59	2069	FE 16		CP	16H
60	206B	CA 11 22		JP	Z,INC
61	206E	E5	LH	PUSH	HL
62	206F	21 06 2A		LD	HL,NUMBER
63	2072	71		LD	(HL),C
64	2073	CD D5 20		CALL	CONVERT
65	2076	CD 2D 21		CALL	DISPLAY
66	2079	E1		POP	HL
67	207A	C3 08 20		JP	L07
68	207D	CD 2D 21	L05	CALL	DISPLAY
69	2080	C3 0B 20		JP	L06
70				;##### SUBPROGRAM KEYRELEASE #####	
71	2083	D5		KEYRELE	PUSH DE
72	2084	06 08	L02	LD	B,08H
73	2086	16 00		LD	D,00H
74	2088	CD 2D 21		CALL	DISPLAY
75	208B	7A	L03	LD	A,D
76	208C	D3 02		OUT	(DIGIT),A
77	208E	DB 02		IN	A,(DIGIT)
78	2090	E6 70		AND	70H
79	2092	FE 70		CP	70H
80	2094	20 EE		JR	NZ,L02
81	2096	14		INC	D
82	2097	10 F2		DJNZ	L03
83	2099	D1		POP	DE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

84 209A C9 RET
85 ;##### SUBPROGRAM SCANKEY #####
86 209B D5 SCANKEY PUSH DE
87 209C AF XOR A
88 209D D3 01 OUT (SEG),A
89 209F 06 08 LD B,08H ;NUM COLUME
90 20A1 0E 00 LD C,00H ;KEY
91 20A3 16 00 LD D,00H ;COLUME
92 20A5 7A L01 LD A,D
93 20A6 D3 02 OUT (DIGIT),A
94 20A8 DB 02 IN A,(DIGIT)
95 20AA E6 70 AND 70H ;MARK BIT
96 20AC FE 70 CP 70H
97 20AE C2 BB 20 JPNZ,LO4 ;LOKK PROSITION
98 20B1 14 L04 INC D ;CHANG COLUM
99 20B2 0C INC C
100 20B3 0C INC C
101 20B4 0C INC C
102 20B5 10 EE DJNZ LO1
103 20B7 0E FF LD C,OFFH
104 20B9 D1 POP DE
105 20BA C9 RET ;REGISTER C OUTPUT
106 20BB CD 4F 21 FIND CALL DELAY ;....BOUNCE
107 20BE 5F LD E,A
108 20BF DB 02 IN A,(DIGIT)
109 20C1 E6 70 AND 70H
110 20C3 BB CP E
111 20C4 C2 B1 20 JPNZ,LO4
112 20C7 CB 67 BIT 4,A
113 20C9 CA D3 20 JPNZ,END

```

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

114 20CC 0C INC C
115 20CD CB 6F BIT 5,A
116 20CF CA D3 20 JP Z,END
117 20D2 0C INC C
118 20D3 D1 END POP DE
119 20D4 C9 RET
120 ;##### SUBPROGRAM CONVERT NUM #####
121 20D5 DD E5 CONVERT PUSH IX
122 20D7 FD E5 PUSH IY
123 20D9 F5 PUSH AF
124 20DA C5 PUSH BC
125 20DB E5 PUSH HL
126 20DC DD 21 00 2A LD IX,DISBUF
127 20E0 FD 21 06 2A LD IY,2A06H ;NUMBER
128 20E4 06 03 LD B,03H
129 20E6 FD 7E 00 BEGIN LD A,(IY+0)
130 20E9 E6 0F AND OFH
131 20EB CD 12 21 CALL CALTABL
132 20EE DD 77 05 LD (IX+5),A
133 20F1 FD 7E 00 LD A,(IY+0)
134 20F4 CB 3F SRL A
135 20F6 CB 3F SRL A
136 20F8 CB 3F SRL A
137 20FA CB 3F SRL A
138 20FC CD 12 21 CALL CALTABL
139 20FF DD 77 04 LD (IX+4),A
140 2102 FD 23 INC IY
141 2104 DD 2B DEC IX
142 2106 DD 2B DEC IX

```

143 2108 นี้เป็น 10 DC ที่สงวนไว้สำหรับการใช้งานที่ DJNZ ก็ BEGIN ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



```

172 2141 D3 01          OUT (SEG),A
173 2143 CD 4F 21      CALL DELAY
174 2146 14           INC D
175 2147 DD 23        INC IX
176 2149 10 ED        DJNZ NXDGT
177 214B D1           POP DE
178 214C C1           POP BC
179 214D F1           POP AF
180 214E C9           RET
181                    ;##### SUBPROGRAM DELAY #####
182 214F F5           DELAY PUSH AF
183 2150 D9           EXX ;BC DE HL TO BC' DE' HL'
184 2151 01 5A 00     LD BC,0090
185 2154 0B           LOOP1 DEC BC
186 2155 78           LD A,B
187 2156 B1           OR C
188 2157 20 FB        JR NZ,LOOP1
189 2159 D9           EXX ;BC' DE' HL' TO BC DE HL
190 215A F1           POP AF
191 215B C9           RET
192                    ;##### CONDITION OUTPUT #####
193 215C 3E 00        OUTO LD A,00H ;DATA
194 215E 0E 00        LD C,00H
195 2160 6F           LD L,A
196 2161 61           LD H,C
197 2162 D3 20        OUT (DATA0),A
198 2164 C3 6E 20     JP LH
199 2167 3E 01        OUT1 LD A,01H
200 2169 0E 01        LD C,01H

```

201 216B 6F เอกสารที่สงวนไว้สำหรับการใช้งาน LD A, A เท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

202	216C	61		LD	H,C
203	216D	D3 20		OUT	(DATA0),A
204	216F	C3 6E 20		JP	LH
205	2172	3E 02	OUT2	LD	A,02H
206	2174	0E 02		LD	C,02H
207	2176	6F		LD	L,A
208	2177	61		LD	H,C
209	2178	D3 20		OUT	(DATA0),A
210	217A	C3 6E 20		JP	LH
211	217D	3E 03	OUT3	LD	A,03H
212	217F	0E 03		LD	C,03H
213	2181	6F		LD	L,A
214	2182	61		LD	H,C
215	2183	D3 20		OUT	(DATA0),A
216	2185	C3 6E 20		JP	LH
217	2188	3E 04	OUT4	LD	A,04H
218	218A	0E 04		LD	C,04H
219	218C	6F		LD	L,A
220	218D	61		LD	H,C
221	218E	D3 20		OUT	(DATA0),A
222	2190	C3 6E 20		JP	LH
223	2193	3E 05	OUT5	LD	A,05H
224	2195	0E 05		LD	C,05H
225	2197	6F		LD	L,A
226	2198	61		LD	H,C
227	2199	D3 20		OUT	(DATA0),A
228	219B	C3 6E 20		JP	LH
229	219E	3E 06	OUT6	LD	A,06H
230	21A0	0E 06		LD	C,06H

231 21A2 6F เอกสารที่ส่งไว้สำหรับการใช้งาน LD การศึกษาทำนั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





262	21D8	D3 20		OUT	(DATA0),A
263	21DA	C3 6E 20		JP	LH
264	21DD	3E 04	OUTC	LD	A,04H
265	21DF	0E 12		LD	C,12H
266	21E1	6F		LD	L,A
267	21E2	61		LD	H,C
268	21E3	D3 20		OUT	(DATA0),A
269	21E5	C3 6E 20		JP	LH
270	21E8	3E 05	OUTD	LD	A,05H
271	21EA	0E 13		LD	C,13H
272	21EC	6F		LD	L,A
273	21ED	61		LD	H,C
274	21EE	D3 20		OUT	(DATA0),A
275	21F0	C3 6E 20		JP	LH
276	21F3	3E 06	OUTE	LD	A,06H
277	21F5	0E 14		LD	C,14H
278	21F7	6F		LD	L,A
279	21F8	61		LD	H,C
280	21F9	D3 20		OUT	(DATA0),A
281	21FB	C3 6E 20		JP	LH
282	21FE	3E 0A	OUTF	LD	A,0AH
283	2200	0E 15		LD	C,15H
284	2202	6F		LD	L,A
285	2203	61		LD	H,C
286	2204	D3 20		OUT	(DATA0),A
287	2206	C3 6E 20		JP	LH
288	2209	2D	DEC	DEC	L
289	220A	4C		LD	C,H
290	220B	7D		LD	A,L

291 220C นี้เป็น D3 20 ที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

292 220E C3 6E 20 JP LH
293 2211 2C INC INC L
294 2212 4C LD C,H
295 2213 7D LD A,L
296 2214 D3 20 OUT (DATA0),A
297 2216 C3 6E 20 JP LH
298 2219 END

```

Defined	Symbol Name	Value	References
129	BEGIN	20E6	143
150	CALTABL	2112	131 138
Pre	CODE	2000	13
10	CONTWD	= 0080	15
121	CONVERT	20D5	64
Pre	DATA	0000	
8	DATA0	= 0020	19 197 203 209 256 262 268 274
288	DEC	2209	58
182	DELAY	214F	106 173
6	DIGIT	= 0002	76 77 93 94
11	DISBUF	= 2A00	126 165
161	DISPLAY	212D	65 68 74
118	END	20D3	113 116
106	FIND	20BB	97
293	INC	2211	60
71	KEYRELE	2083	20
92	L01	20A5	102
72	L02	2084	80
75	L03	208B	82

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

98	L04	20B1	111			
68	L05	207D	24			
21	L06	200B	69			
20	L07	2008	67			
61	LH	206E	198	204	210	216
			269	275	281	287
185	LOOP1	2154	188			
12	NUMBER	= 2A06	62			
167	NXDGT	2138	176			
193	OUT0	215C	26			
199	OUT1	2167	28			
205	OUT2	2172	30			
211	OUT3	217D	32			
217	OUT4	2188	34			
223	OUT5	2193	36			
229	OUT6	219E	38			
235	OUT7	21A9	40			
240	OUT8	21B1	42			
246	OUT9	21BC	44			
252	OUTA	21C7	46			
258	OUTB	21D2	48			
264	OUTC	21DD	50			
270	OUTD	21E8	52			
276	OUTE	21F3	54			
282	OUTF	21FE	56			
86	SCANKEY	209B	21			
7	SEG	= 0001	88	168	172	
158	TABLE	211D	150			
9	WORD	= 0023	16			

เอกสารถูกแก้ไขแล้ว วันที่ 29/08/2562  
 Lines Assembled : 298 ใช้งานเพื่อการศึกษาเท่านั้น ไม่สงวนสิทธิ์ในวงใช้ประโยชน์ด้านการค้า  
 Assembly Errors : 0

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## บทที่ 4

### วงจรขยายสัญญาณ IF และวงจร LIMITTER

#### 4.1 วงจรขยายสัญญาณ IF

เมื่อสัญญาณผ่านวงจรแปลงความถี่ (Down Convertor) ซึ่งแปลงความถี่ 3.7-4.2 GHz ให้เป็นความถี่ 70 MHz ที่ใช้เป็นความถี่ IF ความแรงของสัญญาณ IF นี้จะอยู่ในระดับที่ต่ำมาก เนื่องจากสัญญาณนี้ได้ผ่านวงจร Mixer ซึ่งในโครงงานนี้เป็นแบบ Passive จึงทำให้มีการสูญเสียของสัญญาณในวงจร Mixer (Quadrature (90) Hybrid, Germanium-Diode) และในวงจร Band-Pass Filter ซึ่งในวงจร BPF นี้จะทำให้เกิดการสูญเสียอย่างมาก ด้วยเหตุนี้จึงทำให้ความแรงของสัญญาณ IF ที่ได้จากภาค Down Convertor ไม่เพียงพอที่จะใช้ในการตีเทคได้ จึงจำเป็นต้องทำการขยายสัญญาณ IF ให้แรงขึ้น และเป็นการเพิ่ม Signal-to-noise (S/N) ให้สูงขึ้น

นอกจากนี้เพื่อความสะดวกในการปรับแต่งวงจรให้ง่ายเราจึงเพิ่มวงจร IF-Gain ที่สามารถปรับค่าเกนของวงจร IF Amplifier ได้ตามที่ต้องการทำให้สะดวกในกรณีที่งานรับสัญญาณมีขนาดของสัญญาณที่รับได้ มีขนาดของสัญญาณไม่แน่นอน ซึ่งวงจรนี้จะช่วยทำให้สะดวกมากในการควบคุมขนาดของสัญญาณได้ที่ระดับหนึ่ง และยังเพิ่มวงจรวัดความแรงของสัญญาณโดยใช้วงจร Rectifier แล้วนำสัญญาณที่ได้ไปป้อนให้กับ Signal Strength Meter ที่สามารถที่จะ Calibrate Scale Meter ได้



รูปที่ 4.1 การออกแบบวงจร IF Amp

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรขยายสัญญาณ IF Amp จะใช้ Common Emitter ที่มี Collector Resistive Feedback และมีการเชื่อมต่อระหว่างภาคด้วย Capacitor โดยทรานซิสเตอร์ที่ใช้ในวงจร IF Amp จะต้องมีความถี่ Gain Bandwidth cut-off สูงกว่า 70 MHz มีขั้นตอนในการคำนวณดังนี้

$$V_b = V_{cc} * R_{b2} / (R_c + R_{b1} + R_{b2})$$

$$I_b = (V_b - V_{be}) / R_{b2}$$

$$I_c = V_{cc} / R_c$$


$$I_b \sim I_c$$

$$I_c = \beta * I_b$$

#### 4.2 วงจร LIMITTER

วงจร Limitter จะใช้หลักการของวงจร Clipping ที่ใช้แรงดัน cut-in ของไดโอดเป็นจุดกำเนิดแรงดันที่จะขลิบ ดังนั้นถ้าเราต้องการให้สัญญาณมีขนาดคงที่เราจึงต้องขลิบยอดสัญญาณทั้งสองด้าน โดยเราสามารถจะพิจารณาวงจรได้โดยแยกการพิจารณาตามขั้วของสัญญาณที่เข้ามาดังนี้


เมื่อสัญญาณมีขั้วบวกเข้ามาจะได้วงจรเทียบเท่าคือ



การพิจารณาเมื่อสัญญาณที่มีขั้วเป็นบวก เข้ามาจะสามารถผ่านไดโอดไปได้โดยจะถูกขลิบที่ระดับของแรงดัน cut-in ของไดโอดประมาณ 0.25 Volts ในไดโอดแบบเยอรมันเนียม ส่วนสัญญาณที่มีขั้วเป็นลบจะไม่ผ่านไดโอดไปได้เพราะในกรณีนี้ไดโอดจะมีความต้านทานสูงมาก ๆ จึงเสมือนเปิดวงจร (Open Circuit)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อสัญญาณมีขั้วเป็นลบเข้ามาจะได้วงจรเทียบเท่าคือ



เมื่อสัญญาณเป็นลบเข้ามา การทำงานจะเหมือนกับวงจรข้างบนเพียงแต่จะกลับกัน กล่าวคือ สัญญาณที่มีขั้วลบจะสามารถผ่านไดโอดไปได้ ในขณะที่สัญญาณที่มีขั้วบวกจะไม่สามารถผ่านไดโอด  $D_2$  ไปได้และในการพิจารณาวงจรทั้ง 2 วงจรไดโอดทั้ง  $D_1$  และ  $D_2$  จะถูกไบอัสตรงพร้อมกัน


ในการหาค่าความต้านทานที่จะมาจำกัดกระแสไบอัสให้แก่ไดโอดทั้งสอง กระแสไบอัสตรงของไดโอดแบบเยอรมันเนียมจะมีค่าไม่เกิน 20 mA เพื่อความปลอดภัยแก่ตัวไดโอดเราจะกำหนดให้มีกระแสไบอัสแก่ไดโอด 5 mA และยังทำให้ Noise ในไดโอดมีค่าไม่มากเกินไป และแรงดันที่จ่ายให้  $V_{CC} = 12 \text{ V}$ .

$$R_{\text{forward bias}} = V_{CC} / I_d$$

$$= 12 \text{ V.} / 5 \text{ mA} = 2.2 \text{ Kohm}$$

## บทที่ 5 ภาคีเทคเตอร์ (DETECTOR)

ภาคีเทคเตอร์จะทำหน้าที่แยกเอาสัญญาณรวม (base band) ซึ่งจะมีทั้งสัญญาณภาพและสัญญาณเสียง ออกจากสัญญาณคลื่นพาห์ ซึ่งเป็นความถี่ IF 70 MHz ที่ได้จากเอาต์พุทของภาค Down Converter โดยปกติแล้วภาคีเทคเตอร์จะมีอยู่ด้วยกันหลายวงจร แต่ในโครงงานนี้เราจะใช้วงจรเทคเตอร์แบบ quadrature ซึ่งวงจรนี้จะทำงานโดยรับสัญญาณอินพุท แล้วทำการแยกสัญญาณอินพุทออกเป็น 2 ส่วน โดยแต่ละส่วนจะมีเฟสต่างกัน 90 องศา จากนั้นจะนำสัญญาณทั้งสองมาคูณกัน แล้วใช้วงจร Low-pass Filter กรองเอาสัญญาณที่ต้องการออกมา ดังรูปที่ 5.1



รูปที่ 5.1 รูปแบบของวงจร quadrature detector

จากรูปเราสามารถอธิบายการทำงานของวงจร quadrature detector ได้ดังนี้ คือ เราจะกำหนดให้  $\omega_0$  คือ ความถี่กลาง (center frequency) มีหน่วยเป็นเรเดียน และให้  $\omega$  คือ ความถี่ใดๆ มีหน่วยเป็นเรเดียน ซึ่งเราจะได้ค่าของความต่างเฟส ( $\Delta\phi$ ) ในหน่วยเรเดียน

$$\begin{aligned} \Delta\phi &= (\pi/2) - k(\omega - \omega_0) \\ &= (\pi/2) - k\Delta\omega \end{aligned} \quad [5.1]$$



ดังนั้น  $V_o \cdot (\sin Wt + \Delta\phi)$  จะได้เป็น

$$V_o \cdot \sin[Wt + (\pi/2) - k\Delta W] = V_o \cdot \cos(Wt - k\Delta W) \quad [5.2]$$

จากนั้นนำเอาสัญญาณที่ได้คูณกับสัญญาณเดิม คือ  $V_o \cdot \sin Wt$

ดังนั้นเราจะได้สัญญาณออกมามีค่าดังนี้ คือ  $V_o \cdot \sin[Wt + (\pi/2) - k\Delta W][V_o \cdot \sin(Wt)]$  [5.3]

เนื่องจาก

$$\sin[Wt + (\pi/2) - k\Delta W] = \cos(Wt - k\Delta W)$$

จาก [5.3] เขียนใหม่เป็น

$$\begin{aligned} V_o \cos(Wt - k\Delta W) \cdot V_o \sin(Wt) &= V_o^2 \sin(Wt) \cos(Wt - k\Delta W) \\ &= [(V_o^2)/2][\sin(2Wt - k\Delta W) + \sin(k\Delta W)] \end{aligned}$$

เมื่อสัญญาณนี้ผ่านวงจร Low-pass Filter ก็จะเหลือเพียงเทอมเดียว คือ

$$[(V_o^2)/2](\sin k\Delta W)$$

เมื่อ  $k\Delta W$  มีค่าน้อยกว่า 0.25 เรเดียน เราจะได้สัญญาณที่ผ่าน Low-pass Filter คือ

$$\sin(k\Delta W) = k\Delta W \quad [5.4]$$

จากรูปที่ 5.1 วงจรขนาน RLC จะเรโซแนนซ์ที่ความถี่  $\omega_o$  และการเลื่อนของเฟส จะมีค่าเป็น  $\Delta\phi$  เราสามารถเขียนสมการการเลื่อนของเฟสระหว่าง  $V_o$  และ  $V_{in}$  ได้ดังนี้ คือ

$$\begin{aligned} \Delta\phi &= \text{Arg}(V_o/V_{in}) \\ &= (\pi/2) - \tan^{-1}(Q_o\delta) \end{aligned} \quad [5.5]$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ  $\omega_c$  เป็นค่า  $\omega$  ที่ความถี่เรโซแนนซ์ ( $\omega_0$ ) และจะได้

$$\delta = (W/W_0) - (W_0/W) \quad [5.63]$$

สำหรับการเลื่อนเฟสของวงจร Quadrature Detector นั้น อาจจะไม่ได้อีก 90 องศา เสมอไปอาจจะเป็น 45 องศา หรือ 135 องศา ก็ได้แต่ผลลัพธ์ที่ได้จะมีค่าใกล้เคียงกัน




## บทที่ 6

### การทำงานของวงจรต่าง ๆ

#### 6.1 วงจรส่วนหน้า

วงจรส่วนหน้าเป็นวงจรที่ทำหน้าที่แปลงความถี่จาก  $1 \text{ GHz}$  ที่รับจาก Low Noise Amplifier เป็นความถี่ IF  $70 \text{ MHz}$  (Down Converter) ซึ่งประกอบด้วยวงจรขยายสัญญาณ RF (RF Amplifier) , วงจรผสมสัญญาณ (Mixer) , วงจรจูน , วงจรแบนด์พาสฟิลเตอร์




รูปที่ 6.1 บล็อกไดอะแกรมการทำงานของวงจรส่วนหน้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากบล็อกไดอะแกรมความถี่ที่ถูกแปลงลงมาแล้วเหลือ 1 GHz ที่ได้มาจาก Low Noise Amplifier (LNB) จะต้องผ่านการ


1. ขยายสัญญาณ RF amplifier ให้มี amplitude พอสมควรที่จะทำการมิกเซอร์กับ VCO เพื่อให้ได้ความถี่ 70 MHz
2. วงจรมิกเซอร์ ทำหน้าที่ผสมสัญญาณจาก LNB กับ VCO ซึ่งจะได้ผลต่างของการมิกเซอร์ให้ได้ 70 MHz
3. VCO จะเป็นชุดที่ผลิตความถี่ โดยสามารถเปลี่ยนแปลงความถี่ โดยใช้ voltage มาปรับค่าของ varicap diode ให้ฮอสซิลเลเตอร์ ผลิตความถี่ออกมาให้ได้ผลต่างกับสัญญาณช่องที่ต้องการให้ได้ 70 MHz
4. Voltage Control Level จะทำหน้าที่ปรับค่าของแรงดันที่ไบแอส VCO ในการปรับนี้เราจะใช้การปรับค่าความต้านทาน เพื่อไปปรับค่าของแรงดันที่จะไปเข้าออปแอมป์ ในการทำแบบนี้เพื่อที่จะปรับระดับให้ได้ระดับจากของแรงดันละเอียดขึ้น
5. 70 MHz Filter(SAW FILTER) เป็นอุปกรณ์ที่ยอมให้ความถี่ 70 MHz ผ่านไปได้ เพื่อเข้าจุดการดีเทคเตอร์ ต่อไป



FILE NO	REVISION
SHEET NUMBER	REVISION
DATE	REVISION
DESIGNED BY	REVISION
CHECKED BY	REVISION

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านธุรกิจ

ไม่อนุญาตให้เผยแพร่ข้อมูลนี้แก่บุคคลอื่นโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Title **SATELLITE RECEIVER**

Size	Number	Revision
A4	VOLTAGE LEVEL CONTROL	1
Date:	22-MAR-1993	Sheet of
File:	B:\VTURN\1	Drawn By:

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 6.2 วงจรส่วนหลัง


วงจรส่วนหลัง เป็นวงจรที่ทำหน้าที่แยกสัญญาณภาพและสัญญาณเสียง ที่รับมาจากวงจรส่วนหน้า ซึ่งเป็นสัญญาณ IF 70 MHz วงจรส่วนหลังนี้ ประกอบด้วยวงจรขยายสัญญาณความถี่กลาง (IF Amplifier) , วงจรฟิลเตอร์ (Filter) , วงจรลิมิตเตอร์ (Limiter) และวงจรดีเทคเตอร์ (Detector) ดังแสดงในรูปที่ 6.4 โดยในบทที่ผ่านมาได้อธิบายถึงรายละเอียดของวงจรต่าง ๆ ที่ประกอบเป็นวงจรส่วนหลัง ดังนั้นในบทนี้จะกล่าวถึงวงจรที่ใช้งานจริงและการทำงานของวงจรส่วนหลัง ส่วนรูปที่ 6.5 แสดงวงจรสมบูรณที่ใช้งานจริง



รูปที่ 6.4 บล็อกไดอะแกรมของวงจรส่วนหลัง

จากรูปที่ 6.4 เป็นบล็อกไดอะแกรมแสดงการทำงานของเครื่องรับสัญญาณดาวเทียม ตั้งแต่รับสัญญาณ 70 MHz จากดาวนคอนเวอร์เตอร์ (Down Converter) จนออกมาเป็นสัญญาณรวมที่  $J_2$  จะเห็นว่าสัญญาณ IF จาก D/C ความถี่ 70 MHz ป้อนเข้าที่อินพุต  $J_1$  สัญญาณถูกขยายด้วยวงจรขยายสัญญาณ IF ตัวแรกได้ประมาณ 25 dB แล้วส่งเข้าวงจรแบนด์พาสฟิลเตอร์ (Band Pass Filter) 70 MHz เพื่อป้องกันสัญญาณอื่นเข้ามารบกวน เนื่องจากสัญญาณ IF จะถูกลดทอนโดยวงจรฟิลเตอร์ ซึ่งเป็นแบบพาสซีฟ จึงต้องขยายชดเชยด้วยวงจรขยาย IF ตัวที่สอง เมื่อสัญญาณผ่านภาคลิมิตเตอร์ (limiter) เข้า  $IC_4$  ซึ่งเป็น quadrature detector ทำหน้าที่แยกเอาสัญญาณภาพออกจากสัญญาณเสียงของระบบออกมาเรียกว่า สัญญาณรวม (base band) เป็นเอาท์พุทที่  $J_2$  สัญญาณรวมนี้จะถูกแยกเป็น 3 ส่วน โดยส่วนหนึ่งจะไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นำไปใช้ในการเลือกความถี่ IF จาก D/C โดยการควบคุมสัญญาณไฟ VCO ด้วย IC<sub>2</sub> ผ่าน L<sub>1</sub> (AFC)



รูปที่ 6.5 บล็อกไดอะแกรมการทำงานในช่วง J<sub>2</sub> ถึง J<sub>4</sub>

สัญญาณรวมที่เอาท์พุท J<sub>2</sub> ส่วนที่สอง จะถูกส่งเข้าวงจรฟิลเตอร์แบบความถี่ต่ำผ่าน (Low Pass Filter) ดังรูปที่ 3 เนื่องจากสัญญาณรวมมีพาหะย่อย (subcarrier) เสียงเป็นความถี่สูงเกาะมาด้วยย่าน 5-8 MHz ย่านที่เป็นสัญญาณภาพ 0-5 MHz (CCIR) หรือ 6 MHz (PAL) วงจรฟิลเตอร์นี้ จะทำหน้าที่กันไม่ให้สัญญาณเสียงมารบกวนสัญญาณภาพ จากนั้นส่งสัญญาณความถี่ต่ำที่มีสัญญาณรวม (composite video) อยู่ เข้าวงจรวิดีโอดีเอมฟาสซิสฟิลเตอร์ (video de-emphasis filter) เพื่อยกระดับสัญญาณวิดีโอ และถูกป้อนเข้า video amp. เพื่อขยายเอาสัญญาณภาพที่แท้จริงออกมา มีวงจรกันชน (buffer) ก่อนออกเป็นสัญญาณภาพที่จุด VIDEO OUTPUT (J<sub>4</sub>)

สัญญาณรวมที่เอาท์พุท J<sub>2</sub> ส่วนที่สาม จะถูกส่งเข้าวงจรฟิลเตอร์แบบความถี่สูงผ่าน (High Pass Filter) 5-8 MHz จับเอาเฉพาะคลื่นพาหะย่อยของเสียงมีมาตรฐาน 6.2 MHz และ 6.8 MHz แล้วแต่ระบบการแกว่งไกว (diviate) ตามความเปลี่ยนแปลงของสัญญาณเสียง ซึ่งความถี่แกว่งไกวอยู่ระหว่าง 5-8 MHz ฉะนั้นวงจรฟิลเตอร์จะจับเอาเฉพาะสัญญาณ IF ของคลื่นพาหะย่อยเสียงให้ผ่านได้เท่านั้น สัญญาณ IF ของเสียงจะถูกแยก

เอาโดยเฟสล็อกลูป (Phase Lock Loop) อกคือ IC<sub>2</sub> นี้ เมื่อแยกเอาสัญญาณเสียงออกมาจะถูกรับไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





ขยายด้วย audio amp. ( $Q_7$ ) ป้อนให้ AUDIO OUTPUT ( $J_5$ ) และ TV MOD. ต่อไป

สัญญาณภาพและสัญญาณเสียงที่ถูกขยายจนได้ระดับที่ถูกต้องแล้ว จะส่งเข้าวงจรอาร์เอฟมอดูเลเตอร์ (RF Modulator) เพื่อนำเอาพาหะของความถี่ VHF ที่วีช่อง 3 และช่อง 4 เป็น RF OUTPUT ป้อนเข้าเสาอากาศเครื่องรับโทรทัศน์ โดยให้ปรับที่เครื่องรับโทรทัศน์มารับความถี่ที่ส่งจาก RF นี้

จากรูปที่ 6.5 เป็นวงจรสมบูรณ์ของเครื่องรับสัญญาณดาวเทียม สัญญาณ IF จาก D/C ป้อนเข้าที่อินพุท  $J_1$  ในขณะที่เดียวกันก็ส่งแรงไปควบคุมออสซิลเลเตอร์ให้ D/C บิต (beat) เอาทรานสโปนเดอร์ที่ต้องการเป็นสัญญาณ IF ออกมา สัญญาณ IF นี้จะถูกแยกกันกับ VCO โดย  $C_{51}$  คัปปลิง (coupling) ให้  $L_1$  ทางด้านหน้ามี  $VR_2$  เป็นปุ่มปรับเลือกทรานสโปนเดอร์ ซึ่งเราใช้จูน (tuned) เลือกหาทรานสโปนเดอร์ สำหรับ  $VR_1$  และ  $VR_3$  ใช้ตั้งค่าสูงสุดและต่ำสุดของแรงดันที่จะควบคุมโดย  $VR_2$  ส่งให้ D/C ตามลำดับ


AFC ควบคุมแรงดัน VCO โดยการเปรียบเทียบของ  $IC_{99}$  AFC สามารถบังคับให้ทำงานเป็นแบบอัตโนมัติหรือไม่ใช้เลยก็ได้ โดยเลือกที่สวิทช์  $S_1$  เพราะ AFC อาจจะตัดสัญญาณของ IF ที่มีสัญญาณอ่อนเกินไป ถ้าเราใช้ลักษณะ AFC สวิทช์  $S_1$  จะอยู่ตำแหน่งต่อขากลางของ  $VR_3$  ซึ่งได้ตั้งค่าไว้ค่าหนึ่ง เราตั้งไว้เพื่อบังคับผลการปรับค่าสูงสุดและค่าต่ำสุดของ VCO ธรรมดา เช่นว่า D/C ต้องการค่าแรงดันควบคุม 1.5 โวลต์ ถึง 11.2 โวลต์ เราก็ตัด  $VR_2$  เหลือ 1.5 โวลต์ ซึ่งเป็นค่าต่ำสุดและล็อกค่า  $VR_3$  ไว้เท่านั้น ส่วนแรงดันค่าสูงสุดเราก็ตัดโวลต์ที่  $L_1$  ออกไป D/C แล้วปรับ  $VR_2$  (transponder tuning) สูงสุด จากนั้นปรับ  $VR_1$  ให้ได้ค่า 11.2 โวลต์ แล้วล็อกเอาไว้ เป็นต้น

ส่วนตำแหน่ง AFC สวิทช์  $S_1$  ON จะหมายความว่า สัญญาณ IF มีระดับอยู่ในย่านตามกำหนด คือ -40 dBm ถึง -5 dBm ถ้าต่ำกว่า -40 dB AFC จะต้องตัดการรับโดยเป็นตัว VCO อย่างอัตโนมัติ โดยควบคุมเสมือนล็อกสถานีไว้ตำแหน่ง ON นี้จะเสียการควบคุมจากระดับของสัญญาณจาก  $Q_9$  ซึ่งเป็นสัญญาณหลังการติมอดแล้ว โดยการแบ่งมาจาก  $R_{99}$  และฟิลเตอร์ให้เป็น DC โดย  $C_{21}$  ส่งค่าแรงดันนี้เข้ามาควบคุม VCO แทน  $VR_3$  ซึ่งล็อกค่าไว้ ฉะนั้นลักษณะ AFC ON เป็นการควบคุมแบบวงจรมิด (close loop control) การควบคุมให้ล็อกความถี่นี้ควรจะเป็นอย่างอัตโนมัติ นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Title		SATELLITE RECEIVER	
Size	Number	Revision	
A4	1F, GUARDRAVURE, VIDEO DET	1	
Date:	28-OCT-1992	Sheet	of
File:	A:VENDICR/1	Drawn	By:

เอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าการใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Title		SATELLITE RECEIVER	
Size	Number	Revision	
A4	AUDIO DETECTOR	1	
Date:	30-OCT-1992	Sheet	of
File:	AI\END/1	Drawn By:	

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น หากมีให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อสัญญาณ IF ผ่านฟิลเตอร์ตัวนี้มาแล้วต้องมีการขยายชดเชย เนื่องจากถูกลดทอนสัญญาณ  $Q_1$  และ  $Q_2$  เป็นตัวขยายชดเชย ให้มีความแรงพอที่จะส่งให้ภาคลิมิเตอร์ (Limiter) และแบ่งให้วงจรแสดงความเข้มของสัญญาณ เพื่อระดับความแรงของสัญญาณ  $VR_6$  ใช้ตั้ง full scale meter ไม่ให้เกินส่วน  $VR_{11}$  ตั้งความไวในการรับรู้ให้มีความไวที่พอเหมาะ ภาคลิมิเตอร์ (Limiter) โดย  $IC_2$  เบอร์ MC10116 เอา impulse noise ออกไปจากสัญญาณ 70 MHz ภายในตัว  $IC_2$  เป็น line tripper amplifier เอาท์พุทที่ขา 2 และขา 3 กลับเฟส 180 องศา วงจร LC ( $C_{15}$  และ  $L_2$ ) เลื่อนเฟสให้ปรับ 90 องศา ให้ขา 4 และขา 8 ของ  $IC_5$  กลับเฟส 90 องศา

$IC_5$  เบอร์ MC1496 จะนำเอาสัญญาณมาแยก โดยวิธีบาลานซ์ดีมอดูเลเตอร์ (Balance demodulator) และเอาคลื่นพาหะย่อยออกเป็นสัญญาณรวม  $Q_3$  ทำหน้าที่ buffer แบบมีเอาท์พุทอิมพีแดนซ์ต่ำส่งให้  $R_{53}$  และ  $C_{52}$  เป็นวงจรรองความถี่ต่ำผ่าน และ video de-emphasis filter ป้องกันสัญญาณเสียงรบกวนสัญญาณภาพ  $IC_7$  เป็นตัวขยายสัญญาณภาพให้สัญญาณเอาท์พุท 2 ขา มีเฟสตรงข้ามกัน 180 องศา โดยสามารถจะเลือกเอาภาพแบบกลับได้ โดยเลือกต่อขาเอาท์พุทจากขา 7 การขยายสามารถตั้งความไวได้ โดยปรับที่  $VR_7$

$D_5$  เป็นตัวยกระดับ (clamp) ซึ่งแทรปเอาท์ (trap out) 3 GHz คลื่นที่แยกออกไปนี้รวมมอดูเลตตามเทคนิคของการส่งดาวเทียม (uplink)  $Q_5$  และ  $Q_6$  ทำหน้าที่ขยายและเป็นบัฟเฟอร์ในตัว ให้แมทซิ่ง (matching) 75 โอห์ม ด้วยความแรงประมาณ 1 Vp-p ส่วน  $Q_6$  ใช้เป็นตัวขับเข้า RF modulator ย้อนมาที่ระบบแยกพาหะย่อยของเสียงข้าง สัญญาณรวมจาก  $Q_5$  ถูกขยายด้วย  $Q_4$  ส่งให้ฟิลเตอร์ 5-8 MHz สัญญาณจะถูกฟิลเตอร์เฉพาะ 6.2 MHz และ 6.8 MHz แบบด์วิดธ์ 250 KHz ผ่านเข้า  $IC_7$  เบอร์ NE564 ทำหน้าที่เป็นเฟสล็อกกลุ๊ป เป็นการควบคุมคุณภาพแบบวงจรปิดให้มีเสถียรภาพในการรับเสียง เนื่องจากพาหะย่อยจะมอดูเลตให้มีช่วงแอมพลิจูดเพียง 10% ของการมอดูเลตทั้งย่าน และถูกควบคุมความแรง ฉะนั้นการรับจะต้องระวังคุณภาพการรับให้ดี การล็อกโดยเฟสล็อกกลุ๊ป จะสามารถทำ VCO ย่อยๆ ขึ้นสามารถรับความถี่ได้ โดยวาริแคปไดโอด (varicap diode)  $D_6$  ย่านที่ปรับคือ 5-8 MHz จะถูกตั้งโดย  $C_{49}$  หลังจากปรับ  $VR_6$  (subcarrier tuning) ที่หน้าปัทม์หน้าเครื่อง  $VR_6$  นี้ช่วยในการปรับละเอียดให้

เอเฟสล็อกกลุ๊ปเป็นวิธี AFC ไว้ และตัดคลื่นรบกวนต่างๆ ษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เสียงจะถูกแยกจากพาหะโดย  $R_{7e}$  และ  $C_{8o}$  ออกเป็นสัญญาณเสียง. และถูกขยายโดย  $Q_7$  ส่งไปขับภาค RF Modulator ต่อไป  $VR_9$  และ  $VR_{10}$  ตั้งความแคบและกว้างของช่วงเฟสล็อกคูล



## บทที่ 7


### การทดลองและผลการทดลอง

จากการทดลองจะใช้สัญญาณจากจานรับสัญญาณผ่านดาวเทียมที่มีความถี่เอาท์พุทของ LNB (Low Noise Amplifier) เป็น 1 GHz แล้วนำมาเข้าภาค Down Converter ซึ่งให้อเอาท์พุทออกมาเป็น 70 MHz จากนั้นจะนำเอาสัญญาณนี้ไปแยกสัญญาณ base band ออกมา โดยผ่านวงจรดีเทคเตอร์ ก่อนที่จะทำการดีเทคเตอร์จะต้องทำการขยายสัญญาณ IF 70 MHz นี้ก่อน จากนั้นก็จะนำเข้ามายังวงจรลิมิตเตอร์ เพื่อขจัด Intermod noise หรือ noise ที่เกิดจากการลบกวนข้ามทรานส์ปอนเดอร์ จากนั้นมันก็จะส่งเข้าวงจร quadrature detector เพื่อทำการแยกเอาสัญญาณ base band ซึ่งมีทั้งสัญญาณภาพและสัญญาณเสียงออกมา โดยที่วงจร quadrature detector จะทำการ shift phase สัญญาณอินพุทไป 90 องศา และนำไปคูณกับสัญญาณเดิม ซึ่งจะได้เอาท์พุทเป็นสัญญาณภาพ จากนั้นนำไปขยายอีกครั้ง ซึ่งปกติแล้วระดับของ VDO เอาท์พุท จะมีขนาดประมาณ  $2 V_{p-p}$  เนื่องจากคุณภาพของวงจร filter ยังไม่ดีเท่าที่ควร ดังนั้นทำให้ noise ต่างๆ เข้ามาในระบบได้ ดังนั้นถ้าเราทำการขยายสัญญาณ VDO ให้มีขนาดใหญ่ขึ้น ก็จะทำให้ noise มีขนาดสูงขึ้นตามไปด้วย ฉะนั้นเราจะต้องทำการปรับปรุงวงจร filter ให้มีความเที่ยงตรงสูงขึ้น ส่วนสัญญาณเสียงเราจะนำเอาสัญญาณ base band มา filter โดยใช้ ceramic filter แล้วส่งเข้าวงจรขยายเสียงต่อไป

เมื่อทดลองป้อนแรงดันให้กับ  $V_T$  (Voltage Tuner) แล้วสังเกตการเปลี่ยนแปลงของความถี่ที่เอาท์พุทของ prescale ซึ่งจะเห็นได้ว่าความถี่ที่เอาท์พุทของ prescale จะเปลี่ยนแปลงเป็นสัดส่วนกับ voltage ที่ป้อนให้กับ  $V_T$  แต่ voltage ที่ใช้ในช่องของการรับสัญญาณภาพจริงๆ จะอยู่ในช่วง 5-9 Volt ซึ่งความถี่ที่เอาท์พุทของ prescale จะอยู่ในช่วงของ 12-14 MHz จากข้อมูลที่ได้จากการทดลอง เราจะแสดงเป็นกราฟได้ดังตารางที่ 7.1 และรูปที่ 7.1


ตารางที่ 7.1

$V_T$ (V)	Prescale O/P (MHz)
1	10.02
2	10.63
3	11.09
4	11.67
5	12.19
6	12.71
7	13.09
8	13.58
9	14.01
10	14.53





รูปที่ 7.1 กราฟแสดงความสัมพันธ์ของ Voltage Tuner กับ ความถี่ Prescale output  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวอย่างของสัญญาณภาพที่รับได้ ดังนี้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทสรุป

จากการทดลองรับสัญญาณ จะพบว่าสัญญาณที่ได้มีแอมพลิจูดต่ำกว่าที่ควร จึงทำให้สัญญาณที่เอาท์พุทมีขนาดต่ำกว่า ทำให้สัญญาณภาพที่รับได้ไม่สมบูรณ์ คือ ภาพจะมีสีโนว์มาก และสัญญาณ sync. ทางสีผิดไป ทำให้ภาพที่ได้มีสีจางหรือสีผิดเพี้ยนไป ซึ่งปัญหาดังกล่าวสามารถแก้ไขได้ โดยการสร้างวงจรขยายทางความถี่สูงให้มีความถี่สูงขึ้น ซึ่งจะทำให้ได้สัญญาณแรงขึ้น แต่จะมีปัญหาเรื่องของสัญญาณรบกวนตามมา คือ สัญญาณรบกวนจะถูกขยายขึ้นไปด้วย เราจำเป็นต้องปรับปรุงวงจรฟิลเตอร์ให้มีประสิทธิภาพเพิ่มขึ้น เพื่อกำจัดสัญญาณรบกวนเหล่านี้ออกไป โดยปกติแล้วฟิลเตอร์ที่ใช้จะเป็น SAW FILTER แต่เนื่องจากไม่อาจจะหาซื้อ SAW FILTER ได้จึงต้องสร้างฟิลเตอร์ขึ้นมาเอง ซึ่งจะพบว่าสัญญาณรบกวนเข้ามามากมาย คุณภาพของภาพแย่มาก แต่เมื่อใช้ SAW FILTER ที่ออกแบบมาโดยเฉพาะ จะทำให้คุณภาพของภาพที่รับได้ดีขึ้น แต่ยังมีปัญหาเรื่องความแรงของสัญญาณ ซึ่งต้องแก้ไขต่อไป ส่วนสัญญาณเสียงที่รับได้เป็นปกติ แต่ยังมีเสียงซ่าที่เกิดจากระดับของสัญญาณต่ำเกินไป ซึ่งถ้าเราแก้ไขเรื่องขงวงจรขยายย่านความถี่สูงให้ดีขึ้น ก็จะสามารถทำให้คุณภาพของสัญญาณภาพและสัญญาณเสียงดีขึ้นตามลำดับ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# PHASE LOCKED LOOP




SE/NE564

ELECTRICAL CHARACTERISTICS  $V_{CC} = 5V$ ,  $T_A = 25^\circ C$ ,  $f_c = 5MHz$ ,  $I_E = 400\mu A$  unless otherwise specified

PARAMETER	TEST CONDITIONS	SE564			NE564			UNIT
		Min	Typ	Max	Min	Typ	Max	
Maximum VCO frequency	$C_1 = (\text{stray})$	50	65		45	60		MHz
Lock range	Input $\geq 200mV_{rms}$ , $T_A = 25^\circ C$ $= 125^\circ C$ $= -55^\circ C$ $= 0^\circ C$ $= 70^\circ C$	40 20 50	70 30 60		40 70 70 40			% of $f_c$
Capture range	input $\geq 200mV_{rms}$ , $R_2 = 27\Omega$	20	30		20	30		% of $f_c$
VCO frequency drift with temperature	$f_c = 5MHz$ , $T_A = -55^\circ C$ to $125^\circ C$ $= 0^\circ C$ to $70^\circ C$ $f_c = 500KHz$ , $T_A = -55^\circ C$ to $125^\circ C$ $= 0^\circ C$ to $70^\circ C$		400 250	1000 500		400 400 1250 650		PPM- $^\circ C$
VCO free running frequency	$C_1 = 91pF$ $R_C = 100\Omega$ "internal"	4	5	6	3.5	5	6.5	MHz
VCO frequency change with supply voltage	$V_{CC} = 4.5V$ to $5.5V$		3	8		3	6	% of $f_c$
Demodulated output voltage	Modulation frequency: 1KHz $f_c = 5MHz$ , input deviation: $2\% T = 25^\circ C$ $1\% T = 25^\circ C$ $= 0^\circ C$ $= -55^\circ C$ $= 70^\circ C$ $= 125^\circ C$	16 8 6 12	28 14 10 16		16 8 13 15			mVrms mVrms mVrms mVrms mVrms
Distortion	Deviation: 1% to 6%		1			1		%
Signal to noise ratio	Std condition, 1% to 10% dev		40			40		dB
AM rejection	Std condition 30% AM		35			35		dB
Demodulated Output at operating voltage	Modulation frequency: 1KHz $f_c = 5MHz$ , input deviation: 1% $V_{CC} = 4.5V$ $V_{CC} = 5.5V$	7 E	12 14		7 8	12 14		mVrms mVrms
Supply current	$V_{CC} = 5V$ , $I_E$		45	60		45	60	mA
Output								
"1" output leakage current	$V_{CC} = 5V$ , Pin 16, 9		1	20		1	20	$\mu A$
"0" output voltage	$I_{CC} = 2mA$ , Pin 16, 9 $I_{out} = 6mA$ , Pin 16, 9		0.3 0.4	0.6 0.8		0.3 0.4	0.6 0.8	V V


## TYPICAL PERFORMANCE CHARACTERISTICS




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้าน 5-135  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PHASE LOCKED LOOP


TYPICAL NORMALIZED VCO FREQUENCY AS A FUNCTION OF PIN 2 BIAS CURRENT




TYPICAL NORMALIZED VCO FREQUENCY AS A FUNCTION OF PIN 2 BIAS CURRENT




NORMALIZED VCO FREQUENCY AS A FUNCTION OF TEMPERATURE



VARIATION OF THE PHASE COMPARATOR'S OUTPUT VOLTAGE VERSUS PHASE ERROR AND BIAS CURRENT ( $K_D$ )



VCO OUTPUT FREQUENCY AS A FUNCTION OF INPUT VOLTAGE AND BIAS CURRENT ( $K_O$ )



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ Signetics นั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
5-136  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**FUNCTIONAL DESCRIPTION (figure 1).**

The NE564 is a monolithic phase locked loop with a post detection processor. The use of Schottky clamped transistors and optimized device geometries extends the frequency of operation to greater than 50 MHz in addition to the classical PLL applications. The NE564 can be used as a modulator with controllable frequency deviation.

The output voltage of the PLL can be written as shown in the following equation:

$$V_{out} = \frac{(f_{in} - f_0)}{K_{VCO}} \quad \text{Equation 1}$$

$K_{VCO}$  = conversion gain of the VCO  
 $f_{in}$  = frequency of the input signal  
 $f_0$  = free running frequency of the VCO

The process of recovering FSK signals involves the conversion of the PLL output into logic compatible signals. For high data rates a considerable amount of carrier will be present at the output of the PLL due to the wideband nature of the loop filter. To

avoid the use of complicated filters, a comparator with hysteresis or Schmitt trigger is required. With the conversion gain of the VCO fixed, the output voltage as given by Equation 1 varies according to the frequency deviation of  $f_{in}$  from  $f_0$ . Since this differs from system to system, it is necessary that the hysteresis of the Schmitt trigger be capable of being changed so that it can be optimized for a particular system. This is accomplished in the 564 by varying the voltage at pin 15 which results in a change of the hysteresis of the Schmitt trigger.

For FSK signals, an important factor to be considered is the drift in the free running frequency of the VCO itself. If it changes due to temperature according to Equation 1 it will lead to a change in the dc levels of the PLL output and consequently to errors in the digital output signal. This is especially true for narrow band signals where the deviation in  $f_{in}$  itself may be less than the change in  $f_0$  due to temperature. This effect

can be eliminated if the dc or average value of the signal is retrieved and used as the reference to the comparator. In this manner, variations in the dc levels of the PLL output do not affect the FSK output.

**VCO Section**

Due to its inherent high frequency performance, an emitter coupled oscillator is used in the VCO. In the circuit shown in the equivalent schematic, transistors  $Q_{21}$  and  $Q_{23}$  with current sources  $Q_{22}$  -  $Q_{24}$  form the basic oscillator. The approximate free running frequency of the oscillator is shown in the following equation:

$$f_0 = \frac{1}{22 R_1 (C_1 - C_2)} \quad \text{Equation 2}$$

$R_1 = R_{15} = R_{20} = 100\Omega$  (INTERNAL)  
 $C_1$  = external frequency setting capacitor  
 $C_2$  = parasitic capacitance

Variation of  $V_{15}$  (phase detector output voltage) changes the frequency of the oscillator. As indicated by Equation 2, the frequency of the oscillator has a negative

**EQUIVALENT SCHEMATIC**




Figure 1

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำไปเผยแพร่โดยไม่ได้รับอนุญาตถือว่าผิดกฎหมาย

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาหรือข้อมูลอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

temperature coefficient due to the positive temperature coefficient of the monolithic resistor. To compensate for this, a current  $I_B$  with negative temperature coefficient is introduced to achieve a low frequency drift with temperature.

**Phase Comparator Section**

The phase comparator consists of a double balanced modulator with a limiter amplifier to improve AM rejection. In addition, two vertical PNFs are used to obtain TTL level inputs. The loop gain can be varied by changing the current in  $C_2$  and  $C_3$  which

effectively changes the gain of the differential amplifiers. This can be accomplished by introducing a current at pin 2.

**Post Detection Processor Section**

The post detection processor consists of a unity gain transconductance amplifier and comparator. The amplifier can be used as a dc retriever for demodulation of FSK signals and as a post detection filter for linear FM demodulation. The comparator has adjustable hysteresis so that phase jitter in the output signal can be eliminated.

As shown in the equivalent schematic the dc retriever is formed by the transconductance amplifier  $Q_{42}-Q_{43}$  together with an external capacitor which is connected at the amplifier output (pin 14). This forms an integrator whose output voltage is shown in the following equation

$$V_O = \frac{g_m}{C_2} V_{in} t \quad \text{Equation 3}$$

$g_m$  = transconductance of the amplifier  
 $C_2$  = capacitor at the output (pin 14)  
 $V_{in}$  = signal voltage at amplifier input

With proper selection of  $C_2$ , the integrator time constant can be varied so that the output voltage is the dc or average value of the input signal for use in FSK, or as a post detection filter in linear demodulation.

The comparator with hysteresis is made up of  $Q_{49}-Q_{50}$  with positive feedback being provided by  $Q_{21}-Q_{22}$ . The hysteresis is varied by changing the current in  $Q_{22}$  with a resulting variation in the loop gain of the comparator. This method of hysteresis control, which is a dc control, provides symmetric variation around the nominal value.

**Design Formula**

The free running frequency of the VCO is shown by the following equation:

$$f_0 = \frac{1}{25 R_C (C_1 + C_2)} \quad \text{Equation 4}$$

$R_C = 150\Omega$   
 $C_1 = \text{external cap in farads}$   
 $C_2 = \text{stray capacitance}$




Figure 2




Figure 3




Figure 4



The loop filter diagram shown is explained by the following equation:

$$F(s) = \frac{1}{1 + sRC_3} \text{ (First Order)} \quad \text{Equation 5}$$

$R = R_{12} = R_{13} = 1 \text{ K}\Omega$  (INTERNAL)

By adding capacitors to pins 4 and 5 a pole is added to the loop transfer function at:

$$s = \frac{1}{RC_3}$$

refer to Figure 1.

APPLICATIONS

FM DEMODULATOR

The NE564 can be used as an FM demodulator. The connections for operation at 5V and 12V are shown in figures 2 and 3 respectively. The input signal is ac coupled with the output signal being extracted at pin 14. Loop filtering is provided by the capacitors at pins 4 and 5 with additional filtering being provided by the capacitor at pin 14. Since the conversion gain of the VCO is not very high, to obtain sufficient demodulated output signal the frequency deviation in the input signal should be 1% or higher.

MODULATION TECHNIQUES

The NE564 phase locked loop can be modulated at either the loop filter ports (pins 4 and 5) or the input port (pin 6) as shown in figure 4. The approximate modulation frequency can be determined from the frequency conversion gain curve shown in figure 5. This curve will be appropriate for signals injected into pins 4 and 5 as shown in figure 4.

FSK Demodulation

The 564 PLL is particularly attractive for FSK demodulation since it contains an internal voltage comparator and VCO which have TTL compatible inputs and outputs, and it can operate from a single 5 volt power supply. Demodulated dc voltages associated with the mark and space frequencies are recovered with a single external capacitor in a dc retriever without utilizing extensive filtering networks. An internal comparator, acting as a Schmitt trigger with an adjustable hysteresis, shapes the demodulated voltages into compatible TTL output levels. The high frequency design of the 564 enables it to demodulate FSK at high data rates in excess of 10M baud.

Figure 5 shows a high frequency FSK decoder designed for input frequency deviations of  $\pm 10$  MHz centered around a free-running frequency of 10.6MHz. The value of the timing capacitance required was estimated from figure 6 to be approximately 40pF. A trimmer capacitor was added to fine tune  $f_0$  to 10.6MHz.

The loop transfer graph indicates that the  $\pm 10$  MHz frequency deviations will be within the lock range for input signal levels greater than approximately 50mV. In zero pin 2 bias current. While strictly this figure is appropriate only for 5KHz, it can be used as a guide for lock range estimates at other  $f_0$  frequencies.

The hysteresis was adjusted experimentally via the 10k potentiometer and 2k resistor arrangement to give the waveshape shown in figure 7 for 20K, 500K, 2M baud rates with square wave FSK modulation. Note the magnitude and phase relationships of the phase comparators output voltages with respect to each other and to the FSK output. The high frequency sum components of the input and VCO frequency also are visible as noise on the phase comparators outputs.





Figure 5


PHASE COMPARATOR (PINS 4 AND 5) AND FSK (PIN 16) CUTPUTS FOR DATA RATES OF



OUTLINE OF SETUP PROCEDURE

- Determine operating frequency of the VCO -  
If  $N$  in feedback loop, then  
 $f_o = N \times f_{in}$ .
- Calculate value of the VCO frequency set capacitor:  
$$C_o = \frac{1}{2500 f_o}$$
- Set  $I_2$  (current sinking into Pin 2) for  $\approx 100 \mu A$ . After operation is obtained, this value may be adjusted for best dynamic behavior.
- Check VCO output frequency with digital counter at Pin 9 of device (loop open, VCO to a det.). Adjust  $C_o$  trim or frequency adj. Pin 4-5 for exact center frequency if needed.
- Close loop and inject input signal to Pin 6. Monitor Pin 3 and 6 with two channel scope. Lock should occur with  $\Delta\phi_{1/2}$  equal to  $90^\circ$  (phase error).
- If pulsed burst or ramp frequency is used for input signal, special loop filter design may be required in place of simple single capacitor filter on Pin 4 and 5. (See PLL application section in Analog Manual.)
- The input signal to Pin 6 and the VCO feedback signal to Pin 3 must have a duty cycle of 50% for proper operation of the phase detector. Due to the nature of a balanced mixer if signals are not 50% in duty cycle, D.C. offsets will occur in the loop which tend to create an artificial or biased VCO offset.
- For multiplier circuits where phase jitter is a problem, loop filter capacitors may be increased to a value of  $10-50 \mu F$  on Pin 4, 5. Also careful supply decoupling may be necessary. This includes the counter chain V<sub>cc</sub> lines.

NE564  
PHASE LOCKED FREQUENCY  
MULTIPLIER WITH VCXO



\*For additional information, consult the Applications Section.

**DESCRIPTION**

The SE/NE565 Phase-Locked Loop (PLL) is a self-contained, adaptable filter and demodulator for the frequency range from 0.001 Hz to 500 kHz. The circuit comprises a voltage-controlled oscillator of exceptional stability and linearity, a phase comparator, an amplifier and a low-pass filter as shown in the block diagram. The center frequency of the PLL is determined by the free-running frequency of the VCO. This frequency can be adjusted externally with a resistor or a capacitor. The low-pass filter, which determines the capture characteristics of the loop, is formed by an internal resistor and an external capacitor.

**FEATURES**

- Highly stable center frequency (200ppm/°C typ.)
- Wide operating voltage range (±6 to ±12 volts)
- Highly linear demodulated output (0.2% typ.)
- Center frequency programming by means of a resistor or capacitor, voltage or current
- TTL and DTL compatible square-wave output; loop can be opened to insert digital frequency divider
- Highly linear triangle wave output
- Reference output for connection of comparator in frequency discriminator
- Bandwidth adjustable from <math>\pm 1\%</math> to >math>\pm 60\%</math>
- Frequency adjustable over 10 to 1 range with same capacitor



**APPLICATIONS**

- Frequency shift keying
- Modems
- Telemetry receivers
- Tone decoders
- SCA receivers
- Wideband FM discriminators
- Data synchronizers
- Tracking filters
- Signal restoration
- Frequency multiplication & division

**NOTES**

1. SO<sub>16</sub> — Released in large SO package only
2. SO<sub>16</sub> — non-standard pinout
3. SO<sub>8</sub> — non-standard pinout


**PIN CONFIGURATIONS**




**ABSOLUTE MAXIMUM RATINGS**  $T_A = 25^\circ\text{C}$  unless otherwise specified.

PARAMETER	RATING	UNIT
Maximum operating voltage	26	V
Input voltage	3	V <sub>p-p</sub>
Storage temperature	-65 to +150	°C
Operating temperature range		
NE565	0 to +70	°C
SE565	-55 to +125	°C
Power dissipation	300	mW


**BLOCK DIAGRAM**



**EQUIVALENT SCHEMATIC**



TYPICAL PERFORMANCE CHARACTERISTICS



DESIGN FORMULAS

(See Figure 1)

Free-running frequency of VCO  $f_0 = \frac{12}{4R_1 C_1}$  Hz

Lock-range:  $f_L = \frac{6f_0}{V_{CC}}$  in Hz

Capture-range:  $f_C = \frac{1}{2\pi} \sqrt{\frac{2\pi f_0}{T}}$

where  $T = 13.6 \times 10^3 \times X C_2$

TYPICAL APPLICATIONS

FM Demodulation

The 565 Phase Locked Loop is a general purpose circuit designed for highly linear FM demodulation. During lock, the average dc level of the phase comparator output signal is directly proportional to the frequency of the input signal. As the input frequency shifts, it is this output signal which causes the VCO to shift its frequency to match that of the input. Consequently, the linearity of the phase comparator output with frequency is determined by the change-to-frequency transfer function of the VCO.

Because of its unique and highly linear VCO, the 565 PLL can lock to and track an input signal over a very wide bandwidth (typically =60%) with very high linearity (typically, within 0.5%).

A typical connection diagram is shown in Figure 1. The VCO free-running frequency is given approximately by

$f_0 = \frac{12}{4R_1 C_1}$  and should be adjusted to be at the center of the input signal frequency range.  $C_1$  can be any value, but  $R_1$  should be within the range of 2000 to 20,000 ohms with an optimum value on the order of 4000 ohms. The source can be direct coupled if the dc resistances seen from pins 2 and 3 are equal and there is no DC voltage difference between the pins. A short between pins 4 and 5 connects the VCO to the phase comparator. Pin 6 provides a DC reference voltage that is close to the DC potential of the demodulated output (pin 7). Thus, if a resistance is connected between pins 6 and 7, the gain of the output stage can be reduced with little change in the DC voltage level at the output. This allows the lock range to be decreased

with little change in the free-running frequency. In this manner the lock range can be decreased from  $\pm 60\%$  of  $f_0$  to approximately  $\pm 20\%$  of  $f_0$  (at  $\pm 6V$ ).

A small capacitor (typically 0.001  $\mu F$ ) should be connected between pins 7 and 8 to eliminate possible oscillation in the control current source.

A single-pole loop filter is formed by the capacitor  $C_2$ , connected between pin 7 and the positive supply, and an internal resistance of approximately 3600 ohms.




Figure 1

**Frequency Shift Keying (FSK)**

FSK refers to data transmission by means of a carrier which is shifted between two preset frequencies. This frequency shift is usually accomplished by driving a VCO with the binary data signal so that the two resulting frequencies correspond to the "0" and "1" states (commonly called space and mark of the binary data signal).

A simple scheme using the 565 to receive FSK signals of 1070Hz and 1270Hz is shown in Figure 2. As the signal appears at the input, the loop locks to the input frequency and tracks it between the two frequencies with a corresponding dc shift at the output.

The loop filter capacitor, C2, is chosen smaller than usual to eliminate overshoot on the output pulse, and a three-stage RC ladder filter is used to remove the carrier component from the output. The band edge of the ladder filter is chosen to be approximately half way between the maximum coding rate (in this case 300 baud or 150Hz) and twice the input frequency (approximately 2200Hz). The output signal can now be made logic compatible by connecting a voltage comparator between the output and pin 6 of the loop. The free-running frequency is adjusted with R1 so as to result in a slightly-positive voltage at the output with  $f_{in} = 1070\text{Hz}$ .

The input connection is typical for cases where a dc voltage is present at the source and therefore a direct connection is not desirable. Both input terminals are returned to ground with identical resistors. In this case, the values are chosen to effect a 600-ohm input impedance.

**Frequency Multiplication**

There are two methods by which frequency multiplication can be achieved using the 565:

1. Locking to a harmonic of the input signal.
2. Inclusion of a digital frequency divider or counter in the loop between the VCO and phase comparator.

The first method is the simplest and can be achieved by setting the free-running frequency of the VCO to a multiple of the input frequency. A limitation of this scheme is that the lock range decreases as successively higher and weaker harmonics are used for locking. If the input frequency is to be constant with little tracking required, the loop can generally be locked to any one of the first 5 harmonics. For higher orders of multiplication, or for cases where a large lock range is desired, the second scheme is more desirable. An example of this might be




Figure 2




Figure 3




Figure 4

a case where the input signal varies over a wide frequency range and a large multiple of the input frequency is required.

A block diagram of the second scheme is shown in Figure 3. Here the loop is broken between the VCO and the phase comparator, and a frequency divider is inserted. The fundamental of the divided VCO frequency is locked to the input frequency in this case, so that the VCO is actually running at a multiple of the input frequency. The amount of multiplication is determined by the frequency divider. A typical connection scheme is shown in Figure 4. To set up the circuit, the frequency limits of the input signal must be determined. The free-running frequency of the VCO is then adjusted by means of R1 and C1 (as discussed under FM demodulation) so that the output frequency of the divider is midway between the input frequency limits. The filter capacitor, C2, should be large enough to eliminate variations in the demodulated output voltage (at pin 7), in order to stabilize the VCO frequency. The output can now be taken as the VCO squarewave output, and its fundamental will be the desired multiple of the input frequency (if, as long as the loop is in lock).

**SCA (Background Music) Decoder**

Some FM stations are authorized by the FCC to broadcast uninterrupted background music for commercial use. Thus a frequency modulated subcarrier of 67kHz is used. The frequency is chosen so


as not to interfere with the normal stereo or monaural program. In addition, the level of the subcarrier is only 10% of the amplitude of the combined signal.

The SCA signal can be filtered out and demodulated with the NE565 Phase Locked Loop without the use of any resonant circuits. A connection diagram is shown in Figure 5. This circuit also serves as an example of operation from a single power supply.


A resistive voltage divider is used to establish a bias voltage for the input (pins 2 and 3). The demodulated (multiplex) FM signal is fed to the input through a two-stage high-pass filter, both to effect capacitive coupling and to attenuate the strong signal on the regular channel. A total signal amplitude between 80mV and 300mV is required at the input. Its source should have an impedance of less than 10,000 ohms.

The Phase Locked Loop is tuned to 67kHz with a 5000 ohm potentiometer; only approximate tuning is required, since the loop will seek the signal.

The demodulated output (pin 7) passes through a three-stage low-pass filter to provide de-emphasis and attenuate the high-frequency noise which often accompanies SCA transmission. Note that no capacitor is provided directly at pin 7, thus, the circuit is operating as a first-order loop. The demodulated output signal is in the order of 50mV and the frequency response extends to 7kHz.



\*For additional information, consult the Applications Section.



**ORDERING INFORMATION**

Device	Temperature Range	Package
MC1496C	0°C - 70°C	SO-M
MC1496G		Mini Can
MC1496L		Ceramic DIP
MC1496P	-55°C - 125°C	Mini Can
MC1496S		Ceramic DIP

**MC1496**  
**MC1596**




**Specifications and Applications Information**

**BALANCED MODULATOR/DEMODULATOR**

... designed for use where the output voltage is a product of an input voltage (signal) and a switching function (carrier). Typical applications include suppressed carrier and amplitude modulation, synchronous detection, FM detection, phase detection, and chopper applications. See Motorola Application Note AN-531 for additional design information.

- Excellent Carrier Suppression - 65 dB typ @ 0.5 MHz  
- 50 dB typ @ 15 MHz
- Adjustable Gain and Signal Handling
- Balanced Inputs and Outputs
- High Common Mode Rejection - 85 dB typ

**BALANCED MODULATOR/DEMODULATOR**  
SILICON MONOLITHIC INTEGRATED CIRCUIT



MOTOROLA LINEAR INTERFACE DEVICES

# MC1496, MC1596

MAXIMUM RATINGS\* (TA = -25°C unless otherwise noted)

Rating	Symbol	Value	Unit
Applied Voltage ( $V_E = V_7$ , $V_8 = V_1$ , $V_9 = V_2$ , $V_9 = V_8$ , $V_7 = V_4$ , $V_7 = V_1$ , $V_6 = V_2$ , $V_6 = V_8$ , $V_2 = V_5$ , $V_3 = V_6$ )	VV	30	Vdc
Differential Input Signal	$V_7 - V_6$ $V_4 - V_1$	-5.0 = (5 - $I_6 R_6$ )	Vdc
Maximum Bias Current	$I_E$	10	mA
Thermal Resistance Junction to Air Ceramic Dual In-Line Package Plastic Dual In-Line Package Metal Package	$R_{JA}$	100 100 160	°C/W
Operating Temperature Range MC1496 MC1596	TA	0 to 70 -55 to +125	°C
Storage Temperature Range	Tstg	-65 to +150	°C

ELECTRICAL CHARACTERISTICS\* (VCC = +12 Vdc, VEE = -EE Vdc,  $I_E = 1.0$  mA dc,  $R_4 = 3.9$  k $\Omega$ ,  $R_6 = 1.0$  k $\Omega$ ,  
TA = -25°C unless otherwise noted; all input and output characteristics are single-ended unless otherwise noted.)

Characteristic	Fig.	Note	Symbol	MC1596			MC1496			Unit
				Min	Typ	Max	Min	Typ	Max	
Carrier Feedthrough VC = 60 mVrms sine wave and offset adjusted to zero fC = 1.0 MHz VC = 300 mVpp square wave; offset adjusted to zero fC = 1.0 MHz offset not adjusted fC = 1.0 MHz	5	1	VCFT	—	40	—	—	40	—	$\mu$ Vrms
Carrier Suppression fS = 10 kHz, 300 mVrms fC = 500 kHz, 60 mVrms sine wave fC = 10 MHz, 60 mVrms sine wave	5	2	VCS	50	65	—	40	65	—	dB
Transconductance Bandwidth (Magnitude) (RL = 50 ohms) Carrier Input Port, VC = 60 mVrms sine wave fS = 1.0 MHz, 300 mVrms sine wave Signal Input Port, VS = 300 mVrms sine wave VC = 0.5 Vdc	8	8	BW3dB	—	300	—	—	300	—	MHz
Signal Gain VS = 100 mVrms, f = 1.0 kHz, VC = 0.5 Vdc	10	3	AVS	2.5	3.5	—	2.5	3.5	—	V/V
Single-Ended Input Impedance, Signal Port, f = 5.0 MHz Parallel Input Resistance Parallel Input Capacitance	6	—	rip cip	—	200	—	—	200	—	k $\Omega$ pF
Single-Ended Output Impedance, f = 10 MHz Parallel Output Resistance Parallel Output Capacitance	6	—	rop cop	—	40	—	—	40	—	k $\Omega$ pF
Input Bias Current $I_{bS} = \frac{I_1 - I_4}{2}$ ; $I_{bC} = \frac{I_7 - I_8}{2}$	7	—	IbS IbC	—	12	25	—	12	30	$\mu$ A
Input Offset Current $I_{oS} = I_1 - I_4$ ; $I_{oC} = I_7 - I_8$	7	—	IoS IoC	—	0.7	5.0	—	0.7	7.0	$\mu$ A
Average Temperature Coefficient of Input Offset Current (TA = -55°C to +125°C)	7	—	TCIoI	—	2.0	—	—	2.0	—	nA/°C
Output Offset Current ( $I_{o1} - I_{o2}$ )	7	—	IoO	—	14	50	—	14	80	$\mu$ A
Average Temperature Coefficient of Output Offset Current (TA = -55°C to +125°C)	7	—	TCIoO	—	90	—	—	90	—	nA/°C
Common-Mode Input Swing, Signal Port, fS = 1.0 kHz	9	4	CMV	—	5.0	—	—	5.0	—	Vpp
Common-Mode Gain, Signal Port, fS = 1.0 kHz VC = 0.5 Vdc	5	—	ACM	—	-85	—	—	-85	—	dB
Common-Mode Quiescent Output Voltage (Pin 6 or Pin 8)	10	—	Vout	—	8.0	—	—	8.0	—	Vpp
Differential Output Voltage Swing Capability	10	—	Vout	—	8.0	—	—	8.0	—	Vpp
Power Supply Current $I_E = I_6$ $I_C = I_8$	7	6	IEE ICE	—	2.0	3.0	—	2.0	4.0	mA dc
DC Power Dissipation	7	6	PD	—	33	—	—	33	—	mW

\* Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.



GENERAL OPERATING INFORMATION\*

Note 1 - Carrier Feedthrough

Carrier feedthrough is defined as the output voltage at carrier frequency with only the carrier applied (signal voltage = 0). Carrier null is achieved by balancing the currents in the differential amplifier by means of a bias trim potentiometer (R<sub>1</sub> of Figure 5).

Note 4 - Carrier Suppression

Carrier suppression is defined as the ratio of each sideband output to carrier output for the carrier and signal voltage levels specified.

Carrier suppression is very dependent on carrier input level, as shown in Figure 22. A low value of the carrier does not fully switch the upper switching devices, and results in lower signal gain, hence lower carrier suppression. A higher than optimum carrier level results in unnecessary device and circuit carrier feedthrough, which again degrades the suppression figure. The MC1596 has been characterized with a 60 mV(rms) sinewave carrier input signal. This level provides optimum carrier suppression at carrier frequencies in the vicinity of 500 kHz, and is generally recommended for balanced modulator applications.

Carrier feedthrough is independent of signal level, V<sub>S</sub>. Thus carrier suppression can be maximized by operating with large signal levels. However, a linear operating mode must be maintained in the signal input transistor pair - or harmonics of the modulating signal will be generated and appear in the device output as spurious sidebands of the suppressed carrier. This requirement places an upper limit on input signal amplitude (see Note 3 and Figure 20). Note also that an optimum carrier level is recommended in Figure 22 for good carrier suppression and minimum spurious sideband generation.

At higher frequencies circuit layout is very important in order to minimize carrier feedthrough. Shielding may be necessary in order to prevent capacitive coupling between the carrier input leads and the output leads.

Note 3 - Signal Gain and Maximum Input Level

Signal gain is indicated at low frequencies is defined as the voltage gain.

$$A_{VS} = \frac{V_O}{V_S} = \frac{R_L}{R_E \times 2I_E} \text{ where } I_E = \frac{2E \text{ mV}}{I_5 \text{ (mA)}}$$

A constant dc potential is applied to the carrier input terminals to fully switch two of the upper transistors "on" and two transistors "off" (V<sub>C</sub> = 0.5 Vdc). This in effect forms a cascode differential amplifier.

Linear operation requires that the signal input be below a critical value determined by I<sub>5</sub> and the bias current I<sub>E</sub>.

$$V_S \leq I_5 R_E \text{ (Volts peak)}$$

Note that in the test circuit of Figure 10, V<sub>S</sub> corresponds to a maximum value of 1 volt peak.

Note 4 - Common-Mode Swing

The common-mode swing is the voltage which may be applied to both bases of the signal differential amplifier, without saturating the current sources or without saturating the differential amplifier itself. Swing is limited into the upper switching devices. This swing is variable depending on the particular circuit and biasing conditions chosen (see Note 6).

Note 5 - Power Dissipation

Power dissipation, P<sub>D</sub>, within the integrated circuit package should be calculated as the summation of the voltage-current products at each port, i.e. assuming V<sub>9</sub> = V<sub>6</sub>, I<sub>5</sub> = I<sub>6</sub> = I<sub>9</sub> and ignoring

base current, P<sub>D</sub> = 2 I<sub>5</sub> (V<sub>6</sub> - V<sub>10</sub>) = I<sub>5</sub> (V<sub>5</sub> - V<sub>10</sub>) where subscripts refer to pin numbers.

Note 6 - Design Equations

The following is a partial list of design equations needed to operate the circuit with other supply voltages and input conditions. See Note 3 for R<sub>1</sub> equation.

A. Operating Current

The internal bias currents are set by the conditions at pin 5. Assume:

$$I_5 = I_6 = I_9$$

$$I_E \ll I_C \text{ for all transistors}$$

then:

$$R_5 = \frac{V - V_5}{I_5} = 500 \Omega \text{ where: } R_5 \text{ is the resistor between pin 5 and ground}$$

$$\phi = 0.75 \text{ V at } T_A = +25^\circ\text{C}$$

The MC1596 has been characterized for the condition I<sub>5</sub> = 1.0 mA and is the generally recommended value.

B. Common-Mode Quiescent Output Voltage

$$V_6 = V_9 \text{ V} - I_5 R_L$$

Note 7 - Biasing

The MC1596 requires three dc bias voltage levels which must be set externally. Guidelines for setting up these three levels include maintaining at least 2 volts collector-base bias on all transistors while not exceeding the voltages given in the absolute maximum rating table:

$$30 \text{ Vdc} \geq [(V_6, V_9) - (V_7, V_8)] \geq 2 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_7, V_8) - (V_1, V_4)] \geq 2 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_1, V_4) - (V_5)] \geq 2 \text{ Vdc}$$

The foregoing conditions are based on the following approximations:

$$V_6 = V_9, \quad V_7 = V_8, \quad V_1 = V_4$$

Bias currents flowing into pins 1, 4, 7, and 8 are transistor base currents and can normally be neglected if external bias dividers are designed to carry 1.0 mA or more.

Note 8 - Transmittance Bandwidth

Carrier transmittance bandwidth is the 3-dB bandwidth of the device forward transmittance as defined by:

$$V_{21C} = \frac{I_0 \text{ (each sideband)}}{V_S \text{ (signal)}} \Big|_{V_O = 0}$$

Signal transmittance bandwidth is the 3-dB bandwidth of the device forward transmittance as defined by:

$$V_{21S} = \frac{I_0 \text{ (signal)}}{V_S \text{ (signal)}} \Big|_{V_C = 0.5 \text{ Vdc}, V_O = 0}$$

\*Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

TYPICAL CHARACTERISTICS (continued)

Typical characteristics were obtained with circuit shown in Figure 5,  $f_c = 500$  kHz sine wave,  $V_C = 60$  mV(rms),  $I_S = 1$  mA,  $V_S = 200$  mV(rms),  $T_A = -25^\circ\text{C}$  unless otherwise noted.

FIGURE 15 - SIDEBAND AND SIGNAL PORT TRANSMITTANCES versus FREQUENCY




FIGURE 16 - CARRIER SUPPRESSION versus TEMPERATURE




FIGURE 17 - SIGNAL PORT FREQUENCY RESPONSE




FIGURE 18 - CARRIER SUPPRESSION versus FREQUENCY




FIGURE 19 - CARRIER FEEDTHROUGH versus FREQUENCY





FIGURE 20 - SIDEBAND HARMONIC SUPPRESSION versus INPUT SIGNAL LEVEL





# MC1496, MC1596

## OPERATIONS INFORMATION (continued)

The linear signal handling capabilities of a differential amplifier are well defined. With no emitter degeneration, the maximum input voltage for linear operation is approximately 25 mV peak. Since the upper differential amplifier has its emitters internally connected, this voltage applies to the carrier input port for all conditions.

Since the lower differential amplifier has provisions for an external emitter resistance, its linear signal handling range may be adjusted by the user. The maximum input voltage for linear operation may be approximated from the following expression:

$$V \cdot (I_E) (R_E) \text{ volts peak.}$$

This expression may be used to compute the minimum value of  $R_E$  for a given input voltage amplitude.

FIGURE 25 - TABLE 1  
VOLTAGE GAIN AND OUTPUT FREQUENCIES

Carrier Input Signal ( $V_C$ )	Approximate Voltage Gain	Output Signal Frequency(s)
Low-level dc	$\frac{R_L V_C}{2(R_E + 2r_e) \left(\frac{KT}{q}\right)}$	$f_M$
High-level dc	$\frac{R_L}{R_E + 2r_e}$	$f_M$
Low-level ac	$\frac{R_L V_C(\text{rms})}{2\sqrt{2} \left(\frac{KT}{q}\right) (R_E + 2r_e)}$	$f_C \pm f_M$
High-level ac	$\frac{0.637 R_L}{R_E + 2r_e}$	$f_C \pm f_M, 2f_C \pm f_M, 5f_C \pm f_M, \dots$

The gain from the modulating signal input port to the output is the MC1596/MC1496 gain parameter which is most often of interest to the designer. This gain has significance only when the lower differential amplifier is operated in a linear mode, but this includes most applications of the device.

As previously mentioned, the upper quad differential amplifier may be operated either in a linear or a saturated mode. Approximate gain expressions have been developed for the MC1596/MC1496 for a low-level modulating signal input and the following carrier input conditions:

1. Low-level dc
2. High-level dc
3. Low-level ac
4. High-level ac

These gains are summarized in Table 1, along with the frequency components contained in the output signal.

### NOTES:

1. Low-level Modulating Signal,  $V_M$ , assumed in all cases.  $V_C$  is Carrier Input Voltage.
2. When the output signal contains multiple frequencies, the gain expression given is for the output amplitude of each of the two desired outputs,  $f_C + f_M$  and  $f_C - f_M$ .
3. All gain expressions are for a single-ended output. For a differential output connection, multiply each expression by two.
4.  $R_L$  = Load resistance.
5.  $R_E$  = Emitter resistance between pins 2 and 3.
6.  $r_e$  = Transistor dynamic emitter resistance, at  $+25^\circ\text{C}$ :

$$r_e \approx \frac{26 \text{ mV}}{I_E \text{ (mA)}}$$

7.  $K$  = Boltzmann's Constant,  $T$  = temperature in degrees Kelvin,  $q$  = the charge on an electron.

$$\frac{KT}{q} \approx 26 \text{ mV at room temperature}$$

## APPLICATIONS INFORMATION

Double sideband suppressed carrier modulation is the basic application of the MC1596/MC1496. The suggested circuit for this application is shown on the front page of this data sheet.

In some applications, it may be necessary to operate the MC1596/MC1496 with a single dc supply voltage instead of dual supplies. Figure 26 shows a balanced modulator designed for operation with a single  $+12 \text{ Vdc}$  supply. Performance of this circuit is similar to that of the dual supply modulator.

### AM Modulator

The circuit shown in Figure 27 may be used as an amplitude modulator with a minor modification.

All that is required to shift from suppressed carrier to AM operation is to adjust the carrier null potentiometer for the proper amount of carrier insertion in the output signal.

However, the suppressed carrier null circuitry as shown in Figure 27 does not have sufficient adjustment range. Therefore, the modulator may be modified for AM operation by changing two resistor values in the null circuit as shown in Figure 28.

### Product Detector

The MC1596/MC1496 makes an excellent SSB product detector (see Figure 29).

The product detector has a sensitivity of 3.0 microvolts and a dynamic range of 90 dB when operating at an intermediate frequency of 9 MHz.

The detector is broadband for the entire high frequency range. For operation at very low intermediate frequencies down to 50 kHz, the 0.1  $\mu\text{F}$  capacitors on pins 7 and 8 should be increased to 10  $\mu\text{F}$ . Also, the output filter at pin 9 can be tailored to a specific intermediate frequency and audio amplifier input impedance.

As in all applications of the MC1596/MC1496, the emitter resistance between pins 2 and 3 may be increased or decreased to adjust circuit gain, sensitivity, and dynamic range.

This circuit may also be used as an AM detector by introducing carrier signal at the carrier input and an AM signal at the SSB input.

The carrier signal may be derived from the intermediate frequency signal or generated locally. The carrier signal may be introduced with or without modulation, provided its level is sufficiently high to saturate the upper quad differential amplifier. If the carrier signal is modulated, a 300 mV(rms) input level is recommended.

## MOTOROLA LINEAR/INTERFACE DEVICES

APPLICATIONS INFORMATION (continued)

Doubly Balanced Mixer

The MC1596/MC1496 may be used as a doubly balanced mixer with either broadband or tuned narrow band input and output networks.

The local oscillator signal is introduced at the carrier input port with a recommended amplitude of 100 mV(rms).

Figure 30 shows a mixer with a broadband input and a tuned output.

Frequency Doubler

The MC1596/MC1496 will operate as a frequency doubler by introducing the same frequency at both input ports.

Figures 31 and 32 show a broadband frequency doubler and a tuned output very high frequency (VHF) doubler, respectively.

Phase Detection and FM Detection

The MC1596/MC1496 will function as a phase detector. High-level input signals are introduced at both inputs. When both inputs are at the same frequency the MC1596/MC1496 will deliver an output which is a function of the phase difference between the two input signals.

An FM detector may be constructed by using the phase detector principle. A tuned circuit is added at one of the inputs to cause the two input signals to vary in phase as a function of frequency. The MC1596/MC1496 will then provide an output which is a function of the input signal frequency.

NOTE: Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

TYPICAL APPLICATIONS

FIGURE 26 - BALANCED MODULATOR (+12 Vdc SINGLE SUPPLY)




FIGURE 27 - BALANCED MODULATOR-DEMODULATOR




FIGURE 28 - AM MODULATOR CIRCUIT






FIGURE 29 - PRODUCT DETECTOR (+12 Vdc SINGLE SUPPLY)








**Test Circuits (Continued)**




**FIGURE 6. Reference Current Slew Rate Measurement (Note 7)**

TL/H/5687-9  
 $\frac{dI}{dt} = \frac{1}{RL} \frac{dV}{dt}$   
 SLEWING TIME




**FIGURE 7. Positive VREF (Note 7)**

TL/H/5687-10  
 SEE TEXT FOR VALUES OF C



**FIGURE 8. Negative VREF (Note 7)**

TL/H/5687-11  
 SEE TEXT FOR VALUES OF C



**FIGURE 9. Programmable Gain Amplifier or Digital Attenuator Circuit (Note 7)**

TL/H/5687-12

**Application Hints (Continued)**

A negative reference voltage may be used if R14 is grounded and the reference voltage is applied to R15 as shown in Figure 8. A high input impedance is the main advantage of this method. Compensation involves a capacitor to VEE on pin 16, using the values of the previous paragraph. The negative reference voltage must be at least 4V above the VEE supply. Bipolar input signals may be handled by connecting R14 to a positive reference voltage equal to the peak positive input level at pin 15.

When a DC reference voltage is used, capacitive bypass to ground is recommended. The 5V logic supply is not recommended as a reference voltage. If a well regulated 5V supply which drives logic is to be used as the reference, R14 should be decoupled by connecting it to 5V through another resistor and bypassing the junction of the 2 resistors with 0.1 μF to ground. For reference voltages greater than 5V, a clamp diode is recommended between pin 14 and ground. If pin 14 is driven by a high impedance such as a transistor current source, none of the above compensation methods apply and the amplifier must be heavily compensated, decreasing the overall bandwidth.

**OUTPUT VOLTAGE RANGE**

The voltage on pin 4 is restricted to a range of -0.55 to 0.4V when VEE = -5V due to the current switching methods employed in the DAC0808.

The negative output voltage compliance of the DAC0808 is extended to -5V where the negative supply voltage is more negative than -10V. Using a full-scale current of 1.992 mA and load resistor of 2.5 kΩ between pin 4 and ground will yield a voltage output of 256 levels between 0 and -4.980V. Floating pin 1 does not affect the converter speed or power dissipation. However, the value of the load resistor determines the switching time due to increased voltage swing. Values of RL up to 500Ω do not significantly affect performance, but a 2.5 kΩ load increases worst-case settling time to 1.2 μs (when all bits are switched ON). Refer to the subsequent text section on Settling Time for more details on output loading.

**OUTPUT CURRENT RANGE**

The output current maximum rating of 4.2 mA may be used only for negative supply voltages more negative than -8V, due to the increased voltage drop across the resistors in the reference current amplifier.

**ACCURACY**

Absolute accuracy is the measure of each output current level with respect to its intended value, and is dependent upon relative accuracy and full-scale current drift. Relative accuracy is the measure of each output current level as a fraction of the full-scale current. The relative accuracy of the DAC0808 is essentially constant with temperature due to

the excellent temperature tracking of the monolithic resistor ladder. The reference current may drift with temperature causing a change in the absolute accuracy of output current. However, the DAC0808 has a very low full-scale drift with temperature.

The DAC0808 series is guaranteed accurate to within 1 LSB at a full-scale output current of 1.992 mA. This corresponds to a reference amplifier output current drive to ladder network of 2 mA, with the loss of 1 LSB (8 μA) which is the ladder remainder shunted to ground. The input current to pin 14 has a guaranteed value of between 1.9 and 2 mA, allowing some mismatch in the NPN current source pair. The accuracy test circuit is shown in Figure 4. The bit converter is calibrated for a full-scale output current of 1.992 mA. This is an optional step since the DAC0808 accuracy is essentially the same between 1.5 and 2.5 mA. The DAC0808 circuit's full-scale current is trimmed to same value with R14 so that a zero value appears at error amplifier output. The counter is activated and the band may be displayed on an oscilloscope, detected comparators, or stored in a peak detector.

Two 8-bit D-to-A converters may not be used to construct 16-bit accuracy D-to-A converter. 16-bit accuracy implies total error of ± 1/2 of one part in 65,536 or ±0.00076% which is much more accurate than the ±0.019% specification provided by the DAC0808.

**MULTIPLYING ACCURACY**

The DAC0808 may be used in the multiplying mode with 8-bit accuracy when the reference current is varied over a range of 256:1. If the reference current in the multiplying mode ranges from 16 μA to 4 mA, the additional error contributions are less than 1.6 μA. This is well within 8-bit accuracy when referred to full-scale.

A monotonic converter is one which supplies an increase in current for each increment in the binary word. Typically, 1 DAC0808 is monotonic for all values of reference current above 0.5 mA. The recommended range for operation with a DC reference current is 0.5 to 4 mA.

**SETTLING TIME**

The worst-case switching condition occurs when all bits are switched ON, which corresponds to a low-to-high transition for all bits. This time is typically 150 ns for settling to within ± 1/2 LSB, for 8-bit accuracy, and 100 ns to 1/2 LSB for 7-bit accuracy. The turn OFF is typically under 100 ns. These times apply when RL ≤ 500Ω and CO ≤ 25 pF.

Extra care must be taken in board layout since this is usually the dominant factor in satisfactory test results when measuring settling time. Short leads, 100 μF supply bypassing for low frequencies, and minimum scope lead length are mandatory.



## Test Circuits (Continued)




FIGURE 8. Reference Current Slew Rate Measurement (Note 7)




FIGURE 9. Programmable Gain Amplifier or Digital Attenuator Circuit (Note 7)

## Application Hints

### REFERENCE AMPLIFIER DRIVE AND COMPENSATION

The reference amplifier provides a voltage at pin 14 for converting the reference voltage to a current, and a turn-around circuit or current mirror for feeding the ladder. The reference amplifier input current,  $I_{14}$ , must always flow into pin 14, regardless of the set-up method or reference voltage polarity. Connections for a positive voltage are shown in Figure 7. The reference voltage source supplies the full current  $I_{14}$ . For bipolar reference signals, as in the multiplying mode,

## Application Hints (Continued)

A negative reference voltage may be used if R14 is grounded and the reference voltage is applied to R15 as shown in Figure 8. A high input impedance is the main advantage of this method. Compensation involves a capacitor to VEE on pin 16, using the values of the previous paragraph. The negative reference voltage must be at least 4V above the VEE R14 to a positive reference voltage equal to the peak positive input level at pin 15.

When a DC reference voltage is used, capacitive bypass to ground is recommended. The 5V logic supply is not recommended as a reference voltage. If a well regulated 5V supply which drives logic is to be used as the reference, R14 should be decoupled by connecting it to 5V through another resistor and bypassing the junction of the 2 resistors with 0.1  $\mu$ F to ground. For reference voltages greater than 5V, a clamp diode is recommended between pin 14 and ground. If pin 14 is driven by a high impedance such as a transistor current source, none of the above compensation methods apply and the amplifier must be heavily compensated, decreasing the overall bandwidth.

### OUTPUT VOLTAGE RANGE

The voltage on pin 4 is restricted to a range of  $-0.55$  to  $0.4V$  when  $V_{EE} = -5V$  due to the current switching methods employed in the DAC0808.

The negative output voltage compliance of the DAC0808 is extended to  $-5V$  where the negative supply voltage is more negative than  $-10V$ . Using a full-scale current of 1.992 mA and load resistor of 2.5 k $\Omega$  between pin 4 and ground will yield a voltage output of 256 levels between 0 and  $-4.980V$ . Floating pin 1 does not affect the converter speed or power dissipation. However, the value of the load resistor determines the switching time due to increased voltage swing. Values of  $R_L$  up to 500 $\Omega$  do not significantly affect performance, but a 2.5 k $\Omega$  load increases worst-case settling time to 1.2  $\mu$ s (when all bits are switched ON). Refer to the subsequent text section on Settling Time for more details on output loading.

### OUTPUT CURRENT RANGE

The output current maximum rating of 4.2 mA may be used only for negative supply voltages more negative than  $-8V$ , due to the increased voltage drop across the resistors in the reference current amplifier.

### ACCURACY

Absolute accuracy is the measure of each output current level with respect to its intended value, and is dependent upon relative accuracy and full-scale current drift. Relative accuracy is the measure of each output current level as a fraction of the full-scale current. The relative accuracy of the DAC0808 is essentially constant with temperature due to

the excellent temperature tracking of the monolithic resistor ladder. The reference current may drift with temperature, causing a change in the absolute accuracy of output current. However, the DAC0808 has a very low full-scale current drift with temperature.

The DAC0808 series is guaranteed accurate to within  $\pm 1/2$  LSB at a full-scale output current of 1.992 mA. This corresponds to a reference amplifier output current drive to the ladder network of 2 mA, with the loss of 1 LSB (8  $\mu$ A) which is the ladder remainder shunted to ground. The input current to pin 14 has a guaranteed value of between 1.9 and 2.1 mA, allowing some mismatch in the NPN current source pair. The accuracy test circuit is shown in Figure 4. The 12-bit converter is calibrated for a full-scale output current of 1.992 mA. This is an optional step since the DAC0808 accuracy is essentially the same between 1.5 and 2.5 mA. Then the DAC0808 circuits' full-scale current is trimmed to the same value with R14 so that a zero value appears at the error amplifier output. The counter is activated and the error comparators, or stored in a peak detector.

Two 8-bit D-to-A converters may not be used to construct a 16-bit accuracy D-to-A converter. 16-bit accuracy implies a total error of  $\pm 1/2$  of one part in 65,536 or  $\pm 0.00076\%$ , which is much more accurate than the  $\pm 0.019\%$  specification provided by the DAC0808.

### MULTIPLYING ACCURACY

The DAC0808 may be used in the multiplying mode with 8-bit accuracy when the reference current is varied over a range of 256:1. If the reference current in the multiplying mode ranges from 16  $\mu$ A to 4 mA, the additional error contributions are less than 1.6  $\mu$ A. This is well within 8-bit accuracy when referred to full-scale.

A monotonic converter is one which supplies an increase in current for each increment in the binary word. Typically, the DAC0808 is monotonic for all values of reference current above 0.5 mA. The recommended range for operation with a DC reference current is 0.5 to 4 mA.

### SETTLING TIME

The worst-case switching condition occurs when all bits are switched ON, which corresponds to a low-to-high transition for all bits. This time is typically 150 ns for settling to within  $\pm 1/2$  LSB, for 8-bit accuracy, and 100 ns to  $1/2$  LSB for 7 and 6-bit accuracy. The turn OFF is typically under 100 ns. These times apply when  $R_L \leq 500\Omega$  and  $C_O \leq 25$  pF.

Extra care must be taken in board layout since this is usually the dominant factor in satisfactory test results when measuring settling time. Short leads, 100  $\mu$ F supply bypassing for low frequencies, and minimum scope lead length are all mandatory.

**Test Circuits**

$V_1$  and  $I_1$  apply to inputs A1-A8.  
 The resistor tied to pin 15 is to temperature compensate the bias current and may not be necessary for all applications.  

$$I_0 = K \left( \frac{A_1}{2} + \frac{A_2}{4} + \frac{A_4}{16} + \frac{A_5}{32} + \frac{A_6}{64} + \frac{A_7}{128} + \frac{A_8}{256} \right)$$
 where  $K \approx \frac{V_{REF}}{R_{14}}$   
 and  $A_N = "1"$  if  $A_N$  is at high level  
 $A_N = "0"$  if  $A_N$  is at low level




FIGURE 1. Notation Definitions Test Circuit (Note 7)




FIGURE 2. Equivalent Circuit of the DAC0808 Series (Note 7)




FIGURE 3. Relative Accuracy Test Circuit (Note 7)




FIGURE 4. Relative Accuracy Test Circuit (Note 7)






FIGURE 5. Relative Accuracy Test Circuit (Note 7)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่เว้นกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





249187U PORT + DISPLAY + KEYBOARD + SOUND + TAPE INTERFACING

## กิตติกรรมประกาศ

การทำปริญญานิพนธ์ฉบับนี้ สามารถสำเร็จลุล่วงไปได้ด้วยดี คณะผู้จัดทำขอขอบคุณ อาจารย์ดลชัย สุขเจริญผล ซึ่งเป็นอาจารย์ที่ปรึกษา ที่ได้ให้ความรู้และทฤษฎีในการทำงาน ตลอดจนให้ความสะดวกในการใช้เครื่องมือต่างๆ และขอขอบคุณแม่บ้านที่ดูแลชั้น 5 ตึกพระเทพฯ ได้อำนวยความสะดวกในการใช้ห้องทดลอง และขอขอบคุณผู้ที่ให้ความช่วยเหลือทุกๆ ท่าน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เอกสารอ้างอิง

- [1] L.K. HERBERT SOLIID STATE RADIO ENGINEERING : SINEWAVE OSCILLATOATORS, MIXERS, FM. AND PM. RECIVERS : JONH WLEY & SON INC. : CANADA : 1980
- [2] M.P DAVIID MICROWAVE ENGINEERING : MICROWAVE NETWORK ANALYSIS, POWER DIVIDERS - DIRECTIONNAL COUPLERS AND HYBRIDS : ADDISON - WELEY PUBLISHING COMPANY : AMERICA : 1990
- [3] SAMUEL Y.LIAO MICROWAVE CIRCUIT ANALYSIS AND AMPLIFIER DESING : S-PARAMETER THEORY AND APPLICATION, BALANCED AMPLIFIER DESING AND POWER-COMBINING TECHIQUES: PRENTICE-HALL : 1987
- [4] GEORGE D. VENDELIN , ANTHONY M. PAVIO , ULRICH L. ROHDE MICROWAVE CIRCUIT DESIGN : OSCILLATOR DESIGN : JOHN WILEY & SONS INC. : CANADA : 1990
- [5] ทองทศ วานิชศรี วิทยานิพนธ์ เรื่องระบบเครื่องรับดาวเทียม : บัณฑิตวิทยาลัย สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง : กรุงเทพฯ : 1987
- [6] ถวิล พึ่งมา การออกแบบวงจรทางโทรคมนาคม : คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง : 1991
- [7] ดลชัย สุขเจริญผล ปริญญาบัตร เรื่องเครื่องรับสัญญาณดาวเทียม : ห้องสมุดวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง : 1990

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้