



การรับส่งข้อมูลดิจิทัลโดยการส่งออกอากาศ

(RF MODEM)

โดย

นาง กิตติ โภคผล 34131142

นาง เกียรติยศ ศรีาศยดี 34131143

นาง เจษฎา โพนั่มเย็น 34131148

อาจารย์ที่ปรึกษา

อาจารย์ ขวลิท เญจางคประเสริฐ

อาจารย์ ไพศาล สิทธิโยภาสกุล

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตร

ปริญญาโทสาขารัฐศาสตร์บัณฑิต

ภาควิชาเทคโนโลยีสารสนเทศ

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2535

หัวข้อโครงการ การรับส่งข้อมูลดิจิทัลโดยการส่งออกอากาศ (RF MODEM)
โดย นาย กิตติ โภทล 34131142
 นาย เกียรติชัย ศรียศย์ดี 34131143
 นาย เฉษฐา โพธิ์นุ่นเย็น 34131148
อาจารย์ที่ปรึกษา อาจารย์ ชวลิต เหนุจางคประเสริฐ
 อาจารย์ ไผศาล สิทธิโยภาสกุล
ภาควิชา เทคโนโลยีสารสนเทศ
สาขาวิชา เทคโนโลยีอิเล็กทรอนิกส์
ปีการศึกษา 2535

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง อนุมัติให้นับ
ปริญญาโทฉบับนี้เป็นส่วนหนึ่งของหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการสอบปริญญาโทฉบับนี้

-อาจารย์ที่ปรึกษา
(.....)
-อาจารย์ที่ปรึกษา
(.....)
-กรรมการ
(.....)
-กรรมการ
(.....)
-กรรมการ
(.....)

การรับส่งข้อมูลดิจิทัลโดยการส่งออกอากาศ

นาย กิตติ โภคผล 34131142
นาย เกียรติชัย ศรียศดี 34131143
นาย เฉษฐา โนนุ่มเย็น 34131148
อาจารย์ที่ปรึกษา
อาจารย์ ชวลิต เญญางคประเสริฐ
อาจารย์ ไพศาล สิทธิโยภาสกุล
ปีการศึกษา 2535

บทคัดย่อ

เครื่อง RF MODEM นี้จะทำหน้าที่ในการส่งข้อมูลจาก single board เครื่องหนึ่ง ไปยังอีกเครื่องหนึ่งโดยการส่งออกอากาศ โดยใช้เครื่องรับ-ส่งระบบ FM ความถี่ 49 MHz เป็นตัว ทำหน้าที่รับ-ส่งข้อมูลผ่านตัว FSK ซึ่งจะใช้เป็นตัวแปลงสัญญาณดิจิทัลเป็นความถี่ โดยใช้ XR-2206 และ แปลงจากความถี่เป็นสัญญาณดิจิทัล โดยใช้ XR-2211 โดยจะส่งข้อมูลที่ละ 8 bit ซึ่งจะใช้ 8251 เป็น port แปลงข้อมูลที่จะส่งเป็นแบบอนุกรม RF MODEM นี้จะทำให้เราสามารถรับ-ส่งข้อมูลได้ไกล ทำให้ขอบข่ายการใช้งานกว้างขึ้น เพราะไม่มีข้อจำกัดในเรื่องของสายส่งสัญญาณ ดังนั้นจึงสามารถใช้งานได้หลายแห่งอย่างทั่วถึง ทำให้สร้างความสะดวกรวดเร็ว ตลอดจนเป็นการประหยัดสายส่งนำสัญญาณในการรับ-ส่งในระยะทางไกลๆ

RF MODEM

MR. KITTI KOSOL 34131142

MR. KEAITTICHAJ SRIBUSDEE 34131143

MR. JASHADA PHOPUMYEN 34131148

ADVISOR

MR. CHAWALIT BENCHANGKAPRASERT

MR. PHAISAL SITTHIYOPHASAKUL

SEMESTER 1992

ABSTRACT

This RF MODEM, to be transmitt and receive data from one single board to once, by transmitt through antenna. By transmitter and receiver in FM system at 49 MHz, to be transmission and recive data through FSK. FSK will change digital signal to frequency by XR-2206 and change frequency to digital signal by XR-2211. It transmitt data 8 bit by step with 8251. 8251 to be change transmitt s data to seriers port system. Advantage of RF MODEM, we can transmitt or receive data in far distance because we don t worry about transmission line. So, we can work wide range in our job, convenient, speedily and to be seving transmission. line in transmission and receivision of far distance

สารบัญ

	หน้าที่
บทคัดย่อ	I
ABSTRACT	II
บทที่ 1 : บทนำ	1-1
บทที่ 2 : การสื่อสารแบบดิจิทัล	2-1
2.1 บทนำ	2-1
2.2 Information Capacity	2-3
2.3 Digital Radio	2-4
2.4 Frequency Shift Keying	2-5
2.4.1 FSK Transmitter	2-5
2.4.2 Bandwidth Considerations of FSK	2-7
2.4.3 FSK Receiver	2-10
บทที่ 3 : เครื่องรับส่งวิทยุ FM	3-1
3.1 ภาคเครื่องส่ง	3-1
3.2 ภาคเครื่องรับ	3-3
3.3 วงจรพื้นฐานของเครื่องรับส่งวิทยุ	3-6
บทที่ 4 : วิทยุรับ-ส่ง CB	4-1
4.1 คลื่นฟ้า	4-1
4.2 ประสิทธิภาพและขีดความสามารถของเครื่องวิทยุ ในด้านเทคนิค	4-2
4.3 ระบบการทำงานของเครื่องวิทยุรับ-ส่ง 49 MHz	4-2
4.4 การทำงานของ BLOCK DIAGRAM ภาครับ	4-5
4.5 การทำงานของ BLOCK DIAGRAM ภาคส่ง	4-9
4.6 การปรับแต่งชุดคท 49 MHz	4-10
4.6.1 ภาครับ	4-12
4.6.2 ภาคส่ง	4-14

	หน้าที่
บทที่ 5 : การรับส่งข้อมูลแบบอนุกรม	5-1
5.1 BAUD RATE	5-2
5.2 START BIT	5-3
5.3 PARITY BIT	5-4
5.4 STOP BIT	5-7
5.5 การเปลี่ยนข้อมูลจากแบบขนานเป็นข้อมูลแบบอนุกรม	5-7
5.6 หลักการเบื้องต้นของการรับส่งข้อมูลแบบอนุกรม	5-9
5.7 8251 USART	5-9
5.8 การจัดเรียงขาและหน้าที่	5-12
5.9 การเชื่อมต่อระหว่าง 8251 กับ Z80	5-15
5.10 การเชื่อมต่อกับสายส่งข้อมูล	5-17
5.11 การโปรแกรม 8251	5-19
บทที่ 6 : การออกแบบวงจร	6-1
6.1 ขั้นตอนการทำงาน	6-1
6.2 การออกแบบวงจร	6-5
6.3 โปรแกรมการใช้งาน	6-9
6.4 โปรแกรมการใช้งานจริงและวงจรโดยสมบูรณ์	6-13
6.5 การคำนวณค่า R และ C ที่ใช้ในวงจร	6-18
สรุปและวิจารณ์ผล	
เอกสารอ้างอิง	
ภาคผนวก	
ภาคผนวก ก.	
ภาคผนวก ข.	

บทที่ 1

บทนำ

การสื่อสารข้อมูลในยุคปัจจุบันมีอยู่ด้วยกันหลายรูปแบบ ซึ่งลักษณะการแบ่งแยกชนิดของการสื่อสารขึ้นอยู่กับองค์ประกอบหลายๆอย่าง เช่น แบ่งตามลักษณะของสัญญาณ ลักษณะของตัวกลาง การส่งผ่าน หรือพิจารณาจากการใช้งาน เป็นต้น ซึ่งในแต่ละอย่างนั้นก็จะมีกรรมวิธีการดำเนินงานที่แตกต่างกันไป ตามความมุ่งหมายที่จะใช้งาน ดังนั้นจึงมีเทคโนโลยีที่แตกต่างกันออกไป และมีการพัฒนาขึ้นเรื่อยๆ จนในบางครั้งอาจนำแต่ละชนิดมาใช้งานร่วมกัน หรือต่อเนื่องกันได้

การส่งสัญญาณออกอากาศเป็นอีกวิธีหนึ่งในการสื่อสารข้อมูล โดยจะใช้เพื่อส่งผ่านข้อมูลให้ไปได้ไกลๆ ซึ่งหลักการเบื้องต้นคือต้องทำการมอดดูเลทข้อมูลที่ต้องการไปกับคลื่นพาห์ เพื่อที่จะส่งไปได้ไกลๆ แล้วทางเครื่องรับจะทำการดีมอดดูเลทได้สัญญาณตามที่ต้องการซึ่งจะได้คุณภาพเป็นอย่างดีอย่างหนึ่งนั้น ก็ขึ้นอยู่กับเทคโนโลยีในการใช้งานของทางเครื่องส่งและเครื่องรับ ตลอดจนองค์ประกอบอื่นๆ เช่น ภูมิประเทศและภูมิอากาศ เป็นต้น สำหรับเครื่องส่งและเครื่องรับสัญญาณดิจิทัลโดยการส่งออกอากาศนี้ มีหลักการคือ ต้องการที่จะส่งข้อมูลที่เป็นสัญญาณดิจิทัลจากที่หนึ่งไปยังอีกที่หนึ่งโดยใช้การส่งออกอากาศ ในส่วนการส่งและรับออกอากาศนั้นจะใช้วิทยุรับส่งระบบ FM โดยที่ทางด้านส่งจะใช้ FSK ทำงานร่วมกับ serial port ของ single board เพื่อเปลี่ยนสัญญาณดิจิทัลไปเป็นความถี่ ทางด้านเครื่องรับนั้นจะใช้ FSK decoder ทำการ decode ความถี่ที่ได้รับมาให้กลับมาเป็นสัญญาณดิจิทัลอีกทีหนึ่ง

การทำงานของ RF MODEM นี้จะใช้ส่วนประกอบหลายๆส่วนทำงานร่วมกัน ดังนั้นในแต่ละส่วนนอกจากจะทำงานได้อย่างดีแล้วจะต้องมีความสอดคล้องกับส่วนอื่นๆด้วย การออกแบบจึงค่อนข้างที่จะยากและละเอียดในเรื่องการคำนวณค่าอุปกรณ์ที่นำมาใช้ ซึ่งค่าพารามิเตอร์ในแต่ละตัวมีความสัมพันธ์และเกี่ยวเนื่องกับวงจรในส่วนอื่นๆด้วยเสมอ ดังนั้นการใช้งานของเครื่องนี้จึงสามารถที่จะถูกปรับแต่งไปได้แล้วแต่ผู้ใช้งานว่าจะต้องการใช้งานในลักษณะใด แต่จะต้องพิจารณาถึงขีดจำกัดของการทำงานของตัวอุปกรณ์เหล่านั้นด้วย ส่วนโปรแกรมการทำงานก็สามารถที่จะเปลี่ยนแปลงไปตามการใช้งานได้ด้วยเช่นกัน ดังนั้น RF MODEM เครื่องนี้จึงสามารถนำไปใช้งานได้กว้างมาก รวมทั้งสามารถนำไปวิจัยและพัฒนาต่อไปได้

ดังที่กล่าวมาข้างต้นว่าการคำนวณหาค่าอุปกรณ์ที่จะนำมาใช้ในวงจรนั้นค่อนข้างจะยุ่งยาก จึงนำมาซึ่งปัญหาในการที่จะหาอุปกรณ์เหล่านั้นมาใช้ในวงจรด้วย จึงจะเห็นว่าค่าที่ใช้ในวงจรในเครื่องนี้อาจมีค่าที่แตกต่างจากที่ได้จากการคำนวณไว้ ซึ่งผู้ดำเนินงานก็ได้พยายามที่จะหาค่าที่ใกล้เคียงที่สุดมา เพื่อผลของความเที่ยงตรงของวงจร

คุณสมบัติของ RF MODEM

1. เป็นเครื่องรับ-ส่งข้อมูลดิจิทัลโดยการส่งออกอากาศ
2. ย่านที่ใช้รับ-ส่งข้อมูลใช้ย่านความถี่ 49 MHz
3. ส่งข้อมูลโดยผ่าน serial port โดยใช้ IC เบอร์ 8251
4. ส่งข้อมูลที่ละ 8 bit โดยใช้ single board เป็นตัวรับ-ส่งข้อมูล
5. การแปลงข้อมูลดิจิทัลเป็นความถี่ Analog ใช้ FSK เป็นตัวแปลงโดยใช้ IC เบอร์ XR-2206 และ XR-2211
6. Baud Rate ในการส่งเท่ากับ 600

บทที่ 2


การสื่อสารแบบดิจิทัล

2.1 บทนำ

ในระยะเวลาหลายปีที่ผ่านมา แต่ก่อนนี้ระบบการสื่อสารแบบอนาล็อกที่ใช้กันโดยทั่วไป ประกอบด้วย amplitude modulation (AM), frequency , Modulation (FM) และ phase modulation (PM) แล้วจะค่อย ๆ ลดลงไปทีละน้อยเรื่อย ๆ และถูกแทนที่ด้วยระบบการสื่อสารแบบดิจิทัลสมัยใหม่ ระบบการสื่อสารแบบดิจิทัลจะให้ประโยชน์ที่สำคัญ ๆ หลายอย่างเหนือกว่าระบบอนาล็อกแบบเดิม คือ สะดวกในการใช้งาน การมัลติเพล็กซ์ และป้องกันสัญญาณการรบกวนได้ดี

ในส่วนของการสื่อสารแบบดิจิทัล จะครอบคลุมไปถึงเทคนิคในการสื่อสารโดยกว้าง ๆ ประกอบด้วยการส่งสัญญาณระบบดิจิทัลและการสื่อสารวิทยุระบบดิจิทัล การส่งสัญญาณระบบดิจิทัล คือ การส่งสัญญาณมัลติดิจิทัลในระหว่างจุด 2 จุด ในระบบสื่อสาร การสื่อสารวิทยุระบบดิจิทัล เป็นการส่งสัญญาณดิจิทัลที่ถูกมอดูเลชัน กับคลื่นพาหะ แบบอนาล็อกระหว่างจุด 2 จุด ในระบบสื่อสาร ระบบการส่งสัญญาณแบบดิจิทัลต้องให้มีสภาพที่สะดวกในการติดต่อกันระหว่าง ด้านส่ง และด้านรับ ดังนั้นจึงต้องมีกรใช้สายคู่ที่เป็นโลหะ เช่น สายโคแอกเซียล หรือไฟเบอร์ ออปติก เคเบิล ในระบบการสื่อสารวิทยุระบบดิจิทัล ทั่วกลางในการส่งต้องเป็นสูญญากาศ หรือ บรรยากาศชั้นแอสโทรสเฟียร์

จากรูปที่ 2.1 เป็นการแสดงถึงบล็อกไดอะแกรมอย่างง่ายของทั้งระบบส่งสัญญาณดิจิทัลและการสื่อสารวิทยุระบบดิจิทัลในการส่งสัญญาณระบบดิจิทัล เราจะให้เริ่มต้นการส่งอิมพัลส์ได้ทั้งเป็นรูปสัญญาณดิจิทัลและอนาล็อก ถ้าเป็นรูปสัญญาณอนาล็อก มันก็จะถูกแปลงให้เป็นสัญญาณดิจิทัล แล้วจะถูกส่งไปจัดรูปแบบ แล้วจะทำการเปลี่ยนกลับมาเป็นสัญญาณอนาล็อกอีกที่ส่วนสุดท้ายทางด้านเครื่องรับ ในระบบการสื่อสารวิทยุระบบดิจิทัลนั้น สัญญาณอิมพัลส์ที่มอดูเลชัน และดีมอดูเลชันทางเอาท์พุท เป็นสัญญาณแบบดิจิทัล สัญญาณดิจิทัล สามารถที่จะนำมาจากระบบการส่งสัญญาณดิจิทัล จากแหล่งกำเนิดอื่น เช่น เมมแฟรมคอมพิวเตอร์ หรือได้จาก การถอดรหัสไบนารี ของสัญญาณอนาล็อก



รูปที่ 2.1 ระบบการสื่อสารระบบดิจิทัล (a) การส่งสัญญาณแบบดิจิทัล (b) การสื่อสารวิทยุระบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 Information Capacity

information capacity ของระบบการสื่อสารจะใช้สัญลักษณ์ที่ใช้อิสระออกไป ซึ่งสามารถที่จะนำมาใช้ในระบบโดยใช้เป็นหน่วยของเวลา สัญลักษณ์พื้นฐานโดยมากจะเป็น binary digit (bit) เนื่องจากมันจะสะดวกที่จะแสดงออกมาอยู่ในรูปบิตต่อวินาที (bps) ในปี 1928 อาร์ ฮาร์ทลีย์ จากห้องปฏิบัติการทางโทรศัพท์ของเบลล์ ได้พัฒนาให้เป็นประโยชน์เกี่ยวเนื่องกันระหว่าง แบนด์วิธ เวลาในการส่งสัญญาณ และ information capacity แสดงในรูปของกฎของฮาร์ทลีย์ ได้ดังนี้

$$C \propto B \times T \quad (1-1)$$

เมื่อ

C = information capacity

B = แบนด์วิธ

T = ค่าเวลาในการส่งสัญญาณ

จากสมการ 1-1 แสดงให้เห็นได้ว่า information capacity เป็นฟังก์ชันที่เป็นเชิงเส้น และเป็นสัดส่วนกับค่า แบนด์วิธ และค่าเวลาในการส่งสัญญาณ ถ้าค่าใดค่าหนึ่งมีการเปลี่ยนแปลง ค่าของ information capacity จะเปลี่ยนแปลงไปเป็นสัดส่วนไป

ในปี 1948 ซี.อี. แชนนอนได้เปลี่ยนเอกสาร System Technical Journal ที่เกี่ยวกับ information capacity ของแชนแนลการสื่อสารเป็นแบนด์วิธ เวลาในการส่งสัญญาณ และค่า signal - to noise ratio ทางคณิตศาสตร์ แชนนอนได้กำหนดค่า information capacity เป็น

$$C = B \log_2 (1 + \frac{S}{N}) \quad (1-2)$$

N

เมื่อ

C = information capacity

B = แบนด์วิธ

S_N = signal power-to-noise power ratio

สำหรับย่านมาตรฐานของ แชนแนลการสื่อสารด้วย signal-to-noise คือ 100 (30 dB) และ แบนด์วิธ คือ 2.7 kHz ดังนั้นค่าของ information capacity ที่เปลี่ยนแปลงกำหนด คือ

$$\begin{aligned} C &= 2700 \log(1+1000) \\ &= 26.9 \text{ kbps} \end{aligned}$$

สูตรของแบนนอนนี้อาจจะมีความเข้าใจไม่ถูกต้องบ่อยครั้ง ผลของกระบวนการตั้งตัวอย่าง แสดงได้ด้วยค่า 26.9 kbps สามารถที่จะส่งทอดไปได้ตลอด แชนแนล 2.7 kHz การนี้อาจเป็นจริง แต่มันไม่สามารถที่จะทำเป็นระบบเลขฐานสอง ซึ่งมันจะได้รับในอัตรา 26.9 kbps ตลอดแชนแนล 2.7 kHz แต่ละสัญลักษณ์จะถูกลงไปมากกว่า 1 บิต ดังนั้นได้รับค่ากำหนดของแชนแนล สำหรับ information capacity ระบบส่งสัญญาณดิจิทัล จะมีมากกว่า 2 เอาท์พุท ในสภาพจะถูกใช้งาน หลาย ๆ ระบบจะอธิบายได้ตามบทนี้ระบบเหล่านี้จะรวมทั้งเทคนิคการมอดูเลชัน สัญญาณอนาล็อกและดิจิทัล

2.3 Digital Radio


จากคุณสมบัติเราจะแบ่งระบบการ digital radio ทั่ว ๆ ไป เป็น AM, RM, PM ซึ่งมัน จะทำให้ digital radio สัญญาณมอดูเลชัน และ digital radio สัญญาณมอดูเลชันและคิมมอดูเลชัน เป็นสัญญาณดิจิทัลมากกว่าอนาล็อก Digital Radio ในพหุเป็นอนาล็อกเป็นระบบธรรมดาที่ใช้ จุดสำคัญที่อยู่ 3 เทคนิค การมอดูเลชัน ดิจิตอลนั้นที่ใช้ร่วมกันในระบบ digital radio frequency shift keying (FSK) , phase shift keying (PSK) และ quadrature (QAM)

2.4 Frequency Shift Keying

FSK เป็นความสัมพันธ์ขั้นพื้นฐานอย่างง่ายในการกระทำเล็กน้อยจากการมอดูเลชัน FSK จะ เป็นสิ่งที่ครอบคลุมจำกัดจากมุมในการมอดูเลชัน คล้ายกับ FM แบบ ธรรมดา ยกเว้นแต่สัญญาณมอดูเลชัน ซึ่งเป็นการผ่านของมัลซ์ไอনারที่เปลี่ยนระหว่างแรงดัน 2 ตัว ที่มากกว่า รูปแบบการเปลี่ยนแปลงที่ต่อ เนื่อง

2.4.1 FSK Transmitter


จากไบนารี FSK ศูนย์กลางหรือความถี่ของพาหะ จะถูกขีฟไปโดยข้อมูลที่ เป็นไบนารีที่อิน พุท เนื่องจากเอาท์พุท ของตัวมอดูเลเตอร์ FSK เป็น สเต็ปฟังก์ชันของเขตของความถี่ ดังนั้นสัญญาณไบนารีที่อินพุทจะเปลี่ยนจากโลจิก 0 ไปเป็นโลจิก 1 FSK เอาท์พุทจะขีประหว่างความถี่ 2 ความถี่เป็น mark หรือ โลจิก 1 และ space หรือ โลจิก 0 FSK มีการเปลี่ยนความถี่เอาท์พุทในแต่ละเวลา ตามสภาพของโลจิกของสัญญาณไบนารีอินพุทที่เปลี่ยน เนื่องจากอัตราการเปลี่ยนทางเอาท์พุท จะเท่ากับ อัตราการเปลี่ยนทางอินพุท ในมอดูเลชันดิจิตอล อัตราการเปลี่ยนที่อินพุทไปยังมอดูเลเตอร์เรียกว่า bit rate และมีหน่วยเป็น bits per second (bps) อัตราการเปลี่ยนที่เอาท์พุทของมอดูเลเตอร์ เรียกว่า baud หรือ baud rate เป็นการเท่ากันโดยเวลาที่เหมือนกัน ของหนึ่งส่วนของสัญญาณเอาท์ พุท ใน FSK อินพุทและเอาท์พุทจะเท่ากัน ดังนั้น bitrate และ baud rate ซึ่งเท่ากันด้วย ส่วน ของตัวส่ง binary FSK อย่างง่ายอัตราการเปลี่ยนแสดงดังรูปที่ 2-2



รูปที่ 2.2 การส่ง binary FSK

2.4.2 Bandwidth Considerations of FSK

ในส่วนของระบบการสื่อสารอิเล็กทรอนิกส์ ค่าแบนด์วิดท์ จะเป็นตัวพื้นฐานที่จะพิจารณาในการที่จะออกแบบตัวส่ง FSK FSK จะมีลักษณะคล้ายคลึงกับ FM และสามารถที่จะอธิบายได้ในวิธีการคล้าย ๆ กัน



รูปที่ 2.3 FSK modulator t_b Time of one bit = $1/bps$; F_m , mark frequency; F_0 , space frequency; T_1 , period of shortest cycle; $1/T_1$, fundamental frequency of binary square wave; F_b , input bitrate

จากรูปที่ 3 แสดงตัวมอดูเลชัน FSK เป็นชนิดการส่งแบบ FM และเป็นแบบที่พบกันเรื่อยๆ คือ voltage - controlled oscillator (VCO) มันสามารถที่จะแสดงให้เห็นถึงอัตราความเร็วของอินพุตที่เปลี่ยนไปเมื่ออินพุตไบนารีต่อกันเป็นสลับกัน 1's และ 0's กล่าวคือเป็น square wave ความถี่เดิมนของคลื่นสี่เหลี่ยมไบนารีจะเท่ากับครึ่งหนึ่งของ bit rate เนื่องจาก ถ้าเพียงความถี่เดิมนของอินพุตที่พิจารณาความถี่ที่มอดูเลชันสามารถไปยังตัวมอดูเลชัน FSK จะเท่ากับครึ่งหนึ่งของอินพุต bit rate

อัตราความถี่ของ VCO จะถูกเลือกโดยมันจะตกลงครึ่งทางระหว่างความถี่ที่เป็น 1 และ 0 สถานะลอจิก 1 ที่อินพุต จะเป็น VCO จากตัวมัน reot frequency ไปยังความถี่ 1 และสถานะลอจิก 0

ที่อินพุทของ VCO จากตัวมัน rest frequency ไปยังความถี่ 0 เนื่องจากสัญญาณอินพุท binary เปลี่ยนจากโลจิก 0 เป็นโลจิก 1 ความถี่เอาต์พุท VCO จะขึ้นหรือหันเหกลับและออกไประหว่าง ความถี่ mark และ space เพราะว่า FSK เป็นดั่งที่มากกว่าการมอดูเลชั่นแบบความถี่ สูตร modulation index ถูกใช้ใน FM จะใช้ได้สำหรับ FSK จะถูกให้เป็น

$$MI = \frac{\Delta F}{F_a}$$

เมื่อ

MI = modulation index

ΔF = ความถี่ที่เปลี่ยนไป (Hz)

F_a = ความถี่ในการมอดูเลชั่น (Hz)

ค่า modulation index ที่ไม่ดีเป็นค่าที่จะให้อาชีพของแบนด์วิธกว้างมาก ๆ จะถูกเรียกว่า deviation ratio กรณีที่ไม่ดีพื้นแบนด์วิธที่กว้างมาก จะเกิดขึ้นเมื่อทั้งการบ้านของความถี่และความถี่ที่มอดูเลชั่นมีค่าสูงสุด

ในตัวมอดูเลชั่น FSK , ΔF คือการหันเหเปลี่ยนแปลงความถี่ของคลื่นพาหะและเท่ากับความแตกต่างระหว่าง rest frequency และในแง่ของความถี่ mark หรือ space (หรือครึ่งหนึ่งของความแตกต่างระหว่างความถี่ mark และ space) ค่ามิคของการหักเหความถี่ขึ้นอยู่กับค่า amplitude ของสัญญาณมอดูเลชั่นในสัญญาณดิจิตอล binary หนึ่ง ๆ ทั้ง โลจิก 1's มีแรงดันระดับเดียวกัน และทั้งโลจิก 0's มีความถี่เดียวกัน เนื่องจากการหันเหของความถี่มีค่าคงที่และตลอดที่ค่ามันสูงสุด F_a เท่ากับความถี่เดิมของอินพุทไบนารีซึ่งอยู่ภายใต้สภาพที่ไม่ดี (สลับ 1's และ 0's) เท่ากับครึ่งหนึ่งของ bit rate

สำหรับ FSK

$$MI = \frac{\frac{|F_m - F_s|}{2}}{\frac{F_b}{2}} = \frac{|F_m - F_s|}{F_b} \quad (1-3)$$



เมื่อ

$$|F_m - F_s| = \text{peak frequency deviation}$$

2

$$F_b = \text{fundamental frequency of the binary input signal}$$

2

สำหรับ FM แบบธรรมดา แบนด์วิธจะเป็นสัดส่วนโดยต่อกับค่า modulation index เมื่อจากใน FSK modulation index จะกำเนิดจะเก็บค่าที่ต่ำกว่า 1.0 ดังนั้นการบิดจะสัมพันธ์ กับเส้นคตรัมเอากันท์ FM ที่แบนด์ แคบๆ แบนวิธน้อย ๆ ต้องการที่จะแพร่สัญญาณที่เรียกว่า minimum Nyquist bandwidth (FM) เมื่อการมอดดูกลงใช้และเส้นคตรัมเอากันท์ double-sided ถูกว่าเปิดขึ้น แบนวิธที่ต่ำ ๆ ถูกเรียกว่า minimum double-sided Nyquist bandwidth หรือ minimum IF bandwidth

EX1.1 สำหรับ FSK modulator ค่าความถี่ space , rest และ mask เป็น 60,70 และ 80 MHz ตามลำดับ และมีค่า อิมพุท bit rate เท่ากับ 20 Mbps, กำหนด output baud และ ต้องการ bandwidth ต่ำที่สุด

Sol จากสมการ 1-3 จะได้

$$MI = \frac{|F_m - F_s|}{F_b} = \frac{|80\text{MHz} - 60\text{MHz}|}{20\text{Mbps}}$$
$$= \frac{20\text{MHz}}{20\text{Mbps}} = 1:0$$

จากคิจิตอลBessel ค่ามาก dulation index ได้เป็น 1 ใน 3 กลุ่มความถี่ที่แสดงเป็นเครื่องหมาย แต่ละด้านบอกความถี่ถูกแยกจากความถี่กลางเพื่อก่ออยู่กับด้านความถี่โดยค่าเท่ากันกับความถี่มอดดูซึ่งในตัวอย่างที่ เป็น 10 MHz (Fb/2) เอากันท์เส้นคตรัมสำหรับตัวยอดนี้แสดงดังรูป 1-4 มันสามารถให้เห็นค่า minimum double-sided Nyquist bandwidth เท่ากับ 60 MHz และ baud rate คือ 20 megabaud, เช่นเดียวกับ bit rate

เพราะว่า FSK มาจากการมอดความถี่ที่แบนด์แคบ ๆ แบนด์วิทต่าง ๆ จะขึ้นอยู่กับค่า modulation index สำหรับ modulation index ระหว่าง 0.5 และ 1 ในแต่ละ 2 ถึง 3 เซ็คที่ถูกกำเนิดขึ้น ดังนั้น แบนด์วิทต่ำ ๆ เป็น 2 ถึง 3 เวลาของ ค่าอิมพุท bit rate


ตาราง 1-1 BESSEL FUNCTION CHART

MI	J_0	J_1	J_2	J_3	J_4
0.0	1.00				
0.25	0.98	0.12			
0.5	0.94	0.24	0.03		
1.0	0.77	0.44	0.11	0.02	
1.5	0.51	0.56	0.23	0.06	0.01
2.0	0.22	0.58	0.35	0.13	0.03

2.4.3 FSK Receiver

วงจรที่ใช้ร่วมกันส่วนมากถูกใช้สำหรับ สัญญาณ demodulation FSK ซึ่งเป็น phase-locked loop (p22) ซึ่งแสดงดังรูปที่ 1-5 PLL-FSK demodulator จะทำงานเหมือนกัน PLL-FM demodulator ดังนั้นอิมพุทถึง PLL จะขึ้นระหว่างความถี่ mark และ space ค่า dc error voltage ที่เอาต์พุทของ ถ้าเทียบแปลไปตามความถี่ที่ซึบ เพราะว่ามีเพียง 2 ความถี่อิมพุท (mark และ space) มีเพียง 2 output error voltage ค่าถึงคือ โวลิจ 1 และอีกตั้งเป็นโวลิจ 0 ดังนั้น output คือสภาพที่เท่ากับค่ากึ่งกลางของตัวมอด FSK ดังนั้นผล การเปลี่ยน dc error voltage ตามการเปลี่ยนในความถี่อินพุทน่าจะเลือกและสามารถกันเป็น 0 V dc

FSK มีการบิดหลายทางการปฏิบัติต่ำกว่า PSK และ QAM เนื่องจากถูกโอภา่นาน ๆ คร้ว สำหรับระบบการปฏิบัติงานมากของ digital vadio มันถูกจำกัดการทำงานที่ต่ำ ราคาต่ำ asynchronous data modems นั้นจะถูกใช้สำหรับ การสื่อสารดิจิตอลมากกว่า อนุลือก voice band telephone lines



รูปที่ 2.4 FSK output spectrum สำหรับตัวอย่างที่ 1.1





Figure 7-5 PLL-FSK demodulator.


รูปที่ 2.5 PLL-FSK demodulator

บทที่ 3

เครื่องรับส่งวิทยุ FM


3.1 ภาคเครื่องส่ง

ในวงจรพื้นฐานของระบบเครื่องส่งจะประกอบไปด้วย ออสซิลเลเตอร์กับมอดูเลเตอร์ และ วงจรมัลติพลาย ซึ่งทำหน้าที่คูณความถี่ให้ได้ความถี่ที่ต้องการ เพื่อขยายกำลังส่งออกอากาศต่อไป **รูปที่ 4.1 สัญญาณ FM จากมอดูเลเตอร์จะผ่านการคูณความถี่ 3 เท่า รวม 2 ครั้ง เป็น 9 เท่า**



รูปที่ 3.1 แผนผังของเครื่องส่ง VHF/FM


เครื่องส่งบางชนิด (ดังรูปที่ 3.1) จะทำการมอดูเลตที่ความถี่ IF ของภาคเครื่องรับเสียก่อนแล้วจึงนำไปเอตเทรอร์โรตายนกับความถี่ของโลคอลออสซิลเลเตอร์เพื่อให้ได้ความถี่ที่ต้องการ ในที่นี้ความถี่ IF ของภาคเครื่องรับเท่ากับ 21.4 เมกะเฮิรตซ์ และความถี่โลคอลออสซิลเลเตอร์เท่ากับ 453.6 เมกะเฮิรตซ์ (ได้จากการคูณความถี่คริสตอล 5.6 เมกะเฮิรตซ์ 81 เท่า) วิธีนี้มีข้อดีตรงที่ เราใช้คริสตอลเพียงก้อนเดียวต่อความถี่ใช้งานหนึ่งความถี่โดยใช้ร่วมกันทั้งสภาวะรับและสภาวะส่ง นอกจากนี้ภาคเครื่องส่งก็ไม่จำเป็นต้องมีวงจรมัลติพลายต่างหากอีก




รูปที่ 3.2 แผนผังของเครื่องส่ง UHF/FM

3.2 ภาคเครื่องรับ

เครื่องรับ FM ในย่านความถี่ VHF ส่วนใหญ่เป็นแบบดับเบิลคอนเวอร์ชัน สำหรับในย่านความถี่ VHF บางครั้งอาจใช้แบบทริปลิคอนเวอร์ชัน (triple conversion) รูปที่ 3.3 แสดงแผนผังของเครื่องรับชนิดซิงเกิลคอนเวอร์ชัน สังเกตว่าวงจรส่วนหน้าชนิดที่มีค่า Q สูงมาก เรียกว่า เฮลิคอนเรโซเนเตอร์ (helical resonator) ส่วนในรูปที่ 3.4 แสดงแผนผังของเครื่องรับชนิดดับเบิลคอนเวอร์ชัน




รูปที่ 3.3 เครื่องรับ FM แบบซิงเกิลคอนเวอร์ชัน




รูปที่ 3.4 เครื่องรับ FM แบบดับเบิลคอนเวอร์ชัน

ตัวอย่างเครื่องรับส่งวิทยุ FM

เครื่องรับส่งวิทยุส่วนใหญ่ ภาคเครื่องรับกับภาคเครื่องส่งจะแยกออกจากกันโดยไม่ใช้วงจรร่วมกัน ดังแผนผังที่แสดงในรูปที่ 3.5 แต่ก็ยังมีเครื่องรับส่งวิทยุบางชนิดที่ใช้วงจรโคลอสซิลเลเตอร์ร่วมกัน ดังรูปที่ 3.6 โดยใช้คริสตอลเพียงก้อนเดียวกันทั้งในสภาวะรับและสภาวะส่ง สังเกตว่า




รูปที่ 3.5 เครื่องรับส่งวิทยุ FM ซึ่งแยกภาคเครื่องรับและภาคเครื่องส่ง



รูปที่ 3.6 เครื่องรับส่งวิทยุ FM แบบใช้วงจรออสซิลเลเตอร์ร่วมกัน

ในสภาวะส่งเราจำเป็นต้องนำสัญญาณโลคอลออสซิลเลเตอร์มา믹ซ์กับออสซิลเลเตอร์ที่มีความถี่ IF เสียก่อนเพื่อให้ได้ความถี่ใช้งานที่ต้องการ สังเกตอีกด้วยว่าความถี่ของออสซิลเลเตอร์ในสภาวะรับกับสภาวะส่งจะต่างกันอยู่เท่ากับความถี่ IF นอดี

เครื่องรับส่งวิทยุอีกชนิดหนึ่ง (ในรูปที่ 3.7) ซึ่งใช้ระบบส่งเคราะห์ความถี่หรือซินธิไซเซอร์แทนโลคอลออสซิลเลเตอร์ ข้อดีของเครื่องรับส่งวิทยุชนิดซินธิไซเซอร์นี้ก็คือเหมาะสำหรับกิจการที่ต้องใช้ความถี่หลายความถี่ ช่วยให้ประหยัดคริสตอลไปได้หลายก้อน (และสามารถตั้งความถี่ใช้งานได้สะดวก) แต่ข้อควรจำของเครื่องรับส่งในระบบนี้ก็คือ ความถี่ของออสซิลเลเตอร์ของระบบส่งเคราะห์ความถี่จะต้องขยับไปหรือออฟเซตไปเท่ากับความถี่ IF



รูปที่ 3.7 เครื่องรับส่งวิทยุ FM แบบสังเคราะห์ความถี่


3.3 วงจรพื้นฐานของเครื่องรับส่งวิทยุ

1. มอดูเลเตอร์ FM การกำเนิดสัญญาณ FM สามารถทำได้ 2 วิธี คือ


วิธี FM โดยตรง (direct FM) ซึ่งเราต้องวงจรแยกแชนซ์เข้ากับแรมป์บังคับความถี่ แล้วเปลี่ยนความถี่ของคริสตอลออสซิลเลเตอร์ โดยเปลี่ยนค่ารีแอคแตนซ์ของวาร์คาปเตอร์ไดโอด

วิธี FM โดยอ้อม (indirect FM) เราใช้วิธีมอดูเลตทางเฟสได้เป็นสัญญาณ PM แล้วเปลี่ยนสัญญาณให้เป็นสัญญาณ FM โดยการแก้ผลตอบสนองความถี่ของสัญญาณเสียงที่จะเข้าทำการมอดูเลตปกติความถี่เบี่ยงเบนจะมีค่า ± 5 กิโลเฮิรตซ์ (คิดรวม 2 ข้างเท่ากับ 10 กิโลเฮิรตซ์) โดยทั่วไปแรมป์บังคับความถี่จะเปลี่ยนไปได้ประมาณ 0.05 เปอร์เซ็นต์ นั่นคือสามารถมอดูเลตให้ความถี่เบี่ยงเบนไปได้ ประมาณ ± 5 กิโลเฮิรตซ์ ฉะนั้นถ้าความถี่แรมป์ปรับจนไว้มิถึงกลางพอดิ การมอดูเลตจะเบี่ยงเบนไปได้ไม่เท่ากันทั้งสองข้าง คือจะมากข้างหนึ่งและน้อยข้างหนึ่ง ทำให้เกิดความเพี้ยน หลังการมอดูเลตทั่วไปก็ใช้การเปลี่ยนค่ารีแอคแตนซ์ของวาร์คาปเตอร์ไดโอดเช่นกัน

ความจริงการกำเนิดสัญญาณ FM ทั้ง 2 วิธีก็ให้ผลคล้ายกัน จะแตกต่างกันก็ตรงที่ในกรณีเฟสมอดูเลชัน ความถี่เบี่ยงเบนมีค่าเป็นสัดส่วนกับความถี่ของสัญญาณที่มอดูเลต เมื่อความถี่เสียงยิ่งสูงความถี่เบี่ยงเบนจะยิ่งมาก นั่นคือที่ความถี่ศูนย์หรือ DC จะไม่มีการมอดูเลต ฉะนั้นเมื่อสัญญาณ PM จากเฟสมอดูเลเตอร์จะต้องถูกแปลงให้เป็นสัญญาณ FM เราก็สามารถทำได้โดยนำสัญญาณเสียงมาผ่านกรรมวิธีเพื่อให้สัญญาณความถี่ต่ำ ๆ แร่งขึ้น ก่อนที่จะป้อนเข้ามอดูเลต




(ก)



(ข)


รูปที่ 3.8 วงจรมอดูเลเตอร์ (ก) วิธี FM โดยใช้การเปลี่ยนความถี่คริสตอลด้วย วารีแคป (ข) วิธี FM โดยอ้อม ใช้เฟรมมอดูเลเตอร์

2. วงจรมัลติพลาย เป็นวงจรขยายที่มีอินพุตขับด้วยสัญญาณแรงเต็มที่ และเอาต์พุตเป็นวงจรที่
 จูนไว้ n ความถี่ฮาร์มอนิกของสัญญาณอินพุต วงจรนี้ก็เหมือนกับวงจรขยายจูนธรรมดา เพียงแต่ระดับสัญญาณ
 อินพุตป้อนเข้าแรงกว่า และอุปกรณ์ที่ใช้ เช่น ทรานซิสเตอร์ ต้องทำงานในย่านความถี่สูงขึ้น การ
 ขับด้วยสัญญาณแรงเต็มที่ช่วยทำให้เกิดฮาร์มอนิกขึ้น ฉะนั้นความบริสุทธิ์ของสเปกตรัมเกี่ยวกับความถี่ของวง
 จรจึงมีความสำคัญมาก ในรูปที่ 3.9 แสดงให้เห็นวงจรมัลติพลาย ซึ่งคุณความถี่เป็น 2 เท่า สิ่ง
 เกตว่าวงจรจูนด้านอินพุตจะจูนไว้ n ความถี่ที่ต้องการจะคูณ ส่วนด้านเอาต์พุตจูนไว้ n ความถี่ 2 เท่า
 หรือฮาร์มอนิกที่สอง (วงจรคูณ 2 นี้เรียกว่าดับเบิลอร์) ถ้าเราต้องการคูณ 3 เท่า เราก็ใช้วงจรจูน n
 ความถี่ฮาร์มอนิกที่สาม (วงจรคูณ 3 เท่าเรียกว่า ทริปลเลอร์) วงจรมัลติพลายส่วนใหญ่จะใช้ตัวคูณ 2
 หรือ 3 เท่า เนื่องจากตัวคูณสูงกว่านี้มักจะให้ประสิทธิภาพด้อยลง ถ้าเราต้องการคูณหลาย ๆ เท่า เรา
 ก็ใช้วงจรมัลติพลายหลาย ๆ ชุดมาต่อกัน




รูปที่ 3.9 วงจรดับเบิลอร์

3. วงจรขยายกำลัง RF ในกรณีของระบบ FM เราสามารถใช้วงจรขยายคลาส C ซึ่งมีประสิทธิภาพสูงกว่าในการขยายกำลังได้ โดยทั่วไปวงจรขยายกำลังมักจะเป็นวงจรง่าย ๆ แต่การจัดวางอุปกรณ์จำเป็นต้องพิถีพิถัน โดยเฉพาะวงจรที่ทำงานในย่านความถี่สูง ในรูปที่ 3.10 แสดงวงจรขยายกำลังในย่านความถี่ VHF 15 เมกะเฮิรตซ์ จะเห็นว่าเราใช้ตัวเก็บประจุปรับค่าได้ในการแมตช์อิมพีแดนซ์ คือทำให้อิมพีแดนซ์อินพุตกับเอาต์พุตเท่ากัน รูปที่ 3.11 เป็นวงจรขยายกำลังลิเนียร์ในย่านความถี่ VHF ซึ่งต่อวงจรขยายเป็นวงจรมวล สังเกตว่าเราใช้อุปกรณ์สตริปไลน์ (strip line) เป็นส่วนหนึ่งของวงจร สตริปไลน์ในที่นี้ มักทำเป็นลายวงจรบนแผ่นวงจรพิมพ์ (printed-circuit board) เรามักพบสตริปไลน์ในวงจรขยายกำลังที่ทำงานที่ระดับกำลังสูงมาก




รูปที่ 3.10 วงจรขยายกำลังคลาส C ในย่านความถี่ VHF

วงจรขยายกำลังอีกแบบหนึ่งซึ่งใช้ MOSFET กำลัง (power MOSFET) สามารถทำงานได้ถึง 100 วัตต์ ความถี่ใช้งานขึ้นไปได้ถึงย่าน VHF ลักษณะวงจรจะเป็นดังรูปที่ 3.12 ขั้วของ MOSFET ก็คือมีความเย็นต่ำและมีอินเตอร์มอดน้อย




รูปที่ 3.11 วงจรขยายกำลังลิเนียร์ในย่านความถี่ UHF



รูปที่ 3.12 วงจรขยายกำลังใช้ MOSFET สำหรับความถี่ 144 MHz

4. ระบบป้องกันวงจรขยายกำลัง RF โดยปกติภาคขยายกำลัง (นิยมเรียกว่า PA) ควรมีระบบป้องกันเพื่อความคมกำลังส่งให้คงที่ และป้องกันมิให้ทรานซิสเตอร์ภาคสุดท้ายชำรุดเพราะคลื่นสะท้อนกลับ (VSWR สูงเกินไป) รูปที่ 3.13 เป็นตัวอย่างระบบป้องกันของเครื่องขนาดกำลังส่ง 100 วัตต์ สังเกตว่าปริมาณสัญญาณเอาต์พุตตรวจวัด (sense) โดยใช้ไดเรกชันคัปเปิลเลอร์ (directional coupler) ซึ่งอยู่ระหว่างฮาร์โมนิกฟิลเตอร์กับสายอากาศ ถ้ากำลังส่งมากเกินไปหรือมีกำลังสะท้อนมากเกินไป คลื่นขับส่งภาคขยายกำลังจะถูกให้ลดลง อย่างไรก็ตามการป้องกันกลับจากไดโอดตัวที่ดีเทกคลื่นไปหน้า (forward) ของไดเรกชันคัปเปิลเลอร์ก็จะทำให้กำลังส่งเพิ่มขึ้นไปจนกระทั่งถึงค่าที่กำหนดไว้ ส่วนไดโอดตัวที่ดีเทกคลื่นสะท้อนจะทำให้เอาต์พุตลดลงถ้าคลื่นสะท้อนมากเกินไป ฉะนั้นกำลังสะท้อนจะถูกควบคุมไว้ไม่เกินระดับหนึ่ง




รูปที่ 3.13 วงจรป้องกันภาคขยายกำลังสุดท้าย

โดยทั่วไปวงจรป้องกันนี้เรานิยมใช้การตรวจวัดอุณหภูมิด้วยเสมอ ถ้าเครื่องส่งใช้งานหนักหรือการระบายความร้อนไม่ดีพอ ตัวตรวจวัดอุณหภูมิ เช่นเทอร์มิสเตอร์จะบังคับภาคส่งให้หยุดส่งจนกว่าอุณหภูมิจะลดลง วงจรป้องกันบางชนิดใช้วิธีควบคุมหรือจำกัดกระแสที่ไหลในวงจร PA เพื่อเพลาการทำงานลง

5. วงจรขยาย RF ปกติแล้วเครื่องรับ AM สามารถทำงานได้โดยไม่ต้องมีวงจรขยาย RF แต่สำหรับเครื่องรับ FM เราจำเป็นต้องมีวงจรขยาย RF เพื่อให้เครื่องรับสามารถรับสัญญาณขนาดเล็ก ๆ ได้ ระบบ FM มีภูมิต้านทานต่อ noise ฉะนั้นความไวจึงสูง สิ่งที่ว่าเครื่องรับ FM มีความไวไม่เกิน 1 ไมโครโวลต์ แต่เครื่องรับ AM มีความไวประมาณ 30 ไมโครโวลต์ ถ้าหากเราไม่ใช้วงจรขยาย RF ในเครื่องรับ noise ที่เกิดจากมิกเซอร์ก็จะกลบกับสัญญาณที่ต้องการรับจนหมดสิ้น การขยายสัญญาณอินพุตให้แรงขึ้นก่อนจะป้อนให้มิกเซอร์จะช่วยให้ความถี่ไวดีขึ้น นอกจากวงจรขยาย RF จะทำหน้าที่ขยายสัญญาณอินพุตแล้ว แบบด์วิดท์ช่วงความถี่ทำงานของวงจรมักจะช่วยตัดความถี่เงาน และกั้นสัญญาณจากออสซิลเลเตอร์มิให้ย้อนกลับไปสู่สายอากาศด้วย

วงจรรขยาย RF ที่นิยมใช้ในเครื่องรับ FM มักเป็น FET เนื่องจากมีช่วงไดนามิกกว้างและมีภูมิต้านทานต่อ noise สูง รวมทั้งมีเสถียรภาพดี ถ้าหากเครื่องรับใช้งานหลายความถี่และช่วงห่างของความถี่ใช้งาน (frequency spread) ไม่ห่างกันมากนัก วงจรรขยาย RF อาจจะใช้แบบที่มีย่านความถี่ผ่านไม่ต้องกว้างนัก และสามารถใช้อิเล็กตรอนเรโซเนเตอร์ร่วมกับวงจรส่วนหน้าด้วย โดยมีลักษณะวงจรดังรูปที่ 3.14

ตัวอิเล็กทรอนิกส์เรโซเนเตอร์นี้มีลักษณะเหมือนกับลวดสายนำสัญญาณที่เป็นเกลียว (spiral) ปลายด้านหนึ่งลัดวงจร ปลายอีกด้านหนึ่งเปิดวงจร ค่าอิมพีแดนซ์ประจำตัวของสาย (characteristic impedance) จะมีค่าสูง ลวดดังกล่าวปิดทับอยู่ในช่องโลหะและมีช่องสำหรับให้พลังงานผ่านจากช่องหนึ่งไปยังอีกช่องหนึ่งค่า Q (unloaded) ของอิเล็กทรอนิกส์เรโซเนเตอร์นี้สูงมาก คุณสมบัตินี้เองที่ทำให้สามารถกำจัดอินเตอร์มอดและสัญญาณเงาน ดวงจรในรูปที่ 3.14



รูปที่ 3.14 วงจรขยาย RF ซึ่งใช้เฮลิคอลเรโซเนเตอร์


6. มิกเซอร์ อาจเป็นแบบใช้ทรานซิสเตอร์ หรืออาจเป็นแบบใช้ไดโอดซึ่งเป็นมิกเซอร์แบบพาสซีฟ ในเครื่องรับรุ่นใหม่เรานิยมใช้บาลานซ์มิกเซอร์ซึ่งให้คุณสมบัติการกำจัดอินเตอร์มอดูเลชันและขยายสัญญาณได้ดีด้วย เครื่องรับบางแบบก็ใช้ MOSFET ชนิดเกตคู่เป็นมิกเซอร์

7. โลคอลออสซิลเลเตอร์ ทำหน้าที่บ่อนสัญญาณอินเจกชันให้แก่วงจรมิกเซอร์ ในกรรมวิธีเฮตเตอร์โรดายนเครื่องรับที่ใช้รับบังคับความถี่มักจะกำเนิดสัญญาณอินเจกชัน โดยใช้คริสตอลออสซิลเลเตอร์ร่วมกับวงจรมัลติพลาย เครื่องรับบางแบบก็ใช้ระบบสังเคราะห์ความถี่

คุณสมบัติของโลคอลออสซิลเลเตอร์นี้ มีความสำคัญต่อคุณภาพของเครื่องรับ โดยเฉพาะความถี่จะต้องเที่ยงตรงและมีเสถียรภาพดีกว่า 10 ppm (ย่อมาจาก part per million หรือส่วนในล้านส่วน) ตลอดย่านอุณหภูมิใช้งาน ถ้าเป็นเครื่องรับธรรมดาอาจใช้รับบังคับความถี่ธรรมดาก็ได้ แต่ถ้าต้องการความถี่ที่เที่ยงตรงมาก จำเป็นต้องใช้แร่อบในกล่องโลหะ (oven) ที่ควบคุมอุณหภูมิได้ ข้อเสียของการอบแร่ก็คือเปลืองพลังงานไฟฟ้าไปส่วนหนึ่ง

คริสตอลออสซิลเลเตอร์อีกแบบหนึ่งซึ่งใช้วิธีชดเชยอุณหภูมิ เพื่อช่วยชดเชยความถี่มิให้ไหลเลื่อน (drift) ออสซิลเลเตอร์ที่ใช้วิธีชดเชยอุณหภูมิแบบนี้เรียกว่า TCXO (temperature compensated crystal oscillator) การเปลี่ยนแปลงความถี่ต่ออุณหภูมิของแร่ไม่เป็นลิเนียร์ (ไม่เป็นเชิงเส้น) แต่เป็นรูปตัว S (ดูรูปที่ 3.15) ฉะนั้นวิธีชดเชยอุณหภูมิจึงต้องเป็นแบบนอนลิเนียร์ด้วย

คุณสมบัติที่สำคัญอีกอย่างหนึ่งของคริสตอลออสซิลเลเตอร์ก็คือ สัญญาณต้องมีความบริสุทธิ์ (ทางความถี่) มิฉะนั้นเมื่อป้อนให้กับมิกเซอร์จะทำให้มีผลตอบลบลิวเรียม (spurious response) วิธีแก้ที่นิยมใช้ก็คือใช้การซัดและใช้ฟิลเตอร์กรองความถี่อาร์มอนิกที่ไม่ต้องการออกไปเสียก่อน นอกจากนี้คุณสมบัติของออสซิลเลเตอร์ก็มีผลต่อซีเลกทวิตีการเลือกรับสัญญาณและจัดสัญญาณข้างเคียงของเครื่องรับด้วย เนื่องจากปรากฏการณ์มิกซ์แบบผกผัน (reciprocal mixing) ถ้าสัญญาณเอินเจ็กซ์มีออสซิลเลชันอยู่ พลังงานอินพุตจะถูกมอดูเลตด้วยออสซิลเลชันไปยังวงจรราย สัญญาณที่ออสซิลเลชันจะผ่านฟิลเตอร์ IF ได้ ซีเลกทวิตีจึงลดลง ด้วยเหตุนี้สัญญาณช่องข้างเคียงอาจมีออสซิลเลชัน (spillover) แทรกเข้าไปในช่องความถี่ใช้งานได้




รูปที่ 3.15 การเปลี่ยนแปลงความถี่ของผลึกแร่ต่ออุณหภูมิ

8. วงจรราย IF เอาต์พุตที่ได้จากมิกเซอร์จะป้อนเข้าสู่คริสตอลฟิลเตอร์ (วงจรกรองความถี่แบบคริสตอล) ทันทัน ดังในรูปที่ 4.16 ซึ่งใช้ฟิลเตอร์ 2 ขั้ว (pole) 2 ตัวแมตซ์กัน (matched pair) คู่หนึ่งต่อกับอินพุตของวงจร IF และอีกคู่หนึ่งต่อที่เอาต์พุตของวงจร IF

ในกรณีของซิงเกิลคอนเวอร์ชันจะมีวงจรคริสตอลฟิลเตอร์และวงจร IF ต่อถัดมาจากมิกเซอร์ แต่ถ้าเป็นในกรณีของดับเบิลคอนเวอร์ชันจากมิกเซอร์ที่หนึ่งจะเป็นคริสตอลฟิลเตอร์ผ่านวงจร IF ค่าสูงและเข้าวงจรมิกเซอร์ที่สองและผ่านเซรามิกฟิลเตอร์กับวงจร IF ค่าต่ำ ตามลำดับ


ในระบบซูเปอร์เฮเทอโรไดน์ อัตราขยายส่วนใหญ่มักจะมาจากภาค IF ในเครื่องรับยุคแรก ๆ เรามักใช้หลอดหรือทรานซิสเตอร์ ซึ่งมีหือแปลงคัปเปิลระหว่างสเตจ (ภาค) แต่ในยุคหลังนี้ ภาค IF จะมีค่าต่ำเราจึงนิยมใช้ไอซีเพียงตัวเดียวทำหน้าที่เป็น IF และดีมอดสำเร็จในตัว



รูปที่ 3.16 วงจรขยาย IF ซึ่งใช้คริสตอลฟิลเตอร์คู่

ตัวอย่างไอซีที่ทำหน้าที่เป็นภาค IF


ไอซีที่จะกล่าวถึงต่อไปนี้เป็นของโมโตโรล่าเบอร์ MC 3357 เป็นไอซีที่นิยมอย่างแพร่หลายซึ่งประกอบไปด้วยภาคคริสตอลออสซิลเลเตอร์ บาลานซ์มิกเซอร์ วงจรขยายลิมิตเตอร์ วงจรดีมอด และ วงจรสแควลซ์ ไอซีเบอร์นี้ออกแบบสำหรับระบบดับเบิลคอนเวอร์ชัน (ดูรูปที่ 3.17) คริสตอลออสซิลเลเตอร์



รูปที่ 3.17 แผนผังของ IC เบอร์ MC 3357

เป็นแบบคอลปิตต์ซึ่งต่อภายในกับขาลานซ์มิกเซอร์ โดยปกติอินพุตจะมีค่า 10.7 เมกะเฮิรตซ์ (หรือใกล้เคียงนี้) IF ที่สองเท่ากับ 455 กิโลเฮิรตซ์ (ดูรูปที่ 3.18)


สังเกตว่าแร่ที่ข้อนให้มิกเซอร์คือ 10.245 เมกะเฮิรตซ์ เมื่อบีตกับสัญญาณที่ได้จาก IF ที่หนึ่ง (10.7 เมกะเฮิรตซ์) จะได้ความถี่ 455 กิโลเฮิรตซ์ออกจากขา 3 ไปยังเซรามิกฟิลเตอร์ 455 กิโลเฮิรตซ์ เข้าขา 5 แล้วขยายที่วงจขยายแล้วต่อเข้าภาคลิมิตเตอร์และดีมอดที่วงจรควอดราเจอร์ดีเทกเตอร์ (quadrature detector) สัญญาณเสียงที่ได้จะขยายที่วงจรขยายเสียง แล้วข้อนผ่านขบวนการสquelch) ต่อไป




รูปที่ 3.18 ตัวอย่างวงจรใช้งานของ 3357

ไอซีที่มีคุณสมบัติดังกล่าวนี้อีกเบอร์หนึ่งเป็นของ RCA เบอร์ CA 3089 (รูปที่ 3.19 และรูปที่ 3.20) ได้ออกแบบสำหรับระบบซิงเกิลคอนเวอร์ชันซึ่งมี IF เท่ากับ 10.7 เมกะเฮิรตซ์ ความไว (limiting sensitivity) ของ CA 3089 จะน้อยกว่า MC 3357 อินพุต IF ป้อนเข้าวงจรขยาย / ลิมิตเตอร์ 3 สเตจแล้วออกไปยังควอดราเจอร์ดีเทกเตอร์ วงจรลิมิตเตอร์แต่ละวงจรมานำสัญญาณออกไปตรวจระดับสัญญาณที่วงจรถัดไป (level detector) ซึ่งมีประโยชน์ในขบวนการ AGC หรือป้อนให้ s-meter เพื่อวัดความแรงสัญญาณ ส่วนรับสควอชของ CA 3089 นี้เป็นชนิดที่ไวต่อระดับสัญญาณซึ่งแตกต่างจากเบอร์ MC 3357 ซึ่งเป็นแบบทำงานด้วยนอยส์ (noise activated)






รูปที่ 3.19 แผนผังของ IC เบอร์ CA 3089




รูปที่ 3.20 ตัวอย่างวงจรใช้งานของ CA3089

ไอซีภาค IF อีกเบอร์หนึ่งคือ LM 1358 ซึ่งมีผู้ผลิตหลายแห่ง และบางครั้งก็เรียกเป็นหมายเลขอื่นเช่น MC 1358 หรือ CA 3065 ภายในตัวไอซีจะประกอบด้วยวงจรขยาย/ลิ้มิตเตอร์ วงจรควอดราเจอร์ดีเทกเตอร์ วงจรลดทอน และออติโอพรีแอมป์ (พรีแอมป์ของสัญญาณเสียง) ดังรูปที่ 3.21 และรูปที่ 3.22 ไอซีตัวนี้ไม่มีสเคลซ์ภายใน ถ้านำมาใช้กับเครื่องรับส่งวิทยุจะต้องเพิ่มเติม วงจรสเคลซ์อีกต่างหากในรูปที่ 3.22 สัญญาณ IF อินพุตที่ขา 1 และ 2 ทำการขยายแล้วป้อนไป ดีเทกที่ควอดราเจอร์ดีเทกเตอร์สัญญาณเสียงที่ได้ออกจากขา 8 เข้าสู่ขา 14 สำหรับสัญญาณที่ออกจากขา 12 จำนไปใช้ในขบวนการสเคลซ์




รูปที่ 3.21 แผนผังของ IC เบอร์ MC 1358




รูปที่ 3.22 ตัวอย่างวงจรใช้งานของ MC 1358

9. มิวต์หรือสquelch ในเครื่องรับที่มีความไวสูง สัญญาณอินพุตที่สาชอากาศจะถูกขยายให้แรงมากขึ้นเพื่อป้อนให้วงจรเทกเตอร์ ในขณะที่ไม่มีสัญญาณ (ไม่มีพายุ) ไฟ AGC จะทำให้เครื่องรับมีอัตราขยายเต็มที่ เครื่องรับจึงขยายแต่นอยส์ออกมา เสียงซู่ของนอยส์ที่ออกมาจะสร้างความรำคาญต่อผู้ใช้เครื่องวิทยุ การกำจัดเสียงซู่นี้เราใช้วงจรสquelchหรือมิวต์ (mute) วงจรตัดเสียงซู่ที่มีหลายชนิด ในรูปที่ 3.23 เราใช้แรงดัน DC มาปิดเปิดวงจรขยายเสียง แรงดัน DC ดังกล่าวจะมีค่าเป็นลัต์ส่วยผกผันกับความแรงของสัญญาณ (พายุ) ป้อนแก่วงจรสวิตช์ Q_1 เมื่อสัญญาณแรง แรงดัน DC จะทำให้ Q_1 OFF คอลเลกเตอร์สูงขึ้น ไดโอด D_1 นำกระแส สัญญาณเสียงจะผ่านไปวงจรขยายเสียงได้ ถ้าหากพายุเป็นศูนย์ Q_1 จะ ON ทำให้ไดโอด D_1 หยุดนำกระแส เปรียบเสมือนเปิดวงจร นอยส์จึงถูกสกัดกั้นมิให้ไปขยายออกลำโพง




รูปที่ 3.23 วงจรสquelch แบบใช้พายุบังคับ

ในรูปที่ 3.24 แสดงหลักการของระบบสquelch อีกชนิดหนึ่ง ซึ่งนิยมใช้แพร่หลาย นอยส์ถูกกรองจากสัญญาณเสียงออกมาและเรกตีฟาย (หรือดีเทก) เป็นไฟ DC ป้อนไปเปรียบเทียบกับระดับอ้างอิงที่ปรับได้ที่วงจรเปรียบเทียบ (comparator) แล้วนำไปบังคับวงจรสวิตช์ให้ปิดเปิดเส้นทางของสัญญาณเสียงที่จะออกไปขยาย



รูปที่ 3.24 วงจรสควอร์ของเครื่องรับ FM แบบไบ้ให้น้อยบังคับ

วงจรสควอร์บางชนิดใช้ค่าคงตัวเวลา (time constant) 2 ชุด คือ ชุดหนึ่งสั้น (เร็ว) กับอีกชุดหนึ่งยาว (ช้า) โดยเลือกใช้ชุดค่าคงตัวเวลาสั้นเมื่อสัญญาณแรง และใช้ชุดค่าคงตัวเวลายาวเมื่อสัญญาณอ่อน เหตุที่ต้องทำเช่นนี้ก็เพราะว่าในกรณีที่สัญญาณอ่อน สควอร์จะปิด ๆ เปิด ๆ ทำให้สัญญาณขาดตอนเป็นช่วง ๆ รับฟังไม่รู้เรื่อง สังเกตว่าถ้าใช้ค่าคงตัวเวลาสั้นตอนท้ายสัญญาณที่รับฟังจะมีเสียงฟอดสั้น ๆ แต่ถ้าใช้ค่าคงตัวเวลายาวตอนท้ายสัญญาณจะเป็นเสียงชานขึ้น รูปที่ 3.25 แสดงวงจรสควอร์แบบมีวงจรค่าคงตัวเวลา 2 ชุด การเลือกใช้ค่าคงตัวเวลาชุดใดชุดหนึ่งจะใช้การควบคุมโดยระดับสัญญาณจากลิมิตเตอร์



รูปที่ 3.25 ระบบสควอร์แบบเลือกใช้ค่าคงตัวเวลาได้ 2 ค่า

บทที่ 4


วิทยุรับ-ส่ง CB

4.1 คลื่นฟ้า (sky wave propagation) หรือ Ionospheric Propagation)

การเดินทางของคลื่นวิทยุจากสายอากาศเครื่องส่งถึงสายอากาศเครื่องรับอาจไปได้หลาย ๆ ทาง เช่นไปตามผิวโลกผ่านชั้นต่ำ ๆ หรือโดยการสะท้อนหรือ Scatter ตามธรรมชาติ หรือ จากสิ่งที่มีมนุษย์ตั้งใจทำให้เป็นตัวสะท้อน แต่การเดินทางของคลื่นวิทยุอีกประการหนึ่งคือการสะท้อนบรรยากาศชั้น Ionosphere กล่าวคือคลื่นวิทยุจะเดินทางจากพื้นโลกไปกระทบ Ionosphere และสะท้อนกลับลงมายังผิวโลก การกระจายคลื่นชนิดนี้จะมีอิทธิพลต่อการแพร่กระจายคลื่นในย่าน HF ซึ่งการสะท้อนในชั้นนี้จะทำให้ได้ระยะทางการติดต่อได้ไกลมาก

โดยที่การเดินทางของคลื่นวิทยุในย่าน HF คือการเดินทางโดยการสะท้อนบรรยากาศเป็นหลัก ดังนั้น จึงจำเป็นอย่างมากที่จะต้องพิจารณาถึงชั้นบรรยากาศต่าง ๆ ที่เกิดขึ้นในชั้น Ionosphere นี้ และพิจารณาถึงความถี่ที่เหมาะสมต่อการติดต่อ

ดังที่ได้กล่าวมาแล้วข้างต้นถึงคุณลักษณะของบรรยากาศชั้นต่าง ๆ ที่ห่อหุ้มผิวโลก และโดย เฉพาะอย่างยิ่งในชั้น Ionosphere



รูปแสดงบรรยากาศชั้นต่างๆและ Ionization Density

จากรูปจะเห็นว่า Ionization density จะเพิ่มขึ้นตามความสูงของชั้นบรรยากาศเนื่อง
จาก Ionization แตกต่างกันจึงทำให้คลื่นวิทยุหักเหและเบี่ยงเบนจนกระทั่งทำให้คลื่นวิทยุเบนกลับมายัง
โลกอีกครั้งหนึ่ง ลักษณะเช่นนี้ ทำให้มองดูคล้ายเป็นการสะท้อนชั้นบรรยากาศกลับลงมา คลื่นวิทยุที่เดิน
ทางไปกระทบกับบรรยากาศชั้นต่าง ๆ ดังกล่าวจะต้องไม่ให้กระทบตรง ๆ เพราะจะทำให้คลื่นวิทยุสะท้อน
กลับลงมาในแนวตั้งซึ่งไม่มีผลต่อการติดต่อแต่อย่างใด แต่ถ้าหากให้คลื่นวิทยุกระทบชั้นบรรยากาศเอียง
เป็นมุมกับชั้นบรรยากาศ และเมื่อคลื่นวิทยุผ่านชั้นนี้มี Ionization density ต่างกันตามความสูง จึงทำ
ให้คลื่นวิทยุค่อยเบี่ยงเบนไปจากเดิมจนในที่สุด Wave front จุกตุดัดจนกระทั่งเบนกลับลงสู่โลกอีกครั้งหนึ่ง

ข้อดีของการติดต่อแบบนี้ คือใช้กำลังส่งน้อยและติดต่อไประยะทางไกลมาก ส่วนข้อเสียก็คือมี
การจางหายของสัญญาณสูงมาก ความชัดเจนของเสียงมีน้อย และ Reliability ของสัญญาณมีค่าเพียง
30% เท่านั้น

4.2 ประสิทธิภาพและขีดความสามารถของเครื่องวิทยุในด้านเทคนิค


สำหรับประสิทธิภาพของเครื่องวิทยุที่ทำการทดลองสร้างนี้ สำหรับมีอิมพีเมนต์ที่เพิ่งจะทำการ
ทดลอง เพื่อการศึกษาอาจจะดูยุ่งยากสักหน่อย แต่เมื่อผู้อ่านติดตามบทความจนจบ ผู้เขียนคิดว่าผู้อ่าน
ที่มีความสนใจ คงจะทำได้แน่นอนเพราะผู้เขียนพยายามได้จัดอุปกรณ์ให้เรียบร้อยขึ้นเพื่อลดความยุ่งยากลง

ขีดความสามารถของเครื่องรับ-ส่ง 46 MHz ของชุดโครงงานนี้ สามารถส่งได้ไกลพอ ๆ กับ
VHF ในย่านอื่น ๆ เช่นกัน เช่น ย่าน 144-146 MHz ผู้เขียนเองได้ทดลองแล้วสามารถส่งได้ 1-2 กิโลเมตร
ในบริเวณอาคารหนาแน่น โดยเสาอากาศชนิดยาง และชนิด Telescopic ชนิดสั้น ประมาณ
44 เซนติเมตร ถ้าใช้เสาอากาศชนิด telescopic ยาวประมาณ 1 เมตร ก็สามารถส่งได้ไกล 4-5 กิโลเมตร
และสามารถส่งได้ 15-20 กิโลเมตร โดยอยู่ที่สูง อาทิเช่น บนตึก 3-4 ชั้น ขึ้นไป

4.3 ระบบการทำงานของเครื่องวิทยุ รับ-ส่ง 49 MHz


ที่ทำการทดลองในโครงงานนี้ เป็นย่าน Very high frequency ระบบ FM
(Frequency modulation) การทำงานของวงจรภาครับ เป็นแบบ Double conversion
superheterodyne มีการผสมคลื่นแบบ Frequency modulation (FM) ซึ่งจะช่วยให้เสียงที่รับฟังได้

สดีไลไฟเรชกว่าระบบ AM การรบกวนค่อนข้างต่ำหรือแทบจะไม่มีเลย สำหรับในระบบ FM จะมอดค์ประกอบที่เข้ามาเกี่ยวข้องคือ Frequency deviation มาเกี่ยวข้องด้วย (f) ซึ่งหมายถึงการเปลี่ยนแปลงความถี่ของคลื่นที่เข้าไปผสมด้วย (modulated wave)




ดังนั้นความถี่ที่ได้จะเป็น $f = f_c + f \sin 2 \pi f_m t$


เมื่อ f_c คือ ความถี่พาห้ (Carrier wave) ที่ยังไม่มีการผสม (modulate)



คลื่นพาห้ (Carrier waver)




คลื่นเสียง (Information signal) ที่มีความถี่ต่ำกว่า Carrie



คลื่นที่ผสมแล้ว (Modulated wave)

เพื่อการทำความเข้าใจในขั้นตอนผู้เขียนจึงขออธิบายจากรูป Block diagram วิทยุรับส่ง 49 MHz ระบบ FM ดังนี้



รูป Block Diagram วิทยุรับ-ส่ง 49 MHz VHF/FM

4.4 การทำงานของ BLOCKDIAGRAM ภาครับ

ก. ภาค ANT MIXER

สัญญาณคลื่นวิทยุที่เข้ามาจากสายอากาศ ป้อนเข้าภาค ANT MIXER เพื่อทำการแยกส่วนกับภาคส่ง โดยอาศัยหลักการทำงานของ Passive network และค่าอิมพีแดนซ์ของทรานซิสเตอร์ ภาคขยายกำลังของภาคส่ง หมายถึงเมื่อเรากด PTT ส่งออกอากาศ สัญญาณวิทยุก็จะผ่านตัว ANT MIXER ออกสายอากาศไป จะไม่มาทวนทางภาครับ

ข. ภาคขยายอาร์เอฟ และภาคมิกเซอร์ (RF AMP & MIXER)

สัญญาณคลื่นวิทยุ ที่เข้ามาจากสายอากาศป้อนเข้าภาค ANT MIXER และ RF AMP คิน P_1 (2 S K 55) เป็น Field effect transistor (FET) แล้วผ่านไปเข้าวงจรกรองความถี่ (Filter) วงจรนี้เป็นวงจรที่มีค่า Q สูงแบบ เฮลิคอล เรโซเนเตอร์ ซึ่งมีคุณลักษณะพิเศษสามารถคัดเลือกสัญญาณเฉพาะ 49.950 MHz ที่ต้องการไปใช้งาน และตัดสัญญาณที่ไม่ต้องการออก สัญญาณที่ออกจากวงจรนี้จะเข้าวงจร mixer ที่ขา Base ของ Q_2 (2 SC 930) ซึ่งเป็นวงจร mixer ภาคแรกจะทำหน้าที่ผสมสัญญาณคลื่นวิทยุกับสัญญาณออสซิลเลเตอร์ ซึ่งได้จาก Q_3 (2 SC 930) ซึ่งผลิตความถี่ 39.250 MHz เพื่อที่จะใช้สัญญาณ ไอ เอฟ มีความถี่ 10.7 MHz สัญญาณ ไอ เอฟ นี้จะผ่านเข้าวงจรกรองความถี่ คือ CF-7 และต่อไปยังวงจรขยายไอเอฟ ต่อไป

ค. วงจรออสซิลเลเตอร์ (Local oscillator) ภาคแรก

ทรานซิสเตอร์ Q_3 นี้ เป็นวงจรขยายความถี่ออสซิลเลเตอร์ ซึ่งได้จากก้อนแร่กำเนิดความถี่ 39.250 MHz จากความถี่ของก้อนแร่นี้จะป้อน เข้าที่เบสของ Q_2 ตามข้อ ข. ที่กล่าวแล้ว

ง. ภาคขยายไอ เอฟ ที่ 1 ภาค Mixer ที่ 2 ภาคขยายความถี่ไอเอฟครั้งที่ 2 ภาคลิมิตเตอร์และดิสคริมิเนเตอร์


สัญญาณ ไอ เอฟ 10.7 MHz ซึ่งผ่านมาจากวงจรฟิลเตอร์ จะถูกขยายโดยภาคไอเอฟภาคแรก คือ A_1 หรือในทางกลับกัน จะขยายสัญญาณไอเอฟก่อนแล้วผ่านวงจรฟิลเตอร์ CF-1 ที่หลังก็ได้ แล้วป้อนเข้าขา 16 ของ IC₁ (MC 3357) ซึ่งเป็นขา RF input สามารถรับขนาดของสัญญาณ RF ได้ ถึง 1.0 Vrms ดูได้จากรายละเอียดภายใน IC เบอร์นี้ได้ดังนี้

MC3357 (LOW POWER FM IF)

MAXIMUM RATINGS

DESCRIPTION	SYMBOL	RATINGS	UNIT
Power Supply Voltage	Vcc(max)	12	<u>V</u>
Operating Supply voltage	Vcc	4 or 8	V
Detector Input Voltage	-	1.0	Vp-p
Input Voltage (Vcc > 6.0V)	V16	1.0	Vrms
Mute Function	V14	-0.5 - 5.0	Vpk
Junction Temperature	Tj	150	C
Operating Temperature	Topr	-30 - 70	C
Storage Temperature	Tstg	-65 - 150	C

PIN CONNECTION



รูป IC เบอร์ MC3357

จ. ภาคขยายเสียงและภาคสquelch (AF POWER AMP & SQUELCH AMP)


สัญญาณที่ออกจากภาค Limiter และ Detector นี้ จะแยกเป็น 2 ทาง ทางหนึ่งไปภาคขยายเสียง และอีกทางหนึ่งไปภาคสquelch ซึ่งทั้ง 2 ภาคนี้ก็อยู่ในตัว IC เบอร์ MC 3357 อยู่แล้ว สัญญาณที่แยกไปภาคขยายเสียงหรือ AF POWER AMP นี้จะถูกขยายโดย IC₂ ซึ่งเราใช้ IC เบอร์ LM 386 โดยมีวอลุ่มคอนโทรล เพื่อควบคุมระดับของเสียง เพื่อขยายกำลังให้ได้ประมาณ 200 mW เป็นอย่างน้อย ส่งผ่านออกลำโพง

LM386N-3 (LOW VOLTAGE AUDIO POWER AMPLIFIER)

MAXIMUM RATINGS (T_a = 25 C)

DESCRIPTION	SYMBOL	RATING	UNIT
Supply Voltage	V _{cc}	15	V
Package Dissipation	P _o	600	mW
Drive Input Voltage	DV _{in}	+0.4	V
Operating Temperature	T _{opr}	0 - 70	C
Storage Temperature	T _{stg}	-65 - 150	C

PIN CONNECTION



รูป IC เบอร์ LM 386

สัญญาณที่แยกไปภาคสquelch จะถูกขยายโดยวงจร SQUELCH AMP ที่อยู่ในตัว IC เบอร์ MC 3357 แล้วผ่าน squelch control เพื่อเปิดจตเทรลโวลของเครื่องรับ หรือตัดเสียงรบกวนให้ขาดหายไป หมายถึงวงจรนี้จะเปิดเทรลโวลของเครื่องรับในขณะที่มีสัญญาณเสียงเข้ามา

4.5 การทำงาน BLOCK DIAGRAM ของภาคส่ง

ก. ภาคออสซิลเลเตอร์ และภาค INCUC-TANCE MODULATOR

ทรานซิสเตอร์ Q_7 (2 SC 930) ทำหน้าที่ขยายความถี่ออสซิลเลเตอร์ ซึ่งได้จากก่อน
แรกกำเนิดความถี่เบื้องต้น คือ 16.650 MHz ความถี่ออสซิลเลเตอร์สามารถปรับให้ตรงได้
โดยทรานสฟอร์มเมอร์ T_1 ซึ่งจะทำหน้าที่เป็นตัว Modulator กับสัญญาณเสียงที่รับมาจากวงจร Pre-
microphone ด้วย หลังจากนั้นจะถูกทวีความถี่ขึ้นเป็น 3 เท่า โดย Q_8 (2 SC 930) และ T_2
โดยมีความต้านทานแบบปรับค่าได้ (VR 1) ค่าประมาณ 10 k ซึ่งควบคุมถี่เวชันให้ได้ ± 5 ถึง 10k

สัญญาณเสียงได้รับจากไมโครโฟนจะผ่านวงจรขยาย Pre mic เพื่อขยายความถี่เสียงที่มี
Band width ของเสียงพูดคือประมาณ 3 kHz โดย Q_8 และ Q_9

ข. ภาคทวีความถี่ และภาคขยายกำลัง

สัญญาณซึ่งผ่านการโมดูลเลท จาก Q_7 (2 SC 930) มาแล้วจะถูกทวีความถี่ขึ้นเป็น 3
เท่า โดย Q_9 (2 SC 930) เป็นความถี่ 49.950 MHz เพื่อส่งต่อไปภาค Driver เพื่อทำ
การขยายกำลังให้ส่งพอที่จะขับไปยังวงจร RF Power AMP

ค. ภาคขยายกำลังภาคสุดท้าย (RF POWER AMP)

สัญญาณจากภาค Driver ส่งต่อเข้าภาคขยายภาคสุดท้าย เพื่อให้ได้กำลังส่ง 500 mW ประ
กอบด้วย Q_{10} (2 SC 2314) หรือ จะใช้เบอร์ 2 SC 481 ก็ได้

ง. ภาคจ่ายไฟ (POWER SUPPLY)

ได้จากใช้แบตเตอรี่ขนาดแรงดัน 9 V-12 V โดยมี Relay เป็นตัวตัดต่อสำหรับจ่ายภาครับ
และภาคส่ง

สำหรับตัวกล่องให้ใช้แผ่นอลูมิเนียมมาทำ ซึ่งก็แล้วแต่ว่าท่านผู้อ่านจะออกแบบตามความพอใจ
นะครับ สำหรับเสาอากาศ ใช้กับเสาชนิดยี่ห้อที่ทำสำหรับความถี่นี้ได้ แต่ต้องใช้เทคนิคการ Match นิติ
หน่อย ซึ่งประสิทธิภาพเสาอากาศชนิดยี่ห้อแบบนี้ สามารถติดต่อรับ-ส่งได้ประมาณ 500-800 เมตรหรือถ้า
ท่านผู้อ่านอยากจะเพิ่มรัศมีการรับ-ส่งให้ไกลกว่านี้ ก็สามารถทำได้โดยใช้เสาชนิด Telescopic Ant
ซึ่งความยาวก็มีอยู่หลายขนาด เช่น 44 เซนติเมตร หรือ 127 เซนติเมตร โดยอาศัย Base load
ช่วยในการ Match หรือจะสั่งซื้อจากผู้ผลิตวิทยุรับ-ส่ง 49 MHz ก็ได้ ซึ่งเสาอากาศชนิดนี้ สามารถรับ-
ส่งได้ไกลถึง 3-5 กิโลเมตร

4.6 การปรับแต่งวงจรชุดคิก 49 MHz


สำหรับผู้อ่านที่เป็นนักประดิษฐ์สมัครเล่นคงจะลำบากหน่อยที่จะหาเครื่องมือปรับแต่ง ซึ่งล้วนแต่มีราคาแพงทั้งสิ้น เครื่องมือที่ใช้สำหรับปรับแต่ง มีดังนี้

1. OSCILSCOPE ที่วัดความถี่ได้อย่างน้อย 100 MHz
2. FREQUENCY COUNTER ที่วัดความถี่ได้อย่างน้อย 100 MHz และมีจุดทศนิยมอย่างน้อย


3 หลัก

3. RF WATT METER ที่ใช้ได้ถึงความถี่อย่างน้อย 100 MHz
4. DUMMY LOAD 50 Ω 5 W (ใช้ Resistor แบบ Carbon 50 Ω 5 W)
5. RF-SIGNAL GENERATOR ที่มี output attenuator ค่าสุดอย่างน้อย 0.1 dB
6. ไขควงจูน 1 ชุด
7. POWER REGULATOR 0.12V, 1V

สำหรับท่านที่ต้องการสร้าง 49 MHz เพื่อทดลองเท่านั้นเครื่องมือบางอย่างเราอาจประดิษฐ์ขึ้นมาใช้เองสำหรับงานทดลองนี้ได้ ยกตัวอย่างเช่น dummy load ก็ใช้ Resistor 50 Ω แบบ carbon ขนาด 1-5 watt มาประกอบเองดังรูปได้



สำหรับ RF-Signal Generator ที่สามารถสร้างเราได้ประกอบด้วยวงจร OS CILLATOR ความถี่ 49.950 MHz ขึ้นมา 1 ชุด ดังรูป



รายละเอียดของวงจร RF-signal generator ดังนี้


COIL L_1 ใช้กระป๋อง IF ของ FM (10.7 MHz) มาแกะลวดเก่าออกแล้วหาลวดทองแดงเบอร์ 40 SWG พันใหม่จำนวนรอบประมาณ 14-20 รอบ




COIL L_2 ใช้ Slug tune สีนํ้าตาลเส้นผ่าศูนย์กลาง 8 mm พันด้วยลวดทองแดง เบอร์ 28 SWG

สำหรับวาริแคป (MV 202) ถ้าหาซื้อแล้วไม่มีจำหน่ายในท้องตลาดอาจใช้เบอร์แทนได้ การปรับแต่ง 49.950 MHz VHF/FM (ชุด kit)

4.6.1 ภาครับ


1. แน่ใจว่าต่อวงจรถูกต้องแล้วจึงจ่ายไฟเลี้ยงวงจร
2. ปรับปุ่ม SQUELCH ให้อยู่ตำแหน่งทวนเข็มนาฬิกา (ซ้ายมือสุด) จะได้ยินเสียงเข้าออกลำโพง
3. เปิดสวิทช์ของเครื่อง RF-Signal generator แล้วยกไปห่าง ๆ ประมาณ 2.3 เมตร (กรณีที่ไม่ได้ทำ RF-Attenuator)
4. ขยับ COIL L_1 และ L_2 จนได้ยินเสียงหวีดที่ตั้งมาจาก RF-gent
5. ขยับ COIL L_3 , L_4 , L_5 , L_6 และ T_1 จนเสียงหวีดดังที่สุด
6. หมุนปุ่ม Squelch มาทางด้านขวามือสุด (ตามเข็มนาฬิกา) แล้วสังเกตดูว่ายังรับสัญญาณจาก RF Signal generator ได้หรือไม่ ถ้ารับไม่ได้ให้ลองขยับ COIL ทั้งหมดใหม่จนสามารถรับได้ และมีเสียงดังที่สุด
7. เมื่อ ข้อที่ 6 ผ่านแล้วที่กล่องปิดสวิทช์ RF-Signal generator ดูเสียงหวีดที่ตั้งออกลำโพงจะต้องเงียบ เป็นอันเสร็จการปรับแต่งภาครับ





4.6.2 ภาคส่ง

1. เอา RF-watt meter ต่อตรงจุดที่จะใส่สายอากาศ (อย่าลืมใส่ dummy load 50 โอห์ม)
2. จ่ายไฟเข้าวงจร แล้วกด key PTT ใช้ไขควงจูนที่ L_7 แล้วสังเกตจาก Frequency counter โดยหาขดลวดนั้นสัก 2-3 รอบต่อเข้ากับ Frequency counter มาวางไว้ใกล้ ๆ กับ L_7 (ดูรูปประกอบ) จูนจนกระทั่งอ่านความถี่ได้ 49.950 MHz



3. ย้ายขดลวดที่ต่อกับ Frequency counter มาวางไว้ใกล้ ๆ กับ L_7 จากนั้นจูน L_9 , L_9 , L_{10} , L_{11} จนอ่านที่ RF-watt meter ได้สูงสุด (และสังเกตตัวเลขของ Frequency counter ด้วย ถ้าจุดคณิคมไม่เป็น 950 ให้จูนที่ T_2 ช่วยเป็นอันเสร็จการจูนภาคส่ง


หมายเหตุ VR3 สำหรับปรับความดังของเสียงที่ MOD เข้าภาคส่ง

บทที่ 5


การรับส่งข้อมูลแบบอนุกรม

การรับข้อมูลที่ได้กล่าวถึงในตอนต้นนั้น ข้อมูลทุก ๆ บิตจะถูกรับหรือส่งออกไปในเวลาเดียวกัน เช่นการอ่านหรือเขียนข้อมูลลงในหน่วยความจำ ซึ่งเราเรียกการรับส่งข้อมูลในลักษณะนี้ว่า "การรับส่งข้อมูลขนาน (PARALLEL COMMUNICATION)"

สำหรับในบทนี้จะกล่าวถึงการรับส่งข้อมูลในอีกรูปแบบหนึ่ง ซึ่งเป็นการรับส่งข้อมูลที่ละบิตแทนที่จะทำการส่งข้อมูลพร้อมกันทุกบิตในเวลาเดียวกัน การรับส่งข้อมูลแบบนี้มีชื่อว่า "การรับส่งข้อมูลแบบอนุกรม (SERIAL COMMUNICATION)"



รูปที่ 5.1 แสดง bit ต่างๆของข้อมูลที่จะทำการส่งแบบอนุกรม โดยที่ข้อมูลจะถูกส่งทีละ bit




รูปที่ 5.2 แสดง bit ต่างๆของข้อมูลที่จะทำการส่งแบบขนาน โดยที่ทุก bit ของข้อมูลจะถูกส่งออกไปในเวลาเดียวกัน

สำหรับการรับส่งข้อมูลแบบขนานนั้น ถึงแม้ว่าจะมีความเร็วสูงกว่าแบบอนุกรมอยู่มากก็ตาม แต่ก็ต้องใช้จำนวนสายในการส่งผ่านข้อมูลเป็นจำนวนมากกว่าแบบอนุกรม ทำให้สิ้นเปลืองค่าใช้จ่ายในการวางสายไปโดยไม่จำเป็น และยังมีการลดทอนของสัญญาณมากกว่าแบบอนุกรมอีกด้วย ทำให้เกิดความผิดพลาดในการส่งผ่านข้อมูลขึ้นได้ง่าย ดังนั้นในการส่งผ่านข้อมูลในระยะทางไกล ๆ เรามักจะเลือกใช้การรับส่งข้อมูลแบบอนุกรม เพื่อลดจำนวนของสายส่งซึ่งจะช่วยในการลดค่าใช้จ่ายในการวางสายลงได้อย่างมาก ถึงแม้ว่าการรับส่งข้อมูลแบบนี้จะมีความยุ่งยากและช้ากว่าการรับส่งข้อมูลแบบขนานอยู่บ้างก็ตาม

5.1 BAUD RATE

สิ่งที่สำคัญมากสิ่งหนึ่งในการรับส่งข้อมูลแบบอนุกรมนี้ก็คือ ความถี่ที่ใช้ในการส่งข้อมูลซึ่งจะต้องสัมพันธ์กันระหว่างอุปกรณ์ที่ทำกรับและส่งข้อมูล และความถี่ที่ใช้มีชื่อเรียกว่า "BAUD RATE" ซึ่งมีความหมายถึง "อัตราการรับส่งข้อมูลเป็นจำนวนบิตใน 1 วินาที" ถ้าหากว่าเครื่องส่งใช้ BAUD RATE ที่ไม่สัมพันธ์กับเครื่องรับแล้ว ก็จะทำให้การรับส่งข้อมูลเกิดผิดพลาดขึ้นได้

โดยทั่วไปค่าของ BAUD RATE นั้นจะใช้ค่าต่าง ๆ ดังต่อไปนี้คือ 110, 150, 300, 1200, 2400, 4800 และ 9600 สำหรับในบทนี้จะสมมติว่าเราต้องการที่จะส่งข้อมูลแบบอนุกรมด้วยอัตรา 2400 BAUD (2400 บิต/วินาที) และข้อมูลที่ต้องการจะส่งก็คือ 0B2H หรือ 10110010B ซึ่งเราสามารถที่จะแสดงได้ในรูปของสัญญาณดังรูปที่ 5.1



รูปที่ 5.3 แสดงรูปสัญญาณของข้อมูลที่ถูกส่งไปตามสายส่งแบบอนุกรม

จากรูปที่ 5.1 จะเห็นว่าความกว้างของสัญญาณของแต่ละบิตจะเท่ากับ 1BAUD RATE วินาที ซึ่งจาก BAUD RATE ที่เราต้องการที่จะใช้คือ 2400 BAUD นั้นจะทำให้ความกว้างของแต่ละบิตมีค่าเท่ากับ $1/2400$ วินาที หรือ เท่ากับ 416 microseconds ซึ่งจากความกว้างของแต่ละบิตที่จะส่งไปตามสายส่งนี้ ทำให้เราสามารถที่จะคำนวณเวลาที่จะต้องใช้ในการรับส่งข้อมูลแต่ละไบต์ (8 บิต) ได้ดังนี้คือ เท่ากับ 8×416 microseconds หรือ 3328 microseconds อย่างไรก็ตามเพื่อป้องกันความผิดพลาดที่อาจเกิดขึ้นได้ จึงมีการเพิ่มบิตต่าง ๆ ลงไปในแต่ละไบต์ของข้อมูล เพื่อช่วยในการตรวจสอบความถูกต้องของข้อมูลที่เครื่องรับได้รับเข้ามา (แต่ไม่ได้หมายความว่าเมื่อเพิ่มบิตต่าง ๆ เหล่านี้เข้าไปแล้วจะทำให้การส่งผ่านข้อมูลมีความถูกต้อง 100%) สำหรับบิตต่าง ๆ ที่เพิ่มเข้ามานี้ ก็คือ START, STOOR และ PARITY BIT ซึ่งจะทำให้ข้อมูลในแต่ละไบต์ที่ส่งออกไปนี้มีมากกว่า 8 บิต และเวลาที่ใช้ในการรับส่งข้อมูลก็จะมากขึ้นตามไปด้วย


5.2 START BIT

ในการส่งผ่านข้อมูลแบบอนุกรมนี้ เราจำเป็นต้องทำให้อุปกรณ์ที่จะรับข้อมูลทราบว่า ข้อมูลที่ส่งมานั้นเริ่มต้นที่จุดใด ดังนั้นเราจึงจำเป็นต้องเพิ่มข้อมูล 1 บิตลงไปก่อนหน้าข้อมูลจริง (ACTUAL DATA) ที่จะทำการส่ง (การส่งอนุกรมจะส่งบิต D0 เป็นบิตแรก และ D7 เป็นบิตสุดท้าย) คือทำการเพิ่มบิตหนึ่งไปหน้าบิต D0 นั่นเอง และเรียกบิตนี้ว่า "START BIT"

หน้าที่ของ START BIT นั้นนอกจากจะใช้ในการบอกว่าข้อมูลนั้นเริ่มต้นที่ใดแล้ว ยังทำงานร่วมกับ STOP BIT (ซึ่งจะกล่าวถึงต่อไป) เพื่อช่วยในการแยกข้อมูลแต่ละชุดออกจากกัน และความกว้างของบิตนี้จะเท่ากับความกว้างของบิตอื่น ๆ ในข้อมูลที่จะส่ง (D0-D7)

เมื่ออุปกรณ์ที่จะส่งข้อมูลยังไม่ได้ทำการส่งข้อมูลใด ๆ ออกมานั้น สายส่งจะอยู่ในสภาวะที่เรียกว่า "MARKING" ซึ่งเป็นสภาวะที่ไม่มีการรับส่งข้อมูลใด ๆ เกิดขึ้นในที่นี้เราจะสมมติให้ MARKING ของสายส่งเป็นลอจิก "1" START BIT ที่จะเพิ่มเข้าไปนี้จะมีลอจิกที่ตรงข้ามกับลอจิกของ MARKING ดังนั้นในกรณีนี้ START BIT จะมีลอจิกเป็น "0"

สำหรับ START BIT นี้จะมีความกว้างเท่ากับ 1 บิตของข้อมูล เช่น ใน 1 บิตของข้อมูลมีความยาวเท่ากับ 416 microseconds START BIT ก็จะมีมีความกว้างของสัญญาณเท่ากับ 416 microseconds ด้วย ในรูปที่ 5.4 จะแสดงให้เห็นถึง START BIT ที่เพิ่มเข้าไปก่อนหน้าข้อมูล (ก่อนหน้า D0)



รูปที่ 5.4 การเพิ่ม start bit เข้าไปก่อนหน้า bit D₀ เป็น "1" และ "0" ตามลำดับ

5.3 PARITY BIT

สำหรับบิตนี้จะทำหน้าที่ในการบอกให้ส่วนรับข้อมูลที่ถูกส่งออกมาหรือไม่ (ถึงแม้ว่าการตรวจสอบบิตนี้จะไม่พบความผิดพลาด แต่ก็ไม่ได้หมายความว่าข้อมูลที่รับเข้ามานี้จะมีความถูกต้อง 100%) โดยที่บิตนี้จะทำหน้าที่ในการบอกให้ส่วนรับข้อมูลทราบว่าข้อมูลที่ส่งออกมาแต่ละไบต์นั้นมีจำนวนบิตที่เป็น "1" อยู่เป็นจำนวนคี่ หรือ จำนวนคู่ เช่น ข้อมูล 54H หรือ 01010111B จะมีจำนวนบิตที่เป็น "1" อยู่เป็นจำนวนคี่ เป็นต้นสำหรับบิตที่ใช้ในการตรวจสอบนี้เรียกว่า "PARITY BIT"

PARITY BIT นี้จะถูกส่งออกมาโดยอุปกรณ์ส่งข้อมูล ซึ่งบิตนี้จะ เป็น "1" หรือ "0" นั้น ขึ้นอยู่กับข้อมูลที่ส่งออกมา (D0-D7) ว่ามีจำนวนบิตที่เป็น "1" เป็นจำนวนคี่หรือคู่ และยังขึ้นกับอุปกรณ์รับส่งข้อมูลด้วยว่าถูกออกแบบ (โปรแกรม) ไว้ให้รับส่ง PARITY BIT ในลักษณะของ PARITY คี่ หรือ PARITY คู่ อีกด้วย

ในกรณีที่อุปกรณ์รับส่งข้อมูลถูกออกแบบไว้ให้เป็น PARITY คู่ อุปกรณ์ส่งข้อมูลจะทำการส่ง PARITY BIT เป็นลอจิก "1" ออกไปเมื่อจำนวนบิตที่เป็น "1" ของข้อมูล (D0-D7) เป็นจำนวนคี่ และ ทำทำการส่ง PARITY BIT เป็นลอจิก "0" เมื่อจำนวนบิตที่เป็น "1" ของข้อมูลเป็นจำนวนคู่ (คือ ทำให้จำนวนบิตที่เป็น "1" ของข้อมูล (D0-D7) รวมกับ PARITY BIT แล้วเป็นจำนวนคี่นั่นเอง) สำหรับ PARITY คี่ก็เช่นกัน คือ PARITY BIT จะเป็น "1" ในกรณีที่จำนวนบิตที่เป็น "1" ของข้อมูลเป็นจำนวนคี่และจะเป็น "0" ในกรณีที่จำนวนบิตที่เป็น "1" ของข้อมูลเป็นจำนวนคู่และจะเป็น "0" ในกรณีที่จำนวนบิตที่เป็น "1" ของข้อมูลเป็นจำนวนคี่ ในที่นี้จะสมมติว่าอุปกรณ์ถูกออกแบบไว้สำหรับ PARITY คู่ และเราต้องการที่จะส่งข้อมูลออกไปให้กับส่วนรับข้อมูลเป็นจำนวน 2 ไบต์คือ 54H และ 55H เมื่อเราส่งข้อมูล 54H ออกไปซึ่งมีจำนวนบิตที่เป็น "1" เป็นจำนวนคี่ ดังนั้นในกรณีนี้อุปกรณ์ส่งข้อมูลก็จะทำการส่ง PARITY BIT เป็นลอจิก "1" ตามออกมาด้วย เพื่อให้จำนวนบิตที่เป็น "1" ของข้อมูล (54H) รวมกับ PARITY BIT แล้วได้เป็นจำนวนคู่ ส่วนข้อมูล 55H นั้นจำนวนบิตที่เป็น "1" นั้นเป็นจำนวนคู่อยู่แล้ว ดังนั้นอุปกรณ์ส่งข้อมูลก็จะส่ง PARITY BIT เป็น "0" ให้กับส่วนรับข้อมูล ดังในรูปที่ 5.3 สำหรับส่วนรับข้อมูลนั้นเมื่อทำการรับข้อมูลเข้ามาแล้วก็จะตรวจสอบสัญญาณว่าจำนวนบิตที่เป็น "1" ของข้อมูลรวมกับ PARITY BIT นั้นเป็นจำนวนคี่หรือไม่ ถ้าหากว่าเป็นจำนวนคี่ก็แสดงว่าข้อมูลที่ได้รับเข้ามามีความผิดพลาดเกิดขึ้น (แต่ไม่ได้หมายความว่า ถ้าเป็นจำนวนคู่แล้วข้อมูลที่รับเข้ามาจะต้องเสมอไป)


สิ่งสำคัญอีกสิ่งหนึ่งก็คือ ถ้าอุปกรณ์ส่งข้อมูลทำการส่งในลักษณะ PARITY คู่หรือคี่ก็ตาม ส่วนรับข้อมูลก็ต้องทำการรับในลักษณะ PARITY เดียวกับอุปกรณ์ส่ง

5.4 STOP BIT

สำหรับบิตสุดท้ายที่เพิ่มเข้าไปนี้ จะใช้ในการตรวจสอบจุดสิ้นสุดของข้อมูลบิตที่จะถูกเพิ่มเข้าไป หลัง PARITY BIT ถ้าอุปกรณ์รับข้อมูลตรวจไม่พบบิตนี้ก็แสดงว่าข้อมูลที่รับเข้ามามีความผิดพลาดเกิดขึ้น สำหรับ STOP BIT นี้จะมีจำนวนบิตเป็น 1, 1.5 หรือ 2 บิตก็ได้ รูปที่ 5.6 จะแสดงข้อมูลทั้ง 8 บิตที่ส่งออกมารวมทั้ง START, STOP และ PARITY BIT ด้วย ซึ่งจะเห็นว่าสิ่งที่ส่งออกมาในแต่ละไบนารีไม่ได้มีเพียงข้อมูล 8 บิตเท่านั้น แต่อาจจะมีได้ถึง 12 บิต (กรณีที่ส่ง STOP BIT ออกมา 2 บิต) ดังนั้นถ้าเราทำการส่งด้วยอัตรา 2400 BAUD เราจะต้องใช้เวลาทั้งหมดเป็น 12×416 microseconds หรือ 4.99 milliseconds ไม่ใช่ 3328 microseconds ดังที่ได้คำนวณไว้ในตอนต้น

5.5 การเปลี่ยนข้อมูลจากแบบขนานเป็นข้อมูลแบบอนุกรม

โดยทั่วไปแล้ว การรับส่งข้อมูลภายในระบบมักจะเป็นการรับส่งข้อมูลแบบขนาน เนื่องจากมีความเร็วในการส่งผ่านข้อมูลที่สูงกว่าแบบอนุกรมมาก และยังมีคามยุ่งยากน้อยกว่าอีกด้วย ดังนั้นในการรับส่งข้อมูลในระยะทางไกล ๆ ที่จำเป็นจะต้องใช้การส่งผ่านข้อมูลแบบอนุกรม จึงจำเป็นที่จะต้องทำการเปลี่ยนรูปแบบของข้อมูลจากแบบขนานไปเป็นแบบอนุกรมก่อนที่จะทำการส่งข้อมูลออกไปตามสายส่ง สำหรับหลักการง่าย ๆ ที่ใช้ในการเปลี่ยนรูปแบบของข้อมูลนั้นมีขั้นตอนดังต่อไปนี้ คือ




total serial bit stream with start

parity and stop bit added

รูปที่ 5.6 รูปแบบของข้อมูลแต่ละไบนารีในการรับ-ส่งข้อมูลแบบอนุกรม

1. ทำการเก็บข้อมูลแบบขนาน (ในที่นี้มีจำนวน 8 บิต) ไว้ใน SHIFT REGISTER
2. เลื่อนข้อมูลทั้ง 8 บิตออกไปให้กับอุปกรณ์รับข้อมูลที่ละบิต โดยที่จะทำการส่งข้อมูลแต่ละบิตออกไปด้วยอัตราเดียวกับ BAUD RATE ที่ได้กำหนดไว้

รูปที่ 5.7 จะแสดงบล็อกโดยแกรมของการทำงานทั้ง 2 ขั้นตอน คือ ข้อมูลแบบขนานนั้นจะถูกส่งจาก CPU ให้กับ SHIFT REGISTER จากนั้นจึงทำการเลื่อนข้อมูลออกทีละบิตด้วยอัตราของ BAUD RATE ที่กำหนด (โดยเลื่อนบิต D0 ก่อนและ D7 เป็นบิตสุดท้าย)



รูปที่ 5.7 block diagram ของการเปลี่ยนข้อมูลจากขนานเป็นอนุกรม

5.6 หลักการเบื้องต้นของการรับส่งข้อมูลแบบอนุกรม


สำหรับหลักการเบื้องต้นของการรับส่งข้อมูลแบบอนุกรมที่ได้กล่าวถึงนั้นสามารถที่จะสรุปเป็นข้อ ๆ ได้ดังนี้

1. ข้อมูลแบบขนานจากระบบจะถูกเปลี่ยนให้เป็นข้อมูลแบบอนุกรมเพื่อเตรียมที่จะส่งออกไปให้กับส่วนรับข้อมูล
2. ข้อมูลจะถูกส่งออกไปด้วยอัตราคงที่ค่าหนึ่ง ซึ่งเรียกว่า "BAUD RATE" คือ ถ้าทำการส่งข้อมูลด้วยอัตรา 1200 BAUD ก็แสดงว่าเป็นการส่งข้อมูลด้วยอัตรา 1200 บิตต่อ 1 วินาที ซึ่งก็คือ การส่งข้อมูลโดยใช้ความถี่ 1200 Hz นั่นเอง
3. ข้อมูลอนุกรมจะถูกส่งออกไปทีละบิต โดยทำการส่งบิต 00 เป็นบิตแรก และบิต 07 เป็นบิตสุดท้าย
4. ในขณะที่ยังไม่มี การส่งข้อมูลเข้าไปในสายส่ง สายส่งจะถูกทำให้อยู่ในสถานะลอจิกใดลอจิกหนึ่ง และเราเรียกสภาวะนี้ว่า "MARKING"
5. อุปกรณ์ส่งข้อมูลจะเพิ่มข้อมูลอีก 1 บิตเข้าไปหน้าบิต 00 ของข้อมูลที่จะส่งให้กับเครื่องรับ บิตที่เพิ่มเข้าไปนี้เรียกว่า "START BIT" สำหรับบิตนี้จะมียอจิกตรงข้ามกับลอจิกของ MARKING เช่น ถ้าลอจิกของ MARKING เป็น "1" ลอจิกของบิตนี้ก็จะเป็น "0"
6. อุปกรณ์ส่งข้อมูลจะทำการเพิ่ม PARITY BIT เข้าไปหลังบิต 07 ของข้อมูล เพื่อใช้ในการตรวจสอบความผิดพลาดของข้อมูลที่เครื่องรับ (สำหรับบิตนี้เครื่องส่งอาจจะเพิ่มเข้าไปหรือไม่ก็ได้ ขึ้นกับผู้ออกแบบว่าต้องการที่จะเพิ่มบิตนี้เข้าไปหรือไม่)
7. สำหรับบิตสุดท้ายที่ถูกเพิ่มเข้าไปหลัง PARITY BIT เรียกว่า " STOP BIT" ซึ่งอาจจะมียอจิกเป็น 1, 1.5 หรือ 2 บิตก็ได้ และลอจิกของบิตนี้จะ เป็นลอจิกเดียวกับลอจิกของ MARKING


5.7 8251 USART

ดังที่ได้กล่าวไว้แล้วว่า การส่งข้อมูลแบบอนุกรมไปตามสายส่งได้นั้น เราจำเป็นต้องทำการเปลี่ยนรูปแบบของข้อมูลเสียก่อน แต่โดยวิธีที่กล่าวมาแล้วนั้นเป็นวิธีที่ยังมีประสิทธิภาพไม่เพียงพอ เนื่องจาก CPU จะต้องทำการรับส่งข้อมูลเองในช่วงเวลาที่เหมาะสม และในส่วนรับข้อมูล CPU ก็จะต้องทำการตรวจสอบความผิดพลาดของข้อมูลที่รับเข้ามาเองทุกอย่าง ทำให้เกิดความยุ่งยากในการออกแบบ และ

ในส่งรับข้อมูลก็ยังคงต้องมีอุปกรณ์ที่ใช้ในการเปลี่ยนข้อมูลกลับมาเป็นแบบขนานอีก ทำให้เกิดความสิ้นเปลือง ดังนั้นจึงจำเป็นที่จะต้องใช้อุปกรณ์ที่มีความสามารถที่จะเป็นได้ทั้งอุปกรณ์รับและส่งข้อมูลในตัวเดียวกันสำหรับในบทนี้จะกล่าวถึงลักษณะและวิธีการใช้วานไอที 8251 USART (UNIVERSAL SYNCHRONOUS/ASYNCHRONOUS RECEIVER/TRANSMITTER) ซึ่งเป็นพอร์ทที่ใช้ในการรับส่งข้อมูลแบบอนุกรมที่มีประสิทธิภาพมากตัวหนึ่ง



รูปที่ 5.8 การใช้งาน 8251 ร่วมกับ chip support ของ Z80



รูปที่ 5.9 block diagram ของ 8251

จากรูปที่ 5.8 จะเห็นว่าเราสามารถที่จะนำ 8251 ไปเชื่อมต่อกับ Z80 ได้ในลักษณะเดียวกับ CHIP SUPPORT เบอร์อื่น ๆ ของ Z80 เช่น PIO หรือ CTC และในรูปที่ 5.9 จะแสดงถึงบล็อกไดอะแกรมของ 8251 สำหรับส่วนแรกที่จะกล่าวถึงก็คือ DATA BUS BUFFER ซึ่งส่วนนี้ 8251 จะใช้ในการเชื่อมต่อระหว่าง 8251 กับบัสข้อมูลของ Z80 ส่วนต่อไปก็คือ READ/WRITE CONTROL LOGIC ซึ่งจะทำหน้าที่ในการควบคุมการรับส่งข้อมูลภายในของ 8251 ให้เป็นไปอย่างถูกต้อง

สำหรับ MODEM CONTROL นั้น จะใช้ในการติดต่อระหว่าง 8251 กับ MODEM (อุปกรณ์ที่ใช้ในการแปลงสัญญาณเพื่อส่งไปตามสายโทรศัพท์) รูปที่ 5.10 จะแสดงถึงบล็อกไดอะแกรมของการใช้งานของ 8251 ร่วมกับ MODEM

ส่วนที่จะกล่าวถึงต่อไปก็คือ TRANSMIT BUFFER (P-S) และ TRANSMIT CONTROL (P-S; PARALLEL TO SERIAL CONVERSION) ซึ่งทำหน้าที่ในการรับและควบคุมการรับข้อมูลของ 8251

5.8 การจัดเรียงขาและหน้าที่

8251 เป็นไอซีขนาด 28 ขา ซึ่งได้แสดงไว้ในรูปที่ 5.11 และเราสามารถที่จะแบ่งขาขาของ 8251 ออกเป็นกลุ่มๆได้ดังนี้คือ

1. กลุ่มที่ใช้ในการติดต่อกับ CPU

1.1) DO-D7 : ใช้ในการติดต่อกับ DATA BUS ของ CPU โดยตรงซึ่งจะทำหน้าที่ในการรับส่งข้อมูลและคำสั่งต่างๆระหว่าง 8251 กับ CPU

1.2) RESET : 8251 จะถูกรีเซ็ตเมื่อขานี้ได้รับลอจิก "1" ซึ่งเราอาจจะต่อมาจากขา RESET ของ Z80 โดยผ่าน INVERTER ก่อนก็ได้

1.3) CLK (CLOCK) : ใช้ในการควบคุมช่วงเวลาการทำงานภายในของ 8251 สำหรับการใช้นั้นจะต่อเข้าโดยตรงกับระบบ อย่างไรก็ตามสัญญาณที่ขา CLK นี้ไม่เกี่ยวข้องกับ อัตราการรับส่งข้อมูลหรือ BAUD RATE แต่อย่างใด

1.4) RD : เมื่อขานี้ได้รับลอจิก "0" 8251 จะทำการรับข้อมูลแบบขนานออกมาที่ DATA BUS เพื่อส่งให้กับ CPU

1.5) WR : เมื่อขานี้ได้รับลอจิก "0" 8251 จะทำการรับข้อมูลแบบขนานจาก DATA BUS ของระบบ

1.6) C/D (CONTROL/DATA) : ขา C/D นี้จะใช้ในการทำให้ 8251 ทราบว่า CPU ต้องการที่จะติดต่อกับ CONTROL REGISTER หรือ DATA REGISTER โดยที่ถ้าขานี้ได้รับลอจิก "1" ก็แสดงว่า CPU ต้องการที่จะติดต่อกับ CONTROL REGISTER แต่ถ้าได้รับลอจิก "0" ก็แสดงว่า CPU ต้องการที่จะติดต่อกับ DATA REGISTER

1.7) CS (CHIP SELECT) : ในกรณีที่ขานี้ได้รับลอจิก "0" ก็จะเป็นการ ENABLE 8251 โดยทั่วไปแล้วสัญญาณที่ขานี้จะได้อาจมาจากฉลอรหัสสพอร์ท แอดเดรส ดังที่ใช้กับ CHIP SUPPORT อื่นๆ

2. กลุ่มที่ใช้ในการติดต่อกับ MODEM

2.1) DSR (DATA SET READY) : ขานี้เป็นขานี้ที่ใช้ในการรับสัญญาณจากอุปกรณ์ภายนอก ซึ่ง CPU สามารถที่จะตรวจสอบสัญญาณที่ขานี้ได้ โดยการอ่านค่าในรีจิสเตอร์สถานะ (ซึ่งจะกล่าวถึงต่อไป) และระดับของสัญญาณที่ขานี้จะใช้ในการแสดงว่าอุปกรณ์ภายนอกพร้อมที่จะทำการติดต่อด้วยหรือยัง

2.2) DTR (DATA TERMINAL READY) : ขานี้เป็นขานี้เอาท์พุทที่ใช้ในการบอกให้อุปกรณ์ภายนอกทราบว่า CPU พร้อมที่จะทำการติดต่อด้วย

2.3) CTS (CLEAR TO SEND) : ขานี้เป็นขานี้อินพุทที่ใช้ในการทำให้ 8251 เริ่มทำการส่งข้อมูลได้ สิ่งที่ต้องระวังในการใช้งานขานี้คือ เมื่อไม่ได้ใช้งานขานี้จะต้องถูกต่อเข้ากับลอจิก "0" ถ้าไม่เช่นนั้น 8251 จะทำการส่งข้อมูลไม่ได้

2.4) RTS (READY TO SEND) : ขานี้เป็นเอาท์พุทที่ CPU จะเป็นผู้ควบคุมสัญญาณที่ขานี้เอง (ขานี้ DTR ก็ถูกควบคุมโดย CPU เช่นกัน)

3. กลุ่มที่ใช้ในการส่งข้อมูล

3.1) TxD (TRANSMIT DATA OUTPUT) : เป็นขานี้ที่ใช้ในการส่งข้อมูลไปตามสายส่ง

3.2) TxC (TRANSMIT BAUD RATE CLOCK) : ขานี้เป็นขานี้ที่ใช้ในการส่งสัญญาณคล็อกที่ใช้ในการส่งข้อมูล ซึ่งก็คือความถี่ที่ใช้ในการกำหนด BAUD RATE นั้นเอง โดยปกติแล้วจะต้องช้ากว่าสัญญาณคล็อกของระบบไม่น้อยกว่า 30 เท่า

3.3) TxRDY : ขานี้จะใช้ในการทำให้ CPU ทราบว่า 8251 พร้อมที่จะรับข้อมูลจาก CPU เพื่อที่จะทำการส่งต่อไปแล้วหรือยัง และขานี้อาจจะนำไปใช้ในการขออินเทอร์รัทก็ได้

3.4) TxEMPTY : ขานี้จะใช้ในการแสดงว่าข้อมูลที่ CPU ส่งให้กับ 8251 นั้นได้ถูกส่งออกไปให้อุปกรณ์อื่น ๆ หมดแล้ว โดยที่ 8251 ขานี้ TxEMPTY ก็จะเป็น "0" จนกว่า 8251 จะทำการส่งข้อมูลนี้ออกไปหมด 8251 จะทำการส่งข้อมูลนี้กลับเป็น "0" อีกครั้ง

4. กลุ่มที่ใช้ในการรับข้อมูล

4.1 RxD : ใช้ในการรับข้อมูลแบบอนุกรมจากสายส่ง

4.2 RxD : เป็นขาที่ใช้ในการรับสัญญาณเคลือบที่ใช้ในการรับข้อมูลโดยปกติแล้วจะทำการต่อเข้ากับ TxC โดยตรง


4.3 RxDY : จะใช้ในการแสดงว่า 8251 พร้อมทั้งจะส่งข้อมูลโดย ~~CPU~~ และขานี้อาจจะใช้ในการขออินเทอร์รัทได้เช่นเดียวกับขา TxRDY

4.4 SYNDY : ขานี้จะใช้ในการรับข้อมูลแบบ SYNCHRONOUS เท่านั้น (8251 สามารถที่จะทำการรับส่งข้อมูลได้ทั้งแบบ SYNCHRONOUS และแบบ ASYNCHRONOUS ซึ่งจะได้กล่าวถึงต่อไป) โดยที่เราสามารถที่จะโปรแกรมเป็นเอาต์พุตหรือเอาต์พุตก็ได้ โดยที่เมื่อขา SYNDY นี้ถูกโปรแกรมเป็นเอาต์พุตนั้นขา SYNDY จะให้ลอจิก "1" 8251 สามารถที่จะตรวจจับ SYNC CHARACTER ได้ และจะให้ลอจิก "0" เมื่อ CPU ทำการอ่านรีจิสเตอร์สถานะสำหรับขา SYNDY นี้จะให้ลอจิก "1" ในอีกกรณีหนึ่งคือ เมื่อ 8251 ได้รับข้อมูลจากสายส่งเป็น "0" หมดตั้งแต่ START BIT จนถึง STOP BIT

ในกรณีที่ขา SYNDY ถูกโปรแกรมให้เป็นอินพุตนั้น ถ้าขาได้รับสัญญาณขอบขาขึ้น (สัญญาณเปลี่ยนจากลอจิก "0" เป็น "1") 8251 ก็จะถือว่าข้อมูลที่ขา RxD เป็นข้อมูลทันที และเราสามารถที่จะทำให้ลอจิกที่ขา RxD กลับเป็น "0" ได้ในสัญญาณ RxC ลุกต่อไป

5. กลุ่มไฟเลี้ยงของ 8251

8251 ใช้ไฟเลี้ยงเพียงชุดเดียว คือ +5V กับ GND เท่านั้น ดังนั้นขาไฟเลี้ยงของ 8251 จึงมีเพียง 2 ขา คือ Vcc กับ GND



รูปที่ 5.11 การจัดเรียงขาบน 8251

5.9 การเชื่อมต่อระหว่าง 8251 กับ Z80


ในหัวข้อนี้จะกล่าวถึงวิธีการนำเอา 8251 ไปใช้งานร่วมกับ Z80 รูปที่ 5.12 จะแสดงถึงวิธีในการเชื่อมต่อ 8251 กับ Z80

จากรูปที่ 5.12 จะเห็นว่าระหว่างบัลข้อมูลของ 8251 และ Z80 จะมี DATA BUFFER ต่ออยู่ (74LS245) เพื่อช่วยในการขับกระแสของ Z80

ขา CS ของ 8251 ได้จากการถอดรหัสแอดเดรส A1-A7 ของ Z80 ส่วนขา A0 ของ Z80 จะต่อเข้ากับขา C/D ของ 8251 โดยตรง และจากรูปเราจะได้ค่า PORT ADDRESS ของ 8251 เป็น 70H สำหรับรีจิสเตอร์ควบคุม และ 7CH สำหรับ DATA REGISTER

สำหรับขา RD และ WR ของ 8251 นี้จะต่อเข้ากับ IORD และ IOWR ของระบบตามลำดับ ขา RESET ของ Z80 ต่อผ่าน INVERTER เข้ากับขา RESET ของ 8251 ส่วนขา CLOCK ของ 8251 ถูกต่อเข้ากับสัญญาณคล็อกของระบบโดยตรง

สำหรับคล็อกที่ใช้ในการกำหนด CAID RATE นั้นจะถูกนำไปป้อนให้กับขา TxC และ RxC (ในกรณีนี้แสดงว่าการรับส่งข้อมูลใช้ BAUD RATE เท่ากัน) อย่างไรก็ตามคล็อกที่นำมาป้อนให้กับ TxC และ RxC นี้ อาจจะเป็นคนละชุดกันก็ได้แต่ที่สำคัญก็คือจะต้องให้สัมพันธ์กับอุปกรณ์ปลายทางที่ต้องการจะทำการติดต่อด้วยและดังที่ได้กล่าวไว้แล้วว่า คล็อกที่ใช้ในการกำหนด BAUD RATE นั้นจะต้องน้อยกว่า 30 เท่าของความถี่ของคล็อกที่ใช้ในระบบ นั่นคือที่ BAUD RATE เท่ากับ 2400 BAUD ความถี่ที่ใช้เป็นคล็อกของระบบอย่างน้อยจะต้องเท่ากับ 72 KH_z




รูปที่ 5.12 ตัวอย่างแสดงการต่อใช้งาน 8251 ร่วมกับ Z80

5.10 การเชื่อมต่อกับสายส่งข้อมูล

การรับส่งข้อมูลแบบอนุกรมนั้น นิยมนำไปใช้ในการรับส่งข้อมูลในระยะทางไกล เพราะสามารถที่จะลดค่าใช้จ่ายในการวางสายลงได้มาก อดอย่างไรก็ตามระดับสัญญาณที่ใช้ในวงจร (+5V) นั้น ไม่สามารถที่จะส่งไปได้ไกลนัก ดังนั้นก่อนที่จะส่งข้อมูลไปในสายส่งจะต้องทำการเปลี่ยนระดับแรงของสัญญาณใหม่เพื่อให้สามารถที่จะส่งสัญญาณได้ไกลขึ้น แต่การที่จะเปลี่ยนระดับของสัญญาณไปเป็นเท่าใดนั้น ขึ้นอยู่กับมาตรฐานที่ใช้ในการส่งในที่นี้จะสมมติว่า การรับส่งข้อมูลใช้มาตรฐาน RS-232 ซึ่งนิยมใช้กันมากในปัจจุบัน

สำหรับมาตรฐาน RS-232 นี้จะใช้ระดับแรงดันในสายส่งประมาณ + / - 12 VOLTS รูปที่ 5.13 จะแสดงบล็อกไดอะแกรมของการเปลี่ยนระดับแรงดันของสัญญาณจากระดับสัญญาณที่ใช้กับอุปกรณ์มาก TTL ไปเป็นระดับสัญญาณที่ใช้กับมาตรฐาน RS-232 ในการส่งข้อมูล และการเปลี่ยนจากระดับของ RS-232 ไปเป็นระดับสัญญาณ TTL ในการรับข้อมูลจากสายส่ง




รูปที่ 5.13 block diagram แสดงการเปลี่ยนระดับของสัญญาณ

อุปกรณ์ที่ใช้ในการทำหน้าที่ทั้งสองอย่างนี้ก็คือ IC เบอร์ MC1488 ซึ่งทำหน้าที่ในการเปลี่ยนระดับของสัญญาณจาก TTL ไปเป็น RS-232 และ MC1489 ซึ่งทำหน้าที่ในการเปลี่ยนระดับของสัญญาณจาก RS-232 ไปเป็น TTL

ในรูปที่ 5.14 จะแสดงวิธีในการนำเอา MC1488 และ MC1489 มาใช้งานร่วมกับ 8251 และจะเห็นว่าขา CTS จะถูกต่อกับลอจิก "0" ด้วย และจะเห็นว่าเราใช้สายส่งเพียง 3 เส้นคือ TxD, RxD และ GND เท่านั้น

อย่างไรก็ตามวิธีการเชื่อมต่อ 8251 กับสายส่งนี้เป็นเพียงวิธีหนึ่งในหลายวิธี ซึ่งขึ้นอยู่กับจุดประสงค์ในการนำไปใช้งานในหัวข้อต่อไปจะกล่าวถึงการโปรแกรมสั่งงาน 8251 ให้ทำการรับส่งข้อมูลทั้ง 2 โหมดคือ ASYNCHRONOUS และ SYNCHRONOUS MODE



รูปที่ 5.14 การใช้งาน MC1488 และ MC1489

5.11 การโปรแกรม 8251


ดังที่ได้กล่าวไว้ในตอนต้นแล้วว่า การรับส่งข้อมูลบน 8251 นั้นสามารถที่จะทำได้ 2 แบบ คือ แบบ SYNCHRONOUS และแบบ ASYNCHRONOUS ซึ่งมีลักษณะความแตกต่างในการรับส่งข้อมูลดังนี้คือ

การรับส่งข้อมูลแบบ ASYNCHRONOUS นั้น จะทำการส่ง START และ STOP BIT ออกไปพร้อมกับข้อมูลด้วย ดังที่ได้กล่าวไว้ในตอนต้น ส่วนแบบ SYNCHRONOUS นั้นจะไม่มี การส่ง START และ STOP BIT แต่จะทำการส่ง SYNC CHARACTER แทน ซึ่ง 8251 จะทำการส่ง SYNC CHARACTER ออกไปเรื่อย ๆ ในทันทีที่ CPU สั่งให้ 8251 ทำการส่งข้อมูลได้ จนกว่า CPU จะทำการส่งข้อมูลให้กับ 8251 เพื่อทำการส่งไปในสายส่ง

สำหรับการทำงานใน ASYNCHRONOUS MODE นั้น เมื่อ 8251 รับข้อมูลเข้ามาแล้วก็จะทำการตรวจสอบ START, STOP และ PARITY BIT ถ้าเกิดความผิดพลาดขึ้นก็จะไปแสดงไว้ในรีจิสเตอร์สถานะ ซึ่งจะกล่าวถึงอีกครั้งในภายหลังส่วนการรับข้อมูลใน SYNCHRONOUS MODE นั้น 8251 จะพยายาม SYNC กับ SYNC CHARACTER ที่เครื่องส่ง ส่งออกมาโดยการเลื่อนข้อมูลเข้ามาทีละบิตเพื่อนำมาเทียบกับ SYNC CHARACTER ที่ได้โปรแกรมไว้ว่าตรงกันหรือไม่ และเมื่อ 8251 ตรวจจับ SYNC CHARACTER ได้แล้ว (SYNC CHARACTER ที่ส่งมาตรงกับที่ได้โปรแกรมไว้) ก็จะทำให้ขา SYNDEN เป็น "1" เพื่อให้ CPU รับทราบ (ซึ่งอาจจะใช้วิธีการอินเทอร์รัพท์ก็ได้) การที่จะให้ 8251 ทำการตรวจจับ SYNC CHARACTER นั้นจะต้องทำการโปรแกรมให้ 8251 ทำงานใน HUNT MODE ซึ่งจะได้กล่าวถึงต่อไป และ 8251 จะออกจาก HUNT MODE เอง เมื่อทำการ SYNC ได้


รูปที่ 5.15 จะแสดงการจัดเรียงบิตใน CONTROL WORD (MODE WORD) ทั้งใน ASYNCHRONOUS และ SYNCHRONOUS MODE ซึ่ง MODE WORD นี้จะถูกส่งให้กับรีจิสเตอร์ควบคุมโดยการอ้างถึงมอร์ทแอดเดรส 7DH (จากวงจรรูปที่ 5.10) พร้อมกับการให้สัญญาณ WR กับ 8251 ซึ่งสามารถที่จะทำได้โดยการใช้คำสั่ง OUT (7DH), A โดยที่ค่าใน รีจิสเตอร์ A เป็นค่าของ MODE WORD และ 8251 จะถือว่าข้อมูลที่ส่งให้กับรีจิสเตอร์ควบคุมเป็น MODE WORD ในกรณีที่ข้อมูลนี้เป็นข้อมูลไบต์แรกที่ถูกรับกับ 8251 หลังจากที่ถูกรีเซ็ต (อาจจะเป็นการรีเซ็ตทางฮาร์ดแวร์หรือทำ INTERNAL RESET ก็ได้ซึ่งจะได้กล่าวถึงต่อไป)

โหมด Asynchronous



รูปที่ 5.15 การจัดเรียง BIT ใน MODE WORD

โหมด Synchronous



รูปที่ 5.15 การจัดเรียง BIT ใน MODE WORD

ในที่นี้จะสมมติว่า 8251 ได้รับการรีเซ็ตแล้ว และจะทำการโปรแกรมให้ทำงานใน ASYNCHRONOUS MODE (บิต 0 และ 1 จะกำหนดว่าจะให้ 8251 ทำงานในโหมดใด ในกรณีที่บิตทั้งสองนี้เป็น "0" ทั้งคู่เท่านั้น จึงจะเป็นการเลือกให้ 8251 ทำงานใน SYNCHRONOUS MODE) ดังนั้นจึงต้องทำการอ้างถึงพอร์ท 7DH และกำหนดการทำงานของ 8251 ดังนี้

1. กำหนดให้ค่า BAUD_RATE เท่ากับ 2400 BAUD ในกรณีที่เราใช้ความถี่ของ คล็อก ที่ขา TxC และ RxC เท่ากับ BAUD RATE พฤศจิกายนเลือกโปรแกรมให้บิต 0 และ 1 เป็น "1" และ "0" ตามลำดับ แต่ในกรณีที่ความถี่ของ คล็อก ที่ใช้มีค่ามากกว่า BAUD RATE ที่ใช้ 16 หรือ 64 เท่า ก็จะต้องทำการโปรแกรมให้ BAUD_RATE FACTOR เป็น 16x หรือ 64x ตามลำดับ

2. กำหนดให้ข้อมูลที่ส่งออกไปมีจำนวน 8 บิต (บิต 2 และ 1 เป็น "1") ซึ่งเราอาจจะโปรแกรมให้เป็น 5, 6 หรือ 7 บิตก็ได้ ในกรณีที่ข้อมูลที่เรต้องการที่จะส่งออกไปมีน้อยกว่า 8 บิต 8251 จะทำการตัดบิตสูงทิ้งไป เช่น ถ้าเลือกให้ส่งเพียง 5 บิต 8251 ก็ทำการตัดบิต 07-05 ทิ้ง

3. กำหนดให้ PARITY BIT เป็น PARITY คู่ (บิต 4 และ 5 เป็น "1")

4. เลือกใช้ STOP BIT จำนวน 2 บิต (บิต 7 และ 6 เป็น "1")

ดังนั้นข้อมูลที่ทำการส่งให้กับพอร์ท 7DH จะเป็น 11111101B หรือ 0FDH สำหรับชุดคำสั่งของ ZBO ที่จะใช้ในการโปรแกรมส่งงาน 8251 แสดงได้ดังนี้

```
LD D, 0FDH
```

```
OUT (7DH), A
```

สำหรับการโปรแกรม 8251 ให้ทำงานใน SYNCHRONOUS MODE นั้น ก็จะสมมติว่า 8251 ได้รับการรีเซ็ตแล้วเช่นกัน และกำหนดการทำงานของ 8251 ดังนี้

1. เลือกให้ทำงานใน SYNCHRONOUS MODE (บิต 0 และ 1 เป็น "0" ทั้งคู่)

2. เลือกให้ส่งข้อมูลครบทั้ง 8 บิต (บิต 2 และ 3 เป็น "1" ทั้งคู่)

3. กำหนดให้ส่ง PARITY คู่ (บิต 4 และ 5 เป็น "1" และ "0" ตามลำดับ)

4. กำหนดให้ SYNDET เป็นเอาท์พุท (บิต 6 เป็น "0")

5. กำหนดให้ส่ง SYNC CHARACTER 2 ตัว (บิต 7 เป็น "0")

ดังนั้นเราจะได้ข้อมูลที่ส่งให้กับบริจิสเตอร์ควบคุม คือ 00011100B หรือ 1CH สำหรับโปรแกรมที่จะใช้ในการส่งงาน 8251 จะเป็นดังนี้


LD A, 1CH

OUT (7DH), A

สำหรับในโหมดนี้ หลังจากส่ง MODE WORD ให้กับบริจิสเตอร์ควบคุมแล้ว 8251 จะถือว่าไบต์ต่อไปที่ CPU ส่งให้มันเป็น SYNC CHARACTER ในกรณีนี้เราจะต้องทำการส่ง SYNC CHARACTER ให้กับ 8251 อีก 2 ไบต์ และข้อมูลไบต์ต่อไป 8251 จะถือเป็น COMMAND WORD

ส่วนในโหมด ASYNCHRONOUS นั้น หลังจากที่ได้ส่ง MODE WORD ให้กับ 8251 แล้ว ข้อมูลไบต์ต่อไปที่ส่งให้กับบริจิสเตอร์ควบคุมจะถือว่าเป็น COMMAND WORD ทั้งสิ้น จนกว่า 8251 จะได้รับการรีเซ็ตอีก จึงจะถือว่าข้อมูลที่ส่งมาให้กับบริจิสเตอร์ควบคุมนั้นเป็น MODE WORD

ในที่นี้กำหนดให้ 8251 ทำการรับและส่งข้อมูลได้ (บิต 0 และ 2 เป็น "1") ทำการรีเซ็ต ERROR FLAG ในบริจิสเตอร์สถานะคือ PE, FE และ DE สำหรับการทำให้ INTERNAL RESET (IR) นั้นสามารถที่จะทำได้โดยการทำให้บิต 6 (IR) ของ COMMAND WORD เป็น "1" แต่ในที่นี้จะยังไม่ทำการส่ง COMMAND WORD ดังนั้น COMMAND WORD ที่จะส่งให้กับ 8251 ก็คือ 00010101B หรือ 15H สำหรับการส่ง COMMAND WORD นี้ให้กับบริจิสเตอร์ควบคุม ของ 8251 นั้นสามารถที่จะทำได้โดยใช้วิธีเดียวกันกับการส่ง MODE WORD คือส่งออกไปที่ พอร์ต 7DH



NOTE (ERROR RESET MUST BE PERFORMED WITH NEVER REENABLE AND ENTER HUNT ARE PROGRAMMED)


COMMAND INSTRUCTION FORMAT

รูปที่ 5.16 การจัดเรียง bit ใน COMMAND WORD

ในกรณีที่ เป็น SYNCHRONOUS MODE อาจจะกำหนดให้ 8251 เข้าสู่ HUNT MODE ได้โดย การทำให้บิต 7 เป็น "1" ในกรณีนี้ COMMAND WORD จะเป็น 10010101B หรือ 95H

สำหรับรีจิสเตอร์ตัวต่อไปที่จะกล่าวถึงก็คือรีจิสเตอร์สถานะ ซึ่งจะทำหน้าที่ในการแสดงสถานะ ของ 8251 ในขณะที่ทำงานอยู่ว่ามีความผิดปกติเกิดขึ้นหรือไม่และยังมีหน้าที่ในการแสดงสถานะที่ขาต่าง ๆ ของ 8251 ที่เกี่ยวข้องกับารรับส่งข้อมูลด้วยว่าเป็นอย่างไร

สำหรับรีจิสเตอร์สถานะนี้ CPU สามารถที่จะทำการตรวจสอบได้โดยการอ่านข้อมูลจากพอร์ท 7DH ส่วนบิตต่าง ๆ ที่ใช้ในการแสดงสถานะของขาของ 8251 คือ ODSR, SYNDDET, TxRDY นั้นจะช่วย ให้ CPU ทราบถึงความพร้อมของอุปกรณ์รับส่งข้อมูล สำหรับอีก 3 บิตที่เหลือนี้จะแสดงความผิดปกติที่ เกิดจากการรับส่งข้อมูลของ 8251 ซึ่งเราสามารถที่จะทำการรีเซ็ตบิตทั้งสามนี้ได้โดยการทำบิต 4 ใน COMMAND WORD เป็น "1"



รูปที่ 5.17 การจัดเรียง bit บนรีจิสเตอร์สถานะ

สำหรับบิตทั้ง 3 ที่แสดงความผิดพลาดของการรับส่งข้อมูลมีดังนี้คือ

1. PE (PARITY ERROR) จะเป็น "1" ในกรณีที่ 8251 พบว่ามีความผิดพลาดในการตรวจสอบ PARITY
2. OE (OVERRUN ERROR) จะเป็น "1" เมื่อข้อมูลใหม่ถูกส่งเข้ามาที่ข้อมูลเก่า โดยที่ข้อมูลเก่ายังไม่ถูก CPU อ่านออกไป
3. RE (FRAMING ERROR) จะเป็น "1" ในกรณีที่ 8251 ตรวจหาการ STOP BIT ไม่พบ

สำหรับรูปที่ 5.18 จะแสดงตัวอย่างโปรแกรมที่ใช้ในการสั่งงาน 8251 และการส่งข้อมูลออกไปตามสายส่งโดยผ่าน 8251


```

1800 3E0D          LD  A,0DDH      ;LOAD THE MODE WORD IN A REG
1802 D37D          OUT (7DH)      ;OUTPUT TO THE8251
;
; 2 STOP BITS, ODD PARITY, ENABLE PARITY, 8BITS / CHAR
; X1 BAUD RATE MULTIPIER
;
1804 3E15          LD  A,15H       ;COMMAND WORD IN A REG
1806 D37D          OUT (7DH),A    ;OUTPUT TO 8251
;
; TX ENABLE, RX ENABLE, RESET ERRORS
;
1808 3E49          LD  A,49H       ;ASCII "1"
180A D37C          OUT (7CH),A    ;OUTPUT CHARACTER TO TX
180C DB7D          IN  A,(7DH)    ;READ STATUS REGISTER
180E CB47          BIT 0,A       ;TEST BIT 0 = 1
1810 CA0C18        JP  Z,LOOP2    ;BUFFER NOT EMPLY, KEEP POLLING
1813 C30818        JP  LOOP1     ;BUFFER EMPLY, NEXT CHAR
;


```

รูปที่ 5.18 ตัวอย่างโปรแกรมที่ใช้ในการโปรแกรม 8251

รูป 5.19 เป็นบล็อกไดอะแกรมแสดงการติดต่อระหว่าง Z80 กับอุปกรณ์ปลายทาง (TERMINAL) โดยผ่าน 8251 ส่วนในรูปที่ 5.20 และ 5.21 นั้นจะแสดงตัวอย่างโฟลว์ชาร์ตและโปรแกรมที่ใช้ในการรับส่งข้อมูลโดยผ่าน 8251



รูปที่ 5.19 block diagram แสดงการติดต่อระหว่าง Z80 กับ อุปกรณ์ภายนอก



รูปที่ 5.20 ตัวอย่างโปรแกรมของโปรแกรมที่ใช้ในการรับส่งข้อมูลระหว่าง 8251 กับอุปกรณ์ปลายทางโดยผ่าน 8251

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;
1800 3EDD          LD  A,0DDH    ;MODE WORD
1802 D37D          OUT (7DH),A    ;WRITE TO 8251
1804 3E15          LD  A,15H     ;COMMAND WORD
1806 D37D          OUT (7DH),A    ;WRITE TO 8251
;
; 8251 IS NOW INITIALIZED
;
; FIRST THE DEVICE WILL WAIT FOR A CHARACTER TO BE
; SENT TO IT FROM THE TERMINAL
;
1808 DB7D          LOOP1   IN  A,(7DH)    ;READ THE STATUS REGISTER
180A CB4F          BIT 1,A      ;TEST BIT D1 = 1
180C CAD8:18       JP  Z,LOOP1    ;NOT READY KEEP POLLING
;
; WHEN WE REACH HERE A CHARACTER IS RECEIVED
;
180F DB7C          IN  A,(7CH)    ;READ THE CHARACTER
1811 47            LD  B,A
;
; WE WILL NOT ERROR CHECK THE DATA
;
; NOW TO TRANSMIT THE DATA
;
1812 DB7D          LOOP2   IN  A,(7DH)    ;READ STATUS REGISTER
1814 CB47          BIT 0,A      ;TEST D0 = 1
1816 CA12:18       JNP Z,LOOP2    ;XMIT NOT READY, KEEP POLLING

```

```

;
; XMIT IS READY TO OUTPUT ANOTHER CHARACTER
;
1819 78          LD  A,B
181A D37C          OUT (7CH),A  ;CHARACTER TO 8251
181C C30818       JP  LOOP1    ;START OVER AGAIN
;
; END OF ECHO ROUTINE
;

```



รูปที่ 5.21 แสดงโปรแกรมของไฟล์ชาร์ตดในรูปที่ 2.20

บทที่ 6


การออกแบบวงจร

6.1 ขั้นตอนการทำงาน

จากวงจรจะเห็นว่าแบ่งออกเป็น 2 ส่วน คือส่วนของภาคส่งและส่วนของภาครับซึ่งสามารถอธิบายได้ดังต่อไปนี้

ภาคส่ง


ในส่วนของภาคส่งนี้จะประกอบด้วยส่วนของพอร์ท 8251, FSK, ส่วนอินเทอร์รัพท์ และเครื่องส่ง FM เมื่อเราทำการป้อนข้อมูลจาก MPF-1 นั้นเราจะทำการส่งสัญญาณโดยใช้ DATA BUS D0 และ D1 เป็นสัญญาณการอินเทอร์รัพท์ โดยกำหนด port ที่ใช้อินเทอร์รัพท์คือ PORT No 10H โดยใช้ Ic 74LS74 เป็นตัว Latch เมื่อ D0 และ D1 เป็น "1" จะทำให้เอาท์พุท Q0 และ Q1 เป็น "1" ทำให้ FSK เบอร์ 2206 ซึ่งเป็นตัวส่ง โดยกำหนดให้ "1" เป็น 10 KHZ และ "0" เป็น 5 KHZ เมื่อ Q0 เป็น "1" จะทำให้เกิดความถี่ผ่านไปที่อนาลอกสวิทช์ และ Q1 เป็น "1" ทำให้ออนาลอกสวิทช์ปิดทำให้ ความถี่ 10KHZ ผ่านไปทำการ Modulate กับเครื่องส่ง FM แล้วส่งไปบอกภาครับ ว่าขณะนี้จะทำการส่งข้อมูลมาแล้วและเมื่อเวลาผ่านไปเล็กน้อย เราจะส่งสัญญาณ D0 และ D1 เป็น "0" ทำให้ Q0 และ Q1 เป็น "0" ด้วยทำให้ FSK ตัวส่งไม่มีการส่งข้อมูลออกไป เนื่องจากอนาลอกสวิทช์ตัวส่ง OPEN แต่ FSK ตัวรับจะทำงานเนื่องจากเมื่อ Q1 เป็น "0" และผ่านอินเวอร์เตอร์จะเป็น "1" ทำให้ออนาลอกสวิทช์เปิด และทำให้ข้อมูลที่เราส่งมาหลังจากส่ง D0 และ D1 มาเป็นสัญญาณอินเทอร์รัพท์ แล้วข้อมูลที่ส่งมาจะมารออยู่ที่ 8251 เมื่อได้รับคำสั่ง ให้ส่งข้อมูลออกมาแล้วมันจะถูกแปลงให้เป็นข้อมูลอนุกรมออกมา แล้วส่งให้ FSK ตัวรับ ซึ่งกำหนดให้ "1" เป็น 3000 HZ และ "0" เป็น 1500 HZ แล้วส่งไป modulate รวม กับเครื่องส่ง FM แล้วจึงส่งออกอากาศไปให้ภาครับต่อไป




Block Diagram of Data Transmission

ภาครับ

เมื่อข้อมูลถูกส่งออกอากาศมาให้แก่เครื่องรับๆ จะรับเอาสัญญาณที่ได้มาโดยใน ส่วนแรกจะรับเอาสัญญาณการอินเทอร์รัพท์มาผ่าน FSK Demod. แปลงกลับจากสัญญาณความถี่มา เป็นสัญญาณดิจิทัลเพื่อขอกให้ CPU ทราบว่าตอนนี้ได้มีการส่งข้อมูลมาแล้ว CPU จะได้สั่งให้ MPF-1 เตรียมพร้อมสำหรับรับข้อมูลที่ส่งมา ในตอนแรกนี้ FSK Demod. ตัวบนจะทำงาน ส่วนตัวล่างจะไม่ทำงาน จนกว่าจะมีข้อมูลส่งมาตัวล่างถึงจะทำงาน และในทางกลับกันตัว ล่างจะไม่ทำงาน เมื่อผ่าน FSK Demod. มาแล้วจะผ่าน Buffer และส่งไปยัง PORT 8251 ต่อไป ซึ่ง PORT 8251 จะแปลงให้ข้อมูลจากอนกรมเป็นขนาน เพื่อส่งต่อไปให้ MPF-1 เป็นตัวแสดงผลต่อไป จากนั้นจะออกจากการอินเทอร์รัพท์กลับไปทำโปรแกรมที่กำลังทำอยู่ต่อไป





Block Diagram of Data Receiver

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.2 การออกแบบวงจร


จากขั้นตอนการทำงานที่ได้กล่าวมาแล้วนั้น เราสามารถนำเอาข้อมูลที่เราได้ศึกษามา ออกแบบวงจรการไข้งานจริงได้ดังต่อไปนี้

ภาคล่ง


ประกอบด้วย Z80 ต่อกับ 8251 โดยมี 74LS30 เป็นตัว decoder แล้วนำมาต่อกับชุด FSK ซึ่งใช้ IC# XR-2206 เป็นตัวเปลี่ยนสัญญาณดิจิทัลเป็นความถี่ โดยมี baud rate = 600Hz แล้วจึงนำมาต่อกับเครื่องส่งเพื่อส่งออกอากาศ

ภาครับ


ประกอบด้วยชุดเครื่องรับ 49 MHz แล้วนำมาต่อเข้ากับชุด FSK Demod. โดยใช้ IC# XR-2211 แล้วจึงส่งผ่านไปให้กับ 8251 เพื่อส่งข้อมูลให้กับ Z80 โดยมี 74LS30 เป็นตัวควบคุม Address bus



แสดงการต่อ Z80 กับ 8251




Sinusoidal FSK Generator



External Connectors for FSK Demodulation with Carrier Detect Capability

6.3 โปรแกรมการใช้งาน




ผังงานของโปรแกรมการส่งข้อมูลพื้นฐาน

โปรแกรมการส่งข้อมูล

; กำหนดคำสั่งเลือกโหมด = 2 บิตสตอป, พาริตี, อีนาเบิลพาริตี,
ตัวอักษรขนาด 8 บิต, อัตราบอด 1x

1800 : 3E DD START : LD A,0DDH ; รหัสคำสั่งเลือกโหมด
1802 : D3 7D OUT (7DH),A ; โปรแกรม 8251
; กำหนดรหัสควบคุม = อีนาเบิล Tx, อีนาเบิล Rx, รีเซต ER
1804 : 3E 15 LD A,15H ; รหัสควบคุม
1806 : D3 7D OUT (7DH),A ; โปรแกรม 8251
; ส่งรหัส ASCII "1" แล้วตรวจไบท์แสดงสถานะถ้าว่างให้ส่งวนอีก
1808 : 3E 49 LOOP 1 : LD A,49H ; กำหนดรหัส ASCII "1"
180A : D3 7C OUT (7CH),A ; ส่งไปยัง Tx
180C : DB 7D LOOP 2 : IN A,(7DH) ; อ่านไบท์แสดงสถานะ
180E : CB 47 BIT 0,A ; ตรวจสอบว่า Tx ว่างหรือยัง
1810 : 28 FA JR Z,LOOP 2 ; เป็น 0 แสดงว่าไม่ว่างให้วนอ่าน
1812 : 18 F4 JR LOOP 1 ; เป็น 1 ว่างแล้ว ให้วนส่งตัวต่อไป



ผังงานการรับ-ส่งข้อมูลระหว่าง Z80 กับเทอร์มินัล

โปรแกรมการรับข้อมูล

: เริ่มต้นเลือกโหมดและส่งรหัสควบคุม

1800 : 3E DD START : LD A,0DDH ;เลือกโหมด
1802 : D3 7D OUT (7DH),A ;โปรแกรม 8251
1804 : 3E 15 LD A,15H ;รหัสควบคุม
1806 : D3 7D OUT (7DH),A ;โปรแกรม 8251

: ตรวจสอบ RxRDY ว่ามีข้อมูลเข้ามาหรือยัง

1808 : BD 7D LOOP 1 : IN A,(7DH) ;อ่านไบต์แสดงสถานะ
180A : CB 4F BIT 1,A ;ตรวจบิต RxRDY ว่าพร้อมรับข้อมูลหรือยัง
180C : 28 FA JR Z,LOOP 1 ;ข้อมูลยังไม่เข้ามาหรือยังมาไม่ครบให้วน
: ถึงตรงนี้ แสดงว่า 8251 ได้รับข้อมูลแล้ว ให้ CPU ไปอ่านเอามา

180E : DB 7C IN A,(7CH) ;อ่านข้อมูลเข้ามา
1810 : 47 LD B,A ;ฝากเอาไว้ที่ B ก่อน
: เราจะไม่ตรวจว่าข้อมูลที่ได้รับมาผิดพลาด แต่จะส่งออกไปทาง Tx เลย




1811 : DB 7D LOOP 2 : IN A,(7DH) ;อ่านไบต์แสดงสถานะ
1813 : CB 47 BIT 0,A ;ตรวจบิต TxRDY ว่าพร้อมจะส่งหรือยัง
1815 : 28 FA JR Z,LOOP 2 ;ยังไม่ว่าให้วนอ่านอีก
: ผ่านมาตรงนี้ได้ แสดงว่า Tx พร้อมส่งข้อมูลได้เลย

1817 : 78 LD A,B ;เอาคืนมาจาก B
1818 : D3 7C OUT (7CH),A ;ส่งออกไปทางขา Tx
181A : 18 EC JR LOOP 1 ;วนกลับไปรับข้อมูลตัวใหม่


6.4 โปรแกรมใช้งานจริงและวงจรโคคอสุมบุรณ



A
B
C
D
E
F
G



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Size	Number	Revision
A1	1	1
Drawn: A. P. P. 1983 Checked: S. S. S. 1983 Date: 11/11/83		

```

; program : send data 8 bit
;
;-----;
porta equ 00h
portb equ 01h
portc equ 02h
portcon equ 7dh
portdta equ 7ch
;-----;
; register a : data will be sent to receiver
; register d : segment encoding of first digit
; register e : segment encoding of second digit
; register h : data will be sent to Rx
;-----;
org 2000h
start: ld a , 00h ; data will be sent to receiver
ld h , a ; save information of register a
and a , f0h ; seperated digit for segment encoding
ld b , 04h
rot1: rr a
djnz rot1
ld d , a ; save segment encoding of first digit
ld a , h
and a , 0fh ; seperated digit for segment encoding
ld e , a ; save segment encoding of second digit
call encode
call send
call displ
;-----;
; subprogram : hex to segment encoding
; register d : segment encoding of first digit
; register e : segment encoding of second digit
;-----;
org 2100h
encode: ld ix , (data)
ld b , 00h
ld c , d ; encoding first digit
add ix , bc
ld d ,(ix+00d) ; return encoding code to register d
ld ix , (data) ; return address ix
ld b , 00h
ld c , e ; encoding second digit
add ix , bc
ld e ,(ix+00d) ; return encoding code to register e
data db bfh,06h,dbh,c5h,04h,05h,06h,07h,ffh,efh ;0 1 2 3 4 5 6 7 8 9
;-----;
; subprogram : sending data by 8251
; register h : data will be sent to Rx
;-----;
org 2200
send: ld a , fdh ; select mode
out ( portcon ) ,a
ld a , 37h ; set control word
out ( portcon ) ,a
ld a , h ; set data
out ( portdta ) ,a
sen2: in a ,(portcon)
bit 0 ,a
jr z , sen2 ; if is 0 show that busy
ret

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆก็ตาม หากมีให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;-----;
; subprogram : segment encoding to display ;
; register d : segment encoding of first digit ;
; register e : segment encoding of second digit ;
;-----;

```

```

org 2400h
displ: ld a , d
      out (portb),a      ; out 1 st data to port 01
      ld a , 02h
      out (portc) ,a    ; 1 st digit of segment
      call delay
      ld a , e
      out (portb) , a   ; out 2 nd data to port 01
      ld a , 01
      out (portc) ,a   ; 2 nd digit of segment
      call delay
      jr displ

```

```

;-----;
; subprogram : delay ;
;-----;

```

```

org 2500h
delay: push bc
      ld c ,01h
loop2: ld b ,ffh
loop1: djnz loop1
      dec c
      jr nz,loop2
      pop bc
      ret

```



```

;-----;
; program : receive data 8 bit ;
;-----;
porta equ 00h
portb equ 01h
portc equ 02h
portcon equ 7dh
portdta equ 7ch
;-----;
; register a : data will be sent to receiver ;
; register d : segment encoding of first digit ;
; register e : segment encoding of second digit ;
; register h : data will be sent to Rx ;
;-----;
org 2000h
start: call rece ; data will be received
ld h , a ; save information of register a
and a , f0h ; seperated digit for segment encoding
ld b , 04h
rot: rr a
djnz rot
ld d , a ; save segment encoding of first digit
ld a , h
and a , 0fh ; seperated digit for segment encoding
ld e , a ; save segment encoding of second digit
call encode
call displ
;-----;
; subprogram : hex to segment encoding ;
; register d : segment encoding of first digit ;
; register e : segment encoding of second digit ;
;-----;
org 2100h
encode: ld ix , (data)
ld b , 00h
ld c , d ; encoding first digit
add ix ,bc
ld d ,(ix+00d) ; return encoding code to register d
ld ix , (data) ; return address ix
ld b , 00h
ld c , e ; encodeing second digit
add ix , bc
ld e ,(ix+00d) ; return encoding code to register e
data db bfh,06h,dbh,c5h,04h,05h,06h,07h,ffh,efh ;0 1 2 3 4 5 6 7 8 9
;-----;
; subprogram : receiving data by 8251 ;
; register a : data will be received ;
;-----;
org 2200
rece: ld a , fdh ; select mode
out ( portcon ) ,a
ld a , 37h ; set control word
out ( portcon ) ,a
repl: in a ,(portcon) ; reading status
bit 1 ,a ; check Rx . Are they received already
jr z , repl ; data not complete or not sent
in a , (portdta) ; reading data received
ret

```

```

;-----;
; subprogram : segment encoding to display ;
; register d : segment encoding of first digit ;
; register e : segment encoding of second digit ;
;-----;

```

```

org 2400h
displ: ld a , d
      out (portb),a      ; out 1 st data to port 01
      ld a , 02h
      out (portc) ,a      ; 1 st digit of segment
      call delay
      ld a , e
      out (portb) , a      ; out 2 nd data to port 01
      ld a , 01
      out (portc) ,a      ; 2 nd digit of segment
      call delay
      jr displ

```

```

;-----;
; subprogram : delay ;
;-----;

```

```

org 2500h
delay: push bc
      ld c ,01h
loop2: ld b ,ffh
loop1: djnz loop1
      dec c
      jr nz,loop2
      pop bc
      ret

```



6.5 การคำนวณค่า R และ C ที่ใช้ในวงจร

6.5.1 ส่วน XR-2206

ในการคำนวณ R1 และ R2 นั้นเราสามารถที่จะใช้สูตรดังนี้

$$f_1 = 1/R_1 C$$

$$f_2 = 1/R_2 C$$

โดยการกำหนดค่าตัวเก็บประจุเป็นค่าคงที่ไว้ ในที่นี้เรากำหนดค่า C = 0.0033 μ F
(ซึ่งค่า C ที่ใช้ในย่านนี้ใช้ค่าระหว่าง 0.001 - 160 μ F)

การคำนวณ

$$\text{กำหนดค่า } f_1 = 3000 \text{ Hz (logic "1")}$$

$$f_2 = 1500 \text{ Hz (logic "0")}$$

$$\text{Timing Capacitor} = 0.0033 \mu\text{F}$$

$$R_1 = \frac{1}{3000 \text{ Hz} * 0.0033 \mu\text{F}} = 101.01 \text{ k}$$

$$R_2 = \frac{1}{1500 \text{ Hz} * 0.0033 \mu\text{F}} = 202.02 \text{ k}$$

6.6.2 ส่วนของ XR-2211

ในการคำนวณทางต้านของ XR-2211 นั้น เราต้องคำนวณหาความถี่กึ่งกลาง (f_o) ก่อน ซึ่งคำนวณได้จาก

$$f_o = \frac{f_1 + f_2}{2}$$

เมื่อ $f_1 = 3000 \text{ Hz}$

$f_2 = 1500 \text{ Hz}$

$$f_o = \frac{3000 + 1500}{2} = 2250 \text{ Hz}$$

ส่วนการคำนวณหาค่า C_o นั้น เราหาได้จากสูตร $C_o = 1/R_o f_o$

เมื่อ $R_o = 20 \text{ k}$

$$C_o = 1/(20\text{k} * 2250\text{Hz}) = 0.022 \text{ uF}$$

ส่วนการคำนวณหาค่า R_L และ C_L นั้นหาค่าได้จาก

$$R_L = R_o [f_o / (f_1 + f_2)]$$

$$C_L = C_o / 4$$

ซึ่งเมื่อแทนค่าต่างๆลงในสมการข้างต้นนั้นจะได้

$$R_1 = 30 \text{ k}$$

$$C_1 = 0.0055 \text{ uF}$$

ส่วนการคำนวณค่า C_F และ C_D นั้นหาค่าได้จากสมการ

$$C_F = 3 / (\text{BAUD RATE}) \text{ uF}$$

$$C_D = 16 / 38$$

ซึ่งเมื่อแทนค่า BAUD RATE = 600 จะได้

$$C_F = 3 / 600 = 0.005 \text{ uF}$$

$$C_D = 16 / 38 = 0.42 \text{ uF}$$

สรุปและวิจารณ์ผล

จากการดำเนินงานได้มีปัญหากเกิดขึ้นในขณะที่ทำการทดลองวงจรและปัญหาของโครงการ ซึ่งสามารถแก้ไขปัญหาก็ได้บางส่วนและในบางปัญหาก็ยังไม่สามารถแก้ไขได้ทันเนื่องจากเวลาอันจำกัด ปัญหาต่างๆและการแก้ไขมีดังต่อไปนี้

1. ในการส่งข้อมูลออกอากาศนั้น เมื่อเครื่องรับรับสัญญาณเข้ามาจะมีสัญญาณรบกวนปะปนเข้ามาด้วย ซึ่งเป็นผลทำให้สัญญาณข้อมูลที่ได้รับมานั้นมีการผิดพลาด (เพี้ยน) การแก้ไขก็คือเราสามารถที่จะปรับสัญญาณที่ FSK ให้มีความแรงขึ้น
2. BAUD RATE ที่ใช้มีค่าเท่ากับ 600 Hz ซึ่งมีค่าน้อยมากเมื่อเทียบกับ Single Board ซึ่งมี clock ที่มีความถี่สูง ซึ่งทำให้ต้องใช้วงจรหารความถี่หลายๆตัวเข้ามาแก้ไข ซึ่งจะเป็นการยุ่งยากมาก การแก้ไขของเราคือ การสร้าง clock ที่มีความถี่เท่ากับ BAUD RATE 600Hz เพื่อป้อนให้กับ BAUD RATE โดยตรง
3. วงจร FSK Demodulator ทำงานผิดพลาดทำให้การ Demodulation สัญญาณที่ได้รับออกมาผิดพลาดซึ่งทั้งนี้ทั้งนั้นเนื่องมาจากการคำนวณค่า R,C ที่ใช้ในวงจร FSK mod. และ FSK demod. นั้นมีความยุ่งยากในการหาอุปกรณ์ที่จะนำมาใช้ในวงจรให้เท่ากับค่าที่คำนวณได้จากสูตร วิธีการแก้ไขก็โดยพยายามหาค่าอุปกรณ์ที่มีค่าเท่ากับหรือใกล้เคียงมากที่สุดเท่าที่จะทำได้มาใช้ในวงจร

กิตติกรรมประกาศ

คณะผู้จัดทำ ขอขอบคุณอาจารย์ ชวลิต เบญจางคประเสริฐ และ อาจารย์ ไพศาล สิทธิโยภาสกุล ที่ได้กรุณาให้คำปรึกษา ตลอดจนเสนอแนะแนวทางในการสร้างและพัฒนาโครงการงานปริญญานิพนธ์จนสำเร็จเรียบร้อย

ขอขอบคุณ องค์การโทรศัพท์แห่งประเทศไทย ในการเอื้อเฟื้อสถานที่และอุปกรณ์ในการจัดทำรูปเล่มปริญญานิพนธ์ฉบับนี้จนสำเร็จลุล่วงด้วยดี

และคณะผู้จัดทำ ขอขอบคุณเป็นอย่างสูง ต่อคณาจารย์คณะวิศวกรรมศาสตร์ทุกท่าน ที่เคยอบรมสั่งสอนวิทยาการต่างๆ ให้แก่คณะผู้จัดทำ



หนังสืออ้างอิง

- การใช้งาน Z80 : ชัชชัย ธนสารตั้งเจริญ นิลิกส์เซ็นเตอร์ การพิมพ์ 221/21-22
ซอยดำเนินกลางเหนือ ถนนราชดำเนินกลาง พระนคร กรุงเทพฯ
- ไมโครโปรเซสเซอร์ : อรรถสิทธิ์ หล้าสกุล สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณ
ทหารลาดกระบัง กรุงเทพฯ พิมพ์ครั้งที่ 1 มิถุนายน 2534
- 100 วัตต์ : ฉบับที่ 12 สำนักงานนิตยสาร 100 วัตต์ 1215 เชียงทองฟ้าจำลอง สุขุมวิท
พระโขนง กรุงเทพฯ
- 100 วัตต์ : ฉบับที่ 13 สำนักงานนิตยสาร 100 วัตต์ 1215 เชียงทองฟ้าจำลอง สุขุมวิท
พระโขนง กรุงเทพฯ
- 100 วัตต์ : ฉบับที่ 14 สำนักงานนิตยสาร 100 วัตต์ 1215 เชียงทองฟ้าจำลอง สุขุมวิท
พระโขนง กรุงเทพฯ
- เซมิคอนดักเตอร์ อิเล็กทรอนิกส์ : ฉบับที่ 124 มกราคม 2536 บริษัท ซีเอ็ดยูเคชั่น จำกัด
800๘43-45 ซ.ตรุษกฤษฏ์ ถนนอโศก-ดินแดง
ห้วยขวาง กรุงเทพฯ 10400



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Monolithic Function Generator

GENERAL DESCRIPTION

The XR-2206 is a monolithic function generator integrated circuit capable of producing high quality sine, square, triangle, ramp, and pulse waveforms of high stability and accuracy. The output waveforms can be both amplitude and frequency modulated by an external voltage. Frequency of operation can be selected externally over a range of 0.01 Hz to more than 1 MHz.

The circuit is ideally suited for communications, instrumentation, and function generator applications requiring sinusoidal tone, AM, FM, or FSK generation. It has a typical drift specification of 20 ppm/°C. The oscillator frequency can be linearly swept over a 2000:1 frequency range, with an external control voltage, having a very small affect on distortion.

FEATURES

Low-Sine Wave Distortion	0.5%, Typical
Excellent Temperature Stability	20 ppm/°C, Typical
Wide Sweep Range	2000:1, Typical
Low-Supply Sensitivity	0.01%V, Typical
Linear Amplitude Modulation	
TTL Compatible FSK Controls	
Wide Supply Range	10V to 26V
Adjustable Duty Cycle	1% to 99%


APPLICATIONS

Waveform Generation
Sweep Generation
AM/FM Generation
V/F Conversion
FSK Generation
Phase-Locked Loops (VCO)

ABSOLUTE MAXIMUM RATINGS

Power Supply	26V
Power Dissipation	750 mW
Derate Above 25°C	5 mW/°C
Total Timing Current	6 mA
Storage Temperature	-65°C to +150°C

FUNCTIONAL BLOCK DIAGRAM



ORDERING INFORMATION

Part Number	Package	Operating Temperature
XR-2206M	Ceramic	-55°C to +125°C
XR-2206N	Ceramic	0°C to +70°C
XR-2206P	Plastic	0°C to +70°C
XR-2206CN	Ceramic	0°C to +70°C
XR-2206CP	Plastic	0°C to +70°C

SYSTEM DESCRIPTION

The XR-2206 is comprised of four functional blocks; a voltage-controlled oscillator (VCO), an analog multiplier and sine-shaper; a unity gain buffer amplifier; and a set of current switches.

The VCO actually produces an output frequency proportional to an input current, which is produced by a resistor from the timing terminals to ground. The current switches route one of the timing pins current to the VCO controlled by an FSK input pin, to produce an output frequency. With two timing pins, two discrete output frequencies can be independently produced for FSK Generation Applications.

XR-2206


ELECTRICAL CHARACTERISTICS

Test Conditions: Test Circuit of Figure 1, $V^+ = 12V$, $T_A = 25^\circ$, $C = 0.01 \mu F$, $R_1 = 100 k\Omega$, $R_2 = 10 k\Omega$, $R_3 = 25 k\Omega$ unless otherwise specified. S_1 open for triangle, closed for sine wave.

PARAMETERS	XR-2206M			XR-2206C			UNITS	CONDITIONS
	MIN	TYP	MAX	MIN	TYP	MAX		
GENERAL CHARACTERISTICS								
Single Supply Voltage	10		26	10		26	V	
Split-Supply Voltage	± 5		± 13	± 5		± 13	V	
Supply Current		12	17		14	20	mA	$R_1 \geq 10 k\Omega$
OSCILLATOR SECTION								
Max. Operating Frequency	0.5	1		0.5	1		MHz	$C = 1000 pF$, $R_1 = 1 k\Omega$
Lowest Practical Frequency		0.01			0.01		Hz	$C = 50 \mu F$, $R_1 = 2 M\Omega$
Frequency Accuracy		± 1	± 4		± 2		% of f_0	$f_0 = 1/R_1 C$
Temperature Stability		± 10	± 50		± 20		ppm/ $^\circ C$	$0^\circ C \leq T_A \leq 70^\circ C$, $R_1 = R_2 = 20 k\Omega$
Supply Sensitivity		0.01	0.1		0.01		%/V	$V_{LOW} = 10V$, $V_{HIGH} = 20V$, $R_1 = R_2 = 20 k\Omega$
Sweep Range	1000:1	2000:1			2000:1		$f_H = f_L$	$f_H @ R_1 = 1 k\Omega$ $f_L @ R_1 = 2 M\Omega$
Sweep Linearity							%	$f_L = 1 kHz$, $f_H = 10 kHz$
10:1 Sweep		2			2		%	$f_L = 100 kHz$, $f_H = 100 kHz$
1000:1 Sweep		8			8		%	$\pm 10\%$ Deviation
FM Distortion		0.1			0.1		%	
Recommended Timing Components							%	
Timing Capacitor: C	0.001		100	0.001		100	μF	See Figure 4.
Timing Resistors: R_1 & R_2	1		2000	1		2000	k Ω	
Triangle Sine Wave Output								
Triangle Amplitude		160			160		mV/k Ω	See Note 1, Figure 2.
Sine Wave Amplitude	40	60	80		60		mV/k Ω	Figure 1, S_1 Open
Max. Output Swing		6			6		V p-p	Figure 1, S_1 Closed
Output Impedance		600			600		Ω	
Triangle Linearity		1			1		%	
Amplitude Stability		0.5			0.5		dB	For 1000:1 Sweep
Sine Wave Amplitude Stability		4800			4800		ppm/ $^\circ C$	See Note 2.
Sine Wave Distortion Without Adjustment		2.5			2.5		%	$R_1 = 30 k\Omega$
With Adjustment		0.4	1.0		0.5	1.5	%	See Figures 6 and 7.
Amplitude Modulation								
Input Impedance	50	100		50	100		k Ω	
Modulation Range		100			100		%	
Carrier Suppression		55			55		dB	
Linearity		2			2		%	For 95% modulation
Square-Wave Output								
Amplitude		12			12		V p-p	Measured at Pin 11.
Rise Time		250			250		nsec	$C_L = 10 pF$
Fall Time		50			50		nsec	$C_L = 10 pF$
Saturation Voltage		0.2	0.4		0.2	0.6	V	$I_L = 2 mA$
Leakage Current		0.1	20		0.1	100	μA	$V_{11} = 26V$
FSK Keying Level (Pin 9)	0.8	1.4	2.4	0.8	1.4	2.4	V	See section on circuit controls
Reference Bypass Voltage	2.9	3.1	3.3	2.5	3	3.5	V	Measured at Pin 10.

Note 1: Output amplitude is directly proportional to the resistance, R_3 , on Pin 3. See Figure 2.
 Note 2: For maximum amplitude stability, R_3 should be a positive temperature coefficient resistor.

XR-2206



Basic Test Circuit.





Figure 5. Normalized Output Amplitude versus DC Bias at AM Input (Pin 1).



Output Amplitude as a Function of the Resistor, R_3 , at Pin 3.





Figure 6. Trimmed Distortion versus Timing Resistor.



Supply Current versus Supply Voltage, Timing, R.





Figure 7. Sine Wave Distortion versus Operating Frequency with Timing Capacitors Varied.



Frequency versus Oscillation Frequency.




Figure 8. Frequency Drift versus Temperature.

XR-2206

Frequency-Shift Keying:

The XR-2206 can be operated with two separate timing resistors, R_1 and R_2 , connected to the timing Pin 7 and 8, respectively, as shown in Figure 12. Depending on the polarity of the logic signal at Pin 9, either one or the other of these timing resistors is activated. If Pin 9 is open-circuited or connected to a bias voltage $\geq 2V$, only R_1 is activated. Similarly, if the voltage level at Pin 9 is $\leq 1V$, only R_2 is activated. Thus, the output frequency can be keyed between two levels, f_1 and f_2 , as:

$$f_1 = 1/R_1C \text{ and } f_2 = 1/R_2C$$

For split-supply operation, the keying voltage at Pin 9 is referenced to V^- .

Output DC Level Control:

The dc level at the output (Pin 2) is approximately the same as the dc bias at Pin 3. In Figures 10, 11 and 12, Pin 3 is biased midway between V^+ and ground, to give an output dc level of $\approx V^+/2$.

APPLICATIONS INFORMATION

Sine Wave Generation

Without External Adjustment:

Figure 10 shows the circuit connection for generating a sinusoidal output from the XR-2206. The potentiometer, R_1 at Pin 7, provides the desired frequency tuning. The maximum output swing is greater than $V^+/2$, and the typical distortion (THD) is $< 2.5\%$. If lower sine wave distortion is desired, additional adjustments can be provided as described in the following section.

The circuit of Figure 10 can be converted to split-supply operation, simply by replacing all ground connections with V^- . For split-supply operation, R_3 can be directly connected to ground.

With External Adjustment:

The harmonic content of sinusoidal output can be reduced to $\approx 0.5\%$ by additional adjustments as shown in Figure 11. The potentiometer, R_A , adjusts the sine-shaping resistor, and R_B provides the fine adjustment for the waveform symmetry. The adjustment procedure is as follows:

1. Set R_B at midpoint, and adjust R_A for minimum distortion.
2. With R_A set as above, adjust R_B to further reduce distortion.

Triangle Wave Generation

The circuits of Figures 10 and 11 can be converted to triangle wave generation, by simply open-circuiting Pin 13 and 14 (i.e., S_1 open). Amplitude of the triangle is approximately twice the sine wave output.

FSK Generation

Figure 12 shows the circuit connection for sinusoidal FSK signal operation. Mark and space frequencies can be independently adjusted, by the choice of timing resistors, R_1 and R_2 ; the output is phase-continuous during transitions. The keying signal is applied to Pin 9. The circuit can be converted to split-supply operation by simply replacing ground with V^- .

Pulse and Ramp Generation

Figure 13 shows the circuit for pulse and ramp waveform generation. In this mode of operation, the FSK keying terminal (Pin 9) is shorted to the square-wave output (Pin 11), and the circuit automatically frequency-shifts itself between two separate frequencies during the positive-going and negative-going output waveforms. The pulse width and duty cycle can be adjusted from 1% to 99%, by the choice of R_1 and R_2 . The values of R_1 and R_2 should be in the range of 1 k Ω to 2 M Ω .

PRINCIPLES OF OPERATION

Description of Controls

Frequency of Operation:

The frequency of oscillation, f_o , is determined by the external timing capacitor, C, across Pin 5 and 6, and by the timing resistor, R, connected to either Pin 7 or 8. The frequency is given as:

$$f_o = \frac{1}{RC} \text{ Hz}$$

and can be adjusted by varying either R or C. The recommended values of R, for a given frequency range, as shown in Figure 4. Temperature stability is optimum for 4 k Ω $< R < 200$ k Ω . Recommended values of C are from 1000 pF to 100 μ F.

Frequency Sweep and Modulation:

Frequency of oscillation is proportional to the total timing current, I_T , drawn from Pin 7 or 8:

$$f = \frac{320 I_T \text{ (mA)}}{C \text{ (\mu F)}} \text{ Hz}$$

Timing terminals (Pin 7 or 8) are low-impedance points, and are internally biased at +3V, with respect to Pin 12. Frequency varies linearly with I_T , over a wide range of current values, from 1 μ A to 3 mA. The frequency can be controlled by applying a control voltage, V_C , to the activated timing pin as shown in Figure 9. The frequency of oscillation is related to V_C as:

$$f = \frac{1}{RC} \left(1 + \frac{R}{RC} \left(1 - \frac{V_C}{3} \right) \right) \text{ Hz}$$

XR-2206

where V_C is in volts. The voltage-to-frequency conversion gain, K , is given as:

$$K = \partial f / \partial V_C = - \frac{0.32}{R_{CC}} \text{ Hz/V}$$

CAUTION: For safety operation of the circuit, I_T should be limited to ≤ 3 mA.


Output Amplitude:

Maximum output amplitude is inversely proportional to the external resistor, R_3 , connected to Pin 3 (see Figure 2). For sine wave output, amplitude is approximately 60 mV peak per $k\Omega$ of R_3 ; for triangle, the peak amplitude is approximately 160 mV peak per $k\Omega$ of R_3 . Thus, for example, $R_3 = 50 k\Omega$ would produce approximately $\pm 3V$ sinusoidal output amplitude.

Amplitude Modulation:

Output amplitude can be modulated by applying a dc bias and a modulating signal to Pin 1. The internal impedance at Pin 1 is approximately 100 $k\Omega$. Output amplitude varies linearly with the applied voltage at Pin 1, for values of dc bias at this pin, within ± 4 volts of $V^+/2$ as shown in Figure 5. As this bias level approaches $V^+/2$, the phase of the output signal is reversed, and the amplitude goes through zero. This property is suitable for phase-shift keying and suppressed-carrier AM generation. Total dynamic range of amplitude modulation is approximately 55 dB.

CAUTION: AM control must be used in conjunction with a well-regulated supply, since the output amplitude now becomes a function of V^+ .



EQUIVALENT SCHEMATIC DIAGRAM

FSK Demodulator/Tone Decoder

GENERAL DESCRIPTION

The XR-2211 is a monolithic phase-locked loop (PLL) system especially designed for data communications. It is particularly well suited for FSK modem applications. It operates over a wide supply voltage range of 4.5 to 20V and a wide frequency range of 0.01 Hz to 300 kHz. It can accommodate analog signals between 2 mV and 3V, and can interface with conventional DTL, TTL, and ECL logic families. The circuit consists of a basic PLL for tracking an input signal within the pass band, a quadrature phase detector which provides carrier detection, and an FSK voltage comparator which provides FSK demodulation. External components are used to independently set center frequency, bandwidth, and output delay. An internal voltage reference proportional to the power supply provides ratio metric operation for low system performance variations with power supply changes.

The XR-2211 is available in 14 pin DTL ceramic or plastic packages specified for commercial or military temperature ranges.

FEATURES

Wide Frequency Range	0.01 Hz to 300 kHz
Wide Supply Voltage Range	4.5V to 20 V
DTL/TTL/ECL Logic Compatibility	
FSK Demodulation, with Carrier Detection	
Wide Dynamic Range	2 mV to 3 V rms
Adjustable Tracking Range ($\pm 1\%$ to $\pm 80\%$)	
Excellent Temp. Stability	20 ppm/ $^{\circ}\text{C}$, typ.


APPLICATIONS

- FSK Demodulation
- Data Synchronization
- Tone Decoding
- FM Detection
- Carrier Detection

ABSOLUTE MAXIMUM RATINGS

Power Supply	20V
Input Signal Level	3V rms
Power Dissipation	
Ceramic Package	750 mW
Derate Above $T_A = +25^{\circ}\text{C}$	6 mW/ $^{\circ}\text{C}$
Plastic Package	
Derate Above $T_A = +25^{\circ}\text{C}$	5.0 mW/ $^{\circ}\text{C}$

FUNCTIONAL BLOCK DIAGRAM



ORDERING INFORMATION

Part Number	Package	Operating Temperature
XR-2211M	Ceramic	-55 $^{\circ}\text{C}$ to +125 $^{\circ}\text{C}$
XR-2211CN	Ceramic	0 $^{\circ}\text{C}$ to +70 $^{\circ}\text{C}$
XR-2211CP	Plastic	0 $^{\circ}\text{C}$ to +70 $^{\circ}\text{C}$
XR-2211N	Ceramic	-40 $^{\circ}\text{C}$ to +85 $^{\circ}\text{C}$
XR-2211P	Plastic	-40 $^{\circ}\text{C}$ to +85 $^{\circ}\text{C}$

SYSTEM DESCRIPTION

The main PLL within the XR-2211 is constructed from an input preamplifier, analog multiplier used as a phase detector, and a precision voltage controlled oscillator (VCO). The preamplifier is used as a limiter such that input signals above typically 2MV RMS are amplified to a constant high level signal. The multiplying-type phase detector acts as a digital exclusive or gate. Its output (unfiltered) produces sum and difference frequencies of the input and the VCO output, f input + f input ($2f$ input) and f input - f input (0 Hz) when the phase detector output to remove the "sum" frequency component while passing the difference (DC) component to drive the VCO. The VCO is actually a current controlled oscillator with its nominal input current (f_0) set by a resistor (R_0) to ground and its driving current with a resistor (R_1) from the phase detector.

The other sections of the XR-2211 act to: determine if the VCO is driven above or below the center frequency (FSK comparator); produced both active high and active low outputs to indicate when the main PLL is in lock (quadrature phase detector and lock detector comparator).

XR-2211

ELECTRICAL CHARACTERISTICS

Test Conditions: Test Circuit of Figure 1, $V^+ = V^- = 6V$, $T_A = +25^\circ C$, $C = 5000 \text{ pF}$, $R_1 = R_2 = R_3 = R_4 = 20 \text{ k}\Omega$, $R_L = 4.7 \text{ k}\Omega$. Binary Inputs grounded, S_1 and S_2 closed, unless otherwise specified.

PARAMETER	XR-2211/2211M			XR-2211C			UNITS	CONDITIONS
	MIN	TYP	MAX	MIN	TYP	MAX		
GENERAL								
Supply Voltage	4.5		20	4.5		20	V	$R_0 \geq 10 \text{ k}\Omega$. See Fig. 4
Supply Current		4	7		5	9	mA	
OSCILLATOR SECTION								
Frequency Accuracy		± 1	± 3		± 1		%	Deviation from $f_0 = 1/R_0C_0$ $R_1 = 1/2$ See Fig. 8.
Frequency Stability								
Temperature		± 20	± 50		± 20		ppm/ $^\circ C$	$V^+ = 12 \pm 1V$. See Fig. 7. $V+5 \pm 0.5V$. See Fig. 7.
Power Supply		0.05	0.5		0.05		%/V	
Upper Frequency Limit	100	300			300		kHz	$R_0 = 8.2 \text{ k}\Omega$, $C_0 = 400 \text{ pF}$
Lowest Practical								
Operating Frequency			0.01		0.01		Hz	$R_0 = 2 \text{ M}\Omega$, $C_0 = 50 \text{ }\mu F$ See Fig. 5.
Timing Resistor, R_0								
Operating Range	5		2000	5		2000	k Ω	See Figs. 7 and 8.
Recommended Range	15		100	15		100	k Ω	
LOOP PHASE DETECTOR SECTION								
Peak Output Current	± 150	± 200	± 300	± 100	± 200	± 300	μA	Measured at Pin 11.
Output Offset Current		± 1			± 2		μA	
Output Impedance		1			1		M Ω	Referenced to Pin 10.
Maximum Swing	± 4	± 5		± 4	± 5		V	
QUADRATURE PHASE DETECTOR								
Measured at Pin 3.								
Peak Output Current	100	150			150		μA	
Output Impedance		1			1		M Ω	
Maximum Swing		11			11		V pp	
INPUT PREAMP SECTION								
Measured at Pin 2.								
Input Impedance		20			20		k Ω	
Input Signal								
Voltage Required to Cause Limiting		2	10		2		mV rms	
VOLTAGE COMPARATOR SECTIONS								
Input Impedance		2			2		M Ω	Measured at Pins 3 and 8.
Input Bias Current		100			100		nA	
Voltage Gain	55	70		55	70		dB	$R_L = 5.1 \text{ k}\Omega$ $I_C = 3 \text{ mA}$ $V_O = 12V$
Output Voltage Low		300			300		mV	
Output Leakage Current		0.01			0.01		μA	
INTERNAL REFERENCE								
Voltage Level	4.9	5.3	5.7	4.75	5.3	5.85	V	Measured at Pin 10.
Output Impedance		100			100		Ω	

XR-2211

Reference Voltage, V_R (Pin 10): This pin is internally biased at the reference voltage level, V_R : $V_R = V+ / 2 - 650$ mV. The dc voltage level at this pin forms an internal reference for the voltage levels at Pins 5, 8, 11 and 12. Pin 10 must be bypassed to ground with a 0.1 μ F capacitor for proper operation of the circuit.




Figure 1. Functional Block Diagram of a Tone and FSK Decoding System Using XR-2211

Loop Phase Detector Output (Pin 11): This terminal provides a high impedance output for the loop phase detector. The PLL loop filter is formed by R_1 and C_1 connected to Pin 11 (see Figure 2). With no input signal, or with no phase error within the PLL, the dc level at Pin 11 is very nearly equal to V_R . The peak voltage swing available at the phase detector output is equal to $\pm V_R$.




Figure 2. Generalized Circuit Connection for FSK and Tone Detection

VCO Control Input (Pin 12): VCO free-running frequency is determined by external timing resistor, R_0 , connected from this terminal to ground. The VCO free-running frequency, f_0 , is:

$$f_0 = \frac{1}{R_0 C_0} \text{ Hz}$$

where C_0 is the timing capacitor across Pins 13 and 14. For optimum temperature stability, R_0 must be in the range of 10 K Ω to 100 K Ω (see Figure 8).

This terminal is a low impedance point, and is internally biased at a dc level equal to V_R . The maximum timing current drawn from Pin 12 must be limited to ≤ 3 mA for proper operation of the circuit.

VCO Timing Capacitor (Pins 13 and 14): VCO frequency is inversely proportional to the external timing capacitor, C_0 , connected across these terminals (see Figure 5). C_0 must be nonpolar, and in the range of 200 pF to 10 μ F.

VCO Frequency Adjustment: VCO can be fine-tuned by connecting a potentiometer, R_X , in series with R_0 at Pin 12 (see Figure 9).

VCO Free-Running Frequency, f_0 : XR-2211 does not have a separate VCO output terminal. Instead, the VCO outputs are internally connected to the phase detector sections of the circuit. However, for set-up or adjustment purposes, VCO free-running frequency can be measured at Pin 3 (with C_0 disconnected), with no input and with Pin 2 shorted to Pin 10.

DESIGN EQUATIONS

(See Figure 2 for definition of components.)

1. VCO Center Frequency, f_0 :

$$f_0 = 1/R_0 C_0 \text{ Hz}$$

2. Internal Reference Voltage, V_R (measured at Pin 10):

$$V_R = V+ / 2 - 650 \text{ mV}$$

3. Loop Low-Pass Filter Time Constant, τ :


$$\tau = R_1 C_1$$

4. Loop Damping, ζ :

$$\zeta = 1/4 \sqrt{\frac{C_0}{C_1}}$$

5. Loop Tracking Bandwidth, $\pm \Delta f/f_0$:

$$\Delta f/f_0 = R_0/R_1$$



6. FSK Data Filter Time Constant, τ_F :

$$\tau_F = R_F C_F$$

7. Loop Phase Detector Conversion Gain, $K\phi$: ($K\phi$ is the differential dc voltage across Pins 10 and 11, per unit of phase error at phase detector input):

$$K\phi = 0.2V_R/\pi \text{ volts/radian}$$

8. VCO Conversion gain, K_0 : (K_0 is the amount of change in VCO frequency, per unit of dc voltage change at Pin 11):

$$K_0 = -1/V_R C_0 R_1 \text{ Hz/volt}$$

XR-2211

9. Total Loop Gain, K_T :

$$K_T = 2\pi K\phi K_0 = 4/C_0 R_1 \text{ rad/sec/volt}$$

10. Peak Phase Detector Current I_A :

$$I_A = V_R \text{ (volts)}/25 \text{ mA}$$

APPLICATIONS INFORMATION

FSK DECODING

Figure 9 shows the basic circuit connection for FSK decoding. With reference to Figures 2 and 9, the functions of external components are defined as follows: R_0 and C_0 set the PLL center frequency, R_1 sets the system bandwidth, and C_1 sets the loop filter time constant and the loop damping factor. C_F and R_F form a one-pole post-detection filter for the FSK data output. The resistor R_B ($= 510 \text{ K}\Omega$) from Pin 7 to Pin 8 introduces positive feedback across the FSK comparator to facilitate rapid transition between output logic states.

Recommended component values for some of the most commonly used FSK bands are given in Table 1.


Design Instructions:

The circuit of Figure 9 can be tailored for any FSK decoding application by the choice of five key circuit components: R_0 , R_1 , C_0 , C_1 and C_F . For a given set of FSK mark and space frequencies, f_1 and f_2 , these parameters can be calculated as follows:

- a) Calculate PLL center frequency, f_0 :

$$f_0 = \frac{f_1 + f_2}{2}$$

- b) Choose value of timing resistor R_0 , to be in the range of $10 \text{ K}\Omega$ to $100 \text{ K}\Omega$. This choice is arbitrary.



$$V_{IN \text{ MINIMUM (PEAK)}} = V^+ \left[\frac{10K}{R_x + 20K} \right] \approx 2.8 \text{ mV}$$

Figure 3. Desensitizing Input Stage

The recommended value is $R_0 \approx 20 \text{ K}\Omega$. The final value of R_0 is normally fine-tuned with the series potentiometer, R_X .

- c) Calculate value of C_0 from design equation (1) or from Figure 6:

$$C_0 = 1/R_0 f_0$$

- d) Calculate R_1 to give a Δf equal to the mark space deviation:

$$R_1 = R_0 [f_0 / (f_1 - f_2)]$$

- e) Calculate C_1 to set loop damping. (See design equation No. 4.):

Normally, $\zeta \approx 1/2$ is recommended.

$$\text{Then: } C_1 = C_0/4 \text{ for } \zeta = 1/2$$

- f) Calculate Data Filter Capacitance, C_F :

For $R_F = 100 \text{ K}\Omega$, $R_B = 510 \text{ K}\Omega$, the recommended value of C_F is:

$$C_F \approx 3/(\text{Baud Rate}) \mu\text{F}$$

Note: All calculated component values except R_0 can be rounded to the nearest standard value, and R_0 can be varied to fine-tune center frequency, through a series potentiometer, R_X . (See Figure 9.)




Figure 4. Typical Supply Current vs V^+ (Logic Outputs Open Circuited)




Figure 5. VCO Frequency vs Timing Resistor




Figure 6. VCO Frequency vs Timing Capacitor




Figure 7. Typical f_0 vs Power Supply Characteristics




Figure 8. Typical Center Frequency Drift vs Temperature




Figure 9. Circuit Connection for FSK Decoding

XR-2211

Design Example:

75 Baud FSK demodulator with mark space frequencies of 1110/1170 Hz:

Step 1: Calculate f_0 : $f_0 = (1110 + 1170) / 2 = 1140$ Hz

Step 2: Choose R_0 - 20 K Ω (18 K Ω fixed resistor in series with 5 K Ω potentiometer)

Step 3: Calculate C_0 from Figure 6: $C_0 = 0.044$ μ F

Step 4: Calculate R_1 : $R_1 = R_0 (2240/60) = 380$ K Ω

Step 5: Calculate C_1 : $C_1 = C_0/4 = 0.011$ μ F

Note: All values except R_0 can be rounded to nearest standard value.

Table 1. Recommended Component Values for Commonly Used FSK Bands.
(See Circuit of Figure 9.)

FSK BAND	COMPONENT VALUES
300 Baud $f_1 = 1070$ Hz $f_2 = 1270$ Hz	$C_0 = 0.039$ μ F $C_F = 0.005$ μ F $C_1 = 0.01$ μ F $R_0 = 18$ K Ω $R_1 = 100$ K Ω
300 Baud $f_1 = 2025$ Hz $f_2 = 2225$ Hz	$C_0 = 0.022$ μ F $C_F = 0.005$ μ F $C_1 = 0.0047$ μ F $R_0 = 18$ K Ω $R_1 = 200$ K Ω
1200 Baud $f_1 = 1200$ Hz $f_2 = 2200$ Hz	$C_0 = 0.027$ μ F $C_F = 0.0022$ μ F $C_1 = 0.01$ μ F $R_0 = 18$ K Ω $R_1 = 30$ K Ω

FSK DECODING WITH CARRIER DETECT:

The lock detect section of XR-2211 can be used as a carrier detect option, for FSK decoding. The recommended circuit connection for this application is shown in Figure 10. The open collector lock detect output, Pin 6, is shorted to data output (Pin 7). Thus, data output




Figure 10. External Connectors for FSK Demodulation with Carrier Detect Capability

Note: Data Output is "Low" When No Carrier is Present.

will be disabled at "low" state, until there is a carrier within the detection band of the PLL, and the Pin 6 output goes "high," to enable the data output.

The minimum value of the lock detect filter capacitance C_D is inversely proportional to the capture range, $\pm \Delta f_c$. This is the range of incoming frequencies over which the loop can acquire lock and is always less than the tracking range. It is further limited by C_1 . For most applications, $\Delta f_c > \Delta f/2$. For $R_D = 470$ K Ω , the approximate minimum value of C_D can be determined by:

$$C_D (\mu\text{F}) \geq 16/\text{capture range in Hz.}$$

With values of C_D that are too small, chatter can be observed on the lock detect output as an incoming signal frequency approaches the capture bandwidth. Excessively large values of C_D will slow the response time of the lock detect output.

-tone DETECTION:

Figure 11 shows the generalized circuit connection for tone detection. The logic outputs, Q and \bar{Q} at Pins 5 and 6 are normally at "high" and "low" logic states, respectively. When a tone is present within the detection band of the PLL, the logic state at these outputs become reversed for the duration of the input tone. Each logic output can sink 5 mA of load current.

Both logic outputs at Pins 5 and 6 are open collector type stages, and require external pull-up resistors R_{L1} and R_{L2} , as shown in Figure 11.




Figure 11. Circuit Connection for Tone Detection

With reference to Figures 2 and 11, the functions of the external circuit components can be explained as follows: R_0 and C_0 set VCO center frequency; R_1 sets the detection bandwidth; C_1 sets the low pass-loop filter time constant and the loop damping factor. R_{L1} and R_{L2} are the respective pull-up resistors for the Q and \bar{Q} logic outputs.

Design Instructions:

The circuit of Figure 11 can be optimized for any tone detection application by the choice of the 5 key circuit components: R_0 , R_1 , C_0 , C_1 and C_D . For a given input,

XR-2211

at Pin 11. Normally, a non-inverting unity gain op amp can be used as a buffer amplifier, as shown in Figure 12.




Figure 12. Linear FM Detector Using XR-2211 and an External Op Amp. (See Section on Design Equation for Component Values.)

The FM detector gain, i.e., the output voltage change per unit of FM deviation can be given as:

$$V_{out} = R_1 V_R / 100 R_0 \text{ Volts/\% deviation}$$

where V_R is the internal reference voltage ($V_R = V + /2 - 650 \text{ mV}$). For the choice of external components R_1 , R_0 , C_D , C_1 and C_F see section on design equations.

PRINCIPLES OF OPERATION

Signal Input (Pin 2): Signal is ac coupled to this terminal. The internal impedance at Pin 2 is 20 KΩ. Recommended input signal level is in the range of 10 mV rms to 3V rms.

Quadrature Phase Detector Output (Pin 3): This is the high impedance output of quadrature phase detector and is internally connected to the input of lock detect voltage comparator. In tone detection applications, Pin 3 is connected to ground through a parallel combination of R_D and C_D (see Figure 2) to eliminate the chatter at lock detect outputs. If the tone detect section is not used, Pin 3 can be left open circuited.

Lock Detect Output, Q (Pin 5): The output at Pin 5 is at "high" state when the PLL is out of lock and goes to "low" or conducting state when the PLL is locked. It is an open collector type output and requires a pull-up resistor, P_L , to $V+$ for proper operation. At "low" state, it can sink up to 5 mA of load current.

Lock Detect Complement, \bar{Q} (Pin 6): The output at Pin 6 is the logic complement of the lock detect output at Pin 5. This output is also an open collector type stage which can sink 5 mA of load current at low or "on" state.

the tone frequency, f_S , these parameters are calculated as follows:

- Choose R_0 to be in the range of 15 KΩ to 100 KΩ. This choice is arbitrary.
- Calculate C_0 to set center frequency, f_0 equal to f_S (see Figure 6): $C_0 = 1/R_0 f_S$
- Calculate R_1 to set bandwidth $\pm \Delta f$ (see design equation No. 5):
$$R_1 = R_0(f_0/\Delta f)$$

Note: The total detection bandwidth covers the frequency range of $f_0 \pm \Delta f$.

- Calculate value of C_1 for a given loop damping factor;

$$C_1 = C_0 / 16 \zeta^2$$

Normally $\zeta \approx 1/2$ is optimum for most tone detector applications, giving $C_1 = 0.25 C_0$.

Increasing C_1 improves the out-of-band signal rejection, but increases the PLL capture time.

- Calculate value of filter capacitor C_D . To avoid chatter at the logic output, with $R_D = 470 \text{ K}\Omega$, C_D must be:

$$C_D(\mu\text{F}) \geq (16/\text{capture range in Hz})$$

Increasing C_D slows down the logic output response time.

Design Examples:

Tone detector with a detection band of 1 kHz \pm 20 Hz:

- Choose $R_0 = 20 \text{ K}\Omega$ (18 KΩ in series with 5 KΩ potentiometer).
- Choose C_0 for $f_0 = 1 \text{ kHz}$ (from Figure 6): $C_0 = 0.05 \mu\text{F}$.
- Calculate R_1 : $R_1 = (R_0)(1000/20) = 1 \text{ M}\Omega$.
- Calculate C_1 : for $\zeta = 1/2$, $C_1 = 0.25 C_0 = 0.013 \mu\text{F}$.
- Calculate C_D : $C_D = 16/38 = 0.42 \mu\text{F}$.
- Fine-tune center frequency with 5 KΩ potentiometer, R_X .

LINEAR FM DETECTION:

XR-2211 can be used as a linear FM detector for a wide range of analog communications and telemetry applications. The recommended circuit connection for this application is shown in Figure 12. The demodulated output is taken from the loop phase detector output (Pin 11), through a post-detection filter made up of R_F and C_F , and an external buffer amplifier. This buffer amplifier is necessary because of the high impedance output

XR-2211

FSK Data Output (Pin 7): This output is an open collector logic stage which requires a pull-up resistor, R_L , to V^+ for proper operation. It can sink 5 mA of load current. When decoding FSK signals, FSK data output is at "high" or "off" state for low input frequency, and at "low" or "on" state for high input frequency. If no input signal is present, the logic state at Pin 7 is indeterminate.

FSK Comparator Input (Pin 8): This is the high impedance input to the FSK voltage comparator. Normally, an FSK post-detection or data filter is connected between this terminal and the PLL phase detector output (Pin 11). This data filter is formed by R_F and C_F of Figure 2. The threshold voltage of the comparator is set by the internal reference voltage, V_R , available at Pin 10.

EQUIVALENT SCHEMATIC DIAGRAM

