



เครื่องบันทึกค่าคุณสมบัตินของสารละลาย

PH RECORDER



โดย

- นาย วัชร ผลิตเพลิน 34132123
- นาย ภูษิต ภูประดิษฐ์ 34132159
- นาย สมชาย ประวัตินากร 34132167
- นาย อนชชา ระงับภัย 34132176
- นาย อนสุรณ ลิ่มตระกูล 34132178

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต
 สาขาเทคโนโลยีโทรคมนาคม
 สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
 ปีการศึกษา 2535

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

032658


ภาควิชา เทคโนโลยีอุตสาหกรรม

สาขา เทคโนโลยีโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องบันทึกค่าคุณสมบัติของสารละลาย
(PH RECORDER)

ผู้จัดทำ

- 
1. นาย วีระ เพลิดเพลิน 34132123
 2. นาย ภูษิต ภูประดิษฐ์ 34132159
 3. นาย สมชาย ประวัตินากร 34132167
 4. นาย อนช่า ระงับภัย 34132176
 5. นาย อนสรณ์ ลิมตระกูล 34132178

..... น.ส. น.ส. อาจารย์ที่ปรึกษา

(อาจารย์ คลชัย สุขเจริญผล)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการใช้ 032658

บทคัดย่อ

Abstract

บทนำ

| | | |
|---------|--|-------|
| บทที่ 1 | หลักการเบื้องต้นของ PH RECORDER | |
| | 1.1 BLOCK DIAGRAM และหลักการเบื้องต้นของ PH RECORDER | 1-2 |
| | 1.2 ส่วนประกอบของ PH RECORDER | 2 |
| บทที่ 2 | ดิจิตอล PH มิเตอร์ (DIGITAL PH METER) | |
| | 2.1 คุณลักษณะเด่นของ PH METER | 3 |
| | 2.2 คุณสมบัติของ PH METER | 3-5 |
| | 2.3 รายละเอียดด้านหน้าของเครื่อง | 5-6 |
| | 2.4 ขั้นตอนการปรับเทียบ | 6 |
| | 2.5 วิธีการวัด | 7 |
| | 2.6 การเปลี่ยนแบตเตอรี่ | 7 |
| | 2.7 วิธีการแก้ปัญหาเบื้องต้น | 7 |
| บทที่ 3 | CALIBRATE AMP AND ANALOG TO DIGITAL | |
| | 3.1 หลักการทำงานของวงจร CALIBRATE AMP | 8 |
| | 3.2 วงจรแปลงอะนาลอกเป็นดิจิตอล | 8-12 |
| | 3.3 การคำนวณความถี่ CLOCK ของ A/D | 12 |
| | 3.4 การปรับ SPAN | 13-14 |
| | 3.5 การ START A/D | 14 |
| | 3.6 การกระตุ้นให้ A/D ปล่อยข้อมูลออกมา | 14 |
| บทที่ 4 | พอร์ตสื่อสารอนุกรม | |
| | 4.1 โครงสร้างของพอร์ตสื่อสาร | 16-18 |
| | 4.2 การอินเทอร์พต์ | 19 |
| | 4.3 รูปแบบข้อมูลที่รับหรือส่ง | 19 |
| | 4.4 ชิพ 8250 | 20-23 |

เอกสารนี้เป็นเอกสารที่เผยแพร่ไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ใด ๆ

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| | | |
|------------------------|---|-------|
| | 4.5 สถานะของ 8250 เมื่อเริ่มต้น | 23-25 |
| | 4.6 การต่อวงจรเข้ากับระบบ | 25-28 |
| | 4.7 การใช้งานรีจิสเตอร์ต่างๆบน 8250 | 29-38 |
| บทที่ 5 | การศึกษาโปรแกรม C ที่ใช้ส่งข้อมูลแบบอะซิงโครนัส | |
| | 5.1 Port Initialization | 40-42 |
| | 5.2 การส่งข้อมูล | 42-43 |
| | 5.3 Checking a port status | 43-44 |
| | 5.4 การรับข้อมูล | 44-45 |
| บทที่ 6 | วงจรที่ใช้งาน | 46-52 |
| บทที่ 7 | FLOW CHART และ โปรแกรมที่ใช้งาน | 53-69 |
| บทที่ 8 | การทดลองและผลการทดลอง | 70-71 |
| บทที่ 9 | สรุปปัญหาการแก้ไขและแนวความคิดในการพัฒนา PH RECORDER | |
| | 9.1 ปัญหาด้านฮาร์ดแวร์ (HARDWARE) | 72 |
| | 9.2 ปัญหาด้านซอฟต์แวร์ (SOFTWARE) | 72-73 |
| | 9.3 แนวความคิดในการพัฒนา PH RECORDER | 73 |
| กิตติกรรมประกาศ | | |
| เอกสารอ้างอิง | | |

บทคัดย่อ


การบันทึกผลของข้อมูล และแสดงผลการบันทึกทางคอมพิวเตอร์ในการทดลองนี้ จะใช้วิธีการแปลงข้อมูล ซึ่งเป็นสัญญาณ Analog ให้อยู่ในรูปของสัญญาณ Digital แล้วทำการ จัดรูปแบบของข้อมูล ให้เป็นการส่งข้อมูลแบบอนุกรม ซึ่งจะต้องทำการจัด Start bit, Parity check bit และ Stop bit ในแต่ละเฟรมของข้อมูลแล้วนำข้อมูลนั้น ไปบันทึกโดยเครื่อง Computer ซึ่งทำงานโดย Soft ware ที่ออกแบบขึ้นมา เพื่อการบันทึกและแสดงผลของข้อมูลในระยะเวลาที่ต้องการ (ใช้การติดต่อผ่านทาง Port RS-232C)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Abstract

Recording and demonstrating of ph-data to the computer in this experiment provided with translating the data signals form analog signals to digital signals then transformed these to serial forms which each frame consisted of start bit, parity check bit and stop bit, then send these to recorded by the computer controlled with special software to recording and demonstrating the data whenever you required. (communications among the controler cord and the computer used RS-232C)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทนำ


ในการบันทึกข้อมูล ของการเปลี่ยนแปลงระดับค่าของสารละลาย ถ้าหากใช้มนุษย์เป็นผู้บันทึกผล เพื่อนำผลที่ได้มาทำการเปรียบเทียบการเปลี่ยนแปลงระดับค่าของสารละลาย จะทำให้เสียเวลามาก ยิ่งเป็นการบันทึกผลตลอดเวลาจะทำให้เกิดความยุ่งยาก ดังนั้น กลุ่มผู้ทดลองจึงมีแนวความคิดว่า น่าจะนำข้อมูลที่ต้องการจะทำการบันทึก จากแหล่งที่ทำการวัดระดับค่าของสารละลาย นำมาทำการติดต่อเพื่อจะทำการบันทึก และแสดงผลของการเปลี่ยนแปลง ทางด้านคอมพิวเตอร์ ซึ่งจะสามารถบันทึกผลและแสดงผลได้ตลอดเวลา ที่มีการเปลี่ยนแปลง

ในปฏิญานิพนธ์ชุดนี้ ได้กล่าวถึง โครงสร้างของ PH METER , หลักการของ วงจร CALIBRATE และ วงจร A/D และการต่อ INTERFACE กับคอมพิวเตอร์ ซึ่งเป็นส่วนประกอบในการทำงานของ PH RECORDER ซึ่งกลุ่มผู้ทดลองได้สร้างเครื่องนี้ขึ้นมาเพื่อหวังว่า จะมีประโยชน์บ้างไม่มากก็น้อย

หลักการเบื้องต้นของ PH RECORDER

PH RECORDER เป็นเครื่องที่ใช้สำหรับตรวจสอบ คุณสมบัติของสารละลาย และแสดงผลการบันทึกข้อมูล ค่าคุณสมบัติของสารละลายทางหน้าจอ (MONITOR) ของคอมพิวเตอร์ การใช้คอมพิวเตอร์มาช่วยในการแสดงผล และบันทึกข้อมูลมีประโยชน์มากในด้านการศึกษาการเปลี่ยนแปลงของข้อมูล และปรับปรุงการทำงาน ให้มีประสิทธิภาพตามที่ต้องการเพิ่มขึ้นซึ่งจะสามารถตรวจสอบ การเปลี่ยนแปลงของข้อมูลได้ ทุกๆ เวลาตามที่กำหนดไว้ในแต่ละช่วงก็จะแสดงที่มอนิเตอร์ ของคอมพิวเตอร์ ซึ่งจะช่วยให้สะดวกกว่าการวัดตรวจสอบแบบธรรมดาซึ่งจะต้องคอยอ่านค่าและจดบันทึกข้อมูลด้วยมนุษย์

1.1 BLOCK DIAGRAM และหลักการเบื้องต้นของ PH RECORDER



รูปที่ 1.1 บล็อกไดอะแกรมของ PH RECORDER

หลักการเริ่มจากได้นำสัญญาณ OUTPUT DC VOLTAGE จาก PH SENSOR มาเข้าวงจร CALIBRATE AMP เพื่อปรับความละเอียดและถูกต้อง แล้วจึงนำมาเข้าวงจร A/D (ANALOG TO DIGITAL) 8 บิต เพื่อแปลงเป็นสัญญาณดิจิตอล 8 บิต แล้วจึงนำมาเข้า P/S CONVERTER (PARALLEL AND SERIES CONVERTER) เพื่อจัดรูปแบบข้อมูลเป็นข้อมูลแบบอนุกรม จากนั้นนำมา INTERFACE กับ COMPUTER เพื่อแสดงผลและบันทึกข้อมูล ทางหน้าจอคอมพิวเตอร์ (MONITOR)

1.2 ส่วนประกอบของ PH RECORDER

ส่วนประกอบของ PH RECORDER นั้นมีส่วนสำคัญดังนี้

1.2.1 PH SENSOR เป็นส่วนที่ใช้ สำหรับตรวจสอบค่าคุณสมบัติของสารละลาย โดยจะมี 2 ส่วนคือ ตัวเครื่อง PH METER และ PH อิเล็กโทรด เป็นแบบซีลด์ ตัวเรือนเป็นนิกเกิล ใช้งานทั่วๆไป 0-14 PH ซึ่งระดับค่าของสารละลาย จะถูกเปลี่ยนเป็นสัญญาณอนาล็อก ประมาณ 0-2 มิลลิโวลท์ เมื่อเปรียบเทียบกับค่าของสารละลาย 0-14 PH

1.2.2 CALIBRATE AMP เป็นส่วนปรับความละเอียด และขยายสัญญาณอนาล็อก ประมาณ 10 เท่าจาก PH SENSOR ก็จะได้สัญญาณอนาล็อกที่ผ่าน CALIBRATE AMP มีขนาด 0-2 โวลท์ เพื่อที่จะป้อนให้กับ A/D (ANALOG TO DIGITAL CIRCUIT)

1.2.3 วงจร A/D เป็นส่วนเพื่อที่จะเปลี่ยนสัญญาณอนาล็อก ให้เป็นสัญญาณดิจิตอล 8 บิต ซึ่งจะให้ IC เบอร์ ADC 0804 ซึ่งมีโครงสร้างเป็น CMOS

1.2.4 P/S CONVERTER เป็นส่วนที่ทำการจัดรูปแบบข้อมูลให้เป็นข้อมูลแบบอนุกรมเพื่อทำการติดต่อกับคอมพิวเตอร์

1.2.5 SERIAL INTERFACE เป็นส่วนที่ทำการเชื่อมต่อกับคอมพิวเตอร์ ซึ่งคอมพิวเตอร์ จะมีพอร์ตสื่อสารอยู่ พอร์ตสื่อสารนี้มีชื่อเรียกอีกอย่างว่า คอม-พอร์ต (COM-PORT) ซึ่งพอร์ตสื่อสารนี้จะต้องเป็นไป ตามมาตรฐานการเชื่อมต่อแบบอนุกรม ที่เรียกว่า RS 232C

1.2.6 COMPUTER DISPLAY & RECORD เป็นส่วนที่ใช้ในการแสดงผลและบันทึกข้อมูลทางจอคอมพิวเตอร์

บทที่ 2


ดิจิตอล PH มิเตอร์ (DIGITAL PH METER)

2.1 คุณสมบัติเด่นของ PH METER

- 2.1.1 ย่านการวัดกว้าง และมีความเที่ยงตรงสูง
- 2.1.2 จอแสดงผลเป็น LCD (LIQUID CRYSTAL DISPLAY) สิ้นเปลืองพลังงานน้อย
- 2.1.3 อินพุทอิมพีแดนซ์สูง จึงไม่ทำให้การวัดเกิดความผิดพลาด
- 2.1.4 ใช้กับ PH อิเล็กโทรดได้ทุกชนิด
- 2.1.5 มีปุ่มปรับการชดเชยอุณหภูมิ
- 2.1.6 มีปุ่มปรับ slope และ CAL สะดวกในการปรับเทียบแบบจุดเดียวและ 2 จุด
- 2.1.7 มีเครื่องหมายเตือนแบตเตอรี่หมด
- 2.1.8 ขนาดเล็กกะทัดรัด น้ำหนักเบา ทำให้ใช้งานได้สะดวก

2.2 คุณสมบัติของ PH METER


| | |
|---------------------|---|
| จอแสดงผล | : 13 มม. (0.5") LCD, 3 1/2 หลัก |
| ย่านการวัด | : 0.00 ถึง 14.00 PH |
| ความละเอียด | : 0.01 PH |
| ความเที่ยงตรง | : $\pm(0.1 \text{ PH} + 1 \text{ หลัก})$ หลังจากปรับเทียบแล้ว |
| อินพุทอิมพีแดนซ์ | : 10^{12} โอห์ม |
| การชดเชยอุณหภูมิ | : แบบธรรมดา, 0 °C ถึง 100 °C |
| เวลาสุ่ม (Sampling) | : 0.5 วินาที |
| อุณหภูมิใช้งาน | : 0 °C ถึง 50 °C (32 °F ถึง 122 °F) |
| ความชื้นใช้งาน | : น้อยกว่า 80 % RH |
| VR ปรับเทียบ | : ปรับจากภายนอก PH 4 (ปรับ SLOPE), PH 7 (ปรับ CAL) |
| แหล่งจ่ายไฟ | : แบตเตอรี่ 006P DC 9V |



ความสัมพันธ์ระหว่างระดับสัญญาณ OUTPUT ของ PH METER กับค่าระดับ PH

| | |
|-------------------|--|
| สิ้นเปลืองพลังงาน | : ประมาณ 2.7 mA |
| ขนาด | : 170*70*25 มม. (6.7*2.8*1 นิ้ว) สูง*กว้าง*หนา |
| น้ำหนัก | : 200 กรัม (0.5 ปอนด์) |
| PH อิเล็กโทรด | : PH อิเล็กโทรดที่มีขั้วต่อเป็นแบบ BNC มี อิมพีแดนซ์มากกว่า 200 เมกะโอมท์ |

2.3 รายละเอียดด้านหน้าของเครื่อง



รูปที่ 2.1 แสดงส่วนประกอบของ PH METER

2.3.1 ขั้วเสียบอิเล็กโทรดแบบ BNC

2.3.2 ขั้วดาต้า บัส เอาท์พุท

2.3.3 จอแสดงผล

2.3.4 สวิตช์ ON/OFF

2.3.5 VR ปรับ PH4 (SLOPE)

เอกสารนี้เป็นเอกสารที่สงวนเวลาสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและ-5-อ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 2.3.6 ปุ่มปรับชุดเซย์อุณหภูมิต
- 2.3.7 VR ปรับ PH7 (CAL)
- 2.3.8 ช่องใส่แบตเตอรี่และฝาปิด

2.4 ขั้นตอนการปรับเทียบ

2.4.1 อุปกรณ์ที่ใช้ในการปรับเทียบ

- A. PH อีเล็กโตรด
- B. สารละลายทดสอบ PH 7.00 และ PH 4.00

2.4.2 การปรับเทียบแบบ 2 จุด

- A. ต่อสาย PH อีเล็กโตรดเข้ากับขั้วเสียบ BNC ของ PH มิเตอร์ แล้วจุ่มอีเล็กโตรดลงในสารละลาย PH 7
- B. เลื่อนสวิตช์ ON/OFF ไปที่ ON (รูปที่ 2.1, 2.3.4)
- C. ปรับ VR PH7 (CAL) (รูปที่ 2.1, 2.3.7) จนกระทั่งจอแสดงผลค่า 7.00
- D. ปรับปุ่มชุดเซย์อุณหภูมิตให้เท่ากับค่าอุณหภูมิตของสารละลาย PH4
- E. ล้างปลายอีเล็กโตรดด้วยน้ำกลั่น
- F. จุ่มอีเล็กโตรดลงในสารละลาย PH4 ปรับ VR PH4 (SLOPE) (รูปที่ 2.1, 2.3.5)
- G. ขณะนี้เครื่องและอีเล็กโตรดก็ได้ถูกปรับเทียบให้เข้ากันแล้ว สามารถนำไปใช้งานได้ทันที

2.4.3 การปรับเทียบแบบจุดเดียว

- A. ต่อสาย PH อีเล็กโตรดเข้ากับขั้วเสียบ BNC ของ PH มิเตอร์แล้วจุ่มอีเล็กโตรดลงในสารละลายมาตรฐาน (เช่น PH 7.00 เป็นต้น)
- B. เลื่อนสวิตช์ ON/OFF ไปที่ตำแหน่ง ON
- C. ปรับ VR PH7 (CAL) จนกระทั่งจอแสดงผลแสดงค่าเท่ากับค่าของสารละลายที่นำมาทดสอบ
- D. ขณะนี้เครื่องและอีเล็กโตรดก็ได้ถูกปรับเทียบให้เข้ากันแล้ว สามารถนำไปใช้งานได้ทันที
- E. โปรดจำไว้ว่า ต้องปรับปุ่มชุดเซย์อุณหภูมิตให้เท่ากับค่าอุณหภูมิตของสาร

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ที่จะนำมาทดสอบเสมออันนั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 วิธีการวัด

หลังจากเครื่องและอิเล็กทรอนิกส์ถูกรวบรวมเรียบร้อยแล้วก็จะใช้งานได้ที่ทันที

- A. ต่อสาย PH อิเล็กทรอนิกส์เข้ากับขั้วเสียบ BNC ของ PH มิเตอร์
- B. เลื่อนสวิตช์ ON/OFF ไปที่ตำแหน่ง ON
- C. ปรับปุ่มชดเชยอุณหภูมิ ไปยังค่าที่เท่ากับค่าอุณหภูมิของสารละลายที่จะทำการทดสอบ
- D. จุ่มอิเล็กทรอนิกส์ลงในสารละลายแล้วอ่านค่าที่วัดได้บนจอแสดงผล
- E. หลังจากวัดค่าเรียบร้อยแล้ว ให้ล้างอิเล็กทรอนิกส์ด้วยน้ำกลั่นทุกครั้ง

2.6 การเปลี่ยนแบตเตอรี่

- (1) เมื่อมีเครื่องหมาย "LO BAT" ปรากฏที่มุมซ้ายด้านบนของจอแสดงผล จำเป็นจะต้องมีการเปลี่ยนแบตเตอรี่ใหม่ แต่อย่างไรก็ตาม เครื่องยังสามารถใช้งานได้อีกหลายชั่วโมงก่อนที่จะเกิดการวัดผิดพลาด
- (2) เลื่อนฝาปิดแบตเตอรี่ออก (รูปที่ 2.1, 2.3.8) แล้วถอดแบตเตอรี่เก่าออก
- (3) ใส่แบตเตอรี่ 9 V ก้อนใหม่ แล้วปิดฝาให้เรียบร้อย

2.7 วิธีการแก้ปัญหาเบื้องต้น

ในกรณีที่เกิดข้อบกพร่องขึ้น จะต้องพิจารณาว่าเกิดข้อบกพร่องขึ้นในส่วนของเครื่องหรืออิเล็กทรอนิกส์ให้ทดลองเปลี่ยนอิเล็กทรอนิกส์อันใหม่แทนอันเก่า ถ้าเครื่องยังมีอาการเหมือนเดิม ให้ตรวจสอบทันที

A. เลื่อนสวิตช์ ON/OFF ไปที่ตำแหน่ง ON ปลดสาย PH อิเล็กทรอนิกส์ออกจากตัวเครื่อง เครื่องจะต้องแสดงอาการอินพุทเกินคือ แสดงค่า "1" ที่ด้านซ้ายมือของจอแสดงผลเพียงตัวเดียว

B. ชอร์ตขั้วอินพุทของเครื่องด้วยสายไฟ เครื่องจะแสดงค่า ที่แน่นอนอยู่ระหว่าง 6 ถึง 8 ปรับ VR PH7 (CAL) ให้เครื่องแสดงค่า 7.00 ที่จุดนี้ ปุ่มชดเชยอุณหภูมิ จะมีผลน้อยมาก


CALIBRATE AMP AND ANALOG TO DIGITAL CIRCUIT

3.1 หลักการทำงานของวงจร CALIBRATE AMP

สัญญาณจาก PH SENSOR จะนำมาเข้าวงจร Calibrate Amp เพื่อทำการปรับระดับของสัญญาณเพื่อให้ได้ระดับที่ต้องการ

วงจร Calibrate Amp ประกอบด้วยวงจร Buffer แบบละเอียดโดยใช้ TL 071 เพื่อจะได้ปรับค่า Voltage Drift ให้หมดไปจะได้สัญญาณที่ถูกต้องจากนั้นนำสัญญาณ มาเข้าวงจรขยายโดยใช้ TL 072 ซึ่งเป็นวงจรขยายแบบ NON - INVERTING ซึ่งจะทำการปรับ VR 100 กิโลโอห์ม เพื่อให้ได้ Gain = 10 เท่า แล้วจึงนำสัญญาณนั้นมาเข้าวงจร Buffer อีกครั้งหนึ่ง เพื่อขยายสัญญาณ ก่อนจะนำมาเข้าวงจร A/D เพื่อเปลี่ยนสัญญาณนี้ให้เป็นสัญญาณดิจิทัลต่อไป


3.2 วงจรแปลงอนาลอกเป็นดิจิทัล






IC₁ เบอร์ ADC 0804C01 เป็นแปลงสัญญาณอนาลอกเป็นดิจิตอลแบบประมาณค่าอย่างต่อเนื่อง (SUCCESSIVE APPROXIMATION A/D) ซึ่งมีโครงสร้างเป็น CMOS ขนาด 8 บิต ไอซีเบอร์นี้จะมีวงจรกำเนิดสัญญาณนาฬิกาอยู่ภายในโดยใช้ C₇ และ R₁₁ เป็นตัวกำหนดคาบเวลา ความถี่ของวงจรผลิตความถี่ในวงจรนี้ออกแบบให้ผลิตความถี่ 600 กิโลเฮิร์ตซ์ โดยมีแรงดันที่ขา REF (ขา 9) เป็นตัวกำหนดแรงดันเต็มสเกลของ A/D ซึ่งจะต้องรักษาระดับแรงดันอ้างอิงที่ขา_{นี้}ไว้ที่ครึ่งหนึ่งของแรงดันเต็มสเกล ที่ต้องการเช่น รักษาแรงดันอ้างอิงไว้ที่ 2 โวลต์ โดยการใช้นิเนอร์ไดโอด จะได้แรงดันอินพุตเต็มที่เท่ากับ 4 โวลต์ (เอาท์พุทเป็น FF₈ หรือ 11111111₈)

การแปลงสัญญาณแบบประมาณค่าอย่างต่อเนื่องนั้นมีการทำงานดังวงจรในรูปที่ 3.2 เป็นแผนผังวงจรการทำงานช่อง A/D



รูปที่ 3.2 แผนผังการทำงานของการแปลงสัญญาณอนาลอกเป็นดิจิตอลแบบประมาณค่าอย่างต่อเนื่อง

เริ่มต้นให้สัญญาณที่ขา STRT เป็นลอจิก "0" เข้ารีจิสเตอร์เก็บค่าประมาณอย่างต่อเนื่อง (SUCCESSIVE APPROXIMATION REGISTER ย่อว่า SAR) จะให้ขาเอาต์พุต D_7 (MSB) เป็น "1" นอกนั้นเป็น "0" หมด ดังนั้นภาคแปลงสัญญาณดิจิตอลเป็นอนาล็อก (D/A) ก็จะแปลงสัญญาณดิจิตอลที่ได้ ไปเปรียบเทียบกับแรงดันอินพุตที่ส่งเข้ามา (D_7 จะให้แรงดันครึ่งหนึ่งของแรงดันเต็มสเกลของ D/A เมื่อแปลงเป็นสัญญาณอนาล็อก) ถ้าแรงดันจาก D/A สูงกว่าแรงดันอินพุต SAR จะเปลี่ยน D_7 ให้เป็น "0" แต่ถ้าเอาต์พุตจาก D/A ต่ำกว่าแรงดันอินพุต SAR ก็จะทำให้ D_7 เป็น "1" ต่อไป




รูปที่ 3.3 แผนผังเวลาของ SAR


ต่อมาก็จะให้บิตถัดไป (D_0) เป็น "1" แล้วแปลงสัญญาณดิจิทัลที่ได้เป็นสัญญาณอนาล็อกไปเปรียบเทียบกับอินพุตอีกว่า สูงกว่าแรงดันอินพุตหรือเปล่า ถ้าสูงกว่าก็ให้ D_0 เป็น "0" ถ้าต่ำกว่าก็ให้เป็น "1" ขบวนการทำงานจะซ้ำไปอย่างนี้จนกระทั่งครบ 8 บิต เมื่อได้ข้อมูลครบทั้ง 8 บิตแล้ว SAR ก็จะทำให้ขา DR เป็น "0" เพื่อแสดงผลของข้อมูลออกมาจากเอาต์พุตตรีจิสเตอร์เป็นสัญญาณดิจิทัล 8 บิต ทางขา Q จาก Q_0-Q_7 ดังรูปที่ 3.3 เป็นแผนผังเวลาของ A/D เมื่อแรงดันอนาล็อกอินพุตมีค่า 6.4 โวลต์ และแรงดันอ้างอิงเป็น 10 โวลต์ ซึ่งจากรูปนี้ เราจะเห็นข้อดีของการแปลงสัญญาณแบบประมาณค่าอย่างต่อเนื่อง คือมีความเร็วในการแปลงสัญญาณ เพราะสัญญาณนาฬิกาไม่เกิน 8 ลูกก็จะแปลงสัญญาณเสร็จเรียบร้อยแล้ว

ในการจัดรูปแบบของสัญญาณ ในการส่งข้อมูลจำเป็นที่จะต้องแปลงข้อมูลให้อยู่ในระบบดิจิทัล โดยใช้วงจร A/D

Typical Applications



8080 Interface



| ERROR SPECIFICATION (INCLUDES FULL-SCALE, ZERO ERROR, AND NON-LINEARITY) | | | |
|--|---------------------|--|--|
| PART NUMBER | FULL-SCALE ADJUSTED | $V_{REF/2} = 2.500$ VDC (NO ADJUSTMENTS) | $V_{REF/2} =$ NO CONNECTION (NO ADJUSTMENTS) |
| ADC0801 | $\pm 1/4$ LSB | $\pm 1/2$ LSB | |
| ADC0802 | | | |
| ADC0803 | $\pm 1/2$ LSB | ± 1 LSB | |
| ADC0804 | | | |
| ADC1805 | | | ± 1 LSB |

TRI-STATE® is a registered trademark of National Semiconductor Corp.

รูปที่ 3.4 การต่อ ADC 0804 เข้ากับระบบ MICROPROCESSOR


เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของกรมส่งเสริมการค้าระหว่างประเทศ กระทรวงพาณิชย์ มีอยู่เพียงฉบับเดียวในระบบงานด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและ-11-อ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการทดลองนี้เราเลือกใช้ IC เบอร์ ADC 0804 เป็น IC A/D แบบ SUCCESSIVE APPROXIMATION ขนาด 8 บิตที่มี CONVERSION TIME = 100 μ S ต้องการแหล่งจ่ายไฟ + 5 V การปรับช่วงกว้างของแรงดันอินพุตที่ป้อนให้ A/D ถูกกำหนด โดยขา VREF/2 และความถี่สัญญาณคล็อก ที่ป้อนให้ A/D ถูกกำหนด โดยขา 19 และขา 4 ซึ่งเป็น CLKR และ CLKIN เนื่องจาก IC เบอร์นี้มี TRI-STATE OUTPUT LATCH ในตัว ดังนั้น จึงไม่จำเป็นต้องต่อ BUFFER การต่อ แสดงดังรูปที่ 3.4

3.3 การคำนวณ ความถี่คล็อกของ A/D

ความถี่คำนวณได้จากสูตร $f_{clk} = 1/1.1 RC$



รูปที่ 3.2 การคำนวณความถี่คล็อกของ A/D


3.4 การปรับ SPAN

ค่า V_{REF} จะเป็นค่าที่กำหนดช่วงกว้างแรงดันอินพุต ดังแสดงในตารางที่ 3.1

| $V_{REF/2}$ (V) | SPAN (V) |
|--------------------|-------------|
| 1 | 2 |
| 1.5 | 3 |
| 2 | 4 |
| 2.5 | 5 |

ตารางที่ 3.1 แสดงการปรับช่วงกว้างของแรงดันอินพุต โดยการปรับ $V_{REF/2}$ ค่าต่างๆ

ส่วนค่า $V_{in} (-)$ จะเป็นค่าที่กำหนดแรงดันอินพุตต่ำสุดจากรูที่ 3.3 แสดงการปรับ $V_{REF/2} = 1.5 V$ และ $V_{in} (-)$ เท่ากับ $0.5 V$ จะได้ $SPAN = 3 V$ ดังนั้นจะได้แรงดันอินพุตอยู่ในช่วง $0.5 V$ ถึง $3.5 V$



a) Analog Input Signal Example

b) Accommodating an Analog Input from 0.5V (Digital Out = 00HEX) to 3.5V (Digital Out = FFHEX)

รูปที่ 3 ตัวอย่างการปรับ SPAN ของ A/D (เมื่อใช้ $V_{REF/2} = 1.5 \text{ V}$) และ $V_{IN}(\text{MIN}) = 0.5 \text{ V}$)

3.5 การ START A/D

ทำได้โดยให้ขา CS และ WR เป็น " LOW "

3.6 การกระตุ้นให้ A/D ปล่องข้อมูลออกมา

ทำได้โดยให้ขา CS และ RD เป็น " LOW " เนื่องจาก A/D ต้องการเวลาถึง 100 US ในการ CONVERT, เมื่อกระทำเสร็จแล้วก็จะมีสัญญาณออกมาที่ขา INT เป็น " LOW ", A/D บางเบอร์เรียกขานว่า EOC (END OF CONVERSION)

บทที่ 4

พอร์ตสื่อสารอนุกรม

พอร์ตสื่อสาร เป็นส่วนสำคัญส่วนหนึ่งที่มีอยู่บนไมโครคอมพิวเตอร์ 16 บิต พอร์ตสื่อสารนี้ มีชื่อเรียกอีกอย่างหนึ่งว่า คอม-พอร์ต (com port) ผู้ออกแบบพอร์ตสื่อสารต้องการให้เป็นไปตามมาตรฐานการเชื่อมต่อแบบอนุกรมที่เรียกว่า RS232C พอร์ตนี้เป็นทางออกของข้อมูลที่ใช้สามารถส่งหรือรับกับระบบอื่นได้ พอร์ตสื่อสารจึงเป็นพอร์ตที่จำเป็นและผู้จัดซื้อไมโครคอมพิวเตอร์มักจะกำหนดอยู่ในสเปกด้วยเสมอ

พอร์ตสื่อสาร RS232C บนเครื่องไมโครคอมพิวเตอร์ 16 บิตมีโครงสร้างที่สามารถโปรแกรมด้วยการส่งรหัสคำสั่งให้กับชิปหลักได้ อย่างไรก็ตามผู้ออกแบบได้ให้ทางเลือกในการสื่อสารด้วยกระแสวนรอบ (current loop) หรือแบบแรงดันคือ RS232C โดยใช้จัมเปอร์เพื่อเลือกระบบ สำหรับตัว RS232C นี้เป็นมาตรฐานแบบอะซิงโครนัสที่โปรแกรมสตาร์ทบิต สตอปบิตและพาริตีบิต อัตราการส่งก็สามารถกำหนดได้ตั้งแต่ 50 บอดถึง 9600 บอด ลักษณะพิเศษของวงจรถือสามารถส่งสัญญาณมาอินเทอร์พรีตที่พื้ตามเงื่อนไขได้ และยังมีโครงสร้างฮาร์ดแวร์ป้อนกลับเพื่อใช้ในการตรวจสอบระบบว่าทำงานปกติดีหรือไม่ได้อีกด้วย วงจรพอร์ตสื่อสารของไมโครคอมพิวเตอร์ 16 บิตนี้ใช้ไอซีหมายเลข 8250 เป็นตัวสำคัญของระบบ 8250 เป็นไอซีขนาด 40 ขา มีขีดความสามารถพิเศษดังนี้

- มีบัฟเฟอร์ในตัวเพื่อทำให้ไม่จำเป็นต้องชิงโครนัสการรับส่ง
- ใช้สัญญาณนาฬิกาอิสระต่างหากไม่ขึ้นกับสัญญาณนาฬิกาของระบบ
- มีสัญญาณตอบโต้ควบคุมโมเด็มทั้ง CTS (clear to send), RTS

(request to send), DSR (data set read), DTR (data terminal ready), RC (ring indicator) และสัญญาณดีเทค ตัวพาหะ (carrier detect)

ตรวจสอบสตาร์ทบิตที่ผิดพลาด

ตรวจสอบและสร้างสัญญาณสายขาด (line break) เพื่อใช้ในการตรวจสอบการทำงาน of ระบบ


ชิป 8250 มีโครงสร้างการทำงานคล้ายกับ 8251 ที่นักฮาร์ดแวร์ทั่วไปรู้จักดี การทำงานของ 8250 ต้องได้รับการโปรแกรมก่อน หลังจากนั้นจะทำงานตามรูปแบบที่ได้โปรแกรมไว้จนกว่าจะมีการโปรแกรมค่าใหม่ อย่างไรก็ตาม 8250 มีขีดความสามารถในการทำงานได้สูงกว่า 8251 หลายอย่าง และด้วยเหตุนี้เอง 8250 จึงเป็นชิปประจำที่ใช้กับเครื่องไมโครคอมพิวเตอร์ 16 บิต

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับใช้ในการเรียนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและ 15 อาจอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1 โครงสร้างของพอร์ตสื่อสาร

พอร์ตสื่อสารของเครื่องไมโครคอมพิวเตอร์ 16 บิต ที่จะกล่าวถึงนี้เป็นระบบมาตรฐานตามแบบเครื่องไอบีเอ็มพีซีเอ็กซ์ที โครงสร้างบล็อกไดอะแกรมแสดงดังรูปที่ 4.1



รูปที่ 4.1 โครงสร้างพอร์ตสื่อสารข้อมูลที่ใช้ 8250

พิจารณาได้ว่า 8250 เป็นตัวรับข้อมูลจากบัสของระบบ ซึ่งก็คือสลอตขนาด 31 x 2 (62) ขาของระบบนั่นเอง ซึ่งยึดติดต่อกับ 8250 ในลักษณะพอร์ตที่เป็นอินพุตเอาต์พุต การจัดพอร์ตนี้กำหนดหมายเลขพอร์ตอย่างเจาะจง ระบบไมโครคอมพิวเตอร์ 16 บิต มีพอร์ตสื่อสารสองพอร์ตคือ คอม 1 (COM₁) และคอม 2 (COM₂) ทั้ง COM₁ และ COM₂ มีหมายเลขอินพุตเอาต์พุตพอร์ต ดังตารางที่ 4.1

ตารางที่ 4.1 หมายเลขอินพุตเอาต์พุตพอร์ตของ COM₁ และ COM₂

| อินพุตเอาต์พุตพอร์ต | | เลือกรีจิสเตอร์ | สถานะ DLAB |
|---------------------|-------------|------------------------|------------------|
| พอร์ต COM 1 | พอร์ต COM 2 | | |
| 3F8 | 2F8 | บัพเฟอร์ IX | DLAB = 0 (เขียน) |
| 3F8 | 2F8 | บัพเฟอร์ RX | DLAB = 0 (อ่าน) |
| 3F8 | 2F8 | แลตซ์ตัวหาร (LSB) | DLAB = 1 |
| 3F9 | 2F9 | แลตซ์ตัวหาร (MSB) | DLAB = 1 |
| 3F9 | 2F9 | อีน่าเบิลอินเตอร์รัพต์ | |
| 3FA | 2FA | กำหนดอินเตอร์รัพต์ | |
| 3FB | 2FB | ควบคุมสายสื่อสาร | |
| 3FC | 2FC | ควบคุมโมเด็ม | |
| 3FD | 2FD | แสดงสถานะสายสื่อสาร | |
| 3FE | 2FE | แสดงสถานะโมเด็ม | |

ตารางที่ 4.2 การกำหนดแอดเดรสสำหรับหมายเลขพอร์ตต่างๆ

| แอดเดรส 3F8-3FE และ 2F8-2FE | | | | | | | | | | DLAB | รีจิสเตอร์ |
|-----------------------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|------|--|
| A ₉ | A ₈ | A ₇ | A ₆ | A ₅ | A ₄ | A ₃ | A ₂ | A ₁ | A ₀ | | |
| 1 | 1/0 | 1 | 1 | 1 | 1 | 1 | X | X | X | | |
| | | | | | | | 0 | 0 | 0 | 0 | บัพเฟอร์สำหรับตัวรับข้อมูล (อ่าน) ไส้ลiding สำหรับตัวส่งข้อมูล (เขียน) |
| | | | | | | | 0 | 0 | 1 | 0 | อีนาเบิลอินเตอร์รัพต์ |
| | | | | | | | 0 | 1 | 0 | X | กำหนดอินเตอร์รัพต์ |
| | | | | | | | 0 | 1 | 1 | X | ควบคุมสายสื่อสาร |
| | | | | | | | 1 | 0 | 0 | X | ควบคุมโมเด็ม |
| | | | | | | | 1 | 0 | 1 | X | แสดงสถานะสายสื่อสาร |
| | | | | | | | 1 | 1 | 0 | X | แสดงสถานะโมเด็ม |
| | | | | | | | 1 | 1 | 1 | X | ไม่ใช้ |
| | | | | | | | 0 | 0 | 0 | 1 | แลตซ์ตัวหาร (LSB) |
| | | | | | | | 0 | 0 | 1 | 1 | แลตซ์ตัวหาร (MSB) |


การเลือกหมายเลขอินพุตเอาต์พุตพอร์ตแยกเป็นสองกลุ่ม กลุ่มหนึ่งคือ COM₁ จะกำหนดหมายเลขพอร์ตจาก 3F8 ถึง 3FE อีกกลุ่มหนึ่ง ถ้ากำหนดหมายเลขพอร์ตเป็น 2F8-2FE ในการเลือกหมายเลขรีจิสเตอร์ภายในกำหนดด้วยแอดเดรส 3 บิต คือ A₀, A₁ และ A₂ สำหรับการเลือก COM₁ และ COM₂ เราใช้แอดเดรส A₀ เป็นตัวเลือกการเลือกนี้ กำหนดเป็นตารางได้ดังตารางที่ 4.2

4.2 การอินเตอร์รัพต์

จากที่เคยกล่าวถึงโครงสร้างการควบคุมอินเตอร์รัพต์ของชิป 8259 มาแล้ว 8259 ได้จัดลำดับการอินเตอร์รัพต์ไว้ 8 ระดับสัญญาณรับอินเตอร์รัพต์ที่เข้าทางชิป 8259 มี 8 เส้น คือ IRQ_0-IRQ_7 สำหรับกรณีของระบบสื่อสารอนุกรมได้ กำหนดสัญญาณการอินเตอร์รัพต์ไว้แล้วคือให้ IRQ_n เป็นสัญญาณอินเตอร์รัพต์ของระบบ COM_1 และ COM_2 เป็นของ COM_2 ในการที่จะส่งสัญญาณอินเตอร์รัพต์ต้องให้บิต 3 ของรีจิสเตอร์ควบคุมโมเดมได้รับการเซตค่าเป็น "1" ก่อนจากนั้นข้อมูลอินเตอร์รัพต์ที่อยู่ในรีจิสเตอร์อินทิเลอเจนต์จะเป็นตัวส่งการอินเตอร์รัพต์

4.3 รูปแบบข้อมูลที่รับหรือส่ง

การสื่อสารข้อมูลของระบบนี้เป็นการสื่อสารแบบอะซิงโครนัส รูปแบบของข้อมูลจะมีสตาร์ทบิต บิตตรวจสอบพาริตี และสต็อบบิต โครงสร้างของข้อมูลแต่ละเฟรมเป็นดังรูปที่ 4.2




รูปที่ 4.2 รูปแบบข้อมูล 1 เฟรม

ข้อมูลบิตแรกของการส่งเป็นสตาร์ทบิต ระบบจะส่งสตาร์ทบิตก่อนหลังจากนั้นจะตามด้วยข้อมูลและแทรกด้วยบิต ตรวจสอบพาริตีตามด้วยสต็อบบิต ขนาดของข้อมูลมีค่าได้ตั้งแต่ 5-8บิต แต่ทว่า ไปใช้ 8 บิต สต็อบบิตมีได้ 1, 1.5 หรือ 2 บิต ค่าเหล่านี้สามารถกำหนดลงไปนรีจิสเตอร์ควบคุมสายสื่อสาร

4.4 ชิพ 8250

8250 เป็นไอซีขนาด 40 ขามีการทำงานเพื่อควบคุมสิ่งต่างๆ ที่เกี่ยวกับการสื่อสารแบบอนุกรมได้หมด โครงสร้างทางฮาร์ดแวร์ของอะแดปเตอร์การ์ดนี้จึงไม่ยุ่งยากมากนัก การจัดวางขาของไอซี 8250 มีรายละเอียดดังรูปที่ 4.3



รูปที่ 4.3 การจัดวางขาของไอซี 8250

ขาสัญญาณอินพุต ชิพ CS_0 , CS_1 , CS_2 (chip select) คือ ขา 12, ขา 13, และขา 14 ตามลำดับ เป็นสัญญาณเลือกชิพ โดยที่เมื่อต้องการเลือกชิพจะให้ CS_0 , CS_1 เป็น "1" และ CS_2 เป็น "0" สัญญาณเลือกชิพนี้จะได้รับการเลือกแลตซ์ไว้ในขณะที่สัญญาณ \overline{ADS} มีค่าเป็น "0" การเลือกชิพนี้จะมีไว้เพื่อให้ชิพยูติดต่อกับ 8250

ขาสโตรบข้อมูลอินพุต (data input strobe) คือ DISTR (ขา 22) \overline{DISTR} (ขา 21) เมื่อสัญญาณที่ DISTR เป็น "1" และ \overline{DISTR} เป็น "0" ในขณะที่มีการเลือกชิพเป็นขณะที่ชิพยูจะอ้างข้อมูลจากรีจิสเตอร์ภายใน ที่ได้รับการกำหนดไว้แล้วมายังชิพยู สัญญาณนี้จึงเป็นสัญญาณอ่านข้อมูลหรือ read นั้นเอง

ขาสโตรบข้อมูลเอาต์พุต คือ DOSTR (ขา 19) \overline{DOSTR} (ขา 18) เป็นสัญญาณที่แอกทีฟขึ้นเพื่อให้ชิพยูเขียนข้อมูลลงมายังรีจิสเตอร์ของ 8250

ขาสโตรบแอดเดรส คือ \overline{ADS} (ขา 25) เมื่อมีค่าเป็น "0" จะแอกทีฟเพื่อแลตซ์ค่า A_0 - A_1 เลือกรีจิสเตอร์ภายใน การเลือกรีจิสเตอร์จะทำขณะที่การเลือกชิพแอกทีฟอยู่

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้วยการค้า
 ขาเลือกรีจิสเตอร์ คือ A_0 (ขา 26), A_1 (ขา 27), A_2 (ขา 28)
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตามลำดับเป็นตัวกำหนดแอดเดรสของรีจิสเตอร์ภายใน เพื่อให้ซีพียูทำการติดต่อกับ 8250 ตามค่ารีจิสเตอร์ที่กำหนด เพื่อการเขียนหรืออ่าน อย่างไรก็ตามการทำงานของ A_0-A_2 นี้ก็ขึ้นกับสัญญาณเลือกตัวหาร LAB-divisor latch access bit ซึ่งกำหนดค่ารีจิสเตอร์ได้ดังตารางที่ 4.3

ตารางที่ 4.3 การกำหนดค่ารีจิสเตอร์

| DLAB | A | A | A | รีจิสเตอร์ |
|------|---|---|---|-----------------------------------|
| 0 | 0 | 0 | 0 | บัพเฟอร์สำหรับตัวรับข้อมูล (อ่าน) |
| 0 | 0 | 0 | 1 | โวลติจสำหรับตัวส่งข้อมูล (เขียน) |
| 0 | 0 | 0 | 1 | อีน่าเบิลอินเตอร์รัพต์ |
| X | 0 | 1 | 0 | กำหนดอินเตอร์รัพต์ |
| X | 0 | 1 | 1 | ควบคุมสายสื่อสาร |
| X | 1 | 0 | 0 | ควบคุมโมเด็ม |
| X | 1 | 0 | 1 | แสดงสถานะสายสื่อสาร |
| X | 1 | 1 | 0 | แสดงสถานะโมเด็ม |
| X | 1 | 1 | 1 | ไม่ใช้ |
| 1 | 0 | 0 | 0 | แลตซ์ตัวหาร (LSB) |
| 1 | 0 | 0 | 1 | แลตซ์ตัวหาร (MSB) |

ขารีเซต (master reset) คือ MR (ขา 35) เมื่อมีค่าเป็น "1" จะรีเซตการทำงานของชิป 8250 โดยทำให้ค่าต่างๆ ในรีจิสเตอร์ถูกเคลียร์หมด (ยกเว้นบัพเฟอร์ของตัวรับตัวส่งและตัวหาร) ขณะทำการรีเซตจะมีผลต่อสัญญาณเอาต์พุตด้วย ผลของการรีเซตแสดงไว้ในตารางที่ 4.3

ขาสัญญาณนาฬิกาตัวรับ (receiver clock) คือ RCLK (ขา 9) เป็นขาที่ตัวรับสัญญาณนาฬิกาเพื่อกำหนดอัตราบอด สัญญาณนาฬิกาจะมีค่าเป็น 16 เท่าของที่นำมาใช้

ขาอินพุตข้อมูลอนุกรม (serial input) คือ SIN (ขา 10) เป็นขารับข้อมูลอนุกรมจากสายส่งในการเชื่อมโยงการติดต่อสื่อสาร

ขาเคลียร์ทุเซนด (clear to send) คือ \overline{CTS} (ขา 36) เป็นสัญญาณที่ใช้ในการติดต่อกับโมเดม เงื่อนไขของสัญญาณนี้สามารถเก็บไว้ภายในชิป 8250 ที่จะให้ซีพียูอ่านไปตรวจสอบได้โดยเก็บไว้ที่บิต 4 ของรีจิสเตอร์ แสดงสถานะโมเดมส่วนบิตของรีจิสเตอร์แสดงสถานะจะเป็นตัวบอกว่า CTS ได้เปลี่ยนสถานะไปหลังจากการอ่านครั้งก่อนแล้วหรือไม่

ขาดาดาเซตรีดี (data set ready) คือ \overline{DSR} (ขา 37) เมื่อเป็น "0" จะแสดงว่าโมเดม หรือข้อมูลได้รับการเซตเตรียมพร้อมแล้ว สำหรับการเชื่อมต่อกับสายสื่อสาร และส่งข้อมูลระหว่าง 8250 กับโมเดมสัญญาณ DSR เป็นสัญญาณอินพุตของ 8250 ที่ซีพียูสามารถอ่านไปดูได้ทางบิตที่ 5 ของรีจิสเตอร์แสดงสถานะ ส่วนบิต 1 ของรีจิสเตอร์แสดงสถานะ เป็นตัวบอกว่า สัญญาณ DSR ได้เปลี่ยนสถานะไปหลังจากที่อ่านครั้งก่อนแล้วหรือไม่

หมายเหตุ ทั้ง \overline{CTS} และ \overline{DSR} เมื่อมีการเปลี่ยนสถานะและถ้าได้รับการอินทิเนอรัลที่ modem status interrupt จะส่งผลในการสร้างสัญญาณอินเตอร์รัพต์

ขาตรวจสอบสายสื่อสาร (received line signal detect) คือ \overline{RLSD} (ขา 38) ถ้าเป็น "0" หมายถึงแอกทีฟ คือ 8250 รับสัญญาณตรวจสอบสัญญาณพาหะจากโมเดม ว่าโมเดมตรวจสอบได้แล้ว หรือข้อมูลได้รับการเซตแล้ว ซีพียูสามารถตรวจสอบสัญญาณนี้ทางบิต 7 ของรีจิสเตอร์แสดงสถานะ ส่วนบิต 3 จะเป็นบิตที่แสดงสถานะว่าสัญญาณนี้ได้รับการเปลี่ยนแปลงหลังจากอ่านไปแล้วหรือยัง

ขาแสดงวงจรรีเยก (ring indicator) คือ RI (ขา 39) สัญญาณนี้แอกทีฟด้วยลอจิก "0" เป็นสัญญาณที่ส่งมาจากโมเดมโมเดมตรวจสอบสัญญาณการรีเยก (ringing) สัญญาณนี้ตรวจสอบได้ทางบิต 6 และดูสถานะการเปลี่ยนหลังจากอ่านแล้วจากบิต 2

ขาไฟเลี้ยงคือ V_{cc} (ขา 40), V_{ss} (ขา 20) เป็นสัญญาณจากแหล่งจ่ายไฟเลี้ยง 5 โวลต์และกราวนด์

ขารีเคเวสต์ทุเซน (request to sent) คือ \overline{RTS} (ขา 32) เริ่มขานี้มีลอจิกเป็น "0" หมายความว่า 8250 พร้อมที่จะส่งข้อมูลแล้ว สัญญาณขานี้จะได้รับการเซตให้แอกทีฟ

ด้วยการโปรแกรมค่าลงไปในรีจิสเตอร์ควบคุมที่บิต 1

ขาเอาต์พุต 1 คือ OUT1(ขา 34) เป็นขาที่ผู้ใช้สามารถโปรแกรมให้แอกทีฟเป็น "0" ด้วยการโปรแกรมลงไปบิต 2 ของรีจิสเตอร์ควบคุมโมเดม

ขาเอาต์พุต 2 คือ OUT2(ขา 31) เป็นขาที่ผู้ใช้สามารถโปรแกรมให้แอกทีฟเป็น "0" ด้วยการโปรแกรมค่าลงในรีจิสเตอร์ควบคุมโมเดมทางบิต 3

ขาเลือกชิปเอาต์(chip select out)คือ CSOUT (ขา 24)เมื่อมีค่าเป็น "1" จะบอกว่าชิปนี้ได้รับการเลือกชิปโดยซีพียูทางขา CS₀, CS₁ และ CS₂

ขาไดรฟ์เวอร์ดีส์เอเบิล (driver disable) คือ DDIS (ขา 23)เป็นลอจิก"0"เมื่อซีพียูกำลังอ่านข้อมูลจาก 8250 สัญญาณ DDIS เป็น "1" มีไว้สำหรับการดีส์เอเบิลการรับส่งภายนอก ในกรณีที่ใช้ 8250 กับซีพียูผ่านทางบิต D₀-D₇ เพื่อบอกเวลาที่ซีพียูเป็น 8250 ติดต่อกันอย่างไร

ขาสัญญาณกำหนดบอด คือ BAUDOUT (ขา 15) เป็นสัญญาณนาฬิกาที่มีความถี่เป็น 16 เท่าของสัญญาณนาฬิกา แล้วหารด้วยค่าที่โปรแกรมกำหนดในตัวหาร

ขาอินเตอร์รัพต์ คือ INTRPT(ขา 30) เป็น "1"เป็นการส่งสัญญาณอินเตอร์รัพต์ออกไปจาก 8250

ขาข้อมูลเอาต์พุต คือ SOUT (ขา 11) เป็นขาที่ใช้ส่งข้อมูลอนุกรมออกไปยังสายสื่อสาร

ขาสัญญาณอินพุต/เอาต์พุตข้อมูล D₀-D₇ เป็นสัญญาณต่อเชื่อมกับบัสข้อมูลของระบบขาสัญญาณ X'TAL₁, X'TAL₂ คือ ขา 16, ขา 17 เป็นขาต่อกับคริสตัลเพื่อสร้างสัญญาณนาฬิกา

4.5 สถานะของ 8250 เมื่อเริ่มต้น

ก่อนการทำงาน หรือโปรแกรมเราควรจะทราบว่าสถานะต่างๆ ของ 8250 เป็นอย่างไร โดยเฉพาะอย่างยิ่งเมื่อเริ่มเปิดเครื่อง จะมีสัญญาณรีเซตซึ่งเป็นสัญญาณเดียวกับซีพียูมาทำการรีเซต 8250 ขณะนั้นจะมีสถานะเป็นอย่างไร เอาต์พุตของวงจรจะให้สัญญาณอะไร ตารางที่จะให้รายละเอียด 8250 ขณะเริ่มต้นมีดังตารางที่ 4.4

ตารางที่ 4.4 ค่าเริ่มต้นและเอาต์พุตของ 8250

| รีจิสเตอร์/สถานะ | การควบคุม | สถานะเมื่อรีเซ็ต |
|-------------------------------|-----------------------------|---|
| อินเตอร์รัพต์รีจิสเตอร์ภายใน | มาสเตอร์รีเซ็ต | ทุกบิตเป็น "0" (0-3 ถูกกำหนด 4-7 จะเป็นถาวร) |
| รีจิสเตอร์กำหนดอินเตอร์รัพต์ | มาสเตอร์รีเซ็ต | บิต 0 เป็น "1" บิต 1-2 เป็น "0" บิต 3-7 เป็น "0" ถาวร |
| รีจิสเตอร์ควบคุมสายสื่อสาร | มาสเตอร์รีเซ็ต | ทุกบิตเป็น "0" |
| รีจิสเตอร์ควบคุมโมเด็ม | มาสเตอร์รีเซ็ต | ทุกบิตเป็น "0" |
| รีจิสเตอร์แสดงสถานะสายสื่อสาร | มาสเตอร์รีเซ็ต | ยกเว้นบิต 5 และ 6 เป็น "1" |
| รีจิสเตอร์แสดงสถานะโมเด็ม | มาสเตอร์รีเซ็ต | บิต 0-3 เป็น "0" บิต 4-7 เป็นสัญญาณอินพุต |
| SOUT | มาสเตอร์รีเซ็ต | เป็น "1" |
| INTRPT (RCVR Errors) | Read LSR/ มาสเตอร์รีเซ็ต | เป็น "0" |

ตารางที่ 4.4 (ต่อ) ค่าเริ่มต้นและเอาต์พุตของ 8250

| รีจิสเตอร์/สถานะ | การควบคุม | สถานะเมื่อรีเซ็ต |
|-----------------------------|---------------------------------------|------------------|
| INTRPT (RCVR Data Ready) | Read RBR/มาสเตอร์รีเซ็ต | เป็น "0" |
| INTRPT (RCVR Data Ready) | Read IIR/Write THR/ มาสเตอร์รีเซ็ต | เป็น "0" |
| INTRPT (เปลี่ยนสถานะโมเด็ม) | Read MSR/มาสเตอร์รีเซ็ต | เป็น "0" |
| OUT2 | มาสเตอร์รีเซ็ต | เป็น "1" |
| RTS | มาสเตอร์รีเซ็ต | เป็น "1" |
| DTR | มาสเตอร์รีเซ็ต | เป็น "1" |
| OUT1 | มาสเตอร์รีเซ็ต | เป็น "1" |

4.6 การต่อวงจรเข้ากับระบบ

บอร์ดอะแดปเตอร์สื่อสารนี้ มีโครงสร้างการเชื่อมต่อตามพอร์ต 3F8-3FE และ 2F8-2FE ดังนั้นจะใช้บิต A8 เป็นตัวเลือกบนบอร์ดจะมีจัมเปอร์ เพื่อจะบอกว่าเป็นพอร์ตสื่อสารแบบ COM₁ หรือ COM₂ การเลือกแอดเดรสใช้ 74LS30 ซึ่งเป็น NAND เกต แบบ 8 อินพุตมา เป็นตัวเลือก โดยมี U₁₅ ในรูปเป็นตัวเลือก A₁ ดังได้กล่าวแล้ว ส่วนของบัสข้อมูล D₀-D₇ จะผ่านบัฟเฟอร์ คือ 74LS245 ก่อนเข้าสู่ 8250 ส่วนสัญญาณควบคุมบน 8250 ทั้ง 10 มีดังนี้

ขามาสเตอร์รีเซ็ต MR จะต่อโดยตรงกับสัญญาณรีเซ็ตของระบบ

ขา \overline{ADS} , \overline{DISTR} , \overline{DOSTR} ต่อลงกราวด์ทั้งนี้เพราะแอดเดรสที่ต่อมาที่บิต 8250นี้เป็นสัญญาณแอดเดรสแล้วไม่ต้องสโตรบอีก

ขา \overline{DISTR} ต่อกับ \overline{IOR} ของระบบ โดยผ่านอินเวอร์เตอร์ 2 ตัว

ขา \overline{DOSTR} ต่อกับ \overline{IOW} ของระบบ


ขา \overline{CS}_2 มาจากการถอดรหัสให้เป็นพอร์ตของ COM_1 หรือ COM_2 ตามต้องการ
 ขา $XTAI_2$ ไม่ใช้ ส่วน $XTAL_1$ ต่อมาจากออสซิลเลเตอร์ 18.432 MHz ของ
 ระบบ

วงจรของบอร์ดอะแดปเตอร์สื่อสารเป็นดังรูปที่ 4.4

ส่วนของสัญญาณเอาต์พุตประกอบด้วยสัญญาณควบคุมโมเด็ม \overline{RLSD} , \overline{DSR} , \overline{CTS} ,
 \overline{RI} ต่อกันไปยังหัวต่อตามมาตรฐาน EIA RS232

ขา SIN , $SOUT$ ต่อกันไปขาเอาต์พุตเช่นกันแต่มีการปรับเป็นสัญญาณแรงดัน
 ตามมาตรฐาน EIA หรือเลือกส่งเป็นกระแสวนรอบก็ได้ การเลือกใช้จัมเปอร์ I_1-I_8
 เป็นตัวเลือกการแปลงกระแสเป็นแรงดันใช้อุปกรณ์เปลือยดังรูปที่ 4.4

การเลือกจัมเปอร์บนบอร์ดอะแดปเตอร์นั้นผู้ออกแบบบอร์ดทำให้ง่ายต่อการ
 ด้วยการให้ จัมเปอร์มา เพียงผู้ใช้เลือกทิศทางก็จะได้พอร์ต COM_1 หรือ COM_2 หรือถ้า
 เลือกจัมเปอร์ อีกตัวก็เลือกการส่งแบบกระแสหรือแรงดันได้ ลักษณะของหัวต่อจัมเปอร์
 แสดงดังรูปที่ 4.5




รูปที่ 4.5 การเลือกใส่จัมเปอร์เพื่อกำหนดวงจรตามต้องการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้จัดทำเอกสารได้ดำเนินการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและสิ่งอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขาต่างๆ ของหัวต่อ 25 ขา RS232C ที่ใช้กันนั้นมีการจัดเรียงสัญญาณตามมาตรฐานสากล หัวต่อของสายแต่ละขาแสดงได้ดังรูปที่ 4.6



| ความหมาย | หัวต่อ RS 232C | ขา |
|-------------------------------|----------------|----|
| NC | | 1 |
| Transmitted Data | ← | 2 |
| Received Data | | 3 |
| Requested to Send | ← | 4 |
| Clear to Send | | 5 |
| Data Set Ready | | 6 |
| Signal-Ground | | 7 |
| Received Line Signal Detector | | 8 |
| +Transmit Current Loop Data | ← | 9 |
| NC | | 10 |
| -Transmit Current Loop Data | ← | 11 |
| NC | | 12 |
| NC | | 13 |
| NC | | 14 |
| NC | | 15 |
| NC | | 16 |
| NC | | 17 |
| +Receive Current Loop Data | | 18 |
| NC | | 19 |
| Data Terminal Ready | ← | 20 |
| NC | | 21 |
| Ring Indicator | | 22 |
| NC | | 23 |
| NC | | 24 |
| -Receive Current Loop Return | ← | 25 |

อุปกรณ์ภายนอก

การต่อเชิงไดรฟ์อะแดปเตอร์

4.7 การใช้งานรีจิสเตอร์ต่างๆ บน 8250

เพียงจากการใช้งานบอร์ดอะแดปเตอร์สื่อสาร ที่จะต้องโปรแกรมค่าไมโครโค้ดเข้าไปใน 8250 ก่อนดังนั้นผู้ใช้งาน 8250 จำเป็นต้องเข้าใจว่ารีจิสเตอร์ของ 8250 มีความหมายอย่างไร อธิบายได้ดังนี้

รีจิสเตอร์ควบคุมสายสื่อสาร (line control register) ในการควบคุมรูปแบบของข้อมูลแบบอะซิงโครนัสนั้น ผู้โปรแกรมจะต้องกำหนดค่าลงในรีจิสเตอร์ควบคุมสายสื่อสารรีจิสเตอร์ตัวนี้มี 8 บิต โดยแต่ละบิตมีความหมายดังนี้



รูปที่ 4.7 ค่าของบิตในรีจิสเตอร์ควบคุมสายการสื่อสาร

บิต 0 และ 1 เป็นตัวกำหนดความยาวของข้อมูลในการรับส่ง โดยที่

| บิต 0 | บิต 1 | ความหมาย |
|-------|-------|-------------------------|
| 0 | 0 | หมายถึงข้อมูลขนาด 5 บิต |
| 0 | 1 | หมายถึงข้อมูลขนาด 6 บิต |
| 1 | 0 | หมายถึงข้อมูลขนาด 7 บิต |
| 1 | 1 | หมายถึงข้อมูลขนาด 8 บิต |

บิต 2 เป็นบิตที่ใช้ในการกำหนดจำนวนสต็อบบิต ถ้าเป็น "0" หมายถึงใช้สต็อบบิต 1 บิต แต่ถ้าบิต 2 เป็น "1" ในกรณีส่งแบบ 5 บิตจะมีความยาวของสต็อบบิตเป็น 1.5 บิต แต่ถ้าส่งแบบ 6, 7 หรือ 8 บิตความยาวของสต็อบบิตจะเป็น 2

บิต 3 บิตนี้เป็นบิตแสดงการอินาเบิ้ลให้มีการตรวจสอบพาริตี โดยถ้าบิตนี้มีค่าเป็น 1 จะมีการเพิ่มพาริตี

บิต 4 มีค่าเป็น "0" และบิต 3 มีค่าเป็น "1" จะมีการกำหนดเป็นพาริตีคู่ แต่ถ้าบิตนี้มีค่าเป็น "1" จะเป็นพาริตีคี่

บิต 5 เมื่อบิต 3 มีค่าเป็น "1" และบิต 5 มีค่าเป็น "1" และบิต 4 มีค่าเป็น "1" จะมีการแทรกหรือตรวจสอบพาริตี (stick parity) ด้วยเงื่อนไขกำหนดให้เป็น "0" และถ้าบิต 4 มีค่าเป็น "0" บิต 3 มีค่าเป็น "1" และบิต 5 มีค่าเป็น "1" จะมีการกำหนดบิตพาริตีเป็น "1"

บิต 6 เป็นบิตที่ควบคุมการเบรก เมื่อบิต 6 มีค่าเป็น "1" ส่วนของ SOUT จะได้รับการกำหนดให้เป็น "0" ตลอด


บิต 7 บิตนี้ทำหน้าที่เป็น DLAB บิตที่จะมีผลต่อการแลตซ์ตัวหารดังที่กล่าวมาแล้วจากตารางที่ 4.1 และตารางที่ 4.2

การโปรแกรมอัตราบอด (boud rate generator) อัตราบอดได้รับการกำหนดเทียบกับสัญญาณนาฬิกา 1.8432 MHz และสามารถโปรแกรมตัวหารได้ตั้งแต่ $1 - (2^{16} - 1)$ ค่าความถี่เอาต์พุตของตัวกำหนดอัตราบอด มีค่าเท่ากับ $16 \times$ อัตราบอด ดังนั้นตัวหาร = ความถี่สัญญาณนาฬิกา / (อัตราบอด $\times 16$) การกำหนดอัตราบอดด้วยการกำหนดตัวหารนี้ตัวหารจึงเป็นค่าที่กำหนดในรีจิสเตอร์ 2 ตัว ตัวหารนี้จะต้องถูกกำหนดค่าก่อนแล้วโปรแกรมลงมาในรีจิสเตอร์นี้การกำหนดต้องให้ $DLAB = 1$ แล้วให้ลดลงมาในรีจิสเตอร์ $3F_0$ ซึ่งเรียงกันเป็น LSB ของตัวหาร ส่วน $3F_0$ เมื่อ $DLAB = 1$ จะเป็นค่าของตัวหาร MSB ค่าของตัวหารเมื่อเทียบกับสัญญาณ 1.8432 MHz เป็นดังตารางที่ 4.5

ตารางที่ 4.5 ค่าตัวหารสำหรับการกำหนดอัตราขาด

| อัตราขาด | ตัวหาร | | ค่าผิดพลาด |
|----------|--------|----------|------------|
| | ฐานสิบ | ฐานสิบหก | |
| 50 | 2304 | 900 | - |
| 75 | 1536 | 600 | - |
| 110 | 1047 | 417 | 0.026 |
| 134.5 | 857 | 359 | 0.058 |
| 150 | 768 | 300 | - |
| 300 | 384 | 180 | - |
| 600 | 192 | 0C0 | - |
| 1200 | 96 | 060 | - |
| 1800 | 64 | 040 | - |
| 2000 | 58 | 03A | 0.69 |
| 2400 | 48 | 030 | - |
| 3600 | 32 | 020 | - |
| 4800 | 24 | 018 | - |
| 7200 | 16 | 010 | - |
| 9600 | 12 | 00C | - |

รีจิสเตอร์แสดงสถานะสายสื่อสาร (line status register) รีจิสเตอร์ตัวนี้เป็นรีจิสเตอร์ที่จะให้ข้อมูลแก่ซีพียูที่เกี่ยวกับการสื่อสารข้อมูลในสายสื่อสาร ค่าของบิตต่างๆ ในรีจิสเตอร์นี้เป็นดังนี้



รูปที่ 4.8 ค่าของบิตในรีจิสเตอร์แสดงสถานะสายสื่อสาร



รูปที่ 4.9 ค่าของบิตในรีจิสเตอร์กำหนดอินเตอร์รัพต์

บิต 0 บิตนี้เป็นบิตที่บอกสถานะการรับข้อมูล ถ้าบิตนี้เป็น "1" แสดงว่าการรับข้อมูลเข้ามาในบัฟเฟอร์ได้ครบทุกบิตแล้ว บิตนี้จะได้รับการรีเซตให้เป็น "0" เมื่อซีพียูได้อ่านข้อมูลในบัฟเฟอร์ไปแล้ว หรือจะให้ซีพียูเขียนข้อมูลกลับมายังรีจิสเตอร์นี้ก็ได้อีก

บิต 1 บิตนี้ถ้ามีค่าเป็น "1" แสดงว่าเกิด overrun error (OR) กล่าวคือขณะที่มีข้อมูลที่บัฟเฟอร์แต่ซีพียูยังไม่ได้อ่านไป ปรากฏว่ามีข้อมูลชุดใหม่มาเขียนทับบนบัฟเฟอร์นี้ บิตนี้จะรีเซตโดยซีพียู เมื่อซีพียูอ่านค่าจากรีจิสเตอร์นี้ไปแล้ว

บิต 2 บิตนี้ถ้ามีค่าเป็น "1" แสดงว่าเกิด parity error (PE) กล่าวคือ ถ้ามีการตรวจสอบบิตพาริตีแล้วไม่เป็นไปตามที่กำหนดไว้ บิตนี้จะได้รับการรีเซตโดยซีพียู เมื่อซีพียูอ่านค่าจากรีจิสเตอร์นี้ไปแล้ว

บิต 3 บิตนี้ถ้ามีค่าเป็น "1" แสดงว่าเฟรมของข้อมูลไม่เป็นไปตามที่กำหนด เช่นตรวจสอบจำนวนบิตโดยดูที่พาริตีและสตอปบิตไม่เป็นไปตามที่กำหนด

บิต 4 บิตนี้เรียกว่า break interrupt (BI) บิตนี้จะได้รับการเซตให้มีค่าเป็น "1" ถ้าหากว่ารับข้อมูลอินพุตเป็น "0" เป็นเวลายาวนานกว่าเวลาดของการสื่อสาร

บิต 5 บิตนี้เป็นบิตที่บอกว่า 8250 พร้อมทั้งจะรับข้อมูลจากสายสื่อสาร บิตนี้จะได้รับการเซตให้มีค่าเป็น "1" บิตนี้ยังคงสร้างสัญญาณอินเทอร์รัพต์ เพื่อส่งไปบอกซีพียูด้วย บิตนี้จะมีสถานะเซตเมื่อมีการส่งถ่ายข้อมูลจากโฮลด์รีจิสเตอร์ไป ยังซีพียูรีจิสเตอร์เพื่อพร้อมที่จะส่ง

บิต 6 เป็นบิตที่จะบอกว่าซีพียูรีจิสเตอร์ว่างเปล่า บิตนี้จะได้รับการเซต ให้มีค่าเป็น "1" เพื่อบอกว่าพร้อมส่งแล้ว

บิต 7 จะเป็น "0" ตลอด

รีจิสเตอร์กำหนดอินเทอร์รัพต์ (IIR-interrupt identification register) ไอซี 8250 มีขีดความสามารถในการส่งอินเทอร์รัพต์ภายในซีพียูเพื่อให้การทำงานระหว่าง 8250 กับซีพียูเป็นไปอย่างมีประสิทธิภาพสูง และเพื่อให้ผู้เขียนซอฟต์แวร์สามารถเขียนซอฟต์แวร์ได้ง่ายและสั้นลงได้มาก 8250 กำหนดความสำคัญของอินเทอร์รัพต์ไว้ 4 ระดับคือ ระดับแรกสถานะ การรับข้อมูลจากสายสื่อสาร ระดับที่สอง - การพร้อมรับข้อมูล ระดับที่สาม - ขณะรีจิสเตอร์โฮลด์สำหรับส่งข่าว ระดับที่สี่ - สัญญาณสถานะโมเด็ม


ในขณะที่มีความต้องการอินเทอร์รัพต์หลายระดับพร้อมกัน 8250 จะให้ระดับที่มีความสำคัญน้อยกว่ารอไว้ก่อน โดยเก็บสถานะการอินเทอร์รัพต์นี้ไว้ในรีจิสเตอร์ กำหนดอินเทอร์รัพต์ความหมายของรีจิสเตอร์นี้มีดังนี้

บิต 0 เป็นบิตที่ใช้แสดงว่ามีอินเทอร์รัพต์เกิดขึ้นหรือไม่ ซึ่งสามารถให้ซีพียูตรวจสอบดูด้วยวิธีการ polling ได้ ถ้าบิตนี้เป็น "1" หมายถึง ไม่มีอินเทอร์รัพต์เกิดขึ้น

บิต 1-2 เป็นบิตที่แสดงความหมาย บอกว่าการอินเทอร์รัพต์ที่เกิดขึ้นนั้นมาจากการอินเทอร์รัพต์ตามฟังก์ชันใด

บิต 3-7 มีค่าเป็น "0"

รีจิสเตอร์อีน่าเบิ้ลอินเตอร์รัพต์ (INTRPT-interrupt enable register) ใน COM₁ เมื่อให้ DLAB = 0 พอร์ต 3F9 จะเป็นรีจิสเตอร์อีน่าเบิ้ลอินเตอร์รัพต์ผู้ใช้สามารถกำหนดให้เกิดอินเตอร์รัพต์หรือไม่ก็ได้โดยการกำหนดค่าลง ในรีจิสเตอร์นี้ จากที่กล่าวแล้วว่าการอินเตอร์รัพต์ของ 8250 นี้มี 4 แบบดังนั้นจึงต้องกำหนดการอีน่าเบิ้ลได้ทั้ง 4 แบบ โดยการใช้ข้อมูลแต่บิตของรีจิสเตอร์นี้เพื่อกำหนดการอีน่าเบิ้ล ข้อมูลที่อยู่ในรีจิสเตอร์นี้มีความหมายดังนี้



รูปที่ 4.10 ค่าของบิตในรีจิสเตอร์อีน่าเบิ้ลอินเตอร์รัพต์

ตารางที่ 4.6 ฟังก์ชันการอินเตอร์รัพต์รหัสอินเตอร์รัพต์

| บิต 2 บิต 1 บิต 0 | ระดับ ความสำคัญ | ชนิดของ อินเตอร์รัพต์ | แหล่งเกิด อินเตอร์รัพต์ | การรีเซต ควบคุมอินเตอร์รัพต์ |
|-------------------|--------------------|--|---|--|
| 0 0 1 1 1 0 | สูงสุด | ไม่เกิด สถานการณ์ รับข้อมูลจาก สายสื่อสาร สายสื่อสาร | ไม่เกิด overrun error parity error framing error break interrupt | อ่านข้อมูลจากรีจิส เตอร์สถานะสาย สื่อสาร |
| 1 0 0 | ที่สอง | การพร้อมรับ | มีข้อมูลที่ตัวรับ | การอ่านข้อมูล จากบัฟเฟอร์ |
| 0 1 0 | ที่สาม | โฮลดิ้งรีจิส- เตอร์ สำหรับส่ง ข่าว | โฮลดิ้งรีจิสเตอร์ สำหรับส่งข่าว | อ่านรีจิสเตอร์ กำหนดอินเตอร์รัพต์ IIR หรือเขียนลง ไปยังโฮลดิ้งรีจิส เตอร์สำหรับส่ง |
| 0 0 0 | ที่สี่ | สถานะ โมเดม | CLS DSR RI ตรวจสอบสายส่ง โดยตรง | อ่านรีจิสเตอร์แสดง สถานะของโมเดม |

บิต 0 บิตนี้ได้รับการเซตเป็น "1" เมื่อต้องการอีนาเบลอินเตอร์รัพต์การพร้อมรับข้อมูล

บิต 1 บิตนี้ได้รับการเซตเป็น "1" เมื่อต้องการอีนาเบลอินเตอร์รัพต์โวลติจรีจิสเตอร์ว่าง


บิต 2 บิตนี้ได้รับการเซตเป็น "1" เมื่อต้องการอีนาเบลอินเตอร์รัพต์จากสถานะ การรับข้อมูลจากสายสื่อสาร

บิต 3 บิตนี้ได้รับการเซตเป็น "1" เมื่อต้องการอีนาเบลอินเตอร์รัพต์จากสถานะโมเดม

บิต 4-7 ได้รับการกำหนดให้เป็น 0 เสมอ

รีจิสเตอร์ควบคุมโมเดม (modem control register) รีจิสเตอร์ตัวนี้มีไว้ให้ชิพยูส่งผ่านข้อมูลมาเก็บ เพื่อเป็นรหัสสำหรับควบคุมการทำงานของโมเดม การกำหนดพอร์ตของรีจิสเตอร์ตัวนี้คือ 3FC ข้อมูลต่างๆ ที่มีในรีจิสเตอร์ตัวนี้มีความหมายดังนี้

บิต 0 บิตนี้มีความหมายถึงการควบคุมสัญญาณ \overline{DTR} เมื่อบิตนี้มีค่าเป็น "1" เอาต์พุตที่ \overline{DTR} จะได้รับการกำหนดให้เป็น "0" และถ้าบิตนี้มีค่าเป็น "0" เอาต์พุตที่ \overline{DTR} จะได้รับการกำหนดให้เป็น "1"



รูปที่ 4.11 ค่าของบิตในรีจิสเตอร์ควบคุมโมเดม


บิต 1 บิตนี้มีความหมายถึงสัญญาณRTSซึ่งจะมีผลเหมือนกับบิต0ในกรณีของDTR

บิต 2 บิตนี้ใช้ควบคุมขาเอาต์พุต 1 (OUT 1) ซึ่งจะมีผลเหมือนบิต 0

บิต 3 บิตนี้ใช้ควบคุมเอาต์พุต 2 (OUT 2) ซึ่งจะมีผลเหมือนบิต 0 ด้านการค้า

บิต 4 บิตนี้จะใช้สำหรับการกำหนดวงรอบสำหรับการตรวจสอบ 8250 เมื่อ บิต 4 นี้ได้รับการเซตเป็น "1" สิ่งที่จะเกิดขึ้นเป็นดังนี้ข้อมูลที่ SOUT จะได้รับการเซตให้เป็นลอจิก "1" ขาข้อมูลอินพุต SIN จะได้รับการแยกตัวออก ข้อมูลของเอาต์พุตที่ปริวิตเตอร์จะได้รับการป้อนกลับมายังปริวิตเตอร์ข้อมูลอินพุตส่วนสัญญาณ CTS, DSR, RLSD และ RI จะได้รับการแยกออกจากระบบแต่สัญญาณควบคุมโมเดม คือ DTR, RTS, OUT 1 และ OUT 2 จะต่อเข้ากับสัญญาณทั้งสี่ที่เป็นอินพุต ดังนั้นจึงตรวจสอบระบบการทำงานได้

ปริวิตเตอร์แสดงสถานะโมเดม ปริวิตเตอร์ตัวนี้จะเป็นตัวที่รับสถานะจากโมเดม มาเก็บไว้เพื่อให้ซีพียูสามารถอ่านตรวจสอบดูได้ สถานะของข้อมูลจะแยกที่พีเมื่อมีข้อมูลเป็น "1" และจะได้รับการรีเซตเมื่อซีพียูอ่านข้อมูลในปริวิตเตอร์นี้ไป พอร์ตที่ใช้กำหนดเป็นพอร์ต หมายเลข 3FE ข้อมูลภายในปริวิตเตอร์นี้เป็นดังนี้



รูปที่ 4.12 ค่าของบิตในปริวิตเตอร์แสดงสถานะโมเดม

บิต 0 บิตนี้ใช้สำหรับแสดงการเปลี่ยนแปลงของสัญญาณ CTS กล่าวคือเมื่อ CTS ของ 8250 ได้เปลี่ยนสถานะหลังจากที่ซีพียูได้อ่านสถานะนี้ไปแล้ว บิตนี้ก็บอกด้วย เซต และเมื่อซีพียูอ่านก็จะได้รับการรีเซต "0" และจะได้รับการเซต "1" เมื่อมีการเปลี่ยนสถานะที่ขา CTS

บิต 1 เหมือนบิต 0 แต่เป็นบิตที่แสดงสถานะ การเปลี่ยนแปลงของขา DSR

บิต 2 บิตนี้เป็นบิตแสดงว่าสัญญาณ RI ซึ่งเป็นอินพุตของ 8250 ได้รับการเปลี่ยนจากอน "1" มาเป็นออฟ "0"

บิต 3 บิตนี้เหมือนบิต 0 แต่เป็นบิตแสดงสถานะการเปลี่ยนแปลงของ line signal detector ซึ่งเป็นขาอินพุต RLSD

บิต 4 บิตนี้เก็บสัญญาณคอมพลีเมนต์กับสัญญาณที่ขา CTS

บิต 5 บิตนี้เก็บสัญญาณคอมพลีเมนต์กับสัญญาณที่ขา DSR

บิต 6 บิตนี้เก็บสัญญาณคอมพลีเมนต์กับสัญญาณที่ขา RI

บิต 7 บิตนี้เก็บสัญญาณคอมพลีเมนต์กับสัญญาณที่ขา RLSD

อนึ่งถ้าบิต 4 ของ MCR ได้รับการเซตหรือให้ค่ารูป (loop) ตรวจสอบข้อมูลในบิต 4 จะเหมือนกับ RTS ใน MCR ข้อมูลในบิต 5 จะเหมือนกับ DTR ใน MCR ข้อมูลในบิต 6 จะเหมือนกับ OUT_1 ใน MCR ข้อมูลในบิต 7 จะเหมือนกับ OUT_2 ใน MCR

รีจิสเตอร์บัฟเฟอร์สำหรับตัวรับข้อมูล (receiver buffer register) เป็นรีจิสเตอร์สำหรับการรับข้อมูลที่มาจก สายสื่อสารสัญญาณ พอร์ตที่กำหนด คือ หมายเลขแอดเดรส 3F8 ขณะที่ $DLAB = 0$ หากซีพียูอ่านข้อมูลที่รีจิสเตอร์นี้ก็หมายถึงได้อ่านข้อมูลที่มาจกสายสื่อสารสัญญาณนั้นเอง

รีจิสเตอร์โฮลดิ้งสำหรับตัวส่งข้อมูล (transmitter holding register) เป็นรีจิสเตอร์บัฟเฟอร์สำหรับส่งข้อมูล รีจิสเตอร์นี้จะรับข้อมูลจากซีพียู โดยที่กำหนดพอร์ตเป็นหมายเลข 3F8 เมื่อ $DLAB = 0$ ข้อมูลของซีพียูที่เอาต์พุตมาที่พอร์ตนี้ก็ เพื่อจะส่งต่อออกไปยังสายสื่อสารข้อมูล

บทที่ 5

การศึกษาโปรแกรม C ที่ใช้ส่งข้อมูลแบบอะซิงโครนัส

(C PROGRAMMING FOR ASYNCHRONOUS SERIAL TRANSMISSION)

การสื่อสารแบบ Serial synchronous นั้น ข้อมูลจะถูกส่งผ่าน Serial Port บิตต่อบิต ซึ่งจะต่างจากการสื่อสารที่ผ่าน Parallel port ที่จะมีการส่งข้อมูลที่ละไบต์ และคำว่า อะซิงโครนัสนั้น เนื่องจากไม่สนใจ จังหวะเวลาในการส่งข้อมูล อย่างไรก็ตามความยาวของข้อมูลจะถูกกำหนด โดยแต่ละไบต์ของข้อมูลประกอบด้วย

1. บิตเริ่มต้น 1 บิต
2. บิตข้อมูล 7 หรือ 8 บิต
3. พาริตีบิต (มี หรือ ไม่มี)
4. บิตสุดท้าย 1 หรือ 2 บิต

สภาวะสายว่างนั้น แร่งดันจะสูง เมื่อส่งบิต "0" แร่งดันจะต่ำและ "1" แร่งดันจะสูง นั่นคือ เมื่อส่งสัญญาณบิตเริ่มต้นนั้น จะขับให้แรงดันสายต่ำลง จากนั้นข้อมูลก็จะถูกส่ง และจะตามด้วยพาริตีบิต และการส่งบิตสุดท้าย ส่งจะขับให้แรงดันสายต่ำลง

พาริตีบิตจะใช้ในการตรวจสอบความผิดพลาดในการส่ง อาจจะใช้พาริตีคู่หรือคี่ ค่าพาริตีจะถูกเช็คให้ค่าไบต์ ที่ส่งรวมกับค่าพาริตีบิตนั้น ออกมาเป็นเลขคี่

สำหรับการสื่อสารนี้จะผ่าน RS232 ซึ่งจะประกอบด้วยตัวคอนเนคเตอร์ 25ขา ในแต่ละปลาย ซึ่งขาที่สำคัญในการสื่อสารมีดังนี้

| สัญญาณ | ชื่อย่อ | ขาของคอนเนคเตอร์ |
|---------------------|---------|------------------|
| Request to send | RTS | 4 |
| Clear to send | CTS | 5 |
| Data set ready | DSR | 6 |
| Data terminal ready | DTR | 20 |
| Transmit data | TxD | 2 |
| Receive data | RxD | 3 |
| Ground | GRD | 7 |

การแอคเซส Serial Port โดยอาศัย BIOS บน PC นั้น สามารถทำได้ โดยการให้ DOS หรือ ROM-BIOS หรือผ่าน DOS และ BIOS โดยการควบคุมฮาร์ดแวร์ การแอคเซสโดยใช้ DOS นั้นไม่ใช่วิธีที่ดีเนื่องจาก DOS ไม่ได้เตรียมการป้อนกลับสถานะ

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่โดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและข้อมูลอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของ PORT นั้นคือมันจะเตรียมการเขียนและอ่าน โดยไม่มีการตอบรับ วิธีที่ดีที่สุดก็คือการ Interrupt ROM-BIOS

ROM-BIOS ได้เตรียมบริการในการแอสเซสไว้ 4 อย่าง โดยการ Interrupt 14H ดังนี้

5.1 Port Initialization

ก่อนที่จะมีการใช้งาน Serial port เราจำเป็นต้องจะมีการปรับค่าเริ่มแรกโดยการ Interrupt 14H และ Service ที่ "0" ดังเช่นการ Interrupt อื่นๆ Register AL จะใช้สำหรับเก็บค่า Service AL จะใช้เก็บค่าเริ่มแรก ซึ่งจะแปลงให้อยู่ในรูปแบบข้อมูล 1 ไบต์ดังนี้



สำหรับค่า BAUD นั้นแสดงดังตารางที่ 1 และ PARITY BIT แสดงตารางที่ 2 ตารางที่ 1 แสดงการเข้ารหัสบิตที่ 5, 6, 7 เพื่อให้ได้ความเร็ว ที่ระบุไว้

| BAUD | BIT PATTERN |
|------|-------------|
| 9600 | 1 1 1 |
| 4800 | 1 1 0 |
| 2400 | 1 0 1 |
| 1200 | 1 0 0 |


| | |
|-----|-------|
| 300 | 0 1 0 |
| 150 | 0 0 1 |
| 110 | 0 0 0 |

ตารางที่ 2 ใช้ในการเข้ารหัสบิตที่ 3,4 เพื่อแทนค่า ที่ระบุไว้

| PARITY | BIT PATTERN |
|-----------|-------------|
| NO PARITY | 00 หรือ 10 |
| ODD | 01 |
| EVEN | 11 |

สำหรับจำนวนของ STOP BIT จะตัดสินใจโดยที่ 2 ถ้าบิตที่ 2 = 1 จะใช้ 2 บิตในการหยุด และบิตที่ 2 = 0 จะใช้ 1 บิตในการหยุดและสุดท้ายเป็น DATA BIT ซึ่งแสดงโดยบิตที่ 0 และ 1 อย่างไรก็ตาม จะใช้ 10 แทน 7 ข้อมูล 7 บิต และ 11 ใช้แทน ข้อมูล 8 บิตเท่านั้น

ตัวอย่างเช่น ต้องการเซตพอร์ท ให้มีการส่ง 9600 baud, even pority มี stop bit = 1, data bit = 8 เราจะได้ค่าในเลขฐานสิบ = 251



จะมี 7 ที่ใช้ใน PC และต้องการใช้ PORT ใดนั้นจะระบุใส่ในรีจิสเตอร์ DX โดย PORT แรกหมายเลข = 0 ที่ 2 = 1 และฟังก์ชันที่ใช้ในการนี้เราเรียกว่า init-port() ซึ่งเขียนเป็นโปรแกรมได้ดังนี้

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและ-41-อ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        /* initialize the port */
void port_init(port,code)
    int port;
    unsigned character code;
{
    union REGS r;
    r.x.dx = port    /*serial port*/
    r.h.ah = 0      /*initialize port function*/
    r.h.al = code   /*initialization code*/
    int 86 (0x14,&r,&r)
}

```

5.2 การส่งข้อมูล

interrupt 14H และ source ที่ 1 จะใช้ในการส่งข้อมูล 1 ไบต์ ผ่าน SERIAL PORT ที่ระบุไว้ใน DX และข้อมูลที่จะส่งจะต้องเก็บไว้ใน AL สำหรับสภาวะการส่งจะถูกเก็บไว้ใน AH และฟังก์ชัน sport() จะใช้ในการส่งข้อมูล 1 ไบต์ผ่าน PORT ที่ระบุไว้

```

/*Send a character out the serial port */
void sport(port,code)
    int port; /*I/O port*/
    char c; /*7 character to send */
{
    union REGS r;
    r.x.dx = port    /*serial port*/
    r.h.ah = 1      /*send character function*/
    r.h.al = 0      /*char to send*/
    int 86 (0x14,&r,&r)
    if (r.h.ah & 128) { /*check bit 7*/
        printf("send error detected in serial port.\n");

```

```
exit(1);
```

```
}
```

```
}
```

5.3 Checking a port status

interrupt 14H และ source ที่ 3 จะใช้สำหรับตรวจสอบสถานะของ port ที่ต้องการตรวจสอบจะถูกระบุใน DX โดยที่ AH กับ AL จะระบุสถานะของ PORT นั้นตามตารางที่ 3

ตารางที่ 3 แสดงสถานะของ serial port

สำหรับเงื่อนไขหนึ่งที่สำคัญที่สุดก็คือ DATA READY ซึ่งจะเป็นตัวตัดสินว่า ข้อมูลได้ถูกรับแล้ว และกำลังจะถูกอ่านและฟังก์ชัน rport() ใช้สำหรับอ่านข้อมูลจาก port

TEBLE 3 THE STATUS OF A SERIAT PORT

| <u>LINE STATUS</u> (AH) | BIT |
|---------------------------------|-----|
| MEANING WHEN SET | |
| DATA READY | 0 |
| OVERRUN ERROR | 1 |
| PARITY ERROR | 2 |
| FRAMING ERROR | 3 |
| BREAK-DETECT ERROR | 4 |
| TRANSFER HOLDING REGISTER EMPTY | 5 |
| TRANSFER SHIFT REGISTER EMPTY | 6 |
| TIME-OUT ERROR | 7 |

MODEM STATUS (AL)

Modem Status (AL)

Meaning when set Bit

Change in clear-to-send 0

Change in data-set-ready 1

เอกสารนี้เป็นเอกสารทรัพย์สินทางปัญญาหรือสิทธิบัตรของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและ-43-อ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| | |
|-----------------------------|---|
| Trailing-edge ring detector | 2 |
| Change in line signal | 3 |
| Clear-to-send | 4 |
| Data-set-ready | 5 |
| Ring indicator | 6 |
| Line signal detected | 7 |

5.4 การรับข้อมูล

BIOS interrupt 14H, source 2 ใช้ในการอ่านข้อมูลจาก serial port โดยที่ serial port ที่ใช้จะถูกระบุไว้ใน DX และอักขรที่อ่านได้จะถูกเก็บไว้ใน AL และจากการส่งอักขรนั้นสภาวะของบิต 7 ใน AH แสดงถึงว่าการส่งนั้นสำเร็จหรือผิดพลาด

ฟังก์ชัน rport() จะใช้ในการอ่าน byte ข้อมูลจาก port ที่ระบุไว้

```

/* Read a character from a byte */
rport(port)
int port; /* i/o port */
{
    union REGS r;
    /* wait for a character */
    while(!(check_statat(PORT)&256))
    if(kbit()) /*abort on keypress */
    getch();
    exit(1);
}
r.x.dx = port; /*serial port */
r.h.ah = 2; /*read character function */
int86(0x14,&r,&r);
if(r.h.ah&128)
printf("read error detected in serial port");

```

เอกสารนี้เป็นเอกสารหลวงวันเวลาหรือการเขียนเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและ -44- อ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
return r.h.al ;
```

```
}
```

การอ่านจะรอจนกว่าสามารถรับข้อมูลจาก serial port อย่างไรก็ตาม เพื่อหลีกเลี่ยงปัญหาความผิดพลาด ฟังก์ชันนี้จะประกอบด้วย การอ่านสถานะของบิต 7 ใน AH และถ้าหากมีการกดคีย์ฟังก์ชันจะสิ้นสุด อย่างไรก็ตาม เมื่อรับข้อมูลเข้ามาแล้ว จะถูกเรียก และข้อมูลจะถูกอ่าน และบิตของข้อมูลจะถูกตรวจสอบว่า การทำงานสำเร็จหรือไม่ การส่งไฟล์ข้อมูลระหว่างคอมพิวเตอร์

- Handshaking ทาง Software

หลักการ: คอมพิวเตอร์ด้านส่งจะส่งไบต์แรกและรอจนกว่าคอมพิวเตอร์ด้านรับจะส่งไบต์ตอบรับกลับ และเมื่อได้รับไบต์ตอบรับแล้ว คอมพิวเตอร์ด้านส่งก็จะส่งไบต์ต่อไป และรอไบต์ตอบรับอีก ครั้งหนึ่งวิธีการนี้จะกระทำไปจนหมดไฟล์

```
Send()
```

```
{
```

```
While (There are byte to send){
```

```
send( a byte);
```

```
wait()
```

```
}
```

```
Receive()
```

```
do {
```

```
Receive_byte();
```

```
Send(acknowledgement);
```

```
} while(there are still byte to read);
```

บทที่ 6

วงจรที่ใช้งาน

ในบทนี้จะได้อธิบายถึง การนำวงจรต่างๆ มาใช้ใน PH RECORDER ซึ่งส่วนวงจรนี้ จะประกอบกันขึ้นเพื่อที่จะให้การดำเนินการ บันทึกผลและแสดงผลของ PH RECORDER ให้ถูกต้องและมีประสิทธิภาพ ในการทำงาน ดังจะกล่าวถึงแต่ละส่วนดังนี้

CALIBRATE AMP CIRCUIT

วงจรภาคนี้มีหน้าที่ ในการปรับระดับสัญญาณ จาก PH METER ให้เหมาะสมกับ Input ของวงจร A/D เริ่มจากวงจร Buffer ที่ใช้ TL 071 เป็นวงจร Buffer ชนิดละเอียด Input มีความเที่ยงตรงสูง โดยสามารถปรับ Voltage Drift ได้ เพื่อให้มีค่าผิดพลาดน้อยที่สุด จากนั้นจึงนำมาเข้าวงจรขยาย 10 เท่า ต่อจากนั้นจึงนำมาเข้า Buffer อีกครั้งหนึ่ง ก่อนจะไปเข้าภาค A/D

อัตราขยาย (Gain) ของวงจรมีค่าคำนวณได้จากสูตร

$$\text{Gain} = 1 + R_f/R_{in}$$

เมื่อ

$$R_f = 200 \text{ กิโลโห์ม}$$

$$R_{in} = 100 \text{ กิโลโห์ม}$$

A/D CIRCUIT

วงจรภาคนี้ มีไว้สำหรับแปลงค่าสัญญาณอนาลอก เป็นสัญญาณดิจิทัล 8 Bit ใช้ IC เบอร์ ADC 0804 เป็นตัวแปลงสัญญาณ โดยปรับให้มีย่านของ Input มีค่าตั้งแต่ 0-140 mV นั่นคือ สัญญาณ Full scale ซึ่งมีค่า 140 mV จะเท่ากับข้อมูล FF_H จากนั้นจึงนำ Output ที่ได้ไปผ่าน Buffer เพื่อส่งข้อมูลไปยัง Data bus สัญญาณที่ใช้กระตุ้น A/D ให้ทำการ Convert สัญญาณ เราใช้สัญญาณ Time base 1 Hz ซึ่งจะกล่าวถึงภาคต่อไป

OSCILLATOR CIRCUIT (1 Hz)

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ เป็นตัวกำหนดสัญญาณ Time base 1Hz ที่จะนำไปกระตุ้นขาไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและ-46-อ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Write ของ A/D เพื่อให้ทำการ Converse สัญญาณ วงจรเริ่มจาก IC time base 60 Hz เบอร์ MM 5369 ซึ่งใช้ร่วมกับ Crystal ความถี่ 3.579545 MHz ร่วมกับ R_1 , R_2 และ C_1, C_2 ได้ Output 60 Hz ที่ขา 1 จากนั้นจึงนำสัญญาณ 60 Hz มาเข้าวงจรหาร 6 โดยใช้ IC 4017 เป็นวงจรนับหาร จึงได้สัญญาณความถี่ 10 Hz ออกมาที่ขา 12 ของ IC 4017 จากนั้นจึงนำมาเข้าวงจรหาร 10 โดยใช้ IC 4017 อีกตัวหนึ่ง Output ที่ได้ จึงได้ความถี่ 1 Hz ที่จะนำไปใช้งาน

INTERFACE CIRCUIT


วงจรรภาคนี้ เราใช้ IC เบอร์ UM 8250 เป็นตัวจัดรูปแบบข้อมูล ในรูปแบบข้อมูลอนุกรม การใช้งาน 8250 นี้ การเชื่อมต่อเราเชื่อมต่อโดยใช้ Dip switch ตั้งค่าที่ต้องการ ทั้ง Data bus และ address bus จากนั้นจึงผ่าน Buffer เพื่อเข้าไปยัง Data bus และ address bus การกำหนดค่าที่จะเชื่อมต่อกำหนด แลตซ์ตัวหารทั้ง DLL และ DLM เพื่อกำหนด อัตราความเร็วในการส่งข้อมูล และต้องเชื่อมต่อ LCR (Line control register) เพื่อกำหนดรูปแบบของข้อมูล ซึ่งค่าต่างๆ ที่ต้องการจะเชื่อมนั้นดูได้จาก บทที่ 4 สำหรับสัญญาณนาฬิกา ที่ป้อนให้กับ 8250 เราใช้ IC 7404 ร่วมกับ Crystal ความถี่ 1.8432 MHz ส่วน Output จากขา 11 จะผ่านวงจร Driver เบอร์ MC 1488 เพื่อ Interface เข้ากับ port RS 232

POWER SUPPLY CIRCUIT


เป็นแหล่งจ่ายไฟของวงจร จากไฟ AC 220 V จะมาผ่าน Transformer เพื่อที่จะทำการแปลงลง (step down) ให้เป็น 9-0-9 V จากนั้นผ่านวงจร Bridge rectifier เพื่อจัดเรียงกระแส เป็นแบบ fullwave rectifier และจะมี Capaciter เพื่อจะทำให้กระแสเรียบขึ้น จนเป็นกระแสตรง แล้วก็มาเข้า MC 7805T, UA 78L09 CF, 7909 ซึ่งเป็น IC Regulator เพื่อที่จะปรับให้ แรงดันออกมาคงที่




CALIBRATE AMP CIRCUIT




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของมหาวิทยาลัยราชภัฏวชิรเวศน์ อนุญาตให้นำไปเผยแพร่โดยไม่แสวงหาผลประโยชน์ได้
 ไม่ว่าการฉีกทิ้งสิ่งพิมพ์นี้ให้แตกเสียหาย และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



POWER SUPPLY CIRCUIT


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FLOW CHART และ โปรแกรมที่ใช้งาน

ในบทนี้ จะได้กล่าวถึง ในส่วนของงานทางด้าน Software ซึ่งจะมี Flow chart แสดงการทำงาน และมีโปรแกรมที่ใช้ในการแสดงผล และบันทึกค่าออกมาทางจอ Monitor

ในส่วนของโปรแกรม เราใช้ภาษาซีเขียนโปรแกรม ซึ่งภาษาซีสามารถติดต่อในระดับ Hardware ได้ดีกว่าภาษาระดับสูงอื่นๆ เช่น เบสิก ฟอรัทเรน ขณะเดียวกันก็มีคุณสมบัติของภาษาระดับสูงอยู่ด้วย ดังนั้นจึงได้จัดให้ภาษาซีเป็นภาษาระดับกลาง (Middle-level language) ด้วยเหตุผลดังกล่าว ภาษาซีเป็นภาษาคอมไพเลอร์ชนิดคอมไพล์ (Compile language) ซึ่งมีคอมไพเลอร์ (Compiler) คอมไพล์ (Compile) คำสั่งทั้งหมดในโปรแกรม (Source code) เป็นภาษาเครื่อง (Object code) ซึ่งเป็นภาษาที่คอมไพเลอร์เข้าใจ แล้วจะทำตามคำสั่งต่างๆในโปรแกรม นอกจากนี้ภาษาซีมีลักษณะเป็นภาษาโครงสร้าง (Structured language) เหมือนกับภาษาปาสคาล

ในส่วนของ Flow chart ก็ได้เริ่มโดย เมื่อมีการต่อต้าน Output ของเครื่อง PH RECORDER เข้ากับ Port RS 232 คอมไพเลอร์ก็จะทำการ Check ดูว่ามีสัญญาณมาไหม ถ้าไม่มีก็จะไม่มีการ Run โปรแกรม แต่ถ้ามีสัญญาณมาคอมไพเลอร์ก็จะอ่าน Data จาก Port RS 232 และทำการตรวจสอบข้อมูลที่ส่งมา เพื่อทำการแสดงผลที่หน้าจอ Monitor ให้ตรงกับสัญญาณของเครื่อง ถ้าต้องการบันทึกผลลงบนกระดาษ ก็จะทำได้โดยการกดคีย์ "F₂" เมื่อเครื่อง Printer พร้อมก็จะสามารถ Print ลงบนกระดาษได้ทันทีโดยเครื่อง Printer รุ่น EPSON LX-800 แต่ถ้ากดคีย์ "F₃" จะต้องเป็นเครื่อง Printer รุ่น EPSON LQ-1050 ส่วน "F₄" และ "F₅" เป็นการเลือก Port Com1 หรือ Com2 ตามลำดับ แต่ถ้าต้องการยกเลิกโปรแกรมก็ให้ทำการกดคีย์ "Esc" ก็จะออกจากโปรแกรมนั้นทันที



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

#include <dos.h>
#include <stdio.h>
#include <stdlib.h>
#include <graphics.h>

int    GraphDriver;
int    GraphMode;
int    MaxX, MaxY; /* The maximum resolution of the screen */
int    MaxColors; /* The maximum # of colors available */
int    ErrorCode; /* Reports any graphics errors */

int    MaxX1;
int    MaxY1;
int    MaxX2;

float height;

float xa1, xa2, xa3, xa4;
float xb1, xb2, xb3, xb4;
float ya1, ya2, ya3, ya4;
float yb1, yb2, yb3, yb4;

float xc1, xc2, xc3;
float yc1, yc2, yc3;

struct palettetype palette; /* Used to read palette info */

```

```
void Initialize(void);
void MakeBorder(void);
void DrawBorder(int left,int top,int right,int bottom);
void set(void);
void linep(void);
void linep1(void);
void show_g(void);
void clear_g(void);
```

```
void set_port();
void rec_data();
void out_item();
void make_h();
void print_graph();
```

```
/* int check_stat(int port); */
```

```
int graphm;
```

```
int port=0;
```

```
int speed=0x43;
```

```
int num_hex[10];
```

```
float data_com[10];
```

```
float data_f[10];
```

```
float count = 1;
```

```
int print_10 =0;
```

```
int set_p;
```

```

main()
{
    int i;

    Initialize(); /* Set system into Graphics mode*/
    set();
    MakeBorder();
    make_h();
    linep();
    linep1();
    set_port();

for(;;) {
    count = 1;

    for(i=1;i<11;i++)
        show_g();

    count = 1;

    for(i=1;i<11;i++) {
        if(count==1)
            delay(1000);
            clear_g();
        }
    }
}

```

```

void Initialize(void)
{
    union REGS r;

    r.h.al = 0;
    r.h.ah = 0xf;
    int86(0x10,&r,&r);
    graphm = r.h.al;

    GraphDriver = DETECT; /* Request auto-detection*/
    initgraph( &GraphDriver, &GraphMode, "" );
    ErrorCode = graphresult(); /* Read result of initialization*/
    if( ErrorCode != grOk ){ /* Error occurred during init*/
        printf(" Graphics System Error: %s\n", grapherrormsg( Error
            Code ) );
        exit( 1 );
    }
    getpalette( &palette ); /* Read the palette from board*/
    MaxColors = getmaxcolor() + 1; /*Read maximum number of colors*/

    MaxX = getmaxx();
    MaxY = getmaxy(); /* Read size of screen*/

    if(graphm == 3) {
        MaxX1 = MaxX * 1.5; /* monitor vga or ega */
        MaxY1 = MaxY * 1.5;
        MaxX2 = MaxX * 0.5;
    }
}

```

```

if(graphm == 7) {
    MaxX1 = MaxX * 1;           /* monitor monochrome */
    MaxY1 = MaxY * 1;
    MaxX2 = MaxX * 0;
}
}

```

```

void set(void)
{
    cleardevice();
    setcolor(MaxColors-1);
    setlinestyle(SOLID_LINE,0,NORM_WIDTH);
}

```

```

void MakeBorder(void)
{
    settextstyle(DEFAULT_FONT, HORIZ_DIR,1);
    height = textheight("H");

```

```

/* makeborder1 */

```

```

xa1 = 5;
ya1 = 2;
xb1 = MaxX-5;
yb1 = MaxY-2;

```

```

DrawBorder(xa1,ya1,xb1,yb1);

```

```

/* makeborder2 */

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
xa2 = height+5;
ya2 = height+2;
xb2 = (MaxX/3)*2 - height ;
yb2 = (MaxY/3)*2 - height ;
```

```
DrawBorder(xa2,ya2,xb2,yb2);
```

```
/* makeborder3 */
```

```
xa3 = (MaxX/3)*2 + height ;
ya3 = height+2 ;
xb3 = (MaxX - height -5) ;
yb3 = (MaxY/3)*2 - height;
```

```
DrawBorder(xa3,ya3,xb3,yb3);
```

```
/* makeborder4 */
```

```
xa4 = height+5 ;
ya4 = (MaxY/3)*2 + (2*height) ;
xb4 = MaxX - height - 5;
yb4 = MaxY - height -2;
```

```
DrawBorder(xa4,ya4,xb4,yb4);
```

```
}
```

```
void DrawBorder(int left,int top,int right,int bottom)
```

```
{
```

```
rectangle(left,top,right,bottom);
```

```
}
```

```

void make_h()
{
    if(graphm == 3) {
        outtextxy((xa4+110),(ya4+15),"GRAPHIC OF PH. RECORDER");
        outtextxy((xa4+120),(ya4+35),"MAJOR TELECOMMUNICATION");
        outtextxy((xa4+140),(ya4+55),"FACULTY ENGINEER");
        outtextxy((xa4+110),(ya4+75),"KING MONGKUT'S INSTITUTE");
        outtextxy((xa4+200),(ya4+95),"OF");
        outtextxy((xa4+120),(ya4+110),"TECHNOLOGY LADKRABANG");
    }
    else
    if(graphm == 7) {
        outtextxy((xa4+110),(ya4+10),"GRAPHIC OF PH. RECORDER");
        outtextxy((xa4+120),(ya4+23),"MAJOR TELECOMMUNICATION");
        outtextxy((xa4+140),(ya4+33),"FACULTY ENGINEER");
        outtextxy((xa4+110),(ya4+43),"KING MONGKUT'S INSTITUTE");
        outtextxy((xa4+200),(ya4+53),"OF");
        outtextxy((xa4+120),(ya4+63),"TECHNOLOGY LADKRABANG");
    }

    line(xa3,ya4,xa3,yb4);

    outtextxy((xa3+10),(ya4+20),"KEY OPERATE");
    outtextxy((xa3+10),(ya4+40),"ESC==> QUIT");
    outtextxy((xa3+10),(ya4+55),"F2==> PRINTER LX-800");
    outtextxy((xa3+10),(ya4+70),"F3==> PRINTER LQ-1050");
    outtextxy((xa3+10),(ya4+85),"F4==> COM1");
    outtextxy((xa3+100),(ya4+85)," F5==> COM2");

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
}
```

```
void linep()
```

```
{
```

```
float xstep,ystep;
```

```
float i;
```

```
char buffer[40];
```

```
xc1 = xa2 + (2*20) + height;
```

```
yc1 = yb2 - (2*15) - height;
```

```
xc2 = xc1;
```

```
yc2 = ya1 + (2*20) + height;
```

```
xc3 = xb2 - (2*20) - height;
```

```
yc3 = yc1;
```

```
line(xc2,yc2,xc1,yc1);
```

```
line(xc1,yc1,xc3,yc3);
```

```
outt.extxy((xc3+10),(yc3-5),"NO.");
```

```
outt.extxy((xc1-15),(ya3+12),"PH.");
```

```
xstep = ((xc3-xc1)-(height))/10;
```

```
ystep = ((yc1-yc2)-(height))/14;
```

```
sett.extjustify(CENTER_TEXT,CENTER_TEXT);
```

```
for(i=0;i<15;i++) {
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

line(xc1,(yc1-(ystep*i)),(xc1-(1*height)),(yc1-(ystep*i)));
itoa(i,buffer,10);
outtextxy((xc1-(3*height)),(yc1-(ystep*i)),buffer);
}

for(i=0;i<11;i++) {
    line((xc1+(xstep*i)),yc1,(xc1+(xstep*i)),(yc1+(1*height)));
    itoa(i,buffer,10);
    outtextxy((xc1+(xstep*i)),(yc1+(3*height)),buffer);
}
}

void linep1()
{
    float xstep,ystep;
    float i;

    ystep = (yb3-ya3)/11;

    for(i=1;i<11;i++) {
        line(xa3,(ya3+(ystep*i)),xb3,(ya3+(ystep*i)));
    }

    line((xa3+(4*height)),ya3,(xa3+(4*height)),yb3);
    line((xa3+(4*height))+(10*height),ya3,(xa3+(4*height))+
        (10*height),yb3);

    out_item();
}

```

```

}

void out_item()
{
    float ystep;
    int i;
    char buffer[10];

    ystep = (yb3-ya3)/11;

    for(i=1;i<11;i++) {
        itoa(i,buffer,10);
        outtextxy(((xa3+(4*height))-15),(ya3+(ystep*(i))+14,buffer);
    }

    outtextxy(((xa3+(4*height))-15),(ya3+14),"NO.");
    outtextxy(((xa3+(9*height))), (ya3+14),"PH.");
}

void show_g()
{
    float xstep;
    float ystep;
    float ystepi;
    char buffer[20];

    ystepi = (yb3-ya3)/11;

```

```

rec_data();

xstep = ((xc3-xc1)-(height))/10;
ystep = ((yc1-yc2)-(height))/14;
setfillstyle(SOLID_FILL,9);
bar((xc1+(xstep*count))-3,yc1,(xc1+(xstep*count))+3,(yc1-
    (ystep*data_f[count])));

gcvt((data_f[count]),3,buffer);
outtextxy(((xa3+(9*height))), (ya3+(ystepi*(count))+14),buffer);

if(print_10 == 1 && count == 10) {
    print_graph();
    print_10 = 0;
}
count++;
}

void clear_g()
{
    float xstep;
    float ystep;
    float stepi;

    float clear_x1;
    float clear_y1;
    float clear_x2;
    float clear_y2;

```

```
stepi = (yb3-ya3)/11;
```

```
clear_x1 = (xa3+(4*height))+2;
```

```
clear_y1 = (ya3+(stepi*count))+10;
```

```
clear_x2 = (xa3+(4*height))+(9*height);
```

```
clear_y2 = (ya3+(stepi*(count))+17);
```

```
xstep = ((xc3-xc1)-(height))/10;
```

```
ystep = ((yc1-yc2)-(height))/14;
```

```
setfillstyle(EMPTY_FILL,14);
```

```
bar((xc1+(xstep*count))-3,yc1,(xc1+(xstep*count))+3,(yc1-  
    (ystep*data_f[count])));
```

```
bar(clear_x1,clear_y1,clear_x2,clear_y2);
```

```
count++;
```

```
}
```

```
void print_graph()
```

```
{
```

```
char m;
```

```
int i,j,k,Msb,Lsb;
```

```
setviewport(0,0,MaxX1,MaxY1,0);
```

```
if(set_p=1)
```

```
    fprintf(stdprn,"\x1b\x31");
```

```
if(set_p=2)
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

fprintf(stdprn, "\x1b\x33\25");

Lsb = MaxY1 & 0x00ff;
Msb = MaxY1 >> 8;
for(j=0; j<=(MaxX1-(MaxX2)); j+=8) {
    fprintf(stdprn, "\x1B*%c%c%c", 1, Lsb, Msb);
    for(i=(MaxY1); i>=0; i--) {
m=0;
for(k=0; k<8; k++) {
    m<<=1;
    if(getpixel(j+k, i)) m++;
}
fprintf(stdprn, "%c", m);
}
fprintf(stdprn, "\x0D\x0A");
}
}

void set_port()
{
    union REGS r;

    r.x.dx = port;
    r.h.ah = 0;
    r.h.al = speed;
    int86(0x14, &r, &r);
}

```

```

void rec_data()
{
    union REGS r;
    char anw;

    while(!(check_stat(port)&256))

        if(kbhit()) {

            switch(anw=getch())
            {
            case 27:
            closegraph();
            exit(1);
            break;
            case 60:
            print_10 = 1;
            set_p = 1;
            break;
            case 61:
            print_10 = 1;
            set_p = 2;
            break;
            case 62:
            port = 0;          /* com1 */
            break;
            case 63:
            port = 1;          /* com2 */
            break;
            }
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

}

r.x.dx = port;
r.h.ah = 2;
int86(0x14,&r,&r);

if(r.h.ah & 128)
    printf("read error");

num_hex[count] = r.h.al;

data_com[count] = r.h.al;
data_f[count] = (data_com[count]/18.214);
}

check_stat(port)
{
    union REGS r;

    r.x.dx = port;
    r.h.ah = 3;
    int86(0x14,&r,&r);
    return r.x.ax;
}

```

บทที่ 8

การทดลองและผลการทดลอง

เป็นการทดสอบเครื่อง และระบบการทำงานของ PH RECORDER โดยการนำไปวัดค่า ของน้ำประปา ซึ่งพอจะสรุปผลได้ดังนี้

วิธีการทดลอง

8.1 ทำการเปิดเครื่องโดย

8.1.1 กดสวิตช์ Reset

8.1.2 กดสวิตช์ Run

8.1.3 กดสวิตช์ S_1 เพื่อกำหนด Register ตัวหาร

8.1.4 กดสวิตช์ S_2 เพื่อกำหนดค่าแลตซ์ตัวหาร (DLM) ในที่นี้ใช้ค่า 01_H

8.1.5 กดสวิตช์ S_3 เพื่อกำหนดค่าแลตซ์ตัวหาร (DLL) ในที่นี้ใช้ค่า 80_H จะได้อัตราความเร็วในการส่ง เท่ากับ 300 bits/sec

8.1.6 กดสวิตช์ S_4 เพื่อกำหนด LCR (Line Control Register) ในที่นี้ใช้ค่า 03_H มีรูปแบบข้อมูลดังนี้ ความยาวข้อมูลเท่ากับ 8 bit, ไม่มี Parity check, ความยาว Stop bit = 1bit

8.1.7 กดสวิตช์ S_5 เพื่อนำข้อมูลจาก A/D ไปใช้ในข้อมูล สำหรับส่ง

8.2 ต่อสัญญาณจาก PH METER เข้ามายัง Input ของเครื่อง

8.3 ต่อหัว Output ของเครื่องเข้ากับ Port RS 232

8.4 เรียกโปรแกรม PH.EXE

ผลการทดลอง


จากการทดลอง วัดค่าสัญญาณ ณ. จุดต่างๆ ในวงจรได้ดังนี้ ที่ขา 6 ของ TL 071 ได้สัญญาณ 70 mV PH มิเตอร์แสดงค่า 7.14 ที่ขา 1 ของ TL 072 วัดสัญญาณได้ 702 mV Data จาก A/D มีค่าเท่ากับ 81_H จากการทดลอง บันทึกค่าในช่วง 10 วินาที ดูผลได้จากกราฟที่บันทึก ดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและ -70- อ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

| | | | |
|-----|------|-----|------|
| PH. | | NO. | |
| 14 | 7.14 | 1 | 7.14 |
| 13 | 7.14 | 2 | 7.14 |
| 12 | 7.14 | 3 | 7.14 |
| 11 | 7.08 | 4 | 7.08 |
| 10 | 7.14 | 5 | 7.14 |
| 9 | 7.08 | 6 | 7.08 |
| 8 | 7.14 | 7 | 7.14 |
| 7 | 7.08 | 8 | 7.08 |
| 6 | 7.08 | 9 | 7.08 |
| 5 | 7.14 | 10 | 7.08 |
| 4 | | | |
| 3 | | | |
| 2 | | | |
| 1 | | | |
| 0 | | | |


| | | | |
|---|--|---|--|
| GRAPHIC OF PH. RECORDER MAJOR TELECOMMUNICATION FACULTY ENGINEER KING MONKUT'S INSTITUTE OF TECHNOLOGY LACKRABANG | | KEY OPERATE ESC → QUIT F2 → PRINTER | |
|---|--|---|--|

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและข้อมูลอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



8.1 รูปแสดงค่า PH ต่ำกว่า 7 แสดงว่าสารละลายเป็นกรด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



8.2 รูปแสดงค่า PH สูงกว่า 7 แสดงว่าสารละลายเป็นด่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปปัญหาการแก้ไขและแนวความคิดพัฒนา PH RECORDER

9.1 ปัญหาด้าน HARD WARE

ปัญหาในช่วงต้น พบว่า OUTPUT ของ PH METER นั้นมีค่า IMPEDANCE ที่สูงมาก เมื่อนำมาต่อเข้ากับ CALIBRATE AMP แล้วจะทำให้เกิดปัญหาการไหลของสัญญาณขึ้น ก่อให้เกิดความผิดพลาดมาก

การแก้ไขทำได้โดยการใช่วงจร BUFFER มาคั่นระหว่าง PH METER กับ วงจร CALIBRATE AMP ซึ่งสามารถแก้ปัญหาดังกล่าวได้ดี ซึ่ง OP AMP ที่นำมาใช้ทำ BUFFER AMP นั้น ต้องใช้ชนิดที่เป็น FET INPUT เพราะจะมี INPUT IMPEDANCE สูงมาก ส่วน OP AMP ธรรมดา นั้นแก้ปัญหาได้ไม่ดีเท่าที่ควร

ปัญหาในการ SET IC SERIAL PORT 8250 BUFFER ที่ใช้เป็น CMOS เมื่อต่อเชื่อมกับ 8250 ซึ่งเป็น TTL เมื่อมาดูถึงคุณสมบัติทางด้าน INPUT และ OUTPUT ของ TTL และ CMOS โดยทางด้าน OUTPUT ของ CMOS นั้นสัญญาณระดับ "1" จะมีระดับแรงดันสูงกว่า 3.5 V และสัญญาณระดับ "0" จะมีระดับแรงดันต่ำกว่า 1.5 V และทางด้าน INPUT ของ TTL นั้น สัญญาณระดับ "1" จะต้องมียกระดับแรงดันสูงกว่า 2 V และสัญญาณระดับ "0" จะมีระดับแรงดันต่ำกว่า 0.8 V เปรียบเทียบระดับแรงดันของสัญญาณทั้งสองแล้วเห็นว่าสัญญาณระดับ "1" นั้นไม่มีปัญหา เพราะ CMOS ให้สัญญาณที่มีระดับสูงพอ แต่เมื่อเป็นสัญญาณระดับ "0" นั้นจะมีปัญหา เมื่อ CMOS ให้แรงดันต่ำกว่า 1.5 V ขณะที่ TTL ต้องการแรงดันต่ำกว่า 0.8 V ปัญหาใหญ่อีกก็คือเมื่อสัญญาณเข้าเป็น "0" TTL จะต้องจ่ายกระแสไหลออกไปเข้าเกิด CMOS ถึง 1.6 mA ซึ่งกระแสนี้ CMOS จะรับไม่ไหว เมื่อเป็นเช่นนี้ CMOS จะไม่สามารถต่อโดยตรงกับ TTL ได้ จะแก้ปัญหาโดยการเปลี่ยน TTL ไปใช้ชนิดที่กินไฟน้อยลง และจ่ายกระแสไหลออกน้อยลง พอที่ CMOS จะรับได้ โดย TTL ตระกูลกินไฟน้อย (LOW POWER TTL) คือตระกูล 74LXX และตระกูล TTL ชอตต์กีกินไฟน้อย (LOW POWER SCHOTTKY TTL) คือตระกูล 74LSXX โดยเฉพาะตระกูล 74LSXX นั้นกินไฟน้อยกว่า TTL มาตรฐานถึง 5 เท่า ในขณะที่ความเร็วในการทำงานพอ ๆ กัน

9.2 ปัญหาด้าน SOFTWARE

รูปแบบการต่อสายสัญญาณ ระหว่างตัวคอมพิวเตอร์ และตัวเครื่องที่ทำขึ้นมีเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและ -72- อย่างถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลายรูปแบบ ทำให้เสียเวลาในการทดสอบ เพื่อหาการเชื่อมที่เหมาะสม

แนวทางตัว PROGRAM ที่ใช้เขียน (ภาษา C) เพื่อเชื่อมรับข้อมูลจากเครื่องวัดค่า PH (ผ่านเครื่องแปลงสัญญาณ ANALOG TO DIGITAL ก่อน) มีตัวอย่างน้อย

ข้อมูลเกี่ยวกับการเขียน PROGRAM ควบคุม PRINTER มีน้อยมากทำให้เสียเวลาในการทดลองสุม่เขียน PROGRAM

9.3 แนวความคิดพัฒนา PH RECORDER

ทางด้าน Hardware จากงานที่ได้ทำมา ซึ่งเป็นการวัดค่า PH ของสารละลาย ซึ่งสามารถจะบอกได้ว่า สารละลายนั้นเป็นกรดหรือด่าง โดยใช้ค่า 7 เป็นค่ากลาง ถ้ามีค่า PH สูงกว่า 7 แสดงว่าเป็นด่าง และถ้ามีค่า PH ต่ำกว่า 7 แสดงว่าเป็นกรด ซึ่งแนวทางในการพัฒนาต่อไป อาจจะใช้วัดสัญญาณแบบใดก็ได้ ซึ่งให้ Output ออกมาเป็นอนาล็อก ก็จะสามารถนำสัญญาณนั้น เข้าภาค A/D ด้าน Input ของ Hardware ได้ เช่น การวัดออกซิเจนในน้ำ หรือจะเป็นการวัดแรงลม ซึ่งอาจจะนำไปใช้ได้อย่างกว้างขวาง หรืออาจจะเป็นการนำเอา Output ของ Hardware ซึ่งเป็นสัญญาณดิจิทัล ที่มีการจัดรูปแบบของข้อมูลในแบบอนุกรม ส่งออกอากาศไป และก็ทำการรับสัญญาณ นำสัญญาณมาตีเทค เพื่อแยกเอาสัญญาณดิจิทัลออกมา แล้ว Interface กับคอมพิวเตอร์เพื่อแสดงออกทางจอ Monitor ซึ่งการทำแบบนี้ ยังจะสามารถใช้กับการวัดที่มีหลาย Input และมีระยะทางที่ห่างกัน มาออกที่ศูนย์ควบคุม ซึ่งเป็นจอ Monitor ของคอมพิวเตอร์ แต่ในการทำแบบนี้ นั้น จะต้องทำการพัฒนาทางด้าน Software ให้สามารถแสดงผลได้หลายอินพุต

ส่วนทางด้าน Software จากงานที่ได้ทำมาผลที่แสดงออกทางจอ Monitor ของคอมพิวเตอร์ ไม่สามารถที่จะกำหนดเวลาในการแสดงผลได้ ซึ่งจะต้องไปแก้ไขโดยการเพิ่ม สัญญาณ Clock เข้าไป และทางด้าน Software ตัวนี้ยังไม่สามารถตรวจสอบได้ว่า Serial port Comใด Comหนึ่ง มีหรือไม่ ถ้าไม่มีเครื่องคอมพิวเตอร์จะ Hang หากมี การเลือกให้ ณ.ที่ Com นั้นๆ ส่วน Software ตัวนี้ สามารถที่จะแสดงผลได้ทั้งจอ Monochrome, EGA และ VGA ส่วนรูปแบบที่แสดงผลออกมาทาง Printer จะแสดงได้แค่รูปภาพที่ออกมาทางมอนิเตอร์ ของคอมพิวเตอร์เท่านั้น อาจจะไปพัฒนาโดยการเขียน Software ให้มีฟังก์ชันรูปแบบการพิมพ์ต่างๆ เช่น อาจจะเป็นกราฟแบบอื่นก็ได้ แล้วแต่ลักษณะที่จะนำไปใช้งาน

แนวทางต่างๆ เหล่านี้จะเป็นประโยชน์สำหรับผู้สนใจและนักศึกษารุ่นต่อไป ที่มีความคิดที่จะพัฒนาคุณภาพ PH RECORDER ให้ดียิ่งขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและลิขสิทธิ์อ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5404/7404 Hex Inverter

| | Schottky TTL | | | | | High-Speed TTL | | | | | Low-Power Schottky TTL | | | | | Standard TTL | | | | | Low-Power TTL | | | | | | |
|------------|----------------|----|---------|----|----------------|----------------|----|---------|------------------|---|------------------------|----|---------------|--------|----|--------------|----------------|---------------|----|----|---------------|-------|---------|----|----|----|---|
| | Device Type | | Package | | | Device Type | | Package | | | Device Type | | Package | | | Device Type | | Package | | | Device Type | | Package | | | | |
| | C | P | M | CF | C | P | M | CF | C | P | M | CF | C | P | M | CF | C | P | M | CF | C | P | M | CF | | | |
| T.I. | SN54S04 | J | ND | W | SN54H04 | J | ND | W | SN54LS04 | J | ND | W | SN5404 | J | ND | W | SN54L04 | J | ND | W | SN5404 | J | ND | W | | | |
| FAIRCHILD | SN74S04 | J | ND | W | SN74H04 | J | ND | W | SN74LS04 | J | ND | W | SN7404 | J | ND | W | SN74L04 | J | ND | W | SN7404 | J | ND | W | | | |
| MOTOROLA | FMS4S04/FM9S04 | D | ND | FC | FMS4H04/FM9H04 | D | ND | FC | FMS4LS04/FM9LS04 | D | ND | FC | FMT404/FM9T04 | D | ND | FC | FMT4L04/FM9L04 | D | ND | FC | FMT404 | D | ND | FC | | | |
| N.S.C. | FC74S04/FC9S04 | D | ND | FC | FC74H04/FC9H04 | D | ND | FC | FC74LS04/FC9LS04 | D | ND | FC | DM5404 | J | ND | W | DM54L04 | J | ND | W | DM7404 | J | ND | W | | | |
| PHILIPS | DM74S04 | ND | | | DM74H04 | J | ND | W | DM74LS04 | J | ND | W | DM7404 | J | ND | W | DM74L04 | J | ND | W | DM7404 | J | ND | W | | | |
| SIGNETICS | N74S04 | | | | N74H04 | | | | N74LS04 | | | | FJH241/7404 | | | | S5404 | F | J | ND | W | N7404 | F | J | ND | W | |
| SIEMENS | S54S04 | F | J | ND | S54H04 | F | J | ND | S54LS04 | F | J | ND | W | N7404 | F | J | ND | N7404 | F | J | ND | W | N7404 | F | J | ND | W |
| FUJITSU | N74S04 | F | J | ND | N74H04 | F | J | ND | N74LS04 | F | J | ND | W | FLH211 | | | | | | | | | | | | | |
| HITACHI | HD74S04 | | | | HD74H04 | | | | HD74LS04 | | | | MB418 | | | | | HD7404/HD2522 | | | | | | | | | |
| MITSUBISHI | M55004 | | | | M74S04 | | | | M74LS04 | | | | M53204 | | | | | | | | | | | | | | |
| NEC | 74S04 | | | | 74H04 | | | | 74LS04 | | | | μPB235 | | | | | | | | | | | | | | |
| TOSHIBA | | | | | | | | | | | | | TO3404A | | | | | | | | | | | | | | |

Electrical Characteristics SN54LS04/SN74LS04

| absolute maximum ratings over operating free-air temperature range | | | |
|--|----|--------------------------------------|-----------------------|
| Supply voltage, V _{CC} | 1V | Operating free-air temperature range | SN54LS -55°C to 125°C |
| Input voltage | 7V | Storage temperature range | SN74LS 0°C to 70°C |
| | | | -55°C to 150°C |


recommended operating conditions

| | SN54LS04 | | | SN74LS04 | | | UNIT |
|--|----------|-----|------|----------|-----|------|------|
| | MIN | NOM | MAX | MIN | NOM | MAX | |
| Supply voltage, V _{CC} | 4.5 | 5 | 5.5 | 4.75 | 5 | 5.25 | V |
| High-level output current, I _{OH} | | | -400 | | | -400 | μA |
| Low-level output current, I _{OL} | | | 4 | | | 4 | mA |
| Operating free-air temperature, T _A | -55 | | 125 | 0 | | 70 | °C |

electrical characteristics over recommended operating free-air temperature range


| PARAMETER | TEST CONDITIONS † | MIN | TYP ‡ | MAX | UNIT | |
|------------------|--|--|-----------------------------------|------|------|----|
| V _{IH} | High-level input voltage | | 2 | | V | |
| V _{IL} | Low-level input voltage | | 0.8 | | V | |
| V _I | Input clamp voltage | V _{CC} = MIN, I _I = -18mA | | -1.5 | V | |
| V _{OH} | High-level output voltage | V _{CC} = MIN, V _{IL} = V _{IL} max, I _{OH} = MAX | 2.7 | 3.4 | V | |
| V _{OL} | Low-level output voltage | V _{CC} = MIN, V _{IH} = 2V, I _{OL} = 4mA | | 0.4 | V | |
| I _I | Input current at maximum input voltage | V _{CC} = MAX, V _I = 7V | | 0.1 | mA | |
| I _{IH} | High-level input current | V _{CC} = MAX, V _{IH} = 2.7V | | 20 | μA | |
| I _{IL} | Low-level input current | V _{CC} = MAX, V _{IL} = 0.4V | | -0.4 | mA | |
| I _{OS} | Short-circuit output current * | V _{CC} = MAX | 54LS Family | -20 | -100 | mA |
| I _{CCH} | Supply current | V _{CC} = MAX | Total, outputs high | 1.2 | 2.4 | mA |
| I _{CCL} | Supply current | V _{CC} = MAX | Total, outputs low | 3.6 | 6.6 | mA |
| I _{CC} | Supply current | V _{CC} = 5V | Average per gate (50% duty cycle) | 0.4 | | mA |
| t _{PLH} | Propagation delay time, low-to-high-level output | V _{CC} = 5V, T _A = 25°C, C _L = 15pF, R _L = 2KΩ | | 9 | 15 | ns |
| t _{PHL} | Propagation delay time, high-to-low-level output | | | 10 | 15 | ns |

Pin Assignments (Top View)




positive logic:
Y = \bar{A}

Schematics (each gate)



Input clamp diodes not on SN54L73/SN74L74 circuits.
'04' 'L04' CIRCUITS



'H04' CIRCUIT

'LS04' CIRCUIT

Resistor values shown are nominal and in ohms.

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
* Not more than one output should be shorted at a time, and for SN54H/SN74H* and SN54S/SN74S*, duration of short-circuit should not exceed 1 second.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**LINEAR
INTEGRATED
CIRCUITS**

**TL072, TL072A, TL072B, TL074, TL074A, TL074B, TL075
LOW-NOISE JFET-INPUT OPERATIONAL AMPLIFIERS**

BULLETIN NO. DL-S 12640, SEPTEMBER 1978—REVISED OCTOBER 1979

20 DEVICES COVER COMMERCIAL, INDUSTRIAL, AND MILITARY TEMPERATURE RANGES

- Low Noise . . . $V_n = 18 \text{ nV}/\sqrt{\text{Hz}}$ Typ
- Low Harmonic Distortion . . . 0.01% Typ
- Wide Common-Mode and Differential Voltage Ranges
- Low Input Bias and Offset Currents
- Output Short-Circuit Protection
- High Input Impedance . . . JFET-Input Stage
- Internal Frequency Compensation
- Low Power Consumption
- Latch-Up-Free Operation
- High Slew Rate . . . $13 \text{ V}/\mu\text{s}$ Typ


description

The JFET-input operational amplifiers of the TL071 series are designed as low-noise versions of the TL081 series amplifiers with low input bias and offset currents and fast slew rate. The low harmonic distortion and low noise make the TL071 series ideally suited as amplifiers for high-fidelity and audio preamplifier applications. Each amplifier features JFET-inputs (for high input impedance) coupled with bipolar output stages all integrated on a single monolithic chip.


Device types with an "M" suffix are characterized for operation over the full military temperature range of -55°C to 125°C , those with an "I" suffix are characterized for operation from -25°C to 85°C , and those with a "C" suffix are characterized for operation from 0°C to 70°C .

4


TL070, TL070A
JG OR P DUAL-IN-LINE
PACKAGE (TOP VIEW)




TL071, TL071A, TL071B
JG OR P DUAL-IN-LINE
PACKAGE (TOP VIEW)




TL072, TL072A, TL072B
JG OR P DUAL-IN-LINE
PACKAGE (TOP VIEW)



TL074, TL074A, TL074B
J OR N DUAL-IN-LINE
OR W PACKAGE (TOP VIEW)



TL075
N DUAL-IN-LINE
PACKAGE (TOP VIEW)



Copyright © 1979 by Texas Instruments Incorporated


**TEXAS INSTRUMENTS
INCORPORATED**

POST OFFICE BOX 225012 • DALLAS, TEXAS 75265

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPES TL070, TL070A, TL071, TL071A, TL071B, TL072, TL072A, TL072B, TL074, TL074A, TL074B, TL075 LOW-NOISE JFET-INPUT OPERATIONAL AMPLIFIERS

schematic (each amplifier)



absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

| | TL07_C | TL07_I | TL07_C TL07_AC TL07_BC | UNIT |
|--|--------------------|------------|------------------------------|------|
| Supply voltage, V_{CC+} (see Note 1) | 18 | 18 | 18 | V |
| Supply voltage, V_{CC-} (see Note 1) | -18 | -18 | -18 | V |
| Differential input voltage (see Note 2) | ± 30 | ± 30 | ± 30 | V |
| Input voltage (see Notes 1 and 3) | ± 15 | ± 15 | ± 15 | V |
| Duration of output short circuit (see Note 4) | Unlimited | Unlimited | Unlimited | |
| Continuous total dissipation at (or below) 25°C free-air temperature (see Note 5) | 680 | 680 | 680 | mW |
| Operating free-air temperature range | -55 to 125 | -25 to 85 | 0 to 70 | °C |
| Storage temperature range | -65 to 150 | -65 to 150 | -65 to 150 | °C |
| Lead temperature 1/16 inch (1.6 mm) from case for 60 seconds | J, JG or W package | | | 300 |
| Lead temperature 1/16 inch (1.6 mm) from case for 10 seconds | N or P package | | | 260 |

- NOTES:
- All voltage values, except differential voltages, are with respect to the midpoint between V_{CC+} and V_{CC-} .
 - Differential voltages are at the noninverting input terminal with respect to the inverting input terminal.
 - The magnitude of the input voltage must never exceed the magnitude of the supply voltage or 15 volts, whichever is less.
 - The output may be shorted to ground or to either supply. Temperature and/or supply voltages must be limited to ensure that the dissipation rating is not exceeded.
 - For operation above 25°C, free-air temperature, refer to Dissipation Derating Table. In the J and JG packages, TL07_M chips are alloy-mounted; TL07_I, TL07_C, TL07_AC, and TL07_BC chips are glass-mounted.

DISSIPATION DERATING TABLE

| PACKAGE | POWER RATING | DERATING FACTOR | ABOVE T_A |
|-------------------------|--------------|-----------------|-------------|
| J (Alloy-Mounted Chip) | 680 mW | 11.0 mW/°C | 88°C |
| J (Glass-Mounted Chip) | 680 mW | 8.2 mW/°C | 67°C |
| JG (Alloy-Mounted Chip) | 680 mW | 8.4 mW/°C | 69°C |
| JG (Glass-Mounted Chip) | 680 mW | 6.6 mW/°C | 47°C |
| N | 680 mW | 9.2 mW/°C | 76°C |
| P | 680 mW | 8.0 mW/°C | 65°C |
| W | 680 mW | 8.0 mW/°C | 65°C |

Also see Dissipation Derating Curves, Section 2.

DEVICE TYPES, SUFFIX VERSIONS, AND PACKAGES

| | TL070 | TL071 | TL072 | TL074 | TL075 |
|---------|-------|-------|-------|-------|-------|
| TL07_M | JG, | JG, | JG, | J, W | * |
| TL07_I | JG, P | JG, P | JG, P | J, N | * |
| TL07_C | JG, P | JG, P | JG, P | J, N | N |
| TL07_AC | JG, P | JG, P | JG, P | J, N | * |
| TL07_BC | * | JG, P | JG, P | J, N | * |

* These combinations are not defined by this data sheet.

TYPES TL070, TL070A, TL071, TL071A, TL071B, TL072, TL072A, TL072B, TL074, TL074A, TL074B, TL075 LOW-NOISE JFET-INPUT OPERATIONAL AMPLIFIERS

electrical characteristics, $V_{CC\pm} = \pm 15$ V

| PARAMETER | TEST CONDITIONS† | | TL07_M | | | TL07_I | | | TL07_C TL07_AC TL07_BC | | | UNIT |
|--|--|--------------------------|------------------|-----|------------------|--------|-----|------------------|------------------------------|-----|-------|------|
| | | | MIN | TYP | MAX | MIN | TYP | MAX | MIN | TYP | MAX | |
| V _{IO} Input offset voltage | R _S = 50 Ω, T _A = 25°C | '70, '71, '72, '75‡ | 3 | 6 | | 3 | 6 | | 3 | 10 | mV | |
| | | '74 | 3 | 9 | | 3 | 6 | | 3 | 10 | | |
| | | '70A, '71A, '72A, '74A | | | | | | | | 3 | | 6 |
| | R _S = 50 Ω, T _A = full range | '71B, '72B, '74B | | | | | | | | 2 | | 3 |
| | | '70, '71, '72, '75‡ | | 9 | | 9 | | | | | | 13 |
| | | '74 | | 15 | | 9 | | | | | | 13 |
| αV _{IO} Temperature coefficient of input offset voltage | R _S = 50 Ω, T _A = full range | '70A, '71A, '72A, '74A | | | | | | | | 7.5 | μV/°C | |
| | | '71B, '72B, '74B | | | | | | | | 5 | | |
| I _{IO} Input offset current § | T _A = 25°C | '70, '71, '72, '74, '75‡ | 5 | 50 | | 5 | 50 | | 5 | 50 | pA | |
| | | '70A, '71A, '72A, '74A | | | | | | | 5 | 50 | | |
| | | '71B, '72B, '74B | | | | | | | 5 | 50 | | |
| | T _A = full range | '70, '71, '72, '74, '75‡ | | 20 | | 10 | | | | 2 | nA | |
| | | '70A, '71A, '72A, '74A | | | | | | | | 2 | | |
| | | '71B, '72B, '74B | | | | | | | | 2 | | |
| I _{IB} Input bias current § | T _A = 25°C | '70, '71, '72, '74, '75‡ | 30 | 200 | | 30 | 200 | | 30 | 200 | pA | |
| | | '70A, '71A, '72A, '74A | | | | | | | 30 | 200 | | |
| | | '71B, '72B, '74B | | | | | | | 30 | 200 | | |
| | T _A = full range | '70, '71, '72, '74, '75‡ | | 50 | | 20 | | | | 7 | nA | |
| | | '70A, '71A, '72A, '74A | | | | | | | | 7 | | |
| | | '71B, '72B, '74B | | | | | | | | 7 | | |
| V _{ICR} Common-mode input voltage range | T _A = 25°C | '70, '71, '72, '74, '75‡ | ±11 | ±12 | | ±11 | ±12 | | ±10 | ±11 | V | |
| | | '70A, '71A, '72A, '74A | | | | | | | ±11 | ±12 | | |
| | | '71B, '72B, '74B | | | | | | | ±11 | ±12 | | |
| V _{OPP} Maximum peak-to-peak output voltage swing | T _A = 25°C, | R _L = 10 kΩ | 24 | 27 | | 24 | 27 | | 24 | 27 | V | |
| | T _A = full range | R _L > 10 kΩ | 24 | | | 24 | | | 24 | | | |
| | | R _L > 2 kΩ | 20 | 24 | | 20 | 24 | | 20 | 24 | | |
| A _{VD} Large-signal differential voltage amplification | R _L > 2 kΩ, V _O = ±10 V, T _A = 25°C | '70, '71, '72, '74, '75‡ | 35 | 200 | | 50 | 200 | | 25 | 200 | V/mV | |
| | | '70A, '71A, '72A, '74A | | | | | | | 50 | 200 | | |
| | | '71B, '72B, '74B | | | | | | | 50 | 200 | | |
| | R _L > 2 kΩ, V _O = ±10 V, T _A = full range | '70, '71, '72, '74, '75‡ | 20 | | | 25 | | | 15 | | | |
| | | '70A, '71A, '72A, '74A | | | | | | | 25 | | | |
| | | '71B, '72B, '74B | | | | | | | 25 | | | |
| B ₁ Unity-gain bandwidth | T _A = 25°C, | R _L = 10 kΩ | 3 | | | 3 | | | 3 | MHz | | |
| r _i Input resistance | T _A = 25°C | | 10 ¹² | | 10 ¹² | | | 10 ¹² | | Ω | | |
| CMRR Common-mode rejection ratio | R _S < 10 kΩ, T _A = 25°C | '70, '71, '72, '74, '75‡ | 80 | 86 | | 80 | 86 | | 70 | 76 | dB | |
| | | '70A, '71A, '72A, '74A | | | | | | | 80 | 86 | | |
| | | '71B, '72B, '74B | | | | | | | 80 | 86 | | |
| K _{SVR} Supply voltage rejection ratio (ΔV _{CC±} /ΔV _{IO}) | R _S < 10 kΩ, T _A = 25°C | '70, '71, '72, '74, '75‡ | 80 | 86 | | 80 | 86 | | 70 | 76 | dB | |
| | | '70A, '71A, '72A, '74A | | | | | | | 80 | 86 | | |
| | | '71B, '72B, '74B | | | | | | | 80 | 86 | | |
| I _{CC} Supply current (per amplifier) | No load, T _A = 25°C | No signal. | 1.4 | 2.5 | | 1.4 | 2.5 | | 1.4 | 2.5 | mA | |
| V _{O1} /V _{O2} Channel separation | AVD = 100, T _A = 25°C | | 120 | | 120 | | | 120 | | dB | | |

† All characteristics are specified under open-loop conditions unless otherwise noted. Full range for T_A is -55°C to 125°C for TL07_M; -25°C to 85°C for TL07_I; and 0°C to 70°C for TL07_C, TL07_AC, and TL07_BC.

‡ Types TL075I and TL075M are not defined by this data sheet.

§ Input bias currents of a FET-input operational amplifier are normal junction reverse currents, which are temperature sensitive as shown in Figure 18. Pulse techniques must be used that will maintain the junction temperatures as close to the ambient temperature as is possible.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPES TL070, TL070A, TL071, TL071A, TL071B, TL072, TL072A, TL072B, TL074, TL074A, TL074B, TL075 LOW-NOISE JFET-INPUT OPERATIONAL AMPLIFIERS

TYPICAL CHARACTERISTICS†




FIGURE 15




FIGURE 16




FIGURE 17




FIGURE 18




FIGURE 19




FIGURE 20




FIGURE 21




FIGURE 22





FIGURE 23

† Data at high and low temperatures are applicable only within the rated operating free-air temperature ranges of the various devices. A 18-pF compensation capacitor is used with TL070 and TL070A.

TYPES TL070, TL070A, TL071, TL071A, TL071B, TL072, TL072A, TL072B, TL074, TL074A, TL074B, TL075 LOW-NOISE JFET-INPUT OPERATIONAL AMPLIFIERS

TYPICAL APPLICATION DATA



Note A: These resistor values may be adjusted for a symmetrical output.

FIGURE 29—100-KHz QUADRATURE OSCILLATOR




FIGURE 30—AC AMPLIFIER




FIGURE 31




FIGURE 32—IC PREAMPLIFIER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPES TL070, TL070A, TL071, TL071A, TL071B, TL072, TL072A, TL072B, TL074, TL074A, TL074B, TL075 LOW-NOISE JFET-INPUT OPERATIONAL AMPLIFIERS

TYPICAL CHARACTERISTICS†




FIGURE 24




FIGURE 25

†Data at high and low temperatures are applicable only within the rated operating free-air temperature ranges of the various devices. A 18-pF compensation capacitor is used with TL070 and TL070A.

TYPICAL APPLICATION DATA

0.5-Hz SQUARE-WAVE OSCILLATOR




FIGURE 26—0.5-Hz SQUARE-WAVE OSCILLATOR




FIGURE 27—HIGH-Q NOTCH FILTER




FIGURE 28—AUDIO DISTRIBUTION AMPLIFIER

† or TL075

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ADC0801/ADC0802/ADC0803/ADC0804/ADC0805 8-Bit μ P Compatible A/D Converters

General Description

The ADC0801, ADC0802, ADC0803, ADC0804 and ADC0805 are CMOS 8-bit successive approximation A/D converters that use a differential potentiometric ladder—similar to the 256R products. These converters are designed to allow operation with the NSC800 and INS8080A derivative control bus with TRI-STATE® output latches directly driving the data bus. These A/Ds appear like memory locations or I/O ports to the microprocessor and no interfacing logic is needed.

Differential analog voltage inputs allow increasing the common-mode rejection and offsetting the analog zero input voltage value. In addition, the voltage reference input can be adjusted to allow encoding any smaller analog voltage span to the full 8 bits of resolution.

Features


- Compatible with 8080 μ P derivatives—no interfacing logic needed - access time - 135 ns
- Easy interface to all microprocessors, or operates "stand alone"

- Differential analog voltage inputs
- Logic inputs and outputs meet both MOS and TTL voltage level specifications
- Works with 2.5V (LM336) voltage reference
- On-chip clock generator
- 0V to 5V analog input voltage range with single 5V supply
- No zero adjust required
- 0.3" standard width 20-pin DIP package
- 20-pin molded chip carrier or small outline package
- Operates ratiometrically or with 5 V_{DC}, 2.5 V_{DC}, or analog span adjusted voltage reference

Key Specifications


- Resolution 8 bits
- Total error $\pm 1/4$ LSB, $\pm 1/2$ LSB and ± 1 LSB
- Conversion time 100 μ s

Typical Applications



TL/H/5671-1

8080 Interface



TL/H/5671-31

Error Specification (Includes Full-Scale, Zero Error, and Non-Linearity)

| Part Number | Full-Scale Adjusted | V _{REF} /2 = 2.500 V _{DC} (No Adjustments) | V _{REF} /2 = No Connection (No Adjustments) |
|-------------|---------------------|--|--|
| ADC0801 | $\pm 1/4$ LSB | | |
| ADC0802 | | $\pm 1/2$ LSB | |
| ADC0803 | $\pm 1/2$ LSB | | |
| ADC0804 | | ± 1 LSB | |
| ADC0805 | | | ± 1 LSB |

Absolute Maximum Ratings (Notes 1 & 2)

Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

| | |
|--|----------------------------------|
| Supply Voltage (V _{CC}) (Note 3) | 6.5V |
| Logic Control Inputs | -0.3V to +18V |
| All Other Input and Outputs | -0.3V to (V _{CC} +0.3V) |
| Lead Temp. (Soldering, 10 seconds) | |
| Dual-In-Line Package (plastic) | 260°C |
| Dual-In-Line Package (ceramic) | 300°C |
| Surface Mount Package | |
| Vapor Phase (60 seconds) | 215°C |
| Infrared (15 seconds) | 220°C |

| | |
|--|-----------------|
| Storage Temperature Range | -65°C to +150°C |
| Package Dissipation at T _A = 25°C | 875 mW |
| ESD Susceptibility (Note 10) | 800V |

Operating Ratings (Notes 1 & 2)

| | |
|--------------------------|--|
| Temperature Range | T _{MIN} ≤ T _A ≤ T _{MAX} |
| ADC0801/02LJ | -55°C ≤ T _A ≤ +125°C |
| ADC0801/02/03/04LCJ | -40°C ≤ T _A ≤ +85°C |
| ADC0801/02/03/05LCN | -40°C ≤ T _A ≤ +85°C |
| ADC0804LCN | 0°C ≤ T _A ≤ +70°C |
| ADC0802/03/04LCV | 0°C ≤ T _A ≤ +70°C |
| ADC0802/03/04LCWM | 0°C ≤ T _A ≤ +70°C |
| Range of V _{CC} | 4.5 V _{DC} to 6.3 V _{DC} |

Electrical Characteristics

The following specifications apply for V_{CC} = 5 V_{DC}, T_{MIN} ≤ T_A ≤ T_{MAX} and f_{CLK} = 640 kHz unless otherwise specified.

| Parameter | Conditions | Min | Typ | Max | Units |
|--|---|-------------|------------|-----------------------|-----------------|
| ADC0801: Total Adjusted Error (Note 8) | With Full-Scale Adj. (See Section 2.5.2) | | | ± 1/4 | LSB |
| ADC0802: Total Unadjusted Error (Note 8) | V _{REF} /2 = 2.500 V _{DC} | | | ± 1/2 | LSB |
| ADC0803: Total Adjusted Error (Note 8) | With Full-Scale Adj. (See Section 2.5.2) | | | ± 1/2 | LSB |
| ADC0804: Total Unadjusted Error (Note 8) | V _{REF} /2 = 2.500 V _{DC} | | | ± 1 | LSB |
| ADC0805: Total Unadjusted Error (Note 8) | V _{REF} /2-No Connection | | | ± 1 | LSB |
| V _{REF} /2 Input Resistance (Pin 9) | ADC0801/02/03/05 ADC0804 (Note 9) | 2.5 0.75 | 8.0 1.1 | | kΩ kΩ |
| Analog Input Voltage Range | (Note 4) V(+) or V(-) | Gnd-0.05 | | V _{CC} +0.05 | V _{DC} |
| DC Common-Mode Error | Over Analog Input Voltage Range | | ± 1/16 | ± 1/8 | LSB |
| Power Supply Sensitivity | V _{CC} = 5 V _{DC} ± 10% Over Allowed V _{IN} (+) and V _{IN} (-) Voltage Range (Note 4) | | ± 1/16 | ± 1/8 | LSB |

AC Electrical Characteristics

The following specifications apply for V_{CC} = 5 V_{DC} and T_A = 25°C unless otherwise specified.

| Symbol | Parameter | Conditions | Min | Typ | Max | Units |
|-----------------------------------|--|--|-----------|-----|------------|--------------------|
| T _C | Conversion Time | f _{CLK} = 640 kHz (Note 6) | 103 | | 114 | μs |
| T _C | Conversion Time | (Note 5, 6) | 66 | | 73 | 1/f _{CLK} |
| f _{CLK} | Clock Frequency Clock Duty Cycle | V _{CC} = 5V, (Note 5) (Note 5) | 100 40 | 640 | 1460 60 | kHz % |
| CR | Conversion Rate in Free-Running Mode | INTR tied to WR with CS = 0 V _{DC} , f _{CLK} = 640 kHz | 8770 | | 9708 | conv/s |
| t _{w(WR)} | Width of WR Input (Start Pulse Width) | CS = 0 V _{DC} (Note 7) | 100 | | | ns |
| t _{ACC} | Access Time (Delay from Falling Edge of RD to Output Data Valid) | C _L = 100 pF | | 135 | 200 | ns |
| t _{HL} , t _{OH} | TRI-STATE Control (Delay from Rising Edge of RD to Hi-Z State) | C _L = 10 pF, R _L = 10k (See TRI-STATE Test Circuits) | | 125 | 200 | ns |
| t _w , t _{RI} | Delay from Falling Edge of WR or RD to Reset of INTR | | | 300 | 450 | ns |
| C _{IN} | Input Capacitance of Logic Control Inputs | | | 5 | 7.5 | pF |
| C _{OUT} | TRI-STATE Output Capacitance (Data Buffers) | | | 5 | 7.5 | pF |

CONTROL INPUTS [Note: CLK IN (Pin 4) is the input of a Schmitt trigger circuit and is therefore specified separately]

| | | | | | | |
|---------------------|---|--|-----|--|----|-----------------|
| V _{IN} (1) | Logical "1" Input Voltage (Except Pin 4 CLK IN) | V _{CC} = 5.25 V _{DC} | 2.0 | | 15 | V _{DC} |
|---------------------|---|--|-----|--|----|-----------------|

AC Electrical Characteristics (Continued)

The following specifications apply for $V_{CC} = 5V_{DC}$ and $T_{MIN} \leq T_A \leq T_{MAX}$, unless otherwise specified.

| Symbol | Parameter | Conditions | Min | Typ | Max | Units |
|--|---|---|-----|------------|------------|------------------------------|
| CONTROL INPUTS (Note: CLK IN (Pin 4) is the input of a Schmitt trigger circuit and is therefore specified separately) | | | | | | |
| $V_{IN(0)}$ | Logical "0" Input Voltage (Except Pin 4 CLK IN) | $V_{CC} = 4.75 V_{DC}$ | | | 0.8 | V_{DC} |
| $I_{IN(1)}$ | Logical "1" Input Current (All Inputs) | $V_{IN} = 5 V_{DC}$ | | 0.005 | 1 | μA_{DC} |
| $I_{IN(0)}$ | Logical "0" Input Current (All Inputs) | $V_{IN} = 0 V_{DC}$ | -1 | -0.005 | | μA_{DC} |
| CLOCK IN AND CLOCK R | | | | | | |
| V_{T+} | CLK IN (Pin 4) Positive Going Threshold Voltage | | 2.7 | 3.1 | 3.5 | V_{DC} |
| V_{T-} | CLK IN (Pin 4) Negative Going Threshold Voltage | | 1.5 | 1.8 | 2.1 | V_{DC} |
| V_H | CLK IN (Pin 4) Hysteresis (V_{T+}) - (V_{T-}) | | 0.6 | 1.3 | 2.0 | V_{DC} |
| $V_{OUT(0)}$ | Logical "0" CLK R Output Voltage | $I_O = 360 \mu A$ $V_{CC} = 4.75 V_{DC}$ | | | 0.4 | V_{DC} |
| $V_{OUT(1)}$ | Logical "1" CLK R Output Voltage | $I_O = -360 \mu A$ $V_{CC} = 4.75 V_{DC}$ | 2.4 | | | V_{DC} |
| DATA OUTPUTS AND INTR | | | | | | |
| $V_{OUT(0)}$ | Logical "0" Output Voltage Data Outputs INTR Output | $I_{OUT} = 1.6 mA, V_{CC} = 4.75 V_{DC}$ $I_{OUT} = 1.0 mA, V_{CC} = 4.75 V_{DC}$ | | | 0.4 0.4 | V_{DC} V_{DC} |
| $V_{OUT(1)}$ | Logical "1" Output Voltage | $I_O = -360 \mu A, V_{CC} = 4.75 V_{DC}$ | 2.4 | | | V_{DC} |
| $V_{OUT(1)}$ | Logical "1" Output Voltage | $I_O = -10 \mu A, V_{CC} = 4.75 V_{DC}$ | 4.5 | | | V_{DC} |
| I_{OUT} | TRI-STATE Disabled Output Leakage (All Data Buffers) | $V_{OUT} = 0 V_{DC}$ $V_{OUT} = 5 V_{DC}$ | -3 | | 3 | μA_{DC} μA_{DC} |
| I_{SOURCE} | | V_{OUT} Short to Gnd, $T_A = 25^\circ C$ | 4.5 | 6 | | mA_{DC} |
| I_{SINK} | | V_{OUT} Short to V_{CC} , $T_A = 25^\circ C$ | 9.0 | 16 | | mA_{DC} |
| POWER SUPPLY | | | | | | |
| I_{CC} | Supply Current (Includes Ladder Current) ADC0801/02/03/04LCJ/05 ADC0804LCN/LCV/LCWM | $f_{CLK} = 640 kHz$, $V_{REF/2} = NC, T_A = 25^\circ C$ and $\overline{CS} = 5V$ | | 1.1 1.9 | 1.8 2.5 | mA mA |

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to Gnd, unless otherwise specified. The separate A Gnd point should always be wired to the D Gnd.

Note 3: A zener diode exists, internally, from V_{CC} to Gnd and has a typical breakdown voltage of $7 V_{DC}$.

Note 4: For $V_{IN(-)} \geq V_{IN(+)}$ the digital output code will be 0000 0000. Two on-chip diodes are tied to each analog input (see block diagram) which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the V_{CC} supply. Be careful, during testing at low V_{CC} levels (4.5V), as high level analog inputs (5V) can cause this input diode to conduct—especially at elevated temperatures, and cause errors for analog inputs near full-scale. The spec allows 50 mV forward bias of either diode. This means that as long as the analog V_{IN} does not exceed the supply voltage by more than 50 mV, the output code will be correct. To achieve an absolute $0 V_{DC}$ to $5 V_{DC}$ input voltage range will therefore require a minimum supply voltage of $4.950 V_{DC}$ over temperature variations, initial tolerance and loading.

Note 5: Accuracy is guaranteed at $f_{CLK} = 640 kHz$. At higher clock frequencies accuracy can degrade. For lower clock frequencies, the duty cycle limits can be extended so long as the minimum clock high time interval or minimum clock low time interval is no less than 275 ns.

Note 6: With an asynchronous start pulse, up to 8 clock periods may be required before the internal clock phases are proper to start the conversion process. The start request is internally latched, see Figure 2 and section 2.0.

Note 7: The \overline{CS} input is assumed to bracket the \overline{WR} strobe input and therefore timing is dependent on the \overline{WR} pulse width. An arbitrarily wide pulse width will hold the converter in a reset mode and the start of conversion is initiated by the low to high transition of the \overline{WR} pulse (see timing diagrams).


Note 8: None of these A/Ds requires a zero adjust (see section 2.5.1). To obtain zero code at other analog input voltages see section 2.5 and Figure 5.

Note 9: The $V_{REF/2}$ pin is the center point of a two-resistor divider connected from V_{CC} to ground. In all versions of the ADC0801, ADC0802, ADC0803, and ADC0805, and in the ADC0804LCJ, each resistor is typically 16 k Ω . In all versions of the ADC0804 except the ADC0804LCJ, each resistor is typically 2.2 k Ω .


Note 10: Human body model, 100 pF discharged through a 1.5 k Ω resistor.

Typical Performance Characteristics


Logic Input Threshold Voltage vs. Supply Voltage




Delay From Falling Edge of RD to Output Data Valid vs. Load Capacitance




CLK IN Schmitt Trip Levels vs. Supply Voltage




tCLK vs. Clock Capacitor




Full-Scale Error vs Conversion Time




Effect of Unadjusted Offset Error vs. VREF/2 Voltage




Output Current vs Temperature



Power Supply Current vs Temperature (Note 9)



Linearity Error at Low VREF/2 Voltages




TU/H/5671-2


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)

6800 Interface




Ratiometric with Full-Scale Adjust




Note: before using caps at V_{IN} or V_{REF/2}, see section 2.3.2 Input Bypass Capacitors.

Absolute with a 2.500V Reference




*For low power, see also LM395-2.5


Absolute with a 5V Reference



Zero-Shift and Span Adjust: 2V ≤ V_{IN} ≤ 5V



Span Adjust: 0V ≤ V_{IN} ≤ 3V




TL/H/5671-5




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)

Directly Converting a Low-Level Signal




A μP Interfaced Comparator




For $V_{IN(+)} > V_{IN(-)}$
Output = FF_{HEX}
For $V_{IN(+)} < V_{IN(-)}$
Output = 00_{HEX}

1 mV Resolution with μP Controlled Range




Digitizing a Current Flow



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Typical Applications (Continued)


Self-Clocking Multiple A/Ds



*Use a large R value to reduce loading at CLK R output.


IF MORE THAN 4 ADDITIONAL A/Ds USE A CMOS BUFFER (NOT 74C1)

External Clocking





$$100 \text{ kHz} \leq f_{\text{CLK}} \leq 1460 \text{ kHz}$$

Self-Clocking in Free-Running Mode




*After power-up, a momentary grounding of the WR input is needed to guarantee operation.

μ P Interface for Free-Running A/D




Operating with "Automotive" Ratimetric Transducers



* $V_{\text{IN}(-)} = 0.15 V_{\text{CC}}$
15% of $V_{\text{CC}} \leq V_{\text{XDR}} \leq 85\%$ of V_{CC}


Ratimetric with $V_{\text{REF}}/2$ Forced



TL/H/5671-7


Typical Applications (Continued)

μ P Compatible Differential-Input Comparator with Pre-Set V_{OS} (with or without Hysteresis)




*See Figure 5 to select R value
 $DB7 = "1"$ for $V_{IN}(+) > V_{IN}(-) + (V_{REF}/2)$
 Omit circuitry within the dotted area if hysteresis is not needed

Handling $\pm 10V$ Analog Inputs




*Beckman Instruments #694-3-R10K resistor array

Low-Cost, μ P Interfaced, Temperature-to-Digital Converter



μ P Interfaced Temperature-to-Digital Converter




*Circuit values shown are for $0^{\circ}C \leq T_A \leq +128^{\circ}C$
 **Can calibrate each sensor to allow easy replacement, then A/D can be calibrated with a pre-set input voltage.

TL/H/5671


Typical Applications (Continued)

Sampling an AC Input Signal




Note 1: Oversample whenever possible (keep $f_s > 2f(-60)$) to eliminate input frequency folding (aliasing) and to allow for the skirt response of the filter.
 Note 2: Consider the amplitude errors which are introduced within the passband of the filter.

70% Power Savings by Clock Gating



Power Savings by A/D and VREF Shutdown



*Use ADC0801, 02, 03 or 05 for lowest power consumption.
 Note: Logic inputs can be driven to V_{CC} with A/D supply at zero volts.
 Buffer prevents data bus from overdriving output of A/D when in shutdown mode.

TL/H/5671-11

Functional Description

1.0 UNDERSTANDING A/D ERROR SPECS

A perfect A/D transfer characteristic (staircase waveform) is shown in *Figure 1a*. The horizontal scale is analog input voltage and the particular points labeled are in steps of 1 LSB (19.53 mV with 2.5V tied to the $V_{REF}/2$ pin). The digital output codes that correspond to these inputs are shown as $D-1$, D , and $D+1$. For the perfect A/D, not only will center-value ($A-1$, A , $A+1$,) analog inputs produce the correct output digital codes, but also each riser (the transitions between adjacent output codes) will be located $\pm 1/2$ LSB away from each center-value. As shown, the risers are ideal and have no width. Correct digital output codes will be provided for a range of analog input voltages that extend $\pm 1/2$ LSB from the ideal center-values. Each tread (the range of analog input voltage that provides the same digital output code) is therefore 1 LSB wide.

Figure 1b shows a worst case error plot for the ADC0801. All center-valued inputs are guaranteed to produce the correct output codes and the adjacent risers are guaranteed to be no closer to the center-value points than $\pm 1/4$ LSB. In

other words, if we apply an analog input equal to the center-value $\pm 1/4$ LSB, we guarantee that the A/D will produce the correct digital code. The maximum range of the position of the code transition is indicated by the horizontal arrow and is guaranteed to be no more than $1/2$ LSB.

The error curve of *Figure 1c* shows a worst case error plot for the ADC0802. Here we guarantee that if we apply an analog input equal to the LSB analog voltage center-value the A/D will produce the correct digital code.

Next to each transfer function is shown the corresponding error plot. Many people may be more familiar with error plots than transfer functions. The analog input voltage to the A/D is provided by either a linear ramp or by the discrete output steps of a high-resolution DAC. Notice that the error is continuously displayed and includes the quantization uncertainty of the A/D. For example the error at point 1 of *Figure 1a* is $+1/2$ LSB because the digital code appeared $1/2$ LSB in advance of the center-value of the tread. The error plots always have a constant negative slope and the abrupt up-side steps are always 1 LSB in magnitude.




FIGURE 1. Clarifying the Error Specs of an A/D Converter

TL/H/5871-12

Functional Description (Continued)


2.0 FUNCTIONAL DESCRIPTION

The ADC0801 series contains a circuit equivalent of the 256R network. Analog switches are sequenced by successive approximation logic to match the analog difference input voltage $[V_{IN(+)} - V_{IN(-)}]$ to a corresponding tap on the R network. The most significant bit is tested first and after 8 comparisons (64 clock cycles) a digital 8-bit binary code (1111 1111 = full-scale) is transferred to an output latch and then an interrupt is asserted (INTR makes a high-to-low transition). A conversion in process can be interrupted by issuing a second start command. The device may be operated in the free-running mode by connecting INTR to the WR input with CS=0. To ensure start-up under all possible conditions, an external WR pulse is required during the first power-up cycle.

On the high-to-low transition of the WR input the internal SAR latches and the shift register stages are reset. As long as the CS input and WR input remain low, the A/D will remain in a reset state. Conversion will start from 1 to 8 clock periods after at least one of these inputs makes a low-to-high transition.

A functional diagram of the A/D converter is shown in Figure 2. All of the package pinouts are shown and the major logic control paths are drawn in heavier weight lines.

The converter is started by having CS and WR simultaneously low. This sets the start flip-flop (F/F) and the resulting "1" level resets the 8-bit shift register, resets the Interrupt (INTR) F/F and inputs a "1" to the D flop, F/F1, which is at the input end of the 8-bit shift register. Internal clock signals then transfer this "1" to the Q output of F/F1. The AND gate, G1, combines this "1" output with a clock signal to provide a reset signal to the start F/F. If the set signal is no longer present (either WR or CS is a "1") the start F/F is reset and the 8-bit shift register then can have the "1" clocked in, which starts the conversion process. If the set signal were to still be present, this reset pulse would have no effect (both outputs of the start F/F would momentarily be at a "1" level) and the 8-bit shift register would continue to be held in the reset mode. This logic therefore allows for wide CS and WR signals and the converter will start after at least one of these signals returns high and the internal clocks again provide a reset signal for the start F/F.



Note 1: CS shown twice for clarity.
 Note 2: SAR = Successive Approximation Register.

FIGURE 2. Block Diagram

Functional Description (Continued)

After the "1" is clocked through the 8-bit shift register (which completes the SAR search) it appears as the input to the D-type latch, LATCH 1. As soon as this "1" is output from the shift register, the AND gate, G2, causes the new digital word to transfer to the TRI-STATE output latches. When LATCH 1 is subsequently enabled, the Q output makes a high-to-low transition which causes the INTR F/F to set. An inverting buffer then supplies the $\overline{\text{INTR}}$ input signal.

Note that this $\overline{\text{SET}}$ control of the INTR F/F remains low for 8 of the external clock periods (as the internal clocks run at $1/8$ of the frequency of the external clock). If the data output is continuously enabled ($\overline{\text{CS}}$ and $\overline{\text{RD}}$ both held low), the $\overline{\text{INTR}}$ output will still signal the end of conversion (by a high-to-low transition), because the $\overline{\text{SET}}$ input can control the Q output of the INTR F/F even though the RESET input is constantly at a "1" level in this operating mode. This $\overline{\text{INTR}}$ output will therefore stay low for the duration of the SET signal, which is 8 periods of the external clock frequency (assuming the A/D is not started during this interval).

When operating in the free-running or continuous conversion mode ($\overline{\text{INTR}}$ pin tied to $\overline{\text{WR}}$ and $\overline{\text{CS}}$ wired low—see also section 2.8), the START F/F is SET by the high-to-low transition of the $\overline{\text{INTR}}$ signal. This resets the SHIFT REGISTER which causes the input to the D-type latch, LATCH 1, to go low. As the latch enable input is still present, the $\overline{\text{Q}}$ output will go high, which then allows the INTR F/F to be RESET. This reduces the width of the resulting $\overline{\text{INTR}}$ output pulse to only a few propagation delays (approximately 300 ns).

When data is to be read, the combination of both $\overline{\text{CS}}$ and $\overline{\text{RD}}$ being low will cause the INTR F/F to be reset and the TRI-STATE output latches will be enabled to provide the 8-bit digital outputs.

2.1 Digital Control Inputs

The digital control inputs ($\overline{\text{CS}}$, $\overline{\text{RD}}$, and $\overline{\text{WR}}$) meet standard T2L logic voltage levels. These signals have been renamed when compared to the standard A/D Start and Output Enable labels. In addition, these inputs are active low to allow an easy interface to microprocessor control busses. For non-microprocessor based applications, the $\overline{\text{CS}}$ input (pin 1) can be grounded and the standard A/D Start function is obtained by an active low pulse applied at the $\overline{\text{WR}}$ input (pin 3) and the Output Enable function is caused by an active low pulse at the $\overline{\text{RD}}$ input (pin 2).

2.2 Analog Differential Voltage Inputs and Common-Mode Rejection

This A/D has additional applications flexibility due to the analog differential voltage input. The $V_{\text{IN}}(-)$ input (pin 7) can be used to automatically subtract a fixed voltage value from the input reading (tare correction). This is also useful in 4 mA–20 mA current loop conversion. In addition, common-mode noise can be reduced by use of the differential input. The time interval between sampling $V_{\text{IN}}(+)$ and $V_{\text{IN}}(-)$ is $4 \cdot 1/2$ clock periods. The maximum error voltage due to this

slight time difference between the input voltage samples is given by:

$$\Delta V_e(\text{MAX}) = (V_p) (2\pi f_{\text{cm}}) \left(\frac{4.5}{f_{\text{CLK}}} \right)$$

where:

ΔV_e is the error voltage due to sampling delay

V_p is the peak value of the common-mode voltage

f_{cm} is the common-mode frequency

As an example, to keep this error to $1/4$ LSB (~ 5 mV) when operating with a 60 Hz common-mode frequency, f_{cm} , and using a 640 kHz A/D clock, f_{CLK} , would allow a peak value of the common-mode voltage, V_p , which is given by:

$$V_p = \frac{[\Delta V_e(\text{MAX})] (f_{\text{CLK}})}{(2\pi f_{\text{cm}}) (4.5)}$$

or

$$V_p = \frac{(5 \times 10^{-3}) (640 \times 10^3)}{(6.28) (60) (4.5)}$$

which gives

$$V_p \approx 1.9\text{V.}$$

The allowed range of analog input voltages usually places more severe restrictions on input common-mode noise levels.


An analog input voltage with a reduced span and a relatively large zero offset can be handled easily by making use of the differential input (see section 2.4 Reference Voltage).

2.3 Analog Inputs

2.3.1 Input Current

Normal Mode

Due to the internal switching action, displacement currents will flow at the analog inputs. This is due to on-chip stray capacitance to ground as shown in Figure 3.



$$r_{\text{ON}} \text{ of SW 1 and SW 2} = 5 \text{ k}\Omega$$

$$\tau = r_{\text{ON}} C_{\text{STRAY}} \approx 5 \text{ k}\Omega \times 12 \text{ pF} = 60 \text{ ns}$$

FIGURE 3. Analog Input Impedance

Functional Description (Continued)

The voltage on this capacitance is switched and will result in currents entering the $V_{IN}(+)$ input pin and leaving the $V_{IN}(-)$ input which will depend on the analog differential input voltage levels. These current transients occur at the leading edge of the internal clocks. They rapidly decay and *do not cause errors* as the on-chip comparator is strobed at the end of the clock period.

Fault Mode

If the voltage source applied to the $V_{IN}(+)$ or $V_{IN}(-)$ pin exceeds the allowed operating range of $V_{CC} + 50$ mV, large input currents can flow through a parasitic diode to the V_{CC} pin. If these currents can exceed the 1 mA max allowed spec, an external diode (1N914) should be added to bypass this current to the V_{CC} pin (with the current bypassed with this diode, the voltage at the $V_{IN}(+)$ pin can exceed the V_{CC} voltage by the forward voltage of this diode).

2.3.2 Input Bypass Capacitors

Bypass capacitors at the inputs will average these charges and cause a DC current to flow through the output resistances of the analog signal sources. This charge pumping action is worse for continuous conversions with the $V_{IN}(+)$ input voltage at full-scale. For continuous conversions with a 640 kHz clock frequency with the $V_{IN}(+)$ input at 5V, this DC current is at a maximum of approximately 5 μ A. Therefore, *bypass capacitors should not be used at the analog inputs or the $V_{REF}/2$ pin* for high resistance sources (> 1 k Ω). If input bypass capacitors are necessary for noise filtering and high source resistance is desirable to minimize capacitor size, the detrimental effects of the voltage drop across this input resistance, which is due to the average value of the input current, can be eliminated with a full-scale adjustment while the given source resistor and input bypass capacitor are both in place. This is possible because the average value of the input current is a precise linear function of the differential input voltage.

2.3.3 Input Source Resistance

Large values of source resistance where an input bypass capacitor is not used, *will not cause errors* as the input currents settle out prior to the comparison time. If a low pass filter is required in the system, use a low valued series resistor (≤ 1 k Ω) for a passive RC section or add an op amp RC active low pass filter. For low source resistance applications, (≤ 1 k Ω), a 0.1 μ F bypass capacitor at the inputs will prevent noise pickup due to series lead inductance of a long wire. A 100 Ω series resistor can be used to isolate this capacitor—both the R and C are placed outside the feedback loop—from the output of an op amp, if used.

2.3.4 Noise

The leads to the analog inputs (pin 6 and 7) should be kept as short as possible to minimize input noise coupling. Both noise and undesired digital clock coupling to these inputs can cause system errors. The source resistance for these inputs should, in general, be kept below 5 k Ω . Larger values of source resistance can cause undesired system noise pickup. Input bypass capacitors, placed from the analog inputs to ground, will eliminate system noise pickup but can create analog scale errors as these capacitors will average the transient input switching currents of the A/D (see section 2.3.1.). This scale error depends on both a large source

resistance and the use of an input bypass capacitor. This error can be eliminated by doing a full-scale adjustment of the A/D (adjust $V_{REF}/2$ for a proper full-scale reading—see section 2.5.2 on Full-Scale Adjustment) with the source resistance and input bypass capacitor in place.

2.4 Reference Voltage

2.4.1 Span Adjust

For maximum applications flexibility, these A/Ds have been designed to accommodate a 5 V_{DC} , 2.5 V_{DC} or an adjusted voltage reference. This has been achieved in the design of the IC as shown in Figure 4.





FIGURE 4. The $V_{REFERENCE}$ Design on the IC

Notice that the reference voltage for the IC is either $1/2$ of the voltage applied to the V_{CC} supply pin, or is equal to the voltage that is externally forced at the $V_{REF}/2$ pin. This allows for a ratiometric voltage reference using the V_{CC} supply, a 5 V_{DC} reference voltage can be used for the V_{CC} supply or a voltage less than 2.5 V_{DC} can be applied to the $V_{REF}/2$ input for increased application flexibility. The internal gain to the $V_{REF}/2$ input is 2, making the full-scale differential input voltage twice the voltage at pin 9.

An example of the use of an adjusted reference voltage is to accommodate a reduced span—or dynamic voltage range of the analog input voltage. If the analog input voltage were to range from 0.5 V_{DC} to 3.5 V_{DC} , instead of 0V to 5 V_{DC} , the span would be 3V as shown in Figure 5. With 0.5 V_{DC} applied to the $V_{IN}(-)$ pin to absorb the offset, the reference voltage can be made equal to $1/2$ of the 3V span or 1.5 V_{DC} . The A/D now will encode the $V_{IN}(+)$ signal from 0.5V to 3.5 V with the 0.5V input corresponding to zero and the 3.5 V_{DC} input corresponding to full-scale. The full 8 bits of resolution are therefore applied over this reduced analog input voltage range.

Functional Description (Continued)



TL/H/5671-18

FIGURE 5. Adapting the A/D Analog Input Voltages to Match an Arbitrary Input Signal Range

2.4.2 Reference Accuracy Requirements

The converter can be operated in a ratiometric mode or an absolute mode. In ratiometric converter applications, the magnitude of the reference voltage is a factor in both the output of the source transducer and the output of the A/D converter and therefore cancels out in the final digital output code. The ADC0805 is specified particularly for use in ratiometric applications with no adjustments required. In absolute conversion applications, both the initial value and the temperature stability of the reference voltage are important factors in the accuracy of the A/D converter. For $V_{REF}/2$ voltages of 2.4 V_{DC} nominal value, initial errors of ± 10 mV_{DC} will cause conversion errors of ± 1 LSB due to the gain of 2 of the $V_{REF}/2$ input. In reduced span applications, the initial value and the stability of the $V_{REF}/2$ input voltage become even more important. For example, if the span is reduced to 2.5V, the analog input LSB voltage value is correspondingly reduced from 20 mV (5V span) to 10 mV and 1 LSB at the $V_{REF}/2$ input becomes 5 mV. As can be seen, this reduces the allowed initial tolerance of the reference voltage and requires correspondingly less absolute change with temperature variations. Note that spans smaller than 2.5V place even tighter requirements on the initial accuracy and stability of the reference source.

In general, the magnitude of the reference voltage will require an initial adjustment. Errors due to an improper value of reference voltage appear as full-scale errors in the A/D transfer function. IC voltage regulators may be used for references if the ambient temperature changes are not excessive. The LM336B 2.5V IC reference diode (from National Semiconductor) has a temperature stability of 1.8 mV typ (6 mV max) over $0^{\circ}\text{C} \leq T_A \leq +70^{\circ}\text{C}$. Other temperature range parts are also available.

2.5 Errors and Reference Voltage Adjustments

2.5.1 Zero Error

The zero of the A/D does not require adjustment. If the minimum analog input voltage value, $V_{IN(MIN)}$, is not ground, a zero offset can be done. The converter can be made to output 0000 0000 digital code for this minimum input voltage by biasing the A/D $V_{IN}(-)$ input at this $V_{IN(MIN)}$ value (see Applications section). This utilizes the differential mode operation of the A/D.

The zero error of the A/D converter relates to the location of the first riser of the transfer function and can be measured by grounding the $V_{IN}(-)$ input and applying a small magnitude positive voltage to the $V_{IN}(+)$ input. Zero error is the difference between the actual DC input voltage that is necessary to just cause an output digital code transition from 0000 0000 to 0000 0001 and the ideal $\frac{1}{2}$ LSB value ($\frac{1}{2}$ LSB = 9.8 mV for $V_{REF}/2 = 2.500$ V_{DC}).

2.5.2 Full-Scale

The full-scale adjustment can be made by applying a differential input voltage that is $\frac{1}{2}$ LSB less than the desired analog full-scale voltage range and then adjusting the magnitude of the $V_{REF}/2$ input (pin 9 or the V_{CC} supply if pin 9 is not used) for a digital output code that is just changing from 1111 1110 to 1111 1111.

Functional Description (Continued)

2.5.3 Adjusting for an Arbitrary Analog Input Voltage Range

If the analog zero voltage of the A/D is shifted away from ground (for example, to accommodate an analog input signal that does not go to ground) this new zero reference should be properly adjusted first. A $V_{IN(+)}$ voltage that equals this desired zero reference plus $\frac{1}{2}$ LSB (where the LSB is calculated for the desired analog span, $1 \text{ LSB} = \text{analog span}/256$) is applied to pin 6 and the zero reference voltage at pin 7 should then be adjusted to just obtain the 00HEX to 01HEX code transition.

The full-scale adjustment should then be made (with the proper $V_{IN(-)}$ voltage applied) by forcing a voltage to the $V_{IN(+)}$ input which is given by:

$$V_{IN(+)} \text{ fs adj} = V_{MAX} - 1.5 \left[\frac{V_{MAX} - V_{MIN}}{256} \right]$$

where:

V_{MAX} = The high end of the analog input range

and

V_{MIN} = the low end (the offset zero) of the analog range. Both are ground referenced.)

The $V_{REF}/2$ (or V_{CC}) voltage is then adjusted to provide a code change from FEHEX to FFHEX. This completes the adjustment procedure.

2.6 Clocking Option

The clock for the A/D can be derived from the CPU clock or an external RC can be added to provide self-clocking. The CLK IN (pin 4) makes use of a Schmitt trigger as shown in Figure 6.




FIGURE 6. Self-Clocking the A/D

heavy capacitive or DC loading of the clock R pin should be avoided as this will disturb normal converter operation. Loads less than 50 pF, such as driving up to 7 A/D converter inputs from a single clock R pin of 1 converter, are allowed. For larger clock line loading, a CMOS or low power buffer or PNP input logic should be used to minimize loading on the clock R pin (do not use a standard TTL driver).

Restart During a Conversion

The A/D is restarted (\overline{CS} and \overline{WR} go low and return high) during a conversion, the converter is reset and a new conversion is started. The output data latch is not updated if the

conversion in process is not allowed to be completed, therefore the data of the previous conversion remains in this latch. The \overline{INTR} output simply remains at the "1" level.

2.8 Continuous Conversions

For operation in the free-running mode an initializing pulse should be used, following power-up, to ensure circuit operation. In this application, the \overline{CS} input is grounded and the \overline{WR} input is tied to the \overline{INTR} output. This \overline{WR} and \overline{INTR} node should be momentarily forced to logic low following a power-up cycle to guarantee operation.

2.9 Driving the Data Bus

This MOS A/D, like MOS microprocessors and memories, will require a bus driver when the total capacitance of the data bus gets large. Other circuitry, which is tied to the data bus, will add to the total capacitive loading, even in TRI-STATE (high impedance mode). Backplane bussing also greatly adds to the stray capacitance of the data bus.

There are some alternatives available to the designer to handle this problem. Basically, the capacitive loading of the data bus slows down the response time, even though DC specifications are still met. For systems operating with a relatively slow CPU clock frequency, more time is available in which to establish proper logic levels on the bus and therefore higher capacitive loads can be driven (see typical characteristics curves).

At higher CPU clock frequencies time can be extended for I/O reads (and/or writes) by inserting wait states (8080) or using clock extending circuits (6800).

Finally, if time is short and capacitive loading is high, external bus drivers must be used. These can be TRI-STATE buffers (low power Schottky such as the DM74LS240 series is recommended) or special higher drive current products which are designed as bus drivers. High current bipolar bus drivers with PNP inputs are recommended.

2.10 Power Supplies

Noise spikes on the V_{CC} supply line can cause conversion errors as the comparator will respond to this noise. A low inductance tantalum filter capacitor should be used close to the converter V_{CC} pin and values of 1 μF or greater are recommended. If an unregulated voltage is available in the system, a separate LM340LAZ-5.0, TO-92, 5V voltage regulator for the converter (and other analog circuitry) will greatly reduce digital noise on the V_{CC} supply.

2.11 Wiring and Hook-Up Precautions

Standard digital wire wrap sockets are not satisfactory for breadboarding this A/D converter. Sockets on PC boards can be used and all logic signal wires and leads should be grouped and kept as far away as possible from the analog signal leads. Exposed leads to the analog inputs can cause undesired digital noise and hum pickup, therefore shielded leads may be necessary in many applications.

Functional Description (Continued)





FIGURE 8. A/D Tester with Analog Error Output



TL/H/5671-19

FIGURE 9. Basic "Digital" A/D Tester


TABLE I. DECODING THE DIGITAL OUTPUT LEDs

| HEX | BINARY | FRACTIONAL BINARY VALUE FOR | | OUTPUT VOLTAGE CENTER VALUES WITH $V_{REF}/2 = 2.560 V_{DC}$ | |
|-----|---------|-----------------------------|----------|--|------------|
| | | MS GROUP | LS GROUP | VMS GROUP* | VLS GROUP* |
| F | 1 1 1 1 | 15/16 | 15/256 | 4.800 | 0.300 |
| E | 1 1 1 0 | 7/8 | 7/128 | 4.480 | 0.280 |
| D | 1 1 0 1 | 13/16 | 13/256 | 4.160 | 0.260 |
| C | 1 1 0 0 | 3/4 | 3/64 | 3.840 | 0.240 |
| B | 1 0 1 1 | 11/16 | 11/256 | 3.520 | 0.220 |
| A | 1 0 1 0 | 5/8 | 5/128 | 3.200 | 0.200 |
| 9 | 1 0 0 1 | 9/16 | 9/256 | 2.880 | 0.180 |
| 8 | 1 0 0 0 | 1/2 | 1/32 | 2/560 | 0.160 |
| 7 | 0 1 1 1 | 7/16 | 7/256 | 2.240 | 0.140 |
| 6 | 0 1 1 0 | 3/8 | 3/128 | 1.920 | 0.120 |
| 5 | 0 1 0 1 | 5/16 | 2/256 | 1.600 | 0.100 |
| 4 | 0 1 0 0 | 1/4 | 1/64 | 1/280 | 0.080 |
| 3 | 0 0 1 1 | 3/16 | 3/256 | 0.960 | 0.060 |
| 2 | 0 0 1 0 | 1/8 | 1/128 | 0.640 | 0.040 |
| 1 | 0 0 0 1 | 1/16 | 1/256 | 0.320 | 0.020 |
| 0 | 0 0 0 0 | | | 0 | 0 |

*Display Output = VMS Group + VLS Group

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Functional Description (Continued)



TL/H/5671-20

Note 1: *Pin numbers for the DP8228 system controller, others are INS8080A.

Note 2: Pin 23 of the INS8228 must be tied to +12V through a 1 k Ω resistor to generate the RST 7 instruction when an interrupt is acknowledged as required by the accompanying sample program.

FIGURE 10. ADC0801-INS8080A CPU Interface

SAMPLE PROGRAM FOR FIGURE 10 ADC0801-INS8080A CPU INTERFACE

```

0038  C3 00 03  RST 7:      JMP    LD DATA
      .
      .
0100  21 00 02  START:      LXI H 0200H      ; HL pair will point to
      .                    ; data storage locations
0103  31 00 04  RETURN:     LXI SP 0400H    ; Initialize stack pointer (Note 1)
0106  7D                    MOV A, L        ; Test # of bytes entered
0107  FE 0F                    CPI 0FH        ; If # = 16. JMP to
0109  CA 13 01                JZ CONT       ; user program
010C  D3 E0                    OUT E0H       ; Start A/D
010E  FB                    EI            ; Enable interrupt
010F  00                    LOOP:        NOP        ; Loop until end of
0110  C3 0F 01                JMP LOOP      ; conversion
0113  .                    CONT:          .
      .                    .
      .                    (User program to
      .                    process data)
      .                    .
      .                    .
0300  DB E0                    LD DATA:    IN E0 H        ; Load data into accumulator
0302  77                    MOV M, A     ; Store data
0303  23                    INX H       ; Increment storage pointer
0304  C3 03 01                JMP RETURN
    
```

Note 1: The stack pointer must be dimensioned because a RST 7 instruction pushes the PC onto the stack.

Note 2: All address used were arbitrarily chosen.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Functional Description (Continued)

The standard control bus signals of the 8080 (\overline{CS} , \overline{RD} and \overline{WR}) can be directly wired to the digital control inputs of the A/D and the bus timing requirements are met to allow both starting the converter and outputting the data onto the data bus. A bus driver should be used for larger microprocessor systems where the data bus leaves the PC board and/or must drive capacitive loads larger than 100 pF.


4.1.1 Sample 8080A CPU Interfacing Circuitry and Program

The following sample program and associated hardware shown in Figure 10 may be used to input data from the converter to the INS8080A CPU chip set (comprised of the INS8080A microprocessor, the INS8228 system controller and the INS8224 clock generator). For simplicity, the A/D is controlled as an I/O device, specifically an 8-bit bi-directional port located at an arbitrarily chosen port address, E0. The TRI-STATE output capability of the A/D eliminates the need for a peripheral interface device, however address decoding is still required to generate the appropriate \overline{CS} for the converter.

It is important to note that in systems where the A/D converter is 1-of-8 or less I/O mapped devices, no address-decoding circuitry is necessary. Each of the 8 address bits (A0 to A7) can be directly used as \overline{CS} inputs—one for each I/O device.

4.1.2 INS8048 Interface

The INS8048 interface technique with the ADC0801 series (see Figure 11) is simpler than the 8080A CPU interface. There are 24 I/O lines and three test input lines in the 8048. With these extra I/O lines available, one of the I/O lines (bit 0 of port 1) is used as the chip select signal to the A/D, thus eliminating the use of an external address decoder. Bus control signals \overline{RD} , \overline{WR} and \overline{INT} of the 8048 are tied directly to the A/D. The 16 converted data words are stored at on-chip RAM locations from 20 to 2F (Hex). The \overline{RD} and \overline{WR} signals are generated by reading from and writing into a dummy address, respectively. A sample interface program is shown below.



TL/H/5671-21

FIGURE 11. INS8048 Interface

SAMPLE PROGRAM FOR FIGURE 11 INS8048 INTERFACE

| | | | | |
|-------|---------|-----------|-----------|-----------------------------|
| 04 10 | | JMP | 10H | ; Program starts at addr 10 |
| | | ORG | 3H | |
| 04 50 | | JMP | 50H | ; Interrupt jump vector |
| | | ORG | 10H | ; Main program |
| 99 FE | | ANL | P1, #0FEH | ; Chip select |
| 81 | | MOVX | A, @R1 | ; Read in the 1st data |
| | | | | ; to reset the intr |
| 89 01 | START: | ORL | P1, #1 | ; Set port pin high |
| B8 20 | | MOV | R0, #20H | ; Data address |
| B9 FF | | MOV | R1, #0FFH | ; Dummy address |
| BA 10 | | MOV | R2, #10H | ; Counter for 16 bytes |
| 23 FF | AGAIN: | MOV | A, #0FFH | ; Set ACC for intr loop |
| 99 FE | | P1, #0FEH | | ; Send CS (bit 0 of P1) |
| 91 | | MOVX | @R1, A | ; Send WR out |
| 05 | | EN | I | ; Enable interrupt |
| 96 21 | LOOP: | JNZ | LOOP | ; Wait for interrupt |
| EA 1B | | DJNZ | R2, AGAIN | ; If 16 bytes are read |
| 00 | | NOP | | ; go to user's program |
| 00 | | NOP | | |
| | | ORG | 50H | |
| 81 | INDATA: | MOVX | A, @R1 | ; Input data, CS still low |
| A0 | | MOV | @R0, A | ; Store in memory |
| 18 | | INC | R0 | ; Increment storage counter |
| 89 01 | | ORL | P1, #1 | ; Reset CS signal |
| 27 | | CLR | A | ; Clear ACC to get out of |
| 93 | | RETR | | ; the interrupt loop |

Functional Description (Continued)

4.2 Interfacing the Z-80

The Z-80 control bus is slightly different from that of the 8080. General \overline{RD} and \overline{WR} strobes are provided and separate memory request, \overline{MREQ} , and I/O request, \overline{IORQ} , signals are used which have to be combined with the generalized strobes to provide the equivalent 8080 signals. An advantage of operating the A/D in I/O space with the Z-80 is that the CPU will automatically insert one wait state (the \overline{RD} and \overline{WR} strobes are extended one clock period) to allow more time for the I/O devices to respond. Logic to map the A/D in I/O space is shown in Figure 13.




FIGURE 13. Mapping the A/D as an I/O Device for Use with the Z-80 CPU

Additional I/O advantages exist as software DMA routines are available and use can be made of the output data transfer which exists on the upper 8 address lines (A8 to A15) during I/O input instructions. For example, MUX channel selection for the A/D can be accomplished with this operating mode.

4.3 Interfacing 6800 Microprocessor Derivatives (6502, etc.)

The control bus for the 6800 microprocessor derivatives does not use the \overline{RD} and \overline{WR} strobe signals. Instead it employs a single R/W line and additional timing, if needed, can be derived from the ϕ_2 clock. All I/O devices are memory mapped in the 6800 system, and a special signal, VMA, indicates that the current address is valid. Figure 14 shows an interface schematic where the A/D is memory mapped in the 6800 system. For simplicity, the \overline{CS} decoding is shown using $\frac{1}{2}$ DM8092. Note that in many 6800 systems, an al-

ready decoded $\overline{A5}$ line is brought out to the common bus at pin 21. This can be tied directly to the \overline{CS} pin of the A/D, provided that no other devices are addressed at HEX ADDR: 4XXX or 5XXX.

The following subroutine performs essentially the same function as in the case of the 8080A interface and it can be called from anywhere in the user's program.

In Figure 15 the ADC0801 series is interfaced to the M6800 microprocessor through (the arbitrarily chosen) Port B of the MC6820 or MC6821 Peripheral Interface Adapter, (PIA). Here the \overline{CS} pin of the A/D is grounded since the PIA is already memory mapped in the M6800 system and no \overline{CS} decoding is necessary. Also notice that the A/D output data lines are connected to the microprocessor bus under program control through the PIA and therefore the A/D \overline{RD} pin can be grounded.


A sample interface program equivalent to the previous one is shown below Figure 15. The PIA Data and Control Registers of Port B are located at HEX addresses 8006 and 8007, respectively.

5.0 GENERAL APPLICATIONS

The following applications show some interesting uses for the A/D. The fact that one particular microprocessor is used is not meant to be restrictive. Each of these application circuits would have its counterpart using any microprocessor that is desired.

5.1 Multiple ADC0801 Series to MC6800 CPU Interface

To transfer analog data from several channels to a single microprocessor system, a multiple converter scheme presents several advantages over the conventional multiplexer single-converter approach. With the ADC0801 series, the differential inputs allow individual span adjustment for each channel. Furthermore, all analog input channels are sensed simultaneously, which essentially divides the microprocessor's total system servicing time by the number of channels, since all conversions occur simultaneously. This scheme is shown in Figure 16.



Note 1: Numbers in parentheses refer to MC6800 CPU pin out.
 Note 2: Number or letters in brackets refer to standard M6800 system common bus code.

FIGURE 14. ADC0801-MC6800 CPU Interface

Functional Description (Continued)

```

SAMPLE PROGRAM FOR FIGURE 14 ADC0801-MC6800 CPU INTERFACE
0010 DF 36 DATAIN STX TEMP2 ; Save contents of X
0012 CE 00 2C LDX #002C ; Upon IRQ low CPU
0015 FF FF F8 STX $FFF8 ; jumps to 002C
0018 B7 50 00 STAA $5000 ; Start ADC0801
001B 0E CLI
001C 3E CONVRT WAI ; Wait for interrupt
001D DE 34 LDX TEMP1
001F 8C 02 0F CPX #020F ; Is final data stored?
0022 27 14 BEQ ENDP
0024 B7 50 00 STAA $5000 ; Restarts ADC0801
0027 08 INX
0028 DF 34 STX TEMP1
002A 20 F0 BRA CONVRT
002C DE 34 INTRPT LDX TEMP1
002E B6 50 00 LDAA $5000 ; Read data
0031 A7 00 STAA X ; Store it at X
0033 38 RTI
0034 02 00 TEMP1 FDB $0200 ; Starting address for
; data storage
0036 00 00 TEMP2 FDB $0000
0038 CE 02 00 ENDP LDX #0200 ; Reinitialize TEMP1
003B DF 34 STX TEMP1
003D DE 36 LDX TEMP2
003F 39 RTS ; Return from subroutine
; To user's program
    
```

Note 1: In order for the microprocessor to service subroutines and interrupts, the stack pointer must be dimensioned in the user's program.




FIGURE 15. ADC0801-MC6820 PIA Interface

TL/H/5671-25

Functional Description (Continued)

SAMPLE PROGRAM FOR FIGURE 15 ADC0801-MC6820 PIA INTERFACE

```

0010    CE 00 38    DATAIN    LDX    #0038    ; Upon  $\overline{IRQ}$  low CPU
0013    FF FF F8    STX    $FFF8    ; jumps to 0038
0016    B6 80 06    LDAA   PIAORB    ; Clear possible  $\overline{IRQ}$  flags
0019    4F          CLRA
001A    B7 80 07    STAA   PIACRB
001D    B7 80 06    STAA   PIAORB    ; Set Port B as input
0020    0E          CLI
0021    C6 34      LDAB   #34
0023    86 3D      LDAA   #3D
0025    F7 80 07    CONVRT   STAB   PIACRB    ; Starts ADC0801
0028    B7 80 07    STAA   PIACRB
002B    3E          WAI    ; Wait for interrupt
002C    DE 40      LDX    TEMP1
002E    8C 02 0F    CPX    $020F    ; Is final data stored?
0031    27 0F      BEQ    ENDP
0033    08          INX
0034    DF 40      STX    TEMP1
0036    20 ED      BRA    CONVRT
0038    DE 40      INTRPT   LDX    TEMP1
003A    B6 80 06    LDAA   PIAORB    ; Read data in
003D    A7 00      STAA   X          ; Store it at X
003F    3B          RTI
0040    02 00      TEMP1   FDB    $0200    ; Starting address for
                                ; data storage
0042    CE 02 00    ENDP    LDX    #0200    ; Reinitialize TEMP1
0045    DF 40      STX    TEMP1
0047    39          PIAORB   EQU    $8006    ; Return from subroutine
                                ; To user's program
                                PIACRB   EQU    $8007

```

The following schematic and sample subroutine (DATA IN) may be used to interface (up to) 8 ADC0801's directly to the MC6800 CPU. This scheme can easily be extended to allow the interface of more converters. In this configuration the converters are (arbitrarily) located at HEX address 5000 in the MC6800 memory space. To save components, the clock signal is derived from just one RC pair on the first converter. This output drives the other A/Ds.

All the converters are started simultaneously with a STORE instruction at HEX address 5000. Note that any other HEX address of the form 5XXX will be decoded by the circuit, pulling all the \overline{CS} inputs low. This can easily be avoided by using a more definitive address decoding scheme. All the interrupts are ORed together to insure that all A/Ds have completed their conversion before the microprocessor is interrupted.


The subroutine, DATA IN, may be called from anywhere in the user's program. Once called, this routine initializes the

CPU, starts all the converters simultaneously and waits for the interrupt signal. Upon receiving the interrupt, it reads the converters (from HEX addresses 5000 through 5007) and stores the data successively at (arbitrarily chosen) HEX addresses 0200 to 0207, before returning to the user's program. All CPU registers then recover the original data they had before servicing DATA IN.

5.2 Auto-Zeroed Differential Transducer Amplifier and A/D Converter

The differential inputs of the ADC0801 series eliminate the need to perform a differential to single ended conversion for a differential transducer. Thus, one op amp can be eliminated since the differential to single ended conversion is provided by the differential input of the ADC0801 series. In general, a transducer preamp is required to take advantage of the full A/D converter input dynamic range.

Functional Description (Continued)



Note 1: Numbers in parentheses refer to MC6800 CPU pin out.

Note 2: Numbers of letters in brackets refer to standard M6800 system common bus code.


TL/H/5671-26

FIGURE 16. Interfacing Multiple A/Ds in an MC6800 System

SAMPLE PROGRAM FOR FIGURE 16 INTERFACING MULTIPLE A/Ds IN AN MC6800 SYSTEM

| ADDRESS | HEX CODE | MNEMONICS | COMMENTS |
|---------|----------|--------------------|------------------------------|
| 0010 | DF 44 | DATAIN STX TEMP | ; Save Contents of X |
| 0012 | CE 00 2A | LDX #002A | ; Upon IRQ LOW CPU |
| 0015 | FF FF F8 | STX \$FFF8 | ; Jumps to 002A |
| 0018 | B7 50 00 | STAA \$5000 | ; Starts all A/D's |
| 001B | 0E | CLI | |
| 001C | 3E | WAI | ; Wait for interrupt |
| 001D | CE 50 00 | LDX #\$5000 | |
| 0020 | DF 40 | STX INDEXT1 | ; Reset both INDEXT |
| 0022 | CE 02 00 | LDX #0200 | ; 1 and 2 to starting |
| 0025 | DF 42 | STX INDEXT2 | ; addresses |
| 0027 | DE 44 | LDX TEMP | |
| 0029 | 39 | RTS | ; Return from subroutine |
| 002A | DE 40 | INTRPT LDX INDEXT1 | ; INDEXT1 -> X |
| 002C | AG 00 | LDAA X | ; Read data in from A/D at X |
| 002E | 08 | INX | ; Increment X by one |
| 002F | DF 40 | STX INDEXT1 | ; X -> INDEXT1 |
| 0031 | DE 42 | LDX INDEXT2 | ; INDEXT2 -> X |

Functional Description (Continued)



Note 1: $R2 = 49.5 R1$

Note 2: Switches are LMC13334 CMOS analog switches.

Note 3: The 9 resistors used in the auto-zero section can be $\pm 5\%$ tolerance.

FIGURE 17. Gain of 100 Differential Transducer Preamp




FIGURE 18. Microprocessor Interface Circuitry for Differential Preamp

TL/H/5671-27

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Functional Description (Continued)

SAMPLE PROGRAM FOR FIGURE 16 INTERFACING MULTIPLE A/Ds IN AN MC6800 SYSTEM

| ADDRESS | HEX CODE | MNEMONICS | COMMENTS |
|---------|----------|-------------------|-------------------------------------|
| 0033 | A7 00 | STAA X | ; Store data at X |
| 0035 | 8C 02 07 | CPX #0207 | ; Have all A/D's been read? |
| 0038 | 27 05 | BEQ RETURN | ; Yes: branch to RETURN |
| 003A | 08 | INX | ; No: increment X by one |
| 003B | DF 42 | STX INDEX2 | ; X → INDEX2 |
| 003D | 20 EB | BRA INTRPT | ; Branch to 002A |
| 003F | 3B | RETURN RTI | |
| 0040 | 50 00 | INDEX1 FDB \$5000 | ; Starting address for A/D |
| 0042 | 02 00 | INDEX2 FDB \$0200 | ; Starting address for data storage |
| 0044 | 00 00 | TEMP FDB \$0000 | |

Note 1: In order for the microprocessor to service subroutines and interrupts, the stack pointer must be dimensioned in the user's program.

For amplification of DC input signals, a major system error is the input offset voltage of the amplifiers used for the preamp. Figure 17 is a gain of 100 differential preamp whose offset voltage errors will be cancelled by a zeroing subroutine which is performed by the INS8080A microprocessor system. The total allowable input offset voltage error for this preamp is only 50 μV for 1/4 LSB error. This would obviously require very precise amplifiers. The expression for the differential output voltage of the preamp is:

$$V_O = \underbrace{[V_{IN(+)} - V_{IN(-)}]}_{\text{SIGNAL}} \underbrace{\left[1 + \frac{2R_2}{R_1} \right]}_{\text{GAIN}} + \underbrace{(V_{OS2} - V_{OS1} - V_{OS3} \pm I_X R_X)}_{\text{DC ERROR TERM}} \underbrace{\left(1 + \frac{2R_2}{R_1} \right)}_{\text{GAIN}}$$

where I_X is the current through resistor R_X . All of the offset error terms can be cancelled by making $\pm I_X R_X = V_{OS1} + V_{OS3} - V_{OS2}$. This is the principle of this auto-zeroing scheme.

The INS8080A uses the 3 I/O ports of an INS8255 Programmable Peripheral Interface (PPI) to control the auto zeroing and input data from the ADC0801 as shown in Figure 18. The PPI is programmed for basic I/O operation (mode 0) with Port A being an input port and Ports B and C being output ports. Two bits of Port C are used to alternately open or close the 2 switches at the input of the preamp. Switch

SW1 is closed to force the preamp's differential input to be zero during the zeroing subroutine and then opened and SW2 is then closed for conversion of the actual differential input signal. Using 2 switches in this manner eliminates concern for the ON resistance of the switches as they must conduct only the input bias current of the input amplifiers.

Output Port B is used as a successive approximation register by the 8080 and the binary scaled resistors in series with each output bit create a D/A converter. During the zeroing subroutine, the voltage at V_X increases or decreases as required to make the differential output voltage equal to zero. This is accomplished by ensuring that the voltage at the output of A1 is approximately 2.5V so that a logic "1" (5V) on any output of Port B will source current into node V_X thus raising the voltage at V_X and making the output differential more negative. Conversely, a logic "0" (0V) will pull current out of node V_X and decrease the voltage, causing the differential output to become more positive. For the resistor values shown, V_X can move ± 12 mV with a resolution of 50 μV, which will null the offset error term to 1/4 LSB of full-scale for the ADC0801. It is important that the voltage levels that drive the auto-zero resistors be constant. Also, for symmetry, a logic swing of 0V to 5V is convenient. To achieve this, a CMOS buffer is used for the logic output signals of Port B and this CMOS package is powered with a stable 5V source. Buffer amplifier A1 is necessary so that it can source or sink the D/A output current.

A flow chart for the zeroing subroutine is shown in *Figure 19*. It must be noted that the ADC0801 series will output an all zero code when it converts a negative input [$V_{IN(-)} \geq V_{IN(+)}$]. Also, a logic inversion exists as all of the I/O ports are buffered with inverting gates.

Basically, if the data read is zero, the differential output voltage is negative, so a bit in Port B is cleared to pull V_x more negative which will make the output more positive for the next conversion. If the data read is not zero, the output voltage is positive so a bit in Port B is set to make V_x more positive and the output more negative. This continues for 8 approximations and the differential output eventually converges to within 5 mV of zero.


The actual program is given in *Figure 20*. All addresses used are compatible with the BLC 80/10 microcomputer system. In particular:

- Port A and the ADC0801 are at port address E4
- Port B is at port address E5
- Port C is at port address E6
- PPI control word port is at port address E7
- Program Counter automatically goes to ADDR:3C3D upon acknowledgement of an interrupt from the ADC0801

5.3 Multiple A/D Converters in a Z-80 Interrupt Driven Mode

In data acquisition systems where more than one A/D converter (or other peripheral device) will be interrupting program execution of a microprocessor, there is obviously a need for the CPU to determine which device requires servicing. *Figure 21* and the accompanying software is a method of determining which of 7 ADC0801 converters has completed a conversion (INTR asserted) and is requesting an interrupt. This circuit allows starting the A/D converters in any sequence, but will input and store valid data from the converters with a priority sequence of A/D 1 being read first, A/D 2 second, etc., through A/D 7 which would have the lowest priority for data being read. Only the converters whose INT is asserted will be read.

The key to decoding circuitry is the DM74LS373, 8-bit D type flip-flop. When the Z-80 acknowledges the interrupt, the program is vectored to a data input Z-80 subroutine. This subroutine will read a peripheral status word from the DM74LS373 which contains the logic state of the INTR outputs of all the converters. Each converter which initiates an interrupt will place a logic "0" in a unique bit position in the status word and the subroutine will determine the identity of the converter and execute a data read. An identifier word (which indicates which A/D the data came from) is stored in the next sequential memory location above the location of the data so the program can keep track of the identity of the data entered.



TL/H/5671-28

FIGURE 19. Flow Chart for Auto-Zero Routine

```

3D00 3E90 MVI 90
3D02 D3E7 Out Control Port ; Program PPI
3D04 2601 MVI H 01 Auto-Zero Subroutine
3D06 7C MOV A, H
3D07 D3E6 OUT C ; Close SW1 open SW2
3D09 0680 MVI B 80 ; Initialize SAR bit pointer
3D0B 3E7F MVI A 7F ; Initialize SAR code
3D0D 4F MOV C, A Return
3D0E D3E5 OUT B ; Port B = SAR code
3D10 31AA3D LXI SP 3DAA Start ; Dimension stack pointer
3D13 D3E4 OUT A ; Start A/D
3D15 FB IE
3D16 00 NOP Loop ; Loop until INT asserted
3D17 C3163D JMP Loop
3D1A 7A MOV A, D Auto-Zero
3D1B C600 ADI 00
3D1D CA2D3D JZ Set C ; Test A/D output data for zero
3D20 78 MOV A, B Shift B
3D21 F600 ORI 00 ; Clear carry
3D23 1F RAR ; Shift "1" in B right one place
3D24 FE00 CPI 00 ; Is B zero? If yes last
3D26 CA373D JZ Done ; approximation has been made
3D29 47 MOV B, A
3D2A C3333D JMP New C
3D2D 79 MOV A, C Set C
3D2E B0 ORA B ; Set bit in C that is in same
3D2F 4F MOV C, A ; position as "1" in B
3D30 C3203D JMP Shift B
3D33 A9 XRA C New C ; Clear bit in C that is in
3D34 C30D3D JMP Return ; same position as "1" in B
3D37 47 MOV B, A Done ; then output new SAR code.
3D38 7C MOV A, H ; Open SW1, close SW2 then
3D39 EE03 XRI 03 ; proceed with program. Preamp
3D3B D3E6 OUT C ; is now zeroed.
3D3D
•
•
•
Normal
Program for processing
proper data values
3C3D DBE4 IN A Read A/D Subroutine ; Read A/D data
3C3F EEFF XRI FF ; Invert data
3C41 57 MOV D, A
3C42 78 MOV A, B ; Is B Reg = 0? If not stay
3C43 E6FF ANI FF ; in auto zero subroutine
3C45 C21A3D JNZ Auto-Zero
3C48 C33D3D JMP Normal
    
```

Note: All numerical values are hexadecimal representations.

FIGURE 20. Software for Auto-Zeroed Differential A/D

5.3 Multiple A/D Converters In a Z-80® Interrupt Driven Mode (Continued)


The following notes apply:

- 1) It is assumed that the CPU automatically performs a RST 7 instruction when a valid interrupt is acknowledged (CPU is in interrupt mode 1). Hence, the subroutine starting address of X0038.
- 2) The address bus from the Z-80 and the data bus to the Z-80 are assumed to be inverted by bus drivers.
- 3) A/D data and identifying words will be stored in sequential memory locations starting at the arbitrarily chosen address X 3E00.
- 4) The stack pointer must be dimensioned in the main program as the RST 7 instruction automatically pushes the PC onto the stack and the subroutine uses an additional 6 stack addresses.

5) The peripherals of concern are mapped into I/O space with the following port assignments:

| HEX PORT ADDRESS | PERIPHERAL |
|------------------|---------------------------|
| 00 | -MM74C374 8-bit flip-flop |
| 01 | A/D 1 |
| 02 | A/D 2 |
| 03 | A/D 3 |
| 04 | A/D 4 |
| 05 | A/D 5 |
| 06 | A/D 6 |
| 07 | A/D 7 |

This port address also serves as the A/D identifying word in the program.



TL/H/5671-29

FIGURE 21. Multiple A/Ds with Z-80 Type Microprocessor
 INTERRUPT SERVICING SUBROUTINE

| LOC | OBJ CODE | SOURCE STATEMENT | COMMENT |
|------|----------|------------------|--|
| 0038 | E5 | PUSH HL | ; Save contents of all registers affected by |
| 0039 | C5 | PUSH BC | ; this subroutine. |
| 003A | F5 | PUSH AF | ; Assumed INT mode 1 earlier set. |
| 003B | 21 00 3E | LD (HL), X3E00 | ; Initialize memory pointer where data will be stored. |
| 003E | 0E 01 | LD C, X01 | ; C register will be port ADDR of A/D converters. |
| 0040 | D3 00 | OUT X00, A | ; Load peripheral status word into 8-bit latch. |
| 0042 | DB 00 | IN A, X00 | ; Load status word into accumulator. |
| 0044 | 47 | LD B, A | ; Save the status word. |
| 0045 | 79 | LD A, C | ; Test to see if the status of all A/D's have |
| 0046 | FE 08 | CP, X08 | ; been checked. If so, exit subroutine |
| 0048 | CA 60 00 | JPZ, DONE | |
| 004B | 78 | LD A, B | ; Test a single bit in status word by looking for |
| 004C | 1F | RRA | ; a "1" to be rotated into the CARRY (an INT |
| 004D | 47 | LD B, A | ; is loaded as a "1"). If CARRY is set then load |
| 004E | DA 5500 | JPC, LOAD | ; contents of A/D at port ADDR in C register. |
| 0051 | 0C | INC C | ; If CARRY is not set, increment C register to point |
| 0052 | C3 4500 | JP, TEST | ; to next A/D, then test next bit in status word. |
| 0055 | ED 78 | LOAD IN A, (C) | ; Read data from interrupting A/D and invert |
| 0057 | EE FF | XOR FF | ; the data. |
| 0059 | 77 | LD (HL), A | ; Store the data |
| 005A | 2C | INCL | |
| 005B | 71 | LD (HL), C | ; Store A/D identifier (A/D port ADDR). |
| 005C | 2C | INCL | |
| 005D | C3 51 00 | JP, NEXT | ; Test next bit in status word. |
| 0060 | F1 | DONE POP AF | ; Re-establish all registers as they were |
| 0061 | C1 | POP BC | ; before the interrupt. |
| 0062 | E1 | POP HL | |
| 0063 | C9 | RET | ; Return to original program |


Ordering Information

| TEMP RANGE | | 0°C TO 70°C | 0°C TO 70°C | 0°C TO 70°C | -40°C TO +85°C |
|-----------------|--------------------|--------------------|-------------------|-----------------|----------------|
| ERROR | ± ¼ Bit Adjusted | | | | ADC0801LCN |
| | ± ½ Bit Unadjusted | ADC0802LCWM | ADC0802LCV | | ADC0802LCN |
| | ± ½ Bit Adjusted | ADC0803LCWM | ADC0803LCV | | ADC0803LCN |
| | ± 1Bit Unadjusted | ADC0804LCWM | ADC0804LCV | ADC0804LCN | ADC0805LCN |
| PACKAGE OUTLINE | | M20B—Small Outline | V20A—Chip Carrier | N20A—Molded DIP | |


| TEMP RANGE | | -40°C TO +85°C | -55°C TO +125°C |
|-----------------|--------------------|-----------------|-----------------|
| ERROR | ± ¼ Bit Adjusted | ADC0801LCJ | ADC0801LJ |
| | ± ½ Bit Unadjusted | ADC0802LCJ | ADC0802LJ |
| | ± ½ Bit Adjusted | ADC0803LCJ | |
| | ± 1Bit Unadjusted | ADC0804LCJ | |
| PACKAGE OUTLINE | | J20A—Cavity DIP | J20A—Cavity DIP |

Connection Diagrams

ADC080X
Dual-In-Line and Small Outline (SO) Packages



ADC080X
Molded Chip Carrier (PCC) Package



TL/H/5671-30

TL/H/5671-32

See Ordering Information

3

กิตติกรรมประกาศ

ขอขอบพระคุณ อ. ดลชัย สุขเจริญผล เป็นอย่างสูงที่ได้ให้คำแนะนำปรึกษาในเรื่องต่าง ๆ แก่ คณะผู้จัดทำ และขอขอบคุณ รุ่งพี ที่ได้ให้คำแนะนำปรึกษาทางด้าน SOFTWARE และขอขอบคุณ เพื่อนๆ ทุกคนที่ได้ช่วยเหลือ และให้กำลังใจในการทำวิทยานิพนธ์นี้ จนสำเร็จลุล่วงไปได้ด้วยดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. ยืน กุ์วรวรรณ, " เทคโนโลยี ฮาร์ดแวร์ IBM PC " ,บริษัท ซีเอ็ด ยูเคชั่น จำกัด, 2533
2. กฤษดา วิศวชีรานนท์, " เรียน/เล่น/ใช้ ไอซีดีจิตอล " ,บริษัท ซีเอ็ด ยูเคชั่น จำกัด, 2532
3. เกรียงไกร จันทรา, " เครื่องบันทึกข้อมูลอัตโนมัติ " ,วารสารเซมิคอนดักเตอร์ อิเล็กทรอนิกส์ ฉบับที่ 96 เดือนตุลาคม-พฤษภาคม, 2532
4. เอกชัย สันกำแพง, " วงจรแปลง RS-232 เป็น RS-422 " ,วารสารเซมิคอนดักเตอร์ อิเล็กทรอนิกส์ ฉบับที่ 115 เดือนมีนาคม-เมษายน, 2535
5. วิวัฒน์ ศิวะบวร, พรชัย จักรขำรงค์, จิรศักดิ์ ชัยวิริยะกุล, " การประยุกต์ใช้งานภาษาซี " ,บริษัท ซีเอ็ด ยูเคชั่น จำกัด, 2535
6. ดร.วิทยา วัชรวิทยากุล, " ภาษาและการโปรแกรมซี " ,บริษัท ซีเอ็ด ยูเคชั่น จำกัด, 2535
7. Ben Ezzell, " Graphics Programming in Turbo C 2.0 " ,บริษัท ซีเอ็ด ยูเคชั่น จำกัด, 1988
8. LEON A. WORTMAN, THOMAS O. SIDEBOTTOM, " THE C PROGRAMMING TUTOR " ,1987