



เครื่องมือวัดและเลือกอุณหภูมิ 16 ช่อง  
16 Channel Scanning Temperature



นายเมธี ตวีตรง  
นายประพหลยา กฤษร ฒ. อยุชยา

ปริญญานิพนธ์นี้ เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาตรีอุตสาหกรรมศาสตรบัณฑิต  
สาขาวิชาเทคโนโลยีการวัดคุมทางอุตสาหกรรม  
วิชาเทคโนโลยีการวัดคุมทางอุตสาหกรรม คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2535

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

032583

ภาควิชาเทคโนโลยีการวัดคุมทางอุตสาหกรรม  
คณะวิชาวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง

เครื่องมือวัดและเลือกอุณหภูมิ 16 ช่อง  
16 Channel Scanning Temperature

ผู้จัดทำ

นาย เมธี ตวีตรง

34161123

นาย ประพลชา

กฤษร ฅ.อชชยา

34161216

อาจารย์ที่ปรึกษา



อ.วิทยา ทิพย์สุวรรณพร

## บทคัดย่อ

ปริญญาานิพนธ์ฉบับนี้เป็นเนื้อหาศาสตร์การวัดและการควบคุมอุณหภูมิ ซึ่งเป็น การนำไปประยุกต์ใช้งานเกี่ยวกับการวัดอุณหภูมิ ในโรงงานอุตสาหกรรม และเป็นการ เสนอเทคนิคในการใช้ และเนื้อหาที่สำคัญ เพื่อให้เข้าใจเกี่ยวกับระบบการวัดอุณหภูมิได้ ดียิ่งขึ้นนำเสนอการไปใช้งานของตัวตรวจจับอุณหภูมิ (Termo-cuple) แต่ละชนิด ซึ่ง สามารถวัดได้เป็นแรงเคลื่อนไฟฟ้าต่ำๆ (low voltage) นำมาเปลี่ยนเป็นอุณหภูมิโดย ใช้วิธีทางอิเล็กทรอนิกส์ และคอมพิวเตอร์ ซึ่งจะทำให้ได้ผลของอุณหภูมิที่ต้องการวัดรวด เร็วและชัดเจน

ส่วนที่เสริมเพิ่มเข้ามาเพื่อให้สามารถวัดได้ 16 ช่อง โดยแต่ละช่องเป็น อิสระต่อกัน สามารถแสดงผลได้ครบ 16 ช่อง

## ABSTRACT

This thesis is a fraction of measuring and controlling temperature which is used to apply in a work concerning about measuring temperature in industrial factory. This thesis presents technique for using and important items for better understanding in measuring temperature system. Application of these is used with thermocouple which can measure in form of low voltage and then can be changed into temperature by electronic and computer methods. The result of measured temperature obtained from these methods is more clear and corrected.

In addition, these can measure 16 channels. Which each channel is independent each others. Then result can be show 16 channels.

## สารบัญ

### บทคัดย่อ

### ABSTRACT

บทที่ 1 จุดมุ่งหมายของปริญญาานิพนธ์.....	1
1.1 บทนำ.....	1
1.2 จุดมุ่งหมายของปริญญาานิพนธ์.....	1
บทที่ 2 โครงสร้างและระบบบัสของเครื่องไอบีเอ็ม.....	2
2.1 ไอบีเอ็มพีซี.....	2
2.2 โครงสร้างของไอบีเอ็มพีซี.....	3
2.3 ไอบีเอ็มพีซีเอ็กซ์ที.....	4
2.4 รายละเอียดของไอบีเอ็มพีซีเอ็กซ์ที.....	5
2.5 โครงสร้างของไมโครคอมพิวเตอร์.....	6
2.6 ไดอะแกรมของระบบ IBM PC XT .....	7
2.7 โครงสร้างของเมนบอร์ด.....	9
2.8 ไมโครโปรเซสเซอร์ 8088.....	11
2.9 8284 ไอบีเอ็มพีซีเอ็กซ์ที.....	14
2.10 ไอบีเอ็มพีซีเอ็กซ์ที.....	15
2.11 การเชื่อมต่อ 8255 บนเมนบอร์ด.....	17
2.12 ไอบีเอ็มพีซีเอ็กซ์ที.....	19
2.13 โครงสร้างหน่วยความจำ.....	20
2.14 การจัดโครงสร้างบัสบนไมโครโปรเซสเซอร์.....	21
2.15 SOFTWARE ของไอบีเอ็มพีซี.....	26
2.16 ระบบควบคุมการทำงาน.....	26
2.17 ภาษาทางโปรแกรม.....	27
2.18 โปรแกรมการประยุกต์.....	28

บทที่ 3	8253 PROGRAMMABLE INTERVAL TIMER.....	29
3.1	การทำงานของ 8253.....	29
3.2	บล็อกไดอะแกรมของ 8253.....	30
3.3	สายสัญญาณ CLOCK, GATE และ OUT.....	32
3.4	รีจิสเตอร์ภายในของ 8253.....	33
3.5	การโปรแกรม 8253.....	35
3.6	การเลือกโหมดการทำงานของ 8253.....	38
3.6.1	โหมด 0.....	38
3.6.2	โหมด 1.....	40
3.6.3	โหมด 2.....	42
3.6.4	โหมด 3.....	44
3.6.5	โหมด 4.....	44
3.6.6	โหมด 5.....	45
3.7	การใช้งานขา GATE INPUT.....	46
3.8	การอ่านค่าภายในเคาน์เตอร์ขณะมีการนับ.....	46
3.8.1	ใช้โหมดการแลทซ์.....	46
3.8.2	ใช้วงจรถ่ายนอก.....	48
3.9	คำสั่งควบคุมที่ใช้.....	48
บทที่ 4	การเปลี่ยนอนาลอกเป็นดิจิตอล.....	51
4.1	SUCCESSIVE APPROXIMATION A/D.....	51
4.2	INTEGRATION.....	54
4.2.1	DUAL SLOPE INTERGRATION.....	54
4.2.2	SINGLE RAMP หรือ V/F.....	56
4.3	BINARY RAMP OR SERVO.....	57
4.4	PARALLEL.....	58
บทที่ 5	DATA ACQUISITION SYSTEM.....	60
5.1	SINGLE CHANNEL SYSTEM.....	60

5.2	SAMPLE&HOLD CIRCUITS.....	61
5.3	MULTICHANNEL SYSTEMS.....	63
5.4	ANALOG MULTIPLEXING.....	64
5.5	PARALLEL CONVERSION.....	65
บทที่ 6	INSTRUMENTATION AMPLIFIER และ TRANSDUCER.....	67
6.1	วงจร DIFFERENTIAL AMPLIFIER.....	67
6.2	COMMON MODE VOLTAGE.....	68
6.3	การสร้างวงจร MEASUREMENT โดยใช้ DIFFERENTIAL AMPLIFIER.....	69
6.4	การปรับปรุงวงจร DIFFERENTIAL AMP.....	70
6.5	INSTRUMENTATION AMPLIFIER.....	72
6.6	การอ้างอิงแรงดันเอาต์พุต.....	73
6.7	THERMOCOUPLE TYPE K.....	74
6.8	REFERENCE JUNCTION.....	78
6.9	วิธีชดเชยอุณหภูมิด้วย SOFTWARE.....	81
6.9.1	วัดค่า $R_t$ .....	81
6.9.2	วัดแรงดัน $V$ .....	82
6.10	วิธีชดเชยอุณหภูมิด้วยวงจรไฟฟ้า.....	82
6.11	วงจรวัดอุณหภูมิ TYPE K.....	85
บทที่ 7	การออกแบบวงจรใช้งาน.....	87
7.1	I/O MAP ใน IBM PC.....	87
7.2	TIMING DIAGRAM.....	88
7.3	วงจร BUS BUFFER และการ DECODING.....	92
7.4	วงจร COUNTERS.....	92
7.5	PROGRAMMABLE TIMER.....	96
7.6	การออกแบบ 8253 TIMER/COUNTER.....	98
7.7	การออกแบบวงจร ANALOG TO DIGITAL.....	99

บทที่ 8 การทดลองและการออกแบบ PCB.....	103
8.1 8253 TIMER.....	103
8.2 ANALOG TO DIGITAL CONVERTER.....	104
8.3 INSTRUMENTATION AMPLIFIER.....	106
8.4 การออกแบบ PCB .....	107
8.5 โปรแกรมที่ใช้ในโครงการ.....	115
บทที่ 9 บทสรุปและข้อเสนอแนะ.....	133

กิตติกรรมประกาศ

เอกสารอ้างอิง

ภาคผนวก



## บทที่ 1

### ความมุ่งหมายของปริิญยานิพนธ์

#### 1.1 บทนำ

ในปัจจุบัน ระบบรับสัญญาณโดยใช้คอมพิวเตอร์มีบทบาทมากในการพัฒนาอุตสาหกรรมหลายๆด้าน และมีการประยุกต์ใช้งานกันอย่างกว้างขวาง จึงจำเป็นอย่างยิ่งที่สมควรจะศึกษาเกี่ยวกับการทำงานของ การ์ดรับสัญญาณ และการติดต่อ (INTERFACE) ของการ์ดรับสัญญาณกับคอมพิวเตอร์ เพื่อการนำไปใช้งานให้เป็นประโยชน์ และมีประสิทธิภาพมากที่สุด ในปริิญยานิพนธ์เล่มนี้ จะนำเอา การ์ดรับสัญญาณ 16 ช่อง มาต่อเพิ่มเติมให้กับเครื่องคอมพิวเตอร์ตระกูลไอบีเอ็ม จึงเป็นการประยุกต์การใช้งานอีกแบบหนึ่ง

#### 1.2 จุดมุ่งหมายของปริิญยานิพนธ์

1.2.1 เพื่อศึกษาถึงองค์ประกอบและโครงสร้างของ ไมโครคอมพิวเตอร์ตระกูลไอบีเอ็ม

1.2.2 เพื่อศึกษาถึงการอินเตอร์เฟสระหว่าง การ์ดรับสัญญาณ กับคอมพิวเตอร์

1.2.3 เพื่อศึกษาการทำงานและควบคุม 8253 PROGRAMMABLE INTERVAL TIMER

1.2.4 เพื่อศึกษาการออกแบบ INSTRUMENT AMPLIFIER

1.2.5 เพื่อศึกษาการเขียนโปรแกรมในการควบคุม การ์ดรับสัญญาณให้ทำงานได้

1.2.6 เพื่อนำโครงการไปประยุกต์ใช้ในโรงงานอุตสาหกรรมได้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### โครงสร้างและระบบบัสของเครื่องไอบีเอ็ม พีซี

#### 2.1 ไอบีเอ็มพีซี

ไอบีเอ็มพีซีเป็นเครื่องที่ได้ออกสู่ตลาดเป็นเครื่องแรกในเดือนสิงหาคม พ.ศ. 2524 และในเวลาเพียงไม่กี่เดือนไมโครคอมพิวเตอร์ไอบีเอ็มนี้ก็แพร่หลายอย่างรวดเร็ว มีการพัฒนาซอฟต์แวร์มากมาย และที่สำคัญคือ โครงสร้างของไอบีเอ็มพีซี มีความอ่อนตัวที่จะประยุกต์ใช้งานได้อย่างกว้างขวางจนทำให้การใช้งานไมโครคอมพิวเตอร์ก้าวหน้าขึ้นอย่างรวดเร็ว ตลอดจนมีผู้พัฒนาโปรแกรมประกอบได้อย่างเต็มที่



เอกสารนี้เป็นเอกสารที่สงวนไว้รูปที่ 2.1 ใช้ไมโครคอมพิวเตอร์ไอบีเอ็มพีซีนำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## 2.2 โครงสร้างของไอพีเอ็มพีซี

ขนาด	5 1/2 * 20 * 16 นิ้ว มีน้ำหนัก 25 ปอนด์
คุณสมบัติทางฮาร์ดแวร์	ไมโครโปรเซสเซอร์ อินเทล 8088
สัญญาณนาฬิกา	4.77 เมกะเฮิรตซ์
โปรเซสเซอร์ทางคณิตศาสตร์	8087 (มีชอกเกตว่าง)
หน่วยความจำ	รวม 40 กิโลไบต์ แรม 256 กิโลไบต์ขยายถึง 640 กิโลไบต์
คีย์บอร์ด	83 คีย์ มี 10 ฟังก์ชันคีย์ และคีย์ตัวเลข แยกเป็นคีย์บอร์ด แยกจากตัวเครื่องได้สาย ยาว 6 ฟุต คีย์ปรับเอนได้
หน่วยความจำสำรอง	ฟลอปปีดิสก์ขนาด 5 1/4 นิ้ว 2 ตัว ขนาด ความจุแบบสองหน้า 360 กิโลไบต์ มีช่อง เสียบเพิ่มต่อ (EXPANSION SLOT) 5 ช่อง 1 ช่องใช้สำหรับดิสก์ไดรฟ์
ซอฟต์แวร์ใน ROM	โปรแกรมตรวจสอบเครื่องเบสิคใช้กับ คาสเซ็ตต์
ฮาร์ดแวร์ประกอบเพื่อเลือก	การ์ดขยายหน่วยความจำ 64/256 กิโลไบต์ มอนิเตอร์โมโนโครม การ์ดควบคุมมอนิเตอร์โมโนโครมและเครื่อง พิมพ์ การ์ดควบคุมมอนิเตอร์สี การ์ดควบคุมระบบสื่อสารข้อมูลแบบบอซิงโครนัส โปรเซสเซอร์คณิตศาสตร์ 8087 เครื่องเล่นฮาร์ดดิสก์และการ์ดควบคุมฮาร์ด ดิสก์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.3 ไอพีเอ็มพีซีเอ็กซ์ที

หลังจากที่มีผู้ใช้งานเพิ่มมากขึ้น ความต้องการในการขยายหน่วยความจำสำรองให้มากขึ้น และทำงานได้เร็วขึ้นก็มีมากขึ้น ไอพีเอ็มจึงได้ปรับปรุงเครื่องไมโครคอมพิวเตอร์ และปรับปรุงระบบซอฟต์แวร์ โดยเฉพาะไมโครซอฟต์แวร์ได้รับการปรับปรุงรุ่นของ PC DOS เป็นรุ่น 2.1 เพื่อสร้างระบบไดเรกเตอร์ เป็นแบบโครงสร้างที่สนับสนุนการใช้กับฮาร์ดดิสต์ ส่วนระบบฮาร์ดแวร์ก็ได้ขยายเพิ่มสล็อตเชื่อมต่อเป็น 8 สล็อต



รูปที่ 2.2 ไมโครคอมพิวเตอร์พีซีเอ็กซ์ที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในการเรียนการสอนเท่านั้น ไม่ให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## 2.4 รายละเอียดของไอพีเอ็มพีซีเป็นดังนี้

ขนาด	5 1/2 * 20 * 15 นิ้ว	หน้า 32 ปอนด์
อุปกรณ์ฮาร์ดแวร์	ไมโครโปรเซสเซอร์	อินเทล 8088
	โปรเซสเซอร์ร่วม	อินเทล 8087
สัญญาณนาฬิกา	4.77	เมกะเฮิรตซ์
ขนาดหน่วยความจำ	รวม 40 กิโลไบต์	
	แรม 256 กิโลไบต์	ขยายได้ถึง 640 กิโลไบต์
คีย์บอร์ด	83 คีย์ มี 10 ฟังก์ชันคีย์และคีย์ตัวเลขแยก	ต่างหากเป็นคีย์บอร์ดแยกจากตัวเครื่องได้
	สายยาว 6 ฟุต	คีย์ปรับเอนได้
หน่วยความจำสำรอง	มีฮาร์ดดิสค์ 10 เมกะไบต์	และฟลอปปีดิสค์
	แบบสองหน้า ความจุ 360 กิโลไบต์	
ช่องขยาย	มีสล롯 8 สล็อต ใช้ 3 สล็อตสำหรับการ์ด	
	ควบคุมฟลอปปีดิสค์ ควบคุมจอภาพ และการ์ด	
	ควบคุมการสื่อสารข้อมูลแบบบอซิงโครนัส	
ซอฟต์แวร์ใน ROM	มีไบออสโปรแกรมตรวจสอบระบบและเบสิค	
ฮาร์ดแวร์ประกอบเพื่อเลือก	การ์ดขยายหน่วยความจำ 64/256 กิโลไบต์	
	มอนิเตอร์โมโนโครม	
	การ์ดควบคุมมอร์นิเตอร์โมโนโครมและเครื่องพิมพ์	
	การ์ดควบคุมมอร์นิเตอร์สี	
	โปรเซสเซอร์คณิตศาสตร์ 8087	
	เครื่องพิมพ์	
	มอร์นิเตอร์สี	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## 2.5 โครงสร้างของไมโครคอมพิวเตอร์

โครงสร้างของไมโครคอมพิวเตอร์ ประกอบด้วยชิ้นส่วนอิเล็กทรอนิกส์หลายๆชิ้นประกอบรวมกัน โครงสร้างพื้นฐานจากภายนอกเป็นระบบจะประกอบ ดังรูป 2.3



รูปที่ 2.3 โครงสร้างระบบของไมโครคอมพิวเตอร์ไอบีเอ็ม

ไมโครคอมพิวเตอร์ไอบีเอ็มหรือกลุ่มที่คล้ายกัน จะประกอบด้วย คีย์บอร์ดต่อเข้ากับหน่วยประมวลผล (SYSTEM UNIT) โดยมีอุปกรณ์เก็บข้อมูลสำรองที่เป็นฮาร์ดดิสก์ หรือฟลอปปีดิสก์ต่อพ่วงอยู่ด้วย สำหรับการเชื่อมโยงกับจอแสดงผลนั้นจะใช้จอแบบโมโนโครมหรือจอสีก็ได้ หรือจะใช้พร้อมกันทั้งสองจอก็ได้ สำหรับเครื่องพิมพ์ที่ใช้จะต่อผ่านเข้าหาระบบด้วยเคเบิลแบบขนาน ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4 แสดงการต่อเป็นระบบไมโครคอมพิวเตอร์

2.6 ไดอะแกรมของระบบไอพีเอ็มพีซีเอ็กซ์ที

ระบบไมโครคอมพิวเตอร์ไอพีเอ็มพีซีเอ็กซ์ที จะประกอบด้วย เมนบอร์ดที่มีสล็อตเชื่อมโยงกับแผ่นวงจรรีเลย์ทรอนิกส์ที่จะนำมาต่อเชื่อมได้อีก 8 ช่อง บนเมนบอร์ดนี้จะรับแหล่งจ่ายไฟเลี้ยงจากเพาเวอร์ซัพพลาย ซึ่งโดยทั่วไปจะใช้ขนาดไม่น้อยกว่า 150 วัตต์ บนเมนบอร์ดยังเชื่อมต่อกับลำโพงเพื่อกำเนิดเสียง






### 2.7 โครงสร้างของเมนบอร์ด

ไอพีเอ็มเอ็กซ์ที่ใช้ไอซีมาตรฐานที่สามารถหาซื้อมาได้ทั้งหมดโดยเริ่มจากซีพียูที่ใช้ไมโครโปรเซสเซอร์ 8088 ส่วนวงจรรวมอื่นๆ ใช้ของอินเทลซึ่งเราสามารถหาข้อมูลรายละเอียดต่างๆได้ง่าย


การจัดการตำแหน่งของไอซีต่างๆ บนเมนบอร์ด และรูปเมนบอร์ดแสดงดังรูปที่ 2.6 และ รูปที่ 2.7 การจัดวางไอซีรุ่นเอ็กซ์ที่จะแตกต่างจากรุ่นพีซีอยู่บ้าง เพราะรุ่นเอ็กซ์ที่จะมีสล롯 8 สล롯 ส่วนรุ่นพีซีจะมี 5 สลอต ส่วนการจัดการด้านโครงร่างของวงจรรยังคงเหมือนกัน โดยรุ่นเอ็กซ์ที่ได้ตัดฮาร์ดแวร์ที่ไม่จำเป็นเช่น วงจรเชื่อมโยงกับเทปคาสเซตต์ออก

โครงสร้างของเมนบอร์ดมีขนาด 8 1/2 นิ้ว \* 12 นิ้ว เป็นแผ่นพีซีบอร์ดชนิดหลายชั้น (MULTILAYER PCB)บนบอร์ดจะมีรวม 40 กิโลไบต์ จำนวน 4 แถว มีช่องเกต สลิตแบบ 62 ขาจำนวน 8 ช่อง สำหรับเชื่อมโยงกับระบบฮาร์ดแวร์อื่น สลิตจะมีโครงสร้างสัญญาณเหมือนกันยกเว้นสลิต เจ 8 ซึ่งมีโครงสร้างการจัดการแตกต่างจากสลิตอื่น



เอกสารนี้เป็นเอกสารที่วางไว้สำหรับกรณีใช้เพื่อการศึกษาเท่านั้น ไม่สามารถนำไปใช้ในการค้า  
รูปที่ 2.6 แสดงการจัดการจัดวางอุปกรณ์บนบอร์ดของไอพีเอ็มเอ็กซ์  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บนเมนบอร์ดประกอบด้วยส่วนวงจรที่มีไมโครโปรเซสเซอร์ 8088 เป็นหลักและมีซ็อกเก็ตของ 8087 ที่จะเป็นโคโปรเซสเซอร์ร่วมในการทำงานทางคณิตศาสตร์ให้มีความเร็วยิ่งขึ้น จากไมโครโปรเซสเซอร์จะส่งสัญญาณควบคุมเป็นบัส เพื่อใช้ในการควบคุมระบบอื่นต่อไป ไดอะแกรม รวมของวงจรบนเมนบอร์ดของไอบีเอ็มเอ็กซ์ทีแสดงได้ดังรูปที่ 2.5 และจากไดอะแกรมดังกล่าวนี้จะแยกอธิบายโดยย่อในแต่ละส่วนไว้พอสังเขป




เอกสารนี้เป็นรูปที่ 2.7 ภาพถ่ายแสดงไอซีต่างๆที่อยู่บนเมนบอร์ด (ไอบีเอ็มพีซี) ไม่ว่าจะผิดใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.8 ไมโครโปรเซสเซอร์ 8088

ไมโครโปรเซสเซอร์ 8088 เป็นซีพียูในตระกูลของ 8086 ซึ่งออกแบบโดยบริษัทอินเทล ไมโครโปรเซสเซอร์ 8088 ใช้บัสข้อมูลขนาด 8 บิต จึงเป็นรุ่น 8 บิตของกลุ่ม 16 บิต ไมโครโปรเซสเซอร์ 8086 8088 ใช้แอดเดรสบัส 20 เส้น จึงสามารถใช้กับหน่วยความจำได้ถึง 1 เมกะไบต์ ( $2^{20} = 1048576$ ) การอ่านข้อมูลหรือเขียนข้อมูลจากหน่วยความจำจะอ่านทีละ 8 บิต แต่การประมวลผลภายในจะกระทำทีละ 16 บิต นอกจากนี้อินเทลยังได้ออกแบบให้ทำงานร่วมกับไมโครโปรเซสเซอร์คณิตศาสตร์ (8087) ซึ่งทำหน้าที่คิดคำนวณทางคณิตศาสตร์เพื่อให้งานคำนวณเป็นไปอย่างรวดเร็วกว่าการใช้งาน 8088

ไมโครโปรเซสเซอร์ 8088 ที่ใช้อยู่บนเมนบอร์ดทำงานที่ความถี่ 4.77 เมกะเฮิรตซ์ ไอซีตัวสร้างสัญญาณนาฬิกาจะนำความถี่พื้นฐาน 14.31 เมกะเฮิรตซ์ นี้มาหาร 3 ให้ได้ 4.77 เมกะเฮิรตซ์ เพื่อส่งต่อให้ซีพียู

การทำงานภายในใช้ระบบข้อมูล 16 บิต โดยมีรีจิสเตอร์รับข้อมูลได้เพียง 16 บิต แต่ส่วนของการอ้างอิงแอดเดรสบัสถึง 20 เส้น ดังนั้นซีพียูนี้จะเห็นข้อมูลได้โดยตรงเป็นกลุ่ม กลุ่มละ  $2^{16}$  เท่ากับ 64 กิโลไบต์ โดยมีกำหนดเป็นเชกเมนต์ การอ้างอิงใดๆจึงต้องใช้รีจิสเตอร์ 2 ตัว ตัวหนึ่งบอกค่าแอดเดรสที่อยู่ในเชกเมนต์ อีกตัวจะบอกตำแหน่งเริ่มต้นของเชกเมนต์ในการอ้างอิงให้ครบ 20 บิต ดังรูปที่ 2.8




รูปที่ 2.8 โครงสร้างการกำหนดแอดเดรสของไมโครโปรเซสเซอร์ 8088


การอ้างอิงหน่วยความจำที่ใช้ในโปรแกรมบางโปรแกรม เช่น ในภาษาเบสิกจะไม่สามารถอ้างโปรแกรมใหญ่เกินกว่า 64 กิโลไบต์ได้ เพราะในตัวภาษาเบสิกกำหนดเซกเมนต์ไว้คงที่ ผู้ใช้จะได้เฉพาะออฟเซต แต่ในโหมดของข้อมูลอาจกำหนดเซกเมนต์ได้ ทั้งนี้ เพราะในไอซีไมโครโปรเซสเซอร์ตระกูล 8086 นี้สามารถแยกส่วนของโปรแกรมและข้อมูลให้อยู่ต่างเซกเมนต์กันได้

ไมโครโปรเซสเซอร์ 8088 มีบิตข้อมูล 8 บิต และบิตแอดเดรส 20 บิต แต่สัญญาณที่ขาของไอซี ADO-AD7 และ AD8-AD9 ในส่วนของ ADO-AD7 นั้นเป็นสัญญาณมัลติเพลกซ์ระหว่างข้อมูลและแอดเดรส ดังนั้นจึงจำเป็นต้องมีสัญญาณการกำหนดการแยกข้อมูล และแอดเดรสออกจากกันโดย 8088 กำหนดชื่อสัญญาณนี้ว่า ALE (ADDRESS LATCH ENABLE) อย่างไรก็ตามการต่อระบบของ 8088 นี้จำเป็นต้องใช้ไอซีประกอบรวมคือ 8284 เป็นตัวสร้างสัญญาณนาฬิกา 8288 เป็นตัวแยกสัญญาณควบคุมออกจากกัน วงจรสร้างสัญญาณนาฬิกา 8284 แสดงดังรูปที่ 2.9 และวงจรประกอบไมโครโปรเซสเซอร์

เอกสารแสดงดังรูปที่ 2.10 สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.9 ส่วนของวงจรกำเนิดสัญญาณนาฬิกา



เอกสารนี้เป็นเอกสารที่สงวนรูปที่ 2.10 วงจรไมโครโปรเซสเซอร์ที่ให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนของ ADO-AD7 จะผ่านเข้าทาง 74LS254 เพื่อกำหนดให้เป็น บัฟเฟอร์ของซีพียูในส่วนของบัสข้อมูล ส่วน ADO-AD7 จะได้รับการแลตช์ด้วย สัญญาณ ALE บนไอซี 74LS373 เพื่อกำหนดเป็นแอดเดรส A0-A7 ร่วมกับ A8-A19 เป็นบัสแอดเดรส ส่วน S0,S1,S2 เป็นส่วนของการแสดงสถานะของซีพียู ซึ่งเมื่อประกอบเป็นอินพุตให้กับไอซี 8288 แล้ว จะได้รับการแยกออกมาเป็น MEMR คือสัญญาณอ่านหน่วยความจำ MEMW คือสัญญาณการเขียนหน่วยความจำ IOR คือสัญญาณการอ่านอินพุต IOW คือสัญญาณการเขียนเอาต์พุต และ INTA คือการตอบรับการอินเตอร์รัพต์ สำหรับการติดต่อกับอินพุตเอาต์พุต จะทำงานร่วมกับบัสแอดเดรสเพียง 16 สาย กล่าวโดยความหมายก็คือ สามารถติดต่อกับอินพุตเอาต์พุตจำนวน 65536 พอร์ต

## 2.9 8284 ไอซีกำเนิดสัญญาณนาฬิกาในระบบ

สัญญาณนาฬิกาที่ใช้กับ 8088 เป็นสัญญาณนาฬิกาที่ได้รับมาจากไอซี 8284 โดยรับสัญญาณ POWER GOOD มาเป็นตัวกำหนดให้ทำงานด้วย กล่าวคือ เมื่อผู้ใช้เปิดสวิตช์จ่ายไฟฟ้าให้กับระบบ หรือกดคีย์ ALT-CTRL-DEL จะมีสัญญาณ POWER GOOD มาที่ 8284 เพื่อบอกว่าการเริ่มต้นของระบบได้เกิดขึ้นแล้ว 8284 จะสร้างสัญญาณการรีเซ็ต (RESET) ส่งต่อไปให้กับไอซี 8088 เพื่อให้ซีพียูเริ่มทำงานเพื่อกระโดดไปกระทำที่แอดเดรส OFFF<sub>16</sub>H ซึ่งเป็นจุดเริ่มต้นแอดเดรสที่อยู่ในรอมไบออส 8284 จะสร้างสัญญาณนาฬิกาออกมาพร้อมกับสัญญาณ READY เพื่อบอกให้ซีพียูทราบว่าระบบได้พร้อมที่จะรับส่งข้อมูลกันได้ เพราะสัญญาณนาฬิกาได้สร้างขึ้นพร้อมเพียงแล้ว ความจริงสัญญาณ READY นี้มีไว้สำหรับการชิงโครโนซ์ ในการทำงานระหว่างอุปกรณ์อินพุต-เอาต์พุต และหน่วยความจำที่ทำงานช้า ซึ่งจะบอกให้ 8284 ทราบ โดย 8284 จะเป็นลอจิก "0" เพื่อบอกว่าหน่วยความจำยังไม่พร้อมและ READY เป็น "1" เมื่อพร้อมแล้ว ลักษณะเช่นนี้ก็เหมือนกับ การ WAIT ให้กับซีพียูผ่านทางขา READY ออสซิลเลเตอร์ในตัว 8284 จะเริ่มสร้างสัญญาณตามคริสตอล คือ

เอกสาร 14.3181811 เมกะเฮิรตซ์ 8284 จะหารมา 3 เพื่อให้ได้ 4.77 เมกะเฮิรตซ์ นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.772727 เมกะเฮิรตซ์ เพื่อป้อนให้กับระบบและยังส่งให้กับสล็อตต่างๆ โดยใช้ชื่อสัญญาณนี้ว่า CLK 88

8284 ยังสร้างสัญญาณนาฬิกา 2.386363 เมกะเฮิรตซ์ออกมา จากนั้นจึงนำความถี่นี้มาหาร 2 ด้วย 74LS175 เพื่อให้ได้ 1.1931817 เมกะเฮิรตซ์ เพื่อนำไปใช้กับไอซี 8253 (PROGRAMMABLE INTERVAL TIMER)

## 2.10 ไอซีควบคุมการอินเตอรัพต์ 8259

ระบบคอมพิวเตอร์ทั่วไปทั้งขนาดเล็กและขนาดใหญ่ จะต้องได้รับการออกแบบให้ซีพียูมีการทำงานได้เต็มประสิทธิภาพ แบบการทำงานจึงต้องควบคุมอุปกรณ์ต่างๆหลายอย่างให้ทำงานพร้อมๆกัน วิธีหนึ่งที่จะทำให้ซีพียูทำงานได้ดีขึ้นและรวดเร็วขึ้น คือการรับสัญญาณอินเตอรัพต์จากอุปกรณ์ภายนอก การอินเตอรัพต์จะเกิดขึ้นเมื่ออุปกรณ์ประกอบซีพียูส่งสัญญาณมาบอกซีพียูว่า ต้องการให้ซีพียูช่วยบริการการทำงานบางอย่างให้ เช่นคีย์บอร์ดบอกว่า มีการกดคีย์เกิดขึ้น เป็นต้น

ในระบบไมโครโปรเซสเซอร์ตระกูล 8086 ที่ใช้ในไอพีเอ็มพีซี ใช้ชิพ 8259 ควบคุมการอินเตอรัพต์ ไอซี 8259 นี้มีชื่อว่า INTERRUPT CONTROLLER



รูปที่ 2.11 ส่วนของวงจรควบคุมการอินเทอร์รัพต์

ไอซี 8259 จึงทำหน้าที่ควบคุมการอินเทอร์รัพต์ โดยรับสัญญาณการอินเทอร์รัพต์จากอุปกรณ์ต่างๆ แล้วจัดลำดับความสำคัญพร้อมส่งสัญญาณอินเทอร์รัพต์บอกไมโครโปรเซสเซอร์ 8088 (8086) เมื่อไมโครโปรเซสเซอร์ 8088 (8086) ได้รับสัญญาณพร้อมที่จะทำงาน จะตอบสนองด้วยการส่งสัญญาณ S0-S2 ให้กับ 8288 เพื่อสร้างเป็นสัญญาณ INTA (สัญญาณการตอบสนองเอกสาก้าร์อินเทอร์รัพต์) สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อมีการรับอินเตอรัพต์ด้วยสัญญาณ INTA แล้ว 8259 จะรับสัญญาณ INTA มาพร้อมกับส่งรหัสที่เรียกว่าอินเตอรัพต์เวกเตอร์ให้กับไมโครโปรเซสเซอร์ตามสัญญาณรหัส IRQ ที่ขอมา หากมีการขออินเตอรัพต์พร้อมกันมากกว่าหนึ่งสัญญาณ 8259 จะถือลำดับความสำคัญ โดยเรียงจาก IRQ0 ถึง IRQ7 เช่นถ้า IRQ3 ขออินเตอรัพต์พร้อม IRQ5 8259 จะส่งรหัสสำหรับ IRQ3 ให้กับไมโครโปรเซสเซอร์และให้ IRQ5 รอไว้ก่อน

ขณะที่ 8259 ส่งสัญญาณอินเตอรัพต์เวกเตอร์ให้มัน จะส่งสัญญาณ SP/EN ไปบอกด้วยว่าขณะนี้มันมีข้อมูลออกมาทางขา DO-D7 แล้วสัญญาณ SP/EN จะไปเปิดเกต 74LS10 ดิสเอเบิลข้อมูลไว้ก่อน เพื่อให้ข้อมูลอินเตอรัพต์เวกเตอร์เข้าไปในบัสโดยไม่มีปัญหา

ไมโครโปรเซสเซอร์เมื่ออ่านอินเตอรัพต์เวกเตอร์เข้าไปแล้วก็จะทราบโดยทันทีว่าจะต้องไปทำงานที่แอดเดรสใด เพื่อที่จะบริการระบบได้ถูกต้อง

## 2.11 การเชื่อมต่อ 8255 บนเมนบอร์ด

8255 เป็นไอซีที่รู้จักกันดีในหมู่นักใช้ไมโครโปรเซสเซอร์ เพราะเป็น ตัวที่ใช้ได้ง่าย และให้ประโยชน์ในเรื่องการต่อพอร์ตแบบขนาน ไอซี 8255 มีพอร์ตแบบขนาน 3 พอร์ต คือ พอร์ต A, B และ C

ในการใช้งาน 8255 ที่อยู่บนบอร์ดนี้ โปรแกรมในรอมไบออส จะโปรแกรม 8255 ให้พอร์ต A เป็นอินพุต พอร์ต B เป็นเอาต์พุต และพอร์ต C จะต่อกับดิพสวิทช์ที่อยู่บนเมนบอร์ด ตำแหน่งความหมายของแต่ละบิตเป็นดังรูปที่


## 2.12

สังเกตพอร์ตทั้งสามดูจะเห็นว่า ไอซีเอ็มพีซีใช้สถานะของดิพสวิทช์ เป็นการกำหนดลักษณะของฮาร์ดแวร์บางอย่างไว้ โปรแกรมจะตรวจดิพสวิทช์ เหล่านี้ว่าตั้งไว้อย่างไร และจะทำงานตามที่กำหนด เช่นสวิทช์ 1-5 เป็นตัวตั้ง กำหนดชนิดของจอ แสดงภาพว่าเป็นแบบโมโนโครมหรือแบบการฟิก

อย่างไรก็ดีมีบางพอร์ตใช้ร่วมกับไอซี 8253 ซึ่งจะเป็นตัวที่กำหนด

เอกสารนี้ ช่วงเวลาที่แน่นอนหรือสำหรับการเป็นนาคิก้าให้ระบบปฏิบัติการหรือกำหนดเสียงให้กับไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ลำโพง เป็นต้น




เอกสารนี้เป็นเอกสารที่รูปที่ 2.12 แสดงพอร์ตต่างๆ ของ 8255 อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.12 ไอซีการตั้งเวลาที่โปรแกรมได้

ผู้ที่เคยใช้เครื่องไอบีเอ็มพีซีจะพบว่า ทุกครั้งที่เปิดเครื่องและมีการอ่านดอสเข้าไปแล้ว จะให้ผู้ใช้เซตเวลาเริ่มต้น และวันที่ หลายคนอาจแปลกใจว่านาฬิกาภายในเครื่องนี้อยู่ที่ใด และทำไมจึงเดินตลอดเวลาแม้ขณะใช้งาน

ถ้าพิจารณาดูในวงจรจะไม่พบชิพนาฬิกาอยู่บนเมนบอร์ด แต่อย่างไรก็ตามจะมีชิพหนึ่งที่ทำหน้าที่อินเทอร์รัพต์ซีพียูเพื่อกำหนดเวลา และซีพียูจะคอยปรับปรุงเวลาตามการอินเทอร์รัพต์ ชิพที่กล่าวถึงนี้คือ ไอซีตั้งเวลาที่โปรแกรมได้ (PROGRAMMABLE INTERVAL TIMER) โดยใช้ชิพของอินเทลเบอร์ 8253

วงจรการต่อ 8253 จะต่อเข้ากับบัสข้อมูลและส่งสัญญาณอินเทอร์รัพต์ดังรูปที่ 2.13




ไอซี 8253 รับสัญญาณนาฬิกา 1.1931817 เมกะเฮิรตซ์ เป็นสัญญาณอ้างอิงสำหรับการทำงาน โดยมีเอาต์พุตจากบิตหนึ่งของ 8255 เป็นตัวเกิดการทำงานของไอซีตั้งเวลา สำหรับ 8253 นี้จะมีวงจรถึงเวลาอยู่ 3 ชุด ชุดแรกจะให้เอาต์พุตสำหรับการทริกอินเตอร์รัพต์ทาง OUT 0 ด้วยสัญญาณนาฬิกา 18.2 กิโลเฮิรตซ์ โดยส่งต่อไปยัง IRQ0 เพื่อใช้ 8259 ส่งอินเตอร์รัพต์ต่อ และเอาต์พุต OUT 1 จะเป็นสัญญาณสำหรับการรีเฟรชหน่วยความจำ ส่วน OUT 2 จะเป็นตัวสร้างสัญญาณส่งต่อไปให้ลำโพงเพื่อสร้างเสียง

## 2.13 โครงสร้างหน่วยความจำ

บนไอบีเอ็มพีซี จะมีไอซีที่เป็นหน่วยความจำอยู่แล้ว 256 กิโลไบต์ โดยใช้ชิพ 4164 แถวละ 9 ตัว (64 กิโลไบต์) โดยตัวหนึ่งเป็นส่วนของพาริตี และมีจำนวนทั้งสิ้น 4 แถว จึงมีหน่วยความจำบนเมนบอร์ดเท่ากับ 4x64 กิโลไบต์ แต่อย่างไรก็ดีบนเครื่องบางรุ่นที่ได้รับการดัดแปลงวงจบบนเมนบอร์ดเพื่อให้ใช้ชิพ 41256 สองแถว และ 4264 สองแถว จึงมีหน่วยความจำรวม 640 กิโลไบต์


หากพิจารณาจากชิพซีพียู 8088 จะพบว่า 8088 ใช้แอดเดรสจำนวน 20 เส้น นั่นคือ จะให้แอดเดรสได้  $2^{20}$  หรือ 1,048,576 แอดเดรส แต่เนื่องจากซีพียูมีการใช้รีจิสเตอร์ที่มีขนาดเพียง 16 บิต ดังนั้นจึงไม่สามารถอ้างแอดเดรสโดยตรงได้ครบทั้ง 20 บิต เช่น IP (INSTRUCTION POINTER) เป็นตัวชี้คำสั่งจะชี้บอกให้ซีพียูอ่านคำสั่งมาตีความ แต่การอ่านคำสั่งนี้จะต้องอ้างแอดเดรสไปนำคำสั่งที่เก็บไว้ในหน่วยความจำมา ซีพียูจะใช้ CS (CODE SEGMENT) เป็นตัวบอกเซกเมนต์โดยใช้วิธีดังนี้



รูปที่ 2.14 การอ้างแอดเดรสของซีพียูเพื่ออ่านคำสั่ง


#### 2.14 การจัดโครงสร้างบัสบนไมโครคอมพิวเตอร์

8088 เป็นซีพียูที่ได้รับการพัฒนามาให้มีการรับส่งข้อมูลผ่านบัสข้อมูลเพียง 8 บิต โครงสร้างบัสที่ออกจากซีพียูจะแยกกลุ่มออกเป็น 3 กลุ่ม คือบัสข้อมูล บัสแอดเดรสและบัสควบคุม บัสข้อมูลแยกออกมาจากบัสแอดเดรส โดยมีขนาดเพียง 8 บิต ส่วนบัสควบคุมก็มีขนาด 8 บิตเช่นกัน แต่สำหรับบัสแอดเดรสจะมีทั้งสิ้น 20 บิต



รูปที่ 2.15 โครงสร้างระบบบัสของซีพียู 8088

ระบบบัสทั้งหมดของเครื่องไอบีเอ็มพีซีทุกส่วนจะมีการผ่านบัฟเฟอร์อีกครั้ง โครงสร้างของบัสมือเขียนเป็นไดอะแกรมได้ดังรูปที่ 2.16



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ 2.5.16 โครงสร้างระบบบัสของไอบีเอ็มพีซี ใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



โครงสร้างของบัสจะเชื่อมต่อเพื่อให้ผู้ใช้สามารถขยายเพิ่มเติมได้ โดยมีการต่อเชื่อมกับสล๊อต โครงสร้างของสล๊อตที่ออกแบบโดยไอบีเอ็มนี้เน้นรูปแบบให้อินพุตเอาต์พุตเชื่อมเข้ากับระบบได้ง่าย โดยมีบัสข้อมูลแบบสองทิศทาง 8 บิต แอดแตรส 20 บิต มีอินเตอร์รัพ 6 ระดับ มีส่วนสัญญาณควบคุม สำหรับการเขียน อ่าน อินพุตเอาต์พุต และหน่วยความจำ มีสัญญาณนาฬิกาและสายสัญญาณกำหนดเวลา มีเซนแนลการกำหนด DMA มีสัญญาณการควบคุมการรีเฟรชหน่วยความจำ มีสายตรวจสอบสล๊อต สายไฟเลี้ยง ขนาดของสล๊อตเป็นสล๊อตขนาด 62 ขา โดยมีการจัดเรียงตำแหน่งขา ดังรูปที่ 2.17 โดยแต่ละสัญญาณมีความหมายดังตารางที่ 2.1

ตารางที่ 2.1 ความหมายของสัญญาณต่างๆ

ชื่อสัญญาณ	I/O	ความหมาย
OSC	O	สัญญาณนาฬิกามีความกว้าง 70 ns ความถี่ 14.31818 MHz
CLK	O	สัญญาณนาฬิกาของระบบมีความถี่ 4.77 MHz มีช่วงคาบ 210 ns
RESET DRV	O	ใช้ในการรีเซ็ตระบบ ในขณะที่เริ่มเปิดเครื่อง
A0-A19	O	แอดแตรสบัส A0-A19
D0-D7	I/O	บัสข้อมูลบิต 0-7
ALE	O	ทำการแลทซ์แอดแตรส
I/O CH CK	I	เป็นสัญญาณตรวจสอบเซนแนล I/O สัญญาณนี้จะมีผลต่อเนื้อหา เพื่อควบคุมระบบโดยส่งผลต่อมาในลักษณะ Parity Error
I/O CH RDY	I	สัญญาณนี้ปกติเป็น "0" สัญญาณนี้จะทำให้เกิดการชิงโครไนซ์อุปกรณ์อินพุตเอาต์พุตที่ทำงานซ้ำให้เข้ากับระบบได้

ตารางที่ 2.1 (ต่อ)

ชื่อสัญญาณ	I/O	ความหมาย
IRQ2-IRQ7	I	เป็นสัญญาณของอินเตอร์รัพ 2 ถึง 7
IOR	O	สัญญาณอ่านอินพุตเอาต์พุต
IOW	O	สัญญาณการเขียนอินพุตเอาต์พุต
MEMR	O	สัญญาณการอ่านหน่วยความจำ
MEMW	O	สัญญาณการเขียนหน่วยความจำ
DRQ1-DRQ3	I	สัญญาณการขอ DMA 1 ถึง 3
DACK1-DACK3	O	สัญญาณตอบรับการขอ DMA 1 ถึง 3
AEN	O	สัญญาณการอีน่าบิลแอตแตรส
T/C	O	สัญญาณการนับเทอร์มินัล

สายสัญญาณที่เหลือคือ สายสัญญาณไฟเลี้ยงที่จะต้องจ่ายให้กับระบบที่จะเชื่อมต่อ และสายกราวด์

### 2.15 SOFTWARE ของ ไอบีเอ็มพีซี

SOFTWARE หรือ โปรแกรมที่ใช้กับ ไอบีเอ็มพีซีมีอยู่ด้วยกัน 3 ชนิดคือ โปรแกรมระบบควบคุม (OPERATING SYSTEM), ภาษาทางโปรแกรม (PROGRAMMING LANGUAGE) และโปรแกรมประยุกต์ (APPLICATION PROGRAMS)

### 2.16 ระบบควบคุมการทำงาน (OPERATING SYSTEM)

ระบบไมโครคอมพิวเตอร์เป็นระบบที่มีความสลับซับซ้อนมาก เพราะมีการรับส่งข้อมูล การติดต่อสื่อสารระหว่างอุปกรณ์ต่างๆ รวมทั้งการเก็บข้อมูล เอกสารเป็นเอกสารไว้สำหรับใช้ในการศึกษา ค้นคว้า และวิจัย ซึ่งเอกสารเหล่านี้มีค่าไม่ต่ำกว่าครุณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มุลบน DISKETTE เองก็ยังมีควมสลบซับซ้อนมากด้วย จึงจำเป็นที่จะต้องมีโปรแกรมที่จะมาช่วยควบคุมการทำงานของอุปกรณ์ต่างๆที่ประกอบเป็นระบบคอมพิวเตอร์ โปรแกรมนี้เรียกว่า โปรแกรมระบบควบคุมการทำงาน (OPERATING SYSTEM) ซึ่งโปรแกรมนี้ถ้าบันทึกลงบน DISKETTE จะเรียกโปรแกรมนี้ว่า DISK OPERATING SYSTEM (DOS)

ระบบควบคุมการทำงานของ พีซี เป็นโปรแกรมควบคุมการทำงานทางด้าน HARDWARE ซึ่งเครื่องพีซีที่ไม่มีระบบ DISK DRIVE จะไม่สามารถรับระบบควบคุมระบบอื่นจากภายนอกได้ เนื่องจากว่าใน ROM ของพีซีจะมีเพียงระบบควบคุมการทำงานแบบธรรมดาที่มากับเครื่องเท่านั้น แต่ถ้าหากมีระบบ DRIVE ระบบควบคุมของ DISK และระบบควบคุมพิเศษอื่นๆจะถูกนำเข้าไปเครื่องทันทีเมื่อเปิดเครื่อง

ระบบควบคุมการทำงานสำหรับพีซีมีหลายชนิด ซึ่งการเลือกชนิดของโปรแกรมก็ต้องสอดคล้องกับระบบควบคุมที่เลือกใช้ ระบบควบคุมการทำงานหลักของพีซีคือ PC-DOS หรือ MS-DOS และ CPM-86 ดังนั้นโปรแกรมส่วนใหญ่ของพีซีก็จะทำงานภายใต้โปรแกรมใดโปรแกรมหนึ่งที่กล่าวมา

## 2.17 ภาษาทางโปรแกรม (PROGRAMMING LANGUAGE)

ในการเขียนโปรแกรมให้กับเครื่องพีซีนั้น สามารถเลือกเขียนได้หลายภาษา เช่น ภาษาระดับสูงได้แก่ BASIC, PASCAL, C หรือ FORTRAN เป็นต้น หรือภาษาระดับต่ำได้แก่ ASSEMBLE เป็นต้น การเขียนโดยภาษาที่ต่างกันก็จะทำให้เครื่องมีระบบการแปลภาษาที่ต่างกัน อย่างเช่น ภาษาระดับสูงใช้ INTERPRETTER หรือ COMPILER เป็นตัวแปล แต่ภาษาระดับต่ำจะใช้ ASSAMBLER แทน

## 2.18 โปรแกรมประยุกต์ (APPLICATION PROGRAMS)

โปรแกรมประยุกต์เป็นโปรแกรมที่สามารถซื้อมาใช้ได้ทันทีหรือเขียนขึ้นเองโดยใช้ภาษาทางโปรแกรม เช่น C หรือ PASCAL การใช้โปรแกรมประยุกต์นั้นไม่มีขีดจำกัดที่แท้จริง โปรแกรมจะทำงานได้ดีนั้นขึ้นอยู่กับขนาดของหน่วยความจำ ถ้า RAM มีขนาดใหญ่มากก็สามารถใช้โปรแกรมที่ยาวและมีการทำงานที่รวดเร็วได้ ถ้า RAM มีขนาดเล็กก็ต้องใช้โปรแกรมที่มีขนาดเล็กลง การทำงานอาจจะไม่ดี



### บทที่ 3


#### 8253 โปรแกรมเมเบิล อินเตอร์วัล ไทม์เมอร์ (8253 PROGRAMMABLE INTERVAL TIMER)

8253 เป็นอุปกรณ์ที่ใช้เป็นตัวตั้งเวลา (TIMER) หรือใช้เป็นตัวนับ (COUNTER) ซึ่งสามารถโปรแกรมได้ และออกแบบมาเพื่อใช้งานอย่างกว้างขวางในด้านเป็นฐานเวลาของระบบไมโครคอมพิวเตอร์ นอกจากนี้ยังใช้เป็นตัวหน่วงเวลาที่มีความแน่นอนสูง ภายใต้การควบคุมด้วยซอฟต์แวร์ และสามารถใช้อินเตอร์รัพซีพียูได้ สำหรับหน้าที่อื่นๆของ 8253 ที่ใช้ในระบบคอมพิวเตอร์ได้แก่

- PROGRAMMABLE RATE GENERATOR
- EVEN COUNTER
- REAL TIME CLOCK
- DIGITAL ONE-CLOCK
- COMPLEX MOTOR CONTROLLER


#### 3.1 การทำงานของ 8253

8253 เคาน์เตอร์/ไทม์เมอร์นั้นจะการทำงานได้ก็ต่อเมื่อมีสัญญาณนาฬิกา (CLOCK) ป้อนให้ด้วย ลักษณะการนับจะเป็นแบบนับลง (COUNT DOWN) และจะนับตามขอบขาลงของสัญญาณนาฬิกา สำหรับสัญญาณนาฬิกาที่ป้อนให้กับเคาน์เตอร์จะต้องมีความถี่ตั้งแต่ 0 (DC) ถึง 2.6 MHz สำหรับลักษณะการนับจะแสดงไว้ในรูปที่ 3.1



รูปที่ 3.1 แสดงการนับของ 8253

โครงสร้างของ 8253




รูปที่ 3.2 บล็อกไดอะแกรมของ 8253

3.2 บล็อกไดอะแกรมของ 8253

จากบล็อกไดอะแกรม ในรูปที่ 3.2 เมื่พิจารณา رجิสเตอร์ภายในและเอกสารโหมดการทำงานของมัน เราจะเห็นได้ว่ามีบล็อกของไทม์เมอร์ที่เป็นอิสระต่อกัน ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อยู่ 3 ชุด ลักษณะการโปรแกรมเคาน์เตอร์ของไทม์เมอร์ทั้ง 3 ชุดนี้มีลักษณะเหมือนกัน ในบทนี้จะศึกษาว่าจะนำเคาน์เตอร์แต่ละชุดไปใช้งานได้อย่างไร

จากรูปที่ 3.2 แสดงบล็อกของ DATA BUS BUFFER ซึ่งบล็อกนี้จะ เป็นบัฟเฟอร์ให้กับข้อมูลที่อยู่บนบัสข้อมูลที่เข้าและออกจากไมโครโปรเซสเซอร์ กับรีจิสเตอร์ภายในของ 8253 สำหรับบล็อก READ/WRITE LOGIC จะเป็น ส่วนที่ใช้สำหรับควบคุมการอ่านและการเขียนของรีจิสเตอร์ของเคาน์เตอร์ และ บล็อกสุดท้ายเป็นบล็อก CONTROL WORD REGISTER ซึ่งเป็นที่เก็บข้อความที่ ถูกโปรแกรมเข้าไปโดยระบบไมโครโปรเซสเซอร์ ที่จริงแล้วรีจิสเตอร์ในบล็อก นี้เป็นตัวกำหนดการทำงานของชิพว่าเป็นอย่างไร



### รายละเอียดของขาสัญญาณต่างๆมีดังนี้

DO-D7	บัสข้อมูล (DATA BUS) เป็นลักษณะบัสแบบสองทิศทาง บัสข้อมูลนี้เป็นเส้นทางผ่านของข้อมูลระหว่าง CPU กับ 8253
AO-A1	บัสแอดเดรส (ADDRESS BUS) เป็นขาสัญญาณที่มีไว้เลือกพอร์ทของ 8253 ซึ่งมีทั้งหมด 4 พอร์ท ซีพียูจะติดต่อกับ 8253 ได้ โดยการเลือกพอร์ทคอนโทรล เมื่อ AO และ A1 เป็น 1 ทั้งคู่
WR	เป็นขาสัญญาณอินพุท จะแอกทีฟขณะลอจิก "0" เป็นขาสัญญาณที่บอกว่า ซีพียู ต้องการเขียนข้อมูลโดยจะเขียนข้อมูลในตำแหน่งแอดเดรสบัส ที่กำหนดขึ้นซึ่งอาจจะเป็นพอร์ททั้ง 4 พอร์ท
RD	เป็นขาสัญญาณอินพุทและแอกทีฟขณะลอจิก "0" เป็นตัวบอกว่า ซีพียูต้องการอ่านค่าจากรีจิสเตอร์ภายในของ 8253
CS	เป็นขาอินพุทจะแอกทีฟขณะลอจิก "0" ซึ่งทำให้ซีพียูสามารถติดต่อกับ 8253
CLK0	เป็นขาสัญญาณอินพุทนาฬิกาที่ป้อนให้กับเคาน์เตอร์ 0
CLK1	เป็นขาสัญญาณอินพุทนาฬิกาที่ป้อนให้กับเคาน์เตอร์ 1
CLK2	เป็นขาสัญญาณอินพุทนาฬิกาที่ป้อนให้กับเคาน์เตอร์ 2
OUT0	เป็นขาสัญญาณเอาต์พุทของเคาน์เตอร์ 0
OUT1	เป็นขาสัญญาณเอาต์พุทของเคาน์เตอร์ 1
OUT2	เป็นขาสัญญาณเอาต์พุทของเคาน์เตอร์ 2
GATE0	เป็นขาสัญญาณอินพุท ใช้ในการควบคุมการนับของเคาน์เตอร์ 0
GATE1	เป็นขาสัญญาณอินพุท ใช้ในการควบคุมการนับของเคาน์เตอร์ 1
GATE2	เป็นขาสัญญาณอินพุท ใช้ในการควบคุมการนับของเคาน์เตอร์ 2

### 3.3 สายสัญญาณ CLOCK, GATE และ OUT ของเคาน์เตอร์

เคาน์เตอร์แต่ละตัวในบล็อกไดอะแกรมของรูป 3.2 จะมีสายสัญญาณต่อกับแต่ละบล็อกอยู่ 3 เส้น โดยสายสัญญาณที่มีชื่อว่า CLOCK และ GATE เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้ใดเห็นหรือได้รับเอกสารนี้ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใช้เป็นอินพุท ส่วน OUT ใช้เป็นเอาต์พุท หน้าที่ในการทำงานของสายเหล่านี้เปลี่ยนแปลงได้ขึ้นอยู่กับว่าอุปกรณ์เหล่านี้ ถูกกำหนดหน้าที่การทำงานเบื้องต้นไว้ อย่างไรหรือถูกโปรแกรมมาอย่างไร และที่จะกล่าวต่อไปนี้เป็นข้อกำหนดต่างๆไป ของสายสัญญาณ CLOCK, GATE และ OUT ของเคาน์เตอร์

CLOCK: เป็นอินพุทที่ใช้ป้อนสัญญาณคล็อกให้แก่เคาน์เตอร์ ซึ่งเคาน์เตอร์ในที่นี้มีขนาด 16 บิต ความถี่ของสัญญาณคล็อกที่มากที่สุดที่ป้อนให้แก่เคาน์เตอร์เป็น 2.6 MHz และความถี่คล็อกที่น้อยที่สุดเป็น 0 Hz (DC) หรือ STATIC OPERATION

GATE: เป็นสัญญาณอินพุทที่ทำตัวเสมือน GATE ที่ยอมหรือไม่ยอมให้สัญญาณคล็อกผ่านเข้าไปยังเคาน์เตอร์ และ GATE สามารถใช้เป็นสัญญาณพัลส์ (PULSE) เพื่อกระตุ้นให้เคาน์เตอร์เริ่มนับ ซึ่งขึ้นอยู่กับโหมดที่โปรแกรมให้เคาน์เตอร์

OUT: เป็นสายสัญญาณเอาต์พุทของเคาน์เตอร์ ซึ่งการทำงานขึ้นอยู่กับโปรแกรม

### 3.4 รีจิสเตอร์ภายในของ 8253

ที่ปรากฏในรูปที่ 3.4 นั้นเป็นรีจิสเตอร์ภายในของ 8253 ในขั้นต้นนี้จะพิจารณา MODE WORD REGISTER ก่อน รีจิสเตอร์นี้เป็นตัวกำหนดการทำงานทั้งหมดของ 8253 จากที่ทราบมาแล้วว่าการทำงานของแต่ละเคาน์เตอร์ใน 8253 เป็นอิสระต่อกันอย่างสมบูรณ์ ทำให้สามารถโปรแกรมการทำงานในเคาน์เตอร์แต่ละตัว ได้โดยให้ข้อมูลที่ถูกต้องกับ MODE WORD - REGISTER ซึ่งวิธีการโปรแกรมจะกล่าวถึงในภายหลัง

	RD	WR	A0	A1	
COUNTER 0	1	0	0	0	LOAD COUNTER 0
	0	1	0	0	READ COUNTER 0
COUNTER 1	1	0	0	1	LOAD COUNTER 1
	0	1	0	1	READ COUNTER 1
COUNTER 2	1	0	1	0	LOAD COUNTER 2
	0	1	1	0	READ COUNTER 2
MODE WORD OR	1	0	1	1	WRITE MODE WORD
CONTROL WORD	0	1	1	1	NO-OPERATION

รูปที่ 3.4 แสดงลอจิกของรีจิสเตอร์ภายใน 8253 ที่โปรแกรมให้กับ  
เคาน์เตอร์


CONTROL WORD REGISTER: เป็นรีจิสเตอร์ที่ใช้ควบคุมโหมด  
การทำงาน และใช้เลือกวิธีการนับของเคาน์เตอร์ว่าจะให้นับแบบไบนารี หรือ  
BCD (BINARY CODEED DECIMAL) ก่อนที่จะใช้งานจะต้องโปรแกรมข้อมูล  
ให้กับรีจิสเตอร์นี้เสียก่อน ซึ่งข้อมูลที่โปรแกรมต่อไปนี้จะเป็นตัวกำหนดลักษณะ  
การทำงานของเคาน์เตอร์ รีจิสเตอร์นี้สามารถเขียนข้อมูลเข้าไปได้อย่าง  
เดียวไม่สามารถอ่านออกมาได้ และจะติดต่อกับรีจิสเตอร์นี้ได้เมื่อขา A0 และ  
A1 มีลอจิกเป็น "1"

COUNTER 0, 1, 2: เคาน์เตอร์ทั้งสามนี้มีลักษณะที่เหมือนกันและ  
ทำงานอย่างเป็นอิสระต่อกันและกัน แต่ละเคาน์เตอร์มีขนาด 16 บิต PRE-  
SETTABLE, DOWN COUNTER และสามารถนับได้เป็น ไบนารี หรือ BCD ก็ได้  
ข้อมูลที่อยู่ภายในเคาน์เตอร์เหล่านี้สามารถถูกอ่านโดยไมโครโปรเซส  
เซอร์ได้ โดยไม่ทำให้ข้อมูลภายในเคาน์เตอร์นั้นเสียหาย ซึ่งระบบสามารถจะ  
แสดงค่าในเคาน์เตอร์ได้ตลอดเวลา โดยไม่กระทบกระเทือนการทำงานทั้ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
หมดของเคาน์เตอร์  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 การโปรแกรม 8253 (CONTROL WORD FORMAT)

โหมดการทำงานของเคาน์เตอร์ทั้งหมด สามารถเลือกได้โดยการเขียนข้อมูลไปในรีจิสเตอร์ควบคุม ซึ่งมีรูปแบบของคำสั่งควบคุม (CONTROL WORD FORMAT) ดังแสดงในรูปที่ 3.5



รูปที่ 3.5 แสดงรูปแบบของคำสั่งควบคุม

เนื่องจากเคาน์เตอร์ของ 8253 มีจำนวน 3 ตัวด้วยกัน ฉะนั้นการโปรแกรมเคาน์เตอร์นั้น จำเป็นต้องกำหนดเคาน์เตอร์ที่ต้องการโปรแกรมเสียก่อน การกำหนดทำได้โดย ให้ลอจิกที่ถูกต้องกับบิต D7 และ D6 ซึ่งมีชื่อว่า SC1 และ SC2 ของรูป 3.5 เมื่อได้เคาน์เตอร์ที่ต้องการแล้ว เคาน์เตอร์นั้นจะถูกเซ็ท และจะอยู่ในสภานั้น จนกว่าจะมีคำสั่งควบคุมอื่นมาทำให้เปลี่ยนแปลง ส่วนการกำหนดค่าลอจิกของบิต D7 และ D6 สำหรับใช้เลือกเคาน์

D7	D6	COUNTER SELECT
0	0	0
0	1	1
1	0	2
1	1	ไม่มีความหมาย

เมื่อเลือกเคาน์เตอร์จากการใช้บิต D7 และ D6 ได้แล้ว ต่อไปบิต D5 และ D4 จะเป็นตัวกำหนดว่าเคาน์เตอร์นี้ (หรือรีจิสเตอร์) จะใช้ใน READ/LOAD MODE ซึ่งโหมดการอ่าน (READ MODE) เป็นโหมดที่ไมโครโปรเซสเซอร์อ่านข้อมูลจากเคาน์เตอร์ ส่วนโหมดการโหลด (LOAD MODE) เป็นโหมดที่ไมโครโปรเซสเซอร์เขียนข้อมูลเข้าไปในเคาน์เตอร์ บิต D5 และ D4 ถูกกำหนดดังนี้

D5	D4	R/L DEFINITION
0	0	ค่าในเคาน์เตอร์ถูกแลทช์ หมายความว่าค่าที่มีอยู่ในเคาน์เตอร์ที่ถูกกำหนดนี้ จะนำเข้าไปเก็บไว้ใน FLIP-FLOP ซึ่ง CPU สามารถอ่านออกไปได้
0	1	READ/LOAD เฉพาะไบต์ที่มีนัยสำคัญต่ำ (LEAST - SIGNIFICANT BYTE)
1	0	READ/LOAD เฉพาะไบต์ที่มีนัยสำคัญสูง (MOST - SIGNIFICANT BYTE)
1	1	READ/LOAD ไบต์ที่มีนัยสำคัญต่ำก่อนเสร็จแล้วตามด้วยไบต์ที่มีนัยสำคัญสูง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรนำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หมายเหตุ ใน1 ไบท์ของเคาน์เตอร์ประกอบด้วย 16 บิต โดยบิต D0-D7 เป็น LEAST-SIGNIFICANT BYTE และ D8-D15 เป็น MOST-SIGNIFICANT BYTE

เมื่อ D5 และ D4 มีค่าเป็น 00H เคาน์เตอร์จะถูกทำให้อยู่ในโหมดการแลทช์ (LATCH) ซึ่งเป็นโหมดที่ใช้สำหรับการอ่านค่าของเคาน์เตอร์ขณะที่เคาน์เตอร์ยังทำงานอยู่ การเขียนโหมดนี้ให้กับรีจิสเตอร์ควบคุมจะทำให้ค่าที่อยู่ในเคาน์เตอร์ถูกแลทช์ให้กับรีจิสเตอร์ภายใน และเมื่อทำการอ่านเคาน์เตอร์ค่านี้จะถูกอ่านออกไป

ยังมีอีก 4 บิต ที่เหลือของคำสั่งควบคุมในรูป 3.5 คือ D3, D2, D1 และ D0 แต่จะกล่าวถึง 3 บิตแรกก่อนคือ D3, D2 และ D1 บิตเหล่านี้เป็นบิตที่กำหนดโหมดการทำงานพื้นฐานของเคาน์เตอร์ ซึ่งต่อไปจะได้อธิบายและแสดงตัวอย่างการใช้เคาน์เตอร์ในแต่ละโหมดทั้ง 6 โหมดนี้ ในที่นี้มาดูลจิกที่ให้กับ D3, D2 และ D1 ในแต่ละโหมดดังนี้

D3	D2	D1	MODE VALUE
0	0	0	MODE 0 : INT ON TERMINAL COUNTER
0	0	1	MODE 1 : PROGRAMMABLE ONE-SHOT
X	1	0	MODE 2 : RATE GENERATER
X	1	1	MODE 3 : SQUARE WAVE GENERATER
1	0	0	MODE 4 : SOFTWARE TRIGGERED STROBE
1	0	1	MODE 5 : HARDWARE TRIGGERED STROBE

บิตสุดท้ายของคำสั่งควบคุมคือ D0 ใช้กำหนดลักษณะการนับของเคาน์เตอร์ว่ามีลักษณะการนับอย่างไร นั่นคือ จะนับเป็น BCD หรือเป็นไบนารี ถ้า D0 มีลจิกเป็น "1" เคาน์เตอร์จะนับแบบ BCD ถ้า D0 มีลจิกเป็น "0" จะนับแบบไบนารี ค่ามากที่สุดสำหรับการนับในโหมดการนับแบบไบนารีมีค่าเท่ากับ  $2^{16}$  และในโหมดการนับแบบ BCD เป็น  $10^4$

### 3.6 การเลือกโหมดการทำงานของ 8253 (8253 MODE SELECT)

8253 สามารถเซ็ทให้ทำงานโดยซอฟต์แวร์ได้ 6 โหมดดังนี้

MODE 0 : INTERRUPT ON TERMINAL COUNT

MODE 1 : PROGRAMMABLE ONE-SHOT

MODE 2 : RATE GENERATER

MODE 3 : SQUARE WAVE GENERATER

MODE 4 : SOFTWARE TRIGGERED STROBE

MODE 5 : HARDWARE TRIGGERED STROBE

#### 3.6.1 โหมด 0 : INTERRUPT ON TERMINAL COUNT


ต่อไปนี้จะศึกษาถึงการใช้งานในโหมด 0 กับ 8253 โดยจะอธิบายหน้าที่การทำงานในโหมด 0 และการกำหนดค่าที่มีความสำคัญแต่ละขาของ 8253

ลักษณะการทำงานในโหมด 0 ของ 8253 เคาน์เตอร์จะนับแบบนับลง เมื่อค่าที่เคาน์เตอร์มีค่านับเป็น 0 ขา OUT ของเคาน์เตอร์จะมีลอจิกเป็น "1" ฉะนั้นในโหมด 0 นี้ เคาน์เตอร์จะต้องถูกโปรแกรมค่าเริ่มแรกที่จะนับเสียก่อน จากนั้นก็ทำการนับลงด้วยอัตราเท่ากับความเร็วของคล็อกที่ป้อนเข้ามา เมื่อค่าที่นับมีค่าเป็น 0000H แล้วขา OUT ก็จะมีลอจิกเป็น "1" จนกว่าเคาน์เตอร์จะถูกป้อนค่าที่ต้องการนับเข้าไปอีก (อาจเป็นค่าเก่าหรือค่าใหม่ก็ได้) หรือเมื่อมีการเขียนคำสั่งเลือกโหมด (MODE WORD) เข้าไปให้กับ 8253

เมื่อเคาน์เตอร์เริ่มทำการนับ (นับลง) เราสามารถหยุดการนับของเคาน์เตอร์ไว้ โดยการให้ลอจิก "0" ที่ขาอินพุท GATE ของเคาน์เตอร์ ในช่วงเวลานี้เคาน์เตอร์จะยังคงหยุดทำการนับ และจะจำค่าที่กำลังนับอยู่ไว้ ต่อมาถ้าให้ลอจิก "1" ที่ขาเกตอีกครั้ง เคาน์เตอร์จะนับต่อจนค่าที่นับลดลงไปถึง 0 สัญญาณเอาต์พุทที่มีลอจิก "0" ก็จะเปลี่ยนมาเป็นลอจิก "1" จนกว่าจะ


เอกสารนี้มีการป้อนค่าที่ต้องการนับเข้าไปใหม่รศึกษานั่น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับ TIMING DIAGRAM ของโหมด 0 ดูได้จากรูปที่ 3.6



รูปที่ 3.6 แสดง TIMING DIAGRAM ในโหมด 0 โดยทั่วไป

ถ้าเขียนค่าใหม่ให้กับเคาน์เตอร์ในเวลาใดเวลาหนึ่งในขณะที่เคาน์เตอร์ยังไม่เสร็จในโหมด 0 นี้ เคาน์เตอร์จะเริ่มนับค่าใหม่นี้เลย และจะทิ้งค่าเก่าที่ยังนับไม่เสร็จนี้ไป และเมื่อนับค่าใหม่มาจนถึง 0 เอาท์พุทที่เคยมีลอจิก "0" ก็จะเปลี่ยนสถานะมาเป็นลอจิก "1" ตลอดไปจนกว่าจะมีการโหลดค่าใหม่เข้ามาดังรูปที่ 3.7




เอกสารนี้เป็นเอกสารรูปที่ 3.7 แสดง TIMING DIAGRAM ในโหมด 0 ให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.6.2 โหมด 1 : PROGRAMMABLE ONE-SHOT


ในโหมดนี้ 8253 จะทำงานในลักษณะของ ONE-SHOT คือสามารถให้เอาต์พุตในรูปของพัลส์ และความกว้างของพัลส์นี้ มีค่าเป็นจำนวนเท่าที่เป็นเลขจำนวนเต็มของพัลส์ของสัญญาณนาฬิกาที่ป้อนเข้ามาที่ขา CLOCK การทำงานของ ONE-SHOT จะเกิดขึ้นเมื่อมีสัญญาณขอบขาขึ้น (RISING EDGE) เข้ามากระตุ้น (TRIGGER) ที่ขาเกตทำให้เกิดพัลส์ที่เอาต์พุต

โหมดนี้จะต่างกับโหมด 0 คือขณะที่โหนดค่าให้กับเคาน์เตอร์เมื่อขาเกตยังไม่มีทรริกขาเกตด้วยขอบสัญญาณขาขึ้น สัญญาณเอาต์พุตยังคงมีลอจิกเป็น "1" อยู่ แต่เมื่อทรริกขาเกตด้วยขอบสัญญาณขาขึ้น เคาน์เตอร์ก็จะเริ่มนับลง ในขณะนี้เอาต์พุตจะเปลี่ยนมาเป็น "1" ตลอดไปดังแสดงในรูปที่ 3.8




รูปที่ 3.8 TIMING DIAGRAM ในโหมด 1

ในกรณีเคาน์เตอร์ทำงานในโหมด 1 กำลังนับค่าอยู่แต่ยังไม่เสร็จ มีการโหนดค่าใหม่เข้ามาในระหว่างการนับนี้ เคาน์เตอร์จะยังคงนับค่าเก่านั้นต่อไปจนเสร็จ แล้วก็รอการทรริกขาเกตด้วยขอบสัญญาณขาขึ้น เมื่อมีการทรริกขาเกตเคาน์เตอร์จะเริ่มนับค่าใหม่ที่โหนดเข้ามาจนเมื่อนับมาถึง 0 สัญญาณขา OUT ก็เปลี่ยนสถานะจากลอจิก "0" มาเป็นลอจิก "1" ดังรูปที่ 3.9



รูปที่ 3.9 แสดง TIMING DIAGRAM ในโหมด 1


สำหรับในกรณีเคาน์เตอร์กำลังนับอยู่แต่ยังไม่เสร็จแล้วมีการทริกขา  
 เกตด้วยขอบสัญญาณขาขึ้น ลักษณะเช่นนี้จะทำให้เคาน์เตอร์มีการ RESTART คือ  
 เริ่มต้นนับค่าที่โหนดเข้ามาใหม่ เมื่อเสร็จ ขาสัญญาณ OUT ก็จะเปลี่ยนสถานะ  
 กลายมาเป็นลอจิก "1" ดังรูปที่ 3.10



รูปที่ 3.10 แสดง TIMING DIAGRAM ในโหมด 1

สำหรับในกรณีเคาน์เตอร์กำลังนับอยู่ แล้วมีการโหนดค่าใหม่เข้ามา  
 ในระหว่างการนับ และต่อมามีการทริกขาเกตด้วยขอบสัญญาณขาขึ้น ลักษณะ  
 ไม่ว่าจะกรณีใด ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เช่นนี้จะทำให้เคาน์เตอร์เริ่มนับค่าใหม่ที่โหลดเข้ามาในขณะที่มีการทริกขา  
เกทตอนนั้นเลย ดังรูปที่ 3.11



รูปที่ 3.11 แสดง TIMING DIAGRAM ในโหมด 1


### 3.6.3 โหมด 2 : RATE GENERATER

ในโหมด 2 นี้ 8253 ถูกใช้เป็นเคาน์เตอร์ที่ทำการหารด้วย "N" ทำให้ได้สัญญาณที่ขาเอาต์พุต เป็นลอจิก "0" และ "1" สลับกันไปด้วย อัตราความถี่เท่ากับสัญญาณอินพุตคล็อกหารด้วย N ซึ่งทำให้มีช่วงความกว้างของสัญญาณลอจิก "0" มีค่าเท่ากับ 1 คาบของอินพุตคล็อก ส่วนช่วงความกว้างของลอจิก "1" มีค่าเท่ากับคาบของสัญญาณอินพุตคล็อกคูณด้วยจำนวนค่า N ซึ่งค่า N นี้ เป็นค่าที่ได้จากการโหลดให้กับเคาน์เตอร์ในโหมด 2 แต่ถ้าขณะที่เอาต์พุตของเคาน์เตอร์ยังทำงานอยู่ในช่วงของลอจิก "1" เกิดมีค่า "N" ค่าใหม่โหลดเข้ามา เอาต์พุตของเคาน์เตอร์ก็ยังคงทำงานในลักษณะเดิมจนกระทั่งหมดคาบ แล้วจึงจะทำตามค่า N ที่โหลดเข้ามาใหม่ ดังรูปที่ 3.12




รูปที่ 3.12 แสดง TIMING DIAGRAM ในโหมด 2

ในโหมด 2 นี้ ขาเกตจะต้องมีลอจิก "1" เคาน์เตอร์ถึงจะทำงาน แต่ถ้ามีการทำให้ขาเกตเปลี่ยนสถานะลอจิก "1" มาเป็นลอจิก "0" จากช่วงเวลาหนึ่งแล้วเปลี่ยนกลับมาเป็นลอจิก "1" จะเป็นการ RESTART ใหม่อีกครั้งหนึ่ง เคาน์เตอร์จะเริ่มนับค่าเริ่มต้นอีกครั้งหนึ่ง ดังแสดงในรูปในโหมด 2 นี้ จะเป็นโหมดที่เรียกว่า AUTO RELOAD คือจะโหลดค่านับโดยอัตโนมัติ



### 3.6.4 โหมด 3 : SQUARE WAVE GENERATER

การทำงานในโหมด 3 นี้ มีลักษณะคล้ายกับโหมด 2 แต่เอาต์พุตที่ได้เป็น SQUARE WAVE ที่มีช่วงความกว้างของลอจิก "1" และ "0" สมมาตรกัน (DUTY CYCLE = 50%) แต่ถ้าค่า N เป็นเลขคี่ เอาต์พุตที่ได้จะมีช่วงกว้างของลอจิก "1" เท่ากับ  $(N+1)/2$  x คาบเวลาของสัญญาณคล็อก และช่วงกว้างของลอจิก "0" เท่ากับ  $(N-1)/2$  x คาบเวลาของสัญญาณคล็อก สำหรับโหมด 3 นี้ เคาน์เตอร์จะทำงานก็ต่อเมื่อขาเกตมีลอจิกเป็น "1" และจะมีการทำงานที่เรียกว่า AUTO RELOAD ดังรูปที่ 3.14




รูปที่ 3.14 แสดง TIMING DIAGRAM ในโหมด 3

### 3.6.5 โหมด 4 : SOFTWARE TRIGGERED STROBE

ในโหมดนี้สามารถเซ็ตเคาน์เตอร์ให้มีเอาต์พุตหนึ่งช่วงเวลาออกไปหลังจากที่เคาน์เตอร์เริ่มทำงาน (โดยเริ่มนับค่าที่ไหลดให้) เอาต์พุตที่ได้จะมีลักษณะเป็นลอจิก "0" มีคาบเวลาเท่ากับคาบเวลาของคล็อก 1 ลูก และจะกลับไปเป็นลอจิก "1" อีก (เอาต์พุตเป็นลอจิก "1" ทั้งนี้เมื่อเซ็ตโหมด 4 ให้) เอาต์พุตนี้จะเกิดเมื่อเคาน์เตอร์นับค่าที่ไหลดให้ลดลง จนค่าที่ปรากฏที่


เอกสารนี้เคาน์เตอร์เท่ากับ 0 ดังแสดงในรูปที่ 3.15 นั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.15 แสดง TIMING DIAGRAM ในโหมด 4

3.6.6 โหมด 5 : HARDWARE TRIGGERED STROBE

การทำงานในโหมดนี้ เคาน์เตอร์จะให้เอาต์พุตหนึ่งช่วงเวลาออกไปหลังจากที่เคาน์เตอร์เริ่มนับเหมือนกับในโหมด 4 แต่เคาน์เตอร์จะเริ่มทำการนับก็ต่อเมื่อมีขอบขาขึ้น (RISING EDGE) ของสัญญาณกระตุ้น (TRIGGER) เข้ามาให้กับเคาน์เตอร์ ที่ขาอินพุต GATE เมื่อเคาน์เตอร์นับค่าอินพุตเป็น 0 มีคาบเวลาเท่ากับคาบของคล็อก 1 ลูกแล้วเอาต์พุตก็กลับเป็นลอจิก "1" อีก แต่ถ้าในขณะที่เคาน์เตอร์กำลังนับอยู่นี้ เกิดมีสัญญาณกระตุ้นลูกใหม่เข้ามา เคาน์เตอร์จะถูกทำให้กลับไปเริ่มต้นนับใหม่ ดังแสดงในรูปที่ 3.16



รูปที่ 3.16 แสดง TIMING DIAGRAM ในโหมด 5

### 3.7 การใช้งานของขา GATE INPUT

ในแต่ละโหมด การทำงานของแคว้นเตอร์จะมีการใช้ขาอินพุต GATE ที่แตกต่างกันไป ฉะนั้นเพื่อไม่ให้สับสน จึงขอแสดงตารางไว้ดังตารางที่ 3.1 ซึ่งเป็นการรวมหน้าที่ทั้งหมดของขาอินพุต GATE ของ 8253

ตารางที่ 3.1 แสดงการใช้งานขา GATE

Mode	Drum	Drum	Drum	Drum	Drum	Drum	Drum
0	Drum	Drum	Drum	Drum	Drum	Drum	Drum
1	Drum	Drum	Drum	Drum	Drum	Drum	Drum
2	Drum	Drum	Drum	Drum	Drum	Drum	Drum
3	Drum	Drum	Drum	Drum	Drum	Drum	Drum
4	Drum	Drum	Drum	Drum	Drum	Drum	Drum
5	Drum	Drum	Drum	Drum	Drum	Drum	Drum


### 3.8 การอ่านค่าภายในแคว้นเตอร์ขณะมีการนับ

ขณะที่แคว้นเตอร์นับอยู่ เราสามารถอ่านค่าที่กำลังนับอยู่ได้ โดยใช้คำสั่ง IN เนื่องจาก 8253 ถูกออกแบบมาให้สามารถอ่านค่าที่กำลังนับอยู่ได้ การอ่านค่าสามารถทำได้ 2 วิธีคือ


#### 3.8.1 สั่งให้แคว้นเตอร์ทำงานในโหมดการแลทซ์แล้วอ่านค่า

สำหรับในวิธีที่ 1 เป็นวิธีใช้อ่านค่าว่าขณะที่แคว้นเตอร์กำลังนับอยู่ ถ้าต้องการให้ข้อมูลที่อ่านมาได้ถูกต้อง จะต้องสั่งให้แคว้นเตอร์แลทซ์ค่าไว้ก่อนค่า แม้ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้าไม่อยู่ในโหมดการแลทช์แล้ว การอ่านข้อมูลจะเกิดข้อผิดพลาดขึ้นได้เพราะ ขณะที่ทำการอ่านข้อมูลนั้น ขบวนการที่เกิดขึ้นในเคาน์เตอร์ จะทำให้ข้อมูลที่มีอยู่เดิมเปลี่ยนไป ดังรูปที่ 3.17 เป็นผลทำให้ข้อมูลที่ป้อนเข้า CPU เกิดผิดพลาดขึ้น ฉะนั้น เพื่อที่จะอ่านค่าเคาน์เตอร์ที่ถูกต้อง ในขณะที่เคาน์เตอร์กำลังทำการนับอยู่นั้น สามารถทำได้โดยกำหนดคำสั่งควบคุมการแลทช์ (LATCH CONTROL WORD) ก่อน แล้วจึงให้คำสั่งควบคุมอื่นที่เป็นคำสั่งการอ่านในไบต์ต่อไป



รูปที่ 3.17 แสดง TIMING DIAGRAM ที่เกิดการผิดพลาดระหว่างการอ่านข้อมูลจากเคาน์เตอร์ของ 8253



รูปที่ 3.18 แสดงบล็อกไดอะแกรมที่ใช้ในการป้องกันความผิดพลาดระหว่างการอ่านข้อมูลจากเคาน์เตอร์ของ 8253

### 3.8.2 ใช้วงจรรายนอกมาหยุดการนับแล้วอ่านค่าภายในเคาน์เตอร์

วิธีที่ 2 สำหรับการทำให้ค่าข้อมูลของเคาน์เตอร์ไม่เปลี่ยนแปลงขณะทำการอ่าน โดยใช้วงจรรายนอกที่ทำให้การนับของเคาน์เตอร์หยุดชั่วคราวในระหว่างที่ทำการอ่าน ซึ่งเทคนิคนี้แสดงไว้ในรูปที่ 3.18 แต่ละวิธีที่กล่าวมานี้ก็มีข้อเสียในตัวของมันเอง ดังในวิธีการแลทซ์ อาจทำให้ไมโครโปรเซสเซอร์ทำการอ่านข้อมูลเก่าที่เกิดขึ้นก่อนหน้านี้หลายรอบ ซึ่งขึ้นอยู่กับความเร็วของการนับและไบท์ของเคาน์เตอร์ที่กำลังถูกอ่าน ส่วนวิธีที่ 2 มีข้อเสียก็คือ จะต้องใช้อุปกรณ์ทางฮาร์ดแวร์มาเพิ่มอีก ซึ่งอาจทำให้เกิดการเปลี่ยนแปลงการทำงานของระบบทั้งหมด ขึ้นอยู่กับความเหมาะสมว่า จะเลือกใช้วิธีใดจึงจะดีที่สุดสำหรับการใช้งานนั้นๆ

### 3.9 คำสั่งควบคุมที่ใช้

ในแต่ละโหมดการทำงานของเคาน์เตอร์ยังแบ่งการทำงานไว้อีก

หลายลักษณะ ดังนั้น เพื่อสะดวกในการนำคำสั่งควบคุมไปใช้งาน จึงขอแสดง

เอกสารตารางที่ 3.2 ซึ่งเป็นการรวมคำสั่งทั้งหมดที่ใช้ควบคุม 8253 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3.2 แสดงค่าสิ่งควบคุมของ 8253 การนับเป็นแบบไบนารี

READ/LOAD	COUNTER0	COUNTER1	COUNTER2	MODE
1	00H	40H	80H	
2	20H	60H	A0H	0
3	10H	50H	90H	
4	30H	70H	B0H	
1	02H	42H	82H	
2	22H	62H	A2H	1
3	12H	52H	92H	
4	32H	72H	B2H	
1	04H	44H	84H	
2	24H	64H	A4H	2
3	14H	54H	94H	
4	34H	74H	B4H	
1	06H	46H	86H	
2	26H	66H	A6H	3
3	16H	56H	96H	
4	36H	76H	B6H	
1	08H	48H	88H	
2	28H	68H	A8H	4
3	18H	58H	98H	
4	38H	78H	B8H	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3.2 (ต่อ)

READ/LOAD	COUNTER0	COUNTER1	COUNTER2	MODE
1	0AH	4AH	8AH	
2	2AH	6AH	AAH	5
3	1AH	5AH	9AH	
4	3AH	7AH	BAH	

- เมื่อ 1 = LATCHED READING  
 2 = READ/WRITE LSB ONLY  
 3 = READ/WRITE MSB ONLY  
 4 = READ/WRITE (LSB FIRST THEN MSB)

## บทที่ 4

### การเปลี่ยนอนาลอกเป็นดิจิตอล (ANALOG TO DIGITAL CONVERTER)

การเปลี่ยนสัญญาณอนาลอกเป็นดิจิตอลนั้นเป็นสิ่งจำเป็นมากเพราะจะทำให้เครื่องมือทางดิจิตอลหรือเครื่องคอมพิวเตอร์รับรู้และทำการตอบสนองกับสัญญาณอนาลอกที่เข้ามาได้ดังนั้นจึงต้องทำการเปลี่ยนสัญญาณอนาลอกให้เป็นเลขฐานสองเสียก่อน วิธีที่ใช้ในการเปลี่ยนสัญญาณอนาลอกเป็นดิจิตอลที่เป็นที่นิยมใช้กันมากเช่น


1. SUCCESSIVE APPROXIMATION A/D
2. INTEGRATION
3. BINARY RAMP (SERVO)
4. PARALLEL

#### 4.1 SUCCESSIVE APPROXIMATION A/D

วิธีนี้เป็นที่นิยมใช้กันมากกับไมโครโปรเซสเซอร์เพราะมีความเร็วสูง จำนวนบิตสูง แต่ราคาต่ำ หลักการก็คือเริ่มทำการเดาค่าของเอาต์พุตที่จะเปลี่ยนเป็นอนาลอกไว้ก่อนแล้วนำไปเปรียบเทียบกับค่าอินพุตจริงที่เข้ามา ค่าที่เดาไว้นี้จะเพิ่มขึ้นหรือลดลงก็ขึ้นอยู่กับการนำมาเปรียบเทียบกับกัน เช่นสมมุติว่าทำการประมาณค่า 8 บิต เริ่มเดาครั้งแรกควรจะเป็น 1000 0000 ถ้าค่าอินพุตจริงที่เข้ามามากกว่าค่าอนาลอกของ 1000 0000 แล้วมันจะทำการเดาค่าต่อไปเป็น 1100 0000 ถ้าค่าอินพุตจริงยังมีค่ามากกว่าอีก ก็จะทำการเดาเพิ่มขึ้นเป็น 1110 0000 ทำเช่นนี้ไปเรื่อยๆจนกว่าจะเดาค่าอินพุตจริงที่เข้ามาได้ถูกต้อง จากรูปที่ 4.1 อธิบายได้ดังนี้คือเมื่อ SUCCESSIVE APPROXIMATION (SA) REGISTER ได้รับ STARTPULSE ทุกบิตจะรีเซ็ตเป็น "0" บิต B1 จะ

ต่อกับ MSB ของ DAC เมื่อสัญญาณคลิกถูกผลักเข้ามาหลังจากนำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากมี START PULSE เกิดขึ้นแล้วบิต B1 จะเซ็ทเป็น "1" ซึ่งชั่วคราวซึ่งจะทำให้เอาต์พุทของ DAC เป็น 1000 0000 ถ้าแรงดันที่โหม่งทราบค่าทางอินพุทมากกว่าระดับแรงดันทางด้านเอาต์พุทของ DAC เอาต์พุทแลทซ์จะยังคงเซ็ท B1 ให้เป็น "1"




รูปที่ 4.1 แสดงบล็อกไดอะแกรมของวงจร SUCCESSIVE APPROXIMATION

แต่ถ้าแรงดันทางด้านอินพุทมีค่ามากกว่าแรงดันทางเอาต์พุทของ DAC B1 จะรีเซ็ทเป็น "0" หลังจากนั้น SA รีจิสเตอร์จะเลื่อนไปทางขวา 1 บิตแล้วเริ่มทำการทดสอบเหมือนกับบิตที่ 1 เมื่อทำการทดสอบจนถึงบิตสุดท้าย SA รีจิสเตอร์จะแสดงสัญญาณว่าเกินออกมาใน CLOCK PULSE ต่อมา ดังนั้นถ้าต้องการ N บิตจะต้องใช้ช่วงเวลาในการเปลี่ยนข้อมูล 1 ข้อมูลเท่ากับ N+1 CLOCK

PULSE การที่ส่งวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 4.2 อธิบายได้ดังนี้คือ จากรูปสมมุติว่าแรงดันเต็มสเกล เป็น 1 โวลต์ และค่าแรงดันอินพุท ( $E_{in}$ ) เป็น 0.625 โวลต์

1. ที่เวลา T1 SA ADC ได้รับ START PULSE รีจิสเตอร์ B1 จะ เป็น "1" ทำให้เอาต์พุทขณะนี้เป็น 100 ดังนั้นสเกลของ DAC จะเป็น 0.5 V ผลการทดสอบแสดงว่า  $E_{in}$  ยังคงมากกว่า  $E_o$  ดังนั้นแลตซ์ B1 จะยังคง เช็ทเป็น "1" เอาต์พุทก็ยังคงเป็น 100



รูปที่ 4.2 แสดงสัญญาณการทำงานของวงจร SUCCESSIVE APPROXIMATION

2. ที่เวลา T2 ซึ่งเป็น CLOCK PULSE ถัดต่อมา รีจิสเตอร์ B2 จะถูกเช็ทให้เป็น "1" เอาต์พุทในขณะนี้จะ เป็น 110 แรงดัน  $E_o$  ในขณะนี้จะ เป็น 0.75 V ในขณะ  $E_{in}$  จะน้อยกว่า  $E_o$  ดังนั้นเอาต์พุทของรีจิสเตอร์

เอกสารนี้แลตซ์ B2 จะรีเช็ทเป็น "0" งานเอาต์พุทขณะนี้เป็น 100 าทให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. ที่เวลา T3 เอาท์พุทของบิต B3 จะถูกเซ็ทเป็น "1" ดังนั้น เอาท์พุทจะเป็น 101 ค่าแรงดัน Eo ขณะนี้เท่ากับ 0.625 V ดังนั้น แรงดัน  $E_o = E_{in}$  ผลแลทซ์สำหรับบิต B3 จะเซ็ทเป็น "1" ทำให้ได้ เอาท์พุทเป็น 101


4. ที่เวลา T4 จะเกิดสัญญาณ OVER FLOW ขึ้น เพื่อให้วงจรภายนอกรู้ว่าข้อมูลบนสายเอาท์พุทนี้เสร็จเรียบร้อยแล้ว ดังนั้น CONTROL LOGIC จะส่งสัญญาณ EOC PULSE ออกมา ดังนั้นช่วงเวลาในการเปลี่ยนของ SA ADC ที่มีขนาด 8 บิตจะกินเวลาเท่ากับ  $3+1 = 4$  CLOCK PULSE

## 4.2 INTEGRATION


ADC แบบนี้จะใช้ CAPACITOR เป็นตัวเก็บประจุของแรงดันอินพุท และทำการวัดในช่วงเวลาที่ต้องการ และใช้แรงดันอ้างอิงมาเป็นตัวเปรียบเทียบเพื่อกำหนดค่าของแรงดันอินพุท ADC แบบนี้จะมีความเที่ยงตรงที่สุด แต่ทำงานช้ากว่าแบบ SUCCESSIVE APPROXIMATION ADC แบบนี้ที่สำคัญมี 2 แบบคือ DUAL SLOPE และ SINGLE RAMP หรือ V/F

### 4.2.1 DUAL SLOPE INTEGRATION

วิธีง่ายๆคือทำการวัดเวลาซึ่งเกิดจาก CAPACITOR ทำการชาร์จแรงดันที่ไม่ทราบค่า และดิสชาร์จภายใต้แรงดันที่ทราบค่า อัตราส่วนระหว่างแรงดันที่ทราบค่ากับแรงดันที่ไม่ทราบค่าจะเท่ากับอัตราส่วนของค่าของเวลาที่ทั้งสองทำการวัด หลักการของวิธีนี้แสดงในรูปที่ 4.3 และสัมพันธ์กับทางฮาร์ดแวร์ซึ่งแสดงในรูปที่ 4.4 ที่เฟสทั้งสองในรูปอธิบายได้ดังนี้คือ



รูปที่ 4.3 แสดง INTEGRATION TIMING



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับวารสารวิชาการเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 รูปที่ 4.4 แสดง DUAL SLOPE CONVERTER  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในช่วงแรก CAPACITOR จะชาร์จภายใต้แรงดันอินพุท (บวก) ในช่วงเวลา N PULSE (1000 ในตัวอย่าง) CAPACITOR จะชาร์จในพิคัดซึ่งเป็นสัดส่วนกับแรงดันอินพุทหรือมากกว่าค่าอินพุทเฉลี่ยในช่วงเวลา "T" ซึ่ง T คือช่วงเวลาที่กำหนดขึ้นครั้งแรก


ในช่วงที่สอง CAPACITOR จะดิสชาร์จโดยการปรับของกระแสอ้างอิง (ลบ) และ  $V_{ref}$  (ซึ่งที่ตรงกันข้ามกับ  $V_{in}$ ) ก็จะถูกนำมาใช้ ช่วงเวลาที่ต้องการในการดิสชาร์จ CAPACITOR ก็จะถูกวัดก็คือ "T"

เมื่อนำมาใช้ร่วมกับไมโครโปรเซสเซอร์อินพุทจะถูกวัดและ OFFSET โดย  $V_{ref}$  หาคด้วย 2 ดังนั้นจะได้

$$(t-T)/T = V_{in}/2V_{ref} + 1/2 \quad \dots (4.1)$$

#### 4.2.2 SINGLE RAMP หรือ V/F


เทคนิคของ SINGLE RAMP คือแรงดันอ้างอิงของซีวตรงกันข้ามกับแรงดันอินพุทจะถูกนำมาใช้ มันจะถูกรวมเข้าด้วยกันจนกระทั่งพบว่ามีค่าเท่ากับอินพุท วงจร TIMER จะถูกใช้นับจำนวน PULSE เพื่อทำให้คุณภาพถูกต้อง ความถูกต้องของวิธีนี้ขึ้นอยู่กับ CAPACITOR (เพราะว่าไม่ต้องใช้ OFFSET ในการดิสชาร์จ) และความถี่ของสัญญาณคล็อกที่ใช้ อย่างไรก็ตามยังมีความต่างศักย์อยู่บ้างอันเนื่องมาจากความเร็วในการทำงานต่างกัน ดังนั้นการชาร์จแบบเดี่ยวจึงถูกนำมาใช้ ในวิธี V/F แรงดันอินพุทจะถูกเปลี่ยนให้เป็นอัตราส่วนกับความถี่ วงจรนับจะถูกนำมาใช้วัดความถี่และกำหนดดิจิตอล เอาท์พุทดังแสดงในรูปที่ 4.5



รูปที่ 4.5 แสดง SINGLE RAMP

#### 4.3 BINARY RAMP OR SERVO


จากรูปที่ 4.6 อธิบายการทำงานได้ดังนี้คือ เมื่อเริ่มทำการ START CONTROL LOGIC จะส่ง GATE-ON ทำให้ MAIN GATE OPEN CLOCK เริ่มทำงาน BINARY COUNTER จะทำการรีเซ็ต เมื่อป้อน  $E_{in}$  เข้ามาที่ COMPARATOR ซึ่งจะทำให้มี  $E_{in}$  ออกไปเข้า MAIN GATE ทำการปล่อยให้ CLOCK เข้าไปผ่าน BINARY COUNTER เข้าวงจร DAC ให้เป็นสัญญาณอนาล็อกเข้าไป COMPARATOR เมื่อให้  $E_{in}$  สูงมากขึ้นจนเท่ากับ  $E_o$  จะทำให้  $E_{in} = 0$  ; BINARY COUNTER จะหยุดนับจากนั้นจะทำให้ CONTROL LOGIC ส่งสัญญาณ EOC ออกมาเป็นสัญญาณซึ่งบอกให้ทราบว่า การ CONVERT ได้สิ้นสุดลงแล้ว



รูปที่ 4.6 แสดง BINARY RAMP

#### 4.4 PARALLEL

หลักการของวิธีนี้คือ ทำการเปลี่ยนค่าดิจิทัลทั้งหมดพร้อมๆกันให้เป็นรูปอนาลอกแล้วเปรียบเทียบกับสัญญาณอินพุต วิธีช่วงเวลาสำหรับการ CONVERT ครั้งหนึ่งคุณภาพของมันสามารถตรวจสอบได้ดังรูปที่ 4.7 วิธีนี้ความเร็วจะสูงมากแต่อุปกรณ์ที่ใช้ก็มากด้วย อุปกรณ์ที่ใช้ขึ้นอยู่กับจำนวนบิตคือ  $2^n - 1$  โดย  $n$  เป็นจำนวนบิต ถ้าเป็น 8 บิตจะต้องใช้อุปกรณ์ถึง 255 ชุด และอุปกรณ์แต่ละชุดจะต่างกัน 1 LSB



รูปที่ 4.7 แสดง PARALLEL A/D

คุณสมบัติของ ADC ดูได้จากฟังก์ชันเหล่านี้คือ ความถูกต้อง ความ เป็นเชิงเส้น ความเร็ว ราคา ความคงที่ ผลลัพธ์ที่ได้ พิกัดของอินพุท และ คุณสมบัติเฉพาะอื่นๆ เช่น ขนาด เมื่อนำไปใช้กับไมโครโปรเซสเซอร์ ความ ถูกต้องอาจทำได้ทางโปรแกรม


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 5.2 SAMPLE & HOLD CIRCUITS

วงจรนี้จะช่วยลดความผิดพลาดต่างๆในการแปลงสัญญาณ เมื่ออินพุทเกิดการเปลี่ยนแปลงอย่างรวดเร็ว เมื่อเทียบกับเวลาในการแปลงสัญญาณ วงจร S/H นี้จำเป็นสำหรับระบบที่มีช่องสัญญาณหลายๆช่อง โดยจะ HOLD ข้อมูลที่สุ่ม (SAMPLE) จากช่องสัญญาณใดๆ เพื่อทำการแปลงสัญญาณ ในขณะที่ MULTIPLEX ก็ยังคงสุ่มสัญญาณช่องถัดไปอยู่



รูปที่ 5.2 แสดงวงจร SAMPLE AND HOLD

(a) SIMPLIFIED CIRCUIT DIAGRAM (b) WAVEFORM

จากรูปที่ 5.2 S1 จะปิดเมื่อได้รับคำสั่ง SAMPLE แล้ว CAPACITOR  $C_h$  จะเริ่ม ประจุจนกระทั่งถึงระดับของสัญญาณอินพุท จะใช้ ช่วงเวลาที่คงที่ค่าหนึ่ง เรียกว่า ACQUISITION TIME แรงดันที่ตกคร่อม เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  $C_h$  จะคงสถานะเอาไว้ในระดับเดียวกับ สัญญาณอินพุท เมื่อมีคำสั่ง HOLD ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแบบส่งเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เข้ามา จะทำให้ S1 เปิด แต่จะทำงานหลังจากผ่านไป ช่วงระยะเวลาหนึ่ง ซึ่ง ช่วงระยะเวลาดังกล่าวเรียกว่า APERTURE TIME DELAY ( $t_u$ ) ซึ่งจะ เป็นตัวกำหนดอัตราการเปลี่ยนแปลงของสัญญาณอินพุทสูงสุด ที่จะทำให้เกิดการ แปลง สัญญาณที่ถูกต้องที่สุด หลังจาก S1 เปิด จะต้องใช้ช่วงเวลา SETTLING TIME ก่อนที่เอาท์พุทของวงจรถ S/H จะคงที่ที่ค่าหนึ่งและสามารถ ที่จะใช้ในการแปลงได้ ในความเป็นจริงจะไม่คงที่แต่จะลดลงไปเรื่อยๆตาม เวลา เนื่องจากค่า CAPACITANCE ที่ ปนเข้ามาจะสามารถเป็นเหตุให้ การ เปลี่ยนแปลงของอินพุทที่มีขนาดใหญ่ที่ไปปรากฏที่เอาท์พุทของวงจรถ S/H มี ขนาดลดลง ซึ่ง เรียกเหตุการณ์นี้ว่า FEEDTHROUGH

ค่าที่มีค่าต่างๆจะลด ACQUISITION TIME แต่จะเพิ่มการลดลง ของสัญญาณ (DROOP) ในทางตรงกันข้าม ค่า C ที่มีค่ามากๆ จะทำให้ การลดลงของสัญญาณมีค่าน้อยลงแต่ ACQUISITION TIME จะมีค่ามากขึ้น ใน การนำเอาวงจรถ S/H มาใช้กับ ADC จะต้องให้ช่วงเวลา HOLD มีค่าไม่ มากกว่าช่วงเวลาการแปลงสัญญาณของADC มากเกินไป ดังนั้นการเลือกค่า C เราจะประมาณเท่ากับ ผลรวมของช่วงเวลาการลดลงของสัญญาณ (TOTAL DROOP) ที่อยู่ในระหว่างการแปลง การเลือก C เพื่อทำให้ ACQUISITION TIME ที่ดีที่สุด ก็คือ การรักษา DROOP ในการแปลงสัญญาณให้ต่ำกว่า 1 LSB การเลือกชนิดของ C ก็มีความสำคัญมาก เพราะการดูดกลืน DIELECTRIC ของ C จะเป็นตัวก่อให้เกิดความผิดพลาดมากมาย C ที่เหมาะสม ได้แก่ POLYPROPYLENE, POLYSTYRENE, TEFLON ส่วน MICA และ POLYCARBONATE ก็พอใช้ได้ แต่ CERAMIC จะมีการดูดกลืน DIELECTRIC สูง ไม่ควรจะใช้

โดยทั่วไปวงจรถ S/H จะมี ACQUISITION TIME =  $4\mu s$  สำหรับ ACCURACY = 0.1% หรือ  $10-20\mu s$  สำหรับ ACCURACY = 0.01%


Device type	Manufacturers	Acquisition time	Aperature time	Settling time	Features
AD582	Analog Devices	6 $\mu$ s to 0.1%	150 ns	0.5 $\mu$ s	Monolithic, general purpose
AD583	Analog Devices	4 $\mu$ s to 0.1%	50 ns	—	Monolithic, faster
LF398	National	4 $\mu$ s to 0.1%	150 ns	0.8 $\mu$ s	Monolithic, general purpose
SHC298	Burr-Brown	9 $\mu$ s to 0.1%	200 ns	1.5 $\mu$ s	Monolithic, general purpose
AD346	Analog Devices	2 $\mu$ s to 0.01%	60 ns	0.5 $\mu$ s	Hybrid, internal hold capacitor
SHC85	Analog Devices, Datel-Intersil, Burr-Brown	4 $\mu$ s to 0.01%	25 ns	0.5 $\mu$ s	Hybrid, internal hold capacitor, low droop rate
HTS0025	Analog Devices	20 ns to 0.01%	20 ns	30 ns	Hybrid, very fast

รูปที่ 5.2 การเปรียบเทียบ IC วงจร S/H เบอร์ต่างๆ

### 5.3 MULTICHANNEL SYSTEMS

ระบบการทำงานที่มีหลายๆช่องสัญญาณอนาลอกอินพุท โดยทั่วไปมีอยู่ 2 วิธีที่ใช้กัน วิธีที่ใช้มากโดยให้ MULTIPLEX สัญญาณอินพุททั้งหมด แล้วใช้ ADC เพียงตัวเดียวในการ แปลงสัญญาณอนาลอกเป็นดิจิตอล และอีกวิธีหนึ่ง คือ ใช้ ADC ในทุกช่องสัญญาณที่ใช้งาน และวิธีหลังนี้เริ่มใช้กันมากเนื่องจากราคาของ ADC ถูกลง

## 5.4 ANALOG MULTIPLEXING



รูปที่ 5.3 MULTICHANNEL DAS โดยการใช้ AMUX. และ

ADC ตัวเดียว


จากรูปที่ 5.3 เป็นวงจรที่ใช้โดยทั่วไปของ ANALOG MULTIPLEX DATA ACQUISITION SYSTEM จะเห็นว่า MULTIPLEXER ถูกต่อเพื่อเลือกช่องสัญญาณ แล้วส่ง ให้วงจร S/H ซึ่งจะ SAMPLE และ HOLD ข้อมูลให้แก่ ADC เพื่อทำการแปลง ซึ่งขณะ MUX เลือกสัญญาณช่องอื่นให้วงจร S/H อยู่ นั้น ADC ก็ยังคงทำงานของมันต่อไป จากลักษณะดังกล่าวจะเห็นว่า MULTIPLEXER SWITCHING และ SETTLE TIME ไม่มีผลกระทบต่ออัตราการส่งผ่านข้อมูลของระบบ ANALOG MULTIPLEXER มักจะมี 4, 8 และ 16 ช่องโดยออกแบบเป็นแบบ SINGLE END หรือ DIFFERENTIAL INPUT SIGNAL MULTIPLEXER ที่ดีควรจะทำงานแบบ BREAK-BEFORE-MAKE หรือ

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้ใช้เฉพาะที่องค์กรซึ่งหากไม่ได้รับอนุญาตให้ใช้โดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หยุดก่อนทำต่อไป เพื่อให้แน่ใจว่า INPUT 2 CH. ไม่ได้ต่อถึงกัน (SHORT) ข้อพิจารณาที่สำคัญในการเลือกใช้ ANALOG MULTIPLEXER คือ ค่าความต้านทานของตัวเอง, กระแสรั่วไหล, TRANSFER ACCURACY, CROSSTALK และ SETTLING TIME ค่าความต้านทานจะทำให้เกิดแรงดันตกคร่อม ซึ่งจะทำให้เกิดผิดพลาดได้ แต่เราสามารถลดค่าผิดพลาดดังกล่าวโดยทำให้ค่าเอาต์พุตอิมพีแดนซ์ของ MULTIPLEX มีค่าสูงมากๆ วงจร S/H ก็มีค่าอินพุตอิมพีแดนซ์สูง ดังนั้น มันจะช่วยให้ความผิดพลาดลดน้อยลงส่วน TRANSFER ACCURACY เป็นเปอร์เซ็นต์ความผิดพลาดที่เกิดจากการส่งผ่านข้อมูลของอินพุต และ CROSSTALK เป็นผลมาจากค่าการคัปปลิงระหว่างอินพุตและเอาต์พุตขณะหยุดใช้ช่องสัญญาณ (OFF CH.) และ SETTLING TIME เป็นช่วงเวลาที่จะทำให้อเอาต์พุตของ MULTIPLEX มีเสถียร ภาพภายในย่านที่กำหนดไว้ประมาณเท่ากับสัญญาณอินพุตของช่องนั้นๆ โดยผู้ออกแบบต้องรู้ พารามิเตอร์เหล่านี้ เพื่อให้แน่ใจว่าวงจร S/H จะไม่ทำงานจนกระทั่งเอาต์พุตของ MULTIPLEX มีเสถียรภาพ (STABILIZED)

## 5.5 PARALLEL CONVERSION

ในระบบ PARALLEL DATA ACQUISITION จะแยก ADC ไปใช้ในแต่ละช่อง (ดูรูปที่ 5.4) จะมีข้อดีในทางอุตสาหกรรมที่ซึ่ง TRANSDUCER ถูกวางอยู่ทั่วไปในบริเวณกว้างที่เต็มไปด้วยสัญญาณรบกวน การติดตั้งให้ ADC ใกล้กับ TRANSDUCER และการส่งข้อมูลที่ถูกแปลงเป็นดิจิตอลจะลดสัญญาณรบกวนลงได้ดีกว่าการส่งสัญญาณอนาลอก นอกจากนี้ การแยก ADC ยังทำให้อัตราการสุ่ม (SAMPLING RATE) ต่อช่องสูงขึ้นด้วย



รูปที่ 5.4 MULTICHANNEL DAS โดยการใช้ DMUX. และแยกใช้

ADC

วงจรขยาย INSTRUMENTATION AMPLIFIER และ TRANSDUCER

วงจร INSTRUMENTATION AMPLIFIER มีความสำคัญมากในการที่ขยายสัญญาณที่ได้จาก TRANSDUCER ที่มีขนาดสัญญาณน้อยๆ ซึ่งปัจจุบันมีชิพไอซีสำเร็จรูปให้ใช้อยู่ทั่วไป แต่จะมีราคาค่อนข้างสูง ในโครงการนี้ใช้ OP-AMP มาประกอบเป็นวงจร INSTRUMENTATION AMPLIFIER โดยจะพิจารณาเป็นส่วนใหญ่


6.1 วงจร DIFFERENTIAL AMPLIFIER

จากรูปที่ 6.1 เป็นวงจร BASIC DIFFERENTIAL AMP ซึ่งอินพุตจะถูกป้อนเข้าที่ขา (-) และ (+) ถ้าเราลัดวงจรที่สัญญาณอินพุต E1 จะเห็นว่าเป็นวงจร INVERTING AMP โดยสัญญาณอินพุต E2 จะป้อนให้กับขา INVERTING ซึ่งมี GAIN เท่ากับ  $-m$  ดังนั้นเอาต์พุตของวงจรขณะลัดวงจรอินพุต E1 จะเท่ากับ  $-mE2$  ในทางตรงข้ามถ้าหากลัดวงจรสัญญาณอินพุต E2 แล้ว จะเห็นว่า E1 จะถูกแบ่งแรงดัน (DIVIDER) ออกระหว่าง R และ  $mR$  ดังนั้นที่ขา NON-INV (+) จะมีแรงดันที่ป้อนให้กับวงจร NONINVERTING AMP เท่ากับ  $E1m/(1+m)$  โดยที่วงจรมี GAIN เท่ากับ  $(1+m)$  ดังนั้นเอาต์พุตที่ได้จะเท่ากับ  $E1m$  เมื่อป้อนอินพุตทั้งสองให้แก่วงจรพร้อมกัน เอาต์พุตที่ได้จะเท่ากับ  $mE1 - mE2$  หรือ

$$V_o = mE_1 - mE_2 = m(E_1 - E_2) \dots \dots \dots (6.1)$$


จากสมการที่ 6.1 แสดงเอาต์พุตของวงจร DIFFERENTIAL AMP ซึ่ง  $V_o$  จะขยายสัญญาณที่แตกต่างกันของสัญญาณอินพุตที่ขา (-) และ (+) โดยมี GAIN เท่ากับ  $m$  หรือที่เรียกว่า DIFFERENTIAL GAIN ซึ่งสามารถเขียนค่าอัตราขยายได้ที่  $mR$  จะเห็นว่าเมื่อป้อนอินพุตทั้งสองเท่ากัน เอาต์พุตจะ

เอกสารเป็น 0 หรือที่เรียกว่า COMMON MODE VOLTAGE ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.1 แสดงวงจร BASIC DIFFERENTIAL AMPLIFIER

## 6.2 COMMON MODE VOLTAGE



รูปที่ 6.2 แสดง COMMON MODE VOLTAGE GAIN

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.3 การกำจัดสัญญาณรบกวน

#### 6.4 การปรับปรุงวงจร DIFFERENTIAL AMPLIFIER


ในวงจร DIFFERENTIAL AMP จะมีความต้านทานทางด้านอินพุตค่อนข้างต่ำ และการเปลี่ยนแปลงอัตราขยายนั้นยุ่งยากมาก เพราะค่า RESISTANCE RATIO จะต้องสัมพันธ์กัน ในการปรับปรุงวงจรนี้จึงพิจารณาที่สิ่งเหล่านี้ การเพิ่มค่าความต้านทานทางด้านอินพุตนั้นสามารถทำได้โดยเพิ่ม BUFFER ให้แก่อินพุตของวงจร โดยใช้ OP-AMP ดังรูปที่ 6.4 (a) จะเห็นว่า

$V_o$  ที่  $R_L$  ได้รับจะเท่ากับ  $E_1 - E_2$  เหมือนเดิม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a) Buffered differential-input to differential-output amplifier



(b) Buffered differential-input to differential-output amplifier with adjustable gain

รูปที่ 6.4 แสดงการปรับปรุงวงจร

(a) BUFFER (b) การปรับ GAIN การขยาย

การปรับอัตราขยายของวงจรสามารถทำได้โดย เพิ่ม R ให้  
 แก่วงจร BUFFER ดังรูปที่ 6.4 (b) จะเห็นว่า DIFFERENTIAL INPUT  
 VOLTAGE ของแต่ละ OP-AMP มีค่าเป็น 0 V แรงดันที่จุด 1 และ 2 ในรูป  
 จะเทียบเท่ากับ E1 และ E2 ดังนั้นแรงดันที่ตกคร่อม aR จะเท่ากับ E1-E2  
 ซึ่งเราจะนำเอา aR นี้มาใช้ในการปรับค่าอัตราขยายของวงจร กระแสที่  
 ผ่าน aR จะได้เป็น

เอกสารนี้เป็นเอกสารที่สํานักงานวิจัยและพัฒนาที่ออกจากรั้วมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี  

$$I = (E_1 - E_2) / aR \dots \dots \dots (6.2)$$
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เมื่อ  $E_1$  มีค่าเป็นบวกมากกว่า  $E_2$  ทิศทางของกระแสจะไหลดังรูป 6.4 (b) โดยผ่าน  $R$  ทั้งสามตัว และแรงดันที่ตกคร่อม  $R$  ทั้งสามก็คือ  $V_o$  นั้นเอง ดังนั้นเราสามารถปรับอัตราขยายของวงจรได้ที่  $aR$  จะได้ว่า

$$V_o = (E_1 - E_2)(1 + 2/a) \dots \dots \dots (6.3)$$

6.5 INSTRUMENTATION AMPLIFIER

ในรูปที่ 6.5 เป็นวงจร INSTRUMENTATION AMPLIFIER โดยนำเอาส่วนต่างๆที่กล่าวมาแล้วข้างต้นมาประกอบกัน โดยให้  $R$  มีค่าเท่ากัน จะเห็นว่าที่  $A_3$  มี  $R'$  ซึ่งใช้ในการปรับให้ COMMON MODE INPUT VOLTAGE มีค่าเป็น  $0\text{ V}$  และมี  $aR$  ใช้ในการปรับอัตราขยายของวงจร เราสามารถสรุปคุณสมบัติของวงจรได้คือ

1. VOLTAGE GAIN ที่ได้จาก DIFFERENCE INPUT ( $E_1 - E_2$ ) ต่อ SINGLE ENDED OUTPUT สามารถปรับได้ที่  $aR$
2. มีค่าความต้านทานทางด้านอินพุตสูง
3.  $V_o$  จะไม่ขึ้นอยู่กับ VOLTAGE COMMON ของ  $E_1$  และ  $E_2$  แต่จะขึ้นอยู่กับ DIFFERENTIAL VOLTAGE




6.6 การอ้างอิงแรงดันเอาต์พุท (REFERENCING OUTPUT VOLTAGE)

ในการปรับให้เอาต์พุทของวงจรมีระดับแรงดันอ้างอิงมีค่ามากกว่า 0 V สามารถทำได้โดยเพิ่มแรงดันอ้างอิง (Vref) ต่อกับวงจร BASIC DIFFERENTIAL AMP ดังรูปที่ 6.6 จากรูปที่ 6.6 (a) สมมติว่า E1 และ E2 เป็น 0 V เอาต์พุทของ A1 และ A2 จะเป็น 0 V เมื่อเพิ่มแรงดันอ้างอิง (Vref) ให้แก่วงจร โดยป้อนให้แก่ขา (+) ของ BUFFER ในรูป 6.6 (b) และเอาต์พุทของ BUFFER ต่อเข้ากับ terminal R จะได้ว่า

$$V_o = V_{ref} + m(E_1 - E_2) \dots \dots \dots (6.4)$$

แต่ E1 เท่ากับ E2, ดังนั้น  $V_o = V_{ref}$  จะเห็นได้ว่าเมื่อป้อน Vref ให้แก่วงจรที่ค่าใด ก็จะเป็นการปรับ OFFSET ให้กับเอาต์พุทของวงจร เท่ากับค่า Vref นั้นนั่นเอง




รูปที่ 6.6 การอ้างอิงแรงดันเอาต์พุท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 (a)  $V_o = 0$  เมื่อ  $E_1 = E_2 = 0$  (b)  $V_{ref}$  ที่ป้อนที่ terminal R  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 6.7 THERMOCOUPLE TYPE K

THERMOCOUPLE เป็น TEMPERATURE TRANSDUCER ชนิดหนึ่ง ประกอบด้วยโลหะต่างชนิดกัน 2 ชนิดมาต่อเชื่อมปลายเข้าด้วยกันสามารถทำงานได้โดยอาศัยปรากฏการณ์ THERMOELECTRIC พลังงานความร้อนจะทำให้ระดับพลังงานในอะตอมของโลหะเปลี่ยนไป ทำให้เกิด FREE ELECTRON เพิ่มมากขึ้นในเนื้อโลหะ โดยความหนาแน่นของอิเล็กตรอนก็จะสูงขึ้น ในโลหะต่างชนิดกันความหนาแน่นของอิเล็กตรอนจะต่างกันเมื่อได้รับพลังงานความร้อนที่ระดับเดียวกัน การที่นำโลหะ 2 ชนิดมาต่อเข้าด้วยกันก็จะเกิดเป็นแรงดันไฟฟ้าขึ้น ถ้าเราเชื่อมปลายทั้งสองข้างของโลหะทั้งสองชนิดเข้าด้วยกัน แล้วให้จุดเชื่อมทั้งสองมีอุณหภูมิต่างกัน ก็จะเกิดกระแสไหลวนในลูปของโลหะทั้งสอง และถ้าเราสลับอุณหภูมิที่ปลายทั้งสองด้าน ก็จะมีกระแสไหลสวนทางกับทิศทางเดิม และยังพบว่าปริมาณกระแสเป็นสัดส่วนกับความแตกต่างของอุณหภูมิที่ปลายทั้งสองด้าน ปรากฏการณ์ข้างต้นถูกค้นพบโดย THOMAS SEEBECK แรงดันที่ปลายทั้งสองด้านจึงมีชื่อเรียกว่า SEEBECK VOLTAGE เพื่อเป็นเกียรติแก่ผู้ค้นพบ



THERMOCOUPLE จะให้แรงดัน SEEBECK มากหรือน้อยขึ้นอยู่กับโลหะทั้งสองชนิดที่นำมาทำ เราเรียกความสามารถที่จะกำเนิดแรงดันดังกล่าวต่อการเปลี่ยนแปลงของอุณหภูมิว่า ความไว (SENSITIVITY หรือ SEEBECK COEFFICIENT) มีหน่วยเป็น  $\mu\text{V}/^{\circ}\text{C}$  โดยค่านี้ของโลหะชนิดต่างๆจะกำหนดจากการนำโลหะชนิดนั้นมาต่อเป็น THERMOCOUPLE กับ PLATINUM ค่านี้จะกำหนดที่อุณหภูมิ 273.15 K หรือ  $0^{\circ}\text{C}$  การจับคู่ของโลหะทั้งสองชนิด ที่ไม่ใช่ PLATINUM จะได้ค่า SENSITIVITY ใหม่ค่าหนึ่ง เช่นการจับคู่กันของ CHROMEL กับ ALUMEL จะได้ค่า SENSITIVITY =  $+25 - (-15) = 40 \mu\text{V}/^{\circ}\text{C}$

SENSITIVITY OF THERMOCOUPLE MATERIALS VS PLATINUM

Material	S, $\mu\text{V}/^{\circ}\text{C}$
Bismuth	-72
Constantan	-35
Alumel (nickel)	-15
Platinum	0
Aluminium	3.5
Rhodium	6
Copper	6.5
Gold	6.5
Iron	18.5
Chromel	25
Silicon	440

รูปที่ 6.8 แสดงค่า SENSITIVITY ของโลหะชนิดต่างๆ

การจับคู่ของโลหะแต่ละชนิดจะได้คุณสมบัติของ THERMOCOUPLE ที่แตกต่างกันทั้งในด้านคุณสมบัติทางไฟฟ้า ซึ่งได้แก่ค่า SENSITIVITY และ

คุณสมบัติทางเคมี ซึ่งได้แก่ความมีเสถียรภาพ และความเฉื่อยทางเคมี คือไม่ทำปฏิกิริยาใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การที่จะไม่รวมตัวกับโลหะอื่น ที่จะทำให้คุณสมบัติทางไฟฟ้าเปลี่ยนไป ทำให้การวัดอุณหภูมิเกิดการผิดพลาด ดังนั้น THERMOCOUPLE แต่ละชนิดจึงมีคุณสมบัติเหมาะสมที่จะนำไปใช้แต่ละอย่างต่างกัน

PROPERTIES OF THERMOCOUPLES

Type (ISA Standard)	Metal alloys used	Composition	Sensitivity $\mu\text{V}/^{\circ}\text{C}$	Accuracy $^{\circ}\text{C}$	Range $^{\circ}\text{C}$	Remarks
Type E	Chromel (+)/ constantan (-)	90% Ni 10% Cr/ 57% Cr 43% Ni	40 to 55	$\pm 1.8^{\circ}$ $\pm 0.5\%$	-18 to +315 315 to 870	High sensitivity
Type K	Chromel (+)/ alumel (-)	90% Ni 10% Cr/ 54% Ni 3% Mn 2% Al 1% Sr	40 to 55	$\pm 2.2^{\circ}$ $\pm 0.5\%$	-18 to +276 276 to 1000	Long life and low thermal conductivity most popular for many applications
Type J	Iron (+)/ constantan (-)	Fe/57%Cr 43% Ni	45 to 57	$\pm 2.2^{\circ}$ $\pm 0.5\%$	-18 to +276 276 to 760	Inexpensive, rapid deterioration above 560°C, mechanically strong
Type R	Platinum (-)/ platinum (-) rhodium (+)	Pt/ 87% Pt 13% Rh	5 to 12	$\pm 0.25\%$	0 to 1000	Susceptible to corrosion; to be protected
Type S	Platinum (-)/ platinum (-) rhodium (+)	Pt/ 90% Pt 10% Rh	5 to 12	$\pm 0.25\%$	450 to 1500	Low sensitivity, high stability, free from parasitic emf
Type T	Copper (+)/ constantan	Cu/57% Cu 43% Ni	15 to 60	$\pm 0.8^{\circ}$	-200 to +93	Especially suitable for measurement below 0°C; high reliability
	Indium/ rhodium	In/ 40% Ir 60% Rh	5	$\pm 1.0^{\circ}$	1200 to 2000	High stability; low sensitivity; requires careful handling

การวัดค่า SEEBECK VOLTAGE โดยตรงด้วยดิจิตอลโวลต์มิเตอร์ นั้น ไม่สามารถทำได้เพราะการนำสายวัดของมิเตอร์ไปต่อกับ THERMOCOUPLE เสมือนกับการทำให้เกิดจุดต่อของโลหะขึ้นอีกสองจุด ซึ่งจะกำเนิดแรงดันอีกค่าหนึ่งที่ทำให้ค่าแรงดันผิดจาก ค่าจริงที่ต้องการวัด ปรัชญาการวัด THERMOELECTRIC สามารถสรุปเป็นกฎของ THERMOCOUPLE ได้ดังนี้

6.7.1 แรงเคลื่อนไฟฟ้าที่เกิดจากความร้อน (THERMAL ELECTRO MOTIVE FORCE) ของ THERMOCOUPLE ที่มีอุณหภูมิที่จุดต่อ  $T_1$  และ  $T_2$  และโลหะทั้งสองชนิดเป็นเนื้อเดียวกันตลอดระหว่างจุดต่อทั้งสอง จะแปรผันตามความแตกต่างของอุณหภูมิที่จุดต่อทั้งสองเท่านั้น โดยอุณหภูมิที่จุดอื่นของโลหะ จะไม่มีผลต่อค่าแรงเคลื่อนนี้ (รูปที่ 6.10 a)

6.7.2. ถ้าต่อโลหะ C ที่มีเนื้อเดียวกันตลอดเข้าไปตรงกลางของโลหะ A หรือ B ชนิดใดชนิดหนึ่ง (รูปที่ 6.10 b) และทำให้อุณหภูมิที่จุดต่อของโลหะ C ทั้งสองจุดมีค่าเท่ากัน ค่า EMF รวมทั้งวงจรจะไม่เปลี่ยนแปลงตามอุณหภูมิที่โลหะ C

6.7.3. ถ้าต่อโลหะ C เข้าไประหว่างโลหะ A และ B ที่จุดต่อด้านใดด้านหนึ่งและทำให้อุณหภูมิที่จุดต่อทั้งสองของโลหะ C มีค่าเท่ากับจุดต่อของโลหะ A และ B ก่อนหน้าที่จะต่อโลหะ C เพิ่มเข้าไป ค่า EMF รวมจะมีค่าเท่าเดิมก่อนการต่อโลหะ C (รูปที่ 6.10 c) หรือกล่าวได้ว่า  $E_{AB} = E_{AC} + E_{CB}$


6.7.4. ถ้าโลหะ A และ C กำเนิดแรงดัน  $E_{AC}$  ที่อุณหภูมิจุดต่อ  $T_1$  และ  $T_2$  และคู่โลหะ C, B กำเนิดแรงดัน  $E_{CB}$  ที่อุณหภูมิจุดต่อ  $T_1$  และ  $T_2$  (รูปที่ 6.10 d) คู่โลหะ A และ B จะมีแรงดัน  $E_{AB} = E_{AC} + E_{CB}$  เมื่อมีอุณหภูมิที่จุดต่อ  $T_1$  และ  $T_2$  เท่ากัน

6.7.5. ถ้าคู่โลหะ A, B กำเนิดแรงดัน  $E_1$  ที่อุณหภูมิจุดต่อ  $T_1$  และ  $T_2$  และกำเนิดแรงดัน  $E_2$  ที่อุณหภูมิ  $T_2$  และ  $T_3$  แล้ว คู่โลหะ A, B จะกำเนิดแรงดัน  $E_1 + E_2$  ที่อุณหภูมิจุดต่อ  $T_1$  และ  $T_3$  (รูปที่ 6.10 e)

กฎของ THERMOCOUPLE เป็นสิ่งที่สำคัญมากในการนำเอา THERMOCOUPLE ไปใช้งานเช่นจากกฎข้อ 1 ทำให้สามารถรู้ว่าจะสามารถลาก

เอกสารนี้ไปอย่างไรก็ได้โดยไม่ต้องคำนึงถึงผลของอุณหภูมิที่สาย กฎข้อ 2 และ 3 ไม่ว่าจะกรณีใด ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สามารถต่อเครื่องวัดเข้ากับ THERMOCOUPLE เพื่อวัด EMF รวมของจุดต่อทั้งสองได้ สามารถเชื่อมจุดต่อของ THERMOCOUPLE ด้วยโลหะชนิดใดก็ได้ จากกฎข้อ 4 การ CALIBRATE THERMOCOUPLE สามารถแยกโลหะแต่ละชิ้นไป CALIBRATE กับโลหะชนิดที่ 3 ได้




รูปที่ 6.10 คุณสมบัติของ THERMOCOUPLE

### 6.8 REFERENCE JUNCTION

การใช้งาน THERMOCOUPLE จะเกิดจุดต่อของโลหะมากกว่าหนึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับวารสารวิชาการเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า จุดต่อเสมอ เช่น การวัดแรงดัน SEEBECK เพื่อหาอุณหภูมิที่จุดต่อ  $J_1$  จะเกิด ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จุดต่อของโลหะของ THERMOCOUPLE กับขั้วของ VOLTMETER อีก 2 จุดต่อคือ จุดต่อ J2 และ J3 ซึ่งอุณหภูมิที่จุดต่อ J1 จะไม่สามารถหาค่าได้ ถ้าเราไม่รู้ค่าอุณหภูมิที่จุดต่อ J2 และ J3 มีค่าเท่าไร เพราะค่า EMF ที่ VOLTMETER วัดได้เป็นผลรวมแรงดันของจุดต่อทั้งสามจุด ดังนั้นในการวัดอุณหภูมิด้วย THERMOCOUPLE จึงจำเป็นต้องรู้อุณหภูมิของจุดต่ออื่นๆ เพื่อนำไปใช้เป็นค่าอ้างอิงในการหาค่าอุณหภูมิที่วัด จุดต่อดังกล่าวจึงมีชื่อเรียกว่า จุดต่ออุณหภูมิอ้างอิง หรือ REFERENCE JUNCTION ส่วนจุดต่อที่ใช้วัดอุณหภูมิเรียกว่า MEASURING JUNCTION วิธีที่ง่ายที่สุดในการหาอุณหภูมิที่จุดต่อ J1 ทำได้โดยควบคุมอุณหภูมิของจุดต่อ J2 และ J3 ให้มีค่า  $0^{\circ}\text{C}$  ด้วยการนำจุดต่อ J2 และ J3 จุ่มลงใน




รูปที่ 6.11 การต่อ VOLTMETER เข้ากับ THERMOCOUPLE

อ่างน้ำแข็ง แล้วแรงดัน  $V_2$  และ  $V_3$  จะมีค่าเท่ากับ 0 V วิธีการนี้เรียกว่า ICE BATH REFERENCE JUNCTION ที่เป็นวิธีมาตรฐานในการ CALIBRATE THERMOCOUPLE ทุกชนิด วิธีนี้ไม่ค่อยสะดวกในการนำไปใช้งานจริง จะมีใช้เพียงแต่ในห้องปฏิบัติการเท่านั้น เพราะวิธีนี้ให้ค่าความถูกต้องของ REFERENCE TEMPERATURE ที่ได้จากจุดเยือกแข็งของน้ำ ซึ่งจะเปลี่ยนแปลงไปไม่เกิน 0.001 C ในแต่ละครั้งที่เกิดการแข็งตัวเป็นน้ำแข็ง

จากกฎของ THERMOCOUPLE การวัดแรงดัน SEEBECK ของ THERMOCOUPLE ชนิดใดๆ เราสามารถหาความสัมพันธ์ของแรงดันที่จุดต่อต่างๆ ได้รูปที่ 6.12



$$\begin{aligned}
 V_1 &= V_{AB} T_1 & V &= V_{AB} T_1 + V_{CA} T_{ref} + V_{BC} T_{ref} \\
 V_{r1} &= V_{CA} T_{ref} & &= V_{AB} T_1 + V_{BA} T_{ref} \\
 V_{r2} &= V_{BC} T_{ref} & &= V_{AB} T_1 - V_{AB} T_{ref}
 \end{aligned}$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูปที่ 6.12 ICE BATH REFERENCE JUNCTION ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



6.9.1 วัดค่าความต้านทาน  $R_T$  เพื่อหาอุณหภูมิ  $T_{ref}$  แล้วนำไปหาค่าแรงดันที่เกิดจาก  $V_{ref}$


6.9.2 วัดแรงดัน  $V$  แล้วลบด้วยแรงดัน  $V_{ref}$  แล้วนำค่าที่ได้ไปหาค่าอุณหภูมิของจุดต่อ J1

วิธีนี้เป็นวิธีที่ใช้วัดค่าอุณหภูมิด้วยไมโครโปรเซสเซอร์ที่ใช้

THERMOCOUPLE เป็น TRANSDUCER เพราะสามารถนำไปเขียนเป็นโปรแกรมได้ง่ายและสามารถนำขั้นตอนดังกล่าวไปใช้กับ THERMOCOUPLE ทุกชนิด

### 6.10 วิธีชดเชยอุณหภูมิด้วยวงจรไฟฟ้า (HARDWARE ICE POINT COMPENSATION)

เป็นการหักลบแรงดันที่เกิดจาก REFERENCE TEMPERATURE โดยนำแหล่งจ่ายที่มีค่าแรงดันเท่ากับ  $V_{ref}$  มาต่ออนุกรมเข้ากับวงจร เพื่อหักล้างให้  $V_{ref}$  หดไป แหล่งจ่ายที่นำมาต่อนั้นจะต้องเปลี่ยนแปลงแรงดันตาม  $T_{ref}$  ด้วยคุณสมบัติทางอุณหภูมิเช่นเดียวกับ THERMOCOUPLE ที่ต่ออยู่ วิธีนี้จะดีกว่าวิธีทางซอฟต์แวร์ที่ไม่ต้องเสียเวลาคำนวณค่า  $T_{ref}$  แต่สามารถใช้ได้กับ THERMOCOUPLE ชนิดที่ออกแบบมาเท่านั้น



เนื่องจากคุณสมบัติทางอุณหภูมิของ THERMOCOUPLE ไม่เป็นเชิงเส้น การหาค่าอุณหภูมิต้องอาศัยตารางคุณสมบัติของ THERMOCOUPLE แต่ถ้าใช้งานที่ย่านอุณหภูมีย่านแคบๆ เราสามารถประมาณให้ THERMOCOUPLE มีคุณสมบัติทางอุณหภูมิเป็นเส้นตรงได้สำหรับ THERMOCOUPLE TYPE K ซึ่งใช้ในโครงการนี้มีค่า SLOPE หรือ SEEBECK COEFFICIENT = 40.8  $\mu\text{V}/^{\circ}\text{C}$  ซึ่งค่านี้จะถูกนำไปใช้ในการออกแบบวงจรชุดเซย์อุณหภูมิ คุณสมบัติทางอุณหภูมิของ THERMOCOUPLE สามารถเขียนให้อยู่ในรูป POLYNOMIAL ได้โดยค่าความละเอียดขึ้นอยู่กับกำลังสูงสุดของ POLYNOMIAL

ความสัมพันธ์ระหว่างอุณหภูมิกับแรงดันของ THERMOCOUPLE

$$T = a_0 + a_1X + a_2X^2 + a_3X^3 + \dots + a_nX^n$$

เมื่อ T = TEMPERATURE

X = THERMOCOUPLE VOLTAGE ;

a = POLYNOMIAL COEFFICIENTS

n = MAXIMUM ORDER OF THE POLYNOMIAL

ซึ่งค่า POLYNOMIAL COEFFICIENT ของ THERMOCOUPLE แต่ละชนิดแสดงไว้ในตารางที่ 3.1

NATIONAL BUREAU OF STANDARDS POLYNOMIAL COEFFICIENTS\*


	Type E: nickel-10% chromium(+) versus constant(-), -100 to 1000°C ±0.5°C, 9th order	Type J: iron(+) versus constant(-) 0 to 760°C ±0.1°C, 5th order	Type K: nickel-10% chromium(+) versus nickel-5%(-) (aluminum silicon), 0 to 1370°C ±0.7°C, 8th order	Type R: platinum-13% rhodium(+) versus platinum(-), 0 to 1000°C ±0.5°C, 8th order	Type S: platinum-10% rhodium(+) versus platinum(-), 0 to 1750°C ±1°C, 9th order	Type T: copper(+) versus constant(-), -160 to 400°C ±0.5°C, 7th order
a <sub>0</sub>	0.104967248	-0.048868252	0.226584602	0.263632917	0.927763167	0.100860910
a <sub>1</sub>	17189.45282	19873.14503	24152.10900	179075.491	169526.5150	25727.94369
a <sub>2</sub>	-282639.0850	-218614.5353	67233.4248	-48840341.37	-31568363.94	-767345.8295
a <sub>3</sub>	12695339.5	11569199.78	2210340.682	1.90002E + 10	8990730663	78025595.81
a <sub>4</sub>	-448703084.6	-264917531.4	-860963914.9	-4.82704E + 12	-1.63565E + 12	-9247486589
a <sub>5</sub>	1.10866E + 10	2018441314	4.83506E + 10	7.62091E + 14	1.88027E + 14	6.97688E + 11
a <sub>6</sub>	-1.76807E + 11		-1.18452E + 12	-7.20026E + 16	-1.37241E + 16	-2.66192E + 13
a <sub>7</sub>	1.71842E + 12		1.38690E + 13	3.71496E + 18	6.17501E + 17	3.94078E + 14
a <sub>8</sub>	-9.19278E + 12		-6.33708E + 13	-8.03104E + 19	-1.56105E + 19	
a <sub>9</sub>	2.06132E + 13				1.69535E + 20	

\* Temperature conversion equation:  $T = a_0 + a_1t + a_2t^2 + \dots + a_nt^n$ ,  
 nested polynomial form:  $T = a_0 + \alpha(a_1 + \alpha(a_2 + \alpha(a_3 + \alpha(a_4 + a_5t))))$  (5th order).

Source: Omega Engineering.

### 6.11 วงจรวัดอุณหภูมิ THERMOCOUPLE TYPE K

จากรูปที่ 6.15 เราจัดวงจร INSTRUMENTATION AMPLIFIER ให้มีอัตราขยายเท่ากับ 245 เท่า เพราะต้องการให้วัดอุณหภูมิสูงสุดที่ 500 C ซึ่ง TYPE K ที่อุณหภูมิ 500 C จะมีแรงดันประมาณ 20.4 mV. ดังนั้นจึงจัดวงจรให้มีอัตราขยายเท่ากับ 245 เท่า จึงจะได้ค่าที่ FULL SCALE ของ A/D ที่ 5 V ค่า SEEBECK COEFFICIENT ของ THERMOCOUPLE TYPE K มีค่าเท่ากับ 40.8  $\mu\text{V}/\text{C}$  เมื่อขยาย 245 เท่าที่เอาต์พุตของ AMPLIFIER จะมีค่า COEFFICIENT ประมาณ 10 mV/ C ส่วนของวงจร 1N4736 ถูกจัดเป็นวงจรชดเชยอุณหภูมิ โดยจะปรับให้มีค่า OFFSET เท่ากับ 11.17 mV ป้อนให้แก่อินพุตของ INSTRUMENT AMP. ซึ่งจะมีค่า OFFSET VOLTAGE ที่ไม่สามารถปรับให้ลดลงตามต้องการได้ จึงมีวงจรที่ใช้ LM335 ซึ่งเป็นวงจรสร้างแรงดันคงที่มาใช้ในการหักล้างค่า OFFSET โดยปรับให้มีค่าเท่ากับ SEEBECK COEFFICIENT ที่อุณหภูมิขณะนั้น เช่นที่อุณหภูมิ 28 C หรือเท่ากับ  $(273+28)$  K ก็ จะปรับให้มีค่าเท่ากับ  $(273+28) \times 40.8 \mu\text{V} = 12.28 \text{ mV}$  เมื่อหักลบกับค่า OFFSET จะเหลือ 1.11 mV ป้อนให้แก่วงจร INSTRUMENT AMP. ดังนั้นที่อุณหภูมิ 28 C เอาต์พุตของวงจร INSTRUMENT AMP. จะมีค่าเท่ากับ 291.95 mV ป้อนให้ แก่ A/D ต่อไป



รูปที่ 6.15 แสดงวงจร INSTRUMENTATION AMPLIFIER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 7

### การออกแบบวงจรใช้งาน

ในโครงการปริิญาานิพนธ์ฉบับนี้ได้เลือกใช้ ADC0816 ซึ่งเป็นอุปกรณ์แปลงสัญญาณจาก อนุาลอกเป็นดิจิตอลที่มีราคาถูก มีส่วนของ ANALOG MULTIPLEXING อยู่ภายในชิพนี้ เอาท์พุทของ ADC0816 สามารถต่อวงจร SAMPLE AND HOLD ได้โดยตรง ทำให้สะดวกต่อการใช้งานเป็นอย่างมาก ในการออกแบบจะเริ่มจากการออกแบบวงจร DECODER, CLOCK GENERATOR, ไปจนถึง ANALOG TO DIGITAL CONTROL ต่างๆ

#### 7.1 I/O MAP IN IBM PC

ใน IBM PC ใช้สัญญาณจากแอดแตรส A0-A9 ในการกำหนดตำแหน่ง PORT ซึ่งจากสายสัญญาณแอดแตรสจะสามารถกำหนดตำแหน่ง PORT ได้ถึง 1024 ตำแหน่งโดย I/O PORT ADDRESS MAP จะแยกเป็นสองส่วนจากรูปที่ 7.1 ตำแหน่งเริ่มต้นตั้งแต่ 0000H จนถึง 01FFH จะกำหนดให้เป็นส่วนที่ใช้กับ SYSTEM ตำแหน่งที่เหลือตั้งแต่ 0200H จนถึง 3FFFH ใช้ในส่วน ของ FEATURE CARD PORTS โดยในตำแหน่งที่ 0300H ถึง 031FH เราจะใช้ในการออกแบบโครงงาน

Hex range	Usage	
000-00F	DMA chip 8237A-5	Assigned to system board components
020-021	Interrupt 8259A	
040-043	Timer 8253-5	
060-063	PPI 8255A-5	
080-083	DMA page registers	
0Ax	NMI mask register	
0Cx	Reserved	
0Ex	Reserved	
100-1FF	Not usable	
200-20F	Game control	
210-217	Expansion unit	
220-24F	Reserved	
278-27F	Reserved	
2F0-2F7	Reserved	
2F8-2FF	Asynchronous communications (2)	
300-31F	Prototype card	
320-32F	Fixed disk	
378-37F	Printer	
380-38C	SDLC communications	
380-389	Binary synchronous communications (2)	
3A0-3A9	Binary synchronous communications (1)	
380-38F	IBM monochrome display/printer	
3C0-3CF	Reserved	
3D0-3DF	Color/graphics	
3E0-3F7	Reserved	
3F0-3F7	Diskette	
3F8-3FF	Asynchronous communications (1)	


รูปที่ 7.1 แสดง I/O MAP ใน IBM PC

## 7.2 TIMING DIAGRAM

ในรูปที่ 7.2 แสดงถึงการ READ/WRITE I/O TIMING DIAGRAM ซึ่งโดยทั่วไปจะมี 4 T-STATE CLOCK CYCLES และ 1 TW (WAIT) จะเห็นว่า ใน I/O BUS CYCLE ทั้งหมด จะมี 5 CLOCK CYCLE เป็นอย่างน้อย หรือประมาณ 1.05  $\mu$ s ใน I/O READ CYCLE จะทำงานในส่วนที่เกี่ยวข้องกับคำสั่ง IN ในช่วง T1 สัญญาณ ALE จะ ACTIVE ซึ่งในช่วงขอบสัญญาณขาลงของสัญญาณนี้ แอดเดรส A0-A15 จะประกอบด้วย VALID I/O PORT ADDRESS ในช่วง T2 สัญญาณ IOR จะ ACTIVE เพื่อให้ไมโครโปรเซสเซอร์อ่านข้อมูลจาก DATA BUS ที่ PORT ADDRESS หลังจากนั้น IOR จะ DEACTIVE ที่ช่วงเวลา T4


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใน I/O WRITE CYCLE ในคำสั่ง OUT สัญญาณ ALE จะ ACTIVE ในช่วงขอบขาขึ้นของ T1 เมื่อ IOW ACTIVE ที่ T2 แล้ว ไมโครโปรเซสเซอร์จะส่งข้อมูลผ่าน DATA BUS ในตำแหน่ง PORT ที่เลือก หลังจากนั้น IOW จะ DEACTIVE ที่ช่วงเวลา T4




รูปที่ 7.2 แสดง TIMING DIAGRAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 (a) I/O READ CYCLES (b) I/O WRITE CYCLES  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7.3 แสดง วงจร BUFFER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
**รูปที่ 7.4 แสดงวงจร DECODE PORT**  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 7.3 วงจร BUS BUFFER และการ DECODING

จากรูปที่ 7.3 และ 7.4 ที่ใช้ในโครงงานนี้ ในรูปที่ 7.3 เป็น วงจร BUS BUFFER โดยจะเป็น BUFFER ให้แก่ DATA, ADDRESS และ CONTROL BUS โดยที่ 74LS245 เป็น BI-DIRECTIONAL BUFFER ซึ่งจะควบคุมการ READ/WRITE โดยสัญญาณ IOW และ IOR ส่วนในวงจร DECODE ในรูปที่ 7.4 สามารถกำหนดตำแหน่ง PORT ได้ 32 ตำแหน่ง ตั้งแต่ 0300H จนถึง 031FH โดยใช้ 74LS688 และแอดเดรส A5-A9 ในการตั้งตำแหน่ง PORT ที่ 03XXH เพื่อสร้างสัญญาณ IOA ( I/O ACTIVE) ในการ ENABLE 74LS245 และ 74LS154 ทั้งสองตัว สัญญาณ AEN (ADDRESS ENABLE) ใช้ในการ DISABLE 74LS688 เพื่อไม่ให้ I/O PORT ไปยุ่งเกี่ยวกับการทำ DMA ของคอมพิวเตอร์

### 7.4 วงจร COUNTERS

ในรูปที่ 7.5 เป็น SCHEMATIC และ LOGIC STATE ของ D FLIP-FLOP เมื่อสัญญาณคัล็อกถูกป้อนให้กับ D FLIP-FLOP สัญญาณเอาต์พุต Q จะเปลี่ยนแปลงตามสัญญาณอินพุต D ในรูปที่ 7.5 (b)  $Q_n$  จะแสดงถึง PRESENT STATE ของเอาต์พุต ส่วน  $Q_{n+1}$  จะเป็น NEXT STATE หรือสภาวะที่จะเกิดขึ้นหลังจากที่ป้อนคัล็อกถัดมา ซึ่งจะขึ้นอยู่กับสัญญาณอินพุตที่ป้อนเข้ามา



(a)

D	$Q_n$	$Q_{n+1}$
0	0	0
0	1	0
1	0	1
1	1	1


(b)

รูปที่ 7.5 แสดง D FLIP-FLOP

(a) SCHEMATIC

(b) LOGIC STATE

ในรูปที่ 7.6 เป็นวงจร 2 BIT BINARY COUNTER โดยใช้ D FLIP-FLOP 2 ตัว ซึ่งจะทำงานที่ขอบสัญญาณขาขึ้นของสัญญาณคล็อก ที่เอาต์พุต Q จะเป็น COMPLEMENT กับ Q ในรูปที่ 7.6 (b) เป็น TIMING DIAGRAM ของวงจร ส่วนรูปที่ 7.6 (c) เป็น LOGIC STATE ของเอาต์พุต Q0 และ Q1 เมื่อวงจรมันไปจนกระทั่งถึง 3 จะกลับไปที่ STATE 0 อีกครั้งในคล็อกลูกต่อมา แล้วจะเริ่มนับเข้าลูปเดิมอีกครั้ง ด้วยวิธีนี้เราสามารถที่จะออกแบบให้นับในจำนวนที่มากขึ้นได้




Q0	Q1	Count
0	0	0
0	1	1
1	0	2
1	1	3

(c)


รูปที่ 7.6 แสดง BINARY COUNTER

(a) วงจรนับโดยใช้ D FLIP-FLOP 2 ตัว (b) TIMING DIAGRAM (c) LOGIC STATE ของ Q0 และ Q1

ในทางปฏิบัติ มีชิพ IC ที่นำเอา D FLIP-FLOP หลายๆตัวมาประกอบภายในชิพ ซึ่งเมื่อ D FLIP-FLOP ตัวหนึ่งนับมาจนถึง LIMIT การนับของตัวมันเองแล้วเริ่มกลับมานับที่ STATE 0 อีกครั้ง วงจร COUNTER จะให้สัญญาณ CARRY OUT ออกมาซึ่งจะให้เป็นคล็อกให้กับ D FLIP-FLOP ตัวถัดไป จากในรูปที่ 7.7 เป็นตัวอย่างการต่อวงจร COUNTER แบบ CASCADE ที่ได้กล่าวมาแล้ว เมื่อ COUNTER1 นับมาจนถึงค่าสูงสุดแล้ว มันจะให้สัญญาณ CARRY OUT (CAR) ออกมา และเริ่มกลับไปนับที่ 0 อีกครั้ง สัญญาณ CAR จาก COUNTER1 จะถูกป้อนที่ขาคล็อก (CLK) ของ COUNTER2 ดังนั้น COUNTER2 จะนับเพิ่มขึ้นทีละหนึ่งทุกครั้งหลังจากที่ COUNTER1 นับมาจนถึงค่าสูงสุดของการนับของตัวมันเอง (OVERFLOW)



รูปที่ 7.7 เป็นวงจร CASCADE COUNTER




รูปที่ 7.8 วงจรหารความถี่โดยใช้ IC สำเร็จรูป

ในรูปที่ 7.8 เป็นวงจรที่ใช้ในโครงการนี้ โดยให้ COUNTER เป็น วงจรหารสัญญาณนาฬิกาออกเป็น 2, 4, 8 และ 16 ภายในจะประกอบด้วย วงจรหารสองดั่งที่กล่าวมาแล้วในรูปที่ 7.7 ซึ่งนำมาใช้เป็นสัญญาณคล็อกให้แก่ ADC และ 8253

GATE เป็น "0" จะเป็นการ DISABLE COUNTER


โหมด 5 การทำงานในโหมดนี้จะเหมือนกับโหมด 4 แต่วงจรจะเริ่มนับเมื่อมีสัญญาณขอบขาขึ้นเข้ามาที่ขา GATE ของวงจรมัน

ในรูปที่ 7.9 แสดง BIT ASSIGNMENT ของ CONTROL WORD ใน 8253 ที่ D7 และ D6 ใช้ในการเลือก COUNTER D6 และ D5 ใช้กำหนดการทำงาน READ และ LOAD ข้อมูลของการนับ D3-D1 ใช้สำหรับเลือกโหมดการทำงาน ส่วน D1 และ D0 ใช้สำหรับเลือกว่าจะให้นับเป็นแบบ BINARY หรือ BCD



7.6 การออกแบบ 8253 TIMER/COUNTER

ในรูปที่ 7.10 เป็นวงจรที่ใช้ในโครงการนี้ โดยที่สัญญาณอินพุตและเอาต์พุตของ 8253 ถูกต่อเข้ากับสัญญาณต่างๆดังที่ได้กล่าวมาแล้ว ในรูปที่ 7.11 เป็นการกำหนดตำแหน่งของการทำงานวงจรนับและ STATUS CONTROL WORD ของ 8253 ส่วนรูปที่ 7.12 เป็นการกำหนดหมายเลข PORT ของ 8253



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับโครงการเพื่อการศึกษาเท่านั้น มิใช่อยู่ให้ผู้อื่นไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

R/D	WR	A1	A0	
1	0	0	0	Load counter 0
1	0	0	1	Load counter 1
1	0	1	0	Load counter 2
1	0	1	1	Write control word
0	1	0	0	Read counter 0
0	1	0	1	Read counter 1
0	1	1	0	Read counter 2

รูปที่ 7.11 แสดงการกำหนดตำแหน่งของ COUNTER STATUS CONTROL WORD


Port address (hex)	
304	Counter 0
305	Counter 1
306	Counter 2
307	Control register
30C	Gate port (bit 0 only)

รูปที่ 7.12 แสดงการกำหนดหมายเลข PORT ของ 8253

## 7.7 การออกแบบวงจร ANALOG TO DIGITAL


ในการออกแบบด้าน HARDWARE จะต้องทำให้ ADC SAMPLE สัญญาณอินพุตที่คงที่ประมาณ 1000 SAMPLES/S ดังนั้นจึงต้องให้สัญญาณคล็อกที่ SAMPLE RATE นี้เพื่อที่จะ START ADC จากรูปที่ 7.13 เป็นวงจรที่ใช้ในการเพิ่มช่วงระยะเวลาของคล็อกให้กว้างขึ้นและมีช่วงความกว้างของ PULSE ที่จะใช้ในการควบคุมการ START CONVERSION ให้แคบลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในการเรียนการสอนเท่านั้น ไม่ควรนำออกไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7.13 แสดงวงจรที่ผลิตสัญญาณคล็อกที่เหมาะสมให้แก่ ADC ในการ START CONVERSION

ในรูปที่ 7.14 เป็นวงจรในส่วนของ ADC ซึ่งสามารถรับสัญญาณอินพุตได้ 16 CHANNELS แบบ SINGLE ENDED โดยมี LM301 เป็น BUFFER ให้กับ ZENER DIODE เพื่อป้องกันแรงดันอ้างอิงให้แก่ ADC มีขนาดเท่ากับ 5V ในการเลือก CHANNEL ที่ต้องการรับ จะใช้ 4 LSB ของ DATA BUS ในการเลือก โดยส่ง DATA และสัญญาณ IOW ไปที่ PORT 308H แล้ว DATA 4 บิต จะถูกแลกซ์ไว้ใน CHANNEL ADDRESS REGISTER ของ ADC



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ภายใต้การคุ้มครองของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่อนุญาติให้ผู้อื่นใดใช้ประโยชน์ด้วยการค้า  
 รูปที่ 7.14 แสดงวงจร ANALOG TO DIGITAL CONVERTER  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณ SCSLCT (START CONVERSION SELECT) จะแลตซ์โดยผ่าน PORT 30CH ซึ่งใช้ควบคุมการ START CONVERSION จาก TCLK' หรือจาก PORT 30AH ถ้าสัญญาณ SCSLCT เป็นลอจิก "1" ADC จะถูกควบคุมการ START CONVERSION จาก PORT 30AH แต่ถ้าสัญญาณ SCSLCT เป็น "0" จะใช้สัญญาณ TCLK' ในการ START CONVERSION

สัญญาณ INTSLCT (INTERRUPT SELECT) จะเป็นสัญญาณเอาท์พุทเพื่อป้อนให้แก่ IBM โดยที่จะแลตซ์ผ่าน PORT 30CH ในการควบคุม IRQ2 จาก EOC ของ ADC หรือ TCLK' เมื่อ ADC ได้เสร็จสิ้นการทำงานแล้ว จะทำให้ขาสัญญาณ EOC ของ ADC เป็น "1" ป้อนให้แก่ IRQ2 ของ IBM

LF398 เป็นวงจรถ่ายใช้ในการ SAMPLE AND HOLD ข้อมูลของ ADC นานเท่าที่สัญญาณ EOC ยังเป็น "1" อยู่ เมื่อ ADC เริ่มทำการแปลงสัญญาณ (START) EOC จะเป็นลอจิก "0" แล้ว LF398 จะหยุดการ HOLD ข้อมูลใน HOLD CAPACITOR

## บทที่ 8

### การทดลอง และการออกแบบ PCB

การทดลองในโครงงานนี้จะแยกการทดลองออกเป็นสามส่วน โดยจะทดลองในส่วนของวงจร 8253 TIMER วงจร ANALOG TO DIGITAL CONVERTER และวงจร INSTRUMENTATION AMPLIFIER ซึ่งจะแสดงให้เห็นถึงการทดลองในแต่ละส่วนดังนี้

#### 8.1 8253 TIMER

การทดลองเกี่ยวกับการทำงานของ 8253 ใช้โปรแกรมภาษาเบสิกในการทดลอง โดยจะทำการหารสัญญาณอินพุตคล็อกของไอพีเอ็มเอ็กซ์ที่ซึ่งถูกหารมาจากวงจรหารแล้วป้อนให้กับ CLK0 มีค่าเท่ากับ 1.1925 MHz ให้มีค่าเท่ากับ 500 Hz ดังนั้นจะต้องป้อนค่าให้กับเคาท์เตอร์ของ 8253 เท่ากับ 2385 จากวงจรที่กล่าวมา เราจะเซ็ทให้ COUNTER ทั้งสามอยู่ในโหมด 3 ให้ COUNTER 0 หารสัญญาณคล็อกด้วย 5 ให้ COUNTER 1 หารสัญญาณคล็อกที่รับมาจาก COUNTER 0 ด้วย 9 และ COUNTER 2 จะหารสัญญาณคล็อกจาก COUNTER 1 ด้วย 53 ซึ่งเมื่อหารสัญญาณคล็อก 1.1925 MHz ด้วยโปรแกรมนี้จะได้ออกพุทที่มีสัญญาณคล็อกเท่ากับ 500 Hz โปรแกรมภาษาเบสิกที่ใช้ในการทดลองแสดงในรูปที่ 8.1

```

10 REM SET THE STATUS WORD FOR COUNTER 0 (00 01 111 0)
20 OUT &H307,&H1E
30 REM SET THE STATUS WORD FOR COUNTER 1 (01 01 111 0)
40 OUT &H307,&H5E
50 REM SET THE STATUS WORD FOR COUNTER 2 (10 01 111 0)
60 OUT &H307,&HBE
70 REM LOAD COUNTER 0
80 OUT &H304,5
90 REM LOAD COUNTER 1
100 OUT &H305,9
110 REM LOAD COUNTER 2
120 OUT &H306,53
130 END :

```

รูปที่ 8.1 แสดงโปรแกรมที่ใช้ในการทดลอง 8253

## 8.2 ANALOG TO DIGITAL CONVERTER

การทดลองเกี่ยวกับ ANALOG TO DIGITAL CONVERTER จะใช้ วงจรที่กล่าวมาข้างต้นมาทดลองโดย ป้อนโปรแกรมภาษาเบสิกดังรูปที่ 8.2 ซึ่ง จะทำการทดลองเฉพาะ CHANNEL 0 โดยทำการป้อนสัญญาณ DC ตั้งแต่ 0-5 V ให้แก่ ADC จากนั้นก็สังเกต DATA ที่เอาท์พุทมอนิเตอร์ ว่ามีค่าตรงกับที่ค่านวนหรือไม่ ถ้าไม่ก็ทำการปรับค่า REFERENCE VOLTAGE ที่ป้อนให้กับ ADC ให้มีค่าเท่ากับค่าที่ค่านวน

```

10 REM SET SCSLCT = 1 TO ENABLE PORT &H30A TO START
CONVERSION
20 OUT &H30C,2
30 REM 308H IS THE ADC PORT ADDRESS
40 REM SELECT CHANNEL 0
50 OUT &H308,0
60 REM START CONVERSION BY SENDING ANYTHING TO PORT 30AH
70 OUT.&H30A,0
80 DATA = INP(&H308)
90 PRINT " DATA IN CH 0 = " DATA
80 REM DELAY CONVERSION FOR DISPLAY
90 FOR I = 1 TO 100
100 NEXT I
110 GOTO 50
120 END

```

รูปที่ 8.2 แสดงโปรแกรมการทดลอง ADC

ผลการทดลองที่ได้

INPUT (V)	DATA
0	1
0.5	26
1	51
1.5	76
2	102
2.5	127
3	153

เอกสารนี้เป็นเอกสารที่ 3.5 สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้  
 179 ใช้นิติข้อใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

INPUT (V)	DATA
4	204
4.5	229
5	253

จะเห็นว่าผลการทดลองที่ได้ค่า DATA ที่ได้มีข้อผิดพลาดขึ้นทั้งนี้เนื่องจากสัญญาณที่ป้อนให้กับอินพุทของ ADC มีข้อผิดพลาดในการปรับให้ได้ค่าอินพุทที่มีขนาดเท่ากับสัญญาณที่ต้องการจริง

### 8.3 INSTRUMENTATION AMPLIFIER

ในการทดลองวงจร INSTRUMENTATION AMPLIFIER ในโครงการนี้ จะให้อุณหภูมิแก่ THERMOCOUPLE TYPE K ที่อุณหภูมิต่างๆ เมื่อพบข้อผิดพลาดก็จะมาทำการ CALIBRATE วงจรให้มีข้อผิดพลาดน้อยที่สุด

อุณหภูมิ (°C)	$V_o$ (V)	ค่าจากการคำนวณ (V)
0	0	0
25	27.7 mV	27.24 mV
50	0.18	0.21
75	0.42	0.47
100	0.77	0.72
125	0.86	0.97
150	1.11	1.22

จากการทดลอง จะทำการทดลองจนถึงย่านอุณหภูมิ 150 °C จะเห็นได้ว่ามีข้อผิดพลาดเกิดขึ้นเนื่องจากค่าของความต้านทานที่ใช้ในการทดลองมีค่าที่ไม่เท่ากันจริงๆ จึงทำให้อัตราการขยายต่างๆ เปลี่ยนไปจึงต้องทำการ CALIBRATE เอกสารกันหลายครั้งจนกระทั่งได้ค่าที่ใกล้เคียงที่สุดเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้








#### 8.4 การออกแบบ PCB

ในการออกแบบ PRINTED CIRCUIT BOARD (PCB) ที่ใช้ในโครงการนี้จะแยกออกเป็นสองส่วน คือส่วนที่เกี่ยวข้องกับการทำงานของคอมพิวเตอร์ซึ่งได้แก่ วงจร DECODER, 8253, ADC0816, COUNTER, BUFFER และ วงจร SAMPLE&HOLD ส่วนที่สองได้แก่ส่วนของ INSTRUMENTATION AMPLIFIER ซึ่งจะแยกส่วนนี้ออกเป็น MODULE ทั้ง 16 CHANNEL ในโครงการนี้ใช้โปรแกรมช่วยในการออกแบบคือ โปรแกรม ORCAD ซึ่งใช้ในการเขียน SCHEMATIC ของวงจร หลังจากนั้นจะทำการแปลง FILE ที่เป็น SCHEMATIC นี้ให้อยู่ในรูปของ NETWORK FILE (\*.NET) เพื่อที่สามารถให้โปรแกรม PROTEL AUTOTRAX สามารถ AUTOROUTE หรือลากลายทองแดงโดยอัตโนมัติ ซึ่งในการใช้งานจริงไม่สามารถที่จะลากลายทองแดงทั้งหมดได้สมบูรณ์ทั้ง 100% จึงต้องทำการลากลายทองแดงบางส่วนที่เหลือด้วยตัวเอง แผ่น PCB ที่ได้ออกแบบไว้ได้แสดงในรูปที่ 8.4, 8.5, 8.6, 8.7 และ 8.8 ซึ่งในรูปที่ 8.4, 8.5 และ 8.6 จะแสดง PCB ของวงจรส่วนแรก และในรูปที่ 8.7 และ 8.8 จะแสดงวงจรในส่วนที่สอง

รายละเอียดอุปกรณ์ในวงจรส่วนแรก

U1	ADC0816
U2	LF398
U3	74LS126
U4	74LS04
U5	8353
U6	74LS245
U7, U8	74LS244
U9	LM301N
U10, U14	74LS08
U11	74LS74
U12	74LS373
U13	74LS02
U15, U16	74LS154
U17	74LS688
U18	74LS393
U19	74LS32
C1	10 uF
C2	2.2 nF
C3 - C19	0.1 uF
VR1	10 K
R1	10 K
R2	15 K
R3	50 K
ZD1	6.9 V 1/2 W
S1, S2	DIP SW 8 CONTACT
P1	CONNECTOR DB25/F


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องยึดถือสงวนลิขสิทธิ์ไว้ด้วย



TOP



ADC0816 Control Card



```

WriteStr(40-(length(figot) div 2),1,67,' '+figot+' ');
    read(datafile,number);
    for t := 1 to number do
    begin
        read(datafile,SortSelectCH[t]);
        gotoxy(4,4+t); write('CH.',SortSelectCH[t],
                                ' :');

    end;

Str(number:2,num);
WriteStr(14,3,low,'You select '+num+' ch. :');
for t := 1 to number do write(' ',
                                SortSelectCH[t]);
t := 1; tt := 1;
while not Eof(datafile) do
begin
    gotoxy(10*tt+3,4+t);
    read(datafile,data[t,tt]);
    writeln(data[t,tt]);
    if Eof(datafile) then
    begin
        WriteStr(40,22,low,'End of DataFile.
                                Any key to continue...');
        beep(2000,50);
        ch := readkey;
    end;
    inc(t);
    if t = number+1 then
    begin
        inc(tt);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        t := 1;
    end;
    if tt = 8 then
    . begin
        WriteStr(50,22,low,
' Any key to continue... ');
        ch := readkey;
        ClearWin(13,4,78,23);
        t := 1; tt := 1;
    end;
    end;
    close(datafile);
end;
setgraphmode(getgraphmode);
end;
procedure LoadG;
begin
    RestoreCRTmode;
    clrscr;
    getfi;
    assign(datafile,figot);
    settxtbuf(datafile,buf2);
    reset(datafile);
    clrscr;
    if figot <> '' then
    begin
        for i := 1 to 16 do old_data[i] := 0;
        setgraphmode(getgraphmode);
        scale;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

read(datafile,number);
for i := 1 to number do read(datafile,
                             SortSelectCH[i]);
i := 1; ii := 1;
while not Eof(datafile) do
begin
    read(datafile,data[i,ii]);
    str(data[i,ii],channel[i,ii]);
    setfillstyle(0,black);
    bar(592,Ypatt[SortSelectCH[i]],633,
        Ypatt[SortSelectCH[i]]+15);
    setcolor(SortSelectCH[i]);
    if SortSelectCH[i] = 0 then setcolor(white);
    outtextxy(600,Ypatt[SortSelectCH[i]]+3,
              channel[i,ii]);
    display(old_data[i],
            Ypatt[SortSelectCH[i]],SortSelectCH[i]);
    if Eof(datafile) then beep(2000,50);
    inc(i);
    if i = number+1 then
    begin
        inc(ii);
        i := 1;
    end;
    if ii = 8 then
    begin
        i := 1;
        ii := 1;
    end;
end;

```

```

        end;
        close(datafile);
        ch := readkey;
    end;
end;

procedure BubbleSort(var SortSelectCH : list; n : byte);
var   Sorted : boolean;
      start  : byte;
begin
    repeat
        Sorted := true;
        for i := 1 to n-1 do
            if SortSelectCH[i] > SortSelectCH[i+1] then
                begin
                    start := SortSelectCH[i];
                    SortSelectCH[i] := SortSelectCH[i+1];
                    SortSelectCH[i+1] := start;
                    Sorted := false;
                end;
        until Sorted = true;
    end;


procedure selectCH;
var   cha : array[1..17] of boolean;
      num : string[2];
begin
    RestoreCRTmode;
    for i := 1 to 17 do cha[i] := false;
    CursorOff;
    for i := 1 to 17 do WriteStr(31,3+i,30,

```

```

        '+chan[i]+'      ');
WriteBox(30,3,51,21,56,box4,1,64);
WriteStr(33,3,75,' Select Channel ');
i := 1; number := 0;
WriteStr(31,4,126,'      '+chan[i]+'      ');
repeat
    ch := readkey;
    case ch of
        UArr : begin
            dec(i);
            if i = 0 then
                begin
i := 17;
WriteStr(31,4,30,'      '+chan[1]+'      ');
WriteStr(31,3+i,126,'      '+chan[i]+'      ');
if cha[1] then WriteStr(38,4,112,' '+chan[1]+' ');
                end
            else
                begin
WriteStr(31,4+i,30,'      '+chan[i+1]+'      ');
WriteStr(31,3+i,126,'      '+chan[i]+'      ');
if cha[i+1] then WriteStr(38,4+i,112,' '+chan[i+1]+' ');
                end;
            end;
        DArr : begin
            inc(i);
            if i = 18 then
                begin


```




รูปที่ 8.6 แสดงการวางอุปกรณ์บนแผ่น PCB

รายละเอียดของวงจรส่วนที่สอง

U1	LM335
U2-U5	OP07
C1	0.47 nF
C2, C3	0.1 uF
ZD1, ZD2	5.1 V 1/2 W
R1	816
R2	200 K
R3, R10, R11, R13	10 K
R4, R14	4.7 K
R5	200 K
R6	1 M
R7	300
R8, R9	20 K
VR1, VR2, VR4	10 K
VR3	2 K
JP1	CONNECTOR 2 PIN
JP2	JUMPER 6 PIN



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่รูปที่ 8.9 แสดงวงจรในส่วนที่เกี่ยวข้องกับคอมพิวเตอร์ระโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 8.5 โปรแกรมที่ใช้ในโครงการ

```

PROGRAM DAS;
uses dos,crt,graph,getfile;
const Ypatt : array[0..15] of word =
      (40,65,90,115,140,165,190,215,240,265,290,315,
       340,365,390,415);
chan : array[1..17] of string[5] =
      ('CH. 0','CH. 1','CH. 2','CH. 3','CH. 4',
       'CH. 5','CH. 6','CH. 7','CH. 8','CH. 9',
       'CH.10','CH.11','CH.12','CH.13','CH.14',
       'CH.15',' ALL ');
menu : array[1..7] of string[10] =
      ('Select CH.','Sampling ','Graph load',
       'Text load ','Start ','DOS shell ',
       'Quit ');
Style : FillpatternType = ($54,$00,$2A,$00,$54,
                          $00,$2A,$00);
type list = array[1..16] of byte;
var data : array[1..16,1..16] of integer;
channel : array[1..16,1..16] of string[3];
old_data : array[1..16] of integer;
buf1,buf2 : array[1..4096] of char;
SortSelectCH : list;
datafile : text;
fname : string[79];
number,i,j,ii : byte;
date : string;
samp : word;

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับอาจารย์และบุคลากรเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

{$F+}

{$L WIN}

procedure FillWin(ch : char; Attr : byte); External;
procedure open_graph;
var graphdriver,graphmode,errorcode : integer;
begin
    graphdriver := detect;
    initgraph(graphdriver,graphmode,'');
    errorcode := graphresult;
    if errorcode <> grok then
    begin
writel('Graphics error : ',grapherrormsg(errorcode));
        halt;
    end;
end;
procedure display(x,y,color : integer);
begin
    if data[i,ii]*2 > old_data[i] then
    begin
        setcolor(color);
        if SortSelectCH[i] = 0 then setcolor(white);
        repeat
            line(x+62,y,x+62,y+15);
            delay(2);
            inc(x,1);
        until x = data[i,ii]*2;
    end;
    if data[i,ii]*2 < old_data[i] then
begin

```

```

setcolor(black);
    repeat
        line(x+62,y,x+62,y+15);
        delay(2);
        dec(x,1);
    until x = data[i,ii]*2;
end;
old_data[i] := data[i,ii]*2;
end;
:
procedure scale;
var i,j : integer;
    ii : string[2];
begin
    setcolor(lightred);
    setfillpattern(style,lightblue);
    bar3D(0,0,639,479,0,topon);
    setfillstyle(1,0);
    setcolor(white);
    rectangle(60,24,582,441);
    bar3D(61,25,581,440,0,topon);
    j := 112;
    repeat
        bar(j-1,23,j+1,27);
        bar(j-1,439,j+1,443);
        inc(j,50);
    until j > 581;
    bar3D(5,24,51,441,0,topon);
    bar3D(591,24,634,441,0,topon);

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

begin
    setpalette(8,13);
    setcolor(i);
    if i = 0 then setcolor(15);
    str(i,ii);
    outtextxy(9,Ypatt[i]+3,'CH.'+ii+'');
end;
end;
procedure beep(freq,time : integer);
begin
    sound(freq);
    delay(time);
    nosound;
end;
function found(var fi : text) : boolean;
begin
    {$I-} reset(fi); {$I+}
    found := (IOresult = 0);
end;
procedure adc;
const ADC = $308;
begin
    scale;
    setfillstyle(0,black);
    for i := 1 to 16 do old_data[i] := 0;
    (** set old_data 16 ch. = 0 **)
    port[$30C] := 2;
    (** set scslct=1 to enable port $30C to start ADC **)

```

```

repeat
    inc(ii);
    for i := 1 to number do
    begin
        port[ADC] := SortSelectCH[i];
        port[30A] := 0;

        (** start conversion **)
        delay(100);
        (** wait for EOC **)
        delay(samp);
        data[i,ii] := port[ADC];
        str(data[i,ii],channel[i,ii]);
        bar(592,Ypatt[SortSelectCH[i]],633,
        Ypatt[SortSelectCH[i]]+15);
        setcolor(SortSelectCH[i]);
        if SortSelectCH[i] = 0 then setcolor(white);
        outtextxy(600,Ypatt[SortSelectCH[i]]+3,
            channel[i,ii]);
        display(old_data[i],Ypatt[SortSelectCH[i]],
            SortSelectCH[i]);

    end;

    if ii = number then
    begin
        for ii := 1 to number do
        begin
            for i := 1 to number do
            begin
                writeln(datafile,data[i,ii]);
                flush(datafile);
            end;
        end;
    end;
end;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        end;
        end;
        ii := 0;
end;
if keypressed then
begin
    for ii := 1 to ii do
        for i := 1 to number do
            writeln(datafile,data[i,ii]);
            close(datafile);
            cleardevice;
        end;
    until keypressed;
    setgraphmode(getgraphmode);
end;
procedure save;
var select : char;
begin
    RestoreCRTmode;
    repeat
        clrscr;
        write(' Save data in filename (*.DAS): ');
        readln(fname);
        assign(datafile,fname);
        if found(datafile) and (fname <> '') then
            begin
                writeln(#7,' File ',fname,' already exists.');
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

WriteStr(31,20,30,'          '+chan[17]+'      ');
WriteStr(31,3+i,126,'          '+chan[i]+'      ');
                                end
                                else
                                    begin
WriteStr(31,2+i,30,'          '+chan[i-1]+'      ');
WriteStr(31,3+i,126,'          '+chan[i]+'      ');
if cha[i-1] then WriteStr(38,2+i,112,' '+chan[i-1]+' ');
                                end;
                                end;
Return : begin
WriteStr(38,3+i,112,' '+chan[i]+' ');
                                if not cha[i] then
                                    begin
                                        inc(number);
                                        SortSelectCH[number] := i-1;
                                        end;
                                        cha[i] := true;
if cha[17] then number := 16;
                                end;

                                end;

                                until (ch = ESC) or cha[17];
                                str(number:2,num);
WriteStr(12,24,low,' You select '+num+' ch. : ');
\ if number < 16 then
begin
    BubbleSort(SortSelectCH,number);

for i := 1 to number do Write(' ',SortSelectCH[i]);
end;

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    if number = 16 then
        for i := 1 to 16 do SortSelectCH[i] := i-1;
    ch := readkey;
    setgraphmode(getgraphmode);
end;
procedure Sampling;
begin
    RestoreCRTmode;
    clrscr;
    write(' Sampling Rate (0 - 65536 ms.): ');
    readln(samp);
    setgraphmode(getgraphmode);
end;
procedure GetDate(var date : string);
var Regs : Registers;
    st1,st2,st3,st4 : string[10];
begin
    FillChar(Regs,Sizeof(Regs),0);
    Regs.AH := $2A;
    MSdos(Regs);
    with Regs do
    begin
        case AL of
            0 : st1 := 'Sunday';
            1 : st1 := 'Monday';
            2 : st1 := 'Tuesday';
            3 : st1 := 'Wednesday';
            4 : st1 := 'Thursday';

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ 5: st1 := 'Friday'; ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

6 : st1 := 'Saturday';
end;

case DH of
1 : st3 := 'January';
2 : st3 := 'February';
3 : st3 := 'March';
4 : st3 := 'April';
5 : st3 := 'May';
6 : st3 := 'June';
7 : st3 := 'July';
8 : st3 := 'August';
9 : st3 := 'September';
10 : st3 := 'October';
11 : st3 := 'November';
12 : st3 := 'December';
end;

str(CX,st2);      (* year *)
str(DL,st4);      (* date *)
end;

if length(st4) = 1 then st4 := '0' + st4;
date := st1+' '+st4+'-'+st3+'-'+st2;

end;

procedure MainMenu;
begin
  RestoreCRTmode;
  FillWin(#178,LightGray+Black*16);
  TextAttr := Black+LightGray*16;
  gotoxy(1,1); ClrEol; gotoxy(24,1);

```

```

GetDate(date);
WriteStr(54,25,reverse,' '+date+' ');
CursorOff;
for j := 1 to 7 do WriteStr(31,3+j,30,
                           '+menu[j]+' ');
WriteBox(30,3,51,11,56,box4,1,64);
WriteStr(36,3,75,' MAIN MENU ');
j := 1;
WriteStr(31,4,126,' '+menu[j]+' ');
repeat
  ch := readkey;
  case ch of
    UArr : begin
      dec(j);
      if j = 0 then
        begin
          j := 7;
          WriteStr(31,4,30,' '+menu[1]+' ');
          WriteStr(31,3+j,126,' '+menu[j]+' ');
        end
      else
        begin
          WriteStr(31,4+j,30,' '+menu[j+1]+' ');
          WriteStr(31,3+j,126,' '+menu[j]+' ');
        end
      end;
    end;
  DArr : begin
    inc(j);
    if j = 8 then

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


```

begin
    j := 1;
    WriteStr(31,10,30,'      '+menu[7]+'      ');
    WriteStr(31,3+j,126,'      '+menu[j]+'      ');
end
else
begin
    WriteStr(31,2+j,30,'      '+menu[j-1]+'      ');
    WriteStr(31,3+j,126,'      '+menu[j]+'      ');
end;
end;
Return : begin
WriteStr(31,3+j,112,'      '+menu[j]+'      ');
;
delay(50);
end;
end;
until ch = Return;
setgraphmode(getgraphmode);
end;
procedure DosShell;
begin
    RestoreCRTmode;
    ClrScr;
    writeln(' Type EXIT to return to program... ');
    SwapVectors;
    Exec(GetEnv('COMSPEC'),'');
    SwapVectors;
end;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
open_graph;
repeat
    mainmenu;
    case j of
        1 : SelectCH;
        2 : Sampling;
        3 : LoadG;
        4 : LoadT;
        5 : Save;
        6 : DosShell;
        7 : begin beep(2000,50); beep(3000,50); end;
    end;
until j = 7;
: closegraph;
end.
```



## บทที่ 9

### บทสรุปและข้อเสนอแนะ

จากเนื้อหาทั้งหมดที่ผ่านมาได้กล่าวถึง การอินเตอร์เฟสระหว่าง CARD และไมโครคอมพิวเตอร์โดยประกอบด้วยวงจร ADC, 8253, DECODER, BUS BUFFER และวงจร INSTRUMENTATION AMPLIFIER โดยเริ่มจากการอธิบายวงจร การออกแบบวงจร ลายวงจร และ โปรแกรมที่ใช้งาน สำหรับการประยุกต์ใช้งานของการ์ดนี้สามารถนำเอาไปใช้ในโรงงานอุตสาหกรรม ที่ต้องการวัดอุณหภูมิในจุดต่างๆของกระบวนการผลิต ซึ่งสามารถวัดได้ถึง 16 จุด เราสามารถเพิ่มจำนวนช่องที่ทำกรวัด และความละเอียดให้มากขึ้นได้ โดยการต่อเป็นระบบ PARALLEL DAS เมื่อต่อวงจรเพิ่มเติมที่เป็นวงจรควบคุมโดยเพิ่มวงจร DAC ก็จะสามารถควบคุมกระบวนการผลิตต่างๆได้ด้วย

ในการทดลองในส่วนต่างๆ ข้อผิดพลาดที่เกิดขึ้นมักจะเกิดขึ้นเนื่องจากอุปกรณ์ที่ใช้มีเปอร์เซ็นต์การผิดพลาดไม่เท่ากัน ไม่ตรงตาม SPECIFICATION จากโรงงานผลิตเป็นต้น ดังนั้นในการเลือกใช้อุปกรณ์ต่างๆควรเลือกใช้อุปกรณ์ที่ได้มาตรฐาน

ในการออกแบบ PCB ได้ออกแบบไว้เป็นสองส่วนแยกจากกัน โดยที่แยกส่วนที่เกี่ยวข้องกับการทำงานของไมโครคอมพิวเตอร์ออกจาก ส่วนที่เกี่ยวข้องกับสัญญาณอนาลอก คือ INSTRUMENTATION AMP.

สำหรับโปรแกรมที่ใช้ในการควบคุมการทำงานเราใช้ภาษา PASCAL ในการเขียน ซึ่งเป็นภาษาที่ง่ายต่อการเข้าใจ และในการทำงานของโปรแกรมร่วมกับการ์ด ได้โปรแกรมให้มี MENU ช่วยในการสั่งงานต่างๆ จะเห็นได้ว่าโครงการฉบับนี้มีความสะดวก และมีประโยชน์มากสำหรับผู้ที่มีความสนใจในการศึกษาการเขียนโปรแกรมและการทำงานต่างๆของระบบ DATA ACQUISITION SYSTEM

เอกสารอ้างอิง

- [1] ยืน ภูวรวรรณ "เทคโนโลยีฮาร์ดแวร์ IBM PC" สำนักพิมพ์ซีเอ็ด  
ยูเคชั่น, พ.ศ. 2533
- [2] จิต หนูแก้ว "เทคนิคการเชื่อมต่อ IBM PC" สำนักพิมพ์ซีเอ็ดยู  
เคชั่น, พ.ศ. 2534
- [3] ถาวร พึ่งมา "แผ่นวงจรอินเตอร์เฟส 8253 สำหรับ IBM PC"  
ปริญญาโท วิทยานิพนธ์ ภาควิชาเทคโนโลยีไฟฟ้าอุตสาหกรรม คณะ  
วิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าพระนครเหนือ 2530
- [4] พูนชัย สุนทร "อนาล็อก และดิจิทัล อินเทอร์เฟสการ์ด"  
ปริญญาโท วิทยานิพนธ์ ภาควิชาเทคโนโลยีไฟฟ้าอุตสาหกรรม คณะ  
วิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าพระนครเหนือ 2527
- [5] นิรุตติ สอนศิลป์พงศ์ "เครื่องวัดอุณหภูมิผ่านคอมพิวเตอร์ IBM/PC"  
ปริญญาโท วิทยานิพนธ์ ภาควิชาเทคโนโลยีไฟฟ้าอุตสาหกรรม คณะ  
วิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าพระนครเหนือ 2535
- [6] WILLIS J. TOMPKINS, JOHN G. WEBSTER "INTERFACING  
SENSORS TO THE IBM PC" : PRENTICE-HALL, 1988.
- [7] ROBERT F. COUGHLIN, FREDERICK F. DRISCOLL  
"OPERATIONAL AMPLIFIER & LINEAR INTEGRATED CIRCUITS" ,4th-  
ed : PRENTICE-HALL, 1991.

## กิติกรรมประกาศ

ขอขอบพระคุณท่านอาจารย์วิชา ทิพย์สุวรรณพร เป็นอย่างสูง ที่ได้ให้การประสิทธิ์ประสาทวิชา ให้คำแนะนำปรึกษาในเรื่องต่างๆ แก่ผู้เขียนขอขอบคุณรุ่นพี่คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง และสถาบันเทคโนโลยีพระจอมเกล้า พระนครเหนือ ได้ทำปริญญาญัตินิพนธ์ ไว้เป็นตัวอย่างได้อย่างสมบูรณ์ และขอขอบคุณเพื่อนๆ ที่ได้ช่วยเหลือและคอยเป็นกำลังใจ ในการทำปริญญาญัตินิพนธ์นี้จนสำเร็จลุล่วงด้วยดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## ADC0816/ADC0817 8-Bit $\mu$ P Compatible A/D Converters with 16-Channel Multiplexer

### General Description

The ADC0816, ADC0817 data acquisition component is a monolithic CMOS device with an 8-bit analog-to-digital converter, 16-channel multiplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successive approximation as the conversion technique. The converter features a high impedance chopper stabilized comparator, a 256R voltage divider with analog switch tree and a successive approximation register. The 16-channel multiplexer can directly access any one of 16 single-ended analog signals, and provides the logic for additional channel expansion. Signal conditioning of any analog input signal is eased by direct access to the multiplexer output, and to the input of the 8-bit A/D converter.

The device eliminates the need for external zero and full-scale adjustments. Easy interfacing to microprocessors is provided by the latched and decoded multiplexer address inputs and latched TTL TRI-STATE® outputs.

The design of the ADC0816, ADC0817 has been optimized by incorporating the most desirable aspects of several A/D conversion techniques. The ADC0816, ADC0817 offers high speed, high accuracy, minimal temperature dependence, excellent long-term accuracy and repeatability, and consumes minimal power. These features make this device ideally suited to applications from process and machine control to consumer and automotive applications. For similar performance in an 8-channel, 28-pin, 8-bit A/D converter, see the ADC0808, ADC0809 data sheet. (See AN-258 for more information.)


### Features

- Easy interface to all microprocessors, or operates "stand alone"
- Operates ratiometrically or with 5 V<sub>DC</sub> or analog span adjusted voltage reference
- 16-channel multiplexer with latched control logic
- Outputs meet TTL voltage level specifications
- 0V to 5V analog input voltage range with single 5V supply
- No zero or full-scale adjust required
- Standard hermetic or molded 40-pin DIP package
- Temperature range -40°C to +85°C or -55°C to +125°C
- Latched TRI-STATE output
- Direct access to "comparator in" and "multiplexer out" for signal conditioning
- ADC0816 equivalent to MM74C948
- ADC0817 equivalent to MM74C948-1

### Key Specifications

- |                          |                                       |
|--------------------------|---------------------------------------|
| ■ Resolution             | 8 Bits                                |
| ■ Total Unadjusted Error | $\pm \frac{1}{2}$ LSB and $\pm 1$ LSB |
| ■ Single Supply          | 5 V <sub>DC</sub>                     |
| ■ Low Power              | 15 mW                                 |
| ■ Conversion Time        | 100 $\mu$ s                           |

### Block Diagram



**Absolute Maximum Ratings** (Notes 1 & 2)

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage ( $V_{CC}$ ) (Note 3)	6.5V
Voltage at Any Pin	-0.3V to ( $V_{CC} + 0.3V$ )
Except Control Inputs	
Voltage at Control Inputs (START, OE, CLOCK, ALE, EXPANSION CONTROL, ADD A, ADD B, ADD C, ADD D)	-0.3V to 15V
Storage Temperature Range	-65°C to + 150°C
Package Dissipation at $T_A = 25^\circ\text{C}$	875 mW
Lead Temp. (Soldering, 10 seconds)	260°C
Dual-In-Line Package (plastic)	260°C
Dual-In-Line Package (ceramic)	300°C

ESD Susceptibility (Note 9)

400V

**Operating Conditions** (Notes 1 & 2)

Temperature Range (Note 1)	$T_{MIN} \leq T_A \leq T_{MAX}$
ADC0816CJ	$-55^\circ\text{C} \leq T_A \leq 125^\circ\text{C}$
ADC0816CCJ, ADC0816CCN, ADC0817CCN	$-40^\circ\text{C} \leq T_A \leq 85^\circ\text{C}$
Range of $V_{CC}$ (Note 1)	4.5 $V_{DC}$ to 6.0 $V_{DC}$
Voltage at Any Pin	0V to $V_{CC}$
Except Control Inputs	
Voltage at Control Inputs (START, OE, CLOCK, ALE, EXPANSION CONTROL, ADD A, ADD B, ADD C, ADD D)	0V to 15V

**Electrical Characteristics**

Converter Specifications:  $V_{CC} = 5 V_{DC} = V_{REF(+)}$ ,  $V_{REF(-)} = \text{GND}$ ,  $V_{IN} = V_{COMPARATOR\ IN}$ ,  $T_{MIN} \leq T_{MAX}$  and  $f_{CLK} = 640\text{ kHz}$  unless otherwise stated.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
	ADC0816 Total Unadjusted Error (Note 5)	25°C $T_{MIN}$ to $T_{MAX}$			$\pm 1/2$ $\pm 3/4$	LSB LSB
	ADC0817 Total Unadjusted Error (Note 5)	0°C to 70°C $T_{MIN}$ to $T_{MAX}$			$\pm 1$ $\pm 1 1/4$	LSB LSB
	Input Resistance	From Ref(+) to Ref(-)	1.0	4.5		k $\Omega$
	Analog Input Voltage Range	(Note 4)V(+) or V(-)	GND-0.10		$V_{CC} + 0.10$	$V_{DC}$
$V_{REF(+)}$	Voltage, Top of Ladder	Measured at Ref(+)		$V_{CC}$	$V_{CC} - 0.1$	V
$\frac{V_{REF(-)} - V_{REF(-)}}{2}$	Voltage, Center of Ladder		$V_{CC}/2 - 0.1$	$V_{CC}/2$	$V_{CC}/2 + 0.1$	V
$V_{REF(-)}$	Voltage, Bottom of Ladder	Measured at Ref(-)	-0.1	0		V
	Comparator Input Current	$f_c = 640\text{ kHz}$ , (Note 6)	-2	$\pm 0.5$	2	$\mu\text{A}$

**Electrical Characteristics**

Digital Levels and DC Specifications: ADC0816CJ  $4.5V \leq V_{CC} \leq 5.5V$ ,  $-55^\circ\text{C} \leq T_A \leq 125^\circ\text{C}$  unless otherwise noted.

ADC0816CCJ, ADC0816CCN, ADC0817CCN  $4.75V \leq V_{CC} \leq 5.25V$ ,  $-40^\circ\text{C} \leq T_A \leq 85^\circ\text{C}$  unless otherwise noted.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
<b>ANALOG MULTIPLEXER</b>						
$R_{ON}$	Analog Multiplexer ON Resistance	(Any Selected Channel) $T_A = 25^\circ\text{C}$ , $R_L = 10k$ $T_A = 85^\circ\text{C}$ $T_A = 125^\circ\text{C}$		1.5	3 6 9	k $\Omega$ k $\Omega$ k $\Omega$
$\Delta R_{ON}$	$\Delta ON$ Resistance Between Any 2 Channels	(Any Selected Channel) $R_L = 10k$		75		$\Omega$
$I_{OFF+}$	OFF Channel Leakage Current	$V_{CC} = 5V$ , $V_{IN} = 5V$ , $T_A = 25^\circ\text{C}$ $T_{MIN}$ to $T_{MAX}$		10	200 1.0	nA $\mu\text{A}$
$I_{OFF(-)}$	OFF Channel Leakage Current	$V_{CC} = 5V$ , $V_{IN} = 0$ , $T_A = 25^\circ\text{C}$ $T_{MIN}$ to $T_{MAX}$	-200 -1.0			nA $\mu\text{A}$
<b>CONTROL INPUTS</b>						
$V_{IN(1)}$	Logical "1" Input Voltage		$V_{CC} - 1.5$			V
$V_{IN(0)}$	Logical "0" Input Voltage				1.5	V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Electrical Characteristics (Continued)

Digital Levels and DC Specifications: ADC0816CJ— $4.5V \leq V_{CC} \leq 5.5V$ ,  $-55^{\circ}C \leq T_A \leq +125^{\circ}C$  unless otherwise noted.  
ADC0816CCJ, ADC0816CCN, ADC0817CCN— $4.75V \leq V_{CC} \leq 5.25V$ ,  $-40^{\circ}C \leq T_A \leq +85^{\circ}C$  unless otherwise noted.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
<b>CONTROL INPUTS (Continued)</b>						
$I_{IN(1)}$	Logical "1" Input Current (The Control Inputs)	$V_{IN} = 15V$			1.0	$\mu A$
$I_{IN(0)}$	Logical "0" Input Current (The Control Inputs)	$V_{IN} = 0$	-1.0			$\mu A$
$I_{CC}$	Supply Current	$f_{CLK} = 640 \text{ kHz}$		0.3	3.0	mA
<b>DATA OUTPUTS AND EOC (INTERRUPT)</b>						
$V_{OUT(1)}$	Logical "1" Output Voltage	$I_O = 360 \mu A, T_A = 85^{\circ}C$ $I_O = -300 \mu A, T_A = 125^{\circ}C$	$V_{CC} - 0.4$			V
$V_{OUT(0)}$	Logical "0" Output Voltage	$I_O = 1.6 \text{ mA}$			0.45	V
$V_{OUT(0)}$	Logical "0" Output Voltage EOC	$I_O = 1.2 \text{ mA}$			0.45	V
$I_{OUT}$	TRI-STATE Output Current	$V_O = V_{CC}$ $V_O = 0$	-3.0		3.0	$\mu A$

## Electrical Characteristics

Timing Specifications:  $V_{CC} = V_{REF(+)} = 5V$ ,  $V_{REF(-)} = GND$ ,  $t_r = t_f = 20 \text{ ns}$  and  $T_A = 25^{\circ}C$  unless otherwise noted.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
$t_{WS}$	Minimum Start Pulse Width	(Figure 5) (Note 7)		100	200	ns
$t_{WALE}$	Minimum ALE Pulse Width	(Figure 5)		100	200	ns
$t_s$	Minimum Address Set-Up Time	(Figure 5)		25	50	ns
$T_H$	Minimum Address Hold Time	(Figure 5)		25	50	ns
$t_D$	Analog MUX Delay Time from ALE	$R_S = 0\Omega$ (Figure 5)		1	2.5	$\mu S$
$t_{H1}, t_{H0}$	OE Control to Q Logic State	$C_L = 50 \text{ pF}, R_L = 10k$ (Figure 8)		125	250	ns
$t_{1H}, t_{0H}$	OE Control to Hi-Z	$C_L = 10 \text{ pF}, R_L = 10k$ (Figure 8)		125	250	ns
$t_C$	Conversion Time	$f_C = 640 \text{ kHz}$ , (Figure 5) (Note 8)	90	100	116	$\mu s$
$f_C$	Clock Frequency		10	640	1280	kHz
$t_{EOC}$	EOC Delay Time	(Figure 5)	0		$8 + 2\mu s$	Clock Periods
$C_{IN}$	Input Capacitance	At Control Inputs		10	15	pF
$C_{OUT}$	TRI-STATE Output Capacitance	At TRI-STATE Outputs (Note 8)		10	15	pF

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to GND, unless otherwise specified.

Note 3: A zener diode exists, internally, from  $V_{CC}$  to GND and has a typical breakdown voltage of  $7 V_{DC}$ .

Note 4: Two on-chip diodes are tied to each analog input which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the  $V_{CC}$  supply. The spec allows 100 mV forward bias of either diode. This means that as long as the analog  $V_{IN}$  does not exceed the supply voltage by more than 100 mV, the output code will be correct. To achieve an absolute 0  $V_{DC}$  to 5  $V_{DC}$  input voltage range will therefore require a minimum supply voltage of  $4.900 V_{DC}$  over temperature variations, initial tolerance and loading.

Note 5: Total unadjusted error includes offset, full-scale, and linearity errors. See Figure 3. None of these A/Ds requires a zero or full-scale adjust. However, if an all zero code is desired for an analog input other than 0.0V, or if a narrow full-scale span exists (for example: 0.5V to 4.5V full-scale) the reference voltages can be adjusted to achieve this. See Figure 13.

Note 6: Comparator input current is a bias current into or out of the chopper stabilized comparator. The bias current varies directly with clock frequency and has little temperature dependence (Figure 6). See paragraph 4.0.

Note 7: If start pulse is asynchronous with converter clock or if  $f_C > 640 \text{ kHz}$ , the minimum start pulse width is 8 clock periods plus 2  $\mu s$ . For synchronous operation at  $f_C \leq 640 \text{ kHz}$  take start high within 100 ns of clock going low.

Note 8: The outputs of the data register are updated one clock cycle before the rising edge of EOC.

Note 9: Human body model, 100 pF discharged through a 1.5 k $\Omega$  resistor.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Functional Description

**Multiplexer:** The device contains a 16-channel single-ended analog signal multiplexer. A particular input channel is selected by using the address decoder. Table 1 shows the input states for the address line and the expansion control line to select any channel. The address is latched into the decoder on the low-to-high transition of the address latch enable signal.

TABLE 1

Selected Analog Channel	Address Line				Expansion Control
	D	C	B	A	
IN0	L	L	L	L	H
IN1	L	L	L	H	H
IN2	L	L	H	L	H
IN3	L	L	H	H	H
IN4	L	H	L	L	H
IN5	L	H	L	H	H
IN6	L	H	H	L	H
IN7	L	H	H	H	H
IN8	H	L	L	L	H
IN9	H	L	L	H	H
IN10	H	L	H	L	H
IN11	H	L	H	H	H
IN12	H	H	L	L	H
IN13	H	H	L	H	H
IN14	H	H	H	L	H
IN15	H	H	H	H	H
All Channels OFF	X	X	X	X	L

X = don't care

Additional single-ended analog signals can be multiplexed to the A/D converter by disabling all the multiplexer inputs using the expansion control. The additional external signals are connected to the comparator input and the device ground. Additional signal conditioning (i.e., pre-scaling, sample and hold, instrumentation amplification, etc.) may also be added between the analog input signal and the comparator input.

## CONVERTER CHARACTERISTICS

### The Converter

The heart of this single chip data acquisition system is its 8-bit analog-to-digital converter. The converter is designed to give fast, accurate, and repeatable conversions over a wide range of temperatures. The converter is partitioned into 3 major sections: the 256R ladder network, the successive approximation register, and the comparator. The converter's digital outputs are positive true.

The 256R ladder network approach (Figure 1) was chosen over the conventional R/2R ladder because of its inherent monotonicity, which guarantees no missing digital codes. Monotonicity is particularly important in closed loop feedback control systems. A non-monotonic relationship can cause oscillations that will be catastrophic for the system. Additionally, the 256R network does not cause load variations on the reference voltage.

The bottom resistor and the top resistor of the ladder network in Figure 1 are not the same value as the remainder of the network. The difference in these resistors causes the output characteristic to be symmetrical with the zero and full-scale points of the transfer curve. The first output transition occurs when the analog signal has reached  $+ \frac{1}{2}$  LSB and succeeding output transitions occur every 1 LSB later up to full-scale.




FIGURE 1, Resistor Ladder and Switch Tree

TL/H/5277-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Functional Description (Continued)**

The successive approximation register (SAR) performs 8 iterations to approximate the input voltage. For any SAR type converter,  $n$ -iterations are required for an  $n$ -bit converter. Figure 2 shows a typical example of a 3-bit converter. In the ADC0816, ADC0817, the approximation technique is extended to 8 bits using the 256R network.

The A/D converter's successive approximation register (SAR) is reset on the positive edge of the start conversion (SC) pulse. The conversion is begun on the falling edge of the start conversion pulse. A conversion in process will be interrupted by receipt of a new start conversion pulse. Continuous conversion may be accomplished by tying the end-of-conversion (EOC) output to the SC input. If used in this mode, an external start conversion pulse should be applied after power up. End-of-conversion will go low between 0 and 8 clock pulses after the rising edge of start conversion.

The most important section of the A/D converter is the comparator. It is this section which is responsible for the ultimate accuracy of the entire converter. It is also the comparator drift which has the greatest influence on the repeatability of the device. A chopper-stabilized comparator provides the most effective method of satisfying all the converter requirements.

The chopper-stabilized comparator converts the DC input signal into an AC signal. This signal is then fed through a high gain AC amplifier and has the DC level restored. This technique limits the drift component of the amplifier since the drift is a DC component which is not passed by the AC amplifier. This makes the entire A/D converter extremely insensitive to temperature, long term drift and input offset errors.

Figure 4 shows a typical error curve for the ADC0816 as measured using the procedures outlined in AN-179.




FIGURE 2. 3-Bit A/D Transfer Curve

TL/H/5277-3




FIGURE 3. 3-Bit A/D Absolute Accuracy Curve

TL/H/5277-4




FIGURE 4. Typical Error Curve

TL/H/5277-1

Typical Performance Characteristics




FIGURE 6. Comparator  $I_{IN}$  vs  $V_{IN}$  ( $V_{CC} = V_{REF} = 5V$ )




FIGURE 7. Multiplexer  $R_{ON}$  vs  $V_{IN}$  ( $V_{CC} = V_{REF} = 5V$ )

TRI-STATE Test Circuits and Timing Diagrams




FIGURE 8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Precision Operational Amplifier

## FEATURES

- *Guaranteed 25 $\mu$ V max. Offset Voltage*
- *Guaranteed 0.6 $\mu$ V/ $^{\circ}$ C max. Offset Voltage Drift with Temperature*
- *Excellent 1.0 $\mu$ V/Month max. Long Term Stability*
- *Guaranteed 0.6 $\mu$ V<sub>p-p</sub> max. Noise*
- *Guaranteed 2.0nA max. Input Bias Current*


## APPLICATIONS

- Thermocouple Amplifiers
- Strain Gauge Amplifiers
- Low Level Signal Processing
- Medical Instrumentation

## DESCRIPTION


The OP-07 offers excellent performance in applications requiring low offset voltage, low drift with time and temperature and very low noise. Linear's OP-07 is interchangeable with many of the precision op-amp device types. The OP-07 also offers a wide input voltage range, high common mode rejection and low input bias current. These features result in optimum performance for small signal level and low frequency applications. Use of advanced design, processing and testing techniques make Linear's OP-07 a superior choice over similar products. A buffered reference application is shown below. For single op amp applications requiring higher performance, see the LT1001 and for matched dual precision applications see the LT1002.

Precision Buffered Single Supply Reference



The OP-07 contributes less than 5% of the total drift with temperature, noise and long term drift of the reference application.

Offset Voltage Drift With Temperature Of Representative Units



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ABSOLUTE MAXIMUM RATINGS PACKAGE/ORDER INFORMATION

Supply Voltage.....  $\pm 22V$   
 Differential Input Voltage.....  $\pm 30V$   
 Input Voltage Equal to Supply Voltage  
 Output Short Circuit Duration..... Indefinite  
 Operating Temperature Range  
   OP-07/OP-07A.....  $-55^{\circ}C$  to  $125^{\circ}C$   
   OP-07E/OP-07C.....  $0^{\circ}C$  to  $70^{\circ}C$   
 Storage Temperature Range  
   All Devices.....  $-65^{\circ}C$  to  $150^{\circ}C$   
 Lead Temperature (Soldering, 10 sec.).....  $300^{\circ}C$

TOP VIEW OFFSET ADJUST	ORDER PART NO.	OFFSET VOLTAGE (MAX)
<p>METAL CAN PACKAGE</p>	OP-07AH	25 $\mu V$
	OP-07H	75 $\mu V$
	OP-07EH	75 $\mu V$
	OP-07CH	150 $\mu V$
<p>HERMETIC DIP JS PACKAGE PLASTIC DIP NE PACKAGE</p>	OP-07AJ8	25 $\mu V$
	OP-07J8	75 $\mu V$
	OP-07EJ8	75 $\mu V$
	OP-07CJ8	150 $\mu V$
	OP-07EN8	75 $\mu V$
	OP-07CN8	150 $\mu V$

## ELECTRICAL CHARACTERISTICS $V_S \neq \pm 15V, -55^\circ C \leq T_A \leq 125^\circ C$ , unless otherwise noted.

SYMBOL	PARAMETER	CONDITIONS	OP-07A			OP-07			UNITS
			MIN	TYP	MAX	MIN	TYP	MAX	
$V_{os}$	Input Offset Voltage	(Note 1)	•	25	60	•	60	200	$\mu V$
$\frac{\Delta V_{os}}{\Delta Temp}$	Average Input Offset Voltage Drift Without External Trim With External Trim	Null Pot = 20k $\Omega$ (Note 2)	•	0.2 0.2	0.6 0.6	•	0.3 0.3	1.3 1.3	$\mu V/^\circ C$
$I_{os}$	Input Offset Current	(Note 2)	•	0.8	4.0	•	1.2	5.6	nA
$\frac{\Delta I_{os}}{\Delta Temp}$	Average Input Offset Current Drift	(Note 2)	•	5	25	•	8	50	pA/°C
$I_b$	Input Bias Current	(Note 2)	•	$\pm 1.0$	$\pm 4.0$	•	$\pm 2.0$	$\pm 6.0$	nA
$\frac{\Delta I_b}{\Delta Temp}$	Average Input Bias Current Drift	(Note 2)	•	8	25	•	13	50	pA/°C
	Input Voltage Range		•	$\pm 13.0$	$\pm 13.5$	•	$\pm 13.0$	$\pm 13.5$	V
CMRR	Common Mode Rejection Ratio	$V_{CM} = \pm 13V$	•	106	123	•	106	123	dB
PSRR	Power Supply Rejection Ratio	$V_S = \pm 3V$ to $\pm 18V$	•	94	106	•	94	106	dB
$A_{vdl}$	Large Signal Voltage Gain	$R_L \geq 2k\Omega, V_o = \pm 10V$	•	200	400	•	150	400	V/mV
$V_{osr}$	Output Voltage Swing	$R_L \geq 2k\Omega$	•	$\pm 12.0$	$\pm 12.6$	•	$\pm 12.0$	$\pm 12.6$	V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## LM135/LM235/LM335, LM135A/LM235A/LM335A Precision Temperature Sensors

### General Description

The LM135 series are precision, easily-calibrated, integrated circuit temperature sensors. Operating as a 2-terminal zener, the LM135 has a breakdown voltage directly proportional to absolute temperature at +10 mV/°K. With less than 1Ω dynamic impedance the device operates over a current range of 400 μA to 5 mA with virtually no change in performance. When calibrated at 25°C the LM135 has typically less than 1°C error over a 100°C temperature range. Unlike other sensors the LM135 has a linear output.

Applications for the LM135 include almost any type of temperature sensing over a -55°C to +150°C temperature range. The low impedance and linear output make interfacing to readout or control circuitry especially easy.


The LM135 operates over a -55°C to +150°C temperature range while the LM235 operates over a -40°C

to +125°C temperature range. The LM335 operates from -10°C to +100°C. The LM135/LM235/LM335 are available packaged in hermetic TO-46 transistor packages while the LM235 and LM335 are also available in plastic TO-92 packages.

### Features


- Directly calibrated in °Kelvin
- 1°C initial accuracy available
- Operates from 400 μA to 5 mA
- Less than 1Ω dynamic impedance
- Easily calibrated
- Wide operating temperature range
- 200°C overrange
- Low cost

### Schematic Diagram




### Typical Applications


Basic Temperature Sensor



Calibrated Sensor



Wide Operating Supply



### Absolute Maximum Ratings

Reverse Current	10 mA
Forward Current	10 mA
Storage Temperature	
TO-46 Package	-60°C to +180°C
TO-92 Package	-60°C to +150°C
Specified Operating Temperature Range	
LM135, LM135A	Continuous: -55°C to +150°C Intermittent: 150°C to 200°C
LM235, LM235A	Continuous: -40°C to +125°C Intermittent: 125°C to 150°C
LM335, LM335A	Continuous: -10°C to +100°C Intermittent: 100°C to 125°C
Lead Temperature (Soldering, 10 seconds)	300°C

### Temperature Accuracy LM135/LM235, LM135A/LM235A (Note 1)

PARAMETER	CONDITIONS	LM135A/LM235A			LM135/LM235			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	
Operating Output Voltage	$T_C = 25^\circ\text{C}, I_R = 1\text{ mA}$	2.97	2.98	2.99	2.95	2.98	3.01	V
Uncalibrated Temperature Error	$T_C = 25^\circ\text{C}, I_R = 1\text{ mA}$		0.5	1		1	3	°C
Uncalibrated Temperature Error	$T_{\text{MIN}} < T_C < T_{\text{MAX}}, I_R = 1\text{ mA}$		1.3	2.7		2	5	°C
Temperature Error with 25°C Calibration	$T_{\text{MIN}} < T_C < T_{\text{MAX}}, I_R = 1\text{ mA}$		0.3	1		0.5	1.5	°C
Calibrated Error at Extended Temperatures	$T_C = T_{\text{MAX}}$ (Intermittent)		2			2		°C
Non-Linearity	$I_R = 1\text{ mA}$		0.3	0.5		0.3	1	°C

### Temperature Accuracy LM335, LM335A (Note 1)

PARAMETER	CONDITIONS	LM335A			LM335			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	
Operating Output Voltage	$T_C = 25^\circ\text{C}, I_R = 1\text{ mA}$	2.95	2.98	3.01	2.92	2.98	3.04	V
Uncalibrated Temperature Error	$T_C = 25^\circ\text{C}, I_R = 1\text{ mA}$		1	3		2	6	°C
Uncalibrated Temperature Error	$T_{\text{MIN}} < T_C < T_{\text{MAX}}, I_R = 1\text{ mA}$		2	5		4	9	°C
Temperature Error with 25°C Calibration	$T_{\text{MIN}} < T_C < T_{\text{MAX}}, I_R = 1\text{ mA}$		0.5	1		1	2	°C
Calibrated Error at Extended Temperatures	$T_C = T_{\text{MAX}}$ (Intermittent)		2			2		°C
Non-Linearity	$I_R = 1\text{ mA}$		0.3	1.5		0.3	1.5	°C












### Electrical Characteristics (Note 1)

PARAMETER	CONDITIONS	LM135/LM235 LM135A/LM235A			LM335 LM335A			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	
Operating Output Voltage Change with Current	$400\ \mu\text{A} < I_R < 5\text{ mA}$ At Constant Temperature		2.5	10		3	14	mV
Dynamic Impedance	$I_R = 1\text{ mA}$		0.5			0.6		$\Omega$
Output Voltage Temperature Drift			+10			+10		mV/°C
Time Constant	Still Air		80			80		sec
	100 ft/Min Air		10			10		sec
	Stirred Oil		1			1		sec
Time Stability	$T_C = -125^\circ\text{C}$		0.2			0.2		°C/chr

Note 1: Accuracy measurements are made in a well-stirred oil bath. For other conditions, self heating must be considered.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Typical Performance Characteristics



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





## Definition of Terms


**Operating Output Voltage:** The voltage appearing across the positive and negative terminals of the device at specified conditions of operating temperature and current.

**Uncalibrated Temperature Error:** The error between the operating output voltage at  $10 \text{ mV}/^\circ\text{K}$  and case temperature at specified conditions of current and case temperature.

**Calibrated Temperature Error:** The error between operating output voltage and case temperature at  $10 \text{ mV}/^\circ\text{K}$  over a temperature range at a specified operating current with the  $25^\circ\text{C}$  error adjusted to zero.

## Connection Diagrams

TO-92  
Plastic Package



BOTTOM VIEW

Order Number LM235Z, LM335Z  
or LM335AZ  
See NS Package Z03A

TO-46  
Metal Can Package\*



BOTTOM VIEW

\* Case is connected to negative pin

Order Number LM135H, LM235H,  
LM335H, LM135AH, LM235AH  
or LV335AH  
See NS Package H03H

SN54LS/74LS682 • SN54LS/74LS684  
 SN54LS/74LS686 • SN54LS/74LS688

**GUARANTEED OPERATING RANGES**


SYMBOL	PARAMETER		MIN	TYP	MAX	UNIT
V <sub>CC</sub>	Supply Voltage	54 74	4.5 4.75	5.0 5.0	5.5 5.25	V
T <sub>A</sub>	Operating Ambient Temperature Range	54 74	-55 0	25 25	125 70	°C
I <sub>OH</sub>	Output Current — High	54,74			-0.4	mA
I <sub>OL</sub>	Output Current — Low	54 74			12 24	mA

**DC CHARACTERISTICS OVER OPERATING TEMPERATURE RANGE (unless otherwise specified)**

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS	
		MIN	TYP	MAX			
V <sub>IH</sub>	Input HIGH Voltage	2.0			V	Guaranteed Input HIGH Voltage for All Inputs	
V <sub>IL</sub>	Input LOW Voltage	54		0.7	V	Guaranteed Input LOW Voltage for All Inputs	
		74		0.8			
V <sub>IK</sub>	Input Clamp Diode Voltage		-0.65	-1.5	V	V <sub>CC</sub> = MIN, I <sub>IN</sub> = -18 mA	
V <sub>OH</sub>	Output HIGH Voltage	54	2.5	3.5	V	V <sub>CC</sub> = MIN, I <sub>OH</sub> = MAX, V <sub>IN</sub> = V <sub>IH</sub> or V <sub>IL</sub> per Truth Table	
		74	2.7	3.5	V		
V <sub>OL</sub>	Output LOW Voltage	54,74		0.25	0.4	I <sub>OL</sub> = 12 mA	
		74		0.35	0.5	I <sub>OL</sub> = 24 mA	
					20	V <sub>CC</sub> = MAX, V <sub>IN</sub> = 2.7 V	
I <sub>IH</sub>	Input HIGH Current	LS682-Q Inputs			0.1	mA	V <sub>CC</sub> = MAX, V <sub>IN</sub> = 5.5 V
		Others			0.1	mA	V <sub>CC</sub> = MAX, V <sub>IN</sub> = 7.0 V
I <sub>IL</sub>	Input LOW Current	LS682-Q Inputs			-0.4	mA	V <sub>CC</sub> = MAX, V <sub>IN</sub> = 0.4 V
		Others			-0.2	mA	
I <sub>OS</sub>	Short Circuit Current		-30		-130	mA	V <sub>CC</sub> = MAX
I <sub>CC</sub>	Power Supply Current	LS682			70	mA	V <sub>CC</sub> = MAX
		LS684			65	mA	
		LS686			75	mA	
		LS688			65	mA	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

BLOCK DIAGRAM



SN64LS/74LS689, LS689

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SN54LS/74LS686 • SN54LS/74LS687  
 SN54LS/74LS688 • SN54LS/74LS689

AC CHARACTERISTICS:  $T_A = 25^\circ\text{C}$

SN54LS/74LS686

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
$t_{PLH}$ $t_{PHL}$	Propagation Delay, P to $\overline{P=Q}$		13 20	25 30	ns	$V_{CC} = 5.0\text{V}$ $C_L = 45\text{pF}$ $R_L = 667\ \Omega$
$t_{PLH}$ $t_{PHL}$	Propagation Delay, Q to $\overline{P=Q}$		13 21	25 30	ns	
$t_{PLH}$ $t_{PHL}$	Propagation Delay, $\overline{G_1}$ to $\overline{P=Q}$		11 19	20 30	ns	
$t_{PLH}$ $t_{PHL}$	Propagation Delay, P to $\overline{P>Q}$		19 15	30 30	ns	
$t_{PLH}$ $t_{PHL}$	Propagation Delay, Q to $\overline{P>Q}$		18 19	30 30	ns	
$t_{PLH}$ $t_{PHL}$	Propagation Delay, $\overline{G_2}$ to $\overline{P>Q}$		21 16	30 25	ns	

SN54LS/74LS687

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
$t_{PLH}$ $t_{PHL}$	Propagation Delay, P to $\overline{P=Q}$		24 20	35 30	ns	$V_{CC} = 5.0\text{V}$ $C_L = 45\text{pF}$ $R_L = 667\ \Omega$
$t_{PLH}$ $t_{PHL}$	Propagation Delay, Q to $\overline{P=Q}$		24 20	35 30	ns	
$t_{PLH}$ $t_{PHL}$	Propagation Delay, $\overline{G_1}$ to $\overline{P=Q}$		21 18	35 30	ns	
$t_{PLH}$ $t_{PHL}$	Propagation Delay, P to $\overline{P>Q}$		24 16	35 30	ns	
$t_{PLH}$ $t_{PHL}$	Propagation Delay, Q to $\overline{P>Q}$		24 16	35 30	ns	
$t_{PLH}$ $t_{PHL}$	Propagation Delay, $\overline{G_2}$ to $\overline{P>Q}$		24 15	35 30	ns	

SN54LS/74LS688

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
$t_{PLH}$ $t_{PHL}$	Propagation Delay, P to $\overline{P=Q}$		12 17	18 23	ns	$V_{CC} = 5.0\text{V}$ $C_L = 45\text{pF}$ $R_L = 667\ \Omega$
$t_{PLH}$ $t_{PHL}$	Propagation Delay, Q to $\overline{P=Q}$		12 17	18 23	ns	
$t_{PLH}$ $t_{PHL}$	Propagation Delay, $\overline{G_1}$ to $\overline{P=Q}$		12 13	18 20	ns	

SN54LS/74LS689

SYMBOL	PARAMETER	LIMITS			UNITS	TEST CONDITIONS
		MIN	TYP	MAX		
$t_{PLH}$ $t_{PHL}$	Propagation Delay, P to $\overline{P=Q}$		24 22	40 35	ns	$V_{CC} = 5.0\text{V}$ $C_L = 45\text{pF}$ $R_L = 667\ \Omega$
$t_{PLH}$ $t_{PHL}$	Propagation Delay, Q to $\overline{P=Q}$		24 22	40 35	ns	
$t_{PLH}$ $t_{PHL}$	Propagation Delay, $\overline{G_1}$ to $\overline{P=Q}$		22 19	35 30	ns	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# Sample and Hold Amplifiers

## LF198/LF298/LF398 Monolithic Sample and Hold Circuits

### general description

The LF198/LF298/LF398 are monolithic sample and hold circuits which utilize BI-FET technology to obtain ultra-high dc accuracy with fast acquisition of signal and low droop rate. Operating as a unity gain follower, dc gain accuracy is 0.002% typical and acquisition time is as low as 6 $\mu$ s to 0.01%. A bipolar input stage is used to achieve low offset voltage and wide bandwidth. Input offset adjust is accomplished with a single pin and does not degrade input offset drift. The wide bandwidth allows the LF198 to be included inside the feedback loop of 1 MHz bp amps without having stability problems. Input impedance of 10<sup>10</sup> $\Omega$  allows high source impedances to be used without degrading accuracy.


P-channel junction FET's are combined with bipolar devices in the output amplifier to give droop rates as low as 5 mV/min with a 1 $\mu$ F hold capacitor. The JFET's have much lower noise than MOS devices used in previous designs and do not exhibit high temperature instabilities. The overall design guarantees no feed-through from input to output in the hold mode even for input signals equal to the supply voltages.

### features



- Operates from  $\pm 5V$  to  $\pm 18V$  supplies
- Less than 10 $\mu$ s acquisition time
- TTL, PMOS, CMOS compatible logic input
- 0.5 mV typical hold step at  $C_h = 0.01\mu F$
- Low input offset
- 0.002% gain accuracy
- Low output noise in hold mode
- Input characteristics do not change during hold mode
- High supply rejection ratio in sample or hold
- Wide bandwidth

Logic inputs on the LF198 are fully differential with low input current, allowing direct connection to TTL, PMOS, and CMOS. Differential threshold is 1.4V. The LF198 will operate from  $\pm 5V$  to  $\pm 18V$  supplies. It is available in an 8-lead TO-5 package.

### functional diagram



### typical applications



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**absolute maximum ratings**

Supply Voltage	±18V	Input Voltage	Equal to Supply Voltage
Power Dissipation (Package Limitation) (Note 1)	500 mW	Logic To Logic Reference Differential Voltage	±7V, ±30V
Operating Ambient Temperature Range		(Note 2)	
LF198	-55°C to +125°C	Output Short Circuit Duration	Indefinite
LF298	-25°C to +85°C	Hold Capacitor Short Circuit Duration	10 sec
LF398	0°C to +70°C	Lead Temperature (Soldering, 10 seconds)	300°C
Storage Temperature Range	-65°C to +150°C		

**electrical characteristics (Note 3)**

PARAMETER	CONDITIONS	LF198/LF298			LF398			UNIT
		MIN	TYP	MAX	MIN	TYP	MAX	
Input Offset Voltage, (Note 6)	T <sub>j</sub> = 25°C	1	3		2	7	mV	
	Full Temperature Range		5			10	mV	
Input Bias Current, (Note 6)	T <sub>j</sub> = 25°C	5	25		10	50	nA	
	Full Temperature Range		75			100	nA	
Input Impedance	T <sub>j</sub> = 25°C		10 <sup>10</sup>		10 <sup>10</sup>		Ω	
Gain Error	T <sub>j</sub> = 25°C, R <sub>L</sub> = 10k		0.002	0.005	0.004	0.01	%	
	Full Temperature Range			0.02		0.02	%	
Feedthrough Attenuation Ratio at 1 kHz	T <sub>j</sub> = 25°C, C <sub>H</sub> = 0.01μF	86	96		80	90	dB	
Output Impedance	T <sub>j</sub> = 25°C, "HOLD" mode		0.5	2	0.5	4	Ω	
	Full Temperature Range			4		6	Ω	
"HOLD" Step, (Note 4)	T <sub>j</sub> = 25°C, C <sub>H</sub> = 0.01μF, V <sub>OUT</sub> = 0		0.5	2.0	1.0	2.5	mV	
Supply Current, (Note 6)	T <sub>j</sub> ≥ 25°C		4.5	5.5	4.5	6.5	mA	
Logic and Logic Reference Input Current	T <sub>j</sub> = 25°C		2	10	2	10	μA	
Leakage Current into Hold Capacitor (Note 6)	T <sub>j</sub> = 25°C, (Note 5) Hold Mode		30	100	30	200	pA	
Acquisition Time to 0.1%	ΔV <sub>OUT</sub> = 10V, C <sub>H</sub> = 1000 pF		4		4		μs	
	C <sub>H</sub> = 0.01μF		20		20		μs	
Hold Capacitor Charging Current	V <sub>IN</sub> - V <sub>OUT</sub> = 2V		5		5		mA	
Supply Voltage Rejection Ratio	V <sub>OUT</sub> = 0	80	110		80	110	dB	
Differential Logic Threshold	T <sub>j</sub> = 25°C	0.8	1.4		0.8	1.4	V	

**Note 1:** The maximum junction temperature of the LF198 is 150°C, for the LF298, 115°C, and for the LF398, 100°C. When operating at elevated ambient temperature, the TO-5 package must be derated based on a thermal resistance (θ<sub>JA</sub>) of 150°C/W.

**Note 2:** Although the differential voltage may not exceed the limits given, the common-mode voltage on the logic pins may be equal to the supply voltages without causing damage to the circuit. For proper logic operation, however, one of the logic pins must always be at least 2V below the positive supply and 3V above the negative supply.


**Note 3:** Unless otherwise specified, the following conditions apply. Unit is in "sample" mode, V<sub>S</sub> = ±15V, T<sub>j</sub> = 25°C, -11.5V ≤ V<sub>IN</sub> ≤ +11.5V, C<sub>H</sub> = 0.01μF, and R<sub>L</sub> = 10 kΩ. Logic reference voltage = 0V and logic voltage = 2.5V.

**Note 4:** Hold step is sensitive to stray capacitive coupling between input logic signals and the hold capacitor. 1 pF, for instance, will create an additional 0.5 mV step with a 5V logic swing and a 0.01μF hold capacitor. Magnitude of the hold step is inversely proportional to hold capacitor value.



**Note 5:** Leakage current is measured at a junction temperature of 25°C. The effects of junction temperature rise due to power dissipation or elevated ambient can be calculated by doubling the 25°C value for each 11°C increase in chip temperature. Leakage is guaranteed over full input signal range.

**Note 6:** These parameters guaranteed over a supply voltage range of ±5 to ±18V.

**typical performance characteristics**















\*See definition



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

typical performance characteristics (con't)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Application hints

### Hold Capacitor

Hold step, acquisition time, and droop rate are the major trade-offs in the selection of a hold capacitor value. Size and cost may also become important for larger values. Use of the curves included with this data sheet should be helpful in selecting a reasonable value of capacitance. Keep in mind that for fast repetition rates or tracking fast signals, the capacitor drive currents may cause a significant temperature rise in the LF198.

A significant source of error in an accurate sample and hold circuit is dielectric absorption in the hold capacitor. A mylar cap, for instance, may "sag back" up to 0.2% after a quick change in voltage. A long "soak" time is required before the circuit can be put back into the hold mode with this type of capacitor. Dielectrics with very low hysteresis are polystyrene, polypropylene, and Teflon. Other types such as mica and polycarbonate are not nearly as good. Ceramic is unusable with  $> 1\%$  hysteresis. The advantage of polypropylene over polystyrene is that it extends the maximum ambient temperature from  $85^\circ\text{C}$  to  $100^\circ\text{C}$ . For more exact data, see the curve labeled dielectric absorption error vs sample time. The hysteresis numbers on the curve are final values, taken after full relaxation. The hysteresis error can be significantly reduced if the output of the LF198 is digitized quickly after the hold mode is initiated. The hysteresis relaxation time constant in polypropylene, for instance, is 10–50 ms. If A-to-D conversion can be made within 1 ms, hysteresis error will be reduced by a factor of ten.

### DC and AC Zeroing

DC zeroing is accomplished by connecting the offset adjust pin to the wiper of a  $1\text{ k}\Omega$  potentiometer which has one end tied to  $V^+$  and the other end tied through a resistor to ground. The resistor should be selected to give  $\approx 0.6\text{ mA}$  through the  $1\text{ k}\Omega$  potentiometer.

AC zeroing (hold step zeroing) can be obtained by adding an inverter with the adjustment pot tied input to output. A  $10\text{ pF}$  capacitor from the wiper to the hold capacitor will give  $\pm 4\text{ mV}$  hold step adjustment with a  $0.01\mu\text{F}$  hold capacitor and  $5\text{ V}$  logic supply. For larger logic swings, a smaller capacitor ( $< 10\text{ pF}$ ) may be used.

### Logic Rise Time

For proper operation, logic signals into the LF198 must have a minimum  $dV/dt$  of  $0.2\text{ V}/\mu\text{s}$ . Slower signals will cause excessive hold step. If a R/C network is used in front of the logic input for signal delay, calculate the slope of the waveform at the threshold point to ensure that it is at least  $0.2\text{ V}/\mu\text{s}$ .

### Sampling Dynamic Signals

Sample error due to moving input signals probably causes more confusion among sample-and-hold users than any other parameter. The primary reason for this is that many users make the assumption that the sample and hold amplifier is truly locked on to the input signal while in the sample mode. In actuality, there are finite phase delays through the circuit creating an input-output


differential for fast moving signals. In addition, although the output may have settled, the hold capacitor has an additional lag due to the  $300\Omega$  series resistor on the chip. This means that at the moment the "hold" command arrives, the hold capacitor voltage may be somewhat different than the actual analog input. The effect of these delays is opposite to the effect created by delays in the logic which switches the circuit from sample to hold. For example, consider an analog input of  $20\text{ V}_{\text{pp}}$  at  $10\text{ kHz}$ . Maximum  $dV/dt$  is  $0.6\text{ V}/\mu\text{s}$ . With no analog phase delay and  $100\text{ ns}$  logic delay, one could expect up to  $(0.1\mu\text{s})(0.6\text{ V}/\mu\text{s}) = 60\text{ mV}$  error if the "hold" signal arrived near maximum  $dV/dt$  of the input. A positive-going input would give a  $\pm 60\text{ mV}$  error. Now assume a  $1\text{ MHz}$  ( $3\text{ dB}$ ) bandwidth for the overall analog loop. This generates a phase delay of  $160\text{ ns}$ . If the hold capacitor sees this exact delay, then error due to analog delay will be  $(0.16\mu\text{s})(0.6\text{ V}/\mu\text{s}) = -96\text{ mV}$ . Total output error is  $+60\text{ mV}$  (digital)  $-96\text{ mV}$  (analog) for a total of  $-36\text{ mV}$ . To add to the confusion, analog delay is proportional to hold capacitor value while digital delay remains constant. A family of curves (dynamic sampling error) is included to help estimate errors.

A curve labeled Aperture Time has been included for sampling conditions where the input is steady during the sampling period, but may experience a sudden change nearly coincident with the "hold" command. This curve is based on a  $1\text{ mV}$  error fed into the output.

A second curve, Hold Settling Time indicates the time required for the output to settle to  $1\text{ mV}$  after the "hold" command.

### Digital Feedthrough

Fast rise time logic signals can cause hold errors by feeding externally into the analog input at the same time the amplifier is put into the hold mode. To minimize this problem, board layout should keep logic lines as far as possible from the analog input. Grounded guarding traces may also be used around the input line, especially if it is driven from a high impedance source. Reducing high amplitude logic signals to  $2.5\text{ V}$  will also help.





## 8253/8253-5 PROGRAMMABLE INTERVAL TIMER

- MCS-85™ Compatible 8253-5
- 3 Independent 16-Bit Counters
- DC to 2.6 MHz
- Programmable Counter Modes
- Count Binary or BCD
- Single +5V Supply
- Available In EXPRESS
  - Standard Temperature Range
  - Extended Temperature Range

The Intel® 8253 is a programmable counter/timer device designed for use as an Intel microcomputer peripheral. It uses nMOS technology with a single +5V supply and is packaged in a 24-pin plastic DIP. It is organized as 3 independent 16-bit counters, each with a count rate of up to 2.6 MHz. All modes of operation are software programmable.




Figure 1. Block Diagram

Figure 2. Pin Configuration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## FUNCTIONAL DESCRIPTION

### General

The 8253 is a programmable interval timer/counter specifically designed for use with the Intel™ Microcomputer systems. Its function is that of a general purpose, multi-timing element that can be treated as an array of I/O ports in the system software.

The 8253 solves one of the most common problems in any microcomputer system, the generation of accurate time delays under software control. Instead of setting up timing loops in systems software, the programmer configures the 8253 to match his requirements, initializes one of the counters of the 8253 with the desired quantity, then upon command the 8253 will count out the delay and interrupt the CPU when it has completed its tasks. It is easy to see that the software overhead is minimal and that multiple delays can easily be maintained by assignment of priority levels.

Other counter/timer functions that are non-delay in nature but also common to most microcomputers can be implemented with the 8253.

- Programmable Rate Generator
- Event Counter
- Binary Rate Multiplier
- Real Time Clock
- Digital One-Shot
- Complex Motor Controller

### Data Bus Buffer

This 3-state, bi-directional, 8-bit buffer is used to interface the 8253 to the system data bus. Data is transmitted or received by the buffer upon execution of INput or OUTput CPU instructions. The Data Bus Buffer has three basic functions.

1. Programming the MODES of the 8253.
2. Loading the count registers.
3. Reading the count values.

### Read/Write Logic

The Read/Write Logic accepts inputs from the system bus and in turn generates control signals for overall device operation. It is enabled or disabled by CS so that no operation can occur to change the function unless the device has been selected by the system logic.

#### RD (Read)

A "low" on this input informs the 8253 that the CPU is inputting data in the form of a counters value.

#### WR (Write)

A "low" on this input informs the 8253 that the CPU is outputting data in the form of mode information or loading counters.

### A0, A1

These inputs are normally connected to the address bus. Their function is to select one of the three counters to be operated on and to address the control word register for mode selection.

### CS (Chip Select)

A "low" on this input enables the 8253. No reading or writing will occur unless the device is selected. The CS input has no effect upon the actual operation of the counters.




Figure 3. Block Diagram Showing Data Bus Buffer and Read/Write Logic Functions

CS	RD	WR	A <sub>1</sub>	A <sub>0</sub>	Function
0	1	0	0	0	Load Counter No. 0
0	1	0	0	1	Load Counter No. 1
0	1	0	1	0	Load Counter No. 2
0	1	0	1	1	Write Mode Word
0	0	1	0	0	Read Counter No. 0
0	0	1	0	1	Read Counter No. 1
0	0	1	1	0	Read Counter No. 2
0	0	1	1	1	No-Operation 3-State
1	X	X	X	X	Disable 3-State
0	1	1	X	X	No-Operation 3-State

**Control Word Register**

The Control Word Register is selected when A0, A1 are 11. It then accepts information from the data bus buffer and stores it in a register. The information stored in this register controls the operational MODE of each counter, selection of binary or BCD counting and the loading of each count register.

The Control Word Register can only be written into; no read operation of its contents is available.

**Counter #0, Counter #1, Counter #2**

These three functional blocks are identical in operation so only a single Counter will be described. Each Counter consists of a single, 16-bit, pre-settable, DOWN counter. The counter can operate in either binary or BCD and its input, gate and output are configured by the selection of MODES stored in the Control Word Register.

The counters are fully independent and each can have separate Mode configuration and counting operation, binary or BCD. Also, there are special features in the control word that handle the loading of the count value so that software overhead can be minimized for these functions.

The reading of the contents of each counter is available to the programmer with simple READ operations for event counting applications and special commands and logic are included in the 8253 so that the contents of each counter can be read "on the fly" without having to inhibit the clock input.




Figure 4. Block Diagram Showing Control Word Register and Counter Functions

**8253 SYSTEM INTERFACE**

The 8253 is a component of the Intel™ Microcomputer Systems and interfaces in the same manner as all other peripherals of the family. It is treated by the systems software as an array of peripheral I/O ports; three are counters and the fourth is a control register for MODE programming.

Basically, the select inputs A0, A1 connect to the A0, A1 address bus signals of the CPU. The CS can be derived directly from the address bus using a linear select method. Or it can be connected to the output of a decoder, such as an Intel® 8205 for larger systems.




Figure 5. 8253 System Interface

## OPERATIONAL DESCRIPTION

### General

The complete functional definition of the 8253 is programmed by the systems software. A set of control words must be sent out by the CPU to initialize each counter of the 8253 with the desired MODE and quantity information. Prior to initialization, the MODE, count, and output of all counters is undefined. These control words program the MODE, Loading sequence and selection of binary or BCD counting.

Once programmed, the 8253 is ready to perform whatever timing tasks it is assigned to accomplish.

The actual counting operation of each counter is completely independent and additional logic is provided on-chip so that the usual problems associated with efficient monitoring and management of external, asynchronous events or rates to the microcomputer system have been eliminated.

### Programming the 8253

All of the MODES for each counter are programmed by the systems software by simple I/O operations.

Each counter of the 8253 is individually programmed by writing a control word into the Control Word Register. (A0, A1 = 11)

### Control Word Format

D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>
SC1	SC0	RL1	RL0	M2	M1	M0	BCD

### Definition of Control

#### SC — Select Counter:

SC1	SC0	
0	0	Select Counter 0
0	1	Select Counter 1
1	0	Select Counter 2
1	1	Illegal

#### RL — Read/Load:

RL1	RL0	
0	0	Counter Latching operation (see READ/WRITE Procedure Section)
1	0	Read/Load most significant byte only.
0	1	Read/Load least significant byte only.
1	1	Read/Load least significant byte first, then most significant byte.

#### M — MODE:

M2	M1	M0	
0	0	0	Mode 0
0	0	1	Mode 1
X	1	0	Mode 2
X	1	1	Mode 3
1	0	0	Mode 4
1	0	1	Mode 5

#### BCD:

0	Binary Counter 16-bits
1	Binary Coded Decimal (BCD) Counter (4 Decades)

#### Counter Loading

The count register is not loaded until the count value is written (one or two bytes, depending on the mode selected by the RL bits), followed by a rising edge and a falling edge of the clock. Any read of the counter prior to that falling clock edge may yield invalid data.

#### MODE Definition

**MODE 0: Interrupt on Terminal Count.** The output will be initially low after the mode set operation. After the count is loaded into the selected count register, the output will remain low and the counter will count. When terminal count is reached the output will go high and remain high until the selected count register is reloaded with the mode or a new count is loaded. The counter continues to decrement after terminal count has been reached.

Rewriting a counter register during counting results in the following:

- (1) Write 1st byte stops the current counting.
- (2) Write 2nd byte starts the new count.

**MODE 1: Programmable One-Shot.** The output will go low on the count following the rising edge of the gate input.

The output will go high on the terminal count. If a new count value is loaded while the output is low it will not affect the duration of the one-shot pulse until the succeeding trigger. The current count can be read at any time without affecting the one-shot pulse.

The one-shot is retriggerable, hence the output will remain low for the full count after any rising edge of the gate input.

**MODE 2: Rate Generator.** Divide by N counter. The output will be low for one period of the input clock. The period from one output pulse to the next equals the number of input counts in the count register. If the count register is reloaded between output pulses the present period will not be affected, but the subsequent period will reflect the new value.

The gate input, when low, will force the output high. When the gate input goes high, the counter will start from the initial count. Thus, the gate input can be used to synchronize the counter.

When this mode is set, the output will remain high until after the count register is loaded. The output then can also be synchronized by software.

**MODE 3: Square Wave Rate Generator.** Similar to MODE 2 except that the output will remain high until one half the count has been completed (for even numbers) and go low for the other half of the count. This is accomplished by decrementing the counter by two on the falling edge of each clock pulse. When the counter reaches terminal count, the state of the output is changed and the counter is reloaded with the full count and the whole process is repeated.

If the count is odd and the output is high, the first clock pulse (after the count is loaded) decrements the count by 1. Subsequent clock pulses decrement the clock by 2. After timeout, the output goes low and the full count is reloaded. The first clock pulse (following the reload) decrements the counter by 3. Subsequent clock pulses decrement the count by 2 until timeout. Then the whole process is repeated. In this way, if the count is odd, the output will be high for  $(N + 1)/2$  counts and low for  $(N - 1)/2$  counts.

In Modes 2 and 3, if a CLK source other than the system clock is used, GATE should be pulsed immediately following WR of a new count value.

**MODE 4: Software Triggered Strobe.** After the mode is set, the output will be high. When the count is loaded, the counter will begin counting. On terminal count, the

output will go low for one input clock period, then will go high again.

If the count register is reloaded during counting, the new count will be loaded on the next CLK pulse. The count will be inhibited while the GATE input is low.

**MODE 5: Hardware Triggered Strobe.** The counter will start counting after the rising edge of the trigger input and will go low for one clock period when the terminal count is reached. The counter is retriggerable. The output will not go low until the full count after the rising edge of any trigger.

Mode	Signal Status	Low Or Going Low	Rising	High
0		Disables counting	---	Enables counting
1		---	1) Initiates counting 2) Resets output after next clock	---
2		1) Disables counting 2) Sets output immediately high	1) Reloads counter 2) Initiates counting	Enables counting
3		1) Disables counting 2) Sets output immediately high	1) Reloads counter 2) Initiates counting	Enables counting
4		Disables counting	---	Enables counting
5		---	Initiates counting	---

Figure 6. Gate Pin Operations Summary




Figure 7. 8253 Timing Diagrams

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 8253 READ/WRITE PROCEDURE

### Write Operations

The systems software must program each counter of the 8253 with the mode and quantity desired. The programmer must write out to the 8253 a MODE control word and the programmed number of count register bytes (1 or 2) prior to actually using the selected counter.

The actual order of the programming is quite flexible. Writing out of the MODE control word can be in any sequence of counter selection, e.g., counter #0 does not have to be first or counter #2 last. Each counter's MODE control word register has a separate address so that its loading is completely sequence independent. (SC0, SC1)

The loading of the Count Register with the actual count value, however, must be done in exactly the sequence programmed in the MODE control word (RL0, RL1). This loading of the counter's count register is still sequence independent like the MODE control word loading, but when a selected count register is to be loaded it must be loaded with the number of bytes programmed in the MODE control word (RL0, RL1). The one or two bytes to be loaded in the count register do not have to follow the associated MODE control word. They can be programmed at any time following the MODE control word loading as long as the correct number of bytes is loaded in order.

All counters are down counters. Thus, the value loaded into the count register will actually be decremented. Loading all zeroes into a count register will result in the maximum count ( $2^8$  for Binary or  $10^4$  for BCD). In MODE 0 the new count will not restart until the load has been completed. It will accept one of two bytes depending on how the MODE control words (RL0, RL1) are programmed. Then proceed with the restart operation.




Figure 8. Programming Format

		A1	A0
No. 1	MODE Control Word Counter 0	1	1
No. 2	MODE Control Word Counter 1	1	1
No. 3	MODE Control Word Counter 2	1	1
No. 4	LSB Count Register Byte Counter 1	0	1
No. 5	MSB Count Register Byte Counter 1	0	1
No. 6	LSB Count Register Byte Counter 2	1	0
No. 7	MSB Count Register Byte Counter 2	1	0
No. 8	LSB Count Register Byte Counter 0	0	0
No. 9	MSB Count Register Byte Counter 0	0	0

Note: The exclusive addresses of each counter's count register make the task of programming the 8253 a very simple matter, and maximum effective use of the device will result if this feature is fully utilized.

Figure 9. Alternate Programming Formats

**ABSOLUTE MAXIMUM RATINGS\***

Ambient Temperature Under Bias	..... 0°C to 70°C
Storage Temperature	..... -85°C to +150°C
Voltage On Any Pin	.....
With Respect to Ground	..... -0.5V to +7V
Power Dissipation	..... 1 Watt

\*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

**D.C. CHARACTERISTICS** ( $T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$ ,  $V_{CC} = 5\text{V} \pm 10\%$ ) \*

Symbol	Parameter	Min.	Max.	Unit	Test Conditions
$V_{IL}$	Input Low Voltage	-0.5	0.8	V	
$V_{IH}$	Input High Voltage	2.2	$V_{CC} + 0.5\text{V}$	V	
$V_{OL}$	Output Low Voltage		0.45	V	Note 1
$V_{OH}$	Output High Voltage	2.4		V	Note 2
$I_L$	Input Load Current		$\pm 10$	$\mu\text{A}$	$V_{IN} = V_{CC}$ to $0\text{V}$
$I_{OFL}$	Output Float Leakage		$\pm 10$	$\mu\text{A}$	$V_{OUT} = V_{CC}$ to $.45\text{V}$
$I_{CC}$	$V_{CC}$ Supply Current		140	mA	

**CAPACITANCE** ( $T_A = 25^\circ\text{C}$ ,  $V_{CC} = \text{GND} = 0\text{V}$ )

Symbol	Parameter	Min.	Typ.	Max.	Unit	Test Conditions
$C_{IN}$	Input Capacitance			10	pF	$f_c = 1\text{ MHz}$
$C_{I/O}$	I/O Capacitance			20	pF	Unmeasured pins returned to $V_{SS}$

**A.C. CHARACTERISTICS** ( $T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$ ,  $V_{CC} = 5.0\text{V} \pm 10\%$ ,  $\text{GND} = 0\text{V}$ ) \***Bus Parameters (Note 3)****READ CYCLE**

Symbol	Parameter	8253		8253-5		Unit
		Min.	Max.	Min.	Max.	
$t_{AR}$	Address Stable Before READ	50		30		ns
$t_{RA}$	Address Hold Time for READ	5		5		ns
$t_{RR}$	READ Pulse Width	400		300		ns
$t_{HD}$	Data Delay From READ <sup>(4)</sup>		300		200	ns
$t_{DF}$	READ to Data Floating	25	125	25	100	ns
$t_{RV}$	Recovery Time Between READ and Any Other Control Signal	1		1		$\mu\text{s}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



8253/8253-5

### A.C. CHARACTERISTICS (Continued)

#### WRITE CYCLE

Symbol	Parameter	8253		8253-5		Unit
		Min.	Max.	Min.	Max.	
t <sub>AW</sub>	Address Stable Before WRITE	50		30		ns
t <sub>WA</sub>	Address Hold Time for WRITE	30		30		ns
t <sub>WW</sub>	WRITE Pulse Width	400		300		ns
t <sub>DW</sub>	Data Set Up Time for WRITE	300		250		ns
t <sub>WD</sub>	Data Hold Time for WRITE	40		30		ns
t <sub>RV</sub>	Recovery Time Between WRITE and Any Other Control Signal	1		1		μs


#### CLOCK AND GATE TIMING

Symbol	Parameter	8253		8253-5		Unit
		Min.	Max.	Min.	Max.	
t <sub>CLK</sub>	Clock Period	380	dc	380	dc	ns
t <sub>PWH</sub>	High Pulse Width	230		230		ns
t <sub>PWL</sub>	Low Pulse Width	150		150		ns
t <sub>GW</sub>	Gate Width High	150		150		ns
t <sub>GL</sub>	Gate Width Low	100		100		ns
t <sub>GS</sub>	Gate Set Up Time to CLK↑	100		100		ns
t <sub>GH</sub>	Gate Hold Time After CLK↑	50		50		ns
t <sub>OD</sub>	Output Delay From CLK↑(*)		400		400	ns
t <sub>ODG</sub>	Output Delay From Gate↓(*)		300		300	ns


#### NOTES:

- I<sub>OL</sub> = 2.2 mA.
  - I<sub>OH</sub> = -400 μA.
  - AC timings measured at V<sub>OH</sub> = 2.2, V<sub>OL</sub> = 0.8.
  - C<sub>L</sub> = 150pF.
- \* For Extended Temperature EXPRESS, use M8253 electrical parameters.

#### A.C. TESTING INPUT, OUTPUT WAVEFORM



#### A.C. TESTING LOAD CIRCUIT






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น. ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



8253/8253-5

### WAVEFORMS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




**LM101A  
LM201A  
LM301A**

**OPERATIONAL AMPLIFIER**


A general purpose operational amplifier that allows the user to choose the compensation capacitor best suited to his needs. With proper compensation, summing amplifier slew rates to 10 V  $\mu$ s can be obtained.

- Low Input Offset Current — 20 nA maximum Over Temperature Range
- External Frequency Compensation for Flexibility
- Class AB Output Provides Excellent Linearity
- Output Short-Circuit Protection
- Guaranteed Drift Characteristics


**FIGURE 1 - STANDARD COMPENSATION AND OFFSET BALANCING CIRCUIT**



**FIGURE 2 - DOUBLE-ENDED LIMIT DETECTOR**



**FIGURE 3 - REPRESENTATIVE CIRCUIT SCHEMATIC**




**OPERATIONAL AMPLIFIER**

**SILICON MONOLITHIC INTEGRATED CIRCUIT**


**N SUFFIX  
PLASTIC PACKAGE  
CASE 626-04**

**J SUFFIX  
CERAMIC PACKAGE  
CASE 693-02**

(LM201A and LM301A)




**D SUFFIX  
PLASTIC PACKAGE  
CASE 751-01  
SO-8**



(Top View)

**H SUFFIX  
METAL PACKAGE  
CASE 601-04**



(Top View)

**ORDERING INFORMATION**

Device	Temperature Range	Package
LM101AH	-55°C to +125°C	Metal Can
LM101AJ	-55°C to +125°C	Ceramic DIP
LM201AD	-25°C to +85°C	SO-8
LM201AH	-25°C to +85°C	Metal Can
LM201AJ	-25°C to +85°C	Ceramic Dip
LM201AJ	-25°C to +85°C	Ceramic Dip
LM301AD	0°C to +70°C	SO-8
LM301AH	0°C to +70°C	Metal Can
LM301AJ	0°C to +70°C	Ceramic Dip
LM301AJ	0°C to +70°C	Ceramic Dip

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## MAXIMUM RATINGS

Rating	Symbol	VALUE			Unit
		LM101A	LM201A	LM301A	
Power Supply Voltage	$V_{CC}, V_{EE}$	$\pm 22$	$\pm 22$	$\pm 18$	Vdc
Input Differential Voltage	$V_{ID}$	$\pm 30$			Volts
Input Common-Mode Range (Note 1)	$V_{ICR}$	$\pm 15$			Volts
Output Short-Circuit Duration	$t_S$	Continuous			
Power Dissipation (Package Limitation)	$P_D$				
Metal Can Derate above $T_A = +75^\circ\text{C}$		$\pm 500$			mW
Plastic Dual In-Line Package (LM201A, 301A) Derate above $T_A = +25^\circ\text{C}$		$\pm 6.8$			mW/°C
Ceramic Package Derate above $25^\circ\text{C}$		$\pm 625$			mW
		$\pm 5.0$			mW/°C
		$\pm 750$			mW
		$\pm 6.6$			mW/°C
Operating Ambient Temperature Range	$T_A$	-55 to +125	-25 to -85	0 to +70	°C
Storage Temperature Range	$T_{stg}$	-65 to +150			°C

Note 1. For supply voltages less than  $\pm 15$  V, the absolute maximum input voltage is equal to the supply voltage.

**ELECTRICAL CHARACTERISTICS** ( $T_A = +25^\circ\text{C}$  unless otherwise noted.) Unless otherwise specified, these specifications apply for supply voltages from  $\pm 5.0$  V to  $\pm 20$  V for the LM101A and LM201A, and from  $\pm 5.0$  V to  $\pm 15$  V for the LM301A.

Characteristics	Symbol	LM101A LM201A			LM301A			Unit
		Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage ( $R_S \leq 50$ k $\Omega$ )	$V_{IO}$	—	0.7	2.0	—	2.0	7.5	mV
Input Offset Current	$I_{IO}$	—	1.5	10	—	3.0	50	nA
Input Bias Current	$I_{IB}$	—	30	75	—	70	250	nA
Input Resistance	$r_i$	1.5	4.0	—	0.5	2.0	—	Megohms
Supply Current $V_{CC}/V_{EE} = \pm 20$ V $V_{CC}/V_{EE} = \pm 15$ V	$I_{CC}, I_{EE}$	—	1.8	3.0	—	1.8	3.0	mA
Large Signal Voltage Gain ( $V_{CC}/V_{EE} = \pm 15$ V, $V_O = \pm 10$ V, $R_L > 2.0$ k $\Omega$ )	$A_v$	50	160	—	25	160	—	V/mV

The following specifications apply over the operating temperature range.


Input Offset Voltage ( $R_S \leq 50$ k $\Omega$ )	$V_{IO}$	—	—	3.0	—	—	10	mV
Input Offset Current	$I_{IO}$	—	—	20	—	—	70	nA
Average Temperature Coefficient of Input Offset Voltage $T_A(\text{min}) \leq T_A \leq T_A(\text{max})$	$\Delta V_{IO}/\Delta T$	—	3.0	15	—	6.0	30	$\mu\text{V}/^\circ\text{C}$
Average Temperature Coefficient of Input Offset Current $+25^\circ\text{C} \leq T_A \leq T_A(\text{max})$ $T_A(\text{min}) \leq T_A \leq 25^\circ\text{C}$	$\Delta I_{IO}/\Delta T$	—	0.01	0.1	—	0.01	0.3	nA/°C
		—	0.02	0.2	—	0.02	0.6	
Input Bias Current	$I_{IB}$	—	—	100	—	—	300	nA
Large Signal Voltage Gain ( $V_{CC}/V_{EE} = \pm 15$ V, $V_O = \pm 10$ V, $R_L > 2.0$ k $\Omega$ )	$A_v$	25	—	—	15	—	—	V/mV
Input Voltage Range $V_{CC}/V_{EE} = \pm 20$ V $V_{CC}/V_{EE} = \pm 15$ V	$V_I$	$\pm 15$	—	—	—	—	—	V
		—	—	—	$\pm 12$	—	—	
Common-Mode Rejection Ratio $R_S \leq 50$ k $\Omega$	CMRR	80	96	—	70	90	—	dB
Supply Voltage Rejection Ratio $R_S \leq 50$ k $\Omega$	PSRR	80	96	—	70	96	—	dB
Output Voltage Swing $V_{CC}/V_{EE} = \pm 15$ V, $R_L = 10$ k $\Omega$ , $R_L = 2.0$ k $\Omega$	$V_O$	$\pm 12$ $\pm 10$	$\pm 14$ $\pm 13$	—	$\pm 12$ $\pm 10$	$\pm 14$ $\pm 13$	—	V
Supply Currents ( $T_A = T_A(\text{max})$ , $V_{CC}/V_{EE} = \pm 20$ V)	$I_{CC}, I_{EE}$	—	1.2	2.5	—	—	—	mA

## MOTOROLA LINEAR/INTERFACE DEVICES


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**TYPICAL CHARACTERISTICS**  
 ( $V_{CC} = +15\text{ V}$ ,  $V_{EE} = -15\text{ V}$ ,  $T_A = +25^\circ\text{C}$  unless otherwise noted.)


**FIGURE 4 — MINIMUM INPUT VOLTAGE RANGE**




**FIGURE 5 — MINIMUM OUTPUT VOLTAGE SWING**




**FIGURE 6 — MINIMUM VOLTAGE GAIN**




**FIGURE 7 — TYPICAL SUPPLY CURRENTS**



**FIGURE 8 — OPEN-LOOP FREQUENCY RESPONSE**




**FIGURE 9 — LARGE-SIGNAL FREQUENCY RESPONSE**




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**TYPICAL CHARACTERISTICS (continued)**  
 (V<sub>CC</sub> = +15 V, V<sub>EE</sub> = -15 V, T<sub>A</sub> = +25°C unless otherwise noted.)


**FIGURE 10 — VOLTAGE FOLLOWER PULSE RESPONSE**




**FIGURE 11 — OPEN-LOOP FREQUENCY RESPONSE**



**FIGURE 12 — LARGE-SIGNAL FREQUENCY RESPONSE**




**FIGURE 13 — INVERTER PULSE RESPONSE**




**TYPICAL COMPENSATION CIRCUITS**

**FIGURE 14 — SINGLE-POLE COMPENSATION**



**FIGURE 15 — FEEDFORWARD COMPENSATION**



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





54393/74393. Dual 4-Bit Binary Counter

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL					
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package			
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF		
T. I.									SN54LS393	J	D			SN54393	J	D						
FAIRCHILD									SN74LS393	J	D	ND		SN74393	J	D	ND					
MOTOROLA																						
N. S. C.																						
PHILIPS																						
SIGNETICS																						
SIEMENS																						
FUJITSU																						
HITACHI																						
MITSUBISHI																						
NEC									M74LS393			PD										
TOSHIBA																						

Electrical Characteristics SN54LS393/SN74LS393

absolute maximum ratings over operating free-air temperature range

Supply voltage, V <sub>CC</sub>	7V	Operating free-air temperature range	SN54LS	-55°C to 125°C
Input voltage	7V		SN74LS	0°C to 70°C
		Storage temperature range		-65°C to 125°C

recommended operating conditions


	SN54LS390			SN74LS390			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V <sub>CC</sub>	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I <sub>OH</sub>			400			-400	μA
Low-level output current, I <sub>OL</sub>			4			8	mA
Count frequency, f <sub>count</sub>	A input	0	25	0	25	25	MHz
	B input	0	20	0	20	20	
Pulse width, t <sub>p</sub>	A input high or low	20		20			ns
	B input high or low	25		25			
	Clear high	20		20			
Clear inactive-state setup time, t <sub>setup</sub>		25		25			ns
Operating free-air temperature, T <sub>A</sub>		-55	125	0	70		°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V <sub>IH</sub> High-level input voltage			2		V	
V <sub>IL</sub> Low-level input voltage				0.8	V	
V <sub>I</sub> Input clamp voltage	V <sub>CC</sub> =MIN, I <sub>I</sub> =-18mA			-1.5	V	
V <sub>OH</sub> High-level output voltage	V <sub>CC</sub> =MIN, V <sub>IH</sub> =2V, V <sub>IL</sub> =0.8V, I <sub>OH</sub> =-400μA	2.7	3.4		V	
V <sub>OL</sub> Low-level output voltage	V <sub>CC</sub> =MIN, V <sub>IH</sub> =2V, V <sub>IL</sub> =0.8V, I <sub>OL</sub> =8mA	0.35	0.5		V	
I <sub>I</sub> Input current at maximum input voltage	Clear, Input A, V <sub>CC</sub> =MAX, V <sub>I</sub> =5.5V			0.1	μA	
	Clear, Input B, V <sub>CC</sub> =MAX, V <sub>I</sub> =5.5V			0.4	μA	
I <sub>IH</sub> High-level input current	Clear, A, V <sub>CC</sub> =MAX, V <sub>I</sub> =2.4V			20	mA	
	B, V <sub>CC</sub> =MAX, V <sub>I</sub> =2.4V			100	mA	
I <sub>IL</sub> Low-level input current	Clear, A, V <sub>CC</sub> =MAX, V <sub>I</sub> =2.7V			0.4	mA	
	B, V <sub>CC</sub> =MAX, V <sub>I</sub> =2.7V			-1.6	mA	
I <sub>OS</sub> Short-circuit output current	V <sub>CC</sub> =MAX			-20	100	mA
	SN54			-20	100	mA
	SN74			-20	100	mA
I <sub>CC</sub> Supply current	V <sub>CC</sub> =MAX, See Note 1			15	26	mA
t <sub>max</sub> from A to output Q <sub>A</sub>	V <sub>CC</sub> =5V, T <sub>A</sub> =25°C, C <sub>L</sub> =15pF, R <sub>L</sub> =2kΩ		25	35	ns	
t <sub>PLH</sub> from A to output Q <sub>A</sub>			12	20	ns	
t <sub>PHL</sub> from A to output Q <sub>A</sub>			13	20	ns	
t <sub>PLH</sub> from A to output Q <sub>D</sub>			40	60	ns	
t <sub>PHL</sub> from A to output Q <sub>D</sub>			40	60	ns	
t <sub>PHL</sub> from Clear to Any output			24	39	ns	

NOTE: I<sub>CC</sub> is measured with all outputs open, both clear inputs grounded following momentary connection to 5V, and all other inputs grounded.

Pin Assignment (Top View)




positive logic: High input to clear resets all four outputs low

Function Table

COUNT SEQUENCE (EACH COUNTER)

COUNT	OUTPUT			
	Q <sub>D</sub>	Q <sub>C</sub>	Q <sub>B</sub>	Q <sub>A</sub>
0	L	L	L	L
1	L	L	L	H
2	L	L	H	L
3	L	L	H	H
4	L	H	L	L
5	L	H	L	H
6	L	H	H	L
7	L	H	H	H
8	H	L	L	L
9	H	L	L	H
10	H	L	H	L
11	H	L	H	H
12	H	H	L	L
13	H	H	L	H
14	H	H	H	L
15	H	H	H	H

Functional Block Diagram



393 DUAL 4-BIT BINARY COUNTER

† The arrow indicates that the falling edge of the clock pulse is used for reference.  
 ‡ t<sub>max</sub> = maximum count frequency. t<sub>PLH</sub> = propagation delay time, high-to-low-level output. t<sub>PHL</sub> = propagation delay time, low-to-high-level output.  
 § The Q<sub>A</sub> outputs of the 390 are tested at I<sub>OL</sub> = 16 mA plus the h<sub>mi</sub> value for I<sub>B</sub> for the B input. This permits driving the B input while maintaining full fan-out capability.  
 ¶ For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.  
 †† All typical values are at V<sub>CC</sub> = 5V, T<sub>A</sub> = 25°C.  
 ††† Not more than one output should be shorted at a time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**DESCRIPTION** — The SN54LS/74LS682 thru SN54LS/74LS689 are 8-bit magnitude comparators. These device types are designed to perform comparisons between two eight-bit binary or BCD words. All device types provide  $\overline{P=Q}$  outputs and the LS682 thru LS687 have  $\overline{P>Q}$  outputs also.

The LS682, LS684, LS686 and LS688 are totem pole devices. The LS683, LS685, LS687 and LS689 are open-collector devices.

The LS682 and LS683 have a 20 kΩ pullup resistor on the Q inputs for analog or switch data.

**SN54LS/74LS682  
thru  
SN54LS/74LS689**

**8-BIT MAGNITUDE  
COMPARATORS**

**LOW POWER SCHOTTKY**

**FUNCTION TABLE**


TYPE	INPUTS		OUTPUT ENABLE	OUTPUT CONFIGURATION	PULLUP
	$\overline{P=Q}$	$\overline{P>Q}$			
LS682	yes	yes	no	totem-pole	yes
LS683	yes	yes	no	open-collector	yes
LS684	yes	yes	no	totem-pole	no
LS685	yes	yes	no	open-collector	no
LS686	yes	yes	yes	totem-pole	no
LS687	yes	yes	yes	open-collector	no
LS688	yes	no	yes	totem-pole	no
LS689	yes	no	yes	open-collector	no

DATA P, Q	ENABLES		OUTPUTS	
	$\overline{Q_1}$	$\overline{Q_2}$	$\overline{P=Q}$	$\overline{P>Q}$
P = Q	L	L	L	H
P > Q	L	L	H	L
P < Q	L	L	H	H
X	H	H	H	H

H = high level, L = low level, X = indeterminate


**CONNECTION DIAGRAMS  
(TOP VIEW)**

**SN54LS/74LS682  
THRU  
SN54LS/74LS686**




J Suffix — Case 732-03 (Ceramic)  
N Suffix — Case 738-01 (Plastic)

**SN54LS/74LS686  
SN54LS/74LS687**



J Suffix — Case 758-01 (Ceramic)  
N Suffix — Case 724-02 (Plastic)

**SN54LS/74LS688  
SN54LS/74LS689**



J Suffix — Case 732-03 (Ceramic)  
N Suffix — Case 738-01 (Plastic)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้