



ปีการศึกษา 2535

การควบคุมและตรวจสอบอุปกรณ์ภายในบ้าน

โดย

นาย เทอดชัย จเนศวโรดม

นางสาว วัฒนา มณีฉาย

อาจารย์ที่ปรึกษา

รศ.ดร. ชม กัมปาน

อ. สมศักดิ์ มิตะถา

ปริญญานิพนธ์ปีการศึกษา 2535

ภาควิชา วิศวกรรมคอมพิวเตอร์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
เรื่อง การควบคุมและตรวจสอบอุปกรณ์ภายในบ้าน

ผู้จัดทำ

นาย เทอดชัย อเนศวโรดม

นางสาว วิมลนา มณีฉาย

.....อาจารย์ที่ปรึกษา

(อ. สมศักดิ์ มิตะถา)

.....อาจารย์ที่ปรึกษา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่ชนดานการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

032566

การควบคุมและตรวจสอบอุปกรณ์ภายในบ้าน
HOME EQUIPMENT CONTROL

จัดทำโดย

1. นาย เทอดชัย ฐเนศวโรดม ที 40 321107
2. นางสาว วัฒนา มณีฉาย ที 40 321290

อาจารย์ที่ปรึกษา

1. รศ.ดร. ชม กิมปาน
2. อ. สมศักดิ์ มิตะดา

ปริญญาโท
สาขาวิศวกรรมคอมพิวเตอร์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2535

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

เรื่อง	หน้าที่
บทคัดย่อ	1 x
Abstract	2
วัตถุประสงค์	3 x
บทที่ 1 S-ARTnet และ RS-485	4
1.1 S-ARTnet	4
1.2 RS-485	5
บทที่ 2 สถาปัตยกรรมภายในของ 8051	9
2.1 หน่วยความจำภายใน	13
2.2 รีจิสเตอร์ใช้งานหน้าที่พิเศษ	15
2.3 อินพุท/เอาต์พุทพอร์ท	20
2.4 การเชื่อมต่อหน่วยความจำภายนอก	26
2.5 เคาะเตอร์และไทม์เมอร์	29
บทที่ 3 Network Configuration	38
3.1 8051 Data Communication Mode	41
บทที่ 4 สัญญาณต่างๆบนสล๊อตของ PC	51
บทที่ 5 ผลการทดลอง	54 x
5.1 Hardware	54
5.2 Network Access Control	71
5.3 สรุปผลการทดลอง	75 x
ภาคผนวก ก	วงจรฮาร์ดแวร์
	76
ภาคผนวก ข	ตัวโปรแกรม
	79
ภาคผนวก ค	คู่มือการใช้งาน
	133
กิตติกรรมประกาศ	136
หนังสืออ้างอิง	137 x

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การควบคุมและตรวจสอบอุปกรณ์ภายในบ้าน

ผู้จัดทำ

1. นายเทอดชัย ชเนศวโรดม
2. นางสาววัฒนา มณีฉาย

รศ.ดร. ชม กัมปาน

อ. สมศักดิ์ มิตะถา

อาจารย์ที่ปรึกษา

ปีการศึกษา 2535

บทคัดย่อ

เนื่องจากในปัจจุบัน ความสะดวกสบายและความรวดเร็วในการทำงาน เป็นที่ต้องการของมนุษย์มากขึ้นจึงได้มีการพัฒนาเทคโนโลยีในระบบต่างๆขึ้นมากมาย เพื่อสนองความต้องการนี้

โครงการนี้เป็นเทคโนโลยีอีกอย่างหนึ่ง ที่ให้ความสะดวกในการควบคุมอุปกรณ์เครื่องใช้ไฟฟ้าต่างๆ ภายในบ้าน ซึ่งในระบบนี้ประกอบด้วยไมโครคอมพิวเตอร์ เปิดปิด และ ไมโครควบคุมย่อย การควบคุมอุปกรณ์สามารถทำได้โดยผ่านทางไมโครคอมพิวเตอร์เปิดปิดอุปกรณ์โดยตรง หรือผ่านทางไมโครควบคุมย่อย ซึ่งมีอยู่หลายจุด ไมโครควบคุมย่อยแต่ละจุดสามารถตรวจสอบและควบคุมอุปกรณ์ได้ทั้งระบบ

HOME EQUIPMENT CONTROL

BY

MR. TERDCHAI TANETWARODOM

MISS WATTANA MANEECHY

DR. CHOM KIMPAN

SOMSAK MITTATA

ADVISOR

ACADEMIC YEAR 1992

ABSTRACT

Nowadays, convenience and speed in working are important things for human. So there are a lot of projects and researches for responding these demands.

This project is also one that make convenience in controlling of electrical equipments in homes. This system consists of these equipments ; controlled modules (terminals), sensor module, and control modules. There are two ways to control equipments, by control the controlled module directly or control pass any controlled module. Each control module can control all controlled module on the system.

วัตถุประสงค์

เพื่อศึกษาและทดลองสร้าง ระบบเครือข่ายคอมพิวเตอร์การทำงาน โดยใช้ไมโครคอนโทรลเลอร์ MCS-51 ในการเชื่อมต่อเป็นระบบเครือข่ายสำหรับควบคุมภายในบ้าน และ ศึกษาโปรโตคอลการติดต่อระหว่างอุปกรณ์ควบคุมจำนวนหลายตัว กับ DTE (Data Terminal Equipment) หลายตัวบนเครือข่ายเดียวกัน และสามารถแยกย่อยได้ ดังนี้

คุณหลัก

1. กำหนดโปรโตคอลการรับส่ง
2. กำหนดคุณสมบัติทางฮาร์ดแวร์ของการรับส่ง
3. สร้างโปรแกรม และ การ์ดบนคอมพิวเตอร์ เพื่อจำลองเป็นตัวควบคุมหลัก
4. สร้างโมดูลควบคุมการเปิดปิดเครื่องใช้ไฟฟ้า
5. สร้างโมดูลควบคุมย่อย เพื่อจำลองตัวเป็นตัวควบคุมย่อย

บทที่ 1

S-ARTnet และ RS-485

1.1 S-ARTnet -- A Powerful Controller Network

NETWORK CONTROLLER

ระบบ ARTnet ใช้ IC เบอร์ 8031 กับ address latch และ EPROM ใช้สายส่ง แบบ serial RS-232 ซึ่งใช้ขา GND , TXD , RXD ในระบบ network นี้ มีอุปกรณ์ sends point (DTE) ได้ถึง 60 ตัว และมี control point (DCE) ได้ถึง 60 ตัวเช่นเดียวกัน

ระบบ power ใช้ 15 v ซึ่งแปลงจาก 5 v โดยใช้ LM2577-15.0 switch mode regulator ดังแสดงในรูป 2a ในส่วนของ cable interface แสดงในรูป 2b มีการใช้ TR 4 ตัว เพื่อแปลงสัญญาณ จาก 0 , 5 v ไปเป็น 0 , 7.5 , 15 v เพื่อใช้ในการส่ง โดย Q_3 เป็น สวิตช์ 15 v Q_4 เป็นสวิตช์ 0 v และถ้า Q_3 และ Q_4 ไม่นำกระแสทั้งคู่ก็จะได้ 7.5 v จาก R_4 และ R_5 (Voltage Device) ส่วนในการรับสัญญาณจะใช้ LM 311 comparator เพื่อปรับสัญญาณให้เป็น 0 และ 5 v

S-ART SATELLITES

สัญญาณ 15 v แสดงถึง clock ส่วน 0 และ 7.5 v เป็น data โดย 0 v หมายถึง '0' และ 7.5 v หมายถึง '1'

ส่วน word ที่ใช้ส่งจากตัว controller มี 3 รูปแบบ คือ SYNC , READ , WRITE

สัญญาณ SYNC ประกอบด้วย '1' จำนวน 8 บิต หรือมากกว่า ตามด้วย '0' 1 บิต

สัญญาณ READ ใช้สำหรับตรวจสอบสถานะของ terminal ส่วนสัญญาณ WRITE ใช้สำหรับการเปลี่ยนสถานะของ terminal

ลักษณะสัญญาณ READ และ WRITE แสดงดังรูป 5b และ 5c ซึ่งมีส่วนที่ต่างกัน คือ ในบิตที่ 6 '0' หมายถึง 'READ' และ '1' หมายถึง 'WRITE' ส่วน

output ของ Terminal จะเอาไปขับ LED หรือ solid-state relay

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.2 RS-485

ผู้ที่ออกแบบระบบนี้ได้นำ RS-485 มาใช้กับการต่อ PC กับ embedded controller หลายตัว และได้ออกแบบระบบ network ซึ่งมีคุณสมบัติ ดังนี้

- ใช้งานได้ในสภาพแวดล้อมแบบโรงงานอุตสาหกรรม
- ใช้ทรัพยากรจาก embedded controller น้อย (ทั้ง CPU time และ memory)
- แต่ละ node มีราคาต่ำ
- ปรับไปใช้ได้ด้วย microcontroller ที่นิยมใช้กัน
- สามารถปรับปรุงหรือเปลี่ยนแปลง hardware และ software ที่ใช้ ควบคุมได้ และได้เรียกชื่อ network protocol นี้ว่า tiny-NSP (Nine-bit Serial Protocol)

NETWORK HARDWARE - THE PHYSICAL LAYER

ที่ใช้ shielded twisted-pair RS-485 เพราะว่ามีราคาถูกและใช้งานง่าย และมี data requirement ต่ำ และยังป้องกัน noise ได้ดีด้วย

RS-485 สามารถใช้ต่อกับอุปกรณ์ได้เต็มที่ คือ 32 transmitters และ 32 receivers โดยใช้สาย 1 คู่ และในเวลาหนึ่ง transmitter จะ active ได้แค่ตัวเดียวเท่านั้น ตัว embedded controller จะเชื่อมต่อกับ twisted pair ด้วย RS-485 transceiver (transmitter and receiver) เช่น 75176

PROTOCOL FRAME AND MESSAGE

การส่งใช้แบบ asynchronous serial communication การออกแบบรูปแบบของข้อความ (frame and message format) ที่ดี จะช่วยลดเวลาในการติดต่อระหว่าง embedded controller กับ network ลงได้อย่างมาก

frame ที่ 2 ชนิด คือ address frame และ data frame ซึ่งจะแยกให้เห็นความแตกต่างโดยใช้บิตที่ 9 ของข้อมูล โดยเป็น '1' สำหรับ address frame และ '0' สำหรับ data frame

address frame คือ address ของ node ที่จะต้องรับข้อมูล

data frame ประกอบด้วย command , status information , error control และ data อื่นที่ต้องการใช้

ในการรับข้อมูลของแต่ละ node นั้น จะรับข้อมูลที่เป็น address เข้ามาตรวจสอบว่าตรงกับ address ของตนเองหรือไม่ ถ้าใช่ก็จะทำการรับข้อมูลที่เหลือเข้ามา แต่ถ้าไม่ใช่ก็จะไม่สนใจข้อมูลที่ตามมา

NETWORK ACCESS CONTROL

การใช้ RS-485 ทำให้มีเพียง node เดียวเท่านั้น ที่ทำการส่งข้อมูลได้ในขณะใดขณะหนึ่ง แต่เราต้องการให้ทุก node มีโอกาสส่งข้อมูลได้เหมือนกัน ดังนั้นจึงใช้วิธีการ simple polled master-slave โดยที่ master จะทำการ poll slave แต่ละตัวแบบวนรอบ (periodically) เพื่อรับข้อมูลสถานะ , เก็บข้อมูล และ ส่งคำสั่งควบคุม ซึ่ง slave ก็จะมีหน้าที่ตอบสนองคำสั่งของ master ดังนั้นจึงเป็น protocol แบบ order/reply message protocol

polled protocol มีข้อเสีย คือ การที่ slave จะส่งข้อมูลไปยัง master นั้น ต้องรอการ poll จาก master ก่อนทำให้ข้อมูลสำคัญที่ต้องการส่งไปถึง master อย่างเร่งด่วนนั้น เกิดการล่าช้าเกินไป ใน prototype network (ต้นแบบ) ใช้ PC เป็น master และ ใช้ embedded controller เป็น slave

MESSAGE STRUCTURE

การออกแบบโครงสร้างข้อมูลที่ดีจะต้องมีขนาดของข้อมูลน้อยแต่มีประสิทธิภาพ และ ป้องกัน ความผิดพลาดในการส่งได้ตามปกติจะให้ master เป็น address 0 , slave address 1-244 และ 255 สำหรับ slave ทั้งหมด


การส่งข้อมูลสามารถส่งได้ตั้งแต่ 1 ถึง 255 ไบต์ ดังนั้น แต่ละ node จะต้องมี RAM สำหรับเก็บข้อมูลเหล่านี้ด้วย

ERROR CHECKING

ใช้ eight-bit check sum หรือ CRC ซึ่งตรวจสอบได้ทั้ง single error และ multiple error

MESSAGE

ชุดของข้อมูลแสดงดัง รูปที่ 1.1



เมื่อ master ส่งข้อมูลไปแล้วจะต้องได้รับข้อมูลกลับมาเสมอ ยกเว้นข้อมูลที่ส่งไปยัง slave ทุกตัวพร้อมกัน อย่างน้อยที่สุด slave จะต้องตอบสนองต่อคำสั่ง 'status query' และ 'reset network' ได้ ถ้าหาก slave ได้รับคำสั่งที่ไม่ทราบความหมาย ก็จะต้องตอบกลับไปว่า 'command not supported' slave จะตอบสนองต่อคำสั่งเฉพาะบางชนิดเท่านั้น ถ้าหาก master พยายามจะละเมิดกฎ slave ก็ต้องตอบกลับไปว่า 'access violation'

ERROR RECOVERY

ทุก ๆ network protocol จะต้องมีการจัดการกับ error ซึ่งได้แก่

- slave เข้าหมาย ไม่สามารถทำงานตามคำสั่งได้
- slave เข้าหมาย ทำงานจนไม่สามารถตอบสนองต่อคำสั่งได้
- slave เข้าหมาย ไม่ได้ต่ออยู่กับ network
- hardware ทำงานผิดพลาด
- เกิด noise ขึ้น ทำให้ข้อมูลผิดพลาด (terminal ทุกตัวรวมทั้ง

master)

ใน protocol นี้ การแก้ไข error เป็นหน้าที่ของ master เพื่อลดการ

ให้ทรัพยากรของ slave

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เงื่อนไขความผิดพลาด (error condition) 4 ประเภทที่ master ต้องทำ
การตรวจสอบ มีดังนี้


- ผลตอบสนองที่ถูกต้องของ slave ชี้ให้เห็นว่า slave ไม่สามารถปฏิบัติตามคำสั่งได้

- ผลตอบสนองของ slave ไม่ถูกต้อง

- slave ไม่ตอบสนองข้อมูลที่ส่งไปในเวลาที่กำหนด

- slave ทำการส่งข้อมูลโดยที่ยังไม่มีการ poll

เมื่อเงื่อนไขแรกเกิดขึ้น master จะต้องแจ้งให้ผู้ใช้ทราบ ถ้าหากเป็นเงื่อนไขอื่นให้ master ทำการส่งข้อมูลนั้นใหม่เป็นจำนวนครั้งที่ระบุไว้ ถ้าหากผลตอบสนองยังผิดพลาดอีก ก็ให้ลบ node นั้นออกจาก list of active slave ซึ่งจะต้องแจ้งให้ผู้ใช้ทราบด้วย ถ้าหากเกิดความผิดพลาดนอกเหนือจากนี้ ส่วนของ reset procedure จะต้องทำงานทันที






สถาปัตยกรรมของ 8051

สถาปัตยกรรมภายในของ 8051 จะเป็นดังรูปที่ 2.1 ซึ่งประกอบไปด้วยส่วนสำคัญหลักๆ ดังนี้

- เป็น CPU ขนาด 8 บิต ประกอบด้วยรีจิสเตอร์ A (แอดเดรสมูลเลอร์) และรีจิสเตอร์ B
- มีโปรแกรมเคาเตอร์ (Program counter, PC) และ ดาต้าพอยน์เตอร์ (Datapointer, DPTR)
- มี Programm status word ขนาด 8 บิต
- มีหน่วยความจำรอม (ROM) หรือ อีพรอม (EPROM เฉพาะ 8751) ขนาด 0 กิโลไบต์ (8031) ถึง 4 กิโลไบต์ (8051)
- มีหน่วยความจำแรมภายใน ขนาด 128 ไบต์ ประกอบด้วย
 - 1) รีจิสเตอร์แบงค์ 4 แบงค์ แต่ละแบงค์ประกอบด้วยรีจิสเตอร์ 8 รีจิสเตอร์ (R0 - R7)
 - 2) มีหน่วยความจำจำนวน 16 ไบต์ ที่สามารถอ้างแอดเดรสเพื่อควบคุมการทำงานในระดับบิตได้
 - 3) มีหน่วยความจำสำหรับใช้งานทั่วไป 80 ไบต์
- มีขารับสัญญาณ อินพุต/เอาต์พุต 32 ขา แบ่งออกเป็นกลุ่มๆ ละ 8 บิต ได้สี่กลุ่ม คือ P0, P1, P2, P3
- มีไทเมอร์/เคาท์เตอร์ ขนาด 16 บิต สองชุด คือ T0 และ T1
- มีพอร์ตอนุกรมที่ใช้รับส่งสัญญาณแบบฟูลดูเพลก (Full duplex) เรียกว่า SBUF
- มีรีจิสเตอร์ควบคุม ได้แก่ TCON, TMOD, SCON, PCON, IP และ IE
- สามารถทำการอินเทอร์รัพต์ได้ทั้งภายในและภายนอก การอินเทอร์รัพต์ภายในได้มาจากแหล่งกำเนิดอินเทอร์รัพต์สามแหล่ง การอินเทอร์รัพต์ภายนอกได้มาจากแหล่งกำเนิดการอินเทอร์รัพต์ภายนอกสองแหล่ง
- มีส่วนของออสซิลเลเตอร์ และ วงจรสร้างสัญญาณนาฬิกาอยู่ภายใน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.1 แสดงสถาปัตยกรรมภายในของ 8051


จากรูปที่ 2.1 จะเขียนเฉพาะส่วนสำคัญๆ เป็นบล็อกไดอะแกรมได้ดังรูป 2.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



2.2 แสดงบล็อกไดอะแกรมภายในของ 8051

การนับหน่วยความจำภายในและรีจิสเตอร์พิเศษ (Special function register, SFR) แสดงได้ ดังรูปที่ 2.3




รูปที่ 2.3 แสดงการแบ่งหน่วยความจำภายในของ 8051

จากรูปที่ 2.3 จะเห็นว่า 8051 มีทั้งหน่วยความจำแรมและรอมอยู่ภายในตัว ในกรณีที่หน่วยความจำภายในไม่เพียงพอ ก็ยังสามารถต่อหน่วยความจำภายนอกเข้ามาใช้งานได้

2.1 หน่วยความจำภายใน


หน่วยความจำแรมภายในตัว 8051 จะมีขนาด 128 ไบท์ แยกการใช้งานออกเป็นสามส่วน ดังรูปที่ 2.4



รูปที่ 2.4 แสดงหน่วยความจำแรมภายในตัว 8051

2.1 หน่วยความจำภายใน

หน่วยความจำแรมภายในตัว 8051 จะมีขนาด 128 ไบท์ แยกการใช้งานออกเป็นสามส่วน ดังรูปที่ 2.4



รูปที่ 2.4 แสดงหน่วยความจำแรมภายในตัว 8051

- หน่วยความจำแรมตั้งแต่ แอดเดรส 00 ถึง 1F จำนวน 32 ไบท์แรกถูกใช้งานในลักษณะของรีจิสเตอร์ทั่วไป โดยแยกออกเป็น 4 แบนด์ (แบนด์ 0 ถึง แบนด์ 3) แต่ละ แบนด์ประกอบด้วยรีจิสเตอร์ 8 รีจิสเตอร์ คือ รีจิสเตอร์ R0 ถึง รีจิสเตอร์ R7

ลักษณะการใช้งานจะทำได้สองแบบ คือ

1) มีการใช้งานแบบเป็นรีจิสเตอร์ เช่น

ถ้าเลือกแบนด์ 0 คำสั่ง MOV RO,#OBH หมายถึงให้เอาค่า OBH ไปเก็บไว้ในรีจิสเตอร์ R0 (ขณะนี้ คือ ตำแหน่ง แอดเดรส 00)

ถ้าเลือกแบนด์ 1 คำสั่ง MOV RO,#OBH หมายถึงให้เอาค่า OBH ไปเก็บไว้ในรีจิสเตอร์ R0 (ขณะนี้ คือ ตำแหน่ง แอดเดรส 08)

ถ้าเลือกแบนด์ 2 คำสั่ง MOV RO,#OBH หมายถึงให้เอาค่า OBH ไปเก็บไว้ในรีจิสเตอร์ R0 (ขณะนี้ คือ ตำแหน่ง แอดเดรส 10H)

การเลือกใช้รีจิสเตอร์แบนด์ใด จะทำได้โดยกำหนดบิตเซต (เป็น 1) หรือ เคลียร์ (เป็น 0) ในบิต RSO และ RS1 ในรีจิสเตอร์ PSW ข้อกำหนดจะเป็น ดังนี้

RS1	RS0	
0	0	เลือกรีจิสเตอร์แบนด์ 0
0	1	เลือกรีจิสเตอร์แบนด์ 1
1	0	เลือกรีจิสเตอร์แบนด์ 2
1	1	เลือกรีจิสเตอร์แบนด์ 3

2) การเรียกใช้ในลักษณะของหน่วยความจำแรมโดยตรง เช่น

MOV 00,#OBH ; นำค่า OBH ไปเก็บไว้ยังหน่วยความจำแรม

MOV 08,#OBH ; ที่ตำแหน่งแอดเดรส 00 , 08 และ 10H

MOV 10H,#OBH ;


จากที่กล่าวมาแล้วข้างต้น จะเห็นว่า รีจิสเตอร์แบนด์ใดที่ไม่ถูกเลือกใช้งานในลักษณะของรีจิสเตอร์แบนด์แล้ว ยังสามารถเลือกใช้งานได้เป็นหน่วยความจำแรมทั่วไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- หน่วยความจำแรมตั้งแต่แอดเดรส 20H ถึง 2FH จะเป็นหน่วยความจำที่สามารถอ้างอิงแต่ละบิต ออกมาเป็นตำแหน่งแอดเดรสได้ (Bit addressable) จากรูปจะเห็นว่าถ้า อ้างเป็นไบท์ จะอ้างตำแหน่งแอดเดรสได้ 16 แอดเดรส คือ 20H ถึง 2FH แต่ถ้าจะอ้างตำแหน่งในลักษณะของแต่ละบิตในแต่ละแอดเดรส เช่น บิต 0 ของแอดเดรสที่ 20H เพื่อนำมาใช้ งาน เฉพาะบิตที่อ้างถึงเท่านั้น การอ้างตำแหน่งแบบนี้ เรียกว่า บิตแอดเดรส ซึ่งมีค่าเรียงกัน ไปจาก บิตแอดเดรส 00 (บิต 0 ของแอดเดรส 20H) เรียงไปจนถึง 7FH (บิต 7 ของแอดเดรส 2FH) เช่น

บิตแอดเดรส 4FH หมายถึง บิต 7 ของไบท์แอดเดรส 29H

บิตแอดเดรส 70H หมายถึง บิต 0 ของไบท์แอดเดรส 2EH



- หน่วยความจำแรมตั้งแต่ แอดเดรส 80H ถึง 7FH จะเป็นหน่วยความจำที่ใช้งานทั่วไป และ มีการอ้างแอดเดรสแบบไบท์ได้อย่างเดียว

2.2 รีจิสเตอร์ใช้งานหน้าที่พิเศษ (Special Function Register , SFR)

หน่วยความจำแรมภายในตั้งแต่แอดเดรส 80H ถึง FF จะเป็นรีจิสเตอร์ที่ใช้งานเฉพาะหน้าที่ เช่น มาหน้าที่เป็นรีจิสเตอร์ B เป็นต้น รีจิสเตอร์เหล่านี้ เรียกว่า Special function register หรือ เรียกสั้นๆว่า SFR การกำหนดชื่อและตำแหน่งแอดเดรสจะเป็น ดังรูปที่ 2.5

8 Bytes

F8								FF
F0	B							F7
E8								EF
E0	ACC							E7
D8								DF
D0	PSW							D7
C8	(T2CON)	(RCAP2L)	(HCAF2H)	(TL2)	(TH2)			CF
C0								C7
B8	IP							B7
B0	P3							B7
A8	IE							A7
A0	P2							A7
98	SCON	SBUF						97
90	P1							97
88	TCON	TMOD	TL0	TL1	TH0	TH1		8F
80	P0	SP	DPL	DPH			PCON	87

รูปที่ 2.5 แสดงการแม็บบของ SFR

จากรูปที่ 2.5 จะเห็นว่าบางแอดเดรสก็จะว่างเอาไว้ ทางโรงงานผลิตจะส่งงานไว้ใช้งานในภายหลังที่ว่างเหล่านี้เมื่ออ่านข้อมูลออกมาจะได้ค่าที่ไม่แน่นอน (Random data) ถ้าลองเขียนข้อมูลเข้าไปผลที่ได้ก็จะไม่ถูกต้อง

รีจิสเตอร์บางตัวของ SFR ก็สามารถอ้างแอดเดรสแบบบิตแอดเดรสได้เช่นเดียวกัน แต่บางตัวก็อ้างไม่ได้ ดังรูปที่ 2.6

รายละเอียดของ SFR แต่ละรีจิสเตอร์เป็น ดังนี้

- แอคคิวมูเลเตอร์ (Accumulator , ACC)
- รีจิสเตอร์ B มักจะถูกใช้ในกรณีที่ทำกรคูณหาร เป็นส่วนมาก
- โปรแกรมสแตตัสเวิร์ด (Programm status word , PSW) ซึ่งจะทำให้หน้าที่สองประการ คือ ใช้เป็นแฟล็กเพื่อเก็บผลลัพธ์ของคำสั่งที่ได้กระทำเสร็จสิ้นไปแล้ว หรือ ใช้เป็น ข้อกำหนดในการทดสอบเงื่อนไขต่างๆ 8051 จะมีแฟล็กเกี่ยวข้อง

ทางคณิตศาสตร์อยู่สี่แฟล็ก คือ Carry flag (C) , Auxilary carry flag (AC) , Overflow flag (OV) , Parity flag (P) นอกจากนั้นจะเป็นที่ผู้ใช้กำหนดใช้งานได้ตลอดเวลา (General purpose flag) อีกสามแฟล็ก คือ FO flag , GF) flag , GF1 flag GFO และ GF1 จะอยู่ใน PCON รีจิสเตอร์ ข้อแตกต่างระหว่างแฟล็กที่ผู้ใช้กำหนดเอง และแฟล็กที่เกี่ยวข้องกับทางคณิตศาสตร์คือ แฟล็กที่ผู้ใช้กำหนดเองนั้นผู้ใช้สามารถเซตหรือเคลียร์ได้บางแฟล็ก แต่เมื่อมีการใช้ คำสั่งเกี่ยวกับคณิตศาสตร์แล้ว แฟล็กจะเป็นไปตามเงื่อนไขของคำสั่งนั้นๆ

RAM Byte (MSB)	(LSB)								Direct Byte Address (MSB)	Bit Addresses								(LSB)	Hardware Register Symbol
7FH									0FFH										
2FH	7F	7E	7D	7C	7B	7A	79	78	0FDH	F7	F6	F5	F4	F3	F2	F1	F0		B
2EH	77	76	75	74	73	72	71	70	0EDH	E7	E6	E5	E4	E3	E2	E1	E0		ACC
2DH	6F	6E	6D	6C	6B	6A	69	68	0DDH	D7	D6	D5	D4	D3	D2	D1	D0		PSW
2CH	67	66	65	64	63	62	61	60	0B8H	-	-	-	BC	BB	BA	B9	B8		IP
2BH	5F	5E	5D	5C	5B	5A	59	58	0B0H	B7	B6	B5	B4	B3	B2	B1	B0		P3
2AH	57	56	55	54	53	52	51	50	0A8H	AF	-	-	AC	AB	AA	A9	A8		IE
29H	4F	4E	4D	4C	4B	4A	49	48	0A0H	A7	A6	A5	A4	A3	A2	A1	A0		P2
28H	47	46	45	44	43	42	41	40	08H	9F	9E	9D	9C	9B	9A	99	98		SCON
27H	3F	3E	3D	3C	3B	3A	39	38	90H	97	96	95	94	93	92	91	90		P1
26H	37	36	35	34	33	32	31	30	88H	8F	8E	8D	8C	8B	8A	89	88		TCON
25H	2F	2E	2D	2C	2B	2A	29	28	80H	87	86	85	84	83	82	81	80		P0
24H	27	26	25	24	23	22	21	20											
23H	1F	1E	1D	1C	1B	1A	19	18											
22H	17	16	15	14	13	12	11	10											
21H	0F	0E	0D	0C	0B	0A	09	08											
20H	07	06	05	04	03	02	01	00											
1FH	Bank 3																		
18H	Bank 2																		
17H	Bank 1																		
10H	Bank 0																		
0FH																			
08H																			
07H																			
00																			

a.) RAM Bit Addresses

b.) Special Function Register Bit Address 27065t-3

รูปที่ 2.6 แสดงบิตแอดเดรสแม็บทั้งของ RAM และ SFR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 -17-
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายละเอียดของโปรแกรมสเตตัสเวิร์ด จะเป็นดังนี้

7 6 5 4 3 2 1 0 bit

CY	AC	FO	RS1	RS0	OV	-	P
----	----	----	-----	-----	----	---	---


บิต	สัญลักษณ์	รายละเอียด
7	CY	แครี่แฟล็ก มักใช้ในคำสั่งทางคณิตศาสตร์ , JUMP , ROTATE และ BOOLEAN
6	AC	ออกซิเลอริแฟล็กถูกใช้ในคำสั่งทางคณิตศาสตร์เกี่ยวกับ BCD
5	FO	แฟล็กที่ผู้ใช้กำหนดได้ตามต้องการ
4	RS1	ใช้เลือกรีจิสเตอร์แบริงค์ บิต 1
3	RS0	ใช้เลือกรีจิสเตอร์แบริงค์ บิต 0
		RS1 RS0
		0 0 เลือกรีจิสเตอร์แบริงค์ 0
		0 1 เลือกรีจิสเตอร์แบริงค์ 1
		1 0 เลือกรีจิสเตอร์แบริงค์ 2
		1 1 เลือกรีจิสเตอร์แบริงค์ 3
2	OV	โอเวอร์โฟลว์แฟล็ก ใช้ในคำสั่งทางคณิตศาสตร์
1	-	สงวนไว้
0	P	พาริตีแฟล็ก จะเป็น 1 หมายถึง พาริตีคี่ เมื่อรีจิสเตอร์ A มีบิตที่เป็น 1 เป็นเลขคี่

- แลตักพอยเตอร์ (Stack pointer)

แลตัก หมายถึง พื้นที่ในหน่วยความจำแรมภายใน ที่ใช้เก็บข้อมูลที่แน่นอนได้ไวและขณะเดียวกันก็เรียกข้อมูลกลับคืนได้ไวด้วยแลตักพอยเตอร์ของ 8051 จะมึขนาด 8 บิต ใช้เก็บตำแหน่งแอดเดรสของหน่วยความจำแรมเอาไว ที่ตำแหน่งนี้

เรียกตำแหน่งบนสุดของแสต็ก (Top of stack)

เมื่อข้อมูลถูกใส่ลงไปในแสต็ก ตัวแสต็กพอยเตอร์จะเพิ่มค่าของตัวเองขึ้น 1 ไบต์ แล้วจึงเก็บข้อมูลลงไป การใส่ข้อมูลลงในแสต็ก เรียกว่า Push ข้อมูลลงไปในแสต็ก ใน ทางกลับกัน เมื่อต้องการดึงข้อมูลออกจากแสต็ก ซึ่งเรียกว่า การ POP ข้อมูลจากแสต็ก หลังจาก ที่ดึงข้อมูลออกไปแล้ว แสต็กจะลดค่าตัวมันเองลง 1 ไบต์ ดังรูปที่ 2.7



รูปที่ 2.7 การทำงานของแสต็ก และ แสต็กพอยเตอร์

- Data pointer (DPTR) จะเป็นรีจิสเตอร์สองตัวประกออบกัน ได้แก่
ดาต้าพอยเตอร์ไบท์สูง (DPH) และ ดาต้าพอยเตอร์ไบท์ต่ำ
(DPL) วัตถุประสงค์หลักของการใช้งาน คือ เอาไว้ใช้เก็บค่าแอดเดรสขนาด 16 บิต
เนื่องจากดาต้าพอยเตอร์ประกออบด้วยรีจิสเตอร์ขนาด 8 บิตสองรีจิสเตอร์ ฉะนั้นการ
ใช้งานจะเป็นรีจิสเตอร์ ขนาด 16 บิตเลย หรือ แยกกันใช้เป็นรีจิสเตอร์ขนาด 8 บิต
สองตัวที่ไม่ขึ้นแก่กันก็ได้

ในสภาวะเริ่มให้แอสต์กพอยเตอร์ มีค่าเป็น 07 ซึ่งหมายถึงตำแหน่งแอดเดรส
ของแรมภายในที่แอดเดรส 07 เมื่อใช้คำสั่ง เช่น PUSH OAAH ซึ่งหมายถึง ให้เก็บข้อมูล
OAAH ลงไปในแอสต์ก แอสต์กพอยเตอร์จะเพิ่มค่าไปเป็น 08 ก่อนที่จะเอาข้อมูลไปเก็บ
ฉะนั้น ในขณะที่ ตัวแอสต์กจะมีตำแหน่งแอดเดรสเป็น 08 ข้อมูล OAAH จะถูกเก็บไว้ที่แรม
ตำแหน่งนี้ ต่อไปถ้าพบคำสั่ง PUSH อีก เช่น PUSH OBBH แอสต์กพอยเตอร์จะเพิ่มค่าเป็น
09 ก่อนแล้วจึงเอาข้อมูล OBBH ไปเก็บไว้ยังบริเวณของแอสต์กของแรมที่ตำแหน่งแอดเดรส
09 ต่อมาเมื่อ POP แอสต์กจะเอาข้อมูลที่ใส่เข้าไปครั้งหลังสุดออกมา ก่อน แล้วแอสต์กพอย
เตอร์จะลดค่าลงมาเป็น 08

2.3 อินพุท/เอาต์พุทพอร์ท


อินพุท/เอาต์พุทพอร์ทของ 8051 จะมีการจัดวางเรียงกัน ดังรูปที่ 2.8

Port 1 Bit 0	1	P1.0	Vcc	40	+5V
Port 1 Bit 1	2	P1.1	(AD0)P0.0	39	Port 0 Bit 0 (Address/Data 0)
Port 1 Bit 2	3	P1.2	(AD1)P0.1	38	Port 0 Bit 1 (Address/Data 1)
Port 1 Bit 3	4	P1.3	(AD2)P0.2	37	Port 0 Bit 2 (Address/Data 2)
Port 1 Bit 4	5	P1.4	(AD3)P0.3	36	Port 0 Bit 3 (Address/Data 3)
Port 1 Bit 5	6	P1.5	(AD4)P0.4	35	Port 0 Bit 4 (Address/Data 4)
Port 1 Bit 6	7	P1.6	(AD5)P0.5	34	Port 0 Bit 5 (Address/Data 5)
Port 1 Bit 7	8	P1.7	(AD6)P0.6	33	Port 0 Bit 6 (Address/Data 6)
Reset Input	9	RST	(AD7)P0.7	32	Port 0 Bit 7 (Address/Data 7)
Port 3 Bit 0 (Receive Data)	10	P3.0(RXD)	(Vpp)/EA	31	External Enable (EPROM Programming Voltage)
Port 3 Bit 1 (XMIT Data)	11	P3.1(TXD)	(PROG)ALE	30	Address Latch Enable (EPROM Program Pulse)
Port 3 Bit 2 (Interrupt 0)	12	P3.2($\overline{\text{INT0}}$)	$\overline{\text{PSEN}}$	29	Program Store Enable
Port 3 Bit 3 (Interrupt 1)	13	P3.3($\overline{\text{INT1}}$)	(A15)P2.7	28	Port 2 Bit 7 (Address 15)
Port 3 Bit 4 (Timer 0 Input)	14	P3.4(TO)	(A14)P2.6	27	Port 2 Bit 6 (Address 14)
Port 3 Bit 5 (Timer 1 Input)	15	P3.5(T1)	(A13)P2.5	26	Port 2 Bit 5 (Address 13)
Port 3 Bit 6 (Write Strobe)	16	P3.6($\overline{\text{WR}}$)	(A12)P2.4	25	Port 2 Bit 4 (Address 12)
Port 3 Bit 7 (Read Strobe)	17	P3.7($\overline{\text{RD}}$)	(A11)P2.3	24	Port 2 Bit 3 (Address 11)
Crystal Input 2	18	XTAL2	(A10)P2.2	23	Port 2 Bit 2 (Address 10)
Crystal Input 1	19	XTAL1	(A9)P2.1	22	Port 2 Bit 1 (Address 9)
Ground	20	Vss	(A8)P2.0	21	Port 2 Bit 0 (Address 8)

รูปที่ 2.8 แสดงพอร์ทของ 8051 เรียงตามขาต่างๆ

เพื่อให้ใช้งานได้สะดวกขึ้น 8051 จึงออกแบบให้แต่ละขาที่ใช้งานเป็นอินพุท/เอาต์พุท ยังสามารถขยายหน่วยความจำเพื่อเพิ่มประสิทธิภาพให้ระบบ หรือ ใช้เป็นพอร์ทอนุกรมก็ได้ แต่ละขาของ 8051 จะมีวงจรถ่ายใน ดังรูปที่ 2.9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.9 แสดงวงจรรายในแต่ละขาของ 8051

แต่ละขาพอร์ตจะมีดาต้า ฟลิปฟลอปทำหน้าที่แลทซ์ ข้อมูลก่อนจะส่งออกมา ภายนอกขาของไอซีแต่ละขา การควบคุมกแต่ละพอร์ต จะควบคุมผ่านรีจิสเตอร์ PO, P1, P2 และ P3 ซึ่ง เป็นรีจิสเตอร์ใน SFR แต่ละพอร์ตประกอบด้วยอินพุท/เอาต์พุท 8 เส้น (หรือมีดาต้าฟลิปฟลอป 8 ตัว ต่อหนึ่งพอร์ต)

พอร์ต 0 สามารถถูกกำหนดให้เป็นอินพุท เอาต์พุท แยกอิสระกันทั้งแปดเส้นก็ได้ แต่ถ้านำมาใช้ร่วมกันทั้งแปดเส้น ก็สามารถใช้เป็นบัลแอตเตรส และบัลข้อมูลด้านต่ำ แบบสองทิศทาง (bi-directional low-order address and data bus) เมื่อเทียบกับหน่วยความจำ ภายนอก เช่น เมื่อแต่ละขาของ 8051 ถูกใช้เป็นอินพุท จะต้องส่งลอจิก 1 ไปยังอินพุทของ ดาต้าฟลิปฟลอป โดยเขียนไปยังรีจิสเตอร์ PO ใน SFR ผลที่ได้ขา Q จะให้ลอจิก 0 ออกมาทำให้ทรานซิสเตอร์หยุดทำงาน ผลที่ได้คือ ที่ขาของ 8051 แต่ละขาของพอร์ต 0 จะเข้าสู่สภาวะ high impedance สัญญาณที่เข้ามาที่ขา แต่ละขาของพอร์ต 0 จะถูกส่งไปยังอินพุทบัฟเฟอร์ โดยตรง โดยไม่มีการรบกวนกับส่วนอื่น เมื่อใช้งานในลักษณะของเอาต์พุทให้ส่งลอจิก 0 ไปยัง ฟลิปฟลอปโดยผ่านทางรีจิสเตอร์ PO ใน SFR ซึ่งจะทำให้เฟทตัวล่างทำงาน จะเห็นว่าสัญญาณที่พอร์ตจะเป็น 0 ทันที ในทางกลับกันถ้าส่งลอจิก 1 ไปบ้าง เฟทจะหยุดทำงานทำให้เกิด สภาวะการ float หรือ high impedance ในกรณีจะต้องใช้ความต้านทานต่อจากพอร์ตไปยังไฟเลี้ยงของระบบเพื่อดึงสัญญาณให้เป็นลอจิก 1 ซึ่งเราเรียกว่า Pullup resistor มิฉะนั้น ลอจิก 1 ที่ได้จะมีระดับคักดากที่ต่ำเกินไปจนกลายเป็นลอจิก 0 ได้


เมื่อพอร์ต 0 ถูกใช้เป็นบัลแอตเตรสเมื่อเทียบกับหน่วยความจำภายนอก สัญญาณจะถูกส่งมายังส่วนควบคุมลอจิก(Control logic) เมื่อสัญญาณแอตเตรสเป็นลอจิก 1 ส่วนควบคุมลอจิก จะทำให้เฟทตัวบนทำงาน และเฟทตัวล่างหยุดทำงาน ส่งผลให้สัญญาณที่ขาพอร์ต 0 เป็นลอจิก 1 ในทางกลับกัน ถ้าสัญญาณแอตเตรสเป็น 0 ส่วนควบคุมลอจิกจะทำให้เฟทตัวบน หยุดทำงาน ส่วนเฟทตัวล่างจะทำงาน ทำให้ลอจิกที่ขาของพอร์ต 0 เป็นลอจิก 0 เมื่อสัญญาณ แอตเตรสถูกส่งออกมาที่พอร์ต 0 แล้วจะคงค้างสภาวะนี้ไว้ชั่วคราว จากนั้นพอร์ต 0 จะเปลี่ยนตัว เองเป็นบัลข้อมูลทันที ถ้าเป็นการอ่านข้อมูลเข้าจากหน่วยความจำภายนอกมันจะถูกบังคับให้เป็น อินพุท โดยใส่ลอจิก 1 เข้าไปโดยอัตโนมัติ

พอร์ต 1 จะทำงานได้เพียงเป็นอินพุท/เอาต์พุทพอร์ตเท่านั้น จะเห็นว่าในรูป

ขา Q ของดาด้าแลทซ์จะต่ออยู่กับขาเกตของเฟทโดยตรง โดยมีเฟทอีกตัวหนึ่งทำหน้าที่เป็น Active pullup load เมื่อพอร์ท 1 ถูกใช้เป็นอินพุท ลอจิก 1 จะถูกส่งไปยังแลทซ์ทำให้เฟทหยุดทำงาน ทำให้ขาของพอร์ท 1 เป็นลอจิก 1 โดยผลจากการพูลอัพของแอกทีฟโวลต์อยู่ตลอดเวลา เมื่อต่ออยู่กับวงจรภายนอก ถ้าลอจิกของวงจรภายนอกเป็น 1 ก็จะทำให้ลอจิกที่ขาของพอร์ท 1 ยังคงเป็นลอจิก 1 อยู่เหมือนเดิม แต่ถ้าวงจรภายนอกเป็นลอจิก 0 มันจะดึงให้ระดับสัญญาณพอร์ท เป็นลอจิก 0 ด้วยตัวเองเมื่ออ่านข้อมูลผ่านทางบัฟเฟอร์เข้าไป ก็จะได้ลอจิกที่เป็นไปตามลอจิกภายนอกที่ต่ออยู่กับพอร์ท 1 เมื่อใช้พอร์ท 1 เป็นเอาต์พุท และส่งลอจิก 1 ตามต้องการ แต่ถ้าส่งลอจิก 0 ออกไปยังพอร์ท 1 ก็จะทำให้ FET ทำงาน ทำให้ได้ลอจิก 0 ตามต้องการเช่นกัน


พอร์ท 2 ทำงานได้สองหน้าที่คือ หน้าที่แรกเป็นอินพุท/เอาต์พุท เช่นเดียวกับพอร์ท 1 อีกหน้าที่หนึ่งจะทำหน้าที่ เป็นบัสแอดเดรสด้านสูง ที่ใช้งานร่วมกับพอร์ท 0 สำหรับต่อกับหน่วยความจำภายนอก ให้พิจารณาแผนผังของเวลาในการอ่านโปรแกรมจากหน่วยความจำภายนอก

EXTERNAL PROGRAM MEMORY READ CYCLE



270048-6

จากรูปยังไม่ต้องสนใจกับสัญญาณ PSEN ก่อน ให้พิจารณาเฉพาะ ALE, PORT 0 และ PORT 2 เมื่อสัญญาณแอดเดรส A0 ถึง A7 ถูกส่งออกมาทางพอร์ท 0 และ A8 ถึง A15 ถูกส่งออกมาทางพอร์ท 2 เมื่อสัญญาณแอดเดรส A0 ถึง A15 มีระดับสัญญาณคงที่ หรือ สเตเบิล (Stable) แล้ว สัญญาณ ALE จะเปลี่ยนจากลอจิก 1 เป็นลอจิก 0 หลังจากนั้นชั่วครู่ สัญญาณของพอร์ท 0 จะเปลี่ยนจากสัญญาณแอดเดรส เป็นสัญญาณข้อมูล ฉะนั้น ถ้าต้องการแยกเอาสัญญาณแอดเดรสออกมาจาก สัญญาณที่มีลติเพลกซ์ออกมาจากพอร์ท 0 ซึ่งเป็นทั้งแอดเดรส และ ข้อมูล จะต้องใช้ขอบขาลงของ ALE มาใช้งานร่วมกับ 74373 ซึ่งเป็น Octal D Latch ดังรูป




ในสถานะที่ ALE เป็นลอจิก 1 จะเป็นช่วงที่ สัญญาณแอดเดรสออกมาจากพอร์ท 0 สัญญาณนี้จะถูกส่งผ่านไปยังเอาต์พุทของฟลิปฟลอป แต่ในขณะที่สัญญาณข้อมูลออกมาจากพอร์ท 0 ALE จะมีลอจิกเป็น 0 อยู่ก่อนแล้ว ทำให้ข้อมูลที่ขา D ของฟลิปฟลอปไม่สามารถผ่านไป ยังขา Q ได้ นั่นหมายความว่าลอจิกที่ขา Q ของฟลิปฟลอปจะเป็นลอจิกของแอดเดรส เท่านั้น

พอร์ท 3 จะทำงานได้สองหน้าที่เช่นกัน หน้าที่แรกจะใช้เป็น อินพุท/เอาต์พุท เช่นเดียวกับพอร์ท 1 อีกหน้าที่หนึ่งทำงานดังนี้

ขา	ใช้งานเป็น	SFR
P3.0-RXD	รับข้อมูลแบบอนุกรม (Serial data input)	SBUF
P3.0-TXD	ส่งข้อมูลแบบอนุกรม (Serial data output)	SBUF
P3.2-INT0	รับอินเทอร์รัพภายนอกหมายเลข 0	TCON1
P3.3-INT1	รับอินเทอร์รัพภายนอกหมายเลข 1	TCON3
P3.4-T0	รับสัญญาณจากภายนอกของไทมเมอร์หมายเลข 0	TMOD
P3.5-T1	รับสัญญาณจากภายนอกของไทมเมอร์หมายเลข 1	TMOD
P3.6-WR	สัญญาณเขียนหน่วยความจำภายนอก (Writer)	-
P3.7-RD	สัญญาณอ่านหน่วยความจำภายนอก (Read)	-

2.4 การเชื่อมต่อกับหน่วยความจำภายนอก

การใช้งาน 8051 บางครั้งความจำภายในตัวอาจน้อยเกินไป หรือไม่ต้องการใช้ หน่วยความจำรอมภายใน (หรือ EPROM ภายใน) ที่มีขนาดแค่ 4 กิโลไบต์ สามารถต่อ หน่วยความจำภายนอกขึ้นมาใช้งานได้ทั้ง 64 กิโลไบต์ โดยต่อขา 31 ของมันลงกราวด์ ดังรูปที่ 2.10




รูปที่ 2.10 (a) แสดงการต่อหน่วยความจำภายนอก

จากรูปเป็นการต่อ 8031 (8031 ก็คือ 8051 ที่ไม่มีหน่วยความจำรวมภายใน ดังนั้นจึงต้องต่อหน่วยความจำภายนอกขึ้นมาใช้งาน) ใช้กับหน่วยความจำภายนอก โดยแบ่งเป็น EPROM ขนาด 16 กิโลไบต์ และ RAM ขนาด 8 กิโลไบต์ ขา 31 ของ 8031 ซึ่งเป็นขา EA (External access) จะถูกต่อลงกราวด์ เมื่อเป็นเช่นนี้พอร์ต 0 จะทำหน้าที่เป็นพอร์ตที่ให้สัญญาณแอดเดรสกับข้อมูล (AD0 - AD7) ด้านต่ำมีลิตเติลเพลกซ์กันออกมา, จากที่ได้กล่าวผ่านมาแล้ว การแยกเอาเฉพาะสัญญาณแอดเดรสออกมาให้หน่วยความจำ จะต้องใช้ 74LS373 คือสัญญาณ ALE (Address latch enable) ผลที่ได้จาก 74LS373 จะเป็นแอดเดรสอย่างเดียว และต่อตรงเข้าไปยังหน่วยความจำได้ทันที ส่วนข้อมูลที่ได้จาก

หน่วยความจำจะถูกต่อโดยตรงเข้ากับพอร์ท 0 สำหรับพอร์ท 2 จะเป็นสัญญาณแอดเดรส ด้านสูง (A8 - A15) และเป็นสัญญาณที่ไม่ได้มีการมัลติเพล็กซ์กับสัญญาณอื่นจึงต่อตรงได้เลย

External Memory Timing



รูปที่ 2.10 (b) แบบผังของเวลา


จากแผนผังของเวลา จะเห็นว่าในช่วงแรกสัญญาณที่ออกมาจากพอร์ท 0 และพอร์ท 2 จะเป็นสัญญาณแอดเดรส สัญญาณแอดเดรสของพอร์ท 0 จะถูกแลตช์ด้วย 74LS373 ในช่วงขอบลงของพัลส์ของ ALE จากนั้นพอร์ท 0 จะเปลี่ยนมาเป็นบัลข้อมูล (D0 - D7) ในขณะนี้เป็นคำสั่งอ่านข้อมูลจากหน่วยความจำ EPROM สัญญาณ PSEN (Program store enable) จะเป็นตัวกำหนดว่าที่ขอบขของมัน 8031 จะเอาข้อมูลที่ได้มาจาก EPROM ไปในตัว ในกรณีที่เป็นการอ่านหรือเขียนลงใน RAM จะให้สัญญาณ RD หรือ WR อันใดอันหนึ่งแล้วแต่กรณี ถ้าเป็นการอ่านสัญญาณ RD ก็จะเป็นพัลส์ต่ำ ถ้าเป็นการเขียนสัญญาณ WR จะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นพัลส์สูง สัญญาณ RD และ WR จะเป็นพัลส์ต่ำพร้อมกันไม่ได้ (สัญญาณในรูปเป็นการเปรียบเทียบให้ดูในแง่ของเวลาเท่านั้น ไม่ใช่พัลส์ออกมาต่ำทั้ง WR และ RD ให้นักศึกษาทำความเข้าใจให้ดี)

2.5 เคอร์เตอร์และไทม์เมอร์


การใช้งาน 8051 บางกรณีนักศึกษาต้องการนับสิ่งที่เกิดขึ้นภายนอก เช่น ความถี่ของพัลส์ที่ป้อนเข้ามายัง 8051 หรือให้สัญญาณพัลส์ที่มีขนาดแน่นอนออกไปภายนอก ในลักษณะนี้นักศึกษาต้องใช้ส่วนของเคอร์เตอร์ และ ไทม์เมอร์ ข้อแตกต่างของไทม์เมอร์ และเคอร์เตอร์จะเป็นดังนี้



เคอร์เตอร์จะทำหน้าที่นับจำนวนพัลส์ที่ป้อนเข้ามาจากภายนอก ส่วนไทม์เมอร์นั้น จะทำหน้าที่นับพัลส์ภายใน จนครบค่าที่กำหนดเป็น 200 พัลส์ เป็นต้น เมื่อครบแล้วก็จะเปลี่ยนสถานะทางลอจิกที่ต่อออกไปภายนอกเป็นตรงกันข้าม เช่น จากลอจิก 0 เป็น 1 เป็นต้น


8051 จะมีไทม์เมอร์/เคอร์เตอร์ ขนาด 16 บิตสองตัวคือ T0 และ T1 เคอร์เตอร์ จะถูกแบ่งเป็น รีจิสเตอร์ 8 บิต 2 ตัว คือ รีจิสเตอร์ T0 ซึ่งมีขนาด 16 บิต จะประกอบด้วยรีจิสเตอร์ขนาด 8 บิต สองตัวคือ TH0 และ TL0 และรีจิสเตอร์ T1 ซึ่งมีขนาด 16

บิตเช่นกันก็จะประกอบด้วยรีจิสเตอร์ขนาด 8 บิต สองตัวคือ TH1 และ TL1 ดังรูป




การควบคุมการทำงานจะสั่งผ่านรีจิสเตอร์ TCON (Timer control special function register) และ TMOD (Timer mode control special function register) โดยมีรายละเอียดดังนี้

TCON




TF1 หมายถึง โอเวอร์โฟลว์แฟลกของไทมเมอร์ 1 จะมีค่าเป็น 1 เมื่อเกิดโอเวอร์โฟลว์ขึ้น (หมายถึงนับจนครบค่าสูงสุดคือทุกบิต ในไทมเมอร์ 1 เป็น 1 ทั้งหมด แล้ววนรอบกลับมาเป็น 0-ทั้งหมดใหม่อีกครั้งหนึ่ง) TF1 จะถูกเคลียร์เป็น 0 เมื่อโปรเซสเซอร์กลับจากการทำงานในอินเทอร์รัพท์เซอร์วิสรูทีน (Interrupt service routine) ที่เริ่มต้นด้วยตำแหน่งแอดเดรส 001BH เพื่อให้เข้าใจให้ดูจากรูป



0

0 0 0 0 H

2



1. ในกรณีที่ไทมเมอร์ 1 ยังไม่เกิดโอเวอร์โฟลว์ สมมติให้โปรแกรม RUN ที่ตำแหน่ง 1
2. เมื่อเกิดโอเวอร์โฟลว์ขึ้นในไทมเมอร์ 1 2 โปรแกรมจะกระโดดไปทำงานยัง เซอร์วิสรูทีนที่เริ่มต้นที่ตำแหน่งแอดเดรส 001BH จนเสร็จจึ้น
3. แล้วทำการเคลียร์ TFI เป็น 0 และกลับมาทำงานต่อในตำแหน่งถัดมาของโปรแกรมก่อนที่จะกระโดดไปยัง เซอร์วิสรูทีน

- TR1 หมายถึง บิตที่ใช้บังคับให้ไทมเมอร์ 1 ทำงานหรือหยุดทำงาน ถ้า TR1 เป็นลอจิก 1 ไทมเมอร์จะทำงาน ถ้าเป็นลอจิก 0 ไทมเมอร์ 1 จะหยุดทำงาน (หยุดทำงานหมายถึง หยุดนับพัลส์แต่ไม่ใช้รีเซ็ตค่าในไทมเมอร์ 1 ให้เป็น 0000 ใหม่)
- TFO หมายถึง โอเวอร์โฟลว์แฟลกของไทมเมอร์ 0 (การทำงานต่าง ๆ เป็นเช่นเดียวกับ TFI) โดยมีแอดเดรสเริ่มต้นของเซอร์วิสรูทีนเป็น 000BH
- TRO หมายถึง บิตที่ใช้บังคับให้ไทมเมอร์ 0 ทำงาน หรือหยุดทำงาน เช่นเดียวกับ TR1
- IE1 หมายถึง การยอมให้อินเทอร์รัพจากภายนอก โดยผ่านทางพอร์ท 3 ขา 3.3 (INT1) บิตนี้จะถูกเซ็ตเป็น 1 เมื่อสัญญาณจากภายนอกเข้ามากระตุ้นที่ขา 3.3 โดยจะทำการอินเทอร์รัพ เมื่อสัญญาณเปลี่ยนสถานะจากลอจิก 1 มาเป็นลอจิก 0 (ขอบลบของพัลส์) ตำแหน่งของเซอร์วิสรูทีนอยู่ที่แอดเดรส 0013H เมื่อทำคำสั่ง RETI (Return from interupt) IE1 จะถูกเคลียร์โดยอัตโนมัติ จะเห็นได้ว่า บิตนี้ไม่มีส่วนเกี่ยวข้องกับ ไทมเมอร์/เคาท์เตอร์

IT1 หมายถึง การควบคุมสัญญาณที่เข้ามากระตุ้นที่ขา 3.3 ของพอร์ท 3 ว่าให้เป็น การกระตุ้นแบบใด จึงจะเกิดการอินเทอร์รัพชั่น ถ้า $IT1 = 0$ จะเป็นการกระตุ้นโดยลอจิก 0 (สัญญาณเป็น 0) ข้อแตกต่างที่น่าจดจำก็คือ

ถ้า $IT1 = 1$

เกิดอินเทอร์รัพชั่นที่ขอบลง

ถ้า $IT1 = 1$

เกิดอินเทอร์รัพชั่นที่ขอบลง




ถ้าเกิดอินเทอร์รัพชั่นแล้ว ไปเซอร์วิสรูทีนจนเสร็จสิ้น สมมติว่ากลับมาที่เวลา B ซึ่งสัญญาณยังเป็นลอจิก 0 อยู่ในลักษณะนี้ จะไม่เกิดอะไรขึ้น แต่ถ้า

ถ้า $IT1 = 1$

เกิดอินเทอร์รัพชั่นที่ลอจิก 0

ถ้า $IT1 = 0$

เกิดอินเทอร์รัพชั่นที่ลอจิก 0



เมื่อกลับมาจากเซอร์วิสรูทีนที่ตำแหน่ง B ไมโครโปรเซสเซอร์จะพบเป็นลอจิก 0 อีก ผลที่ได้ก็คือ จะเกิดอินเทอร์รัพชั่นอีกครั้งหนึ่ง ในประเด็นนี้จะทำให้เกิดการอินเทอร์รัพชั่นซ้ำซ้อนขึ้น โดยที่เราไม่ต้องการ วิธีการแก้ไขก็คือก่อนที่จะ RUN คำสั่ง RETI ให้ตรวจสอบก่อนว่า สัญญาณกลับมาเป็นลอจิก 1 หรือยัง ถ้าเป็นลอจิก 1 แล้ว C จึงค่อย RUN คำสั่ง RETI


IE0 หมายถึง การยอมให้อินเทอร์รัพชั่นจากภายนอก โดยผ่านทางพอร์ท 3 ขา 3.2 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(INT0) การอินเทอร์รัพที่ขาที่ สัญญาณจะต้องเป็นการกระตุ้นแบบขอบ
 ลงหรือโปรแกรมได้เช่นเดียวกับ IE1 ตำแหน่งเริ่มต้นของเซอร์วิสรู
 ทิน อยู่ที่แอดเดรส 0003H

IT0 หมายถึง การควบคุมสัญญาณที่เข้ามาอินเทอร์รัพ IE0 เช่นเดียวกับ IT1

TMOD

7 6 5 4 3 2 1 0 bit



บิต

7/3 gate หมายถึง การอินาเบิลลอว์เกต เพื่อจะควบคุมให้ไทเมอร์ 1 หรือ 0 ทำ
 งานหรือหยุดทำงาน ถ้าเป็นลอจิก 1 ไทเมอร์จะทำงาน ถ้า
 TR1/0 ใน TCON รีจิสเตอร์ถูกเซ็ทเป็น 1 และ สัญญาณที่ต่อ
 อยู่กับขา INT 1/0 เป็นลอจิก 1


6/2 C/T หมายถึง ถ้าเป็นลอจิก 1 เป็นการเลือกให้ไทเมอร์ 1/0 ทำงานใน
 ลักษณะของเคาร์เตอร์ทำการนับพัลส์จากภายนอกที่ป้อนเข้ามา
 โดยผ่านทาง ขา 3.5 (T1) หรือ 3.4 (T0) ถ้าเป็นลอจิก
 0 เป็นการเลือกให้ไทเมอร์ 1/0ทำงานในลักษณะของไทเมอร์
 โดยการนับพัลส์ที่ได้จากภายในตัว 8051 เอง

5/1 M1 หมายถึง บิตที่ให้ความคมให้ไทเมอร์/เคาร์เตอร์ทำงานในโหมดใดบิตที่ 1
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4/0 MO หมายถึง บิตที่ใช้ควบคุมให้ไทเมอร์/เคาน์เตอร์ ทำงานในโหมดใด บิตที่ 0 โดยมีรายละเอียดดังนี้

MI	MO	โหมด
0	0	0
0	1	1
1	0	2
1	1	3

การควบคุมให้ไทเมอร์/เคาน์เตอร์ ทำงานในลักษณะของไทเมอร์ หรือ เคาน์เตอร์ จะโครงสร้างภายในเป็นดังรูป 2.11




รูปที่ 2.11 แผนผังการควบคุมไทเมอร์/เคาน์เตอร์

จากรูปเมื่อเลือกให้ C/T เป็น 0 ไทเมอร์/เคอร์เตอร์ จะทำงานในโหมดของไทเมอร์ โดยการรับสัญญาณจากภายใน ที่ได้จากรีสตอลด้วย 12 เมื่อเลือกให้ C/T เป็น 1 ไทเมอร์/เคอร์เตอร์ จะทำงานในโหมดของเคอร์เตอร์ สวิตช์จะต่อเข้ากับสัญญาณพัลส์จากภายนอก ที่ป้อนเข้ามาทาง TR1/O อินพุท จะมีสวิตช์อีกตัวหนึ่ง ทำหน้าที่ต่อสัญญาณที่เลือกแล้วไปยังส่วนของ Timer stage จะเห็นว่า สัญญาณที่ควบคุมแอนแกท ซึ่งต้องเห็นเป็น 1 ก็คือ TR1/O ใน TCON รีจิสเตอร์ถ้าเป็น 0 แอนแกทจะไม่ยอมให้สัญญาณจาก ออร์เกท ผ่านไปได้เลย การที่แอนแกทจะเป็นลอจิก 1 เพื่อบังคับให้สวิตช์ปิดเอาท์พุทของออร์เกทจะต้องเป็น 1 ด้วย

โหมดการทำงานของไทเมอร์ จะเป็นดังรูปที่ 2.12




FIGURE 2.12 Timer 1 and Timer 0 Operation Modes



รูปที่ 2.12 การทำงานในโหมดต่างๆ ของไทเมอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปในโหมด 0 จะใช้ TLX (X หมายถึงไทมเมอร์ 0 หรือ 1) แค่ 5 บิต ส่วน THX จะใช้ครบทั้ง 8 บิต ในโหมด 1 จะใช้ครบทั้ง 8 บิตทั้งสองรีจิสเตอร์ ในโหมด 2 จะใช้ TLX เป็นตัวนับส่วน THX เป็นตัวตั้งค่า เมื่อ TLX นับจนครบเป็น 00 มันจะโหลดค่าเริ่มต้นที่เก็บไว้ใน THX เข้าตัวมันแล้วเริ่มนับถอยหลังจากค่านี้ไป การกระทำในลักษณะนี้เรียก Auto-Reload ส่วนโหมด 3 จะเป็นการใช้ไทมเมอร์ 0 และ 1 ในโหมดที่แตกต่างกัน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 -37-
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

Network Configuration

ปัญหาแรกของ network system design ก็คือจะเชื่อมต่อคอมพิวเตอร์เข้าด้วยกันด้วยวิธีใด มี configuration พื้นฐานอยู่สองแบบ คือ star และ loop แสดงในรูปที่ 3.1

แบบ star สาย 1 สายจากคอมพิวเตอร์ศูนย์กลางไปยังคอมพิวเตอร์เครื่องอื่นแต่ละเครื่อง (จาก 'host' ไปยัง 'node') รูปแบบนี้ปกติจะมีการทำงานแบบ time-sharing โดย mainfram (ศูนย์กลาง) จะเชื่อมต่อกับ terminals หรือ PCs โดยใช้สายแยกกันสำหรับแต่ละ node ซึ่งแต่ละ node จะสนใจเฉพาะข้อมูลบนสายของมันเท่านั้น


แบบ loop จะใช้สายสื่อสารข้อมูลเพียงเส้นเดียวสำหรับเชื่อมต่อคอมพิวเตอร์ทั้งหมดเข้าด้วยกัน บนโครงข่ายแบบ loop อาจจะมี host สำหรับควบคุมการทำงานเพียงตัวเดียวก็ได้ หรือ คอมพิวเตอร์แต่ละตัวอาจเป็น host ในบางเวลาก็ได้ ตามปกติโครงข่ายแบบ loop จะใช้สำหรับการเก็บรวบรวมข้อมูลโดย host จะสอบถามไปยังแต่ละ node เป็นระยะ ๆ เพื่อรวบรวมข้อมูลล่าสุดเกี่ยวกับกระบวนการทำงาน ซึ่งแต่ละ node ก็สามารถรับรู้ถึงข้อมูลนั้น ๆ ได้ เพราะใช้สายส่งข้อมูลร่วมกัน

การเลือกรูปแบบโครงข่ายนั้นขึ้นอยู่กับ factors ภายนอก ซึ่งอยู่นอกเหนือการควบคุมของ system designer ซึ่งมีข้อมูลบางอย่างที่ควรพิจารณา ดังนี้


objective	network	comment
Reliability	Star	Single node loss per line loss
Fault isolation	Star	Fault traceable to node and line
Speed	Star	Each node has complete line use
Cost	Loop	Single line all node

แบบ star เหมาะสำหรับระบบที่มีจำนวน node น้อยๆ หรือ ระยะทางจาก host ไปยัง node ลั้นๆ เพราะยิ่งจำนวน node มีมากขึ้น ค่าใช้จ่ายเกี่ยวกับสายส่งข้อมูลก็จะยิ่งมากขึ้นด้วย ดังนั้น ถ้าหากมีข้อจำกัดเรื่องค่าใช้จ่ายก็ควรพิจารณาแบบ loop ดีกว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Star Configuration




Loop Configuration

Loop Configuration

รูปที่ 3.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 9.2 Hybrid Communication Configurations



Loop Star

รูปที่ 3.2

ในระบบอุตสาหกรรมมักมี node จำนวนมาก และมีระยะทางไกลกัน ทำให้ loop network ดีกว่าในกรณีนี้ซึ่งปกติจะต้องมี host สำหรับควบคุมการส่งข้อมูลบน loop host จะต้องมี software ที่คอยตรวจสอบหา node ที่ทำงานผิดพลาด เพื่อเพิ่มความเชื่อถือได้ของข้อมูลของระบบ การส่งข้อมูลด้วยความเร็วสูงเพื่อความเร็วในการตอบสนองสูง จะถูกใช้เมื่อจำเป็น

คำว่า 'Speed cost money : How fast do you want to go ?' จะเป็นจริงสำหรับการออกแบบระบบแบบ loop บนระบบส่วนใหญ่ที่ใช้ RS-232 และ RS-485 ซึ่งให้อัตราการส่ง 100 kilobaud ในระยะทาง 4000 foot มักจะใช้สายส่งแบบคู่สาย (twisted - pair) ซึ่งมีราคาไม่แพง ถ้าต้องการให้อัตราการส่งสูงต้องส่งในระยะทางสั้นๆ หรือ ใช้สายส่งแบบสายเดี่ยวซึ่งมีราคาแพงกว่า เช่น สายเคเบิล จะเห็นได้ว่า ค่าใช้จ่ายในการวางสาย จะเป็นปัจจัยหลักในการออกแบบระบบใหญ่ ๆ ซึ่งมี node จำนวนมาก

มี hybrid network จำนวนมาก ที่มีการรวมกันระหว่าง แบบ loop และ แบบ star ดัง รูปที่ 3.2 แสดงสองระบบโครงข่ายที่นิยมใช้กันอย่างแพร่หลาย

3.1 8051 Data Communication Mode

8051 มักมีพอร์ทอนุกรมอยู่หนึ่งพอร์ท ซึ่งใช้ขา 3.0 (TXD) และ 3.1 (RXD) ในการรับและส่งข้อมูลตามลำดับ โดยใช้รีจิสเตอร์สองตัว คือ SBUF หนึ่งตัวสำหรับการส่ง และ อีกหนึ่งตัวสำหรับการรับ การเขียนข้อมูลลงบน SBUF เป็นการส่งข้อมูล ส่วนการอ่านข้อมูลจาก SBUF จะเป็นการรับข้อมูล ทั้งการส่งและการรับสามารถกระทำพร้อมกันได้ในเวลาเดียวกัน และตัวรับยังคงอยู่บนกระบวนการรับได้ในขณะที่ข้อมูลไบท์ก่อนยังคงอยู่ใน SBUF ไบท์แรกจะต้องถูกอ่านก่อนที่การรับจะเสร็จสิ้นลง ก้หรือ ก่อนที่ไบท์ที่สองจะหายไป

ในทางฟิสิกส์ data คือ ชุดลำดับของโวลต์เตจที่ถูก sample ตรงจุดกึ่งกลางของบิต ณ ความถี่ที่ถูกระบุโดย serial data mode และ โปรแกรมที่ควบคุม mode เท่านั้น อุปกรณ์ทุกตัวที่ต้องการสื่อสารข้อมูลต้องมีระดับ idle state, logic mode, character code และความถี่ (baud rate) เดียวกัน สายที่ต่อกับ port จะต้องมีขั้วเดียวกัน ดังนั้น idle mode, logic mode จะถูกมองเห็นโดยทุก port

8051 มีพอร์ตอนุกรมที่สามารถเลือกการทำงานในโหมดต่าง ๆ ได้ 4 โหมด

Mode 0 ข้อมูลจะเข้าและออกผ่านทาง RXD และ TXD ด้วยการเลื่อนสัญญาณนาฬิกาเอาท์พุท ข้อมูลจะเป็นลักษณะแปดบิต ในการรับและส่งแต่ละครั้ง โดยที่ส่งค่า LSB ก่อน อัตราบิตคือ $1/12$ ของความถี่ออสซิลเลเตอร์ รูปที่ 3.3 แสดงถึงแผนภูมิเวลาสำหรับการส่งและรับ

การส่งถูกเริ่มด้วยคำสั่งต่างๆในการใช้ SBUF เป็นรีจิสเตอร์รับข้อมูล สัญญาณคำสั่ง 'write to SBUF' เกิดที่ S6,P2 และบรรจุนค่า '1' เข้าที่ตำแหน่งบิตที่ 9 ของตัวรีจิสเตอร์การเคลื่อนส่ง และบอกให้ส่วนควบคุมการส่ง (TX Control Block) ให้ทำงานการส่ง ภายในช่วงเวลาหนึ่งวัฏจักรเมกซิมัจะครอบคลุมให้เกิดพัลส์ 'Write to SBUF' ที่ S6,P2 และสัญญาณ SEND ต้องแอกทีฟสูงในช่วงการส่ง


การอีนาเบิล SEND ที่มีแอกทีฟสูง จะเป็นการควบคุมให้ข้อมูลส่งออกจากตัวรีจิสเตอร์ การเลื่อนบิตออกที่ขา P3.0 และตัวเลื่อนสัญญาณนาฬิกา (shift clock) ก็จะถูกส่งออกที่ขา P3.1 โดยที่ลักษณะของสัญญาณ shift clock จะมีระดับต่ำที่ S3, S4 และ S5 ของทุกวัฏจักรเมกซิมั และมึระดับสูงช่วง S6 S1 และ S2 ในช่วง S6P2 ของทุกวัฏจักรเมกซิมัขณะที่ SEND แอกทีฟ ค่าข้อมูลในรีจิสเตอร์การเคลื่อนส่งจะถูกเลื่อนไปทางขวาหนึ่งตำแหน่งหรือบิต คือเป็นการส่งที่ขา P3.0 ไปหนึ่งบิตขณะนั้น

ในขณะที่เลื่อนบิตไปทางขวา ค่า '0' จะเข้าแทนที่ทางซ้าย เมื่อเลื่อนจน MSB เลื่อนออกจากตัวรีจิสเตอร์การเคลื่อน ดังนั้น ค่า '1' จะเริ่มถูกบรรจุเข้าไปที่ตำแหน่งที่เก้าต่อจาก MSB ที่ถูกเลื่อนออกไป และทุกตำแหน่งทางซ้ายมือจะเป็น '0' หมดทุกตัว สถานะของแฟล็กในการควบคุมการส่งจะทำการเลือกครั้งสุดท้าย และให้สัญญาณ SEND กลับคืนจากสภาพแอกทีฟเป็นระดับต่ำ และปรับ TI เป็นระดับสูงด้วยส่งออกไปที่พอร์ตอนุกรมการอินเทอร์รัพต์ ทั้งสองสัญญาณที่ปรับระดับนี้จะเกิดช่วง S1P1 ของวัฏจักรที่สิบหลังจากที่สัญญาณ 'Write to SBUF' เริ่มสไตรบ

การรับข้อมูลจะถูกควบคุมด้วยการโปรแกรมเริ่มแรก การตั้งข้อแม้ให้ REN = 1 และ RI = 0 ที่ S6P2 ของวัฏจักรเมกซิมัตัวใหม่ หน่วยควบคุม RX จะเขียนบิตค่า 1111 1110₂ ไปยังรีจิสเตอร์การเลือรับ และที่เฟส Clock ตัวใหม่ จะแอกทีฟสัญญาณ Recieve ให้สูง

เมื่อ Recieve ถูกอีนาเบิลให้สูงก็จะทำให้สัญญาณ Shift Clock ส่งฟังก์ชัน

ต่างๆ ออกที่ขา P3.1 Shift clock จะเปลี่ยนสถานะที่ S3P1 และ S6P1 ของ
 ทุกวงจรมอเตอร์ที่ S6P2 ของวงจรมอเตอร์ตัวแรก สัญญาณ Recieve เริ่มแรกที่ฟลัซ



รูปที่ 3.3 เป็นการแสดงถึงฟังก์ชันแผนภูมิแบบจรรยาบรรณของพอร์ตอนุกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในโหมด 0 และช่วงเวลาที่เกิดขึ้นและค่าในรีจิสเตอร์การเลื่อนรับจะรับข้อมูลเข้ามาและเลื่อนมาทางซ้ายหนึ่งตำแหน่ง และ ทุกค่าที่เข้ามาจากทางขวาจะเป็นค่าที่ถูก Sample เข้าที่ขา P3.0 ที่ช่วง S5P2 ของทุกวัฏจักรแมชชีน


ขณะที่ข้อมูลบิตต่ำเข้ามาทางขวา ค่า '1' จะเลื่อนออกไปทางซ้าย เมื่อค่า '0' ถูกบรรจุเริ่มแรกที่เข้าทางตำแหน่งขวาสุดถูกเลื่อนมาอยู่ตำแหน่งซ้ายสุดในรีจิสเตอร์การเลื่อนจะมีผลให้ค่าแฟล็กในหน่วยควบคุมการรับ (RX control Block) ให้ทำการเลื่อนเป็นครั้งสุดท้ายและเริ่มบรรจุข้อมูลทั้งหมดเข้าไปใน SBUF ที่ช่วง S1P1 ของวัฏจักรแมชชีนที่สิบหลังจากเริ่มส่งสัญญาณสโตรบ 'Write to SCON' ของ RI เคลียร์ ต่อจากนั้นสัญญาณ Recieve จะเคลียร์ และ RI จะรับเป็น 1

Mode 1 จำนวนลิตบิตจะถูกส่งผ่าน TXD หรือรับผ่าน RXD ที่ประกอบด้วยบิต start บิตข้อมูล 8 บิต และบิต stop การรับบิต stop จะส่งเข้า RB8 ในรีจิสเตอร์ SCON การตั้งอัตราความเร็วของบิตจะแปรผันได้ ทั้งตัวจับเวลา 1 หรือ 2 อาจใช้เป็นสัญญาณนาฬิกาสำหรับพอร์ทอนุกรมโดยสร้างอัตราความเร็วแปรผันด้วยการตั้งหรือเคลียร์ค่าในบิต T2CON เป็น TCLK และ RCLK รูปที่ 3.4 แสดงถึงแผนภูมิการใช้งานในโหมด 1 พร้อมกับแผนภูมิเวลาสำหรับการส่งและรับ

การส่งเริ่มต้นงานด้วยคำสั่งที่ใส่ SBUF เป็นรีจิสเตอร์รับข้อมูล สัญญาณ 'Write to SBUF' ก็บรรจุค่า '1' เข้าไปเป็นตำแหน่งที่เก้าในรีจิสเตอร์การเลื่อนส่งก็จะแสดงการถูกร้องขอให้ส่งข้อมูล การส่งข้อมูลในช่วง S1P1 ของวัฏจักรแมชชีน และจะตามด้วยบิตตัวต่อมาในช่วงเวลาของสัญญาณนาฬิกาที่หารด้วย 16 ที่ถูกตั้งที่ตัวนับ ดังนั้นแต่ละบิตจะถูกซิงค์ด้วยการหาร 16 ของตัวนับ ไม่ใช่ด้วยสัญญาณ 'Write to SBUF'

การส่งจะเริ่มด้วยการส่งแอกทีฟสัญญาณ SEND และใส่บิต start เข้าที่ TXD ช่วงเวลาหลังจากนั้นหนึ่งบิต สัญญาณข้อมูลก็จะแอกทีฟ ซึ่งก็จะอันาเบิ้ลการส่งบิตออกจากรีจิสเตอร์การเลื่อนส่งออกไปยังขา TXD พัลส์เลื่อนตัวบิตแรกจะเกิดขึ้นหลังเวลาทำงานแล้วหนึ่งบิต

ขณะที่ข้อมูลเลื่อนออกทางขวา ค่า '0' จะถูกใส่เข้าทางซ้าย เมื่อ MSB ของข้อมูลหนึ่งไบต์อยู่ที่ตำแหน่งเอาท์พุทของรีจิสเตอร์ตัวเลื่อน ขณะนั้น ค่า '1' จะถูก



รูปที่ 3.4 แสดงถึงแผนภูมิการใช้งานในโหมด 1 พร้อมกับแผนภูมิเวลา สำหรับสัญญาณการส่งและรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เริ่มบรรจุเข้าเป็นตำแหน่งที่เก้าที่เอาท์พุท หลังจากที MSB ถูกส่งออกไป และทุกตำแหน่งเมื่อถูกส่งไปแล้วที่เหลือในรีจิสเตอร์การเลื่อนจะเป็น '0' หมด สถานะแฟล็กในหน่วยควบคุมการส่งก็จะเลื่อนเป็นตัวสุดท้าย และส่งสัญญาณ SEND ดิสเอเบิล และการรีเซ็ต TI จะเกิดขึ้นในช่วงเวลาที่ 10 ของการหาร 16 หลังจากการส่งสัญญาณ 'Write to SBUF'

การรับจะเริ่มงานด้วยการกระตุ้นจากการเปลี่ยนแปลง '1' เป็น '0' ที่ RXD สำหรับจุดนี้ RXD ก็จะถูก Sample ด้วยอัตรา 16 เท่าของอัตราบิตที่ถูกกำหนดเริ่มแรก เมื่อการส่งข้อมูลถูกรับได้ ตัวนับหาร 16 ก็จะถูกรีเซ็ต และค่า OIFRH ก็จะถูกเขียนเข้าไปในรีจิสเตอร์ตัวเลื่อน การรีเซ็ตตัวนับหาร 16 ก็จะเป็นการตั้งวนรอบด้วยการให้ขอบเขตของช่วงเวลาแต่ละบิตที่เข้ามา

16 คาบเวลาของตัวนับในแต่ละบิต จะเป็นเวลาที่เข้ามาในคาบที่ 16 ที่ตัวนับนับค่าที่ 7, 8 และ 9 จะเป็นช่วงเวลาของบิต เป็นการรับข้อมูลแต่บิตที่ Sample ค่าที่เข้ามาทาง RXD และค่าที่รับเข้ามาถูก Sample อย่างน้อย 2-3 ครั้ง การทำเช่นนี้จะเป็นการขจัด Noise ออกไป ถ้าค่าข้อมูลถูกรับในระหว่างช่วงเวลาบิตแรกมีไม่ใช่ค่า '0' วงจรการรับจะถูกรีเซ็ตและหน่วยรับก็จะกลับไปตรวจการเปลี่ยนแปลงจาก 0; >1 ใหม่ ลักษณะงานเช่นนี้จะเป็นการป้องกันรับบิต start ที่ผิดพลาดเข้ามาได้ ถ้าบิต start ถูกรับเข้ามาถูกต้อง มันก็จะถูกเลื่อนเข้ารีจิสเตอร์ตัวเลื่อน และการรับข้อมูลก็จะเริ่มต้น

ขณะที่ข้อมูลเข้ามาทางขา 'ค่า '1' จะถูกเลื่อนออกไปทางซ้าย เมื่อค่าบิต start ถูกเลื่อนมาถึงทางซ้ายสุดในรีจิสเตอร์ตัวเลื่อน มันก็จะส่งแฟล็กในหน่วยควบคุมการรับให้เลื่อนอีกครั้งเป็นครั้งสุดท้าย และก็จะบรรจุข้อมูลเข้า SBUF และ RB8 (เพราะมีเก้าบิต) และรีเซ็ต RI สัญญาณการบรรจุเข้า SBUF, RB8 และการรีเซ็ต RI เป็น '1' จะปรากฏ ถ้าเพียงแต่กรณีใดต่อไปนี้จะปรากฏในช่วงเวลาพัลส์การเลื่อนสุดท้ายเกิดขึ้น คือ

1. RI = 0
2. SM2 = 0 หรือ การรับ stop bit = 1

ถ้าไม่เกิดทั้งสองกรณี การรับข้อมูลบิตก็จะล้มเหลว ถ้าเกิดทั้งสองกรณี ตัว stop bit ก็จะไปเก็บที่ RB8 และข้อมูลบิตก็จะเข้า SBUF และ RI จะแอกทีฟสูงช่วงเวลาไม่ว่าจะเกิดขึ้นทั้งสองกรณีหรือไม่ หน่วยควบคุมการรับก็จะกลับไปตรวจการเปลี่ยนแปลง


แปลง 1 - 0 ของการส่งข้อมูลผ่าน RXD ใหม่

Mode 2 and 3 จำนวน 11 บิตจะส่งออกที่ TXD และรับเข้าที่ RXD โดยมีบิต start มีค่า '0' ข้อมูล 8 บิตมี LSB เป็นบิตแรก และโปรแกรมบิตที่เก้าได้ และบิต stop มีค่า '1' การส่งข้อมูลบิตที่เก้า ให้ TB8 เป็นตัวกำหนดค่า '0' หรือ '1' การรับข้อมูลบิตที่เก้าใช้ RB8 ใน SCON เป็นตัวรับ อัตราบิตสามารถโปรแกรมเลือกได้ทั้งแบบ 1/32 หรือ 1/64 ของความถี่ออสซิลเลเตอร์ในโหมด 2 แต่โหมด 3 จะใช้ตัวแปรหลายค่าของอัตราบิต เกิดจากการใช้ตัวนับ 1 หรือ 2 ขึ้นอยู่กับสถานะ TCLK และ RCLK

รูปที่ 3.5 และรูปที่ 3.6 แสดงแผนภูมิฟังก์ชันของพอร์ทอนุกรมในโหมด 2 และ 3 ส่วนของตัวรับจะทำงานเหมือนกับโหมด 1 ส่วนของตัวส่งต่างจากโหมดหนึ่ง 1 เพียงบิตที่เก้าของรีจิสเตอร์ตัวเลื่อนการส่ง


การส่งจะเริ่มด้วยคำสั่งใดๆ ที่ใช้ SBUF เป็นรีจิสเตอร์ตัวรับข้อมูล สัญญาณ 'Write to SBUF' ก็จะไปบรรจุ TB8 เข้าไปเป็นบิตที่เก้าของตำแหน่งในรีจิสเตอร์ตัวเลื่อนการส่งและแฟล็กในหน่วยควบคุมการส่งก็จะให้การส่งถูกร้องขอ ช่วงการส่งจะเริ่มขึ้นที่ SPI ของวัฏจักรแมทซ์ขึ้นตัวต่อๆ มา ในการใช้ตัวนับหาร 16 ดังนั้น ช่วงแต่ละบิตจะซิงค์โคไนส์กับตัวนับหาร 16 โดยไม่ใช่สัญญาณของ 'Write to SBUF'

การส่งเริ่มด้วยสัญญาณ SEND แยกที่พุ่มา ใส่บิต start ออกที่ TXD หลังจากนั้นแต่ละบิตของข้อมูลในสัญญาณ DATA ก็จะไปแยกที่พุ่มา ซึ่งจะอีนานะให้บิตของรีจิสเตอร์ตัวเลื่อนส่งออกที่ TXD ตามมา โดยตัวเลื่อนพัลส์ตัวแรกจะเกิดขึ้นหลังจากนั้นเล็กน้อย ที่สัญญาณนาฬิกาเลื่อนตัวแรก ถ้า '1' ถือเป็นบิต stop จะใส่เข้าไปที่รีจิสเตอร์ตัวเลื่อนทางซ้ายสุดเป็นตำแหน่งบิตที่เก้า ดังนั้นหลังจากนั้นเล็กน้อยที่สัญญาณนาฬิกาเลื่อนตัวต่อมา จะใส่ค่า '0' เข้าไปเท่านั้น และทุกสัญญาณนาฬิกาจะเลื่อนเอาบิตออกทางขวา และใส่ค่า '0' เข้าทางซ้ายเมื่อ TB8 อยู่ที่ตำแหน่งเอาท์พุทของรีจิสเตอร์ตัวเลื่อน ดังนั้นบิต stop จะส่งออกต่อ TB8 และทุกตำแหน่งในรีจิสเตอร์ตัวเลื่อนที่เหลือจะเป็นศูนย์หมดด้วยสถานะเช่นนี้จะทำให้แฟล็กในหน่วยควบคุมการส่งเลื่อนเป็นครั้งสุดท้าย และให้สัญญาณ SEND ดิสเอเบิลสูง และเซต TI ด้วย ซึ่งจะเกิดขึ้นที่พัลส์ลุ่มาที่ 11 ของตัวการ 16 สัญญาณนาฬิกาหลังจากส่งสไตรบสัญญาณ 'Write to SBUF'



รูปที่ 3.5 แสดงแผนภูมิฟังก์ชันของพอร์ทอนุกรมในโหมด 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 แสดงแผนภูมิฟังก์ชันของพอร์ตอนุกรมในโหมด 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การรับจะเริ่มทำงานด้วยการจับสัญญาณที่ขา RXD ช่วงเวลาการเปลี่ยนจาก '1' เป็น '0' สำหรับโหนดนี้ ตัว RXD จะถูก Sample ที่อัตรา 16 เท่าของอัตราบิตที่ถูกกำหนดมา เมื่อสภาวะการเปลี่ยนแปลงถูกรับได้ ตัวบิหาร 16 ก็จะเริ่มรีเซ็ตทันที และค่า 1F7H ก็จะเขียนเข้าไปที่รีจิสเตอร์ตัวเลื่อน

ในช่วงการนับลทที่ 7, 8 และ 9 ของแต่ละช่วงบิต ตัวดีเทคเตอร์จะ Sample ค่าบิตของสัญญาณที่เข้า RXD ค่าที่รับเข้ามาจะเป็นค่าที่คล้ายกับว่ามีการรับเข้า Sampling อย่างน้อย 2 ถึง 3 Sample ถ้าค่าถูกรับเข้าช่วงระหว่างบิตแรกไม่เป็น '0' วงจรตัวรับก็จะรีเซ็ต และหน่วยควบคุมก็จะกลับตรวจสอบการเปลี่ยนแปลงจาก 1 เป็น 0 ใหม่ ถ้าบิต Start ถูกพิสูจน์ว่าถูกต้องมันก็จะเลื่อนเข้ารีจิสเตอร์ตัวเลื่อนและการรับก็จะรับครบ Fram ของข้อมูลในโหนดนี้

ขณะที่ข้อมูลเข้ามาจากทางขวา ค่า '1' ก็จะถูกเลื่อนไปทางซ้ายออกไป เมื่อบิต Star ถูกเลื่อนมาถึงตำแหน่งทางซ้ายสุดของรีจิสเตอร์ตัวเลื่อน โดยในโหนด 2 และ 3 จะมีรีจิสเตอร์เก็บ มันจะแฟลกให้หน่วยควบคุมการรับทำการเลื่อนครั้งสุดท้ายแล้วบรรจุค่าใน SBUF และ RB8 และเซ็ท RI สัญญาณการบรรจุ SBUF และ RB8 และการเซ็ท RI เป็น '1' จะถูกสร้างขึ้น ถ้าเพียงแต่เกิดกรณีใดกรณีหนึ่งต่อไปนี้ปรากฏในช่วงเวลาพัลส์การเลื่อนครั้งสุดท้าย คือ

1. RI = 0
2. SM2 = 0 หรือ/และ การรับบิตที่เก็บมีค่า = 1

ถ้าทั้งสองกรณีไม่เกิดขึ้น การรับ Frame ของข้อมูลก็จะสูญหาย และ RI จะไม่เซ็ทถ้าทั้งสองกรณีเกิดขึ้น การรับบิตที่เก็บจะรับเข้า RB8 และแปดบิตแรกจะบรรจุเข้าใน SBUF ช่วงเวลาหนึ่งบิต หลังจากนั้นไม่ว่าจะได้นับข้อมูลหรือข้อมูลสูญหาย หน่วยควบคุมก็จะกลับตรวจสอบการเปลี่ยนแปลงค่า 1 เป็น 0 ที่อินพุทของ RXD ใหม่

สัญญาณต่างๆบนสล๊อตของ PC

ภายใน IBM/PC ได้มีการออกแบบให้สามารถที่จะเพิ่มต่อวงจรรออินเทอร์เฟสเข้าไปภายหลังได้ โดยผ่านทางสล๊อตที่อยู่บนเมนบอร์ด (main board) ซึ่งมีจำนวน 5 สล๊อต โดยแต่ละสล๊อตจะมีจำนวนขาทั้งสิ้น 62 ขา แบ่งออกเป็นสองข้างๆละ 31 ขา แต่ละขาของสล๊อตเหล่านี้จะเชื่อมต่อกับเส้นสัญญาณต่างๆบนเมนบอร์ด ซึ่งสัญญาณต่างๆของสล๊อตประกอบด้วยสัญญาณต่อไปนี้

OS_C (ออสซีเลเตอร์) ขานี้เป็นเอาต์พุตที่เชื่อมต่อกับสัญญาณคล็อกที่มีค่าความถี่สูงสุดบนเมนบอร์ด คือ 14.31818 เมกกะเฮิรตซ์ ซึ่งมีคาบเวลาประมาณ 70 นาโนวินาที (nanosec)

CLK (สัญญาณคล็อก) ขานี้เป็นเอาต์พุต ซึ่งต่อกับสัญญาณคล็อกที่ถูกสร้างขึ้นโดยการหารสัญญาณออสซีเลเตอร์ด้วย 3 ทำให้ได้ความถี่ประมาณ 4.77 เมกกะเฮิรตซ์ หรือ มีช่วงเวลาในหนึ่งคาบ (ช่วงเวลาของคล็อกหนึ่งลูก) เท่ากับ 210 นาโนวินาที สัญญาณนี้เป็นสัญญาณที่ถูกใช้เป็นคล็อกของระบบ

RESET DRV (สัญญาณรีเซ็ต) ขานี้เป็นเอาต์พุตที่ใช้สำหรับรีเซ็ตระบบ ในขณะที่เปิดเครื่องหรือขณะที่แหล่งจ่ายไฟเลี้ยงขาด หรือไฟตก สัญญาณนี้จะแอสทิฟเมื่อลอจิก "1" จนกว่าระบบต่างๆ ภายใน IBM/PC พร้อมทั้งจะทำงานได้ จากนั้นสัญญาณนี้จะเปลี่ยนกลับเป็นลอจิก "0"

A0-A19 (บัสแอดเดรส) ขานี้เป็นเอาต์พุต ซึ่งใช้สำหรับกำหนดแอดเดรสของหน่วยความจำหรืออุปกรณ์ I/O ที่ 8088 ต้องการจะติดต่อด้วย จำนวนแอดเดรส 20 เส้น สามารถอ้างหน่วยความจำได้ถึง 1 เมกกะไบต์ (Mbyte) แต่จะมีแอดเดรสบางส่วนที่ถูกใช้งานโดย IBM/PC อยู่ก่อนแล้ว

การอ้างแอดเดรสของพอร์ต I/O นั้น จะใช้เพียง 16 เส้น คือ A0 - A15 ซึ่งทำให้อ้างแอดเดรสของพอร์ตได้ 64K พอร์ต แต่ภายใน IBM/PC ใช้เส้นแอดเดรสในการอ้างแอดเดรสของพอร์ตเพียง 10 เส้น คือจาก A0 - A9 และค่าแอดเดรสที่สามารถใช้งานต้องอยู่ในช่วง 0200H - 03FFH

DO-D7 (บัสข้อมูล) ขานี้จะเป็นแบบสองทิศทาง (Bi-Directional)

ซึ่งติดต่อกับบัสข้อมูลของระบบ เพื่อทำหน้าที่ในการส่งผ่านข้อมูลระหว่างพอร์ท I/O กับ IBM/PC

ALE (Address Latch Enable) ขาสัญญานี้เป็นเอาต์พุตที่ถูกสร้างขึ้นเพื่อใช้สำหรับแสดงการเริ่มต้นของบัสไซเคิล และแสดงให้อุปกรณ์ภายนอกทราบว่าแอดเดรสที่ 8088 ต้องการติดต่อด้วยนั้นถูกส่งออกมาบนบัสแอดเดรสแล้ว โดยที่สัญญาณนี้จะเปลี่ยนจากลอจิก "1" เป็น "0" เมื่อค่าแอดเดรสที่ถูกต้องถูกส่งออกมาบนบัสข้อมูลเรียบร้อยแล้ว

I/O CHRDY (I/O Channel Ready) ขาสัญญานี้เป็นอินพุทจะถูกทำให้เป็น "0" ด้วยหน่วยความจำหรืออุปกรณ์อินพุท/เอาต์พุท การใช้สัญญาณนี้ก็เพื่อให้อุปกรณ์ I/O ที่เข้าจะได้ติดต่อกับระบบด้วยการส่งสัญญาณมายังซีพียู เพื่อชิงโค่นระบบได้

I/O CHCK (I/O Channel Check) ขาสัญญานี้เป็นอินพุทเป็นสัญญาณตรวจสอบของ I/O เพื่อบอกข้อมูลกับระบบเช่นเดียวกับการตรวจสอบพาริตี ดังนั้น ถ้าบน I/O มีข้อผิดพลาด สัญญาณนี้จะแอกทีฟเพื่อให้ส่งสัญญาณเตือนในลักษณะ parity error

IRQ2-IRQ7 (สัญญาณการขออินเทอร์รัพต์) เป็นเอาต์พุทที่ใช้สำหรับการขออินเทอร์รัพต์จาก 8088 เพื่อให้สัญญาณ INT เข้าสู่ไมโครโปรเซสเซอร์ โดย IRQ2 มีลำดับความสำคัญสูงสุด และ IRQ7 มีลำดับความสำคัญน้อยที่สุด

IOR (I/O Read) ขาสัญญานี้เป็นเอาต์พุท แอกทีฟที่ลอจิก "0" เพื่อใช้ในการแสดงว่าบัสไซเคิลที่เกิดขึ้นนี้เป็นบัสไซเคิลของการอ่านข้อมูลจากพอร์ท เพื่อให้พอร์ท I/O ที่มีแอดเดรสตรงกับแอดเดรสบนบัสแอดเดรสนั้นส่งข้อมูลออกมาบนบัสข้อมูล โดยข้อมูลจะต้องถูกส่งออกมาบนบัสข้อมูลก่อนขอบข่ายของสัญญาณ IOR ประมาณ 30 นาโนวินาที

IOW (I/O Write) ขาสัญญานี้เป็นเอาต์พุท แอกทีฟที่ลอจิก "0" เพื่อใช้ในการแสดงว่า บัสไซเคิลที่เกิดขึ้นนี้เป็นบัสไซเคิลของการเขียนลงบนพอร์ท I/O เพื่อให้พอร์ท I/O ที่มีแอดเดรสตรงกับแอดเดรสบนบัสแอดเดรสนั้น รับข้อมูลที่อยู่บนบัสข้อมูลไปเก็บไว้

MEMR (Memory Read) ขานี้เป็นสัญญาณเอาพุท จะแอกทีฟที่ลอจิก "0" ในระหว่างบัสไซเคิลของการอ่านข้อมูลจากหน่วยความจำของซีพียู เพื่อให้หน่วยความจำที่มีแอดเดรสตรงกับค่าแอดเดรสบนบัสแอดเดรสนั้น ทำการส่งข้อมูลออกมาบนบัสข้อมูล

MEMW (Memory Write) ขานี้เป็นสัญญาณเอาพุท จะแอกทีฟที่ลอจิก "0" ในระหว่างบัสไซเคิลของการเขียนข้อมูลลงในหน่วยความจำของซีพียู เพื่อให้หน่วยความจำที่มีแอดเดรสตรงกับค่าแอดเดรสบนบัสแอดเดรสนั้น ทำการรับข้อมูลที่อยู่บนบัสข้อมูลไป

เก็บไว้

DRQ1-DRQ3 (DMA Request) เป็นสัญญาณอินพุท แยกทีละลอจิก "1" ซึ่งอุปกรณ์ภายนอกสามารถใช้ในการขอ DMA จากระบบ โดยการป้อนระดับสัญญาณลอจิก "1" ให้ กับขา DRQ ขาใดขาหนึ่ง

DAACK0-DAACK3 (DMA Acknowledge) ขานี้เป็นสัญญาณเอาพุทแยกทีละลอจิก "0" ถูกสร้างขึ้นเพื่อแสดงให้วงจรภายนอกที่ขอ DMA ทราบว่าการขอ DMA นั้นได้รับการตอบสนองแล้ว

AEN (Address Enable) สัญญาณนี้เป็นเอาพุทที่ใช้ในการแสดงว่าบัสใช้เคิลที่เกิดขึ้นในช่วงเวลาที่สัญญาณ AEN แยกทีละ (ลอจิก "1") นั้นเป็นบัสใช้เคิลของขบวนการ DMA สำหรับบนเมนบอร์ดของ IBM/PC นั้น จะใช้สัญญาณนี้ในการดิสเอเบิล (disable) พอร์ต I/O ต่างๆ ที่ไม่เกี่ยวข้องกับขบวนการ DMA ที่เกิดขึ้นนี้ เพราะในระหว่างขบวนการ DMA นั้น จะมีการส่งแอดเดรสของหน่วยความจำออกมาบนบัสแอดเดรส และ จะทำให้สัญญาณ IOR หรือ IOW แยกทีละด้วย ดังนั้น ถ้าไม่ทำการดิสเอเบิลพอร์ต I/O ที่ไม่เกี่ยวข้องไว้ ก็จะทำให้พอร์ต I/O ที่มีแอดเดรสตรงกับค่าแอดเดรสบนบัสแอดเดรสนั้น ทำการอ่านหรือส่งข้อมูลออกมาบนบัสข้อมูลทำให้เกิดความผิดพลาดขึ้นได้

T/C (Terminal Count) สัญญาณนี้จะแยกทีละเมื่อจำนวนไบต์ ในการส่งผ่านข้อมูลของขบวนการ DMA ในแชนแนลใดแชนแนลหนึ่งครบตามจำนวนที่กำหนดไว้

บัสของแหล่งจ่ายไฟของระบบ

+5Vdc ขานี้ต่อกับแหล่งจ่ายไฟ DC +5V ของระบบ โดยจะมีค่าความเที่ยงตรง 5%

+12Vdc ขานี้ต่อกับแหล่งจ่ายไฟ DC +12V ของระบบ โดยจะมีค่าความเที่ยงตรง 5%

-5Vdc ขานี้ต่อกับแหล่งจ่ายไฟ DC -5V ของระบบ โดยจะมีค่าความเที่ยงตรง 5%


-12Vdc ขานี้ต่อกับแหล่งจ่ายไฟ DC -12V ของระบบ โดยจะมีค่าความเที่ยงตรง 5%

GND ขานี้จะต่อเข้ากับกราวด์ของระบบ

บทที่ 5

ผลารทคลอง

ลักษณะของระบบการควบคุมจะมี DTE และ ตัวควบคุม หลายตัวอยู่บนสายสัญญาณเดียวกันซึ่งจะใช้เป็นทั้งสายรับและสายส่ง โดยที่แต่ละตัวจะมีลักษณะเป็น half duplex เพื่อไม่ให้มีการรับสัญญาณของตัวเองขณะที่มีการส่ง ในการส่งข้อมูลตัวควบคุมทำหน้าที่ส่งข้อมูลคำสั่งงานหรือตรวจสอบสถานะหรือการเริ่มทำงานของระบบให้กับ DTE แล้ว DTE จะส่งข้อมูลตอบรับกลับมาโดยใช้การส่งแบบ Asynchronous ความเร็วไม่น้อยกว่า 19.2 kbit และ สายส่งสัญญาณเป็นแบบสองสายคือสายสัญญาณและสายกราวด์ หรือ สามสาย คือ สายสัญญาณ สายสัญญาณไม่ว่าง และสายกราวด์ หรือ สี่สาย คือ สายสัญญาณ สายสัญญาณไม่ว่าง สายกราวด์ และ สายไฟบวก 5 volt ส่วนระยะเวลาช่วงห่างของการส่งข้อมูลแต่ละชุดไม่เกิน 250 millisecond หากเกินนี้ถือว่าเป็น noise



เราสามารถออกแบบและกำหนด protocol ของระบบได้ ดังนี้

5.1 HARDWARE

ระบบ hardware จะมี master 1 ตัว เป็น card ที่ใช้ต่อกับ PC จาก master จะต่อกับ network ซึ่งมี terminal ได้ถึง 126 ตัว (ใช้ address แบบ 7 บิต)

terminal แบ่งออกได้เป็น 2 ประเภทใหญ่ๆ คือ ตัวควบคุม (Controller) และ DTE (Data Terminal Equipment)

DTE เป็นอุปกรณ์ปลายที่สามารถให้ผู้ใช้ควบคุม เช่น การเปิด-ปิด อุปกรณ์ได้โดยตรง (ใน DTE ตัวหนึ่งมี 8 แชนแนล) ซึ่งในที่นี้ จำลองอุปกรณ์ภายในบ้านด้วย LED และสามารถนำ DTE นี้ไปติดตั้งตามจุดต่างๆได้ นอกจากนี้ยังสามารถถูกควบคุมจากจุดอื่นๆโดยผ่านทางตัวควบคุมได้ ซึ่งมีลำดับการทำงานดังโพลัวชาร์ตรูปที่ 5.1 และ มีวงจรการเชื่อมต่อดังรูปที่ 5.2


ตัวควบคุม ทำหน้าที่ส่งข้อมูลการสั่งงานและตรวจสอบสถานะของ DTE ทุกตัวบนโครงข่าย และ บางตัวทำตัวเป็น master ด้วย

ลักษณะของระบบควบคุมจะมี ตัวควบคุม และ อุปกรณ์ปลาย หลายตัวจำนวนไม่เกิน 32 ตัวเชื่อมต่ออยู่บนสายสัญญาณเดียวกัน ซึ่งใช้เป็นทั้งสายรับและสายส่งโดยที่แต่ละตัวมีลักษณะเป็น half duplex เพื่อไม่ให้มีการรับสัญญาณของตัวเองขณะที่มีการส่งข้อมูลบนโครงข่ายจะมีตัวควบคุมสำหรับควบคุมการทำงานของอุปกรณ์ปลาย และสำหรับเก็บรวบรวมข้อมูล โดยตัวควบคุมจะสอบถามไปยังแต่ละ node เป็นระยะๆเพื่อรวบรวมข้อมูลล่าสุดเกี่ยวกับกระบวนการทำงานของอุปกรณ์ปลายแต่ละตัว สลับกับการคอยตรวจสอบการกดคีย์เพื่อการควบคุมการทำงานจากผู้ใช้ โดยแสดงลำดับการทำงานดังโพลัวชาร์ตรูปที่ 5.3

ในช่วงที่การ์ดทำการ polling อุปกรณ์บนสายสื่อสาร ตัว 8031 จะทำการรับส่งข้อมูลแบบอนุกรมโดยผ่านทางขา TXD และ RXD ในการส่งและรับตามลำดับ ซึ่งมีลำดับการทำงานดังโพลัวชาร์ตรูปที่ 5.4 ส่วนการตรวจสอบการกดคีย์จะมีการเชื่อมต่อคีย์เข้ากับตัว 8031 เป็นแบบเมตริกซ์ โดยจะส่งลอจิก "0" ออกทางพอร์ท 1 ด้านล่างที่ลขขา สลับกัน และ ทำการรับสถานะของการกดคีย์เข้าทางพอร์ท 3 ด้านล่าง ถ้ามีการกดคีย์ใดสถานะของคีย์นั้นจะมีค่าลอจิกเป็น "0" และ ลักษณะการเชื่อมต่อของตัวควบคุม แสดงดังรูปที่ 5.5


การ์ดเชื่อมต่อกับ PC

ส่วนเชื่อมต่อ PC เป็นการ์ดซึ่งติดตั้งอยู่บนสล๊อตของเครื่อง PC ซึ่งช่วยให้ User สามารถใช้ PC ควบคุมอุปกรณ์ต่างๆบนโครงข่าย หรือทำตัวเป็นตัวควบคุมหลัก (Master) ของระบบได้ โดยการ์ดจะทำหน้าที่หลัก คือ คอย polling อุปกรณ์ทุกตัวบนสายสื่อสารทุกระยะว่ามีข่าวสารที่ต้องการรับส่งหรือไม่ ส่วนหน้าที่รอง คือ การตอบสนองสัญญาณอินเทอร์รัพต์จาก PC ซึ่ง PC จะส่งมาเมื่อต้องการอ่านค่าสถานะหรือเปลี่ยนสถานะ




รูปที่ 5.1(๑) แสดงการทำงานหลักของ DTE,


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.1 (บ)
แสดงการทำงานส่วนเปลี่ยนสถานะของ LED

FLOWCHART PROGRAM DIKEY






รูปที่ 5.1 (c) แสดงการตรวจสอบการกดคีย์ของ DTE



รูปที่ 5.3 แสดงการทำงานหลักของตัวควบคุม



รูปที่ 5.4
แสดงการ polling

ของอุปกรณ์ (DTE) บางตัว หลังจากเสร็จสิ้นการอินเทอร์เฟซการ์ดก็จะทำการ polling อุปกรณ์บนสายสื่อสารเช่นเดิม


ในช่วงที่การ์ดทำงานตามหน้าที่หลัก คือ ช่วงที่การ์ดทำการ polling อุปกรณ์บนสายสื่อสาร ตัว 8031 จะทำการรับส่งข้อมูลแบบอนุกรมโดยผ่านทางขา TXD และ RXD ในเกว๋รส่งและรับ ตามลำดับ ซึ่งมีลำดับการทำงานดังโพล์วชาร์ต รูปที่ 5.4

จากรูปที่ 5.6 ในช่วงที่การ์ดมีการติดต่อกับหน่วยประมวลผลกลาง (CPU) ของ PC

เมื่อ CPU ต้องการส่งข้อมูลให้แก่การ์ด (ข้อมูลจะถูกนำไปเก็บไว้ในหน่วยความจำของ 8031) แอดเดรสของพอร์ทที่ต้องการติดต่อด้วยจะถูกส่งมาบนขาของสล็อต และจะถูกนำมาผ่านส่วน Decoder ด้านแอดเดรสตรงที่ค่า 217H ก็จะทำให้เอาท์พุทเป็นลอจิก "0" พร้อมกับสัญญาณ IOW กลายเป็นลอจิก "0" สัญญาณทั้งสองนี้จะถูกผ่าน OR gate แล้วนำสัญญาณที่ได้ไปควบคุมการทำงานตัว 74LS374 ให้ทำการแลทช์ข้อมูลที่ถูกส่งมารออยู่แล้วที่ขาตาต้าบัสไว้ และ สัญญาณเดียวกันนี้จะถูกนำไปผ่านดีฟลิปฟลอป (D flip-flop) เพื่อสร้างสัญญาณอินเทอร์เฟซให้แก่ขา INT0 ของตัว 8031 และ เข้าทำงานในอินเทอร์เฟซรูปที่ 5.7 เริ่มด้วยการควบคุมสัญญาณด้วยซอฟต์แวร์ให้ 74LS244 ทำงานเป็นบัฟเฟอร์ผ่านข้อมูลที่ถูกละทช์ไว้ที่เอาท์พุทของ 74LS374 ให้แก่ขาทั้งแปดของพอร์ท 1 และ 8031 รับข้อมูลเข้ามา


หลังจากนั้น 8031 จะตอบรับการส่งข้อมูลของ CPU นั่นคือช่วงที่ CPU รับข้อมูลจากการ์ด โดย 8031 จะส่งข้อมูลออกมาที่พอร์ท 1 ซึ่งเป็นจังหวะเดียวกัน ที่ PC ส่งสัญญาณ IOR เป็น "0" มาควบคุมตัว 74LS244 ให้ทำงานเป็น buffer ในทิศทางกลับกันกับ 74LS244 ตัวแรก ทำให้มีข้อมูลที่ถูกต้องรออยู่ที่ขาตาต้าบัสของสล็อต และ PC ทำการรับข้อมูลที่ขาตาต้าบัสก่อนที่สัญญาณ IOR จะกลายเป็น "1" และก่อนสิ้นสุดอินเทอร์เฟซรูปที่ 5.7 จะทำการเคลียร์ดีฟลิปฟลอปด้วยซอฟต์แวร์เพื่อให้สัญญาณ INT0 มีสถานะเป็น "1" เพื่อรอรับการถูกอินเทอร์เฟซครั้งต่อไป

เนื่องจาก 8031 เป็นชิปตระกูล MCS-51 ที่ไม่มีหน่วยความจำรวมภายใน ดังนั้น จึงต้องมีการเชื่อมต่อ 8031 เข้ากับหน่วยความจำรวมภายนอกดังรูปที่ 5.2 , 5.5 และรูปที่ 5.6 ในที่นี้จะใช้หน่วยความจำรวมขนาด 2 กิโลไบต์โดยขา 31 ของ 8031 ซึ่งเรียกว่า EA (External access) ถูกต่อลงกราวด์ เพื่อให้สามารถเข้าถึงหน่วยความจำ




รูปที่ 5.7 (a) แสดงการทำงานหลักของการ์ดเชื่อมต่อ PC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรนำไปใช้




รูปที่ 5.7 (บ) แสดงการทำงานในช่วงที่การ์ดมีการติดต่อกับ PC



รูปที่ 5.7 (c) แสดงการทำงานของ PC

รวมภายนอกได้ ระหว่างที่มีการเข้าถึงหน่วยความจำภายนอก พอร์ต 0 เป็นพอร์ตที่ให้สัญญาณแอดเดรสกับข้อมูล (A0 - A7) ด้านต่ำมีลatches ออกมา ซึ่งการแยกเอาเฉพาะสัญญาณแอดเดรสออกมาให้หน่วยความจำ จะต้องใช้ 74LS373 เป็นตัวแลตช์สัญญาณออกมา โดยใช้สัญญาณ ALE จาก 8031 เป็นตัวควบคุมการทำงานของ 74LS373 ผลที่ได้จาก 74LS373 จะเป็นสัญญาณแอดเดรสอย่างเดียวและต่อตรงเข้าไปยังหน่วยความจำรวม ส่วนข้อมูลที่ได้จากหน่วยความจำรวมจะถูกต่อโดยตรงเข้ากับพอร์ต 0 สำหรับพอร์ต 2 จะเป็นสัญญาณแอดเดรสไบต์สูง (A8 - A15) และเป็นสัญญาณที่ไม่ได้มีการลatches กับสัญญาณอื่น จึงต่อได้โดยตรง ซึ่งช่วงจังหวะการทำงานแสดง ดังรูปที่ 5.8

External Memory Timing




รูป 5.8 ผังเวลาของหน่วยความจำภายนอก

จากแบบผังของเวลา รูปที่ 5.8 ในช่วงแรกสัญญาณที่ออกมาจากพอร์ต 0 และพอร์ต 2 จะเป็นสัญญาณแอดเดรส สัญญาณแอดเดรสของพอร์ต 0 จะถูกแลตช์ด้วย 74LS373 ในช่วงเวลาของลatch ของพัลส์ของสัญญาณ ALE จากนั้นพอร์ต 0 จะเปลี่ยนมาเป็นบัสข้อมูล (D0 - D7) ในขณะที่ ถ้าเป็นคำสั่งอ่านข้อมูลจากหน่วยความจำ EPROM สัญญาณ

PSEN (Program Store Enable) จาก 8031 จะเป็นตัวกำหนดว่าที่ขอบขาขึ้นของสัญญาณ PSEN 8031 จะทำการรับข้อมูลที่ได้อมาจาก EPROM เข้าไป

นอกจากนี้ เนื่องจากในระบบโครงข่ายใช้สายคู่เดียวในการทั้งรับและส่งข้อมูลของเทอร์มินอลทุกตัวในระบบ ดังนั้น อุปกรณ์ทุกตัวที่อยู่บนสายสื่อสารจึงต้องมีส่วนเชื่อมต่อ (interface) ตัวมันเองกับสายสื่อสาร ซึ่งในที่นี้ใช้ไอซีเบอร์ SN75176 โดยทำหน้าที่ควบคุมทิศทางการไหลของข้อมูล ป้องกันมิให้สัญญาณที่ส่งออกไป เข้ามารบกวนการรับสัญญาณ ซึ่งการต่อเข้ากับวงจรของการ์ด ดังรูป



จากรูป ขา 1 และ ขา 4 ของตัว SN75176 ถูกต่อเข้ากับขารับและขาส่งสัญญาณ (RXD และ TXD) ตามลำดับ สำหรับการควบคุมทิศทางการไหลของข้อมูลบนสายสื่อสารจะถูกควบคุมจากขา P3.7 ของ 8031 โดยขา 2 และ ขา 3 ของ SN75176 ถูกต่อเข้ากับขา P3.7 เมื่อ ขา RE เป็นลอจิก "0" จะควบคุมให้การไหลของข้อมูลมีทิศทางในการรับ และเมื่อขา DE เป็นลอจิก "1" จะควบคุมให้การไหลของข้อมูลมีทิศทางในการส่ง ส่วนขา A และ ขา B จะถูกต่อเข้ากับสายสื่อสารของโครงข่าย

NETWORK HARDWARE

ในระบบ network นี้ ใช้สาย 2 เส้น คือ สายกราวด์ และสายสัญญาณ ในการส่งจะมีการ แปลงสัญญาณจาก 5 โวลต์ ไปเป็น 12 โวลต์ และ ในการรับสัญญาณจะเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต้องแปลงกลับมาเป็น 5 โวลต์ ตามเดิม

5.2 NETWORK ACCESS CONTROL

จากการส่งข้อมูลโดยใช้สายสองเส้น ทำให้มีเพียงมีเพียง node เดียวเท่านั้น ที่ทำการส่งข้อมูลได้ถูกต้องในขณะใดขณะหนึ่ง แต่เราต้องการให้ทุก node มีโอกาสส่งข้อมูลได้เช่นเดียวกัน ดังนั้น จึงใช้วิธีการ polling โดยที่ master จะทำการ poll ไปยัง terminal (DCE และ DTE) แต่ละตัวแบบวนรอบ เพื่อรับข้อมูลสถานะ เก็บข้อมูล และ ส่งคำสั่งควบคุม ซึ่ง terminal ก็จะมีหน้าที่ ต้องตอบสนองคำสั่งของ master ดังนั้น จึงเป็น protocol แบบ order/reply message protocol

ลักษณะของข้อมูล

ข้อมูลที่ส่งแบ่งออกเป็น 4 ชนิด คือ แอดเดรส คำสั่ง สถานะ และ ข้อมูล แสดง error

เมื่อ master ส่งข้อมูลไปแล้ว จะต้องได้รับข้อมูลกลับมาเสมอ ยกเว้นข้อมูลที่ส่งไปยัง terminal ทุกตัวพร้อมกัน terminal จะตอบสนองต่อคำสั่ง 'reset network' และคำสั่ง 'status query' และ ถ้าหาก terminal ได้รับคำสั่งนี้แล้วไม่ทราบความหมาย จะต้องตอบกลับไปว่า 'command not support'

การตรวจสอบและแก้ไขความผิดพลาด

ในระบบ network จะต้องสามารถตรวจสอบและแก้ไขความผิดพลาดเหล่านี้ได้

- เกิด noise ขึ้น ทำให้ข้อมูลผิดพลาด ซึ่ง terminal ทุกตัวรวมทั้ง master จะต้องตรวจสอบได้ แล้วขอให้ส่งข้อมูลที่ผิดพลาดนั้นใหม่อีกครั้ง

- terminal เป้าหมายไม่สามารถทำงานตามคำสั่งได้ master จะต้องทำการตรวจสอบ หากเกิดกรณีนี้ขึ้นก็ต้องส่งข้อมูลคำสั่งเข้าไปอีกเป็นจำนวนครั้งตามที่กำหนด ถ้าหากผลยังผิดพลาดอีกก็ต้องตัด terminal นั้นออกไปจาก list of active พร้อมกับแจ้งให้ผู้ใช้ทราบ

- ถ้าหากมีการส่งข้อมูลที่ตัวรับไม่ทราบความหมาย ก็ต้องมีการขอให้ส่งซ้ำ ถ้ายังเหมือนเดิมก็ต้องแจ้งให้ผู้ใช้ทราบ

- เกิดความผิดพลาดขึ้นที่ master ทำให้ไม่สามารถทำงานต่อได้

ต้องกำหนดให้มี master ตัวสำรองที่สามารถมาทำงานแทนเพื่อให้ระบบทำงานต่อไปได้ โดยการตรวจสอบสัญญาณจาก master หึ่งถ้าหากขาดหายไปจนถึงเวลาที่กำหนด ตัวสำรองจะต้องทำงานแทนทันที แต่จะต้องตรวจสอบให้ตีว่าตัวสำรองเสียหรือไม่ (ทำให้ไม่ได้รับสัญญาณจาก master)

ลักษณะโครงสร้างของข้อมูล จะแตกต่างกันตามชนิดของอุปกรณ์ แต่มีส่วนที่เหมือนกัน คือ เป้าหมาย และ แหล่งที่มาของข้อมูล ดังนี้

MASTER

มีรูปแบบของข้อมูล 3 แบบ คือ

1) สัญญาณ READ มีความยาว 3 ไบท์ (ถ้า terminal มีหลาย channel ก็จะทำอ่านข้อมูลทั้งหมด โดยไม่เจาะจง channel)

เป้าหมาย	ที่มา(master)	คำสั่ง READ
----------	---------------	-------------

2) สัญญาณ WRITE มีความยาว 4 ไบท์ (ถ้า terminal มีหลาย channel ก็ต้องระบุ channel ด้วย)

เป้าหมาย	ที่มา(master)	คำสั่ง WRITE	channel/status
----------	---------------	--------------	----------------

3) สัญญาณที่ส่งไปยัง terminal ทุกตัวพร้อมกัน มีความยาว 3 ไบท์ (ซึ่งจะไม่มีสัญญาณตอบกลับจาก terminal)

เป้าหมาย	ที่มา(master)	คำสั่ง
----------	---------------	--------

DTE

ข้อมูลที่ส่งจากด้านนี้เป็นสัญญาณตอบสนองต่อคำสั่งจาก master มี 2 รูปแบบ ดังนี้

1) สัญญาณตอบสนองการ READ มีความยาว 3 ไบท์ ถ้า terminal มี 8 channel ก็จะส่งสถานะไปทั้งหมดซึ่งมีความยาว 1 ไบท์พอดี

เป้าหมาย(master)	ที่มา	status
------------------	-------	--------

2) สัญญาณตอบสนองการ WRITE

เป้าหมาย(master)	ที่มา	status
------------------	-------	--------

DCE

เป็นการตอบสนองสัญญาณpollจาก master ว่าDCE ต้องการส่งข้อมูลหรือควบคุมอุปกรณ์ตัวใดหรือไม่

1) สัญญาณแสดงความต้องการ READ มีความยาว 4 ไบท์ (ถ้าต้องการอ่านค่าจาก terminal ที่มี หลาย channel ก็จะอ่านข้อมูลทั้งหมดโดยไม่เจาะจง channel)

เป้าหมาย(master)	ที่มา(DCE)	คำสั่ง	เป้าหมาย(DTE)
------------------	------------	--------	---------------

2) สัญญาณแสดงความต้องการ WRITE มีความยาว 5 ไบท์ (ถ้า

terminal มีหลาย channel ก็ต้องระบุ channel ด้วย)

เป้าหมาย(master)	ที่มา(DCE)	คำสั่ง	เป้าหมาย(DTE)	channel/status
------------------	------------	--------	---------------	----------------

3) สัญญาณแสดงการตอบรับ การ poll จาก master เพื่อแสดงให้ master ทราบถึงการยังมีการติดต่อกันอยู่ระหว่างตัว DCE กับ ตัว master

เป้าหมาย(master)	ที่มา(DCE)	คำสั่ง NOP
------------------	------------	------------

การอ้าง ADDRESS ของ TERMINAL.

ในระบบนี้ให้ข้อมูลจำนวน 7 บิต ในการกำหนด address ของ terminal ซึ่งจะอ้างถึงอุปกรณ์ได้สูงสุดจำนวน $2^7 = 128$ ตัว ในที่นี้จะให้

address 0	แทน	all slave
address 1-30	แทน	slave
address 31	แทน	master1(PC)
address 32	แทน	master2

5.3 สรุปผลการทดลอง


จากการทดลองได้สร้างตัวควบคุม (Controller) ขึ้น 1 ตัว และตัวอุปกรณ์ที่ใช้ควบคุมการเปิด-ปิด (DTE) 2 ตัว และการ์ดที่ใช้เป็นตัวควบคุมบนเครื่อง PC 1 ตัว

จากการนำเอาตัวควบคุม และตัวอุปกรณ์ที่ใช้ควบคุมการเปิด-ปิด (DTE) มาต่อเข้าด้วยกัน โดยการโปรแกรมให้ อุปกรณ์ที่ใช้ควบคุมการเปิด-ปิด (DTE) ตัวแรก แทนอุปกรณ์ 1 หมายเลข และอีกตัวหนึ่งแทนอุปกรณ์อีก 29 หมายเลข รวมเป็น 30 หมายเลข พบว่าสามารถตรวจสอบสถานะ และการทำการเปิด-ปิด อุปกรณ์ได้ด้วยการตอบสนองที่เร็วพอสมควร และได้ทดลองต่ออุปกรณ์ปลายทาง 2 ตัวเข้าด้วยกัน คือ ตัวควบคุม และ อุปกรณ์ที่ใช้ควบคุมการเปิด-ปิด (DTE) โดยใช้สายโทรศัพท์ความยาว 100 เมตรพบว่าสามารถส่งข้อมูลถึงกันได้ถูกต้อง

ในการต่อการ์ดบน PC อุปกรณ์ที่ใช้ควบคุมการเปิด-ปิด (DTE) ก็สามารถควบคุมอุปกรณ์และตรวจสอบสถานะได้เช่นกัน




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Title	DCE (CONTROLLER)
Size Document Number	A
REV	
Date: September 30, 1992	Sheet of

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Title	DTE CSWITCH
Size Document Number	A
REV	
Date: September 30, 1992	Sheet of

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ 79 ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;*****
;***** PROGRAM FOR CONTROLLER (C1.ASM) *****
;*****

```

```

tar      equ  37h
flag     equ  00h
flags    equ  01h
add_con  equ  02h
state    equ  30h
addr     equ  31h
b_addr   equ  32h
key      equ  33h
cursor   equ  34h
status   equ  35h
zero     equ  00h
one      equ  01h
left     equ  0ah
right    equ  0bh
down     equ  0ch
up       equ  0dh
address  equ  0eh
clear    equ  0fh

```

```
org 0000h
```

```
clr flags
```

```
mov scon,#0c0h      ;set scon mode 3
```

```
mov tmod,#20h
```

```
mov th1,#0fdh      ;set baud rate = 9600
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

setb tr1

mov state,#01h

mov cursor,#01h

mov addr,#01h

mov b_addr,#01h

acall init_lcd

acall show_dat

mov a,#40h

acall goto

main:  clr add_con
      acall poll
      mov a,state
      cjne a,#01h,change
      jb add_con,change
      acall show_dat
change: acall keydown
      acall delaya
      sjmp main

;-----
; routine polling
;-----

poll:  mov r2,#20h           ;the amount of polled DTE = 32
poll2: setb tb8             ;set 9th bit for target address

      setb p3.7

      mov a,r2              ;target address

s1:    mov tar,a           ;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    acall sdata          ;send target address <1>

    acall delay

    clr tb8             ;clear 9th bit

s2:   mov a,#0ffh       ;master address

    acall sdata        ;send source address <2>

    acall delay

    jb flags,writel    ;Have data to send ?

s3:   mov a,#0fh       ;read command = #0fh or status to

    mov r0,a

    acall sdata        ;send read command <3>

r00:  setb ren         ;set recieve enable

    clr p3.7

r01:  acall rcdatal    ;master address <1>

r02:  lcall rcdatal   ;slave address <2>

r03:  acall rcdatal   ;command <3>

r04:  mov a,#40h

    add a,tar

    mov r0,a

    lcall rcdatal    ;read status <4>

    mov @r0,a        ;store status

    acall delay

    djnz r2,poll2

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ret

write1: mov a,tar
        cjne a,addr,s3          ;it's queue ?
        mov r0,#0f0h
        mov a,r0
        acall sdata
        acall delay

        mov a,status          ;send status
        acall sdata
        clr flags
        sjmp r00              ;go back to recieve

sdata:  mov sbuf,a
        jnb ti,#
        clr ti
        ret

rcdata: mov r1,#04h
rcdata1: mov r3,#0c4h
rcdata2: jb ri,normal
        djnz r3,rcdata2
        djnz r1,rcdata1
        mov a,r2
        cjne a,addr,oh
        acall discon
        setb add_con
        sjmp oh

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
normal:  clr ri
          mov a,sbuf
oh:      ret
```

```
;-----
;          subroutine display 'disconnect'
;-----
```

```
discon:  push acc
          mov a,#40h
          acall goto
          mov a,#58h
          acall putch
          acall putch
          acall putch
          acall putch
          acall putch
          acall putch
          acall putch
          acall putch
          acall putch
          pop acc
          ret
```

```
;-----
;          subroutine KEYDOWN
;          for check any key(s) down
;-----
```

```
keydown: mov a,#00h
          mov r0,#00h      ;clr r0
          mov a,#0c3h
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    anl a,p3

    orl a,#3ch

    mov p3,a

setb pl.0

    clr pl.3                ;out 0 to pl for scan row0
    mov r0,p3              ;input all key to r0
    mov a,r0               ;store all key to A
    orl a,#0c3h           ;to 11XXXX11
    cpl a                  ;A = FFh if all keys up ;now 00h
    jnz have              ;if any key(s) down to have for ret,

setb pl.3

    clr pl.2                ;out 0 to pl for scan row1
    mov r0,p3              ;input all key to r0
    mov a,r0               ;store all key to A
    orl a,#0c3h           ;to 11XXXX11
    cpl a                  ;A = FFh if all keys up ;now 00h
    jnz have              ;if any key(s) down to have for ret,

setb pl.2

    clr pl.1                ;out 0 to pl for scan row2
    mov r0,p3              ;input all key to r0
    mov a,r0               ;store all key to A
    orl a,#0c3h           ;to 11XXXX11
    cpl a                  ;A = FFh if all keys up ;now 00h
    jnz have              ;if any key(s) down to have for ret,

setb pl.1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

clr pl.0          ;out 0 to pl for scan row3
mov r0,p3        ;input all key to r0
mov a,r0         ;store all key to A
orl a,#0c3h     ;to 11XXXX11
cpl a           ;A = FFh if all keys up ;now 00h

have:   jnz have3
        ret

have3:  acall convert
        acall vendit
        ret

vendit: mov r3,key
        cjne r3,#zero,ones
        acall d_0_1 ;key 0
        ret

ones:   cjne r3,#one,lefts
        acall d_0_1 ;key 1
        ret

lefts:  cjne r3,#left,rights
        mov a,state ;10th key is left key
        cjne a,#01h,left1 ;if state = 1
        mov a,cursor
        cjne a,#01h,left2 ;if cursor = 1
        mov a,#47h
        acall goto
        mov cursor,#08h

left1:  ret

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ-86ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

left2:  mov a,cursor
        dec a                ; update cursor
        mov cursor,a        ;
        add a,#3fh          ;
        acall goto          ; move cursor
        ret

rights:  cjne r3,#right,downs
        mov a,state         ;11st key is right key
        cjne a,#01h,right1  ;if state = 1
        mov a,cursor
        cjne a,#08h,right2  ;if cursor = 8
        mov a,#40h
        acall goto
        mov cursor,#01

right1:  ret
right2:  inc cursor         ;update cursor
        mov a,cursor
        add a,#3fh
        acall goto
        ret

downs:  cjne r3,#down,ups   ;12nd key is dec key
        mov a,state
        cjne a,#01h,ok     ;if state = 1
        mov r7,addr
        cjne r7,#01,tt1
        mov addr,#32
        sjmp tt2

```

```

tt1:   dec addr           ;r7 store current address that
tt2:   acall show_dat    ;display to LCD
ok:    ret

ups:   cjne r3,#up,addr  ;13nd key is inc key

       mov a,state
       cjne a,#01h,ok1

       mov r7,addr
       cjne r7,#32,tt3

       mov addr,#01
       sjmp tt4

tt3:   inc addr         ;addr store current address that
tt4:   acall show_dat    ;display to LCD
ok1:   ret

addr:  cjne r3,#address,clears ;if key = #address (14th)
       mov state,#02h
       mov a,#00h
       acall goto
       ret

clears: cjne r3,#clear,digit ;if key = #clear (15th)
        mov a,state
        cjne a,#01h,clean
        mov addr,b_addr    ;load back-up addr.
        mov a,addr
        acall show_dat
        mov state,#01h

clean:  ret

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

digit:  mov a,state
        cjne a,#03h,dig1      ;if state = 3

dig0:   mov a,key
        add a,#30h
        acall putch
        mov a,addr
        add a,key
        clr c
        mov addr,a           ;new addr. value
        add a,#0d0h         ;if old a >= 20h, then carry = 1
        jnc d01
        mov state,#02h
        mov a,#00h
        acall goto
        ret

d01:    mov state,#01h
        acall show_dat
        ret

dig1:   cjne a,#02h,dig2

dig11:  mov a,key             ;first digit of new address
        add a,#30h
        acall putch
        mov b_addr,addr

        mov a,key            ;
        mov b,#0ah           ;change decimal to hex
        mul ab                ;a*b -> a (low) , b (high)
        mov addr,a           ;
        mov state,#03h

dig2:   ret

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

d_0_1:  mov a,state
        cjne a,#01h,d_stat1    ;if state = 1
        mov a,key
        add a,#30h             ;a = '0' or '1'
        acall putch            ;put new status bit
        mov a,cursor
        cjne a,#8,d01_2       ;if cursor = 8
        mov cursor,#0         ;cursor = 0
d01_2:  inc cursor              ;update cursor
        mov a,cursor
        add a,#3fh
        acall goto             ;mov cursor to new location
        mov a,key
        cjne a,#00h,d1
        mov r1,#11111101b
        acall find_a           ;return status to R2
        anl a,r2               ;R2 contains status of default addr.
        sjmp write
d1:     mov r1,#00000010b
        acall find_a           ;return status to R2
        orl a,r2
write:  mov @r0,a               ;update status in memory
        mov status,a          ;store status in temp memory(name
        setb flags
        ret
d_stat1: cjne a,#02h,dig0      ;if state = 2
        sjmp dig1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

find_a:  mov a,addr
         add a,#40h           ;add with base in memory
         mov r0,a
         mov a,@r0
         mov r2,a             ;status value of default addr.
         mov a,r1             ;R1 = 00000001 or 11111110
         mov r4,cursor        ;cursor is a count value to rotate
rotate:  rr a                 ;rotate R1 for update display
         djnz r4,rotate
         ret
;-----
;          subroutine CONVERT
;  for convert key to numberkey 0-F and check for multikey down
;-----
convert: clr a
         clr flag             ;assume that key hit is valid
         mov b,#0f7h          ;out 0 to pl on row0 : origin row
         mov r0,#00h          ;clear r0 for in-output
         mov r2,#00h          ;clear r2 : maximum = 4
         mov r3,#00h          ;clear r3 : for store number of mult

row:     mov a,b               ;check each row
         anl a,#0fh
         mov r1,a
         mov r0,pl            ;in port1 for change low byte
         push 0e0h            ; -
         mov a,r0              ; !

```

```

    anl a,#0f0h          ; > and r0,0f0h
    orl a,r1             ; > or r0,r1
    mov r0,a            ; !
    pop 0e0h            ; -

    mov p1,r0           ;out 0 to port1 for check each row
    mov a,#0c3h
    anl a,p3
    orl a,#03ch
    mov p3,a            ;out XX1111XX to port3 as input
    mov r1,p3           ;input port 3 to r1
    mov a,r1
    orl a,#0c3h         ;to 11XXXX11
    mov r1,a            ;keydown in r1
nohave: cjne r1,#0ffh,have1 ;if have key down to zero for check
    mov a,b
    rr a                ;shift 1 bit for next row
    mov b,a
    inc r2              ;count number of row
    cjne r2,#04h,row   ;check untill number of row = 4
    sjmp check         ;go to check multikeys down ?

have1:  mov r4,b        ;r4 store row that have keydown
zeros:  cjne r1,#0fbh,one0
    mov r5,#00h        ;A = 00
    inc r3              ;count multikey down
    sjmp check

one0:   cjne r1,#0f7h,two0

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ-92ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

mov r5,#01h          ;A = 01
inc r3               ;count multikey down
sjmp check

two0:  cjne r1,#0efh,three0

mov r5,#02h          ;A = 02
inc r3               ;count multikey down
sjmp check

three0:  mov r5,#03h          ;A = 03
inc r3               ;count multikey down

loop:  inc r2               ;count number of row
mov a,b
rr a                 ;shift 1 bit for next row
mov b,a
cjne r2,#04h,row     ;check untill number of row = 4
check:  cjne r3,#01h,bad1   ;if have multikey -> bad
sjmp good
bad1:  ljmp bad
good:  cjne r4,#0f7h,row1   ;if not row0 -> go row1
cjne r5,#00h,xy10    ;if not column0
mov key,#07h         ;number of key = 7
sjmp back2
xy10:  cjne r5,#01h,xy20    ;if not column1
mov key,#08h         ;number of key = 8
sjmp back2
xy20:  cjne r5,#02h,xy30    ;if not column2
mov key,#09h         ;number of key = 9
sjmp back2
xy30:  mov key,#0fh         ;number of key = f
sjmp back2

```

```

row1:  cjne r4,#0fbh,row2  ;if not row1 -> go row2
        cjne r5,#00h,xy11  ;if not column0
        mov key,#04h        ;number of key = 4
        sjmp back2

xy11:  cjne r5,#01h,xy21  ;if not column1
        mov key,#05h        ;number of key = 5
        sjmp back2

xy21:  cjne r5,#02h,xy31  ;if not column2
        mov key,#06h        ;number of key = 6
        sjmp back2

xy31:  mov key,#0eh        ;number of key = e
        sjmp back2

row2:  cjne r4,#0fdh,row3  ;if not row2 -> go row3
        cjne r5,#00h,xy12  ;if not column0
        mov key,#01h        ;number of key = 1
        sjmp back2

xy12:  cjne r5,#01h,xy22  ;if not column1
        mov key,#02h        ;number of key = 2
        sjmp back2

xy22:  cjne r5,#02h,xy32  ;if not column2
        mov key,#03h        ;number of key = 3
        sjmp back2

xy32:  mov key,#0dh        ;number of key = d
        sjmp back2

row3:  cjne r5,#00h,xy13  ;if not column0
        mov key,#00h        ;number of key = 0
        sjmp back2

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

xy13:  cjne r5,#01h,xy23    ;if not column1
        mov key,#0ah        ;number of key = a
        sjmp back2

xy23:  cjne r5,#02h,xy33    ;if not column2
        mov key,#0bh        ;number of key = b
        sjmp back2

xy33:  mov key,#0ch         ;number of key = c
        sjmp back2

bad:   setb flag

back2: ret

```

```

;-----
;           subroutine delay
;-----

```

```

delaya: mov r4,#0ffh
delaya1: mov r5,#60h
delaya2: nop
        nop
        nop
        nop
        nop
        djnz r5,delaya2
        djnz r4,delaya1
        ret

```

```

;-----
;           subroutine inc_dec
;-----

```

```

show_dat:mov a,#00h

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

acall goto

acall show_add

mov a,addr

add a,#40h          ;real address on RAM

mov r0,a

mov a,@r0          ;store data in address 60+r7 to a

push 0e0h

mov a,#40h          ;shift cursor to position address 40

acall goto

pop 0e0h

mov r6,#00h        ;count bits for shifting

data:  rlc a

       jc hight

low:   push 0e0h

       mov a,#30h          ;ascii 0 equal 30h

       acall putch        ;display 0 to LCD

       pop 0e0h

       inc r6

       cjne r6,#08h,data  ;shift bit until r6 = 8

       sjmp ready

hight: push 0e0h

       mov a,#31h          ;ascii 1 equal 31h

       acall putch        ;display 1 to LCD

       pop 0e0h

       inc r6

       cjne r6,#08h,data  ;shift bit until r6 = 8

       ;mov a,#47h

       ;acall goto

ready: mov a,cursor

```

```

add a,#3fh

acall goto          ;move cursor to default position

ret

```

```

;-----
;
;          subroutine show_add
;-----

```

```

show_add:mov a,addr

acall h_to_d

swap a              ;high byte

anl a,#0fh

acall ascii

acall putch        ;display high byte

mov a,addr         ;low byte

acall h_to_d

anl a,#0fh

acall ascii

acall putch        ;display low byte

ret

```

```

;----- routine for change hex address to dec for show_add ---

```

```

h_to_d: mov b,#0ah

div ab             ;a/b -> a(result) ,b(remainder)

swap a

add a,b

ret

```

```

;-----
epulse:          nop

```

```

nop
setb pl.6                ;EN_pulse
nop
nop
nop
nop
nop
nop
clr pl.6
nop
nop
ret
;-----
clrscr:
push acc
clr pl.4
clr pl.5
mov a,#01h                ;function clearscreen
movx @dptr,a
acall epulse
delay0:
mov r2,#0ffh
delay2:
mov r3,#01h
delay3:
nop
djmpz r3,delay3
djmpz r2,delay2
pop acc
ret
home:
push acc
clr pl.4

```

```

        clr pi.5
        mov a,#2                ;function return home
        movx @dptr,a
        acall epulse
        acall delay
        pop acc
        ret

show_cur:    push acc
            clr pi.4
            clr pi.5
            mov a,#0eh
            movx @dptr,a
            acall epulse
            pop acc
            ret

hide_cur:   push acc
            mov a,#11h
            acall goto
            pop acc
            ret

goto:      clr pi.4
            clr pi.5
            push acc
            orl a,#80h        ;function set DD RAM addr
            movx @dptr,a
            acall delay      ;

```

```

        acall epulse
        acall delay          ;
        acall delay
        pop acc
        ret

putch:   setb pl.4

        clr pl.5

        movx @dptr,a
        acall epulse
        acall delay
        ret

delay:   mov r0,#030h
delay1:  djnz r0,delay1
        ret

ascii:  inc a
        movc a,@a+pc
        ret

        db 30h              ;0
        db 31h              ;1
        db 32h              ;2
        db 33h              ;3
        db 34h              ;4
        db 35h              ;5
        db 36h              ;6
        db 37h              ;7
        db 38h              ;8

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

db 39h          ;9
db 41h          ;a
db 42h          ;b
db 43h          ;c
db 44h          ;d
db 45h          ;e
db 46h          ;f

```

```

;-----
init_lcd:      mov r0,#70                ;wait more than 15 ms
point0:       mov r1,#0ffh
point1:       djnz r1,point1
              djnz r0,point0
              clr pl.4                ;RS=0
              clr pl.5                ;R/W=0
              mov a,#3ch
              movx @dptr,a
              acall epulse

              mov r0,#20              ;wait more than 4 ms
point3:       mov r1,#0ffh
point4:       djnz r1,point4
              djnz r0,point3
              mov a,#3ch
              movx @dptr,a
              acall epulse

              mov r0,#120             ;wait more than 0.1 ms

```

```

point2:      djnz r0,point2

              mov a,#3ch

              movx @dptr,a

              acall epulse

              acall delayb

              mov a,#3ch                ;function set

              movx @dptr,a

              acall epulse

              acall delayb

              mov a,#8                  ;display OFF

              movx @dptr,a

              acall epulse

              acall delayb

              mov a,#0eh                ;display ON

              movx @dptr,a

              acall epulse

              acall delayb

              mov a,#6                  ;entry mode set

              movx @dptr,a

              acall epulse

              acall delayb

              mov a,#01

              movx @dptr,a

              acall epulse

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ-102-ษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
acall delayb
```

```
ret
```

```
-----  
disp_ON:    mov a,#0eh  
            movx @dptr,a  
            acall epulse  
            ret
```

```
-----  
;          delayb  
-----
```

```
delayb:    mov r0,#30          ;wait more than 15 ms  
point00:   mov r1,#0ffh  
point01:   djnz r1,point01  
            djnz r0,point00  
            ret  
end
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;*****
;***** PROGRAM FOR DTE (DTE.ASM) *****
;*****

```

```

    status equ 40h
    address equ 41h
    command equ 42h

    org 0000

    clr p3.5 ;enable ship interface
    clr tb8
    mov status,#00h ;store output status
    mov a,status
    movx @dptr,a ;output to LED
    mov scon,#0F0h ;set scon mode 3, ren, sm2
    mov tmod,#20h
    mov th1,#0fdh ;set baud rate = 9600
    setb tr1
    mov ie,#90h ;enable serial port inter
    clr p3.4 ;enable to read dipswitch
    mov a,p1 ;read address dte
    cpl a
    mov address,a
    setb p3.4

main:    sjmp getkey

```

```

;-----
; routine polling-detection
;-----

```

```

    org 23h

r01:    acall rcdata ;slave address <1>

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ+105+เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

mov r3,a                ;store target address in R3
clr sm2

r02:  acall rcdata      ;recieve master address <2>
mov r4,a                ;store master address in R4

r03:  acall rcdata      ;read command <3>
mov command,a          ;store command in R5

cjne a,#0fh,writel

s00:  setb p3.5

s1:   mov a,r4          ;master address
acall sdata            ;send target address <1>
acall delay

s2:   mov a,#0ffh      ;slave address
acall sdata            ;send source address <2>
acall delay

s3:   mov a,command    ;send command
acall sdata
acall delay

mov a,status           ;read status

s32:  acall sdata      ;send status <3>

clr p3.5

ret_in: setb sm2

reti

```

```
writel: mov a,command
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

mov r3,a                ;store target address in R3
clr sm2

r02:  acall r0data      ;recieve master address <2>
mov r4,a                ;store master address in R4

r03:  acall r0data      ;read command <3>
mov command,a          ;store command in R5

cjne a,#0fh,writel

s00:  setb p3.5
s1:   mov a,r4          ;master address
acall sdata            ;send target address <1>
acall delay

s2:   mov a,#0ffh      ;slave address
acall sdata            ;send source address <2>
acall delay

s3:   mov a,command    ;send command
acall sdata
acall delay

mov a,status          ;read status

s32:  acall sdata      ;send status <3>
clr p3.5

ret_in: setb sm2
reti

```

```
writel: mov a,command
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

cjne a,#0f0h,s00

acall rcddata

mov status,a

movx @dptr,a

sjmp s00

```

```

rcdata: jnb ri,$

clr ri

mov a,sbuf

ret

```

```

sdata: mov sbuf,a

jnb ti,$

clr ti

ret

```

```

delay: mov r6,#050h

delay1: djnz r6,delay1

ret

```

```

bounce equ 14h

next equ 32h

newkey equ 70h

flag equ 00h

getkey: mov pi,#0ffh ;set port 1 as input

scan: acall keydown ;keydown look for any key down

jz scan ;if a=0 then no key down

acall convert ;convert return flag set if val

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

jbc flag,scan      ;if flag = 1 (invalid) goto scan
mov newkey,a       ;store key
mov a,#bounce      ;
acall softime      ;wait for 20 ms
acall keydown      ;see if a key is still down
jz scan            ;if not down then must scan key
acall convert       ;see if key is still valid
jbc flag,scan      ;if flag = 1 (invalid) goto scan
cjne a,newkey,scan ;check for equal
acall vendit       ;call for display
wait: acall keydown ;now wait for all keydown to go
      jnz wait      ;wait untill a = 0 , key all up
      mov a,#next   ;wait 50d ms and see if all still
      acall softime
      acall keydown ;continue untill keys are up
      jnz wait      ;loop untill keys up for 50d ms
      sjmp scan     ;get next key

```

```

;-----
; procedure keydown
;-----

```

```

keydown: mov a,p1      ;get state of p1 keys to r0
          cpl a         ;a = ffh if all keys up
          ret           ;if A not 00 then at least one

```

```

;-----
; procedure convert
;-----

```

```

convert: clr flag

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        clr a
        mov r3,#00h
        mov r1,pl
zero:   cjne r1,#0feh,one
        mov a,#0feh
        inc r3
one:    cjne r1,#0fdh,two
        mov a,#0fdh
        inc r3
two:    cjne r1,#0fbh,three
        mov a,#0fbh
        inc r3
three:  cjne r1,#0f7h,four
        mov a,#0f7h
        inc r3
four:   cjne r1,#0efh,five
        mov a,#0efh
        inc r3
five:   cjne r1,#0dfh,six
        mov a,#0dfh
        inc r3
six:    cjne r1,#0bfh,seven
        mov a,#0bfh
        inc r3
seven:  cjne r1,#07fh,check
        mov a,#07fh
        inc r3
check:  cjne r3,#01h,bad
good:   ret

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

had:   setb flag
       ret

;-----
; procedure softime
;-----

softime: push 07h
        push acc
        orl a,b
        ;
        cjne a,#00h,ok
        pop acc
        sjmp done
ok:     pop acc
timer:  mov r7,#0ech
onemil: nop
        nop
        ;
        nop
        nop
        d jnz r7,onemil
        nop
        d jnz acc,timer
        cjne a,b,bdown
        sjmp done
bdown:  dec b
        sjmp timer
done:   pop 07h
        ret

```

```
-----  
; procedure vendit  
-----
```

```
vendit:  cpl a                ;only one bit of A is 1, others  
        mov r6,a            ;copy A to R6  
        anl a,status        ;A = 00h, if that bit (old state)  
        cjne a,00h,off  
        mov a,r6  
        orl a,status        ;set LED bit OFF to ON  
        sjmp new_st  
off:    mov a,r6  
        cpl a                ;only one bit of A is 0  
        anl a,status        ;set LED bit ON to OFF  
new_st: mov status,a        ;mov r7,a ;save LED status in  
        movx @dptr,a        ;out new status to LED  
        ret  
        end
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;*****
;***** PROGRAM FOR CARD ON PC (CARD.ASM) *****
;*****

```

```

flag      equ      00h
flags     equ      01h
wr_stat   equ      30h
addr      equ      31h
tar       equ      32h
status    equ      33h
command   equ      34h
addr2     equ      35h

```

```

org 0000h
ajmp start

```

```

org 0003h

```

```

clr p3.7      ;recieve command and addr
mov a,p1      ;from pc
setb p3.7

```

```

jb flag,write_in1      ;2nd byte of write comm.

```

```

mov 21h,a

```

```

jb 0fh,discon      ;command check disconnect

```

```

jb 0eh,write_in      ;write command

```

```

anl a,#1fh

```

```

w_send:      add a,#60h      ;read status from memory

```

```

mov r0,a

```

```

mov a,@r0

```

```

send:      mov p1,a      ;send status of each dte

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 -113-
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        clr p3.5

        setb p3.5

        reti

discon:    anl a,#03h

           add a,#26h

           mov r1,a

           mov a,@r1

           sjmp send

write_in:  anl a,#1fh

           mov addr,a

           setb flag

           sjmp w_send

write_in1: mov wr_stat,a           ;keep status that be write

           clr flag

           setb flags

           inc a

           sjmp send

start:    clr flag

           clr flags

           mov scon,#0c0h           ;set scon mode 3

           mov tmod,#20h

           mov th1,#0fdh           ;set baud rate = 9600

           setb tr1

           clr ri

che_mast: mov r0,#04h

che_mast1: mov r1,#0c4h

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

che_mast2:    jb ri,slave
              djnz r1,che_mast2
              djnz r0,che_mast1

```

```

main:        setb ex0
              clr it0
              setb ea

```

```

set_in:      acall poll
              acall wait
              acall wait
              sjmp set_in

```

```

slave:      clr ri
              clr rb8
              jnb rb8,$
              mov a,sbuf
              cjne a,#31,slave
              clr ri
              jnb ri,$
              clr ri
              jnb ri,$

              clr ri
              mov a,#00h
              acall sdata
              acall delay
              mov a,#31h
              acall sbuf
              acall delay
              mov a,#81h

```

```
acall sdata
```

```
acall delay
```

```
sjmp main
```

```
-----  
; routine polling  
-----
```

```
poll: mov r2,#1eh ;the amount of polled DTE = 32
```

```
poll2: setb tb8 ;set 9th bit for target address
```

```
setb p3.6
```

```
mov a,r2 ;target address
```

```
si: mov tar,a ;
```

```
acall sdata ;send target address <1>
```

```
acall delay
```

```
clr tb8 ;clear 9th bit
```

```
s2: mov a,#0fh ;master address
```

```
acall sdata ;send source address <2>
```

```
acall delay
```

```
jb flags,writel ;Have data to send ?
```

```
s3: mov a,#0fh ;read command = #0fh or status to
```

```
mov r0,a
```

```
acall sdata ;send read command <3>
```

```
r00: setb ren ;set recieve enable
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        clr p3.6
r01:    acall rcdata          ;master address    <1>

r02:    lcall rcdata        ;slave address    <2>

r03:    acall rcdata        ;command        <3>

r04:    mov a,#60h
        add a,tar
        mov r0,a
        lcall rcdata        ;read status      <4>
        mov @r0,a          ;store status
        acall delay
        djnz r2,poll2

disc:   mov a,25h
        rrc a
        mov 29h,a
        mov a,24h
        rrc a
        mov 28h,a
        mov a,23h
        rrc a
        mov 27h,a
        mov a,22h
        rrc a
        mov 26h,a
        acall to_write
        ret

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

writel:  mov a,tar
         cjne a,addr,s3          ;it's queue ?
         mov r0,#0f0h
         mov a,r0
         acall sdata
         acall delay

         mov a,wr_stat          ;send status
         acall sdata
         clr flags
         sjmp r00              ;go back to recieve

sdata:   mov sbuf,a
         jnb ti,$
         clr ti
         ret

rcdata:  mov a,r2
         mov b,#08h
         div ab
         add a,#22h
         mov r1,a
         inc b

         mov r4,#04h

rcdata1: mov r3,#0c4h

rcdata2: jb ri,normal
         djnz r3,rcdata2
         djnz r4,rcdata1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 - 118 -
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        mov a,#7fh
shift1:  rl a
        djnz b,shift1
        anl a,@r1
        mov @r1,a
        sjmp oh

normal:  mov a,#80h
shift2:  rl a
        djnz b,shift2
        orl a,@r1
        mov @r1,a
        clr ri
        mov a,sbuf
oh:      ret

delay:   mov r0,#02ah
delay1:  djnz r0,delay1
        ret

wait:    mov r0,#0ffh
wait1:   mov r1,#0ffh
wait2:   djnz r1,wait2
        djnz r0,wait1
        ret

to_write: setb tb8
        setb p3.6
        mov a,#32h                ;dce addr.

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 -119-
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

:   acall sdata
    acall delay
    clr tb8
    mov a,#31h
    acall sdata
    acall delay
    mov a,#35h
    acall sdata
    acall delay
    clr p3.6

    setb ren
    mov r4,#04h
loop1: mov r3,#0c4h
loop2: jb ri,out
       djnz r3,loop2
       djnz r4,loop1
       ret
out:   jnb ri,$
       clr ri
       jnb ri,$
       mov a,sbuf
       mov command,a
       clr ri
       jnb ri,$
       mov a,sbuf
       mov addr2,a           ;address for read/write
       clr ri
       mov a,command

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    cjne a,#0f0h,read      ;write command
    jnb ri,$
    mov a,sbuf            ;status for writing
    clr ri
    mov status,a

pp2:   setb tb8           ;set 9th bit for target address
       setb p3.6
       mov a,addr2       ;target address
ss1:   acall sdata       ;send target address <1>
       acall delay
       clr tb8          ;clear 9th bit
ss2:   mov a,#31h        ;master address
       acall sdata       ;send source address <2>
       acall delay
ss3:   mov a,#0f0h       ;write command
       acall sdata       ;send read command <3>
       acall delay
ss4:   mov a,status      ;status for writing
       acall sdata
       acall delay

rr0:   setb ren          ;set recieve enable
       clr p3.6
rr1:   acall rcddata     ;master address <1>
rr2:   lcall rcddata     ;slave address <2>
rr3:   acall rcddata     ;command <3>
rr4:   mov a,#60h
       add a,addr2

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

mov r0,a
lcall rcdata          ;read status    <4>
mov @r0,a             ;store status
acall delay

read:  setb p3.6
       mov a,#60h
       add a,addr2
       mov r0,a
       mov a,@r0
       mov sbuf,a      ;send status to dce (read)
       acall sdata
       acall delay
       clr p3.6
       ret
       end

```





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

/*****
***** PROGRAM FOR PC *****/
*****/

```

```

#include<dos.h>
#include<stdio.h>
#include <time.h>
#include<conio.h>

```

```

int  addr=1 , flag=0 , cursor=1;
char ch ;
unsigned char command , status[32] , temp_stat;
unsigned char b;
int  xx , yy ;
unsigned char connect[2][4];

```

```

main()
{
    unsigned char discon0;
    int i,v,h;
    clrscr();
    slide();
    poll();

    for(i=1;i<=30;i++)
    {
        if((i % 8) == 1)
        {
            discon0 = connect[0][(i-1)/8];

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    b = 1;
}

    else
    b = b << 1;

        if((discon0 & b) != 0)
display(i);

        else
        {
v = (i/17)*40 + 1 ;
h = (i%17) + (i/17) ;
gotoxy(v,h);
printf("%2d  XXXXXXXX",i);
        }
}
for(;;)
{
    poll();
    delay(200);
    check_key();
}
}

poll()
{
    unsigned char data_out , discon0,discon1 , temp ,temp_w;
    int k , h , v , l ;
    register unsigned char b = 1;

    for(k=0;k<=3;k++)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

{
    data_out = 128 + k;
    outportb(535,data_out);
    delay(1);
    connect[1][k] = inportb(535);
}
for(k=1;k<=30;k++)
{
    if((k % 8) == 1)
{
    discon0 = connect[0][(k-1)/8];
    discon1 = connect[1][(k-1)/8];
    b = 1;
}
    else
    b = b << 1;
if((discon1 & b) != 0)
{
    if(flag==1 && k==addr)
        command = 64;
    else
        command = 32;
    data_out = command + k;
    outportb(535,data_out);
    delay(1);
    temp = inportb(535);
    if(temp != status[k])
    {

```

```

    outportb(535,data_out);

    delay(1);

    temp = inportb(535);
}

if(temp != status[k])
{
    status[k] = temp;

    display(k);
}

if(command==64)
{
    outportb(535,temp_stat);
    delay(1);
    temp_w = inportb(535);
    flag = 0;
}
}

else if((discon0 & b) != 0)
{
    v = (k/17)*40 + 1 ;
    h = (k%17) + (k/17) ;
    gotoxy(v,h);
    printf("%2d   XXXXXXXX",k);
}
}

for(l=0;l<4;l++)
    connect[0][l] = connect[l][l];

gotoxy(xx,yy);
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อศ.127-ษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

check_key()
{
    while(kbhit()),
    {
        ch = getch();
        switch(ch)
{ case '0': zero(); break;
  case '1': one(); break;
  case 75:
    {
        if(cursor==1)
cursor = 8;
        else
cursor=cursor-1;
        slide();
        break;
    }
  case 77:
    {
        if(cursor==8)
cursor = 1;
        else
cursor=cursor+1;
        slide();
        break;
    }
  case 80: down(); break;
  case 72: up();
}
}

```

```

    }
}

up()
{
    int x , y ;

    if(addr==1)

        addr = 30;

    else

        addr = addr - 1;

    slide();
}

down()
{
    if(addr==30)

        addr = 1;

    else

        addr = addr + 1;

    slide();
}

slide()
{
    xx = (addr/17)*40 + 5 + cursor;
    yy = (addr%17) + (addr/17) ;

    gotoxy(xx,yy);
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ 129 วิชาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

zero()
{
    int i;
    unsigned char and_zero = 128;

    putchar('0');
    temp_stat = status[addr];
    for(i=1; i < cursor; i++)
        and_zero = and_zero >> 1;
    if(cursor==8)
        cursor = 1;
    else
        cursor = cursor + 1;
    slide();
    and_zero = ~(and_zero);
    temp_stat = (temp_stat & and_zero);
    flag = 1;
}

```

```

one()
{
    unsigned char or_one = 128;
    int j;

    putchar('1');
    temp_stat = status[addr];
    for(j=1; j < cursor; j++)
        or_one = or_one >> 1;
    if(cursor==8)

```

```

        cursor = 1;
    else
        cursor = cursor + 1;
    slide();
    temp_stat = (temp_stat | or_one);
    flag = 1;
}

```

```
display(posit)
```

```

int posit;
{
    int x , y , i ;
    register int a , b = 128 ;
    x = (posit/17)*40+1;
    y = (posit%17)+(posit/17);
    gotoxy(x,y);
    printf("%2d",posit);
    x = x + 5 ;
    gotoxy(x,y);
    a = status[posit];
    if(a&b)
        putchar('1');
    else
        putchar('0');
    for(i=1;i<=7;i++)
    {
        b = b >> 1;
        if(a&b)
            putchar('1');

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ 131 ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
else
    putchar('0');
}
}
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ-132-ษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คู่มือการใช้งาน

DTE (Data Terminal Equipment) - คืออุปกรณ์ที่ใช้ควบคุมอุปกรณ์โดยตรง 1 ตัว ประกอบด้วย 8 channels ซึ่งแทนด้วย LED 8 ดวง และมีสวิตช์ควบคุม 8 ตัว

โปรแกรมผู้ใช้ฮาร์ดแวร์ ROM - DTE.ASM(DTE_CHE.ASM)

- การใช้
1. ก่อนการเริ่มต้นจ่าย supply ให้วงจร คือ ก่อนการ RESET วงจรต้องเซต dip-switch เพื่อกำหนดหมายเลขของอุปกรณ์ก่อน เมื่อจ่ายไฟเลี้ยงวงจร หรือ RESET วงจรก็จะได้อุปกรณ์มีหมายเลขตามนั้น
 2. การ เปิด-ปิด อุปกรณ์ แทนด้วยหลอด LED 8 ดวงควบคุมได้โดยสวิตช์ 8 ตัว สามารถทำได้โดยการกดปุ่มสวิตช์ควบคุม ซึ่งทำงานแบบ TOGGLE คือ เมื่อกดปุ่ม หลอด LED จะเปลี่ยนสถานะเป็นตรงข้ามจากดับเป็นติดและจากติดเป็นดับ

CONTROLLER - คืออุปกรณ์ที่ใช้ตรวจสอบสถานะของ DTE ประกอบด้วย คีย์บอร์ดควบคุมแบบ 16 คีย์ และจอ LCD ในการแสดงผล

โปรแกรมที่ใช้ - C1.ASM

7	8	9	CLR
4	5	6	ADDR
1	2	3	INC
0	<<	>>	DEC

เมื่อเปิดเครื่อง ที่จอจะแสดงสถานะของอุปกรณ์ DTE หมายเลข 01 และ

CURSOR

01
00000000

การเปลี่ยนหมายเลขอุปกรณ์ DTE ที่ต้องการดูสถานะ ทำได้โดยการกดคีย์ 'INC' และ 'DEC' การเลื่อน CURCOR ทำได้โดยใช้คีย์ '<<' และ '>>' เพื่อเลื่อนไปทางซ้ายหรือทางขวา การเปลี่ยนสถานะของอุปกรณ์ที่อยู่ทำ ได้โดยการเลื่อน CURSOR ไปที่ตำแหน่งนั้น แล้วกดหมายเลข '1' หรือ '0' เพื่อเปิดหรือปิดอุปกรณ์นั้น เมื่อกดคีย์ '0' หรือ '1' แล้ว CURSOR จะเลื่อนไปทาง ขวา 1 ตำแหน่ง

CARD - คืออุปกรณ์ควบคุมที่ใช้เชื่อมต่อกับเครื่อง PC การตรวจสอบสถานะและการควบคุม การเปิด-ปิด สามารถทำได้โดยผ่านทางเครื่อง PC

โปรแกรมที่ใช้ สำหรับ CARD คือ CARD.ASM

สำหรับเครื่อง PC คือ PC.EXE (PC.C)

การใช้ เมื่อเปิดเครื่อง PC ที่มี CARD เสียอยู่และเชื่อมต่อกับระบบโครงข่ายควบคุม ชั้นแรกก็ต้อง RUN โปรแกรม PC.EXE จากนั้นที่จอภาพจะแสดงหมายเลขและสถานะของอุปกรณ์ DTE ทั้ง 30 ตัว ถ้าติดแสดงด้วย '1' ถ้าดับแสดงด้วย '0' และถ้าหากหมายเลขใดไม่ได้ต่ออยู่กับโครงข่าย ก็จะแสดงด้วยสถานะ 'XXXXXXXX' การควบคุมการ เปิด-ปิด ทำได้โดยใช้คีย์ลูกศรในการเลื่อน CURSOR และใช้คีย์ '0' หรือ '1' แทนการ ปิด-เปิด อุปกรณ์

กิตติกรรมประกาศ

ปริญญานิพนธ์นี้สำเร็จลุล่วงได้ เนื่องด้วยการอนุเคราะห์ให้คำปรึกษาที่ดีจาก
รศ.ดร. ชม กัมปาน อาจารย์ สมศักดิ์ มิตะถา และ อาจารย์ อันวา ศรีประโมง
จึงใคร่ขอขอบคุณท่านผู้ได้กล่าวนามมา ณ ที่นี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อค. 136 เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

บริษัท อีทีที จำกัด , "MCS-51 Microcontrollers".

Kerneth J. Ayala, "The 8051 Microcontroller Architecture Programming and Applications", West Publishing Company.

John Uffenbeck, "Microcomputers and Microprocessors", Pentice-Hall International Inc., 1985

ชารินทร์ ถาวรศาสนวงศ์ และ ทินกร ตึก, "การอินเทอร์เฟส IBM PC", สำนักพิมพ์ ฟิสิกส์เซ็นเตอร์การพิมพ์

Uyless D. Black, "Data Network", Prentice-Hall International Editions , 1989.

