



บันทึกเสียงระบบดิจิทัล

(DIGITAL AUDIO RECORDING AND SOUND EFFECT)



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมอิเล็กทรอนิกส์

สภามหาวิทยาลัยราชภัฏนครราชสีมา

ปีการศึกษา 2535

1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการ 032543



บันทึกเสียงระบบดิจิทัล
(DIGITAL AUDIO RECORDING AND SOUND EFFECT)



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิทยาศาสตรบัณฑิต
สาขาวิศวกรรมอิเล็กทรอนิกส์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2535

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการ
032543

ปริญญาโทชั้นปีการศึกษา 2535

เรื่อง บันทึกเสียงระบบดิจิทัล

ผู้จัดทำ

1. นายกิตติ ปันศิริ 32.1015
2. นายวรพล เก้าอุดม 32.1275

..... อาจารย์ที่ปรึกษา
(รศ.ดร. มนัส สังวรศิลป์)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บันทึกเสียงระบบดิจิทัล

(DIGITAL AUDIO RECORDING AND SOUND EFFECT)

นายกิตติ	ปั้นศิริ	32.1015
นายวรพล	เก๋อุดม	32.1276

อาจารย์ที่ปรึกษา

รศ.ดร.มนัส สังวรศิลป์

ปีการศึกษา 2535

บทคัดย่อ

วิทยานิพนธ์ฉบับนี้ เสนอการนำเอาสัญญาณเสียงแบบอะนาลอก อาจเป็นเสียงพูดหรือเสียงดนตรีมาเก็บบันทึกในระบบดิจิทัล โดยทำสัญญาณเสียงนั้นให้เป็นข้อมูลดิจิทัลก่อน โดยมีจุดประสงค์เพื่อศึกษาพัฒนาระบบบันทึกเสียงแบบดิจิทัล เนื่องจาก การบันทึกเสียงด้วยระบบอะนาลอกแบบเก่ามีตัวแปรที่ทำให้เกิดความไม่เที่ยงตรง เช่น ทั้งจากคุณสมบัติของแผ่นเสียงหรือเทป ผุนละออง การเห็นยวน้ำให้เกิดเรโซแนนซ์ และการเคลื่อนย้าย (ถือปี่) ข้อมูลก็ทำได้ไม่สะดวกเพราะต้องคำนึงถึงปัจจัยหลายอย่างซึ่งก่อให้เกิดความผิดเพี้ยนของสัญญาณได้มีใช้น้อย เมื่อเกิดสัญญาณรบกวนก็จะมีผลกระทบสัญญาณรบกวนนั้นรวมกับสัญญาณเดิมซึ่งแก้ไขยาก ส่วนระบบ CD ที่ใช้ในปัจจุบันก็เป็นการเปลี่ยนสัญญาณอะนาลอกเป็นข้อมูลดิจิทัลที่มีจำนวนข้อมูลมหาศาล แล้วนำไปบันทึกลงหน่วยความจำซึ่งเปลืองหน่วยความจำมาก ดังนั้นจึงหันมาวิเคราะห์พัฒนาระบบบันทึกเสียงระบบดิจิทัลแบบใหม่ ที่จะใช้ปริมาณหน่วยความจำลดลงได้หลายเท่าตัว การเคลื่อนย้าย (ถือปี่) ข้อมูลทำได้สะดวก และได้เสียงที่มีคุณภาพที่ดีเยี่ยมหรือดีกว่าระบบเดิม เพื่อนำไปพัฒนาและประยุกต์ใช้งานต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DIGITAL AUDIO RECORDING AND SOUND EFFECT

KITTI PANSIRI 32.1015

WORAPON KAOW-U-DOM 32.1276

ADVISER

Assoc.Prof. Dr.Manus Sangworasil

ABSTRACT

This report presents about analog to digital and digital to analog converter by use speech signal or musical signal. Analog signal is converted by deltamodulator and restore to diskette. Since mixing by analog mixer has some variable that nonpredictable i.e. dust, inductive resonant etc and difficult in copying. In CD system use too much memory that cause CD cassette expensive. So this project use deltamodulator witch use memory less than other method and can be developcd in other field.

บทคัดย่อภาษาไทย.....	ก
Abstract.....	ข
สารบัญ.....	ค
บทนำ.....	ง
Digital audio recording and sound effect.....	1
ขบวนการทางอะนาล็อก vs ดิจิตอล.....	2
หลักการเบื้องต้นของการสุ่มสัญญาณ.....	3
เทคนิคโอเวอร์แซมปลิง.....	9
การบันทึกเสียงระบบดิจิตอล.....	11
เคล็ดท่ามอดูเลชัน.....	12
CVSD.....	14
การทำงานของวงจร.....	23
การทดลองและผลการทดลอง.....	24
สรุปและวิจารณ์.....	24
กิตติกรรมประกาศ.....	25
ภาคผนวก.....	26
- วงจรของโครงการ	
- โปรแกรมคอมพิวเตอร์ ที่ใช้ตรวจสอบสัญญาณ	
- Motorola semiconductor technical data	
MC3417, MC3517, MC3418, MC3518	

หนังสืออ้างอิง

บทนำ

ปัจจุบัน คอมพิวเตอร์ได้เข้ามาเป็นส่วนหนึ่งของชีวิตประจำวันของเรา มากขึ้นเรื่อย ๆ ไม่ว่าในด้านการศึกษา ด้านธุรกิจ ด้านอุตสาหกรรม หรือแม้กระทั่งในเรื่องของศิลปะทางดนตรี ซึ่งในด้านการบันทึกเสียงที่ต้องการอารมณ์ทางศิลปะยังต้องการการบันทึกจากการเล่นจริง ๆ หรือจากคอนเสิร์ต หรือจากเครื่องดนตรีบางชนิดที่เป็นแบบอะนาล็อก และระบบ CD. ในปัจจุบันก็ต้องมีความหนาแน่นในการเก็บข้อมูลสูง เพราะต้องเก็บข้อมูลเป็นจำนวนมาก ซึ่งทำให้แผ่น CD. มีราคาค่อนข้างสูง

โครงการที่กลุ่มของกระผมจัดทำขึ้นนี้ เป็นการอินเตอร์เฟสระหว่างอุปกรณ์ภายนอกกับระบบไมโครคอมพิวเตอร์ของบริษัทไอบีเอ็ม และเครื่องซึ่งใช้แทนกันได้ (compatible) โดยอาศัยหลักการของการแปลงสัญญาณไฟฟ้าที่เป็น analog ให้เป็นสัญญาณ digital ที่คอมพิวเตอร์สามารถรับรู้ และนำไปประมวลผลได้ โดยใช้สัญญาณจากเครื่องดนตรีที่ให้สัญญาณ analog เป็น input และนำเอาข้อมูลในรูปของเลขฐานสองไปเก็บไว้ในแผ่น Diskette ได้ทั้งแบบแข็งและแบบอ่อน จากนั้นก็สามารถที่จะนำไปประมวลผลโดยการกรองความถี่ หรือการวิเคราะห์ ฟูเรียร์ เพื่อแปลงรูปร่างของสัญญาณ input ให้ได้ output ในรูปแบบต่างๆ (effect ion) ประโยชน์ที่สำคัญของโครงการนี้คือ ทำให้เราประยุกต์ใช้งาน microcomputer สำหรับงานควบคุมอุปกรณ์ภายนอกชนิดอื่นๆ ได้อีกมากมาย และ ลดปริมาณข้อมูลที่นำมาเก็บลงได้มาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DIGITAL AUDIO RECORDING AND SOUND EFFECT

การส่งสัญญาณต่อเนื่อง (อะนาลอก) ในรูปของสัญญาณไม่ต่อเนื่อง (ดิจิตอล) สามารถแก้ปัญหาสัญญาณรบกวน (noise) และความผิดเพี้ยน (distortion) ที่ยังไม่มีผู้ใดสามารถเอาชนะได้ในระบบอะนาลอก ซึ่งเทคนิคในการส่งสัญญาณต่อเนื่อง (อะนาลอก) ในรูปของสัญญาณไม่ต่อเนื่อง (ดิจิตอล) มีหลายวิธี เช่น PCM (Pulse Code Modulation) ซึ่งเป็นวิธีการแปลงสัญญาณอะนาลอกเป็นข้อมูลดิจิตอลหลายๆ บิตตามความเหมาะสมและวิธี CVSD (Continuous Variable Slope Delta modulation) ซึ่งจะแปลงข้อมูลจากอะนาลอกเป็นดิจิตอลขนาดหนึ่งบิตอย่างไรก็ดีระบบเหล่านี้ ยังไม่ได้รับการยอมรับกันในสมัยก่อน เนื่องจากยุคนั้นยังไม่มีการพัฒนาอุปกรณ์พัลส์ความเร็วสูง และราคาระบบดิจิตอลในขณะนั้นสูงกว่าระบบอะนาลอกหลายเท่าตัวในปัจจุบันเทคโนโลยี LSI และ VLSI ทำให้สามารถคิดค้นเทคนิคพัลส์ความเร็วสูงขึ้น และทำให้ราคาของระบบดิจิตอลลงมาต่ำกว่าระบบอะนาลอก

เทคโนโลยีด้านดิจิตอลออดิโอ ทำให้เกิดการเปลี่ยนแปลงมากมายในอุตสาหกรรมด้านออดิโอ ไม่ว่าจะเป็นการบันทึกเสียง, การประมวลผลสัญญาณเสียง, ทางด้านการดนตรี, การเก็บข้อมูลหรือการเชื่อมโยงของระบบโทรศัพท์ เหล่านี้ทำให้มองเห็นถึงแนวโน้มของงานด้านออดิโอในอนาคตได้ว่า คงวางหลักอยู่บนดิจิตอลเทคนิค

หลักการของดิจิตอลออดิโอมีหลักพื้นฐานสำคัญ ๆ 2 ประการคือ การสุ่มตัวอย่าง (sampling) และ การกำหนดขนาด (quantisation) และเมื่อจะเอ่ยถึงดิจิตอลออดิโอในทางใดก็หนีไม่พ้นที่จะต้องเกี่ยวข้องกับคำว่าอะนาลอกเพราะไม่ว่าจะเป็นเสียงแบบไหน จากแหล่งกำเนิดแบบใดที่มากกระทบหูเรา ล้วนเป็นคลื่นเสียงที่มีความเป็นอะนาลอก โดยที่คุณสมบัติที่มีความสัมพันธ์ระหว่างแอมพลิจูดกับเวลาเป็นไปอย่างต่อเนื่อง ตู ๆ ไปแล้วสัญญาณอะนาลอกน่าจะสะดวก เหมาะสมต่อเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การส่งการรับ หรือการบันทึกและสร้างสัญญาณกลับขึ้นมาจากตัวกลางที่ใช้บันทึกแต่
จริง ๆ แล้วมันเป็นไปในทางทฤษฎี ในทางปฏิบัติมีอุปสรรคขัดขวางต่อคุณภาพเสียง
หลายอย่าง

ขบวนการทางอะนาล็อก vs ดิจิตอล

ลองมาดูขบวนการทางอะนาล็อก โดยเริ่มจากไมโครโฟนทำหน้าที่แปลงสัญญาณคลื่นเสียงให้เป็นสัญญาณแรงดันทางไฟฟ้า เนื่องจากมีขนาดต่ำมากจึงต้องผ่านภาคขยายสัญญาณ ซึ่งจะต้องใช้ภาคขยายที่มีความเที่ยงตรง ไม่ผิดเพี้ยนคุณสมบัติของแผ่นเสียงหรือเทปแม่เหล็กที่จะใช้บันทึก ก็ต้องเหมาะสมที่จะเก็บสัญญาณให้เหมือนต้นฉบับมากที่สุด ขบวนการดังกล่าวมีตัวแปรที่จะทำให้เกิดความไม่เที่ยงตรง มีความผิดเพี้ยนของสัญญาณที่บันทึกได้มีใช้น้อย เช่น เครื่องเล่นแผ่นเสียงในขณะที่เล่นกลับหรือแผ่นเสียงซึ่งแทนสัญญาณไฟฟ้าก็อาจมีฝุ่นละออง ความสกปรกเกิดขึ้นได้ง่าย หรือมีการเปลี่ยนรูปของสารที่ใช้เคลือบแผ่นเสียงทำให้เกิดเรโซแนนซ์ เหล่านี้ล้วนทำให้หัวเข็มแปลงสัญญาณกลับมาได้ไม่สมบูรณ์ขบวนการทางอะนาล็อกจึงง่ายต่อการเกิดความผิดเพี้ยนรวมไปถึงสัญญาณรบกวนแบบต่าง ๆ

ขบวนการทางดิจิตอลนั้นแตกต่างกันไป แทนที่จะสนใจสัญญาณอะนาล็อกอย่างต่อเนื่องก็เลือกสนใจแอมพลิจูดของสัญญาณแบบไม่ต่อเนื่อง แต่เป็นช่วง ๆ ไป โดยมีคาบเวลาที่คงที่ค่าหนึ่ง แอมพลิจูดที่วัดได้ในแต่ละช่วงก็จะถูกนำมาแทนค่าด้วยรหัสเลขฐานสอง เพื่อที่จะนำไปบันทึกหรือประมวลผลต่อไปการที่คลื่นสัญญาณถูกแทนด้วยตัวเลขมีข้อดีมากมาย ที่เห็นได้ชัดก็คือมีการถ่ายเทเคลื่อนย้ายรูปคลื่นในรูปแบบของตัวเลขได้อย่างมีประสิทธิภาพ ถูกต้องขึ้น สะดวกขึ้น ตัวอย่างเช่น สัญญาณที่บันทึกแบบดิจิตอลสามารถทำก๊อปปี้ได้โดยง่าย เพียงแต่ลอกข้อมูลตัวเลขจากต้นฉบับเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไปยังอีกตัวกลางหนึ่งเท่านั้นเอง

การเกิดสัญญาณรบกวนแบบที่เกิดกับสัญญาณอะนาลอกอันเนื่องมาจากตัวกลางที่ใช้ในการบันทึก หรือตัวกลางที่ใช้ในการส่งสัญญาณย่อมจะไม่เกิดกับข้อมูลแบบตัวเลข ทำให้วิธีทางดิจิทัลให้คุณภาพเสียงที่สมบูรณ์กว่า สัญญาณรบกวนน้อยกว่า แต่จะดีกว่ามากน้อยเพียงใดขึ้นกับเงื่อนไขที่สำคัญ 2 ประการคือ *ประการแรก* การกำหนดขนาดของตัวอย่างที่สุ่มมาได้มีประสิทธิภาพแค่ไหน *ประการที่สอง* ความถี่ในการวัดแอมพลิจูดหรือการสุ่มตัวอย่างมากน้อยเพียงใด

หลักการเบื้องต้นของการสุ่มสัญญาณ

สัญญาณเสียงจะถูกทำการสุ่มค่า (sampling) แปลงเป็นตัวเลข (1/0) ตามการเปลี่ยนแปลงของสัญญาณอะนาลอก ซึ่งจะได้ค่าเป็นอะไรก็ตาม แล้วแต่วิธีการเข้ารหัส และการ modulate นั้น จากนั้นจึงนำข้อมูลที่ได้ออกไปเก็บลงหน่วยความจำ หรือทำการประมวลผล แล้วจากค่าตัวเลขนั้นก็จะถูกนำออกมาทำการแปลงกลับเป็นสัญญาณเสียงที่เหมือนเดิมส่งออกไปอีกที

องค์ประกอบสำคัญที่ต้องคำนึงถึงในการสุ่มค่าสัญญาณก็คือ การใช้ความถี่ของการสุ่มเท่าไรจึงจะเหมาะสม ทฤษฎีของการสุ่มตัวอย่างกล่าวว่า ฟังก์ชันอะนาลอกใด ๆ สามารถนำมาสุ่มตัวอย่างค่าแอมพลิจูดในแต่ละช่วงเวลาที่มีคาบคงที่ แล้ว ตัวอย่างที่ได้สามารถนำมาสร้างสัญญาณอะนาลอกต้นฉบับขึ้นมาใหม่ได้อย่างเหมือนเดิม ทฤษฎีนี้ นาย ฮาร์รี ในควิสต์ วิศวกรไฟฟ้า เป็นคนเสนอขึ้นในปี ค.ศ. 1926

ในควิสต์กล่าวว่า ภายใต้งื่อนไขที่ถูกต้องแล้ว การสุ่มตัวอย่างจะไม่ทำให้ข่าวสารหรือเนื้อหาของสัญญาณอะนาลอกต้นแบบสูญเสียไป ซึ่งเป็นพื้นฐานของระเบียนนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บบติจิตเซชั่นทั่วไป

โดยความรู้สึกแล้ว ก็ยากที่จะจินตนาการได้ว่าจะมีชุดตัวอย่างที่ได้จากการสุ่มตัวอย่างจำนวนใด ๆ ที่สามารถแทนคลื่นสัญญาณอะนาลอกที่มีความต่อเนื่องได้อย่างสมบูรณ์ เพราะจริง ๆ แล้วภายใต้เงื่อนไขของไควสต์นั้น จะทำให้เกิดข้อจำกัดต่อการตอบสนองความถี่ของระบบติจิตเซชั่น โดยจะขึ้นอยู่กับความถี่ของการสุ่มตัวอย่าง หรือกล่าวอีกนัยหนึ่งก็คือ ตัวอย่างที่ได้จากการสุ่มตัวอย่างจะนำมาสร้างสัญญาณอะนาลอกขึ้นมาใหม่ได้อย่างสมบูรณ์นั้นมีความถี่จำกัดอยู่ค่าหนึ่ง

เราลองเปรียบเทียบการสุ่มตัวอย่างกับการถ่ายภาพเคลื่อนไหวดู ตัวอย่างที่สุ่มได้เปรียบได้กับแต่ละเฟรมของฟิล์ม ความถี่ของการสุ่มตัวอย่างเปรียบได้กับอัตราความเร็วของแต่ละเฟรม ดังนั้นจะได้ว่าความถี่สูงสุดของสัญญาณอะนาลอกก็เปรียบได้กับวัตถุที่เคลื่อนที่เร็วสุดในขณะที่ถ่ายภาพ

เพื่อให้เห็นการเคลื่อนไหวอย่างต่อเนื่องเหมือนจริงในขณะที่เล่นกลับของฟิล์มที่ถ่ายทำมา ก็ต้องมีความสัมพันธ์ระหว่างอัตราความเร็วของเฟรมกับความเร็วของวัตถุที่เคลื่อนที่ เช่นเดียวกันก็ต้องมีความสัมพันธ์ระหว่างความถี่ของการสุ่มตัวอย่างกับความถี่ของสัญญาณเอดีโอ ในแบบที่ทำให้ได้ตัวอย่างที่สมบูรณ์

ทฤษฎีของไควสต์บอกถึงความสัมพันธ์นี้ว่า ถ้าเราสุ่มตัวอย่างในอัตราที่เป็น 2 เท่าของความถี่สูงสุดของสัญญาณเอดีโอแล้ว ตัวอย่างที่สุ่มได้สามารถนำมาสร้างสัญญาณเอดีโอกลับขึ้นมาใหม่ได้อย่างสมบูรณ์ ซึ่งนี่คือเงื่อนไขสำคัญที่นายไควสต์กล่าวไว้

แม้ว่าตัวอย่างที่ได้จะสร้างสัญญาณเอดีโอได้อย่างสมบูรณ์ก็จริง แต่ก็ต้องคำนึงถึงการตอบสนองความถี่ของระบบ ความถี่ของสัญญาณเอดีโอที่สูง ๆ ขึ้นไปเกินจากเงื่อนไขของไควสต์ เมื่อถูกสุ่มตัวอย่างจะให้ตัวอย่างที่ไม่สมบูรณ์ เป็นเหตุให้เกิดความเพี้ยนที่เรียกว่า อะเลียสซึ่ง ขึ้นมาได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การป้องกันการเกิดความเพี้ยนแบบอะเลียสซึ่งนี้ ก็โดยการจำกัดช่วงของสัญญาณอินพุต โดยการนำไปผ่านวงจรรองชนิดความถี่ต่ำผ่าน หรือเรียกว่า แอนตี้-อะเลียสซึ่งมีลิตเตอร์ ก่อนนำไปสู่มัลติเพลกซ์เพื่อกำจัดความถี่สัญญาณอินพุตที่สูงกว่าครึ่งหนึ่งของความถี่ของอัตราการสุ่มตัวอย่าง ซึ่งเป็นส่วนที่ไม่เป็นไปตามเงื่อนไขของไนควิสต์ และเพื่อไม่ต้องใช้ความถี่ของการสุ่มตัวอย่างสูงเกินไป แค่นำให้ผลตอบสนองความถี่อยู่ในย่านออดิโอที่ต้องการ จึงต้องใช้วงจรรองความถี่ที่ชันมาก ๆ เป็น วงจรรองความถี่แบบบริคเวลล์ (Brickwall filter)

ความถี่ของการสุ่มตัวอย่างเป็นตัวกำหนดช่วงการตอบสนองความถี่ ของระบบดิจิทัลเซชัน ยกตัวอย่างเช่นถ้าระบบมีการสุ่มตัวอย่าง 8 ครั้งใน 1 วินาที นั่นคือตัวอย่างที่สุ่มมาได้เมื่อนำมาสร้างสัญญาณขึ้นมาใหม่สามารถตอบสนองความถี่ที่ไม่เกินความถี่เท่ากับ $s/2$ เฮิรตซ์

ลองมาพิจารณาระบบดิจิทัลเซชันที่สัญญาณอินพุตรูปไซน์ 24 kHz ความถี่ของการสุ่มตัวอย่างเท่ากับ 48 kHz ดังนั้นใน 1 คาบของสัญญาณอินพุตจะถูกสุ่มตัวอย่าง 2 ครั้ง ตัวอย่างที่ได้จะถูกนำไปสร้างเป็นสัญญาณขึ้นบันได ซึ่งในกรณีนี้จะจะเป็นสัญญาณรูปสี่เหลี่ยมความถี่ 24 kHz ออกมาเพื่อให้ได้สัญญาณรูปไซน์ออกมาดังอินพุต ทางด้านเอาต์พุตของระบบดิจิทัลเซชันทุกระบบต้องมีส่วนของวงจรรองความถี่สูงกว่าครึ่งหนึ่งของอัตราการสุ่มตัวอย่างแต่เหตุผลที่ต้องมีแตกต่างกัน

เหตุที่ต้องกรองความถี่ต่ำทางด้านเอาต์พุตก็เพราะว่าผลจากการสุ่มตัวอย่างมีการผลิตแถบความถี่เงาในย่านออลตราโซนิคขึ้นมา ซึ่งอยู่เหนือช่วงความถี่ออดิโอ โดยมีค่าเป็นจำนวนเท่าของความถี่ของการสุ่มตัวอย่าง แถบความถี่เงาที่เกิดขึ้นเป็นผลมาจากขบวนการมอดูเลตในขณะสุ่มตัวอย่าง

วงจรรองความถี่ต่ำทางเอาต์พุต หรือเรียกว่า แอนตี้-อิมเมจ ฟิลเตอร์ (anti-image filter) จะกำจัดแถบความถี่เงา ซึ่งเป็นฮาร์โมนิกอันดับต่างๆ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่อยู่เหนือครึ่งหนึ่งของความถี่ของการสุ่มตัวอย่างจากตัวอย่างที่ยกมาสัญญาณสี่เหลี่ยม 24 kHz เมื่อผ่านวงจรกรองความถี่ต่ำก็จะได้เอาต์พุตสัญญาณรูปซายน์ 24 kHz ออกมา ข้อที่น่าสังเกตก็คือ ถ้าสัญญาณอินพุตไม่ได้เป็นรูปซายน์แล้วจะได้เอาต์พุตเป็นอย่างไร - คำตอบก็คือ แม้ว่าสัญญาณอินพุตจะไม่ใช้รูปซายน์ แต่สัญญาณที่จะถูกสุ่มตัวอย่างนั้นเป็นส่วนประกอบของสัญญาณรูปซายน์เสมอ ไม่ว่าจะสัญญาณอินพุตจะเป็นอะไรก็ต้องผ่านการกรองความถี่ต่ำก่อน ส่วนประกอบความถี่สูง ๆ คือฮาร์โมนิกต่าง ๆ จะถูกกำจัดไปจนเหลือส่วนประกอบสัญญาณรูปซายน์ที่จะถูกสุ่มตัวอย่างต่อไป


กล่าวซ้ำอีกครั้งว่า ความถี่ที่สูงกว่าครึ่งหนึ่งของความถี่การสุ่มตัวอย่างจะถูกกำจัดทิ้งไป ความถี่เหล่านี้ หุคนเราไม่ได้ยินอยู่แล้ว การกำจัดทิ้งไปจึงไม่ได้ทำให้คุณภาพเสียงด้อยลงแต่อย่างไร

ในกรณีของคอมแพ็กดิสก์ ความถี่การสุ่มตัวอย่างเท่ากับ 44.1 kHz ซึ่งตามทฤษฎีสามารถตอบสนองความถี่ตั้งแต่ 0 ถึง 22.05 kHz โดยทางอินพุตมีวงจรกรองความถี่ต่ำเพื่อป้องกันความถี่เยี้ยนอะเลียสซึ่ง และทางเอาต์พุตก็มีวงจรกรองความถี่ต่ำเพื่อกำจัดแถบความถี่เงา



รูปที่ 1 แสดงให้เห็นแถบความถี่ (frequency spectrum) ของสัญญาณที่ได้ผ่านการสุ่มค่าแล้ว โดยมีความถี่สูงสุดของสัญญาณอะนาล็อก (f_m) และความถี่ของการสุ่มค่า (f_s) เมื่อนำขบวนสัญญาณพัลส์มาวิเคราะห์ทางคณิตศาสตร์ด้วยอนุกรมฟูเรียร์ พบว่าประกอบด้วยฮาร์โมนิกของสัญญาณซายน์ที่มีความถี่เป็นทวีคูณของความถี่ขบวนพัลส์รวมกันอยู่ ($0, f_s, 2f_s, 3f_s, \dots$)

จากรูป 2 ก. จะเห็นว่าถ้าความถี่ f_s มีค่ามากกว่า 2 เท่าของค่าความถี่ f_m ความถี่แถบข้าง (side band) จะไม่ซ้อนทับกัน ซึ่งกรณีนี้สามารถนำสัญญาณอะนาล็อกกลับคืนมาได้โดยการผ่านวงจรกรองผ่านความถี่ต่ำ ในทางตรงข้าม (ดูรูป 2 ข. ประกอบ) ถ้าความถี่ f_s มีค่าน้อยกว่าสองเท่าของความถี่ f_m ความถี่เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แถบข้าง (sideband) จะซ้อนทับกันซึ่งไม่มีวิธีการใด ๆ ที่จะนำสัญญาณอะนาลอกกลับคืนมาได้








รูปที่ 1 แถบความถี่ของสัญญาณซึ่งผ่านการสุ่มค่าแล้ว



รูปที่ 2 ผลของความถี่สัญญาณสุ่มค่าและสัญญาณอะนาลอกต่อสัญญาณที่สุ่มค่าได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณอะนาล็อก



สัญญาณอะนาล็อก

รูปที่ 3 แสดงบล็อกไดอะแกรมการแปลงสัญญาณเสียง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เทคนิคโอเวอร์แซมปลิ่ง (Oversampling)

ขณะที่เทคโนโลยีด้านดิจิทัลล่อล่อใจกำลังเติบโตขึ้นก็มีเทคนิควิธีการหลาย ๆ แบบที่นำมาใช้เสริมหรือปรับปรุงให้คุณภาพเสียงดีขึ้นไปอีก มาดูเทคนิคต่อไปนี้ที่สร้างความอึดอามาก โดยเฉพาะกับโปรแกรมคอมพิวเตอร์ ซึ่งก็คือดิจิทัลฟิลเตอร์โอเวอร์แซมปลิ่ง (digital filter oversampling)

ดิจิทัลฟิลเตอร์หรือการกรองความถี่แบบดิจิทัล ก็มีหน้าที่เช่นเดียวกับวงจรกรองความถี่แบบอะนาล็อก จะต่างก็ตรงวิธีการเท่านั้น การกรองความถี่แบบดิจิทัลเป็นการประมวลผลข้อมูลเลขฐานสองได้จากขั้นตอนการสุ่มตัวอย่าง และการกำหนดขนาดผลที่ได้ก็จะเป็นข้อมูลเอาต์พุต

กรณีของดิจิทัลออสซิลโอ เราทราบมาแล้วว่าทางด้านเอาต์พุตต้องมีวงจรกรองความถี่ต่ำแบบอะนาล็อกอยู่ ตรงส่วนเอาต์พุตนี้แหละที่มีการนำเทคนิคของการกรองความถี่แบบดิจิทัลโอเวอร์แซมปลิ่งเข้ามามีบทบาท โดยทำการสร้างข้อมูลตัวอย่างเพิ่มขึ้นมาจากตัวอย่างเดิมที่ได้จากการสุ่มตัวอย่างและการกำหนดขนาดจากเดิมเป็น 2 เท่า, 4 เท่า, 8 เท่าหรือมากกว่าตามลำดับ ก็แล้วแต่ว่ามีการทำโอเวอร์แซมปลิ่งกี่เท่า


วิธีการเพิ่มจำนวนตัวอย่างขึ้นมาจากการทำโอเวอร์แซมปลิ่ง ก็โดยการสร้างตัวอย่างใหม่เข้าไประหว่างตัวอย่างเดิม โดยสร้างเพิ่มเข้าไป 1, 3, 7, ... ตามลำดับตามแต่จะทำโอเวอร์แซมปลิ่งกี่เท่า วิธีการสร้างตัวอย่างใหม่ก็โดยการหาค่าเฉลี่ยของตัวอย่างที่สนใจอยู่ขณะนั้นกับตัวอย่างก่อนหน้านั้น โดยนำค่าขนาดมาบวกกันแล้วหาร 2 ผลที่ได้ก็จะเป็นขนาดของตัวอย่างใหม่ที่ได้ซึ่งเป็นลักษณะนี้เรื่อยไปจนได้ตัวอย่างใหม่จนครบ

ตัวอย่างเอาต์พุตที่ได้จากการทำโอเวอร์แซมปลิ่ง เมื่อผ่านเข้าไปยังวงจรแปลงดิจิทัลเป็นอะนาล็อก ผลที่ได้เมื่อวิเคราะห์ทางโดเมนของความถี่แล้วก็คือแถบความถี่เงา ซึ่งเป็นอาร์มอนิกอันดับต่าง ๆ ของความถี่การสุ่มตัวอย่างถูกเลื่อน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำ 032543

ออกไปเป็นจำนวนเท่าของความถี่ของการสั่นตัวอย่างโดยจะเป็นจำนวนที่เท่ากันขึ้นอยู่กับว่าทำโอเวอร์แซมปลิ่งกี่เท่า

ยกตัวอย่าง ถ้ามีการทำโอเวอร์แซมปลิ่ง 4 เท่า นั่นคือแถบความถี่เงาอันดับแรกที่เกิดขึ้นจะมีความถี่เท่ากับ 4 เท่าของความถี่การสั่นตัวอย่าง (44.1 kHz) นั่นคือเท่ากับ 176.4 kHz ดังรูปที่ 4



รูปที่ 4 เมื่อทำโอเวอร์แซมปลิ่ง 4 เท่า ก็จะเลื่อนแถบความถี่เงาอันดับแรกของสัญญาณเอาต์พุต ไปที่ 176.4 kHz และเมื่อทำโอเวอร์แซมปลิ่ง 8 เท่าก็จะเลื่อนไปที่ 352.8 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อดีของการที่ความถี่เงาเลื่อนออกไปมาก ๆ ก็คือเราสามารถกำจัดมันได้โดยง่าย โดยใช้วงจรกรองความถี่ต่ำผ่านแบบอนุบาลอกทางด้านเอาต์พุตแบบธรรมดา ๆ ไม่ต้องซับซ้อนมาก

การกรองความถี่ทางอนุบาลอกจัดว่ามีคุณสมบัติที่ยากต่อการเกิดความผิดเพี้ยนทางเฟส ยิ่งการกรองความถี่แบบดิจิตอลด้วยแล้ว ยิ่งมีคุณสมบัติทางด้านนี้ดีกว่าอีก ดังนั้นระบบที่ใช้การทำโอเวอร์แซมปลิ่ง จึงตัดปัญหาการเกิดความผิดเพี้ยนทางเฟสออกไปได้ การกรองความถี่แบบดิจิตอลสามารถทำได้โดยง่าย ประกอบกับมีข้อดีหลาย ๆ อย่าง ที่การกรองความถี่แบบอนุบาลอกไม่สามารถทำได้ หรือทำได้ไม่ดีเท่า

ขั้นต่อไป ถ้ามีการใช้อุปกรณ์ที่มีความละเอียดสูงมาทำการแปลงข้อมูลดิจิตอลนี้ให้เป็นสัญญาณอนุบาลอก ก็จะลดผลความเพี้ยนได้อีก

การบันทึกเสียงระบบดิจิตอล

การบันทึกเสียงสำหรับนำมาใช้ใหม่โดยใช้วิธีทางด้านดิจิตอล ทำให้ไม่จำเป็นต้องใช้กลไกเคลื่อนไหวใด ๆ ดังเช่นแบบเดิม แต่จะใช้อุปกรณ์หน่วยความจำเก็บข้อมูลเสียงแทนเส้นเทปหรือแผ่นเสียง เทคนิคการบันทึกเสียงด้วยระบบดิจิตอลมีด้วยกันหลายวิธี ในที่นี้จะทำการศึกษาและออกแบบระบบดิจิตอลออดิโอที่ใช้วิธี CVSD เพื่อเป็นแนวทางในการศึกษาและพัฒนาต่อไป

ในการบันทึกเสียงระบบดิจิตอลไม่ว่าจะใช้วิธีการอะไร ก็จะประกอบด้วย 3 ส่วนสำคัญคือ ส่วนแรกทำหน้าที่แปลงสัญญาณเสียงที่เป็นอนุบาลอกให้เป็นข้อมูลดิจิตอล แล้วจึงนำไปบันทึกลงในหน่วยความจำซึ่งเป็นส่วนที่สอง และส่วนสุดท้ายคือเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนที่ทำหน้าที่แปลงข้อมูลดิจิทัลจากหน่วยความจำออกมาเป็นสัญญาณอะนาล็อก ต่อ
ไปนี้เราจะมาศึกษาการทำงานของระบบที่ทำหน้าที่ในการแปลงสัญญาณ

เคลต้ามอดูเลชั่น


เทคนิคของเคลต้ามอดูเลชั่นจะไม่ใช้การส่งสัญญาณหนึ่งจุดแล้วแปลงเป็นข้อมูล
ดิจิทัลหนึ่งเวิร์ด ที่มีความละเอียดเป็นจำนวนบิตที่ต้องการ แต่จะใช้วิธีเปรียบเทียบ
เทียบความสูงหรือการเปลี่ยนแปลงของสัญญาณเสียงแทน

ข้อมูลที่ได้ก็คือทิศทางของการเปลี่ยนแปลง ซึ่งก็มีเพียง ขึ้น หรือ ลง
เท่านั้น ดังนั้นความกว้างของข้อมูลดิจิทัลจึงใช้เพียงบิตเดียวก็เพียงพอ ข้อดีของ
เคลต้ามอดูเลชั่นก็คือใช้หน่วยความจำน้อยกว่าวิธีแบบอื่น ๆ


รูปที่ 5 เป็นวงจรเบื้องต้นของเคลต้ามอดูเลชั่น คอมพาราเตอร์จะทำหน้าที่
เปรียบเทียบสัญญาณอินพุตปัจจุบันกับสัญญาณอินพุตก่อนหน้า ซึ่งได้จากการป้อนกลับ
มายังอินทิเกรเตอร์ เอาต์พุตจากการเปรียบเทียบถูกป้อนผ่านฟลิปฟลอปที่ควบคุมด้วย
สัญญาณนาฬิกาเพื่อให้ได้เป็นข้อมูลดิจิทัล ซึ่งก็คือกำหนดอัตราการส่งสัญญาณนั่นเอง

สัญญาณที่ได้จากตัวเปรียบเทียบและจากอินทิเกรเตอร์ เปรียบเทียบกับสัญญาณ
อินพุต แสดงในรูปที่ 7 ลักษณะเช่นนี้จะพบว่า ยิ่งความถี่ของสัญญาณนาฬิกามีค่า
สูงก็ยังสามารถบันทึกการเปลี่ยนแปลงที่แคบได้มากขึ้น ทำให้ได้คุณภาพเสียงที่ดีขึ้น
แต่ก็สิ้นเปลืองหน่วยความจำมากขึ้นตามไปด้วย ความถี่เท่าใดจึงจะเพียงพอ ทฤษฎี
การสุ่มตัวอย่างกล่าวไว้ว่า ไม่น้อยกว่าสองเท่าของความถี่สูงสุดที่นำมาสุ่ม ซึ่งจะ
เป็นตัวกำหนดอัตราเร็วข้อมูล (bit rate) ซึ่งที่ 100 kHz ก็เท่ากับ 100000
บิตต่อวินาที

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5 วงจรเบื้องต้นของเตลตามอดูเลชันในส่วนของการแปลงจากสัญญาณเสียงเป็นดิจิตอล



รูปที่ 6 วงจรที่ใช้แปลงกลับจากข้อมูลดิจิตอลเป็นสัญญาณเสียง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7 เปรียบเทียบสัญญาณอินพุตกับข้อมูลที่ได้สัญญาณอะนาลอกจากอินทิเกรเตอร์


CVSD

ข้อจำกัดของวิธีการเดลต้ามอดูเลชันก็คือ แยกช่วงความถี่ใช้งาน ซึ่งถูกจำกัดโดยความถี่สัญญาณนาฬิกา และจะสูงกว่าความถี่สูงสุดของสัญญาณอินพุตมากกว่าสองเท่าขึ้นไป อีกอันหนึ่งคือความเร็วของการเปลี่ยนแปลงความสูงของสัญญาณ หรือ *ไดนามิกเรนจ์* ระบบเดลต้ามอดูเลชันธรรมดาที่มีค่าไดนามิกเรนจ์ที่แคบ จำเป็นต้องมีส่วนเพิ่มเติมทำหน้าที่ขยายไดนามิกเรนจ์ให้กว้าง โดยการควบคุมอัตราขยายของอินทิเกรเตอร์ เพื่อให้ตอบสนองต่อสัญญาณที่มีความชันมาก ๆ ได้ทัน ระบบนี้มีชื่อเรียกใหม่ว่า *ระบบเดลต้ามอดูเลชันแบบเปลี่ยนแปลงความชันต่อเนื่อง* หรือ CVSD (continuous variable slope delta modulation)

ระบบ CVSD ทั้งส่วนแปลงจากอะนาลอกเป็นดิจิทัล และส่วนแปลงกลับ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากดิจิทัลเป็นอะนาล็อก แสดงในรูปที่ 8 และ 9 ตามลำดับ วิธีการของ CVSD ก็คือมีการตรวจระดับสัญญาณ โดยอาจใช้วิธีการจัดให้มีรีจิสเตอร์สำหรับเก็บข้อมูลดิจิทัลล่าสุดจำนวน 3 ถึง 4 บิตแล้วตรวจดูว่าเป็น "0" .หมด หรือ "1" หมดหรือไม่ ถ้าใช่แสดงว่า ขณะนี้อัตราขยายของอินทิเกรเตอร์ต่ำเกินไป ตอบสนองต่อความชันของสัญญาณไม่ทัน ก็จะทำการเพิ่มอัตราขยายให้สูงขึ้นเฉพาะในช่วงนั้น

ในส่วนของการแปลงกลับก็จะต้องมีการทำงานในลักษณะเดียวกัน คือมีรีจิสเตอร์ตรวจดูข้อมูลว่าเป็น "0" หมดหรือ "1" หมดหรือไม่ แล้วจัดการควบคุมอัตราขยายของอินทิเกรเตอร์ให้สอดคล้องกัน



รูปที่ 8 แผนผังการทำงานของระบบ CVSD ในส่วนของการแปลงสัญญาณเสียงเป็นข้อมูลดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 9 แผนผังการทำงานของระบบ CVSD ในส่วนแปลงกลับจากดิจิตอลเป็นสัญญาณเสียง

เมื่อรู้จักทฤษฎีการทำงานของการแปลงสัญญาณเสียงโดยใช้เทคนิค CVSD แล้วก็มารู้จักกับไอซีสำเร็จที่ทำหน้าที่ดังกล่าวสักหนึ่งเบอร์ ซึ่งออกแบบมาสำหรับงานแปลงเสียงพูดและแปลงกลับโดยเฉพาะคือ เบอร์ MC3417 และ MC3418 ซึ่งเป็น CVSD มอดูเลเตอร์/ดีมอดูเลเตอร์ ของโมโตโรลา ตัวเดียวทำหน้าที่ทั้งแปลงจากสัญญาณอะนาลอกเป็นดิจิตอล และแปลงกลับจากดิจิตอลเป็นอะนาลอก ออกแบบมาใช้กับระบบสื่อสารสมัยใหม่ที่เป็นระบบดิจิตอล แต่สามารถนำมาดัดแปลงใช้งานในด้านที่ต้องการศึกษานี้ได้นอดี

MC3417


MC3417, MC3517 และ MC3418, MC3518 มีชื่อเรียกเต็ม ๆ ว่า continuous variable slope delta modulator/demodulator เป็นไอเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซีที่ทำหน้าที่แปลงสัญญาณอะนาลอกเป็นข้อมูลดิจิทัลขนาดกว้างหนึ่งบิต และแปลงข้อมูลดิจิทัลหนึ่งบิตนี้กลับเป็นสัญญาณอะนาลอกตามเดิม ข้อมูลดิจิทัลขนาดหนึ่งบิตสามารถส่งไปได้แบบอนุกรมโดยใช้แชนเนลของระบบสื่อสารทั่วไปได้ เช่น ระบบวิทยุและโทรศัพท์ โดยมีข้อดีคือประสิทธิภาพและความชัดเจนของสัญญาณดีกว่า ทั้งยังป้องกันข่าวสารได้ด้วย

การทำงานของ MC3417 ก็ใช้หลักการของ CVSD ดังที่ได้อธิบายไปแล้ว โครงสร้างภายในมีซีพรีจิสเตอร์อยู่ 1 ชุด สำหรับตรวจระดับสัญญาณและควบคุมอัตราขยายเพื่อเพิ่มไดนามิกเรนจ์ โดย MC3417 ใช้รีจิสเตอร์ขนาด 3 บิต ส่วน MC3418 ใช้รีจิสเตอร์ขนาด 4 บิตซึ่งให้คุณภาพสัญญาณที่ดีกว่า โครงสร้างวงจรภายในและลักษณะการจัดขาภายนอกแสดงในรูปที่ 10 และหน้าที่การทำงานของขาสัญญาณต่าง ๆ แสดงในตารางที่ 1

ในการออกแบบใช้งาน MC3417 และ MC3418 ต้องมีวงจรภายนอกเพิ่มเติมอีกหลายส่วน ซึ่งมีขั้นตอนการพิจารณาอยู่หลายหัวข้อ (ดูรายละเอียดได้ที่ *data sheet* ที่แนบมาด้วย) วงจรที่ต้องเพิ่มเติมนอกเหนือจาก CVSD มอดูเลเตอร์/ดีมอดูเลเตอร์ ก็คือ ภาคขยายส่วนหน้า วงจรรองความถี่ต่ำผ่าน และภาคขยายส่วนหลังสำหรับขยายเสียงส่งออกลำโพงหรือต่อเข้ากับ power amp อีกที่ ในการนำมาทำระบบบันทึกเสียงนั้น ข้อมูลดิจิทัลที่ได้เราก็นำไปเก็บไว้ในหน่วยความจำหรือ interface เข้ากับ computer เพื่อนำไปทำการควบคุม, ประมวลผล หรือเก็บลงหน่วยความจำ เพื่อการประยุกต์ใช้งานด้านต่าง ๆ ต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 10 แสดงโครงสร้างวงจรภายในของ CVSD มอดูเลเตอร์/ดีมอดูเลเตอร์ เบอร์ MC3417 และ MC3418 และแสดงการจัดขาภายนอก

รายละเอียดและหน้าที่ขาใช้งานของ MC3417, 3418

ขา 1 Analog Input

เป็นขาอินพุตของคอมพาราเรเตอร์สำหรับสัญญาณอะนาล็อก เชื่อมต่อได้ทั้งแบบ เอซีและดีซี ถ้าต้องการ เลื่อนระดับดีซีของสัญญาณให้เท่ากับแรงดันอ้างอิงภายใน ต้องมีตัวต้านทานไบแอสต่อระหว่างขา 1 กับขา 10

ขา 2 Analog Feedback

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นขาอินพุตไม่กลับเฟสของคอมพาราเตอร์ตัวเดียวกัน สำหรับป้อนกลับสัญญาณอะนาลอกที่สร้างขึ้นเพื่อเปรียบเทียบกับสัญญาณอะนาลอกที่เข้ามาใหม่ ซึ่งจะใช้เฉพาะการแปลงจากอะนาลอกเป็นดิจิตอล โดยต่อขา 2 นี้เข้ากับขา 7 แต่ในการแปลงกลับจากดิจิตอลเป็นอะนาลอกขา 2 นี้ไม่ใช่

ขา 3 Syllable Filter

เป็นขาสำหรับต่อแรงดันที่ได้จากการตรวจระดับสัญญาณ แล้วผ่านวงจรกรองป้อนกลับเข้าไอซี เพื่อควบคุมอัตราขยายของอินทิเกรเตอร์ให้ตอบสนองสัญญาณได้ทัน โดยจะมีวงจร RC ต่อระหว่างขา 11 และขา 3 ซึ่งมีค่าไทม์คอนสแตนต์ 5 ms ถึง 50 ms

ขา 4 Gain Control Input

ใช้กำหนดอัตราขยายคงที่ของอินทิเกรเตอร์โดยใช้งานร่วมกับขา 3 ซึ่งเป็นขาปรับอัตราขยายตามระดับสัญญาณ ค่าความต้านทานที่ใช้กำหนดอัตราขยายนี้แปรไปตามอัตราขยายรูปของระบบ แต่จะมีค่าได้ไม่เกิน 5 kโอห์ม เพื่อรักษาเสถียรภาพของวงจร

ขา 5 Reference Input

ขาอินพุตไม่กลับเฟสของอินทิเกรเตอร์ ใช้เลือกระดับดีซีของเอาต์พุต ในโหมดการแปลงจากอะนาลอกเป็นดิจิตอลจะจัดให้เท่ากับขา 1 โดยต่อเข้ากับขา 10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขา 6 Filter Input

ขาอินพุตกลับเฟสของอินทิเกรเตอร์สำหรับต่อกับอุปกรณ์ภายนอก คือ ตัวเก็บประจุอินทิเกรเตอร์ และตัวต้านทานค่าระหว่าง 8 kโอห์ม - 13 kโอห์ม

ขา 7 Analog Output

เป็นเอาต์พุตของอินทิเกรเตอร์ สามารถจ่ายกระแสได้สูงสุด 30 mA ทั้ง 2 ทิศทาง ออปแอมป์ที่เป็นอินทิเกรเตอร์ตัวนี้มีสโลว์เรต 0.5 V/ μ s

ขา 8 V_{EE}

MC3417, MC3418 สามารถออกแบบใช้งานได้ทั้งกับไฟเลี้ยงเดี่ยว (single supply) และไฟคู่ขั้วกลับ (dual supply) ซึ่งขา 8 นี้จะต้องต่อกับขั้วไฟลบเสมอ

ขา 9 Digital Output

ขาเอาต์พุตสัญญาณดิจิทัลที่ได้จากการแปลง มีค่าสวิงอยู่ระหว่าง V_{CC} กับ V_{EE} คอมแพตกับทั้ง CMOS และ TTL ข้อมูลเลื่อนที่ขอบขาลงของสัญญาณนาฬิกาที่ขา 14

ขา 10 $V_{CC} / 2$ Output

ขาแรงดันอ้างอิงครึ่งหนึ่งของแรงดันไฟเลี้ยง เมื่อใช้งานไฟเลี้ยงเดี่ยว เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จ่ายกระแสได้สูงสุด 10 mA ต้องมีตัวเก็บประจุบายพาสค่า 0.1 F ต่อจากขา 10 กับ V_{EE}

ขา 11 Coincidence Output

ให้เอาต์พุตที่มีค่าควิตซ์ไซเคิลแปรตามสัญญาณดิจิทัลที่ได้จากการแปลง ซึ่งจะ เป็นศูนย์เมื่อชิฟต์รีจิสเตอร์ภายในเป็น "1" หหมด หรือ "0" หหมด เป็นสัญญาณตรวจ วัตรระดับอินพุตเพื่อควบคุมอัตราขยายของอินทิเกรเตอร์

ขา 12 Digital Threshold

ใช้กำหนดระดับเทรชโฮลด์ของขา 13, 14 และ 15 เพื่อให้สอดคล้อง กับการใช้งานกับลอจิกตระกูลต่าง ๆ ถ้าเป็น CMOS จะต่อกับ $V_{CC} / 2$ หรือ ไบแอสด้วยไดโอด 2 ตัว drop เหนือ V_{EE} เมื่อใช้กับ TTL

ขา 13 Digital Data Input

ขาอินพุต ของสัญญาณดิจิทัลในโหมดของการแปลงกลับจากดิจิทัลเป็นอนา ลอก ข้อมูลอินพุตต้องคงที่เป็นเวลาอย่างน้อย 0.5 μ ก่อนและหลังการทริก ของสัญญาณนาฬิกา (ขอบขาลง)

ขา 14 Clock Input

สำหรับกำหนดบิตเรตของข้อมูล ซึ่งก็คืออัตราเร็วของการแปลงสัญญาณ บิตเรต 32 K ก็เท่ากับความถี่สัญญาณนาฬิกา 32 kHz ระดับเทรชโฮลด์ของขานี้ถ้า เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนดโดยขา 12 ความกว้างพัลส์ซีกบวกลบต่ำสุด 300 ns ซีกลบต่ำสุด 900 ns

ขา 15 Encod / Decode

ขานี้เป็นตัวควบคุมว่าจะเลือกคอมพาราเตอร์ที่จะต่อไปยังซีพรีจิสเตอร์ ถ้าเป็น "1" เลือกคอมพาราเตอร์ด้านอนุบาลอกที่รับอินพุตเข้ามา ถ้าเป็น "0" ก็เลือกคอมพาราเตอร์ด้านดีจิตอลสำหรับการแปลงกลับ เป็นการกำหนดโหมดการทำงาน นอกจากนี้ยังสามารถรับสัญญาณอินพุตที่เป็นดีจิตอลได้โดยป้อนเข้าทางขาที่ 13

ขา 16 V_{CC}

ขาแรงดันไฟเลี้ยง มีค่าระหว่าง 4.75 ถึง 16.5 โวลต์ เทียบกับ V_{EE}

ส่วนของ HARDWARE

วงจรในส่วน input interface ใช้ IC 74LS164 ซึ่งเป็น SIFO ทำการรับข้อมูลที่ละบิตจาก MC3417 เข้ามาเก็บไว้จนครบ 8 บิต จากนั้นจะมีสัญญาณให้ส่งค่าที่แปลงจาก serial เป็น parallel ขนาด 8 บิต ไปให้ 74LS365 เพื่อทำการ shift ออก โดยสัญญาณที่นำมาทริก 74LS365 คือ clock ของวงจรที่นำมาผ่านวงจรหาร 8 เพื่อไม่ให้มีการรับข้อมูลเข้ามาอย่างไม่เป็นระเบียบ จากนั้นจึงต่อกับวงจร Decode เพื่อคอยตรวจสอบว่าจะรับข้อมูลเข้ามาเมื่อใด

วงจรในส่วน output interface จะส่งข้อมูล parallel ออกมาพักข้อมูลที่ 74LS374 โดยจะส่งข้อมูลออกเฉพาะช่วงขอบขาขึ้นของ clock ที่นำมาหารด้วย 8 เท่านั้น จากนั้นจะส่งข้อมูลไปให้ IC เบอร์ 74LS165 ซึ่งเป็น PISO เพื่อทำการเปลี่ยนเป็นสัญญาณ serial เพื่อส่งต่อให้ MC3417 ทำการแปลงเป็นสัญญาณอะนาลอกต่อไป โดย IC ที่จะนำมาทริกขา shift/load ของ 74LS165 ใช้ IC เบอร์ 74LS123 เป็น monostable โดยที่จะทำการส่งสัญญาณ shift/load ออกไปเมื่อถึงขอบขาขึ้นของ clock หาร 8 เท่านั้นและเพื่อให้ข้อมูลเป็นไปอย่างสมบูรณ์จึงต่อวงจร Inverter เพื่อทำการ Pull up กระแสไว้ด้วย โดย clock ของ 74LS165 จะใช้ clock ที่กลับเฟสกับ clock หาร 8 เพื่อให้สามารถรับข้อมูลได้ครบทุกตัว

การทดลองและผลการทดลอง

โดยการป้อนสัญญาณจากฟังก์ชัน เจน เนอร์ เร เตอร์ และใช้ความถี่ในการ
แชนเปลิ่งประมาณ 100 KHz. จะได้สัญญาณที่แปลงกลับออกมาเป็นรูปร่างใกล้เคียง
ของเดิมมาก ซึ่งจะได้มีการนำไปเก็บบันทึกอีกทีหนึ่ง

สรุปและวิจารณ์

จากการทดลอง พบว่าถ้าใช้ความถี่ในการแชนเปลิ่งน้อยกว่า 2 เท่า
ของความถี่ที่ป้อนจะได้ข้อมูลที่เพี้ยนมาก ซึ่งความถี่ในการแชนเปลิ่งที่พอใช้การได้จะ
ประมาณ 8 - 10 เท่าขึ้นไป และในส่วนที่มีปัญหามากคือไฟเลี้ยงที่ต่อจากเครื่อง
computer ซึ่งจะมีสัญญาณรบกวนมากดังนั้นจึงต้องใช้ไฟเลี้ยงต่างหาก และถ้าจะ
ให้ดียิ่งขึ้นต้องแยกกราวด์ AC. และ DC. ออกจากกัน โดยใช้ Optoisolater
เป็นตัวเชื่อมสัญญาณ

การนำระบบบันทึกแบบดิจิตอลไปใช้งานน่าจะใช้งานได้สะดวก และประหยัด
ขึ้นถ้าต่อไปได้มีการพัฒนาอย่างจริงจัง เพราะในยุคปัจจุบัน เป็นยุคที่ดิจิตอลกำลัง
เฟื่องฟู จะเห็นได้ว่าในระบบ CD. ก็เป็นการเก็บข้อมูลแบบดิจิตอลดังนั้นน่าจะมีการ
พัฒนาการเก็บข้อมูลได้ใช้งานได้สะดวก และประหยัดขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


โครงการ และ รายงานในภาคการศึกษานี้ สำเร็จลุล่วงไปด้วยดีเนื่องจาก
ได้รับคำปรึกษา และคำแนะนำจากท่านอาจารย์ รุ่นพี่ท่านต่าง ๆ และเพื่อน ๆ จึง
ขอขอบพระคุณอาจารย์มนัส สังวรศิลป์ ซึ่งเป็น Adviser รวมทั้งท่านอาจารย์ รุ่น
พี่ท่านต่าง ๆ และเพื่อน ๆ ที่ไม่ได้กล่าวนามมาในที่นี้เป็นอย่างสูง




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ในห้องปฏิบัติการเท่านั้น ไม่ควรนำออกไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Analyzer 1 T/div: 20ns X: +73.5ns R: 400ns S: +70.3us
 Format Menu Y-scale: 1 V Dial: 5 Mode: Scroll R-S: -78.7us

S X




```

#include<stdio.h>
#include<dos.h>
#include<alloc.h>
#include<conio.h>

void nui_input(void);
void nui_output(char *filename);
unsigned char *C;
void main(void)
{
    char a;
    char filen[100];

    printf("Enter your command\n");
    printf("1.in to computer\n");
    printf("2.out from computer\n");
    a = getche();
    switch(a){
        case '1':
            nui_input();
            break;
        case '2':
            printf("Enter your file name:");
            gets(filen);
            getch();
            nui_output(filen);
            break;
        default:
            printf("No option select");
    }
}

void nui_input(void)
{
    char ch=0;
    unsigned char A,B;

    unsigned long int m,cnt=0;
    FILE *fp;
    char filename[100];

    if((C = (unsigned char *)farmalloc(400000L))\
        == NULL ) {
        perror("Memory Allocation");
        exit(1);
    }
    cprintf("Press any key to begin.\n\r");
    getch();
    printf("OK\n");
    for(;(cnt<400000L)&&(ch!=27);){

        if(kbhit()) {
            ch = getch();
            continue;
        }
        do {
            A = inportb(0x300);
            B = inportb(0x300);
            A &= 0x01;
            B &= 0x01;
        } while( (A==0x00) && (B==0x01) );
    }
}

```

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่ควรนำไปเผยแพร่โดยไม่ได้รับอนุญาตให้ไปใช้ประโยชน์ด้านการค้า

```

        *(C+cnt) = (unsigned char far)inportb(0x304);
    cnt++;
}

printf("\nEnter file's name : ");
gets(filename);
printf("%ld\n",cnt);
if( (fp = fopen(filename,"wb")) == NULL ) {
    cprintf("Cannot open file.\n");
    putch(7);
    return;
}
for(m=0;m<cnt;m++){
fwrite( (unsigned char *)(C+m),sizeof(unsigned char  ),1,fp);
}
fclose(fp);

farfree(C);
}

void nui_output(char *filename)
{
    FILE *fp;
    unsigned A,B;
    char tem;
    long int cnt=0,cnt1=0;

    if((C = (unsigned char *)farmalloc(400000L))\
    == NULL ) {
        perror("Memory Allocation");
        exit(1);
    }
    if( (fp = fopen(filename,"rb")) == NULL ) {
        cprintf("Cannot open file.\n");
        putch(7);
        return;
    }
    while(!feof(fp)) {
        fread((C+cnt),sizeof(char),1,fp);
        /*printf("%c\n",tem);*/
        cnt++;
    }
    while(cnt1<cnt) {
        outportb(0x308,*(C+cnt1));
        putch(*(C+cnt1));
        do{
            A = inportb(0x300);
            B = inportb(0x300);
            A &= 0x01;
            B &= 0x01;
        }while( (A==0x00) && (B==0x01) );
        cnt1++;
    }

    fclose(fp);
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**MC3417, MC3517
MC3418, MC3518**

**Specifications and Applications
Information**

**CONTINUOUSLY VARIABLE SLOPE
DELTA MODULATOR/DEMODULATOR**

Providing a simplified approach to digital speech encoding/decoding, the MC3517/18 series of CVSDs is designed for military secure communication and commercial telephone applications. A single IC provides both encoding and decoding functions.

- Encode and Decode Functions on the Same Chip with a Digital Input for Selection
- Utilization of Compatible 12L - Linear Bipolar Technology
- CMOS Compatible Digital Output
- Digital Input Threshold Selectable ($V_{CC}/2$ reference provided on chip)
- MC3417/MC3517 has a 3-Bit Algorithm (General Communications)
- MC3418/MC3518 has a 4-Bit Algorithm (Commercial Telephone)

CONTINUOUSLY VARIABLE
SLOPE DELTA
MODULATOR/DEMODULATOR

LASER-TRIMMED
INTEGRATED CIRCUIT




L SUFFIX
CERAMIC PACKAGE
CASE 620-10




P SUFFIX
PLASTIC PACKAGE
CASE 648-08

DW SUFFIX
PLASTIC PACKAGE
CASE 751G-01
SO-16L

CVSD BLOCK DIAGRAM



PIN CONNECTIONS



ORDERING INFORMATION

Device	Package	Temperature Range
MC3417L	Ceramic DIP	0°C to +70°C
MC3418DW	Plastic SOIC	0°C to +70°C
MC3418L	Ceramic DIP	0°C to +70°C
MC3418P	Plastic DIP	0°C to +70°C
MC3517L	Ceramic DIP	-55°C to +125°C
MC3518L	Ceramic DIP	-55°C to +125°C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MAXIMUM RATINGS

(All voltages referenced to V_{EE} , $T_A = 25^\circ\text{C}$ unless otherwise noted.)

Rating	Symbol	Value	Unit
Power Supply Voltage	V_{CC}	-0.4 to +18	Vdc
Differential Analog Input Voltage	V_{ID}	± 5.0	Vdc
Digital Threshold Voltage	V_{TH}	-0.4 to V_{CC}	Vdc
Logic Input Voltage (Clock, Digital Data, Encode/Decode)	V_{Logic}	-0.4 to +18	Vdc
Coincidence Output Voltage	$V_{O(Con)}$	-0.4 to +18	Vdc
Syllabic Filter Input Voltage	$V_{I(Syl)}$	-0.4 to V_{CC}	Vdc
Gain Control Input Voltage	$V_{I(GC)}$	-0.4 to V_{CC}	Vdc
Reference Input Voltage	$V_{I(Ref)}$	$V_{CC}/2 - 1.0$ to V_{CC}	Vdc
$V_{CC}/2$ Output Current	I_{Ref}	-25	mA

ELECTRICAL CHARACTERISTICS

($V_{CC} = 12\text{ V}$, $V_{EE} = \text{Gnd}$, $T_A = 0^\circ\text{C}$ to $+70^\circ\text{C}$ for MC3417/18, $T_A = -55^\circ\text{C}$ to $+125^\circ\text{C}$ for MC3517/18 unless otherwise noted.)

Characteristic	Symbol	MC3417/MC3517			MC3418/MC3518			Unit
		Min	Typ	Max	Min	Typ	Max	
Power Supply Voltage Range (Figure 1)	V_{CCR}	-4.75	12	16.5	4.75	12	16.5	Vdc
Power Supply Current (Figure 1) (@ Idle Channel) ($V_{CC} = 5.0\text{ V}$, All except MC3418P,DW) ($V_{CC} = 5.0\text{ V}$, MC3418P,DW) ($V_{CC} = 15\text{ V}$, All except MC3418P,DW) ($V_{CC} = 15\text{ V}$, MC3418P,DW)	I_{CC}	—	3.7	5.0	—	3.7	5.0	mA
Gain Control Current Range (Figure 2)	I_{GCR}	0.002	—	3.0	0.002	—	3.0	mA
Analog Comparator Input Range (Pins 1 and 2) ($4.75\text{ V} \leq V_{CC} \leq 16.5\text{ V}$)	V_I	1.3	—	$V_{CC} - 1.3$	1.3	—	$V_{CC} - 1.3$	Vdc
Analog Output Range (Pin 7) ($4.75\text{ V} \leq V_{CC} \leq 16.5\text{ V}$, $I_O = \pm 5.0\text{ mA}$)	V_O	1.3	—	$V_{CC} - 1.3$	1.3	—	$V_{CC} - 1.3$	Vdc
Input Bias Currents (Figure 3) (Comparator in Active Region) Analog Input (I1) Analog Feedback (I2) Syllabic Filter Input (I3) Reference Input (I5)	I_{IB}	—	0.5	1.5	—	0.25	± 0	μA
Input Offset Current (Comparator in Active Region) Analog Input/Analog Feedback I1 - I2 — Figure 3 Integrator Amplifier I5 - I6 — Figure 4	I_{IO}	—	0.15	0.6	—	0.05	0.4	μA
Input Offset Voltage V/I Converter (Pins 3 and 4) — Figure 5	V_{IO}	—	2.0	6.0	—	2.0	6.0	mV
Transconductance V/I Converter, 0 to 3.0 mA Integrator Amplifier, 0 to $\pm 5.0\text{ mA}$ Load	g_m	0.1	0.3	—	0.1	0.3	—	mA/mV
Propagation Delay Times (Note 1) Clock Trigger to Digital Output ($C_L = 25\text{ pF}$ to Gnd) Clock Trigger to Coincidence Output ($C_L = 25\text{ pF}$ to Gnd) ($R_L = 4.0\text{ k}\Omega$ to V_{CC})	t_{PLH} t_{PHL} t_{PLH} t_{PHL}	—	1.0	2.5	—	1.0	2.5	μs
Coincidence Output Voltage — Low Logic State ($I_{OL(Con)} = 3.0\text{ mA}$)	$V_{OL(Con)}$	—	0.12	0.25	—	0.12	0.25	Vdc
Coincidence Output Leakage Current — High Logic State ($V_{OH} = 15\text{ V}$, $0^\circ\text{C} \leq T_A \leq 70^\circ\text{C}$)	$I_{OH(Con)}$	—	0.01	0.5	—	0.01	0.5	μA

NOTE 1. All propagation delay times measured 50% to 50% from the negative going (from V_{CC} to +0.4 V) edge of the clock.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS (continued)

Characteristic	Symbol	MC3417/MC3517			MC3418/MC3518			Unit
		Min	Typ	Max	Min	Typ	Max	
Applied Digital Threshold Voltage Range (Pin 12)	V _{TH}	+1.2	—	V _{CC} -2.0	+1.2	—	V _{CC} -2.0	Vdc
Digital Threshold Input Current (1.2 V < V _{IH} < V _{CC} - 2.0 V) (V _{IL} applied to Pins 13, 14 and 15) (V _{IH} applied to Pins 13, 14 and 15)	I _{I(th)}	—	—	5.0	—	—	5.0	μA
		—	-10	-50	—	-10	-50	
Maximum Integrator Amplifier Output Current	I _O	±5.0	—	—	±5.0	—	—	mA
V _{CC} /2 Generator Maximum Output Current (Source only)	I _{Ref}	+10	—	—	+10	—	—	mA
V _{CC} /2 Generator Output Impedance (0 to +10 mA)	Z _{Ref}	—	3.0	6.0	—	3.0	6.0	Ω
V _{CC} /2 Generator Tolerance (4.75 V < V _{CC} < 16.5 V)	ε _r	—	—	±3.5	—	—	±3.5	%
Logic Input Voltage (Pins 13, 14 and 15) Low Logic State High Logic State	V _{IL} V _{IH}	Gnd V _{th} +0.4	— —	V _{th} -0.4 18	Gnd V _{th} +0.4	— —	V _{th} -0.4 18	Vdc
Dynamic Total Loop Offset Voltage (Note 2) — Figures 3, 4 and 5 I _{GC} = 12 μA, V _{CC} = 12 V T _A = 25°C (All except 3418P,DW) (MC3418P,DW) 0°C < T _A < +70°C (MC3417/18L) (MC3418P,DW) -55°C < T _A < +125°C (MC3517/18) I _{GC} = 33 μA, V _{CC} = 12 V T _A = 25°C 0°C < T _A < +70°C (MC3417/18) -55°C < T _A < +125°C (MC3517/18) I _{GC} = 12 μA, V _{CC} = 5.0 V T _A = 25°C (All except MC3418P,DW) (MC3418P,DW) 0°C < T _A < +70°C (MC3417/18L) (MC3418P,DW) -55°C < T _A < +125°C (MC3517/18) I _{GC} = 33 μA, V _{CC} = 5.0 V T _A = 25°C 0°C < T _A < +70°C (MC3417/18) -55°C < T _A < +125°C (MC3517/18)	ΣV _{offset}	—	—	—	—	—	—	mV
		—	—	—	±0.5	—	±1.5	
		—	—	—	±0.5	—	±3.0	
		—	—	—	±0.75	—	±2.3	
		—	—	—	±0.75	—	±3.8	
		—	—	—	±1.5	—	±4.0	
		—	±2.5	±5.0	—	—	—	
		—	±3.0	±7.5	—	—	—	
		—	±4.5	±10	—	—	—	
		—	—	—	±1.0	—	±2.0	
		—	—	—	±1.0	—	±3.5	
		—	—	—	±1.3	—	±2.6	
		—	—	—	±1.3	—	±4.3	
		—	—	—	±2.5	—	±5.0	
Digital Output Voltage (I _{OL} = 3.6 mA) (I _{OH} = -0.35 mA)	V _{OL} V _{OH}	— V _{CC} -1.0	0.1 V _{CC} -0.2	0.4	— V _{CC} -1.0	0.1 V _{CC} -0.2	0.4	Vdc
Syllabic Filter Applied Voltage (Pin 3) (Figure 2)	V _{I(Syl)}	+3.2	—	V _{CC}	+3.2	—	V _{CC}	Vdc
Integrating Current (Figure 2) (I _{GC} = 12 μA) (I _{GC} = 1.5 mA) (All except 3418P,DW) (MC3418P,DW) (I _{GC} = 3.0 mA)	I _{intl}	8.0 1.45 2.75	10 1.5 3.0	12 1.55 3.25	8.0 1.45 2.75	10 1.5 3.0	12 1.55 1.58 3.25	μA mA mA mA
Dynamic Integrating Current Match (I _{GC} = 1.5 mA) Figure 6 (All except MC3418P,DW) (MC3418P,DW)	V _{O(Ave)}	—	±100	±250	—	±100	±250	mV
		—	—	—	—	±100	±280	
Input Current — High Logic State (V _{IH} = 18 V) Digital Data Input Clock Input Encode/Decode Input	I _{IH}	—	—	+5.0	—	—	+5.0	μA
		—	—	+5.0	—	—	+5.0	
		—	—	+5.0	—	—	+5.0	
Input Current — Low Logic State (V _{IL} = 0 V) Digital Data Input Clock Input Encode/Decode Input Clock Input, V _{IL} = 0.4 V	I _{IL}	—	—	-10	—	—	-10	μA
		—	—	-360	—	—	-360	
		—	—	-36	—	—	-36	
		—	—	-72	—	—	-72	

NOTE 2. Dynamic total loop offset (ΣV_{offset}) equals V_{IO} (comparator) (Figure 3) minus V_{IOX} (Figure 5). The input offset voltages of the analog comparator and of the integrator amplifier include the effects of input offset current through the input resistors. The slope polarity switch current mismatch appears as an average voltage across the 10 kΩ integrator resistor. For the MC3417/MC3517, the clock frequency is 16 kHz. For the MC3418/MC3518, the clock frequency is 32 kHz. Idle channel performance is guaranteed if this dynamic total loop offset is less than one-half of the change in integrator output voltage during one clock cycle (ramp step size). Laser trimming is used to insure good idle channel performance.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DEFINITIONS AND FUNCTION OF PINS

Pin 1 — Analog Input

This is the analog comparator inverting input where the voice signal is applied. It may be ac or dc coupled depending on the application. If the voice signal is to be level shifted to the internal reference voltage, then a bias resistor between Pins 1 and 10 is used. The resistor is used to establish the reference as the new dc average of the ac coupled signal. The analog comparator was designed for low hysteresis (typically less than 0.1 mV) and high gain (typically 70 dB).

Pin 2 — Analog Feedback

This is the noninverting input to the analog signal comparator within the IC. In an encoder application it should be connected to the analog output of the encoder circuit. This may be Pin 7 or a low pass filter output connected to Pin 7. In a decode circuit Pin 2 is not used and may be tied to $V_{CC}/2$ on Pin 10, ground or left open.

The analog input comparator has bias currents of 1.5 μA max, thus the driving impedances of Pins 1 and 2 should be equal to avoid disturbing the idle channel characteristics of the encoder.

Pin 3 — Syllabic Filter

This is the point at which the syllabic filter voltage is returned to the IC in order to control the integrator step size. It is an NPN input to an op amp. The syllabic filter consists of an RC network between Pins 11 and 3. Typical time constant values of 6.0 ms to 50 ms are used in voice codecs.

Pin 4 — Gain Control Input

The syllabic filter voltage appears across C_S of the syllabic filter and is the voltage between V_{CC} and Pin 3. The active voltage to current (V-I) converter drives Pin 4 to the same voltage at a slew rate of typically 0.5 V/ μs . Thus the current injected into Pin 4 (I_{GC}) is the syllabic filter voltage divided by the R_x resistance. Figure 7 shows the relationship between I_{GC} (x-axis) and the integrating current, I_{INT} (y-axis). The discrepancy, which is most significant at very low currents, is due to circuitry within the slope polarity switch which enables trimming to a low total loop offset. The R_x resistor is then varied to adjust the loop gain of the codec, but should be no larger than 5.0 k Ω to maintain stability.

Pin 5 — Reference Input

This pin is the noninverting input of the integrator amplifier. It is used to reference the dc level of the output signal. In an encoder circuit it must reference the same voltage as Pin 1 and is tied to Pin 10.

Pin 6 — Filter Input

This inverting op amp input is used to connect the integrator external components. The integrating current (I_{INT}) flows into Pin 6 when the analog input (Pin 1) is high with respect to the analog feedback (Pin 2) in

the encode mode or when the digital data input (Pin 13) is high in the decode mode. For the opposite states, I_{INT} flows out of Pin 6. Single integration systems require a capacitor and resistor between Pins 6 and 7. Multipole configurations will have different circuitry. The resistance between Pins 6 and 7 should always be between 8.0 k Ω and 13 k Ω to maintain good idle channel characteristics.

Pin 7 — Analog Output

This is the integrator op amp output. It is capable of driving a 600-ohm load referenced to $V_{CC}/2$ to +6.0 dBm and can otherwise be treated as an op amp output. Pins 5, 6, and 7 provide full access to the integrator op amp for designing integration filter networks. The slew rate of the internally compensated integrator op amp is typically 0.5 V/ μs . Pin 7 output is current limited for both polarities of current flow at typically 30 mA.

Pin 8 — VEE

The circuit is designed to work in either single or dual power supply applications. Pin 8 is always connected to the most negative supply.

Pin 9 — Digital Output

The digital output provides the results of the delta modulator's conversion. It swings between V_{CC} and V_{EE} and is CMOS or TTL compatible. Pin 9 is inverting with respect to Pin 1 and non-inverting with respect to Pin 2. It is clocked on the falling edge of Pin 14. The typical 10% to 90% rise and fall times are 250 ns and 50 ns respectively for $V_{CC} = 12\text{ V}$ and $C_L = 25\text{ pF}$ to ground.

Pin 10 — $V_{CC}/2$ Output

An internal low impedance mid-supply reference is provided for use of the MC3417/18 in single supply applications. The internal regulator is a current source and must be loaded with a resistor to insure its sinking capability. If a +6.0 dBm signal is expected across a 600 ohm input bias resistor, then Pin 10 must sink $2.2\text{ V}/600\ \Omega = 3.66\text{ mA}$. This is only possible if Pin 10 sources 3.66 mA into a resistor normally and will source only the difference under peak load. The reference load resistor is chosen accordingly. A 0.1 μF bypass capacitor from Pin 10 to V_{EE} is also recommended. The $V_{CC}/2$ reference is capable of sourcing 10 mA and can be used as a reference elsewhere in the system circuitry.

Pin 11 — Coincidence Output

The duty cycle of this pin is proportional to the voltage across C_S . The coincidence output will be low whenever the content of the internal shift register is all 1s or all 0s. In the MC3417 the register is 3 bits long while the MC3418 contains a 4 bit register. Pin 11 is an open collector of an NPN device and requires a pull-up resistor.

If the syllabic filter is to have equal charge and discharge time constants, the value of R_p should be much less than R_S . In systems requiring different charge and discharge constants, the charging constant is $R_S C_S$ while the decaying constant is $(R_S + R_p)C_S$. Thus longer decays are easily achievable. The NPN device should not be required to sink more than 3.0 mA in any configuration. The typical 10% to 90% rise and fall times are 200 ns and 100 ns respectively for $R_L = 4.0\text{ k}\Omega$ to +12 V and $C_L = 25\text{ pF}$ to ground.

Pin 12 — Digital Threshold

This input sets the switching threshold for Pins 13, 14, and 15. It is intended to aid in interfacing different logic families without external parts. Often it is connected to the $V_{CC}/2$ reference for CMOS interface or can be biased two diode drops above V_{EE} for TTL interface.

Pin 13 — Digital Data Input

In a decode application, the digital data stream is applied to Pin 13. In an encoder it may be unused or may be used to transmit signaling message under the control of Pin 15. It is an inverting input with respect to Pin 9. When Pins 9 and 13 are connected, a toggle flip-flop is formed and a forced idle channel pattern can be transmitted. The digital data input level should be main-

tained for 0.5 μs before and after the clock trigger for proper clocking.

Pin 14 — Clock Input

The clock input determines the data rate of the codec circuit. A 32K bit rate requires a 32 kHz clock. The switching threshold of the clock input is set by Pin 12. The shift register circuit toggles on the falling edge of the clock input. The minimum width for a positive-going pulse on the clock input is 300 ns, whereas for a negative-going pulse, it is 900 ns.

Pin 15 — Encode/Decode

This pin controls the connection of the analog input comparator and the digital input comparator to the internal shift register. If high, the result of the analog comparison will be clocked into the register on the falling edge at Pin 14. If low, the digital input state will be entered. This allows use of the IC as an encoder/decoder or simplex codec without external parts. Furthermore, it allows non-voice patterns to be forced onto the transmission line through Pin 13 in an encoder.

Pin 16 — VCC

The power supply range is from 4.75 to 16.5 volts between Pin VCC and V_{EE} .

FIGURE 1 — POWER SUPPLY CURRENT





FIGURE 2 — I_{GC} , GAIN CONTROL RANGE and I_{Int} — INTEGRATING CURRENT



Note: Digital Output = Digital Data Input
 * For static testing, the clock is only necessary for preconditioning to obtain proper state for a given input.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 3 - INPUT BIAS CURRENTS, ANALOG COMPARATOR OFFSET VOLTAGE AND CURRENT




FIGURE 4 - INTEGRATOR AMPLIFIER OFFSET VOLTAGE AND CURRENT




FIGURE 5 - V/I CONVERTER OFFSET VOLTAGE, V_{IO} and V_{IOX}





FIGURE 6 - DYNAMIC INTEGRATING CURRENT MATCH



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPICAL PERFORMANCE CURVES

FIGURE 7 - TYPICAL I_{int} versus I_{GC} (Mean $\pm 2\sigma$)




FIGURE 8 - NORMALIZED DYNAMIC INTEGRATING CURRENT MATCH versus V_{CC}




FIGURE 9 - NORMALIZED DYNAMIC INTEGRATING CURRENT MATCH versus CLOCK FREQUENCY




FIGURE 10 - DYNAMIC TOTAL LOOP OFFSET versus CLOCK FREQUENCY





FIGURE 11 - BLOCK DIAGRAM OF THE CVSD ENCODER



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 12 - CVSD WAVEFORMS





FIGURE 13 - BLOCK DIAGRAM OF THE CVSD DECODER



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CIRCUIT DESCRIPTION (continued)

zero and receive restart begins without framing when the receiver reacquires. Similarly a delta modulator is tolerant of sporadic bit errors. Figure 12 shows the delta modulator waveforms while Figure 13 shows the corresponding CVSD decoder block diagram.

The Companding Algorithm

The fundamental advantages of the delta modulator are its simplicity and the serial format of its output. Its limitations are its ability to accurately convert the input within a limited digital bit rate. The analog input must be band limited and amplitude limited. The frequency limitations are governed by the nyquist rate while the amplitude capabilities are set by the gain of the integrator.

The frequency limits are bounded on the upper end; that is, for any input bandwidth there exists a clock frequency larger than that bandwidth which will transmit the signal with a specific noise level. However, the amplitude limits are bounded on both upper and lower ends. For a signal level, one specific gain will achieve an optimum noise level. Unfortunately, the basic delta modulator has a small dynamic range over which the noise level is constant.

The continuously variable slope circuitry provides increased dynamic range by adjusting the gain of the integrator. For a given clock frequency and input bandwidth the additional circuitry increases the delta modulator's dynamic range. External to the basic delta modulator is an algorithm which monitors the past few outputs of the delta modulator in a simple shift register. The register is 3 or 4 bits long depending on the application. The accepted CVSD algorithm simply monitors the contents of the shift register and indicates

if it contains all 1s or 0s. This condition is called coincidence. When it occurs, it indicates that the gain of the integrator is too small. The coincidence output charges a single pole low pass filter. The voltage output of this syllabic filter controls the integrator gain through a pulse amplitude modulator whose other input is the sign bit or up/down control.

The simplicity of the all ones, all zeros algorithm should not be taken lightly. Many other control algorithms using the shift register have been tried. The key to the accepted algorithm is that it provides a measure of the average power or level of the input signal. Other techniques provide more instantaneous information about the shape of the input curve. The purpose of the algorithm is to control the gain of the integrator and to increase the dynamic range. Thus a measure of the average input level is what is needed.

The algorithm is repeated in the receiver and thus the level data is recovered in the receiver. Because the algorithm only operates on the past serial data, it changes the nature of the bit stream without changing the channel bit rate.

The effect of the algorithm is to compand the input signal. If a CVSD encoder is played into a basic delta modulator, the output of the delta modulator will reflect the shape of the input signal but all of the output will be at an equal level. Thus the algorithm at the output is needed to restore the level variations. The bit stream in the channel is as if it were from a standard delta modulator with a constant level input.

The delta modulator encoder with the CVSD algorithm provides an efficient method for digitizing a voice input in a manner which is especially convenient for digital communications requirements.

APPLICATIONS INFORMATION

CVSD DESIGN CONSIDERATIONS


A simple CVSD encoder using the MC3417 or MC3418 is shown in Figure 14. These ICs are general purpose CVSD building blocks which allow the system designer to tailor the encoder's transmission characteristics to the application. Thus, the achievable transmission capabilities are constrained by the fundamental limitations of delta modulation and the design of encoder parameters. The performance is not dictated by the internal configuration of the MC3417 and MC3418. There are seven design considerations involved in designing these basic CVSD building blocks into a specific codec application, and they are as follows:

1. Selection of clock rate

2. Required number of shift register bits
3. Selection of loop gain
4. Selection of minimum step size
5. Design of integration filter transfer function
6. Design of syllabic filter transfer function
7. Design of low pass filter at the receiver

The circuit in Figure 14 is the most basic CVSD circuit possible. For many applications in secure radio or other intelligible voice channel requirements, it is entirely sufficient. In this circuit, items 5 and 6 are reduced to their simplest form. The syllabic and integration filters are both single pole networks. The selection of items 1 through 4 govern the codec performance.

CVSD CIRCUIT SCHEMATIC



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CVSD DESIGN CONSIDERATIONS (continued)


Layout Considerations

Care should be exercised to isolate all digital signal paths (Pins 9, 11, 13, and 14) from analog signal paths (Pins 1-7 and 10) in order to achieve proper idle channel performance.

Clock Rate

With minor modifications the circuit in Figure 14 may be operated anywhere from 9.6 kHz to 64 kHz clock rates. Obviously the higher the clock rate the higher the S/N performance. The circuit in Figure 14 typically produces the S/N performance shown in Figure 15. The selection of clock rate is usually dictated by the bandwidth of the transmission medium. Voice bandwidth systems will require no higher than 9600 Hz. Some radio systems will allow 12 kHz. Private 4-wire telephone systems are often operated at 16 kHz and commercial telephone performance can be achieved at 32K bits and above. Other codecs may use bit rates up to 200K bits/sec.

FIGURE 15 - SIGNAL-TO-NOISE PERFORMANCE OF MC3417 WITH SINGLE INTEGRATION, SINGLE-POLE AND COMPANDING AT 16K BITS - TYPICAL



Shift Register Length (Algorithm)

The MC3417 has a three-bit algorithm and the MC3418 has a four-bit algorithm. For clock rates of 16 kHz and below, the 3-bit algorithm is well suited. For 32 kHz and higher clock rates, the 4-bit system is preferred. Since the algorithm records a fixed past history of the input signal, a longer shift register is required to obtain the same internal history. At 16 bits and below, the 4-bit algorithm will produce a slightly wider dynamic range at the expense of level change response. Basically the MC3417 is designed for low bit rate systems and the MC3418 is intended for high performance, high bit rate system. At bit rates above 64K bits either part will work well.

Selection of Loop Gain

The gain of the circuit in Figure 14 is set by resistor R_x . R_x must be selected to provide the proper integrator step size for high level signals such that the companding ratio does not exceed about 25%. The companding ratio is the active low duty cycle of the coincidence output on Pin 11 of the codec circuit. Thus the system gain is dependent on:

1. The maximum level and frequency of the input signal.
2. The transfer function of the integration filter.

For voice codecs the typical input signal is taken to be a sine wave at 1 kHz of 0 dBm level. In practice, the useful dynamic range extends about 6 dB above the design level. In any system the companding ratio should not exceed 30%.

To calculate the required step size current, we must describe the transfer characteristics of the integration filter. In the basic circuit of Figure 14, a single pole of 160 Hz is used.

$$R_1 = 10 \text{ k}\Omega, C_1 = 0.1 \text{ }\mu\text{F}$$

$$\frac{V_o}{I_i} = \frac{1}{C(S + 1/RC)} \equiv \frac{K}{S + \omega_o}$$

$$\omega_o = 2\pi f$$

$$10^3 = \omega_o = 2\pi f$$

$$f = 169.2 \text{ Hz}$$

Note that the integration filter produces a single-pole response from 300 to 3 kHz. The current required to move the integrator output a specific voltage from zero is simply:

$$I_i = \frac{V_o}{R_1} + \left(C_1 \times \frac{dV_o}{dt} \right)$$

Now a 0 dBm sine wave has a peak value of 1.0954 volts. In 1/8 of a cycle of a sine wave centered around the zero crossing, the sine wave changes by approximately its peak value. The CVSD step should trace that change. The required current for a 0 dBm 1 kHz sine wave is:

$$I_i = \frac{1.1 \text{ V}}{2(10 \text{ k}\Omega)} + \frac{0.1 \text{ }\mu\text{F}(1.1)}{0.125 \text{ ms}} = 0.935 \text{ mA}$$

*The maximum voltage across R_1 when maximum slew is required is:

$$\frac{1.1 \text{ V}}{2}$$

Now the voltage range of the syllabic filter is the power supply voltage, thus:

$$R_x = 0.25(V_{CC}) \frac{1}{0.935 \text{ mA}}$$

A similar procedure can be followed to establish the proper gain for any input level and integration filter type.

CVSD DESIGN CONSIDERATIONS (continued)

Minimum Step Size

The final parameter to be selected for the simple codec in Figure 14 is idle channel step size. With no input signal, the digital output becomes a one-zero alternating pattern and the analog output becomes a small triangle wave. Mismatches of internal currents and offsets limit the minimum step size which will produce a perfect idle channel pattern. The MC3417 is tested to ensure that a 20 mVp-p minimum step size at 16 kHz will attain a proper idle channel. The idle channel step size must be twice the specified total loop offset if a one-zero idle pattern is desired. In some applications a much smaller minimum step size (e.g., 0.1 mV) can produce quiet performance without providing a 1-0 pattern.

To set the idle channel step size, the value of R_{min} must be selected. With no input signal, the slope control algorithm is inactive. A long series of ones or zeros never occurs. Thus, the voltage across the syllabic filter capacitor (C_S) would decay to zero. However, the voltage divider of R_S and R_{min} (see Figure 14) sets the minimum allowed voltage across the syllabic filter capacitor. That voltage must produce the desired ramps at the analog output. Again we write the filter input current equation:

$$I_i = \frac{V_0}{R_1} + C \frac{dV_0}{dt}$$

INCREASING CVSD PERFORMANCE

Integration Filter Design

The circuit in Figure 14 uses a single-pole integration network formed with a 0.1 μ F capacitor and a 10 k Ω resistor. It is possible to improve the performance of the circuit in Figure 14 by 1 or 2 dB by using a two-pole integration network. The improved circuit is shown.

The first pole is still placed below 300 Hz to provide the 1/S voice content curve and a second pole is placed somewhere above the 1 kHz frequency. For telephony circuits, the second pole can be placed above 1.8 kHz to exceed the 1633 touchtone frequency. In other communication systems, values as low as 1 kHz may be selected. In general, the lower in frequency the second pole is placed, the greater the noise improvement. Then, to ensure the encoder loop stability, a zero is added to keep the phase shift less than 180°. This zero should be placed slightly above the low-pass output filter break frequency so as not to reduce the effectiveness of the second pole. A network of 235 Hz, 2 kHz and 5.2 kHz is typical for telephone applications while 160 Hz, 1.2 kHz and 2.8 kHz might be used in voice only channels. (Voice only channels can use an output low-pass filter which breaks at about 2.5 kHz.) The two-pole network in Figure 16 has a transfer function of:

For values of V_0 near $V_{CC}/2$ the V_0/R term is negligible; thus

$$I_i = C_S \frac{\Delta V_0}{\Delta T}$$

where ΔT is the clock period and ΔV_0 is the desired peak-to-peak value of the idle output. For a 16K-bit system using the circuit in Figure 14

$$I_i = \frac{0.1 \mu F \cdot 20 mV}{62.5 \mu s} = 33 \mu A$$

The voltage on C_S which produces a 33 μ A current is determined by the value of R_x .

$$I_i R_x = V_{Smin}; \text{ for } 33 \mu A, V_{Smin} = 41.6 mV$$


In Figure 14 R_S is 18 k Ω . That selection is discussed with the syllabic filter considerations. The voltage divider of R_S and R_{min} must produce an output of 41.6 mV.

$$V_{CC} \frac{R_S}{R_S + R_{min}} = V_{Smin} \quad R_{min} \approx 2.4 M\Omega$$

Having established these four parameters — clock rate, number of shift register bits, loop gain and minimum step size — the encoder circuit in Figure 14 will function at near optimum performance for input levels around 0 dBm.

$$\frac{V_0}{I_i} = \frac{R_0 R_1 \left(S + \frac{1}{R_1 C_1} \right)}{R_2 C_2 (R_0 + R_1) \left(S + \frac{1}{(R_0 + R_1) C_1} \right) S + \left(\frac{1}{R_2 C_2} \right)}$$

FIGURE 16 — IMPROVED FILTER CONFIGURATION



These component values are for the telephone channel circuit poles described in the text. The R_2, C_2 product can be provided with different values of R and C . R_2 should be chosen to be equal to the termination resistor on Pin 1.

INCREASING CVSD PERFORMANCE (continued)

Thus the two poles and the zero can be selected arbitrarily as long as the zero is at a higher frequency than the first pole. The values in Figure 16 represent one implementation of the telephony filter requirement.

The selection of the two-pole filter network effects the selection of the loop gain value and the minimum step size resistor. The required integrator current for a given change in voltage now becomes:

$$I_i = \frac{V_o}{R_0} + \left(\frac{R_2 C_2}{R_0} + \frac{R_1 C_1}{R_0} + C_1 \right) \frac{\Delta V_o}{\Delta T} + \left(R_2 C_2 C_1 + \frac{R_1 C_1 R_2 C_2}{R_0} \right) \frac{\Delta V_o^2}{\Delta T^2}$$

The calculation of desired gain resistor R_x then proceeds exactly as previously described.

Syllabic Filter Design

The syllabic filter in Figure 14 is a simple single-pole network of 18 kΩ and 0.33 μF. This produces a 6.0 ms time constant for the averaging of the coincidence output signal. The voltage across the capacitor determines the integrator current which in turn establishes the step size. The integrator current and the resulting step size determine the companding ratio and the S/N performance. The companding ratio is defined as the voltage across C_s/V_{CC} .

The S/N performance may be improved by modifying the voltage to current transformation produced by R_x . If different portions of the total R_x are shunted by diodes, the integrator current can be other than $(V_{CC} - V_S)/R_x$. These breakpoint curves must be designed experimentally for the particular system application. In general, one would wish that the current would double with input level. To design the desired curve, supply current to Pin 4 of the codec from an external source. Input a signal level and adjust the current until the S/N perfor-


mance is optimum. Then record the syllabic filter voltage and the current. Repeat this for all desired signal levels. Then derive the resistor diode network which produces that curve on a curve tracer.

Once the network is designed with the curve tracer, it is then inserted in place of R_x in the circuit and the forced optimum noise performance will be achieved from the active syllabic algorithm.

Diode breakpoint networks may be very simple or moderately complex and can improve the usable dynamic range of any codec. In the past they have been used in high performance telephone codecs.

Typical resistor-diode networks are shown in Figure 17.

FIGURE 17 - RESISTOR-DIODE NETWORKS



If the performance of more complex diode networks is desired, the circuit in Figure 18 should be used. It simulates the companding characteristics of nonlinear R_x elements in a different manner.

Output Low Pass Filter

A low pass filter is required at the receiving circuit output to eliminate quantizing noise. In general, the lower the bit rate, the better the filter must be. The filter in Figure 20 provides excellent performance for 12 kHz to 40 kHz systems.

TELEPHONE CARRIER QUALITY CODEC USING MC3418


Two specifications of the integrated circuit are specifically intended to meet the performance requirements of commercial telephone systems. First, slope-polarity switch current matching is laser trimmed to guarantee proper idle channel performance with 5 mV minimum step size and a typical 1% current match from 15 μA to 3 mA. Thus a 300 to 1 range of step size variation is possible. Second, the MC3418 provides the four-bit algorithm currently used in subscriber loop telephone systems. With these specifications and the circuit of Figure 18, a telephone quality codec can be mass produced.

The circuit in Figure 18 provides a 30 dB S/Nc ratio over 50 dB of dynamic range for a 1 kHz test tone at a 37.7K bit rate. At 37.7K bits, 40 voice channels may be multiplexed on a standard 1.544 megabit T1 facility. This codec has also been tested for 10⁻⁷ error rates with asynchronous and synchronous data up to 2400 baud and for reliable performance with DTMF signaling. Thus, the design is applicable in telephone quality subscriber loop carrier systems, subscriber loop concentrators and small PABX installations.


TELEPHONE CARRIER QUALITY CODEC USING MC3418 (continued)

FIGURE 19 - SIGNAL-TO-NOISE PERFORMANCE AND FREQUENCY RESPONSE (Showing the improvement realized with the circuit in Figure 18.)

a. SIGNAL-TO-NOISE PERFORMANCE OF TELEPHONY QUALITY DELTAMODULATOR



b. FREQUENCY RESPONSE versus INPUT LEVEL (SLOPE OVERLOAD CHARACTERISTIC)



repeated.

With no input signal, the companding ratio at Pin 4 goes to zero and the voltage across R_x goes to zero. The voltage at the output of A2 becomes zero since there is no drop across R_x . With no signal input, the actively controlled step size vanished.

The minimum step size is established by the 500 k resistor between V_{CC} and $V_{CC}/2$ and is therefore independently selectable.

The signal to noise results of the active companding network are shown in Figure 19. A smooth 2 dB drop is realized from +12 dBm to -24 under the control of A1. At -24 dBm, A2 begins to degenerate the companding reference and the resulting step size is reduced so as to extend the dynamic range of the codec by 20 dBm.


The slope overload characteristic is also shown. The active companding network produces improved performance with frequency. The 0 dBm slope overload point is raised to 4.8 kHz because of the gain available in controlling the voltage across R_x . The curves demonstrate that the level linearity has been maintained or improved.

The codec in Figure 18 is designed specifically for 37.7K bit systems. However, the benefits of the active companding network are not limited to high bit rate systems. By modifying the crossover region (changing the gain of A2), the active technique may be used to improve the performance of lower bit rate systems.

The performance and repeatability of the codec in Figure 18 represents a significant step forward in the art and cost of CVSD codec designs.


*A larger value for C2 is required in the decoder circuit than in the encoder to adjust the level linearity with frequency. In Figure 18, 0.050 μ F would work well.

FIGURE 20 - HIGH-PERFORMANCE ELLIPTIC FILTER FOR CVSD OUTPUT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 21 - FULL DUPLEX/32K BIT CVSD VOICE CODEC USING MC3517/18 AND MC3503/6 OP AMP



Codec Components

- $R_{X1}, R_{X2} - 3.3 \text{ k}\Omega$
- $R_{P1}, R_{P2} - 3.3 \text{ k}\Omega$
- $R_{S1}, R_{S2} - 100 \text{ k}\Omega$
- $R_{I1}, R_{I2} - 20 \text{ k}\Omega$
- $R_{I2} - 1 \text{ k}\Omega$
- $R_{M1}, R_{M2} - 5 \text{ M}\Omega$ (MC3417)
- Minimum step size = 20 mV
- $R_{M1}, R_{M2} - 15 \text{ M}\Omega$ (MC3418)
- Minimum step size = 6 mV

- $C_{S1}, C_{S2} - 0.05 \mu\text{F}$
- $C_{I1}, C_{I2} - 0.05 \mu\text{F}$

- 2 MC3417 (or MC3418)
- 1 MC3403 (or MC3406)

Note: All Res. 5%
All Cap. 5%

Input Filter Specifications

- 12 dB/Octave Roll-off above 3.3 kHz
- 6 dB/Octave Roll-off below 50 Hz

Output Filter Specifications

- Break Frequency - 3.3 kHz
- Stop Band - 9 kHz
- Stop Band Atten. - 50 dB
- Roll-off - > 40 dB/Octave

Filter Components

- $R_1 - 905 \Omega$
- $R_2 - 72 \text{ k}\Omega$
- $R_3 - 72 \text{ k}\Omega$
- $R_4 - 63.46 \text{ k}\Omega$
- $R_5 - 127 \text{ k}\Omega$
- $R_6 - 365.5 \text{ k}\Omega$
- $R_7 - 1.645 \text{ M}\Omega$
- $R_8 - 72 \text{ k}\Omega$
- $R_9 - 72 \text{ k}\Omega$
- $R_{10} - 29.5 \text{ k}\Omega$
- $R_{11} - 72 \text{ k}\Omega$
- $C_1 - 33 \mu\text{F}$
- $C_2 - 837 \text{ pF}$
- $C_3 - 536 \text{ pF}$
- $C_4 - 1000 \text{ pF}$
- $C_5 - 222 \text{ pF}$
- $C_6 - 77 \text{ pF}$
- $C_7 - 38 \text{ pF}$
- $C_8 - 837 \text{ pF}$
- $C_9 - 536 \text{ pF}$

Note: All Res. 0.1% to 1%.
All Cap. 1.0%

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


COMPARATIVE CODEC PERFORMANCE

The salient feature of CVSD codecs using the MC3517 and MC3518 family is versatility. The range of codec complexity tradeoffs and bit rate is so wide that one cannot grasp the interdependency of parameters for voice applications in a few pages.

Design of a specific codec must be tailored to the digital channel bandwidth, the analog bandwidth, the quality of signal transmission required and the cost objectives. To illustrate the choices available, the data in Figure 22 compares the signal-to-noise ratios and dynamic range of various codec design options at 32K bits. Generally, the relative merits of each design feature will remain intact in any application. Lowering the bit rate will reduce the dynamic range and noise performance of all techniques. As the bit rate is increased, the overall performance of each technique will improve and the need for more complex design diminishes.

Non-voice applications of the MC3517 and MC3518 are also possible. In those cases, the signal bandwidth and amplitude characteristics must be defined before the specification of codec parameters can begin. However, in general, the design can proceed along the lines of the voice applications shown here, taking into account the different signal bandwidth requirements.

FIGURE 22 - COMPARATIVE CODEC PERFORMANCE - SIGNAL-TO-NOISE RATIO FOR 1 kHz TEST TONE



These curves demonstrate the improved performance obtained with several codec designs of varying complexity.

- Curve a - Complex companding and double integration (Figure 18 - MC3418)
- Curve b - Double integration (Figure 14 using Figure 16 - MC3418)
- Curve c - Single integration (Figure 14 - MC3418) with 6.0 mV step size
- Curve d - Single integration (Figure 14 - MC3417) with 25 mV step size

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

REFERENCE BOOKS

1. MOTORORA TELECOMMUNICATIONS DEVICE DATA.
2. SEMICONDUCTOR 84th.
3. SEMICONDUCTOR 85th.
4. SEMICONDUCTOR 99th.
5. ANALOG IC DATABOOK.
Precision analog integrated circuits '1988.
6. MICROCOMPUTER INTERFACING HANDBOOK.
A/D & D/A.
By JOSEPH J. CARR.
First printing.
7. MOTOROLA inc.
LINEAR AND INTERFACING INTEGRATED CIRCUIT.
Previous Edition '1988.
8. C LANGUAGE ALGORITHMS FOR DIGITAL SIGNAL PROCESSING.
By PAUL M. EMBREE & BRUCE KIMBILE '1991.
9. FOURIER ANALYSIS
By HWEI P. HSU, Ph.D.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้