



ปีการศึกษา 2535

ภาควิชา อิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง

REALTIME VIDEO SECTIONING

โดย

นาย ธน คำแสง 32-1116

นาย ประสิทธิ์ กานตกุล 32-1174

อาจารย์ที่ปรึกษา

อาจารย์ สุรสิทธิ์ วรรณไกรโรจน์

ปีการศึกษา 2535

**REALTIME VIDEO SECTIONING**



## REALTIME VIDEO SECTIONING

นายชนู คำแสง 32-1116  
นายประสิทธิ์ กานตกุล 32-1174  
อาจารย์ที่ปรึกษา  
อาจารย์ สุรสิทธิ์ วรรณไกรโรจน์  
ปีการศึกษา 2535

### บทคัดย่อ

ปัจจุบันโทรทัศน์เป็นเครื่องสื่อสารอย่างหนึ่งที่นาวันจะได้รับความนิยมสนใจมากขึ้นทุกขณะ และการทำให้แสดงภาพขนาดใหญ่ก็สามารถสร้างความสนใจให้กับผู้ชมมากขึ้น แต่ในการสร้างจอภาพขนาดใหญ่ต้องใช้ต้นทุนสูงมากประกอบกับมีความยุ่งยากในการผลิต จึงได้มีแนวความคิดในการตัดแบ่งภาพใหญ่ออกเป็นหลายๆส่วนแล้วนำแต่ละส่วนมาแสดงผลทางโทรทัศน์ขนาดเล็กหลายเครื่องซึ่งวางเรียงกันเป็นจอภาพขนาดใหญ่ ซึ่งก็จะได้ภาพขนาดใหญ่ตามความประสงค์เป็นการประหยัดค่าใช้จ่ายและง่ายและสะดวกมากจึงได้รับความนิยมกันมากในปัจจุบัน

โดยในโครงการนี้จะนำเอาสัญญาณภาพซึ่งเป็นสัญญาณ ANALOG แปลงให้เป็นสัญญาณภาพทาง DIGITAL แล้วเก็บเข้าไว้ใน MEMORY แล้วทำการแบ่งสัญญาณภาพที่ได้เป็นส่วนๆ เพื่อส่งให้โทรทัศน์แต่ละเครื่องแสดงผลของแต่ละส่วนของภาพ หลังจากทำการแบ่งสัญญาณภาพทาง DIGITAL เสร็จสิ้นแล้วก็จะทำการแปลงสัญญาณภาพกลับเป็นสัญญาณทาง ANALOG อีกครั้งก็จะได้สัญญาณภาพซึ่งการทำงานในลักษณะนี้จะเป็นการทำงานแบบ REALTIME คือเมื่อได้สัญญาณภาพมาก็จะนำออกไปแสดงผลทันที ทำให้สามารถแสดงภาพเคลื่อนไหวแบบต่อเนื่องได้

-----

## REALTIME VIDEO SECTIONING

MR. TANU KAMSANG 32-1116

MR. PRASIT KANTAKUL 32-1174

ADVISOR :

MR. SURASIT VANNAKRAIROJN

### ABSTRACT

TELEVISION IS A COMMUNICATION DEVICE INTERESTING IN RECENT YEAR. FOR EXAMPLE, THE LARGE SCALE DISPLAY WHICH IS VERY EXPENSIVE AND DIFFICULT TO PRODUCE. THEN, THERE IS A IDEA THAT DIVIDE THE LARGE PICTURE TO SECTIONS AND DISPLAY EACH SECTION ON SMALL TELEVISION. THE ADVENTAGE IS LOW COST AND CONVENIENT TO USE IT.

THIS PROJECT IS ABOUT CONVERSION OF THE ANALOG SIGNAL THAT IS DIGITIZED AND STORE IN MEMORY. DIVIDE DATA TO SECTIONS AND TRANSFER TO EACH TELEVISION FOR DISPLAYING. AFTER THAT, IT CONVERSE THE PICTURE DATA TO BE ANALOG SIGNAL. THE PERFORMANCE OF THIS SYSTEM IS REALTIME.

## สารบัญ

รายการ	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 หลักการเกี่ยวกับภาพ	2
- ภาพประกอบด้วยอะไรบ้าง?	2
- วิธีการสแกนและการหักเหของลำอิลีคตรอน	4
- เครื่องส่งและเครื่องรับโทรทัศน์จำเป็นต้องมีการ สแกนทางแนวนอนและแนวตั้งพร้อมกันจึงจะมีภาพ เกิดขึ้นที่เครื่องรับภาพ	11
- สถานที่โทรทัศน์จำเป็นต้องส่งสัญญาณอะไรบ้าง?	12
บทที่ 3 การออกแบบและการสร้างระบบ REALTIME VIDEO SECTIONING	18
- VIDEO DECODER	22
- A/D CONVERTER	22
- PAL SYNC. SEPARATER	27
- VERTICAL SYNC. OUTPUT	28
- การออกแบบวงจรนับแบบ SYNCHRONOUS	35
- ส่วนที่เขียนและอ่านข้อมูลของหน่วยความจำ	41
- D/A CONVERTER	46
- PAL ENCODER	47
บทที่ 4 การทดลองและผลการทดลอง	51
บทที่ 5 สรุปผลและวิจารณ์	53
กิตติกรรมประกาศ	
เอกสารอ้างอิง	

## บทที่ 1

### บทนำ

โครงการฉบับนี้เป็นโครงการในวิชา PROJECT ชั้นปีที่ 4 จะขอแนะนำเกี่ยวกับเรื่อง REALTIME VIDEO SECTIONING ซึ่งเป็นกรนำเอาสัญญาณภาพจากแหล่งกำเนิดภาพ มาทำการตัดแบ่งสัญญาณเหล่านี้ออกเป็นส่วน ๆ ตามจำนวนของเครื่องรับโทรทัศน์ที่ต้องการ แล้วทำการนำเอาสัญญาณภาพที่ทำการตัดแบ่งแล้วมาทำการสร้างสัญญาณภาพใหม่ ส่งให้กับเครื่องรับโทรทัศน์แต่ละเครื่อง ซึ่งนำมาเรียงกันเป็น  $N \times N$  เครื่อง ซึ่งในการตัดแบ่งสัญญาณภาพนี้ทำได้โดยการนำเอาสัญญาณภาพจากแหล่งกำเนิด ซึ่งเป็นข้อมูลแบบ ANALOG มาทำการแปลงข้อมูลให้เป็นสัญญาณ DIGITAL โดยใช้วงจร A/D CONVERTER แล้วทำการจัดเก็บเข้าสู่ MEMORY ชนิด DYNAMIC RAM หลังจากนั้น ทำการดึงข้อมูลออกจาก MEMORY ตาม ADDRESS ที่ได้กำหนดไว้แล้ว ซึ่งก็จะได้สัญญาณภาพออกมาแล้วทำการแปลงเป็นสัญญาณภาพทาง ANALOG อีกครั้งหลังจากนั้นก็ทำการรวมกับสัญญาณซิงค์ ในที่สุดก็จะได้สัญญาณภาพที่พร้อมจะนำไปแสดงภาพที่เครื่องรับโทรทัศน์แต่ละเครื่องต่อไป จะเห็นได้ว่าภาพรวมที่ได้ออกมามีขนาดใหญ่ขึ้นตามความต้องการ

## บทที่ 2

### หลักการเกี่ยวกับภาพ

#### ภาพประกอบด้วยอะไรบ้าง?

หากพิจารณาภาพหรือรูปที่ 2-1 ปรากฏในหน้าหนังสือพิมพ์และวารสารต่างๆ แล้ว จะเห็นว่าภาพเหล่านี้ประกอบด้วยจุดเล็กๆเป็นจำนวนมาก ซึ่งมีทั้งส่วนที่ดำสนิทและส่วนที่ดำจาง ขนาดของจุดดำในส่วนของภาพที่มืดสนิท ก็จะมีใหญ่กว่าขนาดของจุดดำในส่วนของภาพที่จาง จำนวนจุดดำที่มีมากหรือน้อยจะมีผลทำให้ภาพมองดูละเอียดหรือหยาบแตกต่างกัน ตามที่แสดงไว้ในรูปที่ 2-1 ในการนี้ระยะทางที่มองดูภาพก็เข้ามามีส่วนสำคัญอยู่ไม่น้อย ภาพที่หยาบแต่ถ้าหากมองดูในระยะทางซึ่งไกลกว่าระยะที่ใช้มองดูภาพละเอียด ก็อาจรู้สึกได้ว่าพอดูได้เหมือนกัน



ก) หากมีจำนวนจุดดำมาก  
ภาพจะมองดูละเอียด




ข) หากมีจำนวนจุดดำน้อย  
ภาพจะมองดูหยาบ

รูปที่ 2-1 ส่วนประกอบของภาพในรูปซึ่งมีพื้นที่เท่ากัน

ในทำนองเดียวกัน ภาพที่ปรากฏบนจอหลอดภาพของเครื่องรับโทรทัศน์นั้น ก็ประกอบด้วยเส้นขวางเล็กๆในแนวนอนเป็นจำนวนมาก ซึ่งแต่ละเส้นนี้ก็มีทั้งส่วนที่ดำสนิทและส่วนที่ดำจาง และส่วนที่สว่างมารวมกันอยู่เส้นขวางเล็กๆ ที่มีทั้งมืดและสว่างปะปนกันตามรูปที่ 2-2 ฉะนั้นภาพที่ปรากฏบนจอหลอดภาพจึงประกอบด้วยจุดเล็กๆ ซึ่งมีระดับของความสว่างแตกต่างกันเป็นจำนวนมาก จุดเล็กๆเหล่านี้มีชื่อเรียกว่า ส่วนประกอบของภาพหรือ PICTURE ELEMENTS ซึ่งมีความสัมพันธ์กับความละเอียดของภาพมาก หากจำนวนจุดเล็กๆ หรือจำนวนเส้นสะแกนในแนวนอนมีมากขึ้นเพียงไร ภาพที่เห็นบนจอหลอดภาพก็จะมองดูละเอียดมากขึ้นเพียงนั้น


ฉะนั้นโทรทัศน์ระบบยุโรป ซึ่งมีจำนวนเส้นสะแกน 625 เส้น จึงให้ภาพละเอียดกว่าโทรทัศน์ระบบอเมริกา ซึ่งมีจำนวนเส้นสะแกนเพียง 525 เส้นเท่านั้น แต่อย่างไรก็ตามภาพที่เห็นบนจอหลอดภาพจะมองดูละเอียด หยิบ หรือนำดูอย่างไรวินั้น ยังขึ้นอยู่กับส่วนประกอบอีกหลายอย่างเช่น ความสว่างของภาพและระยะทางที่มองดูภาพ เป็นต้นสำหรับโทรทัศน์ระบบอเมริกา แม้จะมีจำนวนเส้นสะแกนน้อยกว่าจำนวนของโทรทัศน์ระบบยุโรป ซึ่งจะทำให้เห็นภาพหยิบไปก็ตาม แต่หากมองดูในระยะทางห่างประมาณสี่ถึงแปดเท่าของความสูงของภาพแล้ว ก็จะรู้สึกว่า เป็นภาพที่พอใช้ได้เหมือนกัน นอกจากนี้สายตาของคนเรายังนิยมมองดูภาพที่มีขนาดอัตราส่วนความกว้างต่อความสูงของภาพเป็นสี่ต่อสามด้วย



รูปที่ 2-2 ภาพบนจอเครื่องรับโทรทัศน์ประกอบด้วย  
เส้นสะแกนตามแนวนอนเป็นจำนวนมาก


## วิธีการสะแกนและการหักเหของลำอิลีคตรอน

ภายในหลอดภาพของเครื่องรับโทรทัศน์ อิลีคตรอนที่หลุดออกมาจากแคโทด และถูกดึงดูดให้วิ่งเป็นลำไปกระทบ แอนโนด หรือจอหลอดภาพซึ่งฉาบวัสดุบางชนิดเอาไว้ จะทำให้มองเห็นเป็นจุดสว่างขึ้นที่จอ การสะแกนก็คือการทำให้จุดสว่างขึ้นเคลื่อนที่ไปในจังหวะที่ถูกต้อง ทั้งในแนวนอนและแนวตั้งของจอหลอดภาพโดยอาศัยความเข้มของสนามแม่เหล็กเข้ามาช่วยเหลือ ตามที่แสดงไว้ในรูปที่ 2-3 และรูปที่ 2-4 กล่าวคือ




รูปที่ 2-3 การเคลื่อนที่หักเหของลำอิลีคตรอนในจังหวะที่ถูกต้อง ทั้งในแนวนอนและแนวตั้งของจอหลอดภาพ

ในขณะที่ไม่มีสนามแม่เหล็ก ล้ออิเล็กทรอนิกส์จะวิ่งไปกระทบจอหลอดภาพตรงกลางโดยไม่ถูกหักเหเลย หากต้องการเป็นล้ออิเล็กทรอนิกส์นี้ไปทางซ้ายมือในแนวนอน ก็จำเป็นต้องใช้สนามแม่เหล็กที่มีขั้วเหนือ-ใต้ อยู่ในแนวตั้ง ตามรูปที่ 2-4 หากกลับขั้วแม่เหล็กนี้เสีย ล้ออิเล็กทรอนิกส์จะถูกเบนไปทางขวามือในแนวนอนของจอหลอดภาพ การที่ล้ออิเล็กทรอนิกส์ถูกเบนไปทางขวามือ หรือทางซ้ายมือของจอนี้ จะทำให้เห็นเป็นจุดสว่างเคลื่อนที่ไปทางเดียวกันด้วย ในทำนองเดียวกันหากมีขั้วแม่เหล็กในแนวนอนล้ออิเล็กทรอนิกส์ หรือจุดสว่างก็จะถูกเบนไปในทางแนวตั้งของจอหลอดภาพ ฉะนั้น, เพื่อช่วยในการหักเหล้ออิเล็กทรอนิกส์ในทิศทางที่ต้องการ จึงนิยมใช้สนามแม่เหล็กทั้งในแนวตั้งและแนวนอนรวมกันสองสนาม แม่เหล็กไฟฟ้านี้เกิดจากการปล่อยกระแสไฟฟ้าผ่านขดลวดที่พันอยู่รอบๆ จอหลอดภาพตามรูปที่ 2-5 และรูปที่ 2-6 ขดลวดเหล่านี้มีชื่อเรียกว่า ขดลวดของการหักเหทางแนวนอนและขดลวดของการหักเหทางแนวตั้งตามลำดับ




รูปที่ 2-4 การหักเหของล้ออิเล็กทรอนิกส์โดยอาศัยสนามแม่เหล็ก เข้าช่วยเหลือ

รูปร่างของกระแสไฟฟ้าที่ไหลผ่านขดลวดทั้งสอง เพื่อที่จะทำให้เกิดการสะแกนตามรูปที่ 2-3 นั้นมีความสำคัญมากและนิยมเป็นกระแสรูปฟันเลื่อย . ความถี่ของกระแสที่ไหลผ่านขดลวดทั้งสองนี้ไม่เท่ากัน สำหรับโทรทัศน์ระบบอเมริกัน กระแสรูปฟันเลื่อยที่ไหลผ่านขดลวดของการหักเหทางแนวนอนจะมีความถี่ 15,750 เฮิทซ์ ส่วนกระแสรูปฟันเลื่อยที่ไหลผ่านขดลวดของการหักเหทางแนวตั้งจะมีความถี่เพียง 60 เฮิทซ์เท่านั้น



ขดลวดที่ทำให้เกิดการหักเห  
ของลำอิเล็กตรอนทางแนวนอน



ขดลวดที่ทำให้เกิดการหักเห  
ของลำอิเล็กตรอนทางแนวตั้ง

รูปที่ 2-5 ขดลวดที่ทำให้เกิดการหักเหของลำอิเล็กตรอนพันอยู่รอบหลอดภาพเมื่อมีกระแสไหลผ่านจะทำให้เกิดสนามแม่เหล็กซึ่งใช้บังคับการหักเหของลำอิเล็กตรอน

รูปที่ 2-6 การวางตำแหน่งของขดลวดเพื่อทำให้เกิดการหักเหของลำอิเล็กตรอนทางแนวนอนและการหักเหของลำอิเล็กตรอนทางแนวตั้ง

โดยปกติ การสะแกนจะเริ่มต้นขึ้นโดยการทำให้จุดสว่างเคลื่อนที่จากทางซ้ายมือบนของจอหลอดภาพไปทางขวามือในแนวนอน ซึ่งเมื่อไปถึงตำแหน่งขวาสุด ก็จะถูกเบนต่ำลงเล็กน้อย แล้วจะกลับไปตั้งต้นใหม่ทางซ้ายมือเพื่อเคลื่อนที่มาทางขวามือในแนวนอนอีก เป็นเช่นนี้ไปเรื่อยๆ จนกระทั่งจุดสว่างไปถึงตำแหน่งขวามือข้างล่างสุดของจอหลอดภาพก็เป็นอันเสร็จสิ้นการสะแกนภาพหนึ่ง ซึ่งเรียกว่า เฟรมหนึ่ง

หลังจากนั้นลำอิเล็กตรอนก็จะกลับไปตั้งต้นใหม่ทางด้านซ้ายมือบนสุดของจอหลอดภาพอีกเพื่อสะแกนภาพหนึ่งอันดับต่อไป อย่างไรก็ตามเพื่อลดอาการกระพริบของภาพ การสะแกนภาพหนึ่งแต่ละภาพจึงมักนิยมจัดทำสองครั้งในแบบของการสะแกนไขว้กันโดยกำหนดให้ภาพหนึ่งหนึ่งเฟรม ประกอบด้วยภาพหนึ่งสองฟิลด์และ เริ่มต้นด้วยการสะแกนภาพหนึ่งฟิลด์คี่ก่อน เมื่อเสร็จสิ้นถึงตำแหน่งขวามือล่างสุดของจอภาพแล้ว จึงกลับไปตั้งต้นใหม่ทางซ้ายมือบนสุดของจอแล้ว เริ่มต้นสะแกนภาพหนึ่งฟิลด์เส้นคู่ต่อไปจนถึงตำแหน่งขวามือล่างสุด

หลังจากนั้นก็จะเริ่มสะแกนภาพหนึ่งอันดับต่อไปใหม่ ฉะนั้น การสะแกนภาพหนึ่งหนึ่งภาพ หรือหนึ่งเฟรม จึงประกอบด้วยการสะแกนภาพหนึ่งด้วยฟิลด์เส้นคี่และการสะแกนภาพหนึ่งด้วยฟิลด์เส้นคู่ สำหรับโทรทัศน์ระบบอเมริกัน ซึ่งใช้เส้นสะแกน 525 เส้นต่อภาพ และ 30 ภาพต่อวินาทีนั้นภาพหนึ่งแต่ละภาพ หรือภาพหนึ่งแต่ละเฟรมจะประกอบด้วย เส้นสะแกนแนวนอน 525 เส้นและภาพหนึ่งแต่ละฟิลด์ก็จะมีเส้นสะแกนนอน  $262 \frac{1}{2}$  เส้น ภาพหนึ่งแต่ละภาพนี้จะเกิดขึ้นภายในระยะเวลา  $\frac{1}{30}$  วินาที ความถี่ของกระแสฟันเลื่อยที่ใช้ในการหักเหทางแนวนอน ซึ่งใช้เวลา  $\frac{1}{30}$  วินาที สำหรับทำให้เกิดเส้นสะแกนแนวนอน 252 เส้น ก็จะมีค่าเป็น (252) (30) หรือ 15,750 เฮิทซ์ ส่วนความถี่ของกระแสรูปฟันเลื่อยสำหรับการหักเหทางแนวตั้ง ซึ่งใช้เวลาในการสะแกนจากบนสุดมาล่างสุดสำหรับฟิลด์หนึ่งๆ เพียง  $\frac{1}{60}$  วินาทีเท่านั้น ก็จะเป็น 60 เฮิทซ์ ในทำนองเดียวกัน

สำหรับโทรทัศน์ระบบยุโรป ซึ่งใช้เส้นสะแกนแนวนอน 625 เส้นต่อภาพ และ 25 ภาพต่อวินาที ความถี่ของกระแสไฟฟ้าที่ทำให้เกิดการหักเหทางแนวนอนและทางแนวตั้งก็จะมีค่าเป็น (625) (25) หรือ 15,625 เฮิทซ์ และ 50 เฮิทซ์ ตามลำดับความถี่ของกระแสสำหรับการหักเหทางแนวนอนและการหักเหทางแนวตั้งทั้งสองนี้ ได้แสดงไว้แล้วในรูปที่ 2-7 ในระยะเวลาครบรอบหนึ่งๆของกระแสรูปฟันเลื่อยจะประกอบด้วยส่วนที่เพิ่มขึ้นจากค่าต่ำสุดไปหาค่าสูงสุด ซึ่งตรงกับเวลาที่จุดสว่างใช้ในการสะแกนจากซ้ายมือสุดไปจนถึงขวามือสุด และส่วนที่ลดลงจากค่าสูงสุดไปหาค่าต่ำสุดซึ่งตรงกับระยะเวลาที่จุดสว่างบนจอหลอดภาพใช้ไปในการสะบัดกลับจากขวามือสุดไปตั้งต้นใหม่ทางซ้ายมือสุด โดยปกติระยะเวลาที่มีเส้นสะบัดกลับจะเป็นช่วงเวลาสั้นๆมาก เมื่อคิดเทียบกับช่วงเวลาที่มีเส้นสะแกนจุดสว่างที่มองเห็นสะบัดกลับไปในช่วงเวลาดังกล่าวแล้วนี้ ไม่ก่อให้เกิดประโยชน์อันใดเลย จึงมักหาวิธีทำให้เกิดสิ่งอ่อนมาข่มจุดสว่างในช่วงนี้ เพื่อมิให้สังเกตเห็นได้ทางหลอดภาพ สัญญาณที่ใช้ลบเส้นสะบัดกลับนี้เรียกว่า สัญญาณแบล็กคิง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกริใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจากการสะแกนภาพนิ่งตามที่กล่าวมาแล้วนี้ กระทำติดต่อกันไปเรื่อยๆ โดยมีจำนวนเส้นต่อภาพ และจำนวนภาพต่อวินาที ตามแต่ชนิดของระบบโทรทัศน์ที่ใช้ ภาพที่มาปรากฏบนเครื่องรับโทรทัศน์ จึงมีผลเหมือนกับฉายภาพนิ่ง ซึ่งแต่ละภาพแตกต่างกันบ้างเล็กน้อย เป็นจำนวนหลายๆภาพต่อหนึ่งวินาที และด้วยคุณลักษณะพิเศษของสายตาเกี่ยวกับ PERSISTENCE OF VISION นี้ จึงทำให้มองเห็นภาพบนจอหลอดภาพเครื่องรับโทรทัศน์ เป็นภาพเคลื่อนไหวติดต่อกันไปตลอดเวลา






กระแสรูปพื้นเลื่อยสำหรับ  
วงจรของการหักเหทางแนวนอน  
มีความถี่ 15.625 Hz (E) หรือ 15.750 Hz (US)



กระแสรูปพื้นเลื่อยสำหรับ  
วงจรของการหักเหทางแนวตั้ง  
มีความถี่ 50 Hz (E) หรือ 60 Hz (US)




$T =$  ระยะเวลาครบรอบ  
 $= T_s + T_R$

$T_s =$  ระยะเวลาที่มีเส้นแนวนอน

$T_R =$  ระยะเวลาที่มีเส้นสลับกลับ


ในระยะเวลาหนึ่งจะมีเส้นแนวนอน  
ทางแนวนอน 312.5 เส้น (E) หรือ 262.5 เส้น (US)



รูปที่ 2-7 กระแสรูปพื้นเลื่อย สำหรับใช้ในวงจรที่ทำให้เกิดการหักเหของ  
ลำอิเล็กตรอนในแนวนอน และแนวตั้ง

US: โตรทัศน์ระบบอเมริกา


E: โตรทัศน์ระบบยุโรป



รูปที่ 2-8 การสะแนกนสองครั้งสำหรับภาพนิ่งแต่ละภาพ โดยแบ่งหนึ่งเฟรมออกเป็นสองฟิลด์

เครื่องส่งและเครื่องรับโทรทัศน์จำเป็นต้องมีการสะแกนทางแนวนอนและ  
การสะแกนทางแนวตั้งพร้อมกันจึงจะมีภาพเกิดขึ้นที่เครื่องรับโทรทัศน์

ภาพที่ปรากฏขึ้นบนจอหลอดภาพ จำเป็นต้องอาศัยวงจรของการหักเหทางแนวนอนและ  
วงจรถ่ายภาพแนวตั้ง ซึ่งแต่ละวงจรจะมีกระแสรูปฟันเลื่อยไหลผ่าน ทางด้านกล้อง  
โทรทัศน์ก็จำเป็นต้องอาศัยความถี่ทั้งสองช่วยทำให้เกิดสัญญาณทางไฟฟ้าเช่นเดียวกัน  
ความถี่ของวงจรหักเหทางแนวนอนและวงจรของการหักเหทางแนวตั้งที่ใช้ในเครื่องส่ง  
โทรทัศน์ และที่ใช้ในเครื่องรับโทรทัศน์นี้จะต้องเท่ากันตลอดเวลา จึงจะทำให้เกิดภาพขึ้น  
ทางเครื่องรับโทรทัศน์ ด้วยเหตุนี้จึงจำเป็นต้องมีวิธีทำให้ความถี่ของวงจรถ่ายภาพทาง  
เครื่องส่งและเครื่องรับโทรทัศน์เท่ากันอยู่ทุกขณะ ตามรูปที่ 2-9 โดยสถานีโทรทัศน์  
ต้องส่งสัญญาณชนิดหนึ่งที่เรียกว่าสัญญาณซิง ไปพร้อมกับสัญญาณภาพและสัญญาณเสียงตาม  
รายละเอียดที่จะได้กล่าวถึงในหัวข้อต่อไป สัญญาณซิงนี้จะช่วยทำให้ความถี่ของวงจรทาง  
แนวนอนและวงจรของการหักเหทางแนวตั้ง ในเครื่องส่งและเครื่องรับเท่ากันเพื่อทำให้เกิด  
ภาพที่จอหลอดภาพของเครื่องรับโทรทัศน์ตลอดเวลาได้



รูปที่ 2-9 ความถี่ของกระแสรูปฟันเลื่อยในวงจรของการหักเหทางแนวนอน  
และทางแนวตั้งทางด้านเครื่องรับและเครื่องส่งโทรทัศน์ต้องเท่ากัน  
ตลอดเวลาจึงจะทำให้เกิดภาพขึ้นที่จอหลอดภาพของเครื่องรับโทรทัศน์  
การทำให้ความถี่ของกระแสทางด้านเครื่องส่งกับเครื่องรับโทรทัศน์  
เท่ากันตลอดเวลา จำเป็นต้องใช้สัญญาณซิงค์เข้าช่วยเหลือ

## สถานีโทรทัศน์จำเป็นต้องส่งสัญญาณอะไรบ้าง?

เพื่อทำให้เกิดผลตามจุดมุ่งหมาย สถานีโทรทัศน์ที่ส่งภาพขาวดำจำเป็นต้องส่งสัญญาณหลายอย่างคือ

- สัญญาณเสียง
- สัญญาณภาพ
- สัญญาณแบล็กคิง
- สัญญาณซิงค์
- สัญญาณอ็อกวัลไลซิง


สัญญาณเสียงมีคลื่นพาร์ชของตัวเองโดยเฉพาะ ส่วนสัญญาณภาพและสัญญาณอื่น ๆ นั้นจะรวมเป็นรูปร่างอันเดียวกันซึ่งเรียกว่า สัญญาณภาพรวม แล้วใช้คลื่นพาร์ชของภาพเป็นตัวพาออกอากาศรวมกับคลื่นพาร์ชของเสียงไปยังเครื่องรับโทรทัศน์ เหตุผลและความจำเป็นในการใช้สัญญาณต่างๆมีดังนี้

### - สัญญาณภาพและสัญญาณเสียง

เป็นสัญญาณที่ใช้เพื่อทำให้เกิดภาพ และเสียงทางเครื่องรับโทรทัศน์ตามความต้องการ

### - สัญญาณแบล็กคิง

เป็นสัญญาณที่ใช้เพื่อลบเส้นสะแกนสะบัดกลับ ทั้งในแนวนอนและทางแนวตั้ง เพื่อมิให้สังเกตเห็นทางจอหลอดภาพ สำหรับโทรทัศน์ระบบอเมริกา วงจรหักเหทางแนวนอนมีความถี่ 15,750 เฮิรตซ์ ฉะนั้นในระยะเวลา  $1/15,750$  วินาที หรือ 63.5 ไมโครวินาทีจะต้องเกิดเส้นสะบัดกลับครั้งหนึ่งจึงต้องใช้แบล็กคิงพัลส์ทางแนวนอนหนึ่งครั้ง โดยมีขนาดประมาณ 10 ไมโครวินาที ในทำนองเดียวกันทกระยะเวลา  $1/60$  วินาที หรือ 16.667 ไมโครวินาที ก็ต้องใช้แบล็กคิงทางแนวตั้งครั้งหนึ่ง โดยมีขนาดประมาณ 1.250 ไมโครวินาที




รูปที่ 2-10 ลักษณะมาตรฐานของระบบ PAL

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### - สัญญาณซิงค์


เป็นสัญญาณที่ใช้เพื่อช่วยทำให้วงจรของการหักเหทางแนวอนและวงจรของการหักเหทางแนวตั้งในเครื่องส่งและเครื่องรับโทรทัศน์มีความถี่ตรงกันตลอดเวลา สัญญาณซิงค์ทางแนวอนมีความถี่ 15,750 เฮิรตซ์ ซึ่งเท่ากับวงจรหักเหทางแนวอน และสัญญาณซิงค์ทางแนวตั้งมีความถี่ 60 เฮิรตซ์ ซึ่งจะเท่ากับความถี่ของวงจรหักเหทางแนวตั้งเหมือนกัน เนื่องจากว่าความถี่ของสัญญาณซิงค์มีค่าเท่ากับความถี่ของสัญญาณแบล็งค์กึ่งพอดิ จึงจำเป็นต้องป้องกันการรบกวนที่อาจเกิดขึ้น โดยจำเป็นต้องกำหนดขนาดของซิงค์พัลส์ให้น้อยกว่าขนาดของแบล็งค์กึ่งพัลส์ ทำให้ซิงค์พัลส์ทางแนวอนมีขนาดเพียง 5 ไมโครวินาที และสัญญาณซิงค์พัลส์ทางตั้งมีขนาดเพียง 190 ไมโครวินาทีเท่านั้น นอกจากนี้ยังใช้วิธีส่งซิงค์พัลส์เหล่านี้ปนกับแบล็งค์กึ่งพัลส์อีกด้วย โดยให้ฐานของซิงค์พัลส์อยู่ที่ขอบบนของแบล็งค์กึ่งพัลส์อีกชั้นหนึ่ง เมื่อจัดขอบเขตความต่างศักย์ให้ระดับสูงสุดของแบล็งค์กึ่งพัลส์เป็นระดับมืดจนมองไม่เห็นแล้ว ระดับของซิงค์พัลส์ที่อยู่บนยอดสูงสุดของแบล็งค์กึ่งพัลส์ก็จะเป็นระดับดำมืดสนิท และไม่ทำให้เกิดการรบกวนภาพที่จอหลอดภาพแต่อย่างใด ซึ่งระบบ PAL มีมาตรฐานของคาบเวลาใน 1 เส้น ดังรูปที่ 2-10



รูปที่ 2-11 ขยายสัญญาณซิงค์ทางแนวอน

-สัญญาณอีควไลซิ่ง

เป็นสัญญาณที่ใช้เพื่อช่วยให้สัญญาณซึ่งค้ทางแนวตั้งยังคงมีรูปร่างดีเหมือนเดิมหลังจากแยกออกจากสัญญาณซึ่งค้ทางแนวนอนแล้ว นอกจากนี้ยังช่วยทำให้การสะแกนแบ้ไขว้กันเป็นไปโดยเรียบร้อยสม่าเสมอ รวมทั้งสัญญาณซึ่งค้ทางแนวนอนก็ไม้ขาดหายไปในช่วงเวลาของสัญญาณซึ่งค้ทางแนวตั้งอีกด้วย ขนาดของพัลส์ที่กล่าวถึงนี้จะเท่ากับขนาดของสัญญาณซึ่งค้ทางแนวตั้ง หรือ 190 ไมโครวินาที หรือประมาณสามเท่าของขนาดสัญญาณซึ่งค้ทางแนวนอน และยังนิยมแบ่งพัลส์นี้ออกเป็นหกพัลส์เล็ก ๆ ด้วยกันตามรูปที่ 2-13 เพื่อทำให้เกิดสัญญาณซึ่งค้ทางแนวนอนครั้งหนึ่งในทุก ๆ สองครั้งที่พัลส์เล็ก ๆ นี้ นอกจากนี้ยังนิยมแบ่งสัญญาณซึ่งค้ทางแนวตั้งออกเป็นพัลส์เล็ก ๆ เช่นเดียวกัน สัญญาณโทรทัศน์ที่มีสัญญาณภาพรวมกับสัญญาณอื่น ๆ หลายอย่าง ตามที่แสดงไว้ในรูปที่ 2-13 นี้มีชื่อเรียกว่า สัญญาณภาพรวม




รูปที่ 2-12 รูปที่ของสัญญาณโทรทัศน์ที่เกิดจากภาพขาวสลับดำเป็นแถบ ๆ

รูปที่ 2-12 แสดงภาพขาวสลับดำ ซึ่งเริ่มจากสีขาว สีดำนาง ๆ และดำสนิทเป็น กล้องโทรทัศน์จะเปลี่ยนภาพนี้ให้เป็นสัญญาณทางไฟฟ้าชนิดหนึ่ง ซึ่งเมื่อรวมกับสัญญาณแบล็งค์กิ้ง และสัญญาณซิงค์แล้ว ก็จะได้สัญญาณภาพรวมตามที่แสดงไว้ ภาพแต่ละชนิดจะให้สัญญาณทาง ไฟฟ้าที่มีความถี่สูงต่ำแตกต่างกัน สำหรับโทรทัศน์ระบบอเมริกาความถี่สูงสุดของภาพไม่ควร เกิน 4 เมกกะเฮิรตซ์ และสำหรับโทรทัศน์ระบบยุโรป ความถี่สูงสุดนี้จะไม่เกิน 5 เมกกะเฮิรตซ์ ในเรื่องนี้ภาพที่เกิดจากสัญญาณโทรทัศน์ที่มีความถี่สูง ย่อมละเอียดกว่า หรือมีจำนวนจุดดำอัน เป็นส่วนประกอบของภาพ มากกว่าภาพที่เกิดจากสัญญาณโทรทัศน์ที่มีความถี่ต่ำ

เมื่อเครื่องรับโทรทัศน์รับเอาสัญญาณโทรทัศน์ได้แล้ว ก็จะมีการแยกเอาสัญญาณต่าง ๆ ตามที่กล่าวถึงนี้ไปให้วงจรซึ่งทำหน้าที่ต่าง ๆ กัน เพื่อให้ทำให้เกิดภาพและเสียงตามความ ต้องการ สัญญาณเสียงก็จะผ่านไปยังวงจรเสียง สัญญาณภาพและสัญญาณแบล็งค์กิ้งก็จะตรง ไปยังแคโทด หรือกริดของหลอดภาพ ส่วนสัญญาณซิงค์นั้นเมื่อแยกออกจากสัญญาณภาพรวม แล้วก็จะผ่านไปยังวงจรแยกซิงค์วงจรของการหักเหทางแนวนอน และวงจรหักเหทางแนวตั้ง





รูปที่ 2-13 สัญญาณภาพรวม แสดงให้เห็นรายละเอียดของสัญญาณแต่ละชนิด เช่น สัญญาณแบลิ่งคี่กึ่ง สัญญาณซิงค์ และสัญญาณอีควอไลซ์

### บทที่ 3

#### การออกแบบและการสร้างระบบ Realtime Video Sectioning


โครงสร้างของระบบ Realtime Video Sectioning เราสามารถแบ่งออกเป็น ส่วนใหญ่ ๆ ได้ 7 ส่วน คือ

1. ส่วน VIDEO DECODER
2. ส่วน A/D CONVERTER
3. ส่วน PAL Sync. Separater
4. ส่วน Clock & Signal Control Generator
5. ส่วนที่เขียน และอ่านข้อมูลของหน่วยความจำ
6. ส่วน D/A CONVERTER
7. ส่วน PAL ENCODER

จากโครงสร้างดังกล่าวจะสามารถนำมาเขียนเป็นรูปแบบบล็อกไดอะแกรมแสดงการทำงานของวงจรสมบูรณ์ได้ดังรูปที่ 3-1

ระบบการตัดภาพสัญญาณวิดีโอจะเริ่มจากการนำเอาสัญญาณภาพ Video Color Composite มาผ่านส่วน Video Decoder เพื่อให้ได้สัญญาณสี R(Red), สัญญาณสี G (Green), สัญญาณสี B(Blue) และสัญญาณ Composite Sync. แต่สัญญาณข้อมูลที่จะทำการเก็บไว้ในหน่วยความจำ จะมีเฉพาะสัญญาณสี R, สัญญาณสี G และสัญญาณสี B เท่านั้น ดังนั้นจึงจำเป็นต้องแปลงสัญญาณดังกล่าวให้อยู่ในรูปของข้อมูลทาง Digital ก่อนโดยส่วน A/D CONVERTER ซึ่งมีสัญญาณนาฬิกา 10 MHz เป็นตัว Scan ข้อมูลแล้วทำการ latch ข้อมูลด้วย D flip-flop ในช่วงขอบขาขึ้นของสัญญาณนาฬิกา 10 MHz นั้น ข้อมูลของแต่ละสัญญาณสีจะถูกแปลงให้เป็นข้อมูลทาง Digital ขนาด 6 บิต ดังนั้นจะมีข้อมูลขนาด 18 บิต ที่จำเป็นจะต้องเก็บลงหน่วยความจำ 1 ไบต์

สำหรับสัญญาณ Composite Sync. จะถูกแยกสัญญาณโดยส่วน PAL Sync. Separater เพื่อให้ได้สัญญาณดังต่อไปนี้



รูปที่ 3-1 BLOCK DIAGRAM ของระบบ REALTIME VIDEO SECTIONING

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

1 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. Horizontal Output Pulse.
2. Vertical Output Pulse.
3. Odd/Even Field Index.
4. Burst Gate/Back Porch Clamp.

โดยสัญญาณเหล่านี้จะถูกส่งส่วน Signal Control Generator นำไปใช้เพื่อสร้างสัญญาณควบคุมต่าง ๆ โดยที่สัญญาณควบคุมเหล่านี้จะไปควบคุมการทำงานของระบบทั้งหมด ซึ่งส่วน Signal Control Generator นี้จะซับซ้อนและต้องการการออกแบบที่ดีเพื่อให้ได้ความเที่ยงตรงและความสัมพันธ์ของสัญญาณต่าง ๆ เป็นไปตามความต้องการ และถือว่าเป็นหัวใจสำคัญของระบบด้วย

สัญญาณภาพสีวิดีโอ (Video Color Composite) ในระบบโทรทัศน์ที่ใช้ในประเทศไทยเป็นระบบ 625 เส้นสแกน จำนวน 25 ภาพต่อวินาที และใน 1 ภาพจะมี 2 fields คือ even field และ odd field

เพราะฉะนั้น 1 field จะมี  $\frac{625}{2} = 312.5$  เส้นสแกน

เราจะได้ว่า 1 เส้นสแกน ใช้เวลาเป็น 64 ไมโครวินาที

โดยที่ 12 ไมโครวินาทีแรกเป็นส่วนของสัญญาณ Horizontal Sync. และสัญญาณ Burst

สำหรับส่วนที่เป็นสัญญาณภาพจริง ๆ จะอยู่ในช่วง 52 ไมโครวินาที ดังนั้นเราจึงออกแบบให้สัญญาณภาพ 1 เส้นสแกนถูกเก็บข้อมูลลงในหน่วยความจำจำนวน 512 จุด

ดังนั้น ใน 1 field จะต้องเก็บข้อมูลลงหน่วยความจำประมาณ 160 Kbytes เราจึงต้องออกแบบโดยใช้หน่วยความจำขนาด 256 Kbytes X 18 bits

เราจะสังเกตเห็นว่า หน่วยความจำที่เราจะสร้าง มีขนาดใหญ่มากจึงจำเป็นต้องใช้ Dynamic RAM และเนื่องจากสัญญาณภาพมีทั้ง even field และ odd field เราจึงต้องสร้างหน่วยความจำ 2 ชุด และการใช้หน่วยความจำแบบ Dynamic RAM นี้จะมีข้อยุ่งยากกว่าการใช้หน่วยความจำแบบ Static RAM เพราะการควบคุมการอ่านและเขียนข้อมูลจะควบคุมโดยสัญญาณ WRITE, RAS และ CAS ซึ่งจำเป็นจะต้อง Generate สัญญาณดังกล่าวเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับส่วนที่อ้าง Address และ Dynamic RAM คือ Master Addressing Generator และ Display Addressing Generator สมมติว่า สัญญาณภาพของ even field เข้ามา Master Address Gen. จะทำการกำหนดค่า Address ให้กับหน่วยความจำ DRAM#1 และเขียนข้อมูลของ even field ของ frame นี้ กับข้อมูล even field ของ frame ที่แล้ว โดยข้อมูล even field ของ frame นี้ได้มาจากส่วน A/D CONVERTER ในขณะที่เดียวกัน Display Addressing Gen. จะกำหนดค่า Address ให้กับหน่วยความจำ DRAM#2 เพื่ออ่านข้อมูลของ odd field ของ frame ที่แล้ว แล้วส่งข้อมูลนั้นไปยังส่วน D/A CONVERTER และถ้าสัญญาณภาพของ odd field ของ frame นี้เข้ามา Master Addressing Gen. จะกำหนดค่า Address ให้กับหน่วยความจำ DRAM#2 และจะเขียนข้อมูล odd field ของ frame นี้กับข้อมูล odd field ของ frame ที่แล้วที่อ่านออกไปแล้วเสีย ในขณะที่ Display Addressing Gen. จะกำหนดค่า Address ให้กับหน่วยความจำ DRAM#1 เพื่อทำการอ่านข้อมูลของ even field ของ frame นี้ ออกไปให้ส่วน D/A CONVERTER นำไปแปลงเป็นสัญญาณทาง Analog ต่อไป ซึ่งจากการอธิบายการทำงานดังกล่าว จะเห็นว่าระหว่าง Master Addressing Gen. กับ Display Addressing Gen. จะทำงานสลับกันอยู่ตลอดเวลา ในช่วงของข้อมูลแต่ละ field ที่เข้ามา

สำหรับการเขียนข้อมูลลงหน่วยความจำของ Master Addressing Gen. นั้น จะทำการเขียนข้อมูลของภาพทั้งหมดลงหน่วยความจำ แต่ Display Addressing Gen. จะทำการอ่านข้อมูลเฉพาะส่วนของหน่วยความจำออกมาเป็นส่วนของภาพเท่านั้น ดังนั้นจะเห็นว่า Addressing Gen. ทั้ง 2 ส่วนจะคล้ายกัน เพียงแต่ timing clock จะแตกต่างกันเท่านั้น

หลังจากที่ทำการอ่านข้อมูลเฉพาะส่วนของภาพออกมาแล้ว สัญญาณขนาด 18 บิต ทาง Digital จะถูกแปลงกลับเป็นสัญญาณสี R, สัญญาณสี G และสัญญาณสี B โดยส่วน D/A CONVERTER เมื่อได้สัญญาณสีที่เป็นสัญญาณทาง Analog แล้วจะถูกนำเอาสัญญาณสีดังกล่าว กับสัญญาณ Composite Sync. ส่งให้ส่วน PAL ENCODER เพื่อ Generate สัญญาณภาพสี (Video Color Composite) ออกมาเป็นสัญญาณ output ของระบบนั่นเอง

## 1. VIDEO DECODER

สำหรับส่วนนี้ เนื่องจากเราต้องการเก็บข้อมูลของสัญญาณภาพสี ดังนั้นจึงไม่ได้ออกแบบและสร้างวงจรส่วนนี้เอง เพราะการออกแบบและการสร้างวงจรส่วนนี้ทำได้ยากสำหรับสัญญาณภาพสี หรือถ้าสามารถสร้างส่วนนี้ออกมาได้ก็จะใช้ทำงานได้ไม่ค่อยดีตามความต้องการ เราจึงหลีกเลี่ยงโดยหาอุปกรณ์ส่วนนี้มาใช้งานเลย

## 2. A/D CONVERTER


ในวงจรส่วนนี้ทำหน้าที่แปลงสัญญาณภาพซึ่งเป็น Analog ให้เป็นสัญญาณภาพทาง DIGITAL เพื่อจะได้นำไปส่งให้ส่วนต่อไป โดยในวงจรส่วนนี้เลือกใช้ IC เบอร์ CA3306 ซึ่งเป็น IC CMOS ชนิดความเร็วสูงขนาด 6 บิต โดยมีความเร็วสูงสุด 15 MHz ซึ่งในวงจรนี้ใช้สัญญาณนาฬิกาขนาด 10 MHz ในการใช้งานจะต้องกำหนดค่า +Vref และค่า -Vref ซึ่งในวงจรใช้ Transister มาตั้งค่า +Vref และใช้วงจร Transister อีกหนึ่งชุดมา ตั้งค่า -Vref ดังแสดงในรูปที่ 3-2 (ก)

สัญญาณภาพจะมีขนาด 0-1 Volt แต่ในการใช้งานจะทำการ Shift level เพื่อยกกระดับสัญญาณภาพให้มีขนาดประมาณ 0.5-1.5 Volt สาเหตุที่ต้องยกกระดับสัญญาณภาพก็เนื่องจากว่าใน CA3306 จะได้ทำงานได้เสถียรภาพยิ่งขึ้น


IC CA3306 เป็นไอซีแปลงสัญญาณ Analog เป็น DIGITAL แบบ "แฟลช" ขนาด 6 บิต ความเร็ว และความเที่ยงตรงสูงมาก มีขนาด 18 ขา สำหรับ "แฟลช" ที่อยู่หน้า A/D CONVERTER เป็นรูปแบบการแปลงสัญญาณ Analog เป็น DIGITAL อีกรูปแบบหนึ่งในอีกหลาย ๆ แบบ ซึ่งแบบ "แฟลช" นี้มีความเร็วในการแปลงสัญญาณสูงกว่าแบบอื่น ๆ

คุณสมบัติของ CA3306

- ใช้เทคโนโลยี CMOS/SOS
- ใช้เทคนิคการแปลงข้อมูลแบบขนาน
- อัตราการแปลงข้อมูล 15 MSPS ที่ 5 โวลต์ (MSPS คือ Million Sampling Per Second)
- ใช้แหล่งจ่ายไปชุดเดียว 3 - 6 โวลต์



รูปที่ 3-2 ก) แสดงวงจรที่ออกแบบของ CA3306  
ข) โครงสร้างของ CA3306



Block Diagram of the CA3306

52CL-38590R1

Preview Data only

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การทำงานของ CA3306

CA3306 ใช้การแปลงข้อมูลแบบขนานเป็นลำดับ โดยอาศัยการจัดระดับลอจิก ของ สัญญาณนาฬิกาไปควบคุมจังหวะในการทำงานของส่วนต่าง ๆ ให้สอดคล้องกัน ซึ่งจุดประสงค์จริง ๆ ก็คือ ความเร็วในการแปลงสัญญาณต้องเป็นแบบ "แฟลช" นั่นเอง

จากรูปโครงสร้างภายในของ CA3306 ขาป้อนสัญญาณนาฬิกา และขาควบคุมเฟส ต่อกับลอจิกเกตชุดหนึ่ง ซึ่งวงจรมีหน้าที่จัดสัญญาณนาฬิกาให้แบ่งเป็นเฟส 2 เฟส คือ

เฟส 1 Auto balance เกิดเมื่อขาควบคุมเฟสมีลอจิก "0"

เฟส 1 Sample unknown เกิดเมื่อขาควบคุมเฟสมีลอจิก "1"

จากการจัด เฟส 1 และ เฟส 2 ให้อยู่คนละช่วงของสัญญาณนาฬิกาด้วยขาควบคุมเฟสนี้ทำให้เราสามารถควบคุมความเร็วในการแปลงสัญญาณ (ข้อมูล) ของ CA3306 ให้เปลี่ยนแปลงไปตามสัญญาณนาฬิกา

## การควบคุม CA3306

โดยการใช้ขาควบคุมเฟส ควบคุมความเร็วการแปลงสัญญาณของ CA3306 ได้ 2 วิธี

1 โดยการป้อนลอจิก "0" เข้าที่ขาควบคุมเฟส ดังแสดงในรูปการควบคุม CA3306 ด้วยการให้ขาควบคุมเฟสไปควบคุมระดับลอจิกของสัญญาณนาฬิกา ในรูป (ก) เฟส 1 จะถูกจัดให้อยู่ในลอจิก "1" และเฟส 2 ถูกจัดให้อยู่ในลอจิก "0" ของสัญญาณนาฬิกาข้อมูลจากตัวเปรียบเทียบ (อะนาล็อก) จะถูกแลตซ์ไว้ที่ขอบขาขึ้นของ พิลล์ เฟส 1 และเมื่อถึงช่วงของขาลงของ พิลล์ เฟส 1 แล้วยังจะทำการเลื่อนข้อมูลนั้นส่งเข้าเอาต์พุต รีจิสเตอร์ ต่อไป ซึ่งวิธีนี้เป็นารแปลงข้อมูลเสร็จสิ้นภายในครึ่งคาบเวลาของสัญญาณนาฬิกาเท่านั้น

2 โดยการป้อนลอจิก "1" เข้าที่ขาควบคุมเฟส ดังแสดงในรูป(ข) เฟส 1 ถูกจัดให้อยู่ในลอจิก "0" และเฟส 2 ถูกจัดให้อยู่ในลอจิก "1" ของสัญญาณนาฬิกา เมื่อถึงช่วงขอบขาลงของ พิลล์ เฟส 2 ข้อมูลจากตัวเปรียบเทียบ (อะนาล็อก) ถูกแลตซ์ไว้จนกว่าจะถึงช่วงขอบขาขึ้นของ พิลล์ เฟส 2 ลุกต่อมา จึงจะทำการเลื่อนข้อมูลส่งเข้า

เอาต์พุตรีจิสเตอร์ วิธีนี้จะแปลงสัญญาณเสรีจลินภายใน 1 คาบเวลาของสัญญาณนาฬิกา

สรุป จะเห็นว่าวิธีที่ 1 ใช้เวลาในการแปลงสัญญาณน้อยกว่าวิธีที่ 2 และสำหรับงานที่ต้องการความรวดเร็วในการแปลงสัญญาณจึงควรเลือกรูปวิธีที่ 1 จะเหมาะสมกว่า

### พื้นฐานการแปลงสัญญาณ A/D แบบขนาน (แฟลช)

หลักการอย่างง่ายที่สุดของการแปลงสัญญาณอะนาลอกเป็นดิจิตอลแบบขนานแสดงดังรูปที่ 3-4 ใช้ตัวเปรียบเทียบ 3 ตัวต่อในลักษณะ "ขนานกัน" มีตัวต้านทานต่อแบ่งแรงดันจากแรงดันอ้างอิง ไว้กำหนดค่าแรงดันต่ำสุดที่ตัวเปรียบเทียบทั้ง 3 ตัว ยังสามารถทำงานได้ แรงดันอ้างอิงนี้อาจจะมีค่าเท่ากับค่าแรงดันสูงสุดของสัญญาณอินพุตที่เป็นอะนาลอกก็ได้

จากตารางที่ 1 จะเห็นว่าตัวเปรียบเทียบแต่ละตัวจะให้เอาต์พุตเป็น "1" ก็ต่อเมื่อแรงดันอินพุตมีค่าสูงกว่าแรงดันอ้างอิงของตัวเปรียบเทียบแต่ละตัว ซึ่งมีค่าแตกต่างกัน และถ้าแรงดันอินพุตมีค่าอยู่ในช่วง 3-4 โวลต์ (แรงดันอ้างอิง +4 โวลต์) จะทำให้ตัวเปรียบเทียบทั้ง 3 ตัวให้เอาต์พุตเป็น "1" หมด เอาต์พุตจากตัวเปรียบเทียบทั้งหมดส่งเข้าไปที่วงจรถ่ายรหัสเพื่อทำให้เป็นสัญญาณดิจิตอลในระบบเลขฐานสองต่อไป


รูปวงจรถ่ายรหัส 3-4 นี้ตอบสนองต่อแรงดันอินพุต (อะนาลอก) 4 ระดับและแต่ละระดับมีความแตกต่าง 1 โวลต์ ดังนั้นความละเอียด (resolution) ของวงจรมีขนาด 2 บิต เราสามารถหาความละเอียดของวงจรถ่ายรหัสได้จากจำนวนของตัวเปรียบเทียบนั่นคือ

$$\text{จำนวนตัวเปรียบเทียบ} = 2^n - 1$$

$$\text{เมื่อ } n = \text{ความละเอียด}$$

เช่น ต้องการความละเอียดขนาด 8 บิต จะต้องใช้ตัวเปรียบเทียบถึง 255 ตัว (แทนค่า  $n = 8$  ในสูตร)

จากลักษณะการต่อตัวเปรียบเทียบให้ขนานกัน เพื่อให้รับสัญญาณอินพุตได้พร้อม ๆ กัน เราจึงเรียกวงจรถ่ายรหัสว่า วงจรแปลงสัญญาณอะนาลอกเป็นดิจิตอลแบบขนาน (parallel A/D converters) และเนื่องจากมันสามารถตอบสนองต่อสัญญาณอินพุตที่เป็นอะนาลอก และ




รูปที่ 3-3 แสดงการควบคุมด้วยการใช้ขาควบคุมเฟสไปควบคุมระดับลอจิกของสัญญาณนาฬิกา

- ก) เมื่อให้ขาควบคุมเฟสเป็น "0"
- ข) เมื่อให้ขาควบคุมเฟสเป็น "1"

อะนาลอกอินพุต (โวลต์)	เอาต์พุตตัวเปรียบเทียบ			เอาต์พุตเลขฐานสอง	
	A <sub>1</sub>	A <sub>2</sub>	A <sub>3</sub>	D <sub>1</sub>	D <sub>0</sub>
0-1	0	0	0	0	0
1-2	1	0	0	0	1
2-3	1	1	0	1	0
3-4	1	1	1	1	1

รูปที่ 3-4 วงจรพื้นฐานของการแปลงสัญญาณอะนาลอกเป็นดิจิตอลแบบขนาน (แพลตฟอร์ม)



แปลงสัญญาณอะนาลอกเป็นสัญญาณดิจิทัลได้อย่างรวดเร็วมาก เราจึงเรียกได้อีกอย่างว่า วงจรแปลงสัญญาณอะนาลอกเป็นดิจิทัลแบบ *แฟลต* (flash A/D converters)

### 3. PAL SYNC. SEPARATER

ในสัญญาณภาพ Composite Video จะประกอบด้วยสัญญาณต่าง ๆ ซึ่งจำเป็นต้องแยกสัญญาณเหล่านี้ออกมา เพื่อใช้เป็นสัญญาณในการควบคุมวงจรส่วนอื่น ๆ ซึ่งสัญญาณที่จำเป็นต้องแยกออกมาคือ Composite Sync. Vertical Sync. Burst/Back porch และกัสัญญาณ odd/even ซึ่งในวงจรนี้ได้เลือกใช้ IC เบอร์ LM1881 ทำหน้าที่ Sync. Separater ซึ่งเป็น IC สำเร็จรูปในการแยกสัญญาณ

LM1881 Video Sync. Seperator เป็นไอซีซึ่งทำหน้าที่แยกสัญญาณจาก Composite Video ออกเป็นสัญญาณต่าง ๆ คือ Composite Sync. Vertical Sync. Burst/Back Porch และกัสัญญาณ odd/even อัตราความเร็วของการเคลื่อนของ Horizontal สามารถเปลี่ยนโดยการตั้งค่า Rresister สัญญาณ Vertical Sync. จะส่งออกมาเมื่อขอบขาขึ้นของสัญญาณ Vertical Sync. Period ลุกแรก

#### คำบรรยายเพิ่มเติม

LM1881 เป็นตัวสร้างสัญญาณ OUTPUT ให้ synchronization กับสัญญาณ Composite Video สัญญาณ Input จะเป็นสัญญาณที่มีค่าอยู่ระหว่าง 0.5V (p-p) ถึง 2V (p-p) ตามความเหมาะสม ใช้แหล่งจ่ายไฟชุดเดียวเป็นไฟตรงมีค่า 5V - 12V นอกจากนั้นมีอุปกรณ์ที่ต่ออยู่ภายนอก ซึ่งนำมาใช้ในการเปลี่ยนอัตราความเร็วของการเคลื่อนของเส้นต่างไปจาก 15.734 KHZ ซึ่งเป็นระบบ N.T.S.C. แต่ในวงจรนี้ใช้ระบบ PAL ซึ่งต้องตั้งค่าให้มีอัตราการเคลื่อนของเส้นเป็น 15.625 KHZ

## COMPOSITE SYNC. OUTPUT

ในสัญญาณ Composite Video จะมีระดับอยู่ระดับหนึ่งคือ black level ซึ่งสัญญาณที่อยู่ล่างระดับนี้คือ สัญญาณ Composite Sync. Output ที่ได้นั้นเอง ในสัญญาณ Composite Video จะนำมาผ่าน low-pass filtering ชุดหนึ่ง เพื่อให้สัญญาณที่เข้ามามีความถี่ภายในค่าที่ตั้งไว้ ปกติ แหล่งจ่ายจะมี Impedance 75 โอห์มส์ จึงนำค่าความต้านทาน 620 โอห์มส์ และตัวเก็บประจุ 510 ไมโครฟารัดมาต่อเป็นวงจร low-pass filter ซึ่งตั้งค่าความถี่ที่ยอมให้เข้ามาได้มีค่าความถี่ไม่เกิน 500 KHz ซึ่ง bandwidth ที่ได้มากพอที่จะให้สัญญาณต่าง ๆ ออกมาได้ แต่สามารถลด Subcarrier ได้ซึ่งจะถูกลดไปประมาณ 18 dB. นอกจากนี้ Filter ยังช่วยในกรณีที่แหล่งจ่ายมี Thermal noise แต่สัญญาณที่ได้รับออกมา จะมีการหน่วงไประหว่าง 40ns-200ns ด้วยเหตุจาก filter ด้วย

### 4. VERTICAL SYNC. OUTPUT

เนื่องจากว่าใน DATA BOOK ออกแบบไว้สำหรับสัญญาณ N.T.S.C. แต่ในวงจรนี้เป็นสัญญาณระบบ PAL จึงต้องทำการปรับค่า ความต้านทาน ให้เหมาะสม เพื่อที่จะได้สัญญาณ VERTICAL SYNC. OUTPUT เริ่มที่ขาขึ้นของสัญญาณ Vertical Serration ลูกแรก

#### 4. ส่วน Clock & Signal Control Generator

ส่วนนี้จะเป็นส่วนที่สร้างสัญญาณต่าง ๆ เพื่อนำไปควบคุมการทำงานของระบบทั้งหมด โดยจะทำการสร้างสัญญาณดังต่อไปนี้

##### 4.1 สัญญาณนาฬิกา 10 MHz

สัญญาณนี้ถูกสร้างมาจากวงจรที่ใช้ Inverter, Resistor, Capacitor และ X-tal 10 MHz โดยกำหนดให้ได้สัญญาณรูปสี่เหลี่ยมที่มีความถี่ 10 MHz เพื่อนำไปใช้เป็นสัญญาณหลักของระบบและนำไปสร้างสัญญาณควบคุมอื่น ๆ ด้วย เช่นนำไปสร้างสัญญาณนับ Address ของหน่วยความจำ, ใช้เป็นสัญญาณสำหรับ Synchronous ให้กับสัญญาณอื่น ๆ เป็นต้น รูปที่ 3-6 แสดงวงจรสร้างสัญญาณนาฬิกา

#### 4.2 สัญญาณ Clear Column addressing (WR) และสัญญาณ load column addressing (RD)

เป็นสัญญาณที่ใช้ควบคุมขา CLR ของ Master Addressing Gen. ส่วนที่นับ column address เพื่อทำการ clear ให้ค่าของ column address เป็นศูนย์ และใช้ควบคุมขา LOAD ของ Display Addressing Gen. ส่วนที่นับ column address เพื่อทำการ load ค่าของ column address เริ่มต้นสำหรับอ่านข้อมูลมาแสดง โดยอาจจะทำการ load มาจาก column register หรือ dip switch ที่ถูกกำหนดค่าไว้

สัญญาณนี้คือสัญญาณ Hor Sync. โดยได้จาก output Q ของ D flip-flop เพื่อให้สัญญาณ Synchronous กับขอบขาขึ้นของสัญญาณนาฬิกา 10 MHz.

#### 4.3 สัญญาณ clock ของ column addressing (WR)

เป็นสัญญาณ clock ของ Master Addressing Gen. ส่วนที่ทำการนับค่าของ column address ซึ่งมีลักษณะของสัญญาณเหมือนกับสัญญาณนาฬิกา 10 MHz แต่จะเหมือนเฉพาะช่วงเวลาที่มีสัญญาณภาพเข้ามาเท่านั้น สำหรับช่วงเวลาอื่นจะมี logic เป็น 1 และสำหรับ Hor Sync. 1 ลูก (การสแกนสัญญาณภาพ 1 เส้นสแกน) จะมีสัญญาณนาฬิกา 10 MHz จำนวน 512 cycles

สัญญาณนี้ได้มาจากการนำเอาสัญญาณในข้อ 4.1 OR กับสัญญาณในข้อ 4.12

#### 4.4 สัญญาณ CAS สำหรับ DRAM#1 และ DRAM#2

เป็นสัญญาณที่ใช้ควบคุมขา CAS ของหน่วยความจำทั้ง 2 ชุด เพื่อทำการ latch ข้อมูลของ column address ที่ได้จาก Master Addressing Gen. ส่วนนับ column address และ Display Addressing Gen. ส่วนที่นับ column address ไว้ใน column address buffer ของตัว Dynamic RAM เอง

สัญญาณนี้จะ เป็นสัญญาณเดียวกับสัญญาณในข้อ 4.3

#### 4.5 สัญญาณ C-clock ของ column addressing (RD)

เป็นสัญญาณ clock ของ Display Addressing Gen. ส่วนที่นับ column address ในการอ่านข้อมูลออกจากหน่วยความจำ โดยสัญญาณนี้ได้มาจากการนำเอาสัญญาณในข้อ 4.3 มาทำการนับ 2, 3, 4 และ 5 แบบ Synchronous ตามลำดับ โดยจะได้เป็น C02, C03, C04 และ C05 แล้วนำไปเป็น input ของ MULTIPLEXER 4-1 เพื่อเลือกใช้เพียง 1 สัญญาณเท่านั้น ตาม pattern การเรียงจอตริกซ์ เช่น ถ้าเรียงจอตริกซ์ไว้แบบ 2 X 2 ก็เลือกใช้ C02 เป็นต้น สำหรับในกรณีอื่นก็สามารถทำได้ในทำนองเดียวกัน ซึ่งขึ้นอยู่กับการควบคุมขา A และ ขา B ของ MULTIPLEXER 4-1 นั้นเอง

#### 4.6 สัญญาณ ENP ของ column addressing (RD และ WR)

เป็นสัญญาณที่จะใช้ควบคุมวงจรนับ column address โดยที่สัญญาณนี้มี logic เป็น 1 จะให้วงจรมีการนับตามสัญญาณ Clock ที่เข้ามา แต่ถ้าสัญญาณนี้มี logic เป็น 0 (ศูนย์) จะทำให้วงจรมีอยู่ในสถานะ inhibit โดยสัญญาณนี้จะต่อเข้ากับขา ENP ของส่วนที่นับ column address ทั้ง Master Addressing Gen. และ Display Addressing Gen.

สัญญาณนี้ได้จาก output Q ของ D flip-flop ที่มีสัญญาณในข้อ 4.9 (สัญญาณ RAS) เป็นอินพุต โดยจะเปลี่ยนสัญญาณ logic 0 เป็น logic 1 ให้ Synchronous กับขอบขาขึ้นของสัญญาณนาฬิกา 10 MHz และเมื่อ Master Addressing Gen. ส่วนที่ทำหน้าที่นับ column address นับครบ 512 แล้วสัญญาณนี้จะถูก clear จาก logic 0 เป็น logic 1

#### 4.7 สัญญาณ clear row addressing (WR) และสัญญาณ load row addressing (RD)

เป็นสัญญาณที่ใช้ไปควบคุมขา CLR ของ Master Addressing Gen. ส่วนที่นับ row address เพื่อทำการ clear ให้ค่าของ row address เป็นศูนย์ และยังใช้ควบคุมขา LOAD ของ Display Addressing Gen. ส่วนที่นับ row address เช่นกันกันเพื่อทำการ load ค่าของ row address เริ่มต้นที่จะทำการอ่านข้อมูลออกมาแสดงผล

สัญญาณนี้คือสัญญาณ Ver Sync. โดยได้จาก Q ของ D flip-flop เพื่อให้สัญญาณ synchronous กับขอบขาขึ้นของสัญญาณนาฬิกา 10 MHz

#### 4.8 สัญญาณ clock ของ row addressing (WR)

เป็นสัญญาณ clock ของ Master Addressing Gen. ส่วนที่ทำกา  
นับค่าของ row address โดยสร้างมาจากสัญญาณ Hor Sync. และสัญญาณ  
Mono- Stable ของ Ver Sync.

สัญญาณนี้จะมีสัญญาณ clock ที่เหมือนกับ Hor Sync. โดยจะมีตั้งแต่  
Hor Sync. ลูทที่ 2 ไปจนกว่าจะมีสัญญาณ Ver Sync. ลูทถัดไปเข้ามา

#### 4.9 สัญญาณ RAS สำหรับ DRAM#1 และ DRAM#2

เป็นสัญญาณที่ใช้ควบคุมขา RAS ของหน่วยความจำทั้ง 2 ชุด เพื่อ  
ทำการ latch ข้อมูลของ row address ที่ได้จาก Master Addressing Gen. ส่วนที่  
ทำหน้าที่นับ row column และ Display Addressing Gen. ส่วนที่นับ row  
address ไว้ใน row address buffer ของตัว Dynamic RAM

สัญญาณนี้จะได้มาจาก output Q ของ D flip-flop ที่มีสัญญาณ  
Mono-Stable ของ Hor Sync. เป็นอินพุต โดยจะเปลี่ยนสัญญาณจาก logic 1 เป็น  
logic 0 ให้ Synchronous กับขอบขาลงของสัญญาณนาฬิกา 10 MHz และเมื่อ  
Master Addressing Gen. ส่วนที่นับ column address นับครบ 512 แล้วจะใช้  
สัญญาณ bit ที่ 10 ของมันผ่าน Inverter เพื่อไป set ค่าให้เปลี่ยนจาก logic 0  
เป็น logic 1

#### 4.10 สัญญาณ R-clock ของ row addressing (RD)

เป็นสัญญาณ clock สำหรับ Display Addressing Gen. ส่วนที่นับ  
row address ในการอ่านข้อมูลเฉพาะส่วนของหน่วยความจำออกมาแสดงผล โดยสัญญาณนี้  
ได้มาจากการนำเอาสัญญาณในข้อ 4.8 มาทำการนับ 2, 3, 4 และ 5 แบบ synchronous  
เช่นเดียวกับการสร้าง C-clock เพราะใช้วงจรสร้างสัญญาณวงจรเดียวกัน แต่ใช้สัญญาณ

input ต่างกันดังนั้นจะได้สัญญาณเป็น R02, R03, R04 และ R05 แล้วนำไปเข้า MULTIPLEXER 4-1 แล้วควบคุมขา A และขา B ของ MULTIPLEXER 4-1 ให้ได้สัญญาณที่เราต้องการนำไปใช้เป็นสัญญาณนาฬิกาสำหรับนับ row address

#### 4.11 สัญญาณ ENP ของ row addressing (RD และ WR)

เป็นสัญญาณที่ใช้ควบคุมวงจรมับ row address โดยมีการทำงานเหมือนกับสัญญาณ ENP ของ column addressing ซึ่งจะได้มาจาก output Q ของ D flip-flop ที่มีสัญญาณ Mono-Stable ของ Ver Sync. เป็นอินพุต โดยให้ synchronous กับขอบขาขึ้นของสัญญาณ Hor Sync.

#### 4.12 สัญญาณ MULTIPLEX CONTROL

เป็นสัญญาณที่ใช้ควบคุมขา B ของ MULTIPLEXER 4-1 (Address Buffer) ของทั้ง DRAM#1 และ DRAM#2 ใช้ร่วมกับสัญญาณที่จะมาควบคุมขา A เพื่อเลือก Address ที่เหมาะสมให้กับ Dynamic RAM ซึ่งจะต้องเป็นไปตามสัญญาณ RAS และ CAS

สัญญาณนี้ได้มาจาก output Q ของ D flip-flop ที่มีสัญญาณในข้อ 4.9 (สัญญาณ RAS) เป็นอินพุต โดยให้สัญญาณเปลี่ยนจาก logic 1 เป็น logic 0 synchronous กับขอบขาขึ้นของสัญญาณนาฬิกา 10 MHz และเมื่อ Master Addressing Gen. ส่วนที่ทำหน้าที่นับ column address นับครบ 512 แล้ว จะทำการ set ค่าของสัญญาณนี้จาก logic 0 เป็น logic 1 ซึ่งถ้าสังเกตแล้วจะเห็นว่า เป็นสัญญาณในข้อ 4.6 ผ่าน Inverter นั้นเอง

#### 4.13 สัญญาณ EVEN CONTROL

เป็นสัญญาณที่จะนำไปควบคุมขา B ของ MULTIPLEXER 4-1 (Address Buffer) ของหน่วยความจำ DRAM#1 และควบคุมขา WRITE ของหน่วยความจำ DRAM#1 ด้วย โดยสัญญาณนี้จะ เป็น output Q ของ D flip-flop ที่มีสัญญาณ Odd/Even Field Index เป็นสัญญาณอินพุต และจะ Synchronous กับขาขึ้นของสัญญาณนาฬิกา 10 MHz.

#### 4.14 สัญญาณ ODD CONTROL

เป็นสัญญาณที่นำไปควบคุมขา B ของ MULTIPLEXER 4-1 (Address Buffer) ของหน่วยความจำ DRAM#2 และควบคุมขา WRITE ของหน่วยความจำ DRAM#2 ด้วย โดยสัญญาณนี้จะเป็นสัญญาณ Invert กับสัญญาณในข้อ 4.13


#### 4.15 สัญญาณ BUFFER IN TO DRAM#1 และ BUFFER OUT FROM DRAM#2

เป็นสัญญาณสำหรับควบคุมขา 10E และขา 20E ของ DATA BUFFER ที่จะนำข้อมูลเข้าสู่หน่วยความจำ DRAM#1 และของ DATA BUFFER ที่จะนำข้อมูลออกจากหน่วยความจำ DRAM#2 โดยสัญญาณนี้ได้มาจากการนำเอาสัญญาณในข้อ 4.13 มา OR กับสัญญาณในข้อ 4.9 (สัญญาณ RAS)

#### 4.16 สัญญาณ BUFFER OUT FROM DRAM#1 และ BUFFER IN TO DRAM#2


เป็นสัญญาณสำหรับควบคุมขา 10E และขา 20E ของ DATA BUFFER ที่จะนำข้อมูลออกจากหน่วยความจำ DRAM#1 และของ DATA BUFFER ที่จะนำข้อมูลเข้าสู่หน่วยความจำ DRAM#2 โดยได้มาจากการนำเอาสัญญาณในข้อ 4.14 มา OR กับสัญญาณในข้อ 4.9 (สัญญาณ RAS)

สัญญาณทั้งหมดที่ถูกกล่าวถึงนี้ จะเป็นสัญญาณที่ถูกสร้างขึ้นหรือไม่ก็เกิดจากการเปรียบเทียบกันทาง logical ของสัญญาณต่าง ๆ เหล่านั้น ดังแสดงอยู่ในรูปที่ 3-5



รูปที่ 3-5 แสดงวงจรของ SIGNAL CONTROL GENERATOR


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3-6 แสดงวงจร OSCILLATOR 10 MHz

การออกแบบวงจรนับแบบ SYNCHRONOUS

สำหรับการออกแบบวงจรนับแบบ synchronous เราจะใช้ J/K flip-flop เบอร์ 74HC109 ซึ่งมีโครงสร้างดังนี้



ในการออกแบบจำเป็นต้องมีตารางเปรียบเทียบดังนี้

สถานะปัจจุบัน	สถานะถัดไป	การกระตุ้น	
		J	K
Q	NQ		
0	0	0	X
0	1	1	X
1	0	X	1
1	1	X	0

โดยที่

- 1 : logical เป็น 1
- 0 : logical เป็น 0
- X : logical เป็นอะไรก็ได้ (เป็น 0 หรือเป็น 1)

และการออกแบบวงจรนับแบบ Synchronous นั้นจำเป็นต้องนำตารางข้างบนไปช่วยในการสร้างตารางความสัมพันธ์ในลักษณะคล้าย ๆ กับตารางข้างบน พอได้ตารางความสัมพันธ์แล้วจึงนำข้อมูลจากตารางความสัมพันธ์ดังกล่าวมาหาสมการของ  $J_n$  และ  $K_n$  ให้อยู่ในรูปของการเปรียบเทียบทาง logical ของ  $Q_n$

การออกแบบวงจรนับ 2 แบบ synchronous สามารถสร้างตารางความสัมพันธ์ได้ดังนี้

สถานะปัจจุบัน $Q_0$	สถานะถัดไป $NQ_0$	การกระตุ้น	
		$J_0$	$K_0$
1	0	X	1
0	1	1	X

จะได้สมการของ  $J_n$  และ  $K_n$  เป็น

$$J_0 = 1$$

$$K_0 = 1 \quad \text{หรือ} \quad K_0 = 0$$

ดังนั้นจะได้วงจรนับ 2 แบบ synchronous ดังในรูปที่ 3-7

การออกแบบวงจรรีบ 3 แบบ synchronous สามารถสร้างตารางความสัมพันธ์ได้ดังนี้

สถานะปัจจุบัน		สถานะถัดไป		การกระตุ้น			
$Q_1$	$Q_0$	$NQ_1$	$NQ_0$	$J_1$	$K_1$	$J_0$	$K_0$
1	1	0	0	X	1	X	1
0	0	1	0	1	X	0	X
1	0	1	1	X	0	1	X

จะได้สมการของ  $J_n$  และ  $K_n$  เป็น


$$J_0 = Q_1$$

$$K_0 = 1 \text{ หรือ } K_0 = 0$$


$$J_1 = 1$$

$$K_1 = Q_0 \text{ หรือ } K_1 = Q_0$$

ดังนั้นจะได้วงจรรีบ 3 แบบ synchronous ดังรูปที่ 3-8



รูปที่ 3-7 วงจรนับ 2 แบบ SYNCHRONOUS



รูปที่ 3-8 วงจรนับ 3 แบบ SYNCHRONOUS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรนับ 4 แบบ synchronous สามารถสร้างตารางความสัมพันธ์ได้ดังนี้

สถานะปัจจุบัน		สถานะถัดไป		การกระตุ้น			
$Q_1$	$Q_0$	$NQ_1$	$NQ_0$	$J_1$	$K_1$	$J_0$	$K_0$
0	1	1	1	1	X	X	0
1	1	0	0	X	1	X	1
0	0	1	0	1	X	0	X
1	0	0	1	X	1	1	X

จะได้สมการของ  $J_n$  และ  $K_n$  เป็น

$$J_0 = Q_1$$

$$K_0 = Q_1 \quad \text{หรือ} \quad K_0 = Q_1$$

$$J_1 = 1$$

$$K_1 = 1 \quad \text{หรือ} \quad K_1 = 0$$

ดังนั้นจะได้วงจรนับ 4 แบบ synchronous ดังรูปที่ 3-9



การออกแบบวงจรนับ 5 แบบ synchronous สามารถสร้างตารางความสัมพันธ์ได้ดังนี้

สถานะปัจจุบัน			สถานะถัดไป			การกระตุ้น					
$Q_2$	$Q_1$	$Q_0$	$NQ_2$	$NQ_1$	$NQ_0$	$J_2$	$K_2$	$J_1$	$K_1$	$J_0$	$K_0$
1	0	1	0	1	1	X	1	1	X	X	0
0	1	1	0	0	0	0	X	X	1	X	1
0	0	0	1	0	0	1	X	0	X	0	X
1	0	0	0	1	0	X	1	1	X	0	X
0	1	0	1	0	1	1	X	X	1	1	X

จะได้สมการ  $J_n$  และ  $K_n$  เป็น

$$\begin{aligned}
 J_0 &= Q_1 & K_0 &= Q_1 \text{ หรือ } K_0 = Q_1 \\
 J_1 &= Q_2 & K_1 &= 1 \text{ หรือ } K_1 = 0 \\
 J_2 &= Q_0 & K_2 &= 1 \text{ หรือ } K_2 = 0
 \end{aligned}$$

ดังนั้นวงจรนับ 5 แบบ synchronous จะแสดงในรูปที่ 3-10

## 5. ส่วนที่เขียนและอ่านข้อมูลของหน่วยความจำ

### 5.1 Master Addressing Generator

สำหรับส่วนนี้จะทำหน้าที่กำหนด address ของการเขียนข้อมูล  
 ลงหน่วยความจำ ซึ่งมีอยู่ 2 ส่วน คือ

### 5.1.1 ส่วนที่ทำหน้าที่นับ column address

ส่วนนี้จะทำการ count column address ของหน่วยความจำเพื่อเขียนข้อมูล ซึ่งจะเริ่มนับตั้งแต่ 0 (00000000) ถึง 511 (11111111) โดยจะทำการนับเฉพาะช่วงเวลาที่สัญญาณภาพเข้ามาเท่านั้นและจะนับไปจนถึง 511 และถ้ามีสัญญาณภาพของเส้นสแกนใหม่เข้ามาก็จะทำการ clear output ของมันก่อน เริ่มทำการนับใหม่ ซึ่งสำหรับการออกแบบวงจรนี้ใช้ IC. SN74HC161 ซึ่งเป็น BINARY COUNTER WITH DIRECT CLEAR โดยใช้สัญญาณในข้อ 4.6 มาควบคุมขา ENP ของ COUNTER ทั้ง 3 ตัว ใช้สัญญาณในข้อ 4.3 เป็นสัญญาณ clock และใช้สัญญาณในข้อ 4.2 สำหรับ clear DATA OUTPUTS ของ COUNTER สำหรับ DATA INPUTS (A, B, C, D) จะถูกต่อลงกราวด์ทุกขา และวงจรของส่วนนี้แสดงดังในรูปที่ 3-11


### 5.1.2 ส่วนที่ทำหน้าที่นับ row address

ส่วนนี้จะทำการ count row address ของหน่วยความจำเพื่อเขียนข้อมูล โดยทำการเริ่มนับตั้งแต่ 0 จนกว่าจะมีสัญญาณ Ver Sync. เข้ามา clear DATA OUTPUTS หลักการทำงานจะคล้าย ๆ กับวงจรในข้อ 5.1.1 โดยใช้สัญญาณในข้อ 4.11 มาควบคุมขา ENP ของ COUNTER ใช้สัญญาณในข้อ 4.8 เป็นสัญญาณ clock และใช้สัญญาณในข้อ 4.7 สำหรับ clear DATA OUTPUTS ของ COUNT และเช่นเดียวกัน DATA INPUTS ทุกขาต่อลงกราวด์ และวงจรของส่วนนี้อยู่ในรูปที่ 3-12


## 5.2 Display Addressing Generator

สำหรับส่วนนี้จะทำหน้าที่กำหนด address ของการอ่านข้อมูลออกจากหน่วยความจำ ซึ่งมีอยู่ 2 ส่วน คือ

5.2.1 ส่วนที่ทำหน้าที่นับ count column address ของหน่วยความจำเพื่ออ่านข้อมูล ซึ่งจะเริ่มนับตั้งแต่ Address ที่ได้ทำการ load เข้ามาจาก Column register แล้วทำการนับตามสัญญาณ clock ที่เข้ามาในวงจร โดยจะทำงานคล้าย ๆ กับวงจรในข้อ 5.1.1 โดยที่มีสัญญาณ 4.6 เพื่อควบคุมขา ENP ของ COUNTER ใช้สัญญาณในข้อ 4.5 เป็นสัญญาณ clock และใช้สัญญาณในข้อ 4.2 เป็นสัญญาณ load ข้อมูล จาก column register สำหรับ DATA INPUTS ของแต่ละ COUNTER จะถูกนำมาต่อกับ column register และวงจรของส่วนนี้ จะแสดงในรูปที่ 3-13




รูปที่ 3-11 วงจรนับ COLUMN ของ MASTER ADDRESSING GENERATOR




รูปที่ 3-12 วงจรนับ ROW ของ MASTER ADDRESSING GENERATOR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 3-13 วงจรนับ COLUMN ของ DISPLAY ADDRESSING GENERATOR



รูปที่ 3-14 วงจรนับ ROW ของ DISPLAY ADDRESSING GENERATOR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3-15 แสดงวงจรรวม ROW & COLUMN ADDRESS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในการเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้เผยแพร่เนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 5.2.2 ส่วนที่ทำหน้าที่นับ row address

ส่วนนี้จะทำการ count row address ของหน่วยความจำ เพื่ออ่านข้อมูล โดยจะเริ่มนับตั้งแต่ Address ที่ load มาจาก row register แล้วนับตามสัญญาณ clock ที่เข้ามา โดยการทำงานจะคล้าย ๆ กับวงจรในข้อ 5.1.1 และใช้สัญญาณในข้อ 4.11 มาควบคุมขา ENP ของ COUNTER ใช้สัญญาณในข้อ 4.10 เป็นสัญญาณ clock และใช้สัญญาณในข้อ 4.7 เป็นสัญญาณ load ข้อมูลจาก row register สำหรับ DATA INPUTS ของแต่ละ COUNTER จะนำมาต่อกับ row register โดยวงจรของส่วนนี้แสดงในรูปที่ 3-14

การควบคุมการเขียนและการอ่านข้อมูลจะถูกกำหนดโดยการ stoping ของสัญญาณ RAS และ CAS โดยมีสัญญาณ WRITE ควบคุมด้วย และสำหรับการออกแบบนี้จะให้หน่วยความจำแบบ Dynamic RAM ทำงานใน PAGE MODE ซึ่งการทำงานในโหมดนี้จะใช้เวลาในการเข้าถึงข้อมูลน้อยกว่าโหมดอื่น ๆ เพราะจะเป็นการอ่านหรือเขียนข้อมูลหลาย ๆ column ในขณะที่อยู่ใน row เดียวกัน โดยการ stoping สัญญาณ RAS แล้วค้างไว้ที่ logic 0 จนกว่าจะทำงานครบ Cycle ตามต้องการ โดยใช้สัญญาณ CAS และสัญญาณ WRITE ควบคุมการทำงานของหน่วยความจำ

ในการใช้หน่วยความจำแบบ Dynamic RAM ปกติจำเป็นจะต้องมีการ Refresh ข้อมูลอยู่ตลอดเวลาแต่สำหรับระบบของ Realtime Video Sectioning นี้ จะมีการอ่านและเขียนข้อมูลกับหน่วยความจำอยู่ตลอดเวลา เราจึงไม่ต้องคำนึงถึงการ Refresh เลย


## 6. D/A CONVERTER

วงจรส่วนนี้ทำหน้าที่ในการแปลงสัญญาณทาง DIGITAL ให้กลับมาเป็นสัญญาณทาง Analog หลังจากที่ได้แปลงสัญญาณภาพจาก Analog ให้เป็น Digital ในวงจร A/D CONVERTOR แล้ว สัญญาณ DIGITAL ที่ได้ก็จะนำมาตัดแต่ง เมื่อได้สัญญาณภาพที่จะแสดงออกแต่ละจอซึ่งเป็นสัญญาณ DIGITAL ที่อยู่ในหน่วยความจำ เมื่อนำสัญญาณนี้มาใช้ ก็ต้องทำการแปลงสัญญาณภาพจาก DIGITAL ให้กลับคืนสู่สัญญาณภาพทาง Analog อีกครั้ง โดยใช้วงจร D/A CONVERTER ซึ่งในวงจรนี้ใช้แบบ R-2R LADDER เนื่องจากจะติดปัญหาเรื่องค่าความต้านทานที่ใช้ ด้วยเหตุที่ว่าค่าความต้านทานที่นำมาใช้มีเพียง 2 ค่า


เท่านั้น ไม่ว่าจะมีย่านอนบิตมากน้อยเพียงใด เพียงแต่อัตราส่วนของค่าความต้านทานทั้ง 2 เป็น 2:1 เท่านั้นในวงจรนี้ใช้ค่าความต้านทานทั้ง 2 คือ 20 กิโลโอมส์ และ 10 กิโลโอมส์ ซึ่งในวงจรนี้จะแปลงข้อมูล DIGITAL ขนาด 6 บิต เป็นสัญญาณภาพ ทาง Analog

### 7. PAL ENCODER

สำหรับส่วนนี้จะมียลักษณะเช่นเดียวกับส่วน VIDEO DECODER ซึ่งออกแบบ และทำการสร้างมาใช้งานได้ยาก จึงหลีกเลี่ยงโดยการจัดหาและนำมาใช้งาน




รูปที่ 3-16 แสดงวงจร R-2R LADDER NETWORK




รูปที่ 3-17 แสดงวงจรดีเทคสัญญาณซิงค์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3-18 แสดงวงจร MULTIPLEX ADDRESS

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานในสถานศึกษาเท่านั้น ไม่สามารถเผยแพร่หรือทำซ้ำโดยไม่ได้รับอนุญาตให้ใช้ในเชิงพาณิชย์ การนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาตเป็นการผิดกฎหมาย



เอกสารนี้เป็นเอกสารที่มอบไว้สำหรับการใช้งานเชิงวงจรร่วมกัน ไม่สามารถนำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 3-19 แสดงวงจรเขียนอ่านข้อมูลของ DYNAMIC RAM  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### การทดลองและผลการทดลอง

เมื่อได้ศึกษาวงจรแล้ว ก็ทำการต่อวงจรให้เรียบร้อย การทดลองผลของวงจรที่ทำการต่อสามารถแยกวงจรเป็นส่วนต่าง ๆ เพื่อทำให้เกิดความสะดวกในการทดสอบ และให้ทราบว่าวงจรที่ทำการทดลองมีการทำงานถูกต้องตามที่ได้มีการคิดค้นในตอนต้นหรือไม่ การทดสอบสามารถที่จะกระทำได้โดยใช้เครื่องมือวัดต่าง ๆ อาทิ เครื่องออสซิลโลสโคป (OSCILLOSCOPE) เครื่องทดสอบลอจิกอนาไลซ์เซอร์ (LOGIC ANALYSER) รวมถึงเครื่องมือวัดไฟ (MUTI-METER) การทดสอบสามารถแยกเป็นส่วน ๆ ดังนี้

#### 1. การทดสอบและผลการทดสอบในส่วนของวงจรรอสซิลเลเตอร์

ในวงจรส่วนนี้ต้องการสัญญาณคล็อกที่มีความถี่เท่ากับ 10 เมกกะเฮิรตซ์ ในการออกแบบวงจรกำเนิดสัญญาณความถี่นี้ มีหลายวงจรที่เลือกใช้ได้แต่ควรจะนำมาพิจารณาถึง WAVE FORM ที่ได้รับออกมา ซึ่งในการวัดควรจะใช้ PROB ของ SCOPE ที่มีค่า  $\times 10$  ในการตรวจวัด WAVE FORM ซึ่งจากการทดลองนี้วงจรที่เลือกมาใช้ได้ WAVE FORM ออกมาได้ดี

#### 2. การทดสอบและผลของการทดสอบในส่วนของวงจรขยายและดีเทคซิงค์

ในวงจรส่วนนี้ต้องการสัญญาณ SYNC ออกมา ซึ่งทำได้โดยการนำสัญญาณภาพ (COMPOSITE VIDEO) จากแหล่งกำเนิดสัญญาณภาพ อาทิ สัญญาณภาพที่ได้มาจาก VIDEO มาผ่านวงจรบัฟเฟอร์ (BUFFER) แล้วจึงผ่านเข้าสู่วงจรขยายและดีเทคซิงค์ ซึ่งจะได้รับสัญญาณซิงค์ทางแนวนอน (HORLIZENTAL SYNC) และสัญญาณซิงค์ทางแนวตั้ง (VERTICAL SYNC) ในการออกแบบช่วงแรกนั้นจะใช้ IC LM1881 แต่เนื่องจากไม่สามารถหามาได้จึงได้เปลี่ยนมาใช้วงจรขยายและดีเทคซิงค์ตามวงจรที่ได้แสดงไว้ ซึ่งผลที่ได้รับออกมาค่อนข้างดีมากไม่พบอาการซิงค์หลุด หรือซิงค์ลอยแต่อย่างใด

#### 3. การทดสอบและผลของการทดสอบในส่วนของวงจรสร้างสัญญาณควบคุม

ในวงจรส่วนนี้ต้องการสัญญาณควบคุมต่าง ๆ ที่ต้องนำมาใช้ในการควบคุมการทำงานของวงจรทั้งหมด อาทิ  $\sim CAS \sim RAS \sim OOD/EVEN$  ซึ่งสัญญาณดังกล่าวนี้ต้องทำให้มีความสัมพันธ์กัน (SYNCHRONOUS) ตามที่ได้ออกแบบไว้ ซึ่งในการวัดสัญญาณดังกล่าวนี้ได้ใช้เครื่องวัดลอจิกอนาไลซ์เซอร์ (LOGIC ANALYSER) ผลที่ได้รับออกมาดีมากเป็นไปตามที่ได้ออกแบบไว้

#### 4. การทดสอบและผลการทดสอบในส่วนของวงจร MONO STABLE

ในวงจรส่วนนี้ต้องการปรับแต่งสัญญาณซิงค์ทางแนวนอน และสัญญาณซิงค์ทาวแนวตั้ง ให้มีขนาดความกว้างของสัญญาณตามที่กำหนด โดยใช้วงจร IC 4538 ซึ่งจากการทดลองนี้ ต้องกำหนดค่า R และ C ที่ใช้ต้องเหมาะสม ผลของสัญญาณที่ได้รับออกมาดีมากตรงกับตามที่ได้ออกแบบไว้

หมายเหตุ ความกว้างของสัญญาณ HOR. SYNC ตั้งไว้ที่ค่า 12  $\mu$ S  
โดยเซตค่า R มีค่า 1-3K และ C มีค่า 2 nF  
ความกว้างของสัญญาณ VER. SYNC ตั้งไว้ที่ค่า 1.383 mS  
โดยเซตค่า R มีค่า 1-3K และ C มีค่า 0.33  $\mu$ F

#### 5. การทดสอบและผลการทดสอบในส่วนวงจร A/D CONVERTER และ D/A CONVERTER

ในการทดสอบวงจรส่วนนี้เพื่อที่จะตรวจสอบว่าวงจรส่วน A/D CONVERTER และ D/A CONVERTER สามารถทำงานได้ตามที่ได้ออกแบบไว้หรือไม่ โดยการนำสัญญาณภาพมาป้อนให้กับ INPUT ของวงจร A/D CONVERTER แล้วทำการต่อสัญญาณที่ออกมาจากวงจร A/D CONVERTER เข้าสู่ INPUT ของวงจร D/A CONVERTER แล้วนำสัญญาณที่ออกมาเข้าสู่วงจรขยายกระแส ซึ่งก็จะได้รับสัญญาณภาพออกมา หลังจากนั้นจึงนำเอาสัญญาณภาพนี้ป้อนให้กับเครื่องรับโทรทัศน์ แล้วพิจารณาภาพที่ได้รับว่ามีความเพี้ยนออกไปเพียงไร ซึ่งในการทดลองนั้นได้ทำการเปรียบเทียบสัญญาณภาพที่เข้าไป และออกมาโดยใช้เครื่องทดสอบลอจิกอนาไลต์เซอร์ (LOGIC ANALYSER) ใน FUNCTION OSCILLOSCOPE เทียบกันระหว่าง CH1 และ CH2 โดยใช้สัญญาณภาพเดียวกันตลอดการทดสอบ ซึ่งสัญญาณภาพที่ได้รับออกมาทั้งสองช่องสัญญาณนี้ไม่แตกต่างกันมากนัก และเมื่อพิจารณาภาพที่ได้รับจากเครื่องรับโทรทัศน์ก็ได้ภาพออกมาค่อนข้างดีมาก

#### 7. การทดสอบและผลการทดสอบวงจรเขียน-อ่าน DYNAMIC RAM

ในการทดสอบวงจรส่วนนี้เพื่อที่จะตรวจสอบว่าวงจรส่วน DYNAMIC RAM สามารถเขียนและอ่านข้อมูลได้ถูกต้อง ทำได้โดยการนำเอาสัญญาณของ COLUMN ADDRESS เป็นอินพุทให้กับ DYNAMIC RAM แทนข้อมูลที่จะออกมาจาก A/D CONVERTER ซึ่งผลของการทดลองสามารถเขียนและอ่านข้อมูลได้ถูกต้องตามความต้องการ จะทำให้สัญญาณภาพที่ออกมาเป็นสีดำจากทางซ้ายสุดแล้วค่อย ๆ จางจนเป็นสีขาว ถ้าเป็นกรณีการใช้สัญญาณนับของ ROW ADDRESS มาป้อนแทนก็จะได้รับสัญญาณภาพที่เป็นสีดำจากทางด้านบนสุดแล้วค่อย ๆ จางจนเป็นสีขาวที่จอต้านล่างสุด

## สรุปและวิจารณ์

สำหรับปริศยานิพนธ์ฉบับนี้ ในเรื่อง REALTIME VIDEO SECTIONING ได้ทำการสร้างและทดสอบได้ผลออกมาตามจุดประสงค์ที่ได้วางไว้ โดยในช่วงแรกนั้นได้ทำการทดลองต่ออุปกรณ์ลงบน PROTOBOARD แล้วทดสอบ ผลที่ได้รับจะมี NOISE ปนออกมาบ้างเล็กน้อย แต่หลังจากที่ได้ลงอุปกรณ์จริงในแผ่นปรินแล้วทำการ COUPLING ตามจุดต่าง ๆ แล้ว วัดผลออกมาปรากฏว่า NOISE ได้หายไป ซึ่งภาพที่ได้ก็คมชัดดี

ในส่วน PROJECT นี้อาจสามารถนำมาพัฒนาได้โดยการจัดทำให้เป็นแผ่นการ์ดวงจรสำเร็จรูปเพื่อสะดวกในการใช้งานจริง นอกจากนี้ยังอาจประยุกต์โดยการส่งสัญญาณภาพออกไปทางสายอากาศแทนการใช้สายสัญญาณ หรืออาจจะใช้สัญญาณ DIGITAL ที่ได้รับจาก MEMORY มาทำการรวมสัญญาณเข้ากับเครื่องคอมพิวเตอร์ให้แสดงผลการทำงานในรูปแบบของ SOFTWARE อันจะอำนวยความสะดวกให้กับการใช้งานด้านอื่น ๆ อาทิ ON SCREEN DISPLAY, การเลือกขนาดจอภาพ เป็นต้น

## กิตติกรรมประกาศ

โครงการและปริญยานิพนธ์ได้สำเร็จลุล่วงไปได้ด้วยดีตามวัตถุประสงค์ก็ด้วยความช่วยเหลือและสนับสนุนจากหลายฝ่าย อาทิ อาจารย์ เพื่อน ๆ ที่ได้ช่วยให้ข้อคิดเห็นต่าง ๆ โดยเฉพาะ อาจารย์ สุรสิทธิ์ วรรณไกรโรจน์ และ อาจารย์ มนุร ชินการณ ซึ่งได้ให้ความช่วยเหลือแนะนำ ตลอดจนช่วยจัดหาอุปกรณ์ต่าง ๆ ที่ใช้ในการทำโครงการนี้อย่างดียิ่ง ทางผู้จัดทำจึงขอขอบพระคุณมา ณ โอกาสนี้ และหวังว่าความดีที่ได้รับจากปริญยานิพนธ์นี้จะมอบกลับสู่ผู้ให้ความร่วมมือและให้กำลังใจทุกท่าน

ผู้จัดทำ

นาย ธนุ คำแสง

32-1116

นาย ประสิทธิ์ กานตกุล

32-1174

## เอกสารอ้างอิง

1. สมศักดิ์ เตชะเศรษฐ์ธนะ, " ทฤษฎีและปฏิบัติ VCR ระบบดิจิทัล "
2. สมศักดิ์ เตชะเศรษฐ์ธนะ, " ทฤษฎีและปฏิบัติ โทรทัศน์สีระบบ PAL "
3. ดร. ธวัช เมฆสวรรค์ และ นาย พุมิโอะ มิคุมะ, "เทคนิคการซ่อมเครื่องรับโทรทัศน์"
4. G.H. HUTSON, C.ENG., A.M.I.E.R.E "TELEVISION RECEIVER THEORY "

