



# การรู้จำเสียงพูด

## Speech Recognition



โดย  
นางสาว สุนันทนา บุญช่วง  
นาย สพัฒน์ พสุภา  
นาย สุรวี น้ำหอม

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมอิเล็กทรอนิกส์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2535

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

032530

ปริญญาโท ปีการศึกษา 2535

ภาควิชา วิศวกรรมศาสตร์

คณะ วิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การรู้จำเสียงพูด (Speech Recognition)

ผู้จัดทำ

- |           |          |         |         |
|-----------|----------|---------|---------|
| 1. นางสาว | สุจินตนา | บุญช่วง | 32.1374 |
| 2. นาย    | สุวัฒน์  | พสุภา   | 32.1384 |
| 3. นาย    | สุรวี    | น้ำหอม  | 32.1391 |

( อ. ประภากร สุวรรณะ )  
อาจารย์ที่ปรึกษา

# การรู้จำเสียงพูด

(Speech Recognition)

นางสาว สุจินตนา บุญช่วง 32.1374  
นาย สุปัทม์ พสุภา 32.1384  
นาย สุรวี น้าหอม 32.1391

อาจารย์ที่ปรึกษา

อาจารย์ ประภากร สุวรรณะ

## บทคัดย่อ

โครงการระบบรู้จำเสียงพูดนี้ เป็นการวิเคราะห์และรู้จำเสียงพูด 2 แบบ คือ

1. การรู้จำโดยใช้คำเป็นหน่วยเทียบ (word based speech recognition) ในโครงการนี้ จะเป็นการรู้จำค่าตัวเลขในช่วง 0 ถึง 9
2. การรู้จำโดยใช้หน่วยเสียงเป็นหน่วยเทียบ (phoneme based recognition) ซึ่งในโครงการนี้ จะเป็นการพิจารณาหน่วยเสียงระดับพยัญชนะ ซึ่งพยัญชนะในภาษาไทยมีเป็นจำนวนมาก ถ้าจะศึกษาทั้งหมดจะเป็นเรื่องที่ซับซ้อนมาก โครงการนี้จึงเป็นการศึกษาพยัญชนะในภาษาไทยเพียงบางส่วน นั่นคือ ศึกษาการวิเคราะห์และรู้จำพยัญชนะกัก 10 หน่วยเสียง

โครงการนี้ ประกอบด้วยส่วน ฮาร์ดแวร์ และ ซอฟต์แวร์ เสียงพูดจะถูกบันทึกผ่านเข้ามาทางไมโครโฟน และ แปลงไปเป็นสัญญาณดิจิทัลโดยใช้ส่วนฮาร์ดแวร์ จากนั้นนำข้อมูลดิจิทัลที่แปลงได้ นำไปคำนวณและประมวลผล โดยส่วนซอฟต์แวร์ ซึ่งการคำนวณจะใช้กระบวนการทางคณิตศาสตร์เข้าช่วยได้แก่ การวิเคราะห์จากรูปคลื่นในฐานเวลา การคำนวณหาค่าพลังงานของเสียง การทำนายเชิงเส้น แผนภาพคลื่นเสียงเชิงความถี่ แล้วนำมาเปรียบเทียบกับข้อมูลต้นแบบเพื่อแสดงผลที่ออกมาทางจอคอมพิวเตอร์

# Speech Recognition

Miss Suchintana Boonchuang	32.1374
Mr. Supat Pasupa	32.1384
Mr. Surawee Namhom	32.1391

## Advisor

Mr. Prapakorn Suwana

## Abstract

Speech Recognition project is to recognize speech by analyzing speech signal data. There are two ways to recognize it.

1. Word based speech recognition, the range of word to be recognized in this section is digit "0" to digit "9" in Thai.
2. Phoneme based recognition, it is to study some phoneme in Thai language. That is stop consonants which contain 10 phonemes.

This project consist of software part and hardware part. Speech signal will be detected from microphone and converted to digital signal by hardware part. Then data will be taken by software part to calculate and process with mathematic algorithm such as "Time Domain Analysis", "Energy Measurement", "Linear Predictive Coding"(LPC), "Spectrogram". And then matching pattern algorithm will be used to find an output of recognition.

## กิตติกรรมประกาศ

ปริญญาโทฉบับนี้ สำเร็จลงได้ ด้วยความช่วยเหลืออย่างดียิ่งจากหลาย ๆ ฝ่าย ซึ่งคณะผู้จัดทำใคร่ขอขอบคุณทุกท่าน ที่มีส่วนสนับสนุน ช่วยเหลือ แนะนำ ในทุก ๆ ด้าน

คณะผู้จัดทำขอขอบพระคุณ รองศาสตราจารย์ ดร. มนัส สังวรศิลป์ คณบดีบัณฑิตวิทยาลัย และ อาจารย์ ประภากร สุวรรณะ อาจารย์ที่ปรึกษาปริญญาโท ซึ่งได้กรุณาให้การสนับสนุนด้านอุปกรณ์ ให้ค่าปรึกษา แนะนำ และ ช่วยสรรหาแหล่งความรู้เพิ่มเติม ช่วยให้การทำปริญญาโทนี้สำเร็จลุล่วงไปด้วยดี

คณะผู้จัดทำได้รับความกรุณาอย่างยิ่งจาก ผู้ช่วยศาสตราจารย์ ดร. สุธาพร ลักษณะนิชาวีน ซึ่งได้เสียสละเวลา ช่วยให้ค่าปรึกษา และข้อเสนอแนะที่เป็นประโยชน์ ตลอดจนให้ยืมหนังสืออ่านประกอบการค้นคว้าทางด้านภาษาจำนวนมาก คณะผู้จัดทำขอขอบพระคุณอย่างสูงไว้ ณ ที่นี้

ขอขอบคุณเพื่อนๆ ชุมมุขวิภาคาร ที่ช่วยสนับสนุนและเข้าเติมเมื่อมีโอกาส

สุดท้ายนี้ ขอกราบขอบพระคุณ บิดา มารดา ของคณะผู้จัดทำ ที่ให้การสนับสนุนและคอยให้กำลังใจ จนกระทั่งปริญญาโทนี้สำเร็จลงด้วยดี

คณะผู้จัดทำ

## สารบัญ

บทคัดย่อ

กิตติกรรมประกาศ

1. <u>บทนำ</u>	1
วัตถุประสงค์	1
คำจำกัดความของศัพท์เฉพาะที่ใช้และคำย่อที่ใช้	2
2. <u>ลักษณะของเสียงพูด</u>	4
อวัยวะที่ใช้ในการออกเสียง	5
การเกิดของเสียง	6
3. <u>การรู้จำเสียงพูดโดยใช้คำเป็นหน่วยเทียบ</u>	7
ขั้นตอนในการวิเคราะห์และรู้จำ	7
การหาค่านอร์มอลไลซ์ระยะเวลาน้อยที่สุด	
โดยใช้เทคนิคไดนามิกโปรแกรมมิ่ง	13
การรู้จำโดยใช้ลักษณะบ่งความต่าง	14
4. <u>การรู้จำโดยใช้หน่วยเสียงระดับพยัญชนะเป็นหน่วยเทียบ</u>	17
ลักษณะทางสรีรศาสตร์ของพยัญชนะกัก	17
การวิเคราะห์หาพยัญชนะกักในภาษาไทย	19

5. <u>ฮาร์ดแวร์</u>	26
คุณสมบัติของฮาร์ดแวร์	๕๕
แนวทางการออกแบบฮาร์ดแวร์	27
โครงสร้างของฮาร์ดแวร์	29
การออกแบบฮาร์ดแวร์ส่วนต่าง ๆ	30
6. <u>สรุป</u>	37

ภาคผนวก ก. การใช้งานส่วนซอฟต์แวร์

ภาคผนวก ข. รายละเอียดวงจร

ภาคผนวก ค. ข้อมูลไอซี

ภาคผนวก ง. ผลการทดลอง

บรรณานุกรม



## 1 - บทนำ

### ความเป็นมาของปัญหา

ปัจจุบันได้มีการใช้คอมพิวเตอร์อย่างแพร่หลายมากขึ้น โดยปกติการติดต่อระหว่างคอมพิวเตอร์กับมนุษย์จะทำโดย เครื่องจะรับคำสั่งเข้าทางแป้นพิมพ์ และจะแสดงผลออกทางจอภาพหรือเครื่องพิมพ์ การติดต่อกับคอมพิวเตอร์ผ่านทางแป้นพิมพ์อย่างมีประสิทธิภาพ ต้องอาศัยความชำนาญและการฝึกฝน การที่จะเพิ่มความสามารถของมนุษย์ในการติดต่อกับเครื่อง (Man-machine communication) จึงเป็นที่มาของการพัฒนาการติดต่อกับเครื่องโดยใช้เสียงพูด ในการนี้ จะต้องศึกษารอบคลุมถึงลักษณะของเสียงพูดในหลายๆด้าน และศึกษาการวิเคราะห์เสียงพูดโดยใช้กระบวนการคำนวณทางคณิตศาสตร์เข้าช่วย

ปัญหาพื้นฐาน 2 ประการในการรับรู้เสียงพูดด้วยคอมพิวเตอร์คือ

1. คำพูดที่เปล่งเสียงออกมาจะมีการแปรไปตามบริบทของการพูดเสมอ . แม้ว่าเราจะพยายามเปล่งคำพูดให้มีเสียงใกล้เคียงกันเท่าไรก็ตาม เช่น บุคคลคนเดียวกัน พูดคำว่า "หนึ่ง" หลายๆครั้ง รูปคลื่นของเสียงก็จะแตกต่างกันไปทุกครั้ง
2. เสียงพูดปกติของคนอยู่ในช่วงความถี่ 4-5 กิโลเฮิร์ตซ์ และจากทฤษฎีการสุ่มตัวอย่างพบว่า ในการที่จะรักษาความหมายของเสียงที่พูดออกมาใน 1 วินาทีให้สมบูรณ์ จะต้องใช้อัตราสุ่มตัวอย่าง อย่างน้อย 2 เท่าของความถี่เสียง (Carlson A.B., 1975) ซึ่งจะเท่ากับ 8-10 กิโลเฮิร์ตซ์

### วัตถุประสงค์ของปริญญาานิพนธ์

1. เพื่อพัฒนาระบบให้สามารถวิเคราะห์ และรู้จำเสียงพูด ทั้งทางด้าน word based speech recognition และทางด้าน phoneme based recognition
2. เพื่อหาอัลกอริทึมที่เหมาะสม ในการเพิ่มอัตราความถูกต้องของการรู้จำ
3. เพื่อเป็นพื้นฐานในการนำไปประยุกต์ใช้งานเพิ่มเติมต่อไป

## คำจำกัดความของศัพท์เฉพาะ และคำย่อที่ใช้

### ศัพท์

### ความหมาย

ความถี่ก่าทอน

ความถี่ก่าทอนในที่นี้ เป็นความถี่ก่าทอนของคลื่นเสียงที่ผ่านช่องทางเดินเสียงมาสู่บรรยากาศภายนอกแล้ว (การก่าทอนในช่องเปิด (open vocal tract) จะมีความถี่ก่าทอนชัดเจน ค่าความถี่ก่าทอนนี้จะเรียกว่าค่า F หรือค่า Formant ส่วนการก่าทอนในช่องแคบ (close vocal tract) จะมีคลื่นเสียงซ่า (noise))

F1, F2, F3, F4, ...

เป็นลำดับของ Formant เรียงจากย่านความถี่ต่ำ (ค่า F ต่ำ) ไปยังย่านความถี่สูงในแถบสเปกตรัมของเสียง

F-trans

มาจากคำว่า Formant transition คือ ระยะเวลาเชื่อมต่อของเสียงหนึ่ง กับอีกเสียงหนึ่งที่อยู่ประชิดกัน

Pre-C-Trans

(Pre-Consonantal Transition)

คือ ระยะเวลาเชื่อมต่อของเสียงที่อยู่หน้าระยะเวลาคงที่ของพยัญชนะ

Post-C-Trans

(Post-Consonantal Transition)

คือ ระยะเวลาเชื่อมต่อของเสียงที่อยู่หลังระยะเวลาคงที่ของพยัญชนะ

การบิดเบนของค่า F

(Formant Transition)

เป็นการกล่าวถึงค่า F ซึ่งมีการเปลี่ยนแปลงค่าความถี่สูงขึ้น หรือต่ำลงตามระยะเวลาที่ผ่านไป

ระยะคงที่ของค่า F

(Steady Stage of F)

คือ ระยะที่ไม่มี การบิดเบนของค่า F



## 2 . ลักษณะของเสียงพูด

คนเราเปล่งเสียงพูดด้วยอวัยวะที่ใช้ในการออกเสียง (Organs of Speech) โดยเปล่งเสียงสำคัญตามที่มีอยู่ในระบบภาษาของตน แม้ว่าคนที่อยู่ในสังคมเดียวกัน จะใช้ภาษาเดียวกัน แต่ถ้าพิจารณาลักษณะเสียงที่เปล่งออกมาจริงๆในแต่ละครั้ง ก็อาจจะสังเกตลักษณะที่แตกต่างกันได้ เราจึงสามารถจำเสียง จำผู้พูดคนที่เราค้นเคยได้ เสียงพูดนี้มีลักษณะที่จะอธิบายได้ด้วยหลักเกณฑ์ทางวิทยาศาสตร์ ซึ่งเป็นสากล แม้ภาษาหนึ่งๆ จะมีเสียงแตกต่างกันไปมากบ้างน้อยบ้าง แต่แต่ละเสียงก็สามารถจะนำมาพิจารณา และอธิบายให้รู้ลักษณะการออกเสียง และตำแหน่งที่เกิดของเสียงได้ คำอธิบายนี้ จะทำให้เข้าใจลักษณะเสียงทุกเสียง วิชาที่ว่าด้วยเสียงพูด เรียกว่า วิชาสัทศาสตร์ (Phonetics) (อุดม วโรตม์ลิกิตต์ , 2527)

ในการศึกษาเรื่องเสียงพูด แบ่งได้เป็น 2 ลักษณะคือ  
(กาญจนา นาคสกุล, 2524)


1. สรีรศาสตร์ (Articulatory Phonetics) เป็นการศึกษาเสียงพูดจากอวัยวะ และการเคลื่อนไหวของอวัยวะที่ทำให้เกิดเสียงพูด การอธิบายก็จะอธิบายโดยอาศัยลักษณะและอาการเคลื่อนไหวของอวัยวะที่เกี่ยวข้องในการเปล่งเสียงพูดนั้น

2. กลศาสตร์ (Acoustic Phonetics) เป็นการศึกษาเสียงพูดจากลักษณะคลื่นเสียงที่ผู้พูดเปล่งออกมาแล้ว และผู้ฟังได้ยิน ว่ามีลักษณะทางกลศาสตร์เป็นอย่างไร การศึกษาตามแนวนี้ ต้องอาศัยความรู้ทางฟิสิกส์ และคณิตศาสตร์ เข้าช่วยอธิบายลักษณะของคลื่นเสียง

2.1 อวัยวะที่ใช้ในการออกเสียง (Organs of Speech)  
(กาญจนา นาคสกุล, 2524)

อวัยวะที่ใช้ในการออกเสียงพูดมีอยู่หลายส่วน แต่ละส่วนสามารถทำให้เสียงพูดแตกต่างกันไปได้ อวัยวะเหล่านี้มีปาก และส่วนต่างๆ ในปาก ช่องคอ กล้องเสียง ช่องปาก และช่องจมูก ดังรายละเอียดในรูปที่ 2.1 อวัยวะที่ใช้ในการออกเสียงแบ่งได้เป็น 2 พวก คือ

1. อวัยวะที่ใช้ในการกระทำอาการ (Articulator) หมายถึง อวัยวะส่วนที่เคลื่อนไหว เพื่อผลลัพท์ไปยังส่วนต่างๆ อวัยวะตัวกระทำอาการที่สำคัญ คือ ลิ้น ซึ่งเป็นส่วนที่เคลื่อนไหวได้มากที่สุด
2. อวัยวะที่เป็นตำแหน่งที่เกิดเสียงต่างๆ (Point of Articulator) หมายถึงตำแหน่ง หรือฐานกรณ์ที่เกิดของเสียงต่างๆ เช่น ริมฝีปาก ฟัน เพดานส่วนต่างๆ เป็นต้น



รูปที่ 2.1 แสดงอวัยวะที่ใช้ในการออกเสียงพูด

## 2.2 การเกิดของเสียง (Speech Production)

(อุดม วโรตม์ลิกิตติถัม, 2527)

ขั้นตอนการเกิดของเสียง แบ่งได้เป็น 3 ขั้นตอนใหญ่ๆ คือ

1. ขั้นเริ่มต้น (Initiation) ขั้นตอนนี้เป็นขั้นตอนที่ลมเริ่มถูกขับออกจากปอด เพื่อเข้าสู่ขั้นตอนที่สองต่อไป

2. ขั้นตอนดัดแปลงลมที่เส้นเสียง (Phonation) เป็นขั้นตอนที่ลมจากปอดจะผ่านมายังหลอดลม และกล่องเสียง ซึ่งที่กล่องเสียงนี้ เส้นเสียงจะทำหน้าที่เป็นลิ้นเปิดปิด ทำให้เกิดเสียงได้ 2 ชนิดคือ เสียงก้อง (Voiced Sounds) และ เสียงไม่ก้อง (Unvoiced Sounds) อวัยวะที่ใช้ในตอนนี้คือ ส่วนที่ต่อจากปอดขึ้นมาจนถึงกล่องเสียง

3. ขั้นตอนเปลี่ยนแปลงลักษณะเสียง (Articulation) ในขั้นตอนนี้ ลมที่ผ่านออกมาจากกล่องเสียง จะถูกแปลงให้เกิดเสียงในลักษณะต่างๆ อวัยวะที่ใช้ในขั้นตอนนี้คือส่วนที่ต่อจากกล่องเสียงจนถึงริมฝีปาก

เสียงที่เกิดจากขั้นตอนดังกล่าว จะถูกแบ่งออกเป็น 2 ประเภทใหญ่ๆ คือ

1. เสียงก้อง (Voiced Sounds) เกิดเนื่องจากการออกเสียงในขณะที่เส้นเสียงถูกดึงเข้ามาใกล้กันจนเกือบปิดช่องทางลมเสียดสี ลมที่ดันขึ้นมาจากปอดจะทำให้เส้นเสียงสั่น ลมที่ออกมาไม่สะดวกเพราะต้องบีบตัวผ่านช่องแคบ เป็นจังหวะๆ จึงทำให้เกิดเป็นเสียงขึ้น เรียกว่า เสียงก้อง

2. เสียงไม่ก้อง (Unvoiced Sounds) เป็นการออกเสียงในขณะที่เส้นเสียงยังเปิดกว้าง โดยเปิดช่องระหว่างเส้นเสียงหรือช่องคอหอย (Glottis) ให้ลมหายใจผ่านเข้าออกสะดวก เรียกเสียงเหล่านี้ว่า เสียงไม่ก้อง

เราสามารถแบ่งวิธีการรู้จำเสียงพูดออกได้เป็น 2 วิธีคือ (วีระ รัวพิทักษ์, 2529)

1. แบบพิจารณาทั้งหน่วยคำที่เปล่งออกมา (Isolated Words Recognition) หน่วยคำที่พิจารณาในวิธีนี้ อาจเป็นพยางค์เดี่ยว คำ กลุ่มคำ วลี หรือประโยคก็ได้ สำหรับการวิจัยนี้ จะเป็นการพิจารณาคำเดี่ยว (Word Based Recognition) คือเป็นการรู้จำค่าของตัวเลข 0 ถึง 9

2. การรู้จำโดยแยกแยะรายละเอียดของหน่วยเสียง (Phoneme Based Recognition) จะพิจารณาลักษณะของหน่วยเสียงที่มีขนาดเล็กลงไป เช่น ระดับสระ พยัญชนะ หรือวรรณยุกต์ โดยจะใช้หน่วยเสียงย่อยเหล่านี้เป็นหลักในการเปรียบเทียบ วิธีนี้จะสะดวกสำหรับระบบที่จะรับรู้ค่าจำนวนมาก จะใช้เป็นพื้นฐานในการวิเคราะห์ในขอบเขตที่กว้างขึ้น ซึ่งในการวิจัยนี้ จะเป็นการศึกษาการรู้จำพยัญชนะกักในภาษาไทย 10 หน่วยเสียง

### 3. การรู้จำเสียงพูดโดยใช้คำเป็นหน่วยเทียบ (Word Based Speech Recognition)

ในโครงการนี้ เป็นการวิเคราะห์และรู้จำตัวเลขในช่วง 0 ถึง 9 โดยกำหนดขอบเขตในการทดลองไว้ดังนี้

- ใช้ผู้บอกเสียงพูดที่เป็นตัวเลขเพียงคนเดียว
- ศึกษาตัวเลขในขอบเขต 0 ถึง 9 โดยผู้บอกตัวเลขจะต้องพูดด้วยเสียงความเร็วปกติ. จะได้ชุดตัวเลขที่เป็นคำทดสอบ 10 ตัว

ศูนย์    หนึ่ง    สอง    สาม    สี่  
ห้า    หก    เจ็ด    แปด    เก้า

#### ขั้นตอนในการวิเคราะห์และรู้จำ

1. ขั้นแรก จะต้องหาขอบเขตของสัญญาณ เนื่องจากสัญญาณที่รับเข้ามาจากไมโครโฟน จะประกอบด้วยส่วนของสัญญาณเสียงพูด และอาจมีส่วนของสัญญาณรบกวนนำหน้าและต่อท้ายมาด้วย จึงต้องใช้กระบวนการแบ่งแยกส่วนของสัญญาณเสียงพูด ออกจากส่วนที่เป็นสัญญาณรบกวน กระบวนการนี้เรียกว่า การหาขอบเขตของสัญญาณ (Endpoint detection)

โปรแกรมหาขอบเขตของสัญญาณ จะตรวจสอบหาขอบเขตของสัญญาณโดยการคำนวณค่าพลังงาน โดยขั้นตอนแรก จะหาค่าพลังงานจากส่วนที่ยังไม่มีเสียงพูดเข้ามา เพื่อเป็นค่าพลังงานของ background noise (ประมาณ 1024 จุดแรก) ซึ่งสมการที่ใช้ในการคำนวณค่าพลังงาน คือ

พลังงานของเสียงใน 1 เฟรม ซึ่งมีจำนวน  $N$  ตัวอย่าง จะมีค่าเท่ากับ

$$E(n) = \sum_{m=0}^{N-1} |w(m)x(n-m)|$$

โดยที่  $w(m)$  คือ window function มีค่า =  $1/N$

นำค่าพลังงานที่ได้ ไปเปรียบเทียบกับส่วนที่ต่อท้ายส่วนของ 1024 จุดแรก เปรียบเทียบจุดต่อจุด จนกว่าค่าพลังงานเปรียบเทียบจะมีค่ามากกว่า 3 เท่าของ  $E(n)$  (มาจากการสังเกต) ในการหาจุดเริ่มต้นของสัญญาณ จะเปรียบเทียบกับไล่จากซ้ายไปขวา จนกว่าจะพบจุดที่มีค่าพลังงานมากกว่า 3 เท่าของ  $E(n)$  จุดนั้นจะเป็นจุดเริ่มต้น ส่วนการหาจุดสิ้นสุดของสัญญาณ ก็จะเป็นทำนองเดียวกัน แต่เปรียบเทียบกับไล่จากขวาไปซ้าย จนกว่าจะพบจุดที่มีค่าพลังงานมากกว่า 3 เท่าของ  $E(n)$  จุดนั้นจะเป็นจุดสิ้นสุดของสัญญาณ

2. เนื่องจากอาจมีค่าพุดบางส่วนมีค่าพลังงานน้อย การหาขอบเขตโดยเปรียบเทียบค่าพลังงานอาจมีข้อผิดพลาดได้ จึงต้องใช้วิธีหาค่าจุดตัดศูนย์ (zero crossing) เข้าช่วยพิจารณา

การเกิดจุดตัดศูนย์ เกิดขึ้นจากการที่รูปคลื่นของสัญญาณมีการตัดกับแกนเวลา นั่นคือจะเกิดเมื่อสัญญาณ sample จุดต่อจุดมีเครื่องหมายต่างกัน อัตราการเกิดจุดตัดศูนย์จะเป็นเครื่องมืออย่างง่าย ที่ใช้ในการวัดความถี่ในการเปลี่ยนแปลงข้อมูลของสัญญาณ

ในการหาค่าจุดตัดศูนย์ สามารถทำได้โดยใช้สมการ

$$Z_n = \sum_{m=\alpha}^{\alpha} |\text{sgn}[x(m)] - \text{sgn}[x(m-1)]| w(n-m)$$

$$\text{โดย } \text{sgn}[x(n)] = 1 \quad \text{สำหรับ } x(n) > 0$$

$$= -1 \quad x(n) < 0$$

$$\text{และ } w(n) = 1/2N \quad \text{สำหรับ } 0 < n < N-1$$

$$= 0 \quad \text{ที่ใด ๆ}$$

3. การหาขอบเขตของสัญญาณ (Endpoint detection) จะใช้วิธีเปรียบเทียบค่าพลังงาน ร่วมกับวิธีการหาจุดตัดศูนย์ โดยเทียบข้อมูลที่ละจุด จากซ้ายไปขวาจนกว่าค่าพลังงานจุดนั้นมีค่ามากกว่า  $3E(n)$  ก็จะได้จุดเริ่มต้นของสัญญาณอย่างคร่าว ๆ ( $N_1$ )

กำหนดให้

- $Z_{crn}$  : ค่าเฉลี่ยของจุดตัดศูนย์ในขณะที่ไม่มีเสียงพูด
- $Z_{crs}$  : ค่าเฉลี่ยของจุดตัดศูนย์เปรียบเทียบ
- $N_1$  : เป็นจุดเริ่มต้นของสัญญาณอย่างคร่าว ๆ
- $N_2$  : เป็นจุดสิ้นสุดของสัญญาณอย่างคร่าว ๆ


เมื่อได้ตำแหน่ง  $N_1$  แล้ว จะหาค่าเฉลี่ยของจุดตัดศูนย์เปรียบเทียบ ( $Z_{crs}$ ) จากข้อมูล 25 ค่าก่อนหน้าตำแหน่ง  $N_1$  โดยหาค่า  $Z_{crs}$  เลื่อนออกไปทางซ้ายของ  $N_1$  ทีละ 25 ค่า จนกว่า  $Z_{crs} < Z_{crn}$  ก็จะได้ตำแหน่งซึ่งเป็นจุดเริ่มต้นที่แท้จริงของสัญญาณ ในการหาจุดสิ้นสุดของสัญญาณก็เช่นเดียวกัน เริ่มด้วยหาจุดสิ้นสุดคร่าว ๆ ( $N_2$ ) โดยวิธีการเปรียบเทียบค่าพลังงาน แล้วทำการคำนวณหาค่า  $Z_{crs}$  ออกไปทางขวาของ  $N_2$  ทีละ 25 ค่า จนกว่า  $Z_{crs} < Z_{crn}$  ก็จะได้ตำแหน่งของจุดสิ้นสุดที่แท้จริง

4. กระบวนการทำนายเชิงเส้น (LPC Analysis) เป็นการแปลงสัญญาณเสียงเป็น code ที่มีขนาดเล็กลง และเป็นปริมาณเวกเตอร์ที่ขึ้นกับเวลา ซึ่งจะมีประโยชน์ในการเปรียบเทียบ pattern ต่อไป กระบวนการทำนายเชิงเส้น ในที่นี้ใช้วิธี Autocorrelation เนื่องจากเป็นวิธีที่สะดวกในการทำเป็นซอฟต์แวร์ แต่สัญญาณที่จะใช้ในการคำนวณต้องผ่านการทำวินโดว์ (window) เพื่อลดความเพี้ยนทางองค์ประกอบความถี่ ในที่นี้เลือกใช้ Hamming Window ซึ่งทำได้โดย


$$X_w(n) = S(n) * W(n)$$

โดย  $W(n)$  ของ Hamming Window =  $1 + 0.84 \cos 2\pi n/N$


รายละเอียดของกระบวนการทำนายเชิงเส้นมีดังแผนภาพที่ 3.1




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. เมื่อผ่านขั้นตอนในการวิเคราะห์แล้ว ขั้นตอนต่อไปจะเป็นขั้นตอนในการรู้จำ (recognition) โดยจะเปรียบเทียบข้อมูลด้วยวิธีการ ไดนามิกโปรแกรมมิ่ง ซึ่งเป็นกระบวนการเปรียบเทียบข้อมูลเพื่อหาเส้นทางที่สั้นที่สุด เพื่อจะปรับให้สัญญาณทั้งสองมีลักษณะใกล้เคียงกัน เทคนิคของไดนามิกโปรแกรมมิ่งเป็นแนวคิดที่จะใช้ในการกำจัดความแตกต่างทางด้านเวลาของรูปแบบ (pattern) 2 ชุด โดยพยายามหาความคล้ายคลึงของรูปแบบทั้งสองให้มากที่สุด หลักการของไดนามิกโปรแกรมมิ่ง มีรายละเอียดดังนี้

### 5.1 การนอร์มอลไลซ์ระยะเวลา (Time-Normalize Distance)

เสียงพูดของคนเราสามารถแทนได้ด้วย ชุดของค่าพารามิเตอร์ ซึ่งค่าพารามิเตอร์นี้ จะมีลักษณะเป็นเวกเตอร์ สมมติให้มีค่าพารามิเตอร์ของเสียงอยู่ 2 ชุด คือ

$$A = a_1, a_2, a_3, \dots, a_n$$

$$B = b_1, b_2, b_3, \dots, b_m$$

ซึ่งค่าพารามิเตอร์ แต่ละตัวจะเป็นเวกเตอร์ โดยในการวิจัยนี้ได้ใช้ค่าสัมประสิทธิ์ของการสะท้อนกลับ (Reflection Coefficient) เป็นพารามิเตอร์ที่จะใช้เปรียบเทียบ โดยมี 15 อันดับ (order)

การที่เราจะหาความแตกต่างที่น้อยที่สุด ของเสียงทั้งสองชุดนี้ เราสามารถที่จะกำหนดเป็นฟังก์ชัน ความแตกต่างด้านเวลา (Timing-Difference) ระหว่างเสียงสองชุดได้โดย ให้เป็น  $c=(i, j)$  ซึ่งความแตกต่างของพารามิเตอร์ทั้งสองชุดจะเป็นชุดของ  $c$  โดยที่

$$F = c(1), c(2), c(3), \dots, c(k), \dots, c(K)$$

$$\text{โดย } c(k) = (i(k), j(k))$$

ชุดของ  $c$  ใน  $F$  ก็จะเป็นฟังก์ชัน ซึ่งเป็นการแปลงจากรูปแบบ  $A$  ไปสู่รูปแบบ  $B$  หรืออาจกล่าวได้ว่าเป็น Warping function

ถ้าไม่มีความแตกต่างด้านเวลา (Time-Difference) ของเสียงทั้งสองชุด Warping function ที่ได้ก็จะเป็นแนวทแยงตามเส้น  $j=i$  แต่ถ้าพารามิเตอร์ของเสียงทั้งสองชุดนั้น มีความแตกต่างกันมากทางด้านเวลา Warping function ที่ได้ก็จะเบี่ยงเบนไปจากแนวทแยงมากขึ้น ดังรูปที่ 3.2



สำหรับค่าถ่วงน้ำหนัก  $w(k)$  นี้ ถ้าไม่ขึ้นอยู่กับ Warping function  $F$  เราสามารถแยกออกมาอยู่นอกวงเล็บเป็น

$$D(A,B) = \frac{1}{N} \min_F \left[ \sum_{k=1}^K d(c(k)) \cdot w(k) \right]$$

ซึ่ง  $N$  หรือสัมประสิทธิ์ของการนอร์มอลไลซ์ (Normalize coefficient) สามารถแยกพิจารณาได้ 2 แบบคือ แบบสมมาตร (symetric form) และแบบไม่สมมาตร (asymetric form)

แบบสมมาตรจะได้ว่า

$$N = w(k) = (i(k) - i(k-1)) + (j(k) - j(k-1))$$

ซึ่งจะได้ว่า  $N = I + J$  เป็นการให้ความสำคัญทั้งชุด A และชุด B โดยเสมือนกับว่าทั้ง A และ B ได้ถูกแปลงไปอยู่ในแกนชั่วคราว  $l = i + j$

แบบไม่สมมาตร จะได้ว่า

$N = w(k) = (i(k) - i(k-1))$  ซึ่งจะได้ว่า  $N = I$  เป็นการให้ความสำคัญกับรูปแบบ ของชุด B โดยเสมือนกับ A ถูกแปลงไปสู่ B

แต่จากการทดลองโดย Sakoe และ Chiba ได้ผลว่าการนอร์มอลไลซ์ โดยกำหนดให้เป็นแบบสมมาตรจะได้ผลถูกต้องมากกว่า

## 5.2 เงื่อนไขของ Warping function

เพื่อให้การแปลงเสียงของชุด A และชุด B เป็นไปตามลักษณะของเสียงที่แท้จริง จึงจำเป็นต้องมีเงื่อนไขดังนี้

### 1. เงื่อนไขการเพิ่มขึ้น (monotonic)

ในแง่ของฟิสิกส์แล้ว เสียงสองชุดที่เหมือนกันได้นั้น  $i(k)$  และ  $j(k)$  จะต้องมีค่าเพิ่มขึ้นเสมอคือ

$$i(k-1) \leq i(k) \text{ และ } j(k-1) \leq j(k)$$

### 2. เงื่อนไขของการต่อเนื่อง (continuity)

เงื่อนไขข้อนี้เพื่อกำหนดให้  $c(k)$  มีค่าต่อเนื่องโดย

$$i(k) - i(k-1) \leq 1 \text{ และ } j(k) - j(k-1) \leq 1$$

3. เงื่อนไขของขอบเขต (boundary condition)

ก็คือเงื่อนไขขอบเขต เริ่มต้นและขอบเขตสุดท้ายของเสียงทั้งสองชุด ที่มาเปรียบเทียบกับกันนั่นเองคือ

$$i(1) = 1, j(1) = 1$$

$$i(K) = I, j(K) = J$$

การหาค่านอร์มอลไลซ์ระยะเวลาที่น้อยที่สุดโดยเทคนิค ไดนามิกโปรแกรมมิ่ง

หลักการของไดนามิกโปรแกรมมิ่ง คือ พยายามค้นหาทุก ๆ เส้นทาง จาก  $i=1$  ถึง  $I$  และ  $j=1$  ถึง  $J$  เพื่อหาความแตกต่างของเสียงทั้งสองชุดที่น้อยที่สุด โดยเริ่มจาก  $i=1$  และ  $j=1$  ซึ่งค่า  $i$  และ  $j$  จะเพิ่มขึ้นครั้งละ 1 เพื่อหาความแตกต่างที่น้อยที่สุดในแต่ละขั้น จน  $i=I$  และ  $j=J$  ซึ่งเขียนเป็นสมการได้ดังนี้

เงื่อนไขเริ่มต้น

$$g_k(c(1)) = d(c(1)) \cdot w(1)$$

สมการไดนามิกโปรแกรมมิ่ง เพื่อหาค่า  $g$  ในแต่ละขั้นของ  $i$  และ  $j$ .

$$g_k(c(k)) = \text{Min}[g_{k-1}(c(k-1)) + d(c(k)) \cdot w(k)]$$

และเมื่อ  $i=I$  และ  $j=J$  แล้ว จะได้


$$D(A,B) = \sum_N g_k(c(k))$$

ซึ่งเป็นความแตกต่างน้อยที่สุด ที่นอร์มอลไลซ์เวลาแล้ว

รายละเอียดของกระบวนการไดนามิกโปรแกรมมิ่ง มีดังแผนภาพที่ 3.3

# การรู้จำโดยใช้คำเป็นตัวเทียบ


## (Word based recognition)



สมการคำนวณค่าพลังงาน

$$E(n) = \sum_{m=0}^{N-1} |w(m)x(n-m)|$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ทางวิชาการเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น โดยที่  $w(m)$  คือ window function มีค่าเท่ากับ  $1/N$  ครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6. การรู้จำโดยใช้คำเป็นหน่วยเทียบ ในการทดลองจริง ถ้าทำตามกระบวนการทางคณิตศาสตร์ดังที่กล่าวไว้ข้างต้น ผลลัพธ์ที่ได้จะมีความคลาดเคลื่อนอยู่บ้าง ในที่นี้จึงใช้ การรู้จำโดยใช้ลักษณะบ่งความต่าง (Distinctive Features) เข้าช่วยพิจารณา โดยกระบวนการรู้จำโดยใช้ลักษณะบ่งความต่าง จะเป็นการพิจารณาข้อมูลในขอบเขตจำกัด (close set) และใช้ลักษณะที่แตกต่าง เป็นตัวแบ่งแยกข้อมูลส่วนที่ต้องการออกมา ซึ่งลักษณะบ่งความต่าง ที่นำมาใช้ช่วยในการจำแนกชุดตัวเลข 0 ถึง 9 ออกจากกัน จะมีลำดับดังนี้


6.1 แยกโดยดูความยาวของคลื่นเสียง สามารถแยกกลุ่มตัวเลข 6,7,8 ออกมาได้ เนื่องจาก กลุ่มตัวเลขนี้จะมีความยาวของคลื่นเสียงค่อนข้างสั้น เมื่อเทียบกับตัวเลขอื่น ๆ

6.2 แยกโดยดูจากลักษณะของรูปคลื่น ถ้ารูปคลื่นช่วงก่อนระเบิดมีลักษณะเป็นคาบ (periodic) จะเป็นเสียงกัก (voice) ซึ่งเป็นลักษณะที่ต่างจากตัวอื่นอย่างชัดเจน จึงสามารถแยกเลข 1 ออกจากชุดตัวเลขที่เหลือได้

6.3 โดยดูลักษณะกราฟของค่าพลังงาน ถ้าลักษณะเป็น non-noise คือ ช่วงต้นของกราฟไม่มีส่วนหยัก จะแยกเลข 9 ออกมาได้ เนื่องจาก เสียง 'เก้า' เป็นเสียง non-noise เมื่อเทียบกับตัวเลขอื่นที่เหลือ


6.4 ดูลักษณะของความถี่มูลฐาน (fundamental frequency,  $F_0$ ) และดูความแตกต่างของแอมพลิจูดของคลื่นเสียง จะแยกชุดตัวเลขที่เหลือออกมาได้ 3 กลุ่ม คือ

ก) Falling ลักษณะของแอมพลิจูดของคลื่นเสียงจะเป็นดังรูปที่ 3.4 และ  $F_0$  จะแปรจากมากไปน้อย (จะค่อย ๆ ลดลง) เสียงชนิดนี้เป็น 'เสียงโท' ซึ่งได้แก่ 5, 9




รูปที่ 3.4

ข) Rising ลักษณะของแอมพลิจูดของคลื่นเสียงจะเป็นดังรูปที่ 3.5 และ  $F_0$  จะมีค่ามาก เสียงชนิดนี้เป็น 'เสียงจัตวา' ซึ่งได้แก่ 0, 2, 3



รูปที่ 3.5

ค) Low ลักษณะของแอมพลิจูดของคลื่นเสียงจะเป็นดังรูปที่ 3.6 และ  $F_0$  จะมีค่าน้อย เสียงชนิดนี้เป็น 'เสียงเอก' ซึ่งได้แก่ 1, 4



รูปที่ 3.6

นั่นคือ โดยการดูลักษณะความแตกต่างเหล่านี้ สามารถแยกเลข 4 และ 5 ออกมาได้ และได้ชุดของตัวเลข 0, 2, 3

6.5 แยกตัวเลข 0, 2, 3 ออกจากกัน โดยดูจาก Formant Tracking ซึ่งจะดูจากค่าความถี่ formant ที่ 2 ( $F_2$ ) ของสระ อู(uu), อล(aa), ออ(oo) ซึ่งค่าจะต่างกันค่อนข้างชัดเจน โดยเทียบได้จากตารางที่ 3.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


	<u>High Vowel</u>		<u>Low Vowel</u>			
	u	uu	a	aa	๑	๑๑
<u>F2</u>	720	<u>660</u>	1380	<u>1380</u>	960	<u>960</u>
<u>F1</u>	360	300	720	780	660	660

ตารางที่ 3.1 แสดงค่าความถี่ formant ของสระในภาษาไทย

เมื่อดูความต่างของตัวเลขโดยเรียงตามลำดับข้างต้น ก็จะสามารถแยกตัวเลข 0 ถึง 9 ออกจากกันได้ ดังนี้

suun4                      naung1                      sii1                      hok1  
soong4                      haa2                      cct1  
saam4                      kaaw2                      pxxt1

# การประยุกต์ใช้งานกับการรู้จำตัวเลข 0-9



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


#### 4. การรู้จำโดยใช้หน่วยเสียงระดับพยัญชนะเป็นหน่วยเทียบ (Phoneme Based Recognition)

เนื่องจากพยัญชนะในภาษาไทยมีเป็นจำนวนมาก การวิเคราะห์พยัญชนะในภาษาไทยทุกตัวอักษร จะเป็นการยุ่งยากและเสียเวลา ในโครงการนี้จึงเลือกศึกษาเพียงบางส่วนของพยัญชนะในภาษาไทย คือ ศึกษาการวิเคราะห์และรู้จำพยัญชนะกัก

##### ลักษณะทางสรีรศาสตร์ของพยัญชนะกัก

พยัญชนะกัก (stops) เป็นพยัญชนะที่เกิดจากการที่ลมจากปอดถูกกักไว้ภายในช่องปาก (oral cavity) โดยฐานกรรณต่างๆขณะที่เปล่งเสียงพยัญชนะกัก เพดานอ่อน (velum) ขึ้นไปแตะกับผนังคอ ทำให้ลมไม่สามารถผ่านเข้าไปในช่องจมูก (nasal cavity) ได้ อวัยวะที่กักกั้นลมก็จะกักเก็บลมไว้ระยะหนึ่ง ทำให้ความดันของอากาศเหนือเส้นเสียง (supraglottal air pressure) ในช่องปากหลังจุดกักกั้น สูงกว่าความดันของอากาศภายในช่องปาก เมื่ออวัยวะที่ปิดกั้นลมแยกจากกันอย่างรวดเร็ว ลมที่ถูกกักไว้จะพุ่งออกทางช่องปาก ตัวอย่างเช่น เสียง [t], [th], [d] เป็นต้น ลักษณะเชิงสรีรศาสตร์ของพยัญชนะกักอาจอธิบายได้ด้วยแผนภาพดังนี้

แผนภาพที่ 4.1 แสดงขั้นตอน (phases) และกระบวนการในการเกิดเสียงพยัญชนะกัก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(Abercrombie, 1967) ได้แบ่งขั้นตอนในการเปล่งเสียงพยัญชนะกักออกเป็น 3 ช่วง (phase) คือ


ช่วงที่ 1 เป็นช่วงที่อวัยวะ คือ ฐานและกรรณเคลื่อนเข้ามาติดกัน ในงานวิจัยนี้จะเรียกว่า "ช่วงเริ่มปิดกักลม" (shutting phase)

ช่วงที่ 2 ฐานและกรรณจะกักลมไว้ ในงานวิจัยนี้จะเรียกว่า "ช่วงกักลม" (closure phase)

ช่วงที่ 3 ฐานและกรรณแยกจากกัน ในงานวิจัยนี้จะเรียกว่า "ช่วงระบายลม" (releasing phase)

เราจะเห็นกระบวนการทั้ง 3 ขั้นตอนนี้ได้ เมื่อเปล่งเสียงพยัญชนะกับสระดังแผนภาพที่ 4.2

แผนภาพที่ 4.2 แสดงกระบวนการและขั้นตอนในการเปล่งเสียงพยัญชนะกักเมื่อเกิดร่วมกับสระ (ดัดแปลงจาก Abercrombie, 1967)



การเปล่งเสียงมีขั้นตอนดังนี้ คือ เมื่อเริ่มเข้าสู่การเปล่งเสียง /b/ ฐานกรรณซึ่งในที่นี้คือ ริมฝีปากบนและริมฝีปากล่างจะเคลื่อนเข้าติดกันเพื่อปิดกักลม (i) และปิดสนิทอยู่ระยะหนึ่ง (ii) แล้วจึงแยกจากกัน (iii) เพื่อที่จะเปล่งเสียงสระประชิดคือ /a:/

## การวิเคราะห์พยัญชนะกักในภาษาไทย

### ขอบเขตการวิเคราะห์

- ใช้ผู้บอกภาษาเพียงคนเดียว
- เสียงพยัญชนะที่จะศึกษา ประกอบด้วย "พยัญชนะกัก" (stop consonant) ในภาษาไทย 10 หน่วยเสียงดังนี้ (วิบูลย์ ชานสกุล, 2531)

b	p	ph
d	t	th
	c	ch
	k	kh

- ศึกษาพยัญชนะเหล่านี้ เมื่อปรากฏประชิดกับสระ 3 หน่วยเสียง คือ /i:/, /a:/ และ /u:/ ซึ่งมีค่า Formant ที่ 2 (F2) ต่างกันชัดเจน ดังนี้

/i:/	มีค่า F2 สูงที่สุด
/a:/	มีค่า F2 รองลงมา
/u:/	มีค่า F2 ต่ำที่สุด

การที่ F2 ต่างกัน จะนำไปใช้ช่วยในการศึกษาการบิดเบนของสระ เมื่อเกิดประชิดกับพยัญชนะกักต่าง ๆ ได้ดีขึ้น

- ศึกษาพยัญชนะทั้ง 10 หน่วยเสียงนี้ เมื่อปรากฏหน้าสระในตำแหน่งต้นพยางค์ และต้นคำทดสอบ


### ขั้นตอนในการวิเคราะห์และรู้จำ

1. ในขั้นแรก จะต้องศึกษาพยัญชนะกักที่ปรากฏประชิดกับสระ /a:/ และพยัญชนะกักนั้น ๆ ปรากฏหน้าสระ ในตำแหน่งต้นพยางค์ ต้นคำทดสอบ จะได้คำทดสอบ 10 คำดังนี้

ba(บา)	pa(ปา)	pha(พา)
da(ดา)	ta(ตา)	tha(ทา)
	ca(ชา)	cha(ชา)
	ka(กา)	kha(คา)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. จากนั้น จำแนกพยัญชนะกักออกเป็น 3 กลุ่ม ตามลักษณะเส้นเสียง (แบ่งตามแนว column) ได้แก่




โดยดูจากฐานเวลา (time domain) ของเสียงพยัญชนะกัก ซึ่งพยัญชนะกักแบบต่างๆ จะมีลักษณะของฐานเวลาแตกต่างกันไป ดังนี้


- พยัญชนะกักก้อง จะมีคลื่นเป็นคาบ (periodic) เล็กน้อย ก่อนถึงช่วงการระเบิดของเสียงกัก พยัญชนะที่มีรูปคลื่นเป็นลักษณะนี้คือ "บา" และ "ดา" ดังรูปที่ 4.3



- พยัญชนะกักไม่ก้องไม่พ่นลม ลักษณะรูปคลื่นในฐานเวลา จะมีสัญญาณรบกวน (noise) เล็กน้อยหรือไม่มีเลยก่อนช่วงการระเบิด พยัญชนะที่มีรูปคลื่นลักษณะนี้ คือ "ปา" "ตา" "จา" และ "กา" ดังรูปที่ 4.4




- พยัญชนะกักไม่ก้องพ่นลม รูปคลื่นในฐานเวลา จะมีสัญญาณรบกวนมาก ก่อนช่วงการระเบิด พยัญชนะที่มีรูปคลื่นลักษณะนี้ คือ "พา" "ท่า" "ชา" และ "คา" ดังรูปที่ 4.5




3. สำหรับพัยชนะกักไม่ก้องไม่พ่นลม และ พัยชนะกักไม่ก้องพ่นลม อาจใช้การดูค่าพลังงานของเสียงในฐานเวลา เข้าช่วยจำแนกด้วย

- พัยชนะกักไม่ก้องไม่พ่นลม ลักษณะของค่าพลังงานจะเป็นดังรูปที่ 4.6



- พัยชนะกักไม่ก้องพ่นลม ลักษณะของค่าพลังงานจะเป็นดังรูปที่ 4.7



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในการดูค่าพลังงาน เราจะแบ่งสัญญาณเสียงออกเป็นเฟรม เฟรมละเท่า ๆ กันแล้วคำนวณค่าพลังงานจากสมการ

$$E(n) = \sum_{m=0}^{N-1} \left| \frac{w(m)x(n-m)}{N} \right|^2$$

โดยที่  $w(m)$  คือ window function มีค่า =  $1/N$

คำนวณค่าพลังงานในทุก ๆ เฟรม แล้วนำค่าที่ได้ไปพลอตกราฟ เพื่อดูลักษณะของค่าพลังงาน ดังรูปข้างต้น


4. ในการรู้จำ จะใช้หลักการ การรู้จำโดยดูลักษณะบ่งความต่าง (Distinctive Features) โดยดูลักษณะเฉพาะบางส่วนของที่ต่างกัน แล้วใช้ความต่างนั้นในการแบ่งแยก คือ จะได้ว่า ในการจำแนกพยัญชนะโดยดูจากฐานเวลา เราสามารถแยกพยัญชนะกักก้อง ออกจากพยัญชนะกักทั้งหมดได้ โดยดูจากลักษณะรูปคลื่น (waveform) ช่วงก่อนระเบิด ถ้ามีคลื่นลักษณะเป็นคาบ (periodic) ก็จะเป็นพยัญชนะกักก้อง ถ้าคลื่นมีลักษณะไม่เป็นคาบ (complex) ก็จะเป็นพยัญชนะกักไม่ก้อง ส่วนในการจำแนกพยัญชนะพ่นลม และไม่พ่นลม จะดูจากลักษณะกราฟของค่าพลังงาน ร่วมกับการดูความยาวของสัญญาณรบกวนในฐานเวลา ถ้ากราฟพลังงานช่วงข้างหน้ามีส่วนหยัก และ ความยาวของสัญญาณรบกวนยาวกว่า ก็จะได้พยัญชนะพ่นลม นั่นคือ สามารถแยกพยัญชนะพ่นลม ออกจากชุดพยัญชนะกักไม่ก้องได้ ส่วนที่เหลือก็จะเป็นพยัญชนะไม่พ่นลม โดยมีรายละเอียดดังแผนภาพที่ 4.8



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


6. นอกจากจะวิเคราะห์ด้วยวิธีข้างต้นแล้ว เรายังสามารถวิเคราะห์พยัญชนะกัก โดยดูจากแผนภาพ Spectrogram (ดูลักษณะของแผนภาพคลื่นเสียงเชิงความถี่) โดยวิธีนี้ จะได้รับความแตกต่างของช่องปาก และ ลักษณะการสั่นของเส้นเสียง นำมาช่วยจำแนกชนิดของพยัญชนะกักได้

วิธีนี้เป็นการแปลงจากลักษณะทางกลศาสตร์ ซึ่งดูได้จากแผนภาพ Spectrogram ไปเป็น ลักษณะทางสรีรศาสตร์ และนำไปช่วยในการจำแนกพยัญชนะกัก ตามลักษณะเส้นเสียงได้ดังนี้



ลักษณะทางสรีรศาสตร์ และ ลักษณะทางกลศาสตร์ ที่ใช้ช่วยในการวิเคราะห์

	ลักษณะทางสรีรศาสตร์		ลักษณะทางกลศาสตร์
—	เส้นเสียงไม่มีการสั่น		ช่วงเชื่อมต่อ
~~~~~	เส้นเสียงมีการสั่น		ความเงียบเชิงกล
i	ช่วงเริ่มปิดกักลม		noise ที่ไม่มีการสั่นของเส้นเสียง
ii	ช่วงกักลม		noise ที่มีการสั่นของเส้นเสียง
iii	ช่วงระบายลม		ช่วงความถี่กำทอนคงที่ของสระ



รูปที่ 4.9 แผนภาพSpectrogram แสดงลักษณะทางกลศาสตร์ และ ลักษณะทางสรีรศาสตร์ ของพยัญชนะกัก

- จะเห็นได้ว่า
- ถ้าเป็นพยัญชนะกักก้อง ดูจาก Spectrogram จะมีแถบเสียงสั้นๆ ในแนวตั้ง (voice bar) ในช่วงกักลม ซึ่งแสดงว่า ในช่วงกักลม พยัญชนะกักก้องจะมีการสั่นของเส้นเสียง ส่วนพยัญชนะไม่ก้องจะไม่มี การสั่นของเส้นเสียง (ดูจาก Spectrogram จะเป็น ช่วงเงียบ เชิงกล)
  - ดูจาก Spectrogram พยัญชนะไม่ก้องพ่นลม จะมีเสียง noise ก่อนถึงช่วงเชื่อมต่อหลังพยัญชนะ (Post-C-Trans) แสดงว่ามี อากาศพ่นออกมาก่อนที่จะช่องเส้นเสียงจะเปิด นั่นคือในช่วงระยะเวลา พยัญชนะพ่นลม ช่องเส้นเสียงจะปิดอยู่ระยะหนึ่งก่อน แล้วจึงสั่น แต่ พยัญชนะไม่พ่นลม เส้นเสียงจะเริ่มสั่นทันที

จากหลักการวิเคราะห์ข้างต้น เป็นหลักการเกี่ยวกับเรื่อง "Voice Onset Time" จะศึกษาเกี่ยวกับ "ช่วงเวลาในการสั่นของเส้นเสียง ที่สัมพันธ์กับการระบายลม ณ จุดกัก" จะได้ว่า พยัญชนะที่มีช่วงเวลาในการสั่นของเส้นเสียงมากที่สุดได้แก่ พยัญชนะกักก้อง รองลงมาคือ พยัญชนะกักไม่ก้องไม่พ่นลม และพยัญชนะที่มีช่วงเวลาในการสั่นของเส้นเสียงน้อยที่สุดคือ พยัญชนะกักไม่ก้องพ่นลม (เนื่องจากมี noise ในช่วงระยะเวลา) ซึ่งเราสามารถ นำหลักการนี้มาช่วยในการจำแนกชนิดของพยัญชนะกักได้

## 5 - ฮาร์ดแวร์


### คุณสมบัติของฮาร์ดแวร์

- ความถี่ที่ใช้ในการส่งตัวอย่าง 10 KHz
- หน่วยความจำภายในฮาร์ดแวร์ 20 Kbyte
- เก็บข้อมูลเสียงได้ประมาณ 1 คำ หรือ 2 วินาที
- ตัวแปลงสัญญาณอนาลอกเป็นดิจิทัลขนาด 8 bit
- ตัวแปลงสัญญาณดิจิทัลเป็นอนาลอกขนาด 8 bit
- ตัวกรองผ่านความถี่ต่ำ สำหรับสัญญาณเข้า คัทออฟ 5 KHz
- แอมพลิไฟร์สำหรับขยายสัญญาณอินพุทและเอาต์พุท

## แนวทางการออกแบบฮาร์ดแวร์

ฮาร์ดแวร์ที่ออกแบบจะนำมาใช้ในการเป็นส่วนเชื่อมโยง (interface) เครื่องคอมพิวเตอร์กับเสียงพูด เพื่อให้สามารถนำข้อมูลของเสียงพูดเข้าไปใช้ในการคำนวณ และการวิเคราะห์โดยคอมพิวเตอร์ได้ การบันทึกข้อมูลเสียงพูดเข้าสู่คอมพิวเตอร์ จะต้องแปลงเป็นสัญญาณเสียงพูดไปเป็นสัญญาณดิจิทัล แล้วเก็บข้อมูลที่ได้ลงหน่วยความจำของฮาร์ดแวร์ เมื่อหน่วยความจำบันทึกข้อมูลเต็มแล้ว จะถ่ายข้อมูลทั้งหมดเข้าสู่คอมพิวเตอร์เพื่อนำไปใช้ในการคำนวณ

หลักการออกแบบฮาร์ดแวร์ ฮาร์ดแวร์จะต้องสามารถแปลงข้อมูลเสียงพูด โดยแปลงจากสัญญาณอนาล็อก (analog signal) ไปเป็นสัญญาณดิจิทัล (digital signal) ใช้แซมปลิงเรทค่า 10 KHz ซึ่งค่าที่ใช้มาจากทฤษฎีการสุ่มตัวอย่าง คือถ้าสัญญาณอนาล็อกที่ต้องการสุ่มตัวอย่างมี แถบความถี่ปฏิบัติงาน (bandwidth) เท่ากับ  $f_0$  แล้ว จะต้องใช้ความถี่ในการสุ่มตัวอย่าง ( $f$ ) มากกว่าหรือเท่ากับ 2 เท่าของความถี่  $f_0$  เพื่อที่จะได้สัญญาณดิจิทัลโดยไม่สูญเสียเนื้อหาสำคัญ หรือ ข้อมูลสำคัญ รวมทั้งป้องกันการเกิดผลการเอเลียสซิ่ง (aliasing effect) ซึ่งเป็นการซ้อนทับของสัญญาณดิจิทัลที่ได้ ดังรูป 5.1



(a) Frequency spectrum of the continuous signal; (b) frequency spectra of the sampled signal; (c) aliasing of frequency spectra

เนื่องจากความถี่เสียงพูดของคนทั่วไปมีค่าสูงสุดประมาณ 4-5 KHz ดังนั้นค่าความถี่ที่ใช้ในการสุ่มตัวอย่างควรมีค่าประมาณตั้งแต่ 8-10 KHz ขึ้นไป ซึ่งถ้าค่าความถี่ที่ใช้ในการสุ่มตัวอย่างมีค่าสูง ๆ ก็จะได้รูปสัญญาณที่มีคุณภาพดีขึ้นตาม แต่ก็จะมีข้อเสียคือจะต้องใช้เนื้อที่หน่วยความจำมากขึ้นตามไปด้วย รวมทั้งการคำนวณก็จะเสียเวลามากขึ้นเช่นกัน เพราะจำนวนข้อมูลที่ได้จากการสุ่มตัวอย่างมีจำนวนมากขึ้น ในขณะที่สัญญาณยังมีขนาด (ในฐานเวลา) เท่าเดิม ดังนั้นเราจึงต้องพิจารณาเลือกความถี่ในการสุ่มตัวอย่างที่สามารถ

สุ่มตัวอย่างสัญญาณให้ได้รายละเอียดเพียงพอต่อการคำนวณ แต่ไม่มากจนเกินไป เช่น การสุ่มตัวอย่างข้อมูลจำนวน 10 ครั้งต่อหนึ่งคาบ อาจจะได้ข้อมูลที่ไต่รายละเอียดเพียงพอต่อการคำนวณไม่จำเป็นต้องสุ่มตัวอย่างข้อมูลถึงจำนวน 100 ครั้งต่อคาบ เป็นต้น

การเลือกขนาดหน่วยความจำ จะต้องคำนึงว่าจะสามารถมีขนาดพอเพียงที่จะเก็บจำนวนข้อมูลที่ต้องการไว้ เช่นในการบันทึกข้อมูลเสียงพูด 1 คำ โดยที่ปกติการพูด 1 คำพูดนี้จะใช้เวลาไม่เกิน 1 วินาที การออกแบบขนาดหน่วยความจำจึงต้องพิจารณาให้สามารถบันทึกข้อมูลเสียงพูดได้ทั้งหมดคือ มากกว่า 1 วินาทีขึ้นไป แต่ก็ต้องพิจารณาเนื้อที่ที่ใช้ในการเก็บข้อมูลด้วย ถ้าใช้หน่วยความจำมากจนเกินไปก็จะเปลืองเนื้อที่ในการเก็บข้อมูล

โครงการนี้วิเคราะห์ข้อมูลเป็นคำ ๆ ดังนั้นฮาร์ดแวร์นี้จึงเลือกใช้หน่วยความจำขนาด 20 Kbyte และใช้ความถี่ในการสุ่มตัวอย่างที่ 10 KHz จะทำให้สามารถบันทึกข้อมูลเสียงพูดได้นาน 2 วินาที ซึ่งเพียงพอต่อการเก็บข้อมูลเนื่องจากเสียงคนพูดปกติจะใช้เวลา 1 วินาทีสำหรับคำหนึ่งคำ

เนื่องจากอุปกรณ์ฮาร์ดแวร์ที่ออกแบบไว้สำหรับใช้งานต่อเชื่อมกับเครื่องคอมพิวเตอร์ โดยทำเป็นการ์ดที่ใช้ติดต่อผ่านพอร์ตต่อขยาย (expansion slot) ของคอมพิวเตอร์ ดังนั้นการออกแบบวงจรและอุปกรณ์จะต้องคำนึงถึงด้านต่าง ๆ คือ


1. จะต้องป้องกันไม่ให้ฮาร์ดแวร์นี้ไปรบกวนการทำงานของระบบคอมพิวเตอร์รวมทั้งการป้องกันไม่เครื่องคอมพิวเตอร์มารบกวนระบบของฮาร์ดแวร์ ซึ่งส่วนนี้จะให้การดีโอดีแอดเดรสของฮาร์ดแวร์ทางพอร์ตอินพุทเอาต์พุท (I/O port) เพื่อเอนเอเบิล(enable) หรือดิส์เอเบิล (disable) การติดต่อใช้งานกับฮาร์ดแวร์ เมื่อคอมพิวเตอร์ต้องการเรียกใช้งานก็จะอ้างถึงค่าแอดเดรสของฮาร์ดแวร์นี้จึงจะใช้งานได้เท่านั้น

2. จะต้องออกแบบวงจรอย่างรัดกุม และ รอบคอบ เพราะความผิดพลาดของฮาร์ดแวร์จะทำให้มีผลกระทบถึงเครื่องคอมพิวเตอร์ถึงขั้นเสียหายได้ เช่นการลัดวงจรของฮาร์ดแวร์ การส่งสัญญาณที่ไม่ถูกต้องเข้าสู่เครื่องคอมพิวเตอร์ เป็นต้น จึงควรป้องกันไว้โดยการใส่บัฟเฟอร์ให้กับเส้นสัญญาณต่าง ๆ ที่เชื่อมต่อระหว่างคอมพิวเตอร์กับฮาร์ดแวร์ เมื่อเกิดการผิดพลาดขึ้นก็จะมีส่วนของบัฟเฟอร์กันเอาไว้ก่อน

3. เนื่องจากวงจรมีทั้งส่วนที่เป็นวงจรทางอนาล็อก และส่วนที่เป็นวงจรทางดิจิทัล การออกแบบลายวงจรให้แยกกราวด์ของสัญญาณอนาล็อก กับ กราวด์ของสัญญาณดิจิทัลออกจากกันเพื่อป้องกันปัญหาของสัญญาณรบกวน (noise) ซึ่งวิธีนี้จะช่วยลดสัญญาณรบกวนลงได้อย่างมาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### โครงสร้างของฮาร์ดแวร์



รูปที่ 5.2 บล็อกไดอะแกรมแสดงโครงสร้างของฮาร์ดแวร์

โครงสร้างของฮาร์ดแวร์ทั้งหมดสามารถแสดงได้ดังภาพที่ 2

เมื่อเริ่มพบ สัญญาณจากไมโครโฟนก็จะผ่านตัวกรองผ่านความถี่ต่ำ (low pass filter) จากนั้นนำไปขยายสัญญาณให้ใหญ่ขึ้นที่ภาคปริแอมพลิไฟร์ เพื่อให้สัญญาณมีขนาดพอเหมาะที่จะนำเข้าสู่ตัวแปลงสัญญาณอนาลอกเป็นดิจิตอล

สัญญาณนาฬิกาภายในฮาร์ดแวร์ จะทำหน้าที่ผลิตสัญญาณความถี่ที่ใช้ในการสุ่มตัวอย่าง เพื่อป้อนให้กับตัวแปลงสัญญาณอนาลอกเป็นดิจิตอลและตัวนับแอดเดรส

ตัวนับ (conuter) แอดเดรสจะทำหน้าที่อ้างอิงแอดเดรสของหน่วยความจำ ตามจังหวะสัญญาณความถี่นาฬิกาจากสัญญาณนาฬิกาภายในฮาร์ดแวร์ หรือ สัญญาณนาฬิกาจากคอมพิวเตอร์อย่างใดอย่างหนึ่ง ถ้าอยู่ในช่วงแปลงข้อมูลจากอนาลอกเป็นดิจิตอลแล้ว เขียนลงหน่วยความจำก็จะใช้สัญญาณนาฬิกาภายในฮาร์ดแวร์ แต่ถ้าเป็นการอ่านข้อมูลจากหน่วยความจำเข้าสู่คอมพิวเตอร์ก็จะขึ้นกับสัญญาณนาฬิกาจากคอมพิวเตอร์ ทั้งนี้เพื่อให้จังหวะการทำงานของการเขียนข้อมูลลงหน่วยความจำตรงกับอัตราการสุ่มข้อมูล และ จังหวะการอ่านข้อมูลจากหน่วยความจำตรงกับ การเรียกข้อมูล (inport) เข้าสู่คอมพิวเตอร์

ข้อมูลที่อ่านเข้าสู่คอมพิวเตอร์จะส่งผ่าน 8255 ซึ่ง 8255 ทำหน้าที่เป็นพอร์ตขนาน อินพุตที่เอาต์พุตสำหรับระบบสามารถโปรแกรมได้ 3 พอร์ต สัญญาณทั้งหมดจากคอมพิวเตอร์ จะส่งผ่าน 8255 ตัวนี้

สำหรับคอมพิวเตอร์ จะเป็นตัวควบคุมการทำงานของฮาร์ดแวร์เกือบทั้งหมด ได้แก่ ควบคุมตัวแปลงสัญญาณอนาลอกเป็นดิจิตอล ควบคุมการอ่านและเขียนหน่วยความจำ ควบคุมการส่งข้อมูลอินพุตเอาต์พุตผ่าน 8255 และควบคุมการส่งข้อมูลเอาต์พุตออกตัวแปลงสัญญาณดิจิตอลเป็นอนาลอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับส่วนเอาต์พุทของระบบ ข้อมูลจะส่งมาที่ตัวแปลงสัญญาณดิจิทัลเป็นอนาลอก และนำไปขยายผ่านแอมพลิไฟร์ เพื่อนำไปออกลำโพงอีกที

### การออกแบบฮาร์ดแวร์ส่วนต่าง ๆ

1. การเชื่อมต่อกับคอมพิวเตอร์ เนื่องจากฮาร์ดแวร์เป็นอุปกรณ์ประเภทอินพุทเอาต์พุท จะต้องเชื่อมต่อกับคอมพิวเตอร์ผ่านทาง อินพุทเอาต์พุทพอร์ต (I/O port) ซึ่งการใช้งานจะต้องกำหนดแอดเดรสขึ้นมาเพื่อที่จะสามารถอ้างถึงได้โดยโปรแกรม แต่สำหรับแอดเดรสค่าต่าง ๆ จะมีกำหนดไว้ให้อุปกรณ์อื่นใช้งานอยู่แล้วดังตารางที่ 5.1

สำหรับการเลือกใช้แอดเดรสสำหรับฮาร์ดแวร์นี้ จะเลือกใช้แอดเดรสที่อยู่ในช่วง 300-31F ซึ่งเป็นแอดเดรสที่เอาไว้สำหรับการ์ดต้นแบบ(prototype card) จึงสามารถใช้ค่าแอดเดรสในช่วงนี้ได้ แต่ต้องระวังมิให้มีการอ้างแอดเดรสซ้ำซ้อน ในกรณีที่มีการ์ดต้นแบบมากกว่าหนึ่งการ์ดขึ้นไป

แอดเดรสที่ใช้งานมีค่าคือ 31C 31D 31E และ 31F จำนวน 4 แอดเดรสเพื่อใช้งาน โดยเรียกผ่าน 8255 อีกที

แอดเดรส 31C ใช้เป็นพอร์ตอินพุท สำหรับรับข้อมูลเสียงที่แซมปลิงเข้ามา ซึ่งตรงกับพอร์ต A ของ 8255

แอดเดรส 31D ใช้เป็นพอร์ตเอาต์พุท สำหรับส่งข้อมูลเสียงไปแสดงผลทางลำโพง ซึ่งตรงกับพอร์ต B ของ 8255

แอดเดรส 31E ใช้เป็นพอร์ตควบคุม คอมพิวเตอร์จะส่งและรับสัญญาณควบคุมต่างๆ ทางพอร์ตนี้ ได้แก่ สัญญาณอ่าน/เขียนข้อมูล, สัญญาณนาฬิกาจากคอมพิวเตอร์, สัญญาณเคลียร์เคาเตอร์, สัญญาณสิ้นสุดการอ่าน/เขียนหน่วยความจำ ซึ่งตรงกับพอร์ต C ของ 8255 โดยพอร์ต C บน เป็นเอาต์พุทพอร์ตที่ส่งสัญญาณควบคุมออกจากคอมพิวเตอร์ และ พอร์ต C ล่าง เป็นอินพุทพอร์ตที่รับสัญญาณสิ้นสุดการอ่าน/เขียนหน่วยความจำเข้าคอมพิวเตอร์


แอดเดรส 31F ใช้ส่งสัญญาณเพื่อที่จะโปรแกรมการใช้งาน 8255

Hex Range	Usage
000-00F	DMA Chip 8237A-5
020-021	Interrupt 8259A
040-043	Timer 8253-5
060-063	PPI 8255A-5
080-083	DMA Page Registers
0AX	NMI Mask Registers
OCX	Reserved
OEX	Reserved
200-20F	Game Control
210-217	Expansion Unit
220-24F	Reserved
278-27F	Reserved
2F0-2F7	Reserved
2F8-2FF	Asynchronous Communications (Sec)
300-31F	Prototype Card
320-32F	Fixed Disk
378-37F	Printer
380-38C	SDLC Communications
380-389	Binary Synchronous Communications (Sec)
3A0-3A9	Binary Synchronous Communications (Sec)
3B0-3BF	IBM Monochrome Display/Printer
3C0-3CF	Reserved
3D0-3DF	Color/Graphics
3E0-3E7	Reserved
3F0-3F7	Diskette
3F8-3FF	Asynchronous Communications (Pri)

ตารางที่ 5.1 การใช้งานแอดเดรสสำหรับพอร์ตอินพุตเอาต์พุตต่าง ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2. สัญญาณต่าง ๆ บนสล็อตคอมพิวเตอร์



รูปที่ 5.3 แสดงขาสัญญาณต่าง ๆ บนสล็อตคอมพิวเตอร์


เส้นสัญญาณต่าง ๆ ประกอบด้วย เส้นสัญญาณของบัสแอดเดรส (address bus), บัสข้อมูล (data bus), บัสควบคุมสำหรับการเขียน/อ่านข้อมูลจากหน่วยความจำ หรือ พอร์ตอินพุทเอาต์พุท, เส้นสัญญาณสำหรับการขออินเทอร์รัพท์ของวงจรมินิเตอร์เฟส, เส้นสัญญาณสำหรับการขอ DMA, สัญญาณฐานเวลา (timing signal) ต่างๆ ที่ใช้ในระบบ, เส้นสัญญาณแสดงการรีเฟรชหน่วยความจำ และสัญญาณสำหรับการตรวจสอบความผิดพลาด (I/O CHCK)

นอกจากเส้นสัญญาณเหล่านี้ สล็อตบนเมนบอร์ดยังต่อกับแหล่งจ่ายไฟที่ใช้ในระบบอีก คือ +5Vdc, -5Vdc, +12Vdc และ -12Vdc

3. ตัวกรองผ่านความถี่ต่ำ (low pass filter) จะเป็นตัวกรองสัญญาณเสียงอินพุทโดยพิจารณาจากค่าความถี่ตัดทอ (cut off frequency) สัญญาณที่มีความถี่ต่ำกว่าค่าความถี่ตัดทอนนี้จะสามารถผ่านได้โดยไม่ถูกลดทอน (attenuate) แต่สำหรับสัญญาณที่มีความถี่สูงกว่าค่าความถี่ตัดทอนจะถูกลดทอนลงทำให้ไม่สามารถผ่านไปได้ สำหรับค่าความถี่ตัดทอนจะขึ้นอยู่กับแถบความถี่ปฏิบัติงาน (bandwidth) ของสัญญาณที่ใช้งานว่าเท่ากับเท่าไร ก็จะกำหนดค่าความถี่ตัดทอนให้กรองสัญญาณที่อยู่นอกเหนือจากช่วงนั้นออกไป

ตัวกรองความถี่นี้มีประโยชน์ทั้งในด้านการป้องกันไม่ให้สัญญาณอื่น ๆ ที่ไม่ต้องการเข้ามารบกวนโดยการลดทอนสัญญาณเหล่านั้นไป รวมทั้งสัญญาณรบกวน (noise) ก็จะถูกกรองไปด้วย และในวงจรที่มีการแปลงสัญญาณจากอนาลอกไปเป็นดิจิตอล (analog to digital converter) การใช้ตัวกรองผ่านความถี่ต่ำจะสามารถช่วยป้องกันการเกิดผลการเอเลสซิ่ง (aliasing effects) อันเกิดจากความถี่ของสัญญาณที่ไม่ต้องการมีความถี่สูงกว่าความถี่ของสัญญาณที่ต้องการทำให้ข้อมูลที่ได้จากการสุ่มตัวอย่างข้อมูลมีค่าผิดเพี้ยนไปจากความเป็นจริง

ในที่นี้ใช้วงจรกรองผ่านความถี่ต่ำอันดับที่ 2 (second order) แบบบัตเตอร์เวิร์ท (Butterworth, maximally flat) ซึ่งจะ approximate ideal filter ดีกว่าแบบอื่นในช่วงแถบความถี่ผ่าน (pass band) จากวงจรจะเป็น low gain amplifier filter ซึ่งรูปแบบจะเป็นออปแอมป์ที่มีความต้านทานย้อนกลับภายนอก และความต้านทานที่อินพุทต่อกับขา noninverting input ของออปแอมป์ วงจรที่ใช้มีเกนขยายเป็น 1 ( $x=1$ ) คือไม่ขยายสัญญาณอีก จะกรองสัญญาณเท่านั้น จึงต้องแทนความต้านทาน  $R_u$  ด้วยวงจรเปิด (open circuit) และแทนความต้านทาน  $R_s$  ด้วยวงจรปิด (short circuit) ตามรูป 5.4



รูป 5.4 วงจรตัวกรองผ่านความถี่ต่ำอันดับสอง

ในการกำหนดค่าของอุปกรณ์สำหรับวงจรตัวกรองผ่านความถี่ต่ำผ่านชนิดนี้ หาได้โดยเทียบค่าจากตารางที่ 5.2

Filter Class	R1	R2	C1	C2	K
Maximally flat (Butterworth)	1.00000	1.00000	0.87403	1.14412	2.00000
3.01 dB at $w_H$	1.00000	1.00000	1.41421	0.70711	1.00000
Equal ripple (Chebishev)	1.00000	1.00000	0.77088	0.85555	2.00000
0.5 dB ripple	0.81220	0.81220	1.00000	1.00000	1.84213
Equal ripple (Chebushev)	1.00000	1.00000	0.93809	0.96688	2.00000
1 dB ripple	0.95237	0.95237	1.00000	1.00000	1.95446

ตารางที่ 5.2 Component and gain for the low-pass filter of figure 5.2 for  $w_H=1$  (R in ohms, C in farads)

จากตาราง ความถี่คัตออฟเป็น 1 แต่ความถี่คัตออฟที่ต้องการคือ 5 KHz

$$w_H = 2\pi * 5X$$

นำค่า  $w_H$  ที่ได้ไปหารค่าของตัวเก็บประจุ จะได้

$$C_1 = 1.41421 / 2\pi 5X$$

$$C_2 = 0.70711 / 2\pi 5X$$

เพื่อให้ได้ค่าที่นำไปใช้งานได้จริง ไร้วัดค่า R ด้วย  $10^5$  และหารค่า C ด้วย  $10^5$  จะได้ค่าของอุปกรณ์

$$R_1 = R_2 = 100 \text{ kohms}$$


$$C_1 = 450.15 \text{ pF} \quad \text{ประมาณ} \quad 500 \text{ pF}$$

$$C_2 = 225.08 \text{ pF} \quad \text{ประมาณ} \quad 200 \text{ pF}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าความถี่คัทออฟของวงจรตัวกรองผ่านความถี่ต่ำอาจเปลี่ยนไปเล็กน้อย เนื่องจากอุปกรณ์ที่ใช้เป็นค่าโดยประมาณ จากวงจรอินพุตเสียงพูดจากไมโครโฟนผ่านวงจรปริแอมป์ เพื่อขยายสัญญาณให้สูงขึ้นก่อน แล้วจึงค่อยผ่านวงจรตัวกรองผ่านความถี่ต่ำเพื่อกรองสัญญาณ เนื่องจากวงจรตัวกรองผ่านความถี่ต่ำมีอิมพีแดนซ์เป็นส่วนประกอบ ทำให้ขาอินพุตของวงจรตัวกรองผ่านความถี่ต่ำมีอิมพีแดนซ์สูงมาก จึงต้องวางส่วนตัวกรองหลังปริแอมป์เพื่อลดอิมพีแดนซ์ จะช่วยป้องกันปัญหาจากสัญญาณรบกวนเมื่ออิมพัลส์มีแอมพลิจูดต่ำ ๆ ได้

4. 8255 ทำหน้าที่เป็นพอร์ตขนาน จำนวน 3 พอร์ต ดังรูปที่ 5.5 เป็นแผนผังภายในของไอซีและการจัดขาของไอซี 8255 การทำงานของไอซีจะควบคุมจากคอมพิวเตอร์ มาควบคุมโดยส่งคำสั่งมาโปรแกรมการทำงานหรือกำหนดรูปแบบของพอร์ต การเรียกพอร์ตของ 8255 จะเรียกพอร์ตต่าง ๆ ว่า พอร์ต A พอร์ต B และพอร์ต C โดยพอร์ต C จะแยกเป็นสองส่วนคือพอร์ต C ล่าง และพอร์ต C บน



รูป 5.5 แผนผังและการจัดขาของ 8255

สัญญาณต่าง ๆ ของ 8255

D0-D7 เป็นขาข้อมูล (data bus) แบบ 2 ทิศทาง

A0-A1 ใช้งานร่วมกับสัญญาณ RD และ WR เพื่อเลือกและควบคุม 1 ใน 3 พอร์ต หรือ คอนโทรลเวิร์ดรีจิสเตอร์ (control word register)

PA, PB, PC พอร์ตทั้ง 3 ของ 8255

CS (chip select) สัญญาณเลือกชิปเพื่อใช้งาน


RD (read) เป็นสัญญาณการอ่านข้อมูลภายใน 8255

WR (write) เป็นสัญญาณในการเขียนข้อมูลลงใน 8255

RESET เป็นสัญญาณรีเซ็ตแก่ 8255 เพื่อเคลียร์รีจิสเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เราควบคุมการทำงานภายในของ 8255 โดยส่งสัญญาณไปโปรแกรมพอร์ตควบคุม (control port) ซึ่งจะต้องมีการโปรแกรมในตอนแรกก่อนการใช้งาน การโปรแกรม 8255 แบ่งออกเป็น 3 โหมด คือ โหมด 0 โหมด 1 และ โหมด 2 สำหรับการใช้งาน ฮาร์ดแวร์จะใช้โหมด 0 ลักษณะความหมายของแต่ละบิตข้อมูลที่ใช้ในการโปรแกรมพอร์ตควบคุมจะแสดงได้ดังรูปที่ 5.6



ความหมายของบิตต่างๆมีดังนี้

บิต D7 เป็นบิตที่แสดงรหัสควบคุม ถ้าบิตนี้เป็น "1" หมายถึง รหัสควบคุมนี้จะมีผลต่อการเปลี่ยนแปลงการเซ็ตโหมดต่างๆของ 8255

บิต D6 และ D5 เป็นการเลือกโหมดของพอร์ต A ซึ่งมี 3 โหมด คือ โหมด 0, 1 และ 2

บิต D4 ถ้ามีค่าเป็น "0" หมายถึง พอร์ต A เป็นพอร์ตเอาต์พุต ถ้ามีค่าเป็น "1" หมายถึงกำหนดพอร์ต A เป็นพอร์ตอินพุต

บิต D3 เป็นบิตที่บอกถึงการเซ็ตพอร์ต C บน ถ้าเป็น "0" จะทำให้เป็นเอาต์พุต

รูปที่ 5.6 ความหมายของรหัสควบคุม

บิต D2 เป็นบิตที่เป็นการเซ็ตโหมดของพอร์ต B ถ้าเป็น "0" หมายถึงพอร์ต B เป็นโหมด 0 แต่ถ้าเป็น "1" หมายถึง การเลือกโหมด 1

บิต D1 เป็นการกำหนดการเลือกอินพุตเอาต์พุตของพอร์ต B ถ้าเป็น "0" หมายถึงเอาต์พุต ถ้าเป็น "1" หมายถึง อินพุต

## 6 - สรุป

สำหรับเทอมแรก การวิเคราะห์และรู้จำ ได้ใช้กระบวนการทางคณิตศาสตร์ เพียงอย่างเดียว โดยขณะนั้นยังไม่มีความรู้เกี่ยวกับลักษณะรูปร่างของคลื่นเสียงของข้อมูลที่น่ามาวิเคราะห์มากนัก ทำให้ผลที่ได้ไม่ถูกต้อง เนื่องจากมีข้อผิดพลาดในการหาขอบเขตของคำ (word boundary) ทำให้การคำนวณข้อมูลเปรียบเทียบกับข้อมูลต้นแบบ (matching pattern) มีความผิดพลาดไปด้วย การทำงานในเทอมนี้ เป็นการพัฒนาอัลกอริทึมเพื่อให้สามารถรู้จำได้ถูกต้องขึ้น โดยใช้หลักการทางภาษาศาสตร์มาช่วยในการวิเคราะห์ คือหลักการรู้จำโดยใช้ลักษณะบ่งความต่าง (distinctive feature) ทำให้การคำนวณมีความถูกต้องมากยิ่งขึ้น

### ปัญหาและแนวทางแก้ไข

1. การตัดคำ ในช่วงแรกยังไม่ได้แสดงข้อมูลคลื่นเสียงบนจอมอนิเตอร์ อีกทั้งส่วนฮาร์ดแวร์ก็ยังมีปัญหาจากสัญญาณรบกวน (noise) จากอุปกรณ์ต่าง ๆ ในการคำนวณหาจุดต้นและจุดปลาย เมื่อเกิดการผิดพลาดก็ไม่สามารถรู้ได้ การผิดพลาดเกิดจากสัญญาณรบกวนมีขนาดแอมพลิจูดสูงเป็นช่วง ๆ ทำให้การคำนวณค่าพลังงานตรงช่วงสัญญาณรบกวนนั้น เทียบกับค่าพลังงานเฉลี่ยมีค่าสูงกว่าปกติ โปรแกรมการคำนวณอาจตัดสินใจให้บริเวณนั้นเป็นส่วนหนึ่งของคำ จึงเกิดการผิดพลาดขึ้น

ต่อมาจึงต้องแสดงข้อมูลคลื่นเสียงขึ้นบนจอมอนิเตอร์ เมื่อเกิดการผิดพลาดขึ้นก็สามารถตรวจสอบได้ และแก้ไขโดยการสังเกตจากรูปคลื่นแล้วกำหนดจุดต้นจุดปลายด้วยตนเอง ส่วนฮาร์ดแวร์ก็แก้ไขให้สัญญาณรบกวนลดน้อยลง แต่ก็ยังไม่หมดไปนัก

ดังนั้นจึงต้องแก้ไขปัญหาสัญญาณรบกวนให้ดีกว่านี้

2. การหา LPC coefficient เป็นการคำนวณหาพารามิเตอร์ทางคณิตศาสตร์ และนำไปใช้ในการเปรียบเทียบ (matching) จึงไม่ได้ศึกษาถึงคุณสมบัติของพารามิเตอร์ ทำให้ไม่สามารถนำไปประยุกต์ใช้ได้ดีเท่าที่ควร รวมถึงการแก้ไขข้อผิดพลาดเมื่อมีปัญหา จึงควรมีการศึกษาถึง LPC coefficient ให้มากขึ้น ถ้าต้องการนำไปใช้

3. การคำนวณข้อมูลเปรียบเทียบกับข้อมูลต้นแบบ (matching pattern) โดยใช้เทคนิคไดนามิกโปรแกรมมิ่ง (dynamic programming) ซึ่งใช้ LPC coefficient มาเป็นตัวคำนวณเปรียบเทียบ ผลลัพธ์ที่ได้ไม่ถูกต้องนัก เนื่องจากไม่ทราบถึงคุณสมบัติของพารามิเตอร์ที่ใช้ ทำให้ไม่สามารถพัฒนาความถูกต้องในการคำนวณได้

4. การรู้จำโดยใช้ลักษณะบ่งความต่าง (distinctive feature) เป็นแนวทางอีกแนวทางหนึ่งที่น่าสนใจใช้วิเคราะห์และรู้จำ ซึ่งสามารถใช้ได้ผลเป็นที่น่าพอใจ ทั้งยังใช้เวลาในการวิเคราะห์น้อยลง และ มีความเป็นไปได้ที่จะนำหลักการนี้ไปพัฒนาเป็นการรู้จำเสียงพูดแบบผู้พูดหลายคน (independent speaker recognition)

5. ปัญหาสัญญาณรบกวนเนื่องจากฮาร์ดแวร์และอุปกรณ์ต่าง ๆ ที่มีผลต่อการคำนวณ ดังที่กล่าวมา ซึ่งมีปัญหาจากการรบกวนของสัญญาณอนาล็อกและดิจิตอล จะต้องป้องกันโดยแยกส่วนกราวด์และลายวงจรที่เป็นอนาล็อกและดิจิตอล ออกจากกัน แต่ก็ยังมีปัญหาจากเครื่องคอมพิวเตอร์และอุปกรณ์ต่าง ๆ ด้วย วงจรตัวกรองผ่านสัญญาณ (filter) ก็เป็นวิธีหนึ่งที่สามารถลดสัญญาณรบกวนลงได้ แนวทางการพัฒนาแก้ปัญหาสัญญาณรบกวนอาจใช้ดิจิตอลฟิลเตอร์ (digital filter) โดยเขียนเป็นโปรแกรมเพิ่มเติม

6. วิธีการเก็บข้อมูล วิธีที่ใช้อยู่เป็นการเก็บลงบนหน่วยความจำภายนอกก่อน แล้วจึงอ่านเข้าสู่เครื่องคอมพิวเตอร์ จะมีข้อจำกัดในกรณีที่ต้องการเปลี่ยนแปลงหรือเพิ่มเติม จะเปลี่ยนแปลงได้ยาก จึงอาจเปลี่ยนวิธีในการเก็บข้อมูลโดยใช้วิธีการอ้างหน่วยเก็บความจำของคอมพิวเตอร์โดยตรง (DMA: Direct Memory Access)

7. ความถี่ที่ใช้ในการสุ่มข้อมูล (Sampling rate) ควรจะทำให้สามารถเลือกใช้ได้หลาย ๆ ค่า เพื่อความเหมาะสมในการสุ่มข้อมูลในกรณีต่าง ๆ เช่นในการวิเคราะห์บางกรณีอาจจะต้องใช้ข้อมูลที่ละเอียด (ความถี่ที่ใช้ในการสุ่มข้อมูลสูง) หรือการวิเคราะห์ที่ใช้ค่าข้อมูลหยาบ ๆ ก็สามารถให้ความถี่ในการสุ่มข้อมูลไม่ต้องสูงนักได้ เพื่อเป็นการประหยัดหน่วยความจำ

ภาคผนวก ก.


การใช้งานซอฟต์แวร์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การใช้งานส่วนซอฟต์แวร์

การใช้งานส่วนซอฟต์แวร์ของโครงการการเรียนรู้จำเสียงพูดนี้ เมื่อเรียกใช้งานจะแสดงผลบนจอภาพดังรูป



การใช้งานสามารถเลือกฟังก์ชันต่างๆ ได้ทางเมนู ซึ่งแบ่งเป็นเมนูหลัก (main menu) และเมนูย่อย (sub menu) เมนูหลักประกอบไปด้วย

SYSTEM GRAPH SPECTROGRAM LPC และ RECOGNITION

การเลือกเมนูหลัก สามารถเลือกได้โดยการเลื่อนคีย์ลูกศร ซ้าย <- หรือ ขวา -> แต่ละรายการในเมนูหลัก ประกอบด้วย ฟังก์ชันการใช้งาน รวมเรียกว่า เมนูย่อย ซึ่งอยู่ทางด้านขวาของจอภาพ การเลือกฟังก์ชันในเมนูย่อย สามารถเลือกได้โดยการเลื่อนคีย์ลูกศร บน หรือ ล่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## อธิบายฟังก์ชันและการใช้งานในเมนูต่าง ๆ

SYSTEM เป็นการใช้งานเกี่ยวกับไฟล์ข้อมูล ประกอบด้วย

1. GD (Get Data) ใช้สำหรับการรับข้อมูลเสียงพูดเข้ามาทางไมโครโฟน เมื่อเริ่มทำงานฟังก์ชันนี้ แอปพลิเคชันด้านขวามือจะปรากฏ และเริ่มพูดเสียงที่ต้องการจะวิเคราะห์ เมื่อแอปพลิเคชันปรากฏขึ้น จนกระทั่งสิ้นสุดหน่วยความจำเมื่อแอปพลิเคชันต่อไป (สีเหลือง) ปรากฏขึ้น ช่วงเวลาที่สามารถพูดได้ทั้งหมดประมาณ 2 วินาที
2. LD (Load Data) ใช้สำหรับเรียกไฟล์ข้อมูลที่เก็บไว้ ออกมาใช้งาน โดยใส่ชื่อไฟล์ที่ต้องการในช่องคำสั่งคอมพิวเตอร์ (command)
3. SD (Save Data) ใช้สำหรับเก็บไฟล์ข้อมูล โดยใส่ชื่อไฟล์ที่ต้องการในช่องคำสั่งคอมพิวเตอร์ (command)

GRAPH เป็นการใช้เรียกดูข้อมูลในฐานเวลา ในลักษณะต่าง ๆ

1. ZI (Zoom In) เป็นการขยายกราฟข้อมูลให้ละเอียดขึ้น โดยกำหนดตำแหน่งของกราฟในช่วงที่ต้องการ การกำหนดช่วงของข้อมูลโดยใช้คีย์ลูกศร ซ้าย (หรือ คีย์ลูกศร ล่าง) เมื่อต้องการเลื่อนเส้นกำหนดตำแหน่งไปทางซ้าย และคีย์ลูกศรขวา (หรือ คีย์ลูกศร บน) เมื่อต้องการเลื่อนไปทางขวา เมื่อได้ตำแหน่งที่ต้องการให้กดคีย์ Enter
2. ZO (Zoom Out) เป็นการดูรูปกราฟทั้งหมด
3. EV (Envelope) เป็นการดูเส้นกรอบนอกของกราฟ
4. FW (Find Word) เป็นการหาขอบเขตของคำโดยอัตโนมัติ หรือ การตัดคำนั่นเอง ฟังก์ชันนี้อาจจะมีประสิทธิภาพลดลงเมื่อข้อมูลมีสัญญาณรบกวน (noise) ที่มีค่าแอมพลิจูดสูงเป็นช่วง ๆ

SPECTROGRAM เป็นการดูข้อมูลในรูปแบบภาพคลื่นเสียงเชิงความถี่

1. CF (Config)
2. PL (Plot) เป็นการสั่งพล็อตข้อมูล

LPC (Linear Predictive Coding) เป็นการคำนวณโดยใช้หลักการการทำนายเชิงเส้น

1. CF (Config)
2. CL (Calculate) เป็นการสั่งให้คำนวณ LPC เพื่อหา LPC coefficient
3. SL (Save LPC) เป็นการเก็บข้อมูล หรือ LPC coefficient ที่ได้

RECOGNITION เป็นฟังก์ชันเกี่ยวกับการรู้จำ

1. DG (Digit Recognition) เป็นการรู้จำสำหรับข้อมูลที่เป็นตัวเลข เพื่อหาผลลัพธ์ของข้อมูลเสียงพูดว่าเป็นตัวเลขใด
2. V/U (Voice or Unvoice Recognition) เป็นการรู้จำสำหรับข้อมูลพยัญชนะกัก เพื่อหาผลลัพธ์ว่าเป็นพยัญชนะกักแบบใด
3. PB (Playback) ใช้สำหรับส่งข้อมูลเสียงพูดที่ต้องการ ออกผ่านทางลำโพง ก่อนใช้งานจะต้องกำหนด SPEED และ TIMES โดย SPEED จะเป็นการเลือกค่าหน่วยเวลาซึ่งแตกต่างกันไปตามคอมพิวเตอร์แต่ละเครื่อง และ TIMES เป็นการกำหนดจำนวนครั้งที่ต้องการเล่นซ้ำ (playback) ข้อมูล (สามารถเลือกค่าได้โดยใช้คีย์ลูกศร ขึ้น หรือ ลง หรือ ใช้ คีย์ SPACEBAR แล้วใส่ค่าตัวเลขที่ต้องการ)

ภาคผนวก ข.

รายละเอียดวงจร



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## อธิบายส่วนต่าง ๆ ของวงจร

จากรูปวงจร สัญญาณแอดเดรสบัส จากคอมพิวเตอรื จะมาเข้า 74LS20 และ 74LS138 เพื่อทำการดีโค๊ดการเรียกใช้งานของฮาร์ดแวร์ให้สามารถติดต่อใช้งานได้ใน ช่วงแอดเดรส 31C-31F สำหรับสัญญาณจากดาต้าบัส จะผ่านบัฟเฟอร์ 74LS245 เข้าสู่ 8255 เพื่อแยกเป็น 3 พอร์ตไว้ติดต่ออินพุทเอาต์พุทกับส่วนต่าง ๆ ของฮาร์ดแวร์

พอร์ต A เป็นพอร์ตอินพุท อินพุทสัญญาณจากการสุมตัวอย่างเข้าสู่คอมพิวเตอรื

พอร์ต B เป็นพอร์ตเอาต์พุท สำหรับส่งข้อมูลจากคอมพิวเตอรื ผ่านวงจรแปลงสัญญาณดิจิตอลเป็นอนาลอก แล้วขยายสัญญาณออกสู่ลำโพง

พอร์ต C บน เป็นเอาต์พุทพอร์ต จะส่งสัญญาณจากคอมพิวเตอรืมาควบคุมส่วนต่าง ๆ ของฮาร์ดแวร์ 3 สัญญาณ คือ

- สัญญาณ CLEAR จะใช้สำหรับการรีเซตเคาท์เตอรืแอดเดรสเพื่อเริ่มต้นนับแอดเดรสหน่วยความจำใหม่ในการอ่านและเขียนข้อมูลแต่ละครั้ง

- สัญญาณ WR/RD เป็นสัญญาณที่แสดงถึงช่วงเวลาการเขียนหรืออ่าน การเขียนคือการเขียนข้อมูลที่ได้จากการสุมตัวอย่างลงหน่วยความจำ การอ่านคือการอ่านข้อมูลที่เก็บในหน่วยความจำเข้าคอมพิวเตอรื

- สัญญาณ CL RD เป็นสัญญาณนาฬิกาจากคอมพิวเตอรืที่ใช้ในการอ้างแอดเดรสหน่วยความจำในการอ่านข้อมูล

พอร์ต C ล่าง เป็นอินพุทพอร์ต จะรับสัญญาณ END จากฮาร์ดแวร์ สัญญาณ END เป็นสัญญาณที่บอกถึงการสิ้นสุดการอ่าน/เขียนหน่วยความจำ เพื่อให้คอมพิวเตอรืทำงานอื่นต่อไป


74LS125 ทั้ง 3 ตัวทำหน้าที่คล้ายสวิทช์ในการเลือกสัญญาณนาฬิกาที่ใช้ในการอ่านหรือเขียนข้อมูล โดยมีสัญญาณ WR/RD เป็นสัญญาณอ้างอิง สัญญาณนาฬิกาอ้างอิงการอ่านหรือเขียนข้อมูล ผ่านทางไบนารีเคาท์เตอรื 74LS393 จากรูป จะใช้ 74LS393 จำนวน 4 ตัวเพื่อนับให้ได้ถึง 16 บิต หรือ สามารถอ้างอิงหน่วยความจำจำนวน 20 Kb ได้ เมื่อเคาท์เตอรืนับถึง 20 Kbyte แล้วจะผ่าน 74LS00 และ 74LS04 เพื่อไปเป็นสัญญาณ END และไปใช้ในการเอนเอเบิล 74LS125 ด้วย

หน่วยความจำจะใช้ไอซีเบอร์ 62256 ซึ่งเป็น หน่วยความจำขนาด 32K x 8 bit คือ มีเนื้อที่หน่วยความจำ 32K ตำแหน่ง ตำแหน่งละ 8 บิต แต่ที่ใช้ในวงจรมีจะอ้างอิงถึงแค่จำนวน 20 K เท่านั้น


ADC 0808 เป็น ไอซีที่ใช้ในการแปลงสัญญาณอนาลอกเป็นดิจิทัล (Analog to digital converter) ขนาด 8 บิต อัตราสุ่มสัญญาณสูงสุด 10 KHZ ซึ่งตั้งค่าโวลต์เดจอ้างอิงที่ 0 - 5 โวลต์ ขาสัญญาณ START กับ EOC ต่อเข้าด้วยกันเพื่อใช้ในโหมด free running สัญญาณนาฬิกาที่ป้อนให้กับ ADC 0808 ใช้สัญญาณนาฬิกาที่มีความถี่ 1.25 MHz แล้วจะได้ conversion times เท่ากับ 0.1 มิลลิเซค หรือ อัตราการสุ่มสัญญาณเป็น 10 KHZ สัญญาณนาฬิกา 1.25 MHz ได้มาจากจากคริสตอลโมดูลสัญญาณนาฬิกา 10 MHz นำมาหารความถี่ โดย 74LS390 3 ตัวก็จะได้สัญญาณนาฬิกา 1.25 MHz

สัญญาณอินพุตจะผ่าน LM 382 ซึ่งจะขยายสัญญาณจากไมโครโฟน แล้วยกระดับปัดซี 2.5 โวลต์แล้วผ่าน LF356 ที่ทำเป็นตัวกรองผ่านความถี่ต่ำที่ตั้งความถี่คัทออฟไว้ที่ 5 KHZ จากนั้นก็นำสัญญาณป้อนเข้า ADC 0808

สัญญาณเอาต์พุตจากพอร์ต B จะต้องผ่านวงจรแปลงสัญญาณจากดิจิทัลเป็นอนาลอก (digital to analog converter) ก่อน ซึ่งในที่นี้จะใช้ไอซี DAC 0808 ที่มีขนาด 8 บิต แปลงสัญญาณดิจิทัลให้เป็นอนาลอก แล้วนำไปขยายสัญญาณโดย TL 082 แล้วจึงออกสู่ลำโพง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มี  
 นำไปใช้

BPT6.PCB Top Diverlogy

ภาคผนวก ค.

**ข้อมูลไอที**



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## ADC0808, ADC0809 8-Bit $\mu$ P Compatible A/D Converters with 8-Channel Multiplexer

### General Description

The ADC0808, ADC0809 data acquisition component is a monolithic CMOS device with an 8-bit analog-to-digital converter, 8-channel multiplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successive approximation as the conversion technique. The converter features a high impedance chopper stabilized comparator, a 256R voltage divider with analog switch tree and a successive approximation register. The 8-channel multiplexer can directly access any of 8 single-ended analog signals.

The device eliminates the need for external zero and full-scale adjustments. Easy interfacing to microprocessors is provided by the latched and decoded multiplexer address inputs and latched TTL TRI-STATE® outputs.

The design of the ADC0808, ADC0809 has been optimized by incorporating the most desirable aspects of several A/D conversion techniques. The ADC0808, ADC0809 offers high speed, high accuracy, minimal temperature dependence, excellent long-term accuracy and repeatability, and consumes minimal power. These features make this device ideally suited to applications from process and machine control to consumer and automotive applications. For 16-channel multiplexer with common output (sample/hold port) see ADC0816 data sheet. (See AN-247 for more information.)


### Features

- Easy interface to all microprocessors
- Operates ratiometrically or with 5 V<sub>DC</sub> or analog span adjusted voltage reference
- No zero or full-scale adjust required
- 8-channel multiplexer with address logic
- 0V to 5V input range with single 5V power supply
- Outputs meet TTL voltage level specifications
- Standard hermetic or molded 28-pin DIP package
- 28-pin molded chip carrier package

### Key Specifications

- |                          |                                       |
|--------------------------|---------------------------------------|
| ■ Resolution             | 8 Bits                                |
| ■ Total Unadjusted Error | $\pm \frac{1}{2}$ LSB and $\pm 1$ LSB |
| ■ Single Supply          | 5 V <sub>DC</sub>                     |
| ■ Low Power              | 15 mW                                 |
| ■ Conversion Time        | 100 $\mu$ s                           |

### Block Diagram



TL/H/5672-1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Absolute Maximum Ratings (Notes 1 & 2)

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage ( $V_{CC}$ ) (Note 3)	6.5V
Voltage at Any Pin	-0.3V to ( $V_{CC}+0.3V$ )
Except Control Inputs	
Voltage at Control Inputs (START, OE, CLOCK, ALE, ADD A, ADD B, ADD C)	-0.3V to +15V
Storage Temperature Range	-65°C to +150°C
Package Dissipation at $T_A = 25^\circ\text{C}$	875 mW
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (plastic)	260°C
Dual-In-Line Package (ceramic)	300°C
Molded Chip Carrier Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C
ESD Susceptibility (Note 11)	400V

### Operating Conditions (Notes 1 & 2)

Temperature Range (Note 1)	$T_{MIN} \leq T_A \leq T_{MAX}$
ADC0808CJ	$-55^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$
ADC0808CCJ, ADC0808CCN, ADC0809CCN	$-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$
ADC0808CCV, ADC0809CCV	$-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$
Range of $V_{CC}$ (Note 1)	$4.5 V_{DC} \text{ to } 6.0 V_{DC}$

### Electrical Characteristics

Converter Specifications:  $V_{CC} = 5$  V,  $V_{DC} = V_{REF+}$ ,  $V_{REF(-)} = \text{GND}$ ,  $T_{MIN} \leq T_A \leq T_{MAX}$  and  $f_{CLK} = 640$  kHz unless otherwise stated.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
	ADC0808 Total Unadjusted Error (Note 5)	$25^\circ\text{C}$ $T_{MIN}$ to $T_{MAX}$			$\pm 1/2$ $\pm 3/4$	LSB LSB
	ADC0809 Total Unadjusted Error (Note 5)	$0^\circ\text{C}$ to $70^\circ\text{C}$ $T_{MIN}$ to $T_{MAX}$			$\pm 1$ $\pm 1 1/4$	LSB LSB
	Input Resistance	From Ref(+) to Ref(-)	1.0	2.5		k $\Omega$
	Analog Input Voltage Range	(Note 4) V(+) or V(-)	GND-0.10		$V_{CC}+0.10$	$V_{DC}$
$V_{REF(+)}$	Voltage, Top of Ladder	Measured at Ref(+)		$V_{CC}$	$V_{CC}+0.1$	V
$\frac{V_{REF(+)} + V_{REF(-)}}{2}$	Voltage, Center of Ladder		$V_{CC}/2-0.1$	$V_{CC}/2$	$V_{CC}/2+0.1$	V
$V_{REF(-)}$	Voltage, Bottom of Ladder	Measured at Ref(-)	-0.1	0		V
$I_{IN}$	Comparator Input Current	$f_c = 640$ kHz, (Note 6)	-2	$\pm 0.5$	2	$\mu\text{A}$

### Electrical Characteristics

Digital Levels and DC Specifications: ADC0808CJ  $4.5\text{V} \leq V_{CC} \leq 5.5\text{V}$ ,  $-55^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$  unless otherwise noted  
ADC0808CCJ, ADC0808CCN, ADC0808CCV, ADC0809CCN and ADC0809CCV,  $4.75\text{V} \leq V_{CC} \leq 5.25\text{V}$ ,  $-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$  unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
<b>ANALOG MULTIPLEXER</b>						
$I_{OFF(+)}$	OFF Channel Leakage Current	$V_{CC} = 5\text{V}$ , $V_{IN} = 5\text{V}$ , $T_A = 25^\circ\text{C}$ $T_{MIN}$ to $T_{MAX}$		10	200 1.0	nA $\mu\text{A}$
$I_{OFF(-)}$	OFF Channel Leakage Current	$V_{CC} = 5\text{V}$ , $V_{IN} = 0$ , $T_A = 25^\circ\text{C}$ $T_{MIN}$ to $T_{MAX}$	-200 -1.0	-10		nA $\mu\text{A}$

## Electrical Characteristics (Continued)

Digital Levels and DC Specifications: ADC0808CJ, ADC0808CCJ, ADC0808CCN, ADC0808CCV, ADC0809CCN and ADC0809CCV,  $4.5V \leq V_{CC} \leq 5.5V$ ,  $-55^\circ C \leq T_A \leq +125^\circ C$  unless otherwise noted  
 ADC0808CCJ, ADC0808CCN, ADC0808CCV, ADC0809CCN and ADC0809CCV,  $4.75 \leq V_{CC} \leq 5.25V$ ,  $-40^\circ C \leq T_A \leq +85^\circ C$  unless otherwise noted

Symbol	Parameter	Conditions	Min	Typ	Max	Units
<b>CONTROL INPUTS</b>						
$V_{IN(1)}$	Logical "1" Input Voltage		$V_{CC} - 1.5$			V
$V_{IN(0)}$	Logical "0" Input Voltage				1.5	V
$I_{IN(1)}$	Logical "1" Input Current (The Control Inputs)	$V_{IN} = 15V$			1.0	$\mu A$
$I_{IN(0)}$	Logical "0" Input Current (The Control Inputs)	$V_{IN} = 0$	-1.0			$\mu A$
$I_{CC}$	Supply Current	$f_{CLK} = 640 \text{ kHz}$		0.3	3.0	mA
<b>DATA OUTPUTS AND EOC (INTERRUPT)</b>						
$V_{OUT(1)}$	Logical "1" Output Voltage	$I_O = -360 \mu A$	$V_{CC} - 0.4$			V
$V_{OUT(0)}$	Logical "0" Output Voltage	$I_O = 1.6 \text{ mA}$			0.45	V
$V_{OUT(0)}$	Logical "0" Output Voltage EOC	$I_O = 1.2 \text{ mA}$			0.45	V
$I_{OUT}$	TRI-STATE Output Current	$V_O = 5V$ $V_O = 0$			3	$\mu A$ $\mu A$

## Electrical Characteristics

Timing Specifications  $V_{CC} = V_{REF(+)} = 5V$ ,  $V_{REF(-)} = GND$ ,  $t_r = t_f = 20 \text{ ns}$  and  $T_A = 25^\circ C$  unless otherwise noted.

Symbol	Parameter	Conditions	Min	Typ	Max	Units
$t_{WS}$	Minimum Start Pulse Width	(Figure 5)		100	200	ns
$t_{WALE}$	Minimum ALE Pulse Width	(Figure 5)		100	200	ns
$t_s$	Minimum Address Set-Up Time	(Figure 5)		25	50	ns
$t_H$	Minimum Address Hold Time	(Figure 5)		25	50	ns
$t_D$	Analog MUX Delay Time From ALE	$R_S = 0\Omega$ (Figure 5)		1	2.5	$\mu S$
$t_{H1}, t_{H0}$	OE Control to Q Logic State	$C_L = 50 \text{ pF}, R_L = 10k$ (Figure 8)		125	250	ns
$t_{1H}, t_{0H}$	OE Control to Hi-Z	$C_L = 10 \text{ pF}, R_L = 10k$ (Figure 8)		125	250	ns
$t_c$	Conversion Time	$f_c = 640 \text{ kHz}$ , (Figure 5) (Note 7)	90	100	116	$\mu S$
$f_c$	Clock Frequency		10	640	1280	kHz
$t_{EOC}$	EOC Delay Time	(Figure 5)	0		$8 + 2 \mu S$	Clock Periods
$C_{IN}$	Input Capacitance	At Control Inputs		10	15	pF
$C_{OUT}$	TRI-STATE Output Capacitance	At TRI-STATE Outputs, (Note 12)		10	15	pF

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: All voltages are measured with respect to GND, unless otherwise specified.

Note 3: A zener diode exists, internally, from  $V_{CC}$  to GND and has a typical breakdown voltage of  $7 V_{CC}$ .

Note 4: Two on-chip diodes are tied to each analog input which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the  $V_{CC}$  supply. The spec allows 100 mV forward bias of either diode. This means that as long as the analog  $V_{IN}$  does not exceed the supply voltage by more than 100 mV, the output code will be correct. To achieve an absolute  $0V_{CC}$  to  $5V_{CC}$  input voltage range will therefore require a minimum supply voltage of  $4.900 V_{CC}$  over temperature variations, initial tolerance and loading.

Note 5: Total unadjusted error includes offset, full-scale, linearity, and multiplexer errors. See Figure 3. None of these A/Ds requires a zero or full-scale adjust. However, if an all zero code is desired for an analog input other than 0.0V, or if a narrow full-scale span exists (for example: 0.5V to 4.5V full-scale) the reference voltages can be adjusted to achieve this. See Figure 13.

Note 6: Comparator input current is a bias current into or out of the chopper stabilized comparator. The bias current varies directly with clock frequency and has little temperature dependence (Figure 6). See paragraph 4.0.

Note 7: The outputs of the data register are updated one clock cycle before the rising edge of EOC.

Note 8: Human body model, 100 pF discharged through a 1.5 k $\Omega$  resistor.

## Functional Description

**Multiplexer.** The device contains an 8-channel single-ended analog signal multiplexer. A particular input channel is selected by using the address decoder. Table I shows the input states for the address lines to select any channel. The address is latched into the decoder on the low-to-high transition of the address latch enable signal.

TABLE I

SELECTED ANALOG CHANNEL	ADDRESS LINE		
	C	B	A
IN0	L	L	L
IN1	L	L	H
IN2	L	H	L
IN3	L	H	H
IN4	H	L	L
IN5	H	L	H
IN6	H	H	L
IN7	H	H	H

## CONVERTER CHARACTERISTICS

### The Converter

The heart of this single chip data acquisition system is its 8-bit analog-to-digital converter. The converter is designed

to give fast, accurate, and repeatable conversions over a wide range of temperatures. The converter is partitioned into 3 major sections: the 256R ladder network, the successive approximation register, and the comparator. The converter's digital outputs are positive true.

The 256R ladder network (*Figure 1*) was chosen over the conventional R/2R ladder because of its inherent monotonicity, which guarantees no missing digital codes. Monotonicity is particularly important in closed loop feedback control systems. A non-monotonic relationship can cause oscillations that will be catastrophic for the system. Additionally, the 256R network does not cause load variations on the reference voltage.

The bottom resistor and the top resistor of the ladder network in *Figure 1* are not the same value as the remainder of the network. The difference in these resistors causes the output characteristic to be symmetrical with the zero and full-scale points of the transfer curve. The first output transition occurs when the analog signal has reached  $+\frac{1}{2}$  LSB and succeeding output transitions occur every 1 LSB later up to full-scale.

The successive approximation register (SAR) performs 8 iterations to approximate the input voltage. For any SAR type converter, n-iterations are required for an n-bit converter. *Figure 2* shows a typical example of a 3-bit converter. In the ADC0808, ADC0809, the approximation technique is extended to 8 bits using the 256R network.




FIGURE 1. Resistor Ladder and Switch Tree

TL/H/5872-2

## Functional Description (Continued)

The A/D converter's successive approximation register (SAR) is reset on the positive edge of the start conversion (SC) pulse. The conversion is begun on the falling edge of the start conversion pulse. A conversion in process will be interrupted by receipt of a new start conversion pulse. Continuous conversion may be accomplished by tying the end-of-conversion (EOC) output to the SC input. If used in this mode, an external start conversion pulse should be applied after power up. End-of-conversion will go low between 0 and 8 clock pulses after the rising edge of start conversion. The most important section of the A/D converter is the comparator. It is this section which is responsible for the ultimate accuracy of the entire converter. It is also the

comparator drift which has the greatest influence on the repeatability of the device. A chopper-stabilized comparator provides the most effective method of satisfying all the converter requirements.

The chopper-stabilized comparator converts the DC input signal into an AC signal. This signal is then fed through a high gain AC amplifier and has the DC level restored. This technique limits the drift component of the amplifier since the drift is a DC component which is not passed by the AC amplifier. This makes the entire A/D converter extremely insensitive to temperature, long term drift and input offset errors.

Figure 4 shows a typical error curve for the ADC0808 as measured using the procedures outlined in AN-179.




FIGURE 2. 3-Bit A/D Transfer Curve




FIGURE 3. 3-Bit A/D Absolute Accuracy Curve




FIGURE 4. Typical Error Curve


TJ/H/5672-3

## Connection Diagrams

Dual-In-Line Package



Molded Chip Carrier Package



TL/H/5672-11

Order Number ADC0808CCN, ADC0809CCN,  
ADC0808CCJ or ADC0808CJ  
See NS Package J28A or N28A

TL/H/5672-12

Order Number ADC0808CCV or ADC0809CCV  
See NS Package V28A

## Timing Diagram




FIGURE 5

TL/H/5672-4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Applications Information

### OPERATION

#### 1.0 RATIOMETRIC CONVERSION

The ADC0808, ADC0809 is designed as a complete Data Acquisition System (DAS) for ratiometric conversion systems. In ratiometric systems, the physical variable being measured is expressed as a percentage of full-scale which is not necessarily related to an absolute standard. The voltage input to the ADC0808 is expressed by the equation

$$\frac{V_{IN}}{V_{fs} - V_Z} = \frac{D_X}{D_{MAX} - D_{MIN}} \quad (1)$$

$V_{IN}$  = Input voltage into the ADC0808

$V_{fs}$  = Full-scale voltage

$V_Z$  = Zero voltage

$D_X$  = Data point being measured

$D_{MAX}$  = Maximum data limit

$D_{MIN}$  = Minimum data limit

A good example of a ratiometric transducer is a potentiometer used as a position sensor. The position of the wiper is directly proportional to the output voltage which is a ratio of the full-scale voltage across it. Since the data is represented as a proportion of full-scale, reference requirements are greatly reduced, eliminating a large source of error and cost for many applications. A major advantage of the ADC0808, ADC0809 is that the input voltage range is equal to the supply range so the transducers can be connected directly across the supply and their outputs connected directly into the multiplexer inputs, (Figure 9).

Ratiometric transducers such as potentiometers, strain gauges, thermistor bridges, pressure transducers, etc., are suitable for measuring proportional relationships; however, many types of measurements must be referred to an absolute standard such as voltage or current. This means a system reference must be used which relates the full-scale voltage to the standard volt. For example, if  $V_{CC} = V_{REF} = 5.12V$ , then the full-scale range is divided into 256 standard steps. The smallest standard step is 1 LSB which is then 20 mV.

#### 2.0 RESISTOR LADDER LIMITATIONS

The voltages from the resistor ladder are compared to the selected into 8 times in a conversion. These voltages are coupled to the comparator via an analog switch tree which is referenced to the supply. The voltages at the top, center and bottom of the ladder must be controlled to maintain proper operation.

The top of the ladder, Ref(+), should not be more positive than the supply, and the bottom of the ladder, Ref(-), should not be more negative than ground. The center of the ladder voltage must also be near the center of the supply because the analog switch tree changes from N-channel switches to P-channel switches. These limitations are automatically satisfied in ratiometric systems and can be easily met in ground referenced systems.

Figure 10 shows a ground referenced system with a separate supply and reference. In this system, the supply must be trimmed to match the reference voltage. For instance, if a 5.12V is used, the supply should be adjusted to the same voltage within 0.1V.




FIGURE 9. Ratiometric Conversion System

TL/H/5672-7

## Applications Information (Continued)

The ADC0808 needs less than a milliamp of supply current so developing the supply from the reference is readily accomplished. In Figure 11 a ground referenced system is shown which generates the supply from the reference. The buffer shown can be an op amp of sufficient drive to supply the milliamp of supply current and the desired bus drive, or if a capacitive bus is driven by the outputs a large capacitor will supply the transient supply current as seen in Figure 12. The LM301 is overcompensated to insure stability when loaded by the 10  $\mu$ F output capacitor.

The top and bottom ladder voltages cannot exceed  $V_{CC}$  and ground, respectively, but they can be symmetrically less than  $V_{CC}$  and greater than ground. The center of the ladder voltage should always be near the center of the supply. The sensitivity of the converter can be increased, (i.e., size of the LSB steps decreased) by using a symmetrical reference system. In Figure 13, a 2.5V reference is symmetrically centered about  $V_{CC}/2$  since the same current flows in identical resistors. This system with a 2.5V reference allows the LSB bit to be half the size of a 5V reference system.




FIGURE 10. Ground Referenced Conversion System Using Trimmed Supply




FIGURE 11: Ground Referenced Conversion System with Reference Generating  $V_{CC}$  Supply

TL/H/5672-8

## Applications Information (Continued)




FIGURE 12. Typical Reference and Supply Circuit




FIGURE 13. Symmetrically Centered Reference

### 3.0 CONVERTER EQUATIONS

The transition between adjacent codes  $N$  and  $N + 1$  is given by:

$$V_{IN} = \left\{ (V_{REF(+)} - V_{REF(-)}) \left[ \frac{N}{256} + \frac{1}{512} \right] \pm V_{TUE} \right\} + V_{REF(-)} \quad (2)$$

The center of an output code  $N$  is given by:

$$V_{IN} \left\{ (V_{REF(+)} - V_{REF(-)}) \left[ \frac{N}{256} \right] \pm V_{TUE} \right\} + V_{REF(-)} \quad (3)$$

The output code  $N$  for an arbitrary input are the integers within the range:

$$N = \frac{V_{IN} - V_{REF(-)}}{V_{REF(+)} - V_{REF(-)}} \times 256 \pm \text{Absolute Accuracy} \quad (4)$$

where:  $V_{IN}$  = Voltage at comparator input

$V_{REF(+)}$  = Voltage at Ref(+)

$V_{REF(-)}$  = Voltage at Ref(-)

$V_{TUE}$  = Total unadjusted error voltage (typically  $V_{REF(+)} + 512$ )

### 4.0 ANALOG COMPARATOR INPUTS

The dynamic comparator input current is caused by the periodic switching of on-chip stray capacitances. These are connected alternately to the output of the resistor ladder/switch tree network and to the comparator input as part of the operation of the chopper stabilized comparator.


The average value of the comparator input current varies directly with clock frequency and with  $V_{IN}$  as shown in Figure 6.

If no filter capacitors are used at the analog inputs and the signal source impedances are low, the comparator input current should not introduce converter errors, as the transient created by the capacitance discharge will die out before the comparator output is strobed.

If input filter capacitors are desired for noise reduction and signal conditioning they will tend to average out the dynamic comparator input current. It will then take on the characteristics of a DC bias current whose effect can be predicted conventionally.

TU/H/5672-9

## Typical Application



\*Address latches needed for 8085 and SG/MP interfacing the ADC0808 to a microprocessor

TU/H/5672-10

MICROPROCESSOR INTERFACE TABLE

PROCESSOR	READ	WRITE	INTERRUPT (COMMENT)
8080	MEM $\bar{R}$	MEMW	INTR (Thru RST Circuit)
8085	$\bar{RD}$	$\bar{WR}$	INTR (Thru RST Circuit)
Z-80	$\bar{RD}$	$\bar{WR}$	$\bar{INT}$ (Thru RST Circuit, Mode 0)
SC/MP	NRDS	NWDS	SA (Thru Sense A)
6800	$VMA \cdot \phi \cdot R/W$	$VMA \cdot \phi \cdot R/W$	$\bar{IRQA}$ or $\bar{IRQB}$ (Thru PIA)

## Ordering Information

TEMPERATURE RANGE		-40°C to +85°C			-55°C to +125°C
Error	$\pm 1/2$ LSB Unadjusted	ADC0808CCN	ADC0808CCV	ADC0808CCJ	ADC0808CJ
	$\pm 1$ LSB Unadjusted	ADC0809CCN	ADC0809CCV		
Package Outline		N28A Molded DIP	V28A Molded Chip Carrier	J28A Ceramic DIP	J28A Ceramic DIP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## DAC0808, DAC0807, DAC0806 8-Bit D/A Converters

### General Description

The DAC0808 series is an 8-bit monolithic digital-to-analog converter (DAC) featuring a full scale output current setting time of 150 ns while dissipating only 33 mW with  $\pm 5V$  supplies. No reference current ( $I_{REF}$ ) trimming is required for most applications since the full scale output current is typically  $\pm 1$  LSB of  $255 I_{REF} / 256$ . Relative accuracies of better than  $\pm 0.19\%$  assure 8-bit monotonicity and linearity while zero level output current of less than  $4 \mu A$  provides 8-bit zero accuracy for  $I_{REF} \geq 2$  mA. The power supply currents of the DAC0808 series are independent of bit codes, and exhibits essentially constant device characteristics over the entire supply voltage range.


The DAC0808 will interface directly with popular TTL, DTL or CMOS logic levels, and is a direct replacement for the

MC1508/MC1408. For higher speed applications, see DAC0800 data sheet.

### Features


- Relative accuracy:  $\pm 0.19\%$  error maximum (DAC0808)
- Full scale current match:  $\pm 1$  LSB typ
- 7 and 6-bit accuracy available (DAC0807, DAC0806)
- Fast settling time: 150 ns typ
- Noninverting digital inputs are TTL and CMOS compatible
- High speed multiplying input slew rate: 8 mA/ $\mu s$
- Power supply voltage range:  $\pm 4.5V$  to  $\pm 18V$
- Low power consumption: 33 mW  $\pm 5V$

### Block and Connection Diagrams



TL/H/5687-1


### Dual-In-Line Package



TL/H/5687-2

Order Number  
DAC0808, DAC0807,  
or DAC0806  
See NS Package  
Number J16A,  
M16A or N16A

### Small-Outline Package



TL/H/5687-13

Top View

### Ordering Information

ACCURACY	OPERATING TEMPERATURE RANGE	ORDER NUMBERS				
		J PACKAGE (J16A)*		N PACKAGE (N16A)*		SO PACKAGE (M16A)
8-bit	$-55^{\circ}C \leq T_A \leq +125^{\circ}C$	DAC0808LJ	MC1508L8	DAC0808LCN	MC1408P8	DAC0808LCM
8-bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$	DAC0808LCJ	MC1408L8	DAC0807LCN	MC1408P7	DAC0807LCM
7-bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$	DAC0807LCJ	MC1408L7	DAC0806LCN	MC1408P6	DAC0806LCM
6-bit	$0^{\circ}C \leq T_A \leq +75^{\circ}C$	DAC0806LCJ	MC1408L6			

\*Note. Devices may be ordered by using either order number.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Absolute Maximum Ratings (Note 1)

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Power Supply Voltage		
$V_{CC}$	+18 V <sub>DC</sub>	
$V_{EE}$	-18 V <sub>DC</sub>	
Digital Input Voltage, V <sub>5</sub> -V <sub>12</sub>	-10 V <sub>DC</sub> to +18 V <sub>DC</sub>	
Applied Output Voltage, V <sub>O</sub>	-11 V <sub>DC</sub> to +18 V <sub>DC</sub>	
Reference Current, I <sub>14</sub>	5 mA	
Reference Amplifier Inputs, V <sub>14</sub> , V <sub>15</sub>	$V_{CC}$ , $V_{EE}$	
Power Dissipation (Note 3)	1000 mW	
ESD Susceptibility (Note 4)	TBD	

Storage Temperature Range	-65°C to +150°C
Lead Temp. (Soldering, 10 seconds)	
Dual-In-Line Package (Plastic)	260°C
Dual-In-Line Package (Ceramic)	300°C
Surface Mount Package	
Vapor Phase (60 seconds)	215°C
Infrared (15 seconds)	220°C

### Operating Ratings

Temperature Range	$T_{MIN} \leq T_A \leq T_{MAX}$
DAC0808L	-55°C ≤ T <sub>A</sub> ≤ +125°C
DAC0808LC Series	0 ≤ T <sub>A</sub> ≤ +75°C

### Electrical Characteristics

(V<sub>CC</sub> = 5V, V<sub>EE</sub> = -15 V<sub>DC</sub>, V<sub>REF</sub>/R<sub>14</sub> = 2 mA, DAC0808: T<sub>A</sub> = -55°C to +125°C, DAC0808C, DAC0807C, DAC0806C, T<sub>A</sub> = 0°C to +75°C, and all digital inputs at high logic level unless otherwise noted.)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
E <sub>r</sub>	Relative Accuracy (Error Relative to Full Scale I <sub>O</sub> )	(Figure 4)				%
	DAC0808L (LM1508-8), DAC0808LC (LM1408-8)				±0.19	%
	DAC0807LC (LM1408-7), (Note 5) DAC0806LC (LM1408-6), (Note 5)				±0.39	%
	Settling Time to Within 1/2 LSB (Includes t <sub>PLH</sub> )	T <sub>A</sub> = 25°C (Note 6), (Figure 5)		150		±0.78
t <sub>PLH</sub> , t <sub>PHL</sub>	Propagation Delay Time	T <sub>A</sub> = 25°C, (Figure 5)		30	100	ns
TC <sub>IO</sub>	Output Full Scale Current Drift			±20		ppm/°C
MSB V <sub>IH</sub> V <sub>IL</sub>	Digital Input Logic Levels High Level, Logic "1" Low Level, Logic "0"	(Figure 3)	2		0.8	V <sub>DC</sub> V <sub>DC</sub>
MSB	Digital Input Current High Level Low Level	(Figure 3) V <sub>IH</sub> = 5V V <sub>IL</sub> = 0.8V		0 -0.003	0.040 -0.8	mA mA
		Reference Input Bias Current	(Figure 3)		-1	-3
I <sub>15</sub>	Output Current Range	(Figure 3) V <sub>EE</sub> = -5V V <sub>EE</sub> = -15V, T <sub>A</sub> = 25°C	0 0	2.0 2.0	2.1 4.2	mA mA
		I <sub>O</sub>	Output Current	V <sub>REF</sub> = 2.000V, R <sub>14</sub> = 1000Ω, (Figure 3)	1.9	1.99 0
	Output Current, All Bits Low	(Figure 3)				
	Output Voltage Compliance (Note 2) V <sub>EE</sub> = -5V, I <sub>REF</sub> = 1 mA V <sub>EE</sub> Below -10V	E <sub>r</sub> ≤ 0.19%, T <sub>A</sub> = 25°C			-0.55, +0.4 -5.0, +0.4	V <sub>DC</sub> V <sub>DC</sub>

## Electrical Characteristics (Continued)

( $V_{CC} = 5V$ ,  $V_{EE} = -15V_{DC}$ ,  $V_{REF}/R14 = 2\text{ mA}$ , DAC0808:  $T_A = -55^\circ\text{C}$  to  $+125^\circ\text{C}$ , DAC0807C, DAC0806C,  $T_A = 0^\circ\text{C}$  to  $+75^\circ\text{C}$ , and all digital inputs at high logic level unless otherwise noted.)

Symbol	Parameter	Conditions	Min	Typ	Max	Units
SR <sub>REF</sub>	Reference Current Slew Rate	(Figure 6)	4	8		mA/ $\mu\text{s}$
	Output Current Power Supply Sensitivity	$-5V \leq V_{EE} \leq -16.5V$		0.05	2.7	$\mu\text{A}/V$
$I_{CC}$ $I_{EE}$	Power Supply Current (All Bits Low)	(Figure 3)		2.3 -4.3	22 -13	mA mA
$V_{CC}$ $V_{EE}$	Power Supply Voltage Range	$T_A = 25^\circ\text{C}$ , (Figure 3)	4.5 -4.5	5.0 -15	5.5 -16.5	$V_{DC}$ $V_{DC}$
	Power Dissipation All Bits Low	$V_{CC} = 5V$ , $V_{EE} = -5V$ $V_{CC} = 5V$ , $V_{EE} = -15V$		33 106	170 305	mW mW
	All Bits High	$V_{CC} = 15V$ , $V_{EE} = -5V$ $V_{CC} = 15V$ , $V_{EE} = -15V$		90 160		mW mW

Note 1: Absolute Maximum Ratings indicate limits beyond which damage to the device may occur. DC and AC electrical specifications do not apply when operating the device beyond its specified operating conditions.

Note 2: Range control is not required.

Note 3: The maximum power dissipation must be derated at elevated temperatures and is dictated by  $T_{JMAX}$ ,  $\theta_{JA}$ , and the ambient temperature,  $T_A$ . The maximum allowable power dissipation at any temperature is  $P_D = (T_{JMAX} - T_A)/\theta_{JA}$  or the number given in the Absolute Maximum Ratings, whichever is lower. For this device,  $T_{JMAX} = 125^\circ\text{C}$ , and the typical junction-to-ambient thermal resistance of the dual-in-line J package when the board mounted is  $100^\circ\text{C}/W$ . For the dual-in-line N package, this number increases to  $175^\circ\text{C}/W$  and for the small outline M package this number is  $100^\circ\text{C}/W$ .

Note 4: Human body model, 100 pF discharged through a 1.5 k $\Omega$  resistor.

Note 5: All current switches are tested to guarantee at least 50% of rated current.

Note 6: All bits switched.

Note 7: Pin-out numbers for the DAC080X represent the dual-in-line package. The small outline package pinout differs from the dual-in-line package.

## Typical Application





FIGURE 1. +10V Output Digital to Analog Converter (Note 7)

TL/H/5687-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Test Circuits



$V_I$  and  $I_I$  apply to inputs A1–A8.

The resistor tied to pin 15 is to temperature compensate the bias current and may not be necessary for all applications.

$$I_O = K \left( \frac{A_1}{2} + \frac{A_2}{4} + \frac{A_4}{16} + \frac{A_5}{32} + \frac{A_6}{64} + \frac{A_7}{128} + \frac{A_8}{256} \right)$$


$$\text{where } K \approx \frac{V_{REF}}{R_{14}}$$

and  $A_N = "1"$  if  $A_N$  is at high level

$A_N = "0"$  if  $A_N$  is at low level



TL/H/5687-6

FIGURE 3. Notation Definitions Test Circuit (Note 7)



TL/H/5687-7

FIGURE 4. Relative Accuracy Test Circuit (Note 7)



TL/H/5687-8

FIGURE 5. Transient Response and Settling Time (Note 7)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Test Circuits (Continued)




FIGURE 6. Reference Current Slew Rate Measurement (Note 7)




FIGURE 7. Positive  $V_{REF}$  (Note 7)




FIGURE 8. Negative  $V_{REF}$  (Note 7)




FIGURE 9. Programmable Gain Amplifier or Digital Attenuator Circuit (Note 7)

## Application Hints

### REFERENCE AMPLIFIER DRIVE AND COMPENSATION

The reference amplifier provides a voltage at pin 14 for converting the reference voltage to a current, and a turn-around circuit or current mirror for feeding the ladder. The reference amplifier input current,  $I_{14}$ , must always flow into pin 14, regardless of the set-up method or reference voltage polarity. Connections for a positive voltage are shown in Figure 7. The reference voltage source supplies the full current  $I_{14}$ . For bipolar reference signals, as in the multiplying mode,

$R_{15}$  can be tied to a negative voltage corresponding to the minimum input level. It is possible to eliminate  $R_{15}$  with only a small sacrifice in accuracy and temperature drift.

The compensation capacitor value must be increased with increases in  $R_{14}$  to maintain proper phase margin; for  $R_{14}$  values of 1, 2.5 and 5 k $\Omega$ , minimum capacitor values are 15, 37 and 75 pF. The capacitor may be tied to either  $V_{EE}$  or ground, but using  $V_{EE}$  increases negative supply rejection.

## Application Hints (Continued)

A negative reference voltage may be used if R14 is grounded and the reference voltage is applied to R15 as shown in *Figure 8*. A high input impedance is the main advantage of this method. Compensation involves a capacitor to  $V_{EE}$  on pin 16, using the values of the previous paragraph. The negative reference voltage must be at least 4V above the  $V_{EE}$  supply. Bipolar input signals may be handled by connecting R14 to a positive reference voltage equal to the peak positive input level at pin 15.

When a DC reference voltage is used, capacitive bypass to ground is recommended. The 5V logic supply is not recommended as a reference voltage. If a well regulated 5V supply which drives logic is to be used as the reference, R14 should be decoupled by connecting it to 5V through another resistor and bypassing the junction of the 2 resistors with 0.1  $\mu$ F to ground. For reference voltages greater than 5V, a clamp diode is recommended between pin 14 and ground.

If pin 14 is driven by a high impedance such as a transistor current source, none of the above compensation methods apply and the amplifier must be heavily compensated, decreasing the overall bandwidth.

### OUTPUT VOLTAGE RANGE

The voltage on pin 4 is restricted to a range of  $-0.55$  to  $0.4V$  when  $V_{EE} = -5V$  due to the current switching methods employed in the DAC0808.

The negative output voltage compliance of the DAC0808 is extended to  $-5V$  where the negative supply voltage is more negative than  $-10V$ . Using a full-scale current of 1.992 mA and load resistor of 2.5 k $\Omega$  between pin 4 and ground will yield a voltage output of 256 levels between 0 and  $-4.980V$ . Floating pin 1 does not affect the converter speed or power dissipation. However, the value of the load resistor determines the switching time due to increased voltage swing. Values of  $R_L$  up to 500 $\Omega$  do not significantly affect performance, but a 2.5 k $\Omega$  load increases worst-case settling time to 1.2  $\mu$ s (when all bits are switched ON). Refer to the subsequent text section on Settling Time for more details on output loading.

### OUTPUT CURRENT RANGE

The output current maximum rating of 4.2 mA may be used only for negative supply voltages more negative than  $-8V$ , due to the increased voltage drop across the resistors in the reference current amplifier.

### ACCURACY

Absolute accuracy is the measure of each output current level with respect to its intended value, and is dependent upon relative accuracy and full-scale current drift. Relative accuracy is the measure of each output current level as a fraction of the full-scale current. The relative accuracy of the DAC0808 is essentially constant with temperature due to

the excellent temperature tracking of the monolithic resistor ladder. The reference current may drift with temperature, causing a change in the absolute accuracy of output current. However, the DAC0808 has a very low full-scale current drift with temperature.

The DAC0808 series is guaranteed accurate to within  $\pm 1/2$  LSB at a full-scale output current of 1.992 mA. This corresponds to a reference amplifier output current drive to the ladder network of 2 mA, with the loss of 1 LSB (8  $\mu$ A) which is the ladder remainder shunted to ground. The input current to pin 14 has a guaranteed value of between 1.9 and 2.1 mA, allowing some mismatch in the NPN current source pair. The accuracy test circuit is shown in *Figure 4*. The 12-bit converter is calibrated for a full-scale output current of 1.992 mA. This is an optional step since the DAC0808 accuracy is essentially the same between 1.5 and 2.5 mA. Then the DAC0808 circuits' full-scale current is trimmed to the same value with R14 so that a zero value appears at the error amplifier output. The counter is activated and the error band may be displayed on an oscilloscope, detected by comparators, or stored in a peak detector.

Two 8-bit D-to-A converters may not be used to construct a 16-bit accuracy D-to-A converter. 16-bit accuracy implies a total error of  $\pm 1/2$  of one part in 65,536 or  $\pm 0.00076\%$ , which is much more accurate than the  $\pm 0.019\%$  specification provided by the DAC0808.

### MULTIPLYING ACCURACY

The DAC0808 may be used in the multiplying mode with 8-bit accuracy when the reference current is varied over a range of 256:1. If the reference current in the multiplying mode ranges from 16  $\mu$ A to 4 mA, the additional error contributions are less than 1.6  $\mu$ A. This is well within 8-bit accuracy when referred to full-scale.

A monotonic converter is one which supplies an increase in current for each increment in the binary word. Typically, the DAC0808 is monotonic for all values of reference current above 0.5 mA. The recommended range for operation with a DC reference current is 0.5 to 4 mA.

### SETTLING TIME

The worst-case switching condition occurs when all bits are switched ON, which corresponds to a low-to-high transition for all bits. This time is typically 150 ns for settling to within  $\pm 1/2$  LSB, for 8-bit accuracy, and 100 ns to  $1/2$  LSB for 7 and 6-bit accuracy. The turn OFF is typically under 100 ns. These times apply when  $R_L \leq 500\Omega$  and  $C_O \leq 25$  pF.

Extra care must be taken in board layout since this is usually the dominant factor in satisfactory test results when measuring settling time. Short leads, 100  $\mu$ F supply bypassing for low frequencies, and minimum scope lead length are all mandatory.

## LM382 Low Noise Dual Preamplifier

### General Description


The LM382 is a dual preamplifier for the amplification of low level signals in applications requiring optimum noise performance. Each of the two amplifiers is completely independent, with individual internal power supply decoupler-regulator, providing 120 dB supply rejection and 60 dB channel separation. Other outstanding features include high gain (100 dB), and wide power bandwidth (75 kHz, 20 Vp-p). The LM382 operates from a single supply across the wide range of 9V to 40V.

A resistor matrix is provided on the chip to allow the user to select a variety of closed loop gain options and frequency response characteristics such as flat-band, NAB or RIAA equalization. The circuit is supplied in the 14 lead dual-in-line package.

### Features


- Low noise — 0.8  $\mu$ V total equivalent input noise
- High gain — 100 dB open loop
- Single supply operation
- Wide supply range 9V to 40V
- Power supply rejection — 120 dB
- Large output voltage swing
- Wide bandwidth — 15 MHz unity gain
- Power bandwidth — 75 kHz, 20 Vp-p
- Internally compensated
- Short circuit protected

### Schematic and Connection Diagrams



TL/H/7842-1

Dual-In-Line Package



TL/H/7842-2

Top View

Order Number LM382N  
See NS Package Number N14A

## Absolute Maximum Ratings

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage +40V  
Power Dissipation (Note 1) 1.56 W


Operating Temperature Range 0°C to +70°C  
Storage Temperature Range -65°C to +150°C  
Lead Temperature (Soldering, 10 sec.) +260°C

## Electrical Characteristics $T_A = 25^\circ\text{C}$ , $V_{CC} = 14\text{V}$ , unless otherwise stated.

Parameter	Conditions	Min	Typ	Max	Units
Voltage Gain	Open Loop, $f = 100\text{ Hz}$		100,000		V/V
Supply Current	$V_{CC} 9\text{V to }40\text{V}$ , $R_L = \infty$		10	20	mA
Output DC Voltage			6		V
Input Resistance (Positive Input) (Negative input)			100		k $\Omega$
			200		k $\Omega$
Input Current (Negative Input)			0.5		$\mu\text{A}$
Output Resistance	Open Loop		150		$\Omega$
Output Current	Source		8		mA
	Sink		2		mA
Output Voltage Swing	Peak-to-Peak, $R_L = 10\text{k}$		12		V
Unity Gain Bandwidth			15		MHz
Power Bandwidth	20 Vp-p ( $V_{CC} = 24\text{V}$ )		75		kHz
Maximum Input Voltage	Linear Operation			300	mVrms
Supply Rejection Ratio	$f = 1\text{ kHz}$		120		dB
Channel Separation	$f = 1\text{ kHz}$	40	60		dB
Total Harmonic Distortion	60 dB Gain, $f = 1\text{ kHz}$		0.1	0.3	%
Total Equivalent Input Noise	$R_S = 600\Omega$ , 100-10,000 Hz (Flat Response Circuit)		0.8	1.2	$\mu\text{Vrms}$


Note 1: For operation in ambient temperatures above 25°C, the device must be derated based on a 150°C maximum junction temperature and a thermal resistance of 80°C/W junction to ambient.

## Typical Applications




TL/H/7842-3

Tape Preamp (NAB Equalization)



TL/H/7842-5

Flat Response — Fixed Gain Configuration



TL/H/7842-4

Phono Preamp (RIAA Equalization)

Capacitor	Gain
C1 Only	40 dB
C2 Only	55 dB
C1 & C2	80 dB

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

at high frequencies. (At low frequencies where loop gain is large the impedance at the inverting input is very small and  $R_5$  is effectively not present; at higher frequencies loop gain decreases, causing the inverting impedance to rise to the limit set by  $R_5$ . At these frequencies  $R_5$  acts as a voltage divider for the input voltage guaranteeing amplifier gain of 10 when properly selected.) If the ratio of  $R_4$  divided by  $R_5 \parallel R_6$  is at least ten, then stability is assured. Since  $R_4$  is typically ten times  $R_5$  (for large supply voltages) and  $R_6$  equals  $R_4$  (for unity gain), then the circuit is stable without additional components. For low voltage applications where the ratio of  $R_4$  to  $R_5$  is less than ten, it becomes necessary to parallel  $R_5$  with a series R-C network so the ratio at high frequencies satisfies the gain requirement. Figure 2.8.3 shows such an arrangement with the constraints on  $R_7$  being given by Equations (2.8.1)-(2.8.3).

$$A_V (\text{pin 2 to 4}) = - \frac{R_4}{R_5 \parallel R_6 \parallel R_7} > 10 \quad (2.8.1)$$

$$R_Y = R_5 \parallel R_6 \quad (2.8.2)$$

$$R_7 < \frac{R_Y R_4}{10 R_Y - R_4} \quad (2.8.3)$$




FIGURE 2.8.3 Unity Gain Amplifier for Low Supply Voltage

#### Example 2.8.1

Design a low noise unity gain inverting amplifier to operate from  $V_S = 12V$ , with low frequency capabilities to 20Hz, input impedance equal to  $20k\Omega$ , and a load impedance of  $100k\Omega$ .

Solution:

1.  $R_{in} = R_6 = 20k\Omega$ .
2. For unity gain  $R_4 = R_6$ ,  $R_4 = 20k$ .
3. From Figure 2.8.2:

$$R_4 = \left( \frac{V_S}{2.6} - 1 \right) R_5 = \left( \frac{12}{2.6} - 1 \right) R_5$$

$$R_4 = 3.62 R_5$$

Therefore:

$$R_5 = \frac{R_4}{3.62} = \frac{20k}{3.62} = 5,525\Omega$$

Use  $R_5 = 5.6k$ .

4. From Equation (2.8.2):

$$R_Y = R_5 \parallel R_6 = \frac{5.6k \times 20k}{5.6k + 20k} = 4,375$$

5. From Equation (2.8.3):

$$R_7 < \frac{R_Y R_4}{10 R_Y - R_4} = \frac{4375 \times 20 \times 10^3}{10 \times 4375 - (20 \times 10^3)} = 3684$$

Use  $R_7 = 3.6k$

6. For  $f_0 = 20\text{Hz}$ ,

$$C_2 = \frac{1}{2\pi f_0 R_6} = \frac{1}{2\pi \times 20 \times 20k} = 3.98 \times 10^{-7}$$

Use  $C_2 = 0.5\mu F$ .

$$C_c = \frac{1}{2\pi f_0 R_L} = \frac{1}{2\pi \times 20 \times 100k} = 7.95 \times 10^{-8}$$

Use  $C_c = 0.1\mu F$ .

7. The selection of  $C_3$  is somewhat arbitrary, as its effect is only necessary at high frequencies. A convenient frequency for calculation purposes is 20kHz.

$$C_3 = \frac{1}{2\pi (20\text{kHz}) R_7} = \frac{1}{2\pi \times 20k \times 3.6k} = 2.21 \times 10^{-9}$$

Use  $C_3 = 0.0022\mu F$ .

#### 2.8.5 Application to Feedback Tone Controls

One of the most common audio circuits requiring unity gain stability is active tone controls. Complete design details are given in Section 2.14. An example of modified Baxandall tone controls using an LM387 appears as Figure 2.14.10 and should be consulted as an application of the stabilizing methods discussed in Section 2.8.4.

### 2.9 LM382 LOW NOISE DUAL PREAMPLIFIER WITH RESISTOR MATRIX

#### 2.9.1 Introduction

The LM382 is a dual preamplifier patterned after the LM381 low noise circuitry but with the addition of an internal resistor matrix. The resistor matrix allows the user to select a variety of closed loop gain options and frequency response characteristics such as flat-band, NAB (tape), or RIAA (phonograph) equalization. The LM382 possesses all of the features of the LM381 with two exceptions: no single ended input biasing option and no external pins for adding additional compensation capacitance. The internal resistors provide for biasing of the negative input automatically, so no external resistors are necessary and use of the LM382 creates the lowest parts count possible for standard designs. Originally developed for the automotive tape player market with a nominal supply voltage of +12V, the output is self queuing to about +6V (regardless of applied voltage — but this can be defeated, as will be discussed later). A diagram of the LM382 showing the resistor matrix appears as Figure 2.9.1.




FIGURE 2.9.1 LM382 Resistor Matrix

Since bias currents are small and may be ignored in gain calculations, the 50k input resistor does not affect gain. Therefore, the gain is given by:

$$A_{v1} = 1 + \frac{50k}{500} = 101 \approx 40dB$$




FIGURE 2.9.4 Equivalent Circuit for 55 dB Gain ( $C_2$  Only)

### 2.9.2 Non-Inverting AC Amplifier

The fixed-gain flat-response configuration of the LM382 (Figure 2.9.2) shows that with just two or three capacitors a complete high gain, low noise preamplifier is created.




FIGURE 2.9.2 LM382 as Fixed Gain-Flat Response Non-Inverting Amplifier

To understand how the gains of Figure 2.9.2 are calculated it is necessary to redraw each case with the capacitors short-circuited and include only the relevant portion of the resistor network per Figure 2.9.1. The redrawn 40dB gain configuration ( $C_1$  only) appears as Figure 2.9.3.




FIGURE 2.9.3 Equivalent Circuit for 40 dB Gain ( $C_1$  Only)

With  $C_2$  only, the redrawn equivalent circuit looks like Figure 2.9.4. Since the feedback network is wye-connected, it is easiest to perform a wye-delta transformation (see Appendix A3) in order to find an effective feedback resistor so the gain may be calculated. A complete transformation produces three equivalent resistors, two of which may be ignored. These are the ones that connect from the ends of each 50k resistor to ground; one acts as a load on the amplifier and doesn't enter into the gain calculations, and the other parallels 500Ω and is large enough to have no effect. The remaining transformed resistor connects directly from the output to the input and is the equivalent feedback resistor,  $R_f$ . Its value is found from:

$$R_f \text{ (equivalent)} = 50k + 50k + \frac{(50k)^2}{15k} = 267k$$

The gain is now simply

$$A_{v2} = 1 + \frac{267k}{500} = 535 \approx 55dB$$

Adding both  $C_1$  and  $C_2$  gives the equivalent circuit of Figure 2.9.5.




FIGURE 2.9.5 Equivalent Circuit for 80 dB Gain ( $C_1$  and  $C_2$ )

Treating Figure 2.9.5 similarly to Figure 2.9.4, an equivalent feedback resistor is calculated:

$$R_f (\text{equivalent}) = 50k + 50k + \frac{(50k)^2}{500} = 5.1 \text{ Meg}$$

Therefore, the gain is:

$$A_{v12} = 1 + \frac{5.1 \text{ Meg}}{500} = 10201 \approx 80 \text{ dB.}$$

### 2.9.3 Adjustable Gain for Non-Inverting Case

As can be learned from the preceding paragraphs, there are many combinations of ways to configure the resistor matrix. By adding a resistor in series with the capacitors it is possible to vary the gain. Care must be taken in attempting low gains (< 20dB), as the LM382 is not unity gain stable and should not be operated below gains of 20dB. (Under certain specialized applications unity gain is possible, as will be demonstrated later.) A general circuit allowing adjustable gain and requiring only one capacitor appears as Figure 2.9.6.




FIGURE 2.9.6 Adjustable Gain Non-inverting Amplifier

Referring to Figure 2.9.1, it is seen that the  $R_1$ - $C_1$  combination is used instead of the internal  $500\Omega$  resistor and that the remaining pins are left unconnected. The equivalent resistance of the  $50k$ - $50k$ - $15k$  wye feedback network was found previously to equal  $267k\Omega$ , so the gain is now given by Equation (2.9.1).

$$\text{Gain} = 1 + \frac{267k}{R_1} \quad \text{where } R_1 \approx 3.37k \Omega \quad (2.9.1)$$

And  $C_1$  is found from Equation (2.9.2):

$$C_1 = \frac{1}{2\pi f_0 R_1} \quad (2.9.2)$$

where:  $f_0$  = low frequency -3dB corner.

### 2.9.4 Internal Bias Override

As mentioned in the introduction, it is possible to override the internal bias resistor which causes the output quiescent point to sit at +6V regardless of applied voltage. This is

done by adding a resistor at pin 5 (or 10) which parallels the internal  $15k\Omega$  resistor and defeats its effect (Figure 2.9.7).




FIGURE 2.9.7 Internal Bias Override Resistor

Since the positive input is biased internally to a potential of +1.3V (see circuit description for LM381), it is necessary that the DC potential at the negative input equal +1.3V also. Because bias current is small ( $0.5\mu A$ ), the voltage drop across the  $50k$  resistor may be ignored, which says there is +1.3V across  $R_Q$ . The current developed by this potential across  $R_Q$  is drawn from the output stage, through the  $50k$  resistor, through  $R_Q$  and to ground. The subsequent voltage drop across the  $50k$  resistor is additive to the +1.3V and determines the output DC level. Stated mathematically,

$$\frac{V_s}{2} = \left( \frac{50k}{RX} \right) 1.3V + 1.3V \quad (2.9.3)$$

where:  $RX = R_Q || 15k$

From Equation (2.9.3) the relationships of  $RX$  and  $R_Q$  may be expressed.

$$RX = \frac{50k}{\frac{V_s}{2.6} - 1} \quad (2.9.4)$$

$$R_Q = \frac{RX (15k)}{15k - RX} \quad (2.9.5)$$

### Example 2.9.1

Select  $R_Q$  such that the output of a LM382 will center at .12VDC when operated from a supply of  $V_s = 24VDC$ .

Solution

1. Calculate  $RX$  from Equation (2.9.4).

$$RX = \frac{50 \times 10^3}{\frac{24}{2.6} - 1} = 6075\Omega$$

2. Calculate  $R_Q$  from Equation (2.9.5).

$$R_Q = \frac{(6075)(15 \times 10^3)}{(15 \times 10^3) - 6075} = 10210\Omega$$

Use  $R_Q = 10k\Omega$ .

Since RQ parallels the 15k resistor, then the AC gains due to the addition of capacitor C<sub>1</sub> or C<sub>2</sub> (or both) (as given in Figure 2.9.2) are changed. The new gain equations become a function of RQ and are given as Equations (2.9.6)-(2.9.8) and refer to Figure 2.9.8.

$$C_1 \text{ Only: Gain} \approx 1 + \frac{50k}{RQ \parallel 500} \quad (2.9.6)$$

$$C_2 \text{ Only: Gain} = 201 + \frac{5 \times 10^6}{RX} \quad (2.9.7)$$

$$C_1 \text{ \& } C_2: \text{Gain} \approx 201 + \frac{5 \times 10^6}{RQ \parallel 500} \quad (2.9.8)$$

where: RX and RQ are given by Equations (2.9.4) and (2.9.5).




FIGURE 2.9.8 Fixed Gain Amplifier with Internal Bias Override

Continuing the previous example to find the effect of RQ on the gain yields:

$$3. C_1 \text{ Only: Gain} = 1 + \frac{50k}{10k \parallel 500} = 53.6dB$$

$$4. C_2 \text{ Only: Gain} = 201 + \frac{5 \times 10^6}{6075} = 60.2dB$$

$$5. C_1 \text{ \& } C_2: \text{Gain} = 201 + \frac{5 \times 10^6}{10k \parallel 500} = 80.6dB$$

### 2.9.5 Inverting AC Amplifier

Examination of the resistor matrix (Figure 2.9.1) reveals that an inverting AC amplifier can be created with just one resistor (Figure 2.9.9).


The gain is found by calculating the equivalent feedback resistance as before, and appears in Figure 2.9.9. Higher gains are possible (while retaining large input resistance = R<sub>1</sub>) by adding capacitor C<sub>1</sub> as shown in Figure 2.9.10.

The internal bias override technique discussed for the non-inverting configuration can be applied to the inverting case as well. The required value of RQ is calculated from Equations (2.9.4) and (2.9.5) and affects the gain relation shown in Figures 2.9.9 and 2.9.10. The new gain equations are:

$$\text{Without } C_1: \text{Gain} = \left( -\frac{1}{R_1} \right) \left( 10^5 + \frac{2.5 \times 10^9}{RQ \parallel 15k} \right) \quad (2.9.9)$$

$$\text{With } C_1: \text{Gain} = \left( -\frac{1}{R_1} \right) \left( 10^5 + \frac{2.5 \times 10^9}{RQ \parallel 500} \right) \quad (2.9.10)$$

and the circuit is shown in Figure 2.9.11.



$$\text{GAIN} = -\frac{257k}{R_1} (> 20dB \text{ FOR STABILITY})$$


$$C_0 = \frac{1}{2 \times f_0 R_1}$$

f<sub>0</sub> = LOW FREQUENCY -3dB CORNER

INPUT IMPEDANCE = R<sub>1</sub>

PINS 3, 5, 6, 9, 10, 12 NOT USED

FIGURE 2.9.9 LM382 as Inverting AC Amplifier



$$\text{GAIN} = -\frac{5.1 \times 10^6}{R_1}$$

$$C_0 = \frac{1}{2 \times f_0 R_1}$$

f<sub>0</sub> = LOW FREQUENCY -3dB CORNER

INPUT IMPEDANCE = R<sub>1</sub>

PINS 3, 5, 10, 12 NOT USED

FIGURE 2.9.10 High Gain Inverting AC Amplifier




FIGURE 2.9.11 Inverting Amplifier with Internal Bias Override

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### Example 2.9.2

Design an inverting amplifier to operate from a supply of  $V_s = 24\text{V}_{\text{DC}}$ , with output quiescent point equal to  $12\text{V}_{\text{DC}}$ , gain equal to 40dB, input impedance greater than  $10\text{k}\Omega$ , low frequency performance flat to 20Hz, and a load impedance equal to  $100\text{k}\Omega$ .

1. From the previous example  $R_Q = 10\text{k}\Omega$ .
2. Add  $C_1$  for high gain and input impedance.
3. Calculate  $R_1$  from Equation (2.9.10).

$$R_1 = \left( \frac{1}{\text{Gain}} \right) \left( 10^5 + \frac{2.5 \times 10^9}{R_Q \parallel 500} \right)$$

$$R_1 = \left( \frac{1}{10^2} \right) \left( 10^5 + \frac{2.5 \times 10^9}{10\text{k} \parallel 500} \right) \quad (\text{Note: } 40\text{dB} = 10^2\text{V/V})$$

$$R_1 = 5.35 \times 10^4$$

Use  $R_1 = 56\text{k}\Omega$ .

4. Calculate  $C_0$  from equation shown in Figure 2.9.9.

$$C_0 = \frac{1}{2\pi f_0 R_1} = \frac{1}{(2\pi)(20)(56\text{k})} = 1.42 \times 10^{-7}$$

Use  $C_0 = 0.15\mu\text{F}$ .

5. Calculate  $C_c$  from Equation (2.6.12).

$$C_c = \frac{1}{2\pi f_0 R_1} = \frac{1}{(2\pi)(20)(10^5)} = 7.96 \times 10^{-8}$$

Use  $C_c = 0.1\mu\text{F}$ .

The complete amplifier is shown in Figure 2.9.12.





FIGURE 2.9.12 Inverting Amplifier with Gain = 40 dB and  $V_s = +24\text{V}$


### 2.9.8 Unity Gain Inverting Amplifier

Referring back to Figure 2.9.1, it can be seen that by shorting pin 2 (or 13) to 5 (or 10) the feedback network reduces to a single  $50\text{k}\Omega$  resistor connected from the output to the inverting input, plus the  $15\text{k}\Omega$  biasing resistor from the inverting input to ground. To create unity gain then, a resistor equal to  $50\text{k}\Omega$  is connected to the minus input. Simple enough; however, the amplifier is not stable. Since the  $15\text{k}\Omega$  resistor acts as a voltage divider to the input, the gain of the amplifier (pin 7 to pin 2) is only  $50\text{k}$  divided by  $15\text{k}$ , or  $3.33\text{V/V}$ . Minimum required gain for stability is  $10\text{V/V}$ , so it becomes necessary to shunt the  $15\text{k}\Omega$  resistor with a new resistor such that the parallel combination equals  $5\text{k}\Omega$ . This may be done AC or DC,

depending upon supply voltage. If done DC (tied from pin 2 (or 13) directly to ground), then it becomes  $R_Q$  (from Figure 2.9.7) and affects the output DC level. Placing a capacitor in series with this resistor makes it effective only for AC voltages and does not change the output level. The required resistor equals  $9.1\text{k}\Omega$ , which is close enough to the required  $R_Q$  for  $V_s = 24\text{V}$ . Two examples of unity gain amplifiers appear as Figure 2.9.13 and should satisfy the majority of applications.



(a) Supply Voltage = 24 Volts



(b) Supply Voltage = 12 Volts

FIGURE 2.9.13 Unity Gain Inverting Amplifier

### 2.9.7 Remarks

The above application hints are not meant to be all-inclusive, but rather are offered as an aid to LM382 users to familiarize them with its many possibilities. Once understood, the internal resistor matrix allows for many possible configurations, only a few of which have been described in this section.

### 2.10 LM1303 STEREO PREAMPLIFIER

#### 2.10.1 Introduction

The LM1303 is a dual preamplifier designed to be operated from split supplies ranging from  $\pm 4.5\text{V}$  up to  $\pm 15\text{V}$ . It has "op amp" type inputs allowing large input signals with low distortion performance. The wideband noise performance is superior to traditional operational amplifiers, being typically  $0.9\text{V}_{\text{RMS}}$  ( $10\text{kHz}$  bandwidth). Compensation is done externally and offers the user a variety of choices, since three compensation points are brought out for each amplifier. The LM1303 is pin-for-pin compatible with "739" type dual preamplifiers and in most applications serves as a direct replacement.

32K x 8 Bit Static RAM

FEATURES

- Fast Access Time 80, 100, 120 ns (max.)
- Low Power Dissipation  
Standby: 0.55mW (max.)  
Operating: 248mW (max.)
- Low Data Retention Current: 50µA (max.)
- Capability of Battery Back-up Operation
- Data Retention Voltage: 2.0V (min.)
- Single 5V ± 10% supply
- TTL compatible inputs and outputs
- Pin compatible with 256K EPROMS
- Fully Static Operation  
— No clock or refresh required
- Standard 28-pin DIP (600 mil) and 28-pin SOP (330 mil)
- Common I/O, Tristate Output

GENERAL DESCRIPTION

The KM62256A/AL is a 262, 144 bit high speed Static Random Access Memory organized as 32,768 words by 8 bits.

This device is fabricated using advanced SST'S CMOS technology with polysilicon resistors.


The KM62256A/AL has an output enable for precise control of the data output.

It also has a chip enable for the minimum current power down mode. The KM62256A/AL has been designed for high speed and low power applications. It is particularly well suited for battery back up non-volatile memory applications.


Two versions are available the KM62256A and KM62256AL. The L-version is specified with lower standby and data retention currents than the standard version.

Otherwise the two version are identical.

FUNCTIONAL BLOCK DIAGRAM



PIN CONFIGURATION



Pin Name	Pin Function
A <sub>0</sub> ~ A <sub>14</sub>	Address Inputs
WE	Write Enable
CS	Chip Select
OE	Output Enable
I/O <sub>1</sub> ~ I/O <sub>8</sub>	Data Inputs/Outputs
V <sub>CC</sub>	+ 5V Power Supply
V <sub>SS</sub>	Ground

**ABSOLUTE MAXIMUM RATINGS** (See Note)\*

Rating	Symbol	Value	Units
Voltage on any Pin Relative to $V_{SS}$	$V_{IN}, V_{OUT}$	-0.3 to $V_{CC} + 0.5$	V
Voltage on $V_{CC}$ Supply Relative to $V_{CC}$	$V_{CC}$	-0.5 to +7.0	V
Power Dissipation	$P_D$	1.0	W
Storage Temperature	$T_{stg}$	-55 to +125	°C
Operating Temperature	$T_A$	0 to +70	°C

\*Note: Stresses greater than those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect reliability.

**RECOMMENDED OPERATING CONDITIONS** ( $T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$ )

Parameter	Symbol	Min	Typ	Max	Unit
Supply Voltage	$V_{CC}$	4.5	5.0	5.5	V
Ground	$V_{SS}$	0	0	0	V
Input High Voltage	$V_{IH}$	2.2	—	$V_{CC} + 0.5$	V
Input Low Voltage	$V_{IL}$	-0.3*	—	0.8	V

\* Note:  $V_{IL}(\text{min}) = -3.0\text{V}$  for  $\leq 50\text{ns}$  pulse

**DC AND OPERATING CHARACTERISTICS**

( $T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$ ,  $V_{CC} = 5\text{V} \pm 10\%$ , unless otherwise specified)

Parameter	Symbol	Test Conditions	Device	Min	Typ	Max	Units
Input Leakage Current	$I_{LI}$	$V_{IN} = V_{SS}$ to $V_{CC}$				1	$\mu\text{A}$
Output Leakage Current	$I_{LO}$	$\overline{CS} = V_{IH}$ or $\overline{OE} = V_{IH}$ $V_{IO} = V_{SS}$ to $V_{CC}$				1	$\mu\text{A}$
Operating Power Supply Current	$I_{CC1}$	$\overline{CS} = V_{IL}$ , $I_{OUT} = 0\text{mA}$				45	mA
Average Operating Current	$I_{CC2}$	Min Cycle, 100% Duty $\overline{CS} = V_{IL}$ , $I_{OUT} = 0\text{mA}$			35	70	mA
Standby Power Supply Current	$I_{SB}$	$\overline{CS} = V_{IH}$				2	mA
	$I_{SB1}$	$\overline{CS} \geq V_{CC} - 0.2\text{V}$	KM62256A KM62256AL			1 2	mA $\mu\text{A}$
Output Low Voltage	$V_{OL}$	$I_{OL} = 2.1\text{mA}$				0.4	V
Output High Voltage	$V_{OH}$	$I_{OH} = -1.0\text{mA}$		2.4			V

**CAPACITANCE** ( $T_A = 25^\circ\text{C}$ ,  $V_{CC} = 5\text{V}$ ,  $f = 1.0\text{ MHz}$ )

Parameter	Symbol	Conditions	Min	Max	Unit
Input Capacitance	$C_{IN}$	$V_{IN} = 0\text{V}$	—	6	pF
Input/Output Capacitance	$C_{IO}$	$V_{IO} = 0\text{V}$	—	8	pF

Note: Capacitance is periodically sampled and not 100% tested.

**AC CHARACTERISTICS**

( $T_A = 0^\circ\text{C}$  to  $70^\circ\text{C}$ ,  $V_{CC} = 5\text{V} \pm 10\%$ , unless otherwise specified)

**TEST CONDITIONS**

Parameter	Value
Input Pulse Levels	0.8 to 2.4V
Input Rise and Fall Times	5 ns
Input and Output Timing Reference Levels	1.5V
Output Load	1 TTL Load and $C_L = 100\text{ pF}$ (including scope and jig capacitance)

**READ CYCLE**

Parameter	Symbol	KM62256A-8 KM62256AL-8		KM62256A-10 KM62256AL-10		KM62256A-12 KM62256AL-12		Unit
		Min	Max	Min	Max	Min	Max	
Read Cycle Time	$t_{RC}$	80		100		120		ns
Address Access Time	$t_{AA}$		80		100		120	ns
Chip Select to Output	$t_{ACS}$		80		100		120	ns
Output Enable to Valid Output	$t_{OE}$		40		50		60	ns
Chip Enable to Low-Z Output	$t_{CLA}$	5		10		10		ns
Output Enable to Low-Z Output	$t_{OLZ}$	5		5		5		ns
Chip Disable to High-Z Output	$t_{CHZ}$	0	30	0	35	0	40	ns
Output Disable to High-Z Output	$t_{OHZ}$	0	30	0	35	0	40	ns
Output Hold from Address Change	$t_{OH}$	5		10		15		ns


WRITE CYCLE

Parameter	Symbol	KM62256A-8 KM62256AL-8		KM62256A-10 KM62256AL-10		KM62256A-12 KM62256AL-12		Unit
		Min	Max	Min	Max	Min	Max	
Write Cycle Time	$t_{wc}$	80	---	100	---	120	---	ns
Chip Select to End of Write	$t_{c\overline{w}}$	70	---	80	---	85	---	ns
Address Set-up Time	$t_{as}$	0	---	0	---	0	---	ns
Address Valid to End of Write	$t_{aw}$	70	---	80	---	85	---	ns
Write Pulse Width	$t_{wp}$	55	---	60	---	70	---	ns
Write Recovery Time	$t_{wr}$	0	---	5	---	5	---	ns
Write to Output High-Z	$t_{w\overline{h}z}$	0	30	0	35	0	40	ns
Data to Write Time Overlap	$t_{dw}$	40	---	50	---	60	---	ns
Data Hold from Write Time	$t_{dh}$	0	---	0	---	0	---	ns
End of Write to Output Low-Z	$t_{ow}$	5	---	10	---	10	---	ns

- NOTES:
- $t_{chz}$  and  $t_{ohz}$  are defined as the time at which the outputs achieve the open circuit condition and are not referenced to the  $V_{OH}$  or  $V_{OL}$  level.
  - At any given temperature and voltage condition,  $t_{chz}$  max is less than  $t_{clz}$  min both for a given device and from device to device.
  - $\overline{WE}$  is high for read cycle.
  - Address valid prior to or coincident with  $\overline{CS}$  transition low.
  - A write occurs during the overlap ( $t_{wp}$ ) of a low  $\overline{CS}$  and a low  $\overline{WE}$ .
  - During this period, I/O pins are in the output state. The input signals out of phase must not be applied.
  - $\overline{CS}$  or  $\overline{WE}$  must be high during address transition.
  - If  $\overline{OE}$  is high, I/O pins remain in a high-impedance state.
  - $\overline{OE}$  is continuously low. ( $\overline{OE} = V_{IL}$ )


TIMING DIAGRAMS

READ CYCLE (NOTE 1,2,3,4)




**TIMING DIAGRAMS** (Continued)

**WRITE CYCLE 1 ( $\overline{OE}$  Clocked) (NOTE 5,6,7,8)**



**WRITE CYCLE 2 ( $\overline{OE}$  Low Fixed) (NOTE 5,6,7,8,9)**




**DATA RETENTION CHARACTERISTICS** ( $T_A = 0^\circ\text{C}$  to  $+70^\circ\text{C}$ )  
 (This characteristic is guaranteed only for L-version)

Parameter	Symbol	Test Condition	Min	Typ	Max	Units
V <sub>CC</sub> for Data Retention	V <sub>DR</sub>	$\overline{CS} \geq V_{CC} - 0.2V$	2.0		5.5	V
Data Retention Current	I <sub>DR</sub>	V <sub>CC</sub> = 3.0V $\overline{CS} \geq V_{CC} - 0.2V$		1	50	$\mu\text{A}$
Data Retention Set-up Time	t <sub>SDR</sub>	See Data Retention Wave forms (below)	0			ns
Recovery Time	t <sub>RDR</sub>		t <sub>RC</sub> *			ns

\* t<sub>RC</sub> = Read Cycle Time


**DATA RETENTION WAVEFORM**




Note: The Other inputs (Address,  $\overline{OE}$ ,  $\overline{WE}$ , I/O) can be in a high impedance state



BOB PANG TU



PT6 Top Layer



PT6 Bottom Layer



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**ภาคผนวก ง.**



**ผลการทดลอง**





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บรรณานุกรม

1. วิบูลย์ ชานสกุล. "การศึกษาพยัญชนะกักในภาษาไทยเชิงกลศาสตร์" วิทยานิพนธ์  
ปริญญามหาบัณฑิต ภาควิชาภาษาศาสตร์ บัณฑิตวิทยาลัย จุฬาลงกรณ์มหาวิทยาลัย  
, 2531.
2. ไพศาล ธรรมโพธิทอง. "ระบบการรับรู้เสียงพูดแบบต่างบุคคล" วิทยานิพนธ์  
ปริญญามหาบัณฑิต ภาควิชาวิศวกรรมคอมพิวเตอร์ บัณฑิตวิทยาลัย จุฬาลงกรณ์มหา  
วิทยาลัย, 2533.
3. ทวี ประทุมทาน. "การตรวจรู้เสียงพูดภาษาไทยโดยใช้หน่วยพยางค์" วิทยานิพนธ์  
ปริญญามหาบัณฑิต ภาควิชาวิศวกรรมคอมพิวเตอร์ บัณฑิตวิทยาลัย จุฬาลงกรณ์มหา  
วิทยาลัย, 2530.
4. ชันวา ศรีประโมง. "การวิเคราะห์เสียงภาษาไทยแทนในความถี่ฮาร์โมนิค" เอก  
สารประกอบการประชุมทางวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 15, 2535.
5. ดร.วัลลภ สุรกำพลพร. "การประมวลผลสัญญาณเชิงเลข" สถาบันเทคโนโลยีพระ  
จอมเกล้า เจ้าคุณทหาร ลาดกระบัง, 2533.
6. ชานินทร์ ถาวรศาสนวงศ์, ทินกร ตึก. "การอินเทอร์เฟส IBM PC" สำนักพิมพ์  
ฟิลิกส์เซ็นเตอร์
7. "คู่มือไอซีซีพีพอร์ท และ หน่วยความจำ" บริษัท ซีเอ็ดยูเคชั่น จำกัด, 2529.
8. Thomas W. Parsons. "Voice and Speech Processing" McGraw-Hill  
Book Company, 1987. 7k 7882.565~
9. Pual M. Embree , Bruce Kimble. "C Language Algorithms for  
Digital Signal Processing" Prentice-Hall International, 1991.
10. Herbert Schildit "Advanced C" McGraw-Hill, Inc. , 1988.
11. Trevor J. Terral. "Introduction to Digital Filter" The  
Macmillan Press Ltd., 1980.
12. "Mos Memory. 1989" SamSuuy , Databook.
13. "Audio Handboo" National.
14. "Linear 2 Databook" National Semiconductor Corporation.
15. "Linear 3 Databook" National Semiconductor Corporation.