



เครื่องจัดสัญญาณภาพ
 FRAME SYNCHRONIZER



ปรินต์งานฉบับนี้ เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาตรีวิศวกรรมศาสตรบัณฑิต
 สาขา วิศวกรรมอิเล็กทรอนิกส์
 สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง
 ปีการศึกษา 2535

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา ๒๕๓๕

เรื่อง เครื่องจัดการสัญญาณภาพ

FRAME SYNCHRONIZER

ผู้จัดทำ

1. นาย กมล จำเริญวิฑูรย์
2. นาย เกียรติศักดิ์ ฐานะรุ่ง
3. นาย สมยศ กิตติชัยกุลกิจ

.......... อาจารย์ที่ปรึกษา

(อาจารย์ ประภากร สุวรรณะ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องจัดสัญญาณภาพ

นาย กมล จำเวญทวีทรัพย์ 321002
 นาย เกียรติศักดิ์ ชนะรุ่ง 321027
 นาย สมยศ กิตติชัยกุลกิจ 321353
 อาจารย์ที่ปรึกษา: อาจารย์ประกายกร สุวรรณะ
 ปีการศึกษา 2535

บทคัดย่อ

เครื่องจัดสัญญาณภาพ (FRAME SYNCHRONIZER) เป็นอุปกรณ์ซึ่งประกอบด้วยวงจรอิเล็คทรอนิกส์ ใช้จัดการขยายสัญญาณภาพ (VIDEO SIGNAL) ปกติ ที่แสดงออกบนจอโทรทัศน์ 1 เครื่อง นำมาขยายขนาดของภาพเป็น 4 เท่าจากปกติ แสดงออกบนจอโทรทัศน์จำนวน 4 เครื่อง ประกอบกันเป็นภาพเดียว

โดยใช้หลักการแปลงสัญญาณภาพจากเครื่องเล่นวีดีโอ เป็นสัญญาณดิจิทัล (DIGITAL) ขนาด 7 บิต โดยใช้วงจร A/D CONVERTER ด้วยความถี่ในการสุ่ม (SAMPLING) 5 MHz นำสัญญาณข้อมูลภาพ จัดเก็บลงหน่วยความจำ โดยแบ่งการจัดเก็บเป็น 2 ชุดๆละ 1 field สลับกัน ใน 1 ชุด มีหน่วยความจำย่อย 4 ส่วน และอ่านข้อมูลซ้ำตำแหน่งละ 4 ครั้ง

สัญญาณข้อมูลภาพที่อ่านจากหน่วยความจำ จะถูกแปลงเป็นสัญญาณ Analog โดยวงจร D/A CONVERTER แบบ R-2R LADDER สัญญาณที่ได้นำไปรวมกับ สัญญาณ sync ด้วยวงจร SUMMING ในที่สุดจะได้สัญญาณภาพพร้อมที่จะแสดงออกบนจอโทรทัศน์ ทั้ง 4 เครื่อง

ประโยชน์ของเครื่องจัดสัญญาณภาพ (FRAME SYNCHRONIZER) ทำให้คนจำนวนมากๆ ดูทีวี ที่มีภาพขนาดใหญ่ด้วยภาพที่คมชัดในเวลาเดียวกันได้ ดังนั้นเมื่อนำไปตั้งในที่มีคนมากๆ เช่นในงานนิทรรศการต่าง ๆ จะเหมาะสมมาก และยังช่วยประหยัดค่าใช้จ่ายอีกด้วย

FRAME SYNCHRONIZER

KAMON CHAMROENTAWEESUP

KRIENGSAK THANARUNG

SOMYOS KITTICHAIKULKIT

ADVISOR:

PRAPAKORN SUWANNA

1992

ABSTRACT

FRAME SYNCHRONIZER IS AN ELECTRONIC CIRCUIT WHICH SEPARATE VIDEO SIGNAL FROM SINGLE MONITOR TO DISPLAY ON 4 MONITORS. ANALOG SIGNAL FROM VIDEO MUST BE CONVERTED TO SEVEN BITS DIGITAL SIGNAL WITH 5 MHZ SAMPLING FREQUENCY. THEN, IT SEPARATES DIGITAL SIGNAL TO 4 PARTS AND WRITES THEM IN 4 SERIES OF STATIC RAM. EACH SERIAL OF 2 STATIC RAMS, WHEN ONE WRITES A FIELD, ANOTHER ONE WILL READ ANOTHER FIELD. READING WILL REPEAT 4 TIMES PER ONE ADDRESS. FINALLY, REAL-TIME PICTURE WILL BE SHOWN CONTINUALLY ON 4 MONITORS IN THE SAME PICTURE.

ADVANTAGES OF THIS FRAME SYNCHRONIZER CAN LET MANY PEOPLE WATCH A VERY BIG TELEVISION WITH CLEAR PICTURES IN THE SAME TIME. SO, THIS PROJECT IS PROPER THAN GENERAL TELEVISIONS WHEN SET IT IN CROWDED AREA SUCH AS EXHIBITIONS.

สารบัญ

1. ทฤษฎีโทรทัศน.....	1
2. หลักการในการสร้าง และวงจร.....	11
-การจัดการหน่วยความจำ.....	12
-BLOCK DIAGRAM.....	14
-วงจรถ่ายเเน็ดความถี่.....	17
-วงจรแยกสัญญาณเชิงค้.....	18
-วงจรกรองผ่านความถี่ต่ำ.....	19
-วงจรแปลง สัญญาณอนาลอก เป็นดิจิตอล.....	20
-การสร้าง สัญญาณควบคุม การอ่าน-เขียนข้อมูล.....	22
-วงจรสร้าง สัญญาณควบคุม การอ่าน-เขียนข้อมูล.....	23
-วงจรสร้าง สัญญาณอ้างอิงตำแหน่ง.....	26
-วงจรแปลง สัญญาณดิจิตอล เป็นอนาลอก.....	28
-วงจรผสมสัญญาณ.....	29
3. ผลการทดลอง.....	30
4. บทสรุป และวิจารณ์.....	31
กิตติกรรมประกาศ.....	32
หนังสืออ้างอิง.....	33
ภาคผนวก.....	34

ทฤษฎีโทรทัศน


ภาพประกอบด้วยอะไรบ้าง

หากพิจารณาคุณภาพหรือรูปที่ปรากฏในหน้าหนังสือพิมพ์และวารสารต่างๆแล้ว จะเห็นว่าภาพเหล่านี้ประกอบขึ้นด้วยจุดเล็กๆ เป็นจำนวนมาก ซึ่งมีทั้งส่วนที่ดำสนิท และส่วนที่ดำจาง ขนาดของจุดดำในส่วนของภาพที่มีคสนิท ก็จะเห็นใหญ่กว่าขนาดของจุดดำในส่วนของภาพที่จาง จำนวนจุดดำที่มีมากหรือน้อยนี้ จะมีผลทำให้ภาพมองดูละเอียดหรือหยาบแตกต่างกันด้วย ในการนี้ระยะทางที่มองดูภาพก็เข้ามามีส่วนสำคัญอยู่ไม่น้อย ภาพที่หยาบ แต่ถ้าหากมองดูในระยะทางซึ่งไกลกว่าระยะที่ใช้มองดูภาพละเอียด ก็อาจรู้สึกได้ว่า พอจะดูได้เหมือนกัน

ในทำนองเดียวกันภาพที่ปรากฏบนจอหลอดภาพของเครื่องรับโทรทัศน์นั้น ก็ประกอบขึ้นด้วยเส้นขวางเล็กๆ ในแนวนอนเป็นจำนวนมาก ซึ่งแต่ละเส้นนี้ก็รวมทั้งส่วนที่ดำสนิท ส่วนที่ดำจาง และส่วนที่สว่างมากรวมกันอยู่ เส้นขวางเล็กๆ ความแนวนอนเหล่านี้ มีชื่อเรียกว่า เส้นสะแกน ซึ่งประกอบไปด้วยส่วนหรือจุดเล็กๆ ที่มีทั้งมืดและสว่างปะปนกัน ฉะนั้นภาพที่ปรากฏบนจอหลอดภาพจึงประกอบขึ้นด้วยจุดเล็กๆซึ่งมีระดับของความสว่างแตกต่างกันเป็นจำนวนมากมาช จุดเล็กๆเหล่านี้มีชื่อเรียกว่า ส่วนประกอบของภาพ หรือ PICTURE ELEMENTS ซึ่งมีความสัมพันธ์กับความละเอียดของภาพมาก หากจำนวนจุดเล็กๆ หรือจำนวนเส้นสะแกนในแนวนอนมีมากยิ่งขึ้นเพียงไร ภาพที่เห็นบนจอหลอดภาพก็จะมองดูละเอียดมากขึ้นเพียงนั้น ฉะนั้น โทรทัศน์ระบบยุโรป ซึ่งมีจำนวนเส้นสะแกน 625 เส้น จึงให้ภาพที่ละเอียดกว่าโทรทัศน์ระบบอเมริกัน ซึ่งมีจำนวนเส้นสะแกนเพียง 525 เส้นเท่านั้น แต่อย่างไรก็ตาม ภาพที่เห็นบนจอหลอดภาพจะมองดูละเอียด หยาบ หรือน่าดูอย่างไรนั้น ยังขึ้นอยู่กับส่วนประกอบอีกหลายอย่าง เช่น ความสว่างของภาพ และระยะทางที่มองดูภาพ เป็นต้น สำหรับโทรทัศน์ระบบอเมริกัน แม้จะมีจำนวนเส้นสะแกนน้อยกว่าจำนวนเส้นของโทรทัศน์ระบบยุโรป ซึ่งจะทำให้เห็นภาพหยาบไปบ้างก็ตาม แต่ถ้าหากมองดูในระยะทางห่างประมาณสี่ถึงแปดเท่าของความสูงภาพแล้ว ก็จะมีผลทำให้ภาพที่เห็นได้เหมือนกัน นอกจากนี้ สาขาคาของพวกเราส่วนมาก ยังนิยมมองดูภาพที่มีขนาดอัตราส่วนความกว้างต่อความสูงของภาพ เป็นสี่ต่อสามอีกด้วย


วิธีการสะแกนและการหักเหของลำอเล็กตรอน

ภายในหลอดภาพของเครื่องรับโทรทัศน์ อเล็กตรอนที่หลุดออกมาจากแคโทด และถูกดึง
 ดึงให้วิ่งเป็นลำไปกระทบ แอนโอด หรือ จอหลอดภาพ ซึ่งฉาบวัสดุเรืองแสงบางชนิดเอาไว้ จะ
 ทำให้มองเห็นเป็นจุดสว่างขึ้นที่จอการสะแกน ก็คือการทำให้จุดสว่างนี้ เคลื่อนที่ไปในจังหวะที่
 ถูกต้อง ทั้งในแนวนอนและแนวตั้งของจอหลอดภาพโดยอาศัยความเข้มของสนามแม่เหล็กเข้า
 ช่วยเหลือ ความที่แสดงไว้ในรูปที่ 1 และรูปที่ 2 กล่าวคือในขณะที่ไม่มีสนามแม่เหล็กลำอ
 เล็กตรอนก็จะวิ่งไปกระทบจอหลอดภาพตรงกลางโดยไม่ถูกหักเหเลย หากต้องการเบนลำอเล็ก
 ตรอนนี้ไปทางซ้ายมือในแนวนอน ก็จำเป็นต้องใช้สนามแม่เหล็กที่มีขั้วเหนือ-ใต้ อยู่ในแนวตั้ง
 ความรูปที่ 2 หากกลับขั้วแม่เหล็กนี้เสีย ลำอเล็กตรอนก็จะถูกเบนไปทางขวามือในแนวนอน
 ของจอหลอดภาพ การที่ลำอเล็กตรอนถูกเบนไปทางขวามือ หรือทางซ้ายมือของจอนี้ จะทำให้
 เห็นเป็นจุดสว่างเคลื่อนที่ไปทางเคียวกันค้ำว ในทำนองเคียวกัน หากมีขั้วแม่เหล็กในแนวนอน
 ลำอเล็กตรอน หรือจุดสว่างก็จะถูกเบนไปในทางแนวตั้งของจอหลอดภาพ ฉะนั้น เพื่อช่วยใน
 การหักเหลำอเล็กตรอนในทิศทางที่ต้องการ จึงนิยมใช้สนามแม่เหล็กทั้งในแนวนอนและในแนวตั้ง
 ร่วมกันสองสนาม แม่เหล็กไฟฟ้านี้เกิดจากการปล่อยกระแสไฟฟ้าผ่านขดลวดที่พันอยู่รอบๆ จอ
 หลอดภาพ ขดลวดเหล่านี้เรียกว่า ขดลวดของการหักเหทางแนวนอนและขดลวดหักเหทางแนวตั้ง
 ความลำดับ รูปร่างของกระแสไฟฟ้าที่ไหลผ่านขดลวดทั้งสอง เพื่อที่จะทำให้เกิดการสะแกนนั้น
 มีความสำคัญมากและนิยมใช้เป็นกระแสรูปฟันเลื่อย ความถี่ของกระแสที่ไหลผ่านขดลวดทั้งสองนี้
 ไม่เท่ากัน สำหรับโทรทัศน์ระบบอเมริกัน กระแสรูปฟันเลื่อยที่ไหลผ่านขดลวดของการหักเหทาง
 แนวนอนจะมีความถี่ 15.750 กิโลเฮิรตซ์ ส่วนกระแสรูปฟันเลื่อยที่ไหลผ่านขดลวดของการหัก
 เหนทางแนวตั้ง จะมีความถี่เพียง 60 เฮิรตซ์ เท่านั้น





รูปที่ 1 การเคลื่อนที่หักเหของลำอเล็กตรอนในจังหวะที่ถูกดึงทั้งในแนวนอนและแนวตั้งของจอหลอดภาพ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2 การหักเหของลำอิเล็กตรอน โดยอาศัยสนามแม่เหล็กเข้าช่วยเหลือ






ในระยะเวลาจะมีเส้นสะแกน
ทางแนวอน 312.5 เส้น (E) หรือ 252.5 เส้น (US)




รูปที่ 3 กระแสรูปสี่เหลี่ยม สำหรับใช้ในวงจรที่ทำให้เกิดการหักเหของลำอิเล็กตรอน

เอกสารนี้เป็นในแนวอน และในแนวตั้ง (US: โทรทัศน์ระบบอเมริกัน E: โทรทัศน์ระบบยุโรป) ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



โพรโทคณ์ระบบอเมริกัน

โพรโทคณ์ระบบยุโรป



(ก) รูปหรือภาพที่มองเห็นในหนึ่งเฟรม



(ข) การสะแกนครั้งที่หนึ่ง เป็นการสะแกน สำหรับไฟลต์เดิมก็



(ค) การสะแกนครั้งที่สอง เป็นการสะแกน สำหรับไฟลต์เดิมก็

รูปที่ 4 การสะแกนสองครั้งสำหรับภาพนิ่งแต่ละภาพ

โดยแบ่งหนึ่งเฟรมออกเป็นสองฟิลด์

1 โศกปกติ การสะแกนจะเริ่มค้นขึ้นโดยการทำให้จุดสว่างเคลื่อนที่จากซ้ายมือด้านบน
 ของจอไปทางขวามือในแนวนอน ซึ่งเมื่อไปถึงตำแหน่งขวาสุด ก็จะถูกเบนต่ำลงเล็กน้อย แล้วก็
 จะกลับไปตั้งต้นใหม่ทางซ้ายมือเพื่อเคลื่อนที่มาทางขวามือในแนวนอนอีก เป็นอยู่เช่นนี้เรื่อยมา
 จนกระทั่งจุดสว่างไปถึงตำแหน่งขวามือข้างล่างสุดของจอหลอดภาพก็เป็นอันเสร็จสิ้นการสะแกน
 ภาวนึ่งภาวนึ่ง ซึ่งเรียกว่า เฟรมหนึ่ง หลังจากนั้นลำอเล็กตรอนก็จะกลับไปตั้งต้นใหม่ทาง
 ด้านซ้ายมือบนสุดของจอหลอดภาพอีก เพื่อสะแกนภาวนึ่งอันถัดต่อไป อย่างไรก็ตามเพื่อลดอา
 การกระหนาบของภาพ การสะแกนภาวนึ่งแต่ละภาพ จึงมักนิยมจัดทำสองครั้งในแบบของการสะ
 แคนไขว้กันโดยกำหนดให้ภาวนึ่งหนึ่งเฟรม ประกอบด้วยภาวนึ่งสองฟิลด์ และเริ่มต้นด้วยการสะ
 แคนภาวนึ่งฟิลด์เส้นคู่ก่อนเมื่อเสร็จสิ้นถึงตำแหน่งขวามือล่างสุดของจอหลอดภาพแล้ว จึงกลับไป
 ตั้งต้นใหม่ทางซ้ายมือบนสุดของจอ แล้วเริ่มต้นสะแกนภาวนึ่งฟิลด์เส้นคู่ต่อไปจนถึงตำแหน่งขวามือ
 ล่างสุด หลังจากนั้น ก็จะเริ่มต้นสะแกนภาวนึ่งอันถัดอันต่อไปใหม่ ฉะนั้น การสะแกนภาวนึ่งหนึ่ง
 ภาวนึ่ง หรือหนึ่งเฟรม จึงประกอบด้วยการสะแกนภาวนึ่งด้วยฟิลด์เส้นคู่และการสะแกนภาวนึ่งด้วย
 ฟิลด์เส้นคู่ สำหรับโทรทัศน์ระบบอเมริกัน ซึ่งใช้เส้นสะแกน 525 เส้นต่อภาพ และ 30 ภาพต่อ
 วินาทีนั้น ภาวนึ่งแต่ละภาพ หรือภาวนึ่งแต่ละเฟรม จะประกอบด้วยเส้นสะแกนแนวนอน 525 เส้น
 และภาวนึ่งแต่ละฟิลด์ ก็จะมีเส้นสะแกนแนวนอน $262 \frac{1}{2}$ เส้น ภาวนึ่งแต่ละภาพนี้จะเกิดขึ้น
 ภาวนึ่งในระยะเวลา $1/30$ วินาที ความถี่ของกระแสรูปพื้นเลื้อยที่ใช้ในการหักเหทางแนวนอน ซึ่ง
 ใช้เวลา $1/30$ วินาที สำหรับทำให้เกิดเส้นสะแกนแนวนอน 525 เส้น ก็จะมีค่าเป็น $(525) \times (30)$ หรือ 15,750 เฮิรตซ์ ส่วนความถี่ของกระแสรูปพื้นเลื้อยสำหรับการหักเหทางแนวตั้ง ซึ่ง
 ใช้เวลาในการสะแกนจากบนสุดมาล่างสุดสำหรับฟิลด์หนึ่งๆ เพียง $1/60$ วินาทีเท่านั้น ก็จะเป็น
 60 เฮิรตซ์ ในทำนองเดียวกัน สำหรับโทรทัศน์ระบบยุโรป ซึ่งใช้เส้นสะแกนแนวนอน 625
 เส้นต่อภาพ และ 25 ภาพต่อวินาทีนั้น ความถี่ของกระแสไฟฟ้าที่ทำให้เกิดการหักเหทาง
 แนวนอน และการหักเหทางแนวตั้ง ก็จะมีค่าเป็น $(625)(25)$ หรือ 15,625 เฮิรตซ์ และ 50
 เฮิรตซ์ตามลำดับ ความถี่ของกระแสสำหรับการหักเหทางแนวนอนและการหักเหทางแนวตั้งทั้ง
 สองนี้ได้แสดงการเปรียบเทียบไว้แล้วในรูปที่ 3 ในระยะเวลาครบรอบหนึ่งๆ ของกระแส


รูปพื้นเลื้อย จะประกอบด้วยส่วนที่เพิ่มขึ้นจากค่าต่ำสุดไปหาค่าสูงสุด ซึ่งตรงกับเวลาที่จุดสว่าง
 ทั่วไปในการสะกนจากซ้ายมือสุดไปจนถึงขวามือสุด และส่วนที่ลดลงจากค่าสูงสุดไปหาค่าต่ำ
 สุดซึ่งตรงกับระยะเวลาที่จุดสว่างบนจอหลอดภาพทั่วไปในการสะกนกลับจากขวามือสุดไปตั้งต้น
 ใหม่ทางซ้ายมือสุด โดครปกติ ระยะเวลาที่มีเส้นสะกนกลับ จะเป็นช่วงเวลาน้อยมาก เมื่อคิด
 เปรียบเทียบกับช่วงเวลาที่มีเส้นสะกน จุดสว่างที่มองเห็นสะกนกลับไปในช่วงเวลาดังกล่าว
 แล้วนี้ ไม่ก่อให้เกิดประโชชน์อันใดเลย จึงมักหาวิธีทำให้เกิดสิ่งอื่นมาช้จุดสว่างในช่วงเวลานี้
 เพื่อมิให้สังเกตเห็นได้ทางจอหลอดภาพ สัญญาณที่ใช้บนเส้นสะกนกลับนี้ เรียกว่า สัญญาณแบล็งคิ่ง

เนื่องจากการสะกนภาพนิ่งตามที่กล่าวถึงแล้วนี้ กระทำติดต่อกันไปเรื่อยๆ โดครมีจำนวน
 เส้นต่อภาพ และจำนวนภาพต่อวินาที ตามค่านิยมของระบบโทรทัศน์ที่ใช้ ภาพที่มาปรากฏบนจอ
 หลอดภาพเครื่องรับโทรทัศน์ จึงมีผลเหมือนกับการฉายภาพนิ่ง ซึ่งแต่ละภาพแตกต่างกันบ้างเล็ก
 น้อย เป็นจำนวนหลายๆภาพ ต่อหนึ่งวินาที และด้วยคุณลักษณะพิเศษของสายตาเกี่ยวกับ
 PERSISTENCE OF VISION นี้ จึงทำให้มองเห็นภาพบนจอหลอดภาพเครื่องรับโทรทัศน์ เป็น
 ภาพที่เคลื่อนไหวติดต่อกันไปตลอดเวลา

เครื่องส่งและเครื่องรับโทรทัศน์ จำเป็นต้องมีการสะกนทางแนวนอน
และการสะกนทางแนวตั้งพร้อมกัน จึงจะมีภาพเกิดขึ้นที่เครื่องรับโทรทัศน์

ภาพที่ปรากฏขึ้นบนจอหลอดภาพ จำเป็นต้องอาศัยวงจรของการหักเหทางแนวนอนและ
 วงจรหักเหทางแนวตั้ง ซึ่งแต่ละวงจรจะมีกระแสรูปพื้นเลื้อยไหลผ่าน ทางด้านกล้องโทรทัศน์ก็

รูปที่ 5 | ความถี่ของกระแสรูปพื้นเลื้อยในวงจร
 ของการหักเหทางแนวนอน และวงจรของการหัก
 เหลทางแนวตั้ง ทางด้านเครื่องส่งและเครื่องรับ
 โทรทัศน์ต้องเท่ากันตลอดเวลา จึงจะทำให้เกิด
 ภาพขึ้นที่จอหลอดภาพของเครื่องรับโทรทัศน์ การ
 ทำให้ความถี่ของกระแสทางด้านเครื่องส่ง และ
 ทางด้านเครื่องรับโทรทัศน์เท่ากันตลอดเวลาจำเป็น
 เป็นต้องใช้สัญญาณซิงค์เข้าช่วยเหลือ



จำเป็นต้องอาศัยความถี่ทั้งสองช่วยทำให้เกิดสัญญาณทางไฟฟ้าเช่นเดียวกัน ความถี่ทางวงจรของการหักเหทางแนวนอน และวงจรหักเหทางแนวตั้งที่ใช้ในเครื่องส่งโทรทัศน์ และที่ใช้ในเครื่องรับโทรทัศน์นี้ จะต้องเท่ากันตลอดเวลา จึงจะทำให้เกิดภาพขึ้นทางเครื่องรับโทรทัศน์ด้วยเหตุนี้จึงจำเป็นต้องมีวิธีทำให้ความถี่ของวงจรดังกล่าวทางเครื่องส่งและทางเครื่องรับโทรทัศน์ เท่ากันอยู่ทุกขณะ ความรูปที่ 5 โดยที่สถานีโทรทัศน์ต้องส่งสัญญาณชนิดหนึ่งที่เรียกว่าสัญญาณซิงค์ ไปพร้อมกับสัญญาณภาพและสัญญาณเสียงตามรายละเอียดที่จะได้กล่าวถึงในหัวข้อต่อไป สัญญาณซิงค์นี้จะช่วยทำให้ความถี่ในวงจรของการหักเหทางแนวนอน และวงจรหักเหทางแนวตั้งในเครื่องส่งและเครื่องรับโทรทัศน์เท่ากัน เพื่อทำให้เกิดภาพที่จอหลอดภาพที่จอหลอดภาพของเครื่องรับโทรทัศน์ตลอดเวลาได้

สถานีโทรทัศน์จำเป็นต้องส่งสัญญาณอะไรบ้าง

เพื่อทำให้เกิดผลสัมความมุ่งหมาย สถานีโทรทัศน์ที่ส่งภาพขาวดำ จำเป็นต้องส่งสัญญาณหลายอย่างคือ

- สัญญาณเสียง
- สัญญาณภาพ
- สัญญาณแบล็คคิง
- สัญญาณซิงค์
- สัญญาณอ็อกวัลไลซิง

สัญญาณเสียงมีคลื่นนำของตัวเองโดยเจเนาะ ส่วนสัญญาณภาพและสัญญาณอื่นๆ นั้น จะรวมกันเป็นรูปร่างอันเดียวกัน ซึ่งเรียกว่า สัญญาณภาพรวม แล้วใช้คลื่นนำของภาพเป็นตัวพาออกอากาศรวมกับคลื่นนำของเสียงไปยังเครื่องรับโทรทัศน์ เหตุผลและความจำเป็นในการใช้สัญญาณต่างๆ มีดังนี้

ก) ...สัญญาณภาพ และ สัญญาณเสียง เป็นสัญญาณที่ใช้เพื่อทำให้เกิดภาพและเสียงทางเครื่องรับโทรทัศน์ตามความต้องการ

ข) เป็นสัญญาณที่ใช้เพื่อช่วยทำให้วงจรของการหักเหทางแนวนอน และ

625 x
25
3125
15.625



วงจรถักเหทางแนวตั้ง เมื่อมีให้สังเกตเห็นได้ชัดทางจอหลอดภาพ สำหรับโทรทัศน์ระบบอเมริกัน
วงจรถักเหทางแนวตั้งมีค่าความถี่ 15,750 เฮิรตซ์ ฉะนั้น ในระยะเวลา 1/15,750
วินาที หรือ 63.5 ไมโครวินาที จะต้องเกิดเส้นสะแกนสะบัดกลับครึ่งหนึ่ง จึงต้องใช้แบล็งคั้ง
พัลส์ทางแนวอนหนึ่งครึ่ง โดยมืขนาดประมาณ 10 ไมโครวินาที ในก้านองเดียวกัน ทุกๆ ระยะ
เวลา 1/60 วินาที หรือ 16.667 ไมโครวินาที ก็ต้องใช้แบล็งคั้งพัลส์ทางแนวตั้งครึ่งหนึ่ง
โดยมืขนาดประมาณ 1.250 ไมโครวินาที

ค) สัญญาซังค์ เป็นสัญญาที่ใช้เพื่อช่วยทำให้วงจรถักเหทางแนวอน และ
วงจรถักเหทางแนวตั้งในเครื่องส่งกับเครื่องรับโทรทัศน์มีความถี่ตรงกันตลอดเวลา
สัญญาซังค์ทางแนวอนมีความถี่ 15,750 เฮิรตซ์ ซึ่งเท่ากับความถี่ของวงจรถักเหทางแนวอน
และสัญญาซังค์ทางแนวตั้งมีความถี่ 60 เฮิรตซ์ ซึ่งจะเท่ากับความถี่ของวงจรถักเหทางแนวตั้งเหมือน
กัน เนื่องจากว่าความถี่ของสัญญาซังค์มีค่าเท่ากับความถี่ของสัญญาแบล็งคั้งงนอดี จึงจำเป็น
ต้องป้องกันการรบกวนที่อาจเกิดขึ้น โดยจำเป็นต้องกำหนดขนาดของซังค์พัลส์ให้สั้นกว่าขนาด
ของแบล็งคั้งงนอดี กล่าวคือ ทำให้ซังค์พัลส์ทางแนวอนมีขนาดเนื่อง 5 ไมโครวินาที และซังค์
พัลส์ทางแนวตั้งมีขนาดเนื่อง 190 ไมโครวินาทีเท่านั้น นอกจากนี้ยังใช้วิธีสังซังค์พัลส์เหล่านี้
ปนกับแบล็งคั้งงนอดีอีกด้วย โดยให้ฐานของซังค์พัลส์อยู่ทับขอบบนของแบล็งคั้งงนอดีอีกชั้นหนึ่ง
เมื่อจับขอบเขตความถี่ได้ระดับสูงสุดของแบล็งคั้งงนอดีเป็นระดับค่ามีคณมองไม่เห็นแล้ว
ระดับของซังค์พัลส์ที่อยู่บนยอดสูงสุดของแบล็งคั้งงนอดี ก็จะเป็นระดับค่ามีคณสนิท และไม่ทำให้เกิด
การรบกวนภาพที่จอหลอดภาพแต่อย่างใด

ง) สัญญาอีควัลไลซิง เป็นสัญญาที่ใช้เพื่อช่วยให้สัญญาซังค์ทางแนวตั้ง ยังคงมี
รูปร่างดีเหมือนเดิมหลังจากแยกออกมาจากสัญญาซังค์ทางแนวอนแล้ว นอกจากนี้ยังช่วยทำให้
การสะแกนแบบโซว์กันเป็นไปดีโดยเรียบร้อยสม่ำเสมอ รวมทั้งสัญญาซังค์ทางแนวอนก็ไม่
ขาดหายไปในช่วงเวลาของสัญญาซังค์ทางแนวตั้งอีกด้วยขนาดของพัลส์ที่กล่าวถึงนี้จะเท่ากับ
สัญญาซังค์ทางแนวตั้ง หรือ 190 ไมโครวินาที หรือประมาณสามเท่าของขนาดสัญญาซังค์ทาง
แนวอน และยังมีแบ่งพัลส์นี้ออกเป็นหกพัลส์เล็กๆ ด้วยกันตามรูปที่ 7 เพื่อทำให้เกิดสัญญา






ฉายรังสีทางแนวอนครั้งหนึ่งในทกๆ สองครั้งทมนหขรเล็กๆ นั้น นอกจากนั้นยังนิมแบ่งสัญญาณซึ่งค
ทางแนวตั้งออกเป็นพัลซ์เล็กๆ เช่นเค็ชวกัน

สัญญาณโทรทัศน ที่มีสัญญาณภาพรวมกับสัญญาณอื่นๆ หลายอย่าง ตามที่แสดงไว้ในรูปที่
7 นั้นชื่อเรียกว่าสัญญาณภาพรวม


รูปที่ 6 แสดงภาพขาวสลับดำ ซึ่งเริ่มจากสีขาว สีดำจางๆ และสีดำสนิทเป็นแถบๆ
กล้องโทรทัศนจะเปลี่ยนภาพนี้ให้เป็นสัญญาณทางไฟฟ้าชนิดหนึ่ง ซึ่งเมื่อรวมกับสัญญาณแบดจ์กึ่ง
และสัญญาณซึ่งคแล้ว ก็จะได้สัญญาณภาพรวมตามที่แสดงไว้ ภาพแบดจ์ชนิดจะให้สัญญาณทางไฟฟ้า
ที่มีความถี่สูงต่ำแตกต่างกัน สำหรับโทรทัศนระบบอเมริกัน ความถี่สูงสุดของภาพไม่ความเกิน 4
เมกกะเฮิทซ์ และสำหรับโทรทัศนระบบยุโรป ความถี่สูงสุดนี้จะไม่เกิน 5 เมกกะเฮิทซ์ ใน
เรื่องนี้ ภาพที่เกิดจากสัญญาณโทรทัศนที่มีความถี่สูง ย่อมละเอียดกว่า หรือมีจำนวนจุดดำอันเป็น
ส่วนประกอบของภาพ มากกว่าภาพที่เกิดจากสัญญาณโทรทัศนที่มีความถี่ต่ำ



รูปที่ 6 รูปร่างของสัญญาณโทรทัศนที่เกิดจากภาพขาวสลับดำเป็นแถบๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อเครื่องรับโทรทัศน์รับเอาสัญญาณโทรทัศน์มาได้แล้วก็จะมีการแยกเอาสัญญาณต่างๆ ตามที่กล่าวถึงนี้ไปให้วงจรซึ่งทำหน้าที่ต่างๆ กัน เพื่อทำให้เกิดภาพและเสียงตามความต้องการ สัญญาณเสียงก็จะผ่านไปยังวงจรเสียง สัญญาณภาพและสัญญาณแบบลิ่งคิง ก็จะไปยังแคโทด หรือกริดของหลอดภาพ ส่วนสัญญาณซิงค์นั้นเมื่อแยกออกจากสัญญาณภาพรวมแล้ว ก็จะผ่านไปยัง วงจรแยกซิงค์ วงจรของการหักเหทางแนวนอน และวงจรหักเหทางแนวตั้ง



รูปที่ 7 สัญญาณภาพรวม แสดงให้เห็นรายละเอียดของสัญญาณแต่ละชนิด เช่น สัญญาณแบบลิ่งคิง สัญญาณซิงค์ และสัญญาณอีควอลไรซิง


หลักการในการสร้าง

ในการขยายภาพปกติ ให้เป็นภาพใหญ่ขึ้นทำได้โดย เปลี่ยนสัญญาณภาพอนาลอก จากวิดีโอ ไปเป็นข้อมูลทางดิจิทัล เก็บไว้ในหน่วยความจำ

โดยแบ่งเก็บ พิกเซลละ 4 ชุด แบ่งพิกเซลออกเป็น 4 ส่วน แต่ละส่วนเก็บไว้ในหน่วยความจำ 8 ชุด โดยสลับกันอ่าน เขียนข้อมูลครั้งละ 4 ชุด เพื่อให้ได้ภาพที่ต่อเนื่อง เราจะใช้ 4 ชุดแรก เก็บข้อมูลของภาพ พิกเซล อีก 4 ชุดที่เหลือใช้เก็บข้อมูลภาพของ พิกเซลคู่ สลับกันทำงาน ดังนี้ เมื่อ หน่วยความจำ 4 ชุดแรก กำลังจัดเก็บข้อมูล (WRITE) เราก็อ่านข้อมูล (READ) จากหน่วย ความจำ 4 ชุดหลัง นำไปออกจอ 모니터 ขึ้นตอนต่อไป อ่านข้อมูล จาก หน่วยความจำ 4 ชุด แรก ขณะที่ หน่วยความจำ 4 ชุดหลังก็ใช้เก็บข้อมูลที่เข้ามาใหม่ สลับกันทำหน้าที่โดยเป็นลำดับต่อ เนื่องกันไป เราก็จะได้ภาพที่เคลื่อนไหวอย่างต่อเนื่อง เป็นเวลาจริง (REAL TIME) เพียงถูก หน่วงเวลา (DELAY) ออกไป

ในโครงการนี้จะจัดเก็บสัญญาณภาพ 256 เส้นสแกน และใช้ความถี่ในการสุ่ม (Sampling) 5MHz จะทำให้ ใน 1 เส้นสแกน แบ่งออกเป็น ข้อมูลภาพ = $51.2 \mu\text{s} / 200 \text{ ns}$
= 256 pixel

หรือขนาดของภาพที่จัดเก็บ ใน 1 พิกเซล = 256×256 pixel



(a) pixel ของภาพปกติ

(b) pixel ของภาพขยาย

รูปแสดงการเพิ่มขนาดภาพ


และในการขยายขนาดของภาพเป็น 4 เท่าจากปกติ หมายความว่าเราต้องอ่านข้อมูล
แต่ละ pixel 4 ครั้ง ซึ่งทำได้โดย การอ่านข้อมูล ในหน่วยความจำแบบ ตำแหน่งซ้ำตำแหน่ง
และ เส้นซ้ำเส้น

วิธีการอ่านแบบตำแหน่งซ้ำตำแหน่ง โดยการลดความถี่ในการอ่านข้อมูลลงครึ่งหนึ่งของ
ความถี่ในการเขียนข้อมูล(5 MHz) คือ 2.5 MHz

วิธีการอ่านแบบเส้นซ้ำเส้น คือ อ่านข้อมูล ซ้ำทุกๆ 128 ตำแหน่งข้อมูล จากหน่วยความ
จำ

การจัดการหน่วยความจำ


เราแบ่ง จอภาพออกเป็น 4 ส่วน ดังรูป



เรากำหนดให้	หน่วยความจำ	จัดเก็บข้อมูลส่วน
	A, A'	บน, ซ้าย
	B, B'	บน, ขวา
	C, C'	ล่าง, ซ้าย
	D, D'	ล่าง, ขวา


ตัวเลข 1, 2 แสดงว่าเป็นหน่วยความจำคนละชุด
ใช้เก็บหรืออ่านข้อมูลภาพ สลับกันในแต่ละฟิลด์

จากทฤษฎีทรานส์ เรืองการสแกน



รูปการสแกน 2 พิลด์ สำหรับภาพนิ่งแต่ละภาพ โดยแบ่ง เฟรมออกเป็น 2 พิลด์

จากรูปการสแกน พบว่า ใน พิลด์คู่ เส้นสแกนที่ 1 จากตำแหน่ง PIXEL ที่ 1 ถึง PIXEL ที่ 128 จะถูกจัดเก็บ ในหน่วยความจำ ชุด A_1 (A =บนซ้าย, SUBSCRIB 1=พิลด์คู่) หลังจากนั้นที่ตำแหน่ง PIXEL ที่ 129-256 จะจัดเก็บในหน่วยความจำชุด B_1 สลับกันจนถึงเส้นสแกน ที่ 128 พอขึ้นเส้นสแกนที่ 129 จะถูกจัดเก็บในหน่วยความจำชุด C_1, D_1 สลับกันต่อไปอีก จนถึง เส้นสแกนที่ 263 ส่วนในพิลด์คู่ เส้นสแกน ที่ 263-525 จะถูกจัดเก็บในลักษณะเดียวกัน แต่จะใช้ หน่วยความจำอีกชุด ได้แก่ A_2, B_2, C_2, D_2 ซึ่งในขณะที่หน่วยความจำชุดนี้ถูกจัดเก็บ ข้อมูล ในเวลาเดียวกัน หน่วยความจำชุดแรก จะถูกอ่านข้อมูลออกด้วยเงื่อนไข ดังที่ได้กล่าวมาแล้ว



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

BLOCK DIAGRAM

วงจรแยกสัญญาณซิงค์ (SYNC SEPERATER)

วงจรนี้ทำหน้าที่แยกสัญญาณซิงค์ (SYNCCRONIZE SIGNAL) ออกเป็น สัญญาณซิงค์ทางแนวนอน (HORIZONTAL SYNC) และสัญญาณซิงค์ทางแนวตั้ง (VERTICAL SYNC) ออกจากสัญญาณ COMPOSITE จาก VDO สัญญาณซิงค์ที่ได้ นำไปใช้ในวงจรสร้างสัญญาณอ่าน-เขียน หน่วยความจำ วงจรอ้างอิงตำแหน่ง และวงจรผสมสัญญาณ (SUMMING)

วงจรถ้าเนิดความถี่ (OSCILLATOR CCT.)

วงจรนี้ทำหน้าที่กำเนิดสัญญาณนาฬิกา (CLOCK) ความถี่ 5 MHz และ 2.5 MHz ซึ่งนำไปใช้ในวงจรส่วนต่างๆ ได้แก่ A/D CONVERTER , วงจรสร้างสัญญาณการอ่าน-เขียน

วงจรสร้างสัญญาณ อ่านและเขียนหน่วยความจำ (READ/WRITE CONTROL)

วงจรนี้ทำหน้าที่สร้างสัญญาณควบคุมการอ่านและเขียน ข้อมูล ของหน่วยความจำ ให้ลำดับการอ่าน-เขียนเป็นไปตามลำดับ อย่างถูกต้อง เพื่อให้ได้ภาพที่ถูกต้องครบถ้วน

วงจร อนุลอก/ดิจิตอล คอนเวอร์เตอร์ (A/D CONVERTER)

มีหน้าที่เปลี่ยนสัญญาณภาพ ซึ่งเป็นสัญญาณอนุลอก เป็นสัญญาณดิจิตอล ด้วยความถี่ ในการสุ่ม 5 MHz ก่อนที่จะเขียนลงหน่วยความจำ เพื่อที่นำไปใช้ในขั้นตอนการ (PROCESS)ต่อไป

วงจรหน่วยความจำ (MEMORY CCT)

วงจรหน่วยความจำใช้ เก็บข้อมูลดิจิตอลที่ได้จากการแปลง ลงในหน่วยความจำ (MEMORY) ซึ่งประกอบด้วยหน่วยความจำ 2 ชุดๆละ 4 หน่วยความจำ

วงจร ดิจิตอล/อนุลอก คอนเวอร์เตอร์ (D/A CONVERTER)

ใช้วงจรแบบ R-2R LADDER ทำหน้าที่แปลงสัญญาณ ข้อมูลภาพดิจิตอลที่อ่านออกจากหน่วยความจำ เป็นสัญญาณภาพอนุลอก เพื่อส่งต่อไปยังวงจรผสมสัญญาณ


วงจร SUMMING

ทำหน้าที่รวมสัญญาณภาพเป็น อนุภาค จากวง D/A CONVERTER เข้ากับสัญญาณ SYNC
ได้เป็นสัญญาณภาพที่สมบูรณ์ นำไปแสดงออก จอมอนิเตอร์ได้



วงจรถ่ายทอดความถี่ (OSCILLATOR CCT.)

วงจรถ่ายทอดความถี่ (OSCILLATOR) ขนาด 10 MHz เป็นตัวถ่ายทอดสัญญาณ โดยมี IC 1 74LS04 เป็นวงจรรวม โดย IC 1A และ IC 1B ทำหน้าที่ขยายสัญญาณความถี่ที่ได้จากคริสตัล และต่อเข้ากับ IC 1C ที่ทำหน้าที่เป็นบัฟเฟอร์ (BUFFER) เพื่อให้ได้สัญญาณที่เสถียรมากขึ้น IC 2A, IC 2B 74LS74 ทำหน้าที่หารความถี่เหลือ 5 MHz และ 2.5 MHz ตามลำดับ เพื่อใช้ในวงจรควบคุมอื่น ๆ



รูปวงจรถ่ายทอดความถี่


วงจรแยกสัญญาณซิงค์ (SYNC SEPARATER)

ทำหน้าที่แยกสัญญาณซิงค์ออกจากสัญญาณคอมโพสิตวิดีโอ C1 เป็นตัว BYPASS สัญญาณ แล้วส่งให้ Q1 และ Q2 ทำการแยกซิงค์ออกมา ได้เป็น พัลส์ลบ จึงต้องทำการกลับสัญญาณ ที่ได้ ให้เป็นพัลส์บวก โดย Q3 ได้เป็นสัญญาณซิงค์แนวอน

พัลส์ลบจาก Q2 ถูกนำเข้าไป Q4 เพื่อขยายกระแส และผ่าน R-C NETWORK เพื่อกรอง สัญญาณให้เหลือแต่สัญญาณความถี่ต่ำออกจาก Q5 ซึ่งเป็นสัญญาณซิงค์ในแนวตั้ง

สัญญาณซิงค์ในแนวอนและแนวตั้ง จาก Q3 และ Q5 จะนำเข้าไป 74LS221 ซึ่งทำหน้าที่ เป็น โมโนสเตเบิลมัลติไวเบเตอร์ ซึ่งเราสามารถใ้การเปลี่ยนค่าของ R และ C เป็นตัว กำหนดค่าความกว้างของสัญญาณพัลส์ หรือ สัญญาณซิงค์ ให้เหมาะสม สัญญาณที่ออกจาก 74LS221 ได้เป็นสัญญาณซิงค์ทางแนวอน และแนวตั้งตามลำดับ

สัญญาณซิงค์ที่ได้จะนำไปใช้ควบคุมการทำงานในวงจรอื่น ๆ ต่อไป



SYNC. SEPARATOR CIRCUIT


รูปวงจรแยกสัญญาณซิงค์

วงจรกรองความถี่ต่ำ

วงจรนี้ทำหน้าที่ในการกำจัดสัญญาณของซับแคริเออร์ลี (COLOR SUBCARRIER) ซึ่งสำหรับระบบ PAL แล้วจะเป็น 4.43 MHz สัญญาณนี้จะก่อให้เกิดการบีต(BEAT)กับ สัญญาณนาฬิกา 5MHz ซึ่งทำให้เกิดลายบนภาพ ซึ่งหากใช้สัญญาณ วิดีโอที่เป็นภาพขาวดำ จะไม่เกิดปัญหานี้เลย

การกำจัดสัญญาณ 4.43 MHz ออกไปก่อนที่จะนำไปแสดงออกทางจอทีวี ทำได้โดยนำสัญญาณวิดีโอไปผ่าน วงจรกรองความถี่ต่ำผ่าน ซึ่งในวงจรนี้ประกอบด้วย opamp เบอร์ LM 318 เป็น hispeed opamp ซึ่งสามารถทำการจัดการกับความถี่สูงได้ และ R กับ C เป็นตัวกำหนดค่า gain และค่าความถี่คัทออฟ

สัญญาณที่ออก LM 318 ตัวแรกจะมีการกลับเฟส จึงต้องนำมากลับเฟสอีกทีหนึ่ง เพื่อให้สัญญาณเป็นรูปเดิม โดยสัญญาณที่ออกจากวงจรกรองความถี่ต่ำผ่านแล้ว จะได้สัญญาณที่ถูกกำจัดซับแคริเออร์ลีไปทั้งหมดรวมถึงคัลเลอร์เบริสต์ (color burst) ด้วย



LOW PASS FILTER CCT.

วงจร ANALOG TO DIGITAL CONVERTER (A/D CONVERTER)

วงจร A/D CONVERTER เป็นวงจรแปลงสัญญาณอนาล็อก เป็นสัญญาณดิจิทัล โดยใช้ IC CA3306 ขนาด 6 bit ความเร็วสูงสุดในการ sampling 15 MHz เพื่อให้การแปลงสัญญาณมีประสิทธิภาพเพิ่มขึ้น เราใช้ IC CA3306 จำนวน 2 ตัว มาต่อเข้าเป็นวงจรทำงานเป็น 7 bit ดังรูป วงจรนี้สามารถกำหนดขนาดของการ sampling สัญญาณอินพุตได้ โดยการกำหนด ค่าของ voltage ระหว่างขาที่ 9 (V_{ref}^+) และขาที่ 10 (V_{ref}^-) ซึ่งค่าของ voltage ที่ใช้ในการแปลง $V_{ref} = V_{ref}^+ - V_{ref}^-$ ควรจะมากกว่าขนาดของสัญญาณอินพุตเล็กน้อย เพื่อที่จะสามารถ sampling สัญญาณได้ครบถ้วน ในวงจร ค่า V_{ref}^+ กำหนดไว้ที่ขา 9 ของ IC 2 และค่า V_{ref}^- กำหนดไว้ที่ขา 10 ของ IC 1 และ กำหนดให้ voltage ที่ขา 9 ของ IC 1 เท่ากับ voltage ที่ขา 10 ของ IC 2 และ เท่ากับ $V_{ref}/2$

การทำงานของวงจร เมื่อมีสัญญาณอินพุตเข้ามา จะเริ่มการแปลงที่ IC 1 ในช่วงสัปดาห์ $0 - V_{ref}^-$ เมื่อค่าสัญญาณอินพุตมากกว่า $V_{ref}/2$ IC 1 จะเกิด overflow ส่งสัญญาณเป็น 1 ไปที่ขา CE1 ของ IC 1 ทำให้หยุดทำงาน และส่งไปที่ขา CE2 ของ IC 2 ทำให้ IC 2 เริ่มทำการแปลงต่อในช่วงสัปดาห์ตั้งแต่ $V_{ref}/2$ ถึง V_{ref}^+

จากวงจรเราสามารถคำนวณโวลเตจในแต่ละบิตได้โดย

$$V_{tap}(n) = [n * V_{ref}] / 128$$


$$V_{tap} = \text{ระดับโวลเตจอ้างอิงที่จุด } n$$

$$V_{ref} = V_{ref}^+ - V_{ref}^-$$

$$n = \text{จำนวน tap (1-128)}$$

การสร้างสัญญาณควบคุมการเขียน-อ่านข้อมูลและสัญญาณอ้าง Address

พิจารณาจากสัญญาณภาพโทรทัศน์



ประกอบด้วย สัญญาณภาพ และ สัญญาณซิงค์ ในการเก็บข้อมูลภาพจะเก็บเฉพาะส่วนที่เป็นสัญญาณภาพเท่านั้น ซึ่งใช้สัญญาณซิงค์ทางแนวนอน และ แนวตั้ง จากวงจรแยกซิงค์ มาควบคุม

การแบ่งภาพออกเป็น 4 ส่วน

ตามแนวตั้ง ใช้วงจรนับ นับเส้นสแกน หรือนับจำนวนสัญญาณ hor-sync เพื่อแบ่งส่วนบนและส่วนล่างของภาพ ส่วนละ 128 เส้นสแกน

ตามแนวนอน ใช้วงจรนับ นับ clock 5 MHz นับไป 128 pixel แบ่งส่วนของจอเป็นซีกซ้ายและซีกขวา


โดยใช้ IC 74LS191, JK-FF, D-FF, OR-GATE, AND-GATE ...

ในการสร้างวงจรนี้

วงจรสร้างสัญญาณควบคุมการเขียน-อ่านข้อมูล

วงจรหน่วงสัญญาณ ver-sync

โดยใช้ IC 74LS191 เป็นตัวนับสัญญาณ hor-sync ประกอบกับ D-FF ควบคุมการนับ จะได้สัญญาณ ver-sync ที่หน่วงเวลาออกไป จำนวน 15 เส้นสะแกน เป็นตำแหน่งเริ่มของสัญญาณภาพดังรูป




74LS191 U/3 AND ALL INPUT PINS CONNECT TO GND.

วงจรหน่วงสัญญาณ hor-sync


DELAY VER.SYNC CIRCUIT

ใช้ IC 74LS191 2 ตัว ทำงานร่วมกัน นับ clock 5 MHz และใช้ D-FF ควบคุมการนับ จะได้สัญญาณ hor-sync ที่ถูกหน่วงเวลาไปประมาณ 10 μ s ถึงตำแหน่งเริ่มสัญญาณภาพ ดังรูป




DELAY HOR.SYNC CIRCUIT

วงจรสร้างสัญญาณควบคุมการเขียนข้อมูล



74LS191 U/D AND ALL INPUT PINS CONNECT TO GND



รูปแสดงวงจรสร้างสัญญาณควบคุมการเขียนข้อมูล

ใช้ IC 74LS191 2 ตัวทำงานร่วมกันเป็น 8 บิต นับสัญญาณ hor-sync ใช้ JK-FF ควบคุมการนับ โดยใช้สัญญาณ ver-sync ที่ถูกหน่วง เป็น สัญญาณเริ่มการนับ ใช้ JK-FF อีกตัวสร้างสัญญาณที่ Active พิลด์ เว้น พิลด์ จะได้สัญญาณ Q₇ และสัญญาณ EN ดังรูป

นำสัญญาณทั้ง 3 มา OR กัน ได้สัญญาณต่างๆ ดังรูป

- คือ WET = สัญญาณ write enable ใน ส่วนบน ของจอภาพ พิลด์คู่
- WEL = สัญญาณ write enable ใน ส่วนล่าง ของจอภาพ พิลด์คู่
- WET' = สัญญาณ write enable ใน ส่วนบน ของจอภาพ พิลด์คี่
- WEL' = สัญญาณ write enable ใน ส่วนล่าง ของจอภาพ พิลด์คี่

หมายเหตุ พิลด์คู่ , พิลด์คี่ เป็นการตั้งชื่อ เพื่อแสดงว่า ต่างพิลด์กัน

ดังนั้น สัญญาณควบคุมการเขียน write enable ของแต่ละ หน่วยความจำ เป็นดังนี้

$$\text{หน่วยความจำชุด A} \quad \text{WE A} = \text{WET} + \text{EL} + \text{WE1}$$

$$\text{หน่วยความจำชุด B} \quad \text{WE B} = \text{WET} + \text{ER} + \text{WE1}$$


$$\text{หน่วยความจำชุด C} \quad \text{WE C} = \text{WEL} + \text{EL} + \text{WE1}$$

$$\text{หน่วยความจำชุด D} \quad \text{WE D} = \text{WEL} + \text{ER} + \text{WE1}$$


ส่วนในชุด A', B', C', D' จะ เปลี่ยนจากสัญญาณ WET, WEL ไปเป็น WET', WEL' แทน
ดังแสดงในรูปข้างต้น

วงจรสร้างสัญญาณควบคุมการอ่าน OUTPUT ENABLE : OE

จากสัญญาณ RE, RE' อยู่ในวงจรเดียวกันกับวงจรสร้างสัญญาณควบคุมการเขียน
จะ Active ("Low") ฟิลด์เว้นฟิลด์สลับกัน



และเช่นเดียวกัน ในการอ่านข้อมูล ช่วงการเปลี่ยน Address ค่า ของสัญญาณ output enable : $\overline{\text{OE}}$ ต้องเป็น "High" ด้วย ซึ่งพิจารณาจาก สัญญาณ Clock 2.5 MHz และ ช่วงเปลี่ยนค่าของสัญญาณอ้าง Address ดังรูป




สัญญาณ $\overline{\text{RE1}}$ ได้จากสัญญาณ Clock 2.5 MHz ผ่าน inverter และ ผ่าน Buffer ใ้หน่วงเวลาไปประมาณ 40 ns ใ้ สัญญาณ $\overline{\text{RE1}}$ เป็น "High" ในช่วงการเปลี่ยน Address ดังนั้น จะได้สัญญาณควบคุมการอ่านดังนี้

$$\text{สัญญาณ Output enable ในฟิลด์คู่} \quad \overline{\text{OE}} = \overline{\text{RE}}' + \overline{\text{RE1}}$$

$$\text{สัญญาณ Output enable ในฟิลด์คี่} \quad \overline{\text{OE}}' = \overline{\text{RE}} + \overline{\text{RE1}}$$

วงจรสร้างสัญญาณอ้างอิงตำแหน่ง

นำสัญญาณ ver-sync และ สัญญาณ hor-sync ที่ถูกหน่วงเวลา กำหนดเริ่มต้น
ใช้ JK-FF สร้างสัญญาณ Enable ความคุมการนับ ใช้ IC 74LS191 เป็นตัวนับ clock 5MHz
และให้นับซ้ำ 128 เพื่อใช้อ้างตำแหน่งของหน่วยความจำ ซีกซ้าย 128 ตำแหน่ง , ซีกขวา
128 ตำแหน่ง ใช้วงจรเพียงวงจรเดียว โดยการจัดให้ การเปลี่ยน บิตที่ 7 ไป 2 ครั้ง
นับเป็น 1 ครั้ง สังเกต การเปลี่ยนค่าของ Q₇ และสัญญาณ Enable ทั้งสองสัญญาณ นำมา
สร้างสัญญาณ ที่ Active ด้านซีกซ้าย,ซีกขวา ของจอภาพ (EL,ER)



ในการเขียนข้อมูลลงหน่วยความจำ ในช่วงการเปลี่ยน Address ต้องให้ สัญญาณ write enable หรือ สัญญาณ Chip select เป็น "High" ตัวใดตัวหนึ่ง


พิจารณาจาก ช่วงการเปลี่ยนสัญญาณอ้างอิง Address และ Clock 5 MHz ดังรูป



สัญญาณ WE1 ได้จาก สัญญาณ Clock 5 MHz ผ่าน inverter และ Buffer ให้
ช่วงเวลาไปประมาณ 40 ns จะได้สัญญาณ เป็น "High" ในช่วงการเปลี่ยน Address
และ เป็น "Low" มีความกว้างเท่ากับ 100 ns ซึ่งกว้างพอที่หน่วยความจำจะสามารถ
Access ข้อมูลได้

วงจรสร้างสัญญาณอ้างอิงตำแหน่งการอ่านข้อมูล


การอ่านข้อมูลออกจาก memory เพื่อให้ได้สัญญาณที่มีการอ่านซ้ำจุดและซ้ำเส้น โดยใช้ IC 74LS191 เป็นตัวสร้างสัญญาณอ้างอิงตำแหน่ง ซึ่งความถี่ clock = 2.5 MHz ทำให้สัญญาณที่ออกจาก memory เหมือนมีการซ้ำจุด ส่วนการอ้างอิงตำแหน่งซ้ำเส้น Q7 จาก 74LS191 จะป้อนเป็น clock ให้กับ 74LS191 ตัวถัดไป จึงมีการนับซ้ำเส้น และเพื่อความถูกต้องในการอ่านข้อมูลจาก memory การอ้างอิงตำแหน่งการอ่าน จะมีการหยุดการนับของ 74LS191 เมื่อนับครบเส้นสะแกน หรือ 128 ตำแหน่ง และเริ่มนับต่อ เมื่อเริ่มเส้นสะแกนใหม่ โดยมี IC 74LS191 และ IC 74LS136 เป็นตัวสร้างสัญญาณ ENABLE ไปควบคุมในการนับและหยุดนับ ของชุด IC 74LS191 สัญญาณ ENABLE ที่ได้นี้จะ ผ่าน INVERTOR 2 ตัว ก่อนเพื่อให้สัญญาณมีขนาดเพียงพอที่จะป้อนให้กับ IC 74LS191 ที่ทำการนับตำแหน่งการอ่านข้อมูล



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก(D/A CONVERTER)

วงจร DAC ใช้แบบ R-2R LADDER ดังรูป เป็นวงจรที่ไม่ยุ่งยาก มีราคาถูกและมีประสิทธิภาพที่ดีในการใช้งานที่ความถี่สูง ซึ่งในที่นี้ใช้วงจร R-2R LADDER ขนาด 7 BIT แปลงสัญญาณดิจิทัลจากหน่วยความจำเป็นสัญญาณอนาล็อก โดยมี ทรานซิสเตอร์ เบอร์ 2SC1815 ทำหน้าที่เป็นบัฟเฟอร์ (BUFFER) เพื่อขยายกระแสสัญญาณอนาล็อกไปยัง วงจรSUMMING ก่อนที่จะเข้าเครื่องโทรทัศน์




รูปวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก

วงจร SUMMING

การ process สัญญาณภาพ จะเก็บเฉพาะส่วนที่เป็นสัญญาณภาพลงหน่วยความจำ ภายหลังการ process แล้ว เมื่อผ่านวงจร D/A CONVERTER จะได้สัญญาณส่วนที่เป็น สัญญาณภาพเพียงอย่างเดียว ไม่สามารถนำไปแสดงออกจอมอนิเตอร์ได้

จึงต้องนำสัญญาณจากวงจร D/A CONVERTER มาผสมกับสัญญาณซิงค์ ซึ่งประกอบด้วย ซิงค์แนวตั้งและซิงค์แนวนอนจากวงจรแยกซิงค์ ดังรูป

จากวงจร summing Transistor Q_1 ทำหน้าที่ กลับค่าสัญญาณซิงค์ให้เป็น pulse ลบ เพื่อไปรวมกับสัญญาณภาพที่ Transistor Q_2 ซึ่งทำงานแบบ common-collector นำสัญญาณ output ออกทางขา Emitter ผ่าน C_1 coupling ได้สัญญาณภาพ video นำไปแสดงออกจอมอนิเตอร์



SIGNAL SUMMING CIRCUIT


ผลการทดลอง

ในการทดลองเกิดสัญญาณรบกวนขึ้น สรุปสาเหตุและการแก้ไขดังนี้


1. สัญญาณรบกวนจากความถี่ 2.5 MHz และ 5MHz ของวงจรกำเนิดความถี่ซึ่งมีผลต่อ Power Supply ทำให้วงจรต่างๆทำงานผิดพลาด แต่สามารถลดสัญญาณรบกวนนี้โดย
 - ต่อ C ค่ามากๆ ครอบระหว่าง Vcc กับ GND ของ Power Supply
 - ต่อ GND ของทุกวงจรไว้ที่จุดเดียวกันก่อนเข้า Power Supply
 - พันสาย Vcc กับ GND ให้เป็นเกลียว และเดินสายให้สั้นที่สุด
 - ต่อขา input ของ IC ที่ไม่ใช้ลง GND
2. สัญญาณรบกวนจากการเกิดบีต ระหว่างซิปแคร์เออร์สี่ 4.43 MHz กับความถี่สุ่ม 5 MHz ดังนั้นใช้วงจรกรองความถี่ต่ำผ่านความถี่ที่มีความถี่คัตออฟ 1 MHz เพื่อกรองสัญญาณซิปแคร์เออร์สี่ออก ก่อนนำสัญญาณภาพไปใช้งาน
3. สัญญาณรบกวนระหว่างสัญญาณอนาล็อกและดิจิทัล ซึ่งในการต่อต้องแยก Vcc และ GND ของสัญญาณทั้งสองออกจากกัน
4. สัญญาณรบกวนที่เกิดจากการเดินสายบนปริ้นต์ สามารถลดได้โดยการเดินสาย Vcc กับ GND ขนานกันระหว่างขา IC และการเดินสาย GND เพื่อให้เป็น GND Plane มากที่สุดเท่าที่จะทำได้

ผลการทดลองภาพที่ได้มีขนาดเป็น 4 เท่าถูกต้อง แต่ภาพยังไม่สมบูรณ์ เกิดเป็นเส้นสีขาวเป็นตารางขึ้น ซึ่งเป็นผลมาจากสัญญาณรบกวนในส่วนวงจรควบคุม และการใช้ memory อ่านและเขียนสัญญาณภาพคนละชุด

สัญญาณ VDO INPUT เทียบกับ OUTPUT ของจอ A




สัญญาณ VDO 1 เส้นสะแกน




สัญญาณ VDO 1 FIELD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณ VDO INPUT เทียบกับ OUTPUT ของจอ B




สัญญาณ VDO 1 เส้นสะกน







สัญญาณ VDO 1 FIELD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาพจริงจาก VDO




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาพจริงจาก VDO



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



บทสรุปและวิจารณ์

จากการทดลองสัญญาณภาพที่ได้ถูกต้องตามหลักการ ซึ่งวงจรต่างๆ ที่ออกแบบขึ้นสามารถทำงานได้ตามจุดประสงค์ แต่วงจรต่างๆ อาจไม่ใช่วงจรที่ดีที่สุด ดังนั้นการนำไปใช้ต้องปรับปรุงหรือแก้ไขในบางวงจร นอกจากนี้สัญญาณภาพที่ได้ยังหยาบอยู่ซึ่งสามารถเพิ่มความละเอียดโดยการเพิ่มจำนวนในการเก็บข้อมูลลงใน memory ให้มากขึ้น และใช้วงจร A/D และ D/A ให้มีขนาดหรือจำนวน Bit มากขึ้น การพัฒนาและการประยุกต์โดยใช้หลักการเดียวกันสามารถนำไปใช้กับสัญญาณภาพสีได้ และนำระบบ Microprocessor มาควบคุมรูปแบบ และขนาดต่างๆ ของภาพได้ตามต้องการ



กิตติกรรมประกาศ

สำหรับการทดลองสร้างจัดการสัญญาณภาพนี้ ได้รับความกรุณาเป็นอย่างดีในหลักการต่างๆ และการให้คำแนะนำแนวทางในการแก้ปัญหาต่าง ๆ ตลอดจนการจัดหาอุปกรณ์เครื่องมือที่จำเป็น จากอาจารย์ ประภากร สุวรรณะ อาจารย์ที่ปรึกษา จึงขอขอบพระคุณมา ณ ที่นี้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. ประกิจ ตั้งติสานนท์ , " ทฤษฎีโทรทัศน์ หลักการ และเครื่องรับโทรทัศน์ " , คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง , พิมพ์ครั้งที่ 3 , พฤษภาคม 2529
2. พีระพล ชูภูษิตานนท์ , รณน สถิตปัญญาพันธ์ , " เครื่องจัดสัญญาณภาพ " , ปรินท์ยานิพนธ์ ภาควิชาอิเล็กทรอนิกส์ สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหารลาดกระบัง , ปีการศึกษา 2533
3. BERNARD GROB , " BASIC TELEVISION PRINCIPLE AND SERVICING " , INTERNATIONAL STUDENT EDITION , FOURTH EDITION , McGraw-Hill Kogakusha, Ltd. , 1980




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




OSCILLATOR CIRCUIT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




SYNC. SEPARATOR CIRCUIT

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




LOW PASS FILTER CCT.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ANALOG TO DIGITAL CONVERTER
5MHz SAMPLING RATE




74LS191 U/D AND ALL INPUT PINS CONNECT TO GND.

DELAY VER. SYNC CIRCUIT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




74LS191 U/D AND ALL INPUT PINS CONNECT TO GND




เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


EVEN FEILD
MEMORY CIRCIUT



ODD FIELD
MEMORY CIRCUIT




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



D/A CONVERTER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




SIGNAL SUMMING CIRCUIT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


Manufacturer	Replacement Source	Device	Manufacturer Device	Replacement Source	Device	Manufacturer Device	Replacement Source	Device	
Sony Corporation of America (Cont'd)		CXK5814P	GE/Intersil GE/RCA	IN6116 CDM6116	CXK58255	IDT	IDT71256L IDT71256S	CXK5863P MicroLinear MicroTech	MLB464 MTSC6404

PACKAGE DIMENSIONS
28 PIN PLASTIC DUAL IN LINE PACKAGE

unit: inches (millimeters)



28 PIN PLASTIC SMALL OUT LINE PACKAGE



32K x 8 Bit Static RAM

FEATURES

- Fast Access Time 80, 100, 120 ns (max.)
- Low Power Dissipation
 - Standby: 0.55mW (max.)
 - Operating: 248mW (max.)
- Low Data Retention Current: 50µA (max.)
- Capability of Battery Back-up Operation
- Data Retention Voltage: 2.0V (min.)
- Single 5V ± 10% supply
- TTL compatible inputs and outputs
- Pin compatible with 256K EPROMS
- Fully Static Operation
 - No clock or refresh required
- Standard 28-pin DIP (600 mil) and 28-pin SOP (330 mil)
- Common I/O, Tristate Output

GENERAL DESCRIPTION

The KM62256A/L is a 262, 144 bit high speed Static Random Access Memory organized as 32,768 words by 8 bits.

This device is fabricated using advanced SST'S CMOS technology with polysilicon resistors.


The KM62256A/L has an output enable for precise control of the data output.

It also has a chip enable for the minimum current power down mode. The KM62256A/L has been designed for high speed and low power applications. It is particularly well suited for battery back up non-volatile memory applications.


Two versions are available the KM62256A- and KM62256AL. The L-version is specified with lower standby and data retention currents than the standard version.

Otherwise the two version are identical.

FUNCTIONAL BLOCK DIAGRAM



PIN CONFIGURATION



Pin Name	Pin Function
A ₇ ~ A ₁₄	Address Inputs
WE	Write Enable
CS	Chip Select
OE	Output Enable
I/O ₁ ~ I/O ₈	Data Inputs/Outputs
V _{CC}	+5V Power Supply
V _{SS}	Ground

3

ฉบับนี้จัดทำขึ้นเพื่อการศึกษาเท่านั้น...
และต้องอ้างอิง... เอกสารทุกค...

ABSOLUTE MAXIMUM RATINGS (See Note)*

Rating	Symbol	Value	Units
Voltage on any Pin Relative to V _{SS}	V _{IN} , V _{OUT}	-0.3 to V _{CC} +0.5	V
Voltage on V _{CC} Supply Relative to V _{CC}	V _{CC}	-0.5 to +7.0	V
Power Dissipation	P _D	1.0	W
Storage Temperature	T _{STG}	-55 to +125	°C
Operating Temperature	T _A	0 to +70	°C

*Note: Stresses greater than those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect reliability.

RECOMMENDED OPERATING CONDITIONS (T_A = 0°C to 70°C)

Parameter	Symbol	Min	Typ	Max	Unit
Supply Voltage	V _{CC}	4.5	5.0	5.5	V
Ground	V _{SS}	0	0	0	V
Input High Voltage	V _{IH}	2.2	—	V _{CC} +0.5	V
Input Low Voltage	V _{IL}	-0.3*	—	0.8	V

* Note: V_{IL}(min) = -3.0V for ≤50ns pulse

DC AND OPERATING CHARACTERISTICS (T_A = 0°C to 70°C, V_{CC} = 5V ± 10%, unless otherwise specified)

Parameter	Symbol	Test Conditions	Device	Min	Typ	Max	Units
Input Leakage Current	I _I	V _{IN} = V _{SS} to V _{CC}				1	μA
Output Leakage Current	I _O	$\overline{CS} = V_{IH}$ or $\overline{OE} = V_{IH}$ V _{IO} = V _{SS} to V _{CC}				1	μA
Operating Power Supply Current	I _{CC1}	$\overline{CS} = V_{IL}$, I _{OUT} = 0mA				45	mA
Average Operating Current	I _{CC2}	Min Cycle, 100% Duty $\overline{CS} = V_{IL}$, I _{OUT} = 0mA			35	70	mA
Standby Power Supply Current	I _{SB}	$\overline{CS} = V_{IH}$	KM62256A			1	mA
	I _{SB1}	$\overline{CS} \geq V_{CC} - 0.2V$	KM62256AL		2	100	μA
Output Low Voltage	V _{OL}	I _{OL} = 2.1mA				0.4	V
Output High Voltage	V _{OH}	I _{OH} = -1.0mA		2.4			V

CAPACITANCE ($T_A = 25^\circ\text{C}$, $V_{CC} = 5\text{V}$, $f = 1.0\text{ MHz}$)

Parameter	Symbol	Conditions	Min	Max	Unit
Input Capacitance	C_{IN}	$V_{IN} = 0\text{V}$	—	6	pF
Input/Output Capacitance	C_{IO}	$V_{IO} = 0\text{V}$	—	8	pF

Note: Capacitance is periodically sampled and not 100% tested.

AC CHARACTERISTICS

($T_A = 0^\circ\text{C}$ to 70°C , $V_{CC} = 5\text{V} \pm 10\%$, unless otherwise specified)

TEST CONDITIONS

Parameter	Value
Input Pulse Levels	0.8 to 2.4V
Input Rise and Fall Times	5 ns
Input and Output Timing Reference Levels	1.5V
Output Load	1 TTL Load and $C_L = 100\text{ pF}$ (including scope and jig capacitance)

READ CYCLE

Parameter	Symbol	KM62256A-8 KM62256AL-8		KM62256A-10 KM62256AL-10		KM62256A-12 KM62256AL-12		Unit
		Min	Max	Min	Max	Min	Max	
Read Cycle Time	t_{RC}	80		100		120		ns
Address Access Time	t_{AA}		80		100		120	ns
Chip Select to Output	t_{ACS}		80		100		120	ns
Output Enable to Valid Output	t_{OE}		40		50		60	ns
Chip Enable to Low-Z Output	t_{CLA}	5		10		10		ns
Output Enable to Low-Z Output	t_{OLZ}	5		5		5		ns
Chip Disable to High-Z Output	t_{CHZ}	0	30	0	35	0	40	ns
Output Disable to High-Z Output	t_{OHZ}	0	30	0	35	0	40	ns
Output Hold from Address Change	t_{OH}	5		10		15		ns


WRITE CYCLE

Parameter	Symbol	KM62256A-8 KM62256AL-8		KM62256A-10 KM62256AL-10		KM62256A-12 KM62256AL-12		Unit
		Min	Max	Min	Max	Min	Max	
Write Cycle Time	t_{wc}	80	100	100	120	120		ns
Chip Select to End of Write	t_{ow}	70	80	80	85	85		ns
Address Set-up Time	t_{as}	0	0	0	0	0		ns
Address Valid to End of Write	t_{aw}	70	80	80	85	85		ns
Write Pulse Width	t_{wp}	55	60	60	70	70		ns
Write Recovery Time	t_{wr}	0	5	5	5	5		ns
Write to Output High-Z	t_{whz}	0	30	0	35	0	40	ns
Data to Write Time Overlap	t_{ow}	40	50	50	60	60		ns
Data Hold from Write Time	t_{dh}	0	0	0	0	0		ns
End of Write to Output Low-Z	t_{owl}	5	10	10	10	10		ns

- NOTES:**
- t_{whz} and t_{owl} are defined as the time at which the outputs achieve the open circuit condition and are not referenced to the V_{OH} or V_{OL} level.
 - At any given temperature and voltage condition, t_{whz} max is less than t_{owl} min both for a given device and from device to device.
 - \overline{WE} is high for read cycle.
 - Address valid prior to or coincident with \overline{CS} transition low.
 - A write occurs during the overlap (t_{wp}) of a low \overline{CS} and a low \overline{WE} .
 - During this period, I/O pins are in the output state. The input signals out of phase must not applied.
 - \overline{CS} or \overline{WE} must be high during address transition.
 - If \overline{OE} is high, I/O pins remain in a high-impedance state.
 - \overline{OE} is continuously low. ($\overline{OE} = V_{IL}$)

TIMING DIAGRAMS

READ CYCLE (NOTE 1,2,3,4)



KM62256A
TIMING
WRITE

A0-A14
 \overline{OE}
 \overline{CS}
 \overline{WE}

DOUT
DIN

WRITE
A0-A14


\overline{CS}
 \overline{WE}

DOUT
DIN


TIMING DIAGRAMS (Continued)
 WRITE CYCLE 1 (\overline{OE} Clocked) (NOTE 5,6,7,8)

200ns. ($\frac{1}{5} \text{MHz}$)

3



WRITE CYCLE 2 (\overline{OE} Low Fixed) (NOTE 5,6,7,8,9)




DATA RETENTION CHARACTERISTICS ($T_A = 0^\circ\text{C}$ to $+70^\circ\text{C}$)

(This characteristic is guaranteed only for L-version)

Parameter	Symbol	Test Condition	Min	Typ	Max	Units
V _{CC} for Data Retention	V _{DR}	$\overline{CS} \geq V_{CC} - 0.2V$	2.0		5.5	V
Data Retention Current	I _{DR}	V _{CC} = 3.0V $\overline{CS} \geq V_{CC} - 0.2V$		1	50	μA
Data Retention Set-up Time	t _{SDR}	See Data Retention Wave forms (below)	0			ns
Recovery Time	t _{RDR}	See Data Retention Wave forms (below)	t _{RC} *			ns

* t_{RC} = Read Cycle Time



DATA RETENTION WAVEFORM




Note: The Other inputs (Address, \overline{OE} , \overline{WE} , I/O) can be in a high impedance state



PACKAGE DIMENSIONS
28 PIN PLASTIC DUAL IN LINE PACKAGE



28 PIN PLASTIC SMALL OUT LINE PACKAGE



3

CMOS Video Speed 6-Bit Flash Analog-to-Digital Converter

For Use in Low-Power Consumption, High-Speed Digitization Applications

Features:

- CMOS low power with speed
- Parallel conversion technique
- 15-MHz sampling rate (66-ns conversion time)
- 6-bit latched 3-state output with overflow bit
- $\pm 1/2$ LSB accuracy
- Single supply voltage (3 to 10 V)
- 2 units in series allow 7-bit output
- 2 units in parallel allow 30-MHz sampling rate
- Internal V_{REF} with ext V_{REF} option
- Available with EVP processing for improved reliability

The RCA-CA3300 types are CMOS 50-mW parallel (FLASH) analog-to-digital converters designed for applications demanding both low-power consumption and high-speed digitization.

The CA3300 types operate over a wide full-scale input-voltage range of 2.4 volts up to the dc supply voltage with maximum power consumption as low as 50 to 200 mW, depending upon the clock frequency selected. When operated from a 5-volt supply at a clock frequency of 11 MHz, the power consumption of the CA3300 is less than 50 mW. When operated from an 8-volt supply at a frequency of 15 MHz, the power consumption is less than 150 mW.


The intrinsic high conversion rate makes the CA3300 types ideally suited for digitizing high-speed signals. The overflow bit makes possible the connection of two or more CA3300's in series to increase the resolution of the conversion system. A series connection of two CA3300's may be used to produce a 7-bit high-speed converter. Operation of two CA3300's in parallel doubles the conversion speed (i.e., increases the sampling rate from 15 to 30 MHz). CA3300's in parallel may be combined with a high-speed 6-bit D/A converter, a binary adder, control logic, and an op amp to form a very-high-speed A/D converter.

Sixty-four paralleled auto-balanced voltage comparators measure the input voltage with respect to a known reference to produce the parallel-bit outputs in the CA3300. Sixty-three comparators are required to quantize all input voltage levels in this 6-bit converter, and the additional comparator is required for the overflow bit.

The CA3300 types are available as follows: Types CA3300D and CA3300DX in an 18-lead dual-in-line ceramic package (D suffix), types CA3300E and CA3300CE in an 18-lead dual-in-line plastic package (E suffix), or in chip form (H suffix). The CA3300DX offers the additional advantage of improved reliability as a result of EVP (Extra Value Program) processing. For further information on EVP, see RCA publication EVP-300B or contact your RCA representative.

Applications:

- The CA3300 types are especially suited for high-speed conversion applications where low power is also important
- TV video digitizing (industrial/security)
- High-speed A/D conversion
- Ultrasound signature analysis
- Transient signal analysis
- High-energy physics research
- High-speed oscilloscope storage/display
- General-purpose hybrid ADC's
- Optical character recognition
- Radar pulse analysis
- Motion signature analysis



92CS-32263RI

TERMINAL ASSIGNMENT

CA3300




Fig. 1 - Block diagram for the CA3300.

MAXIMUM RATINGS, Absolute-Maximum Values:

DC SUPPLY VOLTAGE RANGE (V_{DD}) (VOLTAGE REFERENCED TO V_{SS} TERMINAL)	-0.5 to 10 V
INPUT VOLTAGE RANGE ALL INPUTS EXCEPT ZENER (PIN 4)	-0.5 to $V_{DD} + 0.5$ V
DC INPUT CURRENT CLK, PH, $\overline{CE1}$, CE2, V_{IN}	± 10 mA
POWER DISSIPATION PER PACKAGE (P_D) FOR $T_A = -55$ to $+55^\circ\text{C}$	315 mW
FOR $T_A = +55^\circ\text{C}$ to $+125^\circ\text{C}$	Derate linearly at 3.3 mW/ $^\circ\text{C}$
TEMPERATURE RANGE OPERATING (CA3300DX, Refer to Fig. 3)	-55 to $+125^\circ\text{C}$
OPERATING (CA3300D, E, CE)	-40 to $+85^\circ\text{C}$
STORAGE	-65 to $+150^\circ\text{C}$
LEAD TEMPERATURE (DURING SOLDERING) At distance 1/16 \pm 1/32 in. (1.59 \pm 0.79 mm) from case for 10 s max.	$+265^\circ\text{C}$

ELECTRICAL CHARACTERISTICS

CHARACTERISTIC	TEST CONDITIONS @ 25°C	LIMITS			UNITS
		CA3300D, DX, E			
		MIN.	TYP.	MAX.	
Resolution		—	—	6	Bits
Linearity Error	$V_{DD}=8\text{ V}$, $V_{REF}=7.68\text{ V}$ CLK=15 MHz, gain adjusted	—	±0.5	±0.8	LSB
Differential Linearity Error	$V_{DD}=8\text{ V}$, $V_{REF}=7.68\text{ V}$ CLK=15 MHz	—	±0.5	±0.8	
Quantizing Error		-½	—	½	
Analog Input:	$V_{DD}=8\text{ V}$ CLK=15 MHz				
Full Scale Range		2.4	—	$V_{DD}+0.5$	V
Input Capacitance		—	50	—	pF
Input Current		—	600	1000	µA
Gain Temperature Coefficient	$V_{DD}=8\text{ V}$, CLK=15 MHz	—	0.016	—	LSB/°C
Maximum Conversion Speed	$V_{DD}=5\text{ V}$ $V_{DD}=8\text{ V}$	—	12M	—	SPS
		15M	19M	—	
Device Current (Excludes I_{REF} , I_Z)	$V_{DD}=5\text{ V}$ (CLK=11 MHz) $V_{DD}=8\text{ V}$ (CLK=15 MHz) $V_{DD}=5\text{ V}$ (Auto Balance State) $V_{DD}=8\text{ V}$ (Auto Balance State).	—	7	—	mA
		—	22	—	
		—	6.4	16	
		—	24	40	
Ladder Impedance		1000	1400	1800	Ω
Digital Inputs:					
Low Voltage	$V_{DD}=5\text{ V}$ $V_{DD}=8\text{ V}$	—	—	1.5	V
High Voltage	$V_{DD}=5\text{ V}$ $V_{DD}=8\text{ V}$	3.5	—	—	
Input Current	$V_{DD}=8\text{ V}$	—	±1	—	µA
Digital Outputs:					
Output Low (Sink) Current	$V_{DD}=5\text{ V}$, $V_O=0.4\text{ V}$ $V_{DD}=8\text{ V}$, $V_O=0.5\text{ V}$	1.6	10	—	mA
Output High (Source) Current	$V_{DD}=5\text{ V}$, $V_O=4.6\text{ V}$ $V_{DD}=8\text{ V}$, $V_O=7.5\text{ V}$	3.2	15	—	
		-0.8	6	—	
Zener Voltage	$I_Z=10\text{ mA}$	6.2	6.8	7.4	V
Zener Dynamic Impedance	$I_Z=10\text{ mA}$	—	10	30	Ω
Zener Temperature Coefficient		—	0.5	—	mV/°C
Digital Output Delay, t_d	$V_{DD}=8\text{ V}$	—	20	—	ns
Aperture Time	$V_{DD}=8\text{ V}$	—	25	—	




Fig. 2 - Typical current drain versus sampling rate as a function of supply voltage.




Fig. 3 - Maximum ambient temperature versus supply voltage. (Above curve includes ladder dissipation but not the zener dissipation.)

CA3300

ELECTRICAL CHARACTERISTICS

CHARACTERISTIC	TEST CONDITIONS @ 25°C	LIMITS			UNITS
		CA3300CE			
		MIN.	TYP.	MAX.	
Resolution		—	—	6	Bits
Linearity Error	$V_{DD}=8\text{ V}$, $V_{REF}=7.68\text{ V}$ CLK=9 MHz, gain adjusted	—	± 0.5	± 0.8	LSB
Differential Linearity Error	$V_{DD}=8\text{ V}$, $V_{REF}=7.68\text{ V}$ CLK=9 MHz	—	± 0.5	± 0.8	
Quantizing Error		$-\frac{1}{2}$	—	$\frac{1}{2}$	
Analog Input:	$V_{DD}=8\text{ V}$				
Full Scale Range	CLK=9 MHz	2.4	—	$V_{DD}+0.5$	V
Input Capacitance		—	50	—	pF
Input Current		—	450	1000	μA
Gain Temperature Coefficient	$V_{DD}=8\text{ V}$, CLK=9 MHz	—	0.016	—	LSB/°C
Maximum Conversion Speed	$V_{DD}=5\text{ V}$	6M	—	—	SPS
	$V_{DD}=8\text{ V}$	9M	19M	—	
Device Current (Excludes I_{REF} , I_Z)	$V_{DD}=5\text{ V}$ (CLK=7 MHz) $V_{DD}=8\text{ V}$ (CLK=9 MHz) $V_{DD}=5\text{ V}$ (Auto Balance State) $V_{DD}=8\text{ V}$ (Auto Balance State)	— — — —	4 12 6.4 24	— — 16 40	mA
Ladder Impedance		1000	1400	1800	Ω
Digital Inputs:					
Low Voltage	$V_{DD}=5\text{ V}$	—	—	1.5	V
	$V_{DD}=8\text{ V}$	—	—	2.5	
High Voltage	$V_{DD}=5\text{ V}$	3.5	—	—	V
	$V_{DD}=8\text{ V}$	5.5	—	—	
Input Current	$V_{DD}=8\text{ V}$	—	± 1	—	μA
Digital Outputs:					
Output Low (Sink) Current	$V_{DD}=5\text{ V}$, $V_O=0.4\text{ V}$ $V_{DD}=8\text{ V}$, $V_O=0.5\text{ V}$	1.6 3.2	10 15	— —	mA
Output High (Source) Current	$V_{DD}=5\text{ V}$, $V_O=4.6\text{ V}$ $V_{DD}=8\text{ V}$, $V_O=7.5\text{ V}$	-0.8 -1.6	6 9	— —	
Zener Voltage	$I_Z=10\text{ mA}$	6.2	6.8	7.4	V
Zener Dynamic Impedance	$I_Z=10\text{ mA}$	—	10	30	Ω
Zener Temperature Coefficient		—	0.5	—	mV/°C
Digital Output Delay, t_d	$V_{DD}=8\text{ V}$	—	20	—	ns
Aperture Time	$V_{DD}=8\text{ V}$	—	25	—	




Fig. 4 - Typical maximum sample rate versus supply voltage.




Fig. 5 - Typical offset error versus sample rate as a function of supply voltage. (See literature for offset trim.)




Fig. 6 - Timing diagrams for the CA3300.




Fig. 7 - Typical input current versus input voltage as a function of supply voltage.




Fig. 8 - Typical input current versus sample rate as a function of supply voltage.

CA3300




Fig. 9 - Typical gain error versus sample rate as a function of supply voltage. (See literature for gain trim.)




Fig. 10 - Typical linearity versus sample rate as a function of supply voltage.




Fig. 11 - Typical linearity versus reference voltage as a function of supply voltage.

Device Operation

A sequential parallel technique is used by the CA3300 converter to obtain its high-speed operation. The sequence consists of the "Auto Balance" phase $\phi 1$ and the "Sample Unknown" phase $\phi 2$. (Refer to the circuit diagram.) Each conversion takes one clock cycle. With the phase control (pin 8) low, the "Auto Balance" ($\phi 1$) occurs during the High period of the clock cycle, and the "Sample Unknown" ($\phi 2$) occurs during the low period of the clock cycle.

During the "Auto Balance" phase, a transmission switch is used to connect each of 64 commutating capacitors to their

associated ladder reference tap. Those tap voltages will be as follows:

$$V_{\text{tap}}(N) = [(V_{\text{REF}}/64) \times N] - [V_{\text{REF}}/(2 \times 64)] \\ = V_{\text{REF}}[(2N - 1)/128]$$

Where: $V_{\text{tap}}(n)$ = reference ladder tap voltage at point n

V_{REF} = voltage across R^+ to R^-

N = tap number (1 through 64)

The other side of the capacitor is connected to a single stage amplifier whose output is shorted to its input by a switch. This biases the amplifier at its intrinsic trip point, which is approximately, $(V_{\text{DD}} - V_{\text{SS}})/2$. The capacitors now charge to their associated tap voltages, priming the circuit for the next phase.

In the "Sample Unknown" phase, all ladder tap switches are opened, the comparator amplifiers are no longer shorted, and V_{IN} is switched to all 64 capacitors. Since the other end of the capacitor is now looking into an effectively open circuit, any voltage that differs from the previous tap voltage will appear as a voltage shift at the comparator amplifiers. All comparators with tap voltages greater than V_{IN} will drive the comparator outputs to a "low" state, all comparators with tap voltage lower than V_{IN} will drive the comparator outputs to a "high" state.

The status of all these comparator amplifiers are stored at the end of this phase ($\phi 2$), by a secondary latching amplifier stage. Once latched, the status of the 64 comparators is decoded by a 64-to 7-bit decode array and the results are clocked into a storage register at the rising edge of the next $\phi 2$.

A 3-state buffer is used at the output of the 7 storage registers which are controlled by two chip-enable signals. CE1 will independently disable B1 through B6 when it is in a high state. CE2 will independently disable B1 through B6 and the OF buffers when it is in the low state.

To facilitate usage of this device a phase-control input is provided which can effectively complement the clock as it enters the chip. Also, an on-board zener is provided for use as a reference voltage.

Continuous Clock Operation

One complete conversion cycle can be traced through the CA3300 via the following steps. (Refer to timing diagram Fig. 6a.) With the phase control in a "High" state, the rising edge of the clock input will start a "sample" phase. During this entire "High" state of the clock, the 64 comparators will track the input voltage and the 64 latches will track the comparator outputs. At the falling edge of the clock, all 64 comparator outputs are captured by the 64 latches. This ends the "sample" phase and starts the "auto balance" phase for the comparators. During this "Low" state of the clock the output of the latches propagates through the decode array and a 7-bit code appears at the D inputs of the output registers. On the next rising edge of the clock, this 7-bit code is shifted into the output registers and appears with time delay t_d as valid data at the output of the 3-state drivers. This also marks the start of a new "sample" phase, thereby repeating the conversion process for this next cycle.

Pulse Mode Operation

For sampling high-speed nonrecurrent or transient data, the converter may be operated in a pulse mode in one of two ways. The fastest method is to keep the converter in the Sample Unknown phase, $\phi 2$, during the standby state. The

This device requires only a single phase clock. The terminology of $\phi 1$ and $\phi 2$ refers to the High and Low periods of the same clock.

CA3300

device can now be pulsed through the Auto Balance phase with as little as 33 ns. The analog value is captured on the leading edge of $\phi 1$ and is transferred into the output registers on the trailing edge of $\phi 1$. We are now back in the standby state, $\phi 2$, and another conversion can be started within 33 ns, but not later than 5 μ s due to the eventual droop of the commutating capacitors. Another advantage of this method is that it has the potential of having the lowest power drain. The larger the time ratio between $\phi 2$ and $\phi 1$, the lower the power consumption. (See timing diagram Fig. 6b.)

The second method uses the Auto Balance phase, $\phi 1$, as the standby state. In this state the converter can stay indefinitely waiting to start a conversion. A conversion is performed by strobing the clock input with two $\phi 2$ pulses. The first pulse starts a Sample Unknown phase and captures the analog value in the comparator latches on the trailing edge. A second $\phi 2$ pulse is needed to transfer the data into the output registers. This occurs on the leading edge of the second pulse. The conversion now takes place in 67 ns, but the repetition rate may be as slow as desired. The disadvantage to this method is the higher device dissipation due to the low ratio of $\phi 2$ to $\phi 1$. (See timing diagram Fig. 6c.)

Increased Accuracy

In most cases the accuracy of the CA3300 should be sufficient without any adjustments. In applications where accuracy is of utmost importance, three adjustments can be made to obtain better accuracy, i.e., offset trim, gain trim, and midpoint trim.

Offset Trim

In general offset correction can be done in the preamp circuitry by introducing a dc shift to V_{IN} or by the offset trim of the op amp. When this is not possible the R^- (pin 10) input can be adjusted to produce an offset trim. The theoretical input voltage to produce the first transition is $\frac{1}{2}$ LSB. The equation is as follows:

$$V_{IN} (0 \text{ to } 1 \text{ transition}) = \frac{1}{2} \text{ LSB} = \frac{1}{2}(V_{REF}/64) \\ = V_{REF}/128$$

If V_{IN} for the first transition is less than the theoretical, then a single-turn 50-ohm pot connected between R^- and ground will accomplish the adjustment. Set V_{IN} to $\frac{1}{2}$ LSB and trim the pot until the 0 to 1 transition occurs.

If V_{IN} for the first transition is greater than the theoretical, then the 50-ohm pot should be connected between R^- and a negative voltage of about 2 LSB's. The trim procedure is as stated previously.

Gain Trim

In general the gain trim can also be done in the preamp circuitry by introducing a gain adjustment for the op amp. When this is not possible, then a gain adjustment circuit should be made to adjust the reference voltage. To perform this trim, V_{IN} should be set to the 63 to overflow transition. That voltage is $\frac{1}{2}$ LSB less than V_{REF} and is calculated as follows:

$$V_{IN} (63 \text{ to } 64 \text{ transition}) = V_{REF} - V_{REF}/128 \\ = V_{REF} (127/128)$$

To perform the gain trim, first do the offset trim and then apply the required V_{IN} for the 63 to overflow transition. Now adjust V_{REF} until that transition occurs on the outputs.

Midpoint Trim

The reference center (RC), pin 16, is available to the user as the approximate midpoint of the resistor ladder. The actual count that is brought out is count 33. To trim the midpoint,

the offset and gain trims should be done first. The theoretical transition from count 32 to 33 occurs at $32\frac{1}{2}$ LSB's. That voltage is as follows:

$$V_{IN} (32 \text{ to } 33 \text{ transition}) = 32.5 (V_{REF}/64)$$

An adjustable voltage follower can be connected to the RC pin or a 2-K pot can be connected between R^+ and R^- with the wiper connected to RC. Set V_{IN} to the 32 to 33 transition voltage, then adjust the voltage follower or the pot until the transition occurs on the output bits.

The Reference Center point can also be used to create some unique transfer functions. For example, if R^- is grounded, RC is connected to 3.25 volts, and R^+ is connected to 4.8 volts then the lower order counts, 1 through 33, will have an LSB value of 100 mV while the upper order counts, 34 through Overflow, will have an LSB value of 50 mV. This effectively provides twice the sensitivity in the upper counts as compared to the lower counts.

7-Bit Resolution

To obtain 7-bit resolution, two CA3300's can be wired together. Necessary ingredients include an open-ended ladder network, an overflow indicator, three-state outputs, and chip enabler controls—all of which are available on the CA3300.

The first step for connecting a 7-bit circuit is to totem-pole the ladder networks, as illustrated in Fig. 13. Since the absolute resistance value of each ladder may vary, external trim of the mid-reference voltage may be required.

The overflow output of the lower device now becomes the seventh bit. When it goes high, all counts must come from the upper device. When it goes low, all counts must come from the lower device. This is done simply by connecting the lower overflow signal to the $\overline{CE1}$ control of the lower A/D converter and the $\overline{CE2}$ control of the upper A/D converter. The three-state outputs of the two devices (bits 1 through 6) are now connected in parallel to complete the circuitry. The complete circuit for a 7-bit A/D converter is shown in Fig. 14.

8-Bit to 12-Bit Conversion Techniques

To obtain 8- to 12-bit resolution and accuracy, use a feed-forward conversion technique. Two A/D converters will be needed to convert up to 11 bits; three A/D converters to convert 12 bits. The high speed of the CA3300 allows 12-bit conversions in the 500 to 900-ns range.

The circuit diagram of a high-speed 12-bit A/D converter is shown in Fig. 15. In the feed-forward conversion method two sequential conversions are made. Converter A first does a coarse conversion to 6 bits. The output is applied to a 6-bit D/A converter whose accuracy level is good to 12 bits. The D/A converter output is then subtracted from the input voltage, multiplied by 32, and then converted by a second flash A/D converter, which is connected in a 7-bit configuration. The answers from the first and second conversions are added together with bit 1 of the first conversion overlapping bit 7 of the second conversion.

When using this method, take care that:

- The linearity of the first converter is better than $\frac{1}{2}$ LSB.
- An offset bias of 1 LSB (1/64) is subtracted from the first conversion since the second converter is unipolar.
- The D/A converter and its reference are accurate to the total number of bits desired for the final conversion (the A/D converter need only be accurate to 6 bits).

The first converter can be offset-biased by adding a 20- Ω resistor at the bottom of the ladder and increasing the reference voltage by 1 LSB. If a 6.40-voltage reference is used in the system, for example, then the first CA3300 will require a 6.5-V reference.

CA3300




Fig. 14 - Typical CA3300 6-bit resolution configuration
30-MHz sampling rate.

CA3300




Fig. 15 - Typical CA3300 800-ns 12-bit ADC system.





Fig. 16 - TTL interface circuit for $V_{DD} > 5.5$ volts.

OUTPUT CODE TABLE

CODE DESCRIPTION	INPUT VOLTAGE*				BINARY OUTPUT CODE (LSB)							DECIMAL COUNT
	V _{REF} 7.68 (V)	V _{REF} 6.40 (V)	V _{REF} 5.12 (V)	V _{REF} 3.20 (V)	0F	B6	B5	B4	B3	B2	B1	
Zero	0.00	0.00	0.00	0.00	0	0	0	0	0	0	0	0
1 LSB	0.12	0.10	0.08	0.05	0	0	0	0	0	0	1	1
2 LSB	0.24	0.20	0.16	0.10	0	0	0	0	0	1	0	2
"	"	"	"	"	"	"	"	"	"	"	"	"
"	"	"	"	"	"	"	"	"	"	"	"	"
"	"	"	"	"	"	"	"	"	"	"	"	"
"	"	"	"	"	"	"	"	"	"	"	"	"
1/2 Full Scale - 1 LSB	3.72	3.10	2.48	1.55	0	0	1	1	1	1	1	31
1/2 Full Scale	3.84	3.20	2.56	1.60	0	1	0	0	0	0	0	32
1/2 Full Scale + 1 LSB	3.96	3.30	2.64	1.65	0	1	0	0	0	0	1	33
"	"	"	"	"	"	"	"	"	"	"	"	"
"	"	"	"	"	"	"	"	"	"	"	"	"
"	"	"	"	"	"	"	"	"	"	"	"	"
Full Scale - 1 LSB	7.44	6.20	4.96	3.10	0	1	1	1	1	1	0	62
Full Scale	7.56	6.30	5.04	3.15	0	1	1	1	1	1	1	63
Overflow	7.68	6.40	5.12	3.20	1	1	1	1	1	1	1	127

*The voltages listed below are the ideal centers of each output code shown as a function of its associated reference voltage.



Dimensions and pad layout for CA3300H.

Dimensions in parentheses are in millimeters and are derived from the basic inch dimensions as indicated. Grid graduations are in mils (10^{-3} inch).

The photographs and dimensions of each CMOS chip represent a chip when it is part of the wafer. When the wafer is cut into chips, the cleavage angles are 57° instead of 90° with respect to the face of the chip. Therefore, the isolated chip is actually 7 mils (0.17 mm) larger in both dimensions.

CA3300




Fig. 12 - Typical CA3300 6-bit configuration 15-MHz sampling rate.




Fig. 13 - Typical CA3300 7-bit resolution configuration 15-MHz sampling rate.

Product Preview

CA3306, CA3306A, CA3306C

CMOS High-Speed 6-Bit Flash A/D Converter


Features:

- Improved pin-for-pin retrofits for CA3300
- CMOS/SOS low power
- Flash (Parallel) conversion technique
- 15 MSPS conversion rate at 5 V
- 1/4 LSB accuracy
- Single 3 to 6 V supply
- 6 latched-bit outputs plus overflow
- May be stacked for higher resolution
- May be parallel for double speed

The CA3306 family members are pin-for-pin retrofits for the CA3300 (File 1316), but offering improved speed and linearity. All functions of the CA3300 are carried over: the ability to stack devices for higher resolution, parallel devices for doubled speed, and the availability of a built-in zener reference. Accurate digitizing at video speeds is now possible with only a

single 5 volt supply (8 volts required for CA3300), and a tighter linearity is guaranteed at a lower reference (full scale) range.

The CA3306-series devices are supplied in 18-lead dual-in-line plastic packages (E suffix) and in 18-lead dual-in-line ceramic packages (D suffix).



Block Diagram of the CA3306

Preview Data only