



Digital Signal Processing  
TMS320C25

ผู้จัดทำ

นาย นัทธพงศ์ อิ่มบำรุง	321141
นาย ลิขิต ธวัชชัยวิรุฒ์	321269
นาย วสันต์ สนธิเพิ่มพูน	321287



วิทยานิพนธ์สำหรับปริญญาวิศวกรรมศาสตร

สาขาวิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหาร ลาดกระบัง

ปีการศึกษา 2535

ปริญญาโท ปีการศึกษา 2535

สาขาวิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหาร ลาดกระบัง

เรื่อง ดิจิตอลซิกแนลโปรเซสซิง

( Digital Signal Processing )

ผู้จัดทำ

นาย นัทพงษ์ อิ่มบำรุง 321141

นาย ลิขิต รัชชชัยวิรุฒ 321269

นาย วสันต์ สนธิเพิ่มพูน 321287

อ. สุรสิทธิ์ วรรณไกรโรจน์ อาจารย์ที่ปรึกษา

( \_\_\_\_\_ )

## Digital Signal Processing TMS320C25

นายนักทพวงศ์ อิมบำรุง	32.1141
นายลิขิต ชวชัยวิรุฒ์	32.1269
นายวสันต์ สอนิเพิ่มพูน	32.1287
อ.สุรสิทธิ์ วรรณไกรโรจน์	อาจารย์ที่ปรึกษา
ปีการศึกษา	2535

### บทคัดย่อ

ในปัจจุบันนี้ดิจิตอลซิกแนลโพรเซสซึ่งมีการพัฒนาไปอย่างรวดเร็วทำให้สามารถทำงานด้วยความเร็วที่สูงขึ้น และสามารถนำไปประยุกต์ใช้งานในขอบเขตที่กว้างขึ้นซึ่งหากนำระบบดิจิตอลซิกแนลโพรเซสซึ่งมาใช้ในการประมวลผลสัญญาณ แทนวงจรมอนาลอกจะทำให้ได้ผลในการโพรเซสที่มีคุณภาพดีกว่าและมีความยืดหยุ่นดีกว่า

ปฏิญานิพนธ์นี้จะเป็นการศึกษาทฤษฎีทางดิจิตอลซิกแนลโพรเซสซึ่ง และทำการออกแบบสร้างบอร์ดตัวประมวลผลสัญญาณเชิงเลข โดยใช้ตัวประมวลผลสัญญาณเชิงเลขเบอร์ TMS320C25 ของบริษัทเท็กซัสอินสตรูเมนต์ และในการทำงานจะใช้เสียบลงบนเครื่องไมโครคอมพิวเตอร์ โดยสามารถทำงานเป็น co-processor กับหน่วยประมวลผลกลางของเครื่องไมโครคอมพิวเตอร์ได้

## Digital Signal Processing TMS320C25

Mr. Nuttapong	Imbumrung	32.1141
Mr. Likit	Thawatchaiwirut	32.1269
Mr. Wasan	Sontipermpoon	32.1287
Mr. Surasit	Wannakrairoj	Advisor

### Abstract

Digital Signal Processing involves the representation, transmission and manipulation of signal using numerical techniques and digital processor. It has been an exiting and growing technology during the past few years. Its application have also been expanded vigorously to encompass not only the tradition radar signal processing but also today's digital audio processing.

This thesis is about theory in Digital Signal Processing and design of DSP Card using TMS320C25 Digital Signal Processor. This Card will be used in motor control system. It will control Velocity and Position of four AC Servo Motor.

# สารบัญ

## บทที่ 1

บทนำ.....	1
-----------	---

## บทที่ 2

2.1 สถาปัตยกรรมของ TMS320c25 .....	4
รายละเอียดของขาและสัญญาณของTMS' 320C25.....	5
2.2 Memory Organization.....	10
Data Memory.....	10
Program Memory.....	11
Memory Map.....	12
Memory-Mapped Register.....	15
Auxiliary Register .....	15
Memory Addressing Mode .....	18
2.3 Central Arithmetic Logic Unit.....	20
2.4 System Control.....	21
Pipe Line Operation.....	23
Reset.....	25
Status Register .....	27
Repeat Counter.....	31
Powerdown Mode.....	31
External Memory and I/O interface .....	32
Memory Combination .....	33

# สารบัญ

## บทที่ 3


3.1 การออกแบบวงจร.....	34
วงจรอินเทอร์เฟส.....	36
วงจรแอดเดรสซีล็กเตอร์.....	38
วงจรถาต้าซีล็กเตอร์.....	40
วงจรหน่วยความจำ .....	40
วงจรTMS320C25 และสัญญาณควบคุม.....	43
3.2 Processor Initialization.....	45
ภาคผนวก.....	49
เอกสารอ้างอิง.....	64
กิตติกรรมประกาศ.....	65

## บทที่ 1

### บทนำ

Digital Signal Processing เป็นการเปลี่ยนรูปแบบของสัญญาณโดยใช้การคำนวณทางคณิตศาสตร์กับสัญญาณเชิงเลข (Digital) ของสัญญาณอินพุต (Input) ด้วยดิจิทัลซิกแนลโปรเซสเซอร์ ดังนั้นจึงทำให้เราสามารถได้สัญญาณเอาต์พุต (Output) ของวงจรใด ๆ ได้ เพียงแค่เรานำสัญญาณอินพุต (input) ผ่านการ Process ด้วยสมการของวงจรมานั้น ๆ เท่านั้น

การที่ Digital Signal Processing ได้รับความสนใจมากขึ้นเนื่องมาจากเทคโนโลยีในการสร้างวงจรรวม (Integrated Circuit) มีประสิทธิภาพดีขึ้นมาก วงจรขนาดใหญ่สามารถนำมาสร้างเป็นวงจรรวมที่ผลิตบนสารกึ่งตัวนำขึ้นเดียวกันได้และผลิตได้ครั้งละจำนวนมาก ๆ จึงทำให้ราคาถูกลงเป็นอย่างมาก นอกจากนี้การประมวลเชิงเลข (Digital Signal Processing) ยังให้ความแม่นยำ (Accuracy) และความเชื่อถือ (Reliability) มากกว่าการประมวลสัญญาณเชิงอุปมานมาก โดยทั่วไประบบ DSP จะประกอบด้วยส่วนต่างๆ ดังรูป



รูปที่ 1.1 ระบบ DSP

LOWPASS FILTER มีไว้เพื่อจำกัดช่วงความถี่ของสัญญาณอินพุตจากนั้นสัญญาณอินพุตจะถูกแปลงจาก Analog ให้เป็น Digital โดยวงจร A/D (Analog to Digital Converter) จากนั้นระบบประมวลผลสัญญาณดิจิทัลก็จะนำเอาอัลกอริทึม (Algorithm) ที่มีอยู่มากกระทำกับข้อมูลสัญญาณแล้วทำการส่งข้อมูลสัญญาณที่ถูกเปลี่ยนแปลงแล้วสู่ส่วน D/A (Digital-

to Analog Converter) เพื่อเปลี่ยนสัญญาณข้อมูลซึ่งเป็น Digital ให้เป็นสัญญาณ Analog ตามเดิม


ในปัจจุบันมีการนำ DSP ไปประยุกต์ในงานต่างๆ มากมายซึ่งสามารถจำแนกออกเป็นประเภทต่าง ๆ ดังนี้

- 1) การประยุกต์ในงานทั่ว ๆ ไป ได้แก่ Digital filter, Adaptive filtering, Waveform generation
- 2) งานด้านกราฟฟิค (Graphic/Image) ได้แก่ งานด้านการส่งภาพ (image-transmission), การเข้ารหัสภาพ (Image coding หรือ Compression), การจำรูปแบบ (Pattern recognition)
- 3) งานด้านการวัดและเครื่องมือวัด ได้แก่ การวิเคราะห์สเปกตรัม (Spectrum-analysis), เครื่องกำเนิดสัญญาณรูปแบบต่างๆ (Function generation), การวิเคราะห์แผ่นดินไหว (Seismic Processing)
- 4) การประยุกต์ทางด้านเสียงพูด (Voice/Speech) ได้แก่ การจำ (recognition) การยืนยัน (Verification), การเพิ่มคุณภาพ (Enhancement), การสังเคราะห์ (Synthesis) รวมถึงการเปลี่ยนแปลงข้อความ (Text) เป็นเสียงพูด (Speech)
- 5) ทางด้านระบบควบคุม (Control) ได้แก่ ระบบควบคุมหุ่นยนต์ (Robotic), การควบคุมเครื่องจักรกลไฟฟ้าต่าง ๆ ระบบเซอร์โว หรือวงเฟสล็อกคูล (PLL)
- 6) ทางด้านทหาร (Military) ได้แก่ การสื่อสารที่เกี่ยวกับความมั่นคง (Secure communication), ระบบเรโซนา, ระบบนำร่อง (Navigation), ระบบนำวิถี (Missile guidance)
- 7) ทางระบบโทรคมนาคม (Telecommunication) ได้แก่ การกำจัดเสียงสะท้อน (Echo cancellation), ระบบสื่อสารดิจิตอลโมเด็ม (Modem), โทรศัพท์เคลื่อนที่ (Cellular telephones)
- 8) ทางด้านการแพทย์ (Medical) ได้แก่ เครื่องช่วยการได้ยิน เครื่องมือวินิจฉัยต่าง ๆ
- 9) ทางด้านอุตสาหกรรม (Industrial) ได้แก่ เครื่องควบคุมเครื่องยนต์

(Engine control), ระบบเสียงหรือโทรทัศน์ดิจิทัล (Digital audio /TV), เครื่องมือสังเคราะห์เสียงดนตรี (Music Synthesizer) เครื่องเจาะหรือตัดแบบควบคุมด้วยตัวเลข (Numerical control)

ดิจิทัลซิกแนลโปรเซสเซอร์ จำเป็นจะต้องมีความเร็วสูงที่ถูกออกแบบมาโดยเฉพาะให้สามารถทำงานได้อย่างมีประสิทธิภาพโดยใช้ข้อดีของการประมวลผลแบบขนานและการใช้ชุดคำสั่งที่สลับขึ้นมาเฉพาะทั้งนี้ก็เพื่อการประมวลผลแบบเวลาจริง (Real Time) ซึ่งหมายถึงเมื่อเราใส่สัญญาณอินพุตเข้าไปก็จะได้สัญญาณเอาต์พุตออกมาเลย โดยจะมีเวลาหน่วง (delay time) น้อยมาก ซึ่งจะมีประโยชน์ในการใช้ทนมากกว่าการประมวลผลแบบไม่ใช่เวลาจริง

บริษัทเท็กซัสอินสตรูเมนต์ ได้ผลิตไอซีที่เป็นดิจิทัลซิกแนลโปรเซสเซอร์ ซึ่งปีตระกูลที่มีชื่อว่า TMS320 ซึ่งมีวิวัฒนาการดังรูป



รูปที่ 1.2 วิวัฒนาการของไอซีตระกูลTMS320C25

ซึ่งในงานปริญญานิพนธ์นี้ เราจะใช้ TMS320C25 มาสร้างเป็นระบบDSPเพื่อประยุกต์ใช้ในการควบคุมมอเตอร์ เพื่อสร้าง CNC 3มิติ (3dimensional Computerized Numerical Control)

## บทที่ 2

### สถาปัตยกรรมของTMS320C25

TMS320C25 ถูกออกแบบโดย Harvard-Type Architecture ซึ่งชุดคำสั่งของตัวมันจะมีความเร็วและความยืดหยุ่น ทำให้สามารถทำการ execute ได้ถึง 10 ล้านคำสั่งใน 1 วินาที

TMS320C25 ผลิตโดยใช้ CMOS Technology สามารถเอ็กซ์คิวต์คำสั่งหลายๆคำสั่งภายในเวลา 1 ไซเคิล หรือ 100 นาโนวินาที TMS320C25 มีลักษณะภายนอกโดยทั่วไปและคำสั่งต่างๆคล้ายกับของ TMS32020 แต่เบอร์ C25 จะมีคำสั่งเพิ่มขึ้น 22 คำสั่ง(ทั้งหมด 133 คำสั่ง), ออกชิลาร์รีจิสเตอร์เพิ่มขึ้น 8 ตัว, มีฮาร์ดแวร์สแตก 8 ระดับ(eight-level hardware stack), มีโปรแกรมรอมบนชิป(on-chip program ROM) และ มี a bit-reversed indexed-address mode

#### ลักษณะสำคัญ


- มี instruction cycle timing = 200 nsec.
- มี programmable on-chip data RAM = 544 word
- มี on-chip program ROM 4 Kword
- มี data memory และ program memory รวมกันเท่ากับ 128 Kword
- มี 32-bit ALU/Accumulator
- มี 16x16 bit parallel multiplier ซึ่งจะทำได้ผลลัพธ์ 32 bit
- คำสั่งในการคูณและการคำนวณใช้เวลาเพียง 1 cycle
- มี on-chip timer สำหรับการควบคุมการปฏิบัติการ
- มี 16 inputs และ 16 outputs chanel
- มี 16 bit parallel shifter
- มี serial port
- สามารถทำงานแบบ multiprocessor ได้อย่างสอดคล้อง
- สามารถ compat กับ source code ของTMS320C1x ขึ้นไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- สามารถทำ DMA โดยใช้ประโยชน์จากขา hold
- มี bit-reversed indexed-addressing mode สำหรับ 2-FFTs
- มี on-chip clock generator
- มี package แบบ 64 lead PLCC

รายละเอียดของขาและสัญญาณของTMS320c25


TMS ตระกูล 320 เป็นดิจิตอลอินทิเกรตเซอร์กิตที่มี package แบบ 68-pin grid array (PGA) TMS320C25 มี package แบบ 68-pin plastic -leaded chip carrier (PLCC)ซึ่งจะมีลักษณะ ดังรูป



รูปที่ 3.1 Top View Pin Grid Array

รายละเอียดของขาต่างๆของ TMS320c25

การออกแบบสถาปัตยกรรมของTMS320C25 คำนึงถึงในเรื่องความเร็วของระบบ, ภา  
ความยืดหยุ่นเป็นสำคัญ



รูปที่ 3.2 TMS 320C2x Simplified Block Diagram

TMS320c25 ถูกออกแบบมาเพื่อทำให้เกิดประสิทธิภาพในการใช้โดยการแยก data memory และ program memory อย่างเด็ดขาดโดยระบบบัส เพื่อให้เกิดความเร็วสูงสุดในการ Execute On-chip data RAM ขนาดใหญ่ 2 Block ดังรูป ช่วยให้เกิดความยืดหยุ่นในการออกแบบระบบ หนึ่งในสองบล็อกสามารถเลือกได้ว่าจะให้เป็น Program memory หรือ Data memory นอกจากนี้ยังมี data memory ซึ่งเป็น RAM ภายนอกอีก 64K ซึ่งจะทำการ implement เป็นไปได้โดยสะดวก 4K-word On-chip ROM ใช้ในการเก็บโปรแกรมที่มีขนาดไม่เกิน 4K-word นอกจากนี้ยังมีหน่วยความจำโปรแกรมภายนอกอีก 64K-word ด้วย โปรแกรมขนาดใหญ่สามารถเอ็กรหัสคิวต์ด้วยความเร็วสูงสุดโดยสามารถ downloaded จากหน่วยความจำภายนอกซึ่งทำงานซ้ำเข้าสู่ on-chip RAM เพื่อการดำเนินงานอย่างมีประสิทธิภาพ

TMS320c25 ปฏิบัติการคำนวณแบบ 2's complement โดยการใช้ 32-bit ALU เป็นหน่วยคำนวณทางคณิตศาสตร์โดยใช้ข้อมูล 16 บิตจาก data RAM หรือจากคำสั่ง หรือจากการใช้ผลลัพธ์ขนาด 32 bit ของ multiplier ซึ่งถูกเก็บอยู่ใน product register

ALU สามารถปฏิบัติตาม Boolean Operations โดยความสามารถในการโยกย้ายบิต ต้องการคอนโทรลเลอร์ซึ่งมีความเร็วสูง accumulator เก็บเอาต์พุตจาก ALU และเป็นอินพุตตัวที่ 2 ของ ALU

Accumulator มีความยาว 32-bit และถูกแบ่งเป็น High-order และ Low-order accumulator word ในหน่วยความจำ

Multiplier ทำการคูณ 16x16bit ด้วยวิธี 2's complement ซึ่งจะได้ผลลัพธ์เป็นเลข 32 บิตใน 1 cycle ของคำสั่ง

Multiplier ประกอบด้วย

- T REGISTER
- P REGISTER
- MULTIPLIER ARRAY

T REGISTER มีขนาด 16 บิต ใช้สำหรับเก็บตัวตั้งสำหรับการคูณชั่วคราว

P REGISTER ใช้เก็บผลคูณขนาด 32 บิต

ค่าของตัวคูณอาจนำมาจากหน่วยความจำข้อมูล, จากหน่วยความจำโปรแกรม เมื่อใช้คำสั่ง MAC/MACD หรือได้รับโดยทันทีจากคำสั่ง MPYK (Multiply Immediately) Multiplier ซึ่งอยู่บนชิปยอมให้อุปกรณ์ทำ ปฏิบัติการพื้นฐานทางดิจิทัลทุกแนวโปรเซสซึ่งได้ เช่น Convolution, Correlation และ Filtering Scaling Shifter ของ TMS320c25 มีอินพุต 16 บิตต่อกับ data bus และเอาต์พุต 32 บิตต่อกับ ALU Scaling Shifter สามารถชิฟต์อินพุตค่าตัวไปทางซ้ายได้ 0-16 บิต ตามคำสั่ง ซึ่งถูกโปรแกรมไว้ LSBs ของเอาต์พุตจะถูกเติมด้วย 0s และ MSBs อาจจะถูกเติมด้วย 0s หรือเครื่องหมายขยาย ขึ้นอยู่กับสถานะของ Sign-extension mode bit ของ Status register ST1 ความสามารถในการชิฟต์ทำให้โปรเซสเซอร์สามารถทำการ Numerical scaling, bit extraction, Extended arithmetic และ Overflow prevention ได้

TMS320c25 มี Data bus ซึ่งเป็นบัสแบบขนานขนาด 16 บิต ( $D_{15}-D_0$ ) และมี Address bus ( $A_{15} - A_0$ ) พร้อมทั้งมีสัญญาณควบคุมสำหรับเลือก Data memory, Program memory และ I/O Space (DS, PS, IS) และสัญญาณควบคุมต่างๆไว้สำหรับใช้อินเตอร์เฟสหน่วยความจำภายนอก

สัญญาณ  $R/\sim W$  ใช้ควบคุมทิศทางการเคลื่อนย้ายข้อมูลและสัญญาณ  $\sim STRB$  จะเตรียมสัญญาณจังหวะในการควบคุมการเคลื่อนย้ายข้อมูลเมื่อใช้ Program Ram หรือ ROM ซึ่งอยู่บนชิปหรือ High speed external memory TMS320c25 จะทำงานด้วยความเร็วเต็มที่โดยปราศจากสภาวะรอ (Wait state) สัญญาณ READY ใช้ในการสร้างสภาวะรอสำหรับการติดต่อกับหน่วยความจำภายนอกที่ช้ากว่า

ฮาร์ดแวร์สแตก 8 ระดับมีไว้เพื่อเก็บค่าโปรแกรมเคาน์เตอร์ระหว่างการเกิดอินเตอร์รัพท์ และการเรียกใช้ Subroutine

การควบคุมของ TMS320c25 ได้รับการสนับสนุนจาก On-chip memory-mapped, 16 bit timer, Repeat counter, 3 External maskable user-interrupts และ Internal interrupts ซึ่งเกิดจากการกระทำของ Serial port หรือเกิดจาก Timer

Full-Duplex Serial Port บนชิปใช้สำหรับการติดต่อโดยตรงกับอุปกรณ์แบบอนุกรม เช่น Codec Serial A/D Converter เป็นต้น


2 Serial Port Memory-mapped Registers (Data transmit/Receive register) อาจถูกปฏิบัติการในโหมด 8 bit byte หรือ โหมด 16 bit word ก็ได้ รีจิสเตอร์แต่ละตัวมี Clock input จากภายนอก, Framing synchronization input และมีเกี่ยวข้องกับ Shift register

การสื่อสารแบบอนุกรมสามารถถูกใช้ระหว่างโปรเซสเซอร์แต่ละตัวในการใช้งานแบบมัลติโปรเซสซึ่ง TMS320c25 มีความสามารถในการกำหนด Global data memory space และการติดต่อกับหน่วยความจำดังกล่าวโดยใช้สัญญาณ  $\sim BR$  (Bus Request) และ READY เป็นสัญญาณควบคุม

TMS320c25 สนับสนุนการทำ DMA (Direct Memory Access) กับหน่วยความจำโปรแกรมและหน่วยความจำข้อมูลภายนอก ด้วยการให้ขา  $\sim HOLD$  และ  $\sim HOLDA$  โปรเซสเซอร์ตัวอื่นสามารถเข้าควบคุม Memory ภายนอกได้อย่างสมบูรณ์ ด้วยการทำ



ให้ขา ~HOLD มีสถานะเป็น Low(0) ในขณะนั้น TMS320c25 จะทำให้ Address bus, Data bus และ Control lines เป็น High-impedance การให้สัญญาณระหว่างโปรเซสเซอร์ตัวอื่นกับ TMS320c25 สามารถทำได้โดยใช้ interrupts ซึ่งมีอยู่ 2 โหมด



รูปที่ 3.3 Functional Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ ก-9-ชาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Block Diagram ดังรูปแสดงขนาดต่างๆที่ใช้ในการอินเตอร์เฟสของTMSด้วย โดยบล็อกที่มีการระบายนั้นจะมีเฉพาะใน TMS320c25

สถาปัตยกรรมของ TMS320c25 ถูกสร้างโดยรอบบัสทั้งสองนั่นคือ Program bus และ Data bus Program bus ทำหน้าที่นำโค้ดคำสั่ง และ โอเพอร์แรนด์จาก โปรแกรมเมโมรี ส่วน Data bus เป็นตัวเชื่อมการติดต่อกับส่วนต่างๆได้แก่ Central Arithmetic Logic Unit(CALU)และ Auxiliary Register file กับData RAM Program bus และ Data bus สามารถนำข้อมูลจากData RAMบนชิปและหน่วยความจำโปรแกรมภายนอกหรือภายใน ไปยังมัลติพลายเออร์เพื่อทำการคูณหรือการคำนวณได้ ภายในไทม์มิง 1 Cycle

TMS320c25 มีความสามารถสูงในการทำงานแบบขนาน เช่น ขณะที่ข้อมูล กำลังถูกปฏิบัติการโดย CALU อยู่ อาจเกิดการคำนวณทางคณิตศาสตร์ใน Auxiliary Register Arithmetic Unit (ARAU) ด้วย ดังนั้น การทำงานแบบขนานจะมีผลทำให้มีความสามารถทางคณิตศาสตร์, ทางตรรกและการโยกย้ายบิต สามารถถูกปฏิบัติในเวลาเพียง 1 Cycleเท่านั้น

### MEMORY ORGANIZATION


TMS320c25 มี Data RAM บนชิปรวมทั้งหมด 544×16-bit (words) จากจำนวนดังกล่าว 288 Words เป็นหน่วยความจำข้อมูลเสมอส่วนที่เหลืออีก 256 Words สามารถกำหนดให้เป็นหน่วยความจำโปรแกรมหรือหน่วยความจำข้อมูลก็ได้ นอกจากนี้ยังมี Maskable program ROM ขนาด 4K อีกด้วย

#### 1) Data Memory

544 words ของ data RAM บนชิปถูกแบ่งออกเป็น 3 บล็อก(B0, B1และB2) ดังรูปที่ 3.4

บล็อก B0 256 words สามารถกำหนดให้เป็นหน่วยความจำโปรแกรมหรือหน่วยความจำข้อมูลได้โดยใช้คำสั่งกำหนดตามแต่ละจุดประสงค์การใช้งาน

ส่วนบล็อก B1และB2 288wordsเป็นหน่วยความจำข้อมูลเสมอหน่วยความจำข้อมูลขนาด 544words ซอมให้TMS320c25 จัดการเก็บเรียงข้อมูลได้ขนาด 512Words



รูปที่ 3.4 On-chip Data Memory

(256 Words หาก on-chip RAM ถูกใช้เป็นหน่วยความจำโปรแกรม) ส่วนที่เหลือ 32 Words ใช้สำหรับการเก็บโดยตรง (Immediate storage)

TMS320c25 สามารถอ้างอิงหน่วยความจำข้อมูลได้ทั้งหมด 64Kwords หากเราใช้หน่วยความจำข้อมูลบนชิปด้วยตำแหน่งของมันจะถูก Map ลงในตำแหน่งที่ต่ำกว่า 1 Kwords ของ Data memory space และหน่วยความจำข้อมูลสามารถขยายเพิ่มขึ้นโดยตรงจนมีขนาด 64 Kwords ขณะที่ยังคงทำงานด้วยความเร็วเต็มที่

## 2) Program Memory

โปรแกรมแรม, รอมบนชิปหรือหน่วยความจำภายนอกความเร็วสูงสามารถถูกใช้ด้วยความเร็วเต็มที่โดยไม่มีสภาวะรอ (wait state) หรือมีเงื่อนไข READY ก็ สามารถติดต่อกับ TMS320c25 ให้ช้าลงหากใช้หน่วยความจำภายนอกที่ทำงานช้า

TMS320c25 สามารถมีหน่วยความจำโปรแกรมได้ทั้งหมด 64 Kwords โดย RAM ภายใน (บล็อก B0) สามารถถูกกำหนดให้เป็นหน่วยความจำโปรแกรมได้โดยการใช้คำสั่งตามวัตถุประสงค์ การเอ็กซ์คิวต์จากบล็อก B0 นี้สามารถถูกริเริ่มได้หลังจาก Memory space ถูกกำหนดใหม่

หาก TMS320c25 ถูกใช้ร่วมกับ On-chip program ROM ขนาด 4Kwords ซึ่งสามารถถูกโปรแกรมจากโรงงานด้วยโปรแกรมของลูกค้าเองได้ On-chip ROM ทำให้ทำการเอ็กซ์คิวต์โปรแกรมได้ด้วยความเร็วเต็มที่ โดยไม่ต้องการหน่วยความจำโปรแกรมภายนอกความเร็วสูง (High Speed External Program Memory) การใช้หน่วยความจำส่วนนี้ยังยอมให้บัสข้อมูลภายนอกเป็นอิสระ เพื่อการแอคเซสหน่วยความจำข้อมูลภายนอก

การ Map ของตำแหน่ง 4Kwords แรก จะเป็นหน่วยความจำโปรแกรมภายนอกชิปหรือบนชิปสามารถเลือกได้โดย user จากขา MP/~MC (Microprocessor/Microcomputer) บน TMS320c25 หากที่ขาดังกล่าวมีสถานะเป็น High ตำแหน่ง 4Kwords แรกเป็นหน่วยความจำนอกชิปถ้ามีสถานะเป็น Low ตำแหน่ง 4Kwords แรกเป็น On-chip ROM

### 3) Memory Maps

TMS320c25 มีแอดเดรสสเปซของหน่วยความจำโปรแกรม, หน่วยความจำข้อมูล และ I/O แยกกันซึ่งแสดงดังรูปที่ 3.5


สัญญาณ ~PS, ~DS, ~IS, ~STRB จะแอคทีฟเมื่อมีการอ้างแอดเดรสหน่วยความจำภายนอก ในระหว่าง Internal addressing cycle สัญญาณเหล่านี้จะยังไม่แอคทีฟ (High) เพื่อป้องกันการขัดแย้งในการอ้างแอดเดรสหน่วยความจำ เช่น เมื่อบล็อก B0 ถูกกำหนดให้เป็นหน่วยความจำโปรแกรม

หน่วยความจำที่อยู่บนชิปบล็อก B0, B1 และ B2 มีเนื้อที่รวมกันทั้งสิ้น 544Kwords -RAM โปรแกรม/ดาต้าแรม บล็อก B0 (256Kwords) อยู่ใน page 4 และ 5 ของ Data memory map เมื่อกำหนดให้เป็น data RAM และที่แอดเดรส FF00 ถึง FFFF เมื่อกำหนดให้เป็น Program memory

บล็อก B1 (เป็นหน่วยความจำข้อมูลเสมอ) อยู่ใน page 6 และ 7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งาน -12- การศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บล็อก B2 อยู่ในตำแหน่งที่มากกว่า 32 words ขึ้นไปของ page 0.



รูปที่ 3.5 (1) Memory Map After CNFD Instruction

**Note** เนื้อที่ที่เหลือใน page 0 เป็นของ memory-mapped register และตำแหน่งที่ถูกสงวนไว้ภายใน และ page 1-3 ของ data memory map มีตำแหน่งที่ถูกสงวนไว้ภายในด้วยเช่นกัน ซึ่งตำแหน่งดังกล่าวอาจไม่ถูกใช้ในการเก็บ สิ่งที่อยู่ภายใน จะเป็น undefined เมื่อถูกอ่าน

On-chip RAM จะถูก Map เข้าไปใน 64K Word Data memory หรือ Program memory ก็ได้ขึ้นอยู่กับวิธีการกำหนดลักษณะของหน่วยความจำ คำสั่ง CNFD/CNFP ถูกใช้ในการกำหนดบล็อก B0 ให้เป็น Data/Program memory ตามลำดับคำสั่ง BLKP (Block move from program memory to data memory) อาจถูกใช้ในการดาวน์โหลดโปรแกรมอินฟอร์เมชันไปที่บล็อก B0 เมื่อมันถูกกำหนดให้เป็น Data RAM ดังนั้น คำสั่ง CNFP (Configure block as program memory) อาจถูกใช้เพื่อเปลี่ยนบล็อก B0 ให้เป็น Program RAM User อาจยังคงเลือกชีวิตจากหน่วยความจำโปรแกรมภายนอก โดยไม่คำนึงถึงการกำหนดดังกล่าว ขณะที่มีการแอสเซสหน่วยความจำโปรแกรมภายใน



โปรแกรมรอมบนชิปTMS320c25อยู่ในตำแหน่งที่น้อยกว่า 4Kwordsของหน่วยความจำโปรแกรมเมื่อถูกเลือกโดยการทำให้ขา MP/~MC มีสถานะเป็นศูนย์เมื่อMP/~MC เป็นหนึ่ง ตำแหน่งที่ต่ำกว่า 4Kwordsของหน่วยความจำโปรแกรมจะเป็นของส่วนภายนอก

#### 4) Memory-Mapped Register

ข้อมูลของรีจิสเตอร์ 6 ตัวซึ่งถูก mapให้อยู่บนเนื้อที่ของหน่วยความจำข้อมูลแสดงดังตารางโดยMemory-mapped registerอาจถูกแอดเดสด้วยวิธีเดียวกันกับการแอดเดสตำแหน่งของหน่วยความจำข้อมูลใดๆ ยกเว้นการใช้คำสั่ง BLKD(Block move from data memory to data memory) ไม่สามารถปฏิบัติจาก Memory-mapped registerได้

Register Name	ADDRESS LOCATION	DEFINITION
DRR(15-0)	0	Serial port data receive register
DXR(15-0)	1	Serial port data transmit register
TIM(15-0)	2	Timer register
PRD(15-0)	3	Period register
IMR(5-0)	4	Interrupt mask register
GREG(7-0)	5	Global memory allocation register


#### 5) Auxiliary Registers

TMS320c25 มีรีจิสเตอร์ไฟล์ที่มีออกซิลิอาร์รีจิสเตอร์จำนวน 8 ตัวบรรจุอยู่ (ARO-AR7)

ออกซิลิอาร์รีจิสเตอร์อาจถูกใช้สำหรับการอ้างแอดเดรสของหน่วยความจำทางอ้อม หรือใช้เพื่อการเก็บข้อมูลชั่วคราว การอ้างแอดเดรสของออกซิลิอาร์รีจิสเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


โดยทางอ้อมนั้นยอมให้มีการเก็บค่าแอดเดรสของหน่วยความจำข้อมูลของโอเปอร์แรนด์ของคำสั่ง ลงในตัวใดตัวหนึ่งใน 8 ตัวได้ รีจิสเตอร์เหล่านี้ถูกชี้โดยค่า Auxiliary register pointer(ARP) ที่เป็นเลขขนาด 3bit มีค่าตั้งแต่ 0 ถึง 7 ซึ่งใช้เป็นตัวระบุที่ ARO จนถึง AR7 ตามลำดับออกซิลิอาร์รีจิสเตอร์และ ARP อาจถูกโหลดมาจากหน่วยความจำข้อมูลหรือจากการกำหนดค่าโอเปอร์แรนด์โดยตรงจากคำสั่ง



รูปที่ 3.6 Indirect Register Addressing Examples

ออกซิลิอาร์รีจิสเตอร์ไฟล์ (ARO-AR7 บน TMS320c25) ถูกต่อกับ Auxiliary Register Arithmetic Unit (ARAU) แสดงได้ดังรูป

จากรูปที่ 3.6 ARO หรือ 8LSBs ของรีจิสเตอร์คำสั่ง (IR) ถูกต่อเข้ากับอินพุตขาหนึ่งของ ARAU ส่วนอินพุตอีกอันหนึ่งมาจาก Current Auxiliary Register (หมายถึงออกซิลิอาร์รีจิสเตอร์ที่กำลังถูกชี้)



† TMS320C25 specific.

### รูปที่ 3.7 Auxiliary Register File

AR(ARP) หมายถึง เลขที่อยู่ภายใน current AR ซึ่งถูกชี้โดย ARP

ARAU ปฏิบัติตามฟังก์ชันต่างๆ ดังนี้

- |   |  |
|---|--|
| $AR(ARP) + ARO \rightarrow AR(ARP)$     | Index the current AR by adding a 16-bit integer contained in ARO.      |
| $AR(ARP) - ARO \rightarrow AR(ARP)$     | Index the current AR by subtracting a 16-bit integer contained in ARO. |
| $AR(ARP) + 1 \rightarrow AR(ARP)$       | Increment the current AR by one.                                       |
| $AR(ARP) - 1 \rightarrow AR(ARP)$       | Decrement the current AR by one.                                       |
| $AR(ARP) \rightarrow AR(ARP)$           | AR(ARP) is unchanged.  |
| $AR(ARP) + IR(7-0) \rightarrow AR(ARP)$ | Add 8-bit immediate value to the current AR.                           |

AR(ARP)-IR(7-0)->AR(ARP) Subtract 8-bit immediate value from the current AR.

AR(ARP)+rcARO -> AR(ARP) Bit-reversed indexing, add ARO with reverse-carry(rc) propagation

AR(ARP)-rcARO -> AR(ARP) Bit-reversed indexing, subtract ARO with reverse-carry(rc) propagation.

แม้ว่า ARAU มีประโยชน์ในการถ่ายเทแอดเดรสแบบขนานกับการปฏิบัติการอื่น ๆ มันอาจบริการเหมือนหน่วยคณิตศาสตร์พิเศษหน่วยหนึ่ง เพราะว่าออกซิลิอาร์รีจิสเตอร์สามารถสื่อสารกับหน่วยความจำข้อมูลได้โดยตรง ARAUO ทำให้ผลลัพธ์เป็นเลขขนาด 16 บิตที่ไม่มีเครื่องหมาย ในขณะที่ CALU ทำให้ผลลัพธ์เป็นเลขขนาด 32 บิตแบบทวูคอมพลีเมนต์ (2's complement) คำสั่งที่มีไว้ใช้ในการบรานซ์ขึ้นอยู่กับเปรียบเทียบของออกซิลิอาร์รีจิสเตอร์ที่ถูกชี้โดย ARP กับ ARO คำสั่ง BANZ ยอมให้ออกซิลิอาร์รีจิสเตอร์ถูกใช้งานเป็น Loop counter ได้ด้วย


### 6) Memory Addressing Mode

TMS320c25 สามารถอ้างแอดเดรสของหน่วยความจำโปรแกรม และหน่วยความจำข้อมูลได้สูงสุดแต่ละชนิดเท่ากับ 64 Kwords หน่วยความจำข้อมูลบนชิปถูก map อยู่ใน 64Kwords ของเนื้อที่หน่วยความจำข้อมูลส่วน On-chip ROM ใน TMS320c25 ถูก map อยู่ในเนื้อที่ของหน่วยความจำโปรแกรมเมื่ออยู่ในการทำงานโหมดไมโครคอมพิวเตอร์

Data address bus(DAS) อ้างแอดเดรสของหน่วยความจำข้อมูลด้วยวิธีดังต่อไปนี้

1. Direct Address Bus (DRB) ซึ่งมีการใช้โหมดการอ้างแอดเดรสแบบโดยตรง (direct addressing mode) เช่น ADD>10
2. Auxiliary register File Bus (AFB) ซึ่งมีการใช้โหมดการอ้างแอดเดรสโดยอ้อม (Indirect addressing mode) เช่น ADD\*โอเพอร์แอนด์ถูกอ้างแอด

เดรสด้วยค่าของโปรแกรมเคาน์เตอร์ในการอ้างแอดเดรสแบบ Immediate addressing mode



รูปที่ 3.7 แสดงแผนภาพการอ้างแอดเดรสโอเปอร์แรนด์แบบ Direct, Indirect และ Immediate addressing mode

ใน Direct addressing mode, Data memory page pointer (DP) ที่มีขนาด 9 บิต เป็นตัวระบุชี้ที่หน้าใดหน้าหนึ่งในจำนวน 512 หน้า (page) ในแต่ละหน้ามี 128 words แอดเดรสของหน่วยความจำข้อมูล (data memory address  $\rightarrow$  dma) ใช้ LSBs จำนวน 7 บิตของคำสั่งในการชี้เฉพาะไปยังเวิร์ดที่ต้องการในหน้านั้นๆ แอดเดรสบน DRB (Direct Address Bus) ถูกสร้างขึ้นมาโดยการนำ 9-bit DP และ 7-bit ของ DMA มารวมกันเป็นขนาด 16 บิต

ใน Indirect addressing mode, ใช้เลขที่อยู่ใน Current AR ที่ถูกระบุโดย ARP ในการอ้างแอดเดรสหน่วยความจำข้อมูลโดยผ่าน Auxiliary register file bus (AFB) ขณะที่ออกซิลิอาเรียรีจิสเตอร์ที่ถูกเลือกมีแอดเดรสของหน่วยความจำข้อมูล และข้อมูลกำลังถูกโยกย้ายโดย CALU เลขที่อยู่ในออกซิลิอาเรียรีจิสเตอร์ อาจถูกโยกย้ายผ่าน ARAU ดูรูปที่ 3.5 สำหรับตัวอย่างของ Indirect auxiliary


register addressing

เมื่อ Immediate operand ถูกใช้มันจะประกอบอยู่ในเวิร์ดคำสั่งของมันเองหรือหากเป็นกรณีของ 16-bit Immediate operand มันจะประกอบอยู่ในเวิร์ดที่ตามหลังออกไปได้

### CENTRAL ARITHMETIC LOGIC UNIT (CALU)

CALU ประกอบด้วย

- 16-bit scaling shifter
- 16x16-bit parallel multiplier
- 32-bit Arithmetic Logic Unit (ALU)
- 32-bit accumulator (ACC)
- shifters ที่เอาต์พุตของ accumulator และ multiplier



† TMS320C25 specific.  
‡ Shifters on the TMS32020 of 0, 1, or 4.

รูปที่ 3.8 แสดงบล็อกไดอะแกรมของส่วนประกอบของ CALU

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งาน -20- ศึกษานี้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งจากรูป SFL และ SFR หมายถึงชีพท์ไปทางซ้ายหรือขวาตามลำดับ

ในการทำให้เป็นผล (implementation) ของคำสั่งที่เกี่ยวข้องกับ ALU จะมีขั้นตอนดังนี้

- 1) ข้อมูลถูกเฟทช์จากแรมผ่านดาต้าบัส
- 2) ข้อมูลถูกส่งผ่าน scaling shifter และ ALU
- 3) ข้อมูลถูกเคลื่อนย้ายสู่แอดคิวมูลเตอร

อินพุตตัวหนึ่งของ ALU จะได้มาจากแอดคิวมูลเตอร เสมอส่วนอีกตัวหนึ่งอาจถูกเคลื่อนย้ายมาจาก PR (Product Register) ของมัลติพลายเออรหรือจาก Scaling shifter ที่ถูกโหลดมาจากหน่วยความจำข้อมูล


### SYSTEM CONTROL

#### 1) Program Counter and Stack

TMS320c25 มีโปรแกรมเคาน์เตอร (PC) ขนาด 16 บิต และฮาร์ดแวร์สแตค 8 ตำแหน่งสำหรับการเก็บค่าโปรแกรมเคาน์เตอร โปรแกรมเคาน์เตอรใช้ในการอ้างแอดเดรสของหน่วยความจำภายในและภายนอกในคำสั่งการเฟทช์สแตคจะถูกใช้ระหว่างการอินเทอร์รัพท์และเรียกใช้ชิปรูทีน

โปรแกรมเคาน์เตอรอ้างแอดเดรสหน่วยความจำโปรแกรมทั้งที่อยู่บนชิปและนอกชิปโดยผ่าน Program Address Bus (PAB) คำสั่งจะถูกเฟทช์จากหน่วยความจำโปรแกรมและถูกโหลดไปที่ Instruction register (IR) เมื่อ IR ถูกโหลดโปรแกรมเคาน์เตอรพร้อมที่จะเริ่มเฟทช์ไซเคิล (fetch cycle) ของคำสั่งต่อไปโปรแกรมเคาน์เตอรอาจอ้างแอดเดรสของ On-chip RAM บล็อก BO ได้เมื่อ BO ถูกกำหนดให้เป็นหน่วยความจำโปรแกรม หรือโปรแกรมเคาน์เตอรใช้อ้างแอดเดรสของ on-chip ROM บน TMS320c25 ได้โปรแกรมเคาน์เตอรอ้างแอดเดรสของหน่วยความจำโปรแกรมนอกชิปได้โดยใช้อัดเดรสบัส ( $A_{15}-A_0$ ) และดาต้าบัสภายนอก ( $D_{15}-D_0$ )

หน่วยความจำข้อมูลถูกอ้างแอดเดรสโดยโปรแกรมเคาน์เตอรระหว่างคำสั่ง BLKD ซึ่งทำหน้าที่เคลื่อนย้ายบล็อกข้อมูลจากส่วนหนึ่งของหน่วยความจำข้อมูลไปยังส่วนอื่น



† TMS320C25 specific.  
 ‡ Four-level stack provided on the TMS32020.

### รูปที่ 3.9 Program Counter, Stack and Related Hardware

ค่าในแอดเดรสคอมพิวเตอร์อาจถูกโหลดไปสู่โปรแกรมเคาน์เตอร์เพื่อทำการปฏิบัติการ "Computed GOTO" ให้สำเร็จซึ่งเหตุการณ์ดังกล่าวถูกทำให้เกิดขึ้น เมื่อใช้คำสั่ง BACC (Branch to address in accumulator) หรือ คำสั่ง CALA (Call subroutine indirect) ในการเริ่มเฟรมไซเคิลใหม่ โปรแกรมเคาน์เตอร์(PC) จะถูกโหลดด้วยค่า PC+1 หรือด้วยแอดเดรสของการบรานซ์ ในกรณีที่เป็นการบรานซ์, Calls และอินเทอร์รัพท์

TMS320c25 มีลักษณะซึ่งยอมให้มีการเลือกคิวต์คำสั่งเดี่ยว (single instruction) ที่อยู่ถัดไปเป็นจำนวน N+1 ครั้ง, โดยที่ N หมายถึงค่าที่ได้จากการโหลด Repeat Counter (RPTC) ซึ่งเป็นเคาน์เตอร์ขนาด 8 บิต ถ้าลักษณะการทำซ้ำนี้ถูกใช้

คำสั่งถูกเอ็กซ์คิวต์และค่าของ RPTC ถูกลดลงจนกระทั่ง RPTC เป็นศูนย์ ลักษณะเช่นนี้ เป็นประโยชน์กับคำสั่งต่างๆมากมาย เช่น NORM (Normalize Contents of Accumulator), MACD (Multiply and Accumulate with data move) และ SUBC (Condition subtract) เมื่อใช้กับคำสั่งแบบมัลติไซเคิล (Multicycle instructions) เช่น MACD ลักษณะการทำซ้ำสามารถทำให้คำสั่งเหล่านี้มีการเอ็กซ์คิวต์ในไซเคิลเดียว

สแตก (Stack) มีขนาด 16 bit และมี 8 ระดับ PC stack สามารถแอคเซสได้โดยการใช้คำสั่ง POP และ PUSH เมื่อไรก็ตามที่ค่าของโปรแกรมเคาน์เตอร์ ถูก Push ลงบนระดับบนสุดของสแตกค่าที่อยู่ในสแตกในแต่ละระดับเมื่อก่อนหน้าจะถูกดัน Push ลงไปตามลำดับและจะทำให้ค่าของสแตกที่ระดับสุดท้ายหายไป ดังนั้นจะทำให้ข้อมูลเกิดเสียหายหากเกิดการ push มากกว่า 8 ครั้งก่อนการ Pop 1 ครั้ง ในทางกลับกัน หลังจากการ Pop ใดๆ 7 ครั้งติดกันจะทำให้เกิดมีค่าตัวเลขที่สแตกระดับต่ำสุด ซึ่งสแตกทุกระดับจะมีค่าเดียวกันหมด คำสั่ง PSHD และ POPD ใช้ในการ Push ค่าของหน่วยความจำข้อมูลลงบนสแตก หรือ Pop ค่าจกสแตกให้กับหน่วยความจำข้อมูล คำสั่งเหล่านี้ยอมให้สแตกถูกสร้างในหน่วยความจำข้อมูลสำหรับการเก็บของชิปรีจิสเตอร์/อินเทอร์รัพท์ที่เกิน 8 ระดับ

## 2) Pipeline Operation

การทำไปป์ไลน์คำสั่งมีลำดับของการปฏิบัติงานของบัสภายนอกซึ่งเกิดขึ้นในระหว่างการเอ็กซ์คิวต์คำสั่ง ไปป์ไลน์การ Prefetch-Decode-Execute เป็นไปป์ไลน์ที่ User มองไม่เห็นที่จำเป็น ยกเว้นในบางกรณีที่ไปป์ไลน์ต้องถูกแตกออกจากกัน เช่น คำสั่งการบรานซ์ ในการปฏิบัติงานไปป์ไลน์, การ Prefetch, Decode และ Execute จะเป็นอิสระซึ่งยอมให้เกิดการเอ็กซ์คิวต์คำสั่งซ้อนกันได้ ดังนั้นระหว่างไซเคิลใดๆ, จะมี 2 หรือ 3 คำสั่งสามารถแอคทีฟได้ แต่ละคำสั่งจะอยู่ที่สเตจต่างกันเมื่อทำงานสมบูรณ์ เป็นผลจากการไปป์ไลน์สามระดับของ TMS320c25

ความแตกต่างของระดับไปป์ไลน์ไม่ทำให้เกิดผลกระทบต่อความเร็วในการเอ็กซ์คิวต์คำสั่งเพียงแต่เปลี่ยนลำดับของการเฟทซ์/ดีโค็ด คำสั่งทั้งหมดเอ็กซ์คิวต์ด้วยจำนวนไซเคิลที่เท่ากันโดยไม่ว่าคำสั่งเหล่านั้น ถูกเอ็กซ์คิวต์จาก RAM, ROMหรือ


หน่วยความจำข้อมูลภายนอก

จากรูปที่ 3.9 แสดงให้เห็นฮาร์ดแวร์ที่สัมพันธ์กับโปรแกรมเคาน์เตอร์ของ TMS320c25 เพื่อการไปป์ไลน์สามระดับซึ่งมีประสิทธิภาพสูงกว่า ฮาร์ดแวร์เหล่านั้น ได้แก่ Prefetch Counter (PFC), 16-bit MicroCall Stack (MCS) register, Instruction Register (IR) และ Queue Instruction Register (QIR)

ใน PFC มีแอดเดรสของคำสั่งต่อไปที่จะถูก Prefetch อยู่ขณะที่คำสั่งถูก prefetch คำสั่งจะถูกโหลดเข้าสู่ IR ยกเว้นเมื่อ IR ยังคงมีคำสั่งซึ่งกำลัง เอ็กซีคิวต์ในขณะนั้นอยู่ ซึ่งในกรณีนี้คำสั่ง prefetch จะถูกเก็บไว้ใน QIR จากนั้นค่า PFC จะถูกเพิ่มขึ้นและหลังจากเอ็กซีคิวต์คำสั่งในขณะนั้น (Current instruction) สมบูรณ์แล้ว คำสั่งใน QIR ก็จะถูกโหลดเข้าสู่ IR เพื่อนำไปเอ็กซีคิวต์ต่อไป

ในโปรแกรมเคาน์เตอร์มีแอดเดรสของคำสั่งต่อไปที่จะถูกเอ็กซีคิวต์อยู่ และจะไม่ถูกใช้โดยตรงในคำสั่งการเพชท์ เพียงแต่ทำตัวเหมือนกับพอยน์เตอร์อ้างอิงกับตำแหน่งปัจจุบันในโปรแกรม ค่าโปรแกรมเคาน์เตอร์จะถูกเพิ่มขึ้นขณะที่แต่ละคำสั่งถูก เอ็กซีคิวต์ เมื่อเกิดการอินเทอร์รัพท์หรือเรียกใช้ซึบรูทีน ค่าที่อยู่ในโปรแกรมเคาน์เตอร์ จะถูกส่งไปที่สแตคเพื่อที่จะเก็บค่าเอาไว้เพื่อการ link กลับเข้าสู่โปรแกรมได้อย่างถูกต้อง


การ Prefetch, Decode และ Execute ของการไปป์ไลน์เป็นอิสระ ดังนั้นจึงมีการยอมให้เกิดการเอ็กซีคิวต์ซ้อนกันได้ ระหว่างไซเคิลใดๆ คำสั่งที่ต่างกัน 3 คำสั่งสามารถแอดคัทพร้อมกันได้ แต่ละคำสั่งจะอยู่ในสเตจ (Stage) ซึ่งต่างกัน ดังรูปที่ 3.10 ซึ่งแสดงให้เห็นถึงการไปป์ไลน์ 3 ระดับสำหรับการเอ็กซีคิวต์คำสั่งที่เป็นเวิร์ด เดียวและใช้ไซเคิลเดียว (Single word, Single cycle instructions) จาก ROM หรือหน่วยความจำภายนอกโดยไม่มีสภาวะรอ (Wait state)



รูปที่ 3.10 Three Level Pipeline Operation

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งาน -24- ศึกษานี้ ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การไปป์ไลน์จะถูกลดลงเหลือ 2 ระดับเมื่อเกิดการเอ็กซ์คิวต์จากหน่วยความจำโปรแกรมภายใน ซึ่งจะทำให้คำสั่งใน internal RAM สามารถเฟทช์และดีโค้ดในไซเคิลเดียวกัน ดังรูปที่ 12



รูปที่ 3.11 Two Level Pipeline Operation

### 3) Reset

รีเซ็ต (~RS) เป็นการอินเทอร์รัพท์ภายนอกแบบ non-maskable ซึ่งสามารถถูกใช้ในเวลาที่ใดก็ได้ เพื่อให้ TMS320c25 อยู่ในสภาวะที่ user รู้รีเซ็ตจึงมักจะถูกใช้หลังจากการเพาเวอร์-อัพ การป้อนสัญญาณ low ให้กับขา ~RS จะเป็นผลให้ TMS320c25 ยกเลิกการเอ็กซ์คิวต์ และทำให้ค่าโปรแกรมเคาน์เตอร์เป็นศูนย์ ~RS มีผลต่อรีจิสเตอร์และบิตสถานะต่างๆ ด้วย ขณะเพาเวอร์-อัพ สถานะของโปรเซสเซอร์ไม่แน่นอน สำหรับการปฏิบัติการของระบบที่ถูกต้อง หลังจากเพาเวอร์-อัพสัญญาณรีเซ็ตต้องถูกทำให้เป็น low อย่างน้อยที่สุด 3 clock cycle เพื่อทำให้เกิดการรีเซ็ตอุปกรณ์อย่างแน่นอน

เมื่อได้รับสัญญาณรีเซ็ต (~RS) จะเกิดผลดังนี้

1. CNF (configuration control) bit ใน status register ST1 มีสถานะเป็น 0 เนื่องจากแรมทั้งหมดถูกกำหนดให้เป็นหน่วยความจำข้อมูล (data memory)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ-25ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. โปรแกรมเคาน์เตอร์ (PC) ถูกทำให้เป็น 0, และแอดเดรสบัส ( $A_{15}-A_0$ ) เป็น 0 ทั้งหมด ขณะที่ขา  $\sim RS$  เป็น low
  3. ดาต้าบัส ( $D_{15}-D_0$ ) อยู่ในสภาวะไฮ-อิมพีแดนซ์ (high impedance state)
  4. สัญญาณควบคุมหน่วยความจำและ I/O ทั้งหมด ( $\sim PS, \sim DS, \sim IS, R/\sim W, \sim STRB$  และ  $\sim BR$ ) ถูกทำให้เป็น high ขณะที่  $\sim RS$  เป็น low
  5. อินเทอร์รัพท์ทั้งหมดถูกดีสเอบิลโดยการเช็ทให้ INTM (interrupt mode) เป็น 1, อินเทอร์รัพท์แฟลกรีจิสเตอร์ (IFR) ถูกรีเช็ทให้เป็น 0
  6. บิตสถานะ (Status bits)
    - 0  $\rightarrow$  OV และ 1  $\rightarrow$  XF
    - 1  $\rightarrow$  SXM, 0  $\rightarrow$  PM, 1  $\rightarrow$  HM, 0  $\rightarrow$  FO, 1  $\rightarrow$  C, และ 1  $\rightarrow$  FSM(status bits ที่เหลือไม่มีการเปลี่ยนแปลง)
  7. Global memory allocation register (GREG) ถูกเคลียร์เพื่อทำ memory local ทั้งหมด
  8. รีพิตเคาน์เตอร์ (RPTC) ถูกเคลียร์
  9. ขา DX (data transmit) อยู่ในสภาวะไฮ-อิมพีแดนซ์, การรับ/ส่งบน serial port ถูกยกเลิก, และ TXM (transmit mode) bit ถูกรีเช็ทให้เป็น low ซึ่งเป็นการกำหนดให้ FSX framing pulse เป็นอินพุตการส่ง/รับอาจถูกเริ่มโดย framing pulses หลังจากการเอาสัญญาณ  $\sim RS$  ออก
  10. TIM register และ PRD register ถูกเช็ทให้เป็นค่าสูงสุด (FFFF) โดย TIM register เริ่มมีการลดลงหลังจาก  $\sim RS$  เป็น high เท่านั้น
  11. สัญญาณ  $\sim IACK$  (interrupt acknowledge) ถูกสร้างขึ้นในลักษณะเดียวกับ maskable interrupt)
  12. สถานะของแรมไม่ถูกกำหนด
  13. บิต ARB, ARP, DP, IMR, OVM และ TC จะไม่ถูก initial บิตต่างๆ เหล่านี้สามารถ initial ได้โดยใช้ซอฟต์แวร์โดย user หลังจากที่มีการรีเช็ทแล้ว
- การเอ็ทซีควิวต์เริ่มต้นจากตำแหน่งที่ 0 ของหน่วยความจำโปรแกรม เมื่อสัญญาณ  $\sim RS$  เป็น high ในขณะที่อยู่ในโหมด hold ถ้า  $\sim RS$  เป็น low อยู่การ

รใช้ที่ตามปกติจะเกิดขึ้นภายใน แต่บัสและ control lines ทั้งหมดอยู่ในสภาวะไฮ-อิมพีแดนซ์

#### 4) Status Registers

Status registers 2 อันคือ ST0, ST1 มีสถานะของกรณีและโหมดต่างๆ Status register สามารถถูกเก็บในหน่วยความจำข้อมูลและถูกโหลดจากหน่วยความจำข้อมูลได้ ดังนั้นจึงมีการยอมให้สถานะของ machine ถูกเซฟและรีสโตรได้สำหรับอินเทอร์รัพท์และซึบรูทีน Status bits ทั้งหมดถูกเขียนลงและอ่านได้โดยการใช้คำสั่ง LST/LST1 และ SST/SST1 ตามลำดับ (โดยมีข้อยกเว้นสำหรับ INTM ซึ่งไม่สามารถโหลดโดยคำสั่ง LST ได้)

DP, ARP และ ARB ถูกแสดงเหมือนเป็นรีจิสเตอร์ที่แยกออกจากกันในโปรเซสเซอร์บล็อกไดอะแกรมของรูปที่ 2 แต่เนื่องจากรีจิสเตอร์เหล่านี้ไม่มีคำสั่งสำหรับการเก็บค่าของรีจิสเตอร์ลงบน RAM ของตัวมันเอง ดังนั้นรีจิสเตอร์เหล่านี้จึงถูกรวมกันใน status register

FIELD	FUNCTION
ARB	Auxiliary Register Pointer Buffer. เมื่อไรก็ตาม ARP ถูกโหลด ค่า ARP เก่าจะถูกก๊อปปี้ไปที่ ARB ยกเว้นระหว่างคำสั่ง LST เมื่อ ARB ถูก โหลดโดยคำสั่ง LST1 ค่าเดียวกันนี้จะถูกก๊อปปี้ไปยัง ARP ด้วย
ARP	Auxiliary Register Pointer. มีขนาด 3 บิตเพื่อใช้เลือก AR ที่จะถูกใช้ในการแอดเดรสโดยอ้อม เมื่อ ARP ถูกโหลด, ค่า ARP เก่าถูกก๊อปปี้ไปที่ ARB ค่า ARP อาจจะถูกเปลี่ยนแปลงโดยคำสั่งที่อ้างอิงกับหน่วยความจำขณะที่มีการใช้การอ้างอิงแอดเดรสโดยอ้อม และจากคำสั่ง LARP, MAR, และ LST ARP จะถูกโหลดด้วยค่าเดียวกันกับ ARB เมื่อคำสั่ง LST1 ถูก เอ็กซ์คิวต์ด้วย

C	<p>Carry bit. บิตนี้จะถูกเซ็ตเป็น 1 เมื่อผลลัพธ์ของการบวกเกิดตัวทดขึ้น หรือถูกรีเซ็ตเป็น 0 เมื่อผลลัพธ์ของการลบเกิดตัวยืมขึ้น มิฉะนั้นจะเกิดการรีเซ็ตหลังการบวกหรือการเซ็ต หลังจากการลบ ยกเว้นถ้าคำสั่งนั้นคือ ADDH หรือ SUBH ADDH สามารถเพียงเซ็ตและ SUBH เพียงรีเซ็ตแคร์ริบิต แต่ไม่สามารถมีผลต่อบิตนี้ในกรณีอื่นๆ คำสั่งการชิพท์และโรเทตมีผลต่อบิตนี้ด้วยเช่นเดียวกับคำสั่ง SC, RC, และ LST1 คำสั่งการบรานซ์สองคำสั่งคือ BC และ BNC มีไว้สำหรับการบรานซ์บนแคร์ริบิต บิตนี้ถูกเซ็ตเป็น 1 เมื่อมีการรีเซ็ต</p>
CNF	<p>On-Chip RAM Configuration Control bit. ถ้าบิตนี้เป็นศูนย์, BO จะถูกกำหนดให้เป็นหน่วยความจำข้อมูลมิฉะนั้น BO จะถูกกำหนดให้เป็นหน่วยความจำโปรแกรม CNF อาจถูกเปลี่ยนแปลงโดยคำสั่ง CNFD, CNFP, และ LST1 ~RS ทำให้ CNF เป็นศูนย์</p>
DP	<p>Data Memory Page Pointer. DP register ขนาด 9-bit ถูกนำไปรวมกับ 7LSBs ของเวิร์ดคำสั่งเพื่อสร้างแอดเดรสโดยตรงขนาด 16-bit DP อาจถูกเปลี่ยนแปลงโดย คำสั่ง LST, LDP, และ LDPK</p>
FO	<p>Format bit. เมื่อเซ็ตเป็นศูนย์ serial port register จะถูกกำหนดให้เป็นรีจิสเตอร์ ขนาด 16-bit เมื่อเซ็ตเป็น 1 Port register ถูกกำหนดให้รับ/ส่งแบบ 8-bit byte FO อาจถูกเปลี่ยนแปลงโดยคำสั่ง FORT และ LST1, FO ถูกรีเซ็ตเป็นศูนย์</p>
FSM	<p>Frame Synchronization Mode bit. บิตนี้ชี้ให้เห็นว่าพอร์ทอนุกรมปฏิบัติการโดยร่วมกับ Frame sync pulse หรือไม่เมื่อ FSM=1, การปฏิบัติงานของพอร์ทอนุกรมจะเริ่มหลังจาก frame sync pulse</p>

FSM	<p>บนอินพุทของขาFSX/FSR เมื่อFSX=0, อินพุทของขาFSX/FSR จะไม่มีผล และพอร์ทอนุกรมจะปฏิบัติการอย่างต่อเนื่องโดยไม่ต้องการ Frame sync pulse บิตนี้ถูกเซ็ตเป็นหนึ่งโดยการรีเซ็ต</p>
HM	<p>Hold Mode bit. เมื่อHM=1, โปรเซสเซอร์หยุดการเอ็กซีคิวต์ภายในเมื่อรับรู้การแอกทีฟของขา~HOLD เมื่อHM=0, โปรเซสเซอร์อาจจะดำเนินการเอ็กซีคิวต์ที่ไม่อยู่ในหน่วยความจำโปรแกรมภายในแต่ทำให้ส่วนอินเทอร์เฟซภายนอกของมันอยู่ในสภาวะไฮ-อิมพี-แดนซ์ บิตนี้ถูกเซ็ตเป็นหนึ่งโดยการรีเซ็ต</p>
INTM	<p>Interrupt Mode bit. เมื่อเซ็ตเป็นศูนย์, Unmasked interruptทุกชนิดจะเอ็นนาเบิ้ลเมื่อเป็นหนึ่ง, maskable interruptทั้งหมดถูกดิสเอเบิ้ล INTMถูกเซ็ตและรีเซ็ตได้โดยใช้คำสั่งDINTและEINTตามลำดับ สัญญาณ~RSและ~IACKจะเซ็ตINTMด้วย INTMไม่มีผลต่อunmaskable ~RS interrupt, INTMไม่มีผลโดยคำสั่งLST</p>
OV	<p>Overflow Flag bit. OVถูกเซ็ตเป็นหนึ่งเมื่อเกิด overflowชั้นที่ ALU ขณะที่เกิดOver-flowชั้น OVยังคงเซ็ตจนกระทั่งเกิดการรีเซ็ต, คำสั่ง BV, BNVหรือLSTทำการเคลียร์ OV</p>
OVM	<p>Overflow Mode bit. เมื่อเซ็ตเป็นศูนย์ผลลัพธ์ที่เกิด Overflow จะ overflowตามปกติในแอดคิวมูเลเตอร์เมื่อเซ็ตเป็นหนึ่งแอดคิวมูเลเตอร์ถูกเซ็ตเป็นค่าบวกหรือลบสูงสุดของมันขึ้นอยู่กับการเจอ Overflow คำสั่ง SOVMและROVMใช้เซ็ตและรีเซ็ตบิตนี้ตามลำดับ คำสั่งLSTอาจถูกใช้เพื่อเปลี่ยนแปลงค่าของOVMด้วย</p>

PM	<p>Product Shift Mode. มีขนาด 2-bit, หากมีค่าเป็น 00 ผลลัพธ์ขนาด 32-bit ของผลลัพธ์หลายเออร์ถูกไหลลงใน ALU โดยไม่มีการชิฟท์ ถ้า PM=01, เอาท์พุทของ PR จะถูกชิฟท์ไปทางซ้ายหนึ่งตำแหน่งและถูกไหลไปที่ ALU โดยมีการเติม LSBs ด้วย 0s ถ้า PM=10, เอาท์พุทของ PR จะถูกชิฟท์ไปทางซ้าย 4-bit และถูกไหลลงใน ALU โดยมีการเติม LSBs ด้วย 0s ถ้า PM=11, ทำการชิฟท์ไปทางขวา 6-bit, sign-extended ค่าของ PR ยังคงไม่เปลี่ยนแปลง การชิฟท์เกิดขึ้นเมื่อการเคลื่อนย้ายข้อมูลของ PR ไปยัง ALU PM ถูกไหลด้วยคำสั่ง SPM และ LST1 บิต PM ถูกเคลียร์โดย <math>\sim RS</math></p>
SXM	<p>Sign Extension Mode bit. SXM=1, เกิด sign extension บนข้อมูลขณะที่ถูกผ่านไปสู่ออคติวูเลเตอร์โดยผ่าน scaling shifter SXM=0 ไม่มีผลต่อนิยามของคำสั่งที่แน่นอนเช่นคำสั่ง ADDS จะกำจัด Sign Extension โดยไม่คำนึงถึง SXM บิตนี้ถูกเซ็ตและรีเซ็ต ด้วยคำสั่ง SSXM และ RSXM และอาจถูกไหลโดย LST1 ด้วย SXM ถูกเซ็ตเป็นหนึ่งใน <math>\sim RS</math></p>
TC	<p>Test/Control Flag bit. บิต TC ถูกกระทบโดยคำสั่ง BIT, BITT, CMRR, LST1 และ NORM บิต TC ถูกเซ็ตเป็นหนึ่งใน ถ้าบิตถูกทดสอบโดย BIT หรือ BITT เป็นหนึ่ง ถ้าเป็นการเปรียบเทียบโดยถูกทดสอบโดย CMRR ที่มีอยู่ระหว่าง ARO และ AR ตัวอื่นๆ ซึ่งถูกชี้โดย ARP หรือถ้า Exclusive-or fn. ของ 2MSBs ของออคติวูเลเตอร์เป็นจริง เมื่อถูกทดสอบด้วยคำสั่ง NORM คำสั่งการบรานซ์ 2 คำสั่งคือ BBZ และ BBNZ มีไว้เพื่อทำการบรานซ์บนสถานะของ TC</p>
TXM	<p>Transmit Mode bit. TXM=1 เป็นการกำหนดให้ขา FSX ของพอร์ตอนุกรมเป็นเอาท์พุทในโหมดนี้ พัลส์ถูกสร้างบน FSX เมื่อ DXR ถูกไหล ดังนั้น</p>

TXM	การส่งจึงเริ่มขึ้นที่ขา DX TXM=0เป็นการกำหนดให้ขาFSXเป็นอินพุท TXM ถูกเซ็ตและรีเซ็ตโดยคำสั่ง STXM และ RTXM และอาจถูกโหลดโดยคำสั่ง LST1ด้วย สัญญาณ~RSทำให้TXMเป็นศูนย์
XF	XF pin status bit.บิตสถานะนี้ชี้ถึงสถานะของขา XF XF ถูกเซ็ตและรีเซ็ตโดยคำสั่ง SXF และ RXF หรืออาจถูกโหลดโดยคำสั่งLST1 XF ถูกเซ็ตเป็นหนึ่งในด้วย~RS

### 5) Repeat Counter

รีพีทเคาน์เตอร์ (RPTC) เป็นเคาน์เตอร์ขนาด 8-bit ซึ่งเมื่อถูกโหลดด้วยค่า N จะทำให้คำสั่งต่อไปถูกเอ็กซีคิวต์ N+1 ครั้ง RPTC สามารถถูกโหลดด้วยค่าตั้งแต่ 0 ถึง 255 โดยการใช้อำนาจสั่ง RPT(repeat) หรือไม่มีคำสั่ง RPTK(repeat immediate) ซึ่งจะทำให้เกิดการเอ็กซีคิวต์คำสั่งที่ให้มาได้มากที่สุด 256 ครั้ง RPTCถูกเคลียร์โดยการรีเซ็ต

ลักษณะการทำซ้ำสามารถถูกใช้โดยคำสั่ง เช่น multiply accumulates (MAC/MACD), block moves (BLKD/BLKP), I/O transfers (IN/OUT) และ table read/write (TBLR/TBLW) คำสั่งเหล่านี้ซึ่งปกติเป็นคำสั่งแบบมัลติไซเคิล จะถูกไปป์ไลน์เมื่อมีการใช้ลักษณะการทำซ้ำและกลายเป็นคำสั่งแบบไซเคิลเดียว ตัวอย่างคือ คำสั่ง table read อาจใช้ 3 ไซเคิลหรือมากกว่านั้นในการเอ็กซีคิวต์ แต่เมื่อทำซ้ำตำแหน่งของ table สามารถถูกอ่านในทุกๆไซเคิล คำสั่งบางคำสั่งอาจไม่สามารถกระทำซ้ำได้

### 6) Powerdown Mode

เมื่อปฏิบัติการในเพาเวอร์ดาวน์โหมด TMS320c25 อยู่ในสภาวะที่ไม่แอคทีฟและต้องการเพาเวอร์ประมาณครึ่งหนึ่งของที่ต้องการในการซัพพลายอุปกรณ์เพาเวอร์ดาวน์โหมดถูกเรียกใช้โดยการเอ็กซีคิวต์ คำสั่ง IDLE และด้วยการไดรฟ์ขา ~HOLD ให้เป็น low ขณะที่ status bit HM=1

ขณะที่อยู่ในเพาเวอร์ดาวน์โหมด, สิ่งที่อยู่ภายในทั้งหมดของ TMS320c25

ถูกรักษาไว้เพื่อยอมให้การปฏิบัติการดำเนินต่อไปโดยไม่เปลี่ยนแปลงเมื่อเพาเวอร์ดาวน์ โหมดถูกล็อกเล็ก ระหว่างเวลานั้นเส้นดาต้า, แอดเดรส และสัญญาณควบคุม ( $\sim PS, \sim DS, \sim IS, \sim STRB$  และ  $R/\sim W$ ) ถูกรักษาไว้ในสภาวะ high impedance เพาเวอร์ดาวน์ โหมดถูกล็อกเล็กโดยการรับอินเทอร์รัพท์เมื่อคำสั่ง IDLE กำลังถูกเอ็กซ์คิวต์หรือโดยการ เคลื่อนย้ายอินพุทของ  $\sim HOLD$

## External Memory and I/O Interface

TMS320c25 สนับสนุนความต้องการในการเชื่อมต่อระบบอย่างกว้างขวาง ดาต้าแอดเดรส, โปรแกรมแอดเดรส และ I/O แอดเดรส มีไว้เพื่อการเชื่อมต่อกับ หน่วยความจำและ I/O การเชื่อมต่อกับหน่วยความจำใช้สัญญาณต่างๆ ดังนี้

- 16-bit parallel data bus ( $D_{15}-D_0$ )
- 16-bit address bus ( $A_{15}-A_0$ )
- Data, program, and I/O space select ( $\sim DS, \sim PS, \text{ and } \sim IS$ ) signals
- Various system control signals

สัญญาณ  $R/\sim W$  (read/write) ใช้ควบคุมทิศทางของการเคลื่อนย้ายสัญญาณ  $\sim STRB$  (strobe) ทำให้เกิดสัญญาณเวลาในการควบคุมการเคลื่อนย้าย TMS320c25 มี 16 พอร์ตอินพุท และ 16 พอร์ตเอาต์พุท พอร์ตเหล่านี้มี parallel I/O ขนาด 16 บิตสำหรับใช้ในการเชื่อมต่อโดยผ่านทางดาต้าบัสของอุปกรณ์ การปฏิบัติการที่มีอินพุทเดี่ยว เอาต์พุทเดี่ยวโดยใช้คำสั่ง IN หรือ OUT ใช้เวลา 2 ไชเคิล อย่างไรก็ตามเมื่อใช้ร่วมกับรีพีทเคาน์เตอร์ การปฏิบัติการใช้ 1 ไชเคิล

การออกแบบ I/O ถูกทำให้ง่ายด้วยการมี I/O ซึ่งมีแนวการปฏิบัติเหมือนกับหน่วยความจำ อุปกรณ์ I/O ถูก map ลงบน I/O address space ด้วยการใช้อัดเดรสบัส ภายนอก และดาต้าบัสภายนอกของโปรเซสเซอร์ในลักษณะเดียวกันกับ memory mapped device เมื่อมีการอ้างแอดเดรสหน่วยความจำภายใน ดาต้าบัสจะ อยู่ในสภาวะไฮ-อิมพีแดนซ์ และสัญญาณควบคุมอยู่ในสภาวะที่ไม่แอคทีฟ (high)

การเชื่อมต่อกับหน่วยความจำและ I/O, ในการปรับความเร็วถูกทำให้สำเร็จได้โดยการใช้สัญญาณ READY เมื่อมีการสื่อสารกับอุปกรณ์ที่ช้ากว่า TMS320c25 จะรอจนกระทั่งอุปกรณ์นั้นทำหน้าที่ของมันเสร็จ และส่งสัญญาณให้กับโปรเซสเซอร์โดยผ่านเส้น READY จากนั้นทำการเอ็กซ์คิวต์ต่อไป

### Memory Combination

การเชื่อมต่อกับหน่วยความจำโปรแกรม และหน่วยความจำข้อมูล สามารถเป็นไปได้อีก 6 แบบ ดังนี้

1. Program Internal RAM/Data Internal (PI/DI)
2. Program Internal RAM/Data External (PI/DE)
3. Program External/Data Internal (PE/DI)
4. Program External/Data External (PE/DE)
5. Program Internal ROM/Data Internal (PR/DI)
6. Program Internal ROM/Data External (PR/DE)

PI/DI หรือ PR/DI- เมื่อทั้งหน่วยความจำข้อมูลและหน่วยความจำโปรแกรมอยู่บนชิป โปรเซสเซอร์จะ run ด้วยความเร็วเต็มที่โดยไม่มีสภาวะรอ

( Note: คำสั่ง IN และ OUT มีไทม์มิงที่ต่างกันเมื่อโปรแกรมเมมโมรี่อยู่ภายในโดย IN ต้องการ 2 ไซเคิลเพื่อใช้เอ็กซ์คิวต์ขณะที่ OUT ต้องการเพียง 1 ไซเคิลเท่านั้น

PE/DI- หน่วยความจำโหมดนี้สามารถ run ด้วยความเร็วเต็มที่หากหน่วยความจำโปรแกรมภายนอกมีความเร็วพอเนื่องจากการปฏิบัติการกับข้อมูลสามารถเกิดขึ้นได้ในเวลาเดียวกับการแอดเซสหน่วยความจำภายนอก ถ้าหน่วยความจำโปรแกรมภายนอกมีความเร็วไม่พออาจมี wait state ถูกสร้างเป็นอินพุทของขา READY PI/DE, PE/DE, หรือ PR/DE- การเอ็กซ์คิวต์คำสั่งซึ่งอ้างอิงกับหน่วยความจำข้อมูลภายนอกต้องการเวลา (cycle) เพิ่มขึ้นอีก เวลาที่เพิ่มขึ้นอย่างน้อย 2 ไซเคิลถูกต้องการในการเอ็กซ์คิวต์คำสั่งอ่านจากหน่วยความจำข้อมูลภายนอก เช่น ADD, LAR เป็นต้น

การออกแบบวงจร

จากรูปที่ 3.1 ประกอบไปด้วยวงจรส่วนต่าง ๆ เหล่านี้

1. วงจรอินเทอร์เฟซ
2. วงจรแอดเดรสซีเล็กเตอร์
3. วงจรคำสั่งซีเล็กเตอร์
4. วงจรหน่วยความจำ
5. วงจร TMS320C25 และสัญญาณควบคุม

วงจรต่าง ๆ เหล่านี้จะทำงานร่วมกันอย่างสอดคล้องโดยมีสัญญาณควบคุมคอยควบคุม ให้การทำงานของแต่ละวงจรทำงานร่วมกันอย่างถูกต้อง


วงจรอินเทอร์เฟซ จะทำหน้าที่เป็นตัวอินเทอร์เฟซระหว่างวงจรของ TMS กับ PC ซึ่ง PC จะส่งข้อมูลมาเก็บไว้ในหน่วยความจำภายนอกของ TMS โดยจะส่งข้อมูลที่ต้องการจะส่งผ่านวงจรอินเทอร์เฟซนี้ไปเก็บไว้ที่วงจรหน่วยความจำ

วงจรแอดเดรสซีเล็กเตอร์ จะทำหน้าที่เลือกต่อแอดเดรสบัสของวงจรหน่วยความจำเข้ากับแอดเดรสบัสของ PC หรือแอดเดรสบัสของ TMS ซึ่งขึ้นอยู่กับสัญญาณควบคุมหรืออีกนัยหนึ่งก็คือวงจรแอดเดรสซีเล็กเตอร์เป็นตัวกำหนดให้ PC หรือ TMS เข้าถึงข้อมูลภายในหน่วยความจำ

วงจรคำสั่งซีเล็กเตอร์ ทำหน้าที่คล้ายกับวงจรแอดเดรสซีเล็กเตอร์โดยเลือกต่อคำสั่งบัสของวงจรหน่วยความจำเข้ากับคำสั่งบัสของ PC หรือคำสั่งบัสของ TMS ซึ่งขึ้นอยู่กับสัญญาณควบคุมหรืออีกนัยหนึ่งก็คือ วงจรคำสั่งซีเล็กเตอร์เป็นตัวกำหนดให้ PC หรือ TMS เข้าถึงข้อมูลภายในหน่วยความจำ

วงจรหน่วยความจำ (External Memory of TMS320C25) วงจรนี้จะ เป็นวงจรหน่วยความจำภายนอกของ TMS320C25 วงจรหน่วยความจำนี้ประกอบไปด้วย Static RAM เบอร์ SC2568 8 ตัวซึ่งรวมแล้วมีขนาดทั้งหมด 128 KWord โดยจะ แบ่งเป็นหน่วยความจำโปรแกรม 64 KWord และหน่วยความจำข้อมูลอีก 64 KWord

วงจร TMS320C25 และสัญญาณควบคุมจะทำงานโดย TMS จะไปอ่านโปรแกรม



รูปที่ 3.1 แสดงบล็อกของวงจรทั้งหมด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แถมการทำงานมาจากหน่วยความจำโปรแกรมในวงจรหน่วยความจำและคาต้าจากหน่วยความจำข้อมูลในวงจรหน่วยความจำเช่นกัน

เราได้แบ่งวงจรออกเป็น 2 ส่วนโดยส่วนแรกจะเป็นวงจรส่วนอินเทอร์เฟซวงจรแอดเดรสที่เล็กเตอร์ วงจรคาต้าที่เล็กเตอร์ และวงจรหน่วยความจำ


### วงจรรินเทอร์เฟซ

การที่เราให้ PC ติดต่อกับ TMS โดยผ่านทาง I/O Port นั้นก็เพื่อการส่งผ่านข้อมูลจาก PC ไป TMS มีความคล่องตัว รวดเร็ว และมีเสถียรภาพ

พอร์ทของ PC ที่เตรียมไว้มีทั้งแบบ XT และ AT ซึ่งแบบ XT นั้นจะเป็น Slot สั้น อยู่บริเวณด้านหลังของเครื่องคอมพิวเตอร์ และในบริเวณเดียวกันนั้นก็จะมี Slot ยาวสำหรับพอร์ท AT อยู่ด้วยสัญญาณต่าง ๆ ที่อยู่ใน XT Bus ประกอบไปด้วย แอดเดรสบัสจำนวน 16 เส้น ( A0-A15 ) คาต้าบัสจำนวน 8 เส้น ( D0-D7 ) และสัญญาณควบคุมที่จำเป็นต่าง ๆ สำหรับสัญญาณของ AT Bus จะเหมือนกับ XT Bus ทุกประการแต่จะมีสล็อตที่เพิ่มขึ้นมาอีกคือ คาต้าบัสจำนวน 8 เส้น ( D8-D15 ) และสัญญาณควบคุมที่เป็นของ AT โดยเฉพาะอีกต่างหากซึ่งรายละเอียดของสัญญาณและตำแหน่งของสัญญาณบน Slot สามารถค้นคว้าได้จากในหนังสือคอมพิวเตอร์ฮาร์ดแวร์ทั่วไป วงจรนี้ใช้การอินเทอร์เฟซแบบ AT และใช้การเคลื่อนย้ายข้อมูลทีละ 16 บิต จาก PC ไปยังวงจรหน่วยความจำซึ่งช่วยในการประหยัดเวลา การเคลื่อนย้ายข้อมูลมากกว่าใช้การอินเทอร์เฟซแบบ XT

ภายในวงจรอินเทอร์เฟซประกอบไปด้วย 74LS138 2 ตัว, DIP Switch 2 ตัว ใช้สำหรับติคเคิลแอสเตอเรสของพอร์ท และ 8255 2 ตัว ซึ่งจะทำหน้าที่เป็นพอร์ทแบบขนานให้กับข้อมูลและแอดเดรสของข้อมูลดังรูปที่ 4.2

จากรูปที่ 3.2 74LS138 ทั้ง 2 ตัวจะทำหน้าที่ติคเคิลแอดเดรสของพอร์ทร่วมกับ DIP Switch 2 ตัวที่จะติคเคิลสัญญาณแอดเดรสที่ส่งมาจาก PC ร่วมกับสัญญาณ AEN (Address Enable) สาเหตุที่ต้องนำสัญญาณ AEN มาติคเคิลด้วยเพื่อป้องกันไม่ให้งานนี้ทำงานขณะที่ PC มีการทำ DMA อยู่ เพราะว่าขณะที่มีการทำ DMA PC จะปล่อยทั้งสัญญาณแอดเดรสลงไปที่แอดเดรสบัสพร้อมกับสัญญาณ IOR หรือ IOW ซึ่งบางครั้ง



ELECTRONICS DEPARTMENT	
KMITL BANGKOK	
128K RAM	
Slide Document Number	REV
1	S/M
Date: March 16, 1992	Sheet 1 of 1


รูปที่ 3.3 วงจรหน่วยความจำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## วงจร TMS320C25 และสัญญาณความคุม

ภายในวงจรมีประกบไปด้วย TMS320C25 ทำหน้าที่เป็นหน่วยประมวลผลกลางของวงจรทั้งหมด 74F138 จำนวน 2 ตัว สำหรับตีโค้ดพอร์ทของ TMS320C25 วงจรสร้างสัญญาณ Read และ Write และ D Flip-Flop 4 ตัวใช้สำหรับกำหนดลำดับของสัญญาณอินเทอร์รัพท์

สำหรับสัญญาณ CLOCK ของ TMS320C25 ในขั้นนี้เราเลือกใช้เพียง 20 MHz เพราะว่าอยู่ในขั้นตอนของวงจร ซึ่งการประกอบวงจรเราใช้การ าวร์แลป แทนการออกแบบลายวงจรบนแผ่น PCB เพื่อให้สะดวกในการเปลี่ยนแปลงวงจรได้ตามต้องการ ซึ่งถ้าใช้สัญญาณ CLOCK ด้วยความเร็วสูงสุดที่ TMS ต้องการอาจทำให้เกิดความผิดพลาดอื่นเนื่องมาจากผลของการาวร์แลปได้



รูปที่ 3.4 วงจร TMS320C25

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Processor Initialization

ก่อนที่จะนำเอาอัลกอริทึมของคิวิตอลซิกแนลโปรเซสซึ่งที่ออกแบบไว้มาทำงานจะต้องมีการกินนั้ ซียลโปรเซสเซอร์ก่อนทุกครั้งซึ่งโดยทั่วไปแล้วเราจะกินนั้ ซียลโปรเซสเซอร์หลังจากการรีเซ็ท

เราสามารถรีเซ็ทโปรเซสเซอร์ได้โดย ให้นำสัญญาณ Low เข้าที่ขา ~RS ของโปรเซสเซอร์ในน้อยกว่าสัญญาณนาฬิกา 3 ลูก ซึ่งจะ เป็นผลให้ TMS320C25 หยุดการทำงานและค่าโปรแกรมเคาน์เตอร์จะถูกเปลี่ยนให้เป็นศูนย์ ตำแหน่งของหน่วยความจำโปรแกรมจะไปยังอยู่ที่ตำแหน่งศูนย์ และนอกจากนี้ยังมีการเปลี่ยนแปลงที่ Status bit

หลังจากที่ เกิดการรีเซ็ทแล้ว เราควรที่จะอินิซียลโปรเซสเซอร์ เพื่อให้โปรเซสเซอร์เริ่มทำงานตามที่เราต้องการ ซึ่งสิ่งที่เราควรที่จะอินิซียลหลังจากการรีเซ็ทคือ

- Memory-mapped registers
- Interrupt structure
- Mode control (OVM, SXM, FO, TXM, PM; plus HM and FSM on TMS320C25
- Memory control (CNF)
- Auxiliary registers and the auxiliary register pointer (ARP)
- Data memory page pointer (DP)

### Example of Processor Initialization (TMS320C25)

```
TUTL    'PROCESSOR INITIALIZARTION'
IDT     'EXAMPLE'
DEF     RESET, INT0, INT1, INT2
DEF     TINT, RINT, XINT, USER
REF     TIME, RCV, XMT, PROC
```

PROCESSOR INITIALIZATION FOR THE TMS320C25

AORG >0000

RESER B INIT ; RS- BEGINS PROCESSING HERE.

INT0 B ISRO ; INTO- BEGINS PROCESSING HERE.

INT1 B ISR1 ; INT1- BEGINS PROCESSING HERE.

INT2 B ISR2 ; INT2- BEGINS PROCESSING HERE.

AORG >0018

TINT B TIMER ; TIMER INTERRUPT PROCESSING.

RINT B RCV ; SERIAL PORT RECEIVE PROCESSING.

XINT B XMT ; SERIAL PORT TRANSMIT PROCESSING.

USER B PROC ; TRAP VECTOR PROCESSING BEGINS.

INIT ROVM ; DISABJ,E OVERFLOW MODE

LDPK 0 ; POINT DP REGISTER TO DATA PAGE 0.

LARP 7 ; POINT TO AUXILIARY REGISTER 7.

LACK >3F ; LOAD ACCUMALATOR WITH >3F.

SACL 4 ; ENABLE ALL INTERRUPTS VIA IMR.

INTERNAL DATA MEMORY INITIALIZATION.

ZAC ; ZERO THE ACCUMULATOR.

LARK AR7,>60 ; POINT TO BLOCK B2.

RPTK 31

SACL \*+ ; STORE ZERO IN ALL 32 LOCATIONS.

LRLK AR7,>200 ; PIONT TO BLOCK B0.

RPTK 255

SACL \*+ ; ZERO ALL OF PAGER 4 AND 5.

SRLK AR7,>300 ; POINT TO BLOCK B1

RPTK 255

SACL \*= ; ZERO ALL OF PAGES 6 AND 7

THE PROCESSOR ID INITIALIZED.

เราได้เขียนโปรแกรมที่มีการเซ็ตและรีเซ็ตค่า PRD Register เพื่อทำให้เกิด Timer interrupt โปรแกรมนี้ถูกเขียนขึ้นมาเพื่อใช้ในการตรวจสอบว่าวงจรที่ได้ออกแบบมานั้นทำงานได้ตามต้องการหรือไม่

ภายใน TMS320C25 มี Timer ขนาด 16 bit และใช้ร่วมกับการอินเทอร์รัพท์ในการปฏิบัติการฟังก์ชันต่าง ๆ Timer ตัวนี้เป็น Down counter ซึ่งได้รับ clock จากสัญญาณ CLKOUT1 ของ TMS320C25 อย่างต่อเนื่อง และจะนับเป็นจำนวนเท่ากับ (PRD+1) ไซเคิลของ CLKOUT1 เราสามารถทำให้เกิด Timer interrupt (TINT) ได้ทุก ๆ 2-65536 ไซเคิล ของ TMS320C25 โดยการโปรแกรมค่าใน Period register (PRD)

Memory mapped register 2 ตัวถูกใช้ในการปฏิบัติการของ Timer Timer register (TIM) ซึ่งหมายถึงหน่วยความจำข้อมูลตำแหน่งที่ 2 จะมีค่าของ Timer ที่นับในปัจจุบันอยู่ที่ทุก ๆ ไซเคิลของ CLKOUT1 ค่าใน TIM จะถูกลดลงทีละ 1 PRD register จะมีค่าเริ่มต้นในการนับของ Timer อยู่ เมื่อ TIM ถูกลดจนมีค่าเป็นศูนย์จะเกิด Timer interrupt ใน 1 ไซเคิลต่อมาค่าใน PRD register จะถูกโหลดลงใน TIM ซึ่งในลักษณะนี้ จะทำให้เกิด Timer interrupt ทุก ๆ PRD+1 ไซเคิล

โปรแกรมนี้เป็นแอสเซมบลีโค้ดในการประยุกต์ใช้ Timer สมมติเราโหลดค่า X ลงใน PRD register จะทำให้เกิดสัญญาณนาฬิกาที่มีความถี่ตามสมการข้างล่าง คือ

$$\text{CLKOUT1} / (\text{PRD} + 1) = 2 * \text{Frequency of signal}$$

จากวงจรเราใช้ CLOCKIN 20 MHz เพราะฉะนั้น CLKOUT1 = 5 MHz

$$\text{PRD} = X$$

$$\text{Frequency of signal} = 5 \text{ MHz} / 2 * (X + 1)$$

ใน Timer interrupt service routine สัญญาณ XF ของ TMS320C2 จะถูก Toggle สัญญาณที่ขา XF นี้ถูกใช้เป็นสัญญาณอินพุทของ BZO ด้วย

สัญญาณเอาต์พุตที่ขา XF จะเป็นสัญญาณนาฬิกาที่มี duty cycle 50% ตรงกับเท่าที่ขั้ว  
ขั้วมีการติส เอ เบิลลิน เทอร์รัฟท์ ซึ่งกับเทอร์รัฟท์อาจจะติส เอ เบิลโดยตรง หรือโดยการ  
งี่ DZNT หรือโดยการ เก็กที่ค่าค่าส่งรีทานเมดก็ได้



## ภาคผนวก

### TMS320C2x Signal Description

SIGNAL	PIN (PGA/PLCC)	I/O/Z†	DESCRIPTION
<b>SUPPLY/OSCILLATOR SIGNALS</b>			
CLKOUT1	C11/58	O	Master clock output signal (CLKIN frequency/4). In this document (and on the TMS320C25), CLKOUT1 rises at the beginning of quarter-phase 3 (Q3) and falls at the beginning of quarter-phase 1 (Q1). See Appendix C for device phase definitions.
CLKOUT2	D10/57	O	A second clock output signal. In this document (and on the TMS320C25), CLKOUT2 rises at the beginning of quarter-phase 2 (Q2) and falls at beginning of quarter-phase 4 (Q4). See Appendix C for device phase definitions.
V <sub>CC</sub>	A10/61 B10/62 H2/23 L6/35	I	Four 5-V supply pins, tied together externally. On the TMS32020, pin A6 is also a supply pin.
V <sub>SS</sub>	B1/10 K11/44 L2/27	I	Three ground pins, tied together externally.
X1	G10/51	O	Output pin from the internal oscillator for the crystal. If a crystal is not used, this pin should be left unconnected.
X2/CLKIN	F11/52	I	Input pin to the internal oscillator from the crystal. If a crystal is not used, a clock may be input to the device on this pin.
<b>SERIAL PORT SIGNALS</b>			
CLKR	B9/64	I	Receive clock input. External clock signal for clocking data from the DR (data receive) pin into the RSR (serial port receive shift register). Must be present during serial port transfers.
CLKX	A9/63	I	Transmit clock input. External clock signal for clocking data from the XSR (serial port transmit shift register) to the DX (data transmit) pin. Must be present during serial port transfers.
DR	J1/24	I	Serial data receive input. Serial data is received in the RSR (serial port receive shift register) via the DR pin.
DX	E11/54	O/Z	Serial data transmit output. Serial data transmitted from the XSR (serial port transmit shift register) via the DX pin. Placed in high-impedance state when not transmitting.
FSR	J2/25	I	Frame synchronization pulse for receive input. The falling edge of the FSR pulse initiates the data-receive process, beginning the clocking of the RSR.
FSX	F10/53	I/O	Frame synchronization pulse for transmit input/output. The falling edge of the FSX pulse initiates the data-transmit process, beginning the clocking of the XSR. Following reset, the default operating condition of FSX is as an input. This pin may be selected by software to be an output when the TXM bit in the status register is set to 1.

† Input/Output/High-impedance state

## TMS320C2x Signal Description

SIGNAL	PIN (PGA/PLCC)	I/O/Z†	DESCRIPTION
<b>MULTIPROCESSING SIGNALS</b>			
$\overline{BR}$	G11/50	O	Bus request signal. Asserted when the TMS320C2x requires access to an external global data memory space. READY is asserted to the device when the bus is available and the global data memory is available for the bus transaction.
$\overline{HOLD}$	A7/67	I	Hold input. When asserted, the TMS320C2x places the data, address, and control lines in the high-impedance state.
$\overline{HOLDA}$	E10/55	O	Hold acknowledge signal. Indicates that the TMS320C2x has gone into the hold mode and that an external processor may access the local external memory of the TMS320C2x.
SYNC	F2/19	I	Synchronization input. Allows clock synchronization of two or more TMS320C2x's. SYNC is an active-low signal and must be asserted on the rising edge of CLKIN.
<b>INTERRUPT AND MISCELLANEOUS SIGNALS</b>			
$\overline{BIO}$	B7/68	I	Branch control input. Polled by BIOZ instruction. If low, the TMS320C2x executes a branch. This signal must be active during the BIOZ instruction fetch.
$\overline{TACK}$	B11/60	O	Interrupt acknowledge signal. Output is only valid while CLKOUT1 is low. Indicates receipt of an interrupt and that the program is branching to the interrupt-vector location indicated by A15-A0.
$\overline{INT2}$ $\overline{INT1}$ $\overline{INT0}$	H1/22 G2/21 G1/20	I	External user interrupt inputs. Prioritized and maskable by the interrupt mask register and the interrupt mode bit.
$\overline{MP/MC}$	A6/1	I	Microprocessor/microcomputer mode select pin for the TMS320C25 only. When asserted low (microcomputer mode), the pin causes the internal ROM to be mapped into the lower 4K words of the program memory map. In the microprocessor mode, the lower 4K words of program memory are external. On the TMS32020, MP/MC must be connected to V <sub>CC</sub> .
$\overline{MSC}$	C10/59	O	Microstate complete signal. Asserted low and valid only during CLKOUT1 low when the TMS320C2x has just completed a memory operation, such as an instruction fetch or a data memory read/write. $\overline{MSC}$ can be used to generate a one wait-state READY signal for slow memory.
$\overline{RS}$	A8/65	I	Reset input. Causes the TMS320C2x to terminate execution and forces the program counter to zero. When brought to a high level, execution begins at location zero of program memory. $\overline{RS}$ affects various registers and status bits.
XF	D11/56	O	External flag output (latched software-programmable signal). Used for signalling other processors in multiprocessor configurations or as a general-purpose output pin.

† Input/Output/High-impedance state

## TMS320C2x Signal Description

SIGNAL	PIN (PGA/PLCC)	I/O/Z†	DESCRIPTION
<b>ADDRESS/DATA BUSES</b>			
A15 MSB A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 LSB	L10/43 K9/42 L9/41 K8/40 L8/39 K7/38 L7/37 K6/36 K5/34 L5/33 K4/32 L4/31 K3/30 L3/29 K2/28 K1/26	O/Z	Parallel address bus A15 (MSB) through A0 (LSB). Multiplexed to address external data/program memory or I/O. Placed in high-impedance state in the hold mode.
D15 MSB D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 LSB	B6/2 A5/3 B5/4 A4/5 B4/6 A3/7 B3/8 A2/9 B2/11 C1/12 C2/13 D1/14 D2/15 E1/16 E2/17 F1/18	I/O/Z	Parallel data bus D15 (MSB) through D0 (LSB). Multiplexed to transfer data between the TMS320C2x and external data/program memory or I/O devices. Placed in high-impedance state when not outputting or when $\overline{RS}$ or HOLD is asserted.
<b>INTERFACE CONTROL SIGNALS</b>			
$\overline{DS}$ $\overline{PS}$ $\overline{IS}$	K10/45 J10/47 J11/46	O/Z	Data, program, and I/O space select signals. Always high unless low level asserted for communicating to a particular external space. Placed in high-impedance state in the hold mode.
READY	B8/66	I	Data ready input. Indicates that an external device is prepared for the bus transaction to be completed. If the device is not ready (READY = 0), the TMS320C2x waits one cycle and checks READY again. READY also indicates a bus grant to an external device after a $\overline{BR}$ (bus request) signal.
R/ $\overline{W}$	H11/48	O/Z	Read/write signal. Indicates transfer direction when communicating to an external device. Normally in read mode (high), unless low level asserted for performing a write operation. Placed in high-impedance state in the hold mode.
$\overline{STRB}$	H10/49	O/Z	Strobe signal. Always high unless asserted low to indicate an external bus cycle. Placed in high-impedance state in the hold mode.

† Input/Output/High-impedance state

## TMS320C2x Internal Hardware

UNIT	SYMBOL	FUNCTION
Accumulator	ACC (31-0) ACCH(31-16) ACCL(15-0)	A 32-bit accumulator split in two halves: ACCH (accumulator high) and ACCL (accumulator low). Used for storage of ALU output.
Arithmetic Logic Unit	ALU	A 32-bit two's-complement arithmetic logic unit having two 32-bit input ports and one 32-bit output port feeding the accumulator.
Auxiliary Register Arithmetic Unit	ARAU	A 16-bit unsigned arithmetic unit used to perform operations on auxiliary register data.
Auxiliary Register File	AR0-AR7 (15-0)	A register file containing five/eight 16-bit auxiliary registers (AR0-AR7), used for addressing data memory, temporary storage, or integer arithmetic processing through the ARAU.
Auxiliary Register File Bus	AFB(15-0)	A 16-bit bus that carries data from the AR pointed to by the ARP.
Auxiliary Register Pointer	ARP(2-0)	A 3-bit register used to select one of five/eight auxiliary registers.
Auxiliary Register Pointer Buffer	ARB(2-0)	A 3-bit register used to buffer the ARP. Each time the ARP is loaded, the old value is written to the ARB, except during an LST (load status register) instruction. When the ARB is loaded with an LST1, the same value is also copied into ARP.
Central Arithmetic Logic Unit	CALU	The grouping of the ALU, multiplier, accumulator, and scaling shifter.
Data Bus	D(15-0)	A 16-bit bus used to route data.
Data Memory Address Bus	DAB(15-0)	A 16-bit bus that carries the data memory address.
Data Memory Page Pointer	DP(8-0)	A 9-bit register pointing to the address of the current page. Data pages are 128 words each, resulting in 512 pages of addressable data memory space (some locations are reserved).
Direct Data Memory Address Bus	DRB(15-0)	A 16-bit bus that carries the 'direct' address for the data memory, which is the concatenation of the DP register with the seven LSBs of the instruction.
Global Memory Allocation Register	GREG(7-0)	An 8-bit memory-mapped register for allocating the size of the global memory space.
Instruction Register	IR(15-0)	A 16-bit register used to store the currently executing instruction.
Interrupt Flag Register	IFR(5-0)	A 6-bit flag register used to latch the active-low external user interrupts INT(2-0) and the internal interrupts XINT/RINT (serial port transmit/receive) and TINT (timer) interrupts. The IFR is not accessible through software.
Interrupt Mask Register	IMR(5-0)	A 6-bit memory-mapped register used to mask interrupts.

†TMS320C25 only.

UNIT	SYMBOL	FUNCTION
Microcall Stack†	MCS (15-0)	A single-word stack that temporarily stores the contents of the PFC while the PFC is being used to address data memory with the block move (BLKD/BLKP), multiply-accumulate (MAC/MACD), and table read/write (TBLR/TBLW) instructions.
Multiplier	MULT	A 16 x 16-bit parallel multiplier.
Period Register	PRD (15-0)	A 16-bit memory-mapped register used to reload the timer.
Prefetch Counter†	PFC (15-0)	A 16-bit counter used to prefetch program instructions. The PFC contains the address of the instruction currently being prefetched. It is updated when a new prefetch is initiated. The PFC is also used to address data memory when using the block move (BLKD/BLKP), multiply-accumulate (MAC/MACD), and table read/write (TBLR/TBLW) instructions.
Product Register	PR(31-0)	A 32-bit product register used to hold the multiplier product. The PR on the TMS320C25 can also be accessed as the most or least significant words using the SPH/SPL (store P register high/low) instructions.
Program Bus	P(15-0)	A 16-bit bus used to route instructions (and data for the MAC and MACD instructions).
Program Counter	PC (15-0)	A 16-bit program counter used to address program memory. The PC always contains the address of the next instruction to be executed. The PC contents are updated following each instruction decode operation. On the TMS32020, the operations of the TMS320C25 prefetch counter are performed by the program counter.
Program Memory Address Bus	PAB(15-0)	A 16-bit bus that carries the program memory address.
Queue Instruction Register†	QIR(15-0)	A 16-bit register used to store prefetched instructions.
Random Access Memory (data or program)	RAM (B0)	A RAM block with 256 x 16 locations configured either as data or program memory.
Random Access Memory (data only)	RAM (B1)	A data RAM block, organized as 256 x 16 locations.
Random Access Memory (data only)	RAM (B2)	A data RAM block, organized as 32 x 16 locations.
Repeat Counter	RPTC (7-0)	An 8-bit counter to control the repeated execution of a single instruction.
Serial Port Data Receive Register	DRR(15-0)	A 16-bit memory-mapped serial port data receive register. Only the eight LSBs are used in the byte mode.
Serial Port Data Transmit Register	DXR(15-0)	A 16-bit memory-mapped serial port data transmit register. Only the eight LSBs are used in the byte mode.
Serial Port Receive Shift Register†	RSR(15-0)	A 16-bit register used to shift in serial port data from the RX pin. RSR contents are sent to the DRR after a serial transfer is completed. RSR is not directly accessible through software.

†TMS320C25 only.

## TMS320C2x Internal Hardware

UNIT	SYMBOL	FUNCTION
Serial Port Transmit Shift Register†	XSR(15-0)	A 16-bit register used to shift out serial port data onto the DX pin. XSR contents are loaded from DXR at the beginning of a serial port transmit operation. XSR is not directly accessible through software.
Shifters	-	Shifters are located at the ALU input, the accumulator output, and the product register output. An in-place shifter is also located within the accumulator.
Stack	Stack(15-0)	A 4/8 x 16 hardware stack used to store the PC during interrupts or calls. The ACCL and data memory values may also be pushed onto and popped from the stack.
Status Registers	ST0,ST1 (15-0)	Two 16-bit status registers that contain status and control bits.
Temporary Register	TR(15-0)	A 16-bit register that holds either an operand for the multiplier or a shift code for the scaling shifter.
Timer	TIM (15-0)	A 16-bit memory-mapped timer (counter) for timing control.

†TMS320C25 only.

## Instruction Set

AUXILIARY REGISTERS AND DATA PAGE POINTER INSTRUCTIONS			
Mnemonic and Description	Words	16-Bit Opcode	
		MSB	LSB
ADRK† Add to auxiliary register short immediate	1	0111	1110 KKKK KKKK
CMPR† Compare auxiliary register with auxiliary register ARO	1	1100	1110 0101 00KK
LAR Load auxiliary register	1	0011	ORRR I DDD DDDD
LARK Load auxiliary register short immediate	1	1100	ORRR KKKK KKKK
LARP Load auxiliary register pointer	1	0101	0101 1000 1RRR
LDP Load data memory page pointer	1	0101	0010 I DDD DDDD
LDPK Load data memory page pointer immediate	1	1100	100K KKKK KKKK
LRLK† Load auxiliary register long immediate	2	1101	ORRR 0000 0000
MAR Modify auxiliary register	1	0101	0101 I DDD DDDD
SAR Store auxiliary register	1	0111	ORRR I DDD DDDD
SBRK‡ Subtract from auxiliary register short immediate	1	0111	1111 KKKK KKKK
T REGISTER, P REGISTER, AND MULTIPLY INSTRUCTIONS			
Mnemonic and Description	Words	16-Bit Opcode	
		MSB	LSB
APAC Add P register to accumulator	1	1100	1110 0001 0101
LPH† Load high P register	1	0101	0011 I DDD DDDD
LT Load T register	1	0011	1100 I DDD DDDD
LTA Load T register and accumulate previous product	1	0011	1101 I DDD DDDD
LTD Load T register, accumulate previous product, and move data	1	0011	1111 I DDD DDDD
LTP† Load T register and store P register in accumulator	1	0011	1110 I DDD DDDD
LTS† Load T register and subtract previous product	1	0101	1011 I DDD DDDD
MACT Multiply and accumulate	2	0101	1101 I DDD DDDD
MACD† Multiply and accumulate with data move	2	0101	1100 I DDD DDDD
MPY Multiply (with T register, store product in P register)	1	0011	1000 I DDD DDDD
MPYA‡ Multiply and accumulate previous product	1	0011	1010 I DDD DDDD
MPYK Multiply immediate	1	101K	KKKK KKKK KKKK
MPYS‡ Multiply and subtract previous product	1	0011	1011 I DDD DDDD
MPYU‡ Multiply unsigned	1	1100	1111 I DDD DDDD
PAC Load accumulator with P register	1	1100	1110 0001 0100
SPAC Subtract P register from accumulator	1	1100	1110 0001 0110
SPH† Store high P register	1	0111	1101 I DDD DDDD
SPL† Store low P register	1	0111	1100 I DDD DDDD
SPM† Set P register output shift mode	1	1100	1110 0000 10KK
SQRA† Square and accumulate	1	0011	1001 I DDD DDDD
SQRS† Square and subtract previous product	1	0101	1010 I DDD DDDD

†These instructions are specific to the TMS320C2x instruction set.

‡These instructions are specific to the TMS320C25 instruction set.

## Instruction Set

ACCUMULATOR MEMORY REFERENCE INSTRUCTIONS						
Mnemonic and Description		Words	16-Bit Opcode			
			MSB			LSB
ABS	Absolute value of accumulator	1	1100	1110	0001	1011
ADD	Add to accumulator with shift	1	0000	SSSS	1DDD	DDDD
ADDC†	Add to accumulator with carry	1	0100	0011	1DDD	DDDD
ADDH	Add to high accumulator	1	0100	1000	1DDD	DDDD
ADDK‡	Add to accumulator short immediate	1	1100	1100	K K K K	K K K K
ADDS	Add to low accumulator with sign-extension suppressed	1	0100	1001	1DDD	DDDD
ADDT†	Add to accumulator with shift specified by T register	1	0100	1010	1DDD	DDDD
ADLK†	Add to accumulator long immediate with shift	2	1101	SSSS	0000	0010
AND	AND with accumulator	1	0100	1110	1DDD	DDDD
ANDK†	AND immediate with accumulator with shift	2	1101	SSSS	0000	0100
CMPL†	Complement accumulator	1	1100	1110	0010	0111
LAC	Load accumulator with shift	1	0010	SSSS	1DDD	DDDD
LACK	Load accumulator short immediate	1	1100	1010	K K K K	K K K K
LACT†	Load accumulator with shift specified by T register	1	0100	0010	1DDD	DDDD
LALK†	Load accumulator long immediate with shift	2	1101	SSSS	0000	0001
NEG†	Negate accumulator	1	1100	1110	0010	0011
NORM†	Normalize contents of accumulator	1	1100	1110	1010	0010
OR	OR with accumulator	1	0100	1101	1DDD	DDDD
ORK†	OR immediate with accumulator with shift	2	1101	SSSS	0000	0101
ROL‡	Rotate accumulator left	1	1100	1110	0011	0100
ROR‡	Rotate accumulator right	1	1100	1110	0011	0101
SACH	Store high accumulator with shift	1	0110	1XXX	1DDD	DDDD
SACL	Store low accumulator with shift	1	0110	0XXX	1DDD	DDDD
SBLK†	Subtract from accumulator long immediate with shift	2	1101	SSSS	0000	0011
SFL†	Shift accumulator left	1	1100	1110	0001	1000
SFR†	Shift accumulator right	1	1100	1110	0001	1001
SUB	Subtract from accumulator with shift	1	0001	SSSS	1DDD	DDDD
SUBB‡	Subtract from accumulator with borrow	1	0100	1111	1DDD	DDDD
SUBC	Conditional subtract	1	0100	0111	1DDD	DDDD
SUBH	Subtract from high accumulator	1	0100	0100	1DDD	DDDD
SUBK‡	Subtract from accumulator short immediate	1	1100	1101	K K K K	K K K K
SUBS	Subtract from low accumulator with sign extension suppressed	1	0100	0101	1DDD	DDDD
SUBT†	Subtract from accumulator with shift specified by T register	1	0100	0110	1DDD	DDDD
XOR	Exclusive-OR with accumulator	1	0100	1100	1DDD	DDDD
XORK†	Exclusive-OR immediate with accumulator with shift	2	1101	SSSS	0000	0110
ZAC	Zero accumulator	1	1100	1010	0000	0000
ZALH	Zero low accumulator and load high accumulator	1	0100	0000	1DDD	DDDD
ZALR‡	Zero low accumulator and load high accumulator with rounding	1	0111	1011	1DDD	DDDD
ZALS	Zero accumulator and load low accumulator with sign extension suppressed	1	0100	0001	1DDD	DDDD

†These instructions are specific to the TMS320C2x instruction set.

‡These instructions are specific to the TMS320C25 instruction set.

## Instruction Set

CONTROL INSTRUCTIONS					
Mnemonic and Description		Words	16-Bit Opcode		
			MSB	LSB	
BIT†	Test bit	1	1001	BBBB	I DDD DDDD
BITF†	Test bit specified by T register	1	0101	0111	I DDD DDDD
CNFD†	Configure block as data memory	1	1100	1110	0000 0100
CNFP†	Configure block as program memory	1	1100	1110	0000 0101
DINT	Disable interrupt	1	1100	1110	0000 0001
EINT	Enable interrupt	1	1100	1110	0000 0000
IDLE†	Idle until interrupt	1	1100	1110	0001 1111
LST	Load status register ST0	1	0101	0000	I DDD DDDD
LST††	Load status register ST1	1	0101	0001	I DDD DDDD
NOP	No operation	1	0101	0101	0C00 0000
POP	Pop top of stack to low accumulator	1	1100	1110	0001 1101
POPD†	Pop top of stack to data memory	1	0111	1010	I DDD DDDD
PSHD†	Push data memory value onto stack	1	0101	0100	I DDD DDDD
PUSH	Push low accumulator onto stack	1	1100	1110	0001 1100
RC†	Reset carry bit	1	1100	1110	0011 0000
RHM†	Reset hold mode	1	1100	1110	0011 1000
ROVM	Reset overflow mode	1	1100	1110	0000 0010
RPT†	Repeat instruction as specified by data memory value	1	0100	1011	I DDD DDDD
RPTK†	Repeat instruction as specified by immediate value	1	1100	1011	K K K K K K K K
RSXM†	Reset sign-extension mode	1	1100	1110	0000 0110
RTC†	Reset test/control flag	1	1100	1110	0011 0010
SC†	Set carry bit	1	1100	1110	0011 0001
SHM†	Set hold mode	1	1100	1110	0011 1001
SOVM	Set overflow mode	1	1100	1110	0000 0011
SST	Store status register ST0	1	0111	1000	I DDD DDDD
SST1†	Store status register ST1	1	0111	1001	I DDD DDDD
SSXM†	Set sign-extension mode	1	1100	1110	0000 0111
STC†	Set test/control flag	1	1100	1110	0011 0011

†These instructions are specific to the TMS320C2x instruction set.  
 ††These instructions are specific to the TMS320C25 instruction set.

## Instruction Set

BRANCH/CALL INSTRUCTIONS				
Mnemonic and Description		Words	16-Bit Opcode	
			MSB	LSB
B	Branch unconditionally	2	1111	1111 1DDD DDDD
BACCT†	Branch to address specified by accumulator	1	1100	1110 0010 0101
BANZ	Branch on auxiliary register not zero	2	1111	1011 1DDD DDDD
BBNZT	Branch if TC bit ≠ 0	2	1111	1001 1DDD DDDD
BBZT	Branch if TC bit = 0	2	1111	1000 1DDD DDDD
BCF	Branch on carry	2	0101	1110 1DDD DDDD
BGEZ	Branch if accumulator ≥ 0	2	1111	0100 1DDD DDDD
BGZ	Branch if accumulator > 0	2	1111	0001 1DDD DDDD
BIOZ	Branch on I/O status = 0	2	1111	1010 1DDD DDDD
BLEZ	Branch if accumulator ≤ 0	2	1111	0010 1DDD DDDD
BLZ	Branch if accumulator < 0	2	1111	0011 1DDD DDDD
BNCf	Branch on no carry	2	0101	1111 1DDD DDDD
BNVf	Branch if no overflow	2	1111	0111 1DDD DDDD
BNZ	Branch if accumulator ≠ 0	2	1111	0101 1DDD DDDD
BV	Branch on overflow	2	1111	0000 1DDD DDDD
BZ-	Branch if accumulator = 0	2	1111	0110 1DDD DDDD
CALA	Call subroutine indirect	1	1100	1110 0010 0100
CALL	Call subroutine	2	1111	1110 1DDD DDDD
RET	Return from subroutine	1	1100	1110 0010 0110
TRAPT	Software interrupt	1	1100	1110 0001 1110
I/O AND DATA MEMORY OPERATIONS				
Mnemonic and Description		Words	16-Bit Opcode	
			MSB	LSB
BLKDt	Block move from data memory to data memory	2	1111	1101 1DDD DDDD
BLKPt	Block move from program memory to data memory	2	1111	1100 1DDD DDDD
DMOV	Data move in data memory	1	0101	0110 1DDD DDDD
FORTT	Format serial port registers	1	1100	1110 0000 111K
IN	Input data from port	1	1000	AAAA 1DDD DDDD
OUT	Output data to port	1	1110	AAAA 1DDD DDDD
RFSM‡	Reset serial port frame synchronization mode	1	1100	1110 0011 0110
RTXM†	Reset serial port transmit mode	1	1100	1110 0010 0000
RXF†	Reset external flag	1	1100	1110 0000 1100
SFSM‡	Set serial-port frame synchronization mode	1	1100	1110 0011 0111
STXM†	Set serial port transmit mode	1	1100	1110 0010 0001
SXF†	Set external flag	1	1100	1110 0000 1101
TBLR	Table read	1	0101	1000 1DDD DDDD
TBLW	Table write	1	0101	1001 1DDD DDDD

†These instructions are specific to the TMS320C2x instruction set.  
‡These instructions are specific to the TMS320C25 instruction set.

```

AORG 0 ; ADDR CODE
B INT ; 0000 FF80 ; 0001 0020
B INTO ; 0002 FF80 ; 0003 003E
B INT1 ; 0004 FF80 ; 0005 003F
B INT2 ; 0006 FF80 ; 0007 0040
AORG >18
B TINT ; 0018 FF80 ; 0019 004C
B RINT ; 001A FF80 ; 001B 0055
B XINT ; 001C FF80 ; 001D 0056
B TRAP ; 001E FF80 ; 001F 0057
AORG >20
INTT DINT ; 0020 CE01
ROVM ; 0021 CE02
LDPK 0 ; 0022 C800
LARP 7 ; 0023 558F
LACK >08 ; 0024 CA08
SACL 4 ; 0025 6004
*
* INTERNAL DATA MEMORY INITIALIZATION
*
ZAC ; 0026 CA00
LARK AR7,>60 ; 0027 C760
RPTK 31 ; 0028 CD1F
SACL ** ; 0029 60A7
LRLK AR7,>200 ; 002A D700 ; 002B 0200
RPTK 255 ; 002C CDEF
SACL ** ; 002D 60A7
LRLK AR7,>300 ; 002E D700 ; 002F 0300
RPTK 255 ; 0030 CDEF
SACL ** ; 0031 60A7
LALK >33 ; 0032 D001 ; 0033 0033
SACL DMA3 ; 0034 6003
LACK 8 ; 0035 CA08
OR DMA4 ; 0036 4D04
SACL DMA4 ; 0037 6004
LRLK AR7,>400 ; 0038 D700
RPTK 255 ; 0039 CDEF
SACL ** ; 003A 60A7
WAIT EINT ; 003B CE00
B WAIT ; 003C FF80 ; 003D 003B
INTO RET ; 003E CE26
INT1 RET ; 003F CE26
INT2 LDPK 8 ; 0040 C808
IN DMA0,PA6 ; 0041 8600
LAC DMA0 ; 0042 2000
ANDK >00FF ; 0043 D004 ; 0044 00FF
SUBK >88 ; 0045 CD88
BZ OUTP ทั้งสิ้น อีกที่ ; 0046 F680
; 0047 0049
RET ; 0048 CE26

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับองค์กรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่มีการรับประกันใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้นำไปเผยแพร่หรือดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

OUTP	LDPK	0	; 0049	C800
	OUT	DMA3,PA7	; 004A	E703
	RET		; 004B	CE26
TINT	BIOZ	SET1	; 004C	FC80
			; 004D	0051
	RXF		; 004E	CE0C
	EINT		; 004F	CE00
	RET		; 0050	CE26
SET1	SXF		; 0051	CE0D
	OUT	DMA4,PA7	; 0052	E704
	EINT		; 0053	CE00
	RET		; 0054	CE26
RINF	RET		; 0055	CE26
XINF	RET		; 0056	CE26
TRAP	RET		; 0057	CE26



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

/****-----****/
/* File : C25.C      */
/****-----****/

#define NUMPORT 0x200 /* define decoded address */
#define PORTA 0
#define PORTB 2
#define PORTC 4
#define CNTRL 6
#define PSREAD1 0xfff0 /* 1st control word to read program memory */
#define DSREAD1 0xffe8 /* 1st control word to read data memory */
#define PSREAD2 0xfff4 /* 2nd control word to read program memory */
#define DSREAD2 0xffec /* 2nd control word to read data memory */
#define PSLOAD 0xfff5 /* control word to write program memory */
#define DSLOAD 0xffee /* control word to write data memory */
#define TOTMS 0xffd2 /* control word for TMSs' running */
#define RS 0x208 /* control word to reset TMS */
#define RW 0x210 /* control word to write information to memory */
/* #define IBMIACK 0x218
#define CCMU1 0x220
#define CCMU2 0x228*/
/*-----PC interrupt values-----*/
#define IRQ 5 /* PC interrupt used for c25 */
#if (IRQ < 8)
#define PC_INT (IRQ+8)
#define PC_MASK (~(1<<IRQ)) /* for unmask of PC 8259 */
#define PC_PIC01 0x21 /* 8259 interrupt controller XT */
#define PC_PIC00 0x20 /* 0-7 interrupts */
#else
#define PCINT (104+IRQ)
#define PC_MASK (~(1<<(IRQ-8)))
#define PC_PIC01 0xA1
#define PC_PIC00 0xA0
#endif

#define PC_EOI 0x20 /* end of intrrupt */

#include <stdio.h>
#include <stdlib.h>
#include <dos.h>
#include <conio.h>
#include <bios.h>

static void (interrupt far *old_comm_int) ();
static void interrupt far c25_comm ();
static int count =0;

static int old_int_stat,breq_flag,status;

void init_c25_comm() {
disable ();
old_comm_int = getvect(PC_INT);
setvect(PC_INT,c25_comm);
/*-----setup pc 8259 -----*/
old_int_stat = inp(PC_PIC01);
outp(PC_PIC01,(old_int_stat & PC_MASK));
enable();
breq_flag = 0;
}

void restore_c25_comm() {
disable();
setvect(PC_INT,old_comm_int);
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

แม้ว่ากรณีใด ๆ ที่มีการนำเอกสารนี้ไปใช้เพื่อวัตถุประสงค์อื่น ๆ ก็ตาม ผู้ใช้จะต้องแจ้งถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        outp(PC_PIC01,old_int_stat);
        enable();
    }

    static void interrupt far c25_comm(void) { /* C25 interrupt service routine */
        disable();
        /* status = inp(IEMACK);*/
        sound(3000); delay(10); nosound();
        count++;
        outp(PC_PIC00,PC_EOI);
        enable();
        (*old_comm_int) ();
    }

```

```

main()

```

```

{
    char key;
    int i;
    int addr=0x0000;
    int data[100],datal[100];

    window(1,1,80,25);textbackground(BLACK);textcolor(WHITE);
    clrscr();

    outport(NUMPORT+CNTRL,0x8080);
    outport(NUMPORT+PORTC,PSLOAD);
    data[0]=0xff80;
    data[1]=0x0020;
    data[2]=0xff80;
    data[3]=0x003b;
    data[4]=0xff80;
    data[5]=0x003c;
    data[6]=0xff80;
    data[7]=0x003d;
    for(i=0,addr=0;i<8;i++,addr++)
    {
        outport(NUMPORT+PORTB,addr);
        outport(NUMPORT+PORTA,data[i]);
        outport(RW,0x00);
    }
    data[8]=0xff80;
    data[9]=0x003e;
    data[10]=0xff80;
    data[11]=0x0046;
    data[12]=0xff80;
    data[13]=0x0047;
    data[14]=0xff80;
    data[15]=0x0048;
    for(i=8,addr=0x0018;i<16;i++,addr++)
    {
        outport(NUMPORT+PORTB,addr);
        outport(NUMPORT+PORTA,data[i]);
        outport(RW,0x00);
    }
    data[16]=0xce01;
    data[17]=0xce02;
    data[18]=0xc800;
    data[19]=0x558f;
    data[20]=0xca08;
    data[21]=0x6004;
    data[22]=0xca00;
    data[23]=0xc760;

```

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ หากมีข้อผิดพลาดหรือต้องการแจ้งแก้ไข กรุณาติดต่อผู้จัดทำเอกสารทุกครั้งที่มีการนำไปใช้

```

data[24]=0xcd1f;
data[25]=0x60a7;
data[26]=0xd700;
data[27]=0x0020;
data[28]=0xcdff;
data[29]=0x60a7;
data[30]=0xd700;
data[31]=0x0300;
data[32]=0xcd1f;
data[33]=0x60a7;
data[34]=0xd001;
data[35]=0x0100; /* Set pulse-frequency */
data[36]=0x6003;
data[37]=0xca08;
data[38]=0x4d04;
data[39]=0x6004;
data[40]=0xce00;
data[41]=0xff80;
data[42]=0x0038;
data[43]=0xce26;
data[44]=0xce26;
data[45]=0xce26;
data[46]=0xfa80;
data[47]=0x0043;
data[48]=0xce0c;
data[49]=0xce00;
data[50]=0xce26;
data[51]=0xce0d;
data[52]=0xce00;
data[53]=0xce26;
data[54]=0xce26;
data[55]=0xce26;
data[56]=0xce26;
data[57]=0xce26;
for(i=16,addr=0x0020;i<59;i++,addr++)
{
    outport(NUMPORT+PORTB,addr);
    outport(NUMPORT+PORTA,data[i]);
    outport(RW,0x00);
}
outport(NUMPORT+CNTRL,0x9090);
for(i=0,addr=0x0000;i<8;i++,addr++)
{
    outport(NUMPORT+PORTC,PSREAD1);
    outport(NUMPORT+PORTB,addr);
    datal[i]=inport(NUMPORT);
    outport(NUMPORT+PORTC,PSREAD2);
    if (data[i]!=datal[i]) {
printf("\n%x",datal[i]);
        printf("    DATA error");
    }
}
for(i=8,addr=0x0018;i<16;i++,addr++)
{
    outport(NUMPORT+PORTC,PSREAD1);
    outport(NUMPORT+PORTB,addr);
    datal[i]=inport(NUMPORT);
    outport(NUMPORT+PORTC,PSREAD2);
    if (data[i]!=datal[i]) {
printf("\n%x",datal[i]);
        printf("    DATA error");
    }
}
}

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่ควรกรณิใดๆ ทั้งสิ้น อีกทั้งยังมีเหตุเปลี่ยนแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

for(i=16,addr=0x0020;i<59;i++,addr++)
{
    outport(NUMPORT+PORTC,PSREAD1);
    outport(NUMPORT+PORTB,addr);
    datal[i]=inport(NUMPORT);
    outport(NUMPORT+PORTC,PSREAD2);

    if (data[i]!=datal[i]) {
printf("\n%x",datal[i]);
        printf("    DATA error");
    }
}

printf("\npress any key to switch to tms");
/*
    init_c25_comm();*/
while( getch() != 'q'){
    printf("\ntms is running");
    outport(NUMPORT+PORTC,TOIMS);
    delay(0);
    outport(RS,0x0000);
    /*delay(100);
    outport(NUMPORT+PORTC,TOIMS);
    outport(RS,0x0000);*/
}
/*
    restore_c25_comm();*/
printf("\nc25 intrn %d",count);
getch();
outport(NUMPORT+CNIRL,0x9090);
for(i=0,addr=0x0000;i<8;i++,addr++)
{
    outport(NUMPORT+PORTC,PSREAD1);
    outport(NUMPORT+PORTB,addr);
    datal[i]=inport(NUMPORT);
    outport(NUMPORT+PORTC,PSREAD2);
    printf("\naddr %x %x",addr,datal[i]);
    if (data[i]!=datal[i]) {
        printf("    DATA error");
        getch();
    }
}
for(i=8,addr=0x0018;i<16;i++,addr++)
{
    outport(NUMPORT+PORTC,PSREAD1);
    outport(NUMPORT+PORTB,addr);
    datal[i]=inport(NUMPORT);
    outport(NUMPORT+PORTC,PSREAD2);
    printf("\naddr %x %x",addr,datal[i]);
    if (data[i]!=datal[i]) {
        printf("    DATA error");
        getch();
    }
}
for(i=16,addr=0x0020;i<46;i++,addr++)
{
    outport(NUMPORT+PORTC,PSREAD1);
    outport(NUMPORT+PORTB,addr);
    datal[i]=inport(NUMPORT);
    outport(NUMPORT+PORTC,PSREAD2);
    printf("\naddr %x %x",addr,datal[i]);
    if (data[i]!=datal[i]) {
        printf("    DATA error");
        getch();
    }
}

```

เอกสารนี้เป็นเอกสารเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งต้องแจ้งถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
    }  
/*  
for(i=0,addr=0x0000;i<60;i++,addr++)  
{  
    outport(NUMPORT+PORTC,DSREAD1);  
    outport(NUMPORT+PORTB,addr);  
    data1[i]=inport(NUMPORT);  
    outport(NUMPORT+PORTC,DSREAD2);  
    printf("\n%x",data1[i]);  
}*/  
getch();  
}
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เอกสารอ้างอิง

- 1.) Texas Instrument, "Second-Generation TMS 320 User's Guide", 1987
- 2.) Yasuhiko Dote, "Servo Motor and Motion Control Using DSP", Prentice Hall, 1990
- 3.) Burr\_Brown Corporation, "BURR-BROWN Integrated Circuit Data Book Supplement", 1987
- 4.) นายชินภัทร นันทจิวงกรชัย และ นายสุชาติ มโหลปกรม์, "ดิจิทัลซิกแนลโปรเซสซิง", คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 2534

## กิติกรรมประกาศ

ปริญญาโทชั้นนี้สำเร็จลงได้ด้วยความช่วยเหลือ เป็นอย่างดีจากอาจารย์ สุรสิทธิ์ วรรณไพโรจน์ และอาจารย์ ถวิล สนธิเพิ่มพูน ซึ่งเป็นอาจารย์ที่ปรึกษาตลอดการหาปริญญาโทชั้นนี้ ที่ให้คำปรึกษาอันมีค่าและเป็นประโยชน์อย่างมาก และขอขอบคุณที่ใกล้ชิด ที่ให้คำแนะนำเมื่อมีปัญหามาโดยตลอด และขอบคุณเพื่อน ๆ ทุกคนที่ให้หยิบยื่นอุปการะและให้ความช่วยเหลืออย่างดีเสมอมา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้