

การสื่อสารข้อมูลดิจิทัลผ่าน เส้นใยแสง
DIGITAL DATA COMMUNICATION BY FIBER OPTIC



ปริญญานิพนธ์นี้ เป็นส่วนหนึ่งของการศึกษาคามหลักสูตรปริญญาวิทยาศาสตรบัณฑิต

สาขาวิศวกรรมโทรคมนาคม

สถาบัน เทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของสถาบันเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา หรือทำซ้ำโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการ 033400

ปีการศึกษา 2536

ชื่อเรื่อง : การสื่อสารข้อมูลดิจิทัลผ่านเส้นใยแสง

Digital Data Communication By Optical Fiber

| | | | |
|------|-----------------|----------|----------|
| ชื่อ | : นาย อภิสิทธิ์ | บำรุงสิน | 33100494 |
| | นาย อาสาห์ | ฉายอรุณ | 33100525 |

ภาควิชา : โทรคมนาคม

คณะ : วิศวกรรมศาสตร์

อาจารย์ที่ปรึกษา : ผศ. อภิวัฒน์ มัชฌิมานนท์

บทคัดย่อ : โครงการนี้ได้ทำการศึกษาถึงหลักการพื้นฐานของการสื่อสารด้วยเส้นใยแสง ซึ่งอธิบายถึงส่วนประกอบต่างๆที่สำคัญ เช่น เส้นใยแสง, แหล่งกำเนิดแสงและตัวรับแสง ตลอดจนคุณลักษณะพิเศษของมันที่ศึกษาระบบสื่อสารด้วยเคเบิล นอกจากนี้ยังได้ทำการทดลองส่งสัญญาณแบบดิจิทัลผ่านเส้นใยแสงด้วยแสงอินฟราเรด เพื่อให้เข้าใจระบบการสื่อสารด้วยเส้นใยแสงได้ดียิ่งขึ้น

Abstract : In this paper, we commence with the principle of optical fiber communication system that describe the main parameter e.g. optical fiber waveguides, optical source and optical detector. Furturemore, we discuss about the spacial characteristics that better than the matalic cable communication system. Otherwise, we experimented to the digital tranmission system by infrered light. In this object, we will increasingly comperhend in the optical fiber communication system.

สารบัญ

| | |
|--------------------------------|----|
| บทที่ 1 บทนำ | |
| หลักการสื่อสารด้วยไฟเบอร์อปติก | 1 |
| บทที่ 2 ทฤษฎีบท | |
| แหล่งกำเนิดของแสง | 2 |
| คุณสมบัติของ แอลซีดี | 5 |
| อุปกรณ์รับแสง | 7 |
| วงจรมัลติเพลกซ์ | 10 |
| เส้นใยแสง | 11 |
| บทที่ 3 การออกแบบระบบ | |
| ภาคส่ง | 15 |
| ภาครับ | 16 |
| บทที่ 4 วงจร และการทำงาน | |
| ภาคส่ง | 17 |
| ภาครับ | 21 |
| บทที่ 5 ผลการทดลอง | 26 |
| บทที่ 6 สรุปและวิจารณ์ | 27 |

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ



หลักการสื่อสารด้วยไฟเบอร์ออปติก

(Principle of fiber optic communication)

ระบบการสื่อสารด้วยเส้นใยแสง เมื่อต้องการส่งข้อมูลที่อาจจะอยู่ในรูปของสัญญาณเสียง สัญญาณภาพ หรือข้อมูลทางคอมพิวเตอร์ วงจรภาคส่งจะทำหน้าที่จัดรูปสัญญาณให้เหมาะสม ซึ่งเป็นการเข้ารหัสและมอดูเลต โดยลักษณะข้อมูลที่ผ่านการมอดูเลต ควรจะจัดให้อยู่ในรูปของสัญญาณดิจิทัล เพราะมีการเพี้ยนของสัญญาณต่ำ ในขณะที่ส่งสัญญาณต่ำ จากนั้นสัญญาณไฟฟ้าที่ได้ในรูปสัญญาณดิจิทัลนี้จะถูกส่งไปในส่วนวงจรแหล่งกำเนิดแสงที่มีวงจรขับสัญญาณรวมอยู่ด้วย เพื่อทำการแปลงสัญญาณแสงส่งไปยังสถานีรับ โดยมีเส้นใยแสงทำหน้าที่เป็นท่อนำสัญญาณ

ที่สถานีรับจะมีตัวรับแสงคอยเปลี่ยนสัญญาณแสงที่ได้รับให้อยู่ในรูปของสัญญาณไฟฟ้า แล้วส่งไปยังวงจรภาครับเพื่อถอดรหัสและดีมูเลตสัญญาณ ทำให้ได้สัญญาณที่มีลักษณะเดียวกับสัญญาณเดิมเป็นข้อมูลขาออกเพื่อนำไปใช้งานต่อไป

ในช่วงการเชื่อมต่อด้วยเส้นใยแสงนั้น จะต้องมีสถานทวนสัญญาณ(Repeater) ทำหน้าที่ขยายสัญญาณและจัดรูปสัญญาณที่เกิดการผิดเพี้ยนในระหว่างการเดินทางด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น
รูปที่ 1 เปรียบเทียบระบบสื่อสารทั่วไปกับระบบสื่อสารด้วยเส้นใยแสง

บทที่ 2


ทฤษฎีบท

แหล่งกำเนิดของแสง (Optical source)


แหล่งกำเนิดแสงของระบบสื่อสารเส้นใยแสงมีความสำคัญต่อระบบสื่อสารนี้เป็นอย่างมาก ถ้าคุณสมบัติไม่ถึงขั้นแล้วระบบสื่อสารนี้จะต่อคุณภาพลงไปด้วย โดยทั่วไปแหล่งกำเนิดแสงที่ใช้จะขึ้นอยู่กับระบบ เช่นในระบบที่มีระยะทางสื่อสารไม่ไกลนักอาจใช้ แอลอีดี (LED) เป็นแหล่งกำเนิดแสงได้ ส่วนในระบบที่ต้องการประสิทธิภาพสูง ๆ จะใช้แสงเลเซอร์เป็นตัวนำข้อมูล ซึ่งจะใช้ เลเซอร์ไดโอด (Laser Diode) เป็นแหล่งกำเนิดแสง

1. ดับเบิลเฮเทอโรจังก์ชันแอลอีดี (The Double Heterojunction LED)

โครงสร้างของ ดับเบิลเฮเทอโรจังก์ชันแอลอีดี แสดงในรูปที่ 2.1 เมื่อทำการไบอัสตรงอิเล็กตรอนจากชั้น ด้านเอ็น (n-type) จะเคลื่อนไปยังชั้น ด้านพี (p-type) ที่เรียกว่า เขตปลอดพาหะ (Depletion Region) เนื่องจากการจัดระดับพลังงานของสารที่เป็น ดับเบิลเฮเทอโรจังก์ชันแอลอีดี นั้น แสดงดังรูป 2.2 ทำให้เกิดการกักขังของอิเล็กตรอนจำนวนมากเอาไว้ใน เขตปลอดพาหะ จึงทำให้เกิดการรวมตัวกันของอิเล็กตรอนกับโฮล เกิดการคายพลังงานออกมาในรูปของพลังงานแสงได้



รูปที่ 2.1 แสดงโครงสร้างของ ดับเบิลเฮเทอโรจังก์ชันแอลอีดี



รูปที่ 2.2 แสดงระดับชั้นพลังงานของ ดับเบิลเฮเทอโรจังก์ชันแอลอีดี


เอกสารนี้เป็นเอกสารสงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น มิฉะนั้นผู้ใดเห็นประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พลังงานแสงที่ปล่อยออกมานั้น จะมีความยาวคลื่นของแสงขึ้นกับสารที่ใช้ทำ แอลอีดี ซึ่ง อาจจะเป็นสารประเภท GaAsP, InGaAs, GaAlAs หรือ InGaAsP ก็ได้โดยจะให้ค่าความ ยาวคลื่นต่างกัน ตามการเลือกใช้สารประกอบดังกล่าว

2. แอลอีดีเอมิเตอร์ (Edge Emitter LED)

เนื่องจากแสงที่ปล่อยออกมาจาก แอลอีดี แบบ ดับเบิลเฮเทอโรโรจันซ์แอลอีดี นั้น จะมีลักษณะกระจัดกระจาย ไม่มีแนวทางเดียวกันนัก และมักมีมุมค่อนข้างกว้างทำให้แสงที่ได้มี ประสิทธิภาพค่อนข้างต่ำ

การแก้ไข ทำได้โดยการปรับปรุงโครงสร้างของสารให้มีความซับซ้อนขึ้นและมี การกำหนดขอบเขตการเปล่งแสงเพื่อให้มีการรวมตัวออกมาในทิศทางเดียวกัน ดังรูปที่ 2.3 ซึ่ง ลักษณะของแสงที่เปล่งออกมามักจะมีพื้นที่ภาคตัดขวางเป็นรูปวงรี โดยมีมุมกระจายแสงในแนวตั้ง (30°) เล็กกว่ามุมกระจายแสงในแนวนอน (120°)




รูปที่ 2.3 แสดงโครงสร้างของ Edge Emitter LED

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการเชิงอื่นเพื่อการศึกษาค้นคว้าเท่านั้น เมื่อผู้ใดเห็นประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


คุณสมบัติของ แอลอีดี (LED Characteristics)

1. พลังงานของเอาต์พุต (Optical Output power)

แสงที่ออกจากตัว แอลอีดี ควรจะมีพลังงานหรือความเข้มแสงมากพอที่จะส่งสัญญาณแสงได้ตลอดระยะทางการสื่อสาร เนื่องจากว่า แอลอีดี นั้นจะใช้การเปล่งแสงตามธรรมชาติ (Natural Emission Light) ดังนั้น ค่ากำลังแสงที่ได้จึงผันแปรตามค่าของกระแสที่ใช้ขับตามรูปที่ 2.4 แต่ในทางปฏิบัติแล้วความสัมพันธ์จะเป็นไปตามรูปที่ 2.5



รูปที่ 2.4 แสดงความสัมพันธ์ตามอุดมคติของกำลังแสงกับค่ากระแสของ LED



รูปที่ 2.5 ความสัมพันธ์ของกำลังแสงกับค่ากระแสของแอลอีดี ในทางปฏิบัติโดย

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ การเผยแพร่โดยไม่ได้รับอนุญาตถือว่าผิดกฎหมาย ในขณะที่ยังมีข้อสงสัยเกี่ยวกับเงื่อนไขการใช้งานหรือการชำระเงินค่าบริการใดๆ โปรดติดต่อฝ่ายบริการลูกค้าของเอกสารทุกครั้งที่มีการนำไปใช้

(a) หน้าสัมผัสที่ปล่อยแสงเป็นสาร AIGaAs ขนาด 50 μm
(b) เป็นสาร AIGaAs ขนาด 65 μm

2. สเปกตรัมของเอาท์พุท (Output Spectrum)

ความยาวคลื่นของแสงที่ได้จาก แอลอีดี ต้องมีความเหมาะสมกับ ออปติกไฟเบอร์ ที่ใช้ในระบบสื่อสารเส้นใยแสง ความยาวคลื่นแสงที่เหมาะสมกับ ออปติกไฟเบอร์ มากที่สุด มีค่าประมาณ $1.55 \mu\text{m}$ รองลงมา ได้แก่ $1.3 \mu\text{m}$ และ $0.85 \mu\text{m}$

3. ความกว้างของสเปกตรัม (Spectrum width)

แสงจากแอลอีดี นอกจากจะมีพลังงานของเอาท์พุท มากแล้ว จะต้องมีความกว้างของสเปกตรัม ค่าน้อย ๆ เพื่อให้สามารถส่งข้อมูลปริมาณมากๆ ได้ ในระบบของการมัลติเพล็กซ์

4. ช่วงเวลาตอบสนอง (Response Time)

ช่วงเวลาตอบสนองของแหล่งกำเนิด หรือเวลาที่แหล่งกำเนิดได้รับสัญญาณไฟฟ้าแล้วสร้างสัญญาณแสงออกมา ต้องมีค่าน้อยมาก ๆ อันจะมีผลทำให้วงจรรับสามารถส่งข้อมูลปริมาณมาก ๆ ได้

5. ความน่าเชื่อถือ (Reliability)


พลังงานแสงต้องมีค่าคงที่ต่อเนื่องตลอดเวลา และไม่มีการเปลี่ยนแปลงใดๆ อันเนื่องมาจากผลของอุณหภูมิและสภาพแวดล้อม

อุปกรณ์รับแสง (Optical detector)

เป็นอุปกรณ์ใช้เปลี่ยนสัญญาณแสงให้เป็นข้อมูลทางไฟฟ้า ซึ่งสามารถรับแสงได้ดีในช่วงความยาวคลื่นที่ตัวกำเนิดแสงได้ส่งมาจากสถานีส่ง

1. โฟโตไดโอดแบบพิน (PIN-Photodiode)

โครงสร้างภายในจะมีการแทรกสารแบบอินทรินซิก (I) ในระหว่างรอยต่อพี-เอ็น (P-N) จึงเรียกเป็น โฟโตไดโอดแบบพิน เมื่อมันได้รับพลังงานแสงจากภายนอกจะทำให้เกิดโฟตอนขึ้นในบริเวณ ดิฟฟิชั่น หรือบริเวณสารอินทรินซิก เกิดเป็นกระแสรั่วไหลที่เรียกว่า ดาร์กเคอร์เรนต์ (dark current) ในช่วงนี้หากมีการไบอัสกลับให้แก่ไดโอดบริเวณ ดิฟฟิชั่น จะกว้างขึ้นเป็นผลให้มีกระแสไหลมากขึ้น




รูปที่ 2.6 (a) แสดงโครงสร้างของ โฟโตไดโอดแบบพิน ด้านหน้า

(b) แสดงโครงสร้างของ โฟโตไดโอดแบบพิน ด้านข้าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในเชิงวิชาการเท่านั้น เมื่อผู้ยืมหนังสือฉบับนี้ไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. โฟโตทรานซิสเตอร์ (Phototransistor)

หลักการทํางานจะขึ้นกับความเข้มแสงที่ตกกระทบเปรียบเสมือนการต่อโฟโตไดโอดเข้ากับขาเบสของทรานซิสเตอร์ เมื่อแสงที่มีความเข้มสูงตกกระทบ ทำให้กระแสที่ขาเบสมีค่ามาก ทำให้กระแสที่ขาคอลเล็กเตอร์มีค่าเพิ่มขึ้นด้วย




รูปที่ 2.7 (a) สัญลักษณ์ของ โฟโตทรานซิสเตอร์

(b) โครงสร้างภาคตัดขวางของ โฟโตทรานซิสเตอร์

หลักการทั่วไปของอุปกรณ์รับแสงมีดังนี้ เมื่อมีโฟตอน (Photon) มากกระทบสารกึ่งตัวนำ จะทำให้โฟตอนนั้นถ่ายเทพลังงานให้กับคู่ของอิเล็กตรอนและโฮล (Electron-hole pair) ซึ่งจะทำให้อิเล็กตรอนและโฮลแยกตัวออกจากกัน และถ้ามีการไบอัสแบบไบอัสย้อนกลับ (Reverse Bias) จะทำให้อิเล็กตรอนเคลื่อนที่ไปยังด้าน เอ็น (N-Region) และ โฮล เคลื่อนที่ไปยังด้าน พี (P-Region) ดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.8 แสดงรอยต่อของ พี-เอ็น โฟโตไดโอด (P-N Photodiode Junction)

การที่โฟตอนทำให้อิเล็กตรอนและโฮลแยกตัวออกจากกันนั้นจะเป็นการง่ายขึ้นถ้าค่านั้นอยู่ภายใต้สนามไฟฟ้าที่มีค่าสูง จากรูปจะเห็นได้ว่าสนามไฟฟ้าในโฟโตไดโอดแบบพินนี้มีค่าไม่สม่ำเสมอเท่ากันตลอด โดยจะมีค่าสนามไฟฟ้าในช่วงด้าน พี และด้าน เอ็น ส่วนในช่วงตีฟิชั่น (Depletion Region) จะมีค่าสนามไฟฟ้าสูงอย่างมาก เพราะฉะนั้นเราต้องให้โฟตอนส่วนใหญ่ถ่ายเทพลังงานในช่วงตีฟิชั่น แต่เนื่องจากโฟตอนที่มีความถี่สูงจะมีอำนาจทะลุทะลวงต่ำและถ้าความถี่ต่ำเกินไปก็จะทะลุผ่านช่วงตีฟิชั่นไป ทั้งในช่วงความถี่สูงและต่ำนี้จะถ่ายเทพลังงานให้กับคู่ของอิเล็กตรอนและโฮลในสาร พี และ เอ็น ได้ แต่โฮลและอิเล็กตรอนก็จะไม่เคลื่อนที่ไปไหนจะรวมตัวกันอยู่ในบริเวณเดิม ซึ่งไม่ทำให้เกิดกระแส ดังนั้นจะเห็นได้ว่าโฟโตไดโอดหรือโฟโตทรานซิสเตอร์ จะสามารถตอบสนองคลื่นได้ในช่วงหนึ่งเท่านั้น

ความเร็วในการตอบสนองขึ้นอยู่กับพื้นที่ส่วนใดได้รับโฟตอนและการไบอัสว่ามีค่ามากน้อยเท่าใด โดยปกติถ้าเป็นโฟโตไดโอดหรือโฟโตทรานซิสเตอร์ที่มีคุณภาพได้มาตรฐานจะใช้เวลาไม่กี่พิโควินาที (picosecond) ในการเริ่มให้กระแสไหลแต่บางทีผลตอบสนองอาจช้าลงเนื่องมาจากเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ต้องเพิ่ม (charge) ประจุให้กับค่าตัวเก็บประจุภายในก่อน

วงจรรีบสัญญาณ (Drive Circuit)

วงจรรีบสัญญาณ เป็นส่วนสำคัญที่จะช่วยให้แหล่งต้นกำเนิดแสงที่เป็น แอลอีดี (LED) หรือ แอลดี (LD) ทำงานได้อย่างมีประสิทธิภาพ

วงจรรีบสำหรับ แอลอีดี

ในระบบการสื่อสารระยะไกลอาจสามารถใช้ส่งข้อมูลที่เป็นดิจิทัลได้ ดังเช่น วงจรในรูป ซึ่งเป็นวงจรใช้งานแบบง่าย วงจรในรูปที่ 2.9 ค่าของกระแสที่ไหลผ่าน แอลอีดี (I_F) ถูกกำหนดโดยกระแสคอลเล็กเตอร์ (I_C) ของทรานซิสเตอร์ Q_1 และคำนวณได้ด้วย

$$I_F = I_C = (V_{CC} - V_F) / R_1$$


เมื่อ V_F เป็นแรงดันตกคร่อม แอลอีดี ขณะไบอัสตรงมีค่าตามสเปคที่กำหนด

$$I_F = I_C / \beta$$

เมื่อ β คือ กำลังขยายของทรานซิสเตอร์

$$I_F = (V_{CC} - V_{CE} - V_F) / R_1$$

เมื่อ V_{CC} คือค่าแรงดันสูงสุดของสัญญาณเข้า หรือระดับแรงดันขณะข้อมูลทางดิจิทัลเป็น "1"



รูปที่ 2.9 วงจรทรานซิสเตอร์ แอลอีดี อย่างง่าย

เส้นใยแสง

โครงสร้างของเส้นใยแสงประกอบด้วยส่วนที่แสงเดินทางผ่านเรียกว่า คอร์ (core) และส่วนที่หุ้มคอร์อยู่เรียกว่า แคลด (clad) เป็นไดอิเล็กทริก (dielectric) ใส 2 ชนิด โดยการทำให้ค่าดัชนีการหักเหของแคลดมีค่าน้อยกว่าค่าดัชนีการหักเหของคอร์เล็กน้อยประมาณ 0.2 - 3% และอาศัยปรากฏการณ์สะท้อนกลับหมดของแสง

ชนิดของเส้นใยแสง

โดยมีวิธีที่จะพิจารณาแบ่งเส้นใยแสงออกจากกันคือ พิจารณาจากสารของไดอิเล็กทริกที่ใช้ พิจารณาจากจำนวนโหมด และพิจารณาจากลักษณะของดัชนีการหักเหของคอร์ซึ่งแต่ละกลุ่มจะแยกออกได้ดังนี้

พิจารณาชนิดของสารไดอิเล็กทริกที่ใช้

1. เส้นใยแสงซิลิกา (Silica glass optic fiber) ใช้ไดอิเล็กทริกที่เป็นซิลิกาที่บริสุทธิ์เป็นส่วนใหญ่ และใช้สารอื่นเติมลงไปเพื่อทำให้ค่าดัชนีการหักเหเปลี่ยนแปลงตามต้องการ เรียกว่า โดปแพนท์ (Dopant) เช่น เจอร์มาเนียม (Ge), โบรอน (B) เป็นต้น

2. เส้นใยแสงแก้วผสม (Multi component glass optic fiber) ใช้ไดอิเล็กทริกที่เป็นแก้วหลายชนิดปนกัน ส่วนมากจะใช้แก้ว, แก้วที่มีโบรอน, ซิลิกอน เป็นต้น ส่วนโดปแพนท์ ได้แก่ โซเดียม (Na), แคลเซียม (Ca) เป็นต้น

3. เส้นใยแสงพลาสติก (Plastic optic fiber) ใช้สารพวกซิลิกอนเรซิน (Silicon resin) , อะคริลเรซิน (Acryl resin)

พิจารณาจากจำนวนโหมด

1. เส้นใยแสงซิงเกิลโหมด (Single mode optic fiber)

2. เส้นใยแสงมัลติโหมด (multimode optic fiber)

ลักษณะการเปลี่ยนแปลงของค่าดัชนีการหักเหของเส้นใยแสงแบบซิงเกิลโหมดปกติจะเป็นแบบสเต็ปอินเด็กซ์ แต่เนื่องจากมีโหมดการเดินทางเพียงโหมดเดียวดังนั้นแสงที่เดินทางในเส้นใยแสงจึงมีลักษณะการเดินทางแตกต่างไปจากการเดินทางของแสงในเส้นใยแสงแบบมัลติโหมดซึ่งในเส้นใยแสงแบบมัลติโมนั้นความเร็วในการเดินทางตามทิศทางเคลื่อนที่ (แกนยาวของเส้นใยแสง) จะมีค่าต่างกับตามโหมดการเดินทาง กล่าวคือ โหมดการเดินทางที่มีลำดับยิ่งสูงมากเท่าไร ความเร็วในการเดินทางของมันจะยิ่งช้าลงมากเท่านั้น

พิจารณาจากลักษณะของดัชนีการหักเห

1. สเต็ปอินเด็กซ์ (Step index) เป็นเส้นใยแสงที่มีลักษณะการเปลี่ยนแปลงของดัชนีการหักเหระหว่างคอร์กับคลัดเป็นลักษณะขั้นบันได (step) โดยปกติค่าดัชนีการหักเหที่คอร์จะมียมากกว่าที่คลัด แนวทางของแสงที่เดินผ่านจะมีลักษณะเป็นเส้นตรงสะท้อนไปมาตรงบริเวณรอยต่อระหว่างคอร์กับคลัดตามกฎของสเนลล์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขนาดเส้นผ่านศูนย์กลางของเส้นใยแสงทั้งเส้นส่วนใหญ่มีค่าเท่ากับ 125 ไมครอน โดยขนาดของคอร์จะขึ้นอยู่กับวิธีการออกแบบว่าจะใช้ส่งข้อมูลในลักษณะโหมคร่วม (Multi mode) หรือโหมคเดี่ยว (Single mode) การส่งข้อมูลแบบโหมคร่วมหมายความว่าแสงสามารถเดินทางในเส้นใยแสงได้หลายแนวทางขึ้นกับมุมมองค่าที่แสงตกกระทบเส้นใยแสงขาเข้า ขนาดของเส้นผ่านศูนย์กลางแบบคอร์แบบโหมคร่วมมีค่าประมาณ 52 ไมครอนดังแสดงในรูป 2.10 (ก) สำหรับเส้นใยแสงแบบโหมคเดี่ยวจะมีแนวทางเดินของข้อมูลแสงเพียงแนวเดียวเท่านั้น ทำให้ขนาดของเส้นผ่านศูนย์กลางของคอร์เล็กมากเหลือประมาณ 5-10 ไมครอน เท่านั้น ดังรูปที่ 2.10 (ข)

2. เกรดเด็คอินเด็กซ์ (Graded index) เป็นเส้นใยแสงที่มีค่าดัชนีหักเหของคอร์เปลี่ยนแปลงไปตามแนวรัศมีของมัน โดยที่ตำแหน่งแนวศูนย์กลางของเส้นจะมีค่าดัชนีหักเหสูงสุด จากนั้นค่าดัชนีการหักเหจะค่อย ๆ ลดลงไปตามระยะที่ห่างออกจากแนวศูนย์กลางตามลำดับจนมีค่าเท่ากับค่าดัชนีของแคลคอบนตำแหน่งที่คอร์พบกับแคลค ลักษณะการเปลี่ยนแปลงค่าดัชนีการหักเหของคอร์นี้ขึ้นกับสมการทางคณิตศาสตร์ที่ออกแบบ เช่น เป็นลักษณะครึ่งกลม หรือ นาราโบลา แนวทางเดินของแสงในเส้นใยแสงแบบนี้ จะมีลักษณะเป็นเส้นโค้งดังรูปที่ 2.10 (ค) ทั้งนี้เป็นผลมาจากการหักเหดัชนีที่เปลี่ยนแปลงไปจากแนวเส้นผ่าศูนย์กลาง

คุณสมบัติพิเศษของเส้นใยแสง

1. การสูญเสียของแสงต่ำกว่าในเคเบิลโลหะ ทำให้ใช้สถานีทวนสัญญาณน้อยกว่าในระยะทางที่เท่ากัน


2. ระบบเส้นใยแสงให้ค่าแบนด์วิทกว้างมาก

3. ขนาดของเส้นใยแสงมีขนาดเล็กกว่าสายเคเบิลมากทั้งที่สามารถส่งข้อมูลขนาดเดียวกัน

4. เส้นใยแสงมีน้ำหนักเบากว่าสายเคเบิลมาก ทำให้ระบบติดตั้งและบำรุงรักษาทำได้สะดวก

ควม

5. การใช้เส้นใยแสงช่วยตัดปัญหาสัญญาณรบกวนอื่น เนื่องจากสนามแม่เหล็กไฟฟ้า ทำให้การติดตั้งไม่ต้องวางห่างจากสิ่งที่มีทำให้เกิดสนามแม่เหล็กไฟฟ้ามากนัก ทั้งยังให้ความปลอดภัยกับผู้ใช้ปฏิบัติงาน



บทที่ 3

การออกแบบระบบ

การออกแบบระบบการสื่อสารดิจิทัลผ่านเส้นใยแสง แยกเป็นภาคส่ง และภาครับ ดังนี้

3.1 Block diagram ของภาคส่ง



ทางภาคส่งประกอบด้วย

1. วงจรแปลงสัญญาณอนาลอก เป็นดิจิทัล(A/D)

จะทำหน้าที่แปลงแรงดัน หรือกระแสที่เป็นสัญญาณอนาลอก (ในที่นี้คือสัญญาณอินพุต)

ไป เป็นสัญญาณดิจิทัลแบบ 8 บิตขนาน

2. วงจร Shift register(P/S)

จะทำหน้าที่แปลงสัญญาณดิจิทัลแบบ 8 บิตขนานไป เป็นสัญญาณดิจิทัลแบบอนุกรม

เพราะในระบบจะส่งข้อมูลผ่าน Optical fiber เพียงเส้นเดียวแบบ simplex นั่นคือจะส่งข้อมูล
ไปได้ทางเดียวเท่านั้น

เนื่องจากเป็นการส่งข้อมูลแบบ synchronous ดังนั้นจึงต้องมีการส่งสัญญาณ sync.

ไปด้วย รวมทั้งมีการเข้ารหัสสัญญาณข้อมูลดิจิทัล แบบไบเฟส เพื่อส่งสัญญาณ clock ไปด้วย เพื่อ


ให้ทางด้านรับมีสัญญาณ clock ที่เป็นความถี่เดียวกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. วงจร Optical Transmitter(Driver circuit)

จะทำหน้าที่แปลงสัญญาณข้อมูลที่ได้ เป็นสัญญาณแสงเพื่อส่งผ่าน Optical fiber

3.2 Block diagram ของภาครับ



ทางภาครับประกอบไปด้วย

1. วงจร Optical Receiver

จะแปลงสัญญาณแสงจาก Optical fiber กลับเป็นสัญญาณไฟฟ้า (ได้สัญญาณไบเฟส)

2. วงจร Biphase Decoder

จะทำหน้าที่แยกสัญญาณไบเฟสที่ได้มา ไปเป็นสัญญาณ Data+Sync. กับสัญญาณ Clock

3. วงจร Shift register (8 bit serial in - parallel out)

จะแปลงสัญญาณ Data+Sync. ไปเป็นแบบขนาน 8 บิต และเข้าวงจร Latch ซึ่งจะ latch เอาเฉพาะสัญญาณ Data เท่านั้น ซึ่งในส่วนนี้จะมียังมีการ latch อีกที

4. วงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก (D/A)

เพื่อแปลงสัญญาณที่ได้สัญญาณ o/p ออกมา ซึ่งเป็นสัญญาณ i/p จากทางด้านส่งนั่นเอง

บทที่ 4

วงจรและการทำงาน

4.1 ภาคส่ง

4.1.1 วงจรสร้างสัญญาณต่าง ๆ ที่ใช้ในภาคส่ง

จากวงจรออสซิลเลท 4 MHz จะเข้าวงจรหาร 4 โดยใช้ไอซี 7493 ซึ่งเป็นวงจร T-flip flop ได้สัญญาณนาฬิกา 1 MHz ซึ่งจะใช้เป็นสัญญาณ clock ของตัว A/D

clock 1 MHz เข้าวงจรหารสิบที่ไอซี 7490 จะได้ clock 100 KHz ที่ขา 12 ซึ่งจะใช้เป็นสัญญาณ clock ของวงจร Shift Register และส่งไปกับข้อมูลเป็นรหัสไบเฟส

clock 100 KHz เข้าวงจรหาร 8 และหาร 16 ที่ไอซี 7493 อีกตัวหนึ่ง เพื่อนำไปสร้างสัญญาณต่าง ๆ ได้แก่ Start , OE(output enable) ของวงจร A/D , Shift/Load และ Clock Inhibit ของวงจร Shift Register , และสัญญาณ Sync.


สัญญาณ Start ได้จากวงจร Monostable โดยไอซี 74123 ซึ่งควบคุมเวลาการเกิด pulse ด้วยค่า R และ C เพื่อใช้เป็นสัญญาณ start ของวงจร A/D

สัญญาณ OE ได้จากไอซี 4017 โดยให้สัญญาณ start จากวงจร monostable ป้อนเข้าขา Reset และใช้ clock 100 KHz ไอซี 4017 เป็นวงจรมัลติบ ซึ่งขาที่ 7 จะให้ขา 7 (จะเริ่มนับเมื่อขาเรเฟเป็น low) สัญญาณ OE นี้จะนำไปผ่าน Inverter เพื่อเป็นสัญญาณ Shift/Load ของวงจร Shift Register

สัญญาณ Sync ได้จากสัญญาณนาฬิกา 100/8 KHz และ 100/16 KHz มา AND กัน

4.1.2 วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล (A/D)

วงจรมีไอซี ADC0809 ในการแปลงสัญญาณอนาลอกเป็นดิจิตอล โดยใช้สัญญาณนาฬิกา 1 MHz เมื่อมีสัญญาณ Start เข้ามา ADC0809 ก็จะทำงาน และเมื่อมีสัญญาณ OE เข้ามา ตัว ADC0809 ก็จะให้ Output ซึ่งเป็นสัญญาณดิจิตอลแบบ 8 บิตขนาน



รูปที่ 4.1 Timing Diagram of Clock and Sync. signal

4.1.3 วงจร Shift Register

วงจรมีไอซี 74165 เพื่อเปลี่ยนสัญญาณดิจิทัล 8 บิตแบบขนานเป็น 8 บิตแบบอนุกรม โดยขณะที่ ADC0809 ให้ Output 8 บิตแบบขนานก็เป็นเวลาเดียวกันที่ไอซี 74165 Shift Load Data เข้ามา

ไอซี 74165 จะให้ Output ดิจิตอล 8 บิตแบบอนุกรมออกมาตามสัญญาณ C/K 100 KHz ก็ต่อเมื่อ สัญญาณ Clock Inhibit (100/16 KHz) มีสถานะเป็น low ส่วนช่วงที่ Clock Inhibit มีสถานะเป็น high นั้น เป็นช่วงสำหรับสัญญาณ Sync

สัญญาณ Output ที่ได้ (ขา 9) เมื่อนำมา OR กับสัญญาณ Sync ก็จะได้สัญญาณดิจิทัลข้อมูล และสัญญาณ Sync สลับกันไป


4.1.4 วงจรเข้ารหัสไบนารีเฟส

การเข้ารหัสไบนารีเฟสนั้นจะใช้วงจร Exclusive - OR โดยใช้ไอซี 7486 เพื่อส่งสัญญาณนาฬิกา 100 KHz รวมไปกับสัญญาณดิจิทัลข้อมูล และสัญญาณ Sync ซึ่งเรียกวารหัสไบนารีเฟส



4.1.5 วงจร Optical Transmitter

จะใช้วงจรแบบ Noninverting โดยใช้ Transister เบอร์ 2N3904 เป็นตัวขับ LED เบอร์ MFOD76 ซึ่งมีค่า Forward Current (I_F) เท่ากับ 100 mA

Output ที่ได้เป็นกระแสผ่าน LED ขับ LED ให้ติด หรือดับ ซึ่งขึ้นอยู่กับสัญญาณ Input ที่เข้ามา



TRANSMITTER CIRCUIT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2 ภาครับ

ในภาครับนี้สามารถแบ่งเป็นส่วนวงจรต่าง ๆ ได้ดังนี้

- วงจร Optical Receiver
- วงจรถอดรหัสไบนารีเฟส และสัญญาณนาฬิกา
- วงจร Shift Register (S/P)
- วงจร Latch
- วงจรบังคับการ Latch
- วงจรแปลงสัญญาณดิจิตอลเป็นอนาลอก (D/A)


4.2.1 วงจร Optical Receiver

จากวงจร Optical Receiver เป็นวงจรซึ่ง Match กับวงจร Optical Transmitter นั้นคือมีย่านความถี่รับแสงเดียวกัน โดยใช้ตัว MFOD71 ซึ่งเป็น PIN-Diode ในการรับแสง วงจรนี้มีความถี่ตอบสนองถึง 1 MHz

4.2.2 วงจรถอดรหัสไบนารีเฟส และแยกสัญญาณนาฬิกา

เมื่อรหัสไบนารีเฟสเข้ามา ไอซี 7474 ซึ่งเป็น D-flip flop 2 ตัว จะเก็บค่าสัญญาณในครั้งแรกไว้ ดังนั้น เมื่อสัญญาณกลับค่า จะทำให้ขาออกของไอซี 7486 เปลี่ยนจาก 1 ไปเป็น 0 ทำให้ไอซี 74121 เกิด Pulse โดยกำหนดค่า R และ C ระหว่างนี้ไอซี 74121 จะไม่สนใจขาออกของไอซี 7486 อีกต่อไป จนหมดเวลาที่ตั้งไว้ ซึ่งเมื่อหมดเวลาแล้ว ขา 1 ของไอซี 74121 จะเปลี่ยนจาก 0 ไปเป็น 1 และบ็อนกลับมาเป็น C/K ให้ไอซี 7474 เก็บค่าสัญญาณในขณะนั้นเข้าไป ค่าในขณะนั้นจะเป็นค่ากึ่งกลางของครึ่งปีแรก ของปีถัดไปพอดี และการทำงานในปีถัดไปจะเหมือนเดิม ดังนั้นไอซี 74121 จะให้สัญญาณนาฬิกาออกมา โดยมีขอบขาขึ้นตรงกับที่กึ่งกลางปีของสัญญาณไบนารีเฟส

สัญญาณนาฬิกาจะใช้ในภาครับ เพื่อป้อนให้กับวงจรส่วนต่าง ๆ ของภาครับ และสัญญาณ Output (ขา 9 ของไอซี 7474) ก็จะเป็นสัญญาณ Data + Sync นั้นเอง



รูปที่ 4.5 วงจรถอดรหัสไบเฟสและแยกสัญญาณนาฬิกา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.3 วงจร Shift Register

สัญญาณดิจิทัล และสัญญาณ Sync ถูกเปลี่ยนจาก 8 บิตแบบอนุกรม ไปเป็น 8 บิตแบบขนาน โดยใช้ไอซี 74164

4.2.4 วงจร Latch

ในการ Latch ไอซี 74374 ซึ่งจะทำให้ Latch เฉพาะค่าดิจิทัลข้อมูล เพื่อให้วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล ดังนั้นจึงต้องมีส่วนควบคุมการ Latch โดยจะทำให้ Latch เมื่อสัญญาณทรiggerที่ขอบขาขึ้น


4.2.5 วงจรบังคับการ Latch

โดยการใช้ NAND Gate 8 input (ไอซี 7430) เพื่อสร้างสัญญาณไปรีเซต ไอซี 4017 ให้เกิด Pulse นับ 7 ซึ่งจะไปเป็นสัญญาณควบคุมการ Latch ของไอซี 74374 ซึ่งก็พอดีตรงกับสัญญาณดิจิทัลข้อมูลที่ส่งมาพอดี ทำให้ Latch เอาเฉพาะสัญญาณข้อมูลออกมาได้

4.2.6 วงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก (D/A)

สัญญาณดิจิทัลข้อมูลส่งจากไอซี 74374 ก็จะผ่านเข้าวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก โดยใช้วงจร R-2R ladder type

วงจร D/A แบบวงจรบันไดของตัวต้านทาน เป็นแบบรวมแรงดัน ใช้ตัวต้านทานเพียง 2 ค่าคือ R และ 2R คอสลบไปมาเหมือนขั้นบันได ไม่ว่าจะวัดที่จุดไหนของแต่ละขั้นบันได จะให้ความต้านทานรวมลงมาถึงปลายบันไดเท่ากับ R เสมอ



RECEIVER CIRCUIT


บทที่ 5

ผลการทดลอง

ในการทดสอบระบบ ทำได้โดยการป้อนสัญญาณ Input ทางภาคส่ง ดังนี้

1. สัญญาณ DC +5v
2. สัญญาณ Pulse (TTL) ความถี่ 1 kHz ถึง 3 kHz
3. สัญญาณ sine ในช่วงความถี่ 1 kHz ถึง 3 kHz มีแอมพลิจูดไม่เกิน +5 V

ในแต่ละสัญญาณ Input ที่ป้อนให้ทางภาคส่งนั้น เมื่อทำการวัดสัญญาณ Output ที่ทางภาครับ ปรากฏว่าสามารถรับสัญญาณได้ชัดเจนดี ในช่วงความถี่ 0-2.2 kHz ซึ่งในที่นี้เราใช้สาย Fiber Optic ที่ยาว 1 เมตร ซึ่งคาดว่าสามารถรับสายที่ยาวกว่านี้ได้ แต่ในที่นี้ไม่ได้ทำการทดลอง



รูปที่ 5.1 แสดงสัญญาณ Input ทางภาคส่งและสัญญาณ Output ทางภาครับ
ความถี่ 700 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6 สรุป และวิจารณ์

ในระบบนี้เราถูกจำกัดการเดินทางของสัญญาณจากสาเหตุหลายอย่าง ดังนี้

1. วงจรแปลงสัญญาณอนาล็อก เป็นดิจิทัล ซึ่งถูกจำกัดความถี่ของสัญญาณอนาล็อกที่ป้อนเข้าไปในอินพุต ซึ่งมีความถี่เกิน 3.1 kHz
2. วงจรรับแสง
3. วงจรรับแสง ซึ่งจะต้อง match กับ วงจรรับแสง
4. วงแปลงสัญญาณดิจิทัล เป็นอนาล็อก ซึ่งควรจะต้องมีความละเอียดในการแปลงสูงขึ้น

จากการทดลองนี้ เราใช้สัญญาณ start ซึ่งมีความถี่ 100/16 kHz เขียนเป็นสัญญาณ sampling ดังนั้นความถี่ของสัญญาณอินพุตจึงถูกจำกัดอยู่ในช่วงความถี่ 0-3.1 kHz จึงจะสามารถส่งสัญญาณไปได้ โดยไม่ผิดเพี้ยน

ในการทดลองนี้ถ้าเราเพิ่มวงจร Amplify เข้าไปในส่วนของวงจรรับแสงจะทำให้ส่งได้ไกลขึ้น นอกจากนี้ในการแปลงสัญญาณกลับ เป็นสัญญาณอนาล็อกทางภาครับ ถ้าสามารถหาวงจรกรองความถี่ LPF ได้เหมาะสมจะทำให้สัญญาณผิดเพี้ยนน้อยลง

หนังสืออ้างอิง

- [1] อภิวัฒน์ มัชยานนท์ "การสื่อสารเส้นใยแสง" ภาควิชาวิศวกรรมโทรคมนาคม คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
- [2] อภิวัฒน์ มัชยานนท์ "ทฤษฎีการสื่อสารเส้นใยแสง" ตำราชุดวิศวกรรมศาสตร์ คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
- [3] John M. Senior, "Optical Fiber Communication Principle and Practice ", Prentice-Hall International, london, 1985



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MFOD71

TYPICAL COUPLED CHARACTERISTICS




Figure 1. Relative Spectral Response




Figure 2. Responsivity Test Configuration




Figure 3. Detector Current versus Fiber Length

The system length achieved with a MFOE76 emitter and various detectors, using 1000 micron core plastic fiber (Eska SH4001 or equivalent), depends on the LED forward

current (I_f) and the responsivity of the detector chosen. Each detector will perform with the MFOE76 up to the distances shown below.




Figure 4. MFOE76 Working Distances


Fiber Optics — FLCS Family Visible Red LED

This device is designed for low cost, medium frequency, fiber optic systems using 1000 micron core plastic fiber. It is compatible with Motorola's wide variety of detector functions from the MFOD70 series. The MFOE76 employs gallium aluminum technology, and comes pre-assembled into the convenient and popular FLCS connector.

- Low Cost
- Very Simple Fiber Termination and Connection. See Figure 9
- Convenient Printed Circuit Mounting
- Integral Molded Lens for Efficient Coupling
- Mates with 1000 Micron Core Plastic Fiber, such as Eska SH4001

MFOE76

**FLCS FAMILY
FIBER OPTICS
VISIBLE RED
LED
660 nm**



5

MAXIMUM RATINGS

| Rating | Symbol | Value | Unit |
|---|-----------|-----------------|-------------|
| Reverse Voltage | V_R | 5 | Volts |
| Forward Current — Continuous | I_F | 60 | mA |
| Forward Current — Peak Pulse | I_F | 1 | A |
| Total Power Dissipation $T_A = 25^\circ\text{C}$ (1) Derate above 35°C | P_D | $\frac{132}{2}$ | mW mW/°C |
| Ambient Operating Temperature Range | T_A | -40 to +100 | °C |
| Storage Temperature | T_{stg} | -40 to +100 | °C |
| Lead Soldering Temperature (2) | — | 260 | °C |

Notes 1. Measured with device soldered into a typical printed circuit board.
2. 5 seconds max, 1/16 inch from case.




Figure 1. Power Launched Test Setup




Figure 2. Optical Turn-On and Turn-Off Test Setup

MFOE76

ELECTRICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

| Characteristic | Symbol | Min | Typ | Max | Unit |
|--|--------------|-----|------|-----|---------------|
| Reverse Leakage Current ($V_R = 3\text{ V}$) | I_R | — | 100 | — | nA |
| Reverse Leakage Current ($V_R = 5\text{ V}$) | I_R | — | 10 | 100 | μA |
| Forward Voltage ($I_f = 60\text{ mA}$) | V_F | — | 1.8 | 2.2 | V |
| Temperature Coefficient of Forward Voltage | ΔV_F | — | -2.2 | — | mV/K |
| Capacitance ($f = 1\text{ MHz}$) | C | — | 50 | — | pF |

OPTICAL CHARACTERISTICS ($T_A = 25^\circ\text{C}$ unless otherwise noted)

| Characteristic | Symbol | Min | Typ | Max | Unit |
|--|-------------|-----|-----|-----|---------------|
| Peak Wavelength ($I_f = 60\text{ mA}$) | λ_p | — | 660 | — | nm |
| Instantaneous Power Launched ($I_f = 100\text{ mA}$, Figure 1) | P_L | 200 | 540 | — | μW |
| Optical Turn-On Time (Figure 2) | t_{on} | — | 200 | — | ns |
| Optical Turn-Off Time (Figure 2) | t_{off} | — | 150 | — | ns |
| Half-Power Electrical Bandwidth (1) | BWe | — | 6 | — | MHz |

(1) $I_f = 100\text{ mA}$ pt-pt, 100% modulation.

TYPICAL CHARACTERISTICS




Figure 3. Forward Voltage versus Forward Current




Figure 4. Relative Spectral Output




Figure 5. Power Launched versus LED Forward Current




Figure 6. Power Launched versus Fiber Length

5474/7474 Dual D-Type Positive-Edge-Triggered Flip-Flop with Preset and Clear

| | Schottky TTL | | | | High-Speed TTL | | | | Low-Power Schottky TTL | | | | Standard TTL | | | | Low-Power TTL | | | |
|------------|----------------|----|---------|----|----------------|----|---------|----|------------------------|----|---------|----|---------------|----|---------|----|----------------|----|---------|----|
| | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | |
| | C | P | M | CF | C | P | M | CF | C | P | M | CF | C | P | M | CF | C | P | M | CF |
| T.I. | SN54S74 | J | D | | SN54H74 | J | D | | SN54LS74 | J | D | | SN5474 | J | D | | SN54L74 | J | D | |
| FAIRCHILD | FM54S74/FM574 | DD | | | FMS4H74/FM5H74 | DD | | | FMS4LS74/FM5LS74 | DD | | | FMS474/FM574 | DD | | | FMS4L74/FM5L74 | DD | | |
| MOTOROLA | FC74S74/FC9S74 | DD | | | FC74H74/FC9H74 | DD | | | FC74LS74/FC9LS74 | DD | | | FC7474/FC974 | DD | | | FC74L74/FC9L74 | DD | | |
| N.S.C. | DM74S74 | | | | DM54H74 | J | D | | DM54LS74 | P | D | | DM5474 | J | D | | DM54L74 | J | D | |
| PHILIPS | N74S74 | | | | GJJ131/74H74 | | | | N74LS74 | | | | EJJ131/7474 | | | | | | | |
| SIGNETICS | S54S74 | | | | S54H74 | F | D | | N74LS74 | A | D | | S5474 | F | D | | S54L74 | F | D | |
| SIEMENS | N74S74 | | | | N74H74 | F | D | | N74LS74 | A | D | | N7474 | F | D | | N74L74 | F | D | |
| SIEMENS | | | | | | | | | | | | | FLJ141 | | | | | | | |
| FUJITSU | | | | | | | | | 74LS74 | | | | M5420 | | | | | | | |
| HITACHI | HD74S74 | D | P | | | | | | HD74LS74 | P | D | | HD7474/HD7510 | D | P | | | | | |
| MITSUBISHI | M74S74 | | | | | | | | M74LS74 | | | | M5327/M5374 | | | | | | | |
| NEC | 74S74 | | | | | | | | 74LS74 | | | | μPB214 | D | D | | | | | |
| TOSHIBA | | | | | | | | | | | | | TC3474A | | | | | | | |

Electrical Characteristics SN54LS74/SN74LS74

absolute maximum ratings over operating free-air temperature range

| | | | | |
|--------------------------------|------|---------------------------|--------|----------------|
| Supply voltage V _{CC} | TV | Operating power | SN54LS | -85°C to 125°C |
| Input voltage | 0.5V | Temperature range | SN74LS | 0°C to 70°C |
| | | Storage temperature range | | -85°C to 125°C |

recommended operating conditions

| | SN54LS74 | | | SN74LS74 | | | UNIT |
|--|----------|------|-----|----------|-----|------|------|
| | MIN | MAX | TYP | MIN | MAX | TYP | |
| Supply voltage V _{CC} | 4.5 | 5 | 5.5 | 4.75 | 5 | 5.25 | V |
| High-level output current I _{OH} | -400 | | | -400 | | | mA |
| Low-level output current I _{OL} | | 4 | | | 4 | | mA |
| Power dissipation P _D | | 25 | | 25 | | | mW |
| Input current I _I | | 25 | | 25 | | | μA |
| High-level input current I _{IH} | | 25 | | 25 | | | μA |
| Low-level input current I _{IL} | | -0.4 | | -0.4 | | | μA |
| Short-circuit output current I _{OS} | | -20 | | -20 | | | mA |
| Supply current I _{CC} | | 4 | | 4 | | | mA |
| Clock frequency f | | 25 | | 25 | | | MHz |
| Propagation delay time t _{PLH} | | 13 | | 13 | | | ns |
| Propagation delay time t _{PHL} | | 25 | | 25 | | | ns |

electrical characteristics over recommended operating free-air temperature range

| PARAMETER | TEST CONDITIONS † | MIN | TYP ‡ | MAX | UNIT |
|------------------|--|--|-------|------|------|
| V _{IH} | High-level input voltage | 2 | | | V |
| V _{IL} | Low-level input voltage | | 0.8 | | V |
| V _I | Input clamp voltage | V _{CC} = MIN, I _I = -10 mA | | -1.5 | V |
| V _{OH} | High-level output voltage | V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OH} = MAX | 2.7 | 3.4 | V |
| V _{OL} | Low-level output voltage | V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OL} = 4mA | 0.25 | 0.4 | V |
| I _I | Input current at maximum input voltage | D, J, K, Clear Preset Clock | | 0.1 | mA |
| I _{IH} | High-level input current | D, J, K, Clear Preset Clock | | 20 | μA |
| I _{IL} | Low-level input current | D, J, K, Clear Preset Clock | | -0.4 | μA |
| I _{OS} | Short-circuit output current | Series 54LS Series 74LS | | -20 | mA |
| I _{CC} | Supply current (Average per flip-flop) | V _{CC} = MAX, See Note 1 | | 4 | mA |
| f | Clock frequency | V _{CC} = 5V, T _A = 25°C, C _L = 150 pF, R _L = 2kΩ | | 25 | MHz |
| t _{PLH} | Propagation delay time, low-to-high-level output | | | 13 | ns |
| t _{PHL} | Propagation delay time, high-to-low-level output | | | 25 | ns |

Pin Assignments (Top View)

Functional Table

74, 74A, 1LS74, 7474 (See Note 2)

| INPUTS | | | OUTPUTS | |
|--------|-------|-------|---------|----------------|
| PRESET | CLEAR | CLOCK | D | Q |
| L | H | X | X | H |
| H | L | X | X | L |
| L | L | X | X | H* |
| H | H | ↑ | H | H |
| H | H | ↑ | L | L |
| H | H | L | X | O _D |

Functional Block Diagram

74, 74A, 74A, 1LS74, 174A DUAL D FLIP FLOP WITH CLEAR AND PRESET

NOTES:

- With all outputs open, I_{CC} is measured with the Q and Q-bar outputs high in turn. At the time of measurement, the clock input is grounded.
- H = high level (steady state), L = low level (steady state), X = irrelevant, ↑ = transition from low to high level, O_D = the level of Q before the indicated input conditions were established. This configuration is nonstable, that is, it will not persist when preset and clear inputs return to their inactive (high) level.

† For bond bonds shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than one output should be shorted at a time.
 † t_{PLH} = propagation delay time, low-to-high-level output;
 † t_{PHL} = propagation delay time, high-to-low-level output;
 ‡ The arrow indicates the edge of the clock pulse used for reference † for the rising edge.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่การณีใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5430/7490 Decade Counter

| | Schottky TTL | | | | High-Speed TTL | | | | Low-Power Schottky TTL | | | | Standard TTL | | | | Low-Power TTL | | | | | | |
|------------|--------------|---|---------|----|----------------|---|---------|----|------------------------|----|---------|----|--------------|-------------|---------|----|---------------|---|-----------|----|----|---|--|
| | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | | | | |
| | C | P | M | CF | C | P | M | CF | C | P | M | CF | C | P | M | CF | C | P | M | CF | | | |
| T.I. | | | | | | | | | SN54LS90 | J | N | | | SN5490A | J | N | | | SN54LS30A | J | N | T | |
| FAIRCHILD | | | | | | | | | SN74LS90 | J | N | | | SN7490A | J | N | | | SN74LS30A | J | N | T | |
| MOTOROLA | | | | | | | | | MC14130 | DF | PL | | | MC14130 | DF | PL | | | MC14130 | DF | PL | | |
| N. S. C. | | | | | | | | | DM54LS90 | J | N | | | DM5490 | J | N | | | DM54LS30 | J | N | T | |
| PHILIPS | | | | | | | | | DM74LS90 | J | N | | | DM7490 | J | N | | | DM74LS30 | J | N | T | |
| SIGNETICS | | | | | | | | | N74LS90 | L | | | | FJ1141 7490 | L | | | | | | | | |
| SIEMENS | | | | | | | | | N74LS90 | A | | | | S5490 | F | A | | | | | | | |
| FUJITSU | | | | | | | | | | | | | | FL161 | I | | | | | | | | |
| HITACHI | | | | | | | | | HD74LS90 | P | T | | | HD7490A | P | T | | | | | | | |
| MITSUBISHI | | | | | | | | | MT74LS90 | P | T | | | M53290 | P | T | | | | | | | |
| NEC | | | | | | | | | | | | | | μP8219 | D | C | | | | | | | |
| TOSHIBA | | | | | | | | | | | | | | TC1490A | P | T | | | | | | | |

Electrical Characteristics SN54LS90 SN74LS90A

absolute maximum ratings over operating free-air temperature range

| | | | | |
|-----------------------------------|------|--------------------------------------|--------|----------------|
| Supply voltage, V _{CC} | 7V | Operating free-air temperature range | SN54LS | -55°C to 125°C |
| Input voltage | TV | temperature range | SN74LS | 0°C to 70°C |
| Intermittent voltage (see Note 1) | 8.5V | Storage temperature range | | -65°C to 150°C |


recommended operating conditions

| | SN54LS90A | | | SN74LS90A | | | UNIT |
|--|-----------|-----|------|-----------|-----|------|------|
| | MIN | NOM | MAX | MIN | NOM | MAX | |
| Supply voltage, V _{CC} | 4.5 | 5 | 5.5 | 4.75 | 5 | 5.25 | V |
| High-level output current, I _{OH} | | | -400 | | | -400 | μA |
| Low-level output current, I _{OL} | | | 4 | | | 8 | mA |
| Count frequency, f _{count} | A input | 0 | 32 | 0 | 32 | | MHz |
| | B input | 0 | 16 | 0 | 16 | | |
| Pulse width, t _p | A input | 15 | 15 | 15 | | | ns |
| | B input | 30 | | 30 | | | |
| Reset inputs | 15 | | 15 | | | | ns |
| Reset inactive-state setup, t _{setup} | 25 | | 25 | | | | ns |
| Operating free-air temperature, T _A | -55 | | 125 | 0 | | 70 | °C |

electrical characteristics over recommended operating free-air temperature range

| PARAMETER* | TEST CONDITIONS† | MIN | TYP‡ | MAX | UNIT | |
|------------------|---|--|--------|------|------|----|
| V _{IH} | High-level input voltage | | 2 | | V | |
| V _{IL} | Low-level input voltage | | | 0.8 | V | |
| V _I | Input clamp voltage | V _{CC} =MIN, I _I =-18mA | | -1.3 | V | |
| V _{OH} | High-level output voltage | V _{CC} =MIN, V _I =0.5V, I _{OH} =-100μA | 2.7 | 3.4 | V | |
| V _{OL} | Low-level output voltage | V _{CC} =MIN, V _I =0.5V, I _{OL} =8mA | 0.35 | 0.5 | V | |
| I _I | Input current at maximum input voltage | Any reset V _{CC} =MAX, V _I =7V | | 0.1 | mA | |
| | A input | V _{CC} =MAX, V _I =5.5V | | 0.2 | | |
| I _{IH} | High-level input current | Any reset V _{CC} =MAX, V _I =2.7V | | 20 | μA | |
| | A input | | | 40 | | |
| I _{IL} | Low-level input current | Any reset V _{CC} =MAX, V _I =0.4V | | -0.4 | mA | |
| | A input | | | -2.4 | | |
| I _{OS} | Short-circuit output current* | V _{CC} =MAX | SN54LS | -20 | -100 | mA |
| I _{CC} | Supply current | V _{CC} =MAX, See Note 2 | SN74LS | -20 | -100 | mA |
| f _{max} | from A to output Q _A | | 32 | 42 | MHz | |
| f _{PLH} | from B to output Q _B | | 16 | | | |
| f _{PLH} | from A to output Q _A | V _{CC} =5V, T _A =25°C, C _L =15pF, R _L =2kΩ | 10 | 16 | ns | |
| f _{PLH} | from A to output Q _D | | 12 | 18 | | |
| f _{PLH} | from B to output Q _B | | 32 | 48 | | |
| f _{PLH} | from B to output Q _C | | 34 | 50 | | |
| f _{PLH} | from B to output Q _C | | 10 | 16 | ns | |
| f _{PLH} | from B to output Q _C | | 14 | 21 | | |
| f _{PLH} | from B to output Q _C | | 21 | 32 | | |
| f _{PLH} | from B to output Q _C | | 23 | 35 | | |
| f _{PLH} | from B to output Q _C | | 21 | 32 | | |
| f _{PLH} | from B to output Q _C | | 23 | 35 | | |
| f _{PLH} | from Set-to-0 to Any output | | 26 | 40 | ns | |
| f _{PLH} | from Set-to-9 to output Q _A , Q _D | | 20 | 30 | | |
| f _{PLH} | from Set-to-9 to output Q _B , Q _C | | 26 | 40 | | |


Pin Assignment (Top View)



Function Table

| BCD COUNT SEQUENCE | | | | BI-QUINARY (3-2-1) | | | | RESET COUNT | | | | | | |
|--|----------------|----------------|----------------|--|-------|----------------|----------------|--|----------------|--------------|----------------|----------------|----------------|----------------|
| T _A L _A L _B L _C (See Note 3) | | | | T _A L _A L _B L _C (See Note 3) | | | | T _A L _A L _B L _C (See Note 3) | | | | | | |
| COUNT | Q _D | Q _C | Q _B | Q _A | COUNT | Q _A | Q _B | Q _C | Q _D | RESET INPUTS | Q _D | Q _C | Q _B | Q _A |
| 0 | L | L | L | L | 0 | L | L | L | L | H | L | L | L | L |
| 1 | L | L | L | H | 1 | L | L | L | H | H | L | L | L | L |
| 2 | L | L | H | L | 2 | L | L | H | L | H | L | L | L | L |
| 3 | L | L | H | H | 3 | L | L | H | H | H | L | L | L | L |
| 4 | L | H | L | L | 4 | L | H | L | L | L | L | L | L | L |
| 5 | L | H | L | H | 5 | L | H | L | H | L | L | L | L | L |
| 6 | L | H | H | L | 6 | L | H | H | L | L | L | L | L | L |
| 7 | L | H | H | H | 7 | L | H | H | H | L | L | L | L | L |
| 8 | H | L | L | L | 8 | H | L | L | L | L | L | L | L | L |
| 9 | H | L | L | H | 9 | H | L | L | H | L | L | L | L | L |

Functional Block Diagram



- NOTES:
- This is the voltage between two emitters of a multiplexer transistor. For this circuit, this rating applies between the two Q_B inputs, and it also applies between the two R_B inputs.
 - I_{CC} is measured with all outputs open, both R_B inputs grounded following normal connection to 4.5 V, and all other inputs grounded.
 - Output Q_A is connected to input B for BCD count. Output Q_D is connected to input A for bi-quinary count. H=high level, L=low level, X=irrelevant.
 - The J and K inputs shown without connection are for reference only and are functionally at a high level.

- † For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable type.
 ‡ All typical values are at V_{CC}=5V, T_A=25°C.
 § Not more than one output should be shorted at a time.
 ¶ Q_A outputs are tested at I_{OL}=16mA plus the limit value for the B input. This limits driving the B input while maintaining full fan-out capability.
 * I_{max}=maximum count frequency.
 † t_{PLH}=propagation delay time, low to high-level output.
 ‡ t_{PHL}=propagation delay time, high-to-low-level output.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับผูกขาดเทคโนโลยีใดๆ
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5493/7493 4-Bit Binary Counter

| | Schottky TTL | | | | High-Speed TTL | | | | Low-Power Schottky TTL | | | | Standard TTL | | | | Low-Power TTL | | | | |
|------------|--------------|---|---------|----|----------------|---|---------|----|------------------------|---|---------|----|----------------|---|---------|----|---------------|---|---------|----|----|
| | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | | |
| | C | P | M | CF | C | P | M | CF | C | P | M | CF | C | P | M | CF | C | P | M | CF | |
| T. I. | | | | | | | | | SN54LS93 | J | J | W | SN5493A | J | J | W | SN54LS93 | J | J | W | |
| FAIRCHILD | | | | | | | | | SN74LS93 | J | J | N3 | SN7493A | J | J | N1 | SN74LS93 | J | J | N2 | F2 |
| MOTOROLA | | | | | | | | | DM54LS93 | J | J | N3 | DM5493 | J | J | N3 | DM54LS93 | J | J | N2 | F2 |
| N. S. C. | | | | | | | | | DM74LS93 | J | J | N3 | DM7493 | J | J | N3 | DM74LS93 | J | J | N2 | F2 |
| PHILIPS | | | | | | | | | N74LS93 | J | J | | FJ271 7493 | J | J | | | | | | |
| SIGNETICS | | | | | | | | | N74LS93 | J | J | | 55493 | J | J | WJ | | | | | |
| SIEMENS | | | | | | | | | | | | | N7493 | J | J | AI | | | | | |
| FUJITSU | | | | | | | | | | | | | FLJ181 | J | J | | | | | | |
| HITACHI | | | | | | | | | HC74LS93 | J | J | | HD7493A HD2520 | J | J | | | | | | |
| MITSUBISHI | | | | | | | | | M74LS93 | J | J | | MS329J | J | J | | | | | | |
| NEC | | | | | | | | | | | | | μPB223 | J | J | CI | | | | | |
| TOSHIBA | | | | | | | | | | | | | TC3493A | J | J | | | | | | |

Electrical Characteristics SN54LS93A SN74LS93A

absolute maximum ratings over operating free-air temperature range

| | | | | |
|-----------------------------------|------|--------------------------------------|--------|----------------|
| Supply voltage, VCC | 7V | Operating free-air temperature range | SN54LS | -55°C to 125°C |
| Input voltage | 7V | temperature range | SN74LS | 0°C to 70°C |
| Intermittent voltage (see Note 1) | 5.5V | Storage temperature range | | -65°C to 150°C |

recommended operating conditions

| | SN54LS93A | | | SN74LS93A | | | UNIT |
|---|--------------|-----|-----|-----------|-----|------|------|
| | MIN | NOM | MAX | MIN | NOM | MAX | |
| Supply voltage, VCC | 4.5 | 5 | 5.5 | 4.75 | 5 | 5.25 | V |
| High-level output current, I _{OH} | | | 400 | | | 400 | μA |
| Low-level output current, I _{OL} | | | 4 | | | 8 | mA |
| Count frequency, f _{count} | A input | 0 | 32 | 0 | | 32 | MHz |
| | B input | 0 | 16 | 0 | | 16 | |
| Pulse width, t _p | A input | 15 | | 15 | | | ns |
| | B input | 30 | | 30 | | | |
| | Reset inputs | 45 | | 15 | | | |
| Reset inactive-state setup time, t _{setup} | | 25 | | 25 | | | ns |
| Operating free-air temperature, T _A | | -55 | 125 | 0 | 70 | | °C |

electrical characteristics over recommended operating free-air temperature range

| PARAMETER | TEST CONDITIONS† | MIN | TYP‡ | MAX | UNIT | |
|------------------|--|--|--|------|------|-----|
| V _{IH} | High-level input voltage | | 2 | | V | |
| V _{IL} | Low-level input voltage | | | 0.8 | V | |
| V _I | Input clamp voltage | V _{CC} = MIN, I _I = -18 mA | | -1.5 | V | |
| V _{OH} | High-level output voltage | V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OH} = -400 μA | 2.7 | 3.4 | V | |
| V _{OL} | Low-level output voltage | V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OL} = 8 mA | | 0.35 | 0.5 | V |
| I _I | Input current at maximum input voltage | Any reset | V _{CC} = MAX, V _I = 2V | | 0.1 | mA |
| | | A input | V _{CC} = MAX, V _I = 5.5V | | 0.2 | |
| | | B input | | | 0.2 | |
| I _{IH} | High-level input current | Any reset | V _{CC} = MAX, V _I = 2.7V | | 20 | μA |
| | | A input | | | 80 | |
| | | B input | | | 80 | |
| I _{IL} | Low-level input current | Any reset | V _{CC} = MAX, V _I = 0.4V | | 0.4 | mA |
| | | A input | | | 2.4 | |
| | | B input | | | 1.6 | |
| I _{OS} | Short-circuit output current † | V _{CC} = MAX | SN54LS | -70 | 100 | mA |
| | | | SN74LS | -70 | -100 | |
| I _{CC} | Supply current | V _{CC} = MAX, See Note 2 | | 9 | 15 | mA |
| f _{max} | from A to output Q _A | | | 32 | 42 | MHz |
| | from B to output Q _B | | | 16 | | |
| t _{PLH} | from A to output Q _A | | | 10 | 16 | ns |
| t _{PHL} | from A to output Q _D | | | 46 | 70 | |
| t _{PLH} | from B to output Q _B | | | 10 | 16 | ns |
| t _{PHL} | from B to output Q _C | | | 14 | 21 | |
| t _{PLH} | from B to output Q _D | | | 21 | 32 | ns |
| t _{PHL} | from B to output Q _D | | | 23 | 35 | |
| t _{PLH} | from Set-10-0 to Any output | | | 34 | 51 | ns |
| t _{PHL} | | | | 34 | 51 | |
| t _{PHL} | | | | 26 | 40 | ns |

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable type.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 § Not more than one output should be shorted at a time.
 ¶ Q_A outputs are tested at I_{OL} = 16mA plus the limit value for I_{IL} for the B input. This permits driving the B input while maintaining full fan-out capability.
 †† f_{max} = maximum count frequency; t_{PLH} = propagation delay time, low-to-high-level output; t_{PHL} = propagation delay time, high-to-low-level output.

Pin Assignments (Top View)

Function Table
COUNT SEQUENCE
93ALS93, L93 (See Note 3.4)

| COUNT | Q _D | Q _C | Q _B | Q _A |
|-------|----------------|----------------|----------------|----------------|
| 0 | L | L | L | L |
| 1 | L | L | L | H |
| 2 | L | L | H | L |
| 3 | L | L | H | H |
| 4 | L | H | L | L |
| 5 | L | H | L | H |
| 6 | L | H | H | L |
| 7 | L | H | H | H |
| 8 | H | L | L | L |
| 9 | H | L | L | H |
| 10 | H | L | H | L |
| 11 | H | L | H | H |
| 12 | H | H | L | L |
| 13 | H | H | L | H |
| 14 | H | H | H | L |
| 15 | H | H | H | H |

RESET/COUNT
93ALS93, L93 (See Note 4)

| RESET INPUTS | OUTPUT | | | | |
|-----------------|-----------------|----------------|----------------|----------------|----------------|
| R _{B1} | R _{B2} | Q _D | Q _C | Q _B | Q _A |
| H | H | L | L | L | L |
| L | X | COUNT | | | |
| X | L | COUNT | | | |

NOTES:

- This is the voltage between two emitters of a multiple-emitter transistor. For this circuit, this rating applies between the two R₀ inputs.
- I_{CC} is measured with all outputs open, both R₀ inputs grounded following momentary connection to 4.5V, and all other inputs grounded.
- Output Q_A is connected to input B.
- H = high level, L = low level, X = irrelevant.
- The J and K inputs shown without connection are for reference only and are functionally at a high level.

Functional Block Diagram

93ALS93, L93
4-BIT BINARY COUNTER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าการณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54121/74121 Monostable Multivibrator with Schmitt-Trigger Input

| | Schottky TTL | | | | High-Speed TTL | | | | Low-Power Schottky TTL | | | | Standard TTL | | | | Low-Power TTL | | | | |
|------------|--------------|---------|---|---|----------------|---------|---|---|------------------------|---------|---|---|--------------|---------|--------|----|---------------|---------|--------|----|----|
| | Device Type | Package | | | Device Type | Package | | | Device Type | Package | | | Device Type | Package | | | Device Type | Package | | | |
| | | C | P | M | C | P | M | C | P | M | C | P | M | C | P | M | C | P | M | C | |
| T.I. | | | | | | | | | | | | | | SN54121 | J1 | | W | SN54121 | J1 | N1 | T1 |
| FAIRCHILD | | | | | | | | | | | | | | SN74121 | J1 | N3 | | SN74121 | J1 | N4 | T3 |
| MOTOROLA | | | | | | | | | | | | | | MC54121 | D1 | P1 | | MC54121 | D1 | P1 | |
| N.S.C. | | | | | | | | | | | | | | MC74121 | LQ | P1 | | MC74121 | LQ | P1 | |
| PHILIPS | | | | | | | | | | | | | | DM54121 | J1 | N3 | | DM54121 | J1 | N3 | |
| SIGNETICS | | | | | | | | | | | | | | FLK101 | | | | FLK101 | | | |
| SIEMENS | | | | | | | | | | | | | | HD74121 | WD2543 | I | PD | HD74121 | WD2543 | I | PD |
| FUJITSU | | | | | | | | | | | | | | MS3321 | | | | MS3321 | | | |
| HITACHI | | | | | | | | | | | | | | TC3121A | | | | TC3121A | | | |
| MITSUBISHI | | | | | | | | | | | | | | | | | | | | | |
| NEC | | | | | | | | | | | | | | | | | | | | | |
| TOSHIBA | | | | | | | | | | | | | | | | | | | | | |

Electrical Characteristics SN54S121 SN74S121

absolute maximum ratings over operating free-air temperature range

| | | | | |
|--------------------|-----|--------------------------------------|-------|---------------|
| Supply voltage VCC | 2+ | Operating free-air temperature range | SN54S | 50 C to 125 C |
| Input voltage | 5.0 | Storage temperature range | SN74S | 0 C to 70 C |
| | | | | 65 C to 150 C |

recommended operating conditions

| | SN54S121 | | | SN74S121 | | | UNIT |
|---|----------|-----|-----|----------|-----|------|------|
| | MIN | NOM | MAX | MIN | NOM | MAX | |
| Supply voltage VCC | 4.5 | 5 | 5.5 | 4.75 | 5 | 5.25 | V |
| Input current I _I | | | | | | 16 | mA |
| Output current I _O | | | | | | 16 | mA |
| Propagation delay t _p | | | | | | 40 | ns |
| Setup time t _s | | | | | | 100 | ns |
| Hold time t _h | | | | | | 100 | ns |
| Output rise/fall time t _{r/f} | | | | | | 67 | ns |
| Operating free-air temperature T _a | 55 | 125 | 0 | 70 | 70 | 0 | C |

electrical characteristics over recommended operating free-air temperature range

| PARAMETER | TEST CONDITIONS † | MIN | TYP ‡ | MAX | UNIT |
|---|---|------|-------|------|------|
| V _{T+} Positive-going threshold voltage | V _{CC} = MIN, A input | 1.4 | 2 | 2 | V |
| V _{T-} Negative-going threshold voltage | V _{CC} = MIN, A input | 0.8 | 1.4 | 2 | V |
| V _{T+} Positive-going threshold voltage | V _{CC} = MIN, B input | 1.55 | 2 | 2 | V |
| V _{T-} Negative-going threshold voltage | V _{CC} = MIN, B input | 0.8 | 1.35 | 2 | V |
| V _I Input clamp voltage | V _{CC} = MIN, I _I = -12mA | | | -1.5 | V |
| V _{OH} High-level output voltage | V _{CC} = MIN, I _{OH} = MAX | 2.4 | 3.4 | 5 | V |
| V _{OL} Low-level output voltage | V _{CC} = MIN, I _{OL} = MAX | 0.2 | 0.4 | 0.4 | V |
| I _I Input current at maximum input voltage | V _{CC} = MAX, V _I = 5.5V | | | 16 | mA |
| I _{IH} High-level input current | V _{CC} = MAX, V _I = 2.4V, A1 or A2 | | | 40 | μA |
| I _{IL} Low-level input current | V _{CC} = MAX, V _I = 0.4V, B | | | -3.2 | mA |
| I _{OS} Short-circuit output current † | V _{CC} = MAX, 54 Family | | | -20 | mA |
| | 74 Family | | | -18 | mA |
| I _{CC} Supply current | V _{CC} = MAX, Quiescent | | | 13 | mA |
| | Triggered | | | 23 | mA |
| t _{PLH} Propagation delay time, low-to-high-level 0 output from either A input | V _{CC} = 5V, T _A = 25°C, C _L = 15pF, R _L = 400Ω | | | 45 | ns |
| t _{PLH} Propagation delay time, low-to-high-level 0 output from B input | | | | 35 | ns |
| t _{PHL} Propagation delay time, high-to-low-level 0 output from either A input | | | | 50 | ns |
| t _{PHL} Propagation delay time, high-to-low-level 0 output from B input | | | | 40 | ns |
| t _{w(out)} Pulse width obtained using internal timing resistor | V _{CC} = 5V, T _A = 25°C, C _T = 80pF, R _{int} to V _{CC} | | | 70 | ns |
| t _{w(out)} Pulse width obtained with zero timing capacitance | C _T = 0, R _{int} to V _{CC} | | | 30 | ns |
| t _{w(out)} Pulse width obtained using external timing resistor | C _T = 100pF, R _T = 10kΩ | | | 600 | ns |
| | C _T = 1μF, R _T = 10kΩ | | | 6 | ms |

Pin Assignment (Top view)

NC-No internal connection
 *121...R_{int} = 2 kΩ NOM
 †121...R_{int} = 4 kΩ NOM

Function Table
 *121, †121 (See Note)

| INPUTS | | OUTPUTS | | |
|--------|----|---------|---|----|
| A1 | A2 | B | Q | Q̄ |
| L | X | H | L | H |
| X | L | H | L | H |
| X | X | L | L | H |
| H | X | X | L | H |
| H | H | H | L | L |
| L | H | H | L | L |
| L | X | L | L | L |
| X | L | L | L | L |

schematics of inputs and outputs

EQUIVALENT OF EACH INPUT TYPICAL OF BOTH OUTPUTS

NOTES: A, H=high level (steady state), L=low level (steady state), ↑=transition from low to high level, ↓=transition from high to low level, J=one high-level pulse, j=one low-level pulse, X=irrelevant (any input, including transitions).

B To use the internal timing resistor connect R_{int} to V_{CC}.
 C An external timing capacitor may be connected between C_{ext} (positive) and R_{ext}/C_{ext}.
 D For accurate repeatable pulse widths, connect an external resistor between R_{ext}/C_{ext} and V_{CC} with R_{int} open-circuited.
 E To obtain variable pulse widths, connect external values resistance between R_{int} or R_{ext}/C_{ext} and V_{CC}.

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than one output should be shorted at a time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54123/74123 Dual Retriggerable Monostable Multivibrator with Clear

| | Schottky TTL | | | | High-Speed TTL | | | | Low-Power Schottky TTL | | | | Standard TTL | | | | Low-Power TTL | | | | |
|------------|--------------|---|---------|----|----------------|---|---------|----|------------------------|---|---------|----|----------------|---|---------|----|---------------|---|---------|----|--|
| | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | | |
| | C | P | M | CF | C | P | M | CF | C | P | M | CF | C | P | M | CF | C | P | M | CF | |
| T.I. | | | | | | | | | SN54LS123 | J | D | WD | SN54123 | J | D | WD | SN54L123 | J | D | | |
| FAIRCHILD | | | | | | | | | SN74LS123 | J | I | NZ | SN74123 | J | I | ND | SN74L123 | J | I | ND | |
| MOTOROLA | | | | | | | | | | | | | MC74123 | P | D | | DM54L123A | | | | |
| N.S.C. | | | | | | | | | DM54LS123 | | | | DM74123 | | | | DM74L123A | | | | |
| PHILIPS | | | | | | | | | N74LS123 | | | | N74123 | | | | | | | | |
| SIGNETICS | | | | | | | | | | | | | S54123 | F | C | B | WD | | | | |
| SIEMENS | | | | | | | | | | | | | N74123 | F | C | B | WD | | | | |
| FUJITSU | | | | | | | | | 74LS123 | | | | MB440 | | | | | | | | |
| HITACHI | | | | | | | | | HD74LS123 | | | | HD74123/HD2516 | J | P | D | | | | | |
| MITSUBISHI | | | | | | | | | M74LS123 | | | | M53323 | | | | | | | | |
| NEC | | | | | | | | | | | | | μPB2123 | | | | | | | | |
| TOSHIBA | | | | | | | | | | | | | | | | | | | | | |

Electrical Characteristics SN54LS123 SN74LS123

absolute maximum ratings operating free-air temperature range

| | | | | |
|--------------------|----|--------------------------------------|-----------|--------------|
| Supply voltage VCC | TV | Operating free-air temperature range | SN54LS123 | -55 to 125°C |
| Input voltage | TV | | SN74LS123 | 0°C to 70°C |
| | | Storage temperature range | | -65 to 150°C |

recommended operating conditions

| | SN54LS123 | | | SN74LS123 | | | UNIT |
|-----------------------------------|-----------|-----|------|-----------|-----|------|------|
| | MIN | NOM | MAX | MIN | NOM | MAX | |
| Supply voltage VCC | 4.5 | 5 | 5.5 | 4.75 | 5 | 5.25 | V |
| High-level output current IOH | | | -400 | | | -400 | μA |
| Low-level output current IOL | | | 0 | | | 0 | μA |
| Pulse width tp | 10 | | | 40 | | | ns |
| External timing resistance Rest | 5 | | 100 | 5 | | 250 | kΩ |
| External timing capacitance Cext | | | 10 | | | 10 | μF |
| Operating free-air temperature Ta | -55 | | 125 | 0 | | 70 | °C |

electrical characteristics over recommended operating free-air temperature range

| PARAMETER | TEST CONDITIONS | MIN | TYP | MAX | UNIT |
|-----------------------|---|--|------|------|------|
| V _{IH} | High-level input voltage | | 2 | | V |
| V _{IL} | Low-level input voltage | | | 0.8 | V |
| V _I | Input clamp voltage | V _{CC} = MIN, I _I = -10mA | | -1.5 | V |
| V _{OH} | High-level output voltage | V _{CC} = MIN, I _{OH} = MAX, See Note 1 | 2.7 | 3.5 | V |
| V _{OL} | Low-level output voltage | V _{CC} = MIN, I _{OL} = 8mA, See Note 1 | 0.35 | 0.5 | V |
| I _I | Input current at maximum input voltage | V _{CC} = MAX, V _I = 7V | | 0.1 | mA |
| I _{IH} | High-level input current | V _{CC} = MAX, V _I = 2.7V | | 20 | μA |
| I _{IL} | Low-level input current | V _{CC} = MAX, V _I = 0.4V | | 0.4 | mA |
| I _{OS} | Short-circuit output current* | V _{CC} = MAX, See Note 1 | 20 | 100 | mA |
| I _{CC} | Supply current (quiescent or triggered) | V _{CC} = MAX, See Notes 2 and 3 | 12 | 20 | mA |
| t _{PLH} | From A to output Q | V _{CC} = 5V, C _{ext} = 0, R _{ext} = 5kΩ, T _A = 25°C, C _L = 15pF, R _L = 2kΩ | 22 | 33 | ns |
| | From B to output Q | | 23 | 34 | |
| t _{PHL} | From A to output Q | | 32 | 45 | |
| | From B to output Q | | 34 | 56 | |
| t _{PLC} | From Clear to output Q | | 20 | 27 | |
| t _{PHC} | From Clear to output Q | | 28 | 45 | |
| t _{pd} (min) | from A or B to output Q | 116 | 200 | ns | |
| t _Q | from A or B to output Q | 4 | 4.5 | 5 | μs |

Pin Assignment (Top View)

FUNCTION TABLE

123 LS123 L123 (See Note 4)

| CLEAR | INPUTS | | OUTPUTS | |
|-------|--------|---|---------|----|
| | A | B | Q | Q̄ |
| L | X | X | L | H |
| X | H | X | L | H |
| X | X | L | L | H |
| H | L | - | L | L |
| H | L | H | L | L |
| - | L | H | L | L |

NOTES: 1: Ground C_{ext} to measure V_{OH} at Q, V_{OL} at Q̄, or I_{OS} at Q.
 C_{ext} is open to measure V_{OH} at Q, V_{OL} at Q̄, or I_{OS} at Q.
 2: Quiescent I_{CC} is measured (after clearing) with 2.4V applied to all clear and A inputs, B inputs grounded, all outputs open, C_{ext} = 0.02 μF, and R_{ext} = 25kΩ.
 3: I_{CC} is measured in the triggered state with 2.4V applied to all clear and B inputs, A inputs grounded, all outputs open, C_{ext} = 0.02 μF, and R_{ext} = 25kΩ.
 4: A = high level (steady state), L = low level (steady state), ↑ = transition from low to high level, ↓ = transition from high to low level, L = one high-level pulse, L̄ = one low-level pulse, X = irrelevant (any input, including transitions).
 B An external timing capacitor may be connected between and Rest/C_{ext}/C_{ext} (positive) C For accurate repeatable pulse widths, connect an external resistor between Rest/C_{ext} and VCC with R_L open-circuited.
 D To obtain variable pulse widths, connect external resistance between R_{ext} or Rest/C_{ext} and VCC.

* For conditions shown as MIN or MAX, use the value specified under recommended operating conditions.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than one output should be shorted at a time.
 † t_{PLH}, propagation delay time, low-to-high-level output.
 ‡ t_{PHL}, propagation delay time, high-to-low-level output.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54164/74164 8-Parallel-Out Serial Shift Register

| | Schottky TTL | | | | High-Speed TTL | | | | Low-Power Schottky TTL | | | | Standard TTL | | | | Low-Power TTL | | | | | | | | |
|------------|--------------|---|---------|----|----------------|---|---------|----|------------------------|----|---------|----|---------------|----|---------|----|------------------|-----------|---------|----|---------------|---------|---|----|----|
| | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | | | | | | |
| | C | P | M | CF | C | P | M | CF | C | P | M | CF | C | P | M | CF | C | P | M | CF | | | | | |
| T.I. | | | | | | | | | SN54LS164 | J | D | WC | SN54164 | J | D | WC | SN54LS164 | J | D | WC | SN54164 | J | D | WC | |
| FAIRCHILD | | | | | | | | | SN74LS164 | J | D | ND | SN74164 | J | D | ND | SN74LS164 | J | D | ND | SN74164 | J | D | ND | |
| MOTOROLA | | | | | | | | | 74ALS164/74LS164 | 9D | | PD | 74S164/74S164 | 9D | | PD | 74ALS164/74LS164 | 9D | | PD | 74S164/74S164 | 9D | | PD | |
| N.S.C. | | | | | | | | | SN74LS164 | P | D | | MC74164 | | | P | D | DM54LS164 | J | D | ND | DM74164 | J | D | ND |
| PHILIPS | | | | | | | | | DM74LS164 | D | | | DM74164 | | | N | D | DM54LS164 | J | D | ND | DM74164 | J | D | ND |
| SIGNETICS | | | | | | | | | N74LS164 | D | | | N74164 | | | D | | | | | | | | | |
| SIEMENS | | | | | | | | | N74LS164 | A | D | | S54164 | P | D | AC | WD | | | | | | | | |
| FUJITSU | | | | | | | | | 74LS164 | M | D | | FL1441 | | | C | | | | | | | | | |
| HITACHI | | | | | | | | | HD74LS164 | P | D | | HD74164 | | | D | P | | | | | | | | |
| MITSUBISHI | | | | | | | | | M74LS164 | P | D | | M53364 | | | P | D | | | | | | | | |
| NEC | | | | | | | | | AM74LS | C | D | | μPB2164 | | | O | D | | | | | | | | |
| TOSHIBA | | | | | | | | | | | | | TD3503A | | | P | D | | | | | | | | |
| AMD | | | | | | | | | Am74LS164 | | | | | | | | | | | | | | | | |

Electrical Characteristics SN54LS164/SN74LS164


| absolute maximum ratings over operating free-air temperature range | | | | |
|--|-------------|--------------------------------------|----------------------------------|------|
| Supply voltage, V _{CC} | 7V | Operating free-air temperature range | SN54 [†] -55°C to 125°C | |
| Input voltage | 7V | SN74 [†] 0°C to 70°C | | |
| | | Storage temperature range | -65°C to 150°C | |
| recommended operating conditions | | | | |
| | | SN54LS164 | SN74LS164 | UNIT |
| Supply voltage, V _{CC} | MIN NOM MAX | 4.5 5 5.5 | 4.75 5 5.25 | V |
| High-level output current, I _{OH} | | -400 | -400 | μA |
| Low-level output current, I _{OL} | | 4 | 8 | mA |
| Clock frequency, f _{clock} | | 0 25 0 | 25 | MHz |
| Width of clock or clear input pulse, t _w | | 20 | 20 | ns |
| Data setup time, t _{setup} | | 15 | 15 | ns |
| Data hold time, t _{hold} | | 5 | 5 | ns |
| Operating free-air temperature, T _A | | -55 125 0 | 70 | °C |

electrical characteristics over recommended operating free-air temperature range

| PARAMETER | TEST CONDITIONS † | MIN | TYP ‡ | MAX | UNIT |
|------------------|--|------------|-------|------|------|
| V _{IH} | High-level input voltage | | 2 | | V |
| V _{IL} | Low-level input voltage | | | 0.8 | V |
| V _I | Input clamp voltage, V _{CC} =MIN, I _I =-10mA | | | -1.5 | V |
| V _{OH} | High-level output voltage, V _{CC} =MIN, V _{IH} =2V, V _{IL} =0.8V, I _{OH} =-400μA | 2.7 | 3.5 | | V |
| V _{OL} | Low-level output voltage, V _{CC} =MIN, V _{IH} =2V, V _{IL} =0.8V, I _{OL} =8mA | | 0.35 | 0.5 | V |
| I _I | Input current maximum input voltage, V _{CC} =MAX, V _I =7V | | 0.1 | | mA |
| I _{IH} | High-level input current, V _{CC} =MAX, V _I =2.7V | | 20 | | μA |
| I _{IL} | Low-level input current, V _{CC} =MAX, V _I =0.8V | | 0.4 | | mA |
| I _{OS} | Short-circuit output current †, V _{CC} =MAX | SN54LS -20 | 100 | | mA |
| | | SN74LS -20 | 100 | | mA |
| I _{CC} | Supply current, V _{CC} =MAX, See Note 1 | | 16 | 27 | mA |
| f _{max} | Maximum clock frequency | | 25 | 36 | MHz |
| t _{PHL} | Propagation delay time, high-to-low level 0 outputs from clear input, V _{CC} =5V, T _A =25°C, R _L =2kΩ | | 24 | 36 | ns |
| t _{PLH} | Propagation delay time, low-to-high level 0 outputs from clear input | | 17 | 27 | ns |
| t _{PHL} | Propagation delay time, high-to-low level 0 outputs from clock input | | 27 | 32 | ns |

Pin Assignment (Top View)

①




positive logic; see function table

Function Table

164, LS164, L164 (see Note 2)


| INPUTS | | | | OUTPUTS | | | |
|--------|-------|---|---|-----------------|-----------------|-----------------|-----------------|
| CLEAR | CLOCK | A | B | QA | QB | QC | QD |
| L | X | X | X | L | L | L | L |
| H | L | X | X | Q _{A0} | Q _{B0} | Q _{C0} | Q _{D0} |
| H | ↑ | H | H | Q _{A1} | Q _{B1} | Q _{C1} | Q _{D1} |
| H | ↑ | L | X | L | Q _{A1} | Q _{B1} | Q _{C1} |
| H | ↑ | X | L | L | Q _{A1} | Q _{B1} | Q _{C1} |

Functional Block Diagram



164, LS164, L164 8-BIT PARALLEL-OUT SHIFT REGISTER

typical clear, shift, and clear sequences



- NOTES: 1. I_{CC} is measured with outputs open, serial inputs grounded, and a momentary ground, then 4.5V, applied to clear.
- 2. H = high level (steady state), L = low-level (steady state), X = irrelevant (any input, including transitions), ↑ = transition from low to high level.
- Q_{A0}, Q_{B0}, Q_{C0}, Q_{D0} = the level of Q_A, Q_B, or Q_C, or Q_D, respectively, before the indicated steady-state input conditions were established.
- Q_{A1}, Q_{B1} = the level of Q_A or Q_B before the most-recent ↑ transition of the clock, indicates a one-bit shift.

† For conditions shown at MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than two outputs should be shared at a time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าการณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรนำไปใช้

54165/74165 Parallel-Load 9-Bit Shift Register

| | Schottky TTL | | | | High-Speed TTL | | | | Low-Power Schottky TTL | | | | Standard TTL | | | | Low-Power TTL | | | | | | | |
|------------|--------------|---|---------|----|----------------|---|---------|----|------------------------|----|---------|----|-----------------|----|---------|----|-----------------|----|---------|----|----------|----|----|----|
| | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | | Device Type | | Package | | | | | |
| | C | P | M | CF | C | P | M | CF | C | P | M | CF | C | P | M | CF | C | P | M | CF | | | | |
| T.I. | | | | | | | | | SNS4LS165 | JD | | | SNS4165 | JD | | WD | | | | | | | | |
| FAIRCHILD | | | | | | | | | SNT4LS165 | JD | ND | | SN74165 | JD | ND | | FMS4165/FM93165 | DD | | | | | | |
| MOTOROLA | | | | | | | | | | | | | FC74165/FC93165 | DD | PD | | | | | | | | | |
| N.S.C. | | | | | | | | | | | | | MC74165 | | PD | | | | | | DMS4165A | JD | ND | PD |
| PHILIPS | | | | | | | | | | | | | DM74165 | | ND | | | | | | DM74165A | JD | ND | PD |
| SIGNETICS | | | | | | | | | | | | | N74165 | | D | | | | | | | | | |
| SIEMENS | | | | | | | | | | | | | 5S4165 | FD | BD | WD | | | | | N74165 | FD | BD | |
| FUJITSU | | | | | | | | | | | | | FL165 | | D | | | | | | | | | |
| HITACHI | | | | | | | | | | | | | | | | | | | | | | | | |
| MITSUBISHI | | | | | | | | | | | | | | | | | | | | | | | | |
| NEC | | | | | | | | | | | | | M53365 | | PD | | | | | | | | | |
| TOSHIBA | | | | | | | | | | | | | | | | | | | | | | | | |

Electrical Characteristics NS54LS165/SN74LS165

absolute maximum ratings over operating free-air temperature range

| | | | |
|---------------------------------|----|--------------------------------------|--------------------------|
| Supply voltage, V _{CC} | 7V | Operating free-air temperature range | SNS4LS165 -55°C to 125°C |
| Input voltage | 7V | temperature range | SNT4LS165 0°C to 70°C |
| | | Storage temperature range | -65°C to 150°C |


recommended operating conditions

| | SNS4LS165 | | SN74LS165 | | UNIT | | |
|---|-----------|-----|-----------|------|------|------|-----|
| | MIN | NOM | MAX | MIN | | MAX | |
| Supply voltage, V _{CC} | 4.5 | 5 | 5.5 | 4.75 | 5 | 5.25 | V |
| High-level output current, I _{OH} | | | 400 | | | -400 | μA |
| Low-level output current, I _{OL} | | | 4 | | | 8 | mA |
| Clock frequency, f _{clock} | 0 | | 20 | 0 | | 20 | MHz |
| Width of clock input pulse, t _{w(clock)} | 25 | | | 25 | | | ns |
| Width of load input pulse, t _{w(load)} | 15 | | | 15 | | | ns |
| Clock-to-stable setup time, t _{setup} | 30 | | | 30 | | | ns |
| Parallel input setup time, t _{setup} | 10 | | | 10 | | | ns |
| Serial input setup time, t _{setup} | 20 | | | 20 | | | ns |
| Shift setup time, t _{setup} | 45 | | | 45 | | | ns |
| Hold time at any input, t _{hold} | 0 | | | 0 | | | ns |
| Operating free-air temperature, T _A | -55 | | 125 | 0 | | 70 | °C |

electrical characteristics over recommended operating free-air temperature range

| PARAMETER* | TEST CONDITIONS† | MIN | TYP‡ | MAX | UNIT |
|------------------|--|--|--------|------|------|
| V _{IH} | High-level input voltage | | 2 | | V |
| V _{IL} | Low-level input voltage | | | 0.8 | V |
| V _I | Input clamp voltage | V _{CC} - MIN, I _I = -1 mA | | -1.5 | V |
| V _{OH} | High-level output voltage | V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OH} = -400 μA | 2.7 | 3.5 | V |
| V _{OL} | Low-level output voltage | V _{CC} = MIN, V _{IH} = 2V, V _{IL} = 0.8V, I _{OL} = 8mA | 0.35 | 0.5 | V |
| I _I | Input current at maximum input voltage | Shift, load input | | 0.3 | mA |
| | | Other inputs | | 0.1 | |
| I _{IH} | High-level | Load input | | 60 | μA |
| | | Shift, load input | | 20 | |
| I _{IL} | Low-level | Load input | | -1.2 | mA |
| | | Shift, load input | | -0.4 | |
| I _{OS} | Short-circuit current | V _{CC} = MAX | SNS4LS | -20 | mA |
| | | | SNT4LS | -100 | |
| I _{CC} | Supply current | V _{CC} = MAX, See Note 2 | | 21 | mA |
| f _{max} | Maximum clock frequency | | 25 | 35 | MHz |
| t _{PLH} | from Load to Any output | V _{CC} = 5V, T _A = 25°C, C _L = 15PF, R _L = 2kΩ | 22 | 35 | ns |
| t _{PLH} | from Clock to Any output | | 27 | 40 | ns |
| t _{PHL} | from H to output Q _n | | 19 | 25 | ns |
| t _{PHL} | from H to output Q _H | | 21 | 30 | ns |
| t _{PHL} | from H to output Q _H | | 21 | 30 | ns |
| t _{PHL} | from H to output Q _H | | 16 | 25 | ns |

Pin Assignment (Top View)



Function Table

165 (see Note 3)

| SHIFT/LOAD | CLOCK INHIBIT | INPUTS | | | | INTERNAL OUTPUTS | | | OUTPUT Q _n |
|------------|---------------|--------|--------|----------------|----------------|------------------|----------------|----------------|-----------------------|
| | | CLOCK | SERIAL | PARALLEL A...H | Q _A | Q _B | Q _C | | |
| L | X | X | X | a...h | a | b | c | Q _n | |
| H | L | L | X | X | Q _A | Q _B | Q _C | Q _n | |
| H | L | ↑ | H | X | H | Q _A | Q _n | Q _n | |
| H | L | ↑ | L | X | L | Q _A | Q _n | Q _n | |
| H | H | ↑ | X | X | Q _A | Q _B | Q _n | Q _n | |

- NOTES: 1. This is the voltage between two emitters of a multiple-emitter transistor. For this circuit, this rating applies to the shift/load input in conjunction with the clock or clock-inhibit inputs.
 2. With the outputs open, clock inhibit and shift/load at 4.5V, and a clock pulse applied to the clock input, I_{CC} is measured first with the parallel inputs at 4.5V, then with the parallel inputs grounded.
 3. H = high level (steady state), L = low level (steady state), X = irrelevant (any input, including transitions), ↑ = transition from low to high level.
 4. a...h = the level of steady-state input at inputs A thru H, respectively; Q_A, Q_B, Q_C, Q_n = the level of Q_A, Q_B, Q_C, or Q_n, respectively, before the indicated steady-state input conditions were established. Q_A, Q_n = the level of Q_A or Q_n, respectively, before the most recent ↑ transition of the clock.


† For conditions shown as MIN or MAX, use the appropriate value under recommended operating conditions for the applicable device type.
 ‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
 * Not more than one output should be shared at a time.
 • t_{PLH} = propagation delay time, low-to-high-level output
 • t_{PHL} = propagation delay time, high-to-low-level output

CONTINUED ON NEXT PAGE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าการณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


54165/74165 (CONTINUED)

Functional Block diagram



165 PARALLEL-LOAD 8-BIT SHIFT REGISTER

typical shift, and load, inhibit sequences



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54374/74374 Octal D-Type Transparent Latches and Edge-Triggered Flip-Flops

| | Schottky TTL | | | | High-Speed TTL | | | | Low-Power Schottky TTL | | | | Standard TTL | | | | Low-Power TTL | | | | |
|------------|--------------|---------|---|---|----------------|---------|---|---|------------------------|---------|--|-----------|--------------|---------|----|---|---------------|---------|---|----|--|
| | Device Type | Package | | | Device Type | Package | | | Device Type | Package | | | Device Type | Package | | | Device Type | Package | | | |
| | | C | P | M | CF | | C | P | M | CF | | C | P | M | CF | | C | P | M | CF | |
| T.I. | SN54LS374 | J | I | | | | | | | | | SN54LS374 | J | I | | | | | | | |
| | SN74LS374 | J | I | N | I | | | | | | | SN74LS374 | J | I | N | I | | | | | |
| FAIRCHILD | | | | | | | | | | | | | | | | | | | | | |
| MOTOROLA | | | | | | | | | | | | | | | | | | | | | |
| N.S.C. | | | | | | | | | | | | | | | | | | | | | |
| PHILIPS | | | | | | | | | | | | | | | | | | | | | |
| SIGNETICS | | | | | | | | | | | | | | | | | | | | | |
| SIEMENS | | | | | | | | | | | | | | | | | | | | | |
| FUJITSU | | | | | | | | | | | | | | | | | | | | | |
| HITACHI | | | | | | | | | | | | | | | | | | | | | |
| MITSUBISHI | | | | | | | | | | | | | | | | | | | | | |
| NEC | | | | | | | | | | | | | | | | | | | | | |
| TOSHIBA | | | | | | | | | | | | | | | | | | | | | |

Electrical Characteristics SN54LS374/SN74LS374

absolute maximum ratings over operating free-air temperature range

| | | | | |
|---------------------------------|----|--------------------------------------|--------|----------------|
| Supply voltage, V _{CC} | TV | Operating free-air temperature range | SN54LS | -55°C to 125°C |
| Input voltage | TV | temperature range | SN74LS | 0°C to 70°C |
| | | Storage temperature range | | -65°C to 150°C |

recommended operating conditions

| | SN54LS374 | | | SN74LS374 | | | UNIT | |
|--|-----------|-----|-----|-----------|-----|------|------|----|
| | MIN | NOM | MAX | MIN | NOM | MAX | | |
| Supply voltage, V _{CC} | 4.5 | 5 | 5.5 | 4.75 | 5 | 5.25 | V | |
| High-level output voltage, V _{OH} | -420 | | | | | | -400 | μA |
| High-level output current, I _{OH} | 15 | | | | | | 15 | mA |
| Width of clock enabling pulse, t _w | High | 15 | | 15 | | | ns | |
| | Low | 15 | | 15 | | | | |
| Data hold time, t _{hold} | 0.1 | | | | | | 0.1 | ns |
| Setup time, t _{setup} | 20.1 | | | | | | 20.1 | ns |
| Operating free-air temperature, T _A | -55 | 125 | 0 | 70 | | | °C | |

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

| PARAMETER | TEST CONDITIONS | MIN | TYP | MAX | UNIT | | |
|------------------|--|--|-----|-----|------|----|----|
| V _{IH} | High-level input voltage | 2 | | | V | | |
| V _{IL} | Low-level input voltage | 0.8 | | | V | | |
| V _{IK} | Input clamp voltage | V _{CC} = MIN, I _I = -15mA | | | -1.5 | V | |
| V _{OH} | High-level output voltage | V _{CC} = MIN, V _{IH} = 2V, V _{IL} = V _{IL} max, I _{OH} = MAX | | | 2.4 | V | |
| V _{OL} | Low-level output voltage | V _{CC} = MIN, V _{IH} = 2V, V _{IL} = V _{IL} max, I _{OL} = 24mA | | | 0.25 | V | |
| I _{OZH} | Off-state output current, high-level voltage applied | V _{CC} = MAX, V _{IH} = 2V, V _O = 2.7V | | | 20 | μA | |
| I _{OZL} | Off-state output current, low-level voltage applied | V _{CC} = MAX, V _{IH} = 2V, V _O = 0.6V | | | -20 | μA | |
| I _I | Input current at maximum input voltage | V _{CC} = MAX, V _I = 7V | | | 0.1 | mA | |
| I _{IH} | High-level input current | V _{CC} = MAX, V _I = 2.7V | | | 20 | μA | |
| I _{IL} | Low-level input current | V _{CC} = MAX, V _I = 0.6V | | | -0.4 | mA | |
| I _{OS} | Short-circuit output current | V _{CC} = MAX | | | -30 | mA | |
| I _{CC} | Supply current | V _{CC} = MAX, Output control at 1.5V LS374 | | | 27 | 40 | mA |

switching characteristics, V_{CC} = 5V, T_A = 25°C


| PARAMETER | FROM (INPUT) | TO (OUTPUT) | TEST CONDITIONS | MIN | TYP | MAX | UNIT |
|------------------|-----------------|-------------|--|-----|-----|-----|------|
| f _{max} | | | | 25 | 50 | | MHz |
| t _{PLH} | Data | Any 0 | C _L = 45pF, R _L = 64Ω, See Notes 2 and 3 | | | | |
| t _{PHL} | Clock or enable | Any 0 | | 15 | 21 | | ns |
| t _{PZH} | Output | Any 0 | | 19 | 28 | | ns |
| t _{PZL} | Control | Any 0 | | 20 | 28 | | ns |
| t _{PHZ} | Output | Any 0 | C _L = 45pF, R _L = 64Ω, See Note 3 | 21 | 28 | | ns |
| t _{PLZ} | Control | Any 0 | | 12 | 20 | | ns |

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

‡ All typical values are at V_{CC} = 5V, T_A = 25°C.

§ Not more than one output should be shorted at a time and duration of the short circuit should not exceed one second.

Pin Assignment (Top View)



SN54LS374 (J) SN74LS374 (J, N)
SN54LS374 (N) SN74LS374 (J, N)

LS374, LS374A, LS374B, LS374C FUNCTION TABLE

| OUTPUT CONTROL | CLOCK | D | OUTPUT |
|----------------|-------|---|----------------|
| L | ↑ | H | H |
| L | ↑ | L | L |
| L | L | X | Q ₀ |
| H | X | X | Z |

NOTES: 2. Maximum clock frequency is tested with all outputs loaded.
3. See load circuits and waveforms on page 3-11.

f_{max} = maximum clock frequency
t_{PLH} = propagation delay time, low-to-high-level output
t_{PHL} = propagation delay time, high-to-low-level output
t_{PZH} = output enable time to high level
t_{PZL} = output enable time to low level
t_{PHZ} = output disable time from high level
t_{PLZ} = output disable time from low level

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานี้เท่านั้น ไม่ให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ADC0808, ADC0809 8-Bit μ P Compatible A/D Converters With 8-Channel Multiplexer

General Description

The ADC0808, ADC0809 data acquisition component is a monolithic CMOS device with an 8-bit analog-to-digital converter, 8-channel multiplexer and microprocessor compatible control logic. The 8-bit A/D converter uses successive approximation as the conversion technique. The converter features a high impedance chopper stabilized comparator, a 256R voltage divider with analog switch tree and a successive approximation register. The 8-channel multiplexer can directly access any of 8 single-ended analog signals.


The device eliminates the need for external zero and full-scale adjustments. Easy interfacing to microprocessors is provided by the latched and decoded multiplexer address inputs and latched TTL TRI-STATE® outputs.

The design of the ADC0808, ADC0809 has been optimized by incorporating the most desirable aspects of several A/D conversion techniques. The ADC0808, ADC0809 offers high speed, high accuracy, minimal temperature dependence, excellent long-term accuracy and repeatability, and consumes minimal power. These features make this device ideally suited to applications from process and machine control to consumer and automotive applications. For 16-channel multiplexer with common output (sample/hold port) see ADC0816 data sheet. (See AN-247 for more information.)

Features

- Resolution—8-bits
- Total unadjusted error— $\pm 1/2$ LSB and ± 1 LSB
- No missing codes
- Conversion time—100 μ S
- Single supply—5 V_{DC}
- Operates ratiometrically or with 5 V_{DC} or analog span adjusted voltage reference
- 8-channel multiplexer with latched control logic
- Easy interface to all microprocessors, or operates "stand alone"
- Outputs meet TTL voltage level specifications
- 0V to 5V analog input voltage range with single 5V supply
- No zero or full-scale adjust required
- Standard hermetic or molded 28-pin DIP package
- Temperature range -40°C to +85°C or -55°C to +125°C
- Low power consumption—15 mW
- Latched TRI-STATE output

Block Diagram



See Ordering Information

TL/H/5672-1

Absolute Maximum Ratings (Notes 1 & 2)

| | |
|---|----------------------------|
| Supply Voltage (V_{CC}) (Note 3) | 6.5V |
| Voltage at Any Pin Except Control Inputs | -0.3V to $(V_{CC} + 0.3V)$ |
| Voltage at Control Inputs (START, OE, CLOCK, ALE, ADD A, ADD B, ADD C) | -0.3V to +15V |
| Storage Temperature Range | -65°C to +150°C |
| Package Dissipation at $T_A = 25^\circ\text{C}$ | 875 mW |
| Lead Temperature (Soldering, 10 seconds) | 300°C |

Operating Conditions (Notes 1 & 2)

| | |
|---------------------------------------|--|
| Temperature Range (Note 1) | $T_{MIN} \leq T_A \leq T_{MAX}$ |
| ADC0808CJ | $-55^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$ |
| ADC0808CCJ, ADC0808CCN, ADC0809CCN | $-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$ |
| Range of V_{CC} (Note 1) | 4.5 V_{DC} to 6.0 V_{DC} |

Electrical Characteristics

Converter Specifications: $V_{CC} = 5$ $V_{DC} = V_{REF+}$, $V_{REF(-)} = \text{GND}$, $T_{MIN} \leq T_A \leq T_{MAX}$ and $f_{CLK} = 640$ kHz unless otherwise stated.

| Symbol | Parameter | Conditions | Min | Typ | Max | Units |
|-------------------------------------|---|---------------------------------------|------------------|------------|------------------------|---------------|
| | ADC0808 Total Unadjusted Error (Note 5) | 25°C T_{MIN} to T_{MAX} | | | $\pm 1/2$ $\pm 3/4$ | LSB LSB |
| | ADC0809 Total Unadjusted Error (Note 5) | 0°C to 70°C T_{MIN} to T_{MAX} | | | ± 1 $\pm 1 1/4$ | LSB LSB |
| | Input Resistance | From Ref(+) to Ref(-) | 1.0 | 2.5 | | k Ω |
| | Analog Input Voltage Range | (Note 4) V(+) or V(-) | GND-0.10 | | $V_{CC} + 0.10$ | V_{DC} |
| $V_{REF(+)}$ | Voltage, Top of Ladder | Measured at Ref(+) | | V_{CC} | $V_{CC} + 0.1$ | V |
| $\frac{V_{REF(+)} + V_{REF(-)}}{2}$ | Voltage, Center of Ladder | | $V_{CC}/2 - 0.1$ | $V_{CC}/2$ | $V_{CC}/2 + 0.1$ | V |
| $V_{REF(-)}$ | Voltage, Bottom of Ladder | Measured at Ref(-) | -0.1 | 0 | | V |
| I_{IN} | Comparator Input Current | $f_{CLK} = 640$ kHz, (Note 6) | -2 | ± 0.5 | 2 | μA |

Electrical Characteristics

Digital Levels and DC Specifications: ADC0808CJ 4.5V $\leq V_{CC} \leq 5.5V$, $-55^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$ unless otherwise noted
ADC0808CCJ, ADC0808CCN, and ADC0809CCN 4.75 $\leq V_{CC} \leq 5.25V$, $-40^\circ\text{C} \leq T_A \leq +85^\circ\text{C}$ unless otherwise noted

| Symbol | Parameter | Conditions | Min | Typ | Max | Units |
|---------------------------|---|---|----------------|-----|------------|---------------------|
| ANALOG MULTIPLEXER | | | | | | |
| $I_{OFF(+)}$ | OFF Channel Leakage Current | $V_{CC} = 5V$, $V_{IN} = 5V$, $T_A = 25^\circ\text{C}$ T_{MIN} to T_{MAX} | | 10 | 200 1.0 | nA μA |
| $I_{OFF(-)}$ | OFF Channel Leakage Current | $V_{CC} = 5V$, $V_{IN} = 0$, $T_A = 25^\circ\text{C}$ T_{MIN} to T_{MAX} | -200 -1.0 | -10 | | nA μA |
| CONTROL INPUTS | | | | | | |
| $V_{IN(1)}$ | Logical "1" Input Voltage | | $V_{CC} - 1.5$ | | | V |
| $V_{IN(0)}$ | Logical "0" Input Voltage | | | | 1.5 | V |
| $I_{IN(1)}$ | Logical "1" Input Current (The Control Inputs) | $V_{IN} = 15V$ | | | 1.0 | μA |
| $I_{IN(0)}$ | Logical "0" Input Current (The Control Inputs) | $V_{IN} = 0$ | -1.0 | | | μA |
| I_{CC} | Supply Current | $f_{CLK} = 640$ kHz | | 0.3 | 3.0 | mA |

Electrical Characteristics (Continued)

Digital Levels and DC Specifications: ADC0808CJ $4.5V \leq V_{CC} \leq 5.5V$, $-55^{\circ}C \leq T_A \leq +125^{\circ}C$ unless otherwise noted
 ADC0808CCJ, ADC0808CCN, and ADC0809CCN $4.75 \leq V_{CC} \leq 5.25V$, $-40^{\circ}C \leq T_A \leq +85^{\circ}C$ unless otherwise noted

| Symbol | Parameter | Conditions | Min | Typ | Max | Units |
|---|--------------------------------|-------------------------|----------------|-----|------|--------------------|
| DATA OUTPUTS AND EOC (INTERRUPT) | | | | | | |
| $V_{OUT(1)}$ | Logical "1" Output Voltage | $I_O = -360 \mu A$ | $V_{CC} - 0.4$ | | | V |
| $V_{OUT(0)}$ | Logical "0" Output Voltage | $I_O = 1.6 \text{ mA}$ | | | 0.45 | V |
| $V_{OUT(0)}$ | Logical "0" Output Voltage EOC | $I_O = 1.2 \text{ mA}$ | | | 0.45 | V |
| I_{OUT} | TRI-STATE Output Current | $V_O = 5V$ $V_O = 0$ | -3 | | 3 | μA μA |

Electrical Characteristics

Timing Specifications $V_{CC} = V_{REF(+)} = 5V$, $V_{REF(-)} = GND$, $t_r = t_f = 20 \text{ ns}$ and $T_A = 25^{\circ}C$ unless otherwise noted.

| Symbol | Parameter | Conditions | Min | Typ | Max | Units |
|------------------|--------------------------------|---|-----|-----|---------------|---------------|
| t_{WS} | Minimum Start Pulse Width | (Figure 5) | | 100 | 200 | ns |
| t_{WALE} | Minimum ALE Pulse Width | (Figure 5) | | 100 | 200 | ns |
| t_s | Minimum Address Set-Up Time | (Figure 5) | | 25 | 50 | ns |
| t_H | Minimum Address Hold Time | (Figure 5) | | 25 | 50 | ns |
| t_D | Analog MUX Delay Time From ALE | $R_S = 0 \Omega$ (Figure 5) | | 1 | 2.5 | μS |
| t_{H1}, t_{HO} | OE Control to 0 Logic State | $C_L = 50 \text{ pF}, R_L = 10k$ (Figure 8) | | 125 | 250 | ns |
| t_{H1}, t_{OH} | OE Control to Hi-Z | $C_L = 10 \text{ pF}, R_L = 10k$ (Figure 8) | | 125 | 250 | ns |
| t_c | Conversion Time | $f_c = 640 \text{ kHz}$, (Figure 5) (Note 7) | 90 | 100 | 116 | μS |
| f_c | Clock Frequency | | 10 | 640 | 1280 | kHz |
| t_{EOC} | EOC Delay Time | (Figure 5) | 0 | | $8 + 2 \mu S$ | Clock Periods |
| C_{IN} | Input Capacitance | At Control Inputs | | 10 | 15 | pF |
| C_{OUT} | TRI-STATE Output Capacitance | At TRI-STATE Outputs, (Note 12) | | 10 | 15 | pF |

Note 1: Absolute maximum ratings are those values beyond which the life of the device may be impaired.

Note 2: All voltages are measured with respect to GND, unless otherwise specified.

Note 3: A zener diode exists, internally, from V_{CC} to GND and has a typical breakdown voltage of $7 V_{CC}$.

Note 4: Two on-chip diodes are tied to each analog input which will forward conduct for analog input voltages one diode drop below ground or one diode drop greater than the V_{CC} supply. The spec allows 100 mV forward bias of either diode. This means that as long as the analog V_{IN} does not exceed the supply voltage by more than 100 mV, the output code will be correct. To achieve an absolute 0V_{DC} to 5V_{DC} input voltage range will therefore require a minimum supply voltage of 4.900 V_{DC} over temperature variations, initial tolerance and loading.

Note 5: Total unadjusted error includes offset, full-scale, linearity, and multiplexer errors. See Figure 9. None of these A/Ds requires a zero or full-scale adjust. However, if an all zero code is desired for an analog input other than 0.0V, or if a narrow full-scale span exists (for example: 0.5V to 4.5V full-scale) the reference voltages can be adjusted to achieve this. See Figure 13.

Note 6: Comparator input current is a bias current into or out of the chopper stabilized comparator. The bias current varies directly with clock frequency and has little temperature dependence (Figure 6). See paragraph 4.0.

Note 7: The outputs of the data register are updated one clock cycle before the rising edge of EOC.

Functional Description

Multiplexer. The device contains an 8-channel single-ended analog signal multiplexer. A particular input channel is selected by using the address decoder. Table I shows the input states for the address lines to select any channel. The address is latched into the decoder on the low-to-high transition of the address latch enable signal.

TABLE I

| SELECTED ANALOG CHANNEL | ADDRESS LINE | | |
|-------------------------|--------------|---|---|
| | C | B | A |
| IN0 | L | L | L |
| IN1 | L | L | H |
| IN2 | L | H | L |
| IN3 | L | H | H |
| IN4 | H | L | L |
| IN5 | H | L | H |
| IN6 | H | H | L |
| IN7 | H | H | H |

CONVERTER CHARACTERISTICS

The Converter


The heart of this single chip data acquisition system is its 8-bit analog-to-digital converter. The converter is designed

to give fast, accurate, and repeatable conversions over a wide range of temperatures. The converter is partitioned into 3 major sections: the 256R ladder network, the successive approximation register, and the comparator. The converter's digital outputs are positive true.

The 256R ladder network approach (Figure 1) was chosen over the conventional R/2R ladder because of its inherent monotonicity, which guarantees no missing digital codes. Monotonicity is particularly important in closed loop feedback control systems. A non-monotonic relationship can cause oscillations that will be catastrophic for the system. Additionally, the 256R network does not cause load variations on the reference voltage.

The bottom resistor and the top resistor of the ladder network in Figure 1 are not the same value as the remainder of the network. The difference in these resistors causes the output characteristic to be symmetrical with the zero and full-scale points of the transfer curve. The first output transition occurs when the analog signal has reached $+1/2$ LSB and succeeding output transitions occur every 1 LSB later up to full-scale.

The successive approximation register (SAR) performs 8 iterations to approximate the input voltage. For any SAR type converter, n-iterations are required for an n-bit converter. Figure 2 shows a typical example of a 3-bit converter. In the ADC0808, ADC0809, the approximation technique is extended to 8 bits using the 256R network.



TU/H/5672-2

FIGURE 1. Resistor Ladder and Switch Tree

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Functional Description (Continued)

The A/D converter's successive approximation register (SAR) is reset on the positive edge of the start conversion (SC) pulse. The conversion is begun on the falling edge of the start conversion pulse. A conversion in process will be interrupted by receipt of a new start conversion pulse. Continuous conversion may be accomplished by tying the end-of-conversion (EOC) output to the SC input. If used in this mode, an external start conversion pulse should be applied after power up. End-of-conversion will go low between 0 and 8 clock pulses after the rising edge of start conversion. The most important section of the A/D converter is the comparator. It is this section which is responsible for the ultimate accuracy of the entire converter. It is also the

comparator drift which has the greatest influence on the repeatability of the device. A chopper-stabilized comparator provides the most effective method of satisfying all the converter requirements.

The chopper-stabilized comparator converts the DC input signal into an AC signal. This signal is then fed through a high gain AC amplifier and has the DC level restored. This technique limits the drift component of the amplifier since the drift is a DC component which is not passed by the AC amplifier. This makes the entire A/D converter extremely insensitive to temperature, long term drift and input offset errors.

Figure 4 shows a typical error curve for the ADC0808 as measured using the procedures outlined in AN-179.




FIGURE 2. 3-Bit A/D Transfer Curve




FIGURE 3. 3-Bit A/D Absolute Accuracy Curve




FIGURE 4. Typical Error Curve

TL/M/5672-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

