

สวิตซ์คาปาซิเตอร์และการประยุกต์ใช้งาน
Switched Capacitor and Application



โดย
นางสาวนันทรัตน์ บุญวิโรจน์ฤทธิ 33100164
นางสาวสร้อยฟ้า โต๊ะพันธุ์กนันต์ 33100407

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมศาสตรบัณฑิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปีการศึกษา 2536

033310

สวิตช์คาปาซิเตอร์และการประยุกต์ใช้งาน

Switched Capacitor and Application

โดย นางสาวนันทรัตน์ บุญวิโรจน์ถนอ 33100164

นางสาวสร้อยฟ้า รัตนะพันธุ์อนันต์ 33100407

อาจารย์ที่ปรึกษา ดร.วิวัฒน์ กิรานนท์

อาจารย์ปราชญ์ วาดเขียน

บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้ได้นำเสนอหลักการประยุกต์ใช้สวิตช์คาปาซิเตอร์แทนตัวความต้านทาน (resistor) ทั้งในวงจรกรองสัญญาณ (filtering circuit) และวงจรที่ไม่ใช่ วงจรกรองสัญญาณ (non filtering circuit) ซึ่งวงจรกรองสัญญาณนั้นได้พิจารณาถึง วงจรไบควอดช่วงความถี่ผ่าน (Biquad bandpass filter) โดยสามารถปรับเปลี่ยน ความถี่ศูนย์กลาง (centre frequency) ได้จากการเปลี่ยนความถี่ของสัญญาณคล็อกที่เข้า ควบคุมสวิตช์ ทำให้สามารถใช้งานวงจรไบควอดได้กว้างขึ้น ส่วนวงจรขยายสัญญาณซึ่งมี อัตราการขยายแบบล็อก (Logarithmic Amplifier) และ วงจร พูล เวฟ เรคตีไฟ-เออร์ (Full wave rectifier) ที่ได้ทำการศึกษาเป็นการชี้ให้เห็นว่าสามารถประยุกต์ ใช้สวิตช์คาปาซิเตอร์ในวงจรอื่นๆทั่วไป ไม่เฉพาะแต่วงจรกรองสัญญาณเท่านั้น

นอกจากนั้นสวิตช์คาปาซิเตอร์ยังมีข้อดีคือ มีความแม่นยำมากและเหมาะแก่การนำไป สสร้างเป็นวงจรรวม (Integrate Circuit)

Abstract

This thesis presents principle of application to use switched capacitor in both filtering and non filtering circuit. The centre frequency of biquad bandpass switched capacitor filter can be changed by changeing the clock frequency that control switch so the circuit is practically applicabile. Logarithmic amplifier and full wave rectifier are also investigated to show the potential of switched capacitor in non- filter circuit application. The major adventage of switched capacitor is its high accuracy that is suitable to be realized as integrated circuit in switched capacitor version

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้นห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

เรื่อง	หน้า
บทนำ	1-6
บทที่ 2 การประยุกต์ใช้สวิทช์คาปาซิเตอร์ในวงจรกรองสัญญาณ	7-40
บทที่ 3 เครื่องขยายสัญญาณซึ่งมีอัตราขยายแบบล็อก	41-53
บทที่ 4 สวิทช์คาปาซิเตอร์ พลู เวฟ เรคตีไฟเออร์	54-61
สรุปและวิจารณ์	62-62
ภาคผนวก	
เอกสารอ้างอิง	
กิตติกรรมประกาศ	



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

เทคโนโลยีสวิตช์คาปาซิเตอร์ เป็นเทคโนโลยีที่กำลังได้รับความนิยมมากเมื่อเทียบกับเทคโนโลยีอื่นซึ่งสร้างให้ใช้งานได้จริงโดยชิพไอซี (Integrated Circuit) ที่ไม่แพงมากนักที่ขึ้นอยู่กับเทคโนโลยีมอส (Metal Oxide Semiconductor)

ในช่วงเวลา ก่อน ค.ศ.1970 ยังไม่สามารถสร้างอนาล็อกฟิลเตอร์ (analog filter) บนชิพที่เป็นไอซี (chip IC) ได้ ทำให้นักออกแบบทางอนาล็อก ไม่สามารถใช้ประโยชน์จากการพัฒนาอันรวดเร็วในเทคโนโลยีวีแอลเอสไอ (Very Large Scale Integrated Circuit) ได้เต็มที่ เป็นผลให้ดิจิตอล ฟิลเตอร์ ซึ่งในช่วงเวลานั้นสามารถสร้างได้ในรูปวีแอลเอสไอแล้วถูกใช้อย่างกว้างขวาง

หลังจากสวิตช์คาปาซิเตอร์ฟิลเตอร์ ถูกค้นพบในปลายทศวรรษ 70 ทุกอย่างก็เปลี่ยนไป ฟิลเตอร์ชนิดนี้ ถูกจัดอยู่ในตระกูลของวงจรรวมอนาล็อกฟิลเตอร์ที่มีความแม่นยำซึ่งเหมาะแก่การนำมาสร้างในระบบวีแอลเอสไอได้มีการใช้สวิตช์คาปาซิเตอร์ ในเทคนิคการประมวลผลสัญญาณ (Signal Processing technique) ปัจจุบันเป็นที่ใช้กันอย่างแพร่หลาย

สวิตช์คาปาซิเตอร์ ฟิลเตอร์เป็นคู่แข่งของดิจิตอล ฟิลเตอร์ซึ่งทำให้เกิดการถกเถียงกันอย่างแพร่หลายว่าเทคนิคด้านอนาล็อกหรือดิจิตอลที่จะได้รับบทเด่นในระบบประมวลผลสัญญาณรุ่นใหม่

สวิตช์คาปาซิเตอร์ ฟิลเตอร์ มีลักษณะอันเป็นที่ต้องการอยู่ถึง 2ประการ สำหรับการสร้างฟิลเตอร์ในรูปของวีแอลเอสไอ คือ

- 1) มีความแม่นยำสูง
- 2) มีคุณสมบัติที่เหมาะสมแก่การนำไปสร้างเป็นไอซี

ในช่วงเวลา 5ปี ต่อมา สวิตช์คาปาซิเตอร์ พัฒนาไปมากและดูเหมือนว่า ดิจิตอลฟิลเตอร์ในงานประยุกต์ต่างๆ ซึ่งคุณประโยชน์เหล่านี้เนื่องมาจากสาเหตุใหญ่คือ สวิตช์คาปาซิเตอร์มีโครงสร้างวงจรถ่าย ทำให้ความเร็วในการประมวลผลสูงกว่า ดิจิตอล ฟิลเตอร์และใช้ไฟเลี้ยง (DC power) ต่ำกว่าดิจิตอล ฟิลเตอร์มาก สำหรับงานประมวลผลสัญญาณอย่างเดียวกัน

สวิตช์คาปาซิเตอร์สามารถสร้างขึ้นด้วยโครงสร้างของแอกทีฟฟิลเตอร์โดยไม่จำเป็นต้องใช้ตัวความต้านทาน (resistor) ในส่วนของแอกทีฟเซอร์กิต (active circuit) ซึ่งโดยปกติตัวความต้านทานจะมีบทบาทในการกำหนดค่าอาร์ซีไทม์คอนสแตนท์ (RC time cons-

tant) ตัวความต้านทานยังคงใช้ ในส่วนอื่นๆของแอกทีฟ เซอร์กิต ซึ่งมันไม่มีผลต่อการตอบสนองทางความถี่ (frequency response)

ข้อได้เปรียบที่สำคัญของเทคโนโลยีนี้คือ ราคาถูก มีความแม่นยำถูกต้อง และใช้พื้นที่น้อย ยกตัวอย่างเช่น

สำหรับส่วนกลับของอาร์ชีโคมคอนสแตนท์ที่ค่า 10 k.rad/s เมื่อสมมุติค่าคาปาซิเตอร์ที่ 10 pF จะต้องการความต้านทานประมาณ 10 Megaohm ซึ่งในการสร้างตัวต้านทานค่านี้ในวงจรรไอซีจะใช้พื้นที่ $1600 \text{ mm}^2 \sim 10^3 \text{ m}^2$ ซึ่งใช้เนื้อที่มาก จากเนื้อที่ทั้งหมดของชิพชนิดอนาลอกมอสประมาณ 20000 mm^2 ยิ่งไปกว่านั้นมอสรีซิสเตอร์ (MOS resistor) เมื่อนำมาใช้ในการแพร่กระจายหรือโพลีซิลิคอนไลน์ (polysilicon line) จะทำให้เกิดสภาวะนอนลิเนียร์ (nonlinear) และค่าของมอสรีซิสเตอร์จะไม่ถูกต้อง การทำให้ค่ารีเลทีฟแอกเคอเรซี (relative accuracy) ต่ำกว่า 10% นั้นทำได้ยากแม้ว่าแอกกิงเออเรอร์ (tracking error) ระหว่างตัวความต้านทาน 2 ตัวบนชิพเดียวกันจะรักษาให้มีค่าต่ำอยู่ที่ $1-2\%$

แต่เนื่องจากคาปาซิเตอร์มีขั้นตอนในการผลิตที่แตกต่างไปจากตัวต้านทาน ค่าความผิดพลาดของคาปาซิเตอร์ จึงไม่เปลี่ยนแปลงตามค่าความผิดพลาดของตัวต้านทานที่อยู่บนชิพเดียวกัน อย่างไรก็ตามค่าความผิดพลาดในการสร้างคาปาซิเตอร์จะมีค่าประมาณ 10% เช่นเดียวกับการสร้างตัวความต้านทานและแอกกิงเออเรอร์ก็จะมีประมาณกันคือ 1% ดังนั้นเออเรอร์ของอาร์ชีโคมคอนสแตนท์ อาจจะมีค่ามากถึง 20% ยิ่งไปกว่านั้นอุณหภูมิและ โวลเตจโคเอฟฟิเชียน (voltage coefficient) ของตัวความต้านทานและตัวเก็บประจุจะไม่สัมพันธ์กัน ดังนั้นโคมคอนสแตนท์จะเปลี่ยนแปลงไป ขึ้นกับอุณหภูมิและระดับสัญญาณ สรุปคือ การที่ต่ออุปกรณ์ในวงจรรไอซีที่ฟิลเตอร์นั้น ไม่สามารถตอบสนองในด้านความถูกต้องและมั่นคงได้ เพราะฉะนั้นจึงได้เกิดความคิดแก้ไขขึ้นซึ่งได้มีผู้นำเสนอครั้งแรกคือ Fried โดยมีแนวความคิด ดังแสดงในรูป 1.1




รูป 1.1 ก และ 1.1 ข จะประกอบด้วยตัวเก็บประจุหนึ่งตัวและมอสสวิทช์สองตัวในรูป 1.1 ค แสดงสัญญาณคล็อก V_{ϕ_1} และ V_{ϕ_2} ซึ่งใช้ควบคุมมอสเฟทสวิทช์ (MOSFET switch)

เมื่อ V_{ϕ_1} มีค่าเท่ากับ V_C จะเกิดประจุ Q_1 จนเต็มเนื่องจาก V_C มีค่ามาก ($5-10\text{V}$) ช่วงเวลานี้ Q_1 จะทำให้เกิดตัวความต้านทานต่ำ (switch on) ระหว่างซอส (source) กับเดรน (drain)

เมื่อ V_{ϕ_1} เป็นศูนย์ Q_1 จะทำให้เกิดสภาวะโอเพิน เซอร์กิต (open circuit)

เอกสารนี้ Q_2 และ V_{ϕ_2} ก็จะมีเงื่อนไขเหมือนกันดังข้างต้นนั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าการสมมุติว่า V_{ϕ_1} และ V_{ϕ_2} เป็นสัญญาณที่เปลี่ยนแปลงอย่างช้าๆระหว่างช่วงเวลาที่ clock

(T) ซึ่งมันจะไม่เปลี่ยนโดยทันทีทันใด นี่คือการมีซึ่งถ้ามีส่วนประกอบความถี่สูงสุดใน V_1, V_2 จะต้องน้อยกว่าความถี่คล็อก ($f_c = 1/T$) นั่นคือความถี่คล็อกต้องมากกว่าอย่างน้อยเป็น 2 เท่าของความถี่สัญญาณ เพื่อให้สัญญาณที่ได้จากการแซมปลิงของสวิทช์มีลักษณะเหมือนสัญญาณเดิมมากที่สุด



รูป 1.1 ความต้านทานเสมือน (ก) กรณีแบบขนาน (ข) กรณีแบบอนุกรม (ค) รูปสัญญาณคล็อก

ในรูป 1.1 ก ประจุ Δq_1 เข้าสู่ตัวเก็บประจุ จากขั้วอินพุตขณะที่ V_{G1} เพิ่มจนถึง V_c เนื่องจากตัวเก็บประจุถูกชาร์จก่อนหน้านี้ด้วย V_2 และขณะนี้ถูกชาร์จอีกผ่าน Q_1 จนมีค่า V_1 ดังนั้น

$$\Delta q = c(V_1 - V_2)$$

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้เพื่อใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้มีการนำออกจำหน่าย
 เมื่อ V_{G1} เป็นศูนย์, Q_1 คัทออฟ (cut off) และยังคงค่าโวลเตจที่ V_1 การค้า
 ไม่ว่าการเมื่อ V_{G2} เข้าสู่ค่า V_c จะถูกชาร์จใหม่จนมีค่า V_2 อีกผ่าน Q_2 ดังนั้น

$$\Delta q_2 = c(V_1 - V_2) = \Delta q_1$$

ดังนั้นระหว่างช่วงคาบเวลา (T) คล็อก ประจุ $c(V_1 - V_2)$ จะเข้าที่โหนด 1 และออกที่โหนด 2 จึงสามารถนิยามกระแสเฉลี่ย (i) ที่ไหลจาก 1 ไป 2

$$i = \Delta q_1 / T = \Delta q_2 / T = c(V_1 - V_2) / T$$

$$\text{หรือ } i = (1/R)(V_1 - V_2)$$

$$\text{เมื่อ } R = T/c$$

ดังนั้นกระแสเฉลี่ย i และ โวลเตจ ดิฟเฟอเรนซ์ (voltage difference) $(V_1 - V_2)$ จะเป็นไปตามกฎของโอห์ม และวงจรในรูป 1.1ก มีพฤติกรรมเป็นตัวต้านทานที่มีค่า T/c โอห์ม ตัวต้านทานแตกต่างจากตัวเก็บประจุที่มันสามารถแพร่กระจาย (dissipate) พลังงานไฟฟ้า แต่สามารถแพร่กระจายพลังงานในสวิตช์และหน่วยความจำของตัวเก็บประจุ จะถูกทำลายทุกๆคาบเวลา ดังนั้นพฤติกรรมทางกายภาพ จึงเสมือนมีตัวต้านทานอยู่

ในรูป 1.1ข ก็จะมีการวิเคราะห์ในลักษณะที่คล้ายกัน

เมื่อ $V_\phi = V_c$ ตัวเก็บประจุจะถูกดีสชาร์จ (discharge) โดย Q_2 ขณะที่ Q_1 ออฟจนกระทั่ง $\Delta q_1 = \Delta q_2 = 0$

เมื่อ Q_2 ไม่ทำงานและ Q_1 ทำงาน ตัวเก็บประจุจะถูกชาร์จจนมีค่า $V_c = V_1 - V_2$ จะได้รับประจุ $\Delta q_1 = \Delta q_2 = c(V_1 - V_2)$ ดังนั้นประจุไหลและกระแสเฉลี่ยจะมีค่าเหมือนกับรูป 1.1ก สรุปว่า วงจรนี้ยังคงแสดงค่าความต้านทานเสมือนเท่ากับ T/c

ถึงจุดนี้เป็นที่แน่ชัดว่าแอดคิฟ อาร์ชีฟิลเตอร์ สามารถใช้สวิตช์คาปาซิเตอร์มาประยุกต์แทนได้ง่ายโดยแทนตัวต้านทานทั้งหมดโดย สวิตช์คาปาซิเตอร์ที่เท่ากัน จะได้เน็ตเวิร์ค (network) ที่ประกอบไปด้วยออปแอมป์, สวิตช์ และ คาปาซิเตอร์ สมมุติว่าทั้งออปแอมป์และสวิตช์ มีลักษณะในทางอุดมคติ ผลตอบสนองจะขึ้นอยู่กับค่าคาปาซิเตอร์เท่านั้น ไทม์คอนสแตนต์ ที่อยู่ในรูป $R_1 C_2$ จะถูกแทนด้วย $(T/C_1) C_2 = (C_2/C_1) f_c$ โดยที่ C_1 เป็นค่าของสวิตช์คาปาซิเตอร์ ที่ใช้แทน R_1 และ f_c เป็นความถี่คล็อก (clock) ดังที่ได้กล่าวไว้ในตอนต้นว่า ค่าของตัวเก็บประจุแต่ละตัว จะถูกพิจารณาถึงความถูกต้องแม่นยำประมาณ 10%, tracking error (ความผิดพลาดในอัตราส่วนของตัวเก็บประจุสองตัวบนชิปเดียวกัน) สำไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มารักษาให้มีค่าน้อยเพียง 1% หรือน้อยกว่านี้ความถี่คือ $f_c = 1/T$ ยังสามารถควบคุมด้วยความแม่นยำโดยใช้คริสตัลลออสซิลเลเตอร์ (crystal oscillator) เป็นคล็อกตั้งใหม่ไทม์คอนสแตนต์ (time constant) ของ integrated switch capacitor filter สามารถถูกพิจารณาที่ค่าความถูกต้องแม่นยำที่ 1% หรือดีกว่านี้ซึ่งพอเพียงในงานประยุกต์การกรองสัญญาณ

พื้นที่ที่ต้องการสำหรับชิพที่เสมือนมีตัวต้านทานอยู่ จะน้อยกว่าการใช้ตัวต้านทานโดยตรง สำหรับกรณีของ $R = 10$ เมกกะโอห์ม , $f_c = 100$ กิโลเฮิร์ต ตัวเก็บประจุที่ต้องการคือ $C = T/R = 10^{-12}$ ฟารัด หรือ 1 พิโคฟารัดโดยจะใช้พื้นที่ 4 ตารางมิลลิเมตร ซึ่งน้อยกว่าที่กล่าวในตอนต้นที่ใช้พื้นที่ถึง 1600 ตารางมิลลิเมตร สำหรับการสร้างโดยใช้ตัวต้านทานโดยตรง ดังนั้นสามารถลดพื้นที่ลงถึง 400 เท่า

กล่าวโดยสรุปคือ สวิตซ์คาปาซิเตอร์ฟิลเตอร์ เป็นวงจรแซมปลิง (sampling) สัญญาณทางอนาล็อก ซึ่งทำงานโดยตรงกับสัญญาณอนาล็อก และสร้างสัญญาณอนาล็อก เป็นสำคัญ

อุปกรณ์พื้นฐานของสวิตซ์คาปาซิเตอร์ฟิลเตอร์ คือ

1. ออปแอมป์ (op-amp)
2. คาปาซิเตอร์ (capacitor)
3. สวิตซ์ [switch (analog)] ซึ่งขับโดยคล็อก

อุปกรณ์เหล่านี้ต้องรวมกันเพื่อให้เกิดการทำงานเป็นวงจรแซมเปิลข้อมูล และทำหน้าที่กรองสัญญาณ

ลักษณะของฟิลเตอร์ จะถูกกำหนดโดยค่าอัตราส่วนของตัวเก็บประจุโดยตรง อัตราส่วนนี้หาค่าได้แน่นอน (accurately) และสะดวกสบายในการใช้มอสไอซี (mos IC) ประโยชน์เมื่อนำไปใช้สร้างชิพ

ออปแอมป์ตัวหนึ่งใช้พื้นที่บนชิพ	=	5×10^1	m^2
สวิตซ์หนึ่งตัวที่ใช้	=	5×10	m^2
คาปาซิเตอร์ขนาด 1 พิโคฟารัด	=	25×10^2	m^2
ดังนั้นชิพหนึ่งตัวมีพื้นที่	=	5×10^7	m^2

เราจะได้รับประโยชน์อย่างอื่นอีก ถ้าสามารถสร้างสวิตซ์คาปาซิเตอร์ โดยใช้เทคโนโลยีมอสและแกลเลียมอาร์เซไนด์ (gallium arsenide)

อุปกรณ์มอสได้ถูกสร้างจนทำให้เราสามารถสร้างสวิตซ์คาปาซิเตอร์ฟิลเตอร์ที่มีความถี่คล็อกถึง 30 เมกกะเฮิร์ต (คาดว่าสูงสุดอาจได้ถึง 130 เมกกะเฮิร์ต) ที่มีส่วนแกลเลียม

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น เมื่ออนุญาตให้ใช้โดยไม่ระบุชื่อผู้จัดทำเอกสารนี้
เอกสารนี้สงวนลิขสิทธิ์ไว้สำหรับใช้ในการศึกษาเท่านั้น เมื่ออนุญาตให้ใช้โดยไม่ระบุชื่อผู้จัดทำเอกสารนี้

อาร์เซไนต์ยอมให้ความถี่คล็อกขึ้นได้ถึง 250 เมกะเฮิร์ต (เป็นไปได้อาจได้ถึง 500 เมกะเฮิร์ต)

นักออกแบบใช้เทคโนโลยีเหล่านี้สร้าง ระบบประมวลผลสัญญาณอนาล็อกที่มีความเร็วสูง เทคนิคสวิตช์คาปาซิเตอร์ในอนาคตมีแนวโน้มที่จะสร้างฟิลเตอร์ที่ความถี่สูง ๆ

นอกจากนี้ สวิตช์คาปาซิเตอร์ยังสามารถนำไปประยุกต์ใช้ในวงจรที่ไม่ใช่วงจรกรองสัญญาณ เช่น วงจรมอดูเลเตอร์ (Modulator) , เรกติไฟเออร์ (Rectifier) , ดีเทคเตอร์ (Detector) , สวิตช์คาปาซิเตอร์ ออสซิลเลเตอร์ (Switched Capacitor Oscillator) ได้แก่ เฟสชิฟ ออสซิลเลเตอร์ , ไซน์เวฟ ออสซิลเลเตอร์ เป็นต้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

การประยุกต์ใช้สวิทช์คาปาซิเตอร์ในวงจรกรองสัญญาณ

2.1 ทฤษฎี

วงจรกรองสัญญาณ (Filter circuit) ได้รับความพัฒนามาตั้งแต่เป็น วงจรพาสซีฟ (passive) มาใช้วงจรแอคทีฟ (active) ปัจจุบันนี้สามารถแก้ไขข้อจำกัด ของวงจรแอคทีฟฟิลเตอร์ที่การปรับเปลี่ยนความถี่คุณลักษณะต้องอาศัยการ เปลี่ยนค่าตัวต้านทานและคาปาซิเตอร์โดยการประยุกต์ใช้สวิทช์คาปาซิเตอร์ ทำให้สามารถปรับเปลี่ยนค่า ความถี่ดังกล่าว จากการเปลี่ยนความถี่คัลลอควบคุมสวิทช์ได้

ข้อบกพร่องของวงจรพาสซีฟฟิลเตอร์

วงจรพาสซีฟประกอบด้วยอุปกรณ์ ตัวต้านทาน, คาปาซิเตอร์และขดลวดตัวนำ มีปัญหาจากขดลวดตัวนำคือ

1) ขดลวดตัวนำถูกเหนี่ยวนำได้ง่ายเมื่อเข้าใกล้อุปกรณ์อื่น สัญญาณที่นำได้จากวงจรจะ เกิดการผิดเพี้ยน

2) ขนาดของขดลวดตัวนำที่เป็นอุดมคติทำได้ยาก

3) ขดลวดตัวนำที่มีขนาดใหญ่ขึ้นตามความถี่ซึ่งงานที่ลดลง ทำให้สิ้นเปลืองเนื้อที่ วงจรแอคทีฟฟิลเตอร์

มีข้อดีกว่าวงจรพาสซีฟคือ

1) ความสามารถปรับอัตราขยายและปรับเปลี่ยนความถี่เป็นอิสระต่อกัน

1.1) การปรับเกน (gain) ของออปแอมป์ ซึ่งเป็นส่วนขยายของวงจรได้

1.2) การปรับความถี่คุณลักษณะ จากการเปลี่ยนค่าตัวต้านทาน, คาปาซิเตอร์

2) ไม่มีปัญหาจากโหลด (load) เนื่องจากออปแอมป์มีอินพุทอิมพีแดนซ์ (impedance) สูงและเอาต์พุทอิมพีแดนซ์ต่ำ

3) ราคาถูก เนื่องจากออปแอมป์ในปัจจุบันมีราคาถูก

เนื่องจากวงจรแอคทีฟฟิลเตอร์มีข้อจำกัดดังกล่าว จึงมีการนำเทคโนโลยี มอสมาร์ชิ โดดยาซึ่งงานวงจรสวิทช์คาปาซิเตอร์แทนตัวต้านทาน สำหรับการสร้างฟิลเตอร์ดังกล่าวมีข้อดีคือ

1) สร้างวงจรลงบนชิพได้จำนวนมากเมื่อใช้สวิทช์คาปาซิเตอร์แทน ซึ่งเทียบกันต่อ หนึ่งค่าแล้วตัวต้านทานใช้เนื้อที่บนชิพมากกว่า

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับใช้เพื่อการศึกษาเท่านั้น กรุณาอย่าให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่าการ (3) ความถี่คุณลักษณะของวงจรสามารถปรับเปลี่ยนจากความถี่คัลลอคที่ควบคุมสวิทช์

2.1.1 วงจรไบควอด (Biquad)

การสร้างส่วนของวงจรอันดับสอง (second-order section) โดยใช้ออปแอมป์ตั้งแต่ 3 ตัว ขึ้นไปมีประโยชน์อันเป็นหลักใหญ่คือสามารถได้ทรานส์เฟอร์ฟังก์ชันหลายแบบแตกต่างกันในเวลาเดียวกัน จากเอาต์พุตของออปแอมป์แต่ละตัว

การออกแบบนี้มาจากการสร้างวงจร สเตท วาไรเอเบิล (state variable) ซึ่งประกาศเป็นครั้งแรกโดย Kerwin, Huelsman และ Newcomb (KHN) ภายหลังมีผู้นำไปปรับ (refined) วงจรดังกล่าวให้อินทิเกรเตอร์จำนวน n วงจรสำหรับทรานส์เฟอร์ฟังก์ชันจำนวน n อันดับและใช้การเชื่อมอินทิเกรเตอร์ดังกล่าวด้วยสัมประสิทธิ์การสเกล (scaling coefficient) และวงจรซั่มมิง (summing) ที่เหมาะสม ซึ่งเป็นลักษณะที่รู้จักกันดีในการสร้างอนาล็อกฟิลเตอร์

สำหรับวงจรอันดับ 2 นั้น ต้องใช้อินทิเกรเตอร์จำนวน 2 วงจร, ซั่มมิง 1 วงจร จะได้ฟิลเตอร์ที่มี ออปแอมป์ 3 ตัว


กล่าวโดยสรุปวงจรไบควอดอันดับ 2 มีลักษณะคือ

1) วงจรสเตท วาไรเอเบิล แบบหนึ่งต้องมีอินทิเกรเตอร์ 2 ตัวและอินเวอร์เตอร์ 1 ตัว อินทิเกรเตอร์ตัวหนึ่งมีการสูญเสีย (loss) ด้วยค่าของตัวต้านทาน (R) ที่ใช้ เช็ตค่าควอลิตี้แฟคเตอร์ (Quality factor, Q) หรือค่าแดมปีง (damping)


2) ไม่มีส่วนผ่านความถี่สูง (high pass)

3) ส่วนผ่านความถี่ต่ำ (low pass) มีช่วงการใช้งานจำกัด

ในการศึกษาวงจรจริงควรเข้าใจการทำงานของวงจรที่ออกแบบนี้ดีขึ้น โดยพิจารณาที่มาจากบล็อกไดอะแกรมพื้นฐาน



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับใช้เพื่อการศึกษาค้นคว้าเท่านั้น ไม่ควรเผยแพร่โดยไม่ได้รับอนุญาต
 รูป 2.1) ฟิลเตอร์ที่มีลูป (loop) ของอินทิเกรเตอร์ 2 ตัว
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้าม (มี) Two-integrator-loop filter) สารทุกครั้งที่มีการนำไปใช้



รูป 2.2) บล็อกไดอะแกรมซึ่งรวมขั้วมิ่งเข้าด้วยกัน

รูป 2.1 แสดงอินทิเกรเตอร์ทั้งแบบลอสซี (lossy) และลอสเลส (lossless) เชื่อมต่อกัน ทั้ง 2 ตัวเป็น อินเวอร์ตติ้ง อินทิเกรเตอร์ (Inverting Integrator) มีการใช้การป้อนกลับแบบลบ ค่าพาดเตอร์ $-C_2$ เพื่อที่จะได้เกนของลูปแบบลบ สำหรับระบบที่เสถียร ลอสซี อินทิเกรเตอร์ภายในเส้นประให้ค่า $-a_1/(s + a_1C_1)$ เมื่อเวลาเตงทั้งหมด เทียบกับกราวด์

แนวทางปฏิบัติวางจระขั้วมิ่งทั้ง 2 จะถูกรวมด้วยกันได้ดังรูป 2.2 และทรานส์เฟอร์ฟังก์ชันที่ำซึ่งงานได้คือ


$$\frac{V_h}{V_i} = \frac{ks^2}{s^2 + a_1C_1s + a_1a_2C_2} \quad \text{ส่วนฟังก์ชันความถี่สูงผ่าน} \quad (2.1)$$

$$\frac{V_b}{V_i} = \frac{ka_1s}{s^2 + a_1C_1s + a_1a_2C_2} \quad \text{ส่วนฟังก์ชันช่วงความถี่ผ่าน} \quad (2.2)$$


$$\frac{V_o}{V_i} = \frac{ka_1a_2}{s^2 + a_1C_1s + a_1a_2C_2} \quad \text{ส่วนฟังก์ชันความถี่ต่ำผ่าน} \quad (2.3)$$

จากรูป 2.2 เพื่อเป็นการประหยัดออบแอมป์ 1 ตัวจะใช้ขั้วอินพุทขาอินเวอร์ตติ้งของอินทิเกรเตอร์ตัวแรกแทนวงจระขั้วมิ่ง ดังรูป 2.3 จะเห็นว่ายังมี (-) ซึ่งน้อยกว่าศูนย์ทำให้ยุ่งยากในการใช้ทั้งขาอินเวอร์ตติ้งและนอนอินเวอร์ตติ้ง อินพุท ดังนั้นจึงเพิ่มส่วนอินเวอร์ตเตอร์เข้าาบานลูปป้อนกลับอันนอก (รูป 2.4) จะเห็นว่าส่วนผ่านความถี่สูงสูญเสียกับการที่รวมวงจระขั้วมิ่งเข้ากับอินทิเกรเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.3 ลูปของอินทิเกรเตอร์ 2 ตัวพร้อมซัมมิ่งแบบดิฟเฟอเรนเชียลอินพุท



รูป 2.4 การปรับเปลี่ยนขั้นสุดท้ายมาใช้อินเวอร์เตอร์ 1 ตัว วงจรสุดท้ายเป็นดังรูปเรียกว่า "Tow-Thomas (TT) biquad"



รูป 2.5 วงจรไบควอดแบบ "Tow-Thomas (TT)"

โดยมีค่า $C_1 = C_2 = C$ และ

$$C_c = 4/w_t R$$

C_c เป็นคาปาซิเตอร์ที่ใช้ชดเชย (Compensation Capacitor) สำหรับอินทิเกรเตอร์ตัวหนึ่งใช้ค่า $1/w_t R$ แต่สำหรับวงจรไบควอดแบบทุกอัมส ต้องชดเชยแก่ส่วนอินทิเกรตทั้ง 3 ภาค รวมเป็น $4/w_t R$ จากการที่เฟสแล็ก (lag) 7B 4 ครั้ง ถ้าไม่สนใจค่า C_c ในวงจรและคิดว่าอ็อบแอมป์ทำงานเป็นอุดมคติจนเกิดการวิเคราะห์ห่าง่ายๆ จะได้ทรานส์เฟออร์ฟังก์ชันคือส่วนผ่านช่วงความถี่และส่วนผ่านความถี่ต่ำตามลำดับ

$$\frac{V_b}{V_i} = \frac{-kw_0S}{s^2 + Sw_0/Q + w_0^2} \tag{2.4}$$

$$\frac{V_1}{V_i} = \frac{-kw_0^2}{s^2 + Sw_0/Q + w_0^2} \tag{2.5}$$

โดยขีดค่า $RC = 1/w_0$ และ $C_1 = C_2 = C$

2.1.2 วงจรแบบควอดมาตรฐาน

สำหรับวงจรแบบควอดมาตรฐานที่ได้ศึกษาทดลองได้จากการวิเคราะห์ทรานส์เฟอร์ ฟังก์ชันที่เป็นแบบควอดราติกฟังก์ชันมาตรฐาน (Biquadratic function) คือ

$$T(S) = \frac{+Hw_0^2}{s^2 + (w_0/Q)S + w_0^2} \tag{2.6}$$

พิจารณา $T(S)$ ที่เป็นลบและที่ $w_0 = 1$ โดยที่ w_0 คือความถี่คุณลักษณะ และให้เท่ากับ 1

$$T(S) = \frac{V_2}{V_1} = \frac{-H}{s^2 + (S/Q) + 1} \tag{2.7}$$

จัดรูปใหม่จะได้

$$(s^2 + (S/Q) + 1) V_2 = -HV_1 \tag{2.8}$$

คูณตลอดด้วย $\frac{1}{S(S + (1/Q))}$ ทั้ง 2 ข้าง

$$1 + \frac{1}{S(S + (1/Q))} V_2 = \frac{-HV_1}{S(S + (1/Q))} \tag{2.9}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ S(S+(1/Q)) การศึกษาเท่านั้น ไม่อาจนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$V_2 = \frac{-V_2}{S(S + (1/Q))} - \frac{HV_1}{S(S + (1/Q))}$$

$$V_2 = \frac{-V_2}{(S + (1/Q))} + \frac{HV_1}{(S + (1/Q))} \quad (1/S) \quad (-1) \quad 2.11$$

พิจารณาได้ว่าพจน์ -1 เสมือนเป็นวงจรรวมโวลเตจ และ $-(1/S)$ เสมือนวงจรรวมโวลเตจอินทิเกรเตอร์ ที่เหลือเป็นวงจรรวมโวลเตจ (summing voltage) ซึ่งมีทรานส์เฟอร์ฟังก์ชันคือ $1/(S + (1/Q))$

การสังเคราะห์วงจรควบคุมพิจารณาว่าสมการ 2.10 เป็นเสมือนวงจร 3 ส่วนมาต่อคาสเคดกัน โดยมีส่วนป้อนกลับมายังอินพุตด้วย

1) วงจรรวมโวลเตจอินทิเกรเตอร์ (Lossy Integrator) เลือกใช้ที่มี ทรานส์เฟอร์ฟังก์ชันเป็น $1/(S + (1/Q))$ และส่วนวงจรรวมโวลเตจ ใช้ขั้วอินเวอร์ตอินพุต ของออปแอมป์แทน โดยป้อนอินพุต V_2 และ V_1H ได้วงจรดังรูป




รูป 2.6 วงจรรวมโวลเตจอินทิเกรเตอร์

$$\frac{V_{o1}}{(Q/S) / (Q + (1/S))} = \frac{V_2 + V_1H}{1}$$

$$V_{o1} = \frac{-1}{S + (1/Q)} \cdot [V_2 + V_1H] \quad 2.12$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี หากท่านใดต้องการนำเอกสารนี้ไปใช้โดยไม่ผ่านการอนุญาตจากทางมหาวิทยาลัยฯ กรุณาแจ้งให้ทราบล่วงหน้า




รูป 2.7 วงจรอินเวอร์ตติ้งอินทิเกรเตอร์อัตราขยาย -1

$$\frac{V_{o2}}{(1/S)} = \frac{-V_{12}}{1}$$

$$V_{o2} = \frac{-V_{12}}{S} = \frac{V_{o2}}{S}$$

2.13

3) วงจรอินเวอร์ตติ้ง (Unity gain Inverting Amp)



รูป 2.8 วงจรอินเวอร์ตติ้งอินทิเกรเตอร์อัตราขยาย -1

$$\frac{V_{o3}}{1} = \frac{-V_{13}}{1} = \frac{-V_{o2}}{1}$$

2.14

$$V_{o3} = \frac{V_{o1}}{S} \quad (1/S)$$


2.15

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังขอให้อัปเดตเองเพื่อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
 นำด้านสมการ 2.11 มาแทนจะได้


$$V_{O3} = \frac{-1}{(S + (1/Q))} V_2 + HV_1 \quad (-1/S)(S-1) \quad 2.16$$

ดังนั้น V_{O3} มีค่าเท่ากับ V_2 เมื่อรวมวงจรจึงใช้การป้อนกลับที่อินพุทของวงจรอินเวอร์ตติ้งอินทิเกรเตอร์

การรวม 3 วงจรเข้าด้วยกันและป้อนกลับ จาก V_2 มายังอินพุทจะได้อินพุทที่เรียกว่า " วงจรไบควอด " หรือ "วงแหวนของ 3 วงจร " (The ring of 3 cct) หรือ "Tow- Thomas"



รูป 2.9 วงจรไบควอด



รูป 2.10 วงจรไบควอดมาตรฐาน

เอกสารนี้เป็นเอกสารที่สงวนในการศึกษาวงจรนี้จะสมมุติโดยกำหนดค่า R และ C ได้จากรูปนี้จากการไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$T(S) = \frac{V_2}{V_1} = \frac{-1 / (R_3 R_4 C_1 C_2)}{s^2 + (1/R_1 C_1)S + 1 / (R_2 R_4 C_1 C_2)} \quad 2.17$$

เป็นทรานส์เฟอร์ฟังก์ชันของโวลต์พาสที่เป็นลบเมื่อเทียบกับรูปมาตรฐาน

$$\frac{+Hw_o^2}{s^2 + (w_o/Q)s + w_o^2} \quad \text{จะได้}$$

$$w_o^2 = \frac{1}{R_2 R_4 C_1 C_2} \quad 2.18$$

$$\frac{w}{Q} = \frac{1}{R_1 C_1} = \frac{1}{Q R_2 R_4 C_1 C_2}$$

$$Q = \frac{R_1^2 C_1}{R_2 R_4 C_2} \quad 2.19$$

$$H = \frac{R_2}{R_3} \quad 2.20$$

- ถ้าสเกลค่าทั้งความถี่และขนาดให้ $C_1 = C_2 = 1F$, $R_4 = 1\text{โหล่ม}$
 สมมติว่า $w_o = 1$ เรเดียน /วินาที ดังนั้นเราจะจะได้
 $R_2 = 1$ โหล่ม
 $R_1 = Q$ โหล่ม
 $R_3 = 1/H$ โหล่ม

ตั้งวงจรรูป 2.9 ที่ผ่านมาแล้ว
 เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการใช้งานเพื่อการศึกษาค้นคว้า ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกคุณสมบัติที่สำคัญของวงจรรูปคือคือเป็น **Orthogonolly tuned**

หมายถึง

1. R_2 ำซปรับำห้ำด่ำ w_0
2. R_1 ำซปรับ่ำ Q ที่ต้องการโดยำม้ดองเบล่ยน่ำ w_0 (ซ่งำด้รับกำรปรับอยู่ก่อนแล้ว)
3. กำรปรับ R_3 เพื่อำห้ำด H ที่ต้องการหรือเกนของวงจรโดยำม้ผลกับ w_0 หรือ Q ซ่งำด้รับกำรเซ้ด่ำก่อน

ซ่งหมดนี่เป็นซ้ันดอนที่เรยภว่ำ " อัลกอริทึมของกำรปรับ่ำ (tuning algorithm)" ซ่งทอำห้ำด orthogonal tuning เรยภว่ำ iterative หมายถึงกำรพยอำมปรับเบล่ยน่ำอูบกำรณำด้่ำที่ดองกำร

ซ่งที่น่าสนอจคือ

$$\frac{V_3}{V_2} = -1$$

$$\frac{V_3}{V_1} = \frac{V_2 \times V_3}{V_1 \times V_2} = \frac{-V_2}{V_1} \tag{2.21}$$

แสดงอให้เห่นว่ำ $\frac{V_3}{V_1}$ มีทรนสัเฟอ์พ้งกัซ้ันแทน"ควมถ้ต่ำพอนำม้กลับเพล (noninverting lowpass)" ล้งเกดที่ V_3 กับ V_2 มีควมสัมพ้งคือ

$$\frac{V_3}{V_2} = \frac{1}{R_4 C_2 S} \tag{2.22}$$

จกกฎลูกโซ่ (Chain rule)

$$\frac{V_2'}{V_3} \times \frac{V_3}{V_2} \times \frac{V_2}{V_1} = \frac{V_2'}{V_1}$$

เอกสอานี้เป็นเอกสอานที่สงวนไว้สอำหรับกำรใช้งนเพื่อกำรศีกขทอำน้น ำม้อนุญดอให้นอำไปใช้ประยอชนด้นกำรค้ำ
 ำม้วอกรณโด้ย ำงซ้ัน อีภกซ่งอำมให้ดัดเบลงเนื่อหอและดองอ้งอ้งถ้งเจอำของเอกสอานทุภคซ่งที่มีกำรนอำไปใช้

$$\frac{V_2'}{V_1} = \frac{(1/R_3C_1)S}{s^2 + (1/R_1C_1)S + 1/R_2R_4C_1C_2} \quad 2.23$$

ความสัมพันธ์ของ $\frac{V_2'}{V_1}$ แสดงในรูป 2.11

รูป 2.10 เราพิจารณาหน้าที่ของวงจรอินเวอร์ตติ้งเกนหนึ่ง (Unit-gain inverting) เป็นส่วนหนึ่งของวงจรไบควอดซึ่งทำงานด้วยการป้อนกลับแบบลบ ภัยเหตุที่แต่ละส่วนในวงจรไบควอดเป็นภาคอินเวอร์ตติ้งจึงจะต้องมีวงจรเป็นจำนวนคี่ ไม่เช่นนั้นการป้อนกลับจะเป็นแบบบวก หรืออาจใช้ภาคอินเวอร์ตติ้ง 1 ภาค และนอนอินเวอร์ตติ้ง 2 ภาคแทนได้



รูป 2.11 วงจรไบควอดช่วงความถี่ผ่าน

2.2 วงจรและการทดลอง

2.2.1) การออกแบบวงจร ยึดหลักต่างๆดังนี้คือ

1) ค่าเปอร์เซ็นต์เดจแบนวิดธ์มากกว่า 80-100% ใช้ภาคโรว์พาสและวงจรผ่านความถี่สูงต่อкаскас (cascade) กัน ถ้าน้อยกว่า 80% ใช้วงจรแบนด์พาสฟิลเตอร์จริง

2) คำนึงถึงค่าความถี่ศูนย์กลาง (f_0), ค่า Q และค่าที่ต่อจูนเข้า

3) ใช้วงจรที่มีค่านอร์มอลไลซ์ (normalize) ความถี่ 1 kHz และ

อิมพีแดนซ์ 10 กิโลโห์ม สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยามให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกคำห้าจะมีค่า Q ค่า (2-5) ใช้วงจรแบบมัลติเฟดแบ็ค (Multiple feed-

back)

ค่า Q อื่นๆ ในช่วงจรแบบสเตรทวารีเอเบิล (state variable)

4) เลื่อน (shift) ความถี่โดยการคูณหรือหารค่าของ R ที่เป็นตัวกำหนดความถี่

5) สเกลค่าที่ได้ค่าความถี่ศูนย์กลาง และเปลี่ยนค่าของคาปาซิเตอร์

6) สร้างวงจร , จูน และทดสอบวงจร

การสเกลอิมพีแดนซ์ คุณค่าใดที่ R ต้องนำค่านั้นไปหารค่าคาปาซิเตอร์เดิมได้ค่าคาปาซิเตอร์ใหม่

การสเกลความถี่ ไม่มีผลกับค่า R

วงจรต้นแบบที่ซ้ำมีลักษณะดังรูป 2.9 โดยค่าของอุปกรณ์ในการนอร์มอลไลซ์คือ

$$R_1 = Q \quad \text{โหลห์ม}$$

$$R_3 = 1/H \quad \text{โหลห์ม}$$

$$R_4 = R_5 = R_6 = 1 \quad \text{โหลห์ม}$$

$$R_2 = \omega_0 = 1 \quad \text{โหลห์ม}$$

สเกลอิมพีแดนซ์ที่ 10 กิโลโหลห์ม ค่าต่างๆของอุปกรณ์คือ R 10Q กิโลโหลห์ม R 10/H กิโลโหลห์ม R₂ = R₄ = R₅ = R₆ = 10 กิโลโหลห์ม ค่า C₁ = C₂ เป็น 1/10k = 10⁻⁴ F ต่อมาทำการสเกลความถี่ไปที่ f₀ = 1 kHz หรือ ω = 2 π f₀ kHz (โดย ω₀ = 1 เป็นตัวกำหนด R₂ สำหรับวงจรนี้) ค่า C₁ = C₂ จะเปลี่ยนเป็น 10⁻⁴ = 15.9 × 10³ nF

nF

เมื่อใช้ความสัมพันธ์ R_{eq} = 1/f_cC โดยจะปรับเปลี่ยนวงจรเป็นสวิทช์คาปาซิเตอร์แบบควอด สำหรับความถี่คัลลิต (f_c) = 100 kHz จะได้ค่าอุปกรณ์ที่ใช้ในวงจรดังนี้

อุปกรณ์	ค่าอุปกรณ์	คาปาซิเตอร์ที่ใช้ร่วมกับสวิทช์
R ₂ , R ₄ , R ₅ , R ₆	10 กิโลโหลห์ม	1nF

R ₁ (Q)	5 กิโลโหลห์ม	2nF
--------------------	--------------	-----

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ที่เห็น คือทั้งห้ามมิให้ตัดแปลงเนื้อหามาและต้องอ้างถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


R ₃ (H = 5.6)	1.78 กิโลโหลห์ม	5.6nF
--------------------------	-----------------	-------

หมายเหตุ C_1, C_2 1.59 nF (ค่าคำนวณ) ๗ ๑๕ nF


2.2.2) วงจรและการทดลอง

วงจรที่ ๑๗ ทดลองสำหรับความถี่คลื่นความถี่ 100 kHz และ เฟสของคลื่นแสดงดังรูป 2.12

วงจรรูป 2.12 ประกอบด้วย 3 ส่วน ซึ่งเวลาทำการทดลองพิจารณาให้แต่ละส่วนทำงานตามหน้าที่เหมือนวงจร อาร์ชี และเมื่อประกอบกันแล้วทำงานเป็นยูนิเวอร์ซัลฟิลเตอร์ ซึ่งสามารถเอาท์พุทที่เป็นแบนด์พาส (V_B)





รูป 2.12 สวิตซ์คาปาซิเตอร์ไบควอด (ความถี่คลื่น 100 kHz)



รูป 2.13 ก วงจรอินเวอร์ตติ้งอินทิเกรเตอร์ จากสมการ

2.13 ข วงจรสมมูลกับรูป ก

เอกสารนี้เป็นเอกสารที่ส่ง $V_L' = -1$ ใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญ V_L' ให้ไปใช้ $-(f_c C_4)$ ด้านการ 2.24
ไม่ว่ากรณีใดๆ ทั้งสิ้น อี V_B ห้ามมี $SR_4 C_2$ งานและต้องอ้างอิงถึงเจ้า V_B เอกสารทุกครั้ง SC_2 การนำไปใช้





รูป 2.14 ก วงจรอินเวอร์ตติ้งแอมพลิฟาย
จากสมการ

2.14 ข วงจรสมมูลกับรูป ก

$$\frac{V_L}{V_L'} = \frac{-R_6}{R_5} = -1$$

$$\frac{V_L}{V_L'} = -1$$



รูป 2.15 ก วงจรอินเวอร์ตติ้งลออสซีอินทิเกรเตอร์
จากสมการ

2.15 ข วงจรสมมูลกับรูป ก

$$\frac{V_B}{V_i} = \frac{-(1/R_3 C_1) S}{S^2 + (1/R_1 C_1) S + 1/R_2 R_4 C_1 C_2}$$

$$\frac{V_B}{V_i} = \frac{-(f_c C_3 / C_1) S}{S^2 + (f_c C_{R1} S / C_1) + (f_c^2 C_{R2} C_{R4} / C_1 C_2)} \quad 2.15$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ การคัดลอกทำการศึกษาความถี่คืออด ซึ่งจะทำให้ค่าความต้านทานเสมือน

ของสวิทช์คาปาซิเตอร์แปรค่าได้ ทำการทดลองโดยใช้ความถี่คือ 100 kHz, 50kHz และ 25kHz ตามลำดับ ตามทฤษฎี ทำให้ความถี่คุณลักษณะ (f_0) ลดลงทีละครึ่งหนึ่งตามลำดับ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 ผลการทดลอง

$$f_c = 100 \text{ kHz}$$

$$V_i = \pm 0.2 \text{ V.}$$

	Frequency (Hz)	Vout(volt)	dB
1	200	0.080	-7.959
2	300	0.100	-6.021
3	400	0.120	-4.437
4	500	0.170	-1.412
5	600	0.200	0.000
6	700	0.220	0.828
7	800	0.260	2.279
8	900	0.300	3.522
9	1000	0.340	4.609
10	1100	0.380	5.575
11	1200	0.390	5.801
12	1300	0.400	6.021
13	1400	0.420	6.444
14	1500	0.420	6.444
15	1600	0.420	6.444
16	1700	0.410	6.235
17	1800	0.400	6.021
18	1900	0.380	5.575
19	2000	0.380	5.575
20	2100	0.350	4.861
21	2200	0.330	4.350
22	2300	0.320	4.082
23	2400	0.310	3.807
24	2500	0.300	3.522
25	2600	0.290	3.227
26	2700	0.270	2.607
27	2800	0.270	2.607
28	2900	0.250	1.938
29	3000	0.250	1.938
30	3200	0.230	1.214
31	3400	0.210	0.424
32	3800	0.190	-0.446
33	4000	0.170	-1.412
34	5000	0.140	-3.098
35	6000	0.110	-5.193
36	8000	0.090	-6.936
37	10000	0.080	-7.959

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$f_c = 50 \text{ kHz}$$

$$V_i = \pm 0.2 \text{ V.}$$

	Frequency (Hz)	Vout (volt)	dB
1	100	0.048	-12.396
2	200	0.088	-7.131
3	300	0.130	-3.742
4	400	0.180	-0.915
5	500	0.230	1.214
6	600	0.270	2.607
7	700	0.280	2.923
8	800	0.300	3.522
9	900	0.290	3.227
10	1000	0.280	2.923
11	1100	0.250	1.938
12	1200	0.250	1.938
13	1300	0.210	0.424
14	1400	0.210	0.424
15	1500	0.190	-0.446
16	1600	0.180	-0.915
17	1700	0.160	-1.938
18	1800	0.160	-1.938
19	1900	0.160	-1.938
20	2000	0.140	-3.098
21	2100	0.130	-3.742
22	2200	0.120	-4.437
23	2300	0.120	-4.437
24	2400	0.120	-4.437
25	2500	0.110	-5.193
26	2600	0.100	-6.021
27	2700	0.100	-6.021
28	2800	0.095	-6.466
29	2900	0.090	-6.936
30	3000	0.090	-6.936
31	3100	0.090	-6.936
32	3500	0.070	-9.119
33	4000	0.070	-9.119
34	5000	0.050	-12.041
35	6000	0.045	-12.956
36	7000	0.035	-15.139

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$f_c = 25 \text{ kHz}$$

$$V_i = \pm 0.2 \text{ V.}$$

	Frequency (Hz)	Vout (volt)	dB
1	50	0.050	-12.041
2	100	0.100	-6.021
3	200	0.200	0.000
4	300	0.300	3.522
5	350	0.320	4.082
6	400	0.330	4.350
7	500	0.315	3.946
8	600	0.290	3.227
9	800	0.200	0.000
10	1000	0.160	-1.938
11	1100	0.150	-2.499
12	1200	0.130	-3.742
13	1300	0.120	-4.437
14	1400	0.110	-5.193
15	1500	0.100	-6.021
16	1600	0.095	-6.466
17	1800	0.090	-6.936
18	2000	0.080	-7.959
19	2500	0.060	-10.458


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรรอาร์ซี ไบควอด

	Frequency (Hz)	Vout(volt)	dB
1	100	0.190	-0.446
2	200	0.260	2.279
3	300	0.320	4.082
4	400	0.370	5.343
5	500	0.400	6.021
6	600	0.440	6.848
7	700	0.460	7.235
8	800	0.480	7.604
9	900	0.470	7.421
10	1000	0.460	7.235
11	1100	0.440	6.848
12	1200	0.420	6.444
13	1300	0.400	6.021
14	1400	0.380	5.575
15	1500	0.350	4.861
16	1600	0.340	4.609
17	1700	0.320	4.082
18	1800	0.300	3.522
19	1900	0.280	2.923
20	2000	0.270	2.607
21	2100	0.260	2.279
22	2200	0.250	1.938
23	2300	0.240	1.584
24	2400	0.230	1.214
25	2500	0.220	0.828
26	2600	0.220	0.828
27	2700	0.200	0.000
28	2800	0.195	-0.220
29	2900	0.190	-0.446
30	3000	0.180	-0.915
31	3100	0.180	-0.915
32	3500	0.155	-2.214
33	4000	0.140	-3.098
34	5000	0.105	-5.597
35	6000	0.095	-6.466
36	7000	0.080	-7.959

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.16 ผลตอบสนองทางความถี่ของสวิทช์คาปาซิเตอร์ไบควอดที่ $f_C = 100 \text{ kHz}$




ผลตอบสนองทางความถี่ของสวิทช์คาปาซิเตอร์ไอควอลิต






รูป 2.17 ผลการตอบสนองทางความถี่ของสวิทช์คาปาซิเตอร์ไบควอดที่ $f_c = 50 \text{ kHz}$


dB



ผลตอบสนองทางความถี่ของสวิทช์คาปาซิเตอร์ไบควอด



รูป 2.18 ผลการตอบสนองทางความถี่ของสวิทช์คาปาซิเตอร์ไบควอดที่ $f_c = 25 \text{ kHz}$



$$f_0 = \sqrt{f_U \cdot f_L} = 411.34 \text{ Hz}$$


$$\text{แบนด์วิดท์ที่ } -3 \text{ dB} = f_U - f_L = 485 \text{ Hz}$$

ผลตอบสนองทางความถี่ของสวิทช์คาปาซิเตอร์ไอควอลิต






รูป 2.19 ผลการตอบสนองทางความถี่ของแอดทีฟ อาร์ซี ไลควอด



Active RC Biquad




รูป 2.21 ผลการตอบสนองทางความถี่ของสวิทช์คาปาซิเตอร์ ไบควอด
เมื่อเทียบกับ แอคทีฟ อาร์ชี ไบควอด




สเกล: เข็มชี้

ความถี่ (Hz)

การตอบสนองของฟังก์ชันการถ่ายโอนในหน่วยความถี่




รูป 2.20 เปรียบเทียบผลการตอบสนองทางความถี่ของสวิทช์คาปาซิเตอร์ที่ความถี่คล็อกต่างกัน




ผลของขนาดช่องความถี่ต่อของสัญญาณที่เข้าที่เคส




ขนาดอินพุท $V_i = \pm 0.2$ โวลต์ , ความถี่ 500 เฮิรท์



รูป 2.22 รูปคลื่นจากวงจรแอมป์ฟายเออร์ที่ ไบควอด



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูป 2.23 รูปคลื่นจากวงจรสวิตซ์คาปาซิเตอร์ ไบควอด
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


 $V_{u(CSC)}$
 $V_{u(CRC)}$

รูป 2.24 รูปคลื่นเปรียบเทียบจากวงจรทั้งสอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4สรุปและวิจารณ์

จากหลักการสร้างวงจรไบควอด ซึ่งประยุกต์ใช้สวิทช์คาปาซิเตอร์ แทนตัวความต้านทานในวงจรแอกทีฟ อาร์ซี ไบควอด (Active RC Biquad) จะพบว่า ผลการทดลองที่ได้มีค่าใกล้เคียงกัน ดังในรูป 2.17 ซึ่งใช้สวิทช์คาปาซิเตอร์ที่มีสัญญาณคล็อก ควบคุมสวิทช์ (f_c) = 50 kHz ในวงจรไบควอด จะมีค่าแบนด์วิดธ์ (BW) ประมาณ 930 Hz และความถี่ศูนย์กลาง (f_0) อยู่ที่ 811.17 Hz

เมื่อเทียบกับรูปที่ 2.19 ที่เป็นวงจรแอกทีฟ อาร์ซีไบควอด แบนด์วิดธ์ จะมีค่าประมาณ 1260 Hz และมีความถี่ศูนย์กลางที่ 737.56 Hz ซึ่งจากการเปรียบเทียบ ผลทั้ง 2 วงจร แสดงให้เห็นว่า สามารถใช้สวิทช์คาปาซิเตอร์แทนตัวความต้านทานได้ แม้ว่า จะมีความคลาดเคลื่อนเกิดขึ้นซึ่งอาจเกิดจาก -ค่าความผิดพลาดของอุปกรณ์ตัวความต้าน- และคาปาซิเตอร์

-ค่าแรงดันไฟฟ้าออฟเซตของออปแอมป์ ซึ่ง ได้กล่าวไว้ในภาคผนวก ข

-การเดินสายต่างๆในวงจรอาจทำให้เกิด สเตรย์ คาปาซิแตนซ์ (stray capacitance)

และนอกจากนั้นอาจเกิดจากความผิดพลาดของผู้ทดลองในการอ่านค่าต่างๆ

ข้อสังเกตอย่างหนึ่ง ที่แสดงให้เห็นว่าวงจรสวิทช์คาปาซิเตอร์มีการทำงานที่กว้างกว่าวงจรแอกทีฟ อาร์ซี ไบควอด คือเมื่อเปลี่ยนความถี่ของสัญญาณคล็อกที่ ควบคุมสวิทช์ เพิ่มขึ้นเป็น 2 เท่า ทำให้แบนด์วิดธ์เพิ่มขึ้นประมาณ 2 เท่าเช่นกัน และสามารถเลื่อนความถี่ศูนย์กลาง (f_0) สูงขึ้นประมาณ 2 เท่า ดังรูป 2.16 , 2.17 , 2.18 ทำให้วงจรมีความยืดหยุ่น (flexible) สูง เมื่อเทียบกับวงจรแอกทีฟ อาร์ซี ไบควอด จะสามารถใช้งานได้เฉพาะในช่วงการตอบสนองทางความถี่ที่ได้ออกแบบไว้

วงจรที่ได้ออกแบบมีงานการทำงานในช่วงความถี่เสียง

บทที่ 3

เครื่องขยายสัญญาณซึ่งมีอัตราขยายแบบล็อก

(Logarithmic Amplifier)

3.1 ทฤษฎี

เครื่องขยายสัญญาณซึ่งมีอัตราขยายแบบล็อก ปรกติจะสร้างชั้นโอดยา ซ้ำโอดหรือทรานซิสเตอร์ เป็นวงจรถ่วงกลับของออปแอมป์ และใช้คุณสมบัติความสัมพันธ์ระหว่างกระแสที่ผ่านโอดกับศักย์ไฟฟ้าที่ตกคร่อมโอดตาม 3.1 เป็นหลัก

$$I = I_a (e^{qV/KT} - 1) \quad (3.1)$$

เพราะสัญลักษณ์ต่างๆ ที่ใช้ใน 3.1 นี้ เป็นที่รู้จักกันดีทั่วๆ ไป ฉะนั้นในที่นี้จะขอเว้นการกล่าวถึงความหมายของสัญลักษณ์นั้นๆ เพื่อเป็นการประหยัดหน้ากระดาษ

เครื่องขยายสัญญาณซึ่งมีอัตราขยายแบบล็อกโดยอาศัยหลักการดังกล่าวนี้มีข้อเสียซึ่งเห็นได้ชัดดังต่อไปนี้คือ

1. มีอัตราการเปลี่ยนแปลงของศักย์ไฟฟ้าทางเอาต์พุตตามาก กล่าวคือแม้จะมีการเปลี่ยนแปลงของศักย์ไฟฟ้าทางอินพุตถึง 10 เท่าตัว (1 decade) ก็จะมีการเปลี่ยนแปลงของศักย์ไฟฟ้าทางเอาต์พุตประมาณ 60 mV เท่านั้นเอง

2. อุณหภูมิมีอิทธิพลต่อค่าศักย์ไฟฟ้า ที่ได้จากเอาต์พุตตามดังกล่าวจะเห็นได้จาก 3.1 ว่า อุณหภูมิ T ปรากฏอยู่ในพจน์เอกซโพเนนเชียล และยิ่งกว่านั้นค่ากระแสอิ่มตัว I_a ก็ยังขึ้นอยู่กับอุณหภูมิด้วย

สำหรับค่ากระแส I ที่ค่าคงที่ ศักย์ไฟฟ้าจะเปลี่ยนแปลงประมาณ -2 mV/C นั่นคือถ้าสมมติว่า อุณหภูมิเปลี่ยนแปลง 30°C ย่อมจะเป็นผลทำให้เกิดการเปลี่ยนแปลงของศักย์ไฟฟ้าที่เอาต์พุต เป็นจำนวนเท่ากับการเปลี่ยนแปลงที่เกิดจากศักย์ไฟฟ้า ที่อินพุตเปลี่ยนแปลง 10 เท่าตัว ดังนั้นเครื่องขยายสัญญาณซึ่งมีอัตราขยายแบบล็อก ซึ่งใช้โอดหรือทรานซิสเตอร์ จึงจำเป็นต้องมีวงจรถ่วงกลับชดเชย ต่ออิทธิพลของการเปลี่ยนแปลงอุณหภูมิเป็นอย่างดี เพื่อแก้ปัญหาดังกล่าวมาแล้วว่าได้มีการคิดวงจรเครื่องขยายสัญญาณแบบล็อกที่ใช้เทคนิคการกระตุ้น IC 555 โดยการประจุไฟฟ้าที่เก็บตัวเก็บประจุขึ้น แต่วิธีการดังกล่าวก็ยังมีข้อเสียที่เอาต์พุตของวงจรมันจะกระเพื่อม (ripple) ของสัญญาณสูง ผลตอบสนองช้า และทั้งยังมีค่าผิดพลาดที่เกิดขึ้นจากความกว้างของสัญญาณที่นำมาใช้กระตุ้นการทำงานของ IC 555 ด้วย


เอกสารนี้เป็นวงจรถ่วงกลับที่เสนอแนะใช้หลักการคายประจุในวงจร RC มาควบคุมการประจุไฟฟ้าของวงจรอินทิเกรเตอร์ และทำการสุ่มและรักษาค่า (sample & hold) ค่าสัญญาณเอาต์พุตนั้น

ทำให้เกิดมีการเปลี่ยนแปลงของศักย์ไฟฟ้าที่เอาต์พุต านลักษณะที่เป็นเชิงลือก เมื่อเทียบค่าศักย์ไฟฟ้าที่อินพุต วงจรนี้มีข้อดีเหนือกว่าวงจรขยายสัญญาณซึ่งมีอัตราขยายสัญญาณแบบลือกแบบเดิม คือ

1. อุณหภูมิมีอิทธิพลต่ออัตราการขยายน้อยมาก
2. อัตราการเปลี่ยนแปลงของศักย์ไฟฟ้าที่อินพุต สามารถทำให้เกิดการเปลี่ยนแปลงของศักย์ไฟฟ้าที่เอาต์พุตได้มาก (ขึ้นอยู่กับอัตราการประจุของตัวเก็บประจุในวงจรอินทิเกรเตอร์)

ขีดจำกัดของวงจรมันนี้คือ สามารถใช้ได้ด้านย่านความถี่ที่ต่ำสูงนักเช่น ย่านย่านความถี่เสียง เป็นต้น เพราะมีหลักการทางานโดยอาศัย เทคนิคของการส่งสัญญาณ (sampling technique)

วงจรเครื่องขยายสัญญาณ ซึ่งมีอัตราขยายสัญญาณแบบลือกแบบใหม่นี้ มีวงจรดังแสดงในรูป 3.1 วงจรนี้ทางานโดยมีวงจรที่สร้างสัญญาณควบคุมสวิทช์ ϕ_1 และ ϕ_2 ที่มีลักษณะสัมพันธ์กันดังรูป 3.2



รูป 3.1 เครื่องขยายเสียงที่มีอัตราการขยายแบบลือก

เมื่อ ϕ_1 on จะทำให้เกิดการประจุ C_1 ำที่มีศักย์ไฟฟ้าคร่อมตัว C_1 เท่ากับค่าศักย์ไฟฟ้าอ้างอิง (reference voltage) V_{R1} และเมื่อ ϕ_1 off และ ϕ_2 on จะเกิดการคายประจุของ C_1 ผ่าน R_1 ขึ้นทำให้เกิดศักย์ไฟฟ้า V_{R1} คร่อม R_1 ที่เปลี่ยนแปลงตามเวลาในลักษณะเอกโปเนนเชียล กล่าวคือ

$$V_{R1} = V_{R1} e^{-(t-t_0)/R_1 C_1} \quad (3.2)$$

ไม่ว่ากรณีใดๆ ทั้ง V_{R1} จะต้องมีค่าคงที่และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดย t_0 ในที่นี้คือเวลาที่ C_1 เริ่มต้นคายประจุ (เวลาที่ 2 เริ่ม on) ค่าศักย์ไฟฟ้า V_{R2} นี้จะถูกนำมาเปรียบเทียบกับระดับศักย์ไฟฟ้าอินพุต V_1 โดยอาศัย IC A_1 เป็นตัวทำการเปรียบเทียบ โดย IC A_1 ให้เอาต์พุต 2 ออกมาเป็นค่าบวก เมื่อ $V_{R1} > V_1$

ดังนั้นช่วงเวลา T ที่ เอาต์พุต ของ IC A_1 มีค่าเป็นบวกสามารถคำนวณได้โดยอาศัย (3.2) เมื่อให้ $t - t_0 = T$ กล่าวคือ

$$V_{R1} e^{(tr/R_1 C_1)} = V_i \quad (3.3)$$

ซึ่งจะคำนวณต่อไปได้ว่า

$$e^{(tr/R_1 C_1)} = V_i / V_{R1} \quad (3.4)$$

หรือ

$$\begin{aligned} T &= R_1 C_1 \ln V_i - R_1 C_1 \ln V_{R1} \\ &= R_1 C_1 \ln V_i - K \end{aligned} \quad (3.5)$$

โดยในที่นี้ $K = R_1 C_1 \ln V_{R1}$ ซึ่งมีค่าคงที่ถ้าศักย์ไฟฟ้าอ้างอิง V_{R1} คงที่ และเพราะสวิตช์ S_3 ถูกควบคุมให้ทำงานโดย ϕ_2 ดังนั้นวงจรอินทิเกรเตอร์ IC A_2 จะอินทิเกรตสัญญาณจากศักย์ไฟฟ้าอ้างอิง V_{R2} เป็นเวลา T วินาที เพราะฉะนั้นถ้าสมมติว่าเวลาเริ่มต้นมีประจุค้างอยู่บน C_2 เลย เอาต์พุต V_0 ของอินทิเกรเตอร์ (IC A_2) จะมีค่าสูงสุดคือ

$$V_0' / \max = (V_{R2} T) / R_2 T_2 \quad (3.6)$$

สวิตช์ S_5 จะทำงานร่วมกันเหมือน AND GATE ที่จะลุ่มเก็บค่าเอาต์พุตจาก IC A_2 ไว้บน C_3 ในช่วงเวลาที่เอาต์พุตของ IC A_1 มีค่าเป็นศูนย์ และสัญญาณ O_2 on ซึ่งจะเห็นว่า ถ้าอินพุตอิมพีแดนซ์ของ ic a_3 และความต้านทานขณะปิด (off resistance) ของสวิตช์ S_3 มีค่าสูงมาก C_3 ก็จะทำหน้าที่รักษาศักย์ไฟฟ้าคร่อมตัวมันเอง ไว้ที่มีค่าคงที่เท่ากับ V_0' / \max อยู่ตลอดเวลา IC 3 นอกจากจะเป็นส่วนหนึ่งของ holding circuit ไว้กับค่าสัญญาณบน C_3 แล้วยังทำหน้าที่เป็นวงจร differential amplifier ซึ่งให้เอาต์พุต V_0 ที่สามารถคำนวณได้ดังต่อไปนี้ คือ

$$V_0 = V_{C1} (1 + R_4 / R_3) - V_{R3} R_4 / R_3 \quad (3.7)$$

โดยในที่นี้ V_{C3} และ V_{R3} คือค่าศักย์ไฟฟ้าที่คร่อม C_3 และศักย์ไฟฟ้าอ้างอิงที่ต่ออยู่กับ R_3 ตามลำดับทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจาก V_{C3} จะถูก hold ไว้เท่ากับ V'_{o}/\max อยู่ตลอดเวลา ดังนั้นโดยอาศัย (2-4) , (2-5) และ (2-6) เราจะได้

$$\begin{aligned} V_o &= \{V_{r2}(R_1C_1 \ln V_1 - K) (1+R_4/R_3) / (R_2C_2)\} - (V_{r3} R_4/R_3) \\ &= [V_{r2} (R_3 + R_4) (R_1C_1 \ln V_1 - K) / R_2R_3C_2] - (V_{r3} R_4/R_3) \end{aligned} \quad (3.8)$$

ถ้าเราเลือกค่า $V_{r3} = -[KV_{r2} (R_3+R_4) / (R_2R_4C_2)]$ แล้วจะได้

$$\begin{aligned} V_o &= (R_3+ R_4)V_{r2} R_1C_1 \ln V_i / (R_2R_3C_2) \\ &= \frac{(R_3+ R_4) V_{r2} R_1C_1 \log V_i / \log e}{R_2R_3C_2} \end{aligned}$$

$$V_o = K \log V_i \quad (\text{โดยที่ } K = \frac{(R_3+ R_4) V_{r2} R_1C_1 / \log e}{R_2R_3C_2}) \quad (3.9)$$

ซึ่งเราจะพบว่า เอาท์พุท V_o นี้จะเปลี่ยนตามค่าล็อกของอินพุท V_i ต่อมาเมื่อสัญญาณควบคุม ϕ_1 ถึงเวลา on เราจะพบว่าสถานะภาพต่างๆของวงจรถูก reset กลับไปสู่สถานะเดิมที่เริ่มต้น กล่าวคือ C_1 จะถูกประจุเพื่อให้มีศักดาไฟฟ้าคร่อมตัวมันเท่ากับ V_{r1} และประจุบน C_2 จะมีค่าเท่ากับศูนย์ ยกเว้นเพียงแต่ศักดาไฟฟ้าคร่อม C_3 เท่านั้นที่จะถูกรักษาไว้ให้มีค่าคงที่เท่าเดิม คือ ค่าตาม (3.6) ซึ่งหมายความว่า เอาท์พุท V_o จะมีค่าแปรผันตามค่าล็อกของอินพุท V_i ดังความสัมพันธ์ (3.9) ตลอดเวลา

เมื่ออินพุท V_i มีค่าเปลี่ยนไป โดยที่ $V_i < V_{r1}$ และช่วงเวลา T ตาม (3.5) มีค่าน้อยกว่าช่วงเวลา on ของสัญญาณควบคุม ϕ_2 วงจรนี้ก็ยังทำงานได้เช่นเดียวกับาได้อธิบายมาแล้วนี้ โดยค่าศักดาไฟฟ้าตามจุดต่างๆ ก็จะเปลี่ยนไปขึ้นอยู่กับค่าอินพุท V_i ที่เข้ามานั้น และ เอาท์พุท V_o ก็ยังคงเปลี่ยนตามค่าล็อกของ V_i ตามความสัมพันธ์ (3.9) เช่นเดิม

เนื่องจากการทำงานของวงจรนี้ทำให้ความสัมพันธ์ระหว่าง เอาท์พุทและอินพุทเป็นไปตาม (3.9) เราจึงกล่าวได้ว่า วงจรนี้ทำงานเป็นเครื่องขยายสัญญาณแบบล็อกก็ได้ตามต้องการ

3.2 การทดลองและผล

ได้ทดลองต่อวงจรตามรูป 3.1 โดยใช้ IC เบอร์ LF 351 สำหรับ A_1, A_2 และ A_3 ใช้ $R_1 = 680$ โอห์ม , $R_2 = 2$ กิโลโอห์ม , $R_3, R_4 = 1$ กิโลโอห์ม, $C_1 = C_2 = C_3 = 0.03$ ไมโครฟารัด , $V_{r3} = -1$ โวลต์ และ V_{r2} นี้เป็นเอาต์พุทของ A_1 สำหรับ ϕ_1 และ ϕ_2 เป็นสัญญาณความถี่เท่ากับ 6 กิโลเฮิรตซ์ ความสัมพันธ์ของ V_i และ V_o ที่ได้จากการทดลองโดยที่ $V_{r1} = 5.5$ โวลต์ มา $V_{r1} =$

4.5 โวลต์ และ $V_{r1} = 3$ โวลต์ มีดังแสดงงานรูป 3.2 ซึ่งจะเห็นว่า วงจรทำงานเป็นวงจรถยายสัญญาณเชิงสีกอได้ดีพอสมควร เนื่องจากค่าเอาต์พุตที่ได้ยังมีค่าคลาดเคลื่อนจากทางทฤษฎีอยู่

ผลการทดลอง

$$\underline{V_{r1} = 3 \text{ โวลต์}}$$

โวลต์เตจอินพุต V_i (V)

โวลต์เตจเอาต์พุต V_o (V)

2.35	0.72
2.25	0.46
2.0	0.18
1.75	0.10
1.825	0
1.5	-0.375
1.25	-0.745
1.00	-1.12
0.75	-1.7
0.50	-2.63
0.28	-3.85

$$\underline{V_{r1} = 4.5 \text{ โวลต์}}$$

โวลต์เตจอินพุต V_i (V)

โวลต์เตจเอาต์พุต V_o (V)

3.5	0.72
3.25	0.36
3.0	0.21
2.75	0.04

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โวลต์เตจอินพุท V_i (V)

โวลต์เตจเอาต์พุท V_o (V)

2.7	0
2.5	-0.145
2.25	-0.39
2.0	-0.59
1.75	-0.88
1.5	-1.2
1.25	-1.52
1.0	-1.98
0.75	-2.58
0.5	-3.3
0.385	-3.86

$V_{r1} = 5.5$ V

โวลต์เตจอินพุท V_i (V)

โวลต์เตจเอาต์พุท V_o (V)

4.4	0.72
4.25	0.475
4.0	0.385
3.75	0.19
3.5	0.044
3.45	0
3.25	-0.16
3.0	-0.36

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ทำงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่หรือใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารที่มีมีการนำไปใช้


โวลต์เตจอินพุท V_i (V)

โวลต์เตจเอาต์พุท V_o (V)

2.25	-1.18
2.0	-1.5
1.75	-1.35
1.5	-2.5
1.25	-3.3
1.2	-3.5
1.15	-3.7
1.1	-3.85




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ϕ_1

5 V/DIV

ϕ_2




V_{C1}


1 V/DIV

V_{R1}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูป 3.2 รูปคลื่นตามจุดต่างๆ
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

V_o


0.5V/DIV


V_o

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูป 3.3 ผลการทดลองเมื่อเปลี่ยนค่าศักย์ไฟฟ้าอ้างอิงต่างๆกัน

ผลการทดลองเมื่อเปลี่ยนค่าศักย์ไฟฟ้าอ้างอิงต่างๆกัน





$V_1 = \pm 1.2$ โวลต์ , ความถี่ 450 เฮิรต์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้拿去ไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 3.4 แสดงลักษณะของเอาท์พุทเมื่ออินพุทเป็นสัญญาณสามเหลี่ยม

3.3สรุปและวิจารณ์

การทดลองนี้ ได้ทดลองสร้างวงจรขยายสัญญาณเชิงล็อก ซึ่งประยุกต์ใช้หลักการคายประจุของคาปาซิเตอร์ วงจรจะทำงานได้ดีในย่านความถี่ไม่สูงนัก เช่น ย่านความถี่เสียง และสามารถปรับระดับศูนย์ของเอาต์พุตได้โดยการปรับค่า V_{R1} โดยต้องเลือกใช้

- 1) ตัวเก็บประจุที่มีอัตราการรั่วของประจุน้อย
- 2) ไอซี ออปแอมป์ ที่มีอินพุทอิมพีแดนซ์สูง เพื่อลดความคลาดเคลื่อน
- 3) ค่าอุปกรณ์ R_1 และ R_2 ให้มีค่าเวลาดังตัว (time constant) ประมาณ

$1/5$ เท่าของ ϕ_1 หรือ ϕ_2 on

อนึ่งเอาต์พุตของวงจรจะมีการกระเพื่อม (ripple) มาก ถ้าเกิดการรั่วของคล็อคควบคุมสวิทช์ที่มีระดับสัญญาณแรงเกินไปที่สวิทช์ S_4, S_5 การลดการกระเพื่อมของเอาต์พุตทำโดยแทน S_4, S_5 ที่ต่ออนุกรมกันด้วยสวิทช์ตัวเดียว ซึ่งมีสัญญาณคล็อคควบคุมเกิดจากการรวมคล็อคควบคุมสวิทช์ S_4 กับคล็อคควบคุมสวิทช์ S_5

3.4วิเคราะห์

จากผลการทดลอง

1) เมื่อป้อนระดับไฟตรง เอาต์พุตที่ออกมาเป็นกระแสตรงที่แปรค่าตามระดับอินพุต ดังสมการ (3.9) $V_o = k \log V_i$ เอาต์พุตที่ได้จะมีการกระเพื่อมเกิดขึ้นเนื่องมาจากการรั่วของคล็อคควบคุมสวิทช์ โดยเฉพาะที่สวิทช์ S_4 และ S_5 จะมีผลมาก ผลการทดลองเมื่อแปรค่า V_i ที่ละน้อย V_{out} ที่ได้ออกมาจะมีขีดจำกัด ในช่วงคาบเวลา $T = R_1 C_1 \ln V_i - k$ และในขณะที่การทำงานเป็นล็อกแอมป์บลิฟเฟอร์ต้องป้อนค่า V_i ในช่วงที่เกิดการคายประจุหรือรูปเอ็กโปเนนเชียล ดังในรูป 3.2 ที่ระดับสัญญาณ V_{R1}

2) เมื่อแปรค่า V_{R3} จาก 3 V , 4.5 V , 5.5 V เอาต์พุตที่ได้ที่ค่า V_{R3} ต่างๆกันจะมีค่ามากที่สุดและต่ำที่สุด ประมาณได้ว่าเท่ากัน จากสมการ (3.9) กล่าวได้ว่า

$$k = \frac{V_o}{\log V_i}$$

จากสมการข้างต้น V_o มีช่วงจำกัด ท้าให้ค่า k ที่ได้จากการแปรค่า V_i ในช่วงน้อยๆมีค่าสูงกว่าเมื่อเทียบกับค่า k ที่ได้จากการแปรค่า V_i ในช่วงมาก ดังเช่นผลการทดลอง จะพบว่า

เอกสารนี้เป็นเอกสารที่สงวน $V_{R3} = 3$ ใช้ V ในเพื่อการศึกษา มีเกิน k มากที่สุด ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้ง $V_{R3} = 5.5$ V มีเกิน k น้อยที่สุด

บทที่ 4

สวิตซ์ดาปาคิเตอร์ พูลเวฟ เรกติไฟเออร์ (SC Full Wave Rectifier)

4.1 ทฤษฎี

วงจรสวิตซ์ดาปาคิเตอร์สามารถใช้เป็น พูลเวฟ เรกติไฟเออร์ ซึ่งวงจรดังกล่าวจะเปลี่ยนกลับสัญญาณอินพุต $V_{in}(t)$ เป็นค่าสัมบูรณ์ของมัน $|V_{in}(t)|$ วิธีง่าย ๆ คือการสร้างจากการผนวกวงจรคอมพาราเตอร์ (Comparator) หนึ่งตัวเข้ากับมอดูเลเตอร์ (modulator)




รูป 4.1

แอมพลิจูดมอดูเลชัน (amplitude Modulating): รูปคลื่นและสเปกตรัมของสัญญาณมอดูเลตติ้ง $m(t)$, คลื่นพาห์ $x(t)$ ที่เป็นคลื่นไซน์ และสัญญาณที่ผ่านการมอดูเลตแล้ว $y(t)$

ส่วนสำคัญของวงจรอนลิเนียร์จะผลิตสเปกตรัมสัญญาณอินพุตขึ้นมาใหม่ที่เลื่อนสเปกตรัมไปตามแกน ω เพื่อที่จะเลื่อนสเปกตรัม $M(\omega)$ ของสัญญาณ $m(t)$ ไปเท่ากับ ω_a เราสามารถสร้างสัญญาณ $y(t) = m(t)\cos \omega_{ca}t$ โดยฟูเรียรทรานสฟอร์มของ $\cos \omega_{ca}t$ คือ $\frac{1}{2}[\delta(\omega - \omega_{ca}) + \delta(\omega + \omega_{ca})]$ หากการดูใน time domain โดยตรงเพื่อแปลงให้อยู่ในรูปโดเมนความถี่และการแปลงโดย $\delta(\omega \pm \omega_{ca})$ จะเพียงเลื่อนสเปกตรัมออกไป $\pm \omega_{ca}$ เท่านั้น ดังนั้นสเปกตรัมของ $y(t) = m(t)\cos \omega_{ca}t$ คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ $Y(\omega) = \frac{1}{2}M(\omega + \omega_{ca}) + \frac{1}{2}M(\omega - \omega_{ca})$ นำไปใช้ประโยชน์ (4.1) การคำนวณการถี่ของสัญญาณที่เลื่อนออกไปเท่ากับ $\pm \omega_{ca}$ รูป 4.1 แสดงรูปคลื่นและสเปกตรัมของ

$m(t), x(t) = \cos \omega_{ca}t$ และ $Y(t) = m(t)x(t)$ รูป 4.1 คือกรณีที่ตัวบ่งที่สมมติว่า ω_{ca} มากกว่า ω_{max} (ความถี่สูงสุดของ $M(\omega)$) จนกระทั่งไม่เกิดความผิดพลาดขึ้นในระหว่าง operation รูปคลื่นของ $y(t)$ ที่แสดงคือ ขนาด (amplitude) ของ $x(t)$ (ปกติเรียกว่า คลื่นพาห์(carrier)) ที่ถูกเปลี่ยนแปลงโดยสัญญาณ modulating ($m(t)$) ดังนั้นขบวนการนี้คือ amplitude modulation และวงจรที่ทำให้เกิดผลดังกล่าวเรียกว่า amplitude modulator



รูป 4.2 รูปคลื่นและสเปกตรัมสำหรับคลื่นพาห์ที่เป็นสี่เหลี่ยม

โดยที่ตัวบ่งคลื่นพาห์เป็นสัญญาณรายเวลา (periodic signal) ถ้าคาบของคลื่นพาห์คือ $T_{ca} = 2\pi/\omega_{ca}$ แล้วการกระจายอนุกรมฟูรีเยร์ คือ


$$x(t) = \sum_{n=-\infty}^{\infty} a_n e^{jn\omega_{ca}t} \quad (4.2)$$

เนื่องจากการแปลงฟูรีเยร์ของ $e^{jn\omega_{ca}t}$ คือ $2\pi\delta(\omega - n\omega_{ca})$ วัชหลักการเดียวกันซึ่งกล่าวไว้ในตอนต้นในสมการ 4.1 เราจะได้สเปกตรัมของสัญญาณที่ผ่านการ modulate แล้ว

$$Y(\omega) = \sum_{n=-\infty}^{\infty} a_n M(\omega - n\omega_{ca}) \quad (4.3)$$


สังเกตว่าสัญญาณคลื่นพาห์ $x(t)$ ไม่ได้อยู่ในสัญญาณเอาท์พุทโดยตรง ดังนั้นขบวนการนี้คือการ mod แบบกดสัญญาณคลื่นพาห์ไว้ (suppressed-carrier modulation) side band อันแรกที่ $\omega \pm \omega_{ca}$ แทนสัญญาณเอาท์พุทที่ต้องการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.3 แอมป์อินทิเกรเตอร์ที่มีเกนดีซี $-C_1/C_2$ หรือ $+C_1/C_2$

สัญญาณคลื่นพาร์กที่เป็นสัญญาณคาบเวลาซึ่งถูกสร้างจากวงจรสวิตช์คาบวาซิเตอร์จะได้เป็นคลื่นสี่เหลี่ยมซึ่งมีค่าสลับระหว่าง $\pm V$ สำหรับ $x(t)$ สัมประสิทธิ์ a_n จะเป็น 0 ทุกค่าของ n เป็น คู่ และขนาดจะลดลงเป็น $1/n$ สำหรับค่า n ที่เป็นจำนวนคี่ ดังนั้นเพื่อความง่ายจึงใช้ $V=1$ จะได้รูปคลื่นและสเปกตรัมของรูป 4.2



รูป 4.4 สเปกตรัมของ $m(t)$, $Y(\omega)$ หลังการมอดูเลต และ สเปกตรัม $Y(\omega - \omega_c)$ ที่หนึ่ง สร้างขึ้นโดย ω_c

วิธีง่ายเพื่อทำการ modulation กับคลื่นพาร์กที่เป็นสี่เหลี่ยมคือ เลือกชั่วของสัญญาณอินพุต $m(t)$ ตามคาบเวลา พิจารณาตัวอย่างเช่น วงจรคาบวาซิเตอร์ของรูป 4.3 ซึ่งสัญญาณนาฬิกา (clock) ที่ควบคุมสวิตช์ทุกตัวจะอยู่ที่อัตรา $\omega_c = 2\pi/T$ ถ้าเฟสของสัญญาณนาฬิกาที่ไม่มีวงเล็บถูกนำมาใช้ที่ชั่วของอินพุตแล้ววงจรจะแสดงตัวเป็นที่มีการนำ ω_c ไป


integrator ที่มีอัตราขยายดีซี (dc gain) เป็นลบ : $-c_1/c_2$ ในทางตรงกันข้ามถ้าใช้เฟสวางเล็บ (ยังคงเป็น damped integrator) ที่มีอัตราขยายดีซี (dc gain) เป็นบวก : c_1/c_2 (นั่นคือสัญญาณครึ่งคาบเวลาถูกดีเลย์ (delay) $T/2$) ดังนั้นโดยการเปลี่ยนระหว่างเฟสของสัญญาณนาฬิกา ขั้วของสัญญาณอินพุทจะกลับขั้ว เฟสของสัญญาณนาฬิกาที่สวิทซ์ทุกๆ T_{ca1} 2 วินาทีเปรียบเสมือนการดูอินพุทด้วยสัญญาณคลื่นสี่เหลี่ยมที่มีค่า peak ± 1 และความถี่ $w_{ca}=2\pi/T_{ca}$ วงจร stray intensive SC modulator ที่ทำงานตามหลักการนี้แสดงในรูป 4.5 เฟสของสัญญาณนาฬิกา ϕ_1 และ ϕ_2 จะทำงานด้วยอัตราของสัญญาณนาฬิกา w_c ที่เร็วที่อัตราความถี่คลื่นพาห์ w_{ca} ที่ช้าโดยทั่วไป w_c มากกว่า w_{ca} (ประมาณ 30 เท่าหรือมากกว่า)

สัญญาณพิเศษที่ดีเลย์ (delay) $T/2$ มาจากวงจร ϕ_a มีอัตราเข้าเป็นผลาห้สัญญาณคลื่นพาห์ไม่สมมาตรทำให้เกิดดีซีออฟเซต ใน $x(t)$ สมการ 4.2 และ 4.3 ทำให้เกิดการบ่อนกลับของสัญญาณมอดูเลต $m(t)$ ลงใน $y(t)$ เราสามารถป้องกันได้ว่า ถ้ามีภาคของการสุ่มและรักษานาฬิกา modulator จนกระทั่ง v_{in} เปลี่ยนเมื่อเฟส 1 มีอัตราเร็ว ในกรณีนี้ v_{in} จะไม่เปลี่ยนระยะห่างระหว่างดีเลย์ $T/2$ ดังนั้น delay จะไม่มีผลและเป็นไปได้ที่จะใช้สวิทซ์ที่ซับซ้อนมากขึ้น เพื่อกำจัดผลกระทบของ delay

ในการออกแบบของ modulator ของรูป 4.3 ควรระมัดระวังเป็นพิเศษ (และทุกวงจรที่คล้ายกันนี้) เพื่อหลีกเลี่ยง intermodulation ซึ่งจะบ่อนกลับสัญญาณที่ mod แล้ว modulate signal ที่ต้องการ เพื่อที่จะแสดงถึงปัญหา สมมติว่า อัตราของสัญญาณอินพุทที่ขยายจาก dc ถึง 1 kHz แล้วสเปคตรัมที่ต้องการของสัญญาณที่ถูกมอดูเลตแล้ว คือ $f_{ca} = w_{ca}/2\pi = 3\text{kHz}$ และ $f_c = w_c/2\pi = 115\text{kHz}$ และสเปคตรัมของสัญญาณอินพุทขยายจาก dc ถึง 1 kHz แล้วมีสเปคตรัมที่ต้องการของ สัญญาณที่ถูก modulate แล้ว คือ $f_{ca}\pm 1\text{kHz}$ อยู่ในช่วง 2-4 kHz

เนื่องจากสัญญาณนาฬิกา ϕ_a จะทำให้ ไซด์แบนด์ที่มีเลขดัชนีเป็นเลขคี่ที่มีจุดศูนย์กลางที่ w_{ca} , $3w_{ca}$, $5w_{ca}$ ขนาด (amplitude) เหล่านี้จะลดลงเป็น $1/n$ ดังนั้น sideband ที่ 39 จะมีจุดศูนย์กลางที่ $39 \times 3\text{ kHz} = 117\text{kHz}$ และมีระดับเพียง $20\log_{10} 39 = 31.8\text{ dB}$ ต่ำกว่าไซด์แบนด์ที่หนึ่งต้องการเมื่อไซด์แบนด์ที่ 39 ถัดมาถูกสุ่มที่อัตราสัญญาณนาฬิกาที่เร็ว $f_c=115\text{kHz}$ สเปคตรัมจะถูกสร้างใหม่และเลื่อนไปที่ $117+nf_c$ โดยที่ $n=0, \pm 1, \pm 2, \dots$ สำหรับ $n=-1$ สเปคตรัมจะมีช่วงความถี่ 1-3 kHz ทีเดียวที่มันจะซ้อนทับสเปคตรัมของสัญญาณสัญญาณที่ถูก modulate ที่อยู่ในช่วง 2-4 kHz

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.5 สวิตช์คาปาซิเตอร์มอดูเลเตอร์ พร้อมคล็อกสัญญาณเดี่ยว

เพื่อหลีกเลี่ยงเหตุการณ์เช่นนี้ อัตราสัญญาณพาที่เร็ว w_c ควรจะเป็นจำนวนเท่าที่เป็นจำนวนเต็มของความถี่คลื่นพาที่ต่ำกว่า (w_{ca}) จนกระทั่ง $w_c = Nw_{ca}$. N คือจำนวนเต็ม ถ้าแบนด์วิดธ์ของ $m(t)$ ถูกจำกัดในช่วง $-w_{ca}/2 < w < w_{ca}/2$ และ N เป็นจำนวนเต็ม ไซด์แบนด์ที่สร้างขึ้นมาใหม่จะไม่ซ้อนกัน ในรูป 4.4 สำหรับ $N=5$ ซึ่งแสดงสเปกตรัมของ $m(t)$, สเปกตรัมของ $Y(w)$ หลังจากการมอดูเลตและสเปกตรัม $Y(w-w_c)$ ที่หนึ่งที่สร้างขึ้นโดยสัญญาณพาที่มีความเร็วสูง เห็นได้ชัดเลยว่า ไซด์แบนด์ที่สร้างขึ้นใหม่นั้นจะสลับกับ $Y(w)$ และไม่เกิดความผิดเพี้ยนจาก intermodulation ในช่วงของศูนย์กลาง w_{ca} ที่เราสนใจ ในทำนองเดียวกันสำหรับสเปกตรัมที่สร้างขึ้นใหม่ $Y(w+w_c)$, $Y(w+3w_c)$ และอื่นๆ ดังนั้นสามารถใช้แบนด์พาสฟิลเตอร์ เพื่อกำจัดทุกไซด์แบนด์ที่ไม่ต้องการและคงช่วงจุดศูนย์กลางที่ w_{ca} ไว้

ในหลักการที่คล้ายกันแสดงว่า ถ้า N เป็นจำนวนคู่ ไซด์แบนด์จะซ้อนกันในลักษณะที่ไม่เกิดความผิดเพี้ยนขึ้นเพียงแต่ ขนาดของสัญญาณที่ถูกมอดูเลตจะเปลี่ยนแปลงเนื่องจากการรวมไซด์แบนด์ ในตอนนี้สามารถใช้ โวล์พาสฟิลเตอร์ กำจัดส่วนที่ไม่ต้องการที่เกิดจากการมอดูเลต ซึ่งเป็นวงจรที่ง่ายกว่าแบนด์พาสฟิลเตอร์ที่ใช้สำหรับค่า n ที่เป็นจำนวนคี่

อีกวิธีสำหรับหลีกเลี่ยงความผิดเพี้ยนที่เกิดจาก intermodulation ที่มีสาเหตุจากการเกิดพร้อมกันของ 2 สัญญาณพาโดยใช้เพียง 1 สัญญาณพา ดังที่แสดงไว้ในรูป 4.5 เป็น มอดูเลเตอร์กดสัญญาณพาหะ ซึ่งใช้สัญญาณพา ϕ_a เป็นสัญญาณพาของอินทิเกรเตอร์ (integrator) ในวงจรนี้เมื่อ $\phi_a = 0$ สัญญาณอินพุทจะถูกป้อนโดยตรงไปยัง เอาท์พุท บัพเฟอร์ แอมพลิฟายเออร์ และไปยังเอาท์พุท ระหว่างคาบเวลานี้สถานะของอินเวอร์เตอร์ (ประกอบไปด้วย ออปแอมป์ A และคาปาซิเตอร์ 2 ตัว ถูกรีเซ็ตและแรงดันออฟเซต (offset) ถูกเก็บไว้สำหรับการหักล้างดังในวงจรของรูป 4.8 เมื่อ $\phi_a = 1$ v_{in} ถูกเปลี่ยนกลับโดยออปแอมป์ A แล้วป้อนไปยัง บัพเฟอร์ B ควรนำเอาบล็อกอินทิเกรเตอร์แบบเวลาต่อเนื่องที่ (แสดงให้เห็นแผนผังโดยที่ RC ladder นำมาใช้เพื่อลดไซด์แบนด์ที่มีอันดับสูงจนกระทั่งสวิตช์คาปาซิเตอร์ตัวสุดท้าย (SC post filter) ส

มารณกำหนดจุดศูนย์กลางของสเปคตรัมที่ $\pm w_{ca}$ โดยปราศจากผลกระทบจาก aliasing วงจรยังสามารถใช้เป็น ซิงเกิล ไซด์แบนด์ ฟิลเตอร์ (SSB filter) ถ้าแบนด์พาสสวิตช์คาปาซิเตอร์ ฟิลเตอร์ ถูกใช้เป็นวงจรกรองสัญญาณตัวหลังที่ยอมให้ไซด์แบนด์หนึ่งผ่านไปได้และกำจัดอีกไซด์แบนด์

SC Full-wave Rectifier

พล เวฟ เรคตีไฟเออร์ จะเปลี่ยนกลับสัญญาณอินพุต $V_{in}(t)$ เป็นค่าสัมบูรณ์ของมัน $|V_{in}(t)|$ วิธีง่ายๆ คือ ในการสร้าง สวิตช์คาปาซิเตอร์ พล เวฟ เรคตีไฟเออร์ คือการรวมวงจรคอมพาราเรเตอร์ (Comparator) หนึ่งตัวเข้ากับมอดูเลเตอร์ (modulator)



รูป 4.6 มอดดูเลเตอร์ที่ใช้สวิตช์คาปาซิเตอร์ที่มีสัญญาณนาฬิกา 2 สัญญาณ


พิจารณาวงจร modulator ถ้าสัญญาณแคร์คัสคือ ϕ_a มีที่มาจาก $V_{in}(t)$ เช่น $\phi_a = "0"$ สำหรับ $V_{in}(t) > 0$ และ $\phi_a = "1"$ สำหรับ $V_{in}(t) < 0$ แล้ววงจรจะกลับสัญญาณลบไม่กลับสัญญาณบวก ดังนั้น $V_{out} = |V_{in}|$

ในความเป็นจริงแล้วภาค mod จาก C_1, C_2, C_4 และออปแอมป์เป็น LPF และมันแปลงรูปคลื่นของ v_{in} แม้ว่าสำหรับค่า $v_{in} > 0$ แต่อย่างไรก็ตามถ้าแบนด์วิดท์ที่ -3 dB ของฟิลเตอร์กว้างกว่าสเปคตรัมของ V_{in} มากๆแล้วผลกระทบจากค่าจำกัดของแบนด์นี้ก็จะล้

ไม่ว่าการวิจัยครั้งนี้ มีจุดมุ่งหมายเพื่อศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

วงจรวงจรของ สวิตช์คาปาซิเตอร์ พล เวฟ เรคตีไฟเออร์ที่สร้างจากมอดดูเลเตอร์

ของรูป 4.1 แสดงดังต่อไปนี้



รูป 4.7 สวิตช์คาปาซิเตอร์ ฟูล เวฟ เรคตีไฟเออร์
 a. วงจรที่สมบูรณ์ b. คอมพาราเตอร์ที่มีการชดเชยออฟเซต

เมื่อ A ถูกเซตเป็น "1" ถ้า $V_{in} > 0$; และถ้าเป็น $V_{in} < 0$ ในขณะที่ B ถูกเซตให้เป็น A โดยคอมพาราเตอร์และแลตช์ซึ่งตามมา แต่ละเวลาที่ ϕ_1 มีระดับสูง สัญญาณ A และ B จะเซตขั้วของทรานส์เฟอร์ฟังก์ชัน เพื่อที่ว่า จะกลับสัญญาณอินพุทกลับแต่ไม่กลับสัญญาณอินพุทบวก

เหมือนกับ D/A Converter วงจรคอมพาราเตอร์อาจสร้างส่วนกำจัดออฟเซตได้เหมือนกันโดยการทำ ออฟเซตชโรอิง แสดงดังรูป 4.2b เมื่อ ϕ_2 มีระดับสูง C จะเก็บค่าออฟเซตโวลเตจ V_{off} ต่อจากนั้นเมื่อ ϕ_1 มีระดับสูง, $V_{in} + V_{off}$ จะป้อนแก่อินพุทของแอมพลิไฟเออร์ เอาท์พุท v_{out} จะเป็นอิสระจาก V_{off} トラบเท่าที่ อัตราการขยายของแอมพลิไฟเออร์มีค่าสูงพอ


ดังได้กล่าวแล้ว ในการต่อเข้ากับ modulator ข้างบน ทางผ่านของสัญญาณจาก $V_{in} \rightarrow V_{out}$ จะไม่มี delay ถ้า $A = "0"$ (i.e, if $V_{in} < 0$) แต่มี delay $T/2$ ถ้า $A = "1"$ (i.e, if $V_{in} > 0$) ซึ่งจะทำให้เกิด "polarity-dependent jitter"

jitter จะถูกจำกัดถ้า V_{in} เป็นสัญญาณที่ถูก sample and held ซึ่งเปลี่ยนแปลงเพียงเมื่อเกิด loading edge ของไฟลด์สวิตช์ที่เท่านั้นดังนั้น delay จะไม่มีผลทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าแรงดันไฟฟ้าอินพุท (V_{out}) ของวงจรรูป 4.6 ยังรวมเทอมความผิดพลาดอันเนื่องมาจาก แรงดันไฟฟ้าออฟเซต (offset voltage) ของออปแอมป์ในส่วนบนของทางเดินของสัญญาณ เทอมความผิดพลาดนี้คือ $(1+C_1/C_2)V_{off}$ โดยที่ V_{off} คือแรงดันไฟฟ้าออฟเซตอ้างอิงอินพุทของออปแอมป์ ถ้าความผิดพลาดที่ไม่สามารถยอมรับได้ แน้พียงการชดเชยค่าออฟเซตของรูป 4.8 และ 4.9 สามารถใช้ได้ วงจรทั้งหมด(ซึ่งในขณะนี้ได้รวมส่วนยกเลิกค่าออฟเซตสำหรับแอมป์สไลฟเออร์ทั้งสอง) ดังแสดงในรูป 6.35 ดังที่อธิบายไว้ในตอนต้น เอาท์พุทของออปแอมป์จะมีค่าขึ้นลงระหว่าง $|V|$ และ V_{off} ดังนั้นจะมีค่า V_{out} เมื่อ ϕ_2 มีระดับสูงและออปแอมป์ยังต้องมีค่าสลู เรท (slew rate)สูงและแซทเทิลิง(settling time) เร็ว



รูป 4.8 อินเวสตีงโวลเตจแอมป์ ที่จำกัดออฟเซตแล้ว



รูป 4.9 นอนอินเวสตีงโวลเตจแอมป์ ที่จำกัดออฟเซตแล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปและวิจารณ์

สวิตซ์คาปาซิเตอร์เป็นวงจรพื้นฐานที่น่าสนใจ มีข้อดีซึ่งเหมาะในการใช้ประยุกต์วงจรถ่างๆ ปริมาณนิพจน์ฉบับนี้ศึกษาทดลองในระดับการต่อวงจรดีสครีต (นำตัวอุปกรณ์มาต่อวงจร ไม่ใช่ปลุกสารบนชิพ) เพื่อเป็นแนวทางสำหรับการพัฒนาวงจรเพื่อประโยชน์ใช้งานต่อไป

การศึกษาให้เข้าใจถึงปัญหาที่อาจเกิดขึ้นได้ของสวิตซ์คาปาซิเตอร์ เช่น การรั่วของคล็อก การผิดพลาดที่เกิดจากการทำงานของสวิตซ์ รวมถึงการต่อวงจรที่ดี และแก้ปัญหาจุดเสียในวงจร ทำให้วงจรทำงานได้ดีตามทฤษฎี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ภาคผนวก ก

การเลือกรูปร่างของฟิลเตอร์ (Filter shape)

วงจรแบนด์พาสฟิลเตอร์ โดยปกติมีค่า Q สูงกว่าและค่า damping ต่ำกว่าวงจรโลว์พาสและวงจรผ่านความถี่สูง สามารถนำวงจรแบนด์พาสที่เป็นอันดับสอง จำนวนตั้งแต่ 1, 2, 3 และหลายๆวงจร เพื่อสร้างรูปร่างของผลตอบสนองความถี่ (frequency response) อันดับสูงขึ้นมาได้ โดยแพคเตอร์ของรูปร่างดังกล่าวได้จากการเลือกค่าควอลิตี้แฟคเตอร์ (quality factor, Q) ที่เป็นตัวชี้วัดแบนด์วิดท์ของวงจรโดยตรง โดยปกติไม่สามารถสร้างฟิลเตอร์ที่ เสถียร, มีค่า Q สูง และง่ายต่อการจูนค่า โดยใช้อาโอซีเดี่ยวได้ วงจรที่ใช้อาโอซีเดี่ยว (single IC circuit) ใช้งานที่ค่า Q อยู่ในช่วง 2-5 ถ้าต้องการค่า Q ที่ช่วงกว้างๆ ให้เลือก ต้องใช้วงจรมัลติโพลีอัส ได้แก่ วงจรสเตทวาริเอเบิล หรือวงจรบควอด ซึ่งมีค่า Q ระหว่าง 25-100

การออกแบบจากรูปร่างของแบนด์พาสมี 5 ลักษณะที่นิยม คือ

- 1) แมกซิ멈 พีคเนส (Maximum-Peakedness)
- 2) แอมพลิจูดราบเรียบที่สุด (Flattest-Amplitude)
- 3) พาสแบนด์ที่มีดรอป (droop) มาก 1 dB
- 4) พาสแบนด์ที่มีดรอป มาก 2 dB
- 5) พาสแบนด์ที่มีดรอป มาก 3 dB



รูปที่ 1 รูปร่างของแบนด์พาสและค่าศัพท์เฉพาะ

f_L : ความถี่คัทออฟด้านต่ำ (Lower-3 dB Cut off frequency)

f_C : ความถี่ศูนย์กลาง (Centre frequency)

f_U : ความถี่คัทออฟด้านสูง (Upper-3 dB Cut off frequency)

Δf : แบนด์วิดท์ (Bandwidth)

ความถี่ศูนย์กลางของแบนด์วิดท์ฟิลเตอร์ ที่มีโพลเดี่ยวเรียกว่า ความถี่เรโซแนนซ์ (resonance frequency) พึงระลึกเสมอว่า f_C นั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมี $f_C \neq (f_U + f_L) / 2$ จึงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แต่ $f_C = \sqrt{f_U f_L}$

ถ้ากำหนด $f_C = 1$ จะสเกลวงจรง่าย

$$\Delta f = f_U - f_L$$

มีค่าที่แสดงความสัมพันธ์ของความถี่ศูนย์กลางกับแบนด์วิดธ์ของวงจร 2 ค่า คือ

1) นอร์มัลไลซ์ แบนด์วิดธ์ (หรือแฟร็กชันนัลแบนด์วิดธ์) [Normalized (Fractional) bandwidth]

มีค่าเท่ากับ $(f_U - f_L)/f_C = (f_U - f_L)/\sqrt{f_U f_L}$

2) เปอร์เซ็นต์เดจ แบนด์วิดธ์ (Percentage bandwidth)

มีค่าเท่ากับ $100\% \cdot (f_U - f_L)/\sqrt{f_U f_L}$

เปอร์เซ็นต์เดจแบนด์วิดธ์ = 100% นอร์มัลไลซ์แบนด์วิดธ์

ปัญหาวงจรฟิลเตอร์จะเกิดขึ้นเมื่อ เปอร์เซ็นต์เดจแบนด์วิดธ์มีค่าน้อยกว่า 50% สำหรับฟิลเตอร์ความถี่เสียงย่าน 300-3000 Hz มีค่าดังกล่าวเท่ากับ

$$(3000-300)/\sqrt{(3000)(300)} = 284.6 \%$$


ซึ่งกว้างมากเกินไป (>80 %) ถ้าจะไว้วงจรกรองที่ดีต้องมีการนำส่วนโลว์พาสและวงจรร่วมความถี่สูงมาต่อ (Over Lap) กัน ตัวอย่างได้แก่ วิทยุออডিโอ(phone audio) ค่าเปอร์เซ็นต์เดจแบนด์วิดธ์ที่แคบ (<80 %) จะต้องสร้างแบนด์พาสฟิลเตอร์ขึ้นจริงๆ ไว้แก้ รมเดมดาต้าฟิลเตอร์ ความถี่ช่วง 900-1300 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ข

ภาคอัตราขยายของสวิทช์คาปาซิเตอร์ (Switched-Capacitor gain stage)

การทำงานโดยทั่วไปงานประมวลผลสัญญาณอนาล็อก (analog signal processing) คือการขยายแรงดันไฟฟ้า (voltage) ซึ่งวงจรที่มีลักษณะการทำงานเช่นนี้ช้กันบ่อย แสดงดังในรูปที่ 1




รูปที่ 1 วงจรขยายแรงดันไฟฟ้า (Voltage amplifier circuit)

ความสัมพันธ์ระหว่างอินพุตและเอาต์พุต คือ

$$V_{out}/V_{in} = -Z_2/Z_1 \quad (1)$$

ถ้า $Z_2 = kZ_1$ โดยที่ k เป็นค่าคงที่ ดังนั้นจะได้ค่าอัตราขยายคงที่ ในเทคโนโลยีไบโพลาร์ (Bipolar) Z_1 และ Z_2 จะเลือกใช้ตัวความต้านทานที่ถูกต้อง ในเทคโนโลยีมอส มักจะใช้การรวมของคาปาซิเตอร์ (capacitor) และสวิทช์ รูปแบบที่ง่ายที่สุดคือเลือก Z_1 และ Z_2 เป็นคาปาซิเตอร์ที่คงที่ (ไม่มีสวิทช์) อย่างไรก็ตาม ขั้วอินเวอร์ตติ้งอินพุต (inverting input terminal) ของออปแอมป์จะลอยตัวและมีกระแสรั่วไหลเพียงเล็กน้อย จะชาร์จ (charge) สเตย์ คาปาซิแตนซ์ (stray capacitance) ที่มีขนาดเล็ก ระหว่างขั้วนี้และกราวด์ (ground) เปรียบเหมือนแรงดันไฟฟ้าตรง ซึ่งทำให้ออปแอมป์อิ่มตัว (saturate) วิธีง่ายอีกวิธีคือ Z_1 และ Z_2 เป็นสวิทช์คาปาซิเตอร์ ดังแสดงระหว่างโหนดอินพุต และโหนด c ในรูปที่ 2




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้รูปที่ 2 นี้เอามาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อย่างไรก็ตาม ถ้าพิจารณา Z_2 คือ อิมพีแดนซ์ย้อนกลับ (feedback impedance) แล้ว ระหว่าง $1/2$ ของทุกรอบสัญญาณนาฬิกา ส่วนพีดแบคจะเปิดวงจร ระหว่างเวลานี้ออปแอมป์อาจจะอิมตัวและคงสถานะเดิมไว้

เนื่องจากคาปาซิเตอร์ที่คงที่จะให้พีดแบคอย่างต่อเนื่อง แต่ยอมให้มีกระแสรั่วไหลบะ สมานสเตรย์คาปาซิแตนซ์ ที่ขั้วอินพุทของออปแอมป์ ขณะที่สวิทช์ของคาปาซิเตอร์จะดีสชาร์จ (discharge) สเตรย์ คาปาซิเตอร์ แต่จะไม่มีพีดแบคอย่างต่อเนื่อง เพื่อให้ได้การต่อ ลักษณะดังกล่าว จะใช้การรวมแบบขนานของการต่อทั้งสอง จะพิจารณา Z_1 และ Z_2 ในวงจรด้วยวิธีนี้ และสวิทช์ที่อินพุทของออปแอมป์จะถูกนำมารวมมาได้อย่างเหมาะสม ดังแสดงในรูปที่ 3 ทรานเฟอร์ ฟังก์ชันใน z โดเมน จะได้ว่า

$$H_z = V_{out}(z)/V_{in}(z) = -C_1/C_2 \quad (2)$$

ดังนั้น $H(z)$ จะเป็นค่าคงที่ที่ไม่ขึ้นกับความถี่




รูปที่ 3 วงจรขยายแรงดันไฟฟ้า แบบสวิทช์คาปาซิเตอร์

สังเกตว่า (2) ไม่ได้คำนึงถึงรูปแบบ (ต่อเนื่อง หรือแซมเปิล และโฮล (sample-and-held) ของสัญญาณอินพุท $V_{in}(t)$ ถ้าส่วนประกอบทั้งหมดเป็นไปตามทางอุดมคติจะไม่พิจารณาอะไลซิง (aliasing) ที่จำกัดแบนด์วิดท์ (bandwidth) ของสัญญาณ และความถี่ของสัญญาณนาฬิกา ในความจริง พาราซิติก คาปาซิแตนซ์ (parasitic capacitance) จะเกี่ยวข้องกับสวิทช์ที่ยอมให้ความถี่ของสัญญาณนาฬิกาที่มีสัญญาณรบกวนอยู่ใบบรรยากาศในทางเดินของสัญญาณ เพื่อทำการแยกแยะระหว่างสัญญาณและสัญญาณนาฬิกาที่มีสัญญาณรบกวนอยู่ ความถี่ของสัญญาณนาฬิกา $f_c = 1/T$ ควรมากกว่าความถี่สูงสุดของสัญญาณ

วงจรรูปที่ 3 สามารถใช้งานกรณีทั่วไป เมื่อมีหลายๆ สัญญาณอินพุท (รูปที่ 4) ความสัมพันธ์ของอินพุทและเอาต์พุท จะเป็น


เอกสารนี้เป็นเอกสารที่ $V_{out}(z) = -\sum_{i=1}^n [(C_i/C_f) \cdot V_i(z)]$ มีอนุญาติให้นำไปใช้ (3) ระเบียบด้านการค้า ถ้ากรณี C_1 ทั้งหมด C_2 จะให้ค่าคงที่ C_n ของ $V_{out}(z)$ จะเป็นส่วนโดยตรงกับผลรวม

ของแรงดันไฟฟ้าอินพุท



รูปที่ 4 วงจรขยายแรงดันไฟฟ้าที่มีสัญญาณอินพุท n สัญญาณ

ข้อเสียเปรียบของวงจรในรูปที่ 1-4 คือแรงดันไฟฟ้าออฟเซต (offset voltage) ของออปแอมป์ ที่มีผลต่อแรงดันไฟฟ้าเอาต์พุท (V_{out})



รูปที่ 5 วงจรขยายแรงดันไฟฟ้าแบบสวิทช์คาปาซิเตอร์
ที่แสดงถึงแรงดันไฟฟ้าออฟเซตทางอินพุท

V_{off} แสดงถึงแรงดันไฟฟ้าออฟเซตทางอินพุท วงจรเหมือนของรูปที่ 5 สามารถแสดงถึงผลกระทบนี้ได้ เพื่อวิเคราะห์แรงดันไฟฟ้าตรงเอาต์พุท (V_{OS}) ที่สภาวะเสถียรดีสแตบ (steady state) ที่เกี่ยวกับ V_{off} จะสมมติว่าออปแอมป์มีคุณสมบัติทางอุดมคติที่มีอัตราขยายและแบนด์วิธเป็นอินฟินิตี้ และ $V_{in} = 0$ แรงดันไฟฟ้าที่กำหนด A

ก็คือ V_{off} และแรงดันตกคร่อม C_1 และ C_2 กับ V_{off} และ $V_{off} - V_{os}$ ตามลำดับ ทั้งสองค่าจะเป็นค่าคงที่ เมื่อ αC_1 ถูกสวิตช์เข้าบานวงจร ดังแสดงในรูปที่ 5 จะมีประจุ $\Delta q_1 = \alpha C_1 V_{off}$ จากโหนด A ขณะที่ αC_2 ที่เวลาเดียวกันจะมีประจุ $\Delta q_2 = \alpha C_2 (V_{off} - V_{os})$ เนื่องจากประจุของ C_1 และ C_2 ไม่เปลี่ยนแปลง เพราะฉะนั้น $\Delta q_1 + \Delta q_2 = 0$ และ

$$\alpha C_1 V_{off} = \alpha C_2 (V_{os} - V_{off})$$

และ



$$V_{os} = (1 + C_1/C_2) V_{off} = (1 + |A_V|) V_{off} \quad (4)$$

โดยที่ $|A_V| = C_1/C_2$ คืออัตราขยายของแอมพลิฟายเออร์ (Amplifier) ค่าโดยทั่วไปของ $|A_V| = 5 \sim 20$ V_{off} มีค่าประมาณ 10 mV ดังนั้น $V_{os} \sim 0.1$ V สามารถเกิดขึ้นได้ ค่านี้ยังเปลี่ยนแปลงตามอุณหภูมิและเวลา ในการประยุกต์ใช้งานไม่สามารถยอมรับค่าออฟเซตเอาต์พุตที่มีค่ามากได้

เพื่อลดผลกระทบของแรงดันไฟฟ้าออฟเซตของออปแอมป์ จะนำวงจรชดเชย (compensated circuit) ของรูปที่ 6 มาใช้ (ซึ่งสวิตช์ถูกแทนด้วย MOSFET 1 ตัว) เมื่อ $\phi_1 = "1"$ ขั้วอินเวอร์ตติ้ง อินพุต (inverting input terminal) ของออปแอมป์จะลัดวงจรกับโหนดเอาต์พุตและจะให้ผลแบบอัตราขยายแรงดันไฟฟ้าเท่ากับหนึ่ง ที่มีแรงดันไฟฟ้าเอาต์พุตเป็น V_{off} ดังนั้นคาปาซิเตอร์ αC ถูกชาร์จด้วย $V_{off} - V_{in}$ ขณะที่ C ถูกชาร์จด้วย V_{off} เมื่อ ϕ_2 มีระดับสูง αC ถูกชาร์จอีกด้วยด้วย V_{off} และ C ถูกชาร์จด้วย $V_{off} - V_{out}$ ถ้าเวลาที่เกิดขึ้นคือ $t = nT$ ประจุที่เก็บไว้ที่โหนด A

$$\alpha C \{ V_{off} - [V_{off} - V_{in}(nT - T/2)] \} + C \{ V_{off} - V_{out}(nT) - V_{off} \} = 0 \quad (5)$$

ในสมการนี้ V_{off} สามารถยกเลิกได้ และผลลัพธ์ คือ $V_{out}(nT) = \alpha V_{in}(nT - T/2)$




เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
(ก) (ข)

รูปที่ 6 การชดเชยออฟเซตของนอนอินเวอร์ตติ้งโวลเตจแอมพลิฟายเออร์

(noninverting voltage amplifier) (๗) วงจร (๗) รูปคลื่นเอาต์พุต

ดังนั้นทรานสเฟอร์ฟังก์ชัน คือ $H(z) = \alpha z^{-1/2}$ นั่นคือจะทำให้เกิดอัตราขยายที่เป็นบวกคือ α และมีดีเลย์เท่ากับ $T/2$ และแรงดันไฟฟ้าออฟเซตเอาต์พุต คือ $V_{OS} = 0$

โดยการเปลี่ยนเฟส (phase) ของสัญญาณนาฬิกาที่ขั้วอินพุต ทำให้ได้อินเวรสติงโวลเตจ แอมพลิฟายเออร์ (รูปที่ 7) โดยการวิเคราะห์วงจรที่คล้ายกับวงจรรูปที่ 6 สามารถแสดงให้เห็นว่า ทรานสเฟอร์ฟังก์ชัน คือ $H(z) = -\alpha$ ดังนั้นวงจรนี้จะเป็นวงจรอินเวรสติงแอมพลิฟายเออร์ที่ไม่มีดีเลย์และมีอัตราขยายเป็น α เหมือนดังข้างต้น V_{off} จะถูกยกเลิกโดยการจัดเรียงสวิตช์



รูปที่ 7 การชดเชยออฟเซตของอินเวรสติง โวลเตจ แอมพลิฟายเออร์


ดังได้กล่าวไว้ข้างต้น ในวงจรของรูปที่ 6 และรูปที่ 5 แรงดันไฟฟ้าเอาต์พุต คือ V_{off} เมื่อใดก็ตามที่ ϕ_1 มีระดับสูง และจะมีค่าเอาต์พุตเมื่อ ϕ_2 มีระดับสูง ตัวอย่างเช่น วงจรรูปที่ 6(a) จะได้รูปคลื่นเอาต์พุตดังแสดงในรูปที่ 6 (b) เห็นได้ชัดว่า ออปแอมป์ต้องมีค่าสลู เรท (slew rate) สูงและเซตเทิลลิ่ง ทาม (settling time) เร็ว โดยเฉพาะอย่างยิ่งถ้าอัตราของสัญญาณนาฬิกามีค่าสูง เนื่องจากราคาของส่วนประกอบที่เพิ่มขึ้นเพียงเล็กน้อยของการชดเชยออฟเซต ทำให้ข้อเสียเปรียบนี้หมดไป

วงจรชดเชยออฟเซตที่ดีเลยครั้งคาบ แสดงในรูปที่ 8 เมื่อ ϕ_1 มีระดับสูง คาปาซิเตอร์ C จะได้รับแรงดันไฟฟ้า $v_{in} - V_{off}$ เมื่อ ϕ_2 มีระดับสูง แรงดันไฟฟ้าเอาต์พุต คือ

$$v_{in} - V_{off} + V_{off} = v_{in} \quad (6)$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

๙



รูปที่ 8 วงจรชดเชยออฟเซตที่มีดีเลย์ครึ่งคาบ (offset-compensated half period delay circuit)

สัญญาณรบกวนที่มีความถี่ต่ำซึ่งไม่เปลี่ยนแปลงระหว่างคาบสัญญาณนาฬิกา T จะถูกตัดทิ้งโดยการชดเชยออฟเซต ดังนั้นปัญหาของสัญญาณรบกวน $1/f$ จะลดลงได้มาก รูปที่ 9 (ก) และรูปที่ 9 (ข) แสดงถึงสเปกตรัมของสัญญาณรบกวนที่เอาท์พุทที่ไม่มีและมีการชดเชยออฟเซต ตามลำดับ สังเกตว่าการตัดทิ้งของสัญญาณรบกวนจะเกิดที่ $2f_c$, $4f_c$, ... ซึ่งเสมือนกระแสดรบกวนสำหรับสัญญาณรบกวนแบบสุ่ม (sample noise)



รูปที่ 9 กำลังงานของสัญญาณรบกวนสำหรับโวลเตจแอมป์ลิไฟเออร์แบบสวิทช์ค่าบาสีเตอร์
ไม่ว่ากรณีใดๆ ทั้งสิ้น (ก) ไม่มีการชดเชยออฟเซต (ข) มีการชดเชยออฟเซตที่มีการนำไปใช้



MC14066B

QUAD ANALOG SWITCH/QUAD MULTIPLEXER

The MC14066B consists of four independent switches capable of controlling either digital or analog signals. This quad bilateral switch is useful in signal gating, chopper, modulator, demodulator and CMOS logic implementation.

The MC14066B is designed to be pin-for-pin compatible with the MC14016B, but has much lower ON resistance. Input voltage swings as large as the full supply voltage can be controlled via each independent control input.



- Triple Diode Protection on All Control Inputs
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Linearized Transfer Characteristics
- Low Noise — 12 nV/√ Cycle, $f \geq 1.0$ kHz typical
- Pin-for-Pin Replacement for CD4016, CD4016, MC14016B
- For Lower R_{ON} , Use The HC4066 High-Speed CMOS Device

MAXIMUM RATINGS* (Voltages Referenced to V_{SS})


Symbol	Parameter	Value	Unit
V_{DD}	DC Supply Voltage	-0.5 to +18.0	V
V_{in}, V_{out}	Input or Output Voltage (DC or Transient)	-0.5 to $V_{DD} + 0.5$	V
I_{in}	Input Current (DC or Transient), per Control Pin	± 10	mA
I_{sw}	Switch Through Current	± 25	mA
P_D	Power Dissipation, per Package†	500	mW
T_{stg}	Storage Temperature	-65 to +150	°C
T_L	Lead Temperature (8-Second Soldering)	260	°C

*Maximum Ratings are those values beyond which damage to the device may occur.
 †Temperature Derating: Plastic "P and D DW" Packages: - 7.0 mW/°C From 65°C To 125°C
 Ceramic "L" Packages: - 12 mW/°C From 100°C To 125°C

CIRCUIT SCHEMATIC (1/4 OF DEVICE SHOWN)



L SUFFIX
CERAMIC
CASE 632



P SUFFIX
PLASTIC
CASE 646




D SUFFIX
SOIC
CASE 751A


ORDERING INFORMATION

- MC14XXXBCP Plastic
- MC14XXXBCL Ceramic
- MC14XXXBD SOIC

$T_A = -55$ to 125°C for all packages.



LOGIC DIAGRAM AND TRUTH TABLE (1/4 OF DEVICE SHOWN)



Control	Switch
0 = V_{SS}	OFF
1 = V_{DD}	ON

Logic Diagram Restrictions:
 $V_{SS} \leq V_{in} \leq V_{DD}$
 $V_{SS} \leq V_{out} \leq V_{DD}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC14066B


ELECTRICAL CHARACTERISTICS* (C_L = 50 pF, T_A = 25°C unless otherwise noted)

Characteristic	Symbol	V _{DD} V _{dC}	Min	Typ #	Max	Unit
Propagation Delay Times Input to Output (R _L = 10 kΩ) V _{SS} = 0 V _{dC} t _{PLH} , t _{pHL} = (0.17 ns/pF) C _L - 15.5 ns t _{PLH} , t _{pHL} = (0.08 ns/pF) C _L - 6.0 ns t _{PLH} , t _{pHL} = (0.06 ns/pF) C _L - 4.0 ns	t _{PLH} , t _{pHL}	5.0 10 15	— — —	20 10 7.0	40 20 15	ns
Control to Output (R _L = 1 kΩ) (Figure 2) Output "1" to High Impedance	t _{PHZ}	5.0 10 15	— — —	40 35 30	80 70 60	ns
Output "0" to High Impedance	t _{PLZ}	5.0 10 15	— — —	40 35 30	80 70 60	ns
High Impedance to Output "1"	t _{PZH}	5.0 10 15	— — —	60 20 15	120 40 30	ns
High Impedance to Output "0"	t _{PZL}	5.0 10 15	— — —	60 20 15	120 40 30	ns
Second Harmonic Distortion (V _{in} = 1.77 V _{dC} , RMS Centered @ 0.0 V _{dC} , R _L = 10 kΩ, f = 1.0 kHz)	—	5.0	—	0.1	—	%
Bandwidth (Switch ON) (Figure 3) (R _L = 1 kΩ, 20 Log $\frac{V_{out}}{V_{in}}$ = -3 dB, C _L = 50 pF, V _{in} = 5 V _{p-p})	—	5.0	—	55	—	MHz
Feedthrough Attenuation (Switch OFF) (V _{in} = 5 V _{p-p} , R _L = 1 kΩ, f _{in} = 1.0 MHz) (Figure 3)	—	5.0	—	-50	—	dB
Channel Separation (Figure 4) (V _{in} = 5 V _{p-p} , R _L = 1 kΩ, f _{in} = 8.0 MHz) (Switch A ON, Switch B OFF)	—	5.0	—	-50	—	dB
Crosstalk, Control Input to Signal Output (Figure 5) (R ₁ = 1 kΩ, R _L = 10 kΩ, Control t _{TLH} = t _{THL} = 20 ns)	—	5.0	—	300	—	mV _{p-p}

*The formulas given are for the typical characteristics only at 25°C.
#Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range V_{SS} ≤ (V_{in} or V_{out}) ≤ V_{DD}. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}). Unused outputs must be left open.

PIN ASSIGNMENT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC14066B

ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	V _{DD}	Test Conditions	-55°C		25°C			125°C		Unit
				Min	Max	Min	Typ #	Max	Min	Max	
SUPPLY REQUIREMENTS (Voltages Referenced to V_{EE})											
Power Supply Voltage Range	V _{DD}	—		3.0	18	3.0	—	18	3.0	18	V
Quiescent Current Per Package	I _{DD}	5.0 10 15	Control Inputs: V _{in} = V _{SS} or V _{DD} . Switch I/O: V _{SS} ≈ V _{I/O} ≈ V _{DD} , and ΔV _{switch} ≈ 500 mV**	— — —	0.25 0.5 1.0	— — —	0.005 0.010 0.015	0.25 0.5 1.0	— — —	7.5 15 30	μA
Total Supply Current (Dynamic Plus Quiescent, Per Package)	I _{D(AV)}	5.0 10 15	T _A = 25°C only The channel component, (V _{in} - V _{out}) R _{on} is not included.)	Typical			(0.07 μA kHz) [†] - I _{DD} (0.20 μA kHz) [†] - I _{DD} (0.36 μA kHz) [†] - I _{DD}				μA
CONTROL INPUTS (Voltages Referenced to V_{SS})											
Low-Level Input Voltage	V _{IL}	5.0 10 15	R _{on} = per spec. I _{off} = per spec.	— — —	1.5 3.0 4.0	— — —	2.25 4.50 6.75	1.5 3.0 4.0	— — —	1.5 3.0 4.0	V
High-Level Input Voltage	V _{IH}	5.0 10 15	R _{on} = per spec. I _{off} = per spec.	3.5 7.0 11	— — —	3.5 7.0 11	2.75 5.50 8.25	— — —	3.5 7.0 11	— — —	V
Input Leakage Current	I _{in}	15	V _{in} = 0 or V _{DD}	—	±0.1	—	±0.00001	±0.1	—	±1.0	μA
Input Capacitance	C _{in}	—		—	—	—	5.0	7.5	—	—	pF
SWITCHES IN AND OUT (Voltages Referenced to V_{SS})											
Recommended Peak-to-Peak Voltage Into or Out of the Switch	V _{I/O}	—	Channel On or Off	0	V _{DD}	0	—	V _{DD}	0	V _{DD}	V _{DD}
Recommended Static or Dynamic Voltage Across the Switch** (Figure 1)	ΔV _{switch}	—	Channel On	0	600	0	—	600	0	300	mV
Output Offset Voltage	V _{OO}	—	V _{in} = 0 V, No Load	—	—	—	10	—	—	—	μV
ON Resistance	R _{on}	5.0 10 15	ΔV _{switch} ≈ 500 mV**. V _{in} = V _{IL} or V _{IH} (Control), and V _{in} = 0 to V _{DD} (Switch)	— — —	600 400 220	— — —	250 120 80	1050 500 280	— — —	1200 520 300	Ω
ΔON Resistance Between Any Two Channels in the Same Package	ΔR _{on}	5.0 10 15		— — —	70 50 45	— — —	25 10 10	70 50 45	— — —	135 95 65	Ω
Off-Channel Leakage Current (Figure 5)	I _{off}	15	V _{in} = V _{IL} or V _{IH} (Control) Channel to Channel or Any One Channel	—	±100	—	±0.05	±100	—	±1000	nA
Capacitance, Switch I/O	C _{I/O}	—	Switch Off	—	—	—	10	15	—	—	pF
Capacitance, Feedthrough (Switch Off)	C _{I/O}	—		—	—	—	0.47	—	—	—	pF

Data labeled "Typ" is not to be used for design purposes, but is intended as an indication of the IC's potential performance.

**For voltage drops across the switch (ΔV_{switch}) < 600 mV (> 300 mV at high temperature), excessive V_{DD} current may be drawn; i.e. the current out of the switch may contain both V_{DD} and switch input components. The reliability of the device will be unaffected unless the Maximum Ratings are exceeded. (See first page of this data sheet.)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



B-SUFFIX SERIES CMOS GATES

The B Series logic gates are constructed with P and N channel enhancement mode devices in a single monolithic structure (Complementary MOS). Their primary use is where low power dissipation and/or high noise immunity is desired.

- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- All Outputs Buffered
- Capable of Driving Two Low-power TTL Loads or One Low-power Schottky TTL Load Over the Rated Temperature Range.
- Double Diode Protection on All Inputs Except: Triple Diode Protection on MC14011B and MC14081B
- Pin-for-Pin Replacements for Corresponding CD4000 Series B Suffix Devices (Exceptions: MC14068B and MC14078B)



ORDERING INFORMATION

MC14XXXBCP Plastic
 MC14XXXBCL Ceramic
 MC14XXXBD SOIC

T_A = -55 to 125°C for all packages.

MAXIMUM RATINGS* (Voltages Referenced to V_{SS})

Symbol	Parameter	Value	Unit
V _{DD}	DC Supply Voltage	-0.5 to +18.0	V
V _{in} , V _{out}	Input or Output Voltage (DC or Transient)	-0.5 to V _{DD} + 0.5	V
I _{in} , I _{out}	Input or Output Current (DC or Transient) per Pin	±10	mA
P _D	Power Dissipation per Package†	500	mW
T _{stg}	Storage Temperature	-65 to +150	°C
T _L	Lead Temperature (8-Second Soldering)	260	°C

*Maximum Ratings are those values beyond which damage to the device may occur.
 †Temperature Derating: Plastic "P and D DW" Packages: -7.0 mW/°C From 65°C To 125°C
 Ceramic "L" Packages: -12 mW/°C From 100°C To 125°C

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range V_{SS} ≤ (V_{in} or V_{out}) ≤ V_{DD}. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}). Unused outputs must be left open.

MC14001B
 Quad 2-Input NOR Gate

MC14002B
 Dual 4-Input Nor Gate

MC14011B
 Quad 2-Input NAND Gate

MC14012B
 Dual 4-Input NAND Gate

MC14023B
 Triple 3-Input NAND Gate

MC14025B
 Triple 3-Input NOR Gate

MC14068B
 8-Input NAND Gate

MC14071B
 Quad 2-Input OR Gate

MC14072B
 Dual 4-Input OR Gate

MC14073B
 Triple 3-Input AND Gate

MC14075B
 Triple 3-Input OR Gate

MC14078B
 8-Input NOR Gate

MC14081B
 Quad 2-Input AND Gate


MC14082B
 Dual 4-Input AND Gate

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


CMOS B-SERIES GATES

PIN ASSIGNMENTS


MC14001B
Quad 2-Input NOR Gate




MC14002B
Dual 4-Input NOR Gate




MC14011B
Quad 2-Input NAND Gate




MC14012B
Dual 4-Input NAND Gate




MC14023B
Triple 3-Input NAND Gate




MC14025B
Triple 3-Input NOR Gate




MC14068B
8-Input NAND Gate




MC14071B
Quad 2-Input OR Gate




MC14072B
Dual 4-Input OR Gate




MC14073B
Triple 3-Input AND Gate




MC14075B
Triple 3-Input OR Gate




MC14078B
8-Input NOR Gate



MC14081B
Quad 2-Input AND Gate



MC14082B
Dual 4-Input AND Gate




NC = No Connection

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CMOS B-SERIES GATES

LOGIC DIAGRAMS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CMOS B-SERIES GATES

ELECTRICAL CHARACTERISTICS (Voltages Referenced to V_{SS})

Characteristic	Symbol	V_{DD} Vdc	-55°C		25°C			125°C		Unit
			Min	Max	Min	Typ #	Max	Min	Max	
Output Voltage $V_{in} = V_{DD}$ or 0	"0" Level V_{OL}	5.0	—	0.05	—	0	0.05	—	0.05	Vdc
		10	—	0.05	—	0	0.05	—	0.05	
		15	—	0.05	—	0	0.05	—	0.05	
	"1" Level V_{OH}	5.0	4.95	—	4.95	5.0	—	4.95	—	
		10	9.95	—	9.95	10	—	9.95	—	
		15	14.95	—	14.95	15	—	14.95	—	
Input Voltage ($V_O = 4.5$ or 0.5 Vdc) ($V_O = 9.0$ or 1.0 Vdc) ($V_O = 13.5$ or 1.5 Vdc)	"0" Level V_{IL}	5.0	—	1.5	—	2.25	1.5	—	1.5	Vdc
		10	—	3.0	—	4.50	3.0	—	3.0	
		15	—	4.0	—	6.75	4.0	—	4.0	
	"1" Level V_{IH}	5.0	3.5	—	3.5	2.75	—	3.5	—	
		10	7.0	—	7.0	5.50	—	7.0	—	
		15	11	—	11	8.25	—	11	—	
Output Drive Current ($V_{OH} = 2.5$ Vdc) ($V_{OH} = 4.5$ Vdc) ($V_{OH} = 9.5$ Vdc) ($V_{OH} = 13.5$ Vdc)	Source I_{OH}	5.0	-3.0	—	-2.4	-4.2	—	-1.7	—	mAdc
		10	-0.64	—	-0.61	-0.88	—	-0.36	—	
		15	-1.6	—	-1.3	-2.25	—	-0.9	—	
	Sink I_{OL}	5.0	0.64	—	0.51	0.88	—	0.36	—	
		10	1.6	—	1.3	2.25	—	0.9	—	
		15	4.2	—	3.4	8.8	—	2.4	—	
Input Current	I_{in}	15	—	±0.1	—	±0.00001	±0.1	—	±1.0	μ Adc
Input Capacitance ($V_{in} = 0$)	C_{in}	—	—	—	—	5.0	7.5	—	—	pF
Quiescent Current (Per Package)	I_{DD}	5.0	—	0.25	—	0.0005	0.25	—	7.5	μ Adc
		10	—	0.5	—	0.0010	0.5	—	15	
		15	—	1.0	—	0.0015	1.0	—	30	
Total Supply Current**† (Dynamic plus Quiescent, Per Gate, $C_L = 50$ pF)	I_T	5.0	$I_T = 10.3 \mu A/kHz$ f = I_{DDN}							μ Adc
		10	$I_T = 10.6 \mu A/kHz$ f = I_{DDN}							
		15	$I_T = 10.9 \mu A/kHz$ f = I_{DDN}							

#Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

**The formulas given are for the typical characteristics only at 25°C.

†To calculate total supply current at loads other than 50 pF:

$$I_T(C_L) = I_T(50 \text{ pF}) + (C_L - 50) V/k$$

where: I_T is in μA (per package), C_L in pF, $V = (V_{DD} - V_{SS})$ in volts, f in kHz is input frequency, and $k = 0.001 \times$ the number of exercised gates per package.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MC14049B MC14050B

HEX BUFFER

The MC14049B Hex Inverter Buffer and MC14050B Noninverting Hex Buffer are constructed with MOS P-Channel and N-Channel enhancement mode devices in a single monolithic structure. These complementary MOS devices find primary use where low power dissipation and/or high noise immunity is desired. These devices provide logic level conversion using only one supply voltage, V_{DD} .

The input-signal high level (V_{IH}) can exceed the V_{DD} supply voltage for logic level conversions. Two TTL DTL loads can be driven when the devices are used as a CMOS-to-TTL DTL converter ($V_{DD} = 5.0$ V, $V_{OL} \leq 0.4$ V, $I_{OL} \geq 3.2$ mA).

Note that pins 13 and 16 are not connected internally on these devices; consequently connections to these terminals will not affect circuit operation.


- High Source and Sink Currents
- High-to-Low Level Converter
- Supply Voltage Range = 3.0 V to 18 V
- V_{IH} can exceed V_{DD}
- Meets JEDEC B Specifications
- Improved ESD Protection On All Inputs

MAXIMUM RATINGS¹ (Voltages referenced to V_{SS})

Characteristic	Symbol	Value	Unit
DC Supply Voltage	V_{DD}	-0.5 to -18	Vdc
Input Voltage (DC or Transient)	V_{IN}	-0.5 to -18	Vdc
Output Voltage (DC or Transient)	V_{out}	-0.5 to $V_{DD} - 0.5$	Vdc
Input Current (DC or Transient), per pin	I_{in}	± 10	mA
Output Current (DC or Transient), per pin	I_{out}	-45	mA
Power Dissipation, per Package ² (Plastic/Ceramic)	P_D	825	mW
(SOIC)		740	
Storage Temperature	T_{stg}	-65 to -150	°C
Lead Temperature (8-Second Soldering)	T_L	260	°C

¹Maximum Ratings are those values beyond which damage to the device may occur.

²Temperature Derating: See Figure 3.



L SUFFIX
CERAMIC
CASE 620



P SUFFIX
PLASTIC
CASE 648




D SUFFIX
SOIC
CASE 751B

ORDERING INFORMATION

MC14XXXBCL Ceramic
MC14XXXBCP Plastic
MC14XXXBD SOIC

$T_A = -55^\circ\text{C}$ to -125°C for all packages


MC14049B



NC = Pin 13, 16
 V_{SS} = Pin 8
 V_{DD} = Pin 1


LOGIC DIAGRAM

MC14050B



NC = Pin 13, 16
 V_{SS} = Pin 8
 V_{DD} = Pin 1

PIN ASSIGNMENT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC14049B • MC14050B

ELECTRICAL CHARACTERISTICS (Voltages referenced to V_{SS})

Characteristic	Symbol	V_{DD} Vdc	-55°C		-25°C		+125°C		Unit	
			Min	Max	Min	Typ ¹	Max	Min		Max
Output Voltage $V_{in} = V_{DD}$ $V_{in} = 0$	"0" Level V_{OL}	5.0	—	0.05	—	0	0.05	—	0.05	Vdc
		10	—	0.05	—	0	0.05	—	0.05	
		15	—	0.05	—	0	0.05	—	0.05	
	"1" Level V_{OH}	5.0	4.95	—	4.95	5.0	—	4.95	—	Vdc
		10	9.95	—	9.95	10	—	9.95	—	
		15	14.95	—	14.95	15	—	14.95	—	
Input Voltage ($V_O = 4.5$ Vdc) ($V_O = 9.0$ Vdc) ($V_O = 13.5$ Vdc) ($V_O = 0.5$ Vdc) ($V_O = 1.0$ Vdc) ($V_O = 1.5$ Vdc)	"0" Level V_{IL}	5.0	—	1.5	—	2.25	1.5	—	1.5	Vdc
		10	—	3.0	—	4.50	3.0	—	3.0	
		15	—	4.0	—	6.75	4.0	—	4.0	
	"1" Level V_{IH}	5.0	3.5	—	3.5	2.75	—	3.5	—	Vdc
		10	7.0	—	7.0	5.50	—	7.0	—	
		15	11	—	11	8.25	—	11	—	
Output Drive Current ($V_{OH} = 2.5$ Vdc) ($V_{OH} = 9.5$ Vdc) ($V_{OH} = 13.5$ Vdc) ($V_{OL} = 0.4$ Vdc) ($V_{OL} = 0.5$ Vdc) ($V_{OL} = 1.5$ Vdc)	Source I_{OH}	5.0	-1.6	—	-1.25	-2.5	—	-1.0	—	mAdc
		10	-1.6	—	-1.30	-2.6	—	-1.0	—	
		15	-4.7	—	-3.75	-10	—	-3.0	—	
	Sink I_{OL}	5.0	3.75	—	3.2	6.0	—	2.6	—	mAdc
		10	10	—	8.0	16	—	6.6	—	
		15	30	—	24	40	—	19	—	
Input Current	I_{in}	15	—	= 0.1	—	= 0.00001	= 0.1	—	= 1.0	μ Adc
Input Capacitance ($V_{in} = 0$)	C_{in}	—	—	—	—	10	20	—	—	pF
Quiescent Current (Per Package)	I_{DD}	5.0	—	1.0	—	0.002	1.0	—	30	μ Adc
		10	—	2.0	—	0.004	2.0	—	50	
		15	—	4.0	—	0.006	4.0	—	120	
Total Supply Current 2,3 (Dynamic plus Quiescent, per package) ($C_L = 50$ pF on all outputs, all buffers switching)	I_T	5.0	$I_T = (1.8 \mu A/kHz) f - I_{DD}$							μ Adc
		10	$I_T = (3.5 \mu A/kHz) f - I_{DD}$							
		15	$I_T = (5.3 \mu A/kHz) f - I_{DD}$							

¹ Data labeled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

² The formulas given are for the typical characteristics only at -25°C.

³ To calculate total supply current at loads other than 50 pF:

$$I_T(C_L) = I_T(50 \text{ pF}) + (C_L - 50) V/k$$

Where: I_T is in μA (per Package), C_L in pF, $V = (V_{DD} - V_{SS})$ in volts, f in kHz is input frequency and $k = 0.002$.

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields referenced to the V_{SS} pin only. Extra precautions must be taken to avoid applications of any voltage higher than the maximum rated voltages to this high-impedance circuit. For proper operation, the ranges $V_{SS} \leq V_{in} \leq 18$ V and $V_{SS} \leq V_{out} \leq V_{DD}$ are recommended.

Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}). Unused outputs must be left open.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

[1] Roubin Gregorian & Giabor C. Tenes " Analog MOS Integrated Circuit for signal processing," John Wiley & sons Inc. 1986

[2] ME Van Valkenburg " Analog Filter Design," Holt Rinehart and Winston Inc

[3] Rolf Schaumann , Mohammed Si Ghausi Kenneth Ri Vaker "Design of Analog Filter," Prentice Han Inc , 1990

[4] Don Lancaster "Active Filter Cookbook," Howard W Soms & Co. ,1975

[5] วิวัฒน์ กิรานนท์ ,ปราโมทย์ วาดเขียน และ จริญญา เลิศจรัสอร่ามดี "เครื่องขยายสัญญาณซึ่งมีอัตราขยายแบบล็อกซิดาห์ม" การประชุมวิชาการวิศวกรรมไฟฟ้าสถาบันอุดมศึกษาของรัฐ ครั้งที่ 13 ณ มหาวิทยาลัยเชียงใหม่ หน้าที่ 149-155

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ปริญญาณพนธ์ฉบับนี้สำเร็จลงได้ ด้วยคำแนะนำจากท่านอาจารย์และความช่วยเหลือจากเพื่อนๆ ที่ได้ให้กำลังใจตลอดจนตระเตรียมงานจนสำเร็จไปด้วยดี ผู้จัดทำจึงขอขอบคุณไว้ ณ โอกาสนี้ และหากมีข้อผิดพลาดประการใด คณะผู้จัดทำขออภัยมา ณ ที่นี้ด้วย



คณะผู้จัดทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้