


อุปกรณ์วัดความสว่างของแสง  
( LUMINOUSITY METER )



ปริญญาบัตรนี้เป็นส่วนหนึ่งของทรัพย์สินตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมไฟฟ้า

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2536

อุปกรณ์วัดความสว่างของแสง

( LUMINOUSITY METER )



*(Handwritten signature)*

( อาจารย์ อภินันท์ มัญยานนท์ )

อุปกรณ์วัดความสว่างของแสง

LUMINOUSITY METER

โดย

ด้กฤษนนท์. โปราณันท์

ณัฐวุฒิ จิรายุวัฒน์

ถาวร หวังอักษรโรจน์

อาจารย์ที่ปรึกษา

อาจารย์ อภินันท์ มัตยานนท์

บทคัดย่อ

การสื่อสารเส้นใยแสงเป็นเทคโนโลยีการสื่อสารที่ทันสมัย และใช้กันอย่างแพร่หลาย  
ในปัจจุบัน ซึ่งผู้จัดทำได้สังเกตเห็นถึงความก้าวหน้าในการสื่อสารชนิดนี้ จึงได้ศึกษาถึงอุปกรณ์ที่เป็น  
หัวใจมีความสำคัญต่อการวัด (measurement) ในระบบการสื่อสารเส้นใยแสง นั่นก็คือ  
luminary meter

โดยทางผู้จัดทำได้ศึกษาและทำการปรับปรุงอุปกรณ์วัดความสว่างของแสง ซึ่งจะมี  
การทดลองและรายละเอียดต่าง ๆ โดยจะกล่าวถึงในบทต่อไป

ABSTRACT

The optical fiber communication system is now widespread and well known , for this reason , we have seen the prospect of the technology so our intention is led to the measurement in optical fiber communication system by learning luminary meter and enhancing it to be more practical , by using log. amp. , which is described in following sections.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญ

	หน้า
บทที่ 1 : บทนำ	1
บทที่ 2 : แล่ง	2
บทที่ 3 : Logarithmic Amplifier	5
บทที่ 4 : Photodiode	12
บทที่ 5 : ลักษณะของวงจรมีได้ศึกษา	22
บทที่ 6 : ขั้นตอนการทดลอง	26
บทที่ 7 : ผลการทดลอง	28
บทที่ 8 : สรุป	30
หนังสืออ้างอิง	31
กิตติกรรมประกาศ	32
ภาคผนวก	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

LUX meter คือ อุปกรณ์ที่ใช้สำหรับวัดค่าความสว่างของแสง โดยใช้ Photo Diode เป็นตัวรับแสง และนำกระแสที่ได้จาก Photodiode ไปขยาย แล้วนำไปผ่าน Logarithm Amplifier เพื่อให้ค่า Output ง่ายต่อการสังเกต ซึ่งความสว่างโดยทั่วไปนิยมใช้หน่วยเป็น LUX หรือ Lumen/m<sup>2</sup>

ในรายงานฉบับนี้ได้อธิบายถึง อุปกรณ์ต่างๆที่นำมาใช้ในวงจร การออกแบบวงจร ผลการทดลองที่ได้ ซึ่งในการทดลองมีสิ่งทีศึกษาค้นคว้าดังนี้

-Semiconductor Photodiode อาศัยหลักการทำงานของรอยต่อพีเอ็นชนิดที่มีไบแอสกลับทาง ถ้าเราส่องแสงสว่างให้ตกกระทบลงบนรอยต่อพีเอ็น พลังงานจากแสงจะทำให้เกิดคู่อิเล็กตรอน-โฮลขึ้นได้ ทำให้พาหะส่วนน้อยทั้งในสารชนิดพี และในสารชนิดเอ็นมีจำนวนเพิ่มขึ้น ดังนั้นถ้ารอยต่อ พี-เอ็นมีไบแอสกลับทางก็จะมีกระแสย้อนเนื่องจากพาหะส่วนน้อยไหลผ่านรอยต่อเป็นค่าที่สูงกว่าตอนไม่มีแสง กระแสย้อนกลับนี้จะมีค่าเพิ่มขึ้นตามความเข้มของแสง

-Logarithmic Amplifier เป็นอุปกรณ์ขยายสัญญาณโดยจะนำสัญญาณ input มาขยายเป็น output โดยจะมีสัดส่วนการขยายเป็นแบบ Logarithm ซึ่งจะใช้คุณสมบัติของสารกึ่งตัวนำมาเป็น log-element เป็นไปตามสมการของ Shockley ซึ่งในเบื้องต้นจะใช้ diode เป็น log-element ง่ายต่อมาเปลี่ยนเป็น transistor แทน แต่อย่างไรก็ตาม อนุกรมนี้มีผลต่อค่าที่ได้ทำให้เกิดความผิดพลาดดังนั้นจึงมีการเพิ่ม termister เพื่อชดเชยอุณหภูมิด้วย

ในรายงานฉบับนี้จะแสดงวงจรที่ได้ออกแบบ และมีการวัดค่าดังต่อไปนี้

1. ค่าความต้านทานชนิดปรับค่าได้ให้มีค่าที่เหมาะสมเพื่อให้ได้ผลตามที่ต้องการ
2. ผลการทดลองของวงจรเมื่อตรวจเทียบกับค่าที่ถูกต้องแล้วมีความแตกต่างมากเพียงใด เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปเผยแพร่บนสื่อออนไลน์
3. พิจารณาถึงขอบเขตในการใช้งาน ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 2

### แสง

#### 2.1 ความเข้มของการส่องสว่าง

ความเข้มของการส่องสว่าง คือ ปริมาณที่ไขบอกว่าแหล่งกำเนิดใดจะมีความสว่างมากหรือน้อย มีหน่วยเป็น แคนเดลลา (candela) แหล่งกำเนิดแสงซึ่งพื้นที่ 1 ตารางเมตร และมีอุณหภูมิ 2046 องศาเคลวิน จะมีความเข้มของการส่องสว่าง  $6 \times 10^5$  แคนเดลลา แหล่งกำเนิดแสงจะให้ความเข้มแห่งการส่องสว่าง ตามค่ากำลังไฟฟ้าของแหล่งกำเนิดแสงนั้น คือถ้ากำลังไฟฟ้าสูงจะให้ความเข้มแห่งการส่องสว่างมากขึ้นเอง

#### 2.2 ความสว่าง

ความสว่างเป็นปริมาณความเข้มแห่งการส่องสว่างที่ตกลงบนพื้นที่ที่ห่างจากแหล่งกำเนิด

ถ้า  $I$  เป็นความเข้มแห่งการส่องสว่างของแหล่งกำเนิด (cd)

$E$  เป็นความสว่างบนผิวของวัตถุ (lux)

$R$  เป็นระยะทางระหว่างแหล่งกำเนิดกับผิวของวัตถุ (m)

จะได้

$$E = I/R^2$$

ถ้าให้  $I = 1 \text{ cd}$  ,  $R = 1 \text{ m}$  จะได้  $E = 1 \text{ lux}$  ดังนั้นจะได้ว่า

"ความสว่าง 1 lux คือ ความสว่างบนพื้นที่ 1 ตารางเมตร ที่ห่างออกมาจากแหล่งกำเนิดขนาด 1 แคนเดลลา เป็นระยะทาง 1 เมตร

#### 2.3 หน่วยของการวัดแสง

หน่วยในการวัดความสว่างของแสงโดยทั่วไปจะใช้หน่วย Lux และหน่วย Lux สามารถแปลงหน่วยเป็นหน่วยในมาตรฐานต่างๆได้ซึ่ง Factor ในการเปลี่ยนหน่วยแสดงดังตารางที่ 2.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Illumination Conversion Factor

1 lumen = 1/680 lightwatt  
(ที่ความยาวคลื่นเท่ากับ 555 nm)

1 watt-second = 1 joule =  
10 ergs

1 lumen-hour = 60 lumen-  
minutes

1 phot = 1 lumen/cm<sup>2</sup>

1 footcandle = 1 lumen/ft<sup>2</sup>

1 lux = 1 lumen/m<sup>2</sup>

Number of	Footcandle	Lux	Phots	Milliphots
Multiple by				
Equals number of				
Footcandles	1	0.0929	929	0.929
Lux	10.76	1	10,000	10
Phots	0.00108	0.0001	1	0.001
Milliphots	1.076	0.1	1,000	1

ตารางที่ 2.1 แสดงการเปลี่ยนหน่วยของแสง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Definition	Radiometric		Photometric	
	Name	Unit(SI)	Name	Unit(SI)
Energy	Radiant	Joule	Luminous	lumen-second
energy	energy			
Energy per	Radiant	watt	Luminous	lumen
unit time	flux		flux	
Power input	Irradiance	$W/m^2$	Illuminance	$lm/m$
per unit area				lux
Power per	Radiant	$W/m^2$	Luminous	$lm/m^2$
unit area	exitance		exitance	
Power per	Radiant	$W/s$	Luminous	candela
unit solid	intensity	steradian	intensity	
angle				
Power per unit	Radiance	$W/m^2$	Luminance	candela/ $m^2$
solid angle		steradian		
per unit projected				




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ตารางที่ 2.2 แสดงหน่วยที่ใช้ในการวัดแสง  
 ไม่ว่าการณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และทำซ้ำโดยไม่ได้รับอนุญาตจากกรมที่มีการนำไปใช้

## บทที่ 3

### Logarithmic Amplifier

อุปกรณ์ที่สำคัญตัวหนึ่งในการปรับปรุงปริมาณการวัดต่าง ๆ ให้สามารถอ่านออกมาได้อย่างถูกต้องนั้นก็คือ logarithm amplifier โดยมันจะทำการขยายสัญญาณ input ให้มีลักษณะที่เป็นสัดส่วนแบบ logarithm กับ output จึงสามารถ plot ค่าปริมาณต่าง ๆ ให้อยู่บน log scale ได้

โดย log-amp เบื้องต้นนั้นเราสามารถให้ diode เป็น log-element ดังรูป 3.1



รูปที่ 3.1 Logarithmic Amplifier เบื้องต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อย่างไรก็ตามเราสามารถใช้ transistor มาเป็น log-element ได้โดยสามารถใส่ แทนที่ diode ได้ดังรูป 3.2



รูปที่ 3.2 Logarithmic Amplifier ที่ใช้ ทรานซิสเตอร์

ดังนั้นจะได้การไหลของกระแสเป็นไปตามสมการ Shockley ดังนี้ ซึ่งกระแส  $I_c$  จะเป็นไปตามสมการ SHOCKLEY เช่นกัน

$$I_c = I_{e0} ( e^{-qV_{be}/KT} - 1 )$$

- $V_{be}$  : base\_emitter voltage
- $T$  : temperature (k)
- $q$  : electron charge ( $1.6 * 10^{-19}$  C)
- $K$  : Boltzmann's constant ( $1.38 * 10^{-23}$  J/K)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 $I_{e0}$  : reverse saturation current of the base-emitter junction  
 ไม่วาทกรรมใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การที่เราใช้ transistor แทน diode นั้นจะทำให้สามารถปฏิบัติงานโดยมีช่วงกว้างของกระแสได้มากกว่า


โดยปกติแล้ว  $KT/q = 26 \text{ mv.}$  ที่  $27^\circ\text{C}$  ดังนั้นเมื่อ  $V_{be} > 60 \text{ mv.}$  เราสามารถลดสมการลงเหลือ

$$I_c = I_{e_s} ( e^{-qV_{be}/KT} )$$

จากรูป 3.2  $V_{be} = V_o$  แล้วทำการ take ln จะได้

$$V_o = ( -KT/q ) \ln ( V_i / R I_{e_s} )$$

จากสมการนี้เราสามารถ plot ค่าลงกราฟได้ทั้งสเกลธรรมดา และ สเกล logarithm ได้ดังนี้



ตารางที่ 3.1 กราฟแสดงความสัมพันธ์ระหว่าง Input และ Output ของ Log-Amp.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อย่างไรก็ตามวงจรดังกล่าวยังมีค่าผิดพลาดมากอยู่ ถ้าอุณหภูมิภายนอกมีค่าเปลี่ยนไปจากเดิม  
 ดังนั้นจะมีวงจรที่สามารถชดเชยค่าอุณหภูมิที่เปลี่ยนไปได้ดังรูป 3.3



รูปที่ 3.3 แสดงวงจรที่ใช้ Matched Transistor

$$V_{x1} = -(KT/q) \ln (V_1 / R_1 I_{s1})$$

$$V_{x2} = -(KT/q) \ln (V_2 / R_2 I_{s2})$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ถ้า  $R_{F1} = R_{F2}$  ,  $R_{E1} = R_{E2}$  แล้วจากลป 3.3 เราจะได้

$$V_o = (R_F / R_E + R_E) (V_x - V_y)$$

ถ้าทรานซิสเตอร์มีกระแสอิ่มตัวเท่ากัน ( $I_{S1} = I_{S2}$ )


$$V_o = (R_F / R_E + R_E) (KT/q) \ln (V_2 R_1 / V_1 R_3)$$

ดังนั้นการ compensate อุณหภูมิ จากรูปวงจรเราจะใช้  $R_{E1}$  และ  $R_{E2}$  เป็น termister ซึ่งปกติแล้วจะเป็น silicon resister หรือ positive-temperature-coefficient termister

ส่วนวงจร log-amp ที่ใช้ในการทดลองนั้น เราจะใช้ ICL 8048 โดยจะประกอบด้วย FET input op-amp สองตัว และใช้พื้นฐานของ transistor junction ในการคำนวณ วงจรนี้สามารถให้ผล six decades ของ กระแส input หรือ three decades ของ ความต่างศักดี input โดยจะมีการชดเชยอุณหภูมิ ประมาณ 0 ถึง 70 องศาเซลเซียส

จากรูปวงจร ICL 8048 , transistor Q1 ถูกใช้เป็น non-linear feedback element รอบ op-amp A1 .

033252



รูปที่ 3.4 แสดงวงจรรวมภายใน ICL8048 (log-amp)

กระแสที่ไหลผ่าน transistor Q2 นั้นถูกกำหนดโดย  $R_2$  และ ความต่างศักย์อ้างอิง ดังนั้นกระแส collector ของ Q2 จะคงที่ นั่นคือ emitter-base voltage จะมีค่าคงที่ด้วย ดังสมการ

$$V_o = R_5 + R_3 / R_3 (V_{be1} - V_{be2})$$

$$\Delta V_{be} = (KT/q) \ln (I_{c1} / I_{c2})$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะได้ว่า 
$$V_o = R_s + R_o / R_o (KT/q) \ln(I_{c1} / I_{c2})$$

เป็นการแสดงถึง output ที่เป็นสัดส่วนแบบ logarithm กับ กระแส input โดย temperature dependence จะถูกจำกัดโดย  $R_s$  ดังรูป




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

Photodiodes

โฟโตไดโอด สามารถใช้งานกับแรงดันไฟฟ้าย้อนกลับที่เรียกว่า  $V_R$  ดังรูปแสดงในรูปที่ 4.1 หรือที่แรงดันสูง, ( $V_M$ ) ถ้าใช้โฟโตไดโอดนี้เพื่อให้เกิดการขยายแบบ Avalanche ที่จะทำให้ sensitivity สูงขึ้น



รูปที่ 4.1 แสดงแรงดันไฟฟ้าย้อนกลับ ของโฟโตไดโอด

ผลตอบสนอง เมื่อไม่มีการขยายเกิดขึ้นจะมากได้ ต้องมีการสะสมพาหะโดยที่เกิดการสูญเสียในการ recombination น้อยที่สุด ค่าสปส. ควอนตัมของ optical power ที่ระดับหนึ่ง ( $P_{opt}$ ) และพลังงานของ photon ( $h\nu$ ) คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$= \frac{I_{ph}}{q} = \frac{P_{opt}}{h\nu}$$


โดยที่  $I_{ph}/q$  คือค่าเฉลี่ยของจำนวน electron-hole pairs ที่สะสมอยู่ในรอยต่อ/วินาที และ  $P_{opt}/h\nu$  คือ optical flux ใน photon ต่อวินาที



รูปที่ 4.2 แสดงโครงสร้างสร้างของโฟรด์ไดโอดแบบต่างๆ


โครงสร้าง ของ โฟโตรีโอด แบบต่าง ๆ แสดงดังรูป 4.2 รอยต่อมักจะมีขนาดเล็กประมาณเส้นผ่านศูนย์กลาง 50 ถึง 1000  $\mu\text{m}$  ดังนั้นกระแส leakage และ c ในไดโอดจะมีค่าน้อย point contact diode จะให้ กระแส leakage และ c สูงที่สุดในขณะที่มีพื้นที่น้อย แต่การโฟกัสที่แสงจะต้องแม่นยำ ค่าความต้านทานที่ต่ออนุกรมในไดโอด อาจจะทำให้ลดต่ำลงได้ โดยการเพิ่มชั้นของสาร intrinsic หรือมีชั้นที่ใส่สารเจือปนน้อย ๆ เช่น PIN ไดโอด หรือ metal-1-N ไดโอด สำหรับความกว้างของบริเวณ depletion region ขนาด 200  $\mu\text{m}$

ที่แรงดัน 30v เวลาที่  $e^-$  ใช้ในการผ่านบริเวณนี้คือ  $5.0 \times 10^{-10}$  ดังแสดงในรูป 4.3 ใช้ประโยชน์ด้านการค้าไม่ว่าการณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.3 กราฟแสดงความกว้างของ Depletion region

ตาราง 4.1 แสดง คุณสมบัติของไดโอดชนิดต่าง ๆ รวมทั้งที่อยู่ในสถานะ Avalanche และ ลักษณะของ spectrum แสดงดังรูป 4.4




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดรูปที่ 4.4 ที่แสดง ลักษณะของสเปกตรัม ของรพไฟไดโอด แบบต่างๆ

ไฟโอดีโอดแบบ Avalanche มักจะถูกออกแบบให้เป็นชนิดมี guard-ring เพื่อให้เกิดสนาม uniform field ทั้งบริเวณที่เกิดปรากฏการณ์นี้ และจำกัดปริมาณ edge-leakage current (ดูรูป 4.5) อัตราขยายโดยทั่วไปแล้วมีค่าประมาณ  $10^3 - 10^4$  และ มีอัตราขยายกระแสคู่กับ bandwidth มีค่า 100 GHz ซึ่งสามารถใช้ไฟโอดีโอดที่มีพื้นที่ประมาณ  $10^{-5} \text{ cm}^2$  ผลตอบสนองของ Avalanche diode ตัวหนึ่ง จะแปรผันตามแรงดันที่ใช้และอุณหภูมิดังแสดงในรูป 4.6



รูปที่ 4.5 แสดงลักษณะของ Avalanche Photodiode ที่มี guard-ring  
เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับงานวิจัยเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.6 กราฟแสดง Output ของ Avalanche Photodiode

สำหรับ Avalanche buildup time ซึ่งสมมติให้ค่าสัมประสิทธิ์การแตกตัวของ  $e^-$  (๑) เท่ากับของ hole (๒) เป็นดังสมการ

$$t = \frac{1}{2} t_p M$$

โดย  $t_p$  คือ เวลาที่ใช้ข้ามบริเวณ depletion โดยทั่วไป avalanche buildup time สามารถเขียนได้เป็น

$$t = t_1 M^2$$

เมื่อ  $T_1$  คือ response time ของสาร intrinsic

ค่าเวลานี้สามารถหาได้จากการทดลอง โดยการวัด short-noise Power (P) ต่อ factor ของการขยายเนื่องจาก

$$P_n = \frac{2qI_p}{1 + (wt)^2} \frac{BM^2 R}{r_a}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่  $I_p$  คือ กระแส Photo current ก่อนเกิดการขยาย, B คือ bandwidth,  $R_{eq}$  คือ equivalent resistance,  $w$  คือ ความถี่เชิงมุม และ  $t = T_1 M$

จากการวัด Si avalanche Photo diode  $x = 2.7$  และจะได้รับความสัมพันธ์ดังนี้


$$t = 5 \times 10^{-13} \text{ M}$$

เมื่อ  $T_1 = 5 \times 10^{-13}$  sec จะเห็นได้ว่า response time ของสาร intrinsic  $T_1$  มีความใกล้เคียงกับ mean free time ระหว่างการเกิดการแตกตัวของอิเล็กตรอน  $T_1$  ว่า สนามไฟฟ้าสูงสุด มีค่าเท่ากับ  $5 \times 10^5$  v/cm สัมประสิทธิ์ของการแตกตัวเป็นอิเล็กตรอนจะให้ mean free time  $\alpha V$  และ  $\beta V$  อยู่ในช่วง  $1-4 \times 10^{-12}$  สำหรับที่ความเร็วอิเล็กตรอนของพาหะ  $10^7$  cm/sec ค่าของ  $T_1$  จะน้อยกว่า  $T_1$  เพราะพาหะถูกเพิ่มแบบยกกำลังในขณะเกิดการ Avalanche

โฟโตไดโอดหมายถึงอุปกรณ์ที่รอยต่อเดียว ซึ่งถูกออกแบบมา เพื่อให้มีผลตอบสนองเมื่อมีการดูดพลังงานจาก photon โฟโตไดโอดบางชนิดจะมี sensitivity สูง และมีความเร็วในการตอบสนอง เนื่องจากอิเลคตรอนิกส์สมัยใหม่ มักจะนำขั้วรวมเอาแสงมาถือเป็นสัญญาณทางอิเลคทรอนิกส์ โฟโตไดโอดจึงมีความสำคัญในฐานะอุปกรณ์อิเลคทรอนิกส์ตัวหนึ่ง

กระแสและแรงดันที่รอยต่อ

จากที่ทราบมาแล้วว่า กระแสที่มีความสำคัญระหว่างรอยต่อคือกระแส drift ซึ่งเกิดจากพาหะส่วนน้อย พาหะส่วนน้อยจะก่อให้เกิดความร้อนเนื่องจากกระบวนการแพร่จากรอยต่อด้านหนึ่งผ่านบริเวณ transition region แล้วถูกกวาดผ่านไปยังรอยต่ออีกด้านหนึ่งด้วยอำนาจสนามไฟฟ้า (ดังรูป 4.7)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้  
รูปที่ 4.7 แสดงคุณสมบัติของกระแส และแรงดันที่รอยต่อ

หากรอยต่อได้รับแสงที่ photon มีพลังงาน  $h\nu > E_g$  จะมี generation rate  $g_{op}$  (EHP/cm<sup>3</sup>·sec) เข้ามาเพิ่มในกระแสด้วย จำนวนของ hole ที่เกิดขึ้น/sec. ในช่วงระยะการแพร่ผ่าน transition region ด้าน n-type คือ  $AL_n g_{op}$  เช่นเดียวกับ  $e^-$  จำนวน  $AL_n g_{op}$  ที่เกิดขึ้นใน 1sec ด้าน p-type ผลรวมกระแสที่เกิดจากพาหะที่เกิดขึ้นจากการรับแสงในบริเวณรอยต่อคือ

$$I_{op} = qAg_{op} (L_n + L_p)$$

เนื่องจากกระแส  $I_{op}$  มีทิศทางจาก n ไป p ซึ่งมีทิศทางทวนกับกระแสจาก p ไปยัง n  $I_{op}$  จึงถูกหักลบจากกระแสของ diode ตามสมการ diode ทั่วไป กระแสไดโอดที่รับแสงได้จะมีค่า

$$I = qA \left( \frac{L_p P_n}{T_p} + \frac{L_n n_p}{T_n} \right) \left( e^{qV/KT} - 1 \right) - qAg_{op} (L_n + L_p) \tag{1}$$

ดังนั้น กราฟ I-V ที่ได้จึงอยู่ต่ำลง เนื่องจาก มี generation rate (ตั้งรูป 4.7c) สมการนี้พิจารณาได้ 2 ส่วน คือ สมการไดโอดทั่วไป และกระแสที่เกิดจากการรับแสง เมื่ออุปกรณ์นี้ถูก short circuit (V=0) เทอมของสมการไดโอดจะหายไปจากสมการ (1) แต่จะยังเหลือ  $I_{op}$  ซึ่งมีทิศทางจาก n ไป p ดังนั้น ลักษณะกราฟ I-V ในรูป (6-10c) จะมีค่า I เป็นลบ และเป็นอัตราส่วนกับ  $g_{op}$  เมื่อ open circuit,  $I = 0$  และ  $V = V_{oc}$  ซึ่งเท่ากับ


$$V_{oc} = \frac{KT}{q} \ln \left( \frac{L_p + L_n}{(L_p/T_p)P_n + (L_n/I_n)n_p} \cdot g_{op} + 1 \right) \tag{2}$$

สำหรับกรณีที่เกิดสมมาตรบริเวณรอยต่อ  $P_n = n_p$  และ  $T_p = T_n$  เราสามารถเขียนสมการ (2) ได้ใหม่ในเทอม ของ Thermal generation rate  $P_n/T_n = g_{th}$  และ


optical generation rate  $g_{op}$ ; ในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{oc} = \frac{KT}{q} \ln \frac{g_{op}}{g_{th}} \quad \text{เมื่อ } g_{op} \gg g_{th} \quad (3)$$

เทอม  $g_{th} = P_n/T_n$  แสดงให้เห็น thermal generation-recombination rate ที่ลดลง เมื่อพาหะส่วนน้อยมีความเข้มข้นสูงขึ้น เนื่องจาก optical generation ช่วงที่วัด  $T_n$  จะสูงขึ้น และ  $g_{th}/T_n$  จะมีค่าสูงขึ้น ( $P_n$  คงที่สำหรับ  $N_D$  และ  $T$  ค่าหนึ่ง) ดังนั้น  $V_{oc}$  จะไม่สามารถเพิ่มขึ้น อย่างไม่จำกัดตาม generation rate ที่เพิ่มขึ้น ความจริงแล้ว  $V_{oc}$  มีค่าจำกัดอยู่ที่ ค่า contact potential  $V_0$  (ดังรูป 4.8) เนื่องจาก contact potential คือค่า forward bias สูงสุดที่เกิดขึ้นบริเวณรอยต่อได้ forward voltage ที่ปรากฏขึ้นข้ามรอยต่อที่รับแสง เรียกว่า ปรากฏการณ์ photovoltaic



รูปที่ 4.8 แสดงระดับพลังงานของรีพอร์ทไดโอด



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีให้ต้นแบบลงเนื้อหาและตัวอย่างเชิงลึกของเนื้อหาที่สนใจให้นำไปใช้

รูปที่ 4.9 I-V Characteristic ของรีพอร์ทไดโอด

จากรูป 4.9 จะเห็นได้ว่า สามารถใช้ photodiode ได้ใน 3 ลักษณะ คือที่ I-V characteristic บริเวณ quadrant ที่ 1, 3 และ 4 power จากวงจรมายนอกถูกส่งให้อุปกรณ์เมื่อกระแสแรงดันที่รอยต่อมีค่าเป็นบวกหรือเป็นลบทั้งคู่ (quadrant ที่ 1 และ 3) ใน quadrant ที่ 4 แรงดันที่รอยต่อเป็นบวกและกระแสเป็นลบ ในกรณีนี้ power จากอุปกรณ์จะถูกส่งไปให้วงจรมายนอก (สังเกตได้ว่าใน quadrant ที่ 4 กระแสไหลจาก  $v$  ลงไปยัง  $v$  ของตัวอุปกรณ์ เช่นเดียวกับลักษณะของ battery)

เมื่ออุปกรณ์สามารถให้ power ออกมาได้ คุณสมบัติของ quadrant ที่ 4 นี้ สามารถนำไปประยุกต์ใช้เป็น photo detector โดยให้ reverse bias เข้าไปที่รอยต่อ และใช้งานในลักษณะของ quadrant ที่ 3



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.1 แสดงคุณสมบัติของไดโอดชนิดต่างๆ

Diode	Wave-length Range ( $\mu\text{m}$ )	Peak Efficiency (%) or Responsivity	Sensitive Area ( $\text{cm}^2$ )	Capacitance (pF)	Series Resistance ( $\Omega$ )	Response Time (seconds)	Dark Current	Operating Temperature ( $^{\circ}\text{K}$ )	Comments
Si $n^+ - p$	0.4-1	40	$2 \times 10^{-5}$	0.8 at -23 V	6	130 ps with 50- $\Omega$ load	50 pA at -10 V	300	avalanche photodiode
Si $p - i - n$	0.6328	> 90	$2 \times 10^{-5}$	< 1	$\sim 1$	100 ps with 50- $\Omega$ load	$< 10^{-9}$ A at -40 V	300	optimized for 0.6328 A
Si $p - i - n$	0.4-1.2	> 90 at 0.9 $\mu\text{m}$ > 70 at 1.06 $\mu\text{m}$	$5 \times 10^{-7}$	3 at -200 V	< 1	7 ns	0.2 $\mu\text{A}$ at -30 V	300	
Metal- $i - n$ Si	0.38-0.8	> 70	$3 \times 10^{-7}$	15 at -100 V	< 1	10 ns with 50- $\Omega$ load	$2 \times 10^{-12}$ A at -6 V	300	
Au- $n$ Si	0.6328	70	2			< 500 ps		300	Schottky barrier, antireflection coating
PtSi- $n$ Si	0.35-0.6	$\sim 40$	$2 \times 10^{-5}$	< 1		120 ps		300	Schottky barrier avalanche photodiode
Ge $n^+ - p$	0.4-1.55	50 uncoated	$2 \times 10^{-5}$	0.8 at -16 V	< 10	120 ps	$2 \times 10^{-9}$	300	Germanium avalanche photodiode
Ge $p - i - n$	1-1.65	60	$2.5 \times 10^{-5}$	3		25 ns at 500 V		77	illumination entering from side
InAs $p - n$	0.5-3.5	> 25	$3.2 \times 10^{-4}$	3 at -5 V	12	$< 10^{-6}$		77	
InSb $p - n$	0.4-5.5	> 25	$5 \times 10^{-4}$	7.1 at -0.2 V	18	$5 \times 10^{-6}$		77	
Pb $_{1-x}$ Sn $_x$ Te $x = 0.16$	9.5 $\mu\text{m}$	45 V/W $\eta = 60$	$4 \times 10^{-3}$			$\sim 10^{-9}$		77	shunt resistance $R_i = 10 \Omega$
Pb $_{1-x}$ Sn $_x$ Se $x = 0.064$	11.4 $\mu\text{m}$	3.5 V/W $\eta = 15$	$7.8 \times 10^{-3}$			$\sim 10^{-9}$		77	shunt resistance $R_i = 2.5 \Omega$
Hg $_{1-x}$ Cd $_x$ Te $x = 0.17$	15 $\mu\text{m}$	$\eta \sim 10-30$	$4 \times 10^{-4}$		8	$< 3 \times 10^{-9}$		77	shunt resistance $R_i > 100 \Omega$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้.

บทที่ 5

ลักษณะของวงจรถัดศึกษา

ใช้ BS500B(PD) เนื่องจากมีความสอดคล้องกับ Curve ของ Photoluminosity ในช่วงแสง Visible Light (550 nm.) ดังรูปที่ 5.1 โดย BS500B มีข้อมูลดังนี้


พื้นที่หน้าตัดส่วนรับแสง	5.34	mm <sup>2</sup>
ช่วงความยาวแสง	560 (500-600)	nm.
กระแส	0.55 $\mu$ A/100 LUX	
กระแสมากที่สุด	10 pA.	



รูปที่ 5.1 กราฟของ Photo luminosity

จากกระแส 0.55  $\mu$ A./100 LUX ดังนั้นจะได้ว่า 1 LUX จะมีกระแส 5.5 nA. ดังรูปที่ 5.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.2 แสดง Output Current ของ BS500B

จากวงจรที่ได้ศึกษามาในรูปที่ 5.3 จะมีข้อจำกัดคือ ไม่สะดวกในการแสดงค่า เนื่องจาก Dynamic Range ที่กว้างของ Photodiode (>112 dB) เพราะ Output ของวงจรจะมีค่าในช่วง 0-2 V. ซึ่งจะแสดงแสงสว่างในช่วง 0-2000 LUX เพราะฉะนั้น แสงสว่าง 1 LUX จะแทนได้ด้วยค่า 1 mV. จึงทำให้ Output ของวงจรเมื่อเปรียบเทียบกับแสงสว่างที่ป้อนเข้ายากในการแยกแยะ ดังนั้นจึงได้ศึกษาเพื่อที่จะนำเอา Logarithm Amplifier มาใช้ในวงจร ซึ่งก็ได้ดังรูปที่ 5.4

จากวงจรในรูป 5.4 จะพบว่าเราได้นำ Logarithm Amplifier มาใช้โดยได้ใช้ ICL8048 ซึ่งพบว่า Input Current ของ Logarithm Amplifier จำกัดค่าไว้ในช่วง 1nA - 1mA แต่ Photodiode ที่นำมาใช้สามารถจ่ายกระแสได้ 0.55  $\mu$ A ต่อ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ความสว่าง 100 Lux จะพบวากกระแสของ Photodiode มีค่าน้อยเกินไป จึงนำกระแสมาไม่วารณมีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขยายด้วย OP-AMP A<sub>3</sub> (ICLF411CN) โดยจะเพิ่มกระแสของ Photodiode ขึ้นประมาณ 100 เท่า แล้วจึงป้อนกระแส นั้น เข้าไปในส่วน Input ของ Logarithmic Amplifier

Input Current ของ Logarithmic Amplifier คือ  $I_{in}$


$$I_{in} = (R_1/R_2) I_{sc}$$

จากรูปให้  $R_1 = 1\text{ M}$  ,  $R_2 = 10\text{K}$  ดังนั้น  $I_{in} = 100 I_{sc}$  จากนั้น  $I_{in}$  ก็จะเป็น Input ป้อนเข้าส่วนของ Logarithmic Amplifier จากนั้น Output ของ Logarithmic Amplifier ก็จะถูกขยายโดย Op-Amp A2 เพื่อให้ได้ Output Voltage ที่เหมาะสม แต่เนื่องจาก Output voltage ที่ได้มีค่าเป็นลบ เราจึงต้องกลับเฟสของ Output โดยใช้ Op-amp A4



รูปที่ 5.3 แสดงวงจร Lux-meter เบื้องต้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.4 แสดงวงจรของ Lux Meter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 6

### ขั้นตอนการทดลอง

#### อุปกรณ์ที่ใช้ในวงจร

1. Op-Amp (BJ-FET) LF411CN	4
2. Photodiode BS500B	1
3. หม้อแปลงไฟ AC to DC 15 V.	1
4. ทรานซิสเตอร์	
5. ตัวต้านทาน 1/4W.	
6. ตัวเก็บประจุ	
7. Rectifier 1A 100V	4
8. ICL8048	1
9. Variable Resistor	

#### วิธีการทดลอง

1. ต่อวงจรดังรูป 5.2

2. นำแสงขนาด 1000 LUX (หรือให้  $I_{\text{ph}} = 550 \mu\text{A}$ ) มาป้อนให้แก่ Photodiode ทำการปรับค่า VR1 ให้ได้  $V_{\text{out}} = 5\text{V}$ . บันทึกค่าความต้านทานที่ได้

3. นำแสงขนาด  $10^{-2}$  LUX (หรือให้  $I_{\text{ph}} = 55 \text{ nA}$ ) มาป้อนให้แก่ Photodiode แล้วทำการปรับ VR2 ให้ได้  $V_{\text{out}} = 0 \text{ V}$ . บันทึกค่าความต้านทานที่ได้

4. ให้ค่าความสว่างของแสงเท่ากับ 0.01 LUX สังเกต  $V_{\text{out}}$  ของวงจรและบันทึกผล

5. ให้ค่าความสว่างเพิ่มขึ้นเป็น 0.05, 0.1, 0.5, 1, 5, 10, 50, 100, 500 และ 1000

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า LUX ตามลำดับ สังเกต  $V_{\text{out}}$  และบันทึกผล

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่ลงเน็ตใดๆ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6. ต่อวงจรดังรูปที่ 5.3 แต่ในส่วนของ Logarithmic Amplifier ใช้ IC สำเร็จรูป ICL8048 แล้วทำตามขั้นตอนที่ 2 ถึง 5

7. นำผลที่ได้ไปวาดกราฟแสดงความสัมพันธ์ระหว่าง ความสว่างของแหล่งที่ป้อนให้แก่ Photodiode กับ Vout

8. เปรียบเทียบกราฟที่ได้กับกราฟ Output ที่ได้จากการคำนวณ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ผลการทดลอง

1. วัดค่า VR1 มีค่าเท่ากับ 11 K $\Omega$   
 วัดค่า VR2 มีค่าเท่ากับ 0.7 K $\Omega$
2. แสดงผลของ Output ดังตาราง

ความสว่าง (LUX)	Voltage Output (V.)	
	วงจรที่ออกแบบ	วงจรที่ใช้ IC1.9049
0.01	0	0
0.05	0.75	0.70
0.10	1.25	1.15
0.50	1.80	1.56
1.00	2.35	2.10
5.00	2.73	2.55
10.00	3.30	3.05
50.00	3.72	3.54
100.00	4.20	4.01
500.00	4.68	4.48
1000.00	5.13	5.00

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8. แสดงกราฟระหว่าง ความสว่าง(Lux) กับ Voltage Output เปรียบเทียบกับกราฟที่ได้ทางทฤษฎี



กราฟแสดงความสัมพันธ์ระหว่างแสงที่ป้อนเข้า กับ Output Voltage

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# บทที่ 8

## สรุป

จากการศึกษาจะพบว่าวงจรวัดความสว่างของแสง (Lux Meter) ที่ได้ นำ Logarithm Amplifier มาใช้ประกอบในวงจรจะแสดงค่าความสว่างของแสงได้เหมาะสมกว่า กล่าวคือเมื่อเทียบกับวงจรในรูป 5.3 ซึ่งแสดง Output ในอัตรา 1 mV. ต่อ 1 Lux จะเห็นว่าวงจรที่ได้พัฒนาขึ้นซึ่งมี Output ที่มีลักษณะอยู่ในรูป Logarithm ในช่วง 0-5 V. จะแสดงผลที่สังเกตค่าได้ง่ายกว่า เพราะฉะนั้นในส่วนของ Logarithm Amplifier จึงสามารถนำไปใช้ในวงจรอื่นได้

จากผลการทดลองจะพบว่า Output ที่ได้จากการทดลองโดยต่อวงจรเองจะมีค่าผิดพลาดมากกว่าวงจรที่ใช้ IC 048 เกิดเนื่องมาจาก Transistor 2 ตัว มี  $V_{BE}$  ที่ไม่เท่ากัน และคุณสมบัติของ Op-Amp ที่นำมาใช้ สามารถแก้ไขให้ดีขึ้นได้โดยใช้ Pair Transistor และ Op-Amp คุณภาพสูงขึ้น ส่วนข้อผิดพลาดที่ได้ในวงจรที่ใช้ IC 048 ที่เกิดมากในช่วงความสว่างแสงต่ำๆ จะมีค่าที่ผิดพลาดอยู่โดยเฉพาะในช่วงต่ำกว่า 0.5 Lux ซึ่งน่าจะเป็นผลมาจากการที่ยากในการตรวจสอบและป้อนแสงที่มีความสว่างต่ำมากๆ ความไม่ได้อารกขระหว่างแหล่งกำเนิดแสงและตัวรับแสง แต่ Output ที่อ่านได้ก็มีความถูกต้องพอควรในความสว่างย่านอื่นๆ

- อุปกรณ์วัดความสว่างของแสงนี้จึงสามารถนำไปใช้ในคันต่างๆ เช่น
- วัดความสว่างของแสงในการถ่ายภาพเคลื่อนไหว และภาพนิ่ง
  - วัดความสว่างของแสงในการควบคุมแสง
- ฯลฯ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. อภินันท์ มัชฌานนท์ " การสื่อสารเส้นใยแสง " ภาควิชาโทรคมนาคม สถาบันเทคโนโลยีพระจอมเกล้าลาดกระบัง
2. JEFFERSON C. BOYCE , OPERATIONAL AMPLIFIERS AND LINEAR INTEGRATED CIRCUITS Second Edition , PWS-KENT PUBLISHING COMPANY BOSTON
3. RICHARD SMITH HUGHES , LOGARITHMIC AMPLIFICATION , ARTECH HOUSE
4. BOHUMIL MIRTES , D.C. AMPLIFIER , BUTTERWORTH & Co. PUBLISHER
5. JOHN M. SENIOR , OPTICAL FIBER COMMUNICATION PRINCIPLES AND PRACTICES , PRENTICE HALL INTERNATIONAL
6. SERGIO FRANCO , DESIGN WITH OPERATIONAL AMPLIFIER AND ANALOG INTERGRATED CIRCUIT , McGRAW-HILL INTERNATIONAL EDITIONS
7. DENTON J. DAILEY , OPERATIONAL AMPLIFIER AND LINEAR INTERGRATED CIRCUITS THEORY AND APPLICATIONS , McGRAW-HILL BOOK COMPANY

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิติกรรมประกาศ

ขอขอบคุณ

อาจารย์ อภินันท์ มัชฌานนท์ ที่ให้คำปรึกษาและช่วยเหลือตลอดการทำงานเป็น  
อย่างยิ่ง

แผนกคอมพิวเตอร์ ภาควิชาโทรคมนาคม ที่เอื้อเนื้อเครื่องคอมพิวเตอร์

ห้องสมุดวิศวกรรมศาสตร์ ที่ให้บริการด้านข้อมูล



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยญาติให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ภาคผนวก

### การวิเคราะห์วงจร

วงจรในรูปแบบสุดท้ายที่จะวิเคราะห์ประกอบด้วย block วงจรสามส่วนดังรูป, กล่าวคือในส่วนแรกทางซ้ายมือจะเป็นวงจรขยาย

เนื่องจาก LF411CN เป็น op-amp ที่เป็น FET input ดังนั้น กระแสทั้งหมดจะตกถึงผ่าน  $R_1$  และจากคุณสมบัติของ op-amp  $V_o = V_c$  ดังนั้น

$$\begin{aligned}
 &V_{in} = V_{out} \\
 &I_{R1} * R1 = I_{R2} * R2 \\
 &I_{R2} / I_{R1} = R1 / R2 \quad \text{----- (1)}
 \end{aligned}$$

ต่อมาเราจะพิจารณาการขยายความต่างศักย์ของ op-amp A2 ใน block ที่สอง จากคุณสมบัติที่กล่าวมาแล้วของ op-amp จะได้

จะสังเกตเห็นได้ว่า  $V_o$  จะมีค่าเท่ากับผลต่างของ  $V_{be}$  ของ pair transistor ( $V_o = V_{be2} - V_{be1}$ ) จากนั้นพิจารณาที่ node f นั้นคือ กระแสที่ไหลผ่าน  $R_4$  จะต้องมีความเท่ากับกระแสที่ไหลผ่าน  $R_4$  และ VR2 ดังนั้น

$$(V_o - V_f) / R_4 = (V_f - 0) / (R_4 + VR2)$$

จะได้

$$V_f = V_o (R_4 + VR2) / (R_4 + R_4 + VR2)$$

ดังนั้น

$$V_{be2} - V_{be1} = V_o (R_4 + VR2) / (R_4 + R_4 + VR2)$$

ย้ายข้างสมการจะได้  $V_o = -[(R_4 + R_4 + VR2) / (R_4 + VR2)] * (V_{be1} - V_{be2})$  ----- (2)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการ Shockley ที่ได้กล่าวไว้แล้วในบทของ log-amp เราจะได้

$$V_{be1} = (KT/q) \ln (I_{c1} / I_{e1})$$

$$V_{be2} = (KT/q) \ln (I_{c2} / I_{e2})$$

ดังนั้น

$$V_{be1} - V_{be2} = (KT/q) \ln (I_{c1} / I_{c2}) \quad \text{----- (3)}$$

เมื่อ กระแสอิมิต์ของ pair resistor นั้นเท่ากัน ( $I_{e1} = I_{e2}$ )

แทนค่าผลต่างของ  $V_{be}$  ของสมการที่สองลงในสมการที่สามจะได้

$$\bar{V}_o = -[(\bar{R}_4 + R_4 + VR2) / (R_4 + VR2)] * (KT/q) \ln (I_{c1} / I_{c2}) \quad \text{----- (4)}$$

เมื่อพิจารณา  $I_{c1}$  จะเห็นว่าเป็นกระแสที่ไหลผ่าน  $R_2$  ( $I_{r2}$ ) ดังนั้นจากสมการที่หนึ่งเราจะได้

$$I_{c1} = I_{r2} = I_{r1} * (R_1 / R_2) \quad \text{----- (5)}$$

และเมื่อพิจารณา  $I_{c2}$  ก็คือกระแสที่ดึงจาก  $V_{rf}$  ผ่าน  $VR1$  และ  $R_5$

$$I_{c2} = V_{rf} / (VR1 + R_5) \quad \text{----- (6)}$$

นำสมการที่ห้าและหกแทนลงในสมการที่สี่ จะได้ความต่างศักย์ของ block ที่สอง

$$\bar{V}_o = -[(\bar{R}_4 + R_4 + VR2) / (R_4 + VR2)] * (KT/q) \ln \{ [I_{r1} * (R_1 / R_2)] / [V_{rf} / (VR1 + R_5)] \} \quad \text{(7)}$$

ส่วน block ที่สามเป็นการกลับเฟสเมื่อพิจารณาที่ node-๘ กระแสไหลเข้าเท่ากับกระแสไหลออก ดังนั้น


$$I_7 = I_5 + I_6$$

$$V_o / R_7 = (0 - \bar{V}_o) / R_5 + V_{rf} / R_6$$

$$V_o = -(R_7 / R_5) \bar{V}_o + (R_7 * V_{rf}) / R_6 \quad \text{----- (8)}$$

ดังนั้นเมื่อนำสมการที่แปดใส่ลงในสมการที่เจ็ดจะได้ความสัมพันธ์ระหว่างกระแส  $I_{r1}$  และความต่างศักย์  $V_o$  ดังนี้

$$V_o = (R_7 / R_5) [(\bar{R}_4 + R_4 + VR2) / (R_4 + VR2)] (KT/q) \ln \{ I_{r1} * (R_1 / R_2) \} / [V_{rf} / (VR1 + R_5)] + (R_7 * V_{rf}) / R_6 \quad \text{----- (9)}$$



# LF351 Wide Bandwidth JFET Input Operational Amplifier

## General Description

The LF351 is a low cost high speed JFET input operational amplifier with an internally trimmed input offset voltage (BI-FET II™ technology). The device requires a low supply current and yet maintains a large gain bandwidth product and a fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF351 is pin compatible with the standard LM741 and uses the same offset voltage adjustment circuitry. This feature allows designers to immediately upgrade the overall performance of existing LM741 designs.


The LF351 may be used in applications such as high speed integrators, fast D/A converters, sample-and-hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The device has low noise and offset voltage drift, but for applications where these requirements are critical, the LF355 is recommended. If maximum supply

current is important, however, the LF351 is the better choice.


## Features

- Internally trimmed offset voltage 10 mV
- Low input bias current 50 pA
- Low input noise voltage 16 nV/√Hz
- Low input noise current 0.01 pA/√Hz
- Wide gain bandwidth 4 MHz
- High slew rate 13 V/μs
- Low supply current 1.8 mA
- High input impedance 10<sup>12</sup> Ω
- Low total harmonic distortion  $A_V = 10$ ,  $R_L = 10k, V_{O} = 20 V_{p.p.}, BW = 20 Hz - 20 kHz$  < 0.02%
- Low 1/f noise corner 50 Hz
- Fast settling time to 0.01% 2 μs

## Typical Connection




## Simplified Schematic



## Connection Diagrams (Top Views)


Metal Can Package



Note. Pin 4 connected to case

Order Number LF351H  
See NS Package H08C

Dual-In-Line Package



TOP VIEW

Order Number LF351N  
See NS Package N08A

TL/H/564B-1

# Absolute Maximum Ratings

Supply Voltage	± 18V	Input Voltage Range (Note 2)	± 15V
Power Dissipation (Note 1)	500 mW	Output Short Circuit Duration	Continuous
Operating Temperature Range	0°C to + 70°C	Storage Temperature Range	- 65°C to + 150°C
T <sub>J</sub> (MAX)	115°C	Lead Temp. (Soldering, 10 seconds)	300°C
Differential Input Voltage	± 30V		

## DC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Units
			Min	Typ	Max	
V <sub>OS</sub>	Input Offset Voltage	R <sub>S</sub> = 10 kΩ, T <sub>A</sub> = 25°C Over Temperature		5	10	mV
					13	mV
ΔV <sub>OS</sub> /ΔT	Average TC of Input Offset Voltage	R <sub>S</sub> = 10 kΩ		10		μV/°C
I <sub>OS</sub>	Input Offset Current	T <sub>J</sub> = 25°C (Notes 3, 4) T <sub>J</sub> = 70°C		25	100	pA
					4	nA
I <sub>B</sub>	Input Bias Current	T <sub>J</sub> = 25°C (Notes 3, 4) T <sub>J</sub> = + 70°C		50	200	pA
					8	nA
R <sub>IN</sub>	Input Resistance	T <sub>J</sub> = 25°C		10 <sup>12</sup>		Ω
A <sub>VOL</sub>	Large Signal Voltage Gain	V <sub>S</sub> = ± 15V, T <sub>A</sub> = 25°C V <sub>O</sub> = 10V, R <sub>L</sub> = 2 kΩ Over Temperature	25	100		V/mV
			15			V/mV
V <sub>O</sub>	Output Voltage Swing	V <sub>S</sub> = ± 15V, R <sub>L</sub> = 10 kΩ	- 12	- 13.5		V
V <sub>CM</sub>	Input Common-Mode Voltage Range	V <sub>S</sub> = ± 15V		+ 15		V
				+ 11		V
CMRR	Common-Mode Rejection Ratio	R <sub>S</sub> = 10 kΩ	70	100		dB
PSRR	Supply Voltage Rejection Ratio	(Note 5)	70	100		dB
I <sub>S</sub>	Supply Current			1.8	3.4	mA

## AC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Units
			Min	Typ	Max	
SR	Slew Rate	V <sub>S</sub> = ± 15V, T <sub>A</sub> = 25°C		13		V/μs
GBW	Gain Bandwidth Product	V <sub>S</sub> = ± 15V, T <sub>A</sub> = 25°C		4		MHz
e <sub>n</sub>	Equivalent Input Noise Voltage	T <sub>A</sub> = 25°C, R <sub>S</sub> = 100Ω, f = 1000 Hz		16		nV/√Hz
i <sub>n</sub>	Equivalent Input Noise Current	T <sub>J</sub> = 25°C, f = 1000 Hz		0.01		pA/√Hz

**Note 1:** For operating at elevated temperature, the device must be derated based on a thermal resistance of 150°C/W junction to ambient or 45°C/W junction to case.













**Note 2:** Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.

**Note 3:** These specifications apply for V<sub>S</sub> = ± 15V and 0°C < T<sub>A</sub> < + 70°C. V<sub>OS</sub>, I<sub>B</sub> and I<sub>OS</sub> are measured at V<sub>CM</sub> = 0.










**Note 4:** The input bias currents are junction leakage currents which approximately double for every 10°C increase in the junction temperature, T<sub>J</sub>. Due to the limited production test time, the input bias currents measured are correlated to junction temperature. In normal operation the junction temperature rises above the ambient temperature as a result of internal power dissipation, P<sub>D</sub>. T<sub>J</sub> = T<sub>A</sub> + θ<sub>JA</sub> P<sub>D</sub> where θ<sub>JA</sub> is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be kept to a minimum.

**Note 5:** Supply voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice.

# Typical Performance Characteristics




Typical Performance Characteristics (Continued)




TL/H/564B-3

## Pulse Response

Small Signal Inverting





Small Signal Non-Inverting



Large Signal Inverting



Large Signal Non-Inverting

Current Limit ( $R_L = 100\Omega$ )

## Application Hints

The LF351 is an op amp with an internally trimmed input offset voltage and JFET input devices (BI-FET II™). These JFETs have large reverse breakdown voltages from gate to source and drain eliminating the need for clamps across the inputs. Therefore, large differential input voltages can easily be accommodated without a large increase in input current. The maximum differential input voltage is independent of the supply voltages. However, neither of the input voltages

should be allowed to exceed the negative supply as this will cause large currents to flow which can result in a destroyed unit.

Exceeding the negative common-mode limit on either input will cause a reversal of the phase to the output and force the amplifier output to the corresponding high or low state. Exceeding the negative common-mode limit on both inputs will force the amplifier output to a high state. In neither case

**Application Hints (Continued)**

does a latch occur since raising the input back within the common-mode range again puts the input stage and thus the amplifier in a normal operating mode.

Exceeding the positive common-mode limit on a single input will not change the phase of the output; however, if both inputs exceed the limit, the output of the amplifier will be forced to a high state.

The amplifier will operate with a common-mode input voltage equal to the positive supply; however, the gain bandwidth and slew rate may be decreased in this condition. When the negative common-mode voltage swings to within 3V of the negative supply, an increase in input offset voltage may occur.

The LF351 is biased by a zener reference which allows normal circuit operation on  $\pm 4V$  power supplies. Supply voltages less than these may result in lower gain bandwidth and slew rate.

The LF351 will drive a 2 k $\Omega$  load resistance to  $\pm 10V$  over the full temperature range of 0°C to +70°C. If the amplifier is forced to drive heavier load currents, however, an increase in input offset voltage may occur on the negative voltage swing and finally reach an active current limit on both positive and negative swings.

Precautions should be taken to ensure that the power supply for the integrated circuit never becomes reversed in polarity or that the unit is not inadvertently installed back-


wards in a socket as an unlimited current surge through the resulting forward diode within the IC could cause fusing of the internal conductors and result in a destroyed unit

Because these amplifiers are JFET rather than MOSFET input op amps they do not require special handling.

As with most amplifiers, care should be taken with lead dress, component placement and supply decoupling in order to ensure stability. For example, resistors from the output to an input should be placed with the body close to the input to minimize "pick-up" and maximize the frequency of the feedback pole by minimizing the capacitance from the input to ground.

A feedback pole is created when the feedback around any amplifier is resistive. The parallel resistance and capacitance from the input of the device (usually the inverting input) to AC ground set the frequency of the pole. In many instances the frequency of this pole is much greater than the expected 3 dB frequency of the closed loop gain and consequently there is negligible effect on stability margin. However, if the feedback pole is less than approximately 6 times the expected 3 dB frequency a lead capacitor should be placed from the output to the input of the op amp. The value of the added capacitor should be such that the RC time constant of this capacitor and the resistance it parallels is greater than or equal to the original feedback pole time constant.


**Detailed Schematic**



TL/H/5648-9


# Typical Applications

Supply Current Indicator/Limiter




•  $V_{OUT}$  switches high when  $R_{S}I_{S} > V_D$

Hi- $Z_{IN}$  Inverting Amplifier




Parasitic input capacitance  $C_1$  (3 pF for LF351 plus any additional layout capacitance) interacts with feedback elements and creates undesirable high frequency pole. To compensate, add  $C_2$  such that  $R_2C_2 \approx R_1C_1$ .

Ultra-Low (or High) Duty Cycle Pulse Generator



- $t_{OUTPUT\ HIGH} \approx R_1C \ln \frac{4.8 - 2V_S}{4.8 - V_S}$
- $t_{OUTPUT\ LOW} \approx R_2C \ln \frac{2V_S - 7.8}{V_S - 7.8}$
- where  $V_S = V^+ - 1V$
- \*low leakage capacitor


Long Time Integrator



- \*Low leakage capacitor
- \*50k pot used for less sensitive  $V_{OS}$  adjust

TL/H/564B-10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



# LF411A/LF411 Low Offset, Low Drift JFET Input Operational Amplifier

## General Description


These devices are low cost, high speed, JFET input operational amplifiers with very low input offset voltage and guaranteed input offset voltage drift. They require low supply current yet maintain a large gain bandwidth product and fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF411 is pin compatible with the standard LM741 allowing designers to immediately upgrade the overall performance of existing designs.

These amplifiers may be used in applications such as high speed integrators, fast D/A converters, sample and hold circuits and many other circuits requiring low input offset voltage and drift, low input bias current, high input impedance, high slew rate and wide bandwidth.

## Features

- Internally trimmed offset voltage 0.5 mV(max)
- Input offset voltage drift  $10 \mu\text{V}/^\circ\text{C}(\text{max})$
- Low input bias current 50 pA
- Low input noise current  $0.01 \text{ pA}/\sqrt{\text{Hz}}$
- Wide gain bandwidth 3 MHz(min)
- High slew rate  $10\text{V}/\mu\text{s}(\text{min})$
- Low supply current 1.8 mA
- High input impedance  $10^{12}\Omega$
- Low total harmonic distortion  $A_V = 10$ ,  $R_L = 10\text{k}\Omega$ ,  $V_O = 20 \text{ Vp-p}$ , BW 20 Hz - 20 kHz 0.02%
- Low 1/f noise corner 50 Hz
- Fast settling time to 0.01% 2  $\mu\text{s}$

## Typical Connection




## Ordering Information

LF411XYZ  
 X indicates electrical grade  
 Y indicates temperature range  
 "M" for military  
 "C" for commercial  
 Z indicates package type  
 "H" or "N"

Order Numbers LF411AMH, LF411MH, LF411ACH, LF411CH, LF411ACN or LF411CN  
 See NS Packages H08B, N08A


## Connection Diagrams

LF411AMH/LF411MH, LF411ACH/LF411CH Metal Can Package




TOP VIEW  
 Note: Pin 4 connected to case

## Simplified Schematic



LF411ACN, LF411CN Dual-In-Line Package



TOP VIEW

# Absolute Maximum Ratings

	LF411A	LF411	H Package	N Package
Supply Voltage	± 22V	± 18V	670 mW	500 mW
Differential Input Voltage	± 38V	± 30V	(Note 2)	
Input Voltage Range (Note 1)	± 19V	± 15V	150°C	115°C
Output Short Circuit Duration	Continuous	Continuous	150°C/W	160°C/W
			(Note 3)	(Note 3)
			Storage Temperature Range = 65°C ≤ T <sub>A</sub> ≤ 150°C - 65°C ≤ T <sub>A</sub> ≤ 150°C	
			300°C	300°C
			(Soldering, 10 seconds)	

## DC Electrical Characteristics (Note 4)

Symbol	Parameter	Conditions	LF411A			LF411			Units
			Min	Typ	Max	Min	Typ	Max	
V <sub>OS</sub>	Input Offset Voltage	R <sub>S</sub> = 10 kΩ, T <sub>A</sub> = 25°C		0.3	0.5		0.8	2.0	mV
ΔV <sub>OS</sub> /ΔT	Average TC of Input Offset Voltage	R <sub>S</sub> = 10 kΩ (Note 5)		7	10		7	20 (Note 5)	μV/°C
I <sub>OS</sub>	Input Offset Current	V <sub>S</sub> = ± 15V Notes 4 and 6	T <sub>J</sub> = 25°C	25	100	25	100		pA
			T <sub>J</sub> = 70°C		2		2		nA
			T <sub>J</sub> = 125°C		25		25		nA
I <sub>B</sub>	Input Bias Current	V <sub>S</sub> = ± 15V Notes 4 and 6	T <sub>J</sub> = 25°C	50	200	50	200		pA
			T <sub>J</sub> = 70°C		4		4		nA
			T <sub>J</sub> = 125°C		50		50		nA
R <sub>IN</sub>	Input Resistance	T <sub>J</sub> = 25°C		10 <sup>12</sup>		10 <sup>12</sup>		Ω	
A <sub>VOL</sub>	Large Signal Voltage Gain	V <sub>S</sub> = ± 15V, V <sub>O</sub> = ± 10V, R <sub>L</sub> = 2k, T <sub>A</sub> = 25°C	50	200	25	200		V/mV	
		Over Temperature	25	200	15	200		V/mV	
V <sub>O</sub>	Output Voltage Swing	V <sub>S</sub> = ± 15V, R <sub>L</sub> = 10k	± 12	± 13.5	± 12	± 13.5		V	
V <sub>CM</sub>	Input Common-Mode Voltage Range		+ 16	+ 19.5	± 11	+ 14.5		V	
				- 16.5		- 11.5		V	
CMRR	Common-Mode Rejection Ratio	R <sub>S</sub> ≤ 10k	80	100	70	100		dB	
PSRR	Supply Voltage Rejection Ratio	(Note 7)	80	100	70	100		dB	
I <sub>S</sub>	Supply Current		1.8	2.8	1.8	3.4		mA	

## AC Electrical Characteristics (Note 4)

Symbol	Parameter	Conditions	LF411A			LF411			Units
			Min	Typ	Max	Min	Typ	Max	
SR	Slew Rate	V <sub>S</sub> = ± 15V, T <sub>A</sub> = 25°C	10	15		8	15		V/μs
GBW	Gain-Bandwidth Product	V <sub>S</sub> = ± 15V, T <sub>A</sub> = 25°C	3	4		2.7	4		MHz
e <sub>n</sub>	Equivalent Input Noise Voltage	T <sub>A</sub> = 25°C, R <sub>S</sub> = 100Ω, f = 1 kHz		25			25		nV/√Hz
i <sub>n</sub>	Equivalent Input Noise Current	T <sub>A</sub> = 25°C, f = 1 kHz		0.01			0.01		pA/√Hz

# Notes

**Note 1:** Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.

**Note 2:** For operating at elevated temperature, these devices must be derated based on a thermal resistance of  $\theta_{JA}$ .

**Note 3:** These devices are available in both the commercial temperature range  $0^{\circ}\text{C} \leq T_A \leq 70^{\circ}\text{C}$  and the military temperature range  $-55^{\circ}\text{C} \leq T_A \leq 125^{\circ}\text{C}$ . The temperature range is designated by the position just before the package type in the device number. A "C" indicates the commercial temperature range and an "M" indicates the military temperature range. The military temperature range is available in "H" package only.

**Note 4:** Unless otherwise specified, the specifications apply over the full temperature range and for  $V_S = \pm 20\text{V}$  for the LF411A and for  $V_S = \pm 15\text{V}$  for the LF411.










$V_{OS}$ ,  $I_B$ , and  $I_{OS}$  are measured at  $V_{CM} = 0$ .

**Note 5:** The LF411A is 90% tested to this specification. The LF411 is sample tested to insure at least 90% of the units meet this specification.













**Note 6:** The input bias currents are junction leakage currents which approximately double for every  $10^{\circ}\text{C}$  increase in the junction temperature,  $T_J$ . Due to limited production test time, the input bias currents measured are correlated to junction temperature. In normal operation the junction temperature rises above the ambient temperature as a result of internal power dissipation,  $P_D$ .  $T_J = T_A + \theta_{JA} P_D$  where  $\theta_{JA}$  is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be kept to a minimum.

**Note 7:** Supply voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice.

## Typical Performance Characteristics




## Typical Performance Characteristics (Continued)




Pulse Response  $R_L = 2\text{ k}\Omega$ ,  $C_L = 10\text{ pF}$ 

Small Signal Inverting





Small Signal Non-Inverting



Large Signal Inverting



Large Signal Non-Inverting

Current Limit ( $R_L = 100\Omega$ )

## Application Hints


The LF411 series of internally trimmed JFET input op amps (BI-FET II™) provide very low input offset voltage and guaranteed input offset voltage drift. These JFETs have large reverse breakdown voltages from gate to source and drain eliminating the need for clamps across the inputs. Therefore, large differential input voltages can easily be accommodated without a large increase in input current. The maximum differential input voltage is independent of the supply voltages. However, neither of the input voltages should be allowed to exceed the negative supply as this will cause large currents to flow which can result in a destroyed unit.

Exceeding the negative common-mode limit on either input will cause a reversal of the phase to the output and force the amplifier output to the corresponding high or low state. Exceeding the negative common-mode limit on both inputs will force the amplifier output to a high state. In neither case does a latch occur since raising the input back within the common-mode range again puts the input stage and thus the amplifier in a normal operating mode.

Exceeding the positive common-mode limit on a single input will not change the phase of the output; however, if both inputs exceed the limit, the output of the amplifier may be forced to a high state.







# LF412A/LF412 Low Offset, Low Drift Dual JFET Input Operational Amplifier

## General Description


These devices are low cost, high speed, JFET input operational amplifiers with very low input offset voltage and guaranteed input offset voltage drift. They require low supply current yet maintain a large gain bandwidth product and fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. LF412 dual is pin compatible with the LM1558, allowing designers to immediately upgrade the overall performance of existing designs.

These amplifiers may be used in applications such as high speed integrators, fast D/A converters, sample and hold circuits and many other circuits requiring low input offset voltage and drift, low input bias current, high input impedance, high slew rate and wide bandwidth.

## Features

- Internally trimmed offset voltage 1 mV (max)
- Input offset voltage drift 10  $\mu\text{V}/^\circ\text{C}$  (max)
- Low input bias current 50 pA
- Low input noise current 0.01 pA/ $\sqrt{\text{Hz}}$
- Wide gain bandwidth 3 MHz (min)
- High slew rate 10V/ $\mu\text{s}$  (min)
- Low supply current 1.8 mA/Amplifier
- High input impedance  $10^{12}\Omega$
- Low total harmonic distortion  $A_V = 10$ ,  $R_L = 10k$ ,  $V_O = 20$  Vp-p, BW = 20 Hz-20 kHz  $\leq 0.02\%$
- Low 1/f noise corner 50 Hz
- Fast settling time to 0.01% 2  $\mu\text{s}$


## Typical Connection



## Ordering Information


LF412XYZ  
 X indicates electrical grade  
 Y indicates temperature range  
 "M" for military  
 "C" for commercial  
 Z indicates package type  
 "H" or "N"

## Connection Diagrams



Order Number LF412AMH/  
 LF412MH, LF412ACH/LF412CH  
 See NS Package H08A


## Dual-In-Line Package



Order Number LF412ACN  
 or LF412CN  
 See NS Package N08A

## Simplified Schematic

1/2 Dual



TL/H/5656-1

## Absolute Maximum Ratings

	LF412A	LF412	H Package	N Package
Supply Voltage	± 22V	± 18V	670 mW	500 mW
Differential Input Voltage	± 38V	± 30V		
Input voltage Range (Note 1)	± 19V	± 15V	150°C	115°C
Output Short Circuit Duration (Note 2)	Continuous	Continuous	150°C/W (Note 4)	160°C/W (Note 4)
Power Dissipation (Note 3)				
$T_j$ max				
$\theta_{JA}$				
Operating Temperature Range				
Storage Temperature Range			-65°C ≤ T <sub>A</sub> ≤ 150°C	-65°C ≤ T <sub>A</sub> ≤ 150°C
Lead Temperature (Soldering, 10 seconds)			300°C	300°C

## DC Electrical Characteristics (Note 5)

Symbol	Parameter	Conditions	LF412A			LF412			Units
			Min	Typ	Max	Min	Typ	Max	
V <sub>OS</sub>	Input Offset Voltage	R <sub>S</sub> = 10 kΩ, T <sub>A</sub> = 25°C		0.5	1.0		1.0	3.0	mV
ΔV <sub>OS</sub> /ΔT	Average TC of Input Offset Voltage	R <sub>S</sub> = 10 kΩ (Note 6)		7	10		7	20 (Note 6)	μV/°C
I <sub>OS</sub>	Input Offset Current	V <sub>S</sub> = ± 15V (Notes 5 and 7)	T <sub>J</sub> = 25°C		25	100	25	100	pA
			T <sub>J</sub> = 70°C			2		2	nA
			T <sub>J</sub> = 125°C			25		25	nA
I <sub>B</sub>	Input Bias Current	V <sub>S</sub> = ± 15V (Notes 5 and 7)	T <sub>J</sub> = 25°C		50	200	50	200	pA
			T <sub>J</sub> = 70°C			4		4	nA
			T <sub>J</sub> = 125°C			50		50	nA
R <sub>IN</sub>	Input Resistance	T <sub>J</sub> = 25°C		10 <sup>12</sup>		10 <sup>12</sup>		Ω	
A <sub>VOL</sub>	Large Signal Voltage Gain	V <sub>S</sub> = ± 15V, V <sub>O</sub> = ± 10V, R <sub>L</sub> = 2k, T <sub>A</sub> = 25°C	50	200	25	200		V/V	
		Over Temperature	25	200	15	200		V/m	
V <sub>O</sub>	Output Voltage Swing	V <sub>S</sub> = ± 15V, R <sub>L</sub> = 10k	± 12	± 13.5	± 12	± 13.5		V	
V <sub>CM</sub>	Input Common-Mode Voltage Range		± 16	+ 19.5	± 11	+ 14.5		V	
				- 16.5		- 11.5		V	
CMRR	Common-Mode Rejection Ratio	R <sub>S</sub> ≤ 10k	80	100	70	100		dB	
PSRR	Supply Voltage Rejection Ratio	(Note 8)	80	100	70	100		dB	
I <sub>S</sub>	Supply Current		3.6	5.6	3.6	6.6		mA	

## AC Electrical Characteristics (Note 5)

Symbol	Parameter	Conditions	LF412A			LF412			Units
			Min	Typ	Max	Min	Typ	Max	
	Amplifier to Amplifier Coupling	T <sub>A</sub> = 25°C, f = 1 Hz-20 kHz (Input Referred)		120			120		dB
SR	Slew Rate	V <sub>S</sub> = ± 15V, T <sub>A</sub> = 25°C	10	15		8	15		V/μs
GBW	Gain-Bandwidth Product	V <sub>S</sub> = ± 15V, T <sub>A</sub> = 25°C	3	4		2.7	4		MHz
e <sub>n</sub>	Equivalent Input Noise Voltage	T <sub>A</sub> = 25°C, R <sub>S</sub> = 100Ω, f = 1 kHz		25			25		nV/√Hz
i <sub>n</sub>	Equivalent Input Noise Current	T <sub>A</sub> = 25°C, f = 1 kHz		0.01			0.01		pA/√Hz

**Note 1:** Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.

**Note 2:** Any of the amplifier outputs can be shorted to ground indefinitely, however, more than one should not be simultaneously shorted as the maximum junction temperature will be exceeded.

**Note 3:** For operating at elevated temperature, these devices must be derated based on a thermal resistance of  $\theta_{JA}$ .

**Note 4:** These devices are available in both the commercial temperature range  $0^{\circ}\text{C} \leq T_A \leq 70^{\circ}\text{C}$  and the military temperature range  $-55^{\circ}\text{C} \leq T_A \leq 125^{\circ}\text{C}$ . The temperature range is designated by the position just before the package type in the device number. A "C" indicates the commercial temperature range and an "M" indicates the military temperature range. The military temperature range is available in "H" package only.


**Note 5:** Unless otherwise specified, the specifications apply over the full temperature range and for  $V_S = \pm 20\text{V}$  for the LF412A and for  $V_S = \pm 15\text{V}$  for the LF412.  $V_{OS}$ ,  $I_B$ , and  $I_{OS}$  are measured at  $V_{CM} = 0$ .

**Note 6:** The LF412A is 100% tested to this specification. The LF412 is sample tested on a per amplifier basis to insure at least 90% of the amplifiers meet this specification.

**Note 7:** The input bias currents are junction leakage currents which approximately double for every  $10^{\circ}\text{C}$  increase in the junction temperature,  $T_J$ . Due to limited production test time, the input bias currents measured are correlated to junction temperature. In normal operation the junction temperature rises above the ambient temperature as a result of internal power dissipation,  $P_D$ .  $T_J = T_A + \theta_{JA} P_D$  where  $\theta_{JA}$  is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be kept to a minimum.













**Note 8:** Supply voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice.

## Typical Performance Characteristics




TL/H/5656-2


# Typical Performance Characteristics (Continued)




Small Signal Inverting




Small Signal Non-Inverting




Large Signal Inverting



Large Signal Non-Inverting



Current Limit ( $R_L = 100\Omega$ )



## Application Hints

The LF412 series of JFET input dual op amps are internally trimmed (BI-FET II™) providing very low input offset voltages and guaranteed input offset voltage drift. These JFETs have large reverse breakdown voltages from gate to source and drain eliminating the need for clamps across the inputs. Therefore, large differential input voltages can easily be accommodated without a large increase in input current. The maximum differential input voltage is independent of the supply voltages. However, neither of the input voltages should be allowed to exceed the negative supply as this will cause large currents to flow which can result in a destroyed unit.

Exceeding the negative common-mode limit on either input will cause a reversal of the phase to the output and force the amplifier output to the corresponding high or low state.

Exceeding the negative common-mode limit on both inputs will force the amplifier output to a high state. In neither case does a latch occur since raising the input back within the common-mode range again puts the input stage and thus the amplifier in a normal operating mode.

Exceeding the positive common mode limit on a single input will not change the phase of the output, however, if both inputs exceed the limit, the output of the amplifier may be forced to a high state.

The amplifiers will operate with a common-mode input voltage equal to the positive supply; however, the gain bandwidth and slew rate may be decreased in this condition. When the negative common-mode voltage swings to within 3V of the negative supply, an increase in input offset voltage may occur.

## Application Hints (Continued)

Each amplifier is individually biased by a zener reference which allows normal circuit operation on  $\pm 4.5V$  power supplies. Supply voltages less than these may result in lower gain bandwidth and slew rate.

The amplifiers will drive a  $2\text{ k}\Omega$  load resistance to  $\pm 10V$  over the full temperature range. If the amplifier is forced to drive heavier load currents, however, an increase in input offset voltage may occur on the negative voltage swing and finally reach an active current limit on both positive and negative swings.

Precautions should be taken to ensure that the power supply for the integrated circuit never becomes reversed in polarity or that the unit is not inadvertently installed backwards in a socket as an unlimited current surge through the resulting forward diode within the IC could cause fusing of the internal conductors and result in a destroyed unit.

Because these amplifiers are JFET rather than MOSFET input op amps they do not require special handling.

As with most amplifiers, care should be taken with lead


dress, component placement and supply decoupling in order to ensure stability. For example, resistors from the output to an input should be placed with the body close to input to minimize "pick-up" and maximize the frequency of the feedback pole by minimizing the capacitance from input to ground.

A feedback pole is created when the feedback around an amplifier is resistive. The parallel resistance and capacitance from the input of the device (usually the inverting input) to AC ground set the frequency of the pole. In many instances the frequency of this pole is much greater than the expected 3 dB frequency of the closed loop gain and consequently there is negligible effect on stability margin. However, if the feedback pole is less than approximately 10 times the expected 3 dB frequency a lead capacitor should be placed from the output to the input of the op amp. The value of the added capacitor should be such that the time constant of this capacitor and the resistance it parallels is greater than or equal to the original feedback pole time constant.




# Typical Application

## Single Supply Sample and Hold




# Detailed Schematic



TL/H/5656-9

# 2N4400 2N4401\*

CASE 29-04, STYLE 1  
TO-92 (TO-226AA)



## GENERAL PURPOSE TRANSISTORS

NPN SILICON

\*This is a Motorola  
designated preferred device.

### MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Collector-Emitter Voltage	$V_{CE0}$	40	Vdc
Collector-Base Voltage	$V_{CBO}$	60	Vdc
Emitter-Base Voltage	$V_{EBO}$	6.0	Vdc
Collector Current — Continuous	$I_C$	600	mAdc
Total Device Dissipation $\theta_{JA} = 25^\circ\text{C}$ Derate above $25^\circ\text{C}$	$P_D$	625 5.0	mW mW/°C
Total Device Dissipation $\theta_{JC} = 25^\circ\text{C}$ Derate above $25^\circ\text{C}$	$P_D$	1.5	Watt mW/°C
Operating and Storage Junction Temperature Range	$T_J, T_{stg}$	$55$ to $-150$	°C

### THERMAL CHARACTERISTICS

Characteristic	Symbol	Max	Unit
Thermal Resistance, Junction to Ambient	$R_{\theta JA}$	200	°C/W
Thermal Resistance, Junction to Case	$R_{\theta JC}$	83.3	°C/W

### ELECTRICAL CHARACTERISTICS ( $T_A = 25^\circ\text{C}$ unless otherwise noted.)

Characteristic	Symbol	Min	Max	Unit
<b>OFF CHARACTERISTICS</b>				
Collector-Emitter Breakdown Voltage(1) ( $I_C = 1.0\text{ mAdc}, I_B = 0$ )	$V_{(BR)CEO}$	40	—	Vdc
Collector-Base Breakdown Voltage ( $I_C = 0.1\text{ mAdc}, I_E = 0$ )	$V_{(BR)CBO}$	60	—	Vdc
Emitter-Base Breakdown Voltage ( $I_E = 0.1\text{ mAdc}, I_C = 0$ )	$V_{(BR)EBO}$	6.0	—	Vdc
Base Cutoff Current ( $V_{CE} = 35\text{ Vdc}, V_{EB} = 0.4\text{ Vdc}$ )	$I_{BEV}$	—	0.1	$\mu\text{Adc}$
Collector Cutoff Current ( $V_{CE} = 35\text{ Vdc}, V_{EB} = 0.4\text{ Vdc}$ )	$I_{CEX}$	—	0.1	$\mu\text{Adc}$
<b>ON CHARACTERISTICS(1)</b>				
DC Current Gain ( $I_C = 0.1\text{ mAdc}, V_{CE} = 1.0\text{ Vdc}$ )	hFE	20	—	—
( $I_C = 1.0\text{ mAdc}, V_{CE} = 1.0\text{ Vdc}$ )				
(1) ( $I_C = 10\text{ mAdc}, V_{CE} = 1.0\text{ Vdc}$ )	2N4400	40	—	—
	2N4401	80	—	—
(1) ( $I_C = 150\text{ mAdc}, V_{CE} = 1.0\text{ Vdc}$ )	2N4400	50	150	—
	2N4401	100	300	—
(1) ( $I_C = 500\text{ mAdc}, V_{CE} = 2.0\text{ Vdc}$ )	2N4400	20	—	—
	2N4401	40	—	—
Collector-Emitter Saturation Voltage ( $I_C = 150\text{ mAdc}, I_B = 15\text{ mAdc}$ ) ( $I_C = 500\text{ mAdc}, I_B = 50\text{ mAdc}$ )	$V_{CE(sat)}$	— —	0.4 0.75	Vdc
Base-Emitter Saturation Voltage ( $I_C = 150\text{ mAdc}, I_B = 15\text{ mAdc}$ ) ( $I_C = 500\text{ mAdc}, I_B = 50\text{ mAdc}$ )	$V_{BE(sat)}$	0.75 —	0.95 1.2	Vdc
<b>SMALL-SIGNAL CHARACTERISTICS</b>				
Current-Gain — Bandwidth Product ( $I_C = 20\text{ mAdc}, V_{CE} = 10\text{ Vdc}, f = 100\text{ MHz}$ )	$f_T$	200 250	—	MHz
Collector-Base Capacitance ( $V_{CB} = 5.0\text{ Vdc}, I_E = 0, f = 1.0\text{ MHz}$ )	$C_{cb}$	—	6.5	pF

MOTOROLA SMALL-SIGNAL TRANSISTORS, FETs AND DIODES

ELECTRICAL CHARACTERISTICS (continued) ( $T_A = 25^\circ\text{C}$  unless otherwise noted)

Characteristic	Symbol	Min	Max	Unit
Emitter-Base Capacitance ( $V_{EB} = 0.5\text{ Vdc}$ , $I_C = 0$ , $f = 1.0\text{ MHz}$ )	$C_{eb}$	—	30	pF
Input Impedance ( $I_C = 1.0\text{ mAdc}$ , $V_{CE} = 10\text{ Vdc}$ , $f = 1.0\text{ kHz}$ )	$h_{ie}$	0.5 1.0	7.5 15	k ohms
Voltage Feedback Ratio ( $I_C = 1.0\text{ mAdc}$ , $V_{CE} = 10\text{ Vdc}$ , $f = 1.0\text{ kHz}$ )	$h_{re}$	0.1	8.0	$\times 10^{-4}$
Small-Signal Current Gain ( $I_C = 1.0\text{ mAdc}$ , $V_{CE} = 10\text{ Vdc}$ , $f = 1.0\text{ kHz}$ )	$h_{fe}$	20 40	250 500	—
Output Admittance ( $I_C = 1.0\text{ mAdc}$ , $V_{CE} = 10\text{ Vdc}$ , $f = 1.0\text{ kHz}$ )	$h_{oe}$	1.0	30	$\mu\text{mhos}$

SWITCHING CHARACTERISTICS

Delay Time	( $V_{CC} = 30\text{ Vdc}$ , $V_{BE} = 2.0\text{ Vdc}$ , $I_C = 150\text{ mAdc}$ , $I_{B1} = 15\text{ mAdc}$ )	$t_d$	—	15	ns
Rise Time		$t_r$	—	20	ns
Storage Time	( $V_{CC} = 30\text{ Vdc}$ , $I_C = 150\text{ mAdc}$ , $I_{B1} = I_{B2} = 15\text{ mAdc}$ )	$t_s$	—	225	ns
Fall Time		$t_f$	—	30	ns

(1) Pulse Test. Pulse Width  $\approx 300\ \mu\text{s}$ , Duty Cycle  $\approx 2.0\%$

SWITCHING TIME EQUIVALENT TEST CIRCUITS

FIGURE 1 — TURN-ON TIME





FIGURE 2 — TURN-OFF TIME



Scope rise time  $< 4.0\text{ ns}$   
\*Total shunt capacitance of test jig connectors, and oscilloscope

TRANSIENT CHARACTERISTICS

—  $25^\circ\text{C}$     - - -  $100^\circ\text{C}$

FIGURE 3 — CAPACITANCES




FIGURE 4 — CHARGE DATA




FIGURE 5 — TURN-ON TIME




FIGURE 6 — RISE AND FALL TIMES




FIGURE 7 — STORAGE TIME





FIGURE 8 — FALL TIME



SMALL-SIGNAL CHARACTERISTICS

NOISE FIGURE

$V_{CE} = 10\text{ Vdc}$ ,  $T_A = 25^\circ\text{C}$   
Bandwidth = 1.0 Hz

FIGURE 9 — FREQUENCY EFFECTS





FIGURE 10 — SOURCE RESISTANCE EFFECTS



## h PARAMETERS

$$V_{CE} = 10 \text{ Vdc}, f = 1.0 \text{ kHz}, T_A = 25^\circ\text{C}$$

This group of graphs illustrates the relationship between  $h_{fe}$  and other "h" parameters for this series of transistors. To obtain these curves, a high-gain and a low-gain unit were

selected from both the 2N4400 and 2N4401 lines, and the same units were used to develop the correspondingly numbered curves on each graph.

FIGURE 11 — CURRENT GAIN




FIGURE 12 — INPUT IMPEDANCE




FIGURE 13 — VOLTAGE FEEDBACK RATIO





FIGURE 14 — OUTPUT ADMITTANCE



## STATIC CHARACTERISTICS

FIGURE 15 — DC CURRENT GAIN




FIGURE 16 — COLLECTOR SATURATION REGION




FIGURE 17 — "ON" VOLTAGES




FIGURE 18 — TEMPERATURE COEFFICIENTS

