

เครื่องโปรแกรม EPROM

(EPROM PROGRAMER BY COMPUTER)

1
1
1



นายรุ่งศักดิ์ รัตนจันทร์ 35102022

นายเสกสรรค์ จีรปฐมาภรณ์ 35102040

บริษัทยาพันธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต

สาขาวิชาเทคโนโลยีอิเล็กทรอนิกส์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2536

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัว ้อปริญญานิพนธ์

เครื่องปริแกรม EPROM

โดย

นายรุ่งศักดิ์ รัตนจันทร์ 35102022

นายเสาสันต์ จิรปฎมาภรณ์ 35102040

ภาควิชา

เทคนิคอุตสาหกรรม

อาจารย์ที่ปรึกษา


อ. จักร ทัฬหาคชวิศิษฎ์


คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหาร ลาดกระบัง
อนุมัติให้นับปริญญานิพนธ์ ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญา
อุตสาหกรรมศาสตร์

คณะกรรมการสอบปริญญานิพนธ์


.....อาจารย์ที่ปรึกษา
(นายจักร ทัฬหาคชวิศิษฎ์)


.....กรรมการ
(จักร ทัฬหาคชวิศิษฎ์)


.....กรรมการ
(มนเรศ ตักเสอหม)


.....กรรมการ
(อวิธ วิทวัสธนา)

.....กรรมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องโปรแกรม EPROM

EPROM PROGRAMER BY COMPUTER

โดย 1. นายรุ่งศักดิ์ รัตนจันทร์ 35102022
2. นายเสาสีห์ จิรปฐมภรณ์ 35102040

อาจารย์ที่ปรึกษา อ.จักรี วัฒนาศาสตร์

บทคัดย่อ

ปริกฏานิพนธ์ เล่มนี้ เป็นการใ้ COMPUTER ในการควบคุมการ COPY EPROM โดยมี อยู่ 2 ส่วน ส่วนแรกจะเป็นเนื้อหาเกี่ยวกับ HARDWARE ซึ่งแยกเป็น 3 ส่วนย่อย คือ การ์ดอิน เทอร์เฟส แหล่งจ่ายไฟ และส่วนของวงจรหลัก ส่วนสอง คือ SOFTWARE ขึ้นมาควบคุมทา งานส่วนของ HARDWARE เพื่อใช้ในการโปรแกรม EPROM

ABSTRACT

IN THIS PROJECT, THE EPROM PROGRAMER THAT USING MICROCOMPUTER IS PRESENTED. IT CONSISTS OF TWO SECTIONS, FIRST SECTION IS HARDWARE THAT IS INTERFACE CARD, POWER SUPPLY AND MAIN CIRCUIT. THE SECTION PORT IS SOFTWARE THAT CONTROLS THE HARDWARE FOR PROGRAMMING PROCESSED OF EPROM PROGRAMMER

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 โครงสร้างของ EPROM	3
2.1 รอมที่เขียนและลบข้อมูลได้	3
2.2 หน่วยเล็กที่สุดของ EPROM	3
2.3 การทำงานของทรานซิสเตอร์แบบเกตบล็อยลย	4
2.4 โครงสร้าง EPROM แบบ ARRAY	6
2.5 การใช้งานของ EPROM	7
2.6 2716 16K (2K*8) EPROM	7
2.7 คุณสมบัติในการลบข้อมูลของ EPROM	8
2.8 การสั่งการทำงานในโหมดต่างๆ	9
2.9 2732 32K (4K*8) EPROM	13
2.10 การสั่งการทำงานในโหมดต่างๆ	14
2.11 2764 (8K*8) EPROM	16
2.12 การสั่งการทำงานในโหมดต่างๆ	17
บทที่ 3 IBM PC กับการ์ดอินเทอร์เฟส	24
3.1 AT สล็อต VS XT สล็อต	24
3.2 การ์ดขยาย	25
3.3 อินเทอร์รัพท์	29
3.4 DMA	32
บทที่ 4 รายละเอียดของสัญญาณต่างๆ บนสล็อต	34
4.1 เพาเวอร์ซัพพลาย	34
4.2 แอคเคสบัสและสัญญาณต่างๆที่เกี่ยวข้อง	34
4.3 คาตาบัส	35
4.4 สัญญาณอินเทอร์รัพท์	36
4.5 สัญญาณที่ใช้ในขบวนการ DMA	37
4.6 สัญญาณควบคุมต่างๆ	39
4.7 สัญญาณที่ใช้สร้าง WAIT STATES	40

	หน้า
4.8 สัญญาณไฟฟ้า	41
4.9 แผนผัง เวลา	41
4.10 การสร้างสถานะรอ	43
บทที่ 5 การใช้งาน IC 8255A	46
5.1 หลักการโดยทั่วไป IC 8255A	46
5.2 สัญญาที่ใช้ควบคุม 8255A	50
5.3 กลุ่มของ PORT และลักษณะงานของ PORT ต่างๆ	50
5.4 8255A กับ EPROM	50
5.5 การใช้ PORT ของ 8255A	51
5.6 ลำดับขั้นในการโปรแกรม EPROM	52
บทที่ 6 หลักการทำงานของวงจรมอดต่างๆ	53
6.1 ภาคจ่ายไฟและภาคจ่ายแรงดันไฟสูง	53
6.2 ภาควงจรมอด	53
6.3 ภาคของ I/O อินเทอร์เฟซอาร์ค	55
บทที่ 7 สรุปผลการทดลองและข้อเสนอนะ	57
7.1 การทดสอบงานในส่วนของ HARD WARE	57
7.2 การทดลองในส่วนของโปรแกรม	58
7.3 สาเหตุที่การโปรแกรมผิดพลาด	58
7.4 ข้อเสนอแนะ	

ภาคผนวก

ภาคผนวก ก. ส่วนของโปรแกรมการควบคุม

ภาคผนวก ข. ERASABLE PROGRAMMABLE READ-ONLY MEMORY

ภาคผนวก ค. ELECTRICALLY EPROM


ภาคผนวก ง. FLOWCHART

ภาคผนวก จ. PCB และ DATA

บทที่ 1

โปรแกรมมอนิเตอร์ (monitor program) ของระบบไมโครคอมพิวเตอร์โคว ที่กำลังพัฒนาอยู่นั้น เพื่อความสะดวกโดยปกติแล้วจะบรรจุอยู่ในไอซี(Integrated Circuit) ผนวกับความจวนแบบถาวรที่สามารถเก็บรักษาข้อมูลเดิมไว้ได้แม้ไม่มีไฟเลี้ยง และสามารถเปลี่ยนแปลงแก้ไขข้อมูลภายในได้เมื่อต้องการอีพรอม (Erasable Programable Read Only Memmoris) เป็นไอซีแบบหนึ่งที่กำลังถึงแล้วข้างต้นใน ระยะเพียงไม่กี่ปีหลังจากที่อีพรอมรุ่นแรกๆ ได้ถูกสร้างขึ้น การพัฒนาทางด้าน Solidstate Electronic ได้ก้าวหน้าไปอย่างรวดเร็ว ทำให้การพัฒนาทางด้าน อุปกรณ์หน่วยความจำมีความจุมากขึ้นในขณะที่ขนาดลดลง ในปัจจุบันการพัฒนาทางด้านอีพรอมมีบริษัทผลิตอุปกรณ์สารกึ่งตัวนำต่างๆ ได้ผลิตหน่วยความจำอีพรอมขนาด 32 กิโลไบต์ x 8 ออกสู่ท้องตลาดอย่างกว้างขวาง รูปที่ 1-1 แสดงให้เห็นถึงหน่วย ความจำอีพรอมขนาด 32 กิโลไบต์ x 8 ซึ่งเป็นไอซีขนาด 28 ขา

ในการประยุกต์ใช้งานอีพรอมนั้น นอกจากจะให้เป็นที่ใช้กับโปรแกรมมอนิเตอร์ แล้ว เรายังสามารถนำมาใช้งานอย่างอื่นได้อีก เช่น



รูปที่ 1-1 แสดงลักษณะของอีพรอม

- Character Generator ซึ่งเป็นการเก็บรหัสการแสดงผลของตัวอักษรและ ตัวเลข รวมทั้งอักขระต่างๆ เพื่อที่จะไปแสดงผลที่ CRT (Cathode Ray Tube) display, printers หรือ LED (Light-Emitting Dilde) displays เป็นต้น เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะวิธีใด ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- Combination Logic Networks โดยปกติจะนำใช้ logic gate สร้าง Combination Logic Network ขึ้นมา แต่ด้วยราคาที่ต่ำลง เรือยของอิทรอม ทำให้อิทรอมเป็นที่นิยมในงานงานงานเช่นนี้
- Code Conversion เป็นการแปลงรหัสอย่างหนึ่งไปเป็นรหัสอีกอย่างหนึ่ง เช่น เลขฐานารี่ (binary number) 13 บิต เป็น 4- digit BCD (binary code decimal)



บทที่ 2


โครงสร้างของ อีพรอม

2.1 รมที่เขียนและลบข้อมูลได้ (EPROM)

EPROM คือ ROM ซึ่งสามารถเขียนและลบข้อมูลได้ใหม่หลายครั้งตามความต้องการของผู้ใช้ ซึ่งเป็น ROM ชนิดที่มีความสามารถสูง แต่อย่างไรก็ตามจะสังเกตเห็นได้ว่าวิธีการลบและ เขียนข้อมูลใหม่จะสิ้นเปลือง เวลาพอสมควร

2.2 หน่วยเล็กที่สุดของ อีพรอม (EPROM cell)

ในด้านสถาปัตยกรรม อีพรอมเซลล์จะมีอยู่มากมาย แบบที่มีใช้กันอยู่บ่อยๆซึ่งมีรูปร่างดังแสดงในรูป 2-1 เซลล์นี้เป็นแบบอย่างง่ายของเอ็นชานเมนต์ เอ็น-แชนแนล มอสเฟต (enhancement n-channel MOSFET) ซึ่งมีเกต GATE 2 อัน ทาจากสารโพลีซิลิคอน (polysilicon) มีอยู่เกตหนึ่งที่ไม่ได้เชื่อมต่อทางไฟฟ้ากับส่วนใดของวงจร ซึ่งจะดูเหมือนถูกปล่อยไว้ลอยๆ เรียกกันว่า เกตปล่อยลอย (floating-gate) ส่วนอีกเกตหนึ่งที่เหลือเรียกว่า select gate มีหน้าที่เช่นเดียวกับเกตหัววาเลน เอ็นชานเมนต์มอสเฟต




รูปที่ 2-1 แสดง เซลล์แบบง่ายของ เอ็นชานเมนต์ เอ็น-แชนแนล มอสเฟต

มอสทรานซิสเตอร์ในรูป 2-1 ด้านซ้ายนั้น เป็นลักษณะของทรานซิสเตอร์เกตบล็อยลอย (floating - gate transistor) และมีสัญลักษณ์ดังแสดงในรูปที่ 2-1 ด้านขวา เส้นประแสดงถึงเกตบล็อยลอย เซลล์หน่วยความจำนี้เรียกว่า stacked - gate cell

2.3 การทำงานของทรานซิสเตอร์แบบเกตบล็อยลอย


ก่อนที่เซลล์จะถูกเขียนข้อมูลลงไป ประจุไฟฟ้าลบจะยังไม่ปรากฏอยู่บนเกตบล็อยลอย และเซลล์นี้จะทำหน้าที่เป็นเอ็นเซลล์เนล เอ็นฐานเมนต์มอสเฟตธรรมดา ซึ่งจะมีลักษณะความสัมพันธ์ระหว่าง i_D กับ v_{GS} ดังเส้นโค้ง (a) ในรูป 2-2



รูปที่ 2-2 แสดงความสัมพันธ์ระหว่าง i_D กับ v_{GS} ขณะยังไม่ได้โปรแกรม(a) และโปรแกรมแล้ว(b)

จากรูป 2-2 จะสังเกตเห็นว่า ศักยภาพธรสโวลต์ (threshold voltage - V_T) จะมีค่าต่ำ ในสภาวะ(state)ของทรานซิสเตอร์ขณะนี้เรียกว่า สภาวะที่ยังไม่ได้ถูกเขียนข้อมูล (not-programmed state) ซึ่งเราจะได้สถานะ(status) ของสภาวะที่ยังไม่ได้เขียนข้อมูลนี้มีค่าเป็น "1" ในการเขียนข้อมูลลงไปในทรานซิสเตอร์แบบเกตบล็อยลอยจะต้องให้ศักดาไฟฟ้าประมาณ 16-20 โวลต์ บ่อนระหว่างขา drain และขา source ในขณะที่ขั้วเลือก select gate จะถูกบ่อนด้วยศักดาไฟฟ้าประมาณ 25 โวลต์

รูปที่ 2-3 แสดงให้เห็นถึงมอสเฟตแบบเกตบด้อยลอยในขณะกำลังเขียนข้อมูล ประตูไฟฟ้าลบ ที่ยังไม่มีปรากฏบนเกตบด้อยลอยนั้น เซลล์จะประคตตัวเป็น เอ็น - แชนแนล เอ็นชานเนล มอสเฟต ธรรมดาเท่านั้น ความต่างศักย์ไฟฟ้าระหว่างชา drain กับชา source จะเป็นตัวเร่งให้อิเล็กตรอนวิ่งทะลุเซลแนล อิเล็กตรอนเหล่านี้จะได้รับพลังงานอย่างเพียงพอ ซึ่งเรียกว่า hot electron ศักย์ไฟฟ้าสูงที่ บ่อน้ำให้ชา gate (สูงกว่าศักย์ไฟฟ้าที่ drain) จะเป็นตัวสร้างสนามไฟฟ้าขึ้น ฉนวนออกไซด์ สนามไฟฟ้านี้จะดึงดูด hot electron และเร่งมันให้พุ่งตรงไปยัง เกตบด้อยลอย ซึ่งจะเป็นผลให้เกตบด้อยลอยถูกประจุไว้ด้วยอิเล็กตรอนเหล่านี้ ขบวนการอัดประจุนี้จะสิ้นสุดด้วยตัวของมันเองคือ ประจุลบที่สถิตอยู่บนเกตบด้อยลอย จะเป็นตัวลดความเข้มของสนามแม่เหล็ก จนถึงจุดที่สนามแม่เหล็กอ่อนตัวลงจนไม่สามารถเร่ง hot electron ได้อีกต่อไป



รูปที่ 2-3 แสดงปรากฏการณ์พ่น เซลล์ขณะกำลัง เขียนข้อมูล


ต่อไปเป็นการพิจารณา เกี่ยวกับผลเนื่องจากประจุลบบน เกตบด้อยลอยในลักษณะ การทำงานของทรานซิสเตอร์ ประจุลบที่ถูกคักอยู่ใน เกตบด้อยลอยจะมีผลให้อิเล็กตรอนผละหนีออกจากผิวของ substrate ซึ่งหมายถึงว่า แชนแนลถูกสร้างขึ้น ศักย์ไฟฟ้าบวกที่บ่อน้ำให้กับ select gate จำเป็นต้องมีค่าสูงกว่าที่ต้องการ เมื่อ เกตบด้อยลอยยังไม่ได้ถูกอัดประจุ หรืออีกนัยหนึ่ง คือ ศักย์เทรสเชลล์ (V_T) ของ เซลล์ที่ถูก เขียนข้อมูลแล้วจะมีค่าสูงกว่า เมื่อครั้งยังไม่ถูก เขียนข้อมูล อันที่จริงการ

เขียนข้อมูลลงบนเซลล์เป็นผลให้เส้นโค้งลักษณะความสัมพันธ์ระหว่าง i_D กับ v_{GS} ถูกเลื่อนออกทางขวาเมื่อตั้งงานเส้นโค้ง (b) ในรูปที่ 2-2 ในสภาวะนี้เรียกว่า *สภาวะที่ถูกเขียนข้อมูลแล้ว* (programmed state) โดยที่เซลล์นี้จะเก็บข้อมูลเป็น "0"

เมื่อได้เขียนข้อมูลลงบนแล้ว เกตบล้อยลอยยังคงเลื่อนเส้นโค้งแสดงความสัมพันธ์ระหว่าง i_D กับ v_{GS} ค้างอยู่แม้แหล่งจ่ายไฟตรงจะถูกปลดออกไปแล้ว โดยที่การทดลองผลปรากฏว่า ข้อมูลที่ถูกเขียนลงบนเซลล์นี้จะยังคงอยู่เป็นระยะเวลา นานถึง 100 ปีทีเดียว

2.4 โครงสร้างอีพรอมแบบ Array (EPROM Cell Array)

รูปที่ 2-4 แสดงให้เห็นถึงส่วนหนึ่งของโครงสร้างอีพรอม แบบ Array ซึ่งจะเห็นว่า Stacked-gate cell ถูกต่อเชื่อมอยู่กับ เวิร์ด และคิจิตาไลน์ ได้อย่างไร ความรูป Stacked-gate ของแต่ละแถวของเซลล์ จะถูกต่อกับเวิร์ดไลน์ของแถวนั้น ขา drain ของทรานซิสเตอร์ในแต่ละคอลัมน์ จะถูกต่อกับ คิจิตาไลน์ของคอลัมน์นั้นและขา source ทั้งหมดจะถูกต่อลงกราวด์



ในขบวนการอ่าน (read operation) เวิร์ดไลน์ของแถวที่เลือกจะถูกยกขึ้นไปยังศักดาไฟฟ้าของครึ่งหนึ่งระหว่างค่า V_{TP} ของเซลล์ที่เขียนข้อมูลแล้วกับ V_{TP} ของเซลล์ที่ยังไม่เขียนข้อมูลทรานซิสเตอร์ของเซลล์ที่ยังไม่เขียนข้อมูล จะนำกระแสได้ ดังนั้นจะทำให้ศักดาไฟฟ้าของ คิรจิสไลน์ ของมันมีค่าต่ำ หรือพูดอีกอย่างหนึ่งคือ เซลล์ที่เขียนข้อมูลลงในแล้วจะไม่นำกระแส และ คิรจิสไลน์ ของมันจะยังคงมีศักดาไฟฟ้าสูงอยู่ คอลัมน์คิรจิสต์เคอร์จะเลือก คิรจิสไลน์ขึ้นมาเส้นหนึ่งและจะต่อมันเข้ากับ เซนส์แอมพลิไฟเออร์ซึ่งทำหน้าที่จัดการ เปลี่ยนแปลงศักดาไฟฟ้าของ คิรจิสไลน์ และพิจารณาว่าข้อมูลที่เขียนไว้เป็น "1" หรือ "0"

2.5 การใช้งานของอีพรอม


ในบทนี้จะกล่าวถึงวิธีใช้อีพรอมมาในโหมดต่างๆ เช่น โหมดอ่าน, โหมดเขียน, โหมดโปรแกรม เป็นต้น โดยที่อีพรอมที่จะนำมายกตัวอย่าง คือ อีพรอมเบอร์ 2716, 2732 และ 2764 เบอร์อื่นๆที่เหลือจะนำกล่าวถึง (27128, 27256)

2.6 2716 16k (2k*8) อีพรอม

Intel 2716 เป็นอีพรอม ขนาด 16,384 บิต ซึ่งสามารถทำงานได้โดยอาศัยศักดาไฟฟ้าค่าเดียวจากแหล่งจ่ายไฟตรง 5 โวลต์ มี static stanby mode และมีลักษณะของ fast single address location programming ซึ่งจะทำการออกแบบมาใช้อีพรอมได้รวดเร็วและประหยัด

ตามมาตรฐานของบริษัท Intel ได้แบ่ง EPROM เบอร์ 2716 ออกเป็นเบอร์ย่อยตามความเร็วของการทำงาน (access time) โดยแบ่งดังนี้

Access Time	- 350 ns Max 2716 - 1
	- 390 ns Max 2716 - 2
	- 450 ns Max 2716
	- 490 ns Max 2716 - 5
	- 650 ns Max 2716 - 6



Refer to 2732 data sheet for specifications


PIN NAMES

A ₀ -A ₁₀	ADDRESSES
CE, CE'	CHIP ENABLE/PROGRAM
OE	OUTPUT ENABLE
O ₀ -U ₃	OUTPUTS

MODE SELECTION

MODE	CE (Pin 1)	OE (Pin 2)	Vpp (Pin 3)	VCC (Pin 4)	OUTPUTS (Pins 10-11, 13-17)
Read	V _{IL}	V _{IL}	+5	+5	O _{OUT}
Standby	V _{IM}	Don't Care	+5	+5	high Z
Program Verify	Pulsed V _{IL} to V _{IM}	V _{IM}	+25	+5	O _{IN}
Program Erase	V _{IL}	V _{IL}	+25	+5	O _{OUT}
Program Erase	V _{IL}	V _{IM}	+25	+5	high Z

BLOCK DIAGRAM



รูปที่ 2.5 แสดงลักษณะขาของอีพ롬 2716

ซึ่งจะเห็นว่า access time มีค่าต่ำสุดเป็น 350 ns ซึ่งสามารถเข้าใช้กับไมโครโปรเซสเซอร์เบอร์ 8058 และ 8086 ของบริษัท Intel ได้อย่างสบาย ส่วน 2716 - 5 กับ 2716 - 6 เหมาะสำหรับงานที่มีความเร็วต่ำลงมาก อีพ롬 2716 เป็นอีพ롬เบอร์แรกสุดที่มี standby mode สามารถลดความสูญเสียกำลังไฟฟ้าได้โดยไม่ให้ access time ลดลง ค่าความสูญเสียกำลังทางไฟฟ้ามีค่าสูงสุดเป็น 525 mW ในขณะที่ค่าความสูญเสียกำลังทางไฟฟ้าสูงสุดใน standby mode มีค่าเพียง 132 mW ซึ่งลดลงถึง 75 % ที่เคียว

2.7 คุณสมบัติในการลบข้อมูลของอีพ롬

การลบข้อมูลในอีพรอนั้น สามารถทำได้โดยนำอีพรอนไปฉายแสงอุลตราไวโอเลต ซึ่งมีความถี่ประมาณ 400 นาโนเมตร แต่เราจะสังเกตเห็นว่า แสงแดด และแสงจากหลอดฟลูออเรสเซนต์ จะมีความถี่แสงอยู่ในช่วง 300 - 400 นาโนเมตร ซึ่งถ้าเรานำอีพรอนมาฉายแสงจลหลอดฟลูออเรสเซนต์ สามารถลบข้อมูลออกทั้งหมดได้ภายในระยะเวลาประมาณ 3 ปี ในขณะที่นำอีพรอนมาตากแดดโดยตรงจะใช้เวลาประมาณ 1 สัปดาห์ ที่จะทำให้ข้อมูลหายไปหมดเช่นกัน ในกรณีที่ความจำเป็นที่จะต้องใช้งานอีพรอนท่ามกลางแสงเหล่านี้ จึงสมควรอย่างยิ่งที่จะต้องนำกระดาษทึบแสงมาปิด



ไว้บนกระดานหน้าค่างของอีพรอม 2716 โดยที่ระยะเวลาการใช้งานออกแบบ

ข้อแนะนำสำหรับกระบวนการลบข้อมูลสำหรับอีพรอม เบอร์ 2716 คือ ให้นำใบฉายแสงอุลตราไวโอเลตที่มีความยาวคลื่นประมาณ 2537 อังสตรอม (A) โดษยาให้มีค่า UV intensity * exposure time เท่ากับ 15 w - sec/cm² ระยะเวลาประมาณ 15 - 20 นาที นับว่าเพียงพอสำหรับหลอดอุลตราไวโอเลตที่มีความยาวคลื่นเป็น 12,000 w/cm² โดษยาอีพรอมห่างจากหลอดอุลตราไวโอเลตราว 1 นิ้ว

2.8 การสั่งการทำงานในโหมดค่างว

การทำงานในโหมดค่างวทั้งหมด 5 โหมด ของ 2716 แสดงอยู่ในตารางที่ 3-1 ซึ่งจะสังเกตเห็นได้ว่า อินพุตทั้งหมดสำหรับ 5 โหมดนี้เป็นระดับที่ทีเอสแหล่งจ่ายไฟตรงที่ต้องการคือ 5 โวลต์ (Vcc) และ Vpp แหล่งจ่ายไฟ Vppจะต้องมีค่า 25 V ระหว่างที่อยู่ในโหมดของการเขียนข้อมูลทั้ง 3 โหมด และมีค่าเป็น 5 โวลต์ ในอีก 2 โหมดที่เหลือ

MODE \ PINS	CE/PGM (108)	OE (120)	Vpp (121)	VCC (124)	OUTPUTS (9, 11, 13, 17)
Read	V _{IL}	V _{IL}	+5	+5	Output
Standby	V _{IL}	Don't Care	+5	+5	High Z
Program	Pulsed V _{IL} to V _{IH}	V _{IL}	+25	+5	Out
Program Verify	V _{IL}	V _{IL}	+25	+5	Output
Program Inhibit	V _{IL}	V _{IH}	+25	+5	High Z

ตารางที่ 2-1 แสดงเลือกโหมดของอีพรอม 2716


2.8.1 โหมดการอ่านข้อมูล (READ Mode)

อีพรอม 2716 มีฟังก์ชันควบคุมอยู่ 2 สัญญาณ ซึ่งทั้ง 2 อันนี้จะต้องมีค่าเต็มเม็คเต็มหน่วยทางลอจิก เพื่อที่จะให้ข้อมูลปรากฏที่เอาต์พุต Chip Enable (CE) เป็นขา power control และใช้เป็นขา device selection อีกด้วย Output Enable(OE) เป็นขา output control และสามารถใช้เป็นส่วนควบคุมให้ออนข้อมูลเข้าทางขาเอาต์พุตได้ โดยไม่ขึ้นกับสัญญาณ device select สมมติว่าแอดเดรสเกิดเสถียร(Stable) แล้ว address access time (tacc) มีค่าเท่ากับ

เอกสารนี้เป็นเอกสาร เวล้าหน่งจาก CE ไปยังเอาต์พุต (tce) ข้อมูลจะปรากฏออกมาที่ขาเอาต์พุต 120 บิต

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการ

นาบวินาที (toe) หลังจากขอบขาของสัญญาณ OE โดยสมมติว่า CE มีค่า "0" และแอกเกรสเกิดเสีयरแล้วอย่างน้อยที่สุดเป็นเวลาเท่ากับ tacc-toe ดังรูป 2-6



รูปที่ 2-6 แสดง timing diagram ในขณะอ่านข้อมูลของอีพรอม

2.8.2 โหมดประหยัดพลังงานไฟฟ้า (Standby Mode)

2716 มีโหมดประหยัดไฟฟ้า ซึ่งจะสามารถลดความสิ้นเปลืองไฟฟ้าขณะทำงานอยู่ได้ถึง 75 % จาก 525 mW ลดลงเหลือเพียง 132 mW 2716 จะอยู่ในโหมดประหยัดไฟฟ้าโดยการป้อน ลอจิก "1" ให้กับขา CE เมื่ออยู่ใน standby mode แล้ว EPROM จะอยู่ในสภาวะลอยตัว (High impedance state) โดยมันขึ้นกับสัญญาณอินพุทที่ขา OE

2.8.3 OUTPUT OR - TIEING

เนื่องจากอีพรอมมากกว่า 1 ตัว ถูกใช้งานอยู่บ่อยๆ ในหน่วยความจำขนาดต่างๆ ทางบริษัทอินเทลจึงได้เตรียมขาควบคุมไว้ 2 เส้น เพื่อที่จะใช้ขาลักษณะนี้ ขาควบคุมนี้มีหน้าที่ คือ

ก. ลดค่าสูญเสียกำลังไฟฟ้าให้น้อยที่สุดเท่าที่จะเป็นไปได้

ข. เพิ่มความมั่นใจที่จะนำมาทำการสืบสนาในการคิดต่อกันทางบัส

ข้อมูลและบัลเอน์เครส


เพื่อที่จะใช้ขาคความคุมทั้ง 2 ขา ได้อย่างมีประสิทธิภาพ จึงขอแนะนำให้ขา CE เป็นขาที่ถูกถอครหัสมาตากขาแอดเครสและขาคความคุมอื่น ๆ ของซีพียูตามสมการ และขา OE สามารถต่อได้โดยตรงกับขา READ ของ System control bus ด้วยวิธีนี้เองจะสามารถมั่นใจได้ว่า อุปกรณ์หน่วยความจำที่ได้ถูกเลือกในการติดต่อกับระบบจะอยู่ในโหมดประหยค์ไฟฟ้้าอยู่ตลอดเวลา และขาเอาท์พุทจะแอดคัพ เมื่อต้องการข้อมูลจากอุปกรณ์หน่วยความจำที่ต้องการ เท่านั้น

2.8.4 โหมดการเขียนข้อมูล

แรกเริ่มเดิมทีนั้นหลังจากที่อีพธอม 2716 ผ่านการลบข้อมูลนั้น บิททุกบิทของ 2716 จะอยู่ในสถานะ "1" การเขียนข้อมูลลงไปเป็นการที่ทาให้บิทต่างๆ ที่ต้องการใน 2716 เปลี่ยนสถานะจาก "1" ไปเป็น "0" แม้ว่าเพียงแต่ "0" เท่านั้นที่เขียนลงไปได้ แต่ทั้ง "1" และ "0" ก็ยังคงปรากฏอยู่เป็น คาต้าเวอร์ค มีวิธีทางเดียวเท่านั้นที่จะเปลี่ยนจาก "0" ไปเป็น "1" คือ การนำ อีพธอม 2716 ไปฉายแสงอุลตราไวโอเลต ตามหัวข้อที่ข้อที่ 2.7

PROGRAMMING WAVEFORMS

$V_{pp} = 25V \pm 1V, V_{CC} = 5V \pm 5\%$



เอกสารนี้เป็นเอกสารที่สงวนรูปที่ 2-7 แสดง waveform ขณะ เขียนข้อมูลของอีพธอม 2716 ขงนด้านการค้า ไม่ว่ากรรมใดทงสิ้น อีกทงห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2716 จะเข้าสู่โหมดการเขียนข้อมูล เมื่อ V_{pp} มีค่า 25 โวลต์ และ OE มีค่า ลอจิกเป็น VIH ข้อมูลที่เขียนลงจะถูกป้อนเข้าสู่ data output โดยขนานกัน 8 บิต ระดับของสัญญาณแอกเคอเรส และข้อมูลที่ต้องการต้องอยู่ในระดับ ที่ทีแอล ดัง แสดงในรูปแบบที่ 2-7

เมื่อแอกเคอเรสและข้อมูลเสีयरแล้ว TTL program pulse จะป้อนเข้าสู่ CE /PGM ซึ่งเป็นพัลส์แบบที่ทีแอล 50 มิลลิวินาที active high โปรแกรมพัลส์นี้ จะ ต้องป้อนเข้าในทุก ๆ แอกเคอเรสที่ต้องการเขียนข้อมูล ดังนั้นเราสามารถที่จะเขียนข้อมูลทีแอกเคอเรสใด ๆ ที่เวลาใด ๆ ก็ได้ คือ เขียนข้อมูลเฉพาะบิตใดบิตหนึ่งเท่านั้น หรือเขียนข้อมูลค่าเนื่องกันไป (sequentially) หรือ แบบสุ่มตัวอย่าง (random) ได้ก็ย่อมเท่าใด คุณสมบัติของการเขียนข้อมูล ของ 2716 จะแสดงให้เห็นดังตารางที่ 2-2

2716 PROGRAM CHARACTERISTICS(1)

$$T_A = 25^{\circ}\text{C} \pm 5^{\circ}\text{C}, V_{CC}^{(2)} = 5\text{V} \pm 5\%, V_{pp}^{(2,3)} = 25\text{V} \pm 1\text{V}$$

D.C. Programming Characteristics

Symbol	Parameter	Min.	Typ.	Max.	Units	Test Conditions
I_{LI}	Input Current (for Any Input)			10	μA	$V_{IN} = 5.25\text{V}/0.45$
I_{pp1}	V_{pp} Supply Current			5	mA	$\overline{\text{CE}}/\text{PGM} = V_{IL}$
I_{pp2}	V_{pp} Supply Current During Programming Pulse			30	mA	$\overline{\text{CE}}/\text{PGM} = V_{IH}$
I_{CC}	V_{CC} Supply Current			100	mA	
V_{IL}	Input Low Level	-0.1		0.8	V	
V_{IH}	Input High Level	2.0		$V_{CC}+1$	V	

A.C. Programming Characteristics

Symbol	Parameter	Min.	Typ.	Max.	Units	
t_{AS}	Address Setup Time	2			μs	
t_{OES}	$\overline{\text{OE}}$ Setup Time	2			μs	
t_{OS}	Data Setup Time	2			μs	
t_{AH}	Address Hold Time	2			μs	
t_{OEH}	$\overline{\text{OE}}$ Hold Time	2			μs	
t_{DH}	Data Hold Time	2			μs	
t_{DF}	Output Enable to Output Float Delay	0		120	ns	$\overline{\text{CE}}/\text{PGM} = V_{IL}$
t_{OE}	Output Enable to Output Delay			120	ns	$\overline{\text{CE}}/\text{PGM} = V_{IL}$
t_{PW}	Program Pulse Width	45	50	55	ms	
t_{PRT}	Program Pulse Rise Time	5			ns	
t_{PFT}	Program Pulse Fall Time	5			ns	

ตารางที่ 2-2 แสดงคุณลักษณะต่างๆของอีพรอม 2716

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เพื่อการศึกษาเท่านั้น เมื่อผู้ผู้ใดเห็นประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการเขียนข้อมูลลงบน 2716 พร้อมกับหลายตัว ด้วยข้อมูลอันเดียวกันนั้น สามารถทำได้โดยการนำเอา 2716 ชนากันไว้ทั้งหมด รวมทั้ง TTL program pulse ที่จะป้อนให้กับขา CE/PGM ด้วย

2.8.5 การยับยั้งการเขียนข้อมูล (Program Inhibit)

การเขียนข้อมูลลงบน 2716 หลาย ๆ ตัว โดยการชนากันด้วยข้อมูลที่ต่างกัน นั้น สามารถที่จะทำได้เหมือนกันกับวิธีในหัวข้อย่อย 2.8.4 ยกเว้นแต่ขา CE/PGM เท่านั้น โปรแกรมพัลส์ระดับที่ที่แอสที่ป้อนให้กับ 2716 ที่ขา CE/PGM หรือกับที่ขา VPP มีค่า 25 โวลต์ จะเป็นการเขียนข้อมูลลงบน 2716 โดยสมบูรณ์ ในขณะที่โปรแกรมพัลส์ระดับที่ที่แอสที่แอสที่ 2716 ใด ๆ จะเป็นการยับยั้งไม่ให้เขียนข้อมูลลงบน 2716 นั้น ๆ จากการที่กำลังเขียนข้อมูลลงบน 2716 อื่น ๆ ที่เหลือ

2.8.6 การตรวจสอบข้อมูล (Program Verify)

ในการตรวจสอบข้อมูลที่เขียนลงบนอีพროมแล้วนั้น สามารถทำได้ทันทีหลังจากที่เขียนข้อมูลลงบนใหม่ ๆ การตรวจสอบนี้มีความจำเป็นมาก ซึ่งเราจะต้องทราบทันทีว่าข้อมูลที่เขียนลงบนแล้วนั้นผิดพลาด ตารางเวลา (time diagram) ของการตรวจสอบข้อมูล แสดงอยู่ในส่วนท้ายของรูปที่ 2-7 ซึ่งจะสังเกตเห็นว่า เมื่อ OE มีค่า "0" นั้น ข้อมูลจะปรากฏออกมาแม้ว่า VPP จะมีค่า 25 โวลต์ ก็ตาม


จากตารางที่ 2-2 เมื่อลองคำนวณเวลาที่เสียไปในการเขียนข้อมูล 1 ไบต์ และรายการตรวจสอบแล้วจะใช้เวลาประมาณ 50 มิลลิวินาที ซึ่งเวลาส่วนใหญ่จะปรากฏที่โปรแกรมพัลส์ แต่ในทางปฏิบัติมาได้เป็นเช่นนี้ เนื่องจากการเขียนข้อมูลจำเป็นต้องใช้ฮาร์ดแวร์มากกว่าที่แสดงในรูปที่ 2-6

2.9 2732 32k (4k*8) อีพროม

Intel 2732 เป็นอีพროมขนาด 32,768 บิต รวมเวลาที่ใช้ในการเขียนข้อมูลทุกไบต์เป็นเวลา 3 นาทีครึ่ง ตระกูล 2732 มีการจำแนกตาม access time ได้ดังนี้

Access time	- 390 ns Max 2732-4
	- 450 ns Max 2732
	- 550 ns Max 2732-6
	- 200 ns Max 2732 A

จะสังเกตเห็นว่า 2732 A มีค่า access time น้อยที่สุด ซึ่งสามารถใช้ร่วมกับไมโครโปรเซสเซอร์ ที่มีความสามารถสูงได้ เช่น 8086-2 MHZ ถึงแม้ว่า 2732 จะทำงานร่วมกับไมโครโปรเซสเซอร์ได้โดยไม่มีข้อต้องเพิ่ม WAIT states เข้าไปในระบบ รูปที่ 2-5 แสดงลักษณะของ 2732



รูปที่ 2-8 แสดงการจัดขาต่างๆของอีพ롬

2732 มีโหมดประหยัดไฟที่สามารถลดความสูญเสียกำลังไฟฟ้าได้โดยไม่มี access time ค่ากระแสและขณะทำงานสูงสุดเป็น 150 mA ในขณะที่ค่ากระแสขณะประหมัดสูงสุดเพียง 35 mA ซึ่งประหยัดได้ถึง 75 %

โหมดประหยัดไฟใน 2732 มีลักษณะเหมือนโหมดประหยัดไฟใน 2716 ทุกประการ จึงไม่ขอกล่าวซ้ำอีก

2.10 การสั่งการทำงานในโหมดต่าง ๆ (Device Operation)

การทำงานในโหมดต่าง ๆ ของ 2732 มีลักษณะคล้ายการทำงานในโหมดต่าง ๆ ใน 2716 คือ จะสังเกตว่าลักษณะขาของ 2716 เป็น 24 ขา พอดี แต่ในกรณีของ 2732 จะมี A₁₁ เพิ่มขึ้นอีก ซึ่งจำเป็นต้องออกแบบให้ขาขาหนึ่งของ 2732 ทำงานถึง 2 ขาที่เพื่อที่จะคงลักษณะขาเป็น 24 ขา เหมือนเดิม จากรูปที่

2-8 จะพบว่าขาที่ 20 ใช้งานเป็นทั้ง OE และ V_{pp} ตารางที่ 2-3 แสดงถึงการเลือกโหมด ของ 2732

าน 2732 จะมี READ MODE, STANDBY MODE, OUTPUT OR - Tieing, PROGRAM INHIBIT และ PROGRAM VERIFY เหมือนกับใน 2716 จึงนำขอล่าอีก

MODE \ PINS	CE (18)	OE/V _{pp} (20)	V _{CC} (24)	OUTPUTS (9-11,13-17)
Read	V _{IL}	V _{IL}	+5	D _{OUT}
Standby	V _{IH}	Don't Care	+5	High Z
Program	V _{IL}	V _{pp}	+5	D _{IN}
Program Verify	V _{IL}	V _{IL}	+5	D _{OUT}
Program Inhibit	V _{IH}	V _{pp}	+5	High Z

ตารางที่ 2-3 แสดงการเลือกโหมดต่างๆของอีพროม 2732

A.C. PROGRAMMING CHARACTERISTICS: $T_A = 25 \pm 5^\circ\text{C}$, $V_{CC} = 5V \pm 5\%$, $V_{pp} = 25V \pm 1V$

Symbol	Parameter	Limits			Unit	Test Conditions
		Min.	Typ.	Max.		
t_{AS}	Address Setup Time	2			μs	
t_{OES}	OE Setup Time	2			μs	
t_{OS}	Data Setup Time	2			μs	
t_{AH}	Address Hold Time	0			μs	
t_{OEH}	OE Hold Time	2			μs	
t_{OH}	Data Hold Time	2			μs	
t_{of}	Chip Enable to Output Float Delay	0		120	ns	
t_{ov}	Data Valid from CE			1	μs	CE = V _{IL} , OE = V _{IL}
t_{pw}	CE Pulse Width During Programming	45	50	55	ms	
t_{prt}	OE Pulse Rise Time During Programming	50			ns	
t_{vr}	V _{pp} Recovery Time	2			μs	

Note: 1. When programming the 2732, a 0.1 μF capacitor is required across OE/V_{pp} and ground to suppress spurious voltage transients which may damage the device.


ตารางที่ 2-4 แสดงคุณลักษณะของอีพროม 2732 ขณะเขียนข้อมูล

2.10.1 โหมดการเขียนข้อมูล

การเขียนข้อมูลลงใน 2732 มีวิธีการเกือบเหมือนกันใน 2716 2732 จะอยู่ในโหมดการเขียนข้อมูล เมื่อขา OE/V_{pp} อยู่ที่ 25 โวลต์ ซึ่งอาจจำเป็นต้องมีตัวเก็บประจุไฟฟ้าค่า 0.1 ไมโครฟารัด ต่อคร่อมระหว่างขา OE/V_{pp} กับสายดิน เพื่อลดอันตรายจากทรานเซียนท์โวลเตจ ซึ่งอาจทำให้อีพโรมเสียหายได้ โปรแกรมพัลส์สำหรับ 2732 จะเป็นแบบ active low ซึ่งต่างกับของ 2716 ซึ่งเป็นแบบ active

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

high ตารางที่ 2-4 เป็นตารางบอกค่าเวลาในตารางเวลา ในรูปที่ 2-9
 ในการเขียนข้อมูลลงบน 2732 A สั้นเหมือนกันกับบน 2732 ทุกประการ ยก
 เว้น VPP เมื่ออยู่ในโหมดการเขียนข้อมูลมีค่าเป็น $21 + 0.5$ โวลต์ ซึ่งถ้า VPP
 มีค่าเกิน 21.5 โวลต์แล้วอาจทำให้ 2732 A เสียหายได้




รูปที่ 2-9 แสดงตารางเวลา ของ 2732 ในขณะทำการเขียนข้อมูล

2.11 2764 64K (8K*8) อีพ롬

2764 เป็นอีพ롬 ขนาด 65,536 บิต(8K*8)มี access time เท่ากับ 200 นาโนวินาที ซึ่งสามารถใช้ได้กับไมโครโปรเซสเซอร์ที่มีความสามารถสูง เช่น 8086, 8MHz iAPX 186 เป็นต้น ซึ่งในระบบเหล่านี้ 2764 จะยอมให้ไมโครโปรเซสเซอร์ทำงานได้โดยมันต้องมีการเพิ่ม WAIT states เลข ในโหมดประหยัคไฟฟ้าของ 2764 สามารถประหยัคกระแสไฟได้จาก 100 mA ในขณะทำงาน ลดลงเหลือ 40 mA ในโหมดประหยัคไฟฟ้า ซึ่งจะเห็นว่า 2764 กินกระแสไฟน้อยกว่า 2716 และ 2732 เนื่องจาก 2764 ถูกสร้างขึ้นจาก HMOS Technology ซึ่งเป็น high-speed N-channel MOS Silicon gate Technology จากบริษัทอินเทล ในรูปที่ 2-10 แสดงถึงลักษณะของ 2764

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2-10 แสดงการจัดจางของอีพროม 2764

ตระกูล 2764 สามารถงานแอกตาม access time ได้ดังนี้

- access time - 200 ns MAX 2764-2
- 250 ns MAX 2764, 2764-25
- 300 ns MAX 2764-3, 2764-30
- 450 ns MAX 2764-4, 2764-45

2.12 การสั่งการทางานในโหมดต่างๆ (Device Operation)

โหมดการทางานของ 2764 มีถึง 8 โหมด ดังตารางที่ 3-5

MODE SELECTION

MODE \ PINS	CE (26)	OE (23)	PGM (27)	A ₀ (24)	V _{pp} (19)	V _{CC} (28)	Outputs (11-13, 16-18)
Read	V _{IL}	V _{IL}	V _{HI}	X	V _{CC}	V _{CC}	Q ₀₋₇
Standby	V _{IL}	V _{HI}	V _{HI}	X	V _{CC}	V _{CC}	None
Program	V _{HI}	X	X	X	V _{CC}	V _{CC}	None
Verify	V _{IL}	V _{IL}	V _{HI}	X	V _{CC}	V _{CC}	Q ₀₋₇
Program Inhibit	V _{HI}	X	X	X	V _{pp}	V _{CC}	None
PROGRAM INHIBIT/VERIFY	V _{HI}	V _{HI}	V _{HI}	X	V _{CC}	V _{CC}	None
Program	V _{HI}	V _{HI}	V _{IL}	X	V _{pp}	V _{CC}	Q ₀₋₇

1. X can be V_{IL} or V_{II}
 2. V_{HI} = 12.0V ± 0.5V

ตารางที่ 2-5 แสดงการเลือกโหมดต่างๆของอีพโรม 2764

ใน 2764 จะมี READ MODE, STANDBY MODE, VERIFY MODE และ PROGRAM INHIBIT MODE เหมือนใน 2716 และ 2732

2.12.1 โหมดการเขียนข้อมูล


การเขียนข้อมูลลงใน 2764 มีวิธีการเหมือนกันกับ 2732 A ยกเว้นขา OE /VPP ไม่ต้องการมีลิตีเฟล็กซ์ เนื่องจาก 2764 มีขนาด 28 ขา จึงมีขาที่แยกกันคือ ขาค VPP สำหรับ 2764 มีค่า $21 + 0.5$ โวลต์ ถ้าเกินกว่า 21.5 โวลต์แล้ว อาจทำให้ 2764 เสียหายได้ ขา CE และ PGM จะมีค่าลอจิก "0" ในขณะที่เขียนข้อมูลและที่ 2 ขา นี้จะต้องมีลอจิก "0" ตลอดเวลา และมีโปรแกรมพัลส์ 50 มิลลิวินาที แบบ active low ป้อนให้กับขา PGM ในแต่ละแบท เมื่อแอดเดรสและข้อมูล เสถียร แล้ว

A.C. PROGRAMMING CHARACTERISTICS: $T_A = 25 \pm 5^\circ\text{C}$, $V_{CC} = 5\text{V} \pm 5\%$, $V_{PP} = 21\text{V} \pm 0.5\text{V}$ (see Note 1)

Symbol	Parameter	Limits				Test Conditions*
		Min.	Typ.	Max.	Unit	
t_{AS}	Address Setup Time	2			μs	
t_{OES}	OE Setup Time	2			μs	
t_{DS}	Data Setup Time	2			μs	
t_{AH}	Address Hold Time	0			μs	
t_{DH}	Data Hold Time	2			μs	
t_{OEF}^2	Output Enable to Output Float Delay	0		130	ns	
t_{VS}	V_{PP} Setup Time	2			μs	
t_{PW}	PGM Pulse Width During Programming	45	50	55	ms	
t_{CES}	CE Setup Time	2			μs	
t_{OE}	Data Valid from OE			150	ns	


ตารางที่ 2-10 แสดงคุณลักษณะต่างๆของอีพรอม 2764 ขณะเขียนข้อมูล

โดยวิธีการเขียนข้อมูลแบบมาตรฐาน (standard programming method) ข้อมูลที่เขียนในแต่ละแบทโดยโปรแกรมพัลส์ 50 มิลลิวินาที แบบ active-low ป้อนเข้าขา PGM โดยวิธีการใหม่ที่เสนอโดยบริษัท Intel คือ "intelligent Programming Algorithm" ซึ่งจะมีโปรแกรมพัลส์ ท่างานร่วมกันคือ initial และ overprogram pulse ช่องกว้างของ initial pulse (S) คือ 1 มิลลิวินาที หลังจากนั้นจะต้องมี overprogram pulse ตามมาซึ่งมีความกว้างของพัลส์เป็น $4X$ มิลลิวินาที (X เป็น iteration counter) และมีค่าเท่ากับจำนวนของ initial pulse ที่ป้อนให้กับ 2764 ที่แบทหนึ่ง ๆ ก่อนที่จะทำการตรวจสอบข้อมูล




รูปที่ 2-11 แสดง waveform ของอีพროอม 2764 ขณะเขียนข้อมูล

บทนั้น initial pulse มีค่าสูงสุดได้ถึง 15 พัลส์ต่อวินาที ก่อนที่จะปล่อย overprogrampulse ตามออกมา ตามรูปที่ 2-12 เป็น intelegant Programming Flowchart



รูปที่ 2-12 แสดง intelrgent Programming Flowchar

รูปที่ 2-13 เป็นตารางเวลาของ intelligent Programming waveform ซึ่งจะเห็นว่า V_{cc} จะต้องเพิ่มขึ้นอีก 1 โวลต์ เป็น 6 โวลต์ ที่เวลา PGM นั้น จะแสดงค่าความกว้างของ initial pulse และ overprogram pulse มีค่าค่าสุด 0.95 และ 3.8 มิลลิวินาทีตามลำดับ ค่าความกว้างของ overprogram pulse จะแปรค่าตาม iteration counter ของ initial pulse ซึ่งเมื่อ iteration counter มีค่าสูงสุดเป็น 15 overprogram pulse จะมีค่าสูงสุดเป็น 63 มิลลิวินาที



1. ALL TIMES SHOWN IN [] ARE MINIMUM AND IN μ SEC UNLESS OTHERWISE SPECIFIED.
2. THE INPUT TIMING REFERENCE LEVEL IS .5V FOR V_{IL} AND 2V FOR A V_{IH} .
3. t_{OE} AND t_{OFF} ARE CHARACTERISTICS OF THE DEVICE BUT MUST BE ACCOMMODATED BY THE PROGRAMMER.
4. WHEN PROGRAMMING THE 2764, A $0.1\mu F$ CAPACITOR IS REQUIRED ACROSS V_{PP} AND GROUND TO SUPPRESS SPURIOUS VOLTAGE TRANSIENTS WHICH CAN DAMAGE THE DEVICE.

รูปที่ 2-13 แสดง intelligent Programming waveform

ช่วงเวลาต่าง ๆ ของตารางเวลาในรูป 2-13 แสดงไว้ในตารางที่ 2-7 ซึ่งลองคิดเวลาที่เสียบในในการเขียนข้อมูล 1 ไบต์ จะมีค่าประมาณ 5 มิลลิวินาที โดยที่ iteration counter มีค่าเป็น 1 จะเห็นว่าด้วยวิธีนี้จะสิ้นเปลืองเวลาน้อยลงประมาณ 10 เท่า ซึ่งวิธีนี้สามารถนำมาใช้ได้กับอีพ롬 ทุกเบอร์ของบริษัทอินเทล

2.12.2 intelligent Identifier Mode

intelligent Identifier Mode เป็นการอ่านรหัสเลขฐาน 2 ออกมาจากอีพ롬ซึ่งจะเป็นตัวชี้ถึงบริษัทผู้ผลิต และชนิดของอีพ롬ในวงแหวนนี้ไว้ใช้กับอุปกรณ์อีพ롬โปรแกรมเมอร์สำหรับเตรียม soft switch และเตรียม programming algorithm ที่ถูกต้องในวงแหวนนี้ทำงานได้ดีในช่วงอุณหภูมิ $25^{\circ}C + 5^{\circ}C$

intelligent Programming™ Algorithm

D.C. PROGRAMMING CHARACTERISTICS: $T_A = 25 \pm 5^\circ\text{C}$, $V_{CC} = 6.0\text{V} \pm 0.25\text{V}$, $V_{PP} = 21\text{V} \pm 0.5\text{V}$ (see Note 1)

Symbol	Parameter	Limits			Test Conditions
		Min.	Max.	Unit	
I_{LI}	Input Current (All Inputs)		0	μA	$V_{IN} = V_{IL}$ or V_{IH}
V_{IL}	Input Low Level (All Inputs)	-0.1	0.8	V	
V_{IH}	Input High Level	2.0	$V_{CC} + 1$	V	
V_{OL}	Output Low Voltage During Verify		0.45	V	$I_{OL} = 2.1\text{ mA}$
V_{OH}	Output High Voltage During Verify	2.4		V	$I_{OH} = -400\ \mu\text{A}$
I_{CC2}	V_{CC} Supply Current (Program & Verify)		100	mA	
I_{PP2}	V_{PP} Supply Current (Program)		30	mA	$\overline{CE} = V_{IL} = \overline{PGM}$
V_{ID}	Ag for intelligent Identifier Voltage	11.5	12.5	V	

A.C. PROGRAMMING CHARACTERISTICS: $T_A = 25 \pm 5^\circ\text{C}$, $V_{CC} = 6.0\text{V} \pm 0.25\text{V}$, $V_{PP} = 21\text{V} \pm 0.5\text{V}$ (see Note 1)

Symbol	Parameter	Limits				Test Conditions*
		Min.	Typ.	Max.	Unit	
t_{AS}	Address Setup Time	2			μs	
t_{OES}	\overline{OE} Setup Time	2			μs	
t_{OS}	Data Setup Time	2			μs	
t_{AH}	Address Hold Time	0			μs	
t_{OH}	Data Hold Time	2			μs	
t_{OF}	Output Enable to Output Float Delay	0		130	ns	
t_{VPS}	V_{PP} Setup Time	2			μs	
t_{VCS}	V_{CC} Setup Time	2			μs	
t_{PW}	PGM Initial Program Pulse Width	0.95	1.0	1.05	ms	(see Note 3)
t_{OPW}	PGM Overprogram Pulse Width	3.8		63	ms	(see Note 2)
t_{CES}	\overline{CE} Setup Time	2			μs	
t_{OE}	Data Valid from \overline{OE}			150	ns	

ตารางที่ 2-10 แสดงคุณลักษณะต่างๆของอีพ롬 2764

วิธีการที่จะเข้าสู่โหมดนี้ของอีพ롬โปรแกรมเมอร์จะต้องป้อนศักดาไฟฟ้า 11.5-12.5 โวลต์ ให้กับขา A9 (pin 24) ของ 2764 รหัสเลขฐาน 2 จะปรากฏที่ขา output data ทั้ง 8 เส้น โดยการทำให้ขา AO (ขา 10) จาก V_{IL} ไปยัง V_{IH} ขาแอกเคลเรชั่นว ที่เหลือจะต้องมีค่าศักดาไฟฟ้าเป็น V_{IL} ในระหว่างที่อยู่บนโหมดแรก ($AO = V_{IL}$) จะแสดงถึงรหัสของบริษัทผู้ผลิต (manufacturer code) และ โหมดถัดมา ($AO = V_{IH}$) จะหมายถึงรหัสของอีพ롬เบอร์นั้น (device identifier code) สำหรับ Intel 2764 มี identifier bytes 2 bytes นี้ดังตารางที่ 3-8 ซึ่งจะมีการทำ odd parity ที่ขา 7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในปี พ.ศ. 2525 บริษัทอินเทลได้เริ่มผลิต 2764 ที่มี intelight Identifier ออกสู่ท้องตลาด 2764 รุ่นก่อนหน้าจะไม่มี identifier information บรรจุอยู่ซึ่งถ้าได้ลบข้อมูลแล้ว และนำเข้าสู่หมัดนี้ จะอ่านค่า identifier bytes ได้เป็น 0FFH เสมอ

Pins Identifier	A ₀ (10)	O ₇ (19)	O ₆ (18)	O ₅ (17)	O ₄ (16)	O ₃ (15)	O ₂ (13)	O ₁ (12)	O ₀ (11)	Hex Data
Manufacturer Code	V _{IL}	1	0	0	0	1	0	0	1	89
Device Code	V _{IH}	0	0	0	0	0	0	1	0	02

ตารางที่ 2-12 แสดง identifier information ของอีพรอม 2764



บทที่ 3

IBM PC กับการอินเทอร์เฟส

ในปัจจุบัน คอมพิวเตอร์มีราคาถูกลงอย่างมาก มีการนำไปใช้งานกันอย่างกว้างขวาง ไม่ว่าจะเป็นด้านที่เกี่ยวกับเอกสาร หรือ งานทั่ว ๆ ไป เช่น การหาเสียงเอฟเฟคใช้ประกอบภาพยนตร์ หรือการหารูปโฆษณา ฯลฯ การใช้งานในด้านต่าง ๆ เหล่านี้ มักจะมีอุปกรณ์ที่ใช้ประกอบการทำงาน ซึ่งเป็นตัวเชื่อมต่อระหว่างผู้ใช้งาน และคอมพิวเตอร์ทำให้การใช้งานเป็นไปอย่างง่ายมากยิ่งขึ้น เช่น จอยสติค เมาส์ ปากกาเขียนจอย (Light Pen) เป็นต้น อุปกรณ์เหล่านี้จะต่อกับคอมพิวเตอร์ โดยมีรูปแบบการติดต่อที่เป็นมาตรฐานที่นิยมใช้กันอยู่ทั่วไป คือ มาตรฐานการสื่อสารแบบอนุกรม (RS-232) และมาตรฐานการสื่อสารแบบขนาน (GPIB) ที่จำเป็นจะต้องมีมาตรฐานเดียวกันนี้ เพื่อหาให้อุปกรณ์นั้นสามารถใช้งานได้อย่างกว้างขวาง โดยเฉพาะเจาะจงใช้กับเครื่องยี่ห้อใดยี่ห้อหนึ่งเท่านั้น ดังนั้น คอมพิวเตอร์นั้นว่าจะเป็นเครื่องรุ่นใดก็ตาม คนละยี่ห้อก็ตาม สามารถจะใช้อุปกรณ์เหล่านี้ได้ ขอให้มีรูปแบบการติดต่อที่เหมือนกันก็พอ

แต่อย่างไรก็ตาม มาตรฐานเหล่านี้ก็จะมีข้อจำกัดอยู่บ้าง ดังนั้น สำหรับในบทความนี้ เราจะแนะนำการเชื่อมต่อ (การอินเทอร์เฟส) กับ IBM PC โดยอุปกรณ์ I/O ที่ต้องการติดต่อโดยตรงกับระบบบัสของ IBM PC ซึ่งการเชื่อมต่ออุปกรณ์โดยตรงกับระบบบัสของคอมพิวเตอร์ เป็นการเพิ่มขีดความสามารถในการติดต่อและเพิ่มประสิทธิภาพในการทำงานของอุปกรณ์ I/O ที่ต่อกับระบบได้ดียิ่งขึ้น

3.1 AT สล็อต VS XT สล็อต

เนื่องจาก AT ใช้ CPU เบอร์ 80286 ซึ่งเป็น CPU ขนาด 16 บิต และมีค่าบัสขนาด 16 บิต ในขณะที่ XT ใช้ CPU เบอร์ 8088 ซึ่งเป็น 16 บิตเทียม คือ มีการประมวลผลภายในเป็นแบบ 16 บิต แต่ค่าบัสมีเพียงแค่ 8 บิต เท่านั้น ดังนั้นการจัดการเกี่ยวกับข้อมูลขนาด 16 บิต จึงต้องการทำสองครั้ง ครั้งละ 8 บิต จะเห็นได้ว่าระบบบัสของ XT เป็นขีดเขตของระบบบัสของ AT

บนเมนบอร์ดของ AT จะมีสล็อตอยู่ 2 ชนิด คือ สล็อตสั้น และสล็อตยาว ซึ่งสล็อตยาวจะมีจำนวนขาสัญญาณ และตำแหน่งของขาสัญญาณแบบสล็อตเหมือนกับ XT ส่วนขา


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่น ๆ ภายใต้อาณัติ สัญญาที่อยู่บนสล็อตสั้นที่เพิ่มขึ้นจะเป็นสัญญาณที่มีแค่เฉพาะบน AT เท่านั้น ประกอบด้วย ข้อ ไม่ว่ากรรมใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มูลครึ่งบน 8 บิต แอดเดรสที่เพิ่มขึ้นมาอีก 4 บิต แล ขาสัญญาณควบคุมที่เพิ่มขึ้นจาก XT


ขนาดและรูปร่างของการ์ดที่เสียบลงบนสล็อตของ XT จะคล้ายกับของ AT และเนื่องจากสัญญาณบนสล็อตจะมีตำแหน่งตรงกันด้วย ดังนั้น การ์ดที่เสียบ XT ทุกการ์ดสามารถนำมาใช้กับ AT โดยเสียบเว้นบนสล็อตขาว อย่างไรก็ตามเราจะต้องคำนึงถึงอัตราการรับส่งข้อมูลของการ์ดนั้นด้วย เพราะความเร็วในการทำงานของ AT จะเร็วกว่า XT ดังนั้น เมื่อนำการ์ดของ XT มาใช้กับ AT การทำงานของ AT อาจจะช้าลงก็ได้ แต่ถ้าการทำงานของการ์ดนั้นไม่เกี่ยวข้องกับหน่วยความจำ หรือ การทำ DMA เราก็ไม่จำเป็นต้องสนใจกับอัตราการรับส่งข้อมูลของมัน

3.2 การ์ดขยาย (Expansion Cards)

รูปที่ 3-1 แสดงขนาดของการ์ดขยายแบบยาวสำหรับ XT และรูปที่ 3-2 แสดงขนาดของการ์ดขยายแบบยาวสำหรับ AT ส่วนขอบของการ์ดขยาย XT บริเวณที่มีสีเข้มในรูปที่ 3-1 เป็นพื้นที่ที่สามารถใช้งานได้แค่นิดเดียว ทั้งนี้ เพราะเมื่อนำมาเข้ากับรุ่น AT จะเสียบไม่ได้ (คิดสล็อตสั้นของ AT) เส้นประที่อยู่บนรูปแสดงขนาดของการ์ดขยายแบบสั้น ซึ่งการ์ดแบบนี้มาเข้ากับวงจรรันเตอร์เพลสที่มีจำนวนอนุกรมน้อย ๆ



รูปที่ 3-1 ลักษณะของการ์ดขยายของรุ่น XT



รูปที่ 3-2 รูปร่างและขนาดของการ์คขยายรุ่น AT


สล๊อตแต่ละอันบน เมนบอร์ดมีระยะห่างกัน 0.8 นิ้ว ดังนั้นความหนาของแผ่นการ์ค รวมทั้งตัวอุปกรณ์จึงไม่ควรเกินค่านี้ ตามหนังสือ Technical Reference ของ IBM แนะนำว่าความหนาของแผ่นการ์ครวมทั้งอุปกรณ์บนแผ่นการ์คไม่ควรเกิน 12.7 มิลลิเมตร หรือ 0.5 นิ้ว

ด้านปลายสุดของการ์คขยายจะต่ออยู่กับแผ่นเหล็ก มีลักษณะดังรูปที่ 3-3 ถ้าการ์คขยายมีคอนเน็คเตอร์ที่ใช้ต่อกับอุปกรณ์ภายนอก ก็จะติดตัวคอนเน็คเตอร์นั้นไว้บนแผ่นเหล็กนี้ เช่น พรีนเทอร์ทาร์ค หรือ การ์ค RS-232 ก่อนเสียบการ์คลงในสล๊อต เราควรถอดแผ่นเหล็กกันฝุ่นที่อยู่ด้านหลังของตัวเครื่อง ที่ตรงกับตำแหน่งของสล๊อตออกเสียก่อน เมื่อเสียบการ์คแล้ว แผ่นเหล็กนี้จะทำหน้าที่เป็นที่ยึดของตัวคอนเน็คเตอร์และกันฝุ่นด้วย แต่ถ้าแผ่นการ์คมีส่วนที่ต่อกับอุปกรณ์ภายนอก เช่น การ์คขยายหน่วยความจำจำเป็นต้องมีแผ่นเหล็กนี้ก็ได้ รูปที่ 3-3 แสดงขนาด และรูปร่างลักษณะของแผ่นเหล็กนี้

การ์คขยายทำหน้าที่เป็นคอนเน็คเตอร์ตัวผู้ในตัว ขณะที่สล๊อตเป็นคอนเน็คเตอร์ตัวเมีย เมื่อเสียบการ์คขยายลงในสล๊อต ตัวหนีบในสล๊อตจะสัมผัสกับสายทองแดงบนแผ่นการ์คทั้งสองด้าน สายทองแดงที่สัมผัสกับตัวหนีบควรจะถูกหุ้มเพื่อทำหน้าที่ให้ไฟฟ้าได้ดีขึ้น และง่ายต่อการงาย แต่เพื่อความประหยัด ถ้าการ์คที่ใช้งานจำเป็นต้องถอดเข้าถอดออกบ่อย ๆ ใช้คีมขูดก็พอ ปัญหาอีกอย่างในการอินเทอร์เฟสผ่านสล๊อตก็คือ การ์คที่ใช้จะต้องเป็นแผ่น PCB แบบสองหน้าเสมอ ไม่ว่าจริงจะมีขนาดเล็กหรือใหญ่เท่าใด แต่เราแก้ปัญหาก็ได้โดย


ใช้แผ่น PCB 2 หน้า ทำเป็นคอนเน็คเตอร์ตัวผู้เสียบในสล๊อต และเดินสายทองแดงไม่พวกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เหมือนกับคอนกรีต เฟอร์ของการ์ดด้วยตั้งแสดงในรูปที่ 3-4 ลายทองแดงด้านอนุกรมจำนวน 31 เส้น (A1-A31) ก็เดินออกมาที่ปลายด้านตรงข้ามกับด้านที่เป็นคอนกรีต เฟอร์ ส่วนลายทองแดงด้านบัคกรี (B1-B31) หากการทูลงผ่านมาอยู่ด้านอนุกรม แล้วเดินลายบนในทางเดียวกับลายทางด้านอนุกรม โขยให้แนวของลายด้านอนุกรมอยู่สูงกว่าแนวของลายด้านบัคกรี ระยะห่างระหว่างลายทองแดงบริเวณคอนกรีต เฟอร์มีระยะห่างเท่ากับ 0.1 นิ้ว ตรงปลายของลายทองแดงที่เดินออกมาจากบริเวณคอนกรีต เฟอร์ทั้งหมด จะรูไว้เพื่อใช้เป็นตัว เชื่อมกับแผ่นวงจรที่ต้องการอินเตอร์เฟส การเดินลายทองแดงของแผ่นวงจรที่ต้องการอินเตอร์เฟส ก็ให้เดินในลักษณะเดียวกัน คือให้แนวของลายด้านอนุกรมอยู่สูงกว่า แนวลายด้านบัคกรี การต่อกันทำโดยนำแผ่นวงจรทั้งสองมาวางทาบกัน โขยรูของแนวแต่ละด้านตรงกัน แล้วใช้ลวดทองแดงหรือฮาอนุกรมเสียบลอครู แล้วบัคกรีหัวท้ายให้เรียบร้อย วิธีนี้จะช่วยลดความยุ่งยากในการทำแผ่นวงจรพิมพ์ของวงจรอินเตอร์เฟสลงได้มาก



รูปที่ 3-3 ขนาดของแผ่นเหล็กด้านหลังของการ์ดขยาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3-4 ลักษณะของแผ่น PCB ใช้แทนคอนเนคเตอร์ของการกระจายและการเดินสายวงจร

การควบคุมอุปกรณ์ I/O ที่ต่ออยู่กับ IBM PC จะกระทำผ่านพอร์ต โดยการอ้างถึงแอดเดรสของพอร์ตที่อุปกรณ์นั้นต่ออยู่โดยตรง ดังนั้น การที่จะใช้งานหรือควบคุมอุปกรณ์เหล่านี้ จึงจำเป็นต้องศึกษาถึงวิธีการควบคุมพอร์ต ใน IBM PC พอร์ตและหน่วยความจำจะแยกจากกันโดยเด็ดขาด ถึงแม้ว่าการอ้างถึงจะใช้สัญลักษณ์จากแอดเดรสบัสเหมือนกันก็ตาม แต่สัญลักษณ์ที่ใช้ในการอธิบายในการอ่านและเขียนข้อมูลจะต่างกันก็จะต่างกัน ดังนั้นการติดต่อกับพอร์ตจึงมีคำสั่งแยกต่างหากออกจากคำสั่งที่ใช้ติดต่อกับหน่วยความจำคือ IN และ OUT ด้วยเหตุนี้การจัดแอดเดรสของหน่วยความจำ และแอดเดรสของพอร์ต I/O จึงแยกออกจากกัน ใน IBM PC การจัดแอดเดรสของหน่วยความจำแสดงได้ในตารางที่ 3-1 และตารางที่ 3-2 แสดงการจัดแอดเดรสของพอร์ต I/O

Block 0	0000-0FFFF	RAM to 64K
Block 1	10000-1FFFF	RAM to 128K
Block 2	20000-2FFFF	RAM to 192K
Block 3	30000-3FFFF	RAM to 256K
Block 4	40000-4FFFF	RAM to 320K
Block 5	50000-5FFFF	RAM to 384K
Block 6	60000-6FFFF	RAM to 448K
Block 7	70000-7FFFF	RAM to 512K
Block 8	80000-8FFFF	RAM to 576K
Block 9	90000-9FFFF	RAM to 640K
Block A	A0000-AFFFF	Extended video memory
Block B	B0000-BFFFF	Standard video memory
Block C	C0000-CFFFF	BIOS extension (eg EGA)
Block D	D0000-DFFFF	Other use
Block E	E0000-EFFFF	Other use
Block F	F0000-FFFFF	BIOS EPROM

ตารางที่ 3-1 แสดงการจัดแอดเดรสของหน่วยความจำ IBM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การอ้างแอดเดรสของหน่วยความจำจะใช้แอดเดรสทั้งหมด 20 เส้น คือ A0-A19 ในรุ่น XT (8088) แต่ในรุ่น AT (80286) ใช้แอดเดรส 24 เส้น คือ A0-A19 และ A20-A23 การอ้างแอดเดรสของพอร์คสำหรับ CPU เบอร์ 8088 และ 80286 สามารถอ้างได้ถึง 64K พอร์ค แต่ใน IBM PC ทั้งรุ่น AT และ XT ออกแบบให้ใช้แอดเดรสเพียง 10 เส้นเท่านั้น คือ A0-A9 ดังนั้นจำนวนพอร์คและจำนวนทั้งหมดนี้ยังแบ่งออกเป็น 2 กลุ่ม คือ กลุ่มพอร์คที่มีแอดเดรสอยู่ในช่วง 000H-0FFFH จะใช้งานบนเมนบอร์ดสำหรับชิพพอร์คเท่านั้น เช่น 8259 (Interrupt Controller), 8237 (DMA Controller), 8253 (Timer & Counter) และกลุ่มที่มีแอดเดรสอยู่ในช่วง 100H-3FFFH จะใช้งานกับการ์ดขยายต่าง ๆ ที่เสียบในสล๊อต

จากตารางที่ 3-2 จะเห็นได้ว่าแอดเดรสของพอร์คถูกแบ่งออกเป็นช่วงย่อยซึ่งจะกำหนดว่าให้ใช้กับอุปกรณ์ I/O เฉพาะอย่าง ถ้าในระบบของเราไม่ได้ใช้งานอุปกรณ์นั้น เราสามารถนำแอดเดรสของพอร์คในช่วงนั้นมาใช้งานได้ เช่น ถ้าระบบของเราไม่ได้ใช้จอยสติค (Joystick) เราสามารถใช้งานพอร์คในช่วง 200H-20FH ได้ แต่อย่างไรก็ตามการเลือกใช้งานพอร์คที่ไม่ได้ถูกกำหนดให้ใช้กับอุปกรณ์อื่นจะดีกว่า หากให้อุปกรณ์ที่ใช้งานผ่านพอร์คนี้สามารถเข้าเค้กว้างขวางยิ่งขึ้น ถ้าจะให้ดีควรใช้ดีพลิวซ์ทำเป็นตัวเลือกการรีเซ็ตแอดเดรสของอุปกรณ์ หรือ วงจรอินเทอร์เฟสที่เราสร้างขึ้น

3.3 อินเทอร์รัพท์ (Interrupts)

การอินเทอร์รัพท์ใน CPU เบอร์ 8088 และ 80286 แบ่งออกเป็น 2 ชนิด คือ NMI (Non-Maskable Interrupts) และ INT (Maskable Interrupt) แต่สำหรับ IBM PC NMI ถูกใช้ในการเช็ความผิดพลาดของการรับส่งข้อมูล โดยการใช้พาริตีบิต (พาริตีบิต คือ ข้อมูลบิต 9 ใช้ในการตรวจสอบว่าข้อมูลที่อ่านออกจากหน่วยความจำนั้นผิดพลาดหรือไม่) ถ้าพบความผิดพลาด CPU จะถูกอินเทอร์รัพท์แบบ NMI มันจะแสดงข้อความว่า "Parity Check Error" แล้วจะหยุดการทำงานทันที (Halt) ในอีกกรณีหนึ่งที่หาให้เกิด NMI ได้ก็คือ เมื่อ CPU ได้รับสัญญาณ I/O CHECK จากสล๊อต

การอินเทอร์รัพท์แบบ Maskable มีจำนวน 256 เวกเตอร์ (เวกเตอร์ในที่นี้คือแอดเดรสเริ่มต้นของโปรแกรมย่อย (Interrupt Service Routine) ที่ถูกกระทำเมื่อได้รับการอินเทอร์รัพท์) ในจำนวนทั้งหมด 256 เวกเตอร์นี้ จะรวมถึงซอฟต์แวร์อินเทอร์รัพท์ (BIOS Call), สัญญาณอินเทอร์รัพท์ที่เกิดจากตัว CPU เองด้วย เช่น

การหารด้วยศูนย์ (Divide By Zero), การหาที่ละคำสั่งที่เข้าในโปรแกรมคีย์บอร์ด (Single Step) และ ฮาร์ดแวร์อินเทอร์รัพท์ สำหรับฮาร์ดแวร์อินเทอร์รัพท์แบ่งออกได้ตามลำดับความสำคัญดังนี้ สำหรับรุ่น XT แบ่งได้ 8 ระดับ และ 15 ระดับในรุ่น AT ตารางที่ 3-4 แสดงฮาร์ดแวร์อินเทอร์รัพท์ใน IBM PC อินเทอร์รัพท์บางระดับจะถูกใช้บนเมนบอร์ด เช่น อินเทอร์รัพท์ระดับ 0 เป็นต้น ส่วนที่เหลือจะถูกใช้โดยการ์ดขยายต่าง ๆ เช่น หัวควบคุมดิสก์ (Floppy & Hard Disk Controller)

ใน IBM PC การขอหาฮาร์ดแวร์อินเทอร์รัพท์แบบ Maskable เราจำเป็นต้องให้ค่าเวกเตอร์เพราะว่า 8259 (Interrupt Controller) จะเป็นตัวจัดการเองหมด เราเพียงแค่ให้สัญญาณของหาอินเทอร์รัพท์ผ่านทางสล็อตคีย์บอร์ด (ซึ่งรายละเอียดของสัญญาณเหล่านี้จะกล่าวถึงในหัวข้อต่อไป)

สำหรับผู้ที่ต้องการออกแบบวงจรอินเทอร์เฟสกับ IBM PC จากตารางที่ 3-3 จะเห็นว่าอินเทอร์รัพท์ทุกระดับถูกกำหนดไว้สำหรับอุปกรณ์แต่ละอย่าง แต่ถ้าในระบบมีการใช้อุปกรณ์ชิ้นใด เราสามารถนำเอาอินเทอร์รัพท์ระดับนั้นมาใช้ได้ เช่น ถ้าเรามีการติดตั้งพอร์ตแบบขนานชุดที่สอง (Secondary Printer Port) อยู่ในเครื่องรุ่น AT เราสามารถใช้งานอินเทอร์รัพท์ระดับ 5 ได้ แต่อย่าลืมว่าโปรแกรมที่ถูกกระทำเมื่อได้รับการอินเทอร์รัพท์ (Interrupt Service Routine) จะต้องเปลี่ยนไปด้วย เมื่อเราเปลี่ยนเป็นจากอุปกรณ์เดิมเป็นวงจรอินเทอร์เฟสของเรา โดยการเปลี่ยนค่าแอดเดรสของโปรแกรมย่อยที่เกิดขึ้นในเวกเตอร์นั้น ให้นำที่แอดเดรสเริ่มต้นของโปรแกรมย่อยที่เราเขียนขึ้นมาใหม่

Address	Description	Note
1F0-1F8	Fixed disk	1
200-20F	Games adapter	
210-217	Expansion unit	2
278-27F	2nd parallel printer port	1
2B0-2DF	Alternate EGA	
2F8-2FF	2nd serial port	
2E1	GP1B (0)	4
2E2-2E3	Data Acquisition (0)	4
300-31F	Prototype card	
320-32F	Fixed disk	2
360-36F	PC Network	
378-37F	1st parallel printer port	
380-38F	SDL/C/2nd Bisynchronous	3
390-393	Cluster (0)	4
3A0-3AF	1st Bisynchronous	1
3B0-3BF	Monochrome display/printer	
3CD-3CF	EGA	
3DD-3DF	CGA	
3F0-3F7	Floppy disk	
3F8-3FF	1st serial port	
Notes	Devices on main board not included	
	1 AT only	
	2 PC only	
	3 2nd Bisynchronous on AT only	
	4 These devices decode the full 16 address bits thereby allowing further devices in the same category above 3FF (eg GP1B (1) to 2E1)	

ตารางที่ 3-2 แสดงการใช้งานของพอร์ตนับ IBM

Board Signal	Hardware Interrupt Level		PROMMOR Interrupt number (Hex)	Function
	Int Ctrl 1	Int Ctrl 2 (AT only)		
PC AT				
			08	Timer output 0
			09	Keyboard
			0A	Reserved (Int Ctrl 2 on AT)
			70	Realtime clock
			71	S/W Redefined to IRQ2
			72	Reserved
			73	Reserved
			74	Reserved
			75	Co-processor
			76	Hard disk controller
			77	Reserved
			0B	Serial port 2
			0C	Serial port 1
			0D	Hard disk (Printer 2 on AT)
			0E	Floppy disk controller
			0F	Printer port 1

*The PC has IRQ2 as a busied signal. On the AT IRQ2 connects to the master interrupt controller so that this one interrupt out has another 2. In order to provide compatibility within the PC, the software on the AT redirects IRQ9 to the IRQ2 handler. Accordingly, the same pin on the e_ribbon slot which is IRQ2 on the PC is IRQ9 on the AT.

†The function of IRQ2 (or IRQ9) is officially reserved and would not be a good one to consider using as it is used by EGA cards.

ตารางที่ 3-3 แสดงการจัดสรรคเวรอินเตอร์รัพบน IBM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 DMA (Direct Memory Access)

เป็นการรับส่งข้อมูลระหว่างหน่วยความจำกับอุปกรณ์อื่น ๆ โดยตรงผ่าน CPU เพื่อลดเวลาในการรับส่งข้อมูลที่มีจำนวนมาก ๆ เช่น การโหลดโปรแกรมจากแผ่นดิสก์ ถ้าเป็นการรับส่งข้อมูลกับหน่วยความจำ โดยปกติแล้ว CPU จะอ่านข้อมูลนั้นเข้ามาเก็บไว้ในรีจิสเตอร์ก่อน แล้วจึงทำการส่งข้อมูลในรีจิสเตอร์นั้นให้กับหน่วยความจำ ด้วยวิธีเดียวกันนี้ ถ้าเป็นการส่งข้อมูลจากหน่วยความจำออกไปยังอุปกรณ์ I/O CPU จะอ่านข้อมูลจากหน่วยความจำมาเก็บไว้ในรีจิสเตอร์ก่อน แล้วจึงส่งข้อมูลในรีจิสเตอร์ออกไปยังอุปกรณ์ I/O จะเห็นได้ว่าการรับส่งข้อมูลด้วยวิธีนี้จะต้องมีการรับส่งกันถึง 2 ครั้ง แต่ถ้าเป็นรับส่งด้วยวิธี DMA จะรับส่งข้อมูลจากอุปกรณ์ I/O ไปยังหน่วยความจำโดยตรง ดังนั้น เมื่อมีการรับส่งข้อมูลจำนวนมาก ๆ จะลดเวลาลงได้มาก

อุปกรณ์ที่ใช้การรับส่งข้อมูลด้วยวิธี DMA ในระบบ IBM PC คือตัวควบคุมดิสก์ (Floppy & Hard Disk Controller) ส่วนอุปกรณ์ I/O อื่นๆก็รับส่งข้อมูลด้วยรูปแบบปกติ ดังที่ได้อธิบายมาแล้วข้างต้น

จากตารางที่ 3-4 แสดงการจัดลำดับความสำคัญของ DMA ในรุ่น XT มีอยู่ 4 ลำดับ คือ 0, 1, 2, 3 และ AT มีอยู่ 7 ลำดับ คือ 0, 1, 2, 3, 5, 6 และ 7 โดยที่ DMA ลำดับที่ 0 จะมีลำดับความสำคัญมากที่สุด ในรุ่น XT DMA ลำดับที่ 3 มีลำดับความสำคัญน้อยที่สุด และใน AT DMA ลำดับที่ 7 มีความสำคัญต่ำสุด และ DMA ลำดับที่ 5, 6 และ 7 สามารถทำการ DMA ได้ครั้งละ 15 บิต การจัดการ DMA นี้ ใช้ชิพซีพอร์เบอร์ 8237 DMA Controller ในรุ่น XT ใช้ชิพนี้ 1 ตัว ซึ่งมีอยู่ 4 ลำดับ สำหรับ AT ใช้ชิพนี้ 2 ตัวต่อแบบลำดับกัน (Cascade) ผ่านทาง DMA ลำดับที่ 4 ของชิพตัวที่ 1 ดังนั้น ใน AT DMA Channel ที่ 4 จึงใช้ไม่ได้

สำหรับผู้ที่ต้องการออกแบบวงจรอินเทอร์เฟซกับ IBM PC ด้วยวิธี DMA จากตารางที่ 3-3 จะเห็นได้ว่า DMA ทุกระดับถูกกำหนดหน้าที่ไว้แล้ว แต่โดยปกติจะใช้งานครบ ดังนั้นเราสามารถหาเอา DMA ช่องนั้นมาใช้งานได้ แต่ถ้าเราสามารถหาเป็นสวิตช์ในการเลือกใช้ลำดับของ DMA ก็จะทำให้วงจรที่ออกแบบสามารถใช้งานได้กว้างขวางยิ่งขึ้น

DMA Channel		Function
DMA Chnl 1	DMA Chnl 2 (AT only)	
0	4	Cascade for Chnl 1
1		
2		
3		
	5	Memory refresh (AT-spare)
	6	SDLC
	7	Floppy disk
		Spare
		Spare
		Spare
		Spare

ตารางที่ 3-4 แสดงการจัดช่อง DMA บน IBM



บทที่ 4

รายละเอียดของสัญญาณต่าง ๆ บนสล๊อค

	(I), (O) และ (I/O) หมายถึง ทิศทางของขาสัญญาณเมื่อเทียบกับเมนบอร์ด
โดยที่	(I) หมายถึง ขาสัญญาณอินพุต
	(O) หมายถึง ขาสัญญาณเอาต์พุต
	(I/O) หมายถึง ขาสัญญาณที่เป็นได้ทั้งอินพุตและเอาต์พุต
	(I/O*) หมายถึง ในช่วงการทำงานปกติจะเป็นขาสัญญาณเอาต์พุต แต่จะเป็นอินพุตในช่วงที่เกิดขบวนการ DMA

สำหรับขาสัญญาณที่มีเครื่องหมายบนหน้าจะหมายถึง ขาสัญญาณที่แอกติฟที่ลอจิก "0" และขาสัญญาณที่ไม่มี หรือมีเครื่องหมายบนหน้าจะหมายถึง ขาสัญญาณที่แอกติฟที่ลอจิก "1" สัญญาณที่ต่ออยู่บนสล๊อคนี้สามารถขับไอซีที่ทีแอลซินคโลว์เพอร์เวอร์ได้สองตัว โดยไม่ทำให้เกิดการไหลล หรือการเพี้ยนของสัญญาณ ขาสัญญาณต่าง ๆ บนสล๊อคของ XT และ AT สามารถแบ่งออกเป็นกลุ่ม ๆ ได้ดังนี้

4.1 เพอร์เวอร์ซีพหลาย

Ground	ขาสัญญาณนี้ต่ออยู่กับกราวด์ของระบบเรกูเลเตอร์
+ 5 V	ขาสัญญาณนี้ต่ออยู่กับไฟ DC เรกูเลเตอร์ + 5 โวลต์
- 5 V	ขาสัญญาณนี้ต่ออยู่กับไฟ DC เรกูเลเตอร์ - 5 โวลต์
+ 12 V-	ขาสัญญาณนี้ต่ออยู่กับไฟ DC เรกูเลเตอร์ + 12 โวลต์
-12 V-	ขาสัญญาณนี้ต่ออยู่กับไฟ DC เรกูเลเตอร์ - 12 โวลต์

4.2 แอคเครสบัส และ สัญญาณต่าง ๆ ที่เกี่ยวข้อง

SA0-SA19	เป็นแอคเครสบิตที่ 0 ถึง 19 โดยที่ SA0 มีนัยสำคัญต่ำที่สุด ขาสัญญาณนี้จะแอกติฟ เมื่อขาสัญญาณ BALE มีสถานะเป็น "1" และจะถูกแลตช์ไว้คอนชอบชาลงของขาสัญญาณ BALE แอคเครสบิตทั้ง 20 บิตนี้ สามารถอ้างหน่วยความจำได้ถึง 1 เมกกะไบต์ XT และสำหรับ AT เมื่อใช้ร่วมกับ LA17-LA23 จะอ้างได้ถึง 16 เมกกะไบต์
----------	--

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LA17-LA23 (เฉพาะรุ่น AT) ชาญสัญญาณนี้จะแอกคัพเมื่อชาญสัญญาณ BALE มีสถานะเป็นลอจิก "1" แต่จะไม่มีการแลตช์ไว้ คอนชอบชาลงของชาญสัญญาณ BALE ดังนั้นถ้าอุปกรณ์ I/O ไม่มีการอ้างแอกเคเรสเกิน 1 เมกกะไบต์ ชาญสัญญาณนี้ก็ไม่จำเป็นต้องใช้ แต่ถ้ามีการอ้างแอกเคเรสเกิน อุปกรณ์ I/O จะต้องการแลตช์ชาญสัญญาณนี้ ulyาใช้ชอบชาลงของชาญสัญญาณ BALE ร่วมกับชาญสัญญาณ -MEMW และ -MEMR


AEN (Address Enable) ชาญสัญญาณนี้จะแอกคัพเมื่อตัวควบคุม DMA ได้ทำการควบคุมัสต่าง ๆ ของระบบแล้ว ดังนั้นการอ้างพอร์ดของอุปกรณ์ I/O จะต้องใช้ชาญสัญญาณนี้ ในการคิัดคัวย เพื่อที่จะไม่ทำให้เกิดการคิัดค่อระหว่างระบบกับอุปกรณ์ I/O ตัวอื่น ยกเว้นตัวที่กำลังหาขบวนการ DMA อยู่

BALE (Address Latch Enable) ชาญสัญญาณนี้ใช้ในการแสดงการเริ่มต้นของขบวนการต่าง ๆ ที่มีการคิัดค่อกับหน่วยความจาulyาจะแอกคัพเมื่อค่าแอกเคเรสที่ CPU ต้องการคิัดค่อคัวยอยู่บนแอกเคเรสัสเรียบร้อยแล้ว ความปกติชอบชาลงของชาญสัญญาณนี้จะหาให้เกิดการแลตช์ชาญสัญญาณ SA0-SA19 และถ้ามีการอ้างแอกเคเรสเกิน 1 เมกกะไบต์ใน AT จะใช้ชอบชาลงชาญสัญญาณนี้ในการแลตช์ชาญสัญญาณ LA17-LA23 คัวยเช่นกัน แต่สำหรับในขบวนการ DMA ชาญสัญญาณนี้จะมีสถานะเป็น "1" ตลอด

SBHE (เฉพาะรุ่น AT) (Bus High Enable) เป็นชาญสัญญาณที่ใช้แสดงว่ามีารรับส่งข้อมูลานบิตที่ SD8-SD15

4.3 คาต้าบัส

SD0-SD7 สำหรับรุ่น AT จะมี SD0-SD15 เพิ่มขึ้นมาคัวยคือ คาต้าบิต 0 ถึง 7 สำหรับรุ่น XT และสำหรับรุ่น AT คือ คาต้าบิต 0 ถึง 15 ulyาที่ SD0 มีนัยสำคัญที่สุด สำหรับ AT ถ้ามีการคิัดค่อกับบิตที่ SD8-SD15 สามารถตรวจสอบได้จากชาญสัญญาณ SBHE



รูปที่ 4-1 แสดงตำแหน่งของสัญญาณต่าง ๆ บนสลักของ IBM

4.4 สัญญาณอินเทอร์รัพท์

IRQ2-IRQ7 (Interrupt Request) (สำหรับรุ่น AT จะเป็น IRQ3-7, (I) 9-12,14,15) เป็นขาสัญญาณอินเทอร์รัพท์ CPU สำหรับ AT ลำดับความสำคัญของสัญญาณ IRQ เป็นดังนี้ คือ 9, 10, 11, 12, 14, 15, 3, 4, 5, 5 และ 7 โดย IRQ9 มีลำดับความสำคัญมากที่สุดและ IRQ7 มีลำดับความสำคัญน้อยที่สุด สำหรับ XT IRQ2 จะมีลำดับความสำคัญมากที่สุด รอง ๆ ลงไป

คือ IRQ3, 4, 5, 6, 7 สำหรับรายละเอียดการใช้งาน เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของแต่ละอินเทอร์รัพท์ ให้ออกจากตารางการจัดลำดับอินเทอร์รัพท์
ในหัวของของการอินเทอร์รัพท์

โดยปกติสัญญาณนี้จะมีสถานะเป็น "0" เสมอ ถ้าต้องการ
อินเทอร์รัพท์ CPU ให้ออกพัลส์ที่เป็นลอจิก "1" ให้อินพุท โดยไม่
จำเป็นต้องคำนึงถึงคาบเวลาของพัลส์ ทั้งนี้เพราะระบบของ
IBM ทำอินเทอร์รัพท์คอนโทรลเลอร์ (8259 Interrupt
Controller) จะถูกโปรแกรมให้ทำการตรวจสอบสัญญาณอิน
เทอร์รัพท์โดยใช้เวลาของสัญญาณนี้

- I/O CH CK (I/O Channel Check) เป็นขาสัญญาณที่บอกถึงความผิดพลาด
(I) ในการรับส่งข้อมูลซึ่งตรวจสอบจากพาริตีบิต ถ้าพาริตีบิตที่อ่าน
จากหน่วยความจำกับพาริตีบิตที่สร้างขึ้นจากขบวนการรับส่งข้อมูล
มีค่าไม่เท่ากับ แสดงว่าเกิดความผิดพลาดในการรับส่งข้อมูล
สัญญาณนี้จะทำให้เกิดการอินเทอร์รัพท์ CPU แบบ NMI เพื่อบอก
ให้ CPU ทราบว่าเกิด Parity Error ขึ้น CPU จะแสดง
ข้อความบอกความผิดพลาดขึ้นและจะหยุดการทำงาน (Halt)
เพื่อให้ผู้ใช้ตรวจสอบหาสาเหตุของการผิดพลาด

4.5 สัญญาณที่ใช้ในขบวนการ DMA

- DRQ1-DRQ3 (DMA Request)(สำหรับรุ่น AT จะเป็น DRQ0-3,5-7) เป็น
(I) ขาสัญญาณใช้ในการขอหาขบวนการ DMA โดยที่ DRQ0 มี
ลำดับความสำคัญมากที่สุด และ DRQ3 มีลำดับความสำคัญน้อยที่
สุดสำหรับรุ่น XT และสำหรับรุ่น AT ขา DRQ7 จะมีลำดับความ
สำคัญน้อยที่สุด

บน XT DRQ0 ใช้สำหรับอาร์ชีเฟรชหน่วยความจำแบบ
ไดนามิกจึงไม่มีขาสัญญาณ DRQ0 ต่อออกมาที่สล๊อต แต่สำหรับ
AT แล้วจะมีวงจรโดยเฉพาะสำหรับใช้ในการรีเฟรชหน่วยความ
จำแบบไดนามิกอยู่แล้ว ดังนั้นขา DRQ0 จึงว่างลงและนำมาต่อที่
สล๊อตเพื่อให้อุปกรณ์ I/O ได้ใช้งานได้ บางครั้งจะเรียก DRQ0
เป็น DRQ4 ก็ได้ เพื่อป้องกันความสับสนกับส่วนที่ใช้รีเฟรชไดนา

มีคแรมบน XT (เช่นเดียวกัน ก็จะใช้เรียก DACK0 เป็น DACK4)

การขอหา DMA ทำให้โดยทำให้ขาสัญญาณนี้มีสถานะเป็น "1" แล้วรอจนกระทั่งได้รับตอบสนองการหา DMA จาก CPU โดยการตรวจสอบสัญญาณ DACK ที่ส่งออกมา

- DACK0-3 (DMA Acknowledge) (สำหรับรุ่น AT จะเป็น -DACK0-3, (0) 5-7) เป็นสัญญาณตอบสนองการขอหา DMA ของอุปกรณ์ I/O เพื่อให้อุปกรณ์ I/O ทราบว่าการขอหาขบวนการ DMA นั้นได้รับการตอบสนองแล้ว เช่น ถ้ามีการขอหา DMA ผ่านทาง DRQ2 และเมื่อ CPU รับรู้แล้ว จะทำให้สัญญาณ DACK2 แอคติฟ

ถึงแม้ว่าบน XT จะมีการนำเอา DRQ0 ไปใช้ในการรีเฟรชไดนามิคแรมก็ตาม แต่สัญญาณ -DACK0 ก็จะถูกต่อออกมาที่สล็อตด้วยเพื่อแสดงถึงขบวนการรีเฟรชไดนามิคแรมและอุปกรณ์ I/O สามารถนำสัญญาณนี้ไปใช้ในการรีเฟรชหน่วยความจำแบบไดนามิคที่อยู่ในตัวมันได้

- Refresh (เฉพาะรุ่น AT) (Memory Refresh) มีหน้าที่เหมือนกับขาสัญญาณ DACK0 ในรุ่น XT คือ ใช้แสดงขบวนการรีเฟรชหน่วยความจำ เพราะว่าเป็นรุ่น AT จะมีวงจรที่ใช้ในการรีเฟรชหน่วยความจำโดยคงอยู่แล้ว ดังนั้นจึงไม่จำเป็นต้องใช้ขาสัญญาณ DRQ0 และ DACK0

- Master (เฉพาะรุ่น AT) (Master) ขาสัญญาณนี้จะใช้ร่วมกับ DMA (I) Request ในการเข้าควบคุมระบบบัสในขบวนการ DMA โดยที่ตัว DMA คอนโทรลเลอร์จะส่งสัญญาณ DMA Request แล้วรอจนกระทั่งได้รับการตอบสนองโดยสัญญาณ DACK เกิดการแอคติฟขึ้นแล้วจึงจะส่งสัญญาณนี้ให้กับ CPU จะทำให้แอดเดรสบัส ค่าตัวบัส และคอนโทรลลิ่งบัสเข้าสู่สถานะไตรสเทต หรือ ไฮอิมพีเดนซ์ หลังจากนั้นตัว DMA คอนโทรลเลอร์จะต้องรออีกหนึ่งคาบสัญญาณคล็อก ก่อนที่จะเข้าควบคุมบัสต่างๆ และจะต้องรออีก 2 ไชเคิลก่อนที่จะทำการอ่านหรือเขียนข้อมูล ช่วงเวลาที่สัญญาณนี้แอคติฟ

ไม่ควรเกิน 15 นาโนวินาที มิฉะนั้นข้อมูลภายในหน่วยความจำ จะสูญหายไป เนื่องจากขาดสัญญาณหน่วยความจำรีเฟรชหน่วย ความจำ

T/C (Terminal Count) เป็นคำสั่งประเภทที่บอกอุปกรณ์ I/O ที่ทำ
(O) DMA ให้ทราบว่าจำนวนข้อมูลที่ได้รับส่งในขบวนการ DMA นี้ครบ
จำนวนแล้ว โดยจะส่งสัญญาณนี้เป็นพัลส์ให้กับอุปกรณ์ I/O

4.6 สัญญาณควบคุมต่าง ๆ

-MEMR (Memory Read) (สำหรับรุ่น AT คือ ขาสัญญาณ -SMEMR
(*I/O) (System Memory Read)) ขาสัญญาณนี้จะเป็นตัวบอกให้
หน่วยความจำส่งข้อมูลออกมาที่คาตาบัส แต่สำหรับ AT สัญญาณ
-SMEMR จะแอคทีฟ เมื่อเกิดการอ่านข้อมูลจากหน่วยความจำที่
อยู่ภายใน 1 เมกะไบต์แรกเท่านั้น

MEMER (เฉพาะรุ่น AT) (Memory Read) ขาสัญญาณนี้มาใช้สัญญาณ
(O) เกี่ยวกันกับสัญญาณ -MEMR ใน XT มันจะแอคทีฟในทุก ๆ
ขบวนการอ่านข้อมูลที่เกิดขึ้น ไม่ว่าอยู่ในช่วงหน่วยความจำ 1
เมกะไบต์แรกหรือไม่

MEMW (Memory Write) (สำหรับรุ่น AT คือ ขาสัญญาณ -SMEW
(*I/O) (System Memory Write)) ขาสัญญาณนี้จะเป็นตัวบอกให้
หน่วยความจำเก็บข้อมูลจากคาตาบัส แต่สำหรับ AT สัญญาณ
-SMEW จะแอคทีฟ เมื่อเกิดการเก็บข้อมูลจากหน่วยความจำที่
อยู่ภายใน 1 เมกะไบต์แรกเท่านั้น

MEMW (เฉพาะรุ่น AT) (Memory Write) ขาสัญญาณนี้มาใช้สัญญาณ
(O) เกี่ยวกันกับสัญญาณ -MEMW ใน XT มันจะแอคทีฟในทุก ๆ
ขบวนการเก็บข้อมูลที่เกิดขึ้น ไม่ว่าอยู่ในช่วงหน่วยความจำ 1
เมกะไบต์แรกหรือไม่

-IOR (I/ORead) เป็นขาสัญญาณที่บอกให้อุปกรณ์ I/O ที่ต่ออยู่ ทำ
(*I/O) การส่งข้อมูลลงมาจากคาตาบัส

-LOW (I/OWrite) เป็นขาสัญญาณที่บอกให้อุปกรณ์ I/O ที่ต่ออยู่ ทำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- (*I/O) การเก็บข้อมูลจากคาค่าบัส
- RESET DRV (Reset Driver) เป็นขาสัญญาณที่แอกติฟคอนที่ช่วงที่เราเริ่ม
- (O) จ่ายไฟให้กับระบบเพื่อใช้ในการรีเซต CPU และอุปกรณ์ต่าง ๆ ในระบบคอมพิวเตอร์ รวมทั้งอุปกรณ์ I/O ที่ต่ออยู่ด้วย
- MEM CS16 (เฉพาะรุ่น AT) (Memory 16 Chip Select) เป็นขาสัญ-
- (I) ญาณที่เข้าออกระบบให้ทราบว่า ต้องการรับส่งข้อมูลกับหน่วยความจำทีละ 16 บิต ถ้าเป็นขาสัญญาณนี้ การรับส่งข้อมูลจะหาเหมือนกับ XT คือ หากการรับส่งข้อมูลทีละ 8 บิต สองครั้งเพื่อให้ได้ข้อมูลขนาด 16 บิต
- I/O CS16 (เฉพาะรุ่น AT) (Memory 16 Chip Select) เป็นขาสัญ-
- (I) ญาณที่เข้าออกระบบให้ทราบว่าต้องการรับส่งข้อมูลกับอุปกรณ์ I/O ทีละ 16 บิต ถ้าเป็นขาสัญญาณนี้ การรับส่งข้อมูลจะหาเหมือนกับ XT คือ หากการรับส่งข้อมูลทีละ 8 บิต สองครั้งเพื่อให้ได้ข้อมูลขนาด 16 บิต

4.7 สัญญาณที่ใช้สร้าง Wait States

- I/O CH RDY (I/O Channel Ready) ขาสัญญาณนี้จะถูกทำให้แอกติฟโดย
- (I) อุปกรณ์ I/O หรือหน่วยความจำที่มันสามารถทำงานได้ทันกับระบบ ดังนั้น จะต้องการการหน่วงระบบให้ทำงานช้าลง ด้วยการเพิ่ม Wait States โดยการทำให้สัญญาณนี้แอกติฟในช่วงเวลาที่ I/O ได้รับสัญญาณจากการตีรัคค์แอกเคเรส, สัญญาณ -MEMR, สัญญาณ -MRMW, สัญญาณ -IOR, สัญญาณ -IOW
- OVS (เฉพาะรุ่น AT) (Zero Wait State) การแอกติฟของสัญญาณนี้จะบังคับไม่ให้เกิดการสร้าง Wait States โดยอัตโนมัติ นั่นคือสิ่งที่เกิด Wait State ขึ้นได้จะต้องขึ้นอยู่กับสัญญาณนี้ เช่น การทำงานในขบวนการอ่านเขียนข้อมูลขนาด 16 บิต โดยไม่เข้า Wait State หากได้โดยการสร้างสัญญาณ OVS จากสัญญาณการตีรัคค์แอกเคเรส และสัญญาณที่ใช้ในการอ่าน หรือเขียน หรือการลด Wait States ในขบวนการอ่านเขียนข้อมูล

ขนาด 8 บิต 1 ให้เหลือเพียง 2 Wait States ทำให้คอมพิวเตอร์
สัญญาณ OWS แอคทีฟหลังจากสัญญาณอ่าน หรือเขียนไปแล้ว 1
คล็อก โดยปกติ การขับสัญญาณนี้ควรใช้เกตที่มีเข้าทั้งหมด เป็นแบบ
Open Collector ที่ทนกระแสได้ 20 mA (Sinking
Current)

4.8 สัญญาณนาฬิกา

CLK (System Clock) สำหรับ XT ขาสัญญาณนี้จะมีความถี่ประมาณ
(0) 4.77 MHz หรืออาจจะสูงกว่านี้ก็ได้สำหรับรุ่นใหม่ๆ และสำหรับ
AT จะมีความถี่ประมาณ 6 MHz หรือในรุ่นใหม่ๆ อาจจะมีความถี่สูงถึง 15 MHz




โดยปกติ ขาสัญญาณนี้มีควาถี่ 50% สำหรับ CPU
เบอร์ 80286 ถ้าหากเน็คสัญญาณนาฬิกาที่ป้อนให้จะมีความถี่เป็น
2 เท่าของความถี่ที่ CPU ทำงาน แต่ขาสัญญาณนี้ก็จะยังคงมีความถี่เป็น 2 เท่าของความถี่ที่ CPU ทำงานอยู่เสมอ

OSC (Oscillato) เป็นขาสัญญาณที่มีความถี่สูงคือ 14.3181 MHz
(0) ความถี่ของสัญญาณนี้จะคงที่เสมอ และจะไม่ซิงโครนัสกับสัญญาณ
อื่น ๆ ในระบบ ดังนั้นจึงไม่ควรนำสัญญาณนี้ไปใช้เป็นสัญญาณ
คล็อกของอุปกรณ์ I/O ที่ต่ออยู่กับระบบ

4.9 แผนผังเวลา (Timing Diagrams)

เป็นการแสดงลักษณะรูปร่างของสัญญาณในขบวนการต่าง ๆ รูปที่ 5 เป็นแผนผัง
เวลาของ XT รูปที่ 6 เป็นแผนผังเวลาของ AT ในการขอ Wait States เราจะต้อง
เข้าใจในแผนผังเวลาเหล่านี้ เพื่อนำไปประกอบการสร้างสัญญาณที่เข้าขอ Wait States
รูปร่างลักษณะของสัญญาณในรูปทั้งสองเป็นเพียงคร่าว ๆ เท่านั้น สำหรับท่านที่ต้องการ
รายละเอียดเพิ่มเติม สามารถที่จะหาได้จาก ค่าตำบุดของอินเทล รูปร่างลักษณะของ
สัญญาณจริง ในค่าตำบุดจะแตกต่างจากรูปที่ 5 และ 6 บ้างเล็กน้อย ทั้งนี้ขึ้นกับเบอร์ของ
CPU และระบบที่นำ CPU ไปใช้ด้วย สำหรับ IBM PC ส่วนขับสัญญาณ (Buffered
Circuit) จะทำให้เกิดการหน่วงของสัญญาณขึ้นอีกหลายนาโนวินาที และส่วนสัญญาณที่จะ
มีความแตกต่างกันมากที่สุดคือ แอคเคเรสส์ เพราะใน IBM CP ข้อมูลในแอกเคเรสส์ จะ

ได้จากค่าเลขข้อมูลในค่าคำสั่ง แล้วนำมาใช้เป็นค่าแอดเดรสที่ต้องการ




รูปที่ 4-2 แสดงแผนผังเวลาของ IBM XT จดขที่

(ก) ขบวนการเขียนข้อมูลโดยไม่มี Wait State

(ข) ขบวนการเขียนข้อมูลโดยมี Wait State 1 จุ

(ค) ขบวนการอ่านโดยมี Wait State และมี

Wait State รวมกัน



รูปที่ 4-3 แสดงแผนผังเวลาของ IBM AT โดยที่

(ก) ขบวนการเขียนข้อมูลโดยไม่มี Wait State

(ข) ขบวนการอ่านข้อมูลโดยเพิ่ม Wait State 1 ลูก

4.10 การสร้างสถานะรอ (Wait States)

ในการออกแบบวงจรอินเทอร์เฟซมักจะมีความเกี่ยวข้องกับการทำงานของวงจรมุ่งกับการทำงานของคอมพิวเตอร์ตามปกติแล้ว ตัวอุปกรณ์ที่ใช้งานร่วมกับตัว CPU เช่น หน่วยความจำ อุปกรณ์ I/O ต่าง ๆ จาทำงานได้ช้ากว่าตัว CPU ดังนั้น ตัว CPU เองจะต้องมี


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วิธีการบางอย่างที่ช่วยให้อุปกรณ์ที่ใช้งานร่วมกัน สามารถทำงานไปพร้อมกับตัว CPU ได้ สำหรับ CPU ของบริษัทอินเทลใช้วิธีการเพิ่มเวลาที่ใช้ในการหาขบวนการต่าง ๆ เช่น ความธรรมดาในแต่ละขบวนการของ CPU เบอร์ 8088 จะใช้ช่วงเวลานานเท่ากับคล็อก 4 ลูก แต่เมื่อ CPU ต้องติดต่อกับอุปกรณ์ที่ทำงานได้ช้ากว่าจะมีการเพิ่มจำนวนคล็อก เข้าไปอีก หลังจากที่ได้แคคเคอเรสที่ต้องการได้อยู่บนแคคเคอเรสแล้ว ซึ่งคล็อกที่เพิ่มเข้ามานี้ เรียกว่า Tw ทำให้ช่วง เวลาของขบวนการทำงานเพิ่มขึ้น อุปกรณ์ที่ทำงานช้าจะใช้ เวลาส่วนนี้ในการทำงานให้ทันกับ CPU ใน IBM PC จะมีสัญญาณอินพุตขาหนึ่ง เพื่อให้ อุปกรณ์ I/O ที่ทำงานช้าทำงานหน่วง เวลาการทำงานของ CPU โดยการเพิ่ม Tw เข้าไป สัญญาณอินพุตขา นี้ คือ O/I CH RDY ซึ่งต่อกับสล็อต (รายละเอียดของสัญญาณจะ กล่าวถึงในหัวข้อต่อไป)

จำนวนของคล็อกพิเศษที่เพิ่มขึ้นจะขึ้นอยู่กับชนิดของขบวนการที่เกิดขึ้นความเร็วที่ อุปกรณ์สามารถรับงานได้ทัน (และยังขึ้นอยู่กับตัวตระกูล CPU เองด้วย) เช่น ใน AT เมื่อมีการติดต่อกับหน่วยความจำ จะมีการเพิ่ม Tw เข้าไป 2 ลูกในแต่ละขบวนการ โดยอัตราในขณะ XT ไม่มีการเพิ่ม Tw เลย และในกรณีที่มีการติดต่อกับอุปกรณ์ต่าง ๆ ผ่านทางพอร์ต I/O ซึ่งอุปกรณ์เหล่านี้จะทำงานช้ากว่าหน่วยความจำ ใน XT จึงมีการเพิ่ม Tw ขึ้น 1 ลูก (เนื่องจากการทำงานของหน่วยความจำจะทำงานได้เร็วกว่าอุปกรณ์ I/O ดังนั้น คำสั่งที่ใช้ติดต่อกับหน่วยความจำ จึงมีการเพิ่ม Tw น้อยกว่าคำสั่งที่ใช้ติดต่อกับอุปกรณ์ I/O จึงเป็นผลให้อุปกรณ์ I/O ที่ติดต่อกับคอมพิวเตอร์ผ่านทาง Memory Mapped จะมี ปัญหาเกี่ยวกับความเร็วในการทำงานมากกว่าอุปกรณ์ I/O ที่ติดต่อกับคอมพิวเตอร์ผ่านทาง I/O Mapped) แต่ในปัจจุบัน เมนบอร์ดจะมีวงจรที่เลือกค่าของ Tw นี้โดยอัตโนมัติ เมื่อ ใช้กับหน่วยความจำแบบความเร็วสูงมันจะไม่มี Tw (เรียกว่า Zero Wait State) และเมื่อใช้กับหน่วยความจำที่ความเร็วช้ามันจะเพิ่ม Tw ขึ้นโดยอัตโนมัติ (ตามปกติเพิ่ม Tw 1 ลูก เรียกว่า 1 Wait States)

การออกแบบวงจรอินเทอร์เฟสให้ใช้งานได้กว้างขวาง จะต้องคำนึงถึงปัญหานี้ จุดนี้ด้วย ดังนั้นผู้ออกแบบควรออกแบบให้วงจรที่สร้าง Tw นี้ให้ความยืดหยุ่นในการทำงาน กล่าวคือให้วงจรสามารถกำหนดจำนวน Tw ที่ต้องการเพิ่มได้ ในหนังสือ IBM Technical Reference หัวข้อการสร้าง Prototype Adapter ได้แนะนำวงจรกำเนิด สัญญาณ Tw โดยการใช่วิธีหน่วงสัญญาณแก่การใช่วิธีนี้วงจรอินเทอร์เฟสที่สร้างขึ้น จะนำ

ใช้กับคอมพิวเตอร์ที่ทำงานที่สัญญาณนาฬิกาต่างกันไม่ได้วงจรที่ควรใช้จึง เป็นวงจรในรูปที่ 7 เราสามารถเลือกจำนวนของ T_w ที่ต้องการสร้างได้ ตั้งแต่ 0-8 ลูก ถ้าเราต้องการให้ วงจรกำเนิดสัญญาณทำงานใน 2 กรณี คือ กรณีที่ไม่มี การสร้าง T_w (Zero wait state) และกรณีที่มีการสร้าง T_w 1 ลูก (1 Wait state) โดยทำการเปลี่ยนไอซี เบอร์ 74164 (ซึ่งเป็นตัวนับขนาด 8 บิต) เป็นดีฟลิปฟล็อปด้วยการใช้ดีฟลิปฟล็อปอีกตัว หนึ่งที่อยู่บนเบอร์ 74LS74 แทน




รูปที่ 4-4 วงจรสร้าง WAIT START ได้ตั้งแต่ 0-8 ลูก

บทที่ 5

การใช้งาน IC 8255A



5.1 หลักการโดยทั่วไปของ IC 8255A

IC 8255A นี้จะเป็น IC ซึ่งประกอบด้วย PORT ใช้งาน 3 PORT และอีก 1 PORT จะเป็น PORT CONTROL ก่อนที่เราจะใช้งาน 8255A เราจะต้องส่งข้อมูลไปให้ยัง PORT CONTROL ก่อนว่าจะให้ PORT ทั้ง 3 PORT ของ 8255A ที่เหลือนั้นทำหน้าที่อะไร เป็น INPUT หรือ OUTPUT PORT เราจะต้องเป็นผู้กำหนด CONTROL CODE PORT ด้งรูป





Mode 0 Configurations



CONTROL WORD #0





CONTROL WORD #4





CONTROL WORD #1





CONTROL WORD #5





CONTROL WORD #2





CONTROL WORD #6



CONTROL WORD #3




CONTROL WORD #7




CONTROL WORD #8

D7 D6 D5 D4 D3 D2 D1 D0
1 0 0 1 0 0 0 0




CONTROL WORD #12

D7 D6 D5 D4 D3 D2 D1 D0
1 0 0 1 1 0 0 0




CONTROL WORD #9

D7 D6 D5 D4 D3 D2 D1 D0
1 0 0 1 0 0 0 1




CONTROL WORD #13

D7 D6 D5 D4 D3 D2 D1 D0
1 0 0 1 1 0 0 1




CONTROL WORD #10

D7 D6 D5 D4 D3 D2 D1 D0
1 0 0 1 0 0 1 0




CONTROL WORD #14

D7 D6 D5 D4 D3 D2 D1 D0
1 0 0 1 1 0 1 0




CONTROL WORD #11

D7 D6 D5 D4 D3 D2 D1 D0
1 0 0 1 0 0 1 1



CONTROL WORD #15

D7 D6 D5 D4 D3 D2 D1 D0
1 0 0 1 1 0 1 1



Hex Range	Usage
000-00F	DMA Chip 8237A-5
020-021	Interrupt 8259A
040-043	Timer 8253-5
060-063	PPI 8255A-5
080-083	DMA Page Registers
0A [*]	NMI Mask Register
0CX	Reserved
0EX	Reserved
200-20F	Game Control
210-217	Expansion Unit
220-24F	Reserved
278-27F	Reserved
2F0-2F7	Reserved
2F8-2FF	Asynchronous Communications (Secondary)
300-31F	Prototype Card
320-32F	Fixed Disk
378-37F	Printer
380-38C ^{**}	SDLC Communications
380-389 ^{**}	Binary Synchronous Communications (Secondary)
3A0-3A9	Binary Synchronous Communications (Primary)
3B0-3BF	IBM Monochrome Display/Printer
3C0-3CF	Reserved
3D0-3DF	Color/Graphics
3E0-3E7	Reserved
3F0-3F7	Diskette
3F8-3FF	Asynchronous Communications (Primary)

* At power-on time, the Non Mask Interrupt into the 8088 is masked off. This mask bit can be set and reset through system software as follows:
 Set mask: Write hex 80 to I/O Address hex A0 (enable NMI)
 Clear mask: Write hex 00 to I/O Address hex A0 (disable NMI).

** SDLC Communications and Secondary Binary Synchronous Communications cannot be used together because their hex addresses overlap.

I/O Address Map

5.2 สัญญาที่ให้ความคุม 8255A

- CS Active " Low " จะทำให้ 8255A ติดต่อกับ CPU ได้
- RD Active " Low " จะส่งข้อมูลผ่านตัวมันเองไปที่ CPU
- WR Active " Low " ทำให้ CPU สามารถส่งข้อมูลผ่าน 8255A ไปยังอุปกรณ์ภายนอกอื่น ๆ เพื่อการเขียนข้อมูล
- A₀ , A₁ ใช้ในการเลือกตำแหน่งของ INPUT PORT และ OUTPUT PORT ซึ่งมี 3 PORT คือ PORT A , PORT B , PORT C
- RESET Active " High " จะทำการ CLEAR REGISTER , PORT และ SET INPUT MODE
- Vcc แรงดันไฟ 5 V
- GND Ground

5.3 กลุ่มของ PORT และลักษณะงานของ PORT ต่าง ๆ

5.3.1 กลุ่มของ PORT มี 2 กลุ่มคือ GROUP A , GROUP B

- GROUP A จะประกอบด้วย PORT A , PORT C upper(PC₄-PC₇)
- GROUP B จะประกอบด้วย PORT B , PORT C lower(PC₀-PC₃)

5.3.2 ลักษณะงานของ PORT ต่าง ๆ

- PORT A 8 Bit data output latch/8 Bit data input latch and buffer
- PORT B 8 Bit data I/O latch / buffer and 8 bit data input buffer
- PORT C 8 Bit data output latch / buffer and 8 bit data input buffer (ไม่มี latch input) ที่ PORT นี้สามารถแยกออกเป็น 4 bit 2 PORT

5.4 8255A กับ EPROM

การนำ 8255A มาใช้ในการ PROGRAM EPROM น่าจะเป็นเรื่องใหม่สำหรับปัจจุบัน แต่เทคนิคการทำงานต่าง ๆ จะขึ้นอยู่กับการพัฒนา PROGRAM ที่จะนำมาควบคุมการทำงาน 8255A ซึ่งหลักการก็เพียงแค่จ่ายไฟสูง 12.5 , 21 , 25 V ให้แก่ขา V_{pp} ตามความต้องการของ EPROM แต่ละเบอร์ แล้วให้แอดเดรสและข้อมูลที่

มิลลิวินาที (50-55 ms) จะเป็นการโปรแกรม EPROM ได้ 1 ไบต์

การโปรแกรม EPROM หมายถึงว่าเราทำให้บิตใดบิตหนึ่งในตัวมันตามแอกเคอเรสที่กำหนด เปลี่ยนสถานะจาก "1" ไปเป็น "0" ดังนั้นเราจึงสามารถโปรแกรมมันได้ครั้งละ 1 ไบต์และครั้งละบิต สำหรับ EPROM ที่ซื้อใหม่หรือที่ล้างเรียบร้อยแล้ว หน่วยความจำทุกไบต์จะมีค่าเป็น 1111 1111B (B หมายความว่า เป็นเลขฐานสอง) คือ FFH ซึ่งสามารถโปรแกรมให้เป็น 1111 1110B ได้คือ FEH และสามารถโปรแกรมซ้ำในไบต์เดียวกันให้เป็น 1111 1100B คือ FCH ได้ แต่จะโปรแกรมใหม่ให้เป็น 1111 0001B คือ F1H ไม่ได้เนื่องจากบิตที่ 0 ได้ถูกโปรแกรมให้เป็น 0 แล้ว ถ้าเราโปรแกรมให้เป็น F1H ในเมื่อโปรแกรมเป็น FEH แล้ว ค่าที่ได้คือ FOH วิธีเดียวที่ทำได้คือทำให้ทุกบิตในไบต์เป็น 1 ไบต์ก็คือ ล้างด้วยแสงอุลตราไวโอเลตนานประมาณ 15-20 นาที

สำหรับคำว่าแอกเคอเรสในตัว EPROM อาจจะใช้คำว่าโลเคชัน (Location) เพื่อไม่ให้สับสนและน่าจะถูกกว่า เพราะโลเคชันหมายถึง ตำแหน่งในหน่วยความจำหน่วยหนึ่ง และในกรณีนี้ก็จะคือ EPROM กับแอกเคอเรส

5.5 การใช้ PORT ของ 8255A

สำหรับในวงจรที่ได้ออกแบบไว้ เราเห็นว่า PORT ต่าง ๆ ของ 8255A ออกมาใช้งานตามหน้าที่ดังนี้

- PORT A ใช้สำหรับการส่งผ่านข้อมูล (DATA) ครั้งละ 8 บิต โดยมีรายละเอียดดังนี้

กำหนดค่า PA0 - PA7 เป็น D0 - D7

- PORT B ใช้สำหรับการส่งผ่านตำแหน่ง (ADDRESS) ทางด้านสูง โดยมีรายละเอียดดังนี้

PB0 - PB5 กำหนดค่าให้เป็น A8 - A13

สำหรับ PB6 และ PB7 นำมาใช้งาน

- PORT C ใช้สำหรับการส่งผ่านตำแหน่ง (ADDRESS) ด้านต่ำ โดยมีรายละเอียดดังนี้

PC0 - PC7 กำหนดค่าให้เป็น A0 - A7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับวงจรที่ออกแบบได้นี้ PORT ภาใช้ทั้งหมด 5 PORT โดยมีรายละเอียดดังนี้

- PORT 300 ใช้สำหรับส่งข้อมูล (DATA) ให้กับ EPROM
- PORT 301 ใช้สำหรับส่งตำแหน่ง (ADDRESS) ด้านสูงให้กับ EPROM
- PORT 302 ใช้สำหรับส่งตำแหน่ง (ADDRESS) ด้านต่ำให้กับ EPROM
- PORT 303 ใช้สำหรับส่ง CONTROL WORD ให้กับ 8255A
- PORT 304 ใช้สำหรับส่งรายละเอียดการ SET ของ EPROM

5.6 ลำดับขั้นในการโปรแกรม EPROM

- เริ่มต้นโดยการ SET แรงดันและสัญญาณที่ขาต่าง ๆ ของ EPROM ตามรายละเอียดว่าจะทำการเขียนหรืออ่านข้อมูล โดยส่งข้อมูลผ่าน PORT 304
- ทำการ SET 8255A โดยการป้อน CONTROL WORD ให้แก่ 8255A โดยส่งผ่านทาง PORT 303
- ทำการจัดแอดเดรสให้แก่ EPROM โดยการป้อน ADDRESS ทางด้านต่ำผ่าน PORT 302 และทางด้านสูงผ่าน PORT 301
- ทำการอ่านหรือเขียนข้อมูลจาก EPROM โดยผ่านทาง PORT 300

ซึ่งการทำงานทั้งหมดนี้อยู่ภายใต้การควบคุมของตัวโปรแกรม ซึ่งได้จัดเขียนขึ้นเก็บเป็นโปรแกรมสำหรับใช้งานโดยเฉพาะ เพื่อความสะดวกในการใช้งานซึ่งจะกล่าวถึงการใช้งานโปรแกรมในตอนต่อไป

บทที่ 6

หลักการทางานของวงจรในภาคต่าง ๆ

6.1 ภาคจ่ายไฟและภาคจ่ายแรงดันสูง

ภาคจ่ายไฟ + 5V และภาคกาเนิด V_{pp} ในส่วนภาคจ่ายไฟ + 5 V ใช้วงจรจ่าย ๆ ด้วย IC₁ เพียงตัวเดียว ส่วนภาคกาเนิด V_{pp} ใช้ IC₂ เบอร์ TL497 ซึ่งเป็น Switching Voltage Regulators ทาหน้าทีพิเศษ คือ สามารถแปลงไฟจาก +9V ให้เป็น +25V หรือ +21V และ 12.5 V ด้วยการเปลี่ยนค่าตัวต้านทานเท่านั้น จึงไม่จำเป็นต้องใช้แหล่งจ่ายไฟขนาดแรงดันสูง ๆ ใช้เพียงขนาด +9V เท่านั้น การเลือกขนาด V_{pp} นั้นถูกควบคุมด้วย P₁ และ P₂ โดยอาศัยหลักการที่ว่าถ้าเอาท์พุทของ INVERTOR ทั้ง 2 ตัวเป็น "0" เป็นการเสมือนต่อ R₆, R₇ และ R₈ ลงกราวด์เป็นผลให้ได้ V_{pp} เพียงขึ้นถ้า P₁ และ P₂ เป็น "1" ทั้งคู่ จะได้ V_{pp} ขนาด 25 V แต่ถ้าขาดใดขาดหนึ่งเป็น "0" จะได้ 21.5 V และถ้าเป็น "0" ทั้งคู่จะได้เพียง 12.5 V

6.2 ภาควงจรปรแกรม

เริ่มจาก IC₁ เป็นตัวถอดรหัสของ A₀ และ A₁ เพื่อเลือกการทาางานของ IC₂ และ IC₃ ความสำคัญส่วนใหญที่เข้าานการคิดต่อกับ EPROM ที่จะทาการปรแกรม คือ IC₂ เบอร์ 8255A ภาษาในคิวพอร์ทาให้ใช้งานถึง 3 พอร์ท แต่ละพอร์ทสามารถปรแกรมให้เป็นพอร์ทอินพุทหรือเอาท์พุทก็ได้ ในวงจรนี้ใช้พอร์ท A เป็นบัสข้อมูล จึงต้องเป็นทั้งพอร์ทอินพุทและเอาท์พุท เมื่ออยู่านหน้าทีอ่านข้อมูลจาก EPROM พอร์ท A จะเป็นพอร์ทอินพุท แต่ถ้าอยู่านหน้าทีอัคปรแกรม EPROM พอร์ท A จะเป็นพอร์ทเอาท์พุท สำหรับพอร์ท C และพอร์ท B เป็นพอร์ทเอาท์พุทเพื่อให้เป็นบัสแอดเดรส

เนื่องจากการจัดขาของ EPROM แต่ละ เบอร์แต่ละบริษัท มีความแตกต่างกันบ้าง ดังนั้นจึงให้ตัว EPROM ต้องเสียบลงบน SK₁ หรือซ็อกเก็ตขนาด 28 ขา จะต้องมีการจัดสัญลักษณ์ให้ถูกต้องตรงความคานาแหน่งขาของแต่ละ เบอร์ โดยที่ขาที่แตกต่างกัน (นับความขนาด 28 ขา) ได้แก่ขา 1, 22, 23, 26, 27, 20 ขาต่าง ๆ เหล่านี้จะถูกบ่อนสัญลักษณ์ควบคุมด้วย IC₃ ซึ่งเป็นพอร์ทเอาท์พุทอีกพอร์ท (P₀-P₇) ทาหน้าทีจัดสัญลักษณ์ให้ถูก

ต้องและส่วนหนึ่งถูกควบคุมโดยพอร์ท B ของ IC₂ คือขา PB₃ และ PB₅

รายละเอียดต่าง ๆ ของ SK₁ และการทำงานของวงจรในส่วนจัดสัญญาณให้ถูกต้องมีดังนี้

ขา 1 เป็นขา V_{pp} สำหรับ 2764/64A/128/128A ขานี้จะถูกควบคุมด้วย P₀ ถ้า P₀ เป็นลอจิก "0" (กรณีอยู่ในโหมดโปรแกรม) เอาต์พุตหลังผ่าน INVERTOR จะเป็น "1" ทำให้ Q₁ นำกระแสเป็นผลให้ V_{pp} บ้อนเข้าขา 1 โดยผ่าน D₂ นอกจากนี้ V_{pp} จะส่งผ่านปรอทที่ Q₂ และ Q₃ ด้วย แต่ถ้า P₀ เป็นลอจิก "1" (กรณีอยู่ในโหมดอ่าน) เอาต์พุตหลังผ่าน INVERTOR จะเป็น "0" Q₁ จึงหยุดนำกระแสเป็นการตัด V_{pp} ไม่ให้บ้อนเข้าขาใด ๆ

ขา 22 เป็นขา OE และ V_{pp} สำหรับ 2732/32A และขา OE อย่างเดียวสำหรับเบอร์อื่น ๆ เมื่อขา P₃ เป็น "1" Q₂ จะไม่มีผลต่อขานี้ แต่จะขึ้นอยู่กับ P₀ แทน ถ้า P₀ เป็น "1" ขา 22 จะเป็น "0" โดย INVERTOR ตัวที่ 4 คือ อินาเบิล EPROM ตลอดเวลา แต่ P₀ จะเป็น "0" เมื่อ P₀ เป็น "0" ด้วย (กรณีโปรแกรม 2732/32A) จึงทำให้ V_{pp} บ้อนเข้าขานี้โดยผ่าน Q₁ และ Q₂

ขา 23 เป็นขา V_{pp} สำหรับ 2716 และเป็นขา A₁₁ สำหรับเบอร์อื่น ๆ ขา P₄ จะเป็น "0" เมื่อ P₀ เป็น "0" ด้วยเท่านั้น (กรณีโปรแกรม 2716) จึงได้ V_{pp} บ้อนเข้าขานี้โดยผ่าน Q₁ และ Q₃ แต่ถ้า P₄ เป็น "1" Q₃ จะไม่มีผลต่อขานี้ แต่ขานี้จะถูกควบคุมด้วย P_{B3} แทน คือ ถ้าขา P_{B3} เป็น "0" ขานี้จะเป็น "0" ด้วย และ "1" ก็เช่นกัน แต่กรณีของ 2716 ขา P_{B3} จะเป็น "1" เพื่อให้ขานี้เป็น +5V เมื่ออยู่ในโหมดอ่าน

ขา 26 เป็นขา V_{cc} หรือ +5V สำหรับ EPROM ขนาด 24 ขา คือ 2716/32/32A และขา A₁₃ สำหรับ 27128/128A เมื่อ P₅ เป็น "1" เอาต์พุตของ INVERTOR ตัวที่ 8 จะเป็น "0" ทำให้ Q₄ นำกระแสบ้อนแรงดัน +5V เข้าขานี้โดยตรง แต่ถ้า P₅ เป็น "0" บ้าง (กรณีของ 27128/128A) Q₄ จะไม่มีผลต่อขานี้ และขา P_{B5} ซึ่งเป็นตัวกำหนด A₁₃ จะควบคุมขานี้แทน

ขา 27 เป็นขาบ้อนพัลส์ สำหรับโปรแกรม EPROM ขนาด 28 ขา คือ 2764/64A/128/128A แต่ถ้าอยู่ในโหมดอ่านขานี้ต้องเป็น "1" ขานี้ถูกควบคุมด้วย P₆ โดยตรง

อย่างเคียว เมื่ออยู่ในโหมดอ่านชานี้จะต้องแอคทีฟ คือเป็น "0" แต่ถ้าอยู่ในโหมดโปรแกรมจะต้องป้อนพัลส์ สำหรับ 2716 หรือ □ สำหรับ 2732/32A

6.3 ภาคของ I/O อินเทอร์เฟซอาร์ค

จากรูป แสดงวงจรของ I/O อินเทอร์เฟซอาร์ค ซึ่งวงจรนี้จะประกอบด้วย ไอซี 3 ตัว ตัวค้ำทาน 3 ตัว และตัวเก็บประจุ 3 ตัว สามารถใช้กับเครื่อง XT , AT หรือเครื่อง 386 ได้

วงจรนี้จะทำหน้าที่เป็นตัวกลางระหว่าง เครื่องคอมพิวเตอร์กับอุปกรณ์ภายนอก โดยมีคิพสวิตช์บนการ์ด เป็นตัวเลือกตำแหน่งแอดเดรสให้เหมาะสม

ตามวงจรที่แสดงนี้จะมีแอดดจ์คอนเน็คเตอร์เป็นตัวส่งผ่านข้อมูลระหว่าง เครื่องคอมพิวเตอร์กับการ์ด ซึ่งคอนเน็คเตอร์นี้มีจำนวน 62 แถบ (ด้านละ 31 แถบ) การใช้การ์ดนี้เป็นที่นิยมมากในการเพิ่มอุปกรณ์ต่าง ๆ ให้กับคอมพิวเตอร์ ข้อมูลต่าง ๆ จะถูกส่งผ่านจาก เครื่องคอมพิวเตอร์มายังแถบ 62 แถบของการ์ดนี้เพื่อนำไปควบคุมอุปกรณ์ภายนอกให้ทำงานตามต้องการ โดยจะถูกต่อเข้ากับคอนเน็คเตอร์ K_1 ขนาด 25 ขา ที่มีการส่งผ่านข้อมูลขนาด 8 บิต สำหรับแหล่งจ่ายไฟบนการ์ดนี้ใช้กับแรงดันขนาด 5 โวลต์ ซึ่งจะใช้ร่วมกับเครื่องคอมพิวเตอร์ได้เลย

การกำหนดแอดเดรสในการเลือกการทำงานของการ์ดนี้ ใช้เพียง 8 แอดเดรส โดยแอดเดรสทั้งหมดจะถูกกำหนดโดยสัญญาณจาก A_0 , A_1 , A_2 และคิพสวิตช์ (S_1) อีกสองตำแหน่ง

คิพสวิตช์ทั้งสองตำแหน่งนี้ จะทำหน้าที่เป็นตัวกำหนดสัญญาณลอจิกให้กับ ไอซี IC_1 ที่อินพุต P_0 , P_1 , เมื่อเปิดสวิตช์ (off) จะทำให้อินพุตมีสภาวะเป็น "1" และเมื่อปิดสวิตช์ (on) ก็จะทำให้อินพุตมีสภาวะเป็น "0"

บัลลแอดเดรสที่ตำแหน่ง A_3 - A_8 จะเป็นตัวกำหนดแอดเดรสให้กับ ไอซี IC_1 ที่อินพุต Q_0 - Q_6 สำหรับอินพุต Q_7 จะต่อกับ AEN สัญญาณที่เข้ามาทาง AEN นี้จะเป็นตัวกำหนดให้ DMA (Direct Memory Access) ทำงาน สำหรับ GATE ตัวที่ C จะเป็นตัวกำหนดให้ IC_1 ทำหน้าที่อ่านหรือเขียนข้อมูลเพียงอย่างเดียว เพื่อป้องกันการเกิด overflow เมื่อสัญญาณที่อินพุต $P = Q$ ทำให้ที่เอาต์พุตมีค่า $P = Q$ ด้วย สัญญาณที่ออกมาจะมีสภาวะเป็น " 0 "จะเป็นตัวกำหนดการทำงานของอุปกรณ์ที่นำมาต่อได้อย่าง

เอกสารนี้เป็นเอกสารเฉพาะ หรือ เรียกว่าสัญญาณ ENABLE สภาวะไม่ "0" ที่ได้จากอินพุต $P = Q$ จะต่อกับไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อินพุตของ IC2 ที่ขา G จะทำให้เกิดการส่งผ่านข้อมูลจากคอนเน็คเตอร์ K_1 ไปยังเครื่องพีซี แต่ถ้าสัญญาณนี้มีสภาวะเป็น " 1 " ข้อมูลก็จะถูกส่งผ่านจากเครื่องพีซีไปยังคอนเน็คเตอร์ K_1 ทั้งสัญญาณ RD และ WR (write) จะถูกส่งผ่าน GATE คิวที่ A , B ไปยังคอนเน็คเตอร์ K_1 ตามลำดับ สำหรับแอสเซมบลีของการ์ดนี้ถูกจัดไว้ให้เลือกแอสเซมบลีได้ถึง 32 แอสเซมบลี คือ พอร์ตแอสเซมบลี 300H ถึงแอสเซมบลี 31FH



บทที่ 7

สรุปผลการทดลอง และ ข้อเสนอแนะ

7.1 การทดสอบงานในส่วนของ HARD WARE

สำหรับงานทดสอบส่วนของ hard ware ทั้งหมดจะมี 3 ส่วนคือ

- ส่วนของการ์ดอินเทอร์เฟส
- ส่วนของภาคจ่ายไฟ
- ส่วนของภาควงจรโปรแกรม

ซึ่งปัญหาที่เกิดขึ้นได้แก้ไขผ่านไปหมดแล้วตามรายละเอียดดังนี้

- ส่วนของการ์ดอินเทอร์เฟส หลังจากการออกแบบวงจรและทำการลงอุปกรณ์ต่าง ๆ ลงบนแผ่น PCB เมื่อนำไปทดสอบกับ COMPUTER แล้วทำการ SET PORT พร้อมทั้ง OUT DATA ออกมาหรือ IN DATA เข้าไป ซึ่งจะได้ผลตรงตาม DATA ที่กำหนดไว้ ซึ่งจากปัญหานี้ได้ทำการแก้ไขเป็นจุด ๆ ไป โดยจุดแรกที่ทำคือการตรวจสอบ IC และ BUFFER เมื่อผ่านก็จะมาตรวจสอบสายทองแดงของ PCB ว่าสัมผัสกับ CONNECTER ของ Slot ใน COMPUTER ซึ่งถ้าสัมผัสกัน DATA ที่ออกมาจะมีค่าเป็น " 1 " ตลอด

- ส่วนของภาคจ่ายไฟ สำหรับวงจรส่วนนี้จะไม่มีปัญหามากเท่าไรสำหรับปัญหาที่ปรากฏคือ แรงดันเฟสที่จ่ายออกมานั้นจะมีค่าตรงตามที่ออกแบบไว้ แต่จะผิดพลาดไปเพียงเล็กน้อย ซึ่งก็ยังสามารถนำไปใช้งานได้ตามปกติ ซึ่งความผิดพลาดอาจจะเกิดจากแรงดันที่จ่ายให้ก่อนการ RECTIFIER ซึ่งมีค่าแน่นอน และความต้านทานต่าง ๆ ก็มีความผิดพลาดอยู่ในตัว เมื่อนำมาประกอบกันก็จะทำให้ค่าแรงดันผิดพลาดไปเล็กน้อย

- ส่วนของภาควงจรโปรแกรม การทำงานของวงจรส่วนนี้ความผิดพลาดหรือปัญหาต่าง ๆ เกิดมาจากส่วนของการ์ดอินเทอร์เฟสคือ เมื่อ DATA ที่ได้จากการ์ดอินเทอร์เฟสผิดพลาด เมื่อนำมาป้อนเป็น CONTROL WORD ให้แก่ 8255A ก็จะ

7.2 การทดสอบในส่วนของโปรแกรม

การเขียนโปรแกรมมาควบคุม HARD WARE นั้นว่ามีความลำบากและสร้างปัญหาให้ได้พอสมควร เพราะตัวข้อมูล (DATA) ที่จะนำมาโปรแกรมลง EPROM นั้นเป็นฐาน 16 และเป็นภาษาเครื่อง (MACHINE CODE) ซึ่งจากการ COPY หรือเขียนโปรแกรม แล้วนำไปเขียนลง EPROM นั้น มีปัญหาเพราะ DATA ที่ได้จากการ COPY หรือเขียนโปรแกรม เมื่ออ่านเข้ามาอยู่ใน COMPUTER แล้วค่าที่ได้จากการอ่านจะผิดพลาดไป เช่น 3A ของ ASCII เมื่ออ่านเข้าเครื่องจะเป็น 3341 ซึ่งเป็นฐาน 16 เมื่ออ่านลง ADDRESS จะได้ค่าเป็น 33 เมื่อนำไปเขียนลง EPROM ค่าก็จะผิดพลาดจาก 3A เป็น 33 ซึ่งปัญหานี้ก็ได้ทำการแก้ไข โดยการเขียนโปรแกรมขึ้นมา SET ค่าของ POINTER และเปลี่ยนค่าจาก 3341 ซึ่งเป็นฐาน 16 ให้เป็นรหัส ASCII ก่อน เพื่อจะได้ค่าเป็น 3A แล้วเก็บไว้ใน REGISTER จึงจะทำการเขียนลง EPROM

7.3 สาเหตุที่การโปรแกรมผิดพลาด

การโปรแกรม EPROM เป็นเรื่องที่ยากก็จริงแต่ต้องการความปราณีตพอสมควร ซึ่งจากการทดสอบสาเหตุที่การโปรแกรมผิดพลาดก็พอจะแยกได้เป็นข้อ ๆ ดังนี้

1. สาเหตุนี้เป็นสาเหตุที่สำคัญที่สุดคือ ในขณะที่โปรแกรม EPROM แหล่งจ่ายไฟ 5 V จะขาดตอนไม่ได้เลยแม้แต่เสี้ยววินาที แล้วถ้ามีแรงดันไฟสูงเกิน 5 V EPROM จะพังทันที ดังนั้นแหล่งจ่ายไฟทั้งสองจะต้องมีความแน่นอน
2. แรงดันทรานเซียนท์โดยเฉพาะที่เข้ามาทางแหล่งจ่ายไฟสูง เช่น เมื่อเริ่มเปิดสวิตช์หรือมาทางสายไฟบ้าน ถึงแม้ว่าจะมีตัวเก็บประจุ 0.1 ไมโครฟารัดก็เพียงพอหนักเป็นเบา ถ้ามาก EPROM ก็พังเช่นกัน
3. เป็นที่ตัว EPROM เองซึ่งอาจจะใช้งานมานานจนเสื่อมสภาพไม่สามารถล้างข้อมูลได้หมดจึงนำมาโปรแกรมไม่ได้

7.4 ข้อแนะนำ

จากเรื่องนี้ถ้าได้รับการพัฒนาทางด้านโปรแกรม ก็จะสามารถนำไปใช้ในการโปรแกรม EEPROM ได้ และสามารถโปรแกรม EPROM ที่มีความจุสูงขึ้นไปได้จาก 8K เป็น

16K ซึ่งส่วนนี้ทางผู้จัดทำไม่มีเวลาพอที่จะพัฒนาให้มีความสมบูรณ์ครบทุกประการ จึงได้แนบเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

นานาแนวทางไว้เพื่อที่จะ เป็นประโยชน์สำหรับผู้อ่านต่อไป


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องโปรแกรม EPROM



2716 หรือ 2516	-----	VP2	= 25V
2732 หรือ 2732	-----	VP2	= 25V
2732H หรือ 25032H	-----	VP2	= 25V
2764 หรือ 25064	-----	VP2	= 25V
2764H	-----	VP2	= 25.0V
27128	-----	VP2	= 25.0V
27128H	-----	VP2	= 25.0V
27256 หรือ 270256	-----	VP2	= 25.0V
27256 หรือ 270256	-----	VP2	= 25.0V
27512 หรือ 250512	-----	VP2	= 25.0V
27512 หรือ 250512	-----	VP2	= 25.0V

วิทยาลัยเทคนิคสกลนคร วิทยาลัยเทคนิค สกลนคร วิทยาลัยเทคนิค สกลนคร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องโปรแกรม EPROM

โหลด File ลง Memory




ภาคแผนผังหน้าปก วิชาสามัญ มคอ. ๓ ฉบับแก้ไขล่าสุด ๒๕๖๓

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องโปรแกรม EPROM

เก็บข้อมูลลง File



มหาวิทยาลัยสุโขทัยวิทยา วิทยาเขตกำแพงแสน นครปฐม โทร. 034-251111

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องโปรแกรม EPROM

ต้องการอ่านข้อมูลจาก EPROM...

ENTER... หรือ ESC...ยกเลิก

มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี

```

#include<stdio.h>
#include<stdlib.h>
#include<dos.h>
#include<conio.h>
#include<graphics.h>
#include<ctype.h>
#include<stdarg.h>
#include<alloc.h>
#include<io.h>
#include<string.h>

#define X getmaxx
#define Y getmaxy

int present_key;
int key_code = 0;
int sub_code = 1; /* use in select EPROM in sub menu */
int FLAG = 0; /* */
int KEEP = 0; /* */
int PROMPT = 0; /* */
int x=350,y=100;
int iii=1; /* check subkey is writed */
int newfile=1; /* check_new load file function*/
int byte_font[5120];

int menu_status[8] = { 7,7,7,7,7,7,7,7 };
int m_status[15] = { 7,7,7,7,7,7,7,7,7,7,7,7,7,7 };
char aa[9][20] = { "เลือกเบอร์ EPROM","โหลด File ลง Memory",
                  "เขียนข้อมูลลง EPROM","อ่านข้อมูลจาก EPROM","แสดงผล ",
                  "เก็บข้อมูลลง File","ออกจากโปรแกรมสู่ DOS" };

char type[13][37] = {

```

```

"2732 หรือ 27C32 _____ Vpp = 25V",
"2732A หรือ 25C32A _____ Vpp = 21V",
"2764 หรือ 25C64 _____ Vpp = 21V",
"2764A _____ Vpp = 12.5V",
"27128 _____ Vpp = 21V",
"27128A _____ Vpp = 12.5V",
"27256 หรือ 27C256 _____ Vpp = 21V",
"27256 หรือ 27C256 _____ Vpp = 12.5V",
"27512 หรือ 27C512 _____ Vpp = 21V",
"27512 หรือ 27C512 _____ Vpp = 12.5V",};

```

```

unsigned char far *data,*st_add;
int voltw=0x74; /* volt for write 2716 */
int voltr=0x9c; /* volt for read 2716 */
int count;
static char fname[20];
FILE *fp;

/*//////////////////////////////////// open graphics //////////////////////////////////////*/
void open_graph(void)
{
    int mode=0,device=DETECT;
    initgraph(&device,&mode,"");;-
}

/*//////////////////////////////////// outthai //////////////////////////////////////*/

void outthai(char s[],int x,int y,int size,int color)
{
    int i,j,k,l=0;

```

เอกสารนี้ i=j=0;รที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

while(s[i] != '\0')
{
    k = s[i]+256;
    if(k>256)
        k=toascii(s[i]);
    if((k==209)||((k>=212 && k<=219)||((k>=231 && k<=238)))
        { j = j; }
    else
        { j+=10; }
    if(s[i]=='\n')
        {
            j=0;l+=20;
        }
    if( size == 0 )
        font(x+j,y+l,k,color);
    else if( size == 1 )
        bigfont(x+j*2,y+l,k,color);
    else if( size == 2 )
        superfont(x+2*j,y+2*l,k,color);
    else
        sixagfont(x+2*j,y+2*l,k,color);
    i++;
}
}

```

/****** made thai font *****/

```
font(x,y,e,color)-
```

```
int x,y,e,color;
```

```
{
```

```
int a[9] = { 128,64,32,16,8,4,2,1,0 };
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

while(m<=20)
{
    k=m+e*20;
    for(i=0;i<=7;i++)
    {
        n = ( a[i] & byte_font[k] );
        if(n != 0)
        { putpixel(x+i,y+m,color); }
    }
    m++;
}

```

```

bigfont(x,y,e,color)
int x,y,e;
{
    int a[9] = { 128,64,32,16,8,4,2,1,0 };
    int m=1,i,k,n;
    while(m<=20)
    {
        k=m+e*20;
        for(i=0;i<=7;i++)
        {
            n = ( a[i] & byte_font[k] );
            if(n != 0)
            { putpixel(x+2*i-1,y+m,color);
              putpixel(x+2*i,y+m,color); }
        }
        m++;
    }
}

```

```

int x,y,e;
{
    int a[9] = { 128,64,32,16,8,4,2,1,0 };
    int m=1,i,k,n;
    while(m<=20)
    {
        k=m*e*20;
        for(i=0;i<=7;i++)
        {
            n = ( a[i] & byte_font[k] );
            if(n != 0)
            {
                setfillstyle(SOLID_FILL,color);
                bar(x+2*i-2,y+m*2-2,x+2*i,y+m*2);
            }
        }
        m++;
    }

    sixagfont(x,y,e,color)
    int x,y,e;
    {
        int a[9] = { 128,64,32,16,8,4,2,1,0 };
        int m=1,i,k,n;
        while(m<=20)
        {
            k=m*e*20;
            for(i=0;i<=7;i++)
            {
                n = ( a[i] & byte_font[k] );
                if(n != 0)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

{ putpixel(x+2*i-1,y+m*2-1,color);
  putpixel(x+2*i,y+m*2,color);
  putpixel(x+i*2-1,y+m*2-1,color);
  putpixel(x+i*2,y+m*2 ,color); }
}
m++;
}
}

```

```

/***** read any file *****/

```

```

open_file(char linebfr[10])
{
  FILE *infile;
  int pos = 0;
  int ch;
  infile = fopen(linebfr,"rb");
  if (!infile)
  {
    printf("Can't Open Font File! %s\n",linebfr);
    exit(1);
  }
  rewind(infile);
  while (pos++ <=5120)
  {
    ch = getc(infile);
    byte_font[pos] = ch;
  }
  fcloseall();
}

```

```

/***** image_screen *****/

```

```

image_screen()
{
    int i=0;
    setfillstyle(SOLID_FILL,CYAN);
    bar(0,0,X(),Y());
    setcolor(LIGHTCYAN); /*----- LIGHT CYAN -----*/
    for(i=0;i<=2;i++)
    {
        line(i,i,i,X()-i);
        line(i,i,X()-i,i);
    }
    line(10,11,X()-10,11);
    line(X()-10,10,X()-10,45);
    line(11,11,11,45);
    line(0,46,X(),46);
    line(X()-10,45,X()-10,Y()-11);
    line(X()-11,46,X()-11,Y()-11);
    line(10,getmaxy()-11,X()-10,Y()-11);
    line(11,getmaxy()-12,X()-10,Y()-12);
    line(41,2,41,10);
    line(X()-40,2,X()-40,10);
    line(41,2,41,10);
    line(X()-40,2,X()-40,10);
    line(41,12,41,Y()/4-21);
    line(X()-40,12,X()-40,Y()/4-21);
    line(43,Y()-11,43,Y()-2);
    line(X()-43,Y()-11,X()-43,Y()-2);
    line(1,3*Y()/4+20,10,3*Y()/4+20);
    line(X()-2,3*Y()/4+20,X()-11,3*Y()/4+20);
    line(1,Y()-45,10,Y()-45);
    line(X()-2,Y()-45,X()-11,Y()-45);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

line(1,Y()/4-40,11,Y()/4-40);
line(X()-2,Y()/4-40,X()-12,Y()/4-40);
rectangle(18,20,32,35);
rectangle(X()-32,26,X()-20,30);
line(12,Y()-45,X()-12,Y()-45);
line(43,Y()-45,43,Y()-13);
line(X()-43,Y()-44,X()-43,Y()-13);
rectangle(23,Y()-30,30,Y()-25);
setcolor(BLACK); /*----- BLACK -----*/
line(30,Y()-30,30,Y()-25);
line(23,Y()-25,30,Y()-25);
line(X()-44,Y()-44,X()-44,X()-13);
line(42,Y()-45,42,Y()-13);
line(12,Y()-46,X()-12,Y()-46);
for(i=0;i<=2;i++)
{
line(X()-i,i,X()-i,Y()-i);
line(i,Y()-i,X()-i,Y()-i);
}
line(10,10,X()-10,10);
line(10,10,10,45);
line(X()-11,12,X()-11,45);
line(2,45,X(),45);
line(10,45,10,Y()-11);
line(11,46,11,Y()-12);
line(40,2,40,10);
line(X()-41,2,X()-41,10);
line(40,12,40,Y()/4-21);
line(X()-41,12,X()-41,Y()/4-21);
line(42,Y()-11,42,Y()-2);
line(X()-44,Y()-11,X()-44,Y()-2);
line(2,3*Y()/4+19,10,3*Y()/4+19);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

line(X()-2,3*Y()/4+19,X()-11,3*Y()/4+19);
line(2,Y()-46,10,Y()-46);
line(X()-2,Y()-46,X()-11,Y()-46);
line(18,35,32,35);
line(32,20,32,35);
line(X()-32,30,X()-20,30);
line(X()-20,30,X()-20,26);
line(1,Y()/4-41,11,Y()/4-41);
line(X()-2,Y()/4-41,X()-12,Y()/4-41);
setfillstyle(SOLID_FILL,5);
bar(X()/3,20,3*X()/4.5,40);
outthai("เครื่องโปรแกรม EPROM",X()/2-96,20,0,16);
outthai("เครื่องโปรแกรม EPROM",X()/2-97,20,0,15);
outthai("เครื่องโปรแกรม EPROM",X()/2-98,20,0,15);
outthai("ภาคเทคนิคอุตสาหกรรม พระจอมเกล้าเจ้าคุณทหารลาดกระบัง"
,X()/2-239,Y()-40,0,5);
outthai("ภาคเทคนิคอุตสาหกรรม พระจอมเกล้าเจ้าคุณทหารลาดกระบัง"
,X()/2-240,Y()-40,0,5);
}

image_screen2(
{
setfillstyle(SOLID_FILL,DARKGRAY); /*----- DARKGRAY -----*/
bar(12,46,X()-12,Y()-46);
setfillstyle(SOLID_FILL,BLACK); /*----- BLACK -----*/
bar(25,Y()/4-20,X()/2-22,3*Y()/4);
bar(X()/2+22,Y()/4-20,X()-25,3*Y()/4);
setcolor(LIGHTGRAY); /*----- LIGHTGRAY -----*/
line(26,3*Y()/4-1,X()/2-22,3*Y()/4-1);
line(25,3*Y()/4,X()/2-22,3*Y()/4);
line(X()/2+23,3*Y()/4-1,X()-25,3*Y()/4-1);
line(X()/2+22,3*Y()/4,X()-25,3*Y()/4);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

line(X()/2-21,Y()/4-19,X()/2-21,3*Y()/4);
line(X()/2-20,Y()/4-20,X()/2-20,3*Y()/4);
line(X()-25,Y()/4-19,X()-25,3*Y()/4);
line(X()-24,Y()/4-20,X()-24,3*Y()/4);
setcolor(BLACK);
line(12,Y()/4-41,X()-12,Y()/4-41);
line(12,3*Y()/4+19,X()-12,3*Y()/4+19);
line(X()/2,Y()/4-39,X()/2,3*Y()/4+19);
setcolor(LIGHTGRAY);
line(X()/2+1,Y()/4-39,X()/2+1,3*Y()/4+18);
setfillstyle(SOLID_FILL,LIGHTGRAY);
line(12,Y()/4-40,X()-12,Y()/4-40);
bar(X()/4-50,Y()/4-50,X()/4+50,Y()/4-30);
bar(3*X()/4-50,Y()/4-50,3*X()/4+50,Y()/4-30);
setcolor(WHITE);
rectangle(X()/4-50,Y()/4-50,X()/4+50,Y()/4-30);
rectangle(X()/4-51,Y()/4-51,X()/4+50,Y()/4-30);
rectangle(3*X()/4-50,Y()/4-50,3*X()/4+50,Y()/4-30);
rectangle(3*X()/4-51,Y()/4-51,3*X()/4+50,Y()/4-30);
setcolor(BLACK);
moveto(X()/4-50,Y()/4-30);
lineto(X()/4+50,Y()/4-30);
lineto(X()/4+50,Y()/4-50);
moveto(X()/4+51,Y()/4-51);
lineto(X()/4+51,Y()/4-29);
lineto(X()/4-51,Y()/4-29);
moveto(3*X()/4-50,Y()/4-30);
lineto(3*X()/4+50,Y()/4-30);
lineto(3*X()/4+50,Y()/4-50);
moveto(3*X()/4+51,Y()/4-51);
lineto(3*X()/4+51,Y()/4-29);
lineto(3*X()/4-51,Y()/4-29);

```

```

settextstyle(0,0,1);
outtextxy(X()/4-35,Y()/4-42,"F10 MENU");
outtextxy(3*X()/4-38,Y()/4-42,"ESC CANCEL");
}

```

```

/***** door_open *****/

```

```

door_open()
{
    int i,vert,hor;
    struct viewporttype vp;
    setviewport(26,Y()/4-20,X()/2-22,3*Y()/4-2,1);
    getviewsettings(&vp);
    hor = vp.right - vp.left;
    vert = vp.bottom - vp.top;
    for(i=0;i<=vert+10;i+=10)
    {
        setfillstyle(SOLID_FILL,CYAN);
        bar(0,i,hor,vert);
        setcolor(LIGHTCYAN);
        line(10,11+i,hor-10,11+i);
        line(0,1+i,hor,1+i);
        line(1,i,1,vert);
        line(11,10+i,11,vert);
        line(hor-10,10+i,hor-10,vert);
        rectangle(20,20+i,25,25+i);
        rectangle(20,40+i,25,45+i);
        rectangle(20,60+i,25,65+i);
        rectangle(20,80+i,25,85+i);
        rectangle(20,100+i,25,105+i);
        rectangle(hor-20,20+i,hor-25,25+i);
        rectangle(hor-20,40+i,hor-25,45+i);
    }
}

```

```

rectangle(hor-20,60+i,hor-25,65+i);
    rectangle(hor-20,80+i,hor-25,85+i);
rectangle(hor-20,100+i,hor-25,105+i);
setcolor(BLACK);
line(10,10+i,hor-10,10+i);
line(10,10+i,10,vert);
line(hor-11,12+i,hor-11,vert);
line(hor,i,hor,vert);
line(20,25+i,25,25+i);line(25,20+i,25,25+i);
line(20,45+i,25,45+i);line(25,40+i,25,45+i);
line(20,65+i,25,65+i);line(25,60+i,25,65+i);
line(20,85+i,25,85+i);line(25,80+i,25,85+i);
line(20,105+i,25,105+i);line(25,100+i,25,105+i);
line(hor-20,25+i,hor-25,25+i);line(hor-20,20+i,hor-20,25+i);
line(hor-20,45+i,hor-25,45+i);line(hor-20,40+i,hor-20,45+i);
line(hor-20,65+i,hor-25,65+i);line(hor-20,60+i,hor-20,65+i);
line(hor-20,85+i,hor-25,85+i);line(hor-20,80+i,hor-20,85+i);
line(hor-20,105+i,hor-25,105+i);line(hor-20,100+i,hor-20,105+i);
sound(300);delay(10);nosound();delay(50);
    setfillstyle(SOLID_FILL,BLACK);
bar(0,0,hor,i);
}
setviewport(X()/2+23,Y()/4-20,X()-25,3*Y()/4-2,1);
getviewsettings(&vp);
hor = vp.right - vp.left;
vert = vp.bottom - vp.top;
for(i=0;i<=vert+10;i+=10)
{
setfillstyle(SOLID_FILL,CYAN);
bar(0,i,hor,vert);
setcolor(LIGHTCYAN);
line(10,11+i,hor-10,11+i);

```

```

line(0,1+i,hor,1+i);
line(1,i,1,vert);
line(11,10+i,11,vert);
line(hor-10,10+i,hor-10,vert);
rectangle(20,20+i,25,25+i);
    rectangle(20,40+i,25,45+i);
rectangle(20,60+i,25,65+i);
rectangle(20,80+i,25,85+i);
rectangle(20,100+i,25,105+i);
rectangle(hor-20,20+i,hor-25,25+i);
rectangle(hor-20,40+i,hor-25,45+i);
rectangle(hor-20,60+i,hor-25,65+i);
rectangle(hor-20,80+i,hor-25,85+i);
rectangle(hor-20,100+i,hor-25,105+i);
setcolor(BLACK);
line(10,10+i,hor-10,10+i);
line(10,10+i,10,vert);
line(hor-11,12+i,hor-11,vert);
line(hor,i,hor,vert);
line(20,25+i,25,25+i);line(25,20+i,25,25+i);
line(20,45+i,25,45+i);line(25,40+i,25,45+i);
    line(20,65+i,25,65+i);line(25,60+i,25,65+i);
line(20,85+i,25,85+i);line(25,80+i,25,85+i);
    line(20,105+i,25,105+i);line(25,100+i,25,105+i);
line(hor-20,25+i,hor-25,25+i);line(hor-20,20+i,hor-20,25+i);
line(hor-20,45+i,hor-25,45+i);line(hor-20,40+i,hor-20,45+i);
line(hor-20,65+i,hor-25,65+i);line(hor-20,60+i,hor-20,65+i);
line(hor-20,85+i,hor-25,85+i);line(hor-20,80+i,hor-20,85+i);
line(hor-20,105+i,hor-25,105+i);line(hor-20,100+i,hor-20,105+i);
sound(300);delay(10);nosound();delay(50);
    setfillstyle(SOLID_FILL,BLACK);

```

```

    }
    setviewport(0,0,X(),Y(),0);
}
struct per{
char name[1];
}list;
FILE *fp2;
dis()
{
int col,row,cnt,i,x;
i=0;
cnt=0;
col=150;row=60;
x=90;
outtextxy (35,row,"Start:");
if ((fp2=fopen("temp.hex","r"))==NULL) {
exit (0);
}
for (;;) {
cnt++;
if (fread(&list,sizeof(struct per),1,fp2) != 1) {
if (feof(fp2)) {
fclose(fp2);
break;
}
}
if ((cnt<8) && (cnt>3)) { outtextxy (x,row,list.name);x=x+10; }
outtextxy (140,row,":");
if (cnt >7){
setcolor(WHITE);
if (!strcmp(":",list.name)){
setcolor (BLACK);bar(col-10,row,col,row+10);

```

```

    col=150;row=row+10;cnt=1;i=0;
}
else {
/*if (i == 2) {col=(col+15);i=0; }
*/ sound (1000);delay(50);nosound();delay(50);
    outtextxy(col,row,list.name);col=col+10;
    i++;
}
}
}
setcolor (BLACK);bar(col-10,row,col,row+10);
fclose(fp2);
    setviewport(0,0,X(),Y(),1);
}

/****** program *****/

void program()
{
register int i,j,k;
int starthight,startlow,endhight,elx;
unsigned char far *d;
int x = 0;
outportb(0x304,voltw);      /* set voltage */
outportb(0x303,0x80);      /* set 8255 */
do {
starthight=0xffffl;startlow=0x00;
endhight=0xff;
} while(starthight>endhight);
data=st_add;
outportb(0x304,voltw);
for(i=starthight;i<=0xff;i++)

```

```

{
    outportb(0x301,i);                /* hight bit */
    for(j=startlow;j<=0xff;j++)
    {
        outportb(0x302,j);          /* low bit  */
        d=data;
        if((*data==0xff) &&*(data--)==0xff)&&*(data--)==0xff)&&*(data--)==0xff))
        { outportb(0x300,0x00);x=4;data=d;}
        else {
            data=d;
            outportb(0x300,*data);    /* send data */
            data++;
        }
        if(x==4)
        *data=0x00;
        }
        startlow=0x00;
    }
    while(!kbhit())
    farfree(data);
}

```

```

/***** door_close *****/

```

```

door_close()
{
    int i=0,vert,hor;
    struct viewporttype vp;
    setviewport(26,Y()/4-20,X()/2-22,3*Y()/4-2,1);
    getviewsettings(&vp);
    hor = vp.right - vp.left;

```

```

vert = vp.bottom - vp.top;
setfillstyle(SOLID_FILL,BLACK);
bar(0,0,hor,i);
setfillstyle(SOLID_FILL,CYAN);
bar(0,i,hor,vert);
setcolor(LIGHTCYAN);
line(10,11+i,hor-10,11+i);
line(0,1+i,hor,1+i);
line(1,i,1,vert);
line(11,10+i,11,vert);
line(hor-10,10+i,hor-10,vert);
rectangle(20,20+i,25,25+i);
rectangle(20,40+i,25,45+i);
rectangle(20,60+i,25,65+i);
rectangle(20,80+i,25,85+i);
rectangle(20,100+i,25,105+i);
rectangle(hor-20,20+i,hor-25,25+i);
rectangle(hor-20,40+i,hor-25,45+i);
rectangle(hor-20,60+i,hor-25,65+i);
rectangle(hor-20,80+i,hor-25,85+i);
rectangle(hor-20,100+i,hor-25,105+i);
setcolor(BLACK);
line(10,10+i,hor-10,10+i);
line(10,10+i,10,vert);
line(hor-11,12+i,hor-11,vert);
line(hor,i,hor,vert);
line(20,25+i,25,25+i);line(25,20+i,25,25+i);
line(20,45+i,25,45+i);line(25,40+i,25,45+i);
line(20,65+i,25,65+i);line(25,60+i,25,65+i);
line(20,85+i,25,85+i);line(25,80+i,25,85+i);
line(20,105+i,25,105+i);line(25,100+i,25,105+i);
line(hor-20,25+i,hor-25,25+i);line(hor-20,20+i,hor-20,25+i);

```

```

line(hor-20,45+i,hor-25,45+i);line(hor-20,40+i,hor-20,45+i);
line(hor-20,65+i,hor-25,65+i);line(hor-20,60+i,hor-20,65+i);
line(hor-20,85+i,hor-25,85+i);line(hor-20,80+i,hor-20,85+i);
line(hor-20,105+i,hor-25,105+i);line(hor-20,100+i,hor-20,105+i);

setviewport(X()/2+23,Y()/4-20,X()-25,3*Y()/4-2,1);
getviewsettings(&vp);
hor = vp.right - vp.left;
vert = vp.bottom - vp.top;
setfillstyle(SOLID_FILL,BLACK);
bar(0,0,hor,i);
setfillstyle(SOLID_FILL,CYAN);
bar(0,i,hor,vert);
setcolor(LIGHTCYAN);
line(10,11+i,hor-10,11+i);
line(0,1+i,hor,1+i);
line(1,i,1,vert);
line(11,10+i,11,vert);
line(hor-10,10+i,hor-10,vert);
rectangle(20,20+i,25,25+i);
rectangle(20,40+i,25,45+i);
rectangle(20,60+i,25,65+i);
rectangle(20,80+i,25,85+i);
rectangle(20,100+i,25,105+i);
rectangle(hor-20,20+i,hor-25,25+i);
rectangle(hor-20,40+i,hor-25,45+i);
rectangle(hor-20,60+i,hor-25,65+i);
rectangle(hor-20,80+i,hor-25,85+i);
rectangle(hor-20,100+i,hor-25,105+i);
setcolor(BLACK);
line(10,10+i,hor-10,10+i);
line(10,10+i,10,vert);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

line(hor-11,12+i,hor-11,vert);
line(hor,i,hor,vert);
line(20,25+i,25,25+i);line(25,20+i,25,25+i);
line(20,45+i,25,45+i);line(25,40+i,25,45+i);
line(20,65+i,25,65+i);line(25,60+i,25,65+i);
line(20,85+i,25,85+i);line(25,80+i,25,85+i);
line(20,105+i,25,105+i);line(25,100+i,25,105+i);
line(hor-20,25+i,hor-25,25+i);line(hor-20,20+i,hor-20,25+i);
line(hor-20,45+i,hor-25,45+i);line(hor-20,40+i,hor-20,45+i);
line(hor-20,65+i,hor-25,65+i);line(hor-20,60+i,hor-20,65+i);
line(hor-20,85+i,hor-25,85+i);line(hor-20,80+i,hor-20,85+i);
line(hor-20,105+i,hor-25,105+i);line(hor-20,100+i,hor-20,105+i);
setviewport(0,0,X(),Y(),0);
}

/***** in keys *****/

inkey()
{
    int x1=NULL;
    if(kbhit())
    {
        x1=getch();
    }
    return(x1);
}

/***** gprintf *****/
/*GPRINTF: Used like PRINTF except the output is sent to the*/
/*screen in graphics mode at the specified co-ordinate.*/

```

```
int gprintf( int *xloc, int *yloc, char *fmt, ... )
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

{
    va_list argptr; /* Argument list pointer*/
    char str[140]; /* Buffer to build sting into*/
    int cnt; /* Result of SPRINTF for return */

    va_start( argptr, format ); /* Initialize va_ functions*/
    cnt = vsprintf( str, fmt, argptr ); /* prints string to buffer*/
    outtextxy( *xloc, *yloc, str ); /* Send string in graphics mode */
    /* *yloc += textheight( "H" ) + 2;      * Advance to next line      */

    va_end( argptr ); /* Close va_ functions*/

    return( cnt ); /* Return the conversion count*/
}

/***** check_key *****/

check_key(int present_key)
{
    if(key_code > 0 && key_code <= 7 && present_key == 80)
    {
        if(key_code < 7) key_code ++; /* --down key - */
        else key_code = 1;
    }

    if(key_code > 0 && key_code <= 7 && present_key == 72)
    {
        if(key_code > 1) key_code --; /* - up key - */
    }
    else key_code = 7;
}

if(key_code > 0 && key_code <= 7 && present_key == 27)
{
    key_code = 0; /* - esc main menu - */
}

```

```

}

if(key_code > 0 && key_code <= 7 && present_key == 13)
{
key_code += 20; /* - enter main menu - */
}

if(key_code > 20 && present_key == 27)
{
key_code = -2; /* - esc in sub_menu - */
}

if( key_code == 21 && present_key == 80)
{
if(sub_code < 11) sub_code ++; /* - down key - */
else sub_code = 1; /* - in sub menu - */
}

if(key_code == 21 && present_key == 72)
{
if(sub_code > 1) sub_code --; /* - up key - */
else sub_code = 11; /* - in sub menu - */
}
}

/****** sub_menu *****/

sub_menu(int present_key)
{
int i,vert,hor;
struct viewporttype vp;
setviewport(12,46,X()-12,Y()-46,1);
getviewsettings(&vp);
hor = vp.right - vp.left;
vert = vp.bottom - vp.top;

if(present_key != (27 && NULL))

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

{
if(key_code == 21 )
{
    if (iii)
    {
setfillstyle(SOLID_FILL,DARKGRAY); /*----- DARKGRAY -----*/
    bar(0,0,hor,vert);
    setfillstyle(SOLID_FILL,BLACK); /*----- BLACK -----*/
    bar(30,20,hor-20,vert-20);
    setcolor(WHITE);
    rectangle(30,20,hor-20,vert-20);
    for(i=2;i<=12;i++)
    outthai(type[i-2],1.5*hor/4-80,i*(vert-30)/15,0,15);
    outthai("...กตัญญูศร...",2*hor/4-80,(vert-50),0,15);
    setcolor(WHITE);
    for(i=2;i<=12;i++)
    {
        rectangle(1.5*hor/4-111,i*(vert-30)/15-1,1.5*hor/4-89,
        16+i*(vert-30)/15);
        m_status[i-1] = 7;
    }
    m_status[sub_code] = 5;
    for(i=2;i<=12;i++)
    {
        setfillstyle(SOLID_FILL,m_status[i-1]);
        bar(1.5*hor/4-110,i*(vert-30)/15,1.5*hor/4-90,15+i*(vert-30)/15);
    }
    setviewport(0,0,X(),Y(),1);
    iii=0;
    }
}
else

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

{
    setcolor(WHITE);
    for(i=2;i<=12;i++)
    {
        rectangle(1.5*hor/4-111,i*(vert-30)/15-1,1.5*hor/4-89,
        16+i*(vert-30)/15);
        m_status[i-1] = 7;
    }
    m_status[sub_code] = 5;
    for(i=2;i<=12;i++)
    {
        setfillstyle(SOLID_FILL,m_status[i-1]);
        bar(1.5*hor/4-110,i*(vert-30)/15,1.5*hor/4-90,15+i*(vert-30)/15);
    }
    if(key_code == 21 && present_key == 13 )
    {
        key_code = -3;          /* - enter to menu - */
    }
    setviewport(0,0,X(),Y(),1);
}
} /*end if key*/
if(key_code == 22)
{
    load_file(present_key);
}
if(key_code == 23)
{
    program();
}
if(key_code == 24)
{
    setfillstyle(SOLID_FILL,DARKGRAY); /*----- DARKGRAY -----*/

```

```

    bar(0,0,hor,vert);
setfillstyle(SOLID_FILL,5);
bar(hor/4-30,vert/2-50,3*hor/4+30,vert/2+50);
    outthai("    ...ต้องการอ่านข้อมูลจาก EPROM...",hor/4-20,vert/2-25,0,15);
    outthai("ENTER...คกดลง   หรือ   ESC...ยกเลิก",hor/4-20,vert/2+10,0,15);
    setcolor(WHITE);
    rectangle(30,20,hor-30,vert-20);
    rectangle(hor/4-30,vert/2-50,3*hor/4+30,vert/2+50);
    setviewport(0,0,X(),Y(),1);
}
if(key_code == 25)
{
    setfillstyle(SOLID_FILL,DARKGRAY); /*----- DARKGRAY -----*/
    bar(0,0,hor,vert);
    setfillstyle(SOLID_FILL,BLACK); /*----- BLACK -----*/
    bar(30,20,hor-30,vert-20);
    outthai("                แสดงข้อมูลจาก EPROM",
hor/3-90,(vert-40)/15,0,15);
    setcolor(WHITE);
    rectangle(30,20,hor-30,vert-20);
dis();
setviewport(0,0,X(),Y(),1);
}
    if(key_code == 26)
    {
save_file(present_key);
    }
    if(key_code == 27 && present_key != NULL)
    {
setfillstyle(SOLID_FILL,DARKGRAY); /*----- DARKGRAY -----*/
bar(0,0,hor,vert);
setfillstyle(SOLID_FILL,RED); /*----- BLACK -----*/

```

```

bar(hor/4-30,vert/2-50,3*hor/4+30,vert/2+50);
outthai("...การออกสู่ DOS ระบบจะหยุดทำงาน...",hor/4-20,vert/2-25,0,15);
outthai("ENTER...ตกลง หรือ ESC...ยกเลิก",hor/4-20,vert/2+10,0,15);
sound(700);delay(80);sound(900);delay(60);nosound();
setcolor(WHITE);
rectangle(30,20,hor-30,vert-20);
rectangle(hor/4-30,vert/2-50,3*hor/4+30,vert/2+50);
if(present_key == 13 && PROMPT == -3)
{
free(fp); closegraph(); exit(1);
}

if(present_key == 13 && PROMPT == 0)
PROMPT = -3;
setviewport(0,0,X(),Y(),1);
}
}
}
}
/***** menu *****/

menu(int present_key)
{
int i;
if(key_code <= 7 && key_code != 0 && present_key != (27 && NULL))
{
for(i=1;i<=7;i++)
menu_status[i] = 7;
setcolor(WHITE);
for(i=0;i<=6;i++)
rectangle(40,Y()/4+i*Y()/14,70,Y()/4+20+i*Y()/14);
menu_status[key_code] = 5;
for(i=0;i<=6;i++)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

setfillstyle(SOLID_FILL,menu_status[1+i]);
bar(41,Y()/4+i*Y()/14+1,69,Y()/4+19+i*Y()/14);
}
for(i=0;i<=6;i++)
{
outthai(aa[i],80,Y()/4+i*Y()/14,0,15);
}
}
}

```

```

/***** menu2 *****/

```

```

menu2(sub_code)
{
int vert,hor,x1,y1,x2,y2,x3,y3,x4,y4;
char *eprom,*vpp;
char ep[11][7]={
"2716","2732","2732A","2764","2764A","27128",
"27128A","27256","27256","27512","27512"};
char v[11][6]={
"25V","25V","21V","21V","12.5V","21V",
"12.5V","21V","12.5V","21V","12.5V"};
struct viewporttype vp;
setviewport(X()/2+22,Y()/4-20,X()-25,3*Y()/4,1);
getviewsettings(&vp);
hor = vp.right - vp.left;
vert = vp.bottom - vp.top;
outthai("เบอร์ EPROM      : ",hor/2-130,2*vert/10,0,15);
outthai("แรงดันโปรแกรม(Vpp): ",hor/2-130,3*vert/10,0,15);
outthai("Start address   : 0000",hor/2-130,4*vert/10,0,15);
outthai("Counter        : 0000",hor/2-130,8*vert/10,0,15);
settextstyle(0,0,1);

```

```
setcolor(15);
if(sub_code==1)
{
    eprom=ep[0];
    vpp=v[0];
    voltw=0x74;voltr=0x9c;
}
if(sub_code==2)
{
    eprom=ep[1];
    vpp=v[1];
    voltw=0x6d;voltr=0x9c;
}
if(sub_code==3)
{
    eprom=ep[2];
    vpp=v[2];
    voltw=0x2d;voltr=0x9c;
}
if(sub_code==4)
{
    eprom=ep[3];
    vpp=v[3];
    voltw=0x3e;voltr=0x9e;
}
if(sub_code==5)
{
    eprom=ep[4];
    vpp=v[4];
    voltw=0x1e;voltr=0x9e;
}
if(sub_code==6)
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
{
    eprom=ep[5];
    vpp=v[5];
    voltw=0x3a;voltr=0x9a;
}
if(sub_code==7)
{
    eprom=ep[6];
    vpp=v[6];
    voltw=0x1a;voltr=0x9a;
}
if(sub_code==8)
{
    eprom=ep[7];
    vpp=v[7];
    voltw=0x1c;voltr=0x98;
}
if(sub_code==9)
{
    eprom=ep[8];
    vpp=v[8];
    voltw=0x2c;voltr=0x9c;
}
if(sub_code==10)
{
    eprom=ep[9];
    vpp=v[9];
}
if(sub_code==11)
{
    eprom=ep[10];
    vpp=v[10];
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

}

x1=hor/2+40,y1=2*vert/10+10;
gprintf(&x1,&y1,"  %s",eprom);
x2=hor/2+40,y2=3*vert/10+10;
gprintf(&x2,&y2,"  %s",vpp);
/*x3=hor/2+40,y3=4*vert/10+10;
gprintf(&x3,&y3,"  %s", );
x4=hor/2+40,y4=8*vert/10+10;
gprintf(&x4,&y4,"  %s", );*/
setviewport(0,0,X(),Y(),1);
}

/***** filesize *****/

int filesize(fp)
FILE *fp;
{
    int i=0;
    rewind(fp);
    while(!feof(fp))
    {
        if(fgetc(fp) != EOF)
            i++;
    }
    rewind(fp);
    return i;
}

/***** load_file *****/

```

```
load_file(int present_key)
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

{
    int vert,hor;

    static char fname[20];

    register int i=0;

    struct viewporttype vp;

    if(newfile) {fname[0]='\0';KEEP=0;newfile=0;}

    setviewport(12,46,X()-12,Y()-46,1);

    getviewsettings(&vp);

    hor = vp.right - vp.left;

    vert = vp.bottom - vp.top;

    if(FLAG==0)
    {
        x=hor/2-100;y=vert-250;

        setfillstyle(SOLID_FILL,DARKGRAY); /*----- DARKGRAY -----*/
        bar(0,0,hor,vert);

        setfillstyle(SOLID_FILL,BLACK); /*----- BLACK -----*/
        bar(hor/4-20,90,3*hor/4+20,vert-90);

        setcolor(11);

        rectangle(hor/4-110,40,3*hor/4+110,vert-40);

        rectangle(hor/4,110,3*hor/4,vert-110);

        outthai("...กด ESC กลับสู่เมนู...",hor/2-110,vert-140,0,15);

        outthai("ชื่อ File :",hor/2-140,vert-260,0,15);

        outthai("โหลด File ลง Memory",hor/2-210,vert-330,1,15);

        FLAG=1;
    }

    if(FLAG==1)
    {
        if(present_key != NULL)
        {
            setcolor(15);

            settextstyle(0,0,1);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

if(present_key != '\r')
{
    gprintf(&x,&y,"      %c",present_key);
    fname[KEEP]=present_key;KEEP++;x+=10;
}
else
{
    fname[KEEP]='\0';
FLAG=0;
if((data=(char *)malloc(0xff))==NULL)
{
    outthai("  out of memory",hor/2-105,vert-200,0,14);
}
if(fname[0]!='\0')
if((fp=fopen(fname,"r"))==NULL)
{
    outthai("ไม่สามารถเปิด File ได้",hor/2-105,vert-200,0,14);
    newfile=1;
}
else
{
    count=filesize(fp);
    i=count;
    fread(&data, count, 1, fp);
    count=i;
    strcat(data, "\0xff\0xff\0xff\0xff\0xff");
    fclose(fp);
    outthai(" ----- OK -----",hor/2-105,vert-200,0,14);
    fname[0] = '\0';
};
}

} /* end present_key != NULL */

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

} /* end FLAG=1 */
setviewport(0,0,X(),Y(),1);
}

```

```

/****** read_data *****/

```

```

read_data()
{
register int i,j,k=0;
/* int *d; */
unsigned char far *d;
outportb(0x304,voltr); /* set voltage */
outportb(0x303,0x80); /* set 8255 */
farfree(data);
if((data=malloc(0xffffL))==NULL)
{
}
else{
st_add=data;
for(i=0;i<=0xff;i++)
{
outportb(0x301,i); /* hight bit*/
for(j=0;j<=0xff;j++)
{
outportb(0x302,j); /* low bit */
*data=inportb(0x300); /* read data */
d=data;
if((*data==0xff) && (*(data--)==0xff) && (*(data--)==0xff) && (*(data--)==0xff))

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        i=0xff;j=0xff;
    }
    data=d;
    data++;k++;
}
}
gotoxy(7,14);
delay(50);
}
save();
}

```

```

/***** save_file *****/

```

```

save_file(int present_key)
{
    FILE *fp2;
    int x=0;
    static char fname2[20];
    /* int *d; */
    unsigned char far *d;
    int vert,hor;
    struct viewporttype vp;
    char ch = 0;
    if(newfile) {fname2[0]='\0';KEEP=0;newfile=0;}
    setviewport(12,46,X()-12,Y()-46,1);
    getviewsettings(&vp);
    hor = vp.right - vp.left;
    vert = vp.bottom - vp.top;

```

```

    if(FLAG==0)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

{
    x=hor/2-100;y=vert-250;
    setfillstyle(SOLID_FILL,DARKGRAY); /*----- DARKGRAY -----*/
    bar(0,0,hor,vert);
    setfillstyle(SOLID_FILL,BLACK); /*----- BLACK -----*/
    bar(hor/4-20,90,3*hor/4+20,vert-90);
    setcolor(11);
    rectangle(hor/4-110,40,3*hor/4+110,vert-40);
    rectangle(hor/4,110,3*hor/4,vert-110);
    outthai("...กด ESC กลับสู่เมนู...",hor/2-110,vert-140,0,15);
    outthai("ชื่อ File :",hor/2-140,vert-260,0,15);
    outthai("เก็บข้อมูลลง File",hor/2-160,vert-330,1,15);
    FLAG=1;
}
if(FLAG==1)
{
    if(present_key != NULL)
    {
        setcolor(15);
        settextstyle(0,0,1);
        KEEP = 0;
        while((ch = getch()) != '\r')
        {
            printf(&x,&y," %c", ch);
            fname2[KEEP]=ch;KEEP++;x+=10;
        }
        fname2[KEEP]='\0';
        FLAG=0;
        if(fname2[0] != '\0')
        {
            if((fp2 = fopen(fname2,"w")) == NULL)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    outthai("Error in save file",hor/2-105,vert-200,0,14);
    newfile=1;
}
else
{
    newfile=1;
    fwrite(&data, count, 1, fp);
    fclose(fp);
free(data);
    outthai(" ----- OK -----",hor/2-105,vert-200,0,14);
} /* end else2 */ fclose(fp2);
    } /* end else1 */
} /* end if */
} /* end FLAG */
setviewport(0,0,X(),Y(),1);
}
save ()
{
    FILE *fp3;
    fopen("temp.hex","wb");
fwrite(&data, count, 1, fp3);
    fclose(fp3);
free(data);
setviewport(0,0,X(),Y(),1);
}

/***** main *****/

main()
{

```

```


open_graph();
image_screen();
image_screen2();
door_close();
do
{
    present_key=inkey();
}while (present_key!=68);
door_open();
key_code = 1;
for(;;)
{
    menu(present_key);
    present_key = inkey();
    check_key(present_key);
    if(key_code<20&&key_code>=0)
menu2(sub_code);
    if(key_code > 20 && present_key != (27 && NULL))
    {
        sub_menu(present_key);
    }
    if(key_code==0)
    {
        door_close();
        do
        {
            present_key = inkey();
        }while (present_key!=68);
        door_open();
        key_code = 1;
    }

    if(key_code===-2)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
{  
  image_screen2();  
  key_code=1;  
  iii=1;  
}  
if(key_code== -3)  
{  
  image_screen2();  
  key_code=1;  
  iii=1;  
}  
} /* end for */  
}
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Erasable Programmable Read-Only Memory

ในการใช้งานส่วนใหญ่แล้ว จะมีความต้องการหน่วยความจำ แบบสารกึ่งตัวนำที่เป็นแบบ nonvolatile (แบบไม่ต้องการแรงดันไฟเลี้ยงเพื่อรักษาข้อมูลที่เก็บไว้) เหมือน ROM ที่สามารถโปรแกรมใหม่ได้เพื่อแก้ไขข้อผิดพลาด อันเกิดจากน้ำค้าง ในหน่วยความจำ หรือ เมื่อต้องการจะเปลี่ยนลักษณะ ของโปรแกรมระบบใหม่ หน่วยความจำแบบ nonvolatile จะยังคงเก็บข้อมูลของมันไว้อยู่ ในขณะที่ไฟเลี้ยงดับ ROM ก็จัดอยู่ในประเภท nonvolatile แต่ไม่สามารถที่จะ เปลี่ยนข้อมูล จากของเดิมที่มาจากทางโรงงานอีกครั้งได้ ส่วนหน่วยความจำแบบอื่น ๆ เช่น SRAMs และ DRAMs จะสามารถอ่านและเขียนได้ด้วยวิธีการธรรมดา แต่เป็นแบบ volatile นั่น คือข้อมูลที่ถูก เก็บอยู่จะสูญหายไปเมื่อขาด ลักษณะที่กล่าวมานี้จึงเป็นลักษณะที่เป็นแบบมาได้อย่าง เสียอย่าง ดังนั้น EPROM (Erasable programmable read-only memory) จึงถูกพัฒนาขึ้นมา EPROM จะจัดให้เป็นแบบ nonvolatile storage ที่สามารถโปรแกรมใหม่ได้เมื่อจำเป็น ผลก็คือ หน่วยความจำเหล่านี้จึงมีการใช้งานกันอย่างกว้างขวาง ในระบบไมโครโปรเซสเซอร์ และวงจรรีเลย์อื่น ๆ ที่ต้องหน่วยความจำแบบ nonvolatile มาเก็บข้อมูล

หน่วยความจำ EPROM จะมีลักษณะการบันทึกข้อมูลโดยใช้หนึ่ง cell ต่อ bit cell นี้ถูกจัดสร้างโดยบริษัท Intel Corporation และ เรียกว่าเป็นเทคโนโลยีแบบ FAMOS (for floating-gate, avalanche-injection, metal oxide semiconductor) ในรูปที่ 1 แสดงถึง cell ที่ใช้เก็บบันทึกข้อมูลที่ประกอบด้วย ทรานซิสเตอร์ที่มี 2 gates ที่ถูกกันให้ห่างออกจากวงจร ถ้า floating-gate นี้ จะด้วยเหตุใดก็ตามเกิดความต้องการ charge ประจุไฟฟ้าแทนการบันทึกข้อมูล ประจุไฟฟ้าที่ charge ไว้ก็จะยังคงอยู่ต่อไป ด้วยระยะเวลาที่ยาวนานเพราะ ว่า gate จะถูกกันเหลือของประจุไฟฟ้าด้วย silicon dioxide ที่อยู่รอบๆ ตัวมัน เส้นทางการไหลของประจุไฟฟ้าของวงจรรีเลย์ นี้ จะมีค่าความต้านทานที่สูงมาก ค่าคงตัวของเส้นทางการคลาษประจุของ EPROM จะมีค่าเป็น 10 ปีขึ้นไป การคงอยู่ของประจุไฟฟ้าที่ถูกประจุเก็บเอาไว้ จะเป็นผลจากการเก็บรักษา ค่าของข้อมูลลงใน cell แต่หาอย่างใดที่จะทำให้ค่าของข้อมูลถูก เปลี่ยนได้ครั้งเดียว เมื่อมีการเก็บข้อมูลไว้ในตัว EPROM แล้ว



รูปที่ 1 ส่วนของ cell ที่ใช้เก็บรักษาข้อมูลของ EPROM

กลไกในการลบแตรมข้อมูลใหม่ทีมาจากส่วนที่สองของ FAMOS มีชื่อว่า avalanche injection ถ้ามีแรงดันสูง (ประมาณน้อยกว่า 25 V สำหรับ EPROM ตัวใหม่) ถูกป้อนเข้ามายัง floating gate-ช่วงที่เป็น substrate, avalanche injection ของ electron จะเข้ามอยู่ใน gate ปกติการฉีกรันนี้จะเป็นการลบแตรมหน่วยความจำได้ โดยการวางประจุไว้บน gate หน่วยความจำนี้จะถูกลบได้โดยการเอาประจุที่มันต้องการออกจาก gate บน หน้าต่างที่ทำการแก้วส(quartz)จะถูก เข้าไว้เป็นส่วนหนึ่งของหน่วยความจำด้วย นั่นคือ cells ของหน่วยความจำก็จะถูกลบด้วยแสง และถูกลบพร้อมๆ กันหมดทุก cells ค่าเวลาที่ใช้ลบข้อมูลของ EPROMs จะมีค่าปานกลางอยู่ในช่วง 20 ถึง 30 นาที




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Electrically Erasable Programmable Read-Only Memory

: EEPROM

EEPROM เป็นอุปกรณ์ชนิดหนึ่งที่ใช้แก้ปัญหานาฬิกาการโปรแกรม และลบข้อมูลที่
เกิดขึ้นหลายอย่างด้วยสองเทคนิคง่ายๆ คือ 1. ในการโปรแกรมจะถูกทำให้ง่ายขึ้น โดย
ที่บนชิพจะก่อให้เกิดการโปรแกรมได้ด้วย programming voltage จะทำการแทนแรงดัน
ที่ต้องการขนาด 25 v ที่ต่อทางภายนอกที่ เรียกว่า chargepump ด้วยแรงดันในการโปร
แกรมขนาดมาตรฐาน 5 v 2. จะแทนการใส่แสงอุลตราไวโอเลตที่เข้าในการลบข้อมูล
เป็นการต่อภายในที่มีการกลับ (reverse) ปรากฏการณ์ electron injection คือ
การทำให้ประจุถูกทำให้ประจุถูกเคลื่อนย้ายออกจาก floating gate ของ EEPROM



รูปที่ 2 cell ที่ใช้ในการเก็บข้อมูลของ EEPROM

พื้นฐานของ cell หน่วยความจำของ EEPROM จะประกอบไปด้วย memory
transistor และ select transistor ดังที่แสดงในรูปที่ 2 Memory transistor
จะประกอบไปด้วยโครงสร้างของ polysilicon ที่วางซ้อนกันเป็นคู่ ซึ่งที่ด้านล่างของ
gate จะเป็น floating. Oxide บางๆขนาดเล็ก ($< 150 \text{ \AA}$) จะใช้กันแยก float
ing gate ออกจาก drain และจัดให้มี injection area ของ electrons จาก


floating gate การส่งพัลส์แรงดันสูงสั้นๆ (ที่ยาวจะเป็น ms) เข้าไปยัง row line ขณะที่การ grounding ที่ drain ก่อให้เกิดเป็นอุโมงค์ (tunnel) ของอิเล็กตรอน จาก drain ถึง floating gate ไปยัง drain (เป็นการเขียน) การรวม device อันนี้เข้าไปใน memory array จะต้องการรวม select transistor ต่ออีกด้วย ดังที่ แสดงในรูปที่ 2 เพื่อหลีกเลี่ยงการกระทบกระเทือนต่อ cell ที่ไม่ต้องการที่จะลบหรือเขียน อื่นๆ



ภาคผนวก ง .




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



FLOWCHART WRITE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




FLOWCHART READ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ลายทองแดงด้านบนของวงจรโปรแกรม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงชื่อของเอกสารทุกครั้งที่มีการนำไปใช้



MC54/74HCT373

Product Preview

OCTAL 3-STATE NONINVERTING D-TYPE TRANSPARENT LATCH (WITH LSTTL-COMPATIBLE INPUTS)

The HCT373 may be used as a level converter for interfacing LSTTL to High-Speed CMOS. The inputs of HCT devices are compatible with both LSTTL and CMOS output voltage levels.


The HCT373 is identical in pinout to the LS373. The latch appears transparent to data (i.e., the outputs change asynchronously) when Latch Enable is high. When Latch Enable goes low, data meeting the setup time becomes latched.

The Output Enable does not affect the state of the latch, but when Output Enable is high, all outputs are forced to the high impedance state. Data may thus be latched even when the device is not selected.


- Compatible with LSTTL Outputs – No Pullup Resistor Required
- Active Pullup on Each Device Input
- Low Power Consumption Characteristic of CMOS Devices
- Output Drive Capability: 15 LSTTL Loads Minimum
- Operating Voltage Range: 4.5 to 5.5 Volts
- Low Quiescent Current Characteristic of CMOS Devices
- Diode Protection on All Inputs

**HIGH-PERFORMANCE
CMOS**
LOW POWER COMPLEMENTARY MOS
SILICON-GATE

**OCTAL 3-STATE NONINVERTING
D-TYPE TRANSPARENT LATCH
(WITH LSTTL-COMPATIBLE INPUTS)**



J SUFFIX
CERAMIC PACKAGE
CASE 735




N SUFFIX
PLASTIC PACKAGE
CASE 738

ORDERING INFORMATION

54 Series – 55°C to +125°C
MC54HCTXXXJ (Ceramic Package Only)

74 Series – 40°C to +85°C
MC74HCTXXXN (Plastic Package)
MC74HCTXXXJ (Ceramic Package)



PIN ASSIGNMENT

Output Enable	1	20	V_{CC}
O0	2	19	O7
O0	3	18	O7
O1	4	17	O6
O1	5	16	O6
O2	6	15	O5
O2	7	14	O5
O3	8	13	O4
O3	9	12	O4
GND	10	11	Latch Enable

FUNCTION TABLE

Output Enable	Latch Enable	D	Q
L	H	H	H
L	H	L	L
L	L	X	no change
H	X	X	Z

X - Don't Care
Z - High Impedance


**LINEAR
INTEGRATED CIRCUITS**

**TYPES TL497AM, TL497AI, TL497AC
SWITCHING VOLTAGE REGULATORS**

D2225, JUNE 1976—REVISED SEPTEMBER 1983

- All Monolithic
- High Efficiency . . . 60% or Greater
- Output Current . . . 500 mA
- Input Current Limit Protection
- TTL Compatible Inhibit
- Adjustable Output Voltage
- Input Regulation . . . 0.2% Typ
- Output Regulation . . . 0.4% Typ
- Soft Start-up Capability

TL497AM . . . J
TL497AI, TL497AC . . . J OR N
DUAL-IN-LINE PACKAGE
(TOP VIEW)



NC—No internal connection

† The Base pin (# 11) and Base Drive pin (# 12) are used for device testing only. They are not normally used in circuit applications of the device.

description

The TL497A incorporates on a single monolithic chip all the active functions required in the construction of a switching voltage regulator. It can also be used as the control element to drive external components for high-power-output applications. The TL497A was designed for ease of use in step-up, step-down, or voltage inversion applications requiring high efficiency.

The TL497A is a fixed-on-time variable-frequency switching voltage regulator control circuit. The on-time is programmed by a single external capacitor connected between the frequency control pin and ground. This capacitor, C_T , is charged by an internal constant-current generator to a predetermined threshold. The charging current and the threshold vary proportionally with V_{CC} , thus the one time remains constant over the specified range of input voltage (5 to 12 volts). Typical on-times for various values of C_T are as follows:

TIMING CAPACITOR, C_T (pF)	200	250	350	400	500	750	1000	1500	2000
ON-TIME (μ s)	19	22	26	32	44	56	80	120	180


The output voltage is controlled by an external resistor ladder network (R_1 and R_2 in Figures 1, 2, and 3) that provides a feedback voltage to the comparator input. This feedback voltage is compared to the reference voltage of 1.2 volts (relative to the substrate pin) by the high-gain comparator. When the output voltage decays below the value required to maintain 1.2 V at the comparator input, the comparator enables the oscillator circuit, which charges and discharges C_T as described above. The internal pass transistor is driven on during the charging of C_T . The internal transistor may be used directly for switching currents up to 500 milliamperes. Its collector and emitter are uncommitted and it is current driven to allow operation from the positive supply voltage or ground. An internal Schottky diode matched to the current characteristics of the internal transistor is also available for blocking or commutating purposes. The TL497A also has on-chip current-limit circuitry that senses the peak currents in the switching regulator and protects the inductor against saturation and the pass transistor against overstress. The current limit is adjustable and is programmed by a single sense resistor, R_{CL} , connected between pin 14 and pin 13. The current-limit circuitry is activated when 0.7 volt is developed across R_{CL} . External gating is provided by the inhibit input. When the inhibit input is high, the output is turned off.

Simplicity of design is a primary feature of the TL497A. With only six external components (three resistors, two capacitors, and one inductor), the TL497A will operate in numerous voltage conversion applications (step-up, step-down, invert) with as much as 85% of the source power delivered to the load. The TL497A replaces the TL497 in all applications.

The TL497AM is characterized for operation over the full military temperature range of -55°C to 125°C , the TL497AI is characterized for operation from -25°C to 85°C , and the TL497AC from 0°C to 70°C .

TYPES TL497AM, TL497AI, TL497AC SWITCHING VOLTAGE REGULATORS

functional block diagram



[†]The Base pin (#11) and Base Drive pin (#12) are used for device testing only. They are not normally used in circuit applications of the device.

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Input voltage, V_{CC} (see Note 1)	15 V
Output voltage	35 V
Comparator input voltage	5 V
Inhibit input voltage	5 V
Diode reverse voltage	35 V
Power switch current	750 mA
Diode forward current	750 mA
Continuous total dissipation at (or below) 25°C free-air temperature (see Note 2)	1000 mW
Operating free-air temperature range: TL497AM	-55°C to 125°C
TL497AI	-25°C to 85°C
TL497AC	0°C to 70°C
Storage temperature range	-65°C to 150°C
Lead temperature 1,6 mm (1/16 inch) from case for 60 seconds: J package	300°C
Lead temperature 1,6 mm (1/16 inch) from case for 10 seconds: N package	260°C

NOTES: 1. All voltage values except diode voltages are with respect to network ground terminal.
2. Above 28°C free-air temperature, derate the N package at the rate of 9.2 mW/°C. Above 41°C free air temperature, derate the J glass-mounted package at the rate of 8.2 mW/°C. Above 59°C free-air temperature, derate the J alloy-mounted package at the rate of 11.0 mW/°C. In the J package, TL4974AM chips are alloy mounted, TL4974AC chips are glass mounted.

recommended operating conditions

	MIN	MAX	UNIT
Input voltage, V_I	4.5	12	V
Output voltage: step-up configuration (see Figure 1)	$V_I + 2$	30	V
step-down configuration (see Figure 2)	V_{ref}	$V_I - 1$	V
inverting regulator (see Figure 3)	$-V_{ref}$	-25	V
Power switch current		500	mA
Diode forward current		500	mA

**TYPES TL497AM, TL497AI, TL497AC
SWITCHING VOLTAGE REGULATORS**

electrical characteristics at specified free-air temperature, $V_I = 6\text{ V}$ (unless otherwise noted)


PARAMETER	TEST CONDITIONS ¹	TL497AM, TL497AI			TL497AC			UNIT			
		MIN	TYP ²	MAX	MIN	TYP ²	MAX				
High-level inhibit input voltage		2.5			2.5			V			
Low-level inhibit input voltage				0.8			0.8	V			
High-level inhibit input current	$V_{I(H)} = 5\text{ V}$	Full range			0.8	1.5	0.8	1.5	mA		
Low-level inhibit input current	$V_{I(L)} = 0\text{ V}$	Full range			5	20	5	10	μA		
Comparator reference voltage	$V_I = 4.5\text{ V}$ to 6 V	Full range			1.14	1.20	1.26	1.08	1.20	1.32	V
Comparator input bias current	$V_I = 6\text{ V}$	Full range			40	100	40	100	μA		
Switch on-state voltage	$V_I = 4.5\text{ V}$ $I_O = 100\text{ mA}$ $I_O = 500\text{ mA}$	25 C Full range			0.1	0.2	0.13	0.2	0.85	V	
Switch off-state current	$V_I = 4.5\text{ V}$, $V_O = 30\text{ V}$	25 C Full range			10	50	10	50	200	μA	
Current-limit sense voltage	$V_I = 6\text{ V}$	25 C			0.45		0.45	1	V		
Diode forward voltage	$I_O = 10\text{ mA}$	Full range			0.75	0.95	0.75	0.85	V		
	$I_O = 100\text{ mA}$	Full range			0.9	1.1	0.9	1			
	$I_O = 500\text{ mA}$	Full range			1.33	1.75	1.33	1.55			
Diode reverse voltage	$I_O = 500\text{ }\mu\text{A}$	Full range			30				V		
	$I_O = 200\text{ }\mu\text{A}$	Full range					30				
On-state supply current		25 C			11	14	11	14	mA		
		Full range				16		15			
Off-state supply current		25 C			6	9	6	9	mA		
		Full range				11		10			

¹ Full range for TL497AM is -55°C to 175°C , for TL497AI is 25°C to 85°C , and for TL497AC is 0°C to 70°C .
² All typical values are at $T_A = 25^\circ\text{C}$.


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**TYPES TL497AM, TL497AI, TL497AC,
SWITCHING VOLTAGE REGULATORS**

TYPICAL APPLICATION DATA



BASIC CONFIGURATION
($I_{PK} < 500 \text{ mA}$)



EXTENDED POWER CONFIGURATION
(USING EXTERNAL TRANSISTOR)

FIGURE 1—POSITIVE REGULATOR, STEP-UP CONFIGURATIONS

DESIGN EQUATIONS

- $I_{PK} = 2 I_O \max \left[\frac{V_O}{V_1} \right]$

- $L (\mu\text{H}) = \frac{V_1}{I_{PK}} t_{on}(\mu\text{s})$


Choose L (50 to 500 μH), calculate t_{on} (25 to 150 μs)

- $C_T (\text{pF}) \approx 12 t_{on}(\mu\text{s})$


- $R_1 = (V_O - 1.2) \text{ k}\Omega$

- $R_{CL} = \frac{0.5 \text{ V}}{I_{PK}}$

- $C_F (\mu\text{F}) \approx t_{on}(\mu\text{s}) \frac{\left[\frac{V_1}{V_O} I_{PK} + I_O \right]}{V_{\text{ripple}} (\text{PK})}$



BASIC CONFIGURATION
($I_{PK} < 500 \text{ mA}$)



EXTENDED POWER CONFIGURATION
(USING EXTERNAL TRANSISTOR)

FIGURE 2—POSITIVE REGULATOR, STEP-DOWN CONFIGURATIONS

DESIGN EQUATIONS

- $I_{PK} = 2 I_O \max$

- $L (\mu\text{H}) = \frac{V_1 - V_O}{I_{PK}} t_{on}(\mu\text{s})$

Choose L (50 to 500 μH), calculate t_{on} (10 to 150 μs)

- $C_T (\text{pF}) \approx 12 t_{on}(\mu\text{s})$

- $R_1 = (V_O - 1.2) \text{ k}\Omega$

- $R_{CL} = \frac{0.5 \text{ V}}{I_{PK}}$

- $C_F (\mu\text{F}) \approx t_{on}(\mu\text{s}) \frac{\left[\frac{V_1}{V_O} I_{PK} + I_O \right]}{V_{\text{ripple}} (\text{PK})}$

**TYPES TL497AM, TL497AI, TL497AC
SWITCHING VOLTAGE REGULATORS**

TYPICAL APPLICATION DATA



BASIC CONFIGURATION
($I_{PK} = 500 \text{ mA}$)

- $I_{PK} = 2 I_O \max \left[1 + \frac{IV_{O_i}}{V_I} \right]$

- $L (\mu\text{H}) = \frac{V_I}{I_{PK}} t_{on} (\mu\text{s})$

Choose L (50 to 500 μH), calculate t_{on} (25 to 150 μs)

- $C_T (\text{nF}) = 12 t_{on} (\mu\text{s})$

- $R_2 (V_O - 1.7) \text{ k}\Omega$

- $R_{CL} = \frac{0.5 \text{ V}}{I_{PK}}$


- $C_F (\mu\text{F}) = t_{on} (\mu\text{s}) \frac{\left[\frac{V_I}{V_O} I_{PK} - I_O \right]}{\text{Ripple (PK)}}$




EXTENDED POWER CONFIGURATION
(USING EXTERNAL TRANSISTOR)

*Use external catch-diode, e.g., 1N4001, when building an inverting supply with the TL497A.

FIGURE 3—INVERTING APPLICATIONS



EXTENDED INPUT CONFIGURATION WITHOUT CURRENT LIMIT



CURRENT LIMIT FOR EXTENDED INPUT CONFIGURATION

FIGURE 4—EXTENDED INPUT VOLTAGE RANGE $V_I = 15 \text{ V}$

DESIGN EQUATIONS


$$R_{CL} = \frac{V_{BE}(Q1)}{I_{limit} (PK)}$$

$$R_1 = \frac{V_I}{I_B(Q2)}$$

$$R_2 = (V_{reg} - 1) 10 \text{ k}\Omega$$

CD54/74HC688 CD54/74HCT688

High-Speed CMOS Logic



8-Bit Magnitude Comparator


Type Features:
 ■ Cascadable

The RCA-CD54/74HC688 and CD54/74HCT688 are 8-bit magnitude comparators designed for use in computer and logic applications that require the comparison of two 8-bit binary words. When the compared words are equal the output (Y) is low and can be used as the enabling input for the next device in a cascaded application.

The CD54HC688 and CD54HCT688 are supplied in 20-lead ceramic dual-in-line packages (F suffix). The CD74HC688 and CD74HCT688 are supplied in 20-lead dual-in-line plastic packages (E suffix) and in 20-lead dual-in-line surface-mount plastic packages (M suffix). Both types are also available in chip form (H suffix).

Family Features:

- Fanout (over temperature range):
 Standard outputs - 10 LSTTL loads
 Bus driver outputs - 15 LSTTL loads
- Wide operating temperature range:
 CD74HC/HCT: -40 to 185° C
- Balanced propagation delay and transition times
- Significant power reduction compared to LSTTL logic ICs
- Alternate source is Philips/Sigmetics
- CD54HC/CD74HC types:
 2 to 6 V operation
 High noise immunity: $N_{IL} = 30\%$, $N_{IH} = 30\%$ of V_{CC} @ $V_{CC} = 5$ V
- CD54HCT/CD74HCT types:
 4.5 to 5.5 V operation
 Direct LSTTL input logic compatibility
 $V_{IL} = 0.8$ V max., $V_{IH} = 2$ V min.
 CMOS input compatibility
 $I_L \leq 1 \mu A$ @ V_{OL} , V_{OH}



TRUTH TABLE

Inputs		Outputs
A, B	\bar{E}	Y
A = B	L	L
A ≠ B	L	H
X	H	H

X = Don't care
 L = Low level
 H = High level

CD54/74HC688 CD54/74HCT688

MAXIMUM RATINGS, Absolute-Maximum Values:


DC SUPPLY-VOLTAGE, (V _{cc}):	-0.5 to +7 V
(Voltages referenced to ground)	
DC INPUT DIODE CURRENT, I _{in} (FOR V _i < -0.5 V OR V _i > V _{cc} + 0.5 V)	±20 mA
DC OUTPUT DIODE CURRENT, I _{om} (FOR V _o < -0.5 V OR V _o > V _{cc} + 0.5 V)	±20 mA
DC DRAIN CURRENT, PER OUTPUT (I _o) (FOR -0.5 V < V _o < V _{cc} + 0.5 V)	±25 mA
DC V _{cc} OR GROUND CURRENT, (I _{cc})	±50 mA
POWER DISSIPATION PER PACKAGE (P _D):	
For T _A = -40 to +60°C (PACKAGE TYPE E)	500 mW
For T _A = +60 to +85°C (PACKAGE TYPE E)	Derate Linearly at 8 mW/°C to 300 mW
For T _A = -55 to +100°C (PACKAGE TYPE F, H)	500 mW
For T _A = +100 to +125°C (PACKAGE TYPE F, H)	Derate Linearly at 8 mW/°C to 300 mW
For T _A = -40 to +70°C (PACKAGE TYPE M)	400 mW
For T _A = +70 to +125°C (PACKAGE TYPE M)	Derate Linearly at 6 mW/°C to 70 mW
OPERATING-TEMPERATURE RANGE (T _A):	
PACKAGE TYPE F, H	-55 to +125°C
PACKAGE TYPE E, M	-40 to +85°C
STORAGE TEMPERATURE (T _{stg})	-65 to +150°C
LEAD TEMPERATURE (DURING SOLDERING):	
At distance 1/16 ± 1/32 in. (1.59 ± 0.79 mm) from case for 10 s max.	+265°C
Unit inserted into a PC Board (min. thickness 1/16 in., 1.59 mm) with solder contacting lead tips only	+300°C

RECOMMENDED OPERATING CONDITIONS

For maximum reliability, nominal operating conditions should be selected so that operation is always within the following ranges:

CHARACTERISTIC	LIMITS		UNITS
	MIN.	MAX.	
Supply-Voltage Range (For T _A =Full Package Temperature Range) V _{cc} *			
CD54/74HC Types	2	6	V
CD54/74HCT Types	4.5	5.5	V
DC Input or Output Voltage, V _i , V _o	0	V _{cc}	V
Operating Temperature, T _A :			
CD74 Types	-40	+85	°C
CD54 Types	-55	+125	°C
Input Rise and Fall Times, t _r , t _f :			
at 2 V	0	1000	ns
at 4.5 V	0	500	ns
at 6 V	0	400	ns

*Unless otherwise specified, all voltages are referenced to Ground.



TERMINAL ASSIGNMENT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CD54/74HC688 CD54/74HCT688

STATIC ELECTRICAL CHARACTERISTICS

CHARACTERISTICS	CD74HC688/CD54HC688										CD74HCT688/CD54HCT688								UNITS				
	TEST CONDITIONS			74HC/54HC TYPE			74HC TYPE		54HC TYPE		TEST CONDITIONS		74HCT/54HCT TYPE			74HCT TYPE		54HCT TYPE					
	V _i	I _{in}	V _{CC}	+25°C						-40/ +85°C		-55/ +125°C		+25°C			-40/ +85°C			-55/ +125°C			
	V	mA	V	Min	Typ	Max	Min	Max	Min	Max	V _i	V _{CC}	Min	Typ	Max	Min	Max	Min		Max			
High-Level Input Voltage	V _{ih}		2	1.5	—	—	1.5	—	1.5	—	—	4.5	2	—	—	2	—	2	—				
			4.5	3.15	—	—	3.15	—	3.15	—			5.5	10	—	—	—	—	—	—	—		
			6	4.2	—	—	4.2	—	4.2	—			5.5	10	—	—	—	—	—	—	—		
Low-Level Input Voltage	V _{il}		2	—	—	0.5	—	0.5	—	0.5	—	4.5	2	—	—	0.8	—	0.8	—	0.8			
			4.5	—	—	1.35	—	1.35	—	1.35			5.5	10	—	—	—	—	—	—			
			6	—	—	1.8	—	1.8	—	1.8				5.5	10	—	—	—	—	—	—		
High-Level Output Voltage	V _{oh}	V _{ih}	2	1.9	—	—	1.9	—	1.9	—	V _{ih}	4.5	4.4	—	—	4.4	—	4.4	—				
			or	-0.02	4.5	4.4	—	—	4.4	—			4.4	—	—	—	—	—	—	—			
			V _{ih}	6	5.9	—	—	5.9	—	5.9			—	V _{ih}	5.5	4.4	—	—	4.4	—	4.4	—	
CMOS Loads	V _{ih}	V _{ih}	4	4.5	3.98	—	—	3.84	—	3.7	—	V _{ih}	4.5	3.98	—	—	3.84	—	3.7	—			
			or	-4	4.5	3.98	—	—	3.84	—	3.7			—	V _{ih}	5.5	3.98	—	—	3.84	—	3.7	—
			V _{ih}	-5.2	6	5.48	—	—	5.34	—	5.2			—	V _{ih}	5.5	3.98	—	—	3.84	—	3.7	—
TTL Loads	V _{ih}	V _{ih}	2	—	—	0.1	—	0.1	—	0.1	V _{ih}	4.5	—	—	0.1	—	0.1	—	0.1	—			
			or	0.02	4.5	—	—	0.1	—	0.1			—	0.1	5.5	—	—	—	—	—	—		
			V _{ih}	6	—	—	0.1	—	0.1	—			0.1	5.5		—	—	—	—	—	—		
TTL Loads	V _{ih}	V _{ih}	4	4.5	—	—	0.26	—	0.33	—	0.4	V _{ih}	4.5	—	—	0.26	—	0.33	—	0.4			
			or	4	4.5	—	—	0.26	—	0.33	—			0.4	V _{ih}	5.5	—	—	—	—	—		
			V _{ih}	5.2	6	—	—	0.26	—	0.33	—			0.4	V _{ih}	5.5	—	—	—	—	—		
Input Leakage Current	I _i	V _{CC} or Gnd	6	—	—	10	—	±1	—	±1	Any Voltage Between V _{CC} and Gnd	5.5	—	—	±0.1	—	±1	—	±1				
Quiescent Device Current	I _{CC}	V _{CC} or Gnd	0	6	—	—	8	—	80	—			160	V _{CC} or Gnd	5.5	—	—	8	—	80	—	160	
Additional Quiescent Device Current per Input Pin: 1 Unit Load	ΔI _{CC} *										V _{CC} -2.1	4.5 to 5.5	—	100	360	—	450	—	490				

*For dual-supply systems theoretical worst case (V_i = 2.4 V, V_{CC} = 5.5 V) specification is 1.8 mA

HCT Input Loading Table

Input	Unit Loads*
Enable	0.7
Data Inputs	0.35

*Unit Load is ΔI_{CC} limit specified in Static Characteristics Chart, e.g., 360 μA max @25°C.

CD54/74HC688 CD54/74HCT688


SWITCHING CHARACTERISTICS ($V_{CC} = 5\text{ V}$, $T_A = 25^\circ\text{C}$, Input $t_i, t_f = 6\text{ ns}$)

CHARACTERISTIC	SYMBOL	C_L pF	TYPICAL VALUES		UNITS
			HC	HCT	
Propagation Delay A and B Data to Output	t_{PLH} t_{PHL}	15	14	14	ns
Propagation Delay Enable to Output	t_{PLH} t_{PHL}	15	9	9	
Power Dissipation Capacitance*	C_{PD}	—	22	22	pF

* C_{PD} is used to determine the power consumption, per device.
 $PD = V_{CC}^2 f_i (C_{PD} + C_L)$ where f_i = input frequency
 C_L = output load capacitance
 V_{CC} = supply voltage

SWITCHING CHARACTERISTICS ($C_L = 50\text{ pF}$, Input $t_i, t_f = 6\text{ ns}$)

CHARACTERISTIC	SYMBOL	V_{CC}	25°C				-40°C to +85°C				-55°C to +125°C				UNITS
			HC		HCT		74HC		74HCT		54HC		54HCT		
			Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.	
Propagation Delay An to Output	t_{PLH}	2	—	170	—	—	—	210	—	—	—	255	—	—	ns
	t_{PHL}	4.5	—	34	—	34	—	42	—	42	—	51	—	51	
		6	—	29	—	—	—	36	—	—	—	43	—	—	
Bn to Output	t_{PLH}	2	—	170	—	—	—	210	—	—	—	255	—	—	ns
	t_{PHL}	4.5	—	34	—	34	—	42	—	42	—	51	—	51	
		6	—	29	—	—	—	36	—	—	—	43	—	—	
\bar{E} to Output	t_{PLH}	2	—	120	—	—	—	150	—	—	—	180	—	—	ns
	t_{PHL}	4.5	—	24	—	24	—	30	—	30	—	36	—	36	
		6	—	20	—	—	—	26	—	—	—	30	—	—	
Output Transition Time	t_{TLH}	2	—	75	—	—	—	95	—	—	—	110	—	—	ns
	t_{THL}	4.5	—	15	—	15	—	19	—	19	—	22	—	22	
		6	—	13	—	—	—	16	—	—	—	19	—	—	
Input Capacitance	C_i		—	10	—	10	—	10	—	10	—	10	—	10	pF



92CS-38416

	54/74HC	54/74HCT
Input Level	V_{CC}	3 V
Switching Voltage, V_S	50% V_{CC}	1.3 V

Fig. 2 - Propagation delay and transition times.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



Silicon Gate MOS 8255

PROGRAMMABLE PERIPHERAL INTERFACE

- 24 Programmable I/O Pins
- Completely TTL Compatible
- Fully Compatible with MCS™ -8 and MCS™ -80 Microprocessor Families
- Direct Bit Set/Reset Capability Easing Control Application Interface
- 40 Pin Dual In-Line Package
- Reduces System Package Count

The 8255 is a general purpose programmable I/O device designed for use with both the 8008 and 8080 microprocessors. It has 24 I/O pins which may be individually programmed in two groups of twelve and used in three major modes of operation. In the first mode (Mode 0), each group of twelve I/O pins may be programmed in sets of 4 to be input or output. In Mode 1, the second mode, each group may be programmed to have 8 lines of input or output. Of the remaining four pins three are used for handshaking and interrupt control signals. The third mode of operation (Mode 2) is a Bidirectional Bus mode which uses 8 lines for a bidirectional bus, and five lines, borrowing one from the other group, for handshaking.

Other features of the 8255 include bit set and reset capability and the ability to source 1mA of current at 1.5 volts. This allows darlington transistors to be directly driven for applications such as printers and high voltage displays.


PIN CONFIGURATION



PIN NAMES


D ₇ -D ₀	DATA BUS (BI-DIRECTIONAL)
RESET	RESET INPUT
CS	CHIP SELECT
RD	READ INPUT
WR	WRITE INPUT
A ₀ , A ₁	PORT ADDRESS
PA ₇ -PA ₀	PORT A (BIT)
PB ₇ -PB ₀	PORT B (BIT)
PC ₇ -PC ₀	PORT C (BIT)
V _{CC}	+5 VOLTS
GND	0 VOLTS

8255 BLOCK DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255



When Port C is being used as status/control for Port A or B, these bits can be set or reset by using the Bit Set/Reset operation just as if they were data output ports.

Interrupt Control Functions

When the 8255 is programmed to operate in Mode 1 or Mode 2, control signals are provided that can be used as interrupt request inputs to the CPU. The interrupt request signals, generated from Port C, can be inhibited or enabled by setting or resetting the associated INTE flip-flop, using the Bit set/reset function of Port C.

This function allows the Programmer to disallow or allow a specific I/O device to interrupt the CPU without effecting any other device in the interrupt structure.

INTE flip-flop definition:

(BIT-SET) – INTE is SET – Interrupt enable

(BIT-RESET) – INTE is RESET – Interrupt disable

Note: All Mask flip-flops are automatically reset during mode selection and device Reset.

Bit Set/Reset Format

Operating Modes


Mode 0 (Basic Input/Output)

This functional configuration provides simple Input and Output operations for each of the three ports. No "hand-shaking" is required, data is simply written to or read from a specified port.


Mode 0 Basic Functional Definitions:

- Two 8-bit ports and two 4-bit ports.
- Any port can be input or output.
- Outputs are latched.
- Inputs are not latched.
- 16 different Input/Output configurations are possible in this Mode.

BASIC INPUT TIMING (D₇-D₀ FOLLOWS INPUT NO LATCHING)



BASIC OUTPUT TIMING (OUTPUTS LATCHED)



Mode 0 Timing

SILICON GATE MOS 8255

8255 BASIC FUNCTIONAL DESCRIPTION

General

The 8255 is a Programmable Peripheral Interface (PPI) device designed for use in 8080 Microcomputer Systems. Its function is that of a general purpose I/O component to interface peripheral equipment to the 8080 system bus. The functional configuration of the 8255 is programmed by the system software so that normally no external logic is necessary to interface peripheral devices or structures.

Data Bus Buffer

This 3-state, bi-directional, eight bit buffer is used to interface the 8255 to the 8080 system data bus. Data is transmitted or received by the buffer upon execution of INput or OUTput instructions by the 8080 CPU. Control Words and Status information are also transferred through the Data Bus buffer.

Read/Write and Control Logic

The function of this block is to manage all of the internal and external transfers of both Data and Control or Status words. It accepts inputs from the 8080 CPU Address and Control busses and in turn, issues commands to both of the Control Groups.

(\overline{CS})

Chip Select: A "low" on this input pin enables the communication between the 8255 and the 8080 CPU.

(\overline{RD})

Read: A "low" on this input pin enables the 8255 to send the Data or Status information to the 8080 CPU on the Data Bus. In essence, it allows the 8080 CPU to "read from" the 8255.

(\overline{WR})


Write: A "low" on this input pin enables the 8080 CPU to write Data or Control words into the 8255.

(A_0 and A_1)

Port Select 0 and Port Select 1: These input signals, in conjunction with the \overline{RD} and \overline{WR} inputs, control the selection of one of the three ports or the Control Word Register. They are normally connected to the least significant bits of the Address Bus (A_0 and A_1).

8255 BASIC OPERATION

A_1	A_0	\overline{RD}	\overline{WR}	\overline{CS}	INPUT OPERATION (READ)
0	0	0	1	0	PORT A = DATA BUS
0	1	0	1	0	PORT B = DATA BUS
1	0	0	1	0	PORT C = DATA BUS
					OUTPUT OPERATION (WRITE)
0	0	1	0	0	DATA BUS = PORT A
0	1	1	0	0	DATA BUS = PORT B
1	0	1	0	0	DATA BUS = PORT C
1	1	1	0	0	DATA BUS = CONTROL
					DISABLE FUNCTION
X	X	X	X	1	DATA BUS = 3-STATE
1	1	0	1	0	ILLEGAL CONDITION



8255 Block Diagram

SILICON GATE MOS 8255

(RESET)

Reset: A "high" on this input clears all internal registers including the Control Register and all ports (A, B, C) are set to the input mode.

Group A and Group B Controls

The functional configuration of each port is programmed by the systems software. In essence, the 8080 CPU "outputs" a control word to the 8255. The control word contains information such as "mode", "bit set", "bit reset" etc. that initializes the functional configuration of the 8255.

Each of the Control blocks (Group A and Group B) accepts "commands" from the Read/Write Control Logic, receives "control words" from the internal data bus and issues the proper commands to its associated ports.

Control Group A – Port A and Port C upper (C7-C4)

Control Group B – Port B and Port C lower (C3-C0)

The Control Word Register can Only be written into. No Read operation of the Control Word Register is allowed.

Ports A, B, and C


The 8255 contains three 8-bit ports (A, B, and C). All can be configured in a wide variety of functional characteristics by the system software but each has its own special features or "personality" to further enhance the power and flexibility of the 8255.

Port A: One 8-bit data output latch/buffer and one 8-bit data input latch.


Port B: One 8-bit data input/output latch/buffer and one 8-bit data input buffer.

Port C: One 8-bit data output latch/buffer and one 8-bit data input buffer (no latch for input). This port can be divided into two 4-bit ports under the mode control. Each 4-bit port contains a 4-bit latch and it can be used for the control signal outputs and status signal inputs in conjunction with Ports A and B.

8255 BLOCK DIAGRAM



PIN CONFIGURATION



PIN NAMES

D ₇ -D ₀	DATA BUS (BI-DIRECTIONAL)
RESET	RESET INPUT
CS	CHIP SELECT
RD	READ INPUT
WR	WRITE INPUT
A ₀ , A ₁	PORT ADDRESS
PA ₇ -PA ₀	PORT A (BIT)
PB ₇ -PB ₀	PORT B (BIT)
PC ₇ -PC ₀	PORT C (BIT)
V _{CC}	+5 VOLTS
GND	0 VOLTS

SILICON GATE MOS 8255

8255 DETAILED OPERATIONAL DESCRIPTION



Mode Selection

There are three basic modes of operation that can be selected by the system software:

- Mode 0 – Basic Input/Output
- Mode 1 – Strobed Input/Output
- Mode 2 – Bi-Directional Bus

When the RESET input goes "high" all ports will be set to the Input mode (i.e., all 24 lines will be in the high impedance state). After the RESET is removed the 8255 can remain in the Input mode with no additional initialization required. During the execution of the system program any of the other modes may be selected using a single OUTPUT instruction. This allows a single 8255 to service a variety of peripheral devices with a simple software maintenance routine.

The modes for Port A and Port B can be separately defined, while Port C is divided into two portions as required by the Port A and Port B definitions. All of the output registers, including the status flip-flops, will be reset whenever the mode is changed. Modes may be combined so that their functional definition can be "tailored" to almost any I/O structure. For instance; Group B can be programmed in Mode 0 to monitor simple switch closings or display computational results, Group A could be programmed in Mode 1 to monitor a keyboard or tape reader on an interrupt-driven basis.



Basic Mode Definitions and Bus Interface

Mode Definition Format

The Mode definitions and possible Mode combinations may seem confusing at first but after a cursory review of the complete device operation a simple, logical I/O approach will surface. The design of the 8255 has taken into account things such as efficient PC board layout, control signal definition vs PC layout and complete functional flexibility to support almost any peripheral device with no external logic. Such design represents the maximum use of the available pins.

Single Bit Set/Reset Feature

Any of the eight bits of Port C can be Set or Reset using a single OUTPUT instruction. This feature reduces software requirements in Control-based applications.

SILICON GATE MOS 8255


MODE 0 PORT DEFINITION CHART

A		B		GROUP A			GROUP B		
D ₄	D ₃	D ₁	D ₀	PORT A	PORT C (UPPER)	#	PORT B	PORT C (LOWER)	
0	0	0	0	OUTPUT	OUTPUT	0	OUTPUT	OUTPUT	
0	0	0	1	OUTPUT	OUTPUT	1	OUTPUT	INPUT	
0	0	1	0	OUTPUT	OUTPUT	2	INPUT	OUTPUT	
0	0	1	1	OUTPUT	OUTPUT	3	INPUT	INPUT	
0	1	0	0	OUTPUT	INPUT	4	OUTPUT	OUTPUT	
0	1	0	1	OUTPUT	INPUT	5	OUTPUT	INPUT	
0	1	1	0	OUTPUT	INPUT	6	INPUT	OUTPUT	
0	1	1	1	OUTPUT	INPUT	7	INPUT	INPUT	
1	0	0	0	INPUT	OUTPUT	8	OUTPUT	OUTPUT	
1	0	0	1	INPUT	OUTPUT	9	OUTPUT	INPUT	
1	0	1	0	INPUT	OUTPUT	10	INPUT	OUTPUT	
1	0	1	1	INPUT	OUTPUT	11	INPUT	INPUT	
1	1	0	0	INPUT	INPUT	12	OUTPUT	OUTPUT	
1	1	0	1	INPUT	INPUT	13	OUTPUT	INPUT	
1	1	1	0	INPUT	INPUT	14	INPUT	OUTPUT	
1	1	1	1	INPUT	INPUT	15	INPUT	INPUT	

MODE 0 CONFIGURATIONS


CONTROL WORD #0

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	0	0	0	0	0




CONTROL WORD #2

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	0	0	0	1	0




CONTROL WORD #1

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	0	0	0	0	1



CONTROL WORD #3



D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	0	0	0	1	1





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255



CONTROL WORD #4





CONTROL WORD #8





CONTROL WORD #6





CONTROL WORD #9





CONTROL WORD #8





CONTROL WORD #10



CONTROL WORD #7



CONTROL WORD #11




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SILICON GATE MOS 8255


CONTROL WORD #12

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	1	1	0	0	0




CONTROL WORD #14

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	1	1	0	1	0




CONTROL WORD #13

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	1	1	0	0	1



CONTROL WORD #15

D ₇	D ₆	D ₅	D ₄	D ₃	D ₂	D ₁	D ₀
1	0	0	1	1	0	1	1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



2732A

32K (4K x 8) PRODUCTION AND UV ERASABLE PROMS

- 200 ns (2732A-2) Maximum Access Time ... HMOS*-E Technology
- Compatible with High-Speed Microcontrollers and Microprocessors ... Zero WAIT State
- Two Line Control
- 10% V_{CC} Tolerance Available
- Low Current Requirement
 - 100 mA Active
 - 35 mA Standby
- Intelligent Identifier™ Mode
 - Automatic Programming Operation
- Industry Standard Pinout ... JEDEC Approved 24 Pin Ceramic Package
 - (See Packaging Spec. Order # 231369)

The Intel 2732A is a 5V-only, 32,768-bit ultraviolet erasable (cerdip) Electrically Programmable Read-Only Memory (EPROM). The standard 2732A access time is 250 ns with speed selection (2732A-2) available at 200 ns. The access time is compatible with high performance microprocessors such as the 8 MHz iAPX 186. In these systems, the 2732A allows the microprocessor to operate without the addition of WAIT states.

An important 2732A feature is Output Enable (\overline{OE}) which is separate from the Chip Enable (\overline{CE}) control. The \overline{OE} control eliminates bus contention in microprocessor systems. The \overline{CE} is used by the 2732A to place it in a standby mode ($\overline{CE} = V_{IH}$) which reduces power consumption without increasing access time. The standby mode reduces the current requirement by 65%; the maximum active current is reduced from 100 mA to a standby current of 35 mA.

*HMOS is a patented process of Intel Corporation.





Figure 1. Block Diagram

Pin Names	
A ₀ -A ₁₁	Addresses
\overline{CE}	Chip Enable
\overline{OE}/V_{pp}	Output Enable/V _{pp}
O ₀ -O ₇	Outputs



NOTE:

Intel "Universal Site" compatible EPROM configurations are shown in the blocks adjacent to the 2732A pins.

Figure 2. Cerdip Pin Configuration

EXTENDED TEMPERATURE (EXPRESS) EPROMs

The Intel EXPRESS EPROM family is a series of electrically programmable read only memories which have received additional processing to enhance product characteristics. EXPRESS processing is available for several densities of EPROM, allowing the choice of appropriate memory size to match system applications. EXPRESS EPROM products are available with 168 ± 8 hour, 125°C dynamic burn-in using Intel's standard bias configuration. This process exceeds or meets most industry specifications of burn-in. The standard EXPRESS EPROM operating temperature range is 0°C to 70°C. Extended operating temperature range (-40°C to +85°C) EXPRESS products are available. Like all Intel EPROMs, the EXPRESS EPROM family is inspected to 0.1% electrical AQL. This may allow the user to reduce or eliminate incoming inspection testing.

READ OPERATION

D.C. CHARACTERISTICS

Electrical Parameters of EXPRESS EPROM products are identical to standard EPROM parameters except for:

Symbol	Parameter	TD2732A LD2732A		Test Conditions
		Min	Max	
I _{SB}	V _{CC} Standby Current (mA)		45	CE = V _{IH} , OE = V _{IL}
I _{CC1} (1)	V _{CC} Active Current (mA)		150	OE = CE = V _{IL}
	V _{CC} Active Current at High Temperature (mA)		125	OE = CE = V _{IL} , V _{PP} = V _{CC} , T _{Ambient} = 85°C

NOTE:

1. Maximum current value is with outputs O₀ to O₇ unloaded.

EXPRESS EPROM PRODUCT FAMILY


PRODUCT DEFINITIONS

Type	Operating Temperature	Burn-In 125°C (hr)
Q	0°C to +70°C	168 ± 8
T	-40°C to +85°C	None
L	-40°C to +85°C	168 ± 8

EXPRESS OPTIONS

2732A Versions

Packaging Options	
Speed Versions	Cerdip
-2	Q
STD	Q, T, L
-3	Q
-4	Q, T, L
-20	Q
-25	Q, T, L
-30	Q
-45	Q, T, L



Burn-In Bias and Timing Diagrams

ABSOLUTE MAXIMUM RATINGS*

Operating Temp. During Read 0°C to +70°C
Temperature Under Bias -10°C to +80°C
Storage Temperature -65°C to +125°C
All Input or Output Voltages with Respect to Ground -0.3V to +6V
Voltage on A9 with Respect to Ground -0.3V to +13.5V
V _{pp} Supply Voltage with Respect to Ground During Programming -0.3V to +22V
V _{CC} Supply Voltage with Respect to Ground -0.3V to +7.0V

*Notice: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

READ OPERATION
D.C. CHARACTERISTICS 0°C ≤ T_A ≤ +70°C

Symbol	Parameter	Limits			Units	Conditions
		Min	Typ ⁽³⁾	Max		
I _{LI}	Input Load Current			10	μA	V _{IN} = 5.5V
I _{LO}	Output Leakage Current			10	μA	V _{OUT} = 5.5V
I _{SB} ⁽²⁾	V _{CC} Current (Standby)			35	mA	$\overline{CE} = V_{IH}, \overline{OE} = V_{IL}$
I _{CC1} ⁽²⁾	V _{CC} Current (Active)			100	mA	$\overline{OE} = \overline{CE} = V_{IL}$
V _{IL}	Input Low Voltage	-0.1		0.8	V	
V _{IH}	Input High Voltage	2.0		V _{CC} + 1	V	
V _{OL}	Output Low Voltage			0.45	V	I _{OL} = 2.1 mA
V _{OH}	Output High Voltage	2.4			V	I _{OH} = -400 μA

A.C. CHARACTERISTICS 0°C ≤ T_A ≤ 70°C

Versions	V _{CC} ± 5%	2732A-2		2732A		2732A-3		2732A-4		Units	Test Conditions
		Min	Max	Min	Max	Min	Max	Min	Max		
	V _{CC} ± 10%	2732A-20		2732A-25		2732A-30		2732A-45			
Symbol	Parameter	Min	Max	Min	Max	Min	Max	Min	Max		
t _{ACC}	Address to Output Delay		200		250		300		450	ns	$\overline{CE} = \overline{OE} = V_{IL}$
t _{CE}	\overline{CE} to Output Delay		200		250		300		450	ns	$\overline{OE} = V_{IL}$
t _{OE}	\overline{OE}/V_{pp} to Output Delay		70		100		150		150	ns	$\overline{CE} = V_{IL}$
t _{DF} ⁽⁴⁾	\overline{OE}/V_{pp} High to Output Float	0	60	0	60	0	130	0	130	ns	$\overline{CE} = V_{IL}$
t _{OH} ⁽⁴⁾	Output Hold from Addresses, \overline{CE} or \overline{OE}/V_{pp} , Whichever Occurred First	0		0		0		0		ns	$\overline{CE} = \overline{OE} = V_{IL}$

NOTES:

- V_{CC} must be applied simultaneously or before \overline{OE}/V_{pp} and removed simultaneously or after \overline{OE}/V_{pp} .
- The maximum current value is with outputs O₀ to O₇ unloaded.
- Typical values are for T_A = 25°C and nominal supply voltages.
- This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven—see timing diagram.

A.C. PROGRAMMING CHARACTERISTICS
 $T_A = 25^\circ\text{C} \pm 5^\circ\text{C}, V_{CC} = 5\text{V} \pm 5\%, V_{PP} = 21\text{V} \pm 0.5\text{V}$

Symbol	Parameter	Limits			Units	Test Conditions* (Note 1)
		Min	Typ ⁽³⁾	Max		
t_{AS}	Address Setup Time	2			μs	
t_{OES}	\overline{OE}/V_{PP} Setup Time	2			μs	
t_{DS}	Data Setup Time	2			μs	
t_{AH}	Address Hold Time	0			μs	
t_{DH}	Data Hold Time	2			μs	
t_{DFP}	\overline{OE}/V_{PP} High to Output Not Driven	0		130	ns	(Note 2)
t_{PW}	\overline{CE} Pulse Width During Programming	20	50	55	ms	
t_{OEH}	\overline{OE}/V_{PP} Hold Time	2			μs	
t_{DV}	Data Valid from \overline{CE}			1	μs	$\overline{CE} = V_{IL}, \overline{OE}/V_{PP} = V_{IL}$
t_{VR}	V_{PP} Recovery Time	2			μs	
t_{PRT}	\overline{OE}/V_{PP} Pulse Rise Time During Programming	50			ns	

NOTES:

- V_{CC} must be applied simultaneously or before \overline{OE}/V_{PP} and removed simultaneously or after \overline{OE}/V_{PP} .
- This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven—see timing diagram.
- Typical values are for $T_A = 25^\circ\text{C}$ and nominal supply voltages.
- The maximum current value is with outputs O_0 to O_7 unloaded.

***A.C. TEST CONDITIONS**


 Input Rise and Fall Time (10% to 90%) ≤ 20 ns

Input Pulse Levels 0.45V to 2.4V

Input Timing Reference Level 0.8V and 2.0V

Output Timing Reference Level 0.8V and 2.0V

PROGRAMMING WAVEFORMS



290081-6

NOTES:

1. The input timing reference level is 0.8V for a V_{IL} and 2V for a V_{IH}
2. t_{DV} and t_{DPP} are characteristics of the device but must be accommodated by the programmer.
3. When programming the 2732A, a $0.1\mu F$ capacitor is required across CE/V_{PP} end ground to suppress spurious voltage transients which can damage the device.



2764A ADVANCED 64K (8K x 8) PRODUCTION AND UV ERASABLE PROMS

- Plastic P2764A is Compatible with Auto-Insertion Equipment
- Fast Access Time—HMOS* II E
 - 180 ns Cerdip D2764A-1
 - 200 ns Plastic P2764A-2
- Moisture Resistant
- Two-line Control
- New Quick-Pulse Programming™ Algorithm For Plastic P2764A
 - 1 Second Programming
 - intelligent Programming™ Algorithm Compatible
- Intelligent Identifier™ Mode
- Industry Standard Pinout ... JEDEC Approved ... 28 Lead Package
(See Packaging Spec, Order # 231369)


The Intel 2764A is a 5V only, 65,536-bit-electrically programmable read-only memory (EPROM). The 2764A is fabricated with Intel's HMOSII-E technology which significantly reduces die size and greatly improves the device's performance, power consumption, reliability and producibility.

The P2764A is ideal for high volume production environments where code flexibility is crucial. Plastic packaging is also well-suited to auto-insertion equipment in cost-effective automated assembly lines. Intel's new Quick-Pulse Programming Algorithm enables the P2764A to be programmed within one second. Programming equipment which takes advantage of this innovation will electronically identify the EPROM with the help of the intelligent Identifier and rapidly program it using a superior programming method. The intelligent Programming Algorithm may be utilized in the absence of such equipment.

The 2764A provides access times to 180 ns (2764A-1). This is compatible with high-performance microprocessors, such as Intel's 8 MHz iAPX 186 allowing full speed operation without the addition of WAIT states. The 2764A is also directly compatible with the 12 MHz 8051 family.

Two-line control and JEDEC-approved, 28 pin packaging are standard features of Intel higher density EPROMs. This assures easy microprocessor interfacing and minimum design efforts when upgrading, adding, or choosing between non-volatile memory alternatives.

*HMOS is a patented process of Intel Corporation.



230864-1

Figure 1. Block Diagram

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



2764A

Pin Names

A ₀ -A ₁₂	Addresses
CE	Chip Enable
OE	Output Enable
O ₀ -O ₇	Outputs
PGM	Program
N.C.	No Connect
D.U.	Don't Use

2764A P2764A

27618	27613	27612	27296	27128A	2732A	2718
V _{pp}	D.U.	A ₁₅	V _{pp}	V _{pp}		
A ₁₂	A ₁₂	A ₁₂	A ₁₂	A ₁₂		
A ₇	A ₇	A ₇	A ₇	A ₇	A ₇	A ₇
A ₆	A ₆	A ₆	A ₆	A ₆	A ₆	A ₆
A ₅	A ₅	A ₅	A ₅	A ₅	A ₅	A ₅
A ₄	A ₄	A ₄	A ₄	A ₄	A ₄	A ₄
A ₃	A ₃	A ₃	A ₃	A ₃	A ₃	A ₃
A ₂	A ₂	A ₂	A ₂	A ₂	A ₂	A ₂
A ₁	A ₁	A ₁	A ₁	A ₁	A ₁	A ₁
A ₀	A ₀	A ₀	A ₀	A ₀	A ₀	A ₀
O ₆	I/O ₀	O ₀	O ₀	O ₀	O ₀	O ₀
O ₁	I/O ₁	O ₁	O ₁	O ₁	O ₁	O ₁
O ₂	O ₂	O ₂	O ₂	O ₂	O ₂	O ₂
Gnd	Gnd	Gnd	Gnd	Gnd	Gnd	Gnd



2718	2732A	27128A	27296	27612	27613	27618
V _{cc}	V _{cc}	V _{cc}	V _{cc}	V _{cc}	V _{cc}	V _{cc}
A ₆	A ₆	A ₁₂	A ₁₃	A ₁₄	A ₁₃	A ₁₃
A ₆	A ₆	A ₆	A ₆	A ₆	A ₆	A ₆
V _{pp}	A ₁₁	A ₁₁	A ₁₁	A ₁₁	A ₁₁	A ₁₁
CE	CE/V _{pp}	CE	CE	CE/V _{pp}	CE/V _{pp}	CE
A ₁₀	A ₁₀	A ₁₀	A ₁₀	A ₁₀	A ₁₀	A ₁₀
CE	CE	CE	CE	CE	CE	CE
O ₇	O ₇	O ₇	O ₇	O ₇	O ₇	O ₇
O ₆	O ₆	O ₆	O ₆	O ₆	O ₆	O ₆
O ₅	O ₅	O ₅	O ₅	O ₅	O ₅	O ₅
O ₄	O ₄	O ₄	O ₄	O ₄	O ₄	O ₄
O ₃	O ₃	O ₃	O ₃	O ₃	O ₃	O ₃

230864-2

NOTE:

Intel "Universal Site"-Compatible EPROM pin configurations are shown in the blocks adjacent to the 2764A pins.

Figure 2. Cerdip/Plastic DIP Pin Configuration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

EXTENDED TEMPERATURE (EXPRESS) EPROMs

The Intel EXPRESS EPROM family is a series of electrically programmable read only memories which have received additional processing to enhance product characteristics. EXPRESS processing is available for several densities of EPROM, allowing the choice of appropriate memory size to match system applications. EXPRESS EPROM products are

available with 168 ± 8 hour, 125°C dynamic burn-in using Intel's standard bias configuration. This process exceeds or meets most industry specifications of burn-in. The standard EXPRESS EPROM operating temperature range is 0°C to 70°C. Extended operating temperature range (-40°C to +85°C) EXPRESS products are available. Like all Intel EPROMs, the EXPRESS EPROM family is inspected to 0.1% electrical AQL. This may allow the user to reduce or eliminate incoming inspection testing.

EXPRESS EPROM PRODUCT FAMILY

PRODUCT DEFINITIONS

Type	Operating Temperature	Burn-in 125°C (hr)
Q	0°C to +70°C	168 ± 8
T	-40°C to +85°C	None
L	-40°C to +85°C	168 ± 8

EXPRESS OPTIONS

2764A VERSIONS

Packaging Options		
Speed Versions	Cerdip	Plastic
-2	Q	
STD	Q, T, L	T
-3	Q, T, L	T
-25	Q, T, L	T
-30	Q, T, L	

READ OPERATION


D.C. CHARACTERISTICS

Electrical parameters of EXPRESS EPROM products are identical to standard EPROM parameters except for:

Symbol	Parameter	TD2764A LD2764A		Test Conditions
		Min	Max	
I _{SB}	V _{CC} Standby Current (mA)		40	$\overline{CE} = V_{IH}, \overline{OE} = V_{IL}$
I _{CC1} (1)	V _{CC} Active Current (mA)		100	$\overline{OE} = \overline{CE} = V_{IL}$
	V _{CC} Active Current at High Temperature (mA)		75	$\overline{OE} = \overline{CE} = V_{IL}$ $V_{PP} = V_{CC}, T_{Ambient} = 85^\circ C$

NOTE:

1. The maximum current value is with outputs O₀ to O₇ unloaded.



Burn-In Bias and Timing Diagrams

ABSOLUTE MAXIMUM RATINGS*

Operating Temperature
 During Read 0°C to +70°C
 Temperature Under Bias -10°C to +80°C
 Storage Temperature -65°C to +125°C
 All Inputs or Output Voltages with
 Respect to Ground -0.6V to +6.25V
 Voltage on Pin 24 with
 Respect to Ground -0.6V to +13.5V
 V_{pp} Supply Voltage with
 Respect to Ground
 During Programming -0.6V to +14.0V

V_{CC} Supply Voltage with Respect
 to Ground -0.6V to +7.0V

**Notice: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.*

READ OPERATION

D.C. CHARACTERISTICS 0°C ≤ T_A ≤ +70°C

Symbol	Parameter	Limits			Conditions
		Min	Max	Unit	
I _{LI}	Input Load Current		10	μA	V _{IN} = 5.5V
I _{LO}	Output Leakage Current		10	μA	V _{OUT} = 5.5V
I _{pp(2)}	V _{pp} Current Read		5	mA	V _{pp} = 5.5V
I _{SA}	V _{CC} Current Standby		35	mA	CE = V _{IH}
I _{CC(2)}	V _{CC} Current Active		75	mA	CE = CE = V _{IL}
V _{IL}	Input Low Voltage	-0.1	+0.6	V	
V _{IH}	Input High Voltage	2.0	V _{CC} + 1	V	
V _{OL}	Output Low Voltage		0.45	V	I _{OL} = 2.1 mA
V _{OH}	Output High Voltage	2.4		V	I _{OH} = -400 μA
V _{pp(2)}	V _{pp} Read Voltage	3.8	V _{CC}	V	V _{CC} = 5.0V ± 0.25V


A.C. CHARACTERISTICS 0°C ≤ T_A ≤ +70°C

Versions(4)	V _{CC} ± 5%	2764A-1		2764A-2 P2764A-2		2764A P2764A		2764A-3 P2764A-3		2764A-4		Unit	Test Conditions
		V _{CC} ± 10%		2764A-20		2764A-25 P2764A-25		2764A-30 P2764A-30		2764A-45			
Symbol	Parameter	Min	Max	Min	Max	Min	Max	Min	Max	Min	Max		
t _{ACC}	Address to Output Delay		180		200		250		300		450	ns	CE = OE = V _{IL}
t _{CE}	CE to Output Delay		180		200		250		300		450	ns	OE = V _{IL}
t _{OE}	OE to Output Delay		65		75		100		120		150	ns	CE = V _{IL}
t _{OP(2)}	OE High to Output Float	0	55	0	55	0	60	0	105	0	130	ns	CE = V _{IL}
t _{OH(2)}	Output Hold from Address, CE or OE Whichever Occurred First	0		0		0		0		0		ns	CE = OE = V _{IL}

NOTES:

- V_{CC} must be applied simultaneously or before V_{pp} and removed simultaneously or after V_{pp}.
- V_{pp} may be connected directly to V_{CC} except during programming. The supply current would then be the sum of I_{CC} and I_{pp}. The maximum current value is with outputs O₀ to O₇ unloaded.
- This parameter is only sampled and is not 100% tested. Output Data Float is defined as the point where data is no longer driven—see timing diagram on the following page.
- Model Number Prefixes: No prefix = CERDIP; P = Plastic DIP.

PROGRAMMING WAVEFORMS



NOTES:

1. The input timing reference level is 0.8V for V_{IL} and 2V for a V_{IH} .
2. t_{OE} and t_{OP} are characteristics of the device but must be accommodated by the programmer.
3. When programming the 2764A, a 0.1 μ F capacitor is required across V_{PP} and ground to suppress spurious voltage transients which can damage the device.
4. 12.75V V_{PP} & 6.25V V_{CC} for Quick-Pulse Programming Algorithm; 12.5V V_{PP} & 6.0V V_{CC} for Intelligent Programming Algorithm.



27C64/87C64 64K (8K x 8) CHMOS PRODUCTION AND UV ERASABLE PROMS

- CHMOS Microcontroller and Microprocessor Compatible
 - 87C64-Integrated Address Latch
 - Universal 28 Pin Memory Site, 2-line Control
- Low Power Consumption
 - 100 μ A Maximum Standby Current
- Noise Immunity Features
 - $\pm 10\%$ V_{CC} Tolerance
 - Maximum Latch-up Immunity Through EPI Processing
- High Performance Speeds
 - 150 ns Maximum Access Time
- New Quick-Pulse Programming™ Algorithm (1 second programming)
- Available in 28-Pin Cerdip and Plastic DIP Package and 32-Lead PLCC Package.
(See Packaging Spec, Order # 231369)


Intel's 27C64 and 87C64 CHMOS EPROMs are 64K bit 5V only memories organized as 8192 words of 8 bits. They employ advanced CHMOS*II-E circuitry for systems requiring low power, high performance speeds, and immunity to noise. The 87C64 has been optimized for multiplexed bus microcontroller and microprocessor compatibility while the 27C64 has a non-multiplexed addressing interface and is plug compatible with the standard Intel 2764A (HMOS II-E).

The 27C64 and 87C64 are offered in both a ceramic DIP, Plastic DIP, and Plastic Leaded Chip Carrier (PLCC) Packages. Cerdip packages provide flexibility in prototyping and R&D environments, whereas Plastic DIP and PLCC EPROMs provide optimum cost effectiveness in production environments. A new Quick-Pulse Programming™ Algorithm is employed which can speed up programming by as much as one hundred times.

The 87C64 incorporates an address latch on the address pins to minimize chip count in multiplexed bus systems. Designers can eliminate an external address latch by tying address and data pins of the 87C64 directly to the processor's multiplexed address/data pins. On the falling edge of the ALE input (ALE/CE), address information at the address inputs (A_0 - A_{12}) of the 87C64 is latched internally. The address inputs are then ignored as data information is passed on the same bus.

The highest degree of protection against latch-up is achieved through Intel's unique EPI processing. Prevention of latch-up is provided for stresses up to 100 mA on address and data pins from $-1V$ to $V_{CC} + 1V$.

*HMOS and CHMOS are patented processes of Intel Corporation.



Shaded Areas represent the 87C64 version

Figure 1. Block Diagram


290000-1

Pin Names

A ₀ -A ₁₂	ADDRESSES
O ₀ -O ₇	OUTPUTS
OE	OUTPUT ENABLE
CE	CHIP ENABLE
ALE/CE	ADDRESS LATCH ENABLE /CHIP ENABLE
PGM	PROGRAM STROBE
N.C.	NO CONNECT
D.U.	DON'T USE

27C64/87C64
P27C64/P87C64

27256	27128	2732A	2716
V _{PP}	V _{PP}		
A ₁₂	A ₁₂		
A ₇	A ₇	A ₇	A ₇
A ₆	A ₆	A ₆	A ₆
A ₅	A ₅	A ₅	A ₅
A ₄	A ₄	A ₄	A ₄
A ₃	A ₃	A ₅	A ₃
A ₂	A ₂	A ₂	A ₂
A ₁	A ₁	A ₁	A ₁
A ₀	A ₀	A ₀	A ₀
O ₀	O ₀	O ₀	O ₀
O ₁	O ₁	O ₁	O ₁
O ₂	O ₂	O ₂	O ₂
Gnd	Gnd	Gnd	Gnd



2716	2732A	27128	27256
V _{CC}	V _{CC}	V _{CC}	V _{CC}
A ₆	A ₆	PGM	A ₁₄
A ₉	A ₉	A ₁₃	A ₁₃
V _{PP}	A ₉	A ₈	A ₈
OE	A ₉	A ₇	A ₇
A ₁₀	OE/V _{PP}	A ₁₁	A ₁₁
CE	A ₁₀	OE	OE
O ₇	CE	A ₁₀	A ₁₀
O ₆	O ₇	CE	CE
O ₅	O ₆	O ₇	O ₇
O ₄	O ₅	O ₆	O ₆
O ₃	O ₄	O ₅	O ₅
	O ₃	O ₄	O ₄
		O ₃	O ₃

290000-2

NOTE: Intel "Universal Site" Compatible EPROM Pin Configurations are shown in the adjacent blocks to 27C64 Pins. Shaded Areas represent the 87C64 version

Figure 2. Pin Configuration




Figure 3. PLCC(N) Lead Configuration

290000-11

Extended Temperature (Express) EPROMs

The Intel EXPRESS EPROM family is a series of electrically programmable read only memories which have received additional processing to enhance product characteristics. EXPRESS processing is available for several densities of EPROM, allowing the choice of appropriate memory size to match system applications.

- EXPRESS EPROM products are available with 168 ± 8 hour, 125°C dynamic burn-in using Intel's standard bias configuration. This process exceeds or meets most industry specifications of burn-in. The standard EXPRESS EPROM operating temperature range is 0°C to 70°C. Extended operating temperature range (-40°C to +85°C) EXPRESS products are available along with automotive temperature range (-40°C to +125°C) products. Like all Intel EPROMs, the EXPRESS EPROM family is inspected to 0.1% electrical AQL. This may allow the user to reduce or eliminate incoming inspection testing.

EXPRESS EPROM Product Family

PRODUCT DEFINITIONS

Type	Operating Temperature (°C)	Burn-In 125°C (hr)
Q	0 to +70	168 ± 8
T	-40 to +85	NONE
L	-40 to +85	168 ± 8
A	-40 to +125	NONE
B	-40 to +125	168 ± 8

EXPRESS Options

27C64/87C64 Versions

Speed Versions	Packaging Options		
	Cerdip	PLCC	Plastic DIP
-1	T, L, Q	T	T
-15	T, L, Q	T	T
-2	T, L, Q, A, B	T, A	T, A
-20	T, L, Q, A	T	T
-STD	T, L, Q, A, B	T, A	T, A
-25	T, L, Q, A	T	T
-3	T, L, Q, A, B	T, A	T, A
-30	T, L, Q, A	T	T

READ OPERATION


D.C. CHARACTERISTICS

Electrical Parameters of EXPRESS EPROM products are identical to standard EPROM parameters except for:

Symbol	Parameter	27C64 87C64		Test Conditions
		Min	Max	
I _{SB}	V _{CC} Standby Current (mA)	CMOS	0.1	$\overline{CE} = V_{CC}, \overline{OE} = V_{IL}$
		TTL	1.0	$\overline{CE} = V_{IH}, \overline{OE} = V_{IL}$
I _{CC1} ⁽¹⁾	V _{CC} Active Current (mA)	TTL	20, 30	$\overline{OE} = \overline{CE} = V_{IL}$
	V _{CC} Active Current at High Temperature	TTL	20, 30	$\overline{OE} = \overline{CE} = V_{IL}$ $V_{PP} = V_{CC}, T_{ambient} = 85^\circ C$


NOTE:

- See notes 4 and 6 of Read Operation D.C. Characteristics.



Burn-In Bias and Timing Diagrams

PROGRAMMING WAVEFORMS 27C64



NOTES:

1. The Input Timing Reference Level is 0.8V for V_{IL} and 2V for a V_{IH} .
2. t_{OE} and t_{DFP} are characteristics of the device but must be accommodated by the programmer.
3. When programming the 27C64, a 0.1 μ F capacitor is required across V_{pp} and ground to suppress spurious voltage transients which can damage the device.



27C64/87C64

A.C. PROGRAMMING CHARACTERISTICS ~~87C64~~


T_A = 25°C ± 5°C, See Table 2 for V_{CC} and V_{PP} Voltages.

Symbol	Parameter	Limits			Unit	Conditions
		Min	Typ	Max		
t _{VPS}	V _{PP} Setup Time	2			μs	
t _{VCS}	V _{CC} Setup Time	2			μs	
t _{LL}	Chip Deselect Width	2			μs	
t _{AL}	Address to Chip Select Setup	1			μs	
t _{LA}	Address Hold from Chip Select	1			μs	
t _{PW}	PGM Pulse Width	95	100	105	μs	Quick-Pulse
t _{DS}	Data Setup Time	2			μs	
t _{DFP}	OE High to Data Float	0		130	ns	
t _{CES}	Output Enable Setup Time	2			μs	
t _{OE}	Data Valid from Output Enable			150	ns	
t _{DH}	Data Hold Time	2			μs	
t _{CES}	CE Setup Time	2			μs	

NOTE:

1. Programming tolerances and test conditions are the same as 27C64.

PROGRAMMING WAVEFORMS ~~87C64~~



NOTE:

1. 12.75V V_{PP} & 6.25V V_{CC} for Quick-Pulse Programming Algorithm.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



PRELIMINARY

27128B ADVANCED 128K (16K x 8) UV ERASABLE PROM


- Fast 110 nsec Access Time
— HMOS* II-E Technology
- Low Power
— 100 mA Maximum Active
— 40 mA Maximum Standby
- Intelligent Identifier™ Mode
— Automated Programming Operations
- Compatible with 2764A, 27128A, 27256
- intelligent Programming™ Algorithm
— Fast EPROM Programming
- $\pm 10\%$ V_{CC} Tolerance Available
- Available in 26-Pin Cerdip Package
(See Packaging Spec, Order # 231369)

The Intel 27128B is a 5V only, 131,072-bit ultraviolet erasable and electrically programmable read-only memory (EPROM). The 27128B is an advanced high speed version of the 27128 and is fabricated with intel's HMOSII-E technology which significantly reduces die size and greatly improves the device's performance, reliability and manufacturability.

Several advanced features have been designed into the 27128B that allow fast and reliable programming—the intelligent Programming Algorithm and the intelligent Identifier Mode. Programming equipment that takes advantage of these innovations will electronically identify the 27128B and then rapidly program it using an efficient programming method.

The 27128B is available in fast access times including 110 ns (27128B-110V05), 135 ns (27128B-135V05), and 150 ns (27128B-150V10). This ensures compatibility with high-performance microprocessors, such as Intel's 10 MHz 80286 allowing full speed operation without the addition of WAIT states. The 27128B is also directly compatible with the 12 MHz 8051 family.

*HMOS is a patented process of Intel Corporation.




290109-1

Figure 1. Block Diagram

Pin Names

A ₀ -A ₁₃	ADDRESSES
CE	CHIP ENABLE
OE	OUTPUT ENABLE
O ₀ -O ₇	OUTPUTS
PGM	PROGRAM
N.C.	NO INTERNAL CONNECT
D.U.	DON'T USE
WE	WRITE ENABLE



290109-2

NOTE: Intel "Universal Site"—Compatible EPROM Pin Configurations are Shown in the Blocks Adjacent to the 27128B Pins

Figure 2. Cerdip(D) Pin Configuration

ABSOLUTE MAXIMUM RATINGS*

Operating Temperature During
 Read.....0°C to +70°C
 Temperature Under Bias -10°C to +80°C
 Storage Temperature -65°C to +125°C
 All Input or Output Voltages with
 Respect to Ground -0.6V to +6.25V
 Voltage on A_g with
 Respect to Ground -0.6V to +13.5V
 V_{pp} Supply Voltage with Respect to
 Ground During Programming -0.6V to +14V
 V_{CC} Supply Voltage
 with Respect to Ground -0.6V to +7.0V

*Notice: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

NOTICE: Specifications contained within the following tables are subject to change.

READ OPERATION

D.C. CHARACTERISTICS 0°C ≤ T_A ≤ +70°C

Symbol	Parameter	Limits				Conditions
		Min	Typ ⁽³⁾	Max	Units	
I _{LI}	Input Load Current			10	μA	V _{IN} = 5.5V
I _{LO}	Output Leakage Current			10	μA	V _{OUT} = 5.5V
I _{pp1} (2)	V _{pp} Current Read			5	mA	V _{pp} = 5.5V
I _{SB}	V _{CC} Current Standby			40	mA	$\overline{CE} = V_{IH}$
I _{CC1} (2)	V _{CC} Current Active			100	mA	$\overline{CE} = \overline{OE} = V_{IL}$
V _{IL}	Input Low Voltage	-0.1		+0.8	V	
V _{IH}	Input High Voltage	2.0		V _{CC} + 1	V	
V _{OL}	Output Low Voltage			0.45	V	I _{OL} = 2.1 mA
V _{OH}	Output High Voltage	2.4			V	I _{CH} = -400 μA
V _{pp1} (2)	V _{pp} Read Voltage	3.8		V _{CC}	V	V _{CC} = 5.0V ± 0.25

A.C. CHARACTERISTICS 0°C ≤ T_A ≤ +70°C

Versions	V _{CC} ± 5% V _{CC} ± 10%	27128B-110V05		27128B-135V05		27128B-150V10		Unit
		Min	Max	Min	Max	Min	Max	
t _{ACC}	Address to Output Delay		110		135		150	ns
t _{CE}	\overline{CE} to Output Delay		110		135		150	ns
t _{OE}	\overline{OE} to Output Delay		55		65		65	ns
t _{DF} (4)	\overline{CE} High to Output Float	0	45	0	55	0	55	ns
t _{OH}	Output Hold from Addresses \overline{CE} or \overline{OE} Whichever Occurred First	0		0		0		ns


NOTES:

- V_{CC} must be applied simultaneously or before V_{pp} and removed simultaneously or after V_{pp}.
- V_{pp} may be connected directly to V_{CC} except during programming. The supply current would then be the sum of I_{CC} and I_{pp1}. The maximum current value is with Outputs O₀ to O₇ unloaded.
- Typical values are for T_A = 25°C and nominal supply voltages.
- This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven—see timing diagram.


CAPACITANCE(2) $T_A = 25^\circ\text{C}, f = 1\text{MHz}$

Symbol	Parameter	Typ(1)	Max	Unit	Conditions
C_{IN}	Input Capacitance	4	6	pF	$V_{IN} = 0\text{V}$
C_{OUT}	Output Capacitance	8	12	pF	$V_{OUT} = 0\text{V}$


A.C. TESTING INPUT/OUTPUT WAVEFORM



A.C. TESTING LOAD CIRCUIT



A.C. WAVEFORMS



NOTES:

1. Typical values are for $T_A = 25^\circ\text{C}$ and nominal supply voltages.
2. This parameter is only sampled and is not 100% tested.
3. \overline{OE} may be delayed up to $t_{CE} - t_{OE}$ after the falling edge of \overline{CE} without impact on t_{CE} .

DEVICE OPERATION

The modes of operation of the 27128B are listed in Table 1. A single 5V power supply is required in the read mode. All inputs are TTL levels except for V_{PP} and 12V on A_9 for intelligent Identifier.

Table 1. Modes Selection

Pins		\overline{CE}	\overline{OE}	PGM	A_9	A_0	V_{PP}	V_{CC}	Outputs
Mode									
Read		V_{IL}	V_{IL}	V_{IH}	X ⁽¹⁾	X	V_{CC}	5.0V	D_{OUT}
Output Disable		V_{IL}	V_{IH}	V_{IH}	X	X	V_{CC}	5.0V	High Z
Standby		V_{IH}	X	X	X	X	V_{CC}	5.0V	High Z
Programming		V_{IL}	V_{IH}	V_{IL}	X	X	(Note 4)	(Note 4)	D_{IN}
Program Verify		V_{IL}	V_{IL}	V_{IH}	X	X	(Note 4)	(Note 4)	D_{OUT}
Program Inhibit		V_{IH}	X	X	X	X	(Note 4)	(Note 4)	High Z
intelligent Identifier	Manufacturer ⁽³⁾	V_{IL}	V_{IL}	V_{IH}	$V_H^{(2)}$	V_{IL}	V_{CC}	5.0V	89 H
	Device ⁽³⁾	V_{IL}	V_{IL}	V_{IH}	$V_H^{(2)}$	V_{IH}	V_{CC}	5.0V	89 H

NOTES:

1. X can be V_{IL} or V_{IH}
2. $V_H = 12.0V \pm 0.5V$
3. $A_1-A_8, A_{10}-A_{12} = V_{IL}$
4. See Table 2 for V_{CC} and V_{PP} voltages.

Read Mode

The 27128B has two control functions, both of which must be logically active in order to obtain data at the outputs. Chip Enable (\overline{CE}) is the power control and should be used for device selection. Output Enable (\overline{OE}) is the output control and should be used to gate data from the output pins, independent of device selection. Assuming that addresses are stable, the address access time (t_{ACC}) is equal to the delay from \overline{CE} to output (t_{CE}). Data is available at the outputs after a delay of t_{OE} from the falling edge of \overline{OE} , assuming that \overline{CE} has been low and addresses have been stable for at least $t_{ACC} - t_{OE}$.

Standby Mode

EPROMs can be placed in standby mode which reduces the maximum current of the device by applying a TTL-high signal to the \overline{CE} input. When in standby mode, the outputs are in a high impedance state, independent of the \overline{OE} input.

Two Line Output Control

Because EPROMs are usually used in larger memory arrays, Intel has provided 2 control lines which accommodate this multiple memory connection. The two control lines allow for:

- a) the lowest possible memory power dissipation, and
- b) complete assurance that output bus contention will not occur

To use these two control lines most efficiently, \overline{CE} should be decoded and used as the primary device selecting function, while \overline{OE} should be made a common connection to all devices in the array and connected to the READ line from the system control bus. This assures that all deselected memory devices are in their low power standby mode and that the output pins are active only when data is desired from a particular memory device.

SYSTEM CONSIDERATIONS

The power switching characteristics of EPROMs require careful decoupling of the devices. The supply current, I_{CC} , has three segments that are of interest to the system designer—the standby current level, the active current level, and the transient current peaks that are produced by the falling and rising edges of Chip Enable. The magnitude of these transient current peaks is dependent on the output capacitive and inductive loading of the device. The associated transient voltage peaks can be suppressed by complying with Intel's Two-Line Control, and by properly selected decoupling capacitors. It is recommended that a 0.1 μF ceramic capacitor be used on every device between V_{CC} and GND. This should be a high frequency capacitor for low inherent inductance and should be placed as close to the device as possible. In addition, a 4.7 μF bulk electrolytic capacitor should be used between V_{CC} and GND for every eight devices. The bulk capacitor should be located near where the power supply is connected to the array. The purpose of the bulk capacitor is to overcome the voltage droop caused by the inductive effect of PC board-traces.

PROGRAMMING MODES

Caution: Exceeding 14V on V_{PP} will permanently damage the device.

Initially, and after each erasure, all bits of the EPROM are in the "1" state. Data is introduced by selectively programming "0s" into the desired bit locations. Although only "0s" will be programmed, both "1s" and "0s" can be present in the data word. The only way to change a "0" to a "1" is by ultraviolet light erasure (Cerdip EPROMs).

The device is in the programming mode when V_{PP} is raised to its programming voltage (See Table 2) and \overline{CE} and \overline{PGM} are both at TTL low. The data to be programmed is applied 8 bits in parallel to the data output pins. The levels required for the address and data inputs are TTL.

Program Inhibit

Programming of multiple EPROMs in parallel with different data is easily accomplished by using the Program Inhibit mode. A high-level \overline{CE} or \overline{PGM} input inhibits the other devices from being programmed.

Except for \overline{CE} , all like inputs (including \overline{OE}) of the parallel EPROMs may be common. A TTL low-level pulse applied to the \overline{PGM} input with V_{PP} at its programming voltage and \overline{CE} at TTL-Low will program the selected device.

Program Verify

A verify should be performed on the programmed bits to determine that they have been correctly programmed. The verify is performed with \overline{OE} at V_{IL} , \overline{CE} at V_{IL} , \overline{PGM} at V_{IH} and V_{PP} and V_{CC} at their programming voltages.

intelligent Identifier™ Mode

The intelligent Identifier Mode allows the reading out of a binary code from an EPROM that will identify its manufacturer and type. This mode is intended for use by programming equipment for the purpose of automatically matching the device to be programmed with its corresponding programming algorithm. This mode is functional in the $25^{\circ}\text{C} \pm 5^{\circ}\text{C}$ ambient temperature range that is required when programming the device.

To activate this mode, the programming equipment must force 11.5V to 12.5V on address line A9 of the EPROM. Two identifier bytes may then be sequenced from the device outputs by toggling address line A0 from V_{IL} to V_{IH} . All other address lines must be held at V_{IL} during the intelligent Identifier Mode.

Byte 0 ($A0 = V_{IL}$) represents the manufacturer code and byte 1 ($A0 = V_{IH}$) the device identifier code. These two identifier bytes are given in Table 1.

INTEL EPROM PROGRAMMING SUPPORT TOOLS

Intel offers a full line of EPROM Programmers providing state-of-the-art programming for Intel programmable devices. The modular architecture of Intel's EPROM programmers allows you to add new support as it becomes available, with very low cost add-ons. For example, even the earliest users of the iUP-FAST 27/K module may take advantage of Intel's new Quick-Pulse Programming Algorithm, the fastest in the industry.

Intel EPROM programmers may be controlled from a host computer using intel's PROM Programming software (iPPS). iPPS makes programming easy for a growing list of industry standard hosts, including the IBM PC, XT, AT and PCDOS compatibles, Intel Development Systems, Intel's iPDS Personal Development System, and the Intel Network Development System (iNDS-II). Stand-alone operation is also available, including device previewing, editing, programming, and download of programming data from any source over an RS232C port.

For further details consult the EPROM Programming section of the Development Systems Handbook.

ERASURE CHARACTERISTICS (FOR CERDIP EPROMS)

The erasure characteristics are such that erasure begins to occur upon exposure to light with wavelengths shorter than approximately 4000 Angstroms (\AA). It should be noted that sunlight and certain types of fluorescent lamps have wavelengths in the 3000-4000 \AA range. Data shows that constant exposure to room level fluorescent lighting could erase the EPROM in approximately 3 years, while it would take approximately 1 week to cause erasure when exposed to direct sunlight. If the device is to be exposed to these types of lighting conditions for extended periods of time, opaque labels should be placed over the window to prevent unintentional erasure.

The recommended erasure procedure is exposure to shortwave ultraviolet light which has a wavelength of 2537 Angstroms (\AA). The integrated dose (i.e., UV intensity \times exposure time), for erasure should be a minimum of 15 Wsec/cm². The erasure time with this dosage is approximately 15 to 20 minutes using an ultraviolet lamp with a 12000 $\mu\text{W}/\text{cm}^2$ power rating. The EPROM should be placed within 1 inch of the lamp tubes during erasure. The maximum integrated dose an EPROM can be exposed to without damage is 7258 Wsec/cm² (1 week @ 12000 $\mu\text{W}/\text{cm}^2$). Exposure of the device to high intensity UV light for longer periods may cause permanent damage.




Figure 5. Intelligent Programming™ Flowchart

Intelligent Programming™ Algorithm

The Intelligent Programming Algorithm, a standard in the industry for the past few years, can be used to program all of Intel's 12.5V Vpp EPROMs. A flowchart of the Intelligent Programming Algorithm is shown in Figure 5.

The Intelligent Programming Algorithm utilizes two different pulse types: initial and overprogram. The duration of the initial pulse(s) is one millisecond,

which will then be followed by a larger overprogram pulse of length 3X msec. X is an iteration counter and is equal to the number of the initial one millisecond pulses applied to a particular location, before a correct verify occurs. Up to 25 one-millisecond pulses per byte are provided for before the overprogram pulse is applied.

The entire sequence of program pulses and byte verifications is performed at VCC = 6.0V and Vpp = 12.5V. When the Intelligent Programming cycle has been completed, all bytes should be compared to the original data with VCC = Vpp = 5.0V.

D.C. PROGRAMMING CHARACTERISTICS $T_A = 25^\circ\text{C} \pm 5^\circ\text{C}$

Table 2

Symbol	Parameter	Limits			Test Conditions (Note 1)
		Min	Max	Unit	
I_{LI}	Input Current (All Inputs)		10	μA	$V_{IN} = V_{IL}$ or V_{IH}
V_{IL}	Input Low Level (All Inputs)	0.1	0.8	V	
V_{IH}	Input High Level	2.0	$V_{CC} + 1$	V	
V_{OL}	Output Low Voltage During Verify		0.45	V	$I_{OL} = 2.1 \text{ mA}$
V_{OH}	Output High Voltage During Verify	2.4		V	$I_{OH} = -400 \mu\text{A}$
$I_{CC2(4)}$	V_{CC} Supply Current (Program & Verify)		100	mA	
I_{PP2}	V_{PP} Supply Current (Program)		50	mA	$\overline{CE} = V_{IL}$
V_{ID}	A_9 Intelligent Identifier Voltage	11.5	12.5	V	
V_{PP}	Intelligent Programming Algorithm	12.0	13.0	V	$\overline{CE} = \text{PGM} = V_{IL}$
V_{CC}	Intelligent Programming Algorithm	5.75	6.25	V	

A.C. PROGRAMMING CHARACTERISTICS
 $T_A = 25^\circ\text{C} \pm 5^\circ\text{C}$ (See Table 2 for V_{CC} and V_{PP} voltages.)

Symbol	Parameter	Limits				Conditions* (Note 1)
		Min	Typ.	Max	Unit	
t_{AS}	Address Setup Time	2			μs	
t_{OES}	\overline{OE} Setup Time	2			μs	
t_{DS}	Data Setup Time	2			μs	
t_{AH}	Address Hold Time	0			μs	
t_{DH}	Data Hold Time	2			μs	
t_{DFP}	\overline{OE} High to Output Float Delay	0		130	ns	(Note 3)
t_{VPS}	V_{PP} Setup Time	2			μs	
t_{VCS}	V_{CC} Setup Time	2			μs	
t_{CES}	\overline{CE} Setup Time	2			μs	
t_{PW}	PGM Initial Program Pulse Width	0.95	1.0	1.05	ms	Intelligent Programming
t_{OPW}	PGM Overprogram Pulse Width	2.85		78.75	ms	(Note 2)
t_{OE}	Data Valid from \overline{OE}			150	ns	


***A.C. CONDITIONS OF TEST**

Input Rise and Fall Times (10% to 90%) 20 ns
 Input Pulse Levels 0.45V to 2.4V
 Input Timing Reference Level 0.8V and 2.0V
 Output Timing Reference Level 0.8V and 2.0V

NOTES:

- V_{CC} must be applied simultaneously or before V_{PP} and removed simultaneously or after V_{PP} .
- The length of the overprogram pulse (Intelligent Programming Algorithm only) may vary from 2.85 msec to 78.75 msec as a function of the iteration counter value X.
- This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven—see timing diagram.
- The maximum current value is with outputs O_0 – O_7 unloaded.

PROGRAMMING WAVEFORMS



NOTES:

1. The Input Timing Reference Level is 0.8V for V_{IL} and 2V for a V_{IH}.
2. t_{OE} and t_{FP} are characteristics of the device but must be accommodated by the programmer.
3. When programming the 27128B, a 0.1 μF capacitor is required across V_{PP} and ground to suppress spurious voltage transients which can damage the device.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Features

- 256K (32K x 8) CMOS EPROM
- Ultra Low Power
 - 100 μ A Max. V_{CC} Standby Current
 - 40 mA Max. Active Current
- Programmed Using Intelligent Algorithm
 - 12.5 V V_{PP}
- 200 ns Access Times
 - 5V \pm 10% V_{CC}
 - 0° to 70°C Temperature Range
- Minimum 10 Year Data Retention
- JEDEC Approved Byte-wide Pin Configuration
- Silicon Signature®
- Military and Extended Temperature Range Available.

Description

SEEQ's 27C256 is the industry's first 256K CMOS EPROM. It has a 32K x 8 organization and has very low power dissipation. Its 40 mA active current is less than one half the active power of n-channel EPROMs. In addition the 100 μ A V_{CC} standby current is orders of magnitude lower than those same EPROMs. Consequently, system memory sizes can be substantially increased at a very small increase in power. Low active and standby power is


Mode Selection

MODE	PINS	\overline{CE} (20)	\overline{OE} (22)	V_{PP} (1)	V_{CC} (28)	Outputs (11-13, 15-19)
Read		V_{IL}	V_{IL}	V_{CC}	V_{CC}	D_{OUT}
Output Disable		X	V_{IH}	V_{CC}	V_{CC}	High Z
Standby		V_{IH}	X	V_{CC}	V_{CC}	High Z
Program		V_{IL}	V_{IH}	V_{PP}	V_{CC}	D_{IN}
Program Verify		V_{IH}	V_{IL}	V_{PP}	V_{CC}	D_{OUT}
Program Inhibit		V_{IH}	V_{IH}	V_{PP}	V_{CC}	High Z
Silicon Signature*		V_{IL}	V_{IL}	V_{CC}	V_{CC}	Encoded Data


X can be either V_{IL} or V_{IH} .
*For Silicon Signature: A_6 is toggled, $A_7 = 12V$, and all other addresses are at a TTL low.

Silicon Signature is a registered trademark of SEEQ Technology.

Pin Configuration



Block Diagram



Pin Names

$A_0 - A_5$	ADDRESSES - COLUMN (LSB)
$A_6 - A_{14}$	ADDRESSES - ROW
\overline{CE}	CHIP ENABLE
\overline{OE}	OUTPUT ENABLE
$O_0 - O_7$	OUTPUTS

important in applications which require portability, low cooling cost, high memory bit density, and long term reliability.

at 200 ns, making the 27C256 compatible with most of today's microprocessors. Its inputs and outputs are completely TTL compatible.

The 27C256 is specified over the 0° to 70° C temperature range and at 5 V ± 10% V_{CC}. The access time is specified

Initially, and after erasure, all bits are in the "1" state. An intelligent algorithm is used to program the 27C256 typi-

Absolute Maximum Ratings

Temperature

Storage -65°C to +150°C

Under Bias -10°C to +80°C

All Inputs and Outputs

with Respect to Ground +7 V to -0.6 V

V_{PP} with Respect to Ground +14.0 V to -0.6 V

Voltage on A₀

with Respect to Ground +14.0 V to -0.6 V

**COMMENT: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.*

Recommended Operating Conditions

	27C256-20, 27C256-25 27C256-30, 27C256-45
V _{CC} Supply Voltage ^[1]	5V ± 10%
Temperature Range (Read Mode)	(Ambient) 0°C to 70°C
V _{PP} During Read ^[2]	V _{CC}
V _{PP} During Programming ^[3]	12.5 ± 0.3V

DC Operating Characteristics During Read or Programming

Symbol	Parameter	Limits		Units	Test Condition
		Min.	Max.		
I _{IN} ^[4]	Input Leakage		1	μA	V _{IN} = V _{CC} Max.
I _O ^[5]	Output Leakage		10	μA	V _{OUT} = V _{CC} Max.
I _{PP}	V _{PP} Current:				
	Standby Mode		150	μA	$\overline{CE} = V_{CC} - 1 \text{ v. min.}$
	Read Mode		1	mA	F = 5 MHz, $\overline{CE} = V_{IL}$
	Programming Mode		30	mA	V _{PP} = 12.5 v.
I _{CC1}	V _{CC} Standby Current		100	μA	$\overline{CE} \geq V_{CC} - 1 \text{ v.}$
I _{CC2}	V _{CC} Standby Current		1.5	mA	$\overline{CE} = V_{IH}$
I _{CC3}	V _{CC} Active Current		40	mA	$\overline{CE} = \overline{OE} = V_{IL}, O_{0-7} = 0,$ F = 5 MHz.
V _{IL}	Input Low Voltage	-0.1	0.8	V	
V _{IH}	Input High Voltage	2.0	V _{CC} + 1	V	
V _{OL}	Output Low Voltage		0.45	V	I _{OL} = 2.1 ma
V _{OH}	Output High Voltage	2.4		V	I _{OH} = -400 μA.

NOTES:

1. V_{CC} must be applied simultaneously or before V_{PP} and removed simultaneously or after V_{PP}.
2. V_{PP} cannot be left floating and should be connected to V_{CC} during read.
3. 0.1 μF ceramic capacitor on V_{PP} is required during programming only, to suppress voltage transients.
4. Inputs only. Does not include I/O.
5. For I/O only.

AC Characteristics Read Operation (Over operating temperature and V_{CC} range, unless otherwise specified)

Symbol	Parameter	Limits								Units	Test Conditions
		27C256-20		27C256-25		27C256-30		27C256-45			
		Min.	Max.	Min.	Max.	Min.	Max.	Min.	Max.		
t_{AA}	Address Access Time		200		250		300		450	ns	$\overline{OE} = \overline{OE} = V_{IL}$
t_{CE}	Chip Enable Access Time		200		250		300		450	ns	$\overline{OE} = V_{IL}$
t_{OE}	Output Enable Access Time		75		100		120		150	ns	$\overline{OE} = V_{IL}$
t_{DF}	Output or Chip Enable off to Output Float ³⁾		60		60		105		130	ns	$\overline{OE} = V_{IL}$
t_{OH}	Output Hold from Address Change, Chip Enable, or Output Enable, whichever occurs first	0		0		0		0		ns	$\overline{OE} = \overline{OE} = V_{IL}$


Capacitance⁽¹⁾

Symbol	Parameter	Typ.	Max	Unit	Conditions
C_{IN}	Input Capacitance	4	6	pF	$V_{IN} = 0 V$
C_{OUT}	Output Capacitance	8	12	pF	$V_{OUT} = 0 V$

A.C. Test Conditions

Output Load: 1 TTL gate and $C_L = 100 pF$
 Input Rise and Fall Times: $\leq 20 ns$
 Input Pulse Levels: 0.45V to 2.4V
 Timing Measurement Reference Level:
 Inputs 1V and 2V
 Outputs 0.8V and 2V

A.C. Waveforms



NOTES:

1. This parameter is sampled and is not 100% tested.
2. \overline{OE} may be delayed to $t_{AA} - t_{OE}$ after the falling edge of \overline{CE} without impact on t_{AA} .
3. t_{DF} is specified from \overline{OE} or \overline{CE} , whichever occurs first.

cally in four minutes. Data is programmed using a 12.5V V_{pp} and an initial chip enable pulse of 1.0 ms.

Incorporated on the 27C256 is Silicon Signature. Silicon Signature contains encoded data which identifies SEEQ as the EPROM manufacturer and gives the product code. This data is encoded in ROM to prevent erasure by ultraviolet light.

Erase Characteristics

The 27C256 is erased using ultraviolet light which has a wavelength of 2537 Angstroms. The integrated dose, i.e. intensity x exposure time, for erasure is a minimum of 15 watt-seconds/cm². The EPROM should be placed within one inch of the lamp tube during erasure. Table 1 shows the typical EPROM erasure time for various light intensities.

Table 1. Typical EPROM Erasure Time

Light Intensity (Micro-Watts/cm ²)	Erase Time (Minutes)
15,000	20
10,000	30
5,000	55

Silicon Signature

Incorporated in SEEQ's EPROMs is a row of mask programmed read only memory (ROM) cells which is outside of the normal memory cell array. The ROM contains the EPROM's Silicon Signature. Silicon Signature contains data which identifies SEEQ as the manufacturer and gives the product code. This data allows programmers to match

the programming specification against the product which is to be programmed. If there is verification, then the programmer proceeds to program.

Silicon Signature is activated by raising address A_0 to 12V \pm 0.5V, bringing chip enable and output enable to a TTL low, having V_{cc} at 5V, and having all addresses except A_0 at a TTL low. The Silicon Signature data is then accessed by toggling A_0 . The data appears on outputs O_0 to O_7 , with O_7 used as an odd parity bit (see Table 2).

Table 2. Silicon Signature Bytes


	A_0	Hex Data
SEEQ Code (Byte 0)	V_{IL}	94
Product Code (Byte 1)	V_{IH}	C2

Programming

The 27C256 is programmed using the industry standard intelligent algorithm.

The intelligent algorithm requires $V_{cc} = 6V$ and $V_{pp} = 12.5V$ during byte programming. The initial program pulse width is 1.0 millisecond, followed by a sequence of 1.0 millisecond pulses. A byte is verified after each pulse. A single program pulse, with a time duration equal to 3 times the number of 1.0 millisecond pulses applied, is additionally given to the address after it is verified as being correctly programmed. A minimum of one to a maximum of 25 1-ms pulses, plus one 3X overpulse, may be applied to each byte. When the intelligent algorithm cycle has been completed, all bytes must be read at $V_{cc} = V_{pp} = 5V$.

Intelligent Algorithm



NOTES:

1. All times shown in () are minimum and in μsec unless otherwise specified.
2. The input timing reference level is 0.8V for a V_{IL} and 2V for a V_{IH} .
3. t_{OE} and t_{DFP} are characteristics of the device but must be accommodated by the programmer.
4. 0.1 μF ceramic capacitor on V_{PP} is required during programming only, to suppress voltage transients.

Intelligent Algorithm**AC Programming Characteristics** TA = 25° ± 5°C, V_{CC}⁽¹⁾ = 6.0 V ± 0.25 V, V_{PP} = 12.5 V


Symbol	Parameter	Limits			Unit
		Min.	Typ.	Max.	
t _{AS}	Address Setup Time	2			μs
t _{OES}	\overline{OE} Setup Time	2			μs
t _{DS}	Data Setup Time	2			μs
t _{AH}	Address Hold Time	0			μs
t _{DH}	Data Hold Time	2			μs
t _{DFP}	Output Enable to Output Float Delay	0		130	ns
t _{VPS}	V _{PP} Setup Time	2			μs
t _{VCS}	V _{CC} Setup Time	2			μs
t _{PW}	\overline{CE} Initial Program Pulse Width	0.95	1.0	1.05	ms
t _{OPW} ^[2]	\overline{CE} Overprogram Pulse Width	2.85		78.75	ms
t _{OE}	Data Valid from \overline{OE}			150	ns

NOTES:

- V_{CC} must be applied simultaneously or before V_{PP} and removed simultaneously or after V_{PP}.
- The length of the overprogram pulse will vary from 2.85 msec to 78.75 msec as a function of the iteration counter value x.

AC Test Conditions

Input Rise and Fall Times (10% to 90%) 20 ns
 Input Pulse Levels 0.45 V to 2.4 V
 Input Timing Reference Level 0.8 V and 2.0 V
 Output Timing Reference Level 0.8 V and 2.0 V

Ordering Information

เอกสารอ้างอิง

- (1) Advanced Turbo C, Version 2.0, Donna Mosich, 1988
- (2) Memory Components Handbook, Intel, 1988
- (3) เทคโนโลยีฮาร์ดแวร์ IBM PC , สีน กุ์วรรรณ, บริษัท ซีเอ็ดยูเคชั่น จำกัด
- (4) การเขียนโปรแกรมคอมพิวเตอร์ด้วยเทอร์โบซี , มนตรี พจนารถลาวัญญ์
บริษัท ซีเอ็ดยูเคชั่น จำกัด

