

การสื่อสารข้อมูลภาพและเสียงในระบบดิจิทัล
Video and Voice Data Transmission System.



ปริญญานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขา วิศวกรรมอิเล็กทรอนิกส์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหาร ลาดกระบัง

ปีการศึกษา 2536

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เรื่อง การสื่อสารข้อมูลภาพและเสียงระบบดิจิทัล

ผู้จัดทำ

นายกิตติ อัครกิจมงคล

นายอนันต์ จุฑมาตขางกูร



อาจารย์ที่ปรึกษา

(อ.สมศักดิ์ เชื้อศรีวิกุล)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสื่อสารข้อมูลภาพและเสียงในระบบดิจิทัลผ่านเส้นใยแก้วนำแสง

Video and Voice Data Transmission System by Using Optical Fiber

โดย กิตติ อรรถกิจมงคล

อนุชิต จุฑมาตยากร

อาจารย์ที่ปรึกษา ค. สมศักดิ์ เข็ยร์ศิริกุล

บทคัดย่อ

ปัจจุบันระบบการสื่อสารได้พัฒนาอย่างรวดเร็ว โดยเฉพาะการสื่อสารในระบบดิจิทัล ซึ่งมีข้อดีหลายอย่าง เช่น ความเที่ยงตรงในการรับข้อมูล ความสามารถในการเข้ารหัส และสะดวกในการผลิตเพลทซ์ ดังนั้นระบบนี้จึงเป็นระบบที่น่าสนใจ ซึ่งจะปฏิวัติเทคโนโลยีการสื่อสารในปัจจุบันและอนาคต

ปัญหาพิเศษกับนี้เป็นการนำเสนอการส่งสัญญาณภาพในระบบดิจิทัล โดยใช้เทคนิคการผลิตเพลทซ์แบบแบ่งเวลา มีความเร็วในการส่งเท่ากับ 8 Mbit/s โดยส่วนของข้อมูลภาพเป็นภาพขาวดำขนาด 128*256 จุด/ภาพ ความละเอียด 128 ระดับ ระบบรับทำการแยกสัญญาณนาฬิกา โดยใช้ LC ring circuit ร่วมกับ Narrow band PLL

Abstract

Nowadays communication systems are growing up rapidly especially digital communication system because of its advantages such as its accuracy, the ability to encode and multiplex. Therefore Digital Communication become an very interesting system which caused a revolution in Communication technology.

The project presents the transmission of video signals by Time Division Multiplexing (TDM) at a rate of 8.00 Mbit/s. The video signal is a 128*256 monochrome picture and each pixel can display 128 level. The clock signal extracted at the receiver end

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้าที่
บทนำ	1
บทที่ 1 ทฤษฎีระบบการส่ง	2
บทที่ 2 ทฤษฎีสัญญาณภาพ	7
บทที่ 3 ระบบการเก็บภาพเข้าหน่วยความจำ	12
บทที่ 4 ระบบการสื่อสารด้วยใยแก้วนำแสง	15
บทที่ 5 หลักการของ PULSE MODULATION	27
บทที่ 6 การเข้ามัลติเพล็กซ์และลำดับชั้นของระบบ	38
บทที่ 7 การชิงโครโมซ์และการส่งรหัสสัญญาณตามสาย	45
บทที่ 8 วงจรและการทำงานของระบบ	53
- ระบบการส่งข้อมูลภาพ	62
- ระบบการรับข้อมูลภาพ	70
- ส่วนควบคุมสถานะการชิงโครโมซ์	72
- ระบบ CLOCK RECOVERY	87
ผลการทดลอง	101
บทสรุป	101
กิตติกรรมประกาศ	102

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

	หน้าที่
BLOCK DIAGRAM วงจรสร้างสัญญาณควบคุม	58
วงจรสร้างสัญญาณควบคุม	59
วงจรเก็บภาพเข้า RAM ภาคส่ง	61
BLOCK DIAGRAM ภาคส่ง	65
รูป FRAME FORMAT	66
วงจร MULTIPLEX	67
วงจร INTERFACE ของภาคส่ง	68
TIMING DIAGRAM ของภาคส่ง	69
BLOCK DIAGRAM ภาครับ	71
วงจร SYNCHRONIZE STATE CONTROL	80
วงจร SERIAL INPUT PARALLEL OUTPUT	82
วงจร DEMULTIPLEX	84
วงจรเก็บภาพเข้า RAM ภาครับ	85
TIMING DIAGRAM ภาครับ	86
วงจรสร้าง RINGING CLOCK	93
วงจร VOLTAGE CONTROL OSCILLATOR	94
วงจร PHASE LOCKED LOOP	95
วงจร SCRAMBLER	96
วงจร DESCRAMBLER	97
วงจร PAGE SWITCH CONTROL	98
วงจร MIXER	99

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทนำ

ปัจจุบันการสื่อสารข้อมูลสัญญาณเสียงและสัญญาณภาพผ่านสายโทรศัพท์ พบว่ามีข้อจำกัดคือ Bandwidth ของสายส่งแคบ ไม่สามารถส่งสัญญาณหลายๆคู่สายในสายส่งเดียวกัน และไม่สามารถส่งสัญญาณภาพที่มีความต่อเนื่องผ่านสายโทรศัพท์ได้ นอกจากนี้ การส่งสัญญาณผ่านสายโทรศัพท์ยังมีสัญญาณรบกวนจากภายนอกเข้ามาได้ง่าย ดังนั้นหากในอนาคตได้นำเส้นใยแก้วนำแสงมาใช้เป็นตัวกลางในการสื่อสารก็จะสามารถขจัดปัญหาดังที่กล่าวมาแล้วออกไปได้ เนื่องจากเส้นใยแก้วนำแสงมี Bandwidth กว้าง สามารถส่งสัญญาณเสียง สัญญาณภาพ หรือสัญญาณคอมพิวเตอร์ร่วมกันได้

สำหรับโครงการฉบับนี้ เป็นโครงการที่ศึกษาต่อจากนักศึกษาที่เพิ่งจบการศึกษาเมื่อปีการศึกษา 2535 เป็นการศึกษาถึงการส่งสัญญาณภาพและสัญญาณเสียงซึ่งได้ถูกเปลี่ยนเป็นสัญญาณดิจิทัลแล้วส่งร่วมกัน โดยใช้เทคนิคการมัลติเพล็กซ์ แบบแบ่งเวลา (Time Division Multiplex) โดยส่วนของข้อมูลภาพจะเป็นภาพขาวดำจำนวน 256 เส้นต่อภาพ แต่ละเส้นประกอบด้วยจุดภาพ 128 จุด โดยแต่ละจุดสามารถแสดงระดับความเข้มได้ 128 ระดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

ทฤษฎีระบบการส่ง

วัตถุประสงค์เบื้องต้นของระบบการส่ง

ระบบการส่งนั้นเป็นการจัดหรือเตรียมวงจรสื่อสารโดยคำนึงถึงการประหยัดเป็นเบื้องต้น องค์ประกอบที่เป็นกุญแจสำคัญในสิ่งนี้ก็คือ การทำให้ได้รับประโยชน์ร่วมกันได้หลายๆช่องสัญญาณ(channel) การพัฒนาวิธีการต่างๆจนถึงปัจจุบันมีหลายๆวิธี แต่อาจเรียกรวมกันอย่างกว้างๆว่า "เทคนิคของมัลติเพล็กซ์" (Multiplex Technique) ซึ่งในทางทฤษฎีอาจแบ่งได้เป็น 3 ชนิดด้วยกันคือ

- ก) Space Division Multiplex (SDM)
- ข) Frequency Division Multiplex (FDM)
- ค) Time Division Multiplex (TDM)

SDM หมายถึง การส่งสัญญาณหลายช่องสัญญาณอย่างอิสระโดยการแบ่งตามที่ว่าง (space) อย่างเช่นคู่สายของเคเบิลก็เป็นชนิดหนึ่งของระบบ SDM ดังนั้นในทางทฤษฎีแล้ว SDM จะไม่มีความยุ่งยากเท่าใดนัก

FDM และ TDM นั้นเป็นการส่งสัญญาณหลายช่องสัญญาณอย่างอิสระพร้อมๆกันโดยการแบ่งตามความถี่และแบ่งตามเวลาตามลำดับระบบทั้งสองนี้สามารถนำไปใช้ได้หลายช่องสัญญาณตามเส้นทางการส่ง อย่างเช่นสายเคเบิล สถานีทวนสัญญาณทางระบบวิทยุ และการเชื่อมโยง (Links) ของระบบการสื่อสารดาวเทียม เป็นต้น อย่างไรก็ตาม เทคนิคทาง FDM นั้น กระบวนการในการจัดเตรียมหลายๆช่องสัญญาณเพื่อที่จะส่งออกไปนั้นมีหลายวิธี ซึ่งแตกต่างไปจากวิธีการทางเทคนิคของ TDM ข้อแตกต่างที่เห็นได้จากโครงสร้างของสัญญาณที่จะส่งไปในระบบเหล่านั้น โดยทั่วไปสัญญาณอนาล็อกจะถูกนำไปใช้กับระบบ FDM ในขณะที่สัญญาณดิจิทัลจะใช้กับระบบ TDM แต่อย่างไรก็ตาม

สัญญาณอนาล็อกก็สามารถจะนำไปใช้กับมอดูเลชันต่างๆของระบบ TDM ได้ อย่างเช่นระบบ PAM, PPM และ PWM เป็นต้น เพื่อทำความเข้าใจคุณสมบัติที่สำคัญของสัญญาณ

อนาล็อกและสัญญาณดิจิทัลในลักษณะการส่งให้ดีขึ้น จึงขอกล่าวพอสังเขปดังต่อไปนี้
เอกสารนี้เป็นเอกสารที่ส่งในไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณดิจิทัล

เมื่อข่าวสารถูกส่งออกไปในรูปของดิจิทัล จะมีสภาพแตกต่างกับของอนาล็อกเป็นอย่างมาก กล่าวคือจะส่งในรูปของพัลส์ โดยทำให้สัญญาณอนาล็อกสั้นลงและแสดงเป็นสัญญาณแบบดิจิทัล ซึ่งมีค่าเป็นดิสครีต (discrete) ที่แน่นอน คือ "0" และ "1" ซึ่งแสดงสภาวะของพัลส์ว่า "ไม่มี" และ "มี" ตามลำดับ ที่ด้านส่งสัญญาณทุกตัวจะถูกเปลี่ยนเป็นกลุ่มของรหัสเพื่อส่งออกไป สำหรับที่ด้านรับก็จะทำการถอดรหัสนี้เพื่อให้กลับมาเป็นสัญญาณอนาล็อกตามเดิม

จากกระบวนการดังกล่าวข้างต้นสัญญาณดิจิทัลจะมีการลดทอนและการพัวเพี้ยนเมื่อได้ส่งออกไปตามสายส่ง เหมือนกับสัญญาณอนาล็อก อย่างไรก็ตาม ได้กล่าวมาแล้วว่าสัญญาณดิจิทัลจะใช้เป็นค่าดิสครีตที่แน่นอนเท่านั้น ดังนั้น ถ้าใช้อุปกรณ์สร้างสัญญาณใหม่ (regenerative repeater) แล้วก็สามารถจะแก้ปัญหาเหล่านั้นได้ตามที่ได้แสดงไว้ในรูป 1.1 (ข) หรือกล่าวอีกนัยหนึ่งคือคุณภาพของสัญญาณดิจิทัลในสายส่ง (เกือบจะ) ไม่ขึ้นอยู่กับการระยะทางเลย คือมีลักษณะตรงกันข้ามกับการส่งแบบอนาล็อกซึ่งคุณภาพจะเลวลงเมื่อระยะทางเพิ่มขึ้น

เหตุผลในการนำ TDM มาใช้


ในตอนที่ได้กล่าวถึงการส่งสัญญาณแบบอนาล็อกและแบบดิจิทัล ซึ่งพิจารณาได้ว่าระบบการส่งสัญญาณแบบอนาล็อก (ระบบ FDM) ถูกนำมาใช้กันอย่างกว้างขวางและให้บริการอย่างดีเลิศแต่ทำไมจึงมีการพัฒนาเทคนิคใหม่อย่างเช่นระบบทางดิจิทัลขึ้น ทั้งนี้มีเหตุผลบางอย่างพอสรุปได้ดังนี้

ก) ด้านเศรษฐศาสตร์

เมื่อมองในแง่ของการประหยัด เทคนิคของ FDM ทางด้านโทรศัพท์นั้น ในเบื้องต้นจะเหมาะสำหรับการส่งที่มีระยะทางไกลและในทางตรงข้ามจะไม่เป็นการประหยัด ถ้าถูกนำมาใช้ในระยะทางใกล้ๆ สำหรับกรณีการส่งแบบดิจิทัลนั้นจะมีสภาพตรงข้าม เหตุผลคือระบบ FDM นั้น อุปกรณ์ต้นทาง-ปลายทาง (Terminal Equipment) จะมีราคาแพงอย่างเห็นได้ชัด เพราะจำเป็นต้องใช้วงจรกรองความถี่ (filter) ที่มีประสิทธิภาพสูงในการที่จะตัดแยกความถี่ที่ส่งออกไป วงจรกรองความถี่เหล่านี้ไม่สามารถจะรวมเป็นวงจร IC ได้ ดังนั้นจึงไม่สามารถทำให้ราคาถูกลงได้ง่าย สำหรับอุปกรณ์ทวนสัญญาณนั้นไม่ค่อยแพงนัก เมื่อเทียบกับอุปกรณ์สร้างสัญญาณใหม่ในระบบดิจิทัล

ในทางตรงกันข้ามอุปกรณ์ต้นทาง-ปลายทางของระบบดิจิทัลไม่จำเป็นต้องใช้วงจรรอง ความถี่ที่มีประสิทธิภาพดีนั้นก็ ได้ จึงทำให้ราคาถูกลงแต่สำหรับอุปกรณ์สร้างสัญญาณใหม่นั้น เนื่องจากจำเป็นต้องใช้อุปกรณ์ซึ่งมีหน้าที่เรียกว่า ฟังก์ชัน 3R (Reshaping, Retiming, Regenerating) จึงทำให้มีราคาแพงกว่าของระบบ FDM

แนวโน้มโดยทั่วไปของความสัมพันธ์ในการใช้ของสองระบบดังกล่าว แสดงไว้ในรูป 1.2 ในระยะหลังๆ นี้ได้พัฒนาวงจร IC ขึ้นอย่างมีประสิทธิภาพ จึงทำให้เป็นไปได้ที่อุปกรณ์สร้างสัญญาณใหม่จะมีราคาถูกลง ดังนั้นจุดตัดของเส้นตรงสองเส้นในรูป 1.2 อาจจะเคลื่อนไปทางขวามือก็เป็นได้



รูปที่ 1.2 ความสัมพันธ์ระหว่างราคาของระบบอนาล็อกและระบบดิจิทัล

ข) ปราศจากสิ่งรบกวน

เนื่องจากสัญญาณดิจิทัลเป็นค่าแบบดิสครีต ดังนั้นจึงไม่มีสิ่งรบกวนจากที่อื่นโดย เฉพาะนอยส์ (noise) และการแทรกซ้อนที่จะเข้ามาปะปน หรือกล่าวอีกนัยหนึ่งคือ สัญญาณดิจิทัลจะถูกสร้างขึ้นมาใหม่ได้ ในทางตรงกันข้ามถ้าเป็นสัญญาณอนาล็อกจะไม่สามารถหลีกเลี่ยงนอยส์ หรือสิ่งรบกวนอื่นๆ ที่จะเข้ามาแทรกซ้อนได้ และสิ่งเหล่านี้จะ สะสมกันไปตลอด คุณสมบัติที่ได้เปรียบของสัญญาณดิจิทัลที่มีต่อสัญญาณอนาล็อก คือ ใน

เอกสารที่ส่งความถี่เสียงในสายส่งอย่างเช่น เคเบิลสำหรับท้องถิ่น (local cable) ไม่ว่าจะใช้สัญญาณใดก็ตาม เมื่ออยู่ใต้พื้นน้ำจะเจอระยะขงกันการค้ำ
ไม่ว่าจะรบกวนคือ (crossstalk) จะลดลงอย่างน่าพอใจ ถึงเจ้าของเอกสารทุกครั้งที่มีกรนำไปใช้

ค) เหมาะสมสำหรับการบริการที่ไม่ใช่โทรศัพท์

การส่งสัญญาณแบบดิจิทัลจะเหมาะที่สุดสำหรับสัญญาณเดิมที่เป็นแบบดิจิทัลอยู่แล้ว อย่างเช่น ระบบสื่อสารข้อมูล ระบบโทรสาร ซึ่งไม่จำเป็นต้องแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัลอีก จึงทำให้ประหยัดราคาได้อย่างดี ในอนาคตอันใกล้นี้ การส่งสัญญาณแบบดิจิทัลจะรวมไว้กับชุมสายโทรศัพท์แบบดิจิทัล ก็จะนับได้ว่าเป็นการประหยัดพื้นที่และราคาได้

ง) มีประสิทธิภาพสูง

การรวมข้อมูลและสัญญาณโทรศัพท์ส่งไปด้วยกันเป็นสิ่งที่ปรารถนาอย่างยิ่ง เนื่องจากใน 1 ช่องสัญญาณโทรศัพท์แบบดิจิทัลสามารถส่งได้เร็วกว่าของช่องสัญญาณแบบอนาล็อก ตัวอย่างเช่น 1 ช่องสัญญาณโทรศัพท์แบบดิจิทัลจะใช้ 64 kb/s ในขณะที่แบบอนาล็อกนั้นโดยทั่วไปจะใช้ 1.2 kb/s

1.5 ข้อเสียของระบบดิจิทัล

เทคนิคการส่งแบบดิจิทัล ไม่เพียงแต่มีข้อดีเท่านั้นแต่ในขณะเดียวกันก็มีข้อเสีย บางประการดังต่อไปนี้

ก) แบนด์วิดท์ (Bandwidth) กว้าง

แบนด์วิดท์ที่ใช้สำหรับการส่งแบบดิจิทัลจะกว้างกว่าของที่ใช้กับการส่งแบบอนาล็อก (FDM) ตัวอย่างเช่นระบบดิจิทัล PCM-30 จะมีแบนด์วิดท์ประมาณ 2 MHz (64 kb/s 32 chs) สำหรับการส่งระบบ FDM ซึ่งมี 30 ช่องสัญญาณจะมีแบนด์วิดท์ประมาณ 120 kHz (4 kHz*30 chs) เท่านั้น ซึ่งจะเห็นได้ว่าแบนด์วิดท์ที่จำเป็นสำหรับการส่งแบบดิจิทัลจะมีมากกว่าประมาณ 16 เท่า เมื่อเปรียบเทียบกับระบบอนาล็อก ผลที่ตามมาก็คือในอุปกรณ์สร้างสัญญาณใหม่จะต้องมี Gain สูงกว่าเพื่อที่จะเอาชนะการลดทอนของสายส่งที่สูงขึ้นด้วยดังนั้นในทางเทคนิคในปัจจุบัน เมื่อใช้ระยะห่างระหว่างอุปกรณ์ทวนสัญญาณเท่ากันในระบบดิจิทัลนั้นไม่สามารถจะบรรจุช่องสัญญาณได้จำนวนเท่ากันกับของระบบ FDM ได้แต่อย่างไรก็ตามในกรณีที่สายส่งด้วยระบบใยแสง (optical fibre transmission system) ซึ่งเหมาะสำหรับสัญญาณแบบดิจิทัลแล้ว จะแตกต่างจากที่กล่าวมาข้างต้นและคาดหวังว่าสามารถจะติดตั้งอุปกรณ์สร้างสัญญาณใหม่ให้มีระยะห่างขึ้นมากๆได้ เนื่องจากเคเบิลใยแก้วมีคุณลักษณะการลดทอนต่ำ

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้ใช้ในเพื่อการศึกษานี้เท่านั้น เมื่อผู้ใดเห็นเป็นประโยชน์ในการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข) มินออสส์แฝงอยู่ในตัว

ตามที่ได้กล่าวมาแล้วข้างต้นว่า ระบบ PCM จะไม่มีสิ่งรบกวนเช่น นอยส์และครอสทอล์คจากที่อื่น แต่ว่าตามกระบวนการของ PCM นั้น จะมีแซมปลิงนอยส์และควอนไทซิงนอยส์(quantizing noise) รวมอยู่ด้วยอย่างหลีกเลี่ยงไม่ได้ แต่อย่างไรก็ตามในทางเทคนิคแล้วจะสามารถลดอัมพลิจูดของนอยส์เหล่านี้ได้ จึงไม่ค่อยมีผลกระทบกระเทือนต่อการใช้งานจริงๆเท่าใดนัก

ค) อุปกรณ์สร้างสัญญาณใหม่มีราคาแพง

ในสภาพปัจจุบัน อุปกรณ์ทวนสัญญาณของระบบดิจิทัลจะมีราคาแพงกว่าของระบบอนาล็อกในกรณีที่มีช่องสัญญาณเท่ากันตามที่ได้กล่าวมาแล้วในตอน 1.4(ก)แต่อย่างไรก็ตามสถานการณ์จะเปลี่ยนไปเนื่องจากการพัฒนาทางด้าน IC โดยเฉพาะ LSI นอกจากนั้นการนำเอาระบบเคเบิลใยแก้วมาใช้งานก็สามารถแก้ปัญหาในขนาดอื่นใกล้เคียง




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีสัญญาณภาพ

ระบบในการส่งโทรทัศน์นั้นสัญญาณที่ส่งมา เป็นสัญญาณอิเล็กทรอนิกส์ ในการส่งแต่ละภาพจะประกอบด้วยจุดจำนวนมากมาย เรียงต่อเนื่องกันโดยแต่ละจุดจะมีความสว่างมืด หรืออาจเป็นระดับความเข้มของสีต่างๆ ภาพในเครื่องรับโทรทัศน์จะถูกสแกนต่อเนื่องกันไปทีละเส้นดังรูปที่ 2.1



รูปที่ 2.1. การสแกนภาพในจอโทรทัศน์

การสแกนภาพในโทรทัศน์

ภาพในโทรทัศน์เกิดจากการเรียงกันออกมาเป็นเส้นจากภาพหนึ่งไปอีกภาพหนึ่งคือ เริ่มจากจุดบนซ้ายไปขวา จากบนลงล่าง วิธีการนี้เรียกว่า การสแกนเชิงเส้นในแนวนอน

ลำดับการสแกนเป็นดังนี้

1. ลำแสงอิเล็กตรอนจะถูกส่งออกมาตามแนวนอน
2. ที่จุดปลายของเส้นลำแสงจะถูกลากกลับอย่างรวดเร็วมาทางซ้าย เพื่อเริ่มการสแกนใหม่ในช่วงเวลาลากกลับนี้ เรียกว่า Retrace หรือ Flyback ในช่วงนี้จะไม่มีข้อมูลในหลอดภาพ ดังนั้น ช่วงเวลานี้จึงควรเร็วมาก

3. เมื่อลำแสงเลื่อนกลับมาทางซ้าย ตำแหน่งในแนวตั้งจะเลื่อนต่ำลงมา เกิดการสแกนเส้นใหม่ จนในที่สุดถึงขอบล่างขวาจะมีการสแกนในแนวตั้งกลับไปยังขอบบนซ้าย เพื่อสแกนภาพในแนวนอนในเฟรมใหม่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบ PAL (Phase Alternating Line)

ระบบนี้เป็นระบบที่แก้ไขข้อผิดพลาดของระบบ NTSC ซึ่งเป็นระบบที่ใช้กันอยู่ในประเทศไทย จึงขอใช้ระบบนี้อ้างอิง

รายละเอียดมาตรฐาน PAL


จำนวนเส้นต่อภาพ	625	เส้น
จำนวนภาพต่อวินาที	25	ภาพ
จำนวนฟิลด์ต่อวินาที	50	ฟิลด์
ความถี่การหักเหทางแนวนอน	15,625	เฮิรตซ์(Hz)
ความถี่ของซิปแคเรียส	4.43361875	เมกะเฮิรตซ์(MHz)
แบนด์วิดท์สัญญาณ V	0.5	เมกะเฮิรตซ์(MHz)
แบนด์วิดท์สัญญาณ U	0.5	เมกะเฮิรตซ์(MHz)

ในระบบ 625เส้น จะมีความถี่การสแกน 25 ภาพต่อวินาที ดังนั้นจะได้ความถี่ในการสแกนในแนวนอนเท่ากับ $25 \times 625 = 15625$ Hz นั่นคือ เวลาในการสแกนแนวนอนเท่ากับ 64 ไมโครวินาที การสแกนในแต่ละภาพจะใช้เวลา $1/25 = 40$ มิลลิวินาที

การสแกนสัญญาณภาพแบบสลับเส้น (Interlace Scanning)

เนื่องจากการสแกนของสัญญาณบนจอเครื่องรับโทรทัศน์ จะเกิดปัญหาเรื่องการกระพริบของแสงบนหน้าจอ (Flicker) ด้วยเหตุนี้การสร้างภาพหรือสแกนสัญญาณภาพบนจอเครื่องรับโทรทัศน์ จะใช้การสแกนสัญญาณภาพเป็นแบบสลับเส้น โดยแบ่งการสแกนออกเป็น 2 ฟิลด์ คือ ฟิลด์แรกเป็นการสแกนเส้นคี่ เริ่มสแกนจากเส้นสแกนที่ 1 จากขอบบนซ้ายสุดไปขวาสุด และจากบนลงล่าง จะสิ้นสุดการสแกนในเส้นที่ 312.5 หลังจากนั้นจะสับกลับทางแนวตั้งจำนวน 50 เส้นสแกน โดยมาเริ่มต้นสแกนเส้นคี่ในเส้นที่ 313 (ฟิลด์ที่ 2) และสแกนในลักษณะเดียวกับในฟิลด์แรก ซึ่งจะเป็นการสแกนแทรกกระหว่างเส้นสแกนในครั้งแรกตั้งในรูปแบบที่ 2.2 ในการสแกนของสัญญาณภาพลักษณะนี้จะลดการกระพริบของภาพบนหน้าจอให้น้อยลงได้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2 การสแกนสัญญาณภาพแบบสลับเส้น

การสแกนสัญญาณภาพแบบไม่สลับเส้น (Noninterlace Scanning)

การสแกนของสัญญาณภาพในแบบนี้ จะเริ่มจากเส้นแรกด้านบนซ้ายมือสุดของจอมอนิเตอร์ ไปทางด้านขวามือสุดของเส้นถัดไป ทำเช่นนี้จนถึงเส้นสุดท้ายด้านล่างสุดของจอมอนิเตอร์ เป็นการสแกนสัญญาณภาพหมดหนึ่งภาพ หลังจากนั้นจะสลับกลับไปเริ่มสแกนในเส้นที่ 1 ใหม่ซึ่งจะทับกับเส้นเดิมที่สแกนเสร็จในครั้งแรกและจะทำเช่นนี้ตลอดเวลาที่มีการสแกนสัญญาณภาพบนจอมอนิเตอร์ ดังแสดงในรูปที่ 2.3




รูปที่ 2.3 การสแกนสัญญาณภาพแบบไม่สลับเส้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณภาพ

สัญญาณภาพรวม (Composite Video Signal) จะประกอบไปด้วยสัญญาณข้อมูลภาพ สัญญาณแปลงสี สัญญาณซิงค์ ในส่วนสัญญาณแปลงสีและสัญญาณซิงค์ ยังแบ่งออกเป็นสัญญาณแปลงสีและซิงค์ ในแนวนอน และสัญญาณแปลงสีและซิงค์ในแนวตั้ง ความสว่างหรือระดับความเข้มของแต่ละจุดภาพของสัญญาณโทรทัศน์ขึ้นกับระดับโวลเตจของสัญญาณภาพดังรูปที่ 2.4



รูปที่ 2.4 ลักษณะของสัญญาณภาพ

สัญญาณซิงค์ในแนวนอนและแนวตั้ง

ในการสแกนภาพนั้น การสแกนจะต้องเริ่มด้วยเวลาที่แน่นอนตรงกับเครื่องส่ง เพื่อให้ข้อมูลของภาพแสดงตรงตำแหน่งที่ถูกต้อง ในการที่จะให้เครื่องส่งและเครื่องรับมีการส่งและรับที่สัมพันธ์กัน จำเป็นต้องมีสัญญาณซิงค์ส่งมากับสัญญาณภาพด้วย สัญญาณซิงค์นี้จะเป็นพัลส์รูปสี่เหลี่ยม ซึ่งใช้ในการควบคุมการสแกนทั้งทางเครื่องรับและเครื่องส่ง

สัญญาณซิงค์จะถูกส่งรวมมากับสัญญาณภาพ เพื่อประกอบเป็นสัญญาณรวมสำหรับเครื่องรับ สัญญาณนี้จะเกิดในระหว่างช่วงของการแปลงสี ซึ่งไม่มีข้อมูลของภาพในการส่ง สัญญาณซิงค์ตามแนวนอนจะเกิดขึ้นในช่วงสุดท้ายของการสแกนเส้นตามแนวนอน ซึ่งเป็นการเริ่มลากกลับตามแนวนอน สัญญาณซิงค์ตามแนวตั้งจะเกิดตอนที่ภาพสแกนถึงตำแหน่งล่างสุดของจอภาพ เมื่อเกิดการลากกลับของลำอิเล็กตรอนตามแนวตั้ง

ในการสแกนเส้นสแกนตามแนวนอนด้วยความถี่ 15625 Hz ความถี่ของสัญญาณซิงค์แนวนอนจะเท่ากับ 15625 Hz ด้วย ส่วนความถี่ของสัญญาณซิงค์ตามแนวตั้งจะเท่ากับ 50 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณแปลงค์ในแวนอนและแนวตั้ง

ในระบบโทรทัศน์ สัญญาณแปลงค์ คือ สัญญาณที่ทำให้เป็นสีดำ ในส่วนของสัญญาณ Video โวลเตจของสัญญาณแปลงค์จะอยู่ที่ระดับของสีดำ ระดับของโวลเตจสีดำนี้อาจจะไปทำให้กระแสที่ใช้ในการยิงลำอิเล็กตรอนหยุดไหล ทำให้ไม่มีแสงออกมาที่จอภาพ จุดประสงค์ของสัญญาณแปลงค์ก็เพื่อไม่ให้ภาพเส้นที่ลากกลับในช่วงของการสแกน

สัญญาณแปลงค์ในแวนอนมีความถี่ 15625 Hz ทำให้เกิดการแปลงค์ในช่วงของเส้นที่ลากกลับจากขวามาทางซ้าย สัญญาณแปลงค์ในแนวตั้งมีความถี่ 50 Hz ทำให้เกิดการแปลงค์ในส่วนลากกลับจากส่วนล่างขึ้นส่วนบน ช่วงเวลาของสัญญาณแปลงค์ในแวนอนมีค่าประมาณ 20 % ดังนั้นสัญญาณตามแวนอนมีค่าเท่ากับ $64 \times 0.2 = 12.8$ ไมโครวินาที ซึ่งแสดงให้เห็นว่าช่วงเวลาการลากเส้นกลับต้องสิ้นสุดภายใน $12.8 \mu\text{s}$ สำหรับช่วงเวลาของสัญญาณแปลงค์ ตามแนวตั้งมีช่วงเวลาในหนึ่งภาพเท่ากับ 20 ms ซึ่งแสดงให้เห็นว่า การลากกลับของภาพจากจุดล่างสุดไปจุดบนสุดต้องเสร็จสิ้นภายในเวลา 1.6 ms

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

ระบบการเก็บภาพลงในหน่วยความจำ


เนื่องจากสัญญาณภาพที่ได้จากกล้องวิดีโอ (Video Camera) เป็นสัญญาณภาพแบบอนาลอก ดังนั้น ถ้าเราจะทำการเก็บข้อมูลภาพที่ได้นี้ จะต้องทำการแปลงสัญญาณภาพแบบอนาลอกให้เป็นข้อมูลภาพทางดิจิทัล (Analog to Digital Converter) เสียก่อน แล้วจึงนำไปเก็บลงสู่หน่วยความจำ หรือวิดีโอแรม (Video RAM) ได้ แต่เนื่องจากการสแกนของสัญญาณภาพที่ได้จากกล้องวิดีโอมีความเร็วสูงมาก เวลาที่ใช้ในการสแกนสัญญาณภาพแต่ละภาพประมาณ 40 มิลลิวินาที (ms) ในกรณีที่เรากำลังต้องการเก็บข้อมูลภาพให้ได้รายละเอียดของภาพมากจะต้องใช้สัญญาณคล็อก (Clock) ในการสุ่มข้อมูลภาพของวงจร A/D ที่ความถี่สูง แต่ก่อนอุปกรณ์พวกนี้มีแต่เฉพาะใช้กับงานความเร็วต่ำๆ แต่ปัจจุบันการพัฒนาเทคโนโลยีทางด้านการผลิตอุปกรณ์ทางอิเล็กทรอนิกส์ได้ก้าวหน้าไปอย่างรวดเร็ว ได้ผลิตอุปกรณ์ที่ใช้แปลงสัญญาณอนาลอกเป็นข้อมูลทางดิจิทัลโดยสร้างเป็นชิปไอซี (Chip IC) สำเร็จรูปที่มีความเร็วสูงออกสู่ตลาด ในงานวิจัยนี้ได้เลือกใช้ Flash A/D เบอร์ CA3306 เป็น A/D ขนาด 6 บิต (Bits) จำนวน 2 ตัว มาต่อรวมกัน เพื่อให้มีขนาดเพิ่มขึ้นเป็น 7 บิต ซึ่งสามารถแสดงระดับสัญญาณได้ถึง 128 ระดับ

ลักษณะการเก็บข้อมูลภาพทางดิจิทัลขนาด 256 × 256 จุดต่อภาพ

การเก็บข้อมูลภาพทางดิจิทัลขนาด 256 × 256 จุดต่อภาพ ภาพที่ได้มีความละเอียดของภาพสูงพอสมควรเหมาะสำหรับการนำข้อมูลภาพที่ได้ไปทำขบวนการ (Process) ต่างๆ ที่ไม่ต้องการความละเอียดของภาพมากนัก ซึ่งใช้พื้นที่หน่วยความจำเพียง 64 กิโลไบต์ (Kbytes) มีลักษณะการเก็บข้อมูลดังรูปที่ 3.1

ลักษณะการเก็บข้อมูลภาพลงสู่หน่วยความจำโดยเริ่มจากบนซ้ายมือสุดเป็นแอดเดรส 0 ของหน่วยความจำ และนับไปทางขวามือจนถึงขวาสุด เป็นแอดเดรสที่ 255 ต่อจากนั้นจะเริ่มเก็บจุดทางซ้ายมือสุดของเส้นถัดไปเป็นแอดเดรสที่ 256 เก็บต่อไปในลักษณะนี้จนถึงจุดทางขวาล่างสุดเป็นแอดเดรสที่ 65535 รวมแล้วต้องใช้พื้นที่หน่วยความจำทั้งหมด 64 กิโลไบต์ (Kbytes)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.1 แสดงการจัดพื้นที่หน่วยความจำ

การแบ่งพื้นที่หน่วยความจำที่ใช้เก็บข้อมูลภาพออกเป็นหลายชุด

การเก็บข้อมูลภาพในลักษณะนี้ จะแบ่งพื้นที่หน่วยความจำที่ใช้เก็บข้อมูลภาพออกเป็นหลายชุด หลักการนี้แสดงดังบล็อกไดอะแกรมในรูปที่ 3.2 สมมุติให้แบ่งหน่วยความจำออกเป็น 2 ชุด



รูปที่ 3.2 บล็อกไดอะแกรมการเก็บข้อมูลภาพโดยวิธีแบ่งชุดหน่วยความจำ

จากบล็อกไดอะแกรมจะเห็นว่า หลักการเก็บข้อมูลภาพในลักษณะนี้จะแบ่งหน่วยความจำออกเป็น 2 ชุด (Page) สลับชุดกันเขียนข้อมูลภาพ เพื่อให้สามารถเก็บข้อมูลภาพที่มีความเร็วสูงลงสู่หน่วยความจำความเร็วปกติ (Access Time ประมาณ 250 นาโนวินาที, ns) ได้

การทำงานของกรเก็บข้อมูลภาพในลักษณะนี้ เริ่มจากนำเอาข้อมูลภาพที่ออกจากเอาต์พุตเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของวงจรใน A/D มาผ่านวงจร สวิตช์ S1 เลือกชุดของหน่วยความจำที่จะใช้เขียนโดยเริ่มจากชุดที่ 1 (สวิตช์เลือกอยู่ตำแหน่งบน) ข้อมูลภาพที่ผ่านเข้ามาจะผ่านวงจรหน่วยข้อมูลชั่วคราว (Data Latch) ช่วยเก็บข้อมูลไว้ในขณะที่สวิตช์ S1 สับไปที่หน่วยความจำชุดที่ 2 เพื่อให้หน่วยความจำชุดแรกมีเวลาเขียนข้อมูลภาพได้ทัน ส่วนหน่วยความจำชุดที่ 2 ก็ใช้หลักการเขียนข้อมูลภาพลักษณะเดียวกัน ซึ่งจะเห็นว่าเวลาในการเขียนข้อมูลภาพลงสู่หน่วยความจำแต่ละครั้งจะมีเวลานานเป็น 2 เท่า (กรณีแบ่งพื้นที่หน่วยความจำออกเป็น 2 ชุด) ของความเร็วในการสแกนของสัญญาณภาพ จากหลักการนี้จะทำให้สามารถใช้หน่วยความจำที่มีความเร็วต่ำเก็บข้อมูลภาพที่มีการสแกนสัญญาณภาพความเร็วสูงได้ ส่วนการนำเอาข้อมูลภาพออกสู่มอนิเตอร์ (Monitor) ก็มีสวิตช์สำหรับสลับชุดของหน่วยความจำ ในรูปแสดงด้วยสวิตช์ S2 เพื่อให้ข้อมูลภาพมีลักษณะเหมือนกับตอนที่ออกมาจากวงจรในส่วน A/D

ข้อดีข้อเสียสำหรับการเก็บข้อมูลภาพแบบแบ่งชุดหน่วยความจำ

ข้อดี

1. หน่วยความจำซึ่งเป็นหัวใจของการเก็บข้อมูลภาพ ไม่จำเป็นต้องใช้หน่วยความจำที่มีความเร็วสูง สามารถใช้หน่วยความจำที่มีความเร็วปกติทั่วไป (ประมาณ 250 นาโนวินาที, ns)
2. ทำให้สามารถหาซื้ออุปกรณ์ภายในประเทศได้
3. สามารถขยายระบบให้สามารถเก็บข้อมูลภาพได้ความละเอียดมากขึ้นได้

ข้อเสีย

1. ต้องมีวงจรสวิตช์เลือกชุดของหน่วยความจำหลายชุด (กรณีใช้หน่วยความจำหลายชุด)
2. การทำงานของสวิตช์แต่ละชุดต้องสัมพันธ์ต่อเนื่องกัน มิฉะนั้นแล้วทำให้ข้อมูลภาพขาดหายไป
3. เนื่องจากต้องมีการสับสวิตช์เพื่อเปลี่ยนชุดของหน่วยความจำตลอดเวลา ทำให้เกิดการผิดพลาดของข้อมูลภาพได้
4. การออกแบบวงจรยุ่งยาก เนื่องจากถ้าเป็นระบบใหญ่ๆ จะต้องใช้วงจรสวิตช์จำนวนมาก ทำให้ตัวเครื่องใหญ่ และวงจรมีความยุ่งยากซับซ้อน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ระบบสื่อสารด้วยใยแก้วนำแสง

ระบบติดต่อสื่อสาร

ลักษณะการติดต่อสื่อสารถึงกันจากสถานีหนึ่งไปยังอีกสถานีหนึ่ง ต้องสามารถตอบโต้ข่าวสารถึงกันได้ทันทีที่ กล่าวคือ ความสามารถในการส่งและรับควรจะเป็นไปในช่วงเวลาเดียวกัน ระบบที่สถานีส่งทำหน้าที่ส่งข้อมูลเพียงด้านเดียว โดยสถานีรับไม่มีความสามารถในการส่งข้อมูลกลับ ระบบเช่นนี้เป็นระบบสื่อสารทางเดียว เรียกว่า "ระบบซิมเพล็กซ์" (Simplex) ซึ่งในทางปฏิบัติมิใช้กันอยู่น้อยมาก ระบบสื่อสารที่แต่ละสถานีสามารถทำหน้าที่ส่งและรับข้อมูลได้ เรียกว่าระบบสื่อสารสองทางหรือ "ระบบดูเพล็กซ์" (Duplex) ในการสื่อสารข้อมูลสองทางอย่างง่ายๆ อาจใช้สวิตช์เป็นตัวติดต่อสัญญาณรับ-ส่ง และสัญญาณส่ง-รับให้มีความสัมพันธ์กันในระหว่างสองสถานี ดังรูปที่ 4.1 (ก) ระบบนี้สถานีทั้งสองยังไม่สามารถโต้ตอบข้อมูลได้ทันทีทันใด ต้องรอจังหวะช่วงเวลาที่ยังสวิตช์ต่อสัญญาณก่อน จึงเรียกลักษณะเช่นนี้ว่าระบบกึ่งสองทางหรือ "ระบบฮาล์ฟดูเพล็กซ์" (Half Duplex)

การแก้ไขให้สถานีทั้งสองสามารถรับส่งข้อมูลได้ในช่วงเวลาเดียวกันอย่างง่ายๆ ทำได้โดยนำระบบซิมเพล็กซ์ 2 ชุดเข้ามาใช้ เรียกว่า "ระบบสเปซมัลติเพล็กซ์" (space multiplex) ดังรูปที่ 4.1 (ข) แต่ก็ต้องเสียค่าใช้จ่ายเพิ่มขึ้นเกี่ยวกับอุปกรณ์นำสัญญาณ หรือใยแก้วนำแสงอีกเส้นหนึ่ง วิธีการแก้ปัญหาที่นิยมกันคือการนำระบบมัลติเพล็กซ์แบบ FDM หรือ TDM เข้ามาใช้ การเลือกใช้ระบบ FDM หรือ TDM นั้นขึ้นกับวัตถุประสงค์ และอุปกรณ์ใช้งานในระบบเป็นหลัก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.1 ระบบการสื่อสารแบบสองทางหรือจุดเพื่ักซ์

หลักการสื่อสารด้วยใยแก้วนำแสง

ระบบการสื่อสารด้วยใยแก้วนำแสง มีโครงสร้างคล้ายกับระบบการสื่อสารด้วยสายเคเบิล เพียงแต่ใช้ตัวกลางนำข้อมูลที่ต่างกัน กล่าวคือเมื่อต้องการส่งข้อมูลที่อาจอยู่ในรูปของสัญญาณเสียง สัญญาณภาพ หรือข้อมูลทางคอมพิวเตอร์ วงจรภาคส่งจะทำหน้าที่จัดรูปสัญญาณให้เหมาะสม ด้วยวิธีการเข้ารหัสและมอดูเลต โดยลักษณะของข้อมูลที่ใช้ในขั้นตอนนี้ส่วนใหญ่มักจัดให้อยู่ในรูปของสัญญาณดิจิทัล เพราะให้ผลลัพธ์ที่ดีกว่า จากนั้นวงจรในส่วนที่เป็นแหล่งกำเนิดแสงหรือไดรเวอร์ขับสัญญาณ จะแปลงสัญญาณทางไฟฟ้าที่ได้ให้เป็นสัญญาณแสงส่งไปยังสถานีรับ โดยมีใยแก้วนำแสงทำหน้าที่เป็นท่อนำสัญญาณ ที่สถานีรับจะมีโฟโตทรานซิสเตอร์คอยเปลี่ยนสัญญาณแสงที่รับได้ให้อยู่ในรูปของสัญญาณไฟฟ้า แล้วส่งไปยังวงจรภาครับเพื่อถอดรหัสและดีมอดูเลตสัญญาณ ทำให้ได้สัญญาณที่มีลักษณะเดียวกับสัญญาณเดิม เป็นข้อมูลขาออกเพื่อนำไปใช้งานต่อไป

ในช่วงระหว่างสถานีส่งสัญญาณและสถานีรับสัญญาณที่เชื่อมด้วยใยแก้วนำแสง จะต้องมีส่วนทวนสัญญาณ (Repeater) ทำหน้าที่ขยายและจัดรูปสัญญาณที่เกิดการผิดเพี้ยนไปในระหว่างการเดินทาง ในการใช้งานจริง ระยะห่างระหว่างสถานีทวนสัญญาณมีค่าประมาณ 10 กิโลเมตรขึ้นไป โดยจะขึ้นกับขนาดหรือปริมาณของข้อมูลที่ใช้รับส่ง สำหรับระบบที่มีประสิทธิภาพสามารถรับส่งสัญญาณข้อมูลที่มีขนาด 2 Gb/s (สองพันล้านบิตในหนึ่งวินาที) ไปเป็นระยะทาง 2,200 กิโลเมตร โดยมีสถานีทวนสัญญาณเพียง 25 สถานี ในทุกๆ ระยะ 80 กิโลเมตร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การมอดูเลต (MODULATE)

การมอดูเลต เป็นการผสมสัญญาณข้อมูลกับสัญญาณที่เป็นคลื่นพาหะเข้าด้วยกัน ในลักษณะใดลักษณะหนึ่ง เพื่อให้สามารถส่งข้อมูลนั้นไปในระยะทางไกลได้ การมอดูเลตสัญญาณที่ภาคส่งของระบบการสื่อสารแบบดิจิทัลด้วยใยแก้วนำแสง ทำได้หลายวิธี ตัวอย่างเช่น


พัลส์โค้ดมอดูเลชัน (PCM)

เป็นเทคนิคการมอดูเลตที่นิยมใช้กันอย่างแพร่หลายในระบบการสื่อสาร โดยเฉพาะระบบโทรศัพท์ทางไกล ลักษณะการทำงานของระบบ PCM แสดงดังรูปที่ 4.2 และรูปที่ 4.3 ในตอนแรกสัญญาณอินพุตจะถูกสุ่มตัวอย่างหรือแซมเปิล (Sample) โดยที่ขนาดความถี่ของพัลส์ที่เป็นคลื่นพาหะต้องมีค่ามากกว่าความถี่ของสัญญาณอินพุตอย่างน้อยสองเท่า ค่าความถี่ของคลื่นพาหะนี้เรียกว่า "อัตราการแซมปลิง" (Sampling Rate) จากนั้นขนาดของสัญญาณที่ถูกสุ่มออกมาจะถูกทำการเข้ารหัสเป็นข้อมูลทางดิจิทัลด้วยระบบไบนารี ความละเอียดของระดับสัญญาณขึ้นอยู่กับจำนวนบิตที่ใช้ในการเข้ารหัส ข้อมูลดิจิทัลที่ถูกเข้ารหัสแล้ว ดังรูปที่ 4.3 (ข) จะทำหน้าที่ควบคุมแหล่งกำเนิดแสงให้ส่งข้อมูลออกไปในลักษณะของสวิตช์ปิด-เปิด ดังนั้นในระบบนี้ สัญญาณแสงที่เป็นข้อมูลจะไม่คำนึงถึงระดับความเข้มแสงเลย นอกจากการปิด-เปิดแสงในช่วงเวลาที่กำหนดในแต่ละบิตข้อมูล ทำให้ลดการเกิดสัญญาณรบกวนลงได้มาก สัญญาณดิจิทัลที่รับได้ในภาครับ จะถูกแปลงกลับสู่สัญญาณอนาล็อกอีกครั้งหนึ่ง ก่อนถูกส่งผ่านวงจรกรองความถี่เพื่อทำให้ได้สัญญาณที่มีลักษณะเดียวกับสัญญาณอินพุต ก่อนนำไปขยายสัญญาณเพื่อนำไปใช้งานต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2 บล็อกไดอะแกรมของระบบ PCM



รูปที่ 4.3 รูปคลื่นของสัญญาณระบบมอดูเลตแบบ PCM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประสิทธิภาพการส่งข้อมูลทางดิจิทัล สามารถกำหนดได้จากอัตราการส่งข้อมูลหรือบิตเรต (Bit Rate) ในลักษณะของจำนวนบิตต่อเวลา ตัวอย่างเช่น ระบบโทรศัพท์ที่มีค่าแบนด์วิดท์ของข้อมูล (เสียงพูด) 4 กิโลเฮิรตซ์ หากใช้อัตราการแซมปลิง 4 เท่า คือใช้ค่าความถี่เท่ากับ 16 กิโลเฮิรตซ์ และให้ข้อมูลแต่ละค่าที่เกิดจากการสุ่มตัวอย่าง ถูกแปลงเป็นเลขไบนารีชนิด 8 บิต จะทำให้ได้บิตเรตของระบบมีค่าเท่ากับ 128 กิโลบิตต่อวินาที (kb/s) หรืออาจเขียนเป็นสูตรการคำนวณได้ว่า

$$\text{บิตเรต} = \text{แบนด์วิดท์} \times \text{อัตราการแซมปลิง} \times \text{จำนวนบิตต่อข้อมูล}$$

ระบบมัลติเพล็กซ์ (MUX)




ระบบมัลติเพล็กซ์ เป็นระบบที่ทำให้สามารถส่งและรับข้อมูลจากแหล่งต่างๆ จำนวนมากได้ในช่วงเวลาเดียวกัน โดยใช้ตัวกลางนำข้อมูลเดียวกัน ในระบบใยแก้วนำแสงนับว่ามีประโยชน์มาก เพราะเป็นระบบที่มีช่องของแบนด์วิดท์กว้างมากอยู่แล้ว ดังนั้น หากมีการนำเอาระบบมัลติเพล็กซ์ที่มีประสิทธิภาพสูงมาใช้ร่วมกันย่อมทำให้สามารถสื่อสารข้อมูลจำนวนมากได้ภายในช่วงเวลาเดียวกัน ระบบมัลติเพล็กซ์มีอยู่หลายวิธี ตัวอย่างเช่น

ระบบการแบ่งเวลา (Time Division Multiplexing)

เป็นระบบที่ใช้การแบ่งเวลาเป็นช่วงๆ โดยในแต่ละช่วงใช้สำหรับการบรรจุข้อมูลที่มาจากแหล่งกำเนิดสัญญาณที่ต่างๆ เรียงกันไป

ในรูปที่ 4.4 เป็นการทำงานของระบบ TDM ที่ต้องการส่งข้อมูลจาก 4 ช่องสัญญาณพร้อมกัน โดยในแต่ละช่องสัญญาณจะส่งข้อมูลเป็นค่าๆ ละ 4 บิต ข้อมูลทั้ง 4 ช่องจะถูกเลือกด้วยอุปกรณ์ที่ทำหน้าที่คล้ายสวิตช์ เชื่อมระหว่างภาคส่งและภาครับอย่างสัมพันธ์กัน โดยมีสัญญาณชิงโครในซ์คอยควบคุม ระยะเวลาที่ใช้สำหรับรับส่งข้อมูลในแต่ละช่องต้องเท่ากัน และต้องมีช่วงเวลาพอที่จะส่งทั้งค่าหรือ 4 บิตได้ เมื่อเริ่มต้นทำงาน สวิตช์เลื่อนไปครบ 1 รอบ ข้อมูลที่เป็นค่าแรกของแต่ละช่องสัญญาณจะถูกส่งไปยังภาครับทั้ง 4 ช่อง ชุดของข้อมูลที่ส่งไปในหนึ่งรอบนี้เรียกว่า "เฟรม" ดังแสดงด้วยไทม์มิงไดอะแกรม ดังรูปที่ 4.4 (ข) ในแต่ละเฟรมของข้อมูล ควรมีสัญญาณอื่นแทรกไว้ เพื่อบอกให้ทราบว่าข้อมูลหมดเฟรมแล้ว ภาครับจะได้เตรียมพร้อมสำหรับเฟรมต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4 การทำงานของระบบ TDM

ในทางปฏิบัติ สัญญาณข้อมูลอินพุตจะถูกมอดูเลตและเข้ารหัสด้วยวิธีดังกล่าวในข้างต้น จากนั้นสัญญาณจะถูกส่งเข้าไปเก็บในวงจร "บัฟเฟอร์" สำหรับพักข้อมูล และรอเวลาถูกอ่านในระบบมัลติเพลกซ์ ดังนั้น ระบบ TDM จึงเหมาะสำหรับข้อมูลที่มีอัตราส่งช้า โดยจะช่วยให้สามารถส่งข้อมูลพร้อมกันได้หลายช่อง ด้วยระบบที่มีอัตราการส่งข้อมูลรวมสูงมาก อัตราการส่งข้อมูลของระบบมัลติเพลกซ์สามารถคำนวณได้จาก

$$\text{อัตราการส่ง MUX} = \text{จำนวนช่อง} \times \text{อัตราการส่งแต่ละช่อง}$$

ตัวอย่างเช่น เราต้องการส่งข้อมูลจำนวน 8 ช่องสัญญาณพร้อมกัน โดยในแต่ละช่องสัญญาณมีอัตราการส่งข้อมูล 1,000 ไบต์ต่อวินาที หรือ 8,000 บิตต่อวินาที (1 ไบต์มี 8 บิต) สามารถใช้ระบบมัลติเพลกซ์ชนิด TDM ที่มีอัตราการส่งข้อมูล $8 \times 8,000 = 64$ กิโลบิตต่อวินาทีได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรวจรไดรวอร์

วงจรวจรไดรวอร์หรือวงจรวจรขับสัญญาณ เป็นส่วนสำคัญที่จะช่วยให้แหล่งกำเนิดแสงที่เป็น LED หรือเลเซอร์ไดโอด ทำงานได้อย่างมีประสิทธิภาพ ลักษณะวงจรวจรไดรวอร์สำหรับ LED ค่อนข้างแตกต่างจากวงจรวจรเลเซอร์ไดโอด ทั้งนี้เนื่องจาก LED มีคุณสมบัติความเป็นเชิงเส้นในการเปล่งแสงตามค่ากระแสไบแอสโดยตรง ทำให้เหมาะสำหรับระบบสื่อสารที่ใช้ข้อมูลแบบอนาลอก ในขณะที่พลังงานแสงที่เปล่งออกมาจากเลเซอร์ไดโอด มักมีการเปลี่ยนแปลงสูงมากอย่างรวดเร็ว ทั้งๆ ที่กระแสไบแอสที่มากกว่ากระแสเทรชโฮลด์ (I_{th}) มีค่าเพิ่มขึ้นเพียงเล็กน้อย จึงนิยมใช้เลเซอร์ไดโอดกับวงจรวจรขับสัญญาณที่มีข้อมูลเป็นแบบดิจิทัล

วงจรวจรไดรวอร์ LED แบบดิจิทัล

แม้ว่า LED จะเหมาะสำหรับการส่งสัญญาณแบบอนาลอก แต่ในระบบสื่อสารระยะไกลก็อาจสามารถใช้ส่งข้อมูลที่เป็นดิจิทัลได้ ดังเช่น วงจรในรูปที่ 2.5 ซึ่งเป็นวงจรวจรใช้งานแบบง่าย ซึ่งวงจรวจรในรูปที่ 4.5 (ก) ใช้สำหรับส่งข้อมูลที่มีค่าเป็น 1 ทางดิจิทัล โดยค่าของกระแสที่ไหลผ่าน LED (I_F) ถูกกำหนดโดยกระแสคอลเล็กเตอร์ (I_C) ของทรานซิสเตอร์ Q_1 และคำนวณได้ด้วย

$$I_F = I_C = (V_{CC} - V_F) / R_1$$

เมื่อ V_F เป็นแรงดันตกคร่อม LED ขณะไบแอสตรง มีค่าตามสเปกที่กำหนด


กระแสเบส I_B เป็นตัวควบคุมกระแส I_C อีกทีหนึ่งตามสูตรของ $I_B = I_C / \beta$ เมื่อ β คือ กำลังขยายของทรานซิสเตอร์ และ I_B คำนวณได้จาก

$$I_B = (V_{i(max)} - V_{BE} - V_F) / R_B$$

เมื่อ $V_{i(max)}$ คือ ค่าแรงดันสูงสุดของสัญญาณเข้า หรือก็คือระดับแรงดันขณะข้อมูลทางดิจิทัลเป็น "1"

วงจรวจรในรูปที่ 4.5 (ข) เป็นอีกลักษณะหนึ่งของการส่งข้อมูลดิจิทัล ที่มีเสถียรภาพมากกว่าวงจรวจรในรูปที่ 4.5 (ก) โดยใช้ไอซีเบอร์ 75451 หรือ 75450 เพียงบางส่วน ที่ขาหนึ่งของแอนด์เกตถูกกำหนดให้มีสภาวะทางลอจิกเป็น "1" (+5V) ขาที่เหลือใช้สำหรับส่งข้อมูลโดยขณะข้อมูลเป็น "1" LED จะไม่ทำงาน และเมื่อข้อมูลเป็น "0" LED จะส่งสัญญาณแสงออกมา ส่วนตัวเก็บประจุ (C) ใช้สำหรับลดผลของการเกิดแรงดันกระชาก ซึ่งปกติใช้ค่าประมาณ 1 μF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.5 วงจรไดรเวอร์ LED แบบดิจิทัล


และค่าของตัวต้านทาน R_1 สามารถคำนวณได้จากกระแสไบแอสตรง I_F ของ LED ที่กำหนดตามสเปกของมัน โดยใช้สูตรการคำนวณ

$$R_1 = (V_{CC} - V_F) / I_F$$

วงจรเลเซอร์ไดโอด

การใช้งานเลเซอร์ไดโอดในระบบสื่อสาร ค่อนข้างจะยุ่งยากในการออกแบบวงจร เพราะวงจรต้องมีประสิทธิภาพและความเที่ยงตรงสูง บล็อกไดอะแกรมของวงจรใช้งานเลเซอร์ไดโอดแสดงดังรูปที่ 4.6 ซึ่งมีหลักการไม่ซับซ้อนเมื่อเทียบกับวงจร LED เพียงแต่เพิ่มส่วนป้องกันหรือฟีดแบ็คสัญญาณ เพื่อทำหน้าที่ควบคุมวงจรถ่ายไดรเวอร์ให้เกิดความแน่นอน

สัญญาณป้องกันอาจได้จากการใช้โฟโตดีเทกเตอร์ ที่มีประกอบอยู่ภายในตัวถึงเดียวกับเลเซอร์ไดโอดในระบบสื่อสาร เป็นตัวดีเทกสัญญาณแสงที่ส่งออกไป หากพลังงานแสงมีมากเกินไป สัญญาณป้องกันจะควบคุมให้วงจรถ่ายไดรเวอร์ลดกระแสขับเลเซอร์ไดโอดลง ในทางกลับกันหากความเข้มแสงที่ส่งออกมามีค่าน้อย วงจรไดรเวอร์จะช่วยเพิ่มกระแสไบแอสเลเซอร์ไดโอด ทำให้ระดับพลังงานแสงของระบบที่ส่งออกไปมีความเที่ยงตรงและแน่นอน



รูปที่ 4.6 บล็อกการทำงานของเลเซอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรเท็กเตอร์

ในตอนต้นได้กล่าวถึงโหมดการทำงานของโพโตไดโอดไปบ้างแล้ว ลักษณะวงจรทำงานในแบบของโหมดโพโตวอลตาอิก แสดงดังรูปที่ 4.7 (ก) โดยการต่อโพโตไดโอดอนุกรมกับตัวต้านทานโหลด R_L เมื่อมีแสงตกกระทบบจะเกิดกระแสไหล ทำให้เกิดแรงดันตกคร่อมโหลด R_L มีค่าเท่ากับ $I_p \times R_L$ เมื่อ I_p คือ กระแสที่ไหลในวงจรรอนุกรมซึ่งมักมีค่าไม่มาก หากต้องการให้กระแส I_p มีค่ามากขึ้น ต้องเพิ่มแรงดันไบแอสให้กับโพโตไดโอด ดังรูปที่ 4.7 (ข) เพื่อให้เกิดการทำงานในโหมดโพโตคอนดัคทีฟ

ในทางปฏิบัติมักจะใช้วงจรที่ทำให้ค่าแรงดันตกคร่อมโพโตไดโอดมีค่าคงที่ตลอดเวลา เพื่อช่วยให้สามารถสร้างกระแส I_p ได้อย่างมีเสถียรภาพ ดังเช่นวงจรในรูปที่ 4.7 (ค) และรูปที่ 2.7 (ง) ที่ทำงานในโหมดต่างกัน แต่ค่าของแรงดันเอาต์พุต V_{out} ที่ต้องการมีค่าเป็นไปตามสมการเดียวกันคือ

$$V_{out} = -I_p \times R_f$$


วงจรในรูปที่ 2.7 (ง) ที่มีโหมดการทำงานแบบโพโตคอนดัคทีฟ จะทำงานได้เร็วกว่าวงจรในรูปที่ 4.7 (ค) ซึ่งเป็นชนิดโหมดโพโตวอลตาอิก ค่าของกระแส I_p เป็นผลอันเนื่องมาจากผลของแสงตกกระทบบ และคำนวณได้จาก

$$I_p = R \times P_{in}$$

เมื่อ R เป็นค่าของกระแสต่อพลังงาน (แอมป์/วัตต์) กำหนดด้วยสเปกของมัน และ P_{in} เป็นพลังงานแสงหรือขนาดความเข้มแสงที่ตกกระทบบโพโตไดโอด

ในการออกแบบวงจรต้องคำนึงถึงค่าของกระแสมืดที่เกิดจากตัวโพโตไดโอด ขณะมีการไบแอสกลับรวมเข้าไปกับ I_p ด้วย จึงจะได้ค่าจริงออกมา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.7 วงจรทำงานของโฟโตไดโอด

ตัวอย่างการออกแบบระบบโดยใช้การมัลติเพล็กซ์แบบ TDM

ก่อนอื่นกำหนดให้ระบบมีสเปกการงานดังนี้

- มีสัญญาณอินพุตแบบดิจิทัล 8 ช่อง แต่ละช่องส่งข้อมูลแบบอนุกรมขนาด 1,250 คำต่อวินาที และข้อมูล 1 คำประกอบด้วยข้อมูลดิจิทัล 8 บิต
- มีสัญญาณอินพุตที่เป็นอนาลอก 2 ช่อง แต่ละช่องมีแบนด์วิดท์ 5 กิโลเฮิรตซ์ ถ้าหากมีการเข้ารหัสให้ใช้แบบ PCM ที่มีข้อมูลดิจิทัล 6 บิตต่อหนึ่งแซมเปิล และควรมีอัตราการส่งอย่างน้อย 10,000 แซมเปิลต่อวินาทีต่อช่องสัญญาณ
- ระยะห่างระหว่างสถานีส่งและสถานีรับมีค่าเท่ากับ 5 กิโลเมตร
- ใช้ LED หรือ เลเซอร์ไดโอดเป็นตัวส่งสัญญาณ


สัญญาณอนาลอกสองช่องจะต้องถูกแปลงให้เป็นสัญญาณดิจิทัลแบบ PCM เสียก่อน ตามเงื่อนไขของสเปกที่กำหนด เนื่องจากสัญญาณดิจิทัล 8 ช่องมีจำนวนข้อมูล 8 บิตต่อหนึ่งคำ แต่สเปกของสัญญาณอนาลอกที่ถูกแปลงให้เป็นดิจิทัลต้องการเพียง 6 บิตต่อแซมเปิล (หรือต่อคำ) ดังนั้นเราจะเพิ่ม 2 บิตที่ไม่มีค่าใดๆ (เหมือนกันหมดทุกคำในตำแหน่งเดียวกัน) รวมเข้าไปเพื่อให้ดูเหมือนข้อมูลมี 8 บิตต่อหนึ่งคำ

อัตราการส่งที่กำหนดต้องการอย่างน้อย 10,000 คำต่อวินาทีต่อช่องสัญญาณ (1 คำมี 8 บิต) หรือนั่นก็คือส่ง 1 คำในทุกๆ 100 ไมโครวินาที ช่องสัญญาณทั้งหมดมี 10 ช่อง จึงต้องทำการแบ่งเวลา 100 ไมโครวินาทีออกเป็น 10 ช่อง เพื่อให้สามารถส่งข้อมูลทุกช่องได้พร้อมกันไปในที่เดียว จะได้ว่าเวลาในการส่งข้อมูลหนึ่งคำของแต่ละช่องคือ 10 ไมโครวินาที เมื่อนำมาจัดเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เฟรมสำหรับระบบ TDM จะได้ดังรูปที่ 4.8 ที่นี้ย้อนกลับมาคำนวณความเร็วของระบบ หรือบิตเรต จะได้เท่ากับ 8 บิตต่อ 10 ไมโครวินาที หรือ 800 กิโลบิตต่อวินาที (ไม่รวมเวลาที่ใช้ในการซิงโครไนซ์) แต่ถ้าจะคิดบิตเรตเฉพาะช่องสัญญาณที่เป็นดิจิทัลแล้ว ตามสเปกกำหนดไว้ว่าแต่ละช่องจะส่งข้อมูล 10,000 บิตต่อวินาที (มาจาก $1,250 \times 8$) หรือ 10 กิโลบิตต่อวินาที ซึ่งช้ากว่าระบบที่ออกแบบมาก ทำให้เวลาในการส่งข้อมูลสูญเสียไป



รูปที่ 4.8 ระบบ TDM ที่ถูกออกแบบ

การแก้ไขทำได้โดยการใช้งานเป็นแบบอะซิงโครไนซ์ เพื่อให้เวลาในการรับข้อมูลในแต่ละช่องไม่ต้องถูกจำกัดด้วยเวลาที่เท่ากัน การคิดบิตเรตจริงของระบบต้องคำนวณจากค่าของบิตเรตในแต่ละช่องรวมกัน ในที่นี้ระบบที่ใช้งานมีบิตเรตเท่ากับ 240 กิโลบิตต่อวินาที

การจัดเฟรมในระบบ TDM จะถูกควบคุมด้วยสัญญาณบิตคลิก และส่วนควบคุมเฟรม เพื่อใช้เป็นสัญญาณซิงโครไนซ์ที่สถานีรับ ข้อมูลดิจิทัลที่ถูกจัดในแต่ละเฟรมอาจมีการเข้ารหัสในลักษณะของ RZ, NRZ หรือแมนเชสเตอร์ เพื่อให้สามารถส่งออกได้อย่างมีประสิทธิภาพมากขึ้น ตัวกำเนิดแสงอาจเลือกใช้ LED หรือเลเซอร์ไดโอดตามความเหมาะสม

ที่ภาครับ ข้อมูลที่รับได้จะถูกจัดรูปและตรวจสอบสัญญาณ เพื่อซิงโครไนซ์สัญญาณให้ได้ข้อมูลที่ถูกต้อง และหากมีการเข้ารหัส (เช่น RZ, NRZ) มาก่อนจะต้องถูกถอดรหัสเสียก่อน แล้วจึงทำการตีมีลติเพล็กซ์สัญญาณออกมา ขณะทำการตีมีลติเพล็กซ์ สัญญาณคลิกในสถานีส่งจะเป็นตัวกำหนดการซิงโครไนซ์ให้ถูกต้องยิ่งขึ้น สัญญาณคลิกที่มาจากสถานีส่งอาจใช้ไฟเบอร์ออปติกอีกเส้นหนึ่งส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มาพร้อมกันกับข้อมูล แต่วิธีการเช่นนี้ทำให้งบประมาณการใช้จ่ายมีค่าเพิ่มขึ้น การแก้ไขสามารถทำได้โดยใช้วิธีการเข้ารหัสข้อมูลที่จะส่งเป็นแบบแมนเชสเตอร์ ซึ่งจะทำให้ทราบตำแหน่งเริ่มต้นและตำแหน่งสุดท้ายของข้อมูลได้ โดยการตรวจสอบด้วยตนเอง จึงไม่จำเป็นต้องใช้ไฟเบอร์ออปติกเส้นอื่นเพื่อส่งสัญญาณคลิก หรือสัญญาณซิงโครไนซ์อีกต่อไป

สัญญาณที่ถูกแยกออกมาแล้วในแต่ละช่อง จะผ่านขบวนการที่เหมาะสมของมันก่อนนำไปใช้งานต่อไป ดังเช่น สัญญาณอนาลอกที่ส่งมาแบบดิจิทัลจะต้องถูกแปลงกลับด้วยวงจรดีทิวเอคอนเวอร์เตอร์ (D/A) เสียก่อน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 5

หลักการของ PULSE MODULATION

การแสดงสัญญาณในรูปของดิจิตอล

สัญญาณดิจิตอลที่ส่งออกไปนั้นจะเป็นแบบดิครีททั้งเวลาและแอมพลิจูด ส่วนสัญญาณเดิมจะเป็นสัญญาณเสียงหรือสัญญาณภาพซึ่งเป็นสัญญาณอนาล็อกโดยที่สัญญาณนี้มีแอมพลิจูดเปลี่ยนแปลงอย่างต่อเนื่องไปกับเวลา ถ้าแสดงความแตกต่าง ระหว่างสัญญาณทั้งสอง อีกครั้งอย่างง่าย ๆ จะเป็นตามรูป 5.1


ในการที่จะส่งสัญญาณอนาล็อกในรูปของดิจิตอลนั้นจำเป็นต้องแปลงสัญญาณให้มีรูปร่างต่างกันไปโดยที่ยังรักษาข่าวสารเดิมไว้



รูปที่ 5.1 สัญญาณอนาล็อกและดิจิตอล

กระบวนการเบื้องต้นที่จะแปลงสัญญาณอนาล็อกให้เป็นดิจิตอลนั้นจะอาศัยทฤษฎีการ
เอกสารนี้เป็นเอกสารทสวณเวสสำหรับกรเซงานเพอกรศกษาเทานน ไมอนญาดเหนาเปเชบระโยชนดานการค
แซมปลิง (sampling theorem) โดยมีแนวความคิดเบื้องต้นตามรูป 5.2 ขบวนการ


พัลส์ที่เอาท์พุทของมอดูเลเตอร์จะเปลี่ยนแปลงไปตามระดับของสัญญาณอินพุท สำหรับด้านรับนั้น เมื่อองค์ประกอบความถี่สูงของขบวนพัลส์ถูกกำจัดออกโดยวงจรกรองความถี่ต่ำ (low pass filter) แล้ว จะได้รับสัญญาณเดิม ก่อว่าอีกนัยหนึ่งคือ ถ้าแชนเปลิ่งสัญญาณอินพุทด้วยระยะห่างที่เท่ากันแล้ว ก็จะสามารถทำให้เกิดสัญญาณเดิมได้อย่างสมบูรณ์ที่ด้านรับ ซึ่งตามทฤษฎีการแชนเปลิ่งกล่าวว่า "ถ้าข่าวสารในสัญญาณถูกจำกัดให้มีความถี่สูงสุดเป็น f_0 แล้ว หากใช้ขบวนพัลส์ที่มีความถี่เท่ากับหรือมากกว่า $2f_0$ ทำการแชนเปลิ่ง ก็สามารถจะเก็บข่าวสารได้อย่างสมบูรณ์"




รูปที่ 5.2 บล็อกไดอะแกรมตามแนวความคิดของทฤษฎีการแชนเปลิ่ง

ตัวอย่างเช่นถ้าลักษณะคลื่น $g(t)$ ตามรูป 5.3(ก) เป็นสัญญาณชั่งถูกจำกัดแถบความถี่ให้มีเพียง f_0 และถ้าอิมพลีจูดของลักษณะคลื่น (ค่าแชนเปลิ่ง) ถูกกำหนดให้เป็นแบบดิสครีทที่ทุกๆ $1/2 f_0$ วินาทีแล้วที่ด้านรับจะได้รับสัญญาณ $g(t)$ อย่างแน่นอนสำหรับ "0" ในลักษณะคลื่นตามรูป 5.3(ก) นั้นแสดงค่าแชนเปลิ่ง ระยะห่างของแต่ละจุดที่แชนเปลิ่งคือ $1/2 f_0$ ถูกเรียกว่า Nyquist Interval

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) ลักษณะคลื่น $g(t)$



(ข) การแซมปลิงคลื่นลักษณะซายน์ 1 kHz

รูปที่ 5.3 จุดแซมปลิงและค่าแซมปลิง


แม้ว่าจะเขียนส่วนโค้งผ่านจุดแซมปลิงทั้งสองในระหว่าง Nyquist Interval ได้หลายๆแบบก็ตาม ถ้าเขียนตามใจชอบแล้วส่วนโค้งเหล่านั้นจะมีองค์ประกอบความถี่ f_0 เพียงส่วนโค้งเดียวเท่านั้น สำหรับส่วนโค้งอื่นจะมีองค์ประกอบความถี่สูงกว่า f_0 ทั้งสิ้น ตัวอย่างเช่นในการแซมปลิงคลื่นลักษณะซายน์ความถี่ 1 kHz ถ้าใช้เวลาในการแซมปลิงทุกๆ $1/2,000$ วินาทีตามรูป 5.3 (ข) แล้ว องค์ประกอบของความถี่ที่สูงกว่า 1 kHz จะปรากฏขึ้น

ระบบพัลส์มอดูเลชั่น

เมื่อจะแแนกระบบของพัลส์มอดูเลชั่นแล้วจะมี 2 ระบบกว้างๆคือระบบพัลส์อานาล็อกมอดูเลชั่นและระบบพัลส์ดิจิตอลมอดูเลชั่น แบบแรกได้จากการแซมปลิงสัญญาณอานาล็อกให้เป็นค่าดิสครีทในช่วงเวลาที่เท่ากันอย่างสม่ำเสมอ แล้วทำการส่งในหลายๆรูปแบบ


เอกสารนี้ยังคงรักษาสัญญาณอานาล็อกเดิมไว้ดังเช่นระบบอนุพัลส์ (Pulse Amplitude Modulation), PWM (Pulse Width Modulation), PPM (Pulse Phase Modulation),

Modulation) และ PFM (Pulse Frequency Modulation) ส่วนแบบที่สองนั้น จะใช้ค่าแบบดิสครีททั้งเวลาและแอมพลิจูดโดยผ่านกระบวนการควอนไทซิง (Quantizing) และการเข้ารหัส (Coding) ซึ่งจะกล่าวให้ละเอียดในตอนหลังระบบนี้แบ่งออกเป็น 2 แบบคือ PNM (Pulse Number Modulation) และ PCM (Pulse Code Modulation) พัลส์มอดูเลชันระบบต่างๆที่กล่าวมาข้างต้นพอสรุปได้เป็นดังนี้และแสดงการเปรียบเทียบไว้ในรูป 5.4



ในระบบแบบอนาล็อก ปริมาณที่เป็นอนาล็อกเช่น PAM และ PWM นั้น เมื่อมันถูกส่งออกไปยังด้านรับ ถ้ามีนอยส์ปนอยู่ในช่องสัญญาณใดๆก็จะเป็นการแยกสัญญาณเดิมออกมาได้อย่างแจ่มชัด ซึ่งระบบต่างๆเหล่านี้จะมีนอยส์มากกว่าของแบบดิจิตอลพัลส์มอดูเลชัน แต่อย่างไรก็ตามระบบ PFM เป็นการมอดูเลตแบบความถี่จากสัญญาณเดิม ดังนั้นมีนอยส์น้อยกว่าของระบบ PAM, PWM และ PPM จึงถูกนำไปใช้ในระบบการส่งสัญญาณภาพไปเ็นเคเบิลใยแก้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 5.4 พัลส์มอดูเลชันระบบต่างๆ
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต่อไปนี้จะอธิบายถึงพัลส์มอดูเลชั่นแบบต่างๆเพิ่มเติมพอเป็นสังเขป แต่ว่าในบรรดาระบบต่างๆเหล่านั้นระบบ PCM ถูกนำมาใช้กันอย่างกว้างขวางจึงอธิบายไว้อย่างละเอียดในบทต่อไป

พัลส์อัมปลิจูดมอดูเลชั่น (PAM)


หลักการเบื้องต้นของมอดูเลตและดีมอดูเลตแบบ PAM นั้นแสดงไว้ในรูป 5.5 ตามรูปสวิตช์จะปิดเฉพาะเวลาแซมปลิ่งเท่านั้น ขนาดของพัลส์ที่ได้รับจะเป็นสัดส่วนโดยตรงกับอัมปลิจูดของสัญญาณเดิม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ทำแบบจำลองหรือต้องอ้างถึงชื่อของเอกสารหรือสิ่งที่มีการนำไปใช้
รูปที่ 5.5 หลักการของ PAM มอดูเลชั่นและดีมอดูเลชั่น

พัลส์วิดท์มอดูเลชัน (PWM)

ตามรูป 5.6 เป็นหลักการของมอดูเลชันและดีมอดูเลชันแบบ PWM ที่เอาท์พุทของคอมแพเรเตอร์ จะเป็น "High" เมื่อสัญญาณอนาล็อกมีแอมพลิจูดสูงกว่าลักษณะคลื่นแบบฟันเลื่อย (sawtooth) เท่านั้น และขบวนการพัลส์ที่ได้จะมีความกว้างเปลี่ยนแปลงไปกับแอมพลิจูดของสัญญาณเดิม





รูปที่ 5.6 หลักการของ PWM มอดูเลชันและดีมอดูเลชัน

พัลส์เฟสมอดูเลชัน (PPM)

ตามรูป 5.7 เมื่อเปลี่ยนสัญญาณเดิมให้เป็น PWM แล้ว ถ้าทำให้โมโนสเตเบิล มัลติไวเบรเตอร์ ทำงานที่จุดตกของพัลส์แล้ว จะได้พัลส์ซึ่งมีความกว้างคงที่ กล่าวคือ จากจุดเริ่มต้นที่ซมปลั่งมาถึงจุดนี้จะเป็นแอมพลิจูดของสัญญาณเดิม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 5.7 หลักการของ PPM มอดูเลชันและคิมอดูเลชัน

พัลส์ฟรีควเอนซีมอดูเลชัน (PFM)

วิธีนี้จะใช้ V-F (Voltage-Frequency) คอนเวอร์เตอร์ซึ่งเปลี่ยนอินพุทโวลเตจของสัญญาณเดิมให้เป็นความถี่ที่สูงบ้างต่ำบ้างตามขนาดของสัญญาณ และเมื่อตัดยอด (slicing) ด้วยระดับที่คงที่ก็จะได้ PFM ตามต้องการตามรูป 5.8


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5.8 หลักการของ PFM มอดูเลชันและมอดูเลชันพัลส์นิมเบอร์มอดูเลชัน (PNM)

ตามรูป 5.9 สัญญาณอนาล็อกจะถูกเปลี่ยนให้เป็น PWM ก่อน แล้วผ่านวงจร "AND" ก็จะได้ PNM ตามจังหวะการปิด-เปิดของคล็อกพัลส์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) โครงร่างของวงจรถ่ายทอด



(ข) กระบวนการมอดูเลต

รูปที่ 5.9 หลักการของ PNM มอดูเลชั่นและติมอดูเลชั่น

พัลส์โคดมอดูเลชั่น (PCM)

หลักการเบื้องต้นของ PCM นั้น อาจคิดได้ว่าจะสามารถสร้างได้จาก PNM คือ นำจำนวนพัลส์ที่ได้มาสร้างเป็นรหัสทางไบนารี (binary code) ตัวอย่างเช่น จำนวนพัลส์ของ PNM เป็น 6 ก็จะเปลี่ยนเป็นรหัสทางไบนารีได้ดังนี้

$$6 = \underline{1} * 2^2 + \underline{1} * 2^1 + \underline{0} * 2^0 \quad \text{---} \quad 110 \quad (\text{แสดงรหัสไบนารี})$$

ดิจิทัลพัลส์มอดูเลชั่นแบบต่างๆจากรูป 5.4 นั้นก็จะเข้าใจได้ว่าแคมป์ลิงอิมพลิจิตของสัญญาณเพื่อให้ได้ค่าหนึ่งก่อน แล้วจัดระดับให้มีขนาดใกล้เคียงกับความจริงให้มากที่สุดซึ่งเรียกว่าควอนไทซิงสำหรับ PCM นั้นถ้าไม่พิจารณาการผิดพลาดที่เกิดจากการควอนไทซิงแล้วมันจะเป็นแบบดิสครีททั้งเวลาและอิมพลิจิต ถึงแม้ว่าในสายส่งจะมีนอยส์

เข้าไปรบกวนก็ตาม. ทางด้านรับก็สามารถจะทำให้เกิดสัญญาณเดิมได้ทราบเท่าที่การดีเทคโนโลยีการผิดพลาด สำหรับ PNM นั้นจำเป็นต้องเพิ่มจำนวนพัลส์เพื่อลดการผิดพลาดของค่าแซมเปิ้ลในการควอนไทซ์ดังนั้นจะทำให้ส่งสัญญาณได้เร็วกว่าของ PCM ภายใต้ความถูกต้องที่เหมือนกัน




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6

การเข้ามัลติเพล็กซ์และลำดับชั้นของระบบ

วิธีการเข้ามัลติเพล็กซ์

ในการส่งข่าวสารให้เกิดการประหยัดนั้น ถ้ารวมข้อมูลที่มาจากต่างอุปกรณ์เข้าด้วยกันเป็นกลุ่มใหญ่ แล้วทำเป็นมัลติเพล็กซ์ส่งออกไปจะมีผลดีกว่า โดยทั่วไปสัญญาณดิจิทัลจะเป็นพัลส์ซึ่งมีสภาพ "มี" หรือ "ไม่มี" ในช่วงเวลาที่คงที่ และก็เป็นไปได้ที่ใช้ช่วงเวลาที่ว่างอยู่ระหว่างพัลส์ต่อพัลส์นี้ เพิ่มสัญญาณต่างๆแล้วทำเป็นมัลติเพล็กซ์ส่งออกไปโดยวิธีของ TDM ตามที่แสดงไว้ในรูป 6.1 อุปกรณ์ที่กระทำมัลติเพล็กซ์และดีมัลติเพล็กซ์ (กระทำในทางตรงข้าม) ถูกเรียกรวมกันว่า มัลติเพล็กซ์คอนเวอร์ชัน (Multiplex conversion) หรือ เรียกอีกอย่างหนึ่งว่า มัลติเพล็กซ์เซอร์ (Multiplexer)




รูปที่ 6.1 หลักการของการเข้ามัลติเพล็กซ์ของสัญญาณดิจิทัล

วิธีการเข้ามัลติเพล็กซ์มี 2 แบบซึ่งอธิบายได้ดังต่อไปนี้

การเข้ามัลติเพล็กซ์แบบสตัฟฟ์พัลส์ (Stuffed-pulse multiplex)

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้สำหรับใช้ภายในเท่านั้น เมื่ออนุญาตให้เผยแพร่โดยไม่เสียค่าใช้จ่าย
ไม่ว่าการนี้เป็นวิธีที่ read สัญญาณอินพุตด้วย clock ที่มีความเร็วสูงกว่าสัญญาณดิจิทัล

(อันดับต่ำกว่า) ของทุกชุดเล็กน้อย แล้วจัดสัญญาณอินพุตใหม่เป็นดิจิตอลมัลติเพล็กซ์ที่มีความเร็วสูงขึ้นด้วยรีดคล็อก(read clock)นี้เนื่องจากจะเกิดความแตกต่างระหว่าง clock pulse และสัญญาณดิจิตอลในอันดับต่ำกว่า จึงใส่พัลส์แทรกลงไป(เรียกว่า สตัฟฟ์พัลส์) ในช่วงว่างของเวลานั้นตามที่แสดงไว้ในรูป 6.2




รูปที่ 6.2 หลักการของการเข้ามัลติเพล็กซ์แบบสตัฟฟ์พัลส์
การเข้ามัลติเพล็กซ์แบบซิงโครนัส(Synchronous Multiplexing)

การเข้ามัลติเพล็กซ์ชนิดนี้แบ่งออกเป็น 2 วิธีคือ Frequency Synchronized Multiplexing(FSM)และ Phase Synchronized Multiplexing(PSM)ซึ่งจะกล่าวรายละเอียดดังต่อไปนี้

ก) FSM เป็น TDM ซึ่งกระทำหลังจากได้ทำการซิงโครไนซ์ความถี่ของสัญญาณดิจิตอลที่อินพุตจากช่องสัญญาณดิจิตอลต่างๆ โดยวิธีทางเทคนิคในการซิงโครไนซ์โครงข่าย(จะกล่าวในบทที่ 7) โดยสมบูรณ์แล้ว รูป 6.3 แสดงหลักการของ FSM โดยที่อินพุตทั้ง 2 ช่อง เป็นสัญญาณดิจิตอลที่ผ่านการซิงโครไนซ์โครงข่ายมาแล้ว (มีความถี่เท่ากัน) ในขณะนี้จะปรากฏจitter(การคลาดเคลื่อนของตำแหน่งในแต่ละบิตตามแกนเวลา) เล็กน้อย แต่หน่วยความจำจะทำให้สัญญาณดิจิตอลที่เข้ามาทางอินพุตทั้งสองพอร์ตมีที่เฟสเหมือนกันได้อีก นอกจากนี้รีดคล็อกในหน่วยความจำทั้งสองซึ่งมี

ความถี่เป็น 2 เท่าของความถี่สัญญาณอินพุทจะอ่านข้อมูลสลับกันไปก็จะได้มัลติเพล็กซ์ซึ่งมีความเร็วเป็น 2 เท่าของอินพุท


อนึ่ง โดยทั่วไปในระหว่างการเข้ามัลติเพล็กซ์นั้น จะใส่สัญญาณสำหรับเป็นเฟรมอะไลน์เมนต์ในช่วงเวลาที่คงที่ตามรูป 6.3 และที่ด้านรับก็จะค้นหาสัญญาณนี้จากสัญญาณมัลติเพล็กซ์แล้วแยกสัญญาณดิจิทัลออกให้กับอินพุทพอร์ต 1 และพอร์ต 2 ต่อไป



รูปที่ 6.3 หลักการของการเข้ามัลติเพล็กซ์แบบความถี่ซิงโครไนซ์

ข) PSM เป็น TDM ซึ่งมีหลักการคล้ายกับของแบบ FSM สัญญาณดิจิทัลอินพุทที่เข้ามาจะผ่านการซิงโครไนซ์ความถี่มาแล้ว ในหน่วยความจำนั้นไม่เพียงแต่จะทำให้ TDM มีเฟสเท่ากันเท่านั้น แต่จะทำให้สัญญาณดิจิทัลระดับต่ำกว่ามีเฟรมเฟสเท่ากันด้วย รูป 6.4 แสดงหลักการของ PSM ในสัญญาณดิจิทัลที่มี 2 อินพุท ตามรูปเดียวกัน สัญญาณที่ผ่านการซิงโครไนซ์มาแล้วจากอินพุท 1 และอินพุท 2 จะผ่านเข้าไปยังหน่วยความจำแต่ละตัวซึ่งหน่วยความจำนี้จะทำได้ 1 เฟรมจากนั้นจะจัดเฟรมเฟสเพื่อส่งให้แก่มัลติเพล็กซ์ต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.4 หลักการของการเข้ามัลติเพล็กซ์แบบเฟสซิงโครไนซ์

ในการจัดเฟรมนั้น สัญญาณที่เข้ามาก่อนจะถูกจำไว้ชั่วคราวทันทีที่เฟรมอะไลน์เมนท์พัลส์ของสัญญาณช่องอื่นซึ่งมาทีหลังเข้ามาถึง ข้อมูลในหน่วยความจำทั้งสองจะถูกอ่านพร้อมๆกัน ดังนั้นเฟรมเฟสระหว่างสัญญาณทั้งสองซึ่งแตกต่างกันก่อนที่เข้าไปยัง MEM 1 และ MEM 2 นั้น เมื่อสัญญาณออกจาก MEM 1 และ MEM 2 แล้วจะมีเฟรมเฟสเหมือนกัน วิธีนี้ที่เอาท์พุทของมัลติเพล็กซ์อร์ไม่จำเป็นต้องใส่เฟรมอะไลน์เมนท์ลงในพัลส์ของแต่ละช่องก็ได้ ซึ่งสามารถจะใส่เฟรมอะไลน์เมนท์ลงในสัญญาณดิจิทัลมัลติเพล็กซ์ที่เอาท์พุทของมัลติเพล็กซ์อร์ได้เลย เพราะว่าเมื่อด้านรับได้เทคโนโลยีพัลส์แล้วไม่เพียงแต่จะรู้ว่าสัญญาณของพอร์ทใดเท่านั้น ยังสามารถตีเทคช่องต่างๆ (ตามรูป 6.4 CH 1-4, 1-4) เหล่านั้นได้โดยตรงอีกด้วย ตามที่ได้กล่าวมาแล้ว FSM จึงมีข้อดีเป็นอย่างมากคือสามารถแยกช่องสัญญาณดิจิทัลออกจากสัญญาณมัลติเพล็กซ์ได้โดยตรง ถ้านำข้อดีนี้ไปใช้ก็จะเป็นการสะดวกที่จะแยกหรือเพิ่มช่องสัญญาณพิเศษลงไป หรือสลับเปลี่ยนช่องกันระหว่างสัญญาณดิจิทัลเหล่านั้น โดยที่ยังรักษาสภาพของสัญญาณดิจิทัลมัลติเพล็กซ์ไว้ในรูปเดิม

ลำดับขั้นของระบบ (Hierarchy)

Hierarchy เป็นลำดับขั้นตอนการพัฒนาาระบบดิจิทัลมัลติเพล็กซ์ซึ่งคล้ายกับกรณีของแบบอนาล็อกที่จัดเป็น G, SG, MG, SMG และ JG ในระบบดิจิทัลมัลติเพล็กซ์นั้นจะจัดตามขนาดของสัญญาณที่ส่งไปหรือจำนวนช่องเป็นลำดับขั้นซึ่งเรียกว่า stage หรือ order กล่าวคือแต่ละ stage จะรวมสัญญาณดิจิทัลจากอุปกรณ์ต่างๆที่มีอัตราการส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
เท่าที่ (อย่างกรณีของระบบ PCM มัลติเพล็กซ์หรือระบบดิจิทัลสวิตซ์) เพื่อส่งไปยัง
ไม่ว่ากันแต่ก็ พลังงาน อีกหนึ่งที่มีเหตุผลเบื้องหลังและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มัลติเพล็กซ์เซอร์ต่อไป ดังนั้นที่เอาที่พุกของแต่ละ stage จะมีอัตราการส่งต่างกันจึงทำให้การส่งไปยังจุดหมายปลายทางเป็นไปอย่างมีประสิทธิภาพ และมีความยืดหยุ่นในการส่งได้

CCITT เชื่อว่าในการเชื่อมโยงโครงข่ายภายในของนานาประเทศนั้น เป็นเพียงอุดมคติเท่านั้นที่จะใช้ Hierarchy เพียงอย่างเดียว ในที่สุดจึงได้กำหนดให้มี Hierarchical ของดิจิตอลมัลติเพล็กซ์ 3 แบบต่าง ๆ กันใน 2 แบบแรกจะเริ่มต้นจากบิตเรท 1.544 Mb/sec (ระบบ PCM-24) ซึ่งใช้ในอเมริกา ญี่ปุ่น และ แคนาดา อีกแบบหนึ่งจะเริ่มจากบิตเรท 2.048 Mb/sec (ระบบ PCM-30) ซึ่งใช้ในประเทศแถบยุโรป ที่เป็นสมาชิกของ CEPT (Council of European Posts and Telecommunications)

การพิจารณาการส่งสัญญาณแบบดิจิตอล

การจัดรูปแบบของอุปกรณ์สำหรับส่งสัญญาณดิจิตอลตามสาย

ระบบการส่งสัญญาณดิจิตอลไปตามสายเคเบิลนั้นจะประกอบด้วยอุปกรณ์หลายๆ ชนิดอย่างเช่น อุปกรณ์ PCM มัลติเพล็กซ์ อุปกรณ์ดิจิตอลมัลติเพล็กซ์ และอุปกรณ์ทวนสัญญาณระหว่างทางซึ่งถูกบรรจุไว้ในแมนโฮล (Manhole) ดังแสดงไว้ในรูป 6.6

โครงร่างของวงจรจังก์ชัน (Junction circuit) แบบมูลฐาน

โครงร่างของ Junction circuit จะมี 4 แบบ ซึ่งขึ้นอยู่กับชนิดของอุปกรณ์สวิตช์ซึ่งที่จะใช้ดังแสดงไว้ในรูป 6.5 ซึ่งพอจะสรุปได้ว่า Junction circuit ที่เป็นแบบดิจิตอลจะถูกนำมาใช้ระหว่างอุปกรณ์สวิตช์ซึ่งชนิดอนาล็อกกับชนิดดิจิตอล และในระหว่างอุปกรณ์สวิตช์ซึ่งชนิดดิจิตอลด้วยกัน เพื่อที่จะติดตั้งโครงข่ายที่สื่อสารแบบดิจิตอลสมัยใหม่ได้ทั้งยังเป็น การลดค่าใช้จ่ายได้อีกด้วยสำหรับ Junction circuit ที่เป็นแบบอนาล็อกนั้นจะถูกนำมาใช้กับวงจรที่มีระยะทางสั้นๆ ในระหว่างอุปกรณ์สวิตช์ซึ่งชนิดอนาล็อกด้วยกัน

เคเบิลที่ใช้เป็นสื่อกลางในการส่ง

เคเบิลที่ใช้สำหรับการส่งสัญญาณดิจิตอลมี 3 ชนิดด้วยกัน ดังนี้

ก) เคเบิลแบบคู่สมมาตร (Symmetrical pair cable)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ เคเบิลชนิดนี้ใช้เป็นตัวกลางกันอย่างแพร่หลายมากที่สุด โดยเฉพาะเคเบิลที่มี

ฉนวนหุ้มเป็นพลาสติกจะถูกนำมาใช้กับการส่งแบบดิจิทัล เคเบิลชนิดนี้สามารถใช้ส่งสัญญาณดิจิทัล 1.544 Mb/sec, 2.048 Mb/sec ได้ และสามารถส่งสัญญาณที่มีบิตเรทสูงสุดได้ถึง 8 Mb/sec

ข) เคเบิลแกนร่วม (Coaxial cable)

เคเบิลชนิดนี้จะมีไม่กี่แบบขึ้นอยู่กับเส้นผ่าศูนย์กลางของตัวนำแต่เคเบิลแกนร่วมที่มีขนาด 2.6/9.5 มม. จะถูกนำมาใช้เป็นหลัก เพราะว่ามี การลดทอดสัญญาณน้อยและสามารถส่งความถี่ได้สูง เคเบิลชนิดนี้ใช้สำหรับส่งสัญญาณดิจิทัล 100, 140, 274 และ 565 Mb/sec สำหรับบิตเรทสูงสุดที่สามารถส่งไปได้ อาจจะเป็นหลายๆร้อย Mb/sec

ค) เคเบิลใยแก้ว (Optic fiber cable)

เคเบิลชนิดนี้เป็นตัวกลางที่ทันสมัยที่สุดข้อดีโดยทั่วไปของเคเบิลใยแก้วที่ใช้สำหรับส่งสัญญาณดิจิทัลมีดังนี้

- 1) มีการลดทอนสัญญาณต่ำจึงสามารถติดตั้งอุปกรณ์ทวนสัญญาณห่างกว่าของเคเบิลชนิดอื่นๆ
- 2) มีแบนด์วิดท์กว้างมาก
- 3) มีราคาวัสดุถูกอย่างเป็นไปได้
- 4) ปราศจากการรบกวนและครอสทอล์ค
- 5) มีขนาดเล็กซึ่งมีน้ำหนักเบาและโค้งงอได้

(ก) ระหว่างชุมสายอนาล็อกระยะใกล้

วงจรรอนาล็อกจิ้งก่ขึ้น

A


A

นอนโหลดเคเบิล


โหลดเคเบิล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ระยะไกล



(ข) ระหว่างชุมสายอนาล็อกและดิจิทัล



(ค) ระหว่างชุมสายดิจิทัล



A : อุปกรณ์สลับสายแบบอนาล็อก

D : อุปกรณ์สลับสายแบบดิจิทัล

A/D : D/A, A/D คอนเวอร์เตอร์

(อุปกรณ์ PCM มัลติเพล็กซ์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งรูปที่ 6.5 แสดงร่างวงจรจังก์ชันเบื้องต้นสารทุกครั้งที่มีการนำไปใช้

บทที่ 7

การซิงโครไนซ์และการส่งรหัสสัญญาณตามสาย

(Synchronization and Line Transmission Code)

แนวคิดเบื้องต้นในการซิงโครไนซ์

ก่อนอื่นจะกล่าวถึงหลักการเบื้องต้นของระบบมัลติเพล็กซ์แบ่งตามเวลา (TDM) ว่าเป็นอย่างไรกล่าวคือตามรูป 7.1(ก) ทางด้านส่งและด้านรับจะมีสวิตช์หมุนด้านละ


1 ตัวซึ่งหมุนไปเป็นจังหวะเท่าๆกัน ในช่วงเวลาหนึ่ง ช่องสัญญาณที่ 1 ของทั้ง 2 ด้านก็จะต่อกันได้ โดยสวิตช์หมุนอาศัยหลักการนี้แซมปลิงพัลส์ที่ส่งมาจากทุกช่องสัญญาณ ทางด้านส่งก็สามารถส่งผ่านสายส่งเพียงคู่เดียวและสามารถกระจายไปยังช่องสัญญาณ ที่สอดคล้องกันที่ด้านรับได้

จากรูป 7.1(ข) แสดงพัลส์ที่มาจากทุกช่องสัญญาณซึ่งมีเฟสเคลื่อนไปเล็กน้อยและนำมาแทรกกันไว้ระหว่างกันตามแกนเวลา กล่าวคือแซมปลิงของช่องสัญญาณที่ 2 และช่องสัญญาณที่ 3 จะถูกใส่ไว้ระหว่างแซมปลิงตัวแรกและตัวที่ 2 ของช่องสัญญาณที่ 1 โดยแบ่งตามช่วงเวลา ดังนั้นวิธีการนี้จึงเรียกว่าระบบมัลติเพล็กซ์แบบแบ่งตามเวลา

การสื่อสารระบบ TDM โดยเฉพาะระบบ PCM นั้นเป็นสิ่งแน่นอนแล้วว่า เมื่อทางด้านรับได้รับสัญญาณแล้วต้องทำให้แน่ใจว่า สัญญาณแต่ละบิตของช่องสัญญาณเดียวกันมีความถูกต้องและยังต้องแยกสัญญาณพัลส์แต่ละกลุ่มไปสู่ช่องสัญญาณที่สอดคล้องกันได้อย่างถูกต้องด้วย ด้วยเหตุนี้จึงมีกระบวนการหนึ่งที่จะทำให้สวิตช์ทำงานตามที่ได้กล่าวมาแล้ว กระบวนการนี้เรียกว่า การซิงโครไนซ์ (synchronization) ตามรูป 7.2

การซิงโครไนซ์ที่จะกล่าวไว้ในตอนแรกนี้จะเน้นถึงการซิงโครไนซ์ของสัญญาณในส่วน ของสายส่งและในตอนหลังจะกล่าวถึง การซิงโครไนซ์อีกลักษณะหนึ่งซึ่งเน้นในส่วน ของอุปกรณ์ อย่างไรก็ตามการซิงโครไนซ์ในประเด็นแรกจะแบ่งได้เป็น 2 ชนิด ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 7.1 สวิตช์หมุนจะหมุนไปพร้อมกันเพื่อต่อสายให้ช่องสัญญาณด้านส่งและด้านรับตรงกัน
บิตซิงโครไนเซชัน (Bit Synchronization)

กระบวนการแซมปลิง การเข้ารหัสและการเข้ามัลติเพล็กซ์ที่ด้านส่งตลอดทั้ง การดีมัลติเพล็กซ์และการถอดรหัสทางด้านรับจะต้องมีค็ลคพัลส์ (clock pulse) เป็น ตัวควบคุมให้สอดคล้องกันอย่างบิตต่อบิตตามบล็อกไดอะแกรมอย่างกว้างๆ ในรูป 7.3 และการที่จะได้บิตซิงโครไนซ์ที่ถูกต้องนั้น โดยทั่วไปทางด้านรับจะมีวงจรสร้างค็ลค พัลส์ขึ้นใหม่โดยอาศัยชบวนพัลส์ที่ได้รับ ดังนั้นจะทำให้กระบวนการระหว่างด้านส่งและ ด้านรับเป็นไปด้วยความถูกต้องในช่วงเวลาเดียวกัน

เฟรมซิงโครไนเซชัน (Frame Synchronization)

ทางด้านรับต้องกำหนดให้แน่ชัดว่าชบวนพัลส์ชุดใดจะเป็นของช่องสัญญาณใด ดังนั้นจึง จำเป็นต้องกำหนดเฟรมให้ไว้ก่อน (เฟรมคือระยะเวลาที่สวิตช์หมุนไปครบ 1 รอบ) คือ ต้องมีเฟรมซิงโครไนซ์โดยมีหลักการตามรูป 7.2 ทางด้านส่งจะส่งพัลส์ชุดเฉพาะเพื่อ บอกให้ด้านรับรู้ว่าจุดเริ่มต้นของเฟรมจะอยู่ที่ใด การซิงโครไนซ์วิธีนี้เป็นการทำงาน แบบเฟรมต่อเฟรม ถึงแม้ว่าจะมีบิตซิงโครไนซ์แล้วก็ตาม ถ้าหากไม่แยกรหัสของสัญญาณ เสียงของแต่ละช่องสัญญาณมัลติเพล็กซ์ได้อย่างถูกต้องแล้ว อาจเกิดการรบกวน เนื่องจากการแทรกซ้อนจากช่องสัญญาณอื่นซึ่งเรียกว่า ครอสทอล์ค (crosstalk) ได้

เอกสารส่วนทางด้านรับก็จะค้นหาพัลส์เฉพาะนี้และนำชบวนพัลส์ที่ตามมาแยกไปตามช่องสัญญาณ ไม่ว่ากรณีใดก็ตาม อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7.2 เฟรมซิงโครไนเซชันทำได้โดยการใส่เฟรมอะไลน์เมนท์พัลส์เพื่อกำหนดตำแหน่งเริ่มต้น

เฟรมอะไลน์เมนท์ (Frame Alignment)

ในระบบ TDM นั้น สัญญาณ (พัลส์) ของแต่ละช่องสัญญาณจะรวมกันเข้าเป็นมัลติเพล็กซ์และในขณะเดียวกันในช่วงเวลาหนึ่งจะใส่พัลส์ 1 ลูก หรือพัลส์ที่มี pattern เฉพาะ (ขึ้นอยู่กับกรอกแบบ) ไว้ทุกๆรอบ ซึ่งรอบหนึ่งๆเรียกว่าเฟรม การใส่พัลส์เฉพาะนี้ลงไปเรียกว่า เฟรมอะไลน์เมนท์ ทางด้านรับจะดีเทคพัลส์เหล่านี้เพื่อกำหนดช่วงเวลา (time slot) ให้แก่ช่องสัญญาณต่างๆ กล่าวคือใน 1 เฟรม จะมีค่าแซมปลิงของทุกช่องสัญญาณ จะเห็นได้ว่ามีทั้งหมด 32 times slot (TS) ซึ่ง 30 TS จะใช้สำหรับ 30 ช่องสัญญาณ PCM ซึ่งเข้ารหัสด้วย 8 บิต อีก 2 TS นั้นใช้สำหรับการส่งสัญญาณ (signalling) 1TS และที่เหลืออีก 1TS ใช้ร่วมกันเป็นเฟรมอะไลน์เมนท์สลับกับการบำรุงรักษาและการควบคุมต่างๆ

ในการส่งสัญญาณระบบ PCM นั้น สิ่งที่จะบอกให้ทราบว่ามีอัตราการส่งช้าหรือเร็วเพียงใดนั้น จะใช้ค่าบิตเรทเป็นเครื่องวัด ซึ่งเป็นอัตราที่บอกให้ทราบว่าเป็น 1 วินาทีสามารถส่งสัญญาณได้กี่บิต คือแสดงเป็นหน่วย bit/sec ดังนั้นคำนวณบิตเรทของระบบดังกล่าวจะได้ดังนี้

เอกสารนี้เป็นเพราะว่าจำนวนบิตใน 1 เฟรมจะมี $32 \times 8 = 256$ บิตนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีให้ข้อมูลและต้องอ้างอิงถึงเอกสารทุกครั้งที่มีการนำไปใช้
และใน 1 เฟรมจะใช้เวลา $= 125 \mu s$


ดังนั้นใน 1 วินาทีจะส่งได้ $256/125 = 2.048 \text{ Mb}$

นั่นคือบิตเรทของระบบนี้ $= 2.048 \text{ Mb/s}$

อนึ่ง ในทางปฏิบัตินั้นจะใช้พัลส์ซึ่งมีดิวตี้ไซเคิล (duty cycle) 50% ดังนั้นจากการคำนวณข้างต้นจะทราบว่า 1 บิตจะใช้เวลา $125/256 = 0.488 \mu\text{s}$ และความกว้างของพัลส์ 1 ลูก จะเท่ากับ $0.488/2 = 0.244 \mu\text{s}$

การค้นหาเฟรมอะไลน์เมนต์

ถ้าทางด้านรับค้นหาเฟรมไม่พบ ก็จะไม่สามารถเข้ากระบวนการถอดรหัสได้ ดังนั้นจึงต้องมีวิธีการค้นหาเฟรมอะไลน์เมนต์ตามที่แสดงไว้ในรูป 7.3




(ก) โครงสร้างของเฟรม

เฟรมอะไลน์เมนต์พัลส์ที่ต้องการ

ตำแหน่งของรหัส a b c d e f g h i ...

กระบวนการพัลส์อินพุต 1 1 0 1 0 1 0 1 1 ...



(ข) กระบวนการค้นหาเฟรมอะไลน์เมนต์

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ในการอ้างอิงเท่านั้น ไม่ควรนำเอกสารนี้ไปใช้ประโยชน์ด้านการค้า
รูปที่ 7.3 กระบวนการค้นหาเฟรมอะไลน์เมนต์
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สมมติว่าเฟรมอะไหล่แมนท์พัลส์ถูกกำหนดให้มี 4 บิตซึ่งเป็นรหัส "1011" ทุกๆ เฟรมตามรูป 7.3(ก) และถ้าอินพุตพัลส์จากตำแหน่ง a-i มีรหัสตามรูป (ข) ในการค้นหาขั้นตอนแรกรหัสในตำแหน่ง a-d จะถูกตรวจก่อน ถ้ารหัสที่ b เป็น "1" พัลส์กลุ่มนี้ก็จะไม่เป็นอะไหล่แมนท์พัลส์จากนั้นจะเคลื่อน(shift)ไป 1 บิตถึงตำแหน่ง e แล้วทำการตรวจรหัสจาก b-e ตามตัวอย่างก็จะทราบว่าไม่ใช่อะไหล่แมนท์พัลส์เช่นเดียวกันในทำนองเดียวกันเมื่อทำเช่นนี้ต่อไปเรื่อยๆ จะเห็นว่ารหัสจากตำแหน่ง c-f, d-g และ e-h ก็จะไม่ใช่อะไหล่แมนท์พัลส์อีกผลสุดท้ายก็จะพบว่าระหว่าง f-i จะเป็นอะไหล่แมนท์พัลส์ แต่อย่างไรก็ตามอาจจะเป็นการบังเอิญก็ได้เพื่อให้แน่ใจว่าเป็นอะไหล่แมนท์พัลส์จริงจึงจำเป็นต้องตรวจที่ตำแหน่งเดียวกันในเฟรมถัดมาด้วยว่ามีหรือไม่

เพื่อทำให้เวลาในการค้นหาเฟรมนั้นสั้นเข้าอาจกระทำได้โดยเพิ่มจำนวนอะไหล่แมนท์พัลส์ใน 1 เฟรมหรือทำให้เฟรมนั้นสั้นลงพร้อมทั้งเพิ่มจำนวนอะไหล่แมนท์พัลส์ โดยให้สัมพันธ์กับพัลส์ข้อมูล(data pulses)ก็ได้ อย่างไรก็ตามการทำโดยวิธีดังกล่าวอาจทำให้ประสิทธิภาพในการส่งลดลงได้ดังนั้นจึงต้องพิจารณาให้ที่สภาพที่เหมาะสมด้วย

วิธีการซิงโครไนซ์ในระบบดิจิตอลมัลติเพล็กซ์


การซิงโครไนซ์ที่ได้กล่าวมาข้างต้นนั้นเป็นการซิงโครไนซ์ของ PCM มัลติเพล็กซ์ เพื่อให้สัญญาณเสียง ซึ่งถูกเปลี่ยนเป็นดิจิตอลแล้วถูกส่งไปในสายส่งโดยตรง และด้านรับก็จะรับสัญญาณแต่ละช่องได้อย่างถูกต้องด้วยสำหรับการซิงโครไนซ์ที่จะกล่าวต่อไปนี้เป็นวิธีการในระบบดิจิตอลมัลติเพล็กซ์ ซึ่งเกิดจากการนำสัญญาณดิจิตอลหลายๆ ช่องมารวมกันเพื่อที่จะทำให้มีช่องสัญญาณมากขึ้นโดยทั่วไปสัญญาณดิจิตอลที่จะไปเข้ามัลติเพล็กซ์จะถูกสร้างจากอุปกรณ์มัลติเพล็กซ์ต่างชุดกัน ดังนั้นบิตแรกจะแตกต่างกันบ้างด้วยเหตุนี้จึงต้องมีการซิงโครไนซ์เพื่อให้สัญญาณดิจิตอลเหล่านี้รวมไปด้วยกันได้ ซึ่งกระทำได้เป็น 2 วิธีดังนี้

การซิงโครไนซ์โครงข่าย(Network Synchronization)

เป็นการทำให้ความถี่ของ clock ทุกๆสถานีและอุปกรณ์ต่างๆมีมาตรฐานอย่างเดียวกันตลอดโครงข่ายการส่งสัญญาณแบบดิจิตอล การซิงโครไนซ์วิธีนี้แบ่งได้เป็น 3

ชนิดตามรูป 7.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



- (ก) การซิงโครไนซ์แบบอิสระ
- (ข) การซิงโครไนซ์แบบมาสเตอร์-สเลฟ
- (ค) การซิงโครไนซ์แบบมิวซาล

รูปที่ 7.4 ชนิดของการซิงโครไนซ์โครงข่าย

ก) การซิงโครไนซ์แบบอิสระ (Independent Synchronization)

วิธีนี้จะใช้ออสซิลเลเตอร์ที่มีความไวสูงติดตั้งไว้แต่ละสถานีอย่างอิสระ (ดังนั้น อาจจะได้คิดว่าทุกสถานีจะมีความถี่ clock ที่เท่ากัน) จึงเหมาะสำหรับการที่จะขยายงานใหม่ เปลี่ยนแปลงแบบใหม่หรือยกเลิกโครงข่ายเท่านั้น

ข) การซิงโครไนซ์แบบมาสเตอร์-สเลฟ (Master-Slave Synchronization)

วิธีนี้จะกำหนดให้สถานีหนึ่งเป็นมาสเตอร์โดยมี clock ที่มีเสถียรภาพดีจ่ายไปยังสถานีอื่นๆ ซึ่งเรียกว่าสเลฟไปตามโครงข่ายการจ่าย clock สถานีอื่นก็จะรับ clock นี้ เพื่อนำไปใช้ในการซิงโครไนซ์ได้ แต่วิธีนี้จะมีปัญหาคือ สถานีที่เป็นสเลฟ จะได้รับการรบกวนและเหตุการณ์ที่เกิดขึ้นโดยบังเอิญจากเส้นทางการจ่าย clock ดังนั้นสถานีที่เป็นสเลฟจะต้องมีวิธีรักษาความถี่ของ clock ให้ใกล้เคียงกับของสถานีที่เป็นมาสเตอร์ไว้เสมอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ค) การซิงโครไนซ์แบบมีวซาล (Mutual Synchronization)

วิธีนี้ทุกสถานีจะมีออสซิลเลเตอร์ซึ่งเปลี่ยนความถี่ได้ภายใต้การควบคุมซึ่งกันและกันของ clock จากสถานีอื่นๆ การทำงานในลักษณะเช่นนี้ทุกสถานีในโครงข่ายจะมีความถี่อย่างเดียวกัน จึงไม่จำเป็นต้องใช้ออสซิลเลเตอร์ที่มีเสถียรภาพสูงนักสำหรับการผลิตความถี่ และจะไม่มีความสัมพันธ์ระหว่างสถานีอย่างในกรณีของมาสเตอร์-สเลฟว์ แต่อย่างไรก็ดีการซิงโครไนซ์วิธีนี้เมื่อเปรียบเทียบกับวิธีอื่นแล้วระบบการควบคุมจะยากกว่า ถ้าหากสถานีหนึ่งในโครงข่ายมีเหตุขัดข้องก็จะทำให้สถานีอื่น ๆ มีผลตามไปด้วย

การซิงโครไนซ์วิธีสตัฟฟ์พัลส์ (Stuffed-pulse Synchronization)

การซิงโครไนซ์วิธีนี้เป็นการทำให้สัญญาณดิจิทัลที่มาจากอุปกรณ์แต่ละชุดจะถูกเก็บไว้ในหน่วยความจำเป็นการชั่วคราวก่อน จากนั้นจะมีสัญญาณ clock เดียวกัน Read สัญญาณเหล่านั้นออกมา เนื่องจาก clock นี้จะมีความเร็วว่าของสัญญาณดิจิทัลเหล่านั้นเล็กน้อยจึงกล่าวได้ว่าเป็นการเปลี่ยนสัญญาณเหล่านั้นให้มีความเร็วเท่ากัน และเนื่องจากพัลส์ทั้งสองชนิดมีตำแหน่งที่แตกต่างกันอยู่จึงสามารถเพิ่มพัลส์พิเศษลงไป (เรียกว่า สตัฟฟ์พัลส์) ในตำแหน่งที่จำเป็นในบางครั้งตามรูป 7.5 สำหรับทางด้านรับก็จำเป็นต้องรู้ตำแหน่งของสตัฟฟ์พัลส์นี้ โดยทั่วไปการที่ทำให้รู้ว่ามีสตัฟฟ์พัลส์หรือไม่นั้นจะกระทำโดยการกำหนดช่องเวลา (time slot) ไว้ข้างหน้าก่อน และเรียกพัลส์นี้ว่า Stuffing control pulse

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 7.5 การซิงโครไนซ์วิธีสตัมป์พัลส์

อนึ่ง การซิงโครไนซ์ 2 แบบที่กล่าวมานั้น ในวิธีการเข้ามัลติเพล็กซ์ตามบทที่ 6 ก็ถูกแบ่งไว้เช่นเดียวกันแต่จะเรียกต่างกันคือการเข้ามัลติเพล็กซ์ที่อาศัยวิธีการซิงโครไนซ์ของโครงข่ายนั้นเรียกว่า ซิงโครนัสมัลติเพล็กซ์ (Synchronous Multiplexing) และที่อาศัยวิธีการซิงโครไนซ์โดยใช้สตัมป์พัลส์เรียกว่า อะซิงโครนัสมัลติเพล็กซ์ (Asynchronous Multiplexing) โดยทั่วไปถ้าสัญญาณมีความเร็วสูงการซิงโครไนซ์ของโครงข่ายจะกระทำได้ยากแต่อย่างไรก็ตาม ในแง่ของการประหยัดแล้ว จะนำไปใช้กับสัญญาณที่มีความเร็วต่ำอย่างอุปกรณ์ระบบมัลติเพล็กซ์ในอันดับที่ 2 (8.448 Mb/s) หรือต่ำกว่า สำหรับการซิงโครไนซ์โดยใช้สตัมป์พัลส์นั้น จะนำไปใช้กับอุปกรณ์ระบบมัลติเพล็กซ์อันดับสูงกว่านี้ขึ้นไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 8


วงจรและการทำงานของวงจร

ชุดสื่อสารข้อมูลในโครงงานนี้ประกอบด้วยส่วนสำคัญ คือ

1. ส่วนที่ทำหน้าที่เปลี่ยนสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล โดยจะใช้ IC flash A/D ซึ่งมีความเร็วสูงในการทำงาน
2. ส่วนที่ทำหน้าที่เขียนและอ่านข้อมูลลงในหน่วยความจำ ในโครงงานนี้จะใช้วิธีการแบ่งพื้นที่หน่วยความจำที่ใช้ในการเก็บข้อมูลภาพออกเป็น 2 ชุด ทำให้ไม่จำเป็นต้องใช้หน่วยความจำที่มีความเร็วสูงในการทำงาน
3. ภาคส่ง (Transmitter) ทำหน้าที่แปลงข้อมูลที่ต้องการส่งอยู่ในรูปแบบข้อมูลอนุกรมที่เหมาะสม แล้วทำการส่งออกไป
4. ภาครับ (Receiver) ทำหน้าที่รับสัญญาณเข้ามา แล้วแปลงกลับให้อยู่แบบข้อมูลขนาน เพื่อที่จะนำไปแปลงกลับเป็นสัญญาณอนาล็อกดังเดิม
5. ส่วนที่ทำหน้าที่เปลี่ยนสัญญาณดิจิทัลเป็นสัญญาณอนาล็อก เพื่อที่จะนำสัญญาณภาพเข้า Monitor ได้

บล็อกไดอะแกรมของระบบทั้งหมดแสดงได้ดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




BLOCK.SDT		
Size	Document Number	REV
A		
Date:	July 21, 1993	Sheet of

1. ส่วนที่ทำหน้าที่เขียนและอ่านข้อมูลในหน่วยความจำ

วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล (A/D)

เป็นส่วนของการแปลงสัญญาณอนาลอกให้เป็นสัญญาณทางดิจิทัล เพื่อจัดเก็บข้อมูลลงในหน่วยความจำ ในโครงการนี้ใช้ IC ขนาด 7 บิต ซึ่งสามารถแยกความแตกต่างของภาพได้ 128 ระดับ โดยการนำ IC CA3306 ซึ่งเป็น Flash A/D ที่มีความเร็วในการทำงานสูงมาต่อขนานกัน เพื่อเพิ่มจำนวนบิตจาก 6 บิต เป็น 7 บิต



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรสร้างสัญญาณควบคุม

วงจรที่ใช้ในงานในส่วนนี้เป็นวงจรที่ถูกออกแบบไว้สำหรับสร้างชุดสัญญาณควบคุม เพื่อนำไปใช้ใน ส่วนอื่นต่อไป เช่น ส่วนควบคุมการ Digitize สัญญาณภาพ ส่วนควบคุมการเขียนข้อมูลลงในหน่วยความจำซึ่งพอจะอธิบายการทำงานของแต่ละส่วนต่างๆ ได้ดังนี้

-ส่วนแยกสัญญาณซิงค์ (Sync Separator)

ทำหน้าที่แยกสัญญาณภาพจากกล้องวิดีโอ เพื่อให้ได้สัญญาณซิงค์แนวอน และสัญญาณซิงค์ตามแนวดิ่ง โดยใช้ IC เบอร์ LM1881N

-ส่วนการตอบสนองการร้องขอภาพ (Video Request)

เมื่อทางด้านรับต้องการสัญญาณภาพ ก็จะส่งสัญญาณ VREQ มา เมื่อวงจรตรวจพบว่ามีสัญญาณ VREQ เป็นพัลส์ "1" และมีสัญญาณ V.blank เข้ามา ระบบก็จะเริ่มการ Digitize

-ส่วนวงจรนับ (Counter)

แยกเป็นวงจรนับ 2 ส่วน คือส่วนนับจุดภาพ และส่วนนับจำนวนเส้นที่ทำการสแกนว่าครบ 1 เฟรมหรือยัง ซึ่งสัญญาณที่ได้จากวงจรมีจะทำหน้าที่กำหนดตำแหน่งของหน่วยความจำที่เราจะเก็บข้อมูลหรืออ่านข้อมูล

-ส่วนสร้างสัญญาณเวลา (Timing Gen)

สร้างสัญญาณ Clock เพื่อกำหนดความถี่ของการ Sampling สัญญาณของวงจร A/D และสร้างสัญญาณ /CS /WR Latch และ Shift เพื่อควบคุมการเขียนข้อมูลลงในหน่วยความจำ

สำหรับการทำงานของวงจรเมื่อเริ่มเปิดเครื่อง สัญญาณ PWR จะเป็น "0" ชั่วขณะหนึ่งส่งผลให้เกิดการ CLEAR ค่าในส่วนต่างๆ ของวงจร ซึ่งเสมือนกับเป็นการ Reset ระบบตอนเปิดเครื่อง

เมื่อมีสัญญาณ VREQ เข้ามาพร้อมกับสัญญาณ V.blank ก็จะเริ่มมีการ Digitize ภาพในเฟรมแรกที่ตรวจจับได้ วงจรนับจะเริ่มนับสัมพันธ์กับอัตราการ Sampling และการจัดเก็บข้อมูล ทั้งนี้เพื่อให้กำหนดตำแหน่งที่จะเก็บข้อมูลได้ถูกต้อง ในที่นี้กำหนดให้ 1 Address เก็บข้อมูล


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2 ชุด (ข้อมูล 2 จุดภาพ) โดยในวงจรมีได้ออกแบบไว้ให้ส่วนวงจรมีสามารถใช้กำหนด Address ทั้งในตอนเขียนข้อมูลลงในหน่วยความจำ และอ่านข้อมูลจากหน่วยความจำ โดยใช้ IC เบอร์ 74157 เป็นตัวเลือก




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Note: STC is START CONVERSION
 ENC is END CONVERSION
 EOL is END OF LINE
 NXL is NEXT LINE



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Sync.Separator & Address Gen. Diagram		
Size	Document Number	REV
B		
Date:	February 6, 1994	Sheet of



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องส่งถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การเก็บข้อมูลลงในหน่วยความจำ

การเก็บข้อมูลภาพในโครงงานนี้จะใช้วิธีการแบ่งพื้นที่หน่วยความจำที่ใช้เก็บออกเป็น 2 ชุดสาเหตุที่ต้องทำแบบนี้ เนื่องจากข้อมูลที่แปลงมาจากวงจร A/D มีความเร็วสูงมาก ถ้าใช้วิธีเก็บข้อมูลลงหน่วยความจำเพียงชุดเดียว จะมีเวลาในการเขียน (Write) ไม่เพียงพอ

การทำงานของวงจรเก็บข้อมูลภาพในลักษณะนี้ เริ่มจากนำเอาข้อมูลภาพที่ออกจากเอาต์พุตของวงจร A/D มาผ่านวงจรเพื่อเลือกชุดหน่วยความจำที่จะนำข้อมูลไปเก็บ ข้อมูลภาพที่เข้ามาจะผ่านวงจรหน่วงชั่วคราว (Data Latch) ช่วยเก็บข้อมูลไว้ ในขณะที่สวิตช์สลับไปที่หน่วยความจำชุดที่ 2 เพื่อให้หน่วยความจำชุดแรกมีเวลาเขียนข้อมูลทัน สรุปลแล้วการเขียนข้อมูลแต่ละครั้งจะมีเวลาในการเขียนเพิ่มขึ้นเป็น 2 เท่า จากหลักการนี้ เราสามารถใช้หน่วยความจำที่มีความเร็วต่ำเพื่อเก็บข้อมูลภาพที่มีความเร็วสูงได้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

VIDEO DATA SHIFT & RAM		
Size	Document Number	REV
B		5
Date:	March 15, 1994	Sheet of

2. ระบบส่งข้อมูลภาพ

การจัดรูปแบบเฟรมข้อมูล (Data Frame Format)

ในการสื่อสารระบบ ทีดีเอ็ม ระหว่างจุด 2 จุด มีส่วนที่ต้องสื่อสารถึงกัน คือ

- ข้อมูลข่าวสาร
- สัญญาณสำหรับการควบคุม
- FAW

สำหรับระบบที่ออกแบบนี้ ส่วนของข้อมูลข่าวสารประกอบด้วย ข้อมูลภาพขนาด 128*256 จุดภาพ จุดภาพละ 7 บิต และข้อมูลเสียงและเพื่อความสะดวกในการออกแบบและการจัดเฟรมข้อมูล ใน 1 เฟรมข้อมูลจะใช้ส่งข้อมูลภาพจำนวน 128 จุดภาพหรือ 1 เส้นแนวนอนภาพต่อ 1 เฟรมข้อมูล

ดังนั้นใน 1 เฟรมข้อมูล จะประกอบด้วยส่วนต่างๆดังนี้

ข้อมูลภาพ	128	ช่องเวลา
ข้อมูลเสียง	1	ช่องเวลา
สัญญาณควบคุม	2	ช่องเวลา
FAW	1	ช่องเวลา

รวมแล้วใน 1 เฟรมข้อมูล จะประกอบด้วย 132 ช่องเวลาๆละ 8 บิต แสดงในรูปเพื่อความสะดวกในการแสดงรายละเอียด จึงแบ่งช่องเวลาทั้งหมดออกเป็น เฟจๆละ 4 ช่องเวลา ดังนั้นใน 1 เฟรมข้อมูลจึงแบ่งออกได้เป็น 33 เฟจ คือ เฟจ 0 - เฟจ 32 โดย เฟจ 1-เฟจ 32 เป็นส่วนของข้อมูลภาพ ส่วนเฟจ 0 มี 4 ช่องเวลา มีรายละเอียดดังนี้

ช่องเวลา 0 เป็น เฟรมอโลเมนต์เวิร์ด หรือ FAW(Frame Alignment Word) สำหรับการซิงโครไนซ์ระดับเฟรม

ช่องเวลา 1 เป็น เวิร์ดควบคุม หรือ CW(Control Word)

ช่องเวลา 2 เป็น ส่วนเก็บหมายเลขเส้นกวาดแนวนอน หรือ HLN(Hor. Line No.) ของข้อมูลภาพในเฟจ 1 - เฟจ 32 ใช้สำหรับการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับข้อมูลภาพลงในหน่วยความจำ, VD_RAM(Video RAM) ราคา
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ช่องเวลา 3 เป็น ส่วนของข้อมูลเสียง

ส่วนที่ต้องกล่าวเพิ่มเติมคือ เวิร์ดควบคุม, CW ซึ่งใช้ b3 เป็นบิตควบคุม VDA (Video Data Active) ใช้เป็นสัญญาณบอกให้เครื่องรับทราบว่า ข้อมูลภาพที่ได้รับครบสมบูรณ์แล้วหรือยัง (1 ข้อมูลภาพ เท่ากับการส่งข้อมูลจำนวน 256 เฟรมข้อมูล) บิตส่วนที่เหลือสงวนไว้

อัตราการส่งข้อมูล (Data Transmission Rate)

ส่วนของข้อมูลเสียงกำหนดค่าให้ตอบสนองความถี่ในช่วง 300 Hz - 3.4 KHz จึงทำการสุ่มสัญญาณเสียงด้วยอัตรา 8 KHz ดังนั้นอัตราการส่งข้อมูลในแต่ละช่องเวลาจะเป็น $8 \times 8 = 64 \text{ kbit/s}$ ดังนั้น

$$\begin{aligned} \text{ความเร็วของการส่งข้อมูลรวมของระบบ} &= 64 \times 132 \text{ kbit/s} \\ &= 8.448 \text{ Mbit/s} \end{aligned}$$

$$\begin{aligned} \text{ส่วนของข้อมูลภาพ} &= 64 \times 128 \text{ kbit/s} \\ &= 8.192 \text{ Mbit/s} \end{aligned}$$

$$\text{ส่วนของเสียง} = 64 \text{ kbit/s}$$

ระบบทางด้านเครื่องส่ง (Transmission System)

รูปต่อไป แสดงไดอะแกรมของเครื่องส่ง โดยข้อมูลจากแหล่งต่างๆ คือ FAW, ข้อมูลเสียง, เวิร์ดควบคุม, HLN และข้อมูลภาพจะถูกมัลติเพลกซ์เข้าด้วยกันแบบขนานโดยถูกควบคุมจากวงจรนับความยาวเฟรม (frame length counter) ข้อมูลที่ถูกมัลติเพลกซ์แบบขนานแล้วจะมีความเร็ว 1.056 Mbyte/s เมื่อผ่านเข้าวงจรแปลงเป็นข้อมูลอนุกรม ความเร็วจะเป็น $1.056 \times 8 = 8.448 \text{ Mbit/s}$ จากนั้นจะเข้าสู่วงจรสแครมเบลอร์ (Scrambler) เพื่อช่วยในการแยกสัญญาณนาฬิกาที่เครื่องรับ


ในส่วนของข้อมูลภาพ เมื่อถูกดิจิไทซ์ (digitize) แล้ว ข้อมูลที่ได้จะถูกพักอยู่ในหน่วยความจำภาพ (VD_RAM) ขนาด 32 kbyte ก่อน เนื่องจากอัตราความเร็วของข้อมูลที่ออกจากตัวดิจิไทซ์และที่เข้าสู่ตัวมัลติเพลกซ์ข้อมูลไม่เท่ากัน ดังนั้นในขณะที่ทำการดิจิไทซ์สัญญาณภาพจะไม่มีข้อมูลส่งไปเข้าตัวมัลติเพลกซ์ จึงต้องมีสัญญาณควบคุม VDA (Video Data Active) บอกให้ภาครับทราบว่าในเฟรมข้อมูลนั้นมีข้อมูลภาพอยู่ด้วยหรือไม่ เพื่อให้ภาครับสามารถสวิตช์หน่วยความจำได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



หลังจากที่ส่วนดิจิทัลฯ เสร็จสิ้นการทำงาน จะมีสัญญาณแสดงการเสร็จสิ้นการแปลงข้อมูล (EOC: End of Conversion) เพื่อให้ส่วนโลจิกควบคุมส่งสัญญาณที่จำเป็นเข้ามาอ่านข้อมูลในหน่วยความจำเข้าสู่ตัวมัลติเพลกซ์ต่อไป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



TRANSMITTER BLOCK DIAGRAM




Audio Data	1	Byte /Frame	_64	Kbits/s
Video Data	256	Bytes/Frame	_16.384	Mbits/s
Service&Sync	3	Bytes/Frame	_192	Kbits/s
		Total speed	_16.64	Mbits/s

Note: 8 KHz Audio Sampling Rate _8 bits/sampling

TDM Frame Format Assignment		
Size Document Number	REV	
A		
Date: November 23, 1992	Sheet	of

TRANSMITTER SECTION




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น มิอนุญาติให้นำไปใช้โดยไม่ได้รับอนุญาต


ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

File: XMUX. ORC

PISO TRANSMIT & DATA MULTIPLEXING	
Size Document Number	REV
B	
Date: January 4, 1980	Sheet of



INTERFACE CIRCUIT		
Size	Document Number	REV
A		
Date:	January 29, 1994	Sheet of



Note: PWR is Power On Reset State
 ADDR cntr2 active on S1 of even slot bit periods except page 0
 SLOT cntr active on S2 of Bit counter periods
 Latch pulse active on S3 of Bit counter periods of page 0
 XCS active on S4-57 of Bit counter periods
 XRD active on S6-57 of Bit counter periods

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่สามารถนำออก ข่งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

File:XTMG. ORC

Transmit Timing Diagram	
Size Document Number	REV
B	
Date: December 7, 1992	Sheet of

3. ภาครับ (RECEIVER)

ระบบทางด้านเครื่องรับ (Receiver System)

รูปต่อไป แสดงไดอะแกรมของเครื่องรับ สัญญาณที่มาจากด้านส่งจะเป็นขบวนข้อมูลที่ ถูกสแครมเบลอร์แล้ว จะแยกเป็น 2 ส่วน ส่วนหนึ่งเข้าสู่ตัวแยกสัญญาณนาฬิกา (Clock Recovery) เพื่อซิงโครไนซ์บิตข้อมูลและ กำหนดจังหวะการทำงานให้ส่วนอื่นๆ อีกส่วน หนึ่งเข้าสู่ตัวดีสแครม-เบลอร์เพื่อแปลงขบวนข้อมูลให้อยู่ในรูปปกติ จากนั้นข้อมูลส่วนนี้จะ ถูกแปลงให้อยู่ในรูปขนาน 8 บิต (ซึ่งจะถูกเลื่อนไป 1 บิตตลอดเวลาตามสัญญาณนาฬิกา) จากจุดนี้ข้อมูลจะไปรอเก็บในบัฟเฟอร์ข้อมูล 4 ชุด คือ เสียง (AF), ภาพ (VD), เส้นสแกน แนวนอน (HLN) และเวิร์ดควบคุม (CW) อีกส่วนหนึ่งจะไปเข้าตัวตรวจหาเฟรมอะโลเมนต์ เวิร์ด (FAW Det.) เพื่อการซิงโครไนซ์เฟรม สัญญาณที่ได้จะถูกส่งไปเข้าส่วนควบคุม สถานะการซิงโครไนซ์ (SSC) ซึ่งทำงานร่วมกับส่วนนับความยาวเฟรม (FLC: Frame Lenght Counter) เพื่อให้เริ่มทำงาน (ในส่วนนี้จะมีขั้นตอนการทำงานเป็นของตัวเอง เมื่อระบบอยู่ในสภาพซิงโครไนซ์เฟรมแล้ว FLC จะควบคุมให้ส่วนโลจิกควบคุมส่งสัญญาณ แลทช์ไปยังบัฟเฟอร์ข้อมูล (มี 4 ชุด) เพื่อเก็บข้อมูลของมันไว้


ในส่วนของข้อมูลภาพจะใช้หน่วยความจำเก็บภาพ 2 ชุด คือ เพจภาพ 1 และ เพจภาพ 2 (หรือ VD_RAM1 และ VD_RAM2 ตามลำดับ) จุดประสงค์เพื่อให้ภาพที่แสดงไม่กระพริบ โดยที่ขณะเวลาใดๆ หน่วยความจำเก็บภาพตัวหนึ่งจะถูกอ่านและอีกตัวหนึ่งจะถูกเก็บ เมื่อ เก็บข้อมูลภาพครบแล้วก็จะทำการสวิตช์หน่วยความจำเพื่อนำข้อมูลภาพใหม่ไปแสดง ในการสวิตช์หน่วยความจำนั้น จะถูกควบคุมโดยส่วนควบคุมการสวิตช์เพจภาพ (PSW: Page Switch Control) ซึ่งอยู่ภายในส่วนควบคุมการเก็บข้อมูล (Store Data Control) โดยจะตรวจสอบจากสัญญาณ VDA ที่ได้รับ

ส่วนของหน่วยความจำภาพที่ถูกอ่านจะถูกนำไปแปลงเป็นอนาลอก และนำไปผสมกับสัญญาณซิงค์ระบบ PAL จากนั้นจึงส่งออกไปแสดงยังจอภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

state f, state g และ state a ตามลำดับ (แต่ถ้าระหว่างนี้ไม่สามารถ detect FAW จะกลับสู่ state e) และจะวนอยู่ที่ state a นี้ จนกว่าไม่สามารถ detect FAW ได้ 3 ครั้งติดกันก็จะตกมาสู่ state b, state c และ state d ตามลำดับ (ถ้าระหว่างนี้ detect FAW ได้ จะเข้าสู่ synchronize state ตามเดิม) และถ้ายังคงไม่สามารถตรวจพบ FAW อีก ก็จะกลับสู่ state e อีกครั้งหนึ่ง ระบบเริ่มต้นใหม่ที่ state นี้

งานโครงการนี้ กำหนดให้ส่วน RECEIVER SYNCHRONIZE STATE CONTROL มี state diagram ดังนี้



รูปแสดง STATE DIAGRAM

อธิบาย STATE DIAGRAM

จาก state diagram เริ่มแรกให้อยู่ที่ state 0 (SCH0) เริ่มภาวะการ search ที่จุดนี้จะคอยตรวจสอบว่ามี สัญญาณ FAW Det. เข้ามาหรือยัง โดยยังไม่สนใจว่าเป็น 0 หรือ 1 แทนด้วย x เพราะระบบจะเช็คที่ขอบขาลงของพัลส์ที่เข้ามาเท่านั้น เมื่อตรวจพบ FAW จะเข้าสู่ state 1 (SCH1) หลังจากนั้นจะมีสัญญาณ FAW chk.p (FAW checking เอกสารเป็นเอกสารที่ส่งวันไว้สำหรับการใช้งานเพื่อการศึกษาก็เห็น ไม่น่ามีปัญหาเห็นไปใช้ประโยชน์การที่ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนควบคุมสถานะการซิงโครไนซ์ (Synchronization State Control)

เนื่องจากข้อมูลที่ส่งมาในช่องข้อมูลต่าง ๆ นั้น สามารถที่จะมีรูปแบบเป็นลักษณะใดก็ได้ ดังนั้นจึงเป็นไปได้ที่จะเกิดเวรด์ข้อมูลซึ่งมีลักษณะเหมือนกับ FAW (เวรด์ข้อมูลที่มีลักษณะเหมือน FAW นี้เรียกว่า FAW เทียม) ประกอบกับข้อมูลที่ส่งจากต้นทางถึงปลายทางนั้น มีโอกาสเกิดการผิดเกิดขึ้นได้เสมอ ซึ่งบ่อยครั้งมักจะเป็นการผิดพลาดในช่วงเวลาสั้น ๆ ไม่กี่มิลลิวินาที เช่น พัดผ่า หรือจากการจุดระเบิดในระบบเครื่องยนต์ ดังนั้นจึงจำเป็นต้องมีกระบวนการหรือขั้นตอนที่ใช้ในการตัดสินใจว่า FAW ที่ตรวจพบนั้นเป็น FAW ที่แท้จริงหรือไม่ และเมื่อใดที่ถือว่าระบบอยู่ในสภาวะการซิงโครไนซ์แล้ว กระบวนการที่ใช้ในการตัดสินใจในสิ่งเหล่านี้เรียกว่า การอโลเมนต์เฟรม (Frame Alignment)

จากปัญหาต่างๆ ที่กล่าวมาแล้ว การอโลเมนต์จึงจำเป็นต้องกำหนดสถานะ (state) ย่อยต่างๆ ซึ่งมีรายละเอียดดังนี้

สถานะ a : การอโลเมนต์สมบูรณ์, ระบบอยู่ในสภาวะลือค (synchronize)

สถานะ b : ตรวจไม่พบ FAW ในเฟรม n

สถานะ c : ตรวจไม่พบ FAW ในเฟรม n+1

สถานะ d : ตรวจไม่พบ FAW ในเฟรม n+2

: สถานะ b, c, d เป็นสภาวะการอโลเมนต์ชั่วคราว, ระบบอยู่ในโหมดตรวจสอบ (check mode)

สถานะ e : สูญเสียการซิงโครไนซ์เฟรม, เป็นภาวะการไม่อโลเมนต์, ระบบอยู่ในโหมดค้นหา FAW (search mode)

สถานะ f : ตรวจพบ FAW ในเฟรมหมายเลข 0

สถานะ g : ตรวจพบ FAW ในเฟรมหมายเลข 1

: สถานะ f, g เป็นสถานะรอ, ระบบอยู่ในโหมดค้นหา/ตรวจสอบ (search /check mode) โดยเฟรมแรกที่พบ FAW นับเป็นเฟรมหมายเลข 0

วิธีการอโลเมนต์เฟรมใช้หลักการที่ว่า FAW ที่แท้จริงจะปรากฏที่ตำแหน่งเดิมของทุกๆ เฟรม ส่วน FAW เทียมนั้น จะไม่ปรากฏอยู่ที่ตำแหน่งใดๆ อย่างถาวร ดังนั้นเมื่อตรวจพบ FAW ที่ตำแหน่งใดๆ แล้ว ระบบจะต้องไปตรวจสอบอีกครั้งหนึ่งที่ตำแหน่งเดิมของเฟรมต่อไป ดังนั้นจะพบว่า เริ่มต้นระบบจะอยู่ที่สถานะ e เมื่อพบเวรด์ตัวแรกๆ ที่เหมือน FAW ระบบจะเปลี่ยนไปที่สถานะ f (จากสถานะ f ถึง d ตำแหน่งเวลาการตรวจสอบ FAW จะ

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มาจากส่วนนับความยาวเฟรม, FLC ใช้ชื่อสัญญาณว่า FAW_checking pulse ซึ่งจะส่งมาหลังจากได้รับสัญญาณให้เริ่มนับ (count start) จาก SSC แล้ว) จากนี้ถ้าตรวจสอบพบเวอร์ดที่เหมือน FAW ติดต่อกัน 2 เฟรม จะถือว่าเวอร์ดที่พบนั้นเป็นเวอร์ดที่แท้จริง ระบบก็จะเข้าสู่สถานะซึ่งโครโมโซมเฟรมคือสถานะ a แต่ถ้าใน 2 เฟรมนั้นมีเพียงเฟรมเดียวที่ไม่พบเวอร์ดดังกล่าว ระบบจะกลับไปเริ่มต้นที่สถานะ e เพื่อเริ่มต้นหา FAW ใหม่ (FLC จะหยุดทำงาน) ในทำนองเดียวกันเมื่อระบบอยู่ในสถานะ a คือ ซึ่งโครโมโซมเฟรมแล้วถ้ามีการตรวจไม่พบ FAW 4 เฟรมติดๆกันระบบก็จะเปลี่ยนสถานะจาก a ไป b จนถึง e ตามลำดับ (สถานะ b, c, d ยังถือว่าระบบอยู่ในสถานะซึ่งโครโมโซมเฟรมอยู่ ซึ่งการตรวจไม่พบ FAW อาจเนื่องมาจากการผิดพลาดชั่วขณะของข้อมูลก็เป็นได้ ดังนั้นข้อมูลต่างๆยังถือว่ามีความถูกต้องอยู่) แต่ถ้าใน 4 ครั้งทีกล้าวมา พบ FAW เพียงครั้งเดียวระบบจะกลับไปสถานะ a ใหม่ ซึ่งเป็นการเพิ่มความมั่นคงในการซึ่งโครโมโซมเฟรมของระบบเรียกการอไลเมนต์เฟรมด้วยวิธีการแบบนี้ว่า การอไลเมนต์เฟรมแบบอนุกรม (Serial Frame Alignment)


ทฤษฎี FRAME ALIGNMENT

นิยาม FRAME ALIGNMENT WORD (FAW) : เป็น word กำหนดจุดเริ่มต้น FRAME ของ แต่ละ FRAME ให้ตรงกัน

FAW ในที่นี้ก็คือสัญญาณที่จะเป็นตัวคอยบอกว่าขณะนี้ได้มีข้อมูล FRAME ใหม่ ส่งมาแล้ว เมื่อระบบตรวจพบสัญญาณนี้ ซึ่งจะกำหนดให้อยู่ในส่วนแรกสุดของ FRAME ข้อมูล ระบบจะต้องพร้อมที่จะรับข้อมูลที่ต่อจากสัญญาณ FAW นี้

พิจารณาการทำงานของวงจรตรวจสอบ FAW ดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปแสดงวงจรตรวจสอบ FAW

ในรูป กำหนดค่าให้ FAW มีขนาด 7 บิต เมื่อมีข้อมูลซึ่งถูกเลื่อน (shift) เข้า register ทีละ 1 บิตต่อ 1 clock ดังนั้น เมื่อแต่ละบิตที่เลื่อนเข้ามาถึง register ตัวสุดท้ายแล้ว แสดงว่าครบ 1 word สมบูรณ์ การตรวจสอบ FAW จะเริ่มขึ้น ถ้าตรงกับ FAW ที่กำหนดไว้เมื่อไร ก็จะไปปล่อยให้ฟิลส์ 1 ออกมา มีความกว้างเท่ากับ 1 ช่วงสัญญาณ clock


การที่เราจะเลือกค่าให้ FAW ว่าควรเป็นอย่างไร ต้องพิจารณาว่าจะต้องไม่ไปซ้ำกับรหัส ความคุมอื่น และความน่าจะเป็นที่ส่วนของข้อมูลซึ่งเป็นแบบ random จะไปซ้ำกับ FAW จะต้องน้อยที่สุดด้วย

สมมติให้ค่า FAW ที่เหมาะสมมีค่า 1110000, 1111000 และ 1110100 หรือกลับกัน (inverse) กับค่าเหล่านี้ ขณะที่ 1111111 หรือ 0111111 เป็นค่าที่ควรหลีกเลี่ยง

พิจารณาขั้นตอนการตรวจสอบ FAW ตั้งแต่ขั้นตอนที่ 1 (step1) ถึงขั้นตอนที่ 7 (step7) สมมติให้ค่า FAW ที่เหมาะสมที่สุดคือ 1110000 เมื่อมาถึงขั้นตอนที่ 7 ข้อมูลที่เข้ามาตรงกับรูปแบบ FAW ที่ตั้งไว้ (Pattern detected) ซึ่งระบบจะอยู่ที่ตำแหน่ง pattern เป็นระยะเวลาเท่ากับ 1 ช่องสัญญาณเวลา (one time slot) ดังรูปข้างล่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การ synchronize นั้น ตามปกติส่วนใหญ่เป็นลักษณะของ step by step หรือ Serial frame Alignment procedure ซึ่งสามารถอธิบายถึงหลักการของกระบวนการนี้ได้ดังนี้



รูปแสดงตัวอย่างของ Frame Synchronization

พิจารณาจากรูปบน สมมติให้ ตอนเริ่มต้นระบบ Switch-on อยู่ที่จุด x (state e) ยังไม่เกิดการ synchronize ขึ้นตอนการ synchronize เริ่มขึ้นโดยการตรวจสอบ F บิตหลังจากจุด x ไปแล้ว เปรียบเทียบกับค่าของ FAW ที่ตั้งไว้ ถ้าแต่ละบิตไม่ตรงกัน (match) กับ FAW ระบบก็จะเลื่อนข้อมูลเข้ามาทีละ 1 บิตเรื่อยๆ และคอยตรวจสอบ FAW ที่ลำดับต่อมา จนกระทั่งพบ ระบบก็จะเข้าสู่ State f ซึ่งขั้นตอนนี้เรียกว่า *frame searching*

จากตัวอย่างในรูป FAW ที่ตรวจพบที่ตำแหน่ง I₁ เกิดมาจากการที่ส่วนข้อมูลบังเอิญมาตรงกับ FAW (Imitated FAW) ระบบจะเข้าสู่ state f แสดงว่าเกิดข้อผิดพลาด (error) ที่ตำแหน่งนี้ หลังจากนั้นเป็นระยะเวลาเท่ากับ 1 Frame ต่อมาที่ตำแหน่ง y ระบบไม่สามารถตรวจพบ FAW อีก (เพราะที่ตำแหน่ง I₁ เป็น Imitated FAW) ระบบก็จะกลับสู่ภาวะเริ่มต้นอีกครั้งหนึ่ง กลับสู่ state e อีกครั้งหนึ่ง

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	Bits outside shift register				Shift register outputs							Recognition status	
	1	2	3	4	5	6	7	-					
0 step	0	0	0	0	Pattern enters shift register →								
0 step	0	0	0	0	Pattern not detected
1st step	1	0	0	0	0	Pattern not detected
2d step	1	1	0	0	0	0	Pattern not detected
3d step	1	1	1	0	0	0	0	Pattern not detected
4th step	.	1	1	1	0	0	0	0	Pattern not detected
5th step	.	.	1	1	1	0	0	0	0	.	.	.	Pattern not detected
6th step	.	.	.	1	1	1	0	0	0	0	.	.	Pattern not detected
7th step	1	1	1	0	0	0	0	.	Pattern detected
8th step	1	1	1	0	0	0	0	Pattern not detected

- - Represents a logical 1 or 0 (random information assumed)
- 1 - Represents a logical 1
- 0 - Represents a logical 0

รูปแสดงขั้นตอนการตรวจสอบ FAW

แต่ถ้าเราเลือกค่าที่ FAW คือ 1111111 หลังจากขั้นตอนที่ 7 (pattern detect) แล้ว ที่ขั้นตอนที่ 8 (step 8) ความน่าจะเป็นที่ส่วนของข้อมูลจะเกิดซ้ำกับ FAW จะมีค่าเท่ากับ 0.5 คือจะขึ้นอยู่กับค่า input 1 บิต ที่ถูก shift เข้ามาเท่านั้น

เปรียบเทียบกับ การเลือกค่า FAW(1110000) ในครั้งแรก ความน่าจะเป็นที่จะ detect FAW ได้ อีก ในขั้นตอนที่ 8 (step 8) ที่เกิดจากการเหลื่อมกัน (overlap) ของ FAW ที่เริ่มถูก shift ออกไปที่ละบิต กับค่า FAW ที่ตั้งไว้ มีค่าเท่ากับ $(0.5)^F$ เมื่อเทียบกับ การเลือก FAW(1111111) จะมีค่าน้อยกว่ามาก

F: จำนวนบิตของ F

ทฤษฎี SYNCHRONIZATION


เป็นกระบวนการที่ทำให้การสื่อสารกันระหว่างภาคส่งและภาครับได้อย่างถูกต้อง และตรงตำแหน่งกัน หรือที่เรียกว่าเป็นขั้นตอนการซิงค์ (Synchronization Procedure) กันได้ระหว่างภาคส่งภาครับนั่นเอง

สำหรับเทคนิคของการ synchronize กันมีหลายวิธีที่ต่างกัน แต่ที่เป็นแนวคิดของเรื่องไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอน frame searching เริ่มใหม่อีกครั้ง เมื่อเข้าสู่ Frame ที่ 3 ระบบตรวจพบ FAW จะเข้าสู่ State f และ State g ตามลำดับ ถ้ายังคงตรวจพบ FAW ที่ตำแหน่งเดียวกันนี้ใน Frame ต่อๆมา และจะเข้าสู่ State a (synchronize state) เมื่อตรวจพบ FAW ติดกันตั้งแต่ 3 ครั้งขึ้นไป และจะอยู่ที่ State นี้ ต่อไปเรื่อยๆจนกว่าจะไม่สามารถ detect FAW ได้


กรณีของ I_2, I_3, I_4 จะไม่มีผลต่อระบบเพราะเป็น Imitated FAW อธิบายได้เช่นเดียวกับกรณีของ I_2

เราสามารถเขียนเป็น state diagram การทำงานของกระบวนการ synchronize ของรูปได้ดังนี้



รูปแสดง state-transition diagram ของการ synchronize

เริ่มต้นให้อยู่ที่ state e เมื่อตรวจพบ FAW ติดกัน 3 ครั้งขึ้นไป ระบบจะเข้าสู่ state a และจะอยู่ที่ state นี้ต่อไปเรื่อยๆจนกว่าจะไม่สามารถ detect FAW ได้



RECEIWER BLOCK DIAGRAM

pulse) เข้ามาคอยเช็คค่าที่ตำแหน่งเดียวกันนี้ เกิด FAW ที่ Frame ต่อ ๆ ไปเป็น 1 หรือไม่ ถ้าเป็น 1 ก็จะเข้าสู่ state 2(SCH2) และ state 4(SYNO) ระบบเข้าสู่ภาวะการ synchronize(SYNC State)แต่ถ้าระหว่างนี้เกิด FAW เป็น 0 ระบบจะกลับไป state 0 ทันที เพื่อเริ่มการ search ใหม



เมื่อระบบเข้าสู่ภาวะการซิงค์แล้วและ FAW ยังคงเป็น 1 ระบบก็จะวนอยู่ที่ state 4(SYNCO)นี้ต่อไป แต่ถ้าเกิด FAW เป็น 0 เมื่อไร ระบบจะให้หลุดจากภาวะ SYNCO ไปที่ state 5(SYNC1) และถ้าเกิด FAW เป็น 0 ติดกันเกิน 3 ครั้ง ระบบจะไปที่ state 6 และ state 7 ตามลำดับ และระบบจะกลับเข้าสู่ภาวะการ Search ที่ตำแหน่ง SCHO เหมือนเมื่อตอนเริ่มต้นระบบอีกครั้งหนึ่ง แต่ถ้าระหว่างนี้เกิด FAW เป็น 1 ระบบจะยอมให้กลับไป state 4(SYNO)เข้าสู่ภาวะการซิงค์(SYNC State) ตามเดิม และจะเป็นเช่นนี้เรื่อยไปจนกว่าจะสิ้นสุดการส่งข้อมูล

วงจรแสดงส่วน RECEIVER SYNCHRONIZE STATE CONTROL

JK FlipFlop(JK F-F)จะเป็นตัวนับ state เริ่มต้นขา PWR จะ Clear Flip-Flop ทุกตัว ดังนั้น ตอนเริ่มต้น Flip-Flop นับ 0 เมื่อมี FAW เข้ามา Flip-Flop จะนับ 1 และถ้าตำแหน่งเดียวกันนี้ ที่ Frame ต่อไป จะมีสัญญาณ FAW chk.p (FAW Checking pulse) เป็นตัวชี้ควา FAW เป็น 1 หรือ 0 ถ้าตรวจพบว่ายังคงเป็น 1 Flip-Flop จะนับ 2 และเมื่อ FAW ยังคงเป็น 1 ติดกันเกิน 3 ครั้ง JK F-F จะนับ 4 เอาขา Q ของ JK F-F ที่เป็น MSB(Most Significant Bit) มากำหนดให้เป็น ขา SYN ซึ่งเริ่มเป็น 1 เริ่มเข้าสู่ภาวะการ SYNC และยังคงอยู่ในภาวะการ SYNC (สังเกตว่า ที่ state 4 ถึง 7 ที่บิต MSB ของ JK F-F จะเป็น 1 เสมอ)แต่ถ้า FAW ต่อมาเป็น 0 เกิน 3 ครั้ง ระบบก็จะหลุดจาก state 4 โดยสังเกตที่ชุด Flip-Flop จะนับ 5,6 และ 7 ตามลำดับและกลับไปนับ 0 อีกครั้งหนึ่ง กลับสู่ภาวะการ SEARCH ใหม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RECEIVER SECTION



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


File:SSC. ORC

RECEIVE SYNCHRONIZE STATE CONTROL		
Size	Document Number	REV
B		
Date:	January 4, 1980	Sheet of

วงจร SIPO(Serial Input Parallel Output)

เป็นส่วนที่แปลงสัญญาณ serial input กลับมาเป็น parallel output ขนาด 8 บิต โดยใช้ IC 74LS165 (Parallel-Load Shift Register) เป็นตัวทำหน้าที่นี้


ส่วนวงจรส่วนนี้ยังมีส่วนที่ใช้ตรวจสอบ (Detect) FAW ด้วยซึ่งประกอบด้วย IC74LS85 ต่อรวมกันอยู่ เพื่อใช้ตรวจสอบค่าของ FAW ขนาด 8บิตได้ ซึ่งสามารถตั้งค่าให้กับ FAW ที่ Dip-Switch เมื่อ detect FAW ได้จะให้พัลส์ 1 ออกไป 1 ลูก มีขนาดความกว้างเท่ากับ 1 สัญญาณ clock เรียกว่า FAW Det. ออกมา ดังแสดงในรูป ซึ่งมีการทำงานตาม block diagram ดังในรูปข้างล่าง



รูปแสดงBlock Diagram ของส่วนวงจรSIPO

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RECEIVER SECTION.



82

SIPO & FAH Detect.		
Size	Document Number	REV
A		
Date:	February 6, 1994	Sheet of

SLOT COUNTER&LATCH PULSE GEN

วงจรส่วนนี้ เมื่อเข้าสู่ภาวะ SCH1(search1)สังเกตุจากวงจรได้ที่ขา SCH0=0 ชุด COUNTER เริ่มทำงาน ซึ่งประกอบด้วย

ชุด COUNTER นับ8 : นับจำนวนบิตใน1byte

ชุด COUNTER นับ4 : นับจำนวนbyte ใน 1 page

ชุด COUNTER นับ33: นับจำนวน page ใน 1 FRAME

เมื่อระบบเริ่ม synchronize กัน สังเกตุที่ขา SYN ที่ส่งมาจากภาค RECEIVE SYNCHRONIZE STATE CONTROL จะเปลี่ยน state เป็น 1 และ COUNTER นับมาถึงตำแหน่ง byte 1 ของ page 0 ชุดเปรียบเทียบเพื่อหาตำแหน่ง page 0(ในที่นี้ใช้ IC 74LS85 2 ตัวต่อรวมกัน)จะให้พัลส์ 1 ออกมาที่มีความกว้างเท่ากับช่วงเวลาที่เป็น page 0 ที่ขา A=B ดังรูปคือสัญญาณ Pg0 และ ผ่าน inverter 1ตัว จะได้สัญญาณ/Pg0 ออกมา

สัญญาณนี้จะนำไปใช้ enable ให้กับ IC 74LS155 (Dual 2-Line-to-4-Line Decoder) ที่ขา 1G และที่ขา 1C จะถูก enable โดย O/P จาก D-FlipFlop (ขา /Q) เพื่อสร้างสัญญาณ FAW chk.p เพื่อเป็นพัลส์คอยทดสอบสัญญาณ FAW ว่าเป็น 0 หรือ 1 ที่ตำแหน่งจุดเริ่มต้นของ FRAME

ที่ตำแหน่ง page0 จะมีการสร้างสัญญาณ

/CW-Latch ที่ byte 2 ของ page0 : เพื่อ latch ค่า /CW เก็บไว้

/HLN-Latch ที่ byte 3 ของ page 0 : เพื่อ latch ค่า Horizontal Line Number เก็บไว้


/AF-Latch ที่ byte 4 ของ Page0 : เพื่อ latch สัญญาณเสียง ซึ่งได้จาก O/P ของ 74LS155 ที่ขา 1Y1,2Y2 และ 2Y3 ตามลำดับ

ที่ตำแหน่ง page 1 ถึง page 33 จะมีการสร้างสัญญาณ(ช่วงนี้สัญญาณที่เกิดในช่วงเวลา page0 จะถูก disable ทั้งหมด)

/VD-Latch : เพื่อ Latch ค่าสัญญาณ video ไว้ เพื่อรอการเก็บใส่ Buffer


ต่อไปนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RECEIVER SECTION




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ทางการค้า
 ไม่สามารถคัดลอก, ขั้วลิ้น, ล็อกทั้งหน้าเพื่อให้อัดแปลงเนื้อหาและต้องอ้างถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RECEIVER SECTION



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 การอื่นใดโดยไม่ได้รับอนุญาตจากผู้อนุญาต

the 3rd consecutive FAM detected after Search 0 state



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องส่งมอบคืนถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Demultiplex Timing Diagram		
Size	Document Number	REV
B	(after Synchronize state)	
Date:	December 7, 1992	Sheet of

Cntr : เพื่อนำไปเป็นสัญญาณนับให้กับชุดสร้าง Address ของ Buffer เก็บข้อมูลภาพ

/CS: เพื่อนำไปเป็นสัญญาณเลือก RAM ที่จะเขียนข้อมูลลงไปเก็บหรือเป็นสัญญาณ enable Buffer

/WR : เพื่อสร้างสัญญาณเขียน (Write) ข้อมูลลง RAM ของ Buffer นั้นเอง

การแยกสัญญาณนาฬิกา (Clock Recovery)

จากหัวข้อก่อนที่กล่าวถึงการชิงโครโมในรีดเดอร์เฟรม ซึ่งทำได้โดยการค้นหาและตรวจสอบ FAW เวิร์ดนั้นเนื่องจากเวิร์ดข้อมูลเกิดจากการรวมกันของบิตข้อมูลหลายๆบิต ดังนั้นการที่จะสามารถอ่านเวิร์ดใดๆอย่างถูกต้องจากขบวนข้อมูลที่รับได้นั้น จะต้องสามารถอ่านบิตข้อมูลต่างๆได้อย่างถูกต้องด้วย นั่นหมายความว่า ที่เครื่องรับจะต้องทราบว่าเป็นแต่ละบิตข้อมูลที่รับได้นั้น เริ่มต้นและจบลงเมื่อใดซึ่งก็คือ ต้องทราบสัญญาณนาฬิกาของขบวนข้อมูลที่รับได้ ซึ่งสัญญาณนาฬิกาต้องแยกออกมาจากขบวนข้อมูลที่รับได้

โดยมากแล้วข้อมูลก่อนที่จะส่งออกจากเครื่องส่งมักจะทำการเข้ารหัส เพื่อให้ภาครับสามารถแยกสัญญาณนาฬิกาได้ง่าย แต่การเข้ารหัสส่วนใหญ่จะทำให้รูปคลื่นของขบวนบิตข้อมูลมีแถบความถี่กว้างขึ้นกว่าเดิม (เช่น Manchester Code, RZ เป็นต้น) ซึ่งทำให้ต้องใช้แถบความถี่ของตัวกลางมากขึ้น สำหรับระบบที่ออกแบบนี้จะใช้วิธีการเน็ดสัญญาณนาฬิกาด้วยวงจร LC ringing ซึ่งไม่จำเป็นต้องเข้ารหัสที่ทำให้แถบความถี่ของสัญญาณเพิ่มมากขึ้น

จากรูปข้อมูลอินพุทจะถูกนำเข้าสู่ส่วนดีฟเฟอเรนชิเอเตอร์ (Differentiator) เพื่อสร้างริงกิงอิมพัลส์ (ringing impulse) ที่บริเวณที่มีการเปลี่ยนแปลงสถานะของข้อมูล (ซึ่งสอดคล้องกับจุดที่มีการเปลี่ยนแปลงสถานะของสัญญาณนาฬิกาด้วย) เพื่อกระตุ้นวงจรจูน LC ซึ่งจูนความถี่ไว้ที่อัตราการส่งข้อมูล 8.488 MHz เนื่องจากแอมพลิจูดของสัญญาณนาฬิกาที่ได้มีขนาดไม่คงที่คือจะมีขนาดใหญ่ที่จุดกระตุ้นและลดลงแบบเอ็กซ์โปเนนเชียล (exponential) ไปเรื่อยๆจนกว่าจะถูกกระตุ้นใหม่ ดังนั้นจึงต้องนำสัญญาณที่ได้ไปเข้าตัวลิมิต

เตอร์ (limiter) เพื่อควบคุมให้แอมพลิจูดคงที่ สัญญาณนาฬิกาที่ได้ เรียกว่า ริงกิงคล็อก (Ringing Clock) ไม่ผ่านการบิดงอ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปัญหาที่เกิดขึ้นสำหรับ LC ringing circuit คือปัญหาเรื่องจitter (jitter) ซึ่งเป็นอาการสั้นทางเฟสของสัญญาณนาฬิกา (ความจริงแล้ว เป็นปัญหาที่เกิดกับการสื่อสารข้อมูลทุกแบบ) สาเหตุเนื่องมาจากความไม่สมบูรณ์ของวงจรจูน LC โดยเมื่อ LC ถูกกระตุ้นด้วยอิมพัลส์ก็จะออสซิลเลตด้วยความถี่ F_0 ที่จุดกระตุ้น เมื่อเวลาผ่านไปความถี่ F_0 จะเลื่อนออกไปเป็น F_r พร้อมกับที่แอมพลิจูดลดลง ความถี่ที่เลื่อนออกไปนี้เป็นผลให้เฟสเลื่อนออกไปด้วย ถ้าเฟสเลื่อนออกไปจนถึงจุดหนึ่งก็จะมีผลต่อการซิงโครไนซ์บิต จะเห็นว่าความถี่ F_r จะเลื่อนออกไปมากแค่ไหนขึ้นอยู่กับแพทเทิร์นของข้อมูลที่เข้ามาว่าในแต่ละเวลาจะมีจุดเปลี่ยนสถานะ (อิมพัลส์) มากน้อยแค่ไหน จึงเรียกจitter ที่เกิดจากสาเหตุนี้ว่า pattern-induced jitter เมื่อกล่าวโดยสรุปแล้ว การเลื่อนออกไปของความถี่ที่เกิดจากองค์ประกอบ 2 ประการ คือ

1. ความหนาแน่นสเปกตรัม (spectrum density) และความหนาแน่นอิมพัลส์
2. เสถียรภาพของวงจรจูน LC

องค์ประกอบข้อแรกขึ้นกับความหนาแน่นของอิมพัลส์ อิมพัลส์ที่ทิ้งช่วงห่างกันมากเกินไป ข้อมูลขบวนเป็น 1 หรือ 0 ติดกันยาวๆ จะทำให้ความถี่ F_r เลื่อนออกไปมาก นั้นหมายความว่า ถ้าขบวนข้อมูลที่ส่งออกมา มีความเป็นแรนดอม ปัญหานี้ก็หมดไป วิธีที่ใช้งานทางปฏิบัติ คือ การทำการสแครมเบลอร์กับขบวนข้อมูลก่อนที่จะถูกส่งออกจากเครื่องส่ง ซึ่งตัวสแครมเบลอร์จะทำการสร้างขบวนสัญญาณที่มีลักษณะแรนดอม (randim) คือโอกาสที่จะเป็น 1 และ 0 เท่ากัน มาทำการ xor กับขบวนข้อมูลที่ต้องการส่ง ผลที่ได้คือขบวนข้อมูลใหม่ที่มีข้อมูลข่าวสารอยู่ด้วยและมีลักษณะเป็นแรนดอม ซึ่งสามารถพิสูจน์ได้ง่ายๆ ดังนี้ ถ้ากำหนดให้โอกาสที่ขบวนข้อมูล (ก่อนถูกสแครมเบลอร์) จะเป็น 1 และ 0 เป็น $p(1)$ และ $p(0)$ ตามลำดับ และโอกาสที่ข้อมูลจากตัวสแครมเบลอร์จะเป็น 1 และ 0 เป็น $q(1)$ และ $q(0)$ ตามลำดับ ดังนั้นโอกาสที่จะเป็น 1 ของขบวนข้อมูลใหม่ที่ได้จะเป็น

$$p1 = p(1)q(0) + p(0)q(1)$$

เมื่อตัวสแครมเบลอร์มีจำนวนสเตทที่มากพอ

$$q(0) = q(1) = 0.5$$

ดังนั้น $p1 = [p(1) + p(0)] 0.5$

$$p1 = 0.5$$

และ $p0 = 1 - p1 = 0.5$ เช่นกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะเห็นว่าขบวนการข้อมูลใหม่ที่ได้มีความเป็นแรนดอมเช่นกัน และจากการวิจัย [3] พบว่า สแควร์เบลอร์ขนาด 5 สเตทมีความเป็นแรนดอมมากเพียงพอ

ข้อดีอีกประการหนึ่งของการใช้ตัวสแควร์เบลอร์คือ ทำให้แอมพลิจูดของสัญญาณนาฬิกา ที่ได้จากวงจรรزون LC ไม่มีโอกาสที่จะลดลงเป็นศูนย์ ซึ่งจะทำให้สัญญาณนาฬิกาขาดหายไป

ส่วนองค์ประกอบที่ 2 เกี่ยวกับเสถียรภาพของวงจรรزون LC การเลื่อนออกไปของความถี่ เกี่ยวข้องกับค่า Q ของวงจรรزون วงจรรزونที่มีค่า Q สูง แสดงว่าวงจรรزونนั้นมีแถบความถี่แคบ ซึ่งบ่งบอกถึงความสามารถและความมั่นคงในการรักษาความถี่ เรโซแนนซ์ของวงจรรزون การที่จะทำให้ค่า Q ของวงจรรزونสูงขึ้น จากการทดลองพอจะสรุปได้ดังนี้

1. พยายามเลือกค่า L ให้มีค่าต่ำและเลือก C ให้มีค่าสูง โดยที่ยังสามารถเรโซแนนซ์ที่ความถี่ที่ต้องการได้
2. โทลด์ของวงจรรزون LC ต้องมีอิมพีแดนซ์สูง เช่นการใช้บัฟเฟอร์ที่อินพุตเป็นเพ็ทหรือมอสเพ็ท
3. เลือกอุปกรณ์ที่มีคุณภาพดีและเหมาะสม เช่น การใช้ C ที่มีค่าสัมประสิทธิ์อุณหภูมิเป็นลบ

นอกจากการพยายามทำให้ค่า Q ของวงจรรزونสูงขึ้น ซึ่งงานทางปฏิบัติมักจะทำได้ไม่มากนัก การนำระบบเฟสล็อกคูล (PLL: Phase Lock Loop) เข้ามาช่วยเป็นอีกวิธีหนึ่งที่สามารถทำให้ค่า Q ของระบบเพิ่มขึ้นอย่างมาก คุณสมบัติที่สำคัญของ PLL ที่จะนำมาประยุกต์ใช้งานนี้ คือ การทำให้ PLL มีแถบความถี่ลูบ (Loop Bandwidth) ที่แคบมาก ซึ่งทำได้โดยการใส่คริสตัล (crystal) ในส่วนควบคุมความถี่ด้วยแรงดัน, VCO (Voltage Control Oscillator) เรียก VCO แบบนี้ว่า VCXO (Voltage Control Crystal Oscillator) สำหรับ VCXO ที่ใช้ในการทดลองมีความถี่กลางอยู่ที่ 8 MHz แถบความถี่ประมาณ 3 KHz ที่แรงดันควบคุมอินพุต 0-30V จะเห็นว่าเมื่อเทียบกับความถี่กลางแล้ว แถบความถี่จะแคบมาก ดังนั้นความถี่อ้างอิงหลักทางภาคส่งที่ใช้กำหนดจังหวะเวลามากับขบวนการข้อมูลที่ส่งมา จะต้องมีเสถียรภาพสูง ความถี่ต้องอยู่ในแถบความถี่ของ PLL ที่ภาครับ ซึ่งอุณหภูมิก็มีผลต่อเสถียรภาพด้วยเช่นกัน

การที่ PLL มีแถบความถี่แคบมาก ๆ มีผลให้

- เมื่อเกิดสภาพการสูญเสียการซิงโครไนซ์ ความถี่อิสระ (free-running frequency) เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

quency) ของ VCXO จะยังคงใกล้เคียงกับความถี่อ้างอิงมาก [2]

- ลดผลการรบกวนของจิทเตอร์ได้มาก [4]


ทฤษฎี Phase-Locked Loops

Phase-Locked Loops (PLL) เป็นกระบวนการที่อาศัยการบ้อนกลับของสัญญาณ O/P เพื่อทำการเปรียบเทียบความถี่และเฟส กับสัญญาณ I/P แล้วสร้างสัญญาณเพื่อไปบังคับให้ การกำเนิดสัญญาณที่ภาค O/P ที่มีเฟส และ ความถี่ ตรงกับภาค I/P ตามที่เราต้องการ

PLL มีส่วนประกอบสำคัญพื้นฐาน 3 ส่วน คือ

1. Phase comparator
2. Low-pass filter
3. Voltage Controlled Oscillator (VCO)

ดังรูปข้างล่าง



รูปแสดง block diagram ของระบบ PLL

ถ้ายังไม่มีสัญญาณบ้อนเข้ามา V_d (error voltage) จะมีค่าเป็นศูนย์ ส่วน VCO จะกำเนิดสัญญาณที่ความถี่ที่ได้ตั้งค่าไว้ f_0 ซึ่งเรียกกันว่า free-running frequency

ถ้ามีสัญญาณบ้อนให้ระบบ phase comparator จะทำการเปรียบเทียบสัญญาณนี้กับสัญญาณที่ได้จากส่วน VCO จะได้ค่า error voltage $V_e(t)$ ค่าหนึ่ง ซึ่งขึ้นอยู่กับค่าความต่างกันของความถี่และเฟสของ 2 สัญญาณนี้ ค่า error voltage นี้ จะถูก filter และบ้อนเป็นสัญญาณควบคุมให้กับส่วน VCO ถ้าความถี่สัญญาณที่เข้ามา f_s มีค่าเอกสารนี้เป็นเอกสารทสวงนเวสทหกรเชงนเพอกรศกษเทहनน ไม่อนุญาตเหนงไปเชประเขชนดำนกรค้ำ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เข้าใกล้ค่า f_0 เพียงพอแล้วระบบ PLL นี้ จะบังคับให้ส่วน VCO สร้างสัญญาณที่ synchronize หรือ lock กับสัญญาณที่ป้อนเข้ามา ในภาวะ synchronize นี้ ความถี่ของสัญญาณที่ได้จาก VCO จะเหมือนกับสัญญาณที่เข้ามา ยกเว้นเฟสที่อาจจะจะมีผลต่างของเฟสดังที่ได้

Lock range : เป็นย่านความถี่ที่ใกล้เคียงกับ f_0 ที่ยังคงทำให้ระบบ PLL ยังคง lock กับสัญญาณ I/P หรือที่เรียกกันว่า Tracking หรือ Holding range ก่อนที่จะหลุดจากการ lock

: Lock range นี้จะเพิ่มขึ้นตามค่า gain ของ PLL ที่เพิ่มขึ้น

Capture range : ค่าของแถบความถี่ที่ใกล้เคียง f_0 ซึ่งระบบ PLL สามารถจับสัญญาณ I/P และเริ่มทำการลอคเฟส และความถี่ตามสัญญาณ I/P

: โดยปกติค่านี้จะอยู่ในย่าน (range) ที่แคบกว่า ซึ่งค่านี้ขึ้นอยู่กับ bandwidth ของส่วน low-pass filter


ค่า Lock range และค่า capture range ของส่วน PLL แสดงได้ดังรูป ซึ่งแสดง frequency-to-voltage characteristics ของ PLL จากรูป จะเห็นว่า I/P มีการเปลี่ยนแปลงความถี่อย่างช้าๆ ตลอดแนวแกนความถี่ และในแนวตั้งเป็นค่าของ loop error voltage (V_d)

ในรูปบน ความถี่ของสัญญาณที่ป้อนเข้ามา มีค่าเพิ่มขึ้นอย่างต่อเนื่อง จนถึงค่าหนึ่ง f_1 ซึ่งเป็นค่า lower edge ของ capture range ระบบจะ lock กับสัญญาณ I/P ทันที ทำให้ค่า error voltage (V_d) ลงมาเป็นลบ ต่อมา V_d จะแปรผันตามความถี่ตามค่าความชัน (slope) ของเส้นกราฟ ซึ่งมีค่าเท่ากับค่า gain ของส่วน VCO (Voltage-to-Frequency Conversion Gain) V_d จะมีค่าเป็นศูนย์ ขณะที่ $f_s = f_0$ ระบบ PLL จะยังคง lock กับสัญญาณ I/P จนกระทั่งความถี่ I/P สูงถึงค่า f_2 (upper edge ของ lock range) ระบบจะหลุดจากการ lock ค่า error voltage ตกลงเป็นศูนย์อีกครั้งหนึ่ง

เมื่อลดความถี่ I/P ที่ป้อนเข้ามา ดังแสดงในรูปล่าง ระบบเข้าสู่ช่วง capture range ที่จุด f_3 และลดลงไปเรื่อยๆ ถึง f_4 จะเห็นว่าความถี่จะกระจายอยู่ระหว่างช่วง (f_1, f_3) และ (f_2, f_4) นั่นคือ $f_3 - f_1 = \text{capture range}$ และ $f_4 - f_2 = \text{lock range}$ ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$f_2 - f_4 = \text{lock range}$$

สรุปก็คือระบบ PLL จะตอบสนอง (response) ต่อความถี่สัญญาณ I/P ที่ใกล้เคียงกับค่า VCO frequency (f_0) ซึ่งอาจอยู่ในช่วง "Lock" หรือ "Capture" range ของระบบ ดังนั้นประสิทธิภาพของระบบก็จะดูได้จากการเลือกค่า f_0 ที่ทำให้ได้ที่ทำให้ช่วงความถี่ที่ครอบคลุมช่วง capture range และ lock range มีค่าสูงนั่นเอง




รูปแสดง frequency-to-voltage transfer characteristics

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




RINGING OSCILLATOR CIRCUIT

Size	Document Number	<input type="checkbox"/> REV
A		
Date:	February 6, 1994	Sheet of




VOLTAGE CONTROL OSCILLATOR




CRYSTAL OSCILLATOR

VCXO & X'TAL OSC.		
Size	Document Number	REV
A		
Date:	March 13, 1994	Sheet of




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PHASE LOCK LOOP CIRCUIT		
Size	Document Number	REV
B		
Date:	February 6, 1994	Sheet of



File:SCRM.ORG

DATA SCRAMBLER & MASTER CLOCK GEN.			
Size	Document Number		REV
A			2
Date:	March 14, 1994	Sheet	of




PSH Control & Store Address Counter

Size	Document Number	12	REV
A	Date:	March 14, 1994	Sheet of

File:PSH.ORG

03




VIDEO MIX CIRCUIT

Size	Document Number	REV
A		
Date:	February 6, 1994	Sheet of

ความเร็วในการส่งภาพ

หลังจากที่ได้กล่าวถึงระบบทั้งหมดที่ได้ออกแบบแล้ว ยังมีอีกส่วนหนึ่งที่เราควรกล่าวถึง คือ ความเร็วในการส่งภาพ ซึ่งจะแสดงด้วยไดอะแกรมเวลาการทำงานของส่วนดิจิทัลิทัศน์ ภาพ และช่วงเวลาการส่งข้อมูลภาพเมื่อเทียบกับสัญญาณซิงค์แนวตั้งของสัญญาณภาพ ดังรูป



จากรูปจะเห็นว่าทุกๆ 3 เฟรมของสัญญาณภาพจะสามารถส่งข้อมูลภาพสมบูรณ์ไปเครื่องรับได้ 1 ภาพ เนื่องจากอัตราเฟรมของสัญญาณภาพตามมาตรฐาน PAL เป็น 50 เฟรม/วินาที ดังนั้นอัตราความเร็วในการส่งภาพของเครื่องส่งจะเป็น $50/3 = 16.66$ ภาพ/วินาที ถึงแม้ว่าสำหรับสัญญาณภาพแล้ว 2 เฟรม ก็จะถือเป็น 1 เฟรมภาพที่สมบูรณ์ การดิจิทัลิทัศน์เพียงเฟรมเดียวในเชิงความหมายของภาพแล้ว ถือว่าได้ 1 ภาพสมบูรณ์เช่นกัน ดังนั้นจึงถือได้ว่าค่า 16.66 ภาพ/วินาที ที่คำนวณได้มีความถูกต้องเช่นกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผลการทดลอง

จากการทดลองพบว่าได้เกิดปัญหาต่างๆ โดยเฉพาะอย่างยิ่งงานส่วนของ วงจรแยกสัญญาณนาฬิกา (CLOCK RECOVERY) เนื่องจากสัญญาณ RINGING CLOCK ที่ได้จากวงจร LC TANK CIRCUIT การเลื่อนทางเฟสมาก (JITTER) ทำให้เมื่อผ่านเข้าวงจร PHASE LOCKED LOOP สัญญาณ RINGING CLOCK ไม่สามารถ lock กับ clock ที่ได้จากวงจร VOLTAGE CONTROL OSCILLATOR นอกจากนี้ วงจร VCO ที่ใช้ เป็นวงจรที่ใช้ CRYSTAL เป็นตัวผลิตสัญญาณ ซึ่งข้อดีก็คือความถี่ที่ได้จาก CRYSTAL VCO จะมี stability สูง แต่ก็มีข้อเสียคือ FREQUENCY DEVIATION มีค่าน้อย ดังนั้นถ้าความถี่ clock ที่ได้จาก VCO ไม่ใกล้เคียงกับความถี่ clock จากภาคส่ง วงจร PHASE LOCKED LOOP ก็จะไม่สามารถเข้าสู่สภาวะ lock ได้

นอกจากนี้ปัญหาที่เกิดขึ้นก็คือ การ INTERFACE วงจรสร้างสัญญาณควบคุมกับวงจรอื่น ๆ ยังมีส่วนที่บกพร่อง ทำให้การทำงานของส่วนภาครับและภาคส่งยังมีส่วนที่ผิดพลาดและนอกจากนั้นการตรวจสอบสัญญาณจากภาคส่งไม่สามารถตรวจสอบได้โดยตรงเนื่องจากสัญญาณที่ส่ง เป็นสัญญาณดิจิทัลที่ส่งแบบอนุกรม

อย่างไรก็ตามจากการทดลองสามารถ set ค่า FAW และมองเห็นถึง FRAME FORMAT ของการส่งสัญญาณที่ออกแบบไว้ได้อย่างชัดเจน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทสรุป

โครงการนี้ได้นำเสนอการออกแบบระบบการส่งข้อมูลภาพ ความเร็ว 8 Mbit/s โดยส่วนของวงจร Interface ยังไม่สามารถเชื่อมต่อวงจรระหว่าง ภาควิทยาศาสตร์กับภาควิศวกรรมได้ ทำให้ไม่สามารถตรวจสอบสัญญาณที่ภาคส่งได้ว่าถูกต้องหรือไม่ แต่สามารถตรวจสอบ FAW ที่ภาคส่งและภาควิทยาศาสตร์ให้ตรงกันได้ถ้า และถ้าถอดวงจร Interface ออกสามารถตรวจสอบสัญญาณที่ภาคส่งได้ การแก้ไขนั้นต้องทำการเปลี่ยนระบบการเดินสายไฟและสายสัญญาณต่างๆ ใหม่ให้สั้นลงเพื่อป้องกันการลดทอนของสัญญาณ

นอกจากนี้ สัญญาณ Clock Recovery ยังมีความสั่นทางเฟสมากทำให้ไม่สามารถนำไปใช้งานได้ จะต้องได้รับการปรับปรุง โดยการทำให้วงจร Tuned Circuit. มีประสิทธิภาพมากขึ้น



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและข้อมูลอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ขอขอบพระคุณอย่างสูงต่อ อาจารย์ สมศักดิ์ เข็ยร์ศิริกุล ที่คอยช่วยเหลือชี้แนะ
ต่างๆ และ พี่ สมศักดิ์ อภิรักษ์สมบัติ นักศึกษาปริญญาโท คณะวิศวกรรมศาสตร์ ที่ให้คำ
แนะนำช่วยเหลือในระหว่างการทำงานโครงการชิ้นนี้ รวมทั้งเพื่อนๆและน้องๆที่คอยช่วยเหลือ
และให้กำลังใจตลอดมา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

- [1] Frank F.E. Owen : "PCM and Digital Transmission System",
Mc Graw-Hill ,Inc,1982.
- [2] ถวิล กิ่งทอง : "เทคโนโลยีการส่งสัญญาณดิจิทัล", ตาราวิศวกรรมศาสตร์
คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
, พิมพ์ครั้งที่ 2 ,2535.
- [3] สมศักดิ์ อภิรักษ์สมบัติ : "ระบบการส่งข้อมูลภาพและเสียงแบบ TDM", การประ
ชุมวิชาการทางไฟฟ้าครั้งที่ 16 ,460-466



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้