

อุปกรณ์ต่อเชื่อมชุมสายต่างระบบชนิด DTMF
แบบอัตโนมัติ

AUTOMATIC CONNECTION PABX (DTMF)



ปริศยานี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาตรีสาขารัฐศาสตร์บัณฑิต
สาขาวิชาเทคโนโลยีอิเล็กทรอนิกส์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานที่อนุญาตเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ปีการศึกษา 2536
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

033132

หัวข้อวิทยานิพนธ์

อุปกรณ์ต่อเชื่อมระบบสายต่างระบบชนิด DTMF แบบอัตโนมัติ

จัดทำโดย

นายสมเกียรติ อาจารย์สิริ 34131231

สาขาวิชา

เทคโนโลยีอิเล็กทรอนิกส์อุตสาหกรรม

ภาควิชา

เทคนิคอุตสาหกรรม

อาจารย์ที่ปรึกษา

อาจารย์ ไพศาล สิทธิโสภาสกุล

ปีการศึกษา

2536

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
 อนุมัติให้พิมพ์วิทยานิพนธ์ฉบับนี้ เป็นส่วนหนึ่งของการศึกษาคามหลักสูตร ปริญญาอุตสาหกรรม
 ศาสตร์บัณฑิต

คณะกรรมการสอบวิทยานิพนธ์

ประธานกรรมการ

()

กรรมการ

()

กรรมการ

()

กรรมการ

()

กรรมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อุปกรณ์ต่อเชื่อมชุมสายต่างระบบชนิด DTMF แบบอัตโนมัติ

โดย

นายสมเกียรติ อาจารย์สิริ 34131231

อาจารย์ที่ปรึกษา

อาจารย์ ไพศาล ลีทธิโยภาสกุล

ปีการศึกษา 2536



อุปกรณ์ต่อเชื่อมชุมสายต่างระบบนี้ เป็นอุปกรณ์ที่จะอำนวยความสะดวกในการต่อเชื่อมชุมสายโดยไม่ต้องให้ OPERATOR เนื่องจากชุมสาย PABX แต่ละบริษัทที่ผลิตออกมา บางครั้งไม่สามารถต่อเชื่อมกันได้โดยตรง จากการทำงานของระบบเครื่องเอง อุปกรณ์ชุดนี้มีการเพิ่มเติมการใช้รหัสผ่าน (PASSWORD) เพื่อป้องกันปัญหาที่เกิดจากความหนาแน่นของการใช้งาน การต่อเชื่อมจะเป็นการต่อเชื่อมทางสัญญาณเสียงพูด (VOICE) จึงไม่เกิดปัญหาจากระบบของ PABX ที่ต่างกันหลักการทำงานของอุปกรณ์นี้ คือ เมื่อมีสัญญาณเรียกเข้าจาก ชุมสาย A วงจรนับสัญญาณกระดิ่งจะทำการนับ เมื่อนับครบตามที่กำหนดไว้ก็จะทำการต่อ MATCHING เข้ากับ LINE โทรศัพท์ เพื่อเป็นการยกหูรับสาย จากนั้นก็จะ CHECK รหัสผ่านว่าถูกต้องหรือไม่ ถ้าถูกต้องก็จะทำการต่อ MATCHING อีกด้านหนึ่งเข้ากับชุมสาย B เหมือนการยกหูเครื่องโทรศัพท์ของ ชุมสาย B จากนั้น เครื่องโทรศัพท์ที่หมุนเรียกเข้าจากชุมสาย A ก็จะกดสัญญาณ DTMF ผ่านออกทางชุมสาย B เหมือนกับการใช้เครื่องโทร


เอกสารนี้เป็นเอกสารสิทธิ์ของชุมสาย B โดยตรง เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AUTOMATIC CONNECTION PABX (DTMF)

Mr. SOMKIAT ARJARASIRI 34131231

ADVISOR

Mr. PAISAN SITTIYOPASAKUL



ABSTRACT

AUTOMATIC CONNECTION PABX IN DIFFERENCE SYSTEM ARE THE EQUIPMENT WHICH CAN BE CONNECTED BETWEEN PABX WITH OUT OPERATOR. BECAUSE EACH PABX OF THE MANUFACTURE SOME TIME CAN NOT DIRECTING CONNECT TOGETHER. FROM THE OPERATION OF EQUIPMENT HAVE TO BE USED PASSWORD FOR THE VOICE CONNECTION WITH IS NO PROBLEM. BECAUSE OF DIFFERENCE WHEN THERE IS PABX SYSTEM. THE PRINCIPLE OF THIS EQUIPMENT IS RINGING TONE FROM PABX A. THE RINGING COUNTER WILL BE COUNT WHEN THE COUNT IS DONE DISPOSE THE MATCHING IS CONNECTED WITH THE TELEPHON LINE. FOR UNHOOK THE TELEPHON HANDSET THEN THEY WILL HECK FOR RIGHT OR WRONG. IF THEY ARE RIGHT THE MATCHING WILL BE CONNECTED THE OTHER SIDE WITH THE PABX B. LIKE A OF HOOK OF PABX B. THEN THE TELEPHON WITH SEND THE DIAL TONE IN TO THE PABX A WILL PRESS DTMF SIGNAL PASS THROUGH PABX B. LIKE A USEING OF PABX B IN DIRECTLY.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กติการมประกาศ

ขอขอบคุณท่านอาจารย์ ไพศาล สถิติโยภาสกล ที่ได้กรุณาให้คำแนะนำ และ ช่วย
แก้ปัญหาต่างๆ ที่เกิดขึ้นมาโดยตลอด จนปริญญาานิพนธ์นี้สำเร็จลงได้ด้วยดี ขอขอบคุณอาจารย์
ทุกๆ ท่านที่ได้ประสิทธิ์ประสาท วิชาความรู้แก่ผู้เขียน ขอขอบคุณเพื่อนๆ ที่ได้ให้กำลังใจตลอด
มา และสุดท้ายขอขอบคุณทุกๆ สิ่งที่ทำให้มีพลังกำลังใจ ต่อสู้จนกระทั่งสามารถทำปริญญา
นิพนธ์ฉบับนี้สำเร็จลงได้ด้วยดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

		หน้า
บทที่ 1	บทนำ	1
	1.1 วัตถุประสงค์	1
	1.2 ประโยชน์ที่ได้รับ	1
บทที่ 2	ระบบชุมสายโทรศัพท์	2
บทที่ 3	ทฤษฎีและการออกแบบ	3
	3.1 หลักการทำงาน	7
	3.2 วงจรนับสัญญาณกระดิ่ง	9
	3.3 DTMA ENCODER	10
	3.3.1 คุณสมบัติของ MT 8870	10
	3.3.2 การนำ MT 8870 ไปใช้งาน	11
	3.3.3 โครงสร้างของ MT 8870	11
	3.3.4 ภาคกรองสัญญาณความถี่	12
	3.3.5 ภาคถอดรหัส	12
	3.3.6 ภาคตรวจสอบสัญญาณ	12
	3.3.7 ภาคกำเนิดความถี่	13
	3.4 4 TO 16 DECODER	18
	3.5 CODE SELECT AND CODE DETECT	18
	3.6 TIMER OSC.	19
	3.7 MASTER RESET	20
	3.8 POWER SUPPLY	20
บทที่ 4	สรุปและวิจารณ์ ผลของโครงงาน	21
	4.1 อุปสรรคในการปฏิบัติงาน	21
	4.2 สรุป	21
	4.3 วิธีการใช้งาน	22
	บรรณานุกรม	23
	ภาคผนวก	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

เทคโนโลยีของระบบโทรศัพท์ ได้มีการพัฒนาเปลี่ยนแปลงไปมากจากเดิมชุมสายโทรศัพท์จะเป็นระบบ STEP BY STEP ต่อมาได้พัฒนามาเป็นระบบ CROSS BAR และในปัจจุบันได้พัฒนามาเป็นระบบ ELECTRONIC แบบ DTMF ซึ่งสะดวกในการใช้งานมากขึ้น แต่ปัญหาที่เกิดจากระบบเดิมที่ใช้ RELAY จำนวนมากแต่ก็เกิดปัญหาขึ้นมาอีกคือ ชุมสายระบบ DTMF ในปัจจุบันมีการพัฒนาแข่งขันกัน จึงทำให้ชุมสายแบบเก่าบางรุ่นไม่สามารถต่อเชื่อมกับชุมสายแบบใหม่ ดังนั้น ถ้าต้องการติดต่อข้ามชุมสาย ซึ่งต่างระบบกันก็จะใช้วิธี MANUAL คือใช้ OPERATER เป็นผู้ต่อให้ จึงเกิดความไม่สะดวกและล่าช้าในการติดต่อ เพราะต้องเสียเวลารอสั่งเปลี่ยนแรงคนและค่าจ้าง

ดังนั้น อุปกรณ์ต่อเชื่อมชุมสายต่างระบบนี้ จะทำให้ประหยัดเวลาในการติดต่ออีกทั้งไม่สิ้นเปลืองทั้งกำลังคนและค่าจ้าง อุปกรณ์นี้มีการทำงานไม่ยุ่งยากซับซ้อน จึงง่ายต่อการซ่อมบำรุงรักษา และ ค่าใช้จ่ายในการประกอบก็ไม่สูงนัก

1.1 วัตถุประสงค์

อุปกรณ์ต่อเชื่อมชุมสายต่างระบบชิ้นนี้ ผู้สร้างมีวัตถุประสงค์ที่จะอำนวยความสะดวกในการติดต่อระหว่างชุมสาย กับชุมสายโดยไม่ต้องผ่าน OPERATOR ซึ่งเป็นการสิ้นเปลืองเวลา และ เป็นการศึกษา IC ที่ใช้สำหรับ DECODER สัญญาณ DTMF เพื่อประยุกต์ใช้งานในด้านอื่นต่อไปอีก

1.2 ประโยชน์ที่คาดว่าจะได้รับ

เมื่อนำไปใช้งานจะทำให้เกิดความสะดวกในการติดต่อระหว่างชุมสายที่ต่างระบบกัน และ เป็นการเพิ่มพูนความรู้ในการนำ IC DECODER ไปใช้งาน ซึ่งเป็นอุปกรณ์ที่สำคัญที่สุดในวงจรนี้ เพื่อนำไปพัฒนาให้ใช้งานในด้านต่าง ๆ ที่จะเป็นประโยชน์อีกมาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ระบบชุมสายโทรศัพท์

ระบบชุมสายโทรศัพท์ได้มีการพัฒนาแข่งขันกันอย่างมากในช่วง 10 ปีที่ผ่านมาโดยแต่เดิมชุมสายรุ่นแรกๆ จะเป็นลักษณะการใช้ OPERATOR เป็นผู้ต่อให้ซึ่งจะใช้การเสียบสายต่อให้กับผู้ใช้โดยตรง ต่อมาได้มีการพัฒนาให้เกิดความสะดวกขึ้นโดยเปลี่ยนจากระบบที่ใช้ OPERATOR มาเป็นระบบ AUTOMATIC ไม่ต้องผ่าน OPERATOR ในระยะแรกชุมสายชนิดนี้ เรียกว่า STEP BY STEP โดยอาศัยการทำงานของ ROTARY SWITCH ที่ CONTROL จาก RELAY ระบบ STEP BY STEP นี้การทำงานจะเกิดความล่าช้าขึ้นเนื่องจากต้องเสียเวลารอให้ ROTARY SWITCH ทำงานทีละตัวจึงได้มีการพัฒนาระบบชุมสายแบบใหม่ขึ้นมา คือระบบ CROSS BAR ซึ่งการทำงานจะใช้เวลาน้อยกว่า STEP BY STEP เพราะได้ยกเลิก ROTARY SWITCH และเปลี่ยนเป็น RELAY CROSS BAR โดยจะแบ่งออกเป็น CROSS BAR 2 ชุด คือ PRIMARY CROSS BAR และ SECONDARY CROSS BAR การทำงานของ ระบบ CROSS BAR นี้จะเริ่มจากเมื่อมีการยกหูเครื่องโทรศัพท์เพื่อติดต่อรีเลย์ เลขหมายที่ใช้งานจะติดต่อไปยังชุด MARKER ซึ่ง MARKER จะติดต่อไปที่ชุด OR (ORIGINAL RESISTOR) เพื่อทำการ CHECK เลขหมายที่ถูกเรียก ถ้าพบว่าเลขหมายนั้นว่าง ก็จะทำการจองเพื่อติดต่อโดยจะต่อชุดของ SECONDARY CROSS BAR เข้ากับเลขหมายที่ต้องการเรียกจากนั้นก็ส่งสัญญาณให้กับ MARKER เมื่อ MARKER ได้รับสัญญาณจาก OR ก็จะทำการต่อชุด PRIMARY CROSS BAR เข้ากับเลขหมายที่ต้องการเรียก ก็จะทำให้ติดต่อกันได้ โดยเลขหมายผู้เรียกจะได้รับสัญญาณ RING BACK TONE จาก MARKER ถ้าหมายเลขปลายทางไม่ว่าง MARKER จะส่งสัญญาณ BUSY ให้กับหมายเลข ผู้เรียก ซึ่งหมายความว่า เลขหมายผู้เรียกไม่สามารถติดต่อกับเลขหมายผู้รับได้ โดยการทำงานของ CROSS BAR จะทำการต่อเลขหมายทีละชุด จึงทำงานได้เร็วกว่าระบบ STEP BY STEP แต่การทำงานของชุมสายก็ยังใช้ระบบ RELAY ประกอบเป็นส่วนใหญ่ซึ่งทำให้จำเป็นต้องใช้แหล่งจ่ายไฟเลี้ยงที่มีกระแสสูง

จึงทำให้ต้องเสียค่าใช้จ่ายสูงในการจัดหา ปัจจุบันชุมสายโทรศัพท์ได้พัฒนา เป็นแบบ ELECTRONIC (CROSS POINT) ซึ่งการทำงานจะให้ MICROPROCESSER เป็นตัวควบคุม โดยใช้วงจรร INTEGRATE CIRCUIT เป็นส่วนประกอบและใช้สัญญาณการติดต่อระหว่างชุมสายเป็นแบบ DTMF (DUAL TONE MULTIFREQUENCY) จึงทำให้ ชุมสายประเภทนี้ทำงานได้เร็วมาก

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการเรียนเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3


ทฤษฎีและการออกแบบ


3.1 หลักการทำงาน

เนื่องจากการใช้ชุมสาย 2 ชุมสาย ที่ต่างชนิดกัน แต่ผู้ใช้ต้องการจะเชื่อมต่อชุมสาย ทั้ง 2 ชุมสายนี้เข้าด้วยกัน เพื่อใช้บริการติดต่อระหว่างชุมสายกันได้ โดยไม่ต้องใช้พนักงานสลับสาย แต่ให้ผู้ใช้ที่มีเครื่องโทรศัพท์ในแบบ DTMF สามารถส่งรหัสต่อข้ามชุมสายได้เองเช่น ผู้ใช้มีคู่สายอยู่ในกลุ่มของชุมสาย A ต้องการติดต่อกับหมายเลข ซึ่งเป็นผู้ใช้ที่อยู่ในกลุ่มชุมสาย B สามารถทำได้โดยใช้เครื่องโทรศัพท์ ของชุมสาย A ติดต่อมาที่เลขหมายที่ต่ออุปกรณ์ต่อเชื่อมชุมสายต่างระบบ และจากการทำงานของอุปกรณ์นี้ คือ เมื่อมีสัญญาณเรียกเข้าจากชุมสาย A วงจรนับสัญญาณกระดิ่งจะทำการนับเมื่อนับครบตามที่กำหนดไว้ก็จะทำการต่อ MATCHING เข้ากับ LINE โทรศัพท์ เพื่อเป็นการรอกหรับสาย จากนั้นก็จะ CHECK รหัสผ่านว่าถูกต้องหรือไม่ ถ้าถูกต้องก็จะทำการต่อ MATCHING อีกด้านหนึ่งเข้ากับชุมสาย B เหมือนเป็นการสกุหเครื่องโทรศัพท์ของชุมสาย B จากนั้นเครื่องโทรศัพท์ที่หมุนเรียกเข้ามาจากชุมสาย A ก็จะกดสัญญาณ DTMF ผ่านออกทางชุมสาย B เหมือนกับการใช้เครื่องโทรศัพท์ชุมสาย A พิจารณาจากบล็อกไดอะแกรมในรูปที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Figure 1 BLOCK DIAGRAM





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3 TIMING DIAGRAM

หลักการทํางาน

จาก BLOCK DIAGRAM เมื่อมีสัญญาณเรียกเข้าจาก PABX (A) มาที่เครื่องโทรศัพท #C สัญญาณเรียกจะผ่าน CONTRACT X 1,2 ของ RELAY X ผ่าน CONTRACT A 3,4 เพื่อเรียกเครื่องโทรศัพท #C วงจร RINGING COUNTER (A) จะทำการนับจำนวนครั้งเมื่อครบตามที่กำหนดไว้ก็จะทำให้ RELAY X ทํางาน ซึ่งจะเป็นผลให้ PABX (A) คู่สายที่เรียกเข้าเครื่องโทรศัพท #C ถูก HOLD ด้วย TRANSFORMER MATCHING และ TR Q3 จะต่อเข้ากับท่น RELAY B โดย CONTRACT RELAY X 3 และ CONTRACT X 1,2 จะปลดเครื่องโทรศัพท #C และชุด RINGING ออก

เมื่อมีการส่งสัญญาณ DTMF จาก PABX (A) ซึ่งเป็นรหัสผ่านวงจร DTMF ENCODER จะเปลี่ยนสัญญาณ DTMF ให้เป็นรหัส BCD 4 BIT จากนั้นวงจร TO 16 DECODER จะเปลี่ยนรหัส BCD 4 BIT ให้เป็นสัญญาณ O/P เพื่อส่งไปยังชุด CODE SELECT โดย CODE SELECT จะตรวจสอบว่าถูกต้องหรือไม่ ถ้าถูกต้องก็จะให้ O/P ไปยังวงจร FLIP-FLOP โดยวงจร FLIP-FLOP จะใช้ IC D-FLIP-FLOP 3 ตัวต่อกันแบบ SEQUENCE เพื่อให้สัญญาณเข้าออกเป็นไปตามลำดับ O/P ของ FLIP-FLOP จะทำให้ TR Q3 ON ซึ่งจะทำให้ RELAY B ทํางาน CONTACT RELAY B1,2 จะทำการต่อ TRANSFORMER MATCHING เข้ากับ LINE โทรศัพท # D โดย CONTRACT B3,4 จะปลดโทรศัพท #D ออกจาก PABX (B) ดังนั้นเมื่อส่งสัญญาณ DTMF จาก PABX (A) มา สัญญาณก็จะผ่าน TRANSFORMER (MATCHING TRANSFORMER) ไปยัง PABX (B) ซึ่งก็จะเป็นการติดต่อกันโดยตรงระหว่าง PABX (A) และ PABX (B)

ในการกลับกัน เมื่อมีสัญญาณเรียกเข้าจาก PABX (B) มายังเครื่องโทรศัพท # D โดยผ่านทาง CONTRACT Y 1,2 และ B 3,4 วงจร RINGING COUNTER (B) ก็จะทำกรนับ จำนวนครั้ง ซึ่งเมื่อครบตามจำนวนก็จะทำให้ RELAY (Y) ทํางาน CONTRACT Y 1,2 ก็จะทำกรต่อ TRANSFORMER MATCHING เข้ากับ LINE โทรศัพทของเครื่อง #D และปลดเครื่องโทรศัพท #D ออกจากระบบจากนั้นการทํางานก็จะเหมือนกับเรียกเข้าจากทาง PABX (A) แต่ O/P ของ FLIP-FLOP จะทำให้ RELAY (A) ON ซึ่ง CONTRACT A 3,4 จะปลดเครื่องโทรศัพท #C ออกจากระบบ และต่อ MATCHING TRANSFORMER เข้ากับ PABX (A) โดยผ่านทาง CONTRACT A 1,2

อนึ่งถ้าไม่สามารถครหัสผ่านได้ถูกต้องภายใน 4 SEC. วงจร MASTERRESET ทำกรยกเลิกระบบการทํางานทั้งหมด ส่วนในวงจร TIMER OSCILATOR จะทํางานแบบ FREE RUNNING โดยมีวงจรหนารเพื่อให้ได้ O/P 4 SEC. และ 5 MIN ส่งไปยังชุด MASTER RESET เพื่อใช้ในการ RESET ระบบการทํางาน

การ RESET ของระบบทั้งหมด มีดังนี้คือ


1. เมื่อใส่รหัสผ่านไม่ถูกต้องในเวลา 4 วินาที
2. เมื่อไม่กดปุ่มขอต่อเวลาหลังจากใช้งานไปแล้วภายในเวลา 5 นาที
3. เมื่อไม่กดปุ่มสัญญาณวางหูหลังจากใช้งานแล้ว
4. เมื่อกดปุ่มยกเลิกใช้งานหลังจากใช้งานเสร็จแล้ว
5. MANNAL RESET



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



3.2 วงจรนับสัญญาณกระดิ่ง (RINGING COUNTER)




รูปที่ 4 RINGING COUNTER

วงจรจะทำหน้าที่ตรวจจับสัญญาณ RINGING ที่เข้ามาโดยจะผ่านทางวงจร BRIDGE เข้า OPTO และส่งสัญญาณ PULSE DC ไปที่ IC# 4528 1/2 ที่จะทำงานเป็นแบบ RETRIGABLE MONO STABLE MULTIVIBRATOR จากนั้นก็จะส่ง PULSE ของสัญญาณในช่วง RINGING ไปให้ IC # 4017 เป็นตัวนับโดยสัญญาณอีกส่วนหนึ่งจะเข้าไปที่ IC # 4528 2/2 เพื่อใช้ RESET IC # 4017 ในกรณีที่มีการวางหูก่อนสัญญาณจะครบตามจำนวนที่กำหนดไว้ เนื่องจาก IC # 4017 เป็น CMOS DECADE COUNTER / DIVIDER ซึ่งเมื่อมีการนับก็จะให้ O/P Q เป็น "1" โดยจะ SHIFT O/P ไปตาม PULSE ที่นับได้ซึ่งถ้าไม่มีการ RESET IC # 4017 เมื่อมีการหยุดนับ และ มีการนับใหม่จะทำให้การนับผิดพลาดเพราะ IC จะทำการนับต่อและให้ O/P ต่อจาก Q เดิม เมื่อ IC # 4017 นับ PULSE ครบตามจำนวนที่ตั้งไว้ก็จะให้ O/P ไปที่ TR Q1 เพื่อให้ ON และ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า จะทำให้ RELAY "X" ทำงานซึ่งเป็นผลให้มีการ LOOP คล้ายที่เรือกเข้าด้วย T1 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีกรณีนำไปใช้ เหมือนเป็นการขอรุข

3.3 DTMF ENCODER



รูปที่ 5 DTMF ENCODER

วงจร DTMF ENCODER ใช้ IC #MT8870 เป็นตัว DECODE สัญญาณ DTMF ให้เป็นรหัส BCD ขนาด 4bit เพื่อส่งต่อให้ส่วนของ 4 TO 16 DECODER

MT 8870 IC ถอดรหัสความถี่โทรศัพท์ (INTEGRATED DTMF RECEIVER) การถอดรหัสความถี่โทรศัพท์ หมายถึง การแปลงสัญญาณความถี่ซึ่งเกิดจากการกดปุ่มตัวเลขของโทรศัพท์ชนิดกดปุ่ม (ชนิด TONE หรือ DTMF) ให้เป็นระบบตัวเลขทางดิจิทัล ซึ่งไอซี MT 8870 ใช้แปลงความถี่โทรศัพท์ให้เป็นเลขฐานสองขนาด 4 บิต ในยุคก่อนการออกแบบวงจรถอดรหัสความถี่ของโทรศัพท์ มักใช้ ไอซีจำพวกเฟสล็อคลูป ซึ่งสร้างปัญหาสารพัดไม่ว่าเรื่องของความถี่ที่เปลี่ยนแปลงไป การปรับแต่งวงจร ขนาดของวงจรใหญ่ เพราะต้องใช้ ไอซีจำนวนมาก

3.3.1 คุณสมบัติของ MT8870

- เป็นตัวรับและถอดรหัสความถี่ (DTMF receiver)
- กินไฟน้อย ใช้ไฟเลี้ยงระดับเดียวกับ TTL
- สามารถตั้งอัตราขยายภายในตัวไอซีได้
- เป็นไอซีคุณภาพสูง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในงานเพื่อการศึกษาดูงาน ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามแก้ไขคัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.2 การนำ MT8870 ไปใช้งาน

- นำไปใช้งานด้านรีโมทคอนโทรล
- เครื่องป้องกันโทรศัพท์ทางไกล
- ใช้ในงานเกี่ยวกับเครดิตการ์ด
- ใช้งานร่วมกับคอมพิวเตอร์
- ใช้ในเครื่องชุมสายขนาดย่อหรือ PABX
- ใช้กับงานทางด้านโทรศัพท์ทั่วไป
- เครื่องกันขโมย
- การควบคุมอุปกรณ์ทางโทรศัพท์
- ใช้ทำเครื่องสอบถามโทรศัพท์

3.3.3 โครงสร้างของ MT8870

โครงสร้างภายในของ MT 8870 ประกอบไปด้วยวงจรรองความถี่และวงจรถอดรหัสฟังก์ชันทางดิจิทัล เป็นไอซีที่สร้างโดยใช้เทคโนโลยี ISO²-CMOS ในส่วนของวงจรถอดรหัสใช้เทคนิคของสวิตช์คาปาซิเตอร์ฟิลเตอร์ สำหรับกรองความถี่สูงและต่ำ ส่วนวงจรถอดรหัสใช้เทคนิคการนับทางดิจิทัลเพื่อตรวจจับและถอดรหัสทั้ง 16 ความถี่ออกเป็นเลขฐานสองขนาด 4 บิตและใช้ช่วงเวลาสัญญาณเข้ามา ส่วนภาคอินพุตเป็นออปแอมป์ซึ่งสามารถปรับอัตราขยายได้โดยต่ออุปกรณ์ภายนอกเอาต์พุตเป็นวงจรแลตซ์ 3 สถานะ รูปที่ 6 แสดงขาของ MT8870 และรูปที่ 7 แสดงโครงสร้างภายในของ MT8870

3.3.4 ฟังก์ชันการทำงานภายใน MT8870

ภายใน MT8870 ประกอบด้วยส่วนสำคัญ 5 ส่วนคือ

- ภาคกรองความถี่ (FILTER SECTION)
- ภาคถอดรหัส (DECODER SECTION)
- ภาคตรวจสอบสัญญาณ (STEERING CIRCUIT)
- ภาคขยายสัญญาณความแตกต่าง (DIFFERENTIAL INPUT)
- ภาคกำเนิดความถี่ (OSCILLATOR).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูผู้ใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเป็นของตนเองต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.5 ภาคกรองสัญญาณความถี่

ในส่วนนี้จะแยกสัญญาณ DTMF ที่เข้ามาออกเป็น 2 กลุ่มความถี่ คือช่วงความถี่สูงและช่วงความถี่ต่ำโดยใช้วงจรกรองแถบความถี่อันดับ 6 ชนิดสวิทช์คาปาซิเตอร์ (SIX-ORDER SWITCHED CAPACITOR BAND PASS FILTER) ซึ่งความถี่ที่แยกได้มี 2 ช่วง คือ ช่วงความถี่สูงและช่วงความถี่ต่ำ

3.3.6 ภาคถอดรหัส

ความถี่ DTMF ที่ถูกกรองเรียบร้อยแล้วจะผ่านเข้าวงจรถอดรหัสความถี่ออกเป็นตัวเลขโดยใช้เทคนิคการนับแบบดิจิทัลและมีการตรวจสอบความถี่ที่เข้ามาว่าเป็นความถี่มาตรฐาน DTMF หรือไม่ เพื่อป้องกันความถี่อื่นเข้ามาผสมเมื่อตรวจว่าความถี่นั้นถูกต้อง สัญญาณที่ขา EST (EARLY STEERING) ก็จะแอกท์พสำหรับค่าที่ถอดรหัสได้จากความถี่ต่าง ๆ นั้น แสดงในรูป 8

3.3.7 ภาคตรวจสอบสัญญาณ

ก่อนที่จะมีการถอดรหัสความถี่ออกไปที่เอาต์พุต จะมีการตรวจสอบช่วงความถี่ที่เข้ามาว่ามีระยะเวลาตามที่กำหนดหรือไม่ โดยสังเกตจากระยะเวลาการกดปุ่มโทรศัพท์ ซึ่งต้องกดปุ่มให้มีความถี่ออกมาเป็นช่วงเวลาพอสมควรมิฉะนั้นวงจรส่วนนี้จะไม่รับโดยถือว่าสัญญาณนั้นไม่ถูกต้องส่วนช่วงเวลายาวเท่าใดสามารถตั้งได้โดยใช้ RC ต่อภายนอกสัญญาณที่ขา EST จะเป็น "HIGH" นานใกล้เคียงกับระยะเวลาที่มีความถี่ DTMF เข้ามา จากรูปที่ 5 เมื่อขา EST เป็น "HIGH" ทำให้ V_C สูงขึ้นโดยตัวเก็บประจุ C จะคายประจุทำให้แรงดัน V_C สูงขึ้นจนถึงค่าเทรชโฮลด์วงจรถอดรหัส จึงจะถอดรหัสออกเป็นตัวเลขขนาด 4 บิตรายละเอียดการทำงานขอให้คุณแผนภูมิเวลาหรือไทมิงไดอะแกรม (TIMING DIAGRAM) ในรูปที่ 13 จะเข้าใจได้ง่ายกว่า

สำหรับคำว่าการ์ดไทม์ (GARD TIME) นั้นหมายถึง ช่วงคาบเวลาของความถี่ที่เข้ามา ซึ่งจะต้องนานเท่ากับหรือมากกว่าช่วงเวลาที่เรที่ตั้งไว้ จึงจะได้รับการยอมรับว่าสัญญาณความถี่นั้นถูกต้อง หรือพูดได้ว่าเวลาที่เรที่ตั้งไว้โดย RC ก็คือการ์ดไทม์นั่นเอง เมื่อสัญญาณความถี่เข้ามานาน ทหรือมากกว่าเวลาที่ตั้งไว้จึงจะสามารถแปลงเป็นตัวเลขได้ ถ้าสัญญาณความถี่เข้ามาสั้นกว่าก็จะมีไม่มีการถอดรหัสเป็นตัวเลขออกไป การตั้งเวลาและค่านวนเวลาได้จากรูปที่ 9 ภาคขยายสัญญาณความถี่แตกต่าง


วงจรส่วนอินพุตของ MT 8870 เป็นภาคขยายออปแอมป์ที่สามารถปรับอัตราขยายโดยต่อวงจรภายนอกเพิ่มเข้าไปรูปที่ 10 แสดงการต่อวงจรภายนอกเข้าอินพุตซึ่งสามารถคำนวณอัตราขยายความแตกต่างของอินพุตและอินพุตแชนซ์ได้ ดังนี้

$$\text{อัตราขยาย (A}_{diff}\text{)} = R_2 / R_1$$

$$\text{อินพุตอิมพีแดนซ์ (Z}_{in,diff}\text{)} = 2 / R_1^2 + (1/wc)^2$$

3.3.8 ภาคกำเนิดความถี่


ในภาคนี้ภายในไอซีจะมีวงจรเวลาอยู่ภายใน เพียงแต่ต่อแร่คริสตอล ขนาด 3.58 MHz ก็สามารถใช้งานได้ทันที การต่อวงจรกำเนิดความถี่แสดงในรูปที่ 11




* ต่อกับ VSS

MT8870BE 18 PIN PLASTIC
MT8870BC 18 PIN CERDIP

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
รูปที่ 6 แสดงรายละเอียดของ MT 8870



รูปที่ 7 แสดงโครงสร้างภายในของ MT 8870






รูปที่ 8 แสดงความถี่ที่ได้จากภาคกรองความถี่


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหามาเผยแพร่โดยไม่ได้รับความยินยอมจากทางมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
 ครั้งที่มีการนำไปใช้

F _{LOW}	F _{HIGH}	NO	TOE	Q ₄	Q ₃	Q ₂	Q ₁
697	1209	1	H	0	0	0	1
697	1336	2	H	0	0	1	0
697	1477	3	H	0	0	1	1
770	1209	4	H	0	1	0	0
770	1336	5	H	0	1	0	1
770	1477	6	H	0	1	1	0
852	1209	7	H	0	1	1	1
852	1336	8	H	1	0	0	0
852	1477	9	H	1	0	0	1
941	1336	0	H	1	0	1	0
941	1209	*	H	1	0	1	1
941	1477	#	H	1	1	0	0
697	1633	A	H	1	1	0	1
770	1633	B	H	1	1	1	0
852	1633	C	H	1	1	1	1
941	1633	D	H	0	0	0	0
-	-	ANY	L	Z	Z	Z	Z

รูปที่ 9 แสดงค่าที่ถอดรหัสได้จากความถี่ต่างๆ





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรเผยแพร่ไปยังผู้ใช้ประโยชน์ด้านการค้า
 รูปที่ 10 แสดงวงจรตรวจสอบสัญญาณอย่างง่าย
 ไม่ควรกรณีใดๆ ทั้งสิ้น อีกทั้งยังมีให้คำแนะนำในการใช้งานอย่างถูกต้องและปลอดภัย รวมถึงมีคำแนะนำการนำไปใช้
 และแสดงการกำหนดเวลาการคำนวณ (GARD TIME) พร้อมวิธีคำนวณ




ภาคขยายความแตกต่างด้านอินพุต
 $C_1 = C_2 = 10 \text{ nF}$
 $R_1 = R_4 = R_5 = 100 \text{ K}\Omega$ ค่าผิดพลาด $\pm 1\%$
 $R_2 = 60 \text{ K}\Omega, R_3 = 37.5 \text{ K}\Omega$ ค่าผิดพลาด $\pm 5\%$
 $R_3 = \frac{R_2 R_5}{R_2 + R_5}$
 อัตราขยายแรงดัน (A_v, diff) = $\frac{R_5}{R_1}$
 อินพุตอิมพีแดนซ์
 $(Z_{\text{INDIFF}}) = 2 \sqrt{R_1^2 + \left(\frac{1}{\omega C}\right)^2}$


รูปที่ 11 แสดงการต่อวงจรอินพุต



รูปที่ 12 แสดงการต่อวงจรผลิตความถี่



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิใช้รูปที่ 13 แสดงวงจรการทำงานเบื้องต้นของ MT 8870 ที่มีการนำไปใช้



อธิบายขั้นตอนการทำงาน


- A - ตรวจพบความถี่เข้ามา แต่คาบเวลาไม่ถูกต้อง เอ้าต์พุตไม่เปลี่ยน
- B - ความถี่ # n ถูกตรวจพบและมีคาบเวลาที่ถูกต้อง ความถี่ถูกถอดรหัส และแลตซ์ไว้ที่เอ้าต์พุต
- C - จบความถี่ # n ช่วงห่างถูกต้อง เอ้าต์พุตยังคงแลตซ์อยู่จนกว่าจะได้รับความถี่ที่ถูกต้องใหม่
- D - เอ้าต์พุตเปลี่ยนเป็นไฮอิมพีแดนซ์
- E - ความถี่ # n + 1 ถูกตรวจพบ คาบเวลาถูกต้อง ความถี่ถูกถอดรหัสและแลตซ์ไว้
- F - ความถี่ # n + 1 หายไป ช่วงห่างไม่ถูกต้อง เอ้าต์พุตยังคงแลตซ์อยู่
- G - จบความถี่ # n + 1 ช่วงห่างถูกต้อง เอ้าต์พุตยังคงแลตซ์อยู่จนถึงความถี่ใหม่ที่ถูกต้อง

อธิบายคำศัพท์

- V_{in} - สัญญาณความถี่ DTMF ที่เข้ามา
- ESi - Early Steering output ใช้แสดงความถี่ที่ถูกต้อง
- Si/GT - Steering input/Guard Time output สำหรับต่อกับ RC ภายนอก
- Q_1-Q_4 - เอ้าต์พุต BCD ขนาด 4 บิต
- SiD - Delayed Steering output ใช้แสดงความถี่ที่ได้รับหรือหายไป มีคาบเวลาตามที่กำหนด เพื่อแสดงความถูกต้องของสัญญาณ
- TOE - Tone Output Enable (input) ใช้ควบคุม Q_1-Q_4 ให้เป็นไฮอิมพีแดนซ์
- t_{REC} - คาบเวลานานสุดที่ตรวจพบความถี่ DTMF แล้วยังไม่ถูกต้อง
- t_{REC} - คาบเวลาสั้นสุดที่ต้องการเพื่อแสดงว่าสัญญาณถูกต้อง
- t_{ID} - เวลาสั้นสุดระหว่างสัญญาณ DTMF ที่ถูกต้อง 2 สัญญาณ
- t_{DO} - เวลารับรองที่ยอมให้สัญญาณหายไปได้ในคาบเวลาความถี่ที่ถูกต้อง
- t_{DP} - เวลาที่ใช้ในการตรวจพบสัญญาณความถี่ DTMF ที่ถูกต้อง
- t_{DA} - เวลาที่ใช้ในการตรวจการหายไปของสัญญาณความถี่ DTMF ที่ถูกต้อง
- t_{GTP} - การ์ดไทม์ของการปรากฏความถี่ DTMF
- t_{GTA} - การ์ดไทม์ของการหายไปของความถี่ DTMF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดรูปที่ 14 และแสดงแผนภูมิเวลาของ MT 8870 ทุกครั้งที่มีการนำไปใช้


3.4 4 TO 16 BCD-TO-DECIMAL DECODER



รูปที่ 15 4 TO 16 DECODER

วงจร 4TO16 DECODER ใช้ IC#4028 ซึ่งเป็น CMOS-BCD-TO-DECIMAL DECODER 2 ตัวติดกันเป็นแบบ CASH CHDE เพื่อเปลี่ยนรหัส BCD ให้เป็น O/P 1-10 โดยใช้ทำหน้าที่เป็น CODE รหัสผ่าน ซึ่งจะต่อกับวงจร CODE SELECT และ CODE DETECT

3.5 CODE SELECT AND CODE DETECT




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาของเอกสารฉบับนี้อีกเป็นอันขาด ขอสงวนสิทธิ์ในการนำไปใช้

รูปที่ 16 CODE SELECT AND CODE DETECT

วงจร CODE SELECT AND CODE DETECT ทำหน้าที่ CHECK สัญญาณ CODE ว่าถูก
 ต้องหรือไม่ โดยในกรณีนี้วงจรต้องการ CODE 3 ตำแหน่ง จึงใช้ IC # 4013 ซึ่งเป็น
 DUAL D F/F ต่อกัน 2 ตัวโดยต่อเป็นแบบ SEQUENCE คือเมื่อมี CODE เข้ามาจะจำ
 ให้ D F/F ตัวแรกทำก่อนซึ่ง O/P Q ของ D F/F ตัวที่ 1 จะเป็น "1" และ Q จะเป็น
 "0" ซึ่งก็จะไป CLEAR ตัวที่ 2 และ O/P ตัวที่ 2 จะไป CLEAR ตัวที่ 3 ตามลำดับ

สัญญาณ O/P ของ D F/F ทั้ง 3 ตัวจะ AND กันเพื่อส่ง O/P ไปที่ Q3 ซึ่งก็จะทำ
 ให้ RY A,B ทำงานผลคือทำให้เกิดการ LOOP คู่สายของ PABX (B) ด้วย T1 เหมือนกับ
 การยกหูของเลขหมายภายใน PABX (B) นั่นก็หมายถึงในขณะที่ PABX (A) ก็จะต้องติดต่อกับ
 PABX (B) ได้โดยตรงตามต้องการ

3.6 TIMER OSCILLATOR



รูปที่ 17 TIMER OSCILLATOR

วงจร TIMER OSC จะทำงานแบบ FREE RUNNING OSC. โดยใช้ IC # 4060 14 STAGE BINARY COUNETER AND OSCILATOR เพื่อกำเนิดความถี่และหาร
 เพื่อให้ได้ O/P ที่ 4SEC. และ 5MIN ซึ่งจะนำไปใช้ในการ RESET ระบบการทำงานของ
 วงจร คือ 4 SEC. จะเป็นตัวกำหนดระยะเวลาในการใส่ รหัสผ่านและ 5 MIN. จะเป็น
 ตัวกำหนดเวลาในการใช้งาน

สูตรการคำนวณความถี่ของ RC OSCILLATOR CIRCUIT

$$f = 1/2.2 R_c C_c$$

$$C_c > 100 \text{ PF}$$

$$R_c > 1 \text{ Kohm}$$


$$R_c = 10 R_c$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.7 MASTER RESET

เป็นวงจร GATE ต่างๆ ต่อรวมกันอยู่ในวงจรเพื่อใช้ในการ RESET ระบบการทำงาน
งานของวงจร

3.8 POWER SUPPLY



แหล่งจ่ายไฟของวงจรจะเป็นวงจร REGULATOR โดยจ่ายไฟเลี้ยง 2 ระดับคือ + 12V และ + 5V โดยไฟ + 12V จะจ่ายให้กับขั้วของ RELAY และ + 5V จ่ายให้ IC ต่างๆภายในวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

สรุปและวิจารณ์ผลของโครงการ

4.1 อุปสรรคในการปฏิบัติงาน

ปัญหาหรืออุปสรรคที่ทำให้การปฏิบัติงานล่าช้าไป พอสรุปได้ดังนี้คือ

การรวบรวมหรือค้นหาข้อมูล จำเป็นต้องใช้เวลามากเพราะวงจรที่ออกแบบ มีอุปกรณ์หลายชนิด ซึ่งจำเป็นต้องศึกษาในรายละเอียด ของอุปกรณ์ทั้งหมด การออกแบบ เน้น ความประหยัด จึงพยายาม ใช้อุปกรณ์ทั่วไปตามท้องตลาด ซึ่งต้องดูว่าอุปกรณ์ที่ออกแบบต้องมีในท้องตลาด การออกแบบ คำนึงถึง ความสะดวกในการ ซ่อมและบำรุงรักษา ปัญหาในการจัดซื้ออุปกรณ์

ปัญหาจากระบบการทำงานของโครงการ ในบางส่วน ซึ่งต้องใช้เวลา แก้ไข คัดแปลง นวัตกรรมทำงานของอุปกรณ์บางตัวไม่สามารถทราบได้จากร้านที่ซื้อจึงจำเป็นต้องเสียเวลาในการค้นหา เพื่อที่จะนำไปออกแบบตามจุดประสงค์

4.2 สรุป

ในช่วงศึกษาหลักการทํางาน และออกแบบวงจรใช้เวลาเกินเป้าหมายเนื่องจากอุปสรรคดังกล่าวแล้ว ส่วนการจัดหาอุปกรณ์ใช้เวลาตามที่คาดหมาย แต่ได้เพิ่มขึ้นตอนการทดลองประกอบลงบนแผ่นทดลอง ก่อนการออกแบบหลายทองแดงเพื่อประหยัดเวลา ซึ่งถ้าหากเกิดความผิดพลาดในการทำงานของวงจร ภายหลังการออกแบบหลายทองแดงไปแล้วซึ่งจะแก้ไขได้ยากกว่า หลังจากได้ออกแบบและทํางานพิมพ์เสร็จก็ทำการลงอุปกรณ์และทำการทดลอง ก็เกิดปัญหาคือ การนับจำนวน สัญญาณกระดิ่งนั้นผิดพลาด และการ RESET ระบบตอนวางหุ่นใช้เวลาในการ RESET ระบบนานเกินไป จากปัญหานี้ทางผู้จัดทำ ได้ใช้เวลาในการแก้ไขพอสมควร การแก้ไขก็โดยการทำการ ปรับค่า VR₂ และหาค่า CAPACITOR ของ IC# 4528 เป็นการปรับค่า TIMER (หน่วงเวลา) เพื่อให้ได้ค่าเวลาที่ จะไป RESET IC# 4017 ที่ขา 15 ซึ่งเป็นตัวนับสัญญาณกระดิ่งที่เข้ามา ให้ได้ช่วงเวลาที่เหมาะสม การปรับนั้นก็ปรับให้สัญญาณที่ออกมาทางขาเก้าของ

เอกสารนี้เป็นเอกสาร IC#4528 เป็นหนึ่งหลังจากนับสัญญาณกระดิ่งไปแล้วตามที่กำหนดเล็กน้อยก็จะทำให้การรีเซ็ตระบบ และการนับสัญญาณกระดิ่งเป็นไปอย่างถูกต้องตามที่เรากำหนดการนำไปใช้

4.3 วิธีการใช้งาน

1. ติดตั้งเครื่องโดยการต่อคู่สาย A ที่ TERMINATE A และคู่สายจากขั้วสาย B ที่ TERMINATE
2. เลียบปลั๊ก AC ON SWITCH POWER
3. ทดลองเรียกเข้าจากขั้วสาย A โดยดูหลอด LED ของขั้วสาย A จะติดแสดงว่ามี การรอกหุ้รับสายแล้ว
4. กดรหัสผ่าน ถ้าถูกต้อง LED CHECK รหัสผ่านจะติด และ LED จะต่อผ่านเข้าขั้วสาย B จะติด
5. กดสัญญาณเลขหมายคู่สายของขั้วสาย B

อนึ่ง ในทางกลับกันถ้ามีการเรียกเข้าจากขั้วสาย B ผ่านไปยังขั้วสาย A ก็จะทำงานเหมือนกัน แต่สัญญาณ LED จะติดจากทางขั้วสาย B ก่อน และเมื่อกดรหัสถูกต้องก็ จะทำการต่อไปยังทางขั้วสาย A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บรรณานุกรม

1. รศ. ช่ม กิมปาน, DIGITAL ELECTRONIC & LOGIC DESIGN
2. FAIRCHILD CAMERA AND INSTRUMENT CORPORATION,
CMOS DATA BOOK, 1977.
3. TEXAS INSTRUMENTS INCORPORATED, THE BIPOLAR DIGITAL
INTEGRATED CIRCUIT DATABOOK, 1976
4. บริษัท ซีเอ็ดยูเคชั่น จำกัด, เซมิคอนดักเตอร์ อิเล็กทรอนิกส์ ฉบับที่ 88, 2531
5. บริษัท ซีเอ็ดยูเคชั่น จำกัด, เซมิคอนดักเตอร์ อิเล็กทรอนิกส์ ฉบับที่ 94, 2532
6. บริษัท ซีเอ็ดยูเคชั่น จำกัด, คู่มือ ไอซี CMOS 4000 SERIES, 2528

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แผ่นวงจรพิมพ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ตำแหน่งอุปกรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายการอุปกรณ์

IC

IC ₁	# 4N25	X 2
IC ₂	# 4528	X 2
IC ₃	# 4017	X 2
IC ₄	# 8870	X 1
IC ₅ , IC ₆	# 4028	X 2
IC ₇ , IC ₈	# 4081	X 2
IC ₉	# 4083	X 1
IC ₁₀	# 4013	X 1
IC ₁₁	# 4071	X 1
IC ₁₂	# 4060	X 1
IC ₁₃	# 4011	X 1
IC ₁₄	# 7812	X 1
IC ₁₅	# 7805	X 1

TRANSISTER

Q1, Q2, Q3	# 2N 2222	X 3
------------	-----------	-----

RESISTER

R ₁ , R ₅ , R ₁₁	= 1K	1/4 W	X 6
R ₂ , R ₁₀ , R ₁₃	= 4.7K	1/4 W	X 4
R ₃ , R ₆ , R ₇	= 100K	1/4 W	X 3
R ₈	= 300K	1/4 W	X 1
R ₉	= 1M	1/4 W	X 1
R ₁₂ , R ₁₄	= 10K	1/4 W	X 2
R ₄	= VR 1M		X 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CAPACITOR

C_1, C_2	=	$1\mu F$	250 V	X 4
C_3	=	$22\mu F$	16 V	X 2
C_4	=	$2.2\mu F$	16 V	X 2
C_5, C_6, C_{10}	=	$0.1\mu F$	50 V	X 2
C_7	=	$4.7\mu F$	16 V	X 1
C_8	=	$0.001\mu F$	50 V	X 1
C_9	=	$0.01\mu F$	50 V	X 1
C_{11}	=	$100\mu F$	50 V	X 1
C_{12}, C_{13}	=	$0.47\mu F$	50 V	X 2
C_{14}	=	$1\mu F$	50 V	X 1

DIODE

$D_1, D_2, D_3, D_4, D_5, D_6, D_7, D_8, D_9$	=	1N4148	X 15
D_{10}, D_{11}	=	LED	X 3



RELAY

X	=	12V	X 2
Y	=	12V	X 1

TRANSFORMER

T_1	=	600 OHM	X 1
-------	---	---------	-----

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาและเผยแพร่เท่านั้นไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MC14013B


DUAL TYPE D FLIP-FLOP

The MC14013B dual type D flip-flop is constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. Each flip-flop has independent Data, (D), Direct Set, (S), Direct Reset, (R), and Clock (C) inputs and complementary outputs (Q and \bar{Q}). These devices may be used as shift register elements or as type T flip-flops for counter and toggle applications.

- Static Operation
- Quiescent Current = 2.0 nA/package typical @ 5 Vdc
- Noise Immunity = 45% of V_{DD} typical
- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Single Supply Operation
- Toggle Rate = 4 MHz typical @ 5 Vdc
- Logic Edge-Clocked Flip-Flop Design – Logic state is retained indefinitely with clock level either high or low; information is transferred to the output only on the positive-going edge of the clock pulse
- Capable of Driving Two Low-power TTL Loads, One Low-power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range
- Pin-for-Pin Replacement for CD4013B

CMOS SSI

(LOW-POWER COMPLEMENTARY MOS)
DUAL TYPE D FLIP-FLOP



L SUFFIX
CERAMIC PACKAGE
CASE 632

P SUFFIX
PLASTIC PACKAGE
CASE 646

ORDERING INFORMATION

MC14XXXB	Suffix	Denotes
	L	Ceramic Package
	P	Plastic Package
	A	Extended Operating Temperature Range
	C	Limited Operating Temperature Range

MAXIMUM RATINGS (Voltages referenced to V_{SS})


Rating	Symbol	Value	Unit
DC Supply Voltage	V_{DD}	-0.5 to +18	Vdc
Input Voltage, All Inputs	V_{in}	-0.5 to $V_{DD} + 0.5$	Vdc
DC Current Drain per Pin	I	10	mA dc
Operating Temperature Range – AL Device	T_A	-55 to +125	°C
		-40 to +85	°C
Storage Temperature Range	T_{stg}	-65 to +150	°C

TRUTH TABLE

CLOCK [†]	INPUTS			OUTPUTS	
	DATA	RESET	SET	Q	\bar{Q}
	0	0	0	0	1
	1	0	0	1	0
	X	0	0	Q	\bar{Q}
X	X	1	0	0	1
X	X	0	1	1	0
X	X	1	1	1	1

X = Don't Care
† = Level Change

BLOCK DIAGRAM



V_{DD} = Pin 14
 V_{SS} = Pin 7

ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	V _{DD} Vdc	T _{low} *		25°C			T _{high} *		Unit
			Min	Max	Min	Typ	Max	Min	Max	
Output Voltage V _{in} V _{DD} or 0 V _{in} 0 or V _{DD}	"0" Level VOL	5.0	-	0.05	-	0	0.05	-	0.05	Vdc
		10	-	0.05	-	0	0.05	-	0.05	
		15	-	0.05	-	0	0.05	-	0.05	
	"1" Level VOH	5.0	4.95	-	4.95	5.0	-	4.95	-	Vdc
		10	9.95	-	9.95	10	-	9.95	-	
		15	14.95	-	14.95	15	-	14.95	-	
Input Voltage [‡] (V _O = 4.5 or 0.5 Vdc) (V _O = 9.0 or 1.0 Vdc) (V _O = 13.5 or 1.5 Vdc) (V _O = 0.5 or 4.5 Vdc) (V _O = 1.0 or 9.0 Vdc) (V _O = 1.5 or 13.5 Vdc)	"0" Level VIL	5.0	-	1.5	-	2.25	1.5	-	1.5	Vdc
		10	-	3.0	-	4.50	3.0	-	3.0	
		15	-	4.0	-	6.75	4.0	-	4.0	
	"1" Level VIH	5.0	3.5	-	3.5	2.75	-	3.5	-	Vdc
		10	7.0	-	7.0	5.50	-	7.0	-	
		15	11.0	-	11.0	8.25	-	11.0	-	
Output Drive Current (AL Device) (V _{OH} = 2.5 Vdc) (V _{OH} = 4.6 Vdc) (V _{OH} = 9.5 Vdc) (V _{OH} = 13.5 Vdc) (V _{OL} = 0.4 Vdc) (V _{OL} = 0.5 Vdc) (V _{OL} = 1.5 Vdc)	Source IOH	5.0	-1.2	-	-1.0	-1.7	-	-0.7	-	mAdc
		10	-0.25	-	-0.2	-0.36	-	-0.14	-	
		15	-0.62	-	-0.5	-0.9	-	-0.35	-	
	Sink IOL	5.0	0.64	-	0.51	0.88	-	0.36	-	mAdc
		10	1.6	-	1.3	2.25	-	0.9	-	
		15	4.2	-	3.4	8.8	-	2.4	-	
Output Drive Current (CL/CP Device) (V _{OH} = 2.5 Vdc) (V _{OH} = 4.6 Vdc) (V _{OH} = 9.5 Vdc) (V _{OH} = 13.5 Vdc) (V _{OL} = 0.4 Vdc) (V _{OL} = 0.5 Vdc) (V _{OL} = 1.5 Vdc)	Source IOH	5.0	-1.0	-	-0.8	-1.7	-	-0.6	-	mAdc
		10	-0.2	-	-0.16	-0.36	-	-0.12	-	
		15	-0.5	-	-0.4	-0.9	-	-0.3	-	
	Sink IOL	5.0	0.52	-	0.44	0.88	-	0.36	-	mAdc
		10	1.3	-	1.1	2.25	-	0.9	-	
		15	3.6	-	3.0	8.8	-	2.4	-	
Input Current (AL Device)	I _{in}	15	-	±0.1	-	±0.00001	±0.1	-	±1.0	μAdc
Input Current (CL/CP Device)	I _{in}	15	-	±0.3	-	±0.00001	±0.3	-	±1.0	μAdc
Input Capacitance (V _{in} = 0)	C _{in}	-	-	-	-	5.0	7.5	-	-	pF
Quiescent Current (AL Device) (Per Package)	IDD	5.0	-	1.0	-	0.002	1.0	-	30	μAdc
		10	-	2.0	-	0.004	2.0	-	60	
		15	-	4.0	-	0.006	4.0	-	120	
Quiescent Current (CL/CP Device) (Per Package)	IDD	5.0	-	4.0	-	0.002	4.0	-	30	μAdc
		10	-	8.0	-	0.004	8.0	-	60	
		15	-	16	-	0.006	16	-	120	
Total Supply Current**† (Dynamic plus Quiescent, Per Package) (C _L = 50 pF on all outputs, all buffers switching)	IT	5.0	IT = (0.75 μA/kHz) f + IDD							μAdc
		10	IT = (1.5 μA/kHz) f + IDD							
		15	IT = (2.3 μA/kHz) f + IDD							

*T_{low} = -55°C for AL Device, -40°C for CL/CP Device.

T_{high} = +125°C for AL Device, +85°C for CL/CP Devices.

‡Noise immunity specified for worst-case input combination.

Noise Margin for both "1" and "0" level = 1.0 Vdc min @ V_{DD} = 5.0 Vdc

2.0 Vdc min @ V_{DD} = 10 Vdc

2.5 Vdc min @ V_{DD} = 15 Vdc

†To calculate total supply current at loads other than 50 pF:

$$I_T(C_L) = I_T(50 \text{ pF}) + 2 \times 10^{-3} (C_L - 50) V_{DD} f$$

where: I_T is in μA (per package), C_L in pF, V_{DD} in Vdc, and f in kHz is input frequency.

**The formulas given are for the typical characteristics only at 25°C.

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that V_{in} and V_{out} be constrained to the range V_{SS} < (V_{in} or V_{out}) < V_{DD}.

Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}).


MC14013B

SWITCHING CHARACTERISTICS* ($C_L = 50 \text{ pF}$, $T_A = 25^\circ\text{C}$)

Characteristic	Symbol	V _{DD}	Min	Typ	Max	Unit
Output Rise Time $t_{TLH} = (3.0 \text{ ns/pF}) C_L + 30 \text{ ns}$ $t_{TLH} = (1.5 \text{ ns/pF}) C_L + 15 \text{ ns}$ $t_{TLH} = (1.1 \text{ ns/pF}) C_L + 10 \text{ ns}$	t_{TLH}	5.0 10 15	— — —	180 90 65	360 180 130	ns
Output Fall Time $t_{THL} = (1.5 \text{ ns/pF}) C_L + 25 \text{ ns}$ $t_{THL} = (0.75 \text{ ns/pF}) C_L + 12.5 \text{ ns}$ $t_{THL} = (0.55 \text{ ns/pF}) C_L + 12.5 \text{ ns}$	t_{THL}	5.0 10 15	— — —	100 50 40	200 100 80	ns
Propagation Delay Time Clock to Q $t_{PLH}, t_{PHL} = (1.7 \text{ ns/pF}) C_L + 90 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.66 \text{ ns/pF}) C_L + 42 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.5 \text{ ns/pF}) C_L + 25 \text{ ns}$ Set to Q $t_{PLH}, t_{PHL} = (1.7 \text{ ns/pF}) C_L + 90 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.66 \text{ ns/pF}) C_L + 42 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.5 \text{ ns/pF}) C_L + 25 \text{ ns}$ Reset to Q $t_{PLH}, t_{PHL} = (1.7 \text{ ns/pF}) C_L + 265 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.66 \text{ ns/pF}) C_L + 67 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.5 \text{ ns/pF}) C_L + 50 \text{ ns}$	t_{PLH} t_{PHL}	5.0 10 15	— — —	175 75 50	350 150 100	ns
Setup Times	t_{su}	5.0 10 15	40 20 15	20 10 7.5	— — —	ns
Hold Times	t_h	5.0 10 15	40 20 15	20 10 7.5	— — —	ns
Clock Pulse Width	t_{WL}, t_{WH}	5.0 10 15	250 100 70	125 50 35	— — —	ns
Clock Pulse Frequency	f_{cl}	5.0 10 15	— — —	4.0 10 14	2.0 5.0 7.0	MHz
Clock Pulse Rise and Fall Time	t_{TLH} t_{THL}	5.0 10 15	— — —	— — —	15 5.0 4.0	μs
Set and Reset Pulse Width	t_{WL}, t_{WH}	5.0 10 15	250 100 70	125 50 35	— — —	ns

*The formula given is for the typical characteristics only.

7



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 7-36
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 1 – DYNAMIC SIGNAL WAVEFORMS
(Data, Clock, and Output)






FIGURE 2 – DYNAMIC SIGNAL WAVEFORMS
(Set, Reset, and Output)




TYPICAL APPLICATIONS


n-STAGE SHIFT REGISTER



BINARY RIPPLE UP-COUNTER (Divide-by- 2^n)



MODIFIED RING COUNTER (Divide-by-(n + 1))





MOTOROLA

MC14017B

DECADE COUNTER/DIVIDER

The MC14017B is a five-stage Johnson decade counter with built-in code converter. High-speed operation and spike-free outputs are obtained by use of a Johnson decade counter design. The ten decoded outputs are normally low, and go high only at their appropriate decimal time period. The output changes occur on the positive-going edge of the clock pulse. This part can be used in frequency division applications as well as decade counter or decimal decode display applications.


- Fully Static Operation
- DC Clock Input Circuit Allows Slow Rise Times
- Carry Out Output for Cascading
- 12 MHz (typical) Operation @ $V_{DD} = 10 \text{ Vdc}$
- Divide-by-N Counting
- Quiescent Current = 5.0 nA/package Typical @ 5 Vdc
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Capable of Driving Two Low-power TTL Loads, One Low-power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range
- Pin-for-Pin Replacement for CD4017B

MAXIMUM RATINGS (Voltages referenced to V_{SS})

Rating	Symbol	Value	Unit
DC Supply Voltage	V_{DD}	-0.5 to +18	Vdc
Input Voltage, All Inputs	V_{in}	-0.5 to $V_{DD} - 0.5$	Vdc
DC Current Drain per Pin	I	10	mA dc
Operating Temperature Range - AL Device	T_A	-55 to +125	$^{\circ}\text{C}$
CL/CP Device		-40 to +85	$^{\circ}\text{C}$
Storage Temperature Range	T_{stg}	-65 to +150	$^{\circ}\text{C}$

CMOS MSI

(LOW-POWER COMPLEMENTARY MOS)
DECADE COUNTER/DIVIDER



L SUFFIX CERAMIC PACKAGE CASE 620

P SUFFIX PLASTIC PACKAGE CASE 648

ORDERING INFORMATION

MC14xxxB Suffix Denotes


L	Ceramic Package
P	Plastic Package
A	Extended Operating Temperature Range
C	Limited Operating Temperature Range

FUNCTIONAL TRUTH TABLE (Positive Logic)


CLOCK	CLOCK ENABLE	RESET	DECODE OUTPUT = n
0	x	0	n
x	1	0	n
x	x	1	Q0
x	0	0	n+1
x	x	0	n
1	x	0	n
1	1	0	n+1

X = Don't Care. If n < 5 Carry = "1", Otherwise = "0"

LOGIC DIAGRAM



BLOCK DIAGRAM



$V_{DD} = \text{Pin } 16$
 $V_{SS} = \text{Pin } 8$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC14017B

ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	V _{DD} Vdc	T _{low} *		25°C			T _{high} *		Unit
			Min	Max	Min	Typ	Max	Min	Max	
Output Voltage "0" Level V _{in} = V _{DD} or 0 "1" Level V _{in} = 0 or V _{DD}	V _{OL}	5.0	-	0.05	-	0	0.05	-	0.05	Vdc
		10	-	0.05	-	0	0.05	-	0.05	
		15	-	0.05	-	0	0.05	-	0.05	
	V _{OH}	5.0	4.95	-	4.95	5.0	-	4.95	-	Vdc
		10	9.95	-	9.95	10	-	9.95	-	
		15	14.95	-	14.95	15	-	14.95	-	
Input Voltage [#] "0" Level (V _O = 4.5 or 0.5 Vdc) (V _O = 9.0 or 1.0 Vdc) (V _O = 13.5 or 1.5 Vdc) "1" Level (V _O = 0.5 or 4.5 Vdc) (V _O = 1.0 or 9.0 Vdc) (V _O = 1.5 or 13.5 Vdc)	V _{IL}	5.0	-	1.5	-	2.25	1.5	-	1.5	Vdc
		10	-	3.0	-	4.50	3.0	-	3.0	
		15	-	4.0	-	6.75	4.0	-	4.0	
	V _{IH}	5.0	3.5	-	3.5	2.75	-	3.5	-	Vdc
		10	7.0	-	7.0	5.50	-	7.0	-	
		15	11.0	-	11.0	8.25	-	11.0	-	
Output Drive Current (AL Device) (V _{OH} = 2.5 Vdc) (V _{OH} = 4.6 Vdc) (V _{OH} = 9.5 Vdc) (V _{OH} = 13.5 Vdc) (V _{OL} = 0.4 Vdc) (V _{OL} = 0.5 Vdc) (V _{OL} = 1.5 Vdc)	I _{OH} Source	5.0	-1.2	-	-1.0	-1.7	-	-0.7	-	mA _{dc}
		10	-0.25	-	-0.2	-0.36	-	-0.14	-	
		15	-0.62	-	-0.5	-0.9	-	-0.35	-	
	I _{OL} Sink	5.0	0.64	-	0.51	0.88	-	0.36	-	mA _{dc}
		10	1.6	-	1.3	2.25	-	0.9	-	
		15	4.2	-	3.4	8.8	-	2.4	-	
Output Drive Current (CL/CP Device) (V _{OH} = 2.5 Vdc) (V _{OH} = 4.6 Vdc) (V _{OH} = 9.5 Vdc) (V _{OH} = 13.5 Vdc) (V _{OL} = 0.4 Vdc) (V _{OL} = 0.5 Vdc) (V _{OL} = 1.5 Vdc)	I _{OH} Source	5.0	-1.0	-	-0.8	-1.7	-	-0.6	-	mA _{dc}
		10	-0.2	-	-0.16	-0.36	-	-0.12	-	
		15	-0.5	-	-0.4	-0.9	-	-0.3	-	
	I _{OL} Sink	5.0	0.52	-	0.44	0.88	-	0.36	-	mA _{dc}
		10	1.3	-	1.1	2.25	-	0.9	-	
		15	3.6	-	3.0	8.8	-	2.4	-	
Input Current (AL Device)	I _{in}	15	-	±0.1	-	±0.00001	±0.1	-	±1.0	μA _{dc}
Input Current (CL/CP Device)	I _{in}	15	-	±0.3	-	±0.00001	±0.3	-	±1.0	μA _{dc}
Input Capacitance (V _{in} = 0)	C _{in}	-	-	-	-	5.0	7.5	-	-	pF
Quiescent Current (AL Device) (Per Package)	I _{DD}	5.0	-	5.0	-	0.005	5.0	-	150	μA _{dc}
		10	-	10	-	0.010	10	-	300	
		15	-	20	-	0.015	20	-	600	
Quiescent Current (CL/CP Device) (Per Package)	I _{DD}	5.0	-	20	-	0.005	20	-	150	μA _{dc}
		10	-	40	-	0.010	40	-	300	
		15	-	80	-	0.015	80	-	600	
Total Supply Current**† (Dynamic plus Quiescent, Per Package) (C _L = 50 pF on all outputs, all buffers switching)	I _T	5.0	-	-	-	I _T = (0.27 μA/kHz) f + I _{DD}	-	-	-	μA _{dc}
		10	-	-	-	I _T = (0.55 μA/kHz) f + I _{DD}	-	-	-	
		15	-	-	-	I _T = (0.83 μA/kHz) f + I _{DD}	-	-	-	

*T_{low} = -55°C for AL Device, -40°C for CL/CP Device.

T_{high} = +125°C for AL Device, +85°C for CL/CP Device.

#Noise immunity specified for worst-case input combination.

Noise Margin for both "1" and "0" level = 1.0 Vdc min @ V_{DD} = 5.0 Vdc

2.0 Vdc min @ V_{DD} = 10 Vdc

2.5 Vdc min @ V_{DD} = 15 Vdc

†To calculate total supply current at loads other than 50 pF:

$$I_T(C_L) = I_T(50 \text{ pF}) + 1.1 \times 10^{-3} (C_L - 50) V_{DD} f$$

where: I_T is in μA (per package), C_L in pF, V_{DD} in Vdc, and f in kHz is input frequency.

**The formulas given are for the typical characteristics only at 25°C.

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it

is recommended that V_{in} and V_{out} be constrained to the range V_{SS} < (V_{in} or V_{out}) < V_{DD}. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}).

MC14017B



SWITCHING CHARACTERISTICS* ($C_L = 50 \text{ pF}$, $T_A = 25^\circ\text{C}$)

Characteristic	Symbol	VDD Vdc	Min	Typ	Max	Unit
Output Rise Time $t_{TLH} = (3.0 \text{ ns/pF}) C_L + 30 \text{ ns}$ $t_{TLH} = (1.5 \text{ ns/pF}) C_L + 15 \text{ ns}$ $t_{TLH} = (1.1 \text{ ns/pF}) C_L + 10 \text{ ns}$	t_{TLH}	5.0 10 15	— — —	180 90 65	360 180 130	ns
Output Fall Time $t_{THL} = (1.5 \text{ ns/pF}) C_L + 25 \text{ ns}$ $t_{THL} = (0.75 \text{ ns/pF}) C_L + 12.5 \text{ ns}$ $t_{THL} = (0.55 \text{ ns/pF}) C_L + 12.5 \text{ ns}$	t_{THL}	5.0 10 15	— — —	100 50 40	200 100 80	ns
Propagation Delay Time Reset to Decode Output $t_{PLH}, t_{PHL} = (1.7 \text{ ns/pF}) C_L + 415 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.66 \text{ ns/pF}) C_L + 197 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.5 \text{ ns/pF}) C_L + 150 \text{ ns}$	$t_{PLH},$ t_{PHL}	5.0 10 15	— — —	500 230 175	1000 460 350	ns
Propagation Delay Time Clock to Cout $t_{PLH}, t_{PHL} = (1.7 \text{ ns/pF}) C_L + 315 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.66 \text{ ns/pF}) C_L + 142 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.5 \text{ ns/pF}) C_L + 100 \text{ ns}$	$t_{PLH},$ t_{PHL}	5.0 10 15	— — —	400 175 125	800 350 250	ns
Propagation Delay Time Clock to Decode Output $t_{PLH}, t_{PHL} = (1.7 \text{ ns/pF}) C_L + 415 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.66 \text{ ns/pF}) C_L + 197 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.5 \text{ ns/pF}) C_L + 150 \text{ ns}$	$t_{PLH},$ t_{PHL}	5.0 10 15	— — —	500 230 175	1000 460 350	ns
Turn-Off Delay Time Reset to Cout $t_{PLH} = (1.7 \text{ ns/pF}) C_L + 315 \text{ ns}$ $t_{PLH} = (0.66 \text{ ns/pF}) C_L + 142 \text{ ns}$ $t_{PLH} = (0.5 \text{ ns/pF}) C_L + 100 \text{ ns}$	t_{PLH}	5.0 10 15	— — —	400 175 125	800 350 250	ns
Clock Pulse Width	t_{WH}	5.0 10 15	250 100 75	125 50 35	— — —	ns
Clock Frequency	f_{cl}	5.0 10 15	— — —	5.0 12 16	2.0 5.0 6.7	MHz
Reset Pulse Width	t_{WH}	5.0 10 15	500 250 190	250 125 95	— — —	ns
Reset Removal Time	t_{rem}	5.0 10 15	750 275 210	375 135 105	— — —	ns
Clock Input Rise and Fall Time	t_{TLH}, t_{THL}	5.0 10 15	No Limit			—
Clock Enable Setup Time	t_{su}	5.0 10 15	350 150 115	175 75 52	— — —	ns
Clock Enable Removal Time	t_{rem}	5.0 10 15	420 200 140	260 100 70	— — —	ns

*The formula given is for the typical characteristics only.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้อง 7-56 แจ้งถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


MC14017B



APPLICATIONS INFORMATION


Figure 3 shows a technique for extending the number of decoded output states for the MC14017B. Decoded outputs are sequential within each stage and from stage to stage, with no dead time (except propagation delay).

FIGURE 3 – COUNTER EXPANSION



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา หรือต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 4 - AC MEASUREMENT DEFINITION AND FUNCTIONAL WAVEFORMS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MOTOROLA

MC14028B

BCD-TO-DECIMAL DECODER BINARY-TO-OCTAL DECODER


The MC14028B decoder is constructed so that an 8421 BCD code on the four inputs provides a decimal (one-of-ten) decoded output, while a 3-bit binary input provides a decoded octal (one-of-eight) code output with D forced to a logic "0". Expanded decoding such as binary-to-hexadecimal (one-of-16), etc., can be achieved by using other MC14028B devices. The part is useful for code conversion, address decoding, memory selection control, demultiplexing, or read-out decoding.

- Diode Protection on All Inputs
- Noise Immunity = 45% of V_{DD} typical
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Capable of Driving Two Low-power TTL Loads, One Low-power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range
- Positive Logic Design
- Quiescent Current 5.0 nA /package typical @ 5 Vdc
- Low Outputs on All Illegal Input Combinations
- Similar to CD4028B.

MAXIMUM RATINGS (Voltages referenced to V_{SS})

Rating	Symbol	Value	Unit
DC Supply Voltage	V_{DD}	-0.5 to +18	Vdc
Input Voltage, All Inputs	V_{in}	-0.5 to $V_{DD} + 0.5$	Vdc
DC Current Drain per Pin	I_i	10	mAdc
Operating Temperature Range — AL Device	T_A	-55 to +125	°C
		-40 to +85	°C
Storage Temperature Range	T_{stg}	-65 to +150	°C

BLOCK DIAGRAM




V_{DD} = Pin 16
 V_{SS} = Pin 8

CMOS MSI

(LOW-POWER COMPLEMENTARY MOS)

BCD-TO-DECIMAL DECODER BINARY-TO-OCTAL DECODER



L SUFFIX
CERAMIC PACKAGE
CASE 620

P SUFFIX
PLASTIC PACKAGE
CASE 648

ORDERING INFORMATION

MC14XXXB	Suffix	Denotes
	L	Ceramic Package
	P	Plastic Package
	A	Extended Operating Temperature Range
	C	Limited Operating Temperature Range

TRUTH TABLE

INPUT				OUTPUT									
D	C	B	A	Q9	Q8	Q7	Q6	Q5	Q4	Q3	Q2	Q1	Q0
0	0	0	0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	0	0	1	0	0
0	0	1	1	0	0	0	0	0	0	0	1	0	0
0	1	0	0	0	0	0	0	0	1	0	0	0	0
0	1	0	1	0	0	0	0	1	0	0	0	0	0
0	1	1	0	0	0	0	1	0	0	0	0	0	0
0	1	1	1	0	0	1	0	0	0	0	0	0	0
1	0	0	0	0	1	0	0	0	0	0	0	0	0
1	0	0	1	0	0	0	0	0	0	0	0	0	0
1	0	1	0	0	0	0	0	0	0	0	0	0	0
1	0	1	1	0	0	0	0	0	0	0	0	0	0
1	1	0	0	0	0	0	0	0	0	0	0	0	0
1	1	0	1	0	0	0	0	0	0	0	0	0	0
1	1	1	0	0	0	0	0	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0	0	0	0

ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	VDD Vdc	T _{low} *		25°C			T _{high} *		Unit
			Min	Max	Min	Typ	Max	Min	Max	
Output Voltage V _{in} V _{DD} or 0 V _{in} 0 or V _{DD}	"0" Level V _{OL}	5.0	-	0.05	-	0	0.05	-	0.05	Vdc
		10	-	0.05	-	0	0.05	-	0.05	
		15	-	0.05	-	0	0.05	-	0.05	
	"1" Level V _{OH}	5.0	4.95	-	4.95	5.0	-	4.95	-	Vdc
		10	9.95	-	9.95	10	-	9.95	-	
		15	14.95	-	14.95	15	-	14.95	-	
Input Voltage** (V _O = 4.5 or 0.5 Vdc) (V _O = 9.0 or 1.0 Vdc) (V _O = 13.5 or 1.5 Vdc) (V _O = 0.5 or 4.5 Vdc) (V _O = 1.0 or 9.0 Vdc) (V _O = 1.5 or 13.5 Vdc)	"0" Level V _{IL}	5.0	-	1.5	-	2.25	1.5	-	1.5	Vdc
		10	-	3.0	-	4.50	3.0	-	3.0	
		15	-	4.0	-	6.75	4.0	-	4.0	
	"1" Level V _{IH}	5.0	3.5	-	3.5	2.75	-	3.5	-	Vdc
		10	7.0	-	7.0	5.50	-	7.0	-	
		15	11.0	-	11.0	8.25	-	11.0	-	
Output Drive Current (AL Device) (V _{OH} = 2.5 Vdc) (V _{OH} = 4.6 Vdc) (V _{OH} = 9.5 Vdc) (V _{OH} = 13.5 Vdc) (V _{OL} = 0.4 Vdc) (V _{OL} = 0.5 Vdc) (V _{OL} = 1.5 Vdc)	Source I _{OH}	5.0	-1.2	-	-1.0	-1.7	-	-0.7	-	mAdc
		5.0	-0.25	-	-0.2	-0.36	-	-0.14	-	
		10	-0.62	-	-0.5	-0.9	-	-0.35	-	
		15	-1.3	-	-1.5	-3.5	-	-1.1	-	
	Sink I _{OL}	5.0	0.64	-	0.51	0.88	-	0.36	-	mAdc
		10	1.6	-	1.3	2.25	-	0.9	-	
		15	4.2	-	3.4	8.8	-	2.4	-	
Output Drive Current (CL/CP Device) (V _{OH} = 2.5 Vdc) (V _{OH} = 4.6 Vdc) (V _{OH} = 9.5 Vdc) (V _{OH} = 13.5 Vdc) (V _{OL} = 0.4 Vdc) (V _{OL} = 0.5 Vdc) (V _{OL} = 1.5 Vdc)	Source I _{OH}	5.0	-1.0	-	-0.8	-1.7	-	-0.6	-	mAdc
		5.0	-0.2	-	-0.16	-0.36	-	-0.12	-	
		10	-0.5	-	-0.4	-0.9	-	-0.3	-	
		15	-1.4	-	-1.2	-3.5	-	-1.0	-	
	Sink I _{OL}	5.0	0.52	-	0.44	0.88	-	0.36	-	mAdc
		10	1.3	-	1.1	2.25	-	0.9	-	
		15	3.6	-	3.0	8.8	-	2.4	-	
Input Current (AL Device)	I _{in}	15	-	±0.1	-	±0.00001	±0.1	-	±1.0	μAdc
Input Current (CL/CP Device)	I _{in}	15	-	±0.3	-	±0.00001	±0.3	-	±1.0	μAdc
Input Capacitance (V _{in} = 0)	C _{in}	-	-	-	-	5.0	7.5	-	-	pF
Quiescent Current (AL Device) (Per Package)	I _{DD}	5.0	-	5.0	-	0.005	5.0	-	150	μAdc
		10	-	10	-	0.010	10	-	300	
		15	-	20	-	0.015	20	-	600	
Quiescent Current (CL/CP Device) (Per Package)	I _{DD}	5.0	-	20	-	0.005	20	-	150	μAdc
		10	-	40	-	0.010	40	-	300	
		15	-	80	-	0.015	80	-	600	
Total Supply Current**† (Dynamic plus Quiescent, Per Package) (C _L = 50 pF on all outputs, all buffers switching)	I _T	5.0				I _T = (0.3 μA/kHz) f + I _{DD}				μAdc
		10				I _T = (0.6 μA/kHz) f + I _{DD}				
		15				I _T = (0.9 μA/kHz) f + I _{DD}				

*T_{low} = -55°C for AL Device, -40°C for CL/CP Device.

T_{high} = +125°C for AL Device, +85°C for CL/CP Device.

**Noise immunity specified for worst-case input combination.

Noise Margin for both "1" and "0" level = 1.0 Vdc min @ V_{DD} = 5.0 Vdc
2.0 Vdc min @ V_{DD} = 10 Vdc
2.5 Vdc min @ V_{DD} = 15 Vdc

†To calculate total supply current at loads other than 50 pF:

$$I_T(C_L) = I_T(50 \text{ pF}) + 1 \times 10^{-3} (C_L - 50) V_{DD} f$$

where: I_T is in μA (per package), C_L in pF, V_{DD} in Vdc, and f in kHz is input frequency.


**The formulas given are for the typical characteristics only at 25°C.

SWITCHING CHARACTERISTICS* ($C_L = 50 \text{ pF}, T_A = 25^\circ\text{C}$)

Characteristic	Symbol	VDD	Min	Typ	Max	Unit
Output Rise Time $t_{TLH} = (3.0 \text{ ns/pF}) C_L + 30 \text{ ns}$ $t_{TLH} = (1.5 \text{ ns/pF}) C_L + 15 \text{ ns}$ $t_{TLH} = (1.1 \text{ ns/pF}) C_L + 10 \text{ ns}$	t_{TLH}	5.0 10 15	— — —	180 90 65	360 180 130	ns
Output Fall Time $t_{THL} = (1.5 \text{ ns/pF}) C_L + 25 \text{ ns}$ $t_{THL} = (0.75 \text{ ns/pF}) C_L + 12.5 \text{ ns}$ $t_{THL} = (0.55 \text{ ns/pF}) C_L + 9.5 \text{ ns}$	t_{THL}	5.0 10 15	— — —	100 50 40	200 100 80	ns
Propagation Delay Time $t_{PLH}, t_{PHL} = (1.7 \text{ ns/pF}) C_L + 215 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.66 \text{ ns/pF}) C_L + 97 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.5 \text{ ns/pF}) C_L + 65 \text{ ns}$	t_{PLH}, t_{PHL}	5.0 10 15	— — —	300 130 90	600 260 180	ns


*The formula given is for the typical characteristics only.

FIGURE 1 - DYNAMIC SIGNAL WAVEFORMS



This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that V_{in} and V_{out} be constrained to the range $V_{SS} < (V_{in} \text{ or } V_{out}) < V_{DD}$. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}).

LOGIC DIAGRAM




APPLICATION INFORMATION

Expanded decoding can be performed by using the MC14028B and other CMOS Integrated Circuits. The circuits in Figure 2 converts any 4-bit code to a decimal or hexadecimal code. The accompanying table shows the input binary combinations, the associated "output numbers" that go "high" when selected, and the "redefined output numbers" needed for the proper code. For example: For the combination DCBA = 0111 the output number 7 is redefined for the 4-bit binary, 4-bit gray, excess-3, or excess-3 gray codes as 7, 5, 4, or 2, respectively. Figure 3 shows a 6-bit binary 1-of-64 decoder using nine MC14028B circuits and two MC14069B inverters.

The MC14028B can be used in decimal digit displays, such as, neon readouts or incandescent projection indicators as shown in Figure 4.

FIGURE 2 - CODE CONVERSION CIRCUIT AND TRUTH TABLE



INPUTS				OUTPUT NUMBERS																CODE AND REDEFINED OUTPUT NUMBERS										
																				Hexadecimal		Decimal								
D	C	B	A	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	4-Bit Binary	4-Bit Gray	Excess-3	Excess-3 Gray	Aiken	4221					
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0				0	0				
0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	1	1				1	1				
0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	2	3		0		2	2				
0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	3	2	0	3	3		3				
0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	4	7	1	4		4					
0	1	0	1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	5	6	2		4		3				
0	1	1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	6	4	3	1			4				
0	1	1	1	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	7	5	4	2							
1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	8	15	5								
1	0	0	1	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	9	14	6					5	6		
1	0	1	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	10	12	7	9							
1	0	1	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	11	13	8			5					
1	1	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	12	8	9	5	6						
1	1	0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	13	9	0	6	7				7		
1	1	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	14	11		8	8				8		
1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	15	10		7	9					9	



MC14028B

FIGURE 3 – SIX-BIT BINARY 1-OF-64 DECODER





FIGURE 4 – DECIMAL DIGIT DISPLAY APPLICATION



Circuit diagrams utilizing Motorola products are included as a means of illustrating typical semiconductor applications; consequently, complete information sufficient for construction purposes is not necessarily given. The information has been carefully checked and

is believed to be entirely reliable. However, no responsibility is assumed for inaccuracies. Furthermore, such information does not convey to the purchaser of the semiconductor devices described any license under the patent rights of Motorola Inc. or others.



MOTOROLA

MC14071 MC14071B

QUAD 2-INPUT "OR" GATE


The MC14071 and MC14071B are constructed with P and N channel enhancement mode devices in a single monolithic structure (Complementary MOS). Their primary use is where low power dissipation and/or high noise immunity is desired.

- Quiescent Current = 0.5 nA typ/pkg @ 5 Vdc
- Noise Immunity = 45% of V_{DD} typ
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- All Outputs Buffered
- Capable of Driving Two Low-power TTL Loads, One Low-power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range. (MC14071B only)
- Double Diode Protection on All Inputs
- Pin-for-Pin Replacements for CD4071A and CD4071B

CMOS SSI

(LOW-POWER COMPLEMENTARY MOS)


QUAD 2-INPUT "OR" GATE



L SUFFIX
CERAMIC PACKAGE
CASE 632

P SUFFIX
PLASTIC PACKAGE
CASE 646

ORDERING INFORMATION




MAXIMUM RATINGS (Voltages referenced to V_{SS})

Rating	Symbol	Value	Unit
DC Supply Voltage	V _{DD}	-0.5 to +18	Vdc
Input Voltage, All Inputs	V _{in}	-0.5 to V _{DD} - 0.5	Vdc
DC Current Drain per Pin	I	10	mAdc
Operating Temperature Range	AL Device	-55 to +125	°C
	CL/CP Device	-40 to +85	°C
Storage Temperature Range	T _{stg}	-65 to +150	°C

See the MC14001B data sheet for complete characteristics of the B-Series device.

LOGIC DIAGRAM




MC14071

CIRCUIT SCHEMATICS (1/4 of Device Shown)

MC14071B

NOTE:

MC14071 (Non B) is not recommended for new designs. Use MC14071B.



This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper

operation it is recommended that V_{in} and V_{out} be constrained to the range V_{SS} ≤ (V_{in} or V_{out}) ≤ V_{DD}. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}).



MOTOROLA

MC14081 MC14081B

QUAD 2-INPUT "AND" GATE


The MC14081 and MC14081B are constructed with P and N channel enhancement mode devices in a single monolithic structure (Complementary MOS). Their primary use is where low power dissipation and/or high noise immunity is desired.

- Quiescent Current = 0.5 nA typ/pkg @ 5 Vdc
- Noise Immunity = 45% of V_{DD} typ
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- All Outputs Buffered
- Capable of Driving Two Low-power TTL Loads, One Low-power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range. (MC14081B only)
- Double Diode Protection on All Inputs
- Pin-for-Pin Replacements for CD4081A and CD4081B

CMOS SSI

(LOW-POWER COMPLEMENTARY MOS)

QUAD 2-INPUT "AND" GATE



L SUFFIX
CERAMIC PACKAGE
CASE 632



P SUFFIX
PLASTIC PACKAGE
CASE 646

ORDERING INFORMATION

MC14XXXB Suffix Denotes

Delete for Non-B Device


- L Ceramic Package
- P Plastic Package
- A Extended Operating Temperature Range
- C Limited Operating Temperature Range

MAXIMUM RATINGS (Voltages referenced to V_{SS})

Rating	Symbol	Value	Unit
DC Supply Voltage	V_{DD}	-0.5 to +18	Vdc
Input Voltage, All Inputs	V_{in}	-0.5 to V_{DD} +0.5	Vdc
DC Current Drain per Pin	I	10	mAdc
Operating Temperature Range - AL Device	T_A	-55 to +125	$^{\circ}C$
CL/CP Device		-40 to +85	$^{\circ}C$
Storage Temperature Range	T_{stg}	-65 to +150	$^{\circ}C$

See the MC14001B data sheet for complete characteristics of the B-Series device.

LOGIC DIAGRAM



V_{DD} = Pin 14
 V_{SS} = Pin 7


CIRCUIT SCHEMATICS (1/4 of Device Shown)

MC14081

MC14081B

NOTE:

MC14081 (Non-B) is not recommended for new designs. Use MC14081B.



This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper

operation it is recommended that V_{in} and V_{out} be constrained to the range $V_{SS} \leq (V_{in} \text{ or } V_{out}) \leq V_{DD}$. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}).



MOTOROLA

MC14528B

DUAL MONOSTABLE MULTIVIBRATOR

The MC14528B is a dual, retriggerable, resettable monostable multivibrator. It may be triggered from either edge of an input pulse, and will produce an accurate output pulse over a wide range of widths, the duration and accuracy of which are determined by the external timing components, C_X and R_X .

- Separate Reset Available
- Quiescent Current = 5.0 nA/package typical @ 5 Vdc
- Diode Protection on All Inputs
- Triggerable from Leading or Trailing Edge Pulse
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Capable of Driving Two Low-power TTL Loads, One Low-power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range
- See MC14538B Data Sheet for Applications Requiring Precise Control of Output Pulse Width


MAXIMUM RATINGS (Voltages referenced to V_{SS})

Rating	Symbol	Value	Unit
DC Supply Voltage	V_{DD}	-0.5 to +18	Vdc
Input Voltage, All Inputs	V_{in}	-0.5 to $V_{DD} + 0.5$	Vdc
DC Current Drain per Pin	I	10	mAdc
Operating Temperature Range - AL Device	T_A	-55 to +125	$^{\circ}C$
CL/CP Device		-40 to +85	$^{\circ}C$
Storage Temperature Range	T_{stg}	-65 to +150	$^{\circ}C$

CMOS MSI

(LOW-POWER COMPLEMENTARY MOS)

DUAL RETRIGGERABLE/RESETTABLE MONOSTABLE MULTIVIBRATOR




L SUFFIX
CERAMIC PACKAGE
CASE 620

P SUFFIX
PLASTIC PACKAGE
CASE 648


ORDERING INFORMATION

MC14XXXB	Suffix	Denotes
	L	Ceramic Package
	P	Plastic Package
	A	Extended Operating Temperature Range
	C	Limited Operating Temperature Range

LOGIC DIAGRAM (1/2 of Device Shown)



BLOCK DIAGRAM



7

ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	VDD Vdc	T _{low} [*]		25°C			T _{high} [*]		Unit
			Min	Max	Min	Typ	Max	Min	Max	
Output Voltage "0" Level V _{in} = V _{DD} or 0 "1" Level V _{in} = 0 or V _{DD}	V _{OL}	5.0	-	0.05	-	0	0.05	-	0.05	Vdc
		10	-	0.05	-	0	0.05	-	0.05	
		15	-	0.05	-	0	0.05	-	0.05	
	V _{OH}	5.0	4.95	-	4.95	5.0	-	4.95	-	Vdc
		10	9.95	-	9.95	10	-	9.95	-	
		15	14.95	-	14.95	15	-	14.95	-	
Input Voltage [#] (V _O = 4.5 or 0.5 Vdc) (V _O = 9.0 or 1.0 Vdc) (V _O = 13.5 or 1.5 Vdc) (V _O = 0.5 or 4.5 Vdc) (V _O = 1.0 or 9.0 Vdc) (V _O = 1.5 or 13.5 Vdc)	"0" Level V _{IL}	5.0	-	1.5	-	2.25	1.5	-	1.5	Vdc
		10	-	3.0	-	4.50	3.0	-	3.0	
		15	-	4.0	-	6.75	4.0	-	4.0	
	"1" Level V _{IH}	5.0	3.5	-	3.5	2.75	-	3.5	-	Vdc
		10	7.0	-	7.0	5.50	-	7.0	-	
		15	11.0	-	11.0	8.25	-	11.0	-	
Output Drive Current (AL Device) Source (V _{OH} = 2.5 Vdc) (V _{OH} = 4.6 Vdc) (V _{OH} = 9.5 Vdc) (V _{OH} = 13.5 Vdc) Sink (V _{OL} = 0.4 Vdc) (V _{OL} = 0.5 Vdc) (V _{OL} = 1.5 Vdc)	I _{OH}	5.0	-1.2	-	-1.0	-1.7	-	-0.7	-	mA _{dc}
		5.0	-0.25	-	-0.2	-0.36	-	-0.14	-	
		10	-0.62	-	-0.5	-0.9	-	-0.35	-	
		10	-0.62	-	-0.5	-0.9	-	-0.35	-	
		15	-1.8	-	-1.5	-3.5	-	-1.1	-	
		15	-1.8	-	-1.5	-3.5	-	-1.1	-	
	I _{OL}	5.0	0.64	-	0.51	0.88	-	0.36	-	mA _{dc}
		10	1.6	-	1.3	2.25	-	0.9	-	
		10	1.6	-	1.3	2.25	-	0.9	-	
		15	4.2	-	3.4	8.8	-	2.4	-	
		15	4.2	-	3.4	8.8	-	2.4	-	
		15	4.2	-	3.4	8.8	-	2.4	-	
Output Drive Current (CL/CP Device) Source (V _{OH} = 2.5 Vdc) (V _{OH} = 4.6 Vdc) (V _{OH} = 9.5 Vdc) (V _{OH} = 13.5 Vdc) Sink (V _{OL} = 0.4 Vdc) (V _{OL} = 0.5 Vdc) (V _{OL} = 1.5 Vdc)	I _{OH}	5.0	-1.0	-	-0.8	-1.7	-	-0.6	-	mA _{dc}
		5.0	-0.2	-	-0.16	-0.36	-	-0.12	-	
		10	-0.5	-	-0.4	-0.9	-	-0.3	-	
		10	-0.5	-	-0.4	-0.9	-	-0.3	-	
		15	-1.4	-	-1.2	-3.5	-	-1.0	-	
		15	-1.4	-	-1.2	-3.5	-	-1.0	-	
	I _{OL}	5.0	0.52	-	0.44	0.88	-	0.36	-	mA _{dc}
		10	1.3	-	1.1	2.25	-	0.9	-	
		10	1.3	-	1.1	2.25	-	0.9	-	
		15	3.6	-	3.0	8.8	-	2.4	-	
		15	3.6	-	3.0	8.8	-	2.4	-	
		15	3.6	-	3.0	8.8	-	2.4	-	
Input Current (AL Device)	I _{in}	15	-	±0.1	-	±0.00001	±0.1	-	±1.0	μA _{dc}
Input Current (CL/CP Device)	I _{in}	15	-	±0.3	-	±0.00001	±0.3	-	±1.0	μA _{dc}
Input Capacitance (V _{in} = 0)	C _{in}	-	-	-	-	5.0	7.5	-	-	pF
Quiescent Current (AL Device) (Per Package)	I _{DD}	5.0	-	5.0	-	0.005	5.0	-	150	μA _{dc}
		10	-	10	-	0.010	10	-	300	
		15	-	20	-	0.015	20	-	600	
Quiescent Current (CL/CP Device) (Per Package)	I _{DD}	5.0	-	20	-	0.005	20	-	150	μA _{dc}
		10	-	40	-	0.010	40	-	300	
		15	-	80	-	0.015	80	-	600	
**Total Supply Current at an external load Capacitance (C _L) and at external timing capacitance (C _X), use the formula -		I _T	I _T (C _L , C _X) = [(C _L + 0.36C _X)V _{DD} f + 2x10 ⁻⁸ R _X C _X (V _{DD} -2)f] x 10 ⁻³ where: I _T in μA (per circuit), C _L and C _X in pF, R _X in megohms, V _{DD} in Vdc, f in kHz is input frequency.							

*T_{low} = -55°C for AL Device, -40°C for CL/CP Device.

T_{high} = +125°C for AL Device, +85°C for CL/CP Device.

#Noise immunity specified for worst-case input combination.

Noise Margin for both "1" and "0" level = 1.0 Vdc min @ V_{DD} = 5.0 Vdc

2.0 Vdc min @ V_{DD} = 10 Vdc

2.5 Vdc min @ V_{DD} = 15 Vdc

**The formulas given are for the typical characteristics only at 25°C.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา หรือต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC14528B

SWITCHING CHARACTERISTICS** (C_L = 50 pF, T_A = 25°C)

Characteristic	Symbol	C _X pF	R _X kΩ	V _{DD} Vdc	Min	Typ	Max	Unit
Output Rise Time t _{TLH} = (3.0 ns/pF) C _L + 30 ns t _{TLH} = (1.5 ns/pF) C _L + 15 ns t _{TLH} = (1.1 ns/pF) C _L + 10 ns	t _{TLH}	—	—	5.0 10 15	— — —	180 90 65	360 180 130	ns
Output Fall Time t _{FHL} = (1.5 ns/pF) C _L + 25 ns t _{FHL} = (0.75 ns/pF) C _L + 12.5 ns t _{FHL} = (0.55 ns/pF) C _L + 9.5 ns	t _{FHL}	—	—	5.0 10 15	— — —	100 50 40	200 100 80	ns
Turn-Off, Turn-On Delay Time — A or B to Q or Q̄ t _{PLH} , t _{PHL} = (1.7 ns/pF) C _L + 240 ns t _{PLH} , t _{PHL} = (0.66 ns/pF) C _L + 87 ns t _{PLH} , t _{PHL} = (0.5 ns/pF) C _L + 65 ns	t _{PLH} , t _{PHL}	15	5.0	5.0 10 15	— — —	325 120 90	650 240 180	ns
Turn-Off, Turn-On Delay Time — A or B to Q or Q̄ t _{PLH} , t _{PHL} = (1.7 ns/pF) C _L + 620 ns t _{PLH} , t _{PHL} = (0.66 ns/pF) C _L + 257 ns t _{PLH} , t _{PHL} = (0.5 ns/pF) C _L + 185 ns	t _{PLH} , t _{PHL}	1000	10	5.0 10 15	— — —	705 290 210	— — —	ns
Minimum Input Pulse Width — A or B	t _{WH}	15	5.0	5.0 10 15	— — —	70 30 30	150 75 55	ns
	t _{WL}	1000	10	5.0 10 15	— — —	70 30 30	— — —	ns
Output Pulse Width — Q or Q̄ (For C _X < 0.01 μF use graph for appropriate V _{DD} level.)	t _W	15	5.0	5.0 10 15	— — —	550 350 300	— — —	ns
Output Pulse Width — Q or Q̄ (For C _X > 0.01 μF use formula: t _W = 0.2 R _X C _X Ln (V _{DD} - V _{SS}) †	t _W	10,000	10	5.0 10 15	— — —	30 50 55	±15 ±40 ±40	μs
Pulse Width Match between Circuits in the same package	t ₁ - t ₂	10,000	10	5.0 10 15	— — —	6.0 8.0 8.0	25 35 35	%
Reset Propagation Delay — C _D to Q or Q̄	t _{PLH} , t _{PHL}	15	5.0	5.0 10 15	— — —	325 90 60	600 225 170	ns
	t _{PLH} , t _{PHL}	1000	10	5.0 10 15	— — —	1000 300 250	— — —	ns
Minimum Retrigger Time	t _{rr}	15	5.0	5.0 10 15	— — —	0 0 0	— — —	ns
	t _{rr}	1000	10	5.0 10 15	— — —	0 0 0	— — —	ns
						Min		
External Timing Resistance	R _X	—	—	—	5.0	1000	1000	kΩ
External Timing Capacitance	C _X	—	—	—	No Limits			μF

** The formula given is for the typical characteristics only.

† R_X is in Ohms, C_X is in farads, V_{DD} and V_{SS} in volts, PW_{out} in seconds.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 1 – OUTPUT SOURCE CURRENT TEST CIRCUIT




FIGURE 2 – OUTPUT SINK CURRENT TEST CIRCUIT




FIGURE 3 – POWER DISSIPATION TEST CIRCUIT AND WAVEFORMS





FIGURE 4 – AC TEST CIRCUIT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อ 7-455 ต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 5 — AC TEST WAVEFORMS




FIGURE 6 — NORMALIZED PULSE WIDTH versus TEMPERATURE





FIGURE 7 — PULSE WIDTH versus Cx



7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCL4060AB



CMOS 14-STAGE BINARY COUNTER AND OSCILLATOR

FEATURES


- ◆ 14 Fully Static Stages
- ◆ 10 Buffered Outputs Available
- ◆ Common Reset Line
- ◆ 8MHz Counting Rate @ 10Vdc
- ◆ All Active Oscillator Components on Chip for R-C or Crystal Control

DESCRIPTION

The SCL4060AB consists of an oscillator section and 14 ripple-carry binary counter stages. The oscillator configuration allows design of either R-C or crystal oscillator circuits. A Reset input is provided which resets the counter to the all-0's state. A high level on the Reset line accomplishes the reset function. The state of the counter is advanced one step in binary order on the negative transition of the Clock input ϕ . All inputs and outputs are fully buffered. Outputs are available from stages 4 through 10 and 12 through 14.

Applications include timers, frequency dividers, delay circuits and counter controls.

CONNECTION DIAGRAM (all packages)



Add suffix for package:

- C 16-pin Cerdip
- D 16-pin Ceramic
- E 16-pin Epoxy
- F 16-pin Flat
- H Chip

TRUTH TABLE

CLOCK	RESET	OUTPUT STATE
0	0	No Change
0	1	Advance to next state
1	1	All Outputs = 0

X = Don't Care

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:


DC Supply Voltage $V_{DD} - V_{SS}$ 3 to 15 Vdc

Operating Temperature T_A

C, D, F, H Device -55 to +125 °C


E Device -40 to +85 °C

LOGIC DIAGRAM






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

APPLICATIONS INFORMATION



TYPICAL COMPONENT VALUES AND CIRCUIT PERFORMANCE

OSCILLATOR FREQUENCY	R ₁ Ω	R ₂ Ω	R ₃ Ω	C ₁ pF	V _{DD} = 0V V _{SS} = 10V
100 kHz	100	100	100	1.0	0.2
100 Hz	100	100	100	2.0	0.2
100 Hz	100	100	100	5.0	0.2
100 Hz	100	100	100	10.0	0.2
100 Hz	100	100	100	20.0	0.2
100 Hz	100	100	100	50.0	0.2
100 Hz	100	100	100	100.0	0.2



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS¹

PARAMETER	V _{DD} (V _{dcl})	CONDITIONS	T _{LOW} ²		+25°C			T _{HIGH} ³		Units		
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.			
QUIESCENT DEVICE CURRENT	I _{DD}	5	V _{IN} =V _{SS} or V _{DD}	-	5	-	0.05	5	-	150	μA _{dc}	
		10	All valid input combinations	-	10	-	0.1	10	-	300		
		15		-	15	-	0.2	20	-	600		
OUTPUT HIGH (SOURCE) CURRENT C, D, F, H device	I _{OH}	5	V _{OH} =4.6V	-0.15	-	-0.12	-0.5	-	-0.08	-	mA _{dc}	
			V _{OH} =9.5V	-0.37	-	-0.3	-1.15	-	-0.21	-		
			V _{OH} =13.5V	-1.25	-	-1.0	-4.5	-	-0.63	-		
		E device	5	V _{OH} =4.6V	-0.14	-	-0.12	-0.5	-	-0.10	-	mA _{dc}
				V _{OH} =9.5V	-0.35	-	-0.3	-1.15	-	-0.25	-	
				V _{OH} =13.5V	-1.2	-	-1.0	-4.5	-	-0.85	-	
OUTPUT LOW (SINK) CURRENT C, D, F, H device	I _{OL}	5	V _{OL} =0.4V	0.15	-	0.12	0.5	-	0.08	-	mA _{dc}	
			V _{OL} =0.5V	0.37	-	0.3	1.0	-	0.21	-		
			V _{OL} =1.5V	1.25	-	1.0	5.8	-	0.69	-		
		E device	5	V _{OL} =0.4V	0.14	-	0.12	0.5	-	0.10	-	mA _{dc}
				V _{OL} =0.5V	0.35	-	0.3	1.0	-	0.25	-	
				V _{OL} =1.5V	1.2	-	1.0	5.8	-	0.85	-	

NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".

² T_{LOW} = -55°C for C, D, F, H device.

 = -40°C for E device.


³ T_{HIGH} = +125°C for C, D, F, H device.

 = + 85°C for E device.


DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)

PARAMETER	V _{DD} (V _{dcl})	Min.	Typ.	Max.	Units	
CLOCKED OPERATION						
PROPAGATION DELAY TIME Clock to Q _i	t _{PLH, t_{MH}}	5	-	650	1300	ns
		10	-	325	650	
		15	-	250	520	
Q _i to Q _{i+1}	t _{PLH, t_{MH}}	5	-	150	300	ns
		10	-	75	150	
		15	-	60	120	
OUTPUT TRANSITION TIME	t _{PLH, t_{MH}}	5	-	180	360	ns
		10	-	90	180	
		15	-	65	130	
MINIMUM CLOCK PULSE WIDTH	PW _{CL}	5	-	100	200	ns
		10	-	50	100	
		15	-	40	80	
MAXIMUM CLOCK FREQUENCY	f _{CL}	5	2.0	4.0	-	MHz
		10	4.0	8.0	-	
		15	5	10	-	
MAXIMUM CLOCK RISE AND FALL TIME	t _{CL, t_{FL}}	5	15	-	-	μs
		10	15	-	-	
		15	5	-	-	
RESET OPERATION						
PROPAGATION DELAY TIME	t _{PRL}	5	-	300	600	ns
		10	-	150	300	
		15	-	120	240	
MINIMUM RESET PULSE WIDTH	PW _R	5	-	150	300	ns
		10	-	75	150	
		15	-	60	120	
RESET REMOVAL TIME	t _{rem}	5	-	250	500	ns
		10	-	125	250	
		15	-	100	200	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Typical P-Channel Source Current Characteristics




Typical N-Channel Sink Current Characteristics

TIMING DIAGRAM



TYPICAL COUNTER STAGE



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้