

วีดีโอ เอฟเฟค

VIDEO EFFECT



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอดสาทรรมศาสตรบัณฑิต

สาขาเทคโนโลยีโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2536

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อปริศยานิพนธ์ วีดีโอเอฟเฟค (VIDEO EFFECT)

โดย

นายโกศล นุ่มอ่อน	เลขประจำตัว	35102046
นายทินกร กานดำรงรักษ์	เลขประจำตัว	35102051
นายวรเทพ ทวีชัยศิริ	เลขประจำตัว	35102072
นายสุรวิทย์ มณีโชติ	เลขประจำตัว	35102081

อาจารย์ที่ปรึกษา อ.อภัย ศรีธีระวิโรจน์

ภาควิชาเทคโนโลยีสารสนเทศ

ปีการศึกษา 2537

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
อนุมัติให้นับเป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการสอบปริศยานิพนธ์



-----ประธานกรรมการ

( )

-----กรรมการ

( )

-----กรรมการ

( )

-----กรรมการ

( )

-----กรรมการ

( )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# วิดีโอเอฟเฟค

## VIDEO EFFECT

โดย นายโกศล นุ่มอ่อน  
นายทินกร กานดำรงรักษ์  
นายวรเทพ ทรัพย์ศิริ  
นายสุรวิทย์ มณีโชติ

### บทคัดย่อ

โครงการงาน video effect จะแสดงการแทรกภาพจากสองแหล่งจ่ายสัญญาณภาพ (เครื่องบันทึกภาพ, กล้องวิดีโอ ฯลฯ) โดยอาศัยหลักการสลับการทำงานระหว่างสองสัญญาณภาพ และเงื่อนไขที่สำคัญที่ต้องกล่าวไว้ก่อนเกี่ยวกับแหล่งจ่ายสัญญาณภาพที่ใช้ทำการต่อกับโครงการนั้นจำเป็นต้องมีอินพุตของ external synchronization เพื่อให้เฟสของการ synchronize เริ่มต้นที่ตำแหน่งของเวลาเดียวกันของสองแหล่งจ่ายสัญญาณภาพ

โครงการงานนี้สามารถสร้างรูปแบบการแทรกภาพได้มากมาย ซึ่งรูปแบบต่างๆ เหล่านี้ สามารถทำการแสดงให้คьюๆปรากฏและคьюๆหายไป อีกทั้งประกอบด้วยเทคนิคการทำ superimpose.

### ABSTRACT

The video effect project is show insertion of picture signal source (Video recorders, Camcorders etc..) Insertion video signals is essentially alternate switching between lines of two TV picture, and important proviso must be mentioned at the outset: depending on the number video source connect to the video effect must have an external synchronization. to maintain phase synchronism between the two picture, their picture line content have start at the same time .

The video effect project can offers a number of special effect which result in attractive fade in, fade out and superimpose.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญ

บทที่1	ทฤษฎีการสแกนภาพ	1
บทที่2	หลักการทำงาน	11
บทที่3	การทำงาน VIDEO EFFECT - การ WIPE ภาพ - การ MIX และ SUPERIMPOSE - SWITCHING - MODULATION - KEYBOARD INTERFACE	16
บทที่4	การใช้งานและการประยุกต์	38
	ภาคผนวก	
	- วิธีการเชื่อมต่อไอซี HC/HCT	47
	- PROGRAM ใน E.T. BOARD	64
	DATA IC	
	บรรณานุกรม	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## บทที่ 1 ทฤษฎีการสแกนภาพ

ภาพบนจอหลอดภาพของเครื่องรับโทรทัศน์สีโดยทั่วไป จะประกอบด้วยเส้นขวางเล็ก ๆ ในแนวนอนเป็นจำนวนมาก ซึ่งแต่ละเส้นเหล่านี้ มีทั้งส่วนที่ดำสนิทหรือมีสีเข้ม ส่วนที่ดำจางหรือมีสีจาง และส่วนที่สว่างมากปะปนกันอยู่ เส้นขวางเล็ก ๆ ในแนวนอนเหล่านี้ มีชื่อเรียกว่า "เส้นสแกน" เส้นเหล่านี้ประกอบไปด้วยจุดเล็ก ๆ ซึ่งมีทั้งมืดและสว่างปะปนกันอยู่ ภาพที่ปรากฏบนจอหลอดภาพจึงประกอบด้วยจุดเล็ก ๆ ที่มีระดับของความสว่างแตกต่างกันเป็นจำนวนมาก จุดเล็ก ๆ เหล่านี้ เรียกว่า "ส่วนประกอบของภาพ" หรือ picture element ซึ่งมีส่วนสัมพันธ์กับความละเอียดของภาพ เช่นเดียวกับจุดดำหรือจุดสีเล็ก ๆ ในรูปภาพของสิ่งตีพิมพ์ ภาพที่เห็นบนจอหลอดภาพ จะมองดูละเอียดกว่า หากมีจำนวนจุดเล็ก ๆ หรือจำนวนเส้นสแกนในแนวนอนมากเพียงพอด้วยเหตุนี้ โทรทัศน์ระบบยุโรปซึ่งมีจำนวนเส้นสแกน 625 เส้น ต่อภาพ จึงให้ภาพที่มองดูละเอียดกว่าโทรทัศน์ระบบอเมริกัน ซึ่งมีจำนวนเส้นสแกนเพียง 525 เส้น ต่อภาพ เท่านั้น อย่างไรก็ตาม ภาพที่เห็นบนจอหลอดภาพจะมองดูละเอียดหรือทาบไม่น่าดูอย่างนั้น ยิ่งขึ้นอยู่กับส่วนประกอบอีกหลายอย่าง เช่น ความสว่างของภาพ และ ระยะทางที่มองดูภาพ เป็นต้น สำหรับโทรทัศน์ระบบอเมริกัน ซึ่งมีจำนวนเส้นสแกนน้อยกว่าจำนวนเส้นสแกนของโทรทัศน์ระบบยุโรป อันอาจทำให้มองเห็นภาพมีความละเอียดน้อยกว่า แต่ถ้ามองดูภาพในระยะทางห่างประมาณสี่ถึงแปดเท่าของความสูงของภาพแล้ว ก็จะมีรู้สึกว่า เป็นภาพพอใช้ได้เหมือนกัน


จุดที่เห็นสว่างในจอหลอดภาพของเครื่องรับโทรทัศน์ เกิดขึ้นเพราะอิเล็กตรอนที่หลุดออกไปจากแคโทด และถูกดึงดูดให้วิ่งเป็นลำไปกระทบแอนโนดหรือจอหลอดภาพ ซึ่งฉาบวัสดุเรืองแสงบางชนิดเอาไว้ จุดที่มีการกระทบกัน ก็จะมองเห็นเป็นจุดสว่างขึ้นที่จอ การสแกนก็คือ การทำให้จุดสว่างนี้เคลื่อนที่ไปในจังหวะที่ต้องการ ซึ่งในเรื่องของโทรทัศน์ ก็ต้องการให้จุดสว่างนี้เคลื่อนที่ไปในแนวนอนและแนวตั้ง โดยอาศัยความเข้มของสนามแม่เหล็กเข้าช่วยเหลือ ทำให้เกิดการดึงดูดหรือการผลักกันกับอิเล็กตรอน ในหลักการ การทำให้เกิดการดึงดูดหรือการผลักกันกับอิเล็กตรอนนี้ อาจทำได้โดยวิธีการหักเหของไฟฟ้าสถิต (electrostatic deflection) หรือวิธีการหักเหของแม่เหล็กไฟฟ้า (electromagnetic deflection) ตามที่แสดงไว้ในรูปที่ 1.1 ซึ่งวิธีการหลังนี้เป็นที่นิยมกันมากในทางปฏิบัติ สนามแม่เหล็กนี้เกิดขึ้นโดยการปล่อยกระแสไฟฟ้ารูปฟันเลื่อยตามที่ได้แสดงไว้ในรูปที่ 1.2 ให้ไหลผ่านขดลวดของการหักเห (deflection coil) ที่พันอยู่รอบ ๆ จอหลอดภาพ ซึ่งมีอยู่สองชุดด้วยกัน คือ ขดลวดที่พันอยู่รอบจอหลอดภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในแนวนอนชุดหนึ่ง และขดลวดที่พันอยู่รอบคอหลอดภาพในแนวตั้งชุดหนึ่ง สำหรับโทรทัศน์ระบบยุโรป ความถี่ของกระแสรูปพื้นเลื้อยที่ไหลผ่านขดลวดของการหักเหในแนวนอนจะมีค่า 16,625 เฮิรท์ซ์ ส่วนกระแสรูปพื้นเลื้อยที่ไหลผ่านขดลวดของการหักเหในแนวตั้งจะมีค่าเพียง 50 เฮิรท์ซ์ เท่านั้น โดยปกติการสแกนจะเริ่มต้นขึ้นโดยการทำให้จุดสว่างบนจอหลอดภาพเคลื่อนที่จากซ้ายมือด้านบนของจอไปทางขวามือในแนวนอน ซึ่งเมื่อถึงตำแหน่งขวามือสุด ก็จะถูกเบนต่ำลงเล็กน้อย อันเป็นผลจากการที่มีกระแสรูปพื้นเลื้อยไหลผ่านขดลวดของการหักเหในแนวตั้ง แล้วก็จะกลับไปตั้งต้นใหม่ทางซ้ายมือเพื่อเคลื่อนที่มากทางขวามือในแนวนอนอีก เป็นอยู่เช่นนี้เรื่อย ๆ จนกระทั่งจุดสว่างนั้นไปถึงตำแหน่งขวามือข้างล่างสุดของจอหลอดภาพ จึงเป็นอันเสร็จสิ้นของการสแกนภาพนิ่งภาพหนึ่ง หรือเรียกกันว่า เฟรมหนึ่ง ตามที่แสดงไว้ในรูปที่ 1.3




รูปที่ 1.1 ทฤษฎีของการหักเหทางไฟฟ้าสถิต และทางแม่เหล็กไฟฟ้า




รูปที่ 1.2 รูปร่างของกระแสรูปพื้นเลื้อย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.3 การสแกนจากซ้ายไปขวาและจากบนลงล่าง



รูปที่ 1.4 การสแกนไขว้กัน (interlace scanning)

หลังจากนั้น ลำโพงก็เคลื่อนก็จะกลับไปตั้งต้นใหม่ทางซ้ายมือด้านบนสุดของจอหลอดภาพอีก เพื่อสแกนภาพหนึ่งอันถัดต่อไป อย่างไรก็ตาม เพื่อลดอาการกะพริบของภาพการสแกนภาพหนึ่งแต่ละภาพ มักนิยมจัดทำสองครั้งในแบบของการสแกนไขว้กัน ซึ่งเรียกว่า interlace scanning ตามที่ได้แสดงไว้ในรูปที่ 1.4 โดยกำหนดให้ภาพหนึ่งเฟรม (frame) ประกอบด้วย ภาพหนึ่งสองฟิลด์ (field) และเริ่มต้นด้วยการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สแกนภาพหนึ่งฟิล์มเส้นคู่ก่อน เมื่อเสร็จจึงถึงตำแหน่งขวามือล่างสุดของจอหลอดภาพแล้ว จึงกลับไปตั้งต้นใหม่ทางด้านซ้ายมือบนสุดของจอ แล้วเริ่มต้นสแกนภาพหนึ่งฟิล์มเส้นคู่ต่อไป จนถึงตำแหน่งขวามือล่างสุด หลังจากนั้น จึงจะเริ่มต้นสแกนภาพหนึ่งอันต์บ่ออื่นต่อไปใหม่ ฉะนั้นภาพหนึ่งภาพหรือภาพหนึ่งเฟรม จึงประกอบด้วยฟิล์มเส้นสแกนเส้นคู่และฟิล์มเส้นสแกนเส้นคู่ สำหรับโทรทัศน์ระบบยุโรป ซึ่งใช้เส้นสแกน 625 เส้น ต่อภาพ และ 50 ภาพ ต่อวินาทีนั้น ภาพหนึ่งแต่ละภาพหรือแต่ละเฟรมจะประกอบด้วยเส้นสแกนแนวนอน 625 เส้น ภาพหนึ่งแต่ละฟิล์ม จะมีเส้นสแกนแนวนอนครึ่งหนึ่งของ 625 เส้นหรือ 312 1/2 เส้น ภาพหนึ่งแต่ละภาพนี้ จะเกิดขึ้นภายในระยะเวลา 1/25 วินาที ความถี่ของกระแสรูปฟันเลื่อยที่ใช้ในการหักเหทางแนวนอน ซึ่งในระยะเวลา 1/25 วินาที จะเกิดเส้นสแกน 625 เส้น จะมีค่า (625) (25) หรือ 15,625 เฮิร์ตซ์ ส่วนความถี่ของกระแสรูปฟันเลื่อยที่ใช้ในการหักเหทางแนวตั้ง ซึ่งใช้เวลาในการสแกนจากบนสุดมาล่างสำหรับฟิล์มหนึ่ง ๆ เพียง 1/50 วินาที จะมีค่า 50 เฮิร์ตซ์ การสแกนภาพหนึ่งตามที่กล่าวมาแล้วนี้จะกระทำติดต่อกันไปเรื่อย ๆ โดยจะมีจำนวนภาพหนึ่งหรือจำนวนเส้นสแกนต่อภาพ กับจำนวนภาพต่อวินาทีแตกต่างกันไปตามแต่ชนิดของระบบโทรทัศน์ที่ใช้ ภาพที่ปรากฏบนจอหลอดภาพของเครื่องรับโทรทัศน์ จึงมีผลคล้ายกับการฉายภาพหนึ่ง ซึ่งแต่ละภาพมีความแตกต่างกันบ้างเพียงเล็กน้อยเป็นจำนวนหลาย ๆ ภาพต่อหนึ่งวินาที ด้วยเหตุที่สายตาของคนเรามีคุณลักษณะพิเศษในเรื่องของ persistence of vision จึงทำให้ผู้ชมโทรทัศน์สามารถมองเห็นภาพบนจอหลอดภาพของเครื่องรับโทรทัศน์ เป็นภาพเคลื่อนไหวติดต่อกันไปตลอดเวลา

เรื่องที่สำคัญอีกอย่างหนึ่งของการส่งและการรับโทรทัศน์ก็คือ จะต้องสามารถหาวิธีการซึ่งทำให้การสแกนของภาพที่เกิดขึ้นในกล้องโทรทัศน์นั้น เกิดขึ้นพร้อมกันกับการสแกนของภาพที่จอหลอดภาพของเครื่องรับโทรทัศน์ หรือทำให้ความถี่ของกระแสรูปฟันเลื่อยของวงจรหักเหทางแนวนอนและแนวตั้งทางกล้องโทรทัศน์เท่ากันตลอดเวลากับความถี่ของวงจรหักเหทางแนวนอนและแนวตั้งทางจอหลอดภาพของเครื่องรับโทรทัศน์ หากความถี่ของกระแสรูปฟันเลื่อยในวงจรทางเครื่องรับโทรทัศน์ ก็จะพบว่า ภาพตะลันหรือไม่มีภาพทางเครื่องรับโทรทัศน์ การทำให้ความถี่ของกระแสรูปฟันเลื่อยทางด้านเครื่องส่งโทรทัศน์เท่ากันตลอดเวลากับความถี่ของกระแสรูปฟันเลื่อยทางด้านเครื่องรับโทรทัศน์ เรียกว่า "เกิดการเข้าจังหวะ (synchronization) ขึ้น ในทางปฏิบัติสถานีโทรทัศน์จะต้องส่งสัญญาณชนิดหนึ่งเรียกว่า สัญญาณซิงค์ (synchronizing signal หรือ sync pulse signal) ไปพร้อมกับสัญญาณภาพ ตามที่แสดงไว้ในรูปที่ 1.5 และรูปที่ 1.6 สัญญาณซิงค์นี้ จะประกอบด้วยสัญญาณซิงค์ทางแนวนอน (horizontal

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

synchronizing signal) ซึ่งมีความถี่ 15,625 เฮิรท์ซ หรือจะมี sync pulse ครั้งหนึ่งในทุก ๆ ครั้งที่มีเส้นสแกนในแนวนอนกับสัญญาณซิงค์ทางแนวตั้ง (vertical synchronizing signal) ซึ่งมีความถี่ 50 เฮิรท์ซ หรือจะมี sync pulse ครั้งหนึ่งในขณะที่มีการสแกนฟิลด์เส้นคู่หรือฟิลด์เส้นคี่เสร็จสิ้นลง สัญญาณซิงค์เหล่านี้จะส่งไปพร้อม ๆ กับสัญญาณภาพ ในช่วงระยะเวลาของเส้นสแกนสะบัดกลับ หรือ ช่วงระยะเวลาที่เส้นสแกนกำลังหันกลับไปเริ่มต้นใหม่ (flyback period)

ในทางปฏิบัติ สถานีโทรทัศน์ขาวดำจะต้องส่งสัญญาณต่าง ๆ หลายอย่างออกอากาศไปให้เครื่องรับโทรทัศน์ เพื่อทำให้เกิดภาพขาวดำที่จอหลอดภาพของเครื่องรับโทรทัศน์ในลักษณะเดียวกันและพร้อมกันกับการสแกนภาพของกล้องโทรทัศน์ สัญญาณต่าง ๆ สำหรับทำให้เกิดภาพขาวดำเหล่านี้ แสดงไว้แล้วในรูปที่ 1.6 ซึ่งประกอบด้วย



รูปที่ 1.6 รูปร่างของสัญญาณซิงค์ที่ใช้ในการส่งโทรทัศน์

- สัญญาณภาพ ( video signal )
- สัญญาณแบล็กกิ้ง ( blanking signal )
- สัญญาณซิงค์ ( synchronizing signal )
- สัญญาณอิกวัลไลซิง ( equalizing signal )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณต่าง ๆ ตามรูปนี้ จะรวมอยู่เป็นรูปร่างเดียวกัน ซึ่งเรียกว่า "สัญญาณภาพรวม (composite video signal)" แล้วใช้คลื่นพาห์ของภาพเป็นตัวพาออกอากาศ รวมกับคลื่นพาห์ของสัญญาณสัญญาณเสียง เหตุผลและความจำเป็นในการใช้สัญญาณต่าง ๆ มีดังต่อไปนี้

(ก) สัญญาณภาพ (video signal) และสัญญาณเสียง (sound signal) เป็นสัญญาณที่ใช้เพื่อทำให้เกิดภาพขาวดำที่จอหลอดภาพ และมีเสียงที่ลำโพงเครื่องรับโทรทัศน์ตามต้องการ สัญญาณภาพ (video signal) นี้บางครั้งเรียกว่า สัญญาณส่องสว่าง (brightness signal หรือ luminance signal)

(ข) สัญญาณแบล็กกิ้ง (blanking signal) เป็นสัญญาณที่ใช้เพื่อลบเส้นสแกนสะบัดกลับทั้งในแนวนอนและในแนวตั้ง เพื่อมิให้เป็นที่ยึดเหนี่ยวได้ชัดทางจอหลอดภาพ รูปที่ 1.6(ก) เป็นรูปขยายของระยะเวลาที่มีสัญญาณแบล็กกิ้งทางแนวนอน (horizontal blanking period) และในช่วงระยะเวลาที่มีสัญญาณแบล็กกิ้งทางแนวนอนนี้ ก็จะส่งสัญญาณซิงค์ทางแนวนอน (horizontal synchronizing signal) ไปด้วย แต่จะอยู่ในระดับค่าสัญญาณมากกว่าสัญญาณแบล็กกิ้ง ส่วนที่เหลือล้ำกันระหว่างแบล็กกิ้งพัลส์กับซิงค์พัลส์นี้ จะมีอยู่สองส่วนตามรูปที่แสดงไว้ ส่วนหน้าเรียกว่า front porch และส่วนหลังเรียกว่า back porch สำหรับโทรทัศน์ระบบอเมริกัน ความถี่ของกระแสรูปพื้นเลื่อยที่ไหลผ่านขดลวดของกาทรักเหินในแนวนอนมีค่า 15,750 เฮิรท์ซ ฉะนั้น ในระยะเวลา  $1/15,750$  วินาที หรือ 63.5 ไมโครวินาที จะต้องเกิดเส้นสแกนสะบัดกลับครั้งหนึ่ง จึงจำเป็นต้องใช้แบล็กกิ้งพัลส์ทางแนวนอนครั้งหนึ่ง โดยมีขนาดประมาณ 10 ไมโครวินาที ส่วนรูปที่ 1.6 (ข) นั้น เป็นรูปขยายของระยะเวลาที่มีสัญญาณแบล็กกิ้งทางแนวตั้ง (vertical blanking signal) สำหรับโทรทัศน์ระบบอเมริกัน ทุก ๆ ระยะเวลา  $1/60$  วินาที หรือ 16.667 ไมโครวินาที จำเป็นต้องให้มีแบล็กกิ้งพัลส์ทางแนวตั้งครั้งหนึ่ง โดยมีขนาดประมาณ 1,250 ไมโครวินาทีในระยะเวลาที่มีแบล็กกิ้งพัลส์ทางแนวตั้งนี้ ก็จะส่งสัญญาณซิงค์ทางแนวตั้งออกไปด้วย และเพื่อประโยชน์ในการช่วยทำให้สัญญาณซิงค์ทางแนวตั้ง ยังคงมีรูปร่างดีเหมือนเดิม หลังจากแยกออกมาจากสัญญาณซิงค์ทางแนวนอนทางเครื่องรับโทรทัศน์แล้วจะนิยมนำอ็อกวัลไลซิงพัลส์ (equalizing pulses) กับ คัตติงพัลส์ (cutting pulses) ไปด้วย ตามรูปที่ 1.6 (ข) ความถี่ของอ็อกวัลไลซิงพัลส์และคัตติงพัลส์นี้ จะมีค่าเป็นสองเท่าของความถี่สัญญาณซิงค์ทางแนวนอน เพื่อช่วยให้การสแกนแบบหนึ่งเฟรมแบ่งออกเป็นสองฟิลด์ทางด้านเครื่องรับโทรทัศน์ เป็นไปอย่างถูกต้องเหมาะสม จุดตั้งต้นของสัญญาณซิงค์ทางแนวนอนและสัญญาณซิงค์ทางแนวตั้งนี้ จะต้องมีสัมพันธ์กันอย่างเหมาะสม คือ เมื่อหมดการส


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แกนเฟิร์ดหนึ่ง ๆ แล้ว จะต้องเกิดขึ้นพร้อมกันเพื่อทำให้การสแกนเฟิร์ดต่อ ๆ ไป ตามที่ได้แสดงไว้แล้วในรูปที่ 1.7 มิฉะนั้น การสแกนไขว้กันทางเครื่องรับโทรทัศน์อาจไม่เป็นไปในจังหวะที่ถูกต้องได้

(ค) สัญญาณซิงค์ ( synchronizing signal ) เป็นสัญญาณที่ใช้เพื่อช่วยทำให้ความถี่ของกระแสรูปพื้นเลื่อยที่ใช้ในวงจรของการหักเหทางแนวนอนกับวงจรของการหักเหทางแนวตั้งของเครื่องส่งโทรทัศน์มีค่าตรงกันกับที่ใช้ในเครื่องรับโทรทัศน์ อันจะมีผลทำให้การสแกนของภาพทางด้านเครื่องส่งโทรทัศน์ ตรงกันกับทางด้านเครื่องรับโทรทัศน์ตลอดเวลา สัญญาณซิงค์ทางแนวนอนจะมีความถี่เท่ากับกับความถี่ของกระแสรูปพื้นเลื่อยที่ใช้ในวงจรของการหักเหทางแนวนอน และสัญญาณซิงค์ทางแนวตั้งก็จะมีค่าเท่ากับกับความถี่ของกระแสรูปพื้นเลื่อยที่ใช้ในวงจรของการหักเหทางแนวตั้ง เนื่องจากความถี่ของสัญญาณซิงค์นี้ เท่ากันกับความถี่ของสัญญาณแบล็งกิ้ง จึงจำเป็นต้องป้องกันการรบกวนที่อาจเกิดขึ้น โดยจำเป็นต้องกำหนดขนาดของซิงค์พัลส์ให้น้อยกว่าขนาดของแบล็งกิ้งพัลส์ กล่าวคือ ทำให้ซิงค์พัลส์ทางแนวนอนมีขนาดเพียง 5 ไมโครวินาที และซิงค์พัลส์ทางแนวตั้งมีขนาดเพียง 190 ไมโครวินาทีเท่านั้น นอกจากนี้ ยังใช้วิธีส่งซิงค์พัลส์เหล่านี้ปะปนกับแบล็งกิ้งพัลส์ โดยทำให้ฐานของซิงค์พัลส์อยู่ที่ขอบบนของแบล็งกิ้งพัลส์อีกชั้นหนึ่ง เมื่อได้กำหนดให้ระดับสูงสุดของแบล็งกิ้งพัลส์ เป็นระดับค่ามืดจนมองไม่เห็นทางจอหลอดภาพแล้ว ระดับของซิงค์พัลส์ที่อยู่บนยอดสูงสุดของแบล็งกิ้งพัลส์ ก็จะเป็นระดับค่ามืดสนิท และไม่ทำให้เกิดการรบกวนภาพที่จอหลอดภาพแต่ประการใด

(ง) สัญญาณอีควัลไลซิง ( equalizing signal ) เป็นสัญญาณที่ใช้เพื่อช่วยทำให้สัญญาณซิงค์ทางแนวตั้งยังคงมีรูปร่างดีเหมือนเดิม หลังจากแยกออกมาจากสัญญาณซิงค์ทางแนวนอนในเครื่องรับโทรทัศน์แล้ว สัญญาณนี้มีค่าเป็นสองเท่าของสัญญาณซิงค์ทางแนวนอน ซึ่งจะช่วยให้การสแกนไขว้กันทางเครื่องรับโทรทัศน์เป็นไปโดยเรียบร้อย รวมทั้งสัญญาณซิงค์ทางแนวนอนก็จะไม่ขาดหายไปในช่วงเวลาที่สัญญาณซิงค์ทางแนวตั้งอีกด้วย ขนาดของอีควัลไลซิงพัลส์ ก็มีขนาดประมาณซิงค์พัลส์ทางแนวตั้งคือ ประมาณ 190 ไมโครวินาที หรือประมาณสองเท่าของซิงค์พัลส์ทางแนวนอน นอกจากนี้ ยังนิยมแบ่งพัลส์นี้ออกเป็นพัลส์เล็ก ๆ ตามรูปที่ 1.6 เพื่อทำให้เกิดซิงค์พัลส์ทางแนวนอนครั้งหนึ่ง ในทุก ๆ สองครั้งที่มีพัลส์เล็ก ๆ เหล่านี้

### 2.3 สัญญาณโทรทัศน์สีประกอบด้วยอะไรบ้าง




ในกรณีของสัญญาณโทรทัศน์สีจะประกอบด้วยสัญญาณเชิงค้ของภาพสี สัญญาณโทรทัศน์ที่ให้ภาพสี (chrominance signal) สัญญาณนี้ เป็นสัญญาณที่เครื่องส่งโทรทัศน์สีได้ทำการส่งไปยังเครื่องรับโทรทัศน์ เพื่อช่วยเหลือทำให้เกิดภาพสีขึ้นทางจอหลอดภาพของเครื่องรับโทรทัศน์สีคุณลักษณะของสัญญาณนี้จะขึ้นอยู่กับระบบของโทรทัศน์สี ซึ่งมีอยู่สามระบบ คือ

- โทรทัศน์สีระบบ NTSC
- โทรทัศน์สีระบบ PAL
- โทรทัศน์สีระบบ SECAM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




สัญญาณโทรทัศน์ที่ให้ภาพสีในระบบ NTSC จะประกอบสัญญาณสีสองสัญญาณที่รวมกันอยู่ในรูปของ amplitude - modulated signal suppressed carrier โดยจะต้องทำให้มระหว่างคลื่นพาห์ต่างกันเก้าสิบองศา สัญญาณสีทั้งสองสัญญาณนี้ เครื่องรับโทรทัศน์จะมีวงจรพิเศษแยกออกมาเพื่อนำไปใช้ในการควบคุมเรื่องแสงสี (hue) และการอิ่มตัวของแสงสี (saturation) ของภาพสีที่ปรากฏบนจอหลอดภาพ สัญญาณโทรทัศน์ที่ให้ภาพสีนี้ จะใช้คลื่นพาห์ของสัญญาณ หรือคลื่นเลอว์ซึบแคริเออร์ (color subcarrier) ที่ความถี่ 3.58 เมกะเฮิรท์ และจะต้องรวมกันกับสัญญาณโทรทัศน์ขาวดำหรือสัญญาณส่องสว่าง (luminance signal) เพื่อใช้คลื่นพาห์ของเครื่องส่งโทรทัศน์สีนำออกอากาศเพื่อส่งต่อไปให้ถึงเครื่องรับโทรทัศน์สี วิธีการส่งสัญญาณโทรทัศน์ที่ให้ภาพสีรวมไปกับสัญญาณโทรทัศน์ขาวดำหรือสัญญาณส่องสว่าง โดยการนำคลื่นพาห์ของสัญญาณสีนี้เป็นวิธีการพิเศษในทางไฟฟ้า ซึ่งเรียกว่า multiplex transmission สัญญาณซิงค์, แบล็งกิ้ง, และอีควัลไลซิง (synchronization, blanking, and equalizing signals) สัญญาณดังกล่าวนี้ มีลักษณะเช่นเดียวกับสัญญาณซิงค์ สัญญาณแบล็งกิ้ง และสัญญาณอีควัลไลซิง ในเรื่องของโทรทัศน์ขาวดำทุกประการ สัญญาณซิงค์ของภาพสี (color sync signal) เนื่องจากสัญญาณโทรทัศน์ที่ให้ภาพสีตาม สัญญาณโทรทัศน์ที่ให้ภาพสี อยู่ในรูปของ amplitude-modulated signal suppressed carrier ตามที่ได้แสดงไว้ในรูปที่ 1.8 ซึ่งเมื่อเครื่องรับโทรทัศน์สีรับได้แล้ว ก็จำเป็นต้องใช้คลื่นพาห์ของภาพสี หรือคลื่นเลอว์ซึบแคริเออร์ (color subcarrier) ที่เหมือนกันกับที่ใช้ในเครื่องส่งโทรทัศน์ด้วย



รูปที่ 1.8 รูปร่างของสัญญาณที่ได้จากการมอดูเลตแบบ A.M. โดยทิ้งสัญญาณคลื่นพาห์ (suppressed carrier amplitude modulation)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 1.9 คลื่นเลอร์เบิร์สต์

ฉะนั้น เครื่องรับโทรทัศน์จึงจำเป็นต้องมีวงจรผลิตเครื่องพาดของภาพสีหรือคลื่นเลอร์เบิร์สต์ที่ต้องการขึ้น เพื่อทำให้คลื่นพาดของภาพสี หรือคลื่นเลอร์เบิร์สต์ที่ใช้ในด้านเครื่องส่งโทรทัศน์กับด้านเครื่องรับโทรทัศน์ มีความถี่และเฟส (phase angle) ที่ถูกต้องตรงกัน เครื่องส่งโทรทัศน์จึงจำเป็นต้องส่งสัญญาณซิงค์ของภาพสี (color sync signal) ไปให้เครื่องรับโทรทัศน์ โดยส่งไปในส่วนของ back porch ของซิงค์พัลส์ทางแนวอน ซึ่งเรียกสัญญาณซิงค์ของภาพสีนี้ว่า คลื่นเลอร์เบิร์สต์ (color burst)

## บทที่ 2 หลักการทำงานเบื้องต้น

-การกวาดภาพ(wipe)

การให้สัญญาณอินพุตทั้งสองมารวมกันเพื่อแสดงออกทางเอาต์พุตเป็นสัญญาณสแกนแนวอนหนึ่งเส้น จำเป็นต้องสร้างให้อินพุตหนึ่งอินพุตใด ทำหน้าที่ผลิต สัญญาณซิงค์ (SYNC PULSE) เพื่อให้สัญญาณภาพทั้งสอง (picture line content) เริ่มต้นตำแหน่งเดียวกัน โดยแสดงแนวความคิดได้ดังรูป




รูป 2.1 แสดงวิธีการแทรกสัญญาณภาพ

จากรูปพิจารณาได้ว่า เมื่อให้สัญญาณ VIDEO 1 นำมาสร้างเป็นสัญญาณ MASTER SYNC โดยใช้อิเล็กทรอนิกส์สวิทซ์  $S_1$  และ  $S_2$  สลับการทำงานกัน นั่นคือเอาต์พุตที่ได้ในขณะเวลาที่  $S_1$  on จะได้สัญญาณของ VIDEO 1 หากในเวลาขณะใดขณะหนึ่ง (instant time) ในช่วงของการสแกนให้  $S_2$  on สัญญาณที่ได้จะเป็นดังรูป C จากหลักการนี้ หากทำการควบคุมให้  $S_2$  อยู่ในสภาวะ ON มีเวลานานมากขึ้น สัญญาณที่ได้ดังรูป c จะประกอบด้วยรายละเอียดของสัญญาณภาพ VIDEO 2 มากยิ่งขึ้นตามคาบเวลาของการ on สวิทซ์ ซึ่งสวิทซ์ที่ใช้ในงานในทางปฏิบัติเราจะใช้ analog electronics switch 74HCT4066 เพราะมีความไวต่อการ on-off ของสวิทซ์

เอกสารนี้เป็นเอกสารที่สวอนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากภาพที่ปรากฏในการ fade-in , fade-out จะมีรูปแบบแตกต่างกันในหลายๆ รูปแบบ และอาศัยหลักการการเปลี่ยนแปลงค่าเวลาในการ on switch เป็นไปในลักษณะใดๆ เขียนเป็นรูปแสดงการอธิบายได้ดังนี้




รูป 2.2 แสดงการควบคุมเวลาในการแทรกสัญญาณภาพ

จากรูป เมื่อทำการปรับเปลี่ยนแรงดันอ้างอิงจาก  $V_1$  ไปยัง  $V_2$  จะได้คาบเวลาแปรเปลี่ยนไป เมื่อนำคาบเวลาดังกล่าวมาควบคุมการปิดเปิดของ Electronics switch จะได้สัญญาณที่ประกอบด้วยการรวม (mix) ของภาพที่ปรากฏบนจอแตกต่างกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากหลักการดังกล่าว เมื่อนำสัญญาณต่างๆ มาเปรียบเทียบกับแรงดันอ้างอิง ก็จะได้รูปแบบการแสดงผลหน้าจอมากยิ่งขึ้น โดยเขียนแนวความคิดในการออกแบบ แสดงได้ ดังนี้



รูป 2.3 แสดงแนวความคิดในการซ้อนและการ fading ภาพ

จากรูปจะอาศัยสัญญาณ Master sync ที่สร้างมาทำการควบคุมในการสร้างรูปคลื่นทั้ง 3 รูปคือ พาราโบลา, แรมป์ และ สามเหลี่ยมทั้งทางแนวนอน และ ทางแนวตั้ง จากรูปที่แสดงข้างบน สัญญาณ VSW จะมีคาบเวลา 0 - 20000  $\mu$ s และ HSW จะมีคาบเวลา 0 - 64  $\mu$ s ช่วงเวลา VSW ทำการปิดสวิทช์  $S_3$  สัญญาณพัลส์จาก HSW จะมาควบคุมการเปิดปิดของสวิทช์  $S_1$  และ  $S_2$  ขึ้นอยู่กับสัญญาณพัลส์ที่เข้ามา

ลักษณะภาพที่ปรากฏบนจอจะมีความสัมพันธ์กับเวลาที่มีลักษณะดังนี้




รูปที่ 2.4 แสดงความสัมพันธ์ระหว่างเวลากับการเกิดภาพบนจอ

จากหลักการทั้งหมดที่กล่าวนามาส่งการดำเนินงานของการ WIPE ภาพในลักษณะของภาพ  
ซ้อนในลักษณะ FADE IN และ FADE OUT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-การสร้างสัญญาณ mix และ superimpose


การสร้างสัญญาณภาพ mix จากแหล่งจ่ายสัญญาณภาพสองแหล่งจ่ายจะอาศัยหลักการ summing โดยอาศัยคุณสมบัติของวงจรรวมออปโตอิลาสได้ดังรูป



รูป 2.5 แสดงวงจรรวมสัญญาณแบบนอนอินเวอร์ต

ระดับแรงดันของสัญญาณเอาท์พุท จะเป็นผลรวมของสองสัญญาณภาพโดยทำการปรับขนาดของสัญญาณภาพ video1และvideo2 สัญญาณภาพที่ได้จะปรากฏตามการปรับค่าของ  $R_{mix}$  ความสว่างของสัญญาณภาพจะแตกต่างกันไปตามระดับของสัญญาณที่ป้อนเข้ามา

ในส่วนของวิธีการ superimpose มีหลักการเช่นเดียวกับการ mix แต่สัญญาณภาพที่ไปปรากฏแสดงบนจอภาพนั้นจะไม่มีระดับของสัญญาณดีซ็่อออกไปทำให้สามารถปรับความเข้มของระดับสัญญาณได้ ลักษณะวงจรดังรูป




รูปที่ 2.6 แสดงวิธีการ SUPERIMPOSE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3 การทำงานของวงจร VIDEO EFFECT

จากหลักการและแนวความคิดในการสร้างภาพต่างๆข้างต้นนำมาเขียนบล็อกไดอะแกรมเพื่อแสดงการทำงานของวงจรได้ดังนี้



รูป 3.1 แสดงบล็อกไดอะแกรมของ VIDEO EFFECT

จาก บล็อกไดอะแกรมข้างต้น ได้แสดงบล็อกการทำงานของวงจรทั้งสามภาค ประกอบด้วย VIDEO SWITCHING BOARD ,MODULATION BOARD และ INTERFACE KEYBOARD โดยแต่ละบล็อกจะมีหน้าที่หลักที่สำคัญในการทำงานดังต่อไปนี้


1. VIDEO SWITCHING BOARD สร้างภาพ FADING, SUPERIMPOSE และ MIX โดยภายในวงจรจะมีการปรับอัตราขยายให้เหมาะสมก่อนทำการแสดงผล
2. MODULATION BOARD ทำหน้าที่กำเนิดสัญญาณเพื่อมาควบคุมการ FADING ภาพในรูปแบบต่างๆ
3. INTERFACE KEYBOARD ทำหน้าที่ควบคุม electronics switch ต่างๆ ภายในวงจร VIDEO EFFECT

จากบล็อกที่ได้แสดงนั้น วงจรพิมพ์ของแต่ละบล็อกจะแยกอยู่ในแต่ละบอร์ด วงจรที่ใช้งานจริงจะได้แยกอธิบายในอันดับต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 1) ภาคสวิตชิง (SWITCHING)

การทำงานในส่วนต่างๆของภาคสวิตชิง เพื่อให้ง่ายต่อความเข้าใจได้แสดงการทำงานโดยบล็อกไดอะแกรมดังต่อไปนี้



รูป 3.2 แสดงบล็อกไดอะแกรมของ VIDEO SWITCHING

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


SWITCHING BOARD ประกอบด้วย 4 อินพุตคือ VIDEO 1, VIDEO 2, VIDEO 3 และ VIDEO EXP โดยอินพุตสามอันดับแรกใช้ทำการเลือกเพื่อใช้ในการสร้าง EFFECT โดย VIDEO 1 จะถูกนำมาสร้างสัญญาณ MASTER SYNC ซึ่งประกอบด้วยสัญญาณ HSYNC, VSYNC และ VSYNC ในส่วนของ VIDEO EXP (EXPANSION INPUT) ใช้ในการแสดงผล ในช่วงที่ไม่มีการสร้าง EFFECT โดยจะทำการ STAND BY ไว้แสดง PATTERN CHART ต่างๆ ทางด้านสัญญาณภาพ

VIDEO SOURCE 1, 2 และ 3 จะถูกทำการเลือกนำมาสร้าง EFFECT สัญญาณที่ได้จะมาผ่านการ MIXER หรือ SUPERIMPOSE ขึ้นอยู่กับความควบคุมของผู้ใช้สัญญาณที่ได้จะออกไปยัง OUTPUT BUFFER ของ VIDEO EFFECT ซึ่งจะประกอบด้วย 4 OUTPUT คือ BLACK BURST, PROGRAM, MONITOR และ PREVIEW ทั้งนี้เพื่อประโยชน์ในการใช้งานจริงภายใน สตูดิโอต่างๆ ได้อย่างเหมาะสม

จากรูป 2 สัญญาณที่นำมาควบคุมการทำงานของบล็อกต่างๆ จะแสดงด้วยสัญลักษณ์ SCxx เพื่อมาทำการควบคุมการทำงานของอิเล็กทรอนิกส์สวิทช์ในวงจร SWITCHING BOARD


### 1.1 การสร้างสัญญาณ VSYNC HSYNC และ CLAMP

ในการสร้างสัญญาณ VSYNC, HSYNC จากสัญญาณ COMPOSITE VIDEO SIGNAL สัญญาณซิงค์จะอยู่ในระดับดำ (BLACK LEVEL) โดยการดีเทค (DETECT) สัญญาณในระดับดำ (BLACK LEVEL) มาใช้งานโดยอาศัยวงจร half wave rectifier แต่ในทางปฏิบัติจะมีสัญญาณ burst ออกมาด้วย จึงจำเป็นต้องอาศัยการเปรียบเทียบกับแรงดันอ้างอิงเพื่อได้สัญญาณซิงค์ ตามที่ต้องการจากหลักการที่กล่าวมา เขียนเป็นวงจรแสดงได้ดังรูปของวงจร SWITCHING โดย IC<sub>2</sub>, IC<sub>3a</sub> และ IC<sub>3b</sub> เป็น ไอซีออปแอมป์ที่นำมาใช้งาน เอาท์พุทของรูปคลื่นทั้งสามแสดงได้ดังนี้



รูป 3.3 แสดงการสร้างสัญญาณในภาค SYNC SEPARATOR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 3.4 แสดงวงจร SWITCHING

- N1...N6 = IC4 = 74LS05
- N7 = IC7 = 74HC00
- N8...N10 = IC17 = 74HC14086
- N11...N18 = IC19 = 74HC14086
- N19...N28 = IC18 = 74HC14086
- N29...N30 = IC19 = 74HC14086
- N31...N34 = IC20 = 74HC14086
- N35...N38 = IC21 = 74HC14086

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณ เอาท์พุท  $IC_{5a}$  จะนำมากระตุ้น  $IC_{5a}$  และ  $IC_{5b}$  ซึ่งเป็นวงจร Monostable multivibrator (MMV) ผลิตสัญญาณ HSYNC และ CLAMP ตามลำดับ สาเหตุที่นำ เอาท์พุท  $IC_{5a}$  มาผลิตสัญญาณ HSYNC ก็เพื่อความถูกต้อง  $IC_{5a}$  จะปรับให้ได้สัญญาณพัลส์ประมาณ  $60 \mu S$  และ  $IC_{5b}$  ประมาณ  $4 \mu S$  โดยอาศัยสูตรคำนวณดังนี้

$$-Time\ width\ (t_w) = 0.45C_x R_x$$


$C_x, R_x$  คือ อุปกรณ์ที่มาต่อกับ  $IC_{74HCT123}$

$IC_{5a}$  และ  $IC_{5b}$  ช่วงเวลาของสัญญาณพัลส์ ที่มี Time width  $60 \mu S$  จะไม่ยอมให้  $IC_{5b}$  ผลิตสัญญาณพัลส์ออกมา เมื่อสัญญาณพัลส์มี Time width ครบ  $60 \mu S$  ในช่วงเวลาขอบขาลง สัญญาณนี้จะทำให้  $IC_{5b}$  ผลิต pulse  $4 \mu S$

$IC_{5a}$  และ  $IC_{5b}$  ผลิตพัลส์ ไว้สำหรับการควบคุมวงจรในการเปลี่ยนเส้นสแกนโดยที่พัลส์  $4 \mu S$  เข้ามาจะกระตุ้นให้  $IC_{5a}$  ทำการสร้างพัลส์ขนาด  $12 \mu S$  โดยสัญญาณเอาท์พุท จาก Q ในช่วงเวลา  $12 \mu S$  มา NAND กับ VSYNC เพื่อให้การสแกนภาพที่เส้นใหม่อยู่ในช่วงเวลาของภาค horizontal (ช่วงเวลา  $20,000 \mu S - 155.766 \mu S = 19,844.234 \mu S$ )

$IC_{5b}$  จะผลิตสัญญาณ  $1 \mu S$  เมื่อจะมีการเริ่มต้นสแกนของสัญญาณภาพเส้นใหม่ในช่วงเวลาดังกล่าวสัญญาณ clamp จะไปทำการลัดวงจรเอาท์พุทบัฟเฟอร์ทางด้านอินพุทของวงจรลกราวด์เพื่อให้มองไม่เห็นภาพในขณะนั้น


วิธีการปรับเวลาของ  $IC_{5-a}$  แสดงได้ดังรูปดังนี้



รูป 3.5 แสดงเวลาของสัญญาณภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของสัญญาณนาฬิกาจะเริ่มต้นที่การทำงานของอินพุตบัฟเฟอร์ ทรานซิสเตอร์  $T_1, T_2$  และ  $T_3$  ต่อวงจรในลักษณะของ emitter follower โดยข้อดีของวงจรชนิดนี้จะไม่มีการกลับขั้ว (polarity) ของสัญญาณและข้อดีประการหนึ่งของวงจรนี้ จะมีอินพุต อิมพีแดนซ์ที่สูง แต่มีเอาต์พุตอิมพีแดนซ์ที่ต่ำโดยมีลักษณะการต่อวงจรดังรูป



รูป 3.6 แสดงวงจร EMITTER FOLLOWER

สัญญาณของการแทรกภาพขึ้นอยู่กับการควบคุมอิมพีแดนซ์สวิทช์  $N_{e1}$  และ  $N_{e7}$  และในวิธีการ MIX และ SUPERIMPOSE สัญญาณที่จะทำการ MIX สองสัญญาณภาพจะผ่านวงจร Voltage Follower โดย  $IC_9$  และ  $IC_{10}$  สัญญาณทั้งสองจะถูก MIX โดย  $P_4$  สัญญาณเอาต์พุต  $IC_9$  และ  $IC_{10}$  จะผ่านทรานซิสเตอร์  $T_4$  และ  $T_5$  เพื่อเป็นบัฟเฟอร์ให้ในการ MIX ในลักษณะของ SUPERIMPOSE โดย  $P_1$  ต่อในลักษณะของการัดวงจร ระหว่างสัญญาณภาพทั้งสองการ MIX วิธีการนี้จะเกิดการหักล้างของสัญญาณทำให้ความสว่างของภาพที่ MIX แตกต่างกันไปตามการปรับของ POTENTIOMETER ( $P_1$ ) สวิทช์  $N_{20}$  กับ  $N_{22}$  ทำการเลือก SUPERIMPOSE ของสัญญาณภาพใด ๆ โดยการเลือกของ  $N_{18}$  กรณี  $N_{33}$  และ  $N_{29}$  เป็นการเลือกรูปแบบของการ MIX


$IC_{11}$  และ  $IC_{12}$  เป็น IC QUADRUPLE 2-LINE TO 1-LINE DATA SELECTORS/MULTIPLEXER ทำการเลือกว่าจะให้สัญญาณใดๆ ออกมาแสดงผลที่เอาต์พุต

$IC_1$ ,  $IC_{13}$ ,  $IC_{14}$  และ  $IC_{15}$  ต่อเป็นวงจรบัฟเฟอร์เอาต์พุตเพื่อให้ แมทซิ่งกับอินพุต อิมพีแดนซ์ 75 โอห์ม มีการยกระดับสัญญาณให้เหมาะสมเพื่อขงต่อ การขับสัญญาณไปยังภาคแสดงผล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2 ภาคมอดูเลชั่น (MODULATION)

การทำงานในส่วนต่าง ๆ ของภาคมอดูเลชั่นได้แสดงการทำงานดังรูป บล็อกไดอะแกรมต่อไปนี้



รูป 3.7 แสดงบล็อกไดอะแกรมของภาค MODULATION

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



- N38...N43 = IC24 = 74HC104
- N44...N47 = IC38 = 4066
- N48...N51 = IC39 = 4066
- N52...N55 = IC40 = 4066
- N56...N59 = IC41 = 4066
- N60...N63 = IC42 = 4066
- N64...N67 = IC43 = 4066

รูป 3.8 แสดงวงจร MODULATION

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากบล็อกไดอะแกรม สัญญาณ HSYNC จะมาควบคุมการสร้างสัญญาณแรम्ป์, สามเหลี่ยม และ พาราโบลา เพื่อทำการคอมพาราเตอร์กับแรงดันอ้างอิงสำหรับการสร้างพัลส์ HSW ในการกวาดภาพ (wipe) ในแนวนอน และเช่นเดียวกันกับในแนวตั้งโดยการควบคุม VSYNC ให้เอากัฟพัลส์ VSW

ภาคมอดูเลชันมีการสร้างแรงดันอ้างอิงได้หลายรูปแบบจะได้กล่าวดังต่อไปนี้  
 2.1 การสร้างสัญญาณเพื่อใช้ในการ Fading

สัญญาณ Ramp triangle และ Parabola จะถูกควบคุมโดยสัญญาณ HSYNC และ VSYNC เพื่อควบคุม Horizontal และ Vertical ตามลำดับเพื่อสร้าง vane toom ให้ได้ความถี่ตรงตามกับสัญญาณภาพ การสร้างสัญญาณทั้ง Ramp triangle และ Parabola สามารถอธิบายทำงานได้ดังนี้

สัญญาณ RAMP

สัญญาณ Ramp จะใช้หลักการของวงจรรีจิสเตอร์ จะเห็นได้ว่าตัวเก็บประจุ C ในทางเดินของการป้อนกลับแบบลบ จะถูกประจุกระแสที่คงที่ สามารถควบคุมกระแสได้ง่าย



รูป 3.9 แสดงวงจรรีจิสเตอร์

$$V_s - V_1 = i \dots\dots\dots (1)$$

$$V_1 - V_o = \frac{1}{C} \int i dt \dots\dots\dots (2)$$

$$V_1 = 0 \dots\dots\dots (3)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการ (1), (2), (3) จะได้  $V_o = \frac{-1}{RC} \int v_s dt$


จากวงจรทาง Horizontal เราได้  $R = 220k$  ,  $C = 390pf$  และ  $V_s = 5V$  นั่นคือ  $V_o = 58275.03828 \times t$

โดย  $t$  จะอยู่ในช่วง  $0-60 \mu S$  จะได้  $V_o = 0 - 3.4965V$

จากวงจรทาง Vertical เราได้  $R = 390k$  ,  $C = 68nf$  และ  $V_s = -5V$  ,  $V_o = 188.5369532 \times t$

โดย  $t$  จะอยู่ในช่วง  $0-19844234 \times 10^{-2} S$  จะได้  $V_o = 0-3.7414V$

ทางด้าน Horizontal pulse  $4\mu S$  จะทำหน้าที่ ต่อ  $R 470$  เข้าวงจร และเช่นเดียวกันกับ Vertical pulse ขนาด  $155.766 \times 10^{-6} S$  จะต่อ  $R 470$  ขนานกับ  $C$  เช่นกัน



รูป 3.10 แสดงการต่อวงจรอินทิเกรเตอร์ที่ใช้งาน

$$V_s - V_1 = i$$

$$V_1 = 0$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_1 - V_o = \frac{1}{C} \int (i - i_2) dt \quad \dots\dots\dots(4)$$

$$i = \frac{V_s}{R_1} \quad \dots\dots\dots(5)$$

$$i_2 = \frac{V_o}{R_2} \quad \dots\dots\dots(6)$$


จากสมการ (4), (5) และ (6) จะได้

$$V_o = \frac{-R_2 V_s}{R_1 R_2 C + R_1(t)}$$

และในทาง Hor  $t \rightarrow 4 \mu s$   $V_o = \frac{2350(t)}{4.0326 \times 10^{-2} + 220 \times 10^3(t)}$

ทาง Ver  $t \rightarrow 155.766 \times 10^{-6}$   $V_o = \frac{2350(t)}{12.4644 + 0.007833V}$

พิจารณาสัญญาณ




รูป 3.11 แสดงการสร้างสัญญาณแรมป์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสร้างสัญญาณ TRIANGLE


โดยอาศัยหลักการการสร้าง RAMP โดยป้อนแรงดัน ให้สลับกัน (+) และ (-) มาประยุกต์การใช้งานได้ดังนี้



รูป 3.12 แสดงการสร้างสัญญาณสามเหลี่ยม  
หลักการคำนวณระดับแรงดันต่าง ๆ ใช้การสร้าง Ramp ในการสร้าง Ramp

อ้างอิง

การสร้างสัญญาณ PARABOLA



รูป 3.13 แสดงการสร้างสัญญาณพาราโบลา  
เอกสารนี้เป็นเอกสารที่ส่วนวิธีหรือการเชิงในเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นวงจร VCO โดยใช้ อินพุต signal เป็น สัญญาณ Ramp กระตุ้นให้ Pransistor เป็นแบบ PNP อาร์กฟุตที่ขา จะเป็นสัญญาณไซน์เวฟ (inphase) กับสัญญาณ กระตุ้น ส่วนเอาต์พุตที่ขาอิมิตเตอร์ จะ (out of phase) มีขนาดเป็น 2 เท่าจากนั้น วงจรจะนำสัญญาณ มารวมกันโดยผ่านไดโอดแคทิไฟร จะได้สัญญาณ พาราโบลาตั้งรูป โดยสัญญาณจะผ่านเข้าวงจรขยายโดยออปแอมป์ IC286 โดยทำการปรับแอมพลิจูด และ ออฟเซตโวลเตจที่ P8 และ Pa ตามลำดับ (กลับไปยัง Mod อีกครั้ง)

จากวงจรการทำงานจริงเราจะทำการต่อสัญญาณภายนอกที่ใช้เลือกได้อีก 1 สัญญาณ คือ HKEY และ VKEY มาต่อ เช่น rectangular-wave generator

สัญญาณทั้งสามสัญญาณจะผ่านการเลือกโดย IC2aa และ IC2ab นำไป เปรียบเทียบกับแรงดันอ้างอิง เพื่อผลิตสัญญาณ HSW และ VSW โดย IC34a และ IC34b ในลำดับต่อไป

แรงดันอ้างอิงของวงจร Modulation ที่ใช้ประกอบด้วย

- 1) แรงดันจากการปรับ VCC โดยผ่านวงจร Divider Voltage P15 สำหรับการปรับ pulse width ของ HSW และ P20 ของ VSW
- 2) แรงดันอ้างอิงโดยอาศัยสัญญาณจากภายนอก (External) เข้ามา Summing signal voltage กับแรงดันอ้างอิงจากส่วนแรก ทั้งทาง HSW และ VSW
- 3) กรณีของ HSW จะมีการนำสัญญาณจาก vertical (parabola Ramp Driangel) มา summing กับ แรงดันอ้างอิงในส่วนแรกหรือ 2 โดย IC35a และ IC30b ทำการขยายสัญญาณและกลับสัญญาณ

วิธีการเลือกแรงดันมาอ้างอิงในการสร้าง pulse ก็ขึ้นอยู่กับสัญญาณที่มาควบคุม คือ  $MC_5 - MC_0$  มาควบคุมมิเลคทรอนิกส์สวิตช์ โดยจะกล่าวอีกครั้งในส่วนของ การ Keyboard Interface

การสร้างแรงดันอ้างอิงวิธีต่าง ๆ เหล่านี้ ทำให้การเปลี่ยนแปลงของสัญญาณ HSW และ VSW เปลี่ยนแปลงไปนั่นคือรูปแบบในการสร้างภาพต่าง ๆ จะมากยิ่งขึ้น โดยอาศัยผลของภาพที่ได้จากการทดลองเปลี่ยนแปลงการสร้างแรงดันอ้างอิง


### 3. ภาค KEYBOARD INTERFACE

จะอาศัยหลักการเชื่อมต่อไมโครโปรเซสเซอร์กับพอร์ต โดยจะอธิบายหลักการเชื่อมต่อเบื้องต้นดังนี้

ในระบบไมโครคอมพิวเตอร์นั้นการติดต่อกับอุปกรณ์ภายนอก เช่นการอ่านข้อมูลจากอุปกรณ์อินพุต การส่งข้อมูลออกไปสู่อุปกรณ์เอาต์พุตนั้น ทำได้โดยการเชื่อมต่อไมโครโปรเซสเซอร์ กับพอร์ตอินพุต หรือพอร์ตเอาต์พุต

#### สัญญาณควบคุมการอ่านและเขียน

วิธีการอินพุตและเอาต์พุตของไมโครโปรเซสเซอร์ Z-80 เป็นแบบ Isolate input output คือมีสัญญาณในการติดต่อกับพอร์ตแยกสัญญาณต่างหากกับสัญญาณในการติดต่อกับหน่วยความจำ ซึ่งสัญญาณที่แตกต่างกันนี้คือ ในการติดต่อกับหน่วยความจำ ซึ่งผู้ใช้สัญญาณ MREQ ส่วนการติดต่อพอร์ตใช้สัญญาณ IORQ และสัญญาณเพื่อควบคุมการอ่านและการเขียน ยังคงใช้สัญญาณ RD และ WR ดั้งเดิม เมื่อเป็นการอ่านหรือเขียนข้อมูลที่เกี่ยวข้องกับพอร์ตสัญญาณที่ แอคตีฟ คือ IORQ, RD และ WR ดังนั้นเมื่อทำการอ่านพอร์ตสัญญาณที่จะแอคตีฟ คือ IORQ และ RD และเมื่อต้องการจะเขียนข้อมูลลงพอร์ตสัญญาณที่แอคตีฟ คือ IORQ และ WR ซึ่งผู้ออกแบบวงจร ฮาร์ดแวร์ จะต้องนำสัญญาณทั้งสามนี้ มาต่อร่วมกันเพื่อ เป็นสัญญาณที่ใช้ในการควบคุม การอ่านข้อมูลจากพอร์ตอินพุต หรือควบคุมการเขียนข้อมูลออกที่พอร์ตเอาต์พุต วงจรในการสร้างสัญญาณควบคุมการอ่าน และการเขียนแบบข้อมูลที่เกี่ยวข้องกับพอร์ต แสดงได้ดังรูป




รูป 3.14 แสดงวงจรในการสร้างสัญญาณควบคุม การอ่าน และการเขียนพอร์ต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อซีพียูทำคำสั่งเกี่ยวกับการอินพุทหรือเอาต์พุท เช่นคำสั่ง  $IN A, (n)$  สัญญาณควบคุมที่แอสต์ฟ คือ  $IORQ$  และ  $RD$  ดังนั้นขณะที่เอาต์พุทของเกตออร์ 1 จะมีระดับ 0 นั่นคือจะทำให้สัญญาณ  $IOR$  อยู่ในสภาวะแอสต์ฟ และเมื่อซีพียูทำคำสั่ง  $OUT (n), A$  สัญญาณควบคุมที่แอสต์ฟ คือ  $IORQ$  และ  $WR$  จะทำให้สัญญาณ  $IOW$  อยู่ในสภาวะแอสต์ฟ ดังนั้นเราสามารถนำสัญญาณทั้งสองนี้ไปทำการควบคุมการทำงานของพอร์ตอินพุท และ พอร์ตเอาต์พุทได้ตามต้องการ

### ตำแหน่งของพอร์ต

ซีพียู Z-80 ใช้บัสตำแหน่งทางด้านต่ำคือ  $A_7$  ถึง  $A_0$  เพื่อกำหนดตำแหน่งของพอร์ต ดังนั้นหมายความว่า ซีพียูสามารถติดต่อกับพอร์ตขนาดแปดบิตได้ถึงอย่างละ 256 พอร์ต และเนื่องจากในการอ่านและเขียนข้อมูล สัญญาณควบคุม  $RD$  และ  $WR$  จะไม่มีโอกาสแอสต์ฟพร้อมกัน ดังนั้น พอร์ต หมายเลขเดียวกันสามารถกำหนดให้เป็นพอร์ตอินพุทหรือเอาต์พุทได้ คำสั่งทุกคำสั่งในกลุ่มอินพุท-เอาต์พุทจะใช้บัสตำแหน่ง  $A_7$  ถึง  $A_0$  เพื่อกำหนดตำแหน่งของพอร์ตทั้งสิ้น เช่น คำสั่ง  $IN A, (n)$  ข้อมูล  $n$  ซึ่งเป็นเลขฐานสอง ขนาดแปดบิต ที่สำหรับการกำหนดตำแหน่งของพอร์ต ดังนั้น ข้อมูลนี้จะส่งออกที่  $A_7$  ถึง  $A_0$  ส่วนคำสั่ง  $OUT (n), A$  ข้อมูล  $n$  ก็ส่งออกที่  $A_7$  ถึง  $A_0$  เช่นกัน ดังนั้นในการถอดรหัสตำแหน่งของพอร์ตโดยทั่วไป จะทำการต่อวงจรถอดรหัสที่  $A_7$  ถึง  $A_0$  แต่ถ้าเราต้องการใช้ข้อมูลที่บัสตำแหน่ง  $A_{15}$  ถึง  $A_8$  ก็สามารถทำได้เช่นกัน เนื่องจากคำสั่งในกลุ่ม อินพุท-เอาต์พุทนั้นมีข้อมูลบางอย่างออกมาที่  $A_{15}$  ถึง  $A_8$  ด้วย แต่ในการออกแบบวงจรฮาร์ดแวร์ที่ ๆ ไปเราจะทำการถอดรหัสตำแหน่งที่  $A_7$  ถึง  $A_0$  วงจรในการถอดรหัสตำแหน่งของพอร์ตอย่างง่าย ๆ แสดงได้ดังรูป




รูป 3.15 แสดงวงจรในการเลือกพอร์ตหมายเลข FFH

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปเมื่อซีพียูทำคำสั่งอินพุท-เอาต์พุท มันจะส่งสัญญาณในการเลือกพอร์ตมาบนบัสตำแหน่ง  $A_7$  ถึง  $A_0$  ถ้าข้อมูลที่ส่งมาเป็น FFH ก็จะทำให้เอาต์พุทของเกตแอนด์เป็นลอจิก 0 แต่ถ้าข้อมูลที่ส่งมานี้ไม่ใช่ FFH เอาต์พุทของเกตแอนด์จะเป็น 1 ดังนั้นสัญญาณนี้ คือ สัญญาณที่จะต่อไปเลือกพอร์ต หมายเลข 255


แต่ในการใช้งานโดยทั่วไปนั้น จะมีการใช้พอร์ตมากกว่า 1 พอร์ต ดังนั้นการถอดรหัสจะใช้วงจรถอดรหัส หรือวงจรมัลติเพล็กซ์ เพื่อทำการกำเนิดสัญญาณการเลือกพอร์ต ได้ดังรูป



รูป 3.16 แสดงวงจรสร้างสัญญาณการเลือกพอร์ต

จากรูปวงจรมัลติเพล็กซ์จะทำงานก็ต่อเมื่อซีพียู ทำคำสั่งเกี่ยวกับการอินพุท-เอาต์พุท เพราะจะทำให้ขา IORQ แอคทีฟ แต่ถ้าทำคำสั่งที่เกี่ยวกับหน่วยความจำ วงจรมัลติเพล็กซ์นี้ จะไม่ทำงาน เนื่องจากขา IORQ ไม่แอคทีฟ ดังนั้น เอาต์พุทของวงจรมัลติเพล็กซ์จะใช้สำหรับการเลือกพอร์ตหมายเลข 0 ถึงหมายเลข 7 ซึ่งพอร์ตต่าง ๆ นี้ อาจกำหนดให้เป็นพอร์ตอินพุท-เอาต์พุท ก็ได้โดยขึ้นอยู่กับสัญญาณการควบคุม การอ่านและการเขียน อีกสัญญาณหนึ่ง

จากหลักการข้างต้นเรานำมาเขียนบล็อกไดอะแกรมคีย์บอร์ดอินเตอร์เฟซที่ใช้ในงานในวงจร วิดีโอเอฟเฟค ได้ดังรูปต่อไปนี้



รูป 3.17 แสดงบล็อกไดอะแกรมของ คีย์บอร์ด อินเทอร์เน็ต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จาก Block Diagram ของวงจร Interface Keyboard การทำงาน เริ่มต้นที่ Z-80 CPU จะส่ง DATA (D0-D7) มาตาม DATA BUS และส่ง Address port (A0-A7) มาตาม Address bus

Address port จะทำการ Decode address เพื่อเก็บข้อมูลเข้าใน stor data ตามตำแหน่งที่กำหนดไว้ซึ่งประกอบด้วยตำแหน่งของ IC<sub>1</sub>-IC<sub>5</sub> จากนั้นเมื่อวงจรทางภาคมอดูเลชั่น และสวิตซ์ส่งสัญญาณ VSW, HSW, Hsyne และ Vsgnc มาทำการอ่านข้อมูลใน store data จะถูกจัดด้วย Reader Decoder เพื่อให้ได้ค่า เวลาของการข้อมูลตามฟังก์ชันที่กำหนดไว้

SELECT SIM & WIPE จะเป็นสวิตซ์ 6 ตัวบนหน้าปัดกดเลือกลักษณะการทำ SUPER IHPOSE และการนำสัญญาณจากแหล่งจ่ายสัญญาณภาพมาทำการ Wipe ในลักษณะ Fade in - Fade out

สัญญาณควบคุมในส่วนนี้จะไปควบคุมอิเล็กทรอนิกส์ สวิตซ์ในภาคสวิตซ์พอร์ต คือสัญญาณ SC<sub>9</sub>-SC<sub>14</sub>

SELECT EXTERNAL CONTROL SIGNAL จะมีสวิตซ์ 2 ตัว ทำหน้าที่เลือกรับ สัญญาณจากภายนอกเพื่อมาใช้ในการสร้างแรงดันอ้างอิงเพื่อใช้ในการสร้าง Tading ทาง แนวนอนและแนวตั้ง คือ สวิตซ์ V-MOD, H-MOD สร้างเป็นสัญญาณ MC<sub>7</sub> และ MC<sub>8</sub> ควบคุมในวงจรมอดูเลชั่นพอร์ต

STORE DATA (IC<sub>1</sub>-IC<sub>5</sub>) ข้อมูลที่เก็บไว้ใน IC<sub>1</sub>-IC<sub>4</sub> จะเป็น ข้อมูลในส่วนที่ทำให้เกิดเอฟเฟครูปแบบต่าง ๆ โดยมีข้อมูลอยู่ 8 บิต จำนวน 4 ไบต์ โดยกำหนดตามลำดับต่อไปนี้ ตารางที่ 1 แสดงการเก็บข้อมูลของ IC<sub>1-5</sub> ตามตำแหน่งพอร์ตที่กำหนด

ADDRESS PORT	IC NO.	SFFECT DATA	
		VSW	HSW
80H	1	0	0
81H	2	0	1
82H	3	1	0
83H	4	1	1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2 แสดงความสัมพันธ์ของบิต (1-8) กับสัญญาณควบคุม

DATA	D0	D1	D2	D3	D4	D5	D6	D7
OUTPUT	MC1	MC2	MC3	MC4	MC5	MC6	MC7	MC8

ข้อมูล D0-D7 จะนำไปควบคุมอิลেকทรอนิกส์สวิตช์ ในหน้าที่แตกต่างกันใน แต่ละ 4 ภาควงของมอดูเลชั่นบอร์ค และสวิตชิ่งบอร์ค มีหน้าที่ดังต่อไปนี้

ตารางที่ 3 แสดงวิธีการสร้างภาพในรูปแบบต่างๆ

Bit	High nibble	Mixed inputs bits: D7-D6				Reference bits: D5-D4				Low nibble	V-waveform bits: D3-D2				H-waveform bits: D1-D0			
		input I	input II/III	mixed	superimpose	invert	normal	slide pot	vertical		key	ramp	parabola	triangle	key	ramp	parabola	triangle
		00	01	10	11	D5	D5	D4	D4		D3-00	00	01	10	11	00	01	10
00	00	0	x			x		x	0	x				x				
00	01	1	x			(x)		x	1	x					x			
00	10	2	x				x	x	2	x						x		
00	11	3	x				(x)	x	3	x								x
01	00	4		x			x		4		x			x				
01	01	5		x			(x)	x	5		x				x			
01	10	6		x				x	6		x					x		
01	11	7		x				(x)	7		x							x
10	00	8			x			x	8			x			x			
10	01	9			x			(x)	9			x				x		
10	10	A			x				A			x					x	
10	11	B			x			(x)	B			x						x
11	00	C				x		x	C				x		x			
11	01	D				x		(x)	D				x			x		
11	10	E				x			E				x				x	
11	11	F				x		(x)	F				x					x

x = function selected.


(x) = function selected but overridden.

$IC_1$  ถูกกำหนดให้เป็นพอร์ต 80H จะเก็บ EFFECF ที่ใช้ในขณะที่ VSW และ HSW เป็นระดับ low (0)

$IC_2$  กำหนดให้เป็นพอร์ต 81H เก็บ EFFECF ที่ใช้เมื่อ VSW เป็นระดับ 0 และ HSW เป็นระดับ 1

$IC_3$  และ  $IC_4$  จะมีหลักการเช่นเดียวกับ  $IC_1$  และ  $IC_2$

สมมติ  $IC_1-IC_4$  ประกอบด้วยข้อมูลสี่ชุดดังนี้ 75 35 75 35 ซึ่งตรวจสอบการทำงานของบิตแต่ละตัวได้ในตารางที่ 3 แสดงไว้ในข้างต้น



รูป 3.18 แสดงวิธีการสร้างภาพโดยสัญญาณ HSW และ VSW

นั่นคือเมื่อเราทำการเปลี่ยนแปลง pulse HSW มีระดับบวกลบของ ก็เปรียบเสมือนเป็นการวาดภาพจากซ้ายมาขวา และในกรณีกลับกัน HSW เป็นบวกลบมากยิ่งขึ้น ก็เหมือนกับการวาดภาพจากขวามาซ้าย จะขึ้นอยู่กับ การเปลี่ยนระดับแรงดันอ้างอิงในภาคมอดูเลชัน


กรณี  $IC_5$  จะทำหน้าที่เป็นตัวเก็บข้อมูลในการกำหนดการแสดงผลบนจอ Monitor ต่าง ๆ ดังแสดงในตารางที่ 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4 แสดงวิธีควบคุมการเลือกสัญญาณเพื่อทำการแสดงผล

DATA	OUTPUT	CONTROL MONITOR
D0	SC1	VIDEO I
D1	SC2	VIDEO II/III
D2	SC3	EXP
D3	SC4	MIX
D4	SC5	VIDEO I
D5	SC6	VIDEO II
D6	SC7	VIDEO III
D7	SC8	MIX

ข้อมูล D0-D3 จะไปควบคุมการทำงานเอาต์พุตของ Program และ  
Monitor ข้อมูล D3-D7 จะไปควบคุมการทำงานเอาต์พุตของ Previewe




รูป 3.19 แสดงวงจร KEYBOARD INTERFACE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4 การใช้งานและการประยุกต์

-การใช้งาน


VIDEO EFFECT จะอาศัย ET-BOARD ในการควบคุมการทำงานและควบคุมการเลือกรูปแบบ EFFECT ต่างๆ ที่ต้องการให้ปรากฏออกทางจอ MONITOR ดังนั้นจึงต้องมีการอินเตอร์เฟสระหว่าง VIDEO EFFECT กับ ET-BOARD ดังแสดงในรูปที่ 4.1



รูปที่ 4.1 แสดงการเชื่อมต่อ VIDEO EFFECT เข้ากับ ET-BOARD

เมื่อทำการเชื่อมต่อ VIDEO EFFECT เข้ากับ ET-BOARD แล้ว ขั้นตอนต่อไปจะต้องทำการเชื่อมต่อสัญญาณอินพุตและสัญญาณเอาต์พุตของ VIDEO EFFECT ดังรูปที่ 4.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.2 แสดงการเชื่อมต่อสัญญาณอินพุทและสัญญาณเอาท์พุท  
ของ VIDEO EFFECT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อทำการเชื่อมต่อสายสัญญาณที่ต้องการใช้เรียบร้อยแล้ว ถึงตอนนี้องค์  
VIDEO EFFECT ก็พร้อมที่จะใช้งาน โดยมีขั้นตอนการใช้งานดังต่อไปนี้






















- ON สวิตช์ POWER จ่ายไฟเลี้ยงเข้าเครื่อง VIDEO EFFECT, ET-BOARD, MONITOR และกล่องวิดีโอ หรือเครื่องเล่นเทปบันทึกภาพ
  - ทำการ RESET ระบบของ ET-BOARD โดยการกดคีย์ MON
  - เข้าสู่โปรแกรมที่ใช้ในการควบคุมซึ่งเริ่มต้นที่ Address 2000H โดยการกดคีย์ 2, 0 และ RUN ที่ ET-BOARD ตามลำดับ
  - เลือกสัญญาณอินพุทของ VIDEO EFFECT 2 สัญญาณ ระหว่าง VDO 1 กับ VDO 2, VDO 1 กับ VDO 3 หรือ VDO 2 กับ VDO 3 คู่ใดคู่หนึ่ง
  - เลือกรูปแบบของ EFFECT ที่ต้องการ (สามารถเลือกได้ 64 รูปแบบ) โดยการคีย์ข้อมูลเข้าทาง ET-BOARD ซึ่งสามารถดูข้อมูลดังกล่าวได้จากตารางดังต่อไปนี้
- ตารางที่ 5 แสดงการป้อนข้อมูลกับการเลือกรูปแบบ

No.	รูปแบบ	ข้อมูลที่คีย์เข้า ET-BOARD	No.	รูปแบบ	ข้อมูลที่คีย์เข้า ET-BOARD
1		01 INC 88 INC	2		02 INC 88 INC
3		03 INC 88 INC	4		04 INC 88 INC
5		05 INC 88 INC	6		06 INC 88 INC
7		07 INC 88 INC	8		08 INC 88 INC
9		09 INC 88 INC	10		10 INC 88 INC
11		11 INC 88 INC	12		12 INC 88 INC
13		13 INC 88 INC	14		14 INC 88 INC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

No.	รูปแบบ	ข้อมูลที่คีย์เข้า ET-BOARD	No.	รูปแบบ	ข้อมูลที่คีย์เข้า ET-BOARD
15		15 INC 88 INC	16		16 INC 88 INC
17		17 INC 88 INC	18		18 INC 88 INC
19		19 INC 88 INC	20		20 INC 88 INC
21		21 INC 88 INC	22		22 INC 88 INC
23		23 INC 88 INC	24		24 INC 88 INC
25		25 INC 88 INC	26		26 INC 88 INC
27		27 INC 88 INC	28		28 INC 88 INC
29		29 INC 88 INC	30		30 INC 88 INC
31		31 INC 88 INC	32		32 INC 88 INC
33		33 INC 88 INC	34		34 INC 88 INC
35		35 INC 88 INC	36		36 INC 88 INC
37		37 INC 88 INC	38		38 INC 88 INC
39		39 INC 88 INC	40		40 INC 88 INC
41		41 INC 88 INC	42		42 INC 88 INC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


No.	รูปแบบ	ข้อมูลที่คีย์เข้า ET-BOARD	No.	รูปแบบ	ข้อมูลที่คีย์เข้า ET-BOARD
43		43 INC 88 INC	44		44 INC 88 INC
45		45 INC 88 INC	46		46 INC 88 INC
47		47 INC 88 INC	48		48 INC 88 INC
49		49 INC 88 INC	50		50 INC 88 INC
51		51 INC 88 INC	52		52 INC 88 INC
53		53 INC 88 INC	54		54 INC 88 INC
55		55 INC 88 INC	56		56 INC 88 INC
57		57 INC 88 INC	58		58 INC 88 INC
59		59 INC 88 INC	60		60 INC 88 INC
61		61 INC 88 INC	62		62 INC 88 INC
63		63 INC 88 INC	64		64 INC 88 INC

\*\*\*หมายเหตุ 88 INC ทำการเปลี่ยนแปลงได้โดยอาศัยข้อมูลการโปรแกรมของ IC 5 ( เรือง KEYBOARD INTERFACE ในตารางที่ 4 )


- การปรับ MIX, SUPERIMPOSE และ FADING สามารถกระทำได้โดยการปรับ SLIDE POTENTIOMETER ที่ VIDEO EFFECT ซึ่งจะทำให้ภาพที่ปรากฏที่จอ MONITOR เกิดการเปลี่ยนแปลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-สามารถทำการเลือกรูปแบบพิเศษเพิ่มเติม โดยการสร้างรูปคลื่นขึ้นมาคอมพิวเตอร์ โดยการควบคุมของ H-MOD และ V-MOD และการสร้างแรงดันอ้างอิงโดยอาศัยสัญญาณจากภายนอก ( Linear Signal )



รูปที่ 4.3 แสดงภาพที่จอ MONITOR เมื่อเลือกรูปแบบ EFFECT No.51



รูปที่ 4.4 แสดงการเปลี่ยนแปลงของภาพที่ MONITOR  
ซึ่งเกิดจากการปรับ FADING

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-การประยุกต์

วงจรเดิมของเครื่อง VIDEO EFFECT เป็นวงจรที่มีขนาดใหญ่เพราะมี SWITCH CONTROL BOARD ใช้ในการควบคุมฟังก์ชันการทำงานต่างๆ และมีขอบเขตการใช้งานในวงจำกัดซึ่งบล็อกไดอะแกรม แบ่งเป็น 3 ภาคใหญ่ได้ดังนี้




รูป 4.5 แสดงบล็อกไดอะแกรมของ VIDEO EFFECT

จึงได้มีแนวความคิดที่จะพัฒนา ให้มีความสามารถในการใช้งานได้มีประสิทธิภาพมากยิ่งขึ้น โดยการควบคุมร่วมกับ PC (Personal Computer) ซึ่งต้องทำการออกแบบวงจร อินเทอร์เฟส (Interface Circuit) ระหว่าง PC กับภาค Switching และ Modulation แทนวงจร Switch Control โดยยังคงรักษาหลักการทำงานเดิม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของวงจรไว้ คือการเก็บข้อมูลไว้ใน Address ต่างๆ ของ Eprom แล้วให้สัญญาณ VSW, HSW, VSYNC และ HSYNC มาทำการนำข้อมูลออกไปใช้ควบคุม

ในการพัฒนาจะทำการเก็บข้อมูล เหล่านี้ไว้ใน PC และส่งออก Port มายังชุด Interface ซึ่งจะส่งออกมาเพียงหนึ่งรูปแบบที่ต้องการใช้งานเก็บไว้ที่ตำแหน่ง Port ที่กำหนดให้ VSW, HSW อธิบายได้ดังรูปที่ 4.6



รูปที่ 4.6 แสดงบล็อกไดอะแกรมการพัฒนา VIDEO EFFECT

ขั้นสุดท้ายของการพัฒนาทำการออกแบบซอฟต์แวร์ แสดงรูปแบบการสร้าง Effect รูปแบบต่างๆ โดยสามารถทำการเลือกรูปแบบตามตำแหน่งที่แสดงบนจอของ PC และทำการพัฒนาควบคุมการ Fading, Mix และ Superimpose โดยอาศัยหลักการแปลงสัญญาณจากดิจิทัลไปเป็นสัญญาณอนาลอก ซึ่งจะทำการยึดหยุ่นในการใช้งานมีประสิทธิภาพสูงมากยิ่งขึ้นต่อไปในอนาคต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## เทคนิคการเชื่อมต่อไอซีตระกูล HC/HCT


เนื่องจาก PROJECT ที่นำเสนอมีการทำงานที่เกี่ยวข้องกับสัญญาณวิดีโอ ซึ่งมีการเปลี่ยนแปลงของสัญญาณอยู่ตลอดเวลา ดังนั้นไอซีลอจิกที่ใช้ในวงจรต้องมีคุณสมบัติที่เหมาะสม ในที่นี้จึงเลือกใช้ไอซีลอจิกตระกูล HC/HCT ซึ่งมีคุณสมบัติที่เหมาะสมกว่าไอซีลอจิกตระกูล TTL เป็นต้นว่า มีความเร็วสูงกว่า, ทนกว่า และประหยัดพลังงานมากกว่า

การอินเทอร์เฟสไอซีลอจิกตระกูล HC/HCT แบ่งออกเป็น 2 กลุ่มคือ การอินเทอร์เฟสกับไอซีลอจิกตระกูลอื่น และการอินเทอร์เฟสกับอุปกรณ์ที่ใช้ไฟเลี้ยงแตกต่างกับชิปส์และการขับ (Drive) โหลดโดยตรง

### เปรียบเทียบแรงดันเอาต์พุตของ HCMOS และ TTL



รูปที่ 1(a) โครงสร้างของ HCCMOS



รูปที่ 1(b) ทโทล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 1(a) เมื่อเอาท์พุทเป็น "1" หรือ "0" ( $V_{OH}$  หรือ  $V_{OL}$ ) นั้นจะมีระดับแรงดันเอาท์พุทอยู่ใกล้กับไฟเลี้ยงและกราวด์มากที่สุด

จากรูปที่ 1(b) ระดับแรงดันเอาท์พุทของที่ที่แอลเมื่อมีลอจิก "1" แรงดันเอาท์พุทจะจำกัดด้วยค่าแรงดันที่ตกคร่อมเบสกับอิมิตเตอร์ของ  $Q_1$  และแรงดันที่ไบอัสให้ไดโอด  $D_1$


$$V_{OH} = V_{CC} - V_{BE} - V_{D1}$$

$$V_{OH} = 3.5 \text{ V}$$

เมื่อจ่ายกระแสผ่าน  $R_1$  ให้กับโหลดมาก แรงดันตกคร่อมที่  $R_1$  มากขึ้นตามเป็นผลให้แรงดันเอาท์พุท  $V_{OH}$  ของที่ที่แอลเหลือเพียง 2.4 โวลท์

ส่วนแรงดันเอาท์พุทที่เป็น "0" เท่ากับแรงดันที่คอลเลคเตอร์และอิมิตเตอร์ของ  $Q_2$  ซึ่งเป็นจุดอิมิตัว มีค่าสูงสุดไม่เกิน 0.5 โวลท์


ในรูปที่ 1(c) แรงดันเอาท์พุทสูงสุด จะถูกจำกัดด้วยค่าแรงดันตกคร่อมเบสและอิมิตเตอร์ของ  $Q_1$  และ  $Q_3$  (ไม่มีไดโอดเหมือนที่ที่แอลธรรมดา) ปกติจะมีค่า 3.4 โวลท์ แต่ถ้าใช้ไฟเลี้ยงต่ำลงจากเดิมเป็น 4.75 โวลท์ จะได้แรงดันเอาท์พุทมีค่าต่ำสุดเพียง 2.7 โวลท์



รูปที่ 1(c) แอลเอสที่ที่แอล


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ภาคอินพุทของ HCMOS



รูปที่ 2(a) โครงสร้างของ HC

จากรูปที่ 2(a) แสดงโครงสร้างของ HC เมื่อป้อนแรงดันอินพุทที่สวิงระหว่างไฟเลี้ยงถึงกราวด์ ไอซีจะทำงานได้ตามปกติ แต่ถ้าเกินกว่านั้นจะมีกระแสไหลผ่าน  $D_1$  และ  $D_2$  ซึ่งเป็นไดโอดป้องกันอินพุทของไอซี ถ้าเกินค่าสูงสุดที่ไดโอดจะทนกระแสได้คือ 20 มิลลิแอมป์แล้ว จะได้เอาท์พุทที่ผิดไป  $Q_1$  และ  $Q_2$  เป็นทรานซิสเตอร์ที่สร้างให้มีคุณสมบัติเหมือนกัน ดังนั้นจึงทำงานด้วยค่าแรงดันครั่งหนึ่งของไฟเลี้ยง



รูปที่ 2(b) โครงสร้างของ HCT


จากรูปที่ 2(b) เป็นซีมอสที่ใช้แทนแอลเอสทีที่แอลคือ HCT มีโครงสร้างภายในเหมือนกับ HC ยกเว้นที่มีไดโอด  $D_3$  ทำหน้าที่เป็นไดโอดเลื่อนระดับแรงดัน ซึ่งจะลดระดับอินพุทในการสวิงลง 1.4 โวลท์ ทำให้ระดับแรงดันอินพุทพอเหมาะกับแอลเอสทีที่แอลได้ถึงแม้ว่าจะมีแรงดันลอจิก "1" เหลือเพียง 2.4 โวลท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการต่อ NMOS และ PMOS ตามรูปจะทำให้  $Q_2$  มีการขยายสูงกว่า PMOS เมื่อมีลอจิก "1"  $Q_1$  จะหยุดนำกระแส แต่ยังมีกระแสไหลได้เล็กน้อย เนื่องจากการต่อชั้นสเตรต (Substrate) ของพีมอส  $Q_1$  เข้ากับไฟเลี้ยง

### เมื่อต้องขับ LS-TTL ด้วย HCMOS

HCMOS มีเอาท์พุทที่สวิงระหว่างระดับไฟเลี้ยงและกราวด์ จึงต่อกับแอลเอสทีที่แอลได้โดยตรง ดังรูปที่ 3(b)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 3(b) HCT เป็นตัวขับจะมีระดับแรงดัน Threshold ที่ต่อสวิตช์คือ 1.4 โวลต์ เหมือนกับแอลเอสทีที่แอล

ส่วน HC จะสวิตช์ที่ระดับแรงดัน Threshold เท่ากับแรงดันครึ่งหนึ่งของไฟเลี้ยงเวลาในการเปลี่ยนแปลงเอาท์พุทสามารถคำนวณจากคู่มือผู้ผลิต

### LS อินเตอร์เฟสกับ HC/HCT

แอลเอสทีที่แอลต่ออินเตอร์เฟสกับ HCT ได้โดยตรง เมื่อใช้ไฟเลี้ยงเดียวกัน กระแสอินพุทขณะใช้งานเมื่อ  $V_{IH}$  เท่ากับ 2.4 โวลต์ มีค่าเกือบเป็นศูนย์เพราะ โครงสร้างที่อินพุทของ HCT มีค่าสุญเสียต่ำเหมือนซีมอส ถึงแม้ว่าจะใช้ที่ที่แอลเป็นตัวขับถ้า หากเพิ่มไฟเลี้ยงเป็น 5.5 โวลต์ ระดับเอาท์พุทลอจิก "1" จะสูงขึ้นจาก 1 โวลต์ เป็น 3.4 โวลต์

ถ้าใช้ไฟเลี้ยงแยกกันที่ที่แอลใช้ไฟเลี้ยง 4.75 โวลต์ HC ใช้ 5.5 โวลต์ ค่าเอาท์พุทต่ำสุดของที่ที่แอล = 2.4 โวลต์ ค่าเอาท์พุทต่ำสุดของแอลเอสทีที่แอล = 2.7 โวลต์ และค่าอินพุทต่ำสุดของ HC = 3.85 โวลต์ (70% ของไฟเลี้ยง) ค่าอินพุทต่ำสุดของ HCT = 2 โวลต์

เนื่องจากแรงดันเอาท์พุทของที่ที่แอลน้อยกว่า HC เมื่อจะอินเตอร์เฟสกันต้องใช้ ตัวต้านทานต่อกับไฟเลี้ยง หรือที่เรียกว่าการพูลอัพ ดังรูปที่ 3(a)

วิธีนี้จะทำให้เกิดการหน่วงเวลาเนื่องจากค่าพูลอัพรวมกับค่าความจุของสายและ โหลด (CS + CL) ทั้งจะทำให้คำนวณค่าเวลาที่หน่วงได้ยาก


ถึงจะลดค่าพูลอัพลงเพื่อลดเวลาหน่วงลง แต่จะต้องใช้กระแสมากขึ้นและลดช่วง การป้องกันสัญญาณรบกวนเมื่อเป็นลอจิก "0" ซึ่งเป็นสิ่งที่ไม่ต้องการให้เกิดขึ้น การพูลอัพ แบบนี้จึงควรใช้เมื่อไม่มีหนทางอื่นแล้ว ทางที่ดีควรใช้ HCT ในการอินเตอร์เฟสแทน

ตารางที่ 1 แสดงค่าแฟนเอาท์ของ HC/HCT ที่ใช้กับ TTL

ตัวที่รับอินพุท จากขั้วอินพุท ความเร็วสูง	ไอซีจีมอส ความเร็วสูงปกติ	ไอซีจีมอสความเร็วสูง สำหรับขั้วบัล
ที่ที่แอล	2	3
แอลเอสทีที่แอล	10	15
เอสทีที่แอล	2	3
ที่ที่แอลความเร็วสูง	6	10

## อินเตอร์เฟส CMOS กับ HCMOS

ถ้าหากใช้ไฟเลี้ยงเดียวกันแล้ว จะสามารถต่อไอซีทั้งสองเข้าด้วยกันได้โดยตรง แต่ถ้ามีไฟเลี้ยงต่างกันจะแบ่งได้เป็นสองลักษณะ ตามรูปที่ 4(a) และ (b)



จากรูปที่ 4(a) HC/HCT ต่ออินเตอร์เฟสกับซีมอสธรรมดาโดยใช้บัฟเฟอร์ที่เป็นตัวปรับระดับจากต่ำไปหาระดับไฟสูงกว่า โดยค่า X มีค่าตั้งแต่ 2.1 โวลต์ จนถึง 5.9 โวลต์

จากรูปที่ 4(b) แสดงการอินเตอร์เฟสซีมอสธรรมดากับซีมอสความเร็วสูง โดยใช้บัฟเฟอร์ 4049 หรือ 4050 ก็ได้ บัฟเฟอร์นี้ไม่มีไดโอดแคลัมป์กับไฟเลี้ยง ซึ่งจะทำให้ระดับอินพุตสูงสุดเท่ากับ 15 โวลต์

ส่วนระดับแรงดันสวิทช์ของจุด Threshold จะเทียบกับไฟเลี้ยง  $V_{cc2}$  จึงมีช่วงการป้องกันสัญญาณรบกวนที่ลอจิก "0" เท่ากับ 5 โวลต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2 แสดงการอินเทอร์เฟสไอซีซีเอ็มอสความเร็วสูงกับไอซีตระกูลอื่น


		ต่อกับ					
		HC ไฟเลี้ยง 5 โวลต์	HCT ไฟเลี้ยง 5 โวลต์	HE4000B ไฟเลี้ยง 5 โวลต์	HE4000S ไฟเลี้ยง 6-15 โวลต์	ทีทีแอล ไฟเลี้ยง 5 โวลต์	อีซีแอล
เอาต์พุต จาก	HC ไฟเลี้ยง 5 โวลต์	ต่อตรง			ใช้ไอซี 4104	ต่อตรง	ไอซี 10124
	HCT ไฟเลี้ยง 5 โวลต์	ต่อตรง					
	HF4000B ไฟเลี้ยง 5 โวลต์	ต่อตรง					
	HE4000B ไฟเลี้ยง 5 โวลต์	ใช้บัฟเฟอร์ 7423 หรือ 7424			ต่อตรง	ใช้ไฟเพอร์ 4C49 หรือ 4C57	ทรานซิสเตอร์
ทีทีแอล ไฟเลี้ยง 5 โวลต์	ต่อพ่วง	ต่อตรง	ต่อพ่วง	ใช้ไอซี 4104	ต่อตรง	ใช้ไอซี 0124	
อีซีแอล		ใช้ไอซี 10125			ใช้ทรานซิสเตอร์	ใช้ไอซี 10124	ต่อตรง

ส่วนการต่อเข้ากับ NMOS ซึ่งเป็นอุปกรณ์ของไมโครโพรเซสเซอร์ เช่น ซีพียู หรือหน่วยความจำต่างๆ สามารถต่อกันได้โดยตรง ยกเว้น NMOS ที่มีเอาต์พุตเป็นเดรนแบบเปิดวงจร ซึ่งต้องต่อตัวต้านทานกับไฟเลี้ยงที่เอาต์พุตของ NMOS ทำนองเดียวกันการต่อเอาต์พุตของทีทีแอลชนิดคอลเลคเตอร์เปิดวงจร

การอินเทอร์เฟสกับอุปกรณ์ที่ใช้ไฟเลี้ยงต่างกัน


ถ้าต้องการอินเทอร์เฟส ซีเอ็มอสความเร็วสูงกับระบบที่มีอินพุตและเอาต์พุตไม่เป็นมาตรฐานเดียวกันกับซีเอ็มอสหรือทีทีแอล เช่น งานด้านอุตสาหกรรม และระบบไฟในรถยนต์ เป็นต้น ซึ่งใช้ไฟเลี้ยง 12 - 24 โวลต์

วงจรรูปที่ 5(a) ด้านล่างแสดงวงจรที่ใช้ตัวต้านทาน, ตัวเก็บประจุ และซีเนอร์ไดโอด สำหรับอินเทอร์เฟสกับระดับแรงดันอินพุตที่มากกว่าไฟเลี้ยงของซีเอ็มอสความเร็วสูง โดยค่า  $R_1$  และ  $R_2$  ขึ้นอยู่กับแรงดันจากวงจรภายนอก และ  $C_1$  ขึ้นอยู่กับค่าความเร็วและสัญญาณรบกวนจากอินพุต




รูปที่ 5(a)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 5 (b)



รูปที่ 5 (c)


จากรูปที่ 5 (b) แสดงการป้อนสัญญาณให้กับวงจรภายนอกด้วยการใช้ทรานซิสเตอร์และจัดไบอัสให้เหมาะสมกับแหล่งจ่ายไฟจากภายนอก

จากรูปที่ 5 (c) แสดงการใช้ตัวต้านทานจัดแรงดันอินพุต ซึ่งเป็นสัญญาณตรรกะด้วยขอบขาขึ้นหรือขาลงก็ได้ โดยระดับอินพุตสูงกว่าไฟเลี้ยงของซีมอสความเร็วสูง




รูปที่ 6 (a) อินเวอร์เตอร์เฟส HC/HCT เข้ากับโพลด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6(b) อินเวอร์ตเฟส HC/HCT เข้ากับโหลด

รูปที่ 6(a) และ (b) ใช้ HC/HCT บ้อนเอาต์พุตให้โหลด เช่น รีเลย์ เป็นต้น ด้วยแรงดันของไฟเลี้ยงเดียวกัน และรูปที่ 6(c) แสดงการบ้อนเอาต์พุตผ่านทรานซิสเตอร์ที่ต่อกับโหลดซึ่งใช้ไฟเลี้ยงได้หลายค่าตั้งแต่ 5 โวลต์ จนถึง 48 โวลต์



รูปที่ 6(c) อินเวอร์ตเฟส HC/HCT กับโหลดที่มีไฟเลี้ยงเดียวกัน

### อินเวอร์ตเฟสกับบัลลิสต์

ในระบบคอมพิวเตอร์และบัลลิสต์ของไมโครโปรเซสเซอร์ ประกอบด้วยบัลลิสต์ไดรเวอร์, รีซีฟเวอร์, แลตซ์ ซึ่งมีเอาต์พุตเป็นอิมพีแดนซ์สูง ในขณะที่ไม่ใช้งาน ปกติต้องต่อพูลดาวน์ไว้เพื่อป้องกันสัญญาณรบกวนต่อบัลลิสต์ ถ้าเป็นแอลเอสทีที่แอลจะใช้พูลดาวน์มีค่าความต้านทานประมาณ 330 ถึง 100 กิโลโอห์มส่วนจะใช้พูลดาวน์หรือพูลดาวน์นั้นขึ้นอยู่กับสถานะที่ต้องการคือลอจิก "1" หรือ "0" ในสภาพอิมพีแดนซ์สูง

เราอาจต่อพูลดาวน์หรือพูลดาวน์รวมกันหรือแยกหลายจุดก็ได้ แต่ความต้านทานรวมต้องไม่ต่ำกว่า 120 โอห์ม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ค่าพลอินท์ที่ใช้กับ HCT และบัสอยู่ในช่วง 750 โอห์ม ถึง 1 เมกะโอห์ม ถ้าหากใช้ค่าความต้านทานสูงจะประหยัดกำลังแต่ความเร็วของพลัสจะลดลง ส่วนค่าความต้านทานต่ำจะมีความเร็วสูงแต่จะใช้กำลังมากกว่า

ค่าพลควาน์ของ HCT อยู่ในช่วง 1 กิโลโอห์ม ถึง 680 กิโลโอห์ม เราควรต่อไว้เมื่อมีสถานะอิมพีแดนซ์สูงนานกว่า 100 ไมโครวินาที แต่สำหรับบัสที่มีสถานะอิมพีแดนซ์สูง เราควรต่อเพื่อไว้ด้วย ในกรณีที่ระบบนั้นหยุดเป็นสถานะอิมพีแดนซ์สูงชั่วคราวและอาจมีสัญญาณรบกวน

ไอซีที่ใช้ขับบัสนั้นต้องต่อบายพาสด้วยตัวเก็บประจุที่เป็นเซรามิก ค่าอย่างน้อย 0.012 ไมโครฟารัด โดยตัวเก็บประจุต้องอยู่ใกล้กราวด์มากที่สุดเพื่อลดค่าความเหนี่ยวนำ และริงกิ้งในกราวด์ของไอซี ดังรูปที่ 7



เมื่อใช้ HCT ขับบัสนั้น ถ้ามีริงกิ้งหรือสัญญาณรบกวนมาก โดยสัญญาณรบกวนมีค่าใกล้กับระดับอินพุตคือ 1.3 โวลต์ ควรใช้ HC ซึ่งมีจุดที่ต่อสวิตช์ด้วยแรงดัน 2.3 โวลต์ เพื่อป้องกันสัญญาณรบกวน




รูปที่ 8 การต่อคัปปลิง (decoupling) เพื่อป้องกันสัญญาณรบกวน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในการใช้งานบางอย่างที่จำเป็นมากไม่ต้องการให้มีสัญญาณรบกวนเลยควรต่อตัวต้านทานค่าตั้งแต่ 10 โอห์มลงป้อนกรมเข้ากับไฟเลี้ยง และตัวเก็บประจุขนาด 33 ไมโครฟารัดหรือสูงกว่า คร่อมไฟเลี้ยงดังรูปที่ 8 ตรงจุดที่ป้อนไฟเลี้ยงเข้ามาที่แผ่นวงจรพิมพ์

### การขับสายส่งสัญญาณ

สายส่งสัญญาณที่มีความยาวมาก เช่น แผ่นวงจรพิมพ์ที่มีลายทองแดงยาว ๆ สายโคแอก (coax) สายแพและสายบิดเกลียว เมื่อต่อปลายแล้วจะทำให้อิมพีแดนซ์ต่ำลง เพื่อป้องกันสัญญาณรบกวนและการรบกวนข้ามช่อง แต่ในการส่งสัญญาณจำเป็นต้องส่งข้อมูลด้วยความเร็วสูงเพื่อไม่ให้ข้อมูลมีขนาดลดลงเนื่องจากค่าความจุและค่าเหนี่ยวนำในสาย




รูปที่ 9 การต่อปลายสายส่งของแอลเอสทีทีแอล

จากรูปที่ 9 แสดงการต่อปลายสายส่งของแอลเอสทีทีแอล ด้วยตัวต้านทานค่า 220 โอห์ม มีกระแสซิงค์ 24 มิลลิแอมป์ เมื่อแรงดันเอาต์พุตลอจิก "0" มีค่า 0.5 โวลต์ ส่วน HC หรือ HCT ถ้าใช้แรงดันเอาต์พุตลอจิก "0" คือ 0.5 โวลต์และกระแส 24 มิลลิแอมป์ เช่นเดียวกับแอลเอสทีทีแอลแล้วจะใช้กำลังมาก เพราะมีอิมพีแดนซ์สูงใช้กำลัง 0.25 วัตต์ ต่อหนึ่งเอาต์พุต (2 วัตต์ต่อ 8 เอาต์พุต) กระแสในขณะสวิตช์สูงและเกิดสัญญาณรบกวนมากกว่าแอลเอสทีทีแอล

### เมื่อใช้กับสายแพ


HCT ที่ขับสัญญาณเข้าไปในสายแพ ดังรูปที่ 10 โดยไม่มีการต่อปลายพูลอัพ หรือ สลั๊กบราวน์ ควรมีความยาวสายแพไม่เกิน 2 ฟุต ในขณะที่ส่งข้อมูลด้วยอัตราปกติเพราะจะเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เกิดสัญญาณรบกวนระหว่างกัน ทำให้ข้อมูลผิดพลาดได้เมื่อใช้สายแพยาวเกินกว่า 2 ฟุต




รูปที่ 10 สายแพจำกัดความยาว 2 ฟุต

ถ้าหากไม่ต่อปลายสายแต่สลับสายกราวด์ระหว่างสายสัญญาณ ดังรูปที่ 11 แล้ว จะเพิ่มความยาวสายแพได้ถึง 6 ฟุต โดยไม่มีสัญญาณรบกวน




รูปที่ 11 สลับสายกราวด์กับสายสัญญาณเพิ่มความยาวถึง 6 ฟุต

ไอซีซึ่งมีสปีดความเร็วสูง HCT ขับสายแพได้ไกลขึ้นกว่าเดิม โดยใช้เทคนิคการต่อ ปลายสายแบบต่าง ๆ ดังรูป 12 ถึง 15




รูปที่ 12 แสดงการต่อปลายแล้วเพิ่มความยาวถึงสองเท่า


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 13 เพิ่มการสลับกราวด์ความยาวสูงสุด 7 ฟุต




รูปที่ 14 เทอร์มินเนตแบบหนึ่งที่ขั้วสูงสุด 6 ฟุต



รูปที่ 15 เมื่อเพิ่มการสลับกราวด์ช่วยให้อับถึง 15 ฟุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 16 ความทนต่อสัญญาณรบกวนไฟตรง

### ความทนต่อสัญญาณรบกวน

หรือนอข้อมุมนี้ (noise immunity) คือขนาดของสัญญาณรบกวนสูงสุด ที่รวมกับสัญญาณจริงแล้วไม่ทำให้เอาต์พุตผิดไป

มาทำความเข้าใจกับความทนต่อสัญญาณรบกวนไฟตรงก่อน โดยแบ่งเป็นสองสถานะ คือ ลอจิก "0" และลอจิก "1"

$$\text{สัญญาณรบกวนไฟตรงของ "0"} = V_{IL \text{ max}} - V_{OL \text{ max}}$$

$$\text{สัญญาณรบกวนไฟตรงของ "1"} = V_{OH \text{ min}} - V_{IH \text{ min}}$$

จากรูปที่ 16 แสดงค่าทนต่อสัญญาณรบกวนไฟตรงทั้งสองสถานะ ส่วนตารางที่ 3 เป็นการเปรียบเทียบความทนต่อสัญญาณรบกวนของแอล เอสที่ที่แอลกับซีมอสความเร็วสูง

ตารางที่ 3 ให้ไฟเลี้ยงแอลเอสที่ที่แอล = 4.75 โวลต์ HC/HCT = 4.5 โวลต์

	LSTTL	HC	HCT	
$V_{OH \text{ min}}$	2.7	4.4	4.4	โวลต์
$V_{IH \text{ min}}$	2.0	3.15	2.0	โวลต์
ความทนสัญญาณรบกวนที่ลอจิก "1"	0.7	1.25	2.4	โวลต์
$V_{IL \text{ max}}$	0.8	0.9	0.8	โวลต์
$V_{OL \text{ max}}$	0.7	0.1	0.1	โวลต์
ความทนสัญญาณรบกวนที่ลอจิก "0"	0.4	0.8	0.7	โวลต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ตารางที่ 4 อัตราส่วนช่วงป้องกันสัญญาณรบกวนของแอลเอสทีที่แอลกับซีมอสความเร็วสูง

	LSTTL	HC	HCT
ช่วงป้องกันสัญญาณรบกวนเรทเวลลอจิก "1"	1	1.75	3.4
ช่วงป้องกันสัญญาณรบกวนเรทเวลลอจิก "0"	1	2	1.75
ช่วงอุณหภูมิที่ทนได้	0 ถึง 70°C	-40 ถึง 85°C	-40 ถึง 85°C
ไฟเลี้ยง		4.75 โวลต์	

ถ้าเราให้ช่วงป้องกันสัญญาณรบกวนไฟตรงของแอลเอสทีที่แอลมีค่าเป็น 1 ทั้งสถานะ "1" และ "0" เพื่อสะดวกในการหาอัตราส่วนกับซีมอสความเร็วสูง ดังตารางที่ 4 จะสังเกตได้ว่าอุณหภูมิที่ทนได้ของแอลเอสทีที่แอลน้อยกว่า

จากรูปที่ 17 เปรียบเทียบช่วงป้องกันสัญญาณรบกวนไฟตรงของแอลเอสทีที่แอลกับซีมอสความเร็วสูง จะเห็นได้ว่าแรงดันเอาต์พุตต่ำสุดลอจิก "1" ของ HC มากกว่าแรงดันอินพุตสูงสุดลอจิก "0" ของแอลเอสทีที่แอล เพราะฉะนั้น HC จึงสามารถขับแอลเอสทีที่แอลได้แต่จะสลับเป็นแอลเอสทีที่แอลขับ HC ไม่ได้ เนื่องจากแรงดันเอาต์พุตต่ำสุดลอจิก "1" ของแอลเอสทีที่แอลน้อยกว่าแรงอินพุตต่ำสุดลอจิก "1" ของ HC จำเป็นจะต้องใช้บัฟเฟอร์หรือฟลิป ตามรูปที่ 3 (a)

รูปกราฟที่ 17 แสดงระบบผสมที่ที่แอลกับ HCT โดยให้ HCT ขับที่ที่แอลช่วงป้องกันสัญญาณรบกวนไฟตรงที่ลอจิก "0" เท่ากันและ HCT ให้ช่วงป้องกันสัญญาณรบกวนไฟตรงที่ลอจิก "0" เท่ากัน และ HCT ให้ช่วงป้องกันสัญญาณรบกวนไฟตรงที่ลอจิก "1" ดีมาก จากกราฟแสดงให้เห็นว่าเราสามารถให้ HCT แทนที่ที่แอลได้เป็นอย่างดี





รูปที่ 17 แสดงช่วงป้องกันสัญญาณรบกวนไฟตรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## ความทนต่อสัญญาณรบกวนไฟสลับ

เราแบ่งขอบเขตออกเป็นสองสถานะ คือ สถานะลอจิก "1" และ "0" เช่นเดียวกับขอบเขตการทนต่อสัญญาณรบกวนในลักษณะไฟตรง โดยจะพิจารณาเฉพาะสถานะลอจิก "0"

ในการสร้างกราฟตามรูปที่ 18 (a) และ (b) นั้น ทำได้โดยป้อนพัลส์ที่ทราบขนาด คือ  $V_p$  ให้กับอินพุตของไอซีที่มีอัตรารับรู้สูง และปรับความกว้างของพัลส์ ( $t_w$ ) จนกว่าซีมอสนั้นจะเริ่มต่อสวิตช์ และเปลี่ยนสถานะของเอาต์พุตค่า  $V_p$  คือ แรงดันที่สวิตช์ลบลด้วยช่วงป้องกันสัญญาณรบกวนไฟตรงสถานะลอจิก "0" ที่ไม่คำนึงส่วนความกว้างของพัลส์  $t_w$  วัดเป็นครึ่งหนึ่งของความสูงของพัลส์  $V_p$  และมีช่วงเวลาขาขึ้นขาลงของสัญญาณ ( $t_r$  และ  $t_f$ ) เท่ากับ 0.6 นาโนวินาที



รูปที่ 18 แสดงคุณสมบัติความทนต่อสัญญาณรบกวนไฟสลับ (ในขณะที่มีโหลดเต็ม)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 18 (a) เป็นกราฟแสดงคุณสมบัติของ HC ส่วนรูป (b) แสดงคุณสมบัติของ HCT จะเห็นว่าเมื่อค่า  $I_o$  เพิ่มขึ้นผลลัพธ์ที่ได้จะต่ำลง นั่นคือความทนต่อสัญญาณรบกวนไฟสลับลดลง

ถ้า HC/HCT จ่ายเอาต์พุตให้กับโหลดเต็มที จะมีสัญญาณรบกวนไฟสลับเพิ่มขึ้น 0.3 V เท่านั้น

HC มีระดับอินพุตเทรชโวลต์เท่ากับ 1.3 โวลต์ และมีความทนต่อสัญญาณรบกวน 1.2 โวลต์ ส่วน HCT มีระดับอินพุตเทรชโวลต์เท่ากับ 2.5 โวลต์ และมีความทนต่อสัญญาณรบกวน 0.8 โวลต์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CLEAR: EQU 03H
SCAND: EQU 04H
SCANK: EQU 05H
PACK: EQU 06H
D TO H: EQU 0BH
DELAY: EQU 0FH

ORG 2000H

XOR A
LD (2300H),A
LD (2301H),A
LD IX,2300H
LOOP3: XOR A
EX AF,AF'
LD A,03 ;เคลียร์ DISPLAY BUFFER ให้เป็น 0
RST 10H
LOOP4: LD A,04 ;นำค่าใน DISPLAY BUFFER ไปแสดงที่ LED
LD B,02H ;DELAY
RST 10H
LOOP5: CALL SCANK
LD A,(3FFBH) ;เคลียร์ค่าใน KEYIN (3FFBH) ซึ่งเป็นที่เก็บ
CP 0FFH ;ค่า KEY CODE ให้เป็น 0FFH
JR Z,LOOP5
LD C,A
PUSH BC
CHECK: CALL SCANK
LD A,(3FFBH) ;CLEAR KEY
CP 0FFH
JR NZ,CHECK
POP BC

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

EX AF,AF'
INC A
CP 01
JR Z,LOOP8
EX AF,AF'
LD A,C
CP 13H
JR Z,STOP
EX AF,AF'
LOOP8: EX AF,AF'
LD A,C
CP 0AH
JR C,LOOP9
EX AF,AF'
DEC A
EX AF,AF'
JP LOOP4
LOOP9: LD A,C
LD L,A
LD H,22H
LD A,(HL)
LD (IX+0),A
INC IX
CALL SCAND
JP LOOP4
STOP: LD A,(2300H)
LD (3FE7H),A
LD A,(2301H)
LD (3FE8H),A

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

LD A,06 ;เปลี่ยนข้อมูลใน DISPLAY BUFFER ที่มีค่าตาม
RST 10H ;SEGMENT CODE ให้เป็น HEX
LD A,(3FF0H)
LD (3FF4H),A
LD A,0BH ; D TO H
RST 10H
LD A,(3FF2H)
LD E,A
DEC E
LD B,04
XOR A
DEC_E: ADD A,B
DEC E
JR NZ,DEC_E
LD H,25H
LD L,A
CALL DELAY
OUT (80H),A
CALL DELAY
OUT (81H),A
CALL DELAY
OUT (82H),A
CALL DELAY
OUT (83H),A
CALL DELAY
XOR A
LD (2300H),A
LD (2301H),A

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 LD IX,2300H  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

LOOP3_1: XOR A
          EX AF,AF'
          LD A,03
          RST 10H

LOOP4_1: LD A,04
          LD B,02H
          RST 10H

LOOP5_1: CALL SCANK
          LD A,(3FFBH)
          CP 0FFH
          JR Z,LOOP5_1
          LD C,A
          PUSH BC
CHECK_1: CALL SCANK
          LD A,(3FFBH)
          CP 0FFH
          JR NZ,CHECK_1
          POP BC
          EX AF,AF'
          INC A
          CP 01
          JR Z,LOOP8_1
          EX AF,AF'
          LD A,C
          CP 13H
          JR Z,STOP_1
          EX AF,AF'

```

LOOP8\_1: EX AF,AF'

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CP 0AH
JR C,LOOP9_1
EX AF,AF'
DEC A
EX AF,AF'
JP LOOP4_1
LOOP9_1: LD A,C
LD L,A
LD H,22H
LD A,(HL)
LD (IX+0),A
INC IX
CALL SCAND
JP LOOP4_1
STOP_1: LD A,(2300H)
LD (3FE7H),A
LD A,(2301H)
LD (3FE8H),A
LD A,06
RST 10H
LD A,(3FF0H)
OUT (84H),A
CALL DELAY
JP 2000H
SCANK: LD A,OFFH
LD (3FFBH),A
LD A,05
RST 10H
RET

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น หากมีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCAND: LD HL, 2300H

LD DE, 3FE7H

LD BC, 0002H

LDIR

RET

DELAY: PUSH HL

LD A, 0FH

LD B, 50H

RST 10H

POP HL

LD A, (HL)

INC HL

RET

/\* KEY CODE \*/

ORG 2200H

DB 3FH, 06H, 5BH, 4FH, 66H, 6DH, 7DH, 07H,

DB 7FH, 6FH, 77H, 7CH, 39H, 5EH, 79H, 71H

/\* DATA PICTURE MIXING EFFECTS \*/

ORG 2500H

DB 75H, 35H, 75H, 35H, 75H, 75H, 35H, 35H, 35H, 35H, 75H, 75H,

DB 35H, 75H, 35H, 75H, 77H, 37H, 77H, 37H, 7DH, 7DH, 3DH, 3DH,

DB 3DH, 3DH, 7DH, 7DH, 37H, 77H, 37H, 77H, 65H, 25H, 65H, 25H,

DB 05H, 45H, 05H, 45H, 45H, 05H, 45H, 05H, 25H, 65H, 25H, 65H,

DB 67H, 27H, 67H, 27H, 07H, 47H, 07H, 47H, 47H, 07H, 47H, 07H,

DB 27H, 67H, 27H, 67H, 6DH, 2DH, 6DH, 2DH, 0DH, 4DH, 0DH, 4DH,

DB 4DH, 0DH, 4DH, 0DH, 2DH, 6DH, 2DH, 6DH, 6FH, 2FH, 6FH, 2FH,

DB 6AH, 2AH, 6AH, 2AH, 2AH, 6AH, 2AH, 6AH, 2FH, 6FH, 2FH, 6FH,

DB 09H, 49H, 09H, 49H, 69H, 29H, 69H, 29H, 29H, 69H, 29H, 69H,

DB 49H, 09H, 49H, 09H, 66H, 26H, 66H, 26H, 06H, 46H, 06H, 46H,

DB 46H,06H,46H,06H,26H,66H,26H,66H,50H,10H,50H,10H,  
 DB 40H,00H,40H,00H,00H,40H,00H,40H,10H,50H,10H,50H,  
 DB B5H,F5H,B5H,F5H,BDH,BDH,FDH,FDH,5FH,F5H,B5H,B5H,  
 DB F5H,B5H,F5H,B5H,BDH,BDH,3DH,3DH,B7H,37H,B7H,37H,  
 DB B7H,77H,B7H,77H,BDH,BDH,7DH,7DH,35H,35H,35H,75H,  
 DB 35H,35H,75H,35H,75H,35H,35H,35H,35H,75H,35H,35H,  
 DB 7FH,3FH,7FH,3FH,0FH,4FH,0FH,4FH,4FH,0FH,4FH,0FH,  
 DB 3FH,7FH,3FH,7FH,0AH,4AH,0AH,4AH,6EH,2EH,6EH,2EH,  
 DB 2EH,6EH,2EH,6EH,4AH,0AH,4AH,0AH,6FH,6FH,6FH,2FH,  
 DB 6FH,2FH,6EH,2FH,2FH,6FH,2EH,6EH,2FH,2FH,2FH,6FH,  
 DB 0EH,4EH,0FH,4FH,6EH,2EH,6FH,2FH,2EH,6EH,2FH,6FH,  
 DB 4EH,0EH,4FH,0FH,

END


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# SN54HC4066, TLC4066I SILICON-GATE CMOS QUADRUPLE BILATERAL ANALOG SWITCH


D2922, JANUARY 1986

- High Degree of Linearity
- High On-Off Output Voltage Ratio
- Low Crosstalk Between Switches
- Low On-State Impedance . . .Typically 30 Ohms at  $V_{CC} = 12\text{ V}$
- Individual Switch Controls
- Extremely Low Input Current
- Functionally Interchangeable with National Semiconductor MM54/74HC4066, Motorola MC54/74HC4066, and RCA CD4066A

SN54HC4066 . . . J OR N PACKAGE  
TLC4066I . . . D OR N PACKAGE  
(TOP VIEW)



### logic symbol



† This symbol is in accordance with ANSI/IEEE Std 91-1984 and IEC Publication 617-12.

### description


The TLC4066 is a silicon-gate CMOS quadruple analog switch integrated circuit designed to handle both analog and digital signals. Each switch permits signals with amplitudes up to 12 volts peak to be transmitted in either direction.

Each switch section has its own enable input control. A high-level voltage applied to this control terminal turns on the associated switch section.

Applications include signal gating, chopping, modulation or demodulation (modem), and signal multiplexing for analog-to-digital and digital-to-analog conversion systems.

The SN54HC4066 is characterized for operation from  $-55^{\circ}\text{C}$  to  $125^{\circ}\text{C}$ , and the TLC4066I is characterized from  $-40^{\circ}\text{C}$  to  $85^{\circ}\text{C}$ .

### logic diagram (positive logic)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**SN54HC4066, TLC4066I**  
**SILICON-GATE CMOS QUADRUPLE BILATERAL ANALOG SWITCH**

Electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS	V <sub>CC</sub>	SN54HC4066			TLC4066I			UNIT
			MIN	TYP†	MAX	MIN	TYP†	MAX	
I <sub>SON</sub> On-state switch resistance	I <sub>S</sub> = 1 mA, V <sub>A</sub> = 0 to V <sub>CC</sub> . See Figure 1	4.5 V	100	220		100	200	Ω	
		9 V	50	110		50	105		
		12 V	30	90		30	85		
	I <sub>S</sub> = 1 mA, V <sub>A</sub> = 0 or V <sub>CC</sub> . See Figure 1	2 V	120	240		120	215		
		4.5 V	50	120		50	100		
		9 V	35	80		35	75		
On state switch resistance matching	V <sub>A</sub> = 0 to V <sub>CC</sub> . See Figure 1	4.5 V	10	20		10	20	Ω	
		9 V	5	15		5	15		
		12 V	5	15		5	15		
I <sub>I</sub> Control input current	V <sub>I</sub> = 0 or V <sub>CC</sub>	2 V or 6 V		± 1			± 1	μA	
I <sub>SOFF</sub> Off-state switch leakage current	V <sub>S</sub> = ± V <sub>CC</sub> . See Figure 2	5.5 V	± 10	± 600		± 10	± 600	nA	
		9 V	± 15	± 800		± 15	± 800		
		12 V	± 20	± 1000		± 20	± 1000		
I <sub>SON</sub> On-state switch leakage current	V <sub>A</sub> = 0 or V <sub>CC</sub> . See Figure 3	5.5 V	± 10	± 150		± 10	± 150	nA	
		9 V	± 15	± 200		± 15	± 200		
		12 V	± 20	± 300		± 20	± 300		
I <sub>CC</sub> Supply current	V <sub>I</sub> = 0 or V <sub>CC</sub> . I <sub>O</sub> = 0	5.5 V	2	40		2	20	μA	
		9 V	8	160		8	80		
		12 V	16	320		16	160		
C <sub>i</sub> Input capacitance	A or B	2 V to 12 V	15			15			pF
	C		5 10			5 10			
C <sub>f</sub> Feedthrough capacitance	A to B	2 V to 12 V	5			5			pF

† All typical values are at T<sub>A</sub> = 25 °C.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**SN54HC4066, TLC4066I**  
**SILICON-GATE CMOS QUADRUPLE BILATERAL ANALOG SWITCH**

switching characteristics over recommended operating free-air temperature range,  $C_L = 50 \text{ pF}$  (unless otherwise noted)

PARAMETER	TEST CONDITIONS	V <sub>CC</sub>	SN54HC4066			TLC4066I			UNIT
			MIN	TYP <sup>†</sup>	MAX	MIN	TYP <sup>†</sup>	MAX	
$t_{pd}$	See Figure 4	2 V		25	75	15	30	ns	
		4.5 V		5	15	5	13		
		9 V		4	12	4	10		
		12 V		3	13	3	11		
$t_{on}$	$R_L = 1 \text{ k}\Omega$ , See Figures 5 and 6	2 V		32	150	32	125	ns	
		4.5 V		8	30	8	25		
		9 V		6	18	6	15		
		12 V		5	15	5	13		
$t_{off}$	$R_L = 1 \text{ k}\Omega$ , See Figures 5 and 6	2 V		45	252	45	210	ns	
		4.5 V		15	54	15	45		
		9 V		10	48	10	40		
		12 V		8	45	8	38		
$f_{co}$	Switch cutoff frequency (channel loss = 3 dB)	4.5 V		100		100		MHz	
$V_{OCF(PP)}$	Control feedthrough voltage to any switch, peak to peak	4.5 V		180		180		mV	
	Frequency at which crosstalk attenuation between any two switches equals 50 dB	4.5 V		1		1		MHz	

<sup>†</sup>All typical values are at  $T_A = 25^\circ\text{C}$ .

**PARAMETER MEASUREMENT INFORMATION**





FIGURE 1. ON-STATE RESISTANCE TEST CIRCUIT



$V_S = V_A - V_B$   
 CONDITION 1:  $V_A = 0, V_B = V_{CC}$   
 CONDITION 2:  $V_A = V_{CC}, V_B = 0$

FIGURE 2. OFF-STATE SWITCH LEAKAGE CURRENT TEST CIRCUIT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**SN54HC4066, TLC4066I**  
**SILICON-GATE CMOS QUADRUPLE BILATERAL ANALOG SWITCH**

**PARAMETER MEASUREMENT INFORMATION**




FIGURE 3. ON-STATE SWITCH LEAKAGE CURRENT TEST CIRCUIT





FIGURE 4. PROPAGATION DELAY TIME, SIGNAL INPUT TO SIGNAL OUTPUT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**SN54HC4066, TLC4066I**  
**SILICON-GATE CMOS QUADRUPLE BILATERAL ANALOG SWITCH**

**PARAMETER MEASUREMENT INFORMATION**




**FIGURE 5. SWITCHING TIME ( $t_{PZL}$ ,  $t_{PLZ}$ ), CONTROL TO SIGNAL OUTPUT**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**SN54HC4066, TLC4066I**  
**SILICON-GATE CMOS QUADRUPLE BILATERAL ANALOG SWITCH**

**PARAMETER MEASUREMENT INFORMATION**




**FIGURE 6. SWITCHING TIME ( $t_{PZH}$ ,  $t_{PHZ}$ ), CONTROL TO SIGNAL OUTPUT**


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**SN54HC4066, TLC4066I**  
**SILICON-GATE CMOS QUADRUPLE BILATERAL ANALOG SWITCH**

**PARAMETER MEASUREMENT INFORMATION**



**FIGURE 7. CONTROL FEEDTHROUGH VOLTAGE**



NOTE: ADJUST  $f$  for  $a_X = \frac{V_{O2}}{V_{O1}} = 50 \text{ dB}$ .

**FIGURE 8. CROSSTALK BETWEEN ANY TWO SWITCHES, TEST CIRCUIT**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## SN54HC157, SN54HC158, SN74HC157, SN74HC158 QUADRUPLE 2-LINE TO 1-LINE DATA SELECTORS/MULTIPLEXERS

D2684, DECEMBER 1982—REVISED JUNE 1989


- Package Options Include Plastic "Small Outline" Packages, Ceramic Chip Carriers, and Standard Plastic and Ceramic 300-mil DIPs
- Dependable Texas Instruments Quality and Reliability

### description


These monolithic data selectors/multiplexers contain inverters and drivers to supply full data selection to the four output gates. A separate strobe input ( $\bar{G}$ ) is provided. A 4-bit word is selected from one of two sources and is routed to the four outputs. The 'HC157 presents true data whereas the 'HC158 presents inverted data.

The SN54HC157 and SN54HC158 are characterized for operation over the full military temperature range of  $-55^{\circ}\text{C}$  to  $125^{\circ}\text{C}$ . The SN74HC157 and SN74HC158 are characterized for operation from  $-40^{\circ}\text{C}$  to  $85^{\circ}\text{C}$ .

SN54HC157, SN54HC158 . . . J PACKAGE  
SN74HC157, SN74HC158 . . . D<sup>†</sup> OR N PACKAGE  
(TOP VIEW)



SN54HC157, SN54HC158 . . . FK PACKAGE  
(TOP VIEW)



NC—No internal connection



<sup>†</sup>Contact the factory for D availability

FUNCTION TABLE

STROBE $\bar{G}$	INPUTS		DATA		OUTPUT Y	
	SELECT $\bar{A}/\bar{B}$			'HC157	'HC158	
		A	B			
H	X	X	X	L	H	
L	L	L	X	L	H	
L	L	H	X	H	L	
L	H	X	L	L	H	
L	H	X	H	H	L	

H = high level, L = low level, X = irrelevant


### logic symbols<sup>†</sup>



<sup>†</sup>These symbols are in accordance with ANSI/IEEE Std 91-1984 and IEC Publication 617-12. Pin numbers shown are for D, J, and N packages.

**SN54HC157, SN54HC158, SN74HC157, SN74HC158  
QUADRUPLE 2-LINE TO 1-LINE DATA SELECTORS/MULTIPLEXERS**

logic diagrams (positive logic)



Pin numbers shown are for D, J, and N packages.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## SN54HC157, SN54HC158, SN74HC157, SN74HC158 QUADRUPLE 2-LINE TO 1-LINE DATA SELECTORS/MULTIPLEXERS

### absolute maximum ratings over operating free-air temperature range†

Supply voltage, $V_{CC}$ .....	-0.5 V to 7 V
Input clamp current, $I_{IK}$ ( $V_I < 0$ or $V_I > V_{CC}$ ) .....	$\pm 20$ mA
Output clamp current, $I_{OK}$ ( $V_O < 0$ or $V_O > V_{CC}$ ) .....	$\pm 20$ mA
Continuous output current, $I_O$ ( $V_O = 0$ to $V_{CC}$ ) .....	$\pm 25$ mA
Continuous current through $V_{CC}$ or GND pins .....	$\pm 50$ mA
Lead temperature 1,6 mm (1/16 in) from case for 60 s: FK or J package .....	300°C
Lead temperature 1,6 mm (1/16 in) from case for 10 s: D or N package .....	260°C
Storage temperature range .....	-65°C to 150°C

† Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

### recommended operating conditions

		SN54HC157			SN74HC157			UNIT
		SN54HC158			SN74HC158			
		MIN	NOM	MAX	MIN	NOM	MAX	
$V_{CC}$	Supply voltage	2	5	6	2	5	6	V
$V_{IH}$	High-level input voltage	$V_{CC} = 2$ V	1.5		1.5			V
		$V_{CC} = 4.5$ V	3.15		3.15			
		$V_{CC} = 6$ V	4.2		4.2			
$V_{IL}$	Low-level input voltage	$V_{CC} = 2$ V	0	0.3	0	0.3	V	
		$V_{CC} = 4.5$ V	0	0.9	0	0.9		
		$V_{CC} = 6$ V	0	1.2	0	1.2		
$V_I$	Input voltage	0	$V_{CC}$	0	$V_{CC}$	V		
$V_O$	Output voltage	0	$V_{CC}$	0	$V_{CC}$	V		
$t_t$	Input transition (rise and fall) times	$V_{CC} = 2$ V	0	1000	0	1000	ns	
		$V_{CC} = 4.5$ V	0	500	0	500		
		$V_{CC} = 6$ V	0	400	0	400		
$T_A$	Operating free-air temperature	-55	125	-40	85	°C		

### electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER	TEST CONDITIONS	$V_{CC}$	$T_A = 25^\circ\text{C}$		SN54HC157		SN74HC157		UNIT
			MIN	TYP	MAX	MIN	MAX	MIN	
$V_{OH}$	$V_I = V_{IH}$ or $V_{IL}$ , $I_{OH} = -20$ $\mu\text{A}$	2 V	1.9	1.998	1.9	1.9	V		
		4.5 V	4.4	4.499	4.4	4.4			
		6 V	5.9	5.999	5.9	5.9			
	4.5 V	3.98	4.30	3.7	3.84				
	$V_I = V_{IH}$ or $V_{IL}$ , $I_{OH} = -7.8$ mA	6 V	5.48	5.80	5.2	5.34			
$V_{OL}$	$V_I = V_{IH}$ or $V_{IL}$ , $I_{OL} = 20$ $\mu\text{A}$	2 V	0.002	0.1	0.1	0.1	V		
		4.5 V	0.001	0.1	0.1	0.1			
		6 V	0.001	0.1	0.1	0.1			
	4.5 V	0.17	0.26	0.4	0.33				
	$V_I = V_{IH}$ or $V_{IL}$ , $I_{OL} = 6$ mA	6 V	0.15	0.26	0.4	0.33			
$I_I$	$V_I = V_{CC}$ or 0	6 V	$\pm 0.1$	$\pm 100$	$\pm 1000$	$\pm 1000$	nA		
$I_{CC}$	$V_I = V_{CC}$ or 0, $I_O = 0$	6 V		8	160	80	$\mu\text{A}$		
$C_I$		2 to 6 V	3	10	10	10	pF		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**SN54HC157, SN54HC158, SN74HC157, SN74HC158**  
**QUADRUPLE 2-LINE TO 1-LINE DATA SELECTORS/MULTIPLEXERS**

switching characteristics over recommended operating free-air temperature range (unless otherwise noted),  $C_L = 50$  pF (see Note 1)

PARAMETER	FROM (INPUT)	TO (OUTPUT)	$V_{CC}$	$T_A = 25^\circ\text{C}$			SN54HC157 SN54HC158		SN74HC157 SN74HC158		UNIT
				MIN	TYP	MAX	MIN	MAX	MIN	MAX	
$t_{pd}$	A or B	Y	2 V		63	125	190		160		ns
			4.5 V		13	25	38		32		
			6 V		11	21	32		27		
$t_{pd}$	$\bar{A}/B$	Y	2 V		67	125	190		160		ns
			4.5 V		18	25	38		31		
			6 V		14	21	32		27		
$t_{pd}$	$\bar{C}$	Y	2 V		59	115	170		145		ns
			4.5 V		16	23	34		29		
			6 V		13	20	29		25		
$t_t$		Y	2 V		28	60	90		75		ns
			4.5 V		8	12	18		15		
			6 V		6	10	15		13		

$C_{pd}$	Power dissipation capacitance	No load, $T_A = 25^\circ\text{C}$	40 pF typ
----------	-------------------------------	-----------------------------------	-----------

switching characteristics over recommended operating free-air temperature range (unless otherwise noted),  $C_L = 150$  pF (see Note 1)

PARAMETER	FROM (INPUT)	TO (OUTPUT)	$V_{CC}$	$T_A = 25^\circ\text{C}$			SN54HC157 SN54HC158		SN74HC157 SN74HC158		UNIT
				MIN	TYP	MAX	MIN	MAX	MIN	MAX	
$t_{pd}$	A or B	Y	2 V		81	190	290		235		ns
			4.5 V		23	38	58		47		
			6 V		18	33	49		41		
$t_{pd}$	$\bar{A}/B$	Y	2 V		81	210	320		260		ns
			4.5 V		23	42	64		52		
			6 V		18	36	54		45		
$t_{pd}$	$\bar{C}$	Y	2 V		91	190	290		235		ns
			4.5 V		24	38	58		47		
			6 V		18	33	49		41		
$t_t$		Y	2 V		45	210	315		265		ns
			4.5 V		17	42	63		53		
			6 V		13	36	53		45		

NOTE 1: Load circuit and voltage waveforms are shown in Section 1.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**SN54HC74, SN74HC74**  
**DUAL D-TYPE POSITIVE-EDGE-TRIGGERED**  
**FLIP-FLOPS WITH CLEAR AND PRESET**  
D2864, DECEMBER 1982—REVISED JUNE 1989

- Package Options Include Plastic "Small Outline" Packages, Ceramic Chip Carriers, and Standard Plastic and Ceramic 300-mil DIPs
- Dependable Texas Instruments Quality and Reliability

**description**

These devices contain two independent D-type positive-edge-triggered flip-flops. A low level at the Preset or Clear inputs sets or resets the outputs regardless of the levels of the other inputs. When Preset and Clear are inactive (high), data at the D input meeting the setup time requirements are transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not directly related to the rise time of the clock pulse. Following the hold time interval, data at the D input may be changed without affecting the levels at the outputs.


The SN54HC74 is characterized for operation over the full military temperature range -55 °C to 125 °C. The SN74HC74 is characterized for operation from -40 °C to 85 °C.

**FUNCTION TABLE**

INPUTS				OUTPUTS	
PRE	CLR	CLK	D	Q	$\bar{Q}$
L	H	X	X	H	L
H	L	X	X	L	H
L	L	X	X	H <sup>†</sup>	H <sup>†</sup>
H	H	↑	H	H	L
H	H	↑	L	L	H
H	H	L	X	Q <sub>0</sub>	$\bar{Q}$ <sub>0</sub>


<sup>†</sup> This configuration is nonstable; that is, it will not persist when Preset or Clear returns to its inactive (high) level.

**logic symbol<sup>‡</sup>**



<sup>‡</sup> This symbol is in accordance with ANSI/IEEE Std 91-1984 and IEC Publication 617-12. Pin numbers shown are for D, J, and N packages.

**logic diagram, each flip-flop (positive logic)**



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**SN54HC74, SN74HC74**  
**DUAL D-TYPE POSITIVE-EDGE-TRIGGERED**  
**FLIP-FLOPS WITH CLEAR AND PRESET**

**absolute maximum ratings over operating free-air temperature range†**

Supply voltage, $V_{CC}$ .....	-0.5 V to 7 V
Input clamp current, $I_{IK}$ ( $V_I < 0$ or $V_I > V_{CC}$ ) .....	$\pm 20$ mA
Output clamp current, $I_{OK}$ ( $V_O < 0$ or $V_O > V_{CC}$ ) .....	$\pm 20$ mA
Continuous output current, $I_O$ ( $V_O = 0$ to $V_{CC}$ ) .....	$\pm 25$ mA
Continuous current through $V_{CC}$ or GND pins .....	$\pm 50$ mA
Lead temperature 1,6 mm (1/16 in) from case for 60 s: FK or J package .....	300 °C
Lead temperature 1,6 mm (1/16 in) from case for 10 s: D or N package .....	260 °C
Storage temperature range .....	-65 °C to 150 °C

† Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

**recommended operating conditions**

		SN54HC74			SN74HC74			UNIT
		MIN	NOM	MAX	MIN	NOM	MAX	
$V_{CC}$ Supply voltage		2	5	6	2	5	6	V
$V_{IH}$ High-level input voltage	$V_{CC} = 2$ V	1.5			1.5			V
	$V_{CC} = 4.5$ V	3.15			3.15			
	$V_{CC} = 6$ V	4.2			4.2			
$V_{IL}$ Low-level input voltage	$V_{CC} = 2$ V	0		0.3	0		0.3	V
	$V_{CC} = 4.5$ V	0		0.9	0		0.9	
	$V_{CC} = 6$ V	0		1.2	0		1.2	
$V_I$ Input voltage		0		$V_{CC}$	0		$V_{CC}$	V
$V_O$ Output voltage		0		$V_{CC}$	0		$V_{CC}$	V
$t_t$ Input transition (rise and fall) times	$V_{CC} = 2$ V	0		1000	0		1000	ns
	$V_{CC} = 4.5$ V	0		500	0		500	
	$V_{CC} = 6$ V	0		400	0		400	
$T_A$ Operating free-air temperature		-55		125	-40		85	°C

**electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)**

PARAMETER	TEST CONDITIONS	$V_{CC}$	$T_A = 25^\circ\text{C}$		SN54HC74		SN74HC74		UNIT	
			MIN	TYP	MAX	MIN	MAX	MIN		MAX
$V_{OH}$	$V_I = V_{IH}$ or $V_{IL}$ , $I_{OH} = -20 \mu\text{A}$	2 V	1.9	1.998		1.9		1.9	V	
		4.5 V	4.4	4.499		4.4		4.4		
		6 V	5.9	5.999		5.9		5.9		
	4.5 V	3.98	4.30		3.7		3.84			
	$V_I = V_{IH}$ or $V_{IL}$ , $I_{OH} = -5.2 \text{ mA}$	6 V	5.48	5.80		5.2		5.34		
$V_{OL}$	$V_I = V_{IH}$ or $V_{IL}$ , $I_{OL} = 20 \mu\text{A}$	2 V		0.002	0.1		0.1		0.1	V
		4.5 V		0.001	0.1		0.1		0.1	
		6 V		0.001	0.1		0.1		0.1	
	4.5 V		0.17	0.26		0.4		0.33		
	$V_I = V_{IH}$ or $V_{IL}$ , $I_{OL} = 5.2 \text{ mA}$	6 V		0.15	0.26		0.4		0.33	
$I_I$	$V_I = 0$ or $V_{CC}$	6 V		$\pm 0.1$	$\pm 100$		$\pm 1000$		$\pm 1000$	nA
$I_{CC}$	$V_I = 0$ or $V_{CC}$ , $I_O = 0$	6 V			4		80		40	$\mu\text{A}$
$C_i$		2 to 6 V		3	10		10		10	pF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**SN54HC74, SN74HC74**  
**DUAL D-TYPE POSITIVE-EDGE-TRIGGERED**  
**FLIP-FLOPS WITH CLEAR AND PRESET**

timing requirements over recommended operating free-air temperature range (unless otherwise noted)

		V <sub>CC</sub>	T <sub>A</sub> = 25°C			SN54HC74		SN74HC74		UNIT
			MIN	TYP	MAX	MIN	MAX	MIN	MAX	
f <sub>clock</sub>	Clock frequency	2 V	0		6	0	4.2	0	5	MHz
		4.5 V	0		31	0	21	0	25	
		6 V	0		36	0	25	0	29	
t <sub>w</sub>	PRE or CLR low	2 V	100			150		125	ns	
		4.5 V	20			30		25		
		6 V	17			25		21		
	CLK high or low	2 V	80			120		100		
		4.5 V	16			24		20		
		6 V	14			20		17		
t <sub>su</sub>	Data	2 V	100			150		125	ns	
		4.5 V	20			30		25		
		6 V	17			25		21		
	PRE or CLR inactive	2 V	25			40		30		
		4.5 V	5			8		6		
		6 V	4			7		5		
t <sub>h</sub>	Hold time data after CLK↑	2 V	0			0		0	ns	
		4.5 V	0			0		0		
		6 V	0			0		0		

switching characteristics over recommended operating free-air temperature range (unless otherwise noted), C<sub>L</sub> = 50 pF (see Note 1)

PARAMETER	FROM (INPUT)	TO (OUTPUT)	V <sub>CC</sub>	T <sub>A</sub> = 25°C			SN54HC74		SN74HC74		UNIT
				MIN	TYP	MAX	MIN	MAX	MIN	MAX	
f <sub>max</sub>			2 V	6	10		4.2		5	MHz	
			4.5 V	31	50		21		25		
			6 V	36	60		25		29		
t <sub>pd</sub>	PRE or CLR	Q or Q̄	2 V	70	230		345		290	ns	
			4.5 V	20	46		69		58		
			6 V	15	39		59		49		
	CLK	Q or Q̄	2 V	70	175		250		220		
			4.5 V	20	35		50		44		
			6 V	15	30		42		37		
t <sub>t</sub>		Q or Q̄	2 V	28	75		110		95	ns	
			4.5 V	8	15		22		19		
			6 V	6	13		19		16		

C <sub>pd</sub>	Power dissipation capacitance per flip-flop	No load, T <sub>A</sub> = 25°C	35 pF typ
-----------------	---	--------------------------------	-----------

NOTE 1: Load circuit and voltage waveforms are shown in Section 1.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## SN54HC04, SN74HC04 HEX INVERTERS

D2684, DECEMBER 1982—REVISED SEPTEMBER 1987

- Package Options Include Plastic "Small Outline" Packages, Ceramic Chip Carriers, and Standard Plastic and Ceramic 300-mil DIPs

- Dependable Texas Instruments Quality and Reliability

### description

These devices contain six independent inverters. They perform the Boolean function  $Y = \bar{A}$ .

The SN54HC04 is characterized for operation over the full military temperature range of  $-55^{\circ}\text{C}$  to  $125^{\circ}\text{C}$ . The SN74HC04 is characterized for operation from  $-40^{\circ}\text{C}$  to  $85^{\circ}\text{C}$ .

FUNCTION TABLE  
(each inverter)


INPUT	OUTPUT
A	Y
H	L
L	H

### logic symbols†




† This symbol is in accordance with ANSI/IEEE Std 91-1984 and IEC Publication 617-12. Pin numbers shown are for D, J, and N packages.

SN54HC04 . . . J PACKAGE  
SN74HC04 . . . D OR N PACKAGE  
(TOP VIEW)



SN54HC04 . . . FK PACKAGE  
(TOP VIEW)



NC—No internal connection

### logic diagram (positive logic)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**SN54HC04, SN74HC04  
HEX INVERTERS**

**absolute maximum ratings over operating free-air temperature range†**

Supply voltage, $V_{CC}$ .....	-0.5 V to 7 V
Input clamp current, $I_{IK}$ ( $V_I < 0$ or $V_I > V_{CC}$ ) .....	$\pm 20$ mA
Output clamp current, $I_{OK}$ ( $V_O < 0$ or $V_O > V_{CC}$ ) .....	$\pm 20$ mA
Continuous output current, $I_O$ ( $V_O = 0$ to $V_{CC}$ ) .....	$\pm 25$ mA
Continuous current through $V_{CC}$ or GND pins .....	$\pm 50$ mA
Lead temperature 1,6 mm (1/16 in) from case for 60 s: FK or J package .....	300°C
Lead temperature 1,6 mm (1/16 in) from case for 10 s: D or N package .....	260°C
Storage temperature range .....	-65°C to 150°C

† Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.

**recommended operating conditions**

		SN54HC04			SN74HC04			UNIT
		MIN	NOM	MAX	MIN	NOM	MAX	
$V_{CC}$	Supply voltage	2	5	6	2	5	6	V
$V_{IH}$	High-level input voltage	$V_{CC} = 2$ V	1.5		1.5			V
		$V_{CC} = 4.5$ V	3.15		3.15			
		$V_{CC} = 6$ V	4.2		4.2			
$V_{IL}$	Low-level input voltage	$V_{CC} = 2$ V	0	0.3	0	0.3	V	
		$V_{CC} = 4.5$ V	0	0.9	0	0.9		
		$V_{CC} = 6$ V	0	1.2	0	1.2		
$V_I$	Input voltage	0		$V_{CC}$	0		$V_{CC}$	V
$V_O$	Output voltage	0		$V_{CC}$	0		$V_{CC}$	V
$t_t$	Input transition (rise and fall) times	$V_{CC} = 2$ V	0	1000	0	1000	ns	
		$V_{CC} = 4.5$ V	0	500	0	500		
		$V_{CC} = 6$ V	0	400	0	400		
$T_A$	Operating free-air temperature	-55	125		-40	85		°C

**electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)**

PARAMETER	TEST CONDITIONS	$V_{CC}$	$T_A = 25^\circ\text{C}$			SN54HC04		SN74HC04		UNIT
			MIN	TYP	MAX	MIN	MAX	MIN	MAX	
$V_{OH}$	$V_I = V_{IH}$ or $V_{IL}$ , $I_{OH} = -20 \mu\text{A}$	2 V	1.9	1.998		1.9	1.9	V		
		4.5 V	4.4	4.499		4.4	4.4			
		6 V	5.9	5.999		5.9	5.9			
		4.5 V	3.98	4.30		3.7	3.84			
$V_{OL}$	$V_I = V_{IH}$ or $V_{IL}$ , $I_{OL} = 20 \mu\text{A}$	2 V		0.002	0.1		0.1	V		
		4.5 V		0.001	0.1		0.1			
		6 V		0.001	0.1		0.1			
		4.5 V		0.17	0.26		0.4		0.33	
$I_I$	$V_I = 0$ or $V_{CC}$	6 V		$\pm 0.1$	$\pm 100$		$\pm 1000$	nA		
		6 V			2		40		20	
$I_{CC}$	$V_I = V_{CC}$ or 0, $I_O = 0$	6 V						$\mu\text{A}$		
$C_i$		2 to 6 V		3	10		10	10	pF	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


**SN54HC04, SN74HC04  
HEX INVERTERS**

switching characteristics over recommended operating free-air temperature range (unless otherwise noted),  $C_L = 50 \text{ pF}$  (see Note 1)

PARAMETER	FROM (INPUT)	TO (OUTPUT)	VCC	$T_A = 25^\circ\text{C}$			SN54HC04		SN74HC04		UNIT
				MIN	TYP	MAX	MIN	MAX	MIN	MAX	
$t_{pd}$	A	Y	2 V	45	95		145		120	ns	
			4.5 V	9	19		29		24		
			6 V	8	16		25		20		
$t_t$		Y	2 V		38	75		110		95	ns
			4.5 V		8	15		22		19	
			6 V		6	13		19		16	

$C_{pd}$	Power dissipation capacitance per inverter	No load, $T_A = 25^\circ\text{C}$	20 pF typ
----------	--	-----------------------------------	-----------

NOTE 1: Load circuit and voltage waveforms are shown in Section 1.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MC14077B  
See Page 6-160


MC14078B/MC14081B,  
MC14082B  
See Page 6-5

**QUAD 2-INPUT "NAND" SCHMITT TRIGGER**

The MC14093B Schmitt trigger is constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. These devices find primary use where low power dissipation and/or high noise immunity is desired. The MC14093B may be used in place of the MC14011B quad 2-input NAND gate for enhanced noise immunity or to "square up" slowly changing waveforms.

- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Capable of Driving Two Low-Power TTL Loads or One Low-Power Schottky TTL Load Over the Rated Temperature Range
- Triple Diode Protection on All Inputs
- Pin-for-Pin Compatible with CD4093
- Can be Used to Replace MC14011B
- Independent Schmitt-Trigger at each Input

**MC14093B**



L SUFFIX  
CERAMIC  
CASE 632



P SUFFIX  
PLASTIC  
CASE 646



D SUFFIX  
SOIC  
CASE 751A

**MAXIMUM RATINGS\*** (Voltages Referenced to V<sub>SS</sub>)



Symbol	Parameter	Value	Unit
V <sub>DD</sub>	DC Supply Voltage	-0.5 to +18.0	V
V <sub>in</sub> , V <sub>out</sub>	Input or Output Voltage (DC or Transient)	-0.5 to V <sub>DD</sub> + 0.5	V
I <sub>in</sub> , I <sub>out</sub>	Input or Output Current (DC or Transient), per Pin	± 10	mA
P <sub>D</sub>	Power Dissipation, per Package†	500	mW
T <sub>stg</sub>	Storage Temperature	-65 to +150	°C
T <sub>L</sub>	Lead Temperature (8-Second Soldering)	260	°C

\*Maximum Ratings are those values beyond which damage to the device may occur.  
†Temperature Derating: Plastic "P" and D/DW" Packages: - 7.0 mW/°C From 65°C To 125°C  
Ceramic "L" Packages: - 12 mW/°C From 100°C To 125°C

**ORDERING INFORMATION**

MC14XXXBCP Plastic  
MC14XXXBCL Ceramic  
MC14XXXBD SOIC

T<sub>A</sub> = -55° to 125°C for all packages.



This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V<sub>in</sub> and V<sub>out</sub> should be constrained to the range V<sub>SS</sub> < (V<sub>in</sub> or V<sub>out</sub>) < V<sub>DD</sub>. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V<sub>SS</sub> or V<sub>DD</sub>). Unused outputs must be left open.

# MC14093B

## ELECTRICAL CHARACTERISTICS (Voltages Referenced to V<sub>SS</sub>)

Characteristic	Symbol	V <sub>DD</sub> V <sub>dC</sub>	-55°C		25°C			125°C		Unit
			Min	Max	Min	Typ #	Max	Min	Max	
Output Voltage V <sub>in</sub> = V <sub>DD</sub> or 0  V <sub>in</sub> = 0 or V <sub>DD</sub>	"0" Level  VOL	5.0	—	0.05	—	0	0.05	—	0.05	V <sub>dC</sub>
		10	—	0.05	—	0	0.05	—	0.05	
		15	—	0.05	—	0	0.05	—	0.05	
	"1" Level  VOH	5.0	4.95	—	4.95	5.0	—	4.95	—	V <sub>dC</sub>
		10	9.95	—	9.95	10	—	9.95	—	
		15	14.95	—	14.95	15	—	14.95	—	
Output Drive Current (V <sub>OH</sub> = 2.5 V <sub>dC</sub> ) (V <sub>OH</sub> = 4.6 V <sub>dC</sub> ) (V <sub>OH</sub> = 9.5 V <sub>dC</sub> ) (V <sub>OH</sub> = 13.5 V <sub>dC</sub> )  (V <sub>OL</sub> = 0.4 V <sub>dC</sub> ) (V <sub>OL</sub> = 0.5 V <sub>dC</sub> ) (V <sub>OL</sub> = 1.5 V <sub>dC</sub> )	Source  I <sub>OH</sub>	5.0	-3.0	—	-2.4	-4.2	—	-1.7	—	mA <sub>dC</sub>
		5.0	-0.64	—	-0.51	-0.88	—	-0.36	—	
		10	-1.6	—	-1.3	-2.25	—	-0.9	—	
	Sink  I <sub>OL</sub>	5.0	0.64	—	0.51	0.88	—	0.36	—	mA <sub>dC</sub>
		10	1.6	—	1.3	2.25	—	0.9	—	
		15	4.2	—	3.4	8.8	—	2.4	—	
Input Current	I <sub>in</sub>	15	—	±0.1	—	±0.00001	±0.1	—	±1.0	μA <sub>dC</sub>
Input Capacitance (V <sub>in</sub> = 0)	C <sub>in</sub>	—	—	—	—	5.0	7.5	—	—	pF
Quiescent Current (Per Package)	I <sub>DD</sub>	5.0	—	0.25	—	0.0005	0.25	—	7.5	μA <sub>dC</sub>
		10	—	0.5	—	0.0010	0.5	—	15	
		15	—	1.0	—	0.0015	1.0	—	30	
Total Supply Current**† (Dynamic plus Quiescent, Per Package) (C <sub>L</sub> = 50 pF on all outputs, all buffers switching)	I <sub>T</sub>	5.0	I <sub>T</sub> = (1.2 μA/kHz) f + I <sub>DD</sub>							μA <sub>dC</sub>
		10	I <sub>T</sub> = (2.4 μA/kHz) f + I <sub>DD</sub>							
		15	I <sub>T</sub> = (3.6 μA/kHz) f + I <sub>DD</sub>							
Hysteresis Voltage	V <sub>H†</sub>	5.0	0.3	2.0	0.3	1.1	2.0	0.3	2.0	V <sub>dC</sub>
		10	1.2	3.4	1.2	1.7	3.4	1.2	3.4	
		15	1.6	5.0	1.6	2.1	5.0	1.6	5.0	
Threshold Voltage Positive-Going	V <sub>T+</sub>	5.0	2.2	3.6	2.2	2.9	3.6	2.2	3.6	V <sub>dC</sub>
		10	4.6	7.1	4.6	5.9	7.1	4.6	7.1	
		15	6.8	10.8	6.8	8.8	10.8	6.8	10.8	
Negative-Going	V <sub>T-</sub>	5.0	0.9	2.8	0.9	1.9	2.8	0.9	2.8	V <sub>dC</sub>
		10	2.5	5.2	2.5	3.9	5.2	2.5	5.2	
		15	4.0	7.4	4.0	5.8	7.4	4.0	7.4	

# Data labelled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

\*\*The formulas given are for the typical characteristics only at 25°C.

†To calculate total supply current at loads other than 50 pF:

$$I_T(C_L) = I_T(50 \text{ pF}) + (C_L - 50) \text{ V/k}$$

where: I<sub>T</sub> is in μA (per package), C<sub>L</sub> in pF, V = (V<sub>DD</sub> - V<sub>SS</sub>) in volts, f in kHz is input frequency, and k = 0.004.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC14093B

SWITCHING CHARACTERISTICS ( $C_L = 50 \text{ pF}$ ,  $T_A = 25^\circ\text{C}$ )

Characteristic	Symbol	VDD Vdc	Min	Typ #	Max	Unit
Output Rise Time	$t_{TLH}$	5.0	—	100	200	ns
		10	—	50	100	
		15	—	40	80	
Output Fall Time	$t_{THL}$	5.0	—	100	200	ns
		10	—	50	100	
		15	—	40	80	
Propagation Delay Time	$t_{PLH}, t_{PHL}$	5.0	—	125	250	ns
		10	—	50	100	
		15	—	40	80	

#Data labeled "Typ" is not to be used for design purposes but is intended as an indication of the IC's potential performance.

FIGURE 1 - SWITCHING TIME TEST CIRCUIT AND WAVE FORMS





FIGURE 2 - TYPICAL SCHMITT TRIGGER APPLICATIONS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC14093B

FIGURE 3 – TYPICAL OUTPUT SOURCE CHARACTERISTICS TEST CIRCUIT





FIGURE 4 – TYPICAL OUTPUT SINK CHARACTERISTICS TEST CIRCUIT







FIGURE 5 – TYPICAL TRANSFER CHARACTERISTICS



PIN ASSIGNMENT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บรรณานุกรม

- Video mixer Part1, A.Rigby ,Elektor Electronice ,January 1990  
Number 174 ,page 33
- Video mixer Part2, A.Rigby ,Elektor Electronce ,February 1990  
Number 175 ,Page 47
- Video mixer Part3, A.Rigby ,Elektor Electronice ,March 1990  
Number 176 ,page 23
- Video mixer Part4, A.Rigby ,Elektor Electronice ,April 1990  
Number 177 ,page 46
- การเชื่อมต่อไอซีตระกูล HC/HCT , สมยศ กุญแจแปลง ,วารสารเคมีคอนดักเตอร์อิเล็กทรอนิกส์ ,กันยายน 2523 Number 95 ,หน้า 256
- การเชื่อมต่อไมโครโปรเซสเซอร์กับพอร์ , วิบูลย์ ชื่นแขก ,ไมโครโปรเซสเซอร์ , สำนักพิมพ์สถาบันเทคโนโลยีพระจอมเกล้าพระนครเหนือ ,หน้า 287
- เทคนิคการซ่อมเครื่องรับโทรทัศน์สี ,ดร.วิรัช เมฆสวรรค์ และนายโยชิคะชิ ซาวามูระ  
พิมพ์โดย สมาคมส่งเสริมความรู้ด้านเทคนิคระหว่างประเทศ หน้า 28-36