



ระบบสังเคราะห์ความถี่โดยโซ่เฟสล็อกคูลูปสำหรับวิทยุดิจิทัลย่าน
ความถี่ ยูเอชเอฟ

PHASE LOCK LOOP FREQUENCY SYNTHESIZER FOR DIGITAL
RADIO IN UHF BAND



โดย
1.นางสาวกรรกฎ มีพรหม
2.นางสาวนิศราภรณ์ ดงสกุล

วัน เดือน ปี..... 15 ต.ค 2560
เลขทะเบียน 037252
เลข วิทยานิพนธ์ 138345 ก 1587

ปริญญาานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิทยาศาสตรบัณฑิต
สาขาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ปีการศึกษา 2538
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบสังเคราะห์ความถี่โดยใช้เฟสล็อกคูลูปสำหรับวิทยุดิจิทัลย่าน
ความถี่ยูเอชเอฟ

PHASE LOCK LOOP FREQUENCY SYNTHESIZER FOR DIGITAL
RADIO IN UHF BAND

โดย

1. นางสาวกรกฎ มีพรหม 35104006
2. นางสาวนิศราภรณ์ ตั้งสกุล 35104224

อาจารย์ที่ปรึกษา
ดร.ทองทอด วานิชศรี

ปริญญานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิศวกรรมโทรคมนาคม
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2538

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2538

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง ระบบสังเคราะห์ความถี่โดยใช้เฟสล็อกคัลสำหรับวิทยุดิจิทัลย่านความถี่ยูเอชเอฟ

PHASE LOCK LOOP FREQUENCY SYNTHESIZER FOR DIGITAL RADIO IN UHF BAND

ผู้จัดทำ 1.นางสาวกรกฎ มีพรหม 35104006

2.นางสาวนิศราภรณ์ ตั้งสกุล 35104224



อาจารย์ที่ปรึกษา

(ดร. ทองตด วานิชศรี)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทคัดย่อ

ระบบสังเคราะห์ความถี่โดยใช้ความถี่เฟสล็อกคูลูปสำหรับวิทยุดิจิทัลย่านความถี่ยูเอชเอฟ
PHASE LOCK LOOP FREQUENCY SYNTHESIZER FOR DIGITAL RADIO IN UHF BAND

โดย 1.นางสาวกรกฎ มีพรหม 35104006

2.นางสาวนิศราภรณ์ ตั้งสกุล 35104224

อาจารย์ที่ปรึกษา ดร.ทองทอด วาณิชศรี

บทคัดย่อ

การทดลองนี้เป็นการศึกษาเกี่ยวกับระบบสังเคราะห์ความถี่แบบที่ใช้เฟสล็อกคูลูป โดยใช้ระบบสังเคราะห์ความถี่ผลิตความถี่ช่วง 735 MHz - 745 MHz ออกมา และนำมาผสมกับความถี่กลางที่ 60 MHz โดยใช้มิกเซอร์ ความถี่เอาต์พุตที่ออกมาจะเป็นความถี่ย่านความถี่วิทยุ ซึ่งเป็นความถี่ที่ใช้งานสำหรับระบบสังเคราะห์ความถี่จะเป็นการประยุกต์ใช้งานของเฟสล็อกคูลูป ซึ่งจะประกอบด้วยวงจรวีซีไอ, วงจรหารแบบพรีสเกลเลอร์ชนิดหารสองโมดูลัสซึ่งหารด้วยค่า 64/65 ลูปฟิลเตอร์และเฟสดีเทคเตอร์ วงจรวีซีไอได้จากการออกแบบโดยใช้วงจรคอลพิทส์ออสซิลเลเตอร์ ซึ่งค่าความถี่จะเปลี่ยนไปตามศักดาวิโวลทสไบอัสที่ป้อนเข้ามา ตัวหารสำหรับวงจรรหารจะใช้ไอพรวมเป็นตัวเก็บค่าตัวหารซึ่งสามารถเลือกได้โดยการกำหนดแอดเดรส วงจรสังเคราะห์ความถี่ที่ดีจะต้องสามารถผลิตสัญญาณความถี่โดยปราศจากความถี่แปลกปลอมต่าง ๆ และวงจรวีซีไอจะต้องสามารถออสซิลเลตความถี่ต่าง ๆ ได้ถูกต้อง

ABSTRACT

This paper presents phase lock loop frequency synthesizer, generated frequency range 735 to 745 MHz, and mix with 60 MHz center frequency by mixer. The required output frequency is RF. The synthesizer is applied by phase lock loop, it consists of VCO circuit, prescaler two modulus, loop filter and phase detector. The VCO is designed by using the colpitts oscillator and the frequency changes by reverse input voltage. EPROM is used to store the divider of prescaler which can be selected by assigning the address. The good synthesizer must generate required frequency without any undesired, and the good VCO must oscillate at any frequency correctly.

สารบัญ

บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการ	3
2.1 ระบบเฟสล็คคูลูป	4
2.1.1 ผลของลูปฟีดเตอร์และอัตราขยายลูปต่อคุณสมบัติการทำงานของเฟสล็คคูลูป	13
2.1.2 กระบวนการแคปเจอร์สัญญาณอินพุท	15
2.1.3 คุณสมบัติการแทรกตามสัญญาณอินพุท	18
2.1.4 พิสัยการล็คค	21
2.1.5 พิสัยแคปเจอร์	24
2.2 วงจรหารแบบพรีสเกลเลอร์	27
2.3 วงจรมิกเซอร์	29
บทที่ 3 การสร้างและการออกแบบ	31
3.1 การออกแบบวงจรวีซีไอ	31
3.1.1 การป้อนกลับแบบบวก	31
3.1.2 คอลพิทลอสซิลเลเตอร์	32
3.1.3 การหาค่าความต้านทานภายในใน L ที่ใช้ในวงจรความถี่สูง	33
3.1.4 การโปรแกรมข้อมูลลงในอีพ롬	37
3.2 การออกแบบวงจรแบนด์พาสฟีดเตอร์	38
บทที่ 4 การทดลองและผลการทดลอง	40
4.1 การทดลองวงจรวีซีไอ	40
4.2 การทดลองวงจรเฟสล็คคูลูป	42
4.3 การทดลองแบนด์พาสฟีดเตอร์	44
4.4 การทดลองวงจรมิกเซอร์	49
4.5 การทดลองระบบสังเคราะห์ความถี่	50
4.6 การทดสอบค่าความเพี้ยนฮาร์โมนิกส์	55
บทที่ 5 สรุปและวิจารณ์	56
ภาคผนวก	
หนังสืออ้างอิง	


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูปภาพ

	หน้าที่
รูปที่ 2.1 แสดงบล็อกไดอะแกรมของวงจรสังเคราะห์ความถี่ที่ใช้เฟสล็อกคูลูป	3
รูปที่ 2.2 แสดงบล็อกไดอะแกรมของวงจรเฟสล็อกคูลูป	5
รูปที่ 2.3 (ก) แสดงผลต่างเฟสเมื่อเฟสเท่ากัน	5
รูปที่ 2.3 (ข) แสดงเฟสของอินพุตที่ไม่เท่ากัน	6
รูปที่ 2.4 แสดงบล็อกไดอะแกรมของระบบ PLL ในลักษณะระบบป้อนกลับที่เป็นลิเนียร์	11
รูปที่ 2.5 แสดงถึงคุณสมบัติการแปลงความถี่ไปเป็นโวลต์เดจซึ่งขณะในระหว่างเวลา กระบวนการแคปเจอร์	16
รูปที่ 2.6 แสดงถึงคุณสมบัติการแปลงความถี่ไปเป็นโวลต์เดจ	19
2.6 (ก). เมื่อความถี่อินพุตเพิ่มขึ้นอย่างช้าๆ	19
2.6 (ข.) เมื่อความถี่อินพุตลดลง	19
รูปที่ 2.7 แสดงถึงคุณสมบัติรวมในการแปลงความถี่ไปเป็นโวลต์เดจของระบบเฟสล็อกคูลูป	20
รูปที่ 2.8 ระบบเฟสล็อกคูลูป	22
รูปที่ 2.9 พิสัยการล็อกของระบบเฟสล็อกคูลูป	23
รูปที่ 2.10 แสดงถึงคุณสมบัติเอ้าท์พุทของเฟสดีเทคเตอร์กับเฟลเออร์โรร์	24
รูปที่ 2.11 แสดงพิสัยแคปเจอร์ของระบบเฟสล็อกคูลูป	26
รูปที่ 2.12 แสดงวงจรสังเคราะห์ความถี่ที่ใช้วงจรหารแบบฟรีสเกลเลอร์	28
รูปที่ 2.13 แสดงตัวอย่างมิกเซอร์	30
2.13 (ก) มิกเซอร์ภาคเครื่องรับ	30
2.13 (ข) มิกเซอร์ภาคเครื่องส่ง	30
รูปที่ 3.1 แสดงบล็อกไดอะแกรมของระบบเปิดที่ไม่มีป้อนกลับ	31
รูปที่ 3.2 แสดงบล็อกไดอะแกรมของระบบปิดที่มีการป้อนกลับ	31
รูปที่ 3.3 แสดงวงจรคอลลพิทส์ออสซิลเลเตอร์	32
รูปที่ 3.4 แสดงวงจรเสมือนของวงจรคอลลพิทส์ออสซิลเลเตอร์	33
รูปที่ 3.5 แสดงลักษณะของค่าความเหนี่ยวนำที่ใช้ในวงจรความถี่สูง	33
รูปที่ 3.6 (ก) แสดงวงจรวีซีโอ	34
(ข) แสดงวงจรเสมือนของวงจรวีซีโอ	35
รูปที่ 3.7 แสดงวงจรโลว์พาสฟิลเตอร์	37
รูปที่ 3.8 แสดงรูปแบบการต่อวงจรแบนด์พาสฟิลเตอร์	39
รูปที่ 4.1 แสดงวงจรวีซีโอที่ใช้ในการทดลอง	40
รูปที่ 4.2 แสดงความสัมพันธ์ระหว่างความถี่ที่ออสซิลเลทที่ความถี่ต่างๆ กับแรงดันควบคุม	41

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.3 แสดงความสัมพันธ์ระหว่างความถี่ที่ออกสวิตช์เลขที่ความถี่ต่างๆ กับค่าของกำลังงาน	41
รูปที่ 4.4 แสดงลักษณะของสัญญาณความถี่ 740 MHz ที่ได้จากวีซีไอ	42
รูปที่ 4.5 แสดงวงจรของระบบสังเคราะห์ความถี่โดยใช้เฟสล็อกคูลูป	42
รูปที่ 4.6 แสดงสัญญาณของ ϕ_V และ ϕ_R ที่ความถี่ 740 MHz ในสภาวะล็อกค	43
รูปที่ 4.7 แสดงลักษณะของสัญญาณที่วัดได้จากชาลลอคดีเทค (LD) ในสภาวะล็อกค ไว้ที่ความถี่ 740 MHz	44
รูปที่ 4.8 แสดงวงจรแบนด์พาสฟิลเตอร์ความถี่ 800 MHz	44
รูปที่ 4.9 แสดงผลจากการซิมูเลทวงจรแบนด์พาสฟิลเตอร์ 800 MHz	45
รูปที่ 4.10 แสดงลักษณะของสัญญาณที่ผ่านแบนด์พาสฟิลเตอร์ 800 MHz	46
รูปที่ 4.11 แสดงวงจรแบนด์พาสฟิลเตอร์ความถี่ 60 MHz	46
รูปที่ 4.12 แสดงผลจากการซิมูเลทวงจรแบนด์พาสฟิลเตอร์ 60 MHz	47
รูปที่ 4.13 แสดงลักษณะของสัญญาณที่ผ่านวงจรแบนด์พาสฟิลเตอร์ 60 MHz	48
รูปที่ 4.14 แสดงผลการทดลองหลังจากผ่านมิกเซอร์	49
รูปที่ 4.15 แสดงวงจรของระบบสังเคราะห์ความถี่ทางภาคส่ง	50
รูปที่ 4.16 แสดงวงจรของระบบสังเคราะห์ความถี่ทางภาครับ	51
รูปที่ 4.17 แสดงความสัมพันธ์ระหว่างกำลังงานกับความถี่ทางภาคส่ง	54
รูปที่ 4.18 แสดงความสัมพันธ์ระหว่างกำลังงานกับความถี่ทางภาครับ	54



บทที่ 1

บทนำ

วงจรสังเคราะห์ความถี่ (frequency synthesizer) เป็นอุปกรณ์ที่ผลิตความถี่ที่แน่นอนออกมา จากความถี่อ้างอิงความถี่หนึ่ง คำว่า การสังเคราะห์ความถี่ ถูกใช้ครั้งแรกโดย Finden ในปี ค.ศ. 1943 สำหรับที่จะผลิตความถี่ออกมา เป็นความถี่ผลคูณจากความถี่อ้างอิงค่าหนึ่ง เมื่อไม่นานมานี้มีความ ก้าวหน้าทางการออกแบบวงจรรวม รวมทั้งการพัฒนาของวงจรสังเคราะห์ความถี่ที่ไม่แพงตามมาด้วย การประยุกต์ใช้ในเครื่องรับการสื่อสารต่าง ๆ ทำให้วงการเครื่องรับวิทยุเปลี่ยนโฉมหน้าไปอย่างมากโดย เฉพาะรูปร่างในตัวเครื่องจะมีปุ่มควบคุมต่าง ๆ มากขึ้น สามารถโปรแกรมเลือกความถี่ใช้งานได้มากจึง ทำให้เกิดการคล่องตัวในการวางข่ายการสื่อสาร วงการแรกที่นำระบบสังเคราะห์ความถี่มาใช้คือวงการ ทหาร (military) และกิจการเดินอากาศ (aviation) และจึงค่อย ๆ นำมาใช้ในวงการวิทยุสื่อสารทั่วไปตาม ลำดับ

การสังเคราะห์ความถี่สามารถใช้แทนคริสตอลเวทเเนเตอร์เป็นชุดที่แพงๆได้ในเครื่องรับวิทยุที่ เป็นแบบหลายช่องสัญญาณ คริสตอลออสซิลเลเตอร์ตัวหนึ่งจะให้ความถี่อ้างอิงออกมาและวงจร สังเคราะห์ความถี่จะผลิตความถี่อื่นๆหลายความถี่ออกมา อันเนื่องจากการที่มีราคาไม่แพง ง่ายต่อการ ควบคุมโดยวงจรดิจิทัล วงจรสังเคราะห์ความถี่จึงถูกรวมไว้ในการออกแบบระบบการสื่อสาร

การสังเคราะห์ความถี่แต่ละระบบจะมีความซับซ้อนแตกต่างกันซึ่งขึ้นอยู่กับช่วงความถี่ (frequency range), ช่วงห่างระหว่างขั้น(step size) หรือวิโซลูชัน (resolution) วิธีการสังเคราะห์ความถี่ที่เก่า แก่ที่สุดคือการสังเคราะห์ความถี่โดยตรง(direct frequency synthesis) ซึ่งใช้เป็นวงจรรวม วงจรคุณ ความถี่, ตัวหารและแบนด์พาสฟิลเตอร์ วิธีการสังเคราะห์ความถี่ทางตรงถูกแทนที่โดยการสังเคราะห์ ความถี่ทางอ้อม(indirect frequency synthesis) ที่ใช้ในกรประยุกต์ใช้งานซึ่งจะมีการใช้ เฟสล็อกลูป (phase lock loop) ให้เป็นประโยชน์ อาจจะเป็นแบบอนาลอกหรือดิจิทัลก็ได้ วิธีที่ใหม่ที่สุดคือการ สังเคราะห์ความถี่โดยวิธีดิจิทัลแบบทางตรง(direct digital frequency synthesis:DDFS) โดยใช้ คอมพิวเตอร์ที่เป็นดิจิทัลและตัวเปลี่ยนสัญญาณจากดิจิทัลเป็นอนาลอกในการผลิตหรือสร้าง สัญญาณออกมา

โดยปกติวงจรสังเคราะห์ความถี่จะสามารถกำเนิดสัญญาณเพียงสัญญาณเดียวแต่เลือกความถี่ หลายค่าในช่วงความถี่ใช้งานและมีความละเอียดขึ้นอยู่กับวิโซลูชัน ในกรณีที่เราเปลี่ยนความถี่หนึ่งไป ยังอีกค่าหนึ่งวงจรสังเคราะห์ความถี่จะต้องเปลี่ยนตามได้เร็วทันที กล่าวอีกอย่างหนึ่งคือล็อกความถี่ได้ ในเวลาอันรวดเร็ว นั่นคือช่วงเวลาล็อก(lock-up time)สั้น


วงจรสังเคราะห์ความถี่ที่ดีจะต้องผลิตสัญญาณความถี่เดียวโดยปราศจากความถี่แปลกปลอม ต่างๆ คุณสมบัตินี้เรียกว่า ความบริสุทธิ์ของสเปกตรัม(spectrum purity) นั่นคือความถี่ฮาร์โมนิคและ สปีวเวียสต่างๆจะต้องถูกกำจัดให้เหลือน้อยที่สุด นอกจากนี้ยังมีน้อยสที่่เกิดจากวงจรออสซิลเลเตอร์ซึ่งเรียก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ว่าเฟสล็อกล็อกจะช่วยให้วงจรสังเคราะห์ความถี่ที่มีความไม่บริสุทธิ์ไม่ใช้เพียงความถี่เดียวในช่วงใกล้เคียงกับความถี่ที่ต้องการ

ระบบสังเคราะห์ความถี่ที่สร้างขึ้นมาจะเปรียบเสมือนโลกของออสซิลเลเตอร์ซึ่งจะต้องนำไปผสมกับความถี่กลางที่ 60 MHz เพื่อให้ได้ความถี่ย่านวิทยุที่จะนำไปใช้งานต่อไป

บล็อกไดอะแกรมของขอบข่ายงานที่ทำในเทอมการศึกษาี้แสดงดังรูปที่ 1.1



รูปที่ 1.1 ก แสดงบล็อกไดอะแกรมทางภาคส่ง

รูปที่ 1.1 ข แสดงบล็อกไดอะแกรมทางภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 2

ทฤษฎีและหลักการ

ระบบสังเคราะห์ความถี่แบบที่ใช้เฟสล็อกคูล

เฟสล็อกคูลซินธิไซเซอร์ (Phase lock loop synthesizer) เป็นวงจรสังเคราะห์ความถี่ชนิดโปรแกรมได้ ทำหน้าที่ผลิตสัญญาณความถี่ขนาดพอเหมาะ และให้มีความถี่ตามที่เรากำหนดโดยการประยุกต์ใช้งานของเฟสล็อกคูล ซึ่งเป็นระบบป้อนกลับที่มีการเปลี่ยนความถี่และเฟสของวงจรของออสซิลเลเตอร์ตามสัญญาณอินพุตที่ป้อนเข้ามา บล็อกไดอะแกรมเบื้องต้นของเฟสล็อกคูลซินธิไซเซอร์แสดงดังรูปที่ 2.1 ประกอบด้วยส่วนสำคัญ 4 ส่วน ดังนี้

1. ส่วนเปรียบเทียบเฟส (Phase Detector :PD)
2. ลูปฟิลเตอร์ (Loop Filter :LF)
3. วงจรออสซิลเลเตอร์ควบคุมความถี่ด้วยแรงดัน (Voltage Control Oscillator: VCO)
4. วงจรหารความถี่ที่สามารถโปรแกรมได้ (Programmable Divider)



รูปที่ 2.1 แสดงบล็อกไดอะแกรมของวงจรสังเคราะห์ความถี่ที่ใช้เฟสล็อกคูล

สามารถอธิบายการทำงานคร่าวๆได้ดังนี้ ขณะที่ยังไม่มีสัญญาณเข้าไปในระบบ แรงดันควบคุม (control voltage) $V_c(\psi)$ จะเท่ากับศูนย์ VCO จะทำงานโดยตั้งความถี่ไว้ที่ f_0 ซึ่งเรียกว่า ความถี่ฟรีรันนิ่ง (free running frequency) ถ้ามีสัญญาณเข้าไปในระบบ เฟสดีเทคเตอร์จะทำการเปรียบเทียบเฟสและความถี่ของสัญญาณอินพุต f กับความถี่ของ VCO ถ้าเกิดความแตกต่างของสัญญาณทั้งสองเนื่องจากความถี่ไม่ตรงกันจะเกิดแรงดันคลาดเคลื่อนออกมา $V_e(\psi)$ แรงดันคลาดเคลื่อนนี้จะถูกกรองผ่านวงจรลูปฟิลเตอร์ ขยายแล้วป้อนให้กับ VCO ในการนี้แรงดันควบคุม $V_c(\psi)$ จะไปบังคับความถี่ของ VCO ให้เปลี่ยนไปในทิศทางที่จะลดความถี่ที่แตกต่างระหว่างความถี่ f_0 กับความถี่ f ถ้าความถี่ f ใกล้เคียงกับเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะวิธีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ f_0 จากการป้อนกลับของเฟสล็อกคูลูปซึ่งสัญญาณที่ป้อนกลับไปยังลูปฟิลเตอร์จะเป็นความถี่เอาต์พุทของ VCO ที่ถูกหารโดย N จะทำให้ VCO ชิงโครไนส์หรือ ล็อค(lock) กับสัญญาณอินพุทที่ป้อนเข้ามา ขณะที่ทำการล๊อคความถี่ของ VCO จะเท่ากับความถี่ของสัญญาณอินพุทพอดี

ในสภาวะล๊อคความถี่จะได้ว่า

$$f_r = f_d \quad (2.1)$$

และความถี่ที่ได้จากวงจรหาร

$$f_d = f_0 / N \quad (2.2)$$

ดังนั้นความถี่ที่เอาต์พุทจะได้เป็น

$$f_o = Nf_r \quad (2.3)$$

แต่ในสภาวะล๊อคความถี่ เฟสของสัญญาณทั้งสองจะยังคงต่างกันอยู่ซึ่งมีความจำเป็นต่อการผลิตแรงดันคลาดเคลื่อน $V_e(t)$ ที่จะไปคอยปรับความถี่ VCO จากค่าความถี่ฟรีรันนิ่งให้เท่ากับความถี่ที่เข้ามา ดังนั้นเฟสล็อกคูลูปจะยังคงรักษาสภาพการล๊อคอยู่ การที่ระบบสามารถที่จะปรับตัวได้เองทำให้เฟสล็อกคูลูปสามารถติดตามการล๊อคกับระบบซึ่งจะขึ้นอยู่กับแรงดันคลาดเคลื่อน


ช่วงของความถี่ซึ่งเฟสล็อกคูลูปสามารถทำการล๊อคอย่างแท้จริงกับสัญญาณอินพุทเรียกว่า ช่วงแคปเจอร์ (capture range) จะขึ้นอยู่กับขอบแบนด์ของมิเตอร์และอัตราขยายลูปปิดของระบบทั้งหมด

เฟสล็อกคูลูปที่มีการหารความถี่ชนิดโปรแกรมได้ภายในลูปเป็นวิธีที่เหมาะสมสำหรับการสังเคราะห์ความถี่ที่มีค่ามากจากความถี่อ้างอิงความถี่เดียว

คุณสมบัติที่ต้องการของวงจรสังเคราะห์ความถี่จะต้องผลิตสัญญาณความถี่ขนาดพอเหมาะและให้มีความถี่ตามที่เรากำหนด ช่วงความถี่ใช้งานของวงจรสังเคราะห์ความถี่จะจำกัดอยู่ในช่วงที่แน่นอนแล้วแต่การใช้งานและความละเอียดของความถี่ที่เปลี่ยนแปลงได้ที่ละชั้น ซึ่งเรียกว่า รีโซลูชัน (resolution)

2.1 ระบบเฟสล็อกคูลูป


ระบบเฟสล็อกคูลูปเบื้องต้นแสดงดังรูปที่ 2.2




รูปที่ 2.2 แสดงบล็อกไดอะแกรมของวงจรมอดูเลชันเฟสล็อกคูลูป

แต่ละส่วนมีผลต่อคุณสมบัติและการทำงานของระบบ หน้าที่ของแต่ละส่วนจะได้อธิบายดังนี้

1. เฟสดีเทคเตอร์ เฟสดีเทคเตอร์ทำหน้าที่เปรียบเทียบเฟสของอินพุตซึ่งจะมีสองผลของเฟสที่ต่างกันเรียกว่า เฟสเออร์เรอร์ เฟสเออร์เรอร์นี้จะมีค่าน้อยที่สุดเป็นศูนย์ และจะมีค่าที่มากที่สุดเป็น $\pi/2$ เฟสดีเทคเตอร์จะทำการเปลี่ยนเฟสเออร์เรอร์นี้ให้กลายเป็นระดับโวลต์เดทด้วยค่าคอนเวอร์ชันเกน K_d (volt/radian) ลักษณะการเปรียบเทียบเฟสของอินพุตทั้งสองของเฟสดีเทคเตอร์จะได้แสดงดังรูปที่ 2.3 ก



รูป 2.3 ก ผลต่างเฟสเมื่อเฟสเท่ากัน



รูปที่ 2.3 ข เมื่อเฟสของอินพุทไม่เท่ากัน

2. ลูปฟิลเตอร์ ทำหน้าที่กรองสัญญาณความถี่สูงที่ออกมาจากเฟสดีเทคเตอร์ เนื่องจากเฟสดีเทคเตอร์ให้เอาท์พุทเป็นสัญญาณดิจิตอลที่มีเฮิรตซ์โวลท์เทร่วมมาด้วย สัญญาณความถี่ที่เกิดขึ้นจากความต่างเฟส ยิ่งต่างเฟสมากความถี่ยิ่งสูง ดังนั้นลูปฟิลเตอร์จึงช่วยกรองเอาสัญญาณความถี่สูงซึ่งแสดงว่ามีความต่างเฟสมากออกทำให้ระบบสามารถแคปเจอร์ (capture) สัญญาณได้ในช่วงหนึ่งและช่วยให้ระบบรักษาการล็อกไว้ได้อีกด้วย

3. วิซีโอ จะทำหน้าที่ผลิตสัญญาณความถี่โดยการควบคุมระดับโวลท์เดทอินพุทด้วยคอนเวอร์ชันเกนเท่ากับ K_o (radian / volt) ระดับโวลท์เดทนี้จะได้จากเอาท์พุทของลูปฟิลเตอร์ ความถี่ที่ลอคมาจากลูปฟิลเตอร์จะมีผลทำให้เอาท์พุทของวิซีโอเปลี่ยนความถี่ด้วยเช่นกัน

การทำงานของระบบเฟสล็อกคูลูปสามารถอธิบายอย่างคร่าวๆได้ดังนี้ เฟสดีเทคเตอร์จะเปรียบเทียบเฟสของสัญญาณอินพุท $V_i(t)$ กับความถี่เอาท์พุทของ VCO และทำให้ได้เออเรอร์โวลท์เดจ $V_d(t)$ สัญญาณเออเรอร์โวลท์เดจนี้จะถูกกรองด้วยลูปฟิลเตอร์และถูกป้อนไปยังคอนโทรลอินพุทของ VCO ในรูปของแรงดันควบคุมเพื่อควบคุมความถี่ของ VCO

ตามปกติเมื่อไม่มีสัญญาณอินพุทป้อนให้กับระบบเฟสล็อกคูลูปเออเรอร์โวลท์เดจที่ผ่านลูปฟิลเตอร์ $V_d(t)$ ในฟีดแบ็คลูปจะมีค่าเป็นศูนย์ VCO จะทำงานที่ความถี่ศูนย์กลาง $\omega_c = 2\pi f_c$ ซึ่งเราเรียกว่าความถี่ฟรีรันนิ่งของ VCO

ถ้ามีสัญญาณอินพุทเป็นเฮิรตซ์ป้อนให้กับระบบเฟสล็อกคูลูปและสัญญาณดังกล่าวมีความถี่อินพุท $\omega_i = 2\pi f_i$ ใกล้เคียงกับความถี่ฟรีรันนิ่งพอเพียง การฟีดแบ็คของเฟสล็อกคูลูปจะทำให้ได้เออเรอร์โวลท์เดจไปขับ VCO ให้มีความถี่ซึ่งใคร่ในสกับความถี่อินพุทเมื่อความถี่ของ VCO ซึ่งใคร่ในสกับความถี่อินพุทแสดงว่าระบบเฟสล็อกคูลูปมีความถี่เอาท์พุทลอคกับความถี่ของสัญญาณอินพุท

การทำงานของระบบเฟสล็อกคูลูปสามารถแบ่งได้เป็น 3 ลักษณะตามคุณสมบัติของลูปดังนี้ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ก. เมื่อระบบไม่อยู่ในสภาวะลอค ($\omega_1 \neq \omega_0$)

จากระบบเฟสล็อกอยู่ในรูปที่ 2.1 เราสมมติสัญญาณ V_i และ V_o เป็นสัญญาณรูปคลื่นไซน์
มีค่าเป็น

$$V_i(t) = E_i \sin(\omega_1 t + \theta_i) \quad (2.4)$$

$$V_o(t) = E_o \sin(\omega_0 t + \phi_o) \quad (2.5)$$

เมื่อ ω_1 เป็นความถี่เชิงมุมของสัญญาณอินพุต

ω_0 เป็นความถี่เชิงมุมศูนย์กลางของ VCO

θ_i และ ϕ_o เป็นค่าเฟสคงที่ซึ่งขึ้นอยู่กับเวลาที่กำหนด

ถ้าเฟสดีเทคเตอร์มีคุณสมบัติเป็นอนาลอกมัลติพลายเออร์ เราจะได้สัญญาณเอาต์พุตของเฟสดีเทคเตอร์ (V_d) เป็น

$$V_d(t) = K_d \cos[(\omega_1 - \omega_0)t + \theta_i - \phi_o] \quad (2.6)$$

เนื่องจาก V_i และ V_o ไม่ซิงโครไนส์กัน

ดังนั้นสัญญาณเอาต์พุตของเฟสดีเทคเตอร์ V_d จะเป็นสัญญาณรูปคลื่นไซน์ที่มีแอมพลิจูดสูงสุดเท่ากับ K_d และมีความถี่เชิงมุมเท่ากับความถี่เชิงมุมระหว่างสัญญาณ V_i และ V_o คือ ω_1 และ ω_0 มีค่าแตกต่างกันมาก ดังนั้นโวลต์เดจ V_d จะไม่สามารถผ่านลูปฟิลเตอร์ได้ ทำให้ได้ค่า $V_c = 0$ และการฟีดแบ็คของลูปจะไม่มีผลอะไรคือไม่เกิดการเปลี่ยนแปลงใดๆภายในลูป เอาต์พุตโวลต์เดจของ VCO จะมีค่าอยู่ที่ความถี่ฟรีรันนิ่ง ดังนั้น ω_0 และ ϕ_o จะมีค่าเป็นอิสระอย่างสมบูรณ์ต่อ ω_1 และ θ_i พูดได้ว่าลูปไม่อยู่ในสภาวะลอค แต่ถ้า $\omega_1 - \omega_0 = \pm \Delta\omega$ มีค่าน้อยกว่าแบนด์วิดธ์ของลูปซึ่งกำหนดได้โดยพารามิเตอร์ของลูปและการฟีดแบ็คจะมีผลทำให้ระบบเข้าสู่สภาวะลอคได้

ข. เมื่อระบบเข้าสู่สภาวะลอค ($\omega_1 = \omega_0$)

ในกรณีที่สัญญาณเอาต์พุต VCO มีความถี่ซิงโครไนส์กับสัญญาณอินพุต V_i สัญญาณเอาต์พุต V_o จะมีค่าเป็น

$$V_o(t) = E_o \sin(\omega_1 t + \psi_o) \quad (2.7)$$

นอกจากนั้นค่าของเฟสของสัญญาณเอาต์พุต ψ_o จะเป็นลิเนียร์ฟังก์ชันกับเวลา ซึ่งมีค่าเป็น

$$\psi_o = (\omega_1 - \omega_0)t + \psi_o \quad (2.8)$$

และสัญญาณเอาต์พุตของเฟสดีเทคเตอร์หรือสัญญาณเออเรอร์จะกลายเป็นสัญญาณดีซี มีค่าเท่ากับ

$$V_d = K_d \cos(\theta_i - \psi_o) \quad (2.9)$$

ลูปฟิลเตอร์จะยอมให้สัญญาณดีซี V_d ผ่านได้และมีค่าเท่ากับ

$$V_c = V_d = K_d \cos(\theta_i - \psi_o) \quad (2.10)$$

VCO จะเป็นฟรีควานซีโมดูลเทคเตอร์ ความถี่เชิงมุมที่เปลี่ยนแปลงอย่างทันทีทันใดของ VCO ω_{inst} จะเป็นลิเนียร์ฟังก์ชันกับสัญญาณคอนโทรลอินพุท V_c โดยรอบความถี่เชิงมุมศูนย์กลาง

$$\omega_{inst} = d / dt (\omega_0 t + \phi_0) = \omega_0 + K_0 V_c \quad (2.11)$$

$$d / dt (\phi_0) = K_0 V_0 \quad (2.12)$$

เมื่อ K_0 เป็นคอนเวอร์ชันคอนสแตนท์ซึ่งแสดงถึงความไวในการโมดูลชั่นของ VCO แทนค่าสมการ (2.8) และ (2.9) ลงในสมการ (2.12) จะได้

$$\omega_1 - \omega_0 = K_u K_0 \cos (\theta_1 - \psi_0) \quad (2.13)$$

$$\psi_0 = \theta_1 - \cos^{-1} (\omega_1 - \omega_0 / K_u K_0) \quad (2.14)$$

ดังนั้นสัญญาณเอาร์ทพุทของเฟลดีเทคเตอร์ V_d สามารถเขียนได้เป็น

$$V_d = \omega_1 - \omega_0 / K_0 \quad (2.15)$$

ส่วนประกอบดีซีของเฟลดีเทคเตอร์เอาร์ทพุท V_d จะผ่านโลว์พาสฟิลเตอร์ไปเป็นคอนโทรลโวลท์เดจให้กับอินพุทของ VCO

$$V_c = V_d = \omega_1 - \omega_0 / K_0 \quad (2.16)$$

จากสมการ (2.16) จะเห็นได้ชัดเจนนว่า สัญญาณดีซี V_c จะไปทำให้ความถี่เชิงมุมของ VCO มีค่าเปลี่ยนไปจากศูนย์กลางของ VCO ω_0 ไปเท่ากับความถี่เชิงมุมของสัญญาณอินพุท ω_1 นั่นคือ

$$\omega_{inst} = \omega_0 + K_0 V_c = \omega_0 + \omega_1 - \omega_0 = \omega_1 \quad (2.17)$$

ถ้าความแตกต่างของความถี่เชิงมุมเริ่มต้น $(\omega_1 - \omega_0)$ มีค่าน้อยกว่าผลคูณของ $K_u K_0$ อย่างมาก สมการ (2.14) จะมีค่าเป็น

$$\theta_1 - \psi \cong \cos^{-1} 0 = \pi / 2 \quad (2.18)$$

จากสมการ(2.18) หมายความว่าถ้าความถี่ออฟเซทระหว่างสัญญาณอินพุทและสัญญาณ VCO จะมีค่าน้อยเมื่อลูบไม่อยู่ในสภาวะลอคและสัญญาณ VCO จะมีเฟสต่างกับสัญญาณอินพุท 90° เมื่อลูบอยู่ในสภาวะลอคหรือเฟลควอดดราเจอร์จะลอคคล้อยกับ $\omega_1 = \omega_0$ ด้วยเหตุผลนี้จึงแทนค่า ψ_0 ด้วยค่าเฟลเอาร์ทพุท θ_0 ดังนั้น

$$\theta_0 = \psi_0 - \pi / 2 \quad (2.19)$$

เอาร์ทพุทโวลท์เดทของเฟลดีเทคเตอร์เขียนได้ใหม่เป็น

$$\begin{aligned} V_d &= K_u \cos (\theta_1 - \psi_0) \\ &= K_u \cos [(\theta_1 - \theta_0) - \pi / 2] \\ V_d &= K_u \sin (\theta_1 - \theta_0) \end{aligned} \quad (2.20)$$

และจากสมการ(2.18) และ (2.19) จะได้ค่าเฟลเออร์เอร์เป็น

$$\theta_1 - \theta_0 = \sin^{-1} (\omega_1 - \omega_0 / K_u K_0) \quad (2.21)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อผลต่างของเฟส ($\theta_1 - \theta_0$) มีค่าน้อยพอเพียงจะได้ว่า

$$V_d \cong K_d (\theta_1 - \theta_0) \cong K_d \theta_e \quad (2.22)$$

เมื่อ $\theta_e = \theta_1 - \theta_0$ แต่เนื่องจากคุณสมบัติของเฟสดีเทคเตอร์แบบนี้เมื่อรูปเข้าสู่การล็อกสัญญาณของ วิซีไอ จะมีเฟสต่างไปจากสัญญาณอินพุต 90° คือ $(\theta_1 - (\theta_0 + \pi/2))$ เป็นลักษณะของเฟสควอดราเจอร์ดังนั้นเฟสดีเทคเตอร์จะให้เอาท์พุทโวลท์เดจที่เป็นสัดส่วนกับความต่างเฟสระหว่างสัญญาณอินพุต V_i กับสัญญาณเอาท์พุทของ วิซีไอ V_o ในลักษณะของควอดราเจอร์ คือ

$$\begin{aligned} V_d &= K_d (\theta_1 - (\theta_0 + \pi/2)) \\ &= K_d ((\theta_1 - \theta_0) - \pi/2) \\ &= K_d (\theta_e - \pi/2) \end{aligned} \quad (2.23)$$

สัญญาณเฟสเซ็นซิททิฟ V_d นี้จะผ่านรูปฟิลเตอร์ไปป้อนให้กับคอนโทรลอินพุทของ วิซีไอ เพื่อแก้ไขให้ความถี่ของ วิซีไอ เปลี่ยนจาก ω_0 ไปเป็น ω_1 และดำรงการล็อกให้คงอยู่จะได้

$$V_d = V_c = \omega_1 - \omega_0 / K_0 \quad (2.24)$$

$$\omega_1 = \omega_0 + K_0 V_c \quad (2.25)$$

จากสมการ (2.20) และ (2.21) จะหาค่าของเฟสเออร์เรอร์ θ_e ได้เป็น

$$\theta_e = \pi/2 + (\omega_1 - \omega_0 / K_d K_0) \quad (2.26)$$

จากสมการ (2.23) จะสังเกตได้ว่าเมื่อ $\omega_1 = \omega_0$ โวลท์เดจเอาท์พุทของ วิซีไอ จะมีเฟสควอดราเจอร์คือมีเฟสต่างไปจากเฟสของสัญญาณอินพุตโวลท์เดจ 90° เมื่อ ω_1 เคลื่อนที่ไปทางด้านสูงกว่า ω_0 มุมของเฟสจะเพิ่มขึ้นจาก 90° ไปสู่ค่าสูงสุด 180° ที่อยู่เหนือสุดของพิคัดการล็อก และถ้า ω_1 เคลื่อนไปทางด้านต่ำกว่า ω_0 มุมของเฟสจะลดลงจาก 90° ไปสู่ค่า 0° ที่ล่างสุดของพิคัดการล็อก

ค. การทำงานของระบบในลักษณะไดนามิก ($\theta_e(t) = \Delta\omega t$)

ถ้าความถี่ของสัญญาณอินพุทเปลี่ยนแปลงไปอย่างช้าๆ ระบบเฟสล็อกคลุปลังสามารถอยู่ในสภาวะล็อกได้และเปลี่ยนแปลงตามสัญญาณอินพุทโดยจะเพิ่มค่าของเฟสเออร์เรอร์ θ_e ระหว่าง วิซีไอ และสัญญาณอินพุทให้มากขึ้นตามเวลา จากนั้น θ_e ที่เพิ่มขึ้นจะถูกเปลี่ยนไปเป็นดีซีเออร์เรอร์โวลท์เดจ V_d ด้วยเฟสดีเทคเตอร์ เออร์เรอร์โวลท์เดจนี้จะไปขับให้ความถี่ของ VCO เลื่อนไปเท่ากับความถี่ของสัญญาณอินพุท ขณะที่ระบบเฟสล็อกคลุปลังเปลี่ยนแปลงตามสัญญาณอินพุท รูปเออร์เรอร์โวลท์เดจ V_d จะมีค่าเป็นสัดส่วนโดยตรงกับผลต่างระหว่างความถี่สัญญาณอินพุท ω_1 กับความถี่ฟรีรันนิ่ง ω_0 ของ VCO

การพิจารณาเรื่องการแทรกคั้งของระบบเฟสล็อกคลุปลังก็คือการพิจารณาถึงเฟสเออร์เรอร์ θ_e ของระบบ ระบบที่มีการแทรกคั้งที่ดีจะต้องมีเฟสเออร์เรอร์น้อย

สมมุติว่าระบบเฟสล็อกคลุปลังมีเฟสอินพุทเปลี่ยนแปลงไปในลักษณะสลับ หมายถึงว่า $\Delta\omega$ เท่ากับผลต่างระหว่างความถี่อินพุทกับความถี่ฟรีรันนิ่งของ VCO ($\Delta\omega = \omega_1 - \omega_0$)

รูปจะต้องการคอลโทรลโวลท์เดจเพื่อไปขับ VCO ให้มีความถี่เลื่อนไปเท่ากับ $\Delta\omega$ ดังนั้น V_c จะต้องมีค่าเป็น

$$R_c = \Delta\omega / K_o \quad (2.28)$$

เมื่อรูปเข้าสู่สภาวะคงที่ $V_c = V_d F(\theta)$ เมื่อ $F(\theta)$ คืออัตราขยายต่อสัญญาณดีซีของรูปฟิลเตอร์ สัญญาณ V_c จะทำให้รูปเข้าสู่สภาวะลอคดังเดิม เฟสดีเทคเตอร์เอาร์ทพุทจะให้เฟสเออร์เรอร์จะต้องเป็น

$$\theta_e = V_d / K_d \quad (2.29)$$

ดังนั้นเพื่อให้ได้คอนโทรลโวลท์เดจ V_c ตามที่ต้องการ เฟสเออร์เรอร์จะต้องมีค่าเป็น

$$\theta_e = \Delta\omega / K_o K_d F(0) \quad (2.30)$$

เมื่อเฟสเออร์เรอร์มีค่าเพิ่มขึ้นตามสมการ (2.30) รูปสามารถปรับตัวเองให้ความถี่เอาร์ทพุทของระบบการแทรกตามการเปลี่ยนแปลงของความถี่ของสัญญาณอินพุทหรือเฟสอินพุทที่เปลี่ยนไปตามเวลาและลอคได้กับสัญญาณอินพุทเหมือนดังเดิม

พิถีพิถันความถี่ตลอดช่วงที่ระบบเฟสล็อครูปสามารถดำรงการลอคไว้ได้กับสัญญาณอินพุทเราเรียกว่า "พิสัยการลอคของระบบ"

สมมุติว่าเราให้ ω_c เบี่ยงเบนไปจากความถี่ศูนย์กลาง ω_o ของ VCO เพื่อ $|\omega_c - \omega_o|$ มากกว่าค่าอัตราขยายรูป $K (\theta_o - \theta_e)$ จะมีค่าไม่สอดคล้องหรือไม่เป็นจริงตามสมการ (2.21) สภาวะสมดุลของการชิงใครในสัจะไม่สามารถดำรงอยู่ต่อไปได้และรูปจะหลุดออกไปจากการลอคกับความถี่ของสัญญาณอินพุท ความถี่ของ VCO จะกลับไปมีค่าเป็นความถี่ศูนย์กลาง ω_o และ V_d ก็จะกลับมาอยู่ในลักษณะของสัญญาณเอซี

สำหรับเฟสดีเทคเตอร์แบบมีคุณสมบัติการเปลี่ยนแปลงความถี่ไปเป็นโวลท์เดจเป็นลักษณะรูปคลื่นซายน์ ซิดจำกัดการแทรกตามความถี่สัญญาณอินพุทของรูปจะอยู่ในพิสัยจาก $\omega_o - K$ ถึง $\omega_o + K$ เมื่อ ω_c เท่ากับความถี่เชิงมุมศูนย์กลางของ VCO และ K เท่ากับอัตราขยายรูป ($K = K_o K_d$)

เอาร์ทพุทโวลท์เดจของเฟสล็อครูปจะนำไปประยุกต์ใช้งานเกี่ยวกับฟรีควนซ์ดีสคริมิเนเตอร์ (frequency discriminator) ส่วนความถี่เอาร์ทพุทจะนำไปใช้งานเกี่ยวกับการประมวลผลสถานะของสัญญาณฟรีควนซ์ซินเทสิสหรือการคืนรูปของสัญญาณนาฬิกา

ในการนำเอาเอาร์ทพุทโวลท์เดจของเฟสล็อครูปมาใช้งานเมื่อรูปอยู่ในสภาวะลอคกับความถี่อินพุท เออร์เรอร์โวลท์เดจ $V_d(\theta)$ ที่ได้จากเฟสดีเทคเตอร์จะมีค่าเป็นสัดส่วนกับความต่างของความถี่ระหว่างสัญญาณอินพุท ω_c และความถี่ฟรีรันนิ่งของ VCO และเออร์เรอร์โวลท์เดจนี้จะผ่านโลว์พาสฟิลเตอร์และถูกป้อนไปเป็นคอลโทรลโวลท์เดจให้กับอินพุทของ VCO เพื่อที่จะเปลี่ยนความถี่ของ VCO จาก ω_o ไปเป็น ω_c ให้การลอคคงอยู่ ถ้าความถี่ของอินพุทเปลี่ยนไปอย่างกรณีของสัญญาณ FM เออร์เรอร์โวลท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เดจจะเปลี่ยนไปเป็นสัดส่วนกับความถี่อื่นพุดที่เปลี่ยนแปลง เพื่อดำรงการลอคให้คงอยู่ดังนั้นเอาท์พุด
 โวลท์เดจจะเปรียบเสมือนฟรีควอนซีดีสคริมิเนเตอร์คือ สามารถแปลงการเปลี่ยนแปลงของความถี่อื่น
 พุดให้เป็นการเปลี่ยนแปลงของโวลท์เดจ

การนำเอาความถี่เอาท์พุดของเฟสลอคคูลูปมาใช้งานเมื่อลูปอยู่ในสภาวะลอคกับสัญญาณอิน
 พุด เอาท์พุดของ VCO จะให้ลुकคลื่นที่เปลี่ยนแปลงเป็นคาบเวลาด้วยความถี่ที่แน่นอนและเท่ากับ
 สัญญาณอินพุด ยกเว้นเฟสจะมีความต่างกัน θ_o และด้วยความต่างเฟสนี้จะทำให้เกิดเออร์เรอร์โวลท์
 เดจเพื่อรักษาให้เฟสลอคคูลูปอยู่ในสภาวะลอค ถ้าสัญญาณอินพุดประกอบด้วยคอมโพเนนท์ความถี่
 ต่างๆ มากมาย ซึ่งได้แก่ นอยส์ (noise) หรือสัญญาณรบกวนอื่น ๆ เราสามารถทำให้ระบบเฟสลอคคูลูป
 คอมโพเนนท์ความถี่จำเพาะที่กำหนดของสัญญาณอินพุดดังนั้นเอาท์พุดของ VCO จะให้กำเนิดความถี่
 จำเพาะนั้นใหม่ ขณะเดียวกันก็จะลดทอนหรือจำกัดความถี่ที่ไม่ต้องการอื่น ๆ นอกจากนั้นเอาท์พุดของ
 VCO สามารถใช้สำหรับให้กำเนิดใหม่หรือแยกเอาสัญญาณความถี่ที่ต้องการออกจากสัญญาณที่ไม่
 ต้องการ คุณสมบัตินี้ของเฟสลอคคูลูปทำให้ระบบเฟสลอคคูลูปเป็นระบบที่น่าสนใจสำหรับให้กำเนิด
 สัญญาณใหม่หรือแยกเอาสัญญาณต่ำ ๆ ที่ปนอยู่ในนอยส์ออกมาใหม่ได้


เมื่อระบบเฟสลอคคูลูปอยู่ในสภาวะลอค ลักษณะนอนลิเนียร์ของการแคปเจอร์ซึ่งจะเกิดขึ้นชั่ว
 ขณะก็จะหายไปแทนที่ด้วยความสัมพันธ์ที่เป็นลิเนียร์เกิดขึ้นระหว่างเอาท์พุดของเฟสดีเทคเตอร์และผล
 ต่างของเฟสระหว่างสัญญาณอินพุดและเอาท์พุดของ VCO ภายใต้สภาวะที่เราสามารถจะวิเคราะห์
 ระบบเฟสลอคคูลูปได้ในลักษณะระบบป้อนกลับที่เป็นลิเนียร์โดยใช้เทคนิคการวิเคราะห์ระบบป้อนกลับ
 แบบทั่วไปด้วยลาปลาซทรานส์ฟอร์มและสมการดิฟเฟอเรนเชียล

$$\Theta_o(s) / \Theta_r(s) = B(s) = \text{forward gain} / 1 + \text{open loop gain}$$

Θ_o คือ เฟสของ VCO

Θ_r คือ เฟสของสัญญาณอ้างอิง

(2.31)



รูปที่ 2.4 แสดงบล็อกไดอะแกรมของระบบ PLL ในลักษณะระบบป้อนกลับที่เป็นลิเนียร์

รูปที่ 2.4 แสดงถึงบล็อกไดอะแกรมของระบบเฟสล็อกคูลูปที่เป็นระบบป้อนกลับลิเนียร์ในโดเมนคอมเพล็กซ์ฟรีควเอนซีเมื่อ $s = \sigma + j\omega$ คือตัวแปรตามความถี่เชิงซ้อน เฟสดีเทคเตอร์จะให้เอาท์พุตโวลต์เตจเป็นสัดส่วนกับผลต่างของเฟส θ_e ระหว่างสัญญาณอินพุตและเอาท์พุต VCO ที่มีคอนเวอร์ชันเกน K_v และมีหน่วยเป็น (โวลต์/เรเดียน) ทรานส์เฟอร์ฟังก์ชันของลูปฟิลเตอร์เท่ากับ $F(s)$ และของแอมพลิฟายเออร์เท่ากับ A สมมติ $F(s)$ จะมีอัตราขยายเป็นหนึ่งที่มีความถี่ต่ำ อัตราขยายโวลต์เตจไปเป็นความถี่ของ VCO มีค่าเท่ากับ K_v และมีหน่วยเป็น (เรเดียน/ วินาที/ โวลต์)

เอาท์พุตของเฟสดีเทคเตอร์เป็นสัดส่วนกับผลต่างของเฟสระหว่างสัญญาณอินพุต

$$V_e = K_d (\theta_i - \theta_o) \quad (2.32)$$

เมื่อ θ_i คือเฟสของ VCO ที่ถูกหาร

สมมติให้ VCO เป็นอุปกรณ์ที่มีลักษณะเป็นลิเนียร์ มีความถี่เอาท์พุตแตกต่างจากความถี่ฟรีรันนิ่งโดยการเพิ่มขึ้นของความถี่

$$2\pi\delta f = K_v V_e \quad (2.33)$$

เมื่อ V_e คือโวลต์เตจเอาท์พุตของโลว์พาสฟิลเตอร์

ดังนั้นความถี่ก็เป็นเวลาที่เบี่ยงเบนของเฟสจากขั้นตอนของ VCO สามารถอธิบายได้ว่า

$$2\pi\delta f = d/dt(\theta_e) = K_v V_e \quad (2.34)$$

ซึ่งจากสมการนี้สมมติระบบเฟสล็อกคูลูปสามารถแทนได้ในลักษณะของเส้นตรง ฟังก์ชันที่สัมพันธ์กับ $\theta_o(s)$ และ $\theta_i(s)$ คือ

$$B(s) = \theta_o(s) / \theta_i(s) = [K_d K_v F(s) / s] / [1 + K_d K_v F(s) / Ns] \quad (2.35)$$

$$\text{จะได้ฟอร์เวิร์ดเกนเท่ากับ} \quad G(s) = K_d K_v F(s) / S \quad (2.36)$$

$$\text{และโอเพนลูปเกนเท่ากับ} \quad G(s)H(s) = K_d K_v F(s) / Ns \quad (2.37)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.1 ผลของรูปฟิลเตอร์และอัตราขยายรูปที่มีต่อคุณสมบัติการทำงานจากระบบเฟสล็อคคูลูป

ฟังก์ชันของรูปฟิลเตอร์ $F(s)$ มีผลต่อคุณสมบัติการทำงานจากระบบเฟสล็อคคูลูปอย่างมาก เมื่อระบบเฟสล็อคคูลูปอยู่ในสภาวะล็อก หน้าทีของรูปฟิลเตอร์ร่วมกับอัตราขยายรูป $K_u K_o A$ จะเป็นตัวกำหนดที่ผลตอบสนองชั่วคราว และ คุณสมบัติของผลตอบสนองทางความถี่ของระบบ เมื่อระบบเฟสล็อคคูลูปไม่อยู่ในสภาวะล็อก รูปฟิลเตอร์จะมีผลเด่นชัดในการควบคุมคุณสมบัติของการแคปเจอร์ของรูป

ก. รูปลำดับที่หนึ่ง

การทำงานของเฟสล็อคคูลูปในกรณีง่ายที่สุดก็คือรูปฟิลเตอร์ไม่ได้ต่ออยู่ในรูปกระทำโดยการตั้งให้ $F(s)=1.0$ ระบบเฟสล็อคคูลูปแบบนี้เรียกว่า "รูปลำดับที่หนึ่ง" เนื่องจากทรานส์เฟอ์ฟังก์ชันจะลดลงเหลือโพลเดี่ยวของโวลท์พาสฟิลเตอร์

$$V_o / \Delta\omega_i = 1/K_o * 1/(1 + s/K_u K_o A) \quad (2.38)$$

$$\Delta\omega_i = d/dt (\theta_i) \quad (2.39)$$

$\Delta\omega_i$ คือการเบี่ยงเบนไปของความถี่ของสัญญาณอินพุท

ระบบจะมีลักษณะเหมือนกับโวลท์พาสฟิลเตอร์แบบโพลเดี่ยวที่มีคอนเวอร์ชันเกนที่ความถี่ต่ำเท่ากับ $1/K_o$ และมีแบนวิดธ์ -3 dB เท่ากับ $K_u K_o A$ นอกจากนั้นที่ ดีซี หรือความถี่ต่ำ ๆ เมื่อ $s \rightarrow 0$ และ $F(s) \cong 1.0$ จะได้ว่า

$$V_o / \Delta\omega_i \Big|_{s=0} = 1/K_o \quad (2.40)$$

สมการ (2.14) แสดงถึงคุณสมบัติการเปลี่ยนแปลงความถี่ไปเป็นโวลท์เดจที่เป็นลิเนียร์

ผลตอบสนองของระบบเฟสล็อคคูลูปในสภาวะล็อกต่อการเปลี่ยนแปลงของความถี่อินพุทจะได้รับอิทธิพลจากพารามิเตอร์สองตัวคือ ทรานส์เฟอ์ฟังก์ชันของรูปฟิลเตอร์ $F(s)$ และแฟคเตอร์ของอัตราขยายรูป $K_u K_o A$

รูปลำดับที่หนึ่งจะมีขีดจำกัดในการใช้งานเนื่องจากรูปลำดับที่หนึ่งจะมีการเลือกเฟ้นและคุณสมบัติการกำจัดสัญญาณรบกวนไม่ดี สาเหตุจากในระบบไม่มีรูปฟิลเตอร์ เมื่อไม่มีรูปฟิลเตอร์คอมโพเนนท์ความถี่สูงที่ออกมาจากเฟสดีเทคเตอร์จะปรากฏโดยตรงที่เอาท์พุท เอาท์พุท V_o นี้จะประกอบด้วยคอมโพเนนท์เนื่องจากนอยส์หรือสัญญาณที่ไม่ต้องการที่เอาท์พุทที่มีความถี่ใกล้เคียงกับความถี่สัญญาณที่ต้องการ ดังนั้นคุณสมบัติการเลือกเฟ้นของระบบเฟสล็อคคูลูปจะเลวลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของเฟสลอคคูลูปที่ไม่มีฟิลเตอร์จะมีข้อเสียคือ ถ้าหากสัญญาณอินพุตมีสัญญาณรบกวนที่อยู่นอกแบนด์รวมเข้ามาด้วยจะมีผลทำให้ความถี่เอาต์พุตเปลี่ยนแปลงตามไปด้วย ดังนั้นลูปฟิลเตอร์มีความจำเป็นอย่างมากในกรณีที่สัญญาณรบกวนที่อินพุตเพื่อกำจัดเอาต์พุตสัญญาณรบกวนออกไป

ข. ลูปลำดับที่สอง

ในการประยุกต์ใช้งานทั่วไป ระบบเฟสลอคคูลูปจะใช้โลว์ (P) ฟิลเตอร์แบบมีโพลเดียวและระบบเฟสลอคคูลูปจะอธิบายได้ทรานส์เฟอร์ฟังก์ชันที่มีสองโพล ซึ่งเรียกกันทั่วไปว่า “ลูปลำดับที่สอง” โครงสร้างของโลว์พาสฟิลเตอร์ที่ใช้กับทั่วไปเป็นฟิลเตอร์แบบโพลเดียว ซึ่งมีทรานส์เฟอร์ฟังก์ชันเป็น

$$F(s) = 1 / (1 + s/\omega_1) \quad (2.41)$$

เมื่อ $\omega_1 = 1/R_1C_1$ เป็นแบนด์ของโลว์พาสฟิลเตอร์

เนื่องจากฟิลเตอร์จะทำให้เกิดเฟสล่าช้าลงไป 90° ที่ความถี่สูง ซึ่งหมายถึง “แฉีกฟิลเตอร์” จะได้ทรานส์เฟอร์ฟังก์ชันเป็น

$$V_o(s)/\Delta\omega_1(s) = 1/K_0 [1/(1 + s/K_L + s^2/\omega_1 K_L)] \quad (2.42)$$

ค่ารากหรือโพลของระบบเฟสลอคคูลูปจะได้ว่า

$$S_1, S_2 = \omega_1/2 [1 \pm \sqrt{1 - (4K_L/\omega_1)}] \quad (2.43)$$

$$K_L = K_0 K_A$$

เมื่อเพิ่มค่าของ K_L โพลจะกลายเป็นค่าเชิงซ้อนคู่เสมือนและระบบจะเป็นอันเดอร์แดมพ์ (underdamped) จากสมการ(2.42) จะเขียนในเทอมใหม่ได้เป็น

$$V_o/\Delta\omega_1 = 1/k_0 [1/s^2/\omega_n^2 + (2\zeta/\omega_n)s + 1] \quad (2.44)$$

เมื่อ $\omega_n = \sqrt{K_L\omega_1} \quad (2.45)$

และ $\zeta = (1/2) \sqrt{\omega_1/K_L} \quad (2.46)$

จะสังเกตได้ว่าหากแบนด์วิธของลูปฟิลเตอร์ ω_1 ลดลงหรือ K_L เพิ่มขึ้น ค่าแดมปีงของลูปจะลดลง(หมายถึงความถี่ ζ จะลดลง) ผลตอบสนองทางความถี่ของลูปจะเป็นพีค (peaking) และผลตอบสนองต่อสเตปของลูปในช่วงเริ่มต้นชั่วขณะจะเกิดการขอลซิลเลท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าพีด (peaking) ในผลตอบสนองทางความถี่จะเป็นสาเหตุให้เกิดความผิดเพี้ยนในสัญญาณเอาร์ทพุทที่ถูกตีมอดูเลทมาจากเอฟเอ็ม และเป็นสาเหตุให้เกิดการแกว่งไกวหรือให้ผลตอบสนองที่เลวเมื่อลูบมีการรบกวนเกิดขึ้นชั่วขณะ การออกแบบระบบเฟสล็อคลูปให้มีคุณสมบัติการทำงานให้ดีที่สุดควรกำหนดให้โครงสร้างโพลของโลว์พาสฟิลเตอร์มีค่าแฟลต (flat) มากที่สุด แดมปีงแฟคเตอร์ควรมีค่าเท่ากับ $1/\sqrt{2}$ จะได้ ω_1 ที่เหมาะสมเป็น

$$\omega_1 = 2K_L \quad (2.47)$$

และความถี่ที่ -3 dB แบนด์วิธของลูบจะได้เป็น

$$\omega_{-3\text{ dB}} = \omega_n = \sqrt{K_L \omega_1} = \sqrt{2} K_L \quad (2.48)$$

วงจรเฟสล็อคลูปที่ใช้ในระบบสื่อสารทั่วไป จะต้องการให้มีพิสัยการลอคกว้าง เพื่อที่จะสามารถติดตามการเปลี่ยนแปลงความถี่ของสัญญาณอินพุทได้ช่วงกว้าง นอกนั้นก็ต้องการให้ระบบมีแบนด์วิธของลูบแคบๆ เพื่อกำจัดสัญญาณที่อยู่นอกแบนด์

2.1.2 กระบวนการแคปเจอร์สัญญาณอินพุท

คุณสมบัติที่สำคัญในการทำงานของระบบเฟสล็อคลูปคือ กระบวนการแคปเจอร์ (Capture Process) เป็นกระบวนการที่จะทำให้ระบบได้มาซึ่งการลอคกับสัญญาณอินพุทโดยที่ลูบจะเริ่มต้นจากสภาวะฟรีรันนิ่ง กระบวนการแคปเจอร์นี้เป็นกระบวนการที่ค่อนข้างยุ่งยากและมีลักษณะเป็นออสซิลเลี่ยรซึ่งเราจะได้อธิบายถึงคุณสมบัติของกระบวนการนี้ต่อไป


ขั้นแรกสมมติว่าพีดแบ็คลูบของระบบเฟสล็อคลูปถูกตัดขาดระหว่างลูบฟิลเตอร์เอาร์ทพุทและคอนโทรลอินพุทของ VCO ซึ่งจะทำให้ V_o มีค่าเป็นศูนย์ และ VCO จะออสซิลเลทอย่างต่อเนื่องที่ความถี่ฟรีรันนิ่ง ω_0 ต่อจากนั้นสมมติว่าสัญญาณอินพุทถูกป้อนให้ลูบด้วยความถี่ ω_1 ซึ่งเป็นความถี่ที่ใกล้เคียงกับ ω_0 แต่ไม่เท่ากับ ω_0 ในกรณีนี้เฟสดีเท็คเตอร์มีฟังก์ชันเหมือนกับมัลติพลายเออร์หรือมิกเซอร์ ดังนั้นเอาร์ทพุทโวลท์เตจที่ได้จากเฟสดีเท็คเตอร์จะเป็นคอมโปเน้นท์ของสองความถี่ที่มีผลบวกของความถี่

$$\omega_{\text{sum}} = \omega_0 + \omega_1 \quad (2.49)$$

และผลต่างของความถี่

$$\Delta\omega = |\omega_0 - \omega_1| \quad (2.50)$$

ตามปกติแบนด์วิดท์ของโลว์พาสฟิลเตอร์จะแคบมากพอที่จะกรองเอาคอมโปเนนต์ผลบวกของความถี่ออกไปได้อย่างสมบูรณ์ ถ้า ω_1 มีค่าใกล้เคียงกับค่า ω_0 ดังนั้นผลต่างของความถี่ ($\omega_1 - \omega_0$) จะมีค่าน้อยมาก และมีค่าอยู่ในพาสแบนด์ของโลว์พาสฟิลเตอร์ในลักษณะของบีทโน้ต (beat note) ลูกคลื่นขยายนี้ ลูกคลื่นนี้อยู่ทางด้านซ้ายมือของรูปที่ 2.5 ซึ่งแสดงว่า $\omega_0 > \omega_1$



รูปที่ 2.5 แสดงเออร์เรอร์โวลท์เดจช่วงระยะเวลาการบวกรวมการแคปเจอร์

ต่อไปสมมติว่าถูกล็อกทำให้ครบรูปอย่างทันทีทันใดโดยการต่อโลว์พาสฟิลเตอร์เอาท์พุทเข้ากับขั้วคอนโทรลอินพุทของ VCO ซึ่งจะทำให้ความถี่ของ VCO ถูกโมดูเลทด้วย บีทโน้ตหรือผลต่างของสัญญาณเมื่อเกิดการโมดูเลทขึ้นดังกล่าวความถี่บีทโน้ต $\Delta\omega$ จะกลายเป็นฟังก์ชันที่แปรไปตามเวลาคือ $\Delta\omega$ จะแปรค่าสลับกันไประหว่างมีค่าเข้าใกล้ความถี่อินพุทและมีค่าห่างไกลไปจากความถี่อินพุท และโวลท์เดจนี้จะมีค่าที่เปลี่ยนแปลงสลับกันไปคือความถี่จะลดลงในช่วงครึ่งไซเคิลลบและความถี่จะเพิ่มขึ้นในช่วงครึ่งไซเคิลบวก ดังนั้นภายใต้สภาวะนี้บีทโน้ตจะมีลักษณะไม่สมมาตรและดูเหมือนกับอนุกรมของยอดแหลมดังแสดงในส่วนกลางของรูปที่ 2.5 เราจะสังเกตได้ว่าส่วนของบีทโน้ตที่โมดูเลทให้ VCO มีความถี่ห่างไกลจากสัญญาณอินพุทจะมีลักษณะเป็นยอดแหลมมากกว่า เนื่องจากความไม่สมมาตรนี้ ลูกคลื่นของบีทโน้ตจะประกอบด้วดีซีโวลท์เดจซึ่งจะไปขับให้ความถี่ของ VCO มีค่าเข้าสู่สัญญาณอินพุท เมื่อ VCO มีแนวโน้มเข้าสู่ ω_1 ความถี่ของบีทโน้ตจะลดลงอย่างรวดเร็วความถี่ไม่สมมาตรก็จะเพิ่มขึ้นและในที่สุดก็จะเข้าสู่ค่าดีซีที่มีค่าคงที่อย่างรวดเร็วในช่วงเวลาขณะหนึ่งรูปก็จะเข้าสู่สภาวะลอคเมื่อความถี่ของ VCO เท่ากับ ω_1 อย่างแน่นอน ระบบก็จะเข้าสู่การลอคผลต่างของความถี่ $\Delta\omega$ จะมีค่าเท่ากับศูนย์และคงเหลือแต่ดีซีโวลท์เดจที่เอาท์พุทของฟิลเตอร์ ดีซีโวลท์เดจนี้เกิดขึ้นจากผลต่างของเฟส θ ระหว่างเอาท์พุทของ VCO และสัญญาณอินพุท สมมติว่าฟิลเตอร์มีอัตราขยายดีซีเป็นหนึ่ง

และเฟสดีเทคเตอร์มีคอนเวอร์ชันเกน K_v (โวลท์ / เรเดียน) เออร์เวอริโวลท์เดจที่สถานะคงที่นี้จะมีค่าเป็น

$$V_c = V_c(t) \Big|_{\text{สถานะคงที่}} = -K_v \theta_0$$

เครื่องหมายลบในสมการ (เนื่องมาจากเราได้สมมติไว้ในตัวอย่างของรูปที่ 2.5 ว่า $\omega_0 > \omega$ ซึ่งจะทำให้ได้โวลท์เดจลบที่ขั้วคอนโทรลอินพุทของ VCO เพื่อไปเลื่อน ω_0 ให้ไปเท่ากับ ω)

เวลาทั้งหมดที่ใช้ไปเพื่อให้ระบบเฟสล็อกคูลูปเกิดการล็อกเราเรียกว่า “พุลอินไทม์” จะขึ้นอยู่กับเฟสเริ่มต้นและผลต่างของความถี่ระหว่างสองสัญญาณ และยังขึ้นอยู่กับอัตราขยายลูป และคุณสมบัติของลูปฟิลเตอร์

จุดประสงค์หลักของลูปฟิลเตอร์คือ การกรองเอาคอมโปเน้นท์ต่างๆ ซึ่งเป็นสัญญาณที่ไม่ต้องการและมีความถี่ห่างไกลจากความถี่ฟรีรันนิ่งของ VCO คุณลักษณะดังกล่าวนี้แสดงถึงคุณสมบัติการกำจัดสัญญาณรบกวนของระบบเฟสล็อกคูลูป หรือพูดอีกอย่างหนึ่งระบบเฟสล็อกคูลูปจะมีคุณสมบัติในการแคปเจอร์เฉพาะสัญญาณที่มีความถี่ใกล้เคียงกับความถี่ฟรีรันนิ่งของ VCO ซึ่งหมายความว่าผลต่างของความถี่ $\Delta\omega$ จะต้องมีค่าโดยประมาณอยู่ภายในแบนด์วิดท์ของลูปฟิลเตอร์

ฟังก์ชันที่สำคัญอีกอันหนึ่งของโลว์พาสฟิลเตอร์คือมันจะเป็นตัวเก็บความจำได้ในช่วงเวลาสั้นๆ ของระบบเฟสล็อกคูลูปเพื่อช่วยให้ระบบสามารถแคปเจอร์สัญญาณได้ใหม่อย่างรวดเร็วถ้าระบบหลุดออกไปจากการล็อกในช่วงเวลาสั้นๆ เนื่องจากการรบกวนในชั่วขณะหนึ่งได้ว่าโลว์พาสฟิลเตอร์จะบังคับให้เออร์เวอริโวลท์เดจ $V_c(t)$ เปลี่ยนแปลงไปตามเวลาอย่างช้าๆ และในกรณีนี้ถ้าระบบเฟสล็อกคูลูปหลุดไปจากการล็อกคูลูปไปจากการล็อกเพียงชั่วขณะเนื่องจากนอยส์หรือสัญญาณรบกวนความถี่ของ VCO จะไม่เปลี่ยนแปลงไปมากนักในช่วงเวลาสั้นๆ ดังกล่าว ดังนั้นในสภาวะนี้จะช่วยให้ระบบสามารถแคปเจอร์สัญญาณอินพุทได้ใหม่อย่างรวดเร็วทันทีทันใดเมื่อเวลาได้ผ่านไปชั่วขณะแล้ว

สรุปได้ว่าโลว์พาสฟิลเตอร์จะทำหน้าที่ลดทอนคอมโปเน้นท์ความถี่สูงของเออร์เวอริโวลท์เดจในระบบเฟสล็อกคูลูป โลว์พาสฟิลเตอร์ก่อให้เกิดผลที่สำคัญต่อการแคปเจอร์และคุณสมบัติการตอบสนองชั่วขณะของระบบ การลดแบนด์วิดท์ของฟิลเตอร์ จะมีผลเกิดขึ้นต่อการทำงานของระบบดังต่อไปนี้

(1) กระบวนการแคปเจอร์จะช้าลงไปและพุลอินไทม์จะเพิ่มขึ้น

(2) พิสัยการแคปเจอร์จะลดลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(3) ทันทีที่รูปเกิดการลัด คุณสมบัติของเฟสลัดคู่เกี่ยวกับการกำจัดสัญญาณรบกวนจะเกิดผลคือ เออร์เซอร์โวลต์ตรงที่เกิดจากความถี่ของสัญญาณรบกวนจะถูกลดทอนลงไปด้วยโวลต์พาสฟิลเตอร์

(4) ผลตอบสนองชั่วคราวของระบบเฟสลัดคู่ต่อการเปลี่ยนแปลงความถี่อินพุทอย่างทันทีทันใดภายในพิสัยการแคปเจอร์จะได้เป็นลักษณะ อันเดอร์แดมป์ (Underdamped)

2.1.3 คุณสมบัติการแทรกคตามสัญญาณอินพุท

ทันทีที่ระบบเฟสลัดคู่ปลัดกับสัญญาณอินพุทระบบสามารถจะแทรกตามการเปลี่ยนแปลงอย่างช้าๆของสัญญาณอินพุทได้ด้วยการเพิ่มเฟสเออร์เซอร์ θ_0 ระหว่าง VCO และสัญญาณอินพุท จากนั้นเฟสเออร์เซอร์ ที่เพิ่มขึ้นนี้จะถูกแปลงไปเป็นดิฟเฟอเรนเชียลโวลต์ตรง V_d ด้วยเฟสดีเทคเตอร์ เออร์เซอร์โวลต์ตรงนี้จะไปรักษาให้ความถี่ของ VCO เคลื่อนไปเท่ากับความถี่ของสัญญาณอินพุท ขณะที่ระบบเฟสลัดคู่แทรกคตามสัญญาณอินพุท รูปเออร์เซอร์โวลต์ตรง V_d จะมีค่าเป็นสัดส่วนโดยตรงกับผลต่างระหว่างความถี่สัญญาณอินพุท ω_1 กับความถี่รีเฟรนนิ่ง ω_0 ของ VCO หรือพูดอย่างหนึ่งได้ว่าขณะที่ระบบเฟสลัดคู่แทรกคตามสัญญาณอินพุท เออร์เซอร์โวลต์ตรงของรูปจะมีฟังก์ชันเหมือนกับการแปลงความถี่เป็นโวลต์ตรง

พิสัยการแทรกคตามสัญญาณอินพุทของระบบเฟสลัดคู่จะกำหนดได้ด้วยการพิจารณาว่า โวลต์ตรงเออร์เซอร์ที่เกิดขึ้นในรูปได้สูงสุดเท่าไร สมมติว่าในรูปไม่มีแอมพลิไฟเออร์ ปริมาณของเออร์เซอร์โวลต์ตรงจะมีค่าสูงสุด $(V_d)_{max}$ เมื่อผลต่างของเฟส θ_0 มีค่าอยู่ที่ค่าจำกัดสูงสุด $\pm \pi / 2$ ดังนั้นพิสัยการแทรกคตามสัญญาณอินพุทของระบบเฟสลัดคู่จะมีค่าเป็น

$$\pm \Delta\omega = \pm (V_d)_{max} K_0 \quad (2.51)$$

เมื่อ K_0 คือคอนเวอร์ชันเกนของ VCO (หน่วยเป็นเฮอertz / โวลต์)


รูปที่ 2.6 แสดงถึงคุณสมบัติการแปลงความถี่ไปเป็นโวลต์ตรงของระบบเฟสลัดคู่ สมมติว่าอินพุทเป็นสัญญาณลูกคลื่นขายนซึ่งความถี่ของมันจะกวาดไปอย่างช้าๆได้ในช่วงพิสัยความถี่ที่กว้าง ขึ้นแรกความถี่อินพุทจะกวาดไปจากความถี่ต่ำผ่านพิสัยแคปเจอร์และพิสัยการลัดของระบบเฟสลัดคู่ไปยังความถี่สูงและจากนั้นกวาดไปยังความถี่ต่ำ ส่วนสเกลทางด้านแกนตั้งเป็นค่าของเออร์เซอร์โวลต์ตรงที่ผ่านรูปฟิลเตอร์แล้ว V_c และสมมติว่า VCO จะเพิ่มขึ้นเป็นสัดส่วนที่ลิเนียร์กับการเพิ่มขึ้นของคอนโทรลโวลต์ตรง

คุณสมบัติการแปลงความถี่ไปเป็นโวลต์ตรงของระบบเฟสลัดคู่แสดงได้ในรูปที่ 2.6(ก) เมื่อความถี่อินพุทเพิ่มขึ้นอย่างช้าๆ (ข) เมื่อความถี่อินพุทลดลงอย่างช้าๆ ความกว้างของความถี่ระหว่าง

ω_1, ω_3 เท่ากับพิสัยแคปเจอร์และความกว้างของความถี่ระหว่าง ω_2, ω_4 เท่ากับพิสัยการแทรกตามสัญญาณอินพุทของระบบ นั่นคือ

$$\omega_3 - \omega_1 = 2\Delta\omega_c \tag{2.52}$$


และ $\omega_2 - \omega_4 = 2\Delta\omega_L \tag{2.53}$



รูปที่ 2.6 แสดงถึงคุณสมบัติการแปลงความถี่ไปเป็นโวลต์ตรง

- (ก) เมื่อความถี่อินพุทเพิ่มขึ้นอย่างช้าๆ
- (ข) เมื่อความถี่อินพุทลดลง

ในรูปที่ 2.7 แสดงถึงคุณสมบัติการแปลงความถี่ไปเป็นโวลต์ตรงของระบบเฟสล็อกคัลคูล์ปที่ผสมผสานกันระหว่างคุณสมบัติของพิสัยแคปเจอร์และพิสัยการลอคที่แสดงในรูปที่ 2.6 จากรูป 2.7 คุณสมบัติการตอบสนองของระบบเฟสล็อกคัลคูล์ปเบื้องต้นสามารถสรุปได้ดังต่อไปนี้



รูปที่ 2.7 แสดงถึงคุณสมบัติรวมในการแปลงความถี่ไปเป็นโวลต์ตรงของระบบเฟสล็อกคูลูป

- (1) ระบบเฟสล็อกคูลูปแสดงคุณสมบัติการเลือกเฟ้นความถี่และการแปลงความถี่ไปเป็นโวลต์ตรงซึ่งมีความถี่ศูนย์กลางอยู่ที่ความถี่ฟรีรันนิ่ง ω_0 ของ VCO
- (2) ระบบสามารถจะแคปเจอร์ (ได้มาซึ่งการล็อก) กับสัญญาณที่มีความถี่อยู่ภายในพิสัยแคปเจอร์เท่านั้น $2\Delta\omega_c$ และมีศูนย์กลางอยู่ที่ ω_0
- (3) ทันทีที่ระบบเกิดการลอคมันจะสามารถแทร็คตามสัญญาณอินพุตได้ตลอดช่วงพิสัยการลอค $2\Delta\omega_L$ และมีศูนย์กลางอยู่ที่ ω_0
- (4) สโลปของคุณสมบัติการแปลงความถี่ไปเป็นโวลต์ตรงจะเท่ากับส่วนกลับของอัตราขยายการแปลงโวลต์ตรงไปเป็นความถี่ของ VCO

รูปที่ 2.6 และ 2.7 ยังแสดงถึงพารามิเตอร์ที่สำคัญบางอย่างในการออกแบบระบบเฟสล็อกคูลูป พิสัยการลอค = $(V_d)_{max} K_0$ ตามสมการ (2.51) ดังนั้นเราสามารถจะเพิ่ม $(V_d)_{max}$ ได้ด้วยการเพิ่มแอมพลีฟิเออร์เข้าในลูบของเฟสล็อกคูลูปเบื้องต้น เพื่อเพิ่มอัตราขยายโวลต์ตรงในลูบป้อนกลับพิสัยการลอคจะเพิ่มขึ้นเป็น $= A (V_d)_{max} K_0$ เมื่อ A คืออัตราขยายโวลต์ตรงของแอมพลีฟิเออร์เมื่อระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เฟสล็อกคูลอยู่ในสภาวะล็อก V_L จะมีค่าเป็นดีซีโวลต์คง ดังนั้นลูปฟิลเตอร์จะไม่มีผลกระทบต่อพิสัยการล็อก

ความถี่ฟรีรันนิ่ง ω_0 ของ VCO จะเป็นตัวกำหนดความถี่ศูนย์กลางของพิสัยแคปเจอร์และพิสัยการล็อก ดังนั้นความเที่ยงตรงและเสถียรภาพของความถี่ฟรีรันนิ่ง ω_0 ของ VCO มีความสำคัญอย่างยิ่ง เนื่องจากเรามักจะออกแบบให้พิสัยแคปเจอร์และพิสัยการล็อกมีช่วงแคบมากๆ ดังนั้นความต้องการเกี่ยวกับความเที่ยงตรงและเสถียรภาพของพิสัยทั้งสองดังกล่าวจึงกลายเป็นปัญหาขึ้นมา

คุณสมบัติการคอนโทรล VCO มีความสำคัญอย่างยิ่งดังแสดงในรูปที่ 2.7 ต่อ :

(ก) คุณสมบัติการแปลง F - V ของระบบ PLL

(ข) สไลปของโวลต์เดจเอาท์พุทของระบบ PLL ($1 / K_0$)

(ค) ความเป็นลิเนียร์ของคุณสมบัติการแปลง F - V ของระบบ PLL

ดังนั้นเราสามารถสรุปได้ว่า : ดีซีลูปเกน

คุณสมบัติของลูปฟิลเตอร์


เสถียรภาพของ VCO

คุณสมบัติของคอนโทรล VCO

ค่าเหล่านี้จะเป็นพารามิเตอร์พื้นฐานในการออกแบบวงจรโมโนลิทิกเฟสล็อกคูล PLL

2.1.4 พิสัยการล็อก

วงจรเฟสล็อกคูลในการใช้งานจริงๆ มักจะเพิ่มแอมพลิไฟเออร์เข้าในลูปของวงจรเฟสล็อกเบื้องต้นเพื่อเพิ่มอัตราขยายโวลต์เดจในลูปป้อนกลับและเป็นการเพิ่มพิสัยการล็อกให้กับระบบด้วยวงจรเฟสล็อกคูลดังกล่าวแสดงได้ดังในรูปที่ 2.8



รูปที่ 2.8 ระบบเฟสล็อกคูลูป

เมื่อระบบเฟสล็อกเข้าสู่สภาวะลอคกับความถี่อินพุต ω_i เราจะได้ว่า

$$\omega = \omega_i = \omega_0 + \omega_0 V_C \quad (2.54)$$

และ
$$V_C = (\omega_i - \omega_0) / k_0 = K_d A (\theta_e - \pi/2) \quad (2.55)$$

เมื่อ A คืออัตราขยายโวลต์ตรงของแอมพลิฟายเออร์จากสมการ (2.55) เราจะได้ว่า

$$\phi - \pi/2 = (\omega_i - \omega_0) / K_0 K_d A \quad (2.56)$$

ดังนั้นเมื่อระบบลอคอยู่กับสัญญาณอินพุต ความต่างเฟสระหว่างสัญญาณอินพุตโวลต์ตรงกับเอาต์พุตโวลต์ตรงของ VCO จะมีค่าเท่ากับ θ_e และเราจะหาความต่างเฟสนี้ได้เป็น

$$\theta_e = \pi/2 + (\omega_i - \omega_0) / K_0 K_d A \quad (2.57)$$

และความถี่ของสัญญาณทั้งสองจะซิงโครไนส์กันอย่างเที่ยงตรง

เอาต์พุตโวลต์ตรงที่ได้จากเฟสดีเท็คเตอร์จะมีค่าแมกนิจูดสูงสุดเมื่อ $\phi = \pi$ และ 0 เรเดียน คือ

$$V_{C(max)} = \pm K_d (\pi/2) \quad (2.58)$$

ในเวลาเดียวกันเราจะได้คอนโทรลโวลต์ตรงที่มีค่าสูงสุดสอดคล้องกับค่า $V_{C(max)}$ เพื่อไปขับ VCO จะมีค่าเท่ากับ

$$V_{C(max)} = \pm (\pi/2) K_d A \quad (2.59)$$

ความถี่ของ VCO จะสวิงได้สูงสุดเท่ากับ

$$(\omega - \omega_0)_{max} = K_0 V_{C(max)}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$= \pm K_o K_d (\pi / 2) A \quad (2.60)$$

ดังนั้นพิสัยสูงสุดของความถี่สัญญาณอินพุตที่ระบบเฟสล็อกสามารถดำรงรักษาการล็อกได้ตลอดพิสัยสูงสุดนี้จะมีค่าเท่ากับ


$$\begin{aligned} \omega_1 &= \omega_0 \pm K_o K_d (\pi / 2) A \\ &= \omega_0 \pm \Delta\omega_L \end{aligned} \quad (2.61)$$

เมื่อ $2\Delta\omega_L$ จะเท่ากับพิสัยการล็อกและได้เป็น

$$\text{พิสัยการล็อก} = 2\Delta\omega_L = K_d K_o A \pi \quad (2.62)$$

เราจะสังเกตเห็นได้ว่าพิสัยการล็อกจะมีตำแหน่งที่สมมาตรกันเมื่อถือเอาเฟรียวนนิ่งฟรีควอนซี (ω_0) ของ VCO เป็นหลักศูนย์กลาง

ในรูปที่ 2.9 แสดงถึงกราฟของคอนโทรลโวลเตจ V_c ของ VCO ต่อความถี่ของสัญญาณอินพุต ω , ความถี่ที่อยู่นอกพิสัยการล็อกของระบบความถี่ของ VCO ไม่สามารถจะซิงโครไนส์กับความถี่อินพุตได้ ผลของความต่างเฟสจะมีค่าเท่ากับ



รูปที่ 2.9 พิสัยการล็อกของระบบเฟสล็อกคูลูป

$$\theta_o = (\omega_1 t + \theta_1) - (\omega_0 t + \theta_0) \quad (2.63)$$

$$= (\omega_1 - \omega_0) t + (\theta_1 - \theta_0) \quad (2.64)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และความต่างเฟสนี้จะเปลี่ยนแปลงอย่างรวดเร็วต่อเวลา อัตราการเปลี่ยนแปลงของ θ_c ต่อเวลาจะเท่ากับ


$$d\theta_c / dt = \omega_1 - \omega_0 \quad (2.65)$$

ดังนั้นเอาท์พุทโวลต์เดจของเฟสดีเท็คเตอร์จะเปลี่ยนค่าไปอย่างรวดเร็วต่อเวลาและจะถูกลดทอนแอมกนิจูดลงอย่างมากด้วยโลว์พาสฟิลเตอร์ ซึ่งจะยังผลให้เหลือโวลต์เดจที่มีแอมกนิจูดเพียงเล็กน้อยที่จะไปขับ VCO และความถี่ของ VCO จะกลับคืนไปยังค่าฟรีรันนิ่งฟรีควนซี ω_0 เดิม ดังนั้นเราเห็นได้ว่าช่วงความถี่ที่อยู่นอกเหนือพิสัยการลีดของระบบคอนโทรลโวลต์เดจของ VCO จะลดลงเป็นศูนย์

เมื่อ VCO ล็อคกับสัญญาณอินพุท เราจะได้ว่า

$$\theta_c = (\pi/2) - [(\omega_1 - \omega_0) / K_u K_o A] \quad (2.66)$$

เราจะสังเกตได้ว่าเมื่อ $\omega_1 = \omega_0$ โวลต์เดจของ VCO จะมีเฟสควอดตราเจอร์ (phase quadrature) คือมีเฟสต่างไปจากเฟสของสัญญาณอินพุทโวลต์เดจ 90° เมื่อ ω_1 เคลื่อนไปทางด้านสูงกว่า ω_0 มุมของเฟสจะเพิ่มขึ้นจาก 90° ไปสู่ค่า 0 องศาที่ล่างสุดของพิสัยการลีด ดังแสดงในรูปที่ 2.10



รูปที่ 2.10 แสดงคุณสมบัติเอาท์พุทของเฟสดีเท็คเตอร์กับเฟสเออร์เรอร์

2.1.5 พิสัยแคปเจอร์

การวิเคราะห์ถึงพิสัยการลีดจะต้องอยู่บนหลักการที่ว่าระบบเฟสล็อคคูลูป (PLL) จะมีสถานะเดิมลีดคอยู่กับสัญญาณอินพุทแล้ว ในตอนนี้เราจะได้สังเกตถึงสถานะของลูปที่มีสถานะเดิมไม่ลีดคกับสัญญาณอินพุทเพื่อกำหนดช่วงความถี่ซึ่งระบบเฟสล็อคคูลูปสามารถลีดคกับสัญญาณอินพุทในช่วงความถี่ดังกล่าว ความถี่ช่วงนี้เราเรียกว่า " พิสัยแคปเจอร์ " หรือ " พิสัยแอดควิซัน "

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อระบบเฟสล็อกคูลูป (PLL) มีสภาวะเดิมระบบไม่ล็อกกับสัญญาณอินพุท ความถี่ของ VCO จะอยู่ที่ฟรีรันนิ่งฟรีควอนซี ω_0 มุมของความต่างเฟสระหว่างสัญญาณอินพุทและโวลท์เดจของ VCO จะเท่ากับ

$$\begin{aligned}\theta_0 &= (\omega_1 t - \theta_1) - (\omega_0 t - \theta_0) \\ &= (\omega_1 - \omega_0) t + \Delta\theta\end{aligned}\quad (2.67)$$

และค่าของ θ_0 จะไม่คงที่ แต่เปลี่ยนแปลงต่อเวลาด้วยอัตราความเร็ว $d\theta_0/dt = \omega_1 - \omega_0$ ดังนั้นเอาท์พุทโวลท์เดจของเฟสดีเทคเตอร์จะไม่มีส่วนของดีซีคอมโปเน้นท์ แต่จะให้เอซีโวลท์เดจกับลูกคลื่นที่มีพีคแอมพลิจูด $K_d (\pi/2)$ และความถี่พื้นฐาน $(\omega_1 - \omega_0)$

ถ้าโวลท์พาสฟิลเตอร์เป็นวงจร RC โวลท์พาสฟิลเตอร์ง่าย ๆ และมีทรานสเฟอร์ฟังก์ชันเป็น

$$F(j\omega) = 1/(1+j\omega\tau) = 1/[1+j(\omega/\omega_1)] \quad (2.68)$$

เมื่อ $\tau = RC$ และ $\omega_1 = 1/RC$ ดังนั้นจุดจำกัดความถี่ $f_1 = 1/2\pi RC$ ที่สภาวะ $(\omega/\omega_1)^2 \gg 1$, ทรานสเฟอร์ฟังก์ชันของลูปฟิลเตอร์จะมีค่าประมาณ

$$F(j\omega) = \omega_1/j\omega \quad (2.69)$$

และ $|F(j\omega)| = \omega_1/\omega \quad (2.70)$

เทอมความถี่พื้นฐานที่เป็นอินพุทให้กับโวลท์พาสฟิลเตอร์โดยมาจากเฟสดีเทคเตอร์จะเป็นค่าผลต่างของความถี่ $\Delta\omega = (\omega_1 - \omega_0)$ ถ้า $\Delta\omega > 3\omega_1$

ทรานสเฟอร์ฟังก์ชันของ LPF จะมีค่าโดยประมาณเป็น

$$|F(\Delta\omega)| \cong \omega_1/\Delta\omega = \omega_1/(\omega_1 - \omega_0) \quad (2.71)$$

เราจะได้คอนโทรลโวลท์เดจไว้สำหรับขับ VCO จะมีค่าเป็น

$$V_c = V_d |F(\Delta\omega)| \quad (2.72)$$

และ $V_{c(max)} = \pm K_d (\pi/2) (\omega_1/\Delta\omega) A \quad (2.73)$

ด้วยเหตุผล $V_c(max) = K_0 V_c(max) \cong \pm K_0 K_d (\pi/2) A (\omega_1/\Delta\omega) \quad (2.74)$

เพื่อที่จะจับ (Acquisition) ความถี่สัญญาณอินพุทให้ได้เราจะต้องให้ $\omega = \omega_1$ ดังนั้นพิสัยสูงสุดของความถี่สัญญาณอินพุทที่ระบบ PLL สามารถจับหรือยึดสัญญาณความถี่ดังกล่าวได้ตลอดช่วงมีค่าเท่ากับ

$$(\omega_1 - \omega_0)_{max} = \pm K_0 K_d (\pi/2) A (\omega_1/\Delta\omega_c) \quad (2.75)$$

เมื่อ $\Delta\omega_c = (\omega_1 - \omega_0)_{max}$ ดังนั้นจากสมการ (2.75) เราจะได้ว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$(\Delta\omega_c)^2 \cong K_0 K_D (\pi/2) A \omega_1 \tag{2.76}$$

เนื่องจาก $\Delta\omega_L = K_0 K_D (\pi/2) A$ (2.77)

ดังนั้น $(\Delta\omega_c)^2 \cong \omega_1 \Delta\omega_L$ (2.78)


และ $\Delta\omega_c \cong \pm \sqrt{(\omega_1 \Delta\omega_L)}$ (2.79)

ดังนั้นระบบ PLL สามารถจะแคปเจอร์ (Capture) สัญญาณอินพุตได้ตลอดพิสัยความถี่นี้พิสัยแคปเจอร์มีค่าเป็น

$$\text{พิสัยแคปเจอร์} = 2 \Delta\omega_c \cong 2\sqrt{(\omega_1 \Delta\omega_L)} \tag{2.80}$$

ในกรณีทั่วไป $\Delta\omega_L \gg \omega_1$ เราจะได้สังเกตได้ว่าพิสัยแคปเจอร์จะมีค่าตำแหน่งที่สมมาตรกันเมื่อยึดเฟรียรันนิ่งเฟรียควนซีของ VCO เป็นหลักศูนย์กลาง

ในรูปที่ 2.11 แสดงถึงกราฟของคอนโทรลโวลทิจตรงของ VCO , V_c ต่อความถี่ของสัญญาณอินพุต พร้อมทั้งแสดงถึงพิสัยแคปเจอร์และพิสัยการล็อก



รูปที่ 2.11 แสดงพิสัยแคปเจอร์ของระบบเฟสล็อกคูลูป

ในระบบเฟสล็อกคูลูปต้องการพิสัยแคปเจอร์ที่มีความกว้างมากบนจุดยืนของความสามารถในการล็อกกับสัญญาณอินพุต อย่างไรก็ตามพิสัยแคปเจอร์ที่มีความกว้างมากกว่าจะทำให้ระบบ PLL อ่อนแอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต่อสัญญาณรบกวนด้วยสัญญาณที่ไม่ต้องการและนอยส์ สำหรับระบบ PLL ที่สามารถกำจัดสัญญาณรบกวนและนอยส์ได้สูงสุดจะต้องมีพิสัยแคปเจอร์แคบ ในกรณีทั่วไประบบ PLL จะเลือกพิสัยแคปเจอร์ที่เหมาะสมเพื่อให้ได้คุณสมบัติที่ดีทั้งสองอย่างคือกำจัดสัญญาณรบกวนได้ดีและสามารถล็อกกับสัญญาณอินพุตได้ในช่วงความถี่กว้าง


แต่ในบางกรณีที่ระบบ PLL ไม่สามารถเลือกพิสัยแคปเจอร์ที่เหมาะสมได้ เราจะต้องตั้งแบนด์วิดท์ของโลว์พาสฟิลเตอร์ให้มีค่ามากไว้ก่อนในตอนแรกเพื่อให้ลูบสามารถเริ่มต้นแคปเจอร์สัญญาณอินพุตได้เมื่อลูบสามารถแคปเจอร์สัญญาณอินพุตได้แล้วและระบบ PLL ก็จะล็อกกับสัญญาณรบกวนและนอยส์ลักษณะเด่นของระบบ PLL คือลูบสามารถจะดำรงรักษาการล็อกกับสัญญาณอินพุตได้แม้ว่าสัญญาณอินพุตจะอยู่ในสภาวะที่มีนอยส์รบกวนมาก คือมีอัตราส่วนของซิกแนลต่อนอยส์น้อยกว่าหนึ่งก็ตาม ระบบ PLL มักนิยมใช้งานประเภทที่สัญญาณอินพุตมีระดับต่ำ เช่นระบบสื่อสารของดาวเทียม เป็นต้น

2.2 วงจรหารแบบพรีสเกลเลอร์ (Prescaler divider)

วงจรหารแบบพรีสเกลเลอร์หรือวงจรหารแบบโมดูลัส (modulus divider) เป็นวิธีที่ทำให้ระบบสังเคราะห์ความถี่ผลิตความถี่สูงได้ โดยจะมีการหารล่วงหน้า (Prescale) ก่อน หมายถึงมีการทำงานในลักษณะที่หารได้สองครั้งด้วยค่าสองค่าสลับกันซึ่งตัวเลขทั้งสองจะมีค่าต่างกันอยู่หนึ่ง เช่น 10 หรือ 11 เรียกว่า 10/11 พรีสเกลเลอร์ สังเกตว่าตัวหารทั้งคู่ต่างกันอยู่หนึ่ง

ในตัวอย่างต่อไปนี้จะใช้ 10/11 พรีสเกลเลอร์ ดังแสดงในรูป 2.12 เอาท์พุทของพรีสเกลเลอร์จะป้อนให้กับวงจรมับ (counter) สองตัวตัวหนึ่งเป็นตัวนับหลัก (main counter) อีกตัวหนึ่งเป็นตัวนับเสริม (auxiliary counter)

ตัวนับเสริมจะเป็นตัวจะเป็นตัวบังคับให้พรีสเกลเลอร์หารด้วยตัวหารใด คือหารด้วย 10 หรือ 11 เช่นสมมติว่าป้อนข้อมูล (ความถี่) หรือพรีเซตตัวเลขให้ตัวนับเสริม และในขณะนี้จะใช้ 11 เป็นตัวหาร เมื่อตัวนับเสริมหยุดนับจึงจะส่งคำสั่งไปบังคับให้พรีสเกลเลอร์เปลี่ยนเป็นหารด้วย 10 ตัวนับหลักก็เช่นเดียวกันจะคอยนับคอยหลังไปเรื่อยๆเมื่อตัวนับหลักและตัวนับเสริมนับถึงศูนย์ ทั้งคู่จะถูกพรีเซตด้วยตัวเลขข้อมูล เนื่องจากตัวนับเสริมจะต้องนับถึงศูนย์ก่อน ดังนั้นตัวเลขที่พรีเซตให้แก่ตัวนับเสริมจะต้องน้อยกว่าค่าตัวเลขที่พรีเซตให้แก่ตัวนับหลัก



รูปที่ 2.12 แสดงวงจรสังเคราะห์ความถี่ที่ใช้วงจรหารแบบพริสเกลเลอร์

สมมติให้ตัวเลขที่พริสเกลให้กับตัวนับหลักเป็น M และตัวนับเสริมเป็น A เริ่มแรกใช้พริสเกลเลอร์อยู่ในสภาวะหาร 11 ไปจนตัวนับเสริมจะนับลงเป็นศูนย์ นั่นคือเวลาที่ใช้ในการนับของตัวนับเสริมคิดเป็นจำนวนไซเคิลของ VCO ที่ผ่านไปเท่ากับ 11 คูณด้วย A ไซเคิล หลังจากนั้นพริสเกลเลอร์จะถูกบังคับให้เปลี่ยนตัวหารเป็น 10 โดยตัวนับเสริม ในขณะที่ตัวนับหลักผ่าน A ไปแล้ว พร้อมกับตัวนับเสริมยังเหลืออยู่อีก (M-A) ไซเคิลก่อนที่จะนับเป็นศูนย์ นั่นคือจะต้องใช้เวลาในการนับตัวนับหลักเป็นต่อไปอีกคิดเป็นจำนวนไซเคิลที่ผ่านไปของ VCO เท่ากับ 10 คูณด้วย (M-A)

ฉะนั้นรวมเวลาที่ใช้จึงเป็นผลรวมของเวลาทั้งสองข้างต้นคือ

$$\text{VCO ไซเคิล} = 11A + 10(M-A) \quad (2.81)$$

$$= 10M + A$$

ความถี่ของ VCO จะเท่ากับ (10M+A) เท่าของความถี่อ้างอิงหรือ

$$F_{\text{synth}} = F_{\text{ref}} (10M + A) \quad (2.82)$$

สังเกตว่าผลของตัวเลข M มีผลต่อความถี่ F_{synth} มากกว่าตัวเลข A อยู่ 10 เท่า นอกจากนี้ตัวหาร (10M+A) ก็ไม่สามารถหารได้ครบทุกค่าตัวเลขเนื่องจากมีจำกัดตรงที่ M จะต้องมากกว่าหรือเท่ากับ

A ในที่นี้ตัวหาร (10M+A) จะหารได้ครบทุกค่าถ้าเกิน 90 แต่ถ้าต้องหารน้อยกว่า 90 จะหารได้ไม่ครบทุกตัว

สมการที่ยกตัวอย่างข้างต้นใช้พรีสเกลเลอร์แบบ 10/11 ในกรณีที่ใช้พรีสเกลเลอร์ชนิดหารสองโมดูลัสเป็นแบบ P และ N ตัวหารจะกลายเป็นดังนี้

ตัวการของระบบสังเคราะห์ความถี่ = PM+A (2.83)

ตัวหารต่ำสุด = P(P-1) (2.84)

ตัวหารสูงสุด = P_max A_max (2.85)


ถ้าตัวหารของพรีสเกลเลอร์มีค่ามาก ตัวหารต่ำสุดก็จะยิ่งมากขึ้นไปอีกซึ่งเหมาะสมกับระบบสังเคราะห์ความถี่ที่ผลิตความถี่สูงๆ และช่วงห่างระหว่างช่องแคบ

เหตุผลสำคัญในการใช้พรีสเกลเลอร์ก็เพื่อลดทอนความถี่ลงและใช้กับวงจร N ตระกูล TTL หรือ CMOS ได้ถ้าใช้พรีสเกลเลอร์แบบ 256/257 ก็จะสามารถสังเคราะห์ความถี่ไปถึงย่าน UHF ได้ ข้อดีอีกอย่างหนึ่งของพรีสเกลเลอร์ชนิดหารสองโมดูลัสคือ การให้กำเนิดความถี่ที่ไม่ตรงกับความถี่ที่แสดง เช่นในภาวะรับโลคออลออสซิลเลเตอร์จะผลิตความถี่แตกต่างจากความถี่ที่ใช้งานอยู่เท่ากับความถี่ IF ของเครื่องรับ อีกตัวอย่างหนึ่งเช่นในกรณีของการเลื่อนความถี่ภาคส่งสำหรับรีพีตเตอร์ เป็นต้น ลักษณะเด่นของระบบสังเคราะห์ความถี่นี้ก็คือน สามารถทำงานที่ความถี่สูงได้โดยอาศัยเทคนิคทางดิจิทัลมาช่วย

2.3 วงจรมิกเซอร์

แบ่งออกเป็นได้เป็น 2 ประเภท คือประเภทแอคทีฟ (Active) ใช้ทรานซิสเตอร์หรือไอซีรวมทั้งอุปกรณ์อื่นๆ ที่ให้อัตราการขยาย (ในการผสมคลื่น) และประเภทพาสซีฟ (Passive) ใช้ไดโอด ซึ่งไม่มีการขยายสัญญาณ

นอกจากนี้เราอาจแบ่งวงจรมิกเซอร์ได้เป็น 2 ประเภทคือ แบบผสมคลื่นหรือบาลานซ์กับแบบไม่ผสมคลื่นหรืออิมบาลานซ์ วงจรมิกเซอร์แบบผสมคลื่นนี้ เราต้องให้ขั้วอินพุทหรือเอาต์พุทของมิกเซอร์ไม่เกิดปฏิกิริยาซึ่งกันและกัน (สัญญาณไม่เล็ดลอดระหว่างขั้ว) คุณสมบัตินี้ เราเรียกว่า การแยกระหว่างขั้วหรือไอโซเลชัน (Isolation) คงจำได้ว่าขั้วอินพุทของวงจรมิกเซอร์มี 2 ขั้วคือ สัญญาณ RF (หรือ IF) กับสัญญาณออสซิลเลเตอร์ และมีขั้วเอาต์พุท 1 ขั้ว คือสัญญาณ IF (หรือ RF) จากรูปที่ 2.13 ลองพิจารณาในกรณีของภาครับจะเห็นว่า การแยกระหว่างขั้ว RF และขั้วออสซิลเลเตอร์จะช่วยมิให้สัญญาณออสซิลเลเตอร์ย้อนกลับออกสู่สายอากาศแม้จะกระจายคลื่นออกไปได้ และการแยกระหว่างขั้ว RF กับขั้ว IF จะช่วยมิให้สัญญาณที่มีความพอดีตรงกับความถี่ IF เล็ดลอดเข้าไปสู่วงจรขยาย IF ในกรณีของภาคส่งก็พิจารณาทำนองเดียวกัน



รูปที่ 2.13 แสดงตัวอย่างมิกเซอร์

- (ก) มิกเซอร์ภาคเครื่องส่ง
- (ข) มิกเซอร์ภาคเครื่องรับ

สำหรับวงจรมิกเซอร์แบบไม่สมดุลนั้น มีคุณสมบัติการแยกแยะระหว่างขั้วไม่ดีเหมือนกับแบบสมดุล ถ้าต้องการให้มีการแยกสัญญาณดีต้องใช้ฟิลเตอร์ช่วยในการกรองสัญญาณต่างหากอีก


บทที่ 3

การสร้างและการออกแบบ

3.1 การออกแบบวงจรวิธีโอ

การออกแบบวงจรวิธีโอใช้หลักการดังต่อไปนี้ คือ

3.1.1 การป้อนกลับแบบบวก คือ การนำบางส่วนของเอาต์พุต นำมาป้อนกลับมาร่วมกับอินพุตในรูปที่ 3.1 เป็นระบบที่ไม่มีการป้อนกลับ ซึ่งถูกเรียกว่า ระบบลูปเปิด (Open loop system)




รูปที่ 3.1 แสดงบล็อกไดอะแกรมของระบบเปิดที่ไม่มีการป้อนกลับ

โอเพนลูปเกน

$$A_0 = X_2 / X_1 \quad (3.1)$$

ในทางอิเล็กทรอนิกส์ การป้อนกลับ คือ การนำบางส่วนของเอาต์พุต ซึ่งอาจเป็น V_o หรือ i_o ก็ได้ ระบบที่มีการป้อนกลับจะถูกเรียกว่า ระบบลูปปิด (close loop system) ดังแสดงในรูปที่ 3.2



รูปที่ 3.2 แสดงบล็อกไดอะแกรมของระบบปิดที่มีการป้อนกลับ

ในการวิเคราะห์ฟีดแบคแอมพลีไฟเออร์ ใช้สมมติฐาน 3 ประการ คือ

1. สัญญาณที่ไปด้านหน้า (Forward) จากอินพุตออกไปสู่เอาต์พุต จะผ่านช่องทางแอมพลีไฟเออร์เท่านั้น
2. สัญญาณป้อนกลับ (Backward or feedback) จากเอาต์พุตออกไปอินพุต จะผ่านทางวงจรฟีดแบคเท่านั้น
3. ขนาดของสัญญาณฟีดแบค X_f ไม่ขึ้นอยู่กับ R_L และ R_s

แอมพลีไฟเออร์ตัวหนึ่งมีค่าเกน A_0 ให้เอาต์พุตมีค่าเท่ากับ X_o นำบางส่วนของสัญญาณเอาต์พุต มาป้อนกลับสัญญาณฟีดแบค คือ สัญญาณบางส่วนของเอาต์พุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$X_f = FX_0 ; F \leq 1 \quad (3.2)$$

เช่น ถ้าฟีดแบ็คกลับมา 5% $F = 0.05$

F เรียกว่า ฟีดแบ็คแฟคเตอร์

สัญญาณ ฟีดแบ็ค X_f ก็จะถูกนำไปรวมกับอินพุตแล้วจึงนำไปป้อนให้กับวงจรขยาย X_0 อาจเป็นผลบวกหรือผลต่างของอินพุต X_n กับสัญญาณฟีดแบ็ค X_f ขึ้นอยู่กับเฟสของ X_n กับ X_f

สัญญาณ X_0 ถูกเรียกว่า สัญญาณเออร์เรอร์ (error signal) ในการออกแบบวงจรวีซีไอ จะใช้การป้อนกลับแบบบวก คือ X_f กับ X_n มีเฟสเหมือนกัน

$$X_0 = X_f + X_n \quad (3.3)$$

แต่จากสมการที่ (3.2) $X_f = FX_0$ ดังนั้นสมการ (3.3) จะเป็น

$$X_0 = X_f + FX_0 \quad (3.4)$$

จากวงจรในรูปที่ 3.2 จะได้

$$X_0 = A_0 X_0$$

หรือ

$$X_0 = X_0 / A_0 \quad (3.5)$$

แทนค่าในสมการ (3.5) ลงใน สมการ (3.4) แล้วจัดรูปใหม่จะได้

$$AF = X_0 / X_n = A_0 / 1 - A_0 F \quad (3.6)$$

ค่าของ X_0 / X_n ก็คือค่าเกนของระบบ

AF เรียกว่า เกนของลูปปิด (Close loop gain)


ทฤษฎีของบราวเนอท์เช่นได้สรุปเงื่อนไขสำคัญที่ทำให้เกิดการออสซิลเลชันได้ 2 ประการ คือ

1. สัญญาณที่ป้อนกลับมาจะต้องมีเฟสเหมือนกับสัญญาณอินพุตหรือเฟสของลูปจะต้องมีค่าเป็นศูนย์ หรือ 2π เรเดียน

2. ค่าของลูปเกน ($A_0 F$) จะต้องมามีค่ามากกว่าหรือเท่ากับ 1.00


3.1.2 คอลพิทส์ออสซิลเลเตอร์ (Colpits oscillator)

เป็นวงจรทางคี่ที่ทำให้เกิดการออสซิลเลชัน ดังแสดงดังในรูปที่ 3.3



รูปที่ 3.3 แสดงวงจรคอลพิทส์ออสซิลเลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 34 แสดงวงจรเสมือนของวงจรคอลพิทส์ออสซิลเลเตอร์

จากรูปจะได้

$$Z = X_{02} // r_{be} = r_{be} / (j\omega r_{be} c_2 + 1) \quad (3.7)$$

และ $Z = X_{01} // (X_L + Z)$

$$= X_{01} (X_L + Z) / (X_{01} + X_L + Z) \quad (3.8)$$

หาค่าโอเพนลูปเกนของวงจรโดยคิด Z_L เป็นโหลดวงจร ซึ่ง

$$A_0 = V_{ce} / V_{be} = -\beta X_{01} (X_L + Z) / [r_{be} (X_{c1} + X_L + Z)] \quad (3.9)$$

$$V_f = V_o Z / (Z + X_L)$$

$$F = V_f / V_o = Z / (Z + X_L) \quad (3.10)$$

ดังนั้นค่าของลูปเกนเป็น

$$A_0 F = -\beta X_{01} Z / [r_{be} (X_{01} + X_L + Z)] \quad (3.11)$$

จากเงื่อนไขข้อ 1 ของบราวน์เฮทเช่นซึ่งที่ความถี่ที่ความหนาแน่นของการออสซิลเลท ω_0 เป็นเฟสชิฟของลูปจะมีค่าเป็นศูนย์จะได้ว่า

$$\omega_0 = 1/L \sqrt{C_1 C_2 / (C_1 + C_2)} \quad (3.12)$$

จากเงื่อนไขข้อ 2 จะเกิดการออสซิลเลทได้เมื่อค่าของลูปเกนมีค่ามากกว่าหรือเท่ากับ 1.00 ดังนั้น

$$A_0 F > 1 \quad (3.13)$$


แล้วค่า $\beta(\omega_0) > C_1 / C_2$ (3.14)

ทรานซิสเตอร์ที่ใช้จะต้องมีค่า β ที่ความถี่ ω_0 อย่างน้อยเป็น C_1 / C_2 วงจรจะออสซิลเลทได้ C_1 และ C_2 นี้จะต้องคิด C ภายในตัวทรานซิสเตอร์ด้วย

3.1.3 การหาค่าความต้านทานภายใน ใน L ที่ใช้ในความถี่สูง

โดยการใช้เส้นลวดทองแดงที่มีเส้นผ่านศูนย์กลาง D ความยาว l มาโค้งงอให้มีระยะห่างกัน d

ดังแสดงในรูป 3.5



รูปที่ 3.5 แสดงลักษณะของค่าความเหนี่ยวนำที่ใช้ในวงจรความถี่สูง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่ L คือ ค่าความเหนี่ยวนำ (เฮนรี่)

μ_0 คือ เฟอร์มิบิลิตีของอากาศมีค่าเท่ากับ $4\pi \cdot 10^{-7}$ (H/m)

D คือ เส้นผ่านศูนย์กลางกลางของเส้นลวด (นิ้ว)

d คือ ระยะห่างระหว่างเส้นลวด (นิ้ว)

δ คือ skin depth

$$\delta = \sqrt{1 / \mu \pi \sigma} \quad (3.15)$$

$$\mu = \mu_0 \mu_r$$

μ_r = เฟอร์มิบิลิตีของทองแดง

σ = ค่าความนำไฟฟ้าของทองแดง มีค่าเท่ากับ $5.82 \cdot 10^7$

จะได้ค่าความต้านทานภายใน L คือ

$$R = \rho l / A$$

ρ คือ สภาพต้านทานไฟฟ้าของทองแดง


l คือ ความยาวลวดทองแดง

$$\therefore L = (\mu_0 / \pi) \ln(d/D) \quad (3.16)$$

แทนค่า L ที่ได้ลงในสมการก็จะได้ค่า R ซึ่งสามารถนำไปใช้ในการหาค่า Q ของ L ได้คือ


$$Q = \omega L / R \quad (3.17)$$

จากหลักการออกแบบเราสามารถออกแบบวงจรวีซีไอได้ดังแสดงในรูปที่ 3.6



รูปที่ 3.6 ก. แสดงวงจรวีซีไอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 ข. แสดงวงจรเสมือนของวงจรวิชีโอ

จากรูป 3.6 ข. สามารถคำนวณหาความถี่ได้ดังนี้

$$\begin{aligned} R_i &= r_o \parallel 1/j\omega C_{bc} \\ &= (r_o \cdot 1/j\omega C_{bc}) / (r_o + 1/j\omega C_{bc}) \\ &= r_o / (1 + j\omega C_{bc} r_o) \end{aligned} \quad (3.18)$$

$$V_o = \alpha i_o X_{c_{bc}} \parallel XL \parallel (X_{c_p} + Z_o) \quad (3.19)$$

$$\begin{aligned} A(s) &= V_o / i_{in} = (\alpha i_o X_{c_{bc}} \parallel XL \parallel (X_{c_p} + Z_o)) / i_o R_i \\ &= \{ (\alpha X_{c_{bc}} \parallel X_L \parallel (X_{c_p} + Z_o)) / R_i \} \end{aligned} \quad (3.20)$$

$$Z_o = X_{c_1} \parallel R_1 \quad (3.21)$$

$$AF_V = A / (1 - Af) \quad (3.22)$$

$$f_{Vo} = V_o Z_o / (X_{c_p} + Z_o) \quad (3.23)$$

$$f = Z_o / (X_{c_p} + Z_o) \quad (3.24)$$

$$\begin{aligned} Af &= \{ (\alpha X_{c_{bc}} \parallel XL \parallel (X_{c_p} + Z_o)) \cdot Z_o / R_i (X_{c_p} + Z_o) \} \\ &= (\alpha / R_i) \cdot \{ (X_{c_{bc}} XL / (X_{c_{bc}} + XL)) \parallel (X_{c_p} + Z_o) \} \cdot Z_o / (X_{c_p} + Z_o) \\ &= \{ (\alpha / R_i) \cdot X_{c_{bc}} XL / (X_{c_{bc}} + XL) \} \cdot \{ (X_{c_p} + Z_o) / (X_{c_{bc}} XL / (X_{c_{bc}} + XL)) + X_{c_p} + Z_o \} \cdot Z_o / \\ &\quad (X_{c_p} + Z_o) \\ &= (\alpha / R_i) \cdot \{ (X_{c_{bc}} XL) / (X_{c_{bc}} + XL) \} \cdot Z_o / \{ (X_{c_{bc}} XL) + (X_{c_p} + Z_o) (X_{c_{bc}} + XL) / (X_{c_{bc}} + XL) \} \\ &= (\alpha / R_i) \cdot \{ X_{c_{bc}} XL Z_o \} / \{ X_{c_{bc}} XL + (X_{c_p} + Z_o) (X_{c_{bc}} + XL) \} \end{aligned} \quad (3.25)$$

- เนื่องจาก $Af = 1$ ดังนั้นจะได้

$$\{ (\alpha / r_o) / (1 + j\omega C_{bc} r_o) \} \cdot \{ 1 / j\omega C_{bc} \} \cdot \{ j\omega L \} \cdot \{ 1 / j\omega C_1 \} \cdot \{ r_o / (1 + j\omega C_{bc} r_o) \} / \{ 1 / j\omega C_1 + r_o / (1 + j\omega C_{bc} r_o) \} = X_{c_{bc}} XL + (X_{c_p} + Z_o) (X_{c_{bc}} + XL) \quad (3.26)$$

$$\alpha \cdot \{ (1 / j\omega C_{bc}) \cdot j\omega L \cdot (1 / j\omega C_1) \} / \{ (1 / j\omega C_1) + (r_o / (1 + j\omega C_{bc} r_o)) \} = (X_{c_{bc}} XL) + (X_{c_p} + Z_o) (X_{c_{bc}} + XL)$$

$$\begin{aligned} &\alpha \cdot (1 / j\omega C_{bc}) \cdot (j\omega L) / \{ (1 + r_o \cdot j\omega C_1 / (1 + j\omega C_{bc} r_o)) \} \\ &= (1 / j\omega C_{bc}) \cdot (j\omega L) + \{ (1 / j\omega C_p) + \{ (1 / j\omega C_1) \cdot (r_o / (1 + j\omega C_{bc} r_o)) / (1 / j\omega C_1) + r_o / (1 + j\omega C_{bc} r_o) \} \} \cdot (1 / j\omega C_{bc} + j\omega L) \end{aligned}$$

$$= (1 / j\omega C_{bc}) \cdot (j\omega L) + \{ 1 / j\omega C_p + \{ r_o / (1 + j\omega C_p) \} / \{ 1 + r_o \cdot j\omega C_1 / (1 + j\omega C_{bc} r_o) \} \} \cdot (1 / j\omega C_{bc} + j\omega L)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\alpha(1/j\omega C_{bc}) / [1+r_o j\omega C_1 / (1+j\omega C_{bc}r_o)] = (1/j\omega C_{bc}) + (1/j\omega L) \{ (1/j\omega C_p) + (re / 1+j\omega C_{bc}r_o) / (1+ [r_o j\omega C_1 / (1+j\omega C_{bc}r_o)]) \} (1/j\omega C_{bc} + j\omega L)$$

$$\alpha / (1+r_o j\omega C_1 / (1+j\omega C_{bc}r_o)) = 1+ (j\omega C_{bc} / j\omega L) \{ (1/j\omega C_p) + (re / 1+j\omega C_{bc}r_o) / (1+ [r_o j\omega C_1 / (1+j\omega C_{bc}r_o)]) \} (1/j\omega C_{bc} + j\omega L)$$

$$\alpha = 1+ r_o j\omega C_1 / (1+j\omega C_{bc}r_o) + (j\omega C_{bc} / j\omega L) (1+r_o j\omega C_1 / (1+j\omega C_{bc}r_o)) \{ (1/j\omega C_p + (r_o / (1+j\omega C_{bc}r_o)) / (1+r_o j\omega C_1 / (1+j\omega C_{bc}r_o))) \} (1/j\omega C_{bc} + j\omega L)$$

$$\begin{aligned} \alpha &= 1+r_o j\omega C_1 / (1+j\omega C_{bc}r_o) + (j\omega C_{bc} / j\omega L) \{ (1/j\omega C_p + r_o j\omega C_1 / (1+j\omega C_{bc}r_o)) j\omega C_p \\ &\quad + r_o / (1+j\omega C_{bc}r_o) \} (1/j\omega C_{bc} + j\omega L) \\ &= 1+r_o j\omega C_1 / (1+j\omega C_{bc}r_o) + (1/j\omega C_p + r_o j\omega C_1 / (1+j\omega C_{bc}r_o)) j\omega C_p + r_o / (1+j\omega C_{bc}r_o) \} (1/ \\ &\quad j\omega L + j\omega C_{bc}) \\ &= 1+r_o j\omega C_1 / (1+j\omega C_{bc}r_o) + 1/j\omega C_p j\omega L + j\omega C_{bc} / j\omega C_p + r_o j\omega C_1 / \\ &\quad [1+j\omega C_{bc}r_o] j\omega C_p j\omega L + r_o j\omega C_1 j\omega C_{bc} / (1+j\omega C_{bc}r_o) j\omega C_p + re / [1+j\omega C_{bc}r_o] j\omega L + r_o j\omega C_{bc} / \\ &\quad [1+j\omega C_{bc}r_o] \end{aligned}$$

เพื่อที่จะหาค่าของ ω ดังนั้นจึงได้สมการดังนี้

$$r_o j\omega C_1 / (1+j\omega C_{bc}r_o) + r_o j\omega C_1 / (1+j\omega C_{bc}r_o) j\omega C_p j\omega L + r_o j\omega C_1 j\omega C_{bc} / (1+j\omega C_{bc}r_o) j\omega C_p + r_o / (1+j\omega C_{bc}r_o) j\omega L + r_o j\omega C_{bc} / (1+j\omega C_{bc}r_o) = 0$$

$$j\omega C_1 + C_1 / C_p j\omega L + C_1 j\omega C_{bc} / C_p + 1 / j\omega L + j\omega C_{bc} = 0$$

$$j\omega (C_1 + C_1 C_{bc} / C_p + C_{bc}) + (1 / j\omega) (C_1 / C_p L + 1 / L) = 0$$


$$\omega^2 = (C_1 / C_p L + 1 / L) / (C_1 + C_1 C_{bc} / C_p + C_{bc})$$

$$= ((C_1 + C_p) / C_p L) / (C_1 C_p + C_1 C_{bc} + C_p C_{bc}) / C_p$$

$$= (C_1 + C_p) / L (C_1 C_p + C_1 C_{bc} + C_p C_{bc})$$

$$\omega = (C_1 + C_p) / L (C_1 C_p + C_1 C_{bc} + C_p C_{bc}) \tag{3.27}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 ข. แสดงวงจรเสมือนของวงจรวีซีโอ

จากรูป 3.6 ข. สามารถคำนวณหาความถี่ได้ดังนี้

$$\begin{aligned} R_i &= r_o \parallel 1/j\omega C_{be} \\ &= (r_o \cdot 1/j\omega C_{be}) / (r_o + 1/j\omega C_{be}) \\ &= r_o / (1 + j\omega C_{be} r_o) \end{aligned} \quad (3.18)$$

$$V_o = \alpha i_o X_{c_{bc}} \parallel X_L \parallel (X_{c_p} + Z_o) \quad (3.19)$$

$$\begin{aligned} A(s) &= V_o/V_{in} = (\alpha i_o X_{c_{bc}} \parallel X_L \parallel (X_{c_p} + Z_o)) / i_o R_i \\ &= ((\alpha X_{c_{bc}} \parallel X_L \parallel (X_{c_p} + Z_o)) / R_i) \end{aligned} \quad (3.20)$$

$$Z_o = X_{c_1} \parallel R_i \quad (3.21)$$

$$A_{F_V} = A / (1 - A f) \quad (3.22)$$

$$V_o = V_o Z_o / (X_{c_p} + Z_o) \quad (3.23)$$

$$f = Z_o / (X_{c_p} + Z_o) \quad (3.24)$$

$$\begin{aligned} A f &= ((\alpha X_{c_{bc}} \parallel X_L \parallel (X_{c_p} + Z_o)) \cdot Z_o / R_i) / (X_{c_p} + Z_o) \\ &= (\alpha / R_i) \cdot ((X_{c_{bc}} X_L / (X_{c_{bc}} + X_L)) \parallel (X_{c_p} + Z_o)) \cdot Z_o / (X_{c_p} + Z_o) \\ &= ((\alpha / R_i) \cdot X_{c_{bc}} X_L / (X_{c_{bc}} + X_L)) \cdot ((X_{c_p} + Z_o) / ((X_{c_{bc}} X_L / (X_{c_{bc}} + X_L)) + X_{c_p} + Z_o)) \cdot Z_o / \\ &\quad (X_{c_p} + Z_o) \\ &= (\alpha / R_i) \cdot ((X_{c_{bc}} X_L) / (X_{c_{bc}} + X_L)) \cdot Z_o / ((X_{c_{bc}} X_L) + (X_{c_p} + Z_o) (X_{c_{bc}} + X_L)) / (X_{c_{bc}} + X_L) \\ &= (\alpha / R_i) \cdot (X_{c_{bc}} X_L Z_o) / ((X_{c_{bc}} X_L) + (X_{c_p} + Z_o) (X_{c_{bc}} + X_L)) \end{aligned} \quad (3.25)$$

เนื่องจาก $A f = 1$ ดังนั้นจะได้

$$\left\{ \frac{\alpha / r_o}{1 + j\omega C_{be} r_o} \cdot \left[\frac{1}{j\omega C_{bc}} \right] \cdot [j\omega L] \cdot \left[\frac{1}{j\omega C_1} \right] \cdot \left\{ \frac{r_o}{1 + j\omega C_{be} r_o} \right\} / \left\{ \frac{1}{j\omega C_1} + r_o / (1 + j\omega C_{be} r_o) \right\} \right\} = X_{c_{bc}} X_L + (X_{c_p} + Z_o) (X_{c_{bc}} + X_L) \quad (3.26)$$

$$\alpha \cdot \left\{ \frac{1}{j\omega C_{bc}} \right\} \cdot [j\omega L] \cdot \left\{ \frac{1}{j\omega C_1} \right\} / \left\{ \frac{1}{j\omega C_1} + r_o / (1 + j\omega C_{be} r_o) \right\} = (X_{c_{bc}} X_L) + (X_{c_p} + Z_o) (X_{c_{bc}} + X_L)$$

$$\begin{aligned} &\alpha \cdot (1/j\omega C_{bc}) \cdot (j\omega L) / \{1 + r_o \cdot j\omega C_1 / (1 + j\omega C_{be} r_o)\} \\ &= (1/j\omega C_{bc}) \cdot (j\omega L) + \{ [1/j\omega C_p] + [(1/j\omega C_1) \cdot (r_o / (1 + j\omega C_{be} r_o))] / (1/j\omega C_1) + r_o / (1 + j\omega C_{be} r_o) \} \cdot (1/j\omega C_{bc} + j\omega L) \end{aligned}$$

$$= (1/j\omega C_{bc}) \cdot (j\omega L) + \{ 1 / [j\omega C_p + (r_o / (1 + j\omega C_{be} r_o))] / [1 + r_o \cdot j\omega C_1 / (1 + j\omega C_{be} r_o)] \} \cdot (1/j\omega C_{bc} + j\omega L)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\alpha(1/j\omega C_{bc}) / [1+r_o j\omega C_1 / (1+j\omega C_{bc} r_o)] = (1/j\omega C_{bc}) + (1/j\omega L) \{ (1/j\omega C_p) + (r_e / 1+j\omega C_{bc} r_o) / (1+ [r_o j\omega C_1 / (1+j\omega C_{bc} r_o)]) \} (1/j\omega C_{bc} + j\omega L)$$

$$\alpha / (1+r_o j\omega C_1 / (1+j\omega C_{bc} r_o)) = 1 + (j\omega C_{bc} / j\omega L) \{ (1/j\omega C_p) + (r_e / 1+j\omega C_{bc} r_o) / (1+ [r_o j\omega C_1 / (1+j\omega C_{bc} r_o)]) \} (1/j\omega C_{bc} + j\omega L)$$

$$\alpha = 1 + r_o j\omega C_1 / (1+j\omega C_{bc} r_o) + (j\omega C_{bc} / j\omega L) \{ (1+r_o j\omega C_1 / (1+j\omega C_{bc} r_o)) \} \{ 1/j\omega C_p + (r_e / [1+j\omega C_{bc} r_o]) / (1+r_o j\omega C_1 / (1+j\omega C_{bc} r_o)) \} (1/j\omega C_{bc} + j\omega L)$$

$$\begin{aligned} \alpha &= 1+r_o j\omega C_1 / (1+j\omega C_{bc} r_o) + (j\omega C_{bc} / j\omega L) \{ (1/j\omega C_p + r_o j\omega C_1 / (1+j\omega C_{bc} r_o)) j\omega C_p + r_e / (1+j\omega C_{bc} r_o) \} (1/j\omega C_{bc} + j\omega L) \\ &= 1+r_o j\omega C_1 / (1+j\omega C_{bc} r_o) + (1/j\omega C_p + r_o j\omega C_1 / (1+j\omega C_{bc} r_o)) j\omega C_p + r_e / (1+j\omega C_{bc} r_o) \} (1/j\omega L + j\omega C_{bc}) \\ &= 1+r_o j\omega C_1 / (1+j\omega C_{bc} r_o) + 1/j\omega C_p j\omega L + j\omega C_{bc} / j\omega C_p + r_o j\omega C_1 / (1+j\omega C_{bc} r_o) j\omega C_p j\omega L + r_o j\omega C_1 j\omega C_{bc} / (1+j\omega C_{bc} r_o) j\omega C_p + r_e / (1+j\omega C_{bc} r_o) j\omega L + r_o j\omega C_{bc} / (1+j\omega C_{bc} r_o) \} \end{aligned}$$

เพื่อที่จะหาค่าของ ω ดังนั้นจึงได้สมการดังนี้

$$r_o j\omega C_1 / (1+j\omega C_{bc} r_o) + r_o j\omega C_1 / (1+j\omega C_{bc} r_o) j\omega C_p j\omega L + r_o j\omega C_1 j\omega C_{bc} / (1+j\omega C_{bc} r_o) j\omega C_p + r_e / (1+j\omega C_{bc} r_o) j\omega L + r_o j\omega C_{bc} / (1+j\omega C_{bc} r_o) = 0$$

$$j\omega C_1 + C_1 / C_p j\omega L + C_1 j\omega C_{bc} / C_p + 1/j\omega L + j\omega C_{bc} = 0$$

$$j\omega (C_1 + C_1 C_{bc} / C_p + C_{bc}) + (1/j\omega) (C_1 / C_p L + 1/L) = 0$$

$$\omega^2 = (C_1 / C_p L + 1/L) / (C_1 + C_1 C_{bc} / C_p + C_{bc})$$

$$= ((C_1 + C_p) / C_p L) / (C_1 C_p + C_1 C_{bc} + C_p C_{bc}) / C_p$$

$$= (C_1 + C_p) / L (C_1 C_p + C_1 C_{bc} + C_p C_{bc})$$

$$\omega = \left[(C_1 + C_p) / L (C_1 C_p + C_1 C_{bc} + C_p C_{bc}) \right]^{1/2} \quad (3.27)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.4 การโปรแกรมข้อมูลลงในอีพรอม

ในการใช้วงจรหาร N โดยใช้ไอซี MC145152 ค่าตัวหารที่เราจะใช้ทั้งหมด 16 บิต คือ ตัวหาร N 10 บิต และตัวหาร A 6 บิต และตัว P เท่ากับ 64 ในการโปรแกรมค่าตัวหารจะใช้การอัปเดตข้อมูลลงในอีพรอมโดยการกำหนดช่องความถี่ ตั้งแต่ 735.00 MHz ถึง 745.00 MHz และคำนวณค่า N กับ A สำหรับแต่ละความถี่โดยการคำนวณจากสมการ

$$N_T = f_{\text{synth}} / f_r$$

$$N_T = PN + A$$

$$\therefore N = f_{\text{synth}} / f_r * P$$

$$A = B * P$$

B คือ เศษของ N

โดยที่ P = 64

f_r คือ ความถี่อ้างอิง เท่ากับ 20 kHz

f_{synth} คือ ความถี่ที่ได้จากระบบสังเคราะห์ความถี่

N คือ ตัวหาร N มีค่าตั้งแต่ 3 - 1023

A คือ ตัวหาร A มีค่าตั้งแต่ 0 - 127

ค่า N กับ A ที่ได้จากการคำนวณและอัปเดตลงในอีพรอมแสดงดังตารางที่ 3.1

ตารางที่ 3.1 แสดงค่าตัวหาร N และ A ในแต่ละความถี่

ช่องความถี่	ความถี่ (MHz)	แอดเดรส	N	A
1	735.0	00000	1000111110	001110
2	735.5	00001	1000111111	100111
3	736.0	00010	1000111111	000000
4	736.5	00011	1000111111	011001
5	737.0	00100	1001000000	110010
6	737.5	00101	1001000000	001011
7	738.0	00110	1001000000	100100
8	738.5	00111	1001000000	111101
9	739.0	01000	1001000001	010110
10	739.5	01001	1001000001	101111
11	740.0	01010	1001000010	001000
12	740.5	01011	1001000010	100001
13	741.0	01100	1001000010	111010

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ช่องความถี่	ความถี่ (MHz)	แอดเดรส	N	A
14	741.5	01101	1001000011	010011
15	742.0	01110	1001000011	101100
16	742.5	01111	1001000100	000101
17	743.0	10000	1001000100	011110
18	743.5	10001	1001000100	110111
19	744.0	10010	1001000101	010000
20	744.5	10011	1001000101	101001
21	745.0	10100	1001000110	000010

3.2 การออกแบบวงจรแบนด์พาสฟิลเตอร์

วงจรแบบฟิลเตอร์ที่ความถี่สูง จะเลือกใช้วงจรแลดเดอร์ฟิลเตอร์ (Ladder filter) ชนิดบัตเตอร์เวิร์ท (Butterworth) โดยการกำหนด

- ความถี่ศูนย์กลาง (f)
- แบนด์วิดท์ (BW)
- จะต้องมีการลดทอนสัญญาณนอกแบนด์วิดท์มากพอ เพื่อที่จะกำหนดสัญญาณข้างเคียงที่ไม่

ต้องการออกไป

จากความต้องการนี้จึงเลือกสร้างวงจรฟิลเตอร์ชนิดบัตเตอร์เวิร์ท (0.1 dB ripple) อันดับที่ 5 โดยมีค่านอร์มอลไลซ์ ดังนี้ (ดูค่าจากตารางในภาคผนวก)

$$C1 = 0.6180 \text{ F}$$


$$L2 = 1.6180 \text{ H}$$

$$C3 = 2.000 \text{ F}$$

$$L4 = 1.618 \text{ H}$$

$$C5 = 0.618 \text{ F}$$

$$R_s = R_L = 1 \Omega$$



รูปที่ 3.7 แสดงวงจรโลพาสฟิลเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยที่ $\omega = 2\pi f$


$\omega_0 = 1$

$bw = BW / f$

ทำการแปลงจากวงจรโลพาสฟิลเตอร์ไปเป็นวงจรแบนด์พาสฟิลเตอร์โดยที่



วงจรที่แปลงแล้วได้เป็น



รูปที่ 3.8 แสดงรูปแบบการต่อวงจรแบนด์พาสฟิลเตอร์

โดยความถี่ที่ใช้งานจริงมีค่า f MHz และมีความต้านทานที่ต่อมีค่า 50 โอห์ม ดังนั้นจึงทำ

การสเกลโดยจะได้ว่า

$$L_{\text{new}} = (K_m / K_f) L_{\text{old}}$$

$$C_{\text{new}} = (1 / K_m K_f) C_{\text{old}}$$

โดยที่ $K_m = 50$

$$K_f = 2\pi f$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง


4.1 การทดลองของวงจรวีซีโอ

ในการทดลองจะใช้วีซีโอในการผลิตความถี่ซึ่งจะใช้วงจรลักษณะดังรูปที่ 4.1




รูปที่ 4.1 แสดงวงจรวีซีโอที่ใช้ในการทดลอง

การทดลองทำได้โดยการป้อนสัญญาณไฟกระแสตรงที่ V_1 เท่ากับ 10 โวลต์ V_2 เท่ากับ -10 โวลต์ แล้วทำการวัดความถี่ที่เกิดการออสซิลเลตที่ความถี่ต่างๆที่ต้องการ โดยมีแรงดันควบคุม (voltage control) ที่สัมพันธ์กันผลดังรูปที่ 4.2




รูปที่ 4.2 แสดงความสัมพันธ์ระหว่างความถี่ที่ออสซิลเลตที่ความถี่ต่างๆกับแรงดันควบคุม



รูปที่ 4.3 แสดงความสัมพันธ์ระหว่างความถี่ที่ออสซิลเลตที่ความถี่ต่างๆกับค่าของกำลังงาน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4 แสดงลักษณะของสัญญาณความถี่ 740 MHz ที่ได้จากวีซีไอ

4.2 ผลการทดลองของเฟสล็อกคัลป์

จากวงจรในรูปที่ 4.5 ทำการป้อนสัญญาณไฟเลี้ยงที่ V_1 เท่ากับ 10 โวลต์ V_2 เท่ากับ -10 โวลต์ จากนั้นทำการกดคีย์สวิตช์แอดแดรส แล้วดูความถี่ที่ออกมาว่าตรงกับความถี่ที่เราตั้งไว้หรือไม่ในแอดแดรสนั้นๆ



รูปที่ 4.5 แสดงวงจรของระบบสังเคราะห์ความถี่โดยใช้เฟสล็อกคัลป์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยเมื่อป้อนไฟแล้วทำการตรวจสอบสัญญาณ ณ จุดต่างๆดังนี้


ตรวจสอบสัญญาณเอาต์พุตของวงจรรวมว่าหารได้ถูกต้องหรือไม่ จากผลที่ได้เมื่อเราป้อนสัญญาณความถี่เท่ากับ 735.00 MHz เมื่อตรวจสอบที่จุดเอาต์พุตของวงจรรวมจะให้ความถี่เท่ากับ 11.59 MHz แสดงว่าวงจรรวมด้วยค่า 64

ที่ขาเอาต์พุตของคริสตัลลออสซิลเลเตอร์ซึ่งจะนำมาเป็นสัญญาณความถี่อ้างอิง ความถี่ที่ออกมามีค่าเท่ากับ 10.23 MHz

หลังจากนั้นทำการทดสอบว่า เฟสล็อคสามารถล็อคความถี่ได้หรือไม่ ผลจากการทดลองปรากฏว่าระบบสามารถล็อคความถี่ได้ โดยดูจากลักษณะสัญญาณของ ΦR และ ΦV ดังแสดงในรูป 4.6



รูปที่ 4.6 แสดงสัญญาณของ ΦR และ ΦV ที่ความถี่ 740 MHz ในสภาวะล็อค




รูปที่ 4.7 แสดงลักษณะสัญญาณที่วัดได้จากขาล็อคดีเทค (LD) ในสภาวะล็อคไว้ที่ความถี่ 740 Mhz

4.3 การทดลองแบนด์พาสฟิลเตอร์

จากวงจรแบนด์พาสฟิลเตอร์ทางด้านส่งได้จากการคำนวณ จะใช้แบนด์พาสฟิลเตอร์ 800 MHz


ดังแสดงในรูปที่ 4.8



รูปที่ 4.8 แสดงวงจรแบนด์พาสฟิลเตอร์ความถี่ 800 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ผลการทดลองที่ได้จากการซิมูเลทโดยใช้โปรแกรม PSPICE แสดงดังรูปที่ 4.9



รูปที่ 4.9 แสดงผลจากการซิมูเลทวงจรแบนด์พาสฟิลเตอร์ 800 MHz


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการทดลองป้อนสัญญาณผ่านวงจรแบนด์พาสฟิลเตอร์ผลการทดลองจะได้สัญญาณเอาต์พุตซึ่งแสดงถึงช่วงความถี่ที่สามารถกรองได้แสดงดังรูปที่ 4.10



รูปที่ 4.10 แสดงลักษณะของสัญญาณที่ผ่านแบนด์พาสฟิลเตอร์ 800 MHz


วงจรแบนด์พาสฟิลเตอร์ทางด้านรับความถี่ 60 MHz วงจรที่ได้จากการคำนวณแสดงดังรูปที่ 4.11



รูปที่ 4.11 แสดงวงจรแบนด์พาสฟิลเตอร์ความถี่ 60 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ผลการทดลองที่ได้จากการซิมูเลทโดยใช้โปรแกรม PSPICE แสดงดังรูปที่ 4.12



รูปที่ 4.12 แสดงผลจากการซิมูเลทวงจรแบนด์พาสฟิลเตอร์ 60 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการทดลองบ่อนสัญญาณผ่านวงจรแบนด์พาสฟิลเตอร์ผลจากการทดลองจะได้สัญญาณเอาต์พุตซึ่งแสดงถึงช่วงความถี่ที่สามารถกรองได้ แสดงดังรูปที่ 4.13




รูปที่ 4.13 แสดงลักษณะของสัญญาณที่ผ่านแบนด์พาสฟิลเตอร์ 60 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4 ผลการทดลองจากการผ่านมิกเซอร์

เมื่อผ่านสัญญาณเข้าสู่มิกเซอร์ผลการทดลองแสดงดังรูปที่ 4.14



รูปที่ 4.14 แสดงผลการทดลองหลังจากผ่านมิกเซอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.1 แสดงผลการทดลองวงจรทางภาคส่ง


ความถี่ (MHz)	กำลังงานที่ได้จาก วงจรรีโอ (dBm)	กำลังงานที่ออก จากมิกเซอร์ (dBm)	กำลังงานที่ออก จาก BPF (dBm)	กำลังงานที่ออก จาก PA (dBm)
735.0	0.2	-35.5	-43.0	-36.0
735.5	0.2	-35.5	-43.0	-36.0
736.0	0.5	-35.5	-43.5	-35.8
736.5	0.5	-35.5	-43.5	-35.8
737.0	0.5	-35.5	-43.5	-35.8
737.5	0.5	-35.5	-42.2	-35.6
738.0	0.5	-35.5	-42.5	-35.6
738.5	0.5	-35.5	-42.8	-35.6
739.0	0.5	-35.5	-42.8	-35.2
739.5	0.5	-35.5	-42.8	-35.0
740.0	0.5	-35.5	-42.2	-35.0
740.5	0.5	-35.5	-42.2	-34.8
741.0	0.5	-35.5	-42.0	-34.2
741.5	0.5	-35.5	-42.0	-34.2
742.0	0.5	-35.5	-41.8	-34.1
742.5	0.5	-35.5	-41.8	-34.1
743.0	0.5	-35.4	-41.8	-34.1
743.5	0.5	-35.4	-41.8	-34.1
744.0	0.5	-35.4	-41.2	-34.0
744.5	0.5	-35.4	-41.2	-34.0
745.0	0.5	-35.4	-41.2	-34.0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ตารางที่ 4.2 แสดงผลการทดลองวงจรมหาภาครับ

ความถี่ (MHz)	กำลังงานที่ได้จากวง จรวีซีไอ (dBm)	กำลังงานที่ออกจาก BPF (dBm)
735.0	0.2	-20.0
735.5	0.2	-20.5
736.0	0.5	-20.5
736.5	0.5	-20.5
737.0	0.5	-20.5
737.5	0.5	-20.5
738.0	0.5	-20.5
738.5	0.5	-20.5
739.0	0.5	-21.0
739.5	0.5	-21.0
740.0	0.5	-21.0
740.5	0.5	-21.0
741.0	0.5	-21.5
741.5	0.5	-21.8
742.0	0.5	-22.0
742.5	0.5	-22.0
743.0	0.5	-22.0
743.5	0.5	-22.0
744.0	0.5	-22.0
744.5	0.5	-21.8
745.0	0.5	-21.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.17 แสดงความสัมพันธ์ระหว่างกำลังงานที่ความถี่ต่างๆทางภาคส่ง



รูปที่ 4.18 แสดงความสัมพันธ์ระหว่างกำลังงานที่ความถี่ต่างๆทางภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อสาธารณะ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.6 ความเพี้ยนทางฮาร์โมนิค (THD)

จากการวัดฮาร์โมนิคโดยใช้สเปกตรัมแอนาไลเซอร์จะได้ว่า
 ฮาร์โมนิคที่ 1 ความถี่ 740 MHz ค่ากำลังงานที่วัดได้ 4 dBm
 ฮาร์โมนิคที่ 2 ความถี่ 1480 MHz ค่ากำลังงานที่วัดได้ -16 dBm
 จะเห็นว่าที่ฮาร์โมนิคสูงๆค่าของกำลังงานจะลดลง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

สรุปและวิจารณ์

สำหรับฟรีควอนซ์ซินธิไซเซอร์ที่เป็นชิ้นงานในภาคการศึกษานี้ เป็นการศึกษาต่อเนื่องมาจากภาคการศึกษาที่แล้ว ส่วนของวิซีไอคุณสมบัติที่ได้ยังไม่ดีพอสัญญาณที่ได้มีค่าของกำลังงานที่ต่ำ ซึ่งสัญญาณนี้เราต้องนำไปผสมกับสัญญาณ IF (Intermediate Frequency) ความถี่ 60 MHz โดยผ่านมิกเซอร์ ส่วนของฟรีควอนซ์ซินธิไซเซอร์ จะมีการป้อนค่าของตัวหาร N และ A กำหนดโดยการใช้ดิฟเฟอเรนเชียลของตัวหารเข้าไปโดยตรงซึ่งเป็นการไม่สะดวก ดังนั้นในภาคการศึกษานี้จึงได้มีการปรับปรุงโดยใช้การโปรแกรมค่าของตัวหาร N และ A ลงในอีพროมเลย และมีการกำหนดค่าของแอดเดรสของอีพโรมแต่ละตัวโดยใช้สวิตช์

ในภาคการศึกษานี้ฟรีควอนซ์ซินธิไซเซอร์สามารถผลิตความถี่ได้ตามที่ต้องการคือ ตั้งแต่ 735-745 MHz ใช้ส่งสัญญาณความถี่ 21 ช่องสัญญาณ ช่องสัญญาณละ 500 kHz ตามที่เราโปรแกรมเอาไว้ และค่าของกำลังงานของสัญญาณความถี่ที่ได้จากวิซีไอมีค่าประมาณ 0 dBm จากนั้นนำสัญญาณที่ได้ผ่านเข้ามิกเซอร์ ค่ากำลังงานของสัญญาณที่ออกจากมิกเซอร์มีค่าประมาณ -35.5 dBm สัญญาณที่ออกจากมิกเซอร์ทางภาคส่งจะผ่านแบนด์พาสฟิลเตอร์ 800 MHz เอาท์พุทของสัญญาณที่ออกจากแบนด์พาสฟิลเตอร์จะมีความถี่ RF เป็น ความถี่ของวิซีไอ + ความถี่ IF ค่ากำลังงานที่ได้จะถูกลดทอนลงเหลือประมาณ -42 dBm ดังนั้นจึงนำไปผ่าน PA ซึ่งมีอัตราขยายประมาณ 8 dBm กำลังงานสุดท้ายที่ได้จะมีค่าประมาณ -36 dBm ส่วนทางด้านภาครับสัญญาณที่ออกจากมิกเซอร์จะผ่านแบนด์พาสฟิลเตอร์ 60 MHz ความถี่เอาท์พุทของสัญญาณที่ออกจากมิกเซอร์จะเป็น ความถี่ของสัญญาณ RF 800 MHz - ความถี่ของวิซีไอ จะได้ความถี่ IF ออกมา

สำหรับส่วนของแบนด์พาสฟิลเตอร์ทั้ง 60 MHz และ 800 MHz แบนด์วิดท์ที่เราต้องการนั้นต้องเป็น 20 MHz แต่แบนด์พาสฟิลเตอร์ที่ทำได้มีแบนด์มากกว่า 20 MHz แต่เนื่องจากวงจรแบนด์พาสฟิลเตอร์การจะทำให้ได้ดีมีคุณสมบัติตามต้องการนั้นเป็นเรื่องยากพอสมควร โดยเฉพาะแบนด์พาสฟิลเตอร์ที่มีความถี่สูงมากๆ เพราะฉะนั้นส่วนนี้ควรจะได้รับการพัฒนาต่อไป

แนวทางการพัฒนา

สำหรับส่วนของแบนด์พาสฟิลเตอร์ยังไม่ดีพอจึงควรมีการพัฒนา โดยที่ค่าของพารามิเตอร์ต่างๆในวงจรควรค่าถูกต้องที่สุด โดยเฉพาะค่าของตัวอินดักเตอร์ ที่ได้จากการคำนวณและใช้จริง ความถี่สูงมีค่าน้อยมากจึงจำเป็นต้องทำขึ้นมาเอง โดยการพันเป็นขดลวดโดยใช้สูตรคำนวณจึงต้องมีการที่จะให้ได้ค่าที่ถูกต้องที่สุด จึงจะสามารถได้ฟิลเตอร์ที่มีคุณสมบัติที่ดีได้

การประยุกต์ใช้งาน

สามารถนำไปใช้งานโดยเป็นส่วนหนึ่งของวิทยุดิจิทัลความถี่ 800 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

BFR90



6.2

The RF Line

NPN SILICON HIGH FREQUENCY TRANSISTOR

... designed primarily for use in high-gain, low-noise, small-signal amplifiers. Also used in applications requiring fast switching times.

- High Current-Gain – Bandwidth Product –
 $f_T = 5.0 \text{ GHz} @ I_C = 14 \text{ mA}$
- Low Noise Figure –
 $NF = 2.4 \text{ dB (Typ) @ } f = 0.5 \text{ GHz}$
 $= 3.0 \text{ dB (Typ) @ } f = 1.0 \text{ GHz}$
- High Power Gain –
 $G_{max} = 18 \text{ dB (Typ) @ } f = 0.5 \text{ GHz}$
 $= 12 \text{ dB (Typ) @ } f = 1.0 \text{ GHz}$

$f_T = 5.0 \text{ GHz @ } 14 \text{ mA}$

HIGH FREQUENCY TRANSISTOR

NPN SILICON





MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Collector-Emitter Voltage	V_{CE0}	15	Vdc
Collector-Base Voltage	V_{CB0}	20	Vdc
Emitter-Base Voltage	V_{EB0}	3.0	Vdc
Collector Current – Continuous	I_C	30	mA dc
Total Device Dissipation @ $T_A = 60^\circ\text{C}$ Derate Above 60°C	P_D	180	mW
Storage Temperature Range	T_{stg}	-65 to +150	$^\circ\text{C}$

THERMAL CHARACTERISTICS

Characteristic	Symbol	Max	Unit
Thermal Resistance Junction to Ambient	$R_{\theta JA}$	500	$^\circ\text{C/W}$

FIGURE 1 – POWER DERATING



STYLE 1:

- PIN 1: COLLECTOR
- PIN 2: BASE
- PIN 3: EMITTER

DIM.	MILLIMETERS		INCHES	
	MIN	MAX	MIN	MAX
A	4.44	5.21	0.175	0.205
C	1.90	2.54	0.075	0.100
C	0.94	0.99	0.033	0.039
F	0.20	0.30	0.008	0.012
G	0.76	1.14	0.030	0.045
K	7.24	8.13	0.285	0.320
L	10.54	11.43	0.415	0.450

CASE 317A-01

BFR90

ELECTRICAL CHARACTERISTICS (T_C = 25°C unless otherwise noted)

Characteristic	Symbol	Min	Typ	Max	Unit
OFF CHARACTERISTICS					
Collector-Emitter Breakdown Voltage (I _C = 1.0 mA, I _B = 0)	V _{(BR)CEO}	15	-	-	Vdc
Collector-Base Breakdown Voltage (I _C = 0.1 mA, I _E = 0)	V _{(BR)CBO}	20	-	-	Vdc
Emitter-Base Breakdown Voltage (I _E = 0.1 mA, I _C = 0)	V _{(BR)EBO}	3.0	-	-	Vdc
Collector Cutoff Current (V _{CB} = 10 Vdc, I _E = 0)	I _{CBO}	-	-	50	nA
ON CHARACTERISTICS					
DC Current Gain (I _C = 14 mA, V _{CE} = 10 Vdc)	h _{FE}	25	-	250	-
DYNAMIC CHARACTERISTICS					
Current-Gain Bandwidth Product (I _C = 14 mA, V _{CE} = 10 Vdc, f = 0.5 GHz)	f _T	-	5.0	-	GHz
Collector-Base Capacitance (V _{CB} = 10 Vdc, I _E = 0, f = 1.0 MHz)	C _{cb}	-	0.5	1.0	pF
FUNCTIONAL TESTS					
Noise Figure (I _C = 2.0 mA, V _{CE} = 10 Vdc, f = 0.5 GHz) (I _C = 2.0 mA, V _{CE} = 10 Vdc, f = 1.0 GHz)	NF	-	2.4 3.0	-	dB
Power Gain at Optimum Noise Figure (I _C = 2.0 mA, V _{CE} = 10 Vdc, f = 0.5 GHz) (I _C = 2.0 mA, V _{CE} = 10 Vdc, f = 1.0 GHz)	G _{NF}	-	15 10	-	dB
Maximum Available Power Gain (1) (I _C = 14 mA, V _{CE} = 10 Vdc, f = 0.5 GHz) (I _C = 14 mA, V _{CE} = 10 Vdc, f = 1.0 GHz)	G _{max}	-	18 12	-	dB

$$(1) G_{max} = \frac{|S_{21}|^2}{(1 - |S_{11}|^2)(1 - |S_{22}|^2)}$$

FIGURE 2 - POWER GAIN AND NOISE FIGURE versus FREQUENCY





FIGURE 3 - POWER GAIN AND NOISE FIGURE versus COLLECTOR CURRENT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 4 - S₁₁ PARAMETERS

Frequency (MHz)		200		500		800		1000		1500	
VCE (Volts)	I _C (mA)	S ₁₁	∠φ	S ₁₁	∠φ	S ₁₁	∠φ	S ₁₁	∠φ	S ₁₁	∠φ
5.0	2.0	0.77	-45	0.48	-90	0.33	-125	0.27	-160	0.28	170
	5.0	0.52	-60	0.25	-110	0.18	-150	0.18	170	0.21	145
	10	0.33	-75	0.15	-125	0.13	-175	0.15	150	0.20	130
	20	0.20	-95	0.12	-155	0.14	165	0.17	145	0.22	130
	30	0.17	-116	0.14	-170	0.17	160	0.21	145	0.26	130
10	2.0	0.79	-40	0.50	-80	0.33	-115	0.26	-150	0.25	175
	5.0	0.56	-55	0.27	-95	0.16	-135	0.13	-175	0.17	150
	10	0.39	-65	0.16	-105	0.10	-150	0.10	165	0.15	140
	20	0.25	-75	0.10	-120	0.09	-175	0.12	150	0.18	130
	30	0.25	-75	0.10	-120	0.09	-175	0.12	150	0.18	130

FIGURE 5 - S₂₂ PARAMETERS

Frequency (MHz)		200		500		800		1000		1500	
VCE (Volts)	I _C (mA)	S ₂₂	∠φ	S ₂₂	∠φ	S ₂₂	∠φ	S ₂₂	∠φ	S ₂₂	∠φ
5.0	2.0	0.89	-20	0.69	-30	0.61	-35	0.55	-35	0.52	-45
	5.0	0.75	-25	0.55	-30	0.50	-30	0.47	-30	0.43	-40
	10	0.64	-25	0.49	-25	0.45	25	0.43	-30	0.40	-35
	20	0.57	-25	0.47	-20	0.44	-25	0.43	-25	0.40	-35
	30	0.55	-20	0.47	-20	0.46	-20	0.44	-25	0.42	-35
10	2.0	0.91	-15	0.74	-25	0.66	-30	0.62	-35	0.59	-40
	5.0	0.79	-20	0.61	-25	0.56	-25	0.54	-30	0.51	-35
	10	0.70	-20	0.56	-20	0.53	-25	0.51	-25	0.48	-35
	20	0.63	-20	0.54	-25	0.53	-20	0.51	-25	0.49	-35
	30	0.63	-15	0.56	-15	0.55	-20	0.54	-25	0.52	-35

FIGURE 6 - S₂₁ PARAMETERS

Frequency (MHz)		200		500		800		1000		1500	
VCE (Volts)	I _C (mA)	S ₂₁	∠φ	S ₂₁	∠φ	S ₂₁	∠φ	S ₂₁	∠φ	S ₂₁	∠φ
5.0	2.0	5.76	140	3.81	105	2.73	90	2.20	75	1.70	60
	5.0	9.92	125	5.24	95	3.50	80	2.80	70	2.10	60
	10	12.33	115	5.82	90	3.79	75	2.90	65	2.20	55
	20	13.62	105	6.00	85	3.88	75	2.95	65	2.25	55
	30	13.41	105	5.80	80	3.74	75	2.85	65	2.15	55
10	2.0	5.77	145	3.88	110	2.80	90	2.25	75	1.75	60
	5.0	10.05	130	5.42	95	3.60	80	2.85	70	2.10	60
	10	12.56	115	6.00	90	3.90	80	3.05	70	2.25	55
	20	13.77	110	6.13	85	3.92	75	3.05	65	2.20	55
	30	13.23	105	5.79	85	3.70	75	2.85	65	2.15	55

FIGURE 7 - S₁₂ PARAMETERS

Frequency (MHz)		200		500		800		1000		1500	
VCE (Volts)	I _C (mA)	S ₁₂	∠φ	S ₁₂	∠φ	S ₁₂	∠φ	S ₁₂	∠φ	S ₁₂	∠φ
5.0	2.0	0.06	65	0.10	55	0.12	55	0.14	55	0.17	60
	5.0	0.05	65	0.08	65	0.12	65	0.15	65	0.19	65
	10	0.04	65	0.08	70	0.12	70	0.15	70	0.20	65
	20	0.04	75	0.08	75	0.12	75	0.15	70	0.20	70
	30	0.03	75	0.07	75	0.11	75	0.15	75	0.19	70
10	2.0	0.05	70	0.03	55	0.11	55	0.12	55	0.15	60
	5.0	0.04	65	0.07	65	0.10	65	0.13	65	0.17	70
	10	0.04	65	0.07	70	0.10	70	0.13	70	0.17	70
	20	0.03	70	0.07	75	0.10	75	0.13	75	0.17	70
	30	0.03	75	0.06	75	0.10	75	0.13	75	0.17	70

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.2



Operational Amplifiers/Buffers

LM741/LM741A/LM741C/LM741E Operational Amplifier General Description


The LM741 series are general purpose operational amplifiers which feature improved performance over industry standards like the LM709. They are direct, plug-in replacements for the 709C, LM201, MC1439 and 748 in most applications.

The amplifiers offer many features which make their application nearly foolproof: overload pro-


tection on the input and output, no latch-up when the common mode range is exceeded, as well as freedom from oscillations.

The LM741C/LM741E are identical to the LM741/LM741A except that the LM741C/LM741E have their performance guaranteed over a 0°C to +70°C temperature range, instead of -55°C to +125°C.

Schematic and Connection Diagrams (Top Views)




Metal Can Package




Order Number LM741H, LM741AH,
LM741CH or LM741EH
See NS Package H08C

Dual-In-Line Package



Order Number LM741CN or LM741EN
See NS Package N08B
Order Number LM741CJ
See NS Package J08A

Dual-In-Line Package



Order Number LM741CN-14
See NS Package N14A
Order Number LM741J-14, LM741AJ-14
or LM741CJ-14
See NS Package J14A

LM741/LM741A/LM741C/LM741E

3

Absolute Maximum Ratings

	LM741A	LM741E	LM741	LM741C
Supply Voltage	±22V	±22V	±22V	±18V
Power Dissipation (Note 1)	500 mW	500 mW	500 mW	500 mW
Differential Input Voltage	±30V	±30V	±30V	±30V
Input Voltage (Note 2)	±15V	±15V	±15V	±15V
Output Short Circuit Duration	Indefinite	Indefinite	Indefinite	Indefinite
Operating Temperature Range	-55°C to +125°C	0°C to +70°C	-55°C to +125°C	0°C to +70°C
Storage Temperature Range	-65°C to +150°C	-65°C to +150°C	-65°C to +150°C	-65°C to +150°C
Lead Temperature (Soldering, 10 seconds)	300°C	300°C	300°C	300°C

Electrical Characteristics (Note 3)

PARAMETER	CONDITIONS	LM741A/LM741E			LM741			LM741C			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	
Input Offset Voltage	$T_A = 25^\circ\text{C}$ $R_S \leq 10\text{ k}\Omega$				1.0	5.0		2.0	6.0	mV	
	$R_S \leq 50\Omega$ $T_{AMIN} \leq T_A \leq T_{AMAX}$ $R_S \leq 50\Omega$ $R_S \leq 10\text{ k}\Omega$		0.8	3.0						mV	
Average Input Offset Voltage Drift				4.0						mV	
				15		6.0			7.5	$\mu\text{V}/^\circ\text{C}$	
Input Offset Voltage Adjustment Range	$T_A = 25^\circ\text{C}$, $V_S = \pm 20\text{V}$	±10			±15			±15		mV	
Input Offset Current	$T_A = 25^\circ\text{C}$		3.0	30	20	200	20	200	nA		
	$T_{AMIN} \leq T_A \leq T_{AMAX}$			70	85	500		300	nA		
Average Input Offset Current Drift				0.5					$\text{nA}/^\circ\text{C}$		
Input Bias Current	$T_A = 25^\circ\text{C}$		30	80	80	500	80	500	nA		
	$T_{AMIN} \leq T_A \leq T_{AMAX}$			0.210		1.5		0.8	μA		
Input Resistance	$T_A = 25^\circ\text{C}$, $V_S = \pm 20\text{V}$	1.0	6.0		0.3	2.0	0.3	2.0	M Ω		
	$T_{AMIN} \leq T_A \leq T_{AMAX}$, $V_S = \pm 20\text{V}$	0.5							M Ω		
Input Voltage Range	$T_A = 25^\circ\text{C}$						±12	±13	V		
	$T_{AMIN} \leq T_A \leq T_{AMAX}$				±12	±13			V		
Large Signal Voltage Gain	$T_A = 25^\circ\text{C}$, $R_L \geq 2\text{ k}\Omega$ $V_S = \pm 20\text{V}$, $V_O = \pm 15\text{V}$ $V_S = \pm 15\text{V}$, $V_O = \pm 10\text{V}$ $T_{AMIN} \leq T_A \leq T_{AMAX}$, $R_L \geq 2\text{ k}\Omega$,	50			50	200	20	200	V/mV		
	$V_S = \pm 20\text{V}$, $V_O = \pm 15\text{V}$								V/mV		
	$V_S = \pm 15\text{V}$, $V_O = \pm 10\text{V}$	32			25		15		V/mV		
	$V_S = \pm 5\text{V}$, $V_O = \pm 2\text{V}$	10							V/mV		
Output Voltage Swing	$V_S = \pm 20\text{V}$								V		
	$R_L \geq 10\text{ k}\Omega$	±16							V		
	$R_L \geq 2\text{ k}\Omega$	±15							V		
	$V_S = \pm 15\text{V}$								V		
Output Short Circuit Current	$R_L \geq 10\text{ k}\Omega$ $R_L \geq 2\text{ k}\Omega$				±12 ±10	±14 ±13	±12 ±10	±14 ±13	V		
	$T_A = 25^\circ\text{C}$	10	25	35	25		25		mA		
Common-Mode Rejection Ratio	$T_{AMIN} \leq T_A \leq T_{AMAX}$	10		40					mA		
	$T_{AMIN} \leq T_A \leq T_{AMAX}$ $R_S \leq 10\text{ k}\Omega$, $V_{CM} = \pm 12\text{V}$ $R_S \leq 50\text{ k}\Omega$, $V_{CM} = \pm 12\text{V}$				70	90	70	90	dB		
		80	95						dB		

Electrical Characteristics (Continued)

PARAMETER	CONDITIONS	LM741A/LM741E			LM741			LM741C			UNITS
		MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	
Supply Voltage Rejection Ratio	$T_A \text{ MIN} \leq T_A \leq T_A \text{ MAX}$										
	$V_S = \pm 20V$ to $V_S = \pm 5V$ $R_S \leq 50\Omega$ $R_S \leq 10\text{ k}\Omega$	86	96		77	96		77	96		dB
Transient Response	$T_A = 25^\circ\text{C}$, Unity Gain										
Rise Time			0.25	0.8		0.3			0.3		μs
Overshoot			6.0	20		5			5		%
Bandwidth (Note 4)	$T_A = 25^\circ\text{C}$	0.437	1.5								MHz
Slew Rate	$T_A = 25^\circ\text{C}$, Unity Gain	0.3	0.7			0.5			0.5		V/ μs
Supply Current	$T_A = 25^\circ\text{C}$					1.7	2.8		1.7	2.8	mA
Power Consumption	$T_A = 25^\circ\text{C}$										mW
	$V_S = \pm 20V$ $V_S = \pm 15V$ $V_S = \pm 20V$		80	150		50	85		50	85	mW
LM741A	$T_A = T_A \text{ MIN}$			165							mW
	$T_A = T_A \text{ MAX}$			135							mW
LM741E	$V_S = \pm 20V$			150							mW
	$T_A = T_A \text{ MIN}$			150							mW
	$T_A = T_A \text{ MAX}$			150							mW
LM741	$V_S = \pm 15V$					60	100				mW
	$T_A = T_A \text{ MIN}$					45	75				mW
	$T_A = T_A \text{ MAX}$										mW

Note 1: The maximum junction temperature of the LM741/LM741A is 150°C , while that of the LM741C/LM741E is 100°C . For operation at elevated temperatures, devices in the TO-5 package must be derated based on a thermal resistance of 150°C/W junction to ambient, or 45°C/W junction to case. The thermal resistance of the dual-in-line package is 100°C/W junction to ambient.

Note 2: For supply voltages less than $\pm 15V$, the absolute maximum input voltage is equal to the supply voltage.

Note 3: Unless otherwise specified, these specifications apply for $V_S = \pm 15V$, $-55^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$ (LM741/LM741A). For the LM741C/LM741E, these specifications are limited to $0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$.

Note 4: Calculated value from: $BW \text{ (MHz)} = 0.35/\text{Rise Time}(\mu\text{s})$.

most economical

Frequency Mixers

Models
SBL-1

LEVEL 7 (+7dBm LO, up to +1dBm RF)



computer-automated performance data
typical production unit / for data of other models consult factory

mixer conversion loss and isolation

RF MHz	LO MHz	Conversion Loss (dB)			Isolation L-R (dB)			Isolation L-I (dB)		
		LO +4dBm	LO +7dBm	LO +10dBm	LO +4dBm	LO +7dBm	LO +10dBm	LO +4dBm	LO +7dBm	LO +10dBm
1.000	31.00	6.99	6.67	6.45	62.73	>67.00	68.01	61.88	65.61	>70.00
2.000	32.00	6.50	6.24	6.05	61.86	>67.00	67.46	61.93	>67.00	>70.00
5.000	35.00	5.96	5.74	5.60	61.73	64.84	66.12	62.43	>67.00	>70.00
10.000	40.00	5.85	5.58	5.46	61.35	64.19	65.15	61.72	64.81	66.04
20.000	50.00	5.96	5.67	5.51	60.14	62.22	62.01	60.33	61.69	61.30
32.188	62.19	5.86	5.60	5.51	58.85	59.04	58.99	58.27	57.74	57.09
50.000	80.00	5.84	5.60	5.49	56.98	56.71	55.75	54.84	54.39	53.61
78.970	98.97	5.83	5.56	5.44	54.05	52.21	50.75	51.16	49.67	48.53
100.000	70.00	5.74	5.52	5.43	51.39	49.41	48.33	48.54	46.90	46.10
156.940	126.94	5.69	5.53	5.47	45.18	44.20	43.99	42.22	41.66	41.56
200.000	170.00	5.85	5.68	5.60	41.88	41.56	41.75	39.00	38.98	39.65
203.720	173.72	5.83	5.67	5.60	41.46	41.05	41.34	38.60	38.52	39.23
250.500	220.50	5.80	5.63	5.47	40.14	40.04	40.21	37.21	37.29	37.77
297.290	267.29	5.77	5.61	5.48	36.89	36.90	37.90	33.86	33.97	34.98
344.070	314.07	5.93	5.81	5.72	36.80	37.11	37.44	33.43	33.88	34.36
375.260	345.26	6.28	6.13	5.97	34.83	36.32	37.25	31.69	32.79	34.20
406.440	376.44	6.27	6.15	6.07	33.09	34.80	36.66	29.68	31.05	32.79
437.630	407.63	6.38	6.38	5.88	32.48	33.79	35.38	29.38	30.39	31.81
468.820	438.82	6.48	6.00	5.73	32.24	32.80	34.05	29.76	30.12	30.96
500.000	470.00	6.90	6.31	5.99	32.48	32.36	33.04	30.19	30.37	30.65

mixer VSWR

φ detection

freq. MHz	VSWR, RF port			VSWR, LO port			VSWR, IF port			Freq. (MHz)	max. DC output mV	DC offset mV
	LO +4dBm	LO +7dBm	LO +10dBm	LO +4dBm	LO +7dBm	LO +10dBm	LO +4dBm	LO +7dBm	LO +10dBm			
1.001	1.83	1.80	1.86	2.45	3.75	5.47	1.67	1.44	1.30	10.000	-233.19	+0.00
16.121	1.07	1.14	1.20	1.92	2.81	3.95	1.68	1.45	1.31	20.000	-230.80	-0.01
20.000	1.06	1.14	1.20	1.94	2.89	3.95	1.68	1.44	1.31	38.000	-225.55	+0.00
31.242	1.06	1.14	1.20	1.93	2.83	3.88	1.68	1.44	1.32	50.000	-225.92	+0.00
50.000	1.07	1.15	1.20	1.83	2.69	3.54	1.69	1.46	1.33	66.000	-226.43	+0.00
76.605	1.08	1.16	1.21	1.84	2.72	3.70	1.71	1.48	1.36	80.000	-230.22	+0.01
100.000	1.09	1.17	1.22	1.82	2.62	3.38	1.74	1.52	1.39	100.000	-231.28	+0.03
121.970	1.11	1.18	1.24	1.82	2.62	3.53	1.79	1.55	1.42	136.000	-229.89	+0.08
152.210	1.13	1.20	1.25	1.88	2.66	3.42	1.85	1.62	1.50	178.000	-223.93	+0.17
182.450	1.15	1.22	1.27	1.83	2.62	3.21	1.93	1.69	1.57	200.000	-223.43	+0.15
200.000	1.12	1.26	1.27	1.87	2.58	3.22	1.98	1.77	1.62	234.000	-223.86	+0.23
242.940	1.19	1.26	1.32	1.89	2.52	3.19	2.11	1.88	1.74	262.000	-229.61	+0.25
273.180	1.21	1.28	1.34	1.90	2.59	3.17	2.21	1.99	1.86	304.000	-218.66	+0.32
318.540	1.23	1.30	1.35	1.99	2.64	3.25	2.35	2.11	1.95	360.000	-194.91	+0.72
348.730	1.24	1.31	1.36	2.01	2.59	3.18	2.38	2.15	2.03	402.000	-179.58	+0.97
379.030	1.24	1.30	1.34	2.03	2.60	3.15	2.45	2.24	2.09	444.000	-163.75	+0.88
409.270	1.23	1.28	1.32	2.12	2.72	3.19	2.46	2.24	2.11	458.000	-160.12	+0.78
424.390	1.21	1.27	1.31	2.20	2.77	3.27	2.50	2.30	2.16	472.000	-155.46	+0.60
454.630	1.19	1.24	1.28	2.30	2.82	3.34	2.46	2.32	2.14	486.000	-150.45	+0.39
500.000	1.16	1.21	1.25	2.40	3.01	3.54	2.43	2.23	2.12	500.000	-142.53	+0.23

Measurements at RF & LO Power +7 dBm

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


most widely-used

Frequency Mixers

LEVEL 7 (+7 dBm LO, up to +1 dBm RF)

case style selection

outline drawings Table of Contents



MODEL NO.	FREQUENCY MHz		CONVERSION LOSS dB				LO-RF ISOLATION, dB						LO-IF ISOLATION, dB						PRICE \$	DISTRIBUTOR		
	LO/RF f_L-f_U	IF	Mid-Band m			Total Range Max.	L		M		U		L		M		U			Qty. (1-9)	FACTORY	LOCAL
			\bar{x}	σ	Max.		Typ.	Min.	Typ.	Min.	Typ.	Min.	Typ.	Min.	Typ.	Min.	Typ.	Min.				
GRA-1	5-500	DC-500	5.96	.09	7.0	8.5	50	45	45	30	35	25	45	35	40	25	30	20	14.95	•	•	
GRA-3	025-200	DC-200	4.78	.07	7.5	8.5	50	50	45	35	35	25	45	35	40	30	30	20	19.45	•	•	
GRA-6	303-100	DC-100	4.70	.14	7.5	8.5	50	50	45	30	35	25	60	45	40	25	30	20	28.95	•	•	
GRA-8	0005-10	DC-10	6.03	.08	7.5	8.5	60	50	50	40	45	35	60	50	50	40	45	35	31.95	•	•	
SRA-1	5-500	DC-500	5.11	.09	7.0	8.5	50	45	45	30	35	25	45	35	40	25	30	20	13.45	•	•	
SRA-1TX	5-500	DC-500	5.88	.04	7.0	8.5	50	45	45	30	35	25	45	35	40	25	30	20	59.95	•	•	
SRA-1W	1-750	DC-750	5.80	.04	7.5	8.5	50	45	45	30	35	25	45	30	40	25	30	20	15.95	•	•	
SRA-1-1	1-500	DC-500	4.81	.11	7.5	8.5	50	45	45	30	35	25	45	30	40	25	30	20	14.95	•	•	
SRA-2	1-1000	.5-500	5.66	.07	7.5	8.5	45	30	35	20	30	20	45	30	30	20	30	20	15.95	•	•	
SRA-2CM	5-1000	DC-1000	5.27	.04	7.0	8.5	60	50	35	30	30	25	50	45	30	25	25	20	14.95	•	•	
SRA-3	025-200	DC-200	4.61	.06	7.5	8.5	60	50	45	35	35	25	45	35	40	30	30	20	15.95	•	•	
SRA-4	5-1250	.5-500	5.71	.08	7.5	8.5	50	40	40	20	30	20	50	40	40	20	30	20	17.95	•	•	
SRA-5	5-1500	10-600	5.69	.07	8.0	8.5	50	45	35	30	30	20	45	30	40	25	30	20	24.95	•	•	
SRA-6	003-100	DC-100	4.58	.05	7.5	8.5	60	50	45	30	35	25	60	45	40	25	30	20	24.95	•	•	
SRA-8	.0005-10	DC-10	5.69	.11	7.5	8.5	60	50	50	40	45	35	60	50	50	40	45	35	29.95	•	•	
SRA-11	5-2000	10-600	5.72	.07	8.5	9.0	50	45	35	25	30	20	45	40	30	20	25	15	20.95	•	•	
SRA-12	800-1250	50-20	6.2*	.13	7.5	7.5	32	25	35	25	35	25	30	20	30	20	30	20	29.95	•	•	
SRA-149	5-500	DC-500	5.51	.07	6.5	8.0	60	50	55	45	53	40	50	40	35	25	30	24	9.95	•	•	
SRA-2300	100-2000	DC-600	9.60	.15	9.5	9.5	37 (typ)	30 (min.)	30 (typ)	20 (min.)	30 (typ)	20 (min.)	30 (typ)	20 (min.)	30 (typ)	20 (min.)	30 (typ)	20 (min.)	21.95	•	•	
SRA-2400	750-2400	DC-400	5.95	.26	9.0	9.0	30	20	30	20	30	20	30	8	30	8	30	8	22.95	•	•	
SRA-3500	500-3500	DC-1000	7.28	.31	9.5	9.5	30	17	30	17	30	17	20	3	20	8	20	8	28.95	•	•	
SBL-1	1-500	DC-500	5.60	.09	7.0	8.0	60	45	45	35	40	25	45	35	40	25	30	20	4.75	•	•	
SBL-1X	10-1000	5-500	5.88	.10	7.5	8.0	50	40	40	30	30	20	50	45	40	35	35	25	6.45	•	•	
SBL-1Z	10-1000	DC-500	6.27	.09	7.5	9.0	50	40	35	25	25	20	40	25	25	18	19	15	7.45	•	•	
SBL-1-1	0 1-400	DC-400	4.34	.04	7.0	8.0	50	45	45	30	35	25	45	30	40	25	30	20	7.45	•	•	
SBL-3	025-200	DC-200	4.81	.05	7.5	8.5	55	50	45	30	35	25	45	35	40	20	30	20	7.45	•	•	
SBL-11	5-2000	10-600	7.08	.11	8.5	9.0	50	45	35	25	30	20	45	40	30	20	25	15	19.95	•	•	
SIMA-5	2-1500	DC-1000	7.01	.08	8.0	9.0	65	44	44	23	31	22	54	38	30	18	25	11	24.95	•	•	

L=low range (f_L to $10 f_L$)

M=mid range ($10 f_L$ to $f_U/2$)
m=mid band ($2 f_L$ to $f_U/2$)

U=upper range ($f_U/2$ to f_U)

NOTES:

† Phase Detection, Polarity Positive

* SRA-5 case style is A06.

● HTRB tested, 5-year guarantee

** Conversion loss 10 dB max. at IF = 1000 MHz.

○ Pin connections same as the SRA-11

□ NON-HERMETIC

\bar{x} = Average of conversion loss at center of mid-band frequency ($f_L + f_U/4$).

σ = Standard deviation.

1. For quality control procedures, environmental specifications, and Hi-Rel, MIL and TX description see Table of Contents.

2. Absolute Maximum Ratings: RF power 50 mW, peak IF current 40 mA, see Table of Contents.

3. Prices and specifications subject to change without notice.

pin connections see case style outline drawing

Series	GRA		SRA				SBL			SIMA
	all models	-1 -1TX -1-1 -3	-2 -4	-6 -8	-1W -2CM	-5 -11 -12 -2000 -2400: -3500 -149***	-1 -1-1	-1X	-1Z	-5
LO	1	8	8	8	8	8	8	8	1	8
RF	6	1	3,4*	1	1	1	2	1	3,4*	8
IF	4	3,4*	1	3,4*	3,4*	3	5,6*	3,4*	1	3
GND	2,3,5	2,5,6,7	2,5,6,7	2,5,6,7	2,5,6,7	2,5,6,7	1	2,5,6,7	2,5,6,7	2,5,6,7
CASE GND	—	2	2,5,6,7	—	2,5,6,7	3,4,7	—	2,5,6,7	2,5,6,7	2,5,6,7

* Pins must be connected together externally ; LO = 1; RF = 8; F 3

*** Blue bead is pin #4

◆ Ground externally. All measurements made with GND pin(s) grounded externally.



Voltage Regulators

LM78XX Series

LM78XX Series Voltage Regulators

General Description

The LM78XX series of three terminal regulators is available with several fixed output voltages making them useful in a wide range of applications. One of these is local on card regulation, eliminating the distribution problems associated with single point regulation. The voltages available allow these regulators to be used in logic systems, instrumentation, HiFi, and other solid state electronic equipment. Although designed primarily as fixed voltage regulators these devices can be used with external components to obtain adjustable voltages and currents.

The LM78XX series is available in an aluminum TO-3 package which will allow over 1.0A load current if adequate heat sinking is provided. Current limiting is included to limit the peak output current to a safe value. Safe area protection for the output transistor is provided to limit internal power dissipation. If internal power dissipation becomes too high for the heat sinking provided, the thermal shutdown circuit takes over preventing the IC from overheating.

Considerable effort was expended to make the LM78XX series of regulators easy to use and minimize the number

of external components. It is not necessary to bypass the output, although this does improve transient response. Input bypassing is needed only if the regulator is located far from the filter capacitor of the power supply.

For output voltage other than 5V, 12V and 15V the LM117 series provides an output voltage range from 1.2V to 57V.




Features

- Output current in excess of 1A
- Internal thermal overload protection
- No external components required
- Output transistor safe area protection
- Internal short circuit current limit
- Available in the aluminum TO-3 package

Voltage Range

LM7805C	5V
LM7812C	12V
LM7815C	15V

Schematic and Connection Diagrams



Absolute Maximum Ratings

Input Voltage ($V_O = 5V, 12V$ and $15V$)	35V
Internal Power Dissipation (Note 1)	Internally Limited
Operating Temperature Range (T_A)	0°C to $+70^\circ\text{C}$
Maximum Junction Temperature	
(K Package)	150°C
(T Package)	125°C
Storage Temperature Range	-65°C to $+150^\circ\text{C}$
Lead Temperature (Soldering, 10 seconds)	
TO-3 Package K	300°C
TO-220 Package T	230°C












Electrical Characteristics LM78XXC (Note 2) $0^\circ\text{C} < T_J < 125^\circ\text{C}$ unless otherwise noted.

OUTPUT VOLTAGE		5V			12V			15V			UNITS
INPUT VOLTAGE (unless otherwise noted)		10V			19V			23V			
PARAMETER	CONDITIONS	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	
V_O Output Voltage	$T_J = 25^\circ\text{C}, 5\text{ mA} < I_O < 1\text{ A}$	4.8	5	5.2	11.5	12	12.5	14.4	15	15.6	V
	$P_D < 15\text{ W}, 5\text{ mA} < I_O < 1\text{ A}$ $V_{\text{MIN}} < V_{\text{IN}} < V_{\text{MAX}}$	4.75 ($7 < V_{\text{IN}} < 20$)	5	5.25 ($14.5 < V_{\text{IN}} < 27$)	11.4 ($14.5 < V_{\text{IN}} < 27$)	12	12.6 ($17.5 < V_{\text{IN}} < 30$)	14.25 ($17.5 < V_{\text{IN}} < 30$)	15.75 ($17.5 < V_{\text{IN}} < 30$)	16.5	V
ΔV_O Line Regulation	$I_O = 500\text{ mA}$	$T_J = 25^\circ\text{C}$	3	50	4	120	4	150			mV
		$0^\circ\text{C} < T_J < +125^\circ\text{C}$		50		120		150			mV
	$I_O < 1\text{ A}$	ΔV_{IN}	($7 < V_{\text{IN}} < 25$)		($14.5 < V_{\text{IN}} < 27$)		($17.5 < V_{\text{IN}} < 30$)				V
		$0^\circ\text{C} < T_J < +125^\circ\text{C}$		25		60		75			mV
ΔV_O Load Regulation	$T_J = 25^\circ\text{C}$	$5\text{ mA} < I_O < 1.5\text{ A}$	10	50	12	120	12	150			mV
		$250\text{ mA} < I_O < 750\text{ mA}$		25		60		75			mV
I_O Quiescent Current	$I_O < 1\text{ A}$	$T_J = 25^\circ\text{C}$		8		8		8			mA
		$0^\circ\text{C} < T_J < +125^\circ\text{C}$		8.5		8.5		8.5			mA
ΔI_O Quiescent Current Change	$5\text{ mA} < I_O < 1\text{ A}$	$T_J = 25^\circ\text{C}, I_O < 1\text{ A}$ $V_{\text{MIN}} < V_{\text{IN}} < V_{\text{MAX}}$		0.5		0.5		0.5			mA
		$I_O < 500\text{ mA}, 0^\circ\text{C} < T_J < +125^\circ\text{C}$ $V_{\text{MIN}} < V_{\text{IN}} < V_{\text{MAX}}$		1.0		1.0		1.0			mA
		$0^\circ\text{C} < T_J < +125^\circ\text{C}$		1.0		1.0		1.0			mA
V_N Output Noise Voltage	$T_A = 25^\circ\text{C}, 10\text{ Hz} < f < 100\text{ kHz}$		40		75		90			μV	
$\frac{\Delta V_{\text{IN}}}{\Delta V_{\text{OUT}}}$ Ripple Rejection	$f = 120\text{ Hz}$ $I_O < 1\text{ A}, T_J = 25^\circ\text{C}$ or $I_O < 500\text{ mA}$ $0^\circ\text{C} < T_J < +125^\circ\text{C}$ $V_{\text{MIN}} < V_{\text{IN}} < V_{\text{MAX}}$		62	80	55	72	54	70			dB
			62		55		54				dB
R_O Dropout Voltage Output Resistance Short-Circuit Current Peak Output Current Average TC of V_{OUT}	$T_J = 25^\circ\text{C}, I_{\text{OUT}} = 1\text{ A}$		2.0		2.0		2.0				V
	$f = 1\text{ kHz}$		8		18		19				m Ω
	$T_J = 25^\circ\text{C}$		2.1		1.5		1.2				A
	$0^\circ\text{C} < T_J < +125^\circ\text{C}, I_O = 5\text{ mA}$		2.4		2.4		2.4				A
V_{IN} Input Voltage Required to Maintain Line Regulation	$T_J = 25^\circ\text{C}, I_O < 1\text{ A}$		7.3		14.6		17.7				V
											V

NOTE 1: Thermal resistance of the TO-3 package (K, KC) is typically $4^\circ\text{C}/\text{W}$ junction to case and $35^\circ\text{C}/\text{W}$ case to ambient. Thermal resistance of the TO-220 package (T) is typically $4^\circ\text{C}/\text{W}$ junction to case and $50^\circ\text{C}/\text{W}$ case to ambient.

NOTE 2: All characteristics are measured with capacitor across the input of $0.22\ \mu\text{F}$, and a capacitor across the output of $0.1\ \mu\text{F}$. All characteristics except noise voltage and ripple rejection ratio are measured using pulse techniques ($t_W < 10\text{ ms}$, duty cycle $< 5\%$). Output voltage changes due to changes in internal temperature must be taken into account separately.

Typical Performance Characteristics



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



PRELIMINARY

27256 256K (32K x 8) UV ERASABLE PROM

- Software Carrier Capability
- 250 ns Maximum Access Time
- Two-Line Control
- Intelligent Identifier™ Mode
—Automated Programming Operations
- TTL Compatible
- Industry Standard Pinout . . . JEDEC Approved
- Low Power
—100 mA max. Active
— 40 mA max. Standby
- Intelligent Programming™ Algorithm
—Fastest EPROM Programming

The Intel 27256 is a 5V only, 262,144-bit ultraviolet Erasable and Electrically Programmable Read Only Memory (EPROM). Organized as 32K words by 8 bits, individual bytes are accessed in under 250ns. This is compatible with high performance microprocessors, such as the Intel 8MHz iAPX 186, allowing full speed operation without the addition of performance-degrading WAIT states. The 27256 is also directly compatible with Intel's 8051 family of microcontrollers.

The 27256 enables implementation of new, advanced systems with firmware intensive architectures. The combination of the 27256's high density, cost effective EPROM storage, and new advanced microprocessors having megabit addressing capability provides designers with opportunities to engineer user-friendly, high reliability, high-performance systems.


The 27256's large storage capability of 32K bytes enables it to function as a high density software carrier. Entire operating systems, diagnostics, high-level language programs and specialized application software can reside in a 27256 EPROM directly on a system's memory bus. This permits immediate microprocessor access and execution of software and eliminates the need for time consuming disk accesses and downloads.

Several advanced features have been designed into the 27256 that allow for fast and reliable programming—the intelligent identifier™ mode and the intelligent Programming™ Algorithm. Programming equipment that takes advantage of these innovations will electronically identify the 27256 and then rapidly program it using an efficient programming method.

Two-line control and JEDEC-approved, 28-pin packaging are standard features of all Intel high-density EPROMs. This assures easy microprocessor interfacing and minimum design efforts when upgrading, adding, or choosing between nonvolatile memory alternatives.

The 27256 is manufactured using Intel's advanced HMOS™II-E technology.

*HMOS is a patented process of Intel Corporation.



Intel Corporation Assumes No Responsibility for the Use of Any Circuitry Other Than Circuitry Embodied in an Intel Product. No Other Circuit Patent Licenses are Implied.

© INTEL CORPORATION, 1983

ABSOLUTE MAXIMUM RATINGS*

Temperature Under Bias -10°C to +80°C
 Storage Temperature -65°C to +125°C
 All Input or Output Voltages with
 Respect to Ground +6.25 V to -0.6V
 Voltage on Pin 24 with
 Respect to Ground +13.5V to -0.6V
 V_{PP} Supply Voltage with Respect
 to Ground +14.0 V to -0.6V

*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

D.C. AND A.C. OPERATING CONDITIONS DURING READ

	27256	27256-3	27256-4	27256-25	27256-30	27256-45
Operating Temperature Range	0°C–70°C	0°C–70°C	0°C–70°C	0°C–70°C	0°C–70°C	0°C–70°C
V_{CC} Power Supply ^{1,2}	5V ± 5%	5V ± 5%	5V ± 5%	5V ± 10%	5V ± 10%	5V ± 10%

READ OPERATION**D.C. CHARACTERISTICS**

Symbol	Parameter	Limits			Units	Test Conditions
		Min.	Typ. ³	Max.		
I_{LI}	Input Load Current			10	μA	$V_{IN} = 5.5V$
I_{LO}	Output Leakage Current			10	μA	$V_{OUT} = 5.5V$
I_{PP1}^2	V_{PP} Current Read Standby			5	mA	$V_{PP} = 5.5V$
I_{CC1}^2	V_{CC} Current Standby		20	40	mA	$\overline{CE} = V_{IH}$
I_{CC2}^2	V_{CC} Current Active		45	100	mA	$\overline{CE} = \overline{OE} = V_{IL}$ $V_{PP} = V_{CC}$
V_{IL}	Input Low Voltage	-0.1		+0.8	V	
V_{IH}	Input High Voltage	2.0		$V_{CC} + 1$	V	
V_{OL}	Output Low Voltage			.45	V	$I_{OL} = 2.1 mA$
V_{OH}	Output High Voltage	2.4			V	$I_{OH} = -400 \mu A$
V_{PP}^2	V_{PP} Read Voltage	3.8		V_{CC}	V	$V_{CC} = 5.0V \pm 0.25V$

READ OPERATION

A.C. CHARACTERISTICS

Symbol	Parameter	27256-25 & 27256 Limits		27256-30 & 27256-3 Limits		27256-45 & 27256-4 Limits		Units	Test Conditions
		Min.	Max.	Min.	Max.	Min.	Max.		
t_{ACC}	Address to Output Delay		250		300		450	ns	$\overline{CE} = \overline{OE} = V_{IL}$
t_{CE}	\overline{CE} to Output Delay		250		300		450	ns	$\overline{OE} = V_{IL}$
t_{OE}	\overline{OE} to Output Delay		100		120		150	ns	$\overline{CE} = V_{IL}$
t_{DF}^4	\overline{OE} High to Output Float	0	60	0	105	0	130	ns	$\overline{CE} = V_{IL}$
t_{OH}	Output Hold from Addresses, \overline{CE} or \overline{OE} Whichever Occurred First	0		0		0		ns	$\overline{CE} = \overline{OE} = V_{IL}$


NOTES:

1. V_{CC} must be applied simultaneously or before V_{PP} and removed simultaneously or after V_{PP} .
2. V_{PP} may be connected directly to V_{CC} except during programming. The supply current would then be the sum of I_{CC} and I_{PP} .
3. Typical values are for $t_A = 25^\circ\text{C}$ and nominal supply voltages.
4. This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven—see timing diagram on the following page.


CAPACITANCE ($T_A = 25^\circ\text{C}$, $f = 1\text{ MHz}$)

Symbol	Parameter	Typ. ¹	Max.	Unit	Conditions
C_{IN}^2	Input Capacitance	4	6	pF	$V_{IN} = 0V$
C_{OUT}	Output Capacitance	8	12	pF	$V_{OUT} = 0V$


A.C. TESTING INPUT/OUTPUT WAVEFORM



A.C. TESTING LOAD CIRCUIT



A.C. WAVEFORMS



NOTES:

1. Typical values are for $T_A = 25^\circ\text{C}$ and nominal supply voltages.
2. This parameter is only sampled and is not 100% tested.
3. t_{OE} may be delayed up to $t_{ACC} - t_{OE}$ after the falling edge of \overline{CE} without impact on t_{ACC} .
4. t_{OP} is specified from \overline{OE} or \overline{CE} , whichever occurs first.

DEVICE OPERATION

The eight modes of operation of the 27256 are listed in Table 1. A single 5V power supply is required in the read mode. All inputs are TTL levels except for V_{PP} and 12V on A9 for intelligent identifier mode.

Table 1. Operating Modes

MODE	PINS \overline{CE} (20)	\overline{OE} (22)	A_9 (24)	V_{PP} (1)	V_{CC} (28)	OUTPUTS (11-13, 15-19)
Read	V_{IL}	V_{IL}	X	V_{CC}	V_{CC}	D_{OUT}
Output Disable	V_{IL}	V_{IH}	X	V_{CC}	V_{CC}	High Z
Standby	V_{IH}	X	X	V_{CC}	V_{CC}	High Z
intelligent Programming	V_{IL}	V_{IH}	X	V_{PP}	V_{CC}	D_{IN}
Verify	V_{IH}	V_{IL}	X	V_{PP}	V_{CC}	D_{OUT}
Optional Verify	V_{IL}	V_{IL}	X	V_{PP}	V_{CC}	D_{OUT}
Program Inhibit	V_{IH}	V_{IH}	X	V_{PP}	V_{CC}	High Z
intelligent Identifier	V_{IL}	V_{IL}	V_H	V_{CC}	V_{CC}	Code

NOTES:

- X can be V_{IH} or V_{IL}
- $V_H = 12.0V \pm 0.5V$

READ MODE

The 27256 has two control functions, both of which must be logically active in order to obtain data at the outputs. Chip Enable (\overline{CE}) is the power control and should be used for device selection. Output Enable (\overline{OE}) is the output control and should be used to gate data from the output pins, independent of device selection. Assuming that addresses are stable, the address access time (t_{ACC}) is equal to the delay from \overline{CE} to output (t_{CE}). Data is avail-

able at the outputs after a delay of t_{OE} from the falling edge of \overline{OE} , assuming that \overline{CE} has been low and addresses have been stable for at least $t_{ACC} - t_{OE}$.

STANDBY MODE

The 27256 has a standby mode which reduces the maximum active current from 100 mA to 40 mA. The 27256 is placed in the standby mode by applying a TTL-high signal to the \overline{CE} input. When in standby mode, the outputs are in a high impedance state, independent of the \overline{OE} input.

Two Line Output Control

Because EPROMs are usually used in larger memory arrays, Intel has provided 2 control lines which accommodate this multiple memory connection. The two control lines allow for:

- the lowest possible memory power dissipation, and
- complete assurance that output bus contention will not occur.

To use these two control lines most efficiently, \overline{CE} (pin 20) should be decoded and used as the primary device selecting function, while \overline{OE} (pin 22) should be made a common connection to all devices in the array and connected to the \overline{READ} line from the system control bus. This assures that all deselected memory devices are in their low power standby mode and that the output pins are active only when data is desired from a particular memory device.

System Considerations

The power switching characteristics of HMOS II-E EPROMs require careful decoupling of the devices. The supply current, I_{CC} , has three segments that are of interest to the system designer—the standby current level, the active current level, and the transient current peaks that are produced by the falling and rising edges of Chip Enable. The magnitude of these transient current peaks is dependent on the output capacitive and inductive loading of the device. The associated transient voltage peaks can be suppressed by complying with Intel's Two-Line Control and by

properly selected decoupling capacitors. It is recommended that a 0.1 μF ceramic capacitor be used on every device between V_{CC} and GND. This should be a high frequency capacitor of low inherent inductance and should be placed as close to the device as possible. In addition, a 4.7 μF bulk electrolytic capacitor should be used between V_{CC} and GND for every eight devices. The bulk capacitor should be located near where the power supply is connected to the array. The purpose of the bulk capacitor is to overcome the voltage droop caused by the inductive effects of PC board traces.

PROGRAMMING

Caution: Exceeding 14V on pin 1 (V_{PP}) will permanently damage the 27256.

Initially, and after each erasure, all bits of the 27256 are in the "1" state. Data is introduced by selectively programming "0s" into the desired bit locations. Although only "0s" will be programmed, both "1s" and "0s" can be present in the data word. The only way to change a "0" to a "1" is by ultraviolet light erasure.

The 27256 is in the programming mode when the V_{PP} input is at 12.5V and \overline{CE} is at TTL-low. The data to be programmed is applied 8 bits in parallel to the data output pins. The levels required for the address and data inputs are TTL.

intelligent Programming™ Algorithm

The 27256 intelligent Programming Algorithm rapidly programs Intel 27256 EPROMs using an efficient and reliable method particularly suited to the production programming environment. Typical programming times for individual devices are on the order of five minutes. Programming reliability is also ensured as the incremental program margin of each byte is continually monitored to determine when it has been successfully programmed. A flowchart of the 27256 intelligent Programming Algorithm is shown in Figure 3.

The intelligent Programming Algorithm utilizes two different pulse types: initial and overprogram. The duration of the initial \overline{CE} pulse(s) is one millisecond, which will then be followed by a longer overprogram pulse of length $3X \text{ msec}$. X is an iteration counter and is equal to the number of the initial one millisecond pulses applied to a particular 27256 location, before a correct verify occurs. Up to 25 one-millisecond pulses per byte are provided for before the overprogram pulse is applied.

The entire sequence of program pulses and byte verifications is performed at $V_{CC} = 6.0\text{V}$ and $V_{PP} = 12.5\text{V}$. When the intelligent Programming cycle has been completed, all bytes should be compared to the original data with $V_{CC} = V_{PP} = 5.0\text{V}$.

Program Inhibit

Programming of multiple 27256s in parallel with different data is easily accomplished by using the Program Inhibit mode. A high-level \overline{CE} input inhibits the other 27256s from being programmed.

Except for \overline{CE} and \overline{OE} , all like inputs of the parallel 27256s may be common. A TTL low-level pulse applied to the \overline{CE} input with V_{PP} at 12.5V will program the selected 27256.

Verify

A verify should be performed on the programmed bits to determine that they have been correctly programmed. The verify is performed with \overline{OE} at V_{IL} , \overline{CE} at V_{IH} and V_{PP} at 12.5V.

Optional Verify

The optional verify may be performed in place of the verify mode. It is performed with \overline{OE} at V_{IL} , \overline{CE} at V_{IL} (as opposed to the standard verify which has \overline{CE} at V_{IH}), and V_{PP} at 12.5V. The outputs will tri-state according to the signal presented to \overline{OE} . Therefore, all devices with $V_{PP}=12.5\text{V}$ and $\overline{OE}=V_{IL}$ will present data on the bus independent of the \overline{CE} state. When parallel programming several devices which share a common bus, V_{PP} should be lowered to V_{CC} (=6.0V) and the normal read mode used to execute a program verify.

intelligent Identifier™ Mode

The intelligent Identifier Mode allows the reading out of a binary code from an EPROM that will identify its manufacturer and type. This mode is intended for use by programming equipment for the purpose of automatically matching the device to be programmed with its corresponding programming algorithm. This mode is functional in the $25^\circ\text{C} \pm 5^\circ\text{C}$ ambient temperature range that is required when programming the 27256.

To activate this mode, the programming equipment must force 11.5V to 12.5V on address line A9 (pin 24) of the 27256. Two identifier bytes may then be sequenced from the device outputs by toggling address line A0 (pin 10) from V_{IL} to V_{IH} . All other address lines must be held at V_{IL} during intelligent Identifier Mode.




Figure 3. 27256 Intelligent Programming™ Flowchart

Byte 0 ($A_0 = V_{IL}$) represents the manufacturer code and byte 1 ($A_0 = V_{IH}$) the device identifier code. For the Intel 27256, these two identifier bytes are given in Table 2. All identifiers for manufacturer and device codes will possess odd parity, with the MSB (O_7) defined as the parity bit.

ERASURE CHARACTERISTICS

The erasure characteristics of the 27256 are such that erasure begins to occur upon exposure to light with wavelengths shorter than approximately 4000 Angstroms (Å). It should be noted that sunlight and certain types of fluorescent lamps have wavelengths in the 3000–4000 Å range. Data show that constant exposure to room level fluorescent lighting could erase the typical 27256 in approximately 3 years, while it would take approximately 1 week to cause erasure when exposed to direct sunlight. If the 27256 is to be ex-

posed to these types of lighting conditions for extended periods of time, opaque labels should be placed over the 27256 window to prevent unintentional erasure.

The recommended erasure procedure for the 27256 is exposure to shortwave ultraviolet light which has a wavelength of 2537 Angstroms (Å). The integrated dose (i.e., UV intensity × exposure time) for erasure should be a minimum of 15 Wsec/cm². The erasure time with this dosage is approximately 15 to 20 minutes using an ultraviolet lamp with a 12000 μW/cm² power rating. The 27256 should be placed within 1 inch of the lamp tubes during erasure. The maximum integrated dose a 27256 can be exposed to without damage is 7258 Wsec/cm² (1 week @ 12000 μW/cm²). Exposure of the 27256 to high intensity UV light for long periods may cause permanent damage.

Table 2. 27256 Intelligent Identifier™ Bytes

Identifier	Pins	A ₀ (10)	O ₇ (19)	O ₆ (18)	O ₅ (17)	O ₄ (16)	O ₃ (15)	O ₂ (13)	O ₁ (12)	O ₀ (11)	Hex Data
Manufacturer Code	V _{IL}	1	0	0	0	0	1	0	0	1	89
Device Code	V _{IH}	0	0	0	0	0	0	1	0	0	04

NOTES:

- 1. A₉ = 12.0V ± 0.5V
- 2. A₇–A₆, A₁₀–A₁₃, \overline{CE} , \overline{OE} = V_{IL}
- 3. A₁₄ = V_{IH} or V_{IL}

Intelligent Programming™ Algorithm

D.C. PROGRAMMING CHARACTERISTICS:

T_A = 25 ± 5°C, V_{CC} = 6.0V ± 0.25V, V_{PP} = 12.5V ± 0.5V

Symbol	Parameter	Limits			Test Conditions (see Note 1)
		Min.	Max.	Unit	
I _I	Input Current (All Inputs)		10	μA	V _{IH} = V _{IL} or V _{IH}
V _{IL}	Input Low Level (All Inputs)	–0.1	0.8	V	
V _{IH}	Input High Level	2.0	V _{CC}	V	
V _{OL}	Output Low Voltage During Verify		0.45	V	I _{OL} = 2.1 mA
V _{OH}	Output High Voltage During Verify	2.4		V	I _{OH} = –400 μA
I _{CC2}	V _{CC} Supply Current (Program & Verify)		100	mA	
I _{PP2}	V _{PP} Supply Current (Program)		50	mA	$\overline{CE} = V_{IL}$
V _{ID}	A ₉ Intelligent Identifier Voltage	11.5	12.5	V	

NOTES:

- 1. V_{CC} must be applied simultaneously or before V_{PP} and removed simultaneously or after V_{PP}.

A.C. PROGRAMMING CHARACTERISTICS:
 $T_A = 25 \pm 5^\circ\text{C}$, $V_{CC} = 6.0\text{V} \pm 0.25\text{V}$, $V_{PP} = 12.5\text{V} \pm 0.3\text{V}$

Symbol	Parameter	Limits				Test Conditions* (see Note 1)
		Min.	Typ.	Max.	Unit	
t_{AS}	Address Setup Time	2			μs	
t_{OES}	\overline{OE} Setup Time	2			μs	
t_{DS}	Data Setup Time	2			μs	
t_{AH}	Address Hold Time	0			μs	
t_{DH}	Data Hold Time	2			μs	
t_{OFF}^4	\overline{OE} High to Output Float Delay	0		130	ns	
t_{VPS}	V_{PP} Setup Time	2			μs	
t_{VCS}	V_{CC} Setup Time	2			μs	
t_{PW}	\overline{CE} Initial Program Pulse Width	0.95	1.0	1.05	ms	(see Note 3)
t_{OPW}	\overline{CE} Overprogram Pulse Width	2.85		78.75	ms	(see Note 2)
t_{OE}	Data Valid from \overline{OE}			150	ns	

***A.C. CONDITIONS OF TEST**

Input Rise and Fall Times (10% to 90%) ... 20 ns
 Input Pulse Levels, 0.45V to 2.4V
 Input Timing Reference Level 0.8V and 2.0V
 Output Timing Reference Level ... 0.8V and 2.0V

NOTES:

1. V_{CC} must be applied simultaneously or before V_{PP} and removed simultaneously or after V_{PP} .
2. The length of the overprogram pulse may vary from 2.85 msec to 78.75 msec as a function of the iteration counter value X.
3. Initial Program Pulse width tolerance is 1 msec \pm 5%.
4. This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven—see timing diagram on the following page.

Parallel-Input PLL Frequency Synthesizer

Interfaces with Dual-Modulus Prescalers

The MC145152-2 is programmed by sixteen parallel inputs for the N and A counters and three input lines for the R counter. The device features consist of a reference oscillator, selectable-reference divider, two-output phase detector, 10-bit programmable divide-by-N counter, and 6-bit programmable + A counter.

The MC145152-2 is an improved-performance drop-in replacement for the MC145152-1. Power consumption has decreased and ESD and latch-up performance have improved.

- Low Power Consumption Through Use of CMOS Technology
- 3.0 to 9.0 V Supply Range
- On- or Off-Chip Reference Oscillator Operation
- Lock Detect Signal
- Dual Modulus 'Parallel' Programming
- 8 User-Selectable + R Values: 8, 64, 128, 256, 512, 1024, 1160, 2048
- + N Range = 3 to 1023, + A Range = 0 to 63
- Chip Complexity: 8000 FETs or 2000 Equivalent Gates

MC145152-2




P SUFFIX
PLASTIC
CASE 710



FN SUFFIX
PLCC
CASE 776



ORDERING INFORMATION

MC145152P2 Plastic DIP
MC145152FN2 PLCC Package



NOTE N0 through N9, A0 through A5, and RA0 through RA2 have pullup resistors not shown.

PIN ASSIGNMENTS



PLASTIC DIP

PLCC PACKAGE

PIN DESCRIPTIONS

INPUTS

f_{in} —Frequency Input

Input to the positive edge triggered + N and + A counters. f_{in} is typically derived from a dual-modulus prescaler and is ac coupled into the device. For larger amplitude signals (standard CMOS logic levels) dc coupling may be used.

RA0, RA1, RA2—Reference Address Inputs

These three inputs establish a code defining one of eight possible divide values for the total reference divider. The total reference divide values are as follows:

Reference Address Code			Total Divide Value
RA2	RA1	RA0	
0	0	0	8
0	0	1	64
0	1	0	128
0	1	1	256
1	0	0	512
1	0	1	1024
1	1	0	1160
1	1	1	2048

N Inputs—N Counter Programming Inputs

The N inputs provide the data that is preset into the + N counter when it reaches the count of zero. N0 is least significant digit and N9 is most significant. Pullup resistors ensure that inputs left open remain at a logic one and require only a SPST switch to alter data to the zero state.

A Inputs—A Counter Programming Inputs

The A inputs define the number of clock cycles of f_{in} that require a logic zero on the modulus control output. (See Dual-

Modulus Prescaling section.) The A inputs all have internal pullup resistors that ensure that inputs left open will remain at a logic one.

OSCin, OSCout—Reference Oscillator Input/Output

These pins form an on-chip reference oscillator when connected to terminals of an external parallel resonant crystal. Frequency setting capacitors of appropriate value must be connected from OSCin to ground and OSCout to ground. OSCin may also serve as input for an externally-generated reference signal. This signal is typically ac coupled to OSCin, but for larger amplitude signals (standard CMOS logic levels) dc coupling may also be used. In the external reference mode, no connection is required to OSCout.

OUTPUTS

φR, φV—Phase Detector Outputs

These phase detector outputs can be combined externally for a loop error signal.

If frequency f_y is greater than f_R or if the phase of f_y is leading, then error information is provided by φV pulsing low. φR remains essentially high.

If the frequency f_y is less than f_R or if the phase of f_y is lagging, then error information is provided by φR pulsing low. φV remains essentially high.

If the frequency of $f_y = f_R$ and both are in phase, then both φV and φR remain high except for a small minimum time period when both pulse low in phase.

Modulus Control—Dual-Modulus Prescale Control Output

Signal generated by the on-chip control logic circuitry for controlling an external dual-modulus prescaler. The modulus control level will be low at the beginning of a count cycle and will remain low until the + A counter has counted down from its programmed value. At this time, modulus control goes high

and remains high until the + N counter has counted the rest of the way down from its programmed value (N - A additional counts since both + N and + A are counting down during the first portion of the cycle). Modulus control is then set back low, the counters preset to their respective programmed values, and the above sequence repeated. This provides for a total programmable divide value $(N_T) = N \cdot P + A$ where P and P + 1 represent the dual-modulus prescaler divide values respectively for high and low modulus control levels, N the number programmed into the + N counter, and A the number programmed into the + A counter.

LD - Lock Detector Output

Lock detector signal. Essentially a high level when loop is locked (f_R, f_V of same phase and frequency). Pulses low when loop is out-of lock.

POWER SUPPLY


VDD

The positive power supply potential. This pin may range from +3 to +9 V with respect to VSS.

VSS

The most negative supply potential. This pin is usually ground.


TYPICAL APPLICATIONS



* Off-chip oscillator optional.

Synthesizer for Land Mobile Radio VHF Bands

MC145152-2



NOTES:

1. Receiver 1st. I.F. = 45 MHz, low side injection; Receiver 2nd. I.F. = 11.7 MHz, low side injection.
2. Duplex operation with 45 MHz receiver/transmit separation.
3. $f_R = 7.5 \text{ MHz}$, $\pm R = 2048$.
4. $N_{\text{total}} = N \cdot 64 + A = 27501 \text{ to } 28166$; $N = 429 \text{ to } 440$; $A = 0 \text{ to } 63$.
5. MC145152 may be used where serial data entry is desired.
6. High frequency prescalers—e.g., MC12018 (520 MHz) and MC12022 (1 GHz)—may be used for higher frequency VCO and f_{ref} implementations.

665-Channel, Computer-Controlled, Mobile Radiotelephone Synthesizer for
800 MHz Cellular Radio Systems

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC145151-2•MC145152-2•MC145155-2
 MC145156-2•MC145157-2•MC145158-2


FAMILY CHARACTERISTICS

TIMING REQUIREMENTS (Input $t_r = t_f = 10$ ns unless otherwise indicated)

Symbol	Parameter	V _{DD} V	Guaranteed Limit 25°C	Guaranteed Limit -40°C to 85°C	Unit
f_{clk}	Serial Data Clock Frequency, Assuming 25% Duty Cycle NOTE: Refer to Clock $t_{w(H)}$ below (Figure 6)	3 5 9	dc to 5.0 dc to 7.1 dc to 10	dc to 3.5 dc to 7.1 dc to 10	MHz
t_{su}	Minimum Setup Time, Data to Clock (Figure 7)	3 5 9	30 20 18	30 20 18	ns
t_h	Minimum Hold Time, Clock to Data (Figure 7)	3 5 9	40 20 15	40 20 15	ns
t_{su}	Minimum Setup Time, Clock to Enable (Figure 7)	3 5 9	70 32 25	70 32 25	ns
t_{rec}	Minimum Recovery Time, Enable to Clock (Figure 7)	3 5 9	5 10 20	5 10 20	ns
$t_{w(H)}$	Minimum Pulse Width, Clock, Enable (Figure 6)	3 5 9	50 35 25	70 35 25	ns
t_r, t_f	Maximum Input Rise and Fall Times—Any Input (Figure 8)	3 5 9	5 4 2	5 4 2	μ s



SWITCHING WAVEFORMS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

151-2•MC145152-2•MC145155-2
 45156-2•MC145157-2•MC145158-2

FAMILY CHARACTERISTICS

MAXIMUM RATINGS* (Voltages Referenced to V_{SS})

Symbol	Parameter	Value	Unit
V _{DD}	DC Supply Voltage	-0.5 to +10.0	V
V _{in} , V _{out}	Input or Output Voltage (DC or Transient), except SW1, SW2	-0.5 to V _{DD} +0.5	V
V _{out}	Output Voltage (DC or Transient), SW1 or SW2 (R _{pullup} = 4.7 kΩ)	-0.5 to +15	V
I _{in} , I _{out}	Input or Output Current (DC or Transient), per Pin	±10	mA
I _{DD} , I _{SS}	Supply Current, V _{DD} or V _{SS} Pins	±30	mA
P _D	Power Dissipation, per Package†	500	mW
T _{stg}	Storage Temperature	-65 to +150	°C
θ _L	Lead Temperature, 1 mm from Case for 10 seconds	260	°C

These devices contain protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to these high-impedance circuits. For proper operation, V_{in} and V_{out} should be constrained to the range V_{SS} ≤ (V_{in} or V_{out}) ≤ V_{DD} except for SW1 and SW2.

SW1 and SW2 can be tied through external resistors to voltages as high as 15 V dc, independent of the supply voltage.

Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V_{SS} or V_{DD}), except for inputs with pullup devices. Unused outputs must be left open.

*Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the limits in the Electrical Characteristics tables or Pin Descriptions section.

†Power Dissipation Temperature Derating:

Plastic DIP: -12 mW/°C from 65°C to 85°C
 PLCC Package: -12 mW/°C from 65°C to 85°C
 SOG Package: -7 mW/°C from 65°C to 85°C

ELECTRICAL CHARACTERISTICS (Voltages Referenced to V_{SS})

Symbol	Parameter	Test Condition	V _{DD} V	-40°C		25°C		85°C		Unit
				Min	Max	Min	Max	Min	Max	
V _{DD}	Power Supply Voltage Range		-	3	9	3	9	3	9	V
I _{DD}	Dynamic Supply Current	f _{in} = OSC _{in} = 10 MHz, 1 V _{p-p} ac-coupled sine wave R = 128, A = 32, N = 128	3	-	3.5	-	3	-	3	mA
			5	-	10	-	7.5	-	7.5	
			9	-	30	-	24	-	24	
I _{SS}	Quiescent Supply Current (not including pullup current component)	V _{in} = V _{DD} or V _{SS} I _{out} = 0 μA	3	-	800	-	800	-	1600	μA
			5	-	1200	-	1200	-	2400	
			9	-	1600	-	1600	-	3200	
V _{in}	Input Voltage - f _{in} , OSC _{in}	Input ac-coupled sine wave	-	500	-	500	-	500	-	mV _{p-p}
V _{IL}	Low-Level Input Voltage - f _{in} , OSC _{in}	V _{out} ≥ 2.1 V Input dc-coupled V _{out} ≥ 3.5 V square wave V _{out} ≥ 6.3 V	3	-	0	-	0	-	0	V
			5	-	0	-	0	-	0	
			9	-	0	-	0	-	0	
V _{IH}	High-Level Input Voltage - f _{in} , OSC _{in}	V _{out} ≤ 0.9 V Input dc-coupled V _{out} ≤ 1.5 V square wave V _{out} ≤ 2.7 V	3	3.0	-	3.0	-	3.0	-	V
			5	5.0	-	5.0	-	5.0	-	
			9	9.0	-	9.0	-	9.0	-	
V _{IL}	Low-Level Input Voltage - except f _{in} , OSC _{in}		3	-	0.9	-	0.9	-	0.9	V
			5	-	1.5	-	1.5	-	1.5	
			9	-	2.7	-	2.7	-	2.7	
V _{IH}	High-Level Input Voltage - except f _{in} , OSC _{in}		3	2.1	-	2.1	-	2.1	-	V
			5	3.5	-	3.5	-	3.5	-	
			9	6.3	-	6.3	-	6.3	-	
I _{in}	Input Current (f _{in} , OSC _{in})	V _{in} = V _{DD} or V _{SS}	9	±2	±50	±2	±25	±2	±22	μA
I _{IL}	Input Leakage Current (Data, Clock, Enable - without Pullups)	V _{in} = V _{SS}	9	-	-0.3	-	-0.1	-	-1.0	μA
I _{IH}	Input Leakage Current (all inputs except f _{in} , OSC _{in})	V _{in} = V _{DD}	9	-	0.3	-	0.1	-	1.0	μA
I _{IL}	Pullup Current (all inputs with Pullups)	V _{in} = V _{SS}	9	-20	-400	-20	-200	-20	-170	μA
C _{in}	Input Capacitance		-	-	10	-	10	-	10	pF

Continued

MC145151-2 Series, Page 22

MOTOROLA CMOS APPLICATION-SPECIFIC DIGITAL-ANALOG INTEGRATED CIRCUITS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC145151-2•MC145152-2•MC145155-2
 MC145156-2•MC145157-2•MC145158-2

FAMILY CHARACTERISTICS

ELECTRICAL CHARACTERISTICS (Continued)

Symbol	Parameter	Test Condition	V _{DD} V	-40°C		25°C		85°C		Unit
				Min	Max	Min	Max	Min	Max	
VOL	Low-Level Output Voltage—OSC _{out}	I _{out} = 0 μA V _{in} = V _{DD}	3	—	0.9	—	0.9	—	0.9	V
			5	—	1.5	—	1.5	—	1.5	
			9	—	2.7	—	2.7	—	2.7	
VOH	High-Level Output Voltage—OSC _{out}	I _{out} = 0 μA V _{in} = V _{SS}	3	2.1	—	2.1	—	2.1	—	V
			5	3.5	—	3.5	—	3.5	—	
			9	6.3	—	6.3	—	6.3	—	
VOL	Low-Level Output Voltage—Other Outputs	I _{out} = 0 μA	3	—	0.05	—	0.05	—	0.05	V
			5	—	0.05	—	0.05	—	0.05	
			9	—	0.05	—	0.05	—	0.05	
VOH	High-Level Output Voltage—Other Outputs	I _{out} = 0 μA	3	2.95	—	2.95	—	2.95	—	V
			5	4.95	—	4.95	—	4.95	—	
			9	8.95	—	8.95	—	8.95	—	
V _{IBRIDSS}	Drain-to-Source Breakdown Voltage—SW1, SW2	R _{pullup} = 4.7 kΩ	—	15	—	15	—	15	—	V
IOL	Low-Level Sinking Current—Modulus Control	V _{out} = 0.3 V V _{out} = 0.4 V V _{out} = 0.5 V	3	1.30	—	1.10	—	0.65	—	mA
			5	1.90	—	1.70	—	1.38	—	
			9	3.80	—	3.30	—	2.10	—	
IOH	High-Level Sourcing Current—Modulus Control	V _{out} = 2.7 V V _{out} = 4.6 V V _{out} = 8.5 V	3	-0.60	—	-0.50	—	-0.30	—	mA
			5	-0.90	—	-0.75	—	-0.50	—	
			9	-1.50	—	-1.25	—	-0.80	—	
IOL	Low-Level Sinking Current—Lock Detect	V _{out} = 0.3 V V _{out} = 0.4 V V _{out} = 0.5 V	3	0.25	—	0.20	—	0.15	—	mA
			5	0.64	—	0.51	—	0.36	—	
			9	1.30	—	1.00	—	0.70	—	
IOH	High-Level Sourcing Current—Lock Detect	V _{out} = 2.7 V V _{out} = 4.6 V V _{out} = 8.5 V	3	-0.25	—	-0.20	—	-0.15	—	mA
			5	-0.64	—	-0.51	—	-0.36	—	
			9	-1.30	—	-1.00	—	-0.70	—	
IOL	Low-Level Sinking Current—SW1, SW2	V _{out} = 0.3 V V _{out} = 0.4 V V _{out} = 0.5 V	3	0.80	—	0.48	—	0.24	—	mA
			5	1.50	—	0.90	—	0.45	—	
			9	3.50	—	2.10	—	1.05	—	
IOL	Low-Level Sinking Current—Other Outputs	V _{out} = 0.3 V V _{out} = 0.4 V V _{out} = 0.5 V	3	0.44	—	0.35	—	0.22	—	mA
			5	0.64	—	0.51	—	0.36	—	
			9	1.30	—	1.00	—	0.70	—	
IOH	High-Level Sourcing Current—Other Outputs	V _{out} = 2.7 V V _{out} = 4.6 V V _{out} = 8.5 V	3	-0.44	—	-0.35	—	-0.22	—	mA
			5	-0.64	—	-0.51	—	-0.36	—	
			9	-1.30	—	-1.00	—	-0.70	—	
IOZ	Output Leakage Current—PD _{out}	V _{out} = V _{DD} or V _{SS} Output in Off State	9	—	±0.3	—	±0.1	—	±1.0	μA
IOZ	Output Leakage Current—SW1, SW2	V _{out} = V _{DD} or V _{SS} Output in Off State	9	—	±0.3	—	±0.1	—	±3.0	μA
C _{out}	Output Capacitance—PD _{out}	PD _{out} —3-State	—	—	10	—	10	—	10	pF

5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC145152-2 • MC145155-2
 MC145157-2 • MC145158-2

FAMILY CHARACTERISTICS

AC ELECTRICAL CHARACTERISTICS ($C_L = 50 \text{ pF}$; Input $t_r = t_f = 10 \text{ ns}$)

Symbol	Parameter	VDD V	Guaranteed Limit 25°C	Guaranteed Limit -40°C to 85°C	Unit
t_{PLH} , t_{PHL}	Maximum Propagation Delay, f_{in} to Modulus Control (Figures 1 and 4)	3 5 9	110 80 35	120 70 40	ns
t_{PHL}	Maximum Propagation Delay, Enable to SW1, SW2 (Figures 1 and 5)	3 5 9	160 80 50	180 95 60	ns
t_w	Output Pulse Width, ϕ_R , ϕ_V , and LD with f_R in Phase with f_V (Figures 2 and 4)	3 5 9	25 to 200 20 to 100 10 to 70	25 to 260 20 to 125 10 to 80	ns
t_{TLH}	Maximum Output Transition Time, Modulus Control (Figures 3 and 4)	3 5 9	115 60 40	115 75 60	ns
t_{THL}	Maximum Output Transition Time, Modulus Control (Figures 3 and 4)	3 5 9	60 34 30	70 45 38	ns
t_{TLH} , t_{THL}	Maximum Output Transition Time, Lock Detect (Figures 3 and 4)	3 5 9	180 90 70	200 120 90	ns
t_{TLH} , t_{THL}	Maximum Output Transition Time, Other Outputs (Figures 3 and 4)	3 5 9	160 80 60	175 100 65	ns

SWITCHING WAVEFORMS




Figure 1

Figure 2






Figure 3



*Includes all probe and jig capacitance.

Figure 4. Test Circuit



*Includes all probe and jig capacitance.


Figure 5. Test Circuit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FAMILY CHARACTERISTICS

FREQUENCY CHARACTERISTICS (Voltages Referenced to V_{SS} , $C_L = 50$ pF; Input $t_r = t_f = 10$ ns unless otherwise indicated)

Symbol	Parameter	Test Condition	V_{DD} V	-40°C		25°C		85°C		Unit
				Min	Max	Min	Max	Min	Max	
f_i	Input Frequency (f_{in} , OSC _{in})	$R \geq 8, A \geq 0, N \geq 8$ $V_{in} = 500$ mVp-p ac-coupled sine wave	3	—	6	—	6	—	6	MHz
			5	—	15	—	15	—	15	
			9	—	15	—	15	—	15	
		$R \geq 8, A \geq 0, N \geq 8$ $V_{in} = 1$ Vp-p ac-coupled sine wave	3	—	12	—	12	—	7	MHz
			5	—	22	—	20	—	20	
			9	—	25	—	22	—	22	
		$R \geq 8, A \geq 0, N \geq 8$ $V_{in} = V_{DD}$ to V_{SS} dc-coupled square wave	3	—	13	—	12	—	8	MHz
			5	—	25	—	22	—	22	
			9	—	25	—	25	—	25	



NOTE: The P_D output state is equal to either V_{DD} or V_{SS} when active. When not active, the output is high impedance and the voltage at that pin is determined by the low pass filter capacitor.


Figure 9. Phase Detector/Lock Detector Output Waveforms

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC145151-2 • MC145152-2 • MC145155-2
 MC145156-2 • MC145157-2 • MC145158-2

DESIGN CONSIDERATIONS


PHASE-LOCKED LOOP—LOW PASS FILTER DESIGN



$$\omega_n = \sqrt{\frac{K_D K_VCO}{NR_1 C}}$$

$$\zeta = \frac{N \omega_n}{2K_D K_VCO}$$


$$|F(s)| = \frac{1}{R_1 s C + 1}$$



$$\omega_n = \sqrt{\frac{K_D K_VCO}{NCR_1 + R_2}}$$

$$\zeta = 0.5 - N \left(R_2 C + \frac{N}{K_D K_VCO} \right)$$

$$|F(s)| = \frac{R_2 s C + 1}{R_1 - R_2 s C + 1}$$



$$\omega_n = \sqrt{\frac{K_D K_VCO}{NCR_1}}$$

$$\zeta = \frac{\omega_n R_2 C}{2}$$

ASSUMING GAIN A IS VERY LARGE, THEN:

$$|F(s)| = \frac{R_2 s C + 1}{R_1 s C}$$

5

NOTE: Sometimes R_1 is split into two series resistors each $R_1/2$. A capacitor C_C is then placed from the midpoint to ground to further filter ϕ_Y and ϕ_R . The value of C_C should be such that the corner frequency of this network does not significantly affect ω_n .

DEFINITIONS:

N = Total Division Ratio in feedback loop

K_D (Phase Detector Gain) = $V_{DD}/4\pi$ for PD_{out}

K_D (Phase Detector Gain) = $V_{DD}/2\pi$ for ϕ_Y and ϕ_R

K_VCO (VCO Gain) = $\frac{2\pi f \Delta V_{VCO}}{\Delta V_{VCO}}$

for a typical design ω_n (Natural Frequency) $\approx \frac{2\pi f_r}{10}$ (at phase detector input),

Damping Factor: $\zeta \approx 1$.

RECOMMENDED FOR READING:

- Gardner, Floyd M., *Phaselock Techniques (second edition)*. New York, Wiley-Interscience, 1979.
- Manassewitsch, Vadim, *Frequency Synthesizers: Theory and Design (second edition)*. New York, Wiley-Interscience, 1960.
- Blanchard, Alain, *Phase-Locked Loops: Application to Coherent Receiver Design*. New York, Wiley-Interscience, 1976.
- Egan, William F., *Frequency Synthesis by Phase Lock*. New York, Wiley-Interscience, 1981.
- Rohde, Ulrich L., *Digital PLL Frequency Synthesizers Theory and Design*. Englewood Cliffs, NJ, Prentice-Hall, 1963.
- Berlin, Howard M., *Design of Phase-Locked Loop Circuits, with Experiments*. Indianapolis, Howard W. Sams and Co., 1978.
- Kinley, Harold, *The PLL Synthesizer Cookbook*. Blue Ridge Summit, PA, Tab Books, 1980.
- ANS35, *Phase-Locked Loop Design Fundamentals*, Motorola Semiconductor Products, Inc., 1970.
- AR254, *Phase-Locked Loop Design Articles*, Motorola Semiconductor Products, Inc., Reprinted with permission from *Electronic Design*, 1987.
- BR54 D, *Electronic Tuning Address Systems*, Motorola Semiconductor Products, Inc., 1986.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DESIGN CONSIDERATIONS

CRYSTAL OSCILLATOR CONSIDERATIONS

The following options may be considered to provide a reference frequency to Motorola's CMOS frequency synthesizers. The most desirable is discussed first.

USE OF A HYBRID CRYSTAL OSCILLATOR

Commercially available temperature-compensated crystal oscillators (TCXOs) or crystal-controlled data clock oscillators provide very stable reference frequencies. An oscillator capable of sinking and sourcing 50 μ A at CMOS logic levels may be directly dc coupled to OSC_{in}. In general, the highest frequency capability is obtained utilizing a direct-coupled square wave having rail-to-rail (V_{DD} to V_{SS}) voltage swing. If the oscillator does not have CMOS logic levels on the outputs, capacitive or dc coupling to OSC_{in} may be used. OSC_{out}, an unbuffered output, should be left floating.

For additional information about TCXOs and data clock oscillators, please consult the latest version of the *sem Electronic Engineers Master Catalog, the Gold Book*, or similar publications.


DESIGN AN OFF-CHIP REFERENCE

The user may design an off-chip crystal oscillator using ICs specifically developed for crystal oscillator applications, such as the MC12031 MECL device. The reference signal from the device is ac coupled to OSC_{in}. For large amplitude signals (standard CMOS logic levels), dc coupling is used. OSC_{out}, an unbuffered output, should be left floating. In general, the highest frequency capability is obtained with a direct-coupled square wave having rail-to-rail voltage swing.

USE OF THE ON-CHIP OSCILLATOR CIRCUITRY

The on-chip amplifier (a digital inverter) along with an appropriate crystal may be used to provide a reference source frequency. A fundamental mode crystal, parallel resonant at the desired operating frequency, should be connected as shown in Figure 10.

For V_{DD} = 5 V, the crystal should be specified for a loading capacitance, C_L, which does not exceed 32 pF for frequencies to approximately 8 MHz, 20 pF for frequencies in the area of



* May be deleted in certain cases. See text.

Figure 10. Pierce Crystal Oscillator Circuit

8 to 15 MHz, and 10 pF for higher frequencies. These are guidelines that provide a reasonable compromise between IC capacitance, drive capability, swamping variations in stray and IC input/output capacitance, and realistic C_L values. The shunt load capacitance, C_L, presented across the crystal can be estimated to be:

$$C_L = \frac{C_{in}C_{out}}{C_{in} + C_{out}} + C_a + C_0 + \frac{C_1 \cdot C_2}{C_1 + C_2}$$

where

C_{in} = 5 pF (see Figure 11)

C_{out} = 6 pF (see Figure 11)

C_a = 1 pF (see Figure 11)

C₀ = the crystal's holder capacitance (see Figure 12)

C₁ and C₂ = external capacitors (see Figure 10)




Figure 11. Parasitic Capacitances of the Amplifier



NOTE: Values are supplied by crystal manufacturer (parallel resonant crystal).

Figure 12. Equivalent Crystal Networks

The oscillator can be "trimmed" on-frequency by making a portion or all of C₁ variable. The crystal and associated components must be located as close as possible to the OSC_{in} and OSC_{out} pins to minimize distortion, stray capacitance, stray inductance, and startup stabilization time. In some cases, stray capacitance should be added to the values for C_{in} and C_{out}.

Power is dissipated in the effective series resistance of the crystal, R_s, in Figure 12. The drive level specified by the crystal manufacturer is the maximum stress that a crystal can withstand without damage or excessive shift in frequency. R₁ in Figure 10 limits the drive level. The use of R₁ may not be necessary in some cases; i.e., R₁ = 0 ohms.

To verify that the maximum dc supply voltage does not overdrive the crystal, monitor the output frequency as a function of voltage at OSC_{out}. (Care should be taken to minimize

MC145151-2•MC145152-2•MC145155-2
 MC145156-2•MC145157-2•MC145158-2

DESIGN CONSIDERATIONS

loading.) The frequency should increase very slightly as the dc supply voltage is increased. An overdriven crystal will decrease in frequency or become unstable with an increase in supply voltage. The operating supply voltage must be reduced or R1 must be increased in value if the overdriven condition exists. The user should note that the oscillator start-up time is proportional to the value of R1.

Through the process of supplying crystals for use with CMOS inverters, many crystal manufacturers have developed expertise in CMOS oscillator design with crystals. Discussions with such manufacturers can prove very helpful. See Table 1.

RECOMMENDED FOR READING

- Technical Note TN-24, Statek Corp.
- Technical Note TN-7, Statek Corp.
- E. Hafner, "The Piezoelectric Crystal Unit—Definitions and Method of Measurement", *Proc. IEEE*, Vol. 57, No. 2; Feb., 1969.
- D. Kemper, L. Rosine, "Quartz Crystals for Frequency Control", *Electro-Technology*, June, 1969.
- P. J. Ottowitz, "A Guide to Crystal Selection", *Electronic Design*, May, 1966.

Table 1. Partial List of Crystal Manufacturers

Name	Address	Phone
United States Crystal Corp.	3605 McCam St., Ft. Worth, TX 76110	(817) 921-3013
Crystek Crystal	2371 Crystal Dr., Ft. Myers, FL 33907	(813) 936-2109
Statek Corp.	512 N. Main St., Orange, CA 92668	(714) 633-7810

NOTE: Motorola cannot recommend one supplier over another and in no way suggests that this is a complete listing of crystal manufacturers.

5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DESIGN CONSIDERATIONS

DUAL-MODULUS PRESCALING

OVERVIEW

The technique of dual-modulus prescaling is well established as a method of achieving high performance frequency synthesizer operation at high frequencies. Basically, the approach allows relatively low-frequency programmable counters to be used as high-frequency programmable counters with speed capability of several hundred MHz. This is possible without the sacrifice in system resolution and performance that results if a fixed (single-modulus) divider is used for the prescaler.

In dual-modulus prescaling, the lower speed counters must be uniquely configured. Special control logic is necessary to select the divide value P or $P + 1$ in the prescaler for the required amount of time (see modulus control definition). Motorola's dual-modulus frequency synthesizers contain this feature and can be used with a variety of dual-modulus prescalers to allow speed, complexity and cost to be tailored to the system requirements. Prescalers having P , $P + 1$ divide values in the range of $+3/+4$ to $+128/+129$ can be controlled by most Motorola frequency synthesizers.

Several dual-modulus prescaler approaches suitable for use with the MC145152-2, MC145156-2, or MC145158-2 are:

MC12009	$+5/+6$	440 MHz
MC12011	$+8/+9$	500 MHz
MC12013	$+10/+11$	500 MHz
MC12015	$+32/+33$	225 MHz
MC12016	$+40/+41$	225 MHz
MC12017	$+64/+65$	225 MHz
MC12018	$+128/+129$	520 MHz
MC12022A	$+64/65$ or $+128/129$	1.1 GHz
MC12032A	$+64/65$ or $+128/129$	2.0 GHz

DESIGN GUIDELINES

The system total divide value, N_{total} (N_T) will be dictated by the application, i.e.

$$N_T = \frac{\text{frequency into the prescaler}}{\text{frequency into the phase detector}} = N \cdot P + A$$

N is the number programmed into the $+N$ counter, A is the number programmed into the $+A$ counter, P and $P + 1$ are the two selectable divide ratios available in the dual-modulus prescalers. To have a range of N_T values in sequence, the $+A$ counter is programmed from zero through $P - 1$ for a particular value N in the $+N$ counter. N is then incremented to $N + 1$ and the $+A$ is sequenced from zero through $P - 1$ again.

There are minimum and maximum values that can be achieved for N_T . These values are a function of P and the size of the $+N$ and $+A$ counters. The constraint $N \geq A$ always applies. If $A_{\text{max}} = P - 1$, then $N_{\text{min}} \geq P - 1$. Then $N_{\text{Tmin}} = (P - 1)P + A$ or $(P - 1)P$ since A is free to assume the value of zero.

$$N_{\text{Tmax}} = N_{\text{max}} \cdot P + A_{\text{max}}$$

To maximize system frequency capability, the dual-modulus prescaler output must go from low to high after each group of P or $P + 1$ input cycles. The prescaler should divide by P when its modulus control line is high and by $P + 1$ when its modulus control is low.


For the maximum frequency into the prescaler (f_{VCOmax}), the value used for P must be large enough such that:

- f_{VCOmax} divided by P may not exceed the frequency capability of f_{in} (input to the $+N$ and $+A$ counters).
- The period of f_{VCO} divided by P must be greater than the sum of the times:
 - Propagation delay through the dual-modulus prescaler.
 - Prescaler setup or release time relative to its modulus control signal.
 - Propagation time from f_{in} to the modulus control output for the frequency synthesizer device.

A sometimes useful simplification in the programming code can be achieved by choosing the values for P of 8, 16, 32, or 64. For these cases, the desired value for N_T results when N_T in binary is used as the program code to the $+N$ and $+A$ counters treated in the following manner:


- Assume the $+A$ counter contains "a" bits where $2^a \geq P$.
- Always program all higher order $+A$ counter bits above "a" to zero.
- Assume the $+N$ counter and the $+A$ counter (with all the higher order bits above "a" ignored) combined into a single binary counter of $n + a$ bits in length (n = number of divider stages in the $+N$ counter). The MSB of this "hypothetical" counter is to correspond to the MSB of $+N$ and the LSB is to correspond to the LSB of $+A$. The system divide value, N_T , now results when the value of N_T in binary is used to program the "new" $n + a$ bit counter.

By using two devices, several dual-modulus values are achievable:




DEVICE	MC12009	MC12011	MC12013
DEVICE A			
MC10131	$+20/+21$	$+32/+33$	$+40/+41$
MC10136	$+50/+51$	$+80/+81$	$+100/+101$
MC10154	$+40/+41$ OR $+80/+81$	$+64/+65$ OR $+128/+129$	$+80/+81$

NOTE: MC12009, MC12011, and MC12013 are pin equivalent.
 MC12015, MC12016, and MC12017 are pin equivalent.



n	C_1	L_2	C_3	L_4	C_5	L_6	C_7	L_8	C_9	L_{10}
2	1.414	1.414								
3	1.000	2.000	1.000							
4	0.7654	1.848	0.7654							
5	0.6180	1.618	2.000	0.6180						
6	0.5176	1.414	1.932	1.618	0.6180					
7	0.4450	1.247	1.802	1.932	1.414	0.5176				
8	0.3902	1.111	1.663	1.962	1.802	1.247	0.4450			
9	0.3473	1.000	1.532	1.879	1.962	1.663	1.111	0.3902		
10	0.3129	0.9080	1.414	1.782	1.532	1.879	1.532	1.000	0.3473	
						1.975	1.782	1.414	0.9080	0.3129
n	L_1	C_2	L_3	C_4	L_5	C_6	L_7	C_8	L_9	C_{10}



n	L_1	C_2	L_3	C_4	L_5	C_6	L_7	C_8	L_9	C_{10}
2	1.414	1.414								
3	1.000	2.000	1.000							
4	0.7654	1.848	0.7654							
5	0.6180	1.618	2.000	0.6180						
6	0.5176	1.414	1.932	1.618	0.6180					
7	0.4450	1.247	1.802	1.932	1.414	0.5176				
8	0.3902	1.111	1.663	1.962	1.802	1.247	0.4450			
9	0.3473	1.000	1.532	1.879	1.962	1.663	1.111	0.3902		
10	0.3129	0.9080	1.414	1.782	1.532	1.879	1.532	1.000	0.3473	
						1.975	1.782	1.414	0.9080	0.3129
n	L_1	C_2	L_3	C_4	L_5	C_6	L_7	C_8	L_9	C_{10}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

- สุชาติ กังวารจิตต์, "เครื่องรับส่งวิทยุและระบบวิทยุสื่อสาร" , ซีเอ็ดยูเคชั่น จำกัด, กรุงเทพฯ, 2536
- ภาควิชาวิศวกรรมควบคุมสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง,
" เฟสล็คคูลูปในระบบการสื่อสาร " , หน้า 1-27



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้