



เครื่องทดสอบการตอบสนองในย่านความถี่เสียง
Audio Frequency Tester



วัน เดือน ปี..... 15 ต.ค ๒5๖๐
 จดทะเบียน..... 03๗๒๒8
 เลขเรียกหนังสือ..... T.38341 ก3๒๖๑

ปริญญานี้เป็นหนึ่งในส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต
 สาขาวิศวกรรมโทรคมนาคม
 สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
 ปีการศึกษา 2538

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

037248

เครื่องทดสอบการตอบสนองในย่านความถี่เสียง
Audio Frequency Tester

โดย

น.ส.วลัยลักษณ์	ประสงค์สุข	เลขประจำตัว 35104371
นาย ศุภทัต	อินทร์ขาว	เลขประจำตัว 35104425
น.ส.อโนรัตน์	จรรยา	เลขประจำตัว 35104527



ปริญญาานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาวิศวกรรมโทรคมนาคม
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2538

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทบริหารการศึกษา 2538

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องทดสอบการตอบสนองในย่านความถี่เสียง

Audio Frequency Tester

ผู้จัดทำ

1. น.ส.วลัยลักษณ์ ประสงค์สุธา 35104371
2. นาย ศุภกัต์ อินทร์ชาว 35104425
3. น.ส.อโนรัตน์ จรเข้ม 35104527



อาจารย์ที่ปรึกษา

(วศ.ดร. จิตวงษ์ กิรานนท์)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องทดสอบการตอบสนองในย่านความถี่เสียง

Audio Frequency Tester

โดย น.ส.วลัยลักษณ์ ประสงค์สุข 35104371

นาย ศุภทัต อินทร์ขาว 35104425

น.ส.อโนรัตน์ จรเข้ม 35104527

อาจารย์ที่ปรึกษา รศ.ดร.วิวัฒน์ กิรานนท์

บทคัดย่อ

เครื่องทดสอบการตอบสนองความถี่ในย่านความถี่เสียง (AUDIO FREQUENCY TESTER) ใช้วัดการตอบสนองต่อความถี่ของอุปกรณ์ หรือวงจรใดๆ ที่ทำงานในย่านความถี่เสียง เครื่องทดสอบนี้จะประกอบด้วยส่วนต่างๆ 2 ส่วน คือ ชุดกำเนิดสัญญาณความถี่ และวงจรรขยายกำลัง แบบคิวิตท์กว้าง

เครื่องทดสอบการตอบสนองความถี่ในย่านความถี่เสียงชุดนี้จะถูกควบคุมและแสดงผลด้วยคอมพิวเตอร์

ABSTRACT

The audio frequency tester is used to investigate a transfer function frequency response of a circuit or an equipment that work at audio frequency range. This audio frequency tester consist of function generator and wideband power amplifier.

This audio frequency tester works by computer program. The result will be displayed in graphic illustration on the screen of the computer.

สารบัญ

	หน้า
บทคัดย่อ	
สารบัญรูป	
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการ	3
2.1 เงินเนอเรเตอร์	3
2.2 วงจรเรียงกระแส	6
2.3 วงจรขยายกำลังสัญญาณ	16
2.4 การแปลงสัญญาณจากดิจิทัลเป็นอนาล็อก	34
2.5 การแปลงสัญญาณจากอนาล็อกเป็นดิจิทัล	41
บทที่ 3 การออกแบบและการสร้าง	44
3.1 วงจรเงินเนอเรเตอร์	44
3.2 วงจรเรียงกระแส	47
3.3 วงจรขยายกำลังสัญญาณ	49
3.4 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล	55
3.5 วงจรลดทอนสัญญาณ	56
บทที่ 4 การติดต่อกับคอมพิวเตอร์	59
4.1 I/O Port	59
4.2 การ์ดอินเตอร์เฟส	65
บทที่ 5 โปรแกรมควบคุมการทำงาน	74
บทที่ 6 การทดลองและผลการทดลอง	77
6.1 การทดสอบวงจรที่ใช้ในโครงการ	77
6.2 การทดสอบโดยใช้โปรแกรมควบคุมการทำงานและแสดงผลสัญญาณเอาต์พุต	84
บทที่ 7 สรุปผลการทดลองและวิจารณ์	90
ภาคผนวก	
กิตติกรรมประกาศ	
เอกสารอ้างอิง	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

หน้า

รูปที่ 1.1	บล็อกไดโอะแกรมของภาควัดการตอบสนองความถี่	2
รูปที่ 2.1	ลักษณะการจัดขาและบล็อกไดโอะแกรมของ XR-2206	3
รูปที่ 2.2	แสดงบล็อกไดโอะแกรมการทำงานและขาต่างๆของ XR-2206	4
รูปที่ 2.3	การต่อวงจรสำหรับการสวิตช์ความถี่	5
รูปที่ 2.4	แสดงคุณลักษณะของไดโอด	7
รูปที่ 2.5	แสดงค่าแรงดันเอาท์พุทที่ได้จากการใช้ไดโอดซิลิกอนมาเรียงกระแส	7-8
รูปที่ 2.6	วงจรขยายแบบกลับสัญญาณที่มีไดโอด 2 ตัวใช้ในการเรียงกระแส	9
รูปที่ 2.7	อินพุท,เอาท์พุท, และคุณลักษณะการส่งผ่านเอาท์พุทบวกของวงจรเรียงกระแส	10
รูปที่ 2.8	วงจรที่ทำการกลับไดโอดจากวงจรในรูปที่ 2.6	10
รูปที่ 2.9	แรงดันอินพุทของ precision full-wave rectifier และค่าแรงดันที่น้อยกว่าค่า Threshold Voltage ของไดโอด	11
รูปที่ 2.10	วงจรค่าสัมบูรณ์หรือวงจรเรียงกระแสเต็มคลื่นแบบเที่ยงตรง	12-13
รูปที่ 2.11	วงจรเรียงกระแสเต็มคลื่นแบบเที่ยงตรงที่มีอินพุทอิมพีแดนซ์สูง	13
รูปที่ 2.12	แสดงค่า mean-absolute-value ของแต่ละรูปแบบคลื่น	14
รูปที่ 2.13	วงจรขยายค่าสัมบูรณ์ $R = 20k$	15
รูปที่ 2.14	วงจรขยายค่าสัมบูรณ์ที่มีการเพิ่มตัวเก็บประจุเข้าไปจะเป็นวงจร AC-to-DC Converter หรือ MAV	16
รูปที่ 2.15	วงจรขยายผลต่างเบื้องต้น	17
รูปที่ 2.16	กราฟการจำแนกแรงดันทางเข้า	18
รูปที่ 2.17	วงจรเสมือนสำหรับทรานซิสเตอร์แต่ละตัว เมื่อ $V_1 = V_2 = V_3$	20
รูปที่ 2.18	เส้นโหลดใหม่รวมของวงจรในรูปที่ 2.17	20
รูปที่ 2.19	วงจรขยายผลต่างในเงื่อนไขของสัญญาณขนาดเล็ก	22
รูปที่ 2.20	วงจรเสมือนของอีมีตเตอร์ที่ใช้ค่านวณกระแสอีมีตเตอร์ $I_{E21} = I_B + I_C$	22
รูปที่ 2.21	วงจรจ่ายกระแสคงที่ที่ใช้ทรานซิสเตอร์เดียวร่วมกับซีเนอร์ไดโอด	27
รูปที่ 2.22	วงจรจ่ายกระแสคงที่ที่ใช้ทรานซิสเตอร์ 2 ตัว	27
รูปที่ 2.23	วงจรขยายความแตกต่างกับแหล่งจ่ายกระแสคงที่	29
รูปที่ 2.24	วงจรเสมือนสัญญาณขนาดเล็กที่มองผ่านเข้าไปทางขาเบส	30
รูปที่ 2.25	วงจรขยายอีมีตเตอร์ร่วม C_o	31
รูปที่ 2.26	วงจรขยายแบบคาสโคดเบื้องต้น	31

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.27 วงจรใช้อธิบายทฤษฎีของมิลเลอร์	32
รูปที่ 2.28 (a) วงจรออปแอมป์ที่ใช้แสดงถึงการใช้ทฤษฎีของมิลเลอร์	33
(b) วงจรที่ลดรูปแสดงถึงค่าความจุมิลเลอร์ $C_m = C_f(1+R_2/R_1)$	33
รูปที่ 2.29 บล็อกไดอะแกรมของตัวแปลงสัญญาณดิจิทัลเป็นอนาล็อก	34
รูปที่ 2.30 กราฟแสดงความผิดพลาดชนิดต่างๆของวงจรดีทิวเอ	35
รูปที่ 2.31 วงจรอาร์-2 อาร์ แลตเตอร์ ดีทิวเอ	36
รูปที่ 2.32 แสดงวงจรที่ใช้งานทั่วไปของดีทิวเอ	37
รูปที่ 2.33 การใช้ออปแอมป์เป็นตัวแปลงกระแสเป็นแรงดัน	37
รูปที่ 2.34 วงจรสมบูรณของดีทิวเอซึ่งให้อาท์พุทเป็นศักดาไฟฟ้า	38
รูปที่ 2.35 การต่อดีทิวเอกับเอาท์พุทพอร์ท	38
รูปที่ 2.36 การใช้ดีทิวเอเป็นวงจรที่คูณสัญญาณ	39
รูปที่ 2.37 วงจรดีทิวเอที่ใช้ไอซีดีทิวเอ 0800	40
รูปที่ 2.38 สัญลักษณ์ของเอทวดีคอนเวอร์เตอร์	41
รูปที่ 2.39 แสดงขบวนการแปลงสัญญาณอนาล็อกเป็นดิจิทัล	41
รูปที่ 2.40 คุณสมบัติของเอทวดีแบบ 4 บิต	42
รูปที่ 2.41 ข้อผิดพลาดของเอทวดี	42
รูปที่ 2.42 วงจรแฟลชเอทวดี	43
รูปที่ 2.43 ตารางแสดงความสัมพันธ์ระหว่างแรงดันอินพุทที่เป็นอนาล็อกกับเอาท์พุทที่เป็นดิจิทัล	43
รูปที่ 3.1 บล็อกไดอะแกรมของ Function Generator	44
รูปที่ 3.2 วงจร Function Generator ที่ใช้งานจริง	45
รูปที่ 3.3 วงจรเรียงกระแสแบบเต็มคลื่นที่ใช้จริง	48
รูปที่ 3.4 บล็อกไดอะแกรมของวงจรรายกำลังสัญญาณ	49
รูปที่ 3.5 วงจรสมบูรณของวงจรรายกำลังสัญญาณ	54
รูปที่ 3.6 แสดงวงจรเอทวดีที่ใช้ไอซี ADC 0804	55
รูปที่ 3.7 บล็อกไดอะแกรมของวงจรถอนสัญญาณ	56
รูปที่ 3.8 วงจรอนอินเวอร์ตติ้งแอมพลิฟายที่ใช้ประกอบการคำนวณ	56
รูปที่ 3.9 แสดงส่วนของดีเอซีที่ใช้ไอซี DAC ขนาด 8 บิต	57
รูปที่ 3.10 วงจรสมบูรณของการลดทอนสัญญาณ	58
รูปที่ 4.1 แสดงตำแหน่งขาของไอซี 8255	59
รูปที่ 4.2 แสดงแผนผังภายในของ 8255	61
รูปที่ 4.3 แสดงความหมายของแต่ละบิตของรหัสควบคุม	63
รูปที่ 4.4 วงจร I/O Port ที่ใช้งานจริง	64

รูปที่ 4.5	ตำแหน่งขาของสลอตมาตรฐานของ IBM PC	66
รูปที่ 4.6	แสดงการจัดสรรตำแหน่งแอดเดรสบนเครื่อง IBM PC	71
รูปที่ 4.7	วงจรการคืนอินเทอร์เฟสกับคอมพิวเตอร์ที่ใช้ในโรงงาน	72
รูปที่ 5.1	แสดงขั้นตอนการทำงานของโปรแกรม	75-76
รูปที่ 6.1	แสดงสัญญาณเอาต์พุตขายน้ของวงจรถ่ายโอนเรจิสเตอร์	77
รูปที่ 6.2	แสดงสัญญาณเอาต์พุตรูปสี่เหลี่ยมของวงจรถ่ายโอนเรจิสเตอร์	78
รูปที่ 6.3	สัญญาณอินพุตรูปขายน้ของวงจรถ่ายโอนเรจิสเตอร์	79
รูปที่ 6.4	สัญญาณเอาต์พุตเมื่อผ่านไดโอด D1 1N4148	79
รูปที่ 6.5	สัญญาณเอาต์พุตของวงจรถ่ายโอนเรจิสเตอร์	80
รูปที่ 6.6	สัญญาณอินพุตเอซี	81
รูปที่ 6.7	สัญญาณที่ผ่านส่วนของวงจรถ่ายโอนเรจิสเตอร์แรงดันอ้างอิง	82
รูปที่ 6.8	สัญญาณเมื่อผ่านส่วนของวงจรถ่ายโอนเรจิสเตอร์แรงดันดีซี	82
รูปที่ 6.9	วงจรถ่ายโอนเรจิสเตอร์ที่ค่าผ่านซึ่งมีความถี่คัทออฟ 1.5 kHz	84
รูปที่ 6.10	กราฟแสดงผลการทดสอบวงจรถ่ายโอนเรจิสเตอร์ที่ค่าผ่านซึ่งมีความถี่คัทออฟ 1.5 kHz	85
รูปที่ 6.11	วงจรถ่ายโอนเรจิสเตอร์ที่ค่าผ่านซึ่งมีความถี่คัทออฟ 1 kHz	85
รูปที่ 6.12	กราฟแสดงผลการทดสอบวงจรถ่ายโอนเรจิสเตอร์ที่ค่าผ่านซึ่งมีความถี่คัทออฟ 1 kHz	86
รูปที่ 6.13	วงจรถ่ายโอนเรจิสเตอร์ที่ค่าผ่านซึ่งมีความถี่คัทออฟ 1 kHz	86
รูปที่ 6.14	กราฟแสดงผลการทดสอบวงจรถ่ายโอนเรจิสเตอร์ที่ค่าผ่านซึ่งมีความถี่คัทออฟ 1 kHz	87
รูปที่ 6.15	วงจรถ่ายโอนเรจิสเตอร์ที่ค่าผ่านซึ่งมีความถี่คัทออฟ 589 Hz	87
รูปที่ 6.16	กราฟแสดงผลการทดสอบวงจรถ่ายโอนเรจิสเตอร์ที่ค่าผ่านซึ่งมีความถี่คัทออฟ 589 Hz	88
รูปที่ 6.17	วงจรถ่ายโอนเรจิสเตอร์ของเครื่องทดสอบการตอบสนองในย่านความถี่เสียง	89

บทที่ 1

บทนำ

ในปัจจุบันการใช้งานสัญญาณต่างๆในย่านความถี่เสียงนั้นนับว่ามีความสำคัญมากทีเดียว ไม่ว่าจะเป็นงานทางด้านสื่อสารโทรคมนาคมหรืออื่นๆ ดังนั้นการศึกษาถึงคุณสมบัติของสัญญาณในย่านความถี่เสียงจึงนับว่ามีความจำเป็นในการนำสัญญาณย่านความถี่เสียงไปประยุกต์ใช้ในงานต่างๆให้เกิดประสิทธิภาพมากยิ่งขึ้น

สำหรับโครงการชุดนี้ได้ทำการศึกษาและทดลองสร้างเครื่องทดสอบการตอบสนองในย่านความถี่เสียง (Audio Frequency Tester) ซึ่งมีวัตถุประสงค์ในการทำโครงการ ดังนี้คือ

1. เพื่อศึกษาการทำงานของวงจรต่างๆ อาทิเช่น วงจรเจเนเรเตอร์, วงจรขยายกำลังสัญญาณ, วงจรเรียงกระแส, วงจรลดทอนสัญญาณ, วงจรแปลงสัญญาณ

2. ศึกษาการติดต่อกับคอมพิวเตอร์ การทำงานของคอมพิวเตอร์แบบพีซี (Personal Computer) และศึกษาการนำมาประยุกต์ใช้งาน

3. ศึกษาการเขียนโปรแกรมสนับสนุนการทำงานของคอมพิวเตอร์

โครงการเครื่องทดสอบการตอบสนองในย่านความถี่เสียงใช้วัดผลการตอบสนองความถี่ (frequency response) ของอุปกรณ์หรือวงจรใดๆที่ทำงานในย่านความถี่เสียง (Audio Frequency) โครงสร้างของโครงการแสดงดังรูปที่ 1.1 ซึ่งประกอบด้วยส่วนต่างๆดังต่อไปนี้คือ

1. ชุดกำเนิดสัญญาณความถี่ (Function Generator) ที่ให้รูปแบบของสัญญาณได้ 2 รูปแบบคือ แบบซายน์ (sine) และแบบสี่เหลี่ยม (square) ซึ่งสามารถปรับขนาดของแอมพลิจูดได้ตามต้องการโดยการควบคุมวงจรลดทอนสัญญาณ (Attenuation) ซึ่งวงจรลดทอนสัญญาณจะใช้ไอซีแปลงสัญญาณดิจิทัลเป็นอนาล็อกมาใช้เพื่อควบคุมขนาดแอมพลิจูดของสัญญาณด้วยคอมพิวเตอร์

2. วงจรขยายกำลังที่มีแบนด์วิดท์ (bandwidth) กว้าง ใช้ขยายกำลังสัญญาณที่ได้จากชุดกำเนิดสัญญาณ


3. วงจรแปลงสัญญาณ (Converter) ซึ่งในโครงการชุดนี้จะใช้ทั้งวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก (Digital to Analog Converter) และวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล (Analog to Digital Converter) โดยวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อกใช้ในการแปลงข้อมูลตัวเลขที่รับจากคอมพิวเตอร์ซึ่งเป็นข้อมูลคำสั่งในการกำหนดความถี่ของวงจรถ่ายเป็นระดับแรงดันดิจิทัล ส่วนวงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัลใช้ในการรับสัญญาณที่ได้จากชุดกำเนิดสัญญาณซึ่งผ่านการขยายกำลังสัญญาณแล้วและใช้ในการรับสัญญาณจากวงจรทดสอบที่เราต้องการวัดผลการตอบสนองความถี่

4. ไอโอพอร์ท (I/O Ports) และการ์ดอินเตอร์เฟซ (Interface Card) ทำหน้าที่ในการเชื่อมต่อกับคอมพิวเตอร์

5. ซอฟต์แวร์ (Software) ทำหน้าที่ควบคุมการทำงานและแสดงผลของเครื่องทดสอบการตอบสนองในย่านความถี่เสียง ซึ่งการแสดงผลจะแสดงโดยการพล็อต (plot) กราฟแบบเซมิล็อก (Semilog graph)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจากโครงงานชุดนี้ประกอบด้วยส่วนต่างๆ หลายส่วนที่แตกต่างกัน ดังนั้นวัตถุประสงค์ของโครงงานนี้ก็เพื่อใช้ศึกษาทดลองและเรียนรู้การติดต่อระหว่างคอมพิวเตอร์กับอุปกรณ์หรือวงจรใดๆ อีกทั้งใช้ศึกษาและเรียนรู้วงจรพร้อมทั้งคำนวณค่าต่างๆ จากวงจร ซึ่งเป็นวงจรที่เคยได้ศึกษาและพบเห็นเสมอในงานทางด้านอิเล็กทรอนิกส์และโทรคมนาคม




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 1.1 บล็อกโคะแกรมของภาคจัดการตอบสนองความถี่
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทฤษฎีและหลักการ

2.1 เจนเนอเรเตอร์ (Generator)

เจนเนอเรเตอร์ (Generator) เป็นวงจรกำเนิดความถี่ที่จะใช้ในการสแกนความถี่ออกทางเอาต์พุตสามารถกำเนิดความถี่ได้ตั้งแต่ 10 Hz ถึง 200 kHz ซึ่งจะควบคุมความถี่ผ่านทางคอมพิวเตอร์

ในการสร้างควมถี่นั้นจะใช้ไอซีที่ทำหน้าที่กำเนิดความถี่โดยเฉพาะ เบอร์ XR-2206 โมโนลิทิกฟังก์ชัน เจนเนอเรเตอร์ (Monolithic Function Generator) ซึ่งให้ลักษณะของสัญญาณได้ 3 แบบ คือ ซายน์, สามเหลี่ยม และสี่เหลี่ยม ในที่นี้จะใช้เพียงสองแบบคือ ซายน์ กับ สี่เหลี่ยมเท่านั้น



รูปที่ 2.1 ลักษณะการจัดการจัดขาและบล็อกรับไดอะแกรมของ XR-2206


ลักษณะพิเศษของ XR-2206

ความเพี้ยนของสัญญาณซายน์	5%,	(ปานกลาง)
เสถียรภาพทางอุณหภูมิ	20 ppm/ C,	"
ไวด์ สวิฟ เรนจ์(Wide Sweep Range)	2000: 1,	"
โลว์ ซัพพลาย เซนซิวิตี(Low-Suply Sensitivity)	0.01%V,	"
ลิเนียร์ แอมพลิจูด มอดดูเลชัน(Linear Amplitude Modulation)		
ทีทีแอล คอมเพทีเบิล เอฟเอสเค คอนโทรล(TTL Copletible FSK Controls)		
แหล่งจ่ายไฟ	10 V ถึง 26 V	
ปรับ ดิวตี้ ไซเคิล(duty cycle) ได้ตั้งแต่	1% ถึง 99%	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1.1 การทำงานของ XR-2206

รูปที่ 2.2 แสดงบล็อกไดอะแกรมแต่ละส่วนของ XR-2206 ซึ่งเป็นแพ็คเกจขนาด 16 ขา หัวใจสำคัญของส่วนนี้คือ V.C.O. (Voltage control oscillator) ซึ่งจากรูปจะเห็นว่ามีความจำเป็นต้องใช้ตัวเก็บประจุ (timing capacitor) ซึ่งมีค่าได้ในช่วง 1000 μF ต่อที่ขา 5 และ 6 ซึ่งเป็นอินพุตของ วีซีโอ (VCO)



รูปที่ 2.2 แสดงบล็อกไดอะแกรมการทำงานและขาต่าง ๆ ของ XR-2206

สำหรับตัวต้านทานทานจัดเวลา (timing resistor) นั้นจะต่อกับขา 12 (V-) และขา 7 หรือขา 8 ซึ่งจะมีค่าระหว่าง 1 $k\Omega$ ถึง 2 $M\Omega$ ค่าของตัวต้านทานจัดเวลาและตัวเก็บประจุจัดเวลานั้นจะมีผลต่อความถี่ในการออกสัญญาณซึ่งจะมีค่าเท่ากับ

$$f_o = 1/RC \text{ Hz} \dots\dots\dots (2.1.1a)$$

จะเห็นว่าเราสามารถที่จะเปลี่ยนแปลงค่า R หรือ C เพื่อให้ความถี่เปลี่ยนแปลงได้ แต่เพื่อที่จะให้เกิดการคงตัวของอุณหภูมิ (temperature stability) และความเพี้ยนของสัญญาณไซน์ (sine) น้อยที่สุด ควรจะให้ค่าของรีซิสเตอร์มีค่าอยู่ระหว่าง 4 $k\Omega$ ถึง 200 $k\Omega$

ในการเลือกต่อตัวต้านทานจัดเวลา (timing resistor) นั้นว่าจะต่อกับ ขา 7 หรือขา 8 นั้น เราพิจารณาโดยดูว่ามีการป้อนสัญญาณที่ขาเฟสเคอินพุท (FSK INPUT (ขา 9)) นั้นเปิดวงจรหรือต่อกับสัญญาณแรงดันขนาดมากกว่า 2 โวลต์ (Volt) จะต่อตัวต้านทานเข้าที่ขา 7 ในทางกลับกัน ถ้าขาเฟสเค อินพุท (FSK INPUT) นี้ต่อกับแรงดันไฟฟ้าต่ำกว่า 1 โวลต์ ขา 8 จะต้องต่อตัวต้านทานด้วย

ส่วนของ วีซีโอ (VCO) ของไอซี นั้นผลิตรูปคลื่นได้ 2 ชนิด คือ รูปคลื่นแรมพ์ ซึ่งจะป้อนไปที่ส่วนของ มัลติพลีเออร์ และ ไซน์ เซฟเปอร์ บล็อก (multiplier and sine shaper block) อีกทีหนึ่งและรูปคลื่นสี่เหลี่ยม (rectangular) ซึ่งป้อนออกที่ขาเอาต์พุท ที่ขา 11 โดยผ่านทรานซิสเตอร์ ซึ่งการผลิตรูปคลื่นนี้ก็ขึ้นอยู่กับตัวเก็บประจุจัดเวลา (timing capacitor) โดยเก็บประจุนี้จะเริ่มดับเก็บประจุ ซึ่งเป็นผลทำให้เกิดเป็นคลื่นรูปแรมพ์ (ramp) ที่กำลังพุ่งขึ้นและที่อีกเอาต์พุทจะได้สัญญาณ ไฮ (high) ที่รูปคลื่นสี่เหลี่ยมจนกระทั่งแรงดันไฟฟ้านั้นจะถึงจุดหนึ่งเรียกว่า ไฟร์ง โวลตเดจ (firing voltage) ที่จุดนี้จะทำให้สัญญาณคลื่นรูปสี่เหลี่ยมจะกลับกลายเป็น low และตัวเก็บประจุจัดเวลา (timing capacitor) จะเก็บประจุในทิศทางกลับกันจนดับเป็นผลทำให้เกิดสัญญาณรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่เผยแพร่

แรมพ์จะตกลงซึ่งก็จะตกลงจนถึงที่จุด ไฟรีง โวลต์เดจ(firing voltage) เช่นกันจะทำให้คลื่นรูปสี่เหลี่ยมกลับกลายเป็นสัญญาณระดับ ไฮ(high) และขบวนการต่างๆก็จะกลับไปกลับมาเช่นนี้เหมือนเดิม


จากการอธิบายข้างต้นจะเห็นว่าวีซีไอส่วนนี้จะผลิตคลื่นรูปสามเหลี่ยมและสี่เหลี่ยมที่สมมาตรออกมา เกิดขึ้นเอาสัญญาณสี่เหลี่ยมที่ได้จากขา 11 นี้มาต่อเข้ากับขา เอฟเอสเค อินพุท(FSK INPUT (ขา 9)) ของไอซี จะมีผลทำให้ได้คลื่นรูปแรมพ์และรูปสี่เหลี่ยมที่ไม่สมมาตรออกมาแทน

รูปคลื่นแรมพ์ที่ได้จากส่วนของวีซีไอ ของไอซี XR-2206 นี้จะถูกนำไปเข้ายังส่วนของ มัลติพลีเออร์ และ เซฟเปอร์ บล็อก (multiplier and shaper block) อีกทีซึ่งส่วนนี้นั้นทำหน้าที่คล้ายกับวงจรขยายความต่าง ซึ่งจะทำให้เอาท์พุทอิมพีแดนซ์ที่ขา 3 มีค่าสูง และที่ขา 2 จะเป็นบัฟเฟอร์เอาท์พุทที่มีค่าอิมพีแดนซ์เท่ากับ 600Ω ในกรณีที่เปิดวงจรที่ขา 13 และ 14 เปิดวงจร(open circuit) นั้นจะมีผลทำให้ที่เอาท์พุทขา 2 และ 3 นั้นจะให้รูปคลื่นรูปแรมพ์(ramp) ออกมา แต่ถ้าต่อรีซิสเตอร์ที่มีความต้านทานสักสองสามร้อยโอห์มที่ขา 13 และ 14 จะทำให้ยอดของคลื่นรูปแรมพ์จะถูกตัดออก ทำให้เอาท์พุทที่ขา 2 และขา 3 นั้นผลิตคลื่นรูปไซน์ (sine) ออกมา ถ้ามีการปรับแต่งที่ถูกต้องและเหมาะสมจะทำให้คลื่นรูปไซน์ที่ได้มีความเพี้ยนเพียง 0.5% เท่านั้นเอง

สำหรับอัตราขยายและเฟสของเอาท์พุทของมัลติพลีเออร์ (multiplier) สามารถเปลี่ยนแปลงได้โดยการเพิ่มสัญญาณแรงดันที่ขา 1 ของไอซี เอาท์พุทที่ได้จะถูกควบคุมโดยการเปลี่ยนแปลงสัญญาณแรงดันที่ขา 1 ซึ่งค่าแรงดันนี้ควรอยู่ราว ๆ ครึ่งหนึ่งของไฟเลี้ยงที่ป้อนให้ โดยที่ค่าของเอาท์พุทจะมีค่าเป็นศูนย์เมื่อสัญญาณแรงดันที่ขา 1 มีค่าเท่ากับครึ่งหนึ่งของแรงดันไฟเลี้ยงพอดี และจะเพิ่มขึ้นเมื่อสัญญาณแรงดันเพิ่มขึ้น แต่ถ้าระดับแรงดันนี้เกิดลดลงต่ำกว่าค่าครึ่งหนึ่งของแรงดันไฟเลี้ยงจะทำให้สัญญาณเอาท์พุทเพิ่มขึ้นเช่นกัน แต่ทว่าเฟสที่ได้จะตรงกันข้ามกัน คุณสมบัตินี้เองสามารถนำมาใช้ในการมอดูเลทขนาด(AM) หรือเฟสชิฟท์คีย์(phase shift key) ซึ่งจะให้เอาท์พุทที่ขา 2 และ 3

เนื่องจากว่าเอาท์พุทที่ขา 3 ของไอซี XR-2206 นั้นต่อกับอินพุทของวงจรขยายที่มีอัตราขยายเท่ากับ 1 เท่านั้น ซึ่งทำให้เกิดบัฟเฟอร์เอาท์พุทที่มีค่าอิมพีแดนซ์เท่ากับ 600Ω ที่ขา 2 ทำให้เราสามารถที่จะป้อนสัญญาณอินพุทเข้าที่วงจรขยายบัฟเฟอร์ โดยการใช่วงจรแบ่งแรงดัน (potential divider) หรืออิมพีแดนซ์ที่ขา 3 ได้ โดยเทียบกับกราวนด์ซึ่งคุณสมบัตินี้เองทำให้สามารถควบคุมอัตราขยายด้วยวิธีง่าย ๆ ได้

2.1.2 การสวิตช์ความถี่ (Frequency Sweep)



รูปที่ 2.3 การต่อวงจรสำหรับการสวิตช์ความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ของการออสซิลเลท จะเป็นสัดส่วนกับกระแสโทมมิ่ง (trimming) รวมทั้งหมด , I_T ที่ไหลจากขา 7 หรือขา 8

$$F = 320 I_T (\text{mA}) / C (\mu\text{F}) \text{ Hz} \dots\dots\dots (2.1.2a)$$

ข้อต่อของการโทมมิ่ง(ขา 7 หรือ 8) นั้นจะเป็นจุดที่มีอิมพีแดนซ์ต่ำ และภายในจะไบอัสได้ด้วยแรงดันขนาด +3 V เทียบกับขาที่ 12 ความถี่จะเปลี่ยนแปลงอย่างเป็นเชิงเส้นกับค่า I_T ตลอดช่วงกว้างของค่ากระแสจาก 1 μA ถึง 3 mA ความถี่สามารถควบคุมได้โดยการป้อนแรงดันควบคุม V_C เข้ามาที่ขาโทมมิ่งที่ใช้งานดังที่แสดงในรูปที่ ความถี่ของการออสซิลเลทจะสัมพันธ์กับ V_C คือ

$$f = (1/RC) + 1 + (R/RC) * (1 - V_C / \beta) \text{ Hz} \dots\dots\dots (2.1.2b)$$

ซึ่ง V_C หน่วยเป็นโวลท์ อัตราขยาย (Gain)ของการเปลี่ยนแรงดันเป็นความถี่, K คือ

$$K = -0.32/R_C C \text{ Hz/V} \dots\dots\dots (2.1.2c)$$

ข้อควรระวัง

สำหรับการทำงานของวงจร ที่ป้อนด้วย I_T ควรจะจำกัดไว้ที่ไม่ให้เกิน 3 mA

2.1.3 เอาท์พุทแอมพลิจูด (Output Amplitude)



แอมพลิจูดทางเอาท์พุทสูงสุดจะเป็นส่วนกลับกับตัวต้านทานที่ต่ออยู่ภายนอกคือตัวต้านทานที่ต่ออยู่กับขา 3 ของไอซี สำหรับเอาท์พุทแบบไซน์เวฟแอมพลิจูด (sinewave amplitude) จะมีค่าประมาณ 60 mV ต่อค่า R_3 เท่ากับ 1 $\text{K}\Omega$, ตัวอย่างถ้า $R_3 = 50 \text{ K}\Omega$ จะให้สัญญาณแบบ ไซน์ ทางเอาท์พุทประมาณ $\pm 3 \text{ V}$

2.2 วงจรเรียงกระแส (AC TO DC RECTIFIER)

ในการที่จะวัดสัญญาณที่เป็นไฟสลับ เพื่อให้เป็นการง่ายต่อการนำสัญญาณไปแสดงผล หรือแปลงค่าเป็นดิจิตอลโดยไอซี ADC จะต้องแปลงสัญญาณไฟสลับที่จะวัดให้เปลี่ยนเป็นระดับทางไฟตรงเสียก่อน ในการแปลงไฟสลับให้เป็นไฟตรงนั้น สามารถใช้ไดโอดกับตัวเก็บประจุมาทำการเรียงกระแส สำหรับสัญญาณที่มีขนาดใหญ่ แต่ถ้าสัญญาณไฟสลับมีขนาดเล็กมากๆ(น้อยกว่า 0.6 V) การใช้ไดโอดกับตัวเก็บประจุเพียงสองอย่างจะไม่สามารถทำเรียงกระแสได้ ต้องใช้วงจรของ OP AMPS เข้ามาช่วย

คุณลักษณะของไดโอด

ไดโอดจะมีแรงดันตกคร่อมตัวมันแบบ FORWARD มากกว่า 0.6 V โดยประมาณ ไดโอดจึงถือว่ามีกระแสได้ รูปที่ 2.4 แสดงคุณลักษณะของไดโอด




รูปที่ 2.4 แสดงคุณลักษณะของไดโอด


(a) คุณลักษณะที่เป็นจริงของไดโอด

(b) แสดงคุณลักษณะโดยใช้ฮอสทิลไลต์โคป

(c) แสดงคุณลักษณะในแนวเส้นตรง (piecewise - linear)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.5 แสดงค่าแรงดันเอาต์พุตที่ได้จากการใช้ไดโอดซิลิคอนมาเรียงกระแส
 (a) เมื่อใช้ไดโอดจริงๆ
 (b) เมื่อใช้ไดโอดอุดมคติ

2.2.1 การเรียงกระแส

วงจรเรียงกระแสแบบครึ่งคลื่น (Linear half-wave rectifiers.) จะให้เอาต์พุตที่ขึ้นอยู่กับขนาดและขั้วของแรงดันทางอินพุต ส่วนวงจรเรียงกระแสแบบเต็มคลื่น (Precision full-wave rectifiers) จะให้เอาต์พุตเป็นสัดส่วนกันกับขนาด แต่ไม่ขึ้นอยู่ขั้วของแรงดันทางอินพุต วงจรเรียงกระแสแบบเต็มคลื่นอาจเรียกอีกอย่างว่า วงจรค่าสัมบูรณ์ (Absolute-value circuit)

2.2.2 วงจรเรียงกระแสแบบครึ่งคลื่น

วงจรเรียงกระแสแบบครึ่งคลื่นจะให้เอาต์พุตออกมาเพียงครึ่งไซเคิลของสัญญาณอินพุตเท่านั้น และให้เอาต์พุตเป็นศูนย์ในช่วงอีกครึ่งคลื่นที่เหลือ สัญญาณครึ่งคลื่นของอินพุตที่ส่งเข้ามาสามารถที่จะทำให้กลับหรือไม่กลับก็ได้ มันสามารถที่จะขยายขนาดของอัมพลิจูด,ลดขนาดอัมพลิจูด หรือไม่เปลี่ยนแปลงค่าของอัมพลิจูดก็ได้ ขึ้นอยู่กับการเลือกค่าความต้านทาน และตำแหน่งของไดโอดในวงจรออปแอมป์


วงจรเรียงกระแสแบบกลับสัญญาณเชิงเส้น,เอาต์พุตบวก
 (Inverting Linear Half-Wave Rectifier,Positive Output)

วงจรรขยายแบบกลับสัญญาณ จะถูกนำมาใช้ในการเรียงกระแสในอุดมคติ (เป็นเชิงเส้นที่แน่นอน) โดยเพิ่มไดโอดเข้ามาในวงจรรขยายแบบกลับสัญญาณ 2 ตัวดังในรูปที่ เมื่อ E_i เป็นบวกในรูป (a) ไดโอด D_1 จะนำกระแสทำให้แรงดันเอาต์พุตของออปแอมป์เป็น V_{oA} มีค่าเป็นลบประมาณ 0.6 V ในตอนนี้ D_2 จะถูกไบอัสกลับ แรงดันเอาต์พุตของวงจรจะเท่ากับศูนย์ เพราะว่ากระแสอินพุต I ไหลผ่าน D_1 สำหรับวัตถุประสงค์ในทางปฏิบัติ จะไม่ให้มีกระแสไหลผ่าน R_f เลย และ $V_o = 0$

หมายเหตุ โหลด R_L จะเป็นตัวต้านทานอย่างเดียวนั้น ถ้าโหลดเป็นตัวเก็บประจุ, ตัวเหนี่ยวนำ, แหล่งจ่ายแรงดันหรือกระแส แรงดัน V_o จะไม่เท่ากับศูนย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในรูปที่ 2.6 (b) เมื่อแรงดันอินพุต E_i เป็นลบ แรงดันเอาต์พุตของออปแอมป์จะขึ้นไปเป็นบวก ด้วยเหตุนี้จะทำให้ D_2 นำกระแส วงจรจะทำงานเหมือนกับวงจรขยายแบบกลับสัญญาณ เมื่อ $R_f = R_i$ แล้ว $V_o = -(-E_i) = +E_i$ เมื่อขา (-) ของออปแอมป์มีศักย์เป็นกราวด์ ไดโอด D_1 จะถูกไบอัสกลับ กระแสอินพุตจะกำหนดโดย E_i / R_i และอัตราขยายกำหนดโดย $-R_f / R_i$ พึงระลึกไว้เสมอว่าสมการของอัตราขยายนี้จะเป็นไปได้ก็ต่อเมื่ออินพุตเป็นลบเท่านั้น และ V_o จะเป็นบวกอย่างเดียว



รูปที่ 2.6 วงจรขยายแบบกลับสัญญาณที่มีไดโอด 2 ตัว ใช้ในการเรียงกระแสในแบบอุดมคติ



การทำงานของวงจรแสดงเป็นรูปคลื่นในรูปที่ 2.7 V_o จะมีค่าเป็นบวกได้อย่างเดียวเท่านั้นในการตอบสนองแบบเชิงเส้นที่มีอินพุตเป็นลบ คุณสมบัติที่สำคัญที่สุดของวงจร Linear half-wave rectifiers นี้จะพิจารณาได้ดังต่อไปนี้ ไดโอดธรรมดา นั้น ถ้าสัญญาณมีแรงดันต่ำกว่าแรงดัน Threshold ของไดโอดแล้ว จะไม่สามารถทำการเรกติไฟลายได้เลย อย่างไรก็ตาม โดยการต่อไดโอดในวงจรป้อนกลับของออปแอมป์ แรงดัน Threshold ของไดโอดจะถูกตัดออกไปได้ ตัวอย่างเช่น ในรูปที่ 2.6 (b) ให้แรงดัน E_i มีค่าต่ำกว่า -0.1 V E_i และ R_i จะแปลงแรงดันที่ต่ำนี้เป็นกระแสไหลผ่าน D_2 V_{oA} จะมีค่าเป็น แรงดันตกคร่อมไดโอดบวกแรงดันคร่อม R_f และกระแสที่ไหลผ่าน R_f ก็คือกระแสที่มีค่าเท่ากับ E_i / R_i นั่นคือ แรงดันเอาต์พุตจะเท่ากับอินพุตถ้า $R_f = R_i$ ดังนั้นถึงแม้แรงดันที่อินพุตเพียงมิลลิโวลต์ ก็จะสามารถเรกติไฟลายได้ ซึ่งแรงดันไบอัสตรงตกคร่อมไดโอด จะถูกป้อนให้ออปแอมป์

สุดท้าย สังเกตรูปคลื่นเอาต์พุตของออปแอมป์ V_{oA} ในรูปที่ 2.7 เมื่อ E_i มีค่าศูนย์(กำลังจะไปค่าลบ) V_{oA} จะกระโดด -0.6 V ไป $+0.6\text{ V}$ มันจะสวิตช์จากการจ่ายแรงดันตกคร่อมให้กับ D_2 ไปจ่ายให้กับ D_1 การ กระโดดนี้สามารถดูได้โดย Differentiator ที่แสดงการข้ามจุดศูนย์ ในระหว่างการกระโดดนี้ออปแอมป์จะทำงานเป็นลูปิด



รูปที่ 2.7 อินพุต,เอาต์พุต และคุณลักษณะการส่งผ่านเอาต์พุตของวงจรเรียงกระแส

วงจรเรียงกระแสแบบกึ่งสัญญาณเชิงเส้น,เอาต์พุตลบ
(Inverting Linear Half-Wave Rectifier,Negative Output)




รูปที่ 2.8 วงจรที่ทำกรกลับโคโอดจากวงจรในรูปที่ 2.6

โคโอดในรูปที่ 2.6 สามารถต่อกลับทางได้ดังแสดงในรูปที่ 2.8 ในขณะที่จะมีเพียงสัญญาณอินพุต เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ด้านบวกเท่านั้นที่ถูกส่งออกมา และถูกกลับสัญญาณด้วย แรงดันที่เอาต์พุต V_o จะเท่ากับศูนย์โวลต์ ที่ทุกสัญญาณที่เป็นลบทางอินพุต การทำงานของวงจรนั้นจะสรุปโดยการพล็อตค่าของ V_o และ V_{oA} ต่อ E_i ในรูปที่ 2.8 (b)

วงจรเรียงกระแสแบบเต็มคลื่น
(PRECISION RECTIFIER: THE ABSOLUTE - VALUE CIRCUIT)



รูปที่ 2.9 แรงดันอินพุตของ Precision full-wave rectifier และค่าแรงดันที่น้อยกว่าค่า Threshold voltage ของไดโอด

วงจรเรียงกระแสแบบเต็มคลื่น(Precision full-wave rectifier) จะให้สัญญาณขั้วใดขั้วหนึ่งออกมาตรงขั้วกันส่วนอีกขั้วหนึ่งจะถูกกลับสัญญาณครึ่งไซเคิลทั้งคู่จะผลิตกันออกมาทางเอาต์พุต และที่เอาต์พุตของวงจรจะมีอยู่ขั้วเดียว วงจรเรียงกระแสแบบนี้จะสามารถเรียงกระแสได้ถึงแม้สัญญาณจะมีอัมพลิจูดเป็นมิลลิโวลต์ คุณลักษณะของวงจรเรียงกระแสแบบเที่ยงตรงอุดมคติ(ideal precision full-wave rectifier) แสดงดังในรูปที่ 2.9

วงจรเรียงกระแสแบบเที่ยงตรง(Precision rectifier) นี้จะเรียกอีกอย่างว่าวงจรค่าสัมบูรณ์ (absolute-value circuit) ค่าสัมบูรณ์ของจำนวนหรือแรงดัน จะเท่ากับขนาดของสัญญาณ ตัวอย่างเช่น ค่าสัมบูรณ์ของ $+2$ และ -2 เท่ากับ $+2$ รูปที่ 2.9 แสดงถึงเอาต์พุตที่มีขนาดเท่ากับค่าสัมบูรณ์ของอินพุต ในวงจรเรียงกระแสแบบเที่ยงตรงนี้จะให้เอาต์พุตเป็นบวก หรือลบขึ้นอยู่กับว่าจะวางไดโอดอย่างไร

ชนิดของวงจรเรียงกระแสแบบเต็มคลื่น

จะมีวงจรเรียงกระแสแบบเที่ยงตรง (Precision rectifier) อยู่ 3 แบบที่จะกล่าวในที่นี้ แบบแรกเป็นแบบราคาถูก เพราะจะใช้โอปแอมป์ 2 ตัว ไดโอด 2 ตัวและตัวต้านทาน 5 ตัวที่มีค่าเท่ากัน ข้อเสียคือ มีอินพุตอิมพีแดนซ์ต่ำ แบบที่ 2 จะให้อินพุตอิมพีแดนซ์ที่สูง แต่ต้องการค่าความต้านทานที่มีความเที่ยงตรงสูงแต่จะไม่หมดทุกตัว แบบสุดท้ายจะมีการรวมในคัทที่กราวด์เสมือน ซึ่งจะได้กล่าวต่อไป

วงจรเรียงกระแสเต็มคลื่นแบบเที่ยงตรงที่มีค่าความต้านทานเท่ากัน


แบบแรกของวงจรเรียงกระแสแบบนี้ แสดงในรูปที่ 2.10 วงจรนี้จะใช้ตัวต้านทานที่มีค่าเท่ากัน และมีอินพุตอิมพีแดนซ์เท่ากับค่าของ R รูปที่ 2.10(a) แสดงทิศทางของกระแส และชื่อของแรงดันสำหรับสัญญาณอินพุตเป็นบวก ไดโอด D_p จะนำกระแสเมื่อโอปแอมป์ทั้งคู่ทำงานเป็นตัวกลับสัญญาณ แล้ว $V_o = +E_i$

รูปที่ 2.10 (b) แสดงถึงเมื่อสัญญาณอินพุตเป็นลบ ไดโอด D_n จะนำกระแส กระแสทางอินพุต I จะมีการแบ่งตัวรูป เมื่อโอปแอมป์ B ทำงานเป็นตัวกลับสัญญาณ ดังนั้นแรงดันทางเอาต์พุตจะเป็นบวกทุกๆชั่วของอินพุต E_i และ V_o จะเท่ากับค่าสัมบูรณ์ของ E_i


รูปคลื่นในรูปที่ 2.10 (c) จะแสดงถึงว่า จะมีชั่วเป็นบวกเสมอ และเท่ากับค่าสัมบูรณ์ของแรงดันอินพุต ถ้าจะทำให้ได้ชั่วเป็นลบทุกๆ ชั่วของอินพุตทำได้โดยกลับทิศทางของไดโอด

วงจรเรียงกระแสเต็มคลื่นแบบเที่ยงตรงที่มีอินพุตอิมพีแดนซ์สูง


เป็นวงจรเรียงกระแสแบบเที่ยงตรงแบบที่สอง จะแสดงอยู่ในรูปที่ 2.11 สัญญาณอินพุตจะต่อเข้ากับขาอินพุต Noninverting ของโอปแอมป์ ที่มีอินพุตอิมพีแดนซ์สูงในรูปที่ 2.11 (a) จะแสดงถึงว่าจะเกิดอะไรขึ้นเมื่ออินพุตเป็นบวก E_i และ R_i เป็นตัวกำหนดค่ากระแสที่ไหลผ่านไดโอด D_p ที่ขา - (ลบ) ของโอปแอมป์ทั้งคู่จะมีศักย์เป็นบวกเท่ากับ E_i ดังนั้นจะไม่มีการไหลผ่าน R_2, R_3 และ R_4 นั่นคือ $V_o = R_i$ ทุกๆแรงดันอินพุตที่เป็นบวก



(a) For positive inputs D_p conducts; op amps A and B act as inverting amplifiers





(b) For negative inputs, D_n conducts



รูปที่ 2.10 วงจรค่าสัมบูรณ์ หรือวงจรเรียงกระแสเต็มคลื่นแบบที่ยังตรง

เมื่อ E_i เปลี่ยนไปเป็นค่าลบในรูปที่ 2.11(b) E_i และ R_i จะเป็นตัวกำหนดกระแสที่ไหลผ่าน R_1 และ R_2 ทำให้ไดโอด D_N ON เมื่อ $R_1 = R_2 = R$ ขาเอาในของไดโอด D_N จะมีค่า $2E_i$ หรือ $2(-E_i) = -4V$ ที่ขา - (ลบ) ของออปแอมป์ B จะมีค่า $-E_i$ แรงดันตกคร่อม R_3 จะมีค่า $2R_i - E_i$ หรือ $(-4V) - (-2V) = -2V$ แรงดันตกคร่อมนี้ จะทำให้เกิดกระแส I_3 ไหลผ่านทั้ง R_3 และ R_4 เท่ากับกระแสทางด้านอินพุต I ดังนั้น V_o จะเป็นบวกเมื่อ E_i เป็นลบ นั่นคือแรงดัน V_o จะเป็นบวกเสมอที่ทุกขั้วแรงดัน E_i ดังนั้น $V_o = |E_i|$

รูปคลื่นของวงจรนี้จะเหมือนกับรูปในรูปที่ 2.10(c) หมายถึง ค่าสูงสุดของ E_i จะถูกจำกัดโดยค่าแรงดันอิ่มตัวด้านลบของออปแอมป์



เอกสารนี้เป็นเอกสารที่งานไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 2.11 วงจรเรียงกระแสเต็มคลื่นแบบที่ยังตรงที่มีอินพุตที่มีแอมป์เต็ม
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.2.4 วงจรแปลงไฟสลับเป็นไฟตรง (AC-TO-DC CONVERTOR)

AC-to-DC Conversion or MAV Circuit

ในส่วนนี้จะแสดงถึงวิธีการออกแบบและสร้างวงจรออปแอมป์ที่ใช้คำนวณหาค่าเฉลี่ยของการเรียงกระแสสลับ วงจรแบบนี้จะเรียกว่า ac-to-dc convertor หรือ mean-absolute-value : MAV.

การทำงานของวงจร MAV จะใช้รูปที่ 2.12 ซึ่งจะมีทั้งคลื่นรูปไซน์, สามเหลี่ยม และสี่เหลี่ยม ที่มีขนาดเท่ากับค่า peak คลื่นทั้งซีกบวกและลบจะมีขนาดเท่ากันในแต่ละรูปคลื่น เนื่องจากค่าเฉลี่ยของแต่ละสัญญาณจะเป็นศูนย์ ดังนั้นจะไม่สามารถแสดงค่าที่เป็นค่าเฉลี่ยโดยใช้วงจรหาค่าเฉลี่ย หรือ DC โวลท์มิเตอร์ได้ อย่างไรก็ตาม MAV ของแต่ละสัญญาณก็จะมีค่าที่แตกต่างกันออกไป (ดูรูปที่ 2.12)

ค่า MAV ของแรงดันของคลื่นจะมีค่าประมาณเท่ากับค่า rms ของมัน ดังนั้นวงจร MAV ที่มีราคาถูกสามารถที่จะใช้แทนวงจรที่ใช้คำนวณหาค่า rms ที่มีราคาแพงได้




รูปที่ 2.12 แสดงค่า mean-absolute-value ของแต่ละรูปแบบคลื่น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรเรียงกระแสเต็มคลื่นแบบเที่ยงตรงที่มีการรวมกราวด์ทางอินพุต

ในการสร้างวงจร ac-to-dc converter เราจะเริ่มที่วงจรเรียงกระแสแบบแม่นยำ(Precision rectifier) หรือ วงจรขยายค่าสัมบูรณ์ตามในรูปที่ 2.13


สำหรับช่วงที่อินพุตเป็นบวก ในรูปที่ 2.13 (a) ออปแอมป์ A จะทำการกลับขั้ว ออปแอมป์ B จะทำการรวมเอาท์พุทของออปแอมป์ A กับ E_i แล้วให้เอาท์พุทของวงจรเป็น $V_o = E_i$ ในช่วงที่อินพุตเป็นลบดังในรูปที่ 2.13 (b) ออปแอมป์ B จะกลับขั้วของ $-E_i$ และเอาท์พุทของวงจร V_o จะเป็น $+E_i$ นั่นคือเอาท์พุทของวงจรจะเป็นบวกและเท่ากับค่าสัมบูรณ์ของอินพุต



รูปที่ 2.13 วงจรขยายค่าสัมบูรณ์ $R = 20k$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

AC-TO-DC CONVERTOR



รูปที่ 2.14 วงจรขยายค่าสัมบูรณ์ที่มีการเพิ่มตัวเก็บประจุเข้าไป จะเป็นวงจร ac-to-dc convertor หรือ MAV

จะมีการเพิ่มตัวเก็บประจุที่มีค่าค่อนข้างมาก และมีอัตราการรั่วไหลต่ำเข้าไปในวงจรในรูปที่ 2.13 จะทำให้ได้วงจรขยาย MAV หรือ ac-to-dc convertor ดังแสดงในรูปที่ 2.14 ตัวเก็บประจุ C จะทำการเฉลี่ยค่าการเรียงกระแสที่เอาท์พุทของออปแอมป์ B ถ้ามีสัญญาณดังในรูปที่ 2.14 ป้อนเข้ามาในวงจร ac-to-dc convertor เอาท์พุทของมันจะเป็น MAV ของสัญญาณอินพุทแต่ละสัญญาณ

2.3 วงจรขยายกำลังสัญญาณ (POWER AMPLIFIER)

ในการที่จะทำการทดสอบอุปกรณ์ ที่ต้องใช้กำลังสัญญาณในการทดสอบที่ค่อนข้างสูง เช่น วงจรขยายแยกเสียงทุ้มแหลม (crossover network) ที่ใช้แบ่งย่านความถี่ให้กับลำโพง หรือการทดสอบการตอบสนองของลำโพงหรืออื่น ๆ นั้นสัญญาณที่ได้จากชุดกำเนิดความถี่ (Generator) จะไม่มีความแรงมากพอ จำต้องมีการขยายกำลังสัญญาณให้แรงขึ้นอีก ซึ่งโดยทั่วไปแล้วสัญญาณต้องมีขนาดไม่ต่ำกว่า 1 วัตต์


2.3.1 วงจรขยายผลต่าง (Differential Amplifier)

วงจรในรูปที่ 2.15 เป็นวงจรสมมูลของวงจรขยายกำลังสัญญาณ ในส่วนของภาคแรก จะเป็นวงจรขยายผลต่างที่ประกอบ Q1,Q2,Q3,Q4, และ Q5, Q1และ Q2 จะทำหน้าที่เป็นส่วนขยายผลต่าง Q3 และ Q4 จะทำหน้าที่เป็นวงจรขยายแบบคาสโคด (cascode amplifier) เพื่อลดผลค่าความจุระหว่าง BC ของ Q1 และ Q2 ซึ่งจะกล่าวอย่างละเอียดต่อไปส่วน Q5 จะทำหน้าที่เป็นตัวจ่ายกระแสคงที่ ซึ่งจะทำให้ วงจรขยายมี อิมพีแดนซ์ (impedance) ที่สูงขึ้นกว่าการใช้ ตัวต้านทานธรรมดาซึ่งก็ได้กล่าวต่อไป โยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.1.1 ทฤษฎีวงจรรขยายผลต่าง

วงจรรขยายผลต่าง เป็นวงจรที่นิยมใช้เป็นส่วนของภาคทางเข้า (input) กันทั่วไป เพราะเป็นวงจรที่ให้อัตราขยายสูง และสามารถตัดสัญญาณรบกวนที่เข้ามากับไฟเลี้ยงได้ดี และ ยังใช้เป็น วงจรเปรียบเทียบอีกด้วย

การพิจารณาวงจรรขยายสัญญาณที่มีระดับต่ำจะพิจารณาในแง่ของความต้องการให้มีสัญญาณรบกวนต่ำ, อัตราขยายสัญญาณและการตอบสนองต่อความถี่ แต่วงจรรขยายกำลังสัญญาณจะเน้นความสามารถในการที่จะขับโหลดได้ต่ำสุดเท่าที่จะเป็นไปได้ ตัวอย่างของโหลดเช่น ลำโพง หรืออุปกรณ์อื่นๆ เช่น เครื่องบันทึกข้อมูลอัตโนมัติ ซึ่งแหล่งกำเนิดพลังงานจะต้องมีกำลังในการขับโหลดสูง แต่มักจะประสบปัญหาในการที่แหล่งจ่ายไฟของวงจรไม่มีประสิทธิภาพดีพอ เนื่องจากทรานซิสเตอร์สามารถทำงานที่ระดับศักดาไฟเลี้ยงต่ำ แต่ยอมให้กระแสไหลผ่านได้สูง ดังนั้นถ้าไม่ใช้วงจรที่ขยายกำลังเป็นพิเศษก็มักใช้ทรานซิสเตอร์เป็นวงจรรขยายกำลัง ทรานซิสเตอร์มีความไวต่ออุณหภูมิและการจ่ายกำลังไปยังโหลดเกินความสามารถมาก ในการใช้งานจึงต้องพิจารณาการถ่ายเทความร้อน และการจ่ายกำลังสูงสุดที่ทรานซิสเตอร์จะไม่เป็นอันตราย



รูปที่ 2.15 วงจรรขยายผลต่างเบื้องต้น

วงจรพื้นฐานของวงจรรขยายผลต่าง แสดงในรูปที่ 2.15 จะเห็นว่าวงจรมี 2 ทางเข้า คือ V_1 และ V_2 และมี 3 ทางออก (output) คือ V_{01} , V_{02} และ $V_{01} - V_{02}$ ความสำคัญของวงจรรจะอยู่ที่สัญญาณทางออก ก็จะเป็นสัดส่วนของผลต่างระหว่างสัญญาณทางเข้าทั้งสอง นั่นคือ วงจรรจะสามารถให้ขยายผลต่างราคาไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระหว่างสัญญาณทางเข้าสองสัญญาณหรือใช้ขยายสัญญาณจากทางเข้าด้านเดียวโดยที่อีกทางเข้าหนึ่ง ต่อลงกราวด์ไว้ จะเห็นว่าทรานซิสเตอร์ที่ใช้ในวงจรนั้น จะต้องมีคุณสมบัติที่เหมือนกันทุกประการในการวิเคราะห์นี้จะพิจารณาให้ Q1 และ Q2 มีคุณสมบัติที่เหมือนกันทุกประการ

2.3.1.2 สัญญาณโหมคร่วม และ สัญญาณโหมคผลต่าง (Common-mode and differential-mode signals)

เมื่อวงจรขยายผลต่างนี้ ถูกนำมาใช้ขยายความแตกต่าง ระหว่างสัญญาณทางเข้าสองสัญญาณ ก็จะถูกเน้นหนักในวิธีการอันนี้ คือ คิดถึงค่าความแตกต่างระหว่างแรงดันทางเข้าซึ่งจะเรียกว่า v_d มีสมการคือ

$$v_d = v_2 - v_1 \dots\dots\dots(2.3.1.2a)$$

อันนี้จะเรียกว่า โหมคผลต่าง หรือ โหมคผลต่างของแรงดันทางเข้า (differential - mode input voltage) สำหรับการจับวงจรให้ทำการคิดหาค่าเฉลี่ยของแรงดันทางเข้า ซึ่งจะเรียกว่า v_a มันจะมีรูปสมการ คือ

$$v_a = (v_2 + v_1) / 2 \dots\dots\dots(2.3.1.2b)$$

ซึ่ง v_a เป็นค่าเฉลี่ยของแรงดันทางเข้าทั้งสอง วิธีการจับวงจรให้ขยายแบบนี้จะถูกเรียกว่า โหมคร่วมของแรงดันทางเข้า (common-mode input voltage)

เราสามารถหาสมการของ v_1 และ v_2 ที่เป็นฟังก์ชันของ v_d และ v_a โดยการแก้สมการ (2.3.1.2a) และ (2.3.1.2b) ผลที่ได้คือ


$$v_2 = v_a + v_d / 2 \dots\dots\dots(2.3.1.2c)$$

และ

$$v_1 = v_a - v_d / 2 \dots\dots\dots(2.3.1.2d)$$

จากสมการเหล่านี้ เราจะเห็นว่าแรงดันทางเข้านี้สามารถที่จะแทนได้ด้วย เทอมของโหมคร่วมของแรงดันทางเข้ากับโหมคผลต่างของแรงดันทางเข้าได้ กราฟที่ใช้แสดงความหมายของนิยามเหล่านี้จะแสดงในรูปที่

2.16



$$v_a(t) = [v_1(t) + v_2(t)] / 2$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามเผยแพร่แบบสงวนเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ในการใช้งานวงจรขยายผลต่างนั้น สัญญาณทางเข้าที่มีลักษณะแตกต่างกัน จะถูกขยาย ขณะที่สัญญาณทางเข้าที่มีลักษณะเหมือนกัน จะถูกตัดออกไป คือจะไม่ถูกขยายออกมาเพราะโดยธรรมชาติของวงจรขยายผลต่างแล้ว (ให้พิจารณารูปที่ 2.15) ในการไหลของกระแส i_c ของทรานซิสเตอร์แต่ละตัว จะเท่ากัน ในขณะที่แรงดันทางเข้าเป็นศูนย์ ถ้าทรานซิสเตอร์มีคุณสมบัติที่เหมือนกัน ดังนั้นถ้าวัดหาค่าแรงดันทางออกที่ v_{o1} และ v_{o2} เทียบกันจะเท่ากับศูนย์ ถ้าแรงดันเข้ามาทางด้านทางเข้าทั้งสองเท่ากันพอดี ก็จะทำให้กระแส i_c ของทรานซิสเตอร์แต่ละตัว ไหลเพิ่มขึ้นในอัตราที่เท่ากัน เมื่อเปรียบเทียบขนาดของแรงดันทางออกก็จะเท่ากับศูนย์ ซึ่งแสดงให้เห็นว่า วงจรขยายจะไม่ทำการขยายเมื่อสัญญาณทางเข้า มีขนาดแรงดันเท่ากันในเวลาหรือเฟสเดียวกัน หรือในแบบการขยายผลต่าง ถ้า $v_1 = v_2$ จะมีความแตกต่างทางด้านทางเข้า v_d เป็นศูนย์ และในแบบทางเข้าร่วม $v_a = v_1 = v_2$ หรือกล่าวได้ว่าถ้า $v_1 = -v_2$ ค่าทางเข้าร่วมจะเป็นศูนย์ ขณะที่ทางเข้าแบบผลต่างจะมีค่า $v_d = 2v_2 = 2v_1$

2.3.1.3 การวิเคราะห์ถึงจุด Q - point


เมื่อทำการศึกษาเฉพาะภาคขยายสัญญาณ จะพบว่าเส้นโหลด (load line) ที่สมบูรณ์นั้นจะเปลี่ยนเป็นเส้นทางการทำงานของวงจรทางคอลเลกเตอร์ (collector) บนข้อจำกัดของการเปลี่ยนแปลงของสัญญาณทางเข้าเส้นทางการทำงานนี้จะเป็นเส้นในแนวตรง เมื่อวงจรประกอบไปด้วยตัวต้านทานและแหล่งจ่าย (sources) เท่านั้น ในขณะนี้ เรามีสัญญาณทางเข้าสองทาง ดังนั้นเส้นทางการทำงานนี้จะกลายเป็นช่วง (region) ตามคุณลักษณะของคอลเลกเตอร์ซึ่งที่ทรานซิสเตอร์แต่ละตัว จะให้ค่าสูงสุดจะมีค่าค่าสุดของสองสัญญาณทางเข้า ในส่วนนี้เราจะกำหนดขอบเขตของช่วงการทำงาน อันจะก่อให้เกิดความสับสน ซึ่งสามารถที่จะใช้สร้างความแน่ใจได้ว่า ขอบเขตเหล่านี้ จะให้การทำงานที่เป็นเชิงเส้นบนย่านที่คาดหมายไว้ตามการเปลี่ยนแปลงของสัญญาณทางเข้า

โดยปกติแล้วเมื่อเราต้องการที่จะหาจุด Q - point ของวงจรขยาย เราจะคิดที่สัญญาณทางเข้าเป็นศูนย์ สำหรับวงจรขยายผลต่างแล้ว จะเริ่มวิเคราะห์จุด Q-point โดยทำการสมมติให้ผลต่างของสัญญาณทางเข้าเป็นศูนย์ อันนี้จะกระทำได้โดยการให้ ขนาดของสัญญาณทางเข้าทั้งสองมีค่าเท่ากัน ดังนั้น จากสมการ (2.3.1.2b) เราจะได้ $v_a = v_1 = v_2$ กับการสมมติให้วงจรมีความสมมาตรกันจะสามารถแยกขาอีมิเตอร์ (Emitters) ออกจากกันได้ และแทนค่าความต้านทาน R_e เป็น $2 R_e$ ในแต่ละขาอีมิเตอร์ แสดงในรูปที่ 2.17 ค่าแรงดันที่ขาอีมิเตอร์นั้น จะไม่มีการเปลี่ยนแปลง ซึ่งสามารถตรวจสอบได้โดยใช้กฎของ KVL ในวงจรในรูปที่ 2.15 ซึ่งเป็นวงจรเดิม จะได้สมการคือ

$$v_{E1} = v_{E2} = (i_{E1} + i_{E2}) R_e - v_{EE} \dots\dots\dots (2.3.1.3a)$$



รูปที่ 2.17 วงจรเสมือนสำหรับทรานซิสเตอร์แต่ละตัว เมื่อ $v_1 = v_2 = v_a$



รูปที่ 2.18 เส้นโหลดโหมดรวมของวงจรในรูปที่ 2.17

เมื่อ $v_1 = v_2$ ที่จุดสมมาตร $i_{E1} = i_{E2} = i_E$ ดังนั้นจากสมการ (3.1.3) จะจัดรูปได้ใหม่คือ

$$v_{E1} = v_{E2} = i_E (2R_e) - v_{EE} \dots\dots(2.3.1.3b)$$

ค่าแรงดันนี้จะมีค่าแน่นอนเหมือนแรงดันที่ขาอีมิตเตอร์ ที่หาได้ในวงจรที่แยกจากกันของรูปที่ 2.17 สมการของเส้นโหลด ซึ่งจะใช้ได้เมื่อ $v_a = v_1 = v_2$ จะหาได้โดยการใช้กฎของ KVL รอบๆ ลูปของคอลเลกเตอร์ - อีมิตเตอร์ ในรูปที่ 2.17

$$\begin{aligned} v_{CE} &= v_{CC} - i_C R_c - i_E (2R_e) + v_{EE} \\ &\equiv v_{CC} + v_{EE} - i_C (R_c + 2R_e) \dots\dots(2.3.1.3c) \end{aligned}$$

กระแสอีมิตเตอร์ (เกิดจากกระแสคอลเลกเตอร์) จะหาได้โดยใช้กฎ KVL รอบๆ ลูปของเบส - อีมิตเตอร์ :

$$v_a = i_B R_b + v_{BE} + i_E (2R_e) \dots\dots(2.3.1.3d)$$

เมื่อ $i_B = i_E / (h_{fe} + 1)$, $i_E \cong i_C$, และ $v_{BE} = 0.7 \text{ V}$, สมการที่ (2.3.1.3d) จะจัดรูปได้ใหม่ คือ

$$v_a + v_{EE} - 0.7$$

$$i_C \cong \frac{\dots\dots(2.3.1.3e)}{R_e + R_b / (h_{fe} + 1)}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สมการ (2.3.1.3d และ 2.3.1.3e) ที่ได้ จะไม่ต้องพิจารณาที่เกิดจาก h_{ie} และพิจารณาให้ v_{BE} เป็นค่าคงที่ ในกรณีนี้ การประมาณค่าให้ได้ค่าที่ตีมากกว่า ได้เมื่อให้อิมพีแดนซ์ h_{ie} เป็นค่าที่ถูกมองสะท้อนเข้าไป ใน ขาอิมิตเตอร์ ในรูปที่ 2.17 คือ $h_{ie} / (h_{fe}+1)$ ค่าอิมพีแดนซ์นี้จะไปอนุกรมกับ $2R_e$ ซึ่งจะต้องเป็นค่าความต้านทานที่มีค่ามาก ในทางปฏิบัติ

สมการของเส้นโหลด (2.3.1.3c) จะพล็อตได้ดังในรูปที่ 2.18 เมื่อมีเพียงอินพุตร่วมอันเดียว ก็จะเรียกว่าเส้นโหลดโหมดร่วม (common-mode load-line) ในที่นี้ Q จะเป็นจุดสงบ (quiescent point) ที่หาได้จากสมการ (2.3.1.3e) โดยให้โหมดร่วมของทางเข้า v_a มีค่าเป็นศูนย์ ที่จุด Q_{max} และ Q_{min} จะแทนจุดทำงานที่หาได้เมื่อทำการแปลงค่าของ v_a จากค่าบวกเป็นค่า $v_{a_{max}}$ ไปถึงค่าลบเป็นค่า $v_{a_{min}}$ กับค่าที่โหมดผลต่างของทางเข้าเท่ากับศูนย์ เราจะต้องให้ความสนใจต่อ เส้นโหลดที่เหมือนกัน ที่จะใช้กับทรานซิสเตอร์แต่ละตัว เมื่อกระแสคอลเลกเตอร์ของทรานซิสเตอร์ แต่ละตัวเท่ากันเช่นเดียวกัน กับที่ทางเข้า จะมีแรงดันทางเข้าเท่ากันไม่ต้องคำนึงถึงค่าของ v_a เมื่อมีกระแสคอลเลกเตอร์ไหลเท่ากัน และวงจรมีความสมมาตรกัน ค่าแรงดันที่ขาคอลเลกเตอร์จะต้องเหมือนกัน และค่าของแรงดันทางออก $v_{o1} - v_{o2}$ ที่อยู่ระหว่างขาคอลเลกเตอร์จะเป็นศูนย์ไม่ต้องสนใจค่าของ v_a ที่ $v_1 = v_2$ เฉพาะที่ขาคอลเลกเตอร์ขาเดียวแรงดัน v_{o1} และ v_{o2} จะเปลี่ยนแปลงตามการเปลี่ยนแปลงของ v_a

ในการพัฒนาวงจร จะต้องหาเส้นทางการทำงานเมื่อโหมดผลต่างทางเข้ามีค่าเป็นศูนย์ ที่เราจะต้องหาในตอนนี้เป็นผลที่เกิดจากการไม่เป็นศูนย์ของโหมดผลต่างทางเข้า เนื่องจากเราให้ $v_2 = -v_1 = v_d / 2$ สำหรับในกรณีนี้ โหมดร่วมทางเข้าจะเป็นศูนย์ และจุดที่สงบคือ จุด Q-point ดังที่แสดงในรูปที่ 2.18 ถ้าเราอ้างกลับไปทิวจรในรูปที่ 2.15 และให้ $v_2 = v_d / 2$ และ $v_1 = -v_d / 2$ เราจะเห็นว่าขณะที่ v_2 เพิ่มขึ้นก็จะมีกระแส i_{E2} ไหลเพิ่มมากขึ้น และขณะที่ v_1 ลดลงกระแส i_{E1} ก็จะไม่ลดลงด้วย ถ้าการเปลี่ยนแปลงของ v_1 และ v_2 ไม่มากจนเกินไป การเพิ่มของ i_{E2} จะเท่ากันกับการลดลงของ i_{E1} และ เนื่องจากจะไม่มี การเปลี่ยนแปลงในค่ากระแส $i_{E1} + i_{E2}$ ที่ไหลใน R_e นั่นคือ แรงดันที่ขาอิมิตเตอร์ $v_{E1} = v_{E2}$ จะเป็นค่าที่คงอยู่กับที่เมื่อมีสัญญาณในแบบโหมดผลต่างป้อนให้ อย่างไรก็ตามเมื่อ i_{E1} และ i_{E2} มีการเปลี่ยนแปลง V_{CE1} และ V_{CE2} จะต้องมีการเปลี่ยนแปลงตามไปด้วย นั่นคือ

$$\Delta V_{CE} = -R_c \Delta i_{c1}$$

หรือจะแสดง ในรูปของสัญญาณขนาดเล็ก (small - signal) คือ

$$V_{ce1} = -R_{c1} i_{c1} \quad \dots\dots(2.3.1.3f)$$

และ

$$\Delta V_{CE2} = -R_c \Delta i_{c2}$$

หรือ


$$\Delta V_{ce2} = -R_{c2} i_{c2} \quad \dots\dots(2.3.1.3g)$$

สมการ (2.3.1.3f และ 2.3.1.3g) เป็นสมการเส้นโหลดของ โหมดผลต่างของวงจรรายผลต่าง และ ความชัน (slope) ของเส้นโหลด จะมีค่า $-1 / R_c$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.2 การวิเคราะห์ในลักษณะของสัญญาณขนาดเล็ก


ในตอนนี้ จะถึงช่วงการหาเงื่อนไขที่ต้องการ ที่จะทำให้แน่ใจได้ว่าวงจรมีการทำงานเป็นแบบเชิงเส้น ตรงนี้เรา จะวาดวงจรเสมือนของวงจรในแบบสัญญาณขนาดเล็ก ซึ่งอุปกรณ์ประกอบทั้งหมด จะถูกมองกลับเข้าไปในอิมิตเตอร์หมด วงจรที่ได้ดังแสดงในรูปที่ 2.19



รูปที่ 2.19 วงจรขยายผลต่าง ในเงื่อนไขของสัญญาณขนาดเล็ก

- (a) ขาวจรเสมือนทางด้านอินพุตที่อุปกรณ์ทั้งหมดถูกมองกลับเข้าไปใน ซาอิมิตเตอร์
- (b) วงจรเสมือนทางด้านทางออก

ในรูปที่ 2.19 (a) ถ้าให้ $v_d = 0$ ซึ่งแสดงให้เห็นว่า มีความสมมาตรกันของ $i_{E1} = i_{E2}$ เช่นเดียวกัน ถ้าให้ $v_a = 0$ ก็จะได้ $i_{E1} = -i_{E2}$ เราจะใช้ความเป็นจริงเหล่านี้เป็นตัวหา i_{E1} และ i_{E2} โดยใช้หลักการของ การทับซ้อน (superposition) ในขั้นแรกจะเซ็ทให้ $v_d = 0$ แล้วทำการหาค่าเฉลี่ย หรือ โหมดรวม กระแสอิมิตเตอร์ $= i_{E1} = i_{E2} = i_a$ จากนั้นให้ $v_a = 0$ แล้วหาค่ากระแสโหมดผลต่างที่ ซา อิมิตเตอร์ $i_{E2} = -i_{E1} = i_d$



รูปที่ 2.20 วงจรเสมือนของอิมิตเตอร์ที่ใช้คำนวณกระแสอิมิตเตอร์ $i_{E2,1} = i_a \pm i_d$

- (a) วงจรที่ใช้คำนวณกระแสโหมดรวม i_a
- (b) วงจรเสมือนที่ลดรูปลงมา
- (c) วงจรที่ใช้คำนวณ กระแสโหมดผลต่าง i_d
- (d) วงจรเสมือนที่ลดรูปลงมา

เอกสารนี้เป็นเอกสารที่สละลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่ขอเอาผิดในทางให้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 2.20 (a) เมื่อ $v_d = 0$ เมื่อกระแสที่ไหลใน R_e มีค่าเป็น $2i_e$, แรงดันที่ขาอีมิเตอร์ จะมีค่าเป็น $v_e = 2R_e i_e$ จากที่วงจรเป็นแบบสมมาตร เราสามารถแยก R_e เป็นสองตัวขนานกัน (แต่ละตัวมีค่า $2R_e$) แล้วแบ่งวงจรเป็นครึ่งหนึ่ง เพื่อใช้หาวงจรเสมือนที่ลดรูปให้เล็กลง ดังรูปที่ 2.20 (b) แรงดันอีมิเตอร์ v_e จะเหมือนกันอย่างแน่นอนกับวงจรในรูปที่ 2.20 (a) เราจะใช้รูปที่ 2.20 (b) ในการหากระแสไหลรวม i_a

$$i_a = \frac{v_a}{2R_e + h_{ib} + R_b / (h_{fe} + 1)} \quad \dots\dots\dots(2.3.2a)$$

ในรูปที่ 2.20 (c) เป็นวงจรเสมือนของวงจรในรูป 2.19 (a) เมื่อ $v_a = 0$ เพราะขั้วของทั้งสองแหล่งจ่าย $v_e = 0$ เนื่องจากวงจรสามารถลดรูปลงได้ ดังแสดงในรูปที่ 2.20 (d) กระแส i_d คือ

$$i_d = \frac{v_d / 2}{h_{ib} + R_b / (h_{fe} + 1)} \quad \dots\dots\dots(2.3.2b)$$

ใช้ทฤษฎีการทับซ้อน เราทำการรวมสมการ (2.3.2a) กับ สมการ (2.3.2b) เข้าด้วยกัน จะได้

$$i_{E1} = \frac{v_a}{2R_e + h_{ib} + R_b / (h_{fe} + 1)} + \frac{v_d / 2}{h_{ib} + R_b / (h_{fe} + 1)} \quad \dots\dots\dots(2.3.2c)$$

$$i_{E2} = \frac{v_a}{2R_e + h_{ib} + R_b / (h_{fe} + 1)} + \frac{v_d / 2}{h_{ib} + R_b / (h_{fe} + 1)} \quad \dots\dots\dots(2.3.2d)$$

จะใช้วงจรเสมือนทางด้านทางออก แสดงในรูปที่ 2.20 (b) และ สมมติให้ $i_c \equiv i_e$ เราสามารถหา v_{o1} , v_{o2} และ $v_{o1} - v_{o2}$ ได้คือ

$$v_{o1} = -R_{c1} i_c = -\frac{R_c / 2}{h_{ib} + R_b / (h_{fe} + 1)} v_d - \frac{R_c}{2R_e + h_{ib} + R_b / (h_{fe} + 1)} v_a \quad \dots\dots\dots(2.3.2e)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$v_{o2} = -R_{c1}C_2 = \frac{-R_c / 2}{h_{ib} + R_b / (h_{fe} + 1)} v_d - \frac{R_c}{2 R_e + h_{ib} + R_b / (h_{fe} + 1)} v_a \quad \dots\dots\dots (2.3.2f)$$

และ $v_{o1} - v_{o2} = \frac{R_c}{h_{ib} + R_b / (h_{fe} + 1)} v_d \quad \dots\dots\dots (2.3.2g)$

สมการ (2.3.2g) แสดงอย่างชัดเจนว่า $v_{o1} - v_{o2}$ เป็นสัดส่วนโดยตรง กับแรงดันทางเข้าโหมดผลต่าง $v_d = v_2 - v_1$ แรงดันทางออก v_{o1} และ v_{o2} ก็เป็นสัดส่วนกับแรงดันโหมดผลต่างด้วย แต่จะประกอบไปด้วยเทอมที่เป็นสัดส่วนแรงดันทางเข้าโหมดรวม $v_a = (v_1 + v_2) / 2$ ด้วย วงจรขยายผลต่างในทางอุดมคติแล้ว ทางออกจะเป็นสัดส่วนกับ v_d อย่างเดียวเท่านั้น นั่นคือ ถ้าทางออกจะคิดที่ระหว่างขาคอลเล็กเตอร์ขาใดขาหนึ่งกับกราวด์แล้ว วงจรขยายจะห่างไกลจากอุดมคติมาก

2.3.3 อัตราส่วนการตัดโหมดรวมทิ้ง (Common - Mode Rejection Ratio)

โดยการใช้สมการ (2.3.2e และ 2.3.2f) เราสามารถเขียนแรงดันทางออก v_{o1} และ v_{o2} ได้คือ

$$v_{o1} = A_d v_d - A_a v_a \quad \dots\dots\dots (2.3.3.a)$$

และ $v_{o2} = -A_d v_d - A_a v_a \quad \dots\dots\dots (2.3.3.b)$

ซึ่ง A_d เป็นอัตราขยายในแบบโหมดผลต่าง คือ

$$A_d = \frac{R_c / 2}{h_{ib} + R_b / (h_{fe} + 1)}$$

ซึ่ง A_a เป็นอัตราขยายในแบบโหมดรวม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$A_a = \frac{R_c}{2R_e + h_{ib} + R_b / (h_{fe} + 1)} \quad \dots\dots\dots(2.3.3.d)$$

วงจรรขยายผลต่างในทางอุดมคติ นั้น แรงดันทางออกจะเป็นสัดส่วนกับ v_d เท่านั้น จะไม่ขึ้นอยู่กับแรงดันโหมคร่วม v_a นั่นคือ ในวงจรรขยายผลต่างจะมี $A_a = 0$ เส้นโซอินนี้จะไม่สามารถเป็นจริงได้ในทางปฏิบัติ เมื่อทำให้ $A_a = 0$ ค่าของ R_e จะมีค่าเป็นค่าอนันต์ (infinite) ในการวัดค่าที่ต่างออกไปจากอุดมคติ เป็นค่าขนาดที่เรียกว่า อัตราการตัดโหมคร่วมทั้ง (Common-mode rejection ratio : CMRR) นิยามของ CMRR ก็คือ อัตราส่วนของ อัตราขยายผลต่างกับอัตราขยายแบบร่วม :

$$CMRR = A_d / A_a \quad \dots\dots\dots(2.3.3e)$$

เมื่อนำสมการ (2.3.3c) และ (2.3.3d) มาใช้ CMRR จะกลายเป็น

$$CMRR = \frac{2R_e + h_{ib} + R_b / h_{fe}}{2(h_{ib} + R_b / h_{fe})} \quad \dots\dots\dots(2.3.3f)$$

ถ้าจะให้ เป็นความจริงได้ในทางปฏิบัติ $2R_e \gg h_{ib} + R_b / h_{fe}$ นั่นคือ

$$CMRR \cong \frac{R_e}{h_{ib} + R_b / h_{fe}} \quad \dots\dots\dots(2.3.3g)$$

แรงดันทางทางออกสามารถเขียนได้ จากสมการ (2.3.3a) คือ

$$\begin{aligned} v_{o1} &= A_d v_d - (1 - (A_a v_a / A_d v_d)) \\ &= A_d v_d - (v_a / v_d) / CMRR \end{aligned} \quad \dots\dots\dots(2.3.3h)$$

นั่นคือ สำหรับ v_{o1} จะเป็นสัดส่วนกับ v_d นั้น จะต้องให้ค่า CMRR มากกว่า 10 โดยทั่วไป เราจะเห็นว่า CMRR ควรที่จะเลือกให้มีค่า

$$CMRR \gg v_a / v_d \quad \dots\dots\dots(2.3.3i)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.4 ทฤษฎีวงจรรายคงที่ (Constant Current)

วงจรรายคงที่หรือกระแสคงที่ คือ วงจรที่ให้อัตราการไหลของกระแสที่คงที่ ไม่ว่าจะโหลดหรือแหล่งจ่ายไฟจะเปลี่ยนแปลงไป โดยที่ไม่เกินขีดจำกัดของวงจรมันๆ

2.3.4.1 วงจรรายคงที่ที่ใช้ทรานซิสเตอร์ตัวเดียว

วงจรรายคงที่ที่ใช้ทรานซิสเตอร์ตัวเดียว ดังแสดงในรูปที่ 2.21 ในรูปที่ 2.21 (a) จะเป็นวงจรรายคงที่ที่ใช้กับไฟเลี้ยงบวก ส่วนในรูปที่ 2.21 (b) เป็นวงจรรายคงที่ที่ใช้กับไฟลบ ในที่นี้จะกล่าวถึงเฉพาะรูป 2.21 (a) ค่ากระแสคงที่จะเป็นไปตามสมการ

$$i_L \equiv (v_{DZ} - v_{BE}) / R_e \quad \text{.....(2.3.4.1a)}$$

ค่าอิมพีแดนซ์ของวงจรรายคงที่จะเป็นไปตามสมการ

$$R_d = V_c / i_L \quad \text{.....(2.3.4.1b)}$$

ซึ่ง v_c คือ ค่าแรงดันระหว่างขาคอลเลกเตอร์กับกราวด์ หรือ มีค่าเท่ากับ

$$V_c = V_{\infty} - i_L \cdot R_L \quad \text{.....(2.3.4.1c)}$$

แทนสมการ (2.3.4.1c) ในสมการ (2.3.4.1b) จะได้


$$R_d = (V_{cc} / i_L) - R_L \quad \text{.....(2.3.4.1d)}$$

จากวงจรในรูปที่ 2.21 (a) และสมการ (2.3.4.1d) จะเห็นว่าค่าของ R_L จะมีค่าได้สูงสุดต้องไม่มากกว่า $V_{\infty} / i_L - R_e$ ในกรณีที่ให้ค่าของแรงดันอิมิต์ของทรานซิสเตอร์เท่ากับศูนย์ หรือกล่าวอีกได้ว่า ค่าความต้านทาน R_L จะมีค่าเพิ่มขึ้นได้สูงสุดที่ทำให้ทรานซิสเตอร์ทำงานที่จุดอิมิต์ ถ้ามากกว่าค่านี้แล้ว จะทำให้กระแสเกิดการเปลี่ยนแปลง

สำหรับค่าความต้านทานโหลด R_L ต่ำสุดนั้นจะไม่มีปัญหามากเท่าไรนัก ซึ่งจะขึ้นอยู่กับค่าพารามิเตอร์ของทรานซิสเตอร์ที่ใช้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปัญหาของการไม่คงที่ของกระแส นั้น ถ้าพิจารณาจากสมการที่ (2.3.4.1a) จะเห็นว่าขึ้นอยู่กับค่าแรงดันของซีเนอร์ไดโอด (zener diode) ซึ่งจะแปรไปตามอุณหภูมิที่ตัวของมัน และการให้กระแสไบอัส กับซีเนอร์ไดโอด ดังนั้นการเลือกใช้ซีเนอร์ไดโอดจะต้องพิจารณาถึงสัมประสิทธิ์ทางอุณหภูมิของ ซีเนอร์ไดโอด ในแต่ละค่าแรงดันด้วย




รูปที่ 2.21 วงจรจ่ายกระแสที่ที่ใช้ทรานซิสเตอร์เดียวรวมกับซีเนอร์ไดโอด

- (a) วงจรที่ทำงานกับไฟเลี้ยงบวก
- (b) วงจรที่ทำงานกับไฟเลี้ยงลบ

2.3.4.2 วงจรจ่ายกระแสที่ที่ใช้ทรานซิสเตอร์ 2 ตัว

ในส่วนตัวแล้ว วงจรจะเป็นการทำงานในแบบเชิงเส้นธรรมดา แต่การใช้ทรานซิสเตอร์ 2 ตัว มาสร้างวงจร จะเป็นการทำงานในแบบสวิตช์ วงจรจ่ายกระแสแบบนี้ดังแสดงในรูปที่ 2.22



รูปที่ 2.22 วงจรจ่ายกระแสที่ที่ใช้ทรานซิสเตอร์ 2 ตัว

- (a) วงจรที่ใช้กับไฟบวก
- (b) วงจรที่ใช้กับไฟลบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรในรูปที่ 2.22 (a) จะเห็นว่าค่ากระแส i_{c2} จะมีค่าเท่ากับ

$$\begin{aligned} i_{c2} &= (V_{BE1} / R1) - i_{b2} \\ &\cong V_{BE1} / R1 \end{aligned} \quad \dots\dots(2.3.4.2a)$$

พิจารณาขณะที่ i_L เพิ่มขึ้นจนทำให้แรงดันตกคร่อม $R1$ มีค่าเท่ากับหรือมากกว่า V_{BE1} จะทำให้ $Q1$ ON มีกระแสไหลผ่าน $R2$ มากขึ้น จะมีแรงดันที่ตกคร่อมตัวมันมากขึ้น จะเกิดการไบอัสกลับให้กับ $Q2$ ทำให้ $Q2$ หยุดนำกระแสหรือจ่ายกระแสน้อยลง นั่นคือ i_L ไหลน้อยลง ทำให้แรงดันตกคร่อม $R1$ น้อยลง จนน้อยกว่า V_{BE1} ทำให้ $Q1$ จ่ายกระแส i_{c1} น้อยลง ทำให้มี i_{b2} ไหลมากขึ้น ทำให้มี i_L ไหลเพิ่มมากขึ้นเป็นอย่างนี้ด้วยความเร็วสูง ดังนั้นค่ากระแสที่ไหลเป็น i_L จึงมีค่าสูงสุดเป็นไปตามสมการ (2.3.4.2a)

ค่าของ $R2$ จะต้องไม่มากเกินไปที่จะทำให้ i_{b2} ไหลน้อยจนเกินไปซึ่งอาจจะประมาณค่าได้ตามสมการ

$$R2 = \frac{V_{\infty} - V_{BE1} - V_{BE2}}{i_{b2}} \quad \dots\dots(2.3.4.2b)$$

ซึ่ง i_{b2} จะมีค่าเท่ากับ i_L / hfe_{o2}

ค่าอิมพีแดนซ์ของวงจรจะมีค่าเท่ากับ

$$R_d = \frac{V_{\infty} - V_{RL}}{i_L} \quad \dots\dots(2.3.4.2c)$$

ซึ่งจะมีค่าแปรเปลี่ยนไปตามค่าของ R_L จึงเป็นค่าความต้านทานแบบไดนามิก ถ้าใช้วงจรที่อาศัยแรงดัน V_{BE} มาเป็นตัวกำหนดค่า i_L อย่างเดียว อาจจะคุณสมบัติของวงจรแปรไปตามอุณหภูมิได้ เพราะค่าแรงดัน V_{BE} จะเปลี่ยนไปตามตามอุณหภูมิ ซึ่งจะแก้ปัญหานี้ได้โดยการใช้อุปกรณ์ที่ให้แรงดันตกคร่อมคงที่มีสัมประสิทธิ์ทางอุณหภูมิที่ใกล้เคียงศูนย์ มาต่อระหว่างอิมิตเตอร์ ของ $Q1$ กับ V_{∞} หรือให้มีสัมประสิทธิ์ทางอุณหภูมิตดเชยกับสัมประสิทธิ์ทางอุณหภูมิของ $Q1$

2.3.5 วงจรขยายความแตกต่างกับแหล่งจ่ายกระแสคงที่

ในการหาให้ได้ค่า CMRR สูงสุดตามการพิจารณาสมการ (2.3.3g) เมื่อ $h_{ib} = V_T / I_{e0}$ สมการ (2.3.3g) สามารถเขียนได้ใหม่คือ

$$CMRR = \frac{R_e}{V_T / I_{e0} + R_b / h_{fe}} \quad \dots\dots(2.3.5a)$$


ถ้า R_b / h_{fe} ถูกเลือกให้มีค่าน้อยกว่า h_{ib} มากๆ เราจะได้

$$CMRR = \frac{R_{e0}}{V_T} \dots\dots\dots(2.3.5.b)$$

ซึ่ง $V_T = KT/q \cong 25 \text{ mV}$

นั่นคือค่า CMRR สามารถทำให้มีค่าเพิ่มขึ้นได้ โดยการเพิ่ม R_{e0} อย่างเดียวเท่านั้นหรือเป็นค่าแรงดันที่ตกคร่อม R_e ในวิธีการนี้จะถูกจำกัดโดยค่าการทนกำลังสูญเสียของ R_e กำลังของแหล่งจ่ายไฟเลี้ยงและอื่นๆ

ในทางปฏิบัติวงจรขยายผลต่างมักจะใช้แหล่งจ่ายกระแสคงที่ ที่ตำแหน่งของ R_e ดังแสดงในรูปที่ 2.22 ในวงจรนี้จะมี Q3 ทำหน้าที่เป็นตัวจ่ายกระแสคงที่ซึ่งจะทำให้จ่ายกระแสไปได้ตามต้องการ และมีอิมพีแดนซ์ที่ค่อนข้างสูง คือ มีค่า $1/h_{o3}$ ซึ่งจะเป็นค่าที่มองเข้าไปที่คอลเล็กเตอร์ ค่าอิมพีแดนซ์นี้จะใช้แทนค่า R_e ในสมการ 2.3.5 a และ 2.3.5 b ตัวอย่างค่าของ $1/h_{o3}$ ซึ่งจะมีค่าปานกลางประมาณ 500 K และให้ $I_{c3} \cong 0.5 \text{ mA}$ แล้วใช้ สมการ (2.3.5b) จะเห็นว่าค่าของ CMRR $\cong 10,000$ ถ้าจะลองเปรียบเทียบกับวงจรในรูปที่ 2.3.1 ซึ่งจะให้ค่า $R_e = 500 \text{ K}$ และให้ค่า $I_E = 0.5 \text{ mA}$ นั่นคือจะต้องใช้ V_{EE} ถึง 250 V และ กำลังสูญเสียบน R_e จะมีค่าถึง 125 mW



รูปที่ 2.23 วงจรขยายความแตกต่างกับแหล่งจ่ายกระแสคงที่

2.3.5.1 การทำงานในสภาวะสงบ (Quiescent Operation)

กระแสสงบใน I_{c3} ที่จ่ายโดย Q3 จะมีค่า คือ

$$I_{c3} = \frac{V_{EE} - V_{BB} - 0.7}{R_e} \dots\dots\dots(2.3.5.1a)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และ ค่าคงที่นี้จะต้องไม่ทำให้ Q3 อยู่ในสภาวะอิ่มตัว (saturate) นั่นคือ ค่าของ V_{CE} จะต้องมากกว่า $V_T [2.2 + \ln (h_{fe} / h_{fc})]$ สำหรับค่าปานกลางของทรานซิสเตอร์ คือ $h_{fe} = 100$, $h_{fc} = 0.01$ ดังนั้นค่าของ V_{CE} จะต้องมากกว่า 285 mV ถ้าจะให้แน่ใจได้ว่าทรานซิสเตอร์ทำงานอยู่ในช่วงเชิงเส้นค่าต่ำสุดของ I_{CEQ3} จะต้องมากกว่าหรือเท่ากับ 0.35 V

จุดสำคัญของวงจรที่ใช้แหล่งจ่ายกระแสคงที่นี้ในรูปที่ 2.23 คือผลรวมของกระแสอิมิตเตอร์ i_{E1} และ i_{E2} จะเท่ากับค่ากระแส I_{C3} คงที่ของ Q3 หรือเท่ากับ I_{CQ3} :

$$i_{E1} + i_{E2} = I_{C3} = \text{const} \quad \dots\dots\dots(2.3.5.1b)$$

2.3.5.2 ความต้านทานทางด้านทางเข้า

ในการหาค่าความต้านทานทางด้านทางเข้าของวงจรขยายผลต่าง จะถูกมองโดยแหล่งจ่ายทางทางเข้า v_1 และ v_2 เราจะต้องทำให้ค่าความต้านทานทั้งหมดทางด้านขาเบส เข้าไปอยู่ใน วงจรทางด้านอิมิตเตอร์ ให้หมด (ดูรูปที่ 2.19 (a)) ผลที่ได้ของการทำเช่นนี้จะแสดง ในรูปที่ 2.24 และจะต้องเข้าใจถึงความแตกต่างระหว่างวงจรมีกับวงจรที่แสดงในรูปที่ 2.19 (a) ด้วย ค่าความต้านทานทางด้านอินพุต R_i จะทำการวัดระหว่างขาเบสของ Q1 กับ Q2 ซึ่งจะเห็นว่า


$$R_i \cong 2h_{ie} \quad \dots\dots\dots(2.3.5.2a)$$

ถ้า $I_{E01} = I_{E02} = 0.1 \text{ mA}$ และ $h_{fe} + 1 = 100$ นั่นคือ

$$h_{ie} = (h_{fe} + 1) V_T / I_{E0} = 25K$$

$$R_i = 50 K$$

ถ้าต้องการให้อิมิตเตอร์มีค่าสูงขึ้น จะสามารถทำได้โดยการลดกระแส I_{E01} และ I_{E02} หรือใช้ FET แทน BJT




รูปที่ 2.24 วงจรเสมือนสัญญาณขนาดเล็กที่มองผ่านเข้าไปทางขาเบส

2.3.6 วงจรขยายแบบคาสโคด


วงจรขยายแบบคาสโคดเป็นวงจรที่ใช้ขยายสัญญาณความถี่สูง ที่ให้ผลตอบสนองของความถี่ที่ดีกว่าวงจรขยายแบบอิมิตเตอร์ร่วมธรรมดา เมื่อจัดเป็นวงจรขยายแรงดันนั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 2.25 เป็นวงจรขยายอิมิตเตอร์ร่วม สามารถที่จะขยายแรงดันได้ แต่มีข้อด้อย คือ เมื่อนำไปใช้กับความถี่สูง เนื่องจากค่าความจุระหว่างเบส กับ คอลเลกเตอร์ (C_o) ของทรานซิสเตอร์ จะยอมให้สัญญาณความถี่สูงย้อนกลับมาทางเบส ซึ่งจะทำให้เกิดการป้อนกลับแบบลบที่เราไม่ต้องการขึ้น ที่เรียกกันว่าปรากฏการณ์มิลเลอร์ (Miller effect) ซึ่งจะได้กล่าวถึงปรากฏการณ์นี้อย่างละเอียดอีกครั้ง การเกิดปรากฏการณ์นี้จะทำให้การตอบสนองในย่านความถี่สูงไม่ดี

เมื่อพิจารณาในด้านการขยายสัญญาณความถี่เสียง วงจรอิมิตเตอร์ร่วมนี้ก็จะถูกจำกัดในด้านความถี่สูงเช่นกัน อิมพีแดนซ์ทางเข้าด้านทางเข้า ของวงจรจะลดลงและเกิดความเพี้ยนขึ้นได้ โดยเฉพาะอย่างยิ่งทางออกมีความแรงเท่าไร ความเพี้ยนของสัญญาณก็จะมากตาม ขณะเดียวกันอิมพีแดนซ์ทางเข้าด้านทางออกก็จะสูงขึ้น ทั้งนี้ขึ้นอยู่กับค่าของความต้านทานโหลดคอลเลกเตอร์



รูปที่ 2.25 วงจรขยายอิมิตเตอร์ร่วม C_o



รูปที่ 2.26 วงจรขยายแบบคาสโคดเบืองต้น

ในรูปที่ 2.26 เป็นวงจรขยายแบบคาสโคดที่ประกอบด้วยทรานซิสเตอร์ 2 ตัว ต่ออนุกรมกัน คือ Q1 และ Q2 โดยทั้งสองตัวได้รับแรงดันไบอัสจากการแบ่งแรงดันของ R1, R2 และ R3 C1 ทำหน้าที่กรองสัญญาณไฟสลับที่ขาเบสของ Q2 และที่ขาอิมิตเตอร์ของ Q2 จะมีแรงดันต่ำกว่าที่ขาเบส อยู่ประมาณ 0.6 V เป็นแรงดันคงที่จ่ายให้กับคอลเลกเตอร์ ของ Q1 ซึ่ง Q1 จัดวงจรในลักษณะอิมิตเตอร์ตาม โดยสัญญาณที่ตกคร่อม R4 จะเหมือนกับสัญญาณทางด้านทางเข้าที่ขาเบส ทั้งเฟส และ ขนาด

Q1 ทำหน้าที่ 2 อย่างด้วยกัน คือ เปลี่ยนสัญญาณแรงดันที่เข้ามาเป็นให้เป็นกระแสเพื่อขับให้กับ Q2 หรือที่เรียกว่า วงจรขยายทรานส์คอนดักแตนซ์ (transconductance) หน้าที่อีกอย่างหนึ่งคือ ทำให้อิมพีแดนซ์เอาต์พุตเป็นเอาต์พุตที่ลดลงหรือที่เรียกว่า อิมพีแดนซ์เอาต์พุตที่ต่ำลง เมื่อผู้ซื้อที่เห็นประโยชน์ของสินค้าแล้วไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทางด้านทางเข้าสูงขึ้น ทั้งนี้เนื่องจากแรงดันที่คอลเล็กเตอร์ของ Q1 ถูกควบคุมให้คงที่ โดยผลจากอิมิตเตอร์ของ Q2 ซึ่งทำให้ผลกระทบที่เกิดจากค่าความจุแฝงใน Q1 ไม่เกิดขึ้น

Q2 ถูกจัดให้ทำงานในลักษณะวงจรเบสร่วม กระแสจาก Q1 จะทำให้เกิดแรงดันตกคร่อม R5 และเกิดแรงดันทางออกขึ้นซึ่งมาจากการทำงานของ Q1 ขณะที่ผลของความจุแฝงระหว่างเบส กับ คอลเล็กเตอร์ของ Q2 ถูกกำจัดโดย C1


2.3.6.1 ทฤษฎีมิลเลอร์ (Miller Theorem)

ทฤษฎีของมิลเลอร์ มักจะนิยมใช้ในการวิเคราะห์ วงจรที่มีการป้อนกลับซึ่งจะรวมถึงเรื่องของความถี่สูง, วงจรขยายแรงดันที่เป็นแบบกลับสัญญาณที่มีค่าความจุต่ออยู่ระหว่างขั้วทางเข้ากับขั้วทางออกด้วย จะใช้วงจร Two-port ในการช่วยอธิบายถึงทฤษฎีของมิลเลอร์ วงจรจะแสดงอยู่ในรูปที่ 2.27 (a) ค่าแอดมิแตนซ์ (admittance : Y_f) จะต่ออยู่ระหว่างขั้วทางเข้า V_1 กับขั้วทางออก V_2 แรงดันทางออก V_2 จะสมมติให้เป็นสัดส่วนกับแรงดันทางเข้า V_1 นั่น คือ

$$V_2 = A V_1 \dots\dots\dots(2.3.6.1a)$$

ความสัมพันธ์อันนี้จะเป็นลักษณะทางอุดมคติของ VCVS ที่มีอัตราขยาย A_v อยู่ระหว่างขั้ว V_2 กับกราวด์ กระแสจะไหลเข้าไปใน Y_f จากขั้ว V_1 ค่ากระแส I_f จะสามารถเขียนได้ตามกฎของโอห์ม และสมการที่ (2.3.6.1a) ได้

$$I_f = Y_f (V_1 - A V_1) = Y_f (1 - A_v) V_1 \dots\dots\dots(2.3.6.1b)$$



รูปที่ 2.27 (a) วงจรของ Two - port ที่ใช้อธิบายกฎของมิลเลอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ไปใช้ประโยชน์ด้านการค้า
 (b) วงจร (a) ที่เปลี่ยนใหม่โดยใช้ทฤษฎีของมิลเลอร์
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กระแสที่ไหลเข้าไปใน Y_f จากขั้ว V_2 คือ $-I_f$ สามารถเขียนให้อยู่ในเทอมของ V_2 ได้โดยใช้สมการ (2.3.61a) และกฎของโอห์ม คือ


$$\begin{aligned} -I_f &= Y_f[V_2 - V_2/A_v] \\ &= Y_f[1 - 1/A_v]V_2 \quad \dots\dots\dots(2.3.61c) \end{aligned}$$

นั่นคือ ถ้าวงจรในรูปที่ 2.27 (a) วิชาใหม่เป็นดังรูป 2.27 (b) แล้ว การไหลของกระแสที่ขั้ว 1 และ 2 จะไม่เปลี่ยนแปลง ค่าแอดมิตแตนซ์ $Y_m = Y_f(1 - A_v)$ จะต่ออยู่ระหว่างขั้ว 1 กับกราวด์ ค่าแอดมิตแตนซ์ $Y_m' = Y_f(1 - A_v)$ จะต่ออยู่ระหว่างขั้ว 2 กับกราวด์

2.3.6.2 การนำทฤษฎีมิลเลอร์มาประยุกต์ใช้งาน

พิจารณาวงจรที่ใช้โอปแอมป์ (OP-AMP) ในรูป 2.28 (a) ด้วยเหตุที่โอปแอมป์มีลักษณะเป็นอุดมคติ อัตราขยายแบบกลับสัญญาณจาก V_1 ถึง V_2 คือ

$$V_2/V_1 = A_v = -R_2/R_1 \quad \dots\dots\dots(2.3.6.2a)$$



รูปที่ 2.28 (a) วงจรโอปแอมป์ที่ใช้แสดงถึงการนำทฤษฎีมิลเลอร์

(b) วงจรที่ลดรูปแสดงถึงค่าความจุ มิลเลอร์ $C_m = C_f(1 + R_2/R_1)$

ค่าความนำ (admittance) ที่ต่อระหว่างขั้ว V_2 กับ V_1 คือ $Y_f = sC_f$ ซึ่งแสดงอยู่ในรูปของลาปลาซ (Laplace) จากการอธิบายก่อนหน้านี้ เราจะเห็นว่า C_f สามารถที่จะย้ายออกจากขั้ว V_1 และ V_2 แล้วแทนด้วยแอดมิตแตนซ์ Y_m ที่ต่อจากขั้ว 1 กับ กราวด์ Y_m นี้สามารถเขียนได้คือ $Y_m = sC_f(1 - A_v)$ อนุญาตให้นำไปใช้ประโยชน์ด้านการคำนวณว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$Y_m = sC_f (1 - A_v)$$

$$= sC_f (1 + (R_2 / R_1)) = sC_m \quad \dots\dots\dots(2.3.6.2b)$$

ค่าความจุ $C_m = C_f (1 + R_2 / R_1)$ ซึ่งเรียกว่าค่าความจุ मिलเลอร์ (Miller Capacitance) ถ้า $R_2 / R_1 > 1$ จะทำให้แหล่งจ่ายมองเห็นค่าความจุ ทางทางเข้าอินพุทที่มีขนาดใหญ่คือ C_m ต่อกับกราวด์ ซึ่งจะมีผลกับ R_s ต่อกันเป็นวงจรแบบผ่านต่ำ (low-pass filter) ค่าแอดมิตแดนซ์ทางด้านทางออก Y_m' จะไม่มีผลต่ออัตราขยายของวงจรในกรณีนี้ อัตราขยายทั้งหมดของวงจรในรูปที่ 2.28 (a) คือ


$$\frac{V_2 (s)}{V_1} = \frac{-R_2 / (R_s + R_1)}{(R_1 + R_2) \left(\frac{sC_f R_s}{R_1 + R_s} + 1 \right)} \quad \dots\dots\dots(2.3.6.2c)$$

การใช้ทฤษฎี มิลเลอร์ นี้จะเป็นไปได้ ถ้าแรงดันทางออก V_2 ถูกกำหนดโดยแหล่งจ่ายในอุดมคติ VCVS ดังนั้นการแก้ปัญหาที่จะทำให้อัตราขยายสามารถตอบสนองต่อความถี่ที่ขึ้นนั้นสามารถทำได้โดยการใช้วงจรขยายแบบคาสโคมาช่วย

2.4 การแปลงสัญญาณจากดิจิทัลเป็นอนาล็อก (Digital To Analog Converter)

การแปลงสัญญาณจากดิจิทัลเป็นอนาล็อกเป็นการนำเอากลุ่มของบิตข้อมูลมาแปลงจากรูปแบบของบิตให้เป็นเสมือนระดับโวลเตจที่ต่อเนื่อง การแปลงสัญญาณจากดิจิทัลเป็นอนาล็อกปกติแล้วจะใช้ไอซีออปแอมป์ในการออกแบบวงจรโดยเฉพาะซึ่งมีอยู่หลายชนิดด้วยกันแต่ในที่นี้จะกล่าวถึงวงจรดีทูเอแต่เพียงบางชนิดเท่านั้น

วงจรเรทูดีสามารถแสดงเป็นบล็อกไดอะแกรมได้ดังรูปที่ 2.29



รูปที่ 2.29 บล็อกไดอะแกรมของตัวแปลงสัญญาณดิจิทัลเป็นอนาล็อก

สัญญาณเอาต์พุตที่ได้จากวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อกอาจจะเป็นระดับโวลต์เฉจหรือกระแสไฟฟ้าก็ได้ขึ้นอยู่กับตัวโครงสร้างของวงจรภายในตัววงจรเอชดีจำนวนของระดับศักดาหรือกระแสไฟฟ้าของวงจรเอชดีหาได้จากสมการคือ

$$N = 2^n \dots\dots\dots(2.4a)$$

เมื่อ N คือ จำนวนของระดับสัญญาณเอาต์พุตที่แตกต่างกัน

n คือจำนวนของจำนวนบิตไบนารีอินพุต


ขนาดของแต่ละระดับมีความสัมพันธ์ดังสมการ

$$\text{ขนาดของแต่ละระดับ} = V_{BB} / 2^n \dots\dots\dots(2.4b)$$

เมื่อ V_{BB} เป็นศักดาเอาต์พุตสมบูรณ์แบบ (full scale output)

ลักษณะสมบัติของดีทิวเอ ความละเอียด (resolution) ขึ้นอยู่กับจำนวนบิตข้อมูลทางด้านอินพุต เช่น วงจรดีทิวเอขนาด 8 บิตมีระดับเอาต์พุต 256 ระดับมีความละเอียดของสัญญาณเป็น 1/ 256 ความถูกต้อง (accuracy)จากการเปรียบเทียบระหว่างเอาต์พุตเดิมและเอาต์พุตที่ปรากฏโดยคิดที่เต็มสเกล 10 โวลต์ มีความถูกต้อง $\pm 0.2\%$ แล้วค่าความผิดพลาดสูงสุดคือ $0.002 \times 10 = 20$ มิลลิโวลต์ (mV)

ความผิดพลาดอาจเกิดขึ้นหลายประเภทเช่น ความผิดพลาดเชิงเส้น (linearity error) คือเอาต์พุตที่ได้จริงต่างจากเอาต์พุตตามทฤษฎีที่ควรเป็นซึ่งสาเหตุอาจจะเนื่องมาจากแหล่งจ่ายกระแสหรือค่าความต้านทาน ความผิดพลาดทางอัตราขยาย (gain error) เกิดจากความผิดพลาดของตัวต้านทานป้อนกลับของออปแอมป์ที่ทำหน้าที่เปลี่ยนจากกระแสเป็นแรงดัน ความผิดพลาดออฟเซต (offset error) คือเมื่ออินพุตทุกตัวเป็นศูนย์แล้วแต่เอาต์พุตที่ได้ไม่เป็นศูนย์ก็จะมีค่าความผิดพลาดรวมอยู่ด้วยค่าความผิดพลาดนี้เกิดจากความผิดพลาดของการขยายของออปแอมป์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า รูปที่ 2.30 กราฟแสดงความผิดพลาดชนิดต่างๆของวงจรดีทิวเอ ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.1 วงจรตีทูเอแบบ อาร์-สองอาร์ แลคเคอร์ (R-2R LADDER A/D)

พิจารณาจากวงจรจะเห็นว่าออปแอมป์ถูกต่อในลักษณะนอนอินเวอร์ติง (non inverting) และยังประกอบด้วยส่วนของแลคเคอร์ ซึ่งทำหน้าที่เป็นเหมือนตัวปรับระดับศักดา ศักดาของออปแอมป์มีความสัมพันธ์กับส่วนแลคเคอร์ดังสมการ

$$V_{IN} = D_1 V_{ref} / 2 + D_2 V_{ref} / 4 + D_3 V_{ref} / 8 + \dots$$

$$V_{IN} = V_{ref} [D_1 / 2 + D_2 / 4 + D_3 / 8 + \dots D_n / 2^n] \dots\dots\dots(2.4c)$$

โดย $D_n = 1$ เมื่อต่อ V_{ref}
 $= 0$ เมื่อต่อกาวด์


อัตราขยายศักดา (voltage gain) ของนอนอินเวอร์ติงออปแอมป์จะใช้สมการ

$$A_v = 1 + \frac{R_F}{R_1} = \frac{V_O}{V_{IN}} \dots\dots\dots(2.4d)$$

จะได้

$$V_O = A_v V_{ref} [D_1 / 2 + D_2 / 4 + D_3 / 8 + \dots] \dots\dots\dots(2.4e)$$

ข้อดีของอาร์-สองอาร์ แลคเคอร์ คือ ใช้ตัวต้านทานที่ต่างกันเพียงสองค่าและในการสร้างจะสร้างตัวต้านทานทั้งหมดลงบนชิปตัวเดียวกันทำให้มีคุณสมบัติเหมือนกัน และการเพิ่มบิตให้มากขึ้นก็สามารถทำได้




รูปที่ 2.31 วงจร อาร์-สองอาร์ แลคเคอร์ ตีทูเอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.2 อุปกรณ์แปลงสัญญาณดิจิทัลเป็นอนาล็อก

ปัจจุบันมีชิพของวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อกอยู่หลายชนิด จะยกตัวอย่างแต่เพียงไอซี ดีทูเอ 0808 ซึ่งมีข้อมูลอินพุตขนาด 8 บิต และมีเอาต์พุตเป็นกระแสโดยกระแสเอาต์พุตขึ้นอยู่กับอินพุตในบิต



รูปที่ 2.32 แสดงวงจรที่ใช้งานทั่วไปของดีทูเอ

จากรูปวงจร จะได้สมการ


$$-I_o = -V_{ref} / R_1 * [D_7 / 2 + D_6 / 4 + D_5 / 8 + \dots + D_0 / 256] \dots\dots (2.4f)$$

$$D_n = 1,0$$

สัญญาณเอาต์พุตของคอนเวอร์เตอร์เป็นระดับกระแสเอาต์พุตลบ ปกตินิยมให้เอาต์พุตอยู่ในรูปของศักดาโวลต์ตรงซึ่งทำได้โดยการต่อออปแอมป์ที่ขา \$I_o\$ ดังแสดงในรูปที่ 2.32 ซึ่งจะได้

$$V_o = -I_o R_f \dots\dots\dots (2.4g)$$

ค่าของ \$I_o\$ เป็นอัตราส่วนกับอินพุตจะได้ว่า \$V_o\$ เป็นอัตราส่วนกับอินพุตเช่นกัน




รูปที่ 2.33 การใช้ออปแอมป์เป็นตัวแปลงกระแสเป็นแรงดัน

สมการเอาต์พุตโวลต์ตรงโดยการเชื่อมโยงสมการที่ 2.4f และ 2.4g จะได้


เอกสารนี้เป็นเอกสารของกรมส่งเสริมการค้าระหว่างประเทศ กระทรวงพาณิชย์ หากมีการนำเอกสารนี้ไปใช้โดยไม่ขออนุญาตจากกรมส่งเสริมการค้าระหว่างประเทศ กระทรวงพาณิชย์ ถือว่าผิดกฎหมาย

การประยุกต์ใช้งานดิจิตอล 0808 ใช้ควบคุมการสร้างรูปคลื่นด้วยคอมพิวเตอร์รูปที่ 2.34 แสดงถึงบล็อกไดอะแกรมซึ่งแทนด้วยส่วนที่ใช้ในการสร้างรูปคลื่นโดยเหตุนี้จะถูกขับจากแหล่งเอาต์พุตพอร์ทโดยการเขียนโปรแกรมให้ส่งค่าไปที่เอาต์พุตในรูปของบิตเพื่อควบคุมการสร้างรูปคลื่น



รูปที่ 2.34 วงจรสมบูรณ์ของดิจิตอลซึ่งให้เอาต์พุตเป็นศักดาไฟฟ้า

ส่วนการแสดงผลการต่อส่วนของวงจรเหตุนี้กับเอาต์พุตพอร์ทสามารถแสดงได้ดังรูปที่ 2.35 ซึ่งเป็นการนำเอาวงจรเหตุนี้ไปเชื่อมต่อกับคอมพิวเตอร์




รูปที่ 2.35 การต่อดิจิตอลกับเอาต์พุตพอร์ท

2.4.3 การใช้วงจรถูคูณสัญญาณ (Multiplying D/A)

วงจรถูคูณสัญญาณสามารถนำมาใช้เป็นวงจรถูคูณสัญญาณ ได้โดยการปรับเปลี่ยนแรงดันอ้างอิงเอาต์พุตที่เป็นสัญญาณอนาล็อกของวงจรถูคูณสัญญาณเป็นสัดส่วนกับผลคูณของแรงดันอ้างอิงกับสัญญาณดิจิตอลทางอินพุต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.36 การใช้ดีทิวเอเป็นวงจรทวิคูณสัญญาณ

จากรูปที่ 2.36 ถ้าแรงดันอ้างอิงมีค่าลดลงมาจาก 5 โวลต์เหลือ 2.5 โวลต์เอาต์พุตสำหรับอินพุตค่าสูงสุด (1111 1111) ก็จะลดลงเหลือเป็นครึ่งหนึ่งของเมื่อแรงดันอ้างอิงมีค่า 5 โวลต์ดังนั้นดีทิวเอจึงสามารถเป็นวงจรทวิคูณสัญญาณได้ แต่การใช้ดีทิวเอรวมคาทวิคูณสัญญาณจะมีข้อจำกัดของช่วงสัญญาณ ดีทิวเอที่ถูกออกแบบไว้เฉพาะสำหรับใช้ในการทวิคูณสัญญาณจะให้เอาต์พุตเป็นเชิงเส้นและเปลี่ยนแปลงแรงดันอ้างอิงได้ในย่านกว้าง

2.4.4 การลดทอนสัญญาณ (ATTENUATION)


วงจรลดทอนสัญญาณจะใช้ควบคุมแอมพลิจูดของสัญญาณเพื่อให้ได้สัญญาณที่มีขนาดตามต้องการ ซึ่งในที่นี้จะพิจารณาวงจรลดทอนสัญญาณที่ใช้ไอซีดีทิวเอขนาด 8 บิตแสดงในรูปที่ 2.37

ซึ่งจะได้สมการ

$$V_o = [V_{ref} R_3 / R_1] * [D_7 / 2 + D_6 / 4 + \dots + D_0 / 256] \dots\dots\dots(2.4i)$$

V_{ref} คือแรงดันอ้างอิงซึ่งเป็นสัญญาณที่เราต้องการลดทอนแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.37 วงจรคีย์ที่ใช้ไอซีดีทูเอ 0800

จากสมการจะเห็นว่าขนาดของเอาต์พุตโวลต์ V_{out} จะแปรผันตามสัญญาณที่เราต้องการลดทอนสัญญาณอินพุตที่เราต้องการลดทอนเป็นสัญญาณเอซี ดังนั้นสัญญาณนี้จะถูกนำมาขยายระดับให้อยู่เหนือระดับดีซีและแรงดันนี้จะใช้เป็นแรงดันอ้างอิงของไอซีดีทูเอสัญญาณที่อยู่เหนือระดับดีซี


ขนาดของสัญญาณเอาต์พุตจากวงจรรูปที่ 2.37 ถ้าให้ $R_1 = R_2 = 1 \text{ k}\Omega$ จะได้ว่า กรณีที่หนึ่งถ้าให้สัญญาณดิจิตอลควบคุมมีค่าเป็น 255 = FFH เมื่อระดับสัญญาณอินพุตเอซีเท่ากับศูนย์ซึ่งเท่ากับระดับแรงดันอ้างอิงเท่ากับ 0.64 โวลต์ จะได้ $V_{out} = 0.64 * 0.9961 = 0.637504$ โวลต์ เมื่อระดับสัญญาณเอซีมีค่าเป็นลบสูงสุดจะได้แรงดันอ้างอิงเท่ากับ 1.28 โวลต์จะได้ $V_{out} = 1.28 * 0.9961 = 1.275$ โวลต์ และเมื่อระดับสัญญาณสัญญาณอินพุตเอซีมีค่าสูงสุดจะได้แรงดันอ้างอิงเท่ากับศูนย์โวลต์จะได้ $V_{out} = 0 * 0.9961 = 0$ โวลต์ แรงดันเอาต์พุตที่ได้จะใกล้เคียงกับแรงดันอ้างอิงดังนั้นถ้าให้ค่าตัวเลขสัญญาณควบคุมที่เป็นดิจิตอลมีค่าเป็น FFH ตามทฤษฎีแล้วจะมีค่าลดทอนเป็นศูนย์เดซิเบล กรณีที่สองถ้าสัญญาณควบคุมที่เป็นดิจิตอลมีค่าเป็น 128 ซึ่งเท่ากับ 80H เมื่อระดับสัญญาณอินพุตเอซีเท่ากับศูนย์จะได้แรงดันอ้างอิง 0.64 โวลต์จะได้ $V_{out} = 0.64 * 0.5 = 0.32$ โวลต์ เมื่อสัญญาณอินพุตเอซีมีค่าเป็นบวกสูงสุดแรงดันอ้างอิงเท่ากับ 1.28 โวลต์ จะได้ว่าค่าของ $V_{out} = 1.28 * 0.5 = 0.64$ โวลต์ เมื่อระดับแรงดันอินพุตเอซีมีค่าลบสูงสุดซึ่งแรงดันอ้างอิงเท่ากับ

0 โวลต์ จะได้ $V_{out} = 0 * 0.5 = 0$ โวลต์ แรงดันเอาต์พุตที่ได้จะลดลงครึ่งหนึ่งเมื่อสัญญาณดิจิตอลที่ใช้ควบคุมมีค่าเป็น 80H และเมื่อสัญญาณดิจิตอลที่ใช้ควบคุมเป็น 00H จะได้ว่าแรงดันเอาต์พุตได้ตามสมการจะเท่ากับศูนย์ เพราะฉะนั้นสัญญาณก็จะถูกลดทอนลงไป


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5 การแปลงสัญญาณอนาล็อกเป็นดิจิทัล (Analog To Digital Converter :A/D)



รูปที่ 2.38 สัญลักษณ์ของเอ็ดิโคนเวอร์เตอร์



รูปที่ 2.39 แสดงขบวนการแปลงสัญญาณอนาล็อกเป็นดิจิทัล


ในงานที่คอมพิวเตอร์จะต้องมีการติดต่อกับอุปกรณ์ทางอนาล็อกจำเป็นต้องมีการรับข้อมูลเข้ามาเพื่อนำไปประมวลผลต่อไป วงจรเอ็ดิโคนเวอร์เตอร์จะผลิตเอาต์พุทแบบไบนารี n บิต

จากรูปที่ 2.40 ซึ่งแสดงถึงคุณสมบัติของเอ็ดิโคนเวอร์เตอร์แบบ 4 บิตจะเห็นว่ามีความชันบันได (stair step) ทั้งหมด 16 ขั้น เอาต์พุทของการแปลงสัญญาณอนาล็อกเป็นดิจิทัลจะถูกประมาณว่าเป็นสัญญาณแบบดิจิทัล

ถ้าหากตัวแปลงสัญญาณมีเรโซลูชัน (resolution) สูงๆ (อินพุทบิตมาก) ความกว้างสูงสุดของข้อผิดพลาดจะลดลงแต่เอ็ดิโคนเวอร์เตอร์ในอุดมคติจะมีเอาต์พุทมากจนถึงอินฟินิตี้ ดังนั้นจะมีค่าเรโซลูชันถึงอินฟินิตี้ทำให้ได้กราฟที่มีลักษณะแบนตั้งเป็นศูนย์ ซึ่งข้อผิดพลาดที่เกิดจากเรโซลูชันที่จำกัด เรียกว่า ข้อผิดพลาดควอนไทซ์ (quantizing error) ข้อผิดพลาดชนิดนี้ไม่สามารถจำกัดได้ วงจรเอ็ดิโคนเวอร์เตอร์นั้นมีอยู่หลายแบบด้วยกัน ในที่นี้จะขอยกตัวอย่างเพียงวงจรเอ็ดิโคนเวอร์เตอร์แบบใช้วงจรเปรียบเทียบขนานหรือแบบแฟลช (Pararell Compator Simultaneous Flash A/D Converter)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.40 คุณสมบัติของเอทอดีแบบ 4 บิต



รูปที่ 2.41 ข้อผิดพลาดของเอทอดี

แฟลชเอทอดีคอนเวอร์เตอร์ หลักการของเอทอดีแบบนี้จะต่อวงจรเปรียบเทียบขนานกันดังแสดงในรูปที่ 2.42 ประกอบด้วยออปแอมป์ที่ต่อเป็นวงจรเปรียบเทียบและตัวต้านทานเพื่อแบ่งแรงดัน เมื่อแรงดันอินพุตที่ชานอนอินเวอร์ตมีค่าสูงกว่าชานอินพุตอีกข้างจะได้เอาต์พุตค่าสูงสุดพิจารณาตารางในรูปที่ 2.43 ซึ่งแสดงความสัมพันธ์ระหว่างแรงดันอินพุตที่เป็นอนาล็อกกับเอาต์พุตที่เป็นดิจิทัลเอาต์พุตที่ได้จะถูกนำไปเข้ารหัสเป็นเลขฐานสอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.42 วงจรแฟลชเอทูดิ

แรงดันอินพุต V_{in} (โวลต์)	เอาต์พุตของวงจรเปรียบเทียบ			เอาต์พุตเลขฐานสอง	
	A1	A2	A3	D1	D0
0 - 1	0	0	0	0	0
1 - 2	1	0	0	0	1
2 - 3	1	1	0	1	0
3 - 4	1	1	1	1	1

รูปที่ 2.43 ตารางแสดงความสัมพันธ์ระหว่างแรงดันอินพุตที่เป็นอนาล็อกกับเอาต์พุตที่เป็นดิจิทัล

จำนวนของวงจรเปรียบเทียบขึ้นอยู่กับขนาดของสัญญาณอนาล็อกที่อินพุตโดยจำนวนของวงจรเปรียบเทียบหาได้จากสมการ

$$\text{จำนวนวงจรเปรียบเทียบ} = 2^{N-1} \quad ; \quad \text{เมื่อ } N \text{ คือจำนวนบิต}$$

จากรูปที่ 2.44 ถ้า V_{in} เท่ากับ 1 โวลต์จะไม่เพียงพอให้วงจรเปรียบเทียบให้ค่าเอาต์พุตเป็นหนึ่ง "1" ถ้าหากแรงดัน 1-2 โวลต์ วงจรเปรียบเทียบมีระดับthresholdต่ำสุดจะให้เอาต์พุตเป็นหนึ่ง "1" แรงดัน 2-3 โวลต์ วงจรเปรียบเทียบ A_1 และ A_2 ให้เอาต์พุตเป็นหนึ่ง "1" ถ้าอินพุตมากกว่า 3 โวลต์วงจรเปรียบเทียบให้เอาต์พุตเป็นหนึ่งหมด ข้อเสียของวงจรเอทูดิแบบนี้คือหากต้องการจำนวนบิตมากขึ้นก็ต้องใช้จำนวน

วงจรเปรียบเทียบมากขึ้นและเอาต์พุตที่ได้ไม่เป็นเลขฐานสองจะต้องเพิ่มวงจรเข้ารหัสเข้ามาส่วนข้อดีก็คือเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า

ความเร็วสูงมาก ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การออกแบบและการสร้าง


ในการออกแบบและการสร้างเครื่องทดสอบการตอบสนองในย่านความถี่เสียงนี้ ได้แบ่งออกเป็นส่วนต่างๆ ดังนี้

1. ส่วนวงจรของเครื่องทดสอบการตอบสนองในย่านความถี่เสียง
2. ส่วนการคิตที่ใช้ติดต่อกับเครื่องทดสอบการตอบสนองในย่านความถี่เสียง
3. ส่วน software ที่ใช้ควบคุมการทำงานของเครื่องทดสอบการตอบสนองในย่านความถี่เสียง

ในบทนี้จะกล่าวถึงในส่วนของวงจรของเครื่องทดสอบการตอบสนองในย่านความถี่เสียงเท่านั้น ส่วนการอินเทอร์เฟสกับคอมพิวเตอร์ และส่วนของ software จะได้กล่าวถึงในบทต่อไป

3.1 วงจรเจเนอเรเตอร์

วงจรเจเนอเรเตอร์ที่ใช้ในโครงการนี้มีบล็อกไดอะแกรมแสดงดังในรูปที่ 3.1



รูปที่ 3.1 บล็อกไดอะแกรมของ Function Generator


จากบล็อกไดอะแกรม สามารถอธิบายการทำงานของแต่ละส่วนได้ดังนี้คือ ส่วน DAC ขนาด 12 bits ทำหน้าที่ในการแปลงข้อมูลตัวเลขที่รับจากคอมพิวเตอร์ ซึ่งเป็นข้อมูลคำสั่งในการกำหนดความถี่ของวงจรถ่ายเจเนอเรเตอร์ให้เป็นระดับแรงดัน DC (แปลงจากสัญญาณดิจิทัลที่รับจากคอมพิวเตอร์ เป็นสัญญาณอนาล็อก)

ซึ่งจากรูปที่ 3.2 แสดงวงจรสมบูรณของเจเนอเรเตอร์ จะเห็นได้ว่าส่วนนี้ประกอบไปด้วย ไอซีบัฟเฟอร์ (buffer) ประเภททซีมอส (CMOS) เบอร์ 4010 ชุด network ของตัวต้านทานค่า 20k และ 10k ต่อเป็นวงจร R, 2R, ไอซี 1 เบอร์ CA3140 และชุดสร้างแรงดันอ้างอิง ประกอบด้วย ไอซี LM317 และตัวต้านทานประกอบ

ไอซีซีมอส 4010 มีจุดต่อไฟเลี้ยง 2 จุดแยกกัน ทำให้สามารถควบคุมแรงดันแต่ละสเต็ป (step) ของการแปลงดิจิทัลเป็นอนาล็อกได้ ด้วยเหตุนี้จึงเลือกใช้ไอซี 4010 กับวงจร DAC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 วงจร Function Generator ที่ใช้งานจริง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. 334 Hz-11 kHz C= 0.0069uF+560pF

4. 10kHz- 200 kHz C=560pF

ในวงจรสมบูรณมีได้ออกแบบให้สามารถเลือกช่วงความถี่ได้ โดยการใชรีเลย์ (relay) ต่อร่วมกับทรานซิสเตอร์ (transistor) และตัวต้านทาน R ค่า 4.7k ทำหน้าที่เป็นสวิทซ์ในการเลือกย่านความถี่ ซึ่งจะถูควบคุมการเลือกโดยการป้อนข้อมูลตัวเลขจากคอมพิวเตอร์

ในการควบคุมผ่านคอมพิวเตอร์ การควบคุมความถี่จะต้องหาค่ารหัสดิจิทัลประจำค่าความถี่นั้น เพื่อส่งรหัสดังกล่าวผ่าน I/O Port จากสมการ 3.1c จะได้ว่า

$$VDAC = 3 * R * C * f \quad \dots\dots\dots (3.1d)$$

ซึ่ง f เป็นความถี่ที่ต้องการ R จะคงที่ที่ 10k ส่วน C จะขึ้นอยู่กับว่า f อยู่ในช่วงความถี่ช่วงใด รหัสทางตัวเลขจะเท่ากับ

$$Code = VDAC / (Vref / 2^b) \quad \dots\dots\dots (3.1e)$$

Vref เป็นแรงดันอ้างอิงที่ได้จากชุดสร้างแรงดันอ้างอิง b เป็นจำนวนบิตของ DAC ซึ่งเท่ากับ 12 บิต code จะเป็นรหัสตัวเลขที่ต้องส่งให้กับ DAC ผ่าน I/O Port

ส่วนที่ต้องระวังในวงจร คือ แหล่งจ่ายไฟของระบบ ต้องจ่ายไฟที่เรียบจริงๆ ถ้าหากแรงไฟไม่สม่ำเสมอ จะเป็นผลให้ความถี่ที่ได้ทางเอาท์พุทสวิงไปมาเหมือนกับการมอดูเลตแบบเอฟเอ็ม (FM) แหล่งจ่ายไฟที่จ่ายให้กับ I/O port ก็เช่นกัน เนื่องจากว่าไอซีบัพเฟอร์ซีมอส 4010 ไวต่อการเปลี่ยนแปลงทางอินพุทมาก ถ้าหากระดับลอจิกที่ส่งมาจาก I/O port เป็น "1" กระเพื่อมเพียงเล็กน้อย ก็จะทำให้เอาท์พุทลอจิกเปลี่ยนระดับจาก "1" เป็น "0" และเป็น "1" สลับกันตามความถี่ของริบเบิลของแหล่งจ่ายไฟเลี้ยงที่เข้ามา ทำให้แรงดัน VDAC ที่ได้ไม่คงที่

แหล่งกำเนิดสัญญาณนี้สามารถให้กำเนิดสัญญาณความถี่ตั้งแต่ 10 Hz ถึง 200 kHz ทั้งนี้ต้องควบคุมแรงดันไฟเลี้ยงของระบบให้คงที่ให้มากที่สุด

3.2 วงจรเรียงกระแส

วงจรเรียงกระแสสามารถสร้างได้โดยการใช้ไดโอด กับตัวเก็บประจุ มาทำการเรียงกระแส แต่วงจรที่ได้จะมีข้อเสีย คือมีค่ามิตพลาดเนื่องจากความไม่เป็นอุดมคติของไดโอดหรืออุปกรณ์สารกึ่งตัวนำตรงจุดศูนย์ (ดังที่อธิบายไว้ในส่วนทฤษฎีและหลักการเรื่องการเรียงกระแส) แม้จะใช้โอปแอมป์เข้ามาช่วยในวงจรเพื่อให้การเรียงกระแสที่ระดับสัญญาณต่ำๆ เป็นไปอย่างถูกต้องมากที่สุดแล้วก็ตาม

ในโครงการนี้ วงจรเรียงกระแสที่ใช้แสดงได้ในรูปที่ 3.3

การทำงานของวงจร

วงจรที่ใช้งานจริงในโครงการชุดนี้ เป็นวงจรที่ถูกออกแบบเพื่อให้การตอบสนองที่ความถี่สูงที่สุด เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า จากวงจร อัคราขยายของวงจรคือ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{Gain} = R2 / R1 = X = R3 / (R1 + R2 + R3)$$


$$R3 = R1 [(X + X^2) / (1 - X)]$$

ในกรณีที่สัญญาณอินพุตเข้ามาเป็นบวก D1 จะอยู่ในสถานะ Off กระแสที่ไหลผ่าน R1 จะผ่าน R2 มายัง R3 ทั้งหมด ดังนั้นเอาต์พุตจึงมีสถานะเป็นบวกเช่นเดียวกับอินพุต จะเห็นว่าเมื่อสัญญาณอินพุตเป็นบวก เอาต์พุตจะยังเป็นบวกแม้ว่าออปแอมป์จะต่ออยู่ในลักษณะ Inverting Amplifier เพราะว่าไดโอด D1 Off อยู่ จึงทำให้กระแสที่ไหลผ่าน R2 ไหลผ่าน R3 หมด แรงดันเอาต์พุตจึงเป็นบวก

กรณีที่สัญญาณอินพุตเข้ามาเป็นลบ ที่ขา 6 ของออปแอมป์จะเป็นบวก ไดโอดอยู่ในสถานะ On แรงดันทางเอาต์พุตที่ขาเอาต์พุตของไดโอดจะเป็นบวก เป็นการทำงานที่ครบรูปของ Inverting Amplifier จะเห็นได้ว่าเอาต์พุตจะเป็นบวกเสมอ ไม่ว่าอินพุตจะเป็นบวกหรือลบ จึงเป็นการเรียงกระแสที่ใช้ไดโอดเพียงตัวเดียว

วงจรนี้มีข้อดีคือ ทำให้ความเร็วในการสวิตช์สูงขึ้น (เนื่องจากใช้ไดโอดในวงจรเพียงตัวเดียว ความเร็วในการสวิตช์จึงสูงมากกว่าวงจรที่ใช้ไดโอด 2 ตัว) ข้อเสียของวงจรคือ การนำเอาแรงดันเอาต์พุตไปใช้ วงจรที่จะต่อร่วมต้องมีอิมพีแดนซ์ทางอินพุตสูงมาก เพื่อไม่ให้มาโหลดค่าความต้านทาน R3 ในวงจร ซึ่งอาจเป็นสาเหตุทำให้แรงดันทางเอาต์พุตผิดเพี้ยนไป จากวงจรที่แสดงในรูปที่ 3.3 ค่าความต้านทานที่ใช้ในวงจรจะไม่ตรงกับค่าที่ได้จากการคำนวณอย่างเที่ยงตรงนัก แต่จะอาศัยผลจากวงจรรขยายในภาคต่อไปชดเชยค่าที่คลาดเคลื่อนแทน

วงจรที่ใช้ นี้ จะตอบสนองต่อความถี่สูงได้ดีไม่เกิน 150 kHz นั่นคือ การตอบสนองต่อความถี่สูงในช่วงความถี่สูงประมาณ 150 kHz ขึ้นไปจะยังไม่ดีพอสำหรับวงจรนี้ (ถ้าเกินกว่านี้ จะให้การตอบสนองต่อความถี่ที่ลดลง)




รูปที่ 3.3 วงจรเรียงกระแสแบบเต็มคลื่นที่ใช้จริง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 วงจรขยายกำลังสัญญาณ

ในโครงงานชุดนี้ได้ออกแบบวงจรขยายให้สามารถจ่ายกำลังได้ถึง 4 วัตต์ ที่ 4 โอมห์ ในการออกแบบนั้น จะออกแบบให้วงจรสามารถตอบสนองความถี่ได้สูงสุด ที่กำลังสูงๆ และจุดทางออกกับ ส่วนป้อนกลับของวงจรต้องแยกจากกัน เพื่อป้องกันความเพี้ยนอันเกิดจากความไม่เป็น pure resistance ของวงจร หรืออุปกรณ์ที่จะนำมาไหลดเพื่อทดสอบ



รูปที่ 3.4 บล็อกไดอะแกรมของวงจรขยาย

จากบล็อกไดอะแกรมที่แสดงในรูปที่ 3.4 นั้น ได้พัฒนาให้สมบูรณ์ได้เป็นวงจรที่แสดงในหน้าที่ 3.5

หลักการ คือ จะใช้วงจรขยายความแตกต่าง มาเป็นส่วนของด้านทางเข้าแล้วนำแรงดันสัญญาณทางออกของภาคนี้ ไปควบคุมกระแสในภาคที่สอง แล้วให้ทางออกของภาคที่ 2 ส่งไปขับวงจรในภาคที่ 3 นี้ จะเป็นส่วนของทางเข้าที่มองโดยภาคขยายผลต่างในภาคแรก ในภาคที่ 3 จะจัดวงจรให้เป็นแบบ คอมพลีเมนต์ทารี พูช-พูล (complementary push-pull) ส่วนในภาคที่ 4 จะเป็นส่วนทางออกของวงจร หรือเป็นส่วนที่จ่ายกำลังสูง

ในภาคแรกจะเป็นวงจรขยายผลต่างที่ใช้แหล่งจ่ายคงที่เพื่อผลของค่า CMRR จะได้มีค่าที่สูงขึ้น และประกอบด้วยวงจรขยายแบบคาสโคด Q1 และ Q2 จะทำหน้าที่เป็นวงจรขยายความแตกต่าง ที่มีทางเข้าบวก เป็นด้านที่สัญญาณทางเข้า และทางเข้าลบ จะ เป็นส่วนที่สัญญาณป้อนกลับเข้ามา ถ้าพิจารณาโดยที่ไม่มีวงจรขยายแบบคาสโคด จะหาค่าความจุมีลเลอร์ ได้คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรเลือกใช้ทรานซิสเตอร์ เบอร์ BC564 จากสเปคของโรงงาน จะมีค่า

$h_{fe} = 125$, $C_{OBMAX} = 4.5\text{pf}$ ดังนั้นค่าความจุมีลเลอร์ จะมีค่า

$$\begin{aligned} C_m &= C_{OB} (1 + g_m R_I) \quad \dots\dots\dots(3.3a) \\ &= 4.5 (1 + 0.04 * 1000) \\ &= 184.4 \text{ pf} \end{aligned}$$

ซึ่ง $g_m = A_v = h_{fe} / h_{ie} ; = (25 \text{ mV} / I_{CQ}) * h_{fe} ; I_{CQ} = 1 \text{ mA}$

ซึ่งค่าความจุตัวนี้จะถูกมองว่าต่ออยู่กับเบสกับกราวด์ ถ้าใช้ทรานซิสเตอร์ที่มีค่า h_{fe} ที่สูงขึ้นอีกค่า C_m ก็จะมีค่าใหญ่ขึ้น วงจรคาสโคดจึงนำมาใช้แก้ปัญหานี้

วงจรคาสโคด (ดูในรูป 3.5) จะประกอบไปด้วย Q3 และ Q4 จัดให้เป็นวงจรแบบเบสรวม ที่ควบคุมแรงดันให้คงที่โดย DZ1 ด้วยแรงดัน 4.7 V ดังนั้นแรงที่คอลเลกเตอร์ ของ Q1 และ Q2 จะมีค่าคงที่เท่ากับ 4 V

กำหนดกระแสเลกของวงจรขยายผลต่างให้มีค่า 1 mA ในแต่ละแขนของวงจรผลต่าง ซึ่งค่ากระแสนี้จะมีผลโดยตรงต่อค่า h_{ie} และค่า g_m ของทรานซิสเตอร์ ในวงจรนี้จะทำให้ h_{ie} มีค่า :

$$h_{ie} = \frac{V_T * h_{fe}}{I_{CQ}} \quad \dots\dots\dots(3.3b)$$

$$\text{ซึ่ง } V_T = \frac{KT}{q} \cong 25\text{mV}$$

$$h_{ie} = \frac{25 * 125}{1} = 3125 \text{ โอห์ม}$$

$$g_m = A_v = \frac{h_{fe}}{h_{ie}} \quad \dots\dots\dots(3.3c)$$

$$= 0.04 \text{ s}$$

จากการที่ให้อำนาจมี $I_{CQ} = 1 \text{ mA}$ จะก่อให้เกิดกำลังสูญเสียที่ Q1 และ Q2 คือ

$$pd_{Q1,2} = V_{CE} * I_{CQ} \quad \dots\dots\dots(3.3d)$$

เป็นกำลังสูญเสียขณะที่ไม่มีสัญญาณเข้ามา จะมีค่า

$$pd_{Q1,2} \cong 4\text{V} * 1 \text{ mA} = 4 \text{ mW}$$

ซึ่งจะมีค่าต่ำมากถึงแม้จะมีสัญญาณเข้ามาสูงสุด ที่จะทำให้ i_c มีค่าสูงสุดที่ค่า 2 mA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรใช้ไฟเลี้ยง 15 V และให้ R_L ของวงจรมีค่า 1 กิโลโอห์ม (R_4, R_5) เพื่อที่จะทำให้มีแรงดันตกคร่อมตัวมันเป็น 1 V ดังนั้นวงจรจะมีแรงดันตกคร่อม Q3 หรือ Q4 เท่ากับ $15 - 4 - 1 = 10$ V ก่อให้เกิดกำลังสูญเสียที่ตัวมัน 10 mW ซึ่งก็ยังมีค่าต่ำอยู่มาก เมื่อเทียบกับอัตราหนักกำลังของมัน การเลือกแรงดัน V_{CEQ3} ในที่นี้ไม่ได้เลือกให้อยู่ที่ $(V_{CC} - 4) / 2 = 5.5$ V เพราะจะทำให้ได้กำลังทางทางเข้าต่ำเกินไป ที่แรงดัน

$V_{CEQ2.4} = 10$ V นี้ก็ยังทำให้การสวิงของกระแสในภาคที่ 2 เป็นไปได้สูงสุดตามต้องการ โดยไม่เกิดการทำงานถึงจุดอิ่มตัว

ส่วนของวงจรจ่ายกระแสที่จะประกอบไปด้วย Q5, R9 และ DZ2 อัตราของกระแสจะเท่ากับ $I_{EQ1} + I_{EQ2} \cong 2$ mA ซึ่งจะกำหนดโดย R9 และ VDZ2. วงจรจ่ายกระแสที่ตัวนี้ จะมีผลต่อคุณภาพวงจรเป็นอย่างมาก เพราะถ้าการจ่ายกระแสเป็นไปไม่สม่ำเสมอแล้ว จะเกิดเป็นสัญญาณรบกวนออกมาทางด้านทางออกได้ อัตรากระแสที่เท่ากับ

$$I_{EQ1} + I_{EQ2} = (VDZ2 - V_{BE5}) / R_9 \quad \dots\dots\dots(3.3e)$$

หรือ

$$\begin{aligned} R_9 &= (VDZ2 - V_{BE5}) / (I_{EQ1} + I_{EQ2}) \\ &= 4 / 2 = 2K \end{aligned}$$

ในภาคที่ 2 จะเป็นส่วนที่จะใช้ขับให้กับภาคที่ 3 ที่เป็นส่วนทางด้านทางออกของวงจรที่มองโดยวงจรขยายผลต่าง และประกอบด้วยส่วน ที่ทำหน้าที่ไบอัสให้กับภาคทางออกทั้งหมด

ในภาคนี้จัดให้ทำงานในคลาสเอ โดยทรานซิสเตอร์ Q6 เป็นตัวควบคุมการไหลของกระแสที่ส่งให้กับภาคทางออกแรก โดยจัดให้ Q7 ทำหน้าที่จ่ายกระแสลงในภาคนี้ กระแสลงบในภาคนี้ คือ ค่ากระแสที่ที่กำหนดโดย DZ2 กับ R12 ในสภาวะสงบนั้น เมื่อกำหนดค่ากระแสที่แล้วจะต้องทำให้ Q6 จ่ายกระแสเท่ากับ ค่ากระแสที่ด้วย ซึ่ง I_{CQ5} จะมีค่าดังสมการ

$$I_{CQ5} = I_{CQ7} = (VR4 - V_{BEQ6}) / R10 \quad \dots\dots\dots(3.3f)$$

การกำหนดค่ากระแสลงบในภาคนี้นั้น จะต้องพิจารณาการทำงานของวงจร คือ ถ้า Q6 หยุดจ่ายกระแสอันเนื่องจากมีสัญญาณซิกกลับเข้ามาที่ทางเข้าภาคแรกสูงสุด นั่นคือ กระแสที่จะส่งให้กับภาคเอาต์พุทแรกจะได้จากกริ่งของ Q7 ค่าๆ นี้ จะต้องมากพอที่จะส่งให้ทางออก จ่ายกระแสสูงสุดตามที่ต้องการได้ ในทำนอง

เดียวกันกับที่มีสัญญาณซีกบวกเข้ามาทางทางเข้าภาคแรกสูงสุด จะต้องทำให้ Q6 จ่ายกระแสออกมามากกว่า ค่ากระแสคงที่ ซึ่งส่วนที่จ่ายออกมาเกินค่ากระแสคงที่นี้ จะเป็นกระแสทางออกส่งให้กับภาคขับ ถ้าจะให้ สมมาตรแล้ว ค่าที่จ่ายเพิ่มขึ้นของ Q6 นี้ จะต้องเป็น 2 เท่าของกระแสคงที่

ถ้ากำหนดค่ากระแสคงที่ให้มีค่ามากเกินไป ก็จะก่อให้เกิดการสูญเสียโดยเปล่าประโยชน์ เป็น ค่าความร้อนสะสมที่ตัวของ Q6 และ Q7 ซึ่งจะมีผลทำให้มีกระแสที่ไหลใน Q6 เพิ่มขึ้นตามอุณหภูมินี้ เกิดการ ไม่สมดุลย์ของการไหลของกระแส ทำให้เสถียรภาพของวงจรเลวลงในภาคนี้เลือกค่ากระแสคงที่ให้มีค่าประมาณ 5 mA ซึ่งจะทำให้ Q6 มีกำลังสูญเสียในสภาวะไม่มีสัญญาณประมาณ 70 mW และ Q7 มีค่าประมาณ 55 mW จะอยู่ในย่านที่ปลอดภัย

ค่าของ R10 จะหาได้โดยสมการ

$$\begin{aligned} R_{10} &= (V_{R4} - V_{BEQ6}) / I_{CQ7} \dots\dots\dots(3.3g) \\ &= (1 - 0.65) / 5 \text{ mA} \\ &= 70 \text{ โอห์ม} \cong 75 \text{ โอห์ม} \end{aligned}$$

ขณะที่มีแรงดันตกคร่อม R 10 สูงสุดก็จะจ่ายได้ตามต้องการ หรือมากกว่า

ในส่วนขั้ววงจรไบอัส นั้น การกำหนดค่าแรงดัน จะต้องหาแรงดันที่ต้องการจากทาง ด้าน ทางออก เข้ามาว่าต้องการเท่าไร ซึ่งค่าแรงดันไบอัสนี้ จะใช้เป็นตัวลดความเพี้ยนตรงจุดศูนย์ของสัญญาณทาง ออกที่เรียกว่า ความเพี้ยนตัดคาบ (Crossover distortion) และเป็นตัวกำหนดคลาสของการทำงาน จากวงจร ในรูปที่ 3.4 กำหนดให้ภาคสุดท้ายสุดทำงานในคลาส AB ให้มีกระแสคงที่ประมาณ 50 mA จะทำให้มี แรงดันที่วัดระหว่างขาเบส ของ Q10 กับ Q11 มีค่าเท่ากับ

$$= V_{R18} + V_{R19} + V_{BE10} + V_{BE11}$$

สำหรับทรานซิสเตอร์กำลังแล้ว ค่า V_{BE} จะมีค่าประมาณ 0.5 V

$$\cong 0.05 + 0.05 + 0.5 + 0.5$$

$$\cong 1.1 \text{ V}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แล้วรวมค่าของแรงดัน $V_{BE08.9}$ อีกประมาณ 1.3 V เป็น 2.4 V จากนั้นจะหาค่าความต้านทานที่ประกอบในวงจรไบอัสอินประกอบด้วย Q12, R13, และ R14 เพื่อที่จะทำให้แรงดันตกคร่อม Q12 ได้เท่ากับ 2.4 กรณีในวงจรมัน

เลือกให้ R14 เท่ากับ 680 โอห์ม

$$\begin{aligned} V_{CEQ12} &= VR13 + VR14 \\ R13 &= (V_{BIAS} - V_{BEQ12}) / (V_{BEQ12} / R14) \dots\dots\dots(3.3h) \\ &= (2.4 - 0.65) / (0.65 / 680) \\ &= 1830.77 \text{ โอห์ม} \cong 2 \text{ กิโลโอห์ม} \end{aligned}$$

ค่ากระแสของ Q8 และ Q9 จะหาได้จาก

$$\begin{aligned} I_{C08.9} &\cong (V_{BIAS} - V_{BEQ12}) / (R16 + R17) \dots\dots\dots(3.3i) \\ &= (2.4 - 1.3) / (47 + 47) \\ &\cong 10 \text{ mA} \end{aligned}$$

ค่ากำลังสูญเสียของ Q8 และ Q9 ในสภาวะสงบหาได้ คือ


$$\begin{aligned} P_{d08.9} &= (V_{CC} - VR16, 17) * I_{C08.9} \dots\dots\dots(3.3j) \\ &= (15 - 0.47) * 10\text{mA} \\ &= 0.145 \text{ W} \end{aligned}$$

ค่ากำลังสูญเสียในสภาวะสงบของ Q10 และ Q11 จะหาได้จากสมการ

$$\begin{aligned} P_{dQ10, 11} &\cong V_{CC} * I_{CQ10, 11} \dots\dots\dots(3.3k) \\ &= 15 \text{ V} * 50 \text{ mA} \\ &= 0.75 \text{ W} \end{aligned}$$

โหลดของวงจรที่มองเห็นโดยวงจรผลต่าง คือ R15, อัตราขยายทั้งหมดกำหนดโดย R8 และ VR1 เหตุที่ต้องใช้ VR1 ให้ปรับค่าได้ก็เพราะ จะสามารถปรับค่าอัตราขยายให้ได้ตามต้องการให้มากที่สุด ซึ่งจะเท่ากับ 10 เท่า และจะต้องปรับให้ขดเคียงการแบ่งแรงดันทางด้านทางเข้าและการที่อัตราขยายไม่เท่ากับ 1 พอดีของภาคทางออกสุดท้าย ส่วน VR2 จะใช้ปรับให้เอาท์พุทมีแรงดันใกล้เคียงศูนย์ ให้มากที่สุด D1 - D2 จะใช้สร้างแรงดันคงที่ให้กับ VR2 ไม่ว่าจะแรงดันไฟเลี้ยงจะเปลี่ยนแปลงอย่างไร และทำให้ลดสัญญาณรบกวนที่จะเข้ามาจากไฟเลี้ยงลงได้


อิมพีแดนซ์ทางด้านทางเข้าของวงจรมีค่าประมาณเท่ากับ $R2 = 18$ กิโลโห์ม ในขณะที่ ทดลองปล่อยวงจรทำงานไประยะหนึ่ง จะเกิดการออสซิลเลชัน จึงได้เพิ่มวงจรที่เรียกว่า โชเบลเนทเวอร์ค ครอบมระหว่างตัวต้านทานโหลด



รูปที่ 3.5 วงจรสมบูรณ์ของวงจรขยายกำลังสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล



รูปที่ 3.6 แสดงวงจรเรทูดิที่ใช้ไอซี ADC 0804

ไอซีเอ็ดซี 0804 เป็นไอซีขนาด 8 บิตการทำงานของไอซีจะต้องการอินพุตที่เป็นสัญญาณดีซี โดยจะป้อนสัญญาณอินพุตดีซีเข้าที่ขา 6 (V_{IN}) และสัญญาณที่ขา 9 (V_{REF}) จะต้องมีค่าเท่ากับ $V_{IN}/2$ การปรับค่าแรงดันอ้างอิงที่ขา 9 นั้นสามารถทำได้โดยการปรับค่าตัวต้านทานปรับค่าได้การปรับค่าแรงดันอ้างอิงนี้เป็นการปรับค่าเอาท์พุตดิจิตอลให้สอดคล้องกับแรงดันอนาล็อกโดยไอซี ADC 0804 จะมีวงสร้างสัญญาณนาฬิกาภายในตัวของมันเองซึ่งสมการคือ

$$f_{CLK} = \frac{1}{1.1 * RC} \dots\dots\dots(3.4a)$$

โดยที่ $R = 15 \text{ k}\Omega$, $C = 160 \text{ pf}$ แล้ว $f_{CLK} = 378.787 \text{ kHz}$


ขนาดของอินพุตโวลต์เดจดีซี

$$V_{in(+)} = V_{max} - 1.5 [(V_{max} - V_{min}) / 256] \dots\dots\dots(3.4b)$$

เมื่อ V_{max} = ค่าไฮเอนด์ (high end) ของระดับสัญญาณอินพุตอนาล็อกเมื่อเทียบกับกราวด์
 V_{min} = ค่าออฟเซ็ทที่ซีโร (the offset zero) ของสัญญาณอินพุตอนาล็อกเมื่อเทียบกับกราวด์ ในการใช้งาน ADC 0804 จะต้องให้พัลส์ที่เป็นลอจิกศูนย์ " 0 " แก่ขา 5 (INTR) และขา 3 (WR) จึงจะได้เอาท์พุตดิจิตอลค่าใหม่ออกมาและจะแลทซ์ค้างอยู่อย่างนั้นจนกว่าจะให้พัลส์ลอจิกศูนย์ " 0 " แก่ขา 5 และขา 3 อีกครั้ง ซีเนอร์ไดโอดเป็นตัวควบคุมแรงดันคร่อมโหลด ($R \text{ } 4.7 \text{ k}\Omega$) ให้คงตัวหรือเป็นตัวกำหนดแรงดันอ้างอิง (reference voltage)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 วงจรลดทอนสัญญาณ



รูปที่ 3.7 บล็อกโคะแกรมของวงจรลดทอนสัญญาณ

เป็นวงจรลดทอนสัญญาณที่ใช้ไอซีแปลงสัญญาณดิจิทัลเป็นอนาลอกมาใช้เพื่อควบคุมขนาดแอมพลิจูดของสัญญาณด้วยคอมพิวเตอร์ จากบล็อกโคะแกรมสัญญาณอินพุตจะเป็นสัญญาณเอชี่และจะถูกยกระดับสัญญาณให้อยู่เหนือระดับดีซีเพื่อใช้เป็นแรงดันอ้างอิงแก่ไอซีดีเอชี่ โดยขนาดของสัญญาณอนาล็อกที่ได้จะมีความสัมพันธ์ระหว่างสัญญาณที่ต้องการลดทอนกับสัญญาณควบคุมที่เป็นสัญญาณดิจิทัล และสัญญาณอนาล็อกที่ได้จะถูกส่งต่อไปยังส่วนตัดแรงดันดีซี วงจรลดทอนสัญญาณในที่นี้จะใช้ไอซีแปลงสัญญาณดิจิทัลเป็นอนาล็อกขนาด 8 บิตคือไอซี DAC 0800 ซึ่งแสดงวงจรสมบูรณ ดังรูปที่ 3.9 ซึ่งการใช้งานในใหม่นี้เรียกว่ามัลติไฟอิงดีเอชี่ (Multiplying DAC , MDAC) แยกพิจารณาแต่ละบล็อกได้ดังต่อไปนี้ ส่วนของวงจรยกระดับแรงดันแสดงวงจรส่วนนี้ในรูปที่ 3.8 จากรูปวงจรส่วนนี้คือในลักษณะเป็นวงจรมอนอินเวอร์ตึงแอมพลิไฟเออร์จะขยายให้สัญญาณที่เข้ามาทางอินพุตอยู่เหนือระดับดีซีศูนย์โวลท์เพราะออปแอมป์ถูกไบอัสด้วยแรงดันอินพุตบวกที่ขา 5 ผ่านทาง R_2 และ V_{R1} ขนาดของ V_{os} ที่เหมาะสมสามารถทำได้โดยการปรับอัตราขยายของวงจรโดยการปรับ V_{R2} จากกรคำนวณจะได้อัตราขยายของวงจรดังต่อไปนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่ควรเอาไปใช้ประโยชน์ด้านการค้า
รูปที่ 3.8 วงจรมอนอินเวอร์ตึงที่ใช้ประกอบการคำนวณ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_1 = V_2$$

แล้วจะได้

$$(V_1 - V_{IN}) / 10 \text{ k}\Omega + V_1 / 10 \text{ k}\Omega + (V_1 - 5) / 147 \text{ k}\Omega = 0 \dots\dots\dots (3.5 \text{ a})$$


$$\text{และ } (V_1 - V_{OUT}) / 5.7 \text{ k}\Omega + V_1 / 1 \text{ k}\Omega = 0 \dots\dots\dots (3.5 \text{ b})$$

$$V_1 = [V_{IN} / 10 + 5 / 147] / [2 / 10 - 1 / 147]$$

$$V_1 (1 + 1 / 5.7) = V_{OUT} / 5.7$$

$$6.7 V_1 = V_{OUT} \quad \text{แทนค่า } V_1$$

$$V_{IN} = 0.309 V_{OUT} - 0.340$$




$$V_o = \frac{V_{ref} * VR_4}{VR_3} \left[\frac{D_7}{2} + \frac{D_6}{4} + \frac{D_5}{8} + \frac{D_4}{16} + \frac{D_3}{32} + \frac{D_2}{64} + \frac{D_1}{128} + \frac{D_0}{256} \right]$$

รูปที่ 3.9 แสดงส่วนของดีเอซีที่ใช้ไอซีDAC ขนาด 8 บิต

วงจรนี้ใช้ไอซีดีเอซี 0800 ซึ่งมีคอนเน็คชั่นโคจร (connection diagram) เป็นแบบคู่ออลอินไลน์แพ็คเกจ (dual in line package) และทำงานเมื่อสถานะทางลอจิกของสัญญาณดิจิทัลครบถ้วนเป็นบวก (operatin as positive logic DAC) เขาท่ทุกโวลท์แดงของวงจรมีสถกการดังต่อไปนี้

$$V_{OUT} = [V_{ref} * VR_4 / VR_3] * [D_7/2 + D_6/4 + \dots + D_0/256] \dots\dots\dots (3.5 \text{ c})$$

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นองลาดเทินาไปใช้ประโยชน์ด้านการค้า โดยที่ VR₄ = 4.7kΩ และ VR₃ = 4.7kΩ ส่วนที่ใช้ตัดแรงดันดีซีประกอบด้วย R₇, C₂ และ C₃ ไม่วากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 3.10 วงจรสมบูรณของการลดทอนสัญญาณ
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การติดต่อกับคอมพิวเตอร์


ในส่วนของการ์ดอินเตอร์เฟสกับ IBM/PC นี้เป็นส่วนที่ใช้เชื่อมระบบทั้งหมดเข้ากับคอมพิวเตอร์ เพื่อใช้คอมพิวเตอร์ควบคุมระบบต่างๆ แบ่งออกเป็นส่วนของ I/O Port และ การ์ดอินเตอร์เฟส (Interface card)

4.1 I/O Port

การทำงานของส่วนนี้จะใช้ไอซีเบอร์ 8255 เป็นหลัก เนื่องจากสายสัญญาณข้อมูลเข้าและข้อมูลออก ทั้ง 24 เส้นของไอซีเบอร์ 8255 มีระดับสัญญาณ ทีทีแอล (TTL) จึงเป็นการง่ายในการใช้ ไอซีเบอร์ 8255 เชื่อมต่อกับวงจรถอดอีกอื่นๆ และในส่วนนี้จะใช้ไอซีเบอร์ 74LS138 ร่วมกับ 8255 โดยจะทำหน้าที่เป็นตัวถอดรหัสพอร์ท (Decoder) เพื่อเลือกแอดเดรส (Address) ของ ไอซีเบอร์ 8255

4.1.1 โครงสร้างภายในของไอซีเบอร์ 8255

8255 เป็นไอซี LSI ขนาด 40 ขา ดังรูป 4.1 ซึ่งแสดงตำแหน่งของขาต่างๆ ทั้ง 40 ขา



รูปที่ 4.1 แสดงตำแหน่งขาของ IC 8255

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น. อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8255 นี้มีพอร์ทสำหรับส่งข้อมูลอยู่ด้วยกัน 3 พอร์ท มีชื่อดังนี้ พอร์ท A,B และ C โดยในพอร์ท C นี้จะแบ่งออกเป็น 2 ส่วน คือ พอร์ท C บน (CLO) และพอร์ท C ล่าง (CLI) และยังมีอีกพอร์ทหนึ่ง ซึ่งทำหน้าที่ควบคุมการทำงานของพอร์ท A,B และ C โดยรับคำสั่งมาจากซีพียู (CPU) พอร์ทนี้เรียกว่า พอร์ทควบคุม (Control port) การทำงานของพอร์ทจะถูกกำหนดโดยซีพียู โดยซีพียูจะส่งรหัสควบคุมมาทางดาต้าบัส (Data Bus) ให้แก่พอร์ทควบคุม

หน้าที่ของขาต่างๆ

\overline{CS} (Chip Select)

ขานี้ใช้ในการเลือกว่าจะให้ 8255 ตัวนี้ทำงานหรือไม่ โดยถ้าได้รับลอจิก 0 จะทำให้ 8255 เชื่อมต่อกับระบบบัสต่างๆของซีพียู แต่ถ้าเป็นลอจิก 1 จะอยู่ในสภาวะ High Impedance

\overline{RD} (Read Enable)

ถ้าได้รับลอจิก 0 และ CS ได้รับลอจิก 0 เช่นกัน แสดงว่า 8255 ทำการส่งข้อมูลจากพอร์ทที่ซีพียูต้องการติดต่อด้วยนั้นให้แก่ซีพียูทางดาต้าบัส

\overline{WR} (Write Enable)

ถ้าได้รับลอจิก 0 พร้อมกับ CS แล้ว 8255 จะส่งข้อมูลจากดาต้าบัสของซีพียูออกไปยังพอร์ทที่ซีพียูกำหนดได้

RESET

ทำการรีเซต (Reset) 8255 เข้าสู่โหมดอินพุต ทุกๆพอร์ท และเคลียร์สถานะต่างๆ ของ 8255

D0-D7

เป็นดาต้าบัส (Data Bus) ที่ใช้ในการรับส่งข้อมูลกับซีพียู

A0-A1

คือขาแอดเดรสที่ใช้ในการเลือกพอร์ทที่ซีพียูต้องการติดต่อ

00 = พอร์ท A

01 = พอร์ท B

10 = พอร์ท C

11 = พอร์ทควบคุม

PA0 - PA7

เป็นขาสัญญาณของพอร์ท A

PB0 - PB7


เป็นขาสัญญาณของพอร์ท B

PC0 - PC7

เป็นขาสัญญาณของพอร์ท C โดยแยกออกเป็น PC0 - PC3 และ PC4 - PC7

โดยสามารถแยกการทำงานได้โดยอิสระ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.2 แสดงแผนผังภายในของ 8255

จากรูปสามารถอธิบายหน้าที่การทำงานของแต่ละส่วนได้ดังต่อไปนี้

บัฟเฟอร์รับส่งข้อมูล (Data Bus Buffer)

เป็นบัฟเฟอร์ 8 บิต สองทิศทาง 3 สถานะ (3 - state) ใช้ในการอินเตอร์เฟสกับบัฟเฟอร์ข้อมูลของระบบ (system data bus) ข้อมูลจะถูกส่งหรือรับโดยผ่านทางบัฟเฟอร์ขึ้นอยู่กับการประมวลผลของซีพียู ทำให้ทำการส่งหรือรับข้อมูล

ลอจิกควบคุมการเขียนและการอ่าน (Read/Write and Control Logic)

ทำหน้าที่จัดการเกี่ยวกับการส่งข้อมูลและควบคุม หรือ status ทั้งภายในและภายนอก ส่วนนี้จะรับอินพุตจากบัสแอดเดรส และบัสควบคุมของซีพียูแล้วนำมาถอดรหัสในการควบคุมพอร์ท บล็อกนี้มีสายสัญญาณควบคุมจากภายนอก ดังต่อไปนี้

Chip Select (\overline{CS}) เมื่อขานี้ได้รับลอจิก "0" จะทำให้ 8255 ต่อเข้ากับระบบบัสของซีพียูอ่านหรือเขียนข้อมูลผ่านทางพอร์ทได้

Read (\overline{RD}) เป็นขาสัญญาณอินพุตที่ต้องส่งมาจากซีพียู เมื่อสัญญาณขานี้มีลอจิก "0" และ CS เป็น "0" ด้วย ซีพียูจะทำการอ่านข้อมูลจากบัสข้อมูลของ 8255

Write (\overline{WR}) เป็นขาสัญญาณการเขียนจะแอกทีฟเมื่อ CS เป็น "0" และ R เป็น "0" โดยสัญญาณนี้จะถูกส่งมาจากซีพียูทำให้ซีพียูสามารถเขียนข้อมูลบนบัสข้อมูลของ 8255 ได้

Port Select 0 and port Select 1 (A_0-A_1) สัญญาณอินพุตหัวสองขานี้จะต้องสัมพันธ์กับสัญญาณ \overline{RD} , \overline{WR} และ \overline{CS} เพื่อใช้ในการเลือกพอร์ทใช้งาน

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Reset (RESET) แยกที่พ "1" สำหรับขานี้ เมื่อมีลอจิก "1" เข้ามาจะทำให้เกิดการเคลียร์ รีจิสเตอร์ควบคุม (control register) และทุกพอร์ทจะถูกเซตสู่โหมดอินพุต

กลุ่มควบคุม A และกลุ่มควบคุม B (Grop A and Grop B controls)

แต่ละบล็อกจะรับคำสั่งจาก read/write control logic และรับ control word จากข้อมูลภายใน เพื่อใช้ในการควบคุมพอร์ท

Control Grop A จะควบคุมพอร์ท A และพอร์ท C บน (PC4-PC7)

Control Grop B จะควบคุมพอร์ท B และพอร์ทC ล่าง (PC0-PC3)

พอร์ท A,B และ C (Ports A,B and C)

8255 ประกอบด้วยพอร์ท 8 บิต 3 พอร์ท(พอร์ท A,B และ C)

การใช้งาน 8255

การโปรแกรมการทำงานของ 8255 แบ่งเป็น 3 โหมด คือ โหมด 0,โหมด1และโหมด2 ดังนี้

โหมด 0

เป็นโหมดอินพุตหรือเอาต์พุตพอร์ทอย่างใดอย่างหนึ่ง ซึ่งเรียกว่า Simple I/O Port และสามารถทำงานได้ทั้ง 3 พอร์ท คือ A,B และ C

โหมด 1

เป็นโหมดอินพุตหรือเอาต์พุตอย่างใดอย่างหนึ่ง ซึ่งทำงานแบบ handshaking ซึ่งสามารถทำงานได้เฉพาะพอร์ท A และ B การทำงานแบบ handshaking ก็คือระหว่างซีพียู กับพอร์ทและอุปกรณ์ภายนอกนั้น ขณะที่รับส่งข้อมูลกัน นอกจากจะรับข้อมูลกันแล้ว ยังต้องมีสัญญาณในการตอบรับในแต่ละครั้งของการรับส่งข้อมูล โดยผู้รับกับผู้ส่งจะต้องทำงานสัมพันธ์กันตลอดเวลา โดยพอร์ท A และ B ใช้ในการรับส่งข้อมูล ส่วนพอร์ท C จะเป็นตัวรับและส่งสัญญาณควบคุม

โหมด 2

ในโหมดนี้ เป็นการรับส่งข้อมูลแบบ handshaking เช่นกัน โดยในโหมดนี้ จะใช้พอร์ท A เท่านั้นในการใช้งาน และพอร์ท A ในโหมดนี้เป็นได้ทั้งอินพุตและเอาต์พุตพอร์ท (Bidirectional) และใช้พอร์ท C เป็นพอร์ทในการส่งสัญญาณควบคุม การใช้งานในโหมดนี้ ใช้เพียงพอร์ท A ในขณะเดียวกัน สามารถใช้พอร์ท B ในการทำงานโหมด 0 และ 1 ได้

ในที่นี้เราจะกล่าวเฉพาะการโปรแกรมการทำงานของ 8255 ในโหมด 0 หรือโหมดอินพุตเอาต์พุตแบบพื้นฐานเท่านั้น ดังต่อไปนี้

การกำหนดโหมดการทำงาน จะต้องส่งข้อมูลคำสั่งเข้าไปในพอร์ทควบคุมของ 8255 ซึ่งคือพอร์ทที่มี A_0 และ A_1 เป็น "1" แต่ละบิตข้อมูลที่ส่งเข้าไปในพอร์ทควบคุมจะมีความหมายในตัวเอง ลักษณะความหมายของแต่ละบิตข้อมูลจะแสดงได้ดังรูป 4.3

การโปรแกรม 8255 คือ การให้ค่ารหัสบิตต่างๆ เข้าไปในรหัสควบคุมแล้วส่งไปยังรีจิสเตอร์ของพอร์ทควบคุม ความหมายของบิตต่างๆมีดังนี้

บิต D7 เป็นบิตที่แสดงรหัสคำสั่งควบคุม ถ้าบิตนี้เป็น "1" หมายถึงรหัสควบคุมนี้จะมีผลต่อการเปลี่ยนแปลงโหมดต่างๆของ 8255

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บิต D6 และ D5 เป็นการเลือกโหมดของพอร์ท A ซึ่งมี 3 โหมดคือ โหมด 0, โหมด 1 และโหมด 2


บิต D4 ถ้ามีค่าเป็น "0" หมายถึงการกำหนดพอร์ท A เป็นพอร์ทเอาต์พุท ถ้ามีค่าเป็น "1" จะหมายถึงการกำหนดพอร์ท A เป็นพอร์ทอินพุท

บิต D3 เป็นบิตที่บอกถึงการเลือกพอร์ท C บน (PC4 - PC7) ถ้าเป็น "0" จะทำให้พอร์ท C บนเป็นพอร์ทเอาต์พุท

บิต D2 เป็นบิตที่บอกถึงการเลือกโหมดของพอร์ท B ถ้าเป็น "0" หมายถึงพอร์ท B เป็นโหมด 0 แต่ถ้าเป็น "1" หมายถึง การเลือกโหมด 1


บิต D1 เป็นการกำหนดการเลือกอินพุทเอาต์พุทของพอร์ท B ถ้าเป็น "0" หมายถึงเอาต์พุท ถ้าเป็น "1" หมายถึงอินพุท

บิต D0 เป็นการกำหนดอินพุทเอาต์พุทของพอร์ท C ล่าง ถ้าเป็น "0" หมายถึงเอาต์พุท ถ้าเป็น "1" หมายถึงอินพุท



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ 4.3 แสดงความหมายของแต่ละบิตของรหัสควบคุมให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.2 การทำงานพื้นฐานของวงจรที่ใช้งานจริง



รูปที่ 4.4 วงจร I/O PORT ที่ใช้งานจริง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรของพอร์ท I/O ที่ใช้ในโครงการแสดงดังในรูปที่ 4.4 วงจรนี้ทำหน้าที่ผ่านข้อมูลจากไมโครคอมพิวเตอร์ไปควบคุมส่วนอื่นๆของวงจรเครื่องทดสอบการตอบสนองในย่านความถี่เสียงให้ทำงานเป็นไปตามความต้องการและถูกต้องตามจังหวัดการทำงาน ส่วนของวงจรจะประกอบด้วย 2 ส่วนใหญ่ๆ คือ

-ไอซี 8255

-ไอซี Decode ได้แก่ไอซีเบอร์ 74LS138

ในโครงการชุดนี้จะใช้ไอซี 8255 ทำหน้าที่เป็นอินพุท,เอาต์พุทพอร์ท โดยจะใช้ทั้งหมด 4 ตัวด้วยกัน ตัวละ 3 พอร์ทก็จะได้พอร์ททั้งหมด 12 พอร์ท แต่ในการใช้งานจะไม่ใช้หมดทุกพอร์ท การถอดรหัสพอร์ทจะใช้ ไอซี 74LS138 เป็นตัวถอดรหัสทำหน้าที่เลือกตำแหน่งของพอร์ท 8255 ทั้งนี้การถอดรหัสหมายเลขพอร์ทอีกส่วนหนึ่งจะอยู่ใน Interface card ในรูป 4.4 จะแสดงไว้เพียง 9 พอร์ทเท่านั้น ทั้งนี้เพราะพอร์ทที่เหลือจะมีลักษณะเหมือนกันต่างกันตรงสายสัญญาณเลือกไอซีพอร์ทที่ต่อเข้ากับไอซี 74LS138เท่านั้น

4.2 การ์ดอินเตอร์เฟส

ส่วนนี้ใช้ในการเชื่อมต่อระหว่างเครื่องคอมพิวเตอร์กับเครื่องทดสอบการตอบสนองในย่านความถี่เสียง โดยทำการจัดเสียบเข้ากับสล็อต (Slot) ของเครื่องคอมพิวเตอร์ อาศัยบัสตำแหน่ง (address bus), บัสข้อมูล (data bus), สัญญาณควบคุมการอ่านเขียน, สัญญาณรีเซ็ต (reset) และไฟเลี้ยงจากคอมพิวเตอร์


4.2.1 รายละเอียดเกี่ยวกับสล็อตมาตรฐานของ IBM PC

ภายใน IBM PC ได้มีการออกแบบให้สามารถที่จะเพิ่มเติมวงจรอินเตอร์เฟสเข้าไปในภายหลังได้ โดยผ่านทางสล็อตที่อยู่บนเมนบอร์ด (Main Board) ซึ่งแต่ละสล็อตจะมีจำนวนขาทั้งสิ้น 62 ขา แบ่งออกเป็น 2 ซ้ำๆ ละ 31 ขา ส่วนการเรียกตำแหน่งขาของสล็อตเหล่านี้จะขึ้นอยู่กับว่าขานั้นอยู่ข้างใด (ซ้ายหรือขวา) ของสล็อต โดยขาที่อยู่ทางด้านซ้ายของสล็อตจะเรียกโดยใช้อักษร "B" นำหน้าเลขตำแหน่งของขา ส่วนขาที่อยู่ทางด้านขวาของสล็อตจะเรียกโดยใช้อักษร "A" นำหน้าเลขตำแหน่งของขา

แต่ละขาของสล็อตเหล่านี้จะเชื่อมต่อกับเส้นสัญญาณต่างๆบนเมนบอร์ด ทำให้การสร้างวงจรอินเตอร์เฟสกับ IBM PC สามารถทำได้โดยสะดวก ซึ่งเส้นสัญญาณที่เชื่อมต่อกับขาของสล็อตเหล่านี้จะประกอบไปด้วย เส้นสัญญาณของบัสแอดเดรส, บัสข้อมูล, บัสควบคุมสำหรับการอ่าน/เขียนข้อมูลจากหน่วยความจำหรือพอร์ท I/O, เส้นสัญญาณสำหรับการขออินเทอร์รัพท์ของวงจรอินเตอร์เฟส, เส้นสัญญาณสำหรับการขอ DMA, สัญญาณฐานเวลา (Timing Signal) ต่างๆที่ใช้ในระบบ, เส้นสัญญาณแสดงการรีเฟรชหน่วยความจำ และสัญญาณสำหรับตรวจสอบความผิดพลาด (I/O CHECK)

นอกจากเส้นสัญญาณเหล่านี้แล้ว สล็อตบนเมนบอร์ดยังเชื่อมต่อกับแหล่งจ่ายไฟต่างๆที่ใช้ในระบบอีกด้วย คือ +5 Vdc, -5 Vdc, +12 Vdc, -12 Vdc

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



จุดสัญญาณ	ตำแหน่งขาบนบอร์ด	จุดสัญญาณ
GND	B01	I/O CHECK
RESET	B02	D7
+5V	B03	D6
IRQ2	B04	D5
5V	B05	D4
DRD2	B06	D3
+12V	B07	D2
Not Used	B08	D1
+12V	B09	D0
GND	B10	IO
MEMW	B11	CH RDY
MEMR	B17	AEN
KOWC	B13	A19
KORC	B14	A18
DACK3	B15	A17
DACK1	B16	A16
DRD3	B18	A15
DRFO1	B19	A14
DACK0	B14	A13
CLK	B20	A12
IRQ7	B21	A11
IRQ6	B22	A10
IRQ5	B23	A9
IRQ4	B24	A8
IRQ3	B25	A7
DACK2	B26	A6
TC	B27	A5
ALE	B28	A4
+5V	B29	A3
D3C	B30	A2
GND	B31	A1
		A0

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 4.5 ตำแหน่งขาของสล็อตมาตรฐานของ IBM PC
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายละเอียดเกี่ยวกับสัญญาณต่างๆ

OSC (Oscillator; ขา B30):

ขานี้เป็นเอาต์พุตที่เชื่อมต่อกับสัญญาณคล็อกที่มีค่าความถี่สูงสุดบนเมนบอร์ด คือ 14.31818MHz ซึ่งมีคาบเวลาประมาณ 70 nanosec และมี Duty Cycle (ช่วงเวลาใน 1 คาบที่สัญญาณคล็อกมีลอจิกเป็น "1" หารด้วยคาบเวลาทั้งหมด) ประมาณ 50 % สัญญาณคล็อกอื่นๆของระบบนั้นจะถูกสร้างขึ้นโดยการหารสัญญาณคล็อกนี้ สัญญาณนี้จะไม่ Synchronize กับสัญญาณอื่นๆบนบัสของระบบ

CLK (Clock; ขา B20):

ขาสัญญาณนี้เป็นเอาต์พุต ซึ่งต่อกับสัญญาณคล็อกที่ถูกสร้างขึ้นโดยการหารสัญญาณ OSC ด้วย 3 ทำให้ได้ความถี่ประมาณ 4.77 MHz ค่า Duty Cycle ประมาณ 1/3 คือ ใน 1 คาบจะมีช่วงเวลาที่ เป็นลอจิก "1" เท่ากับ 1/3 ของคาบเวลาทั้งหมด หรือประมาณ 70 nanosec และช่วงเวลาที่ เป็นลอจิก "0" เท่ากับ 2/3 ของคาบเวลาทั้งหมด หรือประมาณ 140 nanosec

สัญญาณนี้เป็นสัญญาณที่ถูกใช้ เป็นคล็อกของระบบ

RESET DRV (ขา B2):

ขาสัญญาณนี้เป็นเอาต์พุต ซึ่งจะแอกทีฟ (ลอจิก "1") ในช่วงที่เริ่มจ่ายไฟให้กับระบบ และจะยังคงแอกทีฟไปจนกว่าระบบต่างๆภายในพร้อมที่จะทำงานได้ โดยทั่วไปสัญญาณนี้จะถูกนำไปใช้ในการรีเซ็ตวงจร อินเทอร์เฟซหรืออุปกรณ์ I/O

A0-A19 (Address Bus; ขา A31-A12):

ขาสัญญาณนี้มีทั้งหมด 20 ขา เป็นเอาต์พุต ซึ่งใช้สำหรับกำหนดแอดเดรสของหน่วยความจำหรือ I/O ที่ต้องการติดต่อด้วย โดย A0 จะมีนัยสำคัญต่ำสุด A19 จะมีนัยสำคัญสูงสุด ซึ่งในขบวนการ DMA เขียนข้อมูลลงหน่วยความจำโดยตรงจะใช้แอดเดรสทั้งหมด 20 เส้น

สำหรับการอ้างแอดเดรสของ I/O พอร์ท จะใช้สัญญาณเพียง 16 เส้นคือ A0-A15 ซึ่งอ้างอิงได้เพียง 64K พอร์ทเท่านั้น แต่การใช้งานจริงนั้น I/O พอร์ทจะอ้างเพียง 10 เส้น คือ A0-A9 เท่านั้น

D0-D7 (Data Bus; ขา A9-A2):

ขาสัญญาณนี้จะเป็นแบบ Bi-direction ซึ่งจะต่อกับบัสข้อมูลของระบบ เพื่อทำหน้าที่ในการส่งผ่านข้อมูลระหว่าง I/O พอร์ทกับ PC โดยบิต D0 จะมีนัยสำคัญต่ำสุด D7 มีนัยสำคัญสูงสุด สำหรับไบสไคเคิลของการเขียนข้อมูล หรือ อ่านลงบัส โดยขึ้นอยู่กับ \overline{IOW} หรือ \overline{MEMW} กับ \overline{IOR} หรือ \overline{MEMR}

ALE (Address Latch Enable; ขา B23):

ขาสัญญาณนี้เป็นสัญญาณเอาต์พุตที่ 8088 Bus Controller สร้างขึ้นเพื่อใช้สำหรับแสดงการเริ่มต้นของไบสไคเคิล และแสดงให้อุปกรณ์ภายนอกทราบว่าแอดเดรสที่ 8088 ต้องการจะติดต่อด้านนั้นถูกส่งออกมาบนบัสแอดเดรสแล้ว โดยที่สัญญาณ ALE นี้จะเปลี่ยนจากลอจิก "1" เป็น "0" เมื่อค่าแอดเดรสที่ต้องการถูกส่งออกมาบนบัสข้อมูลเรียบร้อยแล้ว ดังนั้นขอบข่ายของสัญญาณ ALE นี้จะถูกใช้ในการแลทช์ค่าแอดเดรสจากบัสแอดเดรส/ข้อมูล (Address/Data Bus: A0-A19) ของ 8088 ทำให้สามารถแยกค่าแอดเดรส (A0-A19) และข้อมูล (A0-A7) ออกจากกันได้ สัญญาณ ALE จะแอกทีฟเฉพาะในไบสไคเคิลที่สร้างขึ้นโดย 8088 เท่านั้น โดยจะไม่แอกทีฟในระหว่างขบวนการ DMA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นขาสัญญาณที่บอกถึงความผิดพลาดในการรับส่งข้อมูลซึ่งตรวจสอบจากพาริตีบิท ถ้าพาริตีบิทที่อ่านจากหน่วยความจำกับพาริตีบิทที่สร้างขึ้นจากขบวนการรับส่งข้อมูลมีค่าไม่เท่ากัน แสดงว่าเกิดการผิดพลาดในการรับส่งข้อมูล สัญญาณนี้จะทำให้เกิดการอินเตอร์รัพท์ซีพียูแบบ NMI เพื่อบอกให้ซีพียูทราบว่าเกิด Parity Error ขึ้น ซีพียูจะแสดงข้อความบอกความผิดพลาดขึ้นและจะหยุดการทำงาน (Halt) เพื่อให้ผู้ใช้ตรวจสอบหาสาเหตุของการผิดพลาด

I/O CHRDY (I/O Channel Ready; ขา A10):

ขาสัญญาณนี้จะถูกทำให้แอกทีฟโดยอุปกรณ์ I/O หรือหน่วยความจำที่ไม่สามารถทำงานได้ทันกับระบบ ดังนั้น จะต้องทำการหน่วงระบบให้ทำงานช้าลง ด้วยการเพิ่ม Wait States โดยการทำให้สัญญาณนี้แอกทีฟในช่วงเวลาที่ I/O ได้รับสัญญาณจากการตีโค้ดแอดเดรส, สัญญาณ-MEMB, สัญญาณ-MRQW, สัญญาณ- \overline{IOR} , สัญญาณ- \overline{IOW}

IRQ2-IRQ7 (Interrupt Request 2-7; ขา B4 และ B25-B21):

เป็นขาสัญญาณอินเตอร์รัพท์ซีพียู โดยปกติสัญญาณนี้จะมีสถานะเป็น "0" เสมอ ถ้าต้องการอินเตอร์รัพท์ซีพียู ให้ส่งพัลส์ที่เป็นลอจิก "1" ให้กับมัน โดยไม่จำเป็นต้องคำนึงถึงคาบเวลาของพัลส์ ทั้งนี้เพราะระบบของ IBM ตัวอินเตอร์รัพท์คอนโทรลเลอร์ (8259 Interrupt Controller) จะถูกโปรแกรมให้ทำการตรวจสอบสัญญาณอินเตอร์รัพท์โดยใช้ขอบขาของสัญญาณนี้

\overline{IOR} (I/O Read ; ขา B14):

ขาสัญญาณนี้เป็นเอาท์พุท แอกทีฟที่ลอจิก "0" ที่สร้างขึ้นโดย 8288 Bus Controller เพื่อใช้ในการแสดงว่าบัสไชลีเซลของการอ่านข้อมูลจาก I/O พอร์ท เพื่อให้ I/O พอร์ทที่มีแอดเดรสตรงกับแอดเดรสบนบัสนั้นส่งข้อมูลลงมาบนบัส โดยข้อมูลจะต้องถูกส่งลงบนบัสข้อมูลก่อนขอบขาขึ้นของ \overline{IOR}

\overline{IOW} (I/O Write ; ขา B13):

ขาสัญญาณนี้เป็นเอาท์พุท แอกทีฟที่ลอจิก "0" ซึ่งถูกสร้างโดย 8288 เพื่อใช้แสดงว่าบัสไชลีเซลที่เกิดขึ้นเป็นบัสไชลีเซลของการเขียนข้อมูลลงบนพอร์ท I/O เพื่อให้ I/O รับข้อมูลที่อยู่บนบัสไปเก็บไว้

MEMW (Memory Write; ขา B11):

ขานี้เป็นเอาท์พุทแอกทีฟที่ลอจิก "0" สร้างโดย 8288 Bus Controller สร้างขึ้นในระหว่างบัสไชลีเซลในการเขียนข้อมูลลงในหน่วยความจำของ 8088 สัญญาณ MEMW นี้จะถูกส่งออกมาเพื่อให้หน่วยความจำที่แอดเดรสตรงกับค่าแอดเดรสบนบัสแอดเดรสนั้น ทำการรับข้อมูลที่อยู่บนบัสข้อมูลไปเก็บไว้ โดยทั่วไปหน่วยความจำจะรับข้อมูลในช่วงขอบขาขึ้นของสัญญาณ MEMW

สำหรับในระหว่างขบวนการ DMA นั้น 8237A-5 DMA -Controller จะทำการควบคุมบัสด่างๆของระบบแทน 8088 และสัญญาณ MEMW จะถูกใช้ในบัสไชลีเซลของการเขียนข้อมูลลงในหน่วยความจำ(ข้อมูลถูกส่งจากอุปกรณ์ I/O ไปให้กับหน่วยความจำ)

MEMR (Memory Reda ; ขา B12):

ขานี้เป็นเอาท์พุทจาก 8288 ซึ่งสัญญาณนี้จะแอกทีฟ(ลอจิก"0")ในระหว่างบัสไซเคิลของการอ่าน ข้อมูลจากหน่วยความจำของ 8088 เพื่อให้หน่วยความจำที่มีแอดเดรสตรงกับค่าแอดเดรสบนบัสแอดเดรสนั้น ทำการส่งข้อมูลออกมาบนบัสข้อมูล โดยหน่วยความจำนั้นจะต้องส่งข้อมูลออกมาในช่วงเวลา 30 nanosec ก่อนที่สัญญาณ \overline{MEMW} จะกลับเป็นลอจิก "1" ทั้งนี้เพื่อให้ 8088 ได้รับข้อมูลที่ถูกต้อง

สำหรับในระหว่างขบวนการ DMA นั้น DMA-Controller จะควบคุมบัสต่างๆของระบบแทน 8088 และ สัญญาณ \overline{MEMR} จะถูกใช้ในบัสไซเคิลของการอ่านข้อมูลจากหน่วยความจำ(ข้อมูลถูกส่งจากหน่วยความจำ ไปให้กับอุปกรณ์ I/O)

DRQ1-DRQ3 (DMA Request 1-3 ; ขา B18,B6 และ B16):

เป็นขาสัญญาณใช้ในการขอทำขบวนการ DMA โดยที่ DRQ1 มีลำดับความสำคัญมากที่สุด และ DRQ3 มีลำดับความสำคัญน้อยที่สุด

อย่างไรก็ตาม 8237A-5 ยังมีแชนแนลสำหรับการขอ DMA อยู่อีก 1 แชนแนล คือ แชนแนลที่ 0 (DRQ0) ซึ่งในความเป็นจริงแล้วแชนแนลนี้จะมีลำดับความสำคัญที่สูงกว่าแชนแนลที่ 1 แต่จะไม่ถูกต่อออกมาจาก ขาสล็อต เนื่องจาก IBM PC จะใช้แชนแนลที่ 0 นี้ในการรีเฟรชหน่วยความจำที่เป็น dynamic RAM

การทำ DMA ทำได้โดยทำให้ขาสัญญาณนี้มีสถานะเป็น "1" แล้วรอจนกระทั่งได้รับตอบสนองการทำ DMA จากที่พื้ญโดยการตรวจสอบสัญญาณ \overline{DACK} ที่ส่งออกมา

 $\overline{DACK0}$ - $\overline{DACK3}$ (DMA Acknowledge 0-3 ; ขา B19,B17,B26 และ B15):

สัญญาณทั้ง 4 นี้เป็นเอาท์พุทแอกทีฟที่ลอจิก "0" ซึ่ง 8237A-5 สร้างขึ้นเพื่อแสดงให้วงจรภายนอกที่ ขอ DMA ทราบว่าการขอ DMA นั้นได้รับการตอบสนองแล้ว และ 8237A-5 จะเข้าสู่ขบวนการ DMA เพื่อให้การ ส่งผ่านข้อมูลระหว่างอุปกรณ์ I/O ที่ขอ DMA กับหน่วยความจำเกิดขึ้นได้โดยตรง(คือ ไม่ต้องผ่าน 8088) โดย สัญญาณ \overline{DACK} นี้จะแอกทีฟในแชนแนลใดก็ขึ้นอยู่กับว่าขบวนการ DMA ที่เกิดขึ้นนั้นเป็นการตอบสนองต่อ การ DMA ขอในแชนแนลใด

วงจรรีเฟรชจะไม่สามารถขอ DMA ผ่านทางแชนแนล 0 ได้ เพราะสัญญาณ DRQ0 จะไม่ถูกต่อ ออกมายังขาของสล็อต แต่สัญญาณ $\overline{DACK0}$ จะถูกต่อออกมายังสล็อตด้วย (ขา B19) ทั้งนี้ก็เพื่อที่จะแสดงให้วง จรรีเฟรชต่างๆทราบว่าขบวนการ DMA ที่เกิดขึ้นในช่วงเวลาที่แอกทีฟนั้น เป็นขบวนการที่ใช้สำหรับการ รีเฟรชหน่วยความจำที่เป็น Dynamic RAM ซึ่งวงจรรีเฟรชที่ใช้หน่วยความจำประเภทนี้สามารถจะนำไป ใช้ในการรีเฟรช Dynamic RAM ที่อยู่ในวงจรได้

AEN (Address Enable ; ขา A11):

ขาสัญญาณนี้จะแอกทีฟเมื่อตัวควบคุม DMA ได้ทำการควบคุมบัสต่างๆของระบบแล้ว ดังนั้นการอ้าง พอร์ทของอุปกรณ์ I/O จะต้องใช้สัญญาณนี้ในการติคิตด้วย เพื่อที่จะไม่ทำให้เกิดการติดต่อบหว่างระบบกับ อุปกรณ์ I/O ตัวอื่นยกเว้นตัวที่กำลังทำขบวนการ DMA อยู่

T/C (Terminal Count ; ขา B27):

เป็นขาสัญญาณที่บอกอุปกรณ์ I/O ที่ทำ DMA ให้ทราบว่าจำนวนข้อมูลที่ได้รับส่งในขบวนการ DMA นี้ ครบจำนวนแล้ว โดยจะส่งสัญญาณนี้เป็นพัลส์ให้กับอุปกรณ์ I/O

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บัสของแหล่งจ่ายไฟของระบบ

+5 Vdc (ขา B3 และ B29):

ขาสัญญาณนี้ต่ออยู่กับไฟ DC เรกูเลเตอร์ +5 โวลต์ของระบบ

+12 Vdc (ขา B9):

ขาสัญญาณนี้ต่ออยู่กับไฟ DC เรกูเลเตอร์ +12 โวลต์ของระบบ

-5 Vdc (ขา B5):

ขาสัญญาณนี้ต่ออยู่กับไฟ DC เรกูเลเตอร์ -5 โวลต์ของระบบ

-12 Vdc (ขา B7):

ขาสัญญาณนี้ต่ออยู่กับไฟ DC เรกูเลเตอร์ -12 โวลต์ของระบบ

GND (ขา B1, B10 และ B31):

ขาทั้งสามนี้จะต่อเข้ากับกราวด์ (Ground) ของระบบ

การใช้งานแอดเดรสสำหรับพอร์ต I/O ในคอมพิวเตอร์


พอร์ต I/O ที่ใช้งานอยู่ในคอมพิวเตอร์จะมี 1,024 พอร์ต ซึ่งจะถูกแบ่งออกเป็น 2 กลุ่ม กลุ่มละ 512 พอร์ต

-กลุ่มแรกเป็นกลุ่มของพอร์ต I/O ที่อยู่บนเมนบอร์ดคอมพิวเตอร์ จะมีแอดเดรส 0000H-01FFH หรือแอดเดรสที่ A9 เป็น 0 สำหรับแอดเดรสในกลุ่มนี้จะถูกใช้อ้างอิงแอดเดรสบนชิพพอร์ตและอุปกรณ์ I/O บนเมนบอร์ดของคอมพิวเตอร์

-กลุ่มที่สองเป็นกลุ่มของพอร์ต I/O ที่ถูกใช้งานอยู่บนการ์ดที่ใช้เสียบบนสลอตต่างๆ ของคอมพิวเตอร์ สำหรับแอดเดรสเหล่านี้จะเริ่มต้นจากแอดเดรส 0200H-03FFH ซึ่งก็คือ A9 เป็น 1

Number Port (Hex)	Type of Equipment
001-01F	DMA CONTROLLER 1,8237A-5
020-03F	INTERRUPT CONTROLLER หมายเลข 1,8259A สวิทช์
040-05F	TIMER 8254-2
060-06F	8042 KEYBOARD
070-07F	CLOCK NMI-MOS RAM
080-08F	DMA PAGE REGISTER
0A0-0BF	INTERRUPT CONTROLLER 2,8259A
0C0-0DF	DMA CONTROLLER 2,8237A-5
U0	CLEAR MATH PROCESSOR
U1	RESET MATH PROCESSOR
0F8-0FF	MATH PROCESSOR
1F0-1F8	HARD DISK
200-207	IO GAME
208-277	NOT USE
278-27F	PRINTER PORT NO 2
280-2F7	NOT USE
2F8-2FF	SERIAL PORT NO 2
300-31F	PROTOTYPE CARD
320-35F	NOT USE
360-36F	SPARE
370-377	NOT USE
378-37F	PRINTER PORT NO 1
380-38F	SDLC, BSYNC 2
390-3AF	NOT USE
3B0-3BF	MONOCHROM AND PRINTER
3C0-3CF	SPARE
3D0-3DF	COLOUR DISPLAY MONITOR
3F0-3F7	CONTROL DISK/KEY
3F8-3FF	SERIAL PORT NO 1

4.2.2 การทำงานพื้นฐานของการ์ดอินเตอร์เฟสที่ใช้ในโครงงาน



รูปที่ 4.7 วงจรการ์ดอินเตอร์เฟสกับคอมพิวเตอร์ที่ใช้ในโครงงาน

จากรูปอธิบายการทำงานได้ดังนี้ วงจรการ์ดอินเตอร์เฟสประกอบด้วย วงจรถอดรหัสหมายเลขพอร์ท ซึ่งจะถอดรหัสทั้งหมายเลขพอร์ทที่ใช้งานจริงและพอร์ทภายในไอซี 8255 ที่ใช้เพื่อควบคุมพอร์ทต่างๆ ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ให้เป็นพอร์ทอินพุทหรือเอาต์พุทขึ้นอยู่กับรหัสที่ส่งเข้าไปในพอร์ทควบคุมของ 8255 วงจรนี้จะถอดรหัสหมายเลขพอร์ทตั้งแต่หมายเลข 300H ถึง 31FH (ออกแบบให้ใช้งานได้เต็มช่วงที่กำหนดให้ prototype มาตรฐานของ IBM PC)

นอกจากวงจรถอดรหัสหมายเลขพอร์ทแล้ววงจรของการคิวนเตอร์เฟสยังประกอบด้วยส่วนของ wait state เพื่อให้ระบบทำงานได้กับคอมพิวเตอร์ที่ทำงานที่ความถี่สูงเกินกว่าอุปกรณ์บางตัวของระบบจะทำงานได้ทัน wait state มีหลักการทำงาน คือ จะทำการหน่วงเวลาสัญญาณสำหรับการอ่านหรือเขียนออกไป โดยการให้ลอจิกแก่ขา I/O CH RDY ของคอมพิวเตอร์ ส่วนช่วงเวลาที่จะหน่วงนั้นจะขึ้นอยู่กับระยะเวลาในการหน่วง ซึ่งในส่วนนี้จะใช้วงจรหารความถี่มาทำงาน ซึ่งประกอบไปด้วยไอซี 6,7 และ 8

ไซเคิล (cycle) ของการทำงานในการอ่านหรือเขียนกับพอร์ท ซึ่งเป็นอุปกรณ์ I/O จะใช้เวลาในกระบวนการ 4 ไซเคิลของสัญญาณนาฬิกาหลักที่ซีพียู (CPU) ได้รับ ถ้าที่ขา I/O CH RDY มีลอจิกเป็น "0" จำนวนไซเคิลของกระบวนการติดต่อพอร์ทจะเพิ่มขึ้น นั่นคือความถี่ที่จะส่งเข้าไปในสายเชื่อมโยงจะมีความถี่ต่ำลง

ในส่วนของ wait state นี้จะใช้จัมเปอร์เพื่อให้สามารถเลือกได้ว่าจะใช้หรือไม่ใช้ wait state และยังใช้จัมเปอร์ในการเลือกช่วงเวลาของ wait state อีกด้วย

ในวงจรของการคิวนเตอร์เฟสใช้ไอซีเบอร์ 74LS245 เป็นบัฟเฟอร์ในการติดต่อกับสัญญาณหรืออุปกรณ์ภายนอก เพื่อป้องกันความผิดพลาดในการรับส่งข้อมูล โดยไอซี 10 ทำหน้าที่เป็นบัฟเฟอร์ของบัสข้อมูล D0-D7 ส่วนไอซี 9 เป็นบัฟเฟอร์ของสัญญาณ A0-A4 , \overline{IOR} , \overline{IOW} และ RST ที่มาจากวงจร I/O Port

บทที่ 6


โปรแกรมควบคุมการทำงาน

ในส่วนของโปรแกรมควบคุมการทำงานจะกล่าวถึงโปรแกรมที่ใช้ควบคุมการวัดผลการตอบสนอง ความถี่ โปรแกรมนี้จะถูกพัฒนาบนภาษาซี ซึ่งสามารถอธิบายถึงขั้นตอน (Flow Chart) การทำงานได้ดังรูปที่ 5.1


จากรูปขั้นตอนของโปรแกรมสามารถอธิบายการทำงานได้ดังนี้

การทำงานของโปรแกรมจะเริ่มต้นด้วยการกำหนดหน้าที่และค่าเริ่มต้นให้กับพอร์ทต่างๆ ของ 8255 หลังจากนั้นก็จะเป็นการเปลี่ยนแปลงค่าซึ่งค่าที่เปลี่ยนแปลงประกอบด้วย ค่าความถี่เริ่มต้น, ค่าสเกลตาราง dB ด้านสูง, ค่าสเกลตาราง dB ด้านต่ำ และค่าแอมพลิจูด โดยโปรแกรมจะทำการกำหนดค่าเริ่มต้นเหล่านี้ไว้ก่อนโดยค่าความถี่เริ่มต้นจะกำหนดไว้ที่ 1-Hz, ค่าสเกล dB ด้านสูงกำหนดไว้ที่ 10 dB และค่าสเกล dB ด้านต่ำกำหนดไว้ที่ -10 dB ส่วนค่าแอมพลิจูดกำหนดไว้ที่ 1 โวลท์ ซึ่งโปรแกรมเกี่ยวกับการเปลี่ยนแปลงค่าต่างๆดังกล่าวจะอยู่ในฟังก์ชัน FreqRes (Void FreqRes) สำหรับตารางล็อกการิทึมที่ใช้ในที่นี้จะใช้ตารางล็อกการิทึมขนาด 4 ช่วงหรือ 4 ดีเคด (decade) ซึ่งจะครอบคลุมย่านความถี่จาก 10 Hz ถึง 10 kHz ซึ่งการสร้างตารางล็อกการิทึมนี้จะอยู่ในฟังก์ชันเทเบิลล็อก (Void Tablelog) ส่วนกระบวนการสแกนความถี่และการพล็อตกราฟจะอยู่ในฟังก์ชันสแกนฟรีควนซี (Void ScanfreqdB) ในการสแกนความถี่จะทำการคำนวณหาความถี่ที่เปลี่ยนไปในเชิงล็อกการิทึมแล้วคำนวณหาค่าที่อยู่ในรูปของแรงดันที่จะไปควบคุมความถี่แล้วแปลงเป็นค่าทางดิจิทัลแยกส่งให้กับพอร์ทแต่ละพอร์ทที่มีขนาด 8 บิต โดยเมื่อได้ค่าแรงดันแล้วจะหาค่าในทางดิจิทัลได้โดยการหารด้วย 10^{-3} เก็บในตัวแปร Vr เพราะแต่ละสแต็ปของดีเอซีจะมีค่า 1 mV นำค่าที่ได้มาหารด้วย 256 โดยไม่คิดเศษและไม่มีการปัดเศษ ผลหารที่ได้จะเป็นค่าทางบิตที่มีนัยสำคัญสูง (MSB) เก็บในตัวแปร fmsb แล้วนำค่าของ fmsb คูณด้วย 256 เก็บในตัวแปร Vrp นำ Vr มาลบด้วย Vrp ได้ผลลัพธ์เป็นส่วนของบิตที่มีนัยสำคัญต่ำ (LSB) เก็บในตัวแปร flsb แล้วส่งให้กับพอร์ทต่อไป ซึ่งพอร์ททางด้าน MSB คือหมายเลข #309 และพอร์ททางด้าน LSB คือหมายเลข #308 พอร์ทหมายเลข #309 จะเป็นพอร์ทสำหรับควบคุมค่า Capacitor timing ส่วนการวัดขนาดของสัญญาณเพื่อนำมาหาอัตราส่วนนั้น จะทำการอ่านค่า ADC ผ่านพอร์ทหมายเลข #304 และ #305 โดยที่หมายเลข #304 จะเป็นของด้านอินพุท (Vin) และ #305 จะเป็นของเอาต์พุท (Vout) ค่าที่อ่านได้นี้จะถูกนำมาคำนวณค่า gain ซึ่งค่า gain ที่ได้จากการคำนวณจะนำไปพล็อตค่าแสดงผลบนกราฟเซมิล็อก

*หมายเหตุ โปรแกรมควบคุมการทำงานแสดงไว้ในภาคผนวก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 รูปที่ 5.1 แสดงขั้นตอน (Flow Chart) ของโปรแกรมควบคุมการทำงาน
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงชื่อของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.1 แสดงขั้นตอน (Flow Chart) ของโปรแกรมควบคุมการทำงาน (ต่อ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6

การทดลองและผลการทดลอง


ในบทนี้ได้ทำการทดลองเพื่อตรวจสอบการทำงานของเครื่องทดสอบการตอบสนองในย่านความถี่-
เสียง โดยการทดลองแบ่งเป็น 2 ขั้นตอน ดังต่อไปนี้

6.1 การทดสอบวงจรที่ใช้ในโครงการ

เป็นการทดสอบวงจรที่ใช้งานจริง ซึ่งวงจรสมบูรณของโครงการได้แสดงไว้ในรูปที่ 6.17 การทดสอบ
ทำได้โดยแยกทดสอบการทำงานของวงจรแต่ละวงจร โดยทำการป้อนสัญญาณเข้าที่ส่วนอินพุทของวงจร แล้ว
ทำการวัดสัญญาณเอาต์พุท ณ จุดต่างๆ ซึ่งได้ผลการทดลองของแต่ละวงจรมีดังนี้คือ

6.1.1 ส่วนของวงจรเจเนอเรเตอร์


ทำการลงวงจรแหล่งจ่ายไฟ (Power Supply) และวงจรสมบูรณของเจเนอเรเตอร์แล้วทำการ
ทดสอบซึ่งในส่วนของวงจรแหล่งจ่ายไฟจะป้อนสัญญาณอินพุทขนาด +15 และ -15 โวลท์ สัญญาณเอาต์
พุทนี้จะได้ +12 และ -12 กับ +7 และ -7 โวลท์ ป้อนสัญญาณไฟตรงที่เข้าสู่อส่วนของวงจรเจเนอเรเตอร์
ซึ่งจะได้สัญญาณเอาต์พุทออกมาสองรูปแบบด้วยกันคือรูปซายน์และรูปสี่เหลี่ยม โดยสัญญาณรูปซายน์จะทำ
การวัดที่ขา 12 ของไอซี XR 2206 ส่วนสัญญาณเอาต์พุทรูปสี่เหลี่ยมทำการวัดที่ขา 11 แสดงรูปผลการทดลอง
ได้ดังต่อไปนี้



รูปที่ 6.1 แสดงสัญญาณเอาต์พุทรูปซายน์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าความถี่ของสัญญาณเอาต์พุตของส่วนวงจรเจเนอเรเตอร์สามารถที่จะปรับเปลี่ยนได้โดยการเปลี่ยนค่าของตัวคาปาซิเตอร์ที่ต่อที่ขา 5 และ ขา 6 ของไอซี XR 2206 ซึ่งการเลือกเพื่อทำการเปลี่ยนค่าของตัวคาปาซิเตอร์จะกระทำผ่านรีเลย์สวิทช์ดังนั้นการควบคุมค่าความถี่จึงสามารถกระทำได้ ส่วนสัญญาณเอาต์พุตรูปสี่เหลี่ยมนั้นสามารถแสดงได้ดังรูปต่อไปนี้



รูปที่ 6.2 แสดงสัญญาณเอาต์พุตรูปสี่เหลี่ยม

6.1.2 ส่วนของวงจรเรียงกระแส

ทำการลงอุปกรณ์ในวงจรและทดสอบวงจรดังต่อไปนี้ ทำการวัดอัตราขยายของส่วนของวงจรร้อยๆที่ประกอบภายในวงจรดังต่อไปนี้

- [1] อัตราขยายของวงจรออปแอมป์ไอซี CA 3140 แสดงได้ดังต่อไปนี้

$$\text{ผลจากการวัด} \quad \text{อัตราขยาย} = V_o/V_{in} = 2/5 = 0.4$$

$$\text{ผลจากการคำนวณ} \quad \text{อัตราขยาย} = 0.357$$

- [2] อัตราขยายของวงจรออปแอมป์ไอซี 2A4558 แสดงได้ดังต่อไปนี้

$$\text{ผลจากการวัด} = \text{ผลจากการคำนวณ} \quad \text{คืออัตราขยาย} = V_o/V_{in} = 5/5 = 1$$

- [3] อัตราขยายของวงจรออปแอมป์ไอซี 2B4558 แสดงได้ดังต่อไปนี้

$$\text{ผลจากการวัด} \quad \text{อัตราขยาย} = V_o/V_{in} = 4.4/5 = 0.88$$

$$\text{ผลจากการคำนวณ} \quad \text{อัตราขยาย} = 1.526$$


และทำการทดลองป้อนสัญญาณอินพุตรูปซายน์จากฟังก์ชันเจเนอเรเตอร์เข้าที่จุด IN ของวงจรแล้ววัดค่าสัญญาณเอาต์พุตและสังเกตดูคลื่นที่จุดต่างๆ ผลการทดลองได้ดังที่จะแสดงในรูปดังต่อไปนี้ ซึ่งได้จากการวัดสัญญาณที่จุดต่อไปนี้คือ การวัดสัญญาณเมื่อสัญญาณอินพุตรูปซายน์ผ่านส่วนของออปแอมป์ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IC1 CA3140 แล้วผ่านไดโอด D1 1N4148 และทำการวัดสัญญาณเมื่อผ่านส่วนของวงจรมายซึ่งวงจรส่วนนี้ประกอบด้วยออปแอมป์ IC 2A4558 และ IC 2B4558 ที่จุด DC OUT ซึ่งจะได้เอาท์พุทสุดท้ายของส่วนวงจรเรียงกระแสเป็นสัญญาณดีซี


สัญญาณอินพุทรูปซายน์แสดงดังนี้



รูปที่ 6.3 สัญญาณอินพุทรูปซายน์ของส่วนวงจรเรียงกระแส



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อให้นักศึกษาได้ศึกษาและนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.5 สัญญาณเอาต์พุตของส่วนวงจรเรียงกระแส

6.1.3 วงจรขยายกำลัง

เมื่อทำการต่อวงจรขยายกำลัง ทำการทดสอบและปรับแต่งซึ่งจะแยกออกเป็น 2 ลักษณะด้วยกันคือ

1. การปรับแต่ง เมื่อจ่ายไฟเลี้ยงจากแหล่งจ่ายไฟ (+15 V และ -15 V) ให้กับวงจรขยายกำลัง ทำการวัดค่าแรงดันตามจุดต่างๆ ดังกล่าวไว้ในหัวข้อ 3.3 ซึ่งในขณะที่ทำการวัดนั้นยังไม่ป้อนสัญญาณเข้าที่อินพุตของวงจร ค่าที่วัดได้นำไปเปรียบเทียบกับค่าที่ออกแบบไว้เพื่อทำการปรับแต่งวงจร

2. การทดสอบ เมื่อทำการปรับแต่งวงจรแล้ว ทำการทดสอบวงจรโดยการป้อนสัญญาณเข้าที่อินพุต สัญญาณที่ป้อนให้แก่วงจรจะป้อนสัญญาณรูปซายน์ และสัญญาณรูปสี่เหลี่ยม ซึ่งเป็นรูปสัญญาณที่ได้จากชุดกำเนิดความถี่ ทำการวัดสัญญาณที่เอาต์พุตของวงจร สัญญาณที่ป้อนเข้าอินพุตของวงจรจะถูกขยายโดยวงจรนี้

6.1.4 การลดทอนสัญญาณ

การทดลองจะทำการป้อนสัญญาณอินพุตรูปซายน์เข้าที่ส่วนอินพุตของวงจร แล้ววัดสัญญาณเอาต์พุตที่ส่วนต่างๆดังต่อไปนี้

วงจรส่วนยกระดับแรงดันเอซี ทดลองป้อนสัญญาณอินพุตเอซีแล้ววัดสัญญาณเอาต์พุตที่ขา 7 ของ IC1B 4558 แสดงผลการทดลองได้ดังตาราง


อินพุตเอซี (V_{p-p})	เอาต์พุตที่ถูกยกระดับ	อัตราขยาย
0.7	1.3	1.857
1	1.8	1.8

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานที่ถูกต้องเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งยังมีโทษปรับและจำคุกสำหรับผู้ละเมิดลิขสิทธิ์ที่มีการนำไปใช้

แสดงภาพของสัญญาณที่ผ่านส่วนของวงจรถอดระดับแรงดันเอซีดังรูปที่ 6.7 ซึ่งแรงดันนี้จะเป็นแรงดันอ้างอิงของส่วนดีเอซีต่อไป


เอาต์พุตของส่วนยกระดับแรงดันเอซี = แรงดันอ้างอิงของส่วนดีเอซี

ส่วนดีเอซีทำการทดสอบโดยการป้อนแรงดันอ้างอิงที่ได้ผ่าน VR_3 เข้าที่ขา 14 (VR+) และวัดเอาต์พุตที่จุด V_o จะได้สัญญาณดังแสดงในรูปที่ 6.8 ซึ่งถ้าหากเราปรับค่า VR_3 และ VR_4 ไม่ดีก็จะทำให้สัญญาณที่จุด V_o เพี้ยนได้ และถ้าหากสัญญาณดิจิทัลควบคุมเป็นศูนย์หมดก็จะไม่มีสัญญาณเอาต์พุตออกมา ส่วนเอาต์พุตของสัญญาณเมื่อผ่านส่วนของวงจรถอดระดับแรงดันดีซีแสดงดังรูปที่ 6.9 และแสดงสัญญาณอินพุตที่ป้อนดังรูปต่อไปนี้




รูปที่ 6.6 สัญญาณอินพุตเอซี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.7 แสดงสัญญาณที่ผ่านส่วนของวงจรระดับแรงดันอ้างอิง



รูปที่ 6.8 สัญญาณเมื่อผ่านส่วนของวงจรตัดระดับแรงดันดีซี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.1.5 วงจรแปลงสัญญาณอนาล็อกเป็นดิจิทัล

การทดสอบวงจร การทดสอบวงจรเอชดีโดยการแยกทดสอบเฉพาะส่วนเอชดี โดยการป้อนสัญญาณอินพุตซีซีเข้าที่ขา 6 ของไอซีโดยการให้แสดงผลของสัญญาณดิจิทัลเอาต์พุตโดยใช้หลอดแอลอีดีและใช้ตารางข้างล่างประกอบ โดยเอาต์พุตโวลต์แดง = โวลต์แดงกลุ่ม MS + โวลต์แดงกลุ่ม LS

เลขฐานสิบหก	เลขฐานสอง	ค่าโบนารีแปรศรัน		ค่าเซ็นเตอร์เอาต์พุตโวลต์แดง $V_{REF}/2 = 2.56 V_{DC}$	
		กลุ่ม MS	กลุ่ม LS	กลุ่ม MS	กลุ่ม LS
F	1 1 1 1	15/16	15/256	4.800	0.30
E	1 1 1 0	7/8	7/128	4.480	0.28
D	1 1 0 1	13/16	13/256	4.160	0.26
C	1 1 0 0	3/4	3/64	3.840	0.24
B	1 0 1 1	11/16	11/256	3.520	0.22
A	1 0 1 0	5/8	5/128	3.200	0.20
9	1 0 0 1	9/16	9/256	2.880	0.18
8	1 0 0 0	1/2	1/32	2.560	0.16
7	0 1 1 1	7/16	7/256	2.240	0.14
6	0 1 1 0	3/8	3/128	1.920	0.12
5	0 1 0 1	5/16	5/256	1.600	0.10
4	0 1 0 0	1/4	1/64	1.280	0.08
3	0 0 1 1	3/16	3/256	0.960	0.06
2	0 0 1 0	1/8	1/128	0.640	0.04
1	0 0 0 1	1/16	1/256	0.320	0.02
0	0 0 0 0			0	0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ตารางแสดงผลการทดลองของวงจรเอชดี


V_{REF} [Vref/2]	อินพุต V_{IN} [DC]	ผลการทำงานของแอลดีดี								เอาต์พุตโวลต์แดง V_o กลุ่ม MS + V_o กลุ่ม LS
		D_{B7}	D_{B6}	D_{B5}	D_{B4}	D_{B3}	D_{B2}	D_{B1}	D_{B0}	
2.5	1.2	0	1	0	0	0	0	1	0	$1.28 + 0.040 = 1.320$
	1.9	0	1	1	0	0	1	1	1	$1.920 + 0.140 = 2.06$
	2.0	0	1	1	0	1	0	0	0	$1.920 + 0.160 = 2.08$
	2.6	1	0	0	0	0	1	1	1	$2.560 + 0.140 = 2.70$
	3.0	1	0	0	1	1	1	0	0	$2.880 + 0.240 = 3.12$
	3.5	1	0	1	1	0	1	1	1	$3.520 + 0.140 = 3.66$
	4.2	1	1	0	1	0	1	1	1	$4.160 + 0.140 = 4.30$
	4.5	1	1	1	0	0	1	1	1	$4.480 + 0.140 = 4.62$
	5.0	1	1	1	1	1	1	1	1	$4.8 + 0.3 = 5.1$

6.2 การทดสอบโดยใช้โปรแกรมควบคุมการทำงานและแสดงผลสัญญาณเอาต์พุต

ในการทดสอบเกี่ยวกับการวัดผลการตอบสนองของควมถี่นี้ ทำได้โดยการต่อวงจรสมบูร์น ดังแสดงในรูปที่ 6.17 เข้ากับส่วน I/O Ports และการคอินเตอร์เฟส การทดสอบจะใช้วงจรกรองควมถี่แบบกรองควมถี่ต่ำผ่าน (Low pass filter) และกรองควมถี่สูงผ่าน (High pass filter) เป็นวงจรทดสอบ เมื่อทำการทดลองใช้โปรแกรมควบคุมการทำงานและแสดงผล จะได้ผลการทดลองดังต่อไปนี้


การทดสอบวงจรที่ 1






รูปที่ 6.10 กราฟแสดงผลการทดสอบวงจรกรองความถี่ต่ำผ่านซึ่งมีความถี่คัทออฟ 1.5 kHz

การทดสอบวงจรที่ 2




รูปที่ 6.11 แสดงวงจรกรองความถี่ต่ำผ่านซึ่งมีความถี่คัทออฟ 1 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.12 กราฟแสดงผลการทดสอบวงจรกรองความถี่ต่ำผ่านซึ่งมีความถี่คัทออฟ 1 kHz

การทดสอบวงจรที่ 3




รูปที่ 6.13 แสดงวงจรกรองความถี่สูงผ่านซึ่งมีความถี่คัทออฟ 1 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.14 กราฟแสดงผลการทดสอบวงจรกรองความถี่สูงผ่านซึ่งมีความถี่คutoff 1 kHz

การทดสอบวงจรที่ 4



รูปที่ 6.15 แสดงวงจรกรองความถี่ต่ำผ่านซึ่งมีความถี่คutoff 589 Hz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





รูปที่ 6.16 กราฟแสดงผลการทดสอบวงจรกรองความถี่ต่ำผ่านซึ่งมีความถี่คutoff 589 Hz



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 6.17 แสดงวงจรหม้อแปลงเครื่องทดสอบการตอบสนองในย่านความถี่เสียง



บทที่ 7

สรุปผลการทดลองและวิจารณ์

โครงการเครื่องทดสอบการตอบสนองในย่านความถี่เสียง ใช้วัดและทดสอบผลตอบสนองความถี่ของวงจรหรืออุปกรณ์ใดๆ ที่ทำงานในย่านความถี่เสียง โดยใช้ซอฟต์แวร์ (Software) ควบคุมการทำงาน ทั้งนี้จากการทำโครงการ ได้ทำการศึกษาวงจรเขียนโปรแกรมควบคุมการทำงาน ซึ่งต้องศึกษาทั้งทางด้าน ฮาร์ดแวร์ (Hardware) ,ซอฟต์แวร์ และการติดต่อกับคอมพิวเตอร์ ผลจากการทำโครงการ พบว่า

ในส่วนของฮาร์ดแวร์ ความสามารถของวงจรยังมีข้อจำกัด ซึ่งเราอาจทำการพัฒนาให้มีศักยภาพที่ดีต่อไปได้

ในส่วนของวงจรเจเนเรเตอร์ แม้ว่าเราจะมีกรเพิ่มวงจรแก้ไขแรงดันในวงจรสมบูร์ณ์แล้วก็ตาม แต่การเปลี่ยนความถี่ในช่วงการเปลี่ยนย่านวัดความถี่ยังคงจะแก้ไขให้เหมาะสมขึ้นได้อีก ข้อควรระวังอีกประการหนึ่งคือแหล่งจ่ายไฟของวงจรที่ต่อขึ้นมาใช้นั้นมีกำลังจำกัด ดังนั้นถ้านำไปใช้ร่วมกับวงจรอื่นๆอาจจะทำให้ระดับไฟเลี้ยงที่ได้ไม่คงที่ได้ เป็นผลให้ความถี่ที่ผลิตขึ้นจากเครื่องกำเนิดสัญญาณไม่คงที่ด้วย ในส่วนของวงจรมกำเนิดสัญญาณนี้ สัญญาณที่ได้ยังมีรูปแบบของรูปคลื่นน้อย เราสามารถปรับปรุงเพิ่มเติมรูปคลื่นอื่นๆเข้าไปเพื่อให้งานได้มากขึ้น และเราสามารถเพิ่มเติมในส่วนของโปรแกรมเพื่อควบคุมการทำงาน และเพิ่มย่านวัดของวงจรได้โดยการเพิ่ม Counting ให้สามารถทำงานได้ในหลายช่วงความถี่มากยิ่งขึ้น

ในส่วนของวงจรเร็คติไฟลาย สัญญาณเอาท์พุทที่ได้ยังเป็นระดับแรงดันคิซีไม่เรียบหรือคงที่ และพบว่าที่ความถี่สูงๆ ผลของวงจรจะผิดพลาดมาก แต่ทว่าผลการทดสอบในย่านความถี่เสียงให้ผลเป็นที่พอยอมรับได้ การแก้ไขอาจทำได้โดยปรับปรุงในส่วน of filter ที่อยู่ข้างหน้าภาคสุดท้าย โดยการให้ค่าตัวเก็บประจุ หรือตัวต้านทานให้เหมาะสม

ในส่วนของวงจรลดทอนสัญญาณ สัญญาณเอาท์พุทที่ได้มีรูปคลื่นเพี้ยนไปบ้าง ทั้งนี้เนื่องมาจากแหล่งจ่ายไฟที่จ่ายให้วงจรไม่คงที่ แนวทางแก้ไขคือ ควรจะรักษาระดับแรงดันไฟเลี้ยงให้คงที่มากที่สุด

ในส่วนของการติดต่อกับคอมพิวเตอร์และการเขียนโปรแกรมสนับสนุนการทำงานของคอมพิวเตอร์นั้น เมื่อทำการทดสอบการทำงาน of เครื่องทดสอบการตอบสนองในย่านความถี่เสียงกับวงจรองความถี่ที่ใช้เป็นวงจรทดสอบ พบว่ารูปภาพของสัญญาณที่ได้ดีพอสมควร แม้ว่ากราฟแสดงผลการตอบสนองความถี่ที่ได้เส้นกราฟจะไม่ราบเรียบเป็นไปตามทฤษฎีอย่างเที่ยงตรงนัก แต่ก็เพียงพอที่จะสามารถทราบถึงคุณสมบัติของวงจรที่นำมาทดสอบได้ อนึ่งโปรแกรมที่ใช้ควบคุมการทำงานยังมีฟังก์ชันการทำงาน of โปรแกรมน้อย ทำให้ขีดความสามารถของเครื่องทดสอบการตอบสนองในย่านความถี่เสียงยังจำกัดอยู่ ดังนั้นการแก้ไขพัฒนาจึงควรทำในส่วนโปรแกรมควบคุมการทำงานให้มีหน้าที่หลากหลายขึ้นตามความจำเป็นที่อาจจะเกิดขึ้น ซึ่งเรื่องนี้คงสามารถทำได้ในหลายสถานะภาพแล้วแต่งานที่ใช้

จากการศึกษาและทำโครงการทั้งหมด แม้ว่าผลที่ได้จะไม่สมบูรณ์ดังที่มุ่งหวัง แต่ก็ให้ผลเป็นที่น่าพอใจ และพอที่จะถือเป็นพื้นฐานในการนำไปประยุกต์ใช้และพัฒนาขอบเขตความสามารถในการทำงานจริงต่อไปในอนาคตได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

#include<stdio.h>
#include<stdlib.h>
#include<conio.h>
#include<graphics.h>
#include<math.h>
#include<dos.h>
#include<bios.h>

#define ENTER          7181
#define Esc            283
#define RIGHT_ARROW   19712
#define LEFT_ARROW    19200

void Initial();
void Logo();
void FreqRes();
void Opengraph();
int Check(int a);
void Tablelog(float fl,float ampl,float upper,float lower);
void ScanfreqdB(float fl,float ampl,float upper,float
lower,int Xmin,int Ymin);

int DIRECTVIDEO;
int num;
float fl,upper,lower,ampl,amp;
int key;

int main()
{
    DIRECTVIDEO=1;
    Initial();
    clrscr();
    Opengraph();
    Logo();
    FreqRes();
    return 0;
}

void Initial()
{
    outp(0x303,0x90);
    outp(0x307,0x92);
    outp(0x30B,0x80);
    outp(0x30F,0x89);

    outp(0x302,0x00);
    outp(0x308,0x00);
    outp(0x309,0x00);
    outp(0x30A,0x01);
    outp(0x30D,0x04);
    return;
}

void Opengraph()
{
    int gdriver=DETECT,gmode,errorcode;

    initgraph(&gdriver,&gmode,"");
    errorcode=graphresult();
    if(errorcode!=0)
    {
        printf("Graphics error: %s\n",grapherrormsg
(errorcode));
        printf("Press any key to halt");
        getch();
        exit(1);
    };
    return;
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

void Logo()
{
    setbkcolor(LIGHTGRAY);
    settextstyle(TRIPLEX_FONT,HORIZ_DIR,5);
    setusercharsize(5,4,5,1);
    setcolor(WHITE);
    outtextxy(100,5,"Audio Frequency Tester");
    settextstyle(SMALL_FONT,HORIZ_DIR,5);
    outtextxy(230,200,"Version 1.1");
    outtextxy(280,240,"Presented by...");
    outtextxy(300,270,"WALAILUK");
    outtextxy(378,270,"PRASONGSOOK");
    outtextxy(500,270,"35104371");
    outtextxy(300,290,"SUPATAT");
    outtextxy(378,290,"INKHOW");
    outtextxy(500,290,"35104425");
    outtextxy(300,310,"ANORAT");
    outtextxy(378,310,"JORNKHAM");
    outtextxy(500,310,"35104527");
    setcolor(RED);
    settextstyle(SMALL_FONT,HORIZ_DIR,6);
    outtextxy(260,220,"December 1995");
    outtextxy(180,380,"Telecommunications Department");
    outtextxy(220,400,"Faculty of Engineering");
    outtextxy(300,420,"KMIT'L");
    while(!kbhit())
    {
        setcolor(WHITE);
        settextstyle(SMALL_FONT,HORIZ_DIR,5);
        outtextxy(225,460,"Press any key to continue");
        delay(400);
    };
    closegraph();
    return;
}

```

```

void FreqRes()
{
    int X1=22,Y1=6,X2=57,Y2=21,Xmin=100,Ymin=100;
    int i;
    char key1;

LOOP:
    window(1,1,80,25);
    clrscr();
    gotoxy(26,2); printf("Telecommunication Engineering");
    gotoxy(29,3); printf("Faculty of Engineering");
    gotoxy(21,4); printf("King Mongkut's Institute of
Technology");
    gotoxy(35,5); printf("Ladkrabang");
    for(i=X1+1;i<X2;i++)
    {
        gotoxy(i,Y1); putchar(196);
        gotoxy(i,Y2); putchar(196);
    };
    for(i=Y1+1;i<Y2;i++)
    {
        gotoxy(X1,i); putchar(179);
        gotoxy(X2,i); putchar(179);
    };
    gotoxy(X1,Y1); putchar(218);
    gotoxy(X1,Y2); putchar(192);
    gotoxy(X2,Y1); putchar(191);
    gotoxy(X2,Y2); putchar(217);
    window(X1,Y1,X2,Y2);
    textbackground(WHITE);
    textcolor(RED);

```

เอกสารนี้เป็นลิขสิทธิ์ของสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง การคัดลอกหรือการนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาตถือว่าผิดกฎหมาย

```

gotoxy(3,9);   printf("[Esc]  exit");
gotoxy(3,12);  printf("You choose 1 or ESC?");

do
{
    i = getch();
}while(i!= '1' && i!=27);;
if(i==27)
{
    outp(0x302,0x00);
    outp(0x308,0x00);
    outp(0x309,0x00);
    outp(0x30A,0x00);
    outp(0x30D,0x04);
    clrscr();
    exit(1);
}
X1=19;  Y1=7;
X2=56;  Y2=17;
fl=1;
upper=10; lower=-10;
ampl=1;
outp(0x302,0xff);
outp(0x308,0x00);
outp(0x309,0x00);
outp(0x30A,0x01);
outp(0x30D,0x00);
LOOP1:
window(1,1,80,25);
clrscr();
gotoxy(15,23); printf("Left : New edit");
gotoxy(35,23); printf("Right : OK");
gotoxy(55,23); printf("Esc : To menu");
window(X1+1,Y1+1,X2-1,Y2-1);
textcolor(BLUE);
gotoxy(8,1);   printf("FREQUENCY RESPONSE TEST");
gotoxy(5,4);   printf("Lower Frequency: ");
gotoxy(5,5);   printf("Amplitude(0-2V): ");
gotoxy(5,6);   printf("Upper dB      : ");
gotoxy(5,7);   printf("Lower dB      : ");
gotoxy(7,9);   printf("New edit");
gotoxy(25,9);  printf("OK");
gotoxy(23,4);  printf(" %10.2f", fl);
gotoxy(23,5);  printf(" %10.2f", ampl);
gotoxy(23,6);  printf(" %10.2f", upper);
gotoxy(23,7);  printf(" %10.2f", lower);
LOOP2:
while(bioskey(1)==0);
key=bioskey(0);
Check(key);
if(num==1)
{
    gotoxy(15,9);
    while(bioskey(1)==0);
    key=bioskey(0);
    Check(key);
    if(num==3)
    {
        gotoxy(25,4);      clrscr();
        scanf("%f",&fl);
        gotoxy(25,5);      clrscr();
        scanf("%f",&ampl);
        amp=ampl*256/2;
        outp(0x302,amp);
        gotoxy(25,6);      clrscr();
        scanf("%f",&upper);
        gotoxy(25,7);      clrscr();
        scanf("%f",&lower);
        gotoxy(15,9);
        goto LOOP2;
    }
}

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        else goto LOOP2;
    }
    else if(num==2)
    {
        gotoxy(27,9);
        while(bioskey(1)==0);
        key=bioskey(0);
        Check(key);
        if(num==3)
        {
            Opengraph();
            Tablelog(fl,amp,upper,lower);
            ScanfreqdB(fl,amp,upper,lower,Xmin,Ymin);
            do
            {
                key1=getch();
            }while(key1!=27);
            closegraph();
            goto LOOP1;
        }
        else goto LOOP2;
    }
    else if(num==3)
    {
        Opengraph();
        Tablelog(fl,amp,upper,lower);
        ScanfreqdB(fl,amp,upper,lower,Xmin,Ymin);
        do
        {
            key1=getch();
        }while(key1!=27);
        closegraph();
        goto LOOP1;
    }
    else if(num==4) goto LOOP;
}

int Check(int b)
{
    if(b==LEFT_ARROW) {gotoxy(15,9); num=1;}
    if(b==RIGHT_ARROW) {gotoxy(27,9); num=2;}
    if(b==ENTER) num=3;
    if(b==Esc) num=4;
    return(num);
}

void Tablelog(float fl,float amp,float upper,float lower)
{
    int Xmin=100,Ymin=100;
    int i,j,x,xa,ya,Xmax,Ymax,sig=3;
    char *string,str[25];
    double k;

    ya = 0;
    setlinestyle(DOTTED_LINE,0,NORM_WIDTH);
    setbkcolor(BLACK);
    for(i=1;i<=7;i++)
    {
        line(Xmin,ya+Ymin,Xmin+480,ya+Ymin);
        ya +=50;
    };
    x = Xmin;
    line(Xmin,Ymin,Xmin,Ymin+300);
    line(Xmin+480,Ymin,Xmin+480,Ymin+300);
    for(i=1;i<=4;i++)
    {

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    for(j=1;j<=9;j++)
    {
        xa=120*(log10(j+1)-log10(j));
        line(x+xa,Ymin,x+xa,400);
        x += xa;
    };
};
settextstyle(SANS_SERIF_FONT,HORIZ_DIR,2);
outtextxy(Xmin+110,Ymin-70," Frequency Response Test ");
settextstyle(SMALL_FONT,HORIZ_DIR,5);
outtextxy(Xmin-8,Ymin+310," 1");
outtextxy(Xmin+102,Ymin+310," 10");
outtextxy(Xmin+217,Ymin+310," 100");
outtextxy(Xmin+337,Ymin+310," 1K");
outtextxy(Xmin+452,Ymin+310," 10K");
outtextxy(Xmin-25,Ymin-20,"dB");
outtextxy(Xmin+200,Ymin+360,"Esc : Exit");
k=(upper-lower)/6;
ya = Ymin-10;

for(i=1;i<=7;i++)
{
    string = gcvt((double)upper,sig,str);
    if(upper>=0 && upper<10) xa=Xmin-50;
    else if(upper>=10 && upper<100) xa=Xmin-50;
    else if(upper>=100) xa=Xmin-58;
    if(upper<=0 && upper>=-10) xa=Xmin-50;
    outtextxy(xa,ya,string);
    ya +=50;
    upper -=k;
}
return:
}

void ScanfreqdB(float fl,float amp,float upper,float
lower,int Xmin,int Ymin)
{
    int x,y,x1,ya,center,i,j,ctrelay,flsb,fmsb;
    float dB,a,b,f,c,ADC1,ADC2,vr,vrp;

    setlinestyle(SOLID_LINE,0,NORM_WIDTH);
    dB = (upper-lower)/6;
    a = (-1)*lower;
    center = (a/dB)*50;
    b = 50/dB;
    x = Xmin;
    y = Ymin+300;
    i = 1;
    j = 1;
    x1 = 0;

do
{
    if(j==1) f=1;
    if(j==2) f=10;
    if(j==3) f=100;
    if(j==4) f=1000;
    if(j==5) f=10000;
    f = f*i;
    x1 = 120*(log10(i+1)-log10(i));
    x+=x1;
    if(f<=45)
    {
        c = 2e-6;
        ctrelay = 0x01;
    }
    else if(f>45 && f<=416)
    {
        c = 0.22e-6;
        ctrelay = 0x02;
    }
}

```

```

else if(f>416 && f<=10000)
{
    c = 6.9e-9;
    ctrelay = 0x04;
}
else if(f>10000) goto J1;
vr = 10000*c*f*3;
vr = vr/(1e-3);
fmsb = vr/256;
vrp = fmsb*256;
flsb = vr-vrp;
outp(0x30D,0x00);
outp(0x302,amp);
outp(0x308,flsb);
outp(0x309,fmsb);
outp(0x30A,ctrelay);
delay(100);
outp(0x30d,0x80);
delay(100);
outp(0x30d,0x00);
ADC1 = inp(0x304);
ADC2 = inp(0x305);
a = 20 * log10(ADC2/ADC1);
y = a*b;
Y = ya-y-center;
if(y>=ya) y=ya;
else if(y<=ya-300) y-=100;
if(f==1) moveto(100,y);
lineto(x,y);
i++;
if(i==10) {i=1; j++;};
if(j==5) goto J1;
delay(100);
}while(!bioskey(1));
J1:
sound(1200);
delay(400);
nosound();
return;
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

โครงการชุดนี้สำเร็จลงได้ด้วยความช่วยเหลือของบุคคลหลายท่านด้วยกันซึ่งทางผู้จัดทำขอ
ขอบพระคุณเป็นอย่างยิ่ง และขอขอบพระคุณ อาจารย์วิวัฒน์ กิรานนท์ อาจารย์ที่ปรึกษาโครงการที่ได้ให้คำ
แนะนำปรึกษาด้วยดีตลอดมา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

- [1] ธานีทร ภาวศาสตร์วงศ์, ทินกร ตึก, " การอินเทอร์เฟส IBM PC " ; กรุงเทพฯ: พิสิฐเซ็นเตอร์การพิมพ์
- [2] เหมิคอนดัคเตอร์อิเล็กทรอนิกส์ " พื้นฐานวงจร เหตุติ ดิจูเอ ตอน 1 วงจรแปลงดิจิทัลเป็นอนาลอก "ฉบับที่ 102 ตุลาคม- พฤษภาคม 2533.
- [3] เหมิคอนดัคเตอร์อิเล็กทรอนิกส์ " พื้นฐานวงจร เหตุติ ดิจูเอ ตอน 2 วงจรแปลงอนาลอกเป็นดิจิทัล " ฉบับที่ 103 ธันวาคม 2533.
- [4] บริษัทซีเอ็ดยูเคชั่นจำกัด; " คู่มือไอซี CMOS 4000 SERIES " ,2532.
- [5] Donald L.. Schilling and Charles Belowe ; "Electronic circuit Discrete And Integrated ", Third Edition McGraw- Hill.
- [6] Robert B. Northop ; " Analog Electronic Circuits Analysis and Application", Addison - Wesley Pub. Co.
- [7] Robert F. Couglin and Fredrich F. Driscoll ; " Operational Amplifiers & Linear Integration Circuit ", Fourth Edition Prentice -Hall Inc.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้