



ระบบควบคุม ทู-ไวร์มัลติเพล็กซ์

TWO-WIRE MULTIPLEX CONTROLLER SYSTEM



โดย

นายคทายุทธ์ เสนิตันติกุล

นายโสภณ อธิธิโสภณกุล

นายอนุชา จิตภักดี

วัน เดือน ปี..... 15 ส.ค ๒๕๖๐  
เลขทะเบียน..... ๐๓๗๒๖๐  
เลขเรียกหนังสือ..... โธ๘๖๖๖๒๓ 13๖๕

ปฏิญานีพจน์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2538

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุก

037230

ระบบควบคุม ทู-ไวร์ มัลติเพล็กซ์  
TWO-WIRE MULTIPLEX CONTROLLER SYSTEM



ปริญญาานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ**ปีการศึกษา 2538** เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2538

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง ระบบควบคุม ทู-ไวร์ มัลติเพล็กซ์

TWO- WIRE MULTIPLEX CONTROLLER SYSTEM

ผู้จัดทำ

1. นาย คทายุทธ์ เสนีตันติกุล 36013005
2. นาย ไสภณ อธิธิไสภณกุล 36013045
3. นาย อนุชา จิตภักดี 36013046

  
..... อาจารย์ที่ปรึกษา  
( อาจารย์ เกரியงไกร วงศ์โรจนกรณ )

  
..... อาจารย์ที่ปรึกษา  
( ผศ.ดร. สุวิพล สิทธีชีวภาค )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบควบคุม ทู-ไวร์ มัลติเพล็กซ์  
TWO-WIRE MULTIPLEX CONTROLLER SYSTEM

โดย นาย ศทาฤทธิ์ เสนีตันติกุล 36013005  
นาย ไสภณ อธิธิโสภณกุล 36013045  
นาย อนุชา จิตภักดี 36013046

อาจารย์ที่ปรึกษา อาจารย์ เกรียงไกร วงศ์โรจนารักษ์  
ผศ.ดร. สุวิพล สิริทธิชีวภาค

บทคัดย่อ

ในปัจจุบันนี้การติดต่อสื่อสารกันไม่ว่าจะเป็นการส่ง ข่าวสาร, ข้อมูล, ภาพและเสียง มีความต้องการใช้กันมากขึ้นในวงการธุรกิจและกิจการอื่นๆ บางครั้งจะมีอุปสรรคทำให้ไม่สามารถติดต่อสื่อสารกันได้ เช่นคู่สายไม่เพียงพอกับความต้องการ ปรวิญญาณินพนธ์ฉบับนี้ได้ศึกษา และพัฒนาวิธีการมัลติเพล็กซ์ที่ใช้ในการติดต่อสื่อสาร ซึ่งเป็นแบบ ทูไวร์มัลติเพล็กซ์ สามารถส่งและรับสัญญาณหลายๆ สัญญาณในเวลาเดียวกัน ซึ่งสัญญาณเป็นแบบดิจิทัลโดยใช้สายนำสัญญาณร่วมกันเพียง 2 สาย และสามารถส่งได้พร้อมๆกันถึง 128 แชนแนล ซึ่งเป็นการประหยัดเวลารวมถึงอุปกรณ์และราคาในการติดตั้งอีกทั้งเป็นประโยชน์ในการใช้งานกับระบบ ISDN ที่ใช้ในอนาคตอันใกล้นี้

ABSTRACT

Nowadays, Communication transfer as information, message picture or voice becomes necessary in business and etc. Sometimes there are not enough wires so that the connection cannot be made.

This project describes the study and development of the multiplexing method. The multiplexing is a 2-wire multiplexing system and can simultaneously transmit and receive more than one signal over a common circuit. The digital signals can be transmitted over the same 2-wire line system which is capable to send and receive about 128 channels from any direction. This method saves the installation cost and time. In the future, the advantages in communication transfer through the use of the DUPLINE system combining with ISDN system will be valuable.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2	
ทฤษฎีและหลักการมัลติเพล็กซ์	
2.1 การมัลติเพล็กซ์สัญญาณ	2
2.2 คุณสมบัติของการสื่อสารด้วยสัญญาณดิจิทัล	4
2.3 TDM	4
2.4 ระบบทวิมัลติเพล็กซ์	
2.4.1 แชนแนลเจนเนอเรเตอร์ ( channel generator )	5
2.4.2. ตัวส่ง ( transmitter )	8
2.4.3. ตัวรับ ( receiver )	9
2.5 การนำระบบทวิมัลติเพล็กซ์ไปใช้งาน	10
2.6 การตั้งรหัสสัญญาณ	15
2.7 การใช้ตัวส่งตัวในการควบคุมตัวรับหลายๆ ตัว	16
2.8 การใช้ตัวส่งหลายๆ ตัวควบคุมตัวรับตัวเดียว	17
2.9 การใช้ตัวส่งและตัวรับหลายๆ ตัว	18
2.10 การส่งผ่านข้อมูล	19
บทที่ 3	
การออกแบบวงจร	
3.1 หลักการทำงานของตัวส่ง	21
3.2 หลักการทำงานของตัวรับ	22
3.3 หลักการทำงานของแชนแนลเจนเนอเรเตอร์	24
บทที่ 4	
การทดลองและผลการทดลอง	45
บทที่ 5	
วิจารณ์ สรุปผลและแนวทางการพัฒนา	
5.1 การเชื่อมต่อกับปริ้นเตอร์	50
5.2 การเชื่อมต่อกับคอมพิวเตอร์	

	หน้า
5.3 การเชื่อมต่อกับโครงข่ายสายโทรศัพท์	52
5.4 การเชื่อมต่อกับโปรแกรมเมเบิลคอนโทรลเลอร์	54
5.5 ลักษณะการวางสายแบบต่างๆ	55

ภาคผนวก

กิตติกรรมประกาศ

หนังสืออ้างอิง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## สารบัญรูป

หน้า

### บทที่ 2

รูปที่ 2.1	แสดงเฟรมของการเชื่อมต่อของสัญญาณแต่ละแขนแนล	2
รูปที่ 2.2	แสดงสัญญาณซิงก์ที่มีแอมพลิจูดสูงกว่าแอมพลิจูดของสัญญาณข่าวสาร	3
รูปที่ 2.3	แสดงสัญญาณซิงก์มีศักย์เป็นลบเมื่อสัญญาณข่าวสารมีศักย์เป็นบวก	3
รูปที่ 2.4	แสดงสัญญาณซิงก์ที่มีความถี่ตั้งที่ความถี่หนึ่งเป็นช่วง ๆ	3
รูปที่ 2.5	แสดงสัญญาณซิงก์มีช่วงกว้างของพัลส์กว้างกว่าสัญญาณข่าวสาร	3
รูปที่ 2.6	แสดงลักษณะการมัลติเพล็กซ์แบบ TDM	5
รูปที่ 2.7	บล็อกไดอะแกรมของแขนแนลเจนเนอเรเตอร์	6
รูปที่ 2.8	แสดงการตั้งรหัสโดยสวิตช์ภายในตัวส่งและตัวรับ	7
รูปที่ 2.9	แสดงลักษณะสัญญาณพัลส์ปกติ และสัญญาณพัลส์เมื่อมีการส่ง	8
รูปที่ 2.10	แสดงขบวนสัญญาณใน 1 TDM	8
รูปที่ 2.11	แสดงบล็อกไดอะแกรมของตัวส่ง	9
รูปที่ 2.12	แสดงบล็อกไดอะแกรมของตัวรับ	10
รูปที่ 2.13	ระบบการต่อสายทั่วไปสำหรับควบคุมไหลต 8 ตัว	12
รูปที่ 2.14	แสดงการใช้ระบบทูโวล์สำหรับควบคุมไหลต 8 ตัว	12
รูปที่ 2.15	แสดงการต่อสายทั่วไปสำหรับส่งสัญญาณกลับไปแสดงการทำงานของไหลต	13
รูปที่ 2.16	แสดงการใช้ระบบทูโวล์สำหรับส่งสัญญาณกลับไปแสดงการทำงานของไหลต	14
รูปที่ 2.17	แสดงระบบพื้นฐานการส่งผ่านสัญญาณ	15
รูปที่ 2.18	แสดงการส่งสัญญาณพร้อมกันสองทิศทาง	16
รูปที่ 2.19	แสดงการใช้ตัวส่งควบคุมตัวรับหลาย ๆ ตัว	17
รูปที่ 2.20	แสดงการใช้ตัวส่งหลาย ๆ ตัวควบคุมตัวรับตัวเดียว	17
รูปที่ 2.21	แสดงการใช้ตัวส่งตัวเดียว 8 แขนแนลควบคุมตัวรับ 8 ตัว	18
รูปที่ 2.22	แสดงการใช้ตัวส่งตัวเดียว 8 แขนแนลควบคุมตัวรับตัวเดียว 8 แขนแนล	18
รูปที่ 2.23	แสดงการส่งผ่านข้อมูลที่มีการแสดงผลการวัดแบบดิจิทัล	19
รูปที่ 2.24 และ 2.25	แสดงการส่งข้อมูลจากที่หนึ่งไปอีกที่หนึ่งโดยใช้ทูโวล์	20

### บทที่ 3

รูปที่ 3.1	แสดงวงจรดีเทคต์สัญญาณรีเซ็ทจากขบวนพัลส์ TDM	21
รูปที่ 3.2	แสดงวงจรไฟเลี้ยงของตัวส่ง	21
รูปที่ 3.3	แสดงวงจรดีเทคต์สัญญาณรีเซ็ทจากขบวนพัลส์ TDM	22

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.4 แสดงวงจร pulse duration detector	22
รูปที่ 3.5 แสดงวงจรภาคเข้าที่พุทของตัวรับ	23
รูปที่ 3.6 แสดงวงจรภาคจ่ายไฟของตัวรับ	23
รูปที่ 3.7 แสดงวงจรกำเนิดความถี่	24
รูปที่ 3.8 แสดงวงจรกำเนิดขบวนพัลส์ TDM	24
รูปที่ 3.9 แสดงวงจรภาคเข้าที่พุทของเซนแนลเจนเนอเรเตอร์	25
รูปที่ 3.10 แสดงวงจรภาคอินพุทของเซนแนลเจนเนอเรเตอร์	25
รูปที่ 3.11 แสดงวงจรควบคุมให้วงจรกำเนิดพัลส์หยุดทำงาน	26
รูปที่ 3.12 แสดงวงจรภาคจ่ายไฟให้เซนแนลเจนเนอเรเตอร์	26
รูปที่ 3.13 แสดงสัญญาณรูปคลื่นเมื่อตัวส่งมีการส่งสัญญาณ	27
รูปที่ 3.14 แสดงรูปสัญญาณคล็อก Q1, Q2 และ Q3	27
รูปที่ 3.15 แสดงสัญญาณเข้าที่พุทที่ได้จากการตั้งสวิตช์และเข้าที่พุทที่ได้จากไอซี 14512	28
รูปที่ 3.16 แสดงสัญญาณเข้าที่พุทที่ได้จากไอซี 14512 และสัญญาณที่ผ่านซิมิทริกเกอร์	28
รูปที่ 3.17 แสดงสัญญาณที่ได้จากซิมิทริกเกอร์และสัญญาณเมื่อตัวส่งทำงาน	29
รูปที่ 3.18 แสดงสัญญาณบนสายทิวไรร์และสัญญาณคล็อกที่ป้อนให้กับไอซี 14024	29
รูปที่ 3.19 แสดงการซาร์ทและคายประจุของตัวเก็บประจุ	30
รูปที่ 3.20 แสดงสัญญาณที่ใช้ในการรีเซ็ทโดยเกิดจากการนำสัญญาณ ที่ได้จากตัวเก็บประจุไปผ่านซิมิทริกเกอร์	30
รูปที่ 3.21 แสดงสัญญาณบนสายทิวไรร์และสัญญาณเข้าที่พุทที่ได้จากไอซี 7612	31
รูปที่ 3.22 แสดงสัญญาณที่ได้จากการซาร์ทและคายประจุของตัวเก็บประจุ	31
รูปที่ 3.23 แสดงสัญญาณที่ใช้ในการรีเซ็ทโดยเกิดจากการนำสัญญาณ ที่ได้จากตัวเก็บประจุไปผ่านซิมิทริกเกอร์	32
รูปที่ 3.24 แสดงสัญญาณบนสายทิวไรร์และสัญญาณเข้าที่พุทที่ได้จากไอซี 14024	32
รูปที่ 3.25 แสดงสัญญาณคล็อกที่ผ่านซิมิทริกเกอร์ใช้ป้อนให้กับไอซี 14015	33
รูปที่ 3.26 แสดงสัญญาณที่ผ่านซิมิทริกเกอร์และสัญญาณที่ได้จากวงจรพัลส์ดูเวชั่นดีเทคเตอร์	33
รูปที่ 3.27 แสดงสัญญาณรีเซ็ทเมื่อผ่านซิมิทริกเกอร์	34
รูปที่ 3.28 แสดงสัญญาณความถี่ 32.7 kHz	34
รูปที่ 3.29 แสดงสัญญาณความถี่ 2.048 kHz	35
รูปที่ 3.30 แสดงสัญญาณ Q4 จากไอซี 14040 และสัญญาณเข้าที่พุทจากไอซี 14025	35
รูปที่ 3.31 แสดงสัญญาณ Q จากไอซี 14013 และสัญญาณเข้าที่พุทจากไอซี 14025	36
รูปที่ 3.32 แสดงสัญญาณความถี่ 2.048 kHz และสัญญาณเข้าที่พุทจากไอซี 14025	36
รูปที่ 3.33 แสดงสัญญาณที่ได้จากขา C ของทรานซิสเตอร์ C547 เปรียบเทียบกับคล็อก	37

รูปที่ 3.34 แสดงสัญญาณ Q และ D ที่ได้จากไอซี 14013	37
รูปที่ 3.35 แสดงสัญญาณ D และสัญญาณเมื่อผ่านวงจรถิฟเฟอร์เรนซีล	38
รูปที่ 3.36 แสดงสัญญาณที่ใช้รีเซ็ตไอซี 14040 ซึ่งเกิดจากการทำงานของไดโอด D3	38
รูปที่ 3.37 แสดงสัญญาณเข้าที่พุทที่ได้จากไอซี 7612 เปรียบเทียบกับสัญญาณอ้างอิง	39
รูปที่ 3.38 แสดงสัญญาณที่ส่งออกไปบนสายทุไวร์	39
รูปที่ 3.39 แสดงสัญญาณเข้าที่พุทที่ได้จากไอซี 7612	40
รูปที่ 3.40 แสดงสัญญาณที่ถูกชิฟไปทำให้กว้างออกจาก 400 $\mu$ s เป็น 1000 $\mu$ s	40
รูปที่ 3.41 แสดงสัญญาณที่กว้างออกเนื่องจากการทำงานของไดโอด D8	41
รูปที่ 3.42 แสดงวงจรรองตัวของตัวส่ง	42
รูปที่ 3.43 แสดงวงจรรองตัวของตัวรับ	43
รูปที่ 3.44 แสดงวงจรรองของเซนแนลเจนเนอเรเตอร์	44
<b>บทที่ 4</b>	
รูปที่ 4.1 แสดงวงจรถ่ายใช้ในการทดลอง	45
รูปที่ 4.2 แสดงลักษณะรูปสัญญาณพัลส์ปกติที่ได้จากการทดลอง	46
รูปที่ 4.3 แสดงลักษณะรูปสัญญาณพัลส์เมื่อมีการส่งสัญญาณที่ได้จากการทดลอง	46
รูปที่ 4.4 แสดงรายละเอียดลักษณะสัญญาณพัลส์ปกติ	47
รูปที่ 4.5 แสดงรายละเอียดลักษณะสัญญาณพัลส์เมื่อมีการส่งสัญญาณ	47
รูปที่ 4.6 แสดงเครื่องต้นแบบภายในตัวส่ง	48
รูปที่ 4.7 แสดงเครื่องต้นแบบภายในตัวรับ	48
รูปที่ 4.8 แสดงเครื่องต้นแบบภายในเซนแนลเจนเนอเรเตอร์	49
รูปที่ 4.9 แสดงเครื่องต้นแบบภายในทั้ง3ตัว	49
<b>บทที่ 5</b>	
รูปที่ 5.1 แสดงการประยุกต์ใช้งานดูไฟร์กับปรินเตอร์	50
รูปที่ 5.2 แสดงการประยุกต์ใช้งานดูไฟร์กับคอมพิวเตอร์	51
รูปที่ 5.3 แสดงการประยุกต์ใช้งานดูไฟร์กับโครงข่ายสายโทรศัพท์	52
รูปที่ 5.4 แสดงการประยุกต์ใช้งานดูไฟร์กับโปรแกรมเมเบิลคอนโทรลเลอร์	53
รูปที่ 5.5 แสดงลักษณะการวางสายแบบต่างๆ	55

## บทที่ 1

### บทนำ

ในปัจจุบันนี้ข่าวสารข้อมูล, การตัดสินใจและการสั่งงานที่รวดเร็วเข้ามามีส่วนสำคัญกับงานเกือบทุกประเภท สิ่งที่จะทำให้ได้มาซึ่งความรวดเร็วคือ การสื่อสารที่มีคุณภาพ

จุดประสงค์ของการสื่อสารคือ การทำให้ผู้รับได้รับข่าวสารที่ถูกต้องจากผู้ส่งผ่านสื่อที่ใช้โดยไม่ถูกสัญญาณรบกวนทำให้ข่าวสารที่ได้รับผิดเพี้ยนไป นอกจากนี้ในปัจจุบันนี้มีความต้องการติดต่อสื่อสารกันมากขึ้นทำให้มีการคิดวิธีติดต่อสื่อสารระหว่างกันโดยสามารถส่งสัญญาณได้หลาย ๆ สัญญาณในเวลาเดียวกันซึ่งวิธีการดังกล่าวเรียกว่า มัลติเพล็กซ์ ( MULTIPLEX ) ซึ่งเป็นวิธีการที่จะทำการส่งหรือรับสัญญาณหลาย ๆ สัญญาณได้ในเวลาเดียวกันโดยใช้วงจรร่วมกัน

#### รูปแบบของการส่งสัญญาณ

1. การส่งสัญญาณแบบทิศทางเดียว ( SIMPLEX ) หมายถึงรูปแบบการส่งสัญญาณให้รับได้ฝ่ายเดียวโดยไม่สามารถโต้ตอบผ่านการติดต่อได้
2. การส่งสัญญาณแบบสองทิศทางแต่ต่างเวลากัน ( HALF-DUPLEX ) การส่งแบบนี้ทั้งสองด้านสามารถทำการส่งและรับสัญญาณระหว่างกันได้ โดยด้านหนึ่งต้องเป็นด้านรับเสมอ
3. การส่งสัญญาณแบบสองทิศทางในเวลาเดียวกัน ( FULL-DUPLEX ) หมายถึงด้านส่งและด้านรับสามารถทำการส่งและรับสัญญาณได้ในเวลาเดียวกัน

ความหมายของมัลติเพล็กซ์ หากพิจารณาในแง่ระบบสื่อสารคือการรวมสัญญาณที่มากกว่าสองสัญญาณเข้าด้วยกันและส่งไปในพาหะเดียวกัน อาจจะเป็นสายเคเบิลหรือช่องวิทยุซึ่งสัญญาณดั้งเดิมอาจเป็นได้ทั้งเสียงคน, สัญญาณภาพ, ข้อมูลคอมพิวเตอร์หรือสัญญาณควบคุมต่าง ๆ ดังนั้นด้วยวิธีการมัลติเพล็กซ์โดยใช้สายร่วมกันเพียงคู่เดียวจึงสามารถทำการส่งและรับสัญญาณได้พร้อม ๆ กัน

ปริยฐานิพนธ์ฉบับนี้ระบบมัลติเพล็กซ์ใช้เป็นระบบทูไวร์มัลติเพล็กซ์ ( TWO-WIRE MULTIPLEX ) ซึ่งเรียกว่า ดูไพน์ ( DUPLINE ) เป็นระบบที่สามารถส่งสัญญาณได้สองทิศทางในเวลาเดียวกัน เมื่อนำมาประยุกต์ใช้งานในอุตสาหกรรมควบคุม ระบบนี้สามารถขยายไปใช้งานได้หลาย ๆ ทาง เช่น ใช้ควบคุมการทำงานของโหลดที่ต่ออยู่ที่เข้าที่พุทของตัวรับ ซึ่งทำให้ประหยัดเวลา ค่าสายและอุปกรณ์ต่าง ๆ ในการติดตั้ง

ในการต่อใช้งานทั่วไปนั้นถ้าเราจะควบคุมโหลด 1 ตัว เราก็จะต้องใช้สาย 1 คู่ในการควบคุมการทำงาน ถ้ามีโหลดหลาย ๆ ตัว เราก็จะต้องใช้สายหลาย ๆ เส้นและมีปัญหาถ้าโหลดนั้นใช้กำลังมาก เช่น มอเตอร์หรือปั๊มน้ำเราจะต้องใช้สวิทซ์ในการควบคุมที่มีคุณภาพเพียงพออาจจะเป็นคัทเข้าหรือเบรกเกอร์ และยังคงมีระบบควบคุมเกี่ยวกับไฟช็อตหรือไฟเกินเพื่อป้องกันโหลดเสียหายแต่ถ้าใช้ระบบดูไพน์เราสามารถติดตั้งได้ง่ายและไม่ต้องคำนึงถึงสวิทซ์ในการควบคุมการทำงานของโหลด เพราะเราใช้การทำงานของอุปกรณ์อิเล็กทรอนิกส์ในการควบคุมและประโยชน์อีกประการหนึ่งคือ สามารถขยายระบบได้ง่ายเมื่อมีความจำเป็นที่ต้องใช้งานมากขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## บทที่ 2

### ทฤษฎีและหลักการมัลติเพล็กซ์

#### 2.1 การมัลติเพล็กซ์สัญญาณ


สำหรับการส่งสัญญาณให้ได้หลายแชนแนลนั้น สามารถทำได้โดยการส่งสัญญาณแบบมัลติเพล็กซ์ ซึ่งแบ่งเป็น 2 แบบ คือ ทางด้านความถี่ Frequency Division Multiplex ( FDM ) และทางด้านเวลา Time Division Multiplex ( TDM ) ทางด้านความถี่ทำได้โดยนำสัญญาณ แต่ละแชนแนลมาทำการมอดูเลท ( Modulate ) สัญญาณแต่ละความถี่ของคลื่นพาหะ ซึ่งก็จะทำให้ได้สัญญาณตามแชนแนลที่ต้องการ ส่วนในทางด้านเวลาจะทำการมอดูเลทสัญญาณทั้งหมดกับคลื่นพาหะเดียว โดยสัญญาณแต่ละแชนแนลถูกส่งไปโดยใช้หลักการของการแบ่งช่วงเวลา

สำหรับปฏิยานุภาพฉบับนี้จะทำการมัลติเพล็กซ์สัญญาณแบบ TDM หลักการพื้นฐานมีดังนี้ จะทำการสุ่มตัวอย่าง ( Sampling ) สัญญาณแต่ละแชนแนลด้วยอัตราความเร็วสูง และในการส่งนั้นเราจะทำการส่งทีละเฟรม ( Frame ) ซึ่งในเฟรมหนึ่ง ๆ จะประกอบด้วยการแซมปลิง ของสัญญาณทุกแชนแนลส่วนทางด้านรับเมื่อได้รับสัญญาณแล้ว จะทำการแยกสัญญาณเหล่านั้นให้กับแชนแนล ต่าง ๆ ที่ตรงกับทางด้านส่ง เช่น สัญญาณของแชนแนลที่หนึ่งก็จะถูกส่งออกไปยังแชนแนลที่หนึ่งของทางด้านรับ การที่จะทำได้เช่นนี้ เราจะต้องทำให้ด้านรับซิงค์ ( Sync ) กับทางด้านส่ง กล่าวคือต้องทำความถี่และเฟรมของคล็อกทางด้านรับตรงกับความถี่และเฟสของคล็อกทางด้านส่ง โดยจะทำการส่ง สัญญาณซิงค์เมื่อจบแต่ละเฟรม เพื่อให้ด้านรับใช้ในการปรับความถี่และเฟสของคล็อกซึ่งสัญญาณก็ต้องให้มีลักษณะที่แตกต่างจากแซมปลิงของสัญญาณในเฟรม ในการส่งสัญญาณแบบ TDM ถือได้ว่าส่วนของสัญญาณซิงค์นี้เป็นส่วนประกอบที่สำคัญที่สุด เพราะภาครับและภาคส่งจะทำงานได้อย่างสมบูรณ์นั้นจะต้องทำให้ภาครับซิงค์กับทางภาคส่งให้ได้ก่อน




ในระบบการส่งสัญญาณซิงก์โดยทั่วไปแล้ว มีหลายลักษณะแล้วแต่การเลือกใช้งานดังต่อไปนี้

1 การกำหนดให้สัญญาณซิงก์มีแอมพลิจูดสูงที่สุด เมื่อเทียบกับแอมพลิจูดของสัญญาณข่าวสารทั้งหมด




รูปที่ 2.2 แสดงสัญญาณซิงก์ที่มีแอมพลิจูดสูงกว่าแอมพลิจูดของสัญญาณข่าวสาร

2. สัญญาณซิงก์อาจกำหนดให้มีศักย์เป็นลบ และสัญญาณข่าวสารกำหนดให้มีศักย์เป็นบวกเมื่อเทียบกับระดับอ้างอิง




รูปที่ 2.3 แสดงสัญญาณซิงก์ที่มีศักย์เป็นลบเมื่อสัญญาณข่าวสารมีศักย์เป็นบวก

3. ทำการส่งสัญญาณความถี่คงที่ความถี่หนึ่งเป็นช่วง ๆ โดยทางภาครับจะสามารถดีเท็ค ( Detect ) สัญญาณโดยใช้โทเนดีโคเดอ ( Tone Decoder ) หรือเฟสล็อกคูลูป ( Phase Lock Loop )



รูปที่ 2.4 แสดงสัญญาณซิงก์ที่มีความถี่คงที่ความถี่หนึ่งเป็นช่วง ๆ

4 ทำการส่งสัญญาณซิงก์ให้มีช่วงกว้างของพัลส์กว้างกว่าช่วงของสัญญาณข่าวสาร



รูปที่ 2.5 แสดงสัญญาณซิงก์ที่มีช่วงกว้างของพัลส์กว้างกว่าสัญญาณข่าวสาร

สำหรับวงจรที่อยู่ในปริยญาณินท์ ฉบับนี้ เราใช้วิธีการสร้างสัญญาณโดยให้มีช่วงกว้างของ

สัญญาณพัลส์กว้างกว่าช่วงของสัญญาณข่าวสาร เพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 2.2 คุณสมบัติของการสื่อสารด้วยสัญญาณดิจิทัล

สัญญาณแบบดิจิทัลสามารถนำมาใช้สื่อสารแทนสัญญาณอนาล็อกโดยการแปลงสัญญาณจากอนาล็อกให้เป็นดิจิทัล แล้วนำไปเข้ารหัสหรือดัดแปลงให้เหมาะสมกับการส่ง ซึ่งจะขึ้นอยู่กับวิธีการส่งและตัวสายส่ง ข้อดีของการสื่อสารด้วยสัญญาณดิจิทัล ที่สำคัญมีดังนี้


1. สะดวกต่อการมัลติเพล็กซ์
2. สะดวกในการส่งสัญญาณควบคุม โดยจะกำหนดให้ช่วงเวลาหนึ่งในระบบ TDM เป็นช่วงสำหรับรับสัญญาณควบคุม
3. สัญญาณรบกวนต่ำ ในระบบอนาลอกนั้นสัญญาณรบกวน (Noise) และสัญญาณสอดแทรก (Interference) สามารถเข้าไปผสมและผ่านไปยังผู้รับได้ง่าย กล่าวคือ ในระหว่างการส่งถ้ามีการรบกวนสัญญาณข้อมูล ก็จะทำให้การขยายสัญญาณรบกวนเหล่านี้ไปด้วย แต่ในระบบดิจิทัลสัญญาณในรูปของระดับแรงดัน "0" (low) และ "1" (high) ถ้าสัญญาณรบกวนมีขนาดไม่มากพอที่จะทำให้สัญญาณจริงเปลี่ยนระดับได้ก็จะมีผลไม่ถึงผู้รับ
4. ง่ายต่อการเข้ารหัส ในกรณีที่ต้องการให้ข้อมูลนั้นเป็นความลับเราสามารถเข้ารหัสข้อมูล เช่น การสแครมเบลอร์ ที่ปลายทางก็จะมีวงจรถอดสแครมเบลอร์สำหรับถอดรหัส

อย่างไรก็ตามระบบสื่อสารแบบดิจิทัลก็มีข้อเสียอยู่ที่สำคัญ คือ

1. เพิ่มแบนด์วิธของสัญญาณ เช่น สัญญาณเสียงพูดสำหรับโทรศัพท์ซึ่งกำหนดไว้ว่าแบนด์วิธไม่เกิน 3.4 kHz เมื่อแปลงเป็นสัญญาณดิจิทัลแล้วส่งด้วย อัตรา 2.048 Mb/s. อย่างน้อยที่สุดสายส่งที่ใช้ต้องมีผลตอบสนองต่อความถี่ในย่าน 2.048 MHz ได้ ทำให้ต้องใช้สายส่งที่มีราคาแพงขึ้น
2. การซิงโครไนซ์เซชัน (Synchronization) ทางด้านรับนั้นต้องมีวงจรสร้างสัญญาณเวลาที่ซิงโครไนซ์ (Synchronize) กับทางด้านส่งสำหรับตรวจจับ (Sample) สัญญาณที่เข้ามาแต่ละบิต (bit) ไม่ให้ผิดพลาดรวมทั้งจะต้องรู้จุดเริ่มต้นของขบวนสัญญาณ (Data stream) ด้วยดังนั้นจึงต้องมีวงจรซิงโครไนซ์เซชันที่ทำให้สัญญาณเวลาทางด้านรับซิงโครไนซ์กับทางด้านส่ง

## 2.3 TDM

การมัลติเพล็กซ์สัญญาณข้อมูลจากหลาย ๆ ช่องสัญญาณให้รวมกันเป็นสัญญาณเดียวกันรหัส 8 บิต ที่ได้จากสัญญาณแต่ละช่องจะถูกส่งออกไปแบบซีเรียล (Serial) ลงในช่องสัญญาณของตัวเลขดังรูปที่ 2.6 เป็นลักษณะพื้นฐานของ TDM




รูปที่ 2.6 แสดงลักษณะการมัลติเพล็กซ์แบบ TDM

## 2.4 ระบบทัวไร้มัลติเพล็กซ์

ระบบทัวไร้มัลติเพล็กซ์ในที่นี้ประกอบด้วยอุปกรณ์ 3 ส่วนหลัก ๆ คือ

### 2.4.1. แชนแนลเจนเนอเรเตอร์ (channel generator)


แชนแนลเจนเนอเรเตอร์นับเป็นหัวใจหลักสำคัญของระบบ ทำหน้าที่ให้กำเนิดสัญญาณพัลส์ต่อเนื่อง (digital pulse code) ให้กับสายทัวไร้มัลติเพล็กซ์และทำหน้าที่กำหนดช่วงเวลา (timing) เพื่อควบคุมการรับส่งสัญญาณของตัวรับ (receiver) และตัวส่ง (transmitter) ทุก ๆ ตัวในระบบให้ทำงานซึ่งใคร่ในกัน (synchronized) คือรับส่งได้พร้อม ๆ กัน ซึ่งแสดงลักษณะการทำงานโดยใช้บล็อกไดอะแกรมดังรูปที่ 2.7



รูปที่ 2.7 บล็อกไดอะแกรมของเซนแนลเจนเนอเรเตอร์


ตัวเซนแนลเจนเนอเรเตอร์จะกำเนิดสัญญาณพัลส์ต่อเนื่องกัน 128 สัญญาณพัลส์ โดยแต่ละพัลส์ มีความกว้าง 1 ms จากนั้นตามด้วยสัญญาณซิงโครไนซ์อีก 8 ms ดังนั้นใน 1 ขบวนการสัญญาณ TDM จะมีความยาว 136 ms ซึ่งทำให้ตัวรับและตัวส่งสามารถติดต่อสื่อสารกันได้ 128 เซนแนลพร้อม ๆ กัน โดยตัวรับและตัวส่งแบ่งออกเป็น 16 กลุ่ม กลุ่มละ 8 เซนแนล ตามรหัสดังนี้ A1-A8, B1-B8, C1-C8 จนถึง T1-T8 ซึ่งจะเท่ากับ  $8 \times 16$  เท่ากับ 128 เซนแนล ตัวส่งและตัวรับจะมีอินเทอร์นัลเคาท์เตอร์ (internal counter) ซึ่งจะนับสัญญาณพัลส์จากเซนแนลเจนเนอเรเตอร์และจะทำการรับส่งสัญญาณกันเฉพาะกลุ่มที่อินเทอร์นัลเคาท์เตอร์นับสัญญาณพัลส์ได้ตรงกัน ซึ่งการตั้งรหัสสำหรับตัวส่งและตัวรับนั้นทำได้โดยตั้งสวิตช์ภายในตัวมัน ซึ่งรูปแบบการตั้งสวิตช์แสดงดังรูป 2.8 จากรูปที่ 2.9 แสดงรายละเอียดของสัญญาณพัลส์ที่เซนแนลเจนเนอเรเตอร์ผลิตออกมาส่งออกไปบนสายทวิไรร์และสัญญาณพัลส์ขณะที่ตัวส่งมีการส่งสัญญาณ ซึ่งสัญญาณปกติขณะไม่มีการส่งสัญญาณจะมีความกว้างเป็น 250  $\mu\text{s}$  และ 750  $\mu\text{s}$  มีระดับแรงดันสัญญาณเป็น 8.2 โวลต์ และ 2.2 โวลต์ ส่วนสัญญาณพัลส์ที่มีการส่งสัญญาณจะมีความกว้างเป็น 300  $\mu\text{s}$  และ 500  $\mu\text{s}$  มีระดับแรงดันเป็น 8.2 โวลต์, 2.2 โวลต์ และช่วงที่ตกลงมาใกล้เคียงศูนย์  $\approx 0.65$  โวลต์ ซึ่งจะมีความกว้างเป็น 200  $\mu\text{s}$

A	B	C	D
E	F	G	H
I	J	K	L
M	N	O	P




SYSTEM 129 SWITCH CODE

เอกสารนี้เป็นเอกสารที่สงวนไว้ที่ 28 แสดงการตั้งรหัสโดยสวิตช์ภายในตัวส่งและตัวรับไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.9 แสดงลักษณะสัญญาณพัลส์ปกติ และสัญญาณพัลส์เมื่อมีการส่ง



รูปที่ 2.10 แสดงขบวนสัญญาณใน 1 TDM

#### 2.4.2. ตัวส่ง ( transmitter )

ตัวส่งจะมีอินเทอร์เน็ลเค้าท์เตอร์ทำการนับสัญญาณพัลส์จากเซนแนลเจนเนอ์เรเตอร์และจะส่งสัญญาณเฉพาะกลุ่มที่นับสัญญาณพัลส์ตรงกัน เมื่อตัวส่งนับสัญญาณพัลส์ได้เท่ากับรหัสของตัวมันแล้วจะตรวจสอบสถานะอินพุทว่ามีกร ON หรือไม่ ถ้า ON จะทำการดึงระดับแรงดันโวลท์เตจในสายทุไว์ลงมา ( hold down voltage ) เป็น 0 ซึ่งแสดงลักษณะการทำงานโดยใช้บล็อกไดอะแกรมดังรูปที่ 2.11 โดยตัวส่งจะส่งสัญญาณไปยังเซนแนลเจนเนอ์เรเตอร์โดยจะเปลี่ยนรหัสพัลส์จาก 0 เป็น 1 ซึ่งอินพุทของตัวส่งแต่ละตัวจะมีรหัสของตัวมันเองสำหรับให้เซนแนลเจนเนอ์เรเตอร์ทำการเลือกเซนแนลในการส่งสัญญาณ



รูปที่ 2.11 แสดงบล็อกไดอะแกรมของตัวส่ง

จากบล็อกไดอะแกรมตัวส่งจะใช้วงจรถอมพาราเตอร์ ( comparator ) เปรียบเทียบสัญญาณระหว่างสัญญาณที่รับจากสายทิวไรร์กับสัญญาณจากการตั้งรหัสสวิทช์ เมื่อสัญญาณเปรียบเทียบทั้งสองเท่ากันจะส่งต่อไปยังอินพุทของแอนด์เกจ ถ้าอินพุททั้งคู่เป็น 1 ทราจิสเตอร์จะทำงาน ถ้าวงจรรีเซ็ตไม่อยู่ในสภาวะ ON เข้าท์พุทของแอนด์เกจเป็น 0 และซิมไพร์คล็อก ( simply clock ) จะรอสัญญาณพัลส์ตัวต่อไป


2.4.3 ตัวรับ ( receiver )

เมื่อตัวรับนับสัญญาณพัลส์ได้เท่ากับรหัสของตัวมันแล้วจะตรวจสอบระดับแรงดันโวลท์เตจบนสายทิวไรร์ว่ามีระดับต่ำกว่าปกติหรือไม่ ถ้าตัวส่งมีการส่งสัญญาณก็จะตั้งระดับแรงดันโวลท์เตจภายในสายทิวไรร์ลงมากก็จะทำให้เข้าท์พุทของตัวรับ ON จากบล็อกไดอะแกรม ตัวรับจะใช้วงจรถอมพาราเตอร์เปรียบเทียบสัญญาณระหว่างสัญญาณที่รับจากสายทิวไรร์กับสัญญาณจากการตั้งรหัสสวิทช์ เมื่อสัญญาณเปรียบเทียบ

ไม่เท่ากันจะส่งสัญญาณไปยังอินพุทของแอนด์เกจ ถ้าอินพุททั้งคู่เป็น 1 ทราจิสเตอร์จะทำงาน ถ้าวงจรรีเซ็ตไม่อยู่ในสภาวะ ON เข้าท์พุทของแอนด์เกจเป็น 0 และซิมไพร์คล็อก ( simply clock ) จะรอสัญญาณพัลส์ตัวต่อไป

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทั้งสองเท่ากันจะส่งต่อไปยังสเตจเข้าที่พืท และเมื่อตัวส่งมีการส่งสัญญาณวงจรถีเทคของตัวรับจะเปลี่ยนระดับสัญญาณพัลส์จาก 0 เป็น 1 ดังนั้นทำให้อุปกรณ์เข้าที่พืททำงานทำให้โหลดที่ต่ออยู่กับเข้าที่พืทของตัวรับทำงานได้



รูปที่ 2 12 แสดงบล็อกไดอะแกรมของตัวรับ

25 การนำระบบทวิโวลต์เพล็กซ์ไปใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มัลติเพล็กซ์เป็นวิธีการที่จะส่งหรือรับ สัญญาณหลาย ๆ สัญญาณในเวลาเดียวกัน โดยใช้วงจรร่วมกันด้วยเหตุที่ระยะทางระหว่างตัวส่งและตัวรับเพิ่มขึ้น จึงทำให้ราคาของสายเคเบิลตัวนำที่ใช้มีราคาแพงมากขึ้น ตลอดจนถึงการติดตั้ง, การซ่อมแซมบำรุงรักษา ดังนั้นด้วยวิธีการมัลติเพล็กซ์โดยสายคู่เพียงเส้นเดียวสามารถให้บริการตัวส่งและตัวรับได้หลาย ๆ ตัว

ระบบทิวไร้มัลติเพล็กซ์ เรียกว่า ดูไฟร์ในระบบนี้ ตัวส่งและตัวรับหลาย ๆ ตัว สามารถที่จะติดต่อกันแต่ละตัวได้โดยใช้สายคู่ตีเกลียวเพียงเส้นเดียว ขึ้นอยู่กับว่าโมดูล ( module ) นั้นมีได้ตัวอย่างไร เช่น ตัวส่งตัวเดียวสามารถทำงานกับตัวรับตัวเดียว, ตัวส่งหลายตัวสามารถทำงานกับตัวรับหลาย ๆ ตัว ในการส่งสัญญาณโดยใช้ดูไฟร์ เป็นแบบ 2 ทิศทาง และสายเคเบิลสามารถแตกย่อยออกเป็นสาขาได้หลาย ๆ สาขา ในระบบอื่นจะเป็นการส่งเฉพาะจากจุด A ไปยังจุด B เท่านั้น เมื่อนำมาประยุกต์ใช้งานในอุตสาหกรรมควบคุมระบบนี้สามารถขยายไปใช้งานได้หลายทาง

### ข้อได้เปรียบเมื่อใช้ระบบดูไฟร์ สำหรับควบคุมการใช้งาน


- สามารถส่งสัญญาณดิจิทัลหลาย ๆ สัญญาณบนสายคู่เดียวกัน
- สามารถประหยัดเวลาและงบประมาณในการติดตั้งได้อย่างมาก
- สามารถขยายระบบได้ง่ายเมื่อมีความจำเป็นต้องใช้งานมากขึ้น
- สามารถเชื่อมต่อระบบเข้ากับ คอมพิวเตอร์, ปริ้นเตอร์ และ โปรแกรมเมเบิลคอนโทรล ได้ง่าย
- สามารถที่จะร่วมเข้ากับ S-system เพื่อส่งสัญญาณได้ เช่น ระดับ, อุณหภูมิ, แรงดัน, กระแสกำลัง, โลกิก และ ความถี่

เราจะได้รับประโยชน์มากมาย ในการใช้ระบบทิวไร้มัลติเพล็กซ์ ในการควบคุมและเหตุผลสำคัญก็คือลดต้นทุนหรือกำจัดราคาค่าสายที่ใช้ในระบบ ในรูปข้างล่างนั้นได้แสดงวิธีการใช้สวิทช์ 8 ตัว ต่อผ่านสายแต่ละเส้นเพื่อควบคุมโหลด 8 ตัว โดยที่สายแต่ละเส้นจะถูกร้อยผ่านท่อจากสวิทช์ควบคุมจนถึงโหลดนั้นหมายความว่าเราจะสิ้นเปลืองทั้งเวลาและแรงงานในการติดตั้ง แม้ระยะทางจะสั้นที่สุดแล้วก็ตาม และถ้าเกิดว่าระยะทางเพิ่มขึ้นอีก ก็จะทำให้เราต้องสิ้นเปลืองทั้งเวลาและวัสดุขึ้นอีกในการติดตั้งระบบ ดังรูปที่ 2.13


### การต่อสายทั่วไป

- จะต้องใช้สายเชื่อมต่อจุด ต่อจุดระหว่างโหลดและสวิทช์
- สายทั้งหมดที่เชื่อมต่อนั้นนำไปใช้งานอย่างอื่นได้น้อยมาก
- จะต้องคำนวณนับเบอร์ ( number ) และขนาดของสายรวมถึงขนาดของท่อร้อยสายด้วย
- ถ้าหากต้องการเพิ่มจำนวนสายขึ้นตามความต้องการอาจต้องรื้อทำใหม่หมดทั้งระบบ
- ราคาของสายและท่อร้อยสายและแรงงานที่ใช้ทำจะสูง
- ถ้าระยะทางระหว่าง สวิทช์และโหลดเพิ่มขึ้น ราคาก็จะเพิ่มขึ้นตาม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.13 ระบบการต่อสายทั่วไปสำหรับควบคุมโหลด 8 ตัว




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นใด  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งรูปที่ 2.14 แสดงการใช้ระบบตู้วอร์สำหรับควบคุมโหลด 8 ตัว ทุกครั้งที่มีการนำไฟ

สำหรับไดอะแกรมในรูปที่ 2.14 ได้แสดงให้เห็นวงจรที่เหมือนกันแต่สามารถติดต่อกันโดยใช้ระบบตู้ไฟซึ่งต้องการสายแค่ 1 คู่เท่านั้นในการเชื่อมระหว่างสวิทช์ ควบคุมกับโหลด

### มัลติเพล็กซ์ชิง


- ไม่ต้องใช้สายเชื่อมจุดต่อจุด
- ไม่ต้องกรอหรือร้อยสายและสายมัลติพลาเยด
- สามารถขยายระบบได้โดยง่ายโดยไม่ต้องเพิ่มสายส่ง
- ระบบตู้ไฟสามารถส่งสัญญาณดิจิทัล

ในวงจรควบคุมหลาย ๆ วงจรจะเพิ่มขึ้นในเรื่องของขนาดและหน้าที่การทำงาน และการเดินสาย จะเป็นเรื่องที่ยากมาก ดังแสดงในรูปที่ 2.13



เอกสารนี้เป็นเอกสารที่อนุญาตให้คัดลอกและนำไปใช้เพื่อการศึกษาเท่านั้น การนำเอกสารนี้ไปใช้ในการค้า  
รูปที่ 2.15 แสดงการต่อสายทั่วไปสำหรับส่งสัญญาณกลับไปยังแสดงการทำงานของโหลด



จากรูปที่ 2.15 จะแสดงให้เห็นวงจรที่ใช้ทั่วไปในการใช้สวิตช์ควบคุม 4 ตัว เพื่อควบคุมโหลด 4 ตัว และมีการป้องกันกลับ วงจรนี้แสดงให้เห็นว่าสัญญาณที่แสดงการทำงานของโหลดได้ถูกส่งกลับมายังอย่างไร



รูปที่ 2.16 แสดงการใช้ระบบทุไฟร์สำหรับส่งสัญญาณกลับไปยังแสดงการทำงานของโหลด

จากรูปที่ 2.16 เป็นวงจรแบบเดียวกันกับรูปแรกแต่ใช้ระบบทุไฟร์ในการต่อ ซึ่งเราสามารถเห็นได้ว่าเป็นวงจรรายมากและสามารถนำไปใช้ประโยชน์ได้อีกด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.17 แสดงระบบพื้นฐานการส่งผ่านสัญญาณ

จากรูปที่ 2.17 ได้แสดงให้เห็นระบบตู้ไฟ ในรูปแบบที่ง่ายที่สุด ในระบบนี้ตัวส่งและตัวรับแต่ละตัวจะถูกโปรแกรมด้วยรหัสที่เหมือนกัน โดยจะติดต่อกันด้วย แชนแนลเจเนอเรเตอร์ ซึ่งเป็นหัวใจหลักของระบบและจะใช้เพียงตัวเดียวเท่านั้นในระบบ โดยแชนแนลเจเนอเรเตอร์สำหรับระบบนี้ คือ 128 แชนแนล จากรูปนี้ตัวรีซีฟเวอร์รีเลย์ ( receiver relay ) จะทำงานก็ต่อเมื่อสวิทช์อินพุท ทางด้านตัวส่งปิด

### 2.6 การตั้งรหัสสัญญาณ


ในแต่ละหน่วย ( Unit ) ของระบบมัลติเพล็กซ์จะถูกกำหนดรหัสประจำโมดูล ซึ่งจะถูกสอดแทรกเข้าไปในหน่วยของตัวรับ, หน่วยของตัวส่ง หรือ หน่วยการแสดงผลในการสอดแทรกแต่ละครั้งนั้นจะได้รับการครอบงอมโดยการส่ง, การรับ หรือ การแสดงผลเฉพาะแชนแนลที่ถูกกำหนดโดยรหัสโมดูลโมดูลจะถูกแบ่งออกเป็น 8 กลุ่ม เช่น A1- A8, B1- B8, C1- C8 โดยรหัสโมดูลนี้สามารถครอบคลุมแค่แชนแนลเดียว เช่น แชนแนล A1 หรือ แชนแนล A6 หรือสามารถครอบคลุมได้หลาย ๆ แชนแนล เช่น แชนแนล A1-4 หรือ A-8

เมื่อเป็นรหัสสำหรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

A-2 ตัว โมดูลจะตอบสนองรับกรุป A8 แชนแนล ( A1-8 ) และกรุป B8 แชนแนล ( B1-8 ) ซึ่งรหัสโมดูลนี้สามารถครอบคลุมได้ทั้งหมด 128 แชนแนลโดยใช้รหัส A-P

ในการส่งสัญญาณจะมีครั้งหนึ่งที่ทำกรส่งเฉพาะรหัสเท่านั้น เช่น รหัสที่ส่งไปเป็น A-1 แล้วเมื่อตัวส่งสัญญาณถูกกระตุ้นสัญญาณ A-1 จะถูกส่งไปโดยระบบ ดูไฟร์ ตัวรับสัญญาณนี้ก็ต้องมีรหัส A-1 การกำจัดสัญญาณครอสทอล์ก ( cross talk ) บนระบบเป็นแนวทางที่ดีที่จะรักษาแชนแนลในการใช้ระบบ




รูปที่ 2.18. แสดงการส่งสัญญาณพร้อมกันสองทิศทาง

จากรูปที่ 2.18 แสดงให้เห็นการขยายระบบซึ่งสามารถใช้สัญญาณรี-ทรานสมิต ( retransmitted ) กลับและไปได้โดยใช้ดูไฟร์ ซึ่งเป็นจุดสำคัญมาก ๆ ในระบบป้อนกลับ ด้วยเหตุที่วงจรทั้งหมดในระบบ ดูไฟร์ สามารถที่จะส่งสัญญาณได้ทั้ง 2 ทิศทางและในเวลาเดียวกัน สัญญาณรี-ทรานสมิตนี้มีความสำคัญสามารถเป็นใน วงจรปั๊มคอนโทรล ( pump control )

## 2.7 การให้ตัวส่งตัวในการควบคุมตัวรับหลายๆ ตัว


จากรูปที่ 2.19 แสดงให้เห็นว่าสัญญาณเพียงตัวเดียวสามารถที่จะควบคุมตัวรับสัญญาณหลายๆ ตัว ในการทำงานแบบนี้ตัวรับสัญญาณทุกตัวจะเป็นรหัสเดียวกันกับ ตัวส่งสัญญาณ วงจรนี้อาจจะใช้ แมชชีนช็อป ( machine shop ) ให้เป็นประโยชน์ เมื่อเรากดปุ่มแมชชีนช็อป มันจะบังคับให้สัญญาณถูกส่ง ไปหยุดรหัสการทำงานทั้งหมดของเครื่องจักร การประยุกต์ไปใช้งานให้เกิดประโยชน์อีกทางหนึ่งเช่น แนว ประกอบเครื่องในท่าของมาก ๆ ในโรงงานอุตสาหกรรม ( Conveyor )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.19 แสดงการใช้ตัวส่งควบคุมตัวรับหลาย ๆ ตัว

## 2.8 การใช้ตัวส่งหลาย ๆ ตัวควบคุมตัวรับตัวเดียว




รูปที่ 2.20 แสดงการใช้ตัวส่งหลาย ๆ ตัวควบคุมตัวรับตัวเดียว

จากรูปที่ 2.20 แสดงให้เห็นถึงตัวรับสัญญาณตัวเดียว แต่ถูกควบคุมโดยตัวส่งสัญญาณหลายๆตัว ในการใช้งานแบบนี้ตัวส่งสัญญาณทั้งหมดจะเป็นรหัสเดียวกันกับ ตัวรับสัญญาณ ซึ่งวงจรนี้สามารถที่จะใช้ งานแบบที่มีปุ่มสำหรับสตา์ระบบหลาย ๆ ตัว ซึ่งอยู่ในสถานที่ที่แตกต่างกัน เช่น ระบบเตือนภัยไฟไหม้ ในการประยุกต์ใช้ งานแบบนี้เกือบจะไม่มีข้อจำกัด


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.9 การใช้ตัวส่งและตัวรับหลาย ๆ ตัว



รูปที่ 2.21 แสดงการใช้ตัวส่งตัวเดียว 8 แชนแนลควบคุมตัวรับ 8 ตัว

จากรูปที่ 2.21 แสดงให้เห็นการใช้งานตัวส่งสัญญาณตัวเดียว 8 แชนแนล ควบคุมตัวรับสัญญาณ 8 ตัวโดยที่ใช้ระบบคูไฟร์ไม่มีความจำเป็นที่จะต้องใช้ตัวส่ง สัญญาณ 8 ตัว ในการส่งสัญญาณ 8 สัญญาณ โดยเราใช้เพียง 1 ตัวก็พอ การประยุกต์ใช้งานนี้ เช่น ศูนย์กลางในการควบคุมสามารถส่งสัญญาณ 8 สัญญาณไปควบคุมมอเตอร์ 8 ตัวในสถานที่ที่แตกต่างกัน ซึ่งจะมีรหัสสำหรับมอเตอร์แต่ละตัวเช่น A1 สำหรับ มอเตอร์ตัวที่ 1, A2 สำหรับมอเตอร์ตัวที่ 2 และ A3 สำหรับมอเตอร์ตัวที่ 3 เรื่อย ๆ ไป เป็นต้น




รูปที่ 2.22 แสดงการใช้ตัวส่งตัวเดียว 8 แชนแนลควบคุมตัวรับตัวเดียว 8 แชนแนล

จากรูปที่ 2.22 แสดงให้เห็นลักษณะที่อาจจะเป็นไปได้หลาย ๆ กรณี ตัวอย่างจะมีปุ่มเปิดปิด 6 ตัว และที่ตัวรับจะมี 8 เข้าที่ทุกที่ที่ต่ออยู่กับหลอดไฟ ซึ่งเราสามารถมองเห็นระดับภายในตัวได้ ตั้งแต่ขนาดของระบบผลิตอิเล็กทรอนิกส์เกือบจะไม่มีขอบเขตจำกัด และเฉพาะเพียงทิวไรท์เท่านั้นที่เป็นที่ต้องการเพื่อการส่ง ซึ่งระบบนี้สามารถที่จะทำงานได้มาก และเหมาะที่จะใช้กับหลอดเข้าที่ทุกที่ทั้งหมดที่อยู่ในกลุ่มเดียวกันทั้งด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


หมดในกรณีนี้แสดงการทำงานด้วยหลอดไฟ

2.10 การส่งผ่านข้อมูล




รูปที่ 2.23 แสดงการส่งผ่านข้อมูลที่มีการแสดงผลการวัดแบบดิจิตอล

ระบบตู้ไฟรี สามารถใช้การสื่อสารหรือการส่งข้อมูลของการวัดได้จากรูป แสดงให้เห็นการส่งข้อมูลของการวัดเป็นการแสดงผลแบบดิจิตอลระบบนี้เป็นความคิดที่นำเครื่องมือวัดมาประยุกต์ใช้งานให้เกิดประโยชน์มากที่สุด การประยุกต์ใช้งาน วงจรชนิดนี้สามารถที่จะใช้ส่งอุณหภูมิที่วัดได้โดยจะถูกส่งกลับไปยังตัวรับเพื่อแสดงค่าที่ได้ออกมาบนจอแสดงผล ( display ) ข้อได้เปรียบในการใช้งานแบบนี้ คือ เราสามารถใช้สายร่วมกันเพียงคู่เดียว ซึ่งสามารถส่งหรือรับสัญญาณหลายๆ สัญญาณได้ พร้อม ๆ กัน



รูปที่ 2.24 แสดงการส่งข้อมูลจากที่หนึ่งไปอีกที่หนึ่งโดยใช้ตู้ไฟรี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.25 แสดงการส่งข้อมูลจากที่หนึ่งไปอีกที่หนึ่งโดยใช้บัส

จากรูปที่ 2.24 และรูปที่ 2.25 แสดงให้เห็นการสื่อสารข้อมูลสามารถส่งข้อมูลโดยใช้ระบบบัสได้  
 อย่างไรโดยระบบชนิดนี้สามารถส่งข้อมูลจำนวนมาก ๆ ในเวลาเดียวกันโดยใช้สายเพียงคู่เดียวได้ตาม  
 ต้องการ เมื่อการเชื่อมต่อของอินพุตและ เอาท์พุทที่อยู่ใกล้กันเข้าไปใน โปรแกรมเมเบิลคอนโทรลเลอร์  
 ( Programmable Controllors )

## บทที่ 3


### การออกแบบวงจร

#### 3.1 หลักการทำงานของตัวส่ง

ตัวส่งจะทำการดึงระดับแรงไฟของสัญญาณรูปคลื่นลงมาเป็นศูนย์เมื่อเซนแนลไหนมีการส่งสัญญาณดังรูปที่ 3.13 โดยไอซี 14512 ( เป็นไอซี 8-channel data selector ) โดยไอซีจะเลือกเซนแนล โดยใช้ขา A, B, C ซึ่งจะเป็นจังหวะตามค่า Q1, Q2, Q3 ที่มาจากไอซี 14024 ( เป็นไอซี counter 7 stage ) ดังรูปที่ 3.14

เมื่อเซนแนลไหนมีการส่งสัญญาณรูปคลื่นพัลส์จะกว้างออกกว่าปกติจาก  $240 \mu\text{S}$  เป็น  $500 \mu\text{S}$  ซึ่งเกิดจากการทำงานของไดโอด D8 ในเซนแนลเจนเนอเรเตอร์ และเข้าที่พุทที่ได้มีลักษณะดังรูปที่ 3.15 เมื่อสัญญาณเข้าที่พุทนี้ผ่านไปยังขมิททริกเกอร์ ก็จะได้เป็นสัญญาณอิมพัลส์ดังรูปที่ 3.16 ซึ่งสัญญาณตัวนี้จะไปทริกให้ทรานซิสเตอร์ C547 ทำงานในช่วงระยะเวลาสั้น ๆ ระดับแรงดันของสัญญาณพัลส์ในช่วงที่ทรานซิสเตอร์ทำงานก็จะตกลงมาเป็น  $0.7$  โวลท์ ก็คือแรงดันระหว่างขา B และขา E ของทรานซิสเตอร์นั่นเองดังรูปที่ 3.17


ใน 1 TDM จะประกอบด้วยสัญญาณพัลส์ 128 ลูก และตามด้วยสัญญาณซิงโครไนซ์อีก  $8 \text{ ms}$  ซึ่งเป็นสัญญาณรีเซ็ทใช้ควบคุมให้ตัวส่งและตัวรับทำงานพร้อมกัน โดยพัลส์ที่เข้ามาจากดูโพรจะถูกใช้เป็นคล็อกป้อนให้กับไอซี 14024 ดังรูปที่ 3.18 ส่วนของสัญญาณรีเซ็ทจะได้จากส่วนของวงจรดังรูปที่ 3.1



รูปที่ 3.1 แสดงวงจรรีเซ็ทสัญญาณรีเซ็ทจากขบวนพัลส์ TDM

โดยในช่วงขบวนพัลส์ 128 ลูก ที่เข้ามาจะผ่านเข้ามาทางไดโอด D10 ซึ่ง C 13 จะทำการชาร์ทประจุไว้จนถึงช่วงที่เป็นพัลส์ซิงโครไนซ์  $8 \text{ ms}$  เข้ามา C จะคายประจุออกมาผ่านทาง R24 ดังรูปที่ 3.19 และเราจะได้สัญญาณที่ออกมาจากขมิททริกเกอร์ดังรูปที่ 3.20 ซึ่งจะเป็นสัญญาณรีเซ็ทไอซี 14024 ให้เริ่มต้นนับใหม่ซึ่งก็คือเริ่มต้นที่ TDM ขบวนใหม่นั้นเอง


สำหรับไฟเลี้ยงไอซีในวงจรได้จากวงจรตามรูปที่ 3.2 ซึ่งจะได้ระดับแรงดัน  $+6$  โวลท์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดรูปที่ 3.2 แสดงวงจรไฟเลี้ยงของตัวส่งของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.2 หลักการทำงานของตัวรับ


เมื่อมีการส่งสัญญาณจากตัวส่งรูปคลื่นอินพุทที่เข้ามาที่ขา 2 และเอาต์พุทที่ออกจากขา 6 ของไอซี 7612 จะลักษณะดังรูปที่ 3.21 โดยเซนแนลเอาต์พุทที่มีการส่งสัญญาณจะกว้างกว่าปกติซึ่งเกิดจากการทำงานของไอซี 7612 ( เป็นไอซี Comparator schmitt trigger ) มีการทำงานดังนี้ เดิมสมมติอินพุทเป็น 1 เข้ามาเอาต์พุทจะออกมาเป็น 0 จนกระทั่งระดับอินพุทเข้ามาต่ำกว่าระดับอ้างอิงครั้งแรกคือ 3.5 โวลท์ ( ได้จาก การแบ่งแรงดันระหว่าง R3 และ R4 ) จะมีเอาต์พุทออกมาจนถึงระดับ 8 โวลท์ ก็จะมีการป้อนกลับมาที่ขา 3 รวมกับระดับสัญญาณอ้างอิงเดิมทำให้เกิดระดับสัญญาณอ้างอิงตัวใหม่ 4 โวลท์ ถ้าระดับสัญญาณอินพุทที่เข้ามาเกินระดับสัญญาณอ้างอิงนี้เอาต์พุทก็จะตกลงมา แต่ถ้าระดับสัญญาณที่เข้ามาไม่ถึงระดับสัญญาณอ้างอิงนี้ก็จะไม่มีเอาต์พุทออกมาคงเดิม



รูปที่ 3.3 แสดงวงจรดีเทคสัญญาณรีเซ็ทจากขบวนพัลส์ TDM

จากรูปที่ 3.3 เป็นส่วนของวงจรดีเทคเอาต์พุทรีเซ็ทในขบวน พัลส์ TDM ออกมาเพื่อใช้ในการควบคุมให้ตัวรับทำงานพร้อมกันกับตัวส่งโดยให้เริ่มทำงานและนับพร้อม ๆ กัน ซึ่งมีการทำงานเหมือนกับในตัวส่งคือในช่วงขบวนพัลส์ 128 ลูก ที่เข้ามาจะผ่านทาง D2 และ C1 จะทำการชาร์จประจุไว้จนถึงช่วงที่เป็นพัลส์ซิงโครไนซ์ 8 ms เข้ามา C1 จะคายประจุออกทาง R7 ดังรูปที่ 3.22 และจะได้สัญญาณที่ออกจากชมิททริกเกอร์ดังรูปที่ 3.23 ซึ่งจะเป็นสัญญาณรีเซ็ทไอซี 14024 ให้เริ่มนับใหม่ซึ่งก็คือเริ่มที่ TDM ขบวนใหม่นั้นเอง

รูปสัญญาณเอาต์พุทที่ออกมาจากไอซี 14024 ดังรูปที่ 3.24 ซึ่งจะเห็นได้ว่ามีเฉพาะ 8 พัลส์แรกเท่านั้นเพราะว่าเราเซ็ทให้มันทำงานที่กลุ่มแรกและเซนแนลที่ 8 มีการส่งสัญญาณจะกว้างกว่าปกติ เมื่อสัญญาณดังกล่าวผ่านชมิททริกเกอร์จะได้เป็นสัญญาณคล็อกดังรูปที่ 3.25 ที่ป้อนให้ไอซี 14015 ( เป็นไอซี 4-bit static shift register ) และไอซี 14094 ( เป็นไอซี 8-stage shift/store register ) ทำงานที่จังหวะเดียวกัน และสัญญาณดังกล่าวจะผ่านวงจร pulse duration detector ดังรูปที่ 3.4




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในงานวิจัย pulse duration detector ญาติให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งวงจรนี้จะตรวจจับความกว้างของพัลส์และให้เอาท์พุทออกมาเป็นขนาดของแอมพลิจูดถ้าพัลส์มีช่วงกว้าง จะให้ขนาดของแอมพลิจูดออกมาสูงกว่าพัลส์ที่มีช่วงแคบ โดยที่ R11 ใช้ในการปรับแอมพลิจูดของสัญญาณ ดังรูปที่ 3.26 และซิมิทริกเกอร์จะสามารถตรวจจับเอาสัญญาณเฉพาะแชนแนลที่มีการส่งออกมาจาก สัญญาณรูปคลื่นพัลส์ทั้ง 8 แชนแนلدังรูปที่ 3.27 หลังจากนั้นสัญญาณที่เปรียบเสมือนโลจิก 1 จะส่งต่อไปยังไอซี 14530 ( เป็นไอซี 5-input majority logic gate ) ซึ่งจะทำงานให้เอาท์พุทเป็น 1 เมื่อขา W เป็นโลจิก 1 และขา A,B,C,D,E เป็นโลจิก 1 มากกว่า 3 ขา ซึ่งเอาท์พุทที่ได้จากไอซีตัวนี้จะส่งต่อไปควบคุมไอซี 14094 ให้ทำงานต่อไปโดยเป็นตัวเลือกว่าจะให้แชนแนลใดทำงานโดยขึ้นอยู่กับขา output enable, ขา strobe, ขา data และ clock ในกรณีนี้ไอซี 14094 จะให้ Q1 ที่ขา 4 ทำงานโดยมีระดับแรงไฟที่ +7.6 โวลท์ทำให้ ทหรานซิสเตอร์ C3340 ที่ต่ออยู่ที่เอาท์พุททำงานดังรูปที่ 3.5 ดังนั้นจะมีกระแสไหลผ่านโหลดครบวงจร โหลด จึงจะทำงานได้




รูปที่ 3.5 แสดงวงจรภาคเอาท์พุทของตัวรับ



รูปที่ 3.6 แสดงวงจรภาคจ่ายไฟของตัวรับ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เฉพาะในโครงการวิจัยเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.3 หลักการทำงานของเซนแนลเจนเนอเรเตอร์



รูปที่ 3.7 แสดงวงจรกำเนิดความถี่

จากรูปที่ 3.7 เป็นส่วนของวงจรกำเนิดความถี่ซึ่งจะใช้ความถี่ 2 ค่าคือ 32.7 kHz ดังรูปที่ 3.28 และ 2.048 kHz ดังรูปที่ 3.29 ความถี่ค่า 2.048 kHz จะใช้เป็นคล็อกป้อนให้อิซี 14040 ( เป็นอิซี 12-bit binary counter )




รูปที่ 3.8 แสดงวงจรกำเนิดขบวนพัลส์ TDM

จากรูปที่ 3.8 เป็นส่วนของวงจรถ่ายสัญญาณกำเนิดขบวนพัลส์ TDM ซึ่งประกอบด้วยสัญญาณลูกคลื่นพัลส์ 128 ลูกและสัญญาณซิงโครไนซ์อีก 8 ms โดยสัญญาณที่ออกมาจากขา 6 ของอิซี 14025 จะเกิดจากสัญญาณ Q4 ของอิซี 14040, สัญญาณ Q ของอิซี 14013 และสัญญาณ 2.048 kHz จากอิซี 14060 มา NOR กันซึ่งจะได้เข้าที่พุดออกมามาดังรูปที่ 3.30 รูปที่ 3.31 และรูปที่ 3.32


ส่วนของสัญญาณรีเซ็ตอิซี 14013 จะได้จากขา C ของทรานซิสเตอร์ CS47 ซึ่งจะได้พัลส์ดังรูปที่ 3.33 ทำให้ได้สัญญาณ Q และ  $\bar{Q}$  ออกมาดังรูปที่ 3.34 ส่วนของสัญญาณรีเซ็ต อิซี 14040 จะได้จากการนำเอาสัญญาณ Q ของอิซี 14013 และสัญญาณ 2.048 kHz จากอิซี 14060 มา NOR กันซึ่งจะได้เข้าที่พุดออกมามาดังรูปที่ 3.35 จะเห็นว่ารูปของารค่าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณที่เป็นอิมพัลส์ที่ผ่านวงจรถิฟเฟอร์เรนเซี่ยลมานั้นจะมีทั้งซีกบวกและซีกลบ ซึ่งเราต้องการสัญญาณอิมพัลส์เฉพาะซีกบวกเพื่อใช้ในการรีเซ็ท ซึ่งเราสามารถกำจัดสัญญาณอิมพัลส์ ซีกลบออกได้โดยการทำงานของไดโอด D3 ดังรูปที่ 3.36 คือเมื่อสัญญาณอิมพัลส์เซว่งลบเข้ามาไดโอด D3 จะทำงานเพราะที่ขาอินพุตมีระดับแรงไฟ +5.2 โวลท์ ป้อนอยู่ ดังนั้นจะเกิดเฉพาะส่วนสัญญาณซีกบวกเท่านั้นที่ผ่านไปได้ ซึ่งจะอยู่บนระดับแรงไฟ +4.5 โวลท์ ซึ่งเกิดจากแรงไฟที่ป้อนให้กับไดโอดลบด้วยแรงดันตกคร่อมไดโอดขณะทำงาน ( ประมาณ 0.7 โวลท์ ) สัญญาณรีเซ็ทจะทำการรีเซ็ททุก ๆ 133 ms เราจะได้สัญญาณ Q ที่ไอซี 14013 เมื่อเราได้สัญญาณเข้าที่พอร์ทจากไอซี 14025 จะส่งต่อไปยังภาคเข้าที่พอร์ทของแซนแนลเจเนเนอ์เรเตอร์ซึ่งประกอบไปด้วยวงจรถูที่ 3.9




รูปที่ 3.9 แสดงวงจรมาคเข้าที่พอร์ทของแซนแนลเจเนเนอ์เรเตอร์

โดยไอซี 7612 จะมีเข้าที่พอร์ทออกมาเมื่อระดับสัญญาณอินพุตที่เข้ามาต่ำกว่าระดับสัญญาณอ้างอิง +5.4 โวลท์ ซึ่งเราจะได้เข้าที่พอร์ทดังรูปที่ 3.37 หลังจากนั้นสัญญาณจะถูกส่งไปยังส่วนของวงจรถานซิสเตอร์ C547 และ C557 จะควบคุมระดับแรงดันให้คงที่และส่งออกไปยังสายพอร์ทดังรูปที่ 3.38




เอกสารนี้เป็นเอกสารที่ส่ง รูปที่ 3.10 แสดงวงจรมาคอินพุตของแซนแนลเจเนเนอ์เรเตอร์ไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยปกติส่วนของวงจรอินพุตดังรูปที่ 3 10 จะไม่ทำงานจนกระทั่งตัวส่งมีการส่งสัญญาณวงจรตรงส่วนนี้จะทำงานโดยพัลส์ที่มีการส่งสัญญาณจะผ่านเข้ามายังไอซี 7612 ซึ่งจะได้สัญญาณเข้าที่พุทออกมาดังรูปที่ 3 38 โดยมีระดับสัญญาณอ้างอิงที่ขา 3 +1.5 โวลท์ เมื่อสัญญาณอินพุตที่เข้ามาที่ขา 2 มีระดับสูงกว่าระดับสัญญาณอ้างอิงจะไม่มีสัญญาณเข้าที่พุทออกมาที่ขา 6 แต่เมื่อเซนแนลที่มีการส่งสัญญาณเข้ามาที่มีระดับแรงดัน +0.5 โวลท์ ที่ต่ำกว่าระดับสัญญาณอ้างอิงจะได้ระดับสัญญาณเข้าที่พุทออกมาดังรูป 3 39 เข้าที่พุทที่ออกมาจากขา 7 ของไอซี 14530 จะถูกชิฟไปทำให้พัลส์ขยายกว้างออกจาก 400µs เป็น 1000µs ดังรูป 3.40 สัญญาณพัลส์ตัวนี้จะใช้ไปควบคุมการทำงานของไดโอด D8 ต่อไป โดยสัญญาณพัลส์ที่ขา 5 ของไอซี 14025 นั้นเซนแนลที่มีการส่งสัญญาณจะกว้างออกกว่าปกติดังรูป 3 41 ซึ่งเกิดจากช่วงที่พัลส์ที่ขา 15 ของไอซี 14530 ตกลงเป็นศูนย์ในช่วงแคบ ๆ ทำให้ไดโอด D8 ทำงานจึงทำให้พัลส์ช่วงนี้กว้างออกซึ่งไอซี 14530 จะให้เข้าที่พุทเป็นศูนย์เมื่อขา W เป็นโลจิก 0 และขา A, B, C, D, E เป็นโลจิก 1 มากกว่า 3 ขา



รูปที่ 3 11 แสดงวงจรควบคุมให้วงจรกำเนิดพัลส์หยุดทำงาน


สำหรับส่วนของวงจรดังรูปที่ 3.11 ใช้สำหรับให้วงจรกำเนิดพัลส์หยุดทำงานโดยเมื่อเราเปิดสวิตช์ S1 ทำให้ไดโอด D1 ทำงานมีกระแสไหลผ่านลงกราวด์ นั่นคือทรานซิสเตอร์ C557 ทำงานดังนั้นที่ขา C ของทรานซิสเตอร์จะมีไฟประมาณ 12 โวลท์ เปรียบเสมือนโลจิก 1 ไปรีเซ็ตให้ไอซี 14040 หยุดทำงานทำให้ขา รีเซ็ตของไอ ซี14013 มีสภาวะโลจิก 0 และที่ขาเซ็ทมีสภาวะโลจิก 1 ดังนั้นทำให้ขา Q เป็นโลจิก 1 เป็นผลให้เข้าที่พุทที่ขา 6 ของไอซี 14025 เป็น 0 ดังนั้นเข้าที่พุทที่ขา 6 ของไอซี 7612 จะเป็น 1 ทำให้ทรานซิสเตอร์ C557 และ C547 ทำงานนั่นคือมีกระแสไหลผ่านลงกราวด์ทำให้ไม่มีรูปคลื่นพัลส์ส่งออกไปบนดูไฟร์




รูปที่ 3 12 แสดงวงจรภาคจ่ายไฟให้เซนแนลเจนเนอเรเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สำหรับวงจรการทำงานทั้งหมดของตัวส่ง, ตัวรับและเซนแนลเจนเนอร์เรเตอร์ แสดงดังรูปที่ 3.42, รูปที่ 3.43 และรูปที่ 3.44 ตามลำดับ




รูปที่ 3.13 แสดงสัญญาณรูปคลื่นเมื่อตัวส่งมีการส่งสัญญาณ




เอกสารนี้เป็นเอกสารที่สงวนไว้รูปที่ 3.14 แสดงรูปสัญญาณนาฬิกา 0V, 0.2 และ 0.3 ให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.15 แสดงสัญญาณเข้าที่พทที่ได้จากการตั้งสวิตช์และเข้าที่พทที่ได้จากไอซี 14512



รูปที่ 3.16 แสดงสัญญาณเข้าที่พทที่ได้จากไอซี 14512 และสัญญาณที่ผ่านสมิททริกเกอร์ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้แก้ไขหรือกระทำการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.17 แสดงสัญญาณที่ได้จากขมิพทริกเกอร์และสัญญาณเมื่อตัวส่งทำงาน




รูปที่ 3.18 แสดงสัญญาณบนสายทุไวร์และสัญญาณคลิกที่ป้อนให้กับไอซี 14024

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3 19 แสดงการซาร์ทและคายประจุของตัวเก็บประจุ




รูปที่ 3 20 แสดงสัญญาณที่ใช้ในการรีเซ็ตโดยเกิดจากการนำสัญญาณที่ได้จากตัวเก็บประจุไปผ่าน


สมิททริกเกอร์ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.21 แสดงสัญญาณบนสายทวิและสัญญาณเข้าที่พืทที่ได้จากไอซี 7612




รูปที่ 3.22 แสดงสัญญาณที่ได้จากการซาวท์และคาบประจุของตัวเก็บประจุ  
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3 23 แสดงสัญญาณที่ใช้ในการรีเซ็ทโดยเกิดจากการนำสัญญาณที่ได้จากตัวเก็บประจุไปผ่าน  
ซิมิทริกเกอร์



รูปที่ 3 24 แสดงสัญญาณบนสายทวิจรและสัญญาณเข้าที่พืทที่ได้จากไอซี 14024  
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.25 แสดงสัญญาณคลิกที่ผ่านซิมิทริกเกอร์ใช้ป้อนให้กับไอซี 14015




รูปที่ 3.26 แสดงสัญญาณที่ผ่านซิมิทริกเกอร์และสัญญาณที่ได้จากวงจรพัลส์ดูเรชั่นดีเทคเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.27 แสดงสัญญาณรีเซ็ตเมื่อผ่านซิมิทริกเกอร์




รูปที่ 3.28 แสดงสัญญาณความถี่ 32.7 kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.29 แสดงสัญญาณความถี่ 2.048 kHz




รูปที่ 3.30 แสดงสัญญาณ Q4 จากไอซี 14040 และสัญญาณเข้าที่พอร์ทจากไอซี 14025

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.31 แสดงสัญญาณ Q จากไอซี 14013 และสัญญาณเข้าที่พุดจากไอซี 14025




รูปที่ 3.32 แสดงสัญญาณความถี่ 2.048 kHz และสัญญาณเข้าที่พุดจากไอซี 14025

เอกสารนี้เป็นเอกสารทรัพย์สินทางปัญญาของสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.33 แสดงสัญญาณที่ได้จากขา C ของทรานซิสเตอร์ C547 เปรียบเทียบกับคล็อก




รูปที่ 3.34 แสดงสัญญาณ Q และ Q̄ ที่ได้จากไอซี 14013

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3 35 แสดงสัญญาณ Q และสัญญาณเมื่อผ่านวงจรถิพเพอร์เรเน็ทียล




รูปที่ 3 36 แสดงสัญญาณที่ไทร์เซ็ทไอซี 14040 ซึ่งเกิดจากการทำงานของไดโอด D3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.37 แสดงสัญญาณเอาต์พุตที่ได้จากไอซี 7612 เปรียบเทียบกับสัญญาณอ้างอิง




รูปที่ 3.38 แสดงสัญญาณที่ส่งออกไปบนสายทิวไร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.39 แสดงสัญญาณเอ้าท์พุทที่ได้จากไอซี 7612




รูปที่ 3.40 แสดงสัญญาณที่ถูกชิพไปทำให้กว้างออกจาก 400 μs เป็น 1000 μs


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.41 แสดงสัญญาณที่กว้างออกเนื่องจากการทำงานของไดโอด D8



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




DUPLINE

GND

รูปที่ 3.42 แสดงวงจรของตัวส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3 43 แสดงวงจรของตัวรับ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



## บทที่ 4

## การทดลองและผลการทดลอง


สำหรับในการทดลองเพื่อทดสอบการทำงานของระบบโดยต่อวงจรดังรูปที่ 4.1 จากนั้นกดสวิทช์ที่ตัวส่งไล่ไปเรื่อย ๆ จากแชนแนล 1 จนถึงแชนแนล 8 และดูว่าหลอดทำงานหรือไม่ ในกรณีนี้ใช้ LED เป็นหลอดแสดงการทำงาน ซึ่งในการใช้งานจริง ๆ เราจะนำสัญญาณเข้าที่พอร์ทจากตัวรับไปควบคุมหน้าสัมผัสของรีเลย์ทำให้สามารถควบคุมการทำงานของหลอดได้ โดยอาจจะใช้ควบคุมมอเตอร์, ปั้มน้ำ, วาล์ว หรือ อุปกรณ์ไฟฟ้าอื่น ๆ




รูปที่ 4.1 แสดงวงจรที่ใช้ในการทดลอง

จากการทดลองจะได้สัญญาณบนสายทวิโวลต์ดังรูปที่ 4.2 ซึ่งปรากฏว่าสัญญาณพัลส์จะมีความกว้างเป็น  $980 \mu\text{s}$  และตามด้วยสัญญาณซิงโครไนซ์อีก  $76 \text{ ms}$  ซึ่งเกิดจากการทำงานของวงจรตามที่ได้กล่าวมาแล้วในบทที่ 3 ทำให้ใน 1 ขบวนการสัญญาณ TDM จะมีคาบเวลาเป็น  $133 \text{ ms}$  ซึ่งได้ใกล้เคียงกับทฤษฎีที่เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ในการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ได้กล่าวแล้วในบทที่ 2 แม้ว่ารูปคลื่นสัญญาณพัลส์ จะผิดเพี้ยนไปจากทฤษฎีบ้างแต่ก็สามารถทำงานได้ซึ่งสัญญาณเมื่อตัวส่งมีการส่งสัญญาณและสัญญาณปกติแสดงดังรูปที่ 4 2 และรูปที่ 4 3




รูปที่ 4 2 แสดงลักษณะรูปสัญญาณพัลส์ปกติที่ได้จากการทดลอง




รูปที่ 4 3 แสดงลักษณะรูปสัญญาณพัลส์เมื่อมีการส่งสัญญาณที่ได้จากการทดลอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 44 แสดงรายละเอียดลักษณะสัญญาณพัลส์ปกติ




รูปที่ 45 แสดงรายละเอียดลักษณะสัญญาณพัลส์เมื่อมีการส่งสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 46 แสดงเครื่องต้นแบบภายในตัวส่ง




รูปที่ 47 แสดงเครื่องต้นแบบภายในตัวรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 48 แสดงเครื่องต้นแบบภายในเซนแนลเจเนอเรเตอร์



รูปที่ 49 แสดงเครื่องต้นแบบภายในทั้ง3ตัว


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 5

#### วิจารณ์ สรุปผลและแนวทางการพัฒนา

โครงการนี้สามารถส่งและรับสัญญาณเพื่อใช้ในการควบคุมอุปกรณ์ไฟฟ้าที่ต่ออยู่กับตัวรับซึ่งสามารถส่งและรับได้พร้อม ๆ กัน 128 แชนแนล แต่มีข้อเสียคือ สามารถควบคุมได้เฉพาะการเปิดปิดอุปกรณ์ไฟฟ้าเท่านั้น ดังนั้นแนวทางในการพัฒนาที่จะให้โครงการนี้มีประสิทธิภาพดียิ่งขึ้นควรประยุกต์ใช้งานกับ ไมโครโปรเซสเซอร์, โปรแกรมเมเบิลคอนโทรลเลอร์, ปริ้นเตอร์, โมเด็มหรือคอมพิวเตอร์ได้ ดังรูปที่ 5.1, รูปที่ 5.2, รูปที่ 5.3 และรูปที่ 5.4

#### 5.1 การเชื่อมต่อกับปริ้นเตอร์




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีเหตุตบแต่งสิ่งนี้ และต้องสงวนลิขสิทธิ์ในเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 5.1 แสดงการประยุกต์ใช้งานคอมพิวเตอร์กับปริ้นเตอร์

จากรูปแสดงการต่อเครื่องปรีนเตอร์เชื่อมโยงเข้าในระบบทวิไร โดยโมดูลตัวนี้สามารถเป็นรหัสได้ ตามต้องการถ้าทั้งหมดหรือส่วนใดส่วนหนึ่งของระบบนี้เป็นตัวแสดงผลหรือตัวบันทึก มันเป็นไปได้ที่จะการ พิมพ์ออกมาเมื่อเซนแนลถูกกระตุ้น

5.2 การเชื่อมต่อกับคอมพิวเตอร์




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งรูปที่ 5.2 แสดงการประยุกต์ใช้งานดูไฟร์กับคอมพิวเตอร์ การทุกครั้งที่มีการนำไปใช้

จากรูปเป็นการติดตั้งโมดูลชนิดนี้ โดยการติดตั้งโมดูลชนิดนี้เข้าไปทำให้มันสามารถเป็นไปได้ที่จะใช้คอมพิวเตอร์ หรือ โปรแกรมเมเบิลคอนโทรลเลอร์ เพื่ออ่านค่าออกมา, กระตุ้นและควบคุมเซนแนลที่ใช้ อยู่ในระบบ ทุไวร์

คอมพิวเตอร์ที่มีใช้กันอยู่ในทุกวันนี้ มีฟอร์ทการสื่อสารข้อมูล แบบอะซิงโครนัส ส่งข้อมูลตามมาตรฐานที่ตั้งไว้ที่ซึ่งออกแบบใช้กับ RS232C ถ้าอุปกรณ์ชนิดอื่นมีฟอร์ทนี้แล้วมันสามารถเชื่อมโยงได้ หมายความว่าระบบทั้งสองสามารถต่อถึงกันและกันได้เพื่อรับข้อมูลข่าวสารด้วยกัน

คอมพิวเตอร์เชื่อมโยงที่มีใช้หรือโปรแกรมเมเบิลคอนโทรลเลอร์สำหรับระบบดูไฟร์คือโมดูลเชื่อมโยง RS232C


### 5.3 การเชื่อมต่อกับโครงข่ายสายโทรศัพท์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกที่ 5.3 แสดงการประยุกต์ใช้งานดูไฟร์กับโครงข่ายสายโทรศัพท์ก็ครั้งที่มีการนำไปใช้

ในการใช้งานหลาย ๆ ประเภทเรามีความจำเป็นที่จะต้องส่งข่าวสารข้อมูลเป็นระยะทางไกล ๆ โดยผ่านทางสายโทรศัพท์ ตัวอย่างเช่น สถานีบีบีที่อยู่ไกลจากถึงเก็บ ซึ่งเราสามารถใช้อิโมเดมโทรศัพท์เพื่อส่งสัญญาณ ดูไฟร์โดยใช้เครือข่ายโทรศัพท์ ตัวโมเดมจะเปลี่ยนสัญญาณดูไฟร์เป็นสัญญาณ FSK ( Frequency Shift Keying ) สัญญาณ AC สามารถส่งผ่านสายโทรศัพท์มาตรฐาน ตัวโมเดมหลักสามารถที่จะติดต่อสื่อสารกับโมเดมตัวอื่นๆ ได้ 2 ทิศทางที่แต่ละโมเดมเครือข่ายโมเดมเป็นสิ่งที่ต้องการที่แต่ละตัวจะต้องมีมันจะมีรหัสแชนแนลเจนเนอเรเตอร์ สำหรับแชนแนลเดียวกันเมื่อโมเดมต่อกับ เครือข่ายดูไฟร์ แชนแนลที่ใช้งานทั้งหมดสามารถใช้ได้เท่าเทียมกัน หมายความว่าเมื่อแชนแนล A1 ในเครือข่ายถูกกระตุ้นแล้ว แชนแนลอื่น ๆ ก็จะถูกกระตุ้นโดยอัตโนมัติ

5.4 การเชื่อมต่อกับโปรแกรมเมเบิลคอนโทรลเลอร์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น รูปที่ 5.4 แสดงการประยุกต์ใช้งานดูไฟร์กับโปรแกรมเมเบิลคอนโทรลเลอร์ที่มีการนำไปใช้

จากรูปเป็นการใช้โปรแกรมเมเบิลคอนโทรลเลอร์กับระบบดูไฟร์ซึ่งตัวโปรแกรมเมเบิลคอนโทรลเลอร์เป็นรหัสเดียวกับรหัสโมดูลที่ใช้ในระบบ ดูไฟร์ และต่อเข้ากับระบบที่ใช้สาย ทูไวร์ เหมือนกัน ประโยชน์จากการใช้งานดูไฟร์ โปรแกรมเมเบิลคอนโทรลเลอร์คือใช้สาย 1 คู่ ควบคุมเชื่อมโยงอินพุทและเอาต์พุท การต่อดูไฟร์ นี้สำหรับควบคุมเอาต์พุทและอินพุทมัลติพลายเหมือนกันในระยะทางไกลที่ซึ่งทำการมัลติเพล็กซ์ซึ่งทำให้เกิดความคล่องตัวในการใช้งานควบคุมทางอุตสาหกรรม

โปรแกรมเมเบิลคอนโทรลเลอร์เป็นพื้นฐานการควบคุมไมโครโปรเซสเซอร์เพื่อใช้งานทั่ว ๆ ไป เมื่อมันได้รับอินพุทเข้ามามันจะคิดหาค่าและจะกำเนิดค่าของเอาต์พุทที่เหมาะสมเพื่อควบคุมเครื่องจักรหรือกระบวนการผลิตทั่วไป มันสามารถประยุกต์ใช้งานในงานอุตสาหกรรมได้หลายอย่าง ทุกวันนี้โปรแกรมเมเบิลคอนโทรลเลอร์เป็นอุปกรณ์การควบคุมที่ดีที่สุดสำหรับการเปลี่ยนไปใช้เครื่องจักรแทนคนในงานอุตสาหกรรม โปรแกรมเมเบิลคอนโทรลเลอร์สามารถใช้ควบคุมงานทั้งหมดของระบบ ดูไฟร์ โดยใช้ภาษาเฉพาะที่เข้าใจได้ วงจรสามารถโปรแกรมและโปรแกรมใหม่ได้เพื่อใช้ตัวควบคุมและวงจรนี้ยังสามารถใช้ควบคุมอินพุท ( ตัวส่ง ) และตัวรับ ( เอาต์พุท ) ทั้งหมดบนระบบ ดูไฟร์ หรือตัวโปรแกรมสามารถโปรแกรมได้ในแผ่นดิสก์สำหรับใช้ในอนาคตหรือใช้ปรีนเตอร์พิมพ์ค่าออกมา

จากรูปที่ 4.3 จะเห็นว่าสัญญาณพัลส์เมื่อตัวส่งมีการส่งสัญญาณนั้น จะมีที่ว่างอยู่ 490  $\mu\text{s}$  ซึ่งในเวลาที่ว่างตรงนี้อาจมีการปรับปรุงให้มีประสิทธิภาพดียิ่งขึ้นได้โดยใส่เป็นบิตข้อมูลลงไปโดยใช้ไมโครโปรเซสเซอร์มาช่วยในการเขียนโปรแกรม ซึ่งจะทำให้ได้ประโยชน์มากขึ้นนอกเหนือจากการส่งสัญญาณควบคุมการเปิดปิดอย่างเดียว

สิ่งที่ควมปรับปรุงอีกอย่างหนึ่งคือ จำนวนแชนแนลในการส่ง เพราะว่าจำนวนความต้องการในการใช้งานได้เพิ่มจำนวนมากขึ้นตามเทคโนโลยี ซึ่งในต่างประเทศระบบดูไฟร์สามารถส่งและรับสัญญาณได้พร้อม ๆ กันถึง 1,024 แชนแนล

ปัญหาอีกประการหนึ่งก็คือระยะทางระหว่างตัวส่งและตัวรับ ซึ่งเมื่อเราต้องการใช้งานในระยะทางไกล ๆ จำเป็นที่จะต้องคำนึงถึงองค์ประกอบหลาย ๆ อย่าง ซึ่งจะทำให้ระบบดูไฟร์ทำงานได้อย่างมีประสิทธิภาพดี ซึ่งมีองค์ประกอบที่จะต้องคำนึงถึงดังต่อไปนี้

ขั้นตอนในการติดตั้งโดยทั่ว ๆ ไปนั้นมีความสำคัญมากในการใช้ ดูไฟร์ ซึ่งจะต้องเรียนรู้เทคนิคเกี่ยวกับการติดตั้งซึ่งสำคัญมากสำหรับระบบ ดูไฟร์ การติดตั้งระบบ ดูไฟร์ ให้ถูกต้อง ตำแหน่งประกอบด้วย สายชนิดต่าง ๆ ตำแหน่งของสถานที่, เส้นทางเดินของสาย และการป้องกันสัญญาณรบกวน ถ้าเราทำตามขั้นตอนเหล่านี้ปัญหาที่เกิดขึ้นมาก็จะมีน้อยมาก


ลักษณะการจัดวางของแต่ละหน่วย ( ตัวส่ง, ตัวรับและแชนแนลเจนเนอเรเตอร์ ) นั้นสามารถมีผลกระทบต่อการทำงานของดูไฟร์ด้วย สำหรับแชนแนลเจนเนอเรเตอร์นั้นจะต้องวางให้ใกล้กับศูนย์กลางของระบบมากที่สุดเสมอ ถ้าไม่สามารถทำได้จะต้องวางให้ใกล้กับตัวส่งให้มากที่สุด ในกระบวนการการใช้ดูไฟร์ ติดต่อสื่อสารจะต้องการตัวส่งสัญญาณอยู่ใกล้ๆกับ แชนแนลเจนเนอเรเตอร์ ถ้าอินพุทของตัวส่ง ดูไฟร์ โดนรบกวนจากสนามแม่เหล็กไฟฟ้ามากๆ ควรจะใช้สายชีลด์ในการป้องกัน และเราจะต้องพิจารณา ระยะทางระหว่างตัวรับกับอุปกรณ์ที่ใช้ควบคุมโดยละเอียดเพราะมันจะเกี่ยวข้องกับระดับพลังงานที่สูงขึ้นที่ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แสดงออกที่ O/P สำหรับ การจัดวางตัวส่งและตัวรับสัญญาณแบบอนาลอกนั้น เราติดตั้งแบบที่ติดตั้ง อุปกรณ์อนาลอกโดยทั่วไป

สายเคเบิลของตู้ไฟร์ควร์จะเน้นสายตีเกลียวคู่มากกว่าที่จะเป็นสายชีลด์ ขนาดหรือเบอร์ของสายที่ใช้สามารถเปลี่ยนแปลงได้โดยขึ้นอยู่กับความยาวทั้งหมดจากหัวถึงท้ายของระบบตู้ไฟร์ควร์เลือกใช้ สายเคเบิลที่มีค่าปริมาณความจุต่ำจำเป็นต้องจะเลือกให้เหมาะสมกับการใช้งานในระบบตู้ไฟร์ควร์ สายชีลด์จะต่อเนื่องกันตลอดทั้งหมดของระบบตู้ไฟร์ควร์ยกเว้นตรงจุดกราวด์เพราะตรงจุดนี้จะเกิดปัญหา กราวด์ลูป เราสามารถใช้สายมัลติพลาเยดแบบตีคู่ได้สำหรับสัญญาณตู้ไฟร์ควร์ แต่ถ้าสัญญาณมีระดับที่แตกต่างกันควรใช้สายชีลด์แยกต่างหาก เพื่อป้องกันปัญหาอันเนื่องมาจากครอสทอล์ค

#### 5.5 ลักษณะการวางสายแบบต่างๆ

สายที่ใช้ติดต่อสื่อสารในระบบตู้ไฟร์ควร์สามารถวางได้หลายรูปแบบ เช่น star, ring, bus หรือ ใช้แต่ละแบบมาต่อเข้าด้วยกันดังรูปที่ 5.5



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดรูปที่ 5.5 แสดงลักษณะการวางสายแบบต่างๆ สารทุกครั้งที่มีการนำไปใช้

ข้อบกพร่องที่เกิดขึ้นกับตู้ไฟร์มาจากคุณลักษณะต่างๆของสายเคเบิล เช่น รีซิสแตนซ์,คาปาซิแตนซ์,อินดักแตนซ์ และ การเพิ่มขึ้นของสัญญาณรบกวน สำหรับค่า รีซิสแตนซ์นั้นเกิดจากความต้านทานแบบเฉพาะจากการใช้ทองแดงชนิดพิเศษในการผลิต สำหรับค่า คาปาซิแตนซ์และค่าอินดักแตนซ์นั้นเกิดจากลักษณะโครงสร้างของสาย สำหรับปัญหาการเพิ่มขึ้นของสัญญาณรบกวนในสายนั้นเกิดจากวางสายไว้ในบริเวณใกล้เคียงกับที่มีสัญญาณรบกวน เช่น รีเลย์ตัวใหญ่ๆ หน้าสัมผัส มอเตอร์ หรือ สายเคเบิลกำลัง เหตุผลที่ต้องการวางสายเช่นนี้ ก็เพื่อจะทำให้ความยาวของสายเคเบิลมีค่าน้อยที่สุด

รอยต่ออันมีความสำคัญอย่างมาก เมื่อเราต้องการนำสาขาต่างๆมาต่อเข้าด้วยกัน หรือเป็นการต่อสายเมื่อสายหมด รอยต่ออันจะเป็นปัญหาบ่อยๆเราสามารถเตรียมการต่อให้สมบูรณ์ได้แต่อย่างไรก็ตามเมื่อเวลาผ่านไปถึงรอยต่อจะสมบูรณ์แต่มันสามารถเสื่อมลงได้สาเหตุเนื่องมาจากพื้นที่หน้าตัดของสายเคเบิลตู้ไฟร์มีความต้านทานสูงและเป็นไปได้ที่จะพบปัญหาเล็กๆน้อยๆเสมอที่จุดบัดกรีรอยต่อ และที่รอยต่อจะต้องป้องกันไม่ให้น้ำเข้าไปได้ เมื่อน้ำเข้าไปในสายจะมีผลกระทบต่อค่าไดเลคตริกของความจุภายในสายเพิ่มมากขึ้นเป็นผลทำให้เกิดการเสียหายในการสื่อสารระบบตู้ไฟร์

โดยทั่วไปแล้วระบบตู้ไฟร์ควรจะใช้สายชนิดตีเกลียวคู่เสมอส่วนสายชนิดอื่นๆไม่สามารถรับประกันได้ว่าจะใช้งานได้กับระบบตู้ไฟร์แต่อย่างไรก็ตามยังมีการติดตั้งตู้ไฟร์ที่ประสบความสำเร็จโดยใช้สายโทรศัพท์และสายเคเบิลตัวนำหลายๆเส้นไม่แนะนำให้ใช้สายชนิดที่ไม่ได้ตีเกลียวเพราะไม่สามารถรับประกันผลที่เกิดขึ้นได้อย่างแท้จริง สายเคเบิลแบบตัวนำหลายๆเส้นถ้าไม่ได้เป็นแบบตีเกลียวคู่แต่ละเส้นแล้วมันจะทำให้เกิดปัญหาหลายๆอย่างตามมา ปัญหาครอสทอล์กระหว่างสัญญาณที่แตกต่างกันและสามารถทำให้เกิดสัญญาณรบกวนขึ้นอีก ปัญหาทรานเซียร์บนสัญญาณต่างๆและรับสัญญาณรบกวนจากภายนอกของสายเคเบิลสามารถที่จะทำให้เกิดความไม่เท่ากัน บนสายตัวนำแต่ละเส้นสามารถทำให้สัญญาณตู้ไฟร์ไม่บาลานซ์กัน และทำให้การติดต่อสื่อสารระหว่างกันแยกลง

เราสามารถลดปัญหาสัญญาณรบกวนที่เกิดขึ้นกับระบบ ตู้ไฟร์ ได้น้อยที่สุด โดยทำตามขั้นตอนดังนี้

1. ในการติดต่อสื่อสารโดยใช้ ตู้ไฟร์ ให้ใช้สายชีลด์, สายตีเกลียวเสมอ
2. ให้มีกราวด์จุดเดียวเสมอโดยใช้ชีลด์ต่อผ่านตลอดทั้งระบบของตู้ไฟร์
3. เส้นทางเดินของสายไฟ AC เพาเวอร์และสายไฟ DC ที่มีพลังงานสูงให้ติดตั้งห่างจากตู้ไฟร์ และสายอินพุทให้ชีลด์อินพุทนำสัญญาณเมื่อเข้าใกล้พื้นที่ที่เกิดปัญหา
4. ติดตั้งอุปกรณ์พวกตู้ไฟร์ให้ห่างจากอุปกรณ์ที่มีพลังงานสูงถ้าหากหลีกเลี่ยงมิได้ให้ชีลด์ทั้งระบบ
5. ถ้าปัญหาระบบกำลังมีสัญญาณรบกวนมากให้ใช้สายส่งกำลังที่มีการฟิลเตอร์

แหล่งกำเนิดสัญญาณรบกวนเช่น,สัญญาณวิทยุ, งานเชื่อมโลหะโดยไฟฟ้า ,สวิตซ์ชิง เพาเวอร์อิซท์พหลายความถี่สูง, ดริ้มเมอร์สวิตซ์, เครื่องจุดหัวเตา, มอเตอร์AC และ DC, หลอดนีออนหรือหลอดฟลูออเรสเซนต์,สายส่งแรงดันสูง,คอนแทคเตอร์ และ ควบคุมรีเลย์ ฯลฯ การชีลด์บนสายเคเบิล ตู้ไฟร์ จะช่วยลดสัญญาณรบกวนโดยดูดกลืนและผ่านลงกราวด์สายตัวนำตีเกลียวคู่โดยทั่วไปจะโดนสัญญาณรบกวนจากภายนอกอินดิวิชเข้ามาบนตัวนำทั้งคู่เท่ากัน

จุดลงกราวด์ที่ตึ้นนั้นจะเหนียวนำสัญญาณรบกวนได้น้อยที่สุดโดยกราวด์ต้องมีอินพีแดนซ์ที่ต่ำตรวจสอบหาจุดพื้นที่ที่จะตอกแท่งกราวด์ลงในพื้นดินควรอยู่ใกล้กับแกนแนลเจนเนอเรเตอร์โดยแท่งกราวด์ควรมีความยาวประมาณ 4 ฟุต และการซีลด์ที่ตึ้นนั้นจะต้องต่อผ่านตลอดทั้งระบบของ ดูไฟร์ โดยรอยต่อจะรักษา ระยะห่างจุดต่อและความยาวของซีลด์ด้วย

การเพิ่มหน่วยดูไฟร์หรือสายเคเบิลลงในระบบที่ใช้งานอยู่แล้วจะทำให้เกิดปัญหาขึ้นได้ การเพิ่มสายเข้าไปในระบบนั้นหมายถึง เพิ่มรอยต่อเข้าไปในระบบเดิม ซึ่งสายอาจจะเป็นชนิดเดียวกับสายเดิม หรือดีกว่าก็ได้ ที่รอยต่อนั้นจะต้องมีการต่อที่สมบูรณ์และแข็งแรงด้วย

ปัญหาการสะท้อนกลับของสัญญาณเมื่อปลายสายถูกปล่อยทิ้งไว้เฉยๆโดยที่ไม่ต่ออยู่กับอะไร การแก้ปัญหาการสะท้อนกลับของสัญญาณทำได้โดยการใส่เทอร์มินัลไว้ที่ปลายของสาย

สัญญาณรบกวนที่เกิดขึ้นบนสายเคเบิลที่ใช้ในการติดต่อสื่อสารดูไฟร์จะเป็นสาเหตุให้เครื่องรับสัญญาณทำงานผิดพลาด โดยการทำงานจะมีรูปแบบที่ไม่แน่นอน สัญญาณรบกวนบนสายเคเบิล จะเกิดขึ้นเมื่อแกนแนลเจนเนอเรเตอร์ถูกย้ายตำแหน่งหรือถอดออกแล้วนำมาประกอบใหม่หลังจากที่ใช้งานอยู่ถ้ามีการซีลด์แล้วปรากฏว่าสัญญาณรบกวนยังมีมากอยู่เหมือนเดิมเราควรจะเคลื่อนย้ายสายเคเบิลให้ออกห่างไกลจากที่ซึ่งอาจจะเป็นแหล่งกำเนิดสัญญาณรบกวน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## รายการอุปกรณ์ของตัวส่ง

<u>ตัวต้านทาน</u>	<u>จำนวน</u>
R 27 $\Omega$	1 ตัว
R 1.2 k	2 ตัว
R 10 k	1 ตัว
R 47 k	8 ตัว
R 100 k	10 ตัว
R 220 k	1 ตัว
R 1 M	1 ตัว

## ตัวเก็บประจุ

C 10 nF	2 ตัว
C 0.1 $\mu$ F	10 ตัว
C 33 $\mu$ F	1 ตัว

## ทรานซิสเตอร์

BC 547	1 ตัว
--------	-------

## ไอซี

MC 14512	1 ตัว
MC 14024	1 ตัว

## ไดโอด

1N4148	10 ตัว
--------	--------

## ซีเนอร์ไดโอด

1N4752	1 ตัว
--------	-------

## สวิตช์ 8 พ

1 ตัว

## รายการอุปกรณ์ของตัวรับ

<u>ตัวต้านทาน</u>	<u>จำนวน</u>
R 56 $\Omega$	1 ตัว
R 910 $\Omega$	1 ตัว
R 1 k	1 ตัว
R 10 k	1 ตัว
R 4.7 k	9 ตัว
R 33 k	1 ตัว
R 47 k	2 ตัว
R 270 k	1 ตัว
R 62 k	2 ตัว
R 4.7 M	1 ตัว
R 2.2 M	1 ตัว
R VR 470 k	1 ตัว

## ตัวเก็บประจุ

C 1 nF	2 ตัว
C 470 PF	1 ตัว
C 0.1 $\mu$ F 50 V	2 ตัว
C 220 $\mu$ F 50V	1 ตัว

## ทรานซิสเตอร์

C3340	8 ตัว
-------	-------

## ไอซี

MC 14015	1 ตัว
MC 14054	1 ตัว
MC 14530	1 ตัว
MC 14024	1 ตัว
MC 14584	1 ตัว
IC 7612	1 ตัว

## ไดโอด

1N4007	1 ตัว
--------	-------

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1N4148 11 ตัว

**ซีเนอร์ไดโอด**

1N4752 8 ตัว

LED 1 ตัว

SW 8 ขา 1 ตัว

**รายการอุปกรณ์ของแผงแนลเจนเนอร์เรเตอร์**

**ตัวต้านทาน**

R 5.6  $\Omega$  1 ตัว  
R 240  $\Omega$  1 ตัว  
R 1 k 3 ตัว  
R 1.2 k 1 ตัว  
R 2 k 1 ตัว  
R 2.2 k 1 ตัว  
R 8.66 k 1 ตัว  
R 10 k 4 ตัว  
R 12 k 1 ตัว  
R 15 k 1 ตัว  
R 22 k 2 ตัว  
R 33 k 1 ตัว  
R 56 k 1 ตัว  
R 100 k 2 ตัว  
R 680 k 1 ตัว  
R 1 M 1 ตัว  
R 10 M 1 ตัว

**ตัวเก็บประจุ**

C 1000  $\mu$ F 50V 1 ตัว  
C 0.1  $\mu$ F 63 V 3 ตัว  
C 15 PF 2 ตัว  
C 50 PF 1 ตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

C 4.7 nF 1 ตัว  
C 100 PF 1 ตัว

**ทรานซิสเตอร์**

C547 2 ตัว  
C557 2 ตัว

**ไอซี**

IC 7612 2 ตัว  
MC 14060 1 ตัว  
MC 14040 1 ตัว  
MC 14013 1 ตัว  
MC 14025 1 ตัว  
MC 14015 1 ตัว  
MC 14062 1 ตัว  
MC 14530 1 ตัว

**ไดโอด**

1N4007 1 ตัว  
1N4148 7 ตัว

LED 1 ตัว

คริสตรอล 32.7kHz 1 ตัว



**MOTOROLA**

**MC14015B**

**DUAL 4-BIT STATIC SHIFT REGISTER**


The MC14015B dual 4-bit static shift register is constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. It consists of two identical, independent 4-stage serial-input/parallel-output registers. Each register has independent Clock and Reset inputs with a single serial Data input. The register states are type D master-slave flip-flops. Data is shifted from one stage to the next during the positive-going clock transition. Each register can be cleared when a high level is applied on the Reset line. These complementary MOS shift registers find primary use in buffer storage and serial-to-parallel conversion where low power dissipation and/or noise immunity is desired.

- Quiescent Current = 5.0 nA/package typical @ 5 Vdc
- Noise Immunity = 45% of V<sub>DD</sub> typical
- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Single Supply Operation – Positive or Negative
- High Fanout – > 50
- Input Impedance = 10<sup>12</sup> ohms typical
- Low Input Capacitance – 5.0 pF typical
- Logic Swing Independent of Fanout
- Toggle Rate = 6.0 MHz @ 10 Vdc
- Logic Edge-Clocked Flip-Flop Design – Logic state is retained indefinitely with clock level either high or low; information is transferred to the output only on the positive going edge of the clock pulse.
- Capable of Driving Two Low-power TTL Loads, One Low-power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range.


**CMOS MSI**

(LOW-POWER COMPLEMENTARY MOS)

**DUAL 4-BIT STATIC SHIFT REGISTER**




**ORDERING INFORMATION**



**MAXIMUM RATINGS (Voltages referenced to V<sub>SS</sub>)**

Rating	Symbol	Value	Unit
DC Supply Voltage	V <sub>DD</sub>	-0.5 to +18	Vdc
Input Voltage, All Inputs	V <sub>in</sub>	-0.5 to V <sub>DD</sub> + 0.5	Vdc
DC Current Drain per Pin	I	10	mAdc
Operating Temperature Range – AL Device	T <sub>A</sub>	-55 to +125	°C
		-40 to +85	°C
Storage Temperature Range	T <sub>stg</sub>	-65 to +150	°C

**BLOCK DIAGRAM**



V<sub>DD</sub> = Pin 16  
V<sub>SS</sub> = Pin 8

**TRUTH-TABLES**

**CLOCKED OPERATION (SYNCHRONOUS)**

D	Q <sub>n</sub>	Q <sub>n+1</sub>
0	0	0
0	1	0
1	0	1
1	1	1

Q<sub>n+1</sub> = Q<sub>n</sub>, R = 0

**DIRECT OPERATION (ASYNCHRONOUS)**

R	Q
0	Q
1	0

C = 0 = Don't Care

ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	V <sub>DD</sub> Vdc	T <sub>low</sub> *		25°C			T <sub>high</sub> *		Unit
			Min	Max	Min	Typ	Max	Min	Max	
Output Voltage V <sub>in</sub> V <sub>DD</sub> or 0  V <sub>in</sub> 0 or V <sub>DD</sub>	"0" Level VOL	5.0	-	0.05	-	0	0.05	-	0.05	Vdc
		10	-	0.05	-	0	0.05	-	0.05	
		15	-	0.05	-	0	0.05	-	0.05	
	"1" Level VOH	5.0	4.95	-	4.95	5.0	-	4.95	-	Vdc
		10	9.95	-	9.95	10	-	9.95	-	
		15	14.95	-	14.95	15	-	14.95	-	
Input Voltage** (V <sub>O</sub> = 4.5 or 0.5 Vdc) (V <sub>O</sub> = 9.0 or 1.0 Vdc) (V <sub>O</sub> = 13.5 or 1.5 Vdc)  (V <sub>O</sub> = 0.5 or 4.5 Vdc) (V <sub>O</sub> = 1.0 or 9.0 Vdc) (V <sub>O</sub> = 1.5 or 13.5 Vdc)	"0" Level V <sub>IL</sub>	5.0	-	1.5	-	2.25	1.5	-	1.5	Vdc
		10	-	3.0	-	4.50	3.0	-	3.0	
		15	-	4.0	-	6.75	4.0	-	4.0	
	"1" Level V <sub>IH</sub>	5.0	3.5	-	3.5	2.75	-	3.5	-	Vdc
		10	7.0	-	7.0	5.50	-	7.0	-	
		15	11.0	-	11.0	8.25	-	11.0	-	
Output Drive Current (AL Device) Source (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.6 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc)  Sink (V <sub>OL</sub> = 0.4 Vdc) (V <sub>OL</sub> = 0.5 Vdc) (V <sub>OL</sub> = 1.5 Vdc)	I <sub>OH</sub>	5.0	-1.2	-	-1.0	-1.7	-	-0.7	-	mA <sub>dc</sub>
		10	-0.25	-	-0.2	-0.36	-	-0.14	-	
		15	-0.62	-	-0.5	-0.9	-	-0.35	-	
	I <sub>OL</sub>	5.0	0.64	-	0.51	0.88	-	0.36	-	mA <sub>dc</sub>
		10	1.6	-	1.3	2.25	-	0.9	-	
		15	4.2	-	3.4	8.8	-	2.4	-	
Output Drive Current (CL/CP Device) Source (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.6 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc)  Sink (V <sub>OL</sub> = 0.4 Vdc) (V <sub>OL</sub> = 0.5 Vdc) (V <sub>OL</sub> = 1.5 Vdc)	I <sub>OH</sub>	5.0	-1.0	-	-0.8	-1.7	-	-0.6	-	mA <sub>dc</sub>
		10	-0.2	-	-0.16	-0.36	-	-0.12	-	
		15	-0.5	-	-0.4	-0.9	-	-0.3	-	
	I <sub>OL</sub>	5.0	0.52	-	0.44	0.88	-	0.36	-	mA <sub>dc</sub>
		10	1.3	-	1.1	2.25	-	0.9	-	
		15	3.6	-	3.0	8.8	-	2.4	-	
Input Current (AL Device)	I <sub>in</sub>	15	-	±0.1	-	±0.00001	±0.1	-	±1.0	μA <sub>dc</sub>
Input Current (CL/CP Device)	I <sub>in</sub>	15	-	±0.3	-	±0.00001	±0.3	-	±1.0	μA <sub>dc</sub>
Input Capacitance (V <sub>in</sub> = 0)	C <sub>in</sub>	-	-	-	-	5.0	7.5	-	-	pF
Quiescent Current (AL Device) (Per Package)	I <sub>DD</sub>	5.0	-	5.0	-	0.005	5.0	-	150	μA <sub>dc</sub>
		10	-	10	-	0.010	10	-	300	
		15	-	20	-	0.015	20	-	600	
Quiescent Current (CL/CP Device) (Per Package)	I <sub>DD</sub>	5.0	-	20	-	0.005	20	-	150	μA <sub>dc</sub>
		10	-	40	-	0.010	40	-	300	
		15	-	80	-	0.015	80	-	600	
Total Supply Current**† (Dynamic plus Quiescent, Per Package) (C <sub>L</sub> = 50 pF on all outputs, all buffers switching)	I <sub>T</sub>	5.0	I <sub>T</sub> = (1.2 μA/kHz) I + I <sub>DD</sub>							μA <sub>dc</sub>
		10	I <sub>T</sub> = (2.4 μA/kHz) I + I <sub>DD</sub>							
		15	I <sub>T</sub> = (3.6 μA/kHz) I + I <sub>DD</sub>							

\*T<sub>low</sub> = -55°C for AL Device, -40°C for CL/CP Device.

\*T<sub>high</sub> = +125°C for AL Device, +85°C for CL/CP Device.

\*\*Noise immunity specified for worst-case input combination

†Noise Margin for both "1" and "0" level : 1.0 Vdc min @ V<sub>DD</sub> = 5.0 Vdc  
2.0 Vdc min @ V<sub>DD</sub> = 10 Vdc  
2.5 Vdc min @ V<sub>DD</sub> = 15 Vdc

††To calculate total supply current at loads other than 50 pF

$$I_T(C_L) = I_T(50 \text{ pF}) + 2 \times 10^{-3} (C_L - 50) V_{DD} f$$

where: I<sub>T</sub> is in μA (per package), C<sub>L</sub> in pF, V<sub>DD</sub> in Vdc, and f in kHz is input frequency.

\*\*The formulas given are for the typical characteristics only at 25°C.

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that V<sub>in</sub> and V<sub>out</sub> be constrained to the range V<sub>SS</sub> < V<sub>in</sub>, or V<sub>out</sub> < V<sub>DD</sub>.

Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V<sub>SS</sub> or V<sub>DD</sub>).

SWITCHING CHARACTERISTICS\* ( $C_L = 50$  pf,  $T_A = 25^\circ\text{C}$ )

Characteristic	Symbol	V <sub>DD</sub>	Min	Typ	Max	Unit
Output Rise Time $t_{TLH} = (3.0 \text{ ns/pF}) C_L + 30 \text{ ns}$ $t_{TLH} = (1.5 \text{ ns/pF}) C_L + 15 \text{ ns}$ $t_{TLH} = (1.1 \text{ ns/pF}) C_L + 10 \text{ ns}$	$t_{TLH}$	5.0 10 15	-- -- --	180 90 65	360 180 130	ns
Output Fall Time $t_{THL} = (1.5 \text{ ns/pF}) C_L + 25 \text{ ns}$ $t_{THL} = (0.75 \text{ ns/pF}) C_L + 12.5 \text{ ns}$ $t_{THL} = (0.55 \text{ ns/pF}) C_L + 9.5 \text{ ns}$	$t_{THL}$	5.0 10 15	-- -- --	100 50 40	200 100 80	ns
Propagation Delay Time Clock, Data to Q $t_{PLH}, t_{PHL} = (1.7 \text{ ns/pF}) C_L + 225 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.66 \text{ ns/pF}) C_L + 92 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.5 \text{ ns/pF}) C_L + 65 \text{ ns}$ Reset to Q $t_{PLH}, t_{PHL} = (1.7 \text{ ns/pF}) C_L + 375 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.66 \text{ ns/pF}) C_L + 147 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.5 \text{ ns/pF}) C_L + 95 \text{ ns}$	$t_{PLH}, t_{PHL}$	5.0 10 15	-- -- --	310 125 90	750 250 170	ns
Clock Pulse Width	$t_{PWH}$	5.0 10 15	-- -- --	185 85 55	400 175 135	ns
Clock Pulse Frequency	$f_{cl}$	5.0 10 15	-- -- --	2.0 6.0 7.5	1.5 3.0 3.75	MHz
Clock Pulse Rise and Fall Times	$t_{TLH}, t_{THL}$	5.0 10 15	-- -- --	-- -- --	15 5.0 4.0	$\mu\text{s}$
Reset Pulse Width	$t_{PWH}$	5.0 10 15	400 160 120	200 80 60	-- -- --	ns
Setup Time	$t_{su}$	5.0 10 15	350 100 75	100 50 40	-- -- --	ns

FIGURE 1 - POWER DISSIPATION TEST CIRCUIT AND WAVEFORM




FIGURE 2 - SWITCHING TIME TEST CIRCUIT AND WAVEFORMS











FIGURE 3 - SETUP AND HOLD TIME TEST CIRCUIT AND WAVEFORMS



CIRCUIT SCHEMATICS



LOGIC DIAGRAMS





**MOTOROLA**

**MC14024B**

**SEVEN STAGE RIPPLE COUNTER**

The MC14024B is a seven stage ripple counter with short propagation delays and high maximum clock rates. The Reset input has standard noise immunity (typically 45% of  $V_{DD}$ ), however the Clock input has increased noise immunity due to Hysteresis, with no maximum Clock input rise or fall time. The output of each counter stage is buffered.

- Quiescent Current = 5.0 nA/package typical @ 5 Vdc
- Noise Immunity = 45% of  $V_{DD}$  typical
- Diode Protection on All Inputs
- Output Transitions Occur on the Falling Edge of the Clock Pulse
- 8-MHz Operation @  $V_{DD} = 10$  Vdc typical
- Exceedingly Slow Input Transition Rates may be Applied to the Clock Input
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Capable of Driving Two Low-power TTL Loads, One Low-power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range
- Pin-for-Pin Replacement for CD4024B


**CMOS SSI**

(LOW-POWER COMPLEMENTARY MOS)

**SEVEN STAGE RIPPLE COUNTER**




**L SUFFIX CERAMIC PACKAGE**  
CASE 632



**P SUFFIX PLASTIC PACKAGE**  
CASE 646


**ORDERING INFORMATION**



**MAXIMUM RATINGS (Voltages referenced to  $V_{SS}$ )**


Rating	Symbol	Value	Unit
DC Supply Voltage	$V_{DD}$	-0.5 to +18	Vdc
Input Voltage, All Inputs	$V_{in}$	-0.5 to $V_{DD} + 0.5$	Vdc
DC Current Drain per Pin	I	10	mAdc
Operating Temperature Range - AL Device	$T_A$	-55 to +125	$^{\circ}C$
		-40 to +85	$^{\circ}C$
Storage Temperature Range	$T_{stg}$	-65 to +150	$^{\circ}C$

**LOGIC DIAGRAM**



Q3 = Pin 9  
Q4 = Pin 6  
Q5 = Pin 5

**PIN ASSIGNMENT**



$V_{DD}$  = Pin 14  
 $V_{SS}$  = Pin 7

NC = No Connection

ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	V <sub>DD</sub> Vdc	T <sub>low</sub> *		25°C			T <sub>high</sub> *		Unit
			Min	Max	Min	Typ	Max	Min	Max	
Output Voltage V <sub>in</sub> V <sub>DD</sub> or 0  V <sub>in</sub> 0 or V <sub>DD</sub>	"0" Level V <sub>OL</sub>	5.0	-	0.05	-	0	0.05	-	0.05	Vdc
		10	-	0.05	-	0	0.05	-	0.05	
		15	-	0.05	-	0	0.05	-	0.05	
	"1" Level V <sub>OH</sub>	5.0	4.95	-	4.95	5.0	-	4.95	-	Vdc
		10	9.95	-	9.95	10	-	9.95	-	
		15	14.95	-	14.95	15	-	14.95	-	
Input Voltage <sup>#</sup> (V <sub>O</sub> = 4.5 or 0.5 Vdc) (V <sub>O</sub> = 9.0 or 1.0 Vdc) (V <sub>O</sub> = 13.5 or 1.5 Vdc)  (V <sub>O</sub> = 0.5 or 4.5 Vdc) (V <sub>O</sub> = 1.0 or 9.0 Vdc) (V <sub>O</sub> = 1.5 or 13.5 Vdc)	"0" Level V <sub>IL</sub>	5.0	-	1.5	-	2.25	1.5	-	1.5	Vdc
		10	-	3.0	-	4.50	3.0	-	3.0	
		15	-	4.0	-	6.75	4.0	-	4.0	
	"1" Level V <sub>IH</sub>	5.0	3.5	-	3.5	2.75	-	3.5	-	Vdc
		10	7.0	-	7.0	5.50	-	7.0	-	
		15	11.0	-	11.0	8.25	-	11.0	-	
Output Drive Current (AL Device) (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.6 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc)  (V <sub>OL</sub> = 0.4 Vdc) (V <sub>OL</sub> = 0.5 Vdc) (V <sub>OL</sub> = 1.5 Vdc)	Source I <sub>OH</sub>	5.0	-1.2	-	-1.0	-1.7	-	-0.7	-	mA <sub>dc</sub>
		10	-0.25	-	-0.2	-0.36	-	-0.14	-	
		15	-0.62	-	-0.5	-0.9	-	-0.35	-	
	Sink I <sub>OL</sub>	5.0	0.64	-	0.51	0.88	-	0.36	-	mA <sub>dc</sub>
		10	1.6	-	1.3	2.25	-	0.9	-	
		15	4.2	-	3.4	8.8	-	2.4	-	
Output Drive Current (CL/CP Device) (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.6 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc)  (V <sub>OL</sub> = 0.4 Vdc) (V <sub>OL</sub> = 0.5 Vdc) (V <sub>OL</sub> = 1.5 Vdc)	Source I <sub>OH</sub>	5.0	-1.0	-	-0.8	-1.7	-	-0.6	-	mA <sub>dc</sub>
		10	-0.2	-	-0.16	-0.36	-	-0.12	-	
		15	-0.5	-	-0.4	-0.9	-	-0.3	-	
	Sink I <sub>OL</sub>	5.0	0.52	-	0.44	0.88	-	0.36	-	mA <sub>dc</sub>
		10	1.3	-	1.1	2.25	-	0.9	-	
		15	3.6	-	3.0	8.8	-	2.4	-	
Input Current (AL Device)	I <sub>in</sub>	15	-	±0.1	-	±0.00001	±0.1	-	±1.0	μA <sub>dc</sub>
Input Current (CL/CP Device)	I <sub>in</sub>	15	-	±0.3	-	±0.00001	±0.3	-	±1.0	μA <sub>dc</sub>
Input Capacitance (V <sub>in</sub> = 0)	C <sub>in</sub>	-	-	-	-	5.0	7.5	-	-	pF
Quiescent Current (AL Device) (Per Package)	I <sub>DD</sub>	5.0	-	5.0	-	0.005	5.0	-	150	μA <sub>dc</sub>
		10	-	10	-	0.010	10	-	300	
		15	-	20	-	0.015	20	-	600	
Quiescent Current (CL/CP Device) (Per Package)	I <sub>DD</sub>	5.0	-	20	-	0.005	20	-	150	μA <sub>dc</sub>
		10	-	40	-	0.010	40	-	300	
		15	-	80	-	0.015	80	-	600	
Total Supply Current**† (Dynamic plus Quiescent, Per Package) (C <sub>L</sub> = 50 pF on all outputs, all buffers switching)	I <sub>T</sub>	5.0	-	-	-	I <sub>T</sub> = (0.31 μA/kHz) f + I <sub>DD</sub>	-	-	-	μA <sub>dc</sub>
10	-	-	-	-	I <sub>T</sub> = (0.60 μA/kHz) f + I <sub>DD</sub>	-	-	-		
15	-	-	-	-	I <sub>T</sub> = (0.89 μA/kHz) f + I <sub>DD</sub>	-	-	-		

\*T<sub>low</sub> = -55°C for AL Device, -40°C for CL/CP Device.  
 T<sub>high</sub> = +125°C for AL Device, +85°C for CL/CP Device.  
<sup>#</sup>Noise immunity specified for worst-case input combination.  
 Noise Margin for both "1" and "0" level = 1.0 Vdc min @ V<sub>DD</sub> = 5.0 Vdc  
 2.0 Vdc min @ V<sub>DD</sub> = 10 Vdc  
 2.5 Vdc min @ V<sub>DD</sub> = 15 Vdc

†To calculate total supply current at loads other than 50 pF:  
 $I_T(C_L) = I_T(50\text{ pF}) + 1 \times 10^{-3} (C_L - 50) V_{DD} f$   
 where: I<sub>T</sub> is in μA (per package), C<sub>L</sub> in pF, V<sub>DD</sub> in Vdc, and f in kHz is input frequency.  
 \*\*The formulas given are for the typical characteristics only at 25°C.

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that V<sub>in</sub> and V<sub>out</sub> be constrained to the range V<sub>SS</sub> < (V<sub>in</sub> or V<sub>out</sub>) < V<sub>DD</sub>. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V<sub>SS</sub> or V<sub>DD</sub>).

SWITCHING CHARACTERISTICS\*  $C_L = 50 \text{ pF}$ ,  $T_A = 25^\circ\text{C}$

Characteristic	Symbol	$V_{DD}$	Min	Typ	Max	Unit
Output Rise Time $t_{TLH} = (3.0 \text{ ns/pF}) C_L + 30 \text{ ns}$ $t_{TLH} = (1.5 \text{ ns/pF}) C_L + 15 \text{ ns}$ $t_{TLH} = (1.1 \text{ ns/pF}) C_L + 10 \text{ ns}$	$t_{TLH}$	5.0 10 15	- - -	180 90 65	360 180 130	ns
Output Fall Time $t_{FHL} = (1.5 \text{ ns/pF}) C_L + 25 \text{ ns}$ $t_{FHL} = (0.75 \text{ ns/pF}) C_L + 12.5 \text{ ns}$ $t_{FHL} = (0.55 \text{ ns/pF}) C_L + 9.5 \text{ ns}$	$t_{FHL}$	5.0 10 15	- - -	100 50 40	200 100 80	ns
Propagation Delay Time Clock to Q1 $t_{PLH}, t_{PHL} = (1.7 \text{ ns/pF}) C_L + 295 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.66 \text{ ns/pF}) C_L + 117 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.5 \text{ ns/pF}) C_L + 85 \text{ ns}$ Clock to Q7 $t_{PLH}, t_{PHL} = (1.7 \text{ ns/pF}) C_L + 915 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.66 \text{ ns/pF}) C_L + 367 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.5 \text{ ns/pF}) C_L + 275 \text{ ns}$ Reset to $Q_n$ $t_{PLH}, t_{PHL} = (1.7 \text{ ns/pF}) C_L + 415 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.66 \text{ ns/pF}) C_L + 217 \text{ ns}$ $t_{PLH}, t_{PHL} = (0.5 \text{ ns/pF}) C_L + 155 \text{ ns}$	$t_{PLH}, t_{PHL}$	5.0 10 15  5.0 10 15  5.0 10 15	- - -  - - -  - - -	380 150 110  1000 400 300  500 250 180	600 230 175  3000 750 585  800 400 300	ns
Clock Pulse Width	$t_{WH}$	5.0 10 15	500 165 125	200 60 40	- - -	ns
Reset Pulse Width	$t_{WH}$	5.0 10 15	600 350 260	375 200 150	- - -	ns
Reset Removal Time	$t_{rem}$	5.0 10 15	625 190 145	250 75 50	- - -	ns
Clock Input Rise and Fall Times	$t_{TLH}, t_{FHL}$	5.0 10 15	- - -	- - -	No Limit	
Input Pulse Frequency	$f_{cl}$	5.0 10 15	- - -	2.5 8.0 12	1.0 3.0 4.0	MHz

\*The formula given is for the typical characteristics only.

TRUTH TABLE

CLOCK	RESET	STATE
0	0	No Change
0	1	All Outputs Low
1	0	No Change
1	1	All Outputs Low
	0	No Change
	1	All Outputs Low
	0	Advance One Count
	1	All Outputs Low

FIGURE 1 - TYPICAL OUTPUT SOURCE CHARACTERISTICS TEST CIRCUIT




FIGURE 2 - TYPICAL OUTPUT SINK CHARACTERISTICS TEST CIRCUIT




FIGURE 3 - POWER DISSIPATION TEST CIRCUIT





FIGURE 4 - FUNCTIONAL WAVEFORMS





# MOTOROLA

## MC14025B MC14025UB

### TRIPLE 3-INPUT "NOR" GATE

The MC14025B and MC14025UB are constructed with P and N channel enhancement mode devices in a single monolithic structure (Complementary MOS). Their primary use is where low power dissipation and/or high noise immunity is desired.

- Quiescent Current = 0.5 nA typ/pkg @ 5 Vdc
- Noise Immunity = 45% of  $V_{DD}$  typ
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- All Outputs Buffered (MC14025B only)
- Capable of Driving Two Low-power TTL Loads, One Low-power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range. (MC14025B only)
- Double Diode Protection on All Inputs
- Pin-for-Pin Replacements for CD4025B and CD4025UB.

### CMOS SSI

(LOW-POWER COMPLEMENTARY MOS)

### TRIPLE 3-INPUT "NOR" GATE



L SUFFIX  
CERAMIC PACKAGE  
CASE 632



P SUFFIX  
PLASTIC PACKAGE  
CASE 646

#### ORDERING INFORMATION

MC14XXXB    Suffix    Denotes

or UB,    L    Ceramic Package

as applicable    P    Plastic Package

                  A    Extended Operating Temperature Range

                  C    Limited Operating Temperature Range


#### MAXIMUM RATINGS (Voltages referenced to $V_{SS}$ )

Rating	Symbol	Value	Unit
DC Supply Voltage	$V_{DD}$	-0.5 to +18	Vdc
Input Voltage, All Inputs	$V_{in}$	-0.5 to $V_{DD}$ -0.5	Vdc
DC Current Drain per Pin	I	10	mA dc
Operating Temperature Range	AL Device	-55 to +125	$^{\circ}$ C
	CL/CP Device	-40 to +85	$^{\circ}$ C
Storage Temperature Range	$T_{stg}$	-65 to +150	$^{\circ}$ C

See the MC14001B data sheet for complete characteristics of the B-Series device.


See the MC14001UB data sheet for complete characteristics for the non-B device.

#### LOGIC DIAGRAM




MC14025B

CIRCUIT SCHEMATICS  
(1/3 of Device Shown)



MC14025UB



This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper

operation it is recommended that  $V_{in}$  and  $V_{out}$  be constrained to the range  $V_{SS} \leq (V_{in} \text{ or } V_{out}) \leq V_{DD}$ . Unused inputs must always be tied to an appropriate logic voltage level (e.g., either  $V_{SS}$  or  $V_{DD}$ ).



**MOTOROLA**

**MC14040B**

**12-BIT BINARY COUNTER**

The MC14040B 12-stage binary counter is constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. This part is designed with an input wave shaping circuit and 12 stages of ripple-carry binary counter. The device advances the count on the negative-going edge of the clock pulse. Applications include time delay circuits, counter controls, and frequency-driving circuits.

- Fully Static Operation
- Quiescent Current = 15.0 nA/package typical @ 5 Vdc
- Noise Immunity = 45% of V<sub>DD</sub> typical
- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Low Input Capacitance = 5.0 pF typical
- Capable of Driving Two Low-Power TTL Loads, One Low-power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range.
- Common Reset Line
- 13 MHz Typical Counting Rate @ V<sub>DD</sub> = 15 V
- Pin-for-Pin Replacement for CD4040B

**CMOS MSI**

(LOW-POWER COMPLEMENTARY CMOS)

**12-BIT BINARY COUNTER**



L SUFFIX  
CERAMIC PACKAGE  
CASE 620

P SUFFIX  
PLASTIC PACKAGE  
CASE 648

**ORDERING INFORMATION**

MC14XXXB	Suffix	Denotes
L	Ceramic Package	
P	Plastic Package	
A	Extended Operating Temperature Range	
C	Limited Operating Temperature Range	

**MAXIMUM RATINGS (Voltages referenced to V<sub>SS</sub>)**


Rating	Symbol	Value	Unit
DC Supply Voltage	V <sub>DD</sub>	-0.5 to +18	Vdc
Input Voltage, All Inputs	V <sub>in</sub>	-0.5 to V <sub>DD</sub> + 0.5	Vdc
DC Current Drain per Pin	I	10	mAdc
Operating Temperature Range - AL Device	T <sub>A</sub>	-55 to +125	°C
CL/CP Device		-40 to +85	°C
Storage Temperature Range	T <sub>stg</sub>	-65 to +150	°C

**TRUTH TABLE**

CLOCK	RESET	OUTPUT STATE
	0	No Change
	0	Advance to next state
X	1	All Outputs are low

X = Don't Care

**LOGIC DIAGRAM**



Q4 = Pin 6    Q7 = Pin 4    V<sub>DD</sub> = Pin 16  
 Q5 = Pin 3    Q8 = Pin 13    V<sub>SS</sub> = Pin 8  
 Q6 = Pin 2    Q9 = Pin 12

ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	V <sub>DD</sub> Vdc	T <sub>low</sub> *		25°C			T <sub>high</sub> *		Unit
			Min	Max	Min	Typ	Max	Min	Max	
Output Voltage V <sub>in</sub> = V <sub>DD</sub> or 0  V <sub>in</sub> = 0 or V <sub>DD</sub>	"0" Level V <sub>OL</sub>	5.0	-	0.05	-	0	0.05	-	0.05	Vdc
		10	-	0.05	-	0	0.05	-	0.05	
		15	-	0.05	-	0	0.05	-	0.05	
	"1" Level V <sub>OH</sub>	5.0	4.95	-	4.95	5.0	-	4.95	-	Vdc
		10	9.95	-	9.95	10	-	9.95	-	
		15	14.95	-	14.95	15	-	14.95	-	
Input Voltage <sup>#</sup> (V <sub>O</sub> = 4.5 or 0.5 Vdc) (V <sub>O</sub> = 9.0 or 1.0 Vdc) (V <sub>O</sub> = 13.5 or 1.5 Vdc)  (V <sub>O</sub> = 0.5 or 4.5 Vdc) (V <sub>O</sub> = 1.0 or 9.0 Vdc) (V <sub>O</sub> = 1.5 or 13.5 Vdc)	"0" Level V <sub>IL</sub>	5.0	-	1.5	-	2.25	1.5	-	1.5	Vdc
		10	-	3.0	-	4.50	3.0	-	3.0	
		15	-	4.0	-	6.75	4.0	-	4.0	
	"1" Level V <sub>IH</sub>	5.0	3.5	-	3.5	2.75	-	3.5	-	Vdc
		10	7.0	-	7.0	5.50	-	7.0	-	
		15	11.0	-	11.0	8.25	-	11.0	-	
Output Drive Current (AL Device) (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.6 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc)  (V <sub>OL</sub> = 0.4 Vdc) (V <sub>OL</sub> = 0.5 Vdc) (V <sub>OL</sub> = 1.5 Vdc)	Source I <sub>OH</sub>	5.0	-1.2	-	-1.0	-1.7	-	-0.7	-	mA <sub>dc</sub>
		10	-0.25	-	-0.2	-0.36	-	-0.14	-	
		15	-0.62	-	-0.5	-0.9	-	-0.35	-	
	Sink I <sub>OL</sub>	5.0	0.64	-	0.51	0.88	-	0.36	-	mA <sub>dc</sub>
		10	1.6	-	1.3	2.25	-	0.9	-	
		15	4.2	-	3.4	8.8	-	2.4	-	
Output Drive Current (CL/CP Device) (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.6 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc)  (V <sub>OL</sub> = 0.4 Vdc) (V <sub>OL</sub> = 0.5 Vdc) (V <sub>OL</sub> = 1.5 Vdc)	Source I <sub>OH</sub>	5.0	-1.0	-	-0.8	-1.7	-	-0.6	-	mA <sub>dc</sub>
		10	-0.2	-	-0.16	-0.36	-	-0.12	-	
		15	-0.5	-	-0.4	-0.9	-	-0.3	-	
	Sink I <sub>OL</sub>	5.0	0.52	-	0.44	0.88	-	0.36	-	mA <sub>dc</sub>
		10	1.3	-	1.1	2.25	-	0.9	-	
		15	3.6	-	3.0	8.8	-	2.4	-	
Input Current (AL Device)	I <sub>in</sub>	15	-	±0.1	-	±0.00001	±0.1	-	±1.0	μA <sub>dc</sub>
Input Current (CL/CP Device)	I <sub>in</sub>	15	-	±0.3	-	±0.00001	±0.3	-	±1.0	μA <sub>dc</sub>
Input Capacitance (V <sub>in</sub> = 0)	C <sub>in</sub>	-	-	-	-	5.0	7.5	-	-	pF
Quiescent Current (AL Device) (Per Package)	I <sub>DD</sub>	5.0	-	5.0	-	0.005	5.0	-	150	μA <sub>dc</sub>
		10	-	10	-	0.010	10	-	300	
		15	-	20	-	0.015	20	-	600	
Quiescent Current (CL/CP Device) (Per Package)	I <sub>DD</sub>	5.0	-	20	-	0.005	20	-	150	μA <sub>dc</sub>
		10	-	40	-	0.010	40	-	300	
		15	-	80	-	0.015	80	-	600	
Total Supply Current**† (Dynamic plus Quiescent, Per Package) (C <sub>L</sub> = 50 pF on all outputs, all buffers switching)	I <sub>T</sub>	5.0 10 15	-	-	-	I <sub>T</sub> = (0.42 μA/kHz) f + I <sub>DD</sub> I <sub>T</sub> = (0.85 μA/kHz) f + I <sub>DD</sub> I <sub>T</sub> = (1.43 μA/kHz) f + I <sub>DD</sub>	-	-	-	μA <sub>dc</sub>

\*T<sub>low</sub> = -55°C for AL Device, -40°C for CL/CP Device.

T<sub>high</sub> = +125°C for AL Device, +85°C for CL/CP Device.

#Noise immunity specified for worst-case input combination.

Noise Margin for both "1" and "0" level = 1.0 Vdc min @ V<sub>DD</sub> = 5.0 Vdc  
2.0 Vdc min @ V<sub>DD</sub> = 10 Vdc  
2.5 Vdc min @ V<sub>DD</sub> = 15 Vdc

†To calculate total supply current at loads other than 50 pF:

$$I_T(C_L) = I_T(50\text{ pF}) + 1 \times 10^{-3} (C_L - 50) V_{DD} f$$

where: I<sub>T</sub> is in μA (per package), C<sub>L</sub> in pF, V<sub>DD</sub> in Vdc, and f in kHz is input frequency.

\*\*The formulas given are for the typical characteristics only at 25°C.

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that V<sub>in</sub> and V<sub>out</sub> be constrained to the range V<sub>SS</sub> < V<sub>in</sub> or V<sub>out</sub> < V<sub>DD</sub>. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V<sub>SS</sub> or V<sub>DD</sub>).

SWITCHING CHARACTERISTICS\* (C<sub>L</sub> = 50 pF, T<sub>A</sub> = 25°C)

Characteristic	Symbol	V <sub>DD</sub> Vdc	Min	Typ	Max	Unit
Output Rise Time $t_{TLH} = (3.0 \text{ ns/pF}) C_L + 30 \text{ ns}$ $t_{TLH} = (1.5 \text{ ns/pF}) C_L + 15 \text{ ns}$ $t_{TLH} = (1.1 \text{ ns/pF}) C_L + 10 \text{ ns}$	$t_{TLH}$	5.0 10 15	- - -	180 90 65	360 180 130	ns
Output Fall Time $t_{THL} = (1.5 \text{ ns/pF}) C_L + 25 \text{ ns}$ $t_{THL} = (0.75 \text{ ns/pF}) C_L + 12.5 \text{ ns}$ $t_{THL} = (0.55 \text{ ns/pF}) C_L + 9.5 \text{ ns}$	$t_{THL}$	5.0 10 15	- - -	100 50 40	200 100 80	ns
Propagation Delay Time Clock to Q12 $t_{PHL}, t_{PLH} = (1.7 \text{ ns/pF}) C_L + 315 \text{ ns}$ $t_{PHL}, t_{PLH} = (0.66 \text{ ns/pF}) C_L + 137 \text{ ns}$ $t_{PHL}, t_{PLH} = (0.5 \text{ ns/pF}) C_L + 95 \text{ ns}$	$t_{PLH}, t_{PHL}$	5.0 10 15	- - -	400 170 120	800 340 240	ns
Propagation Delay Time Reset to Q <sub>n</sub> $t_{PHL} = (1.7 \text{ ns/pF}) C_L + 485 \text{ ns}$ $t_{PHL} = (0.66 \text{ ns/pF}) C_L + 182 \text{ ns}$ $t_{PHL} = (0.5 \text{ ns/pF}) C_L + 145 \text{ ns}$	$t_{PHL}$	5.0 10 15	- - -	570 215 170	1620 500 450	ns
Clock Pulse Width	$t_{WH}$	5.0 10 15	385 150 115	140 55 38	- - -	ns
Clock Pulse Frequency	$f_c$	5.0 10 15	- - -	3.5 9.0 13	1.5 3.5 4.5	MHz
Clock Rise and Fall Time	$t_{TLH}, t_{THL}$	5.0 10 15	- - -	No Limit		ns
Reset Pulse Width	$t_{WH}$	5.0 10 15	960 360 270	320 120 80	- - -	ns

\*The formula given is for the typical characteristics only.

FIGURE 1 — POWER DISSIPATION TEST CIRCUIT AND WAVEFORM




FIGURE 2 — SWITCHING TIME TEST CIRCUIT AND WAVEFORMS





FIGURE 3 - TIMING DIAGRAM




APPLICATIONS INFORMATION

TIME-BASE GENERATOR

A 60 Hz sinewave obtained through a 1.0 Megohm resistor connected directly to a standard 120 Vac power line is applied to the clock input of the MC14040B. By selecting outputs Q5, Q10, Q11, and Q12 division by

3600 is accomplished. The MC14012B decodes the counter outputs, produces a single output pulse, and resets the binary counter. The resulting output frequency is 1.0 pulse/minute.



Circuit diagrams utilizing Motorola products are included as a means of illustrating typical semiconductor applications; consequently, complete information sufficient for construction purposes is not necessarily given. The information has been carefully checked and is believed to be entirely reliable. However, no responsibility is assumed for inaccuracies. Furthermore, such information does not convey to the purchaser of the semiconductor devices described any license under the patent rights of Motorola Inc. or others.





**MOTOROLA**

**MC14060B**

**Advance Information**

**14-BIT BINARY COUNTER AND OSCILLATOR**


The MC14060B is a 14-stage binary ripple counter with an on-chip oscillator buffer. The oscillator configuration allows design of either RC or crystal oscillator circuits. Also included on the chip is a reset function which places all outputs into the zero state and disables the oscillator. A negative transition on Clock<sub>in</sub> will advance the counter to the next state. Schmitt trigger action on the input line permits very slow input rise and fall times. Applications include time delay circuits, counter controls, and frequency dividing circuits.

- Full Static Operation
- Quiescent Current = 5.0 nA/Package Typical @ 5 V
- Noise Immunity = 45% of V<sub>DD</sub> Typical
- Diode Protection on All Inputs
- Supply Voltage Range = 3.0 V to 18 V
- Capable of Driving: Two Low-Power TTL Loads, One Low-Power Schottky TTL Load & Two HTL Loads Over the Rated Temperature Range
- Low Input Capacitance = 5.0 pF Typical
- Buffered Outputs Available from Stages 4 Through 10 and 12 Through 14
- Common Reset Line
- 17 MHz Typical Counting Rate @ V<sub>DD</sub> = 15 V
- Pin-for-Pin Replacement for CD4060B

**CMOS MSI**

(LOW POWER COMPLEMENTARY MOS)


**14-BIT BINARY COUNTER AND OSCILLATOR**



L SUFFIX  
CERAMIC PACKAGE  
CASE 620

P SUFFIX -  
PLASTIC PACKAGE  
CASE 548

**ORDERING INFORMATION**




**TRUTH TABLE**


Clock <sub>in</sub>	RESET	Output State
	0	No Change
	0	Advance to next state
X	1	All Outputs are low

X = Don't Care

**Q IN ASSIGNMENT**



**LOGIC DIAGRAM**



This is advance information and specifications are subject to change without notice.

# MC14060B

## MAXIMUM RATINGS (Voltages referenced to V<sub>SS</sub>)

Rating	Symbol	Value	Unit
DC Supply Voltage	V <sub>DD</sub>	-0.5 to +18	V
Input Voltage, All Inputs	V <sub>in</sub>	-0.5 to V <sub>DD</sub> + 0.5	V
DC Current Drain per Pin	I	10	mA
Operating Temperature Range - AL Device	T <sub>A</sub>	-55 to +125	°C
CL/CP Device		-40 to +85	
Storage Temperature Range	T <sub>stg</sub>	-65 to +150	°C

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that V<sub>in</sub> and V<sub>out</sub> be constrained to the range V<sub>SS</sub> < (V<sub>in</sub> or V<sub>out</sub>) < V<sub>DD</sub>. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V<sub>SS</sub> or V<sub>DD</sub>).

## ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	V <sub>DD</sub> V	T <sub>low</sub> *		25°C			T <sub>high</sub> *		Unit
			Min	Max	Min	Typ	Max	Min	Max	
Output Voltage V <sub>in</sub> = V <sub>DD</sub> or 0	V <sub>OL</sub>	5.0	-	0.05	-	0	0.05	-	0.05	V
		10	-	0.05	-	0	0.05	-	0.05	
	V <sub>OH</sub>	5.0	4.95	-	4.95	5.0	-	4.95	-	V
		15	14.95	-	14.95	15	-	14.95	-	
Input Voltage † I <sub>O</sub> = 4.5 or 0.5 V I <sub>O</sub> = 9.0 or 1.0 V I <sub>O</sub> = 13.5 or 1.5 V	V <sub>IL</sub>	5.0	-	1.5	-	2.25	1.5	-	1.5	V
		10	-	3.0	-	4.50	3.0	-	3.0	
	V <sub>IH</sub>	5.0	3.5	-	3.5	2.75	-	3.5	-	V
		10	7.0	-	7.0	5.50	-	7.0	-	
Output Drive Current (AL Device) ‡ I <sub>OH</sub> = 2.5 V I <sub>OH</sub> = 4.6 V I <sub>OH</sub> = 9.5 V I <sub>OH</sub> = 13.5 V I <sub>OL</sub> = 0.4 V I <sub>OL</sub> = 0.5 V I <sub>OL</sub> = 1.5 V	Source	5.0	-3.0	-	-2.4	-4.2	-	-1.7	-	mA
		5.0	-0.64	-	-0.51	-0.88	-	-0.36	-	
		10	-1.6	-	-1.3	-2.25	-	-0.9	-	
		15	-4.2	-	-3.4	-8.8	-	-2.4	-	
	Sink	5.0	0.64	-	0.51	0.88	-	0.36	-	mA
		10	1.6	-	1.3	2.25	-	0.9	-	
		15	4.2	-	3.4	8.8	-	2.4	-	
		Output Drive Current (CL/CP Device): I <sub>OH</sub> = 2.5 V I <sub>OH</sub> = 4.6 V I <sub>OH</sub> = 9.5 V I <sub>OH</sub> = 13.5 V I <sub>OL</sub> = 0.4 V I <sub>OL</sub> = 0.5 V I <sub>OL</sub> = 1.5 V	Source	5.0	-2.5	-	-2.1	-4.2	-	
5.0	-0.52			-	-0.44	-0.88	-	-0.36	-	
10	-1.3			-	-1.1	-2.25	-	-0.9	-	
15	-3.6			-	-3.0	-8.8	-	-2.4	-	
Sink	5.0		0.52	-	0.44	0.88	-	0.36	-	mA
	10		1.3	-	1.1	2.25	-	0.9	-	
	15		3.6	-	3.0	8.8	-	2.4	-	
	Input Current (AL Device)		I <sub>in</sub>	15	-	±0.1	-	±0.00001	±0.1	
Input Current (CL/CP Device)	I <sub>in</sub>	15	-	±0.3	-	±0.00001	±0.3	-	±1.0	μA
Input Capacitance (V <sub>in</sub> = 0)	C <sub>in</sub>	-	-	-	-	5.0	7.5	-	-	pF
Quiescent Current (AL Device) (Per Package)	I <sub>DD</sub>	5.0	-	5.0	-	0.005	5.0	-	150	μA
		10	-	10	-	0.010	10	-	300	
		15	-	20	-	0.015	20	-	600	
Quiescent Current (CL/CP Device) (Per Package)	I <sub>DD</sub>	5.0	-	20	-	0.005	20	-	150	μA
		10	-	40	-	0.010	40	-	300	
		15	-	80	-	0.015	80	-	600	

\* T<sub>low</sub> = -55°C for AL Device, -40°C for CL/CP Device.

T<sub>high</sub> = +125°C for AL Device, +85°C for CL/CP Device.

† Noise immunity specified for worst-case input combination.

Noise Margin for both "1" and "0" level = 1.0 V min @ V<sub>DD</sub> = 5.0 V

2.0 V min @ V<sub>DD</sub> = 10 V

2.5 V min @ V<sub>DD</sub> = 15 V

‡ Data not applicable to pins 9 and 10.

# MC140608

## SWITCHING CHARACTERISTICS ( $C_L = 50$ pF, $T_A = 25^\circ\text{C}$ )

Characteristic	Symbol	VDD Vdc	Min	Typ	Max	Unit	
Output Rise Time	t <sub>RLH</sub>	5.0	—	40	200	ns	
		10	—	25	100		
		15	—	20	80		
Output Fall Time	t <sub>FHL</sub>	5.0	—	50	200	ns	
		10	—	30	100		
		15	—	20	80		
Propagation Delay Time Clock <sub>in</sub> to Q4 Clock <sub>in</sub> to Q14	t <sub>PLH</sub> t <sub>PHL</sub>	5.0	—	415	740	ns	
		10	—	175	300		
		15	—	125	200		
			5.0	—	1.5	2.7	ps
			10	—	0.7	1.3	
			15	—	0.4	1.0	
Clock Pulse Width	t <sub>WH</sub>	5.0	100	65	—	ns	
		10	40	30	—		
		15	30	20	—		
Clock Pulse Frequency	f <sub>p</sub>	5.0	—	5	3.5	MHz	
		10	—	14	8		
		15	—	17	12		
Clock Rise and Fall Time	t <sub>RLH</sub> t <sub>FHL</sub>	5.0	No Limit		—		
		10					
		15					
Reset Pulse Width	t <sub>rw</sub>	5.0	120	40	—	ns	
		10	60	15	—		
		15	40	10	—		
Propagation Delay Time Reset to Qn	t <sub>PHL</sub>	5.0	—	170	360	ns	
		10	—	80	160		
		15	—	60	100		

FIGURE 1 — POWER DISSIPATION TEST CIRCUIT AND WAVEFORM




FIGURE 2 — SWITCHING TIME TEST CIRCUIT AND WAVEFORMS





FIGURE 3 — OSCILLATOR CIRCUIT USING RC CONFIGURATION



$$f = \frac{1}{2.3 R_{TC} C_{TC}}$$

if  $1\text{ kHz} \leq f \leq 100\text{ kHz}$   
 and  $R_S = 2 R_{TC}$   
 (f in Hz, R in ohms, C in farads)

TYPICAL RC OSCILLATOR CHARACTERISTICS

FIGURE 4 — RC OSCILLATOR STABILITY




FIGURE 5 — RC OSCILLATOR FREQUENCY AS A FUNCTION OF R<sub>TC</sub> AND C





FIGURE 7 — TYPICAL DATA FOR CRYSTAL OSCILLATOR CIRCUIT

FIGURE 8 — TYPICAL CRYSTAL OSCILLATOR CIRCUIT



Characteristic	500 kHz Circuit	32 kHz Circuit	Unit
Crystal Characteristics			
Resonant Frequency	500	50	kHz
Equivalent Resistance, R <sub>S</sub>	1.0	6.2	kΩ
External Resistor/Capacitor Values			
R <sub>0</sub>	47	750	kΩ
C <sub>T</sub>	82	82	pF
C <sub>S</sub>	20	20	pF
Frequency Stability			
Frequency Changes as a Function of V <sub>DD</sub> (T <sub>A</sub> = 25°C)			
V <sub>DD</sub> Change from 5.0 V to 10 V	+6.0	+2.0	ppm
V <sub>DD</sub> Change from 10 V to 15 V	+2.0	+2.0	ppm
Frequency Change as a Function of Temperature (V <sub>DD</sub> = 10 V)			
T <sub>A</sub> Change from -55°C to +25°C Complete Oscillator*	+100	+120	ppm
T <sub>A</sub> Change from +25°C to +125°C Complete Oscillator*	-100	-500	ppm

\*Complete oscillator includes crystal, capacitors, and resistors.

Motorola reserves the right to make changes to any products herein to improve reliability, function or design. Motorola does not assume any liability arising out of the application or use of any product or circuit described herein; neither does it convey any license under its patent rights nor the rights of others.



**MOTOROLA**

**MC14094B**

**8-STAGE SHIFT/STORE REGISTER WITH THREE-STATE OUTPUTS**

The MC14094B combines an 8-stage shift register with a data latch for each stage and a three-state output from each latch.

Data is shifted on the positive clock transition and is shifted from the seventh stage to two serial outputs. The Q<sub>5</sub> output data is for use in high-speed cascaded systems. The Q<sub>7</sub> output data is shifted on the following negative clock transition for use in low-speed cascaded systems.

Data from each stage of the shift register is latched on the negative transition of the strobe input. Data propagates through the latch while strobe is high.


Outputs of the eight data latches are controlled by three-state buffers which are placed in the high-impedance state by a logic Low on Output Enable.

- Three-State Outputs
- Capable of Driving Two Low-Power TTL Loads, One Low-Power Schottky TTL Load or Two HTTL Loads Over the Rated Temperature Range
- Input Diode Protection.
- Data Latch
- Dual Outputs for Data Out on Both Positive and Negative Clock Transitions
- Useful for Serial-to-Parallel Data Conversion
- Three-State Bus Compatible
- Pin-for-Pin Compatible with CD4094B


**CMOS MSI**

(LOW-POWER COMPLEMENTARY MOS)

**8-STAGE SHIFT/STORE REGISTER**





L SUFFIX CERAMIC PACKAGE CASE 620



P SUFFIX PLASTIC PACKAGE CASE 648

**ORDERING INFORMATION**



**MAXIMUM RATINGS (Voltages referenced to V<sub>SS</sub>, Pin 8).**

Rating	Symbol	Value	Unit
DC Supply Voltage	V <sub>DD</sub>	-0.5 to +18	Vdc
Input Voltage, All Inputs	V <sub>in</sub>	-0.5 to V <sub>DD</sub> + 0.5	Vdc
DC Current Drain per Pin*	I	10	mAdc
Operating Temperature Range — AL Device	T <sub>A</sub>	-55 to +125	°C
CL/C <sub>P</sub> Device		-40 to +85	
Storage Temperature Range	T <sub>stg</sub>	-65 to +150	°C

Clock	Output Enable	Strobe	Data	Parallel Outputs		Serial Outputs	
				Q1	Q <sub>N</sub>	Q <sub>5</sub> <sup>a</sup>	Q <sub>7</sub>
↗	0	X	X	3S	3S	Q7	No Chg.
↘	0	X	X	3S	3S	No Chg.	Q7
↗	1	0	X	No Chg.	No Chg.	Q7	No Chg.
↘	1	1	0	0	Q <sub>N</sub> -1	Q7	No Chg.
↗	1	1	1	1	Q <sub>N</sub> -1	Q7	No Chg.
↘	1	1	1	No Chg.	No Chg.	No Chg.	Q7

3S = Three-State  
X = Don't Care

<sup>a</sup>At the positive clock edge, information in the 7th shift register stage is transferred to Q<sub>8</sub> and Q<sub>5</sub>.

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that V<sub>in</sub> and V<sub>out</sub> be constrained to the range V<sub>SS</sub> < (V<sub>in</sub> or V<sub>out</sub>) < V<sub>DD</sub>.

Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V<sub>SS</sub> or V<sub>DD</sub>).

# MC14094B

## ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	V <sub>DD</sub> Vdc	T <sub>low</sub> *		25°C			T <sub>high</sub> *		Unit	
			Min	Max	Min	Typ	Max	Min	Max		
Output Voltage V <sub>in</sub> = V <sub>DD</sub> or 0	"0" Level	V <sub>OL</sub>	5.0	-	0.05	-	0	0.05	-	0.05	Vdc
			10	-	0.05	-	0	0.05	-	0.05	
			15	-	0.05	-	0	0.05	-	0.05	
	"1" Level	V <sub>OH</sub>	5.0	4.95	-	4.95	5.0	-	4.95	-	Vdc
			10	9.95	-	9.95	10	-	9.95	-	
			15	14.95	-	14.95	15	-	14.95	-	
Input Voltage**	"0" Level	V <sub>IL</sub>	5.0	-	1.5	-	2.25	1.5	-	1.5	Vdc
			10	-	3.0	-	4.50	3.0	-	3.0	
			15	-	4.0	-	6.75	4.0	-	4.0	
	"1" Level	V <sub>IH</sub>	5.0	3.5	-	3.5	2.75	-	3.5	-	Vdc
			10	7.0	-	7.0	5.50	-	7.0	-	
			15	11.0	-	11.0	8.25	-	11.0	-	
Output Drive Current (AL Device)	Source	I <sub>OH</sub>	5.0	-3.0	-	-2.4	-4.2	-	-1.7	-	mA <sub>dc</sub>
			10	-0.64	-	-0.51	-0.88	-	-0.36	-	
			15	-1.6	-	-1.3	-2.25	-	-0.9	-	
	Sink	I <sub>OL</sub>	5.0	0.64	-	0.51	0.88	-	0.36	-	mA <sub>dc</sub>
			10	1.6	-	1.3	2.25	-	0.9	-	
			15	4.2	-	3.4	8.8	-	2.4	-	
Output Drive Current (CL/CP Device)	Source	I <sub>OH</sub>	5.0	-2.5	-	-2.1	-4.2	-	-1.7	-	mA <sub>dc</sub>
			10	-0.52	-	-0.44	-0.88	-	-0.36	-	
			15	-1.3	-	-1.1	-2.25	-	-0.9	-	
	Sink	I <sub>OL</sub>	5.0	0.52	-	0.44	0.88	-	0.36	-	mA <sub>dc</sub>
			10	1.3	-	1.1	2.25	-	0.9	-	
			15	3.6	-	3.0	8.8	-	2.4	-	
Input Current (AL Device)	I <sub>in</sub>	15	-	±0.1	-	±0.00001	±0.1	-	±1.0	µA <sub>dc</sub>	
Input Current (CL/CP Device)	I <sub>in</sub>	15	-	±0.3	-	±0.00001	±0.3	-	±1.0	µA <sub>dc</sub>	
Input Capacitance (V <sub>in</sub> = 0)	C <sub>in</sub>	-	-	-	-	5.0	7.5	-	-	pF	
Quiescent Current (AL Device) (Per Package)	I <sub>DD</sub>	5.0	-	5.0	-	0.005	5.0	-	150	µA <sub>dc</sub>	
		10	-	10	-	0.010	10	-	300		
		15	-	20	-	0.015	20	-	500		
Quiescent Current (CL/CP Device) (Per Package)	I <sub>DD</sub>	5.0	-	20	-	0.005	20	-	150	µA <sub>dc</sub>	
		10	-	40	-	0.010	40	-	300		
		15	-	80	-	0.015	80	-	600		
Total Supply Current*** (Dynamic plus Quiescent, Per Package) (C <sub>L</sub> = 50 pF on all outputs, all buffers switching)	I <sub>T</sub>	5.0	I <sub>T</sub> = (4.1 µA/kHz) I + I <sub>DD</sub>								µA <sub>dc</sub>
		10	I <sub>T</sub> = (14 µA/kHz) I + I <sub>DD</sub>								
		15	I <sub>T</sub> = (140 µA/kHz) I + I <sub>DD</sub>								
3-State Output Leakage Current	I <sub>TL</sub>	18	-	±0.4	-	±0.0001	±0.4	-	±12	µA <sub>dc</sub>	

\*T<sub>low</sub> = -55°C for AL Device, -40°C for CL/CP Device.

T<sub>high</sub> = +125°C for AL Device, +85°C for CL/CP Device.

\*\*Noise immunity specified for worst-case input combination.

noise Margin for both "1" and "0" level = 1.0 Vdc min @ V<sub>DD</sub> = 5.0 Vdc

2.0 Vdc min @ V<sub>DD</sub> = 10 Vdc

2.5 Vdc min @ V<sub>DD</sub> = 15 Vdc

††† To calculate total supply current at loads other than 50 pF:

$$I_T(C_L) = I_T(50 \text{ pF}) + 1 \times 10^{-3} (C_L - 50) V_{DD} f$$

where: I<sub>T</sub> is in µA (per package), C<sub>L</sub> in pF, V<sub>DD</sub> in Vdc, and f in kHz is input frequency.


\*\*\*The formulas given are for the typical characteristics only at 25°C.

SWITCHING CHARACTERISTICS\* (C<sub>L</sub> = 50 pF, T<sub>A</sub> = 25°C)


Characteristic	Symbol	V <sub>DD</sub> Vdc	Min	Typ	Max	Unit
Output Rise and Fall Time †TLH, †THL = (1.35 ns/pF) C <sub>L</sub> + 33 ns †TLH, †THL = (0.6 ns/pF) C <sub>L</sub> + 20 ns †TLH, †THL = (0.4 ns/pF) C <sub>L</sub> + 20 ns	†TLH, †THL	5.0 10 15	— — —	100 50 40	200 100 80	ns
Propagation Delay Time Clock to Serial out Q'S †PLH, †PHL = (0.90 ns/pF) C <sub>L</sub> + 305 ns †PLH, †PHL = (0.36 ns/pF) C <sub>L</sub> + 107 ns †PLH, †PHL = (0.26 ns/pF) C <sub>L</sub> + 82 ns Clock to Serial out Q'S †PLH, †PHL = (0.90 ns/pF) C <sub>L</sub> + 350 ns †PLH, †PHL = (0.36 ns/pF) C <sub>L</sub> + 149 ns †PLH, †PHL = (0.26 ns/pF) C <sub>L</sub> + 62 ns Clock to Parallel out †PLH, †PHL = (0.90 ns/pF) C <sub>L</sub> + 375 ns †PLH, †PHL = (0.35 ns/pF) C <sub>L</sub> + 177 ns †PLH, †PHL = (0.26 ns/pF) C <sub>L</sub> + 122 ns Strobe to Parallel out †PLH, †PHL = (0.90 ns/pF) C <sub>L</sub> + 245 ns †PLH, †PHL = (0.36 ns/pF) C <sub>L</sub> + 127 ns †PLH, †PHL = (0.26 ns/pF) C <sub>L</sub> + 87 ns Output Enable to Output †PHZ, †PZL = (0.90 ns/pF) C <sub>L</sub> + 95 ns †PHZ, †PZL = (0.36 ns/pF) C <sub>L</sub> + 57 ns †PHZ, †PZL = (0.26 ns/pF) C <sub>L</sub> + 42 ns †PLZ, †PZH = (0.90 ns/pF) C <sub>L</sub> + 180 ns †PLZ, †PZH = (0.36 ns/pF) C <sub>L</sub> + 77 ns †PLZ, †PZH = (0.26 ns/pF) C <sub>L</sub> + 57 ns	†PLH, †PHL	5.0 10 15  5.0 10 15  5.0 10 15  5.0 10 15	— — —  — — —  — — —  — — —	350 125 95  230 110 75  420 195 135  290 145 100	600 250 190  460 220 150  840 390 270  580 290 200	ns
Setup Time Data in to Clock	t <sub>su</sub>	5.0 10 15	125 55 35	60 30 20	— — —	ns
Clock Pulse Width, High	t <sub>WH</sub>	5.0 10 15	200 100 83	100 50 40	— — —	ns
Clock Rise Time	t <sub>rc(1)</sub>	5 10 15	15 5.0 5.0	— — —	— — —	μs
Clock Pulse Frequency	f <sub>cl</sub>	5.0 10 15	— — —	2.5 5.0 6.0	1.25 2.5 3.0	MHz
Strobe Pulse Width	t <sub>WL</sub>	5.0 10 15	200 80 70	100 40 35	— — —	ns

\*The formula given is for the typical characteristics only.


3-STATE TEST CIRCUIT



BLOCK DIAGRAM



DYNAMIC TIMING DIAGRAM





# MOTOROLA

## MC14512B

### 8-CHANNEL DATA SELECTOR

The MC14512B is an 8-channel data selector constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. This data selector finds primary application in signal multiplexing functions. It may also be used for data routing, digital signal switching, signal gating, and number sequence generation.

- Quiescent Current = 5.0 nA/package typical @ 5 Vdc
- Noise Immunity = 45% of VDD typical
- Diode Protection on All Inputs
- High Fanout > 50
- Single Supply Operation – Positive or Negative
- 3-State Output (Logic "1", Logic "0", High Impedance)
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Capable of Driving Two Low-power TTL Loads, One Low-power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range

#### MAXIMUM RATINGS (Voltages referenced to VSS)

Rating	Symbol	Value	Unit
DC Supply Voltage	VDD	-0.5 to -18	Vdc
Input Voltage, All Inputs	Vin	-0.5 to VDD + 0.5	Vdc
DC Current Drain per Pin	I	-10	mAdc
Operating Temperature Range – AL Device	TA	-55 to +125	°C
CL/CP Device		-40 to +85	
Storage Temperature Range	Tstg	-65 to +150	°C

#### TRUTH TABLE


C	B	A	INHIBIT	DISABLE	Z
0	0	0	0	0	X0
0	0	1	0	0	X1
0	1	0	0	0	X2
0	1	1	0	0	X3
1	0	0	0	0	X4
1	0	1	0	0	X5
1	1	0	0	0	X6
1	1	1	0	0	X7
0	0	0	1	0	0
0	0	0	0	1	High Impedance

0 = Don't Care

### CMOS MSI

(LOW-POWER COMPLEMENTARY MOS)

### 8-CHANNEL DATA SELECTOR




L SUFFIX  
CERAMIC PACKAGE  
CASE 620


P SUFFIX  
PLASTIC PACKAGE  
CASE 648

#### ORDERING INFORMATION

MC14XXYB



#### PIN ASSIGNMENT



This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit.

# MC14512B

## ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	V <sub>DD</sub> Vdc	T <sub>low</sub> *		25°C			T <sub>high</sub> *		Unit		
			Min	Max	Min	Typ	Max	Min	Max			
Output Voltage V <sub>in</sub> = V <sub>DD</sub> or 0	"0" Level	V <sub>OL</sub>	5.0	-	0.05	-	0	0.05	-	0.05	Vdc	
			10	-	0.05	-	0	0.05	-	0.05		
			15	-	0.05	-	0	0.05	-	0.05		
	V <sub>in</sub> = 0 or V <sub>DD</sub>	"1" Level	V <sub>OH</sub>	5.0	4.95	-	4.95	5.0	-	4.95	-	Vdc
				10	9.95	-	9.95	10	-	9.95	-	
				15	14.95	-	14.95	15	-	14.95	-	
Input Voltage# (V <sub>O</sub> = 4.5 or 0.5 Vdc) (V <sub>O</sub> = 9.0 or 1.0 Vdc) (V <sub>O</sub> = 13.5 or 1.5 Vdc)	"0" Level	V <sub>IL</sub>	5.0	-	1.5	-	2.25	1.5	-	1.5	Vdc	
			10	-	3.0	-	4.50	3.0	-	3.0		
			15	-	4.0	-	6.75	4.0	-	4.0		
	"1" Level	V <sub>IH</sub>	5.0	3.5	-	3.5	2.75	-	3.5	-	Vdc	
			10	7.0	-	7.0	5.50	-	7.0	-		
			15	11.0	-	11.0	8.25	-	11.0	-		
Output Drive Current (AL Device) (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.6 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc) (V <sub>OL</sub> = 0.4 Vdc) (V <sub>OL</sub> = 0.5 Vdc) (V <sub>OL</sub> = 1.5 Vdc)	Source	I <sub>OH</sub>	5.0	-1.2	-	-1.0	-1.7	-	-0.7	-	mA <sub>dc</sub>	
			10	-0.25	-	-0.2	-0.36	-	-0.14	-		
			15	-0.62	-	-0.5	-0.9	-	-0.25	-		
	Sink	I <sub>OL</sub>	5.0	0.64	-	0.51	0.88	-	0.36	-	mA <sub>dc</sub>	
			10	1.6	-	1.3	2.25	-	0.9	-		
			15	4.2	-	3.4	8.8	-	2.4	-		
Output Drive Current (CL/CP Device) (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.6 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc) (V <sub>OL</sub> = 0.4 Vdc) (V <sub>OL</sub> = 0.5 Vdc) (V <sub>OL</sub> = 1.5 Vdc)	Source	I <sub>OH</sub>	5.0	-1.0	-	-0.8	-1.7	-	-0.6	-	mA <sub>dc</sub>	
			10	-0.2	-	-0.16	-0.36	-	-0.12	-		
			15	-0.5	-	-0.4	-0.9	-	-0.3	-		
	Sink	I <sub>OL</sub>	5.0	0.52	-	0.44	0.88	-	0.36	-	mA <sub>dc</sub>	
			10	1.3	-	1.1	2.25	-	0.9	-		
			15	3.6	-	3.0	8.8	-	2.4	-		
Input Current (AL Device)	I <sub>in</sub>	15	-	±0.1	-	±0.00001	±0.1	-	±1.0	μA <sub>dc</sub>		
Input Current (CL/CP Device)	I <sub>in</sub>	15	-	±0.3	-	±0.00001	±0.3	-	±1.0	μA <sub>dc</sub>		
Input Capacitance (V <sub>in</sub> = 0)	C <sub>in</sub>	-	-	-	-	5.0	7.5	-	-	pF		
Quiescent Current (AL Device) (Per Package)	I <sub>DD</sub>	5.0	-	5.0	-	0.005	5.0	-	150	μA <sub>dc</sub>		
		10	-	10	-	0.010	10	-	300			
		15	-	20	-	0.015	20	-	600			
Quiescent Current (CL/CP Device) (Per Package)	I <sub>DD</sub>	5.0	-	20	-	0.005	20	-	150	μA <sub>dc</sub>		
		10	-	40	-	0.010	40	-	300			
		15	-	80	-	0.015	80	-	600			
Total Supply Current**†† (Dynamic plus Quiescent, Per Package) (C <sub>L</sub> = 50 pF on all outputs, all buffers switching)	I <sub>T</sub>	5.0	I <sub>T</sub> = (0.8 μA/kHz) f + I <sub>DD</sub>							μA <sub>dc</sub>		
		10	I <sub>T</sub> = (1.6 μA/kHz) f + I <sub>DD</sub>									
		15	I <sub>T</sub> = (2.4 μA/kHz) f + I <sub>DD</sub>									
Three-State Leakage Current (AL Device)	I <sub>TL</sub>	15	-	±0.1	-	±0.00001	±0.1	-	±3.0	μA <sub>dc</sub>		
Three-State Leakage Current (CL/CP Device)	I <sub>TL</sub>	15	-	±1.0	-	±0.00001	±1.0	-	±7.5	μA <sub>dc</sub>		

\*T<sub>low</sub> = -55°C for AL Device, -40°C for CL/CP Device.

T<sub>high</sub> = +125°C for AL Device, +85°C for CL/CP Device.

#Noise immunity specified for worst-case input combination.

Noise Margin for both "1" and "0" level = 1.0 Vdc min @ V<sub>DD</sub> = 5.0 Vdc

2.0 Vdc min @ V<sub>DD</sub> = 10 Vdc

2.5 Vdc min @ V<sub>DD</sub> = 15 Vdc

† To calculate total supply current at loads other than 50 pF:

$$I_{T(CL)} = I_T(50 \text{ pF}) + 1 \times 10^{-3} (C_L - 50) V_{DD} f$$

where: I<sub>T</sub> is in μA (per package), C<sub>L</sub> in pF, V<sub>DD</sub> in Vdc, and f in kHz is input frequency.

\*\*The formulas given are for the typical characteristics only at 25°C.

SWITCHING CHARACTERISTICS\*  $IC_L = 50 \text{ pF}$ ,  $T_A = 25^\circ\text{C}$

Characteristic	Symbol	$V_{DD}$	All Types		Unit
			Typ	Max	
Output Rise Time $t_{TLH} = (3.0 \text{ ns/pF}) C_L + 25 \text{ ns}$ $t_{TLH} = (1.5 \text{ ns/pF}) C_L + 12 \text{ ns}$ $t_{TLH} = (1.1 \text{ ns/pF}) C_L + 8 \text{ ns}$	$t_{TLH}$	5.0 10 15	225 110 80	380 180 130	ns
Output Fall Time $t_{THL} = (1.5 \text{ ns/pF}) C_L + 47 \text{ ns}$ $t_{THL} = (0.75 \text{ ns/pF}) C_L + 24 \text{ ns}$ $t_{THL} = (0.55 \text{ ns/pF}) C_L + 17 \text{ ns}$	$t_{THL}$	5.0 10 15	130 65 50	200 100 80	ns
Turn-Off Delay Time $t_{PLH} = (0.9 \text{ ns/pF}) C_L + 211 \text{ ns}$ $t_{PLH} = (0.3 \text{ ns/pF}) C_L + 70 \text{ ns}$ $t_{PLH} = (0.23 \text{ ns/pF}) C_L + 54 \text{ ns}$	$t_{PLH}$	5.0 10 15	330 125 85	650 250 170	ns
Turn-On Delay Time $t_{PHL} = (2.7 \text{ ns/pF}) C_L + 184 \text{ ns}$ $t_{PHL} = (0.9 \text{ ns/pF}) C_L + 61 \text{ ns}$ $t_{PHL} = (0.68 \text{ ns/pF}) C_L + 47 \text{ ns}$	$t_{PHL}$	5.0 10 15	330 125 85	650 250 170	ns
J-State Output Delay Times "1" or "0" to High Z, and High Z to "1" or "0"	$t_{PHZ}$ , $t_{PLZ}$ , $t_{PZH}$ , $t_{PZL}$	5.0 10 15	60 35 30	150 100 75	ns

\*The formula given is for the typical characteristic only.

FIGURE 1 - POWER DISSIPATION TEST CIRCUIT AND WAVEFORM.






FIGURE 2 - AC TEST CIRCUIT AND WAVEFORMS




MC14512B

FIGURE 3 - 3-STATE AC TEST CIRCUIT AND WAVEFORM



LOGIC DIAGRAM



4



**MOTOROLA**

**MC14530B**

**CMOS SSI**

(LOW-POWER COMPLEMENTARY MOS)

**DUAL 5-INPUT MAJORITY LOGIC GATE**


**DUAL 5-INPUT MAJORITY LOGIC GATE**

The MC14530B dual five-input majority logic gate is constructed with P-channel and N-channel enhancement mode devices in a single monolithic structure. Combinational and sequential logic expressions are easily implemented with the majority logic gate, often resulting in fewer components than obtainable with the more basic gates. This device can also provide numerous logic functions by using the W and some of the logic (A thru E) inputs as control inputs.

- Single Supply Operation – Positive or Negative
- Quiescent Current = 0.5 nA/package typical @ 5 Vdc
- Input Impedance =  $10^{12}$  ohms typical
- High Fanout > 50
- Diode Protection on Inputs
- Noise Immunity = 45% of V<sub>DD</sub> typical
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Capable of Driving Two Low-power TTL Loads, One Low-power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range




L SUFFIX  
CERAMIC PACKAGE  
CASE 620



P SUFFIX  
PLASTIC PACKAGE  
CASE 648

**ORDERING INFORMATION**



**MAXIMUM RATINGS (Voltages referenced to V<sub>SS</sub>)**


Rating	Symbol	Value	Unit
DC Supply Voltage	V <sub>DD</sub>	-0.5 to +18	Vdc
Input Voltage, All Inputs	V <sub>in</sub>	-0.5 to V <sub>DD</sub> - 0.5	Vdc
DC Current Drain per Pin	I	10	mAdc
Operating Temperature Range – AL Device	T <sub>A</sub>	-55 to +125	°C
CL/CP Device		-40 to +85	°C
Storage Temperature Range	T <sub>stg</sub>	-65 to +150	°C

**LOGIC TABLE**


INPUTS A B C D E	W	Z
For all combinations of inputs where three or more inputs are logical "0"	0	1
For all combinations of inputs where three or more inputs are logical "1"	1	1

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, it is recommended that V<sub>in</sub> and V<sub>out</sub> be constrained to the range V<sub>SS</sub> < (V<sub>in</sub> or V<sub>out</sub>) < V<sub>DD</sub>. Unused inputs must be tied to an appropriate logic level (e.g., V<sub>SS</sub> or V<sub>DD</sub>).

**BLOCK DIAGRAM**



$$Z = M_5 \oplus W = (ABC + ABD + ABE + ACD + ACE + ADE + BCD + BCE + BDE + CDE) \oplus W$$



\*M<sub>5</sub> is a logical "1" if any three or more inputs are logical "1".

⊕ ≡ Exclusive NOR ≡ Exclusive OR

**TRUTH TABLE**

M <sub>5</sub>	W	Z
0	0	1
0	1	0
1	0	0
1	1	1

V<sub>DD</sub> = Pin 16  
V<sub>SS</sub> = Pin 8

## ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	V <sub>DD</sub> Vdc	T <sub>low</sub> *		25°C			T <sub>high</sub> *		Unit
			Min	Max	Min	Typ	Max	Min	Max	
Output Voltage V <sub>in</sub> = V <sub>DD</sub> or 0  V <sub>in</sub> = 0 or V <sub>DD</sub>	"0" Level V <sub>OL</sub>	5.0	-	0.05	-	0	0.05	-	0.05	Vdc
		10	-	0.05	-	0	0.05	-	0.05	
		15	-	0.05	-	0	0.05	-	0.05	
	"1" Level V <sub>OH</sub>	5.0	4.95	-	4.95	5.0	-	4.95	-	
		10	9.95	-	9.95	10	-	9.95	-	
		15	14.95	-	14.95	15	-	14.95	-	
Input Voltage <sup>#</sup> (V <sub>O</sub> = 3.5 or 1.5 Vdc) (V <sub>O</sub> = 7.0 or 3.0 Vdc) (V <sub>O</sub> = 10.5 or 4.5 Vdc)  (V <sub>O</sub> = 1.5 or 3.5 Vdc) (V <sub>O</sub> = 3.0 or 7.0 Vdc) (V <sub>O</sub> = 4.5 or 10.5 Vdc)	"0" Level V <sub>IL</sub>	5.0	-	1.2	-	2.25	1.25	-	1.15	Vdc
		10	-	2.5	-	4.50	2.5	-	2.4	
		15	-	3.0	-	6.75	3.0	-	2.9	
	"1" Level V <sub>IH</sub>	5.0	3.85	-	3.75	2.75	-	3.75	-	
		10	7.6	-	7.5	5.50	-	7.5	-	
		15	12.1	-	12	8.25	-	12	-	
Output Drive Current (AL Device)  Source  Sink	I <sub>OH</sub>	5.0	-1.2	-	-1.0	-1.7	-	-0.7	-	mA <sub>dc</sub>
		5.0	-0.25	-	-0.2	-0.36	-	-0.14	-	
		10	-0.62	-	-0.5	-0.9	-	-0.35	-	
		15	-1.8	-	-1.5	-3.5	-	-1.1	-	
		5.0	0.64	-	0.51	0.88	-	0.36	-	
		10	1.6	-	1.3	2.25	-	0.9	-	
	I <sub>OL</sub>	15	4.2	-	3.4	8.8	-	2.4	-	
		5.0	-1.0	-	-0.8	-1.7	-	-0.6	-	
		5.0	-0.2	-	-0.16	-0.36	-	-0.12	-	
		10	-0.5	-	-0.4	-0.9	-	-0.3	-	
		15	-1.4	-	-1.2	-3.5	-	-1.0	-	
		5.0	0.57	-	0.44	0.88	-	0.36	-	
Output Drive Current (CL/CP Device)  Source  Sink	I <sub>OH</sub>	10	1.3	-	1.1	2.25	-	0.9	-	
		15	3.6	-	3.0	8.8	-	2.4	-	
		5.0	0.57	-	0.44	0.88	-	0.36	-	
	I <sub>OL</sub>	10	1.3	-	1.1	2.25	-	0.9	-	
		15	3.6	-	3.0	8.8	-	2.4	-	
		5.0	0.57	-	0.44	0.88	-	0.36	-	
Input Current (AL Device)	I <sub>in</sub>	15	-	±0.1	-	±0.00001	±0.1	-	±1.0	μA <sub>dc</sub>
Input Current (CL/CP Device)	I <sub>in</sub>	15	-	±0.3	-	±0.00001	±0.3	-	±1.0	μA <sub>dc</sub>
Input Capacitance (V <sub>in</sub> = 0)	C <sub>in</sub>	-	-	-	-	5.0	7.5	-	-	pF
Quiescent Current (AL Device) (Per Package)	I <sub>DD</sub>	5.0	-	0.25	-	0.0005	0.25	-	7.5	μA <sub>dc</sub>
		10	-	0.50	-	0.0010	0.50	-	15	
		15	-	1.00	-	0.0015	1.00	-	30	
Quiescent Current (CL/CP Device) (Per Package)	I <sub>DD</sub>	5.0	-	1.0	-	0.0005	1.0	-	7.5	μA <sub>dc</sub>
		10	-	2.0	-	0.0010	2.0	-	15	
		15	-	4.0	-	0.0015	4.0	-	30	
Total Supply Current**† (Dynamic plus Quiescent, Per Package) (C <sub>L</sub> = 50 pF on all outputs, all buffers switching)	I <sub>T</sub>	5.0	I <sub>T</sub> = (0.75 μA/kHz) f + I <sub>DD</sub> I <sub>T</sub> = (1.50 μA/kHz) f + I <sub>DD</sub> I <sub>T</sub> = (2.25 μA/kHz) f + I <sub>DD</sub>							μA <sub>dc</sub>
		10								
		15								

\*T<sub>low</sub> = -55°C for AL Device, -40°C for CL/CP Device.

T<sub>high</sub> = +125°C for AL Device, +85°C for CL/CP Device.

#Noise immunity specified for worst-case input combination. Standard family noise margin specification is met for any one input tested at a time.

†To calculate total supply current at loads other than 50 pF:

$$I_T(C_L) = I_T(50 \text{ pF}) + 2 \times 10^{-3} (C_L - 50) V_{DD} f$$

where: I<sub>T</sub> is in μA (per package), C<sub>L</sub> in pF, V<sub>DD</sub> in Vdc, and f in kHz is input frequency.

\*\*The formulas given are for the typical characteristics only at 25°C.


MC14530B

SWITCHING CHARACTERISTICS\* (C<sub>L</sub> = 10 pF, T<sub>A</sub> = 25°C)

Characteristic	Symbol	V <sub>DD</sub>	Min	Typ	Max	Unit
Output Rise Time t <sub>TLH</sub> = (3.0 ns/pF) C <sub>L</sub> + 30 ns t <sub>TLH</sub> = (1.5 ns/pF) C <sub>L</sub> + 15 ns t <sub>TLH</sub> = (1:1 ns/pF) C <sub>L</sub> + 10 ns	t <sub>TLH</sub>	5.0 10 15	— — —	180 90 65	360 180 130	ns
Output Fall Time t <sub>FHL</sub> = (1.5 ns/pF) C <sub>L</sub> + 25 ns t <sub>FHL</sub> = (0.75 ns/pF) C <sub>L</sub> + 12.5 ns t <sub>FHL</sub> = (0.55 ns/pF) C <sub>L</sub> + 9.5 ns	t <sub>FHL</sub>	5.0 10 15	— — —	100 50 40	200 100 80	ns
Propagation Delay Time A, C, W = V <sub>DD</sub> ; B, E = Gnd; D = Pulse Generator t <sub>PLH</sub> = (1.7 ns/pF) C <sub>L</sub> + 290 ns t <sub>PLH</sub> = (0.66 ns/pF) C <sub>L</sub> + 127 ns t <sub>PLH</sub> = (0.5 ns/pF) C <sub>L</sub> + 85 ns t <sub>PHL</sub> = (1.7 ns/pF) C <sub>L</sub> + 345 ns t <sub>PHL</sub> = (0.66 ns/pF) C <sub>L</sub> + 162 ns t <sub>PHL</sub> = (0.5 ns/pF) C <sub>L</sub> + 95 ns	t <sub>PLH</sub>      t <sub>PHL</sub>	5.0 10 15    5.0 10 15	— — — — — — —	375 160 110    430 195 120	960 400 300    1200 540 410	ns      ns
A, B, C, D, E = Pulse Generator; W = V <sub>DD</sub> t <sub>PLH</sub> = (1.7 ns/pF) C <sub>L</sub> + 170 ns t <sub>PLH</sub> = (0.66 ns/pF) C <sub>L</sub> + 87 ns t <sub>PLH</sub> = (0.5 ns/pF) C <sub>L</sub> + 60 ns t <sub>PHL</sub> = (1.7 ns/pF) C <sub>L</sub> + 195 ns t <sub>PHL</sub> = (0.66 ns/pF) C <sub>L</sub> + 92 ns t <sub>PHL</sub> = (0.5 ns/pF) C <sub>L</sub> + 75 ns	t <sub>PLH</sub>      t <sub>PHL</sub>	5.0 10 15    5.0 10 15	— — — — — — —	255 120 85    280 125 100	640 300 210    750 330 250	ns      ns
A, B, C, D, E = Gnd; W = Pulse Generator t <sub>PHL</sub> , t <sub>PLH</sub> = (1.7 ns/pF) C <sub>L</sub> + 145 ns t <sub>PHL</sub> , t <sub>PLH</sub> = (0.66 ns/pF) C <sub>L</sub> + 72 ns t <sub>PHL</sub> , t <sub>PLH</sub> = (0.5 ns/pF) C <sub>L</sub> + 50 ns	t <sub>PLH</sub> , t <sub>PHL</sub>	5.0 10 15	— — —	230 105 75	575 265 190	ns


\*The formula given is for the typical characteristics only.

FIGURE 1 - POWER DISSIPATION TEST CIRCUIT AND WAVEFORM




SEQUENTIAL LOGIC APPLICATIONS


COINCIDENT FLIP-FLOP



ASTABLE MULTIVIBRATOR




COINCIDENT FLIP-FLOP




4

MC14530B


BASIC COMBINATIONAL FUNCTIONS



DOUBLING THE WEIGHT OF INPUT VARIABLE A BY TYING IT TO ANY TWO INPUTS



CORRELATION OF MULTIPLE SAMPLES WITH A TEST BIT




5-INPUT MAJORITY LOGIC GATE APPLICATIONS

Each package labeled  $M_5$  is a single majority logic gate yielding five inputs, A thru E, and one output Z.

1 Majority Logic Gate Array yielding the symmetric function of 1 thru 7 variables true, out of 7 input variables ( $X_1 \dots X_7$ )

(e.g., if any two-input variables are true (logical "1"), Z1 and Z2 are true (logical "1"))



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**MOTOROLA**

**MC14562B**

**128-BIT STATIC SHIFT REGISTER**


The MC14562B is a 128-bit static shift register constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. Data is clocked in and out of the shift register on the positive edge of the clock input. Data outputs are available every 16 bits, from 16 through bit 128. This complementary MOS shift register is primarily used where low power dissipation and/or high noise immunity is desired.

- Diode Protection on All Inputs
- Noise Immunity = 45% of  $V_{DD}$  typical
- Single Supply Operation - Positive or Negative
- Fully Static Operation
- Exceedingly Slow Input Transition Rates May Be Applied to the Clock Input
- 5.6 MHz Operation @  $V_{DD} = 10$  Vdc
- Cascadable to Provide Longer Shift Register Lengths - 1.5 MHz Operation @  $V_{DD} = 10$  Vdc
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Capable of Driving Two Low-power, TTL Loads, One Low-power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range


**CMOS LSI**

(LOW-POWER COMPLEMENTARY MOS)

**128-BIT STATIC SHIFT REGISTER.**




L SUFFIX  
CERAMIC PACKAGE  
CASE 632



P SUFFIX  
PLASTIC PACKAGE  
CASE 646


**ORDERING INFORMATION**




**MAXIMUM RATINGS (Voltages referenced to  $V_{SS}$ )**

Rating	Symbol	Value	Unit
DC Supply Voltage	$V_{DD}$	-0.5 to +18	Vdc
Input Voltage, All Inputs	$V_{in}$	-0.5 to $V_{DD} + 0.5$	Vdc
DC Current Drain per Pin	I	10	mAdc
Operating Temperature Range - AL Device	$T_A$	-55 to +125	$^{\circ}C$
		-40 to +85	$^{\circ}C$
Storage Temperature Range	$T_{stg}$	-65 to +150	$^{\circ}C$

**LOGIC DIAGRAM**



**BLOCK DIAGRAM**



ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	V <sub>DD</sub> Vdc	T <sub>low</sub> *		25°C			T <sub>high</sub> *		Unit
			Min	Max	Min	Typ	Max	Min	Max	
Output Voltage V <sub>in</sub> V <sub>DD</sub> or 0  V <sub>in</sub> 0 or V <sub>DD</sub>	"0" Level VOL	5.0	-	0.05	-	0	0.05	-	0.05	Vdc
		10	-	0.05	-	0	0.05	-	0.05	
		15	-	0.05	-	0	0.05	-	0.05	
	"1" Level VOH	5.0	4.95	-	4.95	5.0	-	4.95	-	Vdc
		10	9.95	-	9.95	10	-	9.95	-	
		15	14.95	-	14.95	15	-	14.95	-	
Input Voltage* (V <sub>O</sub> = 4.5 or 0.5 Vdc) (V <sub>O</sub> = 9.0 or 1.0 Vdc) (V <sub>O</sub> = 13.5 or 1.5 Vdc)  (V <sub>O</sub> = 0.5 or 4.5 Vdc) (V <sub>O</sub> = 1.0 or 9.0 Vdc) (V <sub>O</sub> = 1.5 or 13.5 Vdc)	"0" Level V <sub>IL</sub>	5.0	-	1.5	-	2.25	1.5	-	1.5	Vdc
		10	-	3.0	-	4.50	3.0	-	3.0	
		15	-	4.0	-	6.75	4.0	-	4.0	
	"1" Level V <sub>IH</sub>	5.0	3.5	-	3.5	2.75	-	3.5	-	Vdc
		10	7.0	-	7.0	5.50	-	7.0	-	
		15	11.0	-	11.0	8.25	-	11.0	-	
Output Drive Current (AL Device) Source  Sink	I <sub>OH</sub>	5.0	-1.2	-	-1.0	-1.7	-	-0.7	-	mA <sub>dc</sub>
		5.0	-0.25	-	-0.2	-0.36	-	-0.14	-	
		10	-0.62	-	-0.5	-0.9	-	-0.35	-	
	I <sub>OL</sub>	5.0	0.64	-	0.51	0.88	-	0.36	-	mA <sub>dc</sub>
		10	1.6	-	1.3	2.25	-	0.9	-	
		15	4.2	-	3.4	8.8	-	2.4	-	
Output Drive Current (CL/CP Device) Source  Sink	I <sub>OH</sub>	5.0	-1.0	-	-0.8	-1.7	-	-0.6	-	mA <sub>dc</sub>
		5.0	-0.2	-	-0.16	-0.36	-	-0.12	-	
		10	-0.5	-	-0.4	-0.9	-	-0.3	-	
	I <sub>OL</sub>	5.0	0.52	-	0.44	0.88	-	0.36	-	mA <sub>dc</sub>
		10	1.3	-	1.1	2.25	-	0.9	-	
		15	3.6	-	3.0	8.8	-	2.4	-	
Input Current (AL Device)	I <sub>in</sub>	15	-	±0.1	-	±0.00001	±0.1	-	±1.0	μA <sub>dc</sub>
Input Current (CL/CP Device)	I <sub>in</sub>	15	-	±0.3	-	±0.00001	±0.3	-	±1.0	μA <sub>dc</sub>
Input Capacitance (V <sub>in</sub> = 0)	C <sub>in</sub>	-	-	-	-	5.0	7.5	-	-	pF
Quiescent Current (AL Device) (Per Package)	I <sub>DD</sub>	5.0	-	5.0	-	0.010	5.0	-	150	μA <sub>dc</sub>
		10	-	10	-	0.020	10	-	300	
		15	-	20	-	0.030	20	-	600	
Quiescent Current (CL/CP Device) (Per Package)	I <sub>DD</sub>	5.0	-	50	-	0.010	50	-	375	μA <sub>dc</sub>
		10	-	100	-	0.020	100	-	750	
		15	-	200	-	0.030	200	-	1500	
Total Supply Current**† (Dynamic plus Quiescent, Per Package) (C <sub>L</sub> = 50 pF on all outputs, all buffers switching)	I <sub>T</sub>	5.0 10 15	-	-	-	I <sub>T</sub> = (1.94 μA/kHz) f + I <sub>DD</sub> I <sub>T</sub> = (3.81 μA/kHz) f + I <sub>DD</sub> I <sub>T</sub> = (5.52 μA/kHz) f + I <sub>DD</sub>	-	-	μA <sub>dc</sub>	

\*T<sub>low</sub> = -55°C for AL Device, -40°C for CL/CP Device.  
 T<sub>high</sub> = +125°C for AL Device, +85°C for CL/CP Device.  
 †Noise immunity specified for worst-case input combination.  
 Noise Margin for both "1" and "0" level = 1.0 Vdc min @ V<sub>DD</sub> = 5.0 Vdc  
 2.0 Vdc min @ V<sub>DD</sub> = 10 Vdc  
 2.5 Vdc min @ V<sub>DD</sub> = 15 Vdc  
 †To calculate total supply current at loads other than 50 pF:  
 I<sub>T</sub>(C<sub>L</sub>) = I<sub>T</sub>(50 pF) + 4 × 10<sup>-3</sup> (C<sub>L</sub> - 50) V<sub>DD</sub>f  
 where: I<sub>T</sub> is in μA (per package), C<sub>L</sub> in pF, V<sub>DD</sub> in Vdc, and f in kHz is input frequency.  
 \*\*The formulas given are for the typical characteristics only at 25°C.

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that V<sub>in</sub> and V<sub>out</sub> be constrained to the range V<sub>SS</sub> < (V<sub>in</sub> or V<sub>out</sub>) < V<sub>DD</sub>.  
 Unused inputs must always be tied to an appropriate logic voltage level (e.g., either V<sub>SS</sub> or V<sub>DD</sub>).


MC14562B

SWITCHING CHARACTERISTICS\*: (C<sub>L</sub> = 50 pF, T<sub>A</sub> = 25°C)

Characteristic	Symbol	V <sub>DD</sub>	Min	Typ	Max	Unit
Output Rise Time t <sub>TLH</sub> = (3.0 ns/pF) C <sub>L</sub> + 30 ns t <sub>TLH</sub> = (1.5 ns/pF) C <sub>L</sub> + 15 ns t <sub>TLH</sub> = (1.1 ns/pF) C <sub>L</sub> + 10 ns	t <sub>TLH</sub>	5.0	—	180	360	ns
		10	—	90	180	
		15	—	65	130	
Output Fall Time t <sub>FHL</sub> = (1.5 ns/pF) C <sub>L</sub> + 25 ns t <sub>FHL</sub> = (0.75 ns/pF) C <sub>L</sub> + 12.5 ns t <sub>FHL</sub> = (0.55 ns/pF) C <sub>L</sub> + 9.5 ns	t <sub>FHL</sub>	5.0	—	100	200	ns
		10	—	50	100	
		15	—	40	80	
Propagation Delay Time Clock to Q t <sub>PLH</sub> , t <sub>PHL</sub> = (1.7 ns/pF) C <sub>L</sub> + 515 ns t <sub>PLH</sub> , t <sub>PHL</sub> = (0.65 ns/pF) C <sub>L</sub> + 217 ns t <sub>PLH</sub> , t <sub>PHL</sub> = (0.5 ns/pF) C <sub>L</sub> + 145 ns	t <sub>PLH</sub> , t <sub>PHL</sub>	5.0	—	600	1200	ns
		10	—	250	500	
		15	—	170	340	
Clock Pulse Width (50% Duty Cycle)	t <sub>WH</sub>	5.0	600	300	—	ns
		10	220	110	—	
		15	150	75	—	
Clock Pulse Frequency	f <sub>cl</sub>	5.0	—	1.9	1.1	MHz
		10	—	5.6	3.0	
		15	—	8.0	4.0	
Data to Clock Setup Time	t <sub>su(1)</sub>	5.0	-20	-170	—	ns
		10	-10	-64	—	
		15	0	-60	—	
	t <sub>su(0)</sub>	5.0	-20	-91	—	ns
		10	-10	-58	—	
		15	0	-48	—	
Data to Clock Hold Time	t <sub>h(1)</sub>	5.0	350	263	—	ns
		10	165	109	—	
		15	155	100	—	
	t <sub>h(0)</sub>	5.0	350	267	—	ns
		10	200	140	—	
		15	140	93	—	


\*The formula given is for the typical characteristics only.

FIGURE 1 - POWER DISSIPATION TEST CIRCUIT AND WAVEFORMS




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TIMING DIAGRAM



AC TEST WAVEFORMS





# MOTOROLA

# MC14584B

## HEX SCHMITT TRIGGER


The MC14584B hex Schmitt Trigger is constructed with MOS P-channel and N-channel enhancement mode devices in a single monolithic structure. These devices find primary use where low power dissipation and/or high noise immunity is desired. The MC14584B may be used in place of the MC14069B hex inverter for enhanced noise immunity or to "square up" slowly changing waveforms.

- Quiescent Current = 0.5 nA typ/pkg @ 5 Vdc
- Supply Voltage Range = 3.0 Vdc to 18 Vdc
- Capable of Driving Two Low-Power TTL Loads, One Low-Power Schottky TTL Load or Two HTL Loads Over the Rated Temperature Range
- Double Diode Protection on All Inputs
- Pin-for-Pin Replacement for CD40106B and MM74C14
- Can Be Used to Replace MC14069B


## CMOS SSI

(LOW-POWER COMPLEMENTARY MOS)

## HEX SCHMITT TRIGGER



L SUFFIX  
CERAMIC PACKAGE  
CASE 632



P SUFFIX  
PLASTIC PACKAGE  
CASE 646


### ORDERING INFORMATION

MC14XXXB	Suffix	Denotes
L	Ceramic Package	
P	Plastic Package	
A	Extended Operating Temperature Range	
C	Limited Operating Temperature Range	


### MAXIMUM RATINGS (Voltages referenced to $V_{SS}$ )

Rating	Symbol	Value	Unit
DC Supply Voltage	$V_{DD}$	-0.5 to +18	Vdc
Input Voltage, All Inputs	$V_{in}$	-0.5 to $V_{DD} - 0.5$	Vdc
DC Current Drain per Pin	I	10	mAdc
Operating Temperature Range — AL Device	$T_A$	-55 to +125	$^{\circ}C$
CL/CP Device		-40 to +85	$^{\circ}C$
Storage Temperature Range	$T_{stg}$	-65 to +150	$^{\circ}C$

### EQUIVALENT CIRCUIT SCHEMATIC (1/6 OF CIRCUIT SHOWN)



### LOGIC DIAGRAM



$V_{DD}$  = Pin 14  
 $V_{SS}$  = Pin 7

This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that  $V_{in}$  and  $V_{out}$  be constrained to the range  $V_{SS} < |V_{in}| \text{ or } |V_{out}| < V_{DD}$ . Unused inputs must always be tied to an appropriate logic voltage level (e.g., either  $V_{SS}$  or  $V_{DD}$ ).

ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	V <sub>DD</sub> Vdc	T <sub>low</sub> *		25°C			T <sub>high</sub> *		Unit	
			Min	Max	Min	Typ	Max	Min	Max		
Output Voltage— V <sub>in</sub> = V <sub>DD</sub> or 0  V <sub>in</sub> = 0 or V <sub>DD</sub>	"0" Level VOL	5.0	—	0.05	—	0	0.05	—	0.05	Vdc	
		10	—	0.05	—	0	0.05	—	0.05		
		15	—	0.05	—	0	0.05	—	0.05		
	"1" Level VOH	5.0	4.95	—	4.95	5.0	—	4.95	—	Vdc	
		10	9.95	—	9.95	10	—	9.95	—		
		15	14.95	—	14.95	15	—	14.95	—		
Input Voltage <sup>#</sup> (V <sub>O</sub> = 4.5 or 0.5 Vdc) (V <sub>O</sub> = 9.0 or 1.0 Vdc) (V <sub>O</sub> = 13.5 or 1.5 Vdc)  (V <sub>O</sub> = 0.5 or 4.5 Vdc) (V <sub>O</sub> = 1.0 or 9.0 Vdc) (V <sub>O</sub> = 1.5 or 13.5 Vdc)	"0" Level V <sub>IL</sub>	5.0	—	1.5	—	2.25	1.5	—	1.5	Vdc	
		10	—	3.0	—	4.50	3.0	—	3.0		
		15	—	4.0	—	6.75	4.0	—	4.0		
	"1" Level V <sub>IH</sub>	5.0	3.5	—	3.5	2.75	—	3.5	—	Vdc	
		10	7.0	—	7.0	5.50	—	7.0	—		
		15	11.0	—	11.0	8.25	—	11.0	—		
Output Drive Current (AL Device) (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.6 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc)  (V <sub>OL</sub> = 0.4 Vdc) (V <sub>OL</sub> = 0.5 Vdc) (V <sub>OL</sub> = 1.5 Vdc)	Source IOH	5.0	-3.0	—	-2.4	-4.2	—	-1.7	—	mA <sub>dc</sub>	
		5.0	-0.64	—	-0.51	-0.88	—	-0.36	—		
		10	-1.6	—	-1.3	-2.25	—	-0.9	—		
		15	-4.2	—	-3.4	-8.8	—	-2.4	—		
	Sink IOL	5.0	0.64	—	0.51	0.88	—	0.36	—	mA <sub>dc</sub>	
		10	1.6	—	1.3	2.25	—	0.9	—		
		10	1.6	—	1.3	2.25	—	0.9	—		
		15	4.2	—	3.4	8.8	—	2.4	—		
	Output Drive Current (CL/CP Device) (V <sub>OH</sub> = 2.5 Vdc) (V <sub>OH</sub> = 4.6 Vdc) (V <sub>OH</sub> = 9.5 Vdc) (V <sub>OH</sub> = 13.5 Vdc)  (V <sub>OL</sub> = 0.4 Vdc) (V <sub>OL</sub> = 0.5 Vdc) (V <sub>OL</sub> = 1.5 Vdc)	Source IOH	5.0	-2.5	—	-2.1	-4.2	—	-1.7	—	mA <sub>dc</sub>
			5.0	-0.52	—	-0.44	-0.88	—	-0.36	—	
			10	-1.3	—	-1.1	-2.25	—	-0.9	—	
			15	-3.8	—	-3.0	-8.8	—	-2.4	—	
Sink IOL		5.0	0.52	—	0.44	0.88	—	0.36	—	mA <sub>dc</sub>	
		10	1.3	—	1.1	2.25	—	0.9	—		
		10	1.3	—	1.1	2.25	—	0.9	—		
		15	3.6	—	3.0	8.8	—	2.4	—		
Input Current (AL Device)		I <sub>in</sub>	15	—	±0.1	—	±0.00001	±0.1	—	±1.0	μA <sub>dc</sub>
Input Current (CL/CP Device)		I <sub>in</sub>	15	—	±0.3	—	±0.00001	±0.3	—	±1.0	μA <sub>dc</sub>
Input Capacitance (V <sub>in</sub> = 0)		C <sub>in</sub>	—	—	—	—	5.0	7.5	—	—	pF
Quiescent Current (AL Device) (Per Package)		I <sub>DD</sub>	5.0	—	0.25	—	0.0005	0.25	—	7.5	μA <sub>dc</sub>
	10		—	0.50	—	0.0010	0.50	—	15		
	15		—	1.00	—	0.0015	1.00	—	30		
Quiescent Current (CL/CP Device) (Per Package)	I <sub>DD</sub>	5.0	—	1.0	—	0.0005	1.0	—	7.5	μA <sub>dc</sub>	
		10	—	2.0	—	0.0010	2.0	—	15		
		15	—	4.0	—	0.0016	4.0	—	34		
Total Supply Current** (Dynamic plus Quiescent, Per Package) (C <sub>L</sub> = 50 pF on all outputs, all buffers switching).	I <sub>T</sub>	5.0	I <sub>T</sub> = (1.8 μA/kHz) f + I <sub>DD</sub>							μA <sub>dc</sub>	
		10	I <sub>T</sub> = (3.6 μA/kHz) f + I <sub>DD</sub>								
		15	I <sub>T</sub> = (5.4 μA/kHz) f + I <sub>DD</sub>								
Hysteresis Voltage:	V <sub>H</sub> <sup>†</sup>	5.0	0.27	1.0	0.25	0.55	1.0	0.21	1.0	Vdc	
		10	0.35	1.3	0.30	0.70	1.2	0.25	1.2		
		15	0.77	1.7	0.60	1.1	1.5	0.50	1.4		
Threshold Voltage— Positive-Going  Negative-Going	V <sub>T+</sub>	5.0	1.9	3.5	1.8	2.7	3.4	1.7	3.4	Vdc	
		10	3.4	7.0	3.3	5.3	6.8	3.2	6.9		
		15	5.2	10.6	5.2	8.0	10.5	5.2	10.5		
	V <sub>T-</sub>	5.0	1.6	3.3	1.6	2.1	3.2	1.5	3.2	Vdc	
		10	3.0	6.7	3.0	4.8	6.7	3.0	6.7		
		15	4.5	9.7	4.5	6.9	9.8	4.7	9.9		

\*T<sub>low</sub> = -55°C for AL Device, -40°C for CL/CP Device.  
 †T<sub>high</sub> = +125°C for AL Device, +85°C for CL/CP Device.  
 #Noise Immunity specified for worst-case input combination.  
 ††Noise Margin for both "1" and "0" level =  
 1.0 Vdc min @ V<sub>DD</sub> = 5.0 Vdc  
 2.0 Vdc min @ V<sub>DD</sub> = 10 Vdc  
 2.5 Vdc min @ V<sub>DD</sub> = 15 Vdc

†To calculate total supply current at loads other than 50 pF:  
 $I_T(C_L) = I_T(50\text{ pF}) + 1 \times 10^{-3} (C_L - 50) V_{DD} f$   
 where: I<sub>T</sub> is in μA (per package), C<sub>L</sub> in pF, V<sub>DD</sub> in Vdc,  
 and f in kHz is input frequency.  
 \*\*The formulas given are for the typical characteristics only at 25°C.  
 †††V<sub>H</sub> = V<sub>T+</sub> - V<sub>T-</sub> (But maximum variation of V<sub>H</sub> is specified as  
 less than V<sub>T+</sub> max - V<sub>T-</sub> min).

SWITCHING CHARACTERISTICS ( $C_L = 50 \text{ pF}$ ,  $T_A = 25^\circ\text{C}$ )

Characteristic	Symbol	$V_{DD}$ Vdc	Min	Typ.	Max.	Unit
Output Rise Time	$t_{rLH}$	5.0	--	100	200	ns
		10	--	50	100	
		15	--	40	80	
Output Fall Time	$t_{fHL}$	5.0	--	100	200	ns
		10	--	50	100	
		15	--	40	80	
Propagation Delay Time	$t_{PLH}, t_{PHL}$	5.0	--	125	250	ns
		10	--	50	100	
		15	--	40	80	

FIGURE 1 - SWITCHING TIME TEST CIRCUIT AND WAVEFORMS




FIGURE 2 - TYPICAL SCHMITT TRIGGER APPLICATIONS.





FIGURE 3 — TYPICAL TRANSFER CHARACTERISTICS.




# LINEAR INTEGRATED CIRCUITS

# TYPES LM117, LM217, LM317 3-TERMINAL ADJUSTABLE REGULATORS

BULLETIN NO. DL S 12518, SEPTEMBER 1977

- Output Voltage Range Adjustable from 1.2 V to 37 V
- Guaranteed  $I_O$  Capability of 1.5 A for TO-220 package, 500 mA for TO-202 package
- Input Regulation Typically 0.01% Per Input-Volt Change
- Output Regulation Typically 0.1%
- Peak Output Current Constant Over Temperature Range of Regulator
- Popular 3-Lead Packages
- Ripple Rejection Typically 80 dB

## terminal assignments



## description

The LM117, LM217, and LM317 are adjustable 3-terminal positive-voltage regulators capable of supplying 1.5 amperes over a differential-voltage range of 1.2 volts to 37 volts. They are exceptionally easy to use and require only two external resistors to set the output voltage. Both input and output regulation are better than standard fixed regulators. The devices are packaged in standard transistor packages that are easily mounted and handled.


In addition to higher performance than fixed regulators, these regulators offer full overload protection available only in integrated circuits. Included on the chip are current limit, thermal-overload protection, and safe-area protection. All overload protection circuitry remains fully functional even if the adjustment terminal is disconnected. Normally, no capacitors are needed unless the device is situated far from the input filter capacitors in which case an input bypass is needed. An optional output capacitor can be added to improve transient response. The adjustment terminal can be bypassed to achieve very high ripple rejection, which is difficult to achieve with standard 3-terminal regulators.

Besides replacing fixed regulators, these regulators are useful in a wide variety of other applications. Since the regulator is floating and sees only the input-to-output differential voltage, supplies of several hundred volts can be regulated as long as the maximum input-to-output differential is not exceeded. Its primary application is that of a programmable output regulator, but by connecting a fixed resistor between the adjustment terminal and the output terminal, this device can be used as a precision current regulator. Supplies with electronic shutdown can be achieved by clamping the adjustment terminal to ground, which programs the output to 1.2 volts where most loads draw little current.

The LM117 is characterized for operation over the full military temperature range of  $-55^{\circ}\text{C}$  to  $125^{\circ}\text{C}$ . The LM217 and LM317 are characterized for operation from  $-25^{\circ}\text{C}$  to  $150^{\circ}\text{C}$  and from  $0^{\circ}\text{C}$  to  $125^{\circ}\text{C}$  respectively.

# TYPES LM117, LM217, LM317 3-TERMINAL ADJUSTABLE REGULATORS

schematic



All resistors values shown are nominal and in ohms.

absolute maximum ratings over operation temperature range (unless otherwise noted)

	LM117	LM217	LM317	UNIT
Input-to-output differential voltage, $V_I - V_O$	40	40	40	V
Continuous total dissipation at 25°C free-air temperature (see Note 1)	KC (TO-220AB) package	2000	2000	mW
	KD (TO-202AB) package	1575	1575	
Continuous total dissipation at (or below) 25°C case temperature (see Note 1)	KC package	20	20	W
	KD package	2	2	
Operating free-air, case, or virtual junction temperature range	-55 to 150	-25 to 150	0 to 150	°C
Storage temperature range	-65 to 150	-65 to 150	-65 to 150	°C
Lead temperature: 1/16 inch from case for 10 seconds	KC or KD packages			260
		260	260	°C

NOTE 1: For operation above 25°C free-air or case temperature, refer to Dissipation Derating Curves, Figures 15 through 17, page 104.

recommended operating conditions

		LM117		LM217		LM317		UNIT
		MIN.	MAX.	MIN.	MAX.	MIN.	MAX.	
Output current, $I_O$	All packages	.5	...	5	...	10	...	mA
	KC package			1500		1500		
	KD package			500		500		
Operating virtual junction temperature, $T_J$		-55	150	-25	150	0	125	°C

# TYPES LM117, LM217, LM317

## 3-TERMINAL ADJUSTABLE REGULATORS

electrical characteristics over recommended ranges of operation virtual junction temperature\*  
(unless otherwise noted)

PARAMETER <sup>†</sup>	TEST CONDITIONS <sup>†</sup>		LM117, LM217			LM317			UNIT
			MIN	TYP	MAX	MIN	TYP	MAX	
Input regulation <sup>‡</sup>	$V_I - V_O = 3 \text{ V to } 40 \text{ V}$ , See Note 2	$T_J = 25^\circ\text{C}$	0.01	0.02	0.01	0.04			% / V
		$I_O = 10 \text{ mA to MAX}$	0.02	0.05	0.02	0.07			
Ripple rejection	$V_O = 10 \text{ V}$ , $f = 120 \text{ Hz}$		65			65			dB
	$V_O = 10 \text{ V}$ , $f = 120 \text{ Hz}$ 10- $\mu\text{F}$ capacitor between ADJ and ground		66	80	66	80			
Output regulation <sup>§</sup>	$I_O = 10 \text{ mA to MAX}$ , $T_J = 25^\circ\text{C}$ , See Note 2	$V_O < 5 \text{ V}$ KC and KD packages	5	15	5	25		mV	
		$V_O > 5 \text{ V}$ KC and KD packages	0.1	0.3	0.1	0.5		%	
	$I_O = 10 \text{ mA to MAX}$ , See Note 2	$V_O < 5 \text{ V}$ KC and KD packages	20	50	20	70		mV	
		$V_O > 5 \text{ V}$ KC and KD packages	0.3	1	0.3	1.5		%	
Output voltage change with temperature	$T_J = \text{MIN to MAX}$		1		1		%		
Output voltage long-term drift (see Note 3)	After 1000 h at $T_J = \text{MAX}$ and $V_I - V_O = 40 \text{ V}$		0.3	1	0.3	1	%		
Output noise voltage	$f = 10 \text{ Hz to } 10 \text{ kHz}$ , $T_J = 25^\circ\text{C}$		0.003			0.003			%
Minimum output current to maintain regulation	$V_I - V_O = 40 \text{ V}$		3.5	5	3.5	10		mA	
Peak output current	$V_I - V_O < 15 \text{ V}$	KC package	1.5	2.2	1.5	2.2		A	
		KD package	0.5	0.8	0.5	0.8			
	$V_I - V_O < 40 \text{ V}$	KC package	0.4			0.4			
		KD package	0.07			0.07			
Adjustment-terminal current			50	100	50	100		$\mu\text{A}$	
Change in adjustment-terminal current	$V_I - V_O = 2.5 \text{ V to } 40 \text{ V}$ , $I_O = 10 \text{ mA to MAX}$		0.2	5	0.2	5		$\mu\text{A}$	
Reference voltage (output to ADJ)	$V_I - V_O = 3 \text{ V to } 40 \text{ V}$ , $I_O = 10 \text{ mA to MAX}$ , $P < \text{rated dissipation}$		1.2	1.25	1.3	1.2	1.25	1.3	V

<sup>†</sup> Unless otherwise noted, these specifications apply for the following test conditions:  $V_I - V_O = 5 \text{ V}$  and  $I_O = 5 \text{ A}$  for the KC (TO-220AB) package and  $I_O = 0.1 \text{ A}$  for the KD (TO-202AB) package. For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

<sup>‡</sup> Input regulation is expressed here as the percentage change in output voltage per 1-volt change at the input.

NOTES: 2. Input regulation and output regulation are measured using pulse techniques ( $t_{\text{on}} < 10 \mu\text{s}$ , duty cycle  $< 5\%$ ) to limit changes in average internal dissipation. Output voltage changes due to large changes in internal dissipation must be taken into account separately.

3. Since long-term drift cannot be measured on the individual devices prior to shipment, this specification is not intended to be a guarantee or warranty. It is an engineering estimate of the average drift to be expected from lot to lot.

# TYPES LM117, LM217, LM317 3-TERMINAL ADJUSTABLE REGULATORS

## TYPICAL APPLICATION DATA




FIGURE 1—ADJUSTABLE VOLTAGE REGULATOR





FIGURE 2—0-V to 30-V REGULATOR CIRCUIT



D1 discharges C2 if output is shorted to ground.

FIGURE 3—ADJUSTABLE REGULATOR CIRCUIT WITH IMPROVED RIPPLE REJECTION




FIGURE 4—PRECISION CURRENT LIMITER CIRCUIT




FIGURE 5—TRACKING PREREGULATOR CIRCUIT





FIGURE 6—1.2 to 20-V REGULATOR CIRCUIT WITH MINIMUM PROGRAM CURRENT



Minimum load current from each output is 10 mA  
All output voltages will be within 200 mV of each other.

FIGURE 7—ADJUSTING MULTIPLE ON-CARD REGULATORS WITH A SINGLE CONTROL

NOTES: A. Use of an input bypass capacitor is recommended if regulator is far from filter capacitors.


B. Use of an output capacitor improves transient response but is optional.

C.  $V_{ref}$  equals the difference between the output and adjustment terminal voltages.

D. Output voltage is calculated from the equation:  $V_o = V_{ref} \left( 1 + \frac{R_2}{R_1} \right)$

# TYPES LM117, LM217, LM317 3-TERMINAL ADJUSTABLE REGULATORS

## TYPICAL APPLICATIONS



The use of  $R_S$  allows low charging rates with a fully-charged battery.

FIGURE 8—BATTERY CHARGER CIRCUIT




FIGURE 9—50-mA CONSTANT-CURRENT BATTERY CHARGER CIRCUIT




FIGURE 10—SLOW-TURN-ON 15-V REGULATOR CIRCUIT





FIGURE 11—A-C VOLTAGE REGULATOR CIRCUIT



This resistor sets peak current (0.6 A for 1 Ω)

FIGURE 12—CURRENT-LIMITED 6-V CHARGER





FIGURE 13—ADJUSTABLE 4-A REGULATOR



1 Minimum load current is 30 mA.

5 Optional capacitor improves ripple rejection

FIGURE 14—HIGH-CURRENT ADJUSTABLE REGULATOR

# TYPES LM117, LM217, LM317 3-TERMINAL ADJUSTABLE REGULATORS

## THERMAL INFORMATION




FIGURE 15




FIGURE 16




FIGURE 17

# ICL76XX

## ICL76XX Series Low Power CMOS Operational Amplifiers



ICL76XX

### GENERAL DESCRIPTION

The ICL761X/762X/763X/764X series is a family of monolithic CMOS operational amplifiers. These devices provide the designer with high performance operation at low supply voltages and selectable quiescent currents, and are an ideal design tool when ultra low input current and low power dissipation are desired.

The basic amplifier will operate at supply voltages ranging from  $\pm 1V$  to  $\pm 8V$ , and may be operated from a single Lithium cell.

A unique quiescent current programming pin allows setting of standby current to 1mA, 100 $\mu$ A, or 10 $\mu$ A, with no external components. This results in power consumption as low as 20 $\mu$ W. Output swings range to within a few millivolts of the supply voltages.

Of particular significance is the extremely low (1pA) input current, input noise current of .01pA/ $\sqrt{Hz}$ , and  $10^{12}\Omega$  input impedance. These features optimize performance in very high source impedance applications.


The inputs are internally protected and require no special handling procedures. Outputs are fully protected against short circuits to ground or to either supply.

AC performance is excellent, with a slew rate of 1.6V/ $\mu$ s, and unity gain bandwidth of 1MHz at  $I_Q = 1mA$ .

Because of the low power dissipation, operating temperatures and drift are quite low. Applications utilizing these features may include stable instruments, extended life designs, or high density packages.

### SELECTION GUIDE

#### DEVICE NOMENCLATURE



### FEATURES

- Wide Operating Voltage Range  $\pm 1V$  to  $\pm 8V$
- High Input Impedance —  $10^{12}\Omega$
- Programmable Power Consumption — Low As 20 $\mu$ W
- Input Current Lower Than BIFETs — Typ 1pA
- Available As Singles, Duals, Triples, and Quads
- Output Voltage Swings to Within Millivolts Of  $V^-$  and  $V^+$
- Low Power Replacement for Many Standard Op Amps
- Compensated and Uncompensated Versions
- Input Common Mode Voltage Range Greater Than Supply Rails (ICL7612)

### APPLICATIONS

- Portable Instruments
- Telephone Headsets
- Hearing Aid/Microphone Amplifiers
- Meter Amplifiers
- Medical Instruments
- High Impedance Buffers

#### SPECIAL FEATURE CODES

- C = INTERNALLY COMPENSATED
- H = HIGH QUIESCENT CURRENT (1mA)
- L = LOW QUIESCENT CURRENT (10 $\mu$ A)
- M = MEDIUM QUIESCENT CURRENT (100 $\mu$ A)
- O = OFFSET NULL CAPABILITY
- P = PROGRAMMABLE QUIESCENT CURRENT
- V = EXTENDED CMVR

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

302060-002

NOTE: All typical values have been characterized but are not tested.

ORDERING INFORMATION

Basic Part Number	Number of OP-AMPS in Package, and Special Features (SEE CODES)	Package Type and Suffix						
		8-Lead TO-99		8-Pin MINIDIP	8-Pin SOIC	Plastic DIP (1)	Ceramic DIP (1)	
		0°C to +70°C	-55°C to +125°C	0°C to +70°C	0°C to +70°C	0°C to +70°C	0°C to +70°C	-55°C to +125°C
ICL7611 ICL7612	SINGLE OP-AMP: C, O, P C, O, P, V	ACTV BCTV	AMTV BMTV	ACPA BCPA	DCPA DCBA			
ICL7621	DUAL OP-AMP: C, M	ACTV BCTV DCTV	AMTV BMTV	ACPA BCPA DCPA				
ICL7631	TRIPLE OP-AMP: C, P					ECPE	ECJE	
ICL7641 ICL7642	QUAD OP-AMP: C, H C, L					CCPD ECPD	CCJD ECJD	CMJD

NOTES: 1. Duals and quads are available in 14 pin DIP package, triples in 16 pin only.  
2. Ordering code must consist of basic part number and package suffix, e.g., ICL7611BCPA.




Figure 1: Pin Configurations

INTERMIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





Device	Description	Pin Assignments	
ICL7621XCPA ICL7621XCTV ICL7621XMTV	Dual op amps with internal compensation; $I_Q$ fixed at $100\mu A$ Pin compatible with Texas Inst. TL082 Motorola MC1458 Raytheon RC4558	TO-99 (TOP VIEW) (outline dwg TV) 	* PIN DIP (TOP VIEW) (outline dwg PA) 
		0307-6 *Pin 8 connected to case.	0307-7
ICL7631XCPE	Triple op amps with internal compensation. Adjustable $I_Q$ Same pin configuration as ICL8023.	16 PIN DIP (TOP VIEW) (outline dwgs JE, PE) 	
		0307-9 Note: pins 5 and 15 are internally connected.	
ICL7641XCPD ICL7642XCPD	Quad op amps with internal compensation. $I_Q$ fixed at 1mA (ICL7641) $I_Q$ fixed at $10\mu A$ (ICL7642) Pin compatible with Texas Instr. TL084 National LM324 Harris HA4741	14 PIN DIP (TOP VIEW) (outline dwg JD, PD) 	
		0307-10	

Figure 1: Pin Configurations (Cont.)

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.




Figure 2: Functional Diagram

0307-11

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

# ICL76XX



ICL76XX

## ABSOLUTE MAXIMUM RATINGS

Total Supply Voltage $V^+$ to $V^-$ .....	18V
Input Voltage .....	$V^- - 0.3$ to $V^+ + 0.3V$
Differential Input Voltage <sup>[1]</sup> $\pm [(V^+ + 0.3) - (V^- - 0.3)]V$	
Duration of Output Short Circuit <sup>[2]</sup> .....	Unlimited

## Continuous Power Dissipation

	@25°C	Above 25°C
		derate as below:
TO-99	250mW	2mW/°C
8 Lead Minidip	250mW	2mW/°C
14 Lead Plastic	375mW	3mW/°C
14 Lead Cerdip	500mW	4mW/°C
16 Lead Plastic	375mW	3mW/°C
16 Lead Cerdip	500mW	4mW/°C
Storage Temperature Range .....	-65°C to +150°C	
Operating Temperature Range		
ICL76XXM .....	-55°C to +125°C	
ICL76XXC .....	0°C to +70°C	
Lead Temperature (Soldering, 10sec) .....	300°C	

NOTE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. These are stress ratings only and functional operation of the device at these or any other conditions above those indicated in the operational sections of the specifications is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

NOTE 1. Long term offset voltage stability will be degraded if large input differential voltages are applied for long periods of time.  
 2. The outputs may be shorted to ground or to either supply, for  $V_{SUPPLY} \leq 10V$ . Care must be taken to insure that the dissipation rating is not exceeded.

## ELECTRICAL CHARACTERISTICS (7611/12 and 7621 ONLY)

( $V_{SUPPLY} = \pm 5.0V$ ,  $T_A = 25^\circ C$ , unless otherwise specified.)

Symbol	Parameter	Test Conditions	76XXA			76XXB			76XXD			Units
			Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
$V_{OS}$	Input Offset Voltage	$R_S \leq 100k\Omega$ , $T_A = 25^\circ C$ $T_{MIN} \leq T_A \leq T_{MAX}$			2 3			5 7			15 20	mV
$\Delta V_{OS}/\Delta T$	Temperature Coefficient of $V_{OS}$	$R_S \leq 100k\Omega$		10			15			25		$\mu V/^\circ C$
$I_{OS}$	Input Offset Current	$T_A = 25^\circ C$ $\Delta T_A = C_{(2)}$ $\Delta T_A = M_{(2)}$		0.5 300 800			0.5 300 800			0.5 300 800		pA
$I_{BIAS}$	Input Bias Current	$T_A = 25^\circ C$ $\Delta T_A = C$ $\Delta T_A = M$		1.0 400 4000			1.0 400 4000			1.0 400 4000		pA
$V_{CMR}$	Common Mode Voltage Range (Except ICL7612)	$I_Q = 10\mu A^{(1)}$ $I_Q = 100\mu A$ $I_Q = 1mA^{(1)}$	$\pm 4.4$ $\pm 4.2$ $\pm 3.7$			$\pm 4.4$ $\pm 4.2$ $\pm 3.7$			$\pm 4.4$ $\pm 4.2$ $\pm 3.7$			V
$V_{CMR}$	Extended Common Mode Voltage Range (ICL7612 Only)	$I_Q = 10\mu A$ $I_Q = 100\mu A$ $I_Q = 1mA$	$\pm 5.3$ $+5.3$ $-5.1$ $+5.3$ $-4.5$			$\pm 5.3$ $+5.3$ $-5.1$ $+5.3$ $-4.5$			$\pm 5.3$ $+5.3$ $-5.1$ $+5.3$ $-4.5$			V
$V_{OUT}$	Output Voltage Swing	(1) $I_Q = 10\mu A$ , $R_L = 1M\Omega$ $T_A = 25^\circ C$ $\Delta T_A = C$ $\Delta T_A = M$  $I_Q = 100\mu A$ , $R_L = 100k\Omega$ $T_A = 25^\circ C$ $\Delta T_A = C$ $\Delta T_A = M$  (1) $I_Q = 1mA$ , $R_L = 10k\Omega$ $T_A = 25^\circ C$ $\Delta T_A = C$ $\Delta T_A = M$	$\pm 4.9$ $\pm 4.8$ $\pm 4.7$  $\pm 4.9$ $\pm 4.8$ $\pm 4.5$  $\pm 4.5$ $\pm 4.3$ $\pm 4.0$			$\pm 4.9$ $\pm 4.8$ $\pm 4.7$  $\pm 4.9$ $\pm 4.8$ $\pm 4.5$  $\pm 4.5$ $\pm 4.3$ $\pm 4.0$			$\pm 4.9$ $\pm 4.8$ $\pm 4.7$  $\pm 4.9$ $\pm 4.8$ $\pm 4.5$  $\pm 4.5$ $\pm 4.3$ $\pm 4.0$			V

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**ELECTRICAL CHARACTERISTICS (7611/12 and 7621 ONLY) (Continued)**

(V<sub>SUPPLY</sub> = ± 5.0V, T<sub>A</sub> = 25°C, unless otherwise specified.)

Symbol	Parameter	Test Conditions	76XXA			76XXB			76XXD			Units
			Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
A <sub>VOL</sub>	Large Signal Voltage Gain	V <sub>O</sub> = ± 4.0V, R <sub>L</sub> = 1MΩ I <sub>O</sub> = 10μA <sup>(1)</sup> , T <sub>A</sub> = 25°C ΔT <sub>A</sub> = C ΔT <sub>A</sub> = M	86 80 74	104		80 75 68	104		80 75 68	104		dB
		V <sub>O</sub> = ± 4.0V, R <sub>L</sub> = 100kΩ I <sub>O</sub> = 100μA, T <sub>A</sub> = 25°C ΔT <sub>A</sub> = C ΔT <sub>A</sub> = M	86 80 74	102		80 75 68	102		80 75 68	102		
		V <sub>O</sub> = ± 4.0V, R <sub>L</sub> = 10kΩ I <sub>O</sub> = 1mA <sup>(1)</sup> , T <sub>A</sub> = 25°C ΔT <sub>A</sub> = C ΔT <sub>A</sub> = M	80 76 72	83		76 72 68	83		76 72 68	83		
GBW	Unity Gain Bandwidth	I <sub>O</sub> = 10μA <sup>(1)</sup> I <sub>O</sub> = 100μA I <sub>O</sub> = 1mA <sup>(1)</sup>		0.044 0.48 1.4		0.044 0.48 1.4		0.044 0.48 1.4			MHz	
R <sub>IN</sub>	Input Resistance			10 <sup>12</sup>		10 <sup>12</sup>		10 <sup>12</sup>			Ω	
CMRR	Common Mode Rejection Ratio	R <sub>S</sub> ≤ 100kΩ, I <sub>O</sub> = 10μA <sup>(1)</sup>	76	96		70	96		70	96		dB
		R <sub>S</sub> ≤ 100kΩ, I <sub>O</sub> = 100μA	76	91		70	91		70	91		
		R <sub>S</sub> ≤ 100kΩ, I <sub>O</sub> = 1mA <sup>(1)</sup>	66	87		60	87		60	87		
PSRR	Power Supply Rejection Ratio	R <sub>S</sub> ≤ 100kΩ, I <sub>O</sub> = 10μA <sup>(1)</sup>	80	94		80	94		80	94		dB
		R <sub>S</sub> ≤ 100kΩ, I <sub>O</sub> = 100μA	80	86		80	86		80	86		
		R <sub>S</sub> ≤ 100kΩ, I <sub>O</sub> = 1mA <sup>(1)</sup>	70	77		70	77		70	77		
e <sub>n</sub>	Input Referred Noise Voltage	R <sub>S</sub> = 100Ω, f = 1kHz		100		100		100			nV/√Hz	
i <sub>n</sub>	Input Referred Noise Current	R <sub>S</sub> = 100Ω, f = 1kHz		0.01		0.01		0.01			pA/√Hz	
I <sub>SUPPLY</sub>	Supply Current (Per Amplifier)	No Signal, No Load I <sub>O</sub> SET = + 5V <sup>(1)</sup> I <sub>O</sub> SET = 0V I <sub>O</sub> SET = - 5V <sup>(1)</sup>		0.01 0.1 1.0	0.02 0.25 2.5		0.01 0.1 1.0	0.02 0.25 2.5		0.01 0.1 1.0	0.02 0.25 2.5	mA
V <sub>O1</sub> /V <sub>O2</sub>	Channel Separation	A <sub>VOL</sub> = 100		120		120		120			dB	
SR	Slew Rate <sup>(3)</sup>	A <sub>VOL</sub> = 1, C <sub>L</sub> = 100pF V <sub>IN</sub> = 8Vp-p I <sub>O</sub> = 10μA <sup>(1)</sup> , R <sub>L</sub> = 1MΩ		0.016		0.016		0.016		0.016		V/μs
		I <sub>O</sub> = 100μA, R <sub>L</sub> = 100kΩ		0.16		0.16		0.16		0.16		
		I <sub>O</sub> = 1mA <sup>(1)</sup> , R <sub>L</sub> = 10kΩ		1.6		1.6		1.6		1.6		
t <sub>r</sub>	Rise Time <sup>(3)</sup>	V <sub>IN</sub> = 50mV, C <sub>L</sub> = 100pF I <sub>O</sub> = 10μA <sup>(1)</sup> , R <sub>L</sub> = 1MΩ		20		20		20		20		μs
		I <sub>O</sub> = 100μA, R <sub>L</sub> = 100kΩ		2		2		2		2		
		I <sub>O</sub> = 1mA <sup>(1)</sup> , R <sub>L</sub> = 10kΩ		0.9		0.9		0.9		0.9		
	Overshoot Factor <sup>(3)</sup>	V <sub>IN</sub> = 50mV, C <sub>L</sub> = 100pF I <sub>O</sub> = 10μA <sup>(1)</sup> , R <sub>L</sub> = 1MΩ		5		5		5		5		%
		I <sub>O</sub> = 100μA, R <sub>L</sub> = 100kΩ		10		10		10		10		
		I <sub>O</sub> = 1mA <sup>(1)</sup> , R <sub>L</sub> = 10kΩ		40		40		40		40		

NOTES: 1. ICL7611, 7612 only.

2. C = Commercial Temperature Range: 0°C to +70°C

M = Military Temperature Range: -55°C to +125°C

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น. โปรดแจ้งหน่วยให้ชัดเจนและอย่าลืมระบุหน่วยของตัวแปรที่มีเครื่องหมายไว้ใช้

## ELECTRICAL CHARACTERISTICS (7611/12 AND 7621 ONLY)

( $V_{SUPPLY} = \pm 1.0V$ ,  $I_Q = 10\mu A$ ,  $T_A = 25^\circ C$ , unless otherwise specified.)

Symbol	Parameter	Test Conditions	76XXA			76XXB			Units
			Min	Typ	Max	Min	Typ	Max	
$V_{OS}$	Input Offset Voltage	$R_S \leq 100k\Omega$ , $T_A = 25^\circ C$ $T_{MIN} \leq T_A \leq T_{MAX}$			2 3			5 7	mV
$\Delta V_{OS}/\Delta T$	Temperature Coefficient of $V_{OS}$	$R_S \leq 100k\Omega$		10			15		$\mu V/^\circ C$
$I_{OS}$	Input Offset Current	$T_A = 25^\circ C$ $\Delta T_A = C$		0.5	30 300		0.5	30 300	pA
$I_{BIAS}$	Input Bias Current	$T_A = 25^\circ C$ $\Delta T_A = C$		1.0	50 500		1.0	50 500	pA
$V_{CMR}$	Common Mode Voltage Range (Except ICL7612)		$\pm 0.6$			$\pm 0.6$			V
$V_{CMR}$	Extended Common Mode Voltage Range (ICL7612 Only)		+0.6 to -1.1			+0.6 to -1.1			V
$V_{OUT}$	Output Voltage Swing	$R_L = 1M\Omega$ , $T_A = 25^\circ C$ $\Delta T_A = C$		$\pm 0.98$ $\pm 0.96$			$\pm 0.98$ $\pm 0.96$		V
$A_{VOL}$	Large Signal Voltage Gain	$V_O = \pm 0.1V$ , $R_L = 1M\Omega$ $T_A = 25^\circ C$ $\Delta T_A = C$		90 80			90 80		dB
GBW	Unity Gain Bandwidth			0.044					MHz
$R_{IN}$	Input Resistance			1012			1012		
CMRR	Common Mode Rejection Ratio	$R_S \leq 100k\Omega$		80			80		
PSRR	Power Supply Rejection Ratio	$R_S \leq 100k\Omega$		80			80		dB
$e_n$	Input Referred Noise Voltage	$R_S = 100\Omega$ , $f = 1kHz$		100			100		$nV/\sqrt{Hz}$
$i_n$	Input Referred Noise Current	$R_S = 100\Omega$ , $f = 1kHz$		0.01			0.01		$pA/\sqrt{Hz}$
$I_{SUPPLY}$	Supply Current (Per Amplifier)	No Signal, No Load		6	15		6	15	$\mu A$
SR	Slew Rate	$A_{VOL} = 1$ , $C_L = 100pF$ $V_{IN} = 0.2V_{p-p}$ $R_L = 1M\Omega$		0.016			0.016		$V/\mu s$
$t_r$	Rise Time	$V_{IN} = 50mV$ , $C_L = 100pF$ $R_L = 1M\Omega$		20			20		$\mu s$
	Overshoot Factor	$V_{IN} = 50mV$ , $C_L = 100pF$ $R_L = 1M\Omega$		5			5		%

NOTE: C=Commercial Temperature Range ( $0^\circ C$  to  $+70^\circ C$ ) M=Military Temperature Range ( $-55^\circ C$  to  $+125^\circ C$ ).

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

## ELECTRICAL CHARACTERISTICS (7631, 7641/42 ONLY)

(V<sub>SUPPLY</sub> = ±5.0V, T<sub>A</sub> = 25°C, unless otherwise specified.)

Symbol	Parameter	Test Conditions	76XXC (6)			76XXE (6)			Units
			Min	Typ	Max	Min	Typ	Max	
V <sub>OS</sub>	Input Offset Voltage	R <sub>S</sub> ≤ 100kΩ, T <sub>A</sub> = 25°C T <sub>MIN</sub> ≤ T <sub>A</sub> ≤ T <sub>MAX</sub>			10 15			20 25	mV
ΔV <sub>OS</sub> /ΔT	Temperature Coefficient of V <sub>OS</sub>	R <sub>S</sub> ≤ 100kΩ (Note 5)		20			30		
I <sub>OS</sub>	Input Offset Current	T <sub>A</sub> = 25°C ΔT <sub>A</sub> = C ΔT <sub>A</sub> = M		0.5	30 300 800		0.5	30 300 800	μA
I <sub>BIAS</sub>	Input Bias Current	T <sub>A</sub> = 25°C ΔT <sub>A</sub> = C ΔT <sub>A</sub> = M		1.0	50 500 4000		1.0	50 500 4000	μA
V <sub>CMR</sub>	Common Mode Voltage Range	I <sub>O</sub> = 10μA(1) I <sub>O</sub> = 100μA(3) I <sub>O</sub> = 1mA(2)	±4.4 ±4.2 ±3.7			±4.4 ±4.2 ±3.7			V
V <sub>OUT</sub>	Output Voltage Swing	(1) I <sub>O</sub> = 10μA, R <sub>L</sub> = 1MΩ T <sub>A</sub> = 25°C ΔT <sub>A</sub> = C ΔT <sub>A</sub> = M	±4.9 ±4.8 ±4.7			±4.9 ±4.8 ±4.7			V
		I <sub>O</sub> = 100μA, R <sub>L</sub> = 100kΩ (3) T <sub>A</sub> = 25°C ΔT <sub>A</sub> = C ΔT <sub>A</sub> = M	±4.9 ±4.8 ±4.5			±4.9 ±4.8 ±4.5			
		(2) I <sub>O</sub> = 1mA, R <sub>L</sub> = 10kΩ T <sub>A</sub> = 25°C ΔT <sub>A</sub> = C ΔT <sub>A</sub> = M	±4.5 ±4.3 ±4.0			±4.5 ±4.3 ±4.0			
A <sub>VOL</sub>	Large Signal Voltage Gain	V <sub>O</sub> = ±4.0V, R <sub>L</sub> = 1MΩ(1) I <sub>O</sub> = 10μA(1), T <sub>A</sub> = 25°C ΔT <sub>A</sub> = C ΔT <sub>A</sub> = M	80 75 68	104		80 75 68	104		dB
		V <sub>O</sub> = ±4.0V, R <sub>L</sub> = 100kΩ(3) I <sub>O</sub> = 100μA, T <sub>A</sub> = 25°C ΔT <sub>A</sub> = C ΔT <sub>A</sub> = M	80 75 68	102		80 75 68	102		
		V <sub>O</sub> = ±4.0V, R <sub>L</sub> = 10kΩ(2) I <sub>O</sub> = 1mA(1), T <sub>A</sub> = 25°C ΔT <sub>A</sub> = C ΔT <sub>A</sub> = M	80 75 68	98		80 75 68	98		
GBW	Unity Gain Bandwidth	I <sub>O</sub> = 10μA(1) I <sub>O</sub> = 100μA(3) I <sub>O</sub> = 1mA(2)		0.044 0.48 1.4			0.044 0.48 1.4		MHz
R <sub>IN</sub>	Input Resistance			10 <sup>12</sup>			10 <sup>12</sup>		Ω
CMRR	Common Mode Rejection Ratio	R <sub>S</sub> ≤ 100kΩ, I <sub>O</sub> = 10μA(1)	70	96		70	96		dB
		R <sub>S</sub> ≤ 100kΩ, I <sub>O</sub> = 100μA	70	91		70	91		
		R <sub>S</sub> ≤ 100kΩ, I <sub>O</sub> = 1mA(2)	60	87		60	87		

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

**ELECTRICAL CHARACTERISTICS (7631, 7641/42, ONLY)** (Continued)

(V<sub>SUPPLY</sub> = ±5.0V, T<sub>A</sub> = 25°C, unless otherwise specified.)

Symbol	Parameter	Test Conditions	76XXC (6)			76XXE (6)			Units
			Min	Typ	Max	Min	Typ	Max	
PSRR	Power Supply Rejection Ratio	R <sub>S</sub> ≤ 100kΩ, I <sub>O</sub> = 10μA <sup>(1)</sup>	80	94		80	94		dB
		R <sub>S</sub> ≤ 100kΩ, I <sub>O</sub> = 100μA	80	86		80	86		
		R <sub>S</sub> ≤ 100kΩ, I <sub>O</sub> = 1mA <sup>(2)</sup>	70	77		70	77		
e <sub>n</sub>	Input Referred Noise Voltage	R <sub>S</sub> = 100Ω, f = 1kHz		100			100		nV/√Hz
i <sub>n</sub>	Input Referred Noise Current	R <sub>S</sub> = 100Ω, f = 1kHz		0.01			0.01		pA/√Hz
I <sub>SUPPLY</sub>	Supply Current (Per Amplifier)	No Signal, No Load 7642 ONLY		0.01	0.03		0.01	0.03	mA
		I <sub>O</sub> = 10μA <sup>(1)</sup>		0.01	0.022		0.01	0.022	
		I <sub>O</sub> = 100μA		0.1	0.25		0.1	0.25	
		I <sub>O</sub> = 1mA <sup>(2)</sup>		1.0	2.5		1.0	2.5	
V <sub>O1</sub> /V <sub>O2</sub>	Channel Separation	A <sub>VOL</sub> = 100		120			120		dB
SR	Slew Rate	A <sub>VOL</sub> = 1, C <sub>L</sub> = 100pF							V/μs
		V <sub>IN</sub> = 8Vp-p							
		I <sub>O</sub> = 10μA <sup>(1)</sup> , R <sub>L</sub> = 1MΩ		0.016			0.016		
		I <sub>O</sub> = 100μA, R <sub>L</sub> = 100kΩ		0.16			0.16		
t <sub>r</sub>	Rise Time	V <sub>IN</sub> = 50mV, C <sub>L</sub> = 100pF							μs
		I <sub>O</sub> = 10μA <sup>(1)</sup> , R <sub>L</sub> = 1MΩ		20			20		
		I <sub>O</sub> = 100μA, R <sub>L</sub> = 100kΩ		2			2		
		I <sub>O</sub> = 1mA <sup>(2)</sup> , R <sub>L</sub> = 10kΩ		0.9			0.9		
	Overshoot Factor	V <sub>IN</sub> = 50mV, C <sub>L</sub> = 100pF							%
		I <sub>O</sub> = 10μA <sup>(1)</sup> , R <sub>L</sub> = 1MΩ		5			5		
		I <sub>O</sub> = 100μA, R <sub>L</sub> = 100kΩ		10			10		
		I <sub>O</sub> = 1mA <sup>(2)</sup> , R <sub>L</sub> = 10kΩ		40			40		

- NOTES: 1. Does not apply to 7641.
- 2. Does not apply to 7642.
- 3. ICL7631 only.

For Test Conditions:

- C = Commercial Temperature Range: 0°C to +70°C
- M = Military Temperature Range: -55°C to +125°C

**ELECTRICAL CHARACTERISTICS (7631 AND 7642 ONLY)**

(V<sub>SUPPLY</sub> = ±1.0V, I<sub>O</sub> = 10μA, T<sub>A</sub> = 25°C, unless otherwise specified.)

Symbol	Parameter	Test Conditions	76XXC			Units
			Min	Typ	Max	
V <sub>OS</sub>	Input Offset Voltage	R <sub>S</sub> ≤ 100kΩ, T <sub>A</sub> = 25°C T <sub>MIN</sub> ≤ T <sub>A</sub> ≤ T <sub>MAX</sub>			10 12	mV
ΔV <sub>OS</sub> /ΔT	Temperature Coefficient of V <sub>OS</sub>	R <sub>S</sub> ≤ 100kΩ		20		μV/°C
I <sub>OS</sub>	Input Offset Current	T <sub>A</sub> = 25°C ΔT <sub>A</sub> = C		0.5	30 300	pA
I <sub>BIAS</sub>	Input Bias Current	T <sub>A</sub> = 25°C ΔT <sub>A</sub> = C		1.0	50 500	pA
V <sub>CMR</sub>	Common Mode Voltage Range		±0.6			V

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

**ELECTRICAL CHARACTERISTICS (7631 AND 7642 ONLY) (Continued)**

( $V_{SUPPLY} = \pm 1.0V$ ,  $I_Q = 10\mu A$ ,  $T_A = 25^\circ C$ , unless otherwise specified.)

Symbol	Parameter	Test Conditions	76XXC			Units
			Min	Typ	Max	
$V_{OUT}$	Output Voltage Swing	$R_L = 1M\Omega$ , $T_A = 25^\circ C$ $\Delta T_A = C$		$\pm 0.98$ $\pm 0.96$		V
$A_{VOL}$	Large Signal Voltage Gain	$V_O = \pm 0.1V$ , $R_L = 1M\Omega$ $T_A = 25^\circ C$ $\Delta T_A = C$		90 80		dB
GBW	Unity Gain Bandwidth			0.044		MHz
$R_{IN}$	Input Resistance			10 <sup>12</sup>		$\Omega$
CMRR	Common Mode Rejection Ratio	$R_S \leq 100k\Omega$		80		dB
PSRR	Power Supply Rejection Ratio			80		dB
$e_n$	Input Referred Noise Voltage	$R_S = 100\Omega$ , $f = 1kHz$		100		nV/ $\sqrt{Hz}$
$i_n$	Input Referred Noise Current	$R_S = 100\Omega$ , $f = 1kHz$		0.01		pA/ $\sqrt{Hz}$
$I_{SUPPLY}$	Supply Current (Per Amplifier)	No Signal, No Load		6	15	$\mu A$
$V_{O1}/V_{O2}$	Channel Separation	$A_{VOL} = 100$		120		dB
SR	Slew Rate	$A_{VOL} = 1$ , $C_L = 100pF$ $V_{IN} = 0.2V_{p-p}$ $R_L = 1M\Omega$		0.016		V/ $\mu s$
$t_r$	Rise Time	$V_{IN} = 50mV$ , $C_L = 100pF$ $R_L = 1M\Omega$		20		$\mu s$
	Overshoot Factor	$V_{IN} = 50mV$ , $C_L = 100pF$ $R_L = 1M\Omega$		5		%


NOTE: C = Commercial Temperature Range (0°C to +70°C)

INTERMIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.


## TYPICAL PERFORMANCE CHARACTERISTICS

**SUPPLY CURRENT PER AMPLIFIER AS A FUNCTION OF SUPPLY VOLTAGE**




0307-12

**SUPPLY CURRENT PER AMPLIFIER AS A FUNCTION OF FREE-AIR TEMPERATURE**




0307-13

**INPUT BIAS CURRENT AS A FUNCTION OF TEMPERATURE**




0307-14

**LARGE SIGNAL DIFFERENTIAL VOLTAGE GAIN AS A FUNCTION OF FREE-AIR TEMPERATURE**




0307-15

**LARGE SIGNAL DIFFERENTIAL VOLTAGE GAIN AND PHASE SHIFT AS A FUNCTION OF FREQUENCY**




0307-16

**COMMON MODE REJECTION RATIO AS A FUNCTION OF FREE-AIR TEMPERATURE**




0307-17

**POWER SUPPLY REJECTION RATIO AS A FUNCTION OF FREE-AIR TEMPERATURE**




0307-18

**EQUIVALENT INPUT NOISE VOLTAGE AS A FUNCTION OF FREQUENCY**



0307-19

**PEAK-TO-PEAK OUTPUT VOLTAGE AS A FUNCTION OF FREQUENCY**




0307-20

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.


TYPICAL PERFORMANCE CHARACTERISTICS

MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE AS A FUNCTION OF FREQUENCY




0307-21

MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE AS A FUNCTION OF SUPPLY VOLTAGE




0307-22

MAXIMUM PEAK-TO-PEAK VOLTAGE AS A FUNCTION OF FREE-AIR TEMPERATURE




0307-23

MAXIMUM OUTPUT SOURCE CURRENT AS A FUNCTION OF SUPPLY VOLTAGE




0307-24

MAXIMUM OUTPUT SINK CURRENT AS A FUNCTION OF SUPPLY VOLTAGE




0307-25

MAXIMUM PEAK-TO-PEAK OUTPUT VOLTAGE AS A FUNCTION OF LOAD RESISTANCE




0307-26

VOLTAGE FOLLOWER LARGE SIGNAL PULSE RESPONSE




0307-27

VOLTAGE FOLLOWER LARGE SIGNAL PULSE RESPONSE



0307-28

VOLTAGE FOLLOWER LARGE SIGNAL PULSE RESPONSE



0307-29

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

# ICL76XX

INTERSIL

ICL76XX

## DETAILED DESCRIPTION

### Static Protection

All devices are static protected by the use of input diodes. However, strong static fields should be avoided, as it is possible for the strong fields to cause degraded diode junction characteristics, which may result in increased input leakage currents.

### Latchup Avoidance

Junction-isolated CMOS circuits employ configurations which produce a parasitic 4-layer (p-n-p-n) structure. The 4-layer structure has characteristics similar to an SCR, and under certain circumstances may be triggered into a low impedance state resulting in excessive supply current. To avoid this condition, no voltage greater than 0.3V beyond the supply rails may be applied to any pin. In general, the op-amp supplies must be established simultaneously with, or before any input signals are applied. If this is not possible, the drive circuits must limit input current flow to 2mA to prevent latchup.

### Choosing the Proper $I_Q$

Each device in the ICL76XX family has a similar  $I_Q$  set-up scheme, which allows the amplifier to be set to nominal quiescent currents of 10 $\mu$ A, 100 $\mu$ A or 1mA. These current settings change only very slightly over the entire supply voltage range. The ICL7611/12 and ICL7631 have an external  $I_Q$  control terminal, permitting user selection of each amplifier's quiescent current. (The 7621 and 7641/42 have fixed  $I_Q$  settings — refer to selector guide for details.) To set the  $I_Q$  of programmable versions, connect the  $I_Q$  terminal as follows:

$I_Q = 10\mu\text{A}$  —  $I_Q$  pin to  $V^+$

$I_Q = 100\mu\text{A}$  —  $I_Q$  pin to ground. If this is not possible, any voltage from  $V^+ - 0.8$  to  $V^- + 0.8$  can be used.

$I_Q = 1\text{mA}$  —  $I_Q$  pin to  $V^-$

NOTE: The negative output current available is a function of the quiescent current setting. For maximum p-p output voltage swings into low impedance loads,  $I_Q$  of 1mA should be selected.

### Output Stage and Load Driving Considerations

Each amplifier's quiescent current flows primarily in the output stage. This is approximately 70% of the  $I_Q$  settings. This allows output swings to almost the supply rails for output loads of 1M $\Omega$ , 100k $\Omega$ , and 10k $\Omega$ , using the output stage

in a highly linear class A mode. In this mode, crossover distortion is avoided and the voltage gain is maximized. However, the output stage can also be operated in Class AB for higher output currents. (See graphs under Typical Operating Characteristics). During the transition from Class A to Class B operation, the output transfer characteristic is non-linear and the voltage gain decreases.

A special feature of the output stage is that it approximates a transconductance amplifier, and its gain is directly proportional to load impedance. Approximately the same open loop gains are obtained at each of the  $I_Q$  settings if corresponding loads of 10k $\Omega$ , 100k $\Omega$ , and 1M $\Omega$  are used.

### Input Offset Nulling

For those models provided with OFFSET NULLING pins, nulling may be achieved by connecting a 25K pot between the OFFSET terminals with the wiper connected to  $V^+$ . At quiescent currents of 1mA and 100 $\mu$ A, the nulling range provided is adequate for all  $V_{OS}$  selections; however with  $I_Q = 10\mu\text{A}$ , nulling may not be possible with higher values of  $V_{OS}$ .

### Frequency Compensation

The ICL76XX are internally compensated, and are stable for closed loop gains as low as unity with capacitive loads up to 100pF.

### Extended Common Mode Input Range

The ICL7612 incorporates additional processing which allows the input CMVR to exceed each power supply rail by 0.1 volt for applications where  $V_{SUPP} \geq \pm 1.5\text{V}$ . For those applications where  $V_{SUPP} \leq \pm 1.5\text{V}$ , the input CMVR is limited in the positive direction, but may exceed the negative supply rail by 0.1 volt in the negative direction (eg:  $V_{SUPP} = \pm 1.0\text{V}$ , the input CMVR would be  $+0.6\text{ volts} - 1.1\text{ volts}$ ).

### OPERATION AT $V_{SUPP} = \pm 1.0\text{ VOLTS}$

Operation at  $V_{SUPP} = \pm 1.0\text{V}$  is guaranteed at  $I_Q = 10\mu\text{A}$  only. This applies to those devices with selectable  $I_Q$ , and devices that are set internally to  $I_Q = 10\mu\text{A}$  (i.e., ICL7611, 7612, 7631, 7642).

Output swings to within a few millivolts of the supply rails are achievable for  $R_L \geq 1\text{M}\Omega$ . Guaranteed input CMVR is  $\pm 0.6\text{V}$  minimum and typically  $+0.9\text{V}$  to  $-0.7\text{V}$  at  $V_{SUPP} = \pm 1.0\text{V}$ . For applications where greater common mode range is desirable, refer to the description of ICL7612 above.

The user is cautioned that, due to extremely high input impedances, care must be exercised in layout, construction, board cleanliness, and supply filtering to avoid hum and noise pickup.

**APPLICATIONS**

Note that in no case is  $I_O$  shown. The value of  $I_O$  must be chosen by the designer with regard to frequency response and power dissipation.






Figure 3: Simple Follower\* 0307-30




\*By using the ICL7612 in these applications, the circuits will follow rail to rail inputs.

Figure 4: Level Detector\* 0307-31



\*Low leakage currents allow integration times up to several hours.

Figure 5: Photocurrent Integrator 0307-32



WAVEFORM GENERATOR

0307-33

Since the output range swings exactly from rail to rail, frequency and duty cycle are virtually independent of power supply variations.

Figure 6: Precise Triangle/Square Wave Generator





Figure 7: Averaging AC to DC Converter for A/D Converters Such as ICL7106, 7107, 7109, 7116, 7117 0307-34




Note that  $A_{VOL} = 25$ ; single Ni-cad battery operation. Input current (from sensors connected to patient) limited to  $< 5\mu A$  under fault conditions.

Figure 8: Medical Instrument Preamp 0307-35

INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDITION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.




0307-36

The low bias currents permit high resistance and low capacitance values to be used to achieve low frequency cutoff.  $f_c = 10\text{Hz}$ ,  $A_{VCL} = 4$ , Passband ripple = 0.1dB

\*Note that small capacitors (25-50pF) may be needed for stability in some cases.


Figure 9: Fifth Order Chebyshev Multiple Feedback Low Pass Filter



0307-37

Note that  $I_Q$  on each amplifier may be different.  $A_{VCL} = 10$ ,  $Q = 100$ ,  $f_0 = 100\text{Hz}$ .


Figure 10: Second Order Biquad Bandpass Filter



0307-38

- NOTE 1. For devices with external compensation, use 33pF.
- 2. For devices with programmable standby current, connect  $I_Q$  pin to  $V^-$  ( $I_Q = 1\text{mA}$  mode).

Figure 11: Burn-In and Life Test Circuit



0307-39

Figure 12:  $V_{OS}$  Null Circuit


INTERSIL'S SOLE AND EXCLUSIVE WARRANTY OBLIGATION WITH RESPECT TO THIS PRODUCT SHALL BE THAT STATED IN THE WARRANTY ARTICLE OF THE CONDICTION OF SALE. THE WARRANTY SHALL BE EXCLUSIVE AND SHALL BE IN LIEU OF ALL OTHER WARRANTIES, EXPRESS, IMPLIED OR STATUTORY, INCLUDING THE IMPLIED WARRANTIES OF MERCHANTABILITY AND FITNESS FOR A PARTICULAR USE.

NOTE: All typical values have been characterized but are not tested.

## กิตติกรรมประกาศ

โครงการนี้สำเร็จลุล่วงไปได้ด้วยดีเพราะได้รับความร่วมมือ ความช่วยเหลือต่างๆจากทุกฝ่ายตลอดจนความวิริยะอุตสาหะพากเพียรพยายาม ขอขอบพระคุณอย่างสูงอาจารย์ที่ปรึกษาทั้งสองท่าน คือ อาจารย์ เกรียงไกร วงศ์โรจนภรณ์ และ ผศ.ดร. สุวิพล สิริธิชีวภาค ภาควิชาวิศวกรรมโทรคมนาคมที่ให้ความอนุเคราะห์ให้ใช้เครื่องมือและอุปกรณ์ต่าง ๆ อาจารย์ทุกท่านที่ได้ถ่ายทอดวิชาความรู้ให้ พระคุณพ่อแม่ที่เลี้ยงดูมาจนโตใหญ่ ตลอดจนเพื่อนทุกคนที่มาช่วยพิมพ์งานและให้กำลังใจมาโดยตลอด ร้านถ่ายรูปที่ทำให้ได้รูปออกมาสวย ๆ และขอขอบคุณเป็นอย่างยิ่งสำหรับ อาจารย์ เกรียงไกร วงศ์โรจนภรณ์ ที่ท่านได้เสียสละเวลามาร่วมดูแลโครงการนี้ตลอดจนให้คำปรึกษาและข้อเสนอแนะรวมถึงข้อบกพร่องต่าง ๆ และขอขอบคุณบุคคลอื่น ๆ ทุกท่านที่ไม่ได้กล่าวถึงในที่นี้

ผู้จัดทำ



## หนังสืออ้างอิง

ELECTROMATIC CONTROLS CORPORATION, " MULTIPLEX AND DUPLINE " MAY 1990

MOTOLOLA, " TELECOMMUNICATION DEVICE DATA " SERIES C, THIRD PRINTING, MOTOLOLA INC , 1989.

บริษัท เทคโนโลยีอินสตรูเมนต์ จำกัด, จุลสาร TIC รายเดือน ปีที่ 2 ฉบับที่ 14 พฤษภาคม 2538.

ชัยบุรณ์ กังสเจียรณ์, " ระบบโทรศัพท์แบบมัลติเพล็กซ์สำหรับการสื่อสารด้วยเส้นใยแสง " วิทยานิพนธ์  
ปริญญาวิศวกรรมศาสตรมหาบัณฑิต สาขาวิศวกรรมไฟฟ้า สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณ  
ทหารลาดกระบัง ปีการศึกษา 2535

