

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

เครื่องป้องกันการดักฟังเสียงแบบดิจิตอล

DIGITAL VOICE SCRAMBLER



โดย

นายวรรินทร์ สุทธิพันธ์

นายวัลลภ ครอบแก้ว

ปฏิญานិพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2542

เลขหมึก.....

เลขทะเบียน... 37160

วัน, เดือน, ปี... 4 ก.ย. 2543

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องป้องกันการดักฟังเสียงแบบดิจิตอล

DIGITAL VOICE SCRAMBLER



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2542

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ปีการศึกษา 2542

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง


เรื่อง เครื่องป้องกันการดักฟังเสียงแบบดิจิทัล

DIGITAL VOICE SCRAMBLER

ผู้จัดทำ

1. นายวรกรินทร์ สุทธิพันธ์ 40013018

2. นายวัลลภ ครบถ้วน 40013021

 อาจารย์ที่ปรึกษา

(ดร.สุทธิชัย นพนาถพงศ์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องป้องกันดักฟังเสียงแบบดิจิตอล

DIGITAL VOICE SCRAMBLER

โดย นายวรกรินทร์ สุทธิพันธ์ 40013018

นายวัลลภ ครบถ้วน 40013021

อาจารย์ที่ปรึกษา ดร.สุทธิชัย นพนาถิพงษ์

บทคัดย่อ

โครงการเครื่องป้องกันการดักฟังเสียงแบบดิจิตอล ถูกออกแบบมาเพื่อใช้ในการป้องกันการดักฟังข่าวสารในการสนทนา หลักการทำงานจะทำการแปลงสัญญาณเสียงที่เป็นสัญญาณอนาลอกให้เป็นสัญญาณดิจิตอล แล้วนำไปทำการเข้ารหัส(scramble) จากนั้นจะนำสัญญาณดิจิตอลไปมอดูเลตให้เป็นสัญญาณอนาลอกตัวใหม่ เพื่อให้สามารถส่งผ่านสายส่งมายังด้านรับได้ ทางด้านรับก็จะดีมอดูเลตสัญญาณให้เป็นดิจิตอล แล้วจึงส่งผ่านไปยังวงจรถอดรหัส(descramble)ที่ด้านรับ แล้วนำสัญญาณดิจิตอลที่ได้แปลงกลับเป็นสัญญาณเสียงอนาลอกดั้งเดิม

ABSTRACT

The object of this project is designed for digital voice scrambling. The process of this project is to convert analog voice signal to digital signal and send it to a scrambler circuit. The digital signal will be modulated and converted to analog signal. And send this signal to a receiver. Then, receiver will be demodulated and converted to digital signal. After that signal to a receiver will be demodulated and converted to digital signal. After that send this signal to a descrambler. Finally this signal will be converted to the analog voice signal.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

บทที่	หน้า
1. บทนำ	1
2. ทฤษฎีและหลักการ	2
2.1 หลักการทำงานโดยทั่วไป	2
2.2 เคลต้ามอดูเลชั่น (Delta Modulation)	4
2.3 Variable Slope Delta Modulation (VSDM)	8
2.4 Continuously Variable Slope Delta Modulation (CVSD)	10
2.5 เอฟเอสเค มอดูเลชั่น (FSK Modulation)	11
2.6 เอฟเอสเค ดีมอดูเลชั่น (FSK Demodulation)	15
2.7 เฟสล็อกลูป (Phase Lock Loop : PLL)	16
2.8 วงจรกรองสัญญาณ (Filter)	21
2.9 การเข้ารหัสและการถอดรหัส (Scramble and Descramble)	24
2.10 เซลฟ์ซิงโครไนซแครมเบิล (Self Synchronous Scrambling : SSS)	27
3. การสร้างและการออกแบบ	38
3.1 วงจรกรองสัญญาณ	38
3.2 การออกแบบ FSK Modulator	41
3.3 การออกแบบ FSK Demodulator	43
3.4 การออกแบบตัวเข้ารหัส(Scrambler) และตัวถอดรหัส(Descrambler)	45
3.5 การออกแบบวงจรแปลงสัญญาณอนาล็อกและดิจิตอล	47
3.6 วงจรคูณและหารความถี่ 8 เท่า	51
3.7 วงจรรวมสัญญาณ	53
3.8 วงจรสร้างสัญญาณนาฬิกา	54
4. การทดลองและผลการทดลอง	55
5. บทวิจารณ์ผลการทดลอง	65
ภาคผนวก	
กิตติกรรมประกาศ	
หนังสืออ้างอิง	

สารบัญรูป

รูปที่	หน้า
2.1 Block Diagram ของวงจรป้องกันการดักฟังแบบดิจิตอล	3
2.2 ตัวอย่างของเคลด้ามอดูเลชั่น (DM)	4
2.3 ขบวนการของเคลด้ามอดูเลชั่น	5
2.4 การทำงานของเคลด้ามอดูเลชั่น	6
2.5 บล็อกไดอะแกรมแสดงการทำงานของ VSDM	9
2.6 การแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลของ CVSD	10
2.7 การแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาลอกของ CVSD	10
2.8 โครงสร้างภายในของ CVSD	11
2.9 FSK Modulator	12
2.10 การเบี่ยงเบนความถี่	13
2.11 PLL-FSK demodulator	15
2.12 วงจรพื้นฐานของเฟสล็อกกลุ๊ป	16
2.13 แบบจำลองของเฟสล็อกกลุ๊ป	17
2.14 คุณสมบัติไอพียอนาล็อกเฟสดีเทคเตอร์	18
2.15 แสดงโครงสร้างเฟสล็อกกลุ๊ปสำหรับการสังเคราะห์ความถี่	18
2.16 แสดงวงจรแบบพาสซีฟ	21
2.17 แสดงวงจรกรองแบบแอคทีฟ	22
2.18 วงจรกรองความถี่ต่ำผ่าน	22
2.19 วงจรกรองความถี่สูงผ่าน	23
2.20 วงจรกรองแถบความถี่ผ่าน	23
2.21 วงจรกรองแบบตัดแถบความถี่	24
2.22 ตัวเข้ารหัส	24
2.23 ตัวถอดรหัส	25
2.24 ตัวเข้ารหัสโปรแกรมได้	25
2.25 ตัวถอดรหัสโปรแกรมได้	26
2.26 การเกิดกระจกเงา	27
2.27 Block Diagram พื้นฐานของระบบ SSS	28

2.28 SSS scrambler characteristic polynomial $\psi(x) = x^7 + x + 1$	30
2.29 SSS descrambler characteristic polynomial $\psi(x) = x^7 + x + 1$	34
3.1 วงจร กรองความถี่ต่ำผ่านอันดับสี่แบบบัตเตอร์เวิร์ท	39
3.2 วงจร Second – Order Positive-Feedback Band-Pass Filter	41
3.3 วงจร FSK Modulator	43
3.4 วงจร FSK demoulator	45
3.5 บล็อกไดอะแกรม การเข้ารหัสและ การถอดรหัสที่ใช้	46
3.6 แสดงวงจรภาคเข้ารหัส	47
3.7 แสดงวงจรภาคถอดรหัส	47
3.8 วงจรเข้ารหัสสัญญาณเสียง	48
3.9 วงจรเคลด้ามอดคูเลเตอร์	50
3.10 วงจรเคลด้ามอดคูเลเตอร์	51
3.11 วงจรคูณความถี่ 8 เท่า	52
3.12 วงจรหารความถี่ 8 เท่า	52
3.13 วงจรรวมสัญญาณ	53
3.14 วงจรสร้างสัญญาณนาฬิกา	54
4.1 สัญญาณนาฬิกา	55
4.2 การเข้ารหัส sine 1 kHz.	55
4.3 การเข้ารหัส (scrambling) data 01011010...	56
4.4 การเข้ารหัส (scrambling) data 01110011...	56
4.5 การเข้ารหัส (scrambling) data 11010011...	57
4.6 FSK signal mark frequency	57
4.7 FSK signal space frequency	58
4.8 เอาท์พุท FSK ดิมอดคูเลเตอร์	58
4.9 เอาท์พุท FSK ดิมอดคูเลเตอร์	59
4.10 เอาท์พุท FSK ดิมอดคูเลเตอร์	59
4.11 การถอดรหัส (descrambling) data 01011010...	60
4.12 การถอดรหัส (descrambling) data 01110011...	60
4.13 การถอดรหัส (descrambling) data 11010011...	61
4.14 การ decode data จาก อินพุท sine 500 Hz.	61
4.15 การ decode data จาก อินพุท sine 1 kHz.	62
4.16 ผลตอบสนองความถี่วงจกรองความถี่ต่ำผ่าน คัทออฟ 3.5 kHz.	62

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.17 ผลตอบสนองความถี่วงจรรองความถี่ต่ำผ่านคัทออฟ 40 kHz.	63
4.18 ผลตอบสนองความถี่วงจรรองความถี่แถบผ่านคัทออฟ 128 kHz.	63
4.19 การสร้างสัญญาณไฟลอปท 128 kHz.	64
4.20 สัญญาณเอาต์พุตวงจรรวม	64
4.21 การกู่สัญญาณนาฬิกาที่ภากรับ	65



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ตารางที่	หน้า
2.1 Bessel Function Table	14
2.2 state vector d_k และ scrambled signal $\{\tilde{b}_k\}$ ของระบบ เข้ารหัส	32
2.3 state vector \hat{d}_k และ descrambled signal $\{\hat{b}_k\}$	35



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

ยุคในปัจจุบันนี้ถือว่าเป็นยุคแห่งการสื่อสาร การติดต่อสื่อสารเป็นสิ่งจำเป็นมากสำหรับทุกวงการ ทั้งในราชการ วงการธุรกิจ และประชาชนทั่วไป จึงได้มีการพัฒนาระบบการสื่อสารขึ้นมาหลายหลาย ประเภทเพื่อเพิ่มความสะดวกรวดเร็วประหยัดค่าใช้จ่ายและเวลา เช่น โทรศัพท์แบบต่างๆระบบวิทยุกระจายเสียง ระบบโทรทัศน์ เป็นต้น ข้อมูลที่ส่งผ่านระบบดังกล่าวส่วนใหญ่จะเป็นข้อมูลที่ใช้ติดต่อกันทั่วไป ข้อมูลวิชาการหรือข้อมูลบันเทิงต่างๆที่ไม่เป็นความลับแต่อย่างใดแต่การติดต่อระหว่างหน่วยงานที่สำคัญ บางครั้งต้องคำนึงถึงความปลอดภัยในการกระจายข่าวสาร เช่น การสื่อสารผ่านระบบวิทยุมือถือหรือผ่านคู่สายโทรศัพท์ซึ่งถูกกลั่นกรองดักฟังได้ง่ายอาจจะนำมาซึ่งความเสียหายจากการแพร่กระจายของข่าวนั้นได้

ดังนั้นการป้องกันการดักฟังจึงเป็นสิ่งสำคัญ ซึ่งวิธีการป้องกันการดักฟังสามารถทำได้หลายวิธี ทั้งทางอนาลอกและทางดิจิทัล กล่าวคืออาจทำการเลื่อนหรือสลับสเปกตรัม (Spectrum) ของสัญญาณก่อนทำการส่งสัญญาณนั้นออกทางช่องทางการสื่อสาร หรือทำการดัดแปลงให้รูปสัญญาณผิดเพี้ยนไปจากเดิม หรือทำการกำเนิดสัญญาณรบกวนเทียมขึ้นในระบบส่ง เพื่อให้เครื่องรับโดยทั่วไปประสบปัญหาในการแยกสัญญาณรบกวนออกจากสัญญาณจริง


ในโครงการนี้ จึงได้เลือกที่จะศึกษา ออกแบบและทดลองวงจรป้องกันการดักฟังสัญญาณเสียงแบบดิจิทัล โดยนำเอาสัญญาณเสียงแปลงเป็นสัญญาณดิจิทัล แล้วทำการเข้ารหัส(Scramble)โดยอาศัยหลักการเข้ารหัสแบบ SSS.(Self Synchronous Scrambling) ทำให้รูปแบบของสัญญาณเปลี่ยนไป ส่วนทางรับจำเป็นต้องทำการถอดรหัส(Descramble)โดยอาศัยหลักการเดียวกัน เพื่อให้สัญญาณดิจิทัลกลับมา เป็น การป้องกันไม่ให้ผู้รับที่อยู่นอกระบบรับรู้หรือเข้าใจข้อมูลที่เรากำลังทำการรับส่งกัน

บทที่ 2 ทฤษฎีและหลักการ

2.1 หลักการทำงานโดยทั่วไป

ทางภาคส่งสัญญาณเสียงอินพุทที่เข้ามาจะถูกขยาย จากนั้นนำไปเข้ารหัสที่ส่วนของวงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล(A/D Converter) โดยส่วนนี้จะใช้การเข้ารหัสแบบเคลตามอดูเลชัน โดยใช้สัญญาณนาฬิกา(Clock)จากวงจรสร้างสัญญาณนาฬิกา ในที่นี้จะใช้สัญญาณนาฬิกาความถี่ 16 kHz. ทำให้ได้สัญญาณดิจิตอลความเร็ว 16 kbps. ออกมา จากนั้นส่งต่อไปยังส่วนของการเข้ารหัสซึ่งจะใช้การเข้ารหัสแบบ SSS. โดยใช้ดีฟลิปฟลอปพร้อมกับเอกซ์คลูซีฟพอร์เกท และใช้สัญญาณนาฬิกา 16 kHz. ซึ่งข้อดีของการเข้ารหัสแบบนี้คือ จะไม่คำนึงถึงสถานะเริ่มต้นของชิพรีจิสเตอร์(ใช้ดีฟลิปฟลอปเป็นตัวรีพข้อมูล) ที่ใช้ เนื่องจากสถานะจะซิงโครไนซ์(Synchronized) กันเองโดยอัตโนมัติ แต่ถ้าเป็นการเข้ารหัสแบบอื่น จะต้องมีการเซ็ตสถานะเริ่มต้นให้ตรงกันก่อนซึ่งมีความยุ่งยาก และเมื่อผ่านการเข้ารหัสเรียบร้อยแล้วจะนำไปมอดูเลทแบบ FSK (Frequency Shift Keying)เพื่อให้ได้เป็นสัญญาณอนาลอกออกมาแล้วนำสัญญาณ FSK ที่ได้มารวมกับสัญญาณไพลอท(Pilot) 128 kHz. ที่ได้จากการคูณสัญญาณนาฬิกา 16 kHz. แล้วใช้วงจรกรองความถี่แถบผ่าน (Band Pass Filter) กรองเอาสัญญาณชาชนัน 128 kHz ออกมาเพื่อใช้ในการกู้สัญญาณนาฬิกาที่ภาครับ แล้วนำสัญญาณจากการรวมสัญญาณ FSK และ สัญญาณไพลอท(Pilot) 128 kHz. นี้ส่งออกไป

ส่วนทางภาครับสัญญาณที่เข้ามาจะถูกแยกเป็น 2 ทาง โดยส่วนแรกจะนำไปผ่านวงจรกรองความถี่ต่ำผ่าน(Low Pass Filter) เพื่อกรองเอาสัญญาณ FSK ออกมาและส่วนที่ 2 ก็จะนำมาผ่านวงจรกรองความถี่แถบผ่าน เพื่อกรองเอาสัญญาณไพลอท 128 kHz. ออกมาเพื่อนำมาทำการหารความถี่ให้ได้สัญญาณนาฬิกา 16 kHz. นำไปใช้ในส่วนของการถอดรหัสและวงจรแปลงสัญญาณดิจิตอลเป็น อนาลอก(D/A Converter) จากนั้นสัญญาณ FSK จะถูกเปลี่ยนเป็นสัญญาณดิจิตอลในส่วนของ FSK ดิมอดูเลชันส่งต่อไปยังวงจรถอดรหัส เพื่อให้ได้สัญญาณข้อมูลจริงออกมาแล้วส่งไปยังวงจรแปลงสัญญาณดิจิตอลเป็นอนาลอกและวงจรกรองความถี่ต่ำผ่าน เพื่อเปลี่ยนกลับเป็นสัญญาณเสียงตามเดิมจากนั้นนำมาผ่านวงจรขยายเสียงออกสู่ลำโพงต่อไป



รูปที่ 2.1 Block Diagram ของวงจรป้องกันการดักฟังแบบดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 เดลต้ามอดูเลชัน (Delta Modulation)

วิธีการของเดลต้ามอดูเลชัน ข้อมูลอนาล็อกจะถูกประมาณค่าด้วยฟังก์ชันขั้นบันได (Staircase) ที่มีการเปลี่ยนแปลงขึ้นลงด้วยการจัดระดับที่แต่ละเวลาการสุ่มยกตัวอย่างดังรูป 2.2 (ก) จะเห็นฟังก์ชัน ขั้นบันไดทาบหับอยู่บนรูปคลื่นอนาล็อกของสัญญาณเดิม ลักษณะที่สำคัญของฟังก์ชันขั้นบันไดก็คือเป็นไปนารี โดยที่ในแต่ละเวลาการสุ่มฟังก์ชันจะมีการเลื่อนขึ้นลงเป็นจำนวนคงที่ซึ่งทำให้ได้เอาต์พุต ของเดลต้ามอดูเลชันเป็นเลขฐานสอง 1 ตัว สำหรับการสุ่มตัวอย่างการสุ่มสัญญาณ 1 ตัว นั่นคือ ขบวนการของบิต ข้อมูลจะถูกสร้างโดยการประมาณค่าของอนุพันธ์หรือการเปลี่ยนแปลงของสัญญาณ แทนที่จะเป็นการประมาณค่าของขนาดสัญญาณ


Amplitude



(ก) สัญญาณเดิม



(ข) เอาต์พุตของเดลต้ามอดูเลชัน




(ค) ฟังก์ชันขั้นบันไดเรียบเทียบสัญญาณเดิม


รูปที่ 2.2 ตัวอย่างของเดลต้ามอดูเลชัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณ “1” จะถูกสร้างขึ้นถ้าฟังก์ชันกำลังเพิ่มขึ้น และในทางตรงกันข้ามจะสร้าง “0” การเปลี่ยนแปลงขึ้นหรือลงที่เกิดขึ้นในแต่ละการสุ่มที่ขณะใดๆ ถูกเลือกเพื่อให้ฟังก์ชันขึ้นบันไดติดตามรูปคลื่นสัญญาณอนาลอกได้อย่างใกล้ชิดเท่าที่จะเป็นไปได้ รูปที่ 2.3 แสดงกระบวนการของเซลล์ตามดูเลขขึ้นซึ่งมีส่วนของกระบวนการป้อนกลับเป็นสำคัญ สำหรับแต่ละการส่งผ่านจะมีเหตุการณ์เกิดขึ้นดังนี้ ที่แต่ละตัวอย่างการสุ่ม การสุ่มที่ขณะใดๆสัญญาณอินพุทใดๆ สัญญาณอินพุทจะถูกเปรียบเทียบกับค่าการประมาณฟังก์ชันขึ้นบันไดในเวลานั้น ถ้าค่าของรูปคลื่นที่ทำการสุ่มเกินค่าของฟังก์ชันขึ้นบันได เลข “1” ก็จะถูกสร้างขึ้นมาและในทางกลับกัน “0” ก็จะถูกสร้างขึ้น ค่าไบนารีเหล่านี้จะถูกส่งเป็นเอาต์พุทออกไป ซึ่งจะนำไปใช้ประมาณค่าต่อไปของรูปคลื่นที่สร้างขึ้นใหม่ ค่าคงที่ δ จะถูกเพิ่มเข้าไปกับฟังก์ชันสำหรับค่าเอาต์พุท “1” และค่าคงที่ δ จะถูกหักลบออกไปสำหรับค่า “0” รูปที่ 2.3 แสดงให้เห็นถึงขบวนการในการสร้างขบวนของเลขฐานสองโดยใช้เซลล์ตามดูเลขขึ้น และในการรับเพื่อสร้างการประมาณฟังก์ชันขึ้นบันได



(ก) ด้านส่ง




(ข) ด้านรับ

รูปที่ 2.3 ขบวนการของเซลล์ตามดูเลขขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของวงจรถอดค่ามอดูเลชัน แสดงได้ดังรูปที่ 2.4 ซึ่งประกอบด้วย 3 ส่วน คือวงจรถ่ายเทียบ (comparator) วงจรแลตช์ (latch) และ วงจรอินทิเกรเตอร์ (Integrator)

ในการส่งสัญญาณในรูปของสัญญาณดิจิทัลมีการส่งได้หลายรูปแบบดังที่กล่าวมาแล้ว โดยแต่ละรูปแบบมีการมอดูเลตสัญญาณที่แตกต่างกันออกไปตามแต่ละวิธี และการมอดูเลตแบบเคลด้ามอดูเลชันได้มีการนำไปใช้งานในสัญญาณช่วงความถี่ที่ไม่สูงมากนัก เช่นสัญญาณเสียงหรือสัญญาณภาพ โดยขั้นตอนการทำงานของเคลด้ามอดูเลชันจะทำการเปรียบเทียบสัญญาณอินพุต $S(t)$ ที่เข้ามามีค่ามากกว่าสัญญาณที่ป้อนกลับ $S'(t)$ โดยผ่านวงจรถ่ายเทียบโดยผลการเปรียบเทียบของสัญญาณอินพุต $S'(t)$ จะได้สัญญาณลอจิกที่เอาท์พุท $e(t)$ มีค่าเป็น 1 และทำการเพิ่มระดับสัญญาณที่ป้อนกลับ $S'(t)$ ที่จะนำไปเปรียบเทียบกับหนึ่งระดับ (h) และรอทำการเปรียบเทียบตามจังหวะสัญญาณนาฬิกาถัดต่อไป และในทางกลับกันเมื่อผลการเปรียบเทียบของสัญญาณอินพุต $S(t)$ ที่เข้ามามีค่าน้อยกว่าสัญญาณที่ป้อนกลับ $S'(t)$ จะได้สัญญาณลอจิกที่เอาท์พุท $e(t)$ มีค่าเป็น 0 และทำการลดระดับสัญญาณที่ป้อนกลับ $S'(t)$ ที่จะไปใช้เปรียบเทียบกับอีกหนึ่งระดับ (h) และรอทำการเปรียบเทียบตามจังหวะนาฬิกาถัดต่อไปโดยจะเห็นดังรูปที่ 2.4



รูปที่ 2.4 การทำงานของเคลด้ามอดูเลชัน encoder/decoder

และจากรูปที่ 2.4 จะเห็นว่ามิโอซีเปรียบเทียบ จะทำการเปรียบเทียบสัญญาณอินพุต $S'(t)$ ที่เข้ามากับสัญญาณที่ป้อนกลับ $S'(t)$ ที่ผ่านวงจรถ่ายเทียบและมีดีฟลิปฟล็อป ซึ่งจะทำหน้าที่ตามจังหวะสัญญาณนาฬิกาทำให้ได้เอาท์พุทเป็นสัญญาณดิจิทัลออกมาและสัญญาณส่วนหนึ่งจะส่งไปยังวงจรถ่ายเทียบ ซึ่งประกอบด้วยวงจรไบนารี Up-Down และวงจรแปลงสัญญาณดิจิทัลเป็นอนาล็อก และเอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษายกเว้น ไม่อนุญาตให้เผยแพร่โดยไม่ได้รับอนุญาตจากเจ้าของเอกสารไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรถ่ายโอนสัญญาณ จะทำให้สัญญาณป้อนกลับ $[S'(t)]$ ที่จะแปรเปลี่ยนค่าไปยังโอซีเปรียบเทียบ และในการปฏิบัติจะมีผลที่เกิดขึ้นซึ่งทำให้เกิดความผิดพลาดของสัญญาณลอจิกที่เอาท์พุท $[e(t)]$ กับสัญญาณอินพุท $[S'(t)]$ ที่เข้ามาอันเนื่องมาจากสัญญาณอินพุท $[S(t)]$ ที่เข้ามาที่มีการลดลงอย่างรวดเร็ว ซึ่งเรียกว่าการเกิด สโลปโอเวอร์โหลด ดังที่เห็นดังรูป 2.4

รูปที่ 2.4 จะเห็นว่าสัญญาณอินพุท $[S(t)]$ ที่เข้ามาที่มีการเปลี่ยนแปลงอย่างรวดเร็วจนสัญญาณป้อนกลับ $[S'(t)]$ ที่จะนำมาเปรียบเทียบลดลงไม่ทัน ทำให้เกิดความผิดพลาดของสัญญาณลอจิกที่เอาท์พุท $[e(t)]$ มีค่าผิดพลาดจากความเป็นจริง ในการใช้งานของระบบเคลด้ามอดูเลชัน จะต้องประกอบไปด้วยสัญญาณนาฬิกาที่เหมาะสม และมีระดับในการเพิ่มหรือลดค่าสัญญาณที่ป้อนกลับ $[S'(t)]$ ที่เหมาะสมกับขนาดและความถี่ของสัญญาณอินพุท $[S'(t)]$ ที่เข้ามา ถ้าค่าดังที่กล่าวมานี้มีค่าใดค่าหนึ่งไม่เหมาะสมกับสถานะที่ใช้งานจะทำให้สัญญาณที่ได้รับผิดเพี้ยนไปได้

ในปรากฏการณ์ที่เกิดขึ้นของสโลปโอเวอร์โหลด (Slope-overload) ที่ทำให้สัญญาณดิจิทัลที่เอาท์พุทมีความผิดพลาดจากความเป็นจริง จึงมีการแก้ไขการเพิ่มค่าของ (h) ในการเพิ่มหรือลดลงโดยลักษณะการทำงานของวงจรถ่ายโอน จะทำการเพิ่มค่าเมื่อสัญญาณลอจิก 1 มาเกินสองครั้งติดต่อกันซึ่งแสดงถึงการเพิ่มขึ้นของสัญญาณอินพุท $[S(t)]$ ที่เข้ามาอย่างรวดเร็ว ซึ่งมีผลทำให้ระดับการเพิ่มของ (h) มีค่ามากขึ้น และในทำนองเดียวกันเมื่อสัญญาณลอจิก 0 มาเกินสองครั้งติดต่อกันซึ่งแสดงถึงการลดลงของสัญญาณอินพุท $[S(t)]$ ที่เข้ามาอย่างรวดเร็ว ซึ่งมีผลทำให้ระดับการลดลงของ (h) มีค่าเพิ่มมากขึ้น เพื่อชดเชยค่าของสัญญาณอินพุท $[S(t)]$ ที่เปลี่ยนแปลงอย่างรวดเร็ว โดยการกระทำเช่นนี้จะทำให้สัญญาณดิจิทัลที่เอาท์พุท มีความผิดพลาดจากความเป็นจริงลดลง ซึ่งเรียกวิธีนี้ว่า Variable-Slope delta Modulator (VSDM) หรือ Continuously Variable-Slope Delta Modulation (CVSD)

จากรูปที่ 2.4 จะเห็นว่ามีการใช้วงจรถ่ายโอนหีสแบบเปรียบเทียบความแตกต่าง(differential encoder) ใช้วิธีการเปรียบเทียบสัญญาณสุ่มตัวอย่างใหม่กับขนาดของการสุ่มตัวอย่างก่อนหน้า และแสดงระดับสัญญาณที่แตกต่างกับให้ด้านรับ ในด้านรับก็ทำการรวบรวมระดับสัญญาณที่แตกต่างเข้าด้วยกัน เพื่อสร้างรูปสัญญาณที่สมบูรณ์ แต่อาจจะพบปัญหาสัญญาณรบกวนหรือสัญญาณผิดพลาดในระบบที่เกิดขึ้นทางด้านรับ มีผลทำให้ผลลัพธ์ของสัญญาณทางด้านรับมีค่าแตกต่างจากทางด้านส่งได้ ปัญหาที่เกิดขึ้นมาเรียกว่า ลูปเปิด (Open-loop) หมายความว่าถึงระดับสัญญาณที่แตกต่าง (difference signal) แทนการเปลี่ยนแปลงของสัญญาณอินพุท แต่ไม่ใช้การเปลี่ยนแปลงของสัญญาณเอาท์พุทด้านรับ

การแก้ปัญหานี้ต้องกระทำโดยให้ด้านส่งรับรู้ (หรือคาดเดา) รูปสัญญาณเอาท์พุททางด้านรับตลอดเวลา มีผลทำให้ระดับสัญญาณแตกต่างที่มีค่าถูกต้องกับการเปลี่ยนสัญญาณเอาท์พุททางด้านรับ

ส่วนถอดรหัสทางด้านส่ง มีการเพิ่มส่วนวงจรถ่ายโอน ทำหน้าที่คาดเดาสัญญาณเอาท์พุทของด้านรับและใช้งานร่วมกับวงจรถ่ายโอนเปรียบเทียบการสร้างระดับสัญญาณที่แตกต่าง คือ $e(t)$ กำหนดให้สถานะของสัญญาณ $e(t)$ มีสองสถานะดังนี้

1. ระดับบวก (positive level) หมายถึงค่าสัญญาณใหม่ คือ $s(t)$ มีค่ามากกว่าสัญญาณเอาท์พุทก่อนหน้า แทนด้วย $s'(t)$
2. ระดับลบ (negative level) หมายถึง ค่า $s(t)$ น้อยกว่า $s'(t)$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนวงจรแลตช์ (Latch = D flip flop) ทำหน้าที่หน่วงสัญญาณไปที่ช่วงเวลา 1 ช่วง ของการสุ่มตัวอย่าง เพื่อให้สัญญาณ $s(t)$ สามารถเปรียบเทียบกับค่าสัญญาณเอาต์พุตก่อนหน้า $s'(t)$ ได้เสมอ

อาจพอสรุปข้อดีของการมอดูเลตแบบ DM เมื่อเปรียบเทียบกับแบบ PCM ได้ดังนี้

1. มีความจุต่อข้อมูลของช่วงสัญญาณสูงกว่าในค่าอัตราของบิตที่เท่ากัน ช่วยลดค่าใช้จ่ายเกี่ยวกับช่องสัญญาณ ได้มาก
2. ไม่ต้องมีการซิงโครไนซ์ของข้อมูล
3. มีโอกาสในการรบกวนของสัญญาณภายนอกระบบ น้อยมาก


2.3 VSDM (Variable Slope Delta Modulation)

เมื่อเกิด Slope over load จะทำให้เกิดการผิดเพี้ยน (Distortion) ขึ้นซึ่งเป็นขีดจำกัดของเดลต้ามอดูเลชัน เมื่อเกิด สโลปโอเวอร์โหลด ขึ้น ผลต่างของ $m(t)$ และ $m'(t)$ คือ $m(t) - m'(t)$ เราจะเรียกว่า สโลปโอเวอร์โหลดคอนอยส์ (slop over load noise)


เพื่อหาทางแก้ไขการเกิดสโลปโอเวอร์โหลด จึงได้มีการพัฒนาระบบ VSMD ขึ้นมา VSMD (Variable Slope Delta Modulation) ซึ่งมีคุณสมบัติคือ สามารถเปลี่ยนแปลงค่าของสเต็ปไซค์ ได้ตามสัญญาณอินพุต เมื่ออินพุตมีขนาดเล็กสเต็ปไซค์จะถูกปรับให้มีขนาดเล็ก เมื่อสัญญาณอินพุตมีขนาดใหญ่ สเต็ปไซค์จะถูกปรับให้มีขนาดใหญ่ด้วย ซึ่งการทำงานในลักษณะเช่นนี้จะทำให้เกิดสัญญาณรบกวน (Noise) ที่เกิดจากสโลปโอเวอร์โหลด ลดลงได้ ทำให้มีอัตราส่วนสัญญาณต่อสัญญาณรบกวน (singnal to noise ratio) ดีขึ้น

การลดสัญญาณรบกวนคอนอยส์ซึ่งในเดลต้ามอดูเลชัน สามารถทำได้โดยการเพิ่มจำนวนบิตต่อค่าตัวอย่างการสุ่ม (Sample) ซึ่งจะเรียกว่า Variable Slope Delta Modulation (VSMD) ใน VSMD นั้น สโลปของเอาต์พุตของวงจรมติเกรเตอร์ จะเพิ่มขึ้นหรือลดลงจะขึ้นอยู่กับค่าการเปลี่ยนแปลงของสัญญาณอินพุต ทำให้เกิดความต่อเนื่องของสัญญาณดีขึ้นและช่วยลดสโลปโอเวอร์โหลดในเครื่องรับส่งผลให้สัญญาณรบกวนคอนอยส์ซึ่งลดลง

การเปลี่ยนแปลงของสโลปของเอาต์พุตของวงจรมติเกรเตอร์ อาจทำได้โดยการเปลี่ยนแปลงสเต็ปไซค์นั่นคือ สเต็ปไซค์จะมีขนาดใหญ่ เมื่อสัญญาณมีการเปลี่ยนแปลงระดับเร็ว และจะมีขนาดเล็ก เมื่อมีการเปลี่ยนแปลงระดับสัญญาณอินพุตน้อยลงดังบล็อกไดอะแกรมแสดงการทำงานรูปที่ 2.5



(a) Encoder



(b) Decoder

รูปที่ 2.5 บล็อกไดอะแกรมแสดงการทำงานของ VSDM


จากรูป 2.5 จะเห็นว่า มี square circuit เข้ามาช่วยทำให้ gain feed ของ back Amplifier สามารถเปลี่ยนแปลงได้โดยที่ gain feedback Amplifier จะมีค่าน้อย ๆ เมื่ออินพุตมีขนาดเล็ก และอัตราขยายจะมาก เมื่ออินพุตมีขนาดใหญ่ เมื่อเราสามารถเปลี่ยนแปลงอัตราขยายของแอมพลิฟายเออร์ ได้นั้นก็หมายความว่าเราสามารถที่จะปรับขนาดของสเต็ปไซด์ได้นั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.4 CVSD (Continuously Variable Slope Delta Modulation)

ข้อจำกัดของเดลต้ามอดูเลชัน ก็คือความกว้างของแถบความถี่ใช้งาน ซึ่งถูกจำกัดความถี่ด้วย สัญญาณนาฬิกา และจะสูงกว่าความถี่สูงสุดของสัญญาณอินพุตมากกว่าสองเท่าขึ้นไป นอกจากนี้ ความเร็วของการเปลี่ยนแปลงความสูงของสัญญาณ หรือไดนามิกเรนจ์ (Dynamic range) ในระบบเดลต้ามอดูเลชันทั่วไปมีค่าแคบ จำเป็นต้องมีส่วนเพิ่มเติมเพื่อทำหน้าที่ขยายไดนามิกเรนจ์ให้กว้างขึ้น โดยการควบคุมอัตราขยายของอินทิเกรเตอร์ (Gain control integrator) เพื่อตอบสนองสัญญาณที่มีความชันมากได้ทัน ระบบใหม่ที่พัฒนาขึ้นมาเรียกว่า ระบบเดลต้ามอดูเลชันแบบเปลี่ยนแปลงความชันอย่างต่อเนื่อง หรือ CVSD

แผนผังการทำงานของระบบ CVSD ในส่วนของการแปลงสัญญาณเสียงอนาลอกเป็นข้อมูลดิจิทัล และ ส่วนของการแปลงกลับจากดิจิทัลเป็นสัญญาณเสียง แสดงดังรูป 2.6 และ 2.7 ตามลำดับ




รูปที่ 2.6 การแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลของ CVSD



รูปที่ 2.7 การแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอกของ CVSD

ส่วนประกอบภายในวงจรเคลดัมอดดูเลชันประกอบด้วยวงจรเปรียบเทียบในส่วนของการแปลงอนาลอกเป็นดิจิตอล (Forward path) และวงจรอินทิเกรเตอร์ ในส่วนการแปลงกลับดิจิตอลเป็นอนาลอก (Feedback path) เพื่อใช้ในการควบคุมอัตราการขยายโดยที่อินพุทของวงจรเปรียบเทียบคือสัญญาณอนาลอกที่ต้องการแปลงเอาท์พุทที่ได้จากการอินทิเกรต เอาท์พุทที่ได้จากวงจรเปรียบเทียบ $s(t)$ แสดงเครื่องหมายความแตกต่างระหว่างอินพุท (Input Voltage) กับเอาท์พุทของอินทิเกรเตอร์ซึ่งเป็นดิจิตอล แล้วใช้รีจิสเตอร์ภายในเก็บข้อมูลดิจิตอลที่เข้ามาล่าสุดนั้น (ขนาด 3 หรือ 4 บิต ขึ้นกับเบอร์ไอซี) แล้วทำการตรวจว่าเป็น “0” ทั้งหมดหรือ “1” ทั้งหมดหรือไม่ ถ้าเป็นเช่นนั้นแสดงว่าอัตราการขยายของอินทิเกรเตอร์ต่ำเกินไป ตอบสนองต่อความชันของสัญญาณไม่ทันต้องทำการเพิ่มอัตราขยายให้สูงขึ้นเฉพาะช่วงนั้น ในส่วนของการแปลงกลับจากดิจิตอลเป็นสัญญาณอนาลอก ก็มีการทำงานในลักษณะเดียวกัน คือ ดิจิตอลอินพุทที่เข้ามา จะถูกนำไปเปรียบเทียบกับระดับอ้างอิงดิจิตอล (Digital threshold) เมื่อได้เอาท์พุทออกมาเก็บไว้ในรีจิสเตอร์เช่นกัน ตรวจว่าข้อมูลเป็น “0” ทั้งหมด หรือ “1” ทั้งหมดหรือไม่ แล้วจัดการการควบคุมอัตราการขยายของอินทิเกรเตอร์ให้สอดคล้องกัน



รูปที่ 2.8 โครงสร้างภายในของ CVSD

2.5 FSK Modulation

ตัวกำเนิดสัญญาณ FSK ก็คือ ตัวส่งสัญญาณ FSK (FSK Transmitter) ซึ่งมีหลักการที่ว่า มีลักษณะเป็นข้อมูลที่เป็นสัญญาณดิจิตอลที่มีลักษณะเป็นข้อมูลไบนารีจะทำให้ความถี่เลื่อนหรือเบี่ยงเบนไปตามการเปลี่ยนแปลงของข้อมูลไบนารีที่เข้ามา ดังนั้นสัญญาณทางเอาท์พุทของตัวกำเนิด FSK จะอยู่


เอกสารนี้เป็นเอกสารทสวงนเวสหาหรับการเซงานเพอการศึกษาเทานั้น เอนอนุญาตเดินมาไปไซบะระเยชนตั้นการทาไมว่ากรณีใดๆ ทั้งสิ้น อิกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปของความถี่ที่มีการเปลี่ยนแปลงอย่างต่อเนื่อง (Frequency Continuous) เมื่อข้อมูลไบนารีด้านอินพุตเปลี่ยนแปลงจากสถานะลอจิก “1” เป็นลอจิก “0” (หรือในทางกลับกันคือลอจิก “0” เป็นลอจิก “1”) สัญญาณเอาต์พุตจาก FSK ก็จะเลื่อนความถี่ระหว่าง 2 ความถี่ด้วยกันคือ ความถี่ที่ลอจิก “1” หรือ Mark Frequency (f_m) และความถี่ที่ลอจิก “0” หรือ Space Frequency (f_s)

การเปลี่ยนแปลง(หรือการเลื่อน) ของความถี่แต่ละครั้งจะเกิดขึ้นเมื่อสถานะของลอจิกด้านสัญญาณเข้าเปลี่ยนแปลงนั่นคือ อัตราการเปลี่ยนแปลงของสัญญาณออกจะเท่ากับอัตราการเปลี่ยนแปลงสัญญาณเข้าซึ่งในกรณีของสัญญาณอนาล็อกอัตราการเปลี่ยนแปลงของสัญญาณด้านอินพุตของFSK Generator จะเรียกว่า “อัตรามิท” หรือ บิทเรต (Bit Rate) มีหน่วยเป็นบิทต่อวินาที (bps) ส่วนอัตราการเปลี่ยนแปลงของสัญญาณด้านอินพุตของ FSK Generator เรียกว่า “อัตราบอร์ด” หรือ บอร์ดเรต(Baud Rate) ดังนั้นในการส่งข้อมูลด้วยเทคนิค FSK อัตรามิทจะเท่ากับอัตราบอร์ดเสมอ

2.5.1 FSK Bandwidth

ในระบบการสื่อสารข้อมูลด้วยสัญญาณอนาล็อกหรือสัญญาณความถี่นั้นแบนด์วิท (Bandwidth) เป็นสิ่งที่ต้องพิจารณาเป็นอันดับแรก เนื่องจากวิธีการของ FSK อยู่บนพื้นฐานเดียวกันกับวิธีการของ FM ดังนั้นการอธิบายถึงสูตรต่างๆ ก็ใช้หลักการของ FM ทุกอย่าง



รูปที่ 2.9 FSK Modulator

จากรูปที่ 2.9 แสดงถึงตัว FSK มอดูเลเตอร์ ซึ่งใช้หลักการเดียวกับแอมพลิจูดมอดูเลเตอร์ คือ ใช้หลักการของ VCO (Voltage Control Oscillator) จะเห็นว่าอัตราการเปลี่ยนแปลงที่เร็วที่สุดของสัญญาณอินพุตจะเกิดขึ้นเมื่อข้อมูลไบนารีมีลักษณะเป็น 1 และ 0 สลับกัน ซึ่งก็คือสัญญาณสี่เหลี่ยมนั่นเอง (Square Wave) ตามตัวอย่างในรูปที่ 2.9 เป็นสัญญาณในช่วง T_1


ความถี่หลักของคลื่นสี่เหลี่ยมจะมีค่าเท่ากับครึ่งหนึ่งของบิทเรต ดังนั้นถ้าพิจารณาเฉพาะความถี่หลักเพียงอย่างเดียวแล้ว ความถี่สูงสุดของสัญญาณดิจิทัลที่ต้องการนำมามอดูเลทแบบ FSK จะเท่ากับครึ่งหนึ่งของบิทเรต คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$F_{a \max} = \text{Bit Rate}/2$$

เมื่อ $F_{a \max}$ = ความถี่สูงสุดของสัญญาณดิจิทัลที่จะนำมามอดูเลต

ความถี่กลาง (Center Frequency = f_0) ของ VCO จะอยู่ในตำแหน่งกลาง ระหว่าง Mark Frequency (f_m) กับ Space Frequency (f_s) ดังรูปที่ 2.10



รูปที่ 2.10 การเบี่ยงเบนความถี่

ลอจิก 1 ด้านอินพุทจะเลื่อนความถี่ของ VCO จาก f_0 ไปเป็น f_s จะเห็นว่าการเปลี่ยนแปลงของข้อมูลไบนารีด้านอินพุทจาก “1” ไป “0” หรือ “0” ไป “1” จะทำให้ความถี่เอาต์พุทของ VCO เลื่อนหรือเบี่ยงเบนกลับไป-มา ระหว่าง f_m กับ f_s เนื่องจากได้กล่าวมาแล้วว่า FSK นั้นก็คือการมอดูเลตแบบ FM ดังนั้น คณิตกรรมการมอดูเลต (Modulate Index = MI) ใน FSK ก็ทำได้จาก FM คือ

$$MI = \Delta F / F_a$$

เมื่อ MI = คณิตกรรมการมอดูเลต

ΔF = การเบี่ยงเบนของความถี่ใดๆ จากความถี่กลาง (Hz)

F_a = ความถี่ของสัญญาณที่นำมามอดูเลต (Hz)

ค่า MI ที่ยอมให้มีได้สูงสุดคือ ค่า MI ที่ทำให้แบนด์วิทกว้างที่สุด ซึ่งจะเกิดขึ้นเมื่อ การเบี่ยงเบนของความถี่ถูกมอดูเลตแล้วและความถี่ของสัญญาณที่นำมามอดูเลตมีค่าสูงสุด

ใน FSK มอดูเลต ค่า ΔF เป็นการเบี่ยงเบนของความถี่สูงสุด (Peak Frequency Deviation) ของสัญญาณที่ถูกมอดูเลตแล้วซึ่งมีค่าเท่ากับความแตกต่างระหว่าง f_0 กับ f_m หรือ f_s ซึ่งก็คือ ครึ่งหนึ่งของความแตกต่างระหว่าง f_m กับ f_s นั่นคือ

$$\Delta F = (f_s - f_m) / 2$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเบี่ยงเบนของความถี่สูงสุดขึ้นอยู่กับขนาดหรือแอมพลิจูดของสัญญาณที่นำมามอดูเลต (สัญญาณดิจิทัล) เมื่อสถานะทางลอจิกเป็น “1” ก็จะทำให้แรงดันออกมาค่าหนึ่งคงที่ตามสถานะ (เช่น 5 V) หรือถ้าเป็นลอจิก “0” ก็จะทำให้แรงดันออกมาคงที่ในระดับลอจิก “0” เช่นกัน (เช่น 0 V)

ดังนั้นความถี่ที่เบี่ยงเบนของ FSK มอดูเลตจะเบี่ยงเบนคงที่และอยู่ในระดับการเบี่ยงเบนของความถี่สูงสุดเสมอ

F_a เป็นความถี่หลักของข้อมูลไบนารีด้านอินพุท ซึ่งจะทำให้แบนด์วิท กว้างที่สุด เมื่อ $F_a = \text{Bit Rate}/2$ เท่านั้นเพราะฉะนั้นเราสามารถหาค่า MI ได้จาก

$$MI = [(f_s - f_m)/2] / (F_b/2)$$

$$MI = (f_s - f_m)/F_b$$

เมื่อ $f_s - f_m =$ ความถี่เบี่ยงเบนสูงสุด

$F_b =$ อัตราบิตของไบนารีอินพุท

ในการส่งสัญญาณ FM โดยทั่วไป ความกว้างของแบนด์วิทจะแปรผันตรงกับค่า MI ซึ่งเช่นเดียวกับ FSK ที่ค่า MI โดยทั่วไปจะต้องมีค่าต่ำกว่า 1.0 เพื่อให้เป็นเอฟเอ็มแบบแคบ (Narrow band FM) ค่าแบนด์วิทแคบที่สุดเรียกว่า Minimum Nyquist Bandwidth (F_n) ตัวอย่างเช่น การส่งข้อมูลแบบ FSK มีความถี่กลาง (f_o) = 7 kHz, ความถี่สเปส (f_s) = 6 kHz และความถี่มาร์ค (f_m) = 8 kHz ข้อมูลไบนารีอินพุทมี bit Rate = 2 kHz สามารถหา F_n ได้ดังนี้

$$MI = (f_s - f_m)/F_b$$

$$MI = (6 \text{ kHz} - 8 \text{ kHz}) / 2 \text{ kHz}$$

$$MI = 2 \text{ kHz} / 2 \text{ kHz}$$

$$MI = 1.0$$

จากตารางเบสเซลฟังก์ชัน ในตารางที่ 2.1 เมื่อ $MI = 1.0$ จะได้แถบความถี่ข้าง (Sideband Frequency) ออกมาข้างละ 3 ความถี่ โดยแต่ละความถี่จะห่างจากความถี่กลาง (f_o) ช่วงละ 1 kHz (ซึ่งก็คือ $F_b/2$ เมื่อ F_b คือ Bit Rate = 2 kHz) สามารถเขียนเป็นสเปกตรัมความถี่ได้ดังรูปที่ 2.10

มีข้อสังเกตคือ MI ที่มีค่าอยู่ระหว่าง 0.5 ถึง 1.0 จะทำให้แบนด์วิท มีค่าประมาณ 2-3 เท่าของบิตเรตเสมอ


MI	J0	J1	J2	J3	J4
0.0	1.0				
0.25	0.98	0.12			
0.5	0.94	0.24	0.03		
1.0	0.77	0.44	0.11	0.02	
1.5	0.51	0.56	0.23	0.06	0.01
2.0	0.22	0.58	0.35	0.13	0.03

ตารางที่ 2.1 ตารางเบสเซลฟังก์ชัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 FSK Demodulator

FSK Demodulator คือตัวรับสัญญาณ FSK (FSK receiver) จะเป็นตัวแยกสัญญาณไบนารีออกจากสัญญาณ FSK โดยส่วนมากจะใช้วงจร PLL (Phase lock Loop) ดังรูปที่ 2.11




รูปที่ 2.11 PLL-FSK demodulator

PLL ใน FSK Demodulator มีหลักการทำงานเหมือนกับเฟอเฟอเอ็มดีเทคเตอร์ทุกอย่าง คือจะมีความถี่ฟรีรันนิ่งเท่ากับ ความถี่กลาง (f_0) และในขณะที่ความถี่อินพุทของ PLL เลื่อนไป-มา ระหว่าง f_m กับ f_s จะทำให้เกิดแรงดันคลาดเคลื่อนไฟตรง (DC Error voltage) ซึ่งเป็นผลมาจากการเปรียบเทียบทางเฟส (Phase Comparator) ของสัญญาณอินพุทที่เข้ามายัง PLL มีเพียง 2 ความถี่คือ f_m และ f_s ดังนั้น ค่าแรงดันดังกล่าวจึงมีเพียง 2 ระดับเท่านั้น ซึ่งสามารถแทนด้วยลอจิก "1" และลอจิก "0" เมื่อความถี่อินพุทเป็น f_m และ f_s ตามลำดับ เราจึงได้สัญญาณเอาต์พุทจาก PLL กลับมาเป็นข้อมูลไบนารีเหมือนกับตอนแรกที่ตั้งมาทุกประการ

2.7 ทฤษฎีเฟสล็อกลูป (Phase Lock Loop ; PLL)

วงจรเฟสล็อกลูปประกอบด้วย วงจรเปรียบเทียบเฟส วงจรผ่านต่ำ วงจรขยาย และ วงจรผลิตความถี่ควบคุมโดยแรงดัน (Voltage Control Oscillator ; VCO) ต่อเป็นวงรอบ (LOOP) อย่างเช่น วงจรป้อนกลับทั่วไป (รูปที่ 2.12)



รูปที่ 2.12 วงจรพื้นฐานของเฟสล็อกลูป

วงจรเปรียบเทียบเฟส คือ วงจรที่ให้แรงดันออกเป็นปฏิภาคกับผลต่างระหว่างเฟสสัญญาณเข้าสองสัญญาณ วงจรนี้อาจเป็นวงจรคูณถ้ำสัญญาณเข้า $V_i(t)$ มีความถี่ ω_i และเฟส θ_i

$$V_i = V_i \sin(\omega_i t + \theta_i) \quad (2.1)$$

และสัญญาณออกจาก VCO มีความถี่ ω_0 และเฟส θ_0

$$V_o = V_o \sin(\omega_0 t + \theta_0) \quad (2.2)$$

ถ้ำป้อน V_i และ V_o เข้าที่วงจรเปรียบเทียบเฟส จะได้สัญญาณคือ

$$V_c(t) = K_m V_i V_o \quad (2.3)$$

ถ้ำเราไม่สนใจเทอมความถี่ $2\omega_i$ ซึ่งถูกจำกัดโดยวงจรผ่านต่ำ จะได้

$$V_c = K_m V_i V_o 2 \sin(\theta_i - \theta_0) \quad (2.4)$$

หากผลต่าง $\theta_i - \theta_0$ มีค่าน้อยๆ จะได้

$$V_c = K_d(\theta_i - \theta_0) \quad (2.5)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดย K_d เป็นค่าแกนของเฟสดีเทคเตอร์มีขนาดเป็น V / rad และในกรณีที่ให้ระบบเป็นเชิงเส้นเรา จะได้ความถี่ด้านออกจากวงจร VCO ที่เบี่ยงเบนออกจากความถี่ศูนย์กลางคือ

$$\Delta\omega = K_o V_c \tag{2.6}$$

โดย V_o เป็นแรงดันด้านเข้าของวงจร

K_o เป็นแกนของ VCO มีขนาดเป็น rad / v

ดังนั้นความถี่ด้านออกของ VCO คือ

$$f_o = \omega_c + \Delta\omega = \omega_c + K_o V_c \tag{2.7}$$

โดยที่ c เป็นความถี่อิสระ (Free Rning) ของ VCO และจากความถี่อนุพันธ์ของเฟสเทียบกับ เวลาหรือเขียนได้เป็น

$$\Delta\omega = d\theta_o / dt = K_o V_c \tag{2.8}$$


หรือเขียนเฟสด้านออกกลับได้ว่า

$$\theta_o(s) = \int_0 \Delta\omega dt \tag{2.9}$$

กรณีระบบเฟสล็อกถูบ ถ้าทำการวิเคราะห์ด้วยลาปลาซทรานส์ฟอร์ม สามารถแสดงเฟสด้าน ออกได้ว่า

$$\theta_o(s) = K_o V_c / s \tag{2.10}$$

ดังนั้น ระบบเฟสล็อกถูบสามารถแสดงแบบจำลองได้ดังรูป



รูปที่ 2.13 แบบจำลองของเฟสล็อกถูบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งจากแบบจำลองเราสามารถเขียนทรานส์เฟอร์ฟังก์ชันได้คือ

$$\theta_o(S)/\theta_i(S) = \frac{K_d K_o (F(s)/S)}{1 + K_o K_d F(s)/S} \quad (2.11)$$

แรงดัน V_c นี้จะได้รับการขยายและใช้เป็นแรงดันควบคุมความถี่ VCO ซึ่งในการทำงานปกติ การควบคุมนี้จะมีผลให้สัญญาณ V_o จาก VCO มีความถี่ตรงกับสัญญาณด้านเข้า V_i และถ้าอัตราการขยายมีของลูปมีขนาดสูง V_c จะมีค่าต่ำเฟส ω_o กับ ω_i จะมีค่าใกล้เคียงกัน

การทำงานของวงจรมอดูเลชันสามารถอธิบายได้อย่างคร่าว ๆ คือ เมื่อไม่มีสัญญาณเข้า (v_i) แรงดัน v_c และ v_d (ที่ใช้ควบคุม VCO) จะเป็นศูนย์ VCO จะกำเนิดสัญญาณความถี่หนึ่งเรียกว่าความถี่อิสระ f_{oo} เมื่อสัญญาณเข้า v_i ที่ความถี่ f_i ถ้า f_i ต่างจาก f_{oo} มากสัญญาณ v_c ซึ่งมีความถี่เท่ากับ $f_{oo} - f_i$ จะไม่สามารถผ่านวงจรผ่านค่า แรงดัน v_d ที่ใช้ควบคุม VCO จะยังคงเป็นศูนย์ และ VCO ยังคงทำงานที่ความถี่ f_{oo} และถ้าหากว่า f_i มีค่าไม่ต่างจาก f_{oo} มาก นั่นคือ $|f_i - f_{oo}| < \Delta f_p (2\Delta f_p)$ มีชื่อว่าสัญญาณดึงเข้า หรือ pull - in range สัญญาณ v_c จะมีลักษณะไม่สมมาตร กล่าวคือมีองค์ประกอบไฟตรงไม่เท่ากับศูนย์ v_d จะค่อย ๆ เพิ่มค่าขึ้น และหลังจากช่วงนั้นเรียกว่า เวลาดึงเข้า (pull - in time) ความถี่ f_o ซึ่งค่อย ๆ แปรค่าไปยังค่า f_i จะแตกต่างเพียง $|f_i - f_o| = \Delta f_c (2\Delta f_c)$ มีชื่อว่าเวลาจับ หรือ capture range ถึงตอนนี้ f_o จะแปรเข้าสู่ f_i อย่างรวดเร็ว เรียกว่าเกิดการล็อก (lock) v_d ก็จะเปลี่ยนแปลงอย่างฉับพลันเช่นกัน ทั้งนี้สำหรับ VCO โดยทั่วไปความถี่ f_o เป็นปฏิภาคกับการบายเบนจากความถี่อิสระ นั่นคือ

$$\omega_o - \omega_{oo} = K_o v_d \quad (2.12)$$


โดยที่ k_o เรียกว่าความไวของ VCO มีหน่วยเป็น (rad / rec) / V

การได้มา (acquisition) ซึ่งการลือกอาจจะได้วิธีการดังนี้

(ก) ณ. ขณะหนึ่ง ความถี่ของ VCO ต่างจากความถี่เข้า f_i น้อยกว่า Δf_c จะเกิดการลือกอย่างฉับพลัน เรียกว่า “เกิดการจับ (capture)”

(ข) ณ. ขณะหนึ่ง ความถี่ของ VCO ต่างจากความถี่เข้า f_i มากกว่า Δf_c แต่น้อยกว่า Δf_p ความถี่ของ VCO จะค่อย ๆ เลื่อนเข้าหาความถี่ f_i เรียกว่า “เกิดการดึงเข้า (pull - in)”

(ค) ณ. นอกช่วงเวลาดึงเข้าหรือกรณีดึงเข้าใช้เวลานานเกินไปอาจจะเพิ่มวงจรเพื่อควบคุมให้ความถี่ของ VCO กวาด (sweep) ของลูป ซึ่งจะเพิ่มการจับและการดึงเข้า หรืออาจเพิ่มเติมวงจรจำแนกความถี่ (Frequency discriminator) ซึ่งจะปรับ VCO เข้าสู่วงจรการจับได้อย่างรวดเร็ว




รูปที่ 2.14 คุณสมบัติโอมิออนย้ายอนาล็อกเฟสดีเทคเตอร์

เมื่อเกิดการล็อกแล้วความถี่ของสัญญาณแปรไปความถี่ของ VCO จะแปรตามไปด้วยเรียกว่า การติดตามรอย (tracking) ความถี่ของ VCO จะสามารถตามรอยความถี่ f_r ได้ครบโดที่ $|f_r - f_{00}| = \Delta f_H$ ($2\Delta f_H$ มีชื่อว่าช่วงคงที่ไว้ หรือ hold-in range บางทีเรียกว่าช่วงตามรอยช่วงล็อก) สรุปแล้วถ้าเพิ่มหรือลดความถี่ f_r จะได้ช่วงการเปลี่ยนแปลงของ v_o (ซึ่งควบคุม VCO และเป็นปฏิภาคกับ $(f_0 - f_{00})$) ดังแสดงในรูป 2.14

2.7.1 การสังเคราะห์ความถี่ด้วยเฟสล็อกกลุ่

การสังเคราะห์ความถี่ด้วยเฟสล็อกกลุ่เป็นการร่าางความถี่ขึ้นใหม่ ด้วยสัญญาณความถี่อ้างอิงมาตรฐาน โดยโครงสร้างสำหรับการสังเคราะห์ความถี่แสดงดังรูป 2.15



รูปที่ 2.15 แสดงโครงสร้างเฟสล็อกกลุ่สำหรับการสังเคราะห์ความถี่

จากรูป ส่วนที่เพิ่มเข้าไปจากโครงสร้างของเฟสล็อกกลุ่ที่ได้กล่าวมาแล้วคือ วงจรหาร $N(1/N)$ โดยถ้า f_r เป็นสัญญาณอ้างอิงที่มีความถี่ที่คงที่แล้ว ความถี่เอาต์พุทของ VCO จะเท่ากับขนาดของความถี่อ้างอิง (Frequency reference: f_r) คูณกับจำนวนหาร N หรือเขียนได้
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$f_0 = f_r * N \quad (2.13)$$

หรือกล่าวได้ว่าความถี่เอาท์พุท (f_0 จะเป็นจำนวนเท่าของความถี่อ้างอิง) ความถี่ที่ป้อนกลับจาก วงจร VCO ที่นำมาเปรียบเทียบกับความถี่อ้างอิงที่เฟสดีเทคเตอร์ (PD) หารด้วยจำนวน N ให้เท่ากับ ความถี่อ้างอิง สำหรับการทรานเฟอร์ฟังก์ชันของ PLL ที่มีวงจรรหารในส่วนป้อนกลับเขียนทรานเฟอร์ฟังก์ชันได้คือ

$$\frac{\theta_o(S)}{\theta_r(S)} = \frac{K_o K_d (F(s)/S)}{1 + K_o K_d (F(s)/NS)} \quad (2.14)$$

สำหรับทรานเฟอร์ฟังก์ชันของลูปปิดๆ เขียนได้

$$f_o = \frac{G(s)}{1 + G(s)H(s)} \quad (2.15)$$

$G(s)$ = ฟอว์เวิร์ดเกน (forword gain)

$H(s)$ = เกนป้อนกลับ (feedback gain)

$G(s)H(s)$ = เกนลูปเปิด (open loop gain)

จากสมการ 2.15 เราได้ฟอว์เวิร์ดเกนคือ

$$G(s) = \frac{K_o K_d F(s)}{S} \quad (2.16)$$

และเกนของลูปเปิดของเฟสล็อกลูปคือ

$$G(s)H(s) = \frac{K_o K_d F(s)}{S * N} \quad (2.17)$$

สำหรับการสังเคราะห์ความถี่วงจรรองความถี่ต่ำ (LPF) ในลูปจะเลือกใช้วงจรรองความถี่แบบแอกทีฟ เนื่องจากคิงกระแสดิ้นพุน้อย ทำให้ค่าความผิดพลาดในสภาวะสงบของเฟสดีเทคเตอร์เอาท์พุทมีค่าน้อยแทนลงในสมการที่ 2.4 จะได้

$$\theta_0 = \frac{K_0 K_d (ST_2 + 1) / 1}{S^2 + \frac{SK_0 K_d T_2}{NT_1} + \frac{K_0 K_d}{NT_1}} \quad (2.18)$$

จะได้ความถี่ธรรมชาติของรูปและค่าแอมป์ปิ้งแฟกเตอร์คือ

$$fn = \frac{\sqrt{(K_0 K_d)}}{NT_1} = \frac{T_2}{T_2} \omega_n \quad (2.19)$$

ค่าความถี่ธรรมชาติ, อัตราแอมป์ปิ้งของรูปจะเป็นพารามิเตอร์ที่เราสามารถกำหนดได้โดยกำหนดค่าพารามิเตอร์ดังกล่าว เราจะกำหนดโดยพิจารณาจากความต้องการต่อการตอบสนองของรูปในสภาวะทรานส์เซียน ความสามารถมอดคูเลทความถี่ที่ต้องการในกรณีรูปถูกมอดคูเลทด้วยสัญญาณเบสแบนด์และเสถียรภาพของรูป


2.8 วงจรกรองสัญญาณ (Filter)

วงจรการกรองสัญญาณความถี่ หรือวงจรฟิลเตอร์ที่เรารู้จักกันนี้มีหน้าที่สำคัญคือยอมให้สัญญาณความถี่ที่ต้องการผ่านไปได้ ในขณะที่เดียวกันก็จะกำจัดหรือลดทอนความถี่อื่นใดที่นอกเหนือจากความถี่ที่ต้องการ

เราสามารถแบ่งวงจรกรองขั้นพื้นฐานตามอุปกรณ์ที่นำมาประกอบเป็นวงจรกรองได้ 2 แบบด้วยกันคือ

1.) วงจรกรองแบบพาสซีฟ (Passive Filter)

วงจรกรองความถี่ในลักษณะนี้จะประกอบด้วยขดลวดเหนี่ยวนำ (Inductor) ตัวเก็บประจุ (Capacitor) และอาจจะมีตัวต้านทานประกอบรวมอยู่ด้วย ดังแสดงดังรูปที่ 2.16




รูปที่ 2.16 แสดงวงจรแบบพาสซีฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรกรองความถี่แบบพาสซีฟนี้บางความถี่มักประสบปัญหาในเรื่องขนาดของอุปกรณ์ คือไม่สามารถหาขนาดเห็นขย่นำได้ตามขนาดที่ต้องการจากการคำนวณออกแบบวงจร ทำให้มีข้อจำกัดในเรื่องความสามารถหรือประสิทธิภาพของวงจร แต่สามารถตอบสนองความถี่สูงได้ดี และสามารถใช้งานได้โดยไม่ต้องมีแหล่งจ่ายใด ๆ ทั้งสิ้น

2.) วงจรกรองความถี่แบบแอคทีฟ (Active Filter)

วงจรกรองความถี่ประเภทนี้จะใช้อุปกรณ์ประเภทแอคทีฟ เช่น ออปแอมป์ ทรานซิสเตอร์ มาต่อร่วมกับตัวเก็บประจุและตัวต้านทาน ซึ่งจะช่วยให้ประสิทธิภาพของวงจรกรองดีขึ้น แสดงในรูปที่ 2.17




รูปที่ 2.17 แสดงวงจรกรองแบบแอคทีฟ

วงจรกรองประเภทนี้มีข้อดีกว่าวงจรแบบพาสซีฟ คือการออกแบบและการปรับแต่งง่าย ขนาดเล็ก มีราคาถูก และมีเสถียรภาพในการทำงานสูง ดังนั้นจึงนิยมใช้วงจรกรองชนิดนี้มากกว่า เมื่อพิจารณาในด้านการใช้งานแล้ววงจรกรองจะถูกใช้งาน 4 ลักษณะ ดังจะกล่าวต่อไปนี้

2.8.1 วงจรกรองความถี่ต่ำผ่าน (Low pass filter)

วงจรกรองความถี่ชนิดนี้จะยอมให้สัญญาณที่มีความถี่ตั้งแต่ 0 เฮิรตซ์ไปจนถึงความถี่ที่กำหนด (f_0) ผ่านวงจรความถี่ไปได้ ส่วนความถี่ตั้งแต่ความถี่ที่กำหนดขึ้นไปจนถึงความถี่อนันต์จะไม่สามารถผ่านไปได้ ดังรูปที่ 2.18




รูปที่ 2.18 วงจรกรองความถี่ต่ำผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.8.2 วงจรกรองความถี่สูงผ่าน (High pass filter)


วงจรกรองความถี่ชนิดนี้จะยอมให้สัญญาณที่มีความถี่ตั้งแต่ (f_0) ไปจนถึงความถี่อนันต์ผ่านไปได้ ส่วนความถี่ที่ต่ำกว่าความถี่ที่กำหนดจะไม่สามารถผ่านไปได้ดังรูปที่ 2.19



รูปที่ 2.19 วงจรกรองความถี่สูงผ่าน

2.8.3 วงจรกรองความถี่แถบความถี่ผ่าน (Band Pass Filter)

วงจรกรองความถี่ชนิดนี้จะยอมให้ความถี่ผ่านไปได้เป็นย่านความถี่ โดยความถี่ที่ผ่านไปได้จะอยู่ในย่านความถี่ โดยความถี่ที่ผ่านไปได้จะอยู่ในความถี่ที่เรากำหนด 2 จุด คือ f_{o1} และ f_{o2} คือความถี่ที่ต่ำกว่า f_{o1} และสูงกว่าความถี่ f_{o2} จะไม่สามารถผ่านไปได้ ดังรูปที่ 2.20




รูปที่ 2.20 วงจรกรองแถบความถี่ผ่าน

2.8.4 วงจรกรองตัดแถบความถี่ (Band stop filter)


วงจรกรองความถี่ชนิดนี้บางครั้งเรียกว่า Band - Reject Filter หรือ Band Elimination หรือ Notch (นีออตช์) Filter วงจรนี้ตรงข้ามกับการใช้งานลักษณะแถบความถี่ผ่าน ความถี่ในช่วงที่สูงกว่า f_{o1} และต่ำกว่า f_{o2} จะถูกตัดทิ้งไป แต่ความถี่ที่ต่ำกว่า f_{o1} และสูงกว่า f_{o2} จะสามารถผ่านไปได้ ดังรูปที่ 2.21

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.23 ตัวถดถรห้ส

จะเห็นได้ว่า สัญญาณอินพุต S ที่เข้าตัวเข้ารหัส เมื่อผ่านเข้าที่ตัวถดถรห้ส จะได้สัญญาณเอาต์พุท R ที่เหมือนกับ S นอกจากนี้ เราสามารถเพิ่มจุด feed 1 สัญญาณให้มากขึ้นและจะทำให้จำนวนลำดับมากขึ้น โดยใช้เนนค้เกทและเอ็กคลูซีฟออร์เกทมาช่วยในการรวมสัญญาณอินพุทกำลังที่สร้างขึ้น โดยอาศัยหลักการนี้จะทำให้สามารถเข้ารหัสข้อมูลได้มากยิ่งขึ้นเพราะฉะนั้นตัวเข้ารหัสและตัวถดถรห้สจะต้องมีรหัสควบคุม (control code) A,B,C ตรงกันซึ่งจะทำให้ข้อมูลที่อินพุทของตัวเข้ารหัสและข้อมูลทางเอาต์พุทของตัวถดถรห้สเหมือนกัน



รูปที่ 2.24 ตัวเข้ารหัสโปรแกรมได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.25 ตัวถอดรหัสโปรแกรมได้

2.9.1 จำนวนของบิต "0" และ "1" ที่ได้จากรหัสแบบกึ่งสุ่ม

จำนวนของบิต "0" และ "1" ที่ได้จากรหัสแบบกึ่งสุ่มจะขึ้นอยู่กับลำดับที่ผลิตได้ เช่น ถ้าใช้ชิพรีจิสเตอร์ 3 ตัว จะได้ความยาวของลำดับเท่ากับ $2^3 - 1 = 7$ บิตซึ่งเป็นจำนวนคี่จะให้จำนวน "1" มากกว่า "0" อยู่ 1 หรือจำนวน "0" จะมากกว่า "1" อยู่ 1 ก็เป็นไปได้ทั้งสองอย่าง แต่ถ้าลำดับที่ผลิตได้เป็นจำนวนคู่ และจะไม่คิดในกรณีที่สถานะเริ่มต้นเป็น 0 หมดจำนวนของ "0" และ "1" จะมีค่าเท่ากันแต่อย่างไรก็ตามจะเห็นว่าเป็นไปได้ที่ลำดับจะเป็นจำนวนคู่ต่อเนื่องจากสูตร $L = 2^m - 1$ มันจะได้เป็นจำนวนคี่ตลอด

2.9.2 ลำดับอิสระ

ในรายละเอียดการออกแบบ Parity Generator เราสามารถเลือกจุดแท้ป หรือจุดป้อนกลับได้หลายจุด อาจจะไม่เป็นไปตามตารางก็ได้ โดยจำนวนลำดับที่ได้ ในแต่ละวิธีการของการเลือกจุดป้อนกลับจะมีค่าเท่ากับ

$$S = (L-1)/m$$

$$L = 2^m - 1$$

ซึ่ง S เราจะเรียกว่าเป็นลำดับอิสระ ถ้าเรานำลำดับอิสระมาหารสองก็จะได้ครึ่งหนึ่งของลำดับอิสระและอีกครึ่งหนึ่งที่เหลือนั้นจะเป็นกระจกเงาของมันเอง


ตัวอย่าง

$$m = 3$$

$$L = 2^3 - 1 = 7$$

$$S = (7-1)/3 = 2$$

เมื่อเราใช้ชิพรีจิสเตอร์ 3 ตัว จะสามารถสร้างลำดับอิสระที่ไม่ซ้ำกัน 2 ลำดับ และจะมีกระจกเงาของมันเองเท่ากับ $S/2 = 1$ แสดงในรูปที่ 2.26



รูปที่ 2.26 การเกิดกระจกเงา

2.9.3 กลุ่มของบิต “0” หรือ “1” ที่ได้จกลำดับแบบกึ่งสุ่ม

เอาท์พุทที่ได้จกลำดับแบบกึ่งสุ่ม ซึ่งมีความยาว $L = 2^m - 1$ เอาท์พุทที่ได้สามารถแยกออกเป็นกลุ่มๆของบิตที่ต่อเรียงกันไป สมมุติว่าเรามีลำดับกึ่งสุ่มเป็นดังนี้ 1 1 1 0 0 1 0 ในที่นี้ $M = 3$ ดังนั้นลำดับจะเป็นกลุ่มๆคือ 1 กลุ่มของ $M (=3)$ คือบิต “1” และ 1 กลุ่มของ $M-1 (=2)$ คือบิต “0” และ 1 กลุ่มของ $M-1 (=1)$ คือบิต “1” และ 1 กลุ่มของ $M-2 (=1)$ ของบิต “0”


2.10 Self Synchronous Scrambling (SSS)

Self synchronous scrambling เป็นเทคนิคการเข้ารหัสแบบหนึ่งที่ใช้ชิพรีจิสเตอร์ สำหรับการเข้ารหัสรวมทั้งการถอดรหัส สัญญาณข้อมูลโดยข้อมูลที่เข้ามาจะถูกเข้ารหัส โดยผ่านตรงไปยัง ชิพรีจิสเตอร์ (ในที่นี้ใช้ดีฟลิปฟลอป) และเอ็คคลูซีฟออร์เกท โดยที่ขบวนการในการเข้ารหัสและการถอดรหัสจะเป็นลักษณะเดียวกันแต่อินพุทและเอาท์พุทจะกลับกัน

ในระบบ SSS. สถานะของชิพรีจิสเตอร์ ที่ใช้ในการเข้ารหัสและการถอดรหัสจะซิงโครไนซ์ กันโดยอัตโนมัติโดยที่ไม่ต้องเพิ่มขบวนการในการ ซิงโครไนซ์ อีกเลย

บล็อกไดอะแกรมตามรูปที่ 2.27 นี้เป็นโครงสร้างของการเข้ารหัสและการถอดรหัส ซึ่งกำหนด

โดย characteristic polynomial ซึ่งจากบล็อกนี้จะใช้ characteristic polynomial $\sum_{i=0}^L \varphi_i x^i$ เมื่อ $\varphi_0 = 1$



รูปที่ 2.27 บล็อกไดอะแกรมพื้นฐานของระบบ SSS

ในระบบ SSS. ลำดับสัญญาณอินพุท $\{b_k\}$ จะเป็นตัวควบคุมสถานะของซีพรีจิสเตอร์ในการเข้ารหัสและลำดับของสัญญาณที่ผ่านการเข้ารหัส $\{\tilde{b}_k\}$ จะควบคุมสถานะของซีพรีจิสเตอร์ในขบวนการถอดรหัส ลำดับสัญญาณอินพุท $\{b_k\}$ ในขบวนการเข้ารหัสจะมีข้อมูลสถานะของซีพรีจิสเตอร์ และสัญญาณ $\{\tilde{b}_k\}$ ก็จะส่งข้อมูลเหล่านั้นมายังภาคถอดรหัส เพื่อใช้ในการซิงโครไนซ์ โดยการซิงโครไนซ์จะเกิดขึ้นเมื่อจำนวนของข้อมูลที่รับเข้ามาเต็มใน ซีพรีจิสเตอร์ ดังนั้นระบบ SSS. จึงแตกต่างจากระบบอื่นที่ต้องมีขบวนการพิเศษในการซิงโครไนซ์ แต่เมื่อเกิดบิตผิดพลาดขึ้นในสัญญาณเข้ารหัส $\{\tilde{b}_k\}$ ระหว่างการส่งข้อมูล bit error เหล่านี้จะอยู่ใน register ของขบวนการถอดรหัสด้วย เรียกการเกิดความผิดพลาดของข้อมูลเหล่านี้ว่า error - multiplication phenomenon

ในระบบ SSS. ข้อมูลที่เข้ามาจะควบคุมสถานะของ ซีพรีจิสเตอร์ในการเข้ารหัส และสัญญาณที่ถูกเข้ารหัสเรียบร้อยแล้วจะไปควบคุมสถานะของซีพรีจิสเตอร์ในขบวนการถอดรหัส อีกครั้งหนึ่ง

2.10.1 การเข้ารหัส (Scramble)

พิจารณาระบบ SSS. ในรูปที่ 2.27(a) ซึ่งมี characteristic polynomial $\psi(x) = \sum_{i=0}^L \varphi_i x^i$ สถานะของซีพรีจิสเตอร์ตัวที่ j th ที่เวลา k คือ $d_{j,k}, j = 0, 1, \dots, L-1$ ซึ่งเราจะใช้สถานะก่อนหน้า $d_{j,k-1}, j = 0, 1, \dots, L-1$ มาพิจารณา ซึ่งเป็นไปตามความสัมพันธ์

$$d_{j,k} = \begin{cases} d_{j+1,k-1}; j = 0, 1, \dots, L-2 \\ \sum_{i=0}^{L-1} \varphi_{L-1-i} d_{j,k-1} + b_{k-1}; j = L-1 \end{cases} \quad (2.20)$$


ในรูปแบบ k th state vector $d_k, k = 1, 2, \dots$ ซึ่งแสดงได้โดย $(k-1)$ th state vector d_{k-1} และ k th input signal b_k ดังนี้

$$d_k = A_{\psi_r(x)}^i \cdot d_{k-1} + b_{k-1} e_{L-1} \quad (2.21)$$

$$\text{เมื่อ } A_{\psi_r(x)} = \begin{bmatrix} 0 & 0 & \cdots & 0 & \varphi_L \\ 1 & 0 & \cdots & 0 & \varphi_{L-1} \\ 0 & 1 & \cdots & 0 & \varphi_{L-2} \\ \vdots & \vdots & \ddots & \vdots & \vdots \\ 0 & 0 & \cdots & 1 & \varphi_1 \end{bmatrix} \quad (2.22)$$

สังเกตสัญญาณ scrambled signal \tilde{b}_k ที่เข้าไปที่ shift register ตัวสุดท้ายของภาคเข้ารหัส เพื่อเปลี่ยนไปเป็นสถานะถัดไป $d_{L-1,k+1}$ หรือ $\tilde{b}_k = e_{L-1}' \cdot d_{k+1}$, เราสามารถสร้างสมการจากเงื่อนไขดังกล่าวได้ดังนี้

$$\tilde{b}_k = e_{L-1}' \cdot A_{\psi_r(x)}^i \cdot d_k + b_k \quad (2.23)$$



รูปที่ 2.28 SSS scrambler characteristic polynomial $\psi(x) = x^7 + x + 1$

ตัวอย่างที่ 2.10.1 เราพิจารณาภาคเข้ารหัส ดังรูปที่ 2.28 ซึ่งมี characteristic polynomial $\psi(x) = x^7 + x + 1$ ซึ่งจะได้

$$A\psi_r(x) = \begin{bmatrix} 0 & 0 & 0 & 0 & 0 & 0 & 1 \\ 1 & 0 & 0 & 0 & 0 & 0 & 0 \\ 0 & 1 & 0 & 0 & 0 & 0 & 0 \\ 0 & 0 & 1 & 0 & 0 & 0 & 0 \\ 0 & 0 & 0 & 1 & 0 & 0 & 0 \\ 0 & 0 & 0 & 0 & 1 & 0 & 0 \\ 0 & 0 & 0 & 0 & 0 & 1 & 1 \end{bmatrix} \quad (2.24)$$

ถ้าสถานะเริ่มต้น state vector d_0 คือ $[1000101]^T$ และสัญญาณอินพุต $\{b_k\}$ คือ

$$\{b_k\} = \{1, 0, 1, 1, 1, 0, 1, 0, 1, 1, 0, 1, 0, 0, 0, 0, 0, 1, 1, \dots\} \quad (2.25)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากนั้นด้วยสมการ(2.21) state vector d_k จะแสดงได้ดังตารางที่ 2.27 ดังนั้นด้วยสมการ(2.23)จะได้สัญญาณ scrambled signal $\{\tilde{b}_k\}$ ดังนี้

$$\{\tilde{b}_k\} = \{1, 1, 0, 1, 1, 1, 1, 0, 0, 1, 1, 0, 0, 1, 1, 1, 0, 1, 0, 1, \dots\} \quad (2.26)$$

และถ้าจำนวนตัวเลขของสัญญาณอินพุต b_k แต่ละ elements ที่เข้ามา มีจำนวนเพียงพอ state vector d_k ในขบวนการเข้ารหัสจะสามารถแสดงในเทอมของ b_k ได้ซึ่งอธิบายได้ด้วย 2 ทฤษฎีคือ

ทฤษฎีที่ 2.10.1 สำหรับการเข้ารหัส ที่มี characteristic polynomial เป็น $\psi(x) = \sum_{i=0}^L \varphi_i x^i$ สถานะของ state vector $d_k, k=L, L+1, \dots$, แสดงได้โดย

$$d_k = [\tilde{b}_{k-L}, \tilde{b}_{k-L+1}, \dots, \tilde{b}_{k-1}] \quad (2.27)$$

ทฤษฎีที่ 2.10.2 สำหรับการเข้ารหัสที่มี characteristic polynomial เป็น $\psi(x) = \sum_{i=0}^L \varphi_i x^i$ และมี scrambled signal $\tilde{b}_k, k=L, L+1, \dots$, แสดงได้โดย

$$\tilde{b}_k = b_k + \sum_{i=1}^L \varphi_i \tilde{b}_{k-i} \quad (2.28)$$

ตัวอย่างที่ 2.10.2 สำหรับการเข้ารหัส ดังรูป 2.28 characteristic polynomial $\psi(x) = x^7 + x + 1$ เราสามารถบอกสถานะของ state vector d_k เมื่อ $k = 7, 8, \dots$, ได้ดังตาราง 2.2 โดยใช้สมการ(2.27) และสามารถบอกค่า scrambled signal \tilde{b}_k ได้จากสมการ(2.28) เมื่อ $k = 7, 8, \dots$, ซึ่งถ้าใช้ $\psi(x) = x^7 + x + 1$ พิจารณาค่า \tilde{b}_k จากสมการ(2.28) จะได้ $\tilde{b}_k = b_k + \tilde{b}_{k-1} + \tilde{b}_{k-7}$ เช่น initial state vector $d_0 = [1000101]^t$ และสัญญาณ input $\{b_k\}$ ตามสมการ(6) จะได้ 7 ค่าแรกของ scrambled signal $\{\tilde{b}_k\}$ ดังนี้ $\tilde{b}_0 = 1, \tilde{b}_1 = 1, \tilde{b}_2 = 0, \tilde{b}_3 = 1, \tilde{b}_4 = 1, \tilde{b}_5 = 1, \tilde{b}_6 = 1$ ถ้าเราแทนค่า $k = 7$ ตามสมการ \tilde{b}_k ข้างต้นจะได้ $\tilde{b}_7 = b_7 + \tilde{b}_6 + \tilde{b}_0 = 0$ และเช่นเดียวกันสำหรับค่า $k = 8, 9, \dots$, ก็จะได้ scrambled signal $\{\tilde{b}_k\}$ ดังสมการ (2.26)

ตารางที่ 2.2 state vector d_k และ scrambled signal $\{\tilde{b}_k\}$ ของระบบ การเข้ารหัส ในรูปที่ 2.27 (a) สำหรับสัญญาณอินพุต $\{b_k\}$ จากสมการ(2.25)

k	d_0	$\{b_k\}$	$\{\tilde{b}_k\}$
0	$\begin{matrix} t \\ [1000101] \end{matrix}$	1	1
1	$\begin{matrix} t \\ [0001011] \end{matrix}$	0	1
2	$\begin{matrix} t \\ [0010111] \end{matrix}$	1	0
3	$\begin{matrix} t \\ [0101110] \end{matrix}$	1	1
4	$\begin{matrix} t \\ [1011101] \end{matrix}$	1	1
5	$\begin{matrix} t \\ [0111011] \end{matrix}$	0	1
6	$\begin{matrix} t \\ [1110111] \end{matrix}$	1	1
7	$\begin{matrix} t \\ [1101111] \end{matrix}$	0	0
8	$\begin{matrix} t \\ [1011110] \end{matrix}$	1	0
9	$\begin{matrix} t \\ [0111100] \end{matrix}$	1	1
10	$\begin{matrix} t \\ [1111001] \end{matrix}$	1	1
11	$\begin{matrix} t \\ [1110011] \end{matrix}$	0	0
12	$\begin{matrix} t \\ [1100110] \end{matrix}$	1	0
13	$\begin{matrix} t \\ [1001100] \end{matrix}$	0	1
14	$\begin{matrix} t \\ [0011001] \end{matrix}$	0	1
15	$\begin{matrix} t \\ [0110011] \end{matrix}$	0	1
16	$\begin{matrix} t \\ [1100111] \end{matrix}$	0	0
17	$\begin{matrix} t \\ [1001110] \end{matrix}$	0	1
18	$\begin{matrix} t \\ [0011101] \end{matrix}$	1	0
19	$\begin{matrix} t \\ [0111010] \end{matrix}$	1	1
⋮	⋮	⋮	⋮

ตารางที่ 2.2 state vector d_k และ scrambled signal $\{\tilde{b}_k\}$ ของระบบเข้ารหัส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.10.2 การถอดรหัส (Descramble)

เช่นกัน เราพิจารณา self synchronous descrambler ตามรูปที่ 2.27 (b) ที่มี characteristic polynomial เป็น $\psi(x) = \sum_{i=0}^L \varphi_i x^i$ เมื่อสถานะของ jth shift register ที่เวลา k, $\hat{d}_{j,k}$, $j=0,1,\dots,L-1$ ซึ่งจะพิจารณาจากสถานะก่อนหน้า $\hat{d}_{j,k-1}$, $j=0,1,\dots,L-1$ ดังสมการ

$$\hat{d}_{j,k} = \begin{cases} \hat{d}_{j+1,k-1}; j = 0,1,\dots,L-2 \\ \hat{b}_{k-1}; j = L-1 \end{cases} \quad (2.29)$$

เราจะได้ vector


$$\hat{d}_k = \tilde{O}_L \cdot \hat{d}_{k-1} + \hat{b}_{k-1} e_{L-1} \quad (2.30)$$

สำหรับสถานะของ state vector \hat{d}_k , ซึ่ง \tilde{O} เป็น Upper-diagonal matrix กำหนดโดย

$$\tilde{O}_L = \begin{bmatrix} O_{(L-1) \times 1} & I_{(L-1)(L-1)} \\ 0 & O_{1 \times (L-1)} \end{bmatrix} \quad (2.31)$$

สัญญาณ \hat{b}_k จะได้รับข้อมูลจริงที่มากับสัญญาณ \tilde{b}_k ซึ่งมาจากภาคเข้ารหัส ดังนั้นเราจะได้

$$\hat{b}_k = e_{L-1}' \cdot A_{\psi_r(x)}' \cdot \hat{d}_k + \tilde{b}_k \quad (2.32)$$



รูปที่ 2.29 SSS descrambler characteristic polynomial $\psi(x) = x^7 + x + 1$

ตัวอย่างที่ 2.10.3 เราพิจารณาการถอดรหัส ดังรูปด้านบน ซึ่งมี characteristic polynomial $\psi(x) = x^7 + x + 1$ ถ้า initial state vector $\hat{d}_0 = [0110010]^T$ จากนั้นด้วยสมการ(2.29) สถานะของ \hat{d}_k สำหรับสัญญาณ \tilde{b}_k ในสมการ(2.26) จะเป็นดังตาราง 2.2 ดังนั้นด้วยสมการ(2.31) จะได้สัญญาณ descrambled $\{\hat{b}_k\}$ ดังนี้

$$\{\hat{b}_k\} = \{1, 1, 0, 1, 0, 1, 0, 0, 1, 1, 1, 0, 1, 0, 0, 0, 0, 0, 1, 1, \dots\} \tag{2.33}$$

โดยที่ state vector \hat{d}_k ทางด้านตัวถอดรหัส และ descrambled signal \hat{b}_k สามารถแสดงในเทอมของ scrambled signal \tilde{b}_k ถ้าจำนวนของสัญญาณ \tilde{b}_k ที่เข้ามามีเพียงพอ ซึ่งอธิบายได้ด้วย 2 ทฤษฎี

ทฤษฎีที่ 2.10.3 สำหรับการถอดรหัส ที่มี characteristic polynomial เป็น $\psi(x) = \sum_{i=0}^L \varphi_i x^i$, kth state vector $\hat{d}_k, k = L, L+1, \dots$, แสดงได้โดย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\hat{d}_k = [\tilde{b}_{k-L} \quad \tilde{b}_{k-L+1} \quad \dots \quad \tilde{b}_{k-1}]' \quad (2.34)$$

ไม่คำนึงถึง initial state vector \hat{d}_0

ตาราง 2.3 state vector \hat{d}_k และ descrambled signal $\{\hat{b}_k\}$ ในสมการ(2.26) (เครื่องหมาย * แสดงสถานะเริ่มต้น 7 สถานะ ซึ่ง $\hat{d}_k \neq d_k$ และ $\hat{b}_k \neq b_k$ เพื่อให้สอดคล้องกับค่า d_k และ b_k ในตาราง 2.2)

k	\hat{d}_0	$\{\tilde{b}_k\}$	$\{\hat{b}_k\}$
*0	$\begin{matrix} t \\ [0110010] \end{matrix}$	1	1
*1	$\begin{matrix} t \\ [1100101] \end{matrix}$	1	1
*2	$\begin{matrix} t \\ [1001011] \end{matrix}$	0	0
*3	$\begin{matrix} t \\ [0010110] \end{matrix}$	1	1
*4	$\begin{matrix} t \\ [0101101] \end{matrix}$	1	0
*5	$\begin{matrix} t \\ [1011011] \end{matrix}$	1	1
*6	$\begin{matrix} t \\ [0110111] \end{matrix}$	1	0
7	$\begin{matrix} t \\ [1101111] \end{matrix}$	0	0
8	$\begin{matrix} t \\ [1011110] \end{matrix}$	0	1
9	$\begin{matrix} t \\ [0111100] \end{matrix}$	1	1
10	$\begin{matrix} t \\ [1111001] \end{matrix}$	1	1
11	$\begin{matrix} t \\ [1110011] \end{matrix}$	0	0
12	$\begin{matrix} t \\ [1100110] \end{matrix}$	0	1
13	$\begin{matrix} t \\ [1001100] \end{matrix}$	1	0
14	$\begin{matrix} t \\ [0011001] \end{matrix}$	1	0
15	$\begin{matrix} t \\ [0110011] \end{matrix}$	1	0
16	$\begin{matrix} t \\ [1100111] \end{matrix}$	0	0
17	$\begin{matrix} t \\ [1001110] \end{matrix}$	1	0
18	$\begin{matrix} t \\ [0011101] \end{matrix}$	0	1
19	$\begin{matrix} t \\ [0111010] \end{matrix}$	1	1
⋮	⋮	⋮	⋮
⋮	⋮	⋮	⋮

ตาราง 2.3 state vector \hat{d}_k และ descrambled signal $\{\hat{b}_k\}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทฤษฎี 2.10.4 สำหรับการถอดรหัส ซึ่งมี characteristic polynomial เป็น $\psi(x) = \sum_{i=0}^L \varphi_i x^i$, kth descrambled signal $\hat{b}_k, k=L, L+1, \dots$, แสดงได้โดย

$$\hat{b}_k = \sum_{i=0}^L \varphi_i \tilde{b}_{k-i} \quad (2.35)$$

ไม่คำนึงถึง initial state vector \hat{d}_0

ตัวอย่างที่ 2.10.4 การถอดรหัส ในรูปที่ 2.10.2 ที่มี characteristic polynomial เป็น $\psi(x) = x^7 + x + 1$ เราสามารถบอกสถานะของ state vector \hat{d}_k เมื่อ $k = 7, 8, \dots$, ได้ดังตาราง 2.10.2 โดยใช้สมการ(2.34) และโดยสมการ(2.16) kth descrambled signal $\hat{b}_k, k = 7, 8, \dots$, จะเป็น $\tilde{b}_k + \tilde{b}_{k-1} + \tilde{b}_{k-7}$ เมื่อ $k=7$ จะได้ $\hat{b}_7 = \tilde{b}_7 + \tilde{b}_6 + \tilde{b}_0$ ซึ่งจะได้ค่า 0 (เมื่อใช้ค่า \tilde{b}_k ในสมการ(2.26)) และลักษณะเดียวกันนำมาประยุกต์ใช้ที่ $k=8, 9, \dots$, เราก็จะได้ descrambled signal $\{\hat{b}_k\}$ ดังสมการ (2.32)

2.10.2 Self-Synchronization

ในการตรวจสอบว่าระบบ SSS. มีการซิงโครไนส์เซชันได้อย่างไร เราเปรียบเทียบทฤษฎี 2.10.1 และ 2.10.2 กับทฤษฎี 2.10.3 และ 2.10.4 ตามลำดับ เราสามารถหาข้อสรุปได้ด้วย 2 ทฤษฎี ตามคุณสมบัติของ self-synchronization คือ

ทฤษฎี 2.10.5 ถ้าการเข้ารหัสและถอดรหัสที่มี characteristic polynomial เป็น $\psi(x) = \sum_{i=0}^L \varphi_i x^i$, kth state vector $\hat{d}_k, k=L, L+1, \dots$, ของภาคถอดรหัสจะเหมือนกันกับ kth state vector d_k ของภาคเข้ารหัสโดยไม่คำนึงถึง initial state vector d_0 ของภาคเข้ารหัส และ initial state vector \hat{d}_0 ของภาคถอดรหัส

ทฤษฎี 2.10.6 ถ้าการเข้ารหัสและถอดรหัสที่มี characteristic polynomial เป็น $\psi(x) = \sum_{i=0}^L \varphi_i x^i$, kth descrambler signal $\hat{b}_k, k=L, L+1, \dots$, จะเหมือนกันกับ kth input signal b_k โดยไม่คำนึงถึง initial state vector ของภาคเข้ารหัสและ initial state vector \hat{d}_0 ของภาคถอดรหัส

ความหมายของทฤษฎีคือ ถ้าจำนวนของข้อมูล (scrambled data) ที่รับได้เท่ากับความยาวของตัวเข้ารหัสและตัวถอดรหัส (จำนวนชิฟรียิตเตอร์) จะทำให้ descrambler state vector เกิดการ ซิงโครไนส์ กับ scrambler state vector โดยอัตโนมัติ เป็นผลทำให้สัญญาณเอาต์พุตของภาคถอดรหัส ตรงกันกับสัญญาณอินพุตที่ภาคเข้ารหัสซึ่งการซิงโครไนส์เซชัน นี้เกิดขึ้นโดยไม่ต้องมีกระบวนการพิเศษใดๆ หรือเรียกว่าเกิดการซิงโครไนส์ด้วยตัวเองในระบบ SSS.

2.10.3 Error-multiplication

พิจารณาคุณสมบัติ error-multiplication ของระบบ SSS. ซึ่งจะทำการตรวจสอบจำนวน error ที่เกิดขึ้นใน descrambled signal $\{\hat{b}_k\}$ เนื่องจาก bit error ในสัญญาณ scrambled signal $\{\tilde{b}_k\}$ ซึ่งเกิดขึ้นระหว่างการส่ง เราจะอธิบายในเทอมของ weight of the characteristic polynomial $\psi(x)$ ดังนี้

Definition 2.10.7 (weight of characteristic polynomial) ถ้า characteristic polynomial เป็น $\psi(x) = \sum_{i=0}^L \varphi_i x^i$ เรากำหนด weight $W[\psi(x)]$ คือจำนวนสัมประสิทธิ์ของ φ_i ที่เป็น 1

ตัวอย่าง 2.10.5 ถ้า characteristic polynomial $\psi(x) = x^7 + x + 1$ ซึ่งมีสัมประสิทธิ์ 3 ตัวที่เป็น 1 $\varphi_0, \varphi_1, \varphi_7$ ดังนั้น weight ของมัน $W[x^7+x+1]$ ก็จะเท่ากับ 3

ทฤษฎี 2.10.8 คู่อการเข้ารหัสและถอดรหัส ที่มี characteristic polynomial $\psi(x) = \sum_{i=0}^L \varphi_i x^i$ ถ้า weight $W[\psi(x)]$ เป็น ω เช่น $\varphi_j = 1$ สำหรับ $j=0,1,\dots,\omega-1$ แต่ถ้า kth scrambled signal \tilde{b}_k เมื่อ $k=L, L+1, \dots$, เกิด error ขึ้น descrambled signal elements $\hat{b}_{k+i}, j=0,1,\dots,\omega-1$ จะ error ทั้งหมด

จากทฤษฎีแสดงว่า จำนวน error ใน descrambled signal เกิดขึ้นจาก bit error บิตเดียวในภาคเข้ารหัส จะเท่ากับ weight of the characteristic polynomial

ตัวอย่าง 2.10.6 คู่อการเข้ารหัสและถอดรหัส ในรูป 2.28 ,2.29 weight ของ characteristic polynomial $\psi(x) = x^7+x+1$ คือ 3 ดังนั้น ในระบบ SSS, error-multiplication factor ก็คือ 3 ถ้า $\tilde{b}_8=0$ ใน scrambled signal $\{\tilde{b}_k\}$ ในสมการ(2.26) ถ้าเกิด error จะกลายเป็น 1 ทำให้ \hat{b}_8, \hat{b}_9 ที่ด้านตัวถอดรหัส เป็น 0 และ \hat{b}_{15} เป็น 1 ซึ่งสามารถตรวจสอบได้ด้วยสมการ (2.35)

บทที่ 3

การสร้างและการออกแบบ

3.1 วงจรกรองสัญญาณ

โดยทั่วไปในระบบการเข้ารหัส ไม่ว่าจะ เป็น PCM หรือ DM เฉพาะส่วนแปลงจากอนาลอกเป็น ดิจิตอล ต้องมีวงจรกรองความถี่ หรือ ฟิเตอร์ ในการจำกัดความถี่เข้ามามากที่สุด ให้น้อยกว่าครึ่งหนึ่งของ อัตราการสุ่ม ดังนั้นวงจรกรองความถี่ที่ใช้กับสัญญาณในย่านความถี่เสียง จะต้องใช้วงจรกรองความถี่ต่ำ ส่วนในการออกแบบนั้นได้ใช้รูปกราฟในการหาค่าต่างๆซึ่งอยู่ในภาคผนวกตัวจริงเป็นแบบแอดทีฟ ก็คือ ใช้อุปกรณ์พวกอซีและต้องนำมาต่อร่วมกับตัวต้านและตัวเก็บประจุวงจรกรองความถี่ทางด้านส่งและด้าน รับ ในโครงการนี้จะใช้วงจรกรองความถี่ต่ำผ่านที่เหมือนกัน ก็คือจะอยู่ในช่วงของความถี่ในย่านความถี่ เสียงคือประมาณ 0-4 kHz. ในการออกแบบได้เลือกใช้วงจรกรองความถี่ต่ำอันดับที่สี่ แบบบัตเตอร์เวิร์ทเนื่องจากวงจรกรองความถี่แบบบัตเตอร์เวิร์ท มีข้อดีคือสามารถให้ตอบสนองเชิงขนาดของสัญญาณได้เท่าเทียม กันตลอดย่านความถี่ที่ต้องการ ส่วนวงจรกรองความถี่อีกแบบคือ เซบีเชฟ ที่ไม่ได้ใช้เพราะมีข้อเสียคือมีการ กระเพื่อมเกิดขึ้นในช่วงความถี่ที่ยอมให้ผ่าน แต่ข้อดีของมันคือการส่งผ่านแต่ข้อดีของมันคือการส่งผ่าน ของแถบความถี่ที่มีความชันมากจากการทรานเฟอร์ ฟังก์ชันของวงจรกรองความถี่ต่ำผ่านอันดับสองแบบบัต เตอร์เวิร์ทซึ่งมีสมการดังนี้


$$H(s) = \frac{V_2(s)}{V_1(s)} = \frac{K}{s^2 + as + b}$$

โดยที่ a, b เป็นค่าคงที่ในการออกแบบ
K เป็นค่าคงที่

ในกรณีของสมการการทรานเฟอร์ฟังก์ชันที่มีอันดับสูงกว่านี้ก็สามารถหาได้โดยสมการ โพลีโนเมียลอันดับสองเช่นกัน เพียงแต่ตัวหารเป็นนิพจน์ที่มีกำลังสูงสุดตามลำดับนั้นๆและสามารถหาอัตราการ ขยายวงจรกรองความถี่อันดับที่สี่ เนื่องจากว่าอันดับที่สูงๆจะให้ประสิทธิภาพในการกรองความถี่ที่ดียิ่งขึ้น

3.1.1 การออกแบบวงจรกรองความถี่ต่ำผ่าน

ทางภาครับจะต้องใช้วงจรกรองความถี่ต่ำผ่านนี้ในการกรองเอาสัญญาณ FSK เพื่อนำไปตีโมดูเลตสัญญาณข้อมูลออกมา และอีกส่วนที่ต้องใช้วงจรกรองความถี่ต่ำผ่านนี้คือ ใช้ในการกรองสัญญาณเสียงที่ออกจากวงจรแปลงสัญญาณดิจิทัลเป็นอนาลอก



รูปที่ 3.1 วงจรกรองความถี่ต่ำผ่านอันดับสี่แบบบัตเตอร์เวิร์ท

- การออกแบบวงจรกรองความถี่ต่ำผ่านอันดับสี่แบบบัตเตอร์เวิร์ท ความถี่คัทออฟที่ 3.5 kHz. (ใช้กรองความถี่เสียง) ดูกราฟในภาคผนวก เลือกค่า $C=6800$ pF ได้ค่า $K=5$ จากค่า K ที่ได้หาค่า R จากตารางได้ดังนี้

$$C, C1 = 6800 \text{ pF}$$

$$R1 = 10 \text{ k}\Omega$$

$$R2 = 6.8 \text{ k}\Omega$$

$$R3, R4 = 33 \text{ k}\Omega$$

$$R5 = 4.7 \text{ k}\Omega$$

$$R6 = 15 \text{ k}\Omega$$

$$R7, R8 = 39 \text{ k}\Omega$$

- การออกแบบวงจรกรองความถี่ต่ำผ่านอันดับสี่แบบบัตเตอร์เวิร์ท ความถี่คัทออฟที่ 40 kHz. (ใช้กรองสัญญาณ FSK) ดูกราฟในภาคผนวก เลือกค่า $C=150$ pF ได้ค่า $K=17$ จากค่า K ที่ได้หาค่า R จากตารางได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 C, C1 &= 150 \text{ pF} \\
 R1 &= 35 \text{ k}\Omega \\
 R2 &= 13 \text{ k}\Omega \\
 R3, R4 &= 110 \text{ k}\Omega \\
 R5 &= 15 \text{ k}\Omega \\
 R6 &= 50 \text{ k}\Omega \\
 R7, R8 &= 130 \text{ k}\Omega
 \end{aligned}$$

จากนั้นนำค่าอุปกรณ์ต่างๆ ต่อวงจรตามรูปที่ 3.1 ส่วนไอซีที่ใช้จะต้องมีเสถียรภาพในการทำงานที่ดี จะต้องทำการชดเชยความถี่ให้กับตัวไอซี นอกจากนั้นแล้วต้องมีคุณสมบัติทางด้านอัตราขยายและตอบสนองเชิงความถี่ ครอบคลุมย่านความถี่ที่ต้องการทั้งหมด ดังนั้นในโครงการนี้ได้เลือกใช้ไอซีเบอร์ LF 351 นอกจากนั้นชนิดของตัวเก็บประจุก็ต้องเลือกใช้ชนิดที่มีความเที่ยงตรงสูงซึ่งได้ใช้แบบไมลาร์ก็มีความเที่ยงตรงสูง

3.1.2 วงจรกรองความถี่แถบผ่าน


วงจรกรองช่วงความถี่ แบ่งออกเป็น 2 อย่าง คือ narrow band filter และ wide band filter โดย วงจร narrow band filter จะมีค่าแบนด์วิธมากกว่า 0.1 เท่า ของความถี่รีโซแนนซ์ ($B < 0.1 W_r$) และวงจร wide band filter จะมีค่าแบนด์วิธน้อยกว่า 0.1 เท่า ของความถี่รีโซแนนซ์ อัตราส่วนระหว่างความถี่รีโซแนนซ์กับแบนด์วิธเราเรียกว่า quality factor : Q

$$B = \frac{W_r}{Q}$$

$$Q = \frac{W_r}{B}$$

หรือนั่นคือค่า Q ของวงจร narrow band filter จะมีค่ามากกว่า 10 และค่า Q ของวงจร wide band filter จะมีค่าน้อยกว่า 10

สำหรับวงจรกรองความถี่ผ่านเราใช้วงจร Second-Order Positive-Feedback Band-Pass Filter แสดงดังรูป 3.2



รูป 3.2 วงจร Second-Order Positive-Feedback Band-Pass Filter

การออกแบบเราจะกำหนดความถี่ที่ต้องการ กำหนดค่า Q หรือ BW และอัตราขยายที่ต้องการ ขั้นตอนในการออกแบบมีดังนี้

- 1) เลือกค่าคาปาซิเตอร์ และหาค่า K parameter จากกราฟในภาคผนวก
- 2) ใช้ค่า K ที่หาได้จากข้อ 1) มาหาค่าความต้านทานจากกราฟเช่นกัน ซึ่งค่าความต้านทานนี้จะขึ้นอยู่กับค่า Q, BW และอัตราขยายที่เรากำหนด
- 3) เลือกค่าความต้านทานให้ตรงตามกราฟที่ได้และทำการสร้างวงจรจากการออกแบบ

- ที่ความถี่ 128 kHz (.ใช้กรองสัญญาณไหลอท) กำหนดค่า $Q=30$, $G=10$ เลือกค่า $C=30$ pF ดังนั้นจะได้ค่า $K=25$ จะได้ค่า $R_1=220$ k Ω , $R_2=8$ k Ω , $R_3=280$ k Ω , $R_4=400$ k Ω

3.2 การออกแบบ FSK Modulator

ในการออกแบบได้นำเอาไอซีเบอร์ XR-2206 ซึ่งเป็น monolithic function generator กำเนิดรูปคลื่นเอาท์พุทได้ทั้งคลื่นซายน์ คลื่นสามเหลี่ยม คลื่นสี่เหลี่ยม หรือเรมป์(Ramp) โดยมีย่านความถี่ตั้งแต่ 0.01 Hz ถึง MHz ในกรณีนี้เราจะใช้ XR-2206 ในการกำเนิดคลื่นรูปซายน์ ในลักษณะ FSK Generator โดยใช้โทมมิ่ง รีซิสเตอร์ R1 และ R2 ที่ต่อระหว่าง ขา 7 และ ขา 8 กับกราวด์ตามลำดับ โดยที่สัญญาณดิจิทัล (หรือ keying Signal) ที่ป้อนเข้ามาขง ขา 9 ของ ไอซี เป็นตัวกำเนิดสัญญาณทางเอาท์พุท (ขา 12) ถ้าขา 9 อยู่ในสภาวะวงจรเปิดหรือมี V_{in} มากกว่าหรือเท่ากับ 2 V แล้ว R1 จะเป็นตัวกำหนดโทมมิ่งร่วมกับตัวเก็บประจุที่ต่อคร่อมระหว่างขา 5 และขา 6 (หรือในทำนองเดียวกันถ้า ขา 9 มี V_{in} น้อยกว่าหรือเท่ากับ 1V แล้ว R2 จะเป็นตัวกำหนดโทมมิ่งร่วมกับตัวเก็บประจุระหว่างขา 5 และขา 6 เช่นเดียวกัน) จึงทำให้ความถี่ output จะอยู่ในช่วงระหว่าง f_m และ f_s โดยทั้ง f_m และ f_s จะอิสระต่อกันและสามารถเปลี่ยนแปลงความถี่ได้โดยการเลือกค่า R1 และ R2 ตามสมการข้างล่าง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$f_m = 1/R_1C$$

$$f_s = 1/R_2C$$

ตัวเก็บประจุระหว่างขา 5 และขา 6 จะอยู่ในช่วง 1,000pF-100uF ตัวต้านทาน R1 และ R2 จะอยู่ในช่วง 4k -200k

$$(\text{mark- space frequency difference})/(\text{maximum data rate}) \geq 83\%$$

ในที่นี้ให้

$$(f_H - f_L)/(data\ rate) = 90\%$$

$$\begin{aligned} \therefore f_H - f_L &= 16000 \times 0.9 \\ &= 14.4\text{kHz} \end{aligned}$$

โดยที่ ความถี่ต่ำจะต้องมีค่าน้อยกว่า 55% ของความถี่สูง

ในที่นี้ให้

$$\begin{aligned} f_L &= 0.5 f_H \\ f_H &= \frac{14.4\text{kHz}}{0.5} = 28.8\text{kHz} \\ f_L &= 0.5 \times 28.8\text{kHz} = 14.4\text{kHz} \end{aligned}$$

ที่ความเร็วของการรับ-ส่ง 1600 Baud $f_m = 14.4\text{kHz}$, $f_s = 28.8\text{kHz}$ เมื่อทราบค่า f_m และ f_s ก็สามารถหาค่าความต้านทาน R1 และ R2 ได้ โดยกำหนดให้ตัวเก็บประจุระหว่างขา 4 กับขา 5 เป็น 1800 pF (ยังอยู่ในช่วงที่กำหนด)

จากสมการ

$$f_m = 1/R_1C$$

ดังนั้น

$$R_1 = 1/f_mC$$

$$R_1 = 1/(14400 \times 1800 \times 10^{-12})$$

$$R_1 = 38.58\text{ k}\Omega$$


เนื่องจากเราต้องสามารถปรับความถี่ได้อิสระ ดังนั้นจึงใช้โพเทนชิโอมิเตอร์ 50 k Ω และสามารถหา R2 ได้จากสมการเดียวกัน

$$R_2 = 1/f_sC$$

$$R_2 = 1/(28800 \times 1800 \times 10^{-12})$$

$$R_2 = 19.29\text{ k}\Omega$$

ใช้โพเทนชิโอมิเตอร์ 20 k Ω ต่อระหว่างขา 8 กับกราวด์ วงจรจะเป็นดังรูปที่ 3.3 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 วงจร FSK Modulator

- การปรับแต่งระดับเอาต์พุตไฟตรง

ระดับแรงดันไฟตรงที่เอาต์พุต (ขา 2) จะมีค่าโดยประมาณเท่ากับแรงดันไบอัสที่ขา 3 จากวงจรจะเห็นว่าแรงดันที่ขา 3 จะได้จากการแบ่งแรงดันระหว่างค่าความต้านทาน $5.1 \text{ k}\Omega$ สองตัวกับแรงดันไฟเลี้ยงประมาณ 6 V เมื่อแรงดันไฟเลี้ยงในวงจรเป็น +12 โวลต์ และสามารถปรับโดยโพเทนชิโอมิเตอร์ $50 \text{ k}\Omega$ ที่อนุกรมกับขา 3 ดังนั้นการปรับที่ขา 3 ก็เป็นการปรับระดับของสัญญาณเอาต์พุตขา 2 ให้อยู่ในระดับที่ต้องการส่ง

- การปรับการบิดเบี้ยวรูปคลื่นของสัญญาณเอาต์พุต

ขา 13 และ 14 มีไว้สำหรับปรับแต่งรูปคลื่นเพื่อปรับการบิดเบี้ยว (distortion) ของรูปร่างสัญญาณ อันเนื่องมาจากความบิดเบี้ยวฮาร์โมนิก โดยการต่อค่าความต้านทานเข้าไประหว่างขา 13 และ 14 แต่ในคู่มือ XR-2206 แนะนำให้ใช้ค่า 200Ω โดยไม่มีการปรับแต่งแต่อย่างใด

3.3 การออกแบบ FSK Demodulator

จากรูปอุปกรณ์ภายนอกคือ R_0, C_0 จะ set free running frequency หรือ center frequency (f_0) ของ PLL, R_1 จะเซ็ท bandwidth, C_1 เซ็ท Damping factor หรือ filter time constant, C_f และ R_f สำหรับเซ็ท เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Data FSK output ค่าความต้านทาน R_0 (510k) ระหว่างขา 7 และ ขา 8 เป็นตัวป้อนกลับทางบวกเพื่อให้ Transition Time ของ FSK output เร็วขึ้น การหาค่าอุปกรณ์ต่างๆสามารถหาได้ดังนี้

1. การหาค่า center frequency (f_0) ของ PLL ได้จากสมการ

$$f_0 = \frac{f_m + f_s}{2} = \frac{14.4\text{kHz} + 28.8\text{kHz}}{2} = 21.6\text{kHz}$$

2. หาค่า R_0 จากสูตร

$$R_0 = \frac{1}{f_0 C_0} \quad \text{เลือกค่า } C_0 = 1000\text{ pF} \text{ ดังนั้น}$$

$$R_0 = \frac{1}{21.6\text{kHz} * 1000\text{ pF}} = 46.296\text{ k}\Omega \text{ (ใช้ VR } 50\text{k}\Omega)$$

3. หาค่า R_1 เพื่อตั้ง bandwidth จาก

$$R_1 = \frac{R_0 * f_0}{\Delta f}$$

$$\Delta f = |f_s - f_m| = |14.4 - 28.8| = 14.4\text{ kHz}$$

$$R_1 = \frac{(46.296\text{k}) * (21.6\text{kHz})}{14.4\text{kHz}} = 69.45\text{ k}\Omega \text{ (ใช้ VR } 100\text{k}\Omega)$$

4. หาค่า C_1 เพื่อตั้งค่า damping factor

$$\text{damping factor} = 0.25 \sqrt{C_0 / C_1}$$

โดยทั่วไปจะให้ damping factor เท่ากับ 0.5 ดังนั้น


$$C_1 = \frac{C_0}{4} = \frac{1000\text{ pF}}{4} = 250\text{ pF} \text{ (ใช้ค่า } 270\text{ pF)}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5. หาค่า C_f เมื่อค่า $R_f = 100\text{k}\Omega$ และ $R_b = 510\text{k}\Omega$ จะหาค่า C_f ได้จาก

$$C_f = \frac{3}{\text{baudrate}} (\mu\text{F}) = \frac{3}{16\text{kbps}} = 187.5\text{ pF} (\text{ใช้ค่า } 200\text{ pF})$$


จะได้วงจร FSK demodulator 32 kbps. โดยใช้ค่าจากการคำนวณ ดังรูปต่อไปนี้



3.4 การออกแบบตัวเข้ารหัส และตัวถอดรหัส


ในโครงการนี้จะใช้การเข้ารหัสแบบ self synchronous scrambling (SSS.) ซึ่งมีคือไม่ต้องมีกระบวนการในการเช็คสถานะเริ่มต้นของชิพรีจิสเตอร์ให้ซิงโครไนซ์กันเนื่องจากสถานะของชิพรีจิสเตอร์จะซิงโครไนซ์กันโดยอัตโนมัติ จากทฤษฎีในการออกแบบจะต้องกำหนด characteristic polynomial ของระบบก่อนตามสมการ $\sum_{i=0}^L \varphi_i x^i$ เมื่อ $\varphi_0 = 1$ ในที่นี้เรากำหนด characteristic polynomial เป็น $x^3 + x + 1$ จากนั้นนำมาออกแบบได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.5 แสดงบล็อกไดอะแกรม การเข้ารหัสและถอดรหัสที่ใช้

โดยเราจะใช้ดีฟลิปฟล็อป ทำหน้าที่เป็นชิฟริจิสเตอร์และในการชิฟ ข้อมูลจะใช้สัญญาณนาฬิกา 16 kHz. ดังนั้นสัญญาณข้อมูลอินพุตและสัญญาณ scrambled signal จะมีความเร็วเท่าเดิมคือ 16 kbps. แต่รหัสข้อมูลจะเปลี่ยนไป ซึ่งในการใช้งานจริงจะใช้ ไอซี 7474 ซึ่งเป็นดีฟลิปฟล็อป และ ไอซี 74386 ซึ่งเป็นเอ็กคลูซีฟออร์เกต ต่อวงจรดังนี้



รูปที่ 3.6 แสดงวงจรภาคเข้ารหัส




รูปที่ 3.7 แสดงวงจรภาคถอดรหัส

3.5 การออกแบบวงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลและดิจิตอลเป็นอนาลอก

ในโครงการนี้ใช้ไอซี MC34115 ซึ่งเป็นส่วนสำคัญของโครงการที่มีชื่อเรียกเต็มๆว่า Continuously Variable Slope Delta Modulator / demodulator เป็นไอซีที่ทำหน้าที่แปลงสัญญาณอนาลอกเป็นดิจิตอล และแปลงจากข้อมูลดิจิตอลให้เป็นข้อมูลอนาลอกเหมือนเดิม แต่ไอซี MC34115 จะใช้งานเป็นแบบ Simplex ดังนั้นถ้าจะใช้แบบ Full duplex จึงต้องใช้สองตัว ในปัจจุบันวิธีเคลด้ามอดูเลชัน นำมาประยุกต์ใช้กับการสื่อสารหลายรูปแบบ เช่น การสื่อสารโดยใช้ดาวเทียม โทรศัพท์เป็นต้น ปกติแล้วอัตราเร็วของข้อมูลที่ได้จากวิธีเคลด้ามอดูเลชันมีค่าเท่ากับความเร็วของสัญญาณนาฬิกา หรือจะเรียกได้ว่าทำการเข้ารหัสข้อมูล 1 บิตต่อสัญญาณนาฬิกา 1 ลูก และเหตุผลที่เลือกใช้ไอซี MC34115 เป็นตัวแปลงสัญญาณอนาลอกเป็นดิจิตอลซึ่งจริงๆแล้วจะมีวงจรมากมายที่สามารถแปลงจากอนาลอกเป็นดิจิตอลหรือจากดิจิตอลเป็นอนาลอก เนื่องจากว่ามีข้อดีคือโครงสร้างของวงจรมีความซับซ้อนน้อยไม่จำเป็นต้องมีการซิงโครไนซ์กันระหว่างข้อมูลของเครื่องรับและเครื่องส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.8 วงจรเข้ารหัสสัญญาณเสียงสัญญาณเสียง

3.5.1 การออกแบบวงจรเคลต้ามอดูเลเตอร์

มีลักษณะวงจรพื้นฐานดังในรูปที่ 3.8 ซึ่งวงจรมีสามารถเลือกการทำงานให้เป็นที่ต้องการมอดูเลชันและดีมอดูเลชันโดยการต่อขา encode/decode เข้ากับไฟเลี้ยงหรือกราวด์ตามลำดับ ในการออกแบบเราจะใช้วงจรในรูปที่ 3.8 เป็นหลัก ซึ่งมีขั้นตอนต่างๆดังนี้

- กำหนดความถี่สัญญาณนาฬิกา
- เลือกจำนวนบิตของซีฟรียิสเตอร์
- เลือกอัตราขยายลูป(loop gain)
- กำหนดขนาดของสเต็ปที่เล็กที่สุด
- ออกแบบทรานส์เฟอร์ฟังก์ชันของซิลลาบิกฟิลเตอร์(syllabic filter)
- ออกแบบวงจรรองความถี่ต่ำ

สัญญาณนาฬิกาและจำนวนบิตของซีฟรียิสเตอร์

ในโครงงานนี้เราต้องการความเร็วในการรับส่งข้อมูล 16 kbps. เพื่อให้สามารถรับส่งกันได้ เราจึงเลือกใช้ความถี่ในการแซมปลิง 16 kHz. ซึ่งจะได้รับอัตราข้อมูลประมาณ 16 kbps. ส่วนจำนวนบิตของซีฟรียิสเตอร์ควรจะเป็น 3 บิตจึงจะเหมาะสม นั่นก็คือเราจะใช้ไอซีเบอร์ MC 34115

เลือกอัตราขยายลูป(loop gain)

อัตราขยายของวงจรป้อนกลับถูกกำหนดด้วยค่าของ R_x ซึ่ง R_x นี้เราจะต้องเลือกค่าที่เหมาะสมเพื่อควบคุมขนาดสเต็ปของวงจรอินทิเกรเตอร์ให้มีค่าที่พอเหมาะ สำหรับกรณีที่สัญญาณอินพุตมีขนาดใหญ่เกินไป และอัตราส่วนการขยาย (companding ratio) ต้องไม่เกิน 25% อัตราส่วนการขยายจะทำงานในช่วงที่ขา Coin ค่าเป็น "0" ดังนั้นอัตราขยายของระบบจึงขึ้นอยู่กับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ระดับสูงสุดและความถี่สูงสุดของสัญญาณอินพุท
2. ทราานเฟอ์ริง์ชั้นของอินทิเกรเตอร์ฟิลเตอร์

ขนาดของสเต็ปที่เล็กที่สุด

เมื่อไม่มีสัญญาณอินพุท สัญญาณดิจิทัลเอาต์พุทจะมีลักษณะเป็นพัลซ์บวกลบสลับกันและสัญญาณอนาล็อกเอาต์พุทก็จะกลายเป็นสัญญาณรูปคลื่นสามเหลี่ยมเล็กๆ ความไม่พอดีกันระหว่างกระแสภายในและค่าของขนาดของสเต็ปที่เล็กที่สุดที่จำกัดเอาไว้ จะเป็นตัวสร้าง ไอเดิลแซนแนลแพทเทิลที่สมบูรณ์ซึ่งก็ได้มีการทดสอบ MC34115 แล้วว่าเมื่อขนาดสเต็ปที่เล็กที่สุดมีค่า 20 mVp-p ที่ความถี่ 16 kHz มันจะสร้างไอเดิลแซนแนลจะต้องมีค่าเป็น 2 เท่าของ loop offset ทั้งหมด ถ้าหากเราต้องการไอเดิลแซนแนลแพทเทิลรึ้นที่มีหนึ่งกับศูนย์สลับกัน

การตั้งค่าขนาดของไอเดิลแซนแนลสเต็ป ขึ้นอยู่กับการเลือกค่าของ R_{min} เมื่อไม่มีสัญญาณอินพุท ส่วนควบคุมอัตราขยายจะไม่ทำงาน พัลซ์บวกลบที่ติดกันยาวๆ จะไม่เกิดขึ้น ดังนั้นแรงดันคอมตัวเก็บประจุ Syllabic Filter จะค่อยๆ หมดไปจนกลายเป็นศูนย์แต่อย่างไรก็ตามยังมีแรงดันที่ได้จากการแบ่งกันระหว่าง R_s และ R_{min} ถ้าน้อยๆ ตกคร่อมตัวเก็บประจุ ซึ่งค่าแรงดันนี้จะเป็นตัวกำเนิดสัญญาณลาดเอียง (Ramp) ขึ้นที่อนาล็อกเอาต์พุทตามต้องการ จากสมการของกระแสอินพุทของฟิลเตอร์ การออกแบบอินทิเกรเตอร์ฟิลเตอร์

จากวงจรในรูปที่ 3.8 ใช้อินทิเกรเตอร์ฟิลเตอร์แบบโพลเดี่ยวซึ่งมีค่า $R = 10 \text{ k}\Omega$ และ $C = 0.1 \mu\text{F}$ ดังนั้นวงจรในรูปที่ 3.9 และรูปที่ 3.10 จึงใช้อินทิเกรเตอร์ฟิลเตอร์เดียวกัน

3.5.2 การออกแบบ Syllabic Filter

ส่วน Syllabic Filter ในวงจรรูปที่ 3.8 ใช้แบบโพลเดี่ยวซึ่งมีค่า $R_s = 18 \text{ k}\Omega$ และ $C_s = 0.33 \mu\text{F}$ ซึ่งมีค่าเวลาคงที่ (Time Constant) เท่ากับ 6 ms สำหรับสร้างค่าเฉลี่ยของสัญญาณจาก Coincidence ทำให้มีแรงดันตกคร่อมตัวเก็บประจุ ที่จะนำไปใช้ในการควบคุมอัตราขยายของอินทิเกรเตอร์หรือควบคุมขนาดของสเต็ป

วงจรเดคต้ามอดูเลเตอร์และเดคต้าดีมอดูเลเตอร์

วงจรในรูปที่ 3.9 เป็นวงจรเดคต้ามอดูเลเตอร์ และในรูปที่ 3.10 เป็นวงจรเดคต้าดีมอดูเลเตอร์ซึ่งลักษณะวงจรจะเหมือนกันเพียงแต่การต่อขาอินพุทและเอาต์พุทจะต่างกัน


การทำงานของวงจรเดคต้ามอดูเลเตอร์ เริ่มต้นด้วยการป้อนสัญญาณอนาล็อกให้กับขาอนาล็อกอินพุทซึ่งต่อกับแรงดันอ้างอิงทำให้แรงดันขาอินพุทนี้ถูกยกขึ้นเท่ากับแรงดันอ้างอิง ขาอินพุทนี้จะเป็นค่าหนึ่งของตัวเปรียบเทียบภายใน ซึ่งจะเปรียบเทียบกับสัญญาณอีกขาหนึ่ง ที่ป้อนกลับผ่านวงจรอินทิเกรเตอร์จากตัวเปรียบเทียบ จะเป็นเอาต์พุทของวงจรมอดูเลเตอร์และสัญญาณเอาต์พุทนี้จะนำไปเก็บไว้ในรีจิสเตอร์ภายใน เพื่อใช้ควบคุมอัตราขยายของวงจรป้อนกลับถ้าหากว่าสัญญาณเอาต์พุทเป็น "0" หรือ "1" ติดต่อกัน 3 บิตขึ้นไป แสดงว่าอัตราขยายมีค่าน้อยเกินไป ดังนั้นเอาต์พุท "0" ที่ขา Coin ทำให้แรงดันตกคร่อมตัวเก็บประจุมีค่าเพิ่มขึ้น อัตราขยายของวงจรอินทิเกรเตอร์จึงเพิ่มขึ้นด้วย ถ้าหากค่าเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรรมการแข่งขันเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่หรือใช้โดยไม่ได้รับอนุญาตจากกรรมการ ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภายในรีจิสเตอร์ไม่ได้เป็น “0” หรือ “1” หาก Coin นี้จะเป็น “1” ซึ่งจะทำให้แรงดันตกคร่อมตัวเก็บประจุลดลงเป็น “0” อัตราการขยายจึงลดลง

สัญญาณอินทิเกรเตอร์ที่นำไปเปรียบเทียบกับสัญญาณอนาล็อกอินพุตนั้น มีลักษณะเป็นสัญญาณลาดเอียง (Ramp) ซึ่งค่าความชันเป็นบวกหรือลบขึ้นอยู่กับเอาต์พุตของตัวเปรียบเทียบ ถ้าเอาต์พุตของตัวเปรียบเทียบเป็น “1” ความชันจะเป็นบวก ถ้าเป็น “0” ความชันจะเป็นลบ


ส่วนการทำงานของวงจรเคลด้ามอดคูเลเตอร์จะคล้ายกับวงจรเคลด้ามอดคูเลเตอร์ นอกจากเอาต์พุตของตัวเปรียบเทียบจะได้จากการเปรียบเทียบสัญญาณดิจิตอลอินพุตกับแรงดันอ้างอิง และสัญญาณเอาต์พุตอนาล็อกจะได้จากเอาต์พุตของวงจรรีจิสเตอร์ ถ้าให้สัญญาณดิจิตอลอินพุตเป็น “1” เอาต์พุตของตัวเปรียบเทียบจะเป็น “1” ทำให้เอาต์พุตของวงจรรีจิสเตอร์ มีค่าเพิ่มขึ้น ถ้าหากสัญญาณดิจิตอลอินพุตเป็น “0” เอาต์พุตของวงจรรีจิสเตอร์ มีค่าลดลงส่วนในกรณีที่สัญญาณดิจิตอลอินพุตเป็น “1” หรือ “0” ติดต่อกันเท่ากับหรือมากกว่า 3 บิต อัตราการขยายจะมีค่าเพิ่มขึ้น ดังนั้นจะเห็นได้ว่า สัญญาณเอาต์พุตของเคลด้ามอดคูเลเตอร์จะมีลักษณะคล้ายกับสัญญาณอนาล็อกอินพุตที่ป้อนให้กับวงจรเคลด้ามอดคูเลเตอร์ ถ้าหากนำมาผ่านวงจรกรองความถี่ต่ำ

นอกจากนั้นไอซีเบอร์ MC 34115 จะมีอัตราเร็วข้อมูลมีค่าเท่ากับความเร็วของสัญญาณนาฬิกา ทำให้ข้อมูลมีประสิทธิภาพ ทั้งยังมีอัตราเร็วข้อมูลต่ำเพื่อให้สามารถส่งผ่านสายโทรศัพท์ซึ่งมีความกว้างของความถี่ไม่เกิน 4 kHz. ได้ ไอซีเบอร์นี้ใช้สัญญาณนาฬิกา 16 kHz. ดังนั้นข้อมูลดิจิตอลที่ได้จะมี บิตเรท 16 kbps. แต่อย่างไรก็ตาม ไอซีเบอร์ MC 345115 ยังมีข้อเสียอยู่ที่ว่าจะสื่อสารแบบ Simplex ทั้งๆที่ตัวมันเองมีโครงสร้างภายในเป็นโคเดค(codec) ดังนั้นในการใช้งานเราต้องเลือกจะใช้เป็น A/D หรือ D/A อย่างใดอย่างหนึ่งเท่านั้น โดยสามารถควบคุมได้ที่ขา 15



รูปที่ 3.9 วงจรเคลด้ามอดคูเลเตอร์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.10 วงจรเซลล์กำเนิดมอดคูเลเตอร์

3.6 วงจรคูณและหารความถี่ 8 เท่า

ในโครงการนี้ทางภาครับและภาคส่งจะซิงค์สัญญาณนาฬิกาโดยใช้การส่งสัญญาณไพลอท เราอาศัยสัญญาณคูณความถี่ขึ้นมา โดยในโครงการนี้จะเลือกกำเนิดที่ความถี่ 128 kHz ที่ได้จากการคูณความถี่สัญญาณนาฬิกา 8 เท่า ($16\text{kHz} \cdot 8 = 128\text{kHz}$) ส่วนทางด้านรับจะใช้วงจรหารความถี่ 8 เท่า ซึ่งทั้งวงจรคูณและวงจรถ่ายนี้จะใช้ไอซี 4046 และ 7490 ต่อร่วมกันซึ่งจะใช้หลักการของเฟสล็อกในการคูณและหารเพื่อผู้สัญญาณนาฬิกากลับมา สาเหตุที่ใช้ความถี่ 128 kHz เป็นสัญญาณไพลอทเนื่องจากเราต้องนำสัญญาณไพลอทนี้ไปทำการซมมิ่งกับสัญญาณ FSK ซึ่งมีแบนด์วิทประมาณ 50 kHz. ซึ่งจะเห็นว่าระยะห่างของความถี่กว้างพอสมควร ซึ่งทางภาครับสามารถที่จะกรองเอาสัญญาณไพลอทและสัญญาณ FSK ออกมาได้โดยไม่การผิดเพี้ยน



รูปที่ 3.11 วงจรคูณความถี่ 8 เท่า




รูปที่ 3.12 วงจรหารความถี่ 8 เท่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายละเอียดของวงจรคูณความถี่ 8 เท่า แสดงได้ดังรูป 3.11 ซึ่งเมื่อผ่านวงจรตามรูปที่ 3.11 จะได้สัญญาณนาฬิกาความถี่ 128 kHz.ออกมา จากนั้นนำไปผ่านวงจรกรองความถี่แถบผ่าน 128 kHz.(ที่ด้านส่ง)อีกครั้งก็จะได้สัญญาณไพลอทความถี่ 128 kHz. ส่วนรูปที่ 3.12 แสดงวงจรหารความถี่ 8 เท่าซึ่งจะรับอินพุทจากวงจรกรองความถี่แถบผ่าน 128 kHz.(ที่ด้านรับ) เป็นซายน์ นำมาหารความถี่ 8 เท่าตามวงจรในรูปที่ 3.12 โดยจะได้ผลลัพธ์จากการหารออกมาเป็นสัญญาณนาฬิกา 16 kHz.ซึ่งตรงกับภาคส่งทันที

3.7 วงจรรวมสัญญาณ


วงจรรวมสัญญาณทำหน้าที่ในการรวมสัญญาณ FSK และสัญญาณไพลอท 128 kHz.ทางภาคส่งเพื่อส่งไปยังภาครับ โดยสามารถปรับอัตราขยายได้ด้วยความต้านทานฟีดแบ็คดังรูป



รูปที่ 3.13 วงจรรวมสัญญาณ

3.8 วงจรสร้างสัญญาณนาฬิกา

เนื่องจากในโครงการนี้ต้องการสัญญาณนาฬิกาความถี่ 16 kHz. ในการแปลงสัญญาณอนาลอกเป็นดิจิทัลและการเข้ารหัส ซึ่งในการสร้างสัญญาณนาฬิกานี้จะใช้คริสตอลเป็นตัวกำเนิดความถี่และจะใช้ไอซี 74HC4060 เป็นตัวหารความถี่จากคริสตอล 4.096 MHz. เพื่อให้ได้สัญญาณนาฬิกาออกมา 16 kHz. ต้องหารด้วย 2^8 จึงนำเอาที่พินที่ขา 14 ออกมาใช้ วงจรใช้งานจะเป็นดังรูป



รูปที่ 3.14 วงจรสร้างสัญญาณนาฬิกา


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

4.1 วงจรสร้างสัญญาณนาฬิกา

ใช้คริสตัลลออสซิลเลเตอร์ (X-TAL Oscillator) 4.096 MHz. หารด้วย 2^8 (เพื่อให้ได้ 16 kHz.)




รูปที่ 4.1 สัญญาณ นาฬิกา

Ch1. สัญญาณนาฬิกา 16 kHz.

4.2 วงจรแปลงสัญญาณอนาลอกเป็นดิจิทัล

ป้อนสัญญาณอินพุต เป็นสัญญาณไซน์ 1 kHz. โดยใช้ สัญญาณนาฬิกา 16 kHz. ทำการวัดสัญญาณดิจิทัลเอาต์พุต



รูปที่ 4.2 การเข้ารหัสขาน้เวฟ 1 kHz.


Ch1. อินพุตขาน้เวฟ 1 kHz.

Ch2. ดิจิตอลเอาต์พุต 16 kHz.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 วงจรภาคเข้ารหัส


ทำการป้อนสัญญาณ data 01011010..., 01110011... และ 11010011...ตามลำดับ ด้วยความเร็ว 16 kbps ป้อน นาฬิกา 16 kHz. แล้วทำการวัดสัญญาณข้อมูลเอาต์พุต ที่ได้จากการป้อนค่ารหัส Data แต่ละค่า



รูปที่ 4.3 การเข้ารหัส data 01011010...

Ch1. Data อินพุต 01011010...

Ch2. Scrambled signal




รูปที่ 4.4 การเข้ารหัส data 01110011...

Ch1. Data อินพุต 01110011...

Ch2. Scrambled signal

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.5 การเข้ารหัส data 11010011...

Ch1. Data อินพุต 11010011...

Ch2. Scrambled signal

4.4 วงจร FSK มอดูเลเตอร์

ป้อนสัญญาณนาฬิกา 4 kHz. แล้วทำการปรับ VR เพื่อให้ได้ความถี่ mark= 14.4 kHz. และความถี่ space= 28.8 kHz.




รูปที่ 4.6 FSK signal mark frequency

Ch1. Data อินพุต 4 kHz.

Ch2. FSK signal mark frequency 14.4 kHz.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.7 FSK signal space frequency

Ch1. Data อินพุต 4 kHz.

Ch2. FSK-signal space frequency 28.8 kHz.

4.5 วงจร FSK ดิมอดูเลเตอร์

ป้อนสัญญาณ FSK ที่ได้จากสัญญาณนาฬิกา 4 kHz.(8 kbps.)และ 8 kHz.(16 kbps.) แล้วทำการวัดสัญญาณ เอาท์พุท ที่ได้




รูปที่ 4.8 เอาท์พุท FSK ดิมอดูเลเตอร์


Ch1. FSK เอาท์พุท (จากข้อมูล 4 kHz.)

Ch2. เอาท์พุท ของ FSK demod.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.9 เอาท์พุท FSK ดิมอดูเลเตอร์
 Ch1. FSK เอาท์พุท (จากข้อมูล 8 kHz.)
 Ch2. เอาท์พุท ของ FSK demod.




รูปที่ 4.10 เอาท์พุท FSK ดิมอดูเลเตอร์
 R1. สัญญาณนาฬิกาอินพุท 4 kHz.
 Ch1. FSK signal
 Ch2. เอาท์พุท ของ FSK demod.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.6 วงจรภาคถอดรหัส

ป้อนสัญญาณที่ผ่านการเข้ารหัส (ความเร็ว 16 kbps.) จากสัญญาณ data อินพุต 01011010... , 01110011... และ 11010011... ตามลำดับ ป้อนสัญญาณ นาฬิกา 16 kHz. แล้วทำการวัดสัญญาณ เอาท์พุท




รูปที่ 4.11 การถอดรหัส data 01011010...

R1. Data อินพุต 01011010... ของภาคเข้ารหัส

Ch1. Scrambled signal

Ch2. Data เอาท์พุท




รูปที่ 4.12 การถอดรหัส data 01110011...

R1. Data อินพุต 01110011... ของภาคเข้ารหัส

Ch1. Scrambled signal

Ch2. Data เอาท์พุท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.13 การถอดรหัส data 11010011...


R1. Data อินพุต 11010011... ของภาคเข้ารหัส

Ch1. Scrambled signal

Ch2. Data เอาท์พุท

4.7 วงจรแปลงสัญญาณดิจิตอลเป็นอนาลอก

ป้อนสัญญาณ ดิจิตอล ที่ได้จากภาค A/D โดยการป้อน สัญญาณ sine wave 500 Hz. และ 1 kHz. โดยใช้สัญญาณ นาฬิกา 16 kHz. ตัวเดียวกันกับภาค A/D แล้วทำการวัดสัญญาณ เอาท์พุท




รูปที่ 4.14 การ decode data จาก อินพุท sine 500 Hz.

Ch1. สัญญาณ ดิจิตอล (จาก sine 500 Hz.)

Ch2. สัญญาณ เอาท์พุท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.15 การ decode data จาก อินพุต sine 1 kHz.

Ch1. สัญญาณ ดิจิตอล (จาก sine 1 kHz.)

Ch2. สัญญาณ เอาท์พุท

4.8 วงจรกรองความถี่ต่ำผ่านคัทออฟ 3.5 kHz.

ป้อนสัญญาณไซน์ แอมพลิจูด 2 โวลต์ ปรับความถี่ 0.5-7.0 kHz. ทำการวัดแอมพลิจูดสัญญาณเอาท์พุทที่ได้ จากนั้นนำค่าที่ได้มาพล็อตผลตอบสนองความถี่ได้ดังรูป




รูปที่ 4.16 ผลตอบสนองความถี่วงจรกรองความถี่ต่ำผ่าน คัทออฟ 3.5 kHz.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.9 วงจรกรองความถี่ต่ำผ่านคัทออฟ 40 kHz.


ป้อนสัญญาณไซน์ แอมพลิจูด 2 โวลต์ ปรับความถี่ 5-100 kHz. ทำการวัดแอมพลิจูดสัญญาณเอาต์พุตที่ได้ จากนั้นนำค่าที่ได้มาพล็อตผลตอบสนองความถี่ได้ดังรูป



รูปที่ 4.17 ผลตอบสนองความถี่วงจรกรองความถี่ต่ำผ่าน คัทออฟ 40 kHz.

4.10 วงจรกรองความถี่แถบผ่านคัทออฟ 128 kHz.

ป้อนสัญญาณไซน์ แอมพลิจูด 2 โวลต์ ปรับความถี่ 15-130 kHz. ทำการวัดแอมพลิจูดสัญญาณเอาต์พุตที่ได้ จากนั้นนำค่าที่ได้มาพล็อตผลตอบสนองความถี่ได้ดังรูป




รูปที่ 4.18 ผลตอบสนองความถี่วงจรกรองความถี่แถบผ่าน คัทออฟ 128 kHz.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.11 การสร้างสัญญาณไพลอท 128 kHz.

ป้อนสัญญาณนาฬิกา 16 kHz. เข้าวงจรคูณความถี่ 8 เท่าจากนั้นส่งต่อไปยังวงจรกรองความถี่แถบผ่าน 128 kHz. วัดสัญญาณที่เอาต์พุต




รูปที่ 4.19 การสร้างสัญญาณไพลอท 128 kHz.

Ch1. สัญญาณนาฬิกา 15 kHz.

Ch2. สัญญาณไพลอทเอาต์พุต 128 kHz.

4.12 วงจรรวมสัญญาณ

ป้อนสัญญาณ FSK ที่อินพุต 1 และป้อนสัญญาณไพลอท 128 kHz. ที่อินพุต 2 วัดสัญญาณเอาต์พุตและสเป็คตรัม



รูปที่ 4.20 สัญญาณเอาต์พุตวงจรรวม


Ch1. สเป็คตรัมสัญญาณจากวงจรรวม

Ch2. สัญญาณเอาต์พุตวงจรรวม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.13 การกู้สัญญาณพิกษาที่ภาครับ

ที่ภาครับสัญญาณที่รับเข้ามาจะผ่านวงจรกรองความถี่แถบผ่านเพื่อใช้กู้สัญญาณพิกษา ทำการวัดสัญญาณพิกษาที่ภาคส่ง และสัญญาณพิกษาที่กู้ได้ที่ภาครับ (เอาที่พู่ทของวงจรหารความถี่)



รูปที่ 4.21 การกู้สัญญาณพิกษาที่ภาครับ

Ch1. สัญญาณพิกษาที่ภาคส่ง

Ch2. สัญญาณพิกษาที่ภาครับ

บทที่ 5

บทวิจารณ์ผลการทดลอง

5.1 วงจรสร้างสัญญาณนาฬิกา

จากผลการทดลอง วัดสัญญาณนาฬิกาที่ขา 14 ของ IC 74HC4060 ได้สัญญาณนาฬิกาความถี่ 16 kHz. ถูกต้อง โดยความถี่ของสัญญาณก่อนข้างคองที่

5.2 A/D และ D/A Converter

จากการออกแบบ ใช้ MC34115 ซึ่งทำหน้าที่เป็นได้ทั้ง A/D และ D/A โดยในการทดสอบป้อนสัญญาณ sine wave เข้าไปที่ภาค A/D วัดสัญญาณ output ได้สัญญาณดิจิตอลออกมา ซึ่งในการทดสอบต้องนำสัญญาณดิจิตอลนี้ป้อนเข้าไปยังภาค D/A แล้วทำการวัดสัญญาณเอาต์พุตของ D/A ในการทดสอบเราป้อนสัญญาณไซน์ ความถี่ 500 Hz. , 1 kHz. แล้ววัดสัญญาณตามที่กล่าวข้างต้น ซึ่งผลการทดลองที่ 2 ความถี่นี้สามารถยอมรับได้ แต่เมื่อทดสอบที่ความถี่สูงกว่า 2.5 kHz. แอมพลิจูดก็จะลดลงเรื่อยๆ จนกระทั่งไม่มีสัญญาณเอาต์พุตออกจากภาค D/A เลย จากการทดสอบความถี่สูงสุดที่ยังสามารถวัดสัญญาณ อนุลอกเอาต์พุตได้ อยู่ที่ 2.5 kHz. ซึ่งในย่านความถี่เสียงมีความถี่ที่สูงกว่าอยู่ด้วย จากการวิเคราะห์พบว่าเนื่องจากที่ความถี่อินพุตที่สูงขึ้นในหนึ่งลูกคลื่นจะมีจำนวนบิตข้อมูลลดลง ดังนั้นถ้าเพิ่มความถี่ในการสุ่มให้มากขึ้นก็จะมีจำนวนบิตข้อมูลเพิ่มมากขึ้นในหนึ่งลูกคลื่นทำให้ความผิดพลาดลดลงได้

5.3 การกู้สัญญาณนาฬิกา

ในการกู้สัญญาณนาฬิกาใช้การส่งสัญญาณไหลตรงรวมไปกับสัญญาณข้อมูลที่มีมอดูเลตแบบ FSK สำหรับการทดสอบจริงพบปัญหาคือ ที่ภาครับสามารถกู้สัญญาณนาฬิกากลับมาได้ แต่เมื่อนำมาเปรียบเทียบกับสัญญาณข้อมูลที่ได้จากวงจร FSK ดิมอดูเลเตอร์ปรากฏว่ามีการชิฟเฟระหว่างสัญญาณข้อมูลกับสัญญาณนาฬิกาทำให้การถอดรหัสที่ภาครับผิดพลาด จึงแก้ปัญหาโดยนำสัญญาณข้อมูลจาก FSK ดิมอดูเลเตอร์มาผ่านดีฟลิปฟลอปโดยใช้สัญญาณนาฬิกาที่กู้ได้มาทำการเลื่อนข้อมูล ก็จะได้จะได้ข้อมูลออกมาตรงกับสัญญาณนาฬิกา

5.4 การเข้ารหัส และการถอดรหัส

จากการทดลองที่วงจรเข้ารหัสเมื่อวัดข้อมูลที่ออกจากวงจรภาค A/D กับข้อมูลที่ผ่านการเข้ารหัส ปรากฏว่าความเร็วของข้อมูลที่ได้ไม่เท่ากันจึงเกิดปัญหาคือ ลองตรวจสอบดูพบว่าวงจรภาค A/D โดยใช้ไอซี MC 34115 นี้จะให้ข้อมูลที่เปลี่ยนแปลงตามขอบขาลงของสัญญาณนาฬิกาที่ใช้ แต่เนื่องจากฟลิปฟลอปที่ใช้ในการเข้ารหัสจะให้สัญญาณข้อมูลที่เปลี่ยนแปลงตามขอบขาขึ้นของสัญญาณนาฬิกาซึ่งไม่ตรงกัน จึงแก้ปัญหาโดยนำสัญญาณข้อมูลที่ได้จาก A/D มาผ่านดีฟลิปฟลอปและใช้สัญญาณนาฬิกามาเลื่อนข้อมูลก่อนครั้งหนึ่ง แล้วนำสัญญาณที่ได้ขึ้นไปทำการเข้ารหัสก็จะได้สัญญาณข้อมูลออกมามีความเร็วเท่ากับอินพุต (16 kbps.) แต่รหัสข้อมูลเปลี่ยนแปลงไปซึ่งถูกต้องตามหลักการของการเข้ารหัส ส่วนการถอดรหัสที่ภาครับเมื่อทำการแก้ไขปัญหาในส่วนของข้อ 53 เรียบร้อยแล้วก็จะสามารถกู้เอาสัญญาณข้อมูลเดิม (เอาต์พุตของ A/D ที่ภาคส่ง) กลับมาได้ถูกต้อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.5 FSK Modulator และ FSK Demodulator

จากการออกแบบใช้ความเร็ว 16000 baud ซึ่งมีความถี่ mark เป็น 14.4 kHz. และความถี่ space เป็น 28.8 kHz. (f_s สูงกว่า f_m) เนื่องจากที่ภาค FSK คีมอดูเลเตอร์ จะตีเทคให้ความถี่สูงเป็น space (data 0) และความถี่ต่ำเป็น mark (data 1) จากผลการทดลองสามารถเปลี่ยนข้อมูลเป็นสัญญาณ FSK ได้โดยปรับ VR ให้ได้ความถี่ใกล้เคียงกับค่าที่คำนวณ ส่วนภาค FSK คีมอดูเลเตอร์ สามารถตีเทคข้อมูลเดิมกลับมาได้ ซึ่งจะมีการเลื่อนเฟสของข้อมูลเกิดขึ้น ถ้าอัตราความเร็วของข้อมูลสูงขึ้นการเลื่อนเฟสก็จะเพิ่มขึ้นด้วย

สรุปโดยรวม วงจรในส่วนต่างๆ สามารถทำงานได้อย่างถูกต้องหลังจากได้รับการแก้ไขตามที กล่าวมาแล้วข้างต้น เมื่อทดสอบรวมทั้งระบบโดยทดลองป้อนสัญญาณเสียงที่ภาคส่ง จากนั้นทดลองฟัง เสียงที่ภาครับปรากฏว่าสามารถฟังได้รู้เรื่อง แต่มีสัญญาณรบกวนอยู่ ซึ่งคาดว่าสาเหตุมาจากวงจร A/D และ D/A ที่ใช้เพราะจะให้สัญญาณเอาท์พุทที่ถูกต้องไม่ตลอดย่านความถี่เสียง ในการพัฒนาจึงควรปรับปรุงในส่วนนี้ให้มีประสิทธิภาพดีขึ้น



ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 2.10. (b) K parameter versus frequency.

ตารางที่ใช้ในการหาค่า C และค่า K สำหรับการออกแบบวงจรกรองความถี่ต่ำผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 2.28. Fourth-order low-pass Butterworth filter.

ตารางที่ใช้ในการหาค่าของอุปกรณ์ต่างๆ สำหรับการออกแบบวงจรกรองความถี่ต่ำผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 4.11. (c) K parameter versus frequency.

ตารางที่ใช้ในการหาค่า C และค่า K สำหรับการออกแบบวงจรของความถี่แถบผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 4.38. Positive-feedback band-pass filter.

ตารางที่ใช้ในการหาค่าของอุปกรณ์ต่างๆ สำหรับการออกแบบวงจรความถี่แถบผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FEATURES

- Low-Sine Wave Distortion, 0.5%, Typical
- Excellent Temperature Stability, 20ppm/°C, Typ.
- Wide Sweep Range, 2000:1, Typical
- Low-Supply Sensitivity, 0.01%V, Typ.
- Linear Amplitude Modulation
- TTL Compatible FSK Controls
- Wide Supply Range, 10V to 26V
- Adjustable Duty Cycle, 1% TO 99%

APPLICATIONS

- Waveform Generation
- Sweep Generation
- AM/FM Generation
- V/F Conversion
- FSK Generation
- Phase-Locked Loops (VCO)

GENERAL DESCRIPTION

The XR-2206 is a monolithic function generator integrated circuit capable of producing high quality sine, square, triangle, ramp, and pulse waveforms of high-stability and accuracy. The output waveforms can be both amplitude and frequency modulated by an external voltage. Frequency of operation can be selected externally over a range of 0.01Hz to more than 1MHz.

The circuit is ideally suited for communications, instrumentation, and function generator applications requiring sinusoidal tone, AM, FM, or FSK generation. It has a typical drift specification of 20ppm/°C. The oscillator frequency can be linearly swept over a 2000:1 frequency range with an external control voltage, while maintaining low distortion.

ORDERING INFORMATION

Part No.	Package	Operating Temperature Range
XR-2206M	16 Lead 300 Mil CDIP	-55°C to +125°C
XR-2206P	16 Lead 300 Mil PDIP	-40°C to +85°C
XR-2206CP	16 Lead 300 Mil PDIP	0°C to +70°C
XR-2206D	16 Lead 300 Mil JEDEC SOIC	0°C to +70°C

DC ELECTRICAL CHARACTERISTICS

Test Conditions: Test Circuit of *Figure 2* $V_{CC} = 12V$, $T_A = 25^\circ C$, $C = 0.01\mu F$, $R_1 = 100k\Omega$, $R_2 = 10k\Omega$, $R_3 = 25k\Omega$
 Unless Otherwise Specified. S_1 open for triangle, closed for sine wave.

Parameters	XR-2206M/P			XR-2206CP/D			Units	Conditions	
	Min.	Typ.	Max.	Min.	Typ.	Max.			
General Characteristics									
Single Supply Voltage	10		26	10		26	V		
Split-Supply Voltage	± 5		± 13	± 5		± 13	V		
Supply Current		12	17		14	20	mA	$R_1 \geq 10k\Omega$	
Oscillator Section									
Max. Operating Frequency	0.5	1		0.5	1		MHz	$C = 1000pF$, $R_1 = 1k\Omega$	
Lowest Practical Frequency		0.01			0.01		Hz	$C = 50\mu F$, $R_1 = 2M\Omega$	
Frequency Accuracy		± 1	± 4		± 2		% of f_o	$f_o = 1/R_1 C$	
Temperature Stability Frequency		± 10	± 50		± 20		ppm/ $^\circ C$	$0^\circ C \leq T_A \leq 70^\circ C$ $R_1 = R_2 = 20k\Omega$	
Sine Wave Amplitude Stability ²		4800			4800		ppm/ $^\circ C$		
Supply Sensitivity		0.01	0.1		0.01		%/V	$V_{LOW} = 10V$, $V_{HIGH} = 20V$, $R_1 = R_2 = 20k\Omega$	
Sweep Range	1000:1	2000:1			2000:1		$f_H = f_L$	$f_H @ R_1 = 1k\Omega$ $f_L @ R_1 = 2M\Omega$	
Sweep Linearity									
10:1 Sweep		2			2		%	$f_L = 1kHz$, $f_H = 10kHz$	
1000:1 Sweep		8			8		%	$f_L = 100Hz$, $f_H = 100kHz$	
FM Distortion		0.1			0.1		%	$\pm 10\%$ Deviation	
Recommended Timing Components									
Timing Capacitor: C	0.001		100	0.001		100	μF	<i>Figure 5</i>	
Timing Resistors: R_1 & R_2	1		2000	1		2000	k Ω		
Triangle Sine Wave Output¹									
									<i>Figure 3</i>
Triangle Amplitude		160			160		mV/k Ω	<i>Figure 2</i> , S_1 Open	
Sine Wave Amplitude	40	60	80		60		mV/k Ω	<i>Figure 2</i> , S_1 Closed	
Max. Output Swing		6			6		Vp-p		
Output Impedance		600			600		Ω		
Triangle Linearity		1			1		%		
Amplitude Stability		0.5			0.5		dB	For 1000:1 Sweep	
Sine Wave Distortion									
Without Adjustment		2.5			2.5		%	$R_1 = 30k\Omega$	
With Adjustment		0.4	1.0		0.5	1.5	%	See <i>Figure 7</i> and <i>Figure 8</i>	

Notes

¹ Output amplitude is directly proportional to the resistance, R_3 , on Pin 3. See *Figure 3*.

² For maximum amplitude stability, R_3 should be a positive temperature coefficient resistor.

Bold face parameters are covered by production test and guaranteed over operating temperature range.




Figure 12. Circuit for Sine Wave Generation with Minimum Harmonic Distortion. (R_3 Determines Output Swing - See Figure 3)




Figure 13. Sinusoidal FSK Generator

With External Adjustment:

The harmonic content of sinusoidal output can be reduced to -0.5% by additional adjustments as shown in *Figure 12*. The potentiometer, R_A , adjusts the sine-shaping resistor, and R_B provides the fine adjustment for the waveform symmetry. The adjustment procedure is as follows:

1. Set R_B at midpoint and adjust R_A for minimum distortion.
2. With R_A set as above, adjust R_B to further reduce distortion.

Triangle Wave Generation

The circuits of *Figure 11* and *Figure 12* can be converted to triangle wave generation, by simply open-circuiting Pin 13 and 14 (i.e., S_1 open). Amplitude of the triangle is approximately twice the sine wave output.

FSK Generation

Figure 13 shows the circuit connection for sinusoidal FSK signal operation. Mark and space frequencies can be independently adjusted by the choice of timing resistors, R_1 and R_2 ; the output is phase-continuous during transitions. The keying signal is applied to Pin 9. The circuit can be converted to split-supply operation by simply replacing ground with V .

Pulse and Ramp Generation

Figure 14 shows the circuit for pulse and ramp waveform generation. In this mode of operation, the FSK keying terminal (Pin 9) is shorted to the square-wave output (Pin 11), and the circuit automatically frequency-shift keys itself between two separate frequencies during the positive-going and negative-going output waveforms. The pulse width and duty cycle can be adjusted from 1% to 99% by the choice of R_1 and R_2 . The values of R_1 and R_2 should be in the range of 1k Ω to 2M Ω .

PRINCIPLES OF OPERATION**Description of Controls****Frequency of Operation:**

The frequency of oscillation, f_0 , is determined by the external timing capacitor, C , across Pin 5 and 6, and by the timing resistor, R , connected to either Pin 7 or 8. The frequency is given as:

$$f_0 = \frac{1}{RC} \text{ Hz}$$

and can be adjusted by varying either R or C . The recommended values of R , for a given frequency range, as shown in *Figure 5*. Temperature stability is optimum for $4\text{k}\Omega < R < 200\text{k}\Omega$. Recommended values of C are from 1000pF to 100 μ F.

Frequency Sweep and Modulation:

Frequency of oscillation is proportional to the total timing current, I_T , drawn from Pin 7 or 8:

$$f = \frac{320I_T(\text{mA})}{C(\mu\text{F})} \text{ Hz}$$

Timing terminals (Pin 7 or 8) are low-impedance points, and are internally biased at +3V, with respect to Pin 12. Frequency varies linearly with I_T , over a wide range of current values, from 1 μ A to 3mA. The frequency can be controlled by applying a control voltage, V_C , to the activated timing pin as shown in *Figure 10*. The frequency of oscillation is related to V_C as:

$$f = \frac{1}{RC} \left(1 + \frac{R}{R_c} \left(1 - \frac{V_C}{3} \right) \right) \text{ Hz}$$

where V_C is in volts. The voltage-to-frequency conversion gain, K , is given as:

$$K = \partial f / \partial V_C = -\frac{0.32}{R_c C} \text{ Hz/V}$$

CAUTION: For safety operation of the circuit, I_T should be limited to $\leq 3\text{mA}$.

FEATURES

- Wide Frequency Range, 0.01Hz to 300kHz
- Wide Supply Voltage Range, 4.5V to 20V
- HCMOS/TTL/Logic Compatibility
- FSK Demodulation, with Carrier Detection
- Wide Dynamic Range, 10mV to 3V rms
- Adjustable Tracking Range, $\pm 1\%$ to 80%
- Excellent Temp. Stability, $\pm 50\text{ppm}/^\circ\text{C}$, max.

APPLICATIONS

- Caller Identification Delivery
- FSK Demodulation
- Data Synchronization
- Tone Decoding
- FM Detection
- Carrier Detection

GENERAL DESCRIPTION

The XR-2211 is a monolithic phase-locked loop (PLL) system especially designed for data communications applications. It is particularly suited for FSK modem applications. It operates over a wide supply voltage range of 4.5 to 20V and a wide frequency range of 0.01Hz to 300kHz. It can accommodate analog signals between 10mV and 3V, and can interface with conventional DTL, TTL, and ECL logic families. The circuit consists of a basic PLL for tracking an input signal within the pass band, a

quadrature phase detector which provides carrier detection, and an FSK voltage comparator which provides FSK demodulation. External components are used to independently set center frequency, bandwidth, and output delay. An internal voltage reference proportional to the power supply is provided at an output pin.

The XR-2211 is available in 14 pin packages specified for military and industrial temperature ranges.

ORDERING INFORMATION

Part No.	Package	Operating Temperature Range
XR-2211M	14 Pin CDIP (0.300")	-55°C to +125°C
XR-2211N	14 Pin CDIP (0.300")	-40°C to +85°C
XR-2211P	14 Pin PDIP (0.300")	-40°C to +85°C
XR-2211ID	14 Lead SOIC (Jedec, 0.150")	-40°C to +85°C

BLOCK DIAGRAM




Figure 1. XR-2211 Block Diagram

ELECTRICAL CHARACTERISTICS

Test Conditions: $V_{CC} = 12V$, $T_A = +25^{\circ}C$, $R_O = 30K\Omega$, $C_O = 0.033\mu F$, unless otherwise specified.

Parameter	Min.	Typ.	Max.	Unit	Conditions
General					
Supply Voltage	4.5		20	V	
Supply Current		4	7	mA	$R_O \geq 10K\Omega$. See Figure 4.
Oscillator Section					
Frequency Accuracy		± 1	± 3	%	Deviation from $f_O = 1/R_O C_O$
Frequency Stability					
Temperature		± 20	± 50	ppm/ $^{\circ}C$	See Figure 8.
Power Supply		0.05	0.5	%/V	$V_{CC} = 12 \pm 1V$. See Figure 7.
Upper Frequency Limit	100	300		kHz	$V_{CC} = \pm 5V$. See Figure 7. $R_O = 8.2K\Omega$, $C_O = 400pF$
Lowest Practical Operating Frequency			0.01	Hz	$R_O = 2M\Omega$, $C_O = 50\mu F$
Timing Resistor, R_O - See Figure 5					
Operating Range	5		2000	$K\Omega$	
Recommended Range	5			$K\Omega$	See Figure 7 and Figure 8.
Loop Phase Detector Section					
Peak Output Current	± 150	± 200	± 300	μA	Measured at Pin 11
Output Offset Current		1		μA	
Output Impedance		1		$M\Omega$	
Maximum Swing	± 4	± 5		V	Referenced to Pin 10
Quadrature Phase Detector					
Measured at Pin 3					
Peak Output Current	100	300		μA	
Output Impedance		1		$M\Omega$	
Maximum Swing		11		V_{PP}	
Input Preempt Section					
Measured at Pin 2					
Input Impedance		20		$K\Omega$	
Input Signal					
Voltage Required to Cause Limiting		2	10	mV rms	

Notes

Parameters are guaranteed over the recommended operating conditions, but are not 100% tested in production. **Bold face parameters** are covered by production test and guaranteed over operating temperature range.

PRINCIPLES OF OPERATION

Signal Input (Pin 2): Signal is AC coupled to this terminal. The internal impedance at pin 2 is 20K Ω . Recommended input signal level is in the range of 10mV rms to 3V rms.

Quadrature Phase Detector Output (Pin 3): This is the high impedance output of quadrature phase detector and is internally connected to the input of lock detect voltage comparator. In tone detection applications, pin 3 is connected to ground through a parallel combination of R_D and C_D (see Figure 3) to eliminate the chatter at lock detect outputs. If the tone detect section is not used, pin 3 can be left open.

Lock Detect Output, Q (Pin 6): The output at pin 6 is at "low" state when the PLL is out of lock and goes to "high" state when the PLL is locked. It is an open collector type output and requires a pull-up resistor, R_L , to V_{CC} for proper operation. At "low" state, it can sink up to 5mA of load current.

Lock Detect Complement, (Pin 5): The output at pin 5 is the logic complement of the lock detect output at pin 6. This output is also an open collector type stage which can sink 5mA of load current at low or "on" state.

FSK Data Output (Pin 7): This output is an open collector logic stage which requires a pull-up resistor, R_L , to V_{CC} for proper operation. It can sink 5mA of load current. When decoding FSK signals, FSK data output is at "high" or "off" state for low input frequency, and at "low" or "on" state for high input frequency. If no input signal is present, the logic state at pin 7 is indeterminate.

FSK Comparator Input (Pin 8): This is the high impedance input to the FSK voltage comparator. Normally, an FSK post-detection or data filter is connected between this terminal and the PLL phase detector output (pin 11). This data filter is formed by R_F and C_F (see Figure 3.) The threshold voltage of the comparator is set by the internal reference voltage, V_{REF} , available at pin 10.

Reference Voltage, V_{REF} (Pin 10): This pin is internally biased at the reference voltage level, $V_{REF} = V_{CC}/2 - 650mV$. The DC voltage level at this pin forms an internal reference for the voltage levels at pins 5, 8, 11 and 12. Pin

10 must be bypassed to ground with a 0.1 μF capacitor for proper operation of the circuit.

Loop Phase Detector Output (Pin 11): This terminal provides a high impedance output for the loop phase detector. The PLL loop filter is formed by R_1 and C_1 connected to pin 11 (see Figure 3.) With no input signal, or with no phase error within the PLL, the DC level at pin 11 is very nearly equal to V_{REF} . The peak to peak voltage swing available at the phase detector output is equal to $2 \times V_{REF}$.

VCO Control Input (Pin 12): VCO free-running frequency is determined by external timing resistor, R_0 , connected from this terminal to ground. The VCO free-running frequency, f_o , is:

$$f_o = \frac{1}{R_0 \cdot C_0} \text{ Hz}$$

where C_0 is the timing capacitor across pins 13 and 14. For optimum temperature stability, R_0 must be in the range of 10K Ω to 100K Ω (see Figure 9.)

This terminal is a low impedance point, and is internally biased at a DC level equal to V_{REF} . The maximum timing current drawn from pin 12 must be limited to $\leq 3mA$ for proper operation of the circuit.

VCO Timing Capacitor (Pins 13 and 14): VCO frequency is inversely proportional to the external timing capacitor, C_0 , connected across these terminals (see Figure 6.) C_0 must be non-polar, and in the range of 200pF to 10 μF .

VCO Frequency Adjustment: VCO can be fine-tuned by connecting a potentiometer, R_x , in series with R_0 at pin 12 (see Figure 10.)

VCO Free-Running Frequency, f_o : XR-2211 does not have a separate VCO output terminal. Instead, the VCO outputs are internally connected to the phase detector sections of the circuit. For set-up or adjustment purposes, the VCO free-running frequency can be tuned by using the generalized circuit in Figure 3, and applying an alternating bit pattern of 0's and 1's at the known mark and space frequencies. By adjusting R_0 , the VCO can then be tuned to obtain a 50% duty cycle on the FSK output (pin 7). This will ensure that the VCO f_o value is accurately referenced to the mark and space frequencies.




Figure 2. Functional Block Diagram of a Tone and FSK Decoding System Using XR-2211




Figure 3. Generalized Circuit Connection for FSK and Tone Detection

APPLICATIONS INFORMATION

FSK Decoding

Figure 10 shows the basic circuit connection for FSK decoding. With reference to Figure 3 and Figure 10, the functions of external components are defined as follows: R_0 and C_0 set the PLL center frequency, R_1 sets the system bandwidth, and C_1 sets the loop filter time constant and the loop damping factor. C_F and R_F form a one-pole post-detection filter for the FSK data output. The resistor R_B from pin 7 to pin 8 introduces positive feedback across the FSK comparator to facilitate rapid transition between output logic states.

Design Instructions:

The circuit of Figure 10 can be tailored for any FSK decoding application by the choice of five key circuit components: R_0 , R_1 , C_0 , C_1 and C_F . For a given set of FSK mark and space frequencies, f_0 and f_1 , these parameters can be calculated as follows:

(All resistance in Ω 's, all frequency in Hz and all capacitance in farads, unless otherwise specified)

- a) Calculate PLL center frequency, f_0 :

$$f_0 = \sqrt{F_1 \cdot F_2}$$

- b) Choose value of timing resistor R_0 , to be in the range of 10K Ω to 100K Ω . This choice is arbitrary. The recommended value is $R_0 = 20K\Omega$. The final value of R_0 is normally fine-tuned with the series potentiometer, R_X .

$$R_0 = R_0 + \frac{R_X}{2}$$

- c) Calculate value of C_0 from design equation (1) or from Figure 7:

$$C_0 = \frac{1}{R_0 \cdot f_0}$$

- d) Calculate R_1 to give the desired tracking bandwidth (See design equation 5):

$$R_1 = \frac{R_0 \cdot f_0}{(f_1 - f_2)} \cdot 2$$

- e) Calculate C_1 to set loop damping. (See design equation 4):

Normally, $\zeta = 0.5$ is recommended.

$$C_1 = \frac{1250 \cdot C_0}{R_1 \cdot \zeta^2}$$

MC34115

Continuously Variable Slope Delta Modulator/Demodulator

Providing a simplified approach to digital speech encoding/decoding, the MC34115 CVSD is designed for speech synthesis and commercial telephone applications. A single IC provides both encoding and decoding functions.

- Encode and Decode Functions Selectable with a Digital Input
- Utilization of Compatible μL - Linear Bipolar Technology
- CMOS Compatible Digital Output
- Digital Input Threshold Selectable ($V_{CC}/2$ Reference Provided On-Chip)
- 3-Bit Algorithm

CONTINUOUSLY VARIABLE SLOPE DELTA MODULATOR/DEMODULATOR

SEMICONDUCTOR TECHNICAL DATA




P SUFFIX
PLASTIC PACKAGE
CASE 648



DW SUFFIX
PLASTIC PACKAGE
CASE 751G
(SO-16L)

CVSD Block Diagram



This device contains 144 active transistors.

PIN CONNECTIONS

Analog Input (-)	1	16	V _{CC}
Analog Feedback (+)	2	15	Encode/Decode
Syllabic Filter	3	14	Clock
Gain Control	4	13	Digital Data Input (-)
Ref Input (+)	5	12	Digital Threshold
Filter Input (-)	6	11	Coincidence Output
Analog Output	7	10	V _{CC} /2 Output
V _{EE}	8	9	Digital Output

(Top View)

ORDERING INFORMATION

Device	Operating Temperature Range	Package
MC34115P	T _A = 0° to +70°C	Plastic DIP
MC34115DW		SO-16L

MC34115

MAXIMUM RATINGS (All voltages referenced to V_{EE} , $T_A = 25^\circ\text{C}$, unless otherwise noted.) (Note 2)

Rating	Symbol	Value	Unit
Power Supply Voltage	V_{CC}	-0.4 to +18	Vdc
Differential Analog Input Voltage	V_{ID}	± 5.0	Vdc
Digital Threshold Voltage	V_{th}	-0.4 to V_{CC}	Vdc
Logic Input Voltage (Clock, Digital Data, Encode/Decode)	V_{Logic}	-0.4 to +18	Vdc
Coincidence Output Voltage	$V_{O(Con)}$	-0.4 to +18	Vdc
Syllabic Filter Input Voltage	$V_{I(Syl)}$	-0.4 to V_{CC}	Vdc
Gain Control Input Voltage	$V_{I(GC)}$	-0.4 to V_{CC}	Vdc
Reference Input Voltage	$V_{I(ref)}$	$V_{CC}/2 - 1.0$ to V_{CC}	Vdc
$V_{CC}/2$ Output Current	I_{ref}	-25	mA
Operating Ambient Temperature Range	T_A	0 to +70	$^\circ\text{C}$
Operating Junction Temperature	T_J	+150	$^\circ\text{C}$
Storage Temperature Range	T_{stg}	-55 to +125	$^\circ\text{C}$

NOTE: ESD data available upon request.

ELECTRICAL CHARACTERISTICS ($V_{CC} = 12\text{ V}$, $V_{EE} = \text{Gnd}$, $T_A = 0^\circ$ to 70°C , unless otherwise noted.)


Characteristic	Symbol	Min	Typ	Max	Unit
Power Supply Voltage Range (Figure 1)	V_{CC}	4.75	12	16.5	Vdc
Power Supply Current (Figure 1) (Idle Channel) $V_{CC} = 5.0\text{ V}$ $V_{CC} = 15\text{ V}$	I_{CC}	-	4.6 7.0	7.5 12	mA
Clock Rate	SR	-	16 k	-	Samples/s
Gain Control Current Range (Figure 2)	I_{GCR}	0.002	-	3.0	mA
Analog Comparator Input Range (Pins 1 and 2) $4.75\text{ V} \leq V_{CC} \leq 16.5\text{ V}$	V_I	1.3	-	$V_{CC} - 1.3$	Vdc
Analog Output Range (Pin 7) $4.75\text{ V} \leq V_{CC} \leq 16.5\text{ V}$, $I_O = \pm 5.0\text{ mA}$	V_O	1.3	-	$V_{CC} - 1.3$	Vdc
Input Bias Currents (Figure 3) Comparator in Active Region Analog Input (I1) Analog Feedback (I2) Syllabic Filter Input (I3) Reference Input (I5)	I_{IB}	-	0.5 0.5 0.06 -0.06	2.5 2.5 0.5 -0.5	μA
Input Offset Current Comparator in Active Region Analog Input/Analog Feedback $ I1 - I2 $ (Figure 3) Integrator Amplifier $ I5 - I6 $ (Figure 4)	I_{IO}	-	0.15 0.02	0.8 0.2	μA
Input Offset Voltage V/I Converter (Pins 3 and 4) (Figure 5)	V_{IO}	-	2.0	10	mV
Transconductance V/I Converter, 0 to 3.0 mA Integrator Amplifier, 0 to +5.0 mA Load	gm	0.1 1.0	0.3 10	- -	mA/mV

NOTES: 1. All propagation delay times measured 50% to 50% from the negative going (from V_{CC} to +0.4 V) edge of the clock.
2. Devices should not be operated at these values. The "Electrical Characteristics" provide conditions for actual device operation.
3. Dynamic total loop offset (ΣV_{offset}) equals V_{IO} (comparator) (Figure 3) minus V_{IOX} (Figure 5). The input offset voltages of the analog comparator and of the integrator amplifier include the effects of input offset current through the input resistors. The slope polarity switch current mismatch appears as an average voltage across the 10 k integrator resistor. The clock frequency is 16 kHz. Idle channel performance is guaranteed if this dynamic total loop offset is less than one-half of the change in integrator output voltage during one clock cycle (ramp step size).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC34115

Figure 15. 16 kHz Simplex Voice Codec
(Using MC34115, Single-Pole Companding and Single Integration)



APPLICATIONS INFORMATION

CVSD DESIGN CONSIDERATIONS

A simple CVSD encoder using the MC34115 is shown in Figure 15. This IC is a general purpose CVSD building block which allows the system designer to tailor the encoder's transmission characteristics to the application. Thus, the achievable transmission capabilities are constrained by the fundamental limitations of delta modulation and the design of encoder parameters. The performance is not dictated by the internal configuration of the MC34115. There are six design considerations involved in designing these basic CVSD building blocks into a specific codec application.

These are listed below:

1. Selection of clock rate
2. Selection of loop gain
3. Selection of minimum step size
4. Design of integration filter transfer function
5. Design of syllabic filter transfer function
6. Design of low pass filter at the receiver

The circuit in Figure 15 is the most basic CVSD circuit possible. For many applications in secure radio or other intelligible voice channel requirements, it is entirely sufficient.

In this circuit, items 4 and 5 are reduced to their simplest form. The syllabic and integration filters are both single-pole networks. The selection of items 1 through 3 govern the codec performance.

Layout Considerations

Care should be exercised to isolate all digital signal paths (Pins 9, 11, 13 and 14) from analog signal paths (Pins 1 to 7 and 10) in order to achieve proper idle channel performance.

Clock Rate

With minor modifications, the circuit in Figure 15 may be operated anywhere from 9.6 to 64 kHz clock rates. Obviously the higher the clock rate the higher the S/N performance. The circuit in Figure 15 typically produces the S/N performance shown in Figure 16. The selection of clock rate is usually dictated by the bandwidth of the transmission medium. Voice bandwidth systems will require no higher than 9600 Hz. Some radio systems will allow 12 kHz. Private 4-wire telephone systems are often operated at 16 kHz and commercial telephone performance can be achieved at 32 k bits and above.



Order this document by LF347/D

LF347, B LF351 LF353

JFET Input Operational Amplifiers

These low cost JFET input operational amplifiers combine two state-of-the-art analog technologies on a single monolithic integrated circuit. Each internally compensated operational amplifier has well matched high voltage JFET input devices for low input offset voltage. The JFET technology provides wide bandwidths and fast slew rates with low input bias currents, input offset currents, and supply currents.

These devices are available in single, dual and quad operational amplifiers which are pin-compatible with the industry standard MC1741, MC1458, and the MC3403/LM324 bipolar devices.

- Input Offset Voltage of 5.0 mV Max (LF347B)
- Low Input Bias Current: 50 pA
- Low Input Noise Voltage: $16 \text{ nV}/\sqrt{\text{Hz}}$
- Wide Gain Bandwidth: 4.0 MHz
- High Slew Rate: $13\text{V}/\mu\text{s}$
- Low Supply Current: 1.8 mA per Amplifier
- High Input Impedance: $10^{12} \Omega$
- High Common Mode and Supply Voltage Rejection Ratios: 100 dB

MAXIMUM RATINGS

Rating	Symbol	Value	Unit
Supply Voltage	V_{CC} V_{EE}	+18 -18	V
Differential Input Voltage	V_{ID}	± 30	V
Input Voltage Range (Note 1)	V_{IDR}	± 15	V
Output Short Circuit Duration (Note 2)	t_{SC}	Continuous	
Power Dissipation at $T_A = +25^\circ\text{C}$ Derate above $T_A = +25^\circ\text{C}$	P_D $1/\theta_{JA}$	900 10	mW mW/°C
Operating Ambient Temperature Range	T_A	0 to +70	°C
Operating Junction Temperature Range	T_J	115	°C
Storage Temperature Range	T_{stg}	-65 to +150	°C

- NOTES: 1. Unless otherwise specified, the absolute maximum negative input voltage is limited to the negative power supply.
2. Any amplifier output can be shorted to ground indefinitely. However, if more than one amplifier output is shorted simultaneously, maximum junction temperature rating may be exceeded.

FAMILY OF JFET OPERATIONAL AMPLIFIERS





N SUFFIX
PLASTIC PACKAGE
CASE 626




D SUFFIX
PLASTIC PACKAGE
CASE 751
(SO-8)

PIN CONNECTIONS



N SUFFIX
PLASTIC PACKAGE
CASE 646

PIN CONNECTIONS



ORDERING INFORMATION

Device	Function	Operating Temperature Range	Package
LF351D LF351N	Single Single	$T_A = 0^\circ \text{ to } +70^\circ\text{C}$	SO-8 Plastic DIP
LF353D LF353N	Dual Dual		SO-8 Plastic DIP
LF347BN LF347N	Quad Quad		Plastic DIP Plastic DIP

© Motorola, Inc. 1996

Rev 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LF347, B LF351 LF353

ELECTRICAL CHARACTERISTICS ($V_{CC} = +15$ V, $V_{EE} = -15$ V, $T_A = 25^\circ\text{C}$, unless otherwise noted.)

Characteristic	Symbol	LF347B			LF347, LF351, LF353			Unit
		Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage ($R_S \leq 10$ k, $V_{CM} = 0$) $T_A = +25^\circ\text{C}$ $0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$	V_{IO}	-	1.0	5.0	-	5.0	10	mV
		-	-	8.0	-	-	13	
Avg. Temperature Coefficient of Input Offset Voltage $R_S \leq 10$ k, $0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$	$\Delta V_{IO}/\Delta T$	-	10	-	-	10	-	$\mu\text{V}/^\circ\text{C}$
Input Offset Current ($V_{CM} = 0$, Note 3) $T_A = +25^\circ\text{C}$ $0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$	I_{IO}	-	25	100	-	25	100	pA
		-	-	4.0	-	-	4.0	nA
Input Bias Current ($V_{CM} = 0$, Note 3) $T_A = +25^\circ\text{C}$ $0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$	I_{IB}	-	50	200	-	50	200	pA
		-	-	8.0	-	-	8.0	nA
Input Resistance	r_i	-	10^{12}	-	-	10^{12}	-	Ω
Common Mode Input Voltage Range	V_{ICR}	± 11	+15 -12	-	± 11	+15 -12	-	V
Large-Signal Voltage Gain ($V_O = \pm 10$ V, $R_L = 2.0$ k) $T_A = +25^\circ\text{C}$ $0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$	A_{VOL}	50 25	100 -	- -	25 15	100 -	- -	V/mV
Output Voltage Swing ($R_L = 10$ k)	V_O	± 12	± 14	-	± 12	± 14	-	V
Common Mode Rejection ($R_S \leq 10$ k)	CMR	80	100	-	70	100	-	dB
Supply Voltage Rejection ($R_S \leq 10$ k)	PSRR	80	100	-	70	100	-	dB
Supply Current	I_D	-	7.2	11	-	7.2	11	mA
LF347		-	-	-	-	1.8	3.4	
LF351		-	-	-	-	3.6	6.5	
LF353		-	-	-	-	-	-	
Short Circuit Current	I_{SC}	-	25	-	-	25	-	mA
Slew Rate ($A_V = +1$)	SR	-	13	-	-	13	-	V/ μs
Gain-Bandwidth Product	BW _p	-	4.0	-	-	4.0	-	MHz
Equivalent Input Noise Voltage ($R_S = 100$ Ω , $f = 1000$ Hz)	e_n	-	24	-	-	24	-	$\text{nV}/\sqrt{\text{Hz}}$
Equivalent Input Noise Current ($f = 1000$ Hz)	i_n	-	0.01	-	-	0.01	-	$\text{pA}/\sqrt{\text{Hz}}$
Channel Separation (LF347, LF353) 1.0 Hz $\leq f \leq 20$ kHz (Input Referred)	-	-	-120	-	-	-120	-	dB

For Typical Characteristic Performance Curves, refer to MC34001, 34002, 34004 data sheet.

NOTE: 3. Input bias currents of JFET input op amps approximately double for every 10°C rise in junction temperature. To maintain junction temperatures as close to ambient as is possible, pulse techniques are utilized during test.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

14-Stage Binary Ripple Counter With Oscillator

High-Performance Silicon-Gate CMOS


The MC54/74C4060A is identical in pinout to the standard CMOS MC14060B. The device inputs are compatible with standard CMOS outputs; with pullup resistors, they are compatible with LSTTL outputs.

This device consists of 14 master-slave flip-flops and an oscillator with a frequency that is controlled either by a crystal or by an RC circuit connected externally. The output of each flip-flop feeds the next and the frequency at each output is half of that of the preceding one. The state of the counter advances on the negative-going edge of the Osc In. The active-high Reset is asynchronous and disables the oscillator to allow very low power consumption during stand-by operation.

State changes of the Q outputs do not occur simultaneously because of internal ripple delays. Therefore, decoded output signals are subject to decoding spikes and may have to be gated with Osc Out 2 of the HC4060A.

- Output Drive Capability: 10 LSTTL Loads
- Outputs Directly Interface to CMOS, NMOS, and TTL
- Operating Voltage Range: 2 to 6 V
- Low Input Current: 1 μ A
- High Noise Immunity Characteristic of CMOS Devices
- In Compliance With JEDEC Standard No. 7A Requirements
- Chip Complexity: 390 FETs or 97.5 Equivalent Gates

LOGIC DIAGRAM



MC54/74HC4060A



J SUFFIX
CERAMIC PACKAGE
CASE 620-10



N SUFFIX
PLASTIC PACKAGE
CASE 648-08



D SUFFIX
SOIC PACKAGE
CASE 751B-05



DT SUFFIX
TSSOP PACKAGE
CASE 748C-03


ORDERING INFORMATION

MC54HCXXXAJ	Ceramic
MC74HCXXXAN	Plastic
MC74HCXXXAD	SOIC
MC74HCXXXADT	TSSOP

FUNCTION TABLE

Clock	Reset	Output State
	L	No Change
	L	Advance to Next State
X	H	All Outputs Are Low

Pinout: 16-Lead Plastic Package (Top View)



MC54/74HC4060A

MAXIMUM RATINGS*

Symbol	Parameter	Value	Unit
V _{CC}	DC Supply Voltage (Referenced to GND)	- 0.5 to + 7.0	V
V _{in}	DC Input Voltage (Referenced to GND)	- 0.5 to V _{CC} + 0.5	V
V _{out}	DC Output Voltage (Referenced to GND)	- 0.5 to V _{CC} + 0.5	V
I _{in}	DC Input Current, per Pin	± 20	mA
I _{out}	DC Output Current, per Pin	± 25	mA
I _{CC}	DC Supply Current, V _{CC} and GND Pins	± 50	mA
P _D	Power Dissipation in Still Air, Plastic or Ceramic DIP†	750	mW
	SOIC Package†	500	
	TSSOP Package†	450	
T _{stg}	Storage Temperature Range	- 65 to + 150	°C
T _L	Lead Temperature, 1 mm from Case for 10 Seconds Plastic DIP, SOIC or TSSOP Package Ceramic DIP	260 300	°C

This device contains protection circuitry to guard against damage due to high static voltages or electric fields. However, precautions must be taken to avoid applications of any voltage higher than maximum rated voltages to this high-impedance circuit. For proper operation, V_{in} and V_{out} should be constrained to the range GND ≤ (V_{in} or V_{out}) ≤ V_{CC}. Unused inputs must always be tied to an appropriate logic voltage level (e.g., either GND or V_{CC}). Unused outputs must be left open.

* Maximum Ratings are those values beyond which damage to the device may occur. Functional operation should be restricted to the Recommended Operating Conditions.

† Derating — Plastic DIP: - 10 mW/°C from 65° to 125°C
Ceramic DIP: - 10 mW/°C from 100° to 125°C
SOIC Package: - 7 mW/°C from 65° to 125°C
TSSOP Package: - 6.1 mW/°C from 65° to 125°C

For high frequency or heavy load considerations, see Chapter 2 of the Motorola High-Speed CMOS Data Book (DL129/D).

RECOMMENDED OPERATING CONDITIONS

Symbol	Parameter	Min	Max	Unit	
V _{CC}	DC Supply Voltage (Referenced to GND)	2.5*	6.0	V	
V _{in} , V _{out}	DC Input Voltage, Output Voltage (Referenced to GND)	0	V _{CC}	V	
T _A	Operating Temperature Range, All Package Types	- 55	+ 125	°C	
t _r , t _f	Input Rise/Fall Time (Figure 1)	V _{CC} = 2.0 V	0	1000	ns
		V _{CC} = 4.5 V	0	500	
		V _{CC} = 6.0 V	0	400	

* The oscillator is guaranteed to function at 2.5 V minimum. However, parametrics are tested at 2.0 V by driving Pin 11 with an external clock source.

DC CHARACTERISTICS (Voltages Referenced to GND)

Symbol	Parameter	Condition	V _{CC} V	Guaranteed Limit			Unit
				-55 to 25°C	≤85°C	≤125°C	
V _{IH}	Minimum High-Level Input Voltage	V _{out} = 0.1V or V _{CC} - 0.1V I _{out} ≤ 20μA	2.0	1.50	1.50	1.50	V
			3.0	2.10	2.10	2.10	
			4.5	3.15	3.15	3.15	
			6.0	4.20	4.20	4.20	
V _{IL}	Maximum Low-Level Input Voltage	V _{out} = 0.1V or V _{CC} - 0.1V I _{out} ≤ 20μA	2.0	0.50	0.50	0.50	V
			3.0	0.90	0.90	0.90	
			4.5	1.35	1.35	1.35	
			6.0	1.80	1.80	1.80	
V _{OH}	Minimum High-Level Output Voltage (Q4-Q10, Q12-Q14)	V _{in} = V _{IH} or V _{IL} I _{out} ≤ 20μA	2.0	1.9	1.9	1.9	V
			4.5	4.4	4.4	4.4	
			6.0	5.9	5.9	5.9	
		V _{in} = V _{IH} or V _{IL} I _{out} ≤ 2.4mA I _{out} ≤ 4.0mA I _{out} ≤ 5.2mA	3.0	2.48	2.34	2.20	
			4.5	3.98	3.84	3.70	
			6.0	5.48	5.34	5.20	

กิตติกรรมประกาศ

โครงการนี้ประสบความสำเร็จได้ด้วยดี โดยได้รับความช่วยเหลือจากหลายฝ่าย ไม่ว่าจะเป็น
ดร. สุทธิชัย นพชาติพงศ์ อาจารย์ที่ปรึกษาโครงการ รุ่นพี่ปริญญาโทคุณเศรษฐกร กาเมือง ตลอดจน
เพื่อนๆทุกคนที่ให้คำแนะนำ ทางผู้จัดทำโครงการขอขอบคุณไว้ ณ โอกาสนี้ด้วยที่ทำให้โครงการนี้
สำเร็จลุล่วงไปด้วยดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

- [1] Byeong Gilee and Seak. Chanf Kim , “Scrambling Techniques for Digital Transmission ”
Springer–Verlag London Berlin Heidelberg New York Paris Tokyo. Hong Kong Barcelone
Budapest , 1996
- [2] John L. Hilburn , “Manual of active design” , McGRAW-HILL , New York ,1973
- [3] ชูชัย ธารสารตั้งเจริญ , “ การสื่อสารข้อมูล ” , สำนักพิมพ์ฟิสิกส์เซ็นเตอร์
- [4] นรินทร์ เนาวประทีป , “อมเมมปี” , สำนักพิมพ์ฟิสิกส์เซ็นเตอร์
- [5] ปราโมทย์ วัฒเขียน , วิวัฒน์ กิรานนท์ , “พื้นฐานการสื่อสารข้อมูล” ,
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้