



ระบบชุมสายโทรศัพท์สาขาอัตโนมัติแบบไร้สาย
(ส่วนซอฟต์แวร์ และ เชื่อมโยง)

WIRELESS PRIVATE AUTOMATIC BRANCH EXCHANGE SYSTEM
(SOFTWARE AND INTERFACE)



วัน เดือน ปี..... / ศ.ศ. ๒๕๓๐
เลขทะเบียน..... ๐๓๗๑๔๒
เลขเรียกหนังสือ..... T ๐๘๒๕๕ ม.๔๕๘ ๗

ปริญญาานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา ๒๕๓๘

ปริญญาานิพนธ์ปีการศึกษา 2538

ภาควิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง ระบบชุมสายโทรศัพท์สาขาอัตโนมัติแบบไร้สาย (ส่วนซอร์ฟแวร์ และ เชื่อมโยง)

ผู้จัดทำ นาย ปริญา อธินิรมิต 35104258

นางสาว สุวรรณ จิตตินรเศรษฐ์ 35104501



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบชุมสายโทรศัพท์สาขาอัตโนมัติแบบไร้สาย
(ส่วนซอร์ฟแวร์ และ เชื่อมโยง)

ปริญญา อธินิรมิต
สุวรรณ จิตตินรเศรษฐ์
อ. ประภากร สุวรรณะ อาจารย์ที่ปรึกษา
ปีการศึกษา 2538

บทคัดย่อ

โครงการนี้เป็นเครื่องชุมสายโทรศัพท์อัตโนมัติแบบไร้สาย มี 4 สายนอก 16 สายในแบ่งส่วนประกอบของเครื่องออกเป็น 2 ส่วนคือ ตู้ชุมสายโทรศัพท์หลัก และเครื่องโทรศัพท์ตัวลูก ใช้ Z80180 ควบคุมการทำงานของตู้ชุมสายโทรศัพท์หลัก และใช้ 8751 ควบคุมการทำงานของเครื่องโทรศัพท์ตัวลูก การรับส่งสัญญาณจะใช้การส่งผ่านทางคลื่นวิทยุ โดยตู้ชุมสายโทรศัพท์หลักมีช่องความถี่ที่ใช้รับ-ส่งทั้งหมด 5 คู่ความถี่ และมีอีกหนึ่งช่องใช้ส่งสัญญาณข้อมูล ส่วนที่เครื่องโทรศัพท์ตัวลูกแต่ละเครื่องจะมีช่องความถี่รับ-ส่งหนึ่งคู่ ซึ่งโครงการชิ้นนี้เป็นส่วนของซอร์ฟแวร์และอินเตอร์เฟสเท่านั้น ไม่ได้รวมถึงส่วนวิทยุ

WIRELESS PRIVATE AUTOMATIC BRANCH EXCHANGE SYSTEM
(SOFTWARE AND INTERFACE)

Prinya Atiniramit

Suwanna Jittinorasett

Prapakorn Suwanna Advisor

1995

ABSTRACT

This thesis presents the design of the wireless PABX for 4 external lines and 16 internal lines . This system has 2 parts , main unit and remote unit . Main unit control by Z80180 and remote unit control by MCS-51 . Transmission data between main unit and remote unit use radio frequency . There are 5 frequency channels in main unit and 1 frequency channel in remote unit . This thesis is only software and interface part .

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีเบื้องต้นเกี่ยวกับโทรศัพท์	2
2.1 องค์ประกอบของโทรศัพท์	2
2.2 สัญญาณพื้นฐานขององค์การโทรศัพท์	3
2.3 ระบบการต่อเครื่องชุมสายโทรศัพท์ และสัญญาณที่คู่สาย	4
บทที่ 3 ไมโครโปรเซสเซอร์ Z80180	5
3.1 โหมดการทำงาน	6
3.2 รีจิสเตอร์ ไอ/โอ ภายใน	8
3.3 ส่วนจัดการหน่วยความจำ (เอ็มเอ็มยู)	10
3.4 อินเทอร์รัปต์	16
3.5 ส่วนอินเตอร์เฟซการสื่อสารอนุกรมแบบอะซิงค์โครนัส	28
3.6 โปรแกรมเอเบิล รีโหลด ทาร์มเมอร์	38
บทที่ 4 ไมโครคอนโทรลเลอร์ตระกูล 51	42
4.1 สถาปัตยกรรมของไมโครคอนโทรลเลอร์ 51	42
4.2 การจัดขาของไมโครคอนโทรลเลอร์ 51	43
4.3 การจัดโครงสร้างภายในของไมโครคอนโทรลเลอร์ 51	45
4.4 การจัดหน่วยความจำ	46
4.5 รีจิสเตอร์ภายในไมโครคอนโทรลเลอร์ 51	46
4.6 อินเทอร์รัปต์ของไมโครคอนโทรลเลอร์ 51	48
บทที่ 5 โครงสร้างของเครื่อง	49
บทที่ 6 หลักการทำงานและรายละเอียดฮาร์ดแวร์ในแต่ละส่วน	55
6.1 หลักการทำงานและรายละเอียดฮาร์ดแวร์ของ ตู้ชุมสายโทรศัพท์หลัก	55
6.2 หลักการทำงานและรายละเอียดฮาร์ดแวร์ของ เครื่องโทรศัพท์ตัวลูก	80

บทที่ 7	รายละเอียดทางซอฟต์แวร์	83
7.1	การทำงานเริ่มต้นของผู้คุมสายโทรศัพท์หลัก	83
7.2	การทำงานเริ่มต้นของเครื่องโทรศัพท์ตัวลูก	83
7.3	การส่งเวิร์คบอกของสัญญาณจากตัวแม่ไปยังตัวลูก	83
7.4	ลำดับขั้นการทำงานของเครื่อง	84
7.5	ลำดับขั้นการทำงานของเครื่อง	84
7.6	เวิร์คติดต่อรหว่างตัวแม่และตัวลูก	89
7.7	อัลกอริทึมของเครื่องตัวแม่	94
7.8	อัลกอริทึมของเครื่องโทรศัพท์ตัวลูก	103
7.9	การทำงานของโปรแกรมหลัก	112
7.10	การใช้งาน	113
บทที่ 8	บทสรุปและวิจารณ์	115
8.1	ผลการทดลอง	115
8.2	ปัญหาและแนวทางแก้ไข	118
8.3	สรุปและวิจารณ์	119
8.4	แนวทางการพัฒนา	120
ภาคผนวก ก	โปรแกรมสั่งงานผู้คุมสายโทรศัพท์หลัก	
ภาคผนวก ข	โปรแกรมสั่งงานเครื่องโทรศัพท์ตัวลูก	
	กิตติกรรมประกาศ	
	หนังสืออ้างอิง	

สารบัญรูปภาพ

	หน้า
รูปที่ 2.1 การจัดปุ่มและระบบสัญญาณของโทรศัพท์	3
รูปที่ 3.1 รีจิสเตอร์ไอเอ็มซีอาร์	6
รูปที่ 3.2 เอ็ม1 เท็มโพลาร์ เอ็นนาเบล ทาร์มมิ่ง	7
รูปที่ 3.3 เวลาอ่าน และเขียนไอ/โอ เมื่อไอไอซี/ = 1	7
รูปที่ 3.4 เวลาอ่าน และเขียนไอ/โอ เมื่อไอไอซี/ = 0	8
รูปที่ 3.5 รีจิสเตอร์ไอ/โอภายใน	8
รูปที่ 3.6 การจัดตำแหน่งไอโอเอ	9
รูปที่ 3.7 ตัวอย่างตำแหน่งทางตรรก	11
รูปที่ 3.8 การแปลงเป็นตำแหน่งทางกายภาพ	11
รูปที่ 3.9 บล็อกโคอะแกรมของเอ็มเอ็มยู	12
รูปที่ 3.10 การแปลงตำแหน่งไอ/โอ	12
รูปที่ 3.11 ระบบหน่วยความจำลอจิก	13
รูปที่ 3.12 ตัวอย่างลักษณะลอจิกคอล สเปส	13
รูปที่ 3.13 รีจิสเตอร์ซีบีเออาร์	14
รูปที่ 3.14 รีจิสเตอร์ซีบีอาร์	14
รูปที่ 3.15 รีจิสเตอร์บีบีอาร์	14
รูปที่ 3.16 การสร้างแอดเครสทางกายภาพ	15
รูปที่ 3.17 แหล่งกำเนิดการอินเตอร์รัปต์	16
รูปที่ 3.18 อินเตอร์รัปต์ เวคเตอร์ โด รีจิสเตอร์	17
รูปที่ 3.19 รีจิสเตอร์ไอทีซี	18
รูปที่ 3.20 แทร์ป ทาร์มมิ่งลำดับสอง อีอปโค้ด อันดีไฟด์	19
รูปที่ 3.21 แทร์ป ทาร์มมิ่งลำดับสาม อีอปโค้ด อันดีไฟด์	20
รูปที่ 3.22 การใช้เอ็นเอ็มไอ/	21
รูปที่ 3.23 เอ็นเอ็มไอ/ ทาร์มมิ่ง	21
รูปที่ 3.24 ทาร์มมิ่งของไอเอ็นที0/ โหมด0	22

รูปที่ 3.25	ลำดับการอินเตอร์รัปต์ของไอเอ็นที0/ โหมค1	23
รูปที่ 3.26	ทาร์มมิ่งของไอเอ็นที0/ โหมค1	23
รูปที่ 3.27	ไอเอ็นที0/ โหมค2 เวกเตอร์ อะควิชชัน	24
รูปที่ 3.28	ทาร์มมิ่งของไอเอ็นที0/ โหมค2	24
รูปที่ 3.29	ไอเอ็นที1/ ไอเอ็นที2/ เวกเตอร์ อะควิชชัน	25
รูปที่ 3.30	ลำดับคำสั่งรีเทิร์นอินเตอร์รัปต์	27
รูปที่ 3.31	ทาร์มมิ่งของไอเอ็นที1/ ไอเอ็นที2/ และอินเตอร์รัปต์ภายใน	27
รูปที่ 3.32	บล็อกโคอะแกรมของเอซีเอสไอ	28
รูปที่ 3.33	รีจิสเตอร์สถานะเอซีเอสไอ	30
รูปที่ 3.34	รีจิสเตอร์เอ็นทีแอลเอ	32
รูปที่ 3.35	รีจิสเตอร์ซีเอ็นทีเอสบี	34
รูปที่ 3.36	การหารสัญญาณนาฬิกาภายนอก	37
รูปที่ 3.37	บล็อกโคอะแกรมของพีอาร์ที	38
รูปที่ 3.38	รีจิสเตอร์ทีซีอาร์	39
รูปที่ 4.1	การจัดขาของไมโครคอนโทรลเลอร์ 51	43
รูปที่ 4.2	บล็อกโคอะแกรมของไมโครคอนโทรลเลอร์ 51	45
รูปที่ 5.1	บล็อกโคอะแกรมของตู้โทรศัพท์หลัก	52
รูปที่ 5.2	บล็อกโคอะแกรมของเครื่องโทรศัพท์ตัวลูก	53
รูปที่ 5.3	การใช้ช่องความถี่ในการรับส่งสัญญาณ	54
รูปที่ 6.1	วงจรส่วนประมวลผลกลาง	56
รูปที่ 6.2	วงจรส่วนต่อเชื่อมคู่สายโทรศัพท์ และส่วนจำลองการยกหู	58
รูปที่ 6.3	บล็อกโคอะแกรมภายในไอซีเบอร์ 34012	57
รูปที่ 6.4	วงจรส่วนต่อเชื่อมคู่สายโทรศัพท์	59
รูปที่ 6.5	วงจรส่วนจำลองการยกหูโทรศัพท์	60
รูปที่ 6.6	วงจรถอดรหัสสัญญาณผสมสองความถี่	61
รูปที่ 6.7	บล็อกโคอะแกรมของ เอ็มที 8870	63
รูปที่ 6.8	ค่าที่ได้จากการถอดรหัส	64

เอกสารนี้เป็นรูปที่ 6.9 วงจรตรวจสัญญาณอย่างง่าย ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ .

รูปที่ 6.11	ทาร์มมิ่งโคอะแกมการทำงานของ เอ็มที 8870	66
รูปที่ 6.12	วงจรสร้างสัญญาณผสมสองความถี่	69
รูปที่ 6.13	วงจรมันทิกเสียง	71
รูปที่ 6.14	บล็อกโคอะแกรมของไอเอสดี 1200/1400	72
รูปที่ 6.15	ลายละเอียดของไอเอสดี 1200/1400	76
รูปที่ 6.16	วงจรถอด พอยต์ สวิทซ์	79
รูปที่ 6.17	วงจรสร้างเครื่องโทรศัพท์ตัวลูก	82
รูปที่ 6.18	ลักษณะคีย์บอร์ด	81
รูปที่ 8.1	สัญญาณอินพุทของส่วนเชื่อมต่อกู่สาย	115
รูปที่ 8.2	สัญญาณเอาต์พุทที่ส่วนส่ง	116
รูปที่ 8.3	สัญญาณเอาต์พุทที่วัดได้ที่สายนอก	116



สารบัญตาราง

	หน้า
ตารางที่ 3.1 ตำแหน่งรีจิสเตอร์ ไอ/โอ ภายใน	10
ตารางที่ 3.2 สถานะของ ไออีเอฟ1 และ ไออีเอฟ2	29
ตารางที่ 3.3 ตารางเวกเตอร์	26
ตารางที่ 3.4 รูปแบบข้อมูล	34
ตารางที่ 3.5 อัตราส่วนการหาร	36
ตารางที่ 3.6 บีทีไอซี	40
ตารางที่ 4.1 ไมโครคอนโทรลเลอร์ตระกูล 51	42
ตารางที่ 6.1 การกำหนดค่าอินพุทของ ทีซีเอ็ม 5087	68
ตารางที่ 6.2 ความถี่ของแฉว และคอลลัมป์แต่ละตำแหน่ง	70
ตารางที่ 6.3 สรุปรูปไอซีตระกูล ไอเอสดี 1200/1400	73

สัญลักษณ์

Vrms	=	แรงดันรากที่สองของกำลังสองเฉลี่ย
Vac	=	แรงดันไฟสลับ
Vdc	=	แรงดันไฟตรง
Vss	=	กราวด์ (GROUND)
VSSD	=	กราวด์วงจรดิจิทัล
VSSA	=	กราวด์วงจรมอนาโลก
Vcc	=	ไฟเลี้ยง
VCCD	=	ไฟเลี้ยงวงจรดิจิทัล
VCCA	=	ไฟเลี้ยงวงจรมอนาโลก
R	=	ความต้านทาน
C	=	ตัวเก็บประจุ
fo	=	ความถี่เริ่มต้น
/	=	แอกทีฟ โล (ACTIVE LOW)
A	=	ขาแอกแคเรตบัส
P	=	ขาพอร์ท
H	=	เลขฐาน 16
L	=	แรงดันต่ำ (LOW)
H	=	แรงดันสูง (HIGH)
Z	=	ไฮอิมพีแดนซ์ (HIGH IMPEDANCE)

บทที่ 1 บทนำ

ระบบชุมสายโทรศัพท์สาขาอัตโนมัติ (PRIVATE AUTOMATIC BRANCH EXCHANGE) เป็นระบบซึ่งนำมาใช้ในการขยายการใช้ประโยชน์ของกลุ่มสายโทรศัพท์ให้กว้างขึ้น โดยทำหน้าที่เป็นชุมสายท้องถิ่นขนาดเล็ก คัดต่อระหว่างกลุ่มสายโทรศัพท์ขององค์การโทรศัพท์ กับกลุ่มสายภายในตัวอาคาร ซึ่งอาจมีเป็นจำนวนมากหรือน้อยขึ้นอยู่กับขนาดของเครื่องและการออกแบบตามความต้องการในการใช้งาน

ในปัจจุบันได้มีการนำระบบชุมสายโทรศัพท์สาขาอัตโนมัติ มาใช้อย่างกว้างขวาง ตั้งแต่ระบบใหญ่ๆที่ใช้ตามโรงงาน โรงแรม ซึ่งมีกลุ่มสายภายในหลายร้อยคู่ และระบบเล็กที่ใช้ตามบ้านพัก หรือสำนักงาน ซึ่งมีกลุ่มสายภายในเพียงไม่กี่คู่สาย ในระบบขนาดเล็กที่มีการทำและพัฒนาขึ้นมานั้นก็จะมีทั้งระบบที่มีการคัดต่อแบบใช้รีเลย์ , ระบบครอสพอยต์สวิตช์ (CROSSPOINT SWITCH) , และระบบดิจิทัล

สำหรับโครงการนี้ได้นำเสนอเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติแบบไร้สายที่มีการควบคุมด้วยไมโครโปรเซสเซอร์ และมีการออกแบบระบบการทำงานของเครื่องขึ้นเอง ในการออกแบบได้ทำการออกแบบเป็นระบบขนาด 4 คู่สายนอก 16 คู่สายใน โดยแบ่งส่วนประกอบของเครื่องออกเป็น 2 ส่วน คือ ตู้ชุมสายโทรศัพท์หลัก หรือตัวแม่ (MAIN UNIT) และ เครื่องโทรศัพท์ตัวลูก (REMOTE UNIT) นอกจากนี้ยังได้มีการออกแบบโดยใช้เทคนิคการเลือกช่องความถี่ที่ว่าง โดยใช้หลักการเลือกช่องความถี่ใช้งานที่ว่าง เพื่อประโยชน์ในการประหยัดช่องความถี่วิทยุ มีผลทำให้ความกว้างแถบ (BANDWIDTH) ของระบบลดลง ซึ่งเป็นประโยชน์ต่อการติดต่อสื่อสารโทรคมนาคมทางคลื่นความถี่วิทยุ

ข้อดีของเครื่องชุมสายโทรศัพท์สาขาอัตโนมัติแบบไร้สายคือ สะดวกในการติดตั้งเพื่อใช้งาน โดยเฉพาะในระบบใหญ่ๆ เพราะสามารถติดตั้งใช้งานภายในอาคารโดยไม่ต้องเดินสายระหว่างตู้ชุมสายโทรศัพท์หลัก และเครื่องโทรศัพท์ตัวลูก

บทที่ 2 ทฤษฎีเบื้องต้นเกี่ยวกับโทรศัพท์

2.1 องค์ประกอบของโทรศัพท์

เครื่องโทรศัพท์จะประกอบด้วยองค์ประกอบหลักใหญ่ๆ 7 องค์ประกอบด้วยกัน คือ

1. ส่วนรับ (RECEIVER)
2. ส่วนส่ง (TRANSMITTER)
3. สปีช เนทเวิร์ค (SPEECH NETWORK)
4. ฮุก สวิตช์ (HOOK SWITCH)
5. กระดิ่ง (RINGING)
6. ไดอัลเลอร์ (DIALER)
7. วงจรแปลงสัญญาณไฟตรง (BRIDGE RECTIFIER)

ส่วนส่งและส่วนรับปกติจะติดอยู่ที่ส่วนปากพูด หูฟัง (HANDSET) ของเครื่องโทรศัพท์ โดยส่วนส่งจะมีหน้าที่เปลี่ยนสัญญาณเสียงให้เป็นสัญญาณไฟฟ้า ซึ่งสัญญาณนี้จะถูกส่งไปที่สวิตช์จิ่งเซ็นเตอร์ (SWITCHING CENTER) ส่วนรับมีหน้าที่เปลี่ยนสัญญาณไฟฟ้าให้เป็นสัญญาณเสียง สัญญาณที่ส่วนรับนั้นจะประกอบด้วย สัญญาณแถบความถี่เสียง (VOICEBAND SIGNAL) จากสวิตช์จิ่งเซ็นเตอร์ และจะคอยลดทอนการป้อนกลับจากส่วนส่ง

สำหรับสปีช เนทเวิร์ค มีหน้าที่แยกสัญญาณส่งและรับภายในเครื่องโทรศัพท์ ดังนั้นสัญญาณทั้งหมดระหว่างสวิตช์จิ่งเซ็นเตอร์ และเครื่องรับโทรศัพท์อาจส่งไปในคู่สายเดียวกันได้

ฮุก สวิตช์ มีอยู่ 2 สถานะ คือ ออนฮุก (ON-HOOK) หรือ ออฟฮุก (OFF-HOOK) ปกติโทรศัพท์จะอยู่ในสถานะออนฮุกคือวางหูโทรศัพท์ ต่อเมื่อเรายกหูจึงจะเข้าสู่สภาวะออฟฮุก โดยเมื่อเรายกหูจะมีการดึงกระแส กระแสที่ส่งจะทำให้สวิตช์จิ่งเซ็นเตอร์ รับรู้ว่าอยู่ในสภาวะออฟฮุก สวิตช์จิ่งเซ็นเตอร์ก็จะปิดกั้นสัญญาณกระดิ่ง (RINGING SIGNAL) และเตรียมรับสัญญาณไดอัล (DIAL SIGNAL) ฮุกสวิตช์จะต่อสายโทรศัพท์เข้ากับกระดิ่งเมื่ออยู่ในสถานะออนฮุก และต่อสายโทรศัพท์เข้ากับสปีช เนทเวิร์ค ในสภาวะออฟฮุก

ในสภาวะออฟฮุกวงจรโทรศัพท์จะรับไบอัสตรง (DC BIAS) จากสวิตช์จิ่งเซ็นเตอร์ ส่วนสถานะออนฮุก จะปรากฏสัญญาณกระดิ่งเมื่อมีผู้เรียกมาเป็นสัญญาณทางไฟฟ้าประมาณ 80 แรงดันรากที่สองของกำลังสองเฉลี่ย (V_{rms}) ความถี่ 20-30 เฮิร์ต ซึ่งปกติจะถูกสร้างสัญญาณขึ้นที่สวิตช์จิ่งเซ็นเตอร์ และถูกส่งมาทำให้กระดิ่งในเครื่องโทรศัพท์ทำงาน


สำหรับส่วนไดอัลเลอร์ จะมีอยู่ 2 วิธีที่ใช้ส่งไดอัลไปที่สวิตช์จิ่งเซ็นเตอร์ คือ

1. โดยการสร้างพัลส์ (PULSE GENERATOR)
2. โดยการสร้างโทน (TONE GENERATOR)

การสร้างพัลส์จะใช้กับโทรศัพท์ที่มีหน้าปัดแบบหมุน (ROTARY DIALER) โดยจะสร้างพัลส์เป็นจำนวนเท่ากับหมายเลขที่หมุนส่งไปตามสายและพัลส์จะถูกส่งไปและนับที่สวิทช์ ซึ่งเซ็นเตอร์

การสร้างโทนจะใช้กับโทรศัพท์ที่มีหน้าปัดแบบกดปุ่ม (TONE DIALER) โดยจะใช้การผสมความถี่ในการส่งหมายเลขโทรศัพท์ ด้วยวิธีของสัญญาณผสมสองความถี่ (DIAL TONE MULTIFREQUENCY , DTMF) ในการส่งหมายเลขโทรศัพท์ โดยทั่วไปหน้าปัดจะมี 12 ปุ่ม แบ่งเป็น 4 แถว (ROW) และ 3 คอลัมน์ (COLUMN) และในเครื่องโทรศัพท์บางแบบอาจจะมีปุ่มถึง 16 ปุ่ม โดยเพิ่มคอลัมน์ ที่ 4 ขึ้นมาอีก ดังแสดงในรูปที่ 2.1

ความถี่ที่ใช้ในแต่ละแถว และคอลัมน์ จะมีความถี่ต่างกัน ความถี่ของทั้ง 4 แถว เรียกว่าเป็นกลุ่มความถี่ต่ำ ความถี่ของทั้ง 4 คอลัมน์ จะเป็นกลุ่มความถี่สูง เมื่อกดปุ่มหมายเลขใดๆจะทำให้วงจรอิเล็กทรอนิกส์ภายในเครื่องโทรศัพท์ผลิตความถี่ออกมา 2 ความถี่ เช่น เมื่อกดเลข 5 ความถี่ที่ผลิตออกมาคือ 770 เฮิรท์ และ 1336 เฮิรท์ เป็นต้น



รูปที่ 2.1 แสดงการจัดปุ่มและระบบสัญญาณ

2.2 สัญญาณพื้นฐานขององค์การโทรศัพท์แห่งประเทศไทย

สัญญาณต่างๆที่ใช้ในระบบโทรศัพท์ ประกอบด้วย

2.2.1 สัญญาณให้หมุน (DIAL TONE) ใช้เพื่อแสดงให้สมาชิกรู้ว่าให้กดปุ่มหมายเลขผู้รับได้เป็นสัญญาณต่อเนื่อง 400 เฮิรท์ มอดคูลเลท (MODULATE) ด้วยความถี่ประมาณ 50 เฮิรท์

แบบเอเอ็ม (AM) ไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2 สัญญาณไม่ว่าง (BUSY TONE) ใช้ออกผู้เรียกว่าขณะที่คู่สายปลายทางที่ต้องการติดต่อกำลังใช้งานอยู่จึงไม่สามารถติดต่อคู่สายให้ได้ โดยจะเป็นสัญญาณ 400 เฮิรท์ ช่วงเวลาของการส่งประมาณ 0.5 วินาที เียบ 0.5 วินาที

2.2.3 สัญญาณเรียกกลับ (RINGBACK TONE) เป็นการแจ้งให้ผู้เรียกทราบว่าสามารถติดต่อกับคู่สายปลายทางได้ และรอให้ผู้ที่อยู่ปลายทางทำการตอบรับสัญญาณเรียกอยู่ โดยจะเป็นสัญญาณ 400 เฮิรท์ ช่วงเวลาการส่งประมาณ 1 วินาที เียบประมาณ 4 วินาที

2.2.4 สัญญาณเรียก (RINGING TONE) เป็นสัญญาณที่ใช้ในการบอกแก่ผู้ที่อยู่ปลายทางว่าขณะนี้ผู้ต้องการจะติดต่อกำลังทำการเรียกเข้ามายังโทรศัพท์เครื่องนั้น โดยจะเป็นสัญญาณขนาดประมาณ 75 - 100 โวลต์ ความถี่ 25 เฮิรท์ ช่วงเวลาในการส่งประมาณ 1 วินาที เียบประมาณ 4 วินาที

2.3 ระบบการต่อของเครื่องชุมสายโทรศัพท์และสัญญาณที่คู่สายโทรศัพท์

2.3.1 ระบบต่อด้านผู้เรียก

เมื่อผู้เรียกยกหูขึ้นเพื่อจะทำการเรียกจะทำให้แรงดันไฟตรง (DC VOLTAGE) ที่คู่สายโทรศัพท์เปลี่ยนจาก 48 โวลต์ เป็น 10 โวลต์ เครื่องชุมสายโทรศัพท์จะรู้ว่าเป็นการเริ่มต้นการเรียกก็จะส่งสัญญาณให้หมุนไปยังผู้เรียก (ถ้าไม่ว่าง ก็จะส่งสัญญาณไม่ว่างไปยังผู้เรียกให้ผู้เรียกวางหูและเริ่มทำการเรียกใหม่) เมื่อผู้เรียกได้ยินสัญญาณให้หมุน ก็จะทำการกดหมายเลขของผู้รับปลายทางเป็นสัญญาณผสมสองความถี่ วงจรคู่สายของเครื่องชุมสายโทรศัพท์จะทำการแปลรหัสและปฏิบัติการ พร้อมกันนั้นเครื่องชุมสายโทรศัพท์จะตัดสัญญาณให้หมุนทันทีที่กดหมายเลขตัวแรก

เมื่อเครื่องชุมสายโทรศัพท์รับหมายเลขของผู้รับ ก็จะทำการแปลตัวเลขระบุจากปลายทางที่กดมา เมื่อรู้ตำแหน่งของผู้รับแล้ว เครื่องชุมสายโทรศัพท์จะต่อผ่านระหว่างผู้เรียกและผู้รับ แล้วส่งสัญญาณเรียกกลับไปยังผู้เรียก ในขณะที่เดียวกันก็จะส่งสัญญาณเรียกไปยังผู้รับ

เมื่อผู้รับตอบการเรียกโดยการยกหู สัญญาณตอบรับจะถูกส่งไปยังเครื่องชุมสายโทรศัพท์ เครื่องชุมสายโทรศัพท์จะทำการตัดสัญญาณกริ่งเรียกด้านผู้รับ และตัดสัญญาณเรียกกลับด้านผู้เรียก หลังจากนั้นการสนทนาจึงเริ่มขึ้นได้

2.3.2 ระบบต่อด้านผู้รับ

เมื่อผู้รับถูกเรียกจากผู้เรียก เครื่องชุมสายโทรศัพท์จะส่งสัญญาณกริ่งเรียก ขนาด 100 โวลต์แรงดันไฟสลับ (Vac) ไปยังผู้รับเพื่อทำการเรียกผู้รับ เมื่อผู้รับตอบการเรียกโดยการยกหูจะทำให้แรงดันไฟตรง เปลี่ยนจาก 48 โวลต์ เป็น 10 โวลต์ ทำให้วงจรคู่สายตัดสัญญาณกริ่งเรียกกับผู้รับ การสนทนาจึงสามารถเริ่มได้

บทที่ 3 ไมโครโปรเซสเซอร์ Z80180

Z80180 เป็น หน่วยประมวลผลกลาง (CPU) ที่มีประสิทธิภาพสูง โดยมีส่วนประกอบหลัก 5 ส่วน คือ

1. ส่วนสร้างสัญญาณนาฬิกา (CLOCK GENERATER)
2. ส่วนควบคุมสถานะบัส (BUS STATE CONTROLLER)
3. ส่วนควบคุมการอินเทอร์รัปต์ (INTERRUPT CONTROLLER)
4. ส่วนจัดการหน่วยความจำ (MEMORY MANAGMENT UNIT : MMU)
5. ส่วนประมวลผลกลาง (CENTRAL PROCESSING UNIT : CPU)

และยังคงมีส่วนจัดการอินพุต / เอาท์พุท อีกต่างหาก โดยประกอบไปด้วย

- ส่วนควบคุมการเข้าถึงหน่วยความจำโดยตรง (DIRECT MEMORY ACCESS (DMA) CONTROLLER)
- ส่วนอินเตอร์เฟซการสื่อสารอนุกรมแบบอะซิงโครนัส (ASYNCHRONOUS SERIAL COMMUNICATIONS INTERFACE , ACSI)
- โปรแกรมเอเบิล รีโหลด ทามเมอร์ (PROGRAMABLE RELOAD TIMER , PRT)
- ช่องคล็อก ซีเรียล ไอ/โอ (CLOCK SERIAL I/O (CSIO) CHANNEL)

ส่วนสร้างสัญญาณนาฬิกา ส่วนนี้จะทำการผลิตฐานเวลาของระบบ (SYSTEM CLOCK) จากผลึกหรือจากสัญญาณฐานเวลาที่ได้อมาจากภายนอก (CLOCK INPUT). ค่าฐานเวลานี้จะถูกหาร 2. ค่าที่ได้จะเป็นฐานเวลาของทั้งระบบ.

ส่วนควบคุมสถานะบัส ส่วนนี้จะทำการควบคุมบัส และจัดการสถานะต่าง ๆ ที่เกี่ยวกับทั้งส่วนควบคุม และอุปกรณ์รอบข้างบางตัว และยังรวมไปถึงจัดการสัญญาณรอ (WAIT STATE TIMING) , สัญญากรีเซต (RESET CYCLE) , สัญญากรีเฟรชดีแรม (DRAM) , สัญญาแลกเปลี่ยนดีเอ็มเอ (DMA EXCHANGE)

ส่วนควบคุมการอินเทอร์รัปต์ ส่วนนี้จะทำหน้าที่ตรวจตราและจัดลำดับการอินเทอร์รัปต์ จากทั้งภายในและภายนอกและจากวงจรตรวจสอบการทำงานของส่วนควบคุม มีโหมดในการอินเทอร์รัปต์ได้ 3 แบบเช่นเดิม.

ส่วนจัดการหน่วยความจำ เป็นส่วนที่ทำให้สามารถขยายหน่วยความจำได้ จาก 64 กิโลไบต์ ไปเป็น 1 เมกกะไบต์ โดยที่ยังคงใช้ความยาวของตำแหน่งเท่าเดิมแต่อ้างหน่วยความจำได้ถึง 1 เมกกะไบต์

ส่วนประมวลผลกลาง ยังคงใช้อ็อบเจ็คโคด (OBJECT CODE) เดิมเดียวกับ Z80 ได้ และยังมีสิ่งพิเศษเพิ่มอีกด้วยคือ คูณหรือหารขนาด 8 บิต และลักษณะพิเศษอีกอย่างคือเวลา ดำเนินการ (EXECUTE TIME) น้อยลง

ส่วนควบคุมการเข้าถึงหน่วยความจำโดยตรง ส่วนนี้จะทำให้เวลาในการย้ายข้อมูลระหว่างหน่วยความจำกับ อุปกรณ์ภายนอกเร็วขึ้น


ส่วนอินเตอร์เฟสการสื่อสารอนุกรมแบบอะซิงค์โครนัส ส่วนนี้ประกอบไปด้วยยูอาร์ที (UART) 2 ช่อง

โปรแกรมเอเบิล รีโพลด ทามเมอร์ มี 2 ช่องแต่ละช่องมีตัวนับขนาด 16 บิต และฐานเวลาที่ตัวนับจะมีค่าเท่ากับ ฐานเวลาของระบบหาร 20 และ ช่องที่ 1 มีขาเอาต์พุตด้วย

ช่องคล็อก ซีเรียล ไอ/โอ มีส่วนรับ-ส่งข้อมูลอนุกรมแบบฮาร์ฟ ดูพลีกซ์ (HALF DUPLEX)

3.1 โหมดการทำงาน (OPERATION MODES)


เราสามารถควบคุมการทำงานของสัญญาณเอ็ม1(M1) ,สัญญาณนาฬิกาของขา ไอโออาร์คิว (IORQ) , อ่าน (RD) , เขียน (WR) , และการทำงานของคำสั่งรีเทิร์นอินเตอร์รัปต์ (RETI) โดยใช้รีจิสเตอร์โอเอ็มซีอาร์ (OMCR : OPERATION MODE CONTROL REGISTER)



รูปที่ 3.1 แสดงโอเอ็มซีอาร์

บิตเอ็ม 1 อี (M1E : M1/ENABLE) บิตนี้ทำการควบคุมเอ็ม1 เอาท์พุท และเซ็ทเป็น 1 ระหว่างการรีเซต ถ้าเอ็ม 1 อี นี้ถูกเซ็ทให้เท่ากับ 1 เอ็ม1/ เอาท์พุท จะเป็นลอจิก 0 ก็ต่อเมื่อสถานะ อ็อบโคด เฟ็ทไซเคิล (OPCODE FETCH CYCLE) และยังทำให้ เอ็ม1/ เอาท์พุทระหว่าง

ทั้ง 2 ช่วง เพ็ชชไขเกิดของคำสั่งรีเทิร์นอินเตอร์รัปต์ ซึ่งอาจจะทำให้การจัดการของอินเทอร์รัปต์ ภายนอกจะเสียไป ดังนั้นบิตนี้ควรจะเซ็ทเป็น 0




รูปที่ 3.2 เอ็ม1 เติมโพลาไร เอ็นนาเบิ้ล ทาร์มมิ่ง

เอ็ม 1 ทีอี/ (MITE/ : M1 TEMPORARY ENABLE) บิตนี้ควบคุมการทำงานของ เอ็ม1/ บิตนี้จะให้ค่าหนึ่งกลับมาเมื่อทำการอ่านเสมอและถูกเซ็ทเป็น 1 ระหว่างการรีเซท ซึ่งในโครงการนี้ควรจะมืค่าเป็นหนึ่งเพราะเราไม่ใช้พีไอโอ (PIO) (ลักษณะการทำงานคือ ถ้า เอ็ม 1 ทีอี/ =1 สถานะของขา เอ็ม1/ เอาท์พุท จะตามค่าของ เอ็ม1อี ซึ่งจะทำการส่งให้อินเทอร์รัปต์ได้ของพีไอโอ ไม่ได้ผล เพราะว่าไม่มีสัญญาณ เอ็ม1/ ตามมา เราต้องเซทให้เอ็ม 1ทีอี/ = 0 เพื่อให้มีสัญญาณ เอ็ม1/ จึงจะทำการส่งให้อินเทอร์รัปต์ได้เป็รผล และ เอ็ม 1 ทีอี/ จะมีค่ากลับมาเท่ากับ 1 โดยอัตโนมัติ)

ไอโอซี/ (IOC/) บิตนี้ควบคุมสัญญาณนาฬิกาของขา ไอโออาร์คิว/ และ อาร์ดี/ มัน จะถูกเซ็ทเป็น 1 เมื่อรีเซท

เมื่อค่า ไอโอซี/ เป็น 1 สัญญาณนาฬิกาของ ไอโออาร์คิว/ และ อาร์ดี/ จะเหมือนกับ


Z64180



รูปที่ 3.3 เวลาอ่าน และเขียนไอ/โอ เมื่อ ไอโอซี/ = 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อ ไอโอซี/ = 0 สัญญาณนาฬิกาของ ไอโออาร์คิว/ และ อาร์คิว/ จะเหมือน Z80



รูปที่ 3.4 เวลาอ่าน และเขียนไอ/โอ เมื่อ ไอโอซี/ = 0


เราควรจะเซ็ทให้เท่ากับ 0

3.2 รีจิสเตอร์ ไอ/โอ ภายใน (INTERNAL I/O REGISTERS)

รีจิสเตอร์ไอ/โอ ภายใน Z80180 ใช้เนื้อที่ภายในไป 64 ตำแหน่ง คำนีรวมตำแหน่งสงวน (RESERVED ADDRESS) แล้ว รีจิสเตอร์เหล่านี้ควบคุมการทำงานของอุปกรณ์ ไอ / โอ เช่น เอเอสซีไอ , ซีเอสไอโอ , ฟิวรีที และ รีจิสเตอร์สถานะ

เพื่อไม่ให้สับสนกับ ตำแหน่งไอ/โอบนนอก ตำแหน่งไอ/โอเหล่านี้จะอยู่ในกรอบ 64 ซึ่งจำกัดให้อยู่ภายใน 256 ไบต์ล่าง


ไอซีอาร์ (ICR : I/O CONTROL REGISTER) จัดการเกี่ยวกับการวางตำแหน่งของรีจิสเตอร์ไอ/โอบนภายใน และยังจัดการควบคุมการอนุญาต/ไม่อนุญาต ของไอ/โอ สติอป โหมด (I/O STOP MODE) อีกด้วย



รูปที่ 3.5 รีจิสเตอร์ไอ/โอ ภายใน (ไอซีอาร์ : ไอ/โอตำแหน่ง=3FH)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ไอโอเอ 7 , ไอโอเอ 6 (IOA7,6 : I/O ADDRESS RELOCATION) บิต 7, 6
ไอโอเอ7 และ ไอโอเอ6 จะจัดให้ตำแหน่งเป็นไปตามรูปที่ 3.6



รูปที่ 3.6 แสดงการจัดตำแหน่งไอโอเอ

- ไอโอเอสทีพี (IOSTP: ไอโอเอสทีพี โหมด (IOSTOP MODE)) บิต 5
ไอโอเอสทีพี โหมด จะถูกสั่งให้ทำงานได้เมื่อ ไอโอเอสทีพี = 1. และการทำงานของไอ/โอ จะ
กระทำต่อเมื่อ ไอโอเอสทีพี = 0. และ ไอโอเอสทีพี = 0 เมื่อทำการรีเซ็ต

3.2.1 ตำแหน่งรีจิสเตอร์ไอ/โอภายใน

ตำแหน่งของรีจิสเตอร์ต่าง ๆ แสดงดังตารางที่ 3.1

3.2.2 การอ้างตำแหน่งของรีจิสเตอร์ภายใน

เพราะว่าตำแหน่งของรีจิสเตอร์ภายในเหล่านี้จะอยู่ในช่วง 0000H 00FFH
ดังนั้นเวลาจะอ้างถึงค่า 8 บิต บนจาก 16 บิต จะต้องเป็น 0 เพราะว่าคำสั่งเกี่ยวไอ/โอนั้นจะเอาค่า
ของรีจิสเตอร์มาใส่เป็นค่าที่ค่าแอดเดรส 8 เส้นบน ดังนั้นเป็นการยากที่จะอ้างถึงไอ/โอภายใน
เพื่อให้การเข้าถึงรีจิสเตอร์ภายในทำได้ง่าย Z80180 จึงมีคำสั่งเพิ่มขึ้นมาซึ่งจะทำให้ ค่า
ของตำแหน่ง 8 บิตบนเป็น 0 คำสั่งเหล่านี้คือ ไอเอ็น0, เอ้าท์0 , ไอทีไอเอ็ม, ไอทีดีเอ็ม ,ไอทีดีเอ็ม
อาร์ และ ทีเอสทีไอโอ

	Register	Mnemonic	Address	
			Binary	Hexadecimal
ASCI	ASCI Control Register A Ch 0	CNTLA0	XX000000	00H
	ASCI Control Register A Ch 1	CNTLA1	XX000001	01H
	ASCI Control Register B Ch 0	CNTLB0	XX000010	02H
	ASCI Control Register B Ch 1	CNTLB1	XX000011	03H
	ASCI Status Register Ch 0	STAT0	XX000100	04H
	ASCI Status Register Ch 1	STAT1	XX000101	05H
	ASCI Transmit Data Register Ch 0	TDR0	XX000110	06H
	ASCI Transmit Data Register Ch 1	TDR1	XX000111	07H
	ASCI Receive Data Register Ch 0	RDR0	XX001000	08H
	ASCI Receive Data Register Ch 1	RDR1	XX001001	09H
CS/V O	CS/V O Control Register	CNTR	XX001010	0AH
	CS/V O Transmit/Receive Data Register	TRDR	XX001011	0BH
Timer	Timer Data Register Ch 0L	TMDROL	XX001100	0CH
	Timer Data Register Ch 0H	TMDROH	XX001101	0DH
	Reload Register Ch 0L	RLDROL	XX001110	0EH
	Reload Register Ch 0H	RLDROH	XX001111	0FH
	Timer Control Register	TCR	XX010000	10H
	Reserved		XX010001	11H
			XX010011	13H
	Timer Data Register Ch 1L	TMDR1L	XX010100	14H
	Timer Data Register Ch 1H	TMDR1H	XX010101	15H
	Reload Register Ch 1L	RLDR1L	XX010110	16H
Reload Register Ch 1H	RLDR1H	XX010111	17H	
Others	Free Running Counter	FRC	XX011000	18H
	Reserved		XX011001	19H
			XX011111	1FH

ตารางที่ 3.1 แสดงตำแหน่งรีจิสเตอร์ไอ/โอภายใน


3.8 ส่วนจัดการหน่วยความจำ (เอ็มเอ็มยู)

เป็นหน่วยที่ทำการแปลงค่าตำแหน่งทางตรรกษขนาด 64 กิโลไบต์ ไปเป็นตำแหน่งทางกาย

เอกสารภาพขนาด 1 เมกกะไบต์ การแปลงนี้จะเกิดภายในและทำงานขนานไปกับการทำงานอื่นๆ ภายนอก
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.1 ตำแหน่งทางตรรก (LOGICAL ADDRESS SPACE)


ตำแหน่งทางตรรกนี้จะถูกตีความโดยเอ็มเอ็มยู เสมือนว่าประกอบไปด้วย 1 ถึง 3 เนื้อที่แยกจากกัน คือ คอมมอน แอเรีย(COMMON AREA) 0, แบงก์ แอเรีย(Bank Area), และคอมมอน แอเรีย 1. ดังแสดงดังรูปที่ 3.7 ซึ่งแสดงถึงลักษณะที่เป็นไปได้ของตำแหน่งภายใน ขอบเขตของคอมมอน แอเรีย , แบงก์ แอเรีย สามารถเลื่อนได้ ทีละ 4 กิโลไบต์



รูปที่ 3.7 ตัวอย่างตำแหน่งทางตรรก

3.3.2 การแปลงตำแหน่งทางตรรกเป็นตำแหน่งทางกายภาพ

รูปที่ 3.8 แสดงถึงวิธีที่ตำแหน่งทางตรรกแปลงไปเป็นค่าตำแหน่งขนาด 1 เมกกะไบต์ สิ่งที่สำคัญก็คือ คอมมอน แอเรีย กับ แบงก์ แอเรีย สามารถทับกันได้ และ คอมมอน แอเรีย 1 และ แบงก์ แอเรีย สามารถวางตรงที่ใดก็ได้ โดยเลื่อนไปทีละ 4 กิโลไบต์ คอมมอน แอเรีย 0 ถ้ามีก็จะอยู่ที่ 00000H ทางกายภาพ



รูปที่ 3.8 การแปลงเป็นตำแหน่งทางกายภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.3.3 บล็อกโคอะแกรมของเอ็มเอ็มยู

แสดงคังรูปที่ 3.9 ซึ่งจะเป็นการแปลงแบบโคเน้นขึ้นอยู่กับชนิดของซีพียู ไซเคิล ดังนี้


- เม็มโมรี ไซเคิล การแปลงจะเกิดขึ้นตลอดเวลาที่ต้องการใช้หน่วยความจำ
- ไอ/โอ ไซเคิล เอ็มเอ็มยูจะไม่ทำการแปลงใด ๆ ทั้งสิ้น ก็คือ 16 บิตตำแหน่งทาง

ด้านลอจิกจะผ่านเอ็มเอ็มยูไปยังขาแอกเครสต่าง ๆ ส่วนขา เอ16 ถึง เอ19 (A16-A19) จะเป็น 0 ในช่วงนี้

- ดีเอ็มเอ ไซเคิล เมื่อจะใช้บัสภายนอก เอ็มเอ็มยูจะผ่านค่าตำแหน่งทั้ง 20 ขา ออกไปยังขาแอกเครสโดยตรง เอ0 - เอ19



รูปที่ 3.9 บล็อกโคอะแกรมของเอ็มเอ็มยู



รูปที่ 3.10 การแปลงตำแหน่งไอ/โอ (I/O ADDRESS TRANSLATION)

3.3.4 รีจิสเตอร์ของเอ็มเอ็มยู

มีรีจิสเตอร์ทั้งหมด 3 ตัวที่จะใช้จัด หน่วยความจำทั้งทางตรรก และทางกายภาพ คือ

1. ซีบีเออาร์ (CBAR : MMU COMMON/BANK AREA REGISTER)


เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อใช้ในการศึกษาเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. บีบีอาร์ (BBR : MMU BANK BASE REGISTER)


ซีบีเออาร์ใช้ในการกำหนดหน่วยความจำทางตรรก ส่วนซีบีอาร์ และบีบีอาร์จะใช้ในการวางตำแหน่งแอดเดรสทางตรรก ในพื้นที่ 1024 กิโลไบต์ ของตำแหน่งทางตรรก และมีค่าช่วงเท่ากับ 4 กิโลไบต์

กลุ่มซีเออาร์ ในซีบีเออาร์จะทำการกำหนดตำแหน่งเริ่มต้นของคอมมอน แอเรีย 1 ซึ่งเป็นตำแหน่งสุดท้ายของแบงก์ แอเรีย และกลุ่มบีเออาร์จะกำหนดตำแหน่งเริ่มต้นของแบงก์ แอเรีย ซึ่งเป็นตำแหน่งสุดท้ายของคอมมอน แอเรีย 0 ด้วย

ค่าของซีเอ และ บีเอ สามารถโปรแกรมได้อย่างอิสระโดยมีข้อจำกัดว่าซีเอ ห้ามน้อยกว่าบีเอ รูปที่ 3.11 และ 3.12 แสดงถึงตัวอย่าง



รูปที่ 3.11 ระบบหน่วยความจำลอจิก



รูปที่ 3.12 ตัวอย่างลักษณะลอจิกคอล สเปส (LOGICAL SPACE)

รายละเอียดรีจิสเตอร์ของเอ็มเอ็มยู

รีจิสเตอร์ซีบีเออาร์ จะทำการกำหนดขอบเขตของพื้นที่ต่างๆ คือ คอมมอน แอเรีย 0, แบนจ์ แอเรีย และ คอมมอน แอเรีย 1

MMU Common/Bank Area Register (CBAR : I/O Address = 3AH)

bit 7	6	5	4	3	2	1	0
CA3	CA2	CA1	CA0	BA3	BA2	BA1	BA0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

รูปที่ 3.13 รีจิสเตอร์ซีบีเออาร์ (ซีบีเออาร์ : ตำแหน่งไอ/โอ = 3AH)

ซีเอ3 - ซีเอ0 : ซีเอ (บิท 7-4) จะทำการกำหนดค่าตำแหน่งเริ่มต้นของ คอมมอน แอเรีย 1 ในระหว่างรีเซ็ตค่าของซีเอ จะเท่ากับ 1

บีเอ - บีเอโอ : บีเอ (บิท 3-0) จะทำการกำหนดค่าตำแหน่งเริ่มต้นของแบนจ์ แอเรีย ในระหว่างการรีเซ็ตค่าของบีเอ จะเท่ากับ 1

รีจิสเตอร์ซีบีอาร์ จะใช้ในการกำหนดค่าตำแหน่งที่จะใช้ในการทำตำแหน่งทางกายภาพ ขนาด 20 ขาสสำหรับการเข้าถึงคอมมอน แอเรีย 1 ทุกบิทจะเป็น 0 ในระหว่างการรีเซ็ต

bit 7	6	5	4	3	2	1	0
CB7	CB6	CB5	CB4	CB3	CB2	CB1	CB0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

รูปที่ 3.14 รีจิสเตอร์ซีบีอาร์ (ซีบีอาร์ : ตำแหน่งไอ/โอ = 38H)


รีจิสเตอร์บีบีอาร์ จะกำหนดค่าตำแหน่งที่จะใช้ในการผลิตแอดเดรสทั้ง 20 เส้น ของแบนจ์ แอเรีย บิทเหล่านี้จะมีค่าเป็น 0 ในระหว่างการรีเซ็ต

bit 7	6	5	4	3	2	1	0
BB7	BB6	BB5	BB4	BB3	BB2	BB1	BB0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

เอกสารนี้เป็นเอกสารรูปที่ 3.15 รีจิสเตอร์บีบีอาร์ (บีบีอาร์ : ตำแหน่งไอ/โอ = 39H) ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.5 หลักการในการแปลงค่าแอดเดรส

หลักการในการแปลงค่าแอดเดรส จะทำการผลิตค่าตำแหน่งทางกายภาพโดยใช้ค่าของ ซีบีเออาร์, ซีบีอาร์, และ บีบีอาร์ โดยตัวเปรียบเทียบของเอ็มเอ็มยู จะทำการแยกพื้นที่โดยคู่ค่าในซีบีเออาร์ ซึ่งขึ้นอยู่กับว่าจะทำการเข้าถึงพื้นที่ชนิดใด โดยค่าในรีจิสเตอร์ ซีบีอาร์ (หรือ อาจจะเป็นบีบีอาร์) ซึ่งมีขนาด 8 บิตจะถูกบวกกับ 4 บิตสูงของค่าตำแหน่งทางตรรก ทำให้ได้ตำแหน่งขนาด 20 บิต



รูปที่ 3.16 การสร้างแอดเดรสทางกายภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.6 เอ็มเอ็มยู และ รีเซ็ท


หลังการรีเซ็ทค่าในรีจิสเตอร์ต่าง ๆ เป็นดังนี้ซีเอ บีเอ ทุกบิตมีค่า 1 ในขณะที่ซีบีอาร์ และบีบีอาร์มีค่าเป็น 0 ดังนั้นแอดเดรสทางตรรกษขนาด 64 กิโลไบต์ จะเทียบได้กับแอดเดรส 64 กิโลไบต์ แรกของตำแหน่งทางกายภาพ

เมื่อเขียนค่าลงในรีจิสเตอร์ 3 ตัวนี้ค่าเหล่านี้จะมีผลทันทีหลังจาก ไอ/โอ ไรท์ ไซเคิล (I/O WRITE CYCLE) ที่ทำการเปลี่ยนค่าข้อมูลนั้น

3.4 อินเตอร์รัปต์

Z80180 มีแหล่งกำเนิดการอินเตอร์รัปต์ 12 แหล่ง (4 จากภายนอก 8 จากภายใน) ดังแสดงในรูปที่

3.17



รูปที่ 3.17 แหล่งกำเนิดการอินเตอร์รัปต์

ในบทนี้จะอธิบายถึงรีจิสเตอร์ที่เกี่ยวข้องกับการอินเตอร์รัปต์ , แทร็ปอินเตอร์รัปต์ (TRAP INTERRUPT) , โหมดการตอบสนองการอินเตอร์รัปต์ (INTERRUPT RESPONSE MODES) และอินเตอร์รัปต์ภายนอก (EXTERNAL INTERRUPT)

3.4.1 รีจิสเตอร์ควบคุมการอินเตอร์รัปต์ และ แฟล็ก (FLAG)

Z80180 มีรีจิสเตอร์ที่เกี่ยวข้องกับการอินเตอร์รัปต์ 3 ตัว และมีแฟล็กอยู่ 2 ตัว

หน้าที่	ชื่อ	วิธีการเข้าถึง (ACCESS METHOD)
1. อินเตอร์รัปต์ เวกเตอร์ ไฮ (INTERRUPT VECTOR HIGH)	ไอ (I)	โหลด เอ,ไอ และ โหลด ไอ,เอ (LD A,I AND LD I,A)
2. อินเตอร์รัปต์ เวกเตอร์ โล (INTERRUPT VECTOR LOW)	ไอแอล (IL)	คำสั่งของไอ/ไอ (ตำแหน่ง = 33H)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน้าที่	ชื่อ	วิธีการเข้าถึง
3. อินเทอร์รัปต์/แทร็ป คอนโทรล (INTERRUPT/TRAP CONTROL)	ไอทีซี (ITC)	คำสั่งของไอ/โอ (ตำแหน่ง = 34H)
4. อินเทอร์รัปต์ เอ็นนาเบิล แฟล็ก (INTERRUPT ENABLE FLAG)	ไออีเอฟ1,2 (IEF1,IEF2)	อีไอ และ ดีไอ (EI AND DI)

อินเทอร์รัปต์เวกเตอร์ ไฮ รีจิสเตอร์ (I : INTERRUPT VECTOR HIGH REGISTER)

โหมด 2 ของ อินเทอร์รัปต์ภายนอกไอเอ็นที0 , อินเทอร์รัปต์ภายนอกไอเอ็นที1/ และ ไอเอ็นที2 ทุกตัว ยกเว้นแทร็ปจะใช้วิธี เวกเตอร์ในการกำหนดตำแหน่งของโปรแกรมบริการการอินเทอร์รัปต์ (INTERRUPT SERVICE ROUTINE) ในการตอบสนองต่อการอินเทอร์รัปต์นี้ ค่าตำแหน่งขนาด 16 บิตจะถูกผลิตขึ้น ซึ่งจะเป็ค่าของตำแหน่งที่เก็บค่าของตำแหน่งเริ่มของโปรแกรมบริการ

ด้านวิธีการผลิตค่าในไบต์ค่าของเวกเตอร์ต่างกัน แต่ค่าไบต์สูงนั้นได้มาจากรีจิสเตอร์ เช่น เดียวกัน โดยวิธีการ อ่านและเขียนรีจิสเตอร์ไอ นั้นทำโดยคำสั่ง โหลด เอ,ไอ และ โหลด ไอ,เอ โดยค่าเริ่มต้นจะเป็น 0 เมื่อทำการรีเซ็ต



รูปที่ 3.18 อินเทอร์รัปต์ เวกเตอร์ ไฮ รีจิสเตอร์ (ไอเอล : ตำแหน่งไอ/โอ = 33H)

อินเทอร์รัปต์เวกเตอร์ โล รีจิสเตอร์ (INTERRUPT VECTOR LOW REGISTER)

รีจิสเตอร์ตัวนี้จะทำการกำหนด 3 บิตสูงของค่าแอดเดรสอินเทอร์รัปต์ เวกเตอร์ ไบต์ค่า สำหรับการอินเทอร์รัปต์ภายนอกภายนอก ไอเอ็นที1 ไอเอ็นที2 และอินเทอร์รัปต์ภายในทั้งหมด (ยกเว้นแทร็ป) ส่วน 5 บิตล่างจะเป็นค่าของแต่ละแหล่งกำเนิดอินเทอร์รัปต์โดยการ โปรแกรม ไอแอล ตารางเวกเตอร์สามารถจะมีขอบเขตขนาด 32 ไบต์ ค่าของ 3 บิตนี้จะเท่ากับ 0 เมื่อ รีเซ็ต

ไอเอ็นที0/แทร็ป คอนโทรล รีจิสเตอร์ (ITC : INT/TRAP CONTROL REGISTER)

ไอทีซีนี้ใช้ในการจัดการทร็ป อินเทอร์รัปต์ และใช้ในการอนุญาต ไม่อนุญาตอินเทอร์รัปต์ภายนอกแบบมาร์คเอเบิล (MARKABLE) ไอเอ็นที0 , ไอเอ็นที1 , ไอเอ็นที2 โยชนด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- แทร็ป (บิท 7)


บิทนี้จะเป็น 1 เมื่อคำสั่งที่ยังไม่ได้กำหนดถูกเฟ็ท บิทนี้จะกลับเป็น 0 ด้ก็ต่อเมื่อทำการเขียนค่า 0 ลงไป บิทนี้จะมีค่าเท่ากับ 0 เมื่อทำการรีเซ็ต

- ยูอาร์โอ (URO : UNDEFINED FETCH OBJECT) (บิท 6)

เมื่อเกิดแทร็ปอินเตอร์รัปต์ขึ้น ค่าในบิทนี้จะเป็นตัวแสดงตำแหน่งเริ่มต้นของคำสั่งที่ผิด สิ่งนี้เป็นสิ่งจำเป็นเพราะว่าการผิดอาจจะเกิดที่ไบท์ที่ 2 หรือ 3 ก็ได้ ถ้ายูเอฟโอ = 0 ไบท์แรกของคำสั่งที่ผิดจะเท่ากับ ค่าพีซี (PC: PROGRAM COUNTER) -1 แต่ถ้า ยูเอฟโอ = 1 ไบท์แรกจะเท่ากับ พีซี .- 2. บิทนี้เป็นบิทที่อ่านได้อย่างเดียว

- ไอทีอี2,1,0 (ITE2,1,0 : INTERRUPT ENNABLE 2,1,0) (บิท 2 - 0)

ไอทีอี2,1,0 จะทำการอนุญาต หรือ ไม่อนุญาตอินเทอร์รัปต์ภายนอกแบบมาร์คเอเบิล ไอเอ็นที2,1,0 ถ้าค่านี้เท่ากับ 0 การอินเทอร์รัปต์จะถูกห้าม เมื่อรีเซ็ต ไอทีอี0 = 1 ไอทีอี1 = 0 ไอทีอี = 0



รูปที่ 3.19 รีจิสเตอร์ไอทีซี (ไอทีซี : ตำแหน่งไอ/ไอ = 34H)

อินเทอร์ เอ็นนาเบิล แฟล็ก (IEF1, IEF2 : INTERRUPT ENABLE FLAG 1,2)

ไออีเอฟ1 เป็นตัวควบคุมการอนุญาต และ ไม่อนุญาต ของการอินเทอร์รัปต์ภายในทั้งหมด และ อินเทอร์รัปต์ภายนอกเฉพาะที่มาร์คได้ (นั่นคือ อินเทอร์รัปต์ทั้งหมดยกเว้น เอ็นเอ็มไอ/ (NMI/) และ แทร็ป)

ถ้า ไออีเอฟ =0 จะเป็นการห้าม และบิทนี้จะเป็น 0 ด้ก็ด้วยคำสั่ง คีไอ และเป็น 1 ด้วยคำสั่ง อีไอ

ไออีเอฟ2 ใช้ในเวลาเกิด เอ็นเอ็มไอ/ ในระหว่างเอ็นเอ็มไอ/ นี้การอินเทอร์รัปต์ที่เกิดขึ้นก่อนหน้าจะถูกเก็บไว้ก่อนและ อินเทอร์รัปต์แบบมาร์คเอเบิลทุกตัวจะถูกห้าม และเมื่อทำงานตามคำสั่งรีเทิร์น (RETN) จะทำให้เกิดการคืนสถานะของการรับการอินเทอร์รัปต์

และค่าของไออีเอฟ 2 สามารถจะแสดงด้ด้วยคำสั่ง โหลด เอ,ไอ หรือ โหลด เอ,อาร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



CPU Operation	SF ₁	IEF ₁	REMARKS
RESET	0	0	Inhibits the interrupt except NMI and TRAP.
NMI	0	IEF ₁	Copies the contents of IEF ₁ to IEF ₂ .
RETN	IEF ₂	not affected	Returns from the NMI service routine.
Interrupt except NMI and TRAP	0	0	Inhibits the interrupt except NMI and TRAP.
RETI	not affected	not affected	
TRAP	not affected	not affected	
BI	1	1	
DI	0	0	
LD A, I	not affected	not affected	Transfers the contents of IEF ₂ to P/V flag.
LD A, R	not affected	not affected	Transfers the contents of IEF ₂ to P/V flag.

ตารางที่ 3.2 สถานะของ ไออีเอฟ1 และไออีเอฟ2

3.4.2 แทร็ป อินเตอร์รัปต์


Z80180 จะทำการอินเทอร์รัปต์เมื่อคำสั่งที่ไม่ได้กำหนดก่อนถูกเรียกใช้งาน การอินเทอร์รัปต์นี้เป็นแบบที่ห้ามไม่ได้เรียกว่า “ แทร็ป ” ซึ่งอาจจะเกิดในระหว่างอ็อปโค้ด เฟิร์ท ไชเคิล หรือในระหว่างอินเทอร์รัปต์ แอ็ค โนลิจ (ACKNOWLEDGE) ไชเคิล ของไอเอ็นที0 เมื่อใช้ในโหมด 0

ลำดับการทำงานเมื่อเกิดแทร็ป

1. บิตแทร็ปใน ไอทีซี เท่ากับ 1
2. ค่าพีซีปัจจุบันถูกเก็บลงในสแต็ค (STACK)
3. ค่าตำแหน่งทางตรรกจะเท่ากับ 0000H


ค่าของบิตยูเอฟโอทำให้สามารถรู้ได้ว่าตำแหน่งเริ่มต้นของคำสั่งที่ผิคนั้นอยู่ที่ใด ถ้า ยูเอฟโอ = 0 ค่าตำแหน่งเริ่มต้นของคำสั่งที่ผิคเท่ากับพีซีที่เก็บอยู่ใน สแต็ค - 1 ถ้า ยูเอฟโอ = 1 จะเท่ากับพีซี - 2

รูปที่ 3.20 และ 3.21 แสดงถึงทาร์มมิ่งของแทร็ป



รูปที่ 3.20 แทร็ป ทาร์มมิ่งลำดับสอง อ็อปโค้ด อันคิไฟด์

(TRAP TIMING-2ND OP-CODE UNDEFINED)



รูปที่ 3.21 แทร็ป ทาร์มมิ่งลำดับสาม อีอปโค้ด อันคิไฟด์
(TRAP TIMING-3ND OP-CODE UNDEFINED)

3.4.3 อินเทอร์รัปต์ภายนอก

Z80180 มี ขาอินเทอร์รัปต์ทั้งหมด 4 ขา

1. เอ็นเอ็มไอ/ (NMI/ : NON-MASKABLE INTERRUPT)
2. ไอเอ็นที0/ (INT0/ : MASKABLE INTERRUPT LEVEL 0)
3. ไอเอ็นที1/ (INT1/ : MASKABLE INTERRUPT LEVEL 1)
4. ไอเอ็นที2/ (INT2/ : MASKABLE INTERRUPT LEVEL 2)

เอ็นเอ็มไอ/ , ไอเอ็นที1/ และ ไอเอ็นที2/ มีการตอบสนองต่อการอินเทอร์รัปต์ที่ขานี้เพียง 1 อย่าง แต่ ไอเอ็นที0/ มีโหมดการตอบสนอง 3 โหมด โหมด 0,1,2

เอ็นเอ็มไอ/


ขานี้จะมีการตอบสนองต่อ ขอบของสัญญาณ ลักษณะการตอบสนองคือ

1. การทำงานของ ดีเอ็มเอซี (DMAC) จะถูกห้ามชั่วคราวโดยการเคลียร์บิตดีเอ็มเออี (DME : DMA MAIN ENABLE) ในรีจิสเตอร์ดีซีเอ็นทีแอล (DCNTL)
2. ค่าพีซีถูกเก็บลงในสแต็ค
3. ไออีเอฟ2 = ไออีเอฟ1
4. ไออีเอฟ1 = 0
5. ปฏิบัติคำสั่งที่ตำแหน่งทางตรรกเท่ากับ 0066H


คำสั่งสุดท้ายของ โปรแกรมบริการควรจะเป็นรีเทิร์นซึ่งจะทำการคืนค่าเดิมให้กับพีซี , ทำให้โปรแกรมที่ค้างอยู่ทำงานต่อ , ทำให้ไออีเอฟ2 = ไออีเอฟ1 และเพราะว่าการอินเทอร์รัปต์ที่ขา นี้จะมีจำนวนเท่าไรก็ได้ ถ้าเรามีคำสั่งรีเทิร์นไม่พอจะทำให้เกิดสแต็ค โอเวอร์โฟลด์ (STACK

OVERFLOW) ได้ วนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.22 แสดงถึงการใช้เอ็นเอ็มไอ/ และคำสั่งรีเทิร์น ส่วนรูปที่ 3.23 แสดงถึงทาร์มมิ่ง การอินเทอร์รัปต์ที่ขานี้จะมีลักษณะเป็นแบบทำงานที่ขอบ (EDGE SENSITIVE) และจะแล็ทไว้งน กระทั่งมีการมาตรวจ โดยจะมีการตรวจที่แม็ชชีน ไซเคิล (MACHINE CYCLE) สุดท้ย



รูปที่ 3.22 การใช้ เอ็นเอ็มไอ/



รูปที่ 3.23 เอ็นเอ็มไอ/ ทาร์มมิ่ง

ไอเอ็นที0

เป็นขาอินเทอร์รัปต์ที่มีสำคัญ (PRIORITY) ต่ำกว่าเอ็นเอ็มไอ/ ที่ขานี้จะมีการ สุ่มที่ทุก ๆ แม็ชชีน ไซเคิล ซึ่งถ้าขานี้มีสถานะเป็น 0 ในระหว่างการสุ่มนี้จะทำให้เกิดการรับการ อินเทอร์รัปต์ขึ้น และการอินเทอร์รัปต์ที่ขานี้จะถูกห้ามเมื่อ ไออีเอฟ หรือ ไอทีอี0 เท่ากับ 0 (ซึ่งค่า หลังการรีเซ็ทจะได้อ่า ไออีเอฟ =0 และ ไอทีอี0 = 1 ดังนั้น ไอเอ็นที0 จะเอ็นนามิลก็ต่อเมื่อทำค่า สั้งอีไอ) การอินเทอร์รัปต์ที่ขานี้มี 3 โหมด โหมด 0, 1, 2 โดยการ ใช้คำสั่ง ไอเอ็ม0, 1 ,2 เมื่อทำ การรีเซ็ทจะได้อ่าโหมดเป็นโหมด 0 ซึ่งทั้ง 3 โหมดคือ

1. โหมด 0 เป็นการเพ็ท คำสั่งจากบั๊สข้อมูล


2. โหมด 1 จะทำการเริ่มต้นปฏิบัติใหม่ที่บรรทัด 0038H

3. โหมด 2 คำตำแหน่ง 5 บิตต่ำของตาราง เวกเตอร์ นำมาจากบัสข้อมูล

ไอเอ็นที0 โหมด0

ในระหว่างการตอบสนองต่อการอินเทอร์รัปต์ จะมีคำสั่งหนึ่งถูกเฟื้ทมาจากบัสข้อมูล โดยที่คำสั่งนี้จะเป็นคำสั่งในกลุ่มรีสตาร์ท (RST : RESTART) มี 8 แบบ ซึ่งจะทำให้การเก็บค่าพีซี ลงในสแต็ค และเริ่มทำงานที่บรรทัดใหม่ ซึ่งจะเป็นบรรทัดใด ก็แล้วแต่คำสั่งที่เฟื้ทได้


ข้อสังเกต การเก็บค่าลงในสแต็คนั้นทำโดยคำสั่งรีสตาร์ทไม่ได้เป็นการเก็บอัตโนมัติ และอาจจะเกิดแทร็ป อินเทอร์รัปต์ ได้ถ้าคำสั่งที่เฟื้ทได้มานั้นเป็นคำสั่งที่ผิด




รูปที่ 3.24 ทาร์มมิ่ง ไอเอ็นที0/ โหมด0

ไอเอ็นที0/ โหมด1

เมื่อเกิดการอินเทอร์รัปต์ขึ้นจะทำให้ค่าในพีซีถูกเก็บลงในสแต็ค และกระโดดไปทำคำสั่งที่บรรทัด 0038H และทั้ง ไออีเอฟ1 และ ไออีเอฟ2 ถูกรีเซทเป็น 0 (ห้ามการอินเทอร์รัปต์ ดังนั้นในตอนท้ายของโปรแกรมบริการการอินเทอร์รัปต์ ควรจะจบด้วยคำสั่งอีไอ แล้วตามด้วยคำสั่งรีเทิร์นอินเทอร์รัปต์ เพื่อทำการเลิกห้ามการอินเทอร์รัปต์



รูปที่ 3.25 ลำดับการอินเทอร์รัปต์ของ ไอเอ็นที0/ โหมด1




รูปที่ 3.26 ทารมมิ่งของไอเอ็นที0/ โหมด1

ไอเอ็นที0 โหมด2


โหมดนี้จะทำการกำหนดบรรทัดเริ่มต้นใหม่จากการไปดูค่าที่ตารางที่บรรจุอยู่ใน หน่วย ความจำ ซึ่งตารางนี้จะมีขนาด 356 ไบต์ ซึ่งหมายถึงสามารถเก็บค่าแอดเดรสได้ทั้งหมด 128 ค่า โดยเรียงจาก ค่าไบต์ต่ำก่อน แล้วค่อยไบต์สูง

รูปที่ 3.27 แสดงถึงวิธีการหาค่าแอดเดรส



รูปที่ 3.27 ไอเอ็นที0/ โหมด 2 เวกเตอร์ อะควิซิชัน (INT0/ MODE2 VECTOR ACQUISITION)

ในระหว่างการ ตอบรับการอินเทอร์รัปต์ไอเอ็นที0/ โหมด2 นี้ ค่า ไบท์ค่าของเวกเตอร์ที่จะชี้ไปยังตารางได้มาจาก บัซข้อมูล ต่อจากนั้นค่าในพีซพุกเก็บลงในสแต็คและค่า แอคเครสใหม่ จะถูกเอามาจากตาราง ให้สังเกตว่าค่าเวกเตอร์ไบท์ค่าจะได้มาตอนที่ เอ็ม1/ และ ไอโออาร์คิว/ เป็นค่าค่า รูปที่ 3.28 แสดงทาร์มิ่งของไอเอ็นที0/ โหมด 2



* Two wait states are automatically inserted.


รูปที่ 3.28 ทาร์มิ่งของไอเอ็นที0/ โหมด 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไอเอ็นที1/, ไอเอ็นที2/

การทำงานจะคล้าย ๆ กับ ไอเอ็นที0/ โหมด 2 แต่ต่างกันแค่เพียงไบต์ต่ำของค่าเวกเตอร์จะ
ได้มาจากรีจิสเตอร์ไอแอล และนี่ก็เป็นรูปแบบการตอบสนองเช่นเดียวกับที่เกิดจากการอินเทอร์รัปต์
ภายในทุกอันยกเว้นแตรีป

ดังแสดงในรูปที่ 3.29 ค่าไบต์ต่ำของเวกเตอร์ 3บิตบนได้มาจากรีจิสเตอร์ ไอแอล และ 5
บิตล่างเป็นค่าคงที่ของแต่ละการอินเทอร์รัปต์



รูปที่ 3.29 ไอเอ็นที1/ ไอเอ็นที2/ เวกเตอร์ อะควิซิชัน
(INT1/, INT2/ VECTOR ACQUISITION)

ทั้ง ไอเอ็นที1/ และ ไอเอ็นที2/ จะถูกห้ามการอินเทอร์รัปต์เมื่อ ไออีเอฟ1 = 0 และแต่ละ
ตัวการจะถูกห้ามแยกกันก็ได้ โดยการเซ็ทค่าที่ไอทีอี1 หรือ ไอทีอี2 ตามลำดับเป็น 0 หลังการ
รีเซ็ท ไออีเอฟ1, ไอทีอี1, ไอทีอี2 = 0

3.4.4 อินเทอร์รัปต์ภายใน

การอินเทอร์รัปต์ภายในนี้จะถูกห้ามทั้งหมดโดยการเซ็ท ไออีเอฟ1 = 0 และแต่ละตัว
สามารถจะสั่งแยกจากกันได้โดยการสั่งที่ รีจิสเตอร์ควบคุมของตัวนั้น ๆ ค่าไบต์ต่ำของเวกเตอร์
แสดงดังตารางที่ 3.3

Interrupt Source	Priority	IL			Fixed Code					
		br	bs	bs	bs	bs	bs	bs	bs	
INT ₁	Highest ↑ ↓ Lowest	*	*	*	0	0	0	0	0	
INT ₂		*	*	*	0	0	0	1	0	
PRT channel 0		*	*	*	0	0	1	0	0	
PRT channel 1		*	*	*	0	0	1	1	0	
DMA channel 0		*	*	*	0	1	0	0	0	
DMA channel 1		*	*	*	0	1	0	1	0	
CSVO		*	*	*	0	1	1	0	0	
ASCI channel 0		*	*	*	0	1	1	1	0	
ASCI channel 1		Lowest	*	*	*	1	0	0	0	0

* Programmable

ตารางที่ 3.3 ตารางเวคเตอร์

รูปที่ 3.31 แสดงถึงอินเทอร์รัปต์ แอ็คโนว์เลจ ทาร์มมิ่ง (INTERRUPT ACKNOWLEDGE CYCLE TIMING) ทาร์มมิ่งของ ไอเอ็นที1, ไอเอ็นที2 และอินเทอร์รัปต์ภายใน ไอเอ็นที1 และ ไอเอ็นที2 จะถูกตรวจที่ทุก ๆ แมกซ์ซิม ไซเคิลสุดท้าย ถ้าในช่วงนี้ที่ขา ไอเอ็นที1 และ ไอเอ็นที2 เป็นค่าลอจิกต่ำแล้วก็จะเกิดการอินเทอร์รัปต์ขึ้น

3.4.5 แหล่งกำเนิดอินเทอร์รัปต์ระหว่างรีเซ็ต

- รีจิสเตอร์ไอ ทุกบิตถูกรีเซ็ตเป็น 0
- รีจิสเตอร์ไอแอล บิทที่ 7-5 เป็น 0
- ไออีเอฟ1, ไออีเอฟ2 แฟล็ก เป็น 0 นั่นคือทุกอินเทอร์รัปต์ ยกเว้นเอ็นเอ็มไอ/ และเทรีป จะถูกห้ามการอินเทอร์รัปต์

- รีจิสเตอร์ไอทีซี ไอทีอี0 จะเซ็ตเป็น 1 ส่วน ไอทีอี1 และ ไอทีอี2 จะเป็น 0 ซึ่งทำให้ถ้าจะเอ็นเนาเบิต ไอเอ็นที0 ทำได้โดยคำสั่งอีไอ ซึ่งทำให้ ไออีเอฟ1 = 1 แต่สำหรับ ไอเอ็นที1, ไอเอ็นที2 จะเอ็นเนาเบิต ได้ก็ต่อเมื่อ ไอทีอี1, ไอทีอี2 เป็น 1 ด้วยการเขียนค่าลงในรีจิสเตอร์ไอทีซี


- รีจิสเตอร์ควบคุม ไอ/ไอ บิทที่ควบคุมการอินเทอร์รัปต์ถูกรีเซ็ตเป็น 0 ซึ่งทำให้ไม่สามารถอินเทอร์รัปต์ได้

3.4.6 ลำดับคำสั่งรีเทิร์นอินเทอร์รัปต์


คำสั่งนี้ประกอบด้วย 2 ไบท์ (EDH/4DH) เมื่อ Z80180 เฟตคำสั่งนี้ขึ้นมามันจะทำการเฟตคำสั่งนี้อีกครั้งหนึ่ง เพื่อให้ อุปกรณ์รอบข้างที่นำมาต่อเข้ากับZ80180 ทำงานได้ถูกต้อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าบิตเอ็ม 1 อี ในรีจิสเตอร์ไอเอ็มซีอาร์ ควรจะเท่ากับ 0 เพื่อให้ สัญญาณเอ็ม1/ ทำงานในช่วงการเพ็ท คำสั่งรีเทิร์นอินเตอร์รัปต์ครั้งที่ 2 เท่านั้น ซึ่งจะทำให้การทำงานของอุปกรณ์รอบข้างถูกต้อง



รูปที่ 3.30 ลำดับคำสั่งรีเทิร์นอินเตอร์รัปต์



รูปที่ 3.31 ทารมมิ่งของ ไอเอ็นที1/, ไอเอ็นที2/ และอินเตอร์รัปต์ภายใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3.5 ส่วนอินเทอร์เฟซการสื่อสารอนุกรมแบบอะซิงโครนัส (ACSI)

Z80180 เอเอสซีไอ มี 2 ช่องซึ่งเป็นแบบฟูลดูเพล็กซ์ (FULL-DUPLEX) ซึ่งสามารถโปรแกรมบิงก์ชันต่าง ๆ ที่จะกล่าวดังต่อไปนี้ได้ ทำให้มันสามารถติดต่อโดยตรงกับยูอาร์ที (UART) มาตรฐาน รวมทั้ง Z8440 เอสไอไอ (SIO) และ Z8530 เอสซีซี (SCC)

ฟังก์ชันที่กล่าวถึงนี้คือ

- การสื่อสารแบบ ฟูลดูเพล็กซ์
- ความยาวข้อมูล 7 - 8 .
- บิทที่ 9 สามารถโปรแกรมได้ ใช้สำหรับ การติดต่อแบบ หลายหน่วยประมวลผล
- บิตสตอป 1 หรือ 2 บิต
- พาริตีคี่, คู่ หรือไม่มี (ODD, EVEN OR NO PARITY)
- ตรวจสอบความผิดพลาดแบบพาริตี, โอเวอร์รัน(OVERRUN), เฟรมมิง(FRAMING)
- ตัวสร้างอัตราบอด (BAUD RATE) ซึ่งสามารถโปรแกรมได้
- ความเร็วถึง 38.4 กิโลบิต/วินาที
- สัญญาณควบคุมโมเด็ม (MODEM)
- สามารถโปรแกรมควบคุมการอินเทอร์รับได้

รูปที่ 3.32 แสดงถึงบล็อกโคะแกรมของเอเอสซีไอ



รูปที่ 3.32 บล็อกโคะแกรมของเอเอสซีไอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5.1 ฉายละเอียดครีจิสเตอร์ เอซีเอสไอ

ต่อไปนี้จะอธิบายถึงหน้าที่ต่าง ๆ ของ เอเอสซีไอรีจิสเตอร์

รีจิสเตอร์ทีเอสอาร์ 0,1 (TSR0,1 : ASCII TRANSMIT SHIFT REGISTER 0,1)

เมื่อรีจิสเตอร์ตัวนี้ได้รับข้อมูลจากรีจิสเตอร์ทีดีอาร์ (TDR) ค่าข้อมูลนั้นจะถูกเลื่อนออกไปทางขาที่เอ็กซ์เอ (TXA) เมื่อการส่งจบลง (เลื่อนบิตสุดท้ายออกไปแล้ว) ไบท์ต่อไป (ถ้ามีย) จะถูกโหลดโดยอัตโนมัติจากทีดีอาร์ มายัง ทีเอสอาร์ และการส่งครั้งถัดมาก็จะเริ่มขึ้น แต่ถ้าไม่มีข้อมูลที่จะส่ง ทีเอสอาร์ จะอยู่ในสถานะไม่ทำอะไร (สถานะว่าง (IDLE)) โดยการส่งค่าไฮ (HIGH) ตลอด รีจิสเตอร์ตัวนี้ไม่สามารถจะเข้าไปยุ่งได้

รีจิสเตอร์ทีดีอาร์ 0,1 (TDR0,1 : ASCII TRANSMIT DATA REGISTER 0,1)

ทีดีอาร์ : ตำแหน่งไอ/โอ = 06 , 07H

ข้อมูลที่เขียนลงใน ทีดีอาร์ นี้จะถูกย้ายไปยัง ทีเอสอาร์ ทันทีเมื่อ ทีเอสอาร์ ว่างลง ค่าข้อมูลสามารถจะเขียนในขณะที่ ทีเอสอาร์ กำลังเลื่อนข้อมูลอันหนึ่งอยู่ ดังนั้นตัวส่งนี้ถือว่ามีลักษณะดับเบิล บัฟเฟอร์ (DOUBLE BUFFERED)

ข้อมูลที่สามารถทำได้ทั้งเขียนและอ่านที่ ทีดีอาร์ นี้โดยไม่มีผลกระทบต่อการส่งข้อมูล

รีจิสเตอร์อาร์เอสอาร์ 0,1 (RSR 0,1 : ASCII RECEIVE SHIFT REGISTER 0,1)

รีจิสเตอร์นี้จะทำการรับข้อมูลที่เลื่อนเข้ามาทางขา อาร์เอ็กซ์เอ (RXA) เมื่อเต็มแล้วข้อมูลจะถูกโหลดโดยอัตโนมัติไปยังอาร์ดีอาร์ ถ้าอาร์ดีอาร์ว่าง ถ้าอาร์เอสอาร์ไม่ว่างในขณะที่ข้อมูลไบท์ต่อไปกำลังเลื่อนเข้ามาจะเกิด ความผิดพลาดแบบโอเวอร์รัน รีจิสเตอร์นี้ควบคุมไม่ได้

รีจิสเตอร์ดีอาร์ดี 0,1 (RDR 0,1 : ASCII RECEIVE DATA REGISTER 0,1)


อาร์ดีอาร์ 0,1 : ตำแหน่งไอ/โอ = 08H , 09H

เมื่อข้อมูลถูกเลื่อนเข้ามารวมกันในอาร์เอสอาร์จนครบแล้ว มันจะถูกโหลดโดยอัตโนมัติไปยัง อาร์ดีอาร์ ถ้า อาร์ดีอาร์ ว่าง และไบท์ต่อไปยังคงเลื่อนเข้ามาได้อีก ดังนั้นตัวรับนี้มีลักษณะดับเบิล บัฟเฟอร์

อาร์ดีอาร์ นี้เป็นแบบ อ่านได้อย่างเดียว แต่ถ้า อาร์ดีอาร์เฟล (RDRF) = 0 ข้อมูลก็จะถูกเขียนลงได้และอ่านได้ด้วย

รีจิสเตอร์เอสทีเอที 0.1 (STAT 0.1 : ACSI REGISTER 0.1)

ซึ่งทำให้เกิดการตรวจสอบสถานะการติดต่อ, ตรวจสอบสัญญาณผิดพลาดและสัญญาณควบคุมโมเด็มได้ รวมทั้งการอนุญาต และ ไม่อนุญาต เอซีเอสไอ อินเทอร์รับต์



รูปที่ 3.33 รีจิสเตอร์สถานะ เอซีเอสไอ (ASCII STATUS REGISTER)

- บิทอาร์ดีอาร์เอฟ (RDRF : RECEIVE DATA REGISTER FULL) (บิท 7)

อาร์ดีอาร์เอฟ นี้จะถูกเซ็ตเป็น 1 เมื่อข้อมูลที่เลื่อนเข้ามาครบแล้วถูกโหลดไปเก็บยัง อาร์ดีอาร์ ขอให้สังเกตว่า ถ้าเกิดการผิดพลาดแบบเฟรมมิ่ง หรือ แบบพาริตี อาร์ดีอาร์เอฟ ก็ยังคงเซ็ตเป็น 1 และข้อมูลที่ผิดนี้ก็ยังคงถูกโหลดเก็บใน อาร์ดีอาร์ อยู่เช่นกัน (นั่นคือ ถ้าข้อมูลที่เข้ามามีความผิดพลาดแบบเฟรมมิ่ง หรือ แบบพาริตี ก็จริงแต่ อาร์ดีอาร์เอฟ ก็ยังคงถูกเซ็ตเป็น 1 และข้อมูลนั้นยังคงถูกโหลดเก็บใน อาร์ดีอาร์ อยู่ดี) อาร์ดีอาร์เอฟ จะเป็น 0 ได้เมื่อทำการอ่าน อาร์ดีอาร์ , หรือเมื่อ ขาอินพุต คีชีดี 0 (DCD0) เป็นไฮ หรือในโหมดไอโอเอสทีไอพี (IOSTOP MODE) หรือเมื่อทำการรีเซ็ต

- บิทโอวีอาร์เอ็น (OVRN : OVERRUN ERROR) (บิท 6)

จะเซ็ตเป็น 1 เมื่อ คีอาร์ดี เก็บข้อมูลอยู่และ อาร์เอสอาร์ เกิดเลื่อนข้อมูลเข้ามาจนครบ โอวีอาร์เอ็น จะเคลียร์เป็น 0 เมื่อบิทอีเอฟอาร์ (EPR : ERROR FLAG RESET) ในรีจิสเตอร์ ซีเอ็นทีแอล (CNTLA) ถูกเขียนให้เท่ากับ 0 หรือเมื่อขาอินพุตคีชีดี เป็นไฮ หรือในโหมด ไอโอเอสทีไอพี หรือเมื่อรีเซ็ต

- บิทพีอี (PE : PARITY ERROR) (บิท 5).

พีอี จะเซ็ตเป็น 1 เมื่อเกิดความผิดพลาดแบบพาริตี ขึ้นกับข้อมูลที่กำลังเข้ามา แต่ว่าขณะนั้นต้องเ็นนาบิลการตรวจจับความผิดพลาดแบบพาริตีอยู่ (คือค่าของบิทเอ็มไอคียะโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(MOD1) ใน ซีเอ็นทีแอลเอ เซ็ทเป็น 1) พีอี จะถูกเคลียร์เป็น 0 เมื่อบิทอีเฟพอาร์ (EFR) ใน รีจิสเตอร์ซีเอ็นทีแอลเอ ถูกเขียนเป็น 0 หรือเมื่อ ขาอินพุตคิซีดี0 เป็นไฮ หรือในโหมดไอโอเอสทีไอพี หรือหลังจากการรีเซ็ท

- บิทเฟพอาร์ (FE : FRAMING ERROR) (บิท 4).

ถ้าข้อมูลที่ได้รับเข้ามาไม่มีของเขตคือไม่มีบิทสตอป เฟพอาร์ จะถูกเซ็ทให้เป็น 1 เฟพอาร์ จะเคลียร์เป็น 0 เมื่อบิทอีเฟพอาร์ ถูกรีเซ็ท หรือเมื่อ ขาดีซีดี0 เป็นไฮ หรือในโหมดไอโอเอสทีไอพี หรือหลังการ รีเซ็ท

- บิทอาร์ไออี (RIE : RECEIVE INTERRUPT ENABLE) (บิท 3)

เมื่อ อาร์ไออี ถูกเซ็ทเป็น 1 ในกรณีที่อันหนึ่งอันใดของ อาร์ดีอาร์เอฟ , โอวีอาร์เอ็น , พีอี หรือ เฟพอาร์ เซ็ทเป็น 1 จะเกิดการอินเทอร์รัปชั่น สำหรับ เอเอสซีไอ ช่อง 0 การอินเทอร์รัปจะเกิดขึ้นด้วยเมื่อขาอินพุต คิซีดี0 เปลี่ยนสถานะจากโล เป็นไฮ อาร์ไออี มีค่าเป็น 0 เมื่อรีเซ็ท

- บิทคิซีดี0 (DCDO/ : DATA CARRIER DETECT) (เอสทีเอที 0 บิท 2)

เอเอสซีไอ ช่อง 0 มีขาอินพุตคิซีดี0/ ด้วย บิทคิซีดี0/ จะเป็น 1 เมื่อขาอินพุตคิซีดี0/ เป็นไฮ และถูกเคลียร์เป็น 0 เมื่อทำการอ่าน เอสทีเอที0 ครั้งแรกหลังจากขาดีซีดี0/ เปลี่ยนจากไฮ เป็นโล หรือเมื่อรีเซ็ท เมื่อบิทคิซีดี0/ = 1 หน่วยการรับจะถูกรีเซ็ทและการทำงานของตัวรับจะถูกห้าม

- บิทซีทีเอส 1 อี (CTS1E : CHANNEL 1 CTS/ ENABLE) (เอสทีเอที 1 บิท 2)

เอเอสซีไอ ช่อง 1 มีขาอินพุตซีทีเอส1/ ซึ่งใช้ร่วมกับขา อาร์เอกซ์เอส (RXS : RECEIVE DATA PIN ของ CSI/O) การเซ็ทซีทีเอส 1 อี = 1 จะเป็นการเลือก ซีทีเอส1/ และถ้า ซีทีเอส 1 อี = 0 จะเป็นการเลือกอาร์เอกซ์เอส

- บิททีคิอาร์อี (TDRE : TRANSMIT DATA REGISTER EMPTY) (บิท 1)


ทีคิอาร์อี = 1 เป็นการบอกว่า ทีคิอาร์ว่าง ทำให้สามารถเขียนข้อมูลลงใน ทีคิอาร์ ได้ จนกระทั่งมีการเขียนลงไป ทีคิอาร์อี ถึงจะเป็น 0 และเมื่อข้อมูลใน ทีคิอาร์ ถูกไหลคไปยัง คีเอสอาร์ แล้ว ทีคิอาร์อี จะเป็น 1 อีกครั้ง ทีคิอาร์อี = 1 ในโหมดไอโอเอสทีไอพี และเมื่อรีเซ็ท,เมื่อขา อินพุตซีทีเอส/ เป็นไฮ ค่าบิททีคิอาร์อี จะเป็น 0

- บิตที่ไออี (TIE : TRANSMIT INTERRUPT ENABLE) (บิต 0)

ทีไออี ควรจะเซ็ทเป็น 1 เพื่อเอ็นนาเบิล เอเอสซีไอ ทรานสมิท อินเทอร์รัปต์ (ASCI TRANSMIT INTERRUPT) ถ้า ทีไออี =1 จะเกิดการอินเทอร์รัปต์เมื่อ ทีค็อาร์อี = 1 ค่าบิตนี้เป็น 0 เมื่อรีเซ็ท

รีจิสเตอร์ซีเอ็นทีแอลเอ 0,1 (CNTLA 0,1 : ASCI CONTROL REGISTER A 0,1)

รีจิสเตอร์ตัวนี้ทำหน้าที่ควบคุมเอเอสซีไอ โดยจะควบคุมงานใหญ่ ๆ เช่น การอนุญาตและไม่อนุญาต ตัวรับหรือตัวส่ง จัดการเกี่ยวกับรูปแบบข้อมูล (DATA FORMAT) และจัดการเกี่ยวกับโหมดการติดต่อที่ใช้ในกรณีที่มีตัวประมวลผลมากกว่า 1 ตัว (MULTIPROCESSOR COMMUNICATION MODE)



รูปที่ 3.34 รีจิสเตอร์ซีเอ็นทีแอลเอ

- บิตเอ็มพีอี (MPE : MULTI - PROCESSOR MODE ENABLE) (บิต 7)

เอเอสซีไอมีโหมดหลายตัวประมวลผล ซึ่งจะใช้บิตพิเศษเพื่อการติดต่อที่สามารถเลือกได้ว่าจะติดต่อกับใคร ไว้ใช้ในกรณีที่มี ตัวประมวลผลผลมากกว่า 1 ตัวที่ต่อกับบัสอนุกรม (SERIAL BUS) เคียวกัน

แบบของข้อมูลจะเป็นแบบที่ใช้สำหรับโหมดหลายตัวประมวลผลก็ต่อเมื่อบิตเอ็มพี (MP) ใน ซีเอ็นทีแอลบี (CNTLB) = 1 ถ้าบิตเอ็มพีใน ซีเอ็นทีแอลบี = 0 (นั่นคือไม่เลือกโหมดหลายตัวประมวลผล) แล้วค่าในบิตเอ็มพีอีจะไม่มีผลอะไรเลย ส่วนในกรณีที่บิตเอ็มพี ใน ซีเอ็นทีแอลบี = 1 ถ้า บิตเอ็มพีอี = 1 ไบท์ที่รับได้ที่มีค่าบิตเอ็มพีบี (MPB: MULTIPROCESSOR BIT) = 1 เท่านั้นที่จะมีผลต่อ อาร์คิอาร์เอฟ และ เออร์เลอร์ แฟล็ก โดยที่ไบท์ที่มี เอ็มพีบี = 0 จะถูกมองข้ามไป. แต่ถ้า เอ็มพีบี = 0 ทุกไบท์ที่รับเข้ามาจะมีผลต่อ อาร์คิอาร์เอฟ และ เออร์เลอร์ แฟล็ก เอ็มพีอี = 0 เมื่อทำการรีเซ็ท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- บิทอาร์อี (RE : RECEIVE ENABLE) (บิท 6)

เมื่อ อาร์อี = 1 ตัวรับจะทำงานได้ แต่เมื่อ RE = 0 ตัวรับจะทำงานไม่ได้และการทำงานที่ค้างคาอยู่จะถูกยกเลิก แต่ค่า บิทอาร์ดีอาร์เอฟ และ เออร์เลอร์ แฟล็ก ยังคงเหมือนเดิม
อาร์อี = 0 ใน ไอโอเอสทีไอพี และเมื่อรีเซ็ต

- บิททีอี (TE : TRANSMITTER ENABLE) (บิท 5)

เมื่อ ทีอี = 1 ตัวส่งก็จะทำงานได้ เมื่อ ทีอี = 0 ตัวส่งจะถูกห้าม และงานที่ตัวส่งกำลังทำอยู่จะถูกยกเลิก แต่ค่าใน บิททีดีอาร์อี ยังไม่เปลี่ยน และถูกคงไว้
ทีอี = 0 ใน โหมดไอโอเอสทีไอพี และเมื่อทำการรีเซ็ต

- บิทอาร์ทีเอส0/ (RST0/ : REQUEST TO SEND CHANNEL 0)

(บิท 4 ในซีเอ็นทีแอลเอ 0)

เมื่อบิทอาร์ทีเอส0/ ถูกรีเซ็ตเป็น 0 ขาอาร์ทีเอส0/ จะเป็นค่าโล และเมื่อ บิทอาร์ทีเอส0/ ถูกเซ็ตเป็น 1 ขา อาร์ทีเอส0/ จะเป็นไฮตันท์
บิทอาร์ทีเอส0/ จะเป็น 1 เมื่อทำการรีเซ็ต

- บิทซีเคเอ 1 ดี (CKA1D : CKA1 CLOCK DISABLE) (บิท 4 ใน ซีเอ็นทีแอลเอ 1)

เมื่อ ซีเคเอ 1 ดี = 1 ขา ซีเคเอ1/ ทีอีเอ็นดี0 (CKA1/TEND0) จะทำงานเป็นขา ทีอีเอ็นดี0/
เมื่อ ซีเคเอ 1 ดี = 0 ขานี้จะใช้เป็นซีเคเอ 1 (ซึ่งเป็นขาสัญญาณนาฬิกา อินพุท/เอาต์พุท สำหรับ พี
ทีอาร์ ช่องที่ 1)

ซีเคเอ 1 ดี = 0 เมื่อทำการรีเซ็ต

- บิทเอ็มพีอาร์/ อีเอพอาร์ (MPBR/EFR : MULTIPROCESSOR BIT RECEIVE/ERROR FLAG RESET) (บิท 3)

เมื่อเลือกใช้โหมดตัวประมวลผลหลายตัว (บิทเอ็มพี ในซีเอ็นทีแอลบี = 1) เมื่อทำการอ่าน บิทนี้จะแสดงถึงค่าเอ็มพีบีของข้อมูลที่รับเข้ามาตัวล่าสุด และเมื่อเขียน 0 ลงไปที่บิทนี้ จะเป็นการ รีเซ็ตเออร์เลอร์ แฟล็กทุกตัว (โอวีอาร์เอ็น, เอพีอี, ทีอี)

- บิทเอ็มไอดี 2,1,0 (MOD 2,1,0 : ASCII DATA FORMAT Mode 2,1,0) (บิท 2 - 0)

ซึ่งมีรูปแบบดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอ็มโอคี่ 2

= 0 เป็นแบบข้อมูล 7 บิต

= 1 เป็นแบบข้อมูล 8 บิต

เอ็มโอคี่ 1

= 0 เป็นแบบไม่มีพาริตี Noparity

= 1 เป็นแบบมีพาริตี

เอ็มโอคี่ 0

= 0 เป็นแบบบิตสตอป 1 บิต

= 1 เป็นแบบบิตสตอป 2 บิต

และรูปแบบของข้อมูลที่จะสามารถมีได้ แสดงดังตารางที่ 3.4

MOD2	MOD1	MOD0	Data Format
0	0	0	Start + 7 bit data + 1 stop
0	0	1	Start + 7 bit data + 2 stop
0	1	0	Start + 7 bit data + parity + 1 stop
0	1	1	Start + 7 bit data + parity + 2 stop
1	0	0	Start + 8 bit data + 1 stop
1	0	1	Start + 8 bit data + 2 stop
1	1	0	Start + 8 bit data + parity + 1 stop
1	1	1	Start + 8 bit data + parity + 2 stop

ตารางที่ 3.4 รูปแบบข้อมูล

รีจิสเตอร์ซีเอ็นทีแอลบี 0.1 (CNTLB 0.1 : ASCII CONTROL REGISTER B 0.1)

เป็นรีจิสเตอร์ที่จัดการเลือกว่าจะใช้โหมดตัวประมวลผลหลายตัวหรือไม่, เลือกพาริตี และเลือกอัตราบอด

ASCII Control Register B 0 (CNTLB0 : I/O Address = 02H)
 ASCII Control Register B 1 (CNTLB1 : I/O Address = 03H)

bit 7	6	5	4	3	2	1	0
MPBT	MP	CTS/ PS	PEO	DR	SS2	SS1	SS0
R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W

รูปที่ 3.35 รีจิสเตอร์ซีเอ็นทีแอลบี

- บิตเอ็มพีบีที (MPBT : MULTIPROCESSOR BIT TRANSMIT) (บิต 7)

เมื่อเราเลือกโหมดตัวประมวลผลหลายตัวแล้ว (บิตเอ็มพี = 1) บิตเอ็มพีบีที จะถูกใช้ใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การกำหนดค่าของบิตเอ็มพีบี เมื่อจะทำการส่ง ถ้า เอ็มพีบีที่ = 1 จะได้ว่าบิต เอ็มพีบี ที่ส่งออกไป จะเท่ากับ 1 ถ้า เอ็มพีบีที่ = 0 จะได้ว่าบิต เอ็มพีบี = 0 จะถูกส่งออกไป
บิตนี้ไม่มีค่าเริ่มต้น

- บิตเอ็มพี (MP : MULTIPROCESSOR MODE) (บิต 6)

เมื่อ เอ็มพี = 1 รูปแบบของข้อมูลจะเป็นไปเพื่อการติดต่อในโหมดตัวประมวลผลหลายตัว ซึ่งจะพบว่ามีรูปแบบดังนี้

บิตเริ่มต้น + บิตข้อมูล 7 หรือ 8 + บิตเอ็มพีบี + บิตสตอป 1 หรือ 2 บิต

แต่ถ้า เอ็มพี = 0 รูปแบบจะยังคงเป็นแบบที่แสดงดังตารางที่ 3.4

เมื่อรีเซ็ต เอ็มพี = 0

- บิตซีทีเอส/พีเอส (CTS/PS : CLEAR TO SEND / PRESCALE) (บิต 5)

เมื่ออ่าน ซีทีเอส/พีเอสจะแสดงถึงสถานะของขาอินพุต ซีทีเอส/ ถ้าซีทีเอส/ เป็นไฮ บิตซีทีเอส/พีเอสนี้จะอ่านได้เป็น 1 อย่างไรก็ตามถ้าขาอินพุตที่ซีทีเอส/ เป็นไฮ จะทำให้บิตที่คิอาร์อี = 0 ซึ่งเป็นการห้ามการส่ง

สำหรับช่อง 1 ของเอเอสซีไอ ขาซีทีเอส1 ใช้ร่วมกับอาร์เอ็กซ์เอส (RXS : CLOCKED SERIAL RECEIVE DATA) ดังนั้นบิตซีทีเอส1/พีเอสนี้จะอ่านได้ก็ต่อเมื่อ บิตซีทีเอส 1 อี = 1

และเมื่อบิตซีทีเอส1/พีเอส ถูกเขียน จะเป็นการกำหนดอัตรารอบค โดยถ้าถูกเขียนเป็น 1 สัญญาณนาฬิกาของระบบจะถูกหารด้วย 30 แต่ถ้าบิตซีทีเอส1/พีเอส ถูกเขียนด้วย 0 สัญญาณนาฬิกาจะถูกหารด้วย 10

ซีทีเอส/พีเอส = 0 เมื่อทำการรีเซ็ต

- บิตพีอีโอ (PEO : PARITY EVEN ODD) (บิต 4)

พีอีโอจะทำการเลือกพาริตีว่าจะให้เป็นที่หรือคู่ พีอีโอจะไม่มีผลต่อบิตเอ็มไอคี่1 ใน ซีเอ็นทีแอลเอ ถ้าพีอีโอ = 0 จะเป็นการเลือกพาริตีคู่ แต่ถ้าพีอีโอ = 1 จะเป็นการเลือกพาริตีคี่

พีอีโอ = 0 ตอนรีเซ็ต

- บิตคิอาร์ (DR : DIVIDE RATIO) (บิต 3)

คิอาร์จะเป็นตัวกำหนดตัวหารที่จะใช้เพื่อกำหนดค่าอัตรารอบค จากคาต้า แชมป์ง คล็อก (DATA SAMPLING CLOCK) ถ้าคิอาร์ = 0 จะหาร 16 แต่ถ้าคิอาร์ = 1 จะหาร 64

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- บิทเอสเอส 2,1,0 (SS2,1,0 : SOURCE/SPEED SELECT 2,1,0) (บิท 2-0).

กำหนดแหล่งของสัญญาณนาฬิกาว่าเป็นภายในหรือภายนอก และกำหนดค่าแฟลตเตอร์ที่จะใช้หาร ทั้ง 3 บิทนี้จะเท่ากับ 1 เมื่อรีเซ็ต ตารางที่ 3.5 แสดงถึงอัตราหารตามค่าเอสเอส 2,1,0 ต่าง ๆ

เนื่องจากขาซีเคอ 0,1 เป็นขาที่ใช้ร่วมกับขาดีอาร์อีคิว/ และ ทีอีเอ็นดี0/ ตามลำดับ ดังนั้นในตอนเริ่มต้น (คือ เมื่อทำการรีเซ็ต) ค่าบิทเอสเอส2,1,0 เป็น 1 หมดดังนั้น ขานี้จะเป็นขาสัญญาณนาฬิกาอินพุท แต่ถ้าค่าของบิทเอสเอสเปลี่ยนไป ขานี้จะเป็นสัญญาณนาฬิกาเอาต์พุท แต่ถ้าขานี้ถูกเลือกใช้ในงานสำหรับวงจรีเอ็มเอชซีช่อง 0 ขานี้จะเป็นขาดีเอ็ม และถ้าบิทซีเคอ 1 ดีในซีเอ็นทีแอลเอ = 1 ขาซีเคอ/ทีอีเอ็นดี0 จะเป็นขาทีอีเอ็นดี0/ ซึ่งใช้ในงานดีเอ็มเอ

SS2	SS1	SS0	Divide Ratio
0	0	0	+1
0	0	1	+2
0	1	0	+4
0	1	1	+8
1	0	0	+16
1	0	1	+32
1	1	0	+64
1	1	1	external clock

ตารางที่ 3.5 แสดงอัตราส่วนการหาร (DIVIDE RATIO)

3.5.2 สัญญาณควบคุมโมเด็ม (MODEM CONTROL SIGNALS)

เอซีเอสไอ ช่อง 0 มีขาซีทีเอส0 , ดีซีดี0 และ อาร์ทีเอส0 ซึ่งเป็นขาสัญญาณควบคุมโมเด็ม สำหรับช่อง 1 มีขาซีทีเอส1 ซึ่งใช้ร่วมกับอาร์เอชเอส

- ขาซีทีเอส0/ (CTS0/ : CLEAR TO SEND 0) (อินพุท)

ขานี้เป็นขาควบคุมการส่งของช่อง 0 จากภายนอก เมื่อขาเป็นไฮ ค่าบิททีดีอาร์อี ของช่อง 0 จะเป็น 0 ไม่ว่าทีดีอาร์อี (TDR0 : TRANSMIT DATA REGISTER) จะเต็มหรือไม่ก็ตาม แต่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อขาซีทีเอส0/ นี้เป็นโวลต์ที่คีย์อาร์อีจะมีค่าเป็นไปตามสถานะของรีจิสเตอร์ที่คีย์อาร์อี0 สังเกตว่าการส่งไม่ได้ถูกห้ามเมื่อขาซีทีเอส0/ เป็นไฮ แต่ตัวที่ถูกห้ามคือบิตที่คีย์อาร์อี

- ขาคีซีดี0/ (DCD0/ : DATA CARRIER DETECT 0) (อินพุต)

ขานี้ทำให้สามารถควบคุมตัวรับของช่อง 0 ได้จากภายนอก เมื่อขาคีซีดี0/ เป็นไฮ ค่าบิตอาร์คีย์อาร์เอฟของช่อง 0 จะเป็น 0 ตลอด ไม่ว่าอาร์คีย์อาร์0 (RDR0 : RECEIVE DATA REGISTER) จะว่างหรือเต็มก็ตาม และเออร์เลอร์ แฟล็ก(บิตพีอี , เอฟอี และ โอวีอาร์เอ็น) จะเป็น 0 ตลอด และถ้าขาคีซีดี0/ เป็นโล ตัวรับก็จะยังไม่ทำงานทันที จะต้องอ่านค่าในรีจิสเตอร์เอสทีเอที0 ก่อนตัวรับจึงทำงานได้ สังเกตว่าในการอ่านเอสทีเอที0 ครั้งแรกนี้ค่าบิตคีซีดี0 จะเป็น 1 (ซึ่งหมายถึงขาคีซีดี0/ เป็นไฮ) ทั้ง ๆที่ขาคีซีดี0/ เป็นโลแล้วก็ตาม ดังนั้นเอสทีเอที0 ควรถูกอ่าน 2 ครั้งเพื่อให้แน่ใจว่าบิตคีซีดี0/ เป็น 0

- ขาอาร์ทีเอส0/ (RTS0/ : REQUEST TO SEND 0) (เอาต์พุต)

ขานี้ใช้ควบคุมอุปกรณ์รับส่งตัวอื่น ๆ (เช่น ต่อเข้ากับขาซีทีเอสของอุปกรณ์ตัวอื่น)


- ขาซีทีเอส1/ (CTS1/ : CLEAR TO SEND 1) (อินพุต)

ขาซีทีเอส1/ นี้ใช้ร่วมกับ อาร์เอ็กซ์เอส (RXS : CLOCKED SERIAL RECEIVE DATA) โดยจะเลือกให้ทำหน้าที่ซีทีเอส1/ เมื่อซีทีเอส 1 อีในเอสทีเอที1 = 1 เมื่อเลือกแล้วจะทำงานเหมือนขาซีทีเอส0/

เอสซีไอกับการรีเซ็ท

เมื่อรีเซ็ทและการรับการส่งจะหยุดแต่ค่าของ ทีคีย์อาร์ และ อาร์คีย์อาร์ ยังคงไม่เปลี่ยนแปลง สัญญาณนาฬิกาในเอสซีไอเอส

ในโหมดสัญญาณนาฬิกาภายนอก สัญญาณนาฬิกาจะถูกหารแค่ 16 หรือ 64 เท่านั้น ดังแสดงในรูปที่ 3.36



รูปที่ 3.36 การหารสัญญาณนาฬิกาภายนอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่เอมคิอาร์จะถูกลดลงทีละ 1 ทุก ๆ 20 สัญญาณนาฬิกากระบบ เมื่อที่เอมคิอาร์ นับลงจนเป็น 0 มันจะไหลลค่าจากรีโหลดรีจิสเตอร์ (RLDR)

ที่เอมคิอาร์จะถูกอ่านหรือเขียนโดยใช้วิธีดังนี้ การอ่านจะไม่ทำให้การนับลงต้องหยุดลง ส่วนการเขียนจะต้องทำให้การนับลงหยุดลง สำหรับการอ่านโดยไม่ต้องหยุดการนับลง ที่เอมคิอาร์จะต้องถูกอ่านในลำดับไบต์ล่างก่อนแล้วค่อยอ่านไบต์บนต่อไป ในการอ่านไบต์ล่างจะทำให้เกิดการเก็บไบต์บนไว้ในรีจิสเตอร์ภายในตัวหนึ่ง และเมื่อทำการอ่านไบต์บน จะเป็นการอ่านจากรีจิสเตอร์ตัวนี้ ซึ่งทำให้ค่าที่อ่านได้ถูกต้อง ข้อสังเกต การอ่านในลำดับไบต์บนก่อนแล้วค่อยอ่านไบต์ล่างจะทำให้ได้ข้อมูลที่ผิด

ส่วนการเขียนตัวนับลงจะต้องถูกหยุดก่อน โดยการควบคุมจากบิตทีดีอี (TDE : TIMER COUNT ENABLE) แล้วค่อยเขียนลงไป

รีจิสเตอร์อาร์แอลคิอาร์ (RLDR : TIMER RELOAD REGISTER)

(ตำแหน่งไอ/โอ = CH0: 0EH, 0FH ; CH1: 16H, 17H)

พ็อย์ที่ 0 และ พ็อย์ที่ 1 แต่ละตัวมี 16 บิต โดยแต่ละตัวเข้าถึงแบบไบต์ต่ำและ ไบต์สูง ระหว่างรีเซ็ท อาร์แอลคิอาร์ 0,1 = FFFFH

เมื่อที่เอมคิอาร์นับถึง 0 มันจะไหลลค่าในรีจิสเตอร์อาร์แอลคิอาร์ลงมาโดยอัตโนมัติ

รีจิสเตอร์ทีซีอาร์ (TCR : TIMER CONTROL REGISTER)

(ตำแหน่งไอ/โอ = 10H)

ทีซีอาร์ใช้ตรวจสอบสถานะของทีเอมคิอาร์ทั้ง 2 ช่อง และใช้ควบคุมการเอนาเบิล และ ดิสเอนาเบิล ของการนับลงและควบคุมการอินเทอร์รัปต์ พร้อมทั้งควบคุมขาอินพุท เอ18/ทีเอ๊าท์ (A18/TOUT) ของทีซีอาร์ 1

bit	7	6	5	4	3	2	1	0
	TF1	TF0	TE1	TE0	TOC1	TOC0	TDE1	TDE0
	R	R	R/W	R/W	R/W	R/W	R/W	R/W

รูปที่ 3.38 รีจิสเตอร์ทีซีอาร์

- บิตทีไอเคอฟ 1 (TIF1 : TIMER INTERRUPT FLAG 1) (บิต 7)

เมื่อที่เอมคิอาร์ 1 ลดลงเป็น 0 ทีไอเคอฟ 1 จะเซ็ทเป็น 1 และจะทำให้เกิดการอินเทอร์รัปต์ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญูญาติให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขึ้น ถ้าได้รับการเอ็นนาเบิ้ลโดยเซ็ทบิทที่ไคอี = 1 ที่ไอเอฟ1 จะเท่ากับ 0 เมื่อที่ซีอาร์ถูกอ่าน ,
เมื่อไบท์สูงหรือไบท์ต่ำของทีเอ็มดีอาร์1 ถูกอ่าน และเมื่อรีเซ็ท

- บิทที่ไอเอฟ0 (TIFO : TIMER INTERRUPT FLAG 0) (บิท 6)

เมื่อทีเอ็มดีอาร์0 ลดลงเป็น 0 ที่ไอเอฟ0 จะเท่ากับ 1 ซึ่งทำให้เกิดการอินเทอร์รัปต์ ถ้า
ทีไออี0 = 1 ที่ไอเอฟ0 จะเป็น 0 เมื่อที่ซีอาร์ถูกอ่าน หรือเมื่อทีเอ็มดีอาร์0 ไม่ว่าจะเป็ไบท์บน
หรือไบท์ล่างถูกอ่าน หรือเมื่อรีเซ็ท

- บิทที่ไออี1 (TIE1 : TIMER INTERRUPT ENABLE 1) (บิท 5)

เมื่อทีไคอี1 = 1 แล้ว ที่ไอเอฟ1 = 1 จะทำให้เกิดการอินเทอร์รัปต์ แต่เมื่อทีไออี = 0 จะ
ไม่มีการอินเทอร์รัปต์ ทีไออี1 = 0 เมื่อทำการรีเซ็ท

- บิทที่ไออี0 (TIE0 : TIMER INTERRUPT ENABLE 0) (บิท 4)

เมื่อทีไออี0 = 1 แล้ว ที่ไอเอฟ0 = 1 จะทำให้เกิดการอินเทอร์รัปต์ แต่เมื่อทีไออี0 = 0
จะไม่เกิดการอินเทอร์รัปต์ ทีไออี0 = 0 เมื่อทำการรีเซ็ท

- บิทที่ไอซี1,0 (TOC1,0 : TIMER OUTPUT CONTROL) (บิท 3,2)

ทีไอซี1 และ ทีไอซี0 ทำหน้าที่ควบคุมเอาต์พุทของทีอาร์ที1 ซึ่งใช้ขาเดียวกับเอ18 (คือ
ทีเอ้าท์ กับเอ18 ใช้ขาเดียวกัน) โดยการควบคุมเป็นไปตามตารางที่ 3.6 ระหว่างการรีเซ็ท ทีไอซี
1,0 = 0 โดยการโปรแกรมค่าทีไอซี1 และ ทีไอซี0 ขานี้จะเป็นไฮ หรือโล หรือที่อกเกิด เมื่อ
ทีเอ็มดีอาร์1 ลดลงเป็น 0

TOC1	TOC0	OUTPUT	
0	0	Inhibited	[(A ₁₈ /TOUT pin is selected as an address output function.)
0	1	toggled	
1	0	0] (A ₁₈ /TOUT pin is selected as a PRT1 output function.)
1	1	1	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ ตารางที่ 3.6 แสดงบิทที่ไอซี เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- บิตทีดีอี1,0 (TDE1,0 : TIMER DOWN COUNT ENABLE) (บิต 1,0)

ทีดีอี1 และ ทีดีอี0 จะทำการเอ็นนาเบิ้ล และ ดิสเอเบิ้ลการนับลงของทีเอ็มคีโออาร์1 และ ทีเอ็มคีโออาร์0 ตามลำดับ เมื่อทีดีอี = 1 จะเกิดการนับลง

เมื่อ ทีดีอี = 0 การนับลงจะหยุดลง แล้วจะทำการอ่านหรือเขียนทีเอ็มคีโออาร์ก็ได้

ทีดีอี1 และ ทีดีอี0 = 0 เมื่อทำการรีเซ็ต และทีเอ็มคีโออาร์จะไม่นับลงจนกว่าทีดีอีจะเป็น 1

3.6.3 พีโออาร์ที่กักับการรีเซ็ต

ในระหว่างการรีเซ็ตการนับลงจะหยุดลง และทีเอ็มคีโออาร์และอาร์แอลคีโออาร์จะมีค่าเท่ากับ FFFFH และ ทีเอ๊าท์จะกลับเป็นเอ18

ข้อสังเกตสำหรับพีโออาร์ที่

- 1) การอ่านทีเอ็มคีโออาร์ควรอ่าน โดยอ่าน ไบท์ต่ำก่อนแล้วค่อยอ่านไบท์สูง
- 2) อย่าให้เกิดการไหลคค่าจากอาร์แอลคีโออาร์ไปยังทีเอ็มคีโออาร์ ในขณะที่ทำการเขียนอาร์แอลคีโออาร์ ซึ่งทำโดยการหยุดการนับลงในระหว่างการเขียนอาร์แอลคีโออาร์ และควรจะเขียน อาร์แอลคีโออาร์ให้เรียบร้อยก่อนที่ทีเอ็มคีโออาร์จะนับลงถึง 0

บทที่ 4 ไมโครคอนโทรลเลอร์ตระกูล 51

ไมโครคอนโทรลเลอร์ตระกูล 51 มีอยู่หลายรุ่นซึ่งมีสถาปัตยกรรมพื้นฐานที่เหมือนกัน เพียงแต่มีขนาดหรือจำนวนของหน่วยทำงานภายในที่แตกต่างกันออกไป เพื่อความเหมาะสมในงานประยุกต์ต่างๆ ดังแสดงในตารางที่ 4.1

EMBEDDED CONTROLLERS										
Feature	8051AH	8031AH	8751H	80C51BH	80C31BH	87C51	8052AH	8032AH	8752	8044H
Program Memory (Bytes)	4K	-	4K	4K	-	4K	8K	-	8K	4K
RAM Memory (Bytes)	128	128	128	128	128	128	256	256	256	192
Program Memory Expansion (Off Chip) (Bytes)	64K	64K	64K	64K	64K	64K	64K	64K	64K	64K
Data Memory Expansion (Off Chip) (Bytes)	64K	64K	64K	64K	64K	64K	64K	64K	64K	64K
Max Clock Frequency (MHz)	12	12	12	16	16	16	16	12	12	12
Typical instruction Time (uS)	1	1	1	0.75	0.75	0.75	1	1	1	1
16-Bit Timer / Counter	2	2	2	2	2	2	3	3	3	2
Serial Communications	Synchronous Mode, Asynchronous Mode, 9 or 10 - Bit Programmable									HDLC/SDLC
No. of I/O Lines	32	16	32	32	16	32	32	16	32	32
Interrupt Sources (Two Priority Levels)	5	5	5	5	5	5	6	6	6	5
Power Requirements (25°C)	125	250	24	24	29	175	175	175	200	
(ICC Max. mA)										
Programmable Power Modes				4.0 mA	4.0 mA	4.0 mA				
Idle Power Down				50 uA	51 uA	52 uA				30 mA

ตารางที่ 4.1 แสดงไมโครคอนโทรลเลอร์ตระกูล 51

4.1 สถาปัตยกรรมของไมโครคอนโทรลเลอร์ 51

ไมโครคอนโทรลเลอร์ตระกูล 51 ได้รับการออกแบบให้ตัวมันมี พอร์ตอินพุท-เอาต์พุท หน่วยความจำ สายควบคุมต่างๆ และมีชุดคำสั่งมากเป็นพิเศษเพื่อจัดการข้อมูลถึงระดับบิต นอกจากนี้ยังมีวงจรตั้งเวลา และวงจรมีอยู่ครบครันทำให้สามารถใช้งานได้อย่างครบครัน ทำให้สามารถใช้งานได้อย่างสะดวกมาก ลักษณะทั่วไปของ 51 มีดังนี้


1. สร้างโดยใช้เทคโนโลยีไฮสปีดซีเอ็มอส (CHMOS) ใช้แรงดันไฟเลี้ยง 5 โวลท์
2. มีหน่วยประมวลผลกลาง 8 บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. มีวงจรรอสซิลเลเตอร์ และวงจรมานาฬิกาบนชิพ (CHIP)
4. มีชุดรีจิสเตอร์แบงก์ 4 ชุด
5. มีวงจรถ่วงเวลา/วงจรมับขนาด 16 บิต 2 ชุด สำหรับเบอร์ 8032 และ 8052 จะมี 3 ชุด
6. มีพอร์ตอินพุต-เอาต์พุต 2 ทิศทางแบบขนานจำนวน 4 พอร์ต พอร์ตละ 8 บิต
7. มีพอร์ตแบบอนุกรมที่สามารถจะรับส่ง โปรแกรมแบบฟลัดดูเพล็กซ์ความเร็วสูง
8. เพิ่มหน่วยความจำข้อมูลภายนอกได้ 64 กิโลไบต์
9. เพิ่มหน่วยความจำโปรแกรมภายนอกได้ 64 กิโลไบต์
10. สามารถกำหนดตำแหน่งขนาดไบต์ หรือบิตได้โดยตรง
11. สามารถรับการอินเตอร์รัลได้ 5 ตำแหน่ง
12. มีการใช้พื้นที่สแตกสำหรับโปรแกรมย่อยต่างๆ

4.2 การจัดขาของไมโครคอนโทรลเลอร์ 51

รูปที่ 4.1 แสดงการจัดขาของไมโครคอนโทรลเลอร์ 51 ซึ่งมีรายละเอียดดังนี้



รูปที่ 4.1 แสดงการจัดขาของไมโครคอนโทรลเลอร์ 51

- ขากราวด์ (VSS) เป็นขาสำหรับต่อลงกราวด์

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี หากท่านใดนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาตให้ท่านไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ขาพอร์ท 0.0 - 0.7 (P0.0 - P0.7) ใช้เป็นพอร์ตอินพุท-เอาต์พุท และทำหน้าที่มัลติเพล็กซ์

ระหว่างบัสแอดเดรสไบต์ต่ำและบัสข้อมูล

- ขาพอร์ท 1.0 - 1.7 (P1.0 - P1.7) ใช้เป็นพอร์ตอินพุท - เอาต์พุท

- ขาพอร์ท 2.0 - 2.7 (P2.0 - P2.7) ใช้เป็นพอร์ตอินพุท - เอาต์พุท และเป็นบัสแอดเดรสไบต์สูง

- ขาพอร์ท 3.0- 3.7 (P3.0 - P3.7) ใช้เป็นพอร์ตอินพุท - เอาต์พุท และใช้เป็นขาสัญญาณอินเตอร์รัปต์ ซึ่งมีรายละเอียดดังนี้

ขาพอร์ท	ชื่อ	หน้าที่
P3.0	อาร์เอ็กซ์ดี (RXD)	อินพุทพอร์ตอนุกรม
P3.1	ทีเอ็กซ์ดี (TXD)	เอาต์พุทพอร์ตอนุกรม
P3.2	ไอเอ็นที0 (INT0)	อินเตอร์รัพภายนอก 0
P3.3	ไอเอ็นที1 (INT1)	อินเตอร์รัพภายนอก 1
P3.4	ที0 (T0)	อินพุทจากภายนอกสำหรับวงจรมับ 0
P3.5	ที1 (T1)	อินพุทจากภายนอกสำหรับวงจรมับ 1
P3.6	ดับบลิวอาร์ (WR)	สไตรปสำหรับการเขียนหน่วยความจำข้อมูลภายนอก
P3.7	อาร์ดี (RD)	สไตรปสำหรับการอ่านหน่วยความจำข้อมูลภายนอก

- ขา อาร์เอสที (RST) เป็นขาสำหรับทำการรีเซ็ต

- ขา แอลอี/ (ALE/ : ADDRESS LATCH ENABLE) เมื่อส่งพัลส์ออกมา จะใช้ในการแลตช์ค่าตำแหน่งไบต์ต่ำจากพอร์ท 0 ในระหว่างการเข้าถึงข้อมูลจากภายใน

- ขา พีเอสอีเอ็น (PSEN : PROGRAM STORAGE ENABLE) เป็นสไตรปให้อ่านข้อมูลจากหน่วยความจำภายนอก


- ขา อีเอ/ (EA/ : EXTERNAL MEMORY ACCESS) เมื่อขานี้มีสถานะไฮ ชิพก็จะทำงานตามโปรแกรมที่มีอยู่ในหน่วยความจำภายใน หากขานี้มีสถานะโล จะเป็นการควบคุมให้ทำงานตามโปรแกรมในหน่วยความจำโปรแกรมภายนอก

- ขาเอ็กซ์ทอล (XTAL 1) ใช้เป็นวงจรมับอินพุทเข้าสู่วงจรมับคริสตัลโอซิลเลเตอร์ ใช้ประโยชน์ด้านการคำนวณ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ขาเอ็กซ์ทอล (XTAL 2) ใช้เป็นเอาต์พุตออกจากออสซิลเลเตอร์

4.3 การจัดโครงสร้างภายในของไมโครคอนโทรลเลอร์ 51

รูปที่ 4.2 แสดงบล็อกไดอะแกรมโครงสร้างภายในของไมโครคอนโทรลเลอร์ 51 ซึ่งประกอบด้วยหน่วยประมวลผลกลาง หน่วยความจำทั้งแบบแรม (RAM) และ รอม (ROM) พอร์ตอินพุต พอร์ตเอาต์พุต รีจิสเตอร์สถานะ แต่ละส่วนจะติดต่อกันด้วยบัสข้อมูลขนาด 8 บิต และจะมีบัฟเฟอร์สำหรับการติดต่อข้อมูลภายนอกผ่านพอร์ตอินพุต - เอาต์พุตเมื่อต้องการขยาย หน่วยความจำและพอร์ต



รูปที่ 4.2 บล็อกไดอะแกรมของไมโครคอนโทรลเลอร์ 51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.4 การจัดหน่วยความจำ

ไมโครคอนโทรลเลอร์ 51 มีหน่วยความจำสองประเภท คือ

1. หน่วยความจำโปรแกรม
2. หน่วยความจำข้อมูล

หน่วยความจำโปรแกรมมีได้ทั้งภายในและภายนอก 8051 มีรอมภายในขนาด 4 กิโลไบต์ , 8052 มีรอมภายในขนาด 8 กิโลไบต์ , 8751 มีอีพรอม (EPROM) ภายใน 4 กิโลไบต์ นอกจากนี้ยังสามารถเพิ่มหน่วยความจำโปรแกรมภายนอกได้สูงสุด 64 กิโลไบต์ การทำงานจะขึ้นกับสถานะที่ขา อีเอ/ ถ้ำอีเอ/ มีสถานะเป็น 1 จะบริการหน่วยความจำภายในซึ่งต้องมีความยาวไม่เกิน 4 กิโลไบต์ สำหรับ 8051 , 8751 และไม่เกิน 8 กิโลไบต์ สำหรับ 8052 หากที่ขาอีเอ/ มีสถานะเป็น 0 จะบริการหน่วยความจำโปรแกรมภายนอก

หน่วยความจำข้อมูลก็แบ่งเป็นภายในและภายนอก หน่วยความจำข้อมูลภายในจะแบ่งเป็น 128 ไบต์ล่างของเนื้อที่แรมภายในเป็นพื้นที่ใช้งานทั่วไป ส่วน 128 ไบต์บนของเนื้อที่แรมภายในเป็นรีจิสเตอร์หน้าที่พิเศษ สำหรับ 8052 จะใช้ 128 ไบต์บนเป็นพื้นที่ใช้งานทั่วไปด้วย สำหรับ หน่วยความจำโปรแกรมภายนอกสามารถเพิ่มได้สูงสุด 64 กิโลไบต์

4.5 รีจิสเตอร์ในไมโครคอนโทรลเลอร์ 51

แอกคิวมิวเลเตอร์ (ACC : ACCUMULATOR)

เป็นรีจิสเตอร์ขนาด 8 บิต ทำหน้าที่เก็บข้อมูลและส่งให้กับหน่วยทำงานภายในหน่วยประมวลผล และเก็บผลลัพธ์ที่ได้จากการทำงานนั้น

รีจิสเตอร์บี (B)

เป็นรีจิสเตอร์ที่ใช้สำหรับทำคำสั่งคูณและหาร ในกรณีที่ไมใช้ในการคำนวณก็สามารถนำไปใช้งานเช่นเดียวกับรีจิสเตอร์ทั่วไปได้

รีจิสเตอร์ทีเอสดับเบิลว (PSW ; PROGRAM STATUS WORD)

เป็นรีจิสเตอร์ที่ใช้แสดงผลที่ได้หลังจากการใช้คำสั่งต่างๆ และเป็นตัวเลือกการทำงานของกลุ่มรีจิสเตอร์ต่างๆ

รีจิสเตอร์ควบคุม (CONTROL REGISTER)

ประกอบด้วยรีจิสเตอร์ดังต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. รีจิสเตอร์ควบคุมโหมดการตั้งเวลาและวงจรมับ (TMOD : TIMER/COUNTER MODE CONTROL)
2. รีจิสเตอร์ควบคุมวงจรมับตั้งเวลาและวงจรมับ (TCON : TIMER/COUNTER CONTROL)
3. รีจิสเตอร์ควบคุมวงจรมับตั้งเวลาและวงจรมับ2 (TCON2 : TIMER/COUNTER CONTROL2)
4. รีจิสเตอร์ควบคุมพอร์ตอนุกรม (SCON : SERIAL PORT CONTROL REGISTER)
5. รีจิสเตอร์อินเตอร์รัปต์อีนาเบิล (IE : INTERRUPT ENABLE)
6. รีจิสเตอร์ควบคุมลำดับความสำคัญของการอินเตอร์รัปต์ (IP : INTERRUPT PRIORITY)
7. รีจิสเตอร์ควบคุมพลังงาน (PCON : POWER CONTROL REGISTER)

ตัวชี้ข้อมูล (DPTR : DATA POINTER)

เป็นรีจิสเตอร์ขนาด 16 บิต สามารถเลือกแบ่งเป็นรีจิสเตอร์ 8 บิต 2 ตัวใช้งานอิสระต่อกันได้ ใช้เป็นฐานของตำแหน่งในรีจิสเตอร์ เมื่อมีการกระโดดโดยทางอ้อม อันเป็นผลมาจากการใช้คำสั่งเกี่ยวกับตารางข้อมูล และชี้ตำแหน่งของหน่วยความจำภายนอก

สแต็กพอยเตอร์ (SP : STACK POINTER)

เป็นรีจิสเตอร์ขนาด 8 บิตที่ใช้เก็บข้อมูลชั่วคราว หรือเก็บสถานะระหว่างบริการอินเตอร์รัปต์ และจะเพิ่มค่าขึ้นโดยอัตโนมัติก่อนที่ข้อมูลจะถูกนำมาเก็บในหน่วยความจำระหว่างการใส่คำสั่งพุช (PUSH) และคอล (CALL) และจะลดค่าลงหลังจากที่สแต็กถ่ายเทข้อมูลออกไปแล้ว ด้วยคำสั่งป๊อป (POP) และ รีเทิร์น (RET)

ในไมโครคอนโทรลเลอร์ 51 สแต็กมีเนื้อที่ 128 ไบต์ เริ่มต้นที่ตำแหน่ง 07H ดังนั้น สแต็กจะเริ่มบรรจุข้อมูลเข้าที่ตำแหน่ง 08H นอกจากนี้ยังสามารถเปลี่ยนแปลงค่าในตัวรีจิสเตอร์ได้ ซึ่งจะเป็นการเปลี่ยนแปลงตำแหน่งของสแต็กไปยังที่ใดๆของแรมภายในชิป

บัฟเฟอร์ข้อมูลอนุกรม (SBUF : SERIAL DATA BUFFER)

แบ่งเป็นรีจิสเตอร์ 2 ตัว ตัวหนึ่งเป็นบัฟเฟอร์การส่งอีกตัวเป็นบัฟเฟอร์การรับ ในการส่งข้อมูลอนุกรม เมื่อข้อมูลถ่ายเข้าเอสบียูเอฟจะเข้าไปยังบัฟเฟอร์ตัวส่ง ซึ่งถูกจัดเตรียมไว้สำหรับการส่งข้อมูลอนุกรม ส่วนบัฟเฟอร์รับจะใช้ในการรับข้อมูลอนุกรม

4.6 อินเทอร์รัปต์ของไมโครคอนโทรลเลอร์ 51

มีอินเทอร์รัปต์ที่เกิดขึ้นได้ 5 ลักษณะ คือ

1. อินเทอร์รัปต์ภายนอก 0 (ไอเอ็นที 0) เป็นสัญญาณอินเทอร์รัปต์จากภายนอกทางขา สัญญาณพอร์ท3.2 โดยจะทำการสุ่มตัวอย่างเมื่อสิ้นสุดทุกแมกซ์ซินไซเคิล ตำแหน่งอินเทอร์รัปต์แวกเตอร์ อยู่ที่ 0003H
2. อินเทอร์รัปต์ภายนอก 1 (ไอเอ็นที 1) เป็นสัญญาณอินเทอร์รัปต์จากภายนอกทางขา สัญญาณพอร์ท3.3 โดยจะทำการสุ่มตัวอย่างเมื่อสิ้นสุดทุกแมกซ์ซินไซเคิล ตำแหน่งอินเทอร์รัปต์แวกเตอร์ อยู่ที่ 0013H
3. อินเทอร์รัปต์ตัวจับเวลา0 (ที0) เกิดการอินเทอร์รัปต์เมื่อเกิดการโอเวอร์โฟลว์ (OVERFLOW) ของตัวจับเวลา0 และ ตำแหน่งอินเทอร์รัปต์แวกเตอร์ อยู่ที่ 000BH
4. อินเทอร์รัปต์ตัวจับเวลา1 (ที1) เกิดการอินเทอร์รัปต์เมื่อเกิดการโอเวอร์โฟลว์ ของตัวจับเวลา1 และตำแหน่งอินเทอร์รัปต์แวกเตอร์ อยู่ที่ 001BH
5. อินเทอร์รัปต์ฟอร์ตอนุกรม เป็นอินเทอร์รัปต์ที่เกิดขึ้นจากการรับ/ส่งข้อมูลอนุกรม ตำแหน่งอินเทอร์รัปต์แวกเตอร์ อยู่ที่ 0023H

บทที่ 5 โครงสร้างของเครื่อง

โครงงานชิ้นนี้เป็นระบบชุมสายสาขาอัตโนมัติแบบไร้สาย คือไม่มีคู่สายเชื่อมต่อระหว่างตู้ชุมสายโทรศัพท์หลัก หรือตัวแม่ และ เครื่องโทรศัพท์ตัวลูก การส่งสัญญาณเสียงและข้อมูลต่างๆ จะส่งผ่านทางคลื่นวิทยุ เครื่องนี้มีขนาด 4 คู่สายนอก 16 คู่สายใน ตู้ชุมสายโทรศัพท์หลักมีช่องความถี่ที่ใช้รับ-ส่งสัญญาณทั้งหมด 5 คู่ความถี่ และมีอีกหนึ่งช่องความถี่ที่ใช้ส่งสัญญาณข้อมูลไปยังเครื่องโทรศัพท์ตัวลูก (เรียกช่องความถี่นี้ว่าช่องส่งสัญญาณ (TX SIGNAL)) โดยแต่ละช่องจะมีความถี่แน่นอน เครื่องโทรศัพท์ตัวลูกแต่ละตัวมีช่องความถี่รับ-ส่งสัญญาณ 1 คู่ ซึ่งสามารถปรับค่าความถี่ของช่องสัญญาณได้

รูปที่ 5.1 แสดงบล็อกโคอะแกรมของตู้ชุมสายโทรศัพท์หลัก และรูปที่ 5.2 แสดงบล็อกโคอะแกรมของเครื่องโทรศัพท์ตัวลูก

ส่วนประกอบของตู้ชุมสายโทรศัพท์หลัก

ตู้ชุมสายโทรศัพท์หลักมีประกอบด้วยส่วนต่างๆดังแสดงในบล็อกโคอะแกรม และแต่ละส่วนมีหน้าที่ดังนี้

ส่วนประมวลผลกลาง (CPU)

ใช้ไมโครโปรเซสเซอร์ Z80180 ทำหน้าที่ควบคุมการทำงานทั้งหมดของตู้ชุมสายโทรศัพท์หลัก

ส่วนตรวจสอบสัญญาณเรียก (DETECT RINGING)

ทำหน้าที่เช็คสัญญาณเรียกจากสายของกิจการโทรศัพท์แล้วส่งสัญญาณแสดงสถานะให้ไมโครโปรเซสเซอร์ทราบ ส่วนนี้จะใช้ไอซีสร้างสัญญาณเรียก เบอร์เอ็มซี 34012 (MC 34012)

ส่วนเชื่อมต่อคู่สายโทรศัพท์ (TELEPHONE INTERFACE) และ

ส่วนจำลองการยกหูโทรศัพท์ (HOOK SWITCH)

ส่วนเชื่อมต่อคู่สายโทรศัพท์ ทำหน้าที่เชื่อมต่อคู่สายนอกในกรณีที่มีการติดต่อกับโทรศัพท์สายนอก โดยจะทำการแปลงสัญญาณจากสายนอกให้เป็นสัญญาณรับส่งที่แยกจากกัน (2 สาย เป็น 4 สาย)

ส่วนจำลองการยกหูโทรศัพท์ ทำหน้าที่เหมือนการยกหูโทรศัพท์ โดยเมื่อไมโครโปรเซสเซอร์สั่งให้ทำการยกหู ก็จะมีการดึงกระแสที่สายนอกทำให้ชุมสายขององคการโทรศัพท์เข้าใจว่ามี การยกหูโทรศัพท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนถอดรหัสสัญญาณผสมสองความถี่ (DTMF DETECTOR)

ทำหน้าที่แปลงสัญญาณผสมสองความถี่ (DTMF : DUAL TONE MULTI FREQUENCY) จากสายองค์การให้เป็นดิจิทัล 4 บิตแล้วส่งให้ไมโครโปรเซสเซอร์ประมวลผลต่อไป ส่วนนี้ใช้ไอซี เบอร์ เอ็มที 8870 (MT 8870)

ส่วนสร้างสัญญาณผสม 2 ความถี่ (DTMF GENERATOR)

ทำหน้าที่รับข้อมูลจากไมโครโปรเซสเซอร์แล้วทำการสร้างสัญญาณผสมสองความถี่ เพื่อส่งออกไปยังสายองค์การ ส่วนนี้ใช้ไอซี เบอร์ ทีซีเอ็ม 5087 (TCM5087)

ส่วนบันทึกเสียง

ส่วนนี้จะทำหน้าที่คล้ายเทปบันทึกเสียง ซึ่งจะบันทึกคำพูดที่เราอัด (RECORD) เข้าไปไว้ แล้วจะทำการ เล่นซ้ำ (PLAYBACK) คำพูดที่อัดไว้เมื่อไมโครโปรเซสเซอร์มีคำสั่งมา ส่วนนี้ใช้ ไอซี เบอร์ ไอเอสดี 1200/1400 (ISD1200/1400) ซึ่งใช้สำหรับบันทึก และเล่นซ้ำ ข้อความสั้นๆ

ส่วนครอส พอยต์ สวิตช์ (CROSS POINT SWITCH)

ทำหน้าที่ตัดต่อช่องสัญญาณภายใน ทั้งการติดต่อระหว่างโทรศัพท์ตัวลูก และการติดต่อระหว่างสายนอกกับตัวลูก

ส่วนภาครับภาคส่ง

ทำหน้าที่เป็นช่องสัญญาณที่ใช้ในการรับ-ส่งสัญญาณระหว่างตู้ชุมสายโทรศัพท์หลัก และเครื่องโทรศัพท์ตัวลูก

ส่วนประกอบของเครื่องโทรศัพท์ตัวลูก

เครื่องโทรศัพท์ตัวลูกประกอบด้วยส่วนต่างดังที่แสดงในบล็อกไดอะแกรม และแต่ละส่วนมีหน้าที่ดังนี้

ส่วนประมวลผลกลาง (CPU)

ใช้ไมโครคอนโทรลเลอร์ 8751 ทำหน้าที่ควบคุมการทำงานทั้งหมดของเครื่องโทรศัพท์ตัวลูก

ส่วนปากพูด-หูฟัง

ส่วนปากพูด-หูฟังเป็นส่วนส่งส่วนรับของโทรศัพท์ ส่วนปากพูดคือไมโครโฟน ทำหน้าที่เปลี่ยนสัญญาณเสียงให้เป็นสัญญาณไฟฟ้า ส่วนหูฟังคือลำโพง ทำหน้าที่เปลี่ยนสัญญาณไฟฟ้าให้เป็นสัญญาณเสียง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้