



เครื่องควบคุมระยะไกลแบบโปรแกรมได้
LEARNING REMOTE CONTROL

โดย

นาย ชักรกฤษ วิชัยสุนทร 36.013098

นาย ไพศาล พุฒทองคำ 36.013116

อาจารย์ที่ปรึกษา

อาจารย์ สมศักดิ์ ชุมช่วย

วัน เดือน ปี พ.ศ. ๒๕๕๐
เลขทะเบียน ๐๓๗๑๖
เลขเรียกหนังสือ T.๖๘๖๐๑ ๑๕๒๖ ด

ปริญญานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2538

ปริญญาโทปีการศึกษา 2538


ภาควิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง เครื่องควบคุมระยะไกลแบบโปรแกรมได้

ผู้จัดทำ

1. นาย จักรกฤษ วิชัยสุนทร 36.013098 3R
2. นาย ไพศาล พุฒทองคำ 36.013116 3R


.....อาจารย์ที่ปรึกษา
(อาจารย์ สมศักดิ์ ชุมช่วย)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องควบคุมระยะไกลแบบโปรแกรมได้
(LEARNNING REMOTE CONTROL)

นาย จักรกฤษ วิชัยสุนทร
นาย ไพศาล พุฒทองคำ

อาจารย์ สมศักดิ์ ชุมช่วย อาจารย์ที่ปรึกษา
ปีการศึกษา 2538

บทคัดย่อ

เครื่องควบคุมระยะไกลแบบโปรแกรมได้ (learning remote control) สามารถนำสัญญาณอินฟราเรด จากเครื่องควบคุมระยะไกลเครื่องอื่นๆ เข้ามาศึกษาและจดจำ โดยทำการนำสัญญาณอินฟราเรดมาถอดรหัสเป็น สัญญาณควบคุมบันทึกเก็บไว้ในหน่วยความจำของไมโครคอนโทรลเลอร์ MCS-51 ซึ่งเป็นชิปสำเร็จที่มีความ สะดวกสำหรับการประยุกต์และใช้งานในเชิงพาณิชย์ต่อไปหลังจากเครื่องควบคุมระยะไกลแบบโปรแกรมได้ เก็บบันทึกข้อมูลไว้ในหน่วยความจำแล้วทำการเรียนรู้ข้อมูลต่างๆ เพื่อที่จะนำมาใช้ในการส่งควบคุมอุปกรณ์ ไฟฟ้าแทนเครื่องควบคุมระยะไกลเครื่องอื่น ๆ ได้อย่างถูกต้อง

LEARNNING REMOTE CONTROL

Mr. JAKKIT VICHASOONTRON

Mr PHAISAN PUTTONGKUOM

Dr. SOMSUK CHUMCHUEY : Advisor

1995

ABSTACT

Learning Remote Control is remote control that can lead infrared-signal of other remote control for learning and recognition by decoding other infrared-signal to signal control. It can be recorded and stores all signal in memory of MCS-51 (Micro Controller 8 Bit) which is a package chip that convenience for application and commercialism. After the Learning Remote Control recorded the data in memory, analyzed all for transmission control of electric equipment instead of the other remote control correctly.

คำนำ

ปัจจุบันระบบเทคโนโลยีที่ทันสมัย(Hi Technology)ได้เข้ามามีบทบาทมากในชีวิตประจำวันของมนุษย์มากขึ้นในทางการตลาดแล้วอุปกรณ์ที่ผลิตออกมาจะมุ่งเน้นในด้านความสะดวกสบายต่อผู้ใช้ ดังนั้นเครื่องควบคุมระยะไกลสำหรับเครื่องใช้ไฟฟ้าจึงมีความรู้กันมาแทบทุกบริษัท และถ้ามีเครื่องใช้ไฟฟ้าจากบริษัทต่าง ๆ หรือจากบริษัทเดียวกันแต่หลายเครื่อง เช่น เครื่องเสียง, เครื่องรับโทรทัศน์, วีซีโอ, และเครื่องปรับอากาศ เป็นต้นจึงต้องมีเครื่องควบคุมระยะไกลหลายตัวเพื่อให้การใช้งานสามารถควบคุมได้ครบทุกหน้าที่ถ้าเครื่องใช้ไฟฟ้าที่เครื่องใช้เครื่องควบคุมระยะไกลวางอยู่บริเวณเดียวกันหลายๆเครื่องอาจจะทำให้ไม่สะดวกในการใช้งานหรือเกิดการผิดพลาดในการหยิบใช้งานได้ในบางกรณีเครื่องควบคุมระยะไกลอาจชำรุดเสียหายไม่สามารถหาทดแทนได้แต่ถ้ามีเครื่องส่งข้อมูลดังกล่าวไว้จะทำให้เสมือนมีเครื่องควบคุมระยะไกลทดแทนได้

ทางคณะผู้จัดทำและอาจารย์ที่ปรึกษา ได้พยายามหาวิธีที่จะแก้ปัญหาข้างต้น โดยการจัดทำโครงการเครื่องควบคุมระยะไกลแบบโปรแกรมได้(Learning Remote Control)ที่สามารถนำสัญญาณอินฟราเรดจากเครื่องใช้ไฟฟ้าแต่ละชนิดมาถอดรหัสเป็นสัญญาณควบคุมเก็บบันทึกข้อมูลไว้ในโรงงานแล้วนำข้อมูลไปทำการเรียนรู้ลักษณะสัญญาณควบคุมเพื่อนำข้อมูลส่งออกเป็นสัญญาณอินฟราเรดเพื่อควบคุมเครื่องใช้ไฟฟ้าแต่ละชนิดได้อย่างถูกต้อง

สุดท้ายนี้ ทางคณะผู้จัดทำหวังเป็นอย่างยิ่งว่าการศึกษาโครงการนี้เป็นประโยชน์กับบุคคลทั่วไป หากมีส่วนใดผิดพลาดบกพร่อง คณะผู้จัดทำขออภัยมา ณ ที่นี้ด้วย

นาย จักรกฤษ วิชัยสุนทร

นาย ไพศาล พุฒทองคำ

คณะผู้จัดทำ

สารบัญ

เรื่อง	หน้า
บทคัดย่อ	
คำนำ	
สารบัญ	
สารบัญรูปภาพ	
สารบัญตาราง	
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีพื้นฐาน	2
2.1 หลักการของรีโมทคอนโทรล	2
2.2 วัตถุประสงค์ในการส่ง	3
2.3 ระบบพัลส์มอดูเลชัน	4
2.4 ทฤษฎีแอมป์ลิจ	9
2.5 การเข้ามัลติเพล็กซ์และลำดับขั้นของระบบ	16
2.6 แนวคิดในการซิงโครไนซ์	21
2.7 การจัดรูปใหม่	21
2.8 การจัดเวลาใหม่และการสร้างใหม่	22
2.9 พารามิเตอร์ที่ใช้ประเมินค่าการส่งแบบดิจิตอล	23
2.10 ทฤษฎีเบื้องต้นในการเลือกใช้อุปกรณ์ทางแสง	25
บทที่ 3 หลักการทำงานและการออกแบบของส่วน HARDWARE	30
3.1 8255 PPI EXPANDER INPUT/OUTPUT PORT	30
3.2 โครงสร้างสถาปัตยกรรมของ MCS-51	42
3.2.1 การศึกษาภายนอกตามสถาปัตยกรรมของ MCS-51	42
3.2.2 การจัดการทางสถาปัตยกรรมของ MCS-51	45
3.2.3 หน่วยศูนย์กลางประมวลผล	46
3.2.4 การจัดหน่วยความจำ	50
3.2.5 โหมดการทำงานเลขที่อยู่ข้อมูล	53

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 การออกแบบและการสร้างส่วนHARDWARE	60
3.3.1 วงจรอินเทอร์เฟส 8255	60
3.3.2 วงจรรับ-ส่งข้อมูลกับภายนอก	61
บทที่ 4 การออกแบบส่วนของ SOFTWARE	62
4.1 หลักการออกแบบในส่วนของ SOFTWARE	62
บทที่ 5 บทสรุป	63
5.1 การทดลอง	63
5.2 ผลการทดลอง	63
5.3 สรุปผลและวิจารณ์การทดลอง	64
ภาคผนวก	65
-วงจรรับ-ส่งข้อมูลภายนอก	66
-วงจรอินเทอร์เฟส 8255 และวงจรต่อร่วมกับหน่วยความจำภายนอก	67
- FLOWCHART ของโปรแกรมควบคุมการทำงานของโครงการ	68
-โปรแกรมควบคุมการทดลอง	69
กิตติกรรมประกาศ	79
หนังสืออ้างอิง	80



สารบัญรูปภาพ

ลำดับชื่อรูปภาพ	หน้า
1. รูปที่ 2.0 บล็อกไดอะแกรมแสดงโครงสร้างโรงงาน	1
2. รูปที่ 2.1 โครงสร้างของระบบรีโมทคอนโทรล	2
3. รูปที่ 2.2 พัลส์มอดูเลชันแบบต่างๆ	5
4. รูปที่ 2.3 หลักการ PWM มอดูเลชันและซีมอดูเลชัน	6
5. รูปที่ 2.4 หลักการ PPM มอดูเลชันและซีมอดูเลชัน	7
6. รูปที่ 2.5 หลักการ PFM มอดูเลชันและซีมอดูเลชัน	7
7. รูปที่ 2.6 หลักการ PNM มอดูเลชันและซีมอดูเลชัน	8
8. รูปที่ 2.7 บล็อกไดอะแกรมตามแนวความคิดของทฤษฎีการแชนเปลิ่ง	9
9. รูปที่ 2.8 จุดแชนเปลิ่งและค่าแชนเปลิ่ง	10
10. รูปที่ 2.9 อิมพัลส์เรสปอนส์	11
11. รูปที่ 2.10 การพรา่เพี้ยนเกิดจากแถบคลื่นซ้อนกัน	11
12. รูปที่ 2.11 การพรา่เพี้ยนที่เกิดจากการสอดแทรก	12
13. รูปที่ 2.12 การจัตระดับ	13
14. รูปที่ 2.13 การควอนไทซ์และควอนไทซ์นอยส์	13
15. รูปที่ 2.14 คุณลักษณะการจัตระดับด้วยคอมเพรสเซอร์และเอกซ์แพนเดอร์	14
16. รูปที่ 2.15 หลักการของการเข้ารหัส	15
17. รูปที่ 2.16 หลักการเข้ามัลติเพล็กซ์ของสัญญาณดิจิทัล	17
18. รูปที่ 2.17 หลักการเข้ามัลติเพล็กซ์แบบสตาร์พัลส์	17
19. รูปที่ 2.18 หลักการเข้ามัลติเพล็กซ์แบบความถี่เชิงโคโรไนซ์	18
20. รูปที่ 2.19 หลักการเข้ามัลติเพล็กซ์แบบเฟสเชิงโคโรไนซ์	18
21. รูปที่ 2.20 โทชานน์โรออฟ	21
22. รูปที่ 2.21 วงจรโทมิ่ง	22
23. รูปที่ 2.22 การทำงานของวงจรสร้างพัลส์	23
24. รูปที่ 2.23 ตัวอย่างของลักษณะคลื่นแบบไบโพลาร์	23
25. รูปที่ 2.24 การแจกแจงอัมพลิจูดของนอยส์ที่จุดคีเทค	24
26. รูปที่ 2.25 การแพร่กระจายพลังงานของแม่เหล็กไฟฟ้าและการตอบสนอง	25
27. รูปที่ 2.26 แสดงลักษณะการรวมตัวใหม่ในสารกึ่งตัวนำ	26

เอกสารนี้เป็นเอกสารของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

29. รูปที่ 2.28 แสดงวงจรพื้นฐานของ LED	27
30. รูปที่ 2.29 แสดงวงจรของ LED ซึ่งมีระบบป้องกันการเสียหาย	28
31. รูปที่ 2.30 แสดงคุณสมบัติของโฟโตไดโอด	29
32. รูปที่ 3.1 แสดงการวางตำแหน่งขาของ 8255	30
33. รูปที่ 3.2 แสดงโครงสร้างภายในของ 8255	31
34. รูปที่ 3.3 (a) แสดงรหัสควบคุมและหน้าที่รหัสควบคุมแต่ละ Bit ของ 8255	31
(b) แสดงลักษณะรูปแบบการทำงานของ 8255 ในแต่ละ Mode	31
35. รูปที่ 3.4 แสดงรหัสควบคุมและรูปแบบการทำงานใน Mode 1 แบบ Strobe Input	34
36. รูปที่ 3.5 แสดง Timing diagram ตัวอย่างตามการทำงานใน Mode 1 แบบ Strobe Input	35
37. รูปที่ 3.6 แสดงรหัสควบคุมและรูปแบบการทำงานใน Mode 1 แบบ Strobe Input ทั้ง 2 กลุ่ม	36
38. รูปที่ 3.7 แสดง Timing Diagram ตัวอย่างตามการทำงานใน Mode 1 แบบ Strobe Output	36
39. รูปที่ 3.8 แสดงรูปแบบการทำงานใน Mode 1 ที่มีทั้ง Input / Output ผสมกัน	36
40. รูปที่ 3.9 แสดงรหัสควบคุมและรูปแบบการทำงานใน Mode 2 พร้อมทั้ง Timing Diagram	38
41. รูปที่ 3.10 แสดงรูปแบบการทำงานร่วมกันใน Mode 2 (Port A), Mode 0 (Port B) และ Mode 1 (Port B)	39
42. รูปที่ 3.11 แสดงการใช้งาน 8255 Interface กับอุปกรณ์ภายนอกแบบต่างๆ	40
43. รูปที่ 3.12 แสดงส่วนวงจรของ 8255	41
44. รูปที่ 3.13 แสดงวงจรพอร์ตอนุกรม	41
45. รูปที่ 3.14 ลักษณะการจัดขานอกของ MCS-51	43
46. รูปที่ 3.15 โครงสร้างสถาปัตยกรรมภายในของ MCS-51	47
47 รูปที่ 3.16 แสดงถึงแผนที่ของหน่วยความจำข้อมูล	51
48 รูปที่ 3.17 แสดงถึงแผนที่ของการกำหนดตำแหน่งบิต	52
49 รูปที่ 3.18 แสดงตำแหน่งของเรจิสเตอร์ SFR และบิตแอดเดรสของ SFR	53
50. รูปที่ 3.19 แสดงโหมดการเข้าถึง RAM ภายในและเรจิสเตอร์ภายในต่างๆ	58
51 รูปที่ 3.20 แสดงแผนภูมิพื้นที่ของหน่วยความจำใน MCS-51	59
52. รูปที่ A1 วงจรรับ-ส่งข้อมูลกับภายนอก	66
53. รูปที่ A2 วงจรอินเทอร์เฟส 8255 และวงจรต่อร่วมกับหน่วยความจำภายนอก	67
54 รูปที่ A3 FLOWCHART โปรแกรมควบคุมการทำงานของโครงการ	68

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

ลำดับชื่อตาราง	หน้า
1. ตาราง 2.1 รหัสไบนารีแบบต่างๆ	14
2. ตาราง 2.2 คิวคอตไฮอิราคิทั่วโลก	20
3. ตาราง 2.3 ความยาวคลื่นของแสงสี	25
4. ตาราง 3.1 ตารางรายละเอียดของตระกูล MCS-51	45
5. ตาราง 3.2 เรจิสเตอร์ค่าแสดงสถานะโปรแกรม PSW	49
6. ตาราง 3.3 แสดงการกำหนดเลขพอร์ทของ 8255	60




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1
บทนำ

เครื่องใช้ไฟฟ้าของบริษัทต่างๆในปัจจุบัน เพื่อความสะดวกในการใช้งานและเพื่อให้สามารถแข่งขันในเชิงธุรกิจซึ่งปัจจุบันมีการแข่งขันสูง ดังนั้นเครื่องใช้ไฟฟ้าต่างๆจึงต้องมีไมโครคอนโทรลแบบอินฟราเรดมาใช้ควบคุมหน้าที่การทำงานร่วมกับเครื่องใช้ไฟฟ้าเพื่อเป็นสิ่งที่ช่วยตัดสินใจซื้อของลูกค้า โดยแต่ละบริษัทจะมีลักษณะของสัญญาณเฉพาะในการควบคุมแตกต่างกันไปแล้วแต่ชนิดของเครื่องใช้ไฟฟ้า ซึ่งในชีวิตประจำวันเราต้องใช้เครื่องใช้ไฟฟ้าหลายๆชนิดมักนึกถึงเครื่องใช้ไฟฟ้าที่มีไมโครคอนโทรลเพื่อใช้ควบคุมการทำงานของเครื่องใช้ไฟฟ้าแต่ละชนิดให้ครบทุกหน้าที่ส่งผลให้เกิดความไม่สะดวกในการใช้งานและถ้ามีตัวเก็บสัญญาณควบคุมสำรองป้องกันรีโมทคอนโทรลสูญหายจะส่งผลให้การใช้งานของรีโมทคอนโทรลเกิดประโยชน์สูงสุด ซึ่งโครงการเครื่องควบคุมระยะไกลแบบโปรแกรมได้ (Learnig Remote Control) เพื่อศึกษาสัญญาณควบคุมอินฟราเรดที่รับเข้ามาเก็บ เรียนรู้ และส่งสัญญาณอินฟราเรดออกควบคุมเครื่องใช้ไฟฟ้าต่างๆ


ในโครงการจะใช้ไมโครคอนโทรลเลอร์ MCS-51 เป็นตัวควบคุมและเชื่อมต่อกับอุปกรณ์รับ-ส่งข้อมูลซึ่งสามารถแสดงบนบล็อกไดอะแกรมโครงสร้างของโครงการตามรูปที่ 2.0



รูปที่ 2.0 บล็อกไดอะแกรมแสดงโครงสร้างของโครงการ

บทที่ 2 ทฤษฎีพื้นฐาน

2.1 หลักการของวีโมทคอนโทรล (2)



รูปที่ 2.1 โครงสร้างของระบบวีโมทคอนโทรล

จากบล็อกไดอะแกรมในรูปที่ 2.1 แสดงโครงสร้างและหลักการการทำงานของระบบควบคุมระยะไกลทั่วไป ในลักษณะของการควบคุมแบบทางเดียว เริ่มจากตัวกำหนดคำสั่งที่ใช้สำหรับการควบคุมว่ามีคำสั่งอะไรบ้าง ชุดคำสั่งทั้งหมดมีที่คำสั่ง เป็นต้น เมื่อมีการกำหนดรูปแบบของคำสั่งแล้ว รูปแบบของคำสั่งที่ถูกเลือก จะถูกส่งไปยังภาคส่งสัญญาณที่ทำหน้าที่แปลงสัญญาณ หรือรวมสัญญาณควบคุมให้มีรูปแบบที่เหมาะสมกับวงจร โดยทำการเข้ารหัสสัญญาณให้แก่แต่ละคำสั่งมีรหัสเฉพาะของตัวเองให้เป็นสัญญาณทางไฟฟ้า ก่อนที่จะถูกส่งออกไปยังภาครับโดยตัวอินเทอร์เฟสภาครับต้องเข้าใจได้ นั่นก็คือต้องเป็นระบบเดียวกัน สัญญาณที่ถูกส่งออกมาอาจอยู่ในรูปของสัญญาณไฟฟ้า, สัญญาณแสง, หรือสัญญาณเสียงความถี่สูง สัญญาณนี้สามารถเดินทางผ่านตัวกลางที่เป็นสายนำสัญญาณ หรือผ่านตัวกลางอากาศ ขึ้นกับระบบที่ออกแบบ เมื่อสัญญาณที่เข้ามายังเครื่องรับหรือภาครับ จะถูกตัวอินเทอร์เฟสทำหน้าที่แปลงสัญญาณ ให้อยู่ในรูปของสัญญาณไฟฟ้าที่เข้ากับระบบของตัวรับ ก่อนถอดรหัสเพื่อทราบวัตถุประสงค์ของคำสั่ง จากนั้นส่วนของวงจรอินเทอร์เฟสด้านเอาต์พุตจะทำหน้าที่ควบคุมการทำงานของอุปกรณ์ที่ต้องการ โดยทั่วไปใช้ลักษณะตัวกลางที่ใช้ติดต่อระหว่างตัวรับกับตัวส่ง ออกได้เป็น 3 แบบ สำหรับการส่งสัญญาณ คือ

- 1) การส่งผ่านข้อมูลแบบใช้สาย เป็นการนำสัญญาณส่งผ่านข้อมูลต่าง ๆ เพื่อควบคุมด้านปลายทางซึ่งการควบคุมแบบนี้มีเสถียรภาพดี แต่มีข้อเสียคือค่าใช้จ่ายสูง และ มีการลดทอน (loss) ในสาย
- 2) การส่งผ่านข้อมูลแบบใช้แสง โดยมากใช้แสงอินฟราเรด ใช้ง่าย สะดวก แต่มีข้อเสียคือ ส่งได้ระยะทางไม่ไกลมาก และมีทิศทางมุมรับ - ส่งที่จำกัด

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3) การส่งผ่านข้อมูลโดยใช้คลื่นวิทยุ นิยมใช้ในการส่งข้อมูลในระยะทางที่ไกล ๆ การควบคุมทำได้
เพียงตรง แต่ยากในการสร้างและมีราคาแพง

2.2 วัตถุประสงค์เบื้องต้นของระบบการส่ง (1)

ระบบการส่งในวงจรสื่อสารต้องคำนึงถึงการประหยัดเป็นเบื้องต้น สิ่งสำคัญคือ การทำให้ได้รับประ
โยชน์ร่วมกันได้หลาย ๆ ช่องสัญญาณ (channel) การพัฒนาด้วยวิธีต่าง ๆ รวมเรียกว่า “เทคนิคของมัลติ
เพล็กซ์” (Multiplex Technique) ในทางทฤษฎีแบ่งได้เป็น 3 ชนิดคือ

- 1) Space Division Multiplex (SDM)
- 2) Frequency Division Multiplex (FDM)
- 3) Time Division Multiplex (TDM)

SDM หมายถึงการส่งสัญญาณหลายช่องสัญญาณอย่างอิสระโดยแบ่งความถี่ว่าง (space) เช่น ภูเขา
ของเคเบิล ซึ่งในทางทฤษฎีแล้ว SDM ไม่ค่อยมีความยุ่งยากเท่าใดนัก

FDM และ TDM เป็นการส่งสัญญาณหลายช่องสัญญาณอย่างอิสระพร้อม ๆ กันโดยการแบ่งตาม
ความถี่และแบ่งตามเวลา ตามลำดับ ตัวอย่างการใช้งาน เช่น สายเคเบิล สถานีทวนสัญญาณวิทยุ และการเชื่อม
ระบบการสื่อสารดาวเทียม เป็นต้น โดยทั่วไปสัญญาณอนาล็อกถูกนำมาใช้กับระบบ FDM ในขณะที่ สัญญาณ
ดิจิทัลจะใช้กับระบบ TDM แต่สัญญาณอนาล็อกก็สามารถใช้ได้กับการมอดูเลชันชนิดต่าง ๆ ของระบบ TDM
ได้อย่างเช่น ระบบ PAM, PPM และ PWM เป็นต้น

ความหมายสัญญาณอนาล็อกคือสัญญาณไฟฟ้าอาจมีค่าใด ๆ ที่อยู่ภายในขีดจำกัด ที่ขึ้นอยู่กับอัมพลี
จูด (Amplitude) ของคลื่นเสียงและสัญญาณนี้จะมีต้นคล้ายคลื่นเสียงเดิม เมื่อสัญญาณนี้ถูกส่งออกตลอดสาย
ส่งในทางปฏิบัติจะมีสัญญาณอื่นเข้ามารบกวนมากและเกิดการพัวพัน (distortion) ทำให้คุณภาพสัญญาณ
เลวลงและการรบกวนต่าง ๆ เหล่านี้จะสะสมไปตลอดสายส่ง อุปกรณ์ทวนสัญญาณ (repeater) และอุปกรณ์
ปลายทางจะไม่สามารถกำจัดออกไปได้เลย

ความหมายสัญญาณดิจิทัลคือสัญญาณที่ส่งในรูปแบบของพัลส์ มีค่าเป็นคิตกริต (discrete) ที่แน่นอน
คือ “0” และ “1” ซึ่งแสดงสถานะของพัลส์ ที่ด้านส่งสัญญาณจะถูกเปลี่ยนเป็นกลุ่มของรหัสเพื่อส่งออก
สำหรับที่ด้านจะทำการถอดรหัสเพื่อให้อีกกลับเป็นสัญญาณอนาล็อกตามเดิม อย่างไรก็ตาม สัญญาณดิจิทัลก็มี
การลดทอนและการพัวพันเมื่อได้ส่งออกไปตามสายส่ง แต่ถ้าใช้อุปกรณ์สร้างสัญญาณใหม่ (regeneration
repeater) จะสามารถแก้ปัญหาเหล่านี้ได้ นอกจากนี้คุณภาพของสัญญาณตลอดในสายส่ง (เกือบจะ) ไม่ขึ้นกับ
ระยะทางแต่การส่งแบบอนาล็อกคุณภาพจะเลวลงเมื่อมีระยะทางเพิ่มขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อดีของระบบดิจิทัล

- 1) มีประสิทธิภาพสูง เนื่องจากสามารถส่งข้อมูลได้เร็วกว่าช่องสัญญาณแบบอนาล็อก เช่น 1 ช่องสัญญาณโทรศัพท์แบบดิจิทัลจะใช้ 64kb/s ในขณะที่แบบอนาล็อกใช้ 1.2kb/s
- 2) ปราศจากสิ่งรบกวน เพราะสัญญาณดิจิทัลเป็นแบบดิคริต
- 3) ใช้งานสะดวก โดยเฉพาะสัญญาณที่เป็นดิจิทัลอยู่แล้ว เช่น ระบบการสื่อสารข้อมูล ระบบโทรสาร ซึ่งไม่จำเป็นต้องแปลงสัญญาณอนาล็อกให้เป็นสัญญาณดิจิทัลอีก

ข้อเสียของระบบดิจิทัล

- 1) แบนด์วิธ (Bandwidth) กว้าง เช่น ระบบดิจิทัล PCM - 30 จะมีแบนด์วิธประมาณ 2 MHz (64 kb/s 32 chs) สำหรับการส่งแบบอนาล็อก FDM จะมีแบนด์วิธเพียง 120 kHz (4kHz*30 chs) โดยในระบบดิจิทัลไม่สามารถจะบรรจุช่องสัญญาณได้จำนวนเท่ากับของระบบ FDM ได้
- 2) มีนอยส์แฝงอยู่ในตัว เป็นชนิด แคมปลิงและควอนไทซิงนอยส์ (quantizing noise)
- 3) อุปกรณ์สร้างสัญญาณใหม่มีราคาแพง โดยเฉพาะอุปกรณ์ทวนสัญญาณ

2.3 ระบบพัลส์มอดูเลชัน (1)

เมื่อจำแนกระบบของพัลส์มอดูเลชันจะจำแนกได้ 2 ระบบกว้าง ๆ คือ

1) ระบบพัลส์อนาล็อกมอดูเลชัน ซึ่งได้จากการแอมพลิงสัญญาณอนาล็อกให้เป็นค่าดิคริต ในเวลาที่เท่ากันอย่างสม่ำเสมอแล้วทำการส่งในหลาย ๆ รูปแบบโดยยังรักษาสัญญาณอนาล็อกเดิมไว้ เช่น PAM (Pulse Amplitude Modulation), PWM (Pulse Width Modulation), PPM (Pulse Phase Modulation) และ PFM (Pulse Frequency Modulation)

2) ระบบพัลส์ดิจิทัลมอดูเลชัน ซึ่งจะใช้ค่าแบบดิคริตทั้งเวลาและอัมพลิจูดโดยผ่านกระบวนการควอนไทซิง (Quantizing) และการเข้ารหัส (Coding) แบ่งได้ 2 แบบ คือ PNM (Pulse Number Modulation) และ PCM (Pulse Code Modulation)


2.3.1 พัลส์อัมพลิจูดมอดูเลชัน (PAM)

หลักการเบื้องต้นของการมอดูเลตและดีมอดูเลชันแบบ PAM ดังรูป 2.2 สวิตช์จะปิดเฉพาะเวลาแอมพลิงเท่านั้น ขนาดของพัลส์ที่ได้รับจะเป็นสัดส่วนกับอัมพลิจูดของสัญญาณเดิม

2.3.2 พัลส์วิธมอดูเลชัน (PWM)


ตามรูป 2.3 เป็นหลักการของมอดูเลชันและดีมอดูเลชันแบบ PWM ที่เอาที่พู่ของคอมพาราเคอร์จะเป็น "High" เมื่อสัญญาณอนาล็อกมีอัมพลิจูดสูงกว่าของลักษณะแบบฟันเลื่อย (sawtooth) เท่านั้นและขบวนการพัลส์ที่ได้ออกมานี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าที่ใดจะมีความกว้างเปลี่ยนแปลงไปกับอัมพลิจูดของสัญญาณเดิม

แม้ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.2 พัลส์มอดูเลชันแบบต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) โครงร่างของวงจร




(ข) กระบวนการมอดูเลต

รูปที่ 2.8 ทักษะการของ PWM มอดูเลชันและดีมอดูเลชัน


2.3.3 ทิศศัพท์มอดูเลชัน (PPM)

รูป 2.4 เมื่อเปลี่ยนสัญญาณเคมให้เป็น PWM แล้ว ถ้าทำให้โมโนสเตเบิลมัลติไวเบรเตอร์ ทำงานที่จุดคกของพัลส์แล้วจะได้พัลส์มีความกว้างคงที่ กล่าวคือจากจุดเริ่มต้นที่แชนเปล็งมาถึงจุดนี้จะเป็นอัมปลิจูดของสัญญาณเคม



(ก) โครงร่างของวงจร PPM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ข) กระบวนการมอดูเลชัน


รูปที่ 2.4 หลักการ PPM มอดูเลชันและดีมอดูเลชัน

2.3.4 ทดศัพท์เรทรมอดูเลชัน (PFM)

วิธีนี้จะใช้ V-F (Voltage-Frequency) คอนเวอร์เตอร์ซึ่งเปลี่ยนอินพุทโวลเตจของสัญญาณเดิมให้เป็นความถี่ที่สูงบ้างต่ำบ้างตามขนาดของสัญญาณ และเมื่อตัดยอด (slicing) ด้วยระดับที่คงที่ก็จะได้ PFM ตามต้องการตามรูป 2.5



(ก) โครงร่างของวงจร




(ข) กระบวนการมอดูเลต

รูปที่ 2.5 หลักการของ PFM มอดูเลชันและดีมอดูเลชัน


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.7 พัลส์น้ยมเบอร์มอดูเลชัน (PNM)

ตามรูป 2.6 สัญญาณอนาล็อกจะถูกเปลี่ยนให้เป็น PWM ก่อน แล้วผ่านวงจร "AND" ก็จะได้ PNM ตามจังหวะการปิด-เปิดของกล็อกพัลส์



ก) โครงร่างของวงจร



ข) กระบวนการมอดูเลต


รูปที่ 2.8 หลักการของ PNM มอดูเลชันและดีมอดูเลชัน

จากสถิติของมอดูเลชันต่าง ๆ จากรูป 2.2 ทำให้ทราบว่าเราต้องแซมปลิงแอมพลิจูดของสัญญาณเพื่อให้ได้ค่าหนึ่งก่อนแล้วจัดระดับให้มีขนาดใกล้เคียงกับความเป็นจริงให้มากที่สุดซึ่งเรียกว่า ควอนไทซิ่ง สำหรับ PCM นั้นถ้าไม่พิจารณาการผิดพลาดที่เกิดจากการควอนไทซิ่งแต่จะพิจารณาแบบคิตกริฟทั้งเวลาและอิมพลิจูดถึงแม้ว่าในสายส่งจะมีนอยส์เข้าไปรบกวนแต่ด้านรับก็สามารถทำให้เกิดสัญญาณเดิมได้ครบเท่าที่กรคิดเทศไม่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มีการผิดพลาด สำหรับ PNM นั้นจำเป็นต้องเพิ่มจำนวนพัลส์เพื่อลดการผิดพลาดของค่าแอมป์ในการควอนไทซ์ ดังนั้นจะทำให้ส่งสัญญาณได้เร็วกว่าของ PCM ภายใต้อัตราข้อมูลที่เหมือนกัน

สรุปพัลส์มอดูเลชันระบบต่าง ๆ ดังนี้




2.4 ทฤษฎีการซมพลิง (1)




รูปที่ 2.7 ขั้วต่อไอระเหยความแนวความคิดของทฤษฎีการซมพลิง

จากแนวความคิดเบื้องต้นตามรูป 2.7 ชบวนพัลส์ที่เอาต์พุตของมอดูเลเตอร์จะเปลี่ยนแปลงไปตามระดับของสัญญาณอินพุตสำหรับด้านรับนั้นเมื่อองค์ประกอบความถี่สูงของชบวนพัลส์ถูกกำจัดโดยวงจรกรองความถี่ต่ำ (low pass filter) แล้วจะได้รับสัญญาณเดิมกล่าวอีกนัยหนึ่งคือ ถ้าแอมป์ถึงสัญญาณอินพุตด้วยระยะห่างที่เท่ากันแล้ว ก็สามารถจะทำให้เกิดสัญญาณเดิมได้อย่างสมบูรณ์ที่ด้านรับ ซึ่งตามทฤษฎีการซมพลิงกล่าวว่า "ถ้าข่าวสารในสัญญาณถูกจำกัดให้มีความถี่สูงสุดเป็น f_c แล้ว หากใช้ชบวนพัลส์ที่มีความถี่เท่ากับหรือมากกว่า $2f_c$ ทำการซมพลิงก็สามารถจะเก็บข่าวสารได้อย่างสมบูรณ์"

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเฉพาะเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) ลักษณะคลื่น $g(t)$




(ข) การแซมปลิงคลื่นลักษณะชายน้ 1 kHz

รูปที่ 2.8 จุดแซมปลิงและค่าแซมปลิง

ตัวอย่างเช่นถ้าลักษณะคลื่น $g(t)$ ตามรูป 2.8 (ก) เป็นสัญญาณซึ่งถูกจำกัดแถบความถี่ให้มีเพียง f_c และถ้าอัมปลิจูดของลักษณะคลื่น (ค่าแซมเปิ้ล) ถูกกำหนดให้เป็นแบบคัสกริทที่ทุกๆ $1/2 f_c$ วินาทีที่ด้านรับจะได้รับสัญญาณ $g(t)$ อย่างแน่นอน สำหรับ "0" ในลักษณะคลื่นตาม รูป 2.8 (ก) นั้นแสดงค่าแซมเปิ้ล ระยะห่างของแต่ละจุดที่แซมเปิ้ลคือ $1/2 f_c$ ถูกเรียกว่า Nyquist Interval แม้ว่าเราจะเขียนส่วนโค้งผ่านจุดแซมปลิงทั้งสองในระหว่าง Nyquist Interval ได้หลายๆ แบบก็ตาม ถ้าเขียนตามใจชอบแล้ว ส่วนโค้งเหล่านั้นจะมีองค์ประกอบสูงกว่า f_c ทั้งสิ้น ตัวอย่างเช่นในการแซมปลิงคลื่นลักษณะชายน้ความถี่ 1 kHz ถ้าใช้เวลาในการแซมปลิงทุกๆ $1 / 2,000$ วินาทีตามรูป 2.8(ข)แล้วองค์ประกอบของความถี่ที่สูงกว่า 1 kHz จะปรากฏขึ้น กล่าวโดยสรุปคือ ถ้าแซมปลิงสัญญาณนาฬิกา $g(t)$ ด้วยอัตรา 2 เท่าของความถี่สูงสุดของมันแล้วจะสามารถสร้างเคิมใหม่ได้อย่างสมบูรณ์หลังจากแซมปลิงได้ผ่าน LPF ไปแล้วตามรูป 2.9


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.9 อิมพัลส์เรสพอนส์

2.4.1 การพัวพันที่เกิดจากแถบคลื่นซ้อนกัน (Aliasing distortion)

ถ้าความถี่สูงสุดของสัญญาณอินพุทเป็น f_u และความถี่ที่ใช้แซมปลิงเป็น f_s เมื่อ $f_u >= 2f_s$ วงจรกรองความถี่ต่ำทางค่านรับจะขจัดองค์ประกอบความถี่ที่มากกว่า $f_s/2$ ออกทำให้ง่ายต่อการทำสัญญาณเดิมให้กลับคืนได้ ตามรูป 2.10 (ก) แต่ถ้าสัญญาณอินพุทมีองค์ประกอบความถี่สูงกว่า $f_s/2$ รวมอยู่ด้วยขบวนการ PAM จะมีผลกระทบเกิดขึ้นดังแสดงไว้ในรูป 2.10 (ข) จะเห็นได้ว่ามีความถี่สเปกตรัมซ้อนกันระหว่างสัญญาณเดิมกับ LSB จึงเป็นการลำบากที่จะทำให้สัญญาณเดิมกลับคืนมาได้อย่างสมบูรณ์ แม้ว่าวงจรกรองความถี่จะกรองความถี่ที่สูงกว่า $f_s/2$ ออกแล้วก็ตามก็ยังคงเหลือรอยสเปกตรัมอยู่กับสัญญาณที่ได้คิมอดูเลตแล้ว ปรากฏการณ์เช่นนี้เรียกว่า Aliasing distortion




รูปที่ 2.10 การพัวพันเกิดจากแถบคลื่นซ้อนกัน

เอกสารนี้เป็นเอกสารที่... ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า... ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.2 การพัวเพี้ยนเกิดจากการสอดแทรก (Interpolation distortion)

การคิมอูเลคต์พัลส์ PAM ทางด้านรับนั้นจะได้ LPF ตามอุดมคติว่าในทางปฏิบัติไม่สามารถสร้างวงจรแบบนี้ได้ เพื่อให้มีคุณลักษณะใกล้เคียงกันเท่านั้น ซึ่งไม่สามารถกำจัดความถี่ที่สูงกว่า f_0 และฮาร์โมนิกส์ต่างๆ ออกไปได้ตามแสดงในรูป 2.11 ถึงดังกล่าวนี้จะสอดแทรกเข้าไปปนกับสัญญาณที่ได้จากการคิมอูเลคต์ จึงเป็นผลทำให้เกิดการพัวเพี้ยนโดยเป็นผลมาจากการที่ LPF ไม่เป็น Ideal ซึ่งเรียกว่า Interpolating distortion



รูปที่ 2.11 การพัวเพี้ยนที่เกิดจากการสอดแทรก


2.4.3 การจัดระดับ (Quantizing)

ขบวนการพัลส์ PAM ที่ผ่านการแซมปลิงมาแล้วยังถือว่าเป็นชนิดอนาล็อก คือจะมีอัมพลิจูดที่เปลี่ยนแปลงอย่างต่อเนื่องไปกับเวลาที่เป็นช่วง ๆ การจัดระดับคือกระบวนการที่เปลี่ยนอัมพลิจูดของ PAM ให้เป็นค่าตัวเลขแบบคิตกริตดังในรูป 2.12 โดยจะมีระยะห่างระหว่างระดับข้างเคียง เรียกว่า Quantizing interval หรือควอนไตซิงสเต็ปที่เท่ากันเรียกกรณีนี้ว่าการจัดระดับแบบยูนิฟอร์ม (Uniform Quantizing) ขนาดของแซมเปิลทุกตัวจะแสดงด้วยค่าระดับควอนไตซ์ที่ใกล้เคียงที่สุดโดยมีค่าประมาณของสัญญาณอนาล็อก


2.4.4 คอมแพนดิง (Companding)

เนื่องจากเราไม่สามารถหลีกเลี่ยงควอนไตซิงนอยส์ที่เกิดขึ้นได้แต่ทำให้ลดลงได้โดยการลดควอนไตซิงอินเทอร์วัล หรือการเพิ่มจำนวนระดับซึ่งต้องใช้จำนวนบิตที่เพิ่มขึ้น จึงจำเป็นต้องใช้ความเร็วในการส่งสัญญาณดิจิทัลให้สูงขึ้นแล้วควอนไตซิงนอยส์จะเกิดขึ้นในทุกอินเทอร์วัล อย่างสม่ำเสมอโดยไม่เกี่ยวข้องกับ


อัมพลิจูดของสัญญาณเดิม หรือสามารถกล่าวได้ว่า พาวเวอร์ของคอนไดซิ่งนอยต์เกือบจะคงที่โดยไม่ขึ้นอยู่กับสัญญาณ และในการวัดคุณภาพเสียงของการเข้ารหัสของสัญญาณเสียงจะใช้อัตราส่วนของสัญญาณ S ต่อคอนไดซิ่งนอยต์ N_q จึงทำให้ทราบว่าในกรณีที่สัญญาณ S/N_q สูงจะดีกว่ากรณีของสัญญาณมีระดับต่ำ พิจารณาจากรูปที่ 2.13 เห็นได้ว่าเมื่อสัญญาณมีพาวเวอร์ต่ำ นอยต์จะมีระดับสูงเมื่อเทียบกับสัญญาณจึงทำให้ S/N_q แลวลง จึงต้องใช้การจัดระดับวิธีอื่นคือแบบ Non-Uniform Quantizing โดยบริเวณที่สัญญาณมีอัมพลิจูดต่ำจะใช้คอนไดซิ่งสเต็ปแคบๆและบริเวณที่สัญญาณมีอัมพลิจูดสูงจะใช้คอนไดซิ่งสเต็ปกว้างๆซึ่งวิธีการของ Non-Uniform Quantizing ใช้หลักการของ Companding เข้าช่วย



รูปที่ 2.12 การจัดระดับ




(ก) กรณีที่อัมพลิจูดสูง



(ข) กรณีที่อัมพลิจูดต่ำ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 2.13 การควอนไดซ์และควอนไดซิ่งนอยต์
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คอมเพรสชันเป็นชื่อรวมของวงจรคอมเพรสเซอร์(Compressor)ซึ่งใช้สำหรับด้านส่งและวงจรเอกซ์เพนเดอร์(Expander)ซึ่งใช้สำหรับด้านรับ การจัดระดับควอนไทซ์แบบนอนยูนิฟอรม์ ตามรูป 2.14 จะมีขั้นตอนจากการผ่านสัญญาณอินพุตไปยังวงจรคอมเพรสเซอร์ ซึ่งมีคุณลักษณะของอินพุตเอาต์พุตตามรูป 2.14(ก)แล้วทำการจัดระดับแบบยูนิฟอรม์ตามรูป 2.14(ข) ต่อมาจัดระดับแบบนอนยูนิฟอรม์ตามรูป 2.14(ค) สำหรับทางด้านรับนั้นเมื่อสัญญาณ PCM ผ่านขั้นตอนการถอดรหัสแล้วจะไปยังวงจรเอกซ์เพนเดอร์ซึ่งมีคุณลักษณะตรงกันข้ามกับคอมเพรสเซอร์ตามรูป 2.14(ง)



(ก) คอมเพรสชัน (ข) ยูนิฟอรม์ควอนไทซ์ (ค) นอนยูนิฟอรม์ควอนไทซ์ (ง) เอกซ์เพนชัน

รูปที่ 2.14 คุณลักษณะการจัดระดับด้วยคอมเพรสเซอร์และเอกซ์เพนเดอร์

2.4.5 การเข้ารหัส (Coding)

หลังจากขบวนการพัลส์ PAM ได้ผ่านขั้นตอนการจัดระดับ จะต้องเปลี่ยนขนาดเหล่านั้นให้เป็นรหัสไบนารี (binary codes) กรณีที่เป็นสัญญาณเสียงสำหรับการส่งโทรศัพท์ซึ่งจะถูกเปลี่ยนเป็นรหัส 8 บิต ซึ่งสามารถแสดงค่าอัมพลิจูดได้ $2^8 (=256)$ ระบบการเข้ารหัสจะมีหลายรูปแบบแต่ส่วนมากจะใช้กัน 3 แบบดังแสดงไว้ในตาราง 2.1 ซึ่งแสดงไว้เพียง 3 บิตเพื่อง่ายต่อการเข้าใจ

ตาราง 2.1 รหัสไบนารีแบบต่าง ๆ

ระดับการควอนไทซ์	รหัสไบนารีแบบธรรมชาติ	รหัสไบนารีแบบเกรย์	รหัสไบนารีแบบสมมาตร
0	000	000	011
1	001	001	010
2	010	011	001
3	011	010	000
4	100	110	100
5	101	111	101
6	110	101	110
7	111	100	111

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รหัสไบนารีแบบธรรมชาติ (Natural Binary Code) จะใช้สัมประสิทธิ์ a_1, a_2, \dots, a_n จากสมการแสดงขนาดของอัมพลิจูดของสัญญาณ m เป็นรหัสโดยตรง คือ

$$m = a_1 \cdot 2^{n-1} + a_2 \cdot 2^{n-2} + \dots + a_n \cdot 2^0$$

รหัสไบนารีแบบเกรย์ (Gray Code) เป็นการเข้ารหัสโดยที่รหัสข้างเคียงซึ่งติดต่อกันกับระดับข้างเคียงจะมีบิตซึ่งแตกต่างกันเพียงตำแหน่งเดียวเท่านั้นรหัสไบนารีแบบสมมาตร (Symmetrical Binary Code) ในรหัสนี้ บิตแรกจะชี้ว่าสัญญาณจะเป็นบวกหรือลบ บิตที่ 2 จนถึงบิตสุดท้ายจะแสดงค่าสัมบูรณ์ของสัญญาณ แล้วนำมาจัดเรียงใหม่อย่างสมมาตรจากกึ่งกลางของระดับควอนไทซ์ไปถึงระดับสูงสุดหรือระดับต่ำสุด ดังนั้นการเข้ารหัสแบบนี้จึงเหมาะสมที่จะใช้แสดงสัญญาณที่อยู่ในรูปของโพลาร์ตามที่ได้กล่าวมาแล้วข้างต้น ไม่ว่าจะเป็นการเข้ารหัสแบบใดก็ตาม เมื่อบิตใดๆเกิดการผิดพลาด เนื่องจากนอยส์ในเครื่องสัญญาณแล้ว เมื่อสัญญาณอนาล็อกถูกสร้างกลับมาใหม่ที่ด้านรับ S/N ซึ่งลดลงอยู่แล้วจะมีค่าแตกต่างกันมาก เมื่อบิตที่ผิดพลาดมีตำแหน่งต่างกันอย่างหนึ่ง ความสัมพันธ์ระหว่างอัตราการผิดพลาด (Error Rate) และ S/N จะแตกต่างกันเมื่อโครงสร้างของสัญญาณต่างกัน และโดยทั่วไปแล้ว การผิดพลาดของรหัสจะมีน้อยอย่างพอเพียงและผลที่เกิดจากควอนไทซ์ซึ่งนอยส์จะมีมากกว่าผลที่เกิดจากบิตเออร์ (Bit Error)


2.4.6 กระบวนการเข้ารหัส

ตามที่ได้กล่าวมาแล้วข้างต้นว่า สัญญาณที่ผ่านการจัดระดับมาแล้วจะถูกเปลี่ยนให้เป็นรหัสไบนารีแบบสมมาตร การทำงานของวงจรเข้ารหัสในเบื้องต้นจะคล้ายกับการชั่งน้ำหนักด้วยเครื่องชั่งซึ่งจะทราบขนาดของแฉกเบ็ดจากการอ่านค่าของน้ำหนักถ่วง หลักการของการเข้ารหัสแสดงไว้ในรูป 2.12 ซึ่งการจัดระดับและการเข้ารหัสถูกกระทำไปพร้อมๆกัน

ตามรูป 2.15 สมมติว่าต้องการชั่งของซึ่งมีน้ำหนักไม่เกิน 8 กรัม โดยมีน้ำหนักจริง 5.7 กรัมในขณะที่จะมีสเกลจาก 0-8 กรัม ซึ่งเป็นเสมือนระดับควอนไทซ์ และสมมติว่าเครื่องชั่งมีน้ำหนักถ่วงเป็น 1, 2 และ 4 กรัม ซึ่งเป็นเสมือนจำนวนบิตคือ 3 บิตในระบบไบนารี ในการวัดน้ำหนักที่ต้องการทราบว่ามีค่าเป็นอย่างไรนั้น คอนแรกนำน้ำหนักถ่วง 4 กรัมใส่ลงไปก่อน เนื่องจากน้ำหนักที่ต้องการทราบยังคงหนักกว่าจึงต้องใส่น้ำหนัก 2 กรัม เพิ่มเข้าไปอีก (ถ้าเป็นไปในลักษณะตรงกันข้าม ต้องเอาน้ำหนักถ่วง 4 กรัมออก แล้วเริ่มต้นใหม่ด้วยการใส่น้ำหนักถ่วง 2 กรัมลงไปขณะนี้จะทราบว่าน้ำหนักรวมจะหนักกว่าของที่นำมาชั่ง ดังนั้นจึงต้องเอาน้ำหนักถ่วง 2 กรัมออก แล้วนำ 1 กรัมใส่ลงไป ก็เป็นอันสิ้นสุดการชั่ง จะเห็นได้ว่าน้ำหนักถ่วงที่ใช้ขณะนี้คือ 4 กรัมและ 1 กรัม จึงกำหนดให้เป็นลอจิก "1" สำหรับน้ำหนักถ่วง 2 กรัม นั้นไม่ได้ใช้จึงกำหนดให้เป็นลอจิก "0" เมื่อเรียงลำดับของการใส่น้ำหนักถ่วงแต่ละตัวแล้วจึงมีรหัสเป็น "101" แต่ที่ทราบกันดีว่ารหัส "101" คือหมายเลข 5 ซึ่งบอกให้ทราบว่าของที่นำมาชั่งจะมีน้ำหนักอย่างน้อยที่สุด 5 กรัม แต่ไม่น้อยกว่า 6 กรัม ผลต่างระหว่างน้ำหนักจริงและน้ำหนักที่ชั่งได้คือ 0.7 กรัม ในทางปฏิบัติจริงๆแล้วเหล่านี้คือควอนไทซ์นอยส์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.15 หลักการของการเข้ารหัส


2.5 การเข้ารหัสและลำดับชั้นของระบบ (Multiplexing and Hierarchy) (1)

2.5.1 วิธีการเข้ารหัส


ในการส่งข่าวสารให้เกิดการประหยัดนั้น ถ้ารวมข้อมูลที่มาจากต่างอุปกรณ์เข้าด้วยกันเป็นกลุ่มใหญ่ แล้วทำเป็นมัลติเพล็กซ์ส่งออกไปจะมีผลดีกว่า โดยทั่วไปสัญญาณดิจิทัลจะเป็นพัลส์สภาพ มี หรือ ไม่มี ในช่วงเวลาที่คงที่ และก็เป็นที่น่าใช้ช่วงเวลาที่ว่างอยู่ระหว่างพัลส์ ต่อ พัลส์นี้ เพิ่มสัญญาณต่าง ๆ แล้วทำเป็นมัลติเพล็กซ์ส่งออกไปโดยวิธีของ TDM ตามที่แสดงไว้ในรูป 2.16 อุปกรณ์ที่กระทำมัลติเพล็กซ์(กระทำในทางตรงข้าม) ถูกเรียกรวมกันว่ามัลติเพล็กซ์คอนเวอร์ชัน(Multiplex conversion) หรือเรียกอีกอย่างหนึ่งว่า มัลติเพล็กซ์เซอร์(Multiplexer) การเข้ารหัสมี 2 แบบ ซึ่งอธิบายได้ดังต่อไปนี้

2.5.1.1 การเข้ารหัสแบบสแตฟฟ์พัลส์(Stacked-pulse multiplex)

เป็นวิธีที่ read สัญญาณอินพุตด้วย clock ที่มีความเร็วสูงกว่าสัญญาณดิจิทัล(อันดับต่ำกว่า) ของทุกชุด เล็กน้อย แล้วจัดสัญญาณอินพุตใหม่ เป็นดิจิทัลมัลติเพล็กซ์ที่มีความเร็วสูงขึ้นด้วยรีดคล็อก (read clock) นี้ เนื่องจากจะเกิดความแตกต่างระหว่าง clock pulse และสัญญาณดิจิทัลในอันดับต่ำกว่าจึงได้พัลส์แทรกลงไป(เรียกว่าสแตฟฟ์พัลส์)ในช่องว่างของเวลานั้นตามที่แสดงไว้ในรูป 2.17



รูปที่ 2.16 หลักการเข้ามัลติเพล็กซ์ของสัญญาณดิจิทัล



รูปที่ 2.17 หลักการของการเข้ามัลติเพล็กซ์แบบซิงโครนัส

2.5.1.2 การเข้ามัลติเพล็กซ์แบบซิงโครนัส (Synchronous Multiplexing)


การเข้ามัลติเพล็กซ์ชนิดนี้แบ่งออกเป็น 2 วิธี คือ Frequency Synchronized Multiplexing(FSM)และ Phase Synchronized Multiplexing (PSM) ซึ่งจะกล่าวรายละเอียดดังต่อไปนี้

ก) FSM เป็น TDM ซึ่งกระทำหลังจากได้ทำการซิงโครไนซ์ความถี่ของสัญญาณดิจิทัลที่อินพุทจากช่องสัญญาณดิจิทัลต่าง ๆ โดยวิธีทางเทคนิคในการซิงโครไนซ์โครงข่ายโดยสมบูรณ์แล้ว รูป 2.17 แสดงหลักการของ FSM โดยที่อินพุททั้ง 2 ช่องเป็นสัญญาณดิจิทัลที่ผ่านการซิงโครไนซ์โครงข่ายมาแล้ว (มีความถี่เท่ากัน) ในขณะนี้จะมีปรากฏ jitter (การกลาดเคลื่อนของตำแหน่งในแต่ละบิตตามแกนเวลา) เล็กน้อย แต่หน่วยความถี่จะทำให้สัญญาณดิจิทัลที่เข้ามาทางอินพุททั้งสองพอร์ตมีบิตเฟสเหมือนกันได้ นอกจากนั้นรีคล็อกในหน่วยความถี่ทั้งสอง ซึ่งมีความถี่เป็น 2 เท่า ของความถี่สัญญาณอินพุทจะอ่านข้อมูลสลับกันไปก็จะได้


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มัลติเพล็กซ์ซึ่งมีความเร็วเป็น 2 เท่าของอินพุต หนึ่งโดยทั่วไปในระหว่างการเข้ามัลติเพล็กซ์นั้นจะใส่สัญญาณสำหรับเป็นเฟรมอะไลน์เมนต์ในช่วงเวลาที่คงที่ตามรูป 2.18 และที่ด้านรับก็จะค้นหาสัญญาณนี้จากสัญญาณมัลติเพล็กซ์แล้วแยกสัญญาณนี้จากสัญญาณมัลติเพล็กซ์แล้วแยกสัญญาณดิจิทัลให้กับอินพุตพอร์ต 1 และพอร์ต 2 ต่อไป

ข) PSM เป็น TDM ซึ่งมีหลักการคล้ายกับของแบบ FSM สัญญาณดิจิทัลอินพุตที่เข้ามาจะผ่านการซิงโครไนซ์ความถี่มาแล้ว ในหน่วยความจำนั้นไม่เพียงแต่จะทำให้ TDM มีเฟสเท่ากันเท่านั้น แต่จะทำให้สัญญาณดิจิทัลระดับต่ำกว่ามีเฟรมเฟส เท่ากันด้วย รูป 2.19 แสดงหลักการของ PSM ในสัญญาณดิจิทัลที่มี 2 อินพุต ตามรูปเดียวกัน สัญญาณที่ผ่านการซิงโครไนซ์แล้วจากอินพุต 1 และอินพุต 2 จะผ่านเข้าไปยังหน่วยความจำแต่ละตัวซึ่งหน่วยความจำนี้จะทำให้เฟรมจากนั้นจะจัดเฟรมเฟส เพื่อส่งให้แก่มัลติเพล็กซ์ต่อไป



รูปที่ 2.18 หลักการของการเข้ามัลติเพล็กซ์แบบความถี่ซิงโครไนซ์



รูปที่ 2.19 หลักการของการเข้ามัลติเพล็กซ์แบบเฟสซิงโครไนซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ในการจัดเฟรมนั้น สัญญาณที่เข้ามาก่อนจะถูกจำไว้ชั่วคราว ทันทีที่เฟรมอะไรมันหมดพัลส์ของ สัญญาณช่องอื่นซึ่งมาทีหลังเข้ามาถึง ข้อมูลในหน่วยความจำทั้งสองจะถูกอ่านพร้อม ๆ กัน ดังนั้นเฟรมเฟ ระหว่างสัญญาณทั้งสองซึ่งแตกต่างกันก่อนที่จะเข้าไปยัง MEM 1 และ MEM 2 นั้น เมื่อสัญญาณออกจาก MEM 1 และ MEM 2 แล้วจะมีเฟรมเฟสเหมือนกัน วิธีนี้ที่เอาท์พุทมัลติเพล็กซ์เซอร์ไม่จำเป็นต้องใส่เฟรม อะไรมันหมดพัลส์ของสัญญาณแต่ละช่องก็ได้ ซึ่งสามารถจะใส่เฟรมอะไรมันหมดพัลส์ลงในสัญญาณดิจิทัลมัลติเพล็กซ์ที่เอาท์พุทของมัลติเพล็กซ์เซอร์ได้เลย เพราะว่าเมื่อคำนวณรับเทคได้พัลส์นี้แล้ว ไม่เพียงแต่จะรู้ว่าเป็น สัญญาณของพอร์ทใดเท่านั้น ยังสามารถตีเทคช่องต่าง ๆ (ตามรูป 2.19 CH 1-4,1'-4') เหล่านั้นได้โดยตรงอีกด้วย ตามที่ได้กล่าวมาแล้ว FSM จึงมีข้อดีเป็นอย่างมากคือสามารถแยกช่องสัญญาณดิจิทัลออกจากสัญญาณ มัลติเพล็กซ์ได้โดยตรง ถ้านำข้อดีนี้ไปใช้ก็จะเป็นการสะดวกที่จะแยกหรือเพิ่มช่องสัญญาณพิเศษลงไป หรือสับ เปลี่ยนช่องกันระหว่างสัญญาณดิจิทัลเหล่านั้น โดยที่ยังรักษาสภาพของสัญญาณดิจิทัลมัลติเพล็กซ์ในรูปแบบ

2.5.2 ลำดับชั้นของระบบ (Hierarchy)

Hierarchy เป็นลำดับชั้นตอนการพัฒนาาระบบดิจิทัลมัลติเพล็กซ์ซึ่งคล้ายกับกรณีของแบบอนาล็อกที่จัด เป็น G,SG,MO,SMO และ JO ในระบบดิจิทัลมัลติเพล็กซ์นั้นจะจัดตามขนาดของสัญญาณดิจิทัลจากอุปกรณ์ ต่าง ๆ ที่มีอัตราการส่งเท่ากัน(อย่างกรณีของระบบ PCM มัลติเพล็กซ์หรือระบบดิจิทัลสวิชชิง)เพื่อส่งไปยัง มัลติเพล็กซ์เซอร์ต่อไป ดังนั้นที่เอาท์พุทของแต่ละ stage จะมีอัตราการส่งต่างกันจึงทำให้การส่งไปยังจุดหมาย ปลายทางเป็นไปอย่างมีประสิทธิภาพและมีความยืดหยุ่นในการส่งได้

CCITT เชื่อว่าในเชื่อมโยงโครงข่ายภายในของนาๆ ประเทศนั้น เป็นเพียงอุดมคติเท่านั้นที่จะใช้ Hierarchy เพียงอย่างเดียวในที่สุดจึงได้กำหนดให้มีHierarchy ของดิจิทัลมัลติเพล็กซ์ 3 แบบต่าง ๆ กัน ใน 2 แบบแรกจะเริ่มต้นจากบิตเรท 1.544 Mb/sec (ระบบ PCM-24)ซึ่งใช้ในอเมริกา ญี่ปุ่นและแคนาดา อีกแบบ หนึ่งจะเริ่มต้นจากบิตเรท 2.048 Mb/sec (ระบบ PCM-30) ซึ่งใช้ในประเทศแถบยุโรปที่เป็นสมาชิกของCEPT (Council of European Posts and Telecommunications) ซึ่งทั้งหมดที่กล่าวมาทั้ง3แบบนี้สรุปไว้ในตารางที่ 2.2















2.5.3 การพิจารณาการส่งสัญญาณแบบดิจิทัล

2.5.3.1 การจัดรูปแบบของอุปกรณ์สำหรับส่งสัญญาณดิจิทัลความหลาย
ระบบการส่งสัญญาณดิจิทัลไปตามสายเคเบิลนั้นจะประกอบด้วยอุปกรณ์หลายๆ ชนิดอย่างเช่นอุปกรณ์ PCM มัลติเพล็กซ์และอุปกรณ์ทวนสัญญาณระหว่างทางซึ่งถูกบรรจุไว้ในแมนโฮล(Manhole) ดังแสดงไว้ในรูป 2.20

2.5.3.2 โครงร่างของวงจรจังก์ชัน(Junction circuit) แบบมูลฐาน

โครงร่างของ Junction Circuit จะมี 4 แบบ ซึ่งขึ้นอยู่กับชนิดของอุปกรณ์สวิชชิงที่จะใช้ซึ่งพอสรุปได้ว่า Junction circuitที่เป็นแบบดิจิทัลจะถูกนำมาใช้ในระหว่างอุปกรณ์สวิชชิงชนิดอนาล็อกกับชนิดดิจิทัล และใน ระหว่างอุปกรณ์สวิชชิงชนิดดิจิทัลด้วยกัน สำหรับ Junction circuit ที่เป็นแบบอนาล็อกนั้นจะถูกนำมาใช้กับ วงจรที่มีระยะทางสั้น ๆ ในระหว่างอุปกรณ์สวิชชิงชนิดอนาล็อกด้วยกัน

ตารางที่ 2.2 คิวติคอลไฮอีรารีทั่วโลก

ประเทศ	Digital Stage				
	Primary	Secondary	3rd Order	4th Order	5th Order
ญี่ปุ่น (NTT)	 1,544Mb/s (G711, G712, G733)	 6,312Mb/s (G741, G743)	 32Mb/s (G752)	 97Mb/s	 397Mb/s
สหรัฐอเมริกา และ แคนาดา	 1,544Mb/s (G711, G712, G733)	 6,312Mb/s (G741, G743)	 45Mb/s (G752)	 274Mb/s	
แถบยุโรป	 2,048Mb/s (G711, G712, G733)	 8,448Mb/s (G741, G742)	 34Mb/s (G751)	 140Mb/s (G751)	 565Mb/s

หมายเหตุ : ตัวเลขในวงรีคือจำนวนช่องสัญญาณโทรศัพท์

: ในวงเล็บคือ CCITT Recommendation

2.5.3.3 เคเบิลที่ใช้เป็นสื่อกลางในการส่ง

ก. เคเบิลแบบคู่สมมาตร (Symmetrical pair cable) เคเบิลชนิดนี้ใช้เป็นตัวกลางกันอย่างแพร่หลายที่สุดโดยเฉพาะเคเบิลที่มีฉนวนหุ้มเป็นพลาสติกจะถูกนำมาใช้กับการส่งแบบดิจิทัล เคเบิลชนิดนี้สามารถจะส่งสัญญาณดิจิทัล 1,544 Mb/sec, 2,048 Mb/sec ได้ สามารถส่งสัญญาณที่มีบิตเรตสูงสุดได้ถึง 8 Mb/sec

ข. เคเบิลแกนร่วม (Coaxial cable) เคเบิลชนิดนี้จะมีไม่ก็แบบขึ้นอยู่กับขนาดเส้นผ่าศูนย์กลางของตัวนำแต่เคเบิลแกนร่วมที่มีขนาด 2.6/9.5 มม. จะถูกนำมาใช้เป็นหลัก เพราะว่ามีการรบกวนสัญญาณน้อยและสามารถส่งความถี่สูงเคเบิลชนิดนี้ใช้สำหรับส่งสัญญาณดิจิทัล 100, 140, 274 และ 565 Mb/sec สำหรับบิตเรตสูงสุดที่สามารถส่งไปได้ อาจจะเป็นหลาย ๆ ร้อย Mb/sec

ค. เคเบิลใยแก้ว (optic fiber cable) เคเบิลชนิดนี้เป็นตัวกลางที่ทันสมัยที่สุด

ข้อดีโดยทั่วไปของเคเบิลใยแก้วที่ใช้สำหรับส่งสัญญาณดิจิทัลมีดังนี้

1. มีการรบกวนสัญญาณต่ำ จึงสามารถติดตั้งอุปกรณ์ทวนสัญญาณห่างกว่าของเคเบิลชนิดอื่นๆ
2. มีแบนด์วิธกว้างมาก
3. มีราคาวัสดุถูกอย่างเป็นไปได้
4. ปราศจากการรบกวนและครอสทอล์ก
5. มีขนาดเล็กซึ่งมีน้ำหนักเบาและโค้งงอได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 แนวคิดเบื้องต้นในการซิงโครไนซ์ (1)

หลักเบื้องต้นของระบบมัลติเพล็กซ์แบ่งตามเวลา (TDM) ก็คือทางคั่นส่งและคั่นรับมีจังหวะเท่า ๆ โดยมีการแซมปลิงพัลส์ทางคั่นส่งและสามารถมีสัญญาณสอดคล้องทางคั่นรับ ซึ่งในการสื่อสารระบบ TDM โดยเฉพาะระบบ PCM ต้องแน่ใจว่าเมื่อคั่นรับได้รับสัญญาณแล้วสัญญาณแต่ละบิตของช่องสัญญาณเดียวกันมีความถูกต้อง และยังคงแยกสัญญาณพัลส์แต่ละกลุ่ม ไปสู่ช่องสัญญาณที่สอดคล้องกันได้อย่างถูกต้องซึ่งคล้ายกับทางคั่นส่งและคั่นรับจะมีตัวทวนหมุนคั่นละ 1 ตัวโดยหมุนไปเป็นจังหวะเท่า ๆ กัน ในช่วงเวลาหนึ่งกระบวนการนี้เรียกว่า การซิงโครไนซ์ (Synchronization)


2.7 การจัดรูปใหม่ (Reshaping) (1)

ลักษณะคลื่นที่ต้องการจะจัดรูปใหม่นั้น จะต้องมีความแบนตัวดิคซ์แคบเท่าที่จะเป็นไปได้จึงจะทำให้ได้รับอัตราส่วน S/N ที่ดี แต่อย่างไรก็ตามถ้าแบนตัวดิคซ์แคบเกินไปจะทำให้ ISI เพิ่มขึ้น ตามที่กล่าวมาแล้วข้างต้นว่าแบนตัวดิคซ์ที่แคบที่สุดสำหรับลักษณะคลื่นที่ปราศจาก ISI นั้น จะต้องใช้แซมปลิงฟังก์ชันจากอิมพัลส์เรสปอนส์ของ ILPF แต่ถ้าระหว่างจุดแซมปลิงมีริบเป็ลมาก หรือจุดแซมปลิงเคลื่อนไปจากจุดที่ต้องการก็เกิดเพียงเล็กน้อยก็ทำให้ ISI เพิ่มขึ้นเป็นอย่างมาก จึงเป็นผลทำให้การตีเทคไม่ถูกต้อง อย่างไรก็ตามโดยการตัดทอนคุณลักษณะของ ILPF ทางคั่นปลายด้วยลักษณะคลื่นโคไซน์ตามรูป 2.20 ออกด้วยปริมาณหนึ่งแล้วการอิกวอลไลซ์ก็ยังคงรักษามาตรฐานของโนควิสที่ไว้ได้และคุณลักษณะนี้เรียกว่าโรซายน์โรลออฟ (cosine roll-off) ซึ่งสรุปครมความถี่แสดงโดยสมการ 2.7.1

$$R(f) = r_0 T / 2 (1 + \cos \Pi d T f) ; |f| \leq 1/T$$

$$; |f| > 1/T \dots\dots\dots 2.7.1$$

d : อัตราการโรออฟ



รูปที่ 2.20 โคไซน์โรลออฟ

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และลักษณะคลื่น $r(t)$ ที่สอดคล้องกับ $R(f)$ นี้คือ

$$r(t) = r_0/2 * (\sin \Pi t/T) / (\Pi t/T) * \cos (\Pi dt/T) / 1-(2dt/T)^2 \dots\dots\dots 2.7.2 \dots\dots$$



ถ้า $d=0$ ก็จะเป็นฟังก์ชันซึ่งผ่าน ILPF และถ้า $d=1$ คุณสมบัติของการอิกวอไลซ์นี้ถูกเรียกว่า full cosine roll-off

2.8. การจัดเวลาใหม่และการสร้างใหม่ (1)

ในการตีเทกพัลส์ที่ได้รับจากเอาต์พุทของอิกวอไลซ์แอมพลิฟายเออร์จะต้องกระทำที่บริเวณใกล้กับกึ่งกลางของพัลส์ที่มีอิมพลีคูดสูงสุดคั้งนั้นรีเจนเนอเรทีฟรีพีทเตอร์จะสร้างพัลส์ขึ้นใหม่จากสัญญาณที่ผ่านการอิกวอไลซ์แล้วโดยอาศัยเวลาที่จับได้นี้เป็นเวลาอ้างอิง


ในการส่งสัญญาณคิติดอนนั้น โดยทั่วไปจะใช้พัลส์แบบไบโพลาร์(bipolar) หรือเรียกว่า มัลติโพลาร์ หรือ AMI รหัสนี้เมื่อเทียบกับยูนิโพลาร์ (unipolar) แล้วจะมีข้อดีคือจะไม่มอดกประกอบ DC ในพาวเวอร์สเปกตรัมเฉลี่ยของพัลส์ และจะมีแบนด์วิดท์แคบ แต่ว่าในทางกลับกันในการจับเวลาไม่จำเป็นต้องมอดกประกอบความถี่ใด ๆ คั้งนั้นจึงเปลี่ยนสัญญาณให้เป็นแบบยูนิโพลาร์ โดยผ่านวงจรเรคทิฟายเออร์ก่อนแล้วจึงเข้าวงจรจับเวลาตามรูปที่ 2.21 เมื่อลักษณะคลื่นผ่านวงจรสร้างพัลส์แล้วจะได้ไทมมิงพัลส์(timing pulse) ที่แหลมทั้งทางบวกและทางลบเพื่อไปกำหนดตำแหน่งของพัลส์ที่จะสร้างใหม่ในวงจรตีเทกต่อไป สำหรับหลักการในการสร้างพัลส์ใหม่แสดงไว้ในรูปที่ 2.22

อนึ่ง ระบบที่ส่งพัลส์แบบไบโพลาร์นั้น โดยทั่วไปหลังจากผ่านการอิกวอไลซ์แล้ว จะสร้างพัลส์ใหม่สำหรับทางบวกและทางลบด้วยวงจร ซึ่งแยกกันต่างหาก แล้วจึงทำพัลส์มารวมกันเพื่อส่งต่อไปในสายส่ง



คลื่นผ่านการอิกวอไลซ์แล้ว **รูปที่ 2.21 วงจรไทมมิง**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.22 การทำงานของวงจรสร้างพัลส์ใหม่

2.9 พารามิเตอร์ที่ใช้ประเมินค่าการส่งแบบดิจิทัล (1)

การประเมินค่าการทำงานของรีเจนเนอเรทีฟวีพีพีพีเคอร์ตามที่ได้กล่าวมาข้างต้นนั้นจะใช้วิธีการผิดพลาดหรือเอเวอร์เรทเป็นพื้นฐานและนอกจากนั้นการประเมินค่าเกี่ยวกับลักษณะสัญญาณจะใช้ไอโคแกรม (eye diagram) ซึ่งจะอธิบายเพิ่มเติมดังต่อไปนี้

2.9.1. บิทเออร์ (Bit Error)

ในการกำหนดรหัสให้ถูกต้องสำหรับวงจรในรีเจนเนอเรทีฟวีพีพีพีเคอร์นั้น นอยส์จะต้องมีระดับต่ำที่กำหนดว่าจะเป็น "0" หรือ "1" ตามรูป 6.16 แสดงตัวอย่างของรหัสชนิดไบโพลาร์ ซึ่งลักษณะคลื่นนี้จะมี นอยส์ปนอยู่ด้วย ถ้านอยส์นี้มีระดับสูงกว่าระดับที่กำหนดไว้ก็จะเกิดการผิดพลาดของรหัส



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ 2.23 ตัวอย่างของลักษณะคลื่นแบบไบโพลาร์ อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลักษณะของนอยส์แบบเบื้องต้นคือ เทอร์มัลนอยส์ (thermal noise) ซึ่งมันจะมีอยู่อย่างสม่ำเสมอในทุกความถี่ และมีค่าแอมพลิจูดเป็นไปตามการแจกแจงแบบเกาส์เซียน (Gaussian Distribution) หรือเรียกอีกอย่างหนึ่งว่าการแจกแจงแบบนอร์มัล ซึ่งแสดงโดยสมการ 2.9.1


$$P(v) = (1/\sqrt{2\pi}\sigma) * e^{(-v^2/2\sigma^2)} \dots\dots\dots 2.9.1 \dots\dots\dots$$

ในที่นี้ P(v) : ความน่าจะเป็นของนอยส์ขณะที่มีแอมพลิจูด V


σ : พาวเวอร์เฉลี่ยกำลังสองของนอยส์

V : แอมพลิจูดของนอยส์ในขณะนั้น

ถ้ากำหนดให้อัมพลิจูดของรหัสแบบไบโพลาร์เป็น = V และมีค่าขอบเขต (threshold) เป็น = V/2 แล้ว กรณีที่รหัสเป็น " 0 " การผิดพลาดจะเกิดขึ้นเมื่ออัมพลิจูดของนอยส์ที่จุดตีเทคมากกว่า V /2 หรือน้อยกว่า -V/2 ดังนั้นไม่ว่าการผิดพลาดจะเกิดขึ้นหรือไม่นั้น จะขึ้นอยู่กับอัมพลิจูดของนอยส์นี้ สำหรับการคำนวณ error rate นั้นอาศัยทฤษฎีของความน่าจะเป็นจะได้ดังนี้



(ก) คุณลักษณะของเกาส์เซียนนอยส์



นอยส์ในรหัส "1" นอยส์ในรหัส "0"

(ข) บิตเอเรอร์เนื่องจากนอยส์

2.10 ทฤษฎีเบื้องต้นในการเลือกใช้อุปกรณ์ทางแสง(3)

เหตุผลเพื่อใช้ในการเลือกใช้อุปกรณ์ทางแสงสำหรับการสื่อสารโทรคมนาคมมี 2 ข้อใหญ่ ๆ คือ

1. สามารถป้องกันการสอดแทรกข้อมูลต่าง ๆ เพื่อทำให้เกิดความปลอดภัยในการสื่อสาร
2. สามารถป้องกันการรบกวนจาก noise แหล่งต่าง ๆ เช่น มอเตอร์ หรือ อุปกรณ์ประเภท


Electromagnetic Interference (EMI)

ปัญหาเบื้องต้นทั้งสองข้อแก้ไขได้โดยการใช้อุปกรณ์ทางแสงในย่านอินฟราเรดซึ่งไม่สามารถมองเห็นด้วยตา โดยทั่วไปตาของมนุษย์จะมีการตอบสนองคลื่นแม่เหล็กไฟฟ้าในแถบความถี่ของแสงที่มองเห็นได้ ซึ่งมีความแตกต่างกันทางการมองเห็นทั้งความถี่และความยาวคลื่น พิจารณาตามการเพิ่มขึ้นของความถี่หรือการลดลงของความยาวคลื่นของแสงแต่ละสีเรียงลำดับดังนี้

ตารางที่ 2.8

แดง	ความยาวคลื่น	622-770	นาโนเมตร (nm)
ส้ม	ความยาวคลื่น	597-622	นาโนเมตร (nm)
เหลือง	ความยาวคลื่น	577-597	นาโนเมตร (nm)
เขียว	ความยาวคลื่น	492-577	นาโนเมตร (nm)
น้ำเงิน	ความยาวคลื่น	455-492	นาโนเมตร (nm)
ม่วง	ความยาวคลื่น	390-455	นาโนเมตร (nm)

รูปที่ 2.25 เป็นตัวอย่าง Spectrum ของคลื่นแม่เหล็กไฟฟ้าที่ประกอบด้วยแถบความถี่ของวิทยุ - โทรทัศน์, ไมโครเวฟ, การกระจายแสงอินฟราเรด, แสงที่มองเห็นได้, Ultraviolet, X-ray, และ Gamma Ray เป็นต้น ซึ่งมีความแตกต่างของการแพร่กระจายพลังงานแต่ละแถบขึ้นอยู่กับความถี่และความยาวคลื่นเท่านั้น




รูปที่ 2.25 การแพร่กระจายพลังงานของแม่เหล็กไฟฟ้าและการตอบสนอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.10.1 ทฤษฎี Light Emitting Diode (LED)

เป็นถึงประติมากรรมที่งดงามซึ่งสามารถเปลี่ยนจากพลังงานไฟฟ้า ออกมาในรูปของพลังงานแสงได้ ดังที่เราทราบดีแล้วว่าพลังงานแสงซึ่งในทฤษฎีฟิสิกส์ยุคใหม่ถือว่าเป็นการรวมตัวของพลังงานจำนวนมากมาย ซึ่งเรียกว่าโฟตอน เมื่อวัตถุสารกึ่งตัวนำถูกฉายด้วยแสงอิเล็กตรอนซึ่งอยู่ในแถบวาเลนซ์จะได้รับพลังงาน ซึ่งถ่ายเทมาจากโฟตอน และทำให้อิเล็กตรอนนี้มีพลังงานเพิ่มขึ้นมากพอที่จะเข้าไปอยู่ในแถบความนำได้ และเมื่อเกิดการรวมตัวใหม่ กล่าวคืออิเล็กตรอนจะกลับสู่สถานะเดิมในแถบวาเลนซ์ อิเล็กตรอนนี้ก็จะปลดปล่อยพลังงานออกมา ในรูปของคลื่นแม่เหล็กไฟฟ้า ความยาวคลื่นจะถูกกำหนดโดยค่าความกว้างของช่องว่างพลังงาน การรวมตัวใหม่โดยที่อิเล็กตรอนจากแถบความนำลดระดับกลับสู่แถบวาเลนซ์ โดยตรงนี้เราเรียกว่า direct transition และสารกึ่งตัวนำประเภทนี้เราเรียกว่า direct-gap semiconductor ได้แก่สารกึ่งตัวนำประเภทสารประกอบ เช่นแกเลียมอาเซนไนด์(GaAs) เป็นต้น และกรณีที่การรวมตัวใหม่ โดยการที่อิเล็กตรอนจากแถบความนำลดระดับกลับสู่แถบวาเลนซ์ โดยผ่านระดับพลังงานหนึ่ง ระดับพลังงานใดซึ่งอยู่ในแถบต้องห้าม (forbidden band) นี้เราเรียกว่า indirect-transition และสารกึ่งตัวนำประเภทนี้ได้แก่ ซิลิกอนเยอรมันเนียม ซึ่งเราเรียกว่า indirect-gap semiconductor สำหรับไดโอดชนิด LED นี้เรามักจะสร้างมาจากสารประเภท direct-gap semiconductor เช่น GaAs, GaP ทั้งนี้เนื่องจากพลังงานซึ่งถูกปลดปล่อยออกมาในสารเหล่านี้ เป็นคลื่นแม่เหล็กไฟฟ้าซึ่งมีความยาวคลื่นอยู่ในย่านที่สายตามองเห็นได้




รูปที่ 2.28 แสดงลักษณะการรวมตัวใหม่ในสารกึ่งตัวนำประเภทdirect-gapและindirect gap

ภาพตัดขวางของโครงสร้างไดโอด LED แสดงได้ดังในรูปที่ 2.27 ซึ่งจะเห็นว่าเป็นลักษณะของรอยต่อพี-เอ็น ทั่วๆ ไปและเพื่อที่จะให้การแผ่กระจายของคลื่นแสงจากรอยต่อเป็นไปโดยสะดวก รอยต่อพี-เอ็นจึงอยู่ใกล้กับผิวหน้าแผ่นผลึกหลายๆอย่างไว้ก็มีความใช้เลนส์และสารป้องกันกระสะท้อนกลับเข้าช่วยอีกด้วย แสงซึ่งถูกปล่อยออกมานี้จะแปรอยู่ในฟังก์ชันของ(กระแสม) โดยที่ค่าของ n อยู่ในช่วง 1.2 ถึง 1.5 ดังนั้นเราจึงสามารถควบคุมความเข้มของแสงซึ่งออกมาจากไดโอดนี้ได้โดยการปรับกระแสซึ่งไหลผ่านไดโอด

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาค้นคว้าเท่านั้น มิใช่ให้ผู้อื่นนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


และไดโอดนี้นิยมนำไปใช้เป็นตัวแสดงผล(display) ของอุปกรณ์ต่างๆโดยที่จะใช้แสงสีต่างๆเช่น สีแดง (GaP หรือ GaAsP), สีเขียว(GaAsP), สีเหลือง(GaPหรือGaAsP)และสีเขี้ยว(GaP)



รูปที่ 2.27 แสดงลักษณะโครงสร้างของไดโอดเปล่งแสง(LED)

วงจรพื้นฐานซึ่งนิยมใช้ในการประกอบ LBD เพื่อใช้งานแสดงตัวเลขในรูปที่ค่าความต้านทาน R ในวงจรเป็นตัวจำกัดกระแสซึ่งไหลในวงจร โดยสามารถคำนวณหาค่าได้จาก

$$R = (V_s - V_f) / I_f \dots\dots\dots 2.10.1 \dots\dots\dots$$



รูปที่ 2.28 แสดงวงจรพื้นฐานของ LED


โดยที่ V_s และ V_f คือค่าของแรงดันที่ให้และแรงดันไบอัสตรงซึ่งคกรวมไดโอดตามลำดับ I_f คือกระแสขณะที่ไดโอด

ไดโอดได้รับแรงดันไบอัสตรง ค่าของ V_f และ I_f ต่างก็ขึ้นอยู่กับชนิดของไดโอด(หรือก็คือ ขึ้นอยู่กับสีของแสง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น เมื่อผู้ใดเห็นใจไปเผยแพร่โดยไม่ขออนุญาตจากสำนักพิมพ์ถือว่าผิดกฎหมาย

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เครื่องวัด และวิธีหนึ่งซึ่งนิยมมากสำหรับการป้องกันมิให้ LED เสียหายเมื่อแรงดันไบอัสสูงกว่าปกติก็คือการใช้ไดโอดธรรมดาต่อขนานกรอตัว LED ดังในรูปที่ 2.29 ซึ่งถ้าหากว่า LED ได้รับแรงดันไบอัสย้อนกลับเกินกว่า 0.4 โวลต์แล้วไดโอดที่ต่อกรอตัวนี้จะทำงานยอมให้กระแสไหลผ่านดังนั้น LED จึงไม่เกิดการเสียหาย นอกจากนี้ไดโอดธรรมดานี้อาจนำไปต่ออนุกรมกับ LED เพื่อป้องกันการเสียหายดังกล่าวนี้ได้



รูปที่ 2.29 แสดงวงจรของ LED ซึ่งมีระบบป้องกันการเสียหาย

2.10.2 โฟโตไดโอด(Photo Diodes)

เป็นไดโอดชนิดรอยต่อ พี-เอ็น ซึ่งรอยต่อพี-เอ็นสามารถรับแสงได้โดยสะดวก ปกติสร้างจากผลึกเยอรมันเนียมหรือซิลิกอน แต่เพื่อให้ได้กระแสสูงๆจึงมักใช้ผลึกเยอรมันเนียม ในขณะที่ไดโอดได้รับแรงดันไบอัสย้อนกลับ และรอยต่อไม่ได้รับแสง กระแสที่ไหลผ่านรอยต่อ ก็คือกระแสรั่วของรอยต่อพี-เอ็นซึ่งในขณะนี้จะเรียกว่า "Dark current" I_0 ถ้าเป็นเยอรมันเนียมจะมีค่าสูงถึง 10 mA แต่สำหรับซิลิกอนจะมีค่าต่ำมาก อาจเป็น 20 nA ในขณะที่ถ้ารอยต่อพี-เอ็น ได้รับแสงกระตุ้นจากภายนอกจะมีผลทำให้เกิดมีอิเล็กตรอนอิสระและโฮลเกิดขึ้น พาหะส่วนน้อยเหล่านี้จะได้รับอิทธิพลจากสนามไฟฟ้าที่มีรอยต่อ ทำให้สามารถเคลื่อนที่ข้ามรอยต่อได้ จึงเกิดเป็นกระแสไหลผ่านรอยต่อ ซึ่งเราเรียกว่า Photo current I_0 ดังนั้นในขณะที่ไดโอดได้รับแรงดันไบอัสย้อนกลับ และถูกแสงจะมีกระแสไหลผ่านไดโอดด้วยปริมาณ $I_0 + I_p$ ค่าของกระแส Photo current จะเพิ่มขึ้นถ้าหากรอยต่อได้รับแสงที่มีความเข้มมากขึ้น ในกรณีที่ต้องนำไปใช้งานย่านความสูง ก็ตามควรปรับปรุงโครงสร้างให้เป็นแบบ p-i-n จะช่วยลดค่าความจุไฟฟ้าที่รอยต่อและในกรณีที่ต้องการให้ไดโอดนี้มีความไวต่อแสงสูงก็จำเป็นจะต้องมีเลนส์รวมแสงให้ตกกระทบบที่รอยต่ออย่างเต็มที่คุณสมบัติความสัมพันธ์ระหว่างกระแสและแรงดันของโฟโตไดโอดนี้ แสดงได้ดังในรูปที่ 2.30



รูปที่ ๕.๘๐ แสดงคุณสมบัติของ โฟโตไดโอด

เนื่องจากไดโอดชนิดนี้มีความเร็วในการทำงานสูง จึงถูกนำไปใช้งานเป็น high speed tape readers ใน อุปกรณ์ character recognition นอกจากนี้ยังสามารถไปใช้กับงานอื่นๆ ได้อีกมากมาย เช่น ใช้เป็นตัว photo conductive โดยการให้แรงดันไบอัสตรง ซึ่งค่าความนำไฟฟ้าในขณะที่รอยต่อได้รับแสงจะมีค่าสูงชันกว่าปกติ


บทที่ 8

หลักการการทำงานและการออกแบบของส่วน HARDWARE

8.1 8255 PPI EXPANDER INPUT/OUTPUT PORTS (5)

IC 8255 เป็นอุปกรณ์ที่ใช้สำหรับเป็น Port Input และ Output ออกแบบมาเพื่อใช้กับ CPUตระกูล 8080 โดยมีขาสำหรับเป็น Input/Output ทั้ง 24 ขา ซึ่งแบ่งออกเป็น 2 กลุ่ม กลุ่มละ 12 ขา และสามารถควบคุมโดยโปรแกรมให้ทำงานได้ 2 Mode คือ 1.Mode 0 Input/Output ทั้ง 12 ขา 2.Mode 1 จะมีเพียง 8 ขาใน 12 ขาของแต่ละกลุ่มโดยสามารถควบคุมโดยโปรแกรมให้เป็น Input หรือ Output ได้ ส่วนที่เหลืออีก 4 ขาในแต่ละกลุ่มจะใช้เป็นตัวตรวจสอบ(Hand Shaking) และสัญญาณการควบคุมการอินเทอร์รัพต์ 3.Mode 2 จะใช้เป็น Bus 2 ทิศทาง(Bidirection Bus) โดยจะใช้ขาจำนวน 8 ขา ในกลุ่มหนึ่งเป็น Bus 2 ทิศทาง และจะใช้อีก 5 ขา มาเป็นสัญญาณการตรวจสอบ

นอกจากนี้ 8255 ยังสามารถรับคำสั่งที่ใช้การ Set Bit หรือ Reset Bit และที่ Output สามารถจ่ายกระแสได้สูงถึง 1.5 mA ที่แรงดัน 1.5 Volt เพื่อที่จะใช้ขับ Transistor Darlington ได้โดยตรงและสามารถนำไปประยุกต์ใช้งานอย่างอื่นได้เช่นใช้เป็น Port เชื่อมต่อกับเครื่องพิมพ์และภาคแสดงผล




รูปที่ 8.1 แสดงการวางตำแหน่งขาของ 8255

8.1.1 หน้าที่การทำงานของ 8255 (8255 Basic Functional Description)

-บัฟเฟอร์บิตข้อมูล(Data Bus Buffer)เป็น 8 Bit Buffer Bus แบบสองทิศทางตามสถานะซึ่งทำหน้าที่ในการส่งข้อมูลเข้าออกโดยค้เข้ากับบิตข้อมูลของ CPU ข้อมูลถูกส่งออกหรือเข้าจะต้องผ่าน Buffer Bus นี้ะโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-ลอจิกควบคุมสัญญาณอ่าน/เขียน (ReadWrite Control Logic) มีหน้าที่รับส่งข้อมูล โดยส่งสัญญาณควบคุมแสดงสถานะการทำงานและควบคุมกลุ่มของ Port A และ Port B



รูปที่ 3.2 แสดงโครงสร้างภายในของ 8255

สัญญาณเลือก CS (Chip Select) เป็นขา Input ซึ่งจะทำงานเมื่อได้รับลอคิก "Low" เป็นสัญญาณเลือกให้ 8255 ติดต่อกับ CPU ได้

สัญญาณ RD(Read) เป็นขา Input ซึ่งจะทำงานเมื่อได้รับลอคิก "Low" เพื่อจะทำให้ 8255 สามารถส่งข้อมูลจาก Port A,B,C หรือสถานะภายในให้กับ CPU ได้

สัญญาณ WR (Write) เป็นขา Input ซึ่งจะทำงานที่ลอคิก "Low" เพื่อที่จะทำให้ 8255 สามารถรับข้อมูลหรือรหัสควบคุมจาก CPU ได้

ขา AO,AI เป็นขา Input ซึ่งจะรับสัญญาณจาก Bus Address A₀,A₁ เพื่อใช้ควบคุมหรือเลือก Port ได้ทั้ง 4 Port ภายใน 8255 ให้ทำงานตามสถานะการอ่านหรือการเขียนซึ่ง CPU จะเป็นผู้กำหนด

ขา รีเซ็ต (Reset) เป็น ขา Input จะทำงานเมื่อได้รับลอคิก "High" จะทำการ Clear Register ภายในทั้งหมดและ Port A,B,C ให้ทำงานเป็น Mode 0

การควบคุม Port กลุ่ม A และ หน้าที่ของแต่ละกลุ่ม จะถูกโปรแกรมโดย Software จาก CPU ซึ่งจะทำการส่งรหัสควบคุมมายัง Port ควบคุมของ 8255 โดยรหัสควบคุม (Control Word) ที่ส่งมาจะเป็นการสั่งให้ 8255 เลือก Mode ในการทำงาน Set Bit หรือ Reset Bit ใน Mode นั้นตามที่ CPU ส่งออกมา ซึ่งแต่ละกลุ่มที่ถูกควบคุม (กลุ่ม A,B) จะรับคำสั่งจากลอจิกควบคุมการอ่าน/เขียน(Read Write Control Logic) และรหัสควบคุมจาก Bus ข้อมูลภายในและส่งสัญญาณไปจัดการควบคุม Port ให้เป็นไปตามรหัสควบคุมที่ได้รับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้ใช้ได้เห็นไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(1) กลุ่ม A (Control Group A) จะควบคุม Port A และ Port C ส่วนบน ($PC_4 - PC_7$)

(2) กลุ่ม B (Control Group B) จะควบคุม Port B และ Port C ส่วนล่าง ($PC_0 - PC_3$)

8255 มี Port ติดต่อกายนอกขนาด 8 Bits รวมทั้งหมด 3 Port คือ Port A,B,C ซึ่งทั้ง 3 Port สามารถจะเปลี่ยนหน้าที่ได้ตามคำสั่งที่รับมาจาก Software ที่ส่งมาจาก CPU และตามสัญญาณที่ส่งมาจากกลุ่มควบคุมแต่ละกลุ่ม

3.1.2 คุณสมบัติของ Port A,B,C ของ 8255

Port B สามารถทำงานเป็น Port Input/output ขนาด 8 Bits แบบมี Buffer และ Latch ข้อมูลได้หรือเป็น Port Input ขนาด 8 Bits แบบมี Buffer และ Latch ข้อมูลได้หรือเป็น Port Input ขนาด 8 Bits มี Buffer และที่ Port C นี้ยังแบ่งออกเป็น 2 ส่วน ส่วนละ 4 Bits ตามรหัสควบคุมเลือก Mode การทำงาน โดยแต่ละส่วนของ 4 Bits อาจโปรแกรมให้เป็นแบบ Latch ซึ่งใช้สำหรับเป็นสัญญาณควบคุม (Control Signal Output) หรือโปรแกรมให้เป็น Input แสดงภาวะ (status Signal Input) ร่วมกับ Port A และ Port B ได้

3.1.3 การเลือก Mode การทำงานของ 8255

8255 สามารถเลือกการทำงานโดย Software ได้ 3 Mode คือ



1. Mode 0 การทำงานเป็น Port Input /Output พื้นฐาน (Basic Input/Output)
2. Mode 1 การทำงานเป็น Port Input/Output แบบสโตรบ (Strobed Input/Output)
3. Mode 2 การทำงานเป็นแบบ Bus สองทิศทาง (Bi-Direction Bus)

3.1.4 การ Set Bit/Reset Bit

บิตทั้ง 8 ของ Port C สามารถที่จะ Set หรือ Reset ได้โดยรหัสควบคุมที่ส่งมาจาก CPU เพื่อควบคุมแต่ละ Bit ของ Port C จะใช้สัญญาณควบคุมและทำหน้าที่ควบคุมการ Interrupt (Status/Control Interrupt Control Functions)

ในการทำงานตาม Mode 1 หรือ Mode 2 นั้น จะมีสัญญาณขอ Interrupt ที่เกิดจาก Port C สามารถส่งผ่านเข้าไปยัง CPU ได้หรือไม่ จะขึ้นอยู่กับกรควบคุมฟลิปฟล็อป INTE ภายใน 8255 โดยการทำ Bit-set/Bit-Reset ที่ Port C เพื่อเป็นการเปิดหรือปิดฟลิปฟล็อป INTE ใน 8255 ให้สามารถส่งหรือไม่สามารถส่งสัญญาณของ Interrupt ไปยัง CPU จะได้

- Bit-Set เปิดให้สัญญาณ Interrupt ผ่านได้ (Interrupt Enable)
- Bit-Reset ไม่เปิดให้สัญญาณ Interrupt ผ่าน (Interrupt Disable)



รูปที่ 8.3 (a) แสดงรหัสควบคุมและหน้าที่รหัสควบคุมแต่ละ Bit ของ 8255
 (b) แสดงลักษณะรูปแบบการทำงานของ 8255 ในแต่ละ Mode

3.1.5 Mode การทำงานของ 8255

Mode 0 การทำงานเป็น Port Input/Output พื้นฐาน

ในการเลือก Mode 0 ซึ่งกำหนดให้เป็น Port Input/Output พื้นฐาน โดยที่ผู้เขียนโปรแกรมต้องส่งรหัสควบคุมข้อมูล D_0-D_7 ลงไปใน Register ควบคุมของ 8255 ก่อน โดยแต่ละ Bit ของรหัสควบคุมมีความหมายในการกำหนดการทำงานของ 8255 ต่างๆ กัน

Mode 1 การทำงานเป็น Port Input/Output แบบ Strobe

ใน Mode นี้ 8255 จะทำหน้าที่เป็น Port Input/Output แบบมีสัญญาณตรวจสอบความพร้อม (Hand Shaking) ด้วย โดย Port A และ Port B ทำหน้าที่เป็น Port ข้อมูลขนาด 8 Bits ส่วน Port C ($PC_4 - PC_7$) ทำหน้าที่เป็นสายตรวจสอบสัญญาณความพร้อมสำหรับ Port A ส่วน PC_0-PC_3 จะใช้เป็นสายสัญญาณตรวจสอบความพร้อมสำหรับ Port B การทำงานใน Mode 1 มีรายละเอียด ดังต่อไปนี้

1. การควบคุมแบ่งออกเป็น 2 กลุ่ม คือ กลุ่ม A และ กลุ่ม B
2. แต่ละกลุ่มประกอบด้วย Port ข้อมูล 8 Bits (Port A และ Port B) และ Bit ควบคุมอีก Bit (โดย PC_0-PC_3 สำหรับ Port B ส่วน PC_4-PC_7 สำหรับ Port A) ใช้เป็นสัญญาณตรวจสอบความพร้อม
3. สำหรับ Port A และ Port B เป็นได้ทั้ง Input/Output Port สำหรับแต่ละ 4 Bit ของ Port C จะใช้เป็นสัญญาณควบคุมและใช้แสดงสถานะของข้อมูลของ Port ข้อมูล 8 Bits แต่ละกลุ่ม


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณควบคุมในกรณีเลือกเป็น Input แบบ Strobe (Input Signal Control Definition)

1. STB (Strobe Input) เป็นขาสัญญาณ Input เมื่อได้รับลจิก "Low" จะแสดงให้ 8255 ว่าจะมีข้อมูลส่งเข้ามาและข้อมูลจะถูกเก็บค้างไว้ใน 8255 ซึ่งเป็นสัญญาณที่ส่งมาจากอุปกรณ์ภายนอก
2. IBF(Input Buffer Full FF) เป็นขา Output เมื่อเป็นลจิก "High" จะแสดงให้ว่า 8255 ได้รับข้อมูลเข้าไปเก็บใน Buffer Input แล้ว โดยที่ IBF จะส่งลจิกเป็น "High" หลังจาก 8255 ได้รับสัญญาณ STB ที่ขอบขาตง (Falling Edge of Strobe Input) และจะถูก Reset เป็น "Low" โดยใช้สัญญาณ RD ที่ขอบขาขึ้น (Rising Edge of RD Input) รูปที่ 3.5 ประกอบ
3. INTR(Interrupt Request) เป็นสัญญาณ Output ใช้ในการขอ Interrupt CPU เมื่ออุปกรณ์ Input/Output ต้องการขอ Interrupt CPU จะส่งลจิกเป็น "High" ซึ่งเกิดขึ้นเมื่อ 8255 ได้รับสัญญาณ STB ที่ขอบขาขึ้น ขณะที่ IBF ต้องเป็นลจิก "High" และฟลิปฟล็อป INTE จะต้อง Set เป็น "High" และสัญญาณ Interrupt INTR จะถูก Set ให้เป็น "Low" โดยสัญญาณ RD ที่ขอบขาลงซึ่งแสดงว่า CPU ยอมรับการ Interrupt และทำการรับข้อมูลจาก 8255 เสร็จแล้ว
4. INTE A เป็นฟลิปฟล็อปภายใน 8255 จะถูกควบคุมให้เป็น "High" หรือ "Low" ด้วยรหัสควบคุม Bitset/Reset ของ Port C Bit ที่ PC₄ กลุ่ม A ดังรูปที่ 3.4
5. INTE B เป็นฟลิปฟล็อปภายใน 8255 จะถูกควบคุมให้เป็น "High" หรือ "Low" ด้วยรหัสควบคุม Bitset/Reset ของ Port C Bit ที่ PC₂ กลุ่ม B ดังรูปที่ 3.4


หมายเหตุ : สัญญาณขอ Interrupt INTR สัญญาณ Strobe STB สัญญาณ IBF เป็นสัญญาณควบคุมและแสดงสถานะข้อมูลกรณีกำหนดให้ 8255 ทำงาน Mode 1 แบบ Strobe Input ซึ่งมีทั้งของกลุ่ม A และ กลุ่ม B ได้จากขาของ Port C ดังรูปที่ 3.4

MODE 1 (PORT A)



รูปที่ 8.4 แสดงรหัสควบคุมและรูปแบบการทำงานใน Mode 1 แบบ Strobe Input ซึ่งมีทั้ง 2 กลุ่ม

MODE 1 (STROBED INPUT)



รูปที่ 8.5 แสดง Timing diagram สัญญาณต่างๆ ตามการทำงานใน Mode 1 แบบ Strobe Input

สัญญาณควบคุมในกรณีเลือกเป็น Output แบบ Strobe (Output Control signal Definition)

1. OBF (Output Buffer Full) เป็นขาสัญญาณ Output จะเป็น "Low" เพื่อแสดงว่าได้มีการส่งข้อมูลออกมาที่ Port ที่กำหนดจาก CPU มายัง 8255 โดยที่ OBF จะส่งลอจิกเป็น "Low" เมื่อได้รับสัญญาณ WR ที่ขอบขาขึ้นและจะถูกทำให้เป็น "High" เมื่อได้รับสัญญาณ ACK ที่ขอบขาลง รูป 3.7 ประกอบ


2. ACK (Acknowledge Input) เป็นขาสัญญาณ Input เมื่อได้รับลอจิก "Low" จะแสดงให้ 8255 รู้ว่าข้อมูลที่ Port A หรือ Port B ของ 8255 ได้ถูกรับไปแล้ว ซึ่งเป็นสัญญาณตอบรับจากอุปกรณ์ภายนอกส่งมาที่ 8255

3. INTR (Interrupt Request) เป็นสัญญาณ Output ซึ่งจะเป็น "High" เพื่อขอ Interrupt CPU เมื่ออุปกรณ์ภายนอกรับข้อมูลจาก Port ของ 8255 แล้ว โดยส่งสัญญาณ ACK เป็น "Low" ที่ขอบขาขึ้นของ ACK จะทำให้ขา INTR เป็น "High" ขณะที่ขา OBF จะต้องเป็น "High" และฟลิปฟล็อป INTR จะต้องเป็น "High" สัญญาณ INTR จะถูก Reset ให้เป็น "Low" โดยสัญญาณขอบขาลงของ WR ซึ่งแสดงว่า CPU รับรู้การขอ Interrupt และทำการส่งข้อมูลใหม่ให้ 8255 แล้ว


4. INTE A เป็นฟลิปฟล็อปภายใน 8255 จะถูกควบคุมให้เป็น "High" หรือเป็น "Low" ด้วยรหัสควบคุม Setbit/Reset ของ Port C ที่ Bit PC_0 (กลุ่ม A ดังรูปที่ 3.6)

5. INTE B เป็นฟลิปฟล็อปภายใน 8255 จะถูกควบคุมให้เป็น "High" หรือเป็น "Low" ด้วยรหัสควบคุม Setbit/Reset ของ Port C ที่ Bit PC_1 (กลุ่ม A ดังรูปที่ 3.6)


หมายเหตุ : สัญญาณ INTR, ACK และ OBF เป็นสัญญาณควบคุมและแสดงสถานะการทำงาน 8255 ใน Mode 1 แบบ Strobe Output ซึ่งมีทั้งของ กลุ่ม A และ กลุ่ม B ได้จากขาของ Port C ดังรูปที่ 3.6



รูปที่ 3.6 แสดงรหัสควบคุมและรูปแบบการทำงานใน Mode 1 แบบ Strobe Output ทั้ง 2 กลุ่ม



รูปที่ 3.7 แสดง Timing Diagram สัญญาณต่าง ๆ ตามการทำงานใน Mode 1 แบบ Strobe Output.



รูปที่ 3.8 แสดงรูปแบบการทำงานใน Mode 1 ที่มีทั้ง Input/Output ผสมกัน

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ห้ามนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5.1.1 Mode2 การทำงานแบบ Bus สองทิศทาง

Mode นี้จะใช้ได้กับกลุ่ม A เท่านั้น โดย Port A ทั้ง 8 Bits จะถูกจัดให้เป็นทั้ง Port สำหรับการส่งข้อมูล และการรับข้อมูล (Bi-Directional Bus) โดยมี Port C ทำหน้าที่เป็นสายสัญญาณตรวจสอบความพร้อม (Hand Shaking) การทำงานใน Mode 2 มีรายละเอียดดังต่อไปนี้

1. ใช้ได้กับกลุ่ม A เพียงกลุ่มเดียว
2. มี Port A ขนาด 8 Bits เพียง Port เดียวที่ทำงานแบบบัสสองทิศทางได้ โดยมีสัญญาณสำหรับควบคุมอีก 5 Bits ได้จาก Port C
3. การทำงานทั้ง Input และ Output เป็นแบบ Latch ข้อมูลได้
4. สัญญาณสำหรับควบคุม 5 Bits (มาจาก Port C) ใช้สำหรับควบคุมการทำงานและแสดงสถานะ (Status) ของข้อมูลที่ Port.

3.1.5.2 สัญญาณควบคุมในกรณี Mode 2 จะทำงานเป็นบัสสองทิศทาง

1. INTR A (Interrupt Request) เป็นขาสัญญาณ Output จะเป็น "High" เมื่อต้องการของ Interrupt CPU ใช้ทั้งการทำงานเป็น Input/Output

2. กรณีทำงานเป็น Output

- OBF A (Output Buffer Full) เป็นขาสัญญาณ Output เมื่อขานี้เป็น "Low" แสดงว่า 8255 ได้รับข้อมูลจาก CPU มายัง Buffer ภายใน Port A แล้ว

- ACK A (Acknowledge) เป็นขา Input เมื่อได้รับลอจิก "Low" จะเป็นสัญญาณบอกให้ 8255 ส่งข้อมูลออกมาที่ Port A ให้กับอุปกรณ์ภายนอกกลับไปและเมื่อ ACK เป็น "High" จะทำให้ Port A อยู่ในสถานะ High Impedance

- INTE 1 (The Interrupt FF Associated With OBF) เป็นฟลิปฟล็อปภายใน 8255 ซึ่งจะสร้างสัญญาณขอ Interrupt INTR A โดยทำงานร่วมกับขา OBF โดยสามารถ Set หรือ Reset ด้วยรหัสควบคุม Setbit/Reset ของ Port C ที่ Bit PC₀ รูปที่ 3.9 ประกอบ

3. กรณีทำงานเป็น Input Port.

- STB A (Strobe Input) เป็นสัญญาณ Input เมื่อได้รับลอจิก "Low" จะทำให้ 8255 รับข้อมูลเข้าทาง Port A และเก็บค้างไว้ใน In[ut Buffer ของ 8255

- OBF A (Input Buffer Full FF) เป็นขาสัญญาณ Output จะเป็น "High" เพื่อแสดงให้อุปกรณ์ภายนอกรู้ว่าได้ทำการรับข้อมูลเข้ามาเก็บค้างไว้ใน 8255 เรียบร้อยแล้ว

- INTE 2 (The Interrupt FF Associated with IBF) เป็นฟลิปฟล็อปภายใน 8255 ซึ่งจะสร้างสัญญาณขอ Interrupt INTR A โดยทำงานร่วมกับขา IBF โดยสามารถ Set หรือ Reset ด้วยรหัสควบคุม Setbit/Reset ของ


Port C ที่ Bit PC₄ รูปที่ 3.9 ประกอบ

การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับรายละเอียดอื่น ๆ เช่น คุณสมบัติทางไฟฟ้าทั้งทางด้าน DC และ AC สามารถหาได้จาก Data

Chip ของ 8255



แสดงรหัสควบคุม




รูปที่ 3.9 แสดงรหัสควบคุมและรูปแบบการทำงานใน Mode2 พร้อมทั้ง Timing Diagram ตัญญาณต่าง ๆ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้เผยแพร่ไปยังประชาชน

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


MODE 2 AND MODE 0 (INPUT)




MODE 2 AND MODE 0 (OUTPUT)





MODE 2 AND MODE 1 (OUTPUT)



MODE 2 AND MODE 1 (INPUT)




INPUT CONFIGURATION



(DEFINED BY MODE 0 OR MODE 1 SELECTION)

OUTPUT CONFIGURATION




รูปที่ 3.10 แสดงรูปแบบการทำงานใน Mode 2 (Port A) ร่วมกับ Mode 0 (Port B) และร่วมกับ

Mode 1 (Port B)

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.11 แสดงการใช้งาน 8255 Interface กับอุปกรณ์ภายนอกแบบต่างๆ

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้ซื้อได้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การขยายพอร์ตอินพุตและเอาต์พุตนั้น จะทำให้สามารถติดต่อกับอุปกรณ์ภายนอกได้มากขึ้น และทำให้ประยุกต์ใช้งานได้สะดวกขึ้น ดังนั้นจึงได้ใช้ไอซีเบอร์ 8255 มาทำการขยายพอร์ตโดยใช้แอสเซมบลีที่ตำแหน่ง 0100H - 01FFH โดยใช้เกตต่าง ๆ และไอซีดีโคเดอ์เบอร์ 74138 เกตต่าง ๆ บนวงจรจะถูกโปรแกรมโดยใช้ ไอซี GAL เบอร์ 16V8 ในการทำงานซึ่งจะมีผลคือสามารถลดจำนวนไอซีที่ต้องใช้ลงไปเป็นการประหยัดเนื้อที่ในการออกแบบสามารถวางตำแหน่งขาของสัญญาณต่างๆได้ตามต้องการเพื่อความสะดวกในการออกแบบ PCB




รูปที่ 8.12 แสดงส่วนวงจรของ 8255

ปกตินั้น 8255 มีพอร์ตการทำงานอยู่ 4 พอร์ต คือ พอร์ต A,B,C และ Control Word ซึ่งแต่ละพอร์ตจะมีแอสเซมบลีในการติดต่อด้วย เช่น 0100H,0101H,0102H,0103H จะเป็นตำแหน่งของพอร์ต A,B,C และ Control Word ตามลำดับ ดังนั้นแอสเซมบลีจะอยู่ในช่วง 0100H-0103H เราสามารถที่จะ โปรแกรมให้เป็นแอสเซมบลีที่ตำแหน่งอื่น ๆ ได้จนกระทั่งถึง 01FFH เช่น 0104H - 0107H ,0108H-01BH เป็นต้น

8.1.6 พอร์ตอนุกรม(Serial Port)

ที่ขาสัญญาณ TxD และ ขา RxD ของ MCS-51 เป็นขาสัญญาณที่ทำหน้าที่รับและส่งข้อมูลแบบอนุกรมกับอุปกรณ์ภายนอก โดยที่ขา TxD และ RxD จะถูกต่อเข้ากับไอซี MAX -232 เพื่อทำการแปลงระดับสัญญาณของการรับส่งข้อมูลให้เป็นไปตามมาตรฐาน RS-232 และมีการใช้ไอซีเบอร์ 75179 เพื่อแปลงสัญญาณ TxD และ RxD ให้เป็นมาตรฐาน RS-422 เพื่อให้ใช้งานได้กว้างขวางยิ่งขึ้น



รูปที่ 8.18 แสดงวงจรพอร์ตอนุกรม

เอกสารนี้เป็นเอกสารที่สงวน **รูปที่ 8.18 แสดงวงจรพอร์ตอนุกรม** เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8.2 โครงสร้างสถาปัตยกรรมของ MCS-51 (4)

ตระกูล MCS-51 ได้ถูกออกแบบมาเพื่อใช้ในอุตสาหกรรมมาตรฐานขนาด 8 บิตไมโครคอนโทรลเลอร์ และให้มีความสามารถในการควบคุมประยุกต์ใช้งานในเรื่อง sequential real time control, close loop control และ data control และมีส่วนคล้ายกับ MCS-48 แต่จะทำงานได้เร็วกว่าเป็น 2 ถึง 5 เท่า รวมทั้งอุปกรณ์ที่เพิ่มขึ้นตามลักษณะหลักๆ ไปต่อไปนี้

- ใช้HMOSและCHMOSเทคโนโลยีการสร้างและทำงานด้วยแหล่งจ่ายไฟขนาด5V.เพียงแหล่งเดียว
- ซีพียู มีขนาด 8 บิต
- มีวงจรถอดขีดเลเตอร์ และวงจรรนาพิคาบนชิป
- ชุดแบงก์(BANK)เรจิสเตอร์มี 4ชุดแต่ละชุดมีเรจิสเตอร์8 ตัวทำงานเช่นเดียวกับMCS-48
- มีตัวจับเวลา/ตัวนับ ขนาด 16 บิต 2 ชุด และสำหรับเบอร์ 8032/8052 มี 3 ชุด
- มีพอร์ตไอโอแบบขนานสองทิศทางจำนวน 4 พอร์ต พอร์ตละ 8 บิตรวมทั้งหมดเป็น32 เส้น

แต่จะเหลือเพียง 16 เส้น สำหรับเบอร์ 8031 อีก 16 เส้นจะใช้ในการเข้าถึงทางแอดเดรสและข้อมูล

- พอร์ตแบบอนุกรมสามารถที่จะโปรแกรมการรับส่งแบบ Full Duplex ที่ความเร็วสูง
- หนึ่งวัฏจักรคำสั่งจะกินเวลา 1 ไมโครวินาที ด้วยการใช้อิทธิพล 12 เมกะเฮิรตซ์
- แอดเดรสข้อมูลภายนอกได้ 64 กิโลไบต์
- มอดแอสโปรแกรมภายนอกได้ 64 กิโลไบต์
- สามารถกำหนดเลขที่อยู่ข้อมูลขนาดไบต์หรือบิตได้โดยตรง
- มีซอฟต์แวร์บิตแฟลตสำหรับผู้ใช้ที่จะกำหนดเองได้ถึง 128 ตำแหน่งบิต
- โครงสร้างอินเตอร์พอร์ทจะคิดได้ถึง 5 แหล่ง และ 6 แหล่งสำหรับ 8032/8052 พร้อมด้วยการ


จัดไพโอริตี (Priority) ได้ 2 ระดับ

- ตัวโปรเซสเซอร์สามารถใช้งานแบบบูลีน(Boolean)ได้ กับกระบวนการควบคุม
- มีคำสั่งคูณ และหารทางฮาร์ดแวร์ที่ทำได้ภายใน 4 ไมโครวินาที
- ตัวเลขทางคณิตศาสตร์ ใช้ได้ทั้งระบบไบนารี และเดซิมีล
- การใช้พื้นที่ที่แตกสำหรับโปรแกรมย่อย ๆ ทำได้กว้างกว่า MCS-48
- ชุดคำสั่งของ MCS-51 จะมีความสามารถสูงกว่าคำสั่งของ MCS-48

8.2.1 การจัดขาดัชนีภายนอกตามสถาปัตยกรรมของ MCS-51 อยู่ 4 กลุ่ม คือ

1. กลุ่มขารับแหล่งจ่ายไฟฟ้า และระบบสัญญาณนาฬิกา
2. กลุ่มขาแอดเดรสและข้อมูล
3. กลุ่มขาควบคุม
4. กลุ่มขาพอร์ตแบบขนานและอนุกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 8.14 ลักษณะการจัดขาภายนอกของ MCS-51

ขาบางขาจะทำหน้าที่ได้สองหน้าที่ขึ้นอยู่กับ การติดตั้งด้วยซอฟต์แวร์หรือ ฮาร์ดแวร์ เช่นขาที่ 32-39 จะทำหน้าที่ได้เป็นกลุ่มขาแอดเดรสและข้อมูล หรือจะทำหน้าที่เป็นกลุ่มขาพอร์ตแบบขนานเป็นต้น รายละเอียดหน้าที่ขาแต่ละขามีดังนี้

ขา V_{SS} (ขา 20) เป็นขาดำหรับต่อลงดิน

ขา V_{CC} (ขา 40) เป็นขาที่ต่อแรงดันไฟกระแสตรงขนาด 5 V. และใช้สำหรับการโปรแกรม

ขา PORT 0 (P0.0 - P0.7/AD0 - AD7) (ขา 32 - 39) ทำหน้าที่เป็นพอร์ตไอโอ 8 บิตแบบ Open Drain Bidirectional สามารถที่จะรับโหลดทีทีแอลได้ 8 ตัว การเขียนค่า '1' ไปที่พอร์ตนี้ จะเป็นการปล่อยลอย (Float) ขาของพอร์ตนี้ ทำให้มันทำงานเป็นอินพุต มีสถานะอิมพีแดนซ์สูง ในการให้พอร์ตนี้บริการแบบไอโอและอีกหน้าที่หนึ่งของพอร์ต 0 จะทำงานเป็นมัลติเพลกซ์ ด้วยสัญญาณแอดเดรสไบต์ต่ำกับบัสข้อมูล สำหรับการใช้นี้ลักษณะภายในเป็นตัวพูล์ออฟจากหน้าที่หลัก 2 หน้าที่ดังกล่าวแล้ว พอร์ต 0 ยังใช้งานพิเศษเป็นตัวส่งข้อมูลออกจากพอร์ตนี้ เมื่อให้บริการทางด้าน การตรวจสอบโปรแกรม ROM ภายใน และการโปรแกรมตัว EPROM ภายใน ถ้าใช้งานในลักษณะนี้การพูล์ออฟจากภายนอกจะต้องต่อด้วยค่า 10 กิโลโอมห์

ขา PORT (P1.0-P1.7) (ขา 1-8) เป็นพอร์ตไอโอ 8 บิตแบบ Open Drain Bidirectional พร้อมด้วยการพูล์ออฟภายใน ถ้าเป็นพอร์ตเอาต์พุต บัฟเฟอร์สามารถขับโหลดทีทีแอลตระกูลแอสตไอโอได้ 4 ตัว พอร์ต 1 เมื่อถูกเขียนค่า '1' ด้วยโปรแกรม มันจะมีสถานะสูงด้วยการพูล์ออฟภายใน การให้สถานะเช่นนี้ จะเป็นการ Initial ใช้งานพอร์ตนี้ให้เป็นอินพุต ขณะที่พอร์ต 1 เป็นอินพุต การให้สัญญาณลงค่าจะเป็นการจ่ายกระแสออกเนื่องจากการพูล์ออฟภายใน

ในเบอร์ 8052 ขา P1.0 และ P1.7 จะใช้งานเป็น T2 และ T2EX โดยขา T2 จะทำหน้าที่รับสัญญาณจากภายนอกให้ตัวจับเวลา 2 ทำงาน และขา T2EX จะเป็นอินพุตผ่านเข้าตัวจับเวลา 2 ถูกกระตุ้นให้ทำงานแบบปกติตามโปรแกรมที่ติดตั้งไว้ หรือ कैปเจอร์ (Capture)

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขา PORT 2 (P2.0 - P2.7) (ขา 21-28) เป็นพอร์ตไอโอ 8 บิตแบบ Open drain Bidirectional ด้วย การพูดอัสกายใน พอร์ต 2 ที่ทำหน้าที่เป็นบัฟเฟอร์เอาต์พุตสามารถจ่ายโหลดที่ที่แอลตระกูลแอลเอสได้ 4 คิว อีกหน้าที่หนึ่งของพอร์ตจะถูกใช้งานเป็นตัวส่งแอสเคตไบต์สูงด้วย เมื่อใช้งานร่วมกับหน่วยความจำภายนอกเพื่อให้แอสเคตได้ถึง 16 บิต ด้วยการใช้งานแบบนี้มันจะมีพูดอัสกายในที่จะช่วยให้การส่งค่า '1' ได้ระดับที่แน่นอน นอกจากการใช้งานสำหรับแอสเคตอันคืบสูงยังใช้เป็นขาควบคุมในการใช้งานตรวจสอบ และเขียนโปรแกรมเบอร์ 8751 และตรวจสอบโปรแกรมภายใน 8051

ขา PORT 3 (P3.0 - P3.7) (ขา 10 - 17) เป็นพอร์ตไอโอ 8 บิตแบบพูดอัสกายใน นอกจากทำเป็นพอร์ตไอโอที่สามารถรับโหลดที่ที่แอลตระกูลแอลเอสได้ 4 คิวแล้วยังมีอีกหน้าที่หนึ่งของตระกูล MCS-51 ความรายการข้างล่างนี้ด้วย

ขาพอร์ต	ขา	การทำงานตามฟังก์ชันพิเศษ
P3.0	10	R x D พอร์ตอนุกรมอินพุต
P3.1	11	R x D พอร์ตอนุกรมอินพุต
P3.2	12	INT0 อินเตอร์รัพต์ภายนอกตัวที่ 1
P3.3	13	INT0 อินเตอร์รัพต์ภายนอกตัวที่ 2
P3.4	14	TO สัญญาณกระตุ้นเข้าที่ตัวจับเวลา/ตัวนับ 0
P3.5	15	T1 สัญญาณกระตุ้นเข้าที่ตัวจับเวลา/ตัวนับ 1
P3.6	16	WR สัญญาณควบคุมการเขียน
P3.7	17	RD สัญญาณควบคุมการอ่าน

การที่จะให้ทำงานตามฟังก์ชันข้างบนได้ จะต้องติดตั้งโปรแกรมด้วยการส่งค่า '1' ไปเลขซีไว้ก่อนที่ทำงานตามฟังก์ชันข้างบน

ขา RST (ขา 9) ต้องคงสถานะค่าสูงเป็นเวลาประมาณอย่างน้อยสองวัฏจักรระหว่างที่ออกซิลเลเตอร์ทำงาน ขณะที่ต้องการรีเซ็ตทั้งระบบงาน โดยจะต่อรีเซ็ตพัลส์ความถี่ (8.2 กิโลโอมห์) จากขา RST ไปลงดิน และเพื่อให้ตัวชิปรีเซ็ตได้โดยอัตโนมัติ ขณะเปิดไฟจะใช้คาปาซิเตอร์ (10 ไมโครฟาร์ด) ต่อกรอมระหว่างขา RST กับขา Vcc

ขา ALB/PROG (ขา 30) เป็นขาแอสเคตแลตซ์อินาเปิดด้วยการส่งพัลส์ออกไปใช้สำหรับแลตซ์ท่าแอสเคตไบต์ค้ำจากพอร์ต 0 ในระหว่างการเข้าถึงข้อมูลจากหน่วยความจำภายใน ALB จะถูกส่งสัญญาณนาฬิกาออกมาในอัตราความเร็วครั้งที่ 1/8 ของความถี่ออกซิลเลเตอร์ตลอดเวลาแม้ว่าบางช่วงจังหวะจะไม่มี การเข้าถึงข้อมูลจากภายใน ดังนั้นจึงสามารถที่จะใช้สัญญาณจากขานี้เป็นตัวจับเวลาภายนอก หรือเป็นความถี่สัญญาณนาฬิกา แต่อย่างไรก็ตามความถี่สัญญาณนี้จะลดลงครึ่งไปเท่าหนึ่ง ระหว่างการทำงานแบบการเข้าถึงของหน่วยความจำข้อมูลภายนอก ขานี้ยังจะใช้เป็นสัญญาณพัลส์เข้า สำหรับการควบคุมการโปรแกรม EPROM ภายในชิป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การ RANDOM ที่จำเป็นสำหรับตัวแปรของฟังก์ชันการต่อพ่วงส่วนต่าง ๆ ที่กล่าวนี้จะติดต่อกันด้วยบิตข้อมูลขนาด 8 บิต และจะมีบิตเฟิร์สสำหรับการติดต่อกับภายนอกผ่านพอร์ตไอโอ เมื่อต้องการขยายหน่วยความจำ หรือพอร์ตไอโอ


3.2.8 หน่วยศูนย์กลางประมวลผล หรือ ซีพียู

ซีพียู เป็นมันสมองของระบบไมโครคอมพิวเตอร์ การอ่านโปรแกรม และทำงานตามคำสั่งโปรแกรมจะกระทำที่ส่วนนี้ โดยการใช้ส่วนคณิตศาสตร์ และตรรกศาสตร์ทำงานร่วมกับเรจิสเตอร์ A, B, PSW (Program Status Word), SP (Stack pointer) ตัวนับโปรแกรม (PC:Program Counter) ขนาด 16 บิต และตัวชี้ตำแหน่งข้อมูล (DPTR:Data Pointer) ส่วนคณิตศาสตร์และ ตรรกศาสตร์ (ALU:Arithmetic Logic Unit) ALU นี้ทำงานในฟังก์ชันทางคณิตศาสตร์ และตรรกศาสตร์ด้วยตัวแปรต่างๆ ขนาด 8 บิต ที่มีลักษณะการทำงานทางคณิตศาสตร์เป็น บวก ลบ คูณ หาร รวมทั้งทางตรรกศาสตร์ เช่น AND OR XOR รวมทั้งการเลื่อนและวนรอบบิต การเคลียร์ค่า และกลับค่า (Complement) เป็นต้น ALU ยังสามารถที่จะตัดสินใจในการให้กระโดดไปทำคำสั่งของโปรแกรมในส่วนอื่นๆ ตามเงื่อนไขที่ตั้งขึ้น และยังแบ่งเรจิสเตอร์ชั่วคราวใช้สำหรับเป็นทางผ่านชั่วคราวของข้อมูลในการถ่ายเทภายในระบบคำสั่งอื่นที่มีการใช้ ALU ALU ยังมีความสามารถที่จะเพิ่มค่าในเรจิสเตอร์ในลักษณะการบวกด้วยหนึ่ง (Increment) หรือ ค่าตัวเลขที่อยู่ของข้อมูลที่จะนำไปเก็บ หรือการลดค่าลงครั้งละหนึ่ง ในลักษณะการลบด้วยค่าหนึ่ง (Decrement) โดยอัตโนมัติ หรือใช้ในการเปรียบเทียบค่าของตัวแปรทั้งสอง สิ่งสำคัญในการทำงานทางสถาปัตยกรรมของ MCS-51 ก็คือความสามารถในการทำงานสำหรับข้อมูลขนาด 8 บิต และ 1 บิต การใช้งานในระดับบิตในการเซต เคลียร์ หรือกลับค่า การเคลื่อนย้าย การทดสอบ และใช้ในการคำนวณทางตรรกขนาด 1 บิต ความสามารถเช่นนี้เหมาะสำหรับใช้ในงานควบคุมของสัญญาณเข้าและออกที่มีการคิดและออก แบบทางตรรกด้วยพีชคณิต Boolean ซึ่งโดยปกติทำได้ลำบากสำหรับไมโครโพรเซสเซอร์ต่างๆ ไป งานในลักษณะเช่นนี้จึงได้ชื่ออีกอย่างหนึ่งว่า ตัวประมวลผลบูลีน (Boolean Processor)

3.2.3.1 แอ็กคิวมิวเลเตอร์ (Accumulator : ACC)

MCC-51 ก็เช่นเดียวกับ MCS-48 ที่ใช้ ACC ที่มีขนาด 8 บิตเป็นแอ็กคิวมิวเลเตอร์ คำสั่งส่วนใหญ่จะอ้างถึงตัวเรจิสเตอร์นี้ โดยถือค่าภายในเป็นค่าตัวตั้ง และรับค่าผลลัพธ์ที่ได้จากคำสั่งทางคณิตศาสตร์ เช่น บวก ลบ คูณ หาร เข้ามาเก็บไว้ ตัว ACC ยังสามารถใช้เป็นตัวแหล่งกระทำหรือถูกกระทำในการทำงานทางตรรก และใช้เป็นตัวกลางในการถ่ายข้อมูลในการติดต่อกับอุปกรณ์ภายนอกไอโอ และหน่วยความจำภายนอก รวมถึงการตรวจตอบตารางข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 8.15 โครงสร้างสถาปัตยกรรมภายในของ MCS-51

3.2.3.2 เรจิสเตอร์ B

เป็นเรจิสเตอร์พิเศษที่ใช้สำหรับ คำสั่งของการคูณและหาร โดยใช้เป็นที่เก็บตัวคูณหรือ ตัวหาร และเป็นที่ยกผลลัพธ์ตัวที่สอง หลังการคูณ และเศษหลังการหาร

3.2.3.3 เรจิสเตอร์คำแสดงสถานะโปรแกรม (Program Status Word : PSW)

เรจิสเตอร์ PSW เป็นเรจิสเตอร์ที่แสดงผลที่ได้หลังจากการใช้คำสั่งต่างๆ และใช้เป็นตัวเลือกกลุ่มการทำงานของเรจิสเตอร์กลุ่มต่างๆ ซึ่งมีรายละเอียดดังตารางที่ 3.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.3.4 ตัวชี้สแต็ก (Stack Pointer : SP)

MCS-51 ใช้ RAM ภายในเป็นบริเวณสแต็กทางฮาร์ดแวร์สำหรับการเชื่อมต่อระหว่างโปรแกรมหลัก สแต็กการผ่านพารามิเตอร์ระหว่างงานในแต่ละส่วนโปรแกรม และสแต็กเก็บตัวแปรข้อมูลชั่วคราว หรือสแต็กการเก็บสถานะระหว่างการบริการงานอินเทอร์พรัตไวกภายในชิป โดยที่ SP จะมีขนาด 8 บิต จะเพิ่มค่าขึ้นโดยอัตโนมัติก่อนที่ข้อมูลจะนำมาเก็บในหน่วยความจำระหว่างการใช้คำสั่ง PUSH และ CALL และจะลดค่า SP ลงหลังจากที่ได้ถ่ายเทข้อมูลออกไปแล้วในคำสั่ง POP หรือ RETURN โดยทฤษฎีทางสถาปัตยกรรม MCS-51 ยังสามารถใช้สแต็กให้มีเนื้อที่ถึง 128 ไบต์ แต่ในทางปฏิบัติสำหรับโปรแกรมทั่วไปจะใช้น้อยกว่านี้ SP จะเริ่มที่ตำแหน่ง 07H ดังนั้น สแต็กจะเริ่มบรรจุข้อมูลที่ตำแหน่ง 08H MCS-51 สามารถเปลี่ยนแปลงค่าใน SP ได้ ซึ่งจะเป็นการเปลี่ยนตำแหน่งสแต็กไปยังที่ใดๆ ของ RAM ภายในชิป

3.2.3.5 ตัวชี้ข้อมูล (Data Pointer : DPTR)

DPTR เรจิสเตอร์ขนาด 16 บิตที่ประกอบด้วยไบต์สูง (DPH) และไบต์ต่ำ (DPL) ที่สามารถเลือกแบ่งออกเป็น เรจิสเตอร์ 8 บิตสองตัวที่ใช้ได้อย่างอิสระ หรือจะใช้รวมกันทั้ง 16 บิต ก็ได้ ในการ Increment หรือ Decrement เพื่อประโยชน์ในการใช้เป็นฐานของเลขที่อยู่ในเรจิสเตอร์ในการกระโดดโดยทางอ้อมในการใช้คำสั่งเกี่ยวกับตารางข้อมูล และชี้ตำแหน่งของหน่วยความจำภายนอก

3.2.3.6 พอร์ต 0 ถึง 3

เรจิสเตอร์ P0, P1, P2 และ P3 ของกลุ่มเรจิสเตอร์ฟังก์ชันพิเศษ (Special Function Register : SFR) จะเป็นตัวเรจิสเตอร์ที่เลขค่าของพอร์ต 0,1,2 และ 3 ตามลำดับในขณะที่ใช้งาน

3.2.3.7 บัฟเฟอร์ข้อมูลอนุกรม (Serial Data Buffer : SBUF)

บัฟเฟอร์ข้อมูลอนุกรมแบ่งออกเป็นเรจิสเตอร์สองตัว ตัวหนึ่งเป็นบัฟเฟอร์การส่งและอีกตัวเป็นบัฟเฟอร์การรับ เมื่อข้อมูลถ่ายเทเข้า SBUF ขึ้นอยู่กับการติดตั้งโปรแกรม (Initial) การส่งเมื่อข้อมูลย้ายออกจาก SBUF จะเป็นการรับข้อมูลจากบัฟเฟอร์ตัวรับ

ตารางที่ 8.2 เรจิสเตอร์ค่าแสดงสถานะโปรแกรม PSW

(MSB)				(LSB)			
CY	AC	FO	RS1	RS0	OV	-	P

สัญลักษณ์ ตำแหน่ง ข้อกำหนดการทำงาน

CY	PSW7	แฟล็กตัวทศ จะเซต/เคลียร์ด้วยฮาร์ดแวร์หรือซอฟต์แวร์ ระหว่างผลลัพธ์หลังการใช้คำสั่งทางคณิตศาสตร์ หรือ ทรานซาคชันที่แน่นอน	
AC	PSW6	แฟล็กตัวทศของ Auxiliary จะเซต/เคลียร์ด้วยฮาร์ดแวร์ ระหว่างการบวกและลบ ที่แสดงผลจากการทศหรืออิมจากบิตที่ 3 ของ ACC	
FO	PSW5	แฟล็ก 0 จะเซต/เคลียร์ด้วยซอฟต์แวร์ที่ผู้ใช้กำหนดสถานะแฟล็กนี้เอง	
RS1	PSW4	เรจิสเตอร์ที่ควบคุมการเลือกแรมด้วยค่า RS1 และ RS0	
RS0	PSW3	จะเซต/เคลียร์ด้วยซอฟต์แวร์ เพื่อเลือกกลุ่มเรจิสเตอร์ทำงานในแต่ละแรม โดยปรับค่าใน RS1 และ RS0 ให้อื่นพินิตกลุ่มลักษณะการเลือกแรมต่อไปนี้	
	RS1	RS0	เลือกแรมที่ ค่าแอดเดรส
	0	0	แรมที่ 0 00H - 07H
	0	1	แรมที่ 1 08H - 0FH
	1	0	แรมที่ 2 10H - 17H
	1	1	แรมที่ 3 18H - 1FH
OV	PSW2	แฟล็ก Overflow จะเซต/เคลียร์ด้วยฮาร์ดแวร์ระหว่างการใช้คำสั่ง ที่แสดงผลถึงการเกิดลักษณะ Overflow ทางคณิตศาสตร์	
-	PSW1	บิตสำรอง จะไม่สามารถเซต/เคลียร์ด้วยผู้ใช้ เพราะสำรองไว้สำหรับโรงงานผู้สร้าง	
P	PSW0	แฟล็กพาริตี จะเซต/เคลียร์ด้วยฮาร์ดแวร์ในแต่ละวัฏจักรคำสั่ง แสดงถึงตัวเลขค่า '1' ในแต่ละบิตของเอกคูมิวเลเตอร์ เช่น '1' มี 6 ตัวจะเป็นพาริตีคู่ P บิตจะเท่ากับ 0	

หมายเหตุ

ความหมายของฮาร์ดแวร์ และซอฟต์แวร์ในตารางข้าง ๆ ที่จะกล่าวต่อไปนี้เป็นแต่ละบิตของตัวเรจิสเตอร์ การที่บิตจะเซตหรือเคลียร์นั้น ถ้าเกิดขึ้นจากฮาร์ดแวร์จะหมายถึงว่า ถ้าบิตในเรจิสเตอร์จะเกิดเซตตัวเองเนื่องจากผลของความหมายของการทำงานตามคำสั่งของบิตนั้น เช่น TI จะเซตตัวเองด้วยฮาร์ดแวร์ เมื่อการส่งข้อมูลได้สิ้นสุดถึง STOP บิตแล้ว ช่วยให้เราสามารถตรวจสอบได้ว่าการส่งข้อมูลครั้งละไบต์นั้นสิ้นสุดหรือยัง ถ้ายังจะได้รอต่อไปก่อนหรือมีการคำนวณแล้วผลลัพธ์เกิด Overflow ใน PSW ก็เซตตัวเองที่บิต OV ส่วนทางซอฟต์แวร์ หมายถึงว่าเราสามารถที่จะเซต หรือเคลียร์ได้ด้วยการใช้คำสั่งโปรแกรมต่าง ๆ ในการเซตหรือเคลียร์ในบิตแต่ละบิตของเรจิสเตอร์เป็นลักษณะทางซอฟต์แวร์

3.2.4 การจัดหน่วยความจำ

MCS-51 แบ่งตามพื้นฐานหน่วยความจำของการกำหนดเลขที่อยู่แอดเดรส ได้เป็น 3 ส่วนที่ ประกอบด้วย
เนื้อที่

- 64 กิโลไบต์ หน่วยความจำโปรแกรม
- 64 กิโลไบต์ หน่วยความจำข้อมูลภายนอก
- 256 ไบต์ เป็นหน่วยความจำข้อมูลภายใน ส่วนเบอร์ 8032/8052 มีขนาด 384 ไบต์

3.2.4.1 เนื้อที่หน่วยความจำโปรแกรม


หน่วยความจำโปรแกรมจะประกอบด้วย ส่วนภายในและภายนอกชิป ถ้าขา EA มีสถานะ
สูง MCS-51 จะบริการโปรแกรมภายใน โดยโปรแกรมจะต้องมีความยาวไม่เกิน 0FFFF (4K) หรือ
1FFFF (8K) สำหรับตัว 8052 และจะแฟลชข้อมูลโปรแกรมภายนอกตำแหน่งตั้งแต่ 1000H - 0FFFFH (หรือ 2000
H - 0FFFFH สำหรับ 8052) ถ้าขา EA มีสถานะต่ำ MCS-51 จะแฟลชข้อมูลโปรแกรมภายนอกในทุกกรณี
ตัวนับโปรแกรมขนาด 16 บิต จะเป็นตัวกำหนดเลขที่อยู่โปรแกรม

ตำแหน่ง 03 ถึง 23H (หรือ 03 ถึง 2BH สำหรับเบอร์ 8032/8052) ในหน่วยความจำโปรแกรมจะสำรอง
ไว้ สำหรับใช้บริการการอินเทอร์รัพต์

3.2.4.2 เนื้อที่หน่วยความจำข้อมูล

หน่วยความจำข้อมูลจะประกอบด้วยความจำข้อมูลภายในและภายนอก หน่วยความจำข้อมูลภายนอก จะ
เข้าถึงได้ด้วยการใช้คำสั่ง MOVX

หน่วยความจำข้อมูลภายในจะแบ่งเป็นลักษณะงาน ดังนี้คือ จำนวน 128 ไบต์ของบริเวณตำแหน่งล่างใน
เนื้อที่แรมภายใน และอีก 128 ไบต์เป็นของบริเวณตำแหน่งบนของแรม ภายในส่วนบนนี้จะมีเฉพาะในเบอร์
8032/8052 เท่านั้น และส่วนของ 128 ไบต์อีกบริเวณหนึ่ง ใต้เป็นเรจิสเตอร์ฟังก์ชันพิเศษ ขณะที่ใช้ส่วนบนของ
แรมภายใน และบริเวณของ SFR ทั้งสองส่วนนี้จะถูกบันทึกลงให้ใช้ค่าแอดเดรสภายใน แต่จะเข้าถึงในแต่ละ
บริเวณของทั้งสองบริเวณนี้ได้ ด้วยการให้โหมดการกำหนดเลขที่อยู่ที่แตกต่างกัน ซึ่งโหมดเหล่านี้จะอธิบายในหัวข้อ
ต่อไป



รูปที่ 3.18 แสดงถึงแผนที่ของหน่วยความจำข้อมูล

โดยแบ่งเป็น 4 แบงก์ ในแต่ละแบงก์มีเรจิสเตอร์ 8 ตัว มีตำแหน่งตั้งแต่ 0 ถึง 31 ในบริเวณล่างของแรม แบงก์เหล่านี้ จะถูกเรียกใช้ให้อินาเบิ้ลได้คราวละหนึ่งแบงก์เท่านั้น ด้วยการกำหนดรีเซ็ตแรกภายในตองบิตของเรจิสเตอร์ PSWว่าจะเลือกใช้แบงก์ใดภายใน 4 แบงก์ และบริเวณตำแหน่งตั้งแต่ 20H ถึง 2FH จำนวน 16 ตำแหน่งๆ ละ 1 บิต สามารถที่จะกำหนดคคเลขที่อยู่ของแต่ละบิตได้ ดังแสดงในรูปที่ 3.17 เป็นบิตแรมแอสเครตจะได้พื้นที่ 128 บิตแอสเครตเมื่อที่เรจิสเตอร์ SFR สามารถที่จะกำหนดตำแหน่งได้เช่นกัน ดังรูปที่ 3.18 การจัด การกับข้อมูลในการเข้าถึงตัวซีพียู หน่วยความจำ หน่วยพอร์ตอินพุตเอาต์พุตต่างๆ หน่วยตัวจับเวลาและตัวนับ หน่วยควบคุมการขัดจังหวะ (Interrupt) หน่วยการจัดการแปลงสัญญาณของไมโครคอนโทรลเลอร์จะมีลักษณะการใช้ค่าที่ตั้งแตกต่างจากไมโครโพรเซสเซอร์ทุกๆ ไป ลักษณะทางสถาปัตยกรรม ซึ่งการเข้าถึงข้อมูลของไมโครคอนโทรลเลอร์จะเร็วกว่า เนื่องจากคำสั่งการกำหนดตำแหน่งจะเรียกตำแหน่งที่อยู่จริงไม่ว่าจะเข้าถึงที่หน่วยใด ของระบบไมโครคอนโทรลเลอร์ ซึ่งทุกหน่วยที่อยู่ภายในชิปตัวเดียวจะถือเป็นการกำหนดตำแหน่งนั้นโดยตรง หรือเป็นค่าตำแหน่งเรจิสเตอร์หนึ่งในหลายๆ เรจิสเตอร์ของสถาปัตยกรรมตัวชิปนั้นๆ นอกจากนี้ถ้าต้องการกำหนด ข้อมูลเข้าถึงนอกชิปที่ต้องต่ออุปกรณ์เพิ่มเติมภายนอกเข้ามา ซึ่งชิปไมโครคอนโทรลเลอร์ก็จะมี การเข้าถึงข้อมูลลักษณะนี้ได้เช่นกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RAM BYTE	(MSB)								(LSB)
7F									127
2FH	7F	7E	7D	7C	7B	7A	79	78	47
2EH	77	76	75	74	73	72	71	70	46
2DH	6F	6E	6D	6C	6B	6A	69	68	45
2CH	67	66	65	64	63	62	61	60	44
2BH	5F	5E	5D	5C	5B	5A	59	58	43
2AH	57	56	55	54	53	52	51	50	42
29H	4F	4E	4D	4C	4B	4A	49	48	41
28H	47	46	45	44	43	42	41	40	40
27H	3F	3E	3D	3C	3B	3A	39	38	39
26H	37	36	35	34	33	32	31	30	38
25H	2F	2E	2D	2C	2B	2A	29	28	37
24H	27	26	25	24	23	22	21	20	36
23H	1F	1E	1D	1C	1B	1A	19	18	35
22H	17	16	15	14	13	12	11	10	34
21H	0F	0E	0D	0C	0B	0A	09	08	33
20H	07	06	05	04	03	02	01	00	32
1FH	BANK 3								31
18H	BANK 2								24
17H									23
10H	BANK 1								16
0FH									15
08H	BANK 0								8
07H									7
00H									0

รูปที่ 8.17 แสดงถึงแผนที่ของการกำหนดตำแหน่งบิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Direct Byte Address	MSB								LSB	Hardware Register Symbol
240	F7	F6	F5	F4	F3	F2	F1	F0		B
224	E7	E6	E5	E4	E3	E2	E1	E0		ACC
208	CY	AC	F0	RS1	RS0	OV		P		PSW
184	-	-	-	BC	BB	BA	B9	B8	PS PT1 PX1 PT0 PX0	IP
176	B7	B6	B5	B4	B3	B2	B1	B0		P3
168	EA			ES	ET1	EX1	ET0	EX0		IE
160	AF	-	-	AC	AB	AA	A9	A8		P2
152	SM0	SM1	SM2	REN	TH8	RB8	TI	RI		SCON
144	9F	9E	9D	9C	9B	9A	99	98		P1
136	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0		TCON
128	8F	8E	8D	8C	8B	8A	89	88		
	87	86	85	84	83	82	81	80		P0

รูปที่ 8.18 ตำแหน่งของเรจิสเตอร์ SFR และบิตแอดเดรสของ SFR

8.2.5 โหมดการกำหนดเลขที่อยู่ข้อมูล

คำสั่งภาษาแอสเซมบลี MCS-51 จะประกอบด้วยนิวมอนิก รหัสการทำงานหนึ่งไบต์ และตัวโอเปอร์เรนด์อีกตั้งแต่ 0-3 ไบต์ โดยการใช้ค่าสัญลักษณ์ต่างๆ ที่ถูกแบ่งด้วย (,) คำสั่งที่ใช้โอเปอร์เรนด์สองสัญลักษณ์จะให้ตัวแรกเป็นตัวรับจะให้ตัวแรกเป็นตัวรับการถ่ายเทข้อมูล (Destination) ส่วนตัวหลังจะเป็นตัวส่งข้อมูล (Source) ส่วนที่ใช้คำสั่งต่างๆ ส่วนใหญ่นั้น จะทำงานโดยใช้เอกภูมิตเเลอร์ เป็นตัวหลักในการเป็นตัวส่งข้อมูลในโอเปอร์เรนด์ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นับญาติให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และจะเป็นตัวรับผลลัพธ์ที่เกิดขึ้นหลังการทำงานคำสั่งนั้นๆ ด้วยการให้ตัวอักษร 'A' เป็นตัวกำหนดตัวส่งข้อมูลหรือรับการถ่ายเทข้อมูลในโอเปอร์เรนด์ฟิลด์ ตัวอย่างเช่น

ADD A, <ตัวส่งข้อมูล>

คำสั่งนี้จะเป็นการบวกเอาข้อมูลที่อยู่ในตัวส่งข้อมูลกับข้อมูลในแอกคูมิวเลเตอร์ และผลรวมจะเก็บกลับมายังแอกคูมิวเลเตอร์ การใช้ลักษณะ <ตัวส่งข้อมูล> ในคำสั่งตัวอย่างนี้ สามารถที่จะเลือกใช้ได้ตามลักษณะการกำหนดเลขที่อยู่ได้ 4 โหมดด้วยกันคือ

1. การกำหนดเลขที่อยู่เรจิสเตอร์ ด้วยการให้ข้อมูลในเรจิสเตอร์ทำงานในแองก์ที่ถูกเลือกในขณะนั้น
2. การกำหนดเลขที่อยู่โดยตรง ด้วยการให้เลขที่อยู่ตามตำแหน่งของ RAM ภายในพอร์ตไอโอ หรือกลุ่มเรจิสเตอร์ SPR
3. การกำหนดเลขที่อยู่เรจิสเตอร์โดยอ้อม ด้วยการให้ค่าในเรจิสเตอร์ทำงานเป็นตัวชี้ตำแหน่ง ค่าข้อมูลของ RAM ภายในชิป
4. การกำหนดเลขที่อยู่ข้อมูลโดยทันที ด้วยการให้ข้อมูลขนาด 1 ไบต์คงที่ภายในคำสั่ง

ตามโหมดแรกเป็นการเข้าถึง RAM ภายใน และวางจอร์เรจิสเตอร์ต่างๆ ภายในตามโครงสร้างทางสถาปัตยกรรมของ MCS-51 นอกจากนี้ยังใช้เป็นตัวส่งข้อมูลในโอเปอร์เรนด์ฟิลด์แล้ว ยังใช้เป็นตัวรับการถ่ายเทข้อมูลในโอเปอร์เรนด์ฟิลด์ได้อีกด้วยส่วนโหมดที่ 4 เนื่องจากโอเปอร์เรนด์ฟิลด์เป็นข้อมูลคงที่นี้โดยเฉพาะเท่านั้น เพื่อให้เข้าใจง่ายขึ้น จึงขอยกตัวอย่างชุดคำสั่งต่างๆ เป็นการประกอบการอธิบาย เมื่อได้อธิบายถึงงานของโหมดนี้

3.2.5.1 การกำหนดเลขที่อยู่แบบเรจิสเตอร์

การกำหนดเลขที่อยู่แบบเรจิสเตอร์ จะให้ข้อมูลเข้าถึงโดยการให้เรจิสเตอร์กลุ่มที่ถูกเลือกจากการติดตั้งใช้งานในกลุ่มเรจิสเตอร์แองก์นั้นๆ โดยแต่ละแองก์จะมี 8 เรจิสเตอร์ และใช้บิตค่าสุดท้ายบิตแรกของรหัสคำสั่งเป็นตัวกำหนดเลือกเรจิสเตอร์ใช้งานตัวใดตัวหนึ่งในแปดตัว ทั้งสามบิตนี้จะรวมอยู่ในรหัสออปโค้ดกับโอเปอร์เรนด์ตำแหน่งรวมอยู่ในรูปแบบตำแหน่งสั้นๆ เพียงหนึ่งไบต์ โดยมีรูปแบบออปโค้ด ดังนี้

OPCODE

----- n n n

ADD A,R n

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในภาษาแอสเซมบลีของ MCS-51 จะชี้การทำงานโหมคกำหนดเลขที่อยู่โดยเรจิสเตอร์ด้วยสัญลักษณ์ Rn โดย n จะแทนค่า 0-7 หรือสามารถที่แทนสัญลักษณ์เรจิสเตอร์เหล่านี้ได้ด้วยชื่อ หรือสัญลักษณ์ ที่ถูกกำหนดคำสั่งเทียม อันได้แก่การใช้ EQU หรือ Set directive

ตัวอย่างที่ 1 การรวมกันของสองข้อมูลภายในเรจิสเตอร์

- ; ด้วยการรวมกันด้วยค่าที่อยู่ในเรจิสเตอร์ 1 กับ
- ; ค่าที่อยู่ในเรจิสเตอร์ที่ 2 เป็นโปรแกรม RGADD
- RGADD : MOV A,R₀ ; ย้ายค่าใน R₀ ไปไว้ในแอกคูมิวเตเตอร์
- ADD A,R₁ ; รวมค่าใน ACC กับ R₁
- ADD A,R₀,A ; นำผลลัพธ์ที่ได้ใน ACC ไปเก็บที่ R₀

ตามปกติ จะมีกลุ่มเรจิสเตอร์แบ่งที่อยู่ 4 กลุ่ม แต่จะเรียกใช้งานเรจิสเตอร์เหล่านี้ได้เพียงคราวละแบ่งค โดยที่เรจิสเตอร์แบ่งคทั้ง 4 กลุ่มนี้ จะใช้ตำแหน่งคั้นๆ ของ RAM เป็นจำนวน 32 ไบต์เริ่มตั้งแต่ 00-1FH โดยใช้บิตที่ 4 และ 3 ของ PSW เป็นตัวกำหนดการใช้แบ่งค การรีเซตทางฮาร์ดแวร์จะอีน่าเบ็เรจิสเตอร์แบ่งค 0 การเลือกใช้แบ่งคแต่ละคราวสามารถโปรแกรมได้ด้วยคิตตั้งบิต 4 และ 3 ของ PSW เช่น

```
MOV PSW # 00010000B ; เป็นการเลือกแบ่งค 2
```

การกำหนดเลขที่อยู่ของเรจิสเตอร์ของ MCS-51 ทำงานเหมือนกับ MCS-48 ต่างกันที่เรจิสเตอร์แบ่งคเป็น 4 กลุ่ม แทนที่จะมีเพียง 2 กลุ่ม และชุดคำสั่งกลุ่มนี้จะมี 16 คำสั่งในการเข้าถึง แทนที่จะมี 11 คำสั่งแบบใน MCS-48

3.2.5.2 การกำหนดเลขที่อยู่โดยตรง

การกำหนดเลขที่อยู่โดยตรงเป็นวิธีเดียวที่ จะเข้าถึงข้อมูลทางฮาร์ดแวร์เรจิสเตอร์เช่น กลุ่มของ SFR และสามารถกำหนดเลขที่อยู่โดยตรงบริเวณตำแหน่งต่างๆ ของแรมภายในจำนวน 128 ไบต์ ด้วยการที่ใช้ไบต์โอเปอร์แรนด์คัวค้อจากออปโคคของคำสั่ง เป็นตัวกำหนดตำแหน่งที่ถูกใช้ โดยมีรูปแบบออปโคคคังนี้

```
Direct Addressing
OPCODE   Direct Address
.....
ADD A,    direct
```

ในภาษาแอสเซมบลีของ MCS-51 จะชี้การทำงานโหมคกำหนดเลขที่อยู่โดยเรจิสเตอร์ด้วยสัญลักษณ์ Rn โดย n จะแทนค่า 0-7 หรือสามารถที่แทนสัญลักษณ์เรจิสเตอร์เหล่านี้ได้ด้วยชื่อ หรือสัญลักษณ์ ที่ถูกกำหนดคำสั่งเทียม อันได้แก่การใช้ EQU หรือ Set directive

ตัวอย่างที่ 1 การรวมกันของสองข้อมูลภายในเรจิสเตอร์

; ช่วยการรวมกันด้วยค่าที่อยู่ในเรจิสเตอร์ 1 กับ

; ค่าที่อยู่ในเรจิสเตอร์ที่ 2 เป็นโปรแกรม RGADD

RGADD : MOV A,R₀ ; ย้ายค่าใน R₀ ไปไว้ที่เอกภูมิมิวเทเตอร์

ADD A,R₁ ; รวมค่าใน ACC กับ R₁

ADD A,R₀,A ; นำผลลัพธ์ที่ได้ใน ACC ไปเก็บที่ R₀

ตามปกติ จะมีกลุ่มเรจิสเตอร์แบ่งที่อยู่ 4 กลุ่ม แต่จะเรียกใช้งานเรจิสเตอร์เหล่านี้ได้เพียงคราวละเบงก์ โดยที่เรจิสเตอร์เบงก์ทั้ง 4 กลุ่มนี้ จะใช้ตำแหน่งคั่นๆ ของ RAM เป็นจำนวน 32 ไบต์เริ่มตั้งแต่ 00-1FH โดยใช้บิตที่ 4 และ 3 ของ PSW เป็นตัวกำหนดการใช้เบงก์ การรีเซตทางฮาร์ดแวร์จะอินาเบิ้ลเรจิสเตอร์เบงก์ 0 การเลือกใช้เบงก์แต่ละคราวสามารถโปรแกรมได้ด้วยการคิดดั่งบิต 4 และ 3 ของ PSW เช่น

MOV PSW # 00010000B ; เป็นการเลือกเบงก์ 2

การกำหนดเลขที่อยู่ของเรจิสเตอร์ของ MCS-51 ทำงานเหมือนกับ MCS-48 ต่างกันที่มีเรจิสเตอร์เบงก์เป็น 4 กลุ่ม แทนที่จะมีเพียง 2 กลุ่ม และชุดคำสั่งกลุ่มนี้จะมี 16 คำสั่งในการเข้าถึง แทนที่จะมี 11 คำสั่งแบบใน MCS-48

3.2.5.2 การกำหนดเลขที่อยู่โดยตรง

การกำหนดเลขที่อยู่โดยตรงเป็นวิธีเดียวที่ จะเข้าถึงข้อมูลทางฮาร์ดแวร์เรจิสเตอร์เช่น กลุ่มของ SFR และสามารถกำหนดเลขที่อยู่โดยตรงบริเวณตำแหน่งต่างๆ ของแรมภายในจำนวน 128 ไบต์ ด้วยการใส่ไบต์โอเปอร์แรนด์ตัวต่อจากออปโค้ดของคำสั่ง เป็นตัวกำหนดตำแหน่งที่ถูกใช้ โดยมีรูปแบบออปโค้ดดังนี้

Direct Addressing

OPCODE Direct Address

.....

ADD A, direct

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.5.3 การกำหนดเลขที่อยู่เรจิสเตอร์โดยอ้อม

เราจะสามารถเก็บค่าตัวแปรต่างๆ ที่กำหนดตำแหน่งของ RAM ได้อย่างไร ในขณะที่มีการหาและคำนวณข้อมูลที่มีการเปลี่ยนแปลงอยู่ตลอดเวลา ในขณะที่โปรแกรมยังทำงานอยู่ ในการทำงานลักษณะนี้ เช่น การตรวจสอบการลำดับตำแหน่งหน่วยความจำ การใช้ดัชนีเป็นตัวชี้ตารางข้อมูลใน RAM หรือการกวดกันของตัวเลขที่มีจุดทศนิยม หรือการเรียงลำดับตัวอักษร งานเหล่านี้จะไม่สามารถที่จะใช้การกำหนดเลขที่อยู่โดยตรงได้ เนื่องจากการใช้ค่าของเลขที่อยู่ในตัวโอเปอร์เรนด์ของโหมคนีจะคงที่ในการทำแอสเซมบลี ดังนั้น การกำหนดเลขที่อยู่โดยอ้อมใน MCS-51 ด้วยการใส่ค่าข้อมูลที่อยู่ใน R_0 หรือ R_1 ในแบงก์ที่ถูกคิกคั้งให้ทำงานเท่านั้น จะเป็นค่าดัชนี หรือตัวชี้ตำแหน่งข้อมูลภายใน 256 ไบต์ แบ่งเป็นบล็อกค่า จำนวน 128 ไบต์ของแรมภายใน และบล็อกสูงอีก 128 ไบต์ของแรมภายใน ซึ่งมีเฉพาะในเบอร์ 8032/8052 หรือใช้เป็นตัวชี้จำนวน 256 ไบต์ของหน่วยความจำข้อมูลภายนอก การกำหนดใช้ข้อมูลแรมภายในที่สามารถกำหนดตัวชี้ตำแหน่งด้วยค่า R_0 และ R_1 ด้วยการเลือกการทำงานนี้ รหัสคำสั่งอ็อปโค้ดที่ปิดหลักต่ำสุด (LSB) ซึ่งจะมีรูปแบบอ็อปโค้ด ดังนี้

Register-Indirect Addressing

----- i
ADD A,@Ri

ใน MCS-51 ภาษาแอสเซมบลีที่กำหนดการใช้ลักษณะนี้ จะใช้สัญลักษณ์ 'at' @ นำหน้า R_0 , R_1 โดยที่ R_0 และ R_1 นี้สามารถที่จะถูกแทนด้วยสัญลักษณ์หรือ ชื่อใดๆ ได้

ตัวอย่างที่ 4 INDRรวมค่าข้อมูลในตำแหน่งความจำที่ถูกชี้ด้วย R_1 กับค่าข้อมูลในตำแหน่งความจำที่ถูกชี้ด้วย R_0

INDR : MOV A,@ R_0 ; ย้ายข้อมูลในหน่วยความจำที่ถูกชี้ด้วย R_0
ADD A,@ R_1 ; รวมค่าข้อมูลในหน่วยความจำที่ถูกชี้ด้วย R_0 กับ ACC
MOV @, R_0 ; นำผลลัพธ์ไปเก็บที่หน่วยความจำที่ถูกชี้ด้วย R_0


การเข้าถึงให้ได้ถึง 64 กิโลไบต์ จากหน่วยความจำข้อมูลภายนอกที่ว่าง จะแอดแอสได้ด้วยเรจิสเตอร์ของ DATA POINTER (DPTR) ขนาด 16 บิต การสั่งงานด้วยคำสั่ง PUSH และ POP สามารถใช้การกำหนดที่อยู่โดยอ้อมได้ โดยที่ค่าในตัวชี้ตแอกจะชี้ที่ค่าแอดแอสภายในแรมบนพื้นทีของสแตก ส่วนการกำหนดใช้ตัว Special Function Register ไม่สามารถที่จะถูกแอดแอสได้ด้วยวิธีนี้ ต้องใช้โหมคการกำหนดเลขที่อยู่โดยตรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.5.4 การกำหนดเลขที่อยู่โดยทันที


เมื่อแหล่งกำเนิดตัวโอเปอร์เรนด์เป็นค่าคงที่มากกว่าที่จะเป็นตัวแปร ดังนั้นตัวคงที่ที่ใช้ในขณะนั้นจะเป็นส่วนหนึ่งของรหัส คำสั่งรวมอยู่ในรูปแบบนี้ ค่าที่ถูกใช้เป็นค่าคงที่ที่โปรแกรมอยู่ใน ROM หรือ EPROM และจะไม่สามารถเปลี่ยนแปลงค่าเหล่านี้ได้ในระหว่างการทำงานตามโปรแกรมในภาษาแอสเซมบลี การเรียกใช้ในโหมดการกำหนดเลขที่อยู่จะมีรูปแบบเขียนด้วยสัญลักษณ์ '#' ภายในโอเปอร์เรนด์ฟิลด์ด้วยค่าที่ท้ายสัญลักษณ์นี้สามารถเขียนเป็นตัวเลข หรือใช้สัญลักษณ์ชื่อตัวแปร หรือใช้สูตรการคำนวณทางคณิตศาสตร์ที่ให้ค่าออกมาทั้งจำนวนหนึ่ง


Immediate Addressing



ตัวอย่างที่ 5 IMMADR การบวกค่าคงที่ 12 (ฐานสิบ) กับค่าคงที่ 34 (ฐานสิบ) และ เก็บผลลัพธ์ไว้ที่ ACC
 IMMADR: MOV A, #12
 ADD A, #34

เนื่องจากตัวอย่างข้างบนนี้เป็นการรวมกันของตัวเลขคงที่สองจำนวนซึ่งโดยปกติแทนที่จะให้เป็นส่วนหนึ่งของการทำงานตามโปรแกรมในแอสเซมเบลอร์ตัวซอฟต์แวร์สามารถทำการคำนวณลักษณะเช่นนี้ได้เพื่อเป็นการประหยัดชุดคำสั่งในตัวโปรแกรมให้เหลือคำสั่งเดียว เช่น ASMSUM: MOV A, #(12+34) เป็นต้น





รูปที่ 8.20 แสดงแผนภูมิพื้นที่ของหน่วยความจำใน MCS-51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 หลักการออกแบบและการทำงานของส่วน HARDWARE

วงจร HARDWARE ของโครงการนี้สามารถแบ่งออกได้เป็น 2 ส่วน ใหญ่ ๆ คือ

1. ส่วนที่ใช้ในการอินเทอร์เฟสกับไมโครคอนโทรลเลอร์ MCS-51 พร้อมวงจรต่อร่วมกับ EPROM และ RAM ภายนอก
2. ส่วนของวงจรการรับ-ส่งข้อมูลกับภายนอก

3.3.1 วงจรอินเทอร์เฟส 8255 กับไมโครคอนโทรลเลอร์ MCS-51 พร้อมวงจรต่อร่วมกับหน่วยความจำภายนอก

พิจารณาขาสัญญาณเพื่อใช้ติดต่อกันระหว่างไมโครคอนโทรลเลอร์กับวงจรภายนอกดังนี้

D_0-D_7 เป็นขาสัญญาณข้อมูลของ CPU ของตัวไมโครคอนโทรลเลอร์ MCS-51

WR เป็นขาสัญญาณการอ่านของ CPU แยกที่พท์โลจิก "0"

RD เป็นขาสัญญาณการเขียนของ CPU แยกที่พท์โลจิก "0"

BA เป็นขากำหนดการติดต่อกับ EPROM แยกที่พท์โลจิก "0"

A_0-A_{12} สามารถกำหนดหมายเลขพอร์ทของ 8255 และกำหนดพอร์ทเริ่มต้นให้กับ EPROM

$A_{12}-A_{15}$ ถือเป็นอินพุตของ 74LS156 ใช้สำหรับการถอดรหัสได้เอาท์พุทเลือกใช้งานของ EPROM 2764

หรือ RAM 6264 หรือ 8255 โดยผ่าน Software

PA_0 เป็นขาสัญญาณการรับข้อมูลจากตัวรับแสงอินฟราเรด

PB_0 เป็นขาสัญญาณการส่งข้อมูลเพื่อไป Modulation กับสัญญาณคลื่นพาห์ที่ถูกเลือกมาโดย MCS-51

PB_3-PB_7 ใช้เป็นขาสัญญาณสำหรับเลือกสัญญาณคลื่นพาห์โดยไมโครคอนโทรลเลอร์จะทำการ Scan เลือกเอง

ในส่วนอินเทอร์เฟสของวงจรจะใช้ 8255 ซึ่งเป็นพอร์ทข้อมูลแบบขนานเพื่อกำหนดหมายเลขพอร์ท ซึ่งสามารถเปลี่ยนแปลงตามค่า A_0, A_1 ดังตารางที่ 3.3

ตารางที่ 3.3

A1	A0	ความหมาย
0	0	สัญญาณ อ่าน, เขียน พอร์ท A
0	1	สัญญาณ อ่าน, เขียน พอร์ท B
1	0	สัญญาณ อ่าน, เขียน พอร์ท C
1	1	สัญญาณควบคุม

ดังนั้นถ้ามีการกำหนด A_1, A_0 ตามตารางที่ 3.3 จะได้เอาท์พุทของ 8255 ที่พอร์ท A,B และ B เพื่อนำไปใช้งานได้อย่างเหมาะสมตามที่กำหนดของโรงงาน

ลักษณะการทำงานสำคัญของไมโครคอนโทรลเลอร์ MCS-51 จะมีตำแหน่งของขาที่ใช้บอกการติดต่อกับโปรแกรมภายนอกและภายในคือ EA ถ้าสถานะ "Low" จะติดต่อกับโปรแกรมภายนอกซึ่งในวงจรจะต่อขานี้ลง Ground เพื่อบอกให้ว่าต้องประมวลผลที่โปรแกรมภายใน Eprom 2764 ที่ต่ออยู่ภายนอกซึ่งมีขนาด 8 kByte จะเริ่มทำงานตั้งแต่ตำแหน่ง 0000H-1FFFFH โดย CPU ของ MCS-51 จะแบ่งตำแหน่งของ Memory ออกเป็น 2 ส่วน คือ

1) Data Memory (RAM)

2) Program Memory

ซึ่งทั้งสองส่วนสามารถอ้าง Address ได้ถึง 64 kByte โดยโรงงานนี้ใช้ส่วนของ Data Memory 40 kByte ประกอบด้วย RAM เบอร์ 6264 และ 62256 ซึ่งเป็น RAM ขนาด 8k และ 32 kByte ตามลำดับ ในการทำงาน RAM ทั้งสองตัวจะถูก Decode ให้เลือกทำงานจากตำแหน่งของขา Address A_{13}, A_{14} และ A_{15} ไปที่ IC เบอร์ 74156 โดย RAM ตัวแรกจะทำงานที่ตำแหน่ง 0000H-1FFFFH และ RAM ตัวที่ 2 จะทำงานที่ตำแหน่ง 2000H-9FFFFH ส่วนการติดต่อรหว่าง CPU กับ I / O Port จะทำการ Decode การเลือกขา Address ให้กับ 8255 ตามตารางที่ 3.3 (ดูวงจรการทำงานที่ภาคผนวก)

3.3.2 วงจรรับ-ส่งข้อมูลกับภายนอก

ส่วนสำคัญของโรงงานในส่วนวงจรรับ-ส่งข้อมูลคือการสร้างความถี่เพื่อนำไปใช้ในการ Modulation กับข้อมูลที่เก็บไว้ในหน่วยความจำซึ่งเป็นสัญญาณจริงสามารถส่งออกไปควบคุมอุปกรณ์ต่างๆ โดยปกติในแต่ละบริษัทจะมีการฐานความถี่แตกต่างกัน จากการทดลองพบว่าประกอบด้วยความถี่ 3 ค่าคือ 36 kHz, 38 kHz, 40 kHz ดังนั้นเพื่อความแน่นอนของฐานความถี่จึงออกแบบ โดยใช้ Crystal ผลิตความถี่ ขนาด 3.6 MHz, 3.8 MHz และ 4 MHz เพื่อให้ได้ฐานความถี่ตามที่กำหนดไว้โดยนำไปหาร 100 ด้วย IC 74HC390 ต่อเพื่อสร้าง วงจรหาร 10 และหาร 10 ซึ่งจะได้ผลลัพธ์ของวงจรหาร คือ $10 \times 10 = 100$ พอดี

ในการเริ่มทำงานของโรงงาน ไมโครคอนโทรลเลอร์ MCS-51 จะมีการ Scan Key ที่ S17 (ในวงจร) เพื่อตรวจสอบว่าในแต่ละ Key มีการกดใช้ Key หรือไม่ซึ่งมีการตั้ง Mode การทำงานไว้ 3 ชุด แบ่งเป็น Mode1, Mode2 และ Mode3 โดยกำหนดตำแหน่งของข้อมูลแต่ละ Mode เท่ากับ 15 ตำแหน่ง ซึ่งเราต้องกำหนดค่าให้โรงงานเลือกรับข้อมูลหรือส่งข้อมูลโดยใช้สวิทช์เลือก ถ้าต่อไฟเป็น "1" เป็นการเลือกส่งข้อมูลจากหน่วยความจำที่เก็บไว้โดยผ่าน Software นำไปเข้าขา 1 ของ แอนค็อกทสองอินพุท (74HC08) ส่วนอีกขาเป็นขาที่เลือกค่าข้อมูลฐานความถี่ โดยให้ไมโครคอนโทรลเลอร์ MCS-51 Scan เลือกเอง เพื่อนำเข้ามา Modulation กันส่งออกเป็นเอาท์พุทไปยังขยายสัญญาณแล้วส่งออกในรูปแบบแสงอินฟราเรด ซึ่งวงจรขยายใช้ทรานซิสเตอร์ เบอร์ BC 458 สองตัวต่อแบบคาร์ลิงตัน ในส่วนของการรับข้อมูลนั้นใช้ตัวรับของ Sony เบอร์ SBX 1610-52 ซึ่งภายในมีตัวรับสัญญาณอินฟราเรดและวงจรขยาย โดยข้อมูลอินพุทที่รับเข้ามามีลักษณะเป็น Pulse แบบดิจิตอลจึงสามารถส่งข้อมูลเข้าไปเก็บในหน่วยความจำของไมโครคอนโทรลเลอร์ ผ่านขาสัญญาณ PA₀ ของ 8255 (ดูวงจรการทำงานที่ภาคผนวก)

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตเห็นชอบประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การออกแบบส่วนของ SOFTWARE

4.1 หลักการออกแบบในส่วนของ SOFTWARE

เริ่มต้นการทำงานของโครงการ ไมโครคอนโทรลเลอร์ MCS-51 จะทำการ Scan ค่าที่ Port C เพื่อตรวจสอบว่า Key มีการกดหรือไม่ ถ้ายังไม่มีการกด Key CPU ของ MCS-51 จะทำการตรวจสอบต่อไปจนกว่าจะมีการกด Key และถ้ามีการกด Key CPU ของ MCS-51 จะตรวจสอบค่านี้อย่างต่อเนื่องที่ตำแหน่ง PA₇ มีสถานะใด ถ้ามีสถานะ "Low" แสดงให้ทราบว่า โครงการนี้พร้อมที่จะรับข้อมูลโดยจะอ่านเข้ามาเก็บที่ตำแหน่งของ PA₀ จากตัวรับสัญญาณของ Sony เบอร์ SBX 1610-52 ซึ่งเอาท์พุทของตัวรับจะมีสถานะเพียง "0" และ "1" เท่านั้น เมื่อรับสัญญาณเข้ามา CPU ของ MCS-51 จะทำการ Sampling ด้วยความถี่ประมาณ 5 uSec ต่อ 1 ครั้ง ดังโปรแกรมนี้

MOVX	A, @DPTR	(1 uSec)
RRC	A	(3 uSec)
MOV	07H, C	(1 uSec)

เมื่อ Sampling ครบ 8 Bit จากนั้นจะทำการย้ายข้อมูลจาก RAM ภายใน MCS-51 ไปเก็บที่ RAM ภายนอก โดยจะเสียเวลาขณะเคลื่อนย้ายเข้าเก็บ ประมาณ 10 uSec แต่ไม่มีผลต่อการประมวลผลของ CPU เพราะข้อมูลที่อ่านได้ไม่ผิดเพี้ยนจากความเป็นจริงมากนัก ซึ่งใน 1 ชุดข้อมูลที่เก็บเข้ามาแล้วสามารถตั้งควบคุมการทำงานได้ จะเปลืองเนื้อที่หน่วยความจำของ RAM ประมาณ 1024 Byte หรือประมาณ 1 kByte

สำหรับการส่ง CPU ของ MCS-51 จะตรวจ Key ที่ตำแหน่ง PA₇ ถ้าพบว่าค่าเท่ากับ "1" แล้ว CPU จะทำการตรวจค่าตำแหน่งของข้อมูลที่นำมาเก็บตั้งแต่ตอนแรกถูกต้องกับตำแหน่งที่เราเก็บข้อมูลเข้ามาหรือไม่ หลังจากนั้น CPU จะทำการส่งข้อมูลออกมาที่ Port PB₀ เพื่อที่จะนำข้อมูลไป Modulation กับค่าของ ออสซิลเลเตอร์ที่สร้างไว้ 3 ค่า ประกอบด้วย 36 kHz, 38 kHz และ 40 kHz โดยค่าของความถี่ดังกล่าวจะถูก Scan ตลอดเวลาที่ละค่าขณะทำการส่งข้อมูล ด้วย Port PB₃-PB₇ ผ่าน IC เบอร์ 74HC151 ส่งต่อไปยังภาคส่งเพื่อส่งสัญญาณอินฟราเรดส่งออกไปควบคุมเครื่องใช้ไฟฟ้าตามต้องการ (ดู FLOWCHART ที่ภาคผนวก)

บทที่ ๕

บทสรุป

5.1 การทดลอง

จากวัตถุประสงค์ของโครงการเพื่อต้องการเก็บข้อมูลของสัญญาณอินฟราเรดของเครื่องควบคุมเครื่องใช้ไฟฟ้าต่างๆ ไปไว้ในหน่วยความจำของไมโครคอนโทรลเลอร์ MCS-51 แล้วใช้ข้อมูลที่เก็บได้ส่งออกควบคุมแทนเครื่องควบคุมระยะไกลของเครื่องใช้ไฟฟ้าได้ คล้ายเป็นการเรียนรู้รูปสัญญาณของเครื่องควบคุมระยะไกลตัวอื่นขณะทำการรับข้อมูลเข้ามาได้ใช้ฮอสโอสโคปจับสัญญาณทำให้ทราบว่าชุดข้อมูลที่ส่งมาประกอบด้วย โค้ชของข้อมูลเริ่มต้น(Start Code), โค้ชข้อมูล(Data Code), โค้ชบอกให้ทราบว่าจบชุดข้อมูล(Stop Code) โดยแต่บริษัทจะมีการสร้างรายละเอียดแตกต่างกันไปเฉพาะแต่ละบริษัทและยังพบอีกว่าสัญญาณคลื่นพาห้ที่ส่งมากับสัญญาณอินฟราเรด ค่าที่ 36 kHz ใช้ในอุปกรณ์ไฟฟ้าประเภทเครื่องรับโทรทัศน์, ที่ 38 kHz ใช้ในอุปกรณ์ไฟฟ้าประเภทเครื่องเล่นวีดีโอและที่ 40 kHz ใช้ในอุปกรณ์ไฟฟ้าประเภทเครื่องเล่นเสียงโดยได้ทำการทดลองกับอุปกรณ์ไฟฟ้าดังนี้

5.1.1 เครื่องรับโทรทัศน์

SONY รุ่น KV 1825GB

PANASONIC รุ่น PS21S20

5.1.2 เครื่องเล่นวีดีโอ

PANASONIC รุ่น PO1 MK2

5.1.3 เครื่องเล่นเสียง

PANASONIC รุ่น CH51

5.2 ผลการทดลอง

5.2.1 สามารถนำข้อมูลสัญญาณอินฟราเรดเข้าเก็บบันทึกไว้ในหน่วยความจำของไมโครคอนโทรลเลอร์ MCS-51 เพื่อเตรียมสำหรับการส่งสัญญาณอินฟราเรดต่อไปได้อย่างถูกต้อง

5.2.2 สามารถรับ-ส่งสัญญาณได้ไกล 4 เมตร

5.2.3 เป็นระบบที่ต้องควบคุมด้วยไมโครคอนโทรลเลอร์ MCS-51

5.2.4 สามารถจัดเก็บข้อมูลได้ทั้งหมด 45 ฟังก์ชัน แต่ละฟังก์ชันคือ 1 ชุดข้อมูลมีขนาด 1 kByte

5.8 สรุปผลและวิจารณ์การทดลอง

โดยสรุปพบว่าจากผลการทดลองสามารถใช้งานได้ตามที่โปรแกรมไว้ซึ่งจะส่งผลให้ผู้ใช้มีความสะดวกสบายในการใช้งานมากขึ้น และสามารถสร้างความพึงพอใจในสินค้าต่อลูกค้าได้ซึ่งจะต้องมีการพัฒนาส่วนของวงจรให้เป็นชิปสำเร็จเพื่อสร้างรูปลักษณ์ใหม่ให้มีความเหมาะสมต่อการใช้งานยิ่งขึ้น ในการออกแบบทดลองโครงการนี้ทางคณะผู้จัดทำได้ประสบปัญหาบางประการและได้ทำการแก้ไขปรับปรุงให้ดีขึ้นจนสามารถใช้งานได้ จึงมีข้อเสนอแนะไว้ ณ ที่นี้เพื่อเป็นแนวทางพัฒนาแก่ผู้สนใจหรือนำไปใช้งานจะได้เข้าใจถึงจุดปัญหาต่างๆดังนี้

5.3.1 ในรับข้อมูลเข้ามา จะใช้การแชนมปลั๊กด้วย CPU ของไมโครคอนโทรลเลอร์ MCS-51 มีการเผื่อเนื้อที่ของการเก็บข้อมูลเพื่อให้มีการแชนมปลั๊กข้อมูลได้ครบหนึ่งชุดข้อมูลพอดี จึงทำให้สูญเสียหน่วยความจำไปบางส่วน


5.3.2 ขณะรับข้อมูล CPU ของไมโครคอนโทรลเลอร์ MCS-51 จะแชนมปลั๊กข้อมูลที่มีระดับ “Low” หรือ “Hight” อย่างชัดเจนเท่านั้น ซึ่งจากการทดลองรับข้อมูลของสัญญาณบางบริษัทมีการส่งสัญญาณคล้ายการป้อนสัญญาณซ้ำแล้วเกิดข้อมูลซ้อนกัน ทำให้ CPU ของ ไมโครคอนโทรลเลอร์ MCS-51 บันทึกข้อมูลไม่ได้

5.3.3 เนื่องจากโครงการนี้เป็นเครื่องต้นแบบจึงมีข้อจำกัดของการส่งสัญญาณอินฟราเรดและการจัดเก็บข้อมูล ซึ่งขณะทำการส่งจะต้องจัดวางทิศทางตัวส่งกับตัวรับให้ตรงกันพอดี

5.3.4 ทางด้านซอฟต์แวร์ จะต้องมีการจัดการกับระบบให้มีความสามารถมากขึ้น เช่น การแสดงขณะทำงาน การพัฒนารูปแบบเมนูการใช้งาน การสร้างโปรแกรมช่วยเหลือ (Help) สำหรับการใช้งาน




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ A2 วงจรอินเทอร์เฟซ 8255และวงจรต่อร่วมกับหน่วยความจำภายนอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ A3 FLOWCHART แสดงการทำงานของโปรแกรมควบคุมการทำงานของโครงงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
; FILE      REMOTE.ASM
; ASSEMBLER  SXA51
; START-DATE 14/01/39
; SOFTWARE ENG. PHISAN PUTTONGKUM
```

```
ORG 0000H
```

```
;***** INTERNAL RAM *****
```

```
BYTERX EQU 20H ;BIT_ADDRESS
ADDRL EQU 21H ;BUFFER ADDRESS
ADDRH EQU 22H
ADDR_MASL EQU 23H
ADDR_MASH EQU 24H
LED EQU 25H ;LED CODE
COUNT EQU 26H ;COUNT SERIAL
KEY_MBM EQU 27H
```

```
;***** VARIABLE SET *****
```

```
ST_ADDR EQU 0000H ;FIRST ADDRESS OF SERIAL 1
UPPER EQU 07H ;NUMBER OF BYTE FOR STROE
LOWER EQU 0A5H
FREQ1 EQU 00H ;FREQUENCY CODE
FREQ2 EQU 20H
FREQ3 EQU 40H
DISPL EQU UPPER*LOWER ;DISTANCE
DISPL_15 EQU 15*UPPER*LOWER ;15 CHANAL DISTANCE
ST_ADDR2 EQU ST_ADDR+DISPL_15 ;FIRST ADDRESS OF SERIAL 2
ST_ADDR3 EQU ST_ADDR2+DISPL_15 ;FIRST ADDRESS OF SERIAL 3
```

```
;***** PORT *****
```

```
PORTA      EQU    0A000H      ;PORT
PORTB      EQU    0A001H
PORTC      EQU    0A002H
PORTP      EQU    0A003H
```

```
;*****
```

```
;*      SET_UP      *
```

```
;*****
```

```
;*      SET 8255 PORT AND START      *
```

```
;*****
```

```
SET_UP:    MOV     R2,#0        ;POWER UP DELAY
DELAYST:   MOV     R3,#0
           DJNZ    R3,$
           DJNZ    R2,DELAYST
           MOV     DPTR,#PORTP   ;PROGRAM CONTROL PORT 8255
           MOV     A,#91H        ;PA=> IN,PB=> OUT,
           MOVX    @DPTR,A      ;PC(0-3)=> IN,PC(4-7)=> OUT
           MOV     ADDR_MASH,#HIGH(ST_ADDR) ;LOAD HIGH ADDRESS OF SERIAL
           MOV     ADDR_MASL,#LOW(ST_ADDR)  ;LOAD LOW ADDRESS OF SERIAL
           MOV     COUNT,#1
           MOV     LED,#02H
           CALL    STAND
START:     CALL    SCAN_ADDR     ;SCAN KEYBOARD AND SET ADDRESS
           CJNE   A,#0,START
           MOV     DPTR,#PORTA
           MOVX   A,@DPTR
           JNB    ACC.7,WATT     ;PA7 = 0 =>Rx
```

```

        JMP     TX                ;PA7 = 1 =>Tx
WAIT:   MOV     DPTR,#PORTA
WAITING: MOVX   A,@DPTR        ;WAIT SIGNAL LOGIC '1'
        JNB    ACC.0,WAITING
WAITING0: MOV   R3,#2
WAITING1: MOV   R2,#55H
WAITING2: MOVX  A,@DPTR
        JNB    ACC.0,WAITING3
        DJNZ  R2,WAITING2
        DJNZ  R3,WAITING1
        JMP   PCM
WAITING3: MOV   R3,#2
WAITING4: MOV   R2,#55H
WAITING5: MOVX  A,@DPTR
        JB    ACC.0,WAITING0
        DJNZ  R2,WAITING5
        DJNZ  R3,WAITING4

;*****
;*      PCM          *
;*****
;*  SAMPING PLUSE CODE FROM PORTA(PA0) *
;*****

PCM:    MOV     DPH,ADDRH      ;HIGH ADDRESS OF CHANAL
        MOV     DPL,ADDRL      ;LOW ADDRESS OF CHANAL
        MOV     R2,#UPPER
RX1:    MOV     R3,#LOWER
RX2:    PUSH    DPH            ;SAVE TO STACK
        PUSH    DPL

```

```

MOV    DPTR,#PORTA
MOVX   A,@DPTR      ; BIT 7
RRC    A
MOV    07H,C
MOVX   A,@DPTR      ; BIT 6
RRC    A
MOV    06H,C
MOVX   A,@DPTR      ; BIT 5
RRC    A
MOV    05H,C
MOVX   A,@DPTR      ; BIT 4
RRC    A
MOV    04H,C
MOVX   A,@DPTR      ; BIT 3
RRC    A
MOV    03H,C
MOVX   A,@DPTR      ; BIT 2
RRC    A
MOV    02H,C
MOVX   A,@DPTR      ; BIT 1
RRC    A
MOV    01H,C
MOVX   A,@DPTR      ; BIT 0
RRC    A
MOV    00H,C
POP    DPL
POP    DPH
MOV    A,BYTERX
MOVX   @DPTR,A
INC    DPTR

```

```

DJNZ R3,RX2
DJNZ R2,RX1
JMP START

```

```

;*****
;*      SCAN_ADDR      *
;*****
;*      SCAN KEYBOARD AND SET ADDRESS  *
;*****

SCAN_ADDR: MOV    DPTR,#PORTC    ;SET PORT
            MOV    R2,#4          ;ROW
            MOV    R3,#0EFH      ;COLUM
            MOV    R4,#1         ;CODE
            MOV    A,R3
LOOPS1:    MOVX   @DPTR,A        ;SCAN
            CALL   DELAYS
            MOVX   A,@DPTR      ;READ KEY
            JNB   ACC.0,LOOPS2   ;ROW1
            JNB   ACC.1,LOOPS3   ;ROW2
            JNB   ACC.2,LOOPS4   ;ROW3
            JNB   ACC.3,LOOPS5   ;ROW4

            MOV    A,R3
            RL     A
            MOV    R3,A
            INC    R4
            DJNZ  R2,LOOPS1

OUTFF:    MOV    A,#0FFH        ;NO KEY
            RET

LOOPS2:    MOV    A,R4          ;KEY 1,2,3,4

```

```

        JMP      LOOPS6
LOOPS3:  MOV     A,R4          ;KEY 5,6,7,8
        ADD     A,#4
        JMP     LOOPS6
LOOPS4:  MOV     A,R4          ;KEY 9,10,11,12
        ADD     A,#8
        JMP     LOOPS6
LOOPS5:  MOV     A,R4          ;KEY 13,14,15,16(serial key)
        ADD     A,#12
LOOPS6:  MOV     KEY_MEM,A
        CJNE   A,#16,S_ADDRESS ;SERIAL KEY
        INC    COUNT         ;INC SERIAL
        MOV    A,COUNT
        CJNE   A,#4,LOOPX1   ;CHECK SERIAL
        MOV    COUNT,#1      ;SERIAL 3 = 1 (have 2 serial)
        MOV    ADDR_MASH,#HIGH(ST_ADDR) ;ADDRESS OF SERIAL 1
        MOV    ADDR_MASL,#LOW(ST_ADDR)
        MOV    LED,#02H      ;DISPLAY SERIAL 1
        CALL   STAND
        CALL   DELAY
        JMP    OUTFF
LOOPX1:  CJNE   A,#2,LOOPX2
        MOV    ADDR_MASH,#HIGH(ST_ADDR2) ;ADDRESS OF SERIAL 2
        MOV    ADDR_MASL,#LOW(ST_ADDR2)
        MOV    LED,#04H      ;DISPLAY SERIAL 2
        CALL   STAND
        CALL   DELAY
        JMP    OUTFF
LOOPX2:  MOV    ADDR_MASH,#HIGH(ST_ADDR3)
        MOV    ADDR_MASL,#LOW(ST_ADDR3)

```

```

MOV    LED,#08H
CALL  STAND
CALL  DELAY
JMP   OUTFF

S_ADDRESS: MOV    R2,KEY_MEM
          MOV    DPH,ADDR_MASH    ;START ADDRESS
          MOV    DPL,ADDR_MASL

LOOPS7:  DJNZ   R2,LOOPS8        ;CHECK CHANAL
          MOV   ADDRH,DPH
          MOV   ADDRL,DPL
          CLR   A                  ;OUT WITH #0
          RET

LOOPS8:  CLR   C                  ;EXECUTE ADDRESS
          MOV   A,DPL
          ADD   A,#LOW(DISPL)     ;ADD WITH DISPL
          MOV   DPL,A
          MOV   A,DPH
          ADDC  A,#HIGH(DISPL)
          MOV   DPH,A
          JMP   LOOPS7

DELAY:   MOV   R5,#5
DELAY1:  MOV   R6,#0
DELAY2:  MOV   R7,#0
          DJNZ  R7,$
          DJNZ  R6,DELAY2
          DJNZ  R5,DELAY1
          RET

DELAYS:  MOV   R6,#2
DELAYS1: MOV   R7,#0
          DJNZ  R7,$

```

```

        DJNZ R6,DELAYS1
        RET
STAND:  MOV DPTR,#PORTB
        MOV A,LED
        MOVX @DPTR,A
        RET

```

```

;*****
;*      TX      *
;*****
;* TRANSMIT SIGNAL TO OUTPUT *
;*****
TX:     MOV DPTR,#PORTB
        MOV R1,#FREQ1 ;FREQUENCY 1
        MOV A,R1
        ORL A,LED
        MOVX @DPTR,A
        CALL TX_SIGNAL
        MOV R1,#FREQ2 ;FREQUENCY 2
        MOV A,R1
        ORL A,LED
        MOVX @DPTR,A
        CALL TX_SIGNAL
        MOV R1,#FREQ3 ;FREQUENCY 3
        MOV A,R1
        ORL A,LED
        MOVX @DPTR,A
        CALL TX_SIGNAL

```

```
JMP    START
```

```
;***** TX_SIGNAL *****
```

```
;SEND DATA TO PORTB
```

```
TX_SIGNAL: MOV    DPH,ADDRH    ;ADDRESS OF DATA
            MOV    DPL,ADDRL
            MOV    R2,#UPPER    ;NUMBER OF BYTE
TX1:       MOV    R3,#LOWER
TX2:       MOVX   A,@DPTR      ;MOVE DATA
            MOV    BYTERX,A
            MOV    A,R1        ;SEND FREQUENCY
            ORL   A,LED
            INC   DPTR
            PUSH  DPH
            PUSH  DPL
            MOV   DPTR,#PORTB
```

```
;*****SEND DATA*****
```

```
LOOPTX:   MOV    C,07H        ;BIT 7
            MOV    ACC.0,C
            MOVX  @DPTR,A
            MOV    C,06H        ;BIT 6
            MOV    ACC.0,C
            MOVX  @DPTR,A
            MOV    C,05H        ;BIT 5
            MOV    ACC.0,C
            MOVX  @DPTR,A
            MOV    C,04H        ;BIT 4
```

```

MOV    ACC.0,C
MOVX   @DPTR,A
MOV    C,03H        ;BIT 3
MOV    ACC.0,C
MOVX   @DPTR,A
MOV    C,02H        ;BIT 2
MOV    ACC.0,C
MOVX   @DPTR,A
MOV    C,01H        ;BIT 1
MOV    ACC.0,C
MOVX   @DPTR,A
MOV    C,00H        ;BIT 0
MOV    ACC.0,C
MOVX   @DPTR,A
POP    DPL
POP    DPH
DJNZ   R3,TX2
DJNZ   R2,TX1
MOV    DPTR,#PORTB
CLR    ACC.0
ORL    A,LED
MOVX   @DPTR,A
RET

```

END

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้สำเร็จลงได้ ต้องขอขอบพระคุณ คร. สมศักดิ์ ชุมช่วย และ อ. กตสิน วิเชียรชม ที่ให้ข้อมูลพร้อมคำปรึกษาแนะนำเกี่ยวกับโครงการและสนับสนุนวัสดุอุปกรณ์เพื่อใช้สำหรับโครงการนี้และขอขอบคุณพี่ๆ เพื่อนๆ ห้อง 3R ที่ให้การสนับสนุนเอกสาร, เครื่องพิมพ์และช่วยเหลือในด้านอุปกรณ์เครื่องมือต่างๆ ในการทดลองโครงการนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

1. ถวิล กิ่งทอง, “เทคโนโลยีการส่งสัญญาณดิจิทัล”, คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 78 หน้า, 2535
2. อธิคม ฤกษ์บุตร, “รีโมทเครื่องควบคุมไร้สาย”, รวบรวมจากบทความและโครงการที่เผยแพร่ในวารสาร เซมิคอนดักเตอร์อิเล็กทรอนิกส์, 133 หน้า, ซีอีค, 2538
3. สมเกียรติ ศุภเศษ, “สิ่งประดิษฐ์สารกึ่งตัวนำ”, คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 228 หน้า, 2536
4. พิพัฒน์ เลาหสงคราม, “ไมโครคอนโทรลเลอร์ MCS-48, MCS-51”, คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง, 299 หน้า, 2535
5. ยืน ภู่วรรณ, “ทฤษฎีและการประยุกต์ไมโครโปรเซสเซอร์ Z-80”, หน้า 112-129, ซีอีค, 2532

