



การออกแบบวงจรดิจิทัลด้วยภาษาวีเอชดีแอล
DIGITAL SYSTEM DESIGN BY VHDL



โดย

นาย รัชชัย สังกสัมพันธ์ 35104185

อาจารย์ที่ปรึกษา

รศ.ดร. มนัส สัจจวรศิลป์

วัน เดือน ปี 1 ส.ค. 2560
เลขทะเบียน 037114
เลขเรียกหนังสือ T 08207 ศ 394 ก

ปริญญาบัตรสำหรับปริญญาวิศวกรรมศาสตรบัณฑิต
สาขาวิชาอิเล็กทรอนิกส์
คณะวิศวกรรมศาสตร์
สถาบันพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา 2538

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

037114

ปริญญาานิพนธ์ปีการศึกษา 2538

ภาควิชา วิศวกรรมอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การออกแบบวงจรดิจิทัลด้วยภาษาวีเอชดีแอล

ผู้จัดทำ

1. นายรัชชัย ส่งสัมพันธ์ รหัส 35104185



อาจารย์ที่ปรึกษา

(รศ.ดร.มนัส สัจวรศิลป์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจรดิจิทัลด้วยภาษาวีเฮลดีแอล

จักรกริสน์ เขียวสะอาด 35104061
ธวัชชัย ส่งสัมพันธ์ 35104185
นริศ ภิญโญวัฒน์ 35104208
รศ.ดร. มนัส สังวรศิลป์ อาจารย์ที่ปรึกษา
ปีการศึกษา 2538

บทคัดย่อ

ปริญญาพนธ์นี้เป็นการศึกษาการนำภาษาวีเฮลดีแอล (VHDL) ซึ่งเป็นภาษาซึ่งสามารถบรรยายลักษณะของฮาร์ดแวร์ มาใช้ในการออกแบบวงจรดิจิทัลในการเข้ารหัสและถอดรหัสข้อมูล โดยใช้อัลกอริทึมดีอีเอส (DES (Data Encryption Standard)) ซึ่งสามารถนำไปประยุกต์ใช้เพื่อความปลอดภัยในการสื่อสารข้อมูล วัตถุประสงค์ในการนำภาษาวีเฮลดีแอล มาใช้ในการออกแบบวงจรดิจิทัลเพื่อเป็นการศึกษาถึงแนวทางใหม่ ๆ ซึ่งจะช่วยลดเวลาและค่าใช้จ่ายในการออกแบบวงจรดิจิทัลขนาดใหญ่ได้ และวีเฮลดีแอลเป็นภาษาที่สนับสนุนโดยกล่าวถึงพฤติกรรมต่างๆ หรือโครงสร้างของวงจรดิจิทัล นอกจากนี้ภาษาวีเฮลดีแอลยังสนับสนุนการออกแบบโปรแกรมแบบท็อปดาวน์ (TOP-DOWN) และ บัทท้อมอัพ (BUTTOM-UP) ซึ่งสามารถออกแบบได้ตั้งแต่ระดับสถาปัตยกรรมถึงระดับเกท วีเฮลดีแอลจึงเป็นแนวทางใหม่ในการออกแบบวงจรดิจิทัลที่นำทางการศึกษา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Digital System Design by VHDL

Chrukkris Keao-Sa-Ard 35104061

Tawatchai Songsamphant 35104185

Naris Pinyowattayakorn 35104208

Manus Sangworasilp Advisor

1995

ABSTRACT

This thesis is to study how to use VHDL, which is a hardware description language, to design data encryption and decryption digital system by using DES's (Data Encryption Standard) algorithm which can be applied to use for data communication security. Using VHDL to design digital system is to study a new trend which can reduce time and cost in development, and VHDL also supports top-down and bottom-up design methodologies. So the system can be described from architecture level to gate level. Conclude that VHDL is a new way to digital system design that should study.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ภาษาวีเอชดีแอล	3
2.1 ประวัติความเป็นมาของภาษาวีเอชดีแอล	4
2.2 ความสามารถของภาษาวีเอชดีแอล	5
2.3 หลักการสร้างโมเดลโดยภาษาวีเอชดีแอล	7
2.3.1 Top Down Design	9
2.3.2 Modularity	9
2.3.3 Abstraction	11
2.3.4 Information Hiding	12
2.3.5 Uniformity	13
2.4 รูปแบบพื้นฐานของภาษาวีเอชดีแอล	15
2.5 วิธีการเขียนอธิบายในรูปแบบต่าง ๆ	19
2.5.1 Structural Description	20
2.5.2 Behavioral Description	24
2.5.3 Structural and Behavioral Description Summary	29
2.5.4 Data Flow Description	31
2.6 สรุป	35
บทที่ 3 DES	36
3.1 ความปลอดภัยของ DES	36
3.2 ภาพรวมของ DES	38
3.3 การสลับตำแหน่งข้อมูล	39
3.4 การสร้าง Key สำหรับแต่ละรอบ	40
3.5 รอบของ DES	42
3.6 Mangler Function	43
3.7 Weak และ Semi Weak Key	47
บทที่ 4 ขั้นตอนการออกแบบเป็นภาษาวีเอชดีแอล	48
ขั้นตอนที่ 1	48
ขั้นตอนที่ 2	51
ขั้นตอนที่ 3	59

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5 บทสรุปและวิจารณ์	73
บทสรุป	73
บทวิจารณ์	73
กิติกรรมประกาศ	75
บรรณานุกรม	76
ภาคผนวก	



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

	หน้า
รูปที่ 2.1 สิ่งต่าง ๆ ที่สามารถอธิบายด้วยวีเอชดีแอลได้	7
รูปที่ 2.2 การแบ่งย่อยในระดับของการออกแบบฮาร์ดแวร์	9
รูปที่ 2.3 ฮาร์ดแวร์โมดูลซึ่งสร้างจากการสร้างบล็อกของวีเอชดีแอล	10
รูปที่ 2.4 การแบ่งแบบ Hierarchy ของ VHDL Shifter Description	11
รูปที่ 2.5 Applying Abstraction to a ROM Description	12
รูปที่ 2.6 การซ่อนรายละเอียดที่ไม่จำเป็นของระดับ NAND Gate	13
รูปที่ 2.7 แสดงพอร์ต In และ Out ของ AND Gate	16
รูปที่ 2.8 การใช้ชื่อ Entity ใน Entity Declaration และ Architecture Body	17
รูปที่ 2.9 หลาย Architecture Body สำหรับหนึ่ง Entity Declaration	18
รูปที่ 2.10 สัญลักษณ์แสดงสองอินพุตมัลติเพลกเซอร์	20
รูปที่ 2.11 การออกแบบแบบ Hierarchy บน Schematic Editor ของมัลติเพลกเซอร์	20
รูปที่ 2.12 แสดงระดับเขตของสองอินพุตมัลติเพลกเซอร์	21
รูปที่ 2.13 ตัวอย่างโปรแกรมของ Structural Description สำหรับมัลติเพลกเซอร์	22
รูปที่ 2.14 สองอินพุตมัลติเพลกเซอร์ซึ่งมี Structural Description ที่เกี่ยวข้องกัน	23
รูปที่ 2.15 ตัวอย่างโปรแกรมของ Behavioral Description สำหรับมัลติเพลกเซอร์	24
รูปที่ 2.16 ตัวอย่างโปรแกรมของ Behavioral Description สำหรับ Shifter	27
รูปที่ 2.17 เปรียบเทียบตัวอย่างมัลติเพลกเซอร์แบบ Structural และ Behavioral Description	29
รูปที่ 2.18 ตัวอย่างโปรแกรมของ Data Flow Description ของมัลติเพลกเซอร์	31
รูปที่ 2.19 เปรียบเทียบตัวอย่าง Shifter แบบ Behavioral และ Data Flow Description	33
รูปที่ 3.1 โครงสร้างพื้นฐานของ DES	38
รูปที่ 3.2 Initial Permutation ของบล็อกข้อมูล	40
รูปที่ 3.3 Initial Permutation ของ Key	41
รูปที่ 3.4 รอบที่ I สำหรับการสร้าง Ki	41
รูปที่ 3.5 การเข้ารหัสและถอดรหัสของ DES	42
รูปที่ 3.6 การขยาย R ให้เป็น 48 บิต	43
รูปที่ 3.7 Chunk Transformation	44

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

	หน้า
ตารางที่ 3.1 ตารางเอาพุท 4 บิทของ S box 1 (บิทที่ 1 - 4)	44
ตารางที่ 3.2 ตารางเอาพุท 4 บิทของ S box 2 (บิทที่ 5 - 8)	45
ตารางที่ 3.3 ตารางเอาพุท 4 บิทของ S box 3 (บิทที่ 9 - 12)	45
ตารางที่ 3.4 ตารางเอาพุท 4 บิทของ S box 4 (บิทที่ 13 - 16)	45
ตารางที่ 3.5 ตารางเอาพุท 4 บิทของ S box 5 (บิทที่ 17 - 20)	45
ตารางที่ 3.6 ตารางเอาพุท 4 บิทของ S box 6 (บิทที่ 21 - 24)	46
ตารางที่ 3.7 ตารางเอาพุท 4 บิทของ S box 7 (บิทที่ 25 - 28)	46
ตารางที่ 3.8 ตารางเอาพุท 4 บิทของ S box 8 (บิทที่ 29 - 32)	46



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

ปรัชญาวิพจน์ฉบับนี้นำเสนอการออกแบบวงจรรวมดิจิทัลด้วยภาษาวีเอชดีแอล โดยใช้คอมพิวเตอร์ช่วยในการออกแบบ เป็นการออกแบบในแนวใหม่ซึ่งสะดวกรวดเร็วและมีประสิทธิภาพ ภาษาวีเอชดีแอลเป็นภาษาบรรยายการทำงานของฮาร์ดแวร์เพื่อใช้อธิบายการทำงานของวงจรดิจิทัลภาษานั้นประกอบไปด้วยรายละเอียดและส่วนประกอบต่าง ๆ ซึ่งใช้อธิบายพฤติกรรม (Behavioral) หรือโครงสร้าง (Structural) ของระบบ โดยพิจารณาถึงฐานเวลา (Timing) ของระบบเป็นหลักเนื่องจากว่าระบบที่เราจะออกแบบโดยวีเอชดีแอลนั้น ผู้ออกแบบไม่จำเป็นต้องรู้ถึงวงจรภายในว่ามีอะไรต่อกันอย่างไรบ้าง เพียงแต่กำหนดอินพุต เอาท์พุต และฟังก์ชันการทำงานของระบบเขียนเป็นโปรแกรมแสดงการไหลของข้อมูล (Dataflow) , การทำงานของระบบหรือโครงสร้างของระบบขึ้นมา จากนั้นก็ทำการคอมไพล์และซิมูเลทโมเดลที่ออกแบบมาเพื่อทำการวิเคราะห์หาคู่ฟังก์ชันฐานเวลาของระบบว่าตรงตามต้องการหรือไม่ ถ้ามีการแก้ไขอย่างไรก็ทำการแก้ไขซอร์สโคด (Source Code) ใหม่ แล้วทำการคอมไพล์และซิมูเลทซ้ำ ๆ จนกว่าจะได้โมเดลที่มีฐานเวลาของระบบตามต้องการ ซึ่งมีความง่ายและสะดวกรวดเร็วกว่าเมื่อก่อนมากเพราะไม่ต้องเสียเวลากับการสร้างวงจรทางฮาร์ดแวร์จริง ๆ ขึ้นมาทดสอบ ซึ่งทำให้เสียเวลาและค่าใช้จ่ายสูง โมเดลที่ออกแบบโดยใช้วีเอชดีแอลสามารถทำการสังเคราะห์ (Synthesis) เพื่อให้ได้ซีเมติกไดอะแกรม (Schematic Diagram) และเอาไปสร้างเป็นวงจรจริง ๆ ได้ โดยอาจนำเอาไปสร้างเป็นเอเอสไอซี (Application Specific Integrated Circuit) หรือนำไปเบิร์น (Burn) ลง อีพีแอลดี หรือ เอฟพีจีเอ เพื่อนำไปใช้งานจริงต่อไป ประโยชน์ของภาษาวีเอชดีแอลใช้กันมากในการออกแบบชิปเอเอสไอซี หรือออกแบบไมโครโปรเซสเซอร์ โดยมีซอฟต์แวร์หลายตัวสนับสนุนตั้งแต่การคอมไพล์ , ซิมูเลท , การสังเคราะห์ เช่น เมนเตอร์กราฟิกส์ (Mentor Graphics) , วิวลोजิก (Viewlogic) ประกอบกับคอมพิวเตอร์ระดับเวิร์กสเตชันที่มีระบบกราฟิกที่ดีและการประมวลผลด้วยความเร็วสูงในปัจจุบัน ทำให้การออกแบบทุกขั้นตอนเป็นไปอย่างรวดเร็วและมีประสิทธิภาพ ซอฟต์แวร์ซีเออี (CAE) ที่ใช้ในการพัฒนาโครงการนี้ขึ้นมาคือ วิวลोजิก (View Logic™) ตั้งแต่การเขียนซอร์สโคด การคอมไพล์วีเอชดีแอลซอร์สโคด การทดสอบฟังก์ชันการทำงาน การจำลองการทำงาน ตรวจสอบความถูกต้องของวงจร เมื่อได้ซอร์สโคดที่สมบูรณ์ของโมเดลแล้วสามารถนำไปทำการแปลงซอร์สโคดให้อยู่ในรูปซีเมติกไดอะแกรม (Schematic diagram) โครงการนี้ได้ทดลองทำการออกแบบวงจรเข้ารหัสถอดรหัสข้อมูล โดยใช้อัลกอริทึมดีเอส (Data Encryption Standard's Algorithm) ซึ่งเป็นอัลกอริทึมการเข้ารหัสและถอดรหัสข้อมูลที่ใช้กันเป็นมาตรฐานสากลและมีเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้งานเพื่อการศึกษาเท่านั้น ไม่นับค่าตอบแทนไปเสียประเด็นด้านการศึกษาความปลอดภัยสูง โดยผลที่ออกมานั้น สามารถนำมาใช้งานได้จริง ในการศึกษาเรื่องภาษาวีเอชดีแอลไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีเหตุผลเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดีแอลนั้น ผู้จัดทำยอมรับว่ายังเป็นเรื่องใหม่ และมีข้อผิดพลาดหลายประการ จึงมีความบกพร่องและไม่สมบูรณ์อยู่ทั้งในตัวรายงานและโครงการ ซึ่งผู้จัดทำยินดีรับคำติชมและจะปรับปรุงแก้ไขให้ดีขึ้นต่อไป หวังว่ารายงานฉบับนี้จะเป็นประโยชน์ต่อท่านผู้ที่สนใจเพื่อเป็นแนวทางการศึกษาภาษาวีเอชดีแอลต่อไป

ผู้จัดทำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ภาษาวีเอชดีแอล(VHDL)

วีเอชดีแอล(VHDL) ย่อมาจากคำว่า VHSIC Hardware Description Language (VHSIC ย่อมาจาก Very High Speed Integrated Circuit) เป็นภาษาคอมพิวเตอร์ระดับสูง (High Level Language) ซึ่งใช้อธิบายการทำงานของระบบดิจิทัลฮาร์ดแวร์ สามารถใช้อธิบายฟังก์ชันการทำงานได้หลาย ๆ ระดับ ตั้งแต่ระดับบล็อก จนถึงระดับเกต ความซับซ้อนของระบบสามารถจะเขียนได้ตั้งแต่ระดับเกต ประกอบกันจนเป็นระบบที่สมบูรณ์ รูปแบบของภาษาวีเอชดีแอลนั้น จะประกอบไปด้วย 2 ส่วนใหญ่ ๆ ได้แก่ ส่วนของภาษาซีควนเชียล (Sequential Language) และภาษาคอนเคอร์เรนท์ (Concurrent Language) การโปรแกรมด้วยภาษาวีเอชดีแอลสามารถเขียนได้ทั้ง 2 รูปแบบรวมกัน เพราะในการทำงานของระบบใด ๆ ย่อมจะมีการทำงานในแบบ ซีควนเชียล และ คอนเคอร์เรนท์ อยู่รวมกัน นอกจากนี้ตัวภาษาวีเอชดีแอลยังสามารถอธิบายถึงการเชื่อมต่อระหว่างระบบย่อย ๆ เข้าด้วยกันเพื่อให้เป็นระบบใหญ่ได้ ตัวภาษาวีเอชดีแอลนอกจากจะกำหนดรูปแบบไวยากรณ์ (Syntax) ของตัวภาษาแล้ว ยังมีการตรวจสอบความหมายเองตัวภาษาว่าจะซิมูเลชัน (Simulation) ได้หรือไม่ เพราะโปรแกรมที่เขียนโดยวีเอชดีแอลต้องผ่านการซิมูเลชันเพื่อตรวจสอบคุณภาพการทำงาน ฉะนั้นในการคอมไพล์ (Compile) จะมีการตรวจสอบทั้งไวยากรณ์และซิมูเลชันซีแมนติก (Semantics) อย่างไรก็ตามแม้ตัวภาษาจะมีความซับซ้อนในรูปแบบและกฎเกณฑ์ของภาษา แต่การเรียนรู้เพียงบางส่วนของภาษาก็สามารถนำไปใช้งานโดยไม่จำเป็นต้องศึกษารายละเอียดทั้งหมด เนื่องจากตัวภาษาวีเอชดีแอลออกแบบมาให้ใช้สำหรับการออกแบบตั้งแต่วงจรที่มีขนาดเล็กจนถึงวงจรที่มีขนาดใหญ่และซับซ้อน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.1 ประวัติความเป็นมาของภาษาวีเอชดีแอล

ความต้องการภาษานี้เริ่มจากโครงการวีเอชเอสไอซี (VHSIC) ของ Department Of Defence ของสหรัฐอเมริกาเนื่องจากมีบริษัทที่สร้างวีเอชเอสไอซีชิป (Chip) หลายบริษัทได้ร่วมโครงการที่จะพัฒนา ในขณะนั้นหลายบริษัทใช้ภาษาวีเอชดีแอล ซึ่งแตกต่างกันในการที่จะอธิบายการทำงานของตน ด้วยเหตุนี้ทำให้เกิดความแตกต่าง แต่ละบริษัทไม่สามารถแลกเปลี่ยนเทคโนโลยีให้กันและกันได้ ทำให้ DOD เกิดปัญหาในการที่จะพัฒนาและซ่อมบำรุงในภายหลัง จึงเกิดความต้องการภาษาวีเอชดีแอล ซึ่งเป็นมาตรฐานในการที่จะอธิบายถึงตัวแบบ นั้น ๆ ดังนั้น DOD จึงมอบให้บริษัทไอบีเอ็ม (IBM) เท็กซัสอินสตรูเมนต์ (TEXAS INSTRUMENT) และ อินเทอร์เมติกส์ (INTERMETICS) 3 บริษัทร่วมกันพัฒนาและกำหนดมาตรฐานของวีเอชดีแอลขึ้นมา ในปี 1983 หลังจากนั้น วีเอชดีแอลเวอร์ชัน 7.2 (VHDL VERSION 7.2) ได้ทำการพัฒนาและออกเผยแพร่ต่อสาธารณะชนในปี 1985 ได้รับความสนใจเป็นอย่างมากในอุตสาหกรรม โดยเฉพาะอย่างยิ่งบริษัทที่ทำวีเอชเอสไอซีชิป จากผลสำเร็จนี้ทำให้เกิดมาตรฐาน IEEE ของวีเอชดีแอล ในปี 1986 หลังจากนั้นก็มีการพัฒนาขยายขีดความสามารถของภาษาวีเอชดีแอลเพิ่มขึ้น และ DOD ก็มีการปรับปรุงและจดมาตรฐานใหม่ IEEE ในปี 1987 อีกครั้ง ซึ่งเป็นที่รู้จักกันในชื่อของ IEEE STD 1076 - 1987 หลังจากกันยายน 1988 บริษัทใด ๆ ที่ทำการพัฒนาเอเอสไอซี (ASIC) ชิป ใน Department Of Defence ของอเมริกาต้องส่งตัววีเอชดีแอลโมเดล พร้อมกับชุดทดสอบตามมาตรฐานที่ได้กำหนดเอาไว้


2.2 ความสามารถของภาษาวีเอชดีแอล (CAPABILITY)

- ตัวภาษาวีเอชดีแอลสามารถใช้เป็นสื่อกลางในการแลกเปลี่ยนระหว่างผู้ผลิตชิปกับผู้ออกแบบ (CAD Tools)
- ใช้เป็นการสื่อกลางในการแลกเปลี่ยนสื่อสารระหว่างซีเออี(CAE) และซีเอดีทูล(CAD Tools) เช่นตัวภาษาซอร์สโค้ด (Source Code) ของวีเอชดีแอล สามารถคอมไพล์โดยใช้คอมไพเลอร์ (Compiler) และซิมูเลเตอร์ (Simulator) ได้หลายตัวแตกต่างกัน
- ภาษาวีเอชดีแอลสนับสนุนการออกแบบ แบบที่อปดาวน์ (Top Down Design) และแบบบัพทอมอัป(Bottom Up Design) หรือผสมกันทั้ง 2 แบบ
- ตัวภาษาวีเอชดีแอลเป็นแบบทั่วไป (Generic) คือไม่อิงเทคโนโลยีอันใดอันหนึ่งสามารถอิงเทคโนโลยีใดก็ได้ และในขณะเดียวกันก็สามารถสนับสนุนหลาย ๆ เทคโนโลยี
- สนับสนุนการออกแบบทั้งระบบซิงโครนัส (Synchronous) และอะซิงโครนัส (Asynchronous)
- สนับสนุนการออกแบบระบบดิจิทัล ในหลาย ๆ เทคนิค เช่นไฟไนต์สเตตแมชชีน (Finite State Machine) , อัลกอริทึมิก (Algorithmic) หรือสมการบูลีน (Boolean Equation)
- ตัวภาษาวีเอชดีแอลสามารถอ่านและทำความเข้าใจได้โดยมนุษย์
- ภาษาวีเอชดีแอลเป็นมาตรฐานรับรองโดย IEEE และ ANSI ทำให้โมเดลที่ออกแบบโดยภาษาวีเอชดีแอล สามารถเคลื่อนย้ายไปยังระบบใด ๆ ก็ได้ และสามารถนำกลับมาใช้ใหม่ได้
- ภาษาวีเอชดีแอลสนับสนุนรูปแบบการเขียนถึง 3 รูปแบบ ได้แก่ แบบบีเฮฟวิเออร์ (Behavioral Style) ,แบบสตรักเจอร์ล (Structural style) ,แบบคาค้าโฟลว์(Data Flow) หรือสามารถเขียนรวมกันทั้ง 3 รูปแบบ
- สนับสนุนการออกแบบขนาดใหญ่โดยใช้ความสามารถของ ส่วนประกอบ (Component) , ฟังก์ชันโพลซีเจอร์(Function Procedure) และ แพคเกจ(Package)
- ไม่จำเป็นต้องศึกษาซอฟต์แวร์(Software)ซิมูเลเตอร์เพราะซิมูเลชันโมเดลสามารถเขียนได้โดยใช้ภาษาวีเอชดีแอล เช่นกัน
- สามารถเขียนโมเดลได้ขนาดไม่จำกัด ไม่มีข้อจำกัดในตัวภาษาเรื่องขนาดของโมเดล (ขึ้นอยู่กับซอฟต์แวร์)
- สามารถอธิบายตัวแปรที่เกี่ยวกับฟังก์ชันทางด้านเวลา เช่น Propagation Delay , Min-เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนัดใ้ให้นำไปใช้ประโยชน์ทางการค้า Max Delay , Setup , Holding Time , Spike Detection สามารถอธิบายได้ภายในตัวภาษาไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- เจเนริกส์(GENERICS) ช่วยให้เราสามารถสร้างตัวแปรของรูปแบบ (Design)
- โมเดลที่สร้างด้วยภาษาวีเอชดีแอลนั้น ไม่เพียงแต่จะอธิบายฟังก์ชันการทำงานเท่านั้น แต่ยังสามารถอธิบายถึงรายละเอียดของตัวโมเดล เช่น Total Area และ Speed ของโมเดล
- ภาษาวีเอชดีแอลเป็นมาตรฐานที่ใช้โดยบริษัทและผู้ออกแบบหลาย ๆ แห่ง ฉะนั้นจึงเป็นการง่ายที่จะทำความเข้าใจ ถึงแม้ว่าจะมาจากแหล่งต่าง ๆ
- โมเดลที่สร้างขึ้นสามารถจำลองการทำงานได้ เพราะว่าตัวแปลภาษาได้ตรวจสอบไวยากรณ์ทางด้านซิมูเลชันซีแมนติกไว้ด้วย
- การอธิบายโมเดลด้วยแบบบีเฮฟวิเออร์สามารถ Synthesis ไปเป็นระดับเกต - เสถลได้ ถ้าทำตามกฎของ Synthesis Guideline
- มีความสามารถที่ให้เราออกแบบข้อมูลชนิดใหม่ ๆ ได้ทำให้วีเอชดีแอลโมเดล เป็นการออกแบบในระดับสูง ที่ไม่ต้องคำนึงถึงว่าจะสร้างตัวโมเดลนั้นขึ้นมาได้อย่างไร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 หลักการสร้างโมเดลโดยภาษาวีเอชดีแอล
(General VHDL Modelling Principles)



รูปที่ 2.1 สิ่งต่าง ๆ ที่สามารถอธิบายด้วยวีเอชดีแอลได้

วีเอชดีแอลเป็นภาษาที่ใช้สำหรับอธิบายการทำงานของฮาร์ดแวร์ในรูปแบบฟอร์มที่อ่านเข้าใจได้ ซึ่งช่วยในการสร้างและออกแบบวงจรรวมคิจิตอล และ ส่วนประกอบต่าง ๆ อาจใช้อธิบายระบบทั้งระบบ หรืออธิบายเพียงบางส่วน ซึ่งอยู่ในรูปของ Component Block จากนั้นก็ทำการจำลองการทำงาน (Simulate) โดยที่รูปแบบนั้นยังไม่ได้สร้างขึ้นจริง หรือเพียงแต่อยู่ในรูปเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของคำอธิบายเท่านั้น (Textual Format) หลังจากจำลองการทำงานจนได้ตามที่ต้องการจึงนำไปทำการ Synthesis เพื่อให้ได้วงจรเกตเลเวลต่อไป

ประโยชน์จริงของการใช้ วีเอชดีแอลเป็น Design Tools แทนการสร้างต้นแบบ (Prototype) ขึ้นมาจริง คือเราสามารถอธิบาย Product Idea , Product Proposal , Product Specification เป็นลักษณะในรูปของ Text จากนั้นก็นำไปคอมพิวเตอร์เพื่อดู Timing การทำงาน จากนั้นก็ทำการ Refine แก้ไขจนกว่าจะได้ Specification ตามต้องการ เมื่อ Product ได้ผลตามที่ต้องการแล้วจึงนำไปเข้าสู่การ Synthesis เพื่อให้ได้เกตเลเวล Schematic แล้วนำไปสร้างเป็นต้นแบบจริงต่อไป ซึ่งต้นแบบที่สร้างนั้นทำงานได้จริงเพราะได้ทำการ Simulate เรียบร้อยแล้ว เป็นการลดเวลาและค่าใช้จ่ายในการสร้างต้นแบบได้มาก

เนื่องจากว่าภาษาวีเอชดีแอลเป็นภาษาที่มีประสิทธิภาพสูง เราจึงใช้ภาษาวีเอชดีแอลอธิบายฮาร์ดแวร์ เพราะว่ามีข้อดี 2 ประการ คือ

1. เข้าใจได้ง่าย
2. สามารถแก้ไขได้ง่าย

การเข้าใจได้ง่ายมีประโยชน์ต่อใครก็ได้ซึ่งมีความจำเป็นที่จะต้องอ่านรหัส ที่ได้ออกแบบมาแล้วโดยไม่จำเป็นต้องให้ผู้ออกแบบมาอธิบายให้ฟัง ตัวภาษาวีเอชดีแอลอธิบายการทำงานภายในตัวอยู่แล้ว ส่วนอีกประการหนึ่งก็คือ ความต้องการในการเปลี่ยนแปลงฮาร์ดแวร์ ที่ได้ออกแบบแล้ว คือว่า หลังจากทดสอบแล้วพบข้อผิดพลาดซึ่งต้องแก้ไข หรือว่า ระหว่างพัฒนามีการเปลี่ยนแปลงความต้องการของระบบ หรือต้องการเพิ่มการทำงานบางส่วนลงไป ตัวภาษาวีเอชดีแอล นั้นสนับสนุนหลักการต่าง ๆ ให้เขียนแก้ไข และบำรุงรักษาวงจรดิจิทัล ที่มีความซับซ้อนเป็นไปอย่างรวดเร็ว และมีประสิทธิภาพ ซึ่งหลักการมีดังนี้

1. Top Down Design
2. Modularity
3. Abstraction
4. Information Hiding
5. Uniformity

ซึ่งจะอธิบายประโยชน์ของหลักการต่าง ๆ ในหัวข้อต่อไป และแสดงให้เห็นว่า ภาษาวีเอชดีแอลนั้นช่วยในการพัฒนางจรดิจิทัล ขนาดใหญ่และซับซ้อนนั้นให้อ่านเข้าใจได้ง่าย และแก้ไขได้ง่ายอย่างไร

2.3.1. Top Down Design


ในการพัฒนาวงจรรวมดิจิทัล ขนาดใหญ่ที่มีความซับซ้อน เช่น ASIC (Application Specific Integrated Circuit) วิศวกรหรือผู้ออกแบบมักจะมองรูปแบบให้อยู่ในรูปของ Block Diagram เสียก่อน ก่อนที่จะย่อยรูปแบบ ให้ลึกลงรายละเอียดต่อไป ซึ่งภาษาวีเอชดีแอลนั้น อนุญาตให้

- อธิบายการทำงานของแต่ละ Block
- วิเคราะห์การทำงาน (Analyze)
- จัดการแก้ไขและปรับปรุงการทำงานจากผลที่วิเคราะห์เพื่อให้ได้การทำงานตาม

ที่ต้อง-

การ ก่อนที่จะทำการออกแบบให้ละเอียดลงไปในขั้นตอนต่อไป การแก้ไขในขั้นตอนนี้จะทำให้ ลดค่าใช้จ่ายกว่าการแก้ไขในช่วงของการพัฒนาในระดับสร้างซิลิกอนชิป (Silicon Chip)

2.3.2. Modularity




รูปที่ 2.2 การแบ่งย่อยในระดับรายของการออกแบบฮาร์ดแวร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Modularity คือ หลักการในการแยกส่วน (Partitioning) ฮาร์ดแวร์ ออกเป็นส่วนย่อยเล็ก ๆ ลงไป ซึ่งปกติการทำงานของฮาร์ดแวร์ใหญ่ต้องประกอบด้วยฮาร์ดแวร์ย่อย ๆ ลงไป ดังรูปที่ 2.2 แสดงรูปแบบ ซึ่งแสดงวงจรทั้งหมดในรูปเดียว (Flatten Design) หลังจากนั้นตัดออกเป็น ส่วนย่อย ๆ เล็กลงมา เมื่อเราออกแบบโดยใช้ภาษาวีเอชดีแอลหน้าที่การทำงานของแต่ละส่วน สามารถอธิบายได้โดย Module ของ Code (คล้าย Function หรือ Procedure) ซึ่งแสดงการทำงานของแต่ละส่วนย่อยนั้นอย่างชัดเจน ซึ่งการแยกรูปแบบใหญ่ ๆ ออกเป็นส่วนย่อย ๆ นี้ทำให้ง่ายต่อการจัดการและง่ายต่อการทำความเข้าใจ

ตัวภาษาวีเอชดีแอลประกอบขึ้นมาด้วย Language Building Block ซึ่งประกอบไปด้วย 75 Reverse Word และมากกว่า 200 Combination words รูปที่ 2.3 แสดงให้เห็นว่า ภาษาวีเอชดีแอลแต่ละ Module นั้นประกอบด้วย Language Building Block อะไรบ้าง และอธิบายการทำงาน ของ NAND เกท



รูปที่ 2.3 ฮาร์ดแวร์โมดูลซึ่งสร้างจากการสร้างบล็อกของ VHDL

จากรูปที่ 2.4 แสดง Hierarchy Method โดยการแยกส่วนรูปแบบออกเป็น ส่วนย่อย ๆ ส่วนบนสุดอธิบายการทำงาน ของ Shifter ส่วนล่าง ๆ ลงมาคือการแยกส่วนของ Shifter ออก เป็นฟลิปฟลอป จาก ฟลิปฟลอป แยกเป็น NAND เกท ภายใน Shifter ได้ อธิบายการทำงาน โดยใช้การต่อกันของฟลิปฟลอป ในระดับต่ำลงมา ฟลิปฟลอปก็เกิดจากการใช้ NAND เกท ต่อกัน 2 ตัว ในระดับต่ำลงมาอีกก็เป็น NAND เกท ซึ่งมีการอธิบายการทำงานอยู่ภายใน ซึ่งแต่ละ Module จะมีคำอธิบายการทำงานในตัวของมันเองอยู่แล้ว คำอธิบายภายในแต่ละ Module มีไว้ เพื่อให้สามารถใช้ฟลิปฟลอป Module ได้ ส่วน ฟลิปฟลอป Module ก็อธิบายการเชื่อมต่อไว้ อย่างดีทำให้สามารถเชื่อมต่อกับ NAND เกท ในระดับต่ำสุดได้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ประโยชน์อย่างหนึ่งของการแยกส่วนฟลิปฟลอป และ NAND เกท ออกจากกัน เนื่องจากทำให้ง่ายในการที่จะใช้ NAND เกทตัวนี้ในรูปแบบไฮเลเวล (High Level) ตัวอื่น ๆ ทำให้นำออกใช้ได้อีก และลดความซับซ้อนในการใช้อุปกรณ์ส่ง เป็นการง่ายที่จะแก้ไขการทำงานของ Shifter โดยปราศจากการแก้ไข Flip-Flop และ NAND เกท จากประโยชน์ที่ได้ของ Modularity นี้ทำให้รูปแบบที่เราออกแบบนั้นง่ายต่อการเข้าใจและแก้ไขได้เสมอ

2.3.3. Abstraction


คำนิยามของรูปแบบจะอธิบายการทำงานของตัวรูปแบบ มากกว่าที่จะอธิบายถึงว่าจะพัฒนาตัว รูปแบบนั้นอย่างไร หลักการนี้จะมีความสัมพันธ์อย่างใกล้ชิดกับหลักการ Modularity ในรูปที่ 2.4 Flip-Flop เป็นนิยามในการใช้ NAND เกท และ Shifter นิยามการใช้ฟลิปฟลอป



รูปที่ 2.4 การแบ่งแบบ Hierarchy ของ VHDL Shifter Description

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.5 แสดงอีกวิธีการหนึ่งซึ่งแสดงถึงการอธิบายการทำงานของรูปแบบโดยใช้ VHDL ในหลาย ๆ ระดับของการนิยาม ROM (Read Only Memory) อธิบายโดยใช้ภาษาระดับสูงไฮเลเวล แสดงถึงตำแหน่ง (Address) ต่าง ๆ ซึ่งเก็บข้อมูลไว้ในตำแหน่งนั้น ๆ ที่ระดับนี้ไม่ต้องการใจถึง Address Line , Data Line หรือ Control Line เราสามารถพุ่งจุดสนใจไปที่ขนาดของข้อมูล โดยไม่ต้องคิดถึงสัญญาณควบคุมต่าง ๆ มากมายภายใน เพราะว่าส่วนนั้นจะถูกจัดการเองในระดับต่ำลงมา ในระดับล่างลงมาเราสามารถอธิบายการทำงานของสัญญาณแต่ละเส้นภายใน ROM ในการจัดการสัญญาณภายในทุกเส้นภายในการที่จะอ่านข้อมูลหรือโปรแกรมข้อมูลใน ROM ถ้าต้องการเปลี่ยนค่าข้อมูลภายใน ROM เราควรขึ้นมาแก้ไข ในระดับที่สูงขึ้นมา (High Level) จะทำให้ง่ายกว่าในการที่จะควบคุมสัญญาณภายใน ซึ่ง




รูปที่ 2.5 Applying Abstraction to a ROM Description

เราจะเห็นว่าในแต่ละระดับมีความเหมาะสมแตกต่างกันไป และตรงจุดนี้เองทำให้รูปแบบที่เราออกแบบง่ายต่อการแก้ไขโดยการใส่ประโยชน์ของ Abstraction

2.3.4. Information Hiding

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อเราทำการเขียน VHDL Code ขึ้นมาเพื่ออธิบายการทำงานของฮาร์ดแวร์ตัวหนึ่ง บางครั้งเราอาจต้องการที่จะซ่อนรายละเอียดการพัฒนา Module นั้น ๆ โดยไม่ต้องการให้ส่วน Module อื่น ๆ รู้การทำงานภายใน Information Hiding มีประโยชน์คือ ทำให้รูปแบบภาษาวีเอชดีแอลนั้นสามารถจัดการได้ง่าย และสามารถอ่านและทำความเข้าใจได้ง่ายกว่า หลักการนี้จะใช้สนับสนุนหลักการ Abstraction คือจะสนใจรายละเอียดในการใช้งานมากกว่าจะสนใจว่ารูปแบบนั้นจะถูกสร้างขึ้นอย่างไร มีวงจรอย่างไรบ้าง เป็นต้น การซ่อนรายละเอียดภายใน Module ทำให้ความสนใจของผู้ออกแบบสนใจไปในส่วนที่สำคัญมากกว่า ในส่วนที่ไม่น่าสนใจจะซ่อนไว้และเข้าถึงไม่ได้ ในรูปที่ 2.4 คำอธิบายของ NAND เกทนั้น



รูปที่ 2.6 การซ่อนรายละเอียดที่ไม่จำเป็นของระดับ NAND เกท

จะถูกปิดบังเอาไว้จากคนที่เขียนอธิบายฟลิปฟลอป ดูรูปที่ 2.6 คนที่เขียนอธิบายการทำงานของฟลิปฟลอป ไม่ต้องสนใจเลยว่า NAND เกท จะทำงานอย่างไร จะต่อกันภายในอย่างไร โดย NAND เกท สามารถเขียนขึ้นมาแล้วคอมไพล์เก็บไว้ใน Library ผู้ที่ออกแบบฟลิปฟลอป ระดับสูงขึ้นมาเพียงแต่ต้องรู้ว่าจะเชื่อมต่ออินพุต/เอาต์พุตของ NAND เกท มาใช้งานได้อย่างไร โดยไม่ต้องสนใจว่า NAND เกท จะถูกสร้างและพัฒนาอย่างไร และประโยชน์อีกอย่างของ Information Hiding ก็คือป้องกันข้อมูลภายใน ในกรณีที่แจกจ่าย วีเอชดีแอลโมเดล ไปยังที่อื่น ๆ เช่น ส่งไปให้อีกบริษัทใช้พัฒนาร่วมกับวีเอชดีแอลอื่น ๆ โดยเป็นการแจกจ่าย อาจส่งไปแค่ภาษาวีเอชดีแอลที่คอมไพล์แล้ว ไม่ต้องส่งตัวซอสโค้ดไป ทำให้เราป้องกันทรัพย์สินทางปัญญาได้ในอีกระดับหนึ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

2.3.5. Uniformity

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Uniformity เป็นหลักการอีกอย่างที่ช่วยในการอธิบายฮาร์ดแวร์ด้วยภาษาวีเอชดีแอล หมายถึงการสร้าง Module ของรหัสในลักษณะคล้ายกันโดยใช้ตัวภาษา VHDL Building Block ทำให้เกิดการเขียน รหัสที่ดูอย่างเช่น มีการใช้ย่อหน้า มีการใช้คำอธิบาย (Comment) เป็นต้น ทำให้การพัฒนา Module อ่านและทำการเข้าใจง่าย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



2.4 รูปแบบพื้นฐานของภาษา

Primary Language Abstraction

ระหว่างการออกแบบ นักออกแบบมักจะพยายามย่อขนาดวงจรออกเป็นส่วนย่อย ๆ เพื่อที่จะจัดการได้ง่ายขึ้นภาษาวีเอชดีแอล สนับสนุนการแยกส่วนฮาร์ดแวร์ และทำให้ง่ายที่จะเขียนพฤติกรรมการทำงานของแต่ละส่วนย่อย ๆ นั้น บางที Unit ย่อย ๆ สามารถใช้ได้หลาย ๆ ส่วนของวงจรที่เราจะออกแบบ หรือแม้กระทั่งนำไปใช้ได้ในรูปแบบอื่น ๆ รูปแบบพื้นฐานของภาษา วีเอชดีแอล ในการสร้าง Hardware โมเดล ก็คือ Design Entity ซึ่งสามารถแทน เซล , ชิพ , บอร์ด หรือ ระบบย่อย (Subsystem) ได้

Design Entity ประกอบด้วย 2 ส่วนใหญ่คือ ส่วนของ Entity Declaration และส่วนของ Architecture Body

Entity Declaration และ Architecture Body เป็น 2 ส่วนหลักที่สำคัญของภาษา VHDL Language Library คือ ส่วนของ Hardware Description หรือ โมเดลซึ่งสามารถจะอยู่ใน Design File ใด ๆ หรือถูกคอมไพล์อยู่ใน Design File หลาย ๆ File ที่แยกจากกัน ความสามารถอันนี้ทำให้นักออกแบบสามารถจัดวางวงจรให้เป็น Module เขียนอธิบายแต่ละ Module จากนั้นก็คอมไพล์แต่ละ Entity แยกจากกัน โดยมี Architecture Body ของแต่ละ Entity ที่แตกต่างกันออกไป การประกาศ Entity Declaration เป็นการกำหนดการเชื่อมต่อ (Interface) ระหว่าง Design Entity กับวงจรส่วนอื่น ๆ ภายนอก โครงสร้างของ Entity Declaration แสดงตัวอย่างต่อไปนี้



Entity identifier is

Entity_header

--(generic and/or port clause)

Entity_declarative_part

--(Declarations for


--subprograms,types,signal,...)

begin

Entity_Statement_part


end identifier;

Entity Identifier คือชื่อของ Entity ที่เรากำหนดขึ้น แต่ละ Design Entity รับข้อมูลจากภายนอกโดย Port Mode In และส่งข้อมูลออกไปภายนอกโดย Port Mode Out จากรูปที่ 2.7 ตัวอย่างดังต่อไปนี้แสดง Entity Declaration (รวม Port Clause ด้วย) ของ AND เกท 2 Input



รูปที่ 2.7 แสดงพอร์ต In และ Out ของ AND เกท

Architecture Body อธิบายความสัมพันธ์ระหว่างอินพุตและเอาต์พุตของ Design Entity โครงสร้างของ Architecture แสดงดังต่อไปนี้



Identifier และ Entity name คือ words ที่คุณจะต้องเขียนไว้ใน ภาษาวีเอชดีแอลโค้ด สิ่งสำคัญที่จะต้องคำนึงถึงก็คือ ชื่อของ Entity name ใน Architecture Body จะต้องสัมพันธ์กัน ดังแสดงในรูปที่ 2.8

นี่คือแบบกำหนดพฤติกรรมการทำงานหรือโครงสร้างของ Design Entity ใน Architecture Body โดยใช้วิธีการเขียนอธิบายโดยใช้ภาษาวีเอชดีแอล(Design Description Methods) ดังรูปที่ 2.9 และ Design Entity ซึ่งมี Architecture Body มากกว่า 1 Architecture โดยนักออกแบบจะต้องเขียน Entity Declaration (ชื่อควรเป็น "Trfc_lc") แล้วก็คอมไพล์ หลังจากนั้นจึงเขียนและคอมไพล์ส่วนของการบรรยายแบบบีเฮฟวีเออร์ของวงจรซึ่ง Architecture name ควรเป็น "Behav" ดังแสดงที่มุมล่างด้านขวาของ Architecture Body 1 เมื่อพอใจกับการทำงาน บีเฮฟวีเออร์ของวงจรที่ออกแบบแล้ว (ที่ระดับ High-Abstraction) เราสามารถที่จะเขียน Architecture Body ขึ้นมาอีกเพื่อเป็นการทดสอบ การทำงานของวงจร ณ ที่ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระดับ Low-Abstraction Architecture 2 รูปที่ 2.9 แสดงโครงสร้างและรายละเอียดการไหลของข้อมูล (Data Flow) ซึ่งมี Architecture name คือ “Dflow” หลังจากนั้นเราจึงทำการ Simulate Design ที่ระดับนี้จากนั้นทำการแก้ไขปรับปรุงจนได้ผลการทำงานที่น่าพอใจ

```

ENTITY and2 IS
  PORT (a, b: IN bit ;
        q: OUT bit) ;
END and2 ;


ARCHITECTURE example OF and2 IS
  --declarations here
BEGIN
  --statements here
END example;

```

Same entity name
in both places.

รูปที่ 2.8 การใช้ชื่อ Entity ใน Entity Declaration และ Architecture Body

ระดับการเขียนอธิบายด้วยภาษาวีเอชดีแอล ขั้นต่ำสุด (Lowest Abstraction Level) คือ การเขียนในแบบโครงสร้าง Structural Description ซึ่งเป็นการอธิบายการทำงานของวงจร ณ ระดับ Component Level Architecture Body 3 รูปที่ 2.9 แสดงให้เห็นถึงการอธิบายในระดับ Structural ชื่อ Architecture นี้คือ “Struct” ในการใช้วิธีการอธิบายที่แตกต่างกัน 3 วิธีนี้ ทำให้เราสามารถพัฒนาออกแบบ Design 1 ตัว โดยใช้วิธีการ Top-Down Design ในแต่ละ Abstraction Level จะถูกเขียนและเก็บไว้ใน Design File แยกจากกัน



รูปที่ 2.9 หลาย Architecture Body สำหรับหนึ่ง Entity Declaration

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



2.5 วิธีการเขียนอธิบายในรูปแบบต่าง ๆ

Design Description Methodes

ภาษาวีเอชดีแอล เป็นวิธีการเขียนอธิบายการทำงานของฮาร์ดแวร์ ในลักษณะของ Textual Format แทนที่จะใช้ Schematic Diagram เหมือนเมื่อก่อน หัวข้อต่าง ๆ ดังนี้คือ วิธีการเขียนอธิบาย ภาษาวีเอชดีแอลในหลาย ๆ วิธีเพื่อที่จะอธิบาย Hardware Architecture

- Structural Description Method อธิบายตัวรูปแบบ ในรูปแบบของการเชื่อมต่อ Component ต่าง ๆ เข้าด้วยกัน


- วิธีการบรรยายแบบบีสเฟวีเออร์อธิบายฟังก์ชันการทำงานของรูปแบบฮาร์ดแวร์ ในรูปแบบของ Circuit , Signal ที่ตอบสนองกับสัญญาณที่รับเข้ามาจากภายนอก พฤติกรรมการทำงาน (Hardware Behavior) จะถูกอธิบายด้วย Algorithm โดยไม่ว่าจะสร้างขึ้นมาอย่างไร

- Data Flow Description Method มีความคล้ายคลึงกับ Register-Transfer Language วิธีการนี้อธิบายฟังก์ชันการทำงานของรูปแบบ โดยการกำหนดการไหล (Flow) ของข้อมูลจากอินพุต หรือ รีจิสเตอร์ ไปยังตัวเอาต์พุต หรือ รีจิสเตอร์ อีกตัววิธีการทั้ง 3 แบบที่ใช้อธิบาย Architecture ของ Hardware สามารถอธิบายรวมกันโดยใช้ทั้ง 3 แบบต่อ 1 รูปแบบก็ได้


2.5.1 Structural Description

ในส่วนนี้จะอธิบายในส่วนของภาษาเพียงบางส่วนในการที่จะแสดง VHDL Structural Description โดยใช้ตัวอย่างคือ มัลติเพล็กซ์เซอร์ 2 อินพุต จะไม่ได้อธิบายโครงสร้างของภาษาในส่วนนี้ทั้งหมด เพียงต้องการยกตัวอย่างให้เห็นเท่านั้น รายละเอียดทั้งหมดให้ดูได้ที่ VHDL Reference Manual

VHDL Structural Description เป็นวิธีการอธิบายตัวรูปแบบฮาร์ดแวร์ ที่คล้ายกับแสดงโดยใช้ Schematic Diagram เพราะว่าแสดงให้เห็นถึงการเชื่อมต่อของส่วนประกอบ ตัวอย่างต่าง ๆ ที่จะแสดงให้เห็นในส่วนต่อไปนี้เป็น การเปรียบเทียบวงจรง่าย ๆ 1 วงจร ซึ่งแทนด้วย VHDL และแทนด้วย Schematic Diagram ว่าเป็นอย่างไร




รูปที่ 2.10 สัญลักษณ์แสดงสองอินพุตมัลติเพล็กซ์เซอร์



รูปที่ 2.11 การออกแบบแบบ Hierachy บน Schematic Editor ของมัลติเพล็กซ์เซอร์

รูปที่ 2.10 แสดงสัญลักษณ์ของ มัลติเพล็กซ์เซอร์ 2 อินพุต วงจร MUX นี้เป็นการออกแบบเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่สงวนสิทธิ์ในการนำไปใช้ประโยชน์ด้านวิศวกรรมแบบใดลักษณะของ Hierarchical Design (รูปที่ 2.11) ซึ่งวงจรในระดับล่างสุดเป็น Schematic ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งยังมีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Diagram หรืออยู่ในรูปแบบของการอธิบายถึงการเชื่อมต่อภายใน ดังรูปที่ 2.12 (หมายเหตุ - จะสังเกตเห็นว่าชื่อ Pin ใน MUX Symbol ในรูปที่ 2.10 จะตรงกับชื่อ Net ของอินพุต/เอาต์พุต ของ Schematic ในรูปที่ 2.12



รูปที่ 2.12 แสดงระดับเกทของสองอินพุตมัลติเพลกเซอร์

รูปที่ 2.13 แสดง VHDL Structural Description ของมัลติเพล็กเซอร์ 2 อินพุต โดย VHDL Code สามารถเขียนส่วนประกอบ โดยการเขียน Double Dash (--) ข้อความหรืออักขร ใด ๆ ที่อยู่หลังจากเครื่องหมายจะถูกมองว่าเป็น Comment ไม่สนใจโดย Compiler (บรรทัด 1,2,5,7,17,19 ถึง 21,24 ในรูปที่ 2.13) Comment ทำให้รหัสอ่านง่าย

```

1 ENTITY mux IS           -- Entity Declaration
2 PORT(d0,d1,set : IN bit ; q : OUT bit); -- Port Clause
3 END mux;
4
5                          -- Architecture Body
6 ARCHITECTURE struct OF mux IS
7 COMPONENT and2
8 PORT (A,B : IN bit; c : OUT bit);
9 END COMPONENT;
10 COMPONENT or2
11 PORT (a,b : IN bit; c : OUT bit);
12 END COMPONENT;
13 COMPONENT inv
14 PORT (a : IN bit; c : OUT bit);
15 END COMPONENT;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

17 SIGNAL aa,ab,nset : bit;    --Signal Declaration
18
19 FOR u1 : inv USE ENTITY WORK.invt(behav); -- config.
20 FOR u2,u3 : and2 USE ENTITY WORK.and_g(dFlow); -- specif.
21 FOR u4 : or2 USE ENTITY WORK.or_g(arch1); --
22
23 BEGIN
24     u1 : inv PORT MAP (sel,nset); -- Architecture Statement Part
25     u2 : and2 PORT MAP (nset,d1,ab);
26     u3 : and2 PORT MAP (d0,sel,aa);
27     u4 : or2 PORT MAP (aa,ab,q);
28 END struct;

```

รูปที่ 2.13 ตัวอย่างโปรแกรมของ Structural Description สำหรับมัลติเพลกเซอร์


มัลติเพลกเซอร์ 2 อินพุต แสดงในรูปที่ 2.13 เป็นวงจรพื้นฐาน Entity Declaration อยู่ที่ด้านบน บรรทัด 1 ถึง 3 กำหนดการ Interface Design Entity และสถาปัตยกรรมหรือวงจรอื่น ๆ ภายนอก

Entity Declaration มี Port Clause ซึ่งบอกช่องสัญญาณอินพุต (Input Channels) (d0,d1 และ set) และช่องสัญญาณเอาต์พุต (Output Channels) (q) สัญญาณของแต่ละ Channel ถูกกำหนดให้เป็น บิต คือมีสถานะเป็น 0 กับ 1 ซึ่ง Entity Declaration นี้สามารถเปรียบเทียบกับ MUX Symbol ใน Schematic รูปที่ 2.11 ได้

Architecture Body ในรูปที่ 2.13 (บรรทัดที่ 6 ถึง 28) อธิบายความสัมพันธ์ระหว่าง Design Entity Input และ Output ในลักษณะของโครงสร้าง Architecture นี้สามารถทำงานได้เหมือนกับ Schematic ดังรูปที่ 2.11 Component หลาย ๆ ตัว (AND2 , OR2 , INV) ที่ประกอบรวมกันจนเป็น MUX Design Entity ในรูปที่ 2.13 ถูกประกาศไว้ในส่วนของ Architecture Declaration (บรรทัด 7 ถึง 15) Signal (aa , bb , nset) ถูกประกาศไว้ใน Architecture Body (บรรทัดที่ 17) ด้วยเช่นกัน เพื่อที่จะแทน เอาต์พุตของ AND เกท 2 ตัว (U2 , U3) และ Inverter (U1)

Configuration Specification ในบรรทัดที่ 19 ถึง 21 เชื่อมเอาส่วนประกอบแต่ละตัวที่ประกาศไว้เข้ามายัง Design Entity เพื่อบอก Design Entity ว่าส่วนประกอบแต่ละตัวทำงานอย่างไร ยกตัวอย่างเช่น ส่วนประกอบ U1 ในบรรทัดที่ 24 รูปที่ 2.13 ถูกกระโดดมายัง Architecture Body ที่ชื่อ "Behav" สำหรับ Design Entity ที่เรียกว่า Invt

Architecture Statement Part (บรรทัดที่ 24 ถึง 27) อธิบายการเชื่อมต่อ (Connection) ระหว่างส่วนประกอบที่ประกอบด้วย Design Unit ในส่วนนี้จะมีการประกาศการใช้ Component รูปที่ 2.14 แสดงให้เห็นว่า Schematic Sheet ที่มี MUX Symbol มีความเกี่ยวข้องกับ VHDL Structural Description อย่างไร แทนที่จะใช้การลากเส้นใน Schematic Sheet VHDL Structure Description กำหนดการเชื่อมต่อภายในของส่วนประกอบ



รูปที่ 2.14 สองอินพุตมัลติเพลกเซอร์ซึ่งมี Structural Description ที่เกี่ยวข้องกัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.2 Behavioral Description

ในส่วนนี้จะเป็นการอธิบายถึงส่วนสำคัญของภาษาส่วนหนึ่ง นั่นคือ Behavioral Description โดยใช้วงจรถูกได้ยกตัวอย่างมาแล้วก่อนหน้านี้ คือ MUX และ 4 Bit Shifter หลังจากอ่านส่วนที่ได้อธิบายไปก่อนหน้านี้ คือ Structural Description เราสามารถเปรียบเทียบกันได้ระหว่างการอธิบายด้วย Behavioral Description กับ Structural Method ว่าแตกต่างกันอย่างไร

VHDL Behavioral Description แทนฟังก์ชันการทำงานของรูปแบบ ในรูปแบบของวงจรถ และสัญญาณที่ตอบสนองต่อการกระตุ้นการจากภายนอก แสดงในรูปที่ 2.11 ถึง 2.14 พฤติกรรมการทำงานของ MUX ถูกกำหนดด้วยการเชื่อมต่อระหว่าง Inverter, AND เกท และ OR เกท ซึ่งฟังก์ชันของเกทแต่ละตัวนี้เป็นที่เข้าใจกันคืออยู่แล้ว ในรูปแบบที่มีความซับซ้อนมากขึ้น ส่วนประกอบ U1 ถึง U5 ในรูปที่ 2.13 ต้องสามารถแทนด้วย Entity ที่มีฟังก์ชันการทำงานแต่ละส่วนประกอบ ด้วย Behavioral Description

VHDL Description แสดงในรูปที่ 2.14 แสดง Behavioral Description แทนที่จะเป็นแบบ Structure Description เหมือนหัวข้อก่อนหน้านี้ ในครั้งนี้เราสามารถวาง MUX Symbol ลงใน Schematic Sheet แต่ในที่นี้เราใช้ Behavioral ของส่วนประกอบระหว่างการทำ Circuit ซิมูเลชัน รูปที่ 2.15 แสดงภาษาวีเอชดีแอลโค้ด ซึ่งกำหนดการทำงานของ MUX ในรูปแบบ Behavioral

Behavioral Description ในรูปที่ 2.15 และ Structural Description ในรูปที่ 2.13 ทั้งคู่มี Entity Declaration และ Architecture Body เช่นกัน ในทางปฏิบัติเราไม่จำเป็นต้องเขียน 2 Architecture Body ไว้ในไฟล์เดียวกัน (ซึ่งสามารถทำได้) เราควรเขียน Entity Declaration ไว้ที่ไฟล์หนึ่ง แล้วเขียน Behavioral Description ไว้ที่อีก File หนึ่ง และ Structural Description ไว้ที่อีกไฟล์เช่นกัน ในการออกแบบจริง ๆ หลังจากการเขียน (Write) และ คอมไพล์ Entity Declaration เสร็จเรียบร้อยแล้ว ขั้นตอนต่อไปควรเขียน Behavioral Architecture เป็นขั้นตอนต่อไปในการที่จะทดสอบการทำงานของวงจรถโดยรวมทั้งหมด หลังจากนั้นเราจึงทำการเขียน Simulate และ Refine ฟังก์ชันการทำงานของโมเดลจนกว่าจะทำงานได้ถูกต้อง จึงจะทำการเขียน Structural Architecture จากนั้นก็เปลี่ยน Structural Description เข้าไปแทนที่ Behavioral Description เพื่อที่จะทำการ Simulate คู่อีกครั้ง

```

1 ENTITY mux IS          -- Entity Declaration
2 PORT (d0,d1,set : IN bit; q : OUT bit); --Port Clause
3 END mux;
```

เอกสารนี้เป็นเอกสารที่สแกนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใด ARCHITECTURE behav OF mux IS หากหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

6 BEGIN
7 f1 :                -- Process Statement
8 PROCESS (d0,d1,set)  -- Sensitivity List
9 BEGIN
10 IF sel = '0' THEN  -- Process Statement Part
11 q <= d1;
12 ELSE
13 q <= d0;
14 END IF;
15 END PROCESS f1;
16 END behav;

```

รูปที่ 2.15 ตัวอย่างโปรแกรมของ Behavioral Description สำหรับมัลติเพลกเซอร์

Behavior Description Mode มีประโยชน์ต่อการกำเนิดสัญญาณอินพุตขึ้นมาทดสอบ VHDL โมเดล ในส่วนอื่น ๆ เมื่อต้องการทำซิมูเลชัน เช่น เราต้องการออกแบบ Traffic Light Controller โดยใช้ Structural Description และเราต้องการจะทดสอบโมเดลนั้นโดยที่ Traffic Light Controller นั้น อินพุตจะต้องรับจาก Sensor ที่ต่อเข้ามา สำหรับการซิมูเลชัน เราต้องเขียน Behavior Description โมเดล ขึ้นมาเพื่อจำลองสัญญาณที่ออกจาก Sensor (แทนการสร้างจริง ๆ)

ข้อแตกต่างที่เห็นได้ชัดระหว่าง Structural และ Behavioral Description ของ MUX คือ Architecture Body ดังรูปที่ 2.15 มี Process Statement ซึ่งแทนการทำงานที่เป็นอิสระ กำหนดพฤติกรรมการทำงานของฮาร์ดแวร์ หรือส่วนใดส่วนหนึ่งของรูปแบบ รูปแบบของการเขียน Process Statement แสดงดังต่อไปนี้

Process Statement.....label:

```

Process (sensitivity_list)
    Process_declarative_part
begin
    Process_Statement_part
end Process label;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Process Statement ในรูปที่ 2.15 Process Label f1 ตามด้วยเครื่องหมาย Colon ; (บรรทัดที่ 7) Process Label เป็น Optional แต่มีประโยชน์ในการที่จะช่วยแยกให้เห็นความแตกต่าง Process หลายตัวให้รูปแบบใหญ่ ๆ

ในวงเล็บที่ต่อจาก "Process" คือ Option Sensitivity List ดังรูปที่ 2.15 (บรรทัดที่ 8) ประกอบไปด้วยสัญญาณ (d0 , d1 , sel) ระหว่างการทำซิมูเลชัน ถ้าสัญญาณใดสัญญาณหนึ่งใน Sensitivity List เกิดการเปลี่ยนแปลง State , Process จะทำการ Execute และ State ของเอาต์พุต ก็จะเป็นไปตามเช่นกัน แต่ละ Process ในการออกแบบวีเอชดีแอล จะ Execute 1 ครั้งระหว่างการทำ Initialize VHDL Hardware โมเดล

หัวในสำคัญของ Process Statement ในรูปที่ 2.15 คือ If Statement ที่อยู่ใน Process Statement Part รูปแบบพื้นฐานของการเขียน If Statement แสดงดังข้างล่าง

```

If Statement.....if condition then
                                sequence_of_sStatements
else if condition then
                                sequence_of_Statements
else
                                sequence_of_Statements
end if;

```

If Statement ในภาษาวีเอชดีแอล จะถูกตีความคล้าย ๆ กับประโยคในภาษาอังกฤษ ยกตัวอย่างจากประโยคข้างล่าง

If the traffic light is green then proceed across the intersection or else (if the traffic light is not green) remain stopped.

ในประโยคนี้จะอยู่ในสภาวะทำงานก็ต่อเมื่อไฟเป็นสีเขียว ก่อนที่คำสั่งต่าง ๆ จะถูก Execute "else" Statement จะเป็นทางเลือกอีกทางหนึ่ง เมื่อสถานะอื่นที่ไฟไม่เป็นสีเขียวตรงตามเงื่อนไข

If Statement ในรูปที่ 2.15 (บรรทัดที่ 10 ถึง 14) สามารถเขียนได้ใหม่ดังรูปต่อไปนี้

```

if Signal sel(select) is equal to 0 , then assign the value of the Waveform on
Signal d1 to target Signal q or else assign the value of the Waveform on Signal d0 to target

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อใดก็ตามที่สภาวะภายใน if condition หรือ else condition ในตัวอย่าง ได้รับสภาพความตรงตามเงื่อนไข ($sel = '0'$ หรือสภาวะตรงข้ามของ $sel \neq '0'$) target Signal q จะถูก Modified ตามความเหมาะสม ซึ่งขึ้นอยู่กับ Signal Assignment Statement รูปแบบพื้นฐานของ Signal Assignment มีดังนี้

Signal Assignment Statement : target (= transport Waveform)

(Note transport Optional)

Signal Assignment Statement ประโยคแรกในรูปที่ 2.15 คือ

$q \leq d1;$

ประโยคนี้จะทำการกำหนดสัญญาณ d1 ให้แก่สัญญาณ q (Optional transport) ไม่ได้ใช้ในตัวอย่างนี้ Signal Assignment delimiter ประกอบด้วยตัวอักษรพิเศษ 2 ตัวคือ บางครั้งเรียกว่า compound delimiter ประโยค Signal Assignment Statement อันที่สองคือ

$q \leq d0;$

จะทำการ Assign Waveform ให้กับสัญญาณ q การใช้งานอีกอย่างของ compound delimiter คือใช้เป็น relational operator “น้อยกว่าหรือเท่ากับ” เช่นประโยคตัวอย่างดังนี้

If Z <= '1' Then

สรุปว่า Signal Assignment delimiter <= ใช้สำหรับ Assign ค่าที่อยู่ทางขวามือให้กับสัญญาณที่อยู่ด้านซ้ายมือ และ delimiter ตัวเดียวกันนั้นก็ใช้ในการทำ relational operator เปรียบเทียบ “น้อยกว่าหรือเท่ากับ” ใช้ในการเปรียบเทียบ condition ใน If Statement ตัวอย่างในรูปที่ 2.16 แสดงการเขียน VHDL Behavioral Description ของ 4 bit Shifter เพื่อแสดงให้เห็นว่า accurate และ Succinct ของ VHDL Description เป็นอย่างไรเมื่อเปรียบเทียบกับรูปแบบของ textual Description ดังนี้

The four bit shifter has four input data lines and two control lines. When both control lines 1 are low , the input levels are passed directly to the corresponding output. When control line 0 is high and control line is low , output line 0 is low; input line 0 is passed to output line 1; input line 1 is passed to output line 2; and input line 2 is passed to output line 3.

When control line 0 is low and control line 1 is high; input line 2 is passed to output line 1; input line 3 is passed to output line 2; and output line 3 is low. When both control lines are high , input line 0 is passed to both output line 0 and line 1; input line 1 is passed to output line 2; and input line 2 is passed to output line 3.

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของสำนักงานเพื่อการศึกษาระดับสูง ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

1 ENTITY Shifter IS Entity Declaration

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

2 PORT (shftin   : IN bit_vector(0 to 3); -- Port Clause
3     shftout   : OUT bit_vector (0 to 3);
4     shftctl   : IN bit_vector (0 to 1));
5 END Shifter;
6
7 ARCHITECTURE behav OF Shifter IS -- Architecture Body
8 BEGIN
9     f2 : -- Process Statement
10    PROCESS(shftin , shftctl)
11    VARIABLE Shifted : bit_vector(0 to 3) -- Process Declaration Part
12    BEGIN
13    CASE shftctl IS
14        WHEN "00" => shifted := shftin;
15        WHEN "01" => shifted := shftin(1 to 3) & '0';
16        WHEN "10" => shifted := '0' & shftin(0 to 2);
17        WHEN "11" => shifted := shftin(0) & shftin(0 to 2);
18    END CASE;
19    shftout <= shifted AFTER 10 ns;
20    END PROCESS f2;
21    END behav;

```

รูปที่ 2.16 ตัวอย่างโปรแกรมของ Behavioral Description สำหรับ Shifter

2.5.3 Structural and Behavioral Description Summary

สรุป Structural และ Behavioral Description ได้ดังนี้

VHDL Structural Description เป็นการกำหนดการเชื่อมต่อส่วนประกอบต่าง ๆ ในวงจรที่เราสร้างขึ้น ส่วน Behavioral Description เป็นการอธิบายถึง Algorithm ของวงจร และการทำงานของ Input/Output ภายในว่ามีการตอบสนองอย่างไรต่อสัญญาณภายนอก Design Entity เป็น Unit พื้นฐานของ Hardware Description ใช้แทนการทำงานของ เซล , ชิพ , บอร์ด หรือระบบย่อย ทั้ง Structural และ Behavioral Description มีการประกาศ Design Entity โดยใช้ Entity Declaration ส่วน Architecture Body ของแต่ละ Entity มีไว้เพื่ออธิบายความสัมพันธ์ระหว่างอินพุตและเอาต์พุต ของ Entity นั้น ๆ

Structural และ Behavioral Description มีความแตกต่างกันอย่างเห็นได้ชัดในส่วนของ Architecture Body ดังแสดงไว้ในรูปที่ 2.17 เปรียบเทียบตัวอย่าง MUX Architecture Body ของ Structural Description (ส่วนบนของรูปที่ 2.17) มีส่วนของ Architecture Statement Part ซึ่งอธิบายการเชื่อมต่อของ Component ที่อยู่ใน Design Entity ส่วน Architecture Body ของ Behavioral Description (ส่วนล่างของรูปที่ 2.17) มีส่วนของ Process Statement ซึ่งอธิบายการทำงานของ Design Entity นั้น ๆ

```

1 ENTITY mux IS -- STRUCTURAL ----- Entity Declaration
2 PORT (d0,d1,sel : IN bit; q : OUT bit); -- Port Clause
3 End mux;
4
5 -- Architecture Body
6 ARCHITECTURE struct OF mux IS
7 COMPONENT and2
8 PORT(a,b : IN bit; c : OUT bit);
9 END COMPONENT;
10 COMPONENT or2
11 PORT (a,b : IN bit; c : OUT bit);
12 END COMPONENT;
13 COMPONENT inv
14 PORT (a : IN bit; c : OUT bit);
15 END COMPONENT;
16
17 SIGNAL aab,nsel : bit; -- Signal Declaration

```

```

18
19 FOR u1 : inv USE ENTITY WORK.invrt(behav); -- Config.
20 FOR u2,u3 :and2 USE ENTITY WORK.and_g(dflow); -- Specif
21 FOR u4 : or2 USE ENTITY WORK.or)g(arch1); --
22
23 BEGIN
24     u1 : inv PORT MAP (sel,nsel); -- Architecture Statement Part
25     u2 : and2 PORT MAP (nsel,d1,ab);
26     u3 : and2 PORT MAP (d0,sel,aa);
27     u4 : or2 PORT MAP (aa,ab,q);
28 END struct;

```

```

1 ENTITY mux IS ----- BEHAVIORAL -----Entity Declaration
2 PORT (d0,d1,sel : IN bit; q : OUT bit); -- Port Clause
3 END mux;
4
5 ARCHITECTURE behav OF mux IS
6 BEGIN
7     f1 : -- Process Statement
8     PROCESS (d0,d1,sel) -- Sensitivity List
9     BEGIN
10        IF sel = '0' THEN -- Process Statement Part
11            q <= d1;
12        ELSE
13            q <= d0;
14        END IF;
15    END PROCESS f1;
16 END behav;

```

รูปที่ 2.17 เปรียบเทียบตัวอย่างมัลติเพลกเซอร์แบบ Structural และ Behavioral Description

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.5.4 Data Flow Description

VHDL Data Flow Description และ Register Transfer Language มีความคล้ายคลึงกัน คือ ทั้งคู่อธิบายการทำงานของรูปแบบ โดยกำหนดการไหลของข้อมูลจากอินพุตหนึ่ง หรือรีจิสเตอร์หนึ่ง ไปยังเอาต์พุตหรืออีกรีจิสเตอร์หนึ่ง Data Flow และ Behavioral Description มีความคล้ายคลึงกันคือ ทั้งคู่ใช้ Process เพื่อที่จะอธิบายฟังก์ชันการทำงานของวงจร Behavioral Description ใช้จำนวน Process น้อยกว่าโดยภายในแต่ละ Process ใช้ลักษณะของซีแควนเชียล Signal Assignment หลาย ๆ คำสั่งภายใน Process ในทางตรงกันข้าม Data Flow Description ใช้จำนวนของคอนเคอร์เรนต์ Signal Assignment มาก คอนเคอร์เรนต์ Statement ใช้ใน Data Flow Description ประกอบด้วย

- Block Statement
- คอนเคอร์เรนต์ Procedure Call
- คอนเคอร์เรนต์ Assertion Statement
- คอนเคอร์เรนต์ Signal Assignment Statement

นอกจากนี้ Process Statement, Generate Statement และ Component Instantiation Statement เป็น คอนเคอร์เรนต์ Statement ด้วยเหมือนกัน ซึ่งโครงสร้างเหล่านี้ไม่ค่อยพบในการอธิบายแบบ Data Flow Description

คอนเคอร์เรนต์ Statement กำหนดการเชื่อมต่อ Process Blocks ซึ่งทั้งหมดรวม ๆ กัน จะอธิบายการทำงานของ Design คอนเคอร์เรนต์ Statement ทำการ Execute แบบ Asynchronous ร่วมกับ คอนเคอร์เรนต์ Statement อื่น ๆ

รูปที่ 2.18 แสดงให้เห็นรูปแบบการเขียนอธิบาย Mux โดยวิธี Data Flow Description ซึ่งก่อนหน้าจะใช้ Behavioral และ Structural Description เขียนอธิบายมาแล้ว ตัวอย่างนี้ง่ายเกินไปที่จะแสดงให้เห็นถึงประโยชน์จริง ๆ ของ Data Flow Description เพราะว่ามีคล้ายคลึงกับ Behavioral Description ในรูปที่ 2.15 มาก โดยทั้งสองตัวอย่างใช้ Process Statement แสดงด้วย คอนเคอร์เรนต์ Statement ในรูปที่ 2.18 (บรรทัดที่ 8 ถึง 10) เพื่อกำหนด Signal Behavior

```

1 ENTITY mux IS
2 PORT (d0,d1,sel : IN bit; q : OUT bit); -- Port Clause
3 end MUX;
4

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 5
 6 ARCHITECTURE data_flow OF mux IS

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดเบสสิ่งเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

7 BEGIN
8     cls :
9     q <= d1 WHEN sel = '0' ELSE    -- Condition Signal Assignment
10    d0;
11 End data_flow;

```

รูปที่ 2.18 ตัวอย่างโปรแกรมของ Data Flow Description ของมัลติเพลกเซอร์

Data Flow Description ประกอบไปด้วย Entity Declaration (บรรทัดที่ 1 ถึง 3) เช่นเดียวกันกับตัวอย่างใน Structural และ Behavioral Description ที่อธิบายมาแล้วก่อนหน้านี้ ส่วนของ Architecture Body ประกอบไปด้วย คอนเคอร์เรนท์ Signal Assignment Statement ซึ่งทำหน้าที่เทียบเท่ากับ Process Statement (ซึ่งมีความหมายเหมือนกัน) รูปแบบของการเขียนคอนเคอร์เรนท์ Signal Assignment แสดงดังต่อไปนี้

```

Concurrent Signal Label : Conditional_signal_assignment
Assignment Statement.....
label : selected)signal_assignment

```

ในรูปที่ 2.18 (บรรทัดที่ 9 และ 10) Conditional Signal Assignment ทำหน้าที่เป็น Signal Assignment ($q < d1$ หรือ $q < d0$) ขึ้นอยู่กับสถานะที่กำหนดใน Condition Waveform รูปแบบของการทำ Conditional Waveform มีดังนี้

```

Conditional Signal Assignment target <= options conditional_waveform;
conditional waveforms waveform when condition else
--;
waveform when condition else
waveform

```

Condition Signal Assignment แทนการทำงานของ Process Statement ที่ใช้ If Statement ในการเปลี่ยนแปลงลักษณะของสัญญาณ (Optional Guarded Transport) ไม่ได้แสดงให้เห็นในตัวอย่าง เพื่อการเปรียบเทียบ Behavioral Description ของ 4 bit Shifter รูปที่ 2.16 แสดงให้เห็นอีกครั้งในรูปที่ 2.19 (ด้านบนของรูป) พร้อมทั้ง Data Flow Description ซึ่งอธิบายเอกสารนี้เป็น 4 bit Shifter เช่นกัน (ด้านล่างรูป) เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อแตกต่างซึ่งเห็นได้ชัดระหว่างการอธิบายโดยใช้ 2 วิธีคือ 4 Process Statement ถูกแสดงเป็นนัย ๆ ใน Data Flow Description และ 4 Conditional Signal Assignment (บรรทัดที่ 9 ถึง 20) ในวิธี Behavioral Description มี 1 Process Statement ใช้ยังเห็นได้ชัด (บรรทัดที่ 9 ถึง 20)

ตัวอย่างของ Data Flow Description ในรูปที่ 2.19 มีการใช้ Entity Declaration เช่นเดียวกับ Behavioral Description (บรรทัดที่ 1 ถึง 5) Architecture Body ใน Data Flow Description ใช้ คอนเคอร์เรนท์ Signal Assignment ซึ่งประกอบด้วย 4 Conditional Signal Assignment มีสำหรับแต่ละ Element ของ Shiftout Array (คอนเคอร์เรนท์ Signal Assignment Statement ไม่ได้ใช้ Optional Label เหมือนกับที่ใช้ในรูปที่ 2.18 บรรทัดที่ 8)

```

1 ENTITY shifter IS -- BEHAVIORAL ----- entity declaration
2 PORT (shftin : IN bit_vector(0 to 3); --Port Clause
3      shftout : OUT bit_vector(0 to 3);
4      shftctl : IN bit_vector(0 to 1));
5 END shifter;
6
7 ARCHITECTURE behav OF shifter IS -- Architecture Body
8 BEGIN
9     f2: -- Process Statement
10    PROCESS(shftin,shftctl)
11        VARIABLE shifted : bit_vector(0 to 3) -- Process Declaration Part
12    BEGIN
13        CASE shftctl IS
14            WHEN "00" => shifted := shftin;
15            WHEN "01" => shifted := shftin(1 to 3) & '0';
16            WHEN "10" => shifted := '0' & shftin(0 to 2);
17            WHEN "11" => shifted := shftin(0) & shftin(0 to 2);
18        END CASE;
19        shftout <= shifted AFTER 10 ns;
20    END PROCESS f2;
21 END behav;

```

```

1 ENTITY shifter IS -- DATA FLOW ----- Entity Declaration
2 PORT (shftin : IN bit_vector(0 to 3); -- Port Clause
3       shftout : OUT bit_vector(0 to 3);
4       shftctl : IN bit_vector(0 to 1));
5 END shifter;
6
7 ARCHITECTURE data_flow OF shifter IS -- Architecture Body
8 BEGIN
9     shftout(3) <= '0' AFTER 10 ns WHEN shftctl = "01" ELSE
10        shftin(3) AFTER 10 ns WHEN shftctl = "00" ELSE
11        shftin(2) AFTER 10 ns; -- End Cond. Sig. Assign.1
12     shftout(2) <= shftin(3) AFTER 10 ns WHEN shftctl = "01" ELSE
13        shftin(2) AFTER 10 ns WHEN shftctl = "00" ELSE
14        shftin(1) AFTER 10 ns; -- End Cond. Sig. Assign.2
15     shftout(1) <= shftin(2) AFTER 10 ns WHEN shftctl = "01" ELSE
16        shftin(1) AFTER 10 ns WHEN shftctl = "00" ELSE
17        shftin(0) AFTER 10 ns; -- End Cond. Sig. Assign.3
18     shftout(0) <= shftin(1) AFTER 10 ns WHEN shftctl = "01" ELSE
19        '0' AFTER 10 ns WHEN shftctl = "10" ELSE
20        shftin(0) AFTER 10 ns; -- End Cond. Sig. Assign.4
21 End data_flow;

```

รูปที่ 2.19 เปรียบเทียบตัวอย่าง Shifter แบบ Behavioral และ Data Flow Description

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 สรุป

- ภาษาวีเอชดีแอลคือตัวภาษาที่ออกแบบมาเฉพาะเพื่อใช้อธิบายการทำงานของ Hardware ให้อยู่ในรูปแบบที่สามารถอ่านทำความเข้าใจได้ สามารถอธิบายได้ถึงการจัดระบบและการทำงานของ วงจรดิจิทัล , วงจรระดับบอร์ด และ อุปกรณ์ต่าง ๆ

- เหตุผลที่ทำให้ภาษาวีเอชดีแอล ใช้ในการออกแบบและจำลองการทำงานของ Product ตัวหนึ่งซึ่งยังไม่ได้สร้างจริง ๆ เพื่อการทำงานก่อนลงมือสร้าง หรืออาจใช้เป็นตัวแทนแนวคิดใน Product นั้น ๆ มีดังนี้

1. ภาษาวีเอชดีแอล อนุญาตให้เราออกแบบ จำลองการทำงาน และทดสอบ ระบบโดยใช้รูปแบบของภาษาระดับสูงจนถึงระดับเกทเลเวล

2. ภาษาวีเอชดีแอล ถ้าเราเขียนตามรูปแบบของ VHDL Synthesis Guide จะทำให้เราสามารถใส่วีเอชดีแอลโค้ด นั้นไปทำการสร้างวงจรได้โดยใช้ VHDL Synthesis Tools

3. เพราะว่าภาษาวีเอชดีแอล เป็นภาษาที่กำหนดเป็นมาตรฐาน IEEE 1076 - 1987 IEEE Standard VHDL Reference Manual วิศวกรหรือผู้ออกแบบสามารถใช้ภาษานี้ในการ พัฒนาได้เหมือนกัน ลดปัญหาความเข้ากันไม่ได้ลงไป

- ภาษาวีเอชดีแอล มีคุณสมบัติที่ดีที่ทำให้เราสามารถเขียนและแก้ไขวงจร Digital ที่มี ขนาดใหญ่และซับซ้อนได้อย่างสะดวกรวดเร็ว และมีประสิทธิภาพ ดังนี้

1. Top Down Design วิธีการนี้ให้เราสามารถอธิบายการทำงานของระบบได้ใน ลักษณะของ Block ใหญ่ ๆ จากนั้นทำการวิเคราะห์จำลองการทำงานและแก้ไขให้ได้คุณสมบัติ ตามที่เราต้องการ ณ ระดับ Block ก่อนที่จะลงลึกในระดับต่ำต่อไป

2. Modularity วิธีการที่แยกส่วน (หรือการประกอบส่วนย่อย ๆ ขึ้นมา) วงจรที่ เราออกแบบออกเป็นส่วนย่อย ๆ เล็ก ๆ ออกมา

3. Abstraction รายละเอียดใน Module ซึ่งอธิบายการทำงานของ Module มากกว่าที่จะอธิบายถึงการพัฒนาและการสร้าง Module นั้น

4. Information Hiding การพัฒนา Module ใหม่จาก Module อื่น ๆ ที่สร้างขึ้น มาแล้ว

5. Uniformity สร้าง Module โดยใช้ตัวภาษา VHDL Building Blocks

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

DES

DES เป็นวิธีการเข้ารหัสข้อมูล ซึ่งได้รับการเผยแพร่ในปี 1977 โดย National Bureau of Standards ประเทศสหรัฐอเมริกา (ปัจจุบันเปลี่ยนเป็น National Institute of Standards and Technology) โดยมีจุดมุ่งหมายเพื่อใช้ทำการเข้ารหัสข้อมูลทางธุรกิจและข้อมูลของรัฐบาลที่ไม่เกี่ยวข้องกับความปลอดภัยประเทศ อัลกอริทึมของ DES ดัดแปลงมาจากอัลกอริทึมของ IBM ที่ชื่อว่า Lucifer Cipher ซึ่งได้ทำการพัฒนาต่อร่วมกับ National Security Agency (NSA) ทำให้ DES เป็นที่ยอมรับโดยทั่วไปและยอมรับเป็นมาตรฐานของ ANSI (American National Standards Institute) ในปี 1980 โดยในระยะเริ่มต้นมีข้อกำหนดสำหรับ DES ดังนี้

- ต้องมีระดับความปลอดภัยสูง
- ต้องมีการระบายละเอียดอย่างสมบูรณ์ และง่ายต่อความเข้าใจ
- ตัวอัลกอริทึมจะต้องมีความปลอดภัย และความปลอดภัยจะต้องไม่ขึ้นกับความปลอดภัยของอัลกอริทึม
- ผู้ใช้ทุกคนสามารถนำไปใช้และดัดแปลงสำหรับ Application ต่างๆ ได้
- ต้องมีประสิทธิภาพและประหยัด เพื่อจะนำไปใช้ในอุปกรณ์อิเล็กทรอนิกส์
- ต้องสามารถตรวจสอบความถูกต้องได้

DES เป็นวิธีการเข้ารหัสที่ใช้ Private Key โดยรับข้อมูลจำนวน 64 บิต และใช้ Key ขนาด 64 บิต แต่จะตัดทุกบิตที่ 8 ออก โดยใช้เป็น Parity bit DES เป็นวิธีที่มีประสิทธิภาพในการนำไปใช้แบบฮาร์ดแวร์ แต่จะช้าลงถ้านำไปใช้แบบซอฟต์แวร์

3.1 ความปลอดภัยของ DES

ถ้ามีข้อมูล 1 ชุด ซึ่งประกอบด้วยข้อมูลที่จะเข้ารหัส(เรียกว่า Plaintext) และข้อมูลที่เข้ารหัสแล้ว(เรียกว่า Ciphertext) การ Break DES ในกรณีนี้คือการหา Key ซึ่งจะ Map Plaintext ไปเป็น Ciphertext และด้วย DES ที่นำไปใช้แบบซอฟต์แวร์ ต้องใช้เวลาครึ่งปี ถ้าใช้ Chip ที่ Run ได้เร็ว MIP เพื่อทำการหา Key ด้วยวิธีการ brute-force (ซึ่ง Key ที่ได้ อาจเป็น Key ที่ผิดซึ่งสามารถให้ข้อมูลเหมือนกันได้)

ปกติผู้เจาะระบบมักไม่มีชุด Plaintext และ Ciphertext แต่มักจะมี Ciphertext จำนวนมาก แทน และเป็นที่รู้กันว่า ข้อมูลที่จะนำมาเข้ารหัสมักจะเป็น ASCII 7 บิต ในกรณีนั้น การหาแบบ Brute force ยังมีประสิทธิภาพโดย Ciphertext จะถูกถอดรหัสโดยการเดา Key และถ้าทุกบิตที่ 8 ไม่ว่าการณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็น 0 (ซึ่งจะเกิดขึ้นกับ Key ซึ่งไม่ถูกต้องด้วยความน่าจะเป็น 1 ใน 256) แล้วข้อมูลถูกถอดรหัสหลังจากข้อมูลถูกถอดรหัสหลายๆ ชุด และผลที่ได้อยู่ในรูป ASCII 7 บิต Key ที่ได้มักจะมีความเป็นไปได้สูงที่จะถูกต้อง

DES Chip ที่จะไม่ทำให้ Chip เองมีส่วนช่วยในการหา Key โดยจะอนุญาตให้เข้ารหัสข้อมูลจำนวนมากกับ Key 1 ชุด โดยความเร็วในการ Load Key จะน้อยกว่าความเร็วในการเข้ารหัสข้อมูลมาก อาจจะมีความเป็นไปได้ในการออกแบบและผลิต Chip ที่จะทำการหา Key แต่เป็นความโชคดีที่มันเป็นเรื่องยากสำหรับพวกที่ชอบเจาะระบบเป็นงานอดิเรก และเป็นการยากที่จะทำโดยปกปิดเป็นความลับ แต่ก็ไม่ง่ายที่จะทำอย่างเปิดเผย

ในปี 1977 นาย Diffie และ Hellman ทำการวิเคราะห์รายละเอียดของค่าใช้จ่ายเพื่อสร้างเครื่องจักรที่จะใช้ทำการ Break DES และได้ผลสรุปว่าจะต้องใช้ค่าใช้จ่าย 20 ล้านดอลลาร์เพื่อสร้างเครื่องจักรที่มี Chip ล้านตัว เพื่อหา DES Key ในเวลา 12 ชั่วโมง (ให้ Plaintext และ Ciphertext มา) ในปีที่ผ่านมา (1995) ประมาณว่าความก้าวหน้าในการสร้าง Chip และความเร็วของ Chip จะทำให้เครื่องที่มี Chip หลายพันตัวทำงานอย่างเดียวกัน โดยใช้ค่าใช้จ่ายน้อยกว่า 1 ล้านดอลลาร์

มีรายงานที่ได้รับการตีพิมพ์แนะนำว่า ผู้เจาะระบบสามารถ Break DES ได้เร็วกว่าวิธีการหา Key ใดๆก็ตามที่ผู้เจาะระบบเหล่านี้จะต้องมีชุด Plaintext และ Ciphertext จำนวนมากที่สัมพันธ์กัน

ในความเป็นจริง DES ยังเหมาะสำหรับทุก Application อย่างสมบูรณ์ เนื่องจากราคาของเครื่องจักรที่จะ Break DES ยังแพงเกินไป สำหรับพวกเจาะระบบเป็นงานอดิเรก และถึงแม้องค์การผิดกฎหมายต่างๆ สามารถที่จะทำการซื้อเครื่องจักรที่จะทำการ Break DES ได้ แต่การปล้นธนาคารยังใช้วิธีการที่ง่ายกว่ามาก


ดังนั้น NSA ได้สร้างเครื่องจักรที่จะทำการ Break DES ความจริงอาจกล่าวได้ว่าไม่ใช่หน้าที่ของ NSA แต่ NSA มีงบประมาณเหลือเฟือเพื่อที่จะไม่นำเครื่องที่สร้างนี้ไปประกอบอาชญากรรม และ NSA ไม่ใช่หน่วยงานที่เกี่ยวข้องกับกฎหมาย เพราะฉะนั้นแม้กระทั่งการนำ DES ไปใช้ทางด้านอาชญากรรมยังมีความปลอดภัยสูง และถึงแม้เครื่องจักรที่จะทำการ Break DES จะอยู่ในงบประมาณของหน่วยงานอื่นของรัฐบาลสหรัฐ (เช่น FBI) แต่มันไม่ง่ายที่หน่วยงานต่างๆ จะทำการสร้างเครื่องดังกล่าวโดยปิดเป็นความลับ

ถ้าการ Break DES ง่ายขึ้น เราอาจจะทำการเข้ารหัสหลายครั้งโดยใช้ Key ต่าง ๆ (Multiple Encryption DES) เป็นที่เชื่อกันว่า DES ที่ทำการเข้ารหัส 3 ครั้ง จะยากในการ Crack ระบบ เป็น 2^{56} เท่า และจะมีความปลอดภัยเพียงพอสำหรับอนาคต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 ภาพรวมของ DES

DES เป็นระบบที่ค่อนข้างเข้าใจได้ง่าย จากรูปที่ 3.1 เริ่มจากโครงสร้างพื้นฐานของ DES ข้อมูลอินพุตขนาด 64 บิต จะถูกส่งผ่านการทำ Initial Permutation ซึ่งจะได้ออกผล 64 บิต (เป็นการสลับตำแหน่งของอินพุตบิต) ส่วน Key ขนาด 56 บิต จะถูกใช้สร้าง Key ซึ่งใช้สำหรับแต่ละรอบขนาด 48 บิตจำนวน 16 ชุดโดยใช้ความแตกต่างของ Key ชุดย่อย 48 บิตจาก 56 บิตสำหรับแต่ละ Key แต่ละรอบจะใช้อินพุตจากเอาต์พุต 64 บิตของรอบก่อนและใช้ Key 48 บิตของแต่ละรอบ ซึ่งจะได้อเอาต์พุต 64 บิต หลังจากรอบที่ 16 เอาต์พุต 64 บิต จะถูกส่งไปทำการ Final Permutation อีกครั้ง ซึ่งจะตรงข้ามกับ Initial Permutation



รูปที่ 3.1 โครงสร้างพื้นฐานของ DES

ที่กล่าวมานั้นคือการทำงานของการทำงานเข้ารหัส การถอดรหัสทำงานโดยการ Run DES ย้อนกลับโดยทำการ Run ผ่าน Initial Permutation เพื่อ Undo Final Permutation (Initial และ Final Permutation เป็น Inverse ของกันและกัน) หลังจากนั้นสร้าง Key ที่เหมือนกัน แต่ใช้ Key ในไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลำดับตรงกันข้าม (เริ่มต้นใช้ K_{16} ซึ่งเป็น Key ที่สร้างชุดสุดท้าย) หลังจากครบ 16 รอบของการถอดรหัสเอาต์พุตจะถูกส่งผ่าน Final Permutation (เพื่อ Undo Initial Permutation)

เพื่อแสดงรายละเอียดของ DES ทั้งหมด จะต้องแสดงรายละเอียดของ Initial และ Final Permutation , แสดงว่า Key แต่ละรอบสร้างอย่างไร และเกิดอะไรขึ้นระหว่างแต่ละรอบ

3.3 การสลับตำแหน่งข้อมูล

DES ทำการ Initial และ Final Permutation ซึ่งจะไม่มีผลทำให้ความปลอดภัยของ DES ดีขึ้น แต่ช่วยทำให้การ Break DES ทำได้ยากขึ้น สิ่งที่เป็นปัญหาของการสลับตำแหน่ง คือทำให้ DES มีประสิทธิภาพลดลงในการนำไปใช้แบบซอฟต์แวร์


วิธีการสลับตำแหน่งใน DES ถูกกำหนดรายละเอียดดังนี้

Initial Permutation (IP)	Final Permutation (IP^{-1})
58 50 42 34 26 18 10 2	40 8 48 16 56 24 64 32
60 52 44 36 28 20 12 4	39 7 47 15 55 23 63 31
62 54 46 38 30 22 14 6	38 6 46 14 54 22 62 30
64 56 48 40 32 24 16 8	37 5 45 13 53 21 61 29
57 49 41 33 25 17 9 1	36 4 44 12 52 20 60 28
59 51 43 35 27 19 11 3	35 3 43 11 51 19 59 27
61 53 45 37 29 21 13 5	34 2 42 10 50 18 58 26
63 55 47 39 31 23 15 7	33 1 41 9 49 17 57 25

ตัวเลขในตารางข้างบนเป็นการกำหนดคิพของอินพุตที่ผ่านการสลับตำแหน่ง ลำดับของตัวเลขในตารางจะไปเป็นตำแหน่งของเอาต์พุต ตัวอย่างเช่น Initial Permutation จะนำอินพุตบิตที่ 58 ไปเป็นเอาต์พุตบิตที่ 1 และอินพุตบิตที่ 50 ไปเป็นเอาต์พุตบิตที่ 2

การเปลี่ยนตำแหน่งในขั้นนี้ไม่ใช่วิธีเปลี่ยนตำแหน่งแบบสุ่ม จากรูปที่ 3.2 ลูกศรแสดง Initial Permutation และถ้าย้อนลูกศรกลับจะเป็น Final Permutation

บิตต่างๆ ในไบต์แรกของอินพุต จะไปเป็นบิตที่ 8 ของแต่ละไบต์ และบิตต่างๆ ในไบต์ที่ 2 จะไปเป็นบิตที่ 7 ของทุกไบต์ และโดยทั่วไปบิตของ ไบต์ที่ n จะไปเป็นบิตที่ $(9-n)$ ของทุก ไบต์



รูปที่ 3.2 Initial Permutation ของบล็อกข้อมูล

3.4 การสร้าง Key สำหรับแต่ละรอบ

DES Key มีลักษณะยาว 64 บิต แต่จะมี 8 บิตที่เป็นบิต Parity โดยได้แก่บิตที่ 8,16,...,64 DES จะมีฟังก์ชันซึ่งนำ Key 64 บิตนี้ไปสร้าง Key ขนาด 48 บิต จำนวน 16 ชุด ได้แก่ K_1, K_2, \dots, K_{16}

เริ่มต้นด้วยการทำ Initial Permutation กับ Key ที่ตัดเหลือ 56 บิต เพื่อสร้างเอาท์พุทขนาด 56 บิต โดยแบ่งข้อมูลเป็น 28 บิต 2 ชุด เรียกว่า C_0 และ D_0 การสลับตำแหน่งจะกำหนดดังนี้

C_0	D_0
57 49 41 33 25 17 9	63 55 47 39 31 23 15
1 58 50 42 34 26 18	7 62 54 46 38 30 22
10 2 59 51 43 35 27	14 6 61 53 45 37 29
19 11 3 60 52 44 36	21 13 5 28 20 12 4

วิธีอ่านตารางข้างบนคือบิตซ้ายสุดของเอาท์พุทจะเป็นบิตที่ 57 จาก Key และบิตต่อมาจะเป็นบิตที่ 49 และอื่นๆ จนกระทั่งบิตสุดท้ายของ D_0 จะเป็นบิตที่ 4 จาก Key

จากรูปที่ 3.3 แสดงให้เห็นว่าการสลับตำแหน่งดังกล่าวไม่ได้เป็นการสลับตำแหน่ง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1	2	3	4	5	6	7
9	10	11	12	13	14	15
17	18	19	20	21	22	23
25	26	27	28	29	30	31
33	34	35	36	37	38	39
41	42	43	44	45	46	47
49	50	51	52	53	54	55
57	58	59	60	61	62	63

→

57	49	41	33	25	17	9
1	58	50	42	34	26	18
10	2	59	51	43	35	27
19	11	3	60	52	44	36
63	55	47	39	31	23	15
7	62	54	46	38	30	22
14	6	61	53	45	37	29
21	16	8	28	20	12	4

รูปที่ 3.3 Initial Permutation ของ Key



รูปที่ 3.4 รอบที่ i สำหรับการสร้าง K_i

จากนั้นทำการสร้าง K_i เพื่อนำไปใช้กับทั้ง 16 รอบ (รูปที่ 3.4) จำนวนของบิตที่จะเลื่อนแตกต่างกันในแต่ละรอบ ในรอบที่ 1, 2, 9 และ 16 จะ rotate ไปทางซ้าย 1 บิต ส่วนในรอบอื่นๆ จะ rotate ไปทางซ้าย 2 บิต การสลับตำแหน่งในกรณีนี้จะมีผลต่อความปลอดภัย

การสลับตำแหน่งของ C_i จะสร้างครึ่งซ้ายของ K_i โดยที่บิตที่ 9, 18, 22 และ 28 จะถูกตัดทิ้ง ดังนี้

14 17 11 24 1 5
 การสลับตำแหน่งครึ่งซ้ายของ K_i : 3 28 15 6 21 10
 23 19 12 4 26 8
 16 7 27 20 13 2


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสลับตำแหน่งครึ่งขวาของ K_i : 30 40 51 45 33 48
 44 49 39 56 34 53
 46 42 50 36 29 32

แต่ละครึ่งของ K_i เท่ากับ 24 บิต ดังนั้น K_i จะยาว 48 บิต

3.5 รอบของ DES

รูปที่ 3.5 แสดงการเข้ารหัสและถอดรหัส



รูปที่ 3.5 การเข้ารหัสและถอดรหัสของ DES

ในการเข้ารหัส อินพุตขนาด 64 บิต จะถูกแบ่งเป็น 2 ครึ่งๆ ละ 32 บิต เรียกว่า L_n และ R_n แต่ละรอบจะสร้างเอาต์พุต 32 บิต คือ L_{n+1} และ R_{n+1} โดยนำ L_{n+1} และ R_{n+1} มารวมกันจะได้เอาต์พุตขนาด 64 บิตของแต่ละรอบ

L_{n+1} ได้จาก R_n ส่วน R_{n+1} ได้มาดังนี้ เริ่มจาก R_n และ K_n เป็นอินพุตเข้าสู่ Mangler Function ซึ่งจะได้เอาต์พุตขนาด 32 บิต นำเอาต์พุตที่ได้ไป Exclusive-OR กับ L_n จะได้ R_{n+1} Mangler Function จะนำอินพุตขนาด 32 บิตกับ Key ขนาด 48 บิต มาสร้างเอาต์พุตขนาด 32 บิต

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากที่กล่าวมา ถ้า Run DES ย้อนกลับเพื่อถอดรหัส สมมุติว่ามี L_{n+1} และ R_{n+1} ทำอย่างไรจึงจะได้ L_n และ R_n

เราทราบว่า R_n ก็คือ L_{n+1} เพราะฉะนั้นเราจะได้ R_n, L_{n+1}, R_{n+1} และ K_n และจากที่ทราบว่า R_{n+1} และ L_n Exclusive-OR กับ $Mangler(R_n, K_n)$ จากนั้น Exclusive-OR ผลที่ได้กับ R_{n+1} จะได้ผลลัพธ์เป็น L_n


3.6 Mangler Function

Mangler Function นำอินพุต R_n ขนาด 32 บิต ซึ่งจะเรียกว่า R กับ K_n ขนาด 48 บิต ซึ่งจะเรียกว่า K และสร้างเอาต์พุตขนาด 32 บิต ซึ่งจะนำไป Exclusive-OR กับ L_n เพื่อสร้าง R_{n+1} (Rตัวต่อไป)

เริ่มต้นด้วยการขยาย R จาก 32 บิตเป็น 48 บิต โดยแยก R เป็นชุดๆละ 4 บิต จำนวน 8 ชุด ขยายแต่ละชุดเป็น 6 บิต โดยนำบิตที่ติดกันและนำบิตเหล่านี้นมาต่อกันแต่ละชุด โดยถือว่าบิตซ้ายสุดและขวาสุดของ R เป็นบิตที่มีตำแหน่งติดกัน ตัวอย่างเช่น R ชุดที่ 1 คือ บิตที่ 1-4 ขยายเป็น 6 บิต จะนำบิตที่ 32 และบิตที่ 5 มาต่อเป็นบิตหน้าและบิตหลังตามลำดับ



รูปที่ 3.6 การขยาย R ให้เป็น 48 บิต



รูปที่ 3.7 Chunk Transformation

จากนั้นแยก K 48 บิตเป็นชุด ๆ ละ 6 บิต R ที่ขยายชุดที่ i จะนำมา Exclusive-OR กับ ชุดที่ i จะได้เอ๊าท์พุทขนาด 6 บิต นำเอ๊าท์พุทที่ได้มาผ่าน S Box ซึ่งจะสร้างเอ๊าท์พุท 4 บิต จาก อินพุท 6 บิต โดย S Box ได้ถูกกำหนดดังต่อไปนี้

Input bits 1 and 6

Input bits 2 thru 5

	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111
00	1110	0100	1101	0001	0010	1111	1011	1000	0011	1010	0110	1100	0101	1001	0000	0111
01	0000	1111	0111	0100	1110	0010	1101	0001	1010	0110	1100	1011	1001	0101	0011	1000
10	0100	0001	1110	1000	1101	0110	0010	1011	1111	1100	1001	0111	0011	1010	0101	0000
11	1111	1100	1000	0010	0100	1001	0001	0111	0101	1011	0011	1110	1010	0000	0110	1101

ตารางที่ 3.1 ตารางของเอ๊าท์พุท 4 บิตของ S Box 1 (บิตที่ 1 ถึง 4)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	Input bits 7 and 12								Input bits 8 thru 11							
	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111
00	1111	0001	1000	1110	0110	1011	0011	0100	1001	0111	0010	1101	1100	0000	0101	1010
01	0011	1101	0100	0111	1111	0010	1000	1110	1100	0000	0001	1010	0110	1001	1011	0101
10	0000	1110	0111	1011	1010	0100	1101	0001	0101	1000	1100	0110	1001	0011	0010	1111
11	1101	1000	1010	0001	0011	1111	0100	0010	1011	0110	0111	1100	0000	0101	1110	1001

ตารางที่ 3.2 ตารางของเอาต์พุต 4 บิตของ S Box 2 (บิตที่ 5 ถึง 8)

	Input bits 13 and 18								Input bits 14 thru 17							
	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111
00	1010	0000	1001	1110	0110	0011	1111	0101	0001	1101	1100	0111	1011	0100	0010	1000
01	1101	0111	0000	1001	0011	0100	0110	1010	0010	1000	0101	1110	1100	1011	1111	0001
10	1101	0110	0100	1001	1000	1111	0011	0000	1011	0001	0010	1100	0101	1010	1110	0111
11	0001	1010	1101	0000	0110	1001	1000	0111	0100	1111	1110	0011	1011	0101	0010	1100

ตารางที่ 3.3 ตารางของเอาต์พุต 4 บิตของ S Box 3 (บิตที่ 9 ถึง 12)

	Input bits 19 and 24								Input bits 20 thru 23							
	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111
00	0111	1101	1110	0011	0000	0110	1001	1010	0001	0010	1000	0101	1011	1100	0100	1111
01	1101	1000	1011	0101	0110	1111	0000	0011	0100	0111	0010	1100	0001	1010	1110	1001
10	1010	0110	1001	0000	1100	1011	0111	1101	1111	0001	0011	1110	0101	0010	1000	0100
11	0011	1111	0000	0110	1010	0001	1101	1000	1001	0100	0101	1011	1100	0111	0010	1110

ตารางที่ 3.4 ตารางของเอาต์พุต 4 บิตของ S Box 4 (บิตที่ 13 ถึง 16)

	Input bits 25 and 30								Input bits 26 thru 29							
	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111
00	0010	1100	0100	0001	0111	1010	1011	0110	1000	0101	0011	1111	1101	0000	1110	1001
01	1110	1011	0010	1100	0100	0111	1101	0001	0101	0000	1111	1010	0011	1001	1000	0110
10	0100	0010	0001	1011	1010	1101	0111	1000	1111	1001	1100	0101	0110	0011	0000	1110
11	1011	1000	1100	0111	0001	1110	0010	1101	0110	1111	0000	1001	1010	0100	0101	0011

ตารางที่ 3.5 ตารางของเอาต์พุต 4 บิตของ S Box 5 (บิตที่ 17 ถึง 20)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	Input bits 31 and 36								Input bits 32 thru 35							
	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111
00	1100	0001	1010	1111	1001	0010	0110	1000	0000	1101	0011	0100	1110	0111	0101	1011
01	1010	1111	0100	0010	0111	1100	1001	0101	0110	0001	1101	1110	0000	1011	0011	1000
10	1001	1110	1111	0101	0010	1000	1100	0011	0111	0000	0100	1010	0001	1101	1011	0110
11	0100	0011	0010	1100	1001	0101	1111	1010	1011	1110	0001	0111	0110	0000	1000	1101

ตารางที่ 3.6 ตารางของเอาต์พุต 4 บิตของ S Box 6 (บิตที่ 21 ถึง 24)

	Input bits 37 and 42								Input bits 38 thru 41							
	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111
00	0100	1011	0010	1110	1111	0000	1000	1101	0011	1100	1001	0111	0101	1010	0110	0001
01	1101	0000	1011	0111	0100	1001	0001	1010	1110	0011	0101	1100	0010	1111	1000	0110
10	0001	0100	1011	1101	1100	0011	0111	1110	1010	1111	0110	1000	0000	0101	1001	0010
11	0110	1011	1101	1000	0001	0100	1010	0111	1001	0101	0000	1111	1110	0010	0011	1100

ตารางที่ 3.7 ตารางของเอาต์พุต 4 บิตของ S Box 7 (บิตที่ 25 ถึง 28)

	Input bits 43 and 48								Input bits 44 thru 47							
	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001	1010	1011	1100	1101	1110	1111
00	1101	0010	1000	0100	0110	1111	1011	0001	1010	1001	0011	1110	0101	0000	1100	0111
01	0001	1111	1101	1000	1010	0011	0111	0100	1100	0101	0110	1011	0000	1110	1001	0010
10	0111	1011	0100	0001	1001	1100	1110	0010	0000	0110	1010	1101	1111	0011	0101	1000
11	0010	0001	1110	0111	0100	1010	1000	1101	1111	1100	1001	0000	0011	0101	0110	1011

ตารางที่ 3.8 ตารางของเอาต์พุต 4 บิตของ S Box 8 (บิตที่ 29 ถึง 32)

เอาต์พุต 4 บิต ของ S Box ทั้ง 8 ชุดรวมเป็น 32 บิต จากนั้นนำบิตเหล่านี้ไปสลับตำแหน่ง การสลับตำแหน่งในขั้นนี้มีผลต่อความปลอดภัยของ DES เพื่อให้มั่นใจว่าเอาต์พุตของ S Box ในแต่ละรอบมีผลต่ออินพุตของ S Box ในรอบต่อไป ถ้าไม่มีการสลับตำแหน่งอินพุตบิตซ้ำๆ จะมีผลต่อเอาต์พุตบิตซ้ำๆ เท่านั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

16	7	20	21	29	12	28	17	1	15	23	26	5	18	31	10	2	8	24	14	32	27	3	9	19	13	30	6	22	11	4	25
----	---	----	----	----	----	----	----	---	----	----	----	---	----	----	----	---	---	----	----	----	----	---	---	----	----	----	---	----	----	---	----

รูปที่ 3.8 Permutation ของ S Box 32 บิต

วิธีการอ่านคือบิตที่ 1 ของเอาต์พุตมาจากบิตที่ 16 ของอินพุต ส่วนเอาต์พุตบิตที่ 2 มาจากอินพุตบิตที่ 7 . . .

3.7 Weak และ Semi Weak Key

มี DES Key จำนวน 16 Key ซึ่งมีคุณสมบัติพิเศษ ซึ่งไม่เหมาะที่จะนำมาใช้เพื่อความปลอดภัย แต่ความน่าจะเป็นที่จะสร้าง Key เหล่านี้ขึ้นมามีแค่ $16/2^{56}$ โดยที่ Key 16 ชุด ดังกล่าวนี้นี้ (จาก 3.4 การสร้าง Key สำหรับแต่ละรอบ) ซึ่งแบ่งเป็น C_0 และ D_0 เกิดจาก C_0 และ D_0 มีค่าดังนี้คือ เป็นศูนย์หมด, เป็นหนึ่งหมด, สลับหนึ่งกับศูนย์ และ สลับศูนย์กับหนึ่ง โดยที่ C_0 และ D_0 มีค่าเป็นศูนย์หรือหนึ่งหมด จะเรียกว่า Weak Key ซึ่งมี 4 ชุด ส่วน Key อีก 12 ชุดที่เหลือ เรียกว่า Semi-weak Key


นอกจากนี้ยังมีคำแนะนำว่าไม่ควมใช้ Key ที่มีค่าต่ำกว่าหนึ่งพัน เพราะหาผู้ที่พยายามเจาะระบบ อาจเริ่มการหา Key จากค่าต่ำสุดได้

บทที่ 4


ขั้นตอนการออกแบบเป็นภาษาวิเศษดีแอล

ขั้นตอนที่ 1 สร้างรูปแผนภาพ(BLOCK DIAGRAM)แสดงการทำงานตามอัลกอริทึมดีเอส (DES)

1.1 จากอัลกอริทึมดีเอส จะต้องทำการเข้ารหัสข้อมูลด้วยการกระทำที่เหมือนเดิมเป็นจำนวน 16 ครั้ง ดังนั้นจึงออกแบบให้มีส่วนการเข้ารหัสข้อมูลที่มีการกระทำเหมือนเดิมเพียงส่วนเดียว แล้วควบคุมการไหลของข้อมูลให้กระทำซ้ำๆกันจนครบ 16 ครั้ง ซึ่งรูปแผนภาพแสดงได้ดังนี้




1.2 ส่วนคีย์ ในแต่ละรอบของการเข้ารหัสจะใช้คีย์ที่แตกต่างกัน ซึ่งส่วนจัดการคีย์ จะทำหน้าที่เตรียมคีย์ไว้ 16 ตัวสำหรับแต่ละรอบของการเข้ารหัส โดยใช้ข้อมูลเริ่มต้นจากคีย์ที่ป้อนเข้ามา



เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


1.3 จากอัลกอริทึมที่มีข้อมูลเข้าจำนวน 64 บิต มีคีย์เข้าจำนวน 64 บิต และข้อมูลออกจำนวน 64 บิต จะเห็นว่าต้องใช้ซ้ำสัญญาณจำนวนมาก ดังนั้นจึงทำการลดขนาดสัญญาณโดยออกแบบให้มีข้อมูลเข้าที่ละ 16 บิต จำนวน 4 ครั้ง มีคีย์เข้าที่ละ 16 บิต จำนวน 4 ครั้ง และข้อมูลออกที่ละ 16 บิต จำนวน 4 ครั้ง มีแผนภาพดังนี้



แผนภาพแสดงการทำงานเมื่อมีการเพิ่มส่วนพักข้อมูลชั่วคราว

1.4 ส่วนควบคุมซึ่งจะทำหน้าที่ควบคุมส่วนต่างๆ เพื่อให้การไหลของข้อมูลถูกต้องตามที่ได้ออกแบบไว้ โดยอาศัยสัญญาณนาฬิกาจากภายนอกเป็นตัวควบคุมจังหวะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ขั้นตอนที่ 2 การไหลของข้อมูลและคีย์ในแต่ละรอบของการเข้ารหัสและถอดรหัส


ซึ่งสามารถแสดงลักษณะการไหลของข้อมูลได้ดังนี้

2.1. เมื่อทำการเข้ารหัสข้อมูล

การไหลของข้อมูลรอบที่ 1

ข้อมูลจะใช้ข้อมูลเข้าจากภายนอก ส่วนคีย์จะใช้คีย์ตัวที่ 1 ผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 2


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



จากรูปแสดงการไหลของข้อมูลในรอบที่ 1

การไหลของข้อมูลรอบที่ 2

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 1 ก็ยังจะใช้คีย์ตัวที่ 2 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 3



การไหลของข้อมูลรอบที่ 3

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 2 คีย์จะใช้คีย์ตัวที่ 3 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 4

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 3 คีย์จะใช้คีย์ตัวที่ 4 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 5

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 4 คีย์จะใช้คีย์ตัวที่ 5 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 6

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 5 คีย์จะใช้คีย์ตัวที่ 6 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 7

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 6 คีย์จะใช้คีย์ตัวที่ 7 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี หากมีการนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาตให้ถือว่าผิดกฎหมาย

การไหลของข้อมูลรอบที่ 8

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 7 คีย์จะใช้คีย์ตัวที่ 8 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 9

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 8 คีย์จะใช้คีย์ตัวที่ 9 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 10

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 9 คีย์จะใช้คีย์ตัวที่ 10 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 11

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 10 คีย์จะใช้คีย์ตัวที่ 11 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 12

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 11 คีย์จะใช้คีย์ตัวที่ 12 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 13

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 12 คีย์จะใช้คีย์ตัวที่ 13 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 14


ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 13 คีย์จะใช้คีย์ตัวที่ 14 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 15

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 14 คีย์จะใช้คีย์ตัวที่ 15 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2


การไหลของข้อมูลรอบที่ 16

ข้อมูลเข้ามาจากผลลัพธ์ของรอบที่ 15 คีย์จะใช้คีย์ตัวที่ 16 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลออก



2.2 เมื่อทำการถอดรหัสข้อมูล การไหลของข้อมูลรอบที่ 1

ข้อมูลจะใช้ข้อมูลเข้าจากภายนอก ส่วนก็จะใช้คีย์ตัวที่ 16 ผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 2




จากรูปแสดงการไหลของข้อมูลในรอบที่ 1

การไหลของข้อมูลรอบที่ 2

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 1 ก็จะใช้คีย์ตัวที่ 15 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



การไหลของข้อมูลรอบที่ 3

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 2 ก็จะใช้คีย์ตัวที่ 14 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 4

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 3 ก็จะใช้คีย์ตัวที่ 13 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 5

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 4 ก็จะใช้คีย์ตัวที่ 12 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 6

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 5 ก็จะใช้คีย์ตัวที่ 11 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 7

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 6 ก็จะใช้คีย์ตัวที่ 10 ส่วนผลลัพธ์จะถูกส่งไปเป็น

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ในด้านการศึกษาไม่ว่ากรณีใดๆทั้งสิ้น ยกเว้นที่พิมพ์ผิดแต่เปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การไหลของข้อมูลรอบที่ 8

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 7 คีย์จะใช้คีย์ตัวที่ 9 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 9

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 8 คีย์จะใช้คีย์ตัวที่ 8 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 10

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 9 คีย์จะใช้คีย์ตัวที่ 7 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 11

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 10 คีย์จะใช้คีย์ตัวที่ 6 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 12

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 11 คีย์จะใช้คีย์ตัวที่ 5 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 13

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 12 คีย์จะใช้คีย์ตัวที่ 4 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 14

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 13 คีย์จะใช้คีย์ตัวที่ 3 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2


การไหลของข้อมูลรอบที่ 15

ข้อมูลเข้าจะมาจากผลลัพธ์ของรอบที่ 14 คีย์จะใช้คีย์ตัวที่ 2 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลเข้าของรอบที่ 4 ลักษณะการไหลของข้อมูลจะเหมือนกับรอบที่ 2

การไหลของข้อมูลรอบที่ 16

ข้อมูลเข้ามาจากผลลัพธ์ของรอบที่ 15 คีย์จะใช้คีย์ตัวที่ 1 ส่วนผลลัพธ์จะถูกส่งไปเป็นข้อมูลออก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




ขั้นตอนที่ 3 แปลงแต่ละส่วน(MODULE) ให้สามารถแทนด้วยภาษาวีเอชดีแอลที่มีการกระทำเหมือนกัน

3.1 ส่วนพักข้อมูลชั่วคราวสำหรับข้อมูลเข้า

ส่วนนี้จะทำหน้าที่รับข้อมูลเข้าทีละ 16 บิต เป็นจังหวะตามสัญญาณควบคุม โดยสามารถแทนส่วนนี้ด้วยไฟไนสเทคแมชีน ดังรูป

สัญญาณเริ่มต้นเป็น 1



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่มีการทำงานดังนี้

- ถ้าสัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 1 และสัญญาณควบคุมเป็นขอบขาลง จะทำการตั้งสถานะของตนเองให้เป็นสถานะเริ่มต้นหรือสถานะที่ 0

- ถ้าอยู่ในสถานะที่ 0 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาลง จะรับข้อมูลเข้าจำนวน 16 บิต แล้วส่งเป็นข้อมูลออกบิตที่ 0 ถึง 15 จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 1

- ถ้าอยู่ในสถานะที่ 1 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาลง จะรับข้อมูลเข้าจำนวน 16 บิต แล้วส่งเป็นข้อมูลออกบิตที่ 16 ถึง 31 จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 2

- ถ้าอยู่ในสถานะที่ 2 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาลง จะรับข้อมูลเข้าจำนวน 16 บิต แล้วส่งเป็นข้อมูลออกบิตที่ 31 ถึง 47 จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 3


- ถ้าอยู่ในสถานะที่ 3 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาลง จะรับข้อมูลเข้าจำนวน 16 บิต แล้วส่งเป็นข้อมูลออกบิตที่ 48 ถึง 63 จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 0

3.2 ส่วนพักข้อมูลชั่วคราวสำหรับคีย์

ส่วนนี้จะทำหน้าที่รับคีย์เข้าที่ละ 16 บิตเป็นจังหวะตามสัญญาณควบคุม โดยสามารถแทนส่วนนี้ด้วยไฟไนสเตรคแมชชีน ซึ่งจะมีการทำงานเหมือนกับส่วนพักข้อมูลชั่วคราวสำหรับข้อมูลเข้า

3.3 ส่วนพักข้อมูลชั่วคราวสำหรับข้อมูลออก

ส่วนนี้จะทำการนำข้อมูลเข้าขนาด 64 บิต แล้วส่งออกทีละ 16 บิตจำนวน 4 ครั้ง โดยมีจังหวะตามสัญญาณควบคุมจากส่วนควบคุม ซึ่งสามารถแสดงการทำงานโดยไฟไนสเตรคแมชชีนได้ดังนี้



ที่มีการทำงานดังนี้

- ถ้าสัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 1 และสัญญาณควบคุมเป็นขอบขาสูง จะทำการตั้งสถานะของตนเองให้เป็นสถานะเริ่มต้นหรือสถานะที่ 0
- ถ้าอยู่ในสถานะที่ 0 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาสูง จะรับข้อมูลเข้าบิตที่ 0 ถึง 15 แล้วส่งเป็นข้อมูลออก จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 1
- ถ้าอยู่ในสถานะที่ 1 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาสูง จะรับข้อมูลเข้าบิตที่ 16 ถึง 31 แล้วส่งเป็นข้อมูลออก จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 2
- ถ้าอยู่ในสถานะที่ 2 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาสูง จะรับข้อมูลเข้าบิตที่ 32 ถึง 47 แล้วส่งเป็นข้อมูลออก จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 3
- ถ้าอยู่ในสถานะที่ 3 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาสูง จะรับข้อมูลเข้าบิตที่ 48 ถึง 63 แล้วส่งเป็นข้อมูลออก จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 0

3.4 ส่วนการทำอินนิเซียลเพอมีวเคชัน

ส่วนนี้จะทำการสลับบิตตามอัลกอริทึมคืออีเอส สามารถแสดงส่วนนี้โดยการ ใช้คุณสมบัติของภาษาวีเอชดีแอล โดยเขียนแบบสตรักเจอร์ล ซึ่งจะสลับบิตข้อมูลตามตามอัลกอริทึมคืออีเอส

ระหว่างการเชื่อมต่อส่วนพักข้อมูลชั่วคราวสำหรับข้อมูลเข้า กับ ส่วนเลือกข้อมูลเข้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

3.5 ส่วนการทำไฟนลเพอมีวเคชัน

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนนี้จะทำการสลับบิตตามอัลกอริทึมคืออีเอส สามารถแสดงส่วนนี้โดยการใช้คุณสมบัติของภาษาวีเอชดีแอล โดยเขียนแบบสตรักเทอร์ล ซึ่งจะสลับบิตข้อมูลตามตามอัลกอริทึมคืออีเอส ระหว่างการเชื่อมต่อส่วนพักข้อมูลชั่วคราวสำหรับข้อมูลออก กับ ส่วนเลือกข้อมูลออก

3.6 ส่วนการทำคีย์พอมิวเคชั่น


ส่วนนี้จะทำการสลับบิตตามอัลกอริทึมคืออีเอส สามารถแสดงส่วนนี้โดยการใช้คุณสมบัติของภาษาวีเอชดีแอล โดยเขียนแบบสตรักเทอร์ล ซึ่งจะสลับบิตข้อมูลตามตามอัลกอริทึมคืออีเอส ระหว่างการเชื่อมต่อส่วนพักข้อมูลชั่วคราวสำหรับคีย์ กับ ส่วนจัดการกับคีย์

3.7 ส่วนจัดการคีย์

ในส่วนนี้จะทำหน้าที่เปลี่ยนตำแหน่งบิตของคีย์ตามอัลกอริทึมคืออีเอส โดยคีย์ที่ได้จะแตกต่างกันในแต่ละรอบของการเข้ารหัสและการถอดรหัส ซึ่งในส่วนนี้สามารถแยกออกได้เป็น 3 ส่วนย่อยๆคือ

3.7.1. ส่วนจัดการกับคีย์ที่ใช้ในการเข้ารหัส

ในส่วนนี้จะทำการสลับบิตของคีย์ซึ่งแต่ละรอบจะแตกต่างกัน อาศัยสัญญาณควบคุมจากส่วนควบคุมเป็นตัวกำหนดรอบของการเข้ารหัส สามารถแทนด้วยไฟในสเตตแมชีน ได้ดังนี้



มีการทำงานดังนี้

- ถ้าสัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 1 และสัญญาณควบคุมเป็นขอบขาลง จะทำการตั้งสถานะของตนเองให้เป็นสถานะเริ่มต้นหรือสถานะที่ 0

- ถ้าอยู่ในสถานะที่ 0 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาลง จะรับคีย์มาแล้วจะสลับบิตตามอัลกอริทึมการเข้ารหัสคืออีเอสในรอบที่ 1 จากนั้นจะเปลี่ยน

สถานะให้เป็นสถานะที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ถ้าอยู่ในสถานะที่ 11 สัญญาเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาควบคุมเป็นขอบขาลง จะรับคีย์มาแล้วจะสลับบิตตามอัลกอริทึมการเข้ารหัสดีอีเอสในรอบที่ 12 จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 12

- ถ้าอยู่ในสถานะที่ 12 สัญญาเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาควบคุมเป็นขอบขาลง จะรับคีย์มาแล้วจะสลับบิตตามอัลกอริทึมการเข้ารหัสดีอีเอสในรอบที่ 13 จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 13

- ถ้าอยู่ในสถานะที่ 13 สัญญาเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาควบคุมเป็นขอบขาลง จะรับคีย์มาแล้วจะสลับบิตตามอัลกอริทึมการเข้ารหัสดีอีเอสในรอบที่ 14 จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 14

- ถ้าอยู่ในสถานะที่ 14 สัญญาเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาควบคุมเป็นขอบขาลง จะรับคีย์มาแล้วจะสลับบิตตามอัลกอริทึมการเข้ารหัสดีอีเอสในรอบที่ 15 จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 15

- ถ้าอยู่ในสถานะที่ 15 สัญญาเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาควบคุมเป็นขอบขาลง จะรับคีย์มาแล้วจะสลับบิตตามอัลกอริทึมการเข้ารหัสดีอีเอสในรอบที่ 16 จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 0

3.7.2. ส่วนจัดการกับคีย์ที่ใช้ในการถอดรหัส

เหมือนกับส่วนจัดการกับคีย์ที่ใช้ในการเข้ารหัสแต่การสลับคีย์ตามอัลกอริทึมการถอดรหัส

3.7.3. ส่วนเลือกว่าจะใช้คีย์เพื่อที่จะเข้ารหัสหรือถอดรหัส


ส่วนนี้จะรับข้อมูลทั้งการเข้ารหัสและการถอดรหัส แต่จะเลือกเอาเพียง 1 ชุด โดยใช้สัญญาเลือกเข้ารหัส-ถอดรหัส เป็นตัวกำหนด สามารถแสดงส่วนนี้ด้วยวงจรถ่ายแบบเชิงเวกเตอร์ ซึ่งแสดงการทำงานได้ดังนี้

- ถ้าสัญญาแสดงการเข้ารหัส-ถอดรหัสเป็น 1 ให้เลือกส่วนการเข้ารหัส นอกจากนั้นจะใช้การถอดรหัส

3.8 ส่วนการเลือกข้อมูลเข้า

ส่วนนี้จะทำหน้าที่เลือกข้อมูลเพื่อเข้ากระทำอัลกอริทึมดีอีเอส จะเลือกกระหว่างข้อมูลจากภายนอกกับข้อมูลที่ไ้จากการกระทำรอบก่อนหน้านี้ โดยอาศัยสัญญาควบคุมจากส่วนควบคุมสามารถแสดงด้วยไฟไนสเตรคแมชชีน ได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




มีการทำงานดังนี้

- ถ้าสัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 1 และสัญญาณควบคุมเป็นขอบขาสูง จะทำการตั้งสถานะของตนเองให้เป็นสถานะเริ่มต้นหรือสถานะที่ 0
- ถ้าอยู่ในสถานะที่ 0 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาสูง จะเลือกข้อมูลเข้าจากส่วนพักข้อมูลชั่วคราวสำหรับข้อมูลเข้า จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 1
- ถ้าอยู่ในสถานะที่ 1 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาสูง จะเลือกข้อมูลเข้าจากส่วนการเลือกข้อมูลออก ซึ่งเป็นข้อมูลที่ผ่านการกระทำรอบที่แล้ว จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 2
- ถ้าอยู่ในสถานะที่ 2 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาสูง จะเลือกข้อมูลเข้าจากส่วนการเลือกข้อมูลออก ซึ่งเป็นข้อมูลที่ผ่านการกระทำรอบที่แล้ว จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 3
- ถ้าอยู่ในสถานะที่ 3 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาสูง จะเลือกข้อมูลเข้าจากส่วนการเลือกข้อมูลออก ซึ่งเป็นข้อมูลที่ผ่านการกระทำรอบที่แล้ว จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 4
- ถ้าอยู่ในสถานะที่ 4 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาสูง จะเลือกข้อมูลเข้าจากส่วนการเลือกข้อมูลออก ซึ่งเป็นข้อมูลที่ผ่านการกระทำรอบที่แล้ว จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 5
- ถ้าอยู่ในสถานะที่ 5 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาสูง จะเลือกข้อมูลเข้าจากส่วนการเลือกข้อมูลออก ซึ่งเป็นข้อมูลที่ผ่านการกระทำรอบที่แล้ว จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 6

เอกสารนี้เป็นที่ปรึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.9 ส่วนการเลือกข้อมูลออก

ส่วนนี้จะทำการเลือกข้อมูลเพื่อส่งไปยังรอบต่อไป หรือส่งข้อมูลออกเมื่อทำครบ 16 รอบแล้ว โดยอาศัยสัญญาณควบคุมจากส่วนควบคุม สามารถแสดงด้วยไฟในสเตตแมชีน ได้ดังนี้



มีการทำงานดังนี้

- ถ้าสัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 1 และสัญญาณควบคุมเป็นขอบขาลง จะทำการตั้งสถานะของตนเองให้เป็นสถานะเริ่มต้นหรือสถานะที่ 0
 - ถ้าอยู่ในสถานะที่ 0 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาลง จะเลือกข้อมูลแล้วส่งออกไปยังส่วนการเลือกข้อมูลเข้าเพื่อกระทำรอบต่อไป จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 1
 - ถ้าอยู่ในสถานะที่ 1 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาลง จะเลือกข้อมูลแล้วส่งออกไปยังส่วนการเลือกข้อมูลเข้าเพื่อกระทำรอบต่อไป จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 1
 - ถ้าอยู่ในสถานะที่ 2 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาลง จะเลือกข้อมูลแล้วส่งออกไปยังส่วนการเลือกข้อมูลเข้าเพื่อกระทำรอบต่อไป จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 1
 - ถ้าอยู่ในสถานะที่ 3 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาลง จะเลือกข้อมูลแล้วส่งออกไปยังส่วนการเลือกข้อมูลเข้าเพื่อกระทำรอบต่อไป จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 1
 - ถ้าอยู่ในสถานะที่ 4 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาลง จะเลือกข้อมูลแล้วส่งออกไปยังส่วนการเลือกข้อมูลเข้าเพื่อกระทำรอบต่อไป จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 1
- เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ถ้าอยู่ในสถานะที่ 15 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณควบคุมเป็นขอบขาลง จะเลือกข้อมูลแล้วส่งออกไปยังส่วนพักข้อมูลชั่วคราวสำหรับข้อมูลออก จากนั้นจะเปลี่ยนสถานะให้เป็นสถานะที่ 0

3.10 ส่วนการทำเอ็กแพนชันเพอมีเวคชั่น

ส่วนนี้จะทำการขยายจำนวนบิตตามอัลกอริทึมคีย์เอส สามารถแสดงส่วนนี้โดยการใช้คุณสมบัติของภาษาวีเอชดีแอล โดยเขียนแบบสตรักเจอร์ล ซึ่งจะสลับบิตข้อมูลตามตามอัลกอริทึมคีย์เอส ระหว่างการเชื่อมต่อส่วนพักข้อมูลชั่วคราวสำหรับคีย์ กับ ส่วนจัดการกับคีย์

3.11 ส่วนการทำเอ็กออก 48 บิต

ส่วนนี้จะทำการกระทำเอ็กออกแบบบิตต่อบิตกับข้อมูลจำนวน 48 บิต โดยมีสัญญาณจากส่วนควบคุมเป็นตัวกำหนดให้เริ่มการกระทำเอ็กออก ซึ่งสามารถแสดงด้วยวงจรซีเควนเขียว ซึ่งแสดงกาทำงานได้ดังนี้

- ถ้าสัญญาณควบคุมเป็น 1 ให้ทำการเอ็กออกค่าทั้ง 48 บิต

3.12 ส่วนการทำเอ็กออก 32 บิต

ส่วนนี้จะทำการกระทำเอ็กออกแบบบิตต่อบิตกับข้อมูลจำนวน 32 บิต โดยมีสัญญาณจากส่วนควบคุมเป็นตัวกำหนดให้เริ่มการกระทำเอ็กออก ซึ่งสามารถแสดงด้วยวงจรซีเควนเขียว ซึ่งแสดงกาทำงานได้ดังนี้

- ถ้าสัญญาณควบคุมเป็น 1 ให้ทำการเอ็กออกค่าทั้ง 32 บิต

3.13 ส่วนการทำเอ็สบล็อก

ส่วนนี้จะทำการแทนรูปแบบของข้อมูลขนาด 48 บิตด้วยรูปแบบอีกแบบหนึ่งที่มีขนาด 32 บิต ตามอัลกอริทึมคีย์เอส สามารถแสดงด้วยวงจรซีเควนเขียว


3.14 ส่วนการทำพีบล็อก

ส่วนนี้จะทำการสลับตำแหน่งของข้อมูลขนาด 32 บิต ตามอัลกอริทึมคีย์เอส สามารถแสดงส่วนนี้โดยการใช้คุณสมบัติของภาษาวีเอชดีแอล โดยเขียนแบบสตรักเจอร์ล ซึ่งจะสลับบิตข้อมูลตามตามอัลกอริทึมคีย์เอส ระหว่างการเชื่อมต่อส่วนพักข้อมูลชั่วคราวสำหรับคีย์ กับ ส่วนจัดการกับคีย์

3.15 ส่วนควบคุม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนนี้มีหน้าที่ส่งสัญญาณเริ่มต้นและสัญญาณควบคุมให้กับทุกๆส่วน โดยอาศัยสัญญาณนาฬิกาจากภายนอก เป็นตัวกำหนดจังหวะ สามารถแสดงการทำงาน โดยใช้ไฟในสเตตแมชชีนได้ดังนี้



การทำงานมีดังนี้

- ถ้าสัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 1 และสัญญาณนาฬิกาเป็นขอบขาลง จะทำการตั้งสถานะของตนเองให้เป็นสถานะเริ่มต้นหรือสถานะที่ 0
- ถ้าอยู่ในสถานะที่ 0 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณนาฬิกาเป็นขอบขาลง จะทำการส่งสัญญาณ 1 ไปยังขาสัญญาณเริ่มต้นและขาสัญญาณควบคุม ให้กับทุกๆส่วนที่เป็นไฟในสเตตแมชชีน จากนั้นเปลี่ยนสถานะเป็น 1
- ถ้าอยู่ในสถานะที่ 1 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณนาฬิกาเป็นขอบขาลง จะทำการส่งสัญญาณ 0 ไปยังขาสัญญาณเริ่มต้นและขาสัญญาณควบคุม ซึ่งขณะนี้ทุกๆส่วนจะมีสถานะเริ่มต้น จากนั้นเปลี่ยนสถานะของตัวเองให้เป็น 2
- ถ้าอยู่ในสถานะที่ 2 สัญญาณเริ่มต้นวงจรมีค่าเท่ากับ 0 และสัญญาณนาฬิกาเป็นขอบขาลง จะทำการส่งสัญญาณ 1 ไปยังขาสัญญาณควบคุมของทุกๆส่วน จากนั้นเปลี่ยนสถานะเป็น 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ถ้าอยู่ในสถานะที่ 13 สัญญาเริ่มต้นวงจรมีค่าเท่ากับ 1 และสัญญาณาฬิกาเป็นขอบขาลง จะทำการส่งสัญญา 0 ไปยังส่วนส่วนการเลือกข้อมูลออกเพื่อสั่งให้ทำงาน จากนั้นเปลี่ยนสถานะเป็น 14

- ถ้าอยู่ในสถานะที่ 14 สัญญาเริ่มต้นวงจรมีค่าเท่ากับ 1 และสัญญาณาฬิกาเป็นขอบขาลง จะทำการตรวจสอบว่าได้กระทำตามสถานะที่ 10 ถึง 14 ก็ครั้งแล้ว ถ้าทำครบ 16 ครั้ง ก็จะเปลี่ยนสถานะเป็น 15 แต่ถ้ายังไม่ครบก็จะเปลี่ยนสถานะเป็น 10

- ถ้าอยู่ในสถานะที่ 15 สัญญาเริ่มต้นวงจรมีค่าเท่ากับ 1 และสัญญาณาฬิกาเป็นขอบขาลง จะทำการส่งสัญญา 0 ไปยังส่วนพักข้อมูลชั่วคราวสำหรับข้อมูลออกเพื่อสั่งให้ทำการส่งข้อมูลออก 16 บิตแรก จากนั้นเปลี่ยนสถานะเป็น 16

- ถ้าอยู่ในสถานะที่ 16 สัญญาเริ่มต้นวงจรมีค่าเท่ากับ 1 และสัญญาณาฬิกาเป็นขอบขาลง จะทำการส่งสัญญา 1 ไปยังส่วนพักข้อมูลชั่วคราวสำหรับข้อมูลออก จากนั้นเปลี่ยนสถานะเป็น 17

- ถ้าอยู่ในสถานะที่ 17 สัญญาเริ่มต้นวงจรมีค่าเท่ากับ 1 และสัญญาณาฬิกาเป็นขอบขาลง จะทำการส่งสัญญา 0 ไปยังส่วนพักข้อมูลชั่วคราวสำหรับข้อมูลออกเพื่อสั่งให้ทำการส่งข้อมูลออก 16 บิตที่ 2 จากนั้นเปลี่ยนสถานะเป็น 18

- ถ้าอยู่ในสถานะที่ 18 สัญญาเริ่มต้นวงจรมีค่าเท่ากับ 1 และสัญญาณาฬิกาเป็นขอบขาลง จะทำการส่งสัญญา 1 ไปยังส่วนพักข้อมูลชั่วคราวสำหรับข้อมูลออก จากนั้นเปลี่ยนสถานะเป็น 19

- ถ้าอยู่ในสถานะที่ 19 สัญญาเริ่มต้นวงจรมีค่าเท่ากับ 1 และสัญญาณาฬิกาเป็นขอบขาลง จะทำการส่งสัญญา 0 ไปยังส่วนพักข้อมูลชั่วคราวสำหรับข้อมูลออกเพื่อสั่งให้ทำการส่งข้อมูลออก 16 บิตที่ 3 จากนั้นเปลี่ยนสถานะเป็น 20

- ถ้าอยู่ในสถานะที่ 20 สัญญาเริ่มต้นวงจรมีค่าเท่ากับ 1 และสัญญาณาฬิกาเป็นขอบขาลง จะทำการส่งสัญญา 1 ไปยังส่วนพักข้อมูลชั่วคราวสำหรับข้อมูลออก จากนั้นเปลี่ยนสถานะเป็น 21

- ถ้าอยู่ในสถานะที่ 21 สัญญาเริ่มต้นวงจรมีค่าเท่ากับ 1 และสัญญาณาฬิกาเป็นขอบขาลง จะทำการส่งสัญญา 0 ไปยังส่วนพักข้อมูลชั่วคราวสำหรับข้อมูลออกเพื่อสั่งให้ทำการส่งข้อมูลออก 16 บิตที่ 4 จากนั้นเปลี่ยนสถานะเป็น 0

บทที่ 5

บทสรุปและวิจารณ์

บทสรุป

การออกแบบวงจรรวมในปัจจุบันทำได้รวดเร็วและมีประสิทธิภาพมาก เนื่องจากการพัฒนาเครื่องมือต่าง ๆ ทั้งทางด้านฮาร์ดแวร์ และซอฟต์แวร์ ระบบที่ช่วยออกแบบทางอิเล็กทรอนิกส์ (Electronic Design Automation : EDA) ก็ได้พัฒนาขึ้นมาจนทำให้การออกแบบสามารถทำได้อย่างรวดเร็ว

วีเอชดีแอลเป็นภาษาที่ใช้เขียนอธิบายการทำงานของวงจรใด ๆ แทนการสร้างวงจรขึ้นมาจริง ใช้ประโยชน์ในการทำซิมูเลชันเพื่อนำไปสร้างวงจรจริงได้ ในปัจจุบันจะเห็นว่ามียังรวมเอเอสไอซีใหม่ ๆ เป็นผลิตภัณฑ์ออกมามากมาย เนื่องมาจากเทคโนโลยีในการออกแบบวงจรรวมได้พัฒนาขึ้นไปนั่นเอง การศึกษาโครงการนี้ทำให้สามารถนำความรู้ที่ได้ไปใช้ประโยชน์ได้ในวงการอุตสาหกรรมจริง ๆ และคิดว่าในอนาคตคงจะมีการใช้เครื่องมือที่มีอยู่ออกแบบและพัฒนาสิ่งประดิษฐ์ใหม่ ๆ ส่วนการอิเล็กทรอนิกส์ต่อไป

ส่วนการเข้ารหัสและถอดรหัสข้อมูลด้วยอัลกอริทึมคือเอส (DES) เป็นวิธีการที่มีความปลอดภัยสูง และสามารถนำมาประยุกต์ใช้ได้ง่าย จึงเหมาะสมแก่การนำมาใช้เพื่อความปลอดภัยของการสื่อสารข้อมูล

บทวิจารณ์

ระบบดีคือเป็นการออกแบบที่ใช้คอมพิวเตอร์ทั้งฮาร์ดแวร์และซอฟต์แวร์ ช่วยในการออกแบบวงจรอิเล็กทรอนิกส์ต่าง ๆ เป็นเทคโนโลยีแบบใหม่ทันสมัย มีมากมายหลายแพลตฟอร์ม (Platform) ทั้งพีซี (Personal Computer) และ เวิร์กสเตชัน (Work Station) ซอฟต์แวร์ที่ใช้บนแต่ละแพลตฟอร์มก็แตกต่างกันไป การเรียนรู้แต่ละรูปแบบใช้เวลานานมาก เนื่องจากไม่คุ้นเคย ทำให้การทำงานโครงการเสียเวลาไปมากกับการศึกษาเครื่องมือต่าง ๆ เหล่านี้ และหลายครั้งต้องเสียเวลาแก้ปัญหาที่เกิดขึ้น และเนื่องจากโปรแกรมดีเอสที่สร้างขึ้นมีขนาดใหญ่ เครื่องคอมพิวเตอร์ที่ใช้ก็ควรจะเป็นเครื่องที่มีความสามารถและความเร็วสูงเช่น Intel Pentium-100 และจะต้องมีแรมเพียงพอ (มากกว่า 32 เมกกะไบต์) มิฉะนั้นจะไม่สามารถสังเคราะห์วงจรออกมาได้ ดังนั้นก่อนจะทำการพัฒนาโครงการใด ควรจะศึกษาให้มั่นใจเสียก่อนว่ามีฮาร์ดแวร์ที่จะสามารถรองรับการใช้งานได้ มิฉะนั้นเมื่อพัฒนาขึ้นมาจะไม่เกิดประโยชน์เนื่องจากทำได้เพียงครึ่งๆกลางๆ ส่วนทางด้านซอฟต์แวร์ที่มีใช้ก็ยังไม่มีตัวใดที่สามารถทำงานได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นานจะนำไปใช้ประโยชน์คุณควรค่าตลอดกระบวนการพัฒนาจะต้องใช้หลาย ๆ วิชาช่วยพัฒนา บางครั้งเกิดความเขັกกันไม่ได้ระหว่าง

- ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซอฟต์แวร์ต่าง ๆ เหล่านั้น ทำให้เกิดปัญหาในการพัฒนา ฉะนั้นในการออกแบบควรจะศึกษา
เครื่องมือที่จะใช้ให้ดี ศึกษาความเป็นไปได้ในการใช้ซอฟต์แวร์ เครื่องมือต่าง ๆ ให้ดีเสียก่อนที่
จะเริ่มลงมือทำการออกแบบ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บรรณานุกรม

1. Jayaram Bhasker, "VHDL Primer" , Prentice Hall , First Edition , 1992.
2. Viewlogic, "Using Workview Plus for Windows" , Viewlogic , 1993
3. Viewlogic, "Viewsim Reference Manual" , Viewlogic , 1993
4. Viewlogic, "VHDL User's Guide" ,Viewlogic , 1993
5. Warwick Ford. "Computer Communications Security" , Prentice Hall , First Edition , 1994 . pp. 69-71
6. Charlie Kaufman, Radia Perlman and Mike Speciner, "Network Security" , Prentice Hall , First Edition , 1995 , pp. 60-73



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ผู้จัดทำขอขอบคุณ

นายนิวัฒน์ วโรภาษ ที่ช่วยเอื้อเฟื้อเครื่องคอมพิวเตอร์สำหรับการทำโครงการในภาค
เรียนที่ 1

นายชลชาสน์ โปธารส ที่ช่วยเอื้อเฟื้อเครื่องคอมพิวเตอร์สำหรับการพิมพ์ปริญญาบัตร

นายอนรรตน์ ธนะโสธร ที่ช่วยเอื้อเฟื้อเครื่องคอมพิวเตอร์สำหรับการทำโครงการในภาค
เรียนที่ 2

ผู้จัดทำ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
-----
--Module      Input Buffer
--Purpose     Buffer Data Input
-----
```

```
entity IN_BUF is
```

```
    port(CLK :IN v1bit;
          DATAIN :IN v1bit_1d (0 to 15);
          DATAOUT :OUT v1bit_1d (0 to 63);
          RESET :IN v1bit);
```

```
end IN_BUF;
```

```
-----
architecture behavior of IN_BUF is
```

```
    signal STATE : v1bit_vector (0 to 1);
```

```
begin
```

```
    INPUT:process
```

```
    begin
```

```
        wait until (clk='0') and clk'event ;
```

```
        if (RESET = '0') then
```

```
            case v1d2int (state) is
```

```
                when 0 => DATAOUT(0 to 15) <= DATAIN;
```

```
                    STATE <= "01";
```

```
                when 1 => DATAOUT(16 to 31) <= DATAIN;
```

```
                    STATE <= "10";
```

```
                when 2 => DATAOUT(32 to 47) <= DATAIN;
```

```
                    STATE <= "11";
```

```
                when 3 => DATAOUT(48 to 63) <= DATAIN;
```

```
                    STATE <= "00";
```

```
                when others => null;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
end CASE;  
else state <= "00";  
end if;  
end process INPUT;  
end BEHAVIOR;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
-----  
--Module      Input Mutiplexer  
--Purpose     Get Input 64 bits from 16 bits 4 sets  
-----
```

entity MUXIN is

```
port(CLK : IN vlbit;  
      DataUpin0,DataUpin1,DataUpin2,DataUpin3,DataUpin4,DataUpin5,DataUpin6,  
      DataUpin7,DataUpin8,DataUpin9,DataUpin10,DataUpin11,DataUpin12,  
      DataUpin13,DataUpin14,DataUpin15,DataUpin16,DataUpin17,DataUpin18,  
      DataUpin19,DataUpin20,DataUpin21,DataUpin22,DataUpin23,DataUpin24,  
      DataUpin25,DataUpin26,DataUpin27,DataUpin28,DataUpin29,DataUpin30,  
      DataUpin31,DataUpin32,DataUpin33,DataUpin34,DataUpin35,DataUpin36,  
      DataUpin37,DataUpin38,DataUpin39,DataUpin40,DataUpin41,DataUpin42,  
      DataUpin43,DataUpin44,DataUpin45,DataUpin46,DataUpin47,DataUpin48,  
      DataUpin49,DataUpin50,DataUpin51,DataUpin52,DataUpin53,DataUpin54,  
      DataUpin55,DataUpin56,DataUpin57,DataUpin58,DataUpin59,DataUpin60,  
      DataUpin61,DataUpin62,DataUpin63 : IN vlbit;  
      DataSidein : IN vlbit_1d(0 to 63);  
      DataOut : OUT vlbit_1d(0 to 63);  
      RESET : IN vlbit);
```

end MUXIN;

```
-----  
  
architecture behavior of MUXIN is
```

```
signal state : vlbit_1d(0 to 3);
```

```
begin
```

```
main : process
```

```
begin
```

```
wait until CLK'event and (CLK = '0');
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อสาธารณะและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

if (RESET = '0') then
  case vld2int(state) is
    when 0 => DataOut(0) <= DataUpin0;
              DataOut(1) <= DataUpin1;
              DataOut(2) <= DataUpin2;
              DataOut(3) <= DataUpin3;
              DataOut(4) <= DataUpin4;
              DataOut(5) <= DataUpin5;
              DataOut(6) <= DataUpin6;
              DataOut(7) <= DataUpin7;
              DataOut(8) <= DataUpin8;
              DataOut(9) <= DataUpin9;
              DataOut(10) <= DataUpin10;
              DataOut(11) <= DataUpin11;
              DataOut(12) <= DataUpin12;
              DataOut(13) <= DataUpin13;
              DataOut(14) <= DataUpin14;
              DataOut(15) <= DataUpin15;
              DataOut(16) <= DataUpin16;
              DataOut(17) <= DataUpin17;
              DataOut(18) <= DataUpin18;
              DataOut(19) <= DataUpin19;
              DataOut(20) <= DataUpin20;
              DataOut(21) <= DataUpin21;
              DataOut(22) <= DataUpin22;
              DataOut(23) <= DataUpin23;
              DataOut(24) <= DataUpin24;
              DataOut(25) <= DataUpin25;
              DataOut(26) <= DataUpin26;
              DataOut(27) <= DataUpin27;
              DataOut(28) <= DataUpin28;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เฉพาะในการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(29) <= DataUpin29;

DataOut(30) <= DataUpin30;

DataOut(31) <= DataUpin31;

DataOut(32) <= DataUpin32;

DataOut(33) <= DataUpin33;

DataOut(34) <= DataUpin34;

DataOut(35) <= DataUpin35;

DataOut(36) <= DataUpin36;

DataOut(37) <= DataUpin37;

DataOut(38) <= DataUpin38;

DataOut(39) <= DataUpin39;

DataOut(40) <= DataUpin40;

DataOut(41) <= DataUpin41;

DataOut(42) <= DataUpin42;

DataOut(43) <= DataUpin43;

DataOut(44) <= DataUpin44;

DataOut(45) <= DataUpin45;

DataOut(46) <= DataUpin46;

DataOut(47) <= DataUpin47;

DataOut(48) <= DataUpin48;

DataOut(49) <= DataUpin49;

DataOut(50) <= DataUpin50;

DataOut(51) <= DataUpin51;

DataOut(52) <= DataUpin52;

DataOut(53) <= DataUpin53;

DataOut(54) <= DataUpin54;

DataOut(55) <= DataUpin55;

DataOut(56) <= DataUpin56;

DataOut(57) <= DataUpin57;

DataOut(58) <= DataUpin58;

DataOut(59) <= DataUpin59;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เฉพาะภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้เผยแพร่ข้อมูลนี้ไปยังบุคคลอื่นใดโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(60) <= DataUpin60;
DataOut(61) <= DataUpin61;
DataOut(62) <= DataUpin62;
DataOut(63) <= DataUpin63;
state <= "0001";

when 1 => DataOut <= DataSidein;
state <= "0010";
when 2 => DataOut <= DataSidein;
state <= "0011";
when 3 => DataOut <= DataSidein;
state <= "0100";
when 4 => DataOut <= DataSidein;
state <= "0101";
when 5 => DataOut <= DataSidein;
state <= "0110";
when 6 => DataOut <= DataSidein;
state <= "0111";
when 7 => DataOut <= DataSidein;
state <= "1000";
when 8 => DataOut <= DataSidein;
state <= "1001";

when 9 => DataOut <= DataSidein;
state <= "1010";

when 10 => DataOut <= DataSidein;
state <= "1011";

when 11 => DataOut <= DataSidein;
state <= "1100";

when 12 => DataOut <= DataSidein;
state <= "1101";
when 13 => DataOut <= DataSidein;
state <= "1110";

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงแก้ไข และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
when 14 => DataOut <= DataSidein;
    state <= "1111";
when 15 => DataOut <= DataSidein;
    state <= "0000";
when others => null;
end case;
else state <= "0000";
end if;
end process main;
end behavior;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
-----  
--Module   Key Buffer  
--Purpose  Buffer for Key Input Data  
-----
```

```
entity KIN_BUF is
```

```
    port(CLK :IN vbit;  
          DATAIN :IN vbit_ld (0 to 15);  
          DATAOUT :OUT vbit_ld (0 to 63);  
          RESET : IN vbit);
```

```
end KIN_BUF;
```

```
-----  
architecture behavior of KIN_BUF is
```

```
    signal STATE : vbit_vector (0 to 1);
```

```
begin
```

```
    INPUT:process
```

```
    begin
```

```
        wait until (clk='0') and clk'event ;
```

```
        if (RESET = '0') then
```

```
            case vld2int (state) is
```

```
                when 0 => DATAOUT(0 to 15) <= DATAIN;
```

```
                    STATE <= "01";
```

```
                when 1 => DATAOUT(16 to 31) <= DATAIN;
```

```
                    STATE <= "10";
```

```
                when 2 => DATAOUT(32 to 47) <= DATAIN;
```

```
                    STATE <= "11";
```

```
                when 3 => DATAOUT(48 to 63) <= DATAIN;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ในงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
STATE <= "00";  
  when others => null;  
end CASE;  
else state <= "00";  
end if;  
end process INPUT;  
end BEHAVIOR;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

--Module Key for Data Encryption
--Purpose Generate Key per Round for Encryption

entity KEYEN is

```
port( CLK : IN vbit;  
      DataOut : OUT vbit_1d(0 to 55);  
      DataIn : IN vbit_1d(1 to 64);  
      RESET : IN vbit);  
end KEYEN;
```

architecture behavior of KEYEN is

```
signal state : vbit_1d(0 to 3);  
signal temp : vbit_1d(0 to 7);
```

begin

```
main : process
```

```
begin
```

```
wait until CLK'event and (CLK = '0');
```

```
temp(0) <= DataIn(8);
```

```
temp(1) <= DataIn(16);
```

```
temp(2) <= DataIn(24);
```

```
temp(3) <= DataIn(32);
```

```
temp(4) <= DataIn(40);
```

```
temp(5) <= DataIn(48);
```

```
temp(6) <= DataIn(56);
```

```
temp(7) <= DataIn(64);
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

case vld2int(state) is

when 0 => DataOut(0) <= DataIn(49);

DataOut(1) <= DataIn(41);

DataOut(2) <= DataIn(33);

DataOut(3) <= DataIn(25);

DataOut(4) <= DataIn(17);

DataOut(5) <= DataIn(9);

DataOut(6) <= DataIn(1);

DataOut(7) <= DataIn(58);

DataOut(8) <= DataIn(50);

DataOut(9) <= DataIn(42);

DataOut(10) <= DataIn(34);

DataOut(11) <= DataIn(26);

DataOut(12) <= DataIn(18);

DataOut(13) <= DataIn(10);

DataOut(14) <= DataIn(2);

DataOut(15) <= DataIn(59);

DataOut(16) <= DataIn(51);

DataOut(17) <= DataIn(43);

DataOut(18) <= DataIn(35);

DataOut(19) <= DataIn(27);

DataOut(20) <= DataIn(19);

DataOut(21) <= DataIn(11);

DataOut(22) <= DataIn(3);

DataOut(23) <= DataIn(60);

DataOut(24) <= DataIn(52);

DataOut(25) <= DataIn(44);

DataOut(26) <= DataIn(36);

DataOut(27) <= DataIn(57);

DataOut(28) <= DataIn(55);

DataOut(29) <= DataIn(47);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้เผยแพร่หรือทำซ้ำโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(30) <= DataIn(39);

DataOut(31) <= DataIn(31);

DataOut(32) <= DataIn(23);

DataOut(33) <= DataIn(15);

DataOut(34) <= DataIn(7);

DataOut(35) <= DataIn(62);

DataOut(36) <= DataIn(54);

DataOut(37) <= DataIn(46);

DataOut(38) <= DataIn(38);

DataOut(39) <= DataIn(30);

DataOut(40) <= DataIn(22);

DataOut(41) <= DataIn(14);

DataOut(42) <= DataIn(6);

DataOut(43) <= DataIn(61);

DataOut(44) <= DataIn(53);

DataOut(45) <= DataIn(45);

DataOut(46) <= DataIn(37);

DataOut(47) <= DataIn(29);

DataOut(48) <= DataIn(21);

DataOut(49) <= DataIn(13);

DataOut(50) <= DataIn(5);

DataOut(51) <= DataIn(28);

DataOut(52) <= DataIn(20);

DataOut(53) <= DataIn(12);

DataOut(54) <= DataIn(4);

DataOut(55) <= DataIn(63);

state <= "0001";

when 1 => DataOut(0) <= DataIn(41);

DataOut(1) <= DataIn(33);

DataOut(2) <= DataIn(25);

DataOut(3) <= DataIn(17);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการแข่งขันเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(4) <= DataIn(9);
DataOut(5) <= DataIn(1);
DataOut(6) <= DataIn(58);
DataOut(7) <= DataIn(50);
DataOut(8) <= DataIn(42);
DataOut(9) <= DataIn(34);
DataOut(10) <= DataIn(26);
DataOut(11) <= DataIn(18);
DataOut(12) <= DataIn(10);
DataOut(13) <= DataIn(2);
DataOut(14) <= DataIn(59);
DataOut(15) <= DataIn(51);
DataOut(16) <= DataIn(43);
DataOut(17) <= DataIn(35);
DataOut(18) <= DataIn(27);
DataOut(19) <= DataIn(19);
DataOut(20) <= DataIn(11);
DataOut(21) <= DataIn(3);
DataOut(22) <= DataIn(60);
DataOut(23) <= DataIn(52);
DataOut(24) <= DataIn(44);
DataOut(25) <= DataIn(36);
DataOut(26) <= DataIn(57);
DataOut(27) <= DataIn(49);
DataOut(28) <= DataIn(47);
DataOut(29) <= DataIn(39);
DataOut(30) <= DataIn(31);
DataOut(31) <= DataIn(23);
DataOut(32) <= DataIn(15);
DataOut(33) <= DataIn(7);
DataOut(34) <= DataIn(62);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
DataOut(35) <= DataIn(54);
DataOut(36) <= DataIn(46);
DataOut(37) <= DataIn(38);
DataOut(38) <= DataIn(30);
DataOut(39) <= DataIn(22);
DataOut(40) <= DataIn(14);
DataOut(41) <= DataIn( 6);
DataOut(42) <= DataIn(61);
DataOut(43) <= DataIn(53);
DataOut(44) <= DataIn(45);
DataOut(45) <= DataIn(37);
DataOut(46) <= DataIn(29);
DataOut(47) <= DataIn(21);
DataOut(48) <= DataIn(13);
DataOut(49) <= DataIn( 5);
DataOut(50) <= DataIn(28);
DataOut(51) <= DataIn(20);
DataOut(52) <= DataIn(12);
DataOut(53) <= DataIn( 4);
DataOut(54) <= DataIn(63);
DataOut(55) <= DataIn(55);
state <= "0010";
```

```
when 2 => DataOut(0) <= DataIn(25);
```

```
DataOut(1) <= DataIn(17);
```

```
DataOut(2) <= DataIn( 9);
```

```
DataOut(3) <= DataIn( 1);
```

```
DataOut(4) <= DataIn(58);
```

```
DataOut(5) <= DataIn(50);
```

```
DataOut(6) <= DataIn(42);
```

```
DataOut(7) <= DataIn(34);
```

```
DataOut(8) <= DataIn(26);
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(9) <= DataIn(18);

DataOut(10) <= DataIn(10);

DataOut(11) <= DataIn(2);

DataOut(12) <= DataIn(59);

DataOut(13) <= DataIn(51);

DataOut(14) <= DataIn(43);

DataOut(15) <= DataIn(35);

DataOut(16) <= DataIn(27);

DataOut(17) <= DataIn(19);

DataOut(18) <= DataIn(11);

DataOut(19) <= DataIn(3);

DataOut(20) <= DataIn(60);

DataOut(21) <= DataIn(52);

DataOut(22) <= DataIn(44);

DataOut(23) <= DataIn(36);

DataOut(24) <= DataIn(57);

DataOut(25) <= DataIn(49);

DataOut(26) <= DataIn(41);

DataOut(27) <= DataIn(33);

DataOut(28) <= DataIn(31);

DataOut(29) <= DataIn(23);

DataOut(30) <= DataIn(15);

DataOut(31) <= DataIn(7);

DataOut(32) <= DataIn(62);

DataOut(33) <= DataIn(54);

DataOut(34) <= DataIn(46);

DataOut(35) <= DataIn(38);

DataOut(36) <= DataIn(30);

DataOut(37) <= DataIn(22);

DataOut(38) <= DataIn(14);

DataOut(39) <= DataIn(6);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้เผยแพร่ข้อมูลนี้แก่บุคคลอื่นโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(40) <= DataIn(61);
DataOut(41) <= DataIn(53);
DataOut(42) <= DataIn(45);
DataOut(43) <= DataIn(37);
DataOut(44) <= DataIn(29);
DataOut(45) <= DataIn(21);
DataOut(46) <= DataIn(13);
DataOut(47) <= DataIn( 5);
DataOut(48) <= DataIn(28);
DataOut(49) <= DataIn(20);
DataOut(50) <= DataIn(12);
DataOut(51) <= DataIn( 4);
DataOut(52) <= DataIn(63);
DataOut(53) <= DataIn(55);
DataOut(54) <= DataIn(47);
DataOut(55) <= DataIn(39);
state <= "0011";
when 3 => DataOut(0) <= DataIn( 9);
DataOut(1) <= DataIn( 1);
DataOut(2) <= DataIn(58);
DataOut(3) <= DataIn(50);
DataOut(4) <= DataIn(42);
DataOut(5) <= DataIn(34);
DataOut(6) <= DataIn(26);
DataOut(7) <= DataIn(18);
DataOut(8) <= DataIn(10);
DataOut(9) <= DataIn( 2);
DataOut(10) <= DataIn(59);
DataOut(11) <= DataIn(51);
DataOut(12) <= DataIn(43);
DataOut(13) <= DataIn(35);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(14) <= DataIn(27);
DataOut(15) <= DataIn(19);
DataOut(16) <= DataIn(11);
DataOut(17) <= DataIn(3);
DataOut(18) <= DataIn(60);
DataOut(19) <= DataIn(52);
DataOut(20) <= DataIn(44);
DataOut(21) <= DataIn(36);
DataOut(22) <= DataIn(57);
DataOut(23) <= DataIn(49);
DataOut(24) <= DataIn(41);
DataOut(25) <= DataIn(33);
DataOut(26) <= DataIn(25);
DataOut(27) <= DataIn(17);
DataOut(28) <= DataIn(15);
DataOut(29) <= DataIn(7);
DataOut(30) <= DataIn(62);
DataOut(31) <= DataIn(54);
DataOut(32) <= DataIn(46);
DataOut(33) <= DataIn(38);
DataOut(34) <= DataIn(30);
DataOut(35) <= DataIn(22);
DataOut(36) <= DataIn(14);
DataOut(37) <= DataIn(6);
DataOut(38) <= DataIn(61);
DataOut(39) <= DataIn(53);
DataOut(40) <= DataIn(45);
DataOut(41) <= DataIn(37);
DataOut(42) <= DataIn(29);
DataOut(43) <= DataIn(21);
DataOut(44) <= DataIn(13);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เฉพาะในกรณีฉุกเฉินเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(45) <= DataIn( 5);
DataOut(46) <= DataIn(28);
DataOut(47) <= DataIn(20);
DataOut(48) <= DataIn(12);
DataOut(49) <= DataIn( 4);
DataOut(50) <= DataIn(63);
DataOut(51) <= DataIn(55);
DataOut(52) <= DataIn(47);
DataOut(53) <= DataIn(39);
DataOut(54) <= DataIn(31);
DataOut(55) <= DataIn(23);
state <= "0100";
when 4 => DataOut(0) <= DataIn(58);
DataOut(1) <= DataIn(50);
DataOut(2) <= DataIn(42);
DataOut(3) <= DataIn(34);
DataOut(4) <= DataIn(26);
DataOut(5) <= DataIn(18);
DataOut(6) <= DataIn(10);
DataOut(7) <= DataIn( 2);
DataOut(8) <= DataIn(59);
DataOut(9) <= DataIn(51);
DataOut(10) <= DataIn(43);
DataOut(11) <= DataIn(35);
DataOut(12) <= DataIn(27);
DataOut(13) <= DataIn(19);
DataOut(14) <= DataIn(11);
DataOut(15) <= DataIn( 3);
DataOut(16) <= DataIn(60);
DataOut(17) <= DataIn(52);
DataOut(18) <= DataIn(44);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(19) <= DataIn(36);

DataOut(20) <= DataIn(57);

DataOut(21) <= DataIn(49);

DataOut(22) <= DataIn(41);

DataOut(23) <= DataIn(33);

DataOut(24) <= DataIn(25);

DataOut(25) <= DataIn(17);

DataOut(26) <= DataIn(9);

DataOut(27) <= DataIn(1);

DataOut(28) <= DataIn(62);

DataOut(29) <= DataIn(54);

DataOut(30) <= DataIn(46);

DataOut(31) <= DataIn(38);

DataOut(32) <= DataIn(30);

DataOut(33) <= DataIn(22);

DataOut(34) <= DataIn(14);

DataOut(35) <= DataIn(6);

DataOut(36) <= DataIn(61);

DataOut(37) <= DataIn(53);

DataOut(38) <= DataIn(45);

DataOut(39) <= DataIn(37);

DataOut(40) <= DataIn(29);

DataOut(41) <= DataIn(21);

DataOut(42) <= DataIn(13);

DataOut(43) <= DataIn(5);

DataOut(44) <= DataIn(28);

DataOut(45) <= DataIn(20);

DataOut(46) <= DataIn(12);

DataOut(47) <= DataIn(4);

DataOut(48) <= DataIn(63);

DataOut(49) <= DataIn(55);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(50) <= DataIn(47);
DataOut(51) <= DataIn(39);
DataOut(52) <= DataIn(31);
DataOut(53) <= DataIn(23);
DataOut(54) <= DataIn(15);
DataOut(55) <= DataIn( 7);
state <= "0101";
when 5 => DataOut(0) <= DataIn(42);
DataOut(1) <= DataIn(34);
DataOut(2) <= DataIn(26);
DataOut(3) <= DataIn(18);
DataOut(4) <= DataIn(10);
DataOut(5) <= DataIn( 2);
DataOut(6) <= DataIn(59);
DataOut(7) <= DataIn(51);
DataOut(8) <= DataIn(43);
DataOut(9) <= DataIn(35);
DataOut(10) <= DataIn(27);
DataOut(11) <= DataIn(19);
DataOut(12) <= DataIn(11);
DataOut(13) <= DataIn( 3);
DataOut(14) <= DataIn(60);
DataOut(15) <= DataIn(52);
DataOut(16) <= DataIn(44);
DataOut(17) <= DataIn(36);
DataOut(18) <= DataIn(57);
DataOut(19) <= DataIn(49);
DataOut(20) <= DataIn(41);
DataOut(21) <= DataIn(33);
DataOut(22) <= DataIn(25);
DataOut(23) <= DataIn(17);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เฉพาะเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(24) <= DataIn(9);
DataOut(25) <= DataIn(1);
DataOut(26) <= DataIn(58);
DataOut(27) <= DataIn(50);
DataOut(28) <= DataIn(46);
DataOut(29) <= DataIn(38);
DataOut(30) <= DataIn(30);
DataOut(31) <= DataIn(22);
DataOut(32) <= DataIn(14);
DataOut(33) <= DataIn(6);
DataOut(34) <= DataIn(61);
DataOut(35) <= DataIn(53);
DataOut(36) <= DataIn(45);
DataOut(37) <= DataIn(37);
DataOut(38) <= DataIn(29);
DataOut(39) <= DataIn(21);
DataOut(40) <= DataIn(13);
DataOut(41) <= DataIn(5);
DataOut(42) <= DataIn(28);
DataOut(43) <= DataIn(20);
DataOut(44) <= DataIn(12);
DataOut(45) <= DataIn(4);
DataOut(46) <= DataIn(63);
DataOut(47) <= DataIn(55);
DataOut(48) <= DataIn(47);
DataOut(49) <= DataIn(39);
DataOut(50) <= DataIn(31);
DataOut(51) <= DataIn(23);
DataOut(52) <= DataIn(15);
DataOut(53) <= DataIn(7);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ DataOut(54) <= DataIn(62); นั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(55) <= DataIn(54);
state <= "0110";
when 6 => DataOut(0) <= DataIn(26);
DataOut(1) <= DataIn(18);
DataOut(2) <= DataIn(10);
DataOut(3) <= DataIn( 2);
DataOut(4) <= DataIn(59);
DataOut(5) <= DataIn(51);
DataOut(6) <= DataIn(43);
DataOut(7) <= DataIn(35);
DataOut(8) <= DataIn(27);
DataOut(9) <= DataIn(19);
DataOut(10) <= DataIn(11);
DataOut(11) <= DataIn( 3);
DataOut(12) <= DataIn(60);
DataOut(13) <= DataIn(52);
DataOut(14) <= DataIn(44);
DataOut(15) <= DataIn(36);
DataOut(16) <= DataIn(57);
DataOut(17) <= DataIn(49);
DataOut(18) <= DataIn(41);
DataOut(19) <= DataIn(33);
DataOut(20) <= DataIn(25);
DataOut(21) <= DataIn(17);
DataOut(22) <= DataIn( 9);
DataOut(23) <= DataIn( 1);
DataOut(24) <= DataIn(58);
DataOut(25) <= DataIn(50);
DataOut(26) <= DataIn(42);
DataOut(27) <= DataIn(34);
DataOut(28) <= DataIn(30);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการแข่งขันเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(29) <= DataIn(22);
DataOut(30) <= DataIn(14);
DataOut(31) <= DataIn( 6);
DataOut(32) <= DataIn(61);
DataOut(33) <= DataIn(53);
DataOut(34) <= DataIn(45);
DataOut(35) <= DataIn(37);
DataOut(36) <= DataIn(29);
DataOut(37) <= DataIn(21);
DataOut(38) <= DataIn(13);
DataOut(39) <= DataIn( 5);
DataOut(40) <= DataIn(28);
DataOut(41) <= DataIn(20);
DataOut(42) <= DataIn(12);
DataOut(43) <= DataIn( 4);
DataOut(44) <= DataIn(63);
DataOut(45) <= DataIn(55);
DataOut(46) <= DataIn(47);
DataOut(47) <= DataIn(39);
DataOut(48) <= DataIn(31);
DataOut(49) <= DataIn(23);
DataOut(50) <= DataIn(15);
DataOut(51) <= DataIn( 7);
DataOut(52) <= DataIn(62);
DataOut(53) <= DataIn(54);
DataOut(54) <= DataIn(46);
DataOut(55) <= DataIn(38);
state <= "0111";

```

```

when 7 => DataOut(0) <= DataIn(10);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกหรือเผยแพร่ข้อมูลใดๆไปยังเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(3) <= DataIn(51);
DataOut(4) <= DataIn(43);
DataOut(5) <= DataIn(35);
DataOut(6) <= DataIn(27);
DataOut(7) <= DataIn(19);
DataOut(8) <= DataIn(11);
DataOut(9) <= DataIn(3);
DataOut(10) <= DataIn(60);
DataOut(11) <= DataIn(52);
DataOut(12) <= DataIn(44);
DataOut(13) <= DataIn(36);
DataOut(14) <= DataIn(57);
DataOut(15) <= DataIn(49);
DataOut(16) <= DataIn(41);
DataOut(17) <= DataIn(33);
DataOut(18) <= DataIn(25);
DataOut(19) <= DataIn(17);
DataOut(20) <= DataIn(9);
DataOut(21) <= DataIn(1);
DataOut(22) <= DataIn(58);
DataOut(23) <= DataIn(50);
DataOut(24) <= DataIn(42);
DataOut(25) <= DataIn(34);
DataOut(26) <= DataIn(26);
DataOut(27) <= DataIn(18);
DataOut(28) <= DataIn(14);
DataOut(29) <= DataIn(6);
DataOut(30) <= DataIn(61);
DataOut(31) <= DataIn(53);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(34) <= DataIn(29);
DataOut(35) <= DataIn(21);
DataOut(36) <= DataIn(13);
DataOut(37) <= DataIn( 5);
DataOut(38) <= DataIn(28);
DataOut(39) <= DataIn(20);
DataOut(40) <= DataIn(12);
DataOut(41) <= DataIn( 4);
DataOut(42) <= DataIn(63);
DataOut(43) <= DataIn(55);
DataOut(44) <= DataIn(47);
DataOut(45) <= DataIn(39);
DataOut(46) <= DataIn(31);
DataOut(47) <= DataIn(23);
DataOut(48) <= DataIn(15);
DataOut(49) <= DataIn( 7);
DataOut(50) <= DataIn(62);
DataOut(51) <= DataIn(54);
DataOut(52) <= DataIn(46);
DataOut(53) <= DataIn(38);
DataOut(54) <= DataIn(30);
DataOut(55) <= DataIn(22);

state <= "1000";

when 8 => DataOut(0) <= DataIn( 2);

DataOut(1) <= DataIn(59);
DataOut(2) <= DataIn(51);
DataOut(3) <= DataIn(43);
DataOut(4) <= DataIn(35);
DataOut(5) <= DataIn(27);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(8) <= DataIn(3);
DataOut(9) <= DataIn(60);
DataOut(10) <= DataIn(52);
DataOut(11) <= DataIn(44);
DataOut(12) <= DataIn(36);
DataOut(13) <= DataIn(57);
DataOut(14) <= DataIn(49);
DataOut(15) <= DataIn(41);
DataOut(16) <= DataIn(33);
DataOut(17) <= DataIn(25);
DataOut(18) <= DataIn(17);
DataOut(19) <= DataIn(9);
DataOut(20) <= DataIn(1);
DataOut(21) <= DataIn(58);
DataOut(22) <= DataIn(50);
DataOut(23) <= DataIn(42);
DataOut(24) <= DataIn(34);
DataOut(25) <= DataIn(26);
DataOut(26) <= DataIn(18);
DataOut(27) <= DataIn(10);
DataOut(28) <= DataIn(6);
DataOut(29) <= DataIn(61);
DataOut(30) <= DataIn(53);
DataOut(31) <= DataIn(45);
DataOut(32) <= DataIn(37);
DataOut(33) <= DataIn(29);
DataOut(34) <= DataIn(21);
DataOut(35) <= DataIn(13);
DataOut(36) <= DataIn(5);

DataOut(37) <= DataIn(28);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

DataOut(38) <= DataIn(20);

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(39) <= DataIn(12);
DataOut(40) <= DataIn(4);
DataOut(41) <= DataIn(63);
DataOut(42) <= DataIn(55);
DataOut(43) <= DataIn(47);
DataOut(44) <= DataIn(39);
DataOut(45) <= DataIn(31);
DataOut(46) <= DataIn(23);
DataOut(47) <= DataIn(15);
DataOut(48) <= DataIn(7);
DataOut(49) <= DataIn(62);
DataOut(50) <= DataIn(54);
DataOut(51) <= DataIn(46);
DataOut(52) <= DataIn(38);
DataOut(53) <= DataIn(30);
DataOut(54) <= DataIn(22);
DataOut(55) <= DataIn(14);
state <= "1001";
when 9 => DataOut(0) <= DataIn(51);
DataOut(1) <= DataIn(43);
DataOut(2) <= DataIn(35);
DataOut(3) <= DataIn(27);
DataOut(4) <= DataIn(19);
DataOut(5) <= DataIn(11);
DataOut(6) <= DataIn(3);
DataOut(7) <= DataIn(60);
DataOut(8) <= DataIn(52);
DataOut(9) <= DataIn(44);
DataOut(10) <= DataIn(36);
DataOut(11) <= DataIn(57);
DataOut(12) <= DataIn(49);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(13) <= DataIn(41);

DataOut(14) <= DataIn(33);

DataOut(15) <= DataIn(25);

DataOut(16) <= DataIn(17);

DataOut(17) <= DataIn(9);

DataOut(18) <= DataIn(1);

DataOut(19) <= DataIn(58);

DataOut(20) <= DataIn(50);

DataOut(21) <= DataIn(42);

DataOut(22) <= DataIn(34);

DataOut(23) <= DataIn(26);

DataOut(24) <= DataIn(18);

DataOut(25) <= DataIn(10);

DataOut(26) <= DataIn(2);

DataOut(27) <= DataIn(59);

DataOut(28) <= DataIn(53);

DataOut(29) <= DataIn(45);

DataOut(30) <= DataIn(37);

DataOut(31) <= DataIn(29);

DataOut(32) <= DataIn(21);

DataOut(33) <= DataIn(13);

DataOut(34) <= DataIn(5);

DataOut(35) <= DataIn(28);

DataOut(36) <= DataIn(20);

DataOut(37) <= DataIn(12);

DataOut(38) <= DataIn(4);

DataOut(39) <= DataIn(63);

DataOut(40) <= DataIn(55);

DataOut(41) <= DataIn(47);

DataOut(42) <= DataIn(39);

DataOut(43) <= DataIn(31);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(44) <= DataIn(23);
DataOut(45) <= DataIn(15);
DataOut(46) <= DataIn( 7);
DataOut(47) <= DataIn(62);
DataOut(48) <= DataIn(54);
DataOut(49) <= DataIn(46);
DataOut(50) <= DataIn(38);
DataOut(51) <= DataIn(30);
DataOut(52) <= DataIn(22);
DataOut(53) <= DataIn(14);
DataOut(54) <= DataIn( 6);
DataOut(55) <= DataIn(61);
state <= "1010";
when 10 => DataOut(0) <= DataIn(35);
DataOut(1) <= DataIn(27);
DataOut(2) <= DataIn(19);
DataOut(3) <= DataIn(11);
DataOut(4) <= DataIn( 3);
DataOut(5) <= DataIn(60);
DataOut(6) <= DataIn(52);
DataOut(7) <= DataIn(44);
DataOut(8) <= DataIn(36);
DataOut(9) <= DataIn(57);
DataOut(10) <= DataIn(49);
DataOut(11) <= DataIn(41);
DataOut(12) <= DataIn(33);
DataOut(13) <= DataIn(25);
DataOut(14) <= DataIn(17);
DataOut(15) <= DataIn( 9);
DataOut(16) <= DataIn( 1);
DataOut(17) <= DataIn(58);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(18) <= DataIn(50);

DataOut(19) <= DataIn(42);

DataOut(20) <= DataIn(34);

DataOut(21) <= DataIn(26);

DataOut(22) <= DataIn(18);

DataOut(23) <= DataIn(10);

DataOut(24) <= DataIn(2);

DataOut(25) <= DataIn(59);

DataOut(26) <= DataIn(51);

DataOut(27) <= DataIn(43);

DataOut(28) <= DataIn(37);

DataOut(29) <= DataIn(29);

DataOut(30) <= DataIn(21);

DataOut(31) <= DataIn(13);

DataOut(32) <= DataIn(5);

DataOut(33) <= DataIn(28);

DataOut(34) <= DataIn(20);

DataOut(35) <= DataIn(12);

DataOut(36) <= DataIn(4);

DataOut(37) <= DataIn(63);

DataOut(38) <= DataIn(55);

DataOut(39) <= DataIn(47);

DataOut(40) <= DataIn(39);

DataOut(41) <= DataIn(31);

DataOut(42) <= DataIn(23);

DataOut(43) <= DataIn(15);

DataOut(44) <= DataIn(7);

DataOut(45) <= DataIn(62);

DataOut(46) <= DataIn(54);

DataOut(47) <= DataIn(46);

DataOut(48) <= DataIn(38);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(49) <= DataIn(30);
DataOut(50) <= DataIn(22);
DataOut(51) <= DataIn(14);
DataOut(52) <= DataIn( 6);
DataOut(53) <= DataIn(61);
DataOut(54) <= DataIn(53);
DataOut(55) <= DataIn(45);
state <= "1011";
when 11 => DataOut(0) <= DataIn(19);
DataOut(1) <= DataIn(11);
DataOut(2) <= DataIn( 3);
DataOut(3) <= DataIn(60);
DataOut(4) <= DataIn(52);
DataOut(5) <= DataIn(44);
DataOut(6) <= DataIn(36);
DataOut(7) <= DataIn(57);
DataOut(8) <= DataIn(49);
DataOut(9) <= DataIn(41);
DataOut(10) <= DataIn(33);
DataOut(11) <= DataIn(25);
DataOut(12) <= DataIn(17);
DataOut(13) <= DataIn( 9);
DataOut(14) <= DataIn( 1);
DataOut(15) <= DataIn(58);
DataOut(16) <= DataIn(50);
DataOut(17) <= DataIn(42);
DataOut(18) <= DataIn(34);
DataOut(19) <= DataIn(26);
DataOut(20) <= DataIn(18);
DataOut(21) <= DataIn(10);
DataOut(22) <= DataIn( 2);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(23) <= DataIn(59);

DataOut(24) <= DataIn(51);

DataOut(25) <= DataIn(43);

DataOut(26) <= DataIn(35);

DataOut(27) <= DataIn(27);

DataOut(28) <= DataIn(21);

DataOut(29) <= DataIn(13);

DataOut(30) <= DataIn(5);

DataOut(31) <= DataIn(28);

DataOut(32) <= DataIn(20);

DataOut(33) <= DataIn(12);

DataOut(34) <= DataIn(4);

DataOut(35) <= DataIn(63);

DataOut(36) <= DataIn(55);

DataOut(37) <= DataIn(47);

DataOut(38) <= DataIn(39);

DataOut(39) <= DataIn(31);

DataOut(40) <= DataIn(23);

DataOut(41) <= DataIn(15);

DataOut(42) <= DataIn(7);

DataOut(43) <= DataIn(62);

DataOut(44) <= DataIn(54);

DataOut(45) <= DataIn(46);

DataOut(46) <= DataIn(38);

DataOut(47) <= DataIn(30);

DataOut(48) <= DataIn(22);

DataOut(49) <= DataIn(14);

DataOut(50) <= DataIn(6);

DataOut(51) <= DataIn(61);

DataOut(52) <= DataIn(53);

DataOut(53) <= DataIn(45);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(54) <= DataIn(37);
DataOut(55) <= DataIn(29);
state <= "1100";
when 12 => DataOut(0) <= DataIn( 3);
DataOut(1) <= DataIn(60);
DataOut(2) <= DataIn(52);
DataOut(3) <= DataIn(44);
DataOut(4) <= DataIn(36);
DataOut(5) <= DataIn(57);
DataOut(6) <= DataIn(49);
DataOut(7) <= DataIn(41);
DataOut(8) <= DataIn(33);
DataOut(9) <= DataIn(25);
DataOut(10) <= DataIn(17);
DataOut(11) <= DataIn( 9);
DataOut(12) <= DataIn( 1);
DataOut(13) <= DataIn(58);
DataOut(14) <= DataIn(50);
DataOut(15) <= DataIn(42);
DataOut(16) <= DataIn(34);
DataOut(17) <= DataIn(26);
DataOut(18) <= DataIn(18);
DataOut(19) <= DataIn(10);
DataOut(20) <= DataIn( 2);
DataOut(21) <= DataIn(59);
DataOut(22) <= DataIn(51);
DataOut(23) <= DataIn(43);
DataOut(24) <= DataIn(35);
DataOut(25) <= DataIn(27);
DataOut(26) <= DataIn(19);
DataOut(27) <= DataIn(11);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(28) <= DataIn(5);

DataOut(29) <= DataIn(28);

DataOut(30) <= DataIn(20);

DataOut(31) <= DataIn(12);

DataOut(32) <= DataIn(4);

DataOut(33) <= DataIn(63);

DataOut(34) <= DataIn(55);

DataOut(35) <= DataIn(47);

DataOut(36) <= DataIn(39);

DataOut(37) <= DataIn(31);

DataOut(38) <= DataIn(23);

DataOut(39) <= DataIn(15);

DataOut(40) <= DataIn(7);

DataOut(41) <= DataIn(62);

DataOut(42) <= DataIn(54);

DataOut(43) <= DataIn(46);

DataOut(44) <= DataIn(38);

DataOut(45) <= DataIn(30);

DataOut(46) <= DataIn(22);

DataOut(47) <= DataIn(14);

DataOut(48) <= DataIn(6);

DataOut(49) <= DataIn(61);

DataOut(50) <= DataIn(53);

DataOut(51) <= DataIn(45);

DataOut(52) <= DataIn(37);

DataOut(53) <= DataIn(29);

DataOut(54) <= DataIn(21);

DataOut(55) <= DataIn(13);

state <= "1101";

when 13 => DataOut(0) <= DataIn(52);

DataOut(1) <= DataIn(44);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(2) <= DataIn(36);

DataOut(3) <= DataIn(57);

DataOut(4) <= DataIn(49);

DataOut(5) <= DataIn(41);

DataOut(6) <= DataIn(33);

DataOut(7) <= DataIn(25);

DataOut(8) <= DataIn(17);

DataOut(9) <= DataIn(9);

DataOut(10) <= DataIn(1);

DataOut(11) <= DataIn(58);

DataOut(12) <= DataIn(50);

DataOut(13) <= DataIn(42);

DataOut(14) <= DataIn(34);

DataOut(15) <= DataIn(26);

DataOut(16) <= DataIn(18);

DataOut(17) <= DataIn(10);

DataOut(18) <= DataIn(2);

DataOut(19) <= DataIn(59);

DataOut(20) <= DataIn(51);

DataOut(21) <= DataIn(43);

DataOut(22) <= DataIn(35);

DataOut(23) <= DataIn(27);

DataOut(24) <= DataIn(19);

DataOut(25) <= DataIn(11);

DataOut(26) <= DataIn(3);

DataOut(27) <= DataIn(60);

DataOut(28) <= DataIn(20);

DataOut(29) <= DataIn(12);

DataOut(30) <= DataIn(4);

DataOut(31) <= DataIn(63);

DataOut(32) <= DataIn(55);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่ข้อมูลใดๆที่ปรากฏในเอกสารนี้ไปยังผู้อื่นโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(33) <= DataIn(47);
DataOut(34) <= DataIn(39);
DataOut(35) <= DataIn(31);
DataOut(36) <= DataIn(23);
DataOut(37) <= DataIn(15);
DataOut(38) <= DataIn( 7);
DataOut(39) <= DataIn(62);
DataOut(40) <= DataIn(54);
DataOut(41) <= DataIn(46);
DataOut(42) <= DataIn(38);
DataOut(43) <= DataIn(30);
DataOut(44) <= DataIn(22);
DataOut(45) <= DataIn(14);
DataOut(46) <= DataIn( 6);
DataOut(47) <= DataIn(61);
DataOut(48) <= DataIn(53);
DataOut(49) <= DataIn(45);
DataOut(50) <= DataIn(37);
DataOut(51) <= DataIn(29);
DataOut(52) <= DataIn(21);
DataOut(53) <= DataIn(13);
DataOut(54) <= DataIn( 5);
DataOut(55) <= DataIn(28);

state <= "1110";

when 14 => DataOut(0) <= DataIn(36);

DataOut(1) <= DataIn(57);
DataOut(2) <= DataIn(49);
DataOut(3) <= DataIn(41);
DataOut(4) <= DataIn(33);
DataOut(5) <= DataIn(25);
DataOut(6) <= DataIn(17);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(7) <= DataIn(9);
DataOut(8) <= DataIn(1);
DataOut(9) <= DataIn(58);
DataOut(10) <= DataIn(50);
DataOut(11) <= DataIn(42);
DataOut(12) <= DataIn(34);
DataOut(13) <= DataIn(26);
DataOut(14) <= DataIn(18);
DataOut(15) <= DataIn(10);
DataOut(16) <= DataIn(2);
DataOut(17) <= DataIn(59);
DataOut(18) <= DataIn(51);
DataOut(19) <= DataIn(43);
DataOut(20) <= DataIn(35);
DataOut(21) <= DataIn(27);
DataOut(22) <= DataIn(19);
DataOut(23) <= DataIn(11);
DataOut(24) <= DataIn(3);
DataOut(25) <= DataIn(60);
DataOut(26) <= DataIn(52);
DataOut(27) <= DataIn(44);
DataOut(28) <= DataIn(4);
DataOut(29) <= DataIn(63);
DataOut(30) <= DataIn(55);
DataOut(31) <= DataIn(47);
DataOut(32) <= DataIn(39);
DataOut(33) <= DataIn(31);
DataOut(34) <= DataIn(23);
DataOut(35) <= DataIn(15);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกหรือเผยแพร่ข้อมูลใดๆไปยังผู้อื่นโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(38) <= DataIn(54);
DataOut(39) <= DataIn(46);
DataOut(40) <= DataIn(38);
DataOut(41) <= DataIn(30);
DataOut(42) <= DataIn(22);
DataOut(43) <= DataIn(14);
DataOut(44) <= DataIn( 6);
DataOut(45) <= DataIn(61);
DataOut(46) <= DataIn(53);
DataOut(47) <= DataIn(45);
DataOut(48) <= DataIn(37);
DataOut(49) <= DataIn(29);
DataOut(50) <= DataIn(21);
DataOut(51) <= DataIn(13);
DataOut(52) <= DataIn( 5);
DataOut(53) <= DataIn(28);
DataOut(54) <= DataIn(20);
DataOut(55) <= DataIn(12);
state <= "1111";
when 15 => DataOut(0) <= DataIn(57);
DataOut(1) <= DataIn(49);
DataOut(2) <= DataIn(41);
DataOut(3) <= DataIn(33);
DataOut(4) <= DataIn(25);
DataOut(5) <= DataIn(17);
DataOut(6) <= DataIn( 9);
DataOut(7) <= DataIn( 1);
DataOut(8) <= DataIn(58);
DataOut(9) <= DataIn(50);
DataOut(10) <= DataIn(42);
DataOut(11) <= DataIn(34);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(12) <= DataIn(26);

DataOut(13) <= DataIn(18);

DataOut(14) <= DataIn(10);

DataOut(15) <= DataIn(2);

DataOut(16) <= DataIn(59);

DataOut(17) <= DataIn(51);

DataOut(18) <= DataIn(43);

DataOut(19) <= DataIn(35);

DataOut(20) <= DataIn(27);

DataOut(21) <= DataIn(19);

DataOut(22) <= DataIn(11);

DataOut(23) <= DataIn(3);

DataOut(24) <= DataIn(60);

DataOut(25) <= DataIn(52);

DataOut(26) <= DataIn(44);

DataOut(27) <= DataIn(36);

DataOut(28) <= DataIn(63);

DataOut(29) <= DataIn(55);

DataOut(30) <= DataIn(47);

DataOut(31) <= DataIn(39);

DataOut(32) <= DataIn(31);

DataOut(33) <= DataIn(23);

DataOut(34) <= DataIn(15);

DataOut(35) <= DataIn(7);

DataOut(36) <= DataIn(62);

DataOut(37) <= DataIn(54);

DataOut(38) <= DataIn(46);

DataOut(39) <= DataIn(38);

DataOut(40) <= DataIn(30);

DataOut(41) <= DataIn(22);

DataOut(42) <= DataIn(14);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่ลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
DataOut(43) <= DataIn( 6);
DataOut(44) <= DataIn(61);
DataOut(45) <= DataIn(53);
DataOut(46) <= DataIn(45);
DataOut(47) <= DataIn(37);
DataOut(48) <= DataIn(29);
DataOut(49) <= DataIn(21);
DataOut(50) <= DataIn(13);
DataOut(51) <= DataIn( 5);
DataOut(52) <= DataIn(28);
DataOut(53) <= DataIn(20);
DataOut(54) <= DataIn(12);
DataOut(55) <= DataIn( 4);
state <= "0000";
when others => null;
end case;
else state <= "0000";
end if;
end process main;
end behavior;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

-----
--Module   Key for Data Decryption
--Purpose  Generate Key per Round for Decryption
-----

```

entity KEYDE is

```

port( CLK : IN v1bit;
      DataOut : OUT v1bit_1d(0 to 55);
      DataIn : IN v1bit_1d(1 to 64);
      RESET : IN v1bit);
end KEYDE;

```

architecture behavior of KBYDE is

```

signal state : v1bit_1d(0 to 3);
signal temp : v1bit_1d(0 to 7);
begin
  main : process
  begin
    wait until CLK'event and (CLK = '0');
    temp(0) <= DataIn(8);
    temp(1) <= DataIn(16);
    temp(2) <= DataIn(24);
    temp(3) <= DataIn(32);
    temp(4) <= DataIn(40);
    temp(5) <= DataIn(48);
    temp(6) <= DataIn(56);
    temp(7) <= DataIn(64);
    if (RESET = '0') then
      case v1d2int(state) is

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(1) <= DataIn(49);

DataOut(2) <= DataIn(41);

DataOut(3) <= DataIn(33);

DataOut(4) <= DataIn(25);

DataOut(5) <= DataIn(17);

DataOut(6) <= DataIn(9);

DataOut(7) <= DataIn(1);

DataOut(8) <= DataIn(58);

DataOut(9) <= DataIn(50);

DataOut(10) <= DataIn(42);

DataOut(11) <= DataIn(34);

DataOut(12) <= DataIn(26);

DataOut(13) <= DataIn(18);

DataOut(14) <= DataIn(10);

DataOut(15) <= DataIn(2);

DataOut(16) <= DataIn(59);

DataOut(17) <= DataIn(51);

DataOut(18) <= DataIn(43);

DataOut(19) <= DataIn(35);

DataOut(20) <= DataIn(27);

DataOut(21) <= DataIn(19);

DataOut(22) <= DataIn(11);

DataOut(23) <= DataIn(3);

DataOut(24) <= DataIn(60);

DataOut(25) <= DataIn(52);

DataOut(26) <= DataIn(44);

DataOut(27) <= DataIn(36);

DataOut(28) <= DataIn(63);

DataOut(29) <= DataIn(55);

DataOut(30) <= DataIn(47);

DataOut(31) <= DataIn(39);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(32) <= DataIn(31);
DataOut(33) <= DataIn(23);
DataOut(34) <= DataIn(15);
DataOut(35) <= DataIn( 7);
DataOut(36) <= DataIn(62);
DataOut(37) <= DataIn(54);
DataOut(38) <= DataIn(46);
DataOut(39) <= DataIn(38);
DataOut(40) <= DataIn(30);
DataOut(41) <= DataIn(22);
DataOut(42) <= DataIn(14);
DataOut(43) <= DataIn( 6);
DataOut(44) <= DataIn(61);
DataOut(45) <= DataIn(53);
DataOut(46) <= DataIn(45);
DataOut(47) <= DataIn(37);
DataOut(48) <= DataIn(29);
DataOut(49) <= DataIn(21);
DataOut(50) <= DataIn(13);
DataOut(51) <= DataIn( 5);
DataOut(52) <= DataIn(28);
DataOut(53) <= DataIn(20);
DataOut(54) <= DataIn(12);
DataOut(55) <= DataIn( 4);
state <= "0001";

when 1 => DataOut(0) <= DataIn(36);
DataOut(1) <= DataIn(57);
DataOut(2) <= DataIn(49);
DataOut(3) <= DataIn(41);
DataOut(4) <= DataIn(33);
DataOut(5) <= DataIn(25);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(6) <= DataIn(17);

DataOut(7) <= DataIn(9);

DataOut(8) <= DataIn(1);

DataOut(9) <= DataIn(58);

DataOut(10) <= DataIn(50);

DataOut(11) <= DataIn(42);

DataOut(12) <= DataIn(34);

DataOut(13) <= DataIn(26);

DataOut(14) <= DataIn(18);

DataOut(15) <= DataIn(10);

DataOut(16) <= DataIn(2);

DataOut(17) <= DataIn(59);

DataOut(18) <= DataIn(51);

DataOut(19) <= DataIn(43);

DataOut(20) <= DataIn(35);

DataOut(21) <= DataIn(27);

DataOut(22) <= DataIn(19);

DataOut(23) <= DataIn(11);

DataOut(24) <= DataIn(3);

DataOut(25) <= DataIn(60);

DataOut(26) <= DataIn(52);

DataOut(27) <= DataIn(44);

DataOut(28) <= DataIn(4);

DataOut(29) <= DataIn(63);

DataOut(30) <= DataIn(55);

DataOut(31) <= DataIn(47);

DataOut(32) <= DataIn(39);

DataOut(33) <= DataIn(31);

DataOut(34) <= DataIn(23);

DataOut(35) <= DataIn(15);

DataOut(36) <= DataIn(7);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เพื่อการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(37) <= DataIn(62);
DataOut(38) <= DataIn(54);
DataOut(39) <= DataIn(46);
DataOut(40) <= DataIn(38);
DataOut(41) <= DataIn(30);
DataOut(42) <= DataIn(22);
DataOut(43) <= DataIn(14);
DataOut(44) <= DataIn(6);
DataOut(45) <= DataIn(61);
DataOut(46) <= DataIn(53);
DataOut(47) <= DataIn(45);
DataOut(48) <= DataIn(37);
DataOut(49) <= DataIn(29);
DataOut(50) <= DataIn(21);
DataOut(51) <= DataIn(13);
DataOut(52) <= DataIn(5);
DataOut(53) <= DataIn(28);
DataOut(54) <= DataIn(20);
DataOut(55) <= DataIn(12);
state <= "0010";
when 2 => DataOut(0) <= DataIn(52);
DataOut(1) <= DataIn(44);
DataOut(2) <= DataIn(36);
DataOut(3) <= DataIn(57);
DataOut(4) <= DataIn(49);
DataOut(5) <= DataIn(41);
DataOut(6) <= DataIn(33);
DataOut(7) <= DataIn(25);
DataOut(8) <= DataIn(17);
DataOut(9) <= DataIn(9);
DataOut(10) <= DataIn(1);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ DataOut(10) <= DataIn(1); เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(11) <= DataIn(58);

DataOut(12) <= DataIn(50);

DataOut(13) <= DataIn(42);

DataOut(14) <= DataIn(34);

DataOut(15) <= DataIn(26);

DataOut(16) <= DataIn(18);

DataOut(17) <= DataIn(10);

DataOut(18) <= DataIn(2);

DataOut(19) <= DataIn(59);

DataOut(20) <= DataIn(51);

DataOut(21) <= DataIn(43);

DataOut(22) <= DataIn(35);

DataOut(23) <= DataIn(27);

DataOut(24) <= DataIn(19);

DataOut(25) <= DataIn(11);

DataOut(26) <= DataIn(3);

DataOut(27) <= DataIn(60);

DataOut(28) <= DataIn(20);

DataOut(29) <= DataIn(12);

DataOut(30) <= DataIn(4);

DataOut(31) <= DataIn(63);

DataOut(32) <= DataIn(55);

DataOut(33) <= DataIn(47);

DataOut(34) <= DataIn(39);

DataOut(35) <= DataIn(31);

DataOut(36) <= DataIn(23);

DataOut(37) <= DataIn(15);

DataOut(38) <= DataIn(7);

DataOut(39) <= DataIn(62);

DataOut(40) <= DataIn(54);

DataOut(41) <= DataIn(46);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ DataOut(41) <= DataIn(46); เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(42) <= DataIn(38);
DataOut(43) <= DataIn(30);
DataOut(44) <= DataIn(22);
DataOut(45) <= DataIn(14);
DataOut(46) <= DataIn( 6);
DataOut(47) <= DataIn(61);
DataOut(48) <= DataIn(53);
DataOut(49) <= DataIn(45);
DataOut(50) <= DataIn(37);
DataOut(51) <= DataIn(29);
DataOut(52) <= DataIn(21);
DataOut(53) <= DataIn(13);
DataOut(54) <= DataIn( 5);
DataOut(55) <= DataIn(28);
state <= "0011";
when 3 => DataOut(0) <= DataIn( 3);
DataOut(1) <= DataIn(60);
DataOut(2) <= DataIn(52);
DataOut(3) <= DataIn(44);
DataOut(4) <= DataIn(36);
DataOut(5) <= DataIn(57);
DataOut(6) <= DataIn(49);
DataOut(7) <= DataIn(41);
DataOut(8) <= DataIn(33);
DataOut(9) <= DataIn(25);
DataOut(10) <= DataIn(17);
DataOut(11) <= DataIn( 9);
DataOut(12) <= DataIn( 1);
DataOut(13) <= DataIn(58);
DataOut(14) <= DataIn(50);
DataOut(15) <= DataIn(42);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(16) <= DataIn(34);

DataOut(17) <= DataIn(26);

DataOut(18) <= DataIn(18);

DataOut(19) <= DataIn(10);

DataOut(20) <= DataIn(2);

DataOut(21) <= DataIn(59);

DataOut(22) <= DataIn(51);

DataOut(23) <= DataIn(43);

DataOut(24) <= DataIn(35);

DataOut(25) <= DataIn(27);

DataOut(26) <= DataIn(19);

DataOut(27) <= DataIn(11);

DataOut(28) <= DataIn(5);

DataOut(29) <= DataIn(28);

DataOut(30) <= DataIn(20);

DataOut(31) <= DataIn(12);

DataOut(32) <= DataIn(4);

DataOut(33) <= DataIn(63);

DataOut(34) <= DataIn(55);

DataOut(35) <= DataIn(47);

DataOut(36) <= DataIn(39);

DataOut(37) <= DataIn(31);

DataOut(38) <= DataIn(23);

DataOut(39) <= DataIn(15);

DataOut(40) <= DataIn(7);

DataOut(41) <= DataIn(62);

DataOut(42) <= DataIn(54);

DataOut(43) <= DataIn(46);

DataOut(44) <= DataIn(38);

DataOut(45) <= DataIn(30);

DataOut(46) <= DataIn(22);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(47) <= DataIn( 14);
DataOut(48) <= DataIn( 6);
DataOut(49) <= DataIn(61);
DataOut(50) <= DataIn(53);
DataOut(51) <= DataIn(45);
DataOut(52) <= DataIn(37);
DataOut(53) <= DataIn(29);
DataOut(54) <= DataIn(21);
DataOut(55) <= DataIn(13);
state <= "0100";
when 4 => DataOut(0) <= DataIn(19);
DataOut(1) <= DataIn(11);
DataOut(2) <= DataIn( 3);
DataOut(3) <= DataIn(60);
DataOut(4) <= DataIn(52);
DataOut(5) <= DataIn(44);
DataOut(6) <= DataIn(36);
DataOut(7) <= DataIn(57);
DataOut(8) <= DataIn(49);
DataOut(9) <= DataIn(41);
DataOut(10) <= DataIn(33);
DataOut(11) <= DataIn(25);
DataOut(12) <= DataIn(17);
DataOut(13) <= DataIn( 9);
DataOut(14) <= DataIn( 1);
DataOut(15) <= DataIn(58);
DataOut(16) <= DataIn(50);
DataOut(17) <= DataIn(42);
DataOut(18) <= DataIn(34);
DataOut(19) <= DataIn(26);
DataOut(20) <= DataIn(18);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(21) <= DataIn(10);
DataOut(22) <= DataIn(2);
DataOut(23) <= DataIn(59);
DataOut(24) <= DataIn(51);
DataOut(25) <= DataIn(43);
DataOut(26) <= DataIn(35);
DataOut(27) <= DataIn(27);
DataOut(28) <= DataIn(21);
DataOut(29) <= DataIn(13);
DataOut(30) <= DataIn(5);
DataOut(31) <= DataIn(28);
DataOut(32) <= DataIn(20);
DataOut(33) <= DataIn(12);
DataOut(34) <= DataIn(4);
DataOut(35) <= DataIn(63);
DataOut(36) <= DataIn(55);
DataOut(37) <= DataIn(47);
DataOut(38) <= DataIn(39);
DataOut(39) <= DataIn(31);
DataOut(40) <= DataIn(23);
DataOut(41) <= DataIn(15);
DataOut(42) <= DataIn(7);
DataOut(43) <= DataIn(62);
DataOut(44) <= DataIn(54);
DataOut(45) <= DataIn(46);
DataOut(46) <= DataIn(38);
DataOut(47) <= DataIn(30);
DataOut(48) <= DataIn(22);
DataOut(49) <= DataIn(14);
DataOut(50) <= DataIn(6);
DataOut(51) <= DataIn(61);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เฉพาะภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(52) <= DataIn(53);
DataOut(53) <= DataIn(45);
DataOut(54) <= DataIn(37);
DataOut(55) <= DataIn(29);
state <= "0101";
when 5 => DataOut(0) <= DataIn(35);
DataOut(1) <= DataIn(27);
DataOut(2) <= DataIn(19);
DataOut(3) <= DataIn(11);
DataOut(4) <= DataIn(3);
DataOut(5) <= DataIn(60);
DataOut(6) <= DataIn(52);
DataOut(7) <= DataIn(44);
DataOut(8) <= DataIn(36);
DataOut(9) <= DataIn(57);
DataOut(10) <= DataIn(49);
DataOut(11) <= DataIn(41);
DataOut(12) <= DataIn(33);
DataOut(13) <= DataIn(25);
DataOut(14) <= DataIn(17);
DataOut(15) <= DataIn(9);
DataOut(16) <= DataIn(1);
DataOut(17) <= DataIn(58);
DataOut(18) <= DataIn(50);
DataOut(19) <= DataIn(42);
DataOut(20) <= DataIn(34);
DataOut(21) <= DataIn(26);
DataOut(22) <= DataIn(18);
DataOut(23) <= DataIn(10);
DataOut(24) <= DataIn(2);
DataOut(25) <= DataIn(59);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ DataOut(25) <= DataIn(59); เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(26) <= DataIn(51);
DataOut(27) <= DataIn(43);
DataOut(28) <= DataIn(37);
DataOut(29) <= DataIn(29);
DataOut(30) <= DataIn(21);
DataOut(31) <= DataIn(13);
DataOut(32) <= DataIn( 5);
DataOut(33) <= DataIn(28);
DataOut(34) <= DataIn(20);
DataOut(35) <= DataIn(12);
DataOut(36) <= DataIn( 4);
DataOut(37) <= DataIn(63);
DataOut(38) <= DataIn(55);
DataOut(39) <= DataIn(47);
DataOut(40) <= DataIn(39);
DataOut(41) <= DataIn(31);
DataOut(42) <= DataIn(23);
DataOut(43) <= DataIn(15);
DataOut(44) <= DataIn( 7);
DataOut(45) <= DataIn(62);
DataOut(46) <= DataIn(54);
DataOut(47) <= DataIn(46);
DataOut(48) <= DataIn(38);
DataOut(49) <= DataIn(30);
DataOut(50) <= DataIn(22);
DataOut(51) <= DataIn(14);
DataOut(52) <= DataIn( 6);
DataOut(53) <= DataIn(61);
DataOut(54) <= DataIn(53);
DataOut(55) <= DataIn(45);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้เผยแพร่สู่สาธารณะ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

when 6 => DataOut(0) <= DataIn(51);

DataOut(1) <= DataIn(43);

DataOut(2) <= DataIn(35);

DataOut(3) <= DataIn(27);

DataOut(4) <= DataIn(19);

DataOut(5) <= DataIn(11);

DataOut(6) <= DataIn(3);

DataOut(7) <= DataIn(60);

DataOut(8) <= DataIn(52);

DataOut(9) <= DataIn(44);

DataOut(10) <= DataIn(36);

DataOut(11) <= DataIn(57);

DataOut(12) <= DataIn(49);

DataOut(13) <= DataIn(41);

DataOut(14) <= DataIn(33);

DataOut(15) <= DataIn(25);

DataOut(16) <= DataIn(17);

DataOut(17) <= DataIn(9);

DataOut(18) <= DataIn(1);

DataOut(19) <= DataIn(58);

DataOut(20) <= DataIn(50);

DataOut(21) <= DataIn(42);

DataOut(22) <= DataIn(34);

DataOut(23) <= DataIn(26);

DataOut(24) <= DataIn(18);

DataOut(25) <= DataIn(10);

DataOut(26) <= DataIn(2);

DataOut(27) <= DataIn(59);

DataOut(28) <= DataIn(53);

DataOut(29) <= DataIn(45);

DataOut(30) <= DataIn(37);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(31) <= DataIn(29);
DataOut(32) <= DataIn(21);
DataOut(33) <= DataIn(13);
DataOut(34) <= DataIn( 5);
DataOut(35) <= DataIn(28);
DataOut(36) <= DataIn(20);
DataOut(37) <= DataIn(12);
DataOut(38) <= DataIn( 4);
DataOut(39) <= DataIn(63);
DataOut(40) <= DataIn(55);
DataOut(41) <= DataIn(47);
DataOut(42) <= DataIn(39);
DataOut(43) <= DataIn(31);
DataOut(44) <= DataIn(23);
DataOut(45) <= DataIn(15);
DataOut(46) <= DataIn( 7);
DataOut(47) <= DataIn(62);
DataOut(48) <= DataIn(54);
DataOut(49) <= DataIn(46);
DataOut(50) <= DataIn(38);
DataOut(51) <= DataIn(30);
DataOut(52) <= DataIn(22);
DataOut(53) <= DataIn(14);
DataOut(54) <= DataIn( 6);
DataOut(55) <= DataIn(61);
state <= "0111";

when 7 => DataOut(0) <= DataIn( 2);
DataOut(1) <= DataIn(59);
DataOut(2) <= DataIn(51);
DataOut(3) <= DataIn(43);
DataOut(4) <= DataIn(35);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(5) <= DataIn(27);
DataOut(6) <= DataIn(19);
DataOut(7) <= DataIn(11);
DataOut(8) <= DataIn(3);
DataOut(9) <= DataIn(60);
DataOut(10) <= DataIn(52);
DataOut(11) <= DataIn(44);
DataOut(12) <= DataIn(36);
DataOut(13) <= DataIn(57);
DataOut(14) <= DataIn(49);
DataOut(15) <= DataIn(41);
DataOut(16) <= DataIn(33);
DataOut(17) <= DataIn(25);
DataOut(18) <= DataIn(17);
DataOut(19) <= DataIn(9);
DataOut(20) <= DataIn(1);
DataOut(21) <= DataIn(58);
DataOut(22) <= DataIn(50);
DataOut(23) <= DataIn(42);
DataOut(24) <= DataIn(34);
DataOut(25) <= DataIn(26);
DataOut(26) <= DataIn(18);
DataOut(27) <= DataIn(10);
DataOut(28) <= DataIn(6);
DataOut(29) <= DataIn(61);
DataOut(30) <= DataIn(53);
DataOut(31) <= DataIn(45);
DataOut(32) <= DataIn(37);
DataOut(33) <= DataIn(29);
DataOut(34) <= DataIn(21);
DataOut(35) <= DataIn(13);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(36) <= DataIn( 5);
DataOut(37) <= DataIn(28);
DataOut(38) <= DataIn(20);
DataOut(39) <= DataIn(12);
DataOut(40) <= DataIn( 4);
DataOut(41) <= DataIn(63);
DataOut(42) <= DataIn(55);
DataOut(43) <= DataIn(47);
DataOut(44) <= DataIn(39);
DataOut(45) <= DataIn(31);
DataOut(46) <= DataIn(23);
DataOut(47) <= DataIn(15);
DataOut(48) <= DataIn( 7);
DataOut(49) <= DataIn(62);
DataOut(50) <= DataIn(54);
DataOut(51) <= DataIn(46);
DataOut(52) <= DataIn(38);
DataOut(53) <= DataIn(30);
DataOut(54) <= DataIn(22);
DataOut(55) <= DataIn(14);
state <= "1000";

when 8 => DataOut(0) <= DataIn(10);
DataOut(1) <= DataIn( 2);
DataOut(2) <= DataIn(59);
DataOut(3) <= DataIn(51);
DataOut(4) <= DataIn(43);
DataOut(5) <= DataIn(35);
DataOut(6) <= DataIn(27);
DataOut(7) <= DataIn(19);
DataOut(8) <= DataIn(11);
DataOut(9) <= DataIn( 3);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(10) <= DataIn(60);

DataOut(11) <= DataIn(52);

DataOut(12) <= DataIn(44);

DataOut(13) <= DataIn(36);

DataOut(14) <= DataIn(57);

DataOut(15) <= DataIn(49);

DataOut(16) <= DataIn(41);

DataOut(17) <= DataIn(33);

DataOut(18) <= DataIn(25);

DataOut(19) <= DataIn(17);

DataOut(20) <= DataIn(9);

DataOut(21) <= DataIn(1);

DataOut(22) <= DataIn(58);

DataOut(23) <= DataIn(50);

DataOut(24) <= DataIn(42);

DataOut(25) <= DataIn(34);

DataOut(26) <= DataIn(26);

DataOut(27) <= DataIn(18);

DataOut(28) <= DataIn(14);

DataOut(29) <= DataIn(6);

DataOut(30) <= DataIn(61);

DataOut(31) <= DataIn(53);

DataOut(32) <= DataIn(45);

DataOut(33) <= DataIn(37);

DataOut(34) <= DataIn(29);

DataOut(35) <= DataIn(21);

DataOut(36) <= DataIn(13);

DataOut(37) <= DataIn(5);

DataOut(38) <= DataIn(28);

DataOut(39) <= DataIn(20);

DataOut(40) <= DataIn(12);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับลิขสิทธิ์ของเจ้าของเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(41) <= DataIn( 4);
DataOut(42) <= DataIn(63);
DataOut(43) <= DataIn(55);
DataOut(44) <= DataIn(47);
DataOut(45) <= DataIn(39);
DataOut(46) <= DataIn(31);
DataOut(47) <= DataIn(23);
DataOut(48) <= DataIn(15);
DataOut(49) <= DataIn( 7);
DataOut(50) <= DataIn(62);
DataOut(51) <= DataIn(54);
DataOut(52) <= DataIn(46);
DataOut(53) <= DataIn(38);
DataOut(54) <= DataIn(30);
DataOut(55) <= DataIn(22);
state <= "1001";
when 9 => DataOut(0) <= DataIn(26);
DataOut(1) <= DataIn(18);
DataOut(2) <= DataIn(10);
DataOut(3) <= DataIn( 2);
DataOut(4) <= DataIn(59);
DataOut(5) <= DataIn(51);
DataOut(6) <= DataIn(43);
DataOut(7) <= DataIn(35);
DataOut(8) <= DataIn(27);
DataOut(9) <= DataIn(19);
DataOut(10) <= DataIn(11);
DataOut(11) <= DataIn( 3);
DataOut(12) <= DataIn(60);
DataOut(13) <= DataIn(52);
DataOut(14) <= DataIn(44);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(15) <= DataIn(36);

DataOut(16) <= DataIn(57);

DataOut(17) <= DataIn(49);

DataOut(18) <= DataIn(41);

DataOut(19) <= DataIn(33);

DataOut(20) <= DataIn(25);

DataOut(21) <= DataIn(17);

DataOut(22) <= DataIn(9);

DataOut(23) <= DataIn(1);

DataOut(24) <= DataIn(58);

DataOut(25) <= DataIn(50);

DataOut(26) <= DataIn(42);

DataOut(27) <= DataIn(34);

DataOut(28) <= DataIn(30);

DataOut(29) <= DataIn(22);

DataOut(30) <= DataIn(14);

DataOut(31) <= DataIn(6);

DataOut(32) <= DataIn(61);

DataOut(33) <= DataIn(53);

DataOut(34) <= DataIn(45);

DataOut(35) <= DataIn(37);

DataOut(36) <= DataIn(29);

DataOut(37) <= DataIn(21);

DataOut(38) <= DataIn(13);

DataOut(39) <= DataIn(5);

DataOut(40) <= DataIn(28);

DataOut(41) <= DataIn(20);

DataOut(42) <= DataIn(12);

DataOut(43) <= DataIn(4);

DataOut(44) <= DataIn(63);

DataOut(45) <= DataIn(55);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(46) <= DataIn(47);
DataOut(47) <= DataIn(39);
DataOut(48) <= DataIn(31);
DataOut(49) <= DataIn(23);
DataOut(50) <= DataIn(15);
DataOut(51) <= DataIn( 7);
DataOut(52) <= DataIn(62);
DataOut(53) <= DataIn(54);
DataOut(54) <= DataIn(46);
DataOut(55) <= DataIn(38);
state <= "1010";
when 10 => DataOut(0) <= DataIn(42);
DataOut(1) <= DataIn(34);
DataOut(2) <= DataIn(26);
DataOut(3) <= DataIn(18);
DataOut(4) <= DataIn(10);
DataOut(5) <= DataIn( 2);
DataOut(6) <= DataIn(59);
DataOut(7) <= DataIn(51);
DataOut(8) <= DataIn(43);
DataOut(9) <= DataIn(35);
DataOut(10) <= DataIn(27);
DataOut(11) <= DataIn(19);
DataOut(12) <= DataIn(11);
DataOut(13) <= DataIn( 3);
DataOut(14) <= DataIn(60);
DataOut(15) <= DataIn(52);
DataOut(16) <= DataIn(44);
DataOut(17) <= DataIn(36);
DataOut(18) <= DataIn(57);
DataOut(19) <= DataIn(49);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับอาจารย์ผู้สอนเพื่อตรวจสอบเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(20) <= DataIn(41);

DataOut(21) <= DataIn(33);

DataOut(22) <= DataIn(25);

DataOut(23) <= DataIn(17);

DataOut(24) <= DataIn(9);

DataOut(25) <= DataIn(1);

DataOut(26) <= DataIn(58);

DataOut(27) <= DataIn(50);

DataOut(28) <= DataIn(46);

DataOut(29) <= DataIn(38);

DataOut(30) <= DataIn(30);

DataOut(31) <= DataIn(22);

DataOut(32) <= DataIn(14);

DataOut(33) <= DataIn(6);

DataOut(34) <= DataIn(61);

DataOut(35) <= DataIn(53);

DataOut(36) <= DataIn(45);

DataOut(37) <= DataIn(37);

DataOut(38) <= DataIn(29);

DataOut(39) <= DataIn(21);

DataOut(40) <= DataIn(13);

DataOut(41) <= DataIn(5);

DataOut(42) <= DataIn(28);

DataOut(43) <= DataIn(20);

DataOut(44) <= DataIn(12);

DataOut(45) <= DataIn(4);

DataOut(46) <= DataIn(63);

DataOut(47) <= DataIn(55);

DataOut(48) <= DataIn(47);

DataOut(49) <= DataIn(39);

DataOut(50) <= DataIn(31);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการแข่งขันเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(51) <= DataIn(23);
DataOut(52) <= DataIn(15);
DataOut(53) <= DataIn( 7);
DataOut(54) <= DataIn(62);
DataOut(55) <= DataIn(54);
state <= "1011";
when 11 => DataOut(0) <= DataIn(58);
DataOut(1) <= DataIn(50);
DataOut(2) <= DataIn(42);
DataOut(3) <= DataIn(34);
DataOut(4) <= DataIn(26);
DataOut(5) <= DataIn(18);
DataOut(6) <= DataIn(10);
DataOut(7) <= DataIn( 2);
DataOut(8) <= DataIn(59);
DataOut(9) <= DataIn(51);
DataOut(10) <= DataIn(43);
DataOut(11) <= DataIn(35);
DataOut(12) <= DataIn(27);
DataOut(13) <= DataIn(19);
DataOut(14) <= DataIn(11);
DataOut(15) <= DataIn( 3);
DataOut(16) <= DataIn(60);
DataOut(17) <= DataIn(52);
DataOut(18) <= DataIn(44);
DataOut(19) <= DataIn(36);
DataOut(20) <= DataIn(57);
DataOut(21) <= DataIn(49);
DataOut(22) <= DataIn(41);
DataOut(23) <= DataIn(33);
DataOut(24) <= DataIn(25);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในการเรียนเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(25) <= DataIn(17);

DataOut(26) <= DataIn(9);

DataOut(27) <= DataIn(1);

DataOut(28) <= DataIn(62);

DataOut(29) <= DataIn(54);

DataOut(30) <= DataIn(46);

DataOut(31) <= DataIn(38);

DataOut(32) <= DataIn(30);

DataOut(33) <= DataIn(22);

DataOut(34) <= DataIn(14);

DataOut(35) <= DataIn(6);

DataOut(36) <= DataIn(61);

DataOut(37) <= DataIn(53);

DataOut(38) <= DataIn(45);

DataOut(39) <= DataIn(37);

DataOut(40) <= DataIn(29);

DataOut(41) <= DataIn(21);

DataOut(42) <= DataIn(13);

DataOut(43) <= DataIn(5);

DataOut(44) <= DataIn(28);

DataOut(45) <= DataIn(20);

DataOut(46) <= DataIn(12);

DataOut(47) <= DataIn(4);

DataOut(48) <= DataIn(63);

DataOut(49) <= DataIn(55);

DataOut(50) <= DataIn(47);

DataOut(51) <= DataIn(39);

DataOut(52) <= DataIn(31);

DataOut(53) <= DataIn(23);

DataOut(54) <= DataIn(15);

DataOut(55) <= DataIn(7);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้นำเอกสารนี้ไปแจ้งถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

state <= "1100";
when 12 => DataOut(0) <= DataIn( 9);
DataOut(1) <= DataIn( 1);
DataOut(2) <= DataIn(58);
DataOut(3) <= DataIn(50);
DataOut(4) <= DataIn(42);
DataOut(5) <= DataIn(34);
DataOut(6) <= DataIn(26);
DataOut(7) <= DataIn(18);
DataOut(8) <= DataIn(10);
DataOut(9) <= DataIn( 2);
DataOut(10) <= DataIn(59);
DataOut(11) <= DataIn(51);
DataOut(12) <= DataIn(43);
DataOut(13) <= DataIn(35);
DataOut(14) <= DataIn(27);
DataOut(15) <= DataIn(19);
DataOut(16) <= DataIn(11);
DataOut(17) <= DataIn( 3);
DataOut(18) <= DataIn(60);
DataOut(19) <= DataIn(52);
DataOut(20) <= DataIn(44);
DataOut(21) <= DataIn(36);
DataOut(22) <= DataIn(57);
DataOut(23) <= DataIn(49);
DataOut(24) <= DataIn(41);
DataOut(25) <= DataIn(33);
DataOut(26) <= DataIn(25);
DataOut(27) <= DataIn(17);
DataOut(28) <= DataIn(15);
DataOut(29) <= DataIn( 7);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ **DataOut(29) <= DataIn(7);** เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(30) <= DataIn(62);
DataOut(31) <= DataIn(54);
DataOut(32) <= DataIn(46);
DataOut(33) <= DataIn(38);
DataOut(34) <= DataIn(30);
DataOut(35) <= DataIn(22);
DataOut(36) <= DataIn(14);
DataOut(37) <= DataIn( 6);
DataOut(38) <= DataIn(61);
DataOut(39) <= DataIn(53);
DataOut(40) <= DataIn(45);
DataOut(41) <= DataIn(37);
DataOut(42) <= DataIn(29);
DataOut(43) <= DataIn(21);
DataOut(44) <= DataIn(13);
DataOut(45) <= DataIn( 5);
DataOut(46) <= DataIn(28);
DataOut(47) <= DataIn(20);
DataOut(48) <= DataIn(12);
DataOut(49) <= DataIn( 4);
DataOut(50) <= DataIn(63);
DataOut(51) <= DataIn(55);
DataOut(52) <= DataIn(47);
DataOut(53) <= DataIn(39);
DataOut(54) <= DataIn(31);
DataOut(55) <= DataIn(23);
state <= "1101";

when 13 => DataOut(0) <= DataIn(25);
DataOut(1) <= DataIn(17);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(4) <= DataIn(58);
DataOut(5) <= DataIn(50);
DataOut(6) <= DataIn(42);
DataOut(7) <= DataIn(34);
DataOut(8) <= DataIn(26);
DataOut(9) <= DataIn(18);
DataOut(10) <= DataIn(10);
DataOut(11) <= DataIn(2);
DataOut(12) <= DataIn(59);
DataOut(13) <= DataIn(51);
DataOut(14) <= DataIn(43);
DataOut(15) <= DataIn(35);
DataOut(16) <= DataIn(27);
DataOut(17) <= DataIn(19);
DataOut(18) <= DataIn(11);
DataOut(19) <= DataIn(3);
DataOut(20) <= DataIn(60);
DataOut(21) <= DataIn(52);
DataOut(22) <= DataIn(44);
DataOut(23) <= DataIn(36);
DataOut(24) <= DataIn(57);
DataOut(25) <= DataIn(49);
DataOut(26) <= DataIn(41);
DataOut(27) <= DataIn(33);
DataOut(28) <= DataIn(31);
DataOut(29) <= DataIn(23);
DataOut(30) <= DataIn(15);
DataOut(31) <= DataIn(7);
DataOut(32) <= DataIn(62);
DataOut(33) <= DataIn(54);
DataOut(34) <= DataIn(46);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(35) <= DataIn(38);

DataOut(36) <= DataIn(30);

DataOut(37) <= DataIn(22);

DataOut(38) <= DataIn(14);

DataOut(39) <= DataIn(6);

DataOut(40) <= DataIn(61);

DataOut(41) <= DataIn(53);

DataOut(42) <= DataIn(45);

DataOut(43) <= DataIn(37);

DataOut(44) <= DataIn(29);

DataOut(45) <= DataIn(21);

DataOut(46) <= DataIn(13);

DataOut(47) <= DataIn(5);

DataOut(48) <= DataIn(28);

DataOut(49) <= DataIn(20);

DataOut(50) <= DataIn(12);

DataOut(51) <= DataIn(4);

DataOut(52) <= DataIn(63);

DataOut(53) <= DataIn(55);

DataOut(54) <= DataIn(47);

DataOut(55) <= DataIn(39);

state <= "1110";

when 14 => DataOut(0) <= DataIn(41);

DataOut(1) <= DataIn(33);

DataOut(2) <= DataIn(25);

DataOut(3) <= DataIn(17);

DataOut(4) <= DataIn(9);

DataOut(5) <= DataIn(1);

DataOut(6) <= DataIn(58);

DataOut(7) <= DataIn(50);

DataOut(8) <= DataIn(42);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(9) <= DataIn(34);

DataOut(10) <= DataIn(26);

DataOut(11) <= DataIn(18);

DataOut(12) <= DataIn(10);

DataOut(13) <= DataIn(2);

DataOut(14) <= DataIn(59);

DataOut(15) <= DataIn(51);

DataOut(16) <= DataIn(43);

DataOut(17) <= DataIn(35);

DataOut(18) <= DataIn(27);

DataOut(19) <= DataIn(19);

DataOut(20) <= DataIn(11);

DataOut(21) <= DataIn(3);

DataOut(22) <= DataIn(60);

DataOut(23) <= DataIn(52);

DataOut(24) <= DataIn(44);

DataOut(25) <= DataIn(36);

DataOut(26) <= DataIn(57);

DataOut(27) <= DataIn(49);

DataOut(28) <= DataIn(47);

DataOut(29) <= DataIn(39);

DataOut(30) <= DataIn(31);

DataOut(31) <= DataIn(23);

DataOut(32) <= DataIn(15);

DataOut(33) <= DataIn(7);

DataOut(34) <= DataIn(62);

DataOut(35) <= DataIn(54);

DataOut(36) <= DataIn(46);

DataOut(37) <= DataIn(38);

DataOut(38) <= DataIn(30);

DataOut(39) <= DataIn(22);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ DataOut(38) <= DataIn(30); นั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ DataOut(39) <= DataIn(22); ไปถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataOut(40) <= DataIn(14);
DataOut(41) <= DataIn(6);
DataOut(42) <= DataIn(61);
DataOut(43) <= DataIn(53);
DataOut(44) <= DataIn(45);
DataOut(45) <= DataIn(37);
DataOut(46) <= DataIn(29);
DataOut(47) <= DataIn(21);
DataOut(48) <= DataIn(13);
DataOut(49) <= DataIn(5);
DataOut(50) <= DataIn(28);
DataOut(51) <= DataIn(20);
DataOut(52) <= DataIn(12);
DataOut(53) <= DataIn(4);
DataOut(54) <= DataIn(63);
DataOut(55) <= DataIn(55);
state <= "1111";
when 15 => DataOut(0) <= DataIn(49);
DataOut(1) <= DataIn(41);
DataOut(2) <= DataIn(33);
DataOut(3) <= DataIn(25);
DataOut(4) <= DataIn(17);
DataOut(5) <= DataIn(9);
DataOut(6) <= DataIn(1);
DataOut(7) <= DataIn(58);
DataOut(8) <= DataIn(50);
DataOut(9) <= DataIn(42);
DataOut(10) <= DataIn(34);
DataOut(11) <= DataIn(26);
DataOut(12) <= DataIn(18);
DataOut(13) <= DataIn(10);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataOut(14) <= DataIn(2);

DataOut(15) <= DataIn(59);

DataOut(16) <= DataIn(51);

DataOut(17) <= DataIn(43);

DataOut(18) <= DataIn(35);

DataOut(19) <= DataIn(27);

DataOut(20) <= DataIn(19);

DataOut(21) <= DataIn(11);

DataOut(22) <= DataIn(3);

DataOut(23) <= DataIn(60);

DataOut(24) <= DataIn(52);

DataOut(25) <= DataIn(44);

DataOut(26) <= DataIn(36);

DataOut(27) <= DataIn(57);

DataOut(28) <= DataIn(55);

DataOut(29) <= DataIn(47);

DataOut(30) <= DataIn(39);

DataOut(31) <= DataIn(31);

DataOut(32) <= DataIn(23);

DataOut(33) <= DataIn(15);

DataOut(34) <= DataIn(7);

DataOut(35) <= DataIn(62);

DataOut(36) <= DataIn(54);

DataOut(37) <= DataIn(46);

DataOut(38) <= DataIn(38);

DataOut(39) <= DataIn(30);

DataOut(40) <= DataIn(22);

DataOut(41) <= DataIn(14);

DataOut(42) <= DataIn(6);

DataOut(43) <= DataIn(61);

DataOut(44) <= DataIn(53);

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
DataOut(45) <= DataIn(45);
DataOut(46) <= DataIn(37);
DataOut(47) <= DataIn(29);
DataOut(48) <= DataIn(21);
DataOut(49) <= DataIn(13);
DataOut(50) <= DataIn( 5);
DataOut(51) <= DataIn(28);
DataOut(52) <= DataIn(20);
DataOut(53) <= DataIn(12);
DataOut(54) <= DataIn( 4);
DataOut(55) <= DataIn(63);
state <= "0000":
  when others => null:
  end case;
else state <= "0000":
end if;
end process main;
end behavior;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
-----  
--Module      Key Selector  
--Purpose     Signal Select to Encrypt or Decrypt  
-----
```

```
entity KEYDN is  
  port( CLK : IN v1bit;  
        DeEn : IN v1bit;  
        Datin1 : IN v1bit_1d(0 to 55);  
        Datin2 : IN v1bit_1d(0 to 55);  
        DataOut : OUT v1bit_1d(0 to 55)); -- if not pass ,then use v1bit for DataOut  
end KEYDN;
```

```
-----  
architecture behavior of KEYDN is
```

```
begin  
  main : process  
  begin  
    wait until CLK'event and (CLK = '0');  
    if (DeEn = '0') then  
      DataOut <= Datin1;  
    else DataOut <= Datin2;  
    end if;  
  end process main;  
end behavior;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
-----  
--Module      Keys  
--Purpose     Package Data Encryption and Decryption ,  
--            and Signal Select to Encrypt or Decrypt  
-----
```

entity KEY is

```
port(  CLK : IN vbit;  
       DataOut : OUT vbit_ld(0 to 55);  
       DataIn  : IN vbit_ld(1 to 64);  
       DeEn   : IN vbit;  
       RESET  : IN vbit);  
end KEY;
```

```
-----  
architecture structural of KEY is  
-----
```

component KeyEn

```
port(  CLK : IN vbit;  
       DataOut : OUT vbit_ld(0 to 55);  
       DataIn  : IN vbit_ld(1 to 64);  
       RESET  : IN vbit);
```

end component;

```
-----  
component KeyDe
```

```
port(  CLK : IN vbit;  
       DataOut : OUT vbit_ld(0 to 55);  
       DataIn  : IN vbit_ld(1 to 64);  
       RESET  : IN vbit);
```

end component;

เอกสารนี้เป็นเอกสารที่เขียนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตีพิมพ์ลงนิตยสาร และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

component KeyDN
port( CLK : IN vbit;
      DeEn : IN vbit;
      DataIn1 : IN vbit_1d(0 to 55);
      DataIn2 : IN vbit_1d(0 to 55);
      Dataout : OUT vbit_1d(0 to 55));
end component;

-----

signal DataoutU1,DataoutU2 : vbit_1d(0 to 55);
begin
  U1 : KeyEn
  Port map ( CLK,DataoutU1,DataIn,RESET);

  U2 : KeyDe
  Port map ( CLK,DataoutU2,DataIn,RESET);

  U3 : KeyDN
  Port map (CLK,DeEn,DataoutU1,DataoutU2,DataOut);
end Structural;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
-----  
--Module    S_Box  
--Purpose   S_Box Table  
-----
```

entity S_BOX is

```
    port(DataIn : IN vbit_1d(0 to 47);  
          DataOut : OUT vbit_1d(0 to 31));  
end S_BOX;
```

architecture behavior of S_BOX is

begin

main: process(DataIn)

begin

CASE v1d2int(DataIn(0 to 5)) IS

when 0 => DataOut(0 to 3) <= "1110";

when 1 => DataOut(0 to 3) <= "0000";

when 2 => DataOut(0 to 3) <= "0100";

when 3 => DataOut(0 to 3) <= "1111";

when 4 => DataOut(0 to 3) <= "1101";

when 5 => DataOut(0 to 3) <= "0111";

when 6 => DataOut(0 to 3) <= "0001";

when 7 => DataOut(0 to 3) <= "0100";

when 8 => DataOut(0 to 3) <= "0010";

when 9 => DataOut(0 to 3) <= "1110";

when 10 => DataOut(0 to 3) <= "1111";

when 11 => DataOut(0 to 3) <= "0010";

when 12 => DataOut(0 to 3) <= "1011";

when 13 => DataOut(0 to 3) <= "1101";

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับงานวิจัยเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น ล็อกทั้งหมดไว้ให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

when 14 => DataOut(0 to 3) <= "1000" ;
when 15 => DataOut(0 to 3) <= "0001" ;
when 16 => DataOut(0 to 3) <= "0011" ;
when 17 => DataOut(0 to 3) <= "1010" ;
when 18 => DataOut(0 to 3) <= "1010" ;
when 19 => DataOut(0 to 3) <= "0110" ;
when 20 => DataOut(0 to 3) <= "0110" ;
when 21 => DataOut(0 to 3) <= "1100" ;
when 22 => DataOut(0 to 3) <= "1100" ;
when 23 => DataOut(0 to 3) <= "1011" ;
when 24 => DataOut(0 to 3) <= "0101" ;
when 25 => DataOut(0 to 3) <= "1001" ;
when 26 => DataOut(0 to 3) <= "1001" ;
when 27 => DataOut(0 to 3) <= "0101" ;
when 28 => DataOut(0 to 3) <= "0000" ;
when 29 => DataOut(0 to 3) <= "0011" ;
when 30 => DataOut(0 to 3) <= "0111" ;
when 31 => DataOut(0 to 3) <= "1000" ;
when 32 => DataOut(0 to 3) <= "0100" ;
when 33 => DataOut(0 to 3) <= "1111" ;
when 34 => DataOut(0 to 3) <= "0001" ;
when 35 => DataOut(0 to 3) <= "1100" ;
when 36 => DataOut(0 to 3) <= "1110" ;
when 37 => DataOut(0 to 3) <= "1000" ;
when 38 => DataOut(0 to 3) <= "1000" ;
when 39 => DataOut(0 to 3) <= "0010" ;
when 40 => DataOut(0 to 3) <= "1101" ;
when 41 => DataOut(0 to 3) <= "0100" ;
when 42 => DataOut(0 to 3) <= "0110" ;
when 43 => DataOut(0 to 3) <= "1001" ;
when 44 => DataOut(0 to 3) <= "0010" ;

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น ถึงขั้นนำขึ้นสู่ศาลได้ และขอสงวนสิทธิ์ถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
when 45 => DataOut(0 to 3) <= "0001" ;
when 46 => DataOut(0 to 3) <= "1011" ;
when 47 => DataOut(0 to 3) <= "0111" ;
when 48 => DataOut(0 to 3) <= "1111" ;
when 49 => DataOut(0 to 3) <= "0101" ;
when 50 => DataOut(0 to 3) <= "1100" ;
when 51 => DataOut(0 to 3) <= "1011" ;
when 52 => DataOut(0 to 3) <= "1001" ;
when 53 => DataOut(0 to 3) <= "0011" ;
when 54 => DataOut(0 to 3) <= "0111" ;
when 55 => DataOut(0 to 3) <= "1110" ;
when 56 => DataOut(0 to 3) <= "0011" ;
when 57 => DataOut(0 to 3) <= "1010" ;
when 58 => DataOut(0 to 3) <= "1010" ;
when 59 => DataOut(0 to 3) <= "0000" ;
when 60 => DataOut(0 to 3) <= "0101" ;
when 61 => DataOut(0 to 3) <= "0110" ;
when 62 => DataOut(0 to 3) <= "0000" ;
when 63 => DataOut(0 to 3) <= "1101" ;
when others => null;
```

END CASE;

CASE v1d2int(datain(6 to 11)) IS

```
when 0 => DataOut(4 to 7) <= "1111" ;
when 1 => DataOut(4 to 7) <= "0011" ;
when 2 => DataOut(4 to 7) <= "0001" ;
when 3 => DataOut(4 to 7) <= "1101" ;
when 4 => DataOut(4 to 7) <= "1000" ;
when 5 => DataOut(4 to 7) <= "0100" ;
when 6 => DataOut(4 to 7) <= "1110" ;
when 7 => DataOut(4 to 7) <= "0111" ;
when 8 => DataOut(4 to 7) <= "0110" ;
```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์และใช้เฉพาะเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
when 9 => DataOut(4 to 7) <= "1111" ;
when 10 => DataOut(4 to 7) <= "1011" ;
when 11 => DataOut(4 to 7) <= "0010" ;
when 12 => DataOut(4 to 7) <= "0011" ;
when 13 => DataOut(4 to 7) <= "1000" ;
when 14 => DataOut(4 to 7) <= "0100" ;
when 15 => DataOut(4 to 7) <= "1110" ;
when 16 => DataOut(4 to 7) <= "1001" ;
when 17 => DataOut(4 to 7) <= "1100" ;
when 18 => DataOut(4 to 7) <= "0111" ;
when 19 => DataOut(4 to 7) <= "0000" ;
when 20 => DataOut(4 to 7) <= "0010" ;
when 21 => DataOut(4 to 7) <= "0001" ;
when 22 => DataOut(4 to 7) <= "1101" ;
when 23 => DataOut(4 to 7) <= "1010" ;
when 24 => DataOut(4 to 7) <= "1100" ;
when 25 => DataOut(4 to 7) <= "0110" ;
when 26 => DataOut(4 to 7) <= "0000" ;
when 27 => DataOut(4 to 7) <= "1001" ;
when 28 => DataOut(4 to 7) <= "0101" ;
when 29 => DataOut(4 to 7) <= "1011" ;
when 30 => DataOut(4 to 7) <= "1010" ;
when 31 => DataOut(4 to 7) <= "0101" ;
when 32 => DataOut(4 to 7) <= "0000" ;
when 33 => DataOut(4 to 7) <= "1101" ;
when 34 => DataOut(4 to 7) <= "1110" ;
when 35 => DataOut(4 to 7) <= "1000" ;
when 36 => DataOut(4 to 7) <= "0111" ;
when 37 => DataOut(4 to 7) <= "1010" ;
```

```
when 38 => DataOut(4 to 7) <= "1011" ;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
when 39 => DataOut(4 to 7) <= "0001" ;
```

```

when 40 => DataOut(4 to 7) <= "1010" ;
when 41 => DataOut(4 to 7) <= "0011" ;
when 42 => DataOut(4 to 7) <= "0100" ;
when 43 => DataOut(4 to 7) <= "1111" ;
when 44 => DataOut(4 to 7) <= "1101" ;
when 45 => DataOut(4 to 7) <= "0100" ;
when 46 => DataOut(4 to 7) <= "0001" ;
when 47 => DataOut(4 to 7) <= "0010" ;
when 48 => DataOut(4 to 7) <= "0101" ;
when 49 => DataOut(4 to 7) <= "1011" ;
when 50 => DataOut(4 to 7) <= "1000" ;
when 51 => DataOut(4 to 7) <= "0110" ;
when 52 => DataOut(4 to 7) <= "1100" ;
when 53 => DataOut(4 to 7) <= "0111" ;
when 54 => DataOut(4 to 7) <= "0110" ;
when 55 => DataOut(4 to 7) <= "1100" ;
when 56 => DataOut(4 to 7) <= "1001" ;
when 57 => DataOut(4 to 7) <= "0000" ;
when 58 => DataOut(4 to 7) <= "0011" ;
when 59 => DataOut(4 to 7) <= "0101" ;
when 60 => DataOut(4 to 7) <= "0010" ;
when 61 => DataOut(4 to 7) <= "1110" ;
when 62 => DataOut(4 to 7) <= "1111" ;
when 63 => DataOut(4 to 7) <= "1001" ;
when OTHERS => NULL;

```

END CASE;

CASE v1d2int(DataIn(12 to 17)) IS

```

when 0 => DataOut(8 to 11) <= "1010" ;
when 1 => DataOut(8 to 11) <= "1101" ;

```

```

when 2 => DataOut(8 to 11) <= "0000" ;

```

```

when 3 => DataOut(8 to 11) <= "0111" ;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

when 4 => DataOut(8 to 11) <= "1001" ;
when 5 => DataOut(8 to 11) <= "0000" ;
when 6 => DataOut(8 to 11) <= "1110" ;
when 7 => DataOut(8 to 11) <= "1001" ;
when 8 => DataOut(8 to 11) <= "0110" ;
when 9 => DataOut(8 to 11) <= "0011" ;
when 10 => DataOut(8 to 11) <= "0011" ;
when 11 => DataOut(8 to 11) <= "0100" ;
when 12 => DataOut(8 to 11) <= "1111" ;
when 13 => DataOut(8 to 11) <= "0110" ;
when 14 => DataOut(8 to 11) <= "0101" ;
when 15 => DataOut(8 to 11) <= "1010" ;
when 16 => DataOut(8 to 11) <= "0001" ;
when 17 => DataOut(8 to 11) <= "0010" ;
when 18 => DataOut(8 to 11) <= "1101" ;
when 19 => DataOut(8 to 11) <= "1000" ;
when 20 => DataOut(8 to 11) <= "1100" ;
when 21 => DataOut(8 to 11) <= "0101" ;
when 22 => DataOut(8 to 11) <= "0111" ;
when 23 => DataOut(8 to 11) <= "1110" ;
when 24 => DataOut(8 to 11) <= "1011" ;
when 25 => DataOut(8 to 11) <= "1100" ;
when 26 => DataOut(8 to 11) <= "0100" ;
when 27 => DataOut(8 to 11) <= "1011" ;
when 28 => DataOut(8 to 11) <= "0010" ;
when 29 => DataOut(8 to 11) <= "1111" ;
when 30 => DataOut(8 to 11) <= "1000" ;
when 31 => DataOut(8 to 11) <= "0001" ;
when 32 => DataOut(8 to 11) <= "1011" ;

```

เอกสารนี้เป็นเอกสารที่ when 33 => DataOut(8 to 11) <= "0001" นี้; ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น when 34 => DataOut(8 to 11) <= "0110" ถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

when 35 => DataOut(8 to 11) <= "1010" ;
when 36 => DataOut(8 to 11) <= "0100" ;
when 37 => DataOut(8 to 11) <= "1101" ;
when 38 => DataOut(8 to 11) <= "1001" ;
when 39 => DataOut(8 to 11) <= "0000" ;
when 40 => DataOut(8 to 11) <= "1000" ;
when 41 => DataOut(8 to 11) <= "0110" ;
when 42 => DataOut(8 to 11) <= "1111" ;
when 43 => DataOut(8 to 11) <= "1001" ;
when 44 => DataOut(8 to 11) <= "0011" ;
when 45 => DataOut(8 to 11) <= "1000" ;
when 46 => DataOut(8 to 11) <= "0000" ;
when 47 => DataOut(8 to 11) <= "0111" ;
when 48 => DataOut(8 to 11) <= "1011" ;
when 49 => DataOut(8 to 11) <= "0100" ;
when 50 => DataOut(8 to 11) <= "0001" ;
when 51 => DataOut(8 to 11) <= "1111" ;
when 52 => DataOut(8 to 11) <= "0010" ;
when 53 => DataOut(8 to 11) <= "1110" ;
when 54 => DataOut(8 to 11) <= "1100" ;
when 55 => DataOut(8 to 11) <= "0011" ;
when 56 => DataOut(8 to 11) <= "0101" ;
when 57 => DataOut(8 to 11) <= "1011" ;
when 58 => DataOut(8 to 11) <= "1010" ;
when 59 => DataOut(8 to 11) <= "0101" ;
when 60 => DataOut(8 to 11) <= "1110" ;
when 61 => DataOut(8 to 11) <= "0010" ;
when 62 => DataOut(8 to 11) <= "0111" ;
when 63 => DataOut(8 to 11) <= "1100" ;

when OTHERS => NULL;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CASE vld2int(DataIn(18 to 23)) IS

```
when 0 => DataOut(12 to 15) <= "0111" ;
when 1 => DataOut(12 to 15) <= "1101" ;
when 2 => DataOut(12 to 15) <= "1101" ;
when 3 => DataOut(12 to 15) <= "1000" ;
when 4 => DataOut(12 to 15) <= "1110" ;
when 5 => DataOut(12 to 15) <= "1011" ;
when 6 => DataOut(12 to 15) <= "0011" ;
when 7 => DataOut(12 to 15) <= "0101" ;
when 8 => DataOut(12 to 15) <= "0000" ;
when 9 => DataOut(12 to 15) <= "0110" ;
when 10 => DataOut(12 to 15) <= "0110" ;
when 11 => DataOut(12 to 15) <= "1111" ;
when 12 => DataOut(12 to 15) <= "1001" ;
when 13 => DataOut(12 to 15) <= "0000" ;
when 14 => DataOut(12 to 15) <= "1010" ;
when 15 => DataOut(12 to 15) <= "0011" ;
when 16 => DataOut(12 to 15) <= "0001" ;
when 17 => DataOut(12 to 15) <= "0100" ;
when 18 => DataOut(12 to 15) <= "0010" ;
when 19 => DataOut(12 to 15) <= "0111" ;
when 20 => DataOut(12 to 15) <= "1000" ;
when 21 => DataOut(12 to 15) <= "0010" ;
when 22 => DataOut(12 to 15) <= "0101" ;
when 23 => DataOut(12 to 15) <= "1100" ;
when 24 => DataOut(12 to 15) <= "1011" ;
when 25 => DataOut(12 to 15) <= "0001" ;
when 26 => DataOut(12 to 15) <= "1100" ;
when 27 => DataOut(12 to 15) <= "1010" ;
when 28 => DataOut(12 to 15) <= "0100" ;
when 29 => DataOut(12 to 15) <= "1110" ;
```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
when 30 => DataOut(12 to 15) <= "1111" ;
when 31 => DataOut(12 to 15) <= "1001" ;
when 32 => DataOut(12 to 15) <= "1010" ;
when 33 => DataOut(12 to 15) <= "0011" ;
when 34 => DataOut(12 to 15) <= "0110" ;
when 35 => DataOut(12 to 15) <= "1111" ;
when 36 => DataOut(12 to 15) <= "1001" ;
when 37 => DataOut(12 to 15) <= "0000" ;
when 38 => DataOut(12 to 15) <= "0000" ;
when 39 => DataOut(12 to 15) <= "0110" ;
when 40 => DataOut(12 to 15) <= "1100" ;
when 41 => DataOut(12 to 15) <= "1010" ;
when 42 => DataOut(12 to 15) <= "1011" ;
when 43 => DataOut(12 to 15) <= "0001" ;
when 44 => DataOut(12 to 15) <= "0111" ;
when 45 => DataOut(12 to 15) <= "1101" ;
when 46 => DataOut(12 to 15) <= "1101" ;
when 47 => DataOut(12 to 15) <= "1000" ;
when 48 => DataOut(12 to 15) <= "1111" ;
when 49 => DataOut(12 to 15) <= "1001" ;
when 50 => DataOut(12 to 15) <= "0001" ;
when 51 => DataOut(12 to 15) <= "0100" ;
when 52 => DataOut(12 to 15) <= "0011" ;
when 53 => DataOut(12 to 15) <= "0101" ;
when 54 => DataOut(12 to 15) <= "1110" ;
when 55 => DataOut(12 to 15) <= "1011" ;
when 56 => DataOut(12 to 15) <= "0101" ;
when 57 => DataOut(12 to 15) <= "1100" ;
when 58 => DataOut(12 to 15) <= "0010" ;
when 59 => DataOut(12 to 15) <= "0111" ;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังมีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

when 61 => DataOut(12 to 15) <= "0010" ;
when 62 => DataOut(12 to 15) <= "0100" ;
when 63 => DataOut(12 to 15) <= "1110" ;
when OTHERS => NULL;

END CASE;

```

```

CASE v1d2int(DataIn(24 to 29)) IS

```

```

when 0 => DataOut(16 to 19) <= "0010" ;
when 1 => DataOut(16 to 19) <= "1110" ;
when 2 => DataOut(16 to 19) <= "1100" ;
when 3 => DataOut(16 to 19) <= "1011" ;
when 4 => DataOut(16 to 19) <= "0100" ;
when 5 => DataOut(16 to 19) <= "0010" ;
when 6 => DataOut(16 to 19) <= "0001" ;
when 7 => DataOut(16 to 19) <= "1100" ;
when 8 => DataOut(16 to 19) <= "0111" ;
when 9 => DataOut(16 to 19) <= "0100" ;
when 10 => DataOut(16 to 19) <= "1010" ;
when 11 => DataOut(16 to 19) <= "0111" ;
when 12 => DataOut(16 to 19) <= "1011" ;
when 13 => DataOut(16 to 19) <= "1101" ;
when 14 => DataOut(16 to 19) <= "0110" ;
when 15 => DataOut(16 to 19) <= "0001" ;
when 16 => DataOut(16 to 19) <= "1000" ;
when 17 => DataOut(16 to 19) <= "0101" ;
when 18 => DataOut(16 to 19) <= "0101" ;
when 19 => DataOut(16 to 19) <= "0000" ;
when 20 => DataOut(16 to 19) <= "0011" ;
when 21 => DataOut(16 to 19) <= "1111" ;
when 22 => DataOut(16 to 19) <= "1111" ;

```

```

when 23 => DataOut(16 to 19) <= "1010" ;

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์กับการแข่งขันเพื่อการศึกษาเท่านั้น; ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น ยกเว้นที่ให้มีเหตุข้อยกเว้นอื่น ๆ และต้องขออนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

when 24 => DataOut(16 to 19) <= "1101" ;

```

when 25 => DataOut(16 to 19) <= "0011" ;
when 26 => DataOut(16 to 19) <= "0000" ;
when 27 => DataOut(16 to 19) <= "1001" ;
when 28 => DataOut(16 to 19) <= "1110" ;
when 29 => DataOut(16 to 19) <= "1000" ;
when 30 => DataOut(16 to 19) <= "1001" ;
when 31 => DataOut(16 to 19) <= "0110" ;
when 32 => DataOut(16 to 19) <= "0100" ;
when 33 => DataOut(16 to 19) <= "1011" ;
when 34 => DataOut(16 to 19) <= "0010" ;
when 35 => DataOut(16 to 19) <= "1000" ;
when 36 => DataOut(16 to 19) <= "0001" ;
when 37 => DataOut(16 to 19) <= "1100" ;
when 38 => DataOut(16 to 19) <= "1011" ;
when 39 => DataOut(16 to 19) <= "0111" ;
when 40 => DataOut(16 to 19) <= "1010" ;
when 41 => DataOut(16 to 19) <= "0001" ;
when 42 => DataOut(16 to 19) <= "1101" ;
when 43 => DataOut(16 to 19) <= "1110" ;
when 44 => DataOut(16 to 19) <= "0111" ;
when 45 => DataOut(16 to 19) <= "0010" ;
when 46 => DataOut(16 to 19) <= "1000" ;
when 47 => DataOut(16 to 19) <= "1101" ;
when 48 => DataOut(16 to 19) <= "1111" ;
when 49 => DataOut(16 to 19) <= "0110" ;
when 50 => DataOut(16 to 19) <= "1001" ;
when 51 => DataOut(16 to 19) <= "1111" ;
when 52 => DataOut(16 to 19) <= "1100" ;
when 53 => DataOut(16 to 19) <= "0000" ;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

when 56 => DataOut(16 to 19) <= "0110" ;
when 57 => DataOut(16 to 19) <= "1010" ;
when 58 => DataOut(16 to 19) <= "0011" ;
when 59 => DataOut(16 to 19) <= "0100" ;
when 60 => DataOut(16 to 19) <= "0000" ;
when 61 => DataOut(16 to 19) <= "0101" ;
when 62 => DataOut(16 to 19) <= "1110" ;
when 63 => DataOut(16 to 19) <= "0011" ;
when OTHERS => NULL;

```

END CASE;

CASE v1d2int(DataIn(30 to 35)) IS

```

when 0 => DataOut(20 to 23) <= "1100" ;
when 1 => DataOut(20 to 23) <= "1010" ;
when 2 => DataOut(20 to 23) <= "0001" ;
when 3 => DataOut(20 to 23) <= "1111" ;
when 4 => DataOut(20 to 23) <= "1010" ;
when 5 => DataOut(20 to 23) <= "0100" ;
when 6 => DataOut(20 to 23) <= "1111" ;
when 7 => DataOut(20 to 23) <= "0010" ;
when 8 => DataOut(20 to 23) <= "1001" ;
when 9 => DataOut(20 to 23) <= "0111" ;
when 10 => DataOut(20 to 23) <= "0010" ;
when 11 => DataOut(20 to 23) <= "1100" ;
when 12 => DataOut(20 to 23) <= "0110" ;
when 13 => DataOut(20 to 23) <= "1001" ;
when 14 => DataOut(20 to 23) <= "1000" ;
when 15 => DataOut(20 to 23) <= "0101" ;
when 16 => DataOut(20 to 23) <= "0000" ;
when 17 => DataOut(20 to 23) <= "0110" ;
when 18 => DataOut(20 to 23) <= "1101" ;
when 19 => DataOut(20 to 23) <= "0001" ;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
when 20 => DataOut(20 to 23) <= "0011" ;
when 21 => DataOut(20 to 23) <= "1101" ;
when 22 => DataOut(20 to 23) <= "0100" ;
when 23 => DataOut(20 to 23) <= "1110" ;
when 24 => DataOut(20 to 23) <= "1110" ;
when 25 => DataOut(20 to 23) <= "0000" ;
when 26 => DataOut(20 to 23) <= "0111" ;
when 27 => DataOut(20 to 23) <= "1011" ;
when 28 => DataOut(20 to 23) <= "0101" ;
when 29 => DataOut(20 to 23) <= "0011" ;
when 30 => DataOut(20 to 23) <= "1011" ;
when 31 => DataOut(20 to 23) <= "1000" ;
when 32 => DataOut(20 to 23) <= "1001" ;
when 33 => DataOut(20 to 23) <= "0100" ;
when 34 => DataOut(20 to 23) <= "1110" ;
when 35 => DataOut(20 to 23) <= "0011" ;
when 36 => DataOut(20 to 23) <= "1111" ;
when 37 => DataOut(20 to 23) <= "0010" ;
when 38 => DataOut(20 to 23) <= "0101" ;
when 39 => DataOut(20 to 23) <= "1100" ;
when 40 => DataOut(20 to 23) <= "0010" ;
when 41 => DataOut(20 to 23) <= "1001" ;
when 42 => DataOut(20 to 23) <= "1000" ;
when 43 => DataOut(20 to 23) <= "0101" ;
when 44 => DataOut(20 to 23) <= "1100" ;
when 45 => DataOut(20 to 23) <= "1111" ;
when 46 => DataOut(20 to 23) <= "0011" ;
when 47 => DataOut(20 to 23) <= "1010" ;
when 48 => DataOut(20 to 23) <= "0111" ;
when 49 => DataOut(20 to 23) <= "1011" ;
when 50 => DataOut(20 to 23) <= "0000" ;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

when 51 => DataOut(20 to 23) <= "1110" ;
when 52 => DataOut(20 to 23) <= "0100" ;
when 53 => DataOut(20 to 23) <= "0001" ;
when 54 => DataOut(20 to 23) <= "1010" ;
when 55 => DataOut(20 to 23) <= "0111" ;
when 56 => DataOut(20 to 23) <= "0001" ;
when 57 => DataOut(20 to 23) <= "0110" ;
when 58 => DataOut(20 to 23) <= "1101" ;
when 59 => DataOut(20 to 23) <= "0000" ;
when 60 => DataOut(20 to 23) <= "1011" ;
when 61 => DataOut(20 to 23) <= "1000" ;
when 62 => DataOut(20 to 23) <= "0110" ;
when 63 => DataOut(20 to 23) <= "1101" ;
when OTHERS => NULL;
END CASE;
CASE v1d2int(DataIn(36 to 41)) IS
when 0 => DataOut(24 to 27) <= "0100" ;
when 1 => DataOut(24 to 27) <= "1101" ;
when 2 => DataOut(24 to 27) <= "1011" ;
when 3 => DataOut(24 to 27) <= "0000" ;
when 4 => DataOut(24 to 27) <= "0010" ;
when 5 => DataOut(24 to 27) <= "1011" ;
when 6 => DataOut(24 to 27) <= "1110" ;
when 7 => DataOut(24 to 27) <= "0111" ;
when 8 => DataOut(24 to 27) <= "1111" ;
when 9 => DataOut(24 to 27) <= "0100" ;
when 10 => DataOut(24 to 27) <= "0000" ;
when 11 => DataOut(24 to 27) <= "1001" ;
when 12 => DataOut(24 to 27) <= "1000" ;
when 13 => DataOut(24 to 27) <= "0001" ;
when 14 => DataOut(24 to 27) <= "1101" ;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
when 15 => DataOut(24 to 27) <= "1010" ;
when 16 => DataOut(24 to 27) <= "0011" ;
when 17 => DataOut(24 to 27) <= "1110" ;
when 18 => DataOut(24 to 27) <= "1100" ;
when 19 => DataOut(24 to 27) <= "0011" ;
when 20 => DataOut(24 to 27) <= "1001" ;
when 21 => DataOut(24 to 27) <= "0101" ;
when 22 => DataOut(24 to 27) <= "0111" ;
when 23 => DataOut(24 to 27) <= "1100" ;
when 24 => DataOut(24 to 27) <= "0101" ;
when 25 => DataOut(24 to 27) <= "0010" ;
when 26 => DataOut(24 to 27) <= "1010" ;
when 27 => DataOut(24 to 27) <= "1111" ;
when 28 => DataOut(24 to 27) <= "0110" ;
when 29 => DataOut(24 to 27) <= "1000" ;
when 30 => DataOut(24 to 27) <= "0001" ;
when 31 => DataOut(24 to 27) <= "0110" ;
when 32 => DataOut(24 to 27) <= "0001" ;
when 33 => DataOut(24 to 27) <= "0110" ;
when 34 => DataOut(24 to 27) <= "0100" ;
when 35 => DataOut(24 to 27) <= "1011" ;
when 36 => DataOut(24 to 27) <= "1011" ;
when 37 => DataOut(24 to 27) <= "1101" ;
when 38 => DataOut(24 to 27) <= "1101" ;
when 39 => DataOut(24 to 27) <= "1000" ;
when 40 => DataOut(24 to 27) <= "1100" ;
when 41 => DataOut(24 to 27) <= "0001" ;
when 42 => DataOut(24 to 27) <= "0011" ;
when 43 => DataOut(24 to 27) <= "0100" ;
when 44 => DataOut(24 to 27) <= "0111" ;
when 45 => DataOut(24 to 27) <= "1010" ;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

when 46 => DataOut(24 to 27) <= "1110" ;
when 47 => DataOut(24 to 27) <= "0111" ;
when 48 => DataOut(24 to 27) <= "1010" ;
when 49 => DataOut(24 to 27) <= "1001" ;
when 50 => DataOut(24 to 27) <= "1111" ;
when 51 => DataOut(24 to 27) <= "0101" ;
when 52 => DataOut(24 to 27) <= "0110" ;
when 53 => DataOut(24 to 27) <= "0000" ;
when 54 => DataOut(24 to 27) <= "1000" ;
when 55 => DataOut(24 to 27) <= "1111" ;
when 56 => DataOut(24 to 27) <= "0000" ;
when 57 => DataOut(24 to 27) <= "1110" ;
when 58 => DataOut(24 to 27) <= "0101" ;
when 59 => DataOut(24 to 27) <= "0010" ;
when 60 => DataOut(24 to 27) <= "1001" ;
when 61 => DataOut(24 to 27) <= "0011" ;
when 62 => DataOut(24 to 27) <= "0010" ;
when 63 => DataOut(24 to 27) <= "1100" ;
when OTHERS => NULL;

```

END CASE;

CASE v1d2int(DataIn(42 to 47)) IS

```

when 0 => DataOut(28 to 31) <= "1101" ;
when 1 => DataOut(28 to 31) <= "0001" ;
when 2 => DataOut(28 to 31) <= "0010" ;
when 3 => DataOut(28 to 31) <= "1111" ;
when 4 => DataOut(28 to 31) <= "1000" ;
when 5 => DataOut(28 to 31) <= "1101" ;
when 6 => DataOut(28 to 31) <= "0100" ;
when 7 => DataOut(28 to 31) <= "1000" ;
when 8 => DataOut(28 to 31) <= "0110" ;
when 9 => DataOut(28 to 31) <= "1010" ;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้สอนและการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

when 10 => DataOut(28 to 31) <= "1111" ;
when 11 => DataOut(28 to 31) <= "0011" ;
when 12 => DataOut(28 to 31) <= "1011" ;
when 13 => DataOut(28 to 31) <= "0111" ;
when 14 => DataOut(28 to 31) <= "0001" ;
when 15 => DataOut(28 to 31) <= "0100" ;
when 16 => DataOut(28 to 31) <= "1010" ;
when 17 => DataOut(28 to 31) <= "1100" ;
when 18 => DataOut(28 to 31) <= "1001" ;
when 19 => DataOut(28 to 31) <= "0101" ;
when 20 => DataOut(28 to 31) <= "0011" ;
when 21 => DataOut(28 to 31) <= "0110" ;
when 22 => DataOut(28 to 31) <= "1110" ;
when 23 => DataOut(28 to 31) <= "1011" ;
when 24 => DataOut(28 to 31) <= "0101" ;
when 25 => DataOut(28 to 31) <= "0000" ;
when 26 => DataOut(28 to 31) <= "0000" ;
when 27 => DataOut(28 to 31) <= "1110" ;
when 28 => DataOut(28 to 31) <= "1100" ;
when 29 => DataOut(28 to 31) <= "1001" ;
when 30 => DataOut(28 to 31) <= "0111" ;
when 31 => DataOut(28 to 31) <= "0010" ;
when 32 => DataOut(28 to 31) <= "0111" ;
when 33 => DataOut(28 to 31) <= "0010" ;
when 34 => DataOut(28 to 31) <= "1011" ;
when 35 => DataOut(28 to 31) <= "0001" ;
when 36 => DataOut(28 to 31) <= "0100" ;
when 37 => DataOut(28 to 31) <= "1110" ;
when 38 => DataOut(28 to 31) <= "0001" ;
when 39 => DataOut(28 to 31) <= "0111" ;

```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการเรียนการสอนเท่านั้น มิอนุญาติให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

when 41 => DataOut(28 to 31) <= "0100" ;
when 42 => DataOut(28 to 31) <= "1100" ;
when 43 => DataOut(28 to 31) <= "1010" ;
when 44 => DataOut(28 to 31) <= "1110" ;
when 45 => DataOut(28 to 31) <= "1000" ;
when 46 => DataOut(28 to 31) <= "0010" ;
when 47 => DataOut(28 to 31) <= "1101" ;
when 48 => DataOut(28 to 31) <= "0000" ;
when 49 => DataOut(28 to 31) <= "1111" ;
when 50 => DataOut(28 to 31) <= "0110" ;
when 51 => DataOut(28 to 31) <= "1100" ;
when 52 => DataOut(28 to 31) <= "1010" ;
when 53 => DataOut(28 to 31) <= "1001" ;
when 54 => DataOut(28 to 31) <= "1101" ;
when 55 => DataOut(28 to 31) <= "0000" ;
when 56 => DataOut(28 to 31) <= "1111" ;
when 57 => DataOut(28 to 31) <= "0011" ;
when 58 => DataOut(28 to 31) <= "0011" ;
when 59 => DataOut(28 to 31) <= "0101" ;
when 60 => DataOut(28 to 31) <= "0101" ;
when 61 => DataOut(28 to 31) <= "0110" ;
when 62 => DataOut(28 to 31) <= "1000" ;
when 63 => DataOut(28 to 31) <= "1011" ;

when OTHERS => NULL;

```

END CASE;

end process main;

end behavior;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
-----  
--Module    Exclusive-OR 32  
--Purpose   Exclusive-OR  Data 32 bits  
-----
```

entity XOR32 is

```
port( DatainA0,DatainA1,DatainA2,DatainA3,DatainA4,DatainA5,DatainA6,  
      DatainA7,DatainA8,DatainA9,DatainA10,DatainA11,DatainA12,DatainA13,  
      DatainA14,DatainA15,DatainA16,DatainA17,DatainA18,DatainA19,DatainA20,  
      DatainA21,DatainA22,DatainA23,DatainA24,DatainA25,DatainA26,DatainA27,  
      DatainA28,DatainA29,DatainA30,DatainA31 : IN vbit;  
      DatainB : IN vbit_1d(0 to 31);  
      Dataout : OUT vbit_1d(0 to 31);  
      CLK : IN vbit);  
end XOR32;
```

architecture behavior of XOR32 is

```
begin  
  main : process  
  begin  
    wait until CLK'event and (CLK = '0');  
    Dataout(0) <= DatainA0 xor DatainB(0);  
    Dataout(1) <= DatainA1 xor DatainB(1);  
    Dataout(2) <= DatainA2 xor DatainB(2);  
    Dataout(3) <= DatainA3 xor DatainB(3);  
    Dataout(4) <= DatainA4 xor DatainB(4);  
    Dataout(5) <= DatainA5 xor DatainB(5);  
    Dataout(6) <= DatainA6 xor DatainB(6);  
    Dataout(7) <= DatainA7 xor DatainB(7);
```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อผู้อื่น และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
Dataout(8) <= DatainA8 xor DatainB(8);
Dataout(9) <= DatainA9 xor DatainB(9);
Dataout(10) <= DatainA10 xor DatainB(10);
Dataout(11) <= DatainA11 xor DatainB(11);
Dataout(12) <= DatainA12 xor DatainB(12);
Dataout(13) <= DatainA13 xor DatainB(13);
Dataout(14) <= DatainA14 xor DatainB(14);
Dataout(15) <= DatainA15 xor DatainB(15);
Dataout(16) <= DatainA16 xor DatainB(16);
Dataout(17) <= DatainA17 xor DatainB(17);
Dataout(18) <= DatainA18 xor DatainB(18);
Dataout(19) <= DatainA19 xor DatainB(19);
Dataout(20) <= DatainA20 xor DatainB(20);
Dataout(21) <= DatainA21 xor DatainB(21);
Dataout(22) <= DatainA22 xor DatainB(22);
Dataout(23) <= DatainA23 xor DatainB(23);
Dataout(24) <= DatainA24 xor DatainB(24);
Dataout(25) <= DatainA25 xor DatainB(25);
Dataout(26) <= DatainA26 xor DatainB(26);
Dataout(27) <= DatainA27 xor DatainB(27);
Dataout(28) <= DatainA28 xor DatainB(28);
Dataout(29) <= DatainA29 xor DatainB(29);
Dataout(30) <= DatainA30 xor DatainB(30);
Dataout(31) <= DatainA31 xor DatainB(31);
```

```
end process main;
```

```
end behavior;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
-----  
--Module Exclusive-OR 48  
--Purpose Exclusive-OR Data 48 bits  
-----
```

```
entity XOR48 is
```

```
port( DatainA0,DatainA1,DatainA2,DatainA3,DatainA4,DatainA5,DatainA6,DatainA7,  
      DatainA8,DatainA9,DatainA10,DatainA11,DatainA12,DatainA13,DatainA14,  
      DatainA15,DatainA16,DatainA17,DatainA18,DatainA19,DatainA20,DatainA21,  
      DatainA22,DatainA23,DatainA24,DatainA25,DatainA26,DatainA27,DatainA28,  
      DatainA29,DatainA30,DatainA31,DatainA32,DatainA33,DatainA34,DatainA35,  
      DatainA36,DatainA37,DatainA38,DatainA39,DatainA40,DatainA41,DatainA42,  
      DatainA43,DatainA44,DatainA45,DatainA46,DatainA47 : IN v1bit;  
      DatainB0,DatainB1,DatainB2,DatainB3,DatainB4,DatainB5,DatainB6,DatainB7,  
      DatainB8,DatainB9,DatainB10,DatainB11,DatainB12,DatainB13,DatainB14,  
      DatainB15,DatainB16,DatainB17,DatainB18,DatainB19,DatainB20,DatainB21,  
      DatainB22,DatainB23,DatainB24,DatainB25,DatainB26,DatainB27,DatainB28,  
      DatainB29,DatainB30,DatainB31,DatainB32,DatainB33,DatainB34,DatainB35,  
      DatainB36,DatainB37,DatainB38,DatainB39,DatainB40,DatainB41,DatainB42,  
      DatainB43,DatainB44,DatainB45,DatainB46,DatainB47 : IN v1bit;  
      Dataout : OUT v1bit_1d(0 to 47);  
      CLK : IN v1bit);
```

```
end XOR48;
```

```
-----  
architecture behavior of XOR48 is
```

```
begin
```

```
main : process
```

```
begin
```

```
wait until CLK event and (CLK = '0');
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Dataout(0) <= DatainA0 xor DatainB0;
Dataout(1) <= DatainA1 xor DatainB1;
Dataout(2) <= DatainA2 xor DatainB2;
Dataout(3) <= DatainA3 xor DatainB3;
Dataout(4) <= DatainA4 xor DatainB4;
Dataout(5) <= DatainA5 xor DatainB5;
Dataout(6) <= DatainA6 xor DatainB6;
Dataout(7) <= DatainA7 xor DatainB7;
Dataout(8) <= DatainA8 xor DatainB8;
Dataout(9) <= DatainA9 xor DatainB9;
Dataout(10) <= DatainA10 xor DatainB10;
Dataout(11) <= DatainA11 xor DatainB11;
Dataout(12) <= DatainA12 xor DatainB12;
Dataout(13) <= DatainA13 xor DatainB13;
Dataout(14) <= DatainA14 xor DatainB14;
Dataout(15) <= DatainA15 xor DatainB15;
Dataout(16) <= DatainA16 xor DatainB16;
Dataout(17) <= DatainA17 xor DatainB17;
Dataout(18) <= DatainA18 xor DatainB18;
Dataout(19) <= DatainA19 xor DatainB19;
Dataout(20) <= DatainA20 xor DatainB20;
Dataout(21) <= DatainA21 xor DatainB21;
Dataout(22) <= DatainA22 xor DatainB22;
Dataout(23) <= DatainA23 xor DatainB23;
Dataout(24) <= DatainA24 xor DatainB24;
Dataout(25) <= DatainA25 xor DatainB25;
Dataout(26) <= DatainA26 xor DatainB26;
Dataout(27) <= DatainA27 xor DatainB27;
Dataout(28) <= DatainA28 xor DatainB28;
Dataout(29) <= DatainA29 xor DatainB29;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
Dataout(30) <= DatainA30 xor DatainB30;
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
Dataout(31) <= DatainA31 xor DatainB31;
Dataout(32) <= DatainA32 xor DatainB32;
Dataout(33) <= DatainA33 xor DatainB33;
Dataout(34) <= DatainA34 xor DatainB34;
Dataout(35) <= DatainA35 xor DatainB35;
Dataout(36) <= DatainA36 xor DatainB36;
Dataout(37) <= DatainA37 xor DatainB37;
Dataout(38) <= DatainA38 xor DatainB38;
Dataout(39) <= DatainA39 xor DatainB39;
Dataout(40) <= DatainA40 xor DatainB40;
Dataout(41) <= DatainA41 xor DatainB41;
Dataout(42) <= DatainA42 xor DatainB42;
Dataout(43) <= DatainA43 xor DatainB43;
Dataout(44) <= DatainA44 xor DatainB44;
Dataout(45) <= DatainA45 xor DatainB45;
Dataout(46) <= DatainA46 xor DatainB46;
Dataout(47) <= DatainA47 xor DatainB47;
end process main;
end behavior;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
-----  
--Module   Temporary Buffer  
--Purpose   Temporary Buffer for Unused Key  
--          bit 0,8,16,24,32,40,48,56,64  
-----
```

```
entity TEMP is  
  port (data1,data2,data3,data4,data5,data6,data7,data8 : in v1bit;  
        tempout : out v1bit);  
end TEMP;
```

```
-----  
architecture BEHAVIOR of TEMP is
```

```
  signal temp : v1bit_1d(0 to 7);
```

```
begin
```

```
  temp(0)<=data1;
```

```
  temp(1)<=data2;
```

```
  temp(2)<=data3;
```

```
  temp(3)<=data4;
```

```
  temp(4)<=data5;
```

```
  temp(5)<=data6;
```

```
  temp(6)<=data7;
```

```
  temp(7)<=data8;
```

```
  tempout<='0';
```

```
end BEHAVIOR;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
-----  
--Module    Output Multiplexor  
--Purpose    Send Output 16 bits 4 sets from 64 bits  
-----
```

entity MUXOUT is

```
port( CLK : IN vbit;  
      DataDownout : OUT vbit_1d(0 to 63);  
      DataIn0,DataIn1,DataIn2,DataIn3,DataIn4,DataIn5,DataIn6,DataIn7,  
      DataIn8,DataIn9,DataIn10,DataIn11,DataIn12,DataIn13,DataIn14,DataIn15,  
      DataIn16,DataIn17,DataIn18,DataIn19,DataIn20,DataIn21,DataIn22,DataIn23,  
      DataIn24,DataIn25,DataIn26,DataIn27,DataIn28,DataIn29,DataIn30,DataIn31,  
      DataIn32,DataIn33,DataIn34,DataIn35,DataIn36,DataIn37,DataIn38,DataIn39,  
      DataIn40,DataIn41,DataIn42,DataIn43,DataIn44,DataIn45,DataIn46,DataIn47,  
      DataIn48,DataIn49,DataIn50,DataIn51,DataIn52,DataIn53,DataIn54,DataIn55,  
      DataIn56,DataIn57,DataIn58,DataIn59,DataIn60,DataIn61,DataIn62,  
      DataIn63 : IN vbit;  
      DataSideout : OUT vbit_1d(0 to 63);  
      RESET : IN vbit);  
end MUXOUT;
```

architecture behavior of MUXOUT is

```
signal state : vbit_1d(0 to 3);  
begin
```

```
-----  
main : process
```

```
begin
```

เอกสารนี้เป็นเอกสารที่ wait until CLK'event and (CLK = '0'); เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น if (RESET = '0') then ลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

case vld2int(state) is

when 0 =>

DataSideOut(0) <= Datain0;
DataSideOut(1) <= Datain1;
DataSideOut(2) <= Datain2;
DataSideOut(3) <= Datain3;
DataSideOut(4) <= Datain4;
DataSideOut(5) <= Datain5;
DataSideOut(6) <= Datain6;
DataSideOut(7) <= Datain7;
DataSideOut(8) <= Datain8;
DataSideOut(9) <= Datain9;
DataSideOut(10) <= Datain10;
DataSideOut(11) <= Datain11;
DataSideOut(12) <= Datain12;
DataSideOut(13) <= Datain13;
DataSideOut(14) <= Datain14;
DataSideOut(15) <= Datain15;
DataSideOut(16) <= Datain16;
DataSideOut(17) <= Datain17;
DataSideOut(18) <= Datain18;
DataSideOut(19) <= Datain19;
DataSideOut(20) <= Datain20;
DataSideOut(21) <= Datain21;
DataSideOut(22) <= Datain22;
DataSideOut(23) <= Datain23;
DataSideOut(24) <= Datain24;
DataSideOut(25) <= Datain25;
DataSideOut(26) <= Datain26;
DataSideOut(27) <= Datain27;
DataSideOut(28) <= Datain28;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาดูเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุที่เบี่ยงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(29) <= DataIn29;
DataSideOut(30) <= DataIn30;
DataSideOut(31) <= DataIn31;
DataSideOut(32) <= DataIn32;
DataSideOut(33) <= DataIn33;
DataSideOut(34) <= DataIn34;
DataSideOut(35) <= DataIn35;
DataSideOut(36) <= DataIn36;
DataSideOut(37) <= DataIn37;
DataSideOut(38) <= DataIn38;
DataSideOut(39) <= DataIn39;
DataSideOut(40) <= DataIn40;
DataSideOut(41) <= DataIn41;
DataSideOut(42) <= DataIn42;
DataSideOut(43) <= DataIn43;
DataSideOut(44) <= DataIn44;
DataSideOut(45) <= DataIn45;
DataSideOut(46) <= DataIn46;
DataSideOut(47) <= DataIn47;
DataSideOut(48) <= DataIn48;
DataSideOut(49) <= DataIn49;
DataSideOut(50) <= DataIn50;
DataSideOut(51) <= DataIn51;
DataSideOut(52) <= DataIn52;
DataSideOut(53) <= DataIn53;
DataSideOut(54) <= DataIn54;
DataSideOut(55) <= DataIn55;
DataSideOut(56) <= DataIn56;
DataSideOut(57) <= DataIn57;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ $\text{DataSideOut}(58) \leq \text{DataIn58}$ นั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้าม $\text{DataSideOut}(59) \leq \text{DataIn59}$ ไปถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
DataSideOut(60) <= Datain60;  
DataSideOut(61) <= Datain61;  
DataSideOut(62) <= Datain62;  
DataSideOut(63) <= Datain63;  
state <= "0001";
```

when 1 =>

```
DataSideOut(0) <= Datain0;  
DataSideOut(1) <= Datain1;  
DataSideOut(2) <= Datain2;  
DataSideOut(3) <= Datain3;  
DataSideOut(4) <= Datain4;  
DataSideOut(5) <= Datain5;  
DataSideOut(6) <= Datain6;  
DataSideOut(7) <= Datain7;  
DataSideOut(8) <= Datain8;  
DataSideOut(9) <= Datain9;  
DataSideOut(10) <= Datain10;  
DataSideOut(11) <= Datain11;  
DataSideOut(12) <= Datain12;  
DataSideOut(13) <= Datain13;  
DataSideOut(14) <= Datain14;  
DataSideOut(15) <= Datain15;  
DataSideOut(16) <= Datain16;  
DataSideOut(17) <= Datain17;  
DataSideOut(18) <= Datain18;  
DataSideOut(19) <= Datain19;  
DataSideOut(20) <= Datain20;  
DataSideOut(21) <= Datain21;  
DataSideOut(22) <= Datain22;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการแข่งขันเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกหรือเผยแพร่ข้อมูลไปยังผู้อื่นโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(25) <= Datain25;

DataSideOut(26) <= Datain26;

DataSideOut(27) <= Datain27;

DataSideOut(28) <= Datain28;

DataSideOut(29) <= Datain29;

DataSideOut(30) <= Datain30;

DataSideOut(31) <= Datain31;

DataSideOut(32) <= Datain32;

DataSideOut(33) <= Datain33;

DataSideOut(34) <= Datain34;

DataSideOut(35) <= Datain35;

DataSideOut(36) <= Datain36;

DataSideOut(37) <= Datain37;

DataSideOut(38) <= Datain38;

DataSideOut(39) <= Datain39;

DataSideOut(40) <= Datain40;

DataSideOut(41) <= Datain41;

DataSideOut(42) <= Datain42;

DataSideOut(43) <= Datain43;

DataSideOut(44) <= Datain44;

DataSideOut(45) <= Datain45;

DataSideOut(46) <= Datain46;

DataSideOut(47) <= Datain47;

DataSideOut(48) <= Datain48;

DataSideOut(49) <= Datain49;

DataSideOut(50) <= Datain50;

DataSideOut(51) <= Datain51;

DataSideOut(52) <= Datain52;

DataSideOut(53) <= Datain53;

DataSideOut(54) <= Datain54;

DataSideOut(55) <= Datain55;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดเบี่ยงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataSideOut(56) <= Datain56;
DataSideOut(57) <= Datain57;
DataSideOut(58) <= Datain58;
DataSideOut(59) <= Datain59;
DataSideOut(60) <= Datain60;
DataSideOut(61) <= Datain61;
DataSideOut(62) <= Datain62;
DataSideOut(63) <= Datain63;
state <= "0010";
when 2 =>
DataSideOut(0) <= Datain0;
DataSideOut(1) <= Datain1;
DataSideOut(2) <= Datain2;
DataSideOut(3) <= Datain3;
DataSideOut(4) <= Datain4;
DataSideOut(5) <= Datain5;
DataSideOut(6) <= Datain6;
DataSideOut(7) <= Datain7;
DataSideOut(8) <= Datain8;
DataSideOut(9) <= Datain9;
DataSideOut(10) <= Datain10;
DataSideOut(11) <= Datain11;
DataSideOut(12) <= Datain12;
DataSideOut(13) <= Datain13;
DataSideOut(14) <= Datain14;
DataSideOut(15) <= Datain15;
DataSideOut(16) <= Datain16;
DataSideOut(17) <= Datain17;
DataSideOut(18) <= Datain18;
DataSideOut(19) <= Datain19;
DataSideOut(20) <= Datain20;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่ลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(21) <= Datain21;

DataSideOut(22) <= Datain22;

DataSideOut(23) <= Datain23;

DataSideOut(24) <= Datain24;

DataSideOut(25) <= Datain25;

DataSideOut(26) <= Datain26;

DataSideOut(27) <= Datain27;

DataSideOut(28) <= Datain28;

DataSideOut(29) <= Datain29;

DataSideOut(30) <= Datain30;

DataSideOut(31) <= Datain31;

DataSideOut(32) <= Datain32;

DataSideOut(33) <= Datain33;

DataSideOut(34) <= Datain34;

DataSideOut(35) <= Datain35;

DataSideOut(36) <= Datain36;

DataSideOut(37) <= Datain37;

DataSideOut(38) <= Datain38;

DataSideOut(39) <= Datain39;

DataSideOut(40) <= Datain40;

DataSideOut(41) <= Datain41;

DataSideOut(42) <= Datain42;

DataSideOut(43) <= Datain43;

DataSideOut(44) <= Datain44;

DataSideOut(45) <= Datain45;

DataSideOut(46) <= Datain46;

DataSideOut(47) <= Datain47;

DataSideOut(48) <= Datain48;

DataSideOut(49) <= Datain49;

DataSideOut(50) <= Datain50;

DataSideOut(51) <= Datain51;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataSideOut(52) <= Datain52;
DataSideOut(53) <= Datain53;
DataSideOut(54) <= Datain54;
DataSideOut(55) <= Datain55;
DataSideOut(56) <= Datain56;
DataSideOut(57) <= Datain57;
DataSideOut(58) <= Datain58;
DataSideOut(59) <= Datain59;
DataSideOut(60) <= Datain60;
DataSideOut(61) <= Datain61;
DataSideOut(62) <= Datain62;
DataSideOut(63) <= Datain63;
state <= "0011";
when 3 =>
DataSideOut(0) <= Datain0;
DataSideOut(1) <= Datain1;
DataSideOut(2) <= Datain2;
DataSideOut(3) <= Datain3;
DataSideOut(4) <= Datain4;
DataSideOut(5) <= Datain5;
DataSideOut(6) <= Datain6;
DataSideOut(7) <= Datain7;
DataSideOut(8) <= Datain8;
DataSideOut(9) <= Datain9;
DataSideOut(10) <= Datain10;
DataSideOut(11) <= Datain11;
DataSideOut(12) <= Datain12;
DataSideOut(13) <= Datain13;
DataSideOut(14) <= Datain14;
DataSideOut(15) <= Datain15;
DataSideOut(16) <= Datain16;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(17) <= Datain17;

DataSideOut(18) <= Datain18;

DataSideOut(19) <= Datain19;

DataSideOut(20) <= Datain20;

DataSideOut(21) <= Datain21;

DataSideOut(22) <= Datain22;

DataSideOut(23) <= Datain23;

DataSideOut(24) <= Datain24;

DataSideOut(25) <= Datain25;

DataSideOut(26) <= Datain26;

DataSideOut(27) <= Datain27;

DataSideOut(28) <= Datain28;

DataSideOut(29) <= Datain29;

DataSideOut(30) <= Datain30;

DataSideOut(31) <= Datain31;

DataSideOut(32) <= Datain32;

DataSideOut(33) <= Datain33;

DataSideOut(34) <= Datain34;

DataSideOut(35) <= Datain35;

DataSideOut(36) <= Datain36;

DataSideOut(37) <= Datain37;

DataSideOut(38) <= Datain38;

DataSideOut(39) <= Datain39;

DataSideOut(40) <= Datain40;

DataSideOut(41) <= Datain41;

DataSideOut(42) <= Datain42;

DataSideOut(43) <= Datain43;

DataSideOut(44) <= Datain44;

DataSideOut(45) <= Datain45;

DataSideOut(46) <= Datain46;

DataSideOut(47) <= Datain47;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataSideOut(48) <= Datain48;
DataSideOut(49) <= Datain49;
DataSideOut(50) <= Datain50;
DataSideOut(51) <= Datain51;
DataSideOut(52) <= Datain52;
DataSideOut(53) <= Datain53;
DataSideOut(54) <= Datain54;
DataSideOut(55) <= Datain55;
DataSideOut(56) <= Datain56;
DataSideOut(57) <= Datain57;
DataSideOut(58) <= Datain58;
DataSideOut(59) <= Datain59;
DataSideOut(60) <= Datain60;
DataSideOut(61) <= Datain61;
DataSideOut(62) <= Datain62;
DataSideOut(63) <= Datain63;
state <= "0100";
when 4 =>
DataSideOut(0) <= Datain0;
DataSideOut(1) <= Datain1;
DataSideOut(2) <= Datain2;
DataSideOut(3) <= Datain3;
DataSideOut(4) <= Datain4;
DataSideOut(5) <= Datain5;
DataSideOut(6) <= Datain6;
DataSideOut(7) <= Datain7;
DataSideOut(8) <= Datain8;
DataSideOut(9) <= Datain9;
DataSideOut(10) <= Datain10;
DataSideOut(11) <= Datain11;
DataSideOut(12) <= Datain12;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(13) <= Datain13;

DataSideOut(14) <= Datain14;

DataSideOut(15) <= Datain15;

DataSideOut(16) <= Datain16;

DataSideOut(17) <= Datain17;

DataSideOut(18) <= Datain18;

DataSideOut(19) <= Datain19;

DataSideOut(20) <= Datain20;

DataSideOut(21) <= Datain21;

DataSideOut(22) <= Datain22;

DataSideOut(23) <= Datain23;

DataSideOut(24) <= Datain24;

DataSideOut(25) <= Datain25;

DataSideOut(26) <= Datain26;

DataSideOut(27) <= Datain27;

DataSideOut(28) <= Datain28;

DataSideOut(29) <= Datain29;

DataSideOut(30) <= Datain30;

DataSideOut(31) <= Datain31;

DataSideOut(32) <= Datain32;

DataSideOut(33) <= Datain33;

DataSideOut(34) <= Datain34;

DataSideOut(35) <= Datain35;

DataSideOut(36) <= Datain36;

DataSideOut(37) <= Datain37;

DataSideOut(38) <= Datain38;

DataSideOut(39) <= Datain39;

DataSideOut(40) <= Datain40;

DataSideOut(41) <= Datain41;

DataSideOut(42) <= Datain42;

DataSideOut(43) <= Datain43;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
DataSideOut(44) <= Datain44;
DataSideOut(45) <= Datain45;
DataSideOut(46) <= Datain46;
DataSideOut(47) <= Datain47;
DataSideOut(48) <= Datain48;
DataSideOut(49) <= Datain49;
DataSideOut(50) <= Datain50;
DataSideOut(51) <= Datain51;
DataSideOut(52) <= Datain52;
DataSideOut(53) <= Datain53;
DataSideOut(54) <= Datain54;
DataSideOut(55) <= Datain55;
DataSideOut(56) <= Datain56;
DataSideOut(57) <= Datain57;
DataSideOut(58) <= Datain58;
DataSideOut(59) <= Datain59;
DataSideOut(60) <= Datain60;
DataSideOut(61) <= Datain61;
DataSideOut(62) <= Datain62;
DataSideOut(63) <= Datain63;
state <= "0101";
```

when 5 =>

```
DataSideOut(0) <= Datain0;
DataSideOut(1) <= Datain1;
DataSideOut(2) <= Datain2;
DataSideOut(3) <= Datain3;
DataSideOut(4) <= Datain4;
DataSideOut(5) <= Datain5;
DataSideOut(6) <= Datain6;
DataSideOut(7) <= Datain7;
DataSideOut(8) <= Datain8;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(9) <= Datain9;
DataSideOut(10) <= Datain10;
DataSideOut(11) <= Datain11;
DataSideOut(12) <= Datain12;
DataSideOut(13) <= Datain13;
DataSideOut(14) <= Datain14;
DataSideOut(15) <= Datain15;
DataSideOut(16) <= Datain16;
DataSideOut(17) <= Datain17;
DataSideOut(18) <= Datain18;
DataSideOut(19) <= Datain19;
DataSideOut(20) <= Datain20;
DataSideOut(21) <= Datain21;
DataSideOut(22) <= Datain22;
DataSideOut(23) <= Datain23;
DataSideOut(24) <= Datain24;
DataSideOut(25) <= Datain25;
DataSideOut(26) <= Datain26;
DataSideOut(27) <= Datain27;
DataSideOut(28) <= Datain28;
DataSideOut(29) <= Datain29;
DataSideOut(30) <= Datain30;
DataSideOut(31) <= Datain31;
DataSideOut(32) <= Datain32;
DataSideOut(33) <= Datain33;
DataSideOut(34) <= Datain34;
DataSideOut(35) <= Datain35;
DataSideOut(36) <= Datain36;
DataSideOut(37) <= Datain37;
DataSideOut(38) <= Datain38;
DataSideOut(39) <= Datain39;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataSideOut(40) <= Datain40;
DataSideOut(41) <= Datain41;
DataSideOut(42) <= Datain42;
DataSideOut(43) <= Datain43;
DataSideOut(44) <= Datain44;
DataSideOut(45) <= Datain45;
DataSideOut(46) <= Datain46;
DataSideOut(47) <= Datain47;
DataSideOut(48) <= Datain48;
DataSideOut(49) <= Datain49;
DataSideOut(50) <= Datain50;
DataSideOut(51) <= Datain51;
DataSideOut(52) <= Datain52;
DataSideOut(53) <= Datain53;
DataSideOut(54) <= Datain54;
DataSideOut(55) <= Datain55;
DataSideOut(56) <= Datain56;
DataSideOut(57) <= Datain57;
DataSideOut(58) <= Datain58;
DataSideOut(59) <= Datain59;
DataSideOut(60) <= Datain60;
DataSideOut(61) <= Datain61;
DataSideOut(62) <= Datain62;
DataSideOut(63) <= Datain63;
state <= "0110";

```

when 6 =>

```

DataSideOut(0) <= Datain0;
DataSideOut(1) <= Datain1;
DataSideOut(2) <= Datain2;
DataSideOut(3) <= Datain3;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ **DataSideOut(4) <= Datain4**; นั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(5) <= Datain5;
DataSideOut(6) <= Datain6;
DataSideOut(7) <= Datain7;
DataSideOut(8) <= Datain8;
DataSideOut(9) <= Datain9;
DataSideOut(10) <= Datain10;
DataSideOut(11) <= Datain11;
DataSideOut(12) <= Datain12;
DataSideOut(13) <= Datain13;
DataSideOut(14) <= Datain14;
DataSideOut(15) <= Datain15;
DataSideOut(16) <= Datain16;
DataSideOut(17) <= Datain17;
DataSideOut(18) <= Datain18;
DataSideOut(19) <= Datain19;
DataSideOut(20) <= Datain20;
DataSideOut(21) <= Datain21;
DataSideOut(22) <= Datain22;
DataSideOut(23) <= Datain23;
DataSideOut(24) <= Datain24;
DataSideOut(25) <= Datain25;
DataSideOut(26) <= Datain26;
DataSideOut(27) <= Datain27;
DataSideOut(28) <= Datain28;
DataSideOut(29) <= Datain29;
DataSideOut(30) <= Datain30;
DataSideOut(31) <= Datain31;
DataSideOut(32) <= Datain32;
DataSideOut(33) <= Datain33;
DataSideOut(34) <= Datain34;

DataSideOut(35) <= Datain35;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataSideOut(36) <= Datain36;
DataSideOut(37) <= Datain37;
DataSideOut(38) <= Datain38;
DataSideOut(39) <= Datain39;
DataSideOut(40) <= Datain40;
DataSideOut(41) <= Datain41;
DataSideOut(42) <= Datain42;
DataSideOut(43) <= Datain43;
DataSideOut(44) <= Datain44;
DataSideOut(45) <= Datain45;
DataSideOut(46) <= Datain46;
DataSideOut(47) <= Datain47;
DataSideOut(48) <= Datain48;
DataSideOut(49) <= Datain49;
DataSideOut(50) <= Datain50;
DataSideOut(51) <= Datain51;
DataSideOut(52) <= Datain52;
DataSideOut(53) <= Datain53;
DataSideOut(54) <= Datain54;
DataSideOut(55) <= Datain55;
DataSideOut(56) <= Datain56;
DataSideOut(57) <= Datain57;
DataSideOut(58) <= Datain58;
DataSideOut(59) <= Datain59;
DataSideOut(60) <= Datain60;
DataSideOut(61) <= Datain61;
DataSideOut(62) <= Datain62;
DataSideOut(63) <= Datain63;
state <= "0111";

```

when 7 =>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ `DataSideOut(0) <= Datain0;` นั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(1) <= Datain1;
DataSideOut(2) <= Datain2;
DataSideOut(3) <= Datain3;
DataSideOut(4) <= Datain4;
DataSideOut(5) <= Datain5;
DataSideOut(6) <= Datain6;
DataSideOut(7) <= Datain7;
DataSideOut(8) <= Datain8;
DataSideOut(9) <= Datain9;
DataSideOut(10) <= Datain10;
DataSideOut(11) <= Datain11;
DataSideOut(12) <= Datain12;
DataSideOut(13) <= Datain13;
DataSideOut(14) <= Datain14;
DataSideOut(15) <= Datain15;
DataSideOut(16) <= Datain16;
DataSideOut(17) <= Datain17;
DataSideOut(18) <= Datain18;
DataSideOut(19) <= Datain19;
DataSideOut(20) <= Datain20;
DataSideOut(21) <= Datain21;
DataSideOut(22) <= Datain22;
DataSideOut(23) <= Datain23;
DataSideOut(24) <= Datain24;
DataSideOut(25) <= Datain25;
DataSideOut(26) <= Datain26;
DataSideOut(27) <= Datain27;
DataSideOut(28) <= Datain28;
DataSideOut(29) <= Datain29;
DataSideOut(30) <= Datain30;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ DataSideOut(31) <= Datain31; นั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(32) <= Datain32;

DataSideOut(33) <= Datain33;

DataSideOut(34) <= Datain34;

DataSideOut(35) <= Datain35;

DataSideOut(36) <= Datain36;

DataSideOut(37) <= Datain37;

DataSideOut(38) <= Datain38;

DataSideOut(39) <= Datain39;

DataSideOut(40) <= Datain40;

DataSideOut(41) <= Datain41;

DataSideOut(42) <= Datain42;

DataSideOut(43) <= Datain43;

DataSideOut(44) <= Datain44;

DataSideOut(45) <= Datain45;

DataSideOut(46) <= Datain46;

DataSideOut(47) <= Datain47;

DataSideOut(48) <= Datain48;

DataSideOut(49) <= Datain49;

DataSideOut(50) <= Datain50;

DataSideOut(51) <= Datain51;

DataSideOut(52) <= Datain52;

DataSideOut(53) <= Datain53;

DataSideOut(54) <= Datain54;

DataSideOut(55) <= Datain55;

DataSideOut(56) <= Datain56;

DataSideOut(57) <= Datain57;

DataSideOut(58) <= Datain58;

DataSideOut(59) <= Datain59;

DataSideOut(60) <= Datain60;

DataSideOut(61) <= Datain61;

DataSideOut(62) <= Datain62;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
DataSideOut(63) <= Datain63;
```

```
state <= "1000";
```

```
when 8 =>
```

```
DataSideOut(0) <= Datain0;
```

```
DataSideOut(1) <= Datain1;
```

```
DataSideOut(2) <= Datain2;
```

```
DataSideOut(3) <= Datain3;
```

```
DataSideOut(4) <= Datain4;
```

```
DataSideOut(5) <= Datain5;
```

```
DataSideOut(6) <= Datain6;
```

```
DataSideOut(7) <= Datain7;
```

```
DataSideOut(8) <= Datain8;
```

```
DataSideOut(9) <= Datain9;
```

```
DataSideOut(10) <= Datain10;
```

```
DataSideOut(11) <= Datain11;
```

```
DataSideOut(12) <= Datain12;
```

```
DataSideOut(13) <= Datain13;
```

```
DataSideOut(14) <= Datain14;
```

```
DataSideOut(15) <= Datain15;
```

```
DataSideOut(16) <= Datain16;
```

```
DataSideOut(17) <= Datain17;
```

```
DataSideOut(18) <= Datain18;
```

```
DataSideOut(19) <= Datain19;
```

```
DataSideOut(20) <= Datain20;
```

```
DataSideOut(21) <= Datain21;
```

```
DataSideOut(22) <= Datain22;
```

```
DataSideOut(23) <= Datain23;
```

```
DataSideOut(24) <= Datain24;
```

```
DataSideOut(25) <= Datain25;
```

```
DataSideOut(26) <= Datain26;
```

```
DataSideOut(27) <= Datain27;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(28) <= Datain28;

DataSideOut(29) <= Datain29;

DataSideOut(30) <= Datain30;

DataSideOut(31) <= Datain31;

DataSideOut(32) <= Datain32;

DataSideOut(33) <= Datain33;

DataSideOut(34) <= Datain34;

DataSideOut(35) <= Datain35;

DataSideOut(36) <= Datain36;

DataSideOut(37) <= Datain37;

DataSideOut(38) <= Datain38;

DataSideOut(39) <= Datain39;

DataSideOut(40) <= Datain40;

DataSideOut(41) <= Datain41;

DataSideOut(42) <= Datain42;

DataSideOut(43) <= Datain43;

DataSideOut(44) <= Datain44;

DataSideOut(45) <= Datain45;

DataSideOut(46) <= Datain46;

DataSideOut(47) <= Datain47;

DataSideOut(48) <= Datain48;

DataSideOut(49) <= Datain49;

DataSideOut(50) <= Datain50;

DataSideOut(51) <= Datain51;

DataSideOut(52) <= Datain52;

DataSideOut(53) <= Datain53;

DataSideOut(54) <= Datain54;

DataSideOut(55) <= Datain55;

DataSideOut(56) <= Datain56;

DataSideOut(57) <= Datain57;

DataSideOut(58) <= Datain58;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(59) <= Datain59;

DataSideOut(60) <= Datain60;

DataSideOut(61) <= Datain61;

DataSideOut(62) <= Datain62;

DataSideOut(63) <= Datain63;

state <= "1001";

when 9 =>

DataSideOut(0) <= Datain0;

DataSideOut(1) <= Datain1;

DataSideOut(2) <= Datain2;

DataSideOut(3) <= Datain3;

DataSideOut(4) <= Datain4;

DataSideOut(5) <= Datain5;

DataSideOut(6) <= Datain6;

DataSideOut(7) <= Datain7;

DataSideOut(8) <= Datain8;

DataSideOut(9) <= Datain9;

DataSideOut(10) <= Datain10;

DataSideOut(11) <= Datain11;

DataSideOut(12) <= Datain12;

DataSideOut(13) <= Datain13;

DataSideOut(14) <= Datain14;

DataSideOut(15) <= Datain15;

DataSideOut(16) <= Datain16;

DataSideOut(17) <= Datain17;

DataSideOut(18) <= Datain18;

DataSideOut(19) <= Datain19;

DataSideOut(20) <= Datain20;

DataSideOut(21) <= Datain21;

DataSideOut(22) <= Datain22;

DataSideOut(23) <= Datain23;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรณีการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(24) <= Datain24;

DataSideOut(25) <= Datain25;

DataSideOut(26) <= Datain26;

DataSideOut(27) <= Datain27;

DataSideOut(28) <= Datain28;

DataSideOut(29) <= Datain29;

DataSideOut(30) <= Datain30;

DataSideOut(31) <= Datain31;

DataSideOut(32) <= Datain32;

DataSideOut(33) <= Datain33;

DataSideOut(34) <= Datain34;

DataSideOut(35) <= Datain35;

DataSideOut(36) <= Datain36;

DataSideOut(37) <= Datain37;

DataSideOut(38) <= Datain38;

DataSideOut(39) <= Datain39;

DataSideOut(40) <= Datain40;

DataSideOut(41) <= Datain41;

DataSideOut(42) <= Datain42;

DataSideOut(43) <= Datain43;

DataSideOut(44) <= Datain44;

DataSideOut(45) <= Datain45;

DataSideOut(46) <= Datain46;

DataSideOut(47) <= Datain47;

DataSideOut(48) <= Datain48;

DataSideOut(49) <= Datain49;

DataSideOut(50) <= Datain50;

DataSideOut(51) <= Datain51;

DataSideOut(52) <= Datain52;

DataSideOut(53) <= Datain53;

DataSideOut(54) <= Datain54;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
DataSideOut(55) <= Datain55;
DataSideOut(56) <= Datain56;
DataSideOut(57) <= Datain57;
DataSideOut(58) <= Datain58;
DataSideOut(59) <= Datain59;
DataSideOut(60) <= Datain60;
DataSideOut(61) <= Datain61;
DataSideOut(62) <= Datain62;
DataSideOut(63) <= Datain63;
state <= "1010";
when 10 =>
DataSideOut(0) <= Datain0;
DataSideOut(1) <= Datain1;
DataSideOut(2) <= Datain2;
DataSideOut(3) <= Datain3;
DataSideOut(4) <= Datain4;
DataSideOut(5) <= Datain5;
DataSideOut(6) <= Datain6;
DataSideOut(7) <= Datain7;
DataSideOut(8) <= Datain8;
DataSideOut(9) <= Datain9;
DataSideOut(10) <= Datain10;
DataSideOut(11) <= Datain11;
DataSideOut(12) <= Datain12;
DataSideOut(13) <= Datain13;
DataSideOut(14) <= Datain14;
DataSideOut(15) <= Datain15;
DataSideOut(16) <= Datain16;
DataSideOut(17) <= Datain17;
DataSideOut(18) <= Datain18;
DataSideOut(19) <= Datain19;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(20) <= Datain20;

DataSideOut(21) <= Datain21;

DataSideOut(22) <= Datain22;

DataSideOut(23) <= Datain23;

DataSideOut(24) <= Datain24;

DataSideOut(25) <= Datain25;

DataSideOut(26) <= Datain26;

DataSideOut(27) <= Datain27;

DataSideOut(28) <= Datain28;

DataSideOut(29) <= Datain29;

DataSideOut(30) <= Datain30;

DataSideOut(31) <= Datain31;

DataSideOut(32) <= Datain32;

DataSideOut(33) <= Datain33;

DataSideOut(34) <= Datain34;

DataSideOut(35) <= Datain35;

DataSideOut(36) <= Datain36;

DataSideOut(37) <= Datain37;

DataSideOut(38) <= Datain38;

DataSideOut(39) <= Datain39;

DataSideOut(40) <= Datain40;

DataSideOut(41) <= Datain41;

DataSideOut(42) <= Datain42;

DataSideOut(43) <= Datain43;

DataSideOut(44) <= Datain44;

DataSideOut(45) <= Datain45;

DataSideOut(46) <= Datain46;

DataSideOut(47) <= Datain47;

DataSideOut(48) <= Datain48;

DataSideOut(49) <= Datain49;

DataSideOut(50) <= Datain50;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้เผยแพร่ข้อมูลใดๆถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataSideOut(51) <= Datain51;
DataSideOut(52) <= Datain52;
DataSideOut(53) <= Datain53;
DataSideOut(54) <= Datain54;
DataSideOut(55) <= Datain55;
DataSideOut(56) <= Datain56;
DataSideOut(57) <= Datain57;
DataSideOut(58) <= Datain58;
DataSideOut(59) <= Datain59;
DataSideOut(60) <= Datain60;
DataSideOut(61) <= Datain61;
DataSideOut(62) <= Datain62;
DataSideOut(63) <= Datain63;
state <= "1011";
when 11 =>
DataSideOut(0) <= Datain0;
DataSideOut(1) <= Datain1;
DataSideOut(2) <= Datain2;
DataSideOut(3) <= Datain3;
DataSideOut(4) <= Datain4;
DataSideOut(5) <= Datain5;
DataSideOut(6) <= Datain6;
DataSideOut(7) <= Datain7;
DataSideOut(8) <= Datain8;
DataSideOut(9) <= Datain9;
DataSideOut(10) <= Datain10;
DataSideOut(11) <= Datain11;
DataSideOut(12) <= Datain12;
DataSideOut(13) <= Datain13;
DataSideOut(14) <= Datain14;
DataSideOut(15) <= Datain15;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุที่ละเมิดลิขสิทธิ์และต้องส่งมอบถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(16) <= Datain16;

DataSideOut(17) <= Datain17;

DataSideOut(18) <= Datain18;

DataSideOut(19) <= Datain19;

DataSideOut(20) <= Datain20;

DataSideOut(21) <= Datain21;

DataSideOut(22) <= Datain22;

DataSideOut(23) <= Datain23;

DataSideOut(24) <= Datain24;

DataSideOut(25) <= Datain25;

DataSideOut(26) <= Datain26;

DataSideOut(27) <= Datain27;

DataSideOut(28) <= Datain28;

DataSideOut(29) <= Datain29;

DataSideOut(30) <= Datain30;

DataSideOut(31) <= Datain31;

DataSideOut(32) <= Datain32;

DataSideOut(33) <= Datain33;

DataSideOut(34) <= Datain34;

DataSideOut(35) <= Datain35;

DataSideOut(36) <= Datain36;

DataSideOut(37) <= Datain37;

DataSideOut(38) <= Datain38;

DataSideOut(39) <= Datain39;

DataSideOut(40) <= Datain40;

DataSideOut(41) <= Datain41;

DataSideOut(42) <= Datain42;

DataSideOut(43) <= Datain43;

DataSideOut(44) <= Datain44;

DataSideOut(45) <= Datain45;

DataSideOut(46) <= Datain46;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataSideOut(47) <= Datain47;
DataSideOut(48) <= Datain48;
DataSideOut(49) <= Datain49;
DataSideOut(50) <= Datain50;
DataSideOut(51) <= Datain51;
DataSideOut(52) <= Datain52;
DataSideOut(53) <= Datain53;
DataSideOut(54) <= Datain54;
DataSideOut(55) <= Datain55;
DataSideOut(56) <= Datain56;
DataSideOut(57) <= Datain57;
DataSideOut(58) <= Datain58;
DataSideOut(59) <= Datain59;
DataSideOut(60) <= Datain60;
DataSideOut(61) <= Datain61;
DataSideOut(62) <= Datain62;
DataSideOut(63) <= Datain63;
state <= "1100";
when 12 =>
DataSideOut(0) <= Datain0;
DataSideOut(1) <= Datain1;
DataSideOut(2) <= Datain2;
DataSideOut(3) <= Datain3;
DataSideOut(4) <= Datain4;
DataSideOut(5) <= Datain5;
DataSideOut(6) <= Datain6;
DataSideOut(7) <= Datain7;
DataSideOut(8) <= Datain8;
DataSideOut(9) <= Datain9;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเฉพาะเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่ไปยังสื่อใดๆ และต้องส่งมอบถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(12) <= Datain12;

DataSideOut(13) <= Datain13;

DataSideOut(14) <= Datain14;

DataSideOut(15) <= Datain15;

DataSideOut(16) <= Datain16;

DataSideOut(17) <= Datain17;

DataSideOut(18) <= Datain18;

DataSideOut(19) <= Datain19;

DataSideOut(20) <= Datain20;

DataSideOut(21) <= Datain21;

DataSideOut(22) <= Datain22;

DataSideOut(23) <= Datain23;

DataSideOut(24) <= Datain24;

DataSideOut(25) <= Datain25;

DataSideOut(26) <= Datain26;

DataSideOut(27) <= Datain27;

DataSideOut(28) <= Datain28;

DataSideOut(29) <= Datain29;

DataSideOut(30) <= Datain30;

DataSideOut(31) <= Datain31;

DataSideOut(32) <= Datain32;

DataSideOut(33) <= Datain33;

DataSideOut(34) <= Datain34;

DataSideOut(35) <= Datain35;

DataSideOut(36) <= Datain36;

DataSideOut(37) <= Datain37;

DataSideOut(38) <= Datain38;

DataSideOut(39) <= Datain39;

DataSideOut(40) <= Datain40;

DataSideOut(41) <= Datain41;

DataSideOut(42) <= Datain42;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataSideOut(43) <= Datain43;
DataSideOut(44) <= Datain44;
DataSideOut(45) <= Datain45;
DataSideOut(46) <= Datain46;
DataSideOut(47) <= Datain47;
DataSideOut(48) <= Datain48;
DataSideOut(49) <= Datain49;
DataSideOut(50) <= Datain50;
DataSideOut(51) <= Datain51;
DataSideOut(52) <= Datain52;
DataSideOut(53) <= Datain53;
DataSideOut(54) <= Datain54;
DataSideOut(55) <= Datain55;
DataSideOut(56) <= Datain56;
DataSideOut(57) <= Datain57;
DataSideOut(58) <= Datain58;
DataSideOut(59) <= Datain59;
DataSideOut(60) <= Datain60;
DataSideOut(61) <= Datain61;
DataSideOut(62) <= Datain62;
DataSideOut(63) <= Datain63;
state <= "1101";

```

when 13 =>

```

DataSideOut(0) <= Datain0;
DataSideOut(1) <= Datain1;
DataSideOut(2) <= Datain2;
DataSideOut(3) <= Datain3;
DataSideOut(4) <= Datain4;
DataSideOut(5) <= Datain5;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่ข้อมูลใดๆไปยังสื่อออนไลน์หรือแจ้งถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(8) <= Datain8;
DataSideOut(9) <= Datain9;
DataSideOut(10) <= Datain10;
DataSideOut(11) <= Datain11;
DataSideOut(12) <= Datain12;
DataSideOut(13) <= Datain13;
DataSideOut(14) <= Datain14;
DataSideOut(15) <= Datain15;
DataSideOut(16) <= Datain16;
DataSideOut(17) <= Datain17;
DataSideOut(18) <= Datain18;
DataSideOut(19) <= Datain19;
DataSideOut(20) <= Datain20;
DataSideOut(21) <= Datain21;
DataSideOut(22) <= Datain22;
DataSideOut(23) <= Datain23;
DataSideOut(24) <= Datain24;
DataSideOut(25) <= Datain25;
DataSideOut(26) <= Datain26;
DataSideOut(27) <= Datain27;
DataSideOut(28) <= Datain28;
DataSideOut(29) <= Datain29;
DataSideOut(30) <= Datain30;
DataSideOut(31) <= Datain31;
DataSideOut(32) <= Datain32;
DataSideOut(33) <= Datain33;
DataSideOut(34) <= Datain34;
DataSideOut(35) <= Datain35;
DataSideOut(36) <= Datain36;
DataSideOut(37) <= Datain37;
DataSideOut(38) <= Datain38;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ในการดำเนินงานเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DataSideOut(39) <= Datain39;
DataSideOut(40) <= Datain40;
DataSideOut(41) <= Datain41;
DataSideOut(42) <= Datain42;
DataSideOut(43) <= Datain43;
DataSideOut(44) <= Datain44;
DataSideOut(45) <= Datain45;
DataSideOut(46) <= Datain46;
DataSideOut(47) <= Datain47;
DataSideOut(48) <= Datain48;
DataSideOut(49) <= Datain49;
DataSideOut(50) <= Datain50;
DataSideOut(51) <= Datain51;
DataSideOut(52) <= Datain52;
DataSideOut(53) <= Datain53;
DataSideOut(54) <= Datain54;
DataSideOut(55) <= Datain55;
DataSideOut(56) <= Datain56;
DataSideOut(57) <= Datain57;
DataSideOut(58) <= Datain58;
DataSideOut(59) <= Datain59;
DataSideOut(60) <= Datain60;
DataSideOut(61) <= Datain61;
DataSideOut(62) <= Datain62;
DataSideOut(63) <= Datain63;
state <= "1110";

```

```
when 14 =>
```

```

DataSideOut(0) <= Datain0;
DataSideOut(1) <= Datain1;
DataSideOut(2) <= Datain2;
DataSideOut(3) <= Datain3;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่หรือใช้ซ้ำโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(4) <= Datain4;
DataSideOut(5) <= Datain5;
DataSideOut(6) <= Datain6;
DataSideOut(7) <= Datain7;
DataSideOut(8) <= Datain8;
DataSideOut(9) <= Datain9;
DataSideOut(10) <= Datain10;
DataSideOut(11) <= Datain11;
DataSideOut(12) <= Datain12;
DataSideOut(13) <= Datain13;
DataSideOut(14) <= Datain14;
DataSideOut(15) <= Datain15;
DataSideOut(16) <= Datain16;
DataSideOut(17) <= Datain17;
DataSideOut(18) <= Datain18;
DataSideOut(19) <= Datain19;
DataSideOut(20) <= Datain20;
DataSideOut(21) <= Datain21;
DataSideOut(22) <= Datain22;
DataSideOut(23) <= Datain23;
DataSideOut(24) <= Datain24;
DataSideOut(25) <= Datain25;
DataSideOut(26) <= Datain26;
DataSideOut(27) <= Datain27;
DataSideOut(28) <= Datain28;
DataSideOut(29) <= Datain29;
DataSideOut(30) <= Datain30;
DataSideOut(31) <= Datain31;
DataSideOut(32) <= Datain32;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกข้อมูล และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataSideOut(33) <= Datain33;

DataSideOut(34) <= Datain34;

```
DataSideOut(35) <= Datain35;
DataSideOut(36) <= Datain36;
DataSideOut(37) <= Datain37;
DataSideOut(38) <= Datain38;
DataSideOut(39) <= Datain39;
DataSideOut(40) <= Datain40;
DataSideOut(41) <= Datain41;
DataSideOut(42) <= Datain42;
DataSideOut(43) <= Datain43;
DataSideOut(44) <= Datain44;
DataSideOut(45) <= Datain45;
DataSideOut(46) <= Datain46;
DataSideOut(47) <= Datain47;
DataSideOut(48) <= Datain48;
DataSideOut(49) <= Datain49;
DataSideOut(50) <= Datain50;
DataSideOut(51) <= Datain51;
DataSideOut(52) <= Datain52;
DataSideOut(53) <= Datain53;
DataSideOut(54) <= Datain54;
DataSideOut(55) <= Datain55;
DataSideOut(56) <= Datain56;
DataSideOut(57) <= Datain57;
DataSideOut(58) <= Datain58;
DataSideOut(59) <= Datain59;
DataSideOut(60) <= Datain60;
DataSideOut(61) <= Datain61;
DataSideOut(62) <= Datain62;
DataSideOut(63) <= Datain63;
```

```
state <= "1111";
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อแบบลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataDownOut(1) <= Datain1;
DataDownOut(2) <= Datain2;
DataDownOut(3) <= Datain3;
DataDownOut(4) <= Datain4;
DataDownOut(5) <= Datain5;
DataDownOut(6) <= Datain6;
DataDownOut(7) <= Datain7;
DataDownOut(8) <= Datain8;
DataDownOut(9) <= Datain9;
DataDownOut(10) <= Datain10;
DataDownOut(11) <= Datain11;
DataDownOut(12) <= Datain12;
DataDownOut(13) <= Datain13;
DataDownOut(14) <= Datain14;
DataDownOut(15) <= Datain15;
DataDownOut(16) <= Datain16;
DataDownOut(17) <= Datain17;
DataDownOut(18) <= Datain18;
DataDownOut(19) <= Datain19;
DataDownOut(20) <= Datain20;
DataDownOut(21) <= Datain21;
DataDownOut(22) <= Datain22;
DataDownOut(23) <= Datain23;
DataDownOut(24) <= Datain24;
DataDownOut(25) <= Datain25;
DataDownOut(26) <= Datain26;
DataDownOut(27) <= Datain27;
DataDownOut(28) <= Datain28;
DataDownOut(29) <= Datain29;
DataDownOut(30) <= Datain30;
DataDownOut(31) <= Datain31;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้เผยแพร่ลงโซเชียลมีเดีย และต้องส่งมอบถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DataDownOut(32) <= Datain32;

DataDownOut(33) <= Datain33;

DataDownOut(34) <= Datain34;

DataDownOut(35) <= Datain35;

DataDownOut(36) <= Datain36;

DataDownOut(37) <= Datain37;

DataDownOut(38) <= Datain38;

DataDownOut(39) <= Datain39;

DataDownOut(40) <= Datain40;

DataDownOut(41) <= Datain41;

DataDownOut(42) <= Datain42;

DataDownOut(43) <= Datain43;

DataDownOut(44) <= Datain44;

DataDownOut(45) <= Datain45;

DataDownOut(46) <= Datain46;

DataDownOut(47) <= Datain47;

DataDownOut(48) <= Datain48;

DataDownOut(49) <= Datain49;

DataDownOut(50) <= Datain50;

DataDownOut(51) <= Datain51;

DataDownOut(52) <= Datain52;

DataDownOut(53) <= Datain53;

DataDownOut(54) <= Datain54;

DataDownOut(55) <= Datain55;

DataDownOut(56) <= Datain56;

DataDownOut(57) <= Datain57;

DataDownOut(58) <= Datain58;

DataDownOut(59) <= Datain59;

DataDownOut(60) <= Datain60;

DataDownOut(61) <= Datain61;

DataDownOut(62) <= Datain62;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้เผยแพร่หรือเปิดเผยข้อมูลใดๆถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
DataDownOut(63) <= Datain63;  
state <= "0000";  
when others => null;  
end case;  
else state <= "0000";  
end if;  
end process main;  
end behavior;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

--Module Output Buffer
--Purpose Buffer Output Data

entity OUT_BUF is

port(CLK :IN vbit;

DATAIN0,DATAIN1,DATAIN2,DATAIN3,DATAIN4,DATAIN5,DATAIN6,
DATAIN7,DATAIN8,DATAIN9,DATAIN10,DATAIN11,DATAIN12,DATAIN13,
DATAIN14,DATAIN15,DATAIN16,DATAIN17,DATAIN18,DATAIN19,
DATAIN20,DATAIN21,DATAIN22,DATAIN23,DATAIN24,DATAIN25,
DATAIN26,DATAIN27,DATAIN28,DATAIN29,DATAIN30,DATAIN31,
DATAIN32,DATAIN33,DATAIN34,DATAIN35,DATAIN36,DATAIN37,
DATAIN38,DATAIN39,DATAIN40,DATAIN41,DATAIN42,DATAIN43,
DATAIN44,DATAIN45,DATAIN46,DATAIN47,DATAIN48,DATAIN49,
DATAIN50,DATAIN51,DATAIN52,DATAIN53,DATAIN54,DATAIN55,
DATAIN56,DATAIN57,DATAIN58,DATAIN59,DATAIN60,DATAIN61,
DATAIN62,DATAIN63 : IN vbit;
DATAOUT :OUT vbit_1d (0 to 15);
RESET : IN vbit);

end OUT_BUF;

architecture behavior of OUT_BUF is

signal STATE : vbit_vector (0 to 1);

begin

เอกสารนี้เป็นเอกสาร OUTPUT:process การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งนี้ begin ทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

wait until (clk='0') and clk'event ;
if (RESET = '0') then
case vld2int (state) is
when 0 => DATAOUT(0) <= DATAIN0;
        DATAOUT(1) <= DATAIN1;
        DATAOUT(2) <= DATAIN2;
        DATAOUT(3) <= DATAIN3;
        DATAOUT(4) <= DATAIN4;
        DATAOUT(5) <= DATAIN5;
        DATAOUT(6) <= DATAIN6;
        DATAOUT(7) <= DATAIN7;
        DATAOUT(8) <= DATAIN8;
        DATAOUT(9) <= DATAIN9;
        DATAOUT(10) <= DATAIN10;
        DATAOUT(11) <= DATAIN11;
        DATAOUT(12) <= DATAIN12;
        DATAOUT(13) <= DATAIN13;
        DATAOUT(14) <= DATAIN14;
        DATAOUT(15) <= DATAIN15;
        STATE <= "01";

```

```

when 1 =>
        DATAOUT(0) <= DATAIN16;
        DATAOUT(1) <= DATAIN17;
        DATAOUT(2) <= DATAIN18;
        DATAOUT(3) <= DATAIN19;
        DATAOUT(4) <= DATAIN20;
        DATAOUT(5) <= DATAIN21;
        DATAOUT(6) <= DATAIN22;
        DATAOUT(7) <= DATAIN23;

```

```

        DATAOUT(8) <= DATAIN24;

```

```

        DATAOUT(9) <= DATAIN25;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DATAOUT(10) <= DATAIN26;

DATAOUT(11) <= DATAIN27;

DATAOUT(12) <= DATAIN28;

DATAOUT(13) <= DATAIN29;

DATAOUT(14) <= DATAIN30;

DATAOUT(15) <= DATAIN31;

STATE <= "10";

when 2 =>

DATAOUT(0) <= DATAIN32;

DATAOUT(1) <= DATAIN33;

DATAOUT(2) <= DATAIN34;

DATAOUT(3) <= DATAIN35;

DATAOUT(4) <= DATAIN36;

DATAOUT(5) <= DATAIN37;

DATAOUT(6) <= DATAIN38;

DATAOUT(7) <= DATAIN39;

DATAOUT(8) <= DATAIN40;

DATAOUT(9) <= DATAIN41;

DATAOUT(10) <= DATAIN42;

DATAOUT(11) <= DATAIN43;

DATAOUT(12) <= DATAIN44;

DATAOUT(13) <= DATAIN45;

DATAOUT(14) <= DATAIN46;

DATAOUT(15) <= DATAIN47;

STATE <= "11";

when 3 =>

DATAOUT(0) <= DATAIN48;

DATAOUT(1) <= DATAIN49;

DATAOUT(2) <= DATAIN50;

DATAOUT(3) <= DATAIN51;

DATAOUT(4) <= DATAIN52;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
DATAOUT(5) <= DATAIN53;
DATAOUT(6) <= DATAIN54;
DATAOUT(7) <= DATAIN55;
DATAOUT(8) <= DATAIN56;
DATAOUT(9) <= DATAIN57;
DATAOUT(10) <= DATAIN58;
DATAOUT(11) <= DATAIN59;
DATAOUT(12) <= DATAIN60;
DATAOUT(13) <= DATAIN61;
DATAOUT(14) <= DATAIN62;
DATAOUT(15) <= DATAIN63;
STATE <= "00";
when others => null;
end CASE;
else STATE <= "00";
end if;
end process OUTPUT;
end BEHAVIOR;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

--Module Signal Control
--Purpose Control signal to let each module work synchronously

```
entity CTRL is
    port(CLK      : in  vbit;
         RESET    : in  vbit;
         HOLD     : out vbit;
         CTRL_RESET : out vbit;
         CTRL_LINE : out vbit;
         PLAIN_SHIFT : out vbit;
         CIPHER_SHIFT : out vbit;
         KEY_SHIFT  : out vbit;
         LOOP_SEL  : out vbit;
         XOR48     : out vbit;
         XOR32     : out vbit;
         MUX_IN    : out vbit;
         MUX_OUT   : out vbit);
```

```
end CTRL;
```

architecture behavior of CTRL is

```
    signal state : vbit_1d(0 to 4);
    signal i_state : vbit_1d(0 to 2);
    signal i_count : vbit_1d(0 to 3);
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น หากมีให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

begin
  wait until CLK'event and (CLK = '0');
  if (RESET = '0') then
    case vld2int(state) is
      when 0 => CTRL_RESET <= '1'; -- send reset to all module
        CTRL_LINE <= '0';
        HOLD <= '0';
        PLAIN_SHIFT <= '1';
        CIPHER_SHIFT <= '1';
        KEY_SHIFT <= '1';
        LOOP_SEL <= '1'; -- it active at falling edge
        XOR48 <= '1';
        XOR32 <= '1';
        MUX_IN <= '1';
        MUX_OUT <= '1';
        state <= "00001";
      when 1 =>
        CTRL_LINE <= '0'; -- active reset at this state
        PLAIN_SHIFT <= '0';
        CIPHER_SHIFT <= '0';
        KEY_SHIFT <= '0';
        LOOP_SEL <= '0';
        XOR48 <= '0';
        XOR32 <= '0';
        MUX_IN <= '0';
        MUX_OUT <= '0';
        state <= "00010";
      when 2 =>
        CTRL_RESET <= '0';

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเผยแพร่ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

PLAIN_SHIFT <= '1';
CIPHER_SHIFT <= '1';
KEY_SHIFT <= '1';
LOOP_SEL <= '1';
XOR48 <= '1';
XOR32 <= '1';
MUX_IN <= '1';
MUX_OUT <= '1';
state <= "00011";
when 3 =>
    CTRL_RESET <= '0';
    CTRL_LINE <= '0';
    HOLD <= '1';
    PLAIN_SHIFT <= '0';
    CIPHER_SHIFT <= '1';
    KEY_SHIFT <= '0';
    LOOP_SEL <= '1';
    XOR48 <= '1';
    XOR32 <= '1';
    MUX_IN <= '1';
    MUX_OUT <= '1';
    state <= "00100";

```

```

when 4 =>
    CTRL_RESET <= '0';
    CTRL_LINE <= '1';
    HOLD <= '1';
    PLAIN_SHIFT <= '1';
    CIPHER_SHIFT <= '1';
    KEY_SHIFT <= '1';

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้เผยแพร่ลงสื่อใดๆ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
XOR32 <= '1';
MUX_IN <= '1';
MUX_OUT <= '1';
state <= "00101";
```

when 5 =>

```
CTRL_RESET <= '0';
CTRL_LINE <= '0';
HOLD <= '1';
PLAIN_SHIFT <= '0';
CIPHER_SHIFT <= '1';
KEY_SHIFT <= '0';
LOOP_SEL <= '1';
XOR48 <= '1';
XOR32 <= '1';
MUX_IN <= '1';
MUX_OUT <= '1';
state <= "00110";
```

when 6 =>

```
CTRL_RESET <= '0';
CTRL_LINE <= '1';
HOLD <= '1';
PLAIN_SHIFT <= '1';
CIPHER_SHIFT <= '1';
KEY_SHIFT <= '1';
LOOP_SEL <= '1';
XOR48 <= '1';
XOR32 <= '1';
MUX_IN <= '1';
MUX_OUT <= '1';
```

```
state <= "00111";
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

when 7 =>

```

CTRL_RESET <= '0';
CTRL_LINE <= '0';
HOLD <= '1';
PLAIN_SHIFT <= '0';
CIPHER_SHIFT <= '1';
KEY_SHIFT <= '0';
LOOP_SEL <= '1';
XOR48 <= '1';
XOR32 <= '1';
MUX_IN <= '1';
MUX_OUT <= '1';
state <= "01000";
when 8 =>
CTRL_RESET <= '0';
CTRL_LINE <= '1';
HOLD <= '1';
PLAIN_SHIFT <= '1';
CIPHER_SHIFT <= '1';
KEY_SHIFT <= '1';
LOOP_SEL <= '1';
XOR48 <= '1';
XOR32 <= '1';
MUX_IN <= '1';
MUX_OUT <= '1';
state <= "01001";

```

```
when 9 =>
```

```

CTRL_RESET <= '0';
CTRL_LINE <= '0';
HOLD <= '1';
PLAIN_SHIFT <= '0';
CIPHER_SHIFT <= '1';

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

KEY_SHIFT <= '0';
LOOP_SEL <= '1';
XOR48 <= '1';
XOR32 <= '1';
MUX_IN <= '1';
MUX_OUT <= '1';
state <= "01010";
i_state <= "000";
i_count <= "0000";
when 10 => case vld2int(i_state) is
  when 0 => MUX_IN <= '1';
    LOOP_SEL <= '1';
    i_state <= "001";
  when 1 => MUX_IN <= '0';
    LOOP_SEL <= '0';
    i_state <= "010";
  when 2 => XOR48 <= '1';
    i_state <= "011";
  when 3 => XOR48 <= '0';
    i_state <= "100";
  when 4 => XOR32 <= '1';
    i_state <= "101";

  when 5 => XOR32 <= '0';
    i_state <= "110";
  when 6 => MUX_OUT <= '1';
    i_state <= "111";
  when 7 => MUX_OUT <= '0';
    if vld2int(i_count) = 15 then
      state <= "01011";
    end if;
    i_count <= "0000";
  end case;
end when;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

else
    case vld2int(i_count) is
        when 0 => i_count <= "0001";
            i_state <= "000";
        when 1 => i_count <= "0010";
            i_state <= "000";
        when 2 => i_count <= "0011";
            i_state <= "000";
        when 3 => i_count <= "0100";
            i_state <= "000";
        when 4 => i_count <= "0101";
            i_state <= "000";
        when 5 => i_count <= "0110";
            i_state <= "000";
        when 6 => i_count <= "0111";
            i_state <= "000";
        when 7 => i_count <= "1000";
            i_state <= "000";
        when 8 => i_count <= "1001";
            i_state <= "000";
        when 9 => i_count <= "1010";
            i_state <= "000";
        when 10 => i_count <= "1011";
            i_state <= "000";
        when 11 => i_count <= "1100";
            i_state <= "000";
        when 12 => i_count <= "1101";
            i_state <= "000";
        when 13 => i_count <= "1110";
            i_state <= "000";
        when 14 => i_count <= "1111";
            i_state <= "000";

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        i_state <= "000";
    when 15 => i_count <= "0000":
        i_state <= "000";
    when others => null: -- i_count <= "0000":
    end case;
end if;
when others => null: -- i_state <= "000":
end case;
when 11 =>
    CIPHER_SHIFT <= '1';
    CTRL_LINE <= '1';
    HOLD <= '0';
    state <= "01100";
when 12 =>
    CIPHER_SHIFT <= '0';
    CTRL_LINE <= '0';
    state <= "01101";
when 13 =>
    CIPHER_SHIFT <= '1';
    CTRL_LINE <= '1';
    state <= "01110";
when 14 =>
    CIPHER_SHIFT <= '0';
    CTRL_LINE <= '0';
    state <= "01111";
when 15 =>
    CIPHER_SHIFT <= '1';
    CTRL_LINE <= '1';
    state <= "10000";
when 16 =>
    CIPHER_SHIFT <= '0';

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CTRL_LINE <= '0';
state <= "10001";

when 17 =>
    CIPHER_SHIFT <= '1';
    CTRL_LINE <= '1';
    state <= "10010";

when 18 =>
    CIPHER_SHIFT <= '0';
    CTRL_LINE <= '0';
    state <= "00000"; -- What do to in NeXT cycle ,but now it halt

when others => null;
end case;
else state <= "00000";
i_state<="000";
i_count<="0000";
end if;
end process main;
end behavior;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Module DES Input Submodule

Purpose Package All Input module

entity IN_MDL is

```
PORT ( IN_BUF_CTRL      : IN v1bit;
       KIN_BUF_CTRL     : IN v1bit;
       MUXIN_CTRL       : IN v1bit;
       KEYCHOO_CTRL     : IN v1bit;
       CTRL_RESET       : IN v1bit;
       DEEN             : IN v1bit;
       DATAIN          : IN v1bit_1d (0 to 15);
       KEYIN            : IN v1bit_1d (0 to 15);
       SIDEOUT          : IN v1bit_1d (0 to 63);
       MUXIN_OUT        : OUT v1bit_1d (0 to 63);
       KEYCHOO_OUT      : OUT v1bit_1d (0 to 55));
```

END IN_MDL;

architecture STRUCTURAL of IN_MDL is

component IN_BUF

```
port(CLK :IN v1bit;
      DATAIN :IN v1bit_1d (0 to 15);
      DATAOUT :OUT v1bit_1d (0 to 63);
      RESET : IN v1bit);
```

end component;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น ถือว่าทั้งหมดยังให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

component KIN_BUF

```

port(CLK :IN vbit;
      DATAIN :IN vbit_1d (0 to 15);
      DATAOUT :OUT vbit_1d (0 to 63);
      RESET : IN vbit);
end component;

```

```

component KEY

```

```

port( CLK : IN vbit;
      DataOut : OUT vbit_1d(0 to 55);
      DataIn : IN vbit_1d(1 to 64);
      DeEn : IN vbit;
      RESET : IN vbit);
end component;

```

```

component MUXIN

```

```

port(CLK : IN vbit;
      DataUpin0,DataUpin1,DataUpin2,DataUpin3,DataUpin4,DataUpin5,DataUpin6,
      DataUpin7,DataUpin8,DataUpin9,DataUpin10,DataUpin11,DataUpin12,DataUpin13,
      DataUpin14,DataUpin15,DataUpin16,DataUpin17,DataUpin18,DataUpin19,
      DataUpin20,DataUpin21,DataUpin22,DataUpin23,DataUpin24,DataUpin25,
      DataUpin26,DataUpin27,DataUpin28,DataUpin29,DataUpin30,DataUpin31,
      DataUpin32,DataUpin33,DataUpin34,DataUpin35,DataUpin36,DataUpin37,
      DataUpin38,DataUpin39,DataUpin40,DataUpin41,DataUpin42,DataUpin43,
      DataUpin44,DataUpin45,DataUpin46,DataUpin47,DataUpin48,DataUpin49,
      DataUpin50,DataUpin51,DataUpin52,DataUpin53,DataUpin54,DataUpin55,
      DataUpin56,DataUpin57,DataUpin58,DataUpin59,DataUpin60,DataUpin61,
      DataUpin62,DataUpin63 : IN vbit;
      DataSidein : IN vbit_1d(0 to 63);
      DataOut : OUT vbit_1d(0 to 63);
      RESET : IN vbit);
end component;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
-----  
signal IN_BUF_OUT,KIN_BUF_OUT : vbit_1d (0 to 63);  
-----
```

```
begin  _*****_
```

```
-----  
U1: IN_BUF
```

```
port map(IN_BUF_CTRL,DATAIN.IN_BUF_OUT,CTRL_RESET);  
-----
```

```
U2: KIN_BUF
```

```
port map(KIN_BUF_CTRL,KEYIN,KIN_BUF_OUT,CTRL_RESET);  
-----
```

```
U3: KEY
```

```
port map(KEYCHOO_CTRL,KEYCHOO_OUT,KIN_BUF_OUT,  
DEEN,CTRL_RESET);  
-----
```

```
U4: MUXIN
```

```
port map(MUXIN_CTRL,
```

```
IN_BUF_OUT(57),IN_BUF_OUT(49),IN_BUF_OUT(41),IN_BUF_OUT(33),  
IN_BUF_OUT(25),IN_BUF_OUT(17),IN_BUF_OUT( 9),IN_BUF_OUT( 1),  
IN_BUF_OUT(59),IN_BUF_OUT(51),IN_BUF_OUT(43),IN_BUF_OUT(35),  
IN_BUF_OUT(27),IN_BUF_OUT(19),IN_BUF_OUT(11),IN_BUF_OUT( 3),  
IN_BUF_OUT(61),IN_BUF_OUT(53),IN_BUF_OUT(45),IN_BUF_OUT(37),  
IN_BUF_OUT(29),IN_BUF_OUT(21),IN_BUF_OUT(13),IN_BUF_OUT( 5),  
IN_BUF_OUT(63),IN_BUF_OUT(55),IN_BUF_OUT(47),IN_BUF_OUT(39),  
IN_BUF_OUT(31),IN_BUF_OUT(23),IN_BUF_OUT(15),IN_BUF_OUT( 7),  
IN_BUF_OUT(56),IN_BUF_OUT(48),IN_BUF_OUT(40),IN_BUF_OUT(32),  
IN_BUF_OUT(24),IN_BUF_OUT(16),IN_BUF_OUT( 8),IN_BUF_OUT( 0),  
IN_BUF_OUT(58),IN_BUF_OUT(50),IN_BUF_OUT(42),IN_BUF_OUT(34),  
IN_BUF_OUT(26),IN_BUF_OUT(18),IN_BUF_OUT(10),IN_BUF_OUT( 2),  
IN_BUF_OUT(60),IN_BUF_OUT(52),IN_BUF_OUT(44),IN_BUF_OUT(36),  
IN_BUF_OUT(28),IN_BUF_OUT(20),IN_BUF_OUT(12),IN_BUF_OUT( 4),
```

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของสำนักงานคณะกรรมการการอุดมศึกษา
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
IN_BUF_OUT(62),IN_BUF_OUT(54),IN_BUF_OUT(46),IN_BUF_OUT(38),  
IN_BUF_OUT(30),IN_BUF_OUT(22),IN_BUF_OUT(14),IN_BUF_OUT( 6),  
SIDEOUT,  
MUXIN_OUT,CTRL_RESET);
```

END STRUCTURAL;



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

--Module DES Control Submodule
--Purpose Package All Control Module

entity CTRL_MDL is

```
PORT ( MUXIN_OUT       : IN v1bit_1d (0 to 63);  
      KEYCHOO_OUT     : IN v1bit_1d (0 to 55);  
      CS               : IN v1bit;  
      CLK              : IN v1bit;  
      HOLD             : OUT v1bit;  
      CTRL_LINE       : OUT v1bit;  
      IN_BUF_CTRL     : OUT v1bit;  
      KIN_BUF_CTRL    : OUT v1bit;  
      MUXIN_CTRL      : OUT v1bit;  
      KEYCHOO_CTRL    : OUT v1bit;  
      CTRL_RESET      : OUT v1bit;  
      OUT_BUF_CTRL    : OUT v1bit;  
      MUXOUT_CTRL     : OUT v1bit;  
      XOR32_OUT       : OUT v1bit_1d(0 to 31));  
END CTRL_MDL;
```

architecture STRUCTURAL of CTRL_MDL is

component CTRL

```
port(CLK        : IN v1bit;  
      RESET     : IN v1bit;  
      HOLD      : OUT v1bit;  
      CTRL_RESET : OUT v1bit;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการทำงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

CTRL_LINE : OUT vbit;
PLAIN_SHIFT : OUT vbit;
CIPHER_SHIFT: OUT vbit;
KEY_SHIFT : OUT vbit;
LOOP_SEL : OUT vbit;
XOR48 : OUT vbit;
XOR32 : OUT vbit;
MUX_IN : OUT vbit;
MUX_OUT : OUT vbit);
end component;
-----
component XOR48
port( DatainA0,DatainA1,DatainA2,DatainA3,DatainA4,DatainA5,DatainA6,DatainA7,
DatainA8,DatainA9,DatainA10,DatainA11,DatainA12,DatainA13,DatainA14,
DatainA15,DatainA16,DatainA17,DatainA18,DatainA19,DatainA20,DatainA21,
DatainA22,DatainA23,DatainA24,DatainA25,DatainA26,DatainA27,DatainA28,
DatainA29,DatainA30,DatainA31,DatainA32,DatainA33,DatainA34,DatainA35,
DatainA36,DatainA37,DatainA38,DatainA39,DatainA40,DatainA41,DatainA42,
DatainA43,DatainA44,DatainA45,DatainA46,DatainA47 : IN vbit;
DatainB0,DatainB1,DatainB2,DatainB3,DatainB4,DatainB5,DatainB6,DatainB7,
DatainB8,DatainB9,DatainB10,DatainB11,DatainB12,DatainB13,DatainB14,
DatainB15,DatainB16,DatainB17,DatainB18,DatainB19,DatainB20,DatainB21,
DatainB22,DatainB23,DatainB24,DatainB25,DatainB26,DatainB27,DatainB28,
DatainB29,DatainB30,DatainB31,DatainB32,DatainB33,DatainB34,DatainB35,
DatainB36,DatainB37,DatainB38,DatainB39,DatainB40,DatainB41,DatainB42,
DatainB43,DatainB44,DatainB45,DatainB46,DatainB47 : IN vbit;
Dataout : OUT vbit_1d(0 to 47);
CLK : IN vbit);
end component;
-----

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
component S_BOX
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

port(DataIn : IN vlbit_1d(0 to 47);
      DataOut : OUT vlbit_1d(0 to 31));
end component;
-----
component XOR32
port( DataInA0,DataInA1,DataInA2,DataInA3,DataInA4,DataInA5,DataInA6,DataInA7,
      DataInA8,DataInA9,DataInA10,DataInA11,DataInA12,DataInA13,DataInA14,
      DataInA15,DataInA16,DataInA17,DataInA18,DataInA19,DataInA20,DataInA21,
      DataInA22,DataInA23,DataInA24,DataInA25,DataInA26,DataInA27,DataInA28,
      DataInA29,DataInA30,DataInA31 : IN vlbit;
      DataInB : IN vlbit_1d(0 to 31);
      Dataout : OUT vlbit_1d(0 to 31);
      CLK : IN vlbit);
end component;
-----
component TEMP
port(data1,data2,data3,data4,data5,data6,data7,data8 : IN vlbit;
      tempout : OUT vlbit);
end component;
-----
signal XOR48_CTRL,XOR32_CTRL,tempout : vlbit;
signal XOR48_OUT : vlbit_1d (0 to 47);
signal S_BOX_OUT : vlbit_1d (0 to 31);
-----
begin
  ..*****_
-----
  U1: CTRL
  port map (CLK,CS,
            HOLD,CTRL_RESET,
            CTRL_LINE,
            IN_BUF_CTRL,OUT_BUF_CTRL,KIN_BUF_CTRL,

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่ต่อสาธารณะ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

KEYCHOO_CTRL,
XOR48_CTRL,XOR32_CTRL,
MUXIN_CTRL,MUXOUT_CTRL):

U2: XOR48

port map(MUXIN_OUT(63),MUXIN_OUT(32),MUXIN_OUT(33),MUXIN_OUT(34),
MUXIN_OUT(35),MUXIN_OUT(36),MUXIN_OUT(35),MUXIN_OUT(36),
MUXIN_OUT(37),MUXIN_OUT(38),MUXIN_OUT(39),MUXIN_OUT(40),
MUXIN_OUT(39),MUXIN_OUT(40),MUXIN_OUT(41),MUXIN_OUT(42),
MUXIN_OUT(43),MUXIN_OUT(44),MUXIN_OUT(43),MUXIN_OUT(44),
MUXIN_OUT(45),MUXIN_OUT(46),MUXIN_OUT(47),MUXIN_OUT(48),
MUXIN_OUT(47),MUXIN_OUT(48),MUXIN_OUT(49),MUXIN_OUT(50),
MUXIN_OUT(51),MUXIN_OUT(52),MUXIN_OUT(51),MUXIN_OUT(52),
MUXIN_OUT(53),MUXIN_OUT(54),MUXIN_OUT(55),MUXIN_OUT(56),
MUXIN_OUT(55),MUXIN_OUT(56),MUXIN_OUT(57),MUXIN_OUT(58),
MUXIN_OUT(59),MUXIN_OUT(60),MUXIN_OUT(59),MUXIN_OUT(60),
MUXIN_OUT(61),MUXIN_OUT(62),MUXIN_OUT(63),MUXIN_OUT(32),
KEYCHOO_OUT(13),KEYCHOO_OUT(16),KEYCHOO_OUT(10),
KEYCHOO_OUT(23),KEYCHOO_OUT(0),KEYCHOO_OUT(4),
KEYCHOO_OUT(2),KEYCHOO_OUT(27),KEYCHOO_OUT(14),
KEYCHOO_OUT(5),KEYCHOO_OUT(20),KEYCHOO_OUT(9),
KEYCHOO_OUT(22),KEYCHOO_OUT(18),KEYCHOO_OUT(11),
KEYCHOO_OUT(3),KEYCHOO_OUT(25),KEYCHOO_OUT(7),
KEYCHOO_OUT(15),KEYCHOO_OUT(6),KEYCHOO_OUT(26),
KEYCHOO_OUT(19),KEYCHOO_OUT(12),KEYCHOO_OUT(1),
KEYCHOO_OUT(40),KEYCHOO_OUT(51),KEYCHOO_OUT(30),
KEYCHOO_OUT(36),KEYCHOO_OUT(46),KEYCHOO_OUT(54),
KEYCHOO_OUT(29),KEYCHOO_OUT(39),KEYCHOO_OUT(50),
KEYCHOO_OUT(44),KEYCHOO_OUT(32),KEYCHOO_OUT(47),
KEYCHOO_OUT(43),KEYCHOO_OUT(48),KEYCHOO_OUT(38),

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
KEYCHOO_OUT(55),KEYCHOO_OUT(33),KEYCHOO_OUT(52),  
KEYCHOO_OUT(45),KEYCHOO_OUT(41),KEYCHOO_OUT(49),  
KEYCHOO_OUT(35),KEYCHOO_OUT(28),KEYCHOO_OUT(31),  
XOR48_OUT,  
XOR48_CTRL);
```

U3: S_BOX

```
port map(XOR48_OUT,  
S_BOX_OUT);
```

U4: XOR32

```
port map(S_BOX_OUT(15),S_BOX_OUT( 6),S_BOX_OUT(19),S_BOX_OUT(20),  
S_BOX_OUT(28),S_BOX_OUT(11),S_BOX_OUT(27),S_BOX_OUT(16),  
S_BOX_OUT( 0),S_BOX_OUT(14),S_BOX_OUT(22),S_BOX_OUT(25),  
S_BOX_OUT( 4),S_BOX_OUT(17),S_BOX_OUT(30),S_BOX_OUT( 9),  
S_BOX_OUT( 1),S_BOX_OUT( 7),S_BOX_OUT(23),S_BOX_OUT(13),  
S_BOX_OUT(31),S_BOX_OUT(26),S_BOX_OUT( 2),S_BOX_OUT( 8),  
S_BOX_OUT(18),S_BOX_OUT(12),S_BOX_OUT(29),S_BOX_OUT( 5),  
S_BOX_OUT(21),S_BOX_OUT(10),S_BOX_OUT( 3),S_BOX_OUT(24),  
MUXIN_OUT(0 to 31),  
XOR32_OUT,  
XOR32_CTRL);
```

U5: TEMP

```
port map(KEYCHOO_OUT(8),KEYCHOO_OUT(17),KEYCHOO_OUT(21),  
KEYCHOO_OUT(24),KEYCHOO_OUT(34),KEYCHOO_OUT(37),  
KEYCHOO_OUT(42),KEYCHOO_OUT(53),  
tempout);
```

END STRUCTURAL;

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

--Module DES Output Submodule
--Purpose Package All Output Module

entity OUT_MDL is

```
PORT ( OUT_BUF_CTRL : IN vbit;  
      MUXOUT_CTRL   : IN vbit;  
      CTRL_RESET    : IN vbit;  
      MUXIN_OUT     : IN vbit_1d (32 to 63);  
      XOR32_OUT     : IN vbit_1d (0 to 31);  
      SIDEOUT       : OUT vbit_1d (0 to 63);  
      DATAOUT      : OUT vbit_1d (0 to 15));  
END OUT_MDL;
```

architecture STRUCTURAL of OUT_MDL is

component OUT_BUF

```
port(CLK :IN vbit;  
      DATAIN0,DATAIN1,DATAIN2,DATAIN3,DATAIN4,DATAIN5,DATAIN6,DATAIN7,  
      DATAIN8,DATAIN9,DATAIN10,DATAIN11,DATAIN12,DATAIN13,DATAIN14,  
      DATAIN15,DATAIN16,DATAIN17,DATAIN18,DATAIN19,DATAIN20,DATAIN21,  
      DATAIN22,DATAIN23,DATAIN24,DATAIN25,DATAIN26,DATAIN27,DATAIN28,  
      DATAIN29,DATAIN30,DATAIN31,DATAIN32,DATAIN33,DATAIN34,DATAIN35,  
      DATAIN36,DATAIN37,DATAIN38,DATAIN39,DATAIN40,DATAIN41,DATAIN42,  
      DATAIN43,DATAIN44,DATAIN45,DATAIN46,DATAIN47,DATAIN48,DATAIN49,  
      DATAIN50,DATAIN51,DATAIN52,DATAIN53,DATAIN54,DATAIN55,DATAIN56,  
      DATAIN57,DATAIN58,DATAIN59,DATAIN60,DATAIN61,DATAIN62,  
      DATAIN63 : IN vbit;
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับอาจารย์และบุคลากรใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

DATAOUT :OUT v1bit_1d(0 to 15);
RESET : IN v1bit);
end component;
-----
component MUXOUT
port( CLK : IN v1bit;
DataDownout : OUT v1bit_1d(0 to 63);
DataIn0,DataIn1,DataIn2,DataIn3,DataIn4,DataIn5,DataIn6,DataIn7,
DataIn8,DataIn9,DataIn10,DataIn11,DataIn12,DataIn13,DataIn14,DataIn15,
DataIn16,DataIn17,DataIn18,DataIn19,DataIn20,DataIn21,DataIn22,DataIn23,
DataIn24,DataIn25,DataIn26,DataIn27,DataIn28,DataIn29,DataIn30,DataIn31,
DataIn32,DataIn33,DataIn34,DataIn35,DataIn36,DataIn37,DataIn38,DataIn39,
DataIn40,DataIn41,DataIn42,DataIn43,DataIn44,DataIn45,DataIn46,DataIn47,
DataIn48,DataIn49,DataIn50,DataIn51,DataIn52,DataIn53,DataIn54,DataIn55,
DataIn56,DataIn57,DataIn58,DataIn59,DataIn60,DataIn61,DataIn62,
DataIn63 : IN v1bit;
DataSideout : OUT v1bit_1d(0 to 63);
RESET : IN v1bit);
end component;
-----
signal MUXOUT_OUT : v1bit_1d(0 to 63);
-----
begin
-----
U1: OUT_BUF
port map (OUT_BUF_CTRL,
MUXOUT_OUT( 7),MUXOUT_OUT(39),MUXOUT_OUT(15),MUXOUT_OUT(47),
MUXOUT_OUT(23),MUXOUT_OUT(55),MUXOUT_OUT(31),MUXOUT_OUT(63),
MUXOUT_OUT( 6),MUXOUT_OUT(38),MUXOUT_OUT(14),MUXOUT_OUT(46),
MUXOUT_OUT(22),MUXOUT_OUT(54),MUXOUT_OUT(30),MUXOUT_OUT(62),
MUXOUT_OUT( 5),MUXOUT_OUT(37),MUXOUT_OUT(13),MUXOUT_OUT(45),

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MUXOUT_OUT(21),MUXOUT_OUT(53),MUXOUT_OUT(29),MUXOUT_OUT(61),
MUXOUT_OUT(4),MUXOUT_OUT(36),MUXOUT_OUT(12),MUXOUT_OUT(44),
MUXOUT_OUT(20),MUXOUT_OUT(52),MUXOUT_OUT(28),MUXOUT_OUT(60),
MUXOUT_OUT(3),MUXOUT_OUT(35),MUXOUT_OUT(11),MUXOUT_OUT(43),
MUXOUT_OUT(19),MUXOUT_OUT(51),MUXOUT_OUT(27),MUXOUT_OUT(59),
MUXOUT_OUT(2),MUXOUT_OUT(34),MUXOUT_OUT(10),MUXOUT_OUT(42),
MUXOUT_OUT(18),MUXOUT_OUT(50),MUXOUT_OUT(26),MUXOUT_OUT(58),
MUXOUT_OUT(1),MUXOUT_OUT(33),MUXOUT_OUT(9),MUXOUT_OUT(41),
MUXOUT_OUT(17),MUXOUT_OUT(49),MUXOUT_OUT(25),MUXOUT_OUT(57),
MUXOUT_OUT(0),MUXOUT_OUT(32),MUXOUT_OUT(8),MUXOUT_OUT(40),
MUXOUT_OUT(16),MUXOUT_OUT(48),MUXOUT_OUT(24),MUXOUT_OUT(56),
DATAOUT_CTRL_RESET);

U2: MUXOUT
port map (MUXOUT_CTRL,

MUXOUT_OUT,
MUXIN_OUT(32),MUXIN_OUT(33),MUXIN_OUT(34),MUXIN_OUT(35),
MUXIN_OUT(36),MUXIN_OUT(37),MUXIN_OUT(38),MUXIN_OUT(39),
MUXIN_OUT(40),MUXIN_OUT(41),MUXIN_OUT(42),MUXIN_OUT(43),
MUXIN_OUT(44),MUXIN_OUT(45),MUXIN_OUT(46),MUXIN_OUT(47),
MUXIN_OUT(48),MUXIN_OUT(49),MUXIN_OUT(50),MUXIN_OUT(51),
MUXIN_OUT(52),MUXIN_OUT(53),MUXIN_OUT(54),MUXIN_OUT(55),
MUXIN_OUT(56),MUXIN_OUT(57),MUXIN_OUT(58),MUXIN_OUT(59),
MUXIN_OUT(60),MUXIN_OUT(61),MUXIN_OUT(62),MUXIN_OUT(63),
XOR32_OUT(0),XOR32_OUT(1),XOR32_OUT(2),XOR32_OUT(3),
XOR32_OUT(4),XOR32_OUT(5),XOR32_OUT(6),XOR32_OUT(7),
XOR32_OUT(8),XOR32_OUT(9),XOR32_OUT(10),XOR32_OUT(11),
XOR32_OUT(12),XOR32_OUT(13),XOR32_OUT(14),XOR32_OUT(15),
XOR32_OUT(16),XOR32_OUT(17),XOR32_OUT(18),XOR32_OUT(19),
XOR32_OUT(20),XOR32_OUT(21),XOR32_OUT(22),XOR32_OUT(23),
XOR32_OUT(24),XOR32_OUT(25),XOR32_OUT(26),XOR32_OUT(27),

```
XOR32_OUT(28),XOR32_OUT(29),XOR32_OUT(30),XOR32_OUT(31),  
SIDEOUT,CTRL_RESET);
```

```
-----  
end STRUCTURAL;
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายงานความก้าวหน้าโครงการครั้งที่ 1

รายชื่อผู้ร่วมงาน

1. นายจักรกริสันน์ เขียวสะอาด 35104061
2. นายรัชชชัย ส่องสัมพันธ์ 35104185
3. นายนริศ ภิญโญวัชยากร 35104208

ชื่อ โครงการ การออกแบบวงจรดิจิทัลโดยภาษาวีเอชดีแอล
Digital System Design by VHDL

อาจารย์ที่ปรึกษา รศ.ดร.มนัส สัจวารศิลป์

สิ่งที่ได้ทำไปแล้ว

เขียนโปรแกรมการทำงานของ DES ครบ 16 Cycle แล้ว แต่ยังไม่แน่ใจว่าถูกต้องหรือไม่
จะต้องมีการทดสอบต่อไป

สิ่งที่จะทำต่อไป

เขียนโปรแกรมทดสอบการทำงานของ DES ที่เขียนขึ้น โดยเรียกจากอินพุต และ เอาพุท
จะต้องเหมือนกัน

ปัญหาและอุปสรรค

เครื่องคอมพิวเตอร์ที่ใช้อยู่มีปัญหาจึงต้องย้ายเครื่องทำงาน

ความเห็นอาจารย์ที่ปรึกษา

ลายเซ็นอาจารย์ที่ปรึกษา

.....
รศ.ดร.มนัส สัจวารศิลป์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายงานความก้าวหน้าโครงงานครั้งที่ 2

รายชื่อผู้ร่วมงาน

- | | | |
|------------------|--------------|----------|
| 1. นายจักรกริชน์ | เขียวสะอาด | 35104061 |
| 2. นายรัชชัย | สงสัมพันธ์ | 35104185 |
| 3. นายนริศ | ภิญโญวิฆยากร | 35104208 |

ชื่อโครงงาน การออกแบบวงจรดิจิทัลโดยภาษาวีเอชดีแอล
Digital System Design by VHDL

อาจารย์ที่ปรึกษา รศ.ดร.มนัส สัจจวรศิลป์

สิ่งที่ได้ทำไปแล้ว

นำโปรแกรมที่เขียนไป Synthesis บน VHDLDES แต่มี error จำเป็นต้องแก้ไขต่อไป และได้เขียนโปรแกรมส่วน Buffer เพื่อรับ input กับ key เข้ามาทีละ 16 บิต ให้ครบ 64 บิต

สิ่งที่จะทำต่อไป

เขียนโปรแกรม Buffer ส่วน output และ controller และแก้ไขโปรแกรมให้สามารถ run บน VHDLDES ได้

ปัญหาและอุปสรรค

โปรแกรมที่เขียนสามารถ Analyze บน Window ผ่าน แต่ Synthesis บน VHDLDES ไม่ผ่าน มี error เกิดขึ้น คาดว่ามีการใช้ Syntax ผิด

ความเห็นอาจารย์ที่ปรึกษา

ลายเซ็นอาจารย์ที่ปรึกษา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้คัดลอกหรือเผยแพร่โดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รายงานความก้าวหน้าโครงการครั้งที่ 3

รายชื่อผู้ร่วมงาน

- | | | |
|------------------|--------------|----------|
| 1. นายจักรกริตน์ | เจียวสะอาด | 35104061 |
| 2. นายรัชชัย | สงฆ์สัมพันธ์ | 35104185 |
| 3. นายนริศ | ภิญโญวัฒนากร | 35104208 |

ชื่อโครงการ การออกแบบวงจรดิจิทัลโดยภาษาวีเอชดีแอล
Digital System Design by VHDL

อาจารย์ที่ปรึกษา รศ.ดร.มนัส สัจจวรศิลป์

สิ่งที่ได้ทำไปแล้ว

นำเอา Module ย่อย ๆ ของโปรแกรมที่เขียนไป Simulate ได้ผลถูกต้อง ขณะนี้กำลังนำเอา DES ที่เขียนมา Synthesis เป็น Schematic เพื่อให้ได้เป็นวงจรออกมา

สิ่งที่จะทำต่อไป

Synthesis โปรแกรมให้เสร็จ

ปัญหาและอุปสรรค

การ Synthesis ใช้เวลานานมาก จำเป็นต้องแบ่งเป็น Module ย่อย ๆ แล้ว Synthesis ทีละส่วน แล้วค่อยนำมารวมกัน และต้องแก้ไขโปรแกรมเพื่อให้วงจรที่ได้ไม่ซับซ้อน

ความเห็นอาจารย์ที่ปรึกษา

ลายเซ็นอาจารย์ที่ปรึกษา

รศ.ดร.มนัส สัจจวรศิลป์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้