



ฟรีแควนซีทีวีชั้นมัลติเพล็กซ์

FREQUENCY DIVISION MULTIPLEX



โดย

นาย กฤตพล ขอบสูงเนิน 36.013096

นาย ยุทธ เฑียรช่วงวรชัย 36.013118

นาย อนุชา บุญเชียว 36.013135

อาจารย์ที่ปรึกษา

อาจารย์ประภากร สุวรรณะ

วัน เดือน ปี.....	ก.ค. ๖๕๖๒
เลขทะเบียน.....	037900
เลขเรียกหนังสือ.....	T.๖8993 ด 114 ฟ

ปริญญานิพนธ์สำหรับปริญญาวិศวกรรมศาสตรบัณฑิต

สาขาวิชาอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2538

ปริญญานิพนธ์ ปีการศึกษา 2538

ภาควิชาวิศวกรรมอิเล็กทรอนิกส์

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง ฟรีควอนซ์คิวซ์ชั้นมัลติเพล็กซ์

ผู้จัดทำ

- | | | |
|--------------|---------------|----------|
| 1. นายคฤศลย์ | ชอบสูงเนิน | 36013096 |
| 2. นายยุทธ | เชิดช่วงวรชัย | 36013118 |
| 3. นายอนุชา | บุญเขียว | 36013135 |



ฟรีแควนซีดิวิชั่นมัลติเพล็กซ์

คฤคุลย์	ชอบสูงเนิน
บุทร	เชิดช่วงวรชัย
อนุชา	บุญเขียว
อ.ประภากร	สุวรรณะ อาจารย์ที่ปรึกษา
ปีการศึกษา 2538	

บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้ กล่าวถึง การส่งสัญญาณที่มีช่องสัญญาณ (Channel) จำนวนมาก ไปตามสายสัญญาณเพียงเส้นเดียว โดยใช้วิธีการของ FREQUENCY DIVISION MULTIPLEX หรือที่เรียกย่อ ๆ ว่า FDM ในการรวมสัญญาณแต่ละช่องสัญญาณซึ่งมีความถี่ของคลื่นพาหะ (Carrier) ที่นำมามอดูเลต (Modulate) มีค่าแตกต่างกัน แล้วทำการส่งออกไปยังจุดหมาย ทำให้เป็นการประหยัดค่าใช้จ่ายของสายส่ง ซึ่ง FDM ที่ได้ทำขึ้นนี้ใช้สายสัญญาณเพียงเส้นเดียวในการส่งสัญญาณ 6 ช่องสัญญาณ อันประกอบไปด้วย ช่องสัญญาณย่อย (Sub Channel) 6 ช่องสัญญาณ ในแต่ละช่องสัญญาณนั้นเป็นการส่งแบบ Double-Sideband Suppressed Carrier Modulate (DSB) และได้ทำการส่งสัญญาณ PILOT ไปพร้อมกับสัญญาณทั้ง 6 ช่องสัญญาณด้วย เพื่อที่จะนำสัญญาณนี้ไปใช้ในการ ดีมอดูเลต (Demodulation) ในภาครับที่สถานีปลายทางให้เป็นไปอย่างขึ้น

FREQUENCY DIVISION MULTIPLEX

Kaludon	Chobsungnoen	
Yooth	Cherdchuangworrachai	
Anucha	Boonchiew	
Prapakorn	Suwanna	Advisor
1994		

ABSTRACT

The project presents a study of transmission of multiple signal channels via a signal medium by using a technique called Frequency Division Multiplexing (FMD).

The technique involves modulating different channels and frequencies and send them to the receiving destination through a single coaxial cable. This technique will effectively reduce the transmission costs.

The FMD technique transmits 6 channels (sub-channels) through a single cable. Signals in each channel are sent by using a method called Double Sideband Surpressed Carrier Modulation (DSB), together with a Pilot signal to be used by the demodulation process at the receiving station to decode the signals/messages.

สารบัญ

บทที่ 1 บทนำ	1
บทที่ 2 การมอดูเลตทางแอมพลิจูด (Amplitude modulation)	2
2.1 เพอร์เซ็นต์ของการมอดูเลต	3
2.2 ไซค์แบนด์ AM	6
2.3 แบนวิคท์ของสัญญาณ AM	10
2.4 การมอดูเลตแบบ AM ไร้พาหะ	11
2.5 กำลังของคลื่นพาหะ	11
2.6 แบนด์วิคท์	12
2.7 ปัญหาการแผ่กระจายคลื่น	12
2.8 บาลานซ์มอดูเลเตอร์	13
2.9 วงจรของ BM	13
2.9.1. BM ชนิดใช้ FET คู่	13
2.9.2. BM ชนิดใช้ไดโอดต่อเป็นวง	14
2.9.3. BM ชนิดใช้ไอซี	17
2.10 ข้อเสียของการมอดูเลตแบบ AM ไร้พาหะ	18
2.11 ระบบซิงเกิลไซค์แบนด์	19
2.12 วิธีกำเนิดสัญญาณ SSB โดยใช้ฟิลเตอร์	20
2.13 การแปลงความถี่ (Frequency conversion)	24
2.14 การเลือกไซค์แบนด์	25
2.15 วิธีกำเนิดสัญญาณ SSB โดยการจัดเฟส	28
2.16 วิธีกำเนิดสัญญาณ SSB แบบวีเวอร์	29
2.17 วงจรขยายลิเนียร์	30
2.18 การคำนวณกำลังของ SSB	30
2.19 วิธีการสังเคราะห์ความถี่ (SYNTHESIZER)	32
2.20 เฟสล็อกกลูป	32
2.21 การใช้เฟสล็อกกลูปในการสังเคราะห์ความถี่	34
2.22 รูปแบบของการสังเคราะห์ความถี่	35

2.22.1 PLL แบบโดยตรง	35
2.22.2 PLL แบบคุณภาพดี	36
2.22.3 PLL แบบพรีสเกลเลอร์	36
2.22.4 PLL แบบพรีสเกลเลอร์ สองโมดูลัส	37
2.22.5 PLL แบบมิกซิงนอกกลุ่ม	38
2.22.6 PLL แบบมิกซิงในกลุ่ม	38
2.23 คุณสมบัติของวงจรสังเคราะห์ความถี่	39
บทที่ 3 การสร้าง FDM โดยใช้ SSB และผลการทดลอง	40
บทที่ 4 การสร้าง FDM โดยใช้ DSB และผลการทดลอง	47
บทที่ 5 สรุปผลและวิจารณ์	55
ภาคผนวก	56
กิตติกรรมประกาศ	
บรรณานุกรม	

สารบัญรูป

บทที่ 2

รูปที่ 2.1	การมอดูเลตทางแอมพลิจูดโดยใช้อุปกรณ์อนาลิเนียร์	2
รูปที่ 2.2	การใช้สัญญาณเสียงที่มีขนาดมากและน้อย เพื่อมอดูเลตบนคลื่นพาหะ	3
รูปที่ 2.3	การวัดเปอร์เซ็นต์การมอดูเลต	4
รูปที่ 2.4	แอมพลิจูดของสัญญาณเสียงที่ดิมอดคีนมาได้ที่เครื่องรับจะมีความแรง มากน้อยขึ้นอยู่กับเปอร์เซ็นต์ของมอดูเลต	5
รูปที่ 2.5	การโอเวอร์มอดจะทำให้สัญญาณที่ได้จากการดิมอด (หรือดีเทก) ที่เครื่องรับมีความเพี้ยน	5
รูปที่ 2.6	วิเคราะห์คลื่น AM ในเชิงความถี่	7
รูปที่ 2.7	ความสัมพันธ์ทางเฟสระหว่างไซน์แบนด์กับพาหะ	9
รูปที่ 2.8	เปรียบเทียบคลื่น AM ในเชิงความถี่และเชิงเวลา	10
รูปที่ 2.9	บาลานซ์มอดูเลเตอร์ใช้ FET คู่	13
รูปที่ 2.10	ริงบาลานซ์มอดูเลเตอร์	14
รูปที่ 2.11	หลักการทำงานของริงมอดูเลเตอร์ (ในสถานะที่ป้อน RF อย่างเดียว)	15
รูปที่ 2.12	การทำงานของริงมอดูเลเตอร์เมื่อป้อนสัญญาณออกซิโเข้าปมอดูเลต	15
รูปที่ 2.13	รูปคลื่นต่าง ๆ ในวงจรทรานซิสเตอร์	16
รูปที่ 2.14	บาลานซ์ทรานซิสเตอร์ที่ใช้วงจรดิฟเฟอเรนเชียล	17
รูปที่ 2.15	IC ที่ใช้เป็นบาลานซ์มอดูเลต	18
รูปที่ 2.16	การกำเนิดสัญญาณ SSB โดยใช้ฟิลเตอร์	21
รูปที่ 2.17	ย่านความถี่ผ่านของไซน์แบนด์ฟิลเตอร์	21
รูปที่ 2.18	วงจรสมมูลของผลึกแร่และคุณสมบัติอิมพีแดนซ์เทียบกับความถี่	22
รูปที่ 2.19	วงจรฟิลเตอร์โครงผลึก	23
รูปที่ 2.20	กราฟแสดงอิมพีแดนซ์และเส้นโค้งซีเลกติวิตี ของวงจรฟิลเตอร์โครงผลึก	23
รูปที่ 2.21	ฟิลเตอร์ชนิดเมคานิก	24
รูปที่ 2.22	แผนผังของเครื่องส่ง SSB	25

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.23	การสวิตช์เลือกไซด์แบนด์ 2 แบบ	27
รูปที่ 2.24	การกำเนิดสัญญาณ SSB โดยวิธีการจัดเฟส	28
รูปที่ 2.25	หลักการกำเนิดสัญญาณ SSB ด้วยวิธีวีเวอร์	29
รูปที่ 2.26	รูปคลื่นของสัญญาณ SSB เมื่อมอดูเลตด้วยเสียงพูด	31
รูปที่ 2.27	รูปคลื่นของสัญญาณ SSB เมื่อมอดูเลตด้วยสัญญาณสองโทน	31
รูปที่ 2.28	แผนผังของเฟสล็อกกลุ๊ป	33
รูปที่ 2.29	ระบบสังเคราะห์ความถี่อย่างง่าย	34
รูปที่ 2.30	PLL แบบโดยตรง	35
รูปที่ 2.31	PLL แบบคูณความถี่	36
รูปที่ 2.32	PLL แบบพรีสเกลเลอร์	37
รูปที่ 2.33	PLL แบบพรีสเกลเลอร์สองโมดูลัส	37
รูปที่ 2.34	PLL แบบมิกซิงนอกกลุ๊ป	38
รูปที่ 2.35	PLL แบบมิกซิงในกลุ๊ป	38
รูปที่ 2.36	เฟสล็อคสัปรากฎเป็นความถี่แปรกลปด้อมในบริเวณใกล้ ๆ กับความถี่เอาต์พุต	39

บทที่ 3

รูปที่ 3.1	แสดงสเปกตรัมของ FDM โดยใช้การส่งแบบ SSB	40
รูปที่ 3.2	แสดงบล็อกไดอะแกรมของระบบ SSB	41
รูปที่ 3.3	แสดงวงจร Wide Band Active	42
รูปที่ 3.4	แสดงวงจร Carrier Oscillator	42
รูปที่ 3.5	แสดงวงจร Carrier Phase Shift 90°	43
รูปที่ 3.6	แสดงวงจร Balanced Modulator	43
รูปที่ 3.7	แสดงเอาต์พุตของส่วน Phase Shift 90° ของสัญญาณ AF ที่ความถี่ประมาณ 1 kHz	44
รูปที่ 3.8	แสดงเอาต์พุตของส่วน Phase Shift 90° ของสัญญาณ AF ที่ความถี่ประมาณ 5 kHz	44
รูปที่ 3.9	แสดงเอาต์พุตของส่วน Phase Shift 90° ของสัญญาณ AF ที่ความถี่ประมาณ 10 kHz	45
รูปที่ 3.10	แสดงสัญญาณที่ผ่าน Balanced Modulate แล้ว	45

รูปที่ 3.11 แสดงสัญญาณที่ผ่านภาค Adder แล้ว	46
---	----

บทที่ 4

รูปที่ 4.1 แสดงพรีแอมพลิฟายเออร์ของ FDM โดยใช้การส่งแบบ DSB	47
รูปที่ 4.2 แสดงบล็อกไดอะแกรมในภาคส่งของ FDM	48
รูปที่ 4.3 แสดงบล็อกไดอะแกรมในภาครับของ FDM	49
รูปที่ 4.4 แสดงวงจร Oscillator Square Wave 20 kHz	49
รูปที่ 4.5 แสดงวงจรเฟสล็อก	50
รูปที่ 4.6 แสดงวงจร Lowpass Filter ($f_c = 4 \text{ k}$)	50
รูปที่ 4.7 แสดงวงจร Balance Modulator	51
รูปที่ 4.8 แสดงวงจร Bandpass Filter 20 kHz	51
รูปที่ 4.9 แสดงวงจร Detector	52



สารบัญตาราง

บทที่ 4

ตารางที่ 4.1	ป้อนสัญญาณที่ Channel 1	52
	มีค่า $V_{in} = 400 \text{ mV}_{p-p}$, $V_{carrier} = 100 \text{ mV}_{p-p}$	
ตารางที่ 4.2	ป้อนสัญญาณที่ Channel 2	53
	มีค่า $V_{in} = 400 \text{ mV}_{p-p}$, $V_{carrier} = 100 \text{ mV}_{p-p}$	
ตารางที่ 4.3	ป้อนสัญญาณที่ Channel 3	53
	มีค่า $V_{in} = 400 \text{ mV}_{p-p}$, $V_{carrier} = 100 \text{ mV}_{p-p}$	
ตารางที่ 4.4	ป้อนสัญญาณที่ Channel 4	53
	มีค่า $V_{in} = 400 \text{ mV}_{p-p}$, $V_{carrier} = 100 \text{ mV}_{p-p}$	
ตารางที่ 4.5	ป้อนสัญญาณที่ Channel 5	54
	มีค่า $V_{in} = 400 \text{ mV}_{p-p}$, $V_{carrier} = 100 \text{ mV}_{p-p}$	
ตารางที่ 4.6	ป้อนสัญญาณที่ Channel 6	54
	มีค่า $V_{in} = 400 \text{ mV}_{p-p}$, $V_{carrier} = 100 \text{ mV}_{p-p}$	

บทที่ 1

บทนำ

ปัจจุบัน อิเล็กทรอนิกส์เป็นสิ่งจำเป็นสำหรับชีวิตประจำวันของมนุษย์เป็นอย่างมาก ซึ่งเทคโนโลยีทางอิเล็กทรอนิกส์ได้ถูกนำไปใช้ในการผลิตเครื่องมือเครื่องใช้ ตลอดจนเครื่องอำนวยความสะดวกต่าง ๆ และได้มีการพัฒนาไปอย่างรวดเร็ว อุปกรณ์ชิ้นหนึ่งที่เป็นผลพวงจากความก้าวหน้านี้ก็คือ FREQUENCY DIVISION MULTIPLEX หรือที่เรียกกันว่า FDM

FDM เป็นอุปกรณ์ที่ช่วยประหยัดสายส่งของสายส่ง และสะดวกในการติดตั้งเพราะไม่ต้องเสียเวลาในการเดินสายจำนวนมาก โดยในขั้นแรกที่ได้ทดลองทำ จะเป็นการส่งสัญญาณหลาย ๆ แชนเนลไปตามสายสัญญาณเพียงเส้นเดียวให้สามารถส่งโดยใช้ความถี่ ซึ่งจะเป็นประโยชน์มากในการนำไปใช้งานที่เกี่ยวข้องกับด้านนี้

วัตถุประสงค์ของการทำปริญญานิพนธ์นี้คือ การทำเป็นชุดค้นแบบเพื่อใช้งานจริงและเพื่อนำไปพัฒนาปรับปรุงคุณภาพหรือเพิ่มเติมฟังก์ชันการใช้งานต่อไป ส่วนขอบเขตของปริญญานิพนธ์ได้แก่ การส่งสัญญาณ 6 ช่องสัญญาณ โดยใช้สายส่งสัญญาณเพียงเส้นเดียว เนื้อหาของปริญญานิพนธ์ฉบับนี้จะเนื้อหาทั้งหมดที่ได้กระทำมา รวมทั้งส่วนที่ทดลองทำแต่ไม่ได้ใช้งานจริง ทั้งนี้เพื่อเป็นจุดเปรียบเทียบความแตกต่างของทุกเรื่องที่ได้ดำเนินการมา


เนื้อหาในรายงานเล่มนี้ได้แยกหัวข้อไว้เป็นบทดังต่อไปนี้

- บทที่ 1 กล่าวถึงความเป็นมาและแนวความคิดของ FDM
- บทที่ 2 กล่าวถึงทฤษฎีที่ใช้ในการทำ FDM
- บทที่ 3 การสร้าง FDM โดยใช้ SSB และผลการทดลอง
- บทที่ 4 การสร้าง FDM โดยใช้ DSB และผลการทดลอง
- บทที่ 5 บทสรุป
- ภาคผนวกแสดงข้อมูลอุปกรณ์ที่นำมาสร้าง


บทที่ 2

การมอดูเลตทางแอมพลิจูด

การมอดูเลตแบบ AM นั้น เราใช้สัญญาณข่าวสาร สมมติว่าให้สัญญาณเสียงมอดูเลตลงบนสัญญาณพาหะเพื่อเปลี่ยนคุณสมบัติทางแอมพลิจูด (หรือขนาด) ของพาหะ ในรูปที่ 2.1 เราใช้สัญญาณพาหะ (ก) ผสมกับสัญญาณเสียง (ข) ลงในวงจรนอนลิเนียร์ (Nonlinear) เช่น ใช้ไดโอด หรือทรานซิสเตอร์ โดยให้มีจุดทำงานอยู่ในบริเวณที่ไม่เป็นลิเนียร์ ในอุปกรณ์แบบนอนลิเนียร์จะทำให้เกิดสัญญาณ AM ดังรูปที่ 2.1 (ค) ขึ้น จะสังเกตว่าสัญญาณพาหะซึ่งถูกมอดูเลตแล้วจะมีแอมพลิจูด (ขนาด) เปลี่ยนแปลงตามสัญญาณเสียง สัญญาณเสียงที่ปนอยู่ในสัญญาณ AM จะปรากฏเป็นกรอบคลื่น (Envelope) บนและล่างดังเช่นรูปที่ 2.2 (ก) เป็นสัญญาณเสียงที่มีแอมพลิจูดขนาดหนึ่ง โดยรูปที่ 2.2 (ข) คือสัญญาณ AM ที่มีสัญญาณเสียงในรูปที่ 2.2 (ก) มอดูเลต ในทางตรงกันข้ามถ้าสัญญาณเสียงมีแอมพลิจูดเล็กลงดังรูปที่ 2.2 (ค) สัญญาณ AM ที่เกิดขึ้นก็จะมีกรอบ (การเปลี่ยนแปลงทางแอมพลิจูด) เล็กลงด้วย ดังรูปที่ 2.2 (ง)



รูปที่ 2.1 การมอดูเลตทางแอมพลิจูดโดยใช้อุปกรณ์นอนลิเนียร์



รูปที่ 2.2 การใช้สัญญาณเสียงที่มีขนาดมากและน้อยเพื่อมอดูเลตบนคลื่นพาหะ

2.1 เปอร์เซนต์ของการมอดูเลต

ในรูปที่ 2 จะเห็นว่าปริมาณการมอดูเลตของสัญญาณเสียงลงบนพาหะไม่เท่ากัน สังเกตได้ว่าแอมพลิจูดของพาหะเปลี่ยนแปลงมากในรูปที่ 2.2 (ข) และเปลี่ยนแปลงน้อยมากในรูปที่ 2.2 (ง) ปริมาณการมอดูเลตนี้นิยามวัดเป็นเปอร์เซ็นต์ (บางที่เรียก แฟกเตอร์การมอดูเลต มีค่าตั้งแต่ 0 ถึง 1) รูปที่ 2.3 (ก) สมมติว่าพาหะมีแอมพลิจูดจากขอดบวกถึงขอดลบเท่ากับ 40 Vp-p


ในรูปที่ 2.3 (ข) พาหะถูกมอดูเลตด้วยสัญญาณเสียงเต็มที 100 เปอร์เซนต์แอมพลิจูดของพาหะจะตกลงมาถึงศูนย์ และแอมพลิจูดขอดบวกถึงขอดลบของพาหะจะให้ได้สูงสุด 80 Vp-p อย่างไรก็ตามค่าแอมพลิจูดโดยเฉลี่ยของพาหะยังคงเป็น 40 Vp-p เท่าเดิม

ในรูปที่ 2.3 (ค) พาหะถูกมอดูเลตเพียง 50 เปอร์เซนต์ แอมพลิจูดของคลื่นพาหะสูงสุด 60 Vp-p และต่ำสุด 20 Vp-p แอมพลิจูดเฉลี่ยของพาหะเท่ากับ 40 Vp-p (จาก $(60+20)/2 = 40$ Vp-p) เช่นเดิม เราสามารถใช้สูตรคำนวณได้จากสมการต่อไปนี้

$$\text{เปอร์เซ็นต์การมอดูเลต} = (E_{\max} - E_{\min}) / (E_{\max} + E_{\min}) \times 100\%$$

ตัวอย่างการคำนวณของรูปที่ 2.3 (ค)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.3 การวัดเปอร์เซ็นต์การมอดูเลต

เปอร์เซ็นต์การมอดูเลต


$$\begin{aligned}
 &= (E_{\max} - E_{\min}) / (E_{\max} + E_{\min}) \times 100\% \\
 &= (60\text{V} - 20\text{V}) / (60\text{V} + 20\text{V}) \times 100\% \\
 &= (40\text{V} \times 100) / 80 = 0.5 \times 100\% \\
 &= 50\%
 \end{aligned}$$

ปกติเราต้องการให้เปอร์เซ็นต์การมอดูเลตมีค่าสูงสุด เพื่อว่าสัญญาณเสียงที่ได้รับที่เครื่องรับจะมีกำลังแรง (เสียงดัง) จากรูปที่ 2.4 เนื่องจากเครื่องรับ AM เป็นสัญญาณเสียง โดยการแยกเอาแต่เฉพาะสัญญาณที่เข้าไปมอดูเลตลงบนพาหะกลับคืนจากคลื่น AM (คือคลื่นมอดนั้นเอง) ฉะนั้นสัญญาณเสียงที่ได้รับได้ในกรณีที่ความมอดูเลตมาแรง (เปอร์เซ็นต์การมอดูเลตมีค่าสูง) จะได้เสียงดังกว่า นั่นคือ ในที่นี้รูปที่ 2.4 (ข) จะให้สัญญาณเสียงดังกว่ารูปที่ 2.4 (ก) เพราะเปอร์เซ็นต์การมอดูเลตมากกว่า

อย่างไรก็ตามการมอดูเลตต้องไม่สูงเกินไป (ไม่เกิน 100 เปอร์เซ็นต์) เพราะจะทำให้สัญญาณเสียงที่ได้รับได้ที่เครื่องรับเกิดความเพี้ยน การมอดูเลตมากเกินไปนี้เรียกว่า การมอดูเลตเกิน (Overmodulation) หรือ เรียกย่อ ๆ ว่า โอเวอร์มอด จะเห็นว่าแอมพลิจูดสัญญาณ AM ลดลงได้ไม่ต่ำกว่าศูนย์ ไม่ว่าจะมอดูเลตแรงเท่าใดก็ตาม. ยิ่งถ้าสัญญาณที่มอดูเลตมีค่ามาก คลื่นพาหะจะหายไป (cut off) บางส่วนเสียด้วยซ้ำ ดังนั้นกรอบคลื่นของสัญญาณ AM จึงมีรูปร่างผิดไปจากสัญญาณเสียงที่เข้าไปมอดูเลต ดังในรูปที่ 2.5 (ก) เป็นสัญญาณที่เข้าไปมอดูเลต (คือสัญญาณเสียง) รูปที่ 2.5 (ข) เป็นพาหะที่ยังไม่มีการมอดูเลต รูปที่ 2.5 (ค) เป็นพาหะที่มอดูเลตด้วยสัญญาณเสียงที่มีความแรงมากเกินไป ทำให้พาหะบางช่วงหายไป เมื่อเครื่องรับตีมอดสัญญาณเสียงกลับมามีลักษณะเหมือนกับกรอบคลื่นซึ่งเพี้ยนไปจากเดิม ดังรูปที่ 2.5 (ง) ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าการณ์ใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4 แอมพลิจูดของสัญญาณเสียงที่เดิมอดคลื่นมาได้ที่เครื่องรับ
จะมีความแรงมากขึ้นอยู่กับเปอร์เซ็นต์ของมอดูเลต



รูปที่ 2.5 การโอเวอร์มอดจะทำให้สัญญาณที่ได้จากการเดิมอด
(หรือดีเทก) ที่เครื่องรับมีความเพี้ยน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 ไซด์แบนด์ AM

เราลองวิเคราะห์สัญญาณ AM (รูปที่ 2.6) ในเชิงความถี่ดูว่าเป็นอย่างไรและมีองค์ประกอบอะไรบ้าง ในที่นี้สัญญาณ AM เกิดจากสัญญาณพาหะรูปไซน์ความถี่ 1 เมกะเฮิร์ตซ์ มอดูเลตด้วยสัญญาณรูปไซน์ความถี่ 10 กิโลเฮิร์ตซ์ ดูเผิน ๆ อาจจะพบว่าผลของการมอดูเลตแบบ AM ของสัญญาณ 1 เมกะเฮิร์ตซ์กับ 10 กิโลเฮิร์ตซ์ น่าจะได้เป็นพาหะ 1 เมกะเฮิร์ตซ์กับสัญญาณเสียง 10 กิโลเฮิร์ตซ์เท่านั้น

อย่างไรก็ตามถ้าเราป้อนสัญญาณทั้งคู่ให้แก่วงจรฟิลเตอร์ชนิดแบนด์พาส (Bandpass filter) ความถี่ 10 กิโลเฮิร์ตซ์กับความถี่ 1 เมกะเฮิร์ตซ์ เราจะพบว่าเอาต์พุตจากวงจรฟิลเตอร์ชนิดแบนด์พาสความถี่ 10 กิโลเฮิร์ตซ์ เป็นสัญญาณรูปที่ 2.6 (ข) แต่เอาต์พุตจากวงจรแบนด์พาสความถี่ 1 เมกะเฮิร์ตซ์จะไม่ใช่สัญญาณรูปที่ 2.6 (ข) สรุปได้ว่าสัญญาณพาหะ 1 เมกะเฮิร์ตซ์ เมื่อถูกมอดูเลตด้วยสัญญาณเสียง 10 กิโลเฮิร์ตซ์แล้ว ผลปรากฏว่าสัญญาณ 10 กิโลเฮิร์ตซ์ จะไม่มีอยู่ในคลื่นพาหะที่มอดูเลตแล้ว (คลื่น AM) เลย แต่ไปปรากฏเป็นกรอบคลื่นแทน อย่างไรก็ตามเราทราบว่าคลื่น AM จะต้องมีส่วนประกอบของสัญญาณเสียงปนอยู่แน่นอน เพราะกรอบของรูปคลื่นเป็นสิ่งที่ ยืนยันอย่างชัดเจน

ถ้าเราใช้วงจรฟิลเตอร์ชนิดแบนด์พาสแบบพิเศษ ที่สามารถจูนความถี่ใกล้เคียงกับความถี่ 1 เมกะเฮิร์ตซ์ หรือใช้สเปกตรัมอานาไลเซอร์ เพื่อค้นหาสัญญาณที่เข้าไปมอดูเลตบนพาหะว่าไปหลบซ่อนอยู่ในส่วนใดของพาหะ (วิเคราะห์ในเชิงความถี่) ด้วยวิธีนี้เราจะพบว่า สัญญาณ AM นี้ นอกจากจะมีพาหะตัวเดิม 1 เมกะเฮิร์ตซ์แล้ว ยังมีคลื่นข้างเคียงเกิดขึ้นอีก 2 ข้าง คือ ที่ความถี่ 1.01 เมกะเฮิร์ตซ์ กับ 0.99 เมกะเฮิร์ตซ์ คลื่นข้างเคียงทั้ง 2 ข้างนี้เรียกว่า ไซด์แบนด์ (Sideband) ซึ่งเราจะตรวจพบได้โดยใช้ฟิลเตอร์ที่มีความคมหรือละเอียดในการจูนตรวจค้นสัญญาณ ดังรูปที่ 2.6 (ค)

ไซด์แบนด์ที่มีความถี่สูงกว่าเรียกว่า ไซด์แบนด์ด้านบน (Upper sideband หรือ USB) ความถี่ของ USB เท่ากับผลรวมความถี่พาหะกับความถี่สัญญาณมอดูเลต

$$\text{ความถี่ USB} = f_c + f_m$$


ในที่นี้ f_c คือ ความถี่พาหะ

f_m คือ ความถี่ของสัญญาณที่เข้าไปมอดูเลต

ตามตัวอย่าง $f_c = 1 \text{ Mhz}$, $f_m = 10 \text{ kHz}$ ฉะนั้นความถี่ของ USB จะเท่ากับ
 ความถี่ USB $= 1 \text{ Mhz} + 10 \text{ kHz}$
 $= 1.01 \text{ Mhz}$

สำหรับไซด์แบนด์ที่มีความถี่ต่ำกว่าเรียกว่า “ไซด์แบนด์ด้านล่าง (Lower-sideband หรือ LSB)” ความถี่ของ LSB เท่ากับความถี่พาหะลบด้วยความถี่ของสัญญาณที่เข้าไปมอดูเลต ในกรณีนี้จะได้

$$\begin{aligned}\text{ความถี่ LSB} &= f_c - f_m \\ &= 1 \text{ Mhz} - 10 \text{ kHz} \\ &= 0.99 \text{ MHz}\end{aligned}$$



รูปที่ 2.6 วิเคราะห์คลื่น AM ในเชิงความถี่


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กล่าวโดยสรุปได้ว่า คลื่น AM ประกอบด้วยคลื่นพาหะ และคลื่นไซด์แบนด์ 2 ข้าง คือ USB กับ LSB ถ้าเราลองพิจารณาแอมพลิจูดจากฟิลเตอร์ต่าง ๆ ในรูปที่ 2.6 (ค) จะพบว่าแอมพลิจูดของสัญญาณพาหะและไซด์แบนด์มีค่าคงที่ ซึ่งเราทราบมาในตอนต้นแล้วว่าพาหะจะมีแอมพลิจูดคงเดิมเสมอจนกว่าจะมีสัญญาณเข้าไปมอดูเลต แต่ **แอมพลิจูดเฉลี่ยของพาหะยังมีค่าคงเดิมตลอดไปไม่ว่าจะมีสัญญาณเข้าไปมอดูเลตหรือไม่ก็ตาม** อาจจะมีข้อสงสัยว่าแอมพลิจูดของสัญญาณแต่ละตัวที่ประกอบขึ้นเป็น AM คือ คลื่นพาหะกับไซด์แบนด์นั้นมีแอมพลิจูดคงที่ได้หรือไม่ ทั้ง ๆ ที่แอมพลิจูดหรือขนาดของสัญญาณ AM ก็เปลี่ยนแปลงตามสัญญาณที่เข้าไปมอดูเลต

ขอให้พิจารณารูปที่ 2.7 ซึ่งแสดงให้เห็นคลื่นไซด์แบนด์ทั้งคู่และคลื่นพาหะ สังเกตว่าพาหะมีแอมพลิจูดคงที่ และไซด์แบนด์ก็มีแอมพลิจูดเท่ากันทั้งคู่และคงที่ด้วย (อย่าลืมว่าความถี่ของพาหะต้องอยู่ระหว่างกลางของความถี่ไซด์แบนด์ทั้งสอง) สมมติพิจารณาที่จุด A ซึ่งสัญญาณทั้งสามมีเฟสตรงกันแต่ละสัญญาณอยู่ตรงยอดบวกพอดี ทำให้ผลรวมได้แอมพลิจูดของสัญญาณ AM ค่าสูง พิจารณาที่จุด B ซึ่งไซด์แบนด์มีเฟสตรงกัน แต่พาหะมีเฟสต่างจากไซด์แบนด์ 180 องศา ผลรวมจะได้แอมพลิจูดค่าต่ำของสัญญาณ AM

จากการวิเคราะห์ในรูปที่ 2.7 สรุปได้ว่ารูปร่างของกรอปลิ้นไม่ได้ขึ้นอยู่กับแอมพลิจูดของสัญญาณไซด์แบนด์ แต่ความถี่ของสัญญาณไซด์แบนด์ทั้งคู่จะเป็นตัวกำหนดเฟสของสัญญาณไซด์แบนด์ว่าจะตรงเฟสหรือต่างกับเฟสกับพาหะ ซึ่งทำให้เกิดการเปลี่ยนแปลงของแอมพลิจูดของสัญญาณ AM หรือกรอปลิ้น **แอมพลิจูดของไซด์แบนด์จะขึ้นอยู่กับแอมพลิจูดของกรอปลิ้น นั่นคือเป็นตัวกำหนดเปอร์เซ็นต์การมอดูเลต** ทั้งนี้ เนื่องจากไซด์แบนด์อาจมาเสริมหรือหักล้างกับแอมพลิจูดของพาหะก็ได้

กล่าวโดยสรุปอีกครั้งเกี่ยวกับสัญญาณ AM นั่นคือ สัญญาณ AM เกิดจาก **สัญญาณข่าวสารเข้าไปมอดูเลตบนพาหะแล้วปรากฏเป็นสัญญาณไซด์แบนด์ทั้งสองข้าง (คือ USB กับ LSB)**




รูปที่ 2.7 ความสัมพันธ์ทางเฟสระหว่างไซน์แบนด์กับพาหะ

ในรูปที่ 2.8 แสดงการวิเคราะห์สัญญาณ AM ซึ่งมอดูเลตด้วยสัญญาณเสียงที่มีรูปคลื่นชนิดต่าง ๆ ถ้าตรวจดูด้วยออกซิลโลสโคปจะเห็นว่าไซน์แบนด์จะผสมเสริมหรือหักล้างกับพาหะทำให้แอมพลิจูดของสัญญาณเปลี่ยนแปลง สังเกตว่าในรูปที่ 2.8 (ก) แอมพลิจูดของไซน์แบนด์จะเท่ากับครึ่งหนึ่งของพาหะ สถานะเช่นนี้เป็นสถานะของการมอดูเลตเต็มหรือเปอร์เซ็นต์การมอดูเลตเท่ากับ 100 เปอร์เซ็นต์ ฉะนั้นเมื่อสัญญาณทั้งพาหะและไซน์แบนด์มีเฟสตรงกัน แอมพลิจูดของไซน์แบนด์รวมกับพาหะจะได้ 2 เท่าของพาหะและเมื่อสัญญาณไซน์แบนด์ (ทั้งคู่) และพาหะมีเฟสตรงกันข้ามกัน แอมพลิจูดรวมจะได้ศูนย์

รูปที่ 2.5 (ข) แสดงการมอดูเลตบนพาหะดังกล่าวด้วยเปอร์เซ็นต์ลดลงเหลือ 50 เปอร์เซ็นต์ สังเกตว่าแอมพลิจูดของพาหะคงเดิม แต่ไซน์แบนด์มีแอมพลิจูดลดลง นอกจากนี้ถ้าเรามอดูเลตด้วยสัญญาณเสียงที่มีความถี่สูงขึ้น ความถี่ของไซน์แบนด์ก็ยิ่งห่างออกไปจากพาหะมากขึ้น

รูปที่ 2.5 (ค) เราใช้สัญญาณรูปสี่เหลี่ยมเข้าไปมอดูเลตลงบนพาหะ สังเกตว่าคราวนี้เกิดสัญญาณไซน์แบนด์ขึ้นมากมาย เพราะว่าสัญญาณสี่เหลี่ยมประกอบด้วยความถี่ฟันดาเมนต์ และความถี่ฮาร์โมนิกจำนวนมาก ฉะนั้นไซน์แบนด์ของสัญญาณก็จะมีไซน์แบนด์ 1 คู่ สำหรับฟันดาเมนต์ ไซน์แบนด์อีก 1 คู่ สำหรับฮาร์โมนิกที่ 3 อีก 1 คู่ สำหรับฮาร์โมนิกที่ 5..... ฯลฯ



รูปที่ 2.8 เปรียบเทียบคลื่น AM ในเชิงความถี่และเชิงเวลา

2.3 แบนด์วิดท์ของสัญญาณ AM

เราสังเกตจากรูปที่ 2.8 ได้ว่า การส่งสัญญาณ AM มิใช่เป็นการส่งสัญญาณเพียงความถี่พาหะความถี่เดียว แต่เป็นการส่งหลาย ๆ ความถี่หรือเป็นแถบความถี่ และความถี่ข้างล่างก็ไม่ได้อยู่ในคลื่นพาหะแต่ปนอยู่ในไซด์แบนด์ทั้ง 2 ข้าง ถ้าเราส่งแค่พาหะไปอย่างเดียว ข่าวดังกล่าวก็ไปไม่ถึงเครื่องรับ ฉะนั้นในระบบ AM ทั้งพาหะและไซด์แบนด์จะถูกส่งไปให้เครื่องรับ

ช่วงความถี่หรือแถบความถี่ของสัญญาณ AM จะเริ่มจากความถี่จาก LSB ไปยัง USB ฉะนั้นแถบความถี่ หรือ แบนด์วิดท์ (Bandwidth) ของสัญญาณ AM จะเท่ากับ 2 เท่าของความถี่สูงสุดของสัญญาณมอดูเลต เช่น สมมติความถี่สูงสุดของสัญญาณเสียงมอดูเลตเท่ากับ 15 กิโลเฮิร์ตซ์ แบนด์วิดท์ของสัญญาณ AM จะเท่ากับ 30 กิโลเฮิร์ตซ์ ในกรณีที่เรามอดูเลตด้วยสัญญาณที่มีรูปคลื่นซับซ้อน เช่น สัญญาณรูปสี่เหลี่ยมแบนด์วิดท์ของสัญญาณ AM ย่อมเท่ากับ 2 เท่าของความถี่ฮาร์โมนิกสูงที่สุดของสัญญาณรูปสี่เหลี่ยม (อย่างไรก็ตามเครื่องส่งจะถูกออกแบบให้ใช้งานในแบนด์วิดท์จำกัด ฉะนั้นตัวเครื่องจึงจำกัดแบนด์วิดท์ของสัญญาณ AM เอง)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4 การมอดูเลตแบบ AM ไร้พาหะ

การมอดูเลตแบบ AM ที่อธิบายตอนต้นเรียกว่าการมอดูเลตแบบ AM ซึ่งสัญญาณที่ส่งออกไปมีทั้งไซค์แบนด์ 2 ข้างกับพาหะครบถ้วน การมอดูเลตแบบ AM อีกแบบหนึ่งเป็นการมอดูเลตแบบ AM เช่นกัน แต่กำจัด (Suppress) พาหะออกไป เรียกว่าเป็น **การมอดูเลตแบบ AM ไร้พาหะ หรือ AMSC**

การส่งแบบ AM ธรรมดาแม้จะมีข้อดีตรงที่ง่ายและไม่ซับซ้อน แต่ก็มีข้อเสียหลายประการที่สำคัญคือ

1. กำลังส่วนใหญ่ในระบบ AM อยู่ในคลื่นพาหะ กำลังส่วนนี้สูญเสียโดยเปล่าประโยชน์ เพราะข่าวสารทั้งหมดอยู่ในคลื่นไซค์แบนด์ทั้งสองข้าง (ในคลื่นพาหะไม่มีข่าวสารปนอยู่เลย)
2. แบนด์วิดท์ของคลื่น AM ที่ส่งออกอากาศกว้างเป็นสองเท่าของแบนด์วิดท์ของสัญญาณข่าวสาร
3. คลื่นไซค์แบนด์และพาหะ จะต้องมีความสัมพันธ์ระหว่างแอมพลิจูดและเฟสที่ถูกต้อง ซึ่งค่อนข้างทำได้ยากในบางสภาวะ

2.5 กำลังของคลื่นพาหะ

สมมติว่า เครื่องส่ง AM ธรรมดามีกำลังส่งออกอากาศ 100 วัตต์ ในขณะที่ยังไม่มี การมอดูเลตกำลัง 100 วัตต์นี้จะอยู่ในพาหะ เมื่อมีสัญญาณข่าวสารมอดูเลต 100 เปอร์เซนต์ กำลังส่งออกอากาศจะกลายเป็น 150 วัตต์ สังเกตว่าเครื่องส่งยังคงส่งกำลังของคลื่นพาหะ 100 วัตต์เท่าเดิม แต่กำลังส่งอีก 50 วัตต์นั้น เป็นกำลังส่งของคลื่นไซค์แบนด์ เนื่องจากกำลังส่งของคลื่นไซค์แบนด์ทั้งสองข้างเท่ากัน แต่ละไซค์แบนด์จึงมีกำลังส่งเท่ากับ 25 วัตต์ นอกจากนี้ในกรณีที่มีมอดูเลตไม่ถึง 100 เปอร์เซนต์ กำลังส่งคลื่นไซค์แบนด์ก็จะไม่ถึง 25 วัตต์

จะเห็นว่าคลื่นพาหะนั้น ความถี่และแอมพลิจูดไม่เปลี่ยนแปลง จึงไม่มีข่าวสารใด ๆ ปนอยู่เลย ข่าวสารทั้งหลายส่งไปในคลื่นไซค์แบนด์ทั้งสิ้น คลื่นพาหะทำหน้าที่เป็นเพียงตัวช่วยในการเปลี่ยนสัญญาณเสียงให้เป็นคลื่นไซค์แบนด์ความถี่สูงและช่วยคืนตัวสัญญาณเสียงกลับมาในตอนเดิมอดหรือดีเทก นอกจากใช้ในการมอดูเลตแล้ว คลื่นพาหะก็ไม่มีประโยชน์ใดเลย ฉะนั้นในระบบการส่งแบบ AM ธรรมดา กำลังส่งอย่างน้อย 2 ใน 3 ต้องสูญเสียไปในคลื่นพาหะซึ่งไม่

เอกลักรับเป็นเอกลักรับพลังงานไฟฟ้าหรือการส่งในเพื่อการศึกษาค้นคว้า ไม่ควรใช้เพื่อประโยชน์ในการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มีข่าวสารปนอยู่เลย (คำนวณจากกำลังพาหะมี 100 วัตต์ ในกำลังส่งทั้งสิ้น 150 วัตต์ ในการ มอดูเลต 100 เปอร์เซนต์)

2.6 แบบด์วิทท์

แบบด์วิทท์ของสัญญาณ AM จะกว้างหรือแคบนั้นขึ้นอยู่กับสัญญาณเสียง (ข่าวสาร) เช่น คลื่นพาหะ 600 กิโลเฮิร์ตซ์ ถูกมอดูเลตแบบ AM ด้วยสัญญาณเสียง 5 กิโลเฮิร์ตซ์ ย่อมก่อให้เกิด คลื่นไซด์แบนด์ทั้ง 2 ข้างของคลื่นพาหะ 600 กิโลเฮิร์ตซ์ คือ ไซด์แบนด์ 595 กิโลเฮิร์ตซ์ และ ไซด์แบนด์ 605 กิโลเฮิร์ตซ์ ใน ระบบ AM เราส่งคลื่นไซด์แบนด์ทั้งสองไปพร้อมกัน ฉะนั้นต้องใช้แบบด์วิทท์เท่ากับ $605 \text{ กิโลเฮิร์ตซ์} - 595 \text{ กิโลเฮิร์ตซ์} = 10 \text{ กิโลเฮิร์ตซ์}$ คิดเป็น 2 เท่าของความถี่ของสัญญาณที่เข้ามอดูเลต (หรือสัญญาณเสียง) หรือ $2 \times 5 \text{ กิโลเฮิร์ตซ์}$ นั่นเอง

เมื่อความถี่ของสัญญาณเสียงที่มอดูเลตเปลี่ยนแปลง ความถี่ของคลื่นไซด์แบนด์ทั้งสองก็จะเปลี่ยน-แปลงไปด้วย และเมื่อแอมพลิจูดของสัญญาณที่มอดูเลตเปลี่ยนแปลง กำลังของคลื่นไซด์แบนด์ก็จะเปลี่ยน-แปลงไปด้วย แต่ทั้งนี้คลื่นพาหะยังคงมีกำลังและความถี่เท่าเดิมอยู่ตลอดเวลา จะเห็นว่าข่าวสารปะปนอยู่ในคลื่นไซด์แบนด์เท่านั้น ไม่ได้ปนอยู่ในคลื่นพาหะเลย และข่าวสารที่ปนอยู่ในไซด์แบนด์ด้านต่ำ (LSB) และในไซด์แบนด์ด้านสูง (USB) ก็เป็นข่าวสารเดียวกัน ฉะนั้นถ้าหากเราทราบค่าความถี่ของคลื่นไซด์แบนด์และคลื่นพาหะ เราก็จะสามารถทราบค่าความถี่ของข่าวสารที่มอดูเลตได้ สรุปได้ว่าในระบบ AM แบบด์วิทท์ที่ใช้งานกว้างเกินความจำเป็นเพราะเราใช้เพียงครึ่งเดียวก็พอ

2.7 ปัญหาการแผ่กระจายคลื่น

ที่เครื่องรับ สัญญาณ AM ที่ได้รับ จะต้องประกอบด้วยพาหะและไซด์แบนด์ทั้งคู่ แต่ในทางปฏิบัติการแผ่กระจายคลื่นอาจเกิดการผิดพลาด เนื่องจากสิ่งแวดล้อมระหว่างเส้นทางจากเครื่องส่งมายังเครื่องรับ ทำให้คลื่นพาหะและคลื่นไซด์แบนด์ได้รับผลกระทบกระเทือน (ทางเฟสและแอมพลิจูด) ไม่เหมือนกัน เพราะว่าความถี่ทั้งพาหะและแต่ละไซด์แบนด์มีค่าไม่เท่ากัน ด้วยเหตุนี้สัญญาณ AM แบบธรรมดา มักจะเกิดปรากฏการณ์เฟดดิ้ง (Fading) และถูกรบกวน (Interference) ได้ง่ายในกรณีที่สภาวะการแผ่กระจายคลื่นไม่ดี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.8 บาลานซ์มอดูเลเตอร์


เนื่องจากในระบบ AM ไม่มีข่าวสารปนอยู่ในคลื่นพาหะ เราจึงสามารถกำจัดหรือเอาคลื่นพาหะออกก่อนที่จะทำการส่งออกอากาศ วงจรที่ทำหน้าที่นี้เรียกว่า **วงจรบาลานซ์มอดูเลเตอร์ (Balanced modulator หรือเขียนย่อ ๆ ว่า BM)** วงจร BM จะผสมสัญญาณเสียงกับสัญญาณพาหะและผลลัพธ์ที่ได้จากการผสมเฉพาะไซด์แบนด์เท่านั้นที่ผ่านไปยังเอาต์พุตได้ สัญญาณที่ได้จากวงจร BM เรียกว่าสัญญาณ **AMDSBSC** (ย่อมาจาก amplitude modulate, double sideband, suppressed carrier)

2.9 วงจรของ BM

วงจร BM มีอยู่หลายแบบ แต่ละแบบมีข้อดีและข้อเสียประจำตัวของมัน ต่อไปเราจะพิจารณาวงจรแบบต่าง ๆ

2.9.1. BM ชนิดใช้ FET คู่

รูปที่ 2.9 แสดงวงจร BM อย่างง่าย อินพุต RF ป้อนเข้าที่เกตของ Q_1 และ Q_2 พร้อม ๆ กัน (เฟส ตรงกัน) ทำให้กระแสเดรน (Drain) ไหลผ่านขดไพรมารีของหม้อแปลง T_2 ทำให้ เอาต์พุต เนื่องจากสัญญาณ RF หักล้างกัน คลื่นพาหะ RF จึงเป็นศูนย์ โฟเทนิซิโอมิเตอร์ R_1 เป็นตัวปรับสมดุล (Balance) เพื่อชดเชยผลแตกต่างระหว่าง FET ทั้งสอง วิธีปรับ R_1 ให้วัดเอาต์พุต RF (ขณะไม่ป้อนสัญญาณเสียง) แล้วค่อย ๆ ปรับ R_1 จนกระทั่งเอาต์พุตลดต่ำสุดหรือเป็นศูนย์




รูปที่ 2.9 บาลานซ์มอดูเลเตอร์ใช้ FET คู่

เมื่อป้อนสัญญาณเสียงผ่านหม้อแปลง T_1 เข้าสู่เกตของ Q_1 และ Q_2 สัญญาณที่เกต Q_1 จะมีเฟสตรงข้ามกับสัญญาณที่เกต Q_2 ฉะนั้นสัญญาณเสียงจะมองเห็นวงจร BM ทำงานแบบพหุคูณ การผสมกันระหว่างสัญญาณเสียงและสัญญาณพาหะ RF บังเกิดขึ้นที่ FET แต่ละตัว ไชค์แบนด์ ผลลัพธ์ซึ่งปรากฏพร้อมขดไพรมารี ของหม้อแปลง T_2 จะเสริมกันในสัญญาณพหุคูณแล้วส่งออกไปยังเอาต์พุต สำหรับสัญญาณพาหะจะหักล้างกันที่ขดไพรมารี ทำให้ไม่มีเอาต์พุต สำหรับสัญญาณเสียงนั้นถูกกรองทิ้งไปเพราะวงจรเทงก์ (หม้อแปลง RF กับ C ปรับค่าได้) จูนไว้ที่ความถี่พาหะ เอาต์พุตที่ปรากฏจึงเป็นสัญญาณ AMDSBSC

อย่างไรก็ตามสัญญาณพาหะอาจเล็ดลอดไปสู่เอาต์พุตได้ เมื่อ FET ทั้งคู่มีลักษณะ (Characteristic) แตกต่างกัน (เรียกอีกอย่างหนึ่งว่าไม่แมตช์กัน) เราสามารถปรับสมดุลได้ที่ R_1 นอกจากนี้เราอาจจะปรับจุดกลาง (Center tap) ของหม้อแปลง T_2 ด้วยก็ได้ ในทางปฏิบัติวงจร BM ชนิดนี้กำจัดพาหะออกไปได้ถึง 60 เดซิเบล ต่ำกว่าสัญญาณไชค์แบนด์


2.9.2. BM ชนิดใช้ไดโอดต่อเนื่องเป็นวง

วงจร BM ชนิดใช้ไดโอดต่อเนื่องเป็นวง (Ring) นี้บางทีเรียกว่า **ริงมอดูเลเตอร์ (Ring modulator)** รูปที่ 2.10 ไดโอดทั้ง 4 ตัว จะต้องเลือกให้แมตช์กันเพื่อให้กำจัดพาหะได้หมดสิ้น




รูปที่ 2.10 ริงบาลานซ์มอดูเลเตอร์

รูปที่ 2.11 (ก) แสดงการทำงานของวงจร เมื่อมีสัญญาณ (กระแส) RF ตามทิศทางที่แสดงไว้ D_1 กับ D_2 ก็จะนำกระแสไหลสวนทางกันในหม้อแปลง T_1 ทำให้ไม่มีเอาต์พุต เมื่อกระแส RF กลับตัว D_3 กับ D_4 นำกระแส กระแส RF ก็ยังไหลสวนทางกันในหม้อแปลง T_1 อีก ดังรูปที่ 2.11 (ข) เอาต์พุตก็เป็นศูนย์




รูปที่ 2.11 หลักการทำงานของริงมอดูเลเตอร์ (ในสถานะที่ป้อน RF อย่างเดียว)

เมื่อป้อนสัญญาณเสียง (รูปที่ 2.12 (ก)) ไดโอด D_1 กับ D_2 จะนำกระแสตามสัญญาณ RF (ในที่นี้เราได้ละเว้นสัญญาณ RF ออกไปเพื่อให้เข้าใจได้ง่ายขึ้น และไดโอดเขียนแทนด้วยสวิตช์ธรรมดา) สัญญาณเสียงจะไหลผ่านหม้อแปลง T_1 ตามทิศทางที่แสดงไว้ เมื่อสัญญาณ RF กลับตัว D_3 กับ D_4 นำกระแส (รูปที่ 2.12 (ข)) สัญญาณคร่อม T_1 ก็กลับตัวด้วย ฉะนั้นสัญญาณที่ปรากฏที่หม้อแปลง T_1 จะกลับตัวไปมาอยู่ตลอดเวลาตามจังหวะของสัญญาณ RF



รูปที่ 2.12 การทำงานของริงมอดูเลเตอร์เมื่อป้อนสัญญาณออดิโอเข้าไปมอดูเลต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.13 รูปคลื่นต่าง ๆ ในวงจรทรานซิสเตอร์


รูปคลื่นของสัญญาณ ณ จุดต่าง ๆ แสดงในรูปที่ 2.13 ในที่นี้เราเขียนสัญญาณ RF เป็นรูปสี่เหลี่ยม เพื่อแสดงการสวิตช์ของไดโอด สังเกตว่าทุกครั้งที่สัญญาณ RF เป็นลบ เอาต์พุตจะสลับขั้วด้วย นอกจากนี้กรอบคลื่นของสัญญาณเอาต์พุตจะมีลักษณะด้านบนและล่าง (บวกและลบ) เหมือนภาพสะท้อนกระจก ซึ่งแตกต่างจากกรอบคลื่นของสัญญาณ AM ธรรมดา สัญญาณ AMDSBSC นี้ ประกอบด้วย ไชค์แบนด์ 2 ข้าง เท่านั้น เพราะพาหะถูกกำจัดออกไปแล้ว

ท่านอาจจะสงสัยว่าไชค์แบนด์เกิดขึ้นได้อย่างไร ในเมื่อไดโอดเพียงแต่ถูกสวิตช์ให้ ON และ OFF ธรรมดา ๆ เท่านั้น คำตอบก็คือ ไดโอดเป็นอุปกรณ์ที่มีความต้านทานไม่ลิเนียร์ การผสมผสานสัญญาณแบบไม่ลิเนียร์จะก่อให้เกิดไชค์แบนด์ขึ้น และในกรณีนี้สัญญาณพาหะหักล้างกันเอง จึงไม่ปรากฏที่เอาต์พุต

วงจรมอดูเลเตอร์นี้ได้รับความนิยมมาก เนื่องจากมีช่วงความถี่ใช้งานกว้าง และกำจัดพาหะออกได้ดี

2.9.3. BM ชนิดใช้ไอซี

วงจรอีกแบบหนึ่งที่เหมาะสมที่จะนำมาใช้เป็น BM ก็คือ วงจรดิฟเฟอเรนเชียล (รูปที่ 2.14) Q_3 เป็นแหล่งจ่ายกระแสให้แก่ Q_1 กับ Q_2 ถ้าสัญญาณ RF ป้อนให้แก่ Q_1 และ Q_2 มีเฟสตรงกัน กระแสไหลในทรานซิสเตอร์ทั้งคู่ก็จะเท่ากัน และไม่มีแรงดันผลต่างเกิดขึ้นที่เอาต์พุต สถานะนี้เป็นการกำจัดโหมดร่วม (Common mode rejection) ของวงจร พาหะจึงหักล้างกันเองหมดไป




รูปที่ 2.14 บาแลนซ์ทรานซิสเตอร์ที่ใช้วงจรดิฟเฟอเรนเชียล


เมื่อป้อนสัญญาณเสียงที่เบสของ Q_3 สมดุลของวงจรจะเสียไป ทำให้สัญญาณเสียงและ RF เกิดการผสมกันขึ้นที่ Q_1 กับ Q_2 การผสมแบบนอนลิเนียร์นี้ทำให้เกิดไซค์แบนด์ขึ้นที่เอาต์พุต อย่างไรก็ตามพาหะก็ยังเป็นศูนย์เช่นเดิม เนื่องจากสัญญาณโหมดร่วมถูกกำจัดออกไปตามที่อธิบายมาในตอนต้น

วงจรดิฟเฟอเรนเชียลที่ดีต้องใช้ทรานซิสเตอร์ที่แมตช์กันอย่างสนิท จึงนิยมทำเป็นไอซี ในรูปที่ 2.15 เป็นไอซีที่ออกแบบเพื่อใช้งานเป็นวงจร BM โดยเฉพาะ รูปที่ 2.19 (ก) คือ ไอซี เบอร์ 1496 ซึ่งผลิตโดยโมโตโรล่า (Motorola) เนชั่นแนล (National) และซิกเนติกส์ (Signetecs) วงจรนี้ใช้หลักการวงจรดิฟเฟอเรนเชียล ที่กล่าวมาแล้ว การกำจัดพาหะสูงถึง 65 เดซิเบล (ที่ความถี่ 500 กิโลเฮิรตซ์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) เบอร์ 1496



(ข) เบอร์ SL 1640

รูปที่ 2.15 IC ที่ใช้เป็นบาลานซ์มอดูเลต

2.10 ข้อเสียของการมอดูเลตแบบ AM ไร้พาหะ

ข้อเสียของการมอดูเลตแบบ AM ธรรมดา ก็คือ กำลังส่วนใหญ่อยู่ในคลื่นพาหะทั้ง ๆ ที่พาหะไม่มีข่าวสารปนอยู่เลย ส่งออกอากาศไปก็ไร้ประโยชน์ต้องใช้วงจรบาลานซ์มอดูเลตกำจัดพาหะเสียก่อน สัญญาณที่ส่งออกอากาศไปก็จะมีแค่ไซด์แบนด์ทั้ง 2 ข้างเท่านั้น อย่างไรก็ตาม สัญญาณ AMSC ก็ยังมีข้อเสีย คือ แบนด์วิดท์ยังกว้างเกินความจำเป็นและยังมีปัญหาการแผ่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



กระจายคลื่น เป็นที่น่าสังเกตว่าแบนด์วิดท์ของสัญญาณ AMSC (หรือ DSB) ก็ยังเป็น 2 เท่าของความถี่ที่มอดูเลต

การรับสัญญาณ AM ที่สมบูรณ์ ทั้งพาหะและไซด์แบนด์จะต้องรับได้เหมือนกับสัญญาณที่ส่งมาในกรณีของระบบ AMSC มีไซด์แบนด์ส่งมาโดยปราศจากพาหะ ฉะนั้นในตอนเดิมอดเราจะต้องสร้างพาหะขึ้นใหม่เพื่อเติม (Reinsert) แก่วงจร พาหะที่เติมใหม่นี้จะต้องมีความถี่และเฟสตรงกับพาหะที่เครื่องส่งใช้มอดูเลต ปัญหาข้อนี้มีความสำคัญมากที่สุดในการออกแบบวงจรในระบบ AMDSBSC ระบบ AMDSBSC นี้มีใช้ในการส่งโทรทัศน์สีและการส่งระบบ FM สเตอริโอ

ข้อเสียอีกประการหนึ่งของระบบ AMSC ก็คือ การมอดูเลตมักทำที่ระดับสัญญาณต่ำ (Low level modulation) ฉะนั้นก่อนส่งออกอากาศจะต้องขยายให้มีความถี่กำลังแรงขึ้น การขยายนี้เราต้องรักษาทั้งสัญญาณ RF และกรอบคลื่นของสัญญาณให้คงเดิม นั่นคือต้องใช้วงจรขยาย (ลิเนียร์) ทำงานในคลาส B หรือ AB ซึ่งมีประสิทธิภาพต่ำ (เทียบกับคลาส C)

ในระบบ AM ธรรมดา เรามักมอดูเลตที่ระดับสัญญาณสูง (High level modulation) คือ ดิมอดที่ภาคขยายกำลังภาคสุดท้าย ฉะนั้นวงจรขยายที่ใช้จึงสามารถทำงานในคลาส C ซึ่งมีประสิทธิภาพสูงกว่าได้ อย่างไรก็ตามสัญญาณเสียงก็ยังต้องถูกขยายด้วยวงจรขยายพหุพลุคلاس AB ซึ่งมีประสิทธิภาพต่ำ

สรุปแล้วระบบการส่ง AM ธรรมดาหรือ AMSC ก็มีข้อดีข้อเสียอยู่ในตัวของมันเอง แล้วแต่การเลือกใช้งาน อย่างไรก็ตามความซับซ้อนของระบบ AMDSBSC นั้น ทำให้การใช้งานจำกัดอยู่เฉพาะงานสื่อสารบางอย่าง

2.11 ระบบซิงเกิลไซด์แบนด์

ข้อเสียของระบบ AM ได้แก่ ความสูญเสียกำลังพาหะสิ้นเปลืองแบนด์วิดท์ (กว้างเกินไป 2 เท่า) และมีปัญหาการแผ่กระจายของคลื่น ปัญหาเหล่านี้ไม่เกิดขึ้นในระบบซิงเกิลไซด์แบนด์ (Single sideband หรือ SSB) เพราะเราส่งเฉพาะไซด์แบนด์ข้างใดข้างหนึ่งเพียงข้างเดียวออกอากาศไปเท่านั้น คลื่นไซด์แบนด์ที่ส่งไปนี้มีข่าวสาร (สัญญาณมอดูเลต) ปนอยู่ครบถ้วน

เครื่องส่งในระบบ SSB นี้ มีความซับซ้อนและแพงกว่าเครื่องส่ง AM ธรรมดา วงจรที่ใช้ผลิตสัญญาณ SSB ก็คือ ใช้วงจรบาลานซ์มอดูเลเตอร์ร่วมกับวิธีการหักล้างหรือกรองไคร์แบนด์ทิ้งไป สำหรับวงจรที่เครื่องรับก็มีความซับซ้อนเช่นกัน เนื่องจากพาหะที่กำเนิดใหม่เพื่อเติมลงไปจะต้องตรงความถี่และเฟสกับพาหะที่เครื่องส่ง แต่ก็นับว่ายังง่ายกว่าการที่จะรักษาเฟสและความถี่ในระบบ DSB ดังนั้นระบบ SSB จึงมีความซับซ้อนน้อยกว่า DSB แต่ก็ยังซับซ้อนและแพงกว่าระบบ AM ธรรมดา อย่างไรก็ตาม ข้อดีของระบบ SSB เหนือกว่า AM ในหลาย ๆ ด้าน ซึ่งก็คู่กับความซับซ้อน


ข้อดีของระบบ SSB ก็คือ กำลังส่งทั้งหมดเป็นข่าวสารล้วน ๆ แตกต่างกับระบบ AM ธรรมดา ซึ่งกำลัง 2 ใน 3 สูญเสียเป็นพาหะ (ที่ไม่มีข่าวสารปนอยู่) ยกตัวอย่างเช่น ใช้เครื่องส่ง SSB มีกำลัง 50 วัตต์ ระดับสัญญาณเสียงรับได้ที่เครื่องรับจะมีค่าเทียบเท่ากับใช้เครื่องส่ง AM ที่มีกำลังส่ง 150 วัตต์

นอกจากนี้ แบนด์วิธของระบบ SSB กว้างเพียงครึ่งเดียวของระบบ AM เพราะส่งไคร์แบนด์ออกอากาศไปเพียงข้างเดียว ฉะนั้นย่านความถี่ที่ใช้ส่ง AM 1 ช่อง สามารถส่ง SSB ได้ 2 ช่อง

สำหรับการแผ่กระจายคลื่น จากการทดลองเราพบว่าส่งคลื่น SSB ได้ดีกว่าคลื่น AM มาก (อาจดีกว่าถึง 8 เท่า ในสภาวะแผ่กระจายคลื่นที่เลวมาก ๆ) ทั้งนี้เนื่องจากข้อดีเกี่ยวกับแบนด์วิธของ SSB แคบและใช้กำลังส่งประหยัดกว่า


2.12 วิธีกำเนิดสัญญาณ SSB โดยใช้ฟิลเตอร์

เทคนิคการกำเนิดสัญญาณ SSB ที่นิยมแพร่หลายที่สุดก็การใช้ฟิลเตอร์ จากแผนผังที่แสดงในรูปที่ 2.16 จะเห็นว่าสัญญาณเสียงจากไมโครโฟนผ่านการขยายเข้าสู่วงจร BM เอาต์พุตที่ได้จะเป็นสัญญาณ DSBSC ซึ่งป้อนต่อไปให้ ไคร์แบนด์ฟิลเตอร์ (Sideband filter) ฟิลเตอร์นี้ออกแบบให้ผ่านได้เฉพาะไคร์แบนด์ที่ต้องการและกันไคร์แบนด์ที่ไม่ต้องการ เอาต์พุตจึงเป็นไคร์แบนด์ด้านบน (USB) หรือไคร์แบนด์ด้านล่าง (LSB) ขึ้นอยู่กับย่านความถี่ผ่านที่กำหนด (Passband) ของฟิลเตอร์




รูปที่ 2.16 การกำเนิดสัญญาณ SSB โดยใช้ฟิลเตอร์

ไซด์แบนด์ฟิลเตอร์ ในเครื่องส่ง SSB สัญญาณเสียงจะถูกจำกัดย่านความถี่ไว้ตั้งแต่ 250 เฮิรตซ์ขึ้นไป แต่ไม่เกิน 300 เฮิรตซ์ ทั้งนี้เพราะว่าย่านความถี่เพียงเท่านี้ก็ฟังได้ชัดพ (หรือฟังเข้าใจ) แล้ว ซึ่งทำให้แบนด์วิธ ของเครื่องเครื่องลดลงไปอีก การกำจัดความถี่ด้านต่ำของสัญญาณไว้ที่ 250 เฮิรตซ์ ทำให้ไซด์แบนด์ด้านต่ำและด้านสูงมีความถี่ห่างกันอยู่ 500 เฮิรตซ์ ดูรูปที่ 2.17 (ก)



รูปที่ 2.17 ย่านความถี่ผ่านของไซด์แบนด์ฟิลเตอร์




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้รูปที่ 2.17 (ต่อ) เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


หน้าที่ของไซค์แบนด์ฟิลเตอร์ก็คือ ลดทอนสัญญาณไซค์แบนด์ด้านหนึ่ง และยอมให้สัญญาณไซค์แบนด์อีกด้านหนึ่งผ่านไปได้ ฉะนั้นฟิลเตอร์จะต้องมีคุณสมบัติลดทอนจาก 0 เดซิเบล ลงมาเป็น -50 เดซิเบล ในช่วงความถี่ 500 เฮิรตซ์ ซึ่งนับว่าเป็นเส้นโค้งที่ชัน (Sharp) มาก ลักษณะเส้นโค้งของฟิลเตอร์ในรูปที่ 2.17 (ข) จะยอมให้สัญญาณ USB ผ่านได้ แต่กั้นสัญญาณ LSB ไว้

คริสตัลฟิลเตอร์ โดยทั่วไปไซค์แบนด์ฟิลเตอร์ทำมาจากผลึกควอตซ์ (Quartz) รูปที่ 2.18 (ก) แสดงในวงจรสมมูลของผลึกควอตซ์ L เปรียบเสมือนมวลของผลึก C_1 เสมือนความยืดหยุ่นทางพีโซอิเล็กทริก (Piezoelectric resilience) R เสมือนพลังงานสูญเสียเนื่องจากความเสียด (Frictional loss) และ C_2 เสมือนความจุระหว่างขาค่อ (Electrode) ของตัวผลึก โดยปกติ R มักมีค่าน้อย (ความเสียดน้อย) ฉะนั้นค่า Q ของวงจรผลึกจึงสูงมาก ค่า Q มีค่าอยู่ในช่วง 10,000 ขึ้นไป จนถึง 1,000,000 ถึง 2,000,000

ในเส้นโค้งลักษณะของผลึกควอตซ์ ดังรูปที่ 2.18 (ข) จะเห็นว่าที่ความถี่ต่ำ อิมพีแดนซ์ของวงจรจะมีลักษณะเป็นความจุ เมื่อความถี่สูงขึ้น ๆ อิมพีแดนซ์จะลดลงจนกระทั่งเป็นศูนย์ (เป็นความต้านทาน) ที่ความถี่ f_s ความถี่นี้เป็นความถี่เรโซแนนซ์อนุกรมของผลึก ซึ่งขึ้นอยู่กับความหนาและแนวตัด (Crystal cut) ของผลึกลองเปรียบเทียบกับวงจรสมมูลจะเห็นว่า เมื่อรีแอคแตนซ์ L กับ C_1 เท่ากัน จะเกิดเรโซแนนซ์อนุกรมที่ความถี่ f_s เมื่อความถี่สูงขึ้นไปอีก เมื่อรีแอคแตนซ์ L กับ C_1 รวมกับ C_2 เท่ากัน จะเกิดเรโซแนนซ์ขนานที่ความถี่ f_p ลักษณะเส้นโค้งของผลึกควอตซ์นี้สามารถนำมาใช้เป็นไซค์แบนด์ฟิลเตอร์ได้



(ก) วงจรสมมูลของผลึกแร่




(ข) คุณสมบัติอิมพีแดนซ์เทียบกับความถี่


รูปที่ 2.18

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 2.19 เป็นวงจรฟิลเตอร์ที่ต่อผลึกเป็นโครง (Lattice) โดยเลือกใช้ผลึกที่แมตช์กัน 2 คู่ต่อเป็นลักษณะบริดจ์ (Bridge) ในที่นี้ X_{1A} กับ X_{1B} แมตช์กัน และ X_{2A} กับ X_{2B} แมตช์กัน โดยให้ผลึกทั้งสองคู่แตกต่างกันเล็กน้อย เส้นโค้งลักษณะอิมพีแดนซ์ของวงจรฟิลเตอร์โครงผลึก (Crystal lattice filter) เป็นเส้นชั้นดิ่ง 2 เส้น ดังรูปที่ 2.20 หมายความว่า มีความถี่เรโซแนนซ์ขนาน 2 ความถี่สำหรับผลึกแต่ละคู่ (เส้นเดียวกับเส้นประ)



รูปที่ 2.19 วงจรฟิลเตอร์โครงผลึก




รูปที่ 2.20 กราฟแสดงอิมพีแดนซ์และเส้นโค้งซีเลกติวิตีของวงจรฟิลเตอร์โครงผลึก

ฟิลเตอร์ชนิดเมคานิก ฟิลเตอร์อีกชนิดหนึ่งซึ่งมีใช้ในเครื่องส่ง SSB ก็คือ ฟิลเตอร์ชนิดเมคานิก (Mechanical filter) ฟิลเตอร์ชนิดนี้อาศัยหลักการเปลี่ยนพลังงานเป็นพลังงานกล โดยสัญญาณจากขดลวด (Coupling coil) ในรูปที่ 2.21 จะเหนี่ยวนำทำให้เกิดสนามแม่เหล็กซึ่งอาจจะเอกสาร์เป็นเอกสาร์ที่สั่นไหวสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เสริมหรือหักล้างกับแม่เหล็กไบแอส (Biasing magnet) สนามแม่เหล็กนี้จะทำให้ขดลวดและแกนของทรานส์ดิวเซอร์ (Transducer rod) เคลื่อนไหวแกนนี้ต่อไปยังจานเรโซเนเตอร์ (Disc resonator) จานนี้มีขนาดพอดีให้เรโซแนนซ์ทางกลที่ความถี่ค่าหนึ่ง เมื่อจานสั่น แกนทรานส์ดิวเซอร์ที่เอาต์พุตอีกด้านหนึ่งก็สั่นด้วย ถ้าจานไม่เรโซแนนซ์สัญญาณจะถูกลดทอนอย่างมาก

ฟิลเตอร์ชนิดเมคานิกนี้มีเส้นโค้งลักษณะการลดทอนที่ชันมาก แต่มีข้อเสียตรงที่ใช้งานที่ความถี่สูงไม่เกิน 60 ถึง 600 กิโลเฮิร์ตซ์ แต่ฟิลเตอร์ชนิดผลึกสามารถใช้งานที่ความถี่สูงตั้งแต่ 20 กิโลเฮิร์ตซ์ถึง 50 เมกะเฮิร์ตซ์




รูปที่ 2.21 ฟิลเตอร์ชนิดเมคานิก

2.13 การแปลงความถี่ (Frequency conversion)

ไม่ว่าสัญญาณ SSB ที่กำเนิดขึ้นมาโดยวิธีใดก็ตาม ความถี่ของสัญญาณจะมีค่าตายตัวซึ่งไม่ตรงตามความถี่ที่เราจะใช้งาน ดังนั้นเราจึงจำเป็นต้องแปลงความถี่ (Convert) ของสัญญาณ SSB ให้เป็นความถี่ใช้งานที่ต้องการ รูปที่ 2.22 แสดงวิธีการแปลงความถี่ เทคนิคการแปลงความถี่นี้บางทีเรียกว่า การผสมคลื่น (Mixing) หรือ เฮเทอโรไดน์ (Heterodyne)

จะเห็นว่าหลังจากสัญญาณเสียงมอดูเลต (บนพาหะ) เป็นสัญญาณ SSB แล้ว ความถี่กลางจะได้ประมาณ 9 เมกะเฮิร์ตซ์ ซึ่งเมื่อป้อนให้แก่วงจรมิกเซอร์เพื่อผสมกับสัญญาณออสซิลเลเตอร์ 5 เมกะเฮิร์ตซ์ จะได้เป็นสัญญาณที่มีความถี่ประมาณ 14 หรือ 4 เมกะเฮิร์ตซ์ (เรามักเลือกใช้ความถี่ใดความถี่หนึ่งเท่านั้น) ถ้าออสซิลเลเตอร์ 5 เมกะเฮิร์ตซ์ มีค่าความถี่ปรับค่าได้ ความถี่ใช้งานก็จะสามารถเลือกได้ตามต้องการ



รูปที่ 2.22 แผนผังของเครื่องส่ง SSB

ออสซิลเลเตอร์เฮตเทอโรไดน์ในที่นี้กำเนิดความถี่ 5 เมกะเฮิร์ตซ์ อาจจะมีค่าที่ปรับได้ หรือมีสวิตช์เลือกความถี่เพื่อปรับให้ได้ความถี่ที่ต้องการ ในตัวอย่างนี้สัญญาณ 9 เมกะเฮิร์ตซ์กับ 5 เมกะเฮิร์ตซ์ จะผสมกันในวงจรมิกเซอร์ เกิดผลลัพธ์ขึ้นเป็นสัญญาณความถี่ผลรวม 14 เมกะเฮิร์ตซ์ กับสัญญาณความถี่ผลต่าง 4 เมกะเฮิร์ตซ์ จากนั้นสัญญาณทั้งคู่ที่ต้องการใช้ขยายออกไปสู่สายอากาศ วงจรขยายกำลังจะต้องถูกไว้ที่ความถี่เดียวกับความถี่ของแท่ง กำลังของสัญญาณ SSB จากวงจรมิกเซอร์มีค่าน้อย เมื่อขยายที่วงจรขยายกำลังก็จะได้กำลังส่งตามที่ต้องการ สรุปแล้วสัญญาณนิยมกำเนิดที่ระดับสัญญาณต่าง ๆ และมีความถี่ตายตัว จากนั้นจึงแปลงความถี่ให้ได้เป็นความถี่ที่ต้องการโดยกรรมวิธีเฮตเทอโรไดน์หรือมิกซ์ (หรือผสมคลื่น)

2.14 การเลือกไซค์แบนด์

การเลือกไซค์แบนด์ว่าจะเอาเฉพาะ USB หรือ LSB นั้น ทำได้ 3 วิธี คือ

วิธีที่ 1 โดยการใช้อนุกรม 2 ตัว ดูรูปที่ 2.23 (ก) จะเห็นว่าวิธีการนี้ทำให้เปลี่ยนฟิลเตอร์เพิ่มอีก 1 ตัว

วิธีที่ 2 ดูรูปที่ 2.23 (ข) เราใช้วิธีเลื่อนความถี่ของออสซิลเลเตอร์พาหะ ในกรณีของ USB พาหะจะมีความถี่อยู่ที่ขอบล่าง ในกรณี LSB พาหะจะมีความถี่เลื่อนไปที่ขอบบนของย่านความถี่ผ่าน การเลื่อนความถี่ของออสซิลเลเตอร์ทำได้โดยการสวิตช์เลือกแรงบังคับความถี่ (นิยมเรียกแรหรือคริสตอล)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่ความถี่ f_1 (รูปที่ 2.20) ทั้ง X_1 กับ X_2 จะมีอิมพีแดนซ์เท่ากัน สัญญาณอินพุตจึงผ่าน X_{1A} และ X_{2A} (ดูรูปที่ 2.19) ไปได้ อย่างไรก็ตามเนื่องจากสัญญาณที่ผ่าน X_{1A} ออกจากขั้วหนึ่ง และอีกสัญญาณที่ผ่าน X_{2A} ออกจากอีกขั้วหนึ่งของหม้อแปลง จึงมีเฟสตรงข้ามกันหักล้างกัน ในทำนองเดียวกันสัญญาณที่ผ่าน X_{1B} กับ X_{2B} ก็หักล้างกันด้วย จุดนี้เป็นจุดที่การลดทอนมากที่สุดของเส้นโค้งลักษณะในรูปที่ 2.20 สัญญาณความถี่ f_1 จะถูกกั้นไว้ ผ่านไปไม่ได้

ที่ความถี่ f_2 ทั้ง X_1 และ X_2 จะมีอิมพีแดนซ์เท่ากันอีก แต่ X_1 เป็นความเหนี่ยวนำ X_2 เป็นความจุ ผลก็คือสัญญาณผ่านไปได้โดยมีเฟสตรงกัน เช่น สัญญาณที่ผ่าน X_{1A} มีเฟส 0 องศา แต่ X_{1A} มีคุณสมบัติเป็นตัวเหนี่ยวนำ จึงมีเฟสเลื่อนไป +90 องศา ส่วนสัญญาณที่ผ่าน X_{2A} มีเฟส +180 องศา (ออกจากอีกขั้วหนึ่งของหม้อแปลง) แต่ X_{2A} มีคุณสมบัติเป็นตัวเก็บประจุ เฟสจึงเลื่อนไป -90 องศา ผลก็คือสัญญาณมาถึงเอาต์พุต โดยมีเฟสตรงกัน (เท่ากับ +90 องศา) และไม่มี การลดทอนสัญญาณจึงผ่านได้ตลอด


ที่ความถี่ระหว่าง f_2 และ f_3 (รูปที่ 2.20) X_2 เกิดเรโซแนนซ์อนุกรมและ X_1 เกิดเรโซแนนซ์ขนานสัญญาณจะผ่านไปได้ตลอดในเส้นทาง X_{2A} และ X_{2B} ที่ความถี่ f_3 อิมพีแดนซ์ของ X_1 กับ X_2 เท่ากันอีก แต่เป็นความจุกับความเหนี่ยวนำ สัญญาณผ่านตลอดเช่นกัน สำหรับความถี่ระหว่าง f_3 กับ f_4 X_1 เกิดเรโซแนนซ์อนุกรม X_2 เกิดเรโซแนนซ์ขนาน ไม่มีการลดทอน ที่ความถี่ f_4 อิมพีแดนซ์เท่ากัน แต่ตรงกันข้ามกันไม่มีการลดทอนอีกเมื่อถึงความถี่ f_5 อิมพีแดนซ์เท่ากัน และเฟสเหมือนกัน เอาต์พุตหักล้างกัน ทำให้การลดทอนสูงมากสัญญาณถูกกั้นไว้ ผ่านไม่ได้

จะเห็นว่าวงจรฟิลเตอร์โครงผลึกนั้น มีเส้นโค้งลักษณะการลดทอนที่ชันมาก ในงานส่วนใหญ่บางครั้งเราต้องการความชันที่ชันกว่านี้อีก เพื่อให้ได้การลดทอน (ต่อไซค์แบนด์) มีค่ามาก เพื่อจะได้กั้นไซค์แบนด์ ที่ไม่ต้องการได้อย่างไม่มีทางเล็ดลอดออกมาได้เลย ด้วยเหตุนี้บางวงจรจึงต่อเป็นโครงผลึก (Crystal lattice) คือเอาผลึกหลาย ๆ ชุด ต่อพ่วงหรือคาสเคด (Cascade) กัน

วิธีที่ 3 ในการเลือกไซค์แบนด์ก็คือ การกลับความถี่ (Frequency inversion) ซึ่งสามารถทำได้โดยใช้กรรมวิธีสเตทเทอโรคอปย์ เช่น สมมติว่า USB กำหนดโดยใช้ความถี่ 9 เมกะเฮิร์ตซ์ ความถี่ของไซค์แบนด์เท่ากับ 9.003 เมกะเฮิร์ตซ์ สัญญาณนี้เมื่อผสมกับออสซิลเลเตอร์สเตทเทอโรคอปย์ 15 เมกะเฮิร์ตซ์ ได้ผลลัพธ์เป็นความถี่ผลรวม 24 เมกะเฮิร์ตซ์ โดยมีความถี่ไซค์แบนด์เท่ากับ 24.003

เมกะเฮิรตซ์ ซึ่งยังคงเป็นสัญญาณ USB เช่นเดิม แต่ถ้าเราเลือกใช้ผลลัพธ์เป็นความถี่ผลต่าง 6 เมกะเฮิรตซ์ สัญญาณไซน์แบนด์ที่ได้จะมีความถี่ 5.997 เมกะเฮิรตซ์ กลับกลายเป็นสัญญาณ LSB

การกลับความถี่เช่นนี้สามารถนำมาใช้ในการเลือกไซน์แบนด์ร่วมกับทั้งสองวิธีแรก ไม่ว่า จะใช้วิธีใดในการเลือกไซน์แบนด์ก็ตาม เราจะต้องคำนึงถึงการกลับขั้วของ USB เป็น LSB (หรือ กลับกัน) ในกรณีวิธีสเตเทอโรไดนามิกอยู่เสมอ




รูปที่ 2.23 การสวิตช์เลือกไซน์แบนด์ 2 แบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.15 วิธีกำเนิดสัญญาณ SSB โดยการจัดเฟส

ข้อเสียของการใช้ไคร์แบนด์ฟิลเตอร์ก็คือ ฟิลเตอร์จำพวกนี้เป็นอุปกรณ์ที่มีราคาแพง แต่ก็มีวิธีกำเนิดสัญญาณอีกวิธีหนึ่ง ซึ่งไม่ได้ใช้ฟิลเตอร์แต่อาศัยหลักการจัดเฟสของสัญญาณมาหักล้างกันดังแสดงในรูปที่ 2.24



รูปที่ 2.24 การกำเนิดสัญญาณ SSB โดยวิธีจัดเฟส


จากแผนผังรูปที่ 2.24 สัญญาณเสียงจะถูกแยกเป็น 2 ส่วน ส่วนหนึ่งป้อนโดยตรงแก่วงจร BM_1 อีกส่วนหนึ่งผ่านวงจรเลื่อนเฟส 90 องศา แล้วป้อนให้วงจร BM_2 ในทำนองเดียวกัน สัญญาณพาหะ RF ก็แบ่งเป็น 2 ชุดเช่นกัน ชุดหนึ่งป้อนโดยตรงแก่ BM_1 อีกชุดหนึ่งผ่านวงจรเลื่อนเฟสไป 90 องศา ก่อนแล้วจึงป้อนแก่ BM_2

วงจร BM ทั้งสองจะกำจัดพาหะออก โดยให้เอาต์พุตเป็น DSBSC ออกมา เมื่อเอาต์พุตจาก BM ทั้งสองป้อนให้วงจรบวกสัญญาณจะได้เป็นสัญญาณ SSB ทั้งนี้เนื่องจากไคร์แบนด์ข้างหนึ่งจะเสริมกันแต่ไคร์แบนด์อีกข้างหนึ่งจะหักล้างกัน

ข้อเสียของวิธีกำเนิด SSB โดยจัดเฟสนี้ก็คือ ใช้วงจรที่ซับซ้อนกว่าและการปรับจูน ของวงจรจะต้องเที่ยงตรง (สมดุ) จริง ๆ มิฉะนั้นสัญญาณที่ได้จะมีความเพี้ยนและมีไคร์แบนด์ที่ไม่ต้องการเล็ดลอดออกมาได้

2.16 วิธีกำเนิดสัญญาณ SSB แบบวีเวอร์

วิธีกำเนิดสัญญาณอีกวิธีหนึ่งนิยมเรียกว่า วิธีวีเวอร์ (Weaver) ค้นพบในปี พ.ศ. 2493 โดยนาย ดี.เค. วีเวอร์ ใช้หลักการจัดเฟสเช่นเดียวกัน แต่สัญญาณเสียงจะถูกนำไปมอดูเลตบนพาหะรองเสียก่อน BM_1 และ BM_2 (รูปที่ 2.25) จะกำเนิดไซน์แบนด์ 2 ข้างของพาหะรอง F_0 โดยไซน์แบนด์ที่กำเนิดจาก BM_1 และ BM_2 มีเฟสต่างกัน 90 องศา ไซน์แบนด์ทั้ง 2 คู่จะผ่านการกรองเหลือเพียงไซน์แบนด์ด้านเดียว ป้อนให้แก่ BM_3 และ BM_4 ซึ่งจะกำเนิดไซน์แบนด์ 2 ข้างของพาหะ $f_c BM_3$ กำเนิดไซน์แบนด์ $(f_c + f_0 + - fm)$ กับ $(f_c - f_0 + fm)$ ที่เลื่อนเฟสไป +90 องศา และ -90 องศา ตามลำดับ ส่วน BM_4 กำเนิดไซน์แบนด์ $(f_c + f_0 + fm)$ กับ $(f_c - f_0 + fc)$ ซึ่งเลื่อนเฟสไป +90 องศา และ -90 องศา ตามลำดับ ไซน์แบนด์ตัวหลังจะมีเฟสต่างกัน 180 องศา เพื่อป้อนสู่วงจรบวกเพื่อหักล้างกัน แต่ไซน์แบนด์ตัวแรกมีเฟสต่างกัน เมื่อเข้าสู่วงจรบวกจะเสริมกัน เอาต์พุต จะกลายเป็นสัญญาณ SSB ที่มีความถี่ $(f_c + f_0 - fm)$ นั่นคือ เหมือนกับสัญญาณเสียงมอดูเลตบนพาหะที่มีความถี่ $(f_c + f_0)$ สังเกตว่า วิธีกำเนิดวีเวอร์นี้ใช้พาหะ 2 ตัว มีการมอดูเลต 2 ครั้ง ใช้วงจรบาลานซ์มอดูเลเตอร์ 4 ชุด จึงต้องใช้วงจรที่ซับซ้อนกว่า



รูปที่ 2.25 หลักการกำเนิดสัญญาณ SSB ด้วยวิธีวีเวอร์

2.17 วงจรขยายลิเนียร์

โดยปกติการกำเนิดสัญญาณ SSB จะกระทำในระดับสัญญาณค่าต่ำ ๆ (น้อยกว่า 1 วัตต์) ซึ่งเราจะต้องขยายกำลังให้สูงขึ้นก่อนที่จะส่งออกอากาศ **วงจรขยายกำลังที่ใช้ในการขยายสัญญาณ SSB จะต้องมีความเป็นลิเนียร์** มิฉะนั้นจะทำให้เกิดความเพี้ยนและอาจเกิดสัญญาณฮาร์โมนิกกับสัญญาณสปีวเรียด (Spurious) เล็ดลอดออกอากาศไปด้วย ซึ่งจะทำให้ไปรบกวนเครื่องรับอื่น ๆ

การขยายแบบลิเนียร์นี้ วงจรขยายที่ใช้จะต้องทำงานในคลาส A, AB หรือ B สำหรับคลาส AB กับ B.อาศัยปรากฏการณ์เรโซแนนซ์ (บางที่เรียกว่าคุณสมบัติฟลายวีล) ของวงจรเทงก์ในการสร้างสัญญาณ RF (เดิมสัญญาณ RF ในส่วนที่ถูกคัตออฟให้เต็มทั้งบวกและลบ) ส่วนวงจรขยายคลาส C นั้น ไม่สามารถนำมาใช้ขยายสัญญาณ SSB ได้เพราะความเพี้ยนสูงมาก วงจรขยายลิเนียร์ที่นิยมใช้ทั่วไปมักทำงานในคลาส AB หรือ B เพราะประสิทธิภาพสูงกว่าคลาส A

2.18 การคำนวณกำลังของ SSB

กำลังของเครื่องส่ง AM คำนวณได้จากกำลังอินพุตที่ป้อนให้แก่วงจรสุดท้ายในสถานะที่มีพาหะล้วน (นั่นคือไม่มีสัญญาณมอดูเลต) อย่างไรก็ตามในกรณีของเครื่องส่ง SSB เรามิได้ส่งคลื่นพาหะไป กำลังส่งจะเกิดขึ้น (หรือมีเอาต์พุต) ก็ต่อเมื่อมีสัญญาณเข้ามามอดูเลตเท่านั้น ดังนั้นการวัดกำลังส่งจึงต้องวัดในสถานะที่มีสัญญาณเข้ามามอดูเลต


ในรูปที่ 2.26 เอาต์พุตของเครื่องส่ง SSB จะให้รูปคลื่นตามที่แสดงไว้เมื่อมีเสียงพูด (Speech) เข้ามอดูเลต กำลังในช่วงยอดของสัญญาณเรียกว่า กำลังยอดของกรอบคลื่น (Peak envelope power หรือเรียกย่อ ๆ ว่า PEP) อย่างไรก็ตามคลื่นจะเกิดขึ้นแต่เฉพาะบางค่าในเสียงพูดเท่านั้น ดังนั้นเราจึงต้องหาทางกำหนดหลักเกณฑ์การวัดโดยเฉลี่ย ความจริงแล้วค่ากระแสแรงดันที่อ่านได้จากมิเตอร์ก็เป็นค่าเฉลี่ยอยู่แล้ว เพราะเข็มมิเตอร์ไม่สามารถตอบสนองต่อการเปลี่ยนแปลงพลันได้

การคำนวณ PEP จึงต้องทราบอัตราส่วนของยอดคลื่นและระดับคลื่นเฉลี่ยซึ่งไม่ค่อยสะดวก โดยเฉพาะเสียงพูดแต่ละคนไม่เหมือนกัน ฉะนั้นในทางปฏิบัติเราจึงนิยม **ใช้สัญญาณทดสอบสองโทน (two-tone test signal)** ซึ่งประกอบด้วยสัญญาณรูปไซน์ ความถี่อยู่ในย่าน


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่เสียง ห่างกันประมาณ 1000 เฮิรตซ์ เข้ามอดูเลตให้แก่เครื่องส่ง ฉะนั้นเอาต์พุตที่ได้จะมี ลักษณะดังรูปที่ 2.27

สัญญาณสองโทนนี้มีค่าอัตราส่วนค่ายอดต่อค่าเฉลี่ยเท่ากับ 2:1 ดังนั้นกำลังส่ง PEP จึงเป็น 2 เท่า ของกำลังอินพุต (เฉลี่ย) โดยทั่วไปอัตราส่วนค่ายอดของเสียงพูดตามปกติจะอยู่ในช่วง 1.5:1 ถึง 6 หรือ 7:1 ฉะนั้นการใช้สัญญาณสองโทนในการวัดค่ากำลังของเครื่องส่ง SSB จึงนับว่าค่อนข้างสมเหตุสมผล



รูปที่ 2.26 รูปคลื่นของสัญญาณ SSB เมื่อมอดูเลตด้วยเสียงพูด



รูปที่ 2.27 รูปคลื่นของสัญญาณ SSB เมื่อมอดูเลตด้วยสัญญาณสองโทน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.19 วิธีการสังเคราะห์ความถี่ (SYNTHESIZER)

ความจริงวงจรสังเคราะห์ความถี่ก็คือ วงจรที่ทำหน้าที่ผลิตสัญญาณความถี่ขนาดพอเหมาะ และให้มีความถี่ตามที่เรากำหนด (คือคำสั่งหรือโปรแกรมได้) การโปรแกรมสามารถทำได้โดยการ ตั้งสวิตช์หรือกดปุ่ม แต่ในปัจจุบันนิยมสั่งงานด้วยคอมพิวเตอร์

ช่วงความถี่ใช้งานของวงจรสังเคราะห์ความถี่จะจำกัดอยู่ในช่วงความถี่ที่แน่นอน แล้วแต่ การใช้งานและความละเอียดของความถี่ที่เปลี่ยนได้ที่ละขั้น เรียกว่า *เรโซลูชัน (resolution)*

วิธีสังเคราะห์ความถี่สามารถแบ่งออกได้เป็น 2 วิธีคือ


1. วิธีสังเคราะห์โดยตรง (direct synthesis) ซึ่งต้องใช้ความถี่หลายค่ามาผสมกัน เพื่อให้ได้ความถี่ที่ต้องการ โดยปกติต้องใช้แบริ่งกับความถี่หลายชุด ซึ่งในที่นี้จะไม่กล่าวถึง
2. วิธีสังเคราะห์โดยอ้อม (indirect synthesis) วิธีนี้อาศัยเฟสล็อกกลูป (phase locked loop เรียกย่อ ๆ ว่า PLL)

2.20 เฟสล็อกกลูป

เฟสล็อกกลูปเป็นระบบป้อนกลับที่บังคับให้วงจรออสซิลเลเตอร์มีความถี่หรือเฟสเปลี่ยนแปลงไปตามความถี่หรือเฟสของสัญญาณอ้างอิงภายนอก เฟสล็อกกลูปประกอบด้วยภาคสำคัญ 3 ภาคคือ

- ภาคเทียบเฟสหรือเฟสดีเทกเตอร์ (phase detector)
- ภาคลูปฟิลเตอร์ (loop filter)
- ภาค VCO

รูปที่ 2.28 ในที่นี้สมมติว่าเราต่อเอาต์พุตจากวงจร VCO



รูปที่ 2.28 แผนผังของเฟสล็อกลูป

สมมติว่ามีสัญญาณความถี่อ้างอิงภายนอกเป็นสัญญาณรายคาบ (periodic) เข้ามาที่อินพุต ภาคเทียบเฟสทำหน้าที่เปรียบเทียบเฟสระหว่างสัญญาณอ้างอิงกับสัญญาณจาก VCO เอาต์พุตที่ได้จากภาคเทียบเฟสดีเทกเตอร์จะเป็นแรงดันที่มีแอมพลิจูดเป็นสัดส่วนกับผลต่างในเฟสของสัญญาณทั้งสองที่ทำการเปรียบเทียบ แรงดันผลต่างนี้ป้อนไปให้วงจรลูปฟิลเตอร์ซึ่งเป็นฟิลเตอร์ชนิดโลพาสกรองเอาแต่เฉพาะความถี่ต่าง ๆ ที่ต้องการ เพื่อส่งไปควบคุมการออสซิลเลตของ VCO ต่อไป


เมื่อลูปอยู่ในสถานะล็อก (lock) ความถี่ของ VCO จะเท่ากับความถี่ของสัญญาณอินพุตพอดี อาจจะมีเฟสแตกต่างกันไป แต่ค่าเฟสที่แตกต่างนั้นจะมีค่าคงที่ (constant phase difference) ในกรณีที่มิใช่เฟสไม่ตรงกัน ภาคเฟสดีเทกเตอร์จะจ่ายแรงดันคลาดเคลื่อน (error voltage) ไปควบคุมการทำงานของ VCO เพื่อมิให้เฟสคลาดเคลื่อนจนกว่าจะเข้าสู่สถานะล็อก เอาต์พุตของ VCO จึงมีแอมพลิจูดคงที่เสมอ แต่ความถี่จะเปลี่ยนแปลงตามความถี่ของสัญญาณอินพุต

เราสามารถนำเฟสล็อกลูปไปใช้สังเคราะห์ (หรือผลิต) ความถี่ที่มีความเที่ยงตรงและเสถียรภาพเทียบเท่าสัญญาณอ้างอิงได้ วงจรนี้เรียกว่า วงจรสังเคราะห์ความถี่ ระบบสังเคราะห์ความถี่จะช่วยให้เราสามารถสังเคราะห์สัญญาณเอาต์พุต (จาก VCO) ให้มีความถี่ตามต้องการได้หลายความถี่ โดยมีความเที่ยงตรงและเสถียรภาพสูงเทียบเท่าคริสตอลออสซิลเลเตอร์

ความจริงเฟสล็อกลูปยังมีประโยชน์อื่นอีก เช่น ในการคิมอดสัญญาณ FM (หรือ PM) เนื่องจากเอาต์พุตของเฟสดีเทกเตอร์มีค่าสัมพันธ์กับการเปลี่ยนเฟสของคลื่นพาหะ

2.21 การใช้เฟสล็อกูปในการสังเคราะห์ความถี่

ไม่ว่าระบบสังเคราะห์ความถี่จะมีความซับซ้อนเพียงใด เมื่อพิจารณาลึกลงไปแล้วจะพบว่า มีเฟสล็อกูปเป็นหัวใจในการสังเคราะห์เสมอ รูปที่ 2.29 เป็นตัวอย่างของระบบสังเคราะห์ความถี่อย่างง่ายประกอบด้วย 5 ภาค คือ ภาค VCO เป็นออสซิลเลเตอร์กำเนิดสัญญาณเอาต์พุตของระบบสังเคราะห์ความถี่ ภาคหาร N ทำหน้าที่หารความถี่แบบตั้งโปรแกรมให้หารด้วยค่าตัวเลขตามต้องการได้ (programmable divider) ภาคกำเนิดความถี่อ้างอิง คริสตัลลออสซิลเลเตอร์หรือสัญญาณอื่น ๆ (reference generator) ภาคเทียบเฟสและภาคลูปฟิลเตอร์ซึ่งทำหน้าที่กรองเอาเฉพาะความถี่ต่ำไปใช้



รูปที่ 2.29 ระบบสังเคราะห์ความถี่อย่างง่าย

แผนผังในรูปที่ 2.29 จะเห็นว่า สัญญาณอินพุตของภาคเทียบเฟสมาจาก 2 แหล่งคือ จาก VCO มีความถี่เท่ากับ F_0/N และจากสัญญาณอ้างอิงมีความถี่เท่ากับ F_R เอาต์พุตจากการเปรียบเทียบก็คือผลต่างระหว่างสัญญาณ F_0/N กับ F_R ซึ่งจะกรองเฉพาะความถี่ต่ำเท่านั้น เพื่อบังคับการออสซิลเลตของวงจร VCO ให้ทำการปรับแก้ความถี่ (หรือเฟส) ให้ตรง จนกว่าความถี่ของสัญญาณทั้งสองจะเท่ากัน

ในสถานะล็อก (lock) ความถี่ของ VCO เมื่อผ่านวงจรหาร N จะเท่ากับความถี่อ้างอิง นั่นคือ

$$F_0 = NF_R$$

(คำนวณ จาก $F_0/N = F_R$ ที่วงจรเทียบเฟสค่าปกติ)

กล่าวอีกนัยหนึ่งว่า เฮตซ์พุตจะมีความถี่เป็น N เท่าของความถี่อ้างอิง สมมติว่า $F_R = 1$ กิโลเฮิร์ตซ์ $N = 1000$ จะได้ $F_0 = 1$ เมกะเฮิร์ตซ์ ถ้า N เพิ่มขึ้นทีละ 1 เป็น 1001, 1002, 1003..... ค่า F_0 จะเพิ่มขึ้นทีละ 1 กิโลเฮิร์ตซ์ไปเรื่อย ๆ เป็น 1001, 1002, 1003..... เมกะเฮิร์ตซ์ตามลำดับ


ขอให้สังเกตว่า เฟสล็อกกลุ่ดังกล่าว สามารถผลิตความถี่ได้เฉพาะในช่วงความถี่ที่วงจร VCO และวงจรหาร N สามารถทำงานได้เท่านั้น และตัวเลขในการหาร (คือ N) ย่อมเป็นตัวเลขจำนวนเต็มเสมอ

2.22 รูปแบบของการสังเคราะห์ความถี่

การสังเคราะห์ความถี่มีอยู่หลายแบบ ตัวอย่างที่จะกล่าวถึงต่อไปนี้เป็นหน่วยสังเคราะห์ความถี่ ซึ่งมีขั้นตอนการตั้งความถี่ขึ้นละ f_r เท่ากับความถี่อ้างอิง

2.22.1 PLL แบบโดยตรง


วิธีการสังเคราะห์ความถี่วิธีนี้ ใช้ PLL แบบโดยตรง นับว่าเป็นวิธีที่ง่าย ความถี่เฮตซ์พุตมีค่าเป็น N เท่าของความถี่อ้างอิง (รูปที่ 2.30) ในที่นี้ VCO ต้องสามารถทำงานได้ตลอดย่านความถี่เฮตซ์พุต ความถี่อาจจะขึ้นไปได้ถึง 200 เมกะเฮิร์ตซ์ อย่างไรก็ตาม วงจรนับที่โปรแกรม ตัวหาร N นั้นมีราคาแพง เราจึงจำเป็นต้องปรับปรุงวิธีสังเคราะห์ความถี่เป็นแบบอื่น



รูปที่ 2.30 PLL แบบโดยตรง

2.22.2 PLL แบบคูณความถี่

สังเกตว่าในรูปที่ 2.31 เราหารความถี่อ้างอิง f_r ลง 9 เท่า ก่อนที่จะป้อนให้แก่วงจรเฟสดีเทกเตอร์ และเอาต์พุตจาก VCO ก็คูณความถี่ขึ้นไป 9 เท่า วิธีนี้ช่วงสเกลการทำงานของวงจรหาร N ลง แต่ก็ทำให้ผลตอบสนองการเปลี่ยนแปลงความถี่ของ PLL ช้าลง เนื่องจากความถี่ที่ใช้ในการเทียบเฟสต่ำลง




รูปที่ 2.31 PLL แบบคูณความถี่

2.22.3 PLL แบบพริสเกลเลอร์

PLL ในรูปที่ 2.32 ใช้วิธีหารความถี่อ้างอิง f_r ลง P เท่า ก่อนที่จะให้แก่วงจรเฟสดีเทกเตอร์ และใช้วิธีคูณความถี่ขึ้นไป P เท่าภายในลูบ แทนที่จะคูณความถี่ภายนอกลูบดังเช่น PLL แบบคูณความถี่ วงจร VCO ในกรณีนี้ต้องทำงานขึ้นไปถึงความถี่ใช้งาน โดยไม่ต้องมีวงจร มัลติพลาย


วงจรนับหาร P เป็นชุดวงจรฟลิปฟล็อปธรรมดา ซึ่งตัวหารกำหนดไว้ตายตัวและสามารถทำงานที่ความถี่สูงได้ เราเรียกว่า วงจรพริสเกลเลอร์ ส่วนวงจรนับหาร N ซึ่งโปรแกรมตัวหารได้นั้น ทำงานที่ความถี่ต่ำลงเช่นเดียวกับ PLL ในรูปที่ 2.31



รูปที่ 2.32 PLL แบบพริสเกลเลอร์

2.2.2.4 PLL แบบพริสเกลเลอร์ สองโมดูลัส


PLL ในรูปที่ 2.33 ใช้พริสเกลเลอร์เช่นเดียวกับ PLL ในรูปที่ 2.32 เว้นแต่วงจรพริสเกลเลอร์นี้มีใช้เป็นวงจรรับ ซึ่งหารค่าตายตัว P แต่เป็นวงจรรับซึ่งตัวหารเปลี่ยนค่าได้ ระหว่าง P กับ $P+1$ เราเรียกพริสเกลเลอร์แบบนี้ว่า พริสเกลเลอร์สองโมดูลัส (เลือกตัวหาร P ก็ได้ หรือจะเลือก $P+1$ ก็ได้) วงจรรับหาร N ซึ่งโปรแกรมตัวหารได้นั้น ทำงานที่ความถี่ต่ำลง



รูปที่ 2.33 PLL แบบพริสเกลเลอร์สองโมดูลัส

2.22.5 PLL แบบมิกซิงนอกloop


PLL ในรูปที่ 2.34 อาศัยความถี่อีกความถี่หนึ่งเพื่อผสม (มิกซ์) กับความถี่ VCO ให้เอาต์พุตของ PLL มีความถี่สูงขึ้น ในที่นี้เราปรับชั้นความถี่ได้ชั้นละ f_r เท่ากับความถี่อ้างอิง และความถี่เอาต์พุต เท่ากับผลรวมความถี่ที่นำมามิกซ์กับความถี่จาก VCO



รูปที่ 2.34 PLL แบบมิกซิงนอกloop

2.22.6 PLL แบบมิกซิงในloop

PLL ในรูปที่ 2.35 เป็นการมิกซ์อีกแบบหนึ่ง ซึ่งนำการมิกซ์มาไว้ในloop สัญญาณจาก VCO และความถี่มิกซ์ f_m จะบีตกันได้ความถี่ต่ำลง แล้วจึงป้อนสู่วงจรนับหาร N ความถี่เอาต์พุต เท่ากับผลรวมของความถี่ที่นำมามิกซ์ f_m กับความถี่ VCO เช่นเดียวกับรูปที่ 2.34



รูปที่ 2.35 PLL แบบมิกซิงในloop

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเฉพาะเท่านั้น ไม่ควรนำเอกสารนี้ไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.23 คุณสมบัติของวงจรสังเคราะห์ความถี่

นอกจากวงจรสังเคราะห์ความถี่จะต้องมีคุณสมบัติเกี่ยวกับช่วงความถี่ (frequency range) ที่ต้องผลิตและเรโซลูชันระหว่างขั้นแล้ว คุณสมบัติอื่น ๆ ของวงจรสังเคราะห์ความถี่ก็มีความสำคัญสำหรับเครื่องรับส่งวิทยุอีกด้วย ดังจะได้อธิบายต่อไปนี้


โดยปกติวงจรสังเคราะห์ความถี่จะสามารถกำเนิดสัญญาณเพียงสัญญาณเดียว แต่เลือกความถี่ได้หลายค่า (ในช่วงความถี่ใช้งาน) และมีความละเอียดของความถี่ขึ้นอยู่กับเรโซลูชัน ในกรณีที่เราเปลี่ยนความถี่จากค่าหนึ่งไปยังอีกค่าหนึ่ง วงจรสังเคราะห์ความถี่จะต้องเปลี่ยนตามได้เร็วทันที กล่าวอีกนัยหนึ่งคือ ล็อกความถี่ได้ในเวลาอันรวดเร็ว นั่นคือ ช่วงเวลาล็อก (lock-up time) สั้น คุณสมบัติการล็อกความถี่ใหม่ได้รวดเร็วนี้มีความจำเป็นอย่างยิ่งสำหรับเครื่องรับส่งวิทยุ โดยเฉพาะในระหว่างการเปลี่ยนจากสถานะส่ง (รับ) มาเป็นสถานะรับ (ส่ง) หรือในกรณีการสแกนความถี่

วงจรสังเคราะห์ความถี่ที่ดีจะต้องผลิตสัญญาณความถี่เดียว โดยปราศจากความถี่แปลกปลอมต่าง ๆ คุณสมบัตินี้เรียกว่า *ความบริสุทธิ์ของสเปกตรัม (spectrum purity)* นั่นคือ ความถี่ฮาร์มอนิกและสปีวเรียส ต่าง ๆ จะต้องถูกกำจัดให้เหลือน้อยที่สุด นอกจากนั้นนอยส์จากวงจรออสซิลเลเตอร์ จะทำให้วงจรสังเคราะห์ความถี่มีความถี่ไม่บริสุทธิ์ ไม่ใช่เพียงความถี่เดียว (ดูรูปที่ 2.36) ในช่วงใกล้เคียงกับความถี่ที่ต้องการ นอยส์ดังกล่าวนี้เรียกว่า *เฟสเนอยส์ (phase noise)*

ความเที่ยงตรง (accuracy) และ *เสถียรภาพ (stability)* ทางความถี่ของวงจรสังเคราะห์ความถี่ขึ้นอยู่กับสัญญาณอ้างอิง โดยทั่วไปสัญญาณอ้างอิงมักจะเป็นวงจรออสซิลเลเตอร์ชนิดใช้แร่บังกัมความถี่ ฉะนั้นวงจรสังเคราะห์ความถี่จะมีเสถียรภาพและความเที่ยงตรงทางความถี่เทียบเท่ากับคริสตัลออสซิลเลเตอร์



(ก) เอาต์พุตมีเฟสเนอยส์



(ข) เอาต์พุตที่บริสุทธิ์

รูปที่ 2.36 เฟสเนอยส์ปรากฏเป็นความถี่แปลกปลอมในบริเวณใกล้ ๆ กับความถี่เอาต์พุต


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่หรือใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3


การสร้าง FDM โดยใช้ SSB และผลการทดลอง

ดังที่กล่าวมาแล้วว่า การสร้าง FDM โดยใช้ SSB เป็นวิธีที่สามารถทำให้ประหยัดพลังงานในการส่ง นอกจากนั้นแล้วยังทำให้แบนวิธแคบจึงสามารถเพิ่มช่องสัญญาณในการส่งได้มากช่อง และเป็นวิธีการที่ดีที่สุด(ในข้อดีที่กล่าวมาแล้วข้างต้น)ของการส่งแบบ AM ทั้ง 3 วิธี ซึ่งได้แก่ DSBFC (Double-Sideband Full Carrier Modulate) ,DSB (Double-Sideband Suppressed Carrier Modulate) ,และ SSB (Single-Sideband Suppressed Carrier Modulate) โดยจะใช้ความถี่ของ Carrier มีค่า 40 kHz, 50 kHz, 60 kHz, 70 kHz, 80 kHz, และ 90 kHz โดยใช้ย่านความถี่เสียงไม่เกิน 4 kHz ดังสเปกตรัมในรูปที่ 3.1



รูปที่ 3.1 แสดงสเปกตรัมของ FDM โดยใช้การส่งแบบ SSB

เพื่อที่จะทำให้สัญญาณที่เอาพุดต์ในแต่ละช่องสัญญาณออกมาเป็นสัญญาณเพียงซีกใดซีกหนึ่ง (Upper Sideband หรือ Lower Sideband) จึงต้องมีวิธีการกำจัดซึ่งเป็นไปตามบล็อกไดอะแกรมดังรูปที่ 3.2



รูปที่ 3.2 แสดงบล็อกไดแกรมของระบบ SSB

จากรูปที่ 3.2 ซึ่งจะเห็นว่าประกอบไปด้วย วงจร Balanced Modulators และวงจร Phase Shift อย่างละ 2 วงจร เป็นตัวหลักในการทำงานนี้ จากบล็อกไดอะแกรมสมมติว่าชุด Modulator ทั้งสองชุดทำงานเราจะเห็นได้ว่า

$$\begin{aligned}
 V_1 &= A \sin \omega_m t + B [\cos(\omega_c t + 90^\circ) - \omega_m t] \\
 &\quad - B [\cos(\omega_c t + 90^\circ) + \omega_m t] \\
 &= A \sin \omega_m t + B \cos(\omega_c t - \omega_m t + 90^\circ) \\
 &\quad - B \cos(\omega_c t + \omega_m t + 90^\circ)
 \end{aligned}$$

$$\begin{aligned}
 V_2 &= A \sin(\omega_m t + 90^\circ) + B \cos[\omega_c t - (\omega_m t + 90^\circ)] \\
 &\quad - B \cos[\omega_c t + (\omega_m t + 90^\circ)] \\
 &= A \sin(\omega_m t + 90^\circ) + B \cos(\omega_c t - \omega_m t - 90^\circ) \\
 &\quad - B \cos(\omega_c t + \omega_m t + 90^\circ)
 \end{aligned}$$


$$\begin{aligned}
 V_0 &= V_1 + V_2 = -2B \cos(\omega_c t + \omega_m t + 90^\circ) \\
 &\quad + C \sin(\omega_m t + \theta)
 \end{aligned}$$

ในเทอมของ $\sin(\omega_m t + \theta)$ ปกติจะถูกตัดออก ด้วยเหตุที่ว่าความถี่ของมันมีค่าน้อยกว่า


ω_c

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งวงจรในแต่ละบล็อกได้อะแกรมสามารถแสดงได้ดังต่อไปนี้




รูปที่ 3.3 แสดงวงจร Wide Band Active Phase Shift




รูปที่ 3.4 แสดงวงจร Carrier Oscillator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.5 แสดงวงจร Carrier Phase Shift 90°




รูปที่ 3.6 แสดงวงจร Balanced Modulator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการทดลองวงจรเราจะได้ผลการทดลองในส่วนเอาต์พุตของภาค phase shift 90° ของสัญญาณ AF แสดงได้ดังรูปที่ 3.7, 3.8 และ 3.9 ตามลำดับ ในที่นี้เราจะแสดงสัญญาณที่ถูก shift ไป 90° ไว้ด้วยกัน 3 ความถี่ได้แก่ความถี่ค่าประมาณ 1 kHz, 5 kHz และ 10 kHz




รูปที่ 3.7 แสดงเอาต์พุตของส่วน phase shift 90° ของสัญญาณ AF ที่ความถี่ประมาณ 1 kHz




รูปที่ 3.8 แสดงเอาต์พุตของส่วน phase shift 90° ของสัญญาณ AF ที่ความถี่ประมาณ 5 kHz

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของบริษัทฯ เพื่อใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่โดยไม่ขออนุญาต
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.9 แสดงเอาต์พุตของส่วน phase shift 90° ของสัญญาณ AF ที่ความถี่ประมาณ 10 k



รูปที่ 3.10 แสดงสัญญาณที่ผ่าน Balanced Modulate แล้ว

เอกสารนี้เป็นเอกสารที่สำนักงานวิจัยการใช้น้ำมันเพื่อการศึกษาน้ำมัน เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.11 แสดงสัญญาณที่ผ่านภาค Adder แล้ว

ผลจากการวัดสัญญาณจากช่องสัญญาณแต่ละช่องปรากฏว่า เกิดปัญหาในส่วนของ Phase Shift 90° ซึ่งในย่านความถี่เสียง 20 Hz ถึง 20 kHz ทำการเลื่อนเฟส 90° ให้ได้ตลอดนั้นทำได้ยากมาก


บทที่ 4

การสร้าง FDM โดยใช้ DSB และผลการทดลอง


ถึงแม้ว่าการส่งสัญญาณแบบ SSB จะเป็นการส่งที่ใช้ความถี่และพลังงานอย่างคุ้มค่าที่สุดก็ตาม แต่ปัญหาที่เกิดขึ้นในการส่งแบบ SSB นั้นก็มีอยู่ ดังที่ได้กล่าวมาแล้วว่า การที่จะทำการ Shift Phase 90° ให้ตลอดย่านสัญญาณเสียงนั้นทำได้ยากมาก จึงได้หันมาใช้ในการส่งแบบ DSB แทน โดยแต่ละช่องสัญญาณจะใช้วงจร Balance Modulator , วงจร Phase Locked Loop ร่วมกับวงจรหาร โดยมีความถี่ 20 kHz เป็นความถี่ Pilot ย่านความถี่เสียงไม่เกิน 4 kHz ซึ่งใช้ความถี่ Carrier ของแต่ละช่องสัญญาณเป็น 40 kHz, 60 kHz, 80 kHz, 100 kHz, 120 kHz และ 140 kHz และที่ภาครับจะใช้วงจร Band Pass Filter แยกความถี่ 20 kHz ออกมาเพื่อใช้สร้าง Carrier โดยใช้ Phase Locked Loop และวงจรหารเหมือนภาคส่งเพื่อป้อนให้กับวงจร Demodulator ซึ่งสเปกตรัมของสัญญาณแต่ละช่องเป็นดังรูปที่ 4.1



รูปที่ 4.1 แสดงฟรีแควนซีสเปกตรัมของ FDM โดยใช้การส่งแบบ DSB




รูปที่ 4.2 แสดงบล็อกไดอะแกรมในภาคส่งของ FDM




รูปที่ 4.3 แสดงบล็อกไดอะแกรมในภาครับของ FDM


โดยมีวงจรในแต่ละบล็อกไดอะแกรมดังต่อไปนี้




รูปที่ 4.4 แสดงวงจร Oscillator Square Wave 20 kHz




รูปที่ 4.5 แสดงวงจรเฟสล็อก

รูปที่ 4.6 แสดงวงจร Lowpass Filter ($f_c = 4K$)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.7 แสดงวงจร Balance Modulator



รูปที่ 4.8 แสดงวงจร Bandpass Filter 20kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.9 แสดงวงจร Detector

ผลการทดลองใช้งาน FDM โดยการป้อนสัญญาณจากฟังก์ชันเจนเนอเรเตอร์ (Function Generator) เพื่อตรวจสอบถึงการส่งจากจุดเริ่มต้นถึงจุดสุดท้ายว่าได้รับสัญญาณที่มีความถูกต้องมากน้อยเพียงใด และสัญญาณในแต่ละช่องสัญญาณ (Channel) มีการรบกวนกันหรือไม่ ผลที่ได้เป็นที่น่าสนใจ กล่าวคือ สามารถรับสัญญาณได้ดี โดยมีความผิดเพี้ยนและการรบกวนข้ามช่องสัญญาณเพียงเล็กน้อยเท่านั้น ซึ่งจากการทดลองป้อนสัญญาณ โดยใช้สัญญาณเสียงจากแหล่งจ่ายจริง คือใช้ วิทยุ เพื่อส่งในแต่ละช่องสัญญาณ ผลปรากฏว่าเป็นที่น่าสนใจเป็นอย่างยิ่ง เสียงที่ได้มีคุณภาพเสียงอยู่ในขั้นดี ไม่มีการรบกวน (จากการฟัง) ดังนั้นผลจากการวัดในแต่ละช่องสัญญาณดังแสดงในตารางต่อไปนี้

ความถี่ (f)	CH 1		CH 2		CH 3		CH 4		CH 5		CH 6	
	V_{01} (V_{p-p})	dB Loss (dB)	V_{01} (V_{p-p})	dB Loss (dB)	V_{01} (V_{p-p})	dB Loss (dB)	V_{01} (V_{p-p})	dB Loss (dB)	V_{01} (V_{p-p})	dB Loss (dB)	V_{01} (V_{p-p})	dB Loss (dB)
1kHz	3.4	0	350m	-24.6	270m	-12.6	300m	-30.6	300m	-16.7	200m	-35.1
3kHz	2.4	0	200m	-27.6	200m	-13.6	240m	-27.6	100m	-18.1	200m	-33.6

ตารางที่ 4.1 ป้อนสัญญาณที่ Channel 1 มีค่า $V_{in} = 400 \text{ mV}_{p-p}$, $V_{carrier} = 700 \text{ mV}_{p-p}$ การดำเนินการเป็นเอกสารต้นฉบับเอกสารที่ส่งในวิชาสำหรับการแข่งขันเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่โดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ (Hz)	CH 1		CH 2		CH 3		CH 4		CH 5		CH 6	
	V_{01}	dB	V_{01}	dB	V_{01}	dB	V_{01}	dB	V_{01}	dB	V_{01}	dB
	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)
1 kHz	200m	-18.7	3	0	180m	-23.5	180m	-24.9	240m	-11.5	200m	-29.5
3 kHz	100m	-19.1	1.8	0	80m	-20.0	120m	-21.0	200m	-9.5	130m	-24.3

ตารางที่ 4.2 ป้อนสัญญาณที่ Channel 2 มีค่า $V_{in} = 400 \text{ mV}_{p-p}$, $V_{carrier} = 700 \text{ mV}_{p-p}$

ความถี่ (Hz)	CH 1		CH 2		CH 3		CH 4		CH 5		CH 6	
	V_{01}	dB	V_{01}	dB	V_{01}	dB	V_{01}	dB	V_{01}	dB	V_{01}	dB
	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)
1 kHz	800m	-21.5	200m	-25.0	3.2	0	200m	-25.5	230m	-12.0	220m	-30.1
3 kHz	500m	-20.8	180m	-28.8	2.2	0	160m	-26.9	200m	-37.3	180m	-30.0

ตารางที่ 4.3 ป้อนสัญญาณที่ Channel 3 มีค่า $V_{in} = 400 \text{ mV}_{p-p}$, $V_{carrier} = 700 \text{ mV}_{p-p}$

ความถี่ (Hz)	CH 1		CH 2		CH 3		CH 4		CH 5		CH 6	
	V_{01}	dB	V_{01}	dB	V_{01}	dB	V_{01}	dB	V_{01}	dB	V_{01}	dB
	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)
1 kHz	100m	-21.0	170m	-25.5	200m	-24.6	3.4	0	100m	-25.5	100m	-25.5
3 kHz	100m	-19.2	160m	-25.3	100m	-22.8	2.2	0	100m	-21.7	90m	-25.3

ตารางที่ 4.4 ป้อนสัญญาณที่ Channel 4 มีค่า $V_{in} = 400 \text{ mV}_{p-p}$, $V_{carrier} = 700 \text{ mV}_{p-p}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ (f)	CH 1		CH 2		CH 3		CH 4		CH 5		CH 6	
	V_{01}	dB	V_{01}	dB	V_{01}	dB	V_{01}	dB	V_{01}	dB	V_{01}	dB
	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)
1 kHz	500m	-21.0	800m	-23.0	50m	-23.4	180m	-30.6	3.4	0	200m	-27.6
3 kHz	300m	-27.6	600m	-21.6	30m	-21.6	180m	-27.6	2.4	0	175m	-26.0

ตารางที่ 4.5 ป้อนสัญญาณที่ Channel 5 มีค่า $V_{in} = 400 \text{ mV}_{p-p}$, $V_{carrier} = 700 \text{ mV}_{p-p}$

ความถี่ (f)	CH 1		CH 2		CH 3		CH 4		CH 5		CH 6	
	V_{01}	dB	V_{01}	dB	V_{01}	dB	V_{01}	dB	V_{01}	dB	V_{01}	dB
	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)	(V_{p-p})	Loss (dB)
1 kHz	60m	-24.1	100m	-24.1	40m	-23.3	180m	-30.0	140m	-24.1	3.2	0
3 kHz	50m	-20.8	110m	-24.6	70m	-21.7	120m	-30.0	120m	-22.0	2.2	0

ตารางที่ 4.6 ป้อนสัญญาณที่ Channel 6 มีค่า $V_{in} = 400 \text{ mV}_{p-p}$, $V_{carrier} = 700 \text{ mV}_{p-p}$

บทที่ 5

สรุปผลและวิจารณ์

ปริญญานิพนธ์นี้ใช้ประกอบด้วย

1. ศึกษาการส่งสัญญาณและการมอดูเลต (Modulation) ในแบบต่าง ๆ ถึงข้อดีและข้อเสีย เพื่อเลือกทางที่ดีที่สุด ซึ่งผลสรุปขั้นสุดท้ายก็คือ การเลือกการส่งแบบ DSB เหตุผลที่เลือกการส่งแบบนี้ ก็เพราะเหตุผลที่กล่าวมาแล้วคือ การที่ไม่สามารถ Shift Phase 90° ตลอดย่านความถี่สัญญาณเสียง 20 Hz ถึง 20 kHz ได้

2. ออกแบบสร้างระบบส่ง-รับ ทั้งระบบ เพื่อเลือกวงจรและอุปกรณ์ที่จะดำเนินงานในทางเลือกที่ดีที่สุด โดยมีการปรับปรุงและเปลี่ยนแปลงวงจรในภาคต่าง ๆ เพื่อให้มีคุณภาพและมีเสถียรภาพดีขึ้น ซึ่ง FDM ชุดนี้สามารถส่งสัญญาณได้ 6 ช่องสัญญาณ (Channel) ไปในสายส่งสัญญาณเพียงเส้นเดียว

แนวทางในการพัฒนาต่อ

1. พัฒนาวงจรให้มีคุณภาพและเสถียรภาพดีขึ้นกว่าเดิม
2. พัฒนาระบบการส่งให้เป็นแบบไม่ใช้สายอาจเป็นการใช้คลื่นที่มีสัญญาณความถี่ FDM ส่งออกอากาศ ทำให้ไม่ต้องใช้สายส่งสัญญาณเลย
3. ออกแบบโปรแกรมหรือชุดเลือกช่องสัญญาณ โดยอาจใช้โปรแกรมคอมพิวเตอร์ หรือ โลจิกในการเลือก

ภาคผนวก

รายละเอียดของอุปกรณ์บางประเภทที่ใช้ในการทำโครงการ ซึ่งอุปกรณ์ได้แก่

- MC 1496
- 74HC/HCT 4046A



MC 1496

BALANCED MODULATOR/ DEMODULATOR

These devices were designed for use where the output voltage is a product of an input voltage (signal) and a switching function (carrier). Typical applications include suppressed carrier and amplitude modulation, synchronous detection, FM detection, phase detection, and chopper applications. See Motorola Application Note AN531 for additional design information.

- Excellent Carrier Suppression — 65 dB typ @ 0.5 MHz
— 50 dB typ @ 10 MHz
- Adjustable Gain and Signal Handling
- Balanced Inputs and Outputs
- High Common Mode Rejection — 85 dB typ




FIGURE 1 —
SUPPRESSED CARRIER
OUTPUT WAVEFORM




FIGURE 2 —
SUPPRESSED CARRIER
SPECTRUM





FIGURE 3 —
AMPLITUDE MODULATION
OUTPUT WAVEFORM

BALANCED
MODULATOR/DEMODULATOR

L SUFFIX
CERAMIC PACKAGE
CASE 632



D SUFFIX
PLASTIC PACKAGE
CASE 751A
(SO-14)



P SUFFIX
PLASTIC PACKAGE
CASE 646


PIN ASSIGNMENTS

Signal Input	1	14	V _{EE}
Gain Adjust	2	13	NC
Gain Adjust	3	12	Output
Signal Input	4	11	NC
Bias	5	10	Carrier Input
Output	6	9	NC
NC	7	8	Input Carrier

ORDERING INFORMATION

Device	Temperature Range	Package
MC1496D	0°C to +70°C	SO-14
MC1496L		Ceramic DIP
MC1496P		Plastic DIP
MC1596L	-55°C to -125°C	Ceramic DIP

FIGURE 4 — AMPLITUDE MODULATION SPECTRUM



MC1496, MC1596

MAXIMUM RATINGS* ($T_A = +25^\circ\text{C}$ unless otherwise noted)

Rating	Symbol	Value	Unit
Applied Voltage ($V_5 - V_8, V_{10} - V_1, V_{12} - V_8, V_{12} - V_{10}, V_8 - V_4, V_8 - V_1, V_{10} - V_4, V_6 - V_{10}, V_2 - V_5, V_3 - V_5$)	ΔV	30	Vdc
Differential Input Signal	$V_8 - V_{10}, V_4 - V_1$	± 5.0 $\pm (5 - I_S R_E)$	Vdc
Maximum Bias Current	I_S	10	mA
Thermal Resistance, Junction to Air Ceramic Dual In-Line Package Plastic Dual In-Line Package Metal Package	$R_{\theta JA}$	100 100 160	$^\circ\text{C/W}$
Operating Temperature Range	T_A	0 to $+70$ -55 to $+125$	$^\circ\text{C}$
Storage Temperature Range	T_{stg}	-65 to $+150$	$^\circ\text{C}$

ELECTRICAL CHARACTERISTICS ($V_{CC} = -12\text{ Vdc}, V_{EE} = -8.0\text{ Vdc}, I_S = 1.0\text{ mA}, R_L = 3.9\text{ k}\Omega, R_E = 1.0\text{ k}\Omega, T_A = -25^\circ\text{C}$, all input and output characteristics are single-ended, unless otherwise noted.)

Characteristic	Fig.	Note	Symbol	MC1596			MC1496			Unit
				Min	Typ	Max	Min	Typ	Max	
Carrier Feedthrough $V_C = 60\text{ mV(rms)}$ sine wave and offset adjusted to zero $f_C = 10\text{ kHz}$ $V_C = 300\text{ mVp-p}$ square wave: offset adjusted to zero offset not adjusted $f_C = 1.0\text{ kHz}$ $f_C = 1.0\text{ kHz}$	5	1	VCFT	—	40 140	—	—	40 140	—	$\mu\text{V(rms)}$ mV(rms)
Carrier Suppression $I_S = 10\text{ kHz}, 300\text{ mV(rms)}$ $f_C = 500\text{ kHz}, 60\text{ mV(rms)}$ sine wave $f_C = 10\text{ MHz}, 60\text{ mV(rms)}$ sine wave	5	2	VCS	50 —	65 50	—	40 —	65 50	—	dB %
Transadmittance Bandwidth (Magnitude) ($R_L = 50\text{ ohms}$) Carrier Input Port, $V_C = 60\text{ mV(rms)}$ sine wave $I_S = 1.0\text{ kHz}, 300\text{ mV(rms)}$ sine wave Signal Input Port, $V_S = 300\text{ mV(rms)}$ sine wave $ V_C = 0.5\text{ Vdc}$	8	8	BW _{3dB}	—	300	—	—	300	—	MHz
Signal Gain $V_S = 100\text{ mV(rms)}, f = 1.0\text{ kHz}; V_C = 0.5\text{ Vdc}$	10	3	A _{VS}	2.5	3.5	—	2.5	3.5	—	V/V
Single-Ended Input Impedance, Signal Port, $f = 5.0\text{ MHz}$ Parallel Input Resistance Parallel Input Capacitance	6	—	r_{ip} C_{ip}	—	200 2.0	—	—	200 2.0	—	$\text{k}\Omega$ pF
Single-Ended Output Impedance, $f = 10\text{ MHz}$ Parallel Output Resistance Parallel Output Capacitance	6	—	r_{op} C_{op}	—	40 5.0	—	—	40 5.0	—	$\text{k}\Omega$ pF
Input Bias Current $I_{bS} = \frac{I_1 + I_4}{2}, I_{bC} = \frac{I_3 + I_{10}}{2}$	7	—	I_{bS} I_{bC}	—	12 12	25 25	—	12 12	30 30	μA
Input Offset Current $I_{iOS} = I_{i1} - I_{i4}; I_{iOC} = I_{i3} - I_{i10}$	7	—	I_{iOS} I_{iOC}	—	0.7 0.7	5.0 5.0	—	0.7 0.7	7.0 7.0	μA
Average Temperature Coefficient of Input Offset Current ($T_A = -55^\circ\text{C}$ to $+125^\circ\text{C}$)	7	—	$ TC_{iOC} $	—	2.0	—	—	2.0	—	$\text{nA}/^\circ\text{C}$
Output Offset Current ($I_{g1} - I_{g4}$)	7	—	I_{iOC}	—	14	50	—	14	80	μA
Average Temperature Coefficient of Output Offset Current ($T_A = -55^\circ\text{C}$ to $+125^\circ\text{C}$)	7	—	$ TC_{iOC} $	—	30	—	—	30	—	$\text{nA}/^\circ\text{C}$
Common-Mode Input Swing, Signal Port, $I_S = 1.0\text{ kHz}$	9	4	CMV	—	5.0	—	—	5.0	—	V _{p-p}
Common-Mode Gain, Signal Port, $I_S = 1.0\text{ kHz}$ $ V_C = 0.5\text{ Vdc}$	9	—	ACM	—	-85	—	—	-85	—	dB
Common-Mode Quiescent Output Voltage (Pin 6 or Pin 9)	10	—	V_{out}	—	8.0	—	—	8.0	—	V _{p-p}
Differential Output Voltage Swing Capability	10	—	V_{out}	—	8.0	—	—	8.0	—	V _{p-p}
Power Supply Current $I_{g1} - I_{i2}$ I_{i4}	7	6	I_{CC} I_{EE}	—	2.0 3.0	3.0 4.0	—	2.0 3.0	4.0 5.0	mA
DC Power Dissipation	7	5	P_D	—	33	—	—	33	—	mW

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1496, MC1596

GENERAL OPERATING INFORMATION

Carrier Feedthrough

Carrier feedthrough is defined as the output voltage at carrier frequency with only the carrier applied (signal voltage = 0).

Carrier null is achieved by balancing the currents in the differential amplifier by means of a bias trim potentiometer (R_1 of Figure 5).

Carrier Suppression

Carrier suppression is defined as the ratio of each sideband output to carrier output for the carrier and signal voltage levels specified.

Carrier suppression is very dependent on carrier input level, as shown in Figure 22. A low value of the carrier does not fully switch the upper switching devices, and results in lower signal gain, hence lower carrier suppression. A higher than optimum carrier level results in unnecessary device and circuit carrier feedthrough, which again degenerates the suppression figure. The MC1596 has been characterized with a 50 mV(rms) sinewave carrier input signal. This level provides optimum carrier suppression at carrier frequencies in the vicinity of 500 kHz, and is generally recommended for balanced modulator applications.

Carrier feedthrough is independent of signal level, V_S . Thus carrier suppression can be maximized by operating with large signal levels. However, a linear operating mode must be maintained in the signal-input transistor pair — or harmonics of the modulating signal will be generated and appear in the device output as spurious sidebands of the suppressed carrier. This requirement places an upper limit on input-signal amplitude (see Figure 20). Note also that an optimum carrier level is recommended in Figure 22 for good carrier suppression and minimum spurious sideband generation.

At higher frequencies circuit layout is very important in order to minimize carrier feedthrough. Shielding may be necessary in order to prevent capacitive coupling between the carrier input leads and the output leads.

Signal Gain and Maximum Input Level

Signal gain (single-ended) at low frequencies is defined as the voltage gain,

$$A_{VS} = \frac{V_O}{V_S} = \frac{R_L}{R_E + 2r_e} \quad \text{where } r_e = \frac{26 \text{ mV}}{I_S \text{ (mA)}}$$

A constant dc potential is applied to the carrier input terminals to fully switch two of the upper transistors "on" and two transistors "off" ($V_C = 0.5 \text{ Vdc}$). This in effect forms a cascode differential amplifier.

Linear operation requires that the signal input be below a critical value determined by R_E and the bias current I_S .

$$V_S \leq I_S R_E \text{ (Volts peak)}$$

Note that in the test circuit of Figure 10, V_S corresponds to a maximum value of 1 volt peak.

Common Mode Swing

The common-mode swing is the voltage which may be applied to both bases of the signal differential amplifier, without saturating the current sources or without saturating the differential amplifier itself by swinging it into the upper switching devices. This swing is variable depending on the particular circuit and biasing conditions chosen.

Power Dissipation

Power dissipation, P_D , within the integrated circuit package should be calculated as the summation of the voltage-current products at each port, i.e. assuming $V_{12} = V_6$, $I_5 = I_6 = I_{12}$ and ignoring base current, $P_D = 2 I_5 (V_5 - V_{14}) + I_5 (V_5 - V_{14})$ where subscripts refer to pin numbers.

Design Equations

The following is a partial list of design equations needed to operate the circuit with other supply voltages and input conditions.

A. Operating Current

The internal bias currents are set by the conditions at pin 5. Assume:

$$I_5 = I_6 = I_{12}$$

$$I_B < I_C \text{ for all transistors}$$

then:

$$R_5 = \frac{V - \phi}{I_5} - 500 \Omega \quad \text{where: } R_5 \text{ is the resistor between pin 5 and ground}$$

$$\phi = 0.75 \text{ V at } T_A = +25^\circ\text{C}$$

The MC1596 has been characterized for the condition $I_5 = 1.0 \text{ mA}$ and is the generally recommended value.

B. Common-Mode Quiescent Output Voltage

$$V_6 = V_{12} = V^* - I_5 R_L$$

Biasing

The MC1596 requires three dc bias voltage levels which must be set externally. Guidelines for setting up these three levels include maintaining at least 2 volts collector-base bias on all transistors while not exceeding the voltages given in the absolute maximum rating table;

$$30 \text{ Vdc} \geq (V_6, V_{12}) - (V_8, V_{10}) \geq 2 \text{ Vdc}$$

$$30 \text{ Vdc} \geq (V_8, V_{10}) - (V_1, V_4) \geq 2.7 \text{ Vdc}$$

$$30 \text{ Vdc} \geq (V_1, V_4) - (V_5) \geq 2.7 \text{ Vdc}$$

The foregoing conditions are based on the following approximations:

$$V_6 = V_{12}, V_8 = V_{10}, V_1 = V_4$$

Bias currents flowing into pins 1, 4, 8, and 10 are transistor base currents and can normally be neglected if external bias dividers are designed to carry 1.0 mA or more.

Transadmittance Bandwidth

Carrier transadmittance bandwidth is the 3 dB bandwidth of the device forward transadmittance as defined by:

$$\gamma_{21C} = \frac{i_o \text{ (each sideband)}}{v_s \text{ (signal)}} \quad \left| \quad V_O = 0 \right.$$

Signal transadmittance bandwidth is the 3 dB bandwidth of the device forward transadmittance as defined by:

$$\gamma_{21S} = \frac{i_o \text{ (signal)}}{v_s \text{ (signal)}} \quad \left| \quad V_C = 0.5 \text{ Vdc}, V_O = 0 \right.$$

Coupling and Bypass Capacitors

Capacitors C_1 and C_2 (Figure 5) should be selected for a reactance of less than $5.0\ \Omega$ at the carrier frequency.

Output Signal


The output signal is taken from Pins 6 and 12 either balanced or single-ended. Figure 11 shows the output levels of each of the two output sidebands resulting from variations in both the carrier and modulating signal inputs with a single-ended output connection.

Negative Supply

V_{EE} should be dc only. The insertion of an RF choke in series with V_{EE} can enhance the stability of the internal current sources.

Signal Port Stability

Under certain values of driving source impedance, oscillation may occur. In this event, an RC suppression network should be connected directly to each input using short leads. This will reduce the Q of the source-tuned circuits that cause the oscillation.



An alternate method for low-frequency applications is to insert a 1.0 k Ω resistor in series with the input (Pins 1, 4). In this case input current drift may cause serious degradation of carrier suppression.

TEST CIRCUITS

FIGURE 5 - CARRIER REJECTION AND SUPPRESSION





FIGURE 6 - INPUT-OUTPUT IMPEDANCE



NOTE: Shielding of input and output leads may be needed to properly perform these tests.

FIGURE 7 – BIAS AND OFFSET CURRENTS




FIGURE 8 - TRANSCONDUCTANCE BANDWIDTH




FIGURE 9 - COMMON MODE GAIN





FIGURE 10 - SIGNAL GAIN AND OUTPUT SWING



TYPICAL CHARACTERISTICS

Typical characteristics were obtained with circuit shown in Figure 5, $f_c = 500$ kHz (sine wave), $V_C = 60$ mV(rms), $I_S = 1$ mA, $V_S = 300$ mV(rms), $T_A = +25^\circ\text{C}$ unless otherwise noted.

FIGURE 11 - SIDEBAND OUTPUT versus CARRIER LEVELS




FIGURE 12 - SIGNAL-PORT PARALLEL-EQUIVALENT INPUT RESISTANCE versus FREQUENCY




FIGURE 13 - SIGNAL-PORT PARALLEL-EQUIVALENT INPUT CAPACITANCE versus FREQUENCY





FIGURE 14 - SINGLE-ENDED OUTPUT IMPEDANCE versus FREQUENCY



TYPICAL CHARACTERISTICS (continued)

Typical characteristics were obtained with circuit shown in Figure 3, $I_C = 500$ kHz (sine wave),
 $V_C = 50$ mV(rms), $I_S = 1$ kHz, $V_S = 300$ mV(rms), $T_A = +25^\circ\text{C}$ unless otherwise noted.

FIGURE 15 – SIDE BAND AND SIGNAL PORT TRANSADMITTANCES versus FREQUENCY




FIGURE 16 – CARRIER SUPPRESSION versus TEMPERATURE




FIGURE 17 – SIGNAL PORT FREQUENCY RESPONSE




FIGURE 18 – CARRIER SUPPRESSION versus FREQUENCY




FIGURE 19 – CARRIER FEEDTHROUGH versus FREQUENCY




FIGURE 20 – SIDE BAND HARMONIC SUPPRESSION versus INPUT SIGNAL LEVEL




FIGURE 21 - SUPPRESSION OF CARRIER HARMONIC
SIDE BANDS ~~VERSUS~~ CARRIER FREQUENCY





FIGURE 22 - CARRIER SUPPRESSION
VERSUS CARRIER INPUT LEVEL



OPERATIONS INFORMATION

The MC1596/MC1496, a monolithic balanced modulator circuit, is shown in Figure 23.

This circuit consists of an upper quad differential amplifier driven by a standard differential amplifier with dual current sources. The output collectors are cross-coupled so that full-wave balanced multiplication of the two input voltages occurs. That is, the output signal is a constant times the product of the two input signals.

Mathematical analysis of linear ac signal multiplication indicates that the output spectrum will consist of only the sum and difference of the two input frequencies. Thus, the device may be used as a balanced modulator, doubly balanced mixer, product detector, frequency doubler, and other applications requiring these particular output signal characteristics.

The lower differential amplifier has its emitters connected to the package pins so that an external emitter resistance may be used. Also, external load resistors are employed at the device output.

Signal Levels

The upper quad differential amplifier may be operated either in a linear or a saturated mode. The lower differential amplifier is operated in a linear mode for most applications.

For low-level operation at both input ports, the output signal will contain sum and difference frequency components and have an amplitude which is a function of the product of the input signal amplitudes.

For high-level operation at the carrier input port and linear operation at the modulating signal port, the output signal will contain sum and difference frequency components of the modulating signal frequency and the fundamental and odd harmonics of the carrier frequency. The output amplitude will be a constant times the modulating signal amplitude. Any amplitude variations in the carrier signal will not appear in the output.

FIGURE 23 – CIRCUIT SCHEMATIC





FIGURE 24 - TYPICAL MODULATOR CIRCUIT



The linear signal handling capabilities of a differential amplifier are well defined. With no emitter degeneration, the maximum input voltage for linear operation is approximately 25 mV peak. Since the upper differential amplifier has its emitters internally connected, this voltage applies to the carrier input port for all conditions.

Since the lower differential amplifier has provisions for an external emitter resistance, its linear signal handling range may be adjusted by the user. The maximum input voltage for linear operation may be approximated from the following expression:

$$V = (I_E) (R_E) \text{ volts peak.}$$

This expression may be used to compute the minimum value of R_E for a given input voltage amplitude.

FIGURE 25 — TABLE 1
VOLTAGE GAIN AND OUTPUT FREQUENCIES

Carrier Input Signal (V_C)	Approximate Voltage Gain	Output Signal Frequency(s)
Low-level dc	$\frac{R_L V_C}{2(R_E + 2r_e) \left(\frac{KT}{q} \right)}$	f_M
High-level dc	$\frac{R_L}{R_E + 2r_e}$	f_M
Low-level ac	$\frac{R_L V_C(\text{rms})}{2 \sqrt{2} \left(\frac{KT}{q} \right) (R_E + 2r_e)}$	$f_C \pm f_M$
High-level ac	$\frac{0.637 R_L}{R_E + 2r_e}$	$f_C \pm f_M, 3f_C \pm f_M, \dots$

The gain from the modulating signal input port to the output is the MC1596/MC1496 gain parameter which is most often of interest to the designer. This gain has significance only when the lower differential amplifier is operated in a linear mode, but this includes most applications of the device.

As previously mentioned, the upper quad differential amplifier may be operated either in a linear or a saturated mode. Approximate gain expressions have been developed for the MC1596/MC1496 for a low-level modulating signal input and the following carrier input conditions:

- 1) Low-level dc
- 2) High-level dc
- 3) Low-level ac
- 4) High-level ac

These gains are summarized in Table 1, along with the frequency components contained in the output signal.

NOTES:

1. Low-level Modulating Signal, V_M , assumed in all cases. V_C is Carrier Input Voltage.
2. When the output signal contains multiple frequencies, the gain expression given is for the output amplitude of each of the two desired outputs, $f_C + f_M$ and $f_C - f_M$.
3. All gain expressions are for a single-ended output. For a differential output connection, multiply each expression by two.
4. R_L = Load resistance.
5. R_E = Emitter resistance between pins 2 and 3.
6. r_e = Transistor dynamic emitter resistance, at $+25^\circ\text{C}$:

$$r_e \approx \frac{25 \text{ mV}}{I_E \text{ (mA)}}$$

7. K = Boltzmann's Constant, T = temperature in degrees Kelvin, q = the charge on an electron.

$$\frac{KT}{q} \approx 26 \text{ mV at room temperature}$$

APPLICATIONS INFORMATION

Double sideband suppressed carrier modulation is the basic application of the MC1596/MC1496. The suggested circuit for this application is shown on the front page of this data sheet.

In some applications, it may be necessary to operate the MC1596/MC1496 with a single dc supply voltage instead of dual supplies. Figure 26 shows a balanced modulator designed for operation with a single +12 Vdc supply. Performance of this circuit is similar to that of the dual supply modulator.

AM Modulator

The circuit shown in Figure 27 may be used as an amplitude modulator with a minor modification.

All that is required to shift from suppressed carrier to AM operation is to adjust the carrier null potentiometer for the proper amount of carrier insertion in the output signal.

However, the suppressed carrier null circuitry as shown in Figure 27 does not have sufficient adjustment range. Therefore, the modulator may be modified for AM operation by changing two resistor values in the null circuit as shown in Figure 28.

Product Detector

The MC1596/MC1496 makes an excellent SSB product detector (see Figure 29).

This product detector has a sensitivity of 3.0 microvolts and a dynamic range of 90 dB when operating at an intermediate frequency of 9 MHz.

The detector is broadband for the entire high frequency range. For operation at very low intermediate frequencies down to 50 kHz the 0.1 μF capacitors on pins 8 and 10 should be increased to 1.0 μF . Also, the output filter at pin 12 can be tailored to a specific intermediate frequency and audio amplifier input impedance.

As in all applications of the MC1596/MC1496, the emitter resistance between pins 2 and 3 may be increased or decreased to adjust circuit gain, sensitivity, and dynamic range.

This circuit may also be used as an AM detector by introducing carrier signal at the carrier input and an AM signal at the SSB input.

The carrier signal may be derived from the intermediate frequency signal or generated locally. The carrier signal may be introduced with or without modulation, provided its level is sufficiently high to saturate the upper quad differential amplifier; if the carrier signal is modulated, a 300 mV(rms) input level is recommended.

Doubly Balanced Mixer

The MC1596/MC1496 may be used as a doubly balanced mixer with either broadband or tuned narrow band input and output networks.

The local oscillator signal is introduced at the carrier input port with a recommended amplitude of 100 mV(rms).

Figure 30 shows a mixer with a broadband input and a tuned output.

Frequency Doubler

The MC1596/MC1496 will operate as a frequency doubler by introducing the same frequency at both input ports.

Figures 31 and 32 show a broadband frequency doubler and a tuned output very high frequency (VHF) doubler, respectively.

Phase Detection and FM Detection

The MC1596/MC1496 will function as a phase detector. High-level input signals are introduced at both inputs. When both inputs are at the same frequency the MC1596/MC1496 will deliver an output which is a function of the phase difference between the two input signals.

An FM detector may be constructed by using the phase detector principle. A tuned circuit is added at one of the inputs to cause the two input signals to vary in phase as a function of frequency. The MC1596/MC1496 will then provide an output which is a function of the input signal frequency.

TYPICAL APPLICATIONS

FIGURE 26 - BALANCED MODULATOR
(+12 Vdc SINGLE SUPPLY)




FIGURE 27 - BALANCED MODULATOR-DEMODULATOR




FIGURE 28 - AM MODULATOR CIRCUIT




FIGURE 29 - PRODUCT DETECTOR
(+12 Vdc SINGLE SUPPLY)




FIGURE 30 - DOUBLY BALANCED MIXER
(BROADBAND INPUTS, 9.0 MHz TUNED OUTPUT)




FIGURE 31 - LOW-FREQUENCY DOUBLER






FIGURE 32 - 150 to 300 MHz DOUBLER



DEFINITIONS			
f_C	CARRIER FUNDAMENTAL	$f_C \pm n f_S$	FUNDAMENTAL CARRIER SIDEBAND HARMONICS
f_S	MODULATING SIGNAL	$n f_C$	CARRIER HARMONICS
$f_C \pm f_S$	FUNDAMENTAL CARRIER SIDEBANDS	$n f_C \pm m f_S$	CARRIER HARMONIC SIDEBANDS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

74HC/HCT 4046A

Signetics

74HC/HCT4046A

Phase-Locked Loop with VCO

Product Specification

HCMOS Products

FEATURES

- Low power consumption
- Centre frequency of up to 17 MHz (typ.) at $V_{CC} = 4.5$ V
- Choice of three phase comparators: EXCLUSIVE-OR; edge-triggered JK flip-flop; edge-triggered RS flip-flop
- Excellent VCO frequency linearity
- VCO-inhibit control for ON/OFF-keying and for low standby power consumption
- Minimal frequency drift
- Operating power supply voltage range: VCO section 3.0 to 6.0 V digital section 2.0 to 6.0 V
- Zero voltage offset due to op-amp buffering
- Output capability: standard
- I_{CC} category: MSI

SYMBOL	PARAMETER	CONDITIONS	TYPICAL		UNIT
			HC	HCT	
f_o	VCO centre frequency	$C_1 = 40$ pF $R_1 = 3$ k Ω $V_{CC} = 5$ V	18	18	MHz
C_i	input capacitance (pin 5)		3.5	3.5	pF
CPD	power dissipation capacitance per package	note 1	38	39	pF

GND = 0 V; $T_{amb} = 25^\circ\text{C}$

Note 1

Applies to phase comparator section only (VCO disabled). For power dissipation of VCO and demodulator sections see Figs 22, 23 and 24.

ORDERING INFORMATION / PACKAGE OUTLINES

74HC/HCT4046AN: 16-pin plastic DIP; NJ1 package
74HC/HCT4046AD: 16-pin SO-16; DJ1 package

GENERAL DESCRIPTION

The 74HC/HCT4046A are high-speed Si-gate CMOS devices and are pin compatible with the "4046" of the "4000B" series. They are specified in compliance with JEDEC standard no. 7.




The 74HC/HCT4046A are phase-locked-loop circuits that comprise a linear voltage controlled oscillator (VCO) and three different phase comparators (PC1, PC2 and PC3) with a common signal input amplifier and a common comparator input.

The signal input can be directly coupled to large voltage signals, or indirectly coupled (with a series capacitor) to small voltage signals. A self-bias input circuit keeps small voltage signals within the linear region of the input amplifiers. With a passive low-pass filter, the "4046A" forms a second-order loop PLL. The excellent VCO linearity is achieved by the use of linear op-amp techniques.

(continued on next page)

APPLICATIONS

- FM modulation and demodulation
- Frequency synthesis and multiplication
- Frequency discrimination
- Tone decoding
- Data synchronization and conditioning
- Voltage-to-frequency conversion
- Motor-speed control



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่โดยไม่ได้รับอนุญาตจากทางบริษัท

ไม่ว่ากรณีใดๆก็ตาม บริษัทฯ ขอสงวนสิทธิ์ในข้อมูลและข้อมูลอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีปรากฏในเอกสารนี้

Fig. 1 Pin configuration

Fig. 2 Logic symbol

Fig. 3 IEC logic symbol

Phase-Locked Loop with VCO

74HC/HCT4046A

GENERAL DESCRIPTION (Cont'd)

Phase comparators (Cont'd)

Phase comparator 2 (PC2)

This is a positive edge-triggered phase and frequency detector. When the PLL is using this comparator, the loop is controlled by positive signal transitions and the duty factors of SIG_{IN} and $COMP_{IN}$ are not important. PC2 comprises two D-type flip-flops, control-gating and a 3-state output stage. The circuit functions as an up-down counter (Fig. 5) where SIG_{IN} causes an up-count and $COMP_{IN}$ a down-count. The transfer function of PC2, assuming ripple ($f_r = f_i$) is suppressed, is:

$$V_{DEMOUT} = \frac{V_{CC}}{4\pi}(\phi_{SIGIN} - \phi_{COMPIN})$$

where V_{DEMOUT} is the demodulator output at pin 10;

$V_{DEMOUT} = V_{PC2OUT}$ (via low-pass filter).

The average output voltage from PC2, fed to the VCO via the low-pass filter and seen at the demodulator output at pin 10 (V_{DEMOUT}), is the resultant of the phase differences of SIG_{IN} and $COMP_{IN}$ as shown in Fig. 8. Typical waveforms for the PC2 loop locked at f_0 are shown in Fig. 9.

When the frequencies of SIG_{IN} and $COMP_{IN}$ are equal but the phase of SIG_{IN} leads that of $COMP_{IN}$, the p-type output driver at $PC2OUT$ is held "ON" for a time corresponding to the phase difference (ϕ_{DEMOUT}). When the phase of SIG_{IN} lags that of $COMP_{IN}$, the n-type driver is held "ON"

When the frequency of SIG_{IN} is higher than that of $COMP_{IN}$, the p-type output driver is held "ON" for most of the input signal cycle time, and for the remainder of the cycle both n and p-type drivers are "OFF" (3-state). If the SIG_{IN} frequency is lower than the $COMP_{IN}$ frequency, then it is the n-type driver that is held "ON" for most of the cycle. Subsequently, the

voltage at the capacitor (C2) of the low-pass filter connected to $PC2OUT$ varies until the signal and comparator inputs are equal in both phase and frequency. At this stable point the voltage on C2 remains constant as the PC2 output is in 3-state and the VCO input at pin 9 is a high impedance. Also in this condition, the signal at the phase comparator pulse output ($PCPOUT$) is a HIGH level and so can be used for indicating a locked condition.

Thus, for PC2, no phase difference exists between SIG_{IN} and $COMP_{IN}$ over the full frequency range of the VCO. Moreover, the power dissipation due to the low-pass filter is reduced because both p and n-type drivers are "OFF" for most of the signal input cycle. It should be noted that the PLL lock range for this type of phase comparator is equal to the capture range and is independent of the low-pass filter. With no signal present at SIG_{IN} the VCO adjusts, via PC2, to its lowest frequency.




Fig. 8 Phase comparator 2: average output voltage versus input phase difference:

$$V_{DEMOUT} = V_{PC2OUT} =$$

$$\frac{V_{CC}}{4\pi}(\phi_{SIGIN} - \phi_{COMPIN})$$

$$\phi_{DEMOUT} = (\phi_{SIGIN} - \phi_{COMPIN}).$$




Fig. 9 Typical waveforms for PLL using phase comparator 2, loop locked at f_0 .

Phase-Locked Loop with VCO

74HC/HCT4046A

Phase comparator 3 (PC3)

This is a positive edge-triggered sequential phase detector using an RS-type flip-flop. When the PLL is using this comparator, the loop is controlled by positive signal transitions and the duty factors of SIG_{IN} and $COMP_{IN}$ are not important. The transfer characteristic of PC3, assuming ripple ($f_r = f_i$) is suppressed, is:

$$V_{DEMOUT} = \frac{V_{CC}}{2\pi}(\phi_{SIGIN} - \phi_{COMPIN})$$

where V_{DEMOUT} is the demodulator output at pin 10;

$V_{DEMOUT} = V_{PC3OUT}$ (via low-pass filter).

The average output from PC3, fed to the VCO via the low-pass filter and seen at the demodulator output at pin 10 (V_{DEMOUT}), is the resultant of the phase differences of SIG_{IN} and $COMP_{IN}$ as shown in Fig. 10. Typical waveforms for the PC3 loop locked at f_0 are shown in Fig. 11.

The phase-to-output response characteristic of PC3 (Fig. 10) differs from that of PC2 in that the phase angle between SIG_{IN} and $COMP_{IN}$ varies between 0° and 360° and is 180° at the centre frequency. Also PC3 gives a greater voltage swing than PC2 for input phase differences but as a consequence the ripple

content of the VCO input signal is higher. With no signal present at SIG_{IN} the VCO adjusts, via PC3, to its highest frequency.




Fig. 10 Phase comparator 3: average output voltage versus input phase difference:

$$V_{DEMOUT} = V_{PC3OUT} =$$

$$\frac{V_{CC}}{2\pi}(\phi_{SIGIN} - \phi_{COMPIN})$$

$$\phi_{DEMOUT} = (\phi_{SIGIN} - \phi_{COMPIN}).$$




Fig. 11 Typical waveforms for PLL using phase comparator 3, loop locked at f_0 .

Phase-Locked Loop with VCO

74HC/HCT4046A

PIN DESCRIPTION

PIN NO.	SYMBOL	NAME AND FUNCTION
1	PCP _{OUT}	phase comparator pulse output
2	PC1 _{OUT}	phase comparator 1 output
3	COMP _{IN}	comparator input
4	VCO _{OUT}	VCO output
5	INH	inhibit input
6	C1 _A	capacitor C1 connection A
7	C1 _B	capacitor C1 connection B
8	GND	ground (0 V)
9	VCO _{IN}	VCO input
10	DEM _{OUT}	demodulator output
11	R ₁	resistor R1 connection
12	R ₂	resistor R2 connection
13	PC2 _{OUT}	phase comparator 2 output
14	SIG _{IN}	signal input
15	PC3 _{OUT}	phase comparator 3 output
16	VCC	positive supply voltage

GENERAL DESCRIPTION (Cont'd)
VCO

The VCO requires one external capacitor C1 (between C1_A and C1_B) and one external resistor R1 (between R₁ and GND) or two external resistors R1 and R2 (between R₁ and GND, and R₂ and GND). Resistor R1 and capacitor C1 determine the frequency range of the VCO. Resistor R2 enables the VCO to have a frequency offset if required.

The high input impedance of the VCO simplifies the design of low-pass filters by giving the designer a wide choice of resistor/capacitor ranges. In order not to load the low-pass filter, a demodulator output of the VCO input voltage is provided at pin 10 (DEM_{OUT}). In contrast to conventional techniques where the DEM_{OUT} voltage is one threshold voltage lower than the VCO input voltage, here the DEM_{OUT} voltage equals that of the VCO input. If DEM_{OUT} is used, a load resistor (R_S) should be connected from DEM_{OUT} to GND; if unused, DEM_{OUT} should be left open. The VCO output (VCO_{OUT}) can be connected directly to the comparator input (COMP_{IN}), or connected via a frequency-divider. The VCO output signal has a guaranteed duty factor of 50%. A LOW level at the inhibit input (INH) enables the VCO and demodulator, while a HIGH level turns both off to minimize standby power consumption.

Phase comparators

The signal input (SIG_{IN}) can be directly coupled to the self-biasing amplifier at pin 14, provided that the signal swing is between the standard HC family input logic levels. Capacitive coupling is required for signals with smaller swings.

Phase comparator 1 (PC1)

This is an EXCLUSIVE-OR network. The signal and comparator input frequencies (f_i) must have a 50% duty factor to obtain the maximum locking range. The transfer characteristic of PC1, assuming ripple (f_r = 2f_i) is suppressed, is:

$$V_{\text{DEMOUT}} = \frac{V_{\text{CC}}}{\pi} (\phi_{\text{SIGIN}} - \phi_{\text{COMPIN}})$$

where V_{DEMOUT} is the demodulator output at pin 10;

V_{DEMOUT} = V_{PC1OUT} (via low-pass filter).

The average output voltage from PC1, fed to the VCO input via the low-pass filter and seen at the demodulator output at pin 10 (V_{DEMOUT}), is the resultant of the phase differences of signals (SIG_{IN}) and the comparator input (COMP_{IN}) as shown in Fig. 6. The average of V_{DEMOUT} is equal to 1/2 V_{CC} when there is no signal




Fig. 4 Functional diagram.

Phase-Locked Loop with VCO

74HC/HCT4046A




Fig. 5 Logic diagram.

or noise at SIGIN and with this input the VCO oscillates at the centre frequency (f_0). Typical waveforms for the PC1 loop locked at f_0 are shown in Fig. 7.

The frequency capture range ($2f_c$) is defined as the frequency range of input signals on which the PLL will lock if it was initially out-of-lock. The frequency lock range ($2f_l$) is defined as the frequency range of input signals on which the loop will stay locked if it was initially in lock. The capture range is smaller or equal to the lock range.

With PC1, the capture range depends on the low-pass filter characteristics and can be made as large as the lock range. This configuration retains lock even with very noisy input signals. Typical behaviour of this type of phase comparator is that it can lock to input frequencies close to the harmonics of the VCO centre frequency.




Fig. 6 Phase comparator 1: average output voltage versus input phase difference:

$$V_{\text{DEMOUT}} = V_{\text{PC1OUT}} =$$

$$\frac{V_{\text{CC}}}{\pi} (\phi_{\text{SIGIN}} - \phi_{\text{COMPIN}})$$

$$\phi_{\text{DEMOUT}} = (\phi_{\text{SIGIN}} - \phi_{\text{COMPIN}})$$




Fig. 7 Typical waveforms for PLL using phase comparator 1, loop locked at f_0 .

Phase-Locked Loop with VCO

74HC/HCT4046A

RECOMMENDED OPERATING CONDITIONS FOR 74HC/HCT

SYMBOL	PARAMETER	74HC			74HCT			UNIT	CONDITIONS
		min.	typ.	max.	min.	typ.	max.		
V_{CC}	DC supply voltage	3.0	5.0	6.0	4.5	5.0	5.5	V	
V_{CC}	DC supply voltage if VCO section is not used	2.0	5.0	6.0	4.5	5.0	5.5	V	
V_I	DC input voltage range	0		V_{CC}	0		V_{CC}	V	
V_O	DC output voltage range	0		V_{CC}	0		V_{CC}	V	
T_{amb}	operating ambient temperature range	-40		+85	-40		+85	°C	see DC and AC CHARACTERISTICS
T_{amb}	operating ambient temperature range	-40		+125	-40		+125	°C	
t_r, t_f	input rise and fall times (pin 5)		6.0	1000 500 400		6.0	500	ns	$V_{CC} = 2.0\text{ V}$ $V_{CC} = 4.5\text{ V}$ $V_{CC} = 6.0\text{ V}$

RATINGS

Limiting values in accordance with the Absolute Maximum System (IEC 134)

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	MIN.	MAX.	UNIT	CONDITIONS
V_{CC}	DC supply voltage	-0.5	+7	V	
$\pm I_{IK}$	DC input diode current except C1A, C1B		20	mA	for $V_I < -0.5\text{ V}$ or $V_I > V_{CC} + 0.5\text{ V}$
$\pm I_{IK}$	DC input diode current C1A, C1B		10	mA	for $V_I < -0.5\text{ V}$ or $V_I > V_{CC} + 0.5\text{ V}$
$\pm I_{OK}$	DC output diode current		20	mA	for $V_O < -0.5\text{ V}$ or $V_O > V_{CC} + 0.5\text{ V}$
$\pm I_O$	DC output source or sink current		25	mA	for $-0.5\text{ V} < V_O < V_{CC} + 0.5\text{ V}$
$\pm I_{CC}$ $\pm I_{GND}$	DC V_{CC} or GND current		50	mA	
T_{stg}	storage temperature range	-65	+150	°C	
P_{tot}	power dissipation per package				for temperature range: -40 to +125 °C 74HC/HCT above +70 °C: derate linearly with 8 mW/K
	plastic DIL		500	mW	
	plastic mini-pack (SO)		400	mW	above +70 °C: derate linearly with 6 mW/K

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Phase-Locked Loop with VCO

74HC/HCT4046A

DC CHARACTERISTICS FOR 74HC

Quiescent supply current

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	T _{amb} (°C)							UNIT	TEST CONDITIONS	
		74HC								V _{CC} V	OTHER
		+25			-40 to +85		-40 to +125				
		min.	typ.	max.	min.	max.	min.	max.			
I _{CC}	quiescent supply current (VCO disabled)			8.0		80.0		160.0	μA	6.0	

Phase comparator section

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	T _{amb} (°C)								UNIT	TEST CONDITIONS		
		74HC									V _{CC} V	V _I	OTHER
		+25			-40 to +85		-40 to +125						
		min.	typ.	max.	min.	max.	min.	max.					
V _{IH}	DC coupled HIGH level input voltage SIG _{IN} , COMP _{IN}	1.5 3.15 4.2	1.2 2.4 3.2		1.5 3.15 4.2		1.5 3.15 4.2		V	2.0 4.5 6.0			
V _{IL}	DC coupled LOW level input voltage SIG _{IN} , COMP _{IN}		0.8 2.1 2.8	0.5 1.35 1.8		0.5 1.35 1.8		0.5 1.35 1.8	V	2.0 4.5 6.0			
V _{OH}	HIGH level output voltage PC _{OUT} , PC _{nOUT}	1.9 4.4 5.9	2.0 4.5 6.0		1.9 4.4 5.9		1.9 4.4 5.9		V	2.0 4.5 6.0	V _{IH} or V _{IL}	-I _O = 20 μA -I _O = 20 μA -I _O = 20 μA	
V _{OH}	HIGH level output voltage PC _{OUT} , PC _{nOUT}	3.98 5.48	4.32 5.81		3.84 5.34		3.7 5.2		V	4.5 6.0	V _{IH} or V _{IL}	-I _O = 4.0 mA -I _O = 5.2 mA	
V _{OL}	LOW level output voltage PC _{OUT} , PC _{nOUT}		0 0 0	0.1 0.1 0.1		0.1 0.1 0.1		0.1 0.1 0.1	V	2.0 4.5 6.0	V _{IH} or V _{IL}	I _O = 20 μA I _O = 20 μA I _O = 20 μA	
V _{OL}	LOW level output voltage PC _{OUT} , PC _{nOUT}		0.15 0.16	0.26 0.26		0.33 0.33		0.4 0.4	V	4.5 6.0	V _{IH} or V _{IL}	I _O = 4.0 mA I _O = 5.2 mA	
±I _I	input leakage current SIG _{IN} , COMP _{IN}			3.0 7.0 18.0 30.0		4.0 9.0 23.0 38.0		5.0 11.0 27.0 45.0	μA	2.0 3.0 4.5 6.0	V _{CC} or GND		
±I _{OZ}	3-state OFF-state current PC _{2OUT}			0.5		5.0		10.0	μA	6.0	V _{IH} or V _{IL}	V _O = V _{CC} or GND	
R _I	input resistance SIG _{IN} , COMP _{IN}		800 250 150						kΩ	3.0 4.5 6.0	V _I at self-bias operating point; ΔV _I = 0.5 V; see Figs 12, 13 and 14		

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Phase-Locked Loop with VCO

74HC/HCT4046A

Demodulator section

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	T _{amb} (°C)								UNIT	TEST CONDITIONS	
		74HC									V _{CC} V	OTHER
		+25			−40 to +85		−40 to +125					
		min.	typ.	max.	min.	max.	min.	max.				
R _S	resistor range	50		300					kΩ	3.0	at R _S > 300 kΩ the leakage current can influence V _{DEMOUT}	
		50		300						4.5		
		50		300						6.0		
V _{OFF}	offset voltage V _{COIN} to V _{DEMOUT}		±30						mV	3.0	V _I = V _{VCOIN} = 1/2 V _{CC} ; values taken over R _S range; see Fig. 15	
			±20							4.5		
			±10							6.0		
R _D	dynamic output resistance at DEM _{OUT}		25						Ω	3.0	V _{DEMOUT} = 1/2 V _{CC}	
			25							4.5		
			25							6.0		

Phase-Locked Loop with VCO

74HC/HCT4046A

DC CHARACTERISTICS FOR 74HC (Cont'd)

VCO section

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	T _{amb} (°C)							UNIT	TEST CONDITIONS		
		74HC								V _{CC} V	V _I	OTHER
		+25			-40 to +85		-40 to +125					
		min.	typ.	max.	min.	max.	min.	max.				
V _{IH}	HIGH level input voltage INH	2.1 3.15 4.2	1.2 2.4 3.2		2.1 3.15 4.2		2.1 3.15 4.2		V	3.0 4.5 6.0		
V _{IL}	LOW level input voltage INH		0.8 2.1 2.8	0.9 1.35 1.8		0.9 1.35 1.8	0.9 1.35 1.8		V	3.0 4.5 6.0		
V _{OH}	HIGH level output voltage VCO _{OUT}	2.9 4.4 5.9	3.0 4.5 6.0		2.9 4.4 5.9		2.9 4.4 5.9		V	3.0 4.5 6.0	V _{IH} or V _{IL}	-I _O = 20 μA -I _O = 20 μA -I _O = 20 μA
V _{OH}	HIGH level output voltage VCO _{OUT}	3.98 5.48	4.32 5.81		3.84 5.34		3.7 5.2		V	4.5 6.0	V _{IH} or V _{IL}	-I _O = 4.0 mA -I _O = 5.2 mA
V _{OL}	LOW level output voltage VCO _{OUT}		0 0 0	0.1 0.1 0.1		0.1 0.1 0.1	0.1 0.1 0.1		V	2.0 4.5 6.0	V _{IH} or V _{IL}	I _O = 20 μA I _O = 20 μA I _O = 20 μA
V _{OL}	LOW level output voltage VCO _{OUT}		0.15 0.16	0.26 0.26		0.33 0.33	0.4 0.4		V	4.5 6.0	V _{IH} or V _{IL}	I _O = 4.0 mA I _O = 5.2 mA
V _{OL}	LOW level output voltage C1A, C1B (test purposes only)			0.40 0.40		0.47 0.47	0.54 0.54		V	4.5 6.0	V _{IH} or V _{IL}	I _O = 4.0 mA I _O = 5.2 mA
±I _I	input leakage current INH, VCO _{IN}			0.1		1.0	1.0		μA	6.0	V _{CC} or GND	
R1	resistor range	3.0 3.0 3.0		300 300 300					kΩ	3.0 4.5 6.0		note 1
R2	resistor range	3.0 3.0 3.0		300 300 300					kΩ	3.0 4.5 6.0		note 1
C1	capacitor range	40 40 40		no limit					pF	3.0 4.5 6.0		
V _{VCOIN}	operating voltage range at VCO _{IN}	0.9 0.9 0.9		1.9 3.2 4.6					V	3.0 4.5 6.0		over the range specified for R1; for linearity see Figs 20 and 21. Refer to note 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Phase-Locked Loop with VCO

74HC/HCT4046A

AC CHARACTERISTICS FOR 74HC

Phase comparator section

GND = 0 V; $t_r = t_f = 6$ ns; $C_L = 50$ pF

SYMBOL	PARAMETER	T _{amb} (°C)								UNIT	TEST CONDITIONS	
		74HC									V _{CC} V	OTHER
		+25			-40 to +85		-40 to +125					
		min.	typ.	max.	min.	max.	min.	max.				
t _{PHL} / t _{PLH}	propagation delay SIG _{IN} , COMP _{IN} to PC1 _{OUT}		63 23 18	200 40 34		250 50 43		300 60 51	ns	2.0 4.5 6.0	Fig. 16	
t _{PHL} / t _{PLH}	propagation delay SIG _{IN} , COMP _{IN} to PC2 _{OUT}		96 35 28	340 68 58		425 85 72		510 102 87	ns	2.0 4.5 6.0	Fig. 16	
t _{PHL} / t _{PLH}	propagation delay SIG _{IN} , COMP _{IN} to PC3 _{OUT}		77 28 22	270 54 46		340 68 58		405 81 69	ns	2.0 4.5 6.0	Fig. 16	
t _{THL} / t _{TLH}	output transition time		19 7 6	75 15 13		95 19 16		110 22 19	ns	2.0 4.5 6.0	Fig. 16	
t _{PZH} / t _{PZL}	3-state output enable time SIG _{IN} , COMP _{IN} to PC2 _{OUT}		83 30 24	280 56 48		350 70 60		420 84 71.4	ns	2.0 4.5 6.0	Fig. 17	
t _{PHZ} / t _{PLZ}	3-state output disable time SIG _{IN} , COMP _{IN} to PC2 _{OUT}		99 36 29	325 65 55		405 81 69		490 98 83	ns	2.0 4.5 6.0	Fig. 17	
V _{I(p-p)}	AC coupled input sensitivity (peak-to-peak value) at SIG _{IN} or COMP _{IN}		0.05 0.05 0.05 0.05						V	2.0 3.0 4.5 6.0	f _i = 1 MHz C _L = 15 pF	

VCO section

GND = 0 V; $t_r = t_f = 6$ ns; $C_L = 50$ pF

SYMBOL	PARAMETER	T _{amb} (°C)								UNIT	TEST CONDITIONS	
		74HC									V _{CC} V	OTHER
		+25			−40 to +85		−40 to +125					
		min.	typ.	max.	typ.	max.	min.	max.				
Δf/T	frequency stability with temperature change				0.20 0.15 0.14				%/K	3.0 4.5 6.0	V _I = V _{VCOIN} = 1/2 V _{CC} ; R1 = 100 kΩ; R2 = ∞; C1 = 100 pF; see Fig. 18	
f _o	VCO centre frequency (duty factor = 50%)	3.0 11.0 13.0	10.0 17.0 21.0						MHz	3.0 4.5 6.0	V _{VCOIN} = 1/2 V _{CC} ; R1 = 3 kΩ; R2 = ∞; C1 = 40 pF; see Fig. 19	
Δf _{VCO}	VCO frequency linearity		1.0 0.4 0.3						%	3.0 4.5 6.0	R1 = 100 kΩ; R2 = ∞; C1 = 100 pF; see Figs 20 and 21	
δ _{VCO}	duty factor at VCO _{OUT}		50 50 50						%	3.0 4.5 6.0		

Phase-Locked Loop with VCO

74HC/HCT4046A

DC CHARACTERISTICS FOR 74HCT

Quiescent supply current

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	T _{amb} (°C)								UNIT	TEST CONDITIONS	
		74HCT									V _{CC} V	OTHER
		+25			−40 to +85		−40 to +125					
		min.	typ.	max.	min.	max.	min.	max.				
I _{CC}	quiescent supply current (VCO disabled)			8.0		80.0			160.0	μA	6.0	pins 3, 5 and 14 at V _{CC} ; pin 9 at GND; I _I at pins 3 and 14 to be excluded
ΔI _{CC}	additional quiescent supply current per input pin for unit load coefficient is 1 (note 1) V _I = V _{CC} − 2.1 V		100	360		450			490	μA	4.5 to 5.5	pins 3 and 14 at V _{CC} ; pin 9 at GND; I _I at pins 3 and 14 to be excluded

Note

1. The value of additional quiescent supply current (ΔI_{CC}) for a unit load of 1 is given above.
To determine ΔI_{CC} per input, multiply this value by the unit load coefficient shown in the table below.

INPUT	UNIT LOAD COEFFICIENT
INH	1.00

Phase-Locked Loop with VCO

74HC/HCT4046A

DC CHARACTERISTICS FOR 74HCT (Cont'd)

Phase comparator section

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	T _{amb} (°C)								UNIT	TEST CONDITIONS		
		74HCT									V _{CC} V	V _I	OTHER
		+25			-40 to +85		-40 to +125						
		min.	typ.	max.	min.	max.	min.	max.					
V _{IH}	DC coupled HIGH level input voltage SIG _{IN} , COMP _{IN}	3.15	2.4						V	4.5			
V _{IL}	DC coupled LOW level input voltage SIG _{IN} , COMP _{IN}		2.1	1.35					V	4.5			
V _{OH}	HIGH level output voltage PCP _{OUT} , PC _n OUT	4.4	4.5		4.4		4.4		V	4.5	V _{IH} or V _{IL}	-I _O = 20 μA	
V _{OH}	HIGH level output voltage PCP _{OUT} , PC _n OUT	3.98	4.32		3.84		3.7		V	4.5	V _{IH} or V _{IL}	-I _O = 4.0 mA	
V _{OL}	LOW level output voltage PCP _{OUT} , PC _n OUT		0	0.1		0.1		0.1	V	4.5	V _{IH} or V _{IL}	I _O = 20 μA	
V _{OL}	LOW level output voltage PCP _{OUT} , PC _n OUT		0.15	0.26		0.33		0.4	V	4.5	V _{IH} or V _{IL}	I _O = 4.0 mA	
±I _I	input leakage current SIG _{IN} , COMP _{IN}			30		38		45	μA	5.5	V _{CC} or GND		
±I _{OZ}	3-state OFF-state current PC2OUT			0.5		5.0		10.0	μA	5.5	V _{IH} or V _{IL}	V _O = V _{CC} or GND	
R _I	input resistance SIG _{IN} , COMP _{IN}		250						kΩ	4.5	V _I at self-bias operating point; ΔV _I = 0.5 V; see Figs 12, 13 and 14		

Phase-Locked Loop with VCO

74HC/HCT4046A

DC CHARACTERISTICS FOR 74HCT (Cont'd)

VCO section

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	T _{amb} (°C)								UNIT	TEST CONDITIONS		
		74HCT									V _{CC} V	V _I	OTHER
		+25			-40 to +85		-40 to +125						
		min.	typ.	max.	min.	max.	min.	max.					
V _{IH}	HIGH level input voltage INH	2.0	1.6		2.0		2.0		V	4.5 to 5.5			
V _{IL}	LOW level input voltage INH		1.2	0.8		0.8		0.8	V	4.5 to 5.5			
V _{OH}	HIGH level output voltage VCO _{OUT}	4.4	4.5		4.4		4.4		V	4.5	V _{IH} or V _{IL}	-I _O = 20 μA	
V _{OH}	HIGH level output voltage VCO _{OUT}	3.98	4.32		3.84		3.7		V	4.5	V _{IH} or V _{IL}	-I _O = 4.0 mA	
V _{OL}	LOW level output voltage VCO _{OUT}		0	0.1		0.1		0.1	V	4.5	V _{IH} or V _{IL}	I _O = 20 μA	
V _{OL}	LOW level output voltage VCO _{OUT}		0.15	0.26		0.33		0.4	V	4.5	V _{IH} or V _{IL}	I _O = 4.0 mA	
V _{OL}	LOW level output voltage C1A, C1B (test purposes only)			0.40		0.47		0.54	V	4.5	V _{IH} or V _{IL}	I _O = 4.0 mA	
±I _I	input leakage current INH, VCO _{IN}			0.1		1.0		1.0	μA	5.5	V _{CC} or GND		
R1	resistor range	3.0		300					kΩ	4.5		note 1	
R2	resistor range	3.0		300					kΩ	4.5		note 1	
C1	capacitor range	40		no limit					pF	4.5			
V _{VCOIN}	operating voltage range at VCO _{IN}	0.9		3.2					V	4.5		over the range specified for R1; for linearity see Figs 20 and 21. Refer to note 2	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Phase-Locked Loop with VCO

74HC/HCT4046A

DC CHARACTERISTICS FOR 74HCT (Cont'd)

Demodulator section

Voltages are referenced to GND (ground = 0 V)

SYMBOL	PARAMETER	T _{amb} (°C)								UNIT	TEST CONDITIONS	
		74HCT									V _{CC} V	OTHER
		+25			−40 to +85		−40 to +125					
		min.	typ.	max.	min.	max.	min.	max.				
R _S	resistor range	50		300						kΩ	4.5	at R _S > 300 kΩ the leakage current can influence V _{DEMOUT}
V _{OFF}	offset voltage V _{COIN} to V _{DEMOUT}		±20							mV	4.5	V _I = V _{VCOIN} = 1/2 V _{CC} ; values taken over R _S range; see Fig. 15
R _D	dynamic output resistance at DEM _{OUT}		25							Ω	4.5	V _{DEMOUT} = 1/2 V _{CC}

Phase-Locked Loop with VCO

74HC/HCT4046A

AC CHARACTERISTICS FOR 74HCT

Phase comparator section

GND = 0 V; $t_r = t_f = 6$ ns; $C_L = 50$ pF

SYMBOL	PARAMETER	T _{amb} (°C)								UNIT	TEST CONDITIONS	
		74HCT									V _{CC} V	OTHER
		+25			-40 to +85		-40 to +125					
		min.	typ.	max.	min.	max.	min.	max.				
t _{PHL} / t _{PLH}	propagation delay SIG _{IN} , COMP _{IN} to PC1 _{OUT}		26	45		56		68	ns	4.5	Fig. 16	
t _{PHL} / t _{PLH}	propagation delay SIG _{IN} , COMP _{IN} to PC2 _{OUT}		38	68		85		102	ns	4.5	Fig. 16	
t _{PHL} / t _{PLH}	propagation delay SIG _{IN} , COMP _{IN} to PC3 _{OUT}		34	60		75		90	ns	4.5	Fig. 16	
t _{THL} / t _{TLH}	output transition time		7	15		19		22	ns	4.5	Fig. 16	
t _{PZH} / t _{PZL}	3-state output enable time SIG _{IN} , COMP _{IN} to PC2 _{OUT}		35	60		75		90	ns	4.5	Fig. 17	
t _{PHZ} / t _{PLZ}	3-state output disable time SIG _{IN} , COMP _{IN} to PC2 _{OUT}		40	70		88		105	ns	4.5	Fig. 17	
V _I (p-p)	AC coupled input sensitivity (peak-to-peak value) at SIG _{IN} or COMP _{IN}		0.05						V	4.5	f _i = 1 MHz C _L = 15 pF	

VCO section

GND = 0 V; $t_r = t_f = 6$ ns; $C_L = 50$ pF

SYMBOL	PARAMETER	T _{amb} (°C)								UNIT	TEST CONDITIONS	
		74HCT									V _{CC} V	OTHER
		+25			-40 to +85		-40 to +125					
		min.	typ.	max.	typ.	max.	min.	max.				
Δf/T	frequency stability with temperature change				0.15					%/K	4.5	V _I = V _{VCOIN} within recommended range; R ₁ = 100 kΩ; R ₂ = ∞; C ₁ = 100 pF; see Fig. 18b
f _o	VCO centre frequency (duty factor = 50%)	11.0	17.0							MHz	4.5	V _{VCOIN} = 1/2 V _{CC} ; R ₁ = 3 kΩ; R ₂ = ∞; C ₁ = 40 pF; see Fig. 19
Δf _{VCO}	VCO frequency linearity		0.4							%	4.5	R ₁ = 100 kΩ; R ₂ = ∞; C ₁ = 100 pF; see Figs 20 and 21
δ _{VCO}	duty factor at VCO _{OUT}		50							%	4.5	

Phase-Locked Loop with VCO

74HC/HCT4046A

FIGURE REFERENCES FOR DC CHARACTERISTICS




Fig. 12 Typical input resistance curve at SIG_{IN}, COMP_{IN}.




Fig. 13 Input resistance at SIG_{IN}, COMP_{IN} with $\Delta V_I = 0.5$ V at self-bias point.





Fig. 14 Input current at SIG_{IN}, COMP_{IN} with $\Delta V_I = 0.5$ V at self-bias point.





— $R_S = 50$ kΩ
 ... $R_S = 300$ kΩ

Fig. 15 Offset voltage at demodulator output as a function of VCO_{IN} and R_S .

Phase-Locked Loop with VCO

74HC/HCT4046A

AC WAVEFORMS




Note to AC waveforms

- (1) HC : $V_M = 50\%$; $V_I = \text{GND to } V_{CC}$.
 HCT: $V_M = 1.3 \text{ V}$; $V_I = \text{GND to } 3 \text{ V}$.

Phase-Locked Loop with VCO


74HC/HCT4046A

AC WAVEFORMS (Continued)


(a) $V_{CC} = 3.0 \text{ V}$ (b) $V_{CC} = 4.5 \text{ V}$ (c) $V_{CC} = 6.0 \text{ V}$ Fig. 18 Frequency stability versus ambient temperature: $C1 = 100 \text{ pF}$; $R2 = \infty$; $V_{VCOIN} = 1/2 V_{CC}$.

Phase-Locked Loop with VCO


74HC/HCT4046A




(a) $R1 = 3 \text{ k}\Omega$;
 $C1 = 40 \text{ pF}$



(b) $R1 = 3 \text{ k}\Omega$;
 $C1 = 100 \text{ nF}$



(c) $R1 = 300 \text{ k}\Omega$;
 $C1 = 40 \text{ pF}$



(d) $R1 = 300 \text{ k}\Omega$;
 $C1 = 100 \text{ nF}$

Fig. 19 Graphs showing VCO frequency (f_{VCO}) as a function of the VCO input voltage (V_{VCOIN}).

Phase-Locked Loop with VCO

74HC/HCT4046A

AC WAVEFORMS (Continued)






Fig. 20 Definition of VCO frequency linearity:


$\Delta V = 0.5 \text{ V}$ over the V_{CC} range:
for VCO linearity

$$f'_0 = \frac{f_1 + f_2}{2}$$


$$\text{linearity} = \frac{f'_0 - f_0}{f'_0} \times 100\%$$

Fig. 21 Frequency linearity as a function of R_1 , C_1 and V_{CC} : $R_2 = \infty$ and $\Delta V = 0.5 \text{ V}$.

— $C_1 = 40 \text{ pF}$
--- $C_1 = 1 \mu\text{F}$

Fig. 22 Power dissipation versus the value of R_1 : $C_L = 50 \text{ pF}$; $R_2 = \infty$; $V_{VCOIN} = 1/2 V_{CC}$; $T_{amb} = 25^\circ\text{C}$.

— $C_1 = 40 \text{ pF}$
--- $C_1 = 1 \mu\text{F}$

Fig. 23 Power dissipation versus the value of R_2 : $C_L = 50 \text{ pF}$; $R_1 = \infty$; $V_{VCOIN} = \text{GND} = 0 \text{ V}$; $T_{amb} = 25^\circ\text{C}$.Fig. 24 Typical dc power dissipation of demodulator section as a function of R_S : $R_1 = R_2 = \infty$; $T_{amb} = 25^\circ\text{C}$.

Phase-Locked Loop with VCO

74HC/HCT4046A



APPLICATION INFORMATION

This information is a guide for the approximation of values of external components to be used with the 74HC/HCT4046A in a phase-locked-loop system.

References should be made to Figs 29, 30 and 31 as indicated in the table.

Values of the selected components should be within the following ranges:

- R1 between $3\text{ k}\Omega$ and $300\text{ k}\Omega$;
- R2 between $3\text{ k}\Omega$ and $300\text{ k}\Omega$;
- R1 + R2 parallel value $> 2.7\text{ k}\Omega$;
- C1 greater than 40 pF .



SUBJECT	PHASE COMPARATOR	DESIGN CONSIDERATIONS
VCO frequency without extra offset	PC1, PC2 or PC3	VCO frequency characteristic With $R2 = \infty$ and $R1$ within the range $3\text{ k}\Omega < R1 < 300\text{ k}\Omega$, the characteristics of the VCO operation will be as shown in Fig. 25. (Due to $R1$, $C1$ time constant a small offset remains when $R2 = \infty$.)  Fig. 25 Frequency characteristic of VCO operating without offset: f_0 = centre frequency; $2f_L$ = frequency lock range.
	PC1	Selection of R1 and C1 Given f_0, determine the values of $R1$ and $C1$ using Fig. 29.
	PC2 or PC3	Given $f_{\max}$ and f_0, determine the values of $R1$ and $C1$ using Fig. 29, use Fig. 31 to obtain $2f_L$ and then use this to calculate $f_{\min}$.
VCO frequency with extra offset	PC1, PC2 or PC3	VCO frequency characteristic With $R1$ and $R2$ within the ranges $3\text{ k}\Omega < R1 < 300\text{ k}\Omega$, $3\text{ k}\Omega < R2 < 300\text{ k}\Omega$, the characteristics of the VCO operation will be as shown in Fig. 26.  Fig. 26 Frequency characteristic of VCO operating with offset: f_0 = centre frequency; $2f_L$ = frequency lock range.
	PC1, PC2 or PC3	Selection of R1, R2 and C1 Given f_0 and f_L, determine the value of product $R1C1$ by using Fig. 31. Calculate f_{off} from the equation $f_{\text{off}} = f_0 - 4.3f_L$. Obtain the values of $C1$ and $R2$ by using Fig. 30. Calculate the value of $R1$ from the value of $C1$ and the product $R1C1$.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับก...
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Phase-Locked Loop with VCO

74HC/HCT4046A

APPLICATION INFORMATION (Continued)

SUBJECT	PHASE COMPARATOR	DESIGN CONSIDERATIONS
PLL conditions with no signal at the SIG _{IN} input	PC1	VCO adjusts to f_0 with $\phi_{\text{DEMOUT}} = 90^\circ$ and $V_{\text{VCOIN}} = 1/2 V_{\text{CC}}$ (see Fig. 6).
	PC2	VCO adjusts to f_0 with $\phi_{\text{DEMOUT}} = -360^\circ$ and $V_{\text{VCOIN}} = 0 \text{ V}$ (see Fig. 8).
	PC3	VCO adjusts to f_0 with $\phi_{\text{DEMOUT}} = +360^\circ$ and $V_{\text{VCOIN}} = V_{\text{CC}}$ (see Fig. 10).
PLL frequency capture range	PC1, PC2 or PC3	Loop filter component selection  (a) $\tau = R3 \times C2$ (b) amplitude characteristic (c) pole-zero diagram A small capture range ($2f_c$) is obtained if $\tau > 2f_c \approx 1/\pi \sqrt{2\pi f_L/\tau}$. Fig. 27 Simple loop filter for PLL without offset.
		 (a) $\tau_1 = R3 \times C2$; $\tau_2 = R4 \times C2$; $\tau_3 = (R3 + R4) \times C2$ (b) amplitude characteristic (c) pole-zero diagram Fig. 28 Simple loop filter for PLL with offset.
PLL locks on harmonics at centre frequency	PC1 or PC3	yes
	PC2	no
noise rejection at signal input	PC1	high
	PC2 or PC3	low
AC ripple content when PLL is locked	PC1	$f_r = 2f_i$, large ripple content at $\phi_{\text{DEMOUT}} = 90^\circ$
	PC2	$f_r = f_i$, small ripple content at $\phi_{\text{DEMOUT}} = 0^\circ$
	PC3	$f_r = f_{\text{SIGIN}}$, large ripple content at $\phi_{\text{DEMOUT}} = 180^\circ$




Fig. 29 Typical value of VCO centre frequency (f_o) as a function of $C1$: $R2 = \infty$; $V_{VCOIN} = 1/2 V_{CC}$; $INH = GND$; $T_{amb} = 25^\circ\text{C}$.

Phase-Locked Loop with VCO

74HC/HCT4046A

APPLICATION INFORMATION (Continued)




Fig. 30 Typical value of frequency offset as a function of $C1$: $R1 = \infty$; $V_{VCOIN} = 1/2 V_{CC}$; $INH = GND$; $T_{amb} = 25^\circ C$.

Phase-Locked Loop with VCO

74HC/HCT4046A

7296058





Fig. 31 Typical frequency lock range ($2f_L$) versus the product $R1C1$: V_{VCOIN} range = 0.9 to $(V_{CC} - 0.9)$ V; $V_{CC} = 4.5$ V; $R2 = \infty$.

บรรณานุกรม

1. สุชาติ กังวารจิตต์, “เครื่องรับส่งวิทยุและระบบวิทยุสื่อสาร”, ซีเอ็ดยูเคชั่น, 2532
2. Gobind Daryanani, “Principles of Active Network Synthesis and Design”, John Wiley & Sons, 495p., 1976.
3. Howard M. Berlin, “555 Timer Applications Sourcebook, with Experiments”, E & L Instruments, Inc., 1976.
4. Motorola, “Fast and LS. TTL Data”, 1993.
5. Motorola, “Linear/Interface ICs devices Data”, 1993.
6. National Semiconductor Inc., U.S.A. , 1980.
7. Texas Instruments Inc., “The TTL Data book”, 1992.



กิตติกรรมประกาศ

ปริญญานิพนธ์นี้จะเสร็จลุล่วงไม่ได้ ถ้าขาดความช่วยเหลือจากท่านอาจารย์ประจำภาควิชาอิเล็กทรอนิกส์ทุกท่านที่ได้กรุณาให้คำปรึกษาและให้คำแนะนำที่เป็นประโยชน์อย่างมากโดยเฉพาะอย่างยิ่ง ท่านอาจารย์ประภากร สุวรรณะ หัวหน้าภาควิชาอิเล็กทรอนิกส์ ซึ่งเป็นท่านอาจารย์ที่ปรึกษาในการทำปริญญานิพนธ์ครั้งนี้และแน่นอนว่าถ้าขาดท่านอาจารย์ท่านนี้แล้วปริญญานิพนธ์ก็มิอาจสำเร็จลุล่วงได้ คณะผู้จัดทำขอขอบพระคุณไปถึงรศ.ดร.ภาควิชาอิเล็กทรอนิกส์ ที่ได้กรุณาให้ความสะดวกในการเรื่องเอกสาร และการติดต่อประสานงานต่าง ๆ นอกจากนี้คณะผู้จัดทำขอขอบคุณทุก ๆ ท่านที่เกี่ยวข้อง รวมถึงเพื่อน ๆ ทุกคนที่ให้ความช่วยเหลือและให้กำลังใจตลอดมา



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้