



BPSK โหมดเต็มโดยซิงโครไนซ์ด้วยไพลด์ทอน
PILOT TONE AIDS SYNCHRONIZATION IN BPSK



ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต

สาขาวิชาเทคโนโลยีโทรคมนาคม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหาร ลาดกระบัง

ปีการศึกษา 2537

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานี้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

035021

หัวข้อปริญญาโท BPSK โมเด็มโดยซิงโครไนซ์ด้วยไพลอทโทน

PILOT TONE AIDS SYNCHRONIZATION IN BPSK

ชื่อนักศึกษา นาย เฉลิมเกียรติ มุติขุ่น
นาย ภูวนาท ขุนจางวาง
นาย สัมพร ตันตนิมลพันธ์

อาจารย์ที่ปรึกษา อาจารย์ ดลชัย สุขเจริญผล

ภาควิชา เทคนิคอุตสาหกรรม

ปีการศึกษา 2537

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
อนุมัติให้รับปริญญาโทฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการสอบปริญญาโท



..... ประธานกรรมการ

()

..... กรรมการ

()

..... กรรมการ

()

..... กรรมการ

()

เอกสารนี้เป็นลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

BPSK โมเด็มโดยซึ่งโครไนซ์ด้วยไฟล็กโทน

โดย	นาย เฉลิมเกียรติ มุติขุ่น	รหัส	36012048
	นาย ภูวนาท ชุนจางวาง	รหัส	36012063
	นาย สัมพร ตันติพิมลพันธ์	รหัส	36012075

อาจารย์ที่ปรึกษา อาจารย์ คล้าย สุธเจริญผล
ปีการศึกษา 2537

บทคัดย่อ

โครงการนี้เสนอ การรับ-ส่งข้อมูลโดยใช้เทคนิคการมอดูเลทแบบ ไบนารีเฟสชิฟคีย์ (Binary Phase Shift Keying :BPSK) ซึ่งจะมีการสร้างสัญญาณความถี่อ้างอิงที่ภาคส่งขึ้นมา สัญญาณหนึ่ง ซึ่งเรียกว่า "pilot tone" โดยสัญญาณ pilot tone นี้จะถูกส่งไปยังภาครับพร้อมกับสัญญาณข้อมูลผ่านการมอดูเลทแล้ว

วัตถุประสงค์ในการสร้างสัญญาณ pilot tone ที่ภาคส่งและส่งไปยังภาครับก็เพื่อ เป็นสัญญาณอ้างอิงในการสร้างสัญญาณคลื่นพาห์ เพื่อนำคลื่นพาห์ ไปใช้ในการตีเทคข้อมูล และ pilot-tone ยังใช้ในการสร้างสัญญาณนาฬิกาเพื่อใช้ในวงจร อินทิเกรทแอนด์คัมพ์อีกด้วย

สำหรับข้อดีของการมอดูเลทแบบ BPSK โดยใช้ pilot tone ในการสร้างสัญญาณคลื่นพาห์และสัญญาณนาฬิกาที่ภาครับ เมื่อเปรียบเทียบกับการมอดูเลทแบบ BPSK ธรรมดาที่ไม่ใช้ pilot tone ก็คือ การมอดูเลทแบบ BPSK โดยใช้ pilot tone สามารถลดขนาดของวงจรสร้างสัญญาณคลื่นพาห์และวงจรสร้างสัญญาณนาฬิกาให้เล็กลงได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PILOT TONE AIDS SYNCHRONIZATION IN BPSK

BY MR. CHALEAMKIAT MUTICHUN 36.012048
MR. PUVANAT KUNJANGWANG 36.012063
MR. SOMPORN TANTIPIMONPANT 36.012075

ADVISER MR. DONCHAI SUKCHAROENPHOL
YEAR 1994

ABSTRACT

This project presents data receiving-transmitting modulating technics of binary phase shift keying (BPSK) to with a reference signal called "pilot tone" is created at the transmitting part. The pilot tone together with the modulate data signal will be transmitted to the receiving part.

The purpose of pilot tone, created in transmitting part and transmitted to the receiving part, is to utilize is as reference signal for carrier frequency signal to be used for detecting data signal. Moreover, the pilot tone is also a reference signal for clock signal in the receiving part.

When compared with the normal BPSK without pilot tone, the outstanding of the BPSK modulation with pilot tone is that it can reduce the circuit size of carrier frequency signal and clock signal in the receiving part.

เอกสารนี้เป็นลิขสิทธิ์ของมหาวิทยาลัยเทคโนโลยีพระจอมเกล้าธนบุรี
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ในการทำโครงการชิ้นนี้ ทางกลุ่มผู้จัดทำได้รับความอนุเคราะห์ช่วยเหลือ ให้คำปรึกษา และแนะแนวทางการแก้ปัญหา จากอาจารย์ ดลชัย สุขเจริญผล จนทำให้โครงการนี้สำเร็จลงได้ ทางคณะผู้จัดทำขอขอบพระคุณท่านมา ณ โอกาสนี้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

หน้า

บทคัดย่อภาษาไทย

บทคัดย่อภาษาอังกฤษ

กิตติกรรมประกาศ

บทที่ 1	บทนำและหลักการเบื้องต้นของ BPSK	1
บทที่ 2	หลักการทำงานของภาคส่ง	18
บทที่ 3	การออกแบบและสร้างวงจรภาคส่ง	34
บทที่ 4	หลักการทำงานภาครับ	45
บทที่ 5	การออกแบบและสร้างวงจรภาครับ	55
บทที่ 6	ผลการทดลองและสรุปผลการทดลอง	64

หนังสืออ้างอิง

ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1


บทนำ

การมอดูเลตแบบเฟสชิฟต์คีย์อิง (PHASE SHIFT KEYING:PSK)

การมอดูเลตแบบ PSK เป็นการมอดูเลตทางดิจิทัลแบบหนึ่งที่มีลักษณะคล้ายคลึงกับการมอดูเลตทางเฟส (phase modulation) ของสัญญาณดิจิทัล แต่จะต่างกันที่สัญญาณที่นำมามอดูเลตนั้น เป็นลักษณะของสัญญาณไบนารีพัลส์ (binary pulse) ที่มีระดับแรงดันคงที่ 2 ระดับ ทำให้ค่าเฟสที่เปลี่ยนแปลงของสัญญาณที่ผ่านการมอดูเลต มีค่าจำกัดสำหรับการเปลี่ยนแปลงระดับของพัลส์แต่ละครั้ง

สำหรับไบนารีเฟสชิฟต์คีย์อิงค์ (Binary Phase Shift Keying :BPSK) เป็นการแปลงข้อมูลที่เป็นสัญญาณไบนารี ให้เป็นสัญญาณวิทยุ โดยการใช้การเปลี่ยนแปลงเฟสของคลื่นพาห่ที่มีความเป็นไปได้อย่าง 2 เฟส นั่นคือผลของเฟสหนึ่งจะเทียบได้กับบิต "1" และเฟสที่เหลือจะเทียบได้กับบิต "0" ดังนั้นเฟสของสัญญาณที่ได้จะกลับกันอยู่ 180 องศา หรือ เราเรียกอีกอย่างหนึ่งว่า Phase Reversal Keying :PRK

BPSK Modulator




รูปที่ 1.1 Block Diagram ของการมอดูเลตแบบ BPSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 1.1 แสดง Block Diagram การมอดูเลตสัญญาณแบบ BPSK ซึ่งสามารถอธิบายการทำงานได้ดังนี้

สัญญาณอินพุตของ balance modulator มี 2 สัญญาณคือ สัญญาณคลื่นพาห้ ที่มีเฟสและความถี่คงที่ และสัญญาณข้อมูลดิจิทัลแบบไบนารี จากหลักการผสมสัญญาณแบบ BPSK นั้นเราจะได้ออกที่พุดจากบาลานซ์มอดูเลเตอร์ เป็นสัญญาณอนาล็อกหรือสัญญาณพาห้ที่มีการเปลี่ยนแปลงเฟสโดยมีค่าอยู่ระหว่าง 0 และ 180 องศา การเปลี่ยนแปลงเฟสที่เกิดขึ้นจะขึ้นอยู่กับสัญญาณข้อมูลไบนารี

จาก block diagram สามารถแสดงรูปสัญญาณของแต่ละ block ได้ดังรูปที่ 1.2



รูปที่ 1.2 แสดงสัญญาณเอาต์พุตของแต่ละ block ของ BPSK Modulator

ทั้งอธิบายการทำงานด้วยสมการทางคณิตศาสตร์ได้ดังนี้

เมื่อ $b(t)$: ข้อมูลไบนารี มีระดับเป็น ± 1

$c(t)$: สัญญาณคลื่นพาห้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$c(t) = \cos(\omega_c t + \theta)$$

$m(t)$: สัญญาณมอดูเลต

$$m(t) = b(t) * c(t)$$

$$= b(t) \cos(\omega_c t + \theta) \quad \text{โดยที่ } \theta = 0, 180 \text{ องศา}$$

$$\text{จาก } \cos(A+B) = \cos A \cos B - \sin A \sin B$$

$$\text{ที่ } \theta = 0 ; m(t) = +A \cos \omega_c t$$

$$\theta = 180 ; m(t) = -A \cos \omega_c t$$

แบนด์วิดท์ของ BPSK

พิจารณาแบนด์วิดท์ที่จำเป็นสำหรับ BPSK ก่อนอื่นสมมติให้ระดับแรงดันของสัญญาณดิจิทัลลอจิก 1 มีค่าเป็น +1V และลอจิก 0 มีค่า -1V และสัญญาณคลื่นพาห์อ้างอิงมีค่า $\cos \omega_c t$ ดังนั้นเราจะได้อะไหล่พหุจากการมอดูเลตเป็น $+\cos \omega_c t$ ซึ่งมีค่าของเฟสตรงกับสัญญาณคลื่นพาห์อ้างอิงและ $-\cos \omega_c t$ ซึ่งต่างเฟสกับสัญญาณอ้างอิง 180 องศา นั่นคืออะไหล่พหุที่ได้จากการมอดูเลตจะเปลี่ยนแปลงตามสถานะของสัญญาณดิจิทัลที่เข้ามา ซึ่งสามารถนำไปพิจารณาผลที่มีต่อการมอดูเลตของ BPSK คือ ทำให้อัตราการเปลี่ยนแปลงของอะไหล่พหุในหน่วย บอด (baud) มีค่าเท่ากับอัตราการเปลี่ยนแปลงของอินพุต ในหน่วยบิตต่อวินาที (bit/second) แบนด์วิดท์ของอะไหล่พหุจะกว้างที่สุดเมื่อมีการเปลี่ยนแปลงสัญญาณดิจิทัลระหว่าง I/O

ความถี่พื้นฐาน (F_n) ของการเปลี่ยนแปลงระหว่าง I/O ของสัญญาณดิจิทัลจะมีค่าเป็นครึ่งหนึ่งของอัตราบิต (F_b) เราสามารถแสดงด้วยสมการทางคณิตศาสตร์ได้ดังนี้

$$O/P \text{ จากการมอดูเลตแบบ BPSK} = \text{ความถี่พื้นฐานของสัญญาณดิจิทัล} * \text{สัญญาณพาห์}$$

$$= \cos \omega_c t * \cos \omega_c t$$

$$\text{หรือ} = 1/2(\cos(\omega_c t + \omega_c t) + \cos(\omega_c t - \omega_c t))$$

จะได้แบนด์วิดท์ทั้งสองข้างของ Nyquist (F_n) มีค่าอย่างน้อย


$$= (\omega_c t + \omega_c t) - (\omega_c t - \omega_c t)$$

$$= 2\omega_c t$$

$$\text{จาก } F_n = \omega_c t = F_b / 2$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ [1:11]

จากสมการข้างต้นสามารถแสดงความสัมพันธ์ของเวลาและเฟสของเอาต์พุต จากการมอดูเลตแบบ BPSK ดังรูปที่ 1.3



รูปที่ 1.3 แสดงความสัมพันธ์ของเฟสของเอาต์พุตเทียบกับเวลา

BPSK Demodulator

จาก block diagram ข้างล่างนี้แสดงการดีมอดูเลตของ BPSK ซึ่งสามารถอธิบายการทำงานได้ดังนี้ สัญญาณที่เข้ามาทางภาครับจะเป็นสัญญาณ $+\cos \omega_c t$ ทางภาครับจะมีวงจร coherent carrier recovery เป็นตัวตรวจจับสัญญาณ เพื่อสร้างสัญญาณพาห้ที่มีเฟสและความถี่ตรงกับทางภาคส่ง และมีวงจรบาลานซ์มอดูเลเตอร์ทำการดีมอดูเลตสัญญาณที่รับเข้ามา กับสัญญาณคลื่นพาห้ที่สร้างขึ้นใหม่เอาต์พุตที่ได้จะนำไปผ่านวงจร low-pass filter เพื่อกรองเอาเฉพาะสัญญาณข้อมูลเท่านั้น

เราสามารถอธิบายการทำงานด้วยสมการทางคณิตศาสตร์ได้ดังนี้


กรณีสัญญาณอินพุตเป็น $\cos \omega_c t$ (ลอจิก 1)

$$\begin{aligned} \text{เอาต์พุต} &= (\cos \omega_c t) * (\cos \omega_c t) \\ &= \cos^2 \omega_c t \\ &= 1/2(1 + \cos 2\omega_c t) \end{aligned}$$

$$= 1/2 + 1/2 \cos 2\omega_c t \quad [1, 2]$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอาท์พุท = 1/2 Vdc ที่ลอจิก 1



รูปที่ 1.4 Block diagram ของ BPSK Demodulator

จะเห็นว่าเอาท์พุทที่ได้จากการคูณเลขมี 2 ส่วนคือ ส่วนที่เป็นไฟดีซี (1/2 volt) และสัญญาณโคไซน์ความถี่ 2 เท่าของสัญญาณคลื่นพาห์ (2 $\omega_c t$) แต่เมื่อผ่านวงจร โลว์พาสฟิลเตอร์ แล้วสัญญาณ 2 $\omega_c t$ จะถูกกำจัดไปเหลือแต่สัญญาณไฟ dc ค่าบวกเท่านั้น

กรณีสัญญาณอินพุทเป็น -cos $\omega_c t$ (ลอจิก 0)

$$\begin{aligned}
 \text{เอาท์พุท} &= (-\cos \omega_c t) * (\cos \omega_c t) \\
 &= -\cos^2 \omega_c t \\
 &= -1/2 (1 + \cos 2\omega_c t)
 \end{aligned}
 \tag{1.3}$$

เอาท์พุท = -1/2 Vdc ที่ลอจิก 0


จะเห็นได้ว่าเอาท์พุทที่ได้ประกอบด้วย 2 ส่วนเช่นกันคือ ไฟดีซีค่าลบ และสัญญาณโคไซน์ ความถี่ 2 เท่าของสัญญาณคลื่นพาห์ และใช้ low-pass filter กำจัดสัญญาณความถี่ 2 $\omega_c t$ ทิ้งไปเหลือแต่สัญญาณไฟ dc มีค่าเป็นลบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทฤษฎีเฟสล็อกลูป (PHASE LOCK LOOP)

1) ลูปพื้นฐานและอุปกรณ์ในลูป

ระบบเฟสล็อกลูป (phase locked loop: PLL) เป็นระบบที่เอาเฟสของสัญญาณเอาท์พุทป้อนกลับมาควบคุมความถี่ของลูป แสดงโครงสร้างของระบบดังรูปที่ 1.5



รูปที่ 1.5 โครงสร้างของระบบเฟสล็อกลูป

- โดย $\theta_o(s)$: เฟสเอาท์พุทของระบบ (rad)
 $\theta_i(s)$: เฟสอินพุทหรือเฟสอ้างอิงของระบบ (rad)
 $\theta_e(s)$: เฟสเออเรอร์ของระบบ (rad)
 PD : เฟสดีเทคเตอร์
 VCO : วงจรกำเนิดความถี่ควบคุมด้วยแรงดัน
 $F(s)$: วงจรกรองความถี่ต่ำผ่าน

1.1) แบบจำลองเฟสล็อกลูป

โดยแท้จริงแล้ว PLL เป็นระบบไม่เชิงเส้นแต่สามารถจะจำลองระบบเพื่อให้ง่ายต่อการวิเคราะห์และกำหนดเงื่อนไข ในการออกแบบให้เป็นระบบเชิงเส้น โดยให้ความต่างเฟสระหว่างเฟสดีเทคเตอร์อินพุทและเฟสที่ป้อนกลับมีเฟสแตกต่างกันไม่มาก และให้เฟสเอาท์พุทของเฟสดีเทคเตอร์เป็นแรงดัน (V_e) โดยขึ้นอยู่กับความต่างเฟส ของเฟสอินพุทและเฟสป้อนกลับ เขียนได้เป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_u = K_d(\theta_i - \theta_o) \quad [1.4]$$

โดย K_d เป็นค่าเฟสดีเทคเตอร์เกนมีขนาดเป็น V/rad และในกรณีที่ให้ระบบเป็นเชิงเส้น เราจะความถี่เอากัฟท์ของวงจร VCO ที่เบี่ยงเบนออกจากความถี่ศูนย์กลางคือ

$$\Delta\omega = K_o V_c \quad [1.5]$$

โดย V_c เป็นแรงดันอินพุทของวงจร

K_o เป็น VCO เกนมีขนาดเป็น rad/v

ดังนั้นความถี่เอากัฟท์ของ VCO คือ

$$\omega_o = \omega_c + \Delta\omega = \omega_c + K_o V_c \quad [1.6]$$

โดยที่ ω_c เป็นความถี่อิสระ (free running) ของ VCO และจากความถี่เป็นการอนุพันธ์ของเฟสเทียบกับเวลาหรือเขียนได้เป็น

$$\Delta\omega = \frac{d\theta_o}{dt} = K_o V_c \quad [1.7]$$

หรือเขียนเฟสเอากัฟท์ของลูปอยู่ในรูปของ


$$\theta_o(s) = \int_0^t \Delta\omega dt \quad [1.8]$$

กรณีในระบบของเฟสล็อกกลูบ ถ้าทำการวิเคราะห์ด้วยการลาปลาซทรานส์ฟอร์ม (Laplace Transform) เขียนเฟสเอากัฟท์ได้เป็น

$$\theta_o(s) = \frac{K_o V_c}{s} \quad [1.9]$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นระบบ PLL สามารถแสดงแบบจำลองได้ดังรูป





รูปที่ 1.6 แบบจำลองของ PLL

โดยจากรูปเราสามารถเขียนทรานเฟอร์ฟังก์ชันได้คือ

$$\frac{\theta_o(s)}{\theta_i(s)} = \frac{K_d K_o F(s) / S}{1 + K_d K_o F(s) / S} \quad [1.10]$$

1.1.1) วงจรกรองความถี่ในรูป

สำหรับกรณีวงจรกรองความถี่ต่ำผ่าน $F(s)$ ในรูปซึ่งเป็นตัวควบคุมคุณสมบัติไดนามิกของลูบสำหรับในทึนกล่าวไว้ 2 ประเภทคือ วงจรกรองแบบพาสซีฟ หรือวงจรกรองแบบลีด-แล็ก (lead-lag filter) และวงจรกรองความถี่แบบแอกทีฟ



รูปที่ 1.7 (a) วงจรกรองแบบพาสซีฟ

รูปที่ 1.7 (b) วงจรกรองแบบแอกทีฟ

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์สำหรับใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต การคัดลอกโดยไม่ได้รับอนุญาตจะถือว่าผิดกฎหมาย
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



วงจรรองแบบพาสซีฟหรือวงจรรองเป็นลีด-แล็ก มีทรานเฟอร์ฟังก์ชัน คือ

$$F(s) = \frac{ST_2 + 1}{ST_1 + 1} \tag{1.11}$$

$$\text{โดย } T_1 = (R_1 + R_2)C$$

$$T_2 = R_2C$$

วงจรรองความถี่แบบแอดคทีฟ สามารถแสดงทรานเฟอร์ฟังก์ชันได้ดังนี้

$$F(s) = \frac{ST_2 + 1}{ST_1} \tag{1.12}$$

$$\text{โดย } T_1 = R_1C$$

$$T_2 = R_2C$$

ถ้าให้ A เป็นเกนของวงจรรองความถี่กำหนดให้ค่ามาากๆ ถ้าแทนสมการ 1.11 ลงในสมการ 1.10 จะได้ทรานเฟอร์ฟังก์ชันของเฟสเอากัฟต่อเฟสอินพุทคือ

$$H_1(s) = \frac{K_o K_d (ST_2 + 1)/T_1}{s_1(s) \frac{S^2 + S(1 + K_o K_d T_2) + K_o K_d}{T_1}} \tag{1.13}$$

หรือถ้าเป็นวงจรรองแบบแอดคทีฟ แทนสมการ 1.12 ลงในสมการ 1.10 จะได้ทรานเฟอร์ฟังก์ชันของ PLL คือ

$$H_2(s) = \frac{K_o K_d (ST_2 + 1)/T_1}{\frac{S^2 + S(K_o K_d T_2) + K_o K_d}{T_1}} \tag{1.14}$$

ถ้าค่าเฟสเออเรอร์เป็นค่าแตกต่างระหว่างเฟสอินพุทกับเฟสที่ป้อนกลับแล้วจะได้

$$e_o(s) = e_i(s) - e_o(s) \tag{1.15}$$

ซึ่งทรานซ์เฟอร์ฟังก์ชันของเฟสเออเรอร์ต่อเฟสอินพุทของ PLL แสดงได้คือ

$$\frac{e_o(s)}{e_i(s)} = 1 - \frac{e_o(s)}{e_i(s)} \tag{1.16}$$

หรือเขียนได้เป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเพื่อการศึกษานั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ใด ๆ
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.2) เฟสดีเทคเตอร์

สำหรับเฟสดีเทคเตอร์หรืออาจเรียกว่าเฟสคอมพาราเตอร์ (Phase Comparator) เป็นอุปกรณ์ที่เปรียบเทียบสัญญาณอ้างอิงหรือเฟสอินพุทกับเฟสเอาต์พุทที่ป้อนกลับจาก VCO และให้แรงดันเอาต์พุทเป็นแรงดันที่แปรตามค่าความต่างเฟส สำหรับเฟสดีเทคเตอร์สามารถแบ่งออกเป็น 2 ประเภทคือ อนาล็อกเฟสดีเทคเตอร์และ ดิจิตอลเฟสดีเทคเตอร์ โดยเฟสดีล็อกที่ใช้นอนาล็อกเฟสดีเทคเตอร์หรืออาจเรียกว่าอนาล็อกเฟสดีล็อก (analog phase lock loop) และในเฟสดีล็อกที่ใช้ดิจิตอลเฟสดีเทคเตอร์ หรืออาจเรียกว่าดิจิตอลเฟสดีล็อก (Digital phase lock loop: DPLL) โดยทั่วไปแล้วถ้ากล่าวถึง PLL นั้นหมายถึงอนาล็อกเฟสดีล็อก สำหรับเฟสดีเทคเตอร์ ที่ใช้ในอนาล็อกเฟสดีล็อกที่ใช้กันมากก็คือวงจรรวมแบบกิลเบิร์ต (gilbert multiplier) และสำหรับ DPLL มักใช้เฟสดีเทคเตอร์แบบเฟสฟรีควเอนซีดีเทคเตอร์ (phase frequency detector: PFD)

1.2.1) วงจรรวมแบบกิลเบิร์ต

โครงสร้างวงจรรวมแสดงดังรูปที่ 1.8 โดยสัญญาณอินพุทของเฟสดีเทคเตอร์ จะมาจากสัญญาณอ้างอิงและสัญญาณที่ป้อนกลับจากเอาต์พุทของ VCO โดยสัญญาณจาก VCO จะให้สัญญาณรูปสี่เหลี่ยม ส่วนสัญญาณอินพุทของเฟสดีเทคเตอร์โดยทั่วไปจะเป็นสัญญาณไซน์ที่มีขนาดใหญ่เมื่อเปรียบเทียบกับแรงดันความร้อนสมมูล (thermal voltage = 26 mV) ดังนั้นทรานซิสเตอร์คู่กลางของวงจรรวมจะปิดและเปิดตามซีกบวกหรือลบของสัญญาณไซน์ ในที่นี้วงจรรวมจะทำหน้าที่เป็นซิงโครไนซ์สวิทช์ (synchronous switched) สามารถเขียนสัญญาณการทำงานได้ดังรูปที่ 1.8

สำหรับสัญญาณเอาต์พุทประกอบด้วย dc และสัญญาณส่วนประกอบที่เป็น ac ที่มีความถี่เป็น 2 เท่าของความถี่อินพุท ดังนั้นค่าเฉลี่ยของสัญญาณเอาต์พุทแสดงได้คือ

$$V_{avg} = \frac{1}{2\pi} \left[\int_0^{2\pi} V_o(t) d(\omega_o t) \right] \quad [1.18]$$

จะได้

$$V_{avg} = \frac{-1}{\pi(A_1 - A_2)} \quad [1.19]$$


สำหรับ A_1 , A_2 เป็นพื้นที่แสดงดังรูป ดังนั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{avx} = -[I_{EE}R_C(\pi - \phi)/\pi - I_{EE}R_C\phi/\pi] \quad [1.20]$$

จะได้

$$V_{avx} = I_{EE}R_C(2\phi/\pi - 1) \quad [1.21]$$



รูปที่ 1.8 วงจรอนาล็อกเฟสดีเทคเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับเฟสฟรีแควนซ์ดีเทคเตอร์หรือ PFD เป็นวงจรที่รับสัญญาณอินพุตเป็นสัญญาณดิจิทัลและให้เอาต์พุตเป็นสัญญาณดิจิทัลที่ขึ้นอยู่กับความต่างเฟสของสัญญาณอินพุต นอกจากจะทำการดีเทคความต่างเฟสแล้ว วงจร PFD สามารถที่จะดีเทคความแตกต่างระหว่างความถี่อินพุตทั้งสองด้วย สำหรับวงจรของ PFD แสดงได้ดังรูปที่ 1.10


วงจรจะประกอบด้วย ฟลิปฟลอป, วงจรเกต, และต่อร่วมกันกับส่วนที่เรียกว่า ชาร์จปั๊ม (charge pump) ซึ่งเป็นส่วนที่ให้สัญญาณเอาต์พุตเป็นสัญญาณแรงดัน โดยแสดงวงจรสมมูลย์ของชาร์จปั๊มเป็นสวิตช์ที่จะปิดเมื่อมีสัญญาณลอจิกที่จะขับเท่ากับ "1" และเปิดเมื่อลอจิกที่มาขับเท่ากับ "0" โดยที่อินพุต f_{in} เป็นสัญญาณจากความถี่อ้างอิง ส่วนอินพุต f_{vco} เป็นอินพุตจากความถี่ป้อนกลับจาก VCO การทำงานสามารถอธิบายได้เป็น 3 ช่วงดังนี้ คือ

ช่วงแรก เริ่มต้นกำหนดให้สัญญาณ f_{in} มีเฟสหน้าสัญญาณ f_{vco} ขอบของสัญญาณ f_{in} จะเซตฟลิปฟลอป FF_1 ให้สัญญาณที่ขา Q เป็นลอจิก "1" ส่วนสัญญาณที่ขา Q ของ FF_2 จะเป็นลอจิก "0" ดังนั้นที่เอาต์พุตเกต A_1 มีลอจิก "1" ทำให้ S_1 ปิด ดังนั้นกระแสจะไหลจาก VCC ผ่านความต้านทานเข้าสู่คาปาซิเตอร์ในวงจร LPF ซึ่งเป็นการชาร์จแรงดันให้คาปาซิเตอร์ ขณะต่อมาขอบของสัญญาณ f_{vco} ที่ตามมาจะเซตให้ขา Q ของฟลิปฟลอป FF_2 เป็น "1" ดังนั้นเอาต์พุตของแชนแนลจะเป็น "0" ซึ่งเป็นการรีเซตฟลิปฟลอปทั้งสองตัว ดังนั้นที่สวิตช์จะเปิดออก สำหรับปรากฏการณ์ในช่วงแรกนี้เราเรียกว่า การปั๊มขึ้น (pump up) โดยอาจจะเกิดขึ้นหลายๆไซเคิลต่อกัน โดย PFD จะทำการปั๊มขึ้นจนกระทั่งเฟสของ f_{in} และเฟสของ f_{vco} ไม่แตกต่างกัน

ช่วงสอง เนื่องจากเฟสของ f_{in} และ f_{vco} เท่ากันแล้ว S_1 และ S_2 อยู่ในสภาวะเปิดออกทั้งคู่ สภาวะเช่นนี้ที่จุดเอาต์พุตของ PFD จะมีสถานะเป็นไฮอิมพีแดนซ์ (hi-impedence) แรงดันที่ควบคุม VCO จะเพิ่มแรงดันซึ่งคงค้างในคาปาซิเตอร์จากการชาร์จ


ช่วงสาม กรณีเฟสของสัญญาณจาก VCO เริ่มนำหน้าสัญญาณ f_{in} ขอบของสัญญาณ f_{vco} จะเซตให้ฟลิปฟลอป FF_2 ให้ลอจิกเอาต์พุตเท่ากับ "1" และที่เอาต์พุตของเกต A_2 มีค่าเป็นลอจิก "1" ทำให้ S_2 ถูกปิด แรงดันในคาปาซิเตอร์จะถูกดีสชาร์จผ่านความต้านทาน และสวิตช์ S_2 ลงกราวด์ และเฟสของ f_{in} ที่ตามมาจะเซตฟลิปฟลอป FF_1 ทำให้เอาต์พุตของ A_2 เป็นลอจิก "0" และ S_2 จะถูกเปิดออก สำหรับลักษณะการทำงานในช่วงนี้เรียกว่า การปั๊มลง (pump down) โดยอาจจะเกิดขึ้นหลายๆไซเคิล เช่นเดียวกับการปั๊มขึ้น

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานในเชิงพาณิชย์เท่านั้น ไม่อนุญาตให้เผยแพร่โดยไม่ได้รับอนุญาตจากเจ้าของลิขสิทธิ์
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 1.11 แสดงผังเวลาของเฟสฟรีควเอนซ์ดีเทคเตอร์ในช่วงเวลาต่างๆ

กล่าวได้ว่าในกรณีถ้าความถี่ไม่เท่ากันแล้ว ที่อินพุทของ PFD จะมีความต่างเฟสกันตลอดเวลา ดังนั้น FF_1, FF_2 จะถูกเซตตลอดเช่น ถ้า $f_c > f_{vco}$ ที่เอาที่พุทของ Q_1 จะเป็น "1" ตลอดทำให้ S_1 ปิดวงจร, แรงดันจะซาร์จเข้าสู่คาปาซิเตอร์ เป็นการเพิ่มแรงดันให้กับ VCO สร้างความถี่เพิ่มขึ้นตาม f_c สำหรับคุณสมบัติโอนย้ายของเฟสฟรีควเอนซ์ดีเทคเตอร์แสดงได้ดังรูปที่ 1.12




เอกสารนี้เป็นเอกสารที่สงวนไว้รูปที่ 1.12 แสดงคุณสมบัติโอนย้ายของเฟสดีเทคเตอร์
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.3) การเข้าสู่สภาวะล็อกและการติดตามสัญญาณของ PLL

เนื่องจากการประยุกต์ใช้งานที่สำคัญอันหนึ่งในระบบโทรคมนาคม สำหรับ PLL ก็คือ การใช้สำหรับติดตามสัญญาณเพื่อจะทำการดีมอดูเลต หรือทำการซิงโครไนซ์สัญญาณขึ้นมาใหม่จากสัญญาณอินพุตที่เป็นคลื่นพาห์ ดังนั้นการวิเคราะห์ความสามารถในการติดตามการเปลี่ยนแปลงความถี่ของสัญญาณอินพุตและและความสามารถในการเริ่มต้นล็อกความถี่อินพุตจึงมีความสำคัญ โดยในที่นี้จะเป็นการวิเคราะห์สำหรับบนาล็อกเฟสล็อกกลุ่เท่านั้น

1) พิสัยล็อก (lock range) เป็นพิสัยที่ความถี่ของ VCO ของลูบสามารถติดตามความถี่อินพุต (tracking) หลังจากลูบเริ่มต้นล็อกกับสัญญาณอินพุตแล้ว ดังนั้นอาจเรียกว่าพิสัยแทรกคั้ง (tracking range) หรือพิสัยโฮลด์ (hold in range) การหาพิสัยล็อกสูงสุดนั้น หาได้จาก การสมมติว่าความถี่ที่ป้อนเข้าลูบเป็นความถี่สูงสุดของเฟสล็อกลูบทำการล็อก




รูปที่ 1.12 แสดงพิสัยล็อก, พิสัยพูลอิน, พิสัยแคปเจอร์

- 2) พิสัยพูลอิน (pull in range) เป็นพิสัยที่ PLL สามารถจะล็อกกับสัญญาณอินพุตได้โดยลูบอยู่ในสภาวะเริ่มต้นไม่ได้ล็อกกับความถี่อินพุต
- 3) พิสัยแคปเจอร์ เป็นพิสัยที่ PLL สามารถจะล็อกกับความถี่อินพุต พิสัยแคปเจอร์จะมีช่วงความถี่แคบกว่าพิสัยพูลอิน โดยผลต่างของความถี่ที่สามารถผ่านลูบฟิลเตอร์โดยไม่ถูกลดทอน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) การสังเคราะห์ความถี่ด้วยเฟสล็อกกลุ่

การสังเคราะห์ความถี่ด้วย PLL เป็นการสร้างความถี่ขึ้นใหม่ ด้วยสัญญาณความถี่อ้างอิงที่มาตรฐาน โดยโครงสร้างสำหรับการสังเคราะห์ความถี่แสดงได้ดังรูป 1.15



รูปที่ 1.15 แสดงโครงสร้าง PLL สำหรับการสังเคราะห์ความถี่

จากรูป ส่วนที่เพิ่มเข้าไปจากโครงสร้างของ PLL ที่ได้กล่าวมาแล้วคือ วงจรหาร $N(1/N)$ โดยถ้า f_r เป็นความถี่อ้างอิงที่มีความถี่คงที่แล้ว ความถี่เอาต์พุทของ VCO จะเท่ากับขนาดของ ความถี่อ้างอิง (frequency reference : f_r) คูณกับจำนวนหาร N หรือเขียนได้

$$f_o = f_r * N \quad [1.22]$$

หรือกล่าวได้ว่าความถี่เอาต์พุท (f_o) จะเป็นจำนวนเท่าของความถี่อ้างอิง ความถี่ที่ป้อนกลับจากวงจร VCO ที่นำมาเปรียบเทียบกับความถี่อ้างอิงที่เฟสดีเทคเตอร์ (PD) หารด้วยจำนวน N ให้เท่ากับความถี่อ้างอิง สำหรับการทรานเฟอ์ฟังก์ชันของ PLL ที่มีวงจรหารในส่วนป้อนกลับเขียนทรานเฟอ์ฟังก์ชันได้คือ

$$e_o(s) = \frac{K_o K_d F(s)/S}{1 + K_o K_d F(s)/NS} \quad [1.23]$$

สำหรับทรานเฟอ์ฟังก์ชันของรูปใดๆ เขียนได้

$$e_o(s) = \frac{G(s)}{1 + G(s)H(s)} \quad [1.24]$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$G(s)$ = ฟอว์เวิร์ดเกน (forward gain)

$H(s)$ = เกนป้อนกลับ (feedback gain)

$G(s)H(s)$ = เกนลูปเปิด (open loop gain)

จากสมการ 1.24 เราได้ฟอว์เวิร์ดเกนคือ

$$G(s) = \frac{K_o K_d F(s)}{S} \quad [1.25]$$

และเกนลูปเปิดของ PLL คือ

$$G(s)H(s) = \frac{K_o K_d F(s)}{N * S} \quad [1.26]$$

สำหรับในการสังเคราะห์ความถี่วงจรรองความถี่ต่ำ (LPF) ในลูปจะเลือกใช่วงจร
กรองแบบแอดคัพ เนื่องจากดึงกระแสอินพุตน้อย ทำให้ค่าความผิดพลาดในสภาวะสงบของเฟสดี
เทคเตอร์เอากัพที่มีค่าน้อย จากวงจรรองในลูปในรูปที่ 1.7(b) ซึ่งมีทรานเฟอร์ฟังก์ชันแสดงใน
สมการที่ 1.12 แทนลงในสมการที่ 1.23 จะได้

$$\frac{\theta_o}{\theta_i} = \frac{K_o K_d (ST_2 + 1) / T_1}{S^2 + SK_o K_d T_2 / NT_1 + K_o K_d / NT_1} \quad [1.27]$$

จะได้ความถี่ธรรมชาติของลูปและค่าแดมปีงแพคเตอร์คือ

$$\begin{aligned} \omega_n &= (K_o K_d / NT_1)^{1/2} \\ &= (T_2 / 2) \omega_n \end{aligned} \quad [1.28]$$

ค่าความถี่ธรรมชาติ, อัตรา damping ของลูป จะเป็นพารามิเตอร์ที่เราสามารถกำหนดได้โดยการกำหนดค่าพารามิเตอร์ดังกล่าว เราจะกำหนดโดยพิจารณาจากความต้องการต่อการตอบสนองของลูปในสภาวะทรานเซียน ความสามารถมอดูเลตความถี่ที่ต้องการในกรณีลูปมอดูเลตด้วยสัญญาณเบสแบนด์และความเสถียรภาพของลูป


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

หลักการทํางานของภาคส่ง

Pilot tone in BPSK เป็นเทคนิคในการส่งสัญญาณข้อมูลที่เป็นสัญญาณดิจิทัล โดยจะใช้สัญญาณ NRZ เป็นสัญญาณอ้างอิงซึ่งสัญญาณ NRZ นี้จะนำไปผ่านวงจร pulse shaper เพื่อทำการลดแบนด์วิท แล้วจึงนำไปมอดูเลทแบบ DSB กับสัญญาณคลื่นพาห์ ซึ่งสัญญาณคลื่นพาห์จะสร้างมาจาก clock ของสัญญาณ NRZ สัญญาณที่ได้จากวงจรมอดูเลทแบบ DSB นี้จะกำจัดคลื่นพาห์ทั้งไปเหลือแต่ข้อมูลที่อยู่ใน sideband ทั้งสองข้างเท่านั้น ซึ่งสัญญาณนี้จะถูกส่งไปยังภาครับพร้อมกับสัญญาณ pilot tone โดยที่สัญญาณ pilot tone นี้สร้างจาก clock ของสัญญาณ NRZ เช่นเดียวกับสัญญาณคลื่นพาห์ โดยใช้วงจร summing amp ในการรวมสัญญาณทั้งสองก่อนส่งไปที่ภาครับ สัญญาณ pilot tone ที่ส่งไปยังภาครับก็เพื่อเป็นสัญญาณอ้างอิงในการสร้างสัญญาณคลื่นพาห์เพื่อใช้ในการตีเทคที่ภาครับ

Block Diagram ของวงจร Pilot tone in BPSK มีดังนี้



รูปที่ 2.1 Block diagram ภาคส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับกรใช้งานเพื่อการศึกษาเท่านั้น ไม่นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


การมอดูเลตแบบ DSB

การมอดูเลตแบบ DSB นี้ชื่อเต็มคือ Double-SideBand Suppressed Carrier ซึ่งตามความหมายก็คือ การมอดูเลตที่ให้สัญญาณที่มอดูเลตมีไซด์แบนด์ทั้งสองด้าน และสกัดเอาสัญญาณคลื่นพาห์ออกไป วัตถุประสงค์หลักของการมอดูเลตแบบนี้ก็คือ ต้องการลดกำลังส่งในส่วนที่เป็นสัญญาณคลื่นพาห์ออกจากสัญญาณ AM เพื่อเป็นการเพิ่มประสิทธิภาพด้านการส่ง เมื่อทำการสกัดสัญญาณคลื่นพาห์ออก สัญญาณ DSB ที่ได้ก็จะเขียนได้ดังนี้

$$v_c(t) = A_c m(t) \cos \omega_c t \quad [2.1]$$

เมื่อ $A_c \cos \omega_c t$ คือสัญญาณคลื่นพาห์

และ $m(t)$ เป็นสัญญาณเบสแบนด์ที่ถูกนอร์มอลไลซ์ไว้ด้วยค่า A_c และ $m(t)$ จะถูกเรียกว่า มอดูเลชันอินเด็กซ์ (modulation index) ซึ่งจะเป็นตัวบ่งชี้ว่าสัญญาณคลื่นพาห์ถูกทำให้มีการเปลี่ยนแปลงระดับไปอย่างไร อย่างไรก็ตามในทางปฏิบัติแล้วค่าว่า มอดูเลชันอินเด็กซ์มักจะหมายถึงค่า $m(t)$ ที่มีขนาดสูงสุดและสัญญาณ AM ที่สามารถเกิดด้วยวิธีเอนเวลโลปด์เทคนิคนี้จะต้องมี $|m(t)| < 1$ เสมอ ถ้า $m(t)$ มีค่าสูงกว่าหนึ่งก็จะเกิดการกลับเฟสตรงที่ $m(t) = -1$ ซึ่งวงจรดีเทคเอนเวลโลปจะไม่สามารถตรวจจับการเปลี่ยนแปลงเฟสได้ จึงดีเทคได้เอนเวลโลปด้านบวกอยู่เสมอ ซึ่งจะทำให้ไม่สามารถดีเทคสัญญาณเบสแบนด์เดิมกลับมา




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษา **รูปที่ 2.2 ตัวอย่างของสัญญาณ DSB** เสนอให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งจากสมการที่ (1) นี้ $v_c(t)$ จะมีค่ากลับเฟสทันทีตรงตำแหน่งที่ $m(t) = 0$ ดังนั้นค่าสอดคล้องของสัญญาณหรือเอ็นเวลโลปที่ได้ก็จะเป็น $|m(t)|$ แทนที่จะเป็น $m(t)$ นั่นคือในสภาพเช่นนี้เอ็นเวลโลปตีเทคชั่นจะใช้ไม่ได้ผล

เมื่อทำการหาสเปกตรัมของสัญญาณ DSB ตามสมการ (1) นี้ โดยให้ฟูเรียร์ทรานส์ฟอร์มของ $m(t)$ เป็น $M(f)$ จะได้ผลดังนี้

$$V_c(f) = (A/2)[M(f-f_c) + M(f+f_c)] \quad [2.2]$$

ซึ่งรูปร่างของสเปกตรัมก็จะเหมือนกับของสัญญาณ AM ยกเว้นว่าไม่มีสเปกตรัมของสัญญาณคลื่นพาห์อยู่เท่านั้น เพราะฉะนั้นเมื่อนำไปเขียนเป็นรูปของสเปกตรัมก็จะได้ดังรูปที่ 2.3



รูปที่ 2.3 สเปกตรัมของสัญญาณ DSB

เมื่อทำการพิจารณากำลังส่งของสัญญาณ DSB นี้เนื่องจากไม่ต้องส่งสัญญาณคลื่นพาห์ออกไปด้วย ดังนั้นกำลังส่งก็จะเหลือเพียงกำลังที่อยู่ในไซด์แบนด์ทั้งสองข้างดังนี้

$$P_{DSB} = 2P_{sb} = (A_c^2/2)[m^2(t)] \quad [2.3]$$

กำลังส่งที่ต้องใช้ในการนี้เมื่อเปรียบเทียบกับกรณีของสัญญาณ AM เราจะพบว่าการที่ ไม่ต้องส่งสัญญาณคลื่นพาห์ออกไปด้วยจะทำให้ประหยัดกำลังส่งลงไปได้อย่างน้อยก็ครึ่งหนึ่งของกำลังส่งที่ใช้ในการส่งสัญญาณ AM การพิจารณาเรื่องเกี่ยวกับกำลังส่งนี้ในทางปฏิบัติยังต้องคำนึง

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้เพื่อใช้ในการศึกษาเท่านั้น ไม่สามารถนำออกจำหน่ายหรือทำซ้ำโดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถึงเงื่อนไขที่สำคัญอีกประการหนึ่งคือ ค่ากำลังส่งสูงสุดที่เครื่องส่งจะทำงานได้ตามปกติ ค่ากำลังส่งสูงสุดนี้จะถูกกำหนดจากคุณสมบัติของเครื่องขยายกำลังที่ใช้อยู่ เพราะเครื่องขยายกำลังจะเกิดการอิ่มตัว (saturation) และทำให้สัญญาณขาออกผิดเพี้ยนไปจากสัญญาณขาเข้า เมื่อเราใส่สัญญาณขาเข้าที่มีค่าสูงเกินไป ถ้าให้ค่ากำลังสูงสุดดังกล่าวนี้เป็น $(A_{max})^2/2$ แล้วทำการเปรียบเทียบกำลังที่ใส่เข้าไปในไซด์แบนด์ของสัญญาณ DSB และสัญญาณ AM ได้ ก็จะเป็นการเปรียบเทียบกำลังส่งของไซด์แบนด์ของสัญญาณทั้งสอง ภายใต้ง่ายไขกำลังสูงสุดได้ ก่อนอื่นจะพิจารณากรณีของสัญญาณ DSB จากสมการ (3) เนื่องจาก $[m^2(t)] < 1$ เพราะฉะนั้นจะสามารถให้ $A_c = A_{max}$ ได้ซึ่งทำให้ P_{sb} ในกรณีนี้เท่ากับ $(A_{max})^2/4$ สำหรับกรณีของสัญญาณ AM เราจะพบว่าค่า A_c สูงสุดที่เป็นไปได้มันจะเท่ากับ $A_{max}/2$ ซึ่งโดยสรุปแล้วจะได้ว่า



$$\begin{aligned} \text{กรณีของ DSB} \quad P_{sb} &= \frac{A_{max}^2}{4} \\ \text{กรณีของ AM} \quad P_{sb} &= \frac{A_{max}^2}{16} \end{aligned}$$

ซึ่งก็หมายความว่า ถ้ากำหนดกำลังส่งสูงสุดให้ ก็จะสามารถใส่กำลังให้กับสัญญาณไซด์แบนด์ของสัญญาณ DSB ได้สูงกว่าสัญญาณ AM ถึง 4 เท่าตัว สัญญาณ DSB จึงมีการใช้กำลังที่มีประสิทธิภาพสูงกว่าของสัญญาณ AM 4 เท่าตัว แต่ก็มข้อเสียเปรียบที่ไม่สามารถดีเทคสัญญาณเบสแบนด์กลับมาได้โดยใช้วิธีเอนเวลโลปด์เทคชัน

Frequency Response ของฟิลเตอร์แบบอุดมคติหรือแบบ brick wall

ลักษณะของระบบแสดงได้ดังรูปที่ 2.5 ในระบบนี้ impulse input $f(t)$ ถูกใช้ในการส่งข้อมูลในช่องสัญญาณที่มีเรสพอนส์ความถี่สัมพันธ์กับฟิลเตอร์ความถี่ต่ำแบบอุดมคติหรือ brick wall และมีแบนด์วิทเท่ากับ B แม้ว่าลักษณะของฟิลเตอร์และเรสพอนส์ไม่สามารถเป็นจริงได้ เนื่องจากการเกิด roll-off ที่ไม่จำกัดของ filter แต่แบบนี้จะให้เรสพอนส์ประมาณใกล้เคียงได้ จะใช้ฟิลซ์แบบสั้นๆ เพื่อจำกัด bandlimit ของระบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(c) Output Signal or Time Response
Time Response of an Ideal or Brick-wall Filter Due to Bandlimiting

รูปที่ 2.5

จากรูป 2.5(c) ผลของ bandlimitting ที่เป็นสัญญาณ impulse จะเกิดการสั่น (ringing) หรือเกิด time sprcading ของพัลส์


รูปสัญญาณ o/p กำหนดได้โดยสมการที่ 2.4

$$h(t) = \frac{2B\sin 2\pi Bt}{2\pi Bt} \quad [2.4]$$

จากสมการแสดงถึงรายละเอียดของสัญญาณที่ อัตรา $1/t$ และแอมพลิจูดที่ผ่านศูนย์ ที่จุดต่างๆ ทุก $t = n/2B$ โดยที่ n เป็นจำนวนเต็มจากฟังก์ชัน sine เป็นศูนย์เมื่อ $2\pi Bt = n\pi$ ถ้าสัญญาณพัลส์เทรนที่ใช้ กับระบบ bandlimit ทางของพัลส์ต่าง ๆ จะเหลื่อมทับกัน(overlap)

ในการตีเทคสัญญาณจะพิจารณาเฉพาะพัลส์หลัก(major pulse) กรณีนี้นี้ แสดงได้ดังรูป 2.6 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ทางการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเกิด time delay ของระบบทำให้ response ของสัญญาณ impulse ลากที่ 3 และ 4 เกิดขึ้นที่จุด sampling ที่ $t = 0$ การรบกวนแบบนี้เรียกว่า Inter-Symbol Interference (ISI)



รูปที่ 2.6

ที่ระยะเวลา sample ที่ $t=T$ หากของพัลส์ที่ปรากฏภายใน sampling slot ซึ่ง จะเกิดเป็นแรงดันขึ้นแทนที่ศูนย์ ถ้าค่าแรงดันมากพอจะทำให้เกิดปัญหาขึ้นได้


ผลจาก ISI สามารถทำให้ลดลงได้โดย

- 1) กำหนด timing ของ pulse train และ sampling interval ให้สัมพันธ์กับแบนด์วิทของระบบ
- 2) ใช้ pulse shaping และ channel shaping

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ไว้เพื่อใช้ในการเรียนการสอนเท่านั้น หากมีการนำเอกสารนี้ไปใช้โดยไม่ผ่านการอนุญาตจากเจ้าของเอกสารจะถือว่าผิดกฎหมาย

โดย timing ของพัลส์เทรนจะทำให้เกิดหรือไม่เกิดพัลส์ที่ interval ของ $T=1/2B$ ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และดีเทคที่อัตราเดียวกัน ทางของพัลส์ข้างเคียงจะเป็นศูนย์วอลท์ และการรบกวนกันจะไม่เกิดขึ้น



รูปที่ 2.7

ที่ระยะคงที่พัลส์ที่เกิดขึ้นเป็นไปตามรูป 2.7 โดยที่ระยะแซมปลิง เกิดขึ้นที่ multiple ของ $T=1/f_s$ หรือที่อัตรา f_s เป็น 2 เท่าของแบนด์วิทที่ส่ง อัตรานี้เรียกว่า Nyquist rate

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{อัตราพัลส์} = 2B \tag{2.5}$$


โดยที่ B เป็นแบนด์วิธของช่องสัญญาณแบบ low-pass

ถ้า sampling ที่ภาครีบกำหนดที่ระยะถูกต้องหรือที่ทุกๆ $T=1/f_s = 1/2B$ ดังนั้น ISI จึงจะไม่เกิดขึ้น ฉะนั้นแบนด์วิธจึงเท่ากับ ครึ่งหนึ่งของอัตราพัลส์


$$B = \frac{f_s}{2} \tag{2.6}$$

รูปที่ 2.7 bandlimit ของระบบป้องกันความถี่ sampling ของภาคส่ง มีอัตราพัลส์ $1/T = f_s$ แบนด์วิธจำกัดของฟิลเตอร์ออดมคติแบบ low-pass มี cutoff frequency = $f_s/2$ จะไม่ผ่านที่ความถี่ sampling (f_s) เพื่อให้ timing จาก pulse stream สัญญาณ rectified แบบ full wave ซึ่งทำให้เกิด doubling ที่ฮาร์โมนิกแรกของสัญญาณ รูปที่ 2.8 สัญญาณปกติของสัญญาณภาครีบ ก่อนและหลังการเรคตีไฟล์ สัญญาณที่ถูกเรคตีไฟล์จะประกอบด้วย ส่วนประกอบ spectrum ที่อัตราพัลส์ $1/T$ หรือ f_s ซึ่งจะถูก extracted โดยค่าของ sharply tuned BPF ในความเป็นจริงทางของพัลส์จะมีความกว้างจำกัด แต่จะไม่หมดในช่วงเวลาของ T เมื่อ $B=f_s/2$ จะเกิดความกว้างพัลส์ที่ศูนย์ ถ้าพัลส์วิทไม่มาก ISI จะเกิดได้เสมอ response ของ filter ออดมคติแบบ low-pass จะไม่ delay ที่พัลส์ที่เหลื่อมที่กว้าง t_p แสดงได้โดยสมการที่ [2.4] ในรูปที่ 2.9 แสดงเรสปอนส์สำหรับ differential pulse เมื่อ $B = 4\text{KHz}$

$$g(t) = \frac{t_p}{\pi} \int_0^{wtp/2} \frac{\sin wt_p / 2 \cos wtdw}{wtp/2} \tag{2.7}$$




(a) Received Pulse Stream



(b) Rectified Pulse Stream
Timing Extraction Employing Rectification

รูปที่ 2.8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Raised-Cosine Channel Response

ในทางปฏิบัตินั้น filter แบบอุดมคติหรือ brick wall ไม่สามารถสร้างได้ ในการออกแบบ channel สื่อสารแบบดิจิทัลจะต้องใช้วิธีที่ปฏิบัติต่อไปแทนผลของ filter response แบบนี้สามารถเป็นจริงได้ ซึ่งจะเกิด overshoot และ undershoot น้อยที่สุดที่จุดผ่านศูนย์ที่ระยะ sampling ติดกัน เมื่อใช้ร่วมกับ pulse shape channel และ equalizer จะมี odd ทรานส์เฟอ์ฟังก์ชันสมมาตรที่ $B/2$ ดังแสดงในรูป 2.10 ฟิลเตอร์นี้สามารถเป็นจริงได้ ถ้าเรสพอนส์ไม่เปลี่ยนแปลงทันทีทันใดและจำกัดสโปลในลักษณะนี้ ทางของพัลส์ข้างเคียงจะไม่รบกวนกับ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พัลส์หลัก chanel การสื่อสารจะชดเชยสำหรับการเบี่ยงเบนใด ๆ ของพัลส์จาก function impulse




รูปที่ 2.10

วิธีแก้ปัญหานี้หนึ่งคือ การออกแบบแบนด์พาสแบบ raised-cosine response ดังแสดงในรูป 2.11(a) แม้ว่าเรสพอนส์จะไม่เป็นเส้นตรง แต่สามารถประมาณได้ใกล้เคียงเรสพอนส์แบบ brick wall โดยให้ gradual roll-off สูงขึ้น 1.5 time ของ Nyquist rate แต่จะคัทออฟที่ 2 เท่าของ Nyquist rate โดยที่ frequency response แสดงได้ดังรูปที่ 2.11(a) และ impulse response แสดงดังรูป 2.11(b)



(a) Frequency Response




(b) Impulse Response
Raised-Cosine Channel Response

รูปที่ 2.11 แสดง Raised-Cosine Channel Response

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น ไม่อนุญาตให้เผยแพร่ไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ISI จะไม่เกิดขึ้นถ้า pulse train มีระยะเวลาที่ทุก ๆ time interval $T=1/B$ ทางของพัลส์ข้างเคียงจะเป็นศูนย์โวลต์ การพิจารณาจะพบว่าไม่มีพัลส์หรือไม่มีพัลส์เท่านั้น ที่ระยะแซมปลิงคงที่แสดงดังรูป 2.12



รูปที่ 2.12

แบนด์วิธของ channel สื่อสารจะถูก double (เปรียบเทียบกับกรณีของ brick wall จะขึ้นไป f_c หรือ 2 เท่าของแบนด์วิธสัญญาณอนาล็อก ซึ่งเป็นที่รู้จักกันในทฤษฎี การแซมปลิง) error จาก overshoot หรือ undershoot สามารถลดลงได้ slope ของ riding curve จะเปลี่ยนที่จุด sampling time ซึ่งแบบนี้จะยอมให้เกิด jitter ได้มากกว่าแบบ sinc/x หรือแบบ brick wall

การใช้ PULSE SHAPING เพื่อลดสัญญาณรบกวน ISI

ให้ N = จำนวน time slot โดยที่ T_s เป็น frame time

N_b = ไบนารีบิตใน time slot

ดังนั้น อัตราของ bit interval คือ $T_b = T_s / N_b$ วินาที

ที่เวลา sample ใดๆ ถ้าแรงดันที่เกิดจาก symbol สัมพันธ์กับ sample ก็จะไม่เกิด ISI ขึ้นตำแหน่งนี้สัมพันธ์กับรูปสัญญาณที่ส่งออกไปทั้งหมดผ่านจุด null ที่ระยะเวลา sample แต่ถ้า symbol เหล่านี้ถูกส่งออกไปทุก ๆ T_s / N_b วินาที เราต้องการรูปสัญญาณที่ทุกๆ symbol เป็นคาบๆ ทุกจุด null เพื่อป้องกันสัญญาณรบกวนที่ไม่ต้องการของ sample ที่เกิดขึ้น

เอกสารนี้เป็นเอกสารที่สงวนเวลาสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวอย่างหนึ่งของรูปสัญญาณที่เหมาะสมตามทฤษฎีนี้คือ สัญญาณ $\sin(x)/x$ ที่ถูกพบโดย บังเอิญในการ sampling ซึ่งสัมพันธ์กับ response ของ low-pass channel แบบอุดมคติโดยส่งสัญญาณเป็นพัลส์ที่แคบมาก เพื่อใช้สัญญาณนี้ซึ่งมีปัญหา ผลคูณรวมทั้งหมดของสเปกตรัมของรูปสัญญาณที่ส่ง channel transfer function และเครื่องรับแบบ matched filter จะต้องมี low-pass แบบ rectangular ผลที่ได้จะไม่ค่อยเป็นไปได้จริงและยากที่จะประมาณในทางปฏิบัติ แต่ยังคงรักษาการ synchronize ของจุด sample ให้เพียงพอแก่สัญญาณ $\sin(x)/x$ ให้มากที่สุด

ในปี 1928 Nyquist ได้ปรับปรุงและบรรยายถึงสัญญาณพัลส์ ในการกระจายออกเป็น null ที่ได้รับขณะเวลาเดียวกัน โดย spectrum magnitude ถูกประมาณไว้อย่างใกล้เคียงกับ filter transfer function ที่เป็นจริงได้ ผลของ Nyquist นี้เรียกว่า vestigial-symmetry theorem ดูได้จากรูปแบบของสเปกตรัม มีหลายรูปแบบดังแสดงในรูป 2.13(a) เป็น real และ odd symmetry ประมาณที่จุด $\omega = \pm\omega_c$ รูปแบบของสเปกตรัมจะถูกกำหนดโดยใกล้เคียงที่สุด จากคุณสมบัติแบบ gradual roll-off และยังคงแสดง location ของ null ที่อ้างอิงไว้

พจน์ทฤษฎี vestigial symmetry ของ Nyquist โดยที่ $\omega_1 < \omega_c$ กรณีนี้ต้องการใช้ในทางปฏิบัติโดยสามารถแยกสเปกตรัม $S_o(\omega)$ ได้เป็นผลรวมของส่วนประกอบ rectangular และส่วนประกอบที่ odd symmetry ประมาณ $\pm\omega_c$ ดูประกอบจากรูป 2.13(b) และ (c) inverse transform อย่างง่ายของส่วนประกอบแสดงได้ดังสมการ

$$h(t) = \frac{w \sin(\omega t)}{\pi \omega t}$$


$$h(t) = \frac{-2 \sin(\omega t)}{\pi} \left[\int_0^{\omega} \sin(\omega t) H_1(\omega + W) d\omega \right] \quad [2.8]$$

ฟังก์ชันของเวลา $S_o(t)$ สัมพันธ์กับสเปกตรัม $S_o(\omega)$ ได้เป็น

$$S_o(t) = \frac{w \sin(\omega t)}{\pi \omega t} \left[\int_0^{\omega} \frac{1-2t}{H_1(\omega_1 + W) \sin \omega t} d\omega \right] \quad [2.9]$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยไม่พิจารณาค่าคงที่ที่ได้จากวงเล็บใหญ่ factor $\sin(\omega t)/\omega t$ รับรองถึงการมีอยู่ของคาบ null ส่วน $H_1(\omega)$ สามารถเลือกได้ตามสมการ ISI จะเป็นศูนย์ถ้า symbol ใน PCM pulse train ถูกส่งภายใน pulse ที่มีรูปแบบของ $S_0(t)$ นี้



Spectrums associated with Nyquist's vestigial-symmetry theorem. (a) A spectrum with the required symmetry, (b) its rectangular component, and (c) its components with odd symmetry about $\pm W$ [2].


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การพิจารณา spectrum ของ raised-cosine กำหนดได้โดย

$$S_o(\omega) = \begin{cases} 1 & ; \omega < \omega - \omega_1 \\ 1/2 + 1/2\cos[\omega - \omega + \omega_1] & ; \omega - \omega_1 \leq \omega \leq \omega + \omega_1 \\ 0 & ; \omega + \omega_1 < \omega \end{cases} \quad [2.10]$$

จากนั้นใช้ inverse fourrier transform จะได้เป็น

$$S_o(t) = \frac{w \sin(\omega t)}{\pi \omega t} \left| \frac{\cos(\omega_1 t)}{1 - (2\omega t / \pi)^2} \right| \quad [2.11]$$



รูปที่ 2.14


ทั้งสองฟังก์ชันแสดงดังรูปที่ 2.14 ที่ $w_1/w = 0, 0.5$ และ 1.0 พัลส์ดังรูป (b) มีความสำคัญมาก เมื่อ $w_1/w = 1.0$ side lobe จะเล็กมากๆ (31.5 dB จากยอดหรือต่ำกว่ามากๆ) แสดงถึงการเกิด ISI จะเล็กมากที่ปรากฏใน timing error เมื่อรวมกับ null ที่เกิดที่ $t = \pm (2n+1)\pi/2w$ โดย $n = 1, 2, \dots$, จะทำให้เกิดสัญญาณรบกวนต่ำ อัตราครึ่งแอมพลิจูดพัลส์ของ w_1/w จะอยู่ที่ π/w เป็นระยะเวลาของ 1 บิต การสะท้อนของสัญญาณจะมีหลายชั่วที่เกิดจากพัลส์ต่างๆ แต่ที่จุด null π/w และส่วนต่อไปจะเกิดเฉพาะค่า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

null π/w วินาที ข้อดีนี้คือจะมีการ synchronize สัญญาณที่รับมาจากภาครับสัญญาณดิจิทัลได้ดี Pulse Shaping จะส่งรหัส symbol ที่ 1 symbol ต่อ π/w วินาที ในกรณีสัญญาณคือ w/π แต่โดยรวมแล้วก็ยังคงได้ pulse shaping ที่เป็น $w+w_1$ เสมอ เมื่อเปรียบเทียบกับ การส่งสัญญาณที่ $(w+w_1)/\pi$ ซิมบอต่อวินาที ซึ่งได้อัตราส่วนความแตกต่างเป็น $w/(w+w_1)$


EYE DIAGRAM

ในการพิจารณาผลของนอซีส์แบบ random , jitter หรือผลอื่นๆ ที่ทำให้เกิด ISI ของสัญญาณ pulse stream ที่เข้ามาจะทำให้ eye diagram ในการพิจารณาโดยอะแกรมสร้างได้โดยใช้ฮอสซิลโลสโคปวัด ป้อนสัญญาณเข้าทาง vertical ของสโคป ส่วน timebase (horizontal axis) ถูก trigger ด้วยสัญญาณ clock ใน eye diagram จะเห็นถึงผลของ noise ที่ทำให้บริเวณรอบๆ eye ไม่ชัดเจน



(a) Ideal Three Level System

รูปที่ 2.15(a)



(b) Noisy System

รูปที่ 2.15(b)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 2.15(a) แสดงไดอะแกรมขณะที่ดีที่สุดและช่วงที่มีนอชส์ตามลำดับ จุดที่ไดอะแกรมเปิดกว้างมากที่สุด การแยกสัญญาณเป็นไปได้สูงสุด noise ที่จะทำให้เกิด error ส่อมต้อง การแอมพลิฟายด์ที่มีค่ามากๆ Decision Threshold ควรจะตั้งไว้ที่ระดับที่ horizontal eye มีการเปิดมากที่สุด

เนื่องจากคุณสมบัติในการรับ-ส่งไม่สมบูรณ์พอทำให้เกิด phase jitter ซึ่งจะลด การเปิด eye ทางแนวนอน และการเกิด ISI จะลดการเปิด eye ทั้งแนวนอนและแนวตั้ง

อัตราการปิด eye ต่อเวลา แสดงความไวของระบบที่มีต่อ timing error ถ้าการ sampling instant หนีจากตำแหน่งที่เป็น ideal เพียงเล็กน้อยจะทำให้เกิดการเปิด eye ทางแนวตั้งลดลงอย่างมาก ในทางปฏิบัติจะทำให้ system performance เลวลงอย่างมาก

สามารถหา noise margin ได้จาก eye diagram อีกด้วย noise margin จะ แสดงความแตกต่างของโวลต์เตจระหว่าง decision threshold กับเส้นขอบใน eye ทำ การวัดขณะที่ sampling distortion โดยเฉพาะจาก ISI ทำให้เกิดขอบ eye เข้าใกล้เส้น decision threshold มากขึ้น การวิเคราะห์ eye diagram ทำให้สามารถลดสาเหตุที่ทำให้ เกิดการเลวลงของระบบให้ต่ำที่สุด


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3


การออกแบบวงจรทางภาคส่ง

วงจร PULSE SHAPING

วงจร pulse shaper จะทำหน้าที่ปรับเปลี่ยนรูปร่างของสัญญาณจากคลื่นสี่เหลี่ยม ให้ อยู่ในรูป rise cosine เพื่อลดแบนด์วิดท์ในการส่ง



รูปที่ 3.1 Spectral amplitude function of rectangular pulse




รูปที่ 3.2 Spectral amplitude function of raised-cosine pulse

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการสงวนสิทธิ์ในเนื้อหาบางส่วน ไม่อนุญาตให้ทำซ้ำหรือเผยแพร่โดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อเราทำ fourier transform ของสัญญาณสี่เหลี่ยมเทียบกับสัญญาณ raised cosine ดังแสดงในรูปข้างล่างจะเห็นได้ว่า พัลส์รูปสี่เหลี่ยมมีแถบความถี่กว้างกว่าพัลส์รูป raised-cosine ซึ่งเมื่อนำมาคูณเลตกับคลื่นพาห้พัลส์รูป rise cosine จะให้แบนด์วิดท์แคบกว่า

ลักษณะของวงจร pulse shaper แสดงดังรูปข้างล่าง โดย Data input ขา 2 เราป้อนสัญญาณ NRZ และ clock ที่ป้อนให้กับขา 8 ของ IC 74164 โดยจะป้อน clock ประมาณ 7 เท่าของ clock ของสัญญาณ NRZ

วงจร pulse shaping เป็นวงจรจัดรูปสัญญาณจากสัญญาณ pulse ให้เป็นสัญญาณในรูปขั้นบันได โดยใช้ IC 74LS164 โดยเราป้อนอินพุตเป็นสัญญาณ NRZ เข้าที่ขา 2 และป้อนสัญญาณ clock เข้าที่ขา 8 ซึ่ง clock ที่ป้อนจะมีค่าเป็น 7 เท่าของ clock ของสัญญาณ NRZ โดยค่าความต้านทาน R1-R4 จะเป็นตัวกำหนดเอาท์พุทให้มีลักษณะเป็นขั้นบันได ซึ่งวงจรแสดงได้ดังรูปที่ 3.3



รูปที่ 3.3 วงจร Pulse Shaping


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับศึกษาใช้กันเองในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร LOW-PASS FILTER

จากรูปเป็นวงจร Low-pass Butterworth Filter ซึ่งกราฟของผลตอบสนองมีความชัน -40 dB/decade ซึ่งสามารถแสดงวงจรและเส้นตอบสนองได้ดังรูปที่ 3.4

Second-order lowpass filter มีความสำคัญเพราะว่าใน order ที่สูงกว่านั้น เราสามารถออกแบบนำมาใช้งานจริง ๆ โดยแกนของวงจร second-order lowpass filter กำหนดได้จากค่า R_1 และ R_F ขณะที่ high cutoff frequency: f_c สามารถคำนวณได้จาก R_2, R_3, C_2, C_3 ตามสูตร

$$f_c = (1/(2\pi(R_2 R_3 C_2 C_3)^2)) \quad [3.1]$$



รูปที่ 3.4 วงจร Second Order Low-Pass Butterworth Filter

สำหรับ response ของ second order low-pass butterworth ขนาดของ โวลต์ที่เต็มแกนจะมีสมการดังนี้

$$\left| \frac{V_o}{V_{in}} \right| = \frac{A_F}{(1+(f/f_c))^{1/2}} \quad [3.2]$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{โดย } AF = 1 + \frac{R_F}{R_1} = \text{เกนของวงจร filter}$$

$f =$ ความถี่ของสัญญาณ input (Hz)

$$f_c = \frac{1}{2\pi(R_2 R_3 C_2 C_3)^{1/2}} = \text{high frequency cutoff [3.3]}$$

ขั้นตอนในการออกแบบ

- 1) เลือกค่าความถี่ high frequency cutoff : $f_c = 100 \text{ KHz}$
- 2) สมมติค่าในการออกแบบโดยกำหนดให้ $R_2 = R_3 = R$ และ $C_2 = C_3 = C$ โดยเลือกค่า $C = 0.1 \text{ nF}$
- 3) คำนวณค่า R ที่ใช้ในสมการที่

$$R = \frac{1}{2\pi f_c C}$$

$$R = \frac{1}{[2\pi * 100 * 10^3 * 0.1 * 10^{-9}]}$$

$$= 15.915 \text{ Kohm} \text{ เลือกใช้ VR} = 20 \text{ KOhm}$$

- 4) เนื่องจากเรากำหนดให้ $R_2 = R_3$ และ $C_2 = C_3$ ดังนั้นค่าโวลต์เกน $AF = (1 + R_F/R_1)$ มีค่าเท่ากับ 1.586 นั่นคือ $R_F = 0.586R_1$ ซึ่งค่าเกนนี้มีความจำเป็นสำหรับการตอบสนองของ Butterworth filter ดังนั้นเราเลือกค่า $R_1 < 100 \text{ KOhm}$ เพื่อนำไปหาค่า R_F

$$\text{เลือกใช้ } R_1 = 10 \text{ KOhm}$$


$$R_F = 0.586R_1$$

$$= 5860 \text{ Ohm} \text{ เลือกใช้ VR} = 10 \text{ KOhm}$$

วงจรกำเนิดสัญญาณความถี่ 1 MHz

สัญญาณความถี่ 1 MHz นี้สร้างขึ้นเพื่อใช้เป็นสัญญาณคลื่นพาห์ในการมอดูเลตโดยสร้างจากสัญญาณ clock ของสัญญาณ NRZ หลักการในการสร้างคือ ใช้วงจร PLL IC NE 564 โดยป้อน clock เข้าที่ขา 6 ของ IC NE 564 และออกแบบ vco ให้มีความถี่ประมาณ 1 MHz และป้อนกลับไปยังวงจรเปรียบเทียบเฟส โดยผ่านวงจรหาร 10 ซึ่งวงจรหาร 10 นี้เราใช้ ไอซี 7490 ในการออกแบบความถี่จากการหาร 10 จะถูกนำไปเปรียบเทียบกับ clock 100 KHz เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของสัญญาณ NRZ รูปวงจรถ้าเนตความถี่ 1 MHz แสดงได้ดังรูปที่ 3.5




รูปที่ 3.5 แสดงวงจรถ้าเนตความถี่ 1 MHz

วงจรถ้าเนตสัญญาณ Pilot Tone ความถี่ 1.1 MHz


วงจรถ้าเนตสัญญาณ pilot tone 1.1 MHz สร้างขึ้นเพื่อเป็นสัญญาณอ้างอิงในการสร้างสัญญาณคลื่นพลาที่ภาครับ โดยจะส่งไปพร้อมกับสัญญาณที่ได้จากการมอดูเลต ซึ่งมีหลักการในการสร้างวงจรถ้าเนตเดียวกับวงจรถ้าเนตความถี่ 1 MHz คือ ใช้วงจรถ้าเนต PLL ไอซี NE 564 โดยสร้างความถี่ของวงจรถ้าเนต VCO ใน PLL ให้ได้ประมาณ 1.1 MHz แล้วนำมาผ่านวงจรถ้าเนต 11 ซึ่งใช้ IC 7492 ในการสร้างวงจรถ้าเนต 11 ให้ได้ความถี่ 100 KHz เพื่อนำสัญญาณนี้ไปเปรียบเทียบกับ clock 100 KHz ของ NRZ ลักษณะของวงจรถ้าเนตสัญญาณ pilot tone แสดงดังรูปที่ 3.6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 แสดงวงจรกำเนิดสัญญาณ pilot tone 1.1 MHz

วงจร BALANCE MODULATOR



รูปที่ 3.7 วงจร Balanced Modulator (+12V_{dc} single supply)

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่สามารถนำออกจำหน่ายหรือใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร balanced modulator หรือ เรียกย่อๆว่า BM นี้จะทำหน้าที่ผสมสัญญาณระหว่างสัญญาณ baseband กับสัญญาณพาหะ โดยผลลัพธ์ที่ได้จากการผสมจะมีเฉพาะไซด์แบนด์ทั้งสองข้างเท่านั้น โดยสัญญาณพาหะจะถูกกำจัดออกไป ในการออกแบบวงจร BM นี้จะใช้ IC MC 1596 ทำหน้าที่เป็นตัว balance modulator โดยในวงจรจะมี VR 50 KOhm เป็นตัวปรับสมดุล การกำจัดพาหะขึ้นอยู่กับระดับสัญญาณพาหะที่ป้อน ระดับสัญญาณพาหะที่เหมาะสมอยู่ในช่วง 300 ถึง 500 mV_{rms} ซึ่งวงจรที่ใช้งานแสดงดังรูปที่ 3.7

การทำงานของวงจร balance modulator เหมือนกับวงจรคูณสัญญาณ สมมติให้ สัญญาณแรกคือ carrier $f_c = \sin \omega_c t$ และอีกสัญญาณคือ เบสแบนด์ $f_m = \sin \omega_m t$ และจะได้ output :

$$V_o = A_c \sin \omega_c t * A_m \sin \omega_m t$$

$$V_o = (A_c A_m / 2) [\cos (\omega_c - \omega_m) t + \cos (\omega_c + \omega_m) t]$$

วงจร SUMMING AMP

วงจร suming amp ใช้สำหรับการรวมสัญญาณหลายๆ ชุดเข้าด้วยกันเพื่อให้เป็นสัญญาณที่ถูกขยายแล้วเพียงชุดเดียว ซึ่งแรงดันที่เอาท์พุทเราสามารถหาได้จาก


$$V_o = - \left[\frac{R_f V_1}{R_1} + \frac{R_f V_2}{R_2} \right]$$

โดยที่ V_1 คือ สัญญาณเอาท์พุทจากวงจร balance modulator

V_2 คือ สัญญาณเอาท์พุทของวงจร pilot tone

ในการออกแบบวงจรเราเลือกใช้ $R_f = 1 \text{ KOhm}$ R_1 และ R_2 ใช้ VR 20 KOhm เพื่อที่สามารถปรับเกนได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.8 วงจร Summing Amplifier

วงจร BAND-PASS FILTER

วงจร Band-pass filter (BPF) เป็นวงจรกรองความถี่ที่ยอมให้ความถี่ที่อยู่ในช่วง low frequency cutoff (f_L) ถึง high frequency cutoff (f_H) ผ่านไปได้เท่านั้น โดยที่ $f_H > f_L$ ส่วนความถี่นอกเหนือจากนี้ไปจะไม่สามารถผ่านได้

วงจร BPF สามารถแบ่งได้ 2 ชนิดคือ wide band pass และ narrow band pass filter โดยเราสามารถดูได้จากค่า Quality factor (Q) ถ้าค่า $Q < 10$ เราเรียกว่า วงจร wide band pass filter และถ้าค่า $Q > 10$ เรียกว่า narrow band pass filter เราสามารถหาค่า Q ได้จากสมการ

$$Q = \frac{f_c}{BW}$$

$$= \frac{f_c}{f_H - f_L}$$

โดยที่ f_c คือ center frequency

BW คือ Bandwidth

สำหรับ wide band filter นั้น เราสามารถหา center frequency ได้จากสมการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ $f_c = \sqrt{f_H f_L}$ งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร filter ชนิดนี้จะมีค่าแรงดันสูงสุด (V_{max}) อยู่ที่ความถี่หนึ่งซึ่งเราเรียกว่า ความถี่รีโซแนนซ์ (ω_r) และจุดที่เอาท์พุทโวลเตจมีค่า $0.707V_{max}$ นั้นในช่วงพาสแบนด์จะมีความถี่ที่สูงกว่าความถี่ ω_r เราเรียกว่า high cutoff frequency: ω_h และความถี่ที่ต่ำกว่าความถี่ ω_r เราเรียกว่า low cutoff frequency : ω_l ช่วงระหว่างความถี่ ω_h และ ω_l เราเรียกว่า Bandwidth(B)

$$B = \omega_h - \omega_l$$

วงจร bandpass filter แบ่งได้เป็น 2 อย่างคือ วงจร narrow band filter และ วงจร wide band filter โดยวงจร narrow band filter จะมีค่าแบนด์วิธน้อยกว่า 0.1 เท่าของความถี่รีโซแนนซ์ ($B < 0.1\omega_r$) และวงจร wide band filter จะมีค่าแบนด์วิธมากกว่า 0.1 เท่าของความถี่รีโซแนนซ์ อัตราส่วนระหว่างความถี่รีโซแนนซ์กับแบนด์วิธเราเรียกว่า quality factor: Q

$$Q = \frac{\omega_r}{B}$$

หรือ


$$B = \frac{\omega_r}{Q} \quad (\text{rad/s})$$

นั่นคือค่า Q ของวงจร narrow band filter จะมีค่ามากกว่า 10 และค่า Q ของวงจร wide band filter จะมีค่าน้อยกว่า 10

1) Wide Band-Pass Filter

วงจร wide band pass filter อย่างง่ายนั้นทำได้โดยนำวงจร HPF มาต่อ cascade กันเพื่อเป็นการง่ายต่อการออกแบบ ถ้าเรานำวงจร 1st order HPF ต่อกับ 1st order LPF ก็จะได้เป็น ± 20 dB/decade band pass และถ้าเรานำวงจร 2nd order HPF มาต่อกับ 2nd order LPF ก็จะได้เป็น ± 40 dB/decade band pass ดังนั้น order ของ BPF ขึ้นอยู่กับ order ของ HPF และ LPF


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.10 แสดงวงจร wide band pass filter และ response

2) Narrow Band-Pass Filter

สำหรับวงจร narrow BPF และ response แสดงดังรูปที่ 3.11



รูปที่ 3.11 วงจร narrow band pass filter และ response

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรเห็นว่าเราใช้ op-amp เพียงตัวเดียวโดยต่อแบบ multiple feedback โดยทั่วไปในการออกแบบ narrow BPF นี้เราสามารถหาความสัมพันธ์ของ f_c กับ Q ซึ่งมีสมการดังนี้ในการออกแบบเรากำหนดให้ $C_1 = C_2 = C$

$$R_1 = \frac{Q}{2\pi f_c C A_F}$$

$$R_2 = \frac{Q}{2\pi f_c C (2Q^2 - A_F)}$$

$$R_3 = \frac{Q}{2\pi f_c C}$$

โดยที่ A_F เป็นเกนที่ center frequency หาได้จากสมการ

$$A_F = \frac{R_3}{2R_1}$$

ดังนั้น $A_F < 2Q^2$

จากวงจรในรูปเราสามารถเปลี่ยนค่า center frequency f_c ไปเป็น f_c' ได้โดยไม่ต้องเปลี่ยนเกนและแบนด์วิทใหม่ แต่ทำการเปลี่ยนค่า R_2 ไปเป็น R_2' ซึ่ง R_2' หาได้จาก


$$R_2' = R_2 \left[\frac{f_2}{f_1} \right]^2$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

หลักการทํางานของภาครับ

หลักการทํางานของภาครับคือ เมื่อรับสัญญาณข้อมูลจากภาคส่งแล้ว ก็จะนำสัญญาณข้อมูลไปผ่านวงจรกรองความถี่ผ่านย่าน (band pass filter) สัญญาณที่ได้ส่วนหนึ่งจะนำไปผ่านวงจรดีเทคเตอร์ อีกส่วนหนึ่งจะผ่านวงจรกรองความถี่เฉพาะสัญญาณ pilot tone จากนั้นจะนำสัญญาณ pilot tone ไปสู่สัญญาณคลื่นพาห้ (carrier recovery) และสู่สัญญาณนาฬิกา (clock recovery) โดยสัญญาณคลื่นพาห้ที่ได้ จะนำไปผ่านวงจรดีเทคเตอร์เพื่อดีเทคสัญญาณข้อมูลออกมา สัญญาณที่ได้จะผ่านวงจรอินทิเกรตแอนด์ดัมพ์ (Integrate and dump) ซึ่งวงจรนี้ใช้ clock ที่ได้จากวงจรสัญญาณนาฬิกา วงจรอินทิเกรตแอนด์ดัมพ์นี้ เปรียบเสมือนวงจรกรองความถี่ต่ำผ่าน เอาท์พุทที่ได้จากวงจรนี้จะเป็นสัญญาณข้อมูลที่สมบูรณ์ block diagram ของภาครับสามารถแสดงได้ดังรูปที่ 4.1




รูปที่ 4.1 แสดง Block Diagram ของภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SYNCHRONOUS DETECTOR

การมอดูเลตแบบ DSB ไม่สามารถใช้วิธีดีเทคแบบเอนเวลโลปดีเทคชันได้ เราจะต้องใช้แบบ synchronous detector แทน

synchronous detector หรือบางครั้งเรียกว่า coherent detector คือวิธีการดีเทคสัญญาณโดยนำสัญญาณสองสัญญาณมาคูณกันโดยใช้อุปกรณ์ non-linear เช่นเดียวกับวงจร multiplicative mixer ซึ่งที่เอาท์พุทจะให้ความถี่ผลบวกและความถี่ผลต่างของสัญญาณทั้งสองออกมา โดยทั่วไปสัญญาณที่ป้อนเข้ามาที่วงจร synchronous detector คือสัญญาณ DSB หรือสัญญาณ SSB นำมาคูณกับคลื่นพาห์(carrier) ที่สร้างขึ้นใหม่ที่ภาครับ แล้วนำเอาท์พุทที่ได้ไปผ่านวงจร LPF ก็จะได้สัญญาณเบสแบนด์ออกมาตามต้องการ รูปที่ 4.2 แสดง block diagram ของวงจร synchronous detector



รูปที่ 4.2 Block Diagram ของ Synchronous Detector

เมื่อ $v_1 = f(t)$ เป็นสัญญาณ DSB

$$\text{จะได้ } v_1 = mV_c \sin \omega_c t \sin \omega_m t \quad [4.1]$$

เมื่อ สัญญาณเบสแบนด์คือ $V_m \sin \omega_m t$ และ $m = V_m/V_c$ เป็นดัชนีการมอดูเลชัน

$v_2 = \sin \omega_c t$ เป็นสัญญาณ carrier ที่สร้างขึ้นใหม่ที่ภาครับ และเพื่อความสะดวกจะให้ $v_2 = 1$ volt เมื่อทำการ multiply จะได้ $v_o = kv_1 v_2$ เมื่อ k มีมิติเป็น volt^{-1} จะได้

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\begin{aligned}
 &= kV_m \sin^2 \omega_c t \sin \omega_m t \\
 &= (1/2)kV_m \sin \omega_m t [1 - \cos 2\omega_c t] \\
 &= \frac{kV_m}{2} \sin \omega_m t - \frac{kV_m}{2} \sin \omega_m t \cos 2\omega_c t
 \end{aligned} \quad [4.2]$$

เมื่อผ่านวงจร LPF ก็จะได้กรองเอาสัญญาณ เบสแบนด์ออกมาคือ

$$V_m = \frac{kV_m}{2} \sin \omega_m t \quad [4.3]$$

ข่าวสารที่ส่งในระบบดิจิทัลจำเป็นต้องมีการส่งสัญญาณแบบซิงโครไนซ์ ที่มีความต่อเนื่อง และรูปร่างการเคลื่อนที่สัญญาณให้ได้ผลดีนั้น ต้องมีตัวสร้างสัญญาณ clock ขึ้นมาซึ่งสัมพันธ์กับสัญญาณพัลส์ที่เรณท์รับมา

ข้อมูลจะถูกมอดูเลตกับสัญญาณแคเรียก่อนที่จะส่งออกทางช่องสัญญาณหลักการที่ใช้มอดูเลชันแบบมีประสิทธิภาพสูงเรียกว่า แบบโคฮีเรนท์ โดยที่ใช้เฟสของข้อมูลที่ส่งมากับแคเรียการมอดูเลตต้องสร้างแคเรียที่ภาครับขึ้น ซึ่งเฟสจะต้องสัมพันธ์กับสัญญาณที่รับมา

วงจรทางภาครับต้องสร้างสัญญาณ carrier และสัญญาณ clock ขึ้นมาเรียกว่า carrier และ clock synchronizer ถูกนำไปใช้ภาคซิงโครไนซ์อย่างมาก

เทคนิคการมอดูเลตแบบซิงโครไนซ์แคเรีย จะส่งแถบพลังงานเฉพาะใช้ดีแบนด์ และไม่เกิดการสั่นเปลืองบนส่วนประกอบแคเรียที่แยกกัน

พัลส์ข้อมูลจะเป็นแบบต่อเนื่อง (ส่วนประกอบไม่ discrete) ที่ความถี่ clock ตัวอย่างเช่น สัญญาณมาตรฐาน สัญญาณสี่เหลี่ยม สัญญาณ random สัญญาณ NRZ สัญญาณเหล่านี้มี spectral null ที่ความถี่ clock

PLL แบบฮันแคบจะต้องสร้างสัญญาณส่วนประกอบขึ้นที่ความถี่ที่ track ได้เมื่อส่วนประกอบขาดจาก efficient ของสัญญาณข้อมูล PLL แบบธรรมดา ๆ จะ fail to track และไม่สามารถที่จะสร้าง data synchronizer ได้

วงจรไมลีนีเออร์เหมาะสมใช้สร้าง carrier หรือ clock ขึ้นมาใหม่อุปกรณ์ regenerator เป็นส่วนหนึ่งของ (integral portion) data synchronizer ลักษณะของความไมลีนีเออร์ไม่ปรากฏใน PLL จนปัจจุบัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Regenerator ทั้ง 2 แบบ คือ

- a) รีเจนเนอเรเตอร์แยกจากวงจรระสร้างแคเรียส หรือ clock ที่ต้องการ ซึ่งถูก track ในลักษณะขรรคมดาโดย PLL ทั่วไป
- b) การใช้เฟสดีเทคเตอร์ในตัวเองประกอบกับอุปกรณ์ nonlinear จะผลิตแรงดันค่าคลาดเคลื่อนจากสัญญาณข้อมูบโดย clocking carrier หรือ clock component

ขั้นตอนในการออกแบบ synchronizer

- ออกแบบอุปกรณ์ non linear ที่เหมาะสมกับงาน
- แยกแยะสัญญาณรบกวน และวิเคราะห์ performance
- เลือกพารามิเตอร์ ของ PLL ให้เหมาะสม

ภาคซิงโครไนซ์หรือสัญญาณแคเรียส (carrier synchronizer)

ในการส่งสัญญาณแบบ BPSK ถ้าบิตข้อมูลส่งเป็น 1 สัญญาณจะมีเฟส +90 องศา ถ้าบิตข้อมูล เป็น 0 สัญญาณจะมีเฟส -90 องศา พัลส์จะมีระยะเวลา T วินาทีต่อบิตที่แน่นอนถ้าจำนวนบิต 1 และ 0 ถูกส่งไปเท่า ๆ กันจะ suppressed carrier ถ้าสัญญาณเบสแบนด์เป็น $m(t)$ สัญญาณที่ส่งออกจะเป็น


$$V_{\text{out}}(t) = m(t) \sin(\omega_c t + \theta_c) \quad [4.3]$$

โดยที่ ω_c เป็นความถี่แคเรียส และ θ_c เป็นเฟสของสัญญาณ


Bit Synchronizer (Clock Recovery)

เราใช้เฟสล็อกในวงจร carrier และ clock recovery ของระบบสื่อสารแบบซิงโครนัสทำให้ปัญหาบางอย่างเกี่ยวกับการซิงโครไนซ์บิตหมดไป รูป 4.3 แสดงความสำคัญของวงจร clock recovery ในระบบสื่อสารแบบดิจิทัล ในรูป(a) clock ที่กู้คืนมาได้จะนำไปใช้ regenerate ข้อมูลที่รับมาได้รูป b) แสดงเครือข่ายดิจิทัลแบบ master-slave โดย clock ที่ใช้แยกไปละโหนดจะเป็นลูกข่ายของ clock ในโหนดหลัก (master-station)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(a)



(b)

Use of bit synchronization in a digital network. (a) Use of recovered clock to regenerate data, (b) clocks in several slave stations are derived from data originating in a master station.

รูปที่ 4.3


จากรูป 4.4 คริสตัลที่มีความถี่แคบมากของ PLL จะใช้ดึงสัญญาณ clock มาจากข้อมูลที่เข้ามา อินพุตที่ถูกกำหนดให้เป็นสัญญาณ clock แบบต่อเนื่อง แต่ถ้าใช้เฟสดีเทคเตอร์แบบรูป 4.5 สัญญาณข้อมูลที่รับมาเป็นแบบ RZ ข้อมูลจะใช้เป็นอินพุตที่ดูโดยตรง

แต่เพื่อประสิทธิภาพในการสื่อสารข้อมูลส่วนมากจะไม่ใช้แบบ RZ ของสเปคตรัมจะไม่ตัดเส้นที่ความถี่ clock จึงจำเป็นต้องใช้อุปกรณ์ non-linear เพื่อแปลงสัญญาณ RZ ก่อนใช้กับรูป 4.7 แสดงเทคนิคแบบหนึ่งที่ใช้แปลงสัญญาณ RZ เป็น NRZ และให้ได้สเปคตรัมตามกำหนดจะสังเกตเห็นเส้นประความถี่ clock ใน RZ สเปคตรัม ซึ่งจะยอมรับการแปลง process เกี่ยวกับ differentiating, squaring และ limiting

ข้อมูล RZ จะใช้กับ lock ของรูป หรือจะใช้กระตุ้นของวงจร LC เพื่อกู้สัญญาณ Clock Q ที่คงที่ของวงจร LC ปกติลำดับของ magnitude ต่ำกว่าจากการออกแบบ PLL


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ในหน่วยงานที่ขอใช้เท่านั้น ไม่สามารถนำออกเผยแพร่โดยไม่ขออนุญาต
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Clock ที่กู้ได้ PLL โดยปกติคุณภาพจะดีกว่าวงจรแบบพาสซีฟโดยเฉพาะในสภาวะที่เกิด jitter ในการใช้งานบางกรณีที่สำคัญ clock ที่กู้ได้มีความสัมพันธ์ตาม low-Q ของวงจรจูน และ Clock นี้ถูกใช้เป็นอินพุตของ PLL เพื่อให้ได้ clock ที่มีความคงที่ซึ่งรูป 4.6 แสดงการใช้เทคนิคเพื่อลด jitter ของข้อมูลอินพุตที่ดีที่สุดข้อมูลอินพุตถูกบันทึกลงในแอดเดรส 8 บิต latch ที่ clock ติดตามอินพุต jitter (ถูก derived โดยวงจรแบบ low-Q) แต่ละบิตจะถูกเก็บลงใน latch ของ clock 8 คาบ บิตข้อมูลออกจาก jitter-free clock อย่างน้อยที่สุด 4 clock (คาบ) หลังจากถูกบันทึกการจืดวงจรแบบนี้จะ absorb แมกนิจูดของ jitter ประมาณ ± 4 time slots การ clear ขนาดของบัพเฟอร์ จะกำหนดจำนวนของ jitter ที่จะ absorb ได้โดยวิธีการนี้




A digital phase detector for use with random input data (RZ, pulse-width = $T/2$).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




A carrier-tracking phase-locked loop using a voltage-controlled crystal oscillator.

รูปที่ 4.5



Principle of operation of a de jitterizer circuit.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ **รูปที่ 4.6** เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Correlation receiver : Integrate and dump

เครื่องรับที่ใช้วิธีการ เปรียบเทียบสัญญาณระหว่างสัญญาณที่สร้างขึ้นมาที่ภาครับสัญญาณ incoming นั้นการปฏิบัติเกี่ยวกับเปรียบเทียบสัญญาณ 2 สัญญาณเรียกว่า correlation จะทำการ correlat สองสัญญาณ คือ สัญญาณ $x(t)$ และ $y(t)$ สัญญาณทั้งสองนี้ต้องคูณเข้าด้วยกัน แล้ว ผลลัพธ์จะถูกบวกเข้าด้วยกันหรือถูก integrate ตลอดย่าน time interval ที่เปรียบเทียบสัญญาณทั้งสองนี้ดังแสดงสมการได้คือ

$$\text{correlation } (x,y) = \int_0^t x(t)y(t) dt \quad [4.4]$$

โดยที่ T_b คือ timeinterval หรือระยะเวลาของหนึ่ง bit time interval เมื่อสัญญาณทั้งสองเหมือนกันผลของการ correlation จะได้ high (positive) แต่ถ้าไม่เหมือนกัน ผลลัพธ์จะได้ low (0) ถ้าสัญญาณตรงกันข้ามกัน ผลลัพธ์จะได้ negative สัญญาณ incoming carrier ที่มี noise ปนมาด้วยจะผ่านแบนด์พาสฟิวเตอร์ โดยฟิวเตอร์ยอมให้สัญญาณในย่านออกไปได้ ยกเว้นนอยส์ที่ปะปนมา เครื่องรับจะผลิตสัญญาณ carrier ใหม่ขึ้นมาจากภาค carrier recovery โดยมีความถี่และเฟสเดียวกับ carrier ในเครื่องส่งจึงเรียก carrier นี้ว่า coherent carrier



รูปที่ 4.9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สัญญาณ incoming คูณเข้ากับ coherent carrier ผลลัพธ์จากการคูณ จะนำไปอินทิเกรต (บวกกัน) ตลอด bit period โดยวงจร integrator ที่ปลายสุดของ bitperiod เอาท์พุทของอินทิเกรเตอร์จะให้ positive หรือ Negative ตามแต่สัญญาณที่ทำการ correlation ได้ส่วนปลายของ bit period สวิตช์ S_2 ถูกทำให้ close และจากนั้นอุปกรณ์ Threshold ของภาค Decision จะทำการตัดสินใจอย่างรวดเร็ว ว่าผลลัพธ์ของ correlation นี้จะเป็นบวกหรือลบ และจะให้บิต 1 หรือ 0 ออกที่เอาท์พุท

หลังจากทำการตัดสินใจบิตไปแล้ว S_2 จะเปิดอีก ส่วนสวิตช์ S_1 จะปิดชั่วขณะเพื่อทำให้ผลลัพธ์ของ correlation ในวงจรอินทิเกรเตอร์ถูก reset ให้เป็นศูนย์ก่อนเพื่อให้ขบวนการ correlation ของบิตต่อไปอย่างถูกต้องไม่มีอิทธิพลจากบิตก่อนหน้ามารบกวน ดังนั้นสัญญาณที่ผ่านการ multiply แล้วจะถูกอินทิเกรตตลอดย่าน bit period และผลของการอินทิเกรตจะถูก clear หรือ dumped ทุกๆ bit period เครื่องรับชนิดนี้อาจเรียกได้ว่าเป็น integrat and dump receiver

เพื่อให้การทำงานของภาคนี้ถูกต้อง จำเป็นต้องมีองค์ประกอบที่สำคัญ ดังนี้

1. carrier ทางด้านรับจะต้อง coherent กับทางด้านส่ง
2. การ regeneration bit-clock หรือ bit time ในเครื่องรับต้องถูกต้อง เพื่อให้สวิตช์ต่างๆ ทำงานในช่วงระยะเวลาที่ถูกต้องที่สุด

ในรูปที่ 4.10 หลักการเบื้องต้นของอินทิเกรต RC Network โดยมี ideal Amplifier ทำหน้าที่เป็น ideal integration circuit ส่วนสวิตช์ S_1 จะ close ทุก ๆ T_b วินาที การใช้งานจริงจะใช้สวิตช์ อิเล็กทรอนิกส์แทน



รูปที่ 4.10


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อจุดประสงค์เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

การออกแบบและการสร้างวงจรภาครับ

วงจรกรองความถี่ผ่านย่าน

สำหรับวงจรกรองความถี่ผ่านย่าน (BPF) ทางภาครับจะใช้ 2 วงจรคือ วงจรกรองความถี่ผ่านย่าน 990 KHz ถึง 1.2 MHz ซึ่งใช้วงจรเดียวกับวงจรกรองความถี่ผ่านย่านทางภาคส่งซึ่งเป็นแบบ wide band-pass filter ขนาด order 2 รูปวงจรแสดงได้ดังรูป 5.1



รูปที่ 5.1 แสดงวงจร wide band-pass filter

ส่วนอ่อกวงจรเป็นวงจรกรองความถี่ผ่านย่าน 1.1 MHz ใช้สำหรับกรองความถี่ของสัญญาณ pilot tone ซึ่งเราใช้วงจร positive feedback band-pass filter ซึ่งเลือกค่า Q เท่ากับ 40 โดยรูปวงจกรองความถี่ผ่านย่าน 1.1 MHz แสดงได้ดังรูปที่ 5.2

สำหรับการออกแบบเราจะกำหนดความถี่ที่ต้องการ กำหนดค่า Q หรือ BW และเกณฑ์ที่ต้องการ ขึ้นตอนในการออกแบบมีดังนี้

1) เลือกค่าคาปาซิเตอร์ และหาค่า K parameter จากรูป 5.2

2) ใช้ค่า K ที่หาได้จากข้อ (1) มาหาค่าความต้านทาน จากรูป 5.3 ซึ่งค่าความต้านทานนี้จะขึ้นอยู่กับค่า Q , BW และเกณฑ์ที่เรากำหนด

3) เลือกค่าความต้านทานให้ตรงตามกราฟที่ได้และทำการสร้างวงจร

เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาดูเท่านั้น มิอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Fig. 4.39. Positive-feedback band-pass filter.

รูปที่ 5.3 กราฟแสดงการหาค่าความต้านทานเมื่อเทียบกับ ค่า K parameter


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยค่า Q และ BW สามารถปรับค่าได้โดยการเปลี่ยนค่า R_3, R_4 และค่าความถี่ที่สามารถปรับได้โดยการเปลี่ยนค่าคาปาซิเตอร์

ซึ่งจากการออกแบบใช้กรองความถี่ผ่านย่าน 1.1 MHz เราใช้ค่าคาปาซิเตอร์เท่ากับ 20 pF ทำให้ได้ค่า R_1 เท่ากับ 50 Kohm, R_2 เท่ากับ 1.35 Kohm, R_3 เท่ากับ 43 Kohm และ R_4 เท่ากับ 24 Kohm

วงจรกู้สัญญาณคลื่นพาห์ (Carrier Recovery)

วงจรกู้สัญญาณคลื่นพาห์ เป็นวงจรที่ทำหน้าที่สร้างสัญญาณแคเรียร์ที่ภาครับของวงจร demodulated แบบ BPSK โดยสัญญาณที่สร้างขึ้นจะต้องมีคุณสมบัติ synchronize ทางเฟสและความถี่กับสัญญาณคลื่นพาห์ที่ภาคส่ง ซึ่งเราจะใช้สัญญาณ pilot tone เป็นสัญญาณอ้างอิงในการสร้างสัญญาณคลื่นพาห์ที่ภาครับ โดยสัญญาณ pilot tone ที่ใช้จะผ่านวงจร clock recovery ได้เป็นสัญญาณความถี่ clock 100 KHz และสัญญาณ clock 100 KHz นี้จะถูกนำมาอ้างอิงในการสร้างสัญญาณคลื่นพาห์ โดยผ่านวงจร PLL ซึ่งใช้ IC NE 564 ทำการออกแบบวงจร VCO ของ PLL ให้ได้ความถี่ 1 MHz แล้วนำมาผ่านวงจรหาร 10 ให้ได้ความถี่ 100 KHz แล้วนำมาเปรียบเทียบกับ clock 100 KHz สัญญาณเอาต์พุตของ VCO 1 MHz จะถูกใช้ป็นสัญญาณคลื่นพาห์เพื่อใช้ในการดีเทคสัญญาณข้อมูล โดยรูปวงจรถูกสัญญาณคลื่นพาห์แสดงได้ดังรูปที่ 5.4




รูปที่ 5.4 แสดงวงจรถูกสัญญาณคลื่นพาห์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรผสมสัญญาณคลื่นพาทกับสัญญาณ BPSK

วงจรผสมสัญญาณคลื่นพาทกับสัญญาณ BPSK ใช้วงจรรวม LM 1596 โดยสัญญาณที่คูณ จะป้อนเข้าที่ขา 1 และขา 10 โดยสัญญาณอินพุตที่ขา 1 เป็นสัญญาณจาก BPSK และอินพุตที่ขา 10 เป็นสัญญาณจากวงจรถ่ายสัญญาณคลื่นพาทโดยขนาดของสัญญาณไม่เกิน 100 mV สำหรับเอาต์พุตของวงจรมือคือขา 6 และขา 12 ให้สัญญาณที่กลับเฟสกันโดยสัญญาณเอาต์พุตความถี่สูงจะถูกคัปปลิ่งลงกราวด์ คงเหลือแต่สัญญาณเบสแบนด์ ซึ่งจะใช้เป็นอินพุตอินเวอร์ตติ้งและนอนอินเวอร์ตติ้งของออปแอมป์ สำหรับอัตราการขยายของ op-amp สามารถกำหนดได้จาก อัตราส่วนระหว่างความต้านทานที่ป้อนกลับ และความต้านทานที่อินพุต สำหรับวงจรผสมสัญญาณคลื่นพาทกับสัญญาณ BPSK สามารถแสดงได้ดังรูปที่ 5.10




รูปที่ 5.10 แสดงวงจรผสมสัญญาณคลื่นพาทกับสัญญาณ BPSK

วงจรถ่ายสัญญาณนาฬิกา (Clock Recovery)

วงจรถ่ายสัญญาณนาฬิกาสำหรับ pilot tone in BPSK นี้เราจะใช้สัญญาณ pilot tone เป็นสัญญาณอ้างอิงในการถ่วงสัญญาณนาฬิกา โดยจะนำสัญญาณ pilot tone ไปผ่านวงจรถ่าย PLL ที่ขา 6 ของ IC NE 564 ที่วงจรถ่าย VCO ของ PLL จะกำหนดให้ผลิตความถี่ 1.1 MHz เพื่อเปรียบเทียบกับสัญญาณ pilot tone โดยเอาต์พุตของ VCO จะป้อนเข้าที่ขา 3 จากนั้น

นำเอาต์พุตของ VCO ที่ขา 9 ไปผ่านวงจรถ่าย 11 ซึ่งใช้ IC 7492 และ IC 7408 โดยเอาต์พุต
เอกสารนี้เป็นเอกสารสงวนไว้สำหรับบริการเชิงงานเพื่อการศึกษาเท่านั้น ไม่นับเป็นเอกสารเชิงพาณิชย์
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พุทของวงจรถหาร 11 อยู่ที่ขา 8 ของ IC 7492 ซึ่ง clock 100 KHz นี้เราจะนำไปใช้เป็น clock ของวงจรรีเซ็ตที่เกรทแอนด์คัมพ์ วงจรรีเซ็ตสัญญาณนาฬิกาสามารถแสดงได้ดังรูป 5.11




รูปที่ 5.11 แสดงวงจรรีเซ็ตสัญญาณนาฬิกา

วงจรรีเซ็ตที่เกรทแอนด์คัมพ์ (integrate and dump)

ถึงแม้ว่าเอาท์พุทของวงจรถหารจะเป็นสัญญาณ NRZ แล้วก็ตามแต่สัญญาณจะเกิดการสั้นเนื่องจากสัญญาณรบกวน เพื่อให้ได้สัญญาณ NRZ ที่แน่นอนทางภาครับจึงต้องทำการอินทิเกรตสัญญาณไปในช่วง 1 บิต เพื่อพิจารณาว่าสัญญาณเบสแบนด์จะมีระดับที่แน่นอนไปในทิศทางใด แล้วทำการตัดสินใจระดับที่ปลายที่ช่วงเวลา 1 บิต และก่อนที่จะทำการอินทิเกรตสัญญาณลูกต่อไปต้องทำการรีเซ็ต (reset) หรือคัมพ์ (dump) ให้วงจรรีเซ็ตมีค่า 0 ก่อนทุกครั้ง วงจรรีเซ็ตที่เกรทแอนด์คัมพ์จะประกอบด้วย วงจรรีเซ็ต, ฟิลิฟลอป, อิเล็กตรอนิกส์สวิทช์ และวงจรรีเซ็ตซิงค์พัลส์ (sync-pulse) โดยแสดงวงจรถหารได้ดังรูปข้างล่างนี้

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ไม่อนุญาติให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.14 วงจรอินทิเกรตแอนติคิมพ์

จากรูปอินพุทของวงจรคือสัญญาณ NRZ ที่มาจากเอาต์พุทของวงจรคูณสัญญาณคลื่นพาร์
กับสัญญาณ PSK โดยสัญญาณอินพุทจะมีการสั่น (jitter) เกิดขึ้นโดยขึ้นอยู่กับขนาด SNR ของสัญญาณ
ที่อินพุทของวงจรมีค่าเลข PSK โดยสัญญาณ เบสแบนด์ที่อินทิเกรตแสดงดังรูปข้างล่างซึ่งเป็น
เอาต์พุทของวงจรอินเวอร์ตอินทิเกรต (inverting integrate) จากรูปปลายช่วงสัญญาณแต่
ละช่วงจะถูกรีเซตโดยซิงค์พัลส์ซึ่งสัญญาณ sync pulse จะได้จากวงจรสัญญาณนาฬิกา (clock
recovery) สำหรับเอาต์พุทของวงจรอินเวอร์ตอินทิเกรตเตอร์ จะป้อนให้กับฟลิปฟลอปเพื่อให้
ตัดสินค้าระดับของลอจิก โดยเอาต์พุทของฟลิปฟลอปจะให้สัญญาณเบสแบนด์ NRZ ที่ถูกหน่วงเวลา
ไป 1 บิตดังแสดงในรูป โดยขนาดของการสั้รของเบสแบนด์จะลดลง

สำหรับสมการปัสองเอาต์พุทของวงจรอินทิเกรตเขียนได้ดังนี้

$$V_o(t) = \frac{1}{RC} \int_0^t V_{in}(t) dt$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยค่า RC เป็นค่าเวลาคงตัวของวงจรอินทิเกรท เพื่อให้ค่าแรงดันที่เอาต์พุทของวงจรอินทิเกรทมีค่าสูงสุดในช่วงเวลา 1 บิต ค่า RC กำหนดให้เท่ากับช่วงเวลา 1 บิต ซึ่งเท่ากับ $10 \mu\text{s}$ สำหรับบิตเรทขนาด 100 Kbit/sec จากสมการข้างต้น ถ้ากำหนดค่า C เท่ากับ 1 nF จะได้ค่า R เท่ากับ 10 KOhm สำหรับวงจรสร้างซิงค์พัลส์ที่ใช้สำหรับส่มเพื่อตัดสินค้าระดับสัญญาณลอจิกและทำการรีเซตวงจรอินทิเกรท สัญญาณซิงค์พัลส์สร้างจากการหน่วงสัญญาณนาฬิกาที่ได้จากวงจรสัญญาณนาฬิกา โดย sync pulse จะเกิดในช่วงปลายของสัญญาณ NRZ แต่ละลูก โดยเป็นพัลส์ขนาดแคบๆ การหน่วงเวลาและการทำพัลส์ให้มีขนาดแคบ ใช้โมโนสเตเบิลจำนวน 2 ชุด โดยใช้วงจรรวม 74LS221 ซึ่งมีโมโนสเตเบิล 2 ชุดในตัวเดียวกัน โดยอินพุทของสัญญาณนาฬิกาเป็นอินพุทของวงจรโมโนสเตเบิลตัวหนึ่ง กำหนดให้ทำงานที่อินพุทขอบขาขึ้น โดยตั้งเวลาให้หน่วงเวลาเท่ากับ $200 \mu\text{s}$ โดยช่วงเวลากำหนดได้ดังสมการ

$$T_w = 0.7 R_T C_T$$

T_w เป็นช่วงเวลาดำเนินพัลส์ของโมโนสเตเบิล

$R_T C_T$ เป็นความต้านทานและค่าปารีเตอร์ต่อที่ขา R_{ext} ของโมโนสเตเบิล



รูปที่ 5.15 แสดงสัญญาณที่จุดต่างๆของวงจรอินทิเกรทแอนดิมพ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับโมโนสเตเบิลตัวที่ 2 สร้าง sync pulse กำหนดให้อินพุตทำงานที่ขอบขาลงโดยช่วงเวลามีขนาดประมาณ 10 us ถ้าหากกำหนด C_T สำหรับโมโนสเตเบิลตัวแรกให้มีค่าเท่ากับ 0.01 uF แล้วค่า R_T มีค่าเท่ากับ 28.5 KOhm และ C_T สำหรับโมโนสเตเบิลตัวที่ 2 เท่ากับ 0.001 uF แล้วค่า R_T มีค่าเท่ากับ 11.4 KOhm โดยในทางปฏิบัติใช้ความต้านทานค่า 27 KOhm และ 12 KOhm ตามลำดับ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 6

ผลการทดลองและสรุป

ผลการทดลอง

สำหรับผลการทดลองของกลุ่ม project pilot tone in BPSK สามารถเรียบเรียงเป็นขั้นตอนดังต่อไปนี้


- 1) สัญญาณ NRZ อินพุตที่เข้ามาจะผ่านวงจร pulse shaper เพื่อลดแบนด์วิท ซึ่งเอาต์พุตของวงจร pulse shaper หลังจากผ่านวงจร LPF แล้วจะมีรูปสัญญาณดังรูป 6.1



รูปที่ 6.1 เอาต์พุตของวงจร pulse shaper

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2) เอาท์พุทของวงจร pulse shaper จะถูกใช้เป็นสัญญาณเบสแบนด์ของวงจร balance modulator ซึ่งจะมอดูเลตกับสัญญาณคลื่นพาห์ 1 MHz เอาท์พุทที่ได้จากวงจรบาลานซ์มอดูเลทเตอร์ เมื่อวัดกับสเปคตรัมจะมีรูปสัญญาณดังรูป 6.2



รูปที่ 6.2 แสดงเอาท์พุทของสัญญาณที่ผ่านวงจร balance modulator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


3) เอาท์พุทที่ได้จากวงจรบาลานซ์มอดูเลเตอร์ จะถูกนำไปรวมกับสัญญาณ pilot tone ที่วงจร summing amp และจะผ่านวงจรกรองความถี่ผ่านย่าน (band-pass filter) ซึ่งเอาท์พุทของวงจรกรองความถี่ผ่านย่านจะเป็นเอาท์พุทจุดสุดท้ายของภาคส่ง ก่อนที่จะส่งสัญญาณที่ได้ไปยังภาครับ ซึ่งเมื่อทำการวัดด้วยสเปคตรัม จะได้เอาท์พุทดังรูป 6.3



รูปที่ 6.3 แสดงเอาท์พุทของของสัญญาณก่อนส่งไปยังภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4) ที่ภาครับ เมื่อรับสัญญาณจากภาคส่งแล้ว ก็ให้นำสัญญาณที่ได้ไปผ่านวงจรกรองความถี่ผ่านย่าน ซึ่งจะเป็นแบบ wide band-pass filter โดยจะกรองความถี่ในช่วง 990 KHz ถึง 1.2 MHz เอาที่พืทของวงจร สามารถแสดงได้ดังรูปที่ 6.4



รูปที่ 6.4 แสดงสัญญาณหลังผ่าน BPF

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


5) หลังจากผ่านวงจร BPF แล้วจะนำสัญญาณนี้ไปผ่านวงจร ดีเทคเตอร์ เพื่อดีเทคเอาสัญญาณข้อมูลเดิมมา ซึ่งสัญญาณคลื่นพหุที่ใช้ในวงจรนี้ได้จากวงจรมอดูเลชันแอมพลิจูด ซึ่งเอาที่พทของวงจร ดีเทคเตอร์แสดงได้ดังรูปที่ 6.5



รูปที่ 6.5 แสดงสัญญาณหลังผ่านการดีเทคเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6) สัญญาณที่ได้หลังจากผ่านวงจรดีเทคเตอร์แล้วจะยังไม่สมบูรณ์ ดังนั้นเพื่อทำให้ได้สัญญาณเอ๊าท์พุทที่สมบูรณ์จะต้องนำสัญญาณผ่านวงจรอินทิเกรทแอนด์คัมพ์ เอ๊าท์พุทของสัญญาณหลังจากผ่านวงจรอินทิเกรทแอนด์คัมพ์จะได้เป็นสัญญาณ NRZ ที่สมบูรณ์ดังรูปที่ 6.6



รูปที่ 6.6 แสดงเอ๊าท์พุทที่สมบูรณ์หลังจากผ่านวงจรอินทิเกรทแอนด์คัมพ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สรุปผลการทดลอง

สำหรับการรับส่งข้อมูลแบบ BPSK โดยให้ pilot tone เป็นสัญญาณอ้างอิงในการสร้างสัญญาณคลื่นพาห์และสัญญาณนาฬิกาที่ภาครับนั้น สามารถสรุปผลการทดลองได้ดังนี้

ที่ภาคส่ง ปัญหาหลักซึ่งเป็นปัญหาสำคัญที่พบก็คือการสร้างสัญญาณ pilot tone และสัญญาณคลื่นพาห์ให้มีเฟสตรงกัน ซึ่งปัญหาในจุดนี้สามารถแก้ไขได้โดยการสร้างสัญญาณคลื่นพาห์และสัญญาณ pilot tone จาก clock 100 KHZ ของสัญญาณ NRZ โดยใช่วงจร PLL ซึ่งใช้ IC NE 564 สำหรับการสร้างสัญญาณคลื่นพาห์ โดยกำหนดให้ วงจร VCO ของ PLL ผลิตความถี่ให้ได้ความถี่ 1 MHz แล้วผ่านวงจรหาร 10 เพื่อให้ได้ความถี่ 100 KHZ แล้วนำไปเปรียบเทียบกับ clock 100 KHZ ของสัญญาณ NRZ ซึ่งการสร้างสัญญาณ pilot tone ก็ใช้หลักการเดียวกันกับการสร้างสัญญาณคลื่นพาห์ ปัญหาที่พบเจออีกข้อหนึ่งก็คือ การใช้วงจรรองความถี่ผ่านย่าน ในการกรองสัญญาณทั้งหมดก่อนที่จะส่งไปยังภาครับ การกรองความถี่สูงจะกรองได้ไม่ดีเท่าที่ควร ดังนั้นจึงได้เพิ่มวงจรรองความถี่ต่ำผ่าน โดยกำหนด f_c ประมาณ 1.2 MHz ที่หลังวงจรรองความถี่ผ่านย่าน เพื่อกรองความถี่สูงทิ้งไป


ที่ภาครับ ปัญหาที่พบเจอคือ การที่สัญญาณคลื่นพาห์และสัญญาณนาฬิกาจะต้องมีเฟสซิงค์กันกับสัญญาณคลื่นพาห์และสัญญาณนาฬิกาของภาคส่ง ซึ่งจุดประสงค์หลักของ project ชั้นนี้ก็คือการสร้างสัญญาณคลื่นพาห์และสัญญาณนาฬิกาที่ภาครับจากสัญญาณ pilot tone ที่ส่งมาจากภาคส่ง ซึ่ง pilot tone ที่ส่งมามีความถี่ 1.1 MHz เราจะต้องสร้างสัญญาณคลื่นพาห์ 1 MHz และสัญญาณนาฬิกา 100 KHZ จากความถี่ 1.1 MHz โดยการสร้างวงจรมีสัญญาณนาฬิกาสามารถทำได้โดยใช่วงจร PLL ซึ่งใช้ IC NE 564 โดยกำหนดให้ VCO ของ PLL ผลิตความถี่ 1.1 MHz เพื่อเปรียบเทียบกับสัญญาณ pilot tone แล้วนำสัญญาณจาก VCO ไปผ่านวงจรหาร 10 เพื่อให้ได้ความถี่ 100 KHZ ส่วนในการที่สัญญาณคลื่นพาห์ เราใช่วงจร PLL IC NE 564 เช่นกัน โดยกำหนดให้ VCO ของ PLL ผลิตความถี่ 1 MHz แล้วนำสัญญาณที่ได้ไปผ่านวงจรหาร 10 และใช้ความถี่ที่ได้จากวงจรมีสัญญาณนาฬิกา 100 KHZ ไปเปรียบเทียบกับสัญญาณที่ผ่านวงจรหาร 10 แล้วโดยเราจะนำสัญญาณที่ o/p ของวงจรร VCO ไปใช้เป็นสัญญาณคลื่นพาห์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


หนังสืออ้างอิง


- 1) บัณฑิต โรจน์อารยานนท์, หลักการไฟฟ้าสื่อสาร , สำนักพิมพ์จุฬาลงกรณ์มหาวิทยาลัย, 2532
- 2) รศ.สิน กุ์ววรรณ, น.ต.ดร.ไพศาล สงวนหมู่ การสื่อสารข้อมูลและข้อมูลคอมพิวเตอร์เน็ตเวิร์ค บริษัท ซีแอสยูเคชั่น จำกัด
- 3) กฤดากร กลุ่มอมการ การออกแบบระบบส่งข้อมูลในช่องสัญญาณการกระจายเสียงแบบ FM วิทยานิพนธ์วิศวกรรมศาสตรมหาบัณฑิต, 2536
- 4) ชฎากรณ์ วีรการณ, วรากร อรัญดร, นุวัฒน์ หลีวิจิตร, MSK MODULATOR , วิทยานิพนธ์ วิศวกรรมศาสตรบัณฑิต
- 5) JOHN L.HILBURN and DAVID E.JOHNSON, " MANUAL OF ACTIVE FILTER DESIGN ", McGRAW-HILL , INC., 1973

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




วงจรภาครับ





วงจรสร้างความถี่ 1MHz และ 1.1MHz ทางภาครับ



วงจรรูทีสัญญาณนาฬิกาทางภาครับ

BALANCED MODULATOR/ DEMODULATOR

... designed for use where the output voltage is a product of an input voltage (signal) and a switching function (carrier). Typical applications include suppressed carrier and amplitude modulation, synchronous detection, FM detection, phase detection, and chopper applications. See Motorola Application Note AN-531 for additional design information.

- Excellent Carrier Suppression - 65 dB typ @ 0.5 MHz
 - 50 dB typ @ 10 MHz
- Adjustable Gain and Signal Handling
- Balanced Inputs and Outputs
- High Common Mode Rejection - 85 dB typ




FIGURE 1 - SUPPRESSED CARRIER OUTPUT WAVEFORM




FIGURE 2 - SUPPRESSED CARRIER SPECTRUM





FIGURE 3 - AMPLITUDE MODULATION OUTPUT WAVEFORM

MC1496
MC1596

BALANCED MODULATOR/DEMODULATOR

G SUFFIX
METAL PACKAGE
CASE 603



L SUFFIX
CERAMIC PACKAGE
CASE 632




D SUFFIX
PLASTIC PACKAGE
CASE 751A
(SO-14)



P SUFFIX
PLASTIC PACKAGE
CASE 646




PIN ASSIGNMENTS



ORDERING INFORMATION

Device	Temperature Range	Package
MC1496D		SO-14
MC1496G	0°C to +70°C	Metal Can
MC1496L		Ceramic DIP
MC1496P		Plastic DIP
MC1536G	-55°C to +125°C	Metal Can
MC1596L		Ceramic DIP

FIGURE 4 - AMPLITUDE-MODULATION SPECTRUM



MC1496, MC1596

MAXIMUM RATINGS* (T_A = +25°C unless otherwise noted)

Rating	Symbol	Value	Unit
Applied Voltage (V ₅ - V ₇ , V ₈ - V ₁ , V ₉ - V ₇ , V ₉ - V ₈ , V ₇ - V ₄ , V ₇ - V ₁ , V ₈ - V ₄ , V ₅ - V ₈ , V ₂ - V ₅ , V ₃ - V ₅)	ΔV	30	Vdc
Differential Input Signal	V ₇ - V ₈ V ₄ - V ₁	+5.0 ±(5 - I ₅ R _g)	Vdc
Maximum Bias Current	I ₅	10	mA
Thermal Resistance, Junction to Air Ceramic Dual In-Line Package Plastic Dual In-Line Package Metal Package	R _{θJA}	100 100 160	°C/W
Operating Temperature Range	T _A	0 to +70 -55 to -125	°C
Storage Temperature Range	T _{stg}	-65 to +150	°C

ELECTRICAL CHARACTERISTICS* (V_{CC} = -12 Vdc, V_{EE} = -8.0 Vdc, I₅ = 1.0 mA, R_L = 33 kΩ, R_g = 1.0 kΩ, T_A = +25°C, all input and output characteristics are single-ended, unless otherwise noted.†

Characteristic	Fig.	Note	Symbol	MC1596			MC1496			Unit
				Min	Typ	Max	Min	Typ	Max	
Carrier Feedthrough V _C = 80 mV(rms) sine wave and offset adjusted to zero V _C = 300 mVp-p square wave: offset adjusted to zero offset not adjusted	5	1	V _{CFT}	—	40 140	—	—	40 140	—	μV(rms) mV(rms)
Carrier Suppression f _S = 10 kHz, 300 mV(rms) f _C = 500 kHz, 80 mV(rms) sine wave f _C = 10 MHz, 50 mV(rms) sine wave	5	2	V _{CS}	50	65 90	—	40	65 90	—	dB k
Transmittance Bandwidth (Magnitude) (R _L = 50 ohms) Carrier Input Port, V _C = 80 mV(rms) sine wave f _S = 1.0 kHz, 300 mV(rms) sine wave Signal Input Port, V _S = 300 mV(rms) sine wave V _C = 0.5 Vdc	8	8	BW _{3dB}	—	300	—	—	300	—	MHz
Signal Gain V _S = 100 mV(rms), f = 1.0 kHz; V _C = 0.5 Vdc	10	3	A _{VS}	2.5	3.5	—	2.5	3.5	—	V/V
Single-Ended Input Impedance, Signal Port, f = 5.0 MHz Parallel Input Resistance Parallel Input Capacitance	6	—	r _{io} f _{io}	—	200	—	—	200	—	kΩ pF
Single-Ended Output Impedance, f = 10 MHz Parallel Output Resistance Parallel Output Capacitance	6	—	r _{oo} f _{oo}	—	40	—	—	40	—	kΩ pF
Input Bias Current I _{bS} = $\frac{I_1 - I_4}{2}$, I _{bC} = $\frac{I_7 - I_8}{2}$	7	—	I _{bS} I _{bC}	—	12	25	—	12	30	μA
Input Offset Current I _{ioS} = I ₁ - I ₄ ; I _{ioC} = I ₇ - I ₈	7	—	I _{ioS} I _{ioC}	—	0.7	5.0	—	0.7	7.0	μA
Average Temperature Coefficient of Input Offset Current (T _A = -55°C to +125°C)	7	—	TC _{I_{io}}	—	2.0	—	—	2.0	—	nA/°C
Output Offset Current I _{io} - I _g	7	—	I _{oo}	—	14	50	—	14	80	μA
Average Temperature Coefficient of Output Offset Current (T _A = -55°C to +125°C)	7	—	TC _{I_{oo}}	—	30	—	—	30	—	nA/°C
Common-Mode Input Swing, Signal Port, f _S = 1.0 kHz	9	4	CMV	—	5.0	—	—	5.0	—	V _{p-p}
Common-Mode Gain, Signal Port, f _S = 1.0 kHz, V _C = 0.5 Vdc	9	—	ACM	—	-85	—	—	-85	—	dB
Common-Mode Quiescent Output Voltage (Pin 6 or Pin 9)	10	—	V _{out}	—	8.0	—	—	8.0	—	V _{p-p}
Differential Output Voltage Swing Capability	10	—	V _{out}	—	8.0	—	—	8.0	—	V _{p-p}
Power Supply Current I ₅ - I _g I ₁₀	7	6	I _{CC} I _{EE}	—	2.0 3.0	3.0 4.0	—	2.0 3.0	4.0 5.0	mA _{dc}
DC Power Dissipation	7	5	P _D	—	33	—	—	33	—	mW

* Pin number references pertain to this device when packaged in a metal can.
† To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

MC1496, MC1596

GENERAL OPERATING INFORMATION *

Carrier Feedthrough

Carrier feedthrough is defined as the output voltage at carrier frequency with only the carrier applied (signal voltage = 0).

Carrier null is achieved by balancing the currents in the differential amplifier by means of a bias trim potentiometer (R_1 of Figure 5).

Carrier Suppression

Carrier suppression is defined as the ratio of each sideband output to carrier output for the carrier and signal voltage levels specified.

Carrier suppression is very dependent on carrier input level, as shown in Figure 22. A low value of the carrier does not fully switch the upper switching devices, and results in lower signal gain, hence lower carrier suppression. A higher than optimum carrier level results in unnecessary device and circuit carrier feedthrough, which again degenerates the suppression figure. The MC1596 has been characterized with a 60 mV(rms) sinewave carrier input signal. This level provides optimum carrier suppression at carrier frequencies in the vicinity of 500 kHz, and is generally recommended for balanced modulator applications.

Carrier feedthrough is independent of signal level, V_S . Thus carrier suppression can be maximized by operating with large signal levels. However, a linear operating mode must be maintained in the signal-input transistor pair — or harmonics of the modulating signal will be generated and appear in the device output as spurious sidebands of the suppressed carrier. This requirement places an upper limit on input-signal amplitude (see Figure 20). Note also that an optimum carrier level is recommended in Figure 22 for good carrier suppression and minimum spurious sideband generation.

At higher frequencies circuit layout is very important in order to minimize carrier feedthrough. Shielding may be necessary in order to prevent capacitive coupling between the carrier input leads and the output leads.

Signal Gain and Maximum Input Level

Signal gain (single-ended) at low frequencies is defined as the voltage gain,

$$A_{VS} = \frac{V_O}{V_S} = \frac{R_L}{R_e - 2r_e} \quad \text{where } r_e = \frac{26 \text{ mV}}{I_5 \text{ (mA)}}$$

A constant dc potential is applied to the carrier input terminals to fully switch two of the upper transistors "on" and two transistors "off" ($V_C = 0.5 \text{ Vdc}$). This in effect forms a cascode differential amplifier.

Linear operation requires that the signal input be below a critical value determined by R_E and the bias current I_5 .

$$V_S \leq I_5 R_E \text{ (Volts peak)}$$

Note that in the test circuit of Figure 10, V_S corresponds to a maximum value of 1 volt peak.

Common Mode Swing

The common-mode swing is the voltage which may be applied to both bases of the signal differential amplifier, without saturating the current sources or without saturating the differential amplifier itself by swinging it into the upper switching devices. This swing is variable depending on the particular circuit and biasing conditions chosen.

Power Dissipation

Power dissipation, P_D , within the integrated circuit package should be calculated as the summation of the voltage-current products at each port, i.e. assuming $V_6 = V_8$, $I_5 = I_6 = I_9$ and ignoring base current, $P_D = 2 I_5 (V_6 - V_{10}) + I_5 (V_5 - V_{10})$ where subscripts refer to pin numbers.

Design Equations

The following is a partial list of design equations needed to operate the circuit with other supply voltages and input conditions.

A. Operating Current

The internal bias currents are set by the conditions at pin 5. Assume:

$$I_5 = I_6 = I_9$$

$$I_8 \ll I_C \text{ for all transistors}$$

then:

$$R_5 = \frac{V - \psi}{I_5} \approx 500 \Omega \quad \text{where: } R_5 \text{ is the resistor between pin 5 and ground}$$

$$\psi = 0.75 \text{ V at } T_A = -25 \text{ C}$$

The MC1596 has been characterized for the condition $I_5 = 1.0 \text{ mA}$ and is the generally recommended value.

B. Common-Mode Quiescent Output Voltage

$$V_6 = V_9 = V^- = I_5 R_L$$

Biasing

The MC1596 requires three dc bias voltage levels which must be set externally. Guidelines for setting up these three levels include maintaining at least 2 volts collector-base bias on all transistors while not exceeding the voltages given in the absolute maximum rating table:

$$30 \text{ Vdc} \geq [(V_6, V_9) - (V_7, V_3)] \geq 2 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_7, V_3) - (V_1, V_4)] \geq 2.7 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_1, V_4) - (V_5)] \geq 2.7 \text{ Vdc}$$

The foregoing conditions are based on the following approximations:

$$V_6 = V_9, V_7 = V_8, V_1 = V_4$$

Bias currents flowing into pins 1, 4, 7, and 8 are transistor base currents and can normally be neglected if external bias dividers are designed to carry 1.0 mA or more.

Transadmittance Bandwidth

Carrier transadmittance bandwidth is the 3 dB bandwidth of the device forward transadmittance as defined by:

$$\gamma_{21C} = \frac{i_o \text{ (each sideband)}}{v_s \text{ (signal)}} \Big|_{V_O = 0}$$

Signal transadmittance bandwidth is the 3 dB bandwidth of the device forward transadmittance as defined by:

$$\gamma_{21S} = \frac{i_o \text{ (signal)}}{v_s \text{ (signal)}} \Big|_{V_C = 0.5 \text{ Vdc}, V_O = 0}$$

*Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

MC1496, MC1596

Coupling and Bypass Capacitors C_1 and C_2

Capacitors C_1 and C_2 (Figure 5) should be selected for a reactance of less than 5.0 ohms at the carrier frequency.

Output Signal, V_o


The output signal is taken from pins 6 and 9, either balanced or single-ended. Figure 12 shows the output levels of each of the two output sidebands resulting from variations in both the carrier and modulating signal inputs with a single-ended output connection.

Negative Supply, V_{EE}

V_{EE} should be dc only. The insertion of an RF choke in series with V_{EE} can enhance the stability of the internal current sources.

Signal Port Stability

Under certain values of driving source impedance, oscillation may occur. In this event, an RC suppression network should be connected directly to each input using short leads. This will reduce the Q of the source-tuned circuits that cause the oscillation.



An alternate method for low-frequency applications is to insert a 1 kOhm resistor in series with the inputs, pins 1 and 4. In this case input current drift may cause serious degradation of carrier suppression.

TEST CIRCUITS*

*Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

FIGURE 5 - CARRIER REJECTION AND SUPPRESSION





FIGURE 6 - INPUT OUTPUT IMPEDANCE



NOTE: Shielding of input and output leads may be needed to properly perform these tests

FIGURE 7 - BIAS AND OFFSET CURRENTS





FIGURE 8 - TRANSCONDUCTANCE BANDWIDTH



MC1496, MC1596

TEST CIRCUITS (continued)

FIGURE 9 - COMMON MODE GAIN





FIGURE 10 - SIGNAL GAIN AND OUTPUT SWING



TYPICAL CHARACTERISTICS

Typical characteristics were obtained with circuit shown in Figure 5. $f_c = 500$ kHz (sine wave), $V_C = 60$ mV(rms), $f_S = 1$ kHz, $V_S = 300$ mV(rms), $T_A = -25^\circ\text{C}$ unless otherwise noted.

FIGURE 11 - SIDEBAND OUTPUT versus CARRIER LEVELS




FIGURE 12 - SIGNAL PORT PARALLEL-EQUIVALENT INPUT RESISTANCE versus FREQUENCY




FIGURE 13 - SIGNAL PORT PARALLEL-EQUIVALENT INPUT CAPACITANCE versus FREQUENCY





FIGURE 14 - SINGLE-ENDED OUTPUT IMPEDANCE versus FREQUENCY



MC1496, MC1596

TYPICAL CHARACTERISTICS (continued)

Typical characteristics were obtained with circuit shown in Figure 5. $f_c = 500$ kHz (sine wave), $V_C = 60$ mV(rms), $I_S = 1$ kHz, $V_S = 300$ mV(rms), $T_A = +25^\circ\text{C}$ unless otherwise noted.

FIGURE 15 – SIDEBAND AND SIGNAL PORT TRANSMITTANCES versus FREQUENCY




FIGURE 16 – CARRIER SUPPRESSION versus TEMPERATURE




FIGURE 17 – SIGNAL PORT FREQUENCY RESPONSE




FIGURE 18 – CARRIER SUPPRESSION versus FREQUENCY




FIGURE 19 – CARRIER FEEDTHROUGH versus FREQUENCY





FIGURE 20 – SIDEBAND HARMONIC SUPPRESSION versus INPUT SIGNAL LEVEL



8

MC1496, MC1596

TYPICAL CHARACTERISTICS (continued)

FIGURE 21 - SUPPRESSION OF CARRIER HARMONIC SIDEBANDS versus CARRIER FREQUENCY





FIGURE 22 - CARRIER SUPPRESSION versus CARRIER INPUT LEVEL



OPERATIONS INFORMATION

The MC1596/MC1496, a monolithic balanced modulator circuit, is shown in Figure 23.

This circuit consists of an upper quad differential amplifier driven by a standard differential amplifier with dual current sources. The output collectors are cross-coupled so that full-wave balanced multiplication of the two input voltages occurs. That is, the output signal is a constant times the product of the two input signals.

Mathematical analysis of linear ac signal multiplication indicates that the output spectrum will consist of only the sum and difference of the two input frequencies. Thus, the device may be used as a balanced modulator, doubly balanced mixer, product detector, frequency doubler, and other applications requiring these particular output-signal characteristics.

The lower differential amplifier has its emitters connected to the package pins so that an external emitter resistance may be used. Also, external load resistors are employed at the device output.

Signal Levels

The upper quad differential amplifier may be operated either in a linear or a saturated mode. The lower differential amplifier is operated in a linear mode for most applications.

For low-level operation at both input ports, the output signal will contain sum and difference frequency components and have an amplitude which is a function of the product of the input signal amplitudes.

For high-level operation at the carrier input port and linear operation at the modulating signal port, the output signal will contain sum and difference frequency components of the modulating signal frequency and the fundamental and odd harmonics of the carrier frequency. The output amplitude will be a constant times the modulating signal amplitude. Any amplitude variations in the carrier signal will not appear in the output.

FIGURE 23 - CIRCUIT SCHEMATIC*





FIGURE 24 - TYPICAL MODULATOR CIRCUIT*



*Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

MC1496, MC1596

OPERATIONS INFORMATION (continued)

The linear signal handling capabilities of a differential amplifier are well defined. With no emitter degeneration, the maximum input voltage for linear operation is approximately 25 mV peak. Since the upper differential amplifier has its emitters internally connected, this voltage applies to the carrier input port for all conditions.

Since the lower differential amplifier has provisions for an external emitter resistance, its linear signal handling range may be adjusted by the user. The maximum input voltage for linear operation may be approximated from the following expression:

$$V = (15) (R_E) \text{ volts peak}$$

This expression may be used to compute the minimum value of R_E for a given input voltage amplitude.

FIGURE 25 - TABLE 1
VOLTAGE GAIN AND OUTPUT FREQUENCIES

Carrier Input Signal (V_C)	Approximate Voltage Gain	Output Signal Frequency(s)
Low-level dc	$\frac{R_L V_C}{2(R_E - 2r_e) \left(\frac{K T}{q}\right)}$	f_M
High-level dc	$\frac{R_L}{R_E + 2r_e}$	f_M
Low-level ac	$\frac{R_L V_C (\text{rms})}{2\sqrt{2} \left(\frac{K T}{q}\right) (R_E - 2r_e)}$	$f_C \pm f_M$
High-level ac	$0.837 \frac{R_L}{R_E + 2r_e}$	$f_C \pm f_M, f_C \pm 2f_M, 2f_C \pm f_M$

The gain from the modulating signal input port to the output is the MC1596/MC1496 gain parameter which is most often of interest to the designer. This gain has significance only when the lower differential amplifier is operated in a linear mode, but this includes most applications of the device.

As previously mentioned, the upper quad differential amplifier may be operated either in a linear or a saturated mode. Approximate gain expressions have been developed for the MC1596/MC1496 for a low-level modulating signal input and the following carrier input conditions:

- 1) Low-level dc
- 2) High-level dc
- 3) Low-level ac
- 4) High-level ac

These gains are summarized in Table 1, along with the frequency components contained in the output signal.

NOTES

1. Low-level Modulating Signal, V_M , assumed in all cases. V_C is Carrier Input Voltage.
2. When the output signal contains multiple frequencies, the gain expression given is for the output amplitude of each of the two desired outputs, $f_C + f_M$ and $f_C - f_M$.
3. All gain expressions are for a single-ended output. For a differential output connection, multiply each expression by two.
4. R_L : Load resistance
5. R_E : Emitter resistance between pins 2 and 3.
6. r_e : Transistor dynamic emitter resistance, at +25°C.

$$r_e \approx \frac{26 \text{ mV}}{I_E (\text{mA})}$$

7. K : Boltzmann's Constant, T : temperature in degrees Kelvin, q : the charge on an electron

$$\frac{K T}{q} \approx 26 \text{ mV at room temperature}$$

APPLICATIONS INFORMATION

Double sideband suppressed carrier modulation is the basic application of the MC1596/MC1496. The suggested circuit for this application is shown on the front page of this data sheet.

In some applications, it may be necessary to operate the MC1596/MC1496 with a single dc supply voltage instead of dual supplies. Figure 26 shows a balanced modulator designed for operation with a single -12 Vdc supply. Performance of this circuit is similar to that of the dual supply modulator.

AM Modulator

The circuit shown in Figure 27 may be used as an amplitude modulator with a minor modification.

All that is required to shift from suppressed carrier to AM operation is to adjust the carrier null potentiometer for the proper amount of carrier insertion in the output signal.

However, the suppressed carrier null circuitry as shown in Figure 27 does not have sufficient adjustment range. Therefore, the modulator may be modified for AM operation by changing two resistor values in the null circuit as shown in Figure 28.

Product Detector

The MC1596/MC1496 makes an excellent SSB product detector (see Figure 29).

This product detector has a sensitivity of 3.0 microvolts and a dynamic range of 90 dB when operating at an intermediate frequency of 9 MHz.

The detector is broadband for the entire high frequency range. For operation at very low intermediate frequencies down to 50 kHz the 0.1 μF capacitors on pins 7 and 8 should be increased to 1.0 μF . Also the output filter at pin 9 can be tailored to a specific intermediate frequency and audio amplifier input impedance.

As in all applications of the MC1596/MC1496, the emitter resistance between pins 2 and 3 may be increased or decreased to adjust circuit gain, sensitivity, and dynamic range.

This circuit may also be used as an AM detector by introducing carrier signal at the carrier input and an AM signal at the SSB input.

The carrier signal may be derived from the intermediate frequency signal or generated locally. The carrier signal may be introduced with or without modulation, provided its level is sufficiently high to saturate the upper quad differential amplifier. If the carrier signal is modulated, a 300 mV(rms) input level is recommended.

MC1496, MC1596

APPLICATIONS INFORMATION (continued)

Doubly Balanced Mixer

The MC1596/MC1496 may be used as a doubly balanced mixer with either broadband or tuned narrow band input and output networks.

The local oscillator signal is introduced at the carrier input port with a recommended amplitude of 100 mV(rms).

Figure 30 shows a mixer with a broadband input and a tuned output.

Frequency Doubler

The MC1596/MC1496 will operate as a frequency doubler by introducing the same frequency at both input ports.

Figures 31 and 32 show a broadband frequency doubler and a tuned output very high frequency (VHF) doubler, respectively.

Phase Detection and FM Detection

The MC1596/MC1496 will function as a phase detector. High-level input signals are introduced at both inputs. When both inputs are at the same frequency the MC1596/MC1496 will deliver an output which is a function of the phase difference between the two input signals.

An FM detector may be constructed by using the phase detector principle. A tuned circuit is added at one of the inputs to cause the two input signals to vary in phase as a function of frequency. The MC1596/MC1496 will then provide an output which is a function of the input signal frequency.

TYPICAL APPLICATIONS

Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

FIGURE 26 - BALANCED MODULATOR (+12 Vdc SINGLE SUPPLY)




FIGURE 27 - BALANCED MODULATOR DEMODULATOR




FIGURE 28 - AM MODULATOR CIRCUIT





FIGURE 29 - PRODUCT DETECTOR (+12 Vdc SINGLE SUPPLY)



MC1496, MC1596

TYPICAL APPLICATIONS (continued)

Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

FIGURE 30 - DOUBLY BALANCED MIXER
(BROADBAND INPUTS, 9.0 MHz TUNED OUTPUT)




FIGURE 31 - LOW FREQUENCY DOUBLER






FIGURE 32 - 150 to 300 MHz DOUBLER



DEFINITIONS



- | | |
|--|---|
| f_c CARRIER FUNDAMENTAL | $f_c + n f_s$ FUNDAMENTAL CARRIER SIDE BAND HARMONICS |
| f_s MODULATING SIGNAL | $n f_c$ CARRIER HARMONICS |
| $f_c + f_s$ FUNDAMENTAL CARRIER SIDE BANDS | $n f_c + n f_s$ CARRIER HARMONIC SIDE BANDS |

8

PHASE LOCKED LOOP

SE/NE564

DESCRIPTION

The NE564 is a versatile, high guaranteed frequency Phase Locked Loop designed for operation up to 50MHz. As shown in the block diagram, the NE564 consists of a VCO, limiter, phase comparator, and post detection processor.


APPLICATIONS

- High speed modems
- FSK receivers and transmitters
- Frequency synthesizers
- Signal generators
- Various satcom/TV systems

FEATURES

- Operation with single 5V supply
- TTL compatible inputs and outputs
- Guaranteed operation to 50MHz
- External loop gain control
- Reduced carrier feedthrough
- No elaborate filtering needed in FSK applications
- Can be used as a modulator
- Variable loop gain (Externally Controlled)

PIN CONFIGURATION




ABSOLUTE MAXIMUM RATINGS

PARAMETER	RATING	UNIT
V+	Supply voltage	V
	Pin 1	14
	Pin 10	5
P _D	Power dissipation	600
		mW
T _A	Operating temperature NE	0 to 70
	Operating temperature SE	-55 to +125
	Storage temperature	-65 to +150
		°C

NOTE
Operation above 5 volts will require heatsinking of the device.

BLOCK DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ Signetics นั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PHASE LOCKED LOOP


SE/NE564

ELECTRICAL CHARACTERISTICS $V_{CC} = 5V$, $T_A = 25^\circ C$, $f_o = 5MHz$, $I_B = 400\mu A$ unless otherwise specified

PARAMETER	TEST CONDITIONS	SE564			NE564			UNIT
		Min	Typ	Max	Min	Typ	Max	
Maximum VCO frequency	$C_1 = 0$ (stray)	50	65		45	60		MHz
Lock range	Input $\geq 200mV_{rms}$, $T_A = 25^\circ C$ $= 125^\circ C$ $= -55^\circ C$ $= 0^\circ C$ $= 70^\circ C$	40 20 50	70 30 80		40	70 70 40		% of f_o
Capture range	Input $\geq 200mV_{rms}$, $R_2 = 27\Omega$	20	30		20	30		% of f_o
VCO frequency drift with temperature	$f_o = 5MHz$, $T_A = -55^\circ C$ to $125^\circ C$ $= 0^\circ C$ to $70^\circ C$ $f_o = 500KHz$, $T_A = -55^\circ C$ to $125^\circ C$ $= 0^\circ C$ to $70^\circ C$		400 250	1000 500		400 400	1250 850	PPM/ $^\circ C$
VCO free running frequency	$C_1 = 91pF$ $R_C = 100\Omega$ "Internal"	4	5	6	3.5	5	6.5	MHz
VCO frequency change with supply voltage	$V_{CC} = 4.5V$ to $5.5V$		3	8		3	8	% of f_o
Demodulated output voltage	Modulation frequency: 1KHz $f_o = 5MHz$, input deviation $2\% T = 25^\circ C$ $1\% T = 25^\circ C$ $= 0^\circ C$ $= -55^\circ C$ $= 70^\circ C$ $= 125^\circ C$	16 8 6 12	28 14 10 16		16 8 13 15	28 14		mVrms mVrms mVrms mVrms mVrms
Distortion	Deviation: 1% to 5%		1			1		%
Signal to noise ratio	Std. condition: 1% to 10% dev		40			40		dB
AM rejection	Std. condition: 30% AM		35			35		dB
Demodulated Output at operating voltage	Modulation frequency: 1KHz $f_o = 5MHz$, input deviation: 1% $V_{CC} = 4.5V$ $V_{CC} = 5.5V$	7 8	12 14		7 8	12 14		mVrms mVrms
Supply current	$V_{CC} = 5V$, I_{B1}		45	60		45	60	mA
Output								
"1" output leakage current	$V_{OUT} = 5V$, Pin 16: 0		1	20		1	20	μA
"0" output voltage	$I_{OUT} = 2mA$, Pin 16: 0		0.3	0.6		0.3	0.6	V
	$I_{OUT} = 6mA$, Pin 16: 0		0.4	0.8		0.4	0.8	V

5

TYPICAL PERFORMANCE CHARACTERISTICS




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหามะต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


PHASE LOCKED LOOP

SE/NE564


TYPICAL NORMALIZED VCO FREQUENCY AS A FUNCTION OF PIN 2 BIAS CURRENT




TYPICAL NORMALIZED VCO FREQUENCY AS A FUNCTION OF PIN 2 BIAS CURRENT




NORMALIZED VCO FREQUENCY AS A FUNCTION OF TEMPERATURE



VARIAION OF THE PHASE COMPARATOR'S OUTPUT VOLTAGE VERSUS PHASE ERROR AND BIAS CURRENT (K_D)



VCO OUTPUT FREQUENCY AS A FUNCTION OF INPUT VOLTAGE AND BIAS CURRENT (K_O)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 5-136 ตรีโดฯ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา Signetics ไปถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PHASE LOCKED LOOP

SE/NE564

FUNCTIONAL DESCRIPTION (figure 1)

The NE564 is a monolithic phase locked loop with a post detection processor. The use of Schottky clamped transistors and optimized device geometries extends the frequency of operation to greater than 50MHz. In addition to the classical PLL applications, the NE564 can be used as a modulator with a controllable frequency deviation.

The output voltage of the PLL can be written as shown in the following equation.

$$V_O = \frac{(f_{in} - f_0)}{K_{VCO}} \quad \text{Equation 1}$$

K_{VCO} = conversion gain of the VCO
 f_{in} = frequency of the input signal
 f_0 = free running frequency of the VCO

The process of recovering FSK signals involves the conversion of the PLL output into logic compatible signals. For high data rates, a considerable amount of carrier will be present at the output of the PLL due to the wideband nature of the loop filter. To

avoid the use of complicated filters, a comparator with hysteresis or Schmitt trigger is required. With the conversion gain of the VCO fixed, the output voltage as given by Equation 1 varies according to the frequency deviation of f_{in} from f_0 . Since this differs from system to system, it is necessary that the hysteresis of the Schmitt trigger be capable of being changed, so that it can be optimized for a particular system. This is accomplished in the 564 by varying the voltage at pin 15 which results in a change of the hysteresis of the Schmitt trigger.

For FSK signals, an important factor to be considered is the drift in the free running frequency of the VCO itself. If this changes due to temperature, according to Equation 1, it will lead to a change in the dc levels of the PLL output, and consequently to errors in the digital output signal. This is especially true for narrow band signals where the deviation in f_{in} itself may be less than the change in f_0 due to temperature. This effect

can be eliminated if the dc or average value of the signal is retrieved and used as the reference to the comparator. In this manner, variations in the dc levels of the PLL output do not affect the FSK output.

VCO Section

Due to its inherent high frequency performance, an emitter coupled oscillator is used in the VCO. In the circuit, shown in the equivalent schematic, transistors Q_{21} and Q_{23} with current sources $Q_{25} - Q_{26}$ form the basic oscillator. The approximate free running frequency of the oscillator is shown in the following equation:

$$f_0 = \frac{1}{22 R_C (C_1 + C_2)} \quad \text{Equation 2}$$

$R_C = R_{19} = R_{20} = 100\Omega$ (INTERNAL)
 C_1 = external frequency setting capacitor
 C_2 = stray capacitance

Variation of V_d (phase detector output voltage) changes the frequency of the oscillator. As indicated by Equation 2, the frequency of the oscillator has a negative

EQUIVALENT SCHEMATIC




Figure 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

PHASE LOCKED LOOP

SE/NE564

temperature coefficient due to the positive temperature coefficient of the monolithic resistor. To compensate for this, a current I_2 with negative temperature coefficient is introduced to achieve a low frequency drift with temperature.

Phase Comparator Section

The phase comparator consists of a double balanced modulator with a limiter amplifier to improve AM rejection. Schottky clamped vertical PNP's are used to obtain TTL level inputs. The loop gain can be varied by changing the current in Q_4 and Q_{15} which

effectively changes the gain of the differential amplifiers. This can be accomplished by introducing a current at pin 2.

Post Detection Processor Section

The post detection processor consists of a unity gain transconductance amplifier and comparator. The amplifier can be used as a dc retriever for demodulation of FSK signals, and as a post detection filter for linear FM demodulation. The comparator has adjustable hysteresis so that phase jitter in the output signal can be eliminated.

As shown in the equivalent schematic, the dc retriever is formed by the transconductance amplifier Q_{42} - Q_{43} together with an external capacitor which is connected at the amplifier output (pin 14). This forms an integrator whose output voltage is shown in the following equation:

$$V_0 = \frac{g_m}{C_2} V_{in} dt \tag{Equation 3}$$

- g_m = transconductance of the amplifier
- C_2 = capacitor at the output (pin 14)
- V_{in} = signal voltage at amplifier input

With proper selection of C_2 , the integrator time constant can be varied so that the output voltage is the dc or average value of the input signal for use in FSK, or as a post detection filter in linear demodulation.

The comparator with hysteresis is made up of Q_{49} - Q_{50} with positive feedback being provided by Q_{47} - Q_{48} . The hysteresis is varied by changing the current in Q_{52} with a resulting variation in the loop gain of the comparator. This method of hysteresis control, which is a dc control, provides symmetric variation around the nominal value.

Design Formula

The free running frequency of the VCO is shown by the following equation:

$$f_0 = \frac{1}{2\pi R_f (C_1 + C_2)} \tag{Equation 4}$$

- R_f = 100Ω
- C_1 = external cap in farads
- C_2 = stray capacitance




Figure 2




Figure 3




Figure 4

The loop filter diagram shown is explained by the following equation:

$$F(s) = \frac{1}{1 + sRC_3} \text{ (First Order) Equation 5}$$

$$R = R_{1,2} = R_{1,3} = 1.3k\Omega \text{ (INTERNAL)*}$$

By adding capacitors to pins 4 and 5, a pole is added to the loop transfer function at

$$\omega = \frac{1}{RC_3}$$

*Refer to Figure 1.

APPLICATIONS

FM DEMODULATOR

The NE564 can be used as an FM demodulator. The connections for operation at 5V and 12V are shown in figures 2 and 3 respectively. The input signal is ac coupled with the output signal being extracted at pin 14. Loop filtering is provided by the capacitors at pins 4 and 5 with additional filtering being provided by the capacitor at pin 14. Since the conversion gain of the VCO is not very high, to obtain sufficient demodulated output signal the frequency deviation in the input signal should be 1% or higher.

MODULATION TECHNIQUES

The NE564 phase locked loop can be modulated at either the loop filter ports (pins 4 and 5) or the input port (pin 6) as shown in figure 4. The approximate modulation frequency can be determined from the frequency conversion gain curve shown in figure 5. This curve will be appropriate for signals injected into pins 4 and 5 as shown in figure 4.

FSK Demodulation

The 564 PLL is particularly attractive for FSK demodulation since it contains an internal voltage comparator and VCO which have TTL compatible inputs and outputs, and it can operate from a single 5 volt power supply. Demodulated dc voltages associated with the mark and space frequencies are recovered with a single external capacitor in a dc retriever without utilizing extensive filtering networks. An internal comparator, acting as a Schmitt trigger with an adjustable hysteresis, shapes the demodulated voltages into compatible TTL output levels. The high frequency design of the 564 enables it to demodulate FSK at high data rates in excess of 1.0M baud.

Figure 5 shows a high frequency FSK decoder designed for input frequency deviations of ± 1.0 MHz centered around a free-running frequency of 10.8MHz. The value of the timing capacitance required was estimated from figure 8 to be approximately 40pF. A trimmer capacitor was added to fine tune f_0 to 10.8MHz.

The lock range graph indicates that the ± 1.0 MHz frequency deviations will be within the lock range for input signal levels greater than approximately 50mV with zero pin 2 bias current. While strictly this figure is appropriate only for 5MHz, it can be used as a guide for lock range estimates at other f_0 frequencies.

The hysteresis was adjusted experimentally via the 10k Ω potentiometer and 2k Ω bias arrangement to give the waveshape shown in figure 7 for 20K, 500K, 2M baud rates with square wave FSK modulation. Note the magnitude and phase relationships of the phase comparators output voltages with respect to each other and to the FSK output. The high frequency sum components of the input and VCO frequency also are visible as noise on the phase comparators outputs.




Figure 5


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลง Signetics อ่างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำ 5-139

5

PHASE LOCKED LOOP

SE/NE564

PHASE COMPARATOR (PINS 4 AND 5) AND FSK (PIN 16) OUTPUTS FOR DATA RATES OF




OUTLINE OF SETUP PROCEDURE

- Determine operating frequency of the VCO —
If $\pm N$ in feedback loop, then $f_o = N \times f_{in}$.
- Calculate value of the VCO frequency set capacitor:
$$C_o = \frac{1}{2500 f_o^2}$$
- Set I_2 (current sinking into Pin 2) for $\approx 100\mu A$. After operation is obtained, this value may be adjusted for best dynamic behavior.
- Check VCO output frequency with digital counter at Pin 9 of device (loop open, VCO to ϕ det.). Adjust C_o trim or frequency adj. Pin 4-5 for exact center frequency if needed.
- Close loop and inject input signal to Pin 6. Monitor Pin 3 and 6 with two channel scope. Lock should occur with $\Delta\phi_{3,6}$ equal to 90° (phase error).

- If pulsed burst or ramp frequency is used for input signal, special loop filter design may be required in place of simple single capacitor filter on Pin 4 and 5. (See PLL application section in Analog Manual)
- The input signal to Pin 6 and the VCO feedback signal to Pin 3 must have a duty cycle of 50% for proper operation of the phase detector. Due to the nature of a balanced mixer if signals are not 50% in duty cycle, D.C. offsets will occur in the loop which tend to create an artificial or biased VCO offset.
- For multiplier circuits where phase jitter is a problem, loop filter capacitors may be increased to a value of 10-50 μF on Pin 4-5. Also careful supply decoupling may be necessary. This includes the counter chain V_{CC} lines.

NE564 PHASE LOCKED FREQUENCY MULTIPLIER WITH VCO



*For additional information, consult the Applications Section.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 Signetics
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้