



เครื่องส่ง เอฟเอ็ม สเตอริโอ มัลติเพล็กซ์
FM STEREO MULTIPLEX TRANSMITTER



ปริทัศน์ฉบับนี้ เป็นส่วนหนึ่งของการศึกษาควมหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต
สาขาวิชาเทคโนโลยีโทรคมนาคม
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานปีการศึกษา 2537 นี้ ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์ เครื่องส่งเอฟเอ็มสเตอริโอมัลติเพล็กซ์
FM STEREO MULTIPLEX TRANSMITTER

ชื่อนักศึกษา นายถวิล คำพันธ์
นายทศพล พจนานิมล
นายอารักษ์ เลี่ยมไหม

อาจารย์ที่ปรึกษา อาจารย์กฤดากร กล่อมการ

ภาควิชา เทคโนโลยีอุตสาหกรรม

ปีการศึกษา 2537

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
อนุมัติให้วิทยานิพนธ์ฉบับนี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการสอบวิทยานิพนธ์



..... ประธานกรรมการ
()

..... กรรมการ
()

..... กรรมการ
()

..... กรรมการ
()

..... กรรมการ
()

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องส่ง เอฟเอ็มสเตอริโอมัลติเพล็กซ์

| | | |
|-----|---------------------|---------------|
| โดย | นายถวิล คำพันธ์ | รหัส 36012052 |
| | นายทศพล พจนานิมล | รหัส 36012053 |
| | นายอารักษ์ เสียมไหม | รหัส 36012085 |

| | | |
|------------------|----------------|----------|
| อาจารย์ที่ปรึกษา | อาจารย์กฤตลากร | กลุ่มการ |
| ปีการศึกษา | 2537 | |

บทคัดย่อ

ปริศยานิพนธ์นี้เสนอระบบเครื่องส่งเอฟเอ็มสเตอริโอมัลติเพล็กซ์ ซึ่งเนื้อหาจะกล่าวถึงหลักการของระบบของเครื่องส่งเอฟเอ็มสเตอริโอมัลติเพล็กซ์ขั้นพื้นฐาน จากหลักการขั้นพื้นฐานนี้เราได้นำมาประยุกต์ใช้กับระบบเครื่องส่งในปริศยานิพนธ์นี้ จุดที่สำคัญในปริศยานิพนธ์ คือชุด Stereo Encoder (Digital Stereo Generator) ซึ่งจะขจัดผลการ Cross talk ระหว่าง Channel ซ้าย และ Channel ขวา และง่ายต่อการสร้างสัญญาณ L-R 38 KHz ระบบเครื่องส่งนี้ส่วนมากจะใช้หลักการของ Phase Locked Loop เพื่อสร้างความถี่ให้คงที่ เช่นสัญญาณ Pilot Tone 19 KHz , สัญญาณ 38 KHz เพื่อใช้สร้างสัญญาณ L-R รวมทั้งชุดสร้างสัญญาณคลื่นพาห์ 107.5 MHz ซึ่งเป็นความถี่ของเครื่องส่งที่ใช้ส่ง ส่วนภาคขยายสุดท้ายใช้วงจรขยาย Class C เหมือนกับวงจรขยาย R.F. ทั่วๆไป

FM STEREO MULTIPLEX TRANSMITTER

BY MR.TAWIN KOOMPON NO.36012052
MR.TOSSAPOL POJJANAPIMOL NO.36012053
MR.ARUK SIAMMAI NO.36012085

ADVISER MR.KITDAKORN KLOMKARN

YEAR 1995

ABSTRACT

This project is concerned FM Stereo Multiplex Transmitter .
In project describe about design FM Streo Multiplex Transmitter. Main design of project is stereo encoder (Digital Stereo Generator). These techniques improve the high frequency separation between left and right signals , reduce the harmonic content , and improve the modulation linearlity . Which FM transmitter use PLL for oscillate pilot tone 19 KHz , 38 KHz in L-R signals and the exitor generates carrier 107.5 MHz , R.F. amplifiers use class C amplifiers has been show in project.

กิตติกรรมประกาศ

ปริญญานิพนธ์ฉบับนี้ ได้สำเร็จลุล่วงไปได้ด้วยความช่วยเหลือเป็นอย่างดี ของ อาจารย์ กฤดากร กล่อมการ ซึ่งเป็นอาจารย์ที่ปรึกษาปริญญานิพนธ์ท่านได้ให้คำชี้แนะ และ ข้อคิดเห็นต่างๆ รวมทั้งความอดทนในการทำงาน พร้อมทั้งเงินทุนช่วยเหลือในการวิจัยบางส่วนมาตลอดการวิจัย 1 ปีเต็ม และ อาจารย์อีกท่านที่พวกเราจะไม่ลืมได้เช่นกัน อาจารย์คณชัย สุขเจริญผล ที่ช่วยเหลือ คำชี้แนะ รวมทั้งบรรยากาศที่ดีตลอดช่วงเวลาการทำวิจัย จึงขอขอบพระคุณอาจารย์มา ณ ที่นี้ด้วย

กลุ่มผู้วิจัยใคร่ขอกราบขอบพระคุณอาจารย์ทุกท่าน ที่ช่วยประสิทธิ์ประสาทวิชาความรู้ต่างๆ ทำให้พวกเราได้รับความรู้และนำความรู้นี้ไปใช้ให้เกิดประโยชน์ในภาคภาคหน้า

กลุ่มผู้วิจัยขอกราบขอบพระคุณ บิดา มารดา ที่คอยให้กำลังใจรวมทั้งเงินทุนทางด้านการศึกษา มาโดยตลอดจนพวกเราได้สำเร็จการศึกษา ณ จุดๆนี้ซึ่งถือได้ว่าเป็นจุดที่ประสบความสำเร็จ จุดหนึ่งของชีวิต

สุดท้ายนี้ ขอกราบขอบพระคุณ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง - นนทบุรี ที่ทำให้พวกเราได้มาศึกษาในระดับปริญญาตรี โดยเฉพาะนนทบุรี ซึ่งเป็นทั้งที่ทำการวิจัย ที่เล่น กีน และ นอนของเรา

รถทุกคัน บนถนน
 รถไฟทุกขบวน บนราง
 เรือทุกลำ ณ แม่น้ำเจ้าพระยา
 เรามาถึงแล้ว...

สารบัญ

| | หน้า |
|---|------|
| บทคัดย่อภาษาไทย | ก |
| บทคัดย่อภาษาอังกฤษ | ข |
| กิตติกรรมประกาศ | ค |
| | |
| บทที่ | |
| 1 บทนำ | 1 |
| 2 พื้นฐานของระบบเฟสล็อกกลุ๊ป (PLL) | 3 |
| 2.1 ทรานเฟอร์ฟังก์ชัน (Transfer Function) | 3 |
| 2.2 ลูปเกน (Loop Gain) | 9 |
| 2.3 ล็อกเรนจ์ (Locked Range) | 10 |
| 2.4 แคปเจอร์เรนจ์ (Capture Range) | 12 |
| 2.5 เฟสดีเทกเตอร์ (Phase detector) | 12 |
| 2.5.1 มิกเซอร์ (Mixer) | 12 |
| 2.5.2 แซมปลิงดีเทกเตอร์ (Sampling Detector) | 13 |
| 2.5.3 ดิจิตอลเฟสดีเทกเตอร์ (Digital Phase Detector) | 14 |
| 2.6 การสังเคราะห์ความถี่โดยเฟสล็อกกลุ๊ป | 22 |
| 3 หลักการเครื่องส่งเอฟเอ็มสเตอริโอมีลติเพล็กซ์ | 30 |
| 3.1 การมอดูเลตทางความถี่ (Frequency Modulation) | 30 |
| 3.2 ดัชนีการมอดูเลต (Modulation Index) | 31 |
| 3.3 ไซด์แบนด์เอฟเอ็ม (FM Sideband) | 32 |
| 3.4 แบนด์วิดท์ของสัญญาณเอฟเอ็ม (FM Bandwidth) | 35 |
| 3.5 พรีเอมฟาสิสและดีเอมฟาสิส (Preemphasis & Deemphasis) | 36 |
| 3.6 หลักการของเอฟเอ็มสเตอริโอมีลติเพล็กซ์ และ เอสซีเอส | 38 |

| | | |
|-----|---|----|
| 3.7 | บาลานซ์มอดูเลเตอร์ (Balance Modulator) | 40 |
| 3.8 | เครื่องสเตอริโอ | 41 |
| 3.9 | การส่งวิทยุกระจายเสียง | 42 |
| 4 | ดิจิทัลสเตอริโอเซนเนอเรเตอร์ (Digital Stereo Generator) | 44 |
| 4.1 | หลักการทํางานชุด Digital Stereo Generator | 44 |
| 4.2 | วงจร Oscillator 458 KHz | 46 |
| 4.3 | วงจร Divider | 48 |
| 4.4 | วงจร Oscillator 19 KHz (Pilot Tone) | 49 |
| 4.5 | วงจรเข้ารหัสสัญญาณสเตอริโอ (Stereo Encoder) | 52 |
| 4.6 | วงจร Preemphasis | 54 |
| 4.7 | วงจรเฟสเพี้ยนสัญญาณ Pilot | 55 |
| 4.8 | วงจรรวมสัญญาณ (Summing) | 56 |
| 5 | การมอดูเลตสัญญาณเอฟเอ็ม (FM Modulation) | 57 |
| 5.1 | การออกแบบวงจรมอดูเลตสัญญาณเอฟเอ็ม | 58 |
| 5.2 | วงจร VCO | 59 |
| 5.3 | วงจรกรองความถี่ในรูป | 62 |
| 5.4 | วงจรหาร N | 64 |
| 5.5 | วงจรกำเนิดความถี่อ้างอิง | 64 |
| 5.6 | วงจร Wide Band Amplifier | 67 |
| 6 | วงจรขยายกำลังความถี่วิทยุ (R.F. Power Amplifier) | 68 |
| 6.1 | วงจรขยายกำลัง Class A | 68 |
| 6.2 | วงจรขยายกำลัง Class B | 71 |
| 6.3 | วงจรขยายกำลัง Class C | 75 |
| 7 | Compressor & Limiter | 78 |
| 7.1 | หน้าที่ของวงจร Compressor & Limiter | 78 |
| 8 | สรุปการวิจัยและข้อเสนอแนะ | 80 |
| | เอกสารอ้างอิง | 81 |
| | ภาคผนวก | 82 |

บทที่ 1

บทนำ

1.1 แนวความคิดในการทำวิทยุวิทยุสมัครเล่น

ปัจจุบันการสื่อสารด้วยวิทยุยังใช้กันมากเพราะมีราคาถูก และ ง่ายต่อการดำเนินการ ราชการ การสื่อสารด้วยวิทยุนี้ในปัจจุบันยังมีการใช้งานอยู่ในย่าน MW (Medium Wave), SW (Short Wave) , VHF (Very High Frequency) ในการสื่อสารระบบ FM Stereo Multiplex จะใช้งานในย่าน VHF ความถี่ที่ใช้งานอยู่ระหว่าง 88-108 MHz ระบบ FM Stereo Multiplex นี้ ยังเป็นที่นิยมกันมากในปัจจุบัน เพราะให้คุณภาพเสียงที่ดีกว่า ระบบอื่นๆ ที่ส่งอยู่ในปัจจุบัน เช่น ระบบ AM และ SW แต่ในระบบ FM มีข้อเสีย คือ ไม่สามารถส่งไปได้ไกลมากนัก ซึ่งเป็นผลจากคุณสมบัติของคลื่น ถ้าจะทำการส่งในระยะไกลก็ต้องมี Repeater เพื่อที่จะเป็นตัวแทนสัญญาณในการที่จะส่งสัญญาณต่อไปเพื่อให้บริเวณที่อยู่ระยะไกลๆ สามารถรับได้

วิทยุวิทยุสมัครเล่นได้นำเสนอ เครื่องส่ง FM Stereo Multiplex ซึ่งใช้ความถี่ 107.5 MHz เป็นความถี่สถานีเพื่อใช้ในการส่งแพร่กระจายเสียง ในการทำวิทยุวิทยุสมัครเล่นก็เพื่อที่จะศึกษา ระบบ การส่งแบบ FM ที่ใช้กันอยู่ในปัจจุบันโดยเริ่มทำการวิจัยตั้งแต่ภาค Stereo Encoder จนถึงภาคขยายสุดท้าย (Power Amplifier) และ ต้องการให้สามารถส่งออกอากาศได้จริงเหมือนสถานีส่งเอฟเอ็มทั่วไป

1.2 องค์ประกอบของวิทยุวิทยุสมัครเล่น

บทที่ 2 กล่าวถึงทฤษฎีของ Phase Locked Loop (PLL) และ การสังเคราะห์ความถี่ (Frequency Synthesizer) เพราะเป็นส่วนหนึ่งที่ใช้ในการออกแบบวงจรของระบบเครื่องส่ง

บทที่ 3 กล่าวถึงหลักการของเครื่องส่ง FM Stereo Multiplex โดยเนื้อหาจะกล่าวถึง ทฤษฎีเกี่ยวกับการมอดูเลตทางความถี่ (FM) ลักษณะสเปคตรัมและหลักการพื้นฐานของเครื่องส่งในระบบนี้

บทที่ 4 กล่าวถึงภาค Digital Stereo Generator เพราะเป็นยุคที่ใช้ในการเข้ารหัสสัญญาณสเตอริโอ (Stereo Encoder) ซึ่งวงจรภายในภาคนี้จะใช้ระบบ

Digital ทั้งหมด ทำให้ง่ายต่อการออกแบบและวงจรมีขนาดเล็ก ภายในบทนี้จะอภิบายการทำงานในภาคต่างๆ รวมทั้งการออกแบบวงจร โดยเฉพาะชุด L-R 38 KHz จะใช้ Analog Switch ในการสร้างสัญญาณ และใช้วงจร PLL ในการสร้างสัญญาณต่างๆ เช่น Pilot Tone 19 KHz , สัญญาณ 38 KHz เพื่อนำไปใช้ในการควบคุม Analog Switch

บทที่ 5 กล่าวถึงการมอดูเลตสัญญาณ FM ซึ่งเป็นแบบ Direct Modulation หรือ Reactance Modulation รวมทั้งกล่าวถึง การผลิตความถี่ของคลื่นพาห์ 107.5 MHz โดยมีการใช้ Prescaler ในการหารความถี่สูง เพื่อให้เป็นไปตามหลักการของ Frequency Synthesizer ทำให้สามารถผลิตความถี่ได้คงที่ และสามารถปรับความถี่ได้ตามต้องการ

บทที่ 6 กล่าวถึงภาค Power Amplifier ซึ่งจะกล่าวถึงวงจรขยายกำลัง Class A, B และ C สำหรับวงจรที่ใช้งานจริงจะใช้วงจรขยาย Class C (ประมาณ 10 Watt)

บทที่ 7 กล่าวถึงภาค Compressor & Limiter ซึ่งในระบบเครื่องส่งควรจะต้องมีไว้ เพื่อป้องกันการ Over Modulation และ Side Band ไปรบกวนความถี่ของสถานีข้างเคียงแต่ในโครงงานนี้จะยังไม่มีภาคนี้ในระบบเครื่องส่ง


บทที่ 2

พื้นฐานของระบบเฟสล็อกคูล

(Phase Locked Loop)

2.1 ทรานเฟอร์ฟังก์ชัน (Transfer Function)

พิจารณาจากระบบในรูปที่ 2.1 ซึ่งเป็นลูปลักษณะพื้นฐาน (Elementary Loop) ซึ่งประกอบด้วย PD เฟสดีเทคเตอร์, ลูปฟิลเตอร์และ VCO วางจรรยาความถี่ควบคุมด้วยแรงดัน



รูปที่ 2.1 แสดงโครงสร้างของระบบเฟสล็อกคูล

สัญญาณอินพุต มีเฟส $\phi_i(t)$ และ VCO เอาท์พุทมีเฟส $\phi_o(t)$ สมมติว่าระบบในสภาวะล็อก (Locked), PD มีการทำงานแบบเชิงเส้น และ PD มีเอาท์พุทที่เป็นสัดส่วนกับความแตกต่างของเฟสของอินพุตทั้งสอง ดังนั้น

$$V_d = K_d (\phi_i - \phi_o) \quad \dots (1)$$

เมื่อ K_d คือ เกนแฟคเตอร์ (Gain Factor) หรือ คอนเวอร์ชันเกน (Conversion Gain) วัดเป็นโวลต์ต่อเรเดียน (V/rad)

แรงดัน V_d จะถูกฟิลเตอร์โดยลูปฟิลเตอร์สัญญาณรบกวนและส่วนประกอบของสัญญาณที่เป็นความถี่สูงจะถูกกำจัดออกไป ลูปฟิลเตอร์จะเป็นตัวกำหนดคุณสมบัติทางพลศาสตร์ของลูป (Dynamic Performance) ทรานเฟอร์ฟังก์ชันของลูปกำหนดโดย $F(s)$

ความถี่ของ VCO กำหนดจากแรงดันควบคุมที่อินพุท V_c ทำให้ความถี่เบี่ยงเบนไปจากความถี่ศูนย์กลางไปด้วยขนาด $\Delta f = K_o V_c$ เมื่อ K_o คือเกนแฟคเตอร์ของ VCO วัดเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

rad/sec/v เนื่องจากความถี่เป็นอนุพันธ์ (Derivative) ของเฟสการทำงานของ VCO
อาจพิจารณาได้จาก $d\theta_o/dt = K_o V_c$ โดยใช้วิธีลาปลาซทรานฟอร์มส์จะได้ว่า

$$L \left[\frac{d\theta_o(t)}{dt} \right] = S\theta_o(s) = K_o V_c(s) \quad \dots(2)$$

ดังนั้น

$$\theta_o(s) = \frac{K_o V_c(s)}{S}$$

เฟสของสัญญาณเอาต์พุตของ VCO จะมีความสัมพันธ์เชิงเส้นกับอินทิกรัลของแรงดัน
ควบคุม (V_c) โดยใช้วิธีลาปลาซทรานฟอร์มส์เช่นกันจะได้

$$V_d(s) = K_d[\theta_i(s) - \theta_o(s)] \quad \dots(3)$$

$$V_c(s) = F(s)V_d(s) \quad \dots(4)$$

$$\theta_o(s) = \frac{K_o V_c(s)}{S} \quad \dots(5)$$

จากสมการที่ (1) ถึง (5) จะได้สมการพื้นฐานของลูปคือ

$$\frac{\theta_o(s)}{\theta_i(s)} = B(s) = \frac{K_o K_d F(s)}{S + K_o K_d F(s)} \quad \dots(6)$$

ที่ B(s) ทรานเฟอร์ฟังก์ชันของลูปปิด (Closed Loop Transferfunction)


$$\frac{\theta_i(s) - \theta_o(s)}{\theta_i(s)} = \frac{\theta_o(s)}{\theta_i(s)} = \frac{S}{S + K_o K_d F(s)} = 1 - R(s) \quad \dots(7)$$

$$V_c(s) = \frac{SK_d F(s)\theta_i(s)}{S + K_o K_d F(s)} = \frac{S\theta_i(s)B(s)}{K_o} \quad \dots(8)$$

ต่อไปจะกล่าวถึงลูปฟิลเตอร์ ซึ่งเป็นตัวกำหนดคุณสมบัติเชิงพลศาสตร์ของระบบก่อนที่

จะพิจารณาการทำงานของลูปต่อไป ฟิลเตอร์ที่ใช้มีลักษณะพื้นฐาน 3 แบบ คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2 แสดงลูบปิดเตอร์

$$F(s) = \frac{1}{SR_1C+1}$$

$$F(s) = \frac{SR_2C+1}{SC(R_1+R_2)+1} = \frac{ST_2+1}{ST_1+1}$$

$$T_1 = (R_1+R_2)C, T_2 = R_2C$$

$$F(s) = \frac{-A(SR_2C+1)}{SR_2C+1+(1+A)(SR_1C)}$$

ถ้า A มีขนาดใหญ่มาก ๆ

$$F(s) \approx \frac{-SR_2C+1}{SR_1C} = \frac{-ST_2+1}{ST_1}$$

$$T_2 = R_2C, T_1 = R_1C$$

สำหรับพาสซีฟฟิลเตอร์ชนิดที่ 2 จะให้ทรานเฟอร์ฟังก์ชันของลูบปิด คือ

$$B_1(s) = \frac{K_o K_d (ST_2+1)/T_1}{S^2 + S(1+K_o K_d T_2)/T_1 + K_o K_d /T_1} \dots (9)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับเมื่อแก้ไขการกลับเฟสของวงจรมหาขย A แล้วจะได้ทรานเฟรร์ฟังก์ชันของ ลูป
เปิด คือ

$$B_n(s) = \frac{K_o K_d (ST_1 + 1) / T_1}{S^2 + S(K_o K_d T_2 / T_1) + K_o K_d / T_1} \quad \dots (10)$$

ทรานเฟรร์ฟังก์ชันทั้งสอง สามารถเขียนในรูป

$$B_1(s) = \frac{S(2\zeta W_n - W_n^2 / K_o K_d) + W_n^2}{S^2 + 2\zeta W_n S + W_n^2} \quad \dots (11)$$


$$B_2(s) = \frac{2\zeta W_n S + W_n^2}{S^2 + 2\zeta W_n S + W_n^2} \quad \dots (12)$$

สมการที่(11)และ(12)เขียนในรูปของวิธควบคุมป้อนกลับ (Feedback Control)
โดยเรียก W_n ว่าความถี่ธรรมชาติของลูป (Natural Frequency) และ แคมป์ดิงแฟค
เตอร์ของลูป(Damping Factor)

| Passive | Active |
|---|--|
| $W_n = \left[\frac{K_o K_d}{T_1} \right]^{1/2}$ | $W_n = \left[\frac{K_o K_d}{T_1} \right]^{1/2}$ |
| $\zeta = \frac{1}{2} \left[\frac{K_o K_d}{T_1} \right]^{1/2} \left[\frac{T_2 + 1}{K_o K_d} \right]$ | $\zeta = \frac{T_2}{2} \left[\frac{K_o K_d}{T_1} \right]^{1/2} = \frac{T_2 W_n}{2}$ |
| $T_1 = (R_1 + R_2) C$ | $T_1 = R_1 C$ |
| $T_2 = R_2 C$ | $T_2 = R_2 C \quad \dots (13)$ |

จะเห็นว่าทรานเฟรร์ฟังก์ชันจะคล้ายกันมากถ้า $1/K_o K_d \ll T_2$ ในกรณีของพาสซีฟและ
จากสมการกำลังสูงสุดของส่วน คือ 2 ลูปจึงเรียกเป็นลูปอันดับ 2 (Second Order) จาก
ทฤษฎีของระบบควบคุมแบบ Type ของลูปจะเท่ากับจำนวนของ Perfect Integrator
ภายในลูป ดังนั้นระบบ PLL ใดๆ อย่างน้อยที่สุดก็จะเป็นลูปแบบที่ 1 (Type I) เนื่อง
จาก VCO เป็น Perfect Integrator และถ้าลูปฟิลเตอร์ประกอบด้วย Perfect
Integrator อีกหนึ่งตัวลูปก็จะเป็นแบบที่ 2 (Type II) ดังนั้น PLL อันดับ 2 ที่มี
แอกทีฟฟิลเตอร์ก็จะถือได้ว่าเป็นลูปแบบที่ 2 โดยฟิลเตอร์เป็นตัว Integrator ที่เพิ่มมา
ในขณะที่ PLL มีพาสซีฟฟิลเตอร์เป็นลูปแบบที่ 1

การตอบสนองความถี่ของลูปเกนสูง (High Gain Loop) หมายถึงลูปที่ $K_o K_d T_2 \gg 1$ สำหรับพาสซีฟ และ $|A|T_1 \gg T_2$ สำหรับแอกทีฟฟิลเตอร์เมื่อ Damping Factor เปลี่ยนไปแสดงดังรูปที่ 2.3 จะเห็นว่ามีลักษณะเป็น Low Pass Filter ทำงานเป็นเฟสอินพุทของลูป



Frequency response of a high-gain second-order loop.

รูปที่ 2.3 แสดงผลตอบสนองความถี่ของลูปอันดับ 2 (High Gain)

ผลตอบสนองความผิดพลาด (Error Response) ของลูปอันดับ 2 High Gain

คือ

$$\frac{e_o(s)}{e_i(s)} = \frac{S^2}{S^2 + 2\zeta W_n S + W_n^2} \quad \dots (14)$$

ขณะที่ลูป Low Gain


$$\frac{e_o(s)}{e_i(s)} = \frac{S(S + W_n^2 / K_o K_d)}{S^2 + 2\zeta W_n S + W_n^2} = \frac{S(S + 1/T_1)}{S^2 + 2\zeta W_n S + W_n^2} \quad \dots (15)$$

ผลตอบสนองต่อความผิดพลาดเชิงเฟสแสดงดังรูป 2.4 สำหรับลูป High Gain ที่ $\zeta = 0.707$ จะเห็นว่ามีความสมบัติเป็น High Pass คือลูปสามารถ Tracking ตามความเปลี่ยนแปลงความถี่ต่ำ แต่ไม่สามารถ Tracking ตามการเปลี่ยนแปลงความถี่สูงได้

Band Width ของลูปกำหนดโดยให้ $|B(jw)|^2 = 0.5$ และหาค่า W ออกมาจะได้ว่า


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$W_{3dB} = W_n [2\zeta^2 + 1 + \sqrt{(2\zeta^2 + 1)^2 + 1}]^{1/2}$$



Error response of high-gain loop, $\zeta = 0.707$.

รูปที่ 2.4 แสดงผลตอบสนองของความผิดพลาดเชิงเฟสของลูปเกนสูง



Three-decibel bandwidth of a second-order loop.

รูปที่ 2.5 Bandwidth ของลูปอันดับ 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



2.2. ลูปเกน (Loop Gain)

ทรานเฟอร์ฟังก์ชันลูปเปิดของ PLL กำหนดจาก

$$G(s) = \frac{K_o K_d F(s)}{s} \quad \dots (16)$$

ทรานเฟอร์ฟังก์ชันลูปปิดของ PLL กำหนดจาก

$$B(s) = \frac{G(s)}{1+G(s)} \quad \dots (17)$$

และ DC ลูปเกนกำหนดจาก

$$K_v = K_o K_d F(0)$$

มีขนาดเป็นความถี่ (Dimension of Frequency) rad/sec คุณสมบัติของลูปเกนที่ต้องการ K_v มีขนาดใหญ่ $F(s)$ ของฟิลเตอร์เป็นฟังก์ชันตรรกยะ (Rational Function)

$$F(s) = \frac{g(S-Z_1)(S-Z_2)\dots(S-Z_m)}{(S-P_1)(S-P_2)\dots(S-P_{n1})}$$

สำหรับ PLL อันดับที่ n ฟิลเตอร์จะมีจำนวน m ได้ไม่มากกว่าจำนวน $n-1$ ถ้า $m = n-1$ (กรณีที่มีขั้วใน PLL) ดังนั้น $g=F(\alpha)$

เมื่อกระจาย $F(s)$ ให้เป็นเศษส่วนย่อยของลูปเปิดจะเขียนได้ว่า

$$G(s) = \frac{K}{s} \left[\sum_{i=1}^{n-1} \frac{a_{i+1}}{s-P_i} \right] \quad \dots (18)$$

สมมติเป็นการชั่วคราวว่าทุกๆ Pole เป็น Simple Pole กับค่า Residue a_{i+1} เรียก K ว่าเป็นลูปเกน a_1 จะเป็นศูนย์ ถ้า $m < n-1$ และ a_1 เป็น 1 ถ้า $m = n-1$ ในการออกแบบระบบ PLL มักจะกำหนดให้ $a_1=1$ นั่นคือ จำนวน Pole จะเท่ากับ จำนวน Zero ในฟิลเตอร์

ใน PLL ระบบอันดับ 2 ที่ใช้ฟิลเตอร์เป็นชนิดพาสซีฟ รูปที่ 2.2b จะเป็น

$$F(s) = \frac{ST_e+1}{ST_e+1}$$

$$G(s) = \frac{K_o K_d T_e (1 + 1/T_e - 1/T_1)}{T_1 S (S + 1/T_1)} = \frac{K(1 + a_2)}{S (S + 1/T_1)}$$

$$K = \frac{K_o K_d T_e}{T_1} ; a_1 = 1 ; a_2 = \frac{1}{T_e} - \frac{1}{T_1}$$

สำหรับแอกทีฟฟิลเตอร์

$$F(s) = \frac{ST_e + 1}{ST_1}$$

$$G(s) = \frac{K_o K_d T_e (1 + 1)}{ST_1 ST_e S} = \frac{K(1 + a_2)}{S^2}$$

$$K = \frac{K_o K_d T_e}{T_1} ; a_1 = 1 ; a_2 = \frac{1}{T_e}$$

$$W_n = \sqrt{Ka_2} = \frac{1}{2} \sqrt{\frac{K}{a_2}}$$

ลูปเกนมีผลต่อต้านแห่งของ Pole บน Complex Plan Pole จะเปลี่ยนตำแหน่งไปเมื่อลูปเกนเปลี่ยนและสามารถวิเคราะห์ได้ด้วยวิธีทางเดินของราก (Root Locus Plot) การวิเคราะห์ระบบ PLL ยังสามารถทำได้ด้วยวิธี Bode Plot เช่นกัน

2.3 ล็อกเรนจ์ (Locked Range)

เป็นย่านความถี่ซึ่งลูปสามารถ Tracking ตามการเปลี่ยนแปลงความถี่ของอินพุต อาจเรียกได้ว่า Tracking Range หรือ Hold In Range กรณีนี้ภาวะเริ่มต้นจะอยู่ในสภาวะล็อก กำหนดจาก DC Loop Gain K_v โดย

$$W_L = K_v = K_d K_o F(0) \quad \text{rad/s} \quad \dots (19)$$

ซึ่งไม่ขึ้นอยู่กับการมีแอกทีฟฟิลเตอร์ อย่างไรก็ตาม $F(0)$ ของแอกทีฟฟิลเตอร์ คือ 1 และของแอกทีฟฟิลเตอร์ คือ A จะเห็นว่าฟิลเตอร์แบบแอกทีฟจะให้ W_L กว้างกว่าและความผิดพลาดเชิงเฟสในสภาวะ Steady State น้อยกว่าโดยความผิดพลาดเชิงเฟส คือ

$$\theta_e(s) = \frac{S e_1(s)}{S + K_o K_d F(s)} \quad \dots (20)$$

จากทฤษฎี Final Value Theorem

$$\lim_{t \rightarrow \infty} Y(t) = \lim_{S \rightarrow 0} SY(s) \quad \dots (21)$$

$$\lim_{t \rightarrow \infty} e_u(t) = \lim_{S \rightarrow 0} \frac{S^2 e_u(s)}{S + K_o K_d F(s)} \quad \dots (22)$$

ถ้าพิจารณาสถานะ Steady State ของระบบเมื่อการเปลี่ยนแปลงอินพุตเป็น ชนิดขั้น (Step) ทำให้ e_u เปลี่ยนไปด้วยขนาด Δe ลาปลาซทรานฟอร์มส์ของอินพุตจะเป็น $e_u(s) = \Delta e / S$ แทนค่าในสมการ(22) จะได้ว่า

$$\lim_{t \rightarrow \infty} e_u(t) = \lim_{S \rightarrow 0} \frac{S \Delta e}{S + K_o K_d F(s)} = 0 \quad \dots (23)$$

กำหนดให้ $F(0) > 0$ กรณีนี้จะพบว่าในทางทฤษฎีแล้วระบบอันดับ 2 Type II จะไม่ผิดพลาดในสภาวะ Steady State Error เนื่องจากเฟสอินพุตเปลี่ยนไปในลักษณะ Step

ถ้าพิจารณาความผิดพลาดในสภาวะ Steady State เนื่องจากการเปลี่ยนแปลงความถี่อินพุต ด้วยขนาด ΔW เฟสของสัญญาณอินพุตจะเปลี่ยนแปลงไปเป็นแบบ Ramp $e_u(t) = \Delta W t$, $e_u(s) = \Delta W / S^2$ แทนค่า e_u ในสมการ(22) จะได้ว่า

$$e_u = \lim_{t \rightarrow \infty} e_u(t) = \lim_{S \rightarrow 0} \frac{\Delta W}{S + K_o K_d F(s)} = \frac{\Delta W}{K_o K_d F(0)} \quad \dots (24)$$

โดย $K_o K_d F(0)$ เรียกว่าเป็นค่าคงที่ความเร็ว (Velocity Contance) หรือ DC Loop Gain (K_v)

จากสมการ(24)จะพบว่าที่ ΔW ขนาดเดียวกันแอกทีฟฟิลเตอร์จะให้ขนาดของความผิดพลาดเชิงเฟสในสภาวะ Steady State น้อยกว่าแบบพาสซีฟด้วยค่าของ A เท่า ดังนั้นตัว PD จะมีการสั่นเปลื้องกำลังน้อยกว่า ถ้า $F(s)$ เป็นแบบแอกทีฟ

2.4 แคปเจอร์เรนจ์ (Capture Range)

หรืออาจเรียกว่า Locked In Range ที่กล่าวมาเป็นสถานะของระบบเมื่ออยู่ในสภาวะล็อก ส่วน Capture Range เป็นสถานะของระบบก่อนที่จะล็อกซึ่ง หมายถึง ความถี่อินพุตที่อยู่ใกล้ความถี่ VCO ขนาดใดลงไปจะสามารถล็อกได้ Capture Range (ω_c) จะเกี่ยวข้องกับพารามิเตอร์ของฟิลเตอร์ด้วยโดยสำหรับ ลีค-แฉ็ก ฟิลเตอร์จะประมาณ

$$\omega_c \approx \omega_L \left(\frac{R_2}{R_1 + R_2} \right) \text{ rad/s} \dots (25)$$

และแอกทีฟฟิลเตอร์

$$\omega_c = \omega_L (R_2/R_1) \dots (26)$$

2.5 เฟสดีเทคเตอร์ (Phase Detector)

เฟสดีเทคเตอร์เป็นวงจรซึ่งให้เอาต์พุตเป็นแรงดัน (อนาล็อก) หรือความกว้างของพัลส์ (ดิจิตอล) ซึ่งเป็นอัตราที่แปรผันตามความต่างเฟสของสัญญาณอินพุตทั้งสอง เฟสดีเทคเตอร์เป็นส่วนประกอบสำคัญของระบบ PLL วงจรซึ่งสามารถทำหน้าที่เฟสดีเทคเตอร์ได้คือ

2.5.1 มิกเซอร์ (Mixers)

มิกเซอร์ หรือ มัลติพลายเออร์ (Multipliers) ใช้เป็น PD ในวงจรรอนาล็อก เฟสล็อกคู่ป้อนให้อินพุตของวงจรเป็น $e_1 = A_1 \sin \omega_c(t)$ มาเปรียบเทียบกับเฟสของสัญญาณอ้างอิง $e_2 = A_2 \sin(\omega_c(t) + \phi)$ เมื่อ ϕ เป็นความต่างเฟสของสัญญาณทั้งสองเอาต์พุตของมิกเซอร์ e_o คือ

$$e_o = e_1 e_2 = \frac{A_1 A_2 K \cos \phi}{2} - \frac{A_1 A_2 K \cos(2\omega_c(t) + \phi)}{2} \dots (27)$$

เมื่อ K เป็นเกนของมิกเซอร์ เทอมที่ 2 ของสมการที่ (1) จะถูกฟิลเตอร์ออกไปดังนั้น


$$e_o = \frac{A_1 A_2 K \cos \phi}{2} \dots (28)$$

จากสมการ (28) เอาต์พุตของมิกเซอร์จะเป็นศูนย์ เมื่อ $\phi = \pi/2$ ซึ่งหมายความว่า ถ้า e_1 และ e_2 ต่างเฟสกัน 90 องศา วงจรมิกเซอร์จะให้เอาต์พุตเป็นศูนย์ และ จะให้


เอาที่พิกัดสูงสุดเมื่อ ϕ_1 และ ϕ_2 มีเฟส 0 และ 180 องศา จะเห็นว่านอกจาก ϕ แล้ว
เอาที่พิกัดจะแปลตามขนาดของสัญญาณของสัญญาณอินพุตด้วยวงจรที่ทำหน้าที่นี้ได้นัก Balance
Mixers

2.5.2 แรมป์ดึงดีเทคเตอร์ (Sampling Detector)

เราสามารถแยกความต่างเฟสของสัญญาณสองสัญญาณได้โดยกำหนดสัญญาณอ้างอิง ϕ_1
เป็นสัญญาณพัลส์ซึ่งมีความยาวคาบที่ไปทำการ Sampling สัญญาณอินพุต ϕ_2 ด้วยช่วงเวลา
สั้นๆ (P) ดังรูป



รูปที่ 2.6 แสดงชบวนพัลส์เพื่อใช้ในการ Sampling



รูปที่ 2.7 แสดงวงจร Pulse Modulator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอาท์พุทของวงจรในรูปที่ 2.7 จะเป็น

$$e_o(t) = e_i(t)e_r(t) \quad \dots (29)$$

โดยที่

$$e_r(t) = \sum_{n=-\infty}^{\infty} C_n e^{jn\omega_0 t} \quad \dots (30)$$

เมื่อ

$$C_n = \frac{1}{T} \int_0^P A_n e^{-jn\omega_0 t} dt \quad \dots (31)$$

$$= \frac{4A_r \sin n\omega_0 P}{T} e^{-jn\omega_0 P/2} ; n \neq 0$$

$$= \frac{A_r P}{T} ; n=0$$

ดังนั้น

$$e_r(t) = \frac{A_r P}{T} + \sum_{n=1}^{\infty} \frac{4A_r}{T} \frac{\sin n\omega_0 P}{n\omega_0} \cos n\omega_0 (t-P/2) \quad \dots (32)$$

ถ้าสัญญาณอินพุทเป็น Sinewave

$$e_i(t) = A_i \sin(\omega_1 t + \phi)$$

โดยแทนค่า $e_r(t)$ และ $e_i(t)$ ในสมการ(29)

$$e_o(t) = \frac{A_i A_r}{T} [P \sin(\omega_1 t + \phi) + 2 \sum_{n=1}^{\infty} \frac{\sin n\omega_0 P}{n\omega_0} [\sin((n\omega_0 + \omega_1)t + \phi - n\omega_0 P) + \sin(\omega_1 t + \phi + n\omega_0 P)]] \quad \dots (33)$$

เมื่อ $\omega_1 = \omega_0$ จะได้เทอมเป็น DC คือ


$$e_o(t)_{DC} = \frac{A_i A_r}{T} \frac{\sin \omega_0 P/2}{\omega_0} \sin(\phi - \omega_0 P) \quad \dots (34)$$

จะเห็นว่า การต่างเฟส $\Delta\phi$ คำน้อยๆ แล้วเอาท์พุทจะเป็นอัตราส่วนโดยตรงกับ $\Delta\phi$ และต่างจากวงจรแอมพลิฟายเออร์ คือ เอาท์พุทจะเป็นศูนย์เมื่อ $\Delta\phi = \omega_0 P/2$ นั่นคือเมื่อเฟส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของอินพุตทั้งสองตรงกันเอาท์พุทจะจริงจะเป็นศูนย์ และคุณสมบัติที่เหมือนกับวงจรแบบมิกเซอร์คือ เอาท์พุทจะขึ้นอยู่กัขนาดของอินพุตเช่นกัน อย่างไรก็ตามเมื่อ $\omega_i = \omega_o$ เอาท์พุทของมิกเซอร์จะประกอบด้วยเทอมที่เป็น DC และ ฮาร์โมนิคทุกตัวของ $\omega_o(t)$

เฟสดีเทคเตอร์ของอเนาลอก PLL จะเป็นวงจรคูณแบบกิลเบิร์ต (Gilbert Multiplier) ดังรูป



รูปที่ 2.8 วงจรเฟสดีเทคเตอร์แบบกิลเบิร์ต และรูปสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอาท์พุทของวงจรประกอบด้วยส่วนที่เป็น DC และ ฮาร์โมนิค ที่ 2 ของอินพุทส่วนประกอบ DC จะแปรผันตรงกับความต่างเฟส (ϕ) โดย

$$V_{av} = \frac{1}{2\pi} \int_0^{2\pi} V_o(t) d(\omega_o t) \quad \dots (35)$$


$$= \frac{-1}{\pi} (A_1 - A_2)$$

เมื่อ A1 และ A2 คือที่แก้ในรูป ดั่งนั้น

$$V_{av} = \frac{-[I_{ee}R_c(\pi - \phi) - I_{ee}R_c\phi]}{\pi} \quad \dots (36)$$

$$= \frac{I_{ee}R_c(2\phi - 1)}{\pi}$$

ความสัมพันธ์ระหว่าง ϕ และ V_o ดังแสดงในรูป 2.9



รูปที่ 2.9 ความสัมพันธ์ระหว่าง ϕ และ V_o

กรณีอินพุทมีขนาดเล็กเมื่อเปรียบเทียบกับ Thermal Voltage (V_T) วงจรจะมีลักษณะการทำงานแบบ Balance Modulator ขนาดของ DC เอาท์พุทในกรณีที่อินพุทมีขนาดเล็กจะขึ้นอยู่กับแรงดันอินพุท (V_{in}) เอาท์พุทจะเป็นคลื่นรูป Sine คู่กับ คลื่นรูปเหลี่ยม เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยญาติให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ดังรูป 2.10 โดยแรงดันเฉลี่ยของเอาต์พุตจะเป็น

$$V_{avg} = \frac{1}{\pi} R_c V_i [f(\sin \omega t) d(\omega t) - f(\sin \omega t) d(\omega t)] \dots (37)$$

$$= \frac{-2g_m R_c V_i \cos \phi}{\pi}$$

โดยที่ V_i คือ แรงดันอินพุต V_{in2}

g_m คือ Transconductance ของ ทรานซิสเตอร์



รูปที่ 2.10 แสดงรูปคลื่น Sine คู่กับ คลื่นรูปเหลี่ยม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เฟสดีเทคเตอร์ทั้งสองแบบเป็นชนิดอนาลอก โดยที่ขนาดของสัญญาณมีการเปลี่ยนแปลงแบบไม่จำกัด สำหรับวงจรที่มีขนาดสัญญาณจำกัดจะเป็นวงจร Digital Phase Detectors


2.5.3 ดิจิตอลเฟสดีเทคเตอร์ (Digital Phase Detectors)

I. Exclusive OR Phase Detectors

Exclusive OR สามารถใช้เป็น Phase Detectors ได้ จะให้เอาต์พุตเป็น "1" เมื่ออินพุตทั้งสองมีระดับลอจิกต่างกัน ถ้าอินพุตทั้งสองเหมือนกันเอาต์พุตจะเป็น "0" แรงดันเฉลี่ยของเอาต์พุตคำนวณได้จาก


$$V_o = V_p D \quad \dots (38)$$

เมื่อ V_p คือ ระดับแรงดันลอจิก "1"
 D คือ Duty Cycle ของเอาต์พุต



รูปที่ 2.11 แสดง Exclusive OR Phase Detector

เมื่อนำแรงดันเอาต์พุตมาเขียนกราฟสัมพันธ์กับ ϕ จะเป็น



รูปที่ 2.12 แสดงคุณสมบัติคลื่นพุตต่อเอาต์พุตของเฟสดีเทคเตอร์




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 2.12 Exclusive OR สามารถใช้เป็นเฟสดีเทคเตอร์ได้ในช่วงความต่างเฟสระหว่าง 0 ถึง π โดยอินพุตจำเป็นต้องมี Duty Cycle 50% และเอาต์พุตที่ได้จะมีความถี่เป็นสองเท่าของความถี่อินพุต และมี Conversion Gain เท่ากับ V_{DD}/π

II. Flip-Flop Detector


วงจรดังรูป 2.13 แร่งดันเฉลี่ยที่ขา Q จะเป็นสัดส่วนกับความต่างเฟสของสัญญาณที่ R และ S วงจรใช้วิธีการทริกที่ขอบขาขึ้นของสัญญาณอินพุตในกรณีนี้ไม่จำเป็นต้องมีอินพุตทั้งสองจะต้องมี Duty Cycle 50%

ถ้านำความต่างเฟส $\Delta\phi$ มาเขียนกราฟเทียบกับแรงดันเฉลี่ยเพื่อหาความสัมพันธ์ระหว่างอินพุตจะได้สัญญาณรูปฟันเลื่อย ดังรูป 2.14



รูปที่ 2.13 แสดงเฟสดีเทคเตอร์ที่นิคทริกด้วยขอบขาขึ้นของพัลส์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.14 แสดงคุณสมบัติอินพุตต่อเอาต์พุตของเฟสดีเทคเตอร์

สำหรับวงจรเฟสดีเทคเตอร์นี้จะมีช่วงเฟสต่างเฟสได้ 0 ถึง 2π (เป็นสองเท่าของ EX-OR) ความถี่ของสัญญาณเอาต์พุตจะเท่ากับอินพุตและมี Conversion Gain เท่ากับ $V_{DD}/2\pi$


III. Phase Frequency Detectors

แม้ว่าเฟสดีเทคเตอร์แบบ EX-OR และแบบ Flip-Flop จะเป็นวงจรที่ง่ายแต่ก็มีข้อจำกัดคือ จำเป็นต้องมีการฟิลเตอร์สัญญาณเอาต์พุตที่ดี เพื่อจะแยกค่าเฉลี่ยของแรงดัน DC ที่ต้องการและเมื่อนำไปใช้ในวงจร PLL จะให้ผลตอบสนองช้าจึงได้มีการพัฒนาเป็น Phase Frequency Detectors



รูปที่ 2.15 แสดง Phase Frequency Detectors ชนิดทริกด้วยขอบขาที่ตรงพัลส์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.16 แสดงรูปคลื่นของวงจร Phase Frequency Detectors

วงจรจะให้เอาต์พุต 3 แบบ คือ

- 1 Double Ended Output
- 2 Tri State Output
- 3 Phase Pulse Output

1 Double Ended Output มีขา ϕR และ ϕV จะให้เอาต์พุตดังนี้

ถ้า $f_v > f_r$ หรือ เฟสของ f_v นำหน้า f_r ขา ϕV จะเป็น "0" นานเท่ากับเวลาที่นำหน้าอยู่ และ ϕR จะเป็น "1" ตลอดเมื่อต่อร่วมกับวงจร Charge Pump จะเป็นตัว Pump Down

ถ้า $f_r > f_v$ หรือ เฟสของ f_r นำหน้า f_v ขา ϕR จะเป็น "0" นานเท่ากับเวลาที่นำหน้าอยู่ และ ϕV จะเป็น "1" ตลอดเมื่อต่อร่วมกับวงจร Charge Pump จะเป็นตัว Pump Up

ถ้าความถี่ $f_r = f_v$ และมีเฟสเดียวกัน ϕR และ ϕV จะเป็น "1" ตลอดยกเว้นในช่วงเวลาสั้นๆ ที่เฟสทั้งสองเข้าใกล้กันซึ่งจะเห็นเป็นพัลส์แหลมๆ (Spike) ดังรูป 2.16 จะไม่สามารถผ่านวงจร LPF ไปได้

2 Tri State Output ขา PD จะให้เอาต์พุตดังนี้

ถ้า $f_v > f_r$ หรือ เฟส f_v นำหน้า f_r จะให้พัลส์เป็นลบ (Q2 นำกระแส)


ถ้า $f_v < f_r$ หรือ เฟส f_v ล้าหลัง f_r จะให้พัลส์เป็นบวก (Q1 นำกระแส)

ถ้า $f_v = f_r$ และ มีเฟสเดียวกัน Output จะมีสถานะเป็น High Impedance

(Q1 และ Q2 ไม่นำกระแส)

3 Phase Pulse Output ให้ลอจิก"0" ทุกๆ ครั้งที่เกิดความต่างเฟสของ fv และ fr นอกจากนั้นจะเป็น"1" ซึ่งสามารถใช้แสดงสถานะการล็อกได้

วงจรในรูป 2.13 จะรวมอยู่ในรูปของ IC ตัวเดียวเช่นเบอร์ 4046,14568 จะมีเฉพาะขา PD และ PCP ส่วนเบอร์ 145157-1 และ 145158-1 จะมีทุกขาที่กล่าวมา IC ชนิดที่ TTL ทำงานที่ขอบขาลงของพัลส์ เช่น เบอร์ MC4044 ทำงานได้ถึง 80 MHz ใช้ในระบบ PLL ที่ต้องการตอบสนองในย่านกว้างเช่นวงจร Frequency Synthesizer รูปที่ 2.17 แสดงความสัมพันธ์ระหว่างความต่างเฟสและแรงดันเอาต์พุต วงจรมี Conversion Gain เท่ากับ $VDD/4\pi$ สำหรับขา PD และ $VDD/2\pi$ สำหรับขา $\phi R, \phi V$



รูปที่ 2.17 แสดงคุณสมบัติอินพุตต่อเอาต์พุตของเฟสดีเทคเตอร์

2.6 การสังเคราะห์ความถี่โดย PLL

โครงสร้างของระบบ PLL ในรูปที่ 2.1 จะเห็นว่าความถี่ที่ได้จาก VCO มีความถี่เดียว คือ ความถี่อินพุตของลูป เราสามารถเปลี่ยนความถี่ของ VCO ในลูปได้โดยเพิ่มหรือลดความถี่อินพุตซึ่งจะทำให้ VCO ติดตามความถี่ใหม่ของอินพุตไป เมื่อวงจรอยู่ในสภาวะ Steady State ความถี่ของ VCO ก็จะทำกับความถี่ใหม่ของอินพุตอีกครั้ง ซึ่งไม่ได้ให้ความหมายของการสังเคราะห์ความถี่แต่อย่างใด การสังเคราะห์ความถี่ในการสื่อสาร


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต้องการความถี่ที่มีเสถียรภาพสูงทั้งระยะสั้น และ ระยะยาว ความถี่ที่ต้องการเปลี่ยนไปในลักษณะเป็นขั้นโดยมีลักษณะเป็นการทดแทนคริสตอลในวงจรออสซิลเลเตอร์ ที่ต้องเปลี่ยนตัวใหม่เมื่อต้องเปลี่ยนความถี่

การสังเคราะห์ความถี่ด้วย PLL ทำได้โดยให้ความถี่อินพุทเป็นความถี่อ้างอิงซึ่งสร้างจากคริสตอล หรืออุปกรณ์สร้างความถี่มาตรฐานควบคุมด้วย Atomic เช่น Cesium หรือ Rubidium จากนั้นสร้างความถี่ VCO ให้ทำงานที่ความถี่ที่คูณด้วยเลขจำนวนเต็มใดๆ ของความถี่อ้างอิงที่อินพุท โดย

$$f_{vco} = N f_r \quad \dots (39)$$

จากนั้นทำการหาร N ก่อนที่จะป้อนเข้า PD กรณีที่ความถี่ของ VCO ก็จะเปลี่ยนไปตามจำนวนของตัวหารนั้น



รูปที่ 2.18 แสดงการสังเคราะห์ความถี่ด้วย PLL

พิจารณาจากรูปจะเห็นว่า ตัวหารความถี่ถูกเพิ่มขึ้นมาในส่วนของการป้อนกลับในรูปและความถี่เอาต์พุทของตัวหารความถี่ fv จากนำไปเปรียบเทียบกับ fr ซึ่งเป็นความถี่อ้างอิงมาตรฐานจาก สมการจะเขียนใหม่โดยเพิ่ม K_N ซึ่งเป็นตัวหารความถี่เข้าไป

$$B(s) = \frac{K_o K_d F(s)}{s + K_o K_d F(s) / K_N} = \frac{K_o K_d F(s) / S}{1 + K_o K_d F(s) / K_N S} \quad \dots (40)$$

ซึ่งฟอร์เวอร์คเกนของระบบ คือ

$$G(s) = K_o K_d F(s) / S \quad \dots (41)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และเกนลูปเปิด คือ

$$G(s)H(s) = K_o K_d F(s) / K_n S \quad \dots (42)$$

จากสมการ(40) เราสามารถนำไปประยุกต์เป็นวงจรสังเคราะห์ความถี่ โดยนำพารามิเตอร์ต่างๆในสมการเปลี่ยนให้เป็นวงจรจริงแล้วนำมาต่อกับระบบ PD ที่ใช้กับวงจรสังเคราะห์ความถี่จะเป็นชนิดดิจิทัล PD แบบเชิงเส้นไม่เหมาะที่จะใช้งานเนื่องจาก

- 1 ลูปอาจไปล็อกกับความถี่ฮาร์โมนิคของความถี่ที่ต้องการ
- 2 คุณสมบัติ PD แบบเชิงเส้นจะเป็น Cosine Function ช่วงใช้งานจึงจำกัดในช่วง $\pm \pi/4$ rad

3 ลูปเกนจะขึ้นอยู่กับขนาดและ Duty Cycle ของสัญญาณอินพุต


4 สภาวะล็อกของลูป f_r และ f_v จะต้องมีเฟสต่างกันคงที่ 90 องศา

จากสมการ(13) เมื่อเพิ่ม K_n เข้าไปในลูป พารามิเตอร์ที่เปลี่ยนไป คือ P_n ซึ่ง N คือ ตัวหารใน Feed Back Loop ส่วน Damping Factor ยังเหมือนเดิม
ข้อพิจารณาในการออกแบบลูปฟิลเตอร์

1 เนื่องจากตัวฟิลเตอร์ที่ใช้ Op Amp (Integrator) มีฟังก์ชันเป็น Inverting ดังนั้นจำเป็นต้องกลับเฟสเสียก่อน เพื่อให้ V_c จากฟิลเตอร์สามารถควบคุม VCO ได้ถูกต้องทิศทางกับความผิดพลาดที่เกิดขึ้นซึ่งทำได้ง่ายที่สุด คือ โดยการสลับอินพุต f_r และ f_v ที่ PD

2 สำหรับ PD เป็น IC CMOS หรือ Non-Inverting ของ Op Amp ต้องไปอัสที่ $V_{DD}/2$ ส่วน PD ที่เป็น TTL ต้องดูคุณสมบัติเฉพาะเบอร์

3 กรณี PD ที่มีเอาท์พุทเป็น Double Ended ใช้วงจรฟิลเตอร์ดังรูป



รูปที่ 2.19 แสดงฟิลเตอร์สำหรับ PD (Double Ended)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่ง PD ที่นี้จะมี $K_u = VDD/2\pi$ ส่วน W_n และ Damping Factor ของลูปเหมือนกับแบบ Single Ended

4 วงจรแยกที่ฟิลเตอร์อาจเกิดการอ้อมตัว ถ้าลูปเกิดการผิดพลาดเชิงเฟสที่ PD มีขนาดใหญ่พร้อมๆ กับ Transient Overshoot ขึ้นในลูปกรณีเฉพาะลูปที่ใช้ PD แบบดิจิทัลเนื่องจากเอาท์พุทของ PD เปลี่ยนเป็น "0" หรือ "1" ทันทีทันใด นอกจากนั้นความถี่อิมแพกของฟิลเตอร์มักจะมาก ดังนั้นถ้าอัตราส่วนของ R_2/R_1 มากกว่า 10 เท่า ความถี่นี้จะถูกขยายด้วยอัตราส่วนของ R_2/R_1 ถ้าสามารถทำได้ควรให้อัตราส่วนนี้น้อยที่สุด


วิธีการแก้ไขการอ้อมตัวของ Op Amp ทำได้โดยเพิ่มวงจร LPF ก่อนวงจร Integrator ดังรูป 2.20 และ 2.21

สำหรับ $R_u \ll R_1/2$; $W_c = 4/R_1 C_c$; R_u คือ O/P Impedance ของ PD
นอกจากนั้น $W_c = 4(R_1 + R_u)/(R_1 + 2R_u) R_1 C_c$



รูปที่ 2.20 แสดงวิธีแก้ Transient ด้วย $R_1 C_c$

$W_c = 1/R_2 C_c$




รูปที่ 2.21 แสดงวิธีแก้ Transient ด้วย $R_2 C_c$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 2.20 ค่าวน P_u ได้จาก $4/R_1C_c$ ได้เลขถ้า PD เป็น Digital จากมีความต้านทานเอาต์พุตค่า ความถี่คัทออฟของวงจรที่เพิ่มขึ้น ถ้าเป็นไปได้อาจจะมากกว่า P_u อยู่ 5-10 เท่าเนื่องจาก Pole ที่เกิดจากวงจรที่เพิ่มขึ้น ถ้าอยู่ใกล้ P_u จะทำให้ลูปเกิด Overshoot มากขึ้นและผลพลอยได้ของฟิลเตอร์ที่เพิ่มขึ้นจะทำให้ P_u (ความถี่อ้างอิง) ถูกลดทอนลงด้วยแรงดันที่ไปควบคุม VCO ควรเป็นแรงดัน DC อย่างเดียว ส่วนประกอบของแรงดันที่ไม่ใช่ DC จะทำให้เอาต์พุตของ VCO มีการมอดูเลตด้วยแรงดันที่ไม่ใช่ DC ใดๆในแรงดันที่มาควบคุม VCO ส่วนประกอบที่ไม่ใช่ DC ส่วนใหญ่จะมาจาก P_u และ Noise ต่างๆในวงจร แอคทีฟฟิลเตอร์จะเพิ่ม Noise ลงไปในแรงดัน DC นี้ด้วยดังนั้นวงจรขยายที่ใช้ Op Amp เป็นตัวฟิลเตอร์ควรมีคุณสมบัติที่มีสัญญาณรบกวนต่ำและกระแสไบอัสอินพุตควรร้อยที่สุด เนื่องจากถ้าวงจรคิงกระแสจำนวนหนึ่งจาก PD ทำให้เกิดการผิดพลาดเชิงเฟส เมื่อวงจรอยู่ในสภาวะ Steady State มีค่ามากกว่า 0 มากถ้าใช้ฟิลเตอร์แบบพาสซีฟจะทำให้เกิดความผิดพลาดในสภาวะ Steady State มากกว่าแอคทีฟฟิลเตอร์ เพราะพาสซีฟฟิลเตอร์จะคิงกระแสมากกว่าแอคทีฟฟิลเตอร์ อย่างไรก็ตามพาสซีฟฟิลเตอร์จะไม่เพิ่ม Noise เข้าไปในวงจรเหมือนแอคทีฟฟิลเตอร์ และ R_1 ของวงจรพาสซีฟสามารถแบ่งเป็น $R_1/2$ แล้วใช้ C_c เพิ่มขึ้นได้เช่นเดียวกับวงจรในรูป 2.20 และใช้วิธีคำนวณ P_u เช่นเดียวกัน

5 แรงดันที่ไปควบคุม VCO ควรมีส่วนประกอบที่ไม่ใช่ DC น้อยที่สุดเพราะจะทำให้ความถี่เอาต์พุตของ VCO เกิดเอาต์พุตที่ไม่ต้องการ ดังนั้น P_u ควรถูกกำจัดไปให้มากที่สุด




รูปที่ 2.22 แสดงรูปคลื่นเอาต์พุตของ PD และ Integrator

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยญาติให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป รูปคลื่นจะทำให้เกิด Side Band ที่สัมพันธ์กับ Carrier ของ VCO โดยประมาณได้จาก

$$\frac{\text{Side Band}}{(f_o) \text{Carrier}} \cong \frac{V_o K_o}{2W_r} \dots (43)$$


เมื่อ V_o คือ ค่าแรงดัน Peak Value ของ f_r ที่อินพุทของ VCO จะเห็นว่า K_o ของ VCO และ f_r ต่างมีผลต่อ Side Band ที่เกิดขึ้นกับความถี่ของ VCO นอกจากนี้ Side Band ยังสัมพันธ์กับ Leakage Current ของ C ใน Integrator และกระแสไบอัสอินพุทของ Op Amp



รูปที่ 2.23 แสดงกระแสรั่วไหลและกระแสไบอัสอินพุท

$$\frac{\text{Side Band}}{f_o} \cong \frac{R_2 (I_b + I_L) K_o}{W_r} \dots (44)$$


ในกรณีที่จำเป็นสามารถเพิ่มวงจรฟิลเตอร์เข้าไประหว่าง Integrator และ VCO เพื่อลดขนาดของ V_o ในรูปที่ 2.22 เพื่อให้ Side Band ที่เกิดขึ้นน้อยที่สุด ฟิลเตอร์ใช้ได้ทั้งแอกทีฟและพาสซีฟถ้าต้องการลดทอนมากก็ใช้แอกทีฟฟิลเตอร์ เนื่องจากการใช้พาสซีฟมากกว่าหนึ่งชุดจะทำให้เกิดการเลื่อนเฟสมากกว่าการลดทอนสัญญาณ ซึ่งเฟสที่เลื่อนไปจะต้องนำไปหักจาก Phase Margin ของระบบซึ่งจะทำให้ระบบไม่มีเสถียรภาพ ดังนั้นใช้แอกทีฟฟิลเตอร์จะดีกว่า



รูปที่ 2.24 แสดงวงจร LPF อันดับ 2 โดยใช้ Op Amp

$$Q = \frac{C}{4C} = 0.5$$

$$W_c = 0.636/RC$$




รูปที่ 2.25 แสดงวงจร LPF อันดับ 2 โดยใช้ Transistor

$$1K < R < 100K$$

ถ้า $O/P \gg V_{cc} - 1V$ วงจรจะไวต่อสัญญาณรบกวนจาก VCC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$W_c = 1/RC$$



รูปที่ 2.26 แสดงวงจร LPF แบบ พาสซีฟฟิลเตอร์

ความสามารถในการลด Side Band โดยประมาณของวงจร คือ

$$dB \cong 40 \log (W_c / W_r) \dots (45)$$

สำหรับพาสซีฟฟิลเตอร์ คือ

$$dB \cong 20 \log (W_c / W_r) \dots (46)$$

6 การเพิ่มฟิลเตอร์เข้าไปในรูปของข้อ 4 และ 5 จะทำให้ผลการทำงานของรูปต่างไปจาก ระบบ Order2 Type II ทั้งนี้กำลังในส่วนของ B(s) จะเพิ่มขึ้นตามโพลของฟิลเตอร์ที่เพิ่มขึ้นการวิเคราะห์การทำงานของระบบจึงทำได้ยาก จึงต้องใช้โปรแกรมคอมพิวเตอร์ช่วย เช่น โปรแกรม PLL Design Kit ของ Communication Consultting Corporation


บทที่ 3

หลักการเครื่องส่งคลื่นแม่เหล็กไฟฟ้า

3.1 การมอดูเลตทางความถี่

รูปคลื่นของสัญญาณ FM เกิดจากสัญญาณมอดูเลต ดังรูป(ก) เช่น สัญญาณเสียงที่
เป็นข่าวสารเข้าไปมอดูเลตลงบนสัญญาณพาหะดังรูป(ข) สัญญาณพาหะหลังจากมอดูเลตแล้ว
ในรูป(ค) เป็นสัญญาณ FM จะเห็นว่าที่เวลา t_0 สัญญาณ FM อยู่ที่ความถี่กลาง
เมื่อสัญญาณที่เข้ามามอดูเลตมีค่าทางบวกสูงสุด ความถี่ของพาหะจะเพิ่มขึ้นสูงสุด นั่นคือ
สัญญาณมอดูเลตถึงจุดยอดสุด (สัญญาณมอดูเลตมีขนาดสูงสุดนั่นเอง) ที่เวลา t_1

ที่เวลา t_2 สัญญาณมอดูเลตลดลงเป็นศูนย์ ความถี่ของพาหะก็จะลดลงมาที่
ความถี่กลางดังเดิมหลังจากเวลาสัญญาณมอดูเลตมีค่าต่ำกว่าศูนย์กลายเป็นลบ พาหะจะมี
ความถี่ลดลงต่ำกว่าความถี่กลาง และเมื่อเวลาสัญญาณมอดูเลตกลับเป็นศูนย์อีกครั้งหนึ่ง
ความถี่ของพาหะก็จะกลับมาถึงความถี่ของพาหะก็คือ ความถี่กลางดังเดิม ในช่วงเวลา
 t_4 ถึง t_5 ก็จะซ้ำแบบเดิมเรื่อย ๆ ไป สรุปแล้วความถี่ของพาหะจะเปลี่ยนแปลงไปตาม
แอมพลิจูดของสัญญาณมอดูเลต และพาหะยังคงอยู่ที่ความถี่กลาง เมื่อสัญญาณของสัญญาณ
มอดูเลตเป็นศูนย์



รูปที่ 3.1 แสดงการมอดูเลตทางความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ช่วงความถี่ที่พาหะเบี่ยงเบนไปจากความถี่กลาง เรียกว่า ความถี่เบี่ยงเบน (frequency deviation) หรือ ดีวีเอชเอ็น ตัวอย่างเช่น พาหะมีความถี่ 100 เมกะเฮิรตซ์ลดลงต่ำสุดเป็น 99.9 เมกะเฮิรตซ์และเพิ่มขึ้นสูงสุดเป็น 100.1 เมกะเฮิรตซ์ สลับไปมาเช่นนี้ หมายความว่าช่วงความถี่เบี่ยงเบนเท่ากับ 0.1 เมกะเฮิรตซ์ หรือ 100 กิโลเฮิรตซ์ อัตราการเปลี่ยนแปลงความถี่ของ สัญญาณ FM ขึ้นอยู่กับความถี่ของสัญญาณที่เข้ามา มอดูเลต เช่น ถ้าสัญญาณที่เข้ามามอดูเลตเป็นโทน (สัญญาณเสียง) ความถี่ 1000 เฮิรตซ์อัตราการเบี่ยงเบนความถี่ของสัญญาณ FM จะเท่ากับ 1000 ครั้งต่อวินาทีถ้าสัญญาณที่เข้ามามอดูเลตเพิ่มความถี่เป็น 10 กิโลเฮิรตซ์โดยคงค่าแอมพลิจูดเท่าเดิม ช่วงความถี่เบี่ยงเบนก็ยังเท่าเดิม คือเท่ากับ 100 กิโลเฮิรตซ์ แต่อัตราการเบี่ยงเบนจะเพิ่มเป็น 10000 ครั้งต่อวินาที นั่นคือ ความถี่ของสัญญาณที่เข้ามามอดูเลตเป็นตัวกำหนดการเบี่ยงเบนความถี่

สำหรับแอมพลิจูดของสัญญาณมอดูเลตจะเป็นตัวกำหนดช่วงความถี่เบี่ยงเบน ตัวอย่างเช่น สัญญาณโทนที่มีแอมพลิจูดสูงจะทำให้ความถี่เบี่ยงเบนไป ± 100 กิโลเฮิรตซ์ สัญญาณโทนที่มีแอมพลิจูดน้อยลงจะทำให้ความถี่เบี่ยงเบนไป ± 50 กิโลเฮิรตซ์

- กล่าวโดยสรุป สัญญาณ FM มีคุณสมบัติที่สำคัญดังนี้
1. มีแอมพลิจูดคงที่ตลอด แต่ความถี่เปลี่ยนแปลงตามสัญญาณที่เข้ามามอดูเลต
 2. อัตราการเบี่ยงเบนความถี่ของสัญญาณพาหะ เท่ากับความถี่ของสัญญาณที่เข้ามามอดูเลต
 3. ช่วงความถี่เบี่ยงเบน (หรือดีวีเอชเอ็น) เป็นสัดส่วนกับแอมพลิจูดของสัญญาณที่เข้ามามอดูเลต

3.2 ดัชนีการมอดูเลต

ในระบบ AM ปริมาณการมอดูเลต เรานิยามวัดเป็นเปอร์เซ็นต์การมอดูเลต ซึ่งคืบได้จากการเปลี่ยนแปลงของแอมพลิจูดหรือกรอบคลื่น AM ทั้งด้านต่ำสุดและสูงสุดแต่ในระบบ FM เราวัดเปอร์เซ็นต์การมอดูเลตโดยคืบจากการเปลี่ยนแปลงความถี่ ซึ่งเรานิยมเรียกชื่อเสียใหม่ว่า ดัชนีการมอดูเลต ลองพิจารณาความเหมาะสมของดัชนีการมอดูเลตต่อไปนี้

$$m = f_d / f_m \quad (\text{ของระบบ FM})$$

ในที่นี้ f_d คือ ช่วงความถี่เบี่ยงเบน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

f_m คือ ความถี่ของสัญญาณที่เข้ามอดูเลต

ค่าตัวเลขของดัชนีการมอดูเลตจะมีค่าสูง (แตกต่างจากเปอร์เซ็นต์การมอดูเลตซึ่งเมื่อคิดเป็นอัตราส่วนจะได้อยู่ระหว่าง 0 ถึง 1) ตัวอย่างเช่น ในระบบวิทยุกระจายเสียง FM เรากำหนดให้ความถี่เบี่ยงเบนของระบบสูงสุดไว้เท่ากับ 75 กิโลเฮิร์ตซ์ สมมติว่าเราใช้สัญญาณเสียง 1 กิโลเฮิร์ตซ์มอดูเลตให้เกิดความถี่เบี่ยงเบนเต็มที่ ค่าดัชนีการมอดูเลตจะเป็น

$$\mu = 75 \text{ KHz} / 1 \text{ KHz} = 75$$

สังเกตว่า ค่าดัชนีการมอดูเลตในระบบ FM ขึ้นอยู่กับความถี่ของสัญญาณเสียงที่เข้ามอดูเลตในทางปฏิบัติเรานิยามวัดเป็นอัตราส่วนการเบี่ยงเบน (deviation ratio) ซึ่งเป็นอัตราส่วนระหว่างความถี่เบี่ยงเบน (ของระบบ) สูงสุด ($f_d \text{ max}$) ต่อความถี่สูงสุดของสัญญาณที่เข้ามอดูเลต ($f_m \text{ max}$) ในระบบกระจายเสียง FM ค่าอัตราการเบี่ยงเบนจะเท่ากับ

$$\begin{aligned} \text{อัตราการเบี่ยงเบน} &= f_d \text{ max} / f_m \text{ max} \\ &= 75 \text{ KHz} / 15 \text{ KHz} = 5 \end{aligned}$$

ในระบบ AM เมื่อเพิ่มแอมพลิจูดของสัญญาณที่เข้ามอดูเลตเพื่อให้เปอร์เซ็นต์การมอดูเลตสูงขึ้น การเปลี่ยนแปลงแอมพลิจูด (กรอบคลื่น) ของพาหะจะเปลี่ยนแปลงมากขึ้น แต่ในระบบ FM เมื่อเพิ่มแอมพลิจูดของสัญญาณที่เข้ามอดูเลตสูงขึ้น การเบี่ยงเบนความถี่ของพาหะจะเบี่ยงเบนได้มากขึ้น ในระบบวิทยุกระจายเสียง FM กำหนดให้ความถี่เบี่ยงเบนของระบบเต็มที่ไม่เกิน 75 กิโลเฮิร์ตซ์ ถ้าเรามอดูเลตทำให้ความถี่ของพาหะเบี่ยงเบนไปเท่ากับ 75 กิโลเฮิร์ตซ์ แสดงว่าเรามอดูเลตเต็มที่ 100 เปอร์เซ็นต์ ซึ่งเราเขียนเป็นสมการได้ดังนี้

$$\text{เปอร์เซ็นต์การมอดูเลต} = (f_d / f_d \text{ max}) \times 100$$

ในที่นี้ f_d คือ ความถี่เบี่ยงเบนเนื่องจากสัญญาณเข้ามอดูเลต


$f_d \text{ max}$ คือ ความถี่เบี่ยงเบนสูงสุดของระบบ

3.3 ไซค์แบนด์ FM

ความแตกต่างระหว่างระบบ AM กับ FM ที่เห็นได้ชัดก็คือไซค์แบนด์ ระบบ AM ถ้า

เรามอดูเลตด้วยสัญญาณรูปซายน์จะเกิดไซด์แบนด์จำนวน 2 ตัว คือ USB กับ LSB แต่ในระบบ FM ถ้าเรามอดูเลตด้วยสัญญาณรูปซายน์จะเกิดไซด์แบนด์จำนวนอนันต์ เนื่องจากการเบี่ยงเบนความถี่ของพาหะทำให้เกิดความถี่เพิ่มขึ้นเล็กน้อยมากมาย ความจริงแล้วไซด์แบนด์ที่อยู่ห่างจากความถี่กลางมาก ๆ มักมีแอมพลิจูดเล็กมากจนไม่ต้องคำนึงถึง


ในระบบ AM ไซด์แบนด์อาจเสริมหรือหักล้างจากพาหะที่มีแอมพลิจูดคงที่ ซึ่งมีผลให้กรอบคลื่นของพาหะเปลี่ยนแปลง แต่ในระบบ FM สัญญาณ FM จะรักษาแอมพลิจูดไว้คงที่เสมอ ซึ่งหมายความว่า กำลังของคลื่นพาหะย่อมกระจายไปอยู่ในไซด์แบนด์ความสัมพันธ์ของพาหะกับไซด์แบนด์ในระบบ FM ขึ้นอยู่กับดัชนีการมอดูเลต เนื่องจากดัชนีการมอดูเลตเป็นตัวกำหนดจำนวนของไซด์แบนด์ที่สำคัญ และแอมพลิจูดของพาหะกับไซด์แบนด์ต่าง ๆ จะเห็นว่าเมื่อดัชนีการมอดูเลตเป็นศูนย์ จะมีแต่คลื่นพาหะอย่างเดียว (เท่ากับ 1 หน่วย) คลื่นไซด์แบนด์เป็นศูนย์เมื่อดัชนีการมอดูเลตเพิ่มขึ้นจำนวนไซด์แบนด์จะเพิ่มขึ้น แอมพลิจูดของไซด์แบนด์ก็จะใหญ่ขึ้น แต่แอมพลิจูดของพาหะกลับได้ลดลงจนกระทั่งดัชนีการมอดูเลตเท่ากับ 2.4 คลื่นพาหะจะเป็นศูนย์ตอนนั้นกำลังของคลื่น FM จะไปอยู่ไซด์แบนด์ทั้งสิ้น เมื่อดัชนีการมอดูเลตเพิ่มขึ้นอีก (เป็นค่าลบแสดงว่าเฟสตรงกันข้ามกับตอนแรกเช่น เมื่อดัชนีการมอดูเลตเป็น 3.1 แอมพลิจูดของพาหะจะเท่ากับ -0.3 หน่วย)



รูปที่ 3.2 กราฟแสดงแอมพลิจูดของพาหะและไซด์แบนในระบบ FM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กราฟในรูปที่ 2 เขียนได้เป็นตารางดังในตารางที่ 1 เพื่อให้ดูง่ายขึ้นในที่นี้เราตัด
 ไซค์แบนด์ที่มีแอมพลิจูดน้อยกว่า 1 เปอร์เซ็นต์ของพาหะเดิม (ก่อนมอดูเลต) ออกโดย
 ไม่คำนึงถึง เช่น เมื่อดัชนีการมอดูเลตเท่ากับ 0.5 แอมพลิจูดของพาหะจะเท่ากับ 0.94
 หน่วย ไซค์แบนด์คู่แรกมีแอมพลิจูดเท่ากับ 0.24 หน่วย ไซค์แบนด์คู่ที่สองถัดไปมีแอมพลิจูด
 เท่ากับ 0.03 หน่วย ไซค์แบนด์อื่นนอกจากนี้ไม่มีแอมพลิจูดเหลือจนสามารถตัดทิ้งไปได้เมื่อดัชนี
 การมอดูเลตสูงขึ้น การกระจายคลื่นไซค์แบนด์จะเป็นดังรูปที่ 3



รูปที่ 3.3 แสดงรูปคลื่น FM ในเชิงความถี่

| ดัชนีการมอดูเลต | พาหะ | ไซค์แบนด์คู่ที่ | | | | | | | | | | | | | | | |
|-----------------|-------|-----------------|-------|-------|-------|-------|-------|-------|-------|-------|-------|------|------|------|------|------|------|
| | | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 | 9 | 10 | 11 | 12 | 13 | 14 | 15 | 16 |
| 0.100 | 1.000 | — | — | — | — | — | — | — | — | — | — | — | — | — | — | — | — |
| 0.25 | 0.98 | 0.12 | — | — | — | — | — | — | — | — | — | — | — | — | — | — | — |
| 0.5 | 0.94 | 0.24 | 0.03 | — | — | — | — | — | — | — | — | — | — | — | — | — | — |
| 1.0 | 0.77 | 0.44 | 0.11 | 0.02 | — | — | — | — | — | — | — | — | — | — | — | — | — |
| 1.5 | 0.51 | 0.56 | 0.23 | 0.06 | 0.01 | — | — | — | — | — | — | — | — | — | — | — | — |
| 2.0 | 0.22 | 0.58 | 0.35 | 0.13 | 0.03 | — | — | — | — | — | — | — | — | — | — | — | — |
| 2.5 | -0.05 | 0.50 | 0.45 | 0.22 | 0.07 | 0.02 | — | — | — | — | — | — | — | — | — | — | — |
| 3.0 | -0.26 | 0.34 | 0.49 | 0.31 | 0.13 | 0.04 | 0.01 | — | — | — | — | — | — | — | — | — | — |
| 4.0 | -0.40 | -0.07 | 0.36 | 0.43 | 0.28 | 0.13 | 0.05 | 0.02 | — | — | — | — | — | — | — | — | — |
| 5.0 | -0.18 | -0.33 | 0.05 | 0.36 | 0.39 | 0.26 | 0.13 | 0.05 | 0.02 | — | — | — | — | — | — | — | — |
| 6.0 | 0.15 | 0.28 | -0.24 | 0.11 | 0.36 | 0.36 | 0.25 | 0.13 | 0.06 | 0.02 | — | — | — | — | — | — | — |
| 7.0 | 0.30 | 0.00 | -0.30 | -0.17 | 0.16 | 0.35 | 0.34 | 0.23 | 0.13 | 0.06 | 0.02 | — | — | — | — | — | — |
| 8.0 | 0.17 | 0.23 | -0.11 | -0.29 | -0.10 | 0.19 | 0.34 | 0.32 | 0.22 | 0.13 | 0.06 | 0.03 | — | — | — | — | — |
| 9.0 | -0.09 | 0.24 | 0.14 | -0.18 | -0.27 | -0.06 | 0.20 | 0.33 | 0.30 | 0.21 | 0.12 | 0.06 | 0.03 | 0.01 | — | — | — |
| 10.0 | -0.25 | 0.04 | 0.25 | 0.06 | -0.22 | -0.23 | -0.01 | 0.22 | 0.31 | 0.29 | 0.20 | 0.12 | 0.06 | 0.03 | 0.01 | — | — |
| 12.0 | -0.05 | -0.22 | -0.08 | 0.20 | 0.18 | -0.07 | -0.24 | -0.17 | 0.05 | 0.23 | 0.30 | 0.27 | 0.20 | 0.12 | 0.07 | 0.03 | 0.01 |
| 15.0 | -0.01 | 0.21 | 0.04 | 0.19 | -0.12 | 0.13 | 0.21 | 0.03 | -0.17 | -0.22 | -0.09 | 0.10 | 0.24 | 0.28 | 0.25 | 0.18 | 0.12 |

ตารางที่ 3.1 แสดงการกระจายคลื่นพาหะและไซค์แบนด์ที่ดัชนีการมอดูเลตค่าต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4. แบนด์วิดท์ของสัญญาณ FM

ในระบบ FM จำนวนไซด์แบนด์และแอมพลิจูดของไซด์แบนด์ขึ้นอยู่กับค่าดัชนีการมอดูเลตโดยความถี่ของไซด์แบนด์มีค่าสัมพันธ์กับความถี่ของสัญญาณที่เข้ามอดูเลต กล่าวคือไซด์แบนด์คู่แรกมีความถี่เท่ากับ $f_c + f_m$ ไซด์แบนด์คู่ที่สองมีความถี่เท่ากับ $f_c + 2f_m, \dots$ ฯลฯ

ฉะนั้นแบนด์วิดท์ของคลื่น FM ต้องครอบคลุมจำนวนไซด์แบนด์ที่สำคัญทุกตัว นั่นคือแบนด์วิดท์ขึ้นอยู่กับดัชนีการมอดูเลตและความถี่ของสัญญาณที่เข้ามอดูเลต แต่ดัชนีการมอดูเลตเท่ากับ f_d / f_m ดังนั้นถ้าเราทราบความถี่เป็งเบนและความถี่ของสัญญาณมอดูเลต เราก็สามารถคำนวณหาแบนด์วิดท์ได้

ตัวอย่างเช่น ความถี่ของสัญญาณเสียงที่เข้ามอดูเลตเท่ากับ 3 กิโลเฮิรตซ์ ความถี่เป็งเบนเท่ากับ 18 กิโลเฮิรตซ์ เราคำนวณค่าดัชนีการมอดูเลตได้ดังนี้

$$\begin{aligned} m &= f_d / f_m \\ &= 18 \text{ KHz} / 3\text{KHz} = 6 \end{aligned}$$

นำค่า $m=6$ ไปหาไซด์แบนด์สำคัญที่พิจารณาได้จากตาราง จะเห็นว่าเมื่อดัชนีการมอดูเลตเท่ากับ 6 จำนวนไซด์แบนด์จะมีอยู่ 9 คู่ เราจึงคำนวณหาแบนด์วิดท์ได้ดังนี้

$$\begin{aligned} BW &= f_m \times \text{จำนวนไซด์แบนด์} \times 2 \\ &= 3 \text{ KHz} \times 9 \times 2 \\ &= 54 \text{ KHz} \end{aligned}$$

ความจริงแล้วในทางปฏิบัตินิยมใช้สูตรคำนวณแบนด์วิดท์แบบประมาณจากค่า $f_{d \text{ max}}$ และ $f_{m \text{ max}}$ เลข ไม่ต้องเสียเวลานับจำนวนไซด์แบนด์ ดังนี้

$$\begin{aligned} BW &= 2(m+1)f_{m \text{ max}} \\ \text{หรือ } BW &= 2(f_{d \text{ max}} + f_{m \text{ max}}) \\ \text{เมื่อ } m &= f_{d \text{ max}} / f_{m \text{ max}} \end{aligned}$$

จากตัวอย่างดังกล่าวเราคำนวณได้ว่า $BW = 2 \times (6+1) \times 3$

$$= 42 \text{ KHz}$$

$$\text{หรือ } BW = 2 \times (18+3)$$

$$= 42 \text{ KHz}$$


เสมือนกับว่าเราพิจารณาใช้จำนวนไซด์แบนด์เพียง 7 คู่ เมื่อเทียบกับการคำนวณในตอนต้น

3.5 พรีเอมฟาสิสและดีเอมฟาสิส


รูปคลื่นส่วนใหญ่จะประกอบด้วยองค์ประกอบฮาร์โมนิกมากมาย และทางด้านความถี่สูงมักจะมีแอมพลิจูดค่า ๆ ตัวอย่างเช่น เสียงพูดซึ่งอยู่ในย่านความถี่ประมาณ 20-20000 เฮิรตซ์ แต่เสียงพูดทั่วไปมักจะอยู่ช่วง 500 เฮิรตซ์ สำหรับผู้ชาย และ 800 เฮิรตซ์ สำหรับผู้หญิง เป็นต้น แต่แอมพลิจูดในระบบ FM จะตรงข้าม คือ แอมพลิจูด FM จะมีแอมพลิจูดสูงขึ้นเป็นสัดส่วนกับความถี่ ดังนั้นเราจะเขียนรูปเทียบกับดังรูป จะเห็นว่าที่ความถี่ด้านสูงมีแอมพลิจูดมากกว่าด้านต่ำ วิธีการแก้ไขให้คุณภาพสัญญาณทางด้านความถี่สูงดีขึ้นก็โดยการใช่วิธียกระดับหรือเน้น (emphasis) สัญญาณให้มีแอมพลิจูดสูงขึ้นในย่านความถี่ด้านสูง กรรมวิธีนี้เรียกว่า พรีเอมฟาสิส (pre-emphasis)

ในรูปที่ 4 สัญญาณมอดูเลตจะผ่านขบวนการพรีเอมฟาสิสที่เครื่องส่งเพื่อให้สัญญาณความถี่สูงเน้นแรงขึ้น แล้วจึงมอดูเลตที่เครื่องส่งออกอากาศต่อไป ทำให้สัญญาณความถี่สูงมีความแรงขึ้นจนแอมพลิจูดรับจนได้ยาก เมื่อคลื่นมาถึงเครื่องรับและหลังจากทำการดีมอดแล้ว เราจะต้องคืนสัญญาณที่เน้นความถี่สูงให้เหมือนเดิม ดังนั้นเราจึงต้องมีวงจรลดความถี่สูงลง กรรมวิธีนี้เรียกว่า ดีเอมฟาสิส (de-emphasis)


วงจรที่ใช้ในกรรมวิธีพรีเอมฟาสิสและดีเอมฟาสิส ก็คือ วงจรฟิลเตอร์ นั่นเอง คุณสมบัติของฟิลเตอร์ในคอนพรีเอมฟาสิสกับดีเอมฟาสิสจะต้องเป็นตรงข้ามกัน ในระบบกระจายเสียง FM โดยมากเรากำหนดคุณสมบัติของวงจรฟิลเตอร์ (ทั้งพรีเอมฟาสิสและดีเอมฟาสิส) เป็นค่าคงตัวเวลา (time constant) เท่ากับ 75 ไมโครวินาที ซึ่งแอมพลิจูดจะค่อย ๆ เพิ่มขึ้น (พรีเอมฟาสิส) หรือลดลง (ดีเอมฟาสิส) ตั้งแต่ความถี่ 2122 เฮิรตซ์ เป็นต้น ดังรูป




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกรูปที่ 3.4 แสดงการเปรียบเทียบแอมพลิจูดของสัญญาณที่เข้ามอดูเลตกับนอยส์ที่ใช้




รูปที่ 3.5 แสดงขบวนการพรีเอมฟาส์ที่เครื่องส่ง และดีเอมฟาส์ที่เครื่องรับ



ก) ตัวอย่างวงจรพรีเอมฟาส์




(ข) ดีเอมฟาส์



(ค) ลักษณะเส้นโค้งพรีเอมฟาส์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ง) แสดงกราฟมาตรฐานพรีเอมพัลส์ 75 μ s

3.6 หลักการของเฟมส์เตอริโอมีคิเพิลซ์ และ เคสซีเอ

สัญญาณ FM STEREO MULTIPLEX ประกอบด้วย

1. สัญญาณรวม (Composite signal) หรือ สัญญาณเสียงแบบโมโน เป็นสัญญาณ FM ธรรมดาที่อยู่ในช่วงความถี่ต่ำ ๆ ช่วงประมาณความถี่ 0-15 KHz การส่งสัญญาณนี้ออกไปเพื่อให้เครื่องรับ FM ธรรมดาสามารถรับฟังได้ เขียนเป็นความสัมพันธ์ได้ว่า $L+R$

2. สัญญาณสำรอง (Sub signal) หรือ สัญญาณผลต่าง เป็นสัญญาณที่เราส่งเข้าไปเพื่อให้เกิดการถอดรหัสสเตอริโอในเครื่องรับ เขียนความสัมพันธ์ได้ว่า $L-R$ สัญญาณนี้จะถูกมอดูเลตในระบบ AM ทำให้สัญญาณมีเฟส 2 เฟส เหมือนกับ AM คือ มีทั้ง $-(L-R)$ และ $+(L-R)$ เมื่อไปถึงเครื่องรับ ๆ จะทำการถอดรหัส ซึ่งผลของการถอดรหัสสามารถเขียนเป็นความสัมพันธ์ได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


2.1 $(L+R)+(L-R) = 2L$ (สัญญาณด้านซ้าย)

2.2 $(L+R)-(L-R) = 2R$ (สัญญาณด้านขวา)

สัญญาณในระบบ AM จะมีปัญหาในการส่งสัญญาณ เพราะสัญญาณทั้งหมดจะต้องส่งในรูปแบบ FM ฉะนั้นระบบ AM ที่นำมาใช้จะเป็น แบบ AM DOUBLE SIDE BAND SUPPRESSED CARRIER (AM DSBSC) ซึ่งจะตัดความถี่พาหะย่อยออก ความถี่พาหะย่อย (SUB CARRIER) เท่ากับ 38 KHz ความถี่นี้จะไม่ไปรบกวนการส่ง เมื่อพิจารณาย่านความถี่จะอยู่ในช่วง 23 - 53 KHz (38+15 KHz , 38-15 KHz)

3. สัญญาณชี้นำ (Pilot signal) ทำหน้าที่ควบคุมให้เครื่องรับและเครื่องส่ง ทำงานตรงกัน ถ้าไม่มีสัญญาณ Pilot signal 19 KHz เครื่องรับจะไม่สามารถรับ สัญญาณสเตอริโอได้ จำเป็นต้องมีสัญญาณ Pilot มาช่วยในการถอดรหัส

4. สัญญาณเอสซีเอ (SCA signal) เป็นสัญญาณที่อาศัยเครื่องส่งของสถานีวิทยุ FM ใดก็ได้ส่งออกอากาศไปพร้อมกับการออกอากาศของรายการปกติ โดยมีการตั้งสจูดิโอ เพื่อผสมสัญญาณแฝงเข้าไป สัญญาณ SCA จะอยู่ในช่วง 60-70 KHz โดยมี Center Freq. อยู่ที่ 67 KHz ช่วงสวิงอยู่ระหว่าง +7 KHz, -7 KHz
ระบบ FM MONO ขรรมคา สวิงจะอยู่ระหว่าง 75 KHz Deviation 100 %
ระบบ FM STEREO MULTIPLEX สวิงอยู่ระหว่าง 67.5 KHz Deviation 90 %
ระบบ FM STEREO MULTIPLEX & SCA สวิงอยู่ระหว่าง 60 KHz Deviation 80 %




รูปที่ 3.6 แสดงสเปคตรัมที่ลิวิเอชั่นของ FM STEREO MULTIPLEX

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.7 บาลานซ์มอดูเลเตอร์

เนื่องจากในระบบ AM ไม่มีตัวสารปนอยู่ในคลื่นพาหะ เราจึงสามารถกำจัดหรือเอาคลื่นพาหะออกก่อนที่จะทำการส่งออกอากาศ วงจรที่ทำหน้าที่นี้เรียกว่า วงจรบาลานซ์มอดูเลเตอร์ (Balanced modulator) หรือเขียนว่า BM วงจร BM นี้จะผสมสัญญาณเสียงกับสัญญาณพาหะและผลลัพท์จากการผสมเฉพาะไซด์แบนด์เท่านั้นที่ผ่านไปยังเอาพุดได้สัญญาณที่ได้จากวงจรเรียกว่าสัญญาณ AMDSBSC



DSB WAVE

$$DSB\ WAVE = (Carrier\ Wave + Upper\ Side\ Band + Lower\ Side\ Band) - Carrier\ Wave$$

รูปที่ 3.7 แสดงลักษณะการมอดูเลตของคลื่น AMDSBSC

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.8 เครื่องส่งสเตอริโอ


ในรูปที่ 8 แสดงแผนผังของเครื่องส่งระบบสเตอริโอมัลติเพล็กซ์ สัญญาณจากไมโครโฟนซ้าย (L) และขวา (R) จะผ่านวงจรขยายแล้วนำมาป้อนแก่วงจรบวก A เกิดเป็นสัญญาณ (L+R) สำหรับสัญญาณ (R) อีกทางหนึ่งจะผ่านวงจรอินเวอร์เตอร์ (วงจรขยายตรงมค) เพื่อกลับเฟสให้เป็น (-R) แล้วป้อนเข้าวงจรบวก B เพื่อบวกกับสัญญาณ L เกิดเป็นสัญญาณ (L-R) ส่วนสัญญาณ R อีกทางหนึ่งจะเข้าสู่วงจรบวก A เพื่อบวกกับ L เกิดเป็นสัญญาณ (L+R) ส่วนสัญญาณ R อีกทางหนึ่งจะเข้าสู่วงจรบวก A บวกกับ L เกิดเป็นสัญญาณ (L+R)

สัญญาณ (L-R) จะป้อนไปที่วงจรมอดูเลเตอร์ (BM) โดยใช้พาหะรอง 38 KHz พาหะรองนี้เกิดจากออสซิลเลเตอร์ 19 KHz มาคูณสองเท่าโดยวงจรคูณความถี่ที่ได้จาก BM จะเป็นสัญญาณ DSB ของ (L-R) สัญญาณนี้จะผ่านการขยายแล้วป้อนภาคส่ง เช่นเดียวกับสัญญาณ (L+R) ซึ่งต้องหน่วงเวลาเล็กน้อยเพื่อชดเชยเวลาที่สัญญาณ (L-R) ต้องเสียไปในการมอดูเลต ทำให้สัญญาณทั้ง (L+R) และ (L-R) มาถึงภาคส่งพร้อมกันนอกจากนี้สัญญาณไฟลิต 19 KHz ออสซิลเลเตอร์ก็ป้อนให้ภาคส่งด้วย สัญญาณทั้งหมดจะถูกมอดูเลตแบบ FM โดยใช้พาหะหลักร่วมกัน

มาตรฐานวิทยุกระจายเสียง FM กำหนดไว้ว่า ความเบี่ยงเบนจะต้องเท่ากับ +75 กิโลเฮิรตซ์ ไม่ว่าจะ เป็นโมโนหรือสเตอริโอ ดังนั้นในระบบสเตอริโอสัญญาณเสียงจะต้องลดเปอร์เซ็นต์การมอดูเลตลงเล็กน้อยเนื่องจากเราต้องมอดูเลต สัญญาณไฟลิต 19 กิโลเฮิรตซ์ลงไปด้วย สัญญาณไฟลิตนี้จะมอดูเลตไว้ 10 เปอร์เซ็นต์ของความถี่เบี่ยงเบนสูงสุด +75 กิโลเฮิรตซ์ หรือ $+75 \text{ กิโลเฮิรตซ์} \times 10 \text{ เปอร์เซ็นต์} = +7.5 \text{ กิโลเฮิรตซ์}$ ฉะนั้น สัญญาณเสียงที่เข้ามอดูเลต จึงมอดูเลตลดลงไปอีก 90 เปอร์เซ็นต์ กับ 100 เปอร์เซ็นต์ ผิดกันเพียง 10 เปอร์เซ็นต์เท่านั้น ผู้ฟังจะสังเกตไม่ออกว่าความดังลดลง

สังเกตว่า ในส่วนที่เข้ามอดูเลต 90 เปอร์เซ็นต์ของสัญญาณเสียงนี้ ยังจะต้องแบ่งอีกเป็น 2 ส่วนสำหรับ (L+R) กับ (L-R) เท่า ๆ กันอีก แต่ความจริงไม่เป็นเช่นนั้น เพราะสัญญาณ (L+R) กับ (L-R) รวมกันจะไม่ทำให้ความถี่เบี่ยงเบนเพิ่มขึ้นเป็น 2 เท่า เนื่องจากเมื่อสัญญาณ (L+R) มีค่ามาก สัญญาณ (L-R) จะมีค่าน้อยและในทางกลับกันเมื่อสัญญาณ (L+R) มีค่าน้อยสัญญาณ (L-R) จะกลับมีค่ามาก ดังนั้นการเบี่ยงเบนความถี่จะไม่มี

โกลาส์เกินได้



รูปที่ 3.8 แสดงหลักการเครื่องส่งสเตอริโอโมดูลิเฟอแล็กซ์

3.9 การส่งวิทยุกระจายเสียง


วิทยุกระจายเสียงที่สำคัญ ๆ ในประเทศไทยมี 2 ระบบ คือ ระบบวิทยุ AM และระบบวิทยุ FM (บางสถานีเป็น FM ธรรมดาและสถานีเป็น FM สเตอริโอโมดูลิเฟอแล็กซ์) ซึ่งจำนวนสถานีส่งวิทยุก็มีผู้นับร้อยสถานี คณะกรรมการบริหารวิทยุกระจายเสียงและโทรทัศน์ได้วางระเบียบการส่งกระจายเสียงไว้เพื่อป้องกันมิให้เกิดการรบกวนระหว่างกัน โดยยึดการและมาตรฐานสากล

ในระบบ FM จะใช้ย่านความถี่ตั้งแต่ 88 ถึง 108 เมกะเฮิรตซ์ คลื่น FM ของแต่ละสถานีมีแบนด์วิดท์ได้ไม่เกิน 200 กิโลเฮิรตซ์ ความถี่เชิงตรงของความถี่พาหะมีผลพลาดไม่เกิน 20 ส่วนในล้านส่วน ($20 / 1,000,000 = 0.00002$) คลื่นแปลกปลอมที่เล็ดลอดจากเครื่องส่งต้องมีค่าไม่เกิน 1 มิลลิวัตต์ (หรือต่ำกว่าคลื่นพาหะไม่น้อยกว่า 80 dB)

สำหรับมอดูเลเตอร์ FM จะต้องมีวงจรป้องกันโอเวอร์มอดโดยสัญญาณเสียงที่ใช้มอดูเลตมีความถี่อยู่ในช่วงระหว่าง 50 ถึง 15000 เฮิรตซ์

สัญญาณ FM ต้องมีการเบี่ยงเบน (deviation) ไม่เกิน ± 75 กิโลเฮิรตซ์ รูปสังเกตว่ามีการ์ดแบนด์ (guardband) คั่นระหว่างช่องสถานีเพื่อป้องกัน การรบกวนเข้าช่องอีกด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.9 แสดงแบนวิดท์และการรีดแบนด์ของ FM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

Digital Stereo Generator

ชุด Digital Stereo Generator จะเป็นชุดที่สร้างสัญญาณ FM Stereo Multiplex ซึ่งจะประกอบด้วย สัญญาณ L+R , L-R (AMDSBSC) และ Pilot


สัญญาณ L+R ได้จากการนำสัญญาณ L และ R มารวมกัน (Summing)

สัญญาณ L-R ได้จากการนำสัญญาณ L และ R มาผ่านชุด Analog Switch โดยที่ใช้สัญญาณ Pulse (Square wave) 38 KHz มาควบคุม Analog Switch เพื่อใช้ในการสร้างสัญญาณ L-R

สัญญาณ Pilot 19 KHz ได้จากชุด Oscillator 19 KHz Sine wave

4.1 หลักการทำงาน ชุด Digital Stereo Generator

- Oscillator 456 KHz ทำหน้าที่ผลิต Square wave 456 KHz
- Divider จะเป็นวงจรที่ทำหน้าที่หาร ความถี่ 456 KHz เป็น 19 KHz , 38 KHz , 114 KHz เราจะใช้ความถี่ 19 KHz เป็นความถี่อ้างอิงในการผลิตสัญญาณ Pilot 19 KHz (Sine wave) ส่วนความถี่ 38 KHz จะใช้ในการควบคุมการสับสวิตช์ของชุด Analog Switch
- ชุด Phase Detector , LPF และ VCO จะเป็นวงจร PLL ที่สร้างสัญญาณ Pilot 19 KHz (sine wave)
- Preemphasis และ Drive จะเป็นชุดที่ยกระดับสัญญาณทางความถี่สูงของสัญญาณ L และ R
- Analog Switch เป็นที่สร้างสัญญาณ L-R
- Summer ทำหน้าที่รวมสัญญาณ L+R , L-R และ Pilot 19 KHz เข้าด้วยกัน
- LPF และ Buffer ทำหน้าที่ Filter สัญญาณ FM Stereo Multiplex และ หักกระแสของสัญญาณด้วย Buffer เพื่อที่จะนำไปใช้งานในภาคอื่นต่อไป




รูปที่ 4.1 แสดง Block Diagram Digital Stereo Generator [DSG]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


4.2 วงจร Oscillator 456 KHz

วงจรทำหน้าที่เป็น PLL โดยมีตัวหาร N เท่ากับ 57 ซึ่งเปรียบเสมือนวงจร Synthesizer



รูปที่ 4.2 แสดง Block Diagram Oscillator 456 KHz

- วงจรสร้างความถี่อ้างอิง 8 KHz ใช้ Crystal 10.24 MHz ผลิตความถี่ 10.24 MHz นำความถี่หารด้วย 128 โดยใช้ IC 4060 จะได้ความถี่เท่ากับ 80 KHz หารด้วย 10 โดยใช้ IC 4017 เหลือความถี่ 8 KHz เป็นความถี่ที่ใช้ในการอ้างอิง
- วงจร Oscillator ที่ควบคุมด้วย Crystal สามารถสร้างจากอุปกรณ์ Active เช่น Transister , FET , MOS-FET ในงานนี้ใช้วงจร Oscillator ซึ่งสร้างจาก IC ชนิด CMOS



รูปที่ 4.3 แสดงวงจร Oscillator ที่ควบคุมด้วย Crystal

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรดังรูปจะสามารถทำงานได้อย่างถูกต้องถ้าทราบค่า Loading Capacitor (C_L) ของ Crystal ซึ่งกำหนดโดยผู้ผลิตปรกติที่ความถี่ต่ำกว่า 8 MHz จะมีค่าไม่เกิน 32 pF , 20 pF สำหรับความถี่ช่วง 8-15 MHz และความถี่สูงกว่า 15 MHz ดังสมการ

$$C_L = (C_{in} * C_{out}) / (C_{in} + C_{out}) + C_u + C_o + (C_1 * C_2) / (C_1 + C_2)$$

C_{in} คือ Input และ Output Capacitor ของ Inverter

C_u คือ Capacitance ระหว่างขา Input และ Output ของ Inverter

ปรกติที่แรงดัน VCC = 5 V ค่า $C_{in} = 5$ pF , $C_{out} = 6$ pF , $C_u = 5$ pF

, $R_f = 5-20$ Mohms

IC บางเบอร์จะมีวงจร Oscillator (Inverter) อยู่ภายใน IC ด้วยเช่น เบอร์ 4060

ภายใน IC 4060 จะมี PD ภายในเมื่อ Phase ความถี่อ้างอิงกับความถี่ที่ผลิตได้ไม่ตรงกันจะเกิด Voltage Error ไปควบคุม VCO ซึ่งอยู่ภายใน IC ให้ผลิตความถี่ให้ตรงตามที่ต้องการความถี่ที่ผลิตสามารถเปลี่ยนได้โดยตั้ง Program ทาร ที่ IC 40102


- วงจร PLL ให้ IC 4046

- วงจรหาร 57 ให้ IC 40102 ซึ่งสามารถโปรแกรมได้

การโปรแกรม IC 40102


$$\text{Preset} = N-1 = 57-1 = 56$$

เพราะฉะนั้นถ้าเราตั้งโปรแกรมหาร 58 IC จะทำหน้าที่หาร 57 ตามต้องการ



รูปที่ 4.4 แสดงการโปรแกรม IC 40102 ทาร 57

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.5 แสดงวงจร Oscillator 456 KHz

4.3 วงจร Divider

- ความถี่ 456 KHz ที่ได้จากชุด Oscillator 456 KHz จะถูกหารด้วย D1 F/F ซึ่งอยู่ภายใน IC 4013 ภายใน IC จะมี D F/F 2 ตัว แต่ละตัวจะทำหน้าที่หาร 2 เพื่อให้ได้ความถี่ 228 KHz จากนั้นนำความถี่ 228 KHz นี้หารต่อด้วย D2 F/F เพื่อให้ได้ความถี่ 114 KHz แต่ความถี่นี้เราไม่ได้ใช้งาน เก็บไว้ใช้สัญญาณเท่านั้น
- ความถี่ 228 KHz จะถูกหาร 6 ด้วย IC 4018 ซึ่ง Program การหารได้ จะได้ความถี่ 38 KHz เพื่อนำไปควบคุม Analog Switch
- ความถี่ 38 KHz จะถูกหาร 2 ด้วย D3 F/F อีกครั้งเพื่อให้ได้ความถี่ 19 KHz ออกมา
- Buffer จะใช้ IC 4042 (CMOS Quad Latch) จะทำหน้าที่ Latch สัญญาณ พร้อมทั้งรับกระแสให้แก่สัญญาณเพื่อให้สามารถรับภาคอื่นๆ ต่อไปได้ และยังทำหน้าที่กลับ Phase ของสัญญาณให้เป็น 114 KHz , /114 KHz , 38 KHz , /38 KHz , 19 KHz , /19 KHz ซึ่งทั้งหมดเป็น Output ของวงจร Divider

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.6 แสดงวงจร Divider

4.4 วงจร Oscillator 19 KHz (Sine wave)


วงจร Oscillator นี้จะจัดเป็นชุด Phase Locked Loop (PLL)



รูปที่ 4.7 แสดง Block Diagram Oscillator 19 KHz

- VCO (Voltage Control Oscillator) ใช้ IC XR 2206 ซึ่งจะทำได้ สามารถผลิตสัญญาณ Output เป็น Sine wave 19 KHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8 แสดงวงจร VCO XR2206 19 KHz

การออกแบบ XR. 2206

สามารถที่จะผลิตสัญญาณรูป Sine wave โดยการหาค่า C_1 ที่ขา 5 และขา 6 และค่า R ที่ต่ออยู่ที่ขา 7 ความถี่ที่ได้หาได้จาก

$$f_o = 1/RC_1 ; f_o = 19 \text{ KHz}$$

กำหนด

$$C_1 = 0.01 \text{ uF}$$

$$R = 5.263 \text{ Kohms}$$

เพราะฉะนั้นเลือกใช้


$$VR = 10 \text{ Kohms}$$

สังเกตว่า Timing Resistor ใช้แค่ขา 7 ของ IC เท่านั้นเพราะว่าขา 9 (FSK Input) มิได้ป้อนสัญญาณ

วงจรจะผลิตสัญญาณ Sine wave หรือไม่ขึ้นอยู่กับค่า VR (P2) ที่ขา 13 และ 14 ของ IC สำหรับแรงดันไฟฟ้าที่ขา 3 ของ IC มีค่าเป็นครึ่งหนึ่งของ VCC โดยใช้ R1 และ R2 ทำหน้าที่แบ่งแรงดัน ดังนั้น Sine wave ที่ขา 2 ควรมีค่าประมาณครึ่งหนึ่งของแรงดันที่ VCC โดยขึ้นอยู่กับ VR (P1)

- วงจรกรองความถี่ต่ำ (Low Pass Filter)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.9 แสดง Block Diagram LPF ของ PLL

การออกแบบ LPF

(PD Gain) $K_d = V_{CC}/4\pi = 12 \text{ V}/4\pi = 0.95 \text{ V/rad}$

(VCO Gain) $K_o = -0.32/R_c C_c$ จาก Data Sheet

กำหนดให้ $C_c = 0.01 \text{ uF}$ VCO ในการออกแบบนี้ให้ $K_o = 8 \text{ Hz/V}$

$R_c = 3.6 \text{ Kohms}$

$\omega_n = 10 \text{ Kz}$ ทำให้ค่า Setting time (t_s) = 71 ms

ซึ่งเป็นค่าที่ยอมรับได้

$\zeta = 0.707$ (Damping Factor)

กำหนดให้ $C = 1 \text{ uF}$

$R_1 = (K_o K_d) / N(\omega_n) C$; $N = 1$

$R_2 = (2 \zeta) / \omega_n C$

เพราะฉะนั้น


$R_1 = 30 \text{ Kohms}$

$R_2 = 20 \text{ Kohms}$

- วงจร PD ใช้ IC 4046 เป็นตัวเปรียบเทียบ Phase ระหว่างความถี่ 19 KHz

อ้างอิงกับความถี่ 19 KHz ที่ผลิตได้จาก VCO

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




OSCILATOR 19KHz

รูปที่ 4.10 แสดงวงจร Oscillator 19 KHz

4.5 วงจรเข้ารหัสสัญญาณ Stereo

การส่งกระจายเสียงแบบ FM Stereo Multiplex ใน Project นี้จะใช้เทคนิคของ Analog Switch แสดงดังรูป




รูปที่ 4.11 แสดง Block Diagram วงจรเข้ารหัสสัญญาณ Stereo

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปวงจรเข้ารหัสสัญญาณ Stereo ประกอบไปด้วยวงจรต่างๆได้แก่ วงจร Preemphasis ซึ่งมีวงจร L และ R Drive , วงจร Analog Switch ซึ่งใช้ IC 4066 , วงจร SUM จาก Block Diagram Output จะเป็นสัญญาณ Stereo โดยมีสัญญาณ Pilot 19 KHz , L-R 38 KHz และ L+R

สัญญาณที่ออกมาจาก Analog Switch จะได้เป็น สัญญาณ L-R 38 KHz แบบ Amplitude Modulation Double Sideband Suppress Carrier (AMDSBSC) ทำได้โดยเรานำเอา Pulse 38 KHz Q , /Q มาควบคุมการ ON , OFF Analog Switch และ นำเอา Output ของ Switch ทั้งสองมาต่อร่วมกัน ลักษณะการ ON , OFF ของ Switch จะคล้ายกับการ ON , OFF ของ Diode ในวงจร Ring Modulation




รูปที่ 4.12 แสดงรูปสัญญาณ Output IC 4066 ซึ่งทำหน้าที่เป็นวงจร Balance Mod.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.6 วงจร Preemphasis

วงจร Preemphasis เป็นวงจรยกระดับสัญญาณความถี่สูงเพื่อที่จะชดเชยอัตราของสัญญาณต่อสัญญาณรบกวนที่ภาครับสำหรับวงจร Preemphasis แสดงวงจรและผลตอบสนองของความถี่ได้ ดังรูป



รูปที่ 4.13 แสดงวงจร Preemphasis และผลตอบสนองของความถี่

โดย Transfunction ของวงจร Preemphasis แสดงได้ดังนี้คือ

$$H_p(f) = \frac{K[1+j(f/f_1)]}{[1+j(f/f_2)]}$$

$$f_1 = 1/2\pi R_1 C$$

$$f_2 = (R_1 + R_2) / (2\pi R_1 R_2 C)$$

โดยค่า $R_1 C$ ของวงจรจะมีค่าคงที่ของเวลาเท่ากับ 75 μ s ความถี่ f_1 จะมีความถี่หักมุมที่ 2.1 KHz โดยอัตราความลาดชันต่อผลตอบสนองความถี่ระหว่าง f_1 และ f_2 มีขนาด 20 dB/decade หรือ ความถี่ตั้งแต่ 2.1 KHz ถูก Preemphasis โดยค่า f_2 มีค่าประมาณ 15 KHz ดังนั้นในการออกแบบเลือก $C = 0.0033 \mu$ s ค่า R_1 ใช้ค่า 22 Kohms, R_2 ใช้ค่า 3.9 Kohms

4.7 วงจรเลื่อน Phase สัญญาณ Pilot

สำหรับเลื่อนหรือหน่วงเวลาของสัญญาณ Pilot โดยแสดง Transfunction ของแรงดัน Output และ Input คือ

$$H(f) = \frac{1-j(f/f_o)}{1+j(f/f_o)}$$

โดย

$$f_o = 1/2\pi RC$$


และ Phase Transfunction แสดงได้คือ

$$\phi(f) = -2\tan^{-1}(f/f_o)$$

(โดยที่ความถี่ f_o Phase Output จะเลื่อนล้ำหลังไป 90 องศา)

ในการออกแบบให้ Output เลื่อน Phase ได้ 0-180 องศา ถ้ากำหนดค่า c เท่ากับ 0.001 μF และให้ค่า R ปรับค่าได้ขนาด 100 Kohms

วงจรเลื่อน Phase นี้จะมีผลมากต่อการแยก ขั้ว ขวา ของการส่ง ถ้า Phase ของสัญญาณ Pilot มี Phase ที่นำหน้าไปมากการแยก ขั้ว ขวา ก็จะไม่เกิดขึ้น และสิ่งที่สำคัญอีกอย่างคือ ความแรงของสัญญาณ L-R กับ L+R. จะต้องมีความแรงที่เหมาะสมคือไม่มีสัญญาณใดสัญญาณหนึ่งแรงเกินไป เพราะถ้ามีสัญญาณใดแรงเกินไปก็จะเป็นการแยก ขั้ว ขวา ของแต่ละ Channel เกิดขึ้น




รูปที่ 4.14 แสดงวงจรเลื่อน Phase


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.8 วงจรรวมสัญญาณ (Summing)

สำหรับรวมสัญญาณ Pilot ที่ผ่านวงจรเลื่อน Phase แล้วเข้ากับสัญญาณ L-R จากวงจร Analog Switch และ L+R จากวงจร L+R แสดงวงจร SUM ดังรูป



รูปที่ 4.15 แสดงวงจรรวมสัญญาณ




รูปที่ 4.16 แสดงวงจรเข้ารหัสสัญญาณสเตอริโอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

การมอดูเลตสัญญาณ FM

การมอดูเลตสัญญาณ FM ทั้งเป็นการเปลี่ยนแปลงขนาดความถี่ของคลื่นพาห้ ตามสัญญาณเบสแบนด์ที่มอดูเลต สำหรับในที่นี้จะกล่าวถึงการมอดูเลตแบบตรง(Direct FM)ซึ่งเป็นการมอดูเลตสัญญาณเบสแบนด์เข้ากับวงจรถ่ายกำเนิดคลื่นพาห้โดยตรง การสร้างสัญญาณ FM ใช้วงจรถ่ายกำเนิดความถี่ เช่น วงจรถ่ายกำเนิดความถี่แบบ LC โดยแสดงวงจรถ่ายสมมุทธ์ได้ดังรูป



รูปที่ 5.1 แสดงวงจรถ่ายสมมุทธ์วงจรถ่ายกำเนิดความถี่แบบ LC

ค่าของความถี่ที่กำเนิดขึ้นขึ้นอยู่กับค่าของ LC ซึ่งเขียนได้เป็น

$$f_1 = 1/\sqrt{LC}$$

f_1 = ความถี่ที่กำเนิดจากวงจรถ่าย LC

โดยค่า C หรือค่าคาปาซิแตนซ์สามารถเปลี่ยนแปลงค่าตามความถี่ที่เข้ามามอดูเลตหรือเขียนได้เป็น

$$C = C_0 - K_c \mathfrak{m}(t)$$

โดย C_0 เป็นค่าคาปาซิแตนซ์ขณะที่ไม่มีความถี่ที่ Input

K_c ค่าของความไวในการเปลี่ยนแปลงของค่าคาปาซิแตนซ์

$\mathfrak{m}(t)$ สัญญาณเบสแบนด์ที่มอดูเลต

ดังนั้นความถี่ซึ่งขณะใด ๆ คือ

$$f_1(t) = \frac{1}{\sqrt{L(C_0 - K_c \mathfrak{m}(t))}}$$

จากสมการเขียนได้

$$W_1(t) = \frac{W_0}{\sqrt{1 - K_c m(t)/C_0}}$$

โดย W_0 เป็นความถี่ของวงจรที่ไม่ถูกมอดูเลตด้วยสัญญาณเบสแบนซ์สมการประมาณได้

$$W_1(t) = \frac{W_0 (1 + K_c m(t))}{2C_0}$$

ถ้ากำหนดค่าคงที่ในการมอดูเลต

$$K_f = \frac{W_0 K_c}{2C_0}$$


ดังนั้นแสดงได้ว่าวงจรกำเนิดความถี่แบบ LC ใด ๆ ที่ C สามารถเปลี่ยนแปลงตามสัญญาณเบสแบนซ์ Input สามารถกำเนิดสัญญาณ FM ได้ดังสมการของ FM คือ

$$W_1(t) = W_0 + K_f m(t)$$

ซึ่งเป็นสมการของสัญญาณ FM

5.1 การออกแบบวงจรมอดูเลตสัญญาณ FM

สำหรับในส่วนนี้จะกล่าวถึง การออกแบบวงจรมอดูเลต FM แบบตรง (Direct Modulation) การควบคุมความถี่ของคลื่นพาห้ให้มีเสถียรภาพใช้เฟสล็อกถู สำหรับวงจรมอดูเลตแบบตรงหรือวงจรที่มอดูเลตสัญญาณเบสแบนซ์โดยตรงกับวงจรกำเนิดความถี่ให้วงจรกำเนิดความถี่ควบคุมด้วยแรงดันตั้งที่ได้กล่าวข้างต้น สำหรับวงจรมอดูเลต FM แสดงโครงสร้างดังรูป



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้แก้ไข ใช้ประโยชน์ด้านการค้า
รูปที่ 5.2 แสดงโครงสร้างวงจรมอดูเลตสัญญาณ FM
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปต้องการสร้างสัญญาณคลื่นพาห่ที่มีความถี่เท่ากับ 107.5 MHz กำหนดให้สัญญาณคลื่นพาห่ต่อไซด์แบนด์ที่ยังไม่ทำการมอดูเลตมีขนาดลดทอนมากกว่า -60 dB สำหรับความถี่อ้างอิงของลูบ กำหนดให้มีขนาด 2.5 KHz เพื่อจะให้ลูบทำการหาความถี่ของคลื่นพาห่ลงจำนวนมากๆ (43,000) เพื่อไม่ให้ลูบเกิดจากล็อก (loss of lock) เมื่อเกิดความถี่เบี่ยงเบนสูง ๆ เนื่องจากการมอดูเลตด้วยความถี่ต่ำสุดที่ต้องการมอดูเลตในทีนี้จะเท่ากับ 20 Hz สำหรับวงจรกรองในลูบใช้วงจรกรองแบบแอกทีฟชนิดลิคแน็ค

ความถี่ธรรมชาติของลูบ และค่าแควมปีงเฟคเตอร์คือ

$$W_n = [K_o K_d / NT_1]^{1/2}$$


$$= T_e W_n / 2$$

โดย $T_1 = R_1 C$ และ $T_e = R_e C$

สำหรับค่า K_d เป็นเฟสดีเทคเตอร์เกินในการออกแบบใช้ ดิจิตอลเฟสดีเทคเตอร์ ซึ่งเป็นวงจรรวม 4046 มีค่า $K = V_{cc} / 4\pi$ ค่า K_o เป็นค่าเกินของ VCO หาได้จากวงจร VCO ซึ่งมีการออกแบบดังต่อไปนี้

5.2 วงจร VCO

สำหรับการออกแบบวงจร VCO ใช้ วงจรโคพิททออสซิลเลเตอร์คู่ร่วมกับ วาริแคป ดังแสดงวงจรได้ดังรูป



รูปที่ 5.3 แสดงวงจรโคพิททออสซิลเลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรให้ค่ารีแอคแตนซ์ของ RFC มีขนาดสูงมากที่ความถี่ออสซิลเลตค่าคาปาซิแตนซ์ทางค่านอินพุทของ FET มีขนาดน้อยมากเมื่อเทียบกับ C_1 และ C_2 ดังนั้นค่าความถี่ที่ออสซิลเลต จะเท่ากับ

$$f_o = \frac{1}{2\pi\sqrt{LC_o}}$$

$$C_o = \frac{C_1 C_2}{C_1 + C_2} + \frac{C_{v_1} C_{v_2}}{C_{v_1} + C_{v_2}} + C_3$$

โดยค่า C_{v_1} และ C_{v_2} เป็นค่าคาปาซิแตนซ์ของวาริแคปที่ควบคุมด้วยแรงดัน V_{in} ที่ขนาดของคาปาซิแตนซ์ต่อแรงดันคือ

$$C_v(V) = C_s \left[\frac{\phi - V_s}{\phi - V} \right]^n$$

$n =$ ค่าชี้กำลังที่ขึ้นกับรอยต่อเท่ากับ 1/2 For Hyper abrupt junction

$\phi =$ Voltage ระหว่างรอยต่อ 0.7 V

$V_s =$ Voltage ที่จุด bias

$C_s =$ Capacitance ที่จุด bias

สำหรับค่าอัตรากาารเปลี่ยนแปลงความถี่จาก f_o ต่อการเปลี่ยนแปลงแรงดันอินพุท แสดงได้คือ

$$\frac{\Delta f_o}{\Delta V} = \frac{C_s (\phi - V_s)}{8\pi L [C(\phi - V)]^{3/2}}$$

การออกแบบในทางปฏิบัติเลือกใช้ FET เบอร์ 2N5486 กำหนดให้แรงดันของวงจรมีขนาด 12 V แรงดันควบคุมของอินพุท V_{in} มีขนาด 1-12 V ถ้ากำหนดให้ค่าอินดักแตนซ์ (L) ในวงจรมีขนาด 100 nH และ C_3 มีขนาด 4 pF แล้วให้วงจร vco ทำงานตั้งแต่ความถี่ 100 MHz - 110 MHz ได้คือ

$$C = \frac{1}{4\pi^2 f^2 L}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$C_{100\text{MHz}} = 25 \text{ pF}$$

$$C_{110\text{MHz}} = 20 \text{ pF}$$

ซึ่งหมายถึงว่าค่าการเปลี่ยนแปลงของค่าคาปาซิแตนซ์ในวงจร VCO ที่จะทำให้ความถี่เปลี่ยนแปลงตั้งแต่ 100- 110 MHz มีขนาดเท่ากับ 5 pF การออกแบบเลือกใช้อวารีแคปเบอร์ MV2101 ซึ่งมีขนาด 4pF เมื่อถูกรีเวิร์คไบอัสเท่ากับ 12 V และมีขนาด 10 pF เมื่อถูกรีเวิร์คไบอัสที่ 1V ซึ่งค่าเปลี่ยนแปลงของค่าคาปาซิแตนซ์มีขนาดใกล้เคียงกับความต้องการ

โดยในทางปฏิบัติค่าอวารีแคปเบอร์กับค่าความจุจะลดลงกึ่งหนึ่ง ดังนั้นจึงต้องใช้อวารีแคปเบอร์ขนาดเข้าไปอีก 1 ชุด


$$\text{โดย } c_1 = c_2 = 22 \text{ pF}, c_3 = 4 \text{ pF}$$

ถ้าแรงดันควบคุม VCO ที่ความถี่ 107.5 MHz มีขนาด 10 V แล้วค่า C ที่ 4 V ของ MV2101 เท่ากับ 6.8 PF ค่า C ที่ 107.5 MHz มีค่าประมาณ 22 PF แล้วค่า $\Delta f/\Delta V$ หรือค่า VCO เกิน

$$\left. \frac{\Delta f}{\Delta V} \right|_{107.5\text{MHz}} = \frac{6.8 \times 10^{-12} \cdot 0.7 - (-4)}{8\pi \cdot 0.1 \times 10^{-6} \cdot [22 \times 10^{-12} \cdot (0.7 - (-10))]^{3/2}}$$

$$= 516.4 \text{ KHz/V}$$

วงจรสมบูรณ์ดังรูป



รูปที่ 5.4 แสดงวงจร VCO ที่ใช้ในทางปฏิบัติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3 วงจรกรองความถี่ในรูป

ค่าความต้านทานของวงจรกรองในรูปเท่ากับ

$$R_1 = K_o K_d / N W_n^2 C$$

$$R_2 = 2 / W_n$$

ข้อกำหนดในการออกแบบ ถ้าแรงดันสำหรับเฟสดีเทคเตอร์ 4046 เท่ากับ 12 V แล้ว

$$K_d = 12 / 4\pi \quad \text{V/rad}$$

$$K_o = 516.4 \quad \text{KHz/V}$$

$$N = 43000$$

$$W_n = 2\pi \times 20 \quad \text{rad/s}$$

และ ในการออกแบบต้องเลือกให้อัตราส่วนของ R_2 / R_1 ของวงจรมีอัตราส่วนน้อยกว่า 10 เท่า เพื่อป้องกันไม่ให้ออปแอมป์เกิดการอ้อมตัวเมื่อเทคเตอร์ให้ค่าผิดพลาดเชิงเส้นขนาดใหญ่ในช่วงโอเวอร์ชูทรวมทั้งค่า R_1 จะต้องมีค่ามากพอที่จะไม่โหลดเอาท์พุทของเฟสดีเทคเตอร์สำหรับการออกแบบให้เลือก C เท่ากับ 0.47 μF จากสมการ ได้ค่า R_1 เท่ากับ 9.7 K R_2 เท่ากับ 23.9 K เราสามารถหาอัตราการลดทอนไซด์แบนด์ต่อแคร์เรียร์ได้


$$\frac{\text{sideband}}{\text{carrier}} = 20 \log \frac{(I_L + I_U) K_o}{W_n}$$

สำหรับกระแสรั่วไหลของเฟสดีเทคเตอร์ 4046 มีค่าน้อยมาก ๆ (10 PA) และกระแสไบอัสอินพุทของออปแอมป์ในที่นี้เลือกใช้ออปแอมป์เบอร์ OP27 ซึ่งมีขนาดอัตราการลดทอนไซด์แบนด์ของแคร์เรียร์ มีขนาดเท่ากับ -60.15 dB ซึ่งเป็นการลดทอนเพียงพอกับเงื่อนไขที่ต้องการ สำหรับวงจรกรองในรูปแสดงได้ดังรูป


โดยค่า R_1 นี้แยกออกเป็นค่า R_{11} ออกรวมกับ R_{12} โดยที่ระหว่าง R_{11} และ R_{12} มีคาปาซิเตอร์ C_c ต่อลงกราวด์อยู่โดยการออกแบบให้ค่า R_{11} , C_c เป็นวงจรกรองความถี่ต่ำผ่าน โดยมีความถี่ที่กมประมาณ 10 เท่าของค่า W_n ซึ่งเป็นการแก้ไขปัญหานี้เนื่องจากการอ้อมตัวของออปแอมป์ในสภาวะทรานเซียนโอเวอร์ชูท

สำหรับวงจรกรองและเฟสดีเทคเตอร์ที่ใช้แสดงดังรูปโดยค่า R_1 และ R_2 สำหรับวงจรจริงเป็น R_o , R_s โดย C_c คือ C_s โดยเฟสดีเทคเตอร์ใช้วงจรรวม 4046 ซึ่ง

เป็นเฟสฟรีแควนทีดีเทคเตอร์โดยอินพุทขา Sin ต่อกับสัญญาณที่ป้อนกลับจาก VCO แล้วผ่าน วงจรหาร ส่วนอินพุทขา C_{in} หรือขา f_{VCO} ต่อกับสัญญาณความถี่อ้างอิงสำหรับเหตุผลการ ต่อสลับขากจากปรกติ เพราะแรงดันเอาท์พุทที่ไปควบคุมวงจร VCO ผ่านวงจรรองความถี่ ซึ่งเป็นวงจรขยายแบบ Inverting สำหรับสัญญาณที่มอดูเลตเข้ามาในลูปนั้นต่อผ่าน วงจร Buffer ซึ่งใช้วงจรรวม OP27 โดยที่เอาท์พุทก่อนต่อเข้าวงจร VCO มีความต้านทานปรับ ค่าได้ 100 Kohms สำหรับการอัตราการมอดูเลต



รูปที่ 5.5 แสดงวงจรกรองที่ใช้ในลูป




รูปที่ 5.6 แสดงวงจร LPF และ PD ที่ใช้ในการสร้างสัญญาณ FM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานำขึ้น ไม่ควรเผยแพร่โดยไม่ได้รับอนุญาตด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.4. วงจรหาร N

วงจรหารในรูปเป็นการหารความถี่ของคลื่นพาห์ 107.5 MHz ให้เหลือ 2.5 KHz เพื่อเป็นความถี่อ้างอิงของลูบเนื่องจากวงจรหารในลูบนี้ต้องการความถี่สูง ในการออกแบบใช้วงจรรวม DS8629 ต่อร่วมกับวงจรรวม TC-9122 ซึ่งสามารถโปรแกรมได้โดย DS8629 เป็นวงจรหาร 100 (Prescaler) ต้องการขนาดแรงดันอินพุตประมาณ 100 mV เป็นอย่างต่ำสำหรับสัญญาณคลื่นพาห์ที่ออกจากวงจรรอซิงโครไนซ์เตอร์ที่มีขนาดเล็กมาก ๆ และเพื่อทำให้เกิดการแยกโดยไม่ให้สัญญาณดิจิทัลเข้าไปรบกวนวงจรรอซิงโครไนซ์เตอร์ต้องใช้วงจรขยายความถี่ย่านกว้าง (Wide Band Amp.) ต่อที่อินพุตวงจรภาคแรกโดยเอาที่พุทของวงจรภาคแรกจะมีความถี่เหลือขนาด 1.075 MHz เป็นระดับแรงดันสัญญาณ TTL ป้อนเข้าสู่วงจรรวม TC-9122 ซึ่งเป็นวงจรรวมที่ตั้งโปรแกรมได้ 0-3,999 โดยผ่านขา A1 ,A2 ถึง D2 โดยหลัก A1 เป็นหลักนัยสำคัญน้อยที่สุด (LSB) และหลัก D2 มีนัยสำคัญมากที่สุด (MSB) โดยการหาร 1.075 MHz ให้เหลือ 2.5 KHz เป็นการหารเท่ากับ 430 ดังนั้นต้องโปรแกรมที่ขา A1-A4 เป็นระดับลอจิก"0" ขา C3 เป็นลอจิก"1" และขา D1 , D2 เป็นลอจิก"0" สำหรับวงจรแสดงดังรูป




รูปที่ 5.7 แสดงวงจรหาร N = 43000

5.5 วงจรกำเนิดความถี่อ้างอิง

วงจรถ่ายความถี่อ้างอิง 2.5 KHz สร้างจากวงจรรวม 4060 ซึ่งภายในประกอบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ด้วยเกตอินเวอร์เตอร์และวงจรรวมไบনারี่จำนวน 14 สเตจ โดยที่เอาต์พุต Q4 เป็นสัญญาณหาร 16 จนถึงสัญญาณหาร 16,384 ที่ขา Q14 โดยวงจรถูกต่อร่วมกับคริสตอลสำหรับการออสซิลเลททำงานที่ความถี่ 10.24 MHz เอาต์พุตความถี่ 2.5 KHz ได้จากการหารด้วยวงจรรวม 4060 จะได้เอาต์พุตที่ขา Q12 โดยเป็นสัญญาณแรงดัน TTL ขนาด 0 V ที่ลอจิก "0" ที่ขนาด 5 V ที่ลอจิก "1" สำหรับเฟสดีเทคเตอร์ใช้แรงดันไฟเลี้ยง 12 V ต้องเปลี่ยนระดับแรงดันจากระดับแรงดัน TTL ขนาด 0-5 V เป็น 0-12 V โดยใช้ทรานซิสเตอร์ 2N3904 เป็นวงจรเปลี่ยนระดับแรงดันวงจรดังรูป




รูปที่ 5.8 แสดงวงจรกำเนิดความถี่อ้างอิง

สำหรับวงจรถอดออสซิลเลเตอร์ซึ่งอยู่ในวงจรรวม 4060 เกตเปรียบเทียบมีวงจรถายกลับเฟสโดยมี R_{10} , C_{10} , C_{17} และ คริสตอลเป็นส่วนของวงจรถายกลับสัญญาณจากเอาต์พุตของเกตให้อินพุตของเกตมีเฟสกลับไป 180 องศา R_{10} เป็นความต้านทานสำหรับไบอัสให้เกตทำงานเลือกให้ค่า 10 Mohms สำหรับ C_{10} และ C_{17} ค่าอนุกรมกันจะมีค่าเท่ากับค่าโหลดคาปาซิแตนซ์ของคริสตอลโดยการออกแบบเลือกค่าเท่ากับ 10 pF วงจรสร้างสัญญาณ FM และผลการทดลองวัดสัญญาณเอาต์พุตดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.9 แสดงวงจรมอดูเลตสัญญาณ FM ทั้งหมด




รูปที่ 5.10 แสดงสเปกตรัมที่ความถี่ 107.5 MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยญาติให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.6 วงจร Wide Band Amplifier

วงจรรขยายความถี่สูงทั่วไป มักจะให้เกนสูงสุดที่ความถี่ที่ออกแบบไว้ และเนื่องจาก
 เกน Band Width ของ Transistor มีค่าคงที่ดังนั้นวิธีที่จะเพิ่ม Band Width สามารถ
 ทำได้โดยลดเกนลงด้วยวิธีการป้อนกลับ วงจร Wide Band Amplifier สามารถ
 สร้างได้จาก วงจร Cascode หรือวงจร Differential ได้เช่นกันซึ่งโครงงานนี้ใช้
 วิธีการป้อนกลับ



รูปที่ 5.11 แสดงวงจร Wide Band Amplifier

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 6

วงจรรขยายกำลังความถี่วิทยุ
(R.F. Power Amplifier)

วงจรรขยายกำลังความถี่วิทยุมีหลายชนิด อาจแบ่งตาม Class ได้ปัจจุบันมีการพัฒนาวงจรรขยายกำลังให้มีความซับซ้อนยิ่งขึ้นมีวงจรในลักษณะใหม่เพิ่มขึ้น หรืออาจแบ่งเป็นวงจรรขยายแบบ Linear และแบบ Non Linear สำหรับวงจรรขยายแบบ Linear ทำได้โดยใช้วงจร Class A, B, AB วงจรแบบนี้ใช้กับเครื่องส่งแบบ Single Side Band หรือวงจรรเครื่องส่งแบบย่านความถี่กว้าง (Wide Band) ส่วนวงจรรแบบ Non Linear คือวงจรร Class C, D, E จะใช้กับเครื่องส่งย่านความถี่แคบๆ (Narrow Band)





6.1 วงจรรขยายกำลัง Class A

วงจรรขยายกำลัง Class A ไม่ปรากฏข้อแตกต่างที่เด่นชัดในการทำงาน จากวงจรรขยายสัญญาณขนาดเล็ก (Small Signal Amplifier) การขยายสัญญาณของวงจรรจะทำทั้ง Cycle ของอินพุท เอาท์พุทที่ได้จะมีสัญญาณเหมือนกับอินพุททุกประการวงจรรดังรูป 6.1



รูปที่ 6.1 แสดงวงจรรขยายกำลัง Class A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.2 แสดงรูปคลื่นในวงจรขยาย Class A

ถ้าแรงดันไบอัสและสัญญาณอินพุตสมมุติว่าทำให้กระแสคอลเลคเตอร์ $i_c(t)$ มีค่าเท่ากับ

$$i_c(t) = I_{CQ} - I_{CM} \sin \omega t$$

ซึ่ง I_{CQ} คือส่วนประกอบที่เป็น DC และ $I_{CM} \sin \omega t$ คือส่วนประกอบที่เป็น AC เนื่องจากสัญญาณอินพุตซึ่งสามารถไหลผ่าน C_b ไปยังเอาต์พุตซึ่งจะทำให้เกิดแรงดันเอาต์พุตเท่ากับ

$$V_o(t) = I_{CM} R \sin \omega t = V_{OM} \sin \omega t$$

แรงดันคอลเลคเตอร์ก็จะประกอบด้วยส่วนที่เป็น DC เท่ากับแหล่งจ่าย และส่วนประกอบที่เป็น AC เท่ากับแรงดันเอาต์พุต ดังนั้น

$$V_c(t) = V_{CC} + V_{OM} \sin \omega t = V_{CM} \sin \omega t$$

เนื่องจากการทำงานในลักษณะแหล่งจ่ายกระแสของอุปกรณ์จะเป็นไปได้เฉพาะเมื่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$V_{c(0)}$ มีค่าเป็นบวก จึงจำเป็นต้องจำกัดให้แรงดันเอาต์พุต V_{om} มีค่าน้อยกว่า V_{cc}^2

และ $I_{om} = V_{om}/R \ll V_{cc}/R$ กำลังงาน DC ทั้งวงจรจะดึงจากแหล่งจ่าย คือ

$$P_i = V_{cc}I_{cq} = V_{cc}^2/R$$

กำลังงานเอาต์พุต คือ

$$P_o = \frac{V_{om}^2}{2R} \ll \frac{V_{cc}^2}{2R}$$

และประสิทธิภาพของวงจร คือ

$$\eta = \frac{P_o}{P_i} = \frac{V_{om}^2}{2V_{cc}^2} \ll 1$$


กำลังที่สูญเสียใน Transistor คือ

$$P_d = P_i - P_o$$

วงจรรขยายกำลัง Class A มักจะใช้เป็นวงจรขับให้กับวงจรรขยายกำลังภาค

สุดท้ายมากกว่าที่จะใช้เป็นวงจรรขยายกำลังภาคสุดท้ายเนื่องจากมีประสิทธิภาพต่ำ

Efficiency and power versus collector voltage swing in a Class A amplifier.




รูปที่ 6.3 แสดงประสิทธิภาพและกำลังงานต่อแรงดัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.2 วงจรขยายกำลัง Class B

วงจรขยายกำลัง Class B มีประสิทธิภาพสูงกว่าวงจรขยายกำลัง Class A จึงมักจะใช้เป็นแอมพลิฟายเออร์ภาคสุดท้ายของเครื่องส่งวิทยุแบบ Single Side Band การทำงานของวงจรมักจะคล้ายกับวงจรขยายเสียงซึ่งเป็นแบบ Push-Pull จากทรานซิสเตอร์ แต่ละตัวจะขยายสัญญาณเพียงครึ่ง Cycle (180 องศา)



รูปที่ 6.4 แสดงวงจรขยายกำลัง Class B และรูปคลื่นในวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้าให้ Transistor ทำงานเป็นแหล่งจ่ายกระแสในแต่ละครึ่ง Cycle และหม้อแปลงมีอัตราส่วนรอบ m/n แล้ว กระแสเอาต์พุตจะกำหนดจาก

$$V_o(\theta) = \frac{m I_{cm} R_o \text{Sine}}{n} = V_{om} \text{Sine}$$

เมื่อพิจารณาทางคอลเลคเตอร์ของ Q1 จะมีแรงดันคอลเลคเตอร์เป็น

$$V_{c1}(\theta) = V_{cc} + V_{cm} \text{Sine}$$

และส่วนประกอบที่เป็น AC คือ

$$V_{cm} = \frac{m V_{om}}{n} = \frac{m^2 I_{cm} R_o}{n^2} = I_{cm} R$$

เมื่อ R คือ ความต้านทานที่คร่อมแต่ละครึ่งของขดปฐมภูมิของหม้อแปลงเมื่ออีกครึ่งหนึ่งปล่อยลอย

แรงดันคอลเลคเตอร์ต้องไม่มีค่าเป็นลบ ($V_{cm} < V_{cc}$) ดังนั้นกำลังเอาต์พุต คือ

$$P_o = \frac{V_{cm}^2}{2R} < \frac{V_{cc}^2}{2R} = \frac{V_{cc}^2}{2(m^2/n^2)R_o}$$

กระแสที่หม้อแปลงได้จากแหล่งจ่าย $i_{c_1}(\theta) = I_{cm} |\text{Sine}|$ เป็นผลบวกของกระแสคอลเลคเตอร์ของ Transistor ทั้งสองตัว ดังนั้น


$$I_{dc} = \frac{1}{2\pi} \int_0^\pi i_{c_1}(\theta) d\theta = \frac{2 I_{cm}}{\pi} = \frac{2 V_{cm}}{\pi R}$$

ประสิทธิภาพของวงจร คือ

$$\eta = \frac{P_o}{P_i} = \frac{\pi V_{cm}}{4 V_{cc}} < \frac{\pi}{4} \approx 0.785$$

กำลังสูญเสียใน Transistor ในแต่ละตัว คือ

$$P_{d1}(\text{max}) = P_{d2}(\text{max}) = \frac{V_{cc}^2}{\pi^2 R}$$




รูปที่ 6.5 แสดงประสิทธิภาพและกำลังต่อแรงดัน

ในทางปฏิบัติทั้ง Q1 และ Q2 จะทำให้เกิดความเพี้ยนขณะที่อินพุตมีขนาดเล็กเนื่องจาก Transistor นำกระแสแบบไม่เป็นเชิงเส้นที่เรียกว่า ความเพี้ยนตรงรอยต่อ (Cross Over Distortion) วิธีแก้ไขทำได้โดย ให้แรงดันไบอัสที่ขาเบสจนทำให้ Transistor มีกระแสคอลเลคเตอร์ไหลขณะที่ไม่มีสัญญาณอินพุต กระแสนี้มีขนาดประมาณ 1-10 % ของกระแสคอลเลคเตอร์สูงสุด เนื่องจากกระแสนี้จะทำให้ Transistor นำกระแสมากกว่า 180 องศา ในแต่ละ Cycle ของสัญญาณอินพุต จึงเรียกว่า วงจร Class B แม้ว่าจะใช้ Transistor เพียงตัวเดียวนำกระแสมากกว่า 180 องศา ความเพี้ยนที่เกิดขึ้นก็ยิ่งต่ำกว่า Class C มาก และวงจรมีข้อยุ่งยากน้อย ส่วนเวลาที่ Transistor นำกระแสไม่ครบ Cycle นั้นจำเป็นจะต้องมีวงจรจูนทางเอาต์พุตที่ดีพอและผลจาก ปรากฏการณ์ Fly Wheel Effect ก็จะทำให้สัญญาณเอาต์พุตที่ผ่านวงจรจูนแล้วมีลักษณะเช่นเดียวกับอินพุต สำหรับข้อดีของวงจรแบบ Push-Pull คือ วงจรจะไม่ผลิตฮาร์โมนิคคู่ออกมา

วงจรจ่ายแรงดันไบอัสเพื่อสร้างกระแสเฉื่อย (Quiescent Current) ให้ไหลขณะที่ไม่มีสัญญาณอินพุตต้องสามารถชดเชยการเปลี่ยนแปลงอุณหภูมิของ Transistor ได้อย่างดี โดยเฉพาะในกรณีวงจรขยายกำลังสูงๆ เนื่องจากกระแสเฉื่อย ทำให้ Transistor

ต้องรับภาระการสิ้นเปลือง ซึ่งจะทำให้ตัวมีเมืออุณหภูมิสูงขึ้น และ เมื่ออุณหภูมิสูงก็จะทำให้ กระแสคอลเลคเตอร์ไหลมากขึ้นตามไปด้วย จนอาจเกิดปรากฏการณ์ Thermal Runaway จึงจำเป็นต้องมีการชดเชยการเพิ่มขึ้นของแรงดันที่รอยต่อ (ประมาณ 2 mV/C) ดังรูป 6.6 ซึ่งไดโอดในรูปจะไบอัสด้วยกระแสที่และอุณหภูมิที่เพิ่มขึ้น จะทำให้แรงดันคร่อม ไดโอดลดลง 2 mV/C จึงพอที่จะชดเชยผลการเพิ่มอุณหภูมิที่มีต่อ Transistor ได้



รูปที่ 6.6 แสดงวิธีการชดเชยอุณหภูมิด้วยไดโอด

สำหรับวงจรขยายกำลัง Class A และ AB ที่ใช้อุปกรณ์พวก FET จะไม่มีปัญหา เช่นนี้เพราะ FET มีสัมประสิทธิ์อุณหภูมิเป็นลบนอกจากนี้การไบอัสเกตของ FET ยังทำได้ ง่ายกว่า เนื่องจากไม่ต้องกระแสอินพุท วงจรแบ่งแรงดันก็สามารถก็ใช้ได้ จากรูปที่ 6.4 สัญญาณอินพุทที่ต้องการเพื่อให้วงจรทำงานตามที่วิเคราะห์ทางด้านเอาต์พุท คือ


$$P_{dr} = \left[\frac{I_{cm}}{\beta} \right]^2 \frac{Z_b}{2}$$

เมื่อ β เป็นอัตราขยายกระแสและ Z_b เป็นอิมพีแดนซ์ของ Transistor และ ขดปฐมภูมิของหม้อแปลง T2 จะมีอิมพีแดนซ์


$$R_d = \left[\frac{a}{b} \right]^2 Z_o$$

6.3 วงจรขยายกำลัง Class C

วงจรขยายกำลัง Class C ไม่สามารถแสดงลักษณะวงจรและการวิเคราะห์การทำงานในมาตรฐานได้แบบจำลองซึ่งกำหนดให้แสดงการทำงานของวงจรก็มักมีข้อสมมุติที่เป็นไปได้ยาก และ พารามิเตอร์ของตัวแปรหลายตัวไม่สามารถกำหนดได้ล่วงหน้า วงจรขยายกำลัง Class C ของอุปกรณ์ Solid State Device เช่น ไบโพลาร์ ทรานซิสเตอร์ และฟิลด์เอฟเฟกทรานซิสเตอร์ ก็มีการพัฒนาต่างจากอุปกรณ์พวกหลอด สูญญากาศ การเสนอแบบจำลองการวิเคราะห์ การทำงานของวงจร Class C ในลักษณะต่างๆ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.7 แสดงวงจรขยาย Class C และรูปคลื่นในวงจร

วงจรจะถูกขับให้ทำงานโดยสัญญาณอินพุตซึ่งปรกติจะทำให้ Transistor ทำงานในลักษณะนำกระแสอิมพัลส์และไม่นำกระแส กระแสคอลเลคเตอร์ $i_c(t)$ จะมีลักษณะเป็นพัลส์แคบๆ ความกว้างของพัลส์จะขึ้นอยู่กับมุมในการนำกระแสของ Transistor ซึ่งจะทำให้ Transistor นำกระแสและหยุดนำกระแสในแต่ละช่วงบวกและลบของสัญญาณอินพุตใน 1 Cycle วงจรจึงมีประสิทธิภาพสูงกว่า Class A และ Class B ถ้าสมมุติว่า Transistor ไม่นำกระแสอิมพัลส์ประสิทธิภาพสูงสุดของวงจร คือ

$$\eta_{(max)} = \frac{2y - \sin 2y}{4(\sin y - y \cos y)}$$

โดย $2y$ เป็นมุมในการนำกระแสของ Transistor

ในทางปฏิบัติ Transistor จะทำงานในลักษณะนำกระแสอิมพัลส์ และ หยุดนำกระแส ดังนั้น $i_c(t)$ จะไม่ได้มีเพียงความถี่เดียว แต่จะประกอบด้วยฮาร์โมนิคของสัญญาณอินพุตด้วย



รูปที่ 6.8 แสดงประสิทธิภาพของวงจรต่อมุนการนำกระแสของ Transistor

การทำงานของวงจรสามารถวิเคราะห์ได้โดยวิธีการ Numerical Analysis ซึ่งทำได้โดยการใช้คอมพิวเตอร์วิเคราะห์การทำงานแต่ละช่วง เมื่อรูปคลื่นที่เสถียรก็จะใช้วิธีการ Fourier Transform ของรูปคลื่นในหนึ่ง Cycle ซึ่งจะทำให้ค่าออกมาเป็นแกว่งของเอาท์พุทได้โดยประมาณ

$$P_o \approx 0.625 \frac{V_{eff}^2}{R_1} = 0.625 \frac{(V_{cc} - V_{sat})^2}{R_1}$$

บทที่ 7

Compressor & Limiter

ระบบเครื่องส่ง FM มีความจำเป็นอย่างหนึ่งที่ต้องจำกัดขนาดของสัญญาณที่จะนำเข้าไปทำการมอดูเลตกับคลื่นพาห์ เพราะว่าถ้าหากขนาดของสัญญาณนี้มีมากเกินไปเกินขนาดที่ต้องการแล้วจะทำให้เกิดโอเวอร์มอดูเลชัน (Over Modulation) ขึ้นได้ ผลที่เกิดตามมาคืออาจจะทำให้เกิดความเสียหายให้กับอุปกรณ์เครื่องส่งได้และสัญญาณที่รับได้จากเครื่องรับจะเกิดการเพี้ยน (Distortion) ทั้งยังทำให้เกิด Sideband ไปรบกวนสถานีข้างเคียงได้

7.1 หน้าที่ของวงจร Compressor & Limiter

Limiting Amplifier เป็นอุปกรณ์ที่มีคุณสมบัติในการจำกัดขนาดสัญญาณผลที่ได้รับเมื่อใช้ Limiting Amplifier คือ

1. ทำให้ไม่เกิดการมอดูเลตที่เกินขนาด และยังสามารถกำหนดเดเบอ์เรชั่นด์ของการมอดูเลตได้ตามต้องการ


2. ค่าของ S/N (Signal To Noise Ratio) ของเครื่องส่งจะดีขึ้นเพราะเนื่องจาก Limiting Amplifier จะไม่ยอมให้ขนาดของสัญญาณเกินกว่าค่า Maximum Input Signal

3. ทำให้ไม่เกิด Sideband ไปรบกวนสถานีข้างเคียง

ในระบบเครื่องส่ง มีความจำเป็นที่ต้องจำกัดขนาดสัญญาณเสียงที่จะนำไปทำการมอดูเลตกับคลื่นพาห์ของสถานีส่ง ถ้าหากว่าสัญญาณเสียงที่ทำการมอดูเลตมาแรงเกินขนาดที่ต้องการจะทำให้เกิด Over modulation ขึ้นได้จะทำให้เกิดการเสียหายในการกระจายเสียงเหตุผลที่ต้องจำกัดขนาดของสัญญาณเสียง เนื่องจากสัญญาณเสียงที่จะนำมาทำการมอดูเลตกับเครื่องส่งจะมาจากแหล่งกำเนิดเสียงที่แตกต่างกัน เช่น ไมโครโฟน , เครื่องเล่นแผ่นเสียง , เครื่องเล่นเลเซอร์ดิส , เครื่องเล่นเทป และ โทรทัศน์ จะเห็นว่าระดับของสัญญาณเสียงนั้นแตกต่างกันซึ่งถ้าเราจะนำมาผ่าน Control Concole และปรับอัตราขยายของสัญญาณเสียงจากที่ต่างๆ นั้นก็ได้แต่ระดับเสียงจากแหล่งต่างๆ อาจจะมีแรงบ้างอ่อนบ้าง เช่น ในรายการที่บันทึกเทปซึ่งการบันทึกนั้นอาจจะมีระดับของสัญญาณ

เสียงที่บันทึกมาจากสตูิโอต่างๆไม่แน่นอน ซึ่งถ้าเราจะคอยควบคุมความแรงของสัญญาณที่ Control Concole ตลอดเวลานั้นจะเป็นการลำบากและไม่เป็นตามธรรมชาติ ถ้าไม่มีการควบคุมสัญญาณเสียงที่มาแรงนี้แล้วเครื่องส่งก็จะเกิด Over Modulation และถ้าสัญญาณมาต่ำเกินไปก็จะเกิด Under Modulation ทำให้สัญญาณรบกวนสามารถเข้ามารบกวนได้ง่าย

เพราะเหตุนี้จึงทำให้ต้องมีวงจร Limiting Amplifier เพื่อทำหน้าที่ปรับระดับความแรงของสัญญาณเสียงที่ป้อนให้กับเครื่องส่ง มีความแรงของสัญญาณเสียงที่คงที่ตลอดเวลาโดยการปรับระดับความแรงของสัญญาณเสียงจะเป็นไปอย่างอัตโนมัติ โดยจะจำกัดให้อยู่ในระดับความแรงช่วงหนึ่งถึงแม้ว่าสัญญาณจะเข้ามาแรงก็ตาม ซึ่งความแรงในช่วงนี้จะทำให้การส่งสัญญาณเป็นไปอย่างปกติ ตามมาตรฐาน FCC



BLOCK DIAGRAM

FM STEREO TRANSMITTER

รูปที่ 7.1 แสดง Block Diagram Compressor&Limiter ในระบบเครื่องส่ง FM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 8

สรุปการวิจัยและข้อเสนอแนะ

จากการวิจัย และ ทดลอง เครื่องส่งเอฟเอ็มสเตอริโอมีลติเพล็กซ์ ในส่วนของภาค Stereo Encoder สามารถสร้างสัญญาณที่เข้ารหัสแล้วเครื่องรับสามารถแยก Channel ซ้าย ขวา ได้อย่างชัดเจน แต่ก็ยังมี Cross Talk อยู่บ้างเล็กน้อย ซึ่งอาจจะขึ้นกับ ตัว IC Analog Switch มีคุณภาพที่ไม่ดีพอ รวมทั้ง การปรับอัตราส่วนของสัญญาณ L-R , L+R และ Pilot Tone ที่ยังไม่ดีพอ เพราะ ในการปรับอัตราส่วนของสัญญาณเหล่านี้ เราใช้เพียง Variable Resister (VR) แบบ เกือกม้าธรรมดา ทำให้การปรับอาจจะไม่ละเอียดเท่าที่ควร และ จุดที่สำคัญที่ทำให้มีผลต่อการแยก Channel ซ้าย ขวา มาก คือ การปรับเฟสของสัญญาณ Pilot 19 KHz เพราะถ้าเฟสของสัญญาณไม่ได้ก็จะทำให้ สัญญาณนั้นไม่เกิดการแยก Channel จากการปรับ VR ของวงจรเลื่อนเฟส จะมีช่วงเฟสเล็กน้อยเท่านั้น ที่ทำให้เกิดการแยก Channel เพราะฉะนั้นควรใช้ VR ที่ปรับละเอียดจะทำให้ได้การแยก Channel ที่ชัดเจนยิ่งขึ้น การแยก Channel สามารถสลับ Channel กันได้ โดยการสลับสัญญาณ Q และ /Q 38 KHz ที่ไปควบคุม Analog Switch คุณภาพของเสียงจะมีผลมากในภาคนี้จากการทดลอง ใช้ IC เบอร์ LF 351 ซึ่งเป็น IC Op Amp ที่ใช้ในย่านความถี่แบบกว้างๆ มาเป็นเบอร์ CA 3140 ซึ่งใช้ในย่านความถี่เสียง ผลปรากฏว่าจะให้คุณภาพของเสียงดีขึ้นทางความถี่ต่ำ

ภาค FM Modulator เราสามารถสร้างวงจร Oscillator 107.5 MHz เพื่อนำไปใช้เป็นความถี่คลื่นพาห้ได้จาก วงจรโคพิทโคยท์ FET ดังรูป 5.3 เพื่อให้ความถี่คงที่เราจะใช้หลักการ PLL โดยมีหาร N (Prescaler) เข้าช่วย จะทำให้เราไม่ต้องสร้างความถี่อ้างอิงให้มี ความถี่สูงเท่ากับ 107.5 MHz เราสามารถเปลี่ยนความถี่ของคลื่นพาห้ได้โดยการเปลี่ยนค่าวงจรหาร N ตรงจุดนี้เราสามารถตรวจสอบได้ว่า PLL นั้น Locked จริงหรือไม่ แต่ต้องไม่เปลี่ยนค่า วงจรหารจนมากเกินไปจนทำให้เกิดการหลุดจาก Locked ซึ่งตรวจสอบได้จาก ขา 1 ของ 74HC4046 (PD TTL) หรือ 4046 ในกรณีที่ เป็น CMOS สัญญาณที่ถูกเข้ารหัส Stereo รวมกันมาเป็น Composite Signal ก็ให้นำมา Modulate ที่ภาคนี้เราจะใช้ VR เป็นตัวปรับความแรงของสัญญาณที่เข้าไป Modulate ถ้าสัญญาณแรงเกินไปก็จะเกิดการ Over Modulate การ Modulate ในภาคนี้จะเป็นแบบ Direct Modulation

ในส่วนของภาคขยาย (Power Amplifier) ก็ใช้วงจรขยาย Class C ซึ่งก็เหมือนกับ ภาคขยายความถี่ R.F.ธรรมดาทั่วไปโดยใช้ Power Amp ประมาณ 10 Watt ถ้า Power ของ ภาคขยายเพิ่มขึ้น ก็จะทำให้สามารถส่งได้ไกลขึ้น แต่จะต้องดูด้วยว่า Power Amp ชุดนั้นต้องการสัญญาณมา Drive ขนาดเท่าใด เพราะถ้านำสัญญาณที่มา Drive ไม่แรงพอก็จะทำให้เรา ไม่ได้ Power ตามที่เราต้องการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เอกสารอ้างอิง

- 1 W.F. Egan , Frequency Synthesis by Phase Lock , Wiley ,
New York , 1981
- 2 J. Smith , Modern Communication Circuit , Mc Graw-Hill ,
New York , 1986
- 3 J.K. Hardy , High Frequency Circuit Design , Reston ,
Viginig , 1979
- 4 สุชาติ กังวารจิตต์ , เครื่องรับส่งวิทยุและระบบวิทยุสื่อสาร , บ.ซีเอ็ดชูเคชั่นจำกัด ,
พ.ศ.2521
- 5 เจน สงสมพันธ์ , เทคโนโลยีอิเล็กทรอนิกส์ 2 , บ.เอคิสัน เพรส โปรดักส์ ,
พ.ศ.2537
- 6 ชื่น กุ้ววรรณ , ทฤษฎีและการใช้งานอิเล็กทรอนิกส์ , บ.ซีเอ็ดชูเคชั่น ,
พ.ศ.2521
- 7 กฤดากร กล่อมการ , การออกแบบระบบส่งข้อมูลในช่องสัญญาณการกระจายเสียงแบบ FM ,
วิทยานิพนธ์มหาวิทยาลัยวิศวกรรมศาสตร์ ส.จ.ล. , พ.ศ.2536

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




BLOCK DIAGRAM
FM STEREO TRANSMITTER

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




DIGITAL STEREO GENERATOR
[DSM]

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานทางการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ซ้ำโดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




OSCILLATOR 456 KHZ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




OSCILLATOR 19KHZ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




DIVIDER CIRCUIT

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



STEREO ENCODER


เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





FM MOD. CIRCUIT

| | | |
|-------|-----------------|-------|
| Size | Document Number | REV |
| A | | |
| Date: | April 18, 1994 | Sheet |
| | | of |



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ... ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**CD54/74HC40102, CD54/74HCT40102
CD54/74HC40103, CD54/74HCT40103**

High-Speed CMOS Logic



FUNCTIONAL DIAGRAM

8-Stage Synchronous Down Counters

40102 - 2-Decade BCD Type
40103 - 8-Bit Binary Type

Type Features:

- Synchronous or asynchronous preset
- Cascadable in synchronous or ripple mode

Family Features:

- Fanout (Over Temperature Range):
Standard Outputs - 10 LSTTL Loads
Bus Driver Outputs - 15 LSTTL Loads
- Wide Operating Temperature Range
CD74HC/HCT: -40 to +85°C
- Balanced Propagation Delay and Transition Times
- Significant Power Reduction Compared to LSTTL Logic ICs
- Alternate Source is Philips/Signetics
- CD54HC/CD74HC Types:
2 to 6 V Operation
High Noise Immunity: $N_{HL} = 30\%$, $N_{HH} = 30\%$ of V_{CC} .
@ $V_{CC} = 5 V$
- CD54HCT/CD74HCT Types:
4.5 to 5.5 V Operation
Direct LSTTL Input Logic Compatibility
 $V_{IL} = 0.8 V$ Max., $V_{IH} = 2 V$ Min
CMOS Input Compatibility
 $I_i = 1 \mu A$ @ V_{OL}, V_{OH}

The RCA CD54/74HC40102, 40103 and CD54/74HCT40102, 40103 are manufactured with high speed silicon gate technology and consist of an 8 stage synchronous down counter with a single output which is active when the internal count is zero. The 40102 is configured as two cascaded 4 bit BCD counters, and the 40103 contains a single 8-bit binary counter. Each type has control inputs for enabling or disabling the clock, for clearing the counter to its maximum count, and for presetting the counter either synchronously or asynchronously. All control inputs and the \overline{TC} output are active-low logic.

In normal operation, the counter is decremented by one count on each positive transition of the CLOCK (CP). Counting is inhibited when the \overline{TE} input is high. The \overline{TC} output goes low when the count reaches zero if the \overline{TE} input is low, and remains low for one full clock period.

When the \overline{PE} input is low, data at the P0-P7 inputs are clocked into the counter on the next positive clock transition regardless of the state of the \overline{TE} input. When the \overline{TL} input is low, data at the P0-P7 inputs are asynchronously forced into the counter regardless of the state of the \overline{PE} , \overline{TE} , or CLOCK inputs. Input P0-P7 represent two 4 bit BCD words for the 40102 and a single 8-bit binary word for the 40103. When the \overline{MR} input is low, the counter is asynchronously cleared to its maximum count (99₁₀ for the 40102 and 255₁₀ for the 40103) regardless of the state of any other input. The precedence relationship between control inputs is indicated in the truth table.

If all control inputs except \overline{TE} are high at the time of zero count, the counters will jump to the maximum count, giving a counting sequence of 100 or 256 clock pulses long.

The 40102 and 40103 may be cascaded using the \overline{TE} input and the \overline{TC} output, in either a synchronous or ripple mode.

These circuits possess the low power consumption usually associated with CMOS circuitry, yet have speeds comparable to low power Schottky TTL circuits and can drive up to 10 LSTTL loads.

The CD54HC40102, 40103, and CD54HCT40102, 40103 are supplied in 16-lead hermetic dual-in-line ceramic packages (F suffix). The CD74HC40102, 40103 and CD74HCT40102, 40103 are supplied in 16-lead dual-in-line plastic packages (E suffix) and in 16-lead dual-in-line surface mount plastic packages (M suffix). Both types are also available in chip form (H suffix).

CD54/74HC40102, CD54/74HCT40102 CD54/74HC40103, CD54/74HCT40103

MAXIMUM RATINGS, Absolute-Maximum Values.

| | |
|--|--------------------------------------|
| DC SUPPLY-VOLTAGE, (V _{CC}) (Voltages referenced to ground) | -0.5 to +7 V |
| DC INPUT DIODE CURRENT, I _{in} (FOR V _{in} = -0.5 V OR V _{in} = V _{CC} + 0.5V) | 120mA |
| DC OUTPUT DIODE CURRENT, I _{om} (FOR V _o = -0.5 V OR V _o = V _{CC} + 0.5V) | 120mA |
| DC DRAIN CURRENT, PER OUTPUT (I _o) (FOR -0.5 V ≤ V _o ≤ V _{CC} + 0.5V) | 125mA |
| DC V _{CC} OR GROUND CURRENT (I _{CC}) | 150mA |
| POWER DISSIPATION PER PACKAGE (P _o) | |
| For T _A = -40 to +60°C (PACKAGE TYPE E) | 500 mW |
| For T _A = +60 to +85°C (PACKAGE TYPE E) | Derate Linearly at 8 mW/°C to 300 mW |
| For T _A = -55 to +100°C (PACKAGE TYPE F, H) | 500 mW |
| For T _A = +100 to +125°C (PACKAGE TYPE F, H) | Derate Linearly at 8 mW/°C to 300 mW |
| For T _A = -40 to +70°C (PACKAGE TYPE M) | 400 mW |
| For T _A = +70 to +125°C (PACKAGE TYPE M) | Derate Linearly at 6 mW/°C to 70 mW |
| OPERATING TEMPERATURE RANGE (T _A) | |
| PACKAGE TYPE F, H | -55 to +125°C |
| PACKAGE TYPE E, M | -40 to +85°C |
| STORAGE TEMPERATURE (T _{stg}) | -65 to +150°C |
| LEAD TEMPERATURE (DURING SOLDERING) | |
| At distance 1/16 + 1/32 in (1.59 + 0.79 mm) from case for 10 s max | +265°C |
| Unit inserted into a PC Board (min. thickness 1/16 in, 1.59 mm) with solder contacting lead tips only | +300°C |

RECOMMENDED OPERATING CONDITIONS:

For maximum reliability, nominal operating conditions should be selected so that operation is always within the following ranges:

| CHARACTERISTIC | LIMITS | | UNITS |
|--|--------|-----------------|-------|
| | MIN. | MAX. | |
| Supply-Voltage Range (For T _A = Full Package Temperature Range) V _{CC} | | | |
| CD54/74HC Types | 2 | 6 | V |
| CD54/74HCT Types | 4.5 | 5.5 | V |
| DC Input or Output Voltage V _i , V _o | 0 | V _{CC} | V |
| Operating Temperature T _A : | | | |
| CD74 Types | -40 | +85 | °C |
| CD54 Types | -55 | +125 | °C |
| Input Rise and Fall Times, t _r , t _f | | | |
| at 2 V | 0 | 1000 | ns |
| at 4.5 V | 0 | 500 | ns |
| at 6 V | 0 | 400 | ns |

*Unless otherwise specified, all voltages are referenced to Ground.

TRUTH TABLE

| CONTROL INPUTS | | | | PRESET MODE | ACTION |
|----------------|----|----|----|----------------|--|
| MR | PL | PE | TE | | |
| 1 | 1 | 1 | 1 | Synchronous | Inhibit Counter |
| 1 | 1 | 1 | 0 | | Count Down |
| 1 | 1 | 0 | X | | Preset On Next Positive Clock Transition |
| 1 | 0 | X | X | Asynchronously | Preset Asynchronously |
| 0 | X | X | X | | Clear to Maximum Count |

Notes:

- 0 - Low Level
1 - High Level
X - Don't Care
- Clock Connected to Clock Input
- Synchronous operation: Changes Occur on Negative-to-Positive Clock Transitions.
- Load Inputs: 40102 BCD: MSD = P7, P6, P5, P4 (P7 is MSD)
LSD = P3, P2, P1, P0 (P3 is MSR)
40103 Binary: MSB = P7, LSB = P0

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตเห็นไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CD54/74HC40102, CD54/74HCT40102 CD54/74HC40103, CD54/74HCT40103

| | | |
|----------------|---------------------|------------|
| | CD54/74HC | CD54/74HCT |
| Input Level | V _{CC} | 3 V |
| V _s | 0.5 V _{CC} | 1.3 V |

1. Input on times, propagation delay times, setup and hold times, and removal times




Fig. 3 - Timing diagram for HC/HCT40102 and HC/HCT40103

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCL4066B




CMOS QUAD ANALOG SWITCH

FEATURES

- ◆ Transmission or Multiplexing of Analog or Digital Signals
- ◆ 80Ω Typical ON-Resistance for 15-Volt operation
- ◆ Switch ON-Resistance Matched to within 5Ω over 15-Volt Signal-Input Range
- ◆ ON-Resistance Flat over Full Peak-to-Peak Signal Range
- ◆ High Degree of Linearity:
 $< 0.5\%$ Distortion (typ) @ $f_{is} = 1\text{kHz}$,
 $V_{is} = 5\text{V}_{p-p}$, $V_{DD} - V_{SS} \geq 10\text{V}$, $R_L = 10\text{k}\Omega$
- ◆ Extremely Low OFF switch Leakage Resulting in very Low Offset Current and High Effective OFF Resistance:
 10pA (typ) @ $V_{DD} - V_{SS} = 10\text{V}$, $T_A = 25^\circ\text{C}$
- ◆ Extremely High Control Input Impedance (Control Circuit Isolated from Signal Circuit):
 $10^{12}\Omega$ (typ)
- ◆ Low Crosstalk between Switches:
 -50dB (typ) @ $f_{is} = 0.9\text{MHz}$, $R_L = 1\text{k}\Omega$
- ◆ Matched Control-Input to Signal-Output Capacitance Reduces Output Signal Transients
- ◆ Frequency Response, Switch ON = 40MHz (typ)

DESCRIPTION

The SCL4066B is a Quad Bilateral Switch intended for the transmission or multiplexing of analog or digital signals. It is pin-for-pin compatible with the SCL4016B, but exhibits a much lower ON-resistance. In addition, the ON-resistance is relatively constant over the full input signal range. The SCL4066 consists of four independent bilateral switches. A single control signal is required per switch. Both the P and the N device in a given switch are biased ON or OFF simultaneously by the control signal. As shown below, the gate of the N-channel device on each switch is either tied to the input when the switch is ON or to V_{SS} when the switch is OFF. This configuration minimizes the variation of the switch-transistor threshold



RECOMMENDED OPERATING CONDITIONS


For maximum reliability:

| | | | |
|-----------------------|-------------------|-------------|-----|
| DC Supply Voltage | $V_{DD} - V_{SS}$ | 3 to 15 | Vdc |
| Operating Temperature | T_A | -55 to +125 | °C |
| C, D, F, H Device | | -40 to +85 | °C |
| E Device | | | |


voltage with input-signal, and thus keeps the ON-resistance low over the full operating range.

The advantages over single-channel switches include peak input-signal voltage swings equal to the full supply voltage, and more constant ON-impedance over the input-signal range. For sample-and-hold applications, however, the SCL4016 is recommended.


SCHEMATIC DIAGRAM (one of four switches)




LOGIC DIAGRAM




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




Typical channel ON resistance vs. signal voltage for three values of supply voltage (V_{DD}-V_{SS})




Typical ON characteristics for 1 of 4 channels.




Typ. switch frequency response - switch "ON"



Typ. feedthru vs. freq. - switch "OFF"



Typ. crosstalk between switch circuits in the same package




Test circuit, crosstalk-control input to signal output

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


SPECIAL CONSIDERATIONS – SCL4066B

1. In applications where separate power sources are used to drive V_{DD} and the signal inputs, the V_{DD} current capability should exceed V_{DD}/R_L (R_L = effective external load of the 4 SCL4066B bilateral switches). This provision avoids any permanent current flow or clamp action on the V_{DD} supply when power is applied or removed from SCL4066B.
2. In certain applications, the external load-resistor current may include both V_{DD} and signal-line components. To avoid drawing V_{DD} current when switch current flows into terminals 1, 4, 8, or 11, the voltage drop across the bidirectional switch must not exceed 0.8 volt (calculated from R_{ON} values shown). No V_{DD} current will flow through R_L if the switch current flows into terminals 2, 3, 9, or 10. Failure to observe this condition may result in distortion of the signal.

APPLICATIONS INFORMATION



Basic Switch Functions using the SCL4066B



Active Low Pass Filter with Digitally Selected Break Frequency

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DS8629 120 MHz Divide-by-100 Prescaler

General Description



The DS8629 is a fixed ratio counter combining ECL and Low Power Schottky technology on a single monolithic substrate. This provides high frequency capability and TTL compatibility. A single 5.2V $\pm 10\%$ supply is needed.

The device can be operated in a single-ended or differential input mode, with the signal source typically capacitively coupled to the input. An input amplifier is included to allow use of extremely small amplitude, high frequency signals. The output of the device is a square wave of frequency $f_{OUT} = f_{IN}/100$ for the DS8629. The output is standard Low Power Schottky.

Features

- High Frequency, dc—120 MHz—small input amplitude
- Sine wave input $30 \text{ MHz} < f_{IN} < 120 \text{ MHz}$
- TTL compatible output
- May be used with TTL input
- Single supply operation $5.2\text{V} \pm 10\%$
- Single ended or differential input modes
- Positive or negative-edge triggered
- Count down sequence avoids broadcast FM IF harmonics


Logic and Connection Diagrams



Order Number DS8629N
See NS Package Number N08E

Typical Applications

High Frequency—Single-Ended Input



*R_TERM is the termination impedance

Absolute Maximum Ratings (Note 1)

Specifications for Military/Aerospace products are not contained in this datasheet. Refer to the associated reliability electrical test specifications document.

| | |
|---------------------------------------|-----------------|
| Supply Voltage | 7V |
| Input Voltage | 5V |
| Output Voltage | 5.5V |
| Storage Temperature Range | -65°C to +150°C |
| Lead Temperature (Soldering, 10 sec.) | 300°C |

Operating Conditions

| | | | |
|-----------------------------|------|------|-------|
| | Min | Max | Units |
| Supply Voltage (V_{CC}) | 4.68 | 5.72 | V |
| Temperature (T_A) | 0 | +70 | °C |

Electrical Characteristics (Notes 2 and 3)

| Symbol | Parameter | Conditions | Min | Typ | Max | Units |
|----------------|--|--|-------------------|-----|------|-------------|
| $V_{NI(10-0)}$ | Input Voltage (Peak-To-Peak) | Single-Ended ≥ 120 MHz | 200 | | 1000 | mV |
| $V_{NI(10-0)}$ | Input Voltage (Peak-To-Peak) | Differential ≥ 120 MHz | 100 | | 1000 | mV |
| f_{SINE} | Input Frequency with Sine Wave | $V_{IN} = 600$ mV _{p-p} | 30 | | 120 | MHz |
| f_{TTL} | Input Frequency with TTL Input | | 0 | | 120 | MHz |
| dV | Minimum Slew Rate of Square Wave Input | $V_{IN} = 600$ mV _{p-p} | | | 100 | V/ μ s |
| V_{OH} | Logical "1" Output Voltage | $V_{CC} = \text{Min}, I_{OH} = -10 \mu\text{A}$ $V_{CC} = \text{Min}, I_{OH} = -400 \mu\text{A}$ $V_{CC} = \text{Min}, I_{OH} = -1.6 \text{ mA}$ | 2.9 2.4 2.0 | | | V V V |
| I_{CS} | Output Short-Circuit Current | $V_{CC} = \text{Max}$ | -10 | | -40 | mA |
| V_{OL} | Logical "0" Output Voltage | $V_{CC} = \text{Min}$ $I_{OL} = 8 \text{ mA DS8629}$ | | | 0.5 | V |
| I_{CC} | Supply Current | $V_{CC} = \text{Max}$ DS8629 | | 90 | 135 | mA |
| Z_{IN} | Input Impedance | $V_{IN} = 0.1$ V _{p-p} to 1 V _{p-p} Freq. = 120 MHz | 100 | 200 | 350 | Ω |

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. They are not meant to imply that the device should be operated at these limits. The table of "Electrical Characteristics" provides conditions for actual device operation.

Note 2: Unless otherwise specified, min/max limits apply across the 0°C to 70°C range. All typical values are for $T_A = 25^\circ\text{C}$ and $V_{CC} = 5.2\text{V}$.

Note 3: All currents into device pins shown as positive, out of device pins negative, all voltage referenced to ground unless otherwise noted. All values shown as max or min on absolute value basis.

Application Hints

OPERATING NOTES

Two ground and two V_{CC} connections are provided separating the ECL and buffer/amplifier stages from the TTL section, isolating the noise transients inherent in the TTL structure. In most cases, shorting the two grounds externally to a good ground plane and the V_{CC} 's to a wide V_{CC} bus will provide sufficient isolation. All components used in the circuit layout should be suitable for the frequencies involved and leads should be kept short to minimize stray inductance. A well by-passed voltage source should be used.


The signal source is usually capacitively coupled to the input. At higher frequencies a 0.01 μF input capacitor (C1) is usually sufficient, with larger values used at the lower frequencies. If the input signal is likely to be interrupted, it may be desirable to connect a 100 k Ω resistor between one input and ground to stabilize the device. In the single-ended mode, it is preferable to connect the resistor to the unused input. In the differential mode, the resistor can be connected to either input. The addition of the 100 k Ω pull-down resistor causes a loss of input sensitivity, but prevents circuit oscillations under no signal (open circuit) conditions. In addition, in the single ended mode, a capacitor of 0.01 μF (C2) should

be connected between the unused input and the ground plane to provide a good high frequency bypass. The capacitor should be made larger for lower frequencies.


The input waveform may be sinusoidal, but below about 30 MHz the operation of the circuit becomes dependent on the slew rate of the input rather than amplitude. A square wave input with a slew rate of greater than 100 V/ μ s will permit correct operation down to lower frequencies, provided the proper input coupling capacitor is provided. If it is desired to use a TTL input signal source, the unused input should have a 10 k Ω resistor added to ground and the input coupling capacitor should be eliminated with the TTL source dc coupled to the input.

The device can be used in phase-locked loop applications such as FM radio or other communications bands to pre-scale the input frequency down to a more usable level. A digital frequency display system can also be derived separately or in conjunction with a phase-locked loop, and it can extend the useful range of many inexpensive frequency counters to 160 MHz (typically).

Input Configuration



Output Configuration



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้มาใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

LINEAR INTEGRATED CIRCUITS

TYPES μ A741M, μ A741C GENERAL-PURPOSE OPERATIONAL AMPLIFIERS

BULLETIN NO. DLS 11363, NOVEMBER 1970—REVISED OCTOBER 1979

- Short-Circuit Protection
- Offset-Voltage Null Capability
- Large Common-Mode and Differential Voltage Ranges
- No Frequency Compensation Required
- Low Power Consumption
- No Latch-up


description

The μ A741 is a general-purpose operational amplifier featuring offset-voltage null capability.

The high common-mode input voltage range and the absence of latch-up make the amplifier ideal for voltage-follower applications. The device is short-circuit protected and the internal frequency compensation ensures stability without external components. A low-value potentiometer may be connected between the offset null inputs to null out the offset voltage as shown in Figure 2.


The μ A741M is characterized for operation over the full military temperature range of -55°C to 125°C ; the μ A741C is characterized for operation from 0°C to 70°C .

schematic



Resistor values shown are nominal

terminal assignments



NC—No Internal connection