การเข้ารหัสสัญญาณวีดิโอ

VIDEO SCRAMBLE

โดย

นางสาวพิธพร ตลับเพชร

นางสาวละมัย ลาภศิริโสภา

วัน เดือน ปี 19 ม.ค. 2539

เลขทะเบียน 034978

เลขเรียกหนังสือ T 57.2 ท6

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิควกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2537

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

034978

การเข้ารหัสสัญญาณวีดิโอ

VIDEO SCRAMBLE

โดย

นางสาวพิธพร ตลับเพชร 34105242

นางสาวละมัย ลาภศิริโสภา 34105294

อาจารย์ที่ปรึกษา

ผศ.สมยศ จุณณะปิยะ

ปริญญานิพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2537

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญานิพนธ์ปีการศึกษา 2537

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง การเข้ารหัสสัญญาณวีดิโอ

ผู้จัดทำ

1. นางสาวพิธพร ตลับเพชร
2. นางสาวละมัย ลาภศิริโสภา

.....อาจารย์ที่ปรึกษา

(ผศ. สมยศ จุณณะปิยะ)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อ	
สารบัญรูป	
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการ	2
2.1 ทฤษฎีเบื้องต้นของโทรทัศน์	2
2.2 เทคนิคการสแครมบลิ้ง	8
2.3 แนวความคิดและลักษณะสัญญาณเทเลเท็กซ์	16
2.4 ไมโครคอนโทรลเลอร์ตระกูล 51	19
บทที่ 3 การออกแบบและการสร้าง	47
บทที่ 4 การทดลองและผลการทดลอง	61
บทที่ 5 บทวิจารณ์และบทสรุป	68
บทที่ 6 แนวทางการพัฒนาต่อไป	69
ภาคผนวก	
โฟลว์ชาร์ท (FLOWCHART) การทำงานของโปรแกรม	
โปรแกรมการทำงาน	
ขั้นตอนการใช้งานเครื่องวีดิโอสแครมเบิ้ล	
ดาต้าชีสท์ (DATA SHEET)	
กิตติกรรมประกาศ	
หนังสืออ้างอิง	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

	หน้า
รูป 2.1-1 การสแกนจากซ้ายไปขวาและบนลงล่าง	6
รูป 2.1-2 การสแกนไขว้กัน	6
รูป 2.1-3 รูปร่างของสัญญาณซิงค์	7
รูป 2.1-4 ลักษณะของสัญญาณรวมเบื้องต้น	7
รูป 2.1-4ก)ระยะเวลาที่มีสัญญาณแบล้งกิ้งทางแนวนอน	7
รูป 2.1-4ข)ระยะเวลาที่มีสัญญาณแบล้งกิ้งทางแนวตั้ง	8
รูป 2.2-1 แสดงผลของการกลับสัญญาณวีดิโอ	13
รูป 2.2-2 แสดงผลของการแทนสัญญาณซิงค์	14
รูป 2.2-3 แสดงผลของ Active Inversion	14
รูป 2.2-4 แสดงผลของการตัดและกลับข้าว	14
รูป 2.2-5 แสดงผลของการตัดและหมุน	15
รูป 2.2-6 แสดงผลของ Line Shuffle	15
รูป 2.2-7 แสดงผลของการเลื่อน Sinewave Synch	15
รูป 2.2-8 แสดงผลของการเลื่อน Pulse Synch	16
รูป 2.3 แสดงการฝากสัญญาณเทเลเท็กซ์ไปกับสัญญาณภาพ	19
รูป 2.4-1 ตารางของไมโครคอนโทรลเลอร์แบบชิพเดี่ยวในตระกูล 51	20
รูป 2.4-2 ไดอะแกรมโครงสร้างของ 8051	22
รูป 2.4-3 สถาปัตยกรรมภายในของ 8051	24
รูป 2.4-4 ไดอะแกรมขาของ 8051 แบบดิพ	24
รูป 2.4-5 โครงสร้างของพอร์ท 0	25
รูป 2.4-6 โครงสร้างของพอร์ท 1	26
รูป 2.4-7 โครงสร้างของพอร์ท 2	26
รูป 2.4-8 โครงสร้างของพอร์ท 3	27
รูป 2.4-9 แผนภูมิหน่วยความจำของ 8051	29
รูป 2.4-10 รีจีสเตอร์ฟังก์ชั่นพิเศษ	31
รูป 2.4-11 รีจีสเตอร์ SCON	34
รูป 2.4-12 รีจีสเตอร์ TMOD	37
รูป 2.4-13 รีจีสเตอร์ TCON	38

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน้า

รูป 2.4-14 แหล่งกำเนิดสัญญาณการขัดจังหวะ 39
รูป 2.4-15 Interrupt Enable Register 40
รูป 2.4-16 Interrupt Priority Register 42
รูป 2.4-17 รีจีสเตอร์ PCON 43
รูป 2.4-18 Power และ Idle Mode 44
รูป 2.4-19 ไดอะแกรมเวลาของการตอบสนองการขัดจังหวะ 45

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การเข้ารหัสสัญญาณวีดิโอ

นส.พิธพร ตลับเพชร
นส.ละมัย ลาภศิริโสภา

อาจารย์ที่ปรึกษา
ผศ.สมยศ จุณณะปิยะ
ปีการศึกษา 2537 ภาคเรียนที่ 2

บทคัดย่อ

การเข้ารหัสสัญญาณวีดิโอ เป็นวิธีการที่พัฒนาขึ้นมาเพื่อป้องกันข้อมูลที่เป็นความลับจากบุคคลภายนอกที่ไม่เกี่ยวข้อง นิยมใช้ในระบบการสื่อสารทั่วๆ ไปเพราะมีค่าใช้จ่ายต่ำ การเข้ารหัสสัญญาณวิดีโอนี้ทำได้หลายวิธี เช่น การกลับสัญญาณวิดีโอ,การแทนสัญญาณซิงค์,การตัดและการกลับขั้ว,การตัดและการหมุน เป็นต้น ซึ่งในโครงงานนี้เราใช้การเข้ารหัสสัญญาณแบบซายน์เวฟสแครมบลิ้งซึ่งเป็นวิธีการเข้ารหัสสัญญาณวิดีโอที่กำลังนิยมใช้ในปัจจุบันและมีความสามารถในการรักษาความปลอดภัยของข้อมูลได้ในระดับปานกลาง

Abstract

Video Scrambling is the method that developed for use in video encoding. It protect your information from person who has not concerning with this information. It can use in common communication system which have lower cost. Video encoding method have many form such as video inversion , synch replacement , cut and invert cut and rotate. But in this project we use sinewave scrambling method that is currently popular and have medium security.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1
บทนำ

เนื่องจากในยุคปัจจุบันนี้ได้เริ่มเข้าสู่ยุคของสารสนเทศ ซึ่งมีการติดต่อและส่งข่าวสารข้อมูลต่างๆ อย่างมากมาย ทั้งที่อยู่ในรูปแบบของสัญญาณภาพ สัญญาณเสียง และที่อยู่ในรูปแบบของข้อมูล โดยในทางธุรกิจอาจเป็นการติดต่อกันระหว่างบริษัทในเครือ หรือติดต่อกับบริษัทคู่ค้า หรือแม้แต่จะเป็นการให้บริการข่าวสาร ความบันเทิงต่างๆ ต่อบุคคลหรือกลุ่มคนที่ต้องการเท่านั้น เพราะข่าวสารที่ส่งนั้นเป็นความลับ จึงต้องมีการป้องกันข้อมูลข่าวสารจากบุคคลภายนอกที่ไม่เกี่ยวข้อง แต่การป้องกันนี้จะใช้ระบบการสื่อสารที่มีลักษณะพิเศษเฉพาะตัวที่แตกต่างจากระบบทั่วๆ ไปนั้นจะทำให้เสียค่าใช้จ่ายสูงมากเพราะต้องมีการออกแบบมาเฉพาะและอุปกรณ์ก็หาได้ลำบาก ดังนั้นจึงได้มีการพัฒนาวิธีการในการป้องกันข้อมูลข่าวสารเพื่อให้สามารถใช้กับระบบสื่อสารทั่วๆ ไปได้โดยจะเน้นไปที่การเปลี่ยนแปลงข้อมูลหรือสัญญาณที่เกี่ยวข้องแทน นั่นก็คือการเปลี่ยนแปลงข้อมูลให้อยู่ในอีกรูปแบบหนึ่งซึ่งไม่สามารถจะรับรู้ข้อมูลได้ด้วยระบบปกติ หรือกล่าวได้ว่าข้อมูลได้มีการเข้ารหัส (Encode) แล้ว การที่จะรับรู้ข้อมูลนั้นเราจะต้องมีการถอดรหัสข้อมูล (Decode) ก่อนซึ่งวิธีการนี้จะเสียค่าใช้จ่ายน้อยกว่ามากเพราะเราเพียงเพิ่มส่วนเข้ารหัสที่ภาคส่งและเพิ่มส่วนถอดรหัสที่ภาครับเท่านั้น

การเปลี่ยนแปลงข้อมูลเพื่อให้อยู่ในอีกรูปแบบหนึ่งซึ่งไม่สามารถรับรู้ข้อมูลได้และสามารถเปลี่ยนกลับมาให้อยู่ในรูปแบบที่สามารถรับรู้ได้นี้ เราเรียกการเปลี่ยนแปลงข้อมูลไป (เข้ารหัส)ว่าการสแครมบลิ้ง(Scrambling)และเรียกการเปลี่ยนแปลงข้อมูลกลับ(ถอดรหัส)ว่าการดีสแครมบลิ้ง(Descrambling)

ในโครงงานนี้เราใช้การเข้ารหัสสัญญาณวีดิโอแบบซายน์เวฟสแครมบลิ้ง (Sinewave Scrambling) โดยเราจะผสมสัญญาณซายน์ซึ่งสร้างจากไมโครคอนโทรลเลอร์ 8032 เข้ากับสัญญาณวีดิโอ ทำให้ภาพที่ได้จากการผสมมีลักษณะผิดเพี้ยนไปจากเดิม และเพื่อเป็นการเพิ่มความปลอดภัยให้กับระบบเราจึงสร้างสัญญาณซายน์ขึ้นมา 3 ความถี่เพื่อผสมกับสัญญาณภาพซึ่งแต่ละความถี่เราจะกำหนดโค้ด (Code) ให้มัน เมื่อทางด้านรับทำการถอดโค้ดออกมาได้ก็จะรู้ว่าเราส่งสัญญาณซายน์ความถี่ใดมา แล้วจึงทำการถอดรหัสสัญญาณวีดิโอ (Descrambling) ด้วยวิธีเดียวกันคือซายน์เวฟดีสแครมบลิ้ง (Sinewave Descrambling) จึงจะสามารถรับสัญญาณภาพได้เหมือนเดิม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2
ทฤษฎีและหลักการ

2.1 ทฤษฎีเบื้องต้นของโทรทัศน์

หลักการสแกนของโทรทัศน์

ภาพบนจอของหลอดภาพของเครื่องรับโทรทัศน์ทั่วไปจะประกอบด้วยเส้นขวางเล็กๆในแนวนอนเป็นจำนวนมาก ซึ่งแต่ละเส้นเหล่านี้มีทั้งส่วนที่ดำสนิทหรือมีสีเข้ม ส่วนที่ดำจางหรือมีสีจางและส่วนที่สว่างมากปะปนกันอยู่ เส้นขวางเล็ก ๆ ในแนวนอนเหล่านี้ มีชื่อเรียกว่า เส้นสแกน เส้นเหล่านี้ประกอบไปด้วยจุดเล็ก ๆ ซึ่งมีทั้งมืดและสว่างปะปนกันอยู่ ภาพที่ปรากฏบนจอหลอดภาพคือส่วนประกอบของภาพ (Piguret Element) ซึ่งมีส่วนสัมพันธ์กับความละเอียดของภาพเช่นเดียวกับจุดดำหรือจุดสีเล็ก ๆ ในรูปภาพของสิ่งตีพิมพ์ ภาพที่เห็นบนจอหลอดภาพ จะมองดูละเอียดน่าดู หากมีจำนวนเส้นสแกน 625 เส้น ต่อภาพ จึงให้ภาพที่มองดูละเอียดกว่าโทรทัศน์ระบบอเมริกันซึ่งมีจำนวนเส้นสแกนเพียง 525 เส้น ต่อภาพเท่านั้น อย่างไรก็ตาม ภาพที่ปรากฏบนจอหลอดภาพจะมองดูละเอียดหรือหยาบ ยังขึ้นอยู่กับส่วนประกอบอีกหลายอย่าง เช่นความสว่างของภาพและระยะทางที่มองดูภาพ เป็นต้น

จุดที่เห็นสว่างในจอหลอดภาพของเครื่องรับโทรทัศน์ เกิดขึ้นเพราะอิเล็กตรอนที่หลุดออกไปจากแคโถดและถูกดึงดูดให้วิ่งเป็นลำไปกระทบแอโนดหรือจอหลอดภาพ ซึ่งฉาบด้วยวัสดุเรืองแสงบางชนิดเอาไว้ จุดที่มีการกระทบกัน ก็จะมองเห็นเป็นจุดสว่างขึ้นที่จอการสแกนก็คือ การทำให้จุดสว่างนี้เคลื่อนที่ไปในจังหวะที่ต้องการ ซึ่งในเรื่องของโทรทัศน์ ก็ต้องการให้จุดสว่างนี้เคลื่อนที่ไปในแนวนอนและแนวตั้ง โดยอาศัยความเข้มของสนามแม่เหล็กเข้าช่วยเหลือ ทำให้เกิดการดึงดูดหรือการผลักกันกับอิเล็กตรอน ในหลักการการทำให้เกิดการดึงดูดหรือการผลักกันกับอิเล็กตรอนนี้ อาจทำได้โดยวิธีการหักเหของไฟฟ้าสถิตย์ (electrostatic deflection) หรือวิธีการหักเหของแม่เหล็กไฟฟ้า (electromagnetic deflection) ซึ่งวิธีการนี้นิยมกันมากในทางปฏิบัติ สนามแม่เหล็กนี้เกิดขึ้นโดยการปล่อยกระแสไฟฟ้ารูปฟันเลื่อยให้ไหลผ่านขดลวดของการหักเห (deflection coil) ที่พันอยู่รอบ ๆ คอหลอดภาพ ซึ่งมีอยู่สองชุดด้วยกันคือ ขดลวดที่พันอยู่รอบคอหลอดภาพในแนวนอนชุดหนึ่ง และขดลวดที่พันอยู่รอบคอหลอดภาพในแนวตั้งอีกชุดหนึ่งสำหรับโทรทัศน์ระบบยุโรป ความถี่ของกระแสรูปฟันเลื่อยที่ไหลผ่านขดลวดของการหักเหในแนวนอน จะมีค่า 15,625 เฮิร์ทซ์ ส่วนกระแสรูปฟันเลื่อยที่ไหลผ่านขดลวดของการหักเหในแนวตั้ง จะมีค่าเพียง 50 เฮิร์ทซ์ เท่านั้น โดยปกติการสแกนจะเริ่มต้นขึ้นโดยการทำให้จุดสว่างบนจอหลอดภาพเคลื่อนที่จากซ้ายมือด้านบนของจอไปทางขวามือในแนวนอน ซึ่งเมื่อถึงตำแหน่งขวามือสุดก็จะถูกเบนตำแหน่งเล็กน้อย อันเป็นผลจากการที่มีกระแสรูปฟันเลื่อยไหลผ่านขดลวดของการหักเหในแนวตั้งแล้วก็จะกลับไปตั้งต้นใหม่ทางซ้ายมือเพื่อเคลื่อนที่มาทางขวามือในแนวนอนอีก เป็นอยู่เช่นนี้เรื่อย ๆ จนกระทั่งจุดสว่างนั้นไปถึงตำแหน่งขวามือข้างล่างสุดของจอหลอดภาพ จึงเป็นอันเสร็จสิ้นการสแกนภาพนิ่งภาพหนึ่ง หรือเรียกกันว่า เฟรมหนึ่ง ตามที่แสดงไว้ในรูปที่ 2.1-1 หลังจากนั้น ลำอิเล็กตรอนก็จะกลับไปตั้งต้นใหม่ทางซ้ายมือด้านบนสุดของจอหลอดภาพอีกเพื่อสแกนภาพนิ่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อันดับถัดไป อย่างไรก็ตาม เพื่อลดอาการกระพริบของภาพการสแกนภาพนิ่งแต่ละภาพ มักนิยมจัดทำสองครั้งในแบบของการสแกนไขว้กัน ซึ่งเรียกว่าอินเตอร์เลซสแกนนิ่ง (Interlace Scanning) ตามที่แสดงไว้ในรูปที่ 2.1-2 โดยกำหนดให้ภาพนิ่งหนึ่งเฟรม (frame) ประกอบด้วยภาพนิ่งสองฟิลด์ (field) และเริ่มต้นด้วยการสแกนภาพนิ่งฟิล์มเส้นคี่ก่อน เมื่อสิ้นถึงตำแหน่งขวามือล่างสุดของจอหลอดภาพแล้ว จึงกลับไปเริ่มตั้งต้นใหม่ทางด้านซ้ายมือบนสุดของจอ แล้วเริ่มต้นสแกนภาพนิ่งฟิล์มเส้นคู่ต่อไป จนถึงตำแหน่งขวามือล่างสุด หลังจากนั้น จึงจะเริ่มต้นสแกนภาพนิ่งอันดับอื่นต่อไปใหม่ ฉะนั้น ภาพนิ่งหนึ่งภาพหรือภาพนิ่งหนึ่งเฟรม จึงประกอบด้วยฟิล์มเส้นสแกนเส้นคี่และฟิลด์เส้นสแกนเส้นคู่สำหรับโทรทัศน์ระบบยุโรป ซึ่งใช้เส้นสแกน 625 เส้น ต่อภาพ และ 50 ภาพต่อวินาที ภาพนิ่งแต่ละภาพหรือแต่ละเฟรมจะประกอบด้วยเส้นสแกนแนวนอน 625 เส้น ภาพนิ่งแต่ละฟิลด์จะมีเส้นสแกนแนวนอนครึ่งหนึ่งของ 625 เส้น หรือ 312.5 เส้น ภาพนิ่งแต่ละภาพนี้ จะเกิดภายในระยะเวลา 1/25 วินาที ความถี่ของกระแสรูปฟันเลื่อยที่ใช้ในการหักเหทางแนวนอน วิ่งในระยะเวลา 1/25 วินาที จะเกิดเส้นสแกน 625 จะมีค่า (625) (25) หรือ 15,625 เฮิร์ทซ์ ส่วนความถี่ของกระแสรูปฟันเลื่อยที่ใช้ในการหักเหทางแนวตั้ง ซึ่งใช้เวลาในการสแกนจากบนสุดมาล่างสำหรับฟิลด์หนึ่ง ๆ เพียง 1/50 วินาที จะมีค่า 50 เฮิร์ทซ์ การสแกนภาพนิ่งจะกระทำติดต่อกันไปเรื่อย ๆ โดยมีจำนวนภาพนิ่งหรือจำนวนเส้นสแ กนต่อภาพ กับจำนวนภาพต่อวินาทีแตกต่างกันไปตามแต่ชนิดของระบบโทรทัศน์ที่ใช้ภาพที่มาปรากฏบนจอหลอดภาพของเครื่องรับโทรทัศน์ จึงมีผลคล้ายกับการฉายภาพนิ่ง ซึ่งแต่ละภาพมีความแตกต่างกันบ้างเพียงเล็กน้อยเป็นจำนวนหลาย ๆ ภาพต่อหนึ่งวินาที ด้วยเหตุที่สายตาของคนเรามีคุณลักษณะพิเศษในเรื่องของการมองเห็นการค้างของแสงสว่าง จึงทำให้ผู้ชมโทรทัศน์สามารถมองเห็นภาพบนจอหลอดภาพของเครื่องรับโทรทัศน์เป็นภาพเคลื่อนไหวติดต่อกันไปตลอดเวลา

เรื่องที่สำคัญอีกอย่างหนึ่งของการส่งและการรับโทรทัศน์ก็คือ จะต้องสามารถหาวิธีการซึ่งทำให้การสแกนของภาพที่เกิดขึ้นในกล้องโทรทัศน์นั้น เกิดขึ้นพร้อมกันกับการสแกนของภาพที่จอหลอดภาพของเครื่องรับโทรทัศน์ หรือทำให้ความถี่ของกระแสรูปฟันเลื่อยของวงจรหักเหทางแนวนอนและแนวตั้งทางกล้องโทรทัศน์เท่ากันตลอดเวลา กับความถี่ของวงจรหักเหทางแนวนอนและแนวตั้งทางจอหลอดภาพของเครื่องรับโทรทัศน์ หากความถี่ของกระแสรูปฟันเลื่อยในวงจรทางเครื่องส่งโทรทัศน์ไม่เท่ากันตลอดเวลากับความถี่ของกระแสรูปฟันเลื่อยในวงจรทางเครื่องรับโทรทัศน์ ก็จะพบว่าภาพจะล้มหรือไม่มีภาพทางเครื่องรับโทรทัศน์การทำให้ความถี่ของกระแสรูปฟันเลื่อยทางด้านเครื่องส่งโทรทัศน์เท่ากันตลอดเวลากับความถี่ของกระแสรูปฟันเลื่อยทางด้านเครื่องรับโทรทัศน์ นี้เรียกว่าเกิดการเข้าจังหวะ (synchronization)ขึ้น ในทางปฏิบัติสถานีโทรทัศน์จะต้องส่งสัญญาณชนิดหนึ่งเรียกว่า สัญญาณซิงค์ (synchronizing signal หรือ sync pulse signal) ไปพร้อมกับสัญญาณภาพตามที่แสดงไว้ในรูปที่ 2.1-3 และรูปที่ 2.1-4 สัญญาณซิงค์นี้จะประกอบด้วยสัญญาณซิงค์ทางแนวนอน (horizontal synchonizing signal) ซึ่งมีความถี่ 15,625 เฮิร์ทซ์ หรือจะมี ซิงค์พัลซ์ ครั้งหนึ่งในทุก ๆ ครั้งการสแกนในแนวนอนกับสัญญาณซิงค์ทางแนวตั้ง (vertical synchonizing signal) ซึ่งมีความถี่ 50 เฮิร์ทซ์ หรือจะมี ซิงค์พัลซ์ ครั้งหนึ่งในขณะที่มีการสแกนฟิลด์เส้นคี่หรือฟิลด์เส้นคู่เสร็จสิ้นลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณซิงค์เหล่านี้จะส่งไปพร้อม ๆ กับสัญญาณภาพ ในช่วงระยะเวลาของเส้นสแกนสะบัดกลับหรือช่วงระยะเวลาที่เส้นสแกนกำลังหันกลับไปเริ่มต้นใหม่ (flyback period)

ในทางปฏิบัติ สถานีโทรทัศน์ขาวดำจะต้องส่งสัญญาณต่าง ๆ หลายอย่างออกอากาศไปให้เครื่องรับโทรทัศน์ เพื่อทำให้เกิดภาพขาวดำที่จอหลอดภาพของเครื่องรับโทรทัศน์ ลักษณะเดียวกันและพร้อมกันกับการสแกนภาพของกล้องโทรทัศน์ สัญญาณต่าง ๆ สำหรับทำให้เกิดภาพขาวดำเหล่านี้ แสดงไว้ในรูปที่ 2.1-4 ซึ่งประกอบด้วย

-สัญญาณภาพ (video signal)

-สัญญาณแบล้งกิ้ง (blanking signal)

-สัญญาณซิงค์ (synchronizing signal)

-สัญญาณอีควอไลซิ่ง (equalizing signal)

สัญญาณต่าง ๆ ตามรูปนี้ จะรวมอยู่เป็นรูปร่างเดียวกัน ซึ่งเรียกว่าสัญญาณภาพรวม (composite video signal) แล้วใช้คลื่นพาห์ของภาพเป็นตัวพาออกอากาศ รวมกับคลื่นเป็นตัวพาห์ของสัญญาณเสียง เหตุผลและความจำเป็นในการใช้สัญญาณต่าง ๆ มีดังต่อไปนี้

(ก) สัญญาณภาพ (video signal) และสัญญาณเสียง (sound signal) เป็นสัญญาณที่ใช้ทำให้เกิดภาพขาวดำที่จอหลอดภาพ และมีเสียงที่ลำโพงเครื่องรับโทรทัศน์ตามต้องการ สัญญาณภาพ (video signal) บางครั้งเรียกว่า สัญญาณส่องสว่าง (brightness signal หรือ luminance signal)

(ข) สัญญาณแบล้งกิ้ง (blanking signal) เป็นสัญญาณที่ใช้ลบเส้นสแกนสะบัดกลับทั้งในแนวนอนและในแนวตั้ง เพื่อมิให้เป็นที่สังเกตเห็นได้ชัดทางจอหลอดภาพ รูปที่ 2.1-4 (ก) เป็นรูปขยายของระยะเวลาที่มีสัญญาณแบล้งกิ้งทางแนวนอน และในช่วงระยะเวลาที่มีสัญญาณแบล้งกิ้งทางแนวนอนนี้ ก็จะส่งสัญญาณซิงค์ทางแนวนอนไปด้วย แต่จะอยู่ในระดับต่ำสนิทกว่าสัญญาณแบล้งกิ้ง ส่วนที่เหลื่อมล้ำกันระหว่างแบล้งกิ้งพัลซ์กับซิงค์พัลซ์นี้ จะมีอยู่สองส่วนตามรูปที่แสดงไว้ ส่วนหน้าเรียกว่าฟอนท์พอร์ช(Front Porch) และส่วนหลังเรียกว่าแบคพอร์ช(Back Porch) สำหรับโทรทัศน์ระบบอเมริกัน ความถี่ของกระแสรูปฟันเลื่อยที่ไหลผ่านขดลวดของการหักเหในแนวนอนมีค่า 15,750 เฮิร์ทซ์ ฉะนั้น ในระยะเวลา 1/ 15,750 วินาที หรือ 63.5 ไมโครวินาที จะต้องเกิดเส้นสแกนสะบัดกลับอีกครั้งหนึ่ง จึงจำเป็นต้องใช้แบล้งกิ้งพัลซ์ทางแนวนอนอีกครั้งหนึ่ง โดยมีขนาดประมาณ 10 ไมโครวินาที ส่วนรูปที่ 2.1-4ข) นั้นเป็นรูปขยายของระยะเวลาที่มีสัญญาณแบล้งกิ้งทางแนวตั้ง สำหรับโทรทัศน์ระบบอเมริกัน ทุกๆระยะเวลา 1/60 วินาที หรือ 16.667มิลลิวินาที จำเป็นต้องให้มีแบล้งกิ้งพัลซ์ทางแนวตั้งครั้งหนึ่งโดยมีขนาดประมาณ 1,250 ไมโครวินาที ในระยะที่มีแบล้งกิ้งพัลซ์ทางแนวตั้งนี้ ก็จะส่งสัญญาณซิงค์ทางแนวตั้งออกไปด้วย และเพื่อประโยชน์ในการช่วยทำให้สัญญาณซิงค์ทางแนวตั้ง ยังคงมีรูปร่างดีเหมือนเดิม หลังจากแยกออกมาจากสัญญาณซิงค์ทางแนว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นอนทางเครื่องรับโทรทัศน์แล้วจะนิยมส่งอีควอไลซิงค์กับคัทติ้งพัลซ์ไปด้วยตามรูปที่ 2.1-4(ข) ความถี่ของอีควอไลซิงค์และคัทติ้งพัลซ์นี้จะมีค่าเป็นสองเท่าของความถี่สัญญาณพัลซ์ทางแนวนอน

(ค) สัญญาณซิงค์ (synchronizing signal) เป็นสัญญาณที่ใช้เพื่อช่วยทำให้ความถี่ของกระแสรูปฟันเลื่อยที่ใช้ในวงจรของการหักเหทางแนวนอนกับวงจรหักเหทางแนวตั้งของเครื่องส่งโทรทัศน์มีค่าตรงกันกับที่ใช้ในเครื่องรับโทรทัศน์ อันจะมีผลทำให้การสแกนของภาพทางด้านเครื่องส่งโทรทัศน์ ตรงกันกับทางด้านเครื่องรับโทรทัศน์ตลอดเวลา สัญญาณซิงค์ทางแนวนอนจะมีความถี่เท่ากันกับความถี่ของกระแสรูปฟันเลื่อยที่ใช้ในวงจรการหักเหทางแนวนอน และสัญญาณซิงค์ทางแนวตั้งก็จะมีความถี่เท่ากับความถี่ของกระแสรูปฟันเลื่อยที่ใช้ในวงจรของการหักเหทางแนวนอน และสัญญาณซิงค์ทางแนวตั้งก็จะมีความถี่เท่ากับความถี่ของกระแสรูปฟันเลื่อยที่ใช้ในวงจรของการหักเหทางแนวตั้ง เนื่องจากความถี่ของสัญญาณซิงค์นี้เท่ากันกับความถี่ของสัญญาณแบล้งกิ้ง จึงจำเป็นต้องป้องกันการรบกวนที่เกิดขึ้น โดยจำเป็นต้องกำหนดขนาดของซิงค์พัลซ์ให้น้อยกว่าขนาดของแบล้งกิ้งพัลซ์ กล่าวคือ ทำให้ซิงค์พัลซ์ทางแนวนอนมีขนาดเพียง 5 ไมโครวินาที และซิงค์พัลซ์ทางแนวตั้งมีขนาดเพียง 190 ไมโครวินาทีเท่านั้น นอกจากนี้ ยังใช้วิธีส่งซิงค์พัลซ์เหล่านี้ปะปนกับแบล้งกิ้งพัลซ์ โดยทำให้ฐานของซิงค์พัลซ์อยู่ทับขอบบนของแบล้งกิ้งพัลซ์อีกชั้นหนึ่ง เมื่อได้กำหนดให้ระดับสูงสุดของแบล้งกิ้งพัลซ์เป็นระดับดำมืดจนมองไม่เห็นทางจอหลอดภาพแล้ว ระดับของซิงค์พัลซ์ที่อยู่บนยอดสูงสุดของแบล้งกิ้งพัลซ์ ก็จะเป็นระดับดำมืดสนิท และไม่ทำให้เกิดการรบกวนภาพที่จอหลอดภาพแต่ประการใด

(ง) สัญญาณอีควอไลซิ่ง (equalizing signal) เป็นสัญญาณที่ใช้เพื่อช่วยทำให้สัญญาณซิงค์ทางแนวตั้งยังคงมีรูปร่างดีเหมือนเดิม หลังจากแยกออกมาจากสัญญาณซิงค์ทางแนวนอนในเครื่องรับโทรทัศน์แล้ว สัญญาณนี้มีความถี่เป็นสองเท่าของสัญญาณซิงค์ทางแนวนอน ซึ่งจะช่วยทำให้การสแกนไขว้ทางเครื่องรับโทรทัศน์เป็นไปโดยเรียบร้อย รวมทั้งสัญญาณซิงค์ ทางแนวนอนก็จะไม่ขาดหายไปในช่วงเวลาที่มีสัญญาณซิงค์ทางแนวตั้งอีกด้วย ขนาดของอีควอไลซิ่งพัลซ์ ก็มีขนาดของซิงค์พัลซ์ทางแนวตั้ง คือประมาณ 190 ไมโครวินาที หรือประมาณสามเท่าของซิงค์ พัลซ์ทางแนวนอน นอกจากนี้ ยังนิยมแบ่งพัลซ์นี้ออกเป็นพัลซ์เล็ก ๆ เพื่อทำให้เกิดซิงค์พัลซ์ทางแนวนอนครั้งหนึ่งในทุก ๆสองครั้งมีพัลซ์เล็ก ๆ เหล่านี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.1-1 การสแกนจากซ้ายไปขวาและบนลงล่าง



รูป 2.1-2 การสแกนไขว้กัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.1-3 รูปร่างของสัญญาณซิงค์



รูป 2.1-4 ลักษณะของสัญญาณรวมเบื้องต้น

รูป 2.1-4 ก) ระยะเวลาที่มีสัญญาณแบล้งกิ้งทางแนวนอน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.1-4 ข) ระยะเวลาที่มีสัญญาณแบล้งกิ้งทางแนวตั้ง

2.2เทคนิคการสแครมบลิ้ง

การ สแครมบลิ้ง(Scrambling) มีคำจำกัดความที่กว้างมาก โดยหมายถึง การเปลี่ยนแปลงข้อมูลจากแบบปกติให้อยู่ในรูปแบบพิเศษ ซึ่งไม่สามารถรับรู้ได้ด้วยระบบปกติและสามารถเปลี่ยนแปลงข้อมูลจากรูปแบบพิเศษนั้นให้กลับมาอยู่ในรูปแบบปกติได้ ซึ่งจะเห็นได้ว่าแม้แต่การเกิดสัญญาณรบกวนในการส่งก็อาจจะจัดได้ว่าเป็นการสแครมบลิ้งได้ ถ้าสัญญาณรบกวนนั้นทำให้เราไม่สามารถรับรู้ภาพจากสัญญาณภาพนั้นได้ และเราก็สามารถกำจัดสัญญาณรบกวนนั้นออกไปได้หมดจนสามารถดูภาพได้ชัดเจนเหมือนเดิม ในการ สแครมบลิ้งสัญญาณภาพนั้นทำได้หลายแบบดังนี้

การกลับสัญญาณภาพ (Video Inversion)

หลักการ วิธีการนี้จะทำการกลับสัญญาณภาพ , สัญญาณซิงค์ , สัญญาณเบริสท์ , รวมทั้งสัญญาณแบล้งกิ้ง โดยจะกลับจากบวกเป็นลบและลบเป็นบวก

เทคนิคนี้ได้เริ่มต้นใช้ในระบบเคเบิ้ลทีวี และจัดได้ว่าเป็นธรรมชาติมากที่สุดเพราะไม่มีการเปลี่ยนแปลงรูปแบบของสัญญาณที่มีอยู่ในสัญญาณภาพรวมเลย เพียงแต่กลับขั้วของสัญญาณเท่านั้น ดังนั้นเราจึงสามารถ ดีสแครมบลิ้ง กลับมารูปแบบเดิมได้ง่ายเพียงแต่ใส่สัญญาณสลับของสัญญาณเท่านั้น ทำให้เทคนิคนี้มีการรักษาความปลอดภัยของข้อมูลต่ำ ผลของการใช้เทคนิคนี้จะแสดงได้ดังรูปที่ 2.2-1

สำหรับระบบโทรทัศน์ผ่านดาวเทียมไม่สามารถใช้เทคนิคแบบนี้ได้เพราะแรงดันไฟของระบบจะถูกแปลงลงทั้งสูงและต่ำซึ่งหมายความว่า ในเครื่องรับโทรทัศน์ผ่านดาวเทียมมีอุปกรณ์สลับขั้วสัญญาณอยู่แล้วจะทำให้สัญญาณที่ถูก สแครมบลิ้ง แบบนี้ไม่มีผลเพราะจะสามารถรับได้อย่างปกติ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การแทน ซิงค์ (Sync Replacement)

หลักการ จะมีการแทนสัญญาณ ซิงค์พัลซ์ ทางแนวนอน (Horizontal Synch) และทางแนวตั้ง (Vertical Synch) ด้วยสัญญาณรูปแบบอื่น

เทคนิคการสแครมบลิ้ง แบบนี้ มีการใช้ในอเมริกาเหนือ และยุโรป และเป็นส่วนหนึ่งในหลาย ๆ เทคนิค ที่มีการใช้ในระบบ OAK Orion และ Video Cipher 11 ทั้งสองระบบในระบบ Orion ช่วงของซิงค์ทางแนวนอน และรวมถึงสัญญาณซิงค์เบริสท์ ความถี่ 25 MHz ซึ่งตามด้วยสัญญาณดาต้าเบริสท์ ส่วนระบบ Video Cipher 11 นั้นจะมีการนำสัญญาณ ดาต้าเบริสท์ มาแทนสัญญาณ ซิงค์โครไนซ์ นี้เข้าไปรวมอยู่ในส่วนของสัญญาณ ดาต้าเบริสท์

เทคนิคนี้จะไม่มีการรักษาความปลอดภัยของข้อมูลเลยเช่นเดียวกับเทคนิคการสแครมบลิ้งแบบ Video Inversion (แบบที่ 1) ทำให้สามารถทำการ ดีสแครมบลิ้ง ได้ง่าย ซึ่งทำได้ 2 แบบคือ

1.แบบที่เสียค่าใช้จ่ายต่ำจะใช้วิธีการ ดีเทค(detect) สัญญาณเพื่อให้ได้สัญญาณ ซิงค์ โดยใช้วงจรโมโนสเตเบิล

2.แบบที่เสียที่เสียค่าใช้จ่ายสูง จะใช้วงจร Synch Regeneration โดยใช้สัญญาณ คัลเลอร์เบริสท์ หรือสัญญาณส่วนอื่น ๆ ในการล็อค(Lock) เพื่อสร้างสัญญาณ ซิงค์ ขึ้นมาใหม่

แอคทีฟอินเวอร์ชั่น (Active Inversion)

หลักการ จะทำการกลับขั้วของสัญญาณ ภาพ แบบ แอคทีฟ(Active)

การสแครมบลิ้ง แบบแอคทีฟอินเวอร์ชั่น นี้ เป็นการกลับขั้วของข้อมูลภาพของ วีดีโอ ทีละ เส้น ต่อเส้น ซึ่งให้ผลในด้านการรักษาความปลอดภัยดีกว่าระบบที่ผ่านมา แต่อย่างไรก็ตามสัญญาณวีดีโอจะกลับขั้วโดยใช้พื้นฐานของ Alternat Line ซึ่งมีการรักษาความปลอดภัยที่ต่ำอยู่ดีและในบางระบบจะใช้ในลักษณะ ฟิลด์ ต่อ ฟิลด์

จากรูปที่ 2.2-3 จะพบว่า การเปลี่ยนแปลงของคีย์(Key) ของดีสแครมบลิ้ง แบบ Active Video Inversion คือวิธีการที่ง่ายที่จะทำให้เหมือนกับว่ามันมีคีย์ ที่แสดงขั้วสัญญาณภาพสำหรับแต่ละเส้น

นอกจากนี้ เทคนิคนี้ยังแบ่งได้ 2 แบบคือ

1.แบบที่มี คีย์ จะมีการรักษาความปลอดภัยในระดับต่ำ

2.แบบที่ไม่มีคีย์ จะมีลักษณะที่แตกต่างออกไปเพราะไม่มีสิ่งที่ใช้แสดงขั้วของสัญญาณภาพในส่วนประกอบของ ไลน์(Line) เลย

ตัดและกลับขั้ว (Cut and Invert)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ 034973

หลักการ สัญญาณ ไลน์วีดิโอ จะถูกแบ่งออกเป็นส่วนย่อยๆ ที่เรียกว่า เซกเมนท์ จำนวนหลายๆ เซกเมนท์ ตามที่ต้องการและทำการสลับขั้วของสัญญาณ ไลน์วีดิโอในส่วนของเซกเมนท์ ใด เซกเมนท์ หนึ่ง หรือจะทำพร้อมกันทีเดียวหลายๆ เซกเมนท์ เลยก็ได้ จากรูปที่2.2-4 จะพบว่ามีการแบ่งสัญญาณ ไลน์วีดิโอ ออกเป็น 2 เซกเมนท์ และทำการกลับขั้วของสัญญาณ ไลน์วีดิโอ .ในช่วงเซกเมนท์ หลัง เทคนิคนี้ไม่เหมาะกับวงจรทางด้านอนาลอก เพราะออกแบบได้ยากแต่จะเหมาะกับการออกแบบทางดิจิตอล ซึ่งจะทำได้ง่ายและมีประสิทธิภาพดีกว่า

ตัดและหมุน (Cut and Rotate)

หลักการ จะคล้ายกันกับวิธีตัดและกลับขั้ว ในส่วนที่มีการแบ่งสัญญาณออกเป็น เซกเมนท์ (Segment) หลายๆ เซกเมนท์ แต่เทคนิคนี้จะทำการเลื่อนเซกเมนท์แรกไปที่เซกเมนท์ที่สองไปเรื่อยๆ ตามลำดับจนครบทั้งหมด ซึ่งจะมีการหมุนเซกเมนท์เป็นวงกลม

จากรูปที่ 2.2-5 เป็นการสแครมบลิ้งแบบตัดและหมุนโดยจะแบ่งออกเป็น 5 เซกเมนท์ ด้วยกันแล้วทำการหมุน เซกเมนท์ 1 ครั้ง การสแครมบลิ้งแบบนี้ที่มีใช้ในยุโรปจะมีประสิทธิภาพดีมาก จำนวนของจุดตัวอย่าง หรือ เซกเมนท์ต่อเส้นที่เลือกใช้คือ 256 ซึ่งจำนวนจุดตัดที่ค่านี้ เราสามารถที่จะกำหนดให้อยู่ในรูปของม้อมูลขนาด 8 บิต ได้ โดยจะอยู่ในรูปแบบของเวิร์ด หรือไบท์ ก็ได้

ไลน์ชัฟเฟิล (Line Shuffle)

หลักการ จะทำการสับเปลี่ยนอันดับของไลน์(Line) ใน ฟิลด์ หรือ เฟรม เพื่อให้ส่งไลน์ในคำสั่งที่ไปจากปกติ เช่น เส้น ที่ 10 อาจจะถูกส่งไปในอันดับของเส้น ที่ 99 ก็จะถูกส่งไปในอันดับที่ 10 แทน เป็นต้น ทำให้การแสดงภาพบนหน้าจอเครื่องรับ แสดงภาพที่ผิดพลาด เพราะไลน์วีดิโอที่รับเข้ามาสลับอันดับกันอยู่

จากรูปที่ 2.2-6 จะพบว่ามีการจัดลำดับของไลน์(Line) ใหม่จากลำดับที่ต่อเนื่องคือ เส้นที่ 10, เส้นที่ 12, เส้นที่ 14, และเส้นที่ 16 ตามลำดับ มาเป็นเส้นที่ 14 ขึ้นก่อน และตามด้วยเส้นที่16, เส้นที่ 12, และเส้นที่ 10 แทน

การสแครมบลิ้ง วิธีนี้จะต้องใช้ฟิลด์ หรือ เฟรม เพื่อใช้เก็บข้อมูลในการสลับเส้น และวงจรดิจิตอล เป็นจำนวนมาก

การเลื่อน ซายน์เวฟซิงค์ (Sinewave Sync shifting)

หลักการเพิ่มซายน์เวฟ เข้าไปในสัญญาณไลน์วีดิโอ โดยมีความถี่เท่ากับความถี่ไลน์ หรือเป็นจำนวนเท่าของความถี่ไลน์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เทคนิคการสแครมบลิ้ง แบบนี้มี 2 รูปแบบคือ

1. ใช้ความถี่ซายน์เวฟ เท่ากับความถี่ไลน์

2. ใช้ความถี่ซายน์เวฟ เป็นจำนวนเท่าของความถี่ไลน์

ซึ่งทั้งสองแบบจะมีการทำงานที่เรียบง่าย กล่าวคือแรงดันซายน์เวฟ จะไปดันให้ส่วนของ ซิงค์พัลซ์ เลื่อนเข้าไปอยู่ในย่านของสัญญาณ วีดิโอ ผลก็คือ จะทำให้เครื่องรับโทรทัศน์ไม่สามารถ ล็อค หรือ ซิงค์โครไนซ์ได้ ทำให้ภาพที่ได้มาจะม้วนหรือขาด ดังรูปที่ 2.2-7

การเพิ่มซายน์เวฟเข้าไป จะมีผลทำให้ไปเพิ่มแอมพลิจูดของสัญญาณวีดิโอ ถ้าสัญญาณวีดิโอ ไม่ถูกลดทอนก่อนที่จะทำการสแครมบลิ้ง โดยยังคงเหลืออยู่ในระดับมาตรฐานแล้ว การเพิ่ม ซายน์เวฟเข้าไปจะทำให้เกิดการโอเวอร์ดีวิเอชั่น(Overdiviation)ดังนั้นจะทำให้ภาพเพี้ยนไป

การเลื่อนซายน์เวฟซิงค์นี้ จะทำให้สัญญาณซิงค์ทางแนวนอนและแนวตั้ง ถูกเลื่อนเข้าในย่านของแอคทีฟวีดิโอ ซึ่งซายน์เวฟจะมอดูเลตกับแอคทีฟวีดิโอด้วยหมายความว่าแอมพลิจูดของวีดิโอ จะต้องถูกลดทอนก่อนที่จะทำการสแครมบลิ้งเพื่อให้สัญญาณที่จะสแครมเบิ้ลตกลงมาอยู่ภายในการจำกัดแรงดันในการส่งเครื่องแยกสัญญาณซิงค์ของเครื่องรับโทรทัศน์จะไม่สามารถที่จะแยกแอคทีฟวีดิโอออกจากข้อมูลของซิงค์ได้

การเลื่อนพัลซ์ซิงค์(Pulse Synch Shifting)

หลักการใส่พัลซ์ซิงค์เข้าไปในย่านของสัญญาณวีดิโอ ซึ่งใช้ได้ทั้งทางสัญญาณซิงค์ทางแนวนอนและแนวตั้ง

การเลื่อนพัลซ์ซิงค์ สามารถป้องกันเครื่องรับโทรทัศน์จากการล็อคภาพได้อย่างมีประสิทธิภาพ วิธีนี้จะมีการทำงานที่ไม่เหมือนกับการเลื่อนซายน์เวฟซิงค์ เพราะวิธีนี้จะมีผลต่อช่วงสัญญาณซิงค์ เท่านั้นเวฟฟอร์ม (Waveform) ของสแครมบลิ้ง และดีสแครมบลิ้งที่ถูกเพิ่มเข้าไปในสัญญาณวีดิโอ คือขบวนของพัลซ์ (Pulse Train)

เมื่อขบวนพัลซ์ ซึ่งจำเป็นสำหรับการดีสแครมบลิ้ง สัญญาณที่ถูกส่งไปตามคู่สายที่แยกจากกันจะใช้การเลื่อนเกทพัลซ์

ตัวอย่างการนำไปใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซายน์เวฟสแครมบลิ้ง (Sinewave Scrambling)

ซายน์เวฟสแครมบลิ้งใช้เทคนิคการเลื่อนซายน์เวฟ ซึ่งเป็นที่นิยมใช้กันมากเพราะสามารถทำได้ง่าย เพียงแต่นำสัญญาณซายน์เวฟ ความถี่ต่าง ๆ นำมาทำการรวม (Summing) กับสัญญาณไลน์วีดิโอถ้าเป็นระบบ PAL จะใช้ความถี่ 15,625 KHz ส่วนระบบ NTSC จะใช้ความถี่ 15.75 KHz ทั้งนี้ เพื่อให้เข้าใจง่าย เพราะที่ความถี่นี้จะเท่ากับความถี่ของไลน์วีดิโอของระบบนั้น ๆ ในการรวมสัญญาณซายน์เวฟเข้าไปนั้นเราจะต้องยกระดับสัญญาณซายน์เวฟก่อน โดยให้ค่าสูงสุดทางลบมีค่าเท่ากับ 0 จากนั้นก็จะจัดเฟสให้ส่วนที่มีค่าเท่ากับ 0 นั้นไปตรงกับส่วนที่เป็นสัญญาณซิงค์พัลซ์ และส่วนที่มีค่าบวกจะอยู่ตรงส่วนของไลน์วีดิโอ ซึ่งจะทำให้ระดับของสัญญาณของ ไลน์วีดิโอ เปลี่ยนแปลงเพิ่มขึ้น จนมีบางส่วนที่มีค่าเกินค่าของซิงค์พัลซ์ ทำให้เครื่องรับทั่ว ๆ ไปไม่สามารถเช็คสัญญาณซิงค์พัลซ์ ได้อย่างถูกต้อง ทำให้ภาพที่รับได้ผิดเพี้ยนไป

เกทพัลซ์สแครมบลิ้ง (Gate Pulse Scrambling)

เกทพัลซ์สแครมบลิ้ง ใช้วิธีการเลื่อนเกทพัลซ์ ซึ่งจะคล้ายกับซายน์เวฟสแครมบลิ้ง จะต่างกันก็ตรงที่สัญญาณที่นำมารวมนั้น เป็นสัญญาณเกทพัลซ์ แทนที่จะเป็นซายน์เวฟ ผลที่ได้จะคล้ายกัน คือสัญญาณไลน์วีดิโอ จะมีค่าเกินค่าของซิงค์พัลซ์ ทำให้เครื่องรับรับภาพไม่ได้ แต่ลักษณะของภาพที่เพี้ยนไปจะต่างจากแบบซายน์เวฟ

เทลีสสแครมบลิ้ง (Telease Scrambling)

เทลีสสแครมบลิ้งใช้เทคนิคการเลื่อนซายน์เวฟโดยระบบนี้จะทำการสแครมบลิ้งทั้งสัญญาณเสียงและภาพ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.2-1 แสดงผลของการกลับสัญญาณวีดิโอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.2-2 แสดงผลของการแทนสัญญาณซิงค์



รูป 2.2-3 แสดงผลของ Active Inversion



รูป 2.2-4 แสดงผลของการกลับแล ตัดขัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.2-5 แสดงผลของการตัดและหมุน



รูป 2.2-6 แสดงผลของ Line Shuffle

รูป 2.2-7 แสดงผลของการเลื่อน Sinewave Synch

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.2-8 แสดงผลของการเลื่อน Pulse Synch

2.3แนวความคิดและลักษณะสัญญาณเทเลเท็กซ์

2.3.1 องค์ประกอบของสัญญาณเทเลเท็กซ์

<u>การรวบรวมข่าวสารและการผลิตข้อมูล</u>

ข้อมูลข่าวสารส่วนหนึ่งถูกส่งตรงมาจากแหล่งข้อมูลอื่นๆ โดยผ่านทางสายโทรศัพท์จะถูกแปลงให้เป็นข้อมูลเดียวกันเก็บไว้ในหน่วยความจำของคอมพิวเตอร์กลางซึ่งข่าวสารที่รวบรวมมานี้จะต้องเป็นข่าวสารที่ทันต่อเหตุการณ์ ดังนั้นต้องมีทีมข่าวที่ดีและมีระบบการออนไลน์ที่ดี

<u>การส่งข้อมูล</u>

ข้อมูลที่พร้อมจะเผยแพร่จะถูกเปลี่ยนเป็นสัญญาณโทรทัศน์โดยเครื่องเอนโค้ดเดอร์และส่งไปพร้อมกับสัญญาณโทรทัศน์ ซึ่งสัญญาณโทรทัศน์ประกอบด้วยเส้นจำนวนหลายร้อยเส้น แต่มีเส้นส่วนหนึ่งที่สำรองไว้สำหรับสัญญาณเทเลเท็กซ์ เทเลเท็กซ์ระบบ UK จะทำการส่งข้อมูลในช่วงแบล้งกิ้งซึ่งเป็นช่วงที่ไม่ได้ใช้งานของสัญญาณโทรทัศน์ ซึ่งในช่วงนี้จะมีเส้นสแกนประมาณ 16 เส้นต่อฟิลด์ ส่วนการใช้งานจะใช้เพียง 2 เส้นเท่านั้น แต่ละเส้นข้อมูลนี้จะถูกทำให้อยู่ในรูปแบบที่เหมาะสมโดยการเข้าโค้ดแบบ NRZ และมี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บิทเรทประมาณ 6.9375 Mb/s รูปคลื่นของข้อมูลจะซิงค์โครไนซ์เพื่อสะดวกต่อการคืนตัวบิทและไบท์ข้อมูล โดยจะประกอบไปด้วยแอดเดรสของแถวอักขระ คำสั่งควบคุมและโค้ดของอักขระของเทเลเท็กซ์

รูปคลื่นของสัญญาณ จะถูกจัดให้เหมาะสมด้วยฟิลเตอร์เพื่อลดทอนการแทรกสอดของสัญญาณในเส้นทางการส่งและให้มีความคงทนต่อสัญญาณรบกวนที่ดีที่สุด

ในรูปแบบการเข้าโค้ดสัญญาณไบนารีแบบต่าง ๆ นั้น พิจารณาที่ความเร็วในการส่งและความสะดวกในการถอดรหัสแล้วเราเลือกโค้ดแบบ NRZ เนื่องจากมีบิทเรทที่สูงมาก แบนด์วิดท์กว้างและมีรูปแบบที่ง่ายต่อการดีโค้ดที่เครื่องรับ

การมีบิทเรทสูง ๆ นี้จะทำให้มีการแอคเซสไทม์(Access Time) ที่สั้น และจากการทดลองภาคสนามในปี 1974 พบว่าที่ความเร็วดังใช้งานอยู่นี้มีความเหมาะสมกับแบนด์วิดท์ 5.5 MHz และ 5 MHz ที่ใช้ในยุโรปบางประเทศของระบบโทรทัศน์มากที่สุด โดยเฉพาะอย่างยิ่งได้มีการปรับปรุงภาคเครื่องรับ เช่น การใช้ SAF (Surface Accoustic Filter) ซิงโครนัสดีเทคเตอร์และการปรับปรุงเครื่องถอดรหัส ทำให้ความเชื่อถือได้ของระบบมีมากขึ้น เพื่อลดทอนความผิดพลาดที่อาจเกิดจากสัญญาณรบกวนและการผิดเพี้ยนของข้อมูล แอดเดรสของอักขระและคำสั่งควบคุมจะถูกเข้าโค้ดแบบแฮมมิ้งโค้ด ซึ่งจะทำการแก้ไขการผิดพลาดครั้งแรกและทำการตรวจ ข้อผิดพลาดครั้งที่ 2 ให้อีกครั้งส่วนการตรวจสอบของข้อมูลจะใช้ไบท์ของพาริตี้คี่ขนาด 128 ไบท์สำหรับโค้ดของข้อมูล 123 ตัว การใช้พาริตี้นี้เป็นรูปแบบการตรวจสอบความผิดพลาดของข้อมูลแบบง่าย ๆ ที่นำมาใช้ หากดีโค้ดข้อมูลและพบว่าพาริตี้ผิดพลาดก็จะไม่นำไบท์ ของอักขระตัวนั้นไปเก็บโดยจะแทนตำแหน่งนั้นด้วยอักขระว่างเราจะใช้ วิธีเช่นนี้กับการแก้ไขข้อผิดพลาดของโค้ดอักขระ 256 ตัว ที่ใช้ในระบบเทเลเท็กซ์ และเนื่องจากระบบจะใช้การส่งข้อมูลวนเวียนกันมาดังนี้ ข้อมูลที่ถูกต้องจะถูกส่งวนมาอีกครั้ง

<u>การรับข้อมูล</u>

เครื่องรับโทรทัศน์ ที่สามารถรับสัญญาณเทเลเท็กซ์ได้นั้นจะต้องมีเครื่องดีโคดเดอร์ซึ่งทำหน้าที่ในการแยกสัญญาณโทรทัศน์ที่เป็นส่วนของสัญญาณเทเลเท็กซ์ออกจากสัญญาณภาพโทรทัศน์นอกจากนี้ดีโคดเดอร์ยังมีหน่วยความจำที่ใช้ในการเก็บข้อมูลไว้

ข้อมูลในแต่ละหน้าจะถูกส่งไปยังเครื่องรับโทรทัศน์ และวนเวียนตั้งแต่หน้าแรกไปจนถึงหน้าสุดท้าย จะวิ่งวนอยู่อย่างนี้ด้วยความเร็วสูงในการปรากฏภาพบนจอโทรทัศน์ให้เราเห็นนั้น เกิดจากการสแกนของหลอดภาพจำนวน 25 ภาพใน 1 วินาที และในระบบ 625 เส้น โดยวิธีสแกนนั้นจะแบ่ง 1 ภาพเป็น 2 ฟิลด์ (1 FLAME : 2 FIELD) ฟิลด์ละ 625/2 = 314.5 เส้น ฟิลด์หนึ่งจะสแกนเฉพาะเส้นคี่ อีกฟิลด์หนึ่งจะสแกนเฉพาะเส้นคู่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นสัญญาณภาพที่สถานีส่งมาจะแบ่งเป็นเส้น ๆ โดยมีสัญญาณที่เรียกว่า สัญญาณซิงค์ทางแนวนอน เป็นตัวบอก มีสัญญาณซิงค์ทางแนวตั้งเป็นตัวบอกการสแกนแต่ละฟิลด์ ในช่วง สัญญาณเวอร์เบล้งค์กิ้งค์ หรือฟิลด์แบล้งค์กิ้งนั้นจะมีเส้นว่าง ๆ ที่ไม่มีสัญญาณภาพอยู่ 25 เส้นเรียกว่า เส้นแบล้งกิ้ง เพื่อให้เป็นช่วงเวลาของการกลับไปเริ่มต้นฟิลด์ใหม่ของหลอดภาพ

2.3.2 ลักษณะของสัญญาณเทเลเท็กซ์

ในช่วงเส้นแบล้งกิ้ง 25 เส้น คือช่วงเส้นที่ 625.5 ถึง 22.5 ของฟิลด์แรก และเส้นที่ 311 ถึง 335 ของฟิลด์หลัง เราสามารถใส่สัญญาณใด ๆ ได้ทุกเส้นแต่เส้นที่เหมาะสมที่สุดคือ เส้นที่ 7-22 และ 320-335 ซึ่งสัญญาณที่ทำการใส่ลงไปนี้จะเป็นสัญญาณ ทางดิจิตอลเกิดจากการเข้ารหัสของข้อมูลซึ่งในหนึ่งเส้นสามารถทำการบรรจุข้อมูลได้ถึง 45 ไบท์ หรือ 360 บิท ขนาดข้อมูล 45 ไบท์นี้ จะใช้ในการแสดงผลในหนึ่งบรรทัดของจอภาพ และในหนึ่งจอภาพจะมีข้อมูลอยู่ 24 บรรทัด (0-23) ซึ่งเรากำหนดเป็นหนึ่งหน้าข้อมูล ซึ่งในระบบของเทเลเท็กซ์แล้วจะทำการส่งข้อมูลเป็นแม็กกาซีน และแม็กกาซีนอาจมีตั้งแต่ 1-8 แม็กกาซีน และภายในหนึ่งแม็กกาซีนอาจมีจำนวนหน้าหลายหน้าด้วยกันเช่น 00-99 (ของ ททบ. 5)

ในการที่จะนำข้อมูลใส่ลงไปในสัญญาณเทเลเท็กซ์ ขึ้นอยู่กับความสามารถของเครื่องส่งกับเครื่องรับและระบบเทเลเท็กซ์ของแต่ละสถานีโทรทัศน์ ถึงแม้ว่าเส้นที่ใช้ในการส่ง คือ ส่งที่ 7-22 และ 320-335 แต่เส้นที่ดีที่สุดในการส่งก็คือ เส้นที่ 17-18 และ 330-331 ในการส่งข้อมูลให้ครบหนึ่งแม็กกาซีนก็จะใช้เวลานานมาก เพราะการส่งสัญญาณจะเป็น 50 ฟิลด์/วินาทีคงที่ และถ้าหากใช้ 2 เส้น ก็จะส่งข้อมูลได้ 100 บรรทัดต่อวินาที ถ้าข้อมูลมีหลายเส้นผู้ชมก็จะต้องรอรับข้อมูลนาน ดังนั้นการเลือกจำนวนเส้นในการส่งข้อมูลก็จะขึ้นอยู่กับจำนวนข้อมูลที่จะทำการส่งด้วย

ในส่วนของประเทศไทยนั้น สถานีโทรทัศน์กองทัพบกช่อง 5 ได้ทำการส่งสัญญาณเทเลเท็กซ์โดยมีชื่อว่า อาร์มเทกซ์ (Armtext) โดยมีจำนวนข่าวสาร 8 แม็กกาซีน โดยมีแม็กกาซีนละ 100 หน้าคือส่งตั้งแต่ 100-899 และใช้เส้นในการส่ง 8 เส้นต่อฟิลด์ โดยใช้เส้นที่ 11-16 และ 19-20 ในกรณีของฟิลด์ที่ 1 ส่วนในกรณีของฟิลด์ที่ 2 จะใช้เส้นที่ 324-329 และ 330-331 และในเส้นที่ 17-18 และ 330-331 ทางสถานีจะใช้ในการส่งสัญญาณทดสอบ และในปัจจุบันนี้ทาง ททบ. 5 ได้ทำการส่งข้อมูลเพิ่มขึ้นอีกหนึ่งเส้น คือเส้นที่ 21 (332) ทำให้การรับข้อมูลมีความเร็วเพิ่มขึ้นอีกระดับหนึ่ง

2.3.3 สัญญาณเทเลเท็กซ์

ลักษณะของสัญญาณจะมีดังต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-ในการส่งสัญญาณเทเลเท็กซ์นั้นจะส่งรวมมากับสัญญาณโทรทัศน์ แต่สัญญาณเทเลเท็กซ์นั้นจะเป็นสัญญาณแบบดิจิตอล ซึ่งเป็นข้อมูลอนุกรมในลักษณะของสัญญาณซิงโคนัส โดยมีสัญญาณลอจิก 1 เท่ากับ 66% -ของระดับขาว หรือระดับสูงสุดของสัญญาณภาพ และระดับลอจิก 0 เท่ากับ ระดับดำ หรือระดับต่ำสุดของสัญญาณภาพ

-เส้นสแกน ซึ่งมีความถี่เท่ากับ 15,625 Hz หรือมีคาบเวลา 64 ไมโครวินาที แต่เราใช้สัญญาณเทเลเท็กซ์ที่มีคาบเวลาเท่ากับ 52 ไมโครวินาที ดังนั้นจึงมีข้อมูลทั้งหมด 45 ไบท์ หรือ 360 บิทต่อเส้น อัตราการส่งข้อมูลจึงเป็น 6.9375 เมกะบิท หรือ 1 บิทมีค่าเท่ากับ 144 นาโนวินาที

-รูปร่างของสัญญาณเทเลเท็กซ์ ในการส่งสัญญาณเทเลเท็กซ์ รวมมากับสัญญาณโทรทัศน์ซึ่งจะทำให้สัญญาณเทเลเท็กซ์มีความเพี้ยนเกิดขึ้น มีรูปร่างคล้ายกับสัญญาณซายน์เวฟ ดังนั้นเราจึงต้องมีการปรับแต่งสัญญาณให้กลับคืนมาอยู่ในลักษณะเช่นเดิมคือในลักษณะของสัญญาณดิจิตอล

-ข้อมูลหนึ่งเส้นซึ่งมีอยู่ด้วยกัน 45ไบท์จะแทนข้อมูลในหนึ่งบรรทัดซึ่งมีข้อมูลเป็นมาตราฐาน



รูป 2.3 แสดงการฝากสัญญาณเทเลเท็กซ์ไปกับสัญญาณภาพ

2.4ไมโครคอนโทรลเลอร์ตระกูล 51

2.4.1 สถาปัตยกรรมของไมโครคอนโทรลเลอร์แบบซิพเดี่ยวตระกูล 51

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ไมโครคอนโทรลเลอร์แบบชิพเดี่ยว คือ ไมโครคอนโทรลเลอร์แบบที่มีขนาดเล็กแบบที่บรรจุไว้ในแผงวงจรรวมเพียงชิพเดียว เหมาะสำหรับงานควบคุมอื่นๆ แบบอัตโนมัติ เพราะผู้ใช้สามารถเขียนโปรแกรมควบคุมการทำงานได้ตามต้องการ ไมโครคอนโทรลเลอร์แบบชิพเดี่ยวตระกูล 51 หรือ MCS-51อันได้แก่ เบอร์ 8051และ 8052 ซึ่งมีชุดคำสั่งแตกต่างกันเล็กน้อยดังตารางในรูป 2.4-1

Device	ROMless Version	EPROM Version	ROM Bytes	RAM Bytes	8-Bit I/O Ports	16-Bit Timer/ Counters	Programmable Counter Array (PCA)	UART	Serial Expansion Port (SEP)	Global Serial Channel (GSC)	DMA Channels	A/D Channels	Interrupt Sources/ Vectors	Power Down and Idle Modes
8051	8031	—	4K	128	4	2		✓					6/5	
8051AH	8031AH	8751H 8751BH	4K	128	4	2		✓					6/5	
8052AH	8032AH	8752BH	8K	256	4	3		✓					8/6	
80C51BH	80C31BH	87C51	4K	128	4	2		✓					6/5	✓
80C52	80C32	—	8K	256	4	3		✓					8/6	✓
83C51FA	80C51FA	87C51FA	8K	256	4	3	✓	✓					14/7	✓
83C51FB	80C51FA	87C51FB	16K	256	4	3	✓	✓					14/7	✓
83C152JA	80C152JA	—	1K	256	5	2		✓		✓	2		10/11	✓
—	80C152JB	—	—	256	7	2		✓		✓	2		10/11	✓
83C152JC	80C152JC	—	8K	256	5	2		✓		✓	2		10/11	✓
—	80C152JD	—	—	256	7	2		✓		✓	2		10/11	✓
83C452	80C452	87C452	8K	256	5	2		✓					9/8	✓

รูป 2.4-1 ตารางของไมโครคอนโทรลเลอร์แบบชิพเดี่ยวในตระกูล 51

จากตารางในรูป 2.4-1 แต่ละคอลัมน์จะบ่งบอกถึงคุณสมบัติหรือโครงสร้างของไมโครคอนโทรลเลอร์แต่ละเบอร์ในตระกูล MCS-51 เช่นมีรอม,แรม ภายในเท่าใด ถ้าเป็นรุ่นที่ไม่มีรอมอยู่ภายในเป็นเบอร์อะไรหรือถ้าเป็นรุ่นที่มีหน่วยความจำสำหรับโปรแกรมเป็นแบบอีพรอมเบอร์อะไร เช่นในบรรทัดแรกจะบอกว่า 8051 มีรอมอยู่ภายในขนาด 4 กิโลไบท์ แต่ถ้าเป็นเบอร์ 8031 จะไม่มีรอมขนาด 4 กิโลไบท์อยู่ภายใน นอกจากนี้ในตารางยังจะบอกว่าไมโครคอนโทรลเลอร์เบอร์นั้นมีพอรท์สำหรับอ่านเขียนข้อมูลอยู่กี่ชุด มีวงจรตั้งเวลา/วงจรนับ ขนาด 16 บิทกี่ชุด และยังบอกถึงคุณสมบัติอื่นๆ อีก ทำให้ผู้ใช้สามารถเลือกใช้ไมโครคอนโทรลเลอร์แต่ละเบอร์ให้เหมาะสมกับการใช้งานได้อย่างดีที่สุด MCS-51 ผลิตโดยบริษัท อินเทล มีการทำงานเป็นแบบ 8 บิท หมายความว่าส่วนที่ทำหน้าที่ในการคำนวณจะทำงานสูงสุดทีละ 8 บิท

<u>คุณสมบัติของ MCS-51</u>

1.สามารถนำข้อมูลมา แอนด์,ออร์ หรือทำ คอมพลีเมนท์ ทั้งแบบ 8 บิทและ 1 บิท

2.สามารถใช้กับหน่วยความจำสำหรับโปรแกรมซึ่งเป็นหน่วยความจำที่ใช้สำหรับเก็บชุดคำสั่งที่จะให้ MCS-51 ทำงานได้สูงสุด 64 กิโลไบท์ทำให้เขียนโปรแกรมควบคุมการทำงานได้มาก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.สามารถต่อกับหน่วยความจำสำหรับข้อมูลซึ่งเป็นหน่วยความจำสำหรับเก็บข้อมูลในระหว่างการทำงานของโปรแกรมได้สูงสุด 64 กิโลไบท์

4.ใน 8051 และ 8751 มีหน่วยความจำสำหรับโปรแกรมจำนวน 4 กิโลไบท์อยู่ภายในวงจรรวมทำให้ไม่ต้องต่อหน่วยความจำสำหรับโปรแกรมอยู่ภายนอก ระบบรวมทั้งหมดจึงมีขนาดเล็กและสัญญาณรบกวนจากภายนอกจะทำให้ MCS-51 ทำงานผิดพลาดได้ยาก

5.มีพอรท์แบบขนานสำหรับข้อมูลเข้าและออกจำนวน 32 บิทที่ข้อมูลแต่ละบิทเป็นอิสระต่อกัน

6.มีวงจรนับ/วงจรตั้งเวลา ขนาด 16 บิท 2 ชุดที่ทำงานในโหมดต่างๆ ได้ถึง 4 โหมด

7.มี Universal Asynchronous Receiver Transmitter(UART) สำหรับรับส่งข้อมูลอนุกรมแบบ ฟูลดูเพล็กซ์(Full Duplex) ที่สามารถเลือกรูปแบบการรับส่งข้อมูลได้ 4 แบบ

8.มีแหล่งกำเนิดสัญญาณขอขัดจังหวะการทำงานของโปรแกรม 6 แหล่ง ซึ่งสามารถกระโดดไปทำงานตอบสนองการขัดจังหวะได้ต่างๆ 5 ตำแหน่ง

9.สามารถเลือกการทำงานให้อยู่ในโหมดของไอเดิล(Idle) และพาวเวอร์ดาวน์ (Power Down) ซึ่งจะประหยัดการใช้กำลังไฟในการทำงาน

ซึ่งจากข้อดีดังกล่าว จึงทำให้ MCS-51 เป็นที่นิยมนำมาใช้ในการควบคุมระบบอัตโนมัติมาก คุณสมบัติดังกล่าวบรรจุไว้ในวงจรรวมเดียวขนาด 40 ขา ดังนั้นจึงสามารถออกแบบให้ระบบทั้งหมดมีขนาดเล็กและการที่ทั้งหมดบรรจุอยู่ในวงจรรวมเดียวจึงทำให้ตรวจสอบหาข้อผิดพลาดในระบบง่ายไม่สลับซับซ้อนรวมทั้งลดปัญหาเรื่องการที่มีสัญญาณรบกวนในระบบจนทำให้การทำงานผิดพลาดไป แต่การที่จะนำเอา MCS-51 มาใช้งานได้จะต้องศึกษาและทำความเข้าใจถึงโครงสร้างและองค์ประกอบของ MCS-51 เสียก่อน แล้วจึงเขียนโปรแกรมเพื่อควบคุมการทำงานของ MCS-51 ให้เป็นไปตามต้องการ

2.4.2 โครงสร้างของ MCS-51

ภายใน 8051 ประกอบขึ้นด้วยเกทต่างๆ เช่น แอนด์ , ออร์, นอท ซึ่งเกทเหล่านี้จะถูกนำเอามาออกแบบให้มีหน้าที่การทำงานต่างๆ เช่น วงจรถอดรหัสคำสั่ง วงจรสร้างสัญญาณนาฬิกา โครงสร้างภายในของ 8051 จะประกอบด้วยส่วนย่อยๆ ดังไดอะแกรมในรูปที่ 2.4-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.4-2 ไดอะแกรมโครงสร้างของ 8051

ไดอะแกรมในรูปที่ 2.4-2 เป็นโครงสร้างใหญ่ๆ ของ 8051 เนื่องจากลักษณะของ 8051 เป็นคอมพิวเตอร์จึงประกอบด้วย 3 ส่วนหลักๆ คือ

<u>ซีพียู หรือ ตัวประมวลผล</u> ส่วนนี้จะมีวงจรที่ทำหน้าที่สร้างสัญญาณควบคุมในการติดต่อกับส่วนอื่นๆ เรียกว่าวงจรควบคุม สัญญาณที่สร้างจากวงจรควบคุมได้แก่สัญญาณสำหรับการติดต่อกับหน่วยความจำ อุปกรณ์รับข้อมูลเข้าหรือส่งข้อมูลออกจากตัว 8051 ซึ่งส่วนควบคุมการขัดจังหวะและส่วนควบคุมบัสก็เป็นส่วนหนึ่งของวงจรควบคุมด้วยการสร้างสัญญาณควบคุมจากส่วน ซีพียูนี้จะทำการสร้างสัญญาณโดยการถอดรหัสจากคำสั่งตามที่มีการกำหนดไว้และสัญญาณที่สร้างขึ้นมาจะอ้างอิงสัญญาณนาฬิกาที่สร้างจากวงจรออสซิลเลเตอร์เพื่อให้ทุกๆ ส่วนในวงจรทำงานประสานกันอย่างถูกต้อง ในซีพียูนี้ยังประกอบด้วยส่วนย่อยอีกส่วนที่เรียกว่าส่วนประมวลผล ส่วนนี้จะทำหน้าที่ประมวลผลข้อมูลเช่น การบวก ลบ คูณ และการหารข้อมูลแล้วนำผลลัพธ์ไปเก็บไว้ในรีจีสเตอร์หรือหน่วยความจำที่ ต้องการ

<u>หน่วยความจำ</u> มีไว้สำหรับจดจำข้อมูล หน่วยความจำเปรียบเหมือนกล่องใส่เอกสารจำนวนมากที่นำมาต่อเรียงกันไว้แต่ละกล่องก็มีเอกสาร 1 แผ่น ถ้าต้องการเอกสารจากกล่องใดจะต้องรู้หมายเลขของกล่องข้อมูลเสียก่อน ซึ่งถ้าเป็นหน่วยความจำแล้วหมายเลขของกล่องก็คือตำแหน่งของหน่วยความจำหรือแอสเดรสนั่นเอง การเอาข้อมูลไปเก็บในหน่วยความจำเรียกว่าการเขียนข้อมูล และการนำเอาข้อมูลออกจากหน่วยความจำจะเก็บข้อมูลได้เพียงค่าเดียวเท่านั้น ในไมโครโปรเซสเซอร์ทั่วไปรวมทั้ง 8051 นั้นข้อมูลในแต่ละตำแหน่งของหน่วยความจำจะมีค่าได้ระหว่าง 0 ถึง 255 (00000000) ถึง (11111111 ในเลขฐานสอง) แต่จำนวน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตำแหน่งที่จะเก็บข้อมูลได้ขึ้นกับไมโครโปรเซสเซอร์แต่ละเบอร์ การติดต่อกับหน่วยความจำต้องมีสัญญาณ 3 กลุ่ม

1.แอดเดรสหรือค่าตำแหน่งที่ต้องการติดต่อกับหน่วยความจำประเภท หน่วยความจำโปรแกรมหรือหน่วยความจำข้อมูลได้สูงสุดชนิดละ 65,536 ตำแหน่ง ดังนั้นการอ้างอิงแต่ละตำแหน่งของหน่วยความจำจะต้องใช้เส้นแสดงตำแหน่งในเลขฐาน 2 ทั้งหมด 16 เส้น

2. ข้อมูลที่จะอ่านหรือเขียนกับหน่วยความจำที่ตำแหน่งในข้อ 1

3.สัญญาณควบคุมที่จะส่งไปยังหน่วยความจำ เพื่อบอกกับหน่วยความจำว่าต้องการอ่านหรือเขียนข้อมูล

อุปกรณ์อินพุทและเอาท์พุท เป็นส่วนที่จะใช้ส่งข้อมูลเข้าหรือออกจาก 8051 ทำให้ 8051 ติดต่อกับภายนอกได้ ในไดอะแกรมรูปที่ 2.4-2 อุปกรณ์อินพุทและเอาท์พุทได้แก่ I/O Port,Timer 0 , Timer 1,พอร์ทอนุกรม การทำงานของแต่ละส่วนมีดังนี้

1.4 I/O Port คำว่าพอร์ทหมายถึงจุดที่จะติดต่อกับส่วนที่อยู่ภายนอก 4 I/O Port ของ 8051 เป็นที่ใช้สำหรับรับส่งข้อมูลซึ่งเป็นสัญญาณดิจิตอลเข้าหรือออกจากตัว MCS-51 พอร์ทแต่ละพอร์ทจะรับส่งข้อมูลได้ 8 บิท มีพอร์ท P0,P1,P2,P3 บางพอร์ทจะใช้ทำงานมากกว่าหนึ่งอย่างได้เช่น P01 และ P2 จะใช้สำหรับการส่งตำแหน่งของหน่วยความจำที่ต้องการติดต่อและ พอร์ท P0 จะใช้รับส่งข้อมูลติดต่อกับหน่วยความจำได้ด้วย แต่สิ่งเหล่านี้ไม่ได้เกิดขึ้นที่เวลาเดียวกัน แต่จะใช้วิธีการทำงานตามลำดับโดยควบคุมจากสัญญาณควบคุมที่ถอดรหัสมาจากแต่ละคำสั่งที่ให้คอมพิวเตอร์ทำงานนั่นเอง และสัญญาณทั้งหมดจะอ้างอิงกับสัญญาณนาฬิกา

2.Timer 0 และ Timer 1 เป็นวงจรนับที่สามารถกำหนดให้ทำการนับจำนวนไซเคิลของสัญญาณที่ต่อจากภายนอก 8051 หรือจำนวนไซเคิลของสัญญาณนาฬิกาภายใน 8051 ก็ได้จากการนับจะถูกอ่านหรือตั้งค่าเริ่มต้นของการนับได้โดย ซีพียู

3.Serial Port หรือพอร์ทอนุกรมซีพียู จะอ่านและเขียนข้อมูลกับพอร์ทอนุกรมเป็นแบบ 8 บิท แต่ข้อมูลจะถูกส่งออกจาก 8051 เรียงไปทีละบิทออกจากขา TXD และในการรับข้อมูลเข้าก็จะรับเข้ามาทีละบิททางขา RXD แล้วจัดเรียงใหม่เป็น 8 บิทเพื่อให้ซีพียู อ่านไปใช้งานต่อไป

2.4.3 สถาปัตยกรรมของ 8051

ในรูปที่ 2.4-3 เป็นสถาปัตยกรรมภายในของ 8051 ซึ่งจะอธิบายถึงส่วนย่อยๆ ภายใน 8051 เพียงชิพเดียว และสัญญาณภายในจะต่อออกภายนอกทางขาของ 8051 ที่มีอยู่ 40 ขาดังรูป 2.4-4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.4-3 สถาปัตยกรรมภายในของ 8051

รูป 2.4-4 ไดอะแกรมขาของ 8051 แบบดิพ

8051 ไมโครคอนโทรลเลอร์ที่บรรจุอยู่ภายในวงจรรวมแบบ Dual Inline Package (DIP) ซึ่งแต่ละข้างของ 8051 มีขาอยู่ทั้งหมด 20 ขารวมทั้งหมด 40 ขาจะใช้งานต่างๆ กันดังนี้คือ

V_{cc} ขา 40 เป็นขาที่ต้องป้อนไฟเลี้ยง +5 โวลท์เข้าไปเพื่อให้วงจรรวมสามารถทำงานได้ ระดับโวลเตทของลอจิก 0 และ 1 ของ 8051 จึงต่อเข้ากับอุปกรณ์ลอจิกแบบ TTL ได้โดยตรง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

V_{ss} ขา 20 เป็นขาที่ต้องต่อกับกราวด์ (Ground) การต่ออุปกรณ์ทั้งหมดจะต้องมีกราวด์ของอุปกรณ์ต่อเข้าด้วยกัน

พอร์ท 0 เป็นพอร์ทขนานขนาด 8 บิทอยู่ที่ขา 39 ถึง 32 เริ่มจากบิท 0 ถึง บิท 7 ตามลำดับดังรูป2.4-4 แต่ละขาจะเขียนว่า P0.0,P0.1,.....P0.7 หมายถึงบิท 7 ของพอร์ท 0 ซึ่งเป็นบิทที่มีนัยสำคัญสูงสุด และ P0.0 คือบิท 0 ของพอร์ท 0 เป็นบิทที่มีนัยสำคัญต่ำสุด พอร์ท 0 นี้ใช้ได้ทั้งการรับส่งตำแหน่ง และข้อมูลกับหน่วยความจำหรือใช้เป็นพอร์ทรับส่งข้อมูลก็ได้ ข้อมูลที่ส่งออกทางพอร์ท 0 จะถูกแลทช์ไว้ที่ขาของพอร์ท 0 เป็นแบบ Open Drain Bidirectional ดังรูปที่ 2.4-5

พอร์ท 0 จะใช้งานได้หลายอย่างดังนี้

1.ใช้สำหรับส่งค่าตำแหน่งหน่วยความจำภายนอกที่ต้องการติดต่อด้วย

2.ใช้รับส่งข้อมูลกับหน่วยความจำข้อมูลหรือใช้รับข้อมูลจากหน่วยความจำโปรแกรม

3.ใช้รับส่งข้อมูลจากพอร์ทโดยตรงในกรณีที่ไม่มีการใช้หน่วยความจำโปรแกรมหรือหน่วยความจำข้อมูลภายนอก



รูป 2.4-5 โครงสร้างของพอร์ท 0

พอร์ท 1 เป็นพอร์ทขนานขนาด 8 บิท ในรูปที่ 2.4-4 คือขา P1.0 ถึง P1.7 (ขา 1-8) P1.0 หมายถึงบิท 0 ของ พอร์ท 1 ซึ่งเป็น LSB และบิท P1.7 หมายถึง บิทที่ 7 ของพอร์ท 1 ซึ่งเป็น MSB และบิทมีดังรูป 2.4-6

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



B. Port 1 Bit

รูป 2.4-6 โครงสร้างของพอร์ท 1

พอร์ท 2 เป็นพอร์ทขนานขนาด 8 บิท คือขา P2.0 ถึง P2.7 โครงสร้างของพอร์ท 2 แต่ละบิทจะมีดังรูป 2.4-7



รูป 2.4-7 โครงสร้างของพอร์ท 2

พอร์ท 3 คือขา P3.0 ถึง P3.7 หรือขา 10-17 ตามลำดับในรูปที่ 2.4-4 พอร์ทนี้มีโครงสร้างดังรูปที่ 2.4-8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.4-8 โครงสร้างของพอร์ท 3

ส่วนที่ 1 ในรูป 2.4-8 เป็นส่วนแลทช์ข้อมูลที่เขียนมายังพอร์ท 3 ทางบัสภายใน เหมือนกับพอร์ทอื่นๆ และพอร์ท 3 จะมี Internal Pull Up อยู่ทุกบิทแต่พอร์ท 3 นี้แต่ละบิทจะใช้การทำงานอื่นได้โดยใช้คำสั่งควบคุมการทำงาน ในส่วนที่ 2 จะมีสัญญาณ Alternative Output Function ที่สร้างมาจากส่วนไทม์มิ่งแอนด์คอนโทรล สัญญาณนี้เป็นสัญญาณที่ส่งออกในกรณีที่ใช้พอร์ท 3 ทำงานในฟังก์ชั่นอื่น

ALE (Adress Latch Enable) ขานี้จะส่งสัญญาณที่มีความถี่ 1/6 เท่าของสัญญาณออสซิลเลเตอร์ สัญญาณนี้จะส่งออกมาตลอดเวลา ยกเว้นบางครั้งของการติดต่อกับหน่วยความจำสำหรับข้อมูลภายนอก 8051 สัญญาณนี้จะใช้บอกกับอุปกรณ์ภายนอก 8051 ว่าขณะนี้สัญญาณนี้แอคทีฟ (เป็นลอจิก 1) มีจะการส่งข้อมูลที่เป็น 8 บิทล่างของตำแหน่งหน่วยความจำภายนอก 8051 ที่ต้องการติดต่อออกไปทางพอร์ท 0 จะส่งค่าตำเหน่งหน่วยความจำออกมาเพียงชั่วขณะเท่านั้น ซึ่งในเวลาต่อมาพอร์ท 0 จะใช้รับ-ส่งข้อมูลกับหน่วยความจำภายนอก สัญญาณ ALE จะสามารถต่อเข้ากับอุปกรณ์ TTL ชนิด LS ได้ถึง 8 อินพุท

PSEN (Program Store Enable) เป็นขาที่ 29 ในรูปที่ 2.4-4 ขานี้ปกติจะให้ลอจิก 1 แต่จะส่งลอจิก 0 เมื่อต้องการอ่านคำสั่ง (Fetch Instruction) ที่จะนำไปทำงานจากหน่วยความจำสำหรับโปรแกรมภายนอก 8051 ในกรณีที่อ่านคำสั่งซึ่งเก็บอยู่ในหน่วยความจำสำหรับโปรแกรมภายใน 8051 แล้วสัญญาณนี้จะไม่เปลี่ยนลอจิกเป็น 0 ขา PSEN นี้สามารถต่อไปยังขาอินพุทของ TTL ชนิด LS ได้ถึง 8 อินพุท

EA (External Access) ขา 31 ของรูปที่ 2.4-4 ขานี้เป็นขาอินพุทที่ต่อเข้าไปยังวงจร ไทม์มิ่งแอนด์คอนโทรล ถ้า ป้อนลอจิก 0 เข้าไปที่ขา EA นี้ แสดงว่าโปรแกรมในตำแหน่ง 0000H ถึง 0FFFH ที่ต้องการให้ทำงานถูกเก็บไว้ภายนอก 8051 จะต้องสร้างสัญญาณ PSEN ออกไปยังภายนอก เพื่อทำการเฟช(FETCH)คำสั่งเข้ามาทำงาน แต่ถ้าสัญญาณที่ป้อนให้ขา EA เป็น 1 หมายความว่า โปรแกรมใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตำแหน่ง 0000H ถึง 0FFFH ถูกเก็บไว้ภายใน 8051 การทำงานในตำแหน่งหน่วยความจำช่วงนี้จะอ่านคำสั่งต่างๆ จากรอมภายใน 8051

XTAL 1 ขาที่ 19 ของรูปที่ 2.4-4 ขานี้จะต่อเข้ากับขาของวงจรขยายแบบป้อนกลับเฟสสัญญาณที่ประกอบเป็นวงจรออสซิลเลเตอร์ ถ้าต้องการใช้สัญญาณนาฬิกาจากภายนอกมาควบคุมการทำงานของ 8051 ก็ให้ป้อนสัญญาณเข้ามาที่จุดนี้

XTAL 2 ขาที่ 18 ของรูปที่ 2.4-4 ขานี้เป็นเอาท์พุทแบบกลับเฟสสัญญาณที่ประกอบเป็นวงจรออสซิลเลเตอร์ ถ้าจะใช้สัญญาณนาฬิกาที่สร้างจากภายนอกมาเป็นสัญญาณนาฬิกาของ 8051 แล้ว ให้ปล่อยขานี้ลอยไว้แล้วป้อนสัญญาณนาฬิกาจากภายนอก เข้ามาที่ขา XTAL 1

2.4.4 การจัดการหน่วยความจำของ 8051

หน่วยความจำของ 8051 แบ่งออกเป็น 2 แบบ ตามลักษณะของการใช้งานคือ

1. หน่วยความจำโปรแกรม (Program Memory) เป็นหน่วยความจำที่ใช้เก็บคำสั่งในรูปรหัสภาษาเครื่อง ซึ่งต้องการให้ 8051 ทำงาน เมื่อ 8051 ทำงานก็จะอ่านข้อมูลที่เก็บในหน่วยความจำประเภทนี้เข้าไปถอดรหัส แล้วสร้างสัญญาณควบคุมส่วนอื่นๆ ตามการทำงานของแต่ละคำสั่งนั้น หน่วยความจำแบบนี้จะต้องเป็นแบบรอม และผู้ใช้ต้องเขียนข้อมูลในแต่ละตำแหน่งของหน่วยความจำเป็นรหัสภาษาเครื่องของ 8051 ตามลำดับการทำงานที่ต้องการ ในระหว่างการทำงานของ 8051 ผู้ใช้จะไม่สามารถใช้คำสั่งการเขียนข้อมูลลงในหน่วยความจำแบบนี้ได้ จำนวนตำแหน่งสูงสุดของหน่วยความจำแบบนี้ที่ 8051 จะใช้งานได้คือ 65536 ตำแหน่ง ค่าของตำแหน่ง จะเขียนเป็นเลขฐาน 16 ได้ตั้งแต่ 0000H ถึง FFFFH ถ้าต้องการให้ 8051 ทำงานตามคำสั่งที่เก็บไว้ในรอม ภายใน 8051 ก็ให้ป้อนสัญญาณสภาวะลอจิก 1 เข้าที่ขา EA ของ 8051 แต่ถ้าต้องการให้ทำงานในโปรแกรมที่เก็บไว้ในรอมภายนอก 8051 ก็ให้ต่อลอจิก 0 เข้าที่ขา EA ของ 8051 ส่วนหน่วยความจำที่ตำแหน่ง 1FFFH ถึง FFFFH จะต้องอยู่ภายนอก 8051 เสมอ ดังแสดงในแผนภูมิหน่วยความจำในรูป 2.4-9

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.4-9 แผนภูมิหน่วยความจำของ 8051

ไมโครคอนโทรลเลอร์ 8031, 8051 และ 8751 นั้นโดยโครงสร้างและรหัสคำสั่งจะเหมือนกันทุกประการ แตกต่างกันที่

- 8031 จะไม่มีรอมขนาด 4 กิโลไบท์อยู่ภายใน ถ้าต้องการเก็บคำสั่งควบคุมการทำงานไว้ในหน่วยความจำส่วนนี้ จะต้องส่งโปรแกรมคำสั่งไปให้โรงงานผู้ผลิตทำการเขียนใส่ใน รอม ให้ตั้งแต่ในขั้นตอนของการผลิตวงจรรวม ผู้ใช้สามารถแก้ไขโปรแกรมได้เองถ้าจะนำมาใช้งานโดยเก็บโปรแกรมไว้ในหน่วยความจำช่วง 4 กิโลไบท์แรกอยู่ภายนอกก็สามารถทำได้ โดยการต่อรอมไว้ภายนอก แล้วต่อขา EA ของ 8051 ไว้กับสัญญาณที่มีสภาวะลอจิกเป็น 0

-8751 จะมีหน่วยความจำขนาด 4 กิโลไบท์เป็นแบบอีพรอม(Erasable Program Read Only Memory) อยู่ภายในวงจรรวมเอาไว้ ใช้เก็บโปรแกรมคำสั่งที่จะให้ 8751 ทำงาน ผู้ใช้สามารถเขียนคำสั่งลงไปในอีพรอม ได้เองโดยใช้เครื่องมือที่เรียกว่าเครื่องโปรแกรมอีพรอม (EPROM Programmer) และผู้ใช้สามารถแก้ไขโปรแกรมที่อยู่ในอีพรอม ได้โดยการล้างข้อมูลในทุกตำแหน่งของ อีพรอม ออกด้วยการฉายแสงอุลตร้าไวโอเลต (Ultraviolet) ผ่านกระจกใสบนวงจรรวมเข้าไปยังวงจรภายใน ตามเวลาที่กำหนดในคู่มือเฉพาะ (Data sheet) ของ 8751 จากนั้นก็ใช้เครื่องโปรแกรม อีพรอม เขียนโปรแกรมลงไปใหม่ 8751 นี้จะสะดวกมากสำหรับการพัฒนาโปรแกรม

2. หน่วยความจำข้อมูล (Data Memory)เป็นหน่วยความจำที่ 8051 จะใช้สำหรับพัก, เก็บข้อมูล แล้วเรียกมาใช้ใหม่ในระหว่างการทำงานของ 8051 การอ่านหรือเขียนข้อมูลจากหน่วยความจำจะกระทำโดยคำสั่งที่เก็บไว้ใน หน่วยความจำโปรแกรม หน่วยความจำแบบนี้เป็นประเภท Random Access Memory (RAM) ถ้ามีไฟเลี้ยงอยู่ข้อมูลที่เก็บไว้จะไม่สูญหาย แต่ถ้าปิดเครื่องหรือไม่จ่ายไฟให้แรมแล้ว ข้อมูลในแรมก็จะสูญหายไป การสูญหายของข้อมูลไม่ได้หมายความว่าไม่มีอะไรอยู่เลยแต่เป็นการที่มีข้อมูลใหม่ซึ่งไม่ใช่ข้อมูลที่เก็บไว้เดิมเข้ามาแทนที่ เช่นเดิมเก็บข้อมูล 18H ไว้ที่ตำแหน่ง 1900H เมื่อปิดไฟแล้วเปิดใหม่ ข้อมูลที่ตำแหน่ง 1900H จะไม่ใช่ 18H อาจเป็นค่าอะไรก็ได้ ซึ่งเรียกการเกิดลักษณะนี้ว่าข้อมูลสูญหายไป หน่วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความจำแบบหน่วยความจำข้อมูลของ 8051 จะมีอยู่ 2 ชุด ชุดหนึ่งอยู่ภายใน8051 จำนวน 128 ไบท์ที่ตำแหน่ง 00H ถึง 7FH (เบอร์ 8052 จะมี 256 ไบท์อยู่ที่ตำแหน่ง 00H ถึง FFH) และอีกชุดหนึ่งจะต้องต่ออยู่ภายนอกของวงจรรวม 8051 มีได้สูงสุด 65536 ไบท์ (64 กิโลไบท์) อยู่ที่ตำแหน่ง 0000H ถึง FFFFH หน่วยความจำแบบหน่วยความจำข้อมูล ภายใน 8051 ที่ตำแหน่ง 80H ถึง FFH นั้นไม่ได้มีอยู่ทุกตำแหน่ง จะมีเฉพาะในบางตำแหน่งซึ่งเรียกหน่วยความจำบางตำแหน่งนี้ว่า รีจีสเตอร์ฟังก์ชั่นพิเศษ (SFR) เพราะจะใช้หน่วยความจำเหล่านี้สำหรับงานพิเศษเท่านั้น แต่ละตำแหน่งของหน่วยความจำแบบตำแหน่งของหน่วยSFR นี้อาจเป็นแรม หรือวงจรนับ (Counter) วงจรตั้งเวลา (Timer) ก็ได้เช่นเป็น Timer 0, Timer 1 ดังนั้นใน 8051 จึงไม่ถือว่า SFR เป็นหน่วยความจำข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.4.5 รีจีสเตอร์ฟังก์ชั่นพิเศษ

ใน 8051 จะใช้วิธีการกำหนดชื่อให้กับตำแหน่งของหน่วยความจำสำหรับข้อมูลภายในเช่นการให้ชื่อหน่วยความจำในแต่ละแบงค์ซึ่งอยู่ในช่วงหน่วยความจำตำแหน่ง 00H ถึง 1FH แล้วในคำสั่งจะอ้างอิงหน่วยความจำแต่ละตำแหน่งโดยการใช้ชื่อ R0,R1,R2,.....,R7 หน่วยความจำตำแหน่งเหล่านี้เรียกอีกอย่างหนึ่งว่าเป็นรีจีสเตอร์ ซึ่งมีหน้าที่ในการเก็บหรือพักข้อมูล รีจีสเตอร์กลุ่มหนึ่งใน 8051 ที่เรียกว่า SFR เป็นรีจีสเตอร์ที่ใช้สำหรับงานเฉพาะ คือข้อมูลที่เก็บไว้ในรีจีสเตอร์เหล่านี้จะมีความหมายเฉพาะตัวของรีจีสเตอร์ที่แต่ละตำแหน่งของ SFR อาจจะไม่ใช่เป็นหน่วยความจำแต่อาจเป็นตัวนับ ซึ่งการอ้างอิงข้อมูลแต่ละตำแหน่งนั้น 8051 จะถือเสมือนว่าเป็นหน่วยความจำตำแหน่งหนึ่ง จึงเรียกการมองข้อมูลแต่ละตำแหน่งว่า Memory Map I/O รีจีสเตอร์กลุ่มนี้มีดังในรูปที่ 2.4-10

Symbol	Name	Address
*ACC	Accumulator	E0H
*B	B Register	F0H
*PSW	Program Status Word	D0H
SP	Stack Pointer	81H
DPTR	Data Pointer 2 Bytes	
DPL	Low Byte	82H
DPH	High Byte	83H
*P0	Port 0	80H
*P1	Port 1	90H
*P2	Port 2	A0H
*P3	Port 3	B0H
*IP	Interrupt Priority Control	B8H
*IE	Interrupt Enable Control	A8H
TMOD	Timer/Counter Mode Control	89H
*TCON	Timer/Counter Control	88H
*T2CON	Timer/Counter 2 Control	C8H
TH0	Timer/Counter 0 High Byte	8CH
TL0	Timer/Counter 0 Low Byte	8AH
TH1	Timer/Counter 1 High Byte	8DH
TL1	Timer/Counter 1 Low Byte	8BH
*TH2	Timer/Counter 1 High Byte	CDH
*TL2	Timer/Counter 2 Low Byte	CCH
*RCAP2H	T/C 2 Capture Reg. High Byte	CBH
*RCAP2L	T/C Capture Reg. Low Byte	CAH
*SCON	Serial Control	98H
SBUF	Serial Data Buffer	99H
PCON	Power Control	87H
*IOCON (1)	I/O Control	F8H

รูป 2.4-10 รีจีสเตอร์ฟังก์ชั่นพิเศษ

<u>รีจีสเตอร์ฟังก์ชั่นพิเศษ(Spectial Function Register)</u>

รีจีสเตอร์กลุ่มนี้ มีดังนี้

1. <u>แอคคิวมูเลเตอร์ (Accumulator)</u> ตำแหน่งหน่วยความจำภายในเท่ากับ 0E0H รีจิสเตอร์นี้มีขนาด 8 บิท เป็นรีจีสเตอร์ที่ใช้มากซึ่งในรหัสคำสั่งช่วยจำจะอ้างอิงถึง รีจิสเตอร์นี้โดยใช้สัญลักษณ์ A เช่น MOV A,#15H คำสั่งที่จะอ่านหรือเก็บข้อมูลกับหน่วยความจำภายนอกจะต้องกระทำผ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รีจิสเตอร์เท่านั้น เช่น MOVX @RO,A หรือ MOVX A, @ RO เป็นต้น และข้อมูลที่อยู่ภายในรีจิสเตอร์นี้ก็สามารถที่จะให้โปรแกรมตรวจสอบเพื่อกระโดดการทำงานไปยังตำแหน่งอื่นได้เช่น JZ rel

2 B รีจีสเตอร์ ตำแหน่งหน่วยความจำภายในเท่ากับ 0F0H เป็นรีจีสเตอร์ขนาด 8 บิทที่ใช้ในคำสั่งการคูณ และคำสั่งการหารเท่านั้น โดยรีจีสเตอร์ B นี้จะเก็บตัวคูณและผลลัพธ์บิท 8 ถึง 15 ในคำสั่งการคูณ ส่วนในคำสั่งการหารนั้นรีจีสเตอร์ B จะเก็บตัวหารและผลการหาร การเขียนข้อมูลลงในรีจีสเตอร์นี้จะต้องใช้คำสั่งเคลื่อนย้ายข้อมูลไปยังตำแหน่ง 0FH เช่น MOV 0F0,25Hจะเป็นการกำหนดค่า 25 H ให้กับรีจีสเตอร์ B

3. โปรแกรมสเตตัสเวิร์ด(Program Status Word) ตำแหน่งหน่วยความจำภายในเท่ากับ 0 D0H เป็นรีจีสเตอร์ขนาด 8 บิทที่แต่ละบิทจะบอกสภาวะต่าง ๆ แต่บิทของ PSW จะสามารถกำหนดให้เป็น 1 หรือ 0 ได้ด้วยคำสั่ง SETB หรือ CLR ตามลำดับค่าตำแหน่งบิท 0 ถึงบิท 7 ของรีจิสเตอร์ PSW เท่ากับ D0H ถึง D7H ตามลำดับ

4. สแตคพอยน์เตอร์(Stack Pointer) ตำแหน่งหน่วยความจำภายในเท่ากับ 081H เป็นรีจีสเตอร์ขนาด 8 บิทใช้ชี้ตำแหน่งหน่วยความจำภายใน 8051 ที่ใช้เก็บตำแหน่งเดิมของโปรแกรมก่อนทำงานคำสั่ง CALL หรือตำแหน่งที่ใช้เก็บข้อมูลด้วยคำสั่ง PUSH และตำแหน่งที่จะอ่านข้อมูลออกมาด้วยคำสั่ง POP เมื่อทำการรีเซ็ท 8051 โดยการป้อนสัญญาณสภาวะลอจิก 1 เข้าไปที่ขา RST ของ 8051 จะทำให้ข้อมูลในรีจีสเตอร์นี้มีค่าเป็น 07H หมายความรีจีสเตอร์ SP ชี้หน่วยความจำที่ตำแหน่ง 07H ค่าของ SP จะเปลี่ยนแปลงไปโดยการใช้คำสั่งเคลื่อนย้ายข้อมูลหรือการทำงานของคำสั่ง PUSH,POP , CALL

5. ดาต้าสแตคพอยน์เตอร์(Data Stack Pointer) ตำแหน่งหน่วยความจำภายในเท่ากับ 82H และ 83H เป็นรีจิสเตอร์ DPTR มีขนาด 16 บิท หน้าที่ของรีจิสเตอร์นี้ก็คือใช้สำหรับชี้ตำแหน่งในหน่วยความจำรีจิสเตอร์ DPTR นี้สามารถใช้อ้างอิงตำแหน่งหน่วยความจำได้สูงสุด 60 x 1024 ตำแหน่ง เช่นคำสั่ง MOVX A, @ DPTR คือใช้ชี้ตำแหน่งโปรแกรมที่ต้องการกระโดดข้ามไปทำงานเช่นคำสั่ง JUM @ A+DPTR รีจิสเตอร์ DPTR นี้ ประกอบด้วยรีจิสเตอร์ขนาด 8 บิท 2 ตัว คือ DPH ซึ่งอยู่ที่ตำแหน่ง 83H และ DPL ซึ่งอยู่ที่ตำแหน่ง 82H ในหน่วยความจำสำหรับข้อมูลภายใน 8051 ดังนั้นการแก้ไขข้อมูลในรีจิสเตอร์ DPTR จึงทำได้ทั้งทีละ 16 บิท เช่นคำสั่ง MOV DPTR, #data16 หรือจัดการทีละ 8 บิท โดยการแก้ไขข้อมูลใน DPH หรือ DPL ด้วยคำสั่ง MOV 83H, #data8 หรือ MOV 82H, #data8

6. พอร์ท 0 ถึง 3 ตำแหน่งหน่วยความจำภายในเท่ากับ 80H,90H,0A0H,0B0H รีจีสเตอร์ฟังก์ชั่นพิเศษ ชื่อ P0, P1, P2, และ P3 เป็นรีจิสเตอร์ขนาด 8 บิทของหน่วยความจำสำหรับข้อมูลตำแหน่ง80 H,90H,0A0Hและ 0B0H ตามลำดับ การเขียนข้อมูลลงไปยังหน่วยความจำแต่ละตำแหน่งเป็นการส่งข้อมูลไปยังพอร์ทนั้น ๆ ของ 8051 ข้อมูลที่เขียนออกไปจะถูกแลทช์ ค้างไว้และปรากฏที่แต่ละบิทของพอร์ท เช่น MOV 80H, #18H จะปรากฏสภาวะลอจิก LLLHHLLL ที่ขาบิท 7 ถึง 0 ของพอร์ท 0 ตามลำดับในการอ่าน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อมูลจาก รีจิสเตอร์แต่ละตัวก็จะเป็นการอ่านสภาวะลอจิกของสัญญาณที่ปรากฏอยู่ที่แต่ละขาของพอร์ทนั้น เช่น MOV A, 80H เป็นการอ่านสภาวะลอจิกจากพอร์ท 0 เข้ามายังแอคคิวมูเลเตอร์ การอ่านข้อมูลจากพอร์ทจะต้องเขียนข้อมูล 11111111B ไปไว้ที่พอร์ทนั้น ๆ เสียก่อน

7. ซีเรียลดาต้าพอยน์เตอร์ (Serial Data Pointer) ตำแหน่งหน่วยความจำภายในเท่ากับ 99H รีจิสเตอร์นี้มีขนาด 8 บิท และมีตำแหน่งของหน่วยความจำสำหรับข้อมูลภายใน 8051 เท่ากับ 99H โครงสร้างภายในแล้วรีจิสเตอร์นี้มี 2 ตัวที่มีชื่อเดียวกัน ตัวหนึ่งสำหรับเก็บข้อมูลที่จะส่งแบบอนุกรมออกจาก 8051 และอีกตัวหนึ่งสำหรับข้อมูลแบบอนุกรมที่เข้ามาดังนั้นพอร์ทอนุกรม ของ 8051 จึงเรียกว่ามีการทำงานแบบฟูลดูเพล็กซ์ เพราะสามารถส่งและรับข้อมูลได้ในเวลาเดียวกันเนื่องจากมีรีจิสเตอร์สำหรับส่งและรับแยกออกจากกัน ข้อมูลที่ต้องการจะส่งออกก็ให้เขียนไปยังรีจิสเตอร์ SBUF แล้วสั่งงานให้ส่งข้อมูลออกมา ข้อมูลในรีจิสเตอร์จะเ ริ่ม ส่งออกโดยเริ่มจากบิท 0 ถึง 7 ตามลำดับ ถ้าข้อมูลมีข้อมูลเข้ามาทางขา RXD ก็จะถูกเก็บไปไว้ในรีจิสเตอร์นี้โดยถือว่า ข้อมูลบิทแรกที่เข้ามาคือบิท 0

พอร์ทอนุกรม จะสามารถกำหนดให้การทำงานรับ-ส่งข้อมูลแบบอนุกรมได้ 4 โหมด (MODE) โดยการกำหนดในรีจิสเตอร์ SCON (Serial Port Control Registeter) แต่ละโหมดการทำงานของพอร์ทอนุกรม มีดังนี้

โหมด 0 : ในโหมดนี้จะมีการรับหรือส่งข้อมูลแบบอนุกรมทางขา RXD และขา TXDจะส่งสัญญาณคล็อก(clock) ที่ใช้สำหรับเลื่อน (Shift) ข้อมูล 1 ชุดของข้อมูลจะประกอบด้วยข้อมูล 8 บิทเท่านั้นและจะเริ่มการรับ ส่งข้อมูลจากบิท 0 ถึง 7 ตามลำดับ อัตราการส่งข้อมูลแบบอนุกรมจะเท่ากับ 1/12 เท่าของความถี่สัญญาณนาฬิกาที่ใช้กับ 8051

โหมด 1 : ข้อมูลที่รับ-ส่ง 1 ชุดในโหมดนี้จะมี 10 บิท ผ่านทางขา RXD และ TXD ตามลำดับเริ่มต้นการรับส่งข้อมูลด้วย บิทเริ่มต้น 1 บิท (ลอจิกเป็น 0), ข้อมูล 8 บิท (เริ่มจากบิท 0), บิทสุดท้าย 1 บิท (ลอจิก 0)

เมื่อรับข้อมูลอนุกรมเข้ามาข้อมูล 8 บิทจะถูกเก็บในรีจิสเตอร์ SBUF และ บิทสุดท้าย จะถูกเก็บไปที่บิท RB8 ในรีจิสเตอร์ SCON ในการส่งข้อมูลออกก็จะเขียนข้อมูลที่ต้องการส่งไปยัง รีจิสเตอร์ SBUF อัตราการส่งข้อมูลในโหมดนี้สามารถกำหนดได้ตามต้องการโดยจะขึ้นกับการเกิด โอเวอร์โฟลว์ใน ไทม์มิ่ง 1

โหมด 2 : การรับ-ส่งข้อมูลของโหมด 2 หนึ่งชุดจะมี 11 บิท ข้อมูลจะส่งออกผ่านทางขา TDX และรับเข้ามาทางขา RDX ข้อมูลแต่ละชุดจะเริ่มต้นด้วย บิทเริ่มต้น 1 บิท, ข้อมูล 8 บิท (เริ่มจากบิท 0), ข้อมูลบิทที่ 9 จำนวน 1 บิทและ บิทสุดท้าย อีก 1 บิทข้อมูลบิทที่ 9 ที่จะส่งออกนี้สามารถกำหนดได้ว่าจะให้เป็น 1 หรือ 0 โดยการกำหนดในบิท RB8 ของรีจิสเตอร์ SCON บิทนี้มีประโยชน์มากในการส่งข้อมูลแบบอนุกรม เช่นอาจส่งค่าพาริตี้ของข้อมูลไปบิทที่ 9 เพื่อว่าเมื่อปลายทางรับข้อมูลแล้วจะได้ใช้ตรวจสอบว่าข้อมูลที่รับเข้ามา 8 บิทมีพาริตี้บิทตรงกับบิทที่ 9 หรือไม่ ถ้าไม่ตรงก็แสดงว่ามีข้อผิดพลาดเกิดขึ้นระหว่างการส่งข้อมูล เมื่อรับข้อมูลเข้ามานั้นข้อมูล บิทที่ 9 ก็จะถูกนำไปเก็บในบิท RB8 ของรีจีสเตอร์ SCON

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อัตราการส่งข้อมูลจะกำหนดให้เป็น 1/32 หรือ 1/64 เท่าของความถี่สัญญาณนาฬิกาที่ใช้กับ 8051 โดยการกำหนดบิท SMOD ในรีจิสเตอร์ PCON

โหมด 3 : การส่งข้อมูลในโหมดนี้ 1 ชุดมี 11 บิท เหมือนกับโหมด 2 ทุกประการแตกต่างกันตรงอัตราการส่งข้อมูลเท่านั้น คืออัตราการส่งข้อมูลในโหมด 3 นี้สามารถกำหนดได้ตามต้องการโดยจะขึ้นกับการเกิดโอเวอร์โฟลว์ ใน ไทม์เมอร์ 1 เหมือนกับโหมด 1

8. SCON (Serial Port Control Register) ตำแหน่งหน่วยความจำภายในเท่ากับ 98 H รีจีสเตอร์ SCON มีขนาด 8 บิท ใช้สำหรับควบคุมการส่งและรับข้อมูลผ่านทางพอร์ทอนุกรม แต่ละบิทของข้อมูลในรีจีสเตอร์นี้มีความหมายดังรูปที่ 2.4-11

SCON : SERIAL PORT CONTROL REGISTER. BIT ADDRESSABLE.

SM0	SM1	SM2	REN	TB8	RB8	TI	RI

SM0	SCON.7	Serial Port mode specifier.(NOTE 1)
SM1	SCON.6	Serial Port mode specifier. (NOTE 1).
SM2	SCON.5	Enables the multiprocessor communication feature in mode 2 & 3. In mode 2 or 3, if SM2 is set to 1 then RI will not be activated if the received 9th data bit (RB8) is 0. In mode 1, if SM2 = 1 then RI will not be activated if a valid stop bit was not received. In mode 0, SM2 should be 0. (See Table 9)
REN	SCON.4	Set/Cleared by software to Enable/Disable reception.
TB8	SCON.3	The 9th bit that will be transmitted in modes 2 & 3. Set/Cleared by software.
RB8	SCON.2	In modes 2 & 3, is the 9th data bit that was received. In mode 1, if SM2 = 0, RB8 is the stop bit that was received. In mode 0, RB8 is not used.
TI	SCON.1	Transmit interrupt flag. Set by hardware at the end of the 8th bit time in mode 0, or at the beginning of the stop bit in the other modes. Must be cleared by software.
RI	SCON.0	Receive interrupt flag. Set by hardware at the end of the 8th bit time in mode 0, or halfway through the stop bit time in the other modes (except see SM2). Must be cleared by software.

รูป 2.4-11 รีจีสเตอร์ SCON

(Main Program) และกระโดดไป□างานในโปรแกรมตอบสนองการขัดจังหวะ (Interrupt Service Routine) ในรูปที่ 2.4-11 บิท RI จะเป็นชื่อของบิท 0 และ SM0 จะเป็นบิท 7 ของรีจีสเตอร์ SCON ซึ่งความหมายหรือการทำงานของรีจีสเตอร์แต่ละบิทมีดังนี้

RI Receive Interrupflag

บิทนี้จะถูกกำหนดโดยฮาร์ดแวร์ให้มีค่าเป็น 0 หรือ 1 โดยที่ในการรับข้อมูลโหมด 0 นั้นบิท RB8 จะมีค่าเป็น 1 เมื่อมีข้อมูลเข้ามาครบทั้ง 8 บิท ส่วนในโหมดอื่นบิท RB8 จะเป็นหนึ่งก็ต่อเมื่อ ข้อมูลเข้ามาถึงเวลาครึ่งหนึ่งของบิทสุดท้าย (ยกเว้นบางกรณีให้ดูที่เรื่องบิท SM2 ของรีจิสเตอร์ SCON) บิทนี้จะสามารถเคลียร์ให้มีค่าเป็น 0 ได้โดยใช้คำสั่ง CLR bit โดยค่าตำแหน่งของบิทมีค่าเท่ากับ 98H บิทนี้มีประโยชน์ให้รู้ว่าข้อมูลได้เข้ามาอยู่ใน SBUF ครบทั้งชุดแล้วพร้อมที่ ซีพียู จะอ่านไปเก็บในหน่วยความจำต่อไป หรืออาจกำหนดค่าในรีจิสเตอร์ IE และ IP เพื่อเมื่อมีข้อมูลเข้ามาทางพอร์ทอนุกรมแล้ว จะทำให้เกิดการขัดจังหวะ (Interrupt) การทำงานของโปรแกรมหลัก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TI Transmit Interrupt Flag

ค่าในบิท TI จะถูกกำหนดให้เป็น 1 หรือ 0 ด้วยฮาร์ดแวร์ โดยในการส่งข้อมูลแบบอนุกรมโหมด 0 บิทนี้จะเป็น 1 เพื่อจะบอกการส่งข้อมูลในรีจิสเตอร์ SBUF ออกไปทางพอร์ทอนุกรมครบทั้ง 8 บิท แต่ถ้าเป็นการส่งข้อมูลแบบอนุกรมในโหมดอื่นจะทำให้ข้อมูลในบิท TI เป็น 1 เมื่อเริ่มการส่งบิทสุดท้าย ข้อมูลบิทนี้จะสามารถ เคลียร์ เป็น 0 ได้โดยค่าสั่ง CLR bit โดยที่ค่าตำแหน่งของ บิทนี้เท่ากับ 99H บิทนี้ยังมีประโยชน์เพื่อบอกว่าการส่งข้อมูลจาก SBUF ออกไปทางพอร์ท อนุกรมนั้นสิ้นสุดแล้ว พร้อมที่จะให้โปรแกรมเขียนข้อมูลลงไปยัง SBUF สำหรับการส่งออกต่อไปได้ นอกจากนี้การกำหนดค่าในรีจิสเตอร์ IE และ IP ยังสามารถที่จะกำหนดให้เกิดการขัดจังหวะการทำงานของโปรแกรมได้ เมื่อบิทนี้ถูกฮาร์ดแวร์ทำให้มีค่าเป็น 1

RB8

เมื่อมีการกำหนดให้รับข้อมูลในโหมด 2 ใน 3 จะใช้บิทนี้สำหรับเก็บข้อมูลบิทที่ 9 ที่เข้ามาทางพอร์ทอนุกรม ส่วนในโหมด 1 นั้นบิทนี้จะเก็บบิทสุดท้าย ซึ่งมีค่าเป็น 1 นั้นเอง ในโหมด 0 บิทนี้จะไม่ถูกใช้งาน ค่าตำแหน่งของบิทนี้คือ 9AH

TB8

ในการส่งข้อมูลแบบอนุกรมโหมด 2 และ 3 จะใช้บิทนี้เก็บข้อมูลบิทที่ 9 ส่วนในโหมดอื่นจะไม่ใช้งานบิทนี้ การกำหนดค่าในบิทนี้สามารถทำได้โดยใช้คำสั่ง SETB bit หรือ CLR bit ค่าตำแหน่งของบิทนี้คือ 9BH

REN Receive Enable

เป็นบิทที่จะใช้กำหนดให้ทำการรับข้อมูลเข้ามาจากพอร์ทอนุกรม (Serial Port) หรือไม่ถ้า บิทนี้เป็น 1 ก็จะรับข้อมูลเข้ามา แต่ถ้าเป็น 0 ก็จะไม่รับข้อมูลที่ขา RXD เข้ามา การให้บิทนี้เป็น 1 หรือ 0 ทำได้โดยใช้คำสั่ง SETB bit หรือ CLR bit ค่าตำแหน่งของบิทนี้คือ 9CH

SM2

เป็นบิทสำหรับควบคุมการทำงานของฮาร์ดแวร์ที่จะทำให้บิท R1 เป็น 1 หรือไม่ ในกรณีที่ บิท SM2 เป็น 0 ค่าในบิท R1 ก็จะเป็นไปตามที่ได้อธิบายมาแล้วในเรื่องบิท R1 แต่ถ้าบิท SM2=1

โหมด 2 และ 3 ซึ่งปกติแล้วบิท R1 จะเป็น 1 เมื่อข้อมูลบิทที่ 9 เข้ามา แต่เมื่อ SM2 เป็น 1 แล้ว RI จะเป็น 1 ก็ต่อเมื่อข้อมูลบิทที่ 9 ที่เข้ามามีค่าเป็น 1 ถ้าข้อมูลบิทที่ 9 เข้ามาเป็น 0 จะไม่ทำให้บิท RI มีค่าเป็น 1 (คือบิท RI จะเป็น 0)

ในโหมด 1 บิท RI มีค่าเป็น 1 เมื่อข้อมูลบิทสุดท้าย เข้ามายังพอร์ทอนุกรมถูกต้อง แต่ถ้า บิทสุดท้าย ไม่เข้ามายังพอร์ทอนุกรมอันอาจเกิดปัญหาในการส่งข้อมูล แล้วบิท RI จะมีค่าเป็น 0 ในโหมด 0 บิทนี้จะมีค่าเป็น 0 เสมอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SM0, SM1

เป็น 2 บิทที่ใช้งานร่วมกันเพื่อกำหนดโหมดของการรับ-ส่งข้อมูลของพอร์ทอนุกรม ค่าใน 2 บิทนี้จะกำหนดโหมดได้ดังนี้

SM0	SM1	MODE	Description
0	0	0	Shift Register
0	1	1	8 -bit UART
1	0	2	9 -bit UART
1	1	3	9 -bit UART

9. TIMER REGISTER TH0,TL0,TH1,TL1 ตำแหน่งหน่วยความจำภายในเท่ากับ 8CH,8AH,8DH,8BH ใน 8051 จะมีวงจรไทม์เมอร์อยู่ 2 ชุด คือ ไทม์เมอร์ 0 และไทม์เมอร์ 1 (8052 จะมีไทม์เมอร์2 อีก 1 ชุด) ในไทม์เมอร์ แต่ละชุดจะมีรีจิสเตอร์ขนาด 8 บิทอยู่ 2 ตัว เพื่อเก็บค่าการนับของไทม์เมอร์ ได้สูงสุดถึง 16 บิท ใน ไทมเมอร์ 0 รีจิสเตอร์นี้คือ TH0, TL0 และใน ไทม์เมอร์ 1 คือรีจิสเตอร์ TH1, TL1, TLx (x หมายถึง 0 หรือ 1) จะเก็บค่าของการนับ 8 บิทล่างและ THxจะเก็บค่าของการนับ 8 บิท บน ผู้ใช้จะสามารถกำหนดการทำงานของวงจรไทม์เมอร์ ในโหมดไทม์เมอร์ หรือโหมดเคาน์เตอร์ ได้โดยการกำหนดในรีจิสเตอร์ชื่อ TMOD (Timer/Counter Mode Control Register) การทำงานเป็น ไทม์เมอร์นั้นจะให้รีจิสเตอร์ใน ไทม์เมอร์ 0 หรือ 1 ทำการนำจำนวนไซเคิล (Cycle) ของสัญญาณนาฬิกาที่ผ่านวงจรหาร 12 เมื่อการนับครบถึงค่าสูงสุดที่รีจีสเตอร์ TLX และ THX จะเก็บได้คือค่า FFFFH แล้วยังนับต่อไป ค่าที่ได้จากการนับจะเป็น 0000H ทำให้เกิดการเซตบิทบางบิทในรีจีสเตอร์ TCON เพื่อบอกสภาวะไทม์เมอร์โอเวอร์โฟลว์ นี้ ในการให้วงจรไทม์เมอร์ ทำงานเป็นเคาน์เตอร์ ก็คือการใช้รีจิสเตอร์ THX และ TLXทำการนับจำนวนไซเคิลของสัญญาณที่เข้ามาทางขา T0 หรือ T1 ของ 8051 สัญญาณที่เข้ามาทางขา T0 หรือ T1 อาจจะมาจากอุปกรณ์ตรวจจับ (Sensor) ก็ได้แต่สภาวะของสัญญาณนี้จะต้องมีระดับโวลเตจของสภาวะลอจิก 0 หรือ 1 เป็นแบบ TTL คือลอจิก 0 จะต้องมีโวลเตจไม่เกิน 0.6 โวลท์ และลอจิก 1 จะต้องมีโวลเตจมากกว่า 2.4 โวลท์

10. TMOD Timer/Counter Mode Register ตำแหน่งหน่วยความจำภายในเท่ากับ 89H เป็นรีจีสเตอร์ขนาด 8 บิทที่มีหน้าที่ควบคุมการทำงานของไทม์เมอร์ 0,ไทม์เมอร์ 1 แต่ละบิทในรีจีสเตอร์นี้มีความหมายเฉพาะดังรูปที่ 2.4-12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.4-12 รีจีสเตอร์ TMOD

ในรูปที่ 2.4-12 M0 เป็นชื่อของบิท 0 และเกท ทางซ้ายสุดเป็นชื่อของบิท 7 รีจิสเตอร์นี้แบ่งข้อมูลออกเป็น 2 ชุด ชุดละ 4 บิท คือบิท 0-3 ใช้สำหรับควบคุมการทำงานของไทม์เมอร์ 0 และบิท 4-7 ใช้ควบคุมการทำงานของไทม์เมอร์ 1 หน้าที่ในการควบคุมไทม์เมอร์ ของแต่ละบิทที่มีชื่อเดียวกันจะเหมือนกัน

เกท เป็นบิทที่ใช้ควบคุมให้ไทม์เมอร์ ทำงานหรือไม่ ถ้าบิทนี้ของ ไทม์เมอร์ x จะตั้งเป็น 1 จะทำให้ไทม์เมอร์ ทำงานก็ต่อเมื่อที่ขา INTxมีสภาวะลอจิกเป็น 1 และบิท TRx ในรีจิสเตอร์ TCON เป็น 1 ด้วย

C/ $\overline{T}$ บิทนี้ใช้สำหรับเลือกการทำงานของ ไทม์เมอร์ ว่าจะใช้เป็น ไทม์เมอร์ หรือ เคาน์เตอร์ ถ้าบิทนี้เป็น 1 ก็หมายความว่าเลือกการทำงานเป็น เคาน์เตอร์ ซึ่งจะนับจำนวนไซเคิลของสัญญาณที่เข้ามาทางขา Tx

M1, M0 เป็น 2 บิท ที่ใช้ร่วมกันเพื่อเลือกโหมดการทำงานของ Timer การทำงานโหมด 0, 1 และ 2 ของ Timer 0 จะเหมือนกับ Timer 1 แต่ในโหมด 3 การทำงานของทั้ง 2 จะต่างกัน ค่าใน M1 และ M0 จะเลือกโหมดการทำงานดังนี้

M1	M0	การทำงาน
0	0	โหมด 0 รีจิสเตอร์ THx และ TLx ทำตัวเป็นตัวนับ 13 บิท ค่าจากการนับ 8 บิท บนมาจาก 8 บิทของ THx และอีก 5 บิทล่างมาจากค่า 5 บิทล่างของรีจิสเตอร์ TLx โดยที่ 3 บิทบนของ TLx จะไม่ต้องสนใจเลย
0	1	โหมด 1 ของรีจิสเตอร์ THxและTLx ทำตัวเป็นตัวนับ 16 บิท ค่าจากการนับ 8 บิทบนอยู่ในรีจิสเตอร์ THxและค่าจากการนับ 8 บิทล่างอยู่ในรีจิสเตอร์ TLx
1	0	โหมด 2 ในการนับของรีจิสเตอร์ TLx ขนาด 8 บิท เมื่อนับถึงค่าสูงสุด FFH เมื่อทำการนับต่อไปจะเกิดการโอเวอร์โฟลว์ แล้วก็จะ "Reload" เข้าข้อมูลจาก THxเข้าไปยัง TLx เพื่อเป็นค่าเริ่มต้นในการนับครั้งต่อไป
1	1	โหมด 3 การทำงานของ ไทม์เมอร์ 0 และ ไทม์เมอร์ 1 จะต่างกันดังที่จะกล่าวต่อไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

11. TCON Timer Control Register ตำแหน่งหน่วยความจำภายในเท่ากับ 088H รีจีสเตอร์ขนาด 8 บิทนี้ใช้ควบคุมการทำงานและบอกสภาวะของ Timer 0, Timer 1 แต่บิทของรีจีสเตอร์ทำงานต่างกันดังรูปที่ 2.4-13

TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0

TF1	TCON.7	Timer 1 overflow flag. Set by hardware when the Timer/Counter 1 overflows. Cleared by hardware as processor vectors to the interrupt service routine.
TR1	TCON.6	Timer 1 run control bit. Set/cleared by software to turn Timer/Counter 1 ON/OFF.
TF0	TCON.5	Timer 0 overflow flag. Set by hardware when the Timer/Counter 0 overflows. Cleared by hardware as processor vectors to the service routine.
TR0	TCON.4	Timer 0 run control bit. Set/cleared by software to turn Timer/Counter 0 ON/OFF.
IE1	TCON.3	External Interrupt 1 edge flag. Set by hardware when External interrupt edge is detected. Cleared by hardware when interrupt is processed.
IT1	TCON.2	Interrupt 1 type control bit. Set/cleared by software to specify falling edge/low level triggered External Interrupt.
IE0	TCON.1	External Interrupt 0 edge flag. Set by hardware when External Interrupt edge detected. Cleared by hardware when interrupt is processed.
IT0	TCON.0	Interrupt 0 type control bit. Set/cleared by software to specify falling edge/low level triggered External Interrupt.

รูป 2.4-13 รีจีสเตอร์ TCON

ในรูปที่ 2.4-13 T0 เป็นชื่อของบิท 0 และ TF เป็นชื่อของบิท 7 ในรีจีสเตอร์ TCON แต่ละบิทมีหน้าที่การทำงานดังนี้

IT0 Interrupt 0 เป็นบิทที่ใช้กำหนดวิธีการขัดจังหวะโปรแกรม อันเนื่องจากสภาวะสัญญาณที่เข้ามาทางขา INT0

ถ้า IT0 เป็น 1 จะเกิดการขัดจังหวะโปรแกรม ถ้าสภาวะของสัญญาณที่ขา INT0 เปลี่ยนจาก 1 เป็น 0

ถ้า IT0 เป็น 0 จะเกิดการขัดจังหวะโปรแกรม ถ้าสภาวะของสัญญาณที่ขา INT0 เป็น 0

IE0 บิทนี้จะเป็น 1 ถ้าสัญญาณที่เข้ามาทางขา INT0 มีสภาวะลอจิกของสัญญาณ ตามที่กำหนดในบิท IT0 แล้วทำให้เกิดการขัดจังหวะโปรแกรม เมื่อเกิดการกระโดดไปทำงานยังโปรแกรมตอบสนองการขัดจังหวะจะทำให้บิทนี้กลับเป็นศูนย์

IT1 Interrupt 1 เป็นบิทที่ใช้กำหนดวิธีการขัดจังหวะโปรแกรมอันเนื่องจากสภาวะของสัญญาณที่เข้ามาทางขา INT1

ถ้า IT1 เป็น 1 จะเกิดการขัดจังหวะโปรแกรม ถ้าสภาวะของสัญญาณที่ขา INT1 เปลี่ยนจาก 1 เป็น 0

ถ้า IT1 เป็น 0 จะเกิดการขัดจังหวะโปรแกรม ถ้าสภาวะของสัญญาณที่ขา INT1 เป็น 0

ถ้า IT1 เป็น 0 จะเกิดการขัดจังหวะโปรแกรม ถ้าสภาวะของสัญญาณที่ขา INT1 เป็น 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IE1 บิทนี้จะเป็น 1 ถ้ามีสัญญาณเข้ามาที่ขา INT1 มีสภาวะลอจิกของสัญญาณ ตามที่กำหนดในบิท IT1 แล้วทำให้เกิดการขัดจังหวะโปรแกรมเหมือนกับบิท IT0 ที่ทำงานกับสัญญาณ INT0

TR0 Timer 0 Run Control bit บิทนี้ ถ้าเป็น 0 Timer 0 ไม่ทำการนับสัญญาณไม่ว่ากรณีใด ๆ ทั้งสิ้น และถ้าบิทใดเป็น 1 จะทำให้ Timer 0 ทำงานโดยขึ้นกับสัญญาณ GATE ข้อมูลในบิทนี้จะสามารถเซตเป็น 1 หรือเคลียร์เป็น 0

TF0 Timer 0 Overflow Flag บิทนี้จะเป็น 1 เมื่อการนับของรีจิสเตอร์ใน Timer 0 (TL0 หรือ TH0 ขึ้นกับโหมดของการทำงาน) เกิดโอเวอร์โฟลว์ขึ้น คือการนับเพิ่มไปจนถึงค่าสูงสุด และนับต่อไปทำให้ค่าการนับกลับมาเริ่มต้นใหม่ที่ 0 เมื่อ 8051 กระโดดไปทำงานที่โปรแกรมตอบสนอง การขัดจังหวะจะทำให้บิทนี้กลับเป็น 0

TR1 Timer 1 Run Control Bit การทำงานจะเหมือนกับการทำงานของบิท TR0 แต่บิทนี้จะทำงานการ ไทม์เมอร์

TF1 Timer 1 Overflow Flag บิทนี้เหมือนกับบิท TF0 ต่างกันที่ขึ้นอยู่กับการทำงานของ Timer 1

12. IE Interrupt Enable Register ตำแหน่งหน่วยความจำภายในเท่ากับ 0A8H การขัดจังหวะการทำงาน (Interrupt) เป็นการที่มีสัญญาณหนึ่งหรือคำสั่งหนึ่งที่ (ไม่ใช่คำสั่ง CALL หรือ JMP) ที่จะทำให้การทำงานปกติของโปรแกรมถูกขัดจังหวะและข้ามไปทำงานยังตำแหน่งหนึ่งตำแหน่งใดที่กำหนดไว้ เมื่อทำงานในโปรแกรมขัดจังหวะเสร็จสิ้นก็จะกลับมาทำงานในโปรแกรมที่ตำแหน่งก่อนจะไปทำงานยังโปรแกรมขัดจังหวะ โปรแกรมที่ถูกกระโดดไปทำงานเรียกว่าโปรแกรมตอบสนองการขัดจังหวะ (Interrupt Service Routine) ใน 8051 จะสามารถขัดจังหวะด้วยสัญญาณจาก 6 แหล่ง ถ้าเป็น 8052 หรือ 83154 จะสามารถขัดจังหวะได้ด้วยสัญญาณจาก 8 แหล่ง คือสัญญาณในชุดล่างสุดของรูปที่ 2.4-14



รูป 2.4-14 แหล่งกำเนิดสัญญาณการขัดจังหวะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณขัดจังหวะที่ 5 ในรูปที่ 2.4-14 จะสามารถทำให้เกิดการขัดจังหวะได้ 2 วิธี คือมีข้อมูลเข้ามาทางพอร์ทอนุกรมเก็บอยู่ที่รีจิสเตอร์ SBUF ในกรณีที่ข้อมูลใน SBUF ส่งออกไปทางพอร์ทอนุกรมหมดแล้ว ไม่ว่าเกิดกรณีใด ๆ ก็ทำให้เกิดการขัดจังหวะขึ้น

สัญญาณภายนอกที่เข้ามายัง 8051 ทางขา INT0 และ INT1 จะสามารถทำให้เกิดการขัดจังหวะ การทำงาน 8051 ได้ (สัญญาณที่ 1 และ 3 ในรูปที่2.4-14) โดยสภาวะของสัญญาณนั้นเปลี่ยนจาก 1 เป็น 0 หรือเมื่อสัญญาณนั้นเป็น 0 แล้วแต่การกำหนดในบิท IT0 และ IT1 ของรีจิสเตอร์ TCON จะทำให้บิท IE0 กับ IE1 เป็นตัวสร้างสัญญาณขัดจังหวะต่อไป

จาก Timer 0 และ Timer 1 เมื่อค่าการนับในแต่ละโหมดถึงค่าสูงสุดในโหมดนั้นแล้ว เมื่อทำการนับต่อไปค่าการนับต่อไปจะเป็น 0 และทำให้โหมด TF0,TF1 เป็น 1 ซึ่งสัญญาณจาก 2 บิทนี้ จะสามารถจะทำให้เกิดการขัดจังหวะได้เช่นกันเช่นสัญญาณขัดจังหวะที่ 2 และ 4 ในรูปที่ 2.4-14

แหล่งกำเนิดสัญญาณทั้ง 6 ที่สามารถทำให้เกิดการขัดจังหวะได้ 5 แบบนี้ ผู้ใช้สามารถกำหนดให้สัญญาณใดบ้างเกิดการขัดจังหวะเรียกว่า เอนนาเบิ้ล(Enable) หรือไม่ให้เกิดการขัดจังหวะเรียกว่า ดิสสเบิ้ล (Disable) ในการกำหนดในรีจิสเตอร์ IE (Interrupt Enable Register) ซึ่งมี 8 บิท แต่ละบิทสามารถเอนนาเบิ้ล ให้ขัดจังหวะได้จากแต่ละสัญญาณดังรูปที่ 2.4-15



Symbol	Position	Function
EA	IE.7	disables all interrupts. If EA = 0, no interrupt will be acknowledged. If EA = 1 each interrupt source is individually enabled or disabled by setting or clearing its enable bit.
–	IE.6	reserved
ET2	IE.5	enables or disables the Timer 2 Overflow or capture interrupt. If ET2 = 0, the Timer 2 interrupt is disabled.
ES	IE.4	enables or disables the Serial Port interrupt. If ES = 0, the Serial Port interrupt is disabled.
ET1	IE.3	enables or disables the Timer 1 Overflow interrupt. If ET1 = 0, the Timer 1 interrupt is disabled.
EX1	IE.2	enables or disables External Interrupt 1. If EX1 = 0, External Interrupt 1 is disabled.
ET0	IE.1	enables or disables the Timer 0 Overflow interrupt. If ET0 = 0, the Timer 0 interrupt is disabled.
EX0	IE.0	enables or disables External Interrupt 0. If EX0 = 0, External Interrupt 0 is disabled.

รูป 2.4-15 Interrupt Enable Register

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้าต้องการ เอนนาเบิ้ลบิทใดก็ให้โปรแกรมกำหนดค่าในบิทนั้นเป็น 1 ถ้าค่าในบิทนั้นเป็น 0 หมายถึง ดิสสเบิ้ล การดิสสเบิ้ล จะทำให้ไม่มีการขัดจังหวะการทำงานของโปรแกรมเนื่องจากสัญญาณขอขัดจังหวะนั้น ๆ EX0 เป็นชื่อบิท 0 และ EA เป็นชื่อของบิท 7

EX0 บิทนี้ใช้สำหรับการเอนนาเบิ้ล สัญญาณที่เข้ามาทางขา INT0 ให้เกิดการขัดจังหวะหรือไม่

ET0 Timer 0 Interrupt Enable bit ข้อมูลบิทนี้จะใช้เอนนาเบิ้ล หรือ ดิสสเบิ้ลสัญญาณขัดจังหวะที่มาจากวงจร Timer 0 (TF0)

EX1 บิทนี้จะใช้เอนนาเบิ้ล หรือ ดิสสเบิ้ล สัญญาณที่เข้ามาทางขา INT1 ให้เกิดการขัดจังหวะหรือไม่

ET1 Timer 1 Interrupt Enable Bit บิทนี้จะใช้ เอนนาเบิ้ล หรือ ดิสสเบิ้ล สัญญาณขัดจังหวะจาก Timer 1 (TF1)

ES ข้อมูลในบิทนี้จะ ดิสสเบิ้ลหรือ เอนนาเบิ้ล การขัดจังหวะจะพอร์ทอนุกรม อันเนื่องจากมีข้อมูลเข้ามายัง SBUF หรือข้อมูลจาก SBUF ได้ส่งออกไปทาง Serial Port หมดแล้ว

ET2 Timer Internal Enable bit จะใช้งานเฉพาะใน 8052 และ 83152 เท่านั้น บิทนี้จะใช้ เอนนาเบิ้ลหรือดิสสเบิ้ล สัญญาณขอขัดจังหวะที่มาจาก Timer 2)

EA บิทนี้จะควบคุมทั้ง 6 บิทที่กล่าวมาแล้ว ถ้าข้อมูลในบิทนี้เป็น 0 จะเป็นการดิสสเบิ้ล ทุกบิทที่กล่าวมาแล้ว ทำให้ไม่เกิดการขัดจังหวะโปรแกรมได้เลย แต่ถ้าบิทนี้เป็น 1 การเอนนาเบิ้ล/ดิสสเบิ้ล ใน 6 บิทที่กล่าวมาแล้วจะขึ้นกับข้อมูลในแต่ละบิทนั้น

การกำหนดให้บิทใด เอนนาเบิ้ล หรือดิสสเบิ้ล นั้นจะเป็นไปโดยอิสระไม่ขึ้นแก่กัน จึงสามารถกำหนดให้บิทใดหรือมากกว่า 1 บิท เอนนาเบิ้ล ก็ได้ ดังนั้น 8051 จึงมีรีจิสเตอร์อีกตัวที่ใช้เลือกว่าถ้ามีสัญญาณขอการขัดจังหวะโปรแกรมเข้ามาพร้อมกันมากกว่า 1 แล้วจะทำโปรแกรมตอบสนองการขัดจังหวะอันใดก่อนรีจิสเตอร์นั้นคือ IP (Interrupt Priority Register)

13. IP Interrupt Priority Register ตำแหน่งหน่วยความจำภายในเท่ากับ 0B8H ในการตอบสนองต่อสัญญาณขัดจังหวะของ 8051 นั้น ถ้าสัญญาณขัดจังหวะทั้งหมดเข้ามาพร้อมกัน 8051 จะต้องเลือกทำงานโปรแกรมตอบสนองการขัดจังหวะโดยการตรวจสอบสัญญาณเรียงตามลำดับ ซึ่งเรียกว่าวิธีการโพลลิ่ง(Polling)สัญญาณขัดจังหวะหนึ่งจะถูกตรวจสอบก่อนแล้วสัญญาณอื่น ๆ จะถูกตรวจสอบต่อมา ถ้าสัญญาณนั้นขอขัดจังหวะ 8051 จะสร้างคำสั่ง CALL เป็นพิเศษขึ้นมาเพื่อไปทำงานโปรแกรมตอบสนองการขัดจังหวะของสัญญาณนั้น เมื่อเสร็จสิ้นก็จะกลับมาทำงานในโปรแกรมเดิมก่อนการขัดจังหวะ ทำให้เสมือนว่าสัญญาณแต่ละสัญญาณมีลำดับความสำคัญไม่เท่ากัน สัญญาณขัดจังหวะจะมีลำดับความสำคัญดังนี้ โดยเรียงจากลำดับความสำคัญสูงสุดถึงต่ำสุด

1. IE0
2. TF0
3. IE1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. TF1

5. R1+T1

แต่ในการใช้งานบางครั้งจำเป็นที่จะต้องให้สัญญาณใดสัญญาณหนึ่งมีลำดับความสำคัญสูงสุด (Highest Priority) เพื่อจะทำงานโปรแกรมตอบสนองการขัดจังหวะได้ก่อน การขัดจังหวะของสัญญาณอื่น จะสามารถกำหนดลำดับความสำคัญของการขัดจังหวะได้ใหม่โดยการกำหนดข้อมูลในบิทของรีจิสเตอร์ IP(Interrupt Priority Register) ตามตำแหน่งของแต่ละบิทในรูปที่ 2.4-16

(MSB) (LSB)

X	X	PT2	PS	PT1	PX1	PT0	PX0

Symbol	Position	Function
PCT	IP.7	PCT = 1, only one level
–	IP.6	reserved
PE2	IP.5	defines the Timer 2 interruot priority level. PT2 = 1 programs it to the higher priority level.
PS	IP.4	defines the Serial Port interruot priority level. PS = 1 programs it to the higher priority level.
PT1	IP.3	defines the Timer 1 interruot priority level. PT1 = 1 programs it to the higher priority level.
PT0	IP.1	defines the Timer 0 interruot priority level. PT0 = 1 programs it to the higher priority level.
PX0	IP.0	defines the External interruot 0 priority level. PX0 = 1 programs it to the higher priority level.

รูป 2.4-16 Interrupt Priority Register

ในขณะที่ 8051 กำลังทำงานโปรแกรมตอบสนองการขัดจังหวะของสัญญาณขัดจังหวะที่มีลำดับความสำคัญต่ำอยู่ ถ้ามีสัญญาณขัดจังหวะที่มีลำดับความสำคัญสูงกว่าเกิดขึ้นการทำงานของโปรแกรมก็จะกระโดดไปทำงานในตำแหน่งโปรแกรมตอบสนองการขัดจังหวะของสัญญาณที่มีลำดับความสำคัญสูง เสร็จแล้วจึงกลับมาทำงานที่โปรแกรมตอบสนองการขัดจังหวะลำดับความสำคัญต่ำต่อไป แต่ละบิทของรีจิสเตอร์ IP นั้นจะบอกลำดับความสำคัญของแหล่งกำเนิดสัญญาณขัดจังหวะดังนี้

PX0 บิท 0 เป็นลำดับความสำคัญของสัญญาณขอขัดจังหวะจากภายนอก 8051 คือ INT0

PT0 บิท 1 เป็นลำดับความสำคัญของสัญญาณขอขัดจังหวะจาก Timer 0

PX1 บิท 2 เป็นลำดับความสำคัญของสัญญาณขอขัดจังหวะจากภายนอก 8051 คือ INT1

PT1 บิท 3 เป็นลำดับความสำคัญของสัญญาณขอขัดจังหวะจาก Timer 1

PT2 บิท 5 เป็นลำดับความสำคัญของสัญญาณขอขัดจังหวะจาก Timer 2 บิทนี้ใช้เฉพาะใน 8052 ที่มี Timer 2

PS บิท 3 เป็นลำดับความสำคัญของสัญญาณขอขัดจังหวะจาก Serial Port ในกรณีที่มีข้อมูลเข้ามาหรือส่งข้อมูลออกสิ้นสุดแล้ว

14. PCON (Power Control Register) ตำแหน่งหน่วยความจำภายในเท่ากับ 87H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Symbol	Position	Name and Function
SMOD	PCON.7	Double Baud rate bit. When set to a 1, the baud rate is doubled when the serial port is being used in either modes 1, 2 or 3
HPD	PCON.6 (83C154 only)	Hard Power Down bit. Setting this bit allows CPU to enter in Power Down state on an external event (1 to 0 transition) on bit T1 (p.3-5) the CPU quit the Hard Power Down mode when bit T1 (p.3-5) go high or when reset is activated.
RPD	PCON.5 (83C154 only)	Recover from idle or Power Down bit. When 0 RPD has no effect. When 1, RPD permits to exit from idle or Power Down with any non enabled interruot source (except timex 2). In this case the program start at the next address. When interruct is enabled the appropriate interruot routine is serviced.
–	PCON.4	(Reserved)
GF1	PCON.3	General-purpose flag bit.
GF0	PCON.2	General-purpose flag bit.
PD	PCON.1	Power Down bit. Setting this bit activates power down operation.
IDL	PCON.0	Ide mode bit. Setting this bit activates idle mode operation.

รูป 2.4-17 รีจีสเตอร PCON

8051 เป็นไมโครคอนโทรลเลอร์ที่สร้างขึ้นด้วยเทคโนโลยีทั้งแบบ CHMOS และ HMOS ซึ่งแบบ CHMOS มีข้อดีตรงที่ใช้กำลังไฟต่ำกว่าแบบ HMOS ดังนั้นต่อไปในอนาคตจึงจะมีแต่เฉพาะรุ่น CHMOS เท่านั้น นอกจากนี้แล้ว 8051 ยังมีข้อดีอีกตรงที่สามารถลดการใช้กำลังไฟลงได้โดยการทำงานในไอเดิลโหมด(Idle Mode) และ พาวเวอร์ดาวน์โหมด(Power Down Mode) ใน ไอเดิลโหมด นั้นสัญญาณนาฬิกาจากออสซิลเลเตอร์จะป้อนให้เฉพาะส่วน อินเตอร์รัพท์, พอร์ทอนุกรม และ ไทม์เมอร์ ในส่วนอื่นจะไม่มีสัญญาณนาฬิกาไปเลี้ยงแต่มีไฟเลี้ยงให้กับทุกส่วนในวงจร การใช้กำลังไฟจึงลดลงมาก ส่วนใน พาวเวอร์ดาวน์โหมด นั้น ออสซิลเลเตอร์จะหยุดทำงานทำให้ไม่มีสัญญาณนาฬิกาไปเลี้ยงส่วนใด ๆ ในวงจรเลย แต่ข้อมูลภายในรีจิสเตอร์จะยังคงอยู่ไม่สูญหายไป

การสั่งงานให้ 8051 ทำงานในโหมดของ ไอเดิล หรือ พาวเวอร์ดาวน์ จะสามารถทำได้โดยใช้กำหนดค่าในรีจิสเตอร์ PCON (Power Control Register) แต่ละบิทในรีจิสเตอร์ PCON มีดังนี้

IDC บิท 0 ถ้าบิทนี้ถูกเซตให้เป็น 1 8051 จะเข้าสู่การทำงานใน ไอเดิลโหมด ทันที

PD บิท 1 ถ้าบิทนี้ถูกเซตให้เป็น 1 8051 จะเข้าสู่การทำงานใน พาวเวอร์ดาวน์โหมด

GF0, GF1 บิท 2,3 เป็น General Purpose Flag Bit บิทนี้สามารถกำหนดให้มี ค่าเป็น 0 หรือ 1 ได้โดยโปรแกรมที่ส่งผ่านสถานะการทำงานของ 8051 ระหว่างแต่ละโปรแกรมย่อย

SMOD บิท 7 เป็นบิทที่ใช้ร่วมในการกำหนดอัตราการส่งข้อมูลผ่านทางพอร์ทอนุกรม ซึ่งในการรับส่งข้อมูลผ่านทางพอร์ทอนุกรม โหมด 1 และ 3 จะสามารถกำหนดอัตราการส่งข้อมูลได้ตามอัตราเกิดโอเวอร์โฟลว์ ใน Timer 1 ถ้าบิทนี้เป็น 1 จะทำให้อัตราการส่งข้อมูลเพิ่มขึ้น 2 เท่า

บิท 4,5,6 ไม่ได้ใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 2.4-18 Power และ Idle Mode

ไอเดิลโหมด (Idle Mode)

ในรูปที่ 2.4-18ขณะที่ 8051 ทำงานตามปกติไปจนถึงคำสั่งที่ทำให้บิท 0 ของรีจิสเตอร์ PMOD มีค่าเป็น 1 ก็จะเข้าสู่การทำงานในไอเดิลโหมด โดยสัญญาณ IDL จะเป็น LOW(สัญญาณจะตรงข้ามกับข้อมูลในบิท 0 ขณะนี้สัญญาณนาฬิกาจากออสซิลเลเตอร์จะไม่ออกจากแอนด์เกท ไปยังส่วน ซีพียูโดยจ่ายเฉพาะส่วนอินเตอร์รัพท์, ไทม์เมอร์ และพอร์ทอนุกรม ในขณะนี้ 8051 จะเสมือนหยุดการทำงาน โดยข้อมูลใน SP, PSW,Accและรีจีสเตอร์อื่นจะไม่เปลี่ยนแปลงพอร์ทต่าง ๆ จะยังคงค่าเดิมไว้ เหมือนกับก่อนเข้าสู่ไอเดิลโหมด และสัญญาณ ALE กับ PSEN จะเป็นลอจิกสูง ขณะนี้การใช้กระแสไฟของ 8051จะลดต่ำลงมา เนื่องจากภายใน8051 จะไม่มีการเปลี่ยนสภาวะลอจิก

พาวเวอร์ดาวน์โหมด (Power Down Mode)

ในการเข้าสู่พาวเวอร์ดาวน์โหมด นั้นจะทำได้โดยการใช้โปรแกรมกำหนดให้บิท PD หรือบิท 1 ของรีจิสเตอร์ PCON มีค่าเป็น 1 เช่น MOV PCON, # 2 เมื่อ 8051 ทำงานที่คำสั่งนี้เสร็จสิ้น สัญญาณ PD จะเป็น 0 เพราะจะตรงข้ามกับข้อมูล ในโหมดนี้ออสซิลเลเตอร์จะหยุดการทำงานทำให้ไม่มีสัญญาณนาฬิกาไปยังส่วนต่าง ๆ ภายใน 8051 ดังนั้นจะไม่มีการทำงานใด ๆ รวมทั้งข้อมูลในรีจิสเตอร์ทุกตัวจะไม่เปลี่ยนแปลงและข้อมูลใน แรม ภายในก็จะไม่เปลี่ยนแปลง ขณะนี้สัญญาณออกจากขา ALE และ PSEN จะเป็น 0 การใช้กำลังไฟของ 8051 จะต่ำมาก อีกทั้งสามารถลดไฟเลี้ยงวงจรที่ขา VCC ลงได้จนถึง 2 โวลท์ โดยไม่ทำให้ข้อมูลใด ๆ ใน 8051 สูญหายไป การออกจากพาวเวอร์ดาวน์โหมด ทำได้วิธีเดียวคือการป้อนสัญญาณลอจิก 1 เข้าไปยังขา RST ของ 8051 ซึ่งทำให้เข้าสู่การรีเซ็ท 8051 แต่จะทำให้ข้อมูลใน SFR เปลี่ยนแปลงไป ถ้าในขณะที่อยู่ใน พาวเวอร์ดาวน์โหมด มีการลดไฟเลี้ยงวงจรจะต้องให้ไฟเลี้ยงวงจรกลับมาอยู่ที่ 5 โวลท์ก่อนที่จะเข้าสู่การรีเซ็ท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การขัดจังหวะ (Interrupt)

การขัดจังหวะคือสภาวะหนึ่งที่คอมพิวเตอร์กำลังทำงานอยู่แล้วถูกขัดจังหวะด้วยสัญญาณ หรือคำสั่งพิเศษที่ทำให้คอมพิวเตอร์ต้องละจากงานที่กำลังทำอยู่ไปทำงานในโปรแกรมตอบสนองการขัดจังหวะนั้น เมื่อเสร็จแล้วก็จะกลับมาทำงานเดิมต่อไปได้ ใน 8051 จะสามารถขัดจังหวะการทำงานได้ 6 แหล่ง คือ

1. INT0 , INT1 เป็น 2 ขาของ 8051 ที่จะรับสัญญาณจากภายนอก การขัดจังหวะจะเกิดขึ้น ถ้าสัญญาณที่ขาดังกล่าวมีสภาวะลอจิกเป็น 0 หรือเปลี่ยนจาก 1 เป็น 0 โดยเลือกที่การกำหนดในบิท IT0 หรือ IT1 ในรีจิสเตอร์ TCON

2. TF0 , TF1 เป็นบิทหนึ่งที่จะบอกการทำงานของ Timer0 Timer1 เมื่อเกิดโอเวอร์โฟลว์ ขึ้นในไทม์เมอร์จะทำให้บิทนี้เป็น 1 และเกิดการขัดจังหวะการทำงานของ 8051 ได้

3. TI , RI เป็น 2 บิทในรีจิสเตอร์ SCON ถ้าบิทนี้ถูกเซต ให้เป็น 1 โดยฮาร์ดแวร์อันเนื่องจากเสร็จสิ้นการส่ง รับข้อมูล จะสามารถทำให้เกิดการขัดจังหวะได้



รูปที่ 2.4-19 ไดอะแกรมเวลาของการตอบสนองการขัดจังหวะ

8051 จะทำการอ่านสัญญาณจากทั้ง 6 แหล่งที่เวลา S5P2 ของทุกๆไซเคิลของเครื่องเข้ามาเก็บในช่วงของไซเคิลของเครื่องถัดไปก็จะตรวจสอบสถานะของสัญญาณทั้ง 6 ที่เก็บเข้ามา ถ้าสัญญาณนั้นมีการขัดจังหวะที่ถูกต้อง 8051 ก็จะละทิ้งการทำงานเดิมไว้ชั่วคราวแล้วสร้างคำสั่ง LCALL ขึ้นมาภายใน 8051 เพื่อไปทำงานในโปรแกรมตอบสนองการขัดจังหวะแต่ละสัญญาณนั้น เมื่อทำงานในโปรแกรมตอบสนองการขัดจังหวะเสร็จสิ้นก็จะสามารถกลับมาทำงานเดิมได้ โดยใช้คำสั่ง RETI เป็นคำสั่งสุดท้ายในโปรแกรมตอบสนองการขัดจังหวะ สัญญาณขัดจังหวะจากแต่ละแหล่งจะมีตำแหน่งหน่วยความจำที่จะเก็บโปรแกรมตอบสนองการขัดจังหวะไว้ต่างกันดังนี้

สัญญาณที่ขอขัดจังหวะ		ตำแหน่งเริ่มต้นโปรแกรมตอบสนองการขัดจังหวะ
1.	INT0	0003H
2.	TF0	000BH
3.	INT1	0013H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4. TF1 001BH

5. TI,RI 0023H

ตำแหน่งเริ่มต้นโปรแกรมนี้เป็นตำแหน่งในโปรแกรม AREAเช่น ถ้ามีสัญญาณของ INT0 เข้ามาแล้ว 8051 ตรวจสอบว่ามีการขอขัดจังหวะถูกต้องก็จะละทิ้งการทำงานเดิมแล้วไปทำงานที่โปรแกรมตอบสนองการขัดจังหวะที่มีตำแหน่งเริ่มต้นอยู่ที่ตำแหน่ง 0003H เมื่อเสร็จสิ้นการทำงานของโปรแกรมตอบสนองการขัดจังหวะจะต้องมีคำสั่ง RTIอยู่เพื่อกลับมาสู่การทำงานเดิมได้ 8051 จะทำการตรวจสอบสัญญาณดังกล่าวว่ามีสัญญาณใดขอการขัดจังหวะมาบ้างโดยใช้วิธีโพลลิ่ง(Polling) คือการตรวจสอบเรียงตามลำดับจาก 1,2,3,4และ5 ตามลำดับ ดังนั้นถ้ามีการขอการขัดจังหวะเข้ามาพร้อมๆกัน 8051 ซึ่งตรวจสอบการขอขัดจังหวะแบบโพลลิ่ง จะพบว่าสัญญาณมีการขอขัดจังหวะจากสัญญาณต้นๆก่อนจึงตอบสนองต่อการขอขัดจังหวะของสัญญาณต้นๆก่อน อย่างไรก็ตามสามารถที่จะจัดลำดับความสำคัญของสัญญาณขัดจังหวะนี้ใหม่เพื่อให้มีการตอบสนองการขัดจังหวะสัญญาณขอการขัดจังหวะลำดับหลังได้ โดยการโปรแกรมในรีจิสเตอร์ IP (Interupt Priority Register) และจะสามารถกำหนดว่าจะให้ทำโปรแกรมตอบสนองการขัดจังหวะเมื่อมีสัญญาณขอขัดจังหวะเข้ามาหรือไม่ก็ได้โดยการโปรแกรมในรีจิสเตอร์ IE (Interupt Enable Register)

เมื่อ 8051 ทำการตรวจสอบสัญญาณขอการขัดจังหวะที่เก็บเข้ามาเมื่อเวลา S5P2 แล้วพบว่ามีการขัดจังหวะนั้นแม้ว่าจะมีการเอนนาเบิ้ล ในรีจิสเตอร์ IE ถูกต้อง แต่จะต้องมีเงื่อนไขดังนี้ด้วย

1.ไม่ได้กำลังทำงานในโปรแกรมตอบสนองการขัดจังหวะของสัญญาณขัดจังหวะที่มีลำดับความสำคัญสูงกว่าหรือเท่ากัน เช่น กำลังทำงานในโปรแกรมตอบสนองการขัดจังหวะของสัญญาณ INT0 อยู่แล้วมีการขอขัดจังหวะจากสัญญาณ INT1 อีกจะไม่เกิดการทิ้งงานเดิม คือไม่มีการไปทำงานที่โปรแกรมตอบสนองการขัดจังหวะของสัญญาณ INT1

2. เนื่องจากการส่งสัญญาณเข้าไปเพื่อตรวจสอบนั้นจะทำที่เวลา S5P5 ในไซเคิลสุดท้ายของคำสั่งและคำสั่งที่อยู่ถัดมาจะต้องใช้เวลาทำงาน 2 ไซเคิลของเครื่อง ดังนั้นการตรวจสอบจะกระทำในไซเคิลแรก แม้ว่าจะมีการขอการขัดจังหวะเข้ามาก็จะไม่ทำโปรแกรมตอบสนองการขัดจังหวะ จะต้องอ่านสัญญาณที่เวลา S5P2 อีกครั้งแล้วไปตรวจสอบที่ไซเคิลที่ 2 ของคำสั่ง ถ้ามีการขอการขัดจังหวะถูกต้อง จึงจะข้ามไปทำงานในโปรแกรมตอบสนองการขัดจังหวะ

3.คำสั่งที่กำลังทำงานอยู่ขณะที่ตรวจสอบสัญญาณขอขัดจังหวะจะต้องไม่ใช่คำสั่ง RET หรือคำสั่งใดๆก็ตามที่พยายามเขียนข้อมูลไปยังรีจิสเตอร์ IE หรือ IP

สัญญาณขอขัดจังหวะที่ถูกอ่านเข้าไปที่เวลา S5P2 นี้ไม่ว่าจะได้รับการตอบสนองหรือไม่ก็จะถูกทิ้งไปแล้วอ่านเข้าไปใหม่ทุกเวลา S5P2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3
การออกแบบและการสร้าง

บล็อคไดอะแกรมแสดงการทำงานของวงจรซายน์เวฟสแครมบลิ้ง (Sinewave Scrambling) มีดังรูปที่ 3.1



รูป 3.1 บล็อคไดอะแกรมของวงจรซายน์เวฟสแครมบลิ้ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพื่อที่จะเข้าใจการทำงานของวงจรได้ดียิ่งขึ้น เราจะแยกกล่าวถึงวงจรต่างๆ ที่ใช้งานเป็นส่วนๆ ไป วงจรทั้งหมดของซายน์เวฟสแครมบลิ้ง (Sinewave Scrambling) มีดังต่อไปนี้

1.วงจรแยกสัญญาณวีดิโอ

2.วงจรเลือกเส้นสแกน

3.วงจรแปลงข้อมูลแบบขนานเป็นอนุกรม

4.วงจรขยายสัญญาณซิงค์ทางแนวตั้ง

5.วงจรกำเนิดสัญญาณนาฬิกา

6.วงจร D/A

7.วงจรรวมโค้ด

8.วงจรรวมสัญญาณซายน์

<u>วงจรแยกสัญญาณวีดิโอ</u>

ในการแยกสัญญาณส่วนประกอบต่างๆ ของสัญญาณภาพนั้นเราเลือกใช้ไอซี LM 1881 ซึ่งมีคุณสมบัติพิเศษ สามารถแยกส่วนประกอบต่างๆ ในสัญญาณภาพได้ทั้งระบบ NTSC และระบบ PAL และสามารถแยกได้หลายเอาท์พุทในเวลาเดียวกัน สิ่งที่เราได้จากตัวแยกสัญญาณ LM 1881 นี้ได้แก่ สัญญาณคอมโพสิทซิงค์ (Composite Sync),สัญญาณซิงค์ทางแนวตั้ง(Vertical Sync),สัญญาณออด/อีเวน (Odd/Even Signal) ซึ่งในการทำโครงงานนี้เราจะใช้เพียงสัญญาณซิงค์ทางแนวตั้งซึ่งนำมาใช้ในการสร้างสัญญาณอินเตอร์รัพท์ และสัญญาณ Odd/Even ซึ่งใช้เป็นส่วนสำคัญในการเลือกเส้นสแกนของสัญญาณภาพ

<u>วงจรเลือกเส้นสแกน</u>

ในการเลือกเส้นสแกนของสัญญาณภาพเราจะใช้สัญญาณ Odd/Even ไปผ่านวงจรดีเลย์ไลน์เพื่อให้ได้พัลซ์ในช่วงเส้นสแกนที่ต้องการสำหรับใส่โค้ดเพื่อส่งไปบอกด้านรับ จากนั้นนำไปผ่านวงจรโมโนสเตเบิล 74LS221 เพื่อกำหนดขนาดความกว้างของพัลซ์ให้ได้ 50 ไมโครวินาที เพื่อนำไปกระตุ้นให้ 74LS322 ทำงานและนำไปแอนด์ (AND) กับคล็อกที่สร้างจาก 555 เอาท์พุทที่ได้จะนำไปกระตุ้นโค้ดให้เปลี่ยนจากขนานเป็นอนุกรม

<u>วงจรกำเนิดสัญญาณนาฬิกา</u>

เราใช้ ไทม์เมอร์ 555 มาทำหน้าที่เป็นวงจรอะสเตเบิลมัลติไวเบรเตอร์เพื่อสร้างสัญญาณนาฬิกาให้กับวงจรแปลงข้อมูลแบบขนานเป็นอนุกรม ซึ่งจะสร้างพัลซ์ออกมา 8 ลูกในช่วงเวลา 50 ไมโครวินาที

<u>วงจรแปลงข้อมูลจากขนานเป็นอนุกรม</u>

วงจรนี้จะใช้แปลงสัญญาณข้อมูลแบบขนาน 8 บิท ที่ได้รับจากไมโครคอนโทรลเลอร์ 8032 ให้เป็นข้อมูลแบบอนุกรมแล้วนำไปรวมกับสัญญาณภาพตรงกับตำแหน่งเส้นสแกนที่เราเลือกมา

<u>วงจรขยายสัญญาณซิงค์ทางแนวตั้ง</u>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรนี้ใช้ในการสร้างสัญญาณเพื่อใช้ในการอินเตอร์รัพท์ของ 8032 โดยจะนำเอาสัญญาณชิงค์ทางแนวตั้งจากวงจรแยกสัญญาณวีดิโอผ่านวงจรดีเลย์และผ่านวงจรโมโนสเตเบิลเพื่อขยายขนาดของสัญญาณชิงค์ทางแนวตั้งให้เท่ากับช่วงที่เราต้องการจะทำการอินเตอร์รัพท์สัญญาณ

<u>วงจร D/A</u>

D/A คอนเวอร์เตอร์หรือเรียกย่อๆ ว่า DAC เป็นตัวแปลงรหัสเลขฐานสองจากคอมพิวเตอร์หรือจากวงจรดิจิตอลใดๆ ให้กลายเป็นแรงดันอนาลอกที่มีความสัมพันธ์กับระบบเลขฐานสอง สัญญาณในระบบไฟฟ้ามีพื้นฐานอยู่ 2 แบบคือ สัญญาณดิจิตอลและสัญญาณอนาลอก สัญญาณอนาลอกหมายถึง สัญญาณที่มีค่าการเปลี่ยนแปลงต่อเนื่องแต่สัญญาณดิจิตอลเป็นสัญญาณที่มีระดับการเปลี่ยนแปลงของสัญญาณ 2 ระดับเท่านั้น ซึ่งสัญญาณ 2 ระดับนี้เรากำหนดให้เป็น 0 และ 1 ในลักษณะของสัญญาณไบนารีซึ่งมีการใช้งานในระบบของไมโครโปรเซสเซอร์ ดังนั้นหากเราต้องการนำไมโครโปรเซสเซอร์ไปต่อกับอุปกรณ์ที่ใช้สัญญาณอนาลอกจำเป็นต้องมีการเปลี่ยนสัญญาณดิจิตอลเป็นอนาลอกและการเปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิตอลเพื่อให้ไมโครโปรเซสเซอร์สามารถต่อเข้ากับอุปกรณ์ที่รับและส่งข้อมูลแบบอนาลอกได้ หลักการเบื้องต้นของการเปลี่ยนแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาลอกนั้นเราอาศัยหลักการง่ายๆ คือ ระดับของแรงดันอนาลอกที่เกิดขึ้นจะต้องมีค่าเท่ากับตำแหน่งของเลขฐานสองที่คิดตามความสำคัญของบิทเช่นบิท 0 จะมีแรงดันเท่ากับ 2

การใช้งานจริงนั้นวงจรสำหรับเปลี่ยนสัญญาณดิจิตอลเป็นสัญญาณอนาลอกจะถูกรวมอยู่ในอุปกรณ์ตัวเดียวกันเช่นเบอร์ MC 1408 ใช้สำหรับเปลี่ยนสัญญาณดิจิตอลขนาด 8 บิทเป็นสัญญาณอนาลอกซึ่งเราสามารถอ่านค่าแรงดันอ้างอิงให้เปลี่ยนแปลงไปได้ MC 1408 จะให้เอาท์พุทในช่วงประมาณ 0-2 mA โดยจะมีออปแอมป์เบอร์ MC 1458 ทำหน้าที่เปลี่ยนแปลงกระแสเป็นแรงดันเพื่อให้ได้แรงดันเอาท์พุทอยู่ในช่วง 0-5 โวลท์

<u>วงจรรวมโค้ดและสัญญาณซายน์</u>

วงจรรวมโค้ดและสัญญาณซายน์ใช้ไอซี LF 351 ซึ่งมี 2 อินพุทในส่วนของวงจรรวมโค้ด อินพุทได้มาจากสัญญาณภาพจากวีดิโอและโค้ดจาก74LS322ที่แปลงจากขนานเป็นอนุกรมแล้ว เอาท์พุทของวงจรรวมโค้ดจะนำไปรวมกับสัญญาณซายน์ที่สร้างจากไมโครคอนโทรลเลอร์8032 โดยใช้ LF 351 เช่นกันซึ่งเอาท์พุทที่ได้จาก LF 351 ตัวนี้ก็คือสัญญาณวีดิโอที่ได้เข้ารหัสแล้วนั่นเอง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



FIG. 3.2 SELECT LINE



3.3 CLOCK GENERATOR



3.4 PARALLEL TO SERIAL CONVERTER

3.5 AMPLIFIER VER. SYNC


8255 PORT
MC1408
+5v
R1
1.25k
R2
1.25k
R3
1k
Z1
2.5v
C1
100p
-12v
+12v
U2:A
LM1458
R4
10k
SINEWAVE
Vrf(+)
Vrf(-)
OUTPUT
COMP
Vee
NC
RANGE
A8
A7
A6
A5
A4
A3
A2
A1

3.6 D to A



FIG. 3.7 SUM CODE AND SUM SINE



FIG. 3.8 VIDEO SCRAMBLE

สำหรับโปรแกรมที่ป้อนให้ 8032 ทำการสร้างซายน์และโค้ดมีดังนี้

```
                ORG     0000H       ; เริ่มต้นโปรแกรม
CTRL            EQU     0E0E3H      ; กำหนด address ให้พอร์ท
PORTA           EQU     0E0E0H
PORTB           EQU     0E0E1H
PORTC           EQU     0E0E2H
KEY-BUF         EQU     60H
SET-INT0:       LJMP    INI         ; เซตอินเตอร์รัพท์เวกเตอร์
                ORG     0003H
                LJMP    SINE
                ORG     0040H
INI:            MOV     R1,#0FFH    ; ดีเลย์การทำงานของอีพรอม
L1:             MOV     R2,#0FFH
L2:             DJNZ    R2,L2
                DJNZ    R1,L1
                MOV     DPTR,#CTRL  ; initial พอร์ท 8255
                MOV     A,#88H
                MOVX    @DPTR,A
                CLR     A
                MOV     PSW,#00H    ; เซตรีจีสเตอร์ PSW
                MOV     KEF-BUF,#0FFH
CHE-INTR        MOV     P2,#0E0H    ; เช็คคีย์ sine และอินเตอร์รัพท์
                MOV     R0,#0E2H
                MOV     R2,#0FEH
                MOV     A,R2
                MOVX    @R0,A
                MOVX    A,@R0
                MOV     R7,A
                CJNE    R7,#0EEH,AN
                LJMP    SCANK
AN:             MOV     IE,#81H     ; เซตรีจีสเตอร์ IE
                SJMP    CHE-INTR
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
                ORG     00A0H

SINE:           MOV     P2,#0E0H    ; ให้สร้าง sine ออกทางพอร์ทA
                M0V     R1,#0E0H
                MOV     R4,#0CH     ; ให้ sine 1 ไซเคิลมี 12 step
                MOV     DPTR,#TABLE-1 ; สร้าง sine 1 ไซเคิล
LOOP:           INC     DPTR
                MOVX    A,@DPTR
                MOVX    @R1,A
                MOV     R5,B
DEL1:           DJNZ    R5,DEL1
                DJNZ    R4,L00P
                MOV     A,#00H
DEL2:           MOV     R2,#01H     ; ดีเลย์ระหว่างไซเคิลของ sine
                MOV     R3,#0FFH
DEL3:           DJNZ    R3,DEL3
                DJNZ    R2,DEL2
                RETI

SCANK:          MOV     DPTR,#PORTC
                MOV     P2,DPH
                MOV     R0,DPL
                MOV     R3,#OOH
                MOV     R2,#OFEH
SCK0:           MOV     A,R2
                MOVX    @R0,A
                MOVX    A,@R0
                CJNE    A,#7EH,NO
                LJMP    CHE-INTR
NO:             ANL     A,#70H
                CJNE    A,#7OH,SCK2
SCK3:           INC     R3
                MOV     A,R2
                RL      A
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
                XCH     A,R2
                JB      ACC.4,SCK0
                MOV     A,#0FFH
                SJMP    OUT-SCNK
SCK2:           SWAP    A
                JB      ACC.0,A1    ; เริ่มสแกนหาคีย์จากแถวที่ 0
                MOV     DPTR,#ROW0
                SJMP    GET-C
A1:             JB      ACC.1,A2
                MOV     DPTR,#ROW1
                SJMP    GET-C
A2:             MOV     DPTR,#ROW2
GET-C           MOV     A,R3
                MOVC    A,@A+DPTR
                CJNE    A,KEY-BUF,OUT-SCNK
                MOV     A,#0FFH
                LJMP    OUT-SCK2
OUT-SCNK:       MOV     KEY-BUF,A
                CJNE    A,#0FFH,SAV
                LJMP    SCANK
SAV:            MOV     B,A
                MOV     R5,A
                CJNE    R5,#0F0H,Z1     ; เช็คโค้ดที่ส่ง
                MOV     A,#01H
                LJMP    SEND
Z1:             CJNE    R5,#0E6H,Z2
                MOV     A,#02H
                LJMP    SEND
Z2:             CJNE    R5,#85H,Z3
                MOV     A,#03H
                LJMP    SEND
Z3:             CJNE    R5,#0D0H,Z4
                MOV     A,#04H
                LJMP    SEND
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
Z4:         CJNE    R5,#0C5H,Z5
            MOV     A,#05H
            LJMP    SEND
Z5:         CJNE    R5,#0C0H,Z6
            MOV     A,#06H
            LJMP    SEND
Z6:         CJNE    R5,#0B5H,Z7
            MOV     A,#07H
            LJMP    SEND
Z7:         CJNE    R5,#0B0H,Z8
            MOV     A,#08H
            LJMP    SEND
Z8:         CJNE    R5,#0A5H,Z9
            MOV     A,#09H
            LJMP    SEND
Z9:         CJNE    R5,#0A0H,ZA
            MOV     A,#0AH
            LJMP    SEND
ZA:         CJNE    R5,#98H,ZB
            MOV     A,#0BH
            LJMP    SEND
ZB:         MOV     A,#0CH
SEND:       MOV     DPTR,#PORTB
            MOVX    @DPTR,A
OUT-SCK2:   LJMP    SCANK
TABLE:      DB      1AH,26H,30H     ; เก็บค่า sine ทั้ง 12 step
            DB      33H,30H,26H
            DB      1AH,0DH,03H
            DB      00H,03H,0DH
R0W0:       DB      0F0H,0E6H,85H,0D0H ; เก็บค่าคีย์
ROW1:       DB      0C5H,0C0H,0B5H,0B0H
R0W2:       DB      0A5H,0A0H,98H,60H
            END                     ; จบการทำงาน
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

เมื่อป้อนสัญญาณภาพเข้าไปยังวงจรแยกสัญญาณวีดิโอ จะได้สัญญาณ ODD/EVEN กับสัญญาณซิงค์ทางแนวตั้งดังแสดงในรูป



รูป 4.1 แสดงสัญญาณภาพกับสัญญาณ Odd/Even

รูป 4.2 แสดงสัญญาณภาพกับสัญญาณซิงค์ทางแนวตั้ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อนำสัญญาณซิงค์ทางแนวตั้งไปผ่านวงจรดีเลย์ไลน์และวงจรโมโนสเตเบิล 555 เอาท์พุทที่ได้คือสัญญาณที่ใช้อินเตอร์รัพท์การทำงานของไมโครคอนโทรลเลอร์ 8032

รูป 4.3 สัญญาณภาพกับสัญญาณอินเตอร์รัพท์

รูป 4.4 แสดงสัญญาณภาพกับเส้นสแกนที่เลือกได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โค้ด 8 บิทที่ได้จากไมโครคอนโทรลเลอร์ 8032 ต้องถูกนำไปแปลงให้อยู่ในรูปแบบอนุกรมก่อนนำไปรวมกับสัญญาณภาพตรงตำแหน่งที่เราเลือกมา

รูป 4.5 สัญญาณเอาท์พุทที่ออกจากวงจรแปลงข้อมูลแบบขนานเป็นอนุกรม



รูป 4.6 สัญญาณภาพปกติกับสัญญาณที่ใส่รหัสแล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณซายน์ที่จะนำมาผสมกับสัญญาณภาพเมื่อผ่านวงจร D/A แล้วจะแสดงผลดังรูป



รูป 4.7 สัญญาณซายน์ที่สร้างได้



รูป 4.8 สัญญาณภาพที่ผสมกับสัญญาณซายน์ความถี่ที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.9 สัญญาณภาพที่ผสมกับซายน์ความถี่ที่ 2



รูป 4.10 สัญญาณภาพที่ผสมกับซายน์ความถี่ที่ 3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 4.11 สัญญาณภาพปกติที่ดูจากจอมอนิเตอร์

รูป 4.12 สัญญาณภาพที่รวมกับสัญญาณซายน์แล้วเมื่อดูจากจอมอนิเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูป 4.13 สัญญาณภาพที่ดีสแครมบลิ้งออกมาแล้วเมื่อดูจากจอมอนิเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5
บทวิจารณ์และบทสรุป

จากการศึกษาและการทดลองสร้างวงจรซายน์เวฟสแครมบลิ้งสามารถสรุปได้ว่า เมื่อเราผสมสัญญาณซายน์เข้ากับสัญญาณภาพปกติจากกล้องวีดิโอ จะทำให้สัญญาณภาพนั้นมีลักษณะผิดเพี้ยนไปจากเดิมมาก ทางด้านรับจะต้องทำการดีสแครมเบิ้ลดวยวิธีเดียวกัน คือ ซายน์เวฟดีสแครมเบิ้ล จึงจะสามารถรับสัญญาณภาพได้ชัดเหมือนเดิม

และจากการทดลองในโครงงานนี้ เราสามารถสรุปปัญหาที่เกิดขึ้นและวิธีการแก้ไขได้ดังนี้

1. ทางด้านรับจะไม่สามารถถอดรหัสสัญญาณภาพกลับคืนมาได้ถ้าขนาดของโค้ดที่ส่งรวมมากับสัญญาณภาพมีขนาดต่ำกว่าสัญญาณภาพ ดังนั้นเราจึงต้องส่งโค้ดให้มีแอมพลิจูดสูงกว่าขนาดของสัญญาณภาพ

2. จำนวนคล็อกที่ป้อนเข้ากับไอซี 74LS322 เพื่อแปลงโค้ดจากขนานเป็นอนุกรม ต้องให้มีจำนวนเท่ากับจำนวนบิทของโค้ดของสัญญาณซายน์ มิฉะนั้นจะไม่สามารถส่งโค้ดไปได้

3. ถ้าใช้ความต้านทานปรับค่าได้แบบหมุนในวงจรจะทำให้มีปัญหามากในการปรับสัญญาณ ดังนั้นควรเปลี่ยนเป็นความต้านทานปรับค่าได้ชนิดเกือกม้า

4. เนื่องจากความสามารถที่จำกัดของอุปกรณ์ ทำให้ทางด้านรับถอดรหัสสัญญาณภาพกลับคืนได้ยาก ดังนั้นการแก้ไขคือทางด้านส่งต้องส่งสัญญาณคล็อกไปให้ทางด้านรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6
แนวทางการพัฒนาต่อไป

ดังที่เคยกล่าวแล้วว่า การเข้ารหัสสัญญาณวีดิโอแบบซายน์เวฟสแครมบลิ้งนี้มีความปลอดภัยในระดับปานกลาง หากระบบต้องการความปลอดภัยสูง เราก็สามารถปรับปรุงวิธีการเข้ารหัสสัญญาณวีดิโอให้มีประสิทธิภาพดีขึ้นโดยอาจจะเพิ่มความถี่สัญญาณซายน์ให้มีมากกว่า 3 ความถี่ หรืออาจจะเพิ่มรูปแบบของสัญญาณที่ใช้ผสมกับสัญญาณภาพ เช่น แทนที่จะใช้สัญญาณซายน์อย่างเดียว ก็อาจจะเพิ่มสัญญาณรูปสี่เหลี่ยม สัญญาณรูปฟันเลื่อย หรือสัญญาณชนิดอื่นๆ เข้าไปอีก

และเนื่องจากในโครงงานนี้ เราใช้สายส่งในการส่งสัญญาณไปให้ทางด้านรับและสัญญาณที่ต้องส่งไปมีทั้งสัญญาณภาพและสัญญาณนาฬิกา จึงต้องใช้สายส่งมาก ดังนั้นเพื่อเป็นการขจัดความยุ่งยากเกี่ยวกับจำนวนสายส่งเราอาจส่งสัญญาณไปให้ทางด้านรับโดยใช้การมอดูเลต (Modulate)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FLOWCHART การทำงานของโปรแกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โปรแกรมการทำงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
8051 Cross-Assembler (1.3)    (C) 1987, 1989 Binary Technology
MO5.ASM

                        1
                        2
0000                    3                ORG     0000H
                        4
E0E3=                   5       CTRL     EQU     0E0E3H
E0E0=                   6       PORTA    EQU     0E0E0H
E0E1=                   7       PORTB    EQU     0E0E1H
E0E2=                   8       PORTC    EQU     0E0E2H
0060=                   9       KEY_BUF  EQU     60H
                       10
0000 020040            11       SET_INT0: LJMP   INI
                       12
0003                   13                ORG     0003H
                       14
0003 0200A0            15                LJMP    SINE
                       16
0040                   17                ORG     0040H
                       18
                       19                ;*************************************
                       20                ; CHECK INTERUPT AND CHECK SCANKEY
                       21                ;*************************************
                       22
0040 79FF              23       INI:     MOV     R1,#0FFH
0042 7AFF              24       L1:      MOV     R2,#0FFH
0044 DAFE              25       L2:      DJNZ    R2,L2
0046 D9FA              26                DJNZ    R1,L1
                       27                ;
0048 90E0E3            28                MOV     DPTR,#CTRL        ;INITIAL POR
004B 7488              29                MOV     A,#88H
004D F0                30                MOVX    @DPTR,A
004E E4                31                CLR     A
004F 75D000            32                MOV     PSW,#00H
0052 7560FF            33                MOV     KEY_BUF,#0FFH
                       34                ;
0055 75A0E0            35       CHE_INTR: MOV     P2,#0E0H          ;CHECK KEY S
0058 78E2              36                MOV     R0,#0E2H
005A 7AFE              37                MOV     R2,#0FEH
005C EA                38                MOV     A,R2
005D F2                39                MOVX    @R0,A
005E E2                40                MOVX    A,@R0
005F FF                41                MOV     R7,A
0060 BFEE03            42                CJNE    R7,#0EEH,AN
0063 0200BE            43                LJMP    SCANK
0066 75A881            44       AN:      MOV     IE,#81H           ;SET REGISTE
0069 80EA              45                SJMP    CHE_INTR
                       46
00A0                   47                ORG     00A0H
                       48
00A0 75A0E0            49       SINE:    MOV     P2,#0E0H
00A3 79E0              50                MOV     R1,#0E0H
00A5 7C0C              51                MOV     R4,#0CH
00A7 90016C            52                MOV     DPTR,#TABLE-1
00AA A3                53       LOOP:    INC     DPTR
00AB E0                54                MOVX    A,@DPTR
00AC F3                55                MOVX    @R1,A
00AD ADF0              56                MOV     R5,B
00AF DDFE              57       DEL1:    DJNZ    R5,DEL1
00B1 DCF7              58                DJNZ    R4,LOOP
00B3 7400              59                MOV     A,#00H
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
8051 Cross-Assembler (1.3)   (C) 1987, 1989 Binary Technology
MO5.ASM

00B5 7A01          59        DEL2:     MOV     R2,#01H          ;DELAY BETWE
00B7 7BFF          60                  MOV     R3,#0FFH
00B9 DBFE          61        DEL3:     DJNZ    R3,DEL3
00BB DAF8          62                  DJNZ    R2,DEL2
00BD 32            63                  RETI
                   64
                   65                  ;*********************;
                   66                  ; SCANKEY OF SINEWAVE ;
                   67                  ;*********************;
                   68
00BE 90E0E2        69        SCANK:    MOV     DPTR,#PORTC
00C1 8583A0        70                  MOV     P2,DPH
00C4 A882          71                  MOV     R0,DPL
00C6 7B00          72                  MOV     R3,#00H
00C8 7AFE          73                  MOV     R2,#0FEH
00CA EA            74        SCK0:     MOV     A,R2
00CB F2            75                  MOVX    @R0,A
00CC E2            76                  MOVX    A,@R0
00CD B47E03        77                  CJNE    A,#7EH,N0
00D0 020055        78                  LJMP    CHE_INTR
00D3 5470          79        N0:       ANL     A,#70H
00D5 B4700B        80                  CJNE    A,#70H,SCK2
00D8 0B            81        SCK3:     INC     R3
00D9 EA            82                  MOV     A,R2
00DA 23            83                  RL      A
00DB CA            84                  XCH     A,R2
00DC 20E4EB        85                  JB      ACC.4,SCK0
00DF 74FF          86                  MOV     A,#0FFH
00E1 801E          87                  SJMP    OUT_SCNK
00E3 C4            88        SCK2:     SWAP    A
00E4 20E005        89                  JB      ACC.0,A1
00E7 900179        90                  MOV     DPTR,#ROW0
00EA 800B          91                  SJMP    GET_C
00EC 20E105        92        A1:       JB      ACC.1,A2
00EF 90017D        93                  MOV     DPTR,#ROW1
00F2 8003          94                  SJMP    GET_C
00F4 900181        95        A2:       MOV     DPTR,#ROW2
00F7 EB            96        GET_C:    MOV     A,R3
00F8 93            97                  MOVC    A,@A+DPTR          ; NEW WHIT
00F9 B56005        98                  CJNE    A,KEY_BUF,OUT_SCNK
00FC 74FF          99                  MOV     A,#0FFH
00FE 02016A       100                  LJMP    OUT_SCK2
0101 F560         101        OUT_SCNK: MOV     KEY_BUF,A
0103 B4FF03       102                  CJNE    A,#0FFH,SAV
0106 0200BE       103                  LJMP    SCANK
0109 F5F0         104        SAV:      MOV     B,A
010B FD           105                  MOV     R5,A
010C BDF005       106                  CJNE    R5,#0F0H,Z1        ;CHECK SEND
010F 7401         107                  MOV     A,#01H
0111 020166       108                  LJMP    SEND
0114 BDE605       109        Z1:       CJNE    R5,#0E6H,Z2
0117 7402         110                  MOV     A,#02H
0119 020166       111                  LJMP    SEND
011C BD8505       112        Z2:       CJNE    R5,#85H,Z3
011F 7403         113                  MOV     A,#03H
0121 020166       114                  LJMP    SEND
0124 BDD005       115        Z3:       CJNE    R5,#0D0H,Z4
0127 7404         116                  MOV     A,#04H
0129 020166       117                  LJMP    SEND
```

เอกสารนี้เผยแพร่เพื่อสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
8051 Cross-Assembler (1.3)   (C) 1987, 1989 Binary Technology
MO5.ASM

012C BDC505      118        Z4:     CJNE    R5,#0C5H,Z5
012F 7405        119                MOV     A,#05H
0131 020166      120                LJMP    SEND
0134 BDC005      121        Z5:     CJNE    R5,#0C0H,Z6
0137 7406        122                MOV     A,#06H
0139 020166      123                LJMP    SEND
013C BDB505      124        Z6:     CJNE    R5,#0B5H,Z7
013F 7407        125                MOV     A,#07H
0141 020166      126                LJMP    SEND
0144 BDB005      127        Z7:     CJNE    R5,#0B0H,Z8
0147 7408        128                MOV     A,#08H
0149 020166      129                LJMP    SEND
014C BDA505      130        Z8:     CJNE    R5,#0A5H,Z9
014F 7409        131                MOV     A,#09H
0151 020166      132                LJMP    SEND
0154 BDA005      133        Z9:     CJNE    R5,#0A0H,ZA
0157 740A        134                MOV     A,#0AH
0159 020166      135                LJMP    SEND
015C BD9805      136        ZA:     CJNE    R5,#98H,ZB
015F 740B        137                MOV     A,#0BH
0161 020166      138                LJMP    SEND
0164 740C        139        ZB:     MOV     A,#0CH
0166 90E0E1      140        SEND:   MOV     DPTR,#PORTB
0169 F0          141                MOVX    @DPTR,A
016A 0200BE      142        OUT_SCK2: LJMP  SCANK
016D 1A2630      143        TABLE:  DB      1AH,26H,30H
0170 333026      144                DB      33H,30H,26H
0173 1A0D03      145                DB      1AH,0DH,03H
0176 00030D      146                DB      00H,03H,0DH
0179 F0E685D0    147        ROW0:   DB      0F0H,0E6H,85H,0D0H
017D C5C0B5B0    148        ROW1:   DB      0C5H,0C0H,0B5H,0B0H
0181 A5A09860    149        ROW2:   DB      0A5H,0A0H,98H,60H
0000=            150                END
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
1 Cross-Assembler (1.3)   (C) 1987, 1989 Binary Technology
.ASM

        a1 = 00EC      92     89
        a2 = 00F4      95     92
        an = 0066      43     41
  che_intr = 0055      34     44     78
      ctrl = E0E3       3     27
      del1 = 00AF      56
      del2 = 00B5      59     62
      del3 = 00B9      61
     get_c = 00F7      96     91     94
       ini = 0040      22      9
   key_buf = 0060       7     32     98    101
        l1 = 0042      23     25
        l2 = 0044      24
      loop = 00AA      52     57
        n0 = 00D3      79     77
  out_sck2 = 016A     142    100
  out_scnk = 0101     101     87     98
     porta = E0E0       4
     portb = E0E1       5    140
     portc = E0E2       6     69
      row0 = 0179     147     90
      row1 = 017D     148     93
      row2 = 0181     149     95
       sav = 0109     104    102
     scank = 00BE      69     42    103    142
      sck0 = 00CA      74     85
      sck2 = 00E3      88     80
      sck3 = 00D8      81
      send = 0166     140    108    111    114    117    120    123    126    12
  set_int0 = 0000       9
      sine = 00A0      48     13
     table = 016D     143     51
        z1 = 0114     109    106
        z2 = 011C     112    109
        z3 = 0124     115    112
        z4 = 012C     118    115
        z5 = 0134     121    118
        z6 = 013C     124    121
        z7 = 0144     127    124
        z8 = 014C     130    127
        z9 = 0154     133    130
        za = 015C     136    133
        zb = 0164     139    136
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขั้นตอนการใช้งานเครื่องวีดิโอสแครมเบิ้ล

1. เปิดสวิทช์ ON
2. กดปุ่ม SINE เพื่อเข้าสู่โหมดการใช้งาน
3. กดปุ่ม 1 เพื่อปล่อยสัญญาณซิงค์
4. เลือกความถี่ของสัญญาณซายน์ โดยเลือกจากปุ่ม SINE , 1 , 3
5. กดปุ่ม ENTER
6. กดปุ่ม SW เพื่อปล่อยสัญญาณอินเตอร์รัพท์
7. ถ้าต้องการเปลี่ยนความถี่ให้เริ่มทำตามขั้นตอนจากข้อ 2 ถึง ข้อ 6 ใหม่
8. หากไม่ต้องการให้มีการดีสแครมบลิ้งให้กดปุ่ม 2 เพื่อตัดสัญญาณซิงค์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

National Semiconductor

PRELIMINARY

LM1881 Video Sync Separator

General Description

The LM1881 Video sync separator extracts timing information including composite and vertical sync, burst/back porch timing, and odd/even field information from standard negative going sync NTSC, PAL®, and SECAM video signals with amplitude from 0.5V to 2V p-p. The integrated circuit is also capable of providing sync separation for non-standard, faster horizontal rate video signals by changing an external horizontal scan rate setting resistor. The vertical output is produced on the rising edge of the first serration in the vertical sync period. A default vertical output is produced after a time delay if the rising edge mentioned above does not occur within the internally set delay period, such as might be the case for a non-standard video signal.

Features

- AC coupled composite input signal
- > 10 kΩ input resistance
- < 10 mA power supply drain current
- Composite sync and vertical outputs
- Odd/even field output
- Burst gate/back porch output
- Resistor programmable horizontal scan rate (up to 64 kHz)
- Edge triggered vertical output
- Default triggered vertical output for non-standard video signal (video games-home computers)

Connection Diagram



Order Number LM1881M or LM1881N
See NS Package Number M08A or N08E

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	13.2V
Input Voltage	3 Vp-p
Output Sink Currents; Pins 1, 3, 5	5 mA
Output Sink Current, Pin 7	2 mA
Package Dissipation (Note 1)	1100 mW
Operating Temperature Range	0°C – 70°C
Storage Temperature Range	−65°C to +150°C
ESD Susceptibility (Note 2)	2 kV
Soldering Information	
Dual-In-Line Package (10 sec.)	260°C
Small Outline Package	
Vapor Phase (60 sec.)	215°C
Infrared (15 sec.)	220°C

See AN-450 "Surface Mounting Methods and their Effect on Product Reliability" for other methods of soldering surface mount devices.

Electrical Characteristics

V_{CC} = 5V; Rset = 680 kΩ; T_A = 25°C; Unless otherwise specified

Parameter	Conditions		Typ	Tested Limit (Note 3)	Design Limit (Note 4)	Units (Limits)
Supply Current	Outputs at Logic 1	V_{CC} = 5V	5.2	10		mAmax
		V_{CC} = 12V	5.5	12		mAmax
DC Input Voltage	Pin 2		1.5	1.3		Vmin
				1.8		Vmax
Input Threshold Voltage	Note 5		70	55		mVmin
				85		mVmax
Input Discharge Current	Pin 2, V_{IN} = 2V		11	6		μAmin
				16		μAmax
Input Clamp Charge Current	Pin 2, V_{IN} = 1V		0.8	0.2		mAmin
R_{SET} Pin Reference Voltage	Pin 6, Note 6		1.22	1.10		Vmin
				1.35		Vmax
Composite Sync. & Vertical Outputs	I_{OUT} = 40 μA; Logic 1	V_{CC} = 5V	4.5	4.0		Vmin
		V_{CC} = 12V		11.0		Vmin
	I_{OUT} = 1.6 mA Logic 1	V_{CC} = 5V	3.6	2.4		Vmin
		V_{CC} = 12V		10.0		Vmin
Burst Gate & Odd/Even Outputs	I_{OUT} = 40 μA; Logic 1	V_{CC} = 5V	4.5	4.0		Vmin
		V_{CC} = 12V		11.0		Vmin
Composite Sync. Output	I_{OUT} = −1.6 mA; Logic 0; Pin 1		0.2	0.8		Vmax
Vertical Sync. Output	I_{OUT} = −1.6 mA; Logic 0; Pin 3		0.2	0.8		Vmax
Burst Gate Output	I_{OUT} = −1.6 mA; Logic 0; Pin 5		0.2	0.8		Vmax
Odd/Even Output	I_{OUT} = −1.6 mA; Logic 0; Pin 7		0.2	0.8		Vmax
Vertical Sync Width			230	190		μsmin
				300		μsmax
Burst Gate Width	2.7 kΩ from Pin 5 to V_{CC}		4	2.5		μsmin
				4.7		μsmax
Vertical Default Time	Note 7		65	32		μsmin
				90		μsmax

Note 1: For operation in ambient temperatures above 25°C, the device must be derated based on a 150°C maximum junction temperature and a package thermal resistance of 110° C/W, junction to ambient.

Note 2: ESD susceptibility test uses the "human body model, 100 pF discharged through a 1.5 kΩ resistor".

Note 3: Typicals are at T_J = 25°C and represent the most likely parametric norm.

Note 4: Tested Limits are guaranteed to National's AOQL (Average Outgoing Quality Level).

Note 5: Relative difference between the input clamp voltage and the minimum input voltage which produces a horizontal output pulse.

Note 6: Careful attention should be made to prevent parasitic capacitance coupling from any output pin (Pins 1, 3, 5, and 7) to the R_{SET} pin (Pin 6).

Note 7: Delay time between the start of vertical sync (at input) and the vertical output pulse.

Typical Performance Characteristics

Rset Value Selection vs Composite Sync Frequency



Vertical Default Sync Delay Time vs Rset



Burst/Black Level Gate Time vs Rset



Vertical Pulse Width vs Rset



Vertical Pulse Width vs Temperature



Supply Current vs Supply Voltage



TL/H/9150-2

54221/74221 Dual Monostable Multivibrator with Schmitt-Trigger Input

	Schottky TTL					High-Speed TTL					Low-Power Schottky TTL					Standard TTL					Low-Power TTL				
	Device Type	Package				Device Type	Package				Device Type	Package				Device Type	Package				Device Type	Package			
		C	P	M	CF		C	P	M	CF		C	P	M	CF		C	P	M	CF		C	P	M	CF
T.I.											SN54LS221	J①			W①	SN54221	J①			W①					
											SN74LS221	J①	N①			SN74221	J①	N①							
FAIRCHLD																									
MOTOROLA																									
N.S.C.																									
PHILIPS											N74LS221		①			N74221		①							
SIGNETICS											N74LS221		A①			N74221		A①							
SIEMENS																									
FUJITSU											74LS221		M①												
HITACHI											HD74LS221		P①			HD74221		P①							
MITSUBISHI											M74LS221		P①												
NEC																									
TOSHIBA																									

Electrical Characteristics SN54LS221/SN74LS221

absolute maximum ratings over operating free-air temperature range

Supply voltage, V_{CC} 7V
Input voltage 7V
Operating free-air temperature range: SN54LS ..... −55°C to 125°C; SN74LS ..... 0°C to 70°C
Storage temperature range ..... −65°C to 150°C

recommended operating conditions

		SN54LS221 MIN	NOM	MAX	SN74LS221 MIN	NOM	MAX	UNIT
Supply voltage, V_{CC}		4.5	5	5.5	4.75	5	5.25	V
High-level output current, I_{OH}				−400			−400	μA
Low-level output current, I_{OL}				4			8	mA
Rate of rise or fall of input pulse, dv/dt	Schmitt input B	1			1			V/s
	Logic input A	1			1			V/s
Input pulse width	A or B (Note 4)	40			40			ns
	Clear (Note 4)	40			40			ns
Clear inactive-state setup time, t_{su} (see Note 4)		15			15			ns
External timing resistance, R_{ext}		1.4		70	1.4		100	kΩ
External timing capacitance, C_{ext}		0		1000	0		1000	pF
Output duty cycle	R_{ext} = 2kΩ			50			50	%
	R_{ext} = MAX R_{ext}			90			90	
Operating free-air temperature, T_A		−55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER *		TEST CONDITIONS†		MIN	TYP‡	MAX	UNIT
V_{T+}	Positive-going threshold voltage	V_{CC} = MIN	A input		1.0	2	V
V_{T-}	Negative-going threshold voltage	V_{CC} = MIN	A input	0.8	1.0		V
V_{T+}	Positive-going threshold voltage	V_{CC} = MIN	B input		1.0	2	V
V_{T-}	Negative-going threshold voltage	V_{CC} = MIN	B input	0.8	0.9		V
V_I	Input clamp voltage	V_{CC} = MIN,	I_I = −18mA			−1.5	V
V_{OH}	High-level output voltage	V_{CC} = MIN,	I_{OH} = −400μA	2.7	3.4		V
V_{OL}	Low-level output voltage	V_{CC} = MIN,	I_{OL} = 8mA		0.35	0.5	V
I_I	Input current at maximum input voltage	V_{CC} = MAX, V_I = 7V				0.1	mA
I_{IH}	High-level input current	V_{CC} = MAX, V_I = 2.7V				20	μA
I_{IL}	Low-level input current	V_{CC} = MAX, V_I = 0.4V	Input A			0.4	mA
			Input B Clear			0.8	
I_{OS}	Short-circuit output current *	V_{CC} = MAX	SN54LS221	−20		100	mA
			SN74LS221	−20		100	
I_{CC}	Supply current	V_{CC} = MAX	Quiescent		4.7	11	mA
			Triggered		19	27	

t_{PLH}	from A to output Q	V_{CC} = 5V, T_A = 25°C, C_L = 15pF, R_L = 2kΩ	C_{ext} = 80pF, R_{ext} = 2kΩ		45	70	ns
	from B to output Q				35	55	
t_{PHL}	from A to output $\overline{Q}$				50	80	ns
	from B to output $\overline{Q}$				40	65	
t_{PHL}	from Clear to output Q				35	55	ns
t_{PLH}	from Clear to output $\overline{Q}$				44	65	ns
$t_{w(out)}$	from A or B to output Q or $\overline{Q}$		R_{ext} (MAX), R_{ext} = 2kΩ	70	120	150	ns
			C_{ext} = 0, R_{ext} = 2kΩ	20	47	70	
			C_{ext} = 1000pF, R_{ext} = 2kΩ	500	570	750	
			C_{ext} = 1μF, R_{ext} = 2kΩ	6	6.9	7.5	ms

† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
* Not more than one output should be shorted at a time.
† t_{PLH} = Propagation delay time, low-to-high-level output
t_{PHL} = Propagation delay time, high-to-low-level output

Pin Assignment (Top View)



positive logic: Low input to clear resets Q low and $\overline{Q}$ high regardless of d-c levels at A or B inputs.

Function Table

'221, 'LS221 (EACH MONOSTABLE)

INPUTS			OUTPUTS	
CLEAR	A	B	Q	$\overline{Q}$
L	X	X	L	H
X	H	X	L	H
X	X	L	L	H
H	L	↑	⎍	⎍
H	↓	H	⎍	⎍

H = high level (steady state)
L = low level (steady state)
↑ = transition from low to high level
↓ = transition from high to low level
⎍ = one high-level pulse
⎍ = one low-level pulse
X = irrelevant

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

National Semiconductor Corporation

LF351 Wide Bandwidth JFET Input Operational Amplifier

General Description

The LF351 is a low cost high speed JFET input operational amplifier with an internally trimmed input offset voltage (BI-FET II™ technology). The device requires a low supply current and yet maintains a large gain bandwidth product and a fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The LF351 is pin compatible with the standard LM741 and uses the same offset voltage adjustment circuitry. This feature allows designers to immediately upgrade the overall performance of existing LM741 designs.

The LF351 may be used in applications such as high speed integrators, fast D/A converters, sample-and-hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The device has low noise and offset voltage drift, but for applications where these requirements are critical, the LF356 is recommended. If maximum supply current is important, however, the LF351 is the better choice.

Features

■ Internally trimmed offset voltage	10 mV
■ Low input bias current	50 pA
■ Low input noise voltage	25 nV/√Hz
■ Low input noise current	0.01 pA/√Hz
■ Wide gain bandwidth	4 MHz
■ High slew rate	13 V/μs
■ Low supply current	1.8 mA
■ High input impedance	$10^{12}\Omega$
■ Low total harmonic distortion $A_V = 10$, $R_L = 10k$, $V_O = 20$ Vp-p, BW = 20 Hz–20 kHz	≤0.02%
■ Low 1/f noise corner	50 Hz
■ Fast settling time to 0.01%	2 μs

Typical Connection



Simplified Schematic



Connection Diagrams (Top Views)

Metal Can Package



Note: Pin 4 connected to case

Order Number LF351H
See NS Package Number H08C

Dual-In-Line Package



TOP VIEW

Order Number LF351J,
LF351M or LF351N
See NS Package Number J08A, M08A or N08E

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/ Distributors for availability and specifications.

Supply Voltage	± 18V
Power Dissipation (Notes 1 and 6)	670 mW
Operating Temperature Range	0°C to + 70°C
T_J (MAX)	115°C
Differential Input Voltage	± 30V
Input Voltage Range (Note 2)	± 15V
Output Short Circuit Duration	Continuous
Storage Temperature Range	−65°C to + 150°C
Lead Temp. (Soldering, 10 sec.)	
Metal Can	300°C
Molded DIP	260°C

	H Package	N Package
θ_{JA}	225°C/W (Still Air)	120°C/W
	160°C/W	
	(400 LF/min Air Flow)	
θ_{JC}	25°C/W	

Soldering Information

Dual-In-Line Package	
Soldering (10 sec.)	260°C
Small Outline Package	
Vapor Phase (60 sec.)	215°C
Infrared (15 sec.)	220°C

See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.

ESD rating to be determined.

DC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Units
			Min	Typ	Max	
V_{OS}	Input Offset Voltage	$R_S = 10\ k\Omega$, $T_A = 25°C$		5	10	mV
		Over Temperature			13	mV
$\Delta V_{OS}/\Delta T$	Average TC of Input Offset Voltage	$R_S = 10\ k\Omega$		10		μV/°C
I_{OS}	Input Offset Current	$T_J = 25°C$, (Notes 3, 4)		25	100	pA
		$T_J \leq 70°C$			4	nA
I_B	Input Bias Current	$T_J = 25°C$, (Notes 3, 4)		50	200	pA
		$T_J \leq +70°C$			8	nA
R_{IN}	Input Resistance	$T_J = 25°C$		10^{12}		Ω
A_{VOL}	Large Signal Voltage Gain	$V_S = \pm 15V$, $T_A = 25°C$	25	100		V/mV
		$V_O = \pm 10V$, $R_L = 2\ k\Omega$				
		Over Temperature	15			V/mV
V_O	Output Voltage Swing	$V_S = \pm 15V$, $R_L = 10\ k\Omega$	± 12	± 13.5		V
V_{CM}	Input Common-Mode Voltage Range	$V_S = \pm 15V$	+ 11	+ 15		V
				− 12		V
$CMRR$	Common-Mode Rejection Ratio	$R_S \leq 10\ k\Omega$	70	100		dB
$PSRR$	Supply Voltage Rejection Ratio	(Note 5)	70	100		dB
I_D	Supply Current			1.8	3.4	mA

AC Electrical Characteristics (Note 3)

Symbol	Parameter	Conditions	LF351			Un
			Min	Typ	Max	
SR	Slew Rate	$V_S = \pm 15V$, $T_A = 25°C$		13		V/
GBW	Gain Bandwidth Product	$V_S = \pm 15V$, $T_A = 25°C$		4		M
e_n	Equivalent Input Noise Voltage	$T_A = 25°C$, $R_S = 100\Omega$, $f = 1000$ Hz		25		nV
i_n	Equivalent Input Noise Current	$T_J = 25°C$, $f = 1000$ Hz		0.01		pA

Note 1: For operating at elevated temperature, the device must be derated based on the thermal resistance, θ_{JA}.

Note 2: Unless otherwise specified the absolute maximum negative input voltage is equal to the negative power supply voltage.

Note 3: These specifications apply for $V_S = \pm 15V$ and $0°C \le T_A \le +70°C$. V_{OS}, I_B and I_{OS} are measured at $V_{CM} = 0$.

Note 4: The input bias currents are junction leakage currents which approximately double for every 10°C increase in the junction temperature, T_J. Due to limited production test time, the input bias currents measured are correlated to junction temperature. In normal operation the junction temperature rises above the ambient temperature as a result of internal power dissipation, P_D. $T_J = T_A + \theta_{JA} P_D$ where θ_{JA} is the thermal resistance from junction to ambient. Use of a heat sink is recommended if input bias current is to be kept to a minimum.

Note 5: Supply voltage rejection ratio is measured for both supply magnitudes increasing or decreasing simultaneously in accordance with common practice, from $\pm 15V$ to $\pm 5V$.

Note 6: Max. Power Dissipation is defined by the package characteristics. Operating the part near the Max. Power Dissipation may cause the part to operate outside guaranteed limits.

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

54322 74322 8-Bit Shift Registers with Sign Extend

	Schottky TTL			High-Speed TTL			Low-Power Schottky TTL			Standard TTL			Low-Power TTL		
	Device Type	Package C	P M,F	Device Type	Package C	P M,F	Device Type	Package C	P M,F	Device Type	Package C	P M,F	Device Type	Package C	P M,F
							SN54LS322								
T.I.							SN74LS322								
FAIRCHILD															
MOTOROLA															
N.S.C.															
PHILIPS															
SIGNETICS															
SIEMENS															
FUJITSU															
HITACHI															
MITSUBISHI															
NEC															
TOSHIBA															

Electrical Characteristics SN54LS322/SN74LS322

absolute maximum ratings over operating free-air temperature range

Supply voltage, V_{CC}	7 V	Operating free-air temperature range	SN54LS	−55°C	to	125°C
Input voltage	7 V		SN74LS	0°C	to	70°C
		Storage temperature range		−65°C	to	150°C

recommended operating conditions

		SN54LS322			SN74LS322			UNIT
		MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}		4.5	5	5.5	4.75	5	5.25	V
High-level output current, I_{OH}	Q_A thru Q_H			−1			−2.6	mA
	$\overline{OH}$			−0.4			−0.4	
Low-level output current, I_{OL}	Q_A thru Q_H			12			24	mA
	$\overline{OH}$			4			8	
Clock frequency, f_{clock}		0		35	0		35	MHz
Width of clock pulse, t_w(clock)	Clock high	14			14			ns
	Clock low	14			14			
Width of clear pulse, t_w(clear)	Clear low	20			20			ns
Setup time, t_{su}	Data select	10↑			10↑			ns
	High-level data	20↑			20↑			
	Low-level data	20↑			20↑			
	Clear inactive state	20↑			20↑			
Hold time, t_h	Data select	10↑			10↑			ns
	Data S	0↑			0↑			
Operating free-air temperature, T_A		−55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range (unless otherwise noted)

PARAMETER		TEST CONDITIONS†		SN74LS322 MIN	TYP‡	MAX	UNIT
V_{IH}	High-level input voltage			2			V
V_{IL}	Low-level input voltage					0.8	V
V_{IK}	Input clamp voltage	V_{CC} = MIN,	I_I = −18mA			−1.5	V
V_{OH}	High-level output voltage	Q_A thru Q_H	V_{CC} = MIN, V_{IH} = 2V, V_{IL} = $V_{IL\,max}$, I_{OH} = MAX	2.4	3.1		V
		$\overline{OH}$		2.7	3.4		
V_{OL}	Low-level output voltage	Q_A thru Q_H	V_{CC} = MIN, V_{IH} = 2V, V_{IL} = $V_{IL\,max}$, I_{OL} = 24mA		0.35	0.5	V
		$\overline{OH}$	I_{OL} = 8mA		0.25	0.4	
I_{OZH}	Off-state output current, high-level voltage applied	Q_A thru Q_H	V_{CC} = MAX, V_{IH} = 2V, V_O = 2.7V			40	μA
I_{OZL}	Off-state output current, low-level voltage applied	Q_A thru Q_H	V_{CC} = MAX, V_{IH} = 2V, V_O = 0.4V			−400	μA
I_I	Input current at maximum input voltage	A thru H	V_{CC} = MAX, V_I = 5.5V			0.1	mA
		Data select	V_I = 7V			0.2	
		Sign extend	V_I = 7V			0.3	
		Any other	V_I = 7V			0.1	
I_{IH}	High-level input current	A thru H, DS	V_{CC} = MAX, V_I = 2.7V			40	μA
		Sign extend				60	
		Any other				20	
I_{IL}	Low-level input current	Data select	V_{CC} = MAX, V_I = 0.4V			−0.8	mA
		Sign extend				−1.2	
		Any other				−0.4	
I_{OS}	Short-circuit output current§	Q_A thru Q_H	V_{CC} = MAX	−30		−130	mA
		$\overline{OH}$		−20		−100	
I_{CC}	Supply current	V_{CC} = MAX			35	60	mA

switching characteristics, V_{CC} = 5V, T_A = 25°C

PARAMETER	FROM (INPUT)	TO (OUTPUT)	TEST CONDITIONS	MIN	TYP	MAX	UNIT
f_{max}			See Note 2	35	50		MHz
t_{PLH}	Clock	Q_H	C_L = 15pF, R_L = 2kΩ, See Note 2		22	33	ns
t_{PHL}					26	35	
t_{PHL}	Clear	Q_H			27	35	
t_{PLH}					16	21	
t_{PLH}	Clock	Q_A thru $\overline{OH}$	C_L = 45pF, R_L = 667Ω, See Note 2		22	33	
t_{PHL}	Clear	Q_A thru $\overline{OH}$			22	35	
t_{PZH}	Output enable	Q_A thru Q_H			15	35	
t_{PZL}					15	35	
t_{PHZ}	Output enable	Q_A thru Q_H	C_L = 5pF, R_L = 667Ω, See Note 2		15	25	
t_{PLZ}					15	25	

Pin Assignments (Top View)

SN54LS322 . . . J PACKAGE
SN74LS322 . . . J OR N PACKAGE





H = high level (steady steady state)
L = low level (steady state)
X = irrelevant (any input, including transitions)
↑ = transition from low to high level
Q_{A0} ... Q_{H0} = the level of Q_A through Q_H, respectively, before the indicated steady-state conditions were established
Q_{An} ... Q_{Hn} = the level of Q_A through Q_H, respectively, before the most recent ↑ transition of the clock
D0, D$_S$ = the level of steady-state inputs at inputs D0 and D$_S$ respectively
a, ... h = the level of steady-state inputs at inputs A through H, respectively

◇ Data includes the two serial inputs and the eight input/output data lines.
† The arrow indicates that the rising edge of the clock pulse is used for reference.
† For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
‡ All typical values are at V_{CC} = 5V, T_A = 25°C.
§ Not more than one output should be shorted at a time and duration of the short-circuit should not exceed one second.

f_{max} = maximum clock frequency
t_{PLH} = propagation delay time, low to high-level output
t_{PHL} = propagation delay time, high to low-level output
t_{PZH} = output enable time to high level
t_{PZL} = output enable time to low level
t_{PHZ} = output disable time from high level
t_{PLZ} = output disable time from low level

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

National Semiconductor

LM1558/LM1458 Dual Operational Amplifier

General Description

The LM1558 and the LM1458 are general purpose dual operational amplifiers. The two amplifiers share a common bias network and power supply leads. Otherwise, their operation is completely independent.

The LM1458 is identical to the LM1558 except that the LM1458 has its specifications guaranteed over the temperature range from 0°C to −70°C instead of −55°C to −125°C.

Features

- No frequency compensation required
- Short-circuit protection
- Wide common-mode and differential voltage ranges
- Low-power consumption
- 8-lead can and 8-lead mini DIP
- No latch up when input common mode range is exceeded

Schematic and Connection Diagrams



TL/H/7886-1

Note: Numbers in parentheses are pin numbers for amplifier B.

Metal Can Package



TL/H/7886-2

Top View
Order Number LM1558H
or LM1458H
See NS Package Number H08C

Dual-In-Line Package



TL/H/7886-3

Top View
Order Number LM1558J, LM1458J, LM1458M or LM1458N
See NS Package Number J08A, M08A or N08E

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications. (Note 4)

Supply Voltage	
LM1558	±22V
LM1458	±18V
Power Dissipation (Note 1)	
LM1558H/LM1458H	500 mW
LM1458N	400 mW
Differential Input Voltage	±30V
Input Voltage (Note 2)	±15V
Output Short-Circuit Duration	Continuous
Operating Temperature Range	
LM1558	−55°C to +125
LM1458	0°C to −70
Storage Temperature Range	−65°C to −150
Lead Temperature (Soldering, 10 sec.)	260
Soldering Information	
Dual-In-Line Package	
Soldering (10 seconds)	260
Small Outline Package	
Vapor Phase (60 seconds)	215
Infrared (15 seconds)	220

See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.

ESD tolerance (Note 5) 300

Electrical Characteristics (Note 3)

Parameter	Conditions	LM1558			LM1458			Units
		Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage	$T_A = 25°C$, $R_S \leq 10\,k\Omega$		1.0	5.0		1.0	6.0	mV
Input Offset Current	$T_A = 25°C$		80	200		80	200	nA
Input Bias Current	$T_A = 25°C$		200	500		200	500	nA
Input Resistance	$T_A = 25°C$	0.3	1.0		0.3	1.0		MΩ
Supply Current Both Amplifiers	$T_A = 25°C$, $V_S = \pm 15V$		3.0	5.0		3.0	5.6	mA
Large Signal Voltage Gain	$T_A = 25°C$, $V_S = \pm 15V$ $V_{OUT} = \pm 10V$, $R_L \geq 2\,k\Omega$	50	160		20	160		V/mV
Input Offset Voltage	$R_S \leq 10\,k\Omega$			6.0			7.5	mV
Input Offset Current				500			300	nA
Input Bias Current				1.5			0.8	μA
Large Signal Voltage Gain	$V_S = \pm 15V$, $V_{OUT} = \pm 10V$ $R_L \geq k\Omega$	25			15			V/m
Output Voltage Swing	$V_S = \pm 15V$, $R_L = 10\,k\Omega$	±12	±14		±12	±14		V
	$R_L = 2\,k\Omega$	±10	±13		±10	±13		V
Input Voltage Range	$V_S = \pm 15V$	±12			±12			V
Common Mode Rejection Ratio	$R_S \leq 10\,k\Omega$	70	90		70	90		dB
Supply Voltage Rejection Ratio	$R_S \leq 10\,k\Omega$	77	96		77	96		dB

Note 1: The maximum junction temperature of the LM1558 is 150°C, while that of the LM1458 is 100°C. For operating at elevated temperatures, devices in the package must be derated based on a thermal resistance of 150°C/W, junction to ambient or 30°C/W, junction to case. For the DIP the device must be derated based on a thermal resistance of 187°C/W, junction to ambient.

Note 2: For supply voltages less than ±15V, the absolute maximum input voltage is equal to the supply voltage.

Note 3: These specifications apply for $V_S = \pm 15V$ and $-55°C \leq T_A \leq 125°C$, unless otherwise specified. With the LM1458, however, all specifications are for $0°C \leq T_A \leq 70°C$ and $V_S = \pm 15V$.

Note 4: Refer to RETS 1558V for LM1558J and LM1558H military specifications.

Note 5: Human body model, 1.5 kΩ in series with 100 pF.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

National Semiconductor Corporation

LM136-2.5/LM236-2.5/LM336-2.5V Reference Diode

General Description

The LM136-2.5/LM236-2.5 and LM336-2.5 integrated circuits are precision 2.5V shunt regulator diodes. These monolithic IC voltage references operate as a low-temperature-coefficient 2.5V zener with 0.2Ω dynamic impedance. A third terminal on the LM136-2.5 allows the reference voltage and temperature coefficient to be trimmed easily.

The LM136-2.5 series is useful as a precision 2.5V low voltage reference for digital voltmeters, power supplies or op amp circuitry. The 2.5V make it convenient to obtain a stable reference from 5V logic supplies. Further, since the LM136-2.5 operates as a shunt regulator, it can be used as either a positive or negative voltage reference.

The LM136-2.5 is rated for operation over −55°C to +125°C while the LM236-2.5 is rated over a −25°C to +85°C temperature range.

Both are packaged in a TO-46 package. The LM336-2.5 is rated for operation over a 0°C to +70°C temperature range and is available in a TO-92 plastic package.

Features

- Low temperature coefficient
- Wide operating current of 400 μA to 10 mA
- 0.2Ω dynamic impedance
- ±1% initial tolerance available
- Guaranteed temperature stability
- Easily trimmed for minimum temperature drift
- Fast turn-on
- Three lead transistor package

Connection Diagrams

TO-92
Plastic Package



TL/H/5715-8

Bottom View

Order Number LM336Z-2.5
or LM336BZ-2.5
See NS Package Number Z03A

TO-46
Metal Can Package



TL/H/5715-20

Bottom View

Order Number LM136H-2.5,
LM236H-2.5, LM336H-2.5,
LM136AH-2.5 or LM236AH-2.5
See NS Package Number H03H

SO Package



TL/H/5715-12

Top View

Order Number LM336M-2.5
or LM336BM-2.5
See NS Package Number M08A

Typical Applications

2.5V Reference



TL/H/5715-9

2.5V Reference with Minimum Temperature Coefficient



†Adjust to 2.490V
*Any silicon signal diode

TL/H/5715-10

Wide Input Range Reference



TL/H/5715-11

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/ Distributors for availability and specifications.

Reverse Current	15 mA
Forward Current	10 mA
Storage Temperature	−60°C to +150°C
Operating Temperature Range	
LM136	−55°C to +150°C
LM236	−25°C to +85°C
LM336	0°C to +70°C

Soldering Information

TO-92 Package (10 sec.)	260°C
TO-46 Package (10 sec.)	300°C
SO Package	
Vapor Phase (60 sec.)	215°C
Infrared (15 sec.)	220°C

See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" (Appendix D) for other methods of soldering surface mount devices.

Electrical Characteristics (Note 1)

Parameter	Conditions	LM136A-2.5/LM236A-2.5 LM136-2.5/LM236-2.5			LM336B-2.5 LM336-2.5			Units
		Min	Typ	Max	Min	Typ	Max	
Reverse Breakdown Voltage	$T_A = 25°C$, I_R = 1 mA							
	LM136/LM236/LM336	2.440	2.490	2.540	2.390	2.490	2.590	V
	LM136A/LM236A/LM336B	2.465	2.490	2.515	2.440	2.490	2.540	V
Reverse Breakdown Change with Current	$T_A = 25°C$, 400 μA ≤ I_R ≤ 4 mA		2.6	6		2.6	10	mV
Reverse Dynamic Impedance	$T_A = 25°C$, I_R = 1 mA		0.2	0.6		0.2	1	Ω
Temperature Stability (Note 2)	V_R Adjusted to 2.490V, I_R = 1 mA, (Figure 2)							
	0°C ≤ T_A ≤ 70°C (LM336)					1.8	6	mV
	−25°C ≤ T_A ≤ +85°C (LM236)		3.5	9				mV
	−55°C ≤ T_A ≤ +125°C (LM136)		12	18				mV
Reverse Breakdown Change with Current	400 μA ≤ I_R ≤ 4 mA		3	10		3	12	mV
Reverse Dynamic Impedance	I_R = 1 mA		0.4	1		0.4	1.4	Ω
Long Term Stability	$T_A = 25°C \pm 0.1°C$, I_R = 1 mA		20			20		ppm

Note 1: Unless otherwise specified, the LM136-2.5 is specified from −55°C ≤ T_A ≤ +125°C, the LM236-2.5 from −25°C ≤ T_A ≤ +85°C and the LM336-2.5 from T_A = 0°C to +70°C.

Note 2: Temperature stability for the LM336 and LM236 is guaranteed by design. Design limits are guaranteed (but not 100% production tested) over the indicated temperature and supply voltage ranges. These limits are not used to calculate outgoing quality levels. Stability is defined as the maximum change in V_{ref} from 25°C to T_A (min) or T_A (max).

Note 3: For elevated temperature operation, T_j max is:

LM136	150°C
LM236	125°C
LM336	100°C

Thermal Resistance	TO-92	TO-46	SO-8
θja (Junction to Ambient)	180°C/W (0.4" leads) 170°C/W (0.125" lead)	440°C/W	165°C/W
θjc (Junction to Case)	n/a	80°C/W	n/a

Typical Performance Characteristics







TL/H/5715-2

MHS C51 INSTRUCTION SET

Table 10. 80C51 Instruction Set Summary

Interrupt Response Time: Refer to Hardware Description Chapter.

Instructions that Affect Flag Settings (1)

Instruction	Flag C	OV	AC	Instruction	Flag C	OV	AC
ADD	X	X	X	CLR C	0		
ADDC	X	X	X	CPL C	X		
SUBB	X	X	X	ANL C,bit	X		
MUL	0	X		ANL C,/bit	X		
DIV	0	X		ORL C,bit		X	
DA	X			ORL C,bit		X	
RRC	X			MOV C,bit		X	
RLC	X			CJNE	X		
SETB C	1						

(1) Note that operations on SFR byte address 208 or bit addresses 209-215 (i.e., the PSW or bits in the PSW) will also affect flag settings.

Note on instruction set and addressing modes:

Rn — Register R7R0 of the currently selected Register Bank.

direct — 8-bit internal data location's address.This could be an Internal Data RAM location (0-127) or a SFR (i.e., I/O port, control register,status register, etc. (128-255)).

@ Ri — 8-bit internal data RAM location (0-255) addresses indirectely through register R1 or R0.

data — 8-bit constant included in instruction.

data 16 — 16-bit constant included in instruction.

addr 16 — 16-bit destination address. Used by LCALL & LJMP. A branch can be anywhere within the 64K-byte Program memory address space.

addr 11 — 11-bit destination address. Used by ACALL & AJMP. The branch will be within the same 2K-byte page of program memory as the first byte of the following instruction.

rel — Signed (two's complement) 8-bit offset byte. Used by SJMP and all conditionnal jumps. Range is -128 to +127 bytes relative to first byte of the following instruction.

bit — Direct Addressed bit in Internal Data RAM or special Function Register.

* — New operation not provided by 8048AH/ 8049AH.

Mnemonic	Description	Byte	Oscillator Period
ARITHMETIC OPERATIONS			
ADD A,Rn	Add register to Accumulator	1	12
ADD A,direct	Add direct byte to Accumulator	2	12
ADD A,@Ri	Add indirect RAM to Accumulator	1	12
ADD A,#data	Add immediate data to Accumulator	2	12
ADDC A,Rn	Add register to Accumulator with Carry	1	12
ADDC A,direct	Add direct byte to Accumulator with Carry	2	12
ADDC A,@Ri	Add indirect RAM to Accumulator with Carry	1	12
ADDC A,#data	Add immediate data to Acc with Carry	2	12
SUBB A,Rn	Subtract Register from Acc with borrow	1	12
SUBB A,direct	Subtract direct byte from Acc with borrow	2	12
SUBB A,@Ri	Subtract indirect RAM from ACC with borrow	1	12
SUBB A,#data	ubtract immediate data from Acc with borrow	2	12
INC A	Increment Accumulator	1	12
INC Rn	Increment register	1	12
INC direct	Increment direct byte	2	12
INC @Ri	Increment direct RAM	1	12
DEC A	Decrement Accumulator	1	12
DEC Rn	Decrement Register	1	12
DEC direct	Decrement direct byte	2	12
DEC @Ri	Decrement indirect RAM	1	12

Table 10. 80C51 Instruction Set Summary (Continued)

Mnemonic		Description	Byte	Oscillator Period
ARITHMETIC OPERATIONS (Continued)				
INC	DPTR	Increment Data Pointer	1	24
MUL	AB	Multiply A & B	1	48
DIV	AB	Divide A by B	1	48
DA	A	Decimal Adjust Accumulator	1	12
LOGICAL OPERATIONS				
ANL	A,Rn	AND Register to Accumulator	1	12
ANL	A,direct	AND direct byte to Accumulator	2	12
ANL	A,@Ri	AND indirect RAM to Accumulator	1	12
ANL	A,#data	AND immediate data to Accumulator	2	12
ANL	direct,A	AND Accumulator to direct byte	2	12
ANL	direct, #data	AND immediate data to direct byte	3	24
ORL	A,Rn	OR register to Accumulator	1	12
ORL	A,direct	OR direct byte to Accumulator	2	12
ORL	A,@Ri	OR indirect RAM to Accumulator	1	12
ORL	A,#data	Or immediate data to Accumulator	2	12
ORL	direct,A	OR Accumulator to direct byte	2	12
ORL	direct, #data	OR immediate data to direct byte	3	24
XRL	A,Rn	Exclusive-OR register to Accumulator	1	12
XRL	A,direct	Exclusive-OR direct byte to accumulator	2	12
XRL	A,@Ri	Exclusive-OR indirect RAM to Accumulator	1	12
XRL	A,#data	Exclusive-OR immediate data to Accumulator	2	12
XRL	direct,A	Exclusive-OR Accumulator to direct byte	2	12
XRL	direct, #data	Exclusive-OR immediate data to direct byte	3	24
CLR	A	Clear Accumulator	1	12
CPL	A	Complement Accumulator	1	12

Mnemonic		Description	Byte	Oscillator Period
LOGICAL OPERATIONS (Continued)				
RL	A	Rotate Accumulator Left	1	12
RLC	A	Rotate Accumulator Left through the Carry	1	12
RR	A	Rotate Accumulator Right	1	12
RRC	A	Rotate Accumulator right through the Carry	1	12
SWAP	A	Swap nibbles within the Accumulator	1	12
DATA TRANSFER				
MOV	A,Rn	Move Register to Accumulator	1	12
MOV	A,direct	Move direct byte to Accumulator	2	12
MOV	A, @Ri	Move indirect RAM to Accumulator	1	12
MOV	A,#data	Move immediate data to Accumulator	2	12
MOV	Rn,A	Move Accumulator to register	1	12
MOV	Rn,direct	Move direct byte to register	2	24
MOV	Rn, #data	Move immediate data to register	2	12
MOV	direct,A	Move Accumulator to direct byte	2	12
MOV	direct,Rn	Move register to direct byte	2	24
MOV	direct, direct	Move direct byte to direct	3	24
MOV	direct, @Ri	Move indirect RAM to direct byte	2	24
MOV	direct, #data	Move immediate data to direct byte	3	24
MOV	@Ri,A	Move Accumulator to indirect RAM	1	12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

Table 10. 80C51 Instruction Set Summary (Continued)

Mnemonic	Description	Byte	Oscillator Period
DATA TRANSFER (Continued)			
MOV @Ri, direct	Move direct byte to indirect RAM	2	24
MOV @Ri, #data	Move immediate data to indirect RAM	2	12
MOV DPTR,# data16	Load Data Pointer with a 16-bit constant	3	24
MOVC A,@A+DPTR	Move Code byte relative to DPTR to Acc	1	24
MOVC A,@A+PC	Move Code byte relative to PC to Acc	1	24
MOVX A,@ Ri	Move External RAM (8-bit addr) to Acc	1	24
MOVX A,@ DPTR	Move External RAM (16-bit addr) to Acc	1	24
MOVX @Ri, A	Move Acc to External RAM (8-bit addr)	1	24
MOVX @DPTR, A	Move Acc to External RAM (16-bit addr)	1	24
PUSH direct	Push direct byte only stack	2	24
POP direct	Pop direct byte from stack	2	24
XCH A,Rn	Exchange register with Accumulator	1	12
XCH A,direct	Exchange direct byte with Accumulator	2	12
XCH A,@Ri	Exchange indirect RAM with Accumulator	1	12
XCHD A,@Ri	Exchange low-order Digit indirect RAM with Acc	1	12

Mnemonic	Description	Byte	Oscillator Period
BOOLEAN VARIABLE MANIPULATION			
CLR C	Clear Carry	1	12
CLR bit	Clear direct bit	2	12
SETB C	Set Carry	1	12
SETB bit	Set direct bit	2	12
CPL C	Complement Carry	1	12
CPL bit	Complement direct bit	2	12
ANL C,bit	AND direct bit to Carry	2	24
ANL C,/bit	AND complement of direct bit to Carry	2	24
ORL C,bit	OR direct bit to Carry	2	24
ORL C,/bit	OR complement of direct bit to Carry	2	24
MOV C,bit	Move direct bit to Carry	2	12
MOV bit,C	Move Carry to direct bit	2	24
JC rel	Jump if Carry is set	2	24
JNC rel	Jump if Carry not set	2	24
JB bit,rel	Jump if direct Bit is set	3	24
JNB bit,rel	Jump if direct Bit is Not set	3	24
JBC bit,rel	Jump if direct Bit is set & clear bit	3	24
PROGRAM BRANCHING			
ACALL addr 11	Absolute Subroutine Call	2	24
LCALL addr 16	Long Subroutine Call	3	24
RET	Return from Subroutine	1	24
RETI	Return from interrupt	1	24
AJMP addr11	Absolute Jump	2	24
LJMP addr16	Long Jump	3	24
SJMP rel	Short Jump (relative addr)	2	24

Table 10. 80C51 Instruction Set Summary (Continued)

Mnemonic	Description	Byte	Oscillator Period
PROGRAM BRANCHING (Continued)			
JMP @A+DPTR	Jump indirect relative to the DPTR	1	24
JZ rel	Jump if Accumulator is zero	2	24
JNZ rel	Jump if Accumulator is Not Zero	2	24
CNJE A,direct, rel	Compare direct byte to Acc and Jump if Not Equal	3	24
CJNE A,#data, rel	Compare immediate to Acc and Jump if Not Equal	3	24

Mnemonic	Description	Byte	Oscillator Period
PROGRAM BRANCHING (Continued)			
CJNE Rn,#data,rel	Compare immediate to register and Jump if Not Equal	3	24
CJNE @Ri,#data, rel	Compare immediate to indirect and Jump if Not Equal	3	24
DJNZ Rn,rel	Decrement register and Jump if Not Zero	2	24
DJNZ direct,rel	Decrement direct byte and Jump if Not Zero	3	24
NOP	No Operation	1	12

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

ขอขอบพระคุณ อาจารย์สมยศ จุณณะปิยะ อาจารย์ที่ปรึกษาโครงงานนี้เป็นอย่างยิ่งที่กรุณาให้คำแนะนำและคำปรึกษาต่างๆ และขอบคุณเพื่อนๆ ทุกคนที่ให้ความช่วยเหลือด้วยดีมาโดยตลอด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

1. Video Scrambling and Descrambling for Satellite and Cable TV ของ Rudoft F. Graft and Willian Sheets,1987

2. World Sattellite TV and Scrambling Methods the Technicians Handbook 2nd Edition ของ Frank Baylin , Richard Maddos and Jonh Maccormac

3. เทคโนโลยีโทรทัศน์ของ เจน สดสมพันธ์ และนิคม อนันต์ทิพย์ พิมพ์ที่บริษัท เอดิสันเพรสโปรดักส์ จำกัด

4. การใช้งานไมโครคอนโทรลเลอร์ตระกูล MCS-51 ของสุนทร วิฑูสุรพจน์ พิมพ์ที่บริษัทเอ็ซเอ็นกรุ๊ป จำกัด พศ. 2537

5. บันทึก 380 วงจรไอซี

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้