

ระบบการส่งข้อมูลเสียงและภาพแบบทีดีเอ็ม  
TDM VOICE AND VIDEO DATA TRANSMISSION SYSTEM

โดย

นาย เจริญ ณีฐวสุสิทธิ์ 34102071

นาย นิมล ประนะสุนา 34105244

อาจารย์ที่ปรึกษา

รศ.ดร.วิวัฒน์ กิรานนท์

ปฏิญานินพนธ์สำหรับปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2537

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาบัตรปีการศึกษา 2537

ภาควิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง ระบบการส่งข้อมูลเสียงและภาพแบบทีดีเอ็ม

ผู้จัดทำ

นาย เจริญ ภูมิวิมลสิทธิ์ รหัส 34102071

นาย นิมล ปะนะสนา รหัส 34105244



อาจารย์ที่ปรึกษา

( รศ.ดร.วิวัฒน์ กิรานนท์ )

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบการส่งข้อมูลเสียงและภาพแบบทีดีเอ็ม  
TDM Voice and Video Data Transmission System

โดย เจริญ ภูมิวิสุทธิ 34102071  
พิมล ปะนะสุณา 34105244

อาจารย์ที่ปรึกษา

รศ.ดร.วิวัฒน์ กิรานนท์  
ปีการศึกษา 2537

บทคัดย่อ

รายงานฉบับนี้ กล่าวถึงระบบการส่งข้อมูลเสียงและภาพแบบทีดีเอ็ม ความเร็ว 48 กิโลบิต/วินาที โดยส่วนของข้อมูลเสียงจะทำการเข้ารหัสแบบ ซีวีเอสดี ส่วนของข้อมูลภาพที่ส่ง เป็นภาพขาวดำขนาด 128 x 128 จุดภาพ ความละเอียด 6 บิต/จุดภาพ ข้อมูลทั้งหมดถูกมัลติเพล็กซ์แบบทีดีเอ็มในรูปแบบ บิตอินเตอร์ลีฟ ส่งออกไปในสายนำสัญญาณ

ABSTRACT

This thesis describes about " TDM Voice and Video Data Transmission System " at rate of 48 Kbits/sec. The voice data will encoded in CVSD procedure and the video data is a 128x128 monochrome picture with the resolution of 6 bits/pixel. All data will be multiplexed in TDM by Bit interleaved procedure and sent in Transmission line.

## สารบัญ

	หน้า
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักการที่ใช้ในระบบการส่งข้อมูลเสียงและภาพแบบทีดีเอ็ม	3
2.1 การส่งผ่านข้อมูลดิจิทัลแบบเบสแบนด์	3
2.2 หลักการเอชทูทีและดีทูเอทีที่ใช้กับสัญญาณเสียง	6
2.3 หลักการพื้นฐานของวงจรรองความถี่แบบแอดคทีฟ	10
2.4 หลักการการมัลติเพล็กซ์สัญญาณแบบแบ่งเวลา	13
2.5 หลักการของลำดับไบนารีแบบสุมเทียบ	19
2.6 การเกิดภาพบนจอโทรทัศน์	22
2.7 หลักการเอชทูทีและดีทูเอทีที่ใช้กับสัญญาณภาพ	27
2.8 หลักการส่งและรับข้อมูลอนุกรม	32
2.9 หลักการทำงานของเฟสล็อคลูป	38
บทที่ 3 การทำงานของระบบการส่งข้อมูลเสียงและภาพแบบทีดีเอ็ม	41
3.1 วงจรภาคส่งและรับข้อมูลเสียงดิจิทัล	42
3.2 วงจรภาคมัลติเพล็กซ์และดีมัลติเพล็กซ์	50
3.3 วงจรกึ่งสัญญาณนาฬิกา	55
3.4 วงจรภาคส่งและรับข้อมูลภาพดิจิทัล	58
บทที่ 4 การทดลองและผลการทดลอง	90
บทที่ 5 สรุปผลและแนวทางการพัฒนา	93
ภาคผนวก	.
กิตติกรรมประกาศ	.
หนังสืออ้างอิง	.

## บทที่ 1

### บทนำ

ปฏิญานินพนธ์ฉบับนี้ จะกล่าวถึงระบบการส่งข้อมูลเสียงและภาพแบบ ทิตีเอ็ม ซึ่งเป็นการสื่อสารที่ให้บริการอย่างพร้อมกัน ทั้งเสียงและภาพผ่านทาง สายนำสัญญาณ โดยข้อมูลที่ส่งผ่าน จะอยู่ในรูปแบบดิจิทัล ส่วนประกอบของ ระบบแบ่งได้เป็น 4 ส่วนสำคัญคือ ส่วนแรกเป็นส่วนทำหน้าที่แปลงสัญญาณเสียง และภาพที่เป็นอนาล็อกให้เป็นข้อมูลดิจิทัลแล้ว ส่งไปยังช่องสัญญาณของส่วน การมัลติเพล็กซ์ซึ่งเป็นส่วนที่สอง เพื่อส่งไปในสายนำสัญญาณ ส่วนที่สามคือส่วน ของดีมัลติเพล็กซ์ จะรับข้อมูลที่ถูกลมัลติเพล็กซ์ที่ส่งผ่านมาในสายนำสัญญาณ เพื่อ แยกข้อมูลเสียงและภาพออกไปสู่ช่องสัญญาณได้ถูกต้อง และส่วนสุดท้ายคือ ส่วน ที่ทำหน้าที่แปลงข้อมูลดิจิทัลที่ได้รับจากช่องสัญญาณดีมัลติเพล็กซ์ เป็นสัญญาณ เสียงและภาพแบบอนาล็อก ซึ่งเนื้อหาในปฏิญานินพนธ์นี้ได้แบ่งออกเป็นบทต่างๆ 5 บท พร้อมทั้งภาคผนวก โดยมีรายละเอียดของเนื้อหาดังต่อไปนี้

บทที่ 1 เป็นการกล่าวนำเกี่ยวกับ ระบบการส่งข้อมูลเสียงและภาพ แบบทิตีเอ็ม พร้อมเนื้อหาต่างๆที่จะมีต่อไป

บทที่ 2 เป็นการกล่าวถึงทฤษฎี และหลักการของระบบการส่งข้อมูล ดิจิทัล, หลักการแปลงสัญญาณอนาล็อกเป็นข้อมูลดิจิทัลและแปลงข้อมูลดิจิทัล กลับคืนมาเป็นสัญญาณอนาล็อก โดยใช้เทคนิคการแปลงที่เรียกว่า เดลต้ามอดู เลชันที่มีการเปลี่ยนแปลงความชันอย่างต่อเนื่อง ( Continuous Variable Slope Delta Modulation ) หรือ ซีวีเอสดี ( CVSD ) ซึ่งใช้กับสัญญาณ เสียง, หลักการของวงจรมัลติเพล็กซ์และดีมัลติเพล็กซ์ที่ใช้ในระบบ, หลักการ สร้างวงจรถูกำเนิดลำดับไบนารีแบบสุ่มเทียม ( Pseudo - Random Binary Sequence ) ซึ่งนำมาใช้สร้างซิงค์เวอร์ต, หลักการออกแบบวงจรกรองความ ถี่แบบแอคทีฟ ( Active filter ) ที่ใช้กรองความถี่ต่ำในระบบ, หลักการ เฟสล็อคลูป ซึ่งใช้ในการกู้สัญญาณนาฬิกา, หลักการการเกิดภาพบนจอโทรทัศน์ , หลักการแปลงสัญญาณอนาล็อกเป็นข้อมูลดิจิทัลของวงจรถูติแบบขนานหรือ แบบแฟลช ( Flash A/D converter ) และการแปลงกลับคืนจากข้อมูลดิจิ

ตอลเป็นสัญญาณอนาลอกของวงจรถิฑูเอแบบR/2Rแลดเดอร์ ( R/2R Ladder D/A converter ) ซึ่งใช้กับสัญญาณภาพ และหลักการส่ง-รับข้อมูลในรูปแบบอนุกรม

บทที่ 3 เป็นการกล่าวถึง หน้าที่การทำงานของส่วนต่าง ๆ ในระบบ ซึ่งแบ่งได้เป็น 3 ส่วนใหญ่ๆ คือ ส่วนแรก เป็นส่วนการส่งและรับข้อมูลเสียงดิจิตอล ส่วนที่สอง เป็นส่วนของการมัลติเพล็กซ์และดีมัลติเพล็กซ์ข้อมูล และส่วนสุดท้าย เป็นส่วนของการส่งและรับข้อมูลภาพดิจิตอล

บทที่ 4 จะเป็นการกล่าวถึง วิธีการทดลองและผลการทดลอง

บทที่ 5 จะเป็นการสรุปและวิจารณ์

อนึ่งในภาคผนวก จะมีรายละเอียดของไอซีบางส่วนที่ได้รวบรวมไว้ เพื่อเป็นประโยชน์ในศึกษาของปริญญาโทฉบับนี้



## บทที่ 2

### ทฤษฎีและหลักการของระบบการส่งข้อมูลเสียงและภาพแบบทีดีเอ็ม


#### 2.1 การส่งผ่านข้อมูลดิจิทัลแบบเบสแบนด์

การสื่อสารที่ใช้ส่งและรับสัญญาณซึ่งอยู่ในรูปของข้อมูลดิจิทัล โดยทั่วไปเรียกว่า การสื่อสารแบบดิจิทัล ( Digital Communication ) ซึ่งระบบสื่อสารแบบดิจิทัลมีข้อดีหลายอย่าง เช่น การทำงานร่วมกับระบบคอมพิวเตอร์ และเหมาะกับการพัฒนาของวงจรรวมขนาดใหญ่ ( VLSI ) เป็นต้น โดยระบบการสื่อสารแบบดิจิทัลนี้ แบ่งประเภทของการส่งผ่านข้อมูลดิจิทัลออกเป็นการส่งผ่านข้อมูลดิจิทัลแบบเบสแบนด์ และการส่งผ่านสัญญาณดิจิทัลแบบแบนด์พาส สำหรับในโครงงานนี้ จะเป็นศึกษาและทดลองเฉพาะการส่งผ่านสัญญาณดิจิทัลแบบเบสแบนด์

การส่งผ่านข้อมูลแบบเบสแบนด์นั้น เป็นวิธีที่ใช้ในระบบข่ายวงจรท้องถิ่น ( Local area network ) และงานสื่อสารข้อมูลระยะใกล้ทั่วไป

โครงสร้างและความต้องการของระบบส่งผ่านข้อมูลดิจิทัลแบบเบสแบนด์

ในระบบการส่งผ่านข้อมูลแบบเบสแบนด์ ข้อมูลดิจิทัลถูกส่งออกไปโดยไม่ทำการมอดูเลตกับคลื่นพาห์ ผ่านไปตามสายนำสัญญาณที่ทำด้วยโลหะ เช่น สายคู่ตีเกลียวและสายโคแอกเซียล เป็นต้น ซึ่งเป็นระบบที่ง่าย เพราะไม่ต้องใช้อุปกรณ์ความถี่สูง แต่อย่างไรก็ตาม สายนำสัญญาณมักจะมีการตอบสนองต่อความถี่ไม่สม่ำเสมอ ทำให้สัญญาณดิจิทัลที่ส่งผ่านไปค่อยๆผิดเพี้ยนไป ทั้งเชิงขนาด และเชิงเวลาหน่วง จะเห็นได้ จากการส่งสัญญาณพัลส์สี่เหลี่ยมออกไป สัญญาณนั้นจะค่อยๆผิดเพี้ยนโดยลู่กว้างออกดังรูป



รูปที่ 2.1 การลู่ออกของสัญญาณพัลส์สี่เหลี่ยมเมื่อทำการส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในระบบส่งผ่านข้อมูลนี้ จึงต้องติดตั้งอุปกรณ์ทวนสัญญาณไว้ระหว่างทาง เพื่อทำการตีเทค และสร้างสัญญาณดิจิทัลชุดเดิมขึ้นมาใหม่ ก่อนที่สัญญาณจะมีการผิดเพี้ยนมากจนทำให้การตีเทคสัญญาณมีการผิดเพี้ยนสูง

นอกจากนี้ ข้อมูลดิจิทัลที่ส่งออกมาควรมีคุณสมบัติดังนี้คือ มีแบนด์วิดท์ ยิ่งแคบยิ่งดี มีกำลังไฟฟ้าที่ต้องการยิ่งต่ำก็ยิ่งดีและไม่ควรมีส่วนประกอบกระแสตรง เพื่อไม่ไปสร้างปัญหาให้กับวงจรเปรียบเทียบระดับสัญญาณที่ภาครับ ดังนั้น จึงต้องมีการสร้างข้อมูลดิจิทัล เพื่อที่จะส่งออกทางสายนำสัญญาณในระบบเบสแบนด์นี้ ซึ่งโดยทั่วไปเรียกว่า ไลน์โค้ดดิ้ง ( Line coding )

ในโครงการ จะทำการส่งข้อมูลดิจิทัลที่ได้จากวงจรรหัสข้อมูลดิจิทัล เข้าไปในสายส่งโดยตรง รูปแบบของรหัสข้อมูล จึงเป็นแบบ NRZ-L ( Non return to zero - L ) ซึ่งเป็นรหัสพื้นฐานที่ใช้กันอยู่ในอุปกรณ์ทั่วไป และมีความซับซ้อนน้อยที่สุด มีคุณลักษณะที่ดีคือ เป็นรหัสที่มีประสิทธิภาพมากในการใช้แถบความถี่ของตัวกลาง โดยพลังงานเกือบทั้งหมดของสัญญาณจะตกอยู่ในช่วงดีซีถึงประมาณครึ่งหนึ่งของอัตรามิต

ดังนั้น จะเห็นได้ว่า รหัสแบบนี้จะใช้แถบความถี่ของตัวกลางอย่างน้อยที่สุดเพียงครึ่งเดียวของอัตราส่งข้อมูล และมีความสัมพันธ์ระหว่างบิตเรท  $R_b$  กับแบนด์วิดท์  $B$  เป็นดังนี้คือ  $R_b \leq 2B$  นั่นคือเราใช้สายส่งที่มีแบนด์วิดท์ค่อนข้างต่ำในการส่งข้อมูลได้ ถ้าหากว่าสามารถทำให้อัตราการส่งข้อมูลมีค่าค่อนข้างต่ำได้เช่นเดียวกัน และจากการลดอัตราส่งข้อมูลดิจิทัล จะทำให้ข้อมูลมีการผิดเพี้ยนน้อยลง

แต่อย่างไรก็ตาม รหัส NRZ-L ก็มีข้อด้อยคือ มีข่าวสารของสัญญาณนาฬิกาบ่อย, ส่วนประกอบกระแสตรงและกำลังไฟฟ้าที่ต้องการสูง ไม่เหมาะกับการส่งข้อมูลในระยะไกล

การแปลงสัญญาณอนาล็อกให้อยู่ในรูปขอดีดิจิทัลนี้ เป็นกระบวนการเริ่มต้นในการสื่อสารข้อมูลดิจิทัล มีข้อดีเด่นมากคือ การที่สามารถมัลติเพล็กซ์เชิงเวลาได้ จึงมีเทคนิคการแปลงจำนวนมากถูกคิดค้นขึ้น การเลือกเทคนิคเหล่านี้ไปใช้ขึ้นกับการใช้งานและระดับประสิทธิภาพที่ต้องการ โดยค่าพารามิเตอร์ที่สำคัญมากตัวหนึ่ง ซึ่งนิยมนำมาใช้ในการประเมินผลของประสิทธิภาพคืออัตรา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนสัญญาณต่อความผิดเพี้ยน ( Signal to distortion ratio ) ซึ่งความผิดเพี้ยนที่เกิดขึ้นส่วนใหญ่ เป็นความผิดเพี้ยนเนื่องมาจากการจัดระดับ ( Quantization distortion ) และความผิดเพี้ยนเนื่องมาจากการโอเวอร์โหลดของความชัน หรือขนาดสัญญาณ ( Slope or amplitude overload distortion )

การเข้ารหัสสัญญาณอนาล็อกเป็นข้อมูลดิจิทัล เรียกได้อีกอย่างหนึ่งว่า การเข้ารหัสข้อมูลดิจิทัล ซึ่งสามารถแบ่งได้เป็น 2 ประเภท

#### 1. การเข้ารหัสรูปสัญญาณ ( Waveform coder )

ถูกทำขึ้น เพื่อจัดเตรียมการสร้างสัญญาณอินพุตขึ้นใหม่ โดยปราศจากการพิจารณาว่าข้อมูลที่อยู่ก่อนหน้านี้ เช่น พัลส์โค้ดมอดูเลชัน แม้จะมีคุณสมบัติ ( Performance ) ที่สม่ำเสมอตลอดช่วงกว้างของระดับสัญญาณอินพุตและทนทานต่อสภาพต่างๆที่ทำให้สัญญาณ

เลวลง แต่ก็มีข้อเสียคือ มีอัตราบิตข้อมูลในการส่งที่สูง

#### 2. การเข้ารหัสตัวสัญญาณ ( Source coder )

ถูกทำขึ้น เพื่อจัดเตรียมการสร้างสัญญาณอินพุตขึ้นใหม่ โดยการทำนายค่าตัวอย่างข้อมูลที่จะเกิดขึ้น อาศัยค่าตัวอย่างข้อมูลก่อนหน้านี้มาใช้ในการคาดคะเน สามารถกำจัดลักษณะที่ซ้ำซ้อนของข้อมูลได้ ปรับแบนด์วิดท์การส่งผ่านไปให้ใกล้เคียงกับค่าแบนด์วิดท์ของข้อมูลได้ และทำให้อัตราบิตข้อมูลในการส่งต่ำลง แต่สัญญาณที่ได้ก็จะมีคุณภาพใกล้เคียงกับสัญญาณจากแหล่งกำเนิดน้อยลงด้วยเช่นกัน

## 2.2 หลักการเอพดีและดีทีเอทีที่ใช้กับสัญญาณเสียง

เนื่องจากสัญญาณเสียง เป็นสัญญาณที่มีการเปลี่ยนแปลงไปอย่างช้า ๆ ดังนั้น สัญญาณจากการสุ่มตัวอย่างสัญญาณเสียงที่อยู่ติดกัน มักมีความสัมพันธ์กัน เช่นมีขนาดใกล้เคียงกัน เป็นต้น ลักษณะเช่นนี้เมื่อพิจารณาจากทฤษฎีข่าวสาร จะเข้าลักษณะที่มีความซ้ำซ้อนกัน ดังนั้น ถ้าเราสามารถลดความซ้ำซ้อนนี้ลงได้ ก็จะมีโอกาสที่ทำการเข้ารหัสด้วยจำนวนบิตที่น้อยลง ซึ่งหมายถึงว่า จะสามารถลดอัตราการส่งข้อมูลดิจิทัลลงไปได้ เป็นผลให้การส่งผ่านข้อมูลต้องการแบนด์วิดท์ของตัวกลางน้อยลงด้วย เท่ากับเป็นการลดค่าใช้จ่ายลงไปได้ จึงมีการคิดค้นวิธีการมอดูเลตที่พยายามจะลดจำนวนบิตที่ใช้ในการส่งต่อวินาที ซึ่งรูปแบบการมอดูเลตที่มีการนำมาใช้งานทั่วไป มีดังต่อไปนี้

- ดิฟเฟอเรนเชียล พัลส์โค้ดมอดูเลชัน  
( Differential Pulse Code Modulation )
- อะแดปทีฟ ดิฟเฟอเรนเชียล พัลส์โค้ดมอดูเลชัน  
( Adaptive Differential Pulse Code Modulation )
- เดลต้ามอดูเลชัน  
( Delta Modulation )
- อะแดปทีฟ เดลต้ามอดูเลชัน  
( Adaptive Delta Modulation )
- ลินีเยอร์ พรีดิคทีฟโค้ดดิ้ง  
( Linear Predictive Coding )

สำหรับในโครงงานนี้ เลือกวิธีการมอดูเลตแบบ อะแดปทีฟ เดลต้ามอดูเลชันในรูปแบบหนึ่ง ( ในหลายๆรูปแบบที่มีอยู่ ) ที่เรียกกันทั่วไปว่า เดลต้ามอดูเลชันที่มีการเปลี่ยนแปลงความชันต่อเนื่อง ( Continuously Variable Slope Delta Modulation ( CVSD ) ) มาใช้งาน เพราะว่า มีลักษณะที่ไม่ซับซ้อนยุ่งยาก, อัตราส่งข้อมูลค่อนข้างต่ำเมื่อเทียบกับ PCM และมีการผลิตขึ้น เป็นอุปกรณ์ไอซีแบบ Single integrated circuit ขึ้นอย่างแพร่หลาย ด้วยเหตุนี้ จึงมีความง่าย, ความเหมาะสม และความสะดวกต่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## การนำไปใช้งาน


รูปแบบของวงจรและการทำงานของวงจรมอดุเลชันและดีมอดุเลชัน

แบบเดลตามอดุเลชันที่มีมีการเปลี่ยนแปลงความชันต่อเนื่อง

วิธีการของซีวีเอสดี ( CVSD ) อาศัยการตรวจระดับสัญญาณที่ได้จากการเปรียบเทียบค่าสัญญาณปัจจุบันกับค่าสัญญาณที่คาดคะเนขึ้นจากวงจรมอดุเลชัน โดยอาจใช้วิธีการจัดให้มีรีจิสเตอร์ สำหรับเก็บข้อมูลดิจิตอลล่าสุด จำนวน 3 ถึง 4 บิตแล้วตรวจดูว่าเป็น "0" หหมดหรือ "1" หหมดหรือไม่ ถ้าใช้แสดงว่า ในขณะที่ อัตราขยายของอินทิเกรเตอร์ต่ำเกินไป ตอบสนองต่อความชันไม่ทัน ก็จะทำการเพิ่มอัตราขยายให้สูงขึ้นเฉพาะในช่วงนั้น

ในส่วนของการแปลงกลับ จะต้องมีการทำงานในลักษณะเดียวกัน คือ มีรีจิสเตอร์ตรวจดูข้อมูลว่า เป็น "0" หหมดหรือ "1" หหมดหรือไม่ แล้วจัดการควบคุมอัตราขยายของอินทิเกรเตอร์ให้สอดคล้องกัน


ในปัจจุบัน ได้มีผู้พัฒนาวงจรมอดุเลชันและดีมอดุเลชันแบบเดลตามอดุเลชันที่มีการเปลี่ยนแปลงความชันต่อเนื่องขึ้น เป็นอุปกรณ์ไอซี ซึ่งแสดงบล็อกไดอะแกรมของแผนผังการทำงานและวงจรในรูปแบบอย่างง่ายได้ดังนี้




รูปที่ 2.2 แผนผังของระบบซีวีเอสดี

ในส่วนแปลงสัญญาณเสียง เป็นข้อมูลดิจิตอล


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.3 แผนผังของระบบซีวีเอสดี  
ในส่วนการแปลงกลับจากดิจิทัลเป็นสัญญาณเสียง



รูปที่ 2.4 ซีวีเอสดี มอดูเลเตอร์




รูปที่ 2.5 ซีวีเอสดี ดีมอดูเลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



จากรูปที่แสดง จะเห็นได้ว่าการทำงานของวงจร จะเกี่ยวข้องกับการ  
 สุ่มตัวอย่างค่าอันก่อนของสัญญาณผลต่างของ 2 สัญญาณกับค่าปัจจุบัน เพื่อมอดู  
 เลตขนาดสัญญาณอินพุทของอินทิเกรเตอร์ ค่าสัญญาณผลต่างอันก่อน 2 ค่า  $e(t)$   
 ถูกเก็บชั่วคราวในชิพรีจิสเตอร์ วงจรโคอินซิเดนซ์ดีเทคเตอร์ (Coincidence  
 detector) จะตรวจจับค่าอันก่อน 2 ค่าและค่าปัจจุบันของ  $e(t)$  และสร้างสัญญาณ  
 ควบคุมอัตราขยาย (Gain-control signal) สัญญาณควบคุมอัตรา  
 การขยายจะเพิ่มค่าอินพุทอินทิเกรเตอร์ เมื่อไรก็ตามที่มันตรวจจับลอจิก "1"  
 ได้ 3 ตัว หรือลอจิก "0" ได้ 3 ตัวต่อเนื่องกัน ลอจิก "1" จำนวน 3 ตัว  
 ต่อเนื่องที่เอาท์พุทของชิพรีจิสเตอร์ที่ต่อไปยังโคอินซิเดนซ์ดีเทคเตอร์ แสดงให้  
 ทราบว่าขนาดของสัญญาณอนาล็อกเพิ่มขึ้นเกินไป และลอจิก "0" จำนวน 3  
 ตัวต่อเนื่องกัน แสดงให้ทราบว่า มีการตกลงเกินไป ซึ่งจะกระตุ้นให้มีการ  
 เพิ่มค่าอินพุทของอินทิเกรเตอร์ เพื่อไม่ให้เกิดโอเวอร์โหลดทางความชันขึ้น  
 รูปคลื่นของสัญญาณอนาล็อกอินพุท , สัญญาณผลต่าง  $e(t)$  และสัญญาณ  
 เอาท์พุทของอินทิเกรเตอร์แสดงดังรูปข้างล่าง สำหรับกรณีนี้จะแสดงอนาล็อก  
 อินพุทเป็นสัญญาณรูปซายน์ ซึ่งรูปที่แสดงนำมาจากรายละเอียดของไอซีเบอร์  
 3417 ซีวีเอสดี มอดูเลเตอร์/ดีมอดูเลเตอร์ ของโมโตโรล่า



รูปที่ 2.6 รูปแบบสัญญาณที่ได้จากไอซีเบอร์ MC3417

( CVSD Modulator/Demodulator )

## 2.3 หลักการพื้นฐานของวงจรรองความถี่แบบแอคทีฟ

(1) ทราานสเฟอ์ฟังก์ชันของวงจรรองความถี่

$$H(s) = \frac{a_n (s-z_1)(s-z_2)\dots\dots(s-z_n)}{b_n (s-p_1)(s-p_2)\dots\dots(s-p_n)}$$

ค่า  $z_1, z_2, z_3, \dots, z_n$  เรียกว่าซีโร (Zero) ของฟังก์ชัน  $H(s)$   
 ค่า  $p_1, p_2, p_3, \dots, p_n$  เรียกว่าโพล (Pole) ของฟังก์ชัน  $H(s)$   
 ค่าโพล หรือ ซีโร อาจเป็นจำนวนจริงหรือจำนวนเชิงซ้อน วงจรจะเสถียรหรือไม่ ดูจากตำแหน่งโพลบนระนาบเชิงซ้อนเอส (complex S - plane) โดยโพลของฟังก์ชันอัตราขยาย (Gain function) จะต้องอยู่ทางซ้ายของระนาบเอสเสมอ วงจรจึงจะเสถียร ในกรณีของวงจรรองแบบพาสซีฟ (Passive filter) ไม่จำเป็นต้องพิจารณาเสถียรภาพ เนื่องจากวงจรรองแบบพาสซีฟไม่มีอัตราขยาย แต่สำหรับวงจรรองแบบแอคทีฟ (Active filter) จะประกอบด้วยออปแอมป์, ความต้านทานและตัวเก็บประจุ เสถียรภาพวงจรมีความสำคัญมาก เพราะออปแอมป์ มีอัตราขยายและ R-C เน็คเวอร์ค เป็นเน็คเวอร์คที่มีการบ่อนกลับ ซึ่งอาจออสซิลเลตได้

(2) ข้อดีของวงจรรองความถี่แบบแอคทีฟ

- มีขนาดเล็ก น้ำหนักเบา ไม่ต้องพัน L
- ความถูกต้องของวงจรสูง
- สามารถสร้างได้ในราคาถูก
- การออกแบบยุ่งยากน้อยกว่าวงจรรองความถี่แบบพาสซีฟ จึงไม่มีปัญหาเรื่อง Matching
- มีรูปแบบของวงจรให้เลือกใช้งานได้มาก
- มีอัตราขยาย ในขณะที่วงจรรองความถี่แบบพาสซีฟ มีการลดทอน

(3) ฟังก์ชันของอัตราขยาย


$$\text{LPF}(\text{gain}) = \frac{k\omega_p^2}{s^2 + (\omega_p/Q_p)s + \omega_p^2}$$

$\omega_p$  : Cut off frequenc

$k$  : Gain

$Q_p$  : Quality factor

(4) โครงสร้างการป้อนกลับแบบลบ



รูปที่ 2.7 โครงสร้างการป้อนกลับแบบลบ

จากรูป วงจรกรองความถี่ที่มีการป้อนกลับแบบลบโดยทั่วไป ใช้การวิเคราะห์โนด (Node analysis) ได้ดังนี้

$$\frac{V_o}{V_{in}} = \frac{-Y_a Y_c}{Y_a (Y_a + Y_b + Y_c + Y_d) + Y_d Y_c}$$

สำหรับวงจรกรองความถี่ต่ำให้

$$Y_a = \frac{1}{R_1}, Y_c = \frac{1}{R_2}, Y_d = \frac{1}{R_3}, Y_b = sC_1, Y_e = sC_2$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะได้

$$\frac{V_o}{V_{in}} = \frac{1/R_1 R_2 C_1 C R_2}{s^2 + s(1/R_1 C_1 + 1/R_2 C_1 + 1/R_3 C_1 + 1/R_2 R_3 C_1 C_2)}$$

จะได้วงจรของความถี่ต่ำดังต่อไปนี้




รูปที่ 2.8 วงจรของความถี่ต่ำผ่าน

จากหลักการของวงจรของความถี่แบบแอกทีฟที่ได้กล่าวมานี้ สามารถนำมาใช้ในการคำนวณค่าอัตราขยายของวงจรของความถี่ต่ำแบบแอกทีฟที่ใช้ในระบบการส่งข้อมูลดิจิทัลได้

## 2.4 การมัลติเพล็กซ์สัญญาณแบบแบ่งเวลา ( Time Division Multiplex )

รูปแบบการมัลติเพล็กซ์ที่นำมาใช้ในโครงงานนี้ เป็นการมัลติเพล็กซ์สัญญาณแบบแบ่งเวลาสำหรับสัญญาณดิจิทัล ข่าวดสารข้อมูลในแต่ละช่องสัญญาณซึ่งถูกส่งมาในรูปแบบอนุกรม จะถูกนำมาจัดลำดับลงในช่วงเวลาช่วงหนึ่งเรียกว่า ช่องเวลา ( Time slot ) ใน 1 ช่วงของเวลา จะมีข้อมูลเพียง 1 บิต ข้อมูลจากช่องสัญญาณหนึ่งๆที่ส่งไปในหนึ่งเฟรม อาจใช้ช่องเวลามากกว่า 1 ช่องได้ แต่จะถูกกำหนดไว้แน่นอน การส่งข้อมูลชุดซึ่งเรียกว่าเฟรม ( Frame ) จะเริ่มต้นด้วย ช่องเวลาที่ใช้เป็นตัวเก็บข้อมูล สำหรับกระบวนการซึ่งโครโนเซชัน ตามด้วยช่องเวลาของข่าวสารแต่ละช่องสัญญาณ ซึ่งถูกกำหนดไว้แน่นอน เรียงตามลำดับและอาจปิดท้ายด้วยช่องเวลาของข้อมูลของระบบอีกจำนวนหนึ่ง




รูปที่ 2.9 แสดงช่องเวลาของการมัลติเพล็กซ์สัญญาณแบบทีดีเอ็ม

โดยทั่วไปใน 1 เฟรม จะใช้ข้อมูลในการซึ่งโครโนซ์เพียง 1 บิต ซึ่งเรียกว่า ซิงค์บิต ( Sync bit ) และเมื่อนำหลายๆเฟรมมารวมกัน กลายเป็น 1 ซุปเปอร์เฟรม โดยที่ใน 1 ซุปเปอร์เฟรม เมื่อนำซิงค์บิตแต่ละเฟรมมารวมกัน จะได้ ซิงค์เวิร์ด ( Sync word ) ซึ่งในแต่ละซุปเปอร์เฟรม จะมีซิงค์เวิร์ดเหมือนกัน ซิงค์เวิร์ดจะเป็นข้อมูลควบคุมที่จะบอกให้ทางด้านรับทราบ ว่าขณะนั้น การรับส่งข้อมูลอยู่ในสภาวะซึ่งโครโนซ์กันหรือไม่

### กระบวนการซึ่งโครโนเซชัน

สมมติให้ข้อมูล 1 เฟรมมี 3 ช่องเวลาโดยเริ่มด้วยซิงค์บิตสัญญาณ 1 บิตจากช่องสัญญาณช่องที่ 1 และสัญญาณ 1 บิตจากช่องสัญญาณช่องที่ 2 ตามลำดับ และให้ซิงค์เวิร์ด มีขนาด 3 บิตเป็น 110 นั้น คือ ใน 1 ซุปเปอร์เฟรม จะประกอบด้วย เฟรมย่อยๆ 3 เฟรม ถ้าให้ลำดับการส่งสัญญาณจากช่องสัญญาณ

ช่องที่ 1 เป็น 111010100 และจากช่องที่ 2 เป็น 010101000




รูปที่ 2.10 แสดงการส่งซิงค์บิตของทางภาคส่งและการตรวจเช็คซิงค์บิตของทางภาครับ

สมมุติตอนแรก ให้สเกลเวลาด้านรับไม่ตรงกับด้านส่ง ดังรูปข้างบน เมื่อด้านรับตรวจเช็คซิงค์บิตจนครบ 3 บิต พบว่า ไม่ถูกต้องก็จะทำการเปลี่ยนสเกลเวลาใหม่ โดยการหยุดสเกลเวลาไป 1 ช่องเวลา แล้วตรวจเช็คซิงค์เวอร์ตในรอบต่อไป จนกระทั่งตรวจพบซิงค์เวอร์ตได้ถูกต้อง แสดงว่าซิงโครไนซ์แล้ว ด้วยเทคนิคดังกล่าว ถ้าซิงค์เวอร์ตขนาด N บิตและแต่ละเฟรมแบ่งเป็น M ช่องเวลา ดังนั้นเวลาที่ใช้จนกระทั่งได้รับซิงค์เวอร์ตคือ  $M \times N$  ช่องเวลา จำนวนช่องเวลาที่อาจผิดพลาดได้สูงสุดคือ M ซึ่งทำให้เวลาซิงโครไนซ์มากที่สุดไม่เกิน  $M(M \times N)$  ช่องเวลา เวลาที่ใช้น้อยที่สุดในกรณีที่ไม่มีผิดพลาดเลยก็คือ  $M \times N$  ช่องเวลา

การสร้างซิงค์เวอร์ตและการมัลติเพล็กซ์


วงจรสร้างซิงค์เวอร์ต จะใช้ชิฟรีจิสเตอร์ ( shift register ) ขนาด 3 บิต ต่อเป็นวงจรดังรูปที่แสดงข้างล่าง สัญญาณที่ออกจากขา  $Q_1$  จะเป็นชุดลำดับไบนารีแบบสุ่มเทียม ( Pseudo-random series ) ขนาด 7 บิต ซึ่งมีคุณสมบัติที่สำคัญคือ ถ้านำสัญญาณนี้บวกแบบมอดุโล 2 กับสัญญาณที่ถูกเลื่อนไปจำนวน K บิต (  $K = 7$  ) จะให้สัญญาณอนุกรมแบบเดิม ซึ่งทำให้สามารถตรวจจับ ( Detect ) ได้ง่าย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.11 แสดงการต่อวงจรชิพรีจิสเตอร์เพื่อสร้างสัญญาณซิงค์เวอร์ด การออกแบบวงจรมัลติเพล็กซ์ เนื่องจาก ในการส่งเราจะทำการส่ง ทั้งสัญญาณเสียงและภาพ ซึ่งเป็นการมัลติเพล็กซ์แบบ 2 ช่องสัญญาณ โดยที่ 1 ช่องสัญญาณจะใช้ 1 ช่องเวลา ดังนั้นใน 1 เฟรม จะต้องใช้ 3 ช่องเวลา และกรณีใช้ซิงค์เวอร์ดขนาด 7 บิต ใน 1 ซุปเปอร์เฟรมจะมี 7 เฟรม


## วงจรมัลติเพล็กซ์ที่สมบูรณ์แสดงดังรูปข้างล่าง



รูปที่ 2.12 แสดงวงจรมัลติเพล็กซ์

การตรวจสอบซิงค์เวอร์ตและการซิงโครไนเซชัน

ข้อดีประการหนึ่งของการใช้ซิงค์เวอร์ตที่เป็นลำดับไบนารีแบบสลับเทียม คือ ถ้านำสัญญาณซิงค์นี้บวกแบบมอดุโล 2 กับสัญญาณที่ถูกเลื่อนไป 2 และ 4 บิต จะให้ผลลัพธ์เป็น "0" จากคุณสมบัตินี้ ทางด้านวงจรตรวจสอบจะใช้ชิพริจิสเตอร์ ขนาด 4 บิต ต่อเป็นวงจรได้ดังรูปหน้าถัดไป



รูปที่ 2.13 แสดงวงจรการตรวจสอบซิงค์เวอร์ดและซิงโครไนซ์

การทำงานของวงจรสามารถพิจารณาได้ 3 กรณี คือ

- กรณีที่อยู่ในสถานะซิงโครไนซ์ เช่น สัญญาณออกของ  $G_1$  จะเป็น "0" ซึ่งทำให้เคาน์เตอร์ (0) นับจนครบ 7 แล้วเซตค่า Q ของฟลิปฟลอปเป็น "1" ซึ่งเป็นตัวแสดงสถานะซิงโครไนซ์ ในขณะที่เดียวกันจะรีเซ็ตเคาน์เตอร์ (1)

- กรณีที่เกิดการผิดพลาดเพียงชั่วขณะ  $G_1$  จะให้สัญญาณออกเป็น "1" เพียงครั้งเดียว ซึ่งจะเป็นการรีเซ็ตเคาน์เตอร์ (0) และหลังจากนั้น  $G_1$  จะเป็น "0" ตลอด ทำให้เคาน์เตอร์ (0) นับจนครบ 7 และเซตค่า Q ของฟลิปฟลอปเป็น "1" พร้อมทั้งรีเซ็ตเคาน์เตอร์ (1) ซึ่งเป็นการกลับเข้าสู่สถานะซิงโครไนซ์อีกครั้งหนึ่ง

- กรณีที่ไม่ซิงโครไนซ์ สัญญาณที่ออกจาก  $G_1$  อาจเป็น "0" หรือเป็น "1" ทุกครั้งที่  $G_1$  เป็น "1" เคาน์เตอร์ (0) จะถูกรีเซ็ตและเคาน์เตอร์ (1) จะ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นับค่าเพิ่มขึ้นอีกหนึ่ง ถ้าในขณะที่เคาน์เตอร์(1) นับครบ 4 แสดงว่า มีการตรวจสอบซิงค์บิตครบทั้ง 7 บิต และมีข้อผิดพลาด ซึ่งจะต้องเปลี่ยนสเกลเวลาใหม่โดยที่  $Q_2$  จะเป็น "1" และไปกระตุ้นวงจรมอนอสเตเบิล เพื่อไปติลอะเบิล (disable) วงจรจอน์สันเคาน์เตอร์ (Johnson counter) ให้หยุดเวลาไป 1 ช่วงเวลาและเคาน์เตอร์(1)จะรีเซ็ตตัวเองเพื่อรอตรวจสอบซิงค์เวอร์คในรอบต่อไป

### วงจรมัลติเพล็กซ์

วงจรมัลติเพล็กซ์ที่ใช้ในที่นี้ แสดงดังรูปข้างล่าง ซึ่งจะใช้ ดี-ฟลิปฟลอป 2 ตัว เพื่อแยกสัญญาณจาก 2 ช่องเวลาออกเป็น 2 สัญญาณและสัญญาณนาฬิกาของ ดี-ฟลิปฟลอปแต่ละตัว จะถูกควบคุมจากวงจรถอน์สันเคาน์เตอร์ เพื่อซิงโครไนซ์สัญญาณในแต่ละช่วงเวลา




รูปที่ 2.14 แสดงวงจรมัลติเพล็กซ์

## 2.5 การสร้างลำดับไบนารีแบบสุ่มเทียม

( Pseudo - Random Binary Sequence )

ลำดับไบนารีแบบสุ่มเทียม (PRBS) เป็นลำดับไบนารีที่ดูเหมือนมีลักษณะสุ่ม สร้างขึ้นโดยการจัดชิพรีจิสเตอร์ที่มีการป้อนกลับอย่างเป็นลำดับ พิจารณาชิพรีจิสเตอร์  $n$  สเตจที่มีการป้อนกลับผ่านเอกซ์คลูซีฟ-ออร์เกต ( Exclusive-or gate ) ในรูปข้างล่าง เมื่อ  $C_k$ ,  $k=1$  ถึง  $n$  มีค่าเป็น "0" หรือ "1" ใดอย่างหนึ่ง



รูปที่ 2.15 ตัวกำเนิดลำดับไบนารีแบบสุ่มเทียม  $n$  - สเตจ

โดยการเลือกค่าที่เหมาะสมของสัมประสิทธิ์  $C_k$  มันเป็นไปได้ที่จะทำให้การวนรอบของชิพรีจิสเตอร์ที่ผ่านไป ซึ่งเป็นไปได้ที่  $n$ -ทิวเปิล ( tuple ) จะเป็นค่าใดก็ได้ในค่าที่มีอยู่ทั้งหมดอย่างเป็นลำดับ ยกเว้น  $n$ -ทิวเปิลที่ค่าเป็นศูนย์ทั้งหมด สิ่งเหล่านี้จะให้เอาท์พุทของไบนารีแบบสุ่มเทียมมีความเป็น  $2^n - 1$  บิต ลำดับเช่นนั้นเป็นที่ทราบกันว่า เป็นลำดับความยาวสูงสุด ( m-sequence ) ถ้ารีจิสเตอร์บรรจุ  $n$ -ทิวเปิลที่เป็นศูนย์ทั้งหมดแล้ว มันจะคงสถานะนี้ไว้โดยไม่มีการกำหนด และเอาท์พุทจะลือสถานะ 0 ไว้อย่างถาวร ดังนั้นในบางกลไกการเริ่มต้น จำเป็นต้องรับรองว่า ชิพรีจิสเตอร์จะไม่เริ่มต้นการทำงานในสถานะนี้ (  $n$ -ทิวเปิล เป็นศูนย์ทั้งหมด ) การทำงานของการจัดการชิพรีจิสเตอร์ขึ้นอยู่กับโพลีโนเมียลคุณลักษณะของมัน โพลีโนเมียลคุณลักษณะถูกกำหนดโดย

$$\phi(x) = 1 + \sum_{k=1}^n C_k x^k$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตัวคุณ  $X$  อาจถูกพิจารณาเป็นตัวกระทำการดีเลย์ ( Delay ) ที่มีคาบเป็น 1 คาบของพัลส์สัญญาณนาฬิกา เปรียบเสมือนฟังก์ชันการแปลงของ  $Z$  (  $Z$  transform function ) ค่าของ  $X$  ยกกำลังค่าต่าง ๆ ในโพลีโนเมียลคุณลักษณะอาจจะมีอยู่หรือไม่ก็ได้ ขึ้นอยู่กับค่าที่จัดไว้ของ  $C$  ว่ามีค่าเป็น 1 หรือ 0 ดังนั้นค่า  $X$  ยกกำลังซึ่งมีอยู่ในโพลีโนเมียล จะกำหนดการแยกต่อ ( tap ) ที่ทำขึ้นกับชิพรีจิสเตอร์ มันจะเป็นสิ่งที่ดี ในการทำให้จำนวนการแยกต่อที่ต้องการสำหรับการสำหรับชิพรีจิสเตอร์ มีจำนวนน้อยที่สุดและมันมักจะเป็นไปได้ที่จะได้รับลำดับความยาวสูงสุดที่มีเพียง 2 จุดการแยกต่อ ( tapping point ) จุดหนึ่งที่ตำแหน่งกลางและอีกจุดหนึ่งที่ตำแหน่งปลายของชิพรีจิสเตอร์ แต่มีปัญหาที่สิ่งนี้ไม่สามารถกระทำได้ โดยชิพรีจิสเตอร์ที่มีความยาว 8 บิตและความยาวอื่นๆ อีกหลายค่าที่มากกว่า 8 บิต สิ่งเหล่านี้ต้องการ 4 จุดการแยกต่อเป็นอย่างน้อยที่สุด คือ 3 จุดที่ตำแหน่งและ 1 จุดที่ตำแหน่งปลายของชิพรีจิสเตอร์ โพลีโนเมียลที่เหมาะสม สำหรับชิพรีจิสเตอร์ที่มีความยาวตั้งแต่ 3 ถึง 20 บิต ถูกกำหนดในตารางข้างล่าง

ตาราง 2.1 โพลีโนเมียลคุณลักษณะสำหรับตัวกำเนิดลำดับความยาวสูงสุด

$n$	polynomial	$n$	polynomial
3	$X^3 + X + 1$	4	$X^4 + X + 1$
5	$X^5 + X^2 + 1$	6	$X^6 + X + 1$
7	$X^7 + X + 1$	8	$X^8 + X^7 + X^6 + X + 1$
9	$X^9 + X^4 + 1$	10	$X^{10} + X^3 + 1$
11	$X^{11} + X^2 + 1$	12	$X^{12} + X^{10} + X^2 + X + 1$
13	$X^{13} + X^{12} + X^2 + X + 1$	14	$X^{14} + X^{12} + X^2 + X + 1$
15	$X^{15} + X + 1$	16	$X^{16} + X^5 + X^3 + X^2 + 1$
17	$X^{17} + X^3 + 1$	18	$X^{18} + X^7 + 1$
19	$X^{19} + X^5 + X^2 + X + 1$	20	$X^{20} + X^3 + 1$

สิ่งเหล่านี้ไม่เพียงแต่เป็นโพลีโนเมียลพื้นฐาน สำหรับชิพรีจิสเตอร์ที่มีความยาวแต่ละค่า แต่ยังช่วยทำให้มีการใช้จำนวนจุดการแยกต่อที่น้อยที่สุด ตัวอย่างของตัวกำเนิดลำดับไบนารีแบบสุ่มเทียมที่มีความสูงที่สุด 9 สเตจ แสดงดังรูปที่ 2.16




รูปที่ 2.16 ตัวกำเนิดลำดับไบนารีแบบสลับเทียมนี่มีความยาวสูงสุด 9 สเตจ



## 2.6 การเกิดภาพบนจอโทรทัศน์


ภาพที่ปรากฏบนจอโทรทัศน์ หากเราได้ทำการสังเกตอย่างละเอียด จะเห็นว่า ภาพนั้นประกอบขึ้นด้วยเส้นขวางเล็กๆในแนวนอนเป็นจำนวนมาก ที่เรียกว่า เส้นสแกนไลน์ และบนเส้นสแกนไลน์จะประกอบด้วยส่วนหรือจุดเล็กๆ ที่มีทั้งมืดและสว่างปะปนกัน ( ในที่นี้กล่าวถึงเฉพาะโทรทัศน์ขาวดำ ) ฉะนั้น จึงกล่าวได้ว่า ภาพ 1 ภาพนั้น จะประกอบขึ้นด้วยจุดเล็กๆที่มีระดับความสว่างแตกต่างกันรวมอยู่เป็นจำนวนมาก โดยสามารถอธิบายการเกิดเส้นขวางและจุดขาว จุดดำ จำนวนมากมายได้ดังนี้



รูปที่ 2.17 แสดงอุปกรณ์จอภาพ


จากรูปข้างบน แสดงให้เห็นส่วนประกอบหลักของหลอดภาพ ซึ่งมีการทำงานโดยเริ่มจากแคโทด เมื่อได้รับความร้อนจากไส้หลอดมันก็จะปล่อยอิเล็กตรอนออกมา และอิเล็กตรอนที่หลุดออกนี้จะถูกดึงให้วิ่งไปกระทบแอโนด โดยอาศัยคุณสมบัติที่ว่า ประจุต่างชนิดกันจะวิ่งเข้าหากัน จากลบไปบวกและประจุชนิดเดียวกันจะผลักรัน ดังนั้นอิเล็กตรอนซึ่งเป็นประจุชนิดลบจึงวิ่งเข้าหาแอโนด ซึ่งเป็นประจุชนิดบวกบนหน้าจอกที่ถูกฉาบไว้ด้วยสารเรืองแสงจำพวกฟอสฟอรัสเอาไว้ จึงทำให้มองเห็นเป็นจุดสว่างขึ้นบนหน้าจอ

ถ้าเราทำให้ลำอิลี็กตรอนส่ายไปมาได้ตามแนวนอนก็จะเกิดเส้นสว่าง  
ขึ้นกลางจอภาพ การส่ายไปมานี้ในทางโทรทัศนเรียกว่า การสแกน ทำได้  
โดยอาศัยสนามแม่เหล็กเป็นตัวควบคุม ดังรูปที่ 2.18



รูปที่ 2.18 แสดงการหักเหของลำอิลี็กตรอน


จากรูป หากต้องการเบนลำอิลี็กตรอนไปทางซ้ายมือในแนวนอน ก็  
จะใช้สนามแม่เหล็กที่มีขั้วเหนือ ขั้วใต้และเมื่อกลับขั้วแม่เหล็ก ลำอิลี็กตรอน  
ก็จะเบนไปทางขวามือ นอกจากนี้ถ้ามีขั้วแม่เหล็กในแนวนอนด้วย ลำอิลี็ก  
ตรอนหรือจุดสว่าง ก็จะถูกเบนไปทางแนวตั้งของจอในโทรทัศน จะใช้ผลของ  
สนามแม่เหล็กไฟฟ้าแทนแท่งแม่เหล็ก โดยมันเกิดจากการปล่อยกระแสไฟฟ้า  
ผ่านเข้าไปในขดลวดที่พันอยู่รอบๆคอหลอดภาพหรือที่รู้จักกันว่า "โย็ค" ซึ่งแบ่ง  
เป็นขดลวดของการหักเหแนวนอนและขดลวดของการหักเหแนวตั้ง นอกจากนี้  
เพื่อให้เกิดการสแกนตามรูปที่ 2.19 จึงป้อนกระแสรูปฟันเลื่อยที่ความถี่ 15,625  
Hz เข้าไปในขดลวดของการหักเหแนวนอนและป้อนกระแสรูปฟันเลื่อยที่ความ  
ถี่ 50Hz เข้าไปในขดลวดของการหักเหตามแนวตั้ง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับรูปที่ 2.18 ที่แสดงการสแกนของลำอิลี็กตรอนะโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสแกนจะเริ่มต้นขึ้น โดยการให้จุดสว่าง (ลำอิเล็กตรอน) เคลื่อนที่จากซ้ายมือด้านบนของจอไปขวามือในแนวนอน เมื่อไปถึงตำแหน่งขวาสุด มันจะถูกดึงในแนวตั้งนิดหนึ่งแล้วกลับไปตั้งต้นใหม่ เป็นเช่นนี้อยู่เรื่อยๆจนลำอิเล็กตรอนไปถึงตำแหน่งขวามือล่างสุดของจอภาพ ก็เป็นการเสร็จสิ้นการสแกนภาพหนึ่ง 1 ภาพ หรือเรียกกันว่า 1 เฟรม ( ในขณะสแกน จำนวนอิเล็กตรอนที่ตกกระทบหน้าจอซึ่งเป็นตัวกำหนดความสว่างของจุดจุดนั้น จะเปลี่ยนแปลงไปตามระดับของสัญญาณภาพ ) หลังจากนั้นลำอิเล็กตรอนก็จะกลับไปเริ่มต้นใหม่ทางด้านซ้ายมือบนสุดของจอภาพอีก เพื่อสแกนภาพหนึ่งอีกครั้งหนึ่งต่อไป อย่างไรก็ตามเพื่อลดการกระพริบของภาพ การสแกนภาพหนึ่งแต่ละภาพมักนิยมแบ่งเป็น 2 ฟิลด์คือ ให้เริ่มสแกนเส้นคี่ก่อน เมื่อครบแล้วถึงจะกลับไปตั้งต้นสแกนเส้นคู่ต่อไป สำหรับระบบโทรทัศน์แบบPALจะใช้เฟรมละ 625 เส้น ฉะนั้น 1 ฟิลด์เท่ากับ 312.5 เส้นสแกน

เนื่องจากการสแกนภาพหนึ่งที่กล่าวมาแล้วนั้น กระทำติดต่อกันไปเรื่อยๆ โดยมีจำนวนเส้นต่อภาพและจำนวนภาพต่อวินาทีตามชนิดของระบบโทรทัศน์ที่ใช้ ภาพที่ปรากฏบนจอโทรทัศน์จึงมีผลเหมือนการฉายภาพนิ่ง ซึ่งภาพนั้นมีความแตกต่างกันเพียงเล็กน้อยและเป็นจำนวนหลายๆภาพติดต่อกันไป จากคุณสมบัติของตามนุษย์ที่สามารถจดจำภาพไว้ชั่วขณะหนึ่ง จึงทำให้การมองภาพบนจอโทรทัศน์เคลื่อนไหวติดต่อกันไปตลอดเวลา





รูปที่ 2.20 รูปร่างของสัญญาณโทรทัศน์ที่เกิดจากภาพรูปอาร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 2.20 โทรทัศน์หรือมอนิเตอร์ต่างๆไปจะแสดงภาพได้นั้น จะต้องมียุทธศาสตร์ภาพรวม ( Composite video ) ป้อนที่อินพุทภาควิดีโอแอมป์ของมัน ซึ่งสัญญาณภาพรวมนี้ประกอบไปด้วย สัญญาณซิงค์ สัญญาณแบลนกกิ่งและสัญญาณภาพซิกนอลอยู่บนระดับแรงดันที่ต่างกันไป นอกจากนี้สัญญาณหลักๆเหล่านี้แล้ว ยังมีสัญญาณบางสัญญาณที่ไม่ได้กล่าวถึงอยู่อีก ในที่นี้จะกล่าวถึงเฉพาะสัญญาณที่เกี่ยวข้องกับโครงงานเท่านั้น ซึ่งสัญญาณเหล่านี้ขออธิบายรายละเอียดได้ดังนี้

- สัญญาณซิงค์ เป็นสัญญาณที่ใช้บังคับให้การสแกนทางเครื่องรับพร้อมกันกับทางเครื่องส่ง โดยจะประกอบด้วย สัญญาณซิงค์ทางแนวนอนและสัญญาณซิงค์ทางแนวตั้ง สำหรับสัญญาณซิงค์ทางแนวนอน ( Horizontal sync ) หรือ Hsync มีความถี่ 15,625Hz มีคาบเวลาเป็น 64 ไมโครวินาที นานประมาณ 5 ไมโครวินาที ส่วนสัญญาณซิงค์ทางแนวตั้ง ( Vertical sync ) หรือ Vsync มีความถี่ 50Hz มีคาบเวลา 20 มิลลิวินาที นาน 1 มิลลิวินาที
- สัญญาณแบลนกกิ่ง เป็นสัญญาณที่บังคับให้การสแกนของลำอิเล็กตรอนมิตในช่วงสลับกลับ ซึ่งมีทั้งสัญญาณแบลนกกิ่งทางแนวนอน ( Horizontal blanking: HBLNK ) และสัญญาณแบลนกกิ่งทางแนวตั้ง ( Vertical blanking: VBLNK ) ซึ่งเป็นช่วงของการลบเส้นสลับกลับของการสแกนทั้งแนวตั้งและแนวนอน พิจารณารายละเอียดของสัญญาณได้ดังรูปที่ 2.21



(ก) แสดงช่วงเวลาของสัญญาณเชิงค้ทางแนวนอน

(ข) แสดงช่วงเวลาของสัญญาณเชิงค้ทางแนวตั้ง

- สัญญาณภาพ เป็นสัญญาณที่ใช้แสดงผลบนจอภาพ ซึ่งอาจจะได้จาก กล้องโทรทัศน์, เครื่องเล่นวีดีโอเทปหรืออื่นๆ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 2.7 หลักการเอทูดิจิตัลและคิฑูเอทีที่ใช้กับสัญญาณภาพ

ลักษณะการส่งภาพในโครงการนี้ เป็นการส่งภาพนิ่ง โดยนำสัญญาณภาพในช่วงเวลาหนึ่ง มาแปลงเป็นข้อมูลดิจิตอลแล้ว เก็บไว้ในหน่วยความจำ เมื่อต้องการส่งภาพไปยังด้านรับ ก็จะทำการอ่านข้อมูลที่เก็บไว้ออกมา ซึ่งเราสามารถกำหนดอัตราการส่งข้อมูลได้ จากการเลือกใช้ความถี่สัญญาณนาฬิกา ที่จะนำมาใช้ในการสร้างแอดเดรสอ่านข้อมูล เพื่อแปลงข้อมูลให้เป็นแบบอนุกรมส่งออกไปยังด้านรับ ให้ทำการเก็บไว้ในหน่วยความจำอีกครั้งหนึ่งแล้ว ทำการอ่านข้อมูลนี้ออกมาแปลงเป็นสัญญาณอนาลอก ด้วยแอดเดรสที่สร้างขึ้น โดยอาศัยสัญญาณนาฬิกาที่มีความถี่สูง เพื่อนำไปรวมเข้ากับสัญญาณซิงค์ และแปลงก็งเกิดเป็นสัญญาณภาพรวม ที่จะใช้ในการแสดงผลบนจอโทรทัศน์ ด้วยเหตุนี้การลดอัตราเร็วในการส่งข้อมูลภาพจึงทำได้ง่าย ไม่จำเป็นต้องใช้เทคนิคในการแปลงข้อมูลดิจิตอลที่ซับซ้อน

เนื่องจากสัญญาณภาพที่ได้จากกล้องวิดีโอ เป็นสัญญาณภาพแบบอนาลอก ซึ่งการสแกนของสัญญาณภาพมีความเร็วสูงมาก เมื่อต้องการแปลงสัญญาณภาพนี้ให้เป็นข้อมูลดิจิตอล จะต้องใช้วงจรเอทูดิจิตัล ( วงจรแปลงสัญญาณอนาลอกเป็นดิจิตอล ) ที่ทำงานด้วยความเร็วสูงเช่นกัน ดังนั้นในโครงการนี้ได้เลือกใช้ไอซีเอทูดิจิตัลแบบแฟลช เบอร์ CA3306 ความละเอียด 6 บิต ซึ่งสามารถแสดงระดับสัญญาณได้ 64 ระดับ ความเร็วในการทำงานสูงสุด 5 MHz ซึ่งมีหลักการทำงานโดยทั่วไปดังนี้


#### วงจรเอทูดิจิตัลแบบขนานหรือ"แฟลช"

( Parallel Comparator Simultaneous or "Flash" A/D Converter )

ถ้าคำนึงถึงความเร็วในการแปลงสัญญาณเป็นอันดับแรก ก็ควรจะใช้วิธีการแปลงสัญญาณอนาลอกเป็นดิจิตอลแบบขนานหรือแฟลช โดยวิธีการนี้จะเป็นการป้อนอินพุตพร้อมๆกัน เข้าไปในกลุ่มของคอมแพเรเตอร์ที่ต่อแบบขนาน ซึ่งแต่ละตัวประกอบด้วย ออปแอมป์ที่ต่อเป็นวงจรเปรียบเทียบและตัวต้านทานที่ต่อ

ไว้ เพื่อแบ่งแรงดันที่ขาอินพุตแบบกลับ ( inverting ) ให้มีขนาดต่างๆกัน

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการศึกษา  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แรงดัน อินพุต $V_{in}$ (โวลต์)	เอาต์พุตของ วงจรเปรียบเทียบ			เอาต์พุต เลขฐานสอง	
	A1	A2	A3	D1	D0
0 - 1	0	0	0	0	0
1 - 2	1	0	0	0	1
2 - 3	1	1	0	1	0
3 - 4	1	1	1	1	1

(ข)

รูปที่ 2.22 (ก) แสดงการต่อวงจรเอชดีแบบขนานหรือแฟลช

(ข) ตารางความสัมพันธ์ระหว่างแรงดันอินพุตที่เป็นอนาลอก  
กับเอาต์พุตที่เป็นดิจิตอล

จากหลักการของวงจรเปรียบเทียบทั่วไป เมื่อแรงดันที่ขาอินพุตแบบไม่กลับ (Noninverting) มีค่าสูงกว่าที่ขาอินพุตแบบกลับ เอาต์พุตจะได้แรงดันค่าสูง ดังรูปตารางที่แสดงไว้ข้างบน จะเข้าใจยิ่งขึ้นว่า ที่แรงดันค่าต่างๆ มีผลต่อเอาต์พุตของวงจรเปรียบเทียบแต่ละตัวอย่างไร ซึ่งเอาต์พุตที่ได้จากวงจรเปรียบเทียบนี้ จะนำไปเข้ารหัสให้เป็นเลขฐานสองต่อไป จำนวนของวงจรเปรียบเทียบที่ต้องใช้ในวงจรขึ้นอยู่กับขนาดของสัญญาณอนาลอกที่อินพุต

จากรูปที่ 2.22 ถ้าแรงดันอินพุตมีค่า 1 โวลต์ ไม่เพียงพอที่จะทำให้อ่างจรเปรียบเทียบตัวใดให้ค่าเอาต์พุตเป็นสัญญาณสูง (high) ที่แรงดันระหว่าง 1 ถึง 2 โวลต์ วงจรเปรียบเทียบที่ระดับเทรชโฮลด์ (threshold) ต่ำสุดก็จะให้เอาต์พุตเป็นสัญญาณสูง


แรงดัน 2-3 โวลต์ วงจรเปรียบเทียบทั้ง  $A_1$  และ  $A_2$  ให้เอาต์พุตเป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า "high" ถ้าแรงดันอินพุตมากกว่า 3 โวลต์ วงจรเปรียบเทียบก็จะให้เอาต์พุตไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เป็นสัญญาณสูงทั้งหมด เมื่อต้องการวงจรที่มีความละเอียดสูงขึ้น จำเป็นต้องใช้วงจรเปรียบเทียบเพิ่มขึ้น เช่น ถ้าต้องการความละเอียด 3 บิต ต้องใช้วงจรเปรียบเทียบ 7 ตัว ความละเอียด 4 บิต ต้องใช้วงจรเปรียบเทียบ 15 ตัว ( 16 ระดับ ) โดยหาจำนวนวงจรเปรียบเทียบได้จาก  $2^N - 1$  เมื่อ N แทนจำนวนบิตหรือความละเอียดที่ต้องการ จะเห็นว่าที่ความละเอียด 8 บิต ต้องใช้วงจรเปรียบเทียบมากถึง 255 ตัว ซึ่งเป็นข้อเสียของวงจรเอชดี แบบนี้ ข้อเสียอีกประการหนึ่ง คือ เอาท์พุทที่ไม่ได้เป็นเลขฐานสอง ต้องมีวงจรเพิ่มเติมไปทำการเข้ารหัส

ข้อดีของวงจรเอชดีแบบขนานนี้ คือ ความเร็วสูงมาก จึงเรียกวงจรเอชดีแบบนี้ว่าแบบ "แฟลช" ( Flash type A/D converter ) ซึ่งใช้เวลาในการแปลงได้เร็วในระดับนาโนวินาที



### วงจรดิฟเฟอเรนเชียลแบบ R/2R แลตเตอร์ ( R/2R Ladder D/A Converter )



(ก)



(ข)



(ค)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## รูปที่ 2.23 วงจรตีทุเอแบบ R/2R แลตเตอร์

(ก) วงจรสมบูรณ์

(ข) วงจรเสมือนในขณะที่สวิตช์ของบิทที่มีนัยสำคัญสูงสุดปิด

(ค) วงจรเสมือนในขณะที่สวิตช์ของบิทที่มีนัยสำคัญรองลงมาปิด

เมื่อวงจรตีทุเอ ( วงจรแปลงข้อมูลดิจิทัลเป็นสัญญาณอนาลอก ) มีขนาดอินพุตมากกว่า 4 บิท วงจรตีทุเอแบบใช้ความต้านทานหลายค่า จะเกิดปัญหาเนื่องจากต้องการค่าความต้านทานที่มีช่วงกว้างมาก สำหรับวิธีที่จะกล่าวถึงนี้ ใช้หลักการไบนารีเวตเหมือนกัน แต่ใช้ความต้านทานเพียง 2 ค่า ดังรูปที่ 2.23 ซึ่งกระแสจะถูกเปลี่ยนค่าแรงดันโดยออปแอมป์ และตัวต้านทานป้อนกลับ  $R_f$  วิธีนี้เรียกว่าการใช้ความต้านทาน 2 ค่า

ในการอธิบายการทำงาน ขึ้นแรกสมมุติว่า สวิตช์  $D_2$  ซึ่งเป็นสวิตช์ในบิทที่มีนัยสำคัญสูงสุดนั้น ต่อกับแรงดันอ้างอิง 5 โวลต์ ในขณะที่สวิตช์ตัวอื่นปิดลงกราวด์ ดังนั้น  $R_1$  และ  $R_2$  จึงต่อขนานกันลงกราวด์ สังเกตตัวต้านทาน  $2R$  ต่อขนานกับ  $2R$  อีกตัวหนึ่งมีค่าเท่ากับ  $R$  ค่านี้ถูกบวกกับ  $R_f$  กลายเป็นค่า  $2R$  แล้วขนานกันกับ  $R_f$  ลงกราวด์ การรวมของ  $R_f$  และตัวต้านทานก่อนหน้า จึงทำให้เหลือเพียงค่า  $R$  ต่ออนุกรมกับ  $R_f$  พิจารณาเช่นเดียวกับวงจรส่วนที่เหลือก็จะได้เป็นวงจรที่ง่ายขึ้น ดังรูปที่ 2.23 ข

โดยเหตุที่กราวด์เทียมของออปแอมป์ มีแรงดัน 0 โวลต์ ทำให้ไม่มีกระแสไหลผ่านค่าความต้านทานเหล่านี้ลงกราวด์ จึงไม่ต้องสนใจส่วนนี้ ดังนั้นแรงดัน 5 โวลต์ที่ปลายข้างหนึ่งของ  $R_f$  ค่า 20 กิโลโอห์มทำให้มีกระแส 0.25 มิลลิแอมป์ ผ่านจุดที่ต่อและผ่าน  $R_f$  ค่า 20 กิโลโอห์ม แรงดันเอาท์พุทที่ได้จากบิทที่มีนัยสำคัญสูงสุดจึงมีค่า -5 โวลต์

แรงดันที่ได้จากบิทที่มีนัยสำคัญรองลงมา ก็หาได้โดยปิดสวิตช์  $D_2$  ไปยัง +5 โวลต์และ  $D_2$  ลงกราวด์ตัวต้านทานทั้งหมดที่อยู่ทางซ้ายของ  $R_f$  ในรูปที่ 2.23 ก ลดรูปลงเหลือเพียง  $2R$  ต่อลงกราวด์ การวิเคราะห์วงจร สามารถนำทฤษฎีของเทวินินมาใช้ได้ โดยมีการแบ่งแรงดันระหว่าง  $R_f$  และ  $2R$  ที่ต่อลงกราวด์ดังรูปที่ 2.23 ค แรงดันของเทวินินคือ แรงดันที่รอยต่อหรือ 2.5 โวลต์ ตัวต้านทานเทวินินมีค่าเท่ากับตัวต้านทาน 2 ตัวต่อขนานกัน ( หรือ  $R$  ) อนุกรมที่อยู่

ทางด้านซ้ายของ  $R_6$  สามารถลดรูปได้เหลือค่า  $R$  ต่อกับ 2.5 โวลต์ และเราสามารถละทิ้ง  $R_7$  ได้ เพราะจุดปลายทั้งสองค่าต่อลงกราวด์ ค่าความต้านทานรวมระหว่างที่จุดรวม ( จุดกราวด์เทียม ) และแรงดันเทวินิน คือ  $2R$  หรือ 20 กิโลโอห์ม กระแสที่จุดรวมคือ 2.5 โวลต์หรือ 0.125 มิลลิแอมป์ กระแสที่ผ่าน  $R_5$  20 กิโลโอห์ม ทำให้เกิดแรงดันเอาต์พุต -2.5 โวลต์ ( สำหรับบิตที่มีนัยสำคัญถัดมา )

ด้วยการวิเคราะห์ในทำนองเดียวกันนี้ สามารถหาแรงดันเอาต์พุตที่มีบิตต่ำลงมาได้อีก 1.25 โวลต์และที่ค่าดิจิตอลต่ำสุดได้ 0.625 โวลต์ ในขณะที่ค่าดิจิตอลสูงสุด ( สวิตช์ทุกตัวต่อไปที่ +5 โวลต์ ) ได้เอาต์พุตเต็มสเกลคือ 9.375 โวลต์

แม้ว่า วงจรดีทูเอแบบ  $R/2R$  แลตเตอร์ ซึ่งใช้ความต้านทาน 2 ค่า จะวิเคราะห์ยากกว่าแบบใช้ตัวต้านทานหลายค่า ( Weighted resistor ) แต่จะง่ายกว่าสำหรับการต่อวงจรให้ถูกต้อง เพราะใช้ค่าความต้านทานเพียง 2 ค่าเท่านั้น จำนวนบิตก็เพิ่มได้ โดยเพิ่มส่วนของ  $R/2R$  ลงไป วงจรบัฟเฟอร์ที่เป็นทึทแอลหรือซีมอส อาจนำมาต่อแทนตำแหน่งของสวิตช์ในวงจรรูปที่ 2.23 (ก) เพื่อให้แรงดันเอาต์พุตเป็นขั้นบันไดได้

## 2.8 หลักการส่งและรับข้อมูลอนุกรม

การส่งและรับข้อมูลภาพดิจิทัลในลักษณะข้อมูลอนุกรมนี้ ทางด้านภาครับข้อมูลภาพ มีความจำเป็นที่จะต้องทราบว่า ทางด้านภาคส่งข้อมูลภาพได้ส่งข้อมูลมาแล้วหรือไม่ เพื่อกระตุ้นให้ภาครับข้อมูลภาพ เริ่มต้นบันทึกข้อมูลภาพที่ทางภาคส่งส่งมาให้ เพื่อนำไปใช้แสดงผลทางมอนิเตอร์ได้ถูกต้อง ดังนั้นทางด้านภาคส่ง จึงต้องมีการส่งข่าวสารแจ้งการเริ่มต้นข้อมูล ให้ภาครับข้อมูลภาพทราบ โดยจะใช้รูปแบบแฟลคหรือบิตเริ่มต้น ซึ่งขึ้นอยู่กับว่า การส่งข้อมูลภาพเป็นรูปแบบซิงโครนัสหรืออะซิงโครนัส สำหรับการพิจารณาในเรื่องนี้ เราจะเลือกส่งข้อมูลภาพในรูปแบบอะซิงโครนัสซึ่งมีความเหมาะสม เนื่องจากลักษณะนาฬิกาที่ใช้ในการส่งข้อมูลภาพทางวงจรภาคส่ง และลักษณะนาฬิกาในการรับข้อมูลภาพทางวงจรภาครับ กำเนิดจากออสซิลเลเตอร์คนละตัวกันโดยมีความถี่เท่ากัน และความเร็วในการส่งข้อมูลภาพไม่สูงนัก ( ประมาณ 16 กิโลบิต / วินาที )

ขอบเขตของโครงการนี้ สามารถทำการสร้างวงจรให้สามารถส่งและรับข้อมูลกันได้ โดยไม่ได้มุ่งหมายให้ใช้งานในระยะทางไกล จึงไม่กล่าวถึงวงจรในการตรวจสอบและแก้ไขความผิดพลาดของข้อมูลที่เกิดขึ้น ในระหว่างที่ข้อมูลเดินทางผ่านไปตามสายส่ง

การส่งและรับข้อมูลอนุกรมที่ได้กล่าวในข้างต้น พิจารณารายละเอียดได้ดังนี้


### - การส่งข้อมูลอนุกรม

การส่งข้อมูลอนุกรมเริ่มจากการอ่านข้อมูลภาพที่บันทึกไว้ในหน่วยความจำ และนำข้อมูลที่ออกมาในลักษณะขานานี้ ไปทำการแปลงให้อยู่ในลักษณะอนุกรม โดยเก็บข้อมูลขานานทุกบิตไว้ในชิพรีจิสเตอร์แล้วส่งออกไปทีละบิต บิตที่มีนัยสำคัญน้อยที่สุด ( LSB ) จะถูกส่งออกไปก่อน และบิตต่อมาย่อยส่งตามกันออกไป จนกระทั่งส่งบิตที่มีนัยสำคัญสูงสุดแล้ว จึงรับข้อมูลขานานชุดต่อไปเข้ามา นอกจากนี้ในกลุ่มบิตข้อมูลที่ส่งออกไป ควรจะมีบิตบอกการเริ่มต้นข้อมูลด้วย เพื่อให้รับข้อมูลได้อย่างมีประสิทธิภาพ ดังนั้นการส่งข้อมูลจะต้องอาศัยวงจรเลื่อนเอกสารนี้เป็นเอกสารที่ส่งวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยามให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ข้อมูลและวงจรสร้างบิตเริ่มต้น

- วงจรเลื่อนข้อมูล

เพื่อความสะดวกในที่นี้ ได้นำไอซีที่ทำหน้าที่ในการเลื่อนข้อมูล เบอร์ 74166 มาใช้ ไอซีนี้ประกอบด้วยอินพุทข้อมูลแบบขนาน 8 บิตและเอาต์พุทข้อมูลแบบอนุกรม การจัดขาและการทำงานของไอซีพิจารณาได้ดังรูป



รูปที่ 2.24 ส่วนประกอบภายในของไอซี 74166

อินพุท	อินพุท					เอาต์พุทภายใน			เอาต์พุท
	อินพุท	รีเซ็ต/โหลด	ยับยั้งอ็อก	คล็อก	อนุกรม	จำนวน A..H	QA	QB	
L	X	X	X	X	X	X	L	L	L
H	X	L	L	X	X	X	QA0	QB0	QH0
L	L	L	L	L	X	a..h	a	b	h
H	H	L	L	L	H	X	QAa	QBa	QHh
H	H	L	L	L	L	X	QAa	QBh	QHh
H	X	H	L	L	X	X	QA0	QBh	QHh

ตาราง 2.1 รายละเอียดการทำงานของไอซี 74166

จากรูปและตารางข้างบน ขาเคลียร์และขายับยั้งสัญญาณนาฬิกาจะไม่นำใช้ในการทำงาน จึงต่อเข้าสัญญาณลอจิก "1" และลอจิก "0" ตามลำดับ ส่วนขาอินพุทอนุกรม จะต่อเข้ากับวงจรสร้างบิตสิ้นสุด ซึ่งกำหนดให้เป็นลอจิก "0" จึงต่อวงจรนี้เข้าสัญญาณลอจิก "0" เพื่อแทนวงจรสร้างบิตสิ้นสุดที่ขาอินพุทขนานทั้ง 8 ขา ( 8 บิต ) ต่อเข้ากับข้อมูลที่ต้องการส่ง ขาชีพ/โหนดซึ่งกำหนดโหมดการเลื่อนข้อมูลและโหมดการเลื่อนข้อมูล การใช้งานดูได้จากตาราง จะเห็นว่าในแถวที่ 3 จะเป็นโหมดของการโหลดข้อมูลเข้าไปเก็บในตัวเลื่อนข้อมูล ส่วนแถวที่ 4 และ 5 จะเป็นโหมดของการเลื่อนข้อมูล ซึ่งเรา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เพื่อการศึกษาค้นคว้าเท่านั้น เมื่ออนุญาตให้ไปใช้ประโยชน์อื่นใด การนำเอกสารนี้ไปใช้โดยไม่ผ่านการอนุมัติจากเจ้าของเอกสารถือว่าผิดกฎหมาย และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จะต่อขาเข้ากับสัญญาณสโตรบ ( Strobe ) เมื่อสัญญาณสโตรบเข้ามา ไอซี 74166 จะไหลดข้อมูลเข้าไป หลังจากนั้นก็จะเลื่อนข้อมูลออกไปทันที ขาเอาต์พุตในที่นี้ จะบอกสถานะการทำงานของเอาต์พุต  $Q_1$  และ  $Q_2$  เพื่อให้โลการทำงาน ไอซีได้ง่ายขึ้น ส่วนขาสัญญาณนาฬิกาจะต่อเข้ากับสัญญาณเคล็อกของระบบ และขาที่เหลือคือ ขาเอาต์พุต  $Q_2$  จะต่อออกเป็นเอาต์พุตของวงจร

#### - วงจรสร้างบิตเริ่มต้น

วงจรนี้ทำหน้าที่ในการกำหนดบิตเริ่มต้น โดยสร้างพัลส์ที่มีระดับลอจิก "1" เมื่อสัญญาณสโตรบเข้ามา พัลส์ที่สร้างขึ้นจะต้องมีช่วงกว้างของพัลส์เท่ากับสัญญาณนาฬิกา 1 ลูกพอดี ในกรณีนี้ไม่ควรใช้วงจรโมโนสเตเบิล เนื่องจากวงจรดังกล่าว ใช้ตัวต้านทานและตัวเก็บประจุ กำหนดค่าความกว้างของพัลส์ หากสัญญาณนาฬิกามีความถี่สูง หรือมีการเปลี่ยนแปลงความถี่ของสัญญาณนาฬิกาแต่ละครั้ง ก็ต้องหาอุปกรณ์ทั้งสองนี้ที่จะให้ค่าความถี่ตามที่ต้องการ ทำให้เกิดความยุ่งยาก

วงจรสร้างบิตเริ่มต้น จึงควรเป็นวงจรที่ใช้ฟลิปฟลอปเป็นส่วนประกอบ เนื่องจากสัญญาณสโตรบนี้มีช่วงความกว้างขึ้นอยู่กับวงจรดิจิทัลที่นำไปประยุกต์ใช้งาน ดังนั้นต้องให้วงจรสร้างบิตเริ่มต้นทำงานหลังจากสัญญาณสโตรบลิ้นสุดลง ในการสร้างบิตเริ่มต้นนี้ การที่จะทำให้เอาต์พุต มีลอจิก "1" ได้นั้น มี 2 วิธีคือ ให้สัญญาณเข้าไปที่ขาพรีเซต และอีกวิธีหนึ่ง ให้ขา D เป็นลอจิก "1" แล้วป้อนสัญญาณนาฬิกาเข้าไป 1 ลูก จะเห็นว่า วิธีแรกนั้นทำได้ง่ายกว่า แต่เอาต์พุต อาจจะเป็นลอจิก "1" นานเกินไป ในกรณีที่สัญญาณเข้าขาพรีเซต มีช่วงเวลานานกว่าสัญญาณนาฬิกา ทำให้บิตเริ่มต้นผิดพลาดไป ซึ่งแก้ไขได้โดยให้ลอจิก "1" ออกมาหลังจากพรีเซตแล้ว จึงจำเป็นต้องเพิ่มอุปกรณ์มากขึ้นไม่ให้ลอจิก "1" ออกไประหว่างการพรีเซต ในที่นี้จะใช้ฟลิปฟลอปอีก 1 ตัวมาเป็นตัวกั้นและเพื่อให้ข้อมูลส่งผ่านออกไปได้ด้วย จึงต้องต่อฟลิปฟลอปในลักษณะชิพรีจิสเตอร์ ส่วนการบังคับให้ฟลิปฟลอปตัวหลังนี้ เป็นลอจิก "0" ในขณะที่เอาต์พุตของฟลิปฟลอปตัวแรก ถูกพรีเซตเป็นลอจิก "1" ทำได้โดยการให้สัญญาณเข้าที่ขาเคลียร์ จะทำให้เอาต์พุตของฟลิปฟลอป เป็นลอจิก "0" ได้ ดังนั้นต้องนำเอาสัญญาณสโตรบที่ต่อเข้าขาพรีเซตของฟลิปฟลอปตัวแรก มาต่อกับ

ขาเคลียร์ของฟลิปฟล็อปตัวที่สอง เมื่อนำเอาวงจรเลื่อนข้อมูลมาต่อเข้ากับวงจรสร้างบิตเริ่มต้น จะได้วงจรที่ทำหน้าที่ส่งข้อมูลอนุกรมที่สมบูรณ์ ดังรูป




รูปที่ 2.25 วงจรสมบูรณ์ของการส่งข้อมูลอนุกรม

#### - การรับข้อมูลอนุกรม

วงจรที่ทำหน้าที่รับข้อมูลอนุกรมนี้จะมีความซับซ้อนน้อยกว่าวงจรการส่งข้อมูลอนุกรม มีหน้าที่คือ เมื่อพบลอจิก "1" ซึ่งเป็นบิตเริ่มต้นแล้ว จะให้เอาท์พุทไปเปิดเกต เพื่อให้สัญญาณนาฬิกาผ่านไปสู่วงจรเลื่อนข้อมูล วงจรเลื่อนข้อมูลก็ทำการเลื่อนข้อมูลที่ได้จากอินพุท เข้ามาเก็บเรียงกันทีละบิต จนครบ 8 บิต จึงส่งออกไปพร้อมกันทั้ง 8 บิต ในการทำงานที่กล่าวมานี้ จะเป็นไปได้ต้องมีวงจรหาบิตเริ่มต้นและวงจรเลื่อนข้อมูล ซึ่งอธิบายรายละเอียดของวงจรทั้งสองได้ดังนี้


#### - วงจรหาบิตเริ่มต้น

ปรกติสายส่งที่รับข้อมูลเข้ามา ถ้ายังไม่มีกรส่งข้อมูล จะมีลอจิกเป็น "0" แต่ถ้าหากมีการส่งข้อมูลมาก็จะเริ่มต้นด้วย บิตเริ่มต้นซึ่งมีระดับลอจิกเป็น "1" ดังนั้นวงจรนี้จะทำการตรวจจ็บลอจิก "1" แต่เมื่อตรวจพบแล้ว ก็ยังส่งเอาท์พุทออกไปทันทีเลยไม่ได้ โดยจะต้องทำงานตามสัญญาณคล็อกของระบบดังรูปหน้าถัดไป



รูปที่ 2.26 ไตอะแกรมเวลาของวงจรหาบิทเริ่มต้น

จากรูป จะเห็นว่าข้อมูลที่เข้ามาและสัญญาณนาฬิกาของระบบ มีเฟสไม่ตรงกันซึ่งเป็นเรื่องปกติ เนื่องจาก ใช้วงจรออสซิลเลเตอร์กำเนิดสัญญาณนาฬิกาคนละวงจรกัน แต่ความถี่ของทั้งสองต้องเท่ากัน และจะสังเกตได้ว่าบิทเริ่มต้น ที่เป็นลอจิก "1" เข้ามาแล้ว ก็ยังต้องรอให้ถึงช่วงขอบขาขึ้นของสัญญาณนาฬิกาถูกถัดไปก่อน เอาท์พุทของวงจรหาบิทเริ่มต้น จึงจะเริ่มทำงาน วงจรที่ทำงานตามสถานะของสัญญาณนาฬิกาอย่างนี้ จะต้องมีฟลิปฟล็อปเป็นส่วนประกอบไปด้วยเสมอ ซึ่งเมื่อมีบิทเริ่มต้นเข้ามา วงจรจะรอให้ช่วงขอบขาขึ้นของสัญญาณนาฬิกามาถึงก่อน มันจึงทำงาน ในที่นี้จะทำได้โดยให้สัญญาณข้อมูลเข้ามาเป็นสัญญาณนาฬิกาของฟลิปฟล็อปตัวแรก และต่อขา 0 กับสัญญาณลอจิก "0" หากมีข้อมูลที่เป็นลอจิก "1" เข้ามา ก็จะทำให้เอาท์พุท เป็นลอจิก "0" ได้ และทำการต่อฟลิปฟล็อปซ้อนกันขึ้นอีกชั้นหนึ่ง เพื่อให้เอาท์พุทของวงจรหาบิทเริ่มต้นเป็นลอจิก "0" ได้ เมื่อมีขอบขาขึ้นของสัญญาณนาฬิกาเข้ามาก่อนตรงกับไตอะแกรมเวลาในรูปที่แสดงไว้ข้างบนพอดี วงจรที่ออกแบบแล้วเป็นดังรูปข้างล่างนี้



รูปที่ 2.27 วงจรหาบิทเริ่มต้นที่ใช้ในการรับข้อมูลอนุกรม


จากรูป วงจรหาบิทเริ่มต้นนี้ สร้างขึ้นโดยใช้ไอซีดี-ฟลิปฟลอป เบอร์ 7474 ขาสัญญาณนาฬิกาของไอซีฟลิปฟลอปตัวแรก ซึ่งทำงานที่ขอบขาขึ้นจะต่อเข้ากับข้อมูลที่ด้านส่งส่งมา ไอซี ดี-ฟลิปฟลอปตัวที่สอง ขาสัญญาณนาฬิกาของมันต่อเข้ากับสัญญาณนาฬิกาของระบบ เพื่อให้ทำงานพร้อมกับสัญญาณนาฬิกาของระบบ การทำงานจะเริ่มขึ้น เมื่อมีสัญญาณสไตรบเข้ามาเคลียร์ที่ขาพรีเซตของฟลิปฟลอปทั้งสองตัว ส่งผลให้ขา Q ของมันเป็นลอจิก "1" ดังนั้นถ้าหากมีข้อมูลจากด้านส่งเข้ามาขาเอาต์พุต Q จะเปลี่ยนจากลอจิก "1" เป็นลอจิก "0" และเมื่อถึงช่วงขอบขาขึ้นของสัญญาณนาฬิกา ลอจิก "0" ก็จะไปปรากฏที่ขาเอาต์พุต Q ของฟลิปฟลอปตัวที่สอง

- วงจรเลื่อนข้อมูล

วงจรนี้ทำหน้าที่เลื่อนข้อมูลเข้าแบบอนุกรมแล้ว ให้เอาต์พุตออกมาแบบขนาน เพื่อความสะดวกจึงเลือกใช้ชิพรีจิสเตอร์ เบอร์ 74164 มาทำหน้าที่นี้ โดยขาควบคุมการเคลียร์ของไอซีนี้จะไม่นำมาใช้งาน จึงต่อเข้าสัญญาณลอจิก "1"

### 2.9 การทำงานของวงจรเฟสล็อคคูลูป

วงจรเฟสล็อคคูลูป ประกอบด้วย วงจรเทียบเฟส, วงจรกรองความถี่ผ่านต่ำ, วงจรขยายและวงจรออสซิลเลเตอร์ควบคุมโดยแรงดัน ( voltage controlled oscillator (VCO) ) ต่อเป็นวงรอบ ( loop ) อย่างเช่น วงจรป้อนกลับทั่วๆไป



รูปที่ 2.28 วงจร เฟสล็อคคูลูป

วงจรเทียบเฟสคือ วงจรที่ให้แรงดันออกเป็นปฏิภาคกับผลต่างระหว่างเฟสของสัญญาณเข้า 2 สัญญาณ วงจรนี้อาจเป็นวงจรคูณ ถ้าสัญญาณเข้า  $v_i(t)$  มีความถี่  $\omega_1$  และเฟส  $\theta_1$

$$v_i(t) = V_1 \sin(\omega_1 t + \theta_1)$$

และสัญญาณออกจาก VCO มีความถี่  $\omega_0$  และเฟส  $\theta_0$

$$v_o(t) = v_o \cos(\omega_0 t + \theta_0)$$

สังเกตได้ว่า ในการเขียนสมการเช่นนี้  $v_i$  และ  $v_o$  มีมุมอ้างอิงต่างกัน อยู่ 90 องศา เพราะ  $v_i$  เขียนเป็นไซน์,  $v_o$  เป็นโคไซน์

ถ้าป้อน  $v_i$  และ  $v_o$  เข้าที่วงจรเปรียบเทียบเฟส จะได้สัญญาณออก

$$v_e(t) = K_m v_i v_o$$

ถ้าละเลยเทอมความถี่  $2\omega_1$  ซึ่งจะถูกรงจำกัด โดยผ่านวงจรกรองความถี่ต่ำ จะได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้า ไม่นับผูกพันให้เข้าเป็นข้อบ่งชี้หรือการรับประกันใดๆ  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ถ้าสมมุติว่าผลต่าง  $\theta_1 - \theta_0$  มีค่าน้อย จะได้

$$v = K_v (\theta_1 - \theta_0)$$

โดยที่  $K_v$  คือ ความไวของวงจรเปรียบเทียบเฟส =  $K_m v_1 v_0 / 2$  (  $v$  / rad )  
แรงดัน  $v_0$  นี้ จะได้รับการขยายและใช้เป็นแรงดันควบคุมความถี่ของ VCO ซึ่ง  
ในการทำงานปกติ การควบคุมนี้ จะมีผลให้สัญญาณ  $v_0$  จาก VCO มีความถี่ตรง  
กับสัญญาณเข้า  $v_1$  และถ้าอัตราขยายวงรอบมีค่าสูง  $v_0$  จะมีค่าต่ำและเฟส  $\theta_0$   
กับ  $\theta_1$  จะมีค่าใกล้เคียงกันดังที่สมมุติไว้

การทำงานของวงจรเฟสล็อกอาจอธิบายได้คร่าวๆ ดังนี้ เมื่อไม่มี  
สัญญาณเข้า (  $v_1 = 0$  ) แรงดัน  $v_0$  และ  $v_1$  ( ที่ใช้ควบคุม VCO ) จะเป็นศูนย์  
VCO จะกำเนิดสัญญาณที่ความถี่หนึ่งเรียกว่า ความถี่อิสระ ( free running  
frequency )  $f_{00}$  เมื่อใส่สัญญาณเข้า  $v_1$  ที่ความถี่  $f_1$  ถ้า  $f_1$  ต่างจาก  $f_{00}$   
มาก สัญญาณ  $v_0$  ซึ่งมีความถี่เท่ากับ  $f_{00} - f_1$  จะไม่สามารถผ่านวงจรกรอง  
ความถี่ต่ำผ่าน แรงดัน  $v_0$  ที่ใช้ควบคุม VCO จะยังคงเป็นศูนย์ และ VCO ยังคง  
ทำงานที่ความถี่  $f_{00}$

ถ้า  $f_1$  ไม่ต่างจาก  $f_{00}$  มากนัก นั่นคือ  $|f_1 - f_{00}| < \Delta f_{00}$  (  $2\Delta f_{00}$  มี  
ชื่อว่า ช่วงดึงเข้า หรือ pull-in range ) สัญญาณ  $v_0$  จะมีลักษณะไม่สม  
มาตร กล่าวคือ มีองค์ประกอบไฟตรงไม่เท่ากับศูนย์  $v_0$  จะค่อยๆ เพิ่มค่าขึ้นและ  
หลังจากช่วงเวลาหนึ่งเรียกว่า ช่วงดึงเข้า ความถี่  $f_0$  ซึ่งค่อยๆ แปรไปยังค่า  
 $f_1$  จะต่างจาก  $f_1$  เพียง  $|f_1 - f_0| = \Delta f_{00}$  (  $2\Delta f_{00}$  มีชื่อว่า ช่วงจับ หรือ cap  
ture range ) ถึงตอนนี้  $f_0$  จะแปรเข้าสู่ค่า  $f_1$  อย่างรวดเร็วฉับพลัน เรียก  
ว่า เกิดการล็อก ( lock )  $v_0$  ก็เปลี่ยนแปลงฉับพลันเช่นกัน ทั้งนี้สำหรับ  
VCO โดยทั่วไป ความถี่  $f_0$  เป็นค่าปฏิภาคกับการบ่ายเบนจากความถี่อิสระ นั้น  
คือ

$$\omega_0 - \omega_{00} = K_v v_1$$


โดยที่  $K_v$  เรียกว่า ความไวของ VCO มีหน่วยเป็น ( rad/sec ) / V  
การได้มาซึ่งการล็อกอาจใช้วิธี ดังนี้

( ก ) ณ ขณะหนึ่ง ความถี่ของ VCO ต่างจากความถี่ขาเข้า  $f_1$  น้อยกว่า

$\Delta f_{00}$  จะเกิดการล็อกโดยฉับพลันเรียกว่า เกิดการจับ ( capture )  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(ข) ณ ขณะหนึ่ง ความถี่ของ VCO ต่างจากความถี่เข้า  $f_i$  มากกว่า  $\Delta f_H$  แต่น้อยกว่า  $2\Delta f_H$  ความถี่ของ VCO จะค่อยๆ เลื่อนเข้าหา  $f_i$  เรียกว่า เกิดการดึงเข้า ( pull-in )

(ค) นอกช่วงดึงเข้าหรือในกรณีที่การดึงเข้าใช้เวลานานเกินไป อาจเพิ่มวงจร ที่จะควบคุมให้ความถี่ VCO กวาด ( sweep ) ไป เพื่อเสาะหาความถี่ของสัญญาณ หรือ ถ้าเสียงรบกวน ( noise ) มีน้อย ก็อาจเพิ่มแถบความถี่ ( bandwidth ) ของวงรอบ ซึ่งจะเพิ่มช่วงการจับและการดึงเข้า หรือเพิ่มเต็มวงจรจำแนกความถี่ ( frequency discriminator ) ซึ่งจะปรับ VCO เข้าสู่ช่วงการจับได้อย่างรวดเร็ว



รูปที่ 2.29 ลักษณะโณย้ายจากความถี่เป็นแรงดัน


เมื่อเกิดการล็อกแล้ว ถ้าความถี่ของสัญญาณแปรไป ความถี่ของ VCO จะแปรตามไปด้วย เรียกว่า เกิดการตามรอย ( tracking ) ความถี่ของ VCO จะสามารถตามรอยความถี่  $f_i$  ได้ ตราบใดที่  $|f_i - f_{00}| < \Delta f_H$  ( $2\Delta f_H$  มีชื่อ ว่าช่วงคงไว้ ( hold-in range ) บางทีก็เรียกว่า ช่วงตามรอยหรือช่วงล็อก )

สรุปแล้ว ถ้าเพิ่มหรือลดความถี่  $f_i$  จะเกิดการเปลี่ยนแปลงของ  $v_d$  ( ซึ่งควบคุม VCO และเป็นปฏิภาคกับ  $f_{00} - f_{00}$  ) ดังแสดงในรูป

### บทที่ 3

#### การทำงานของระบบการส่งข้อมูลเสียงและภาพแบบทีดีเอ็ม

ระบบการส่งข้อมูลเสียง และภาพแบบทีดีเอ็ม จะประกอบด้วย ส่วนประกอบที่ทำหน้าที่ต่างๆหลายส่วน สามารถแสดงได้ดังบล็อกไดอะแกรมดังต่อไปนี้



รูปที่ 3.1 บล็อกไดอะแกรมระบบการส่งข้อมูลเสียงและภาพแบบทีดีเอ็ม

สำหรับ ระบบการส่งข้อมูลดิจิทัลที่ทำการสร้างขึ้นในโครงการนี้จะทำการศึกษาและสร้างวงจร เฉพาะในส่วนที่สำคัญของระบบเพียง 3 ส่วนเท่านั้นคือ


- ส่วนการส่งและรับข้อมูลเสียงดิจิทัล
- ส่วนของการส่งและรับข้อมูลภาพดิจิทัล
- ส่วนของการมัลติเพล็กซ์และดีมัลติเพล็กซ์ข้อมูลดิจิทัล

เนื่องด้วย ระบบการส่งข้อมูลดิจิทัลในโครงการนี้ สร้างขึ้นเพื่อศึกษา และทดลองจึงมีจุดประสงค์เพียงเพื่อให้ใช้ได้ในงานสื่อสารข้อมูลระยะใกล้เท่านั้นและตลอดจนเวลาในการทำโครงการที่มีอยู่จำกัด ดังนั้นในระบบการส่งข้อมูลนี้ เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มูลดิจิทัล ในโครงงานนี้จึงไม่สมบูรณ์แบบตามหลักการของระบบการส่งข้อมูลดิจิทัลที่ใช้จริงในงานด้านการสื่อสารแบบดิจิทัล

### 3.1 วงจรภาคส่งและรับข้อมูลเสียงดิจิทัลแบบทีดีเอ็ม

#### - วงจรภาคส่งข้อมูลเสียงดิจิทัล



ส่วนประกอบของระบบการส่งผ่านข้อมูลดิจิทัลที่สร้างขึ้นในโครงการนี้มีดังนี้คือ

1. ส่วนของวงจรการส่งและรับข้อมูลเสียงดิจิทัล
2. ส่วนของวงจรรับและส่งข้อมูลภาพดิจิทัล
3. ส่วนของวงจรมัลติเพล็กซ์และวงจรมัลติเพล็กซ์ข้อมูลแบบดิจิทัล

ทั้ง 3 ส่วนที่ได้สร้างขึ้นนี้ ประกอบเข้าด้วยกันเป็น ระบบการส่งข้อมูลเสียงดิจิทัลแบบทีดีเอ็ม การอธิบายการทำงานของระบบการส่งข้อมูลเสียงดิจิทัลแบบทีดีเอ็ม แบ่งการพิจารณาได้ 2 ส่วนใหญ่ๆคือ

1. ส่วนของภาคส่งข้อมูลเสียงดิจิทัล
2. ส่วนของภาครับข้อมูลเสียงดิจิทัล

ส่วนของภาคส่งข้อมูลเสียงดิจิทัล

พิจารณาการทำงานของภาคส่งได้ตามบล็อกไดอะแกรมดังต่อไปนี้



รูปที่ 3.3 บล็อกไดอะแกรมของภาคส่งข้อมูลเสียง


จากรูปบล็อกไดอะแกรมข้างบนส่วนของภาคส่ง จะประกอบไปด้วย วงจรขยายเสียงส่วนหน้า วงจรกรองความถี่ต่ำ วงจรการแปลงสัญญาณเสียงอนาล็อกเป็นข้อมูลดิจิทัล ( CVSD Modulator ) และวงจรมัลติเพล็กซ์ข้อมูลดิจิทัล

#### วงจรขยายส่วนหน้า

วงจรนี้ ทำหน้าที่ขยายสัญญาณเสียงที่เข้ามาครั้งแรก ให้มีความชัดเจน

โดยสัญญาณที่ได้ จะถูกขยายให้มีความแรงเพิ่มขึ้น รูปแบบของวงจรจะเป็นดังนี้

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.4 วงจรขยายไม่กลับเฟส

จากรูปที่แสดง จะเห็นว่า วงจรนี้ มีชุดของความต้านทานป้อนกลับ  $R_{in}$  และ  $R_f$  ต่อเป็นแบบแบ่งแรงดันโดยที่  $V_{out}$  ของสัญญาณ จะมีเฟสเดียวกับ  $V_{in}$  ดังนั้นจึงเรียกวงจรนี้ว่า วงจรไม่กลับเฟส (Noninverting amplifier) สามารถทำการวิเคราะห์ห้วงจรเพื่อหาอัตราการขยายได้ดังนี้

อัตราการขยายเมื่อลูปปิด (close loop) หาได้จากสูตร

$$A_v = 1 + (R_f / R_{in})$$


จะเห็นว่าอัตราการขยายขึ้นกับค่า  $R_f$  และ  $R_{in}$  ดังนั้นในการออกแบบวงจร ควรเลือกค่า  $R_f$  และ  $R_{in}$  ให้เหมาะสม

สำหรับในโครงงานวงจรจะเป็นดังนี้

$$R_4 = 10 \text{ กิโลโห์ม}$$

$$R_3 = 10 \text{ กิโลโห์ม}$$

$$VR_1 = 470 \text{ กิโลโห์ม}$$



รูปที่ 3.5 วงจรไม่กลับเฟสที่ใช้ในโครงงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้นเพื่อการศึกษาเท่านั้น มิใช่เพื่อเผยแพร่ในเชิงพาณิชย์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$A_v = 1 + (VR_1 + 10 \times 10^3) / 10 \times 10^3$$

จะเห็นได้ว่า ค่าอัตราการขยายสามารถปรับค่าได้ โดยการเปลี่ยนค่า  $VR_1$  ซึ่งมีค่าตั้งแต่ 0-470 กิโลโอห์ม จะมีผลทำให้ค่าอัตราการขยายต่ำไปด้วย

### วงจรรองความถี่ต่ำผ่าน

เมื่อสัญญาณเสียงถูกขยาย โดยภาคขยายแรกแล้ว ก็จะมีสัญญาณแรงขึ้น หลังจากนั้น สัญญาณก็จะผ่านเข้าไปยังวงจรรองความถี่ต่ำ เพื่อกำจัดองค์ประกอบของสัญญาณเสียงที่มีความถี่สูงทิ้งไป ในส่วนนี้ จะใช้อุปแอมป์ต่อกับความต้านทานและตัวเก็บประจุ เป็นวงจรรองความถี่โดยทั่วไปจะเรียกว่า แอคทีฟฟิลเตอร์

ในโครงการนี้ วงจรแอคทีฟฟิลเตอร์ที่ใช้ในภาคส่ง สร้างขึ้นจากไอซี CA3130, ความต้านทานและตัวเก็บประจุ ค่าต่างๆ ดังนี้



รูปที่ 3.6 วงจรรองความถี่ต่ำผ่าน

จากหลักการ แอคทีฟฟิลเตอร์ ที่กล่าวมาแล้วจากบทที่ผ่านมา สามารถหาค่า อัตราการขยายของวงจรได้ดังนี้

$$\text{แทนค่า } R_1, R_2 = 4 \text{ กิโลโอห์ม}$$

$$R_3 = 40 \text{ กิโลโอห์ม}$$

$$C_1 = 0.01 \text{ ไมโครฟารัด}$$

$$C_2 = 0.001 \text{ ไมโครฟารัด}$$

จะได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาคัดลอกหรือแจ้งถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$= 1 / (4 \times 10^3 \times 40 \times 10^3 \times 0.01 \times 10^{-6} \times 0.001 \times 10^{-6})$$


$$W_p = 3.98 \text{ kHz}$$

$$k = R_2 / R_1 = 40k / 4k = 10 \text{ เท่า}$$

ในวงจรกรองความถี่ต่ำส่วนแรก จะเห็นว่าความถี่คutoff มีค่าค่อนข้างน้อย ถ้าความถี่ที่มากกว่านี้เข้ามา วงจรอาจตอบสนองได้ไม่ดีเท่าที่ควร แต่อย่างไรก็ตาม จะมีส่วนที่ชดเชยในส่วนนี้อยู่ โดยอาศัยคาปาซิเตอร์ค่า 150 พิโคฟารัดที่ต่ออยู่ ซึ่งจะทำให้ตอบสนองต่อความถี่สูงได้มากขึ้น วิธีนี้เรียกว่าการชดเชยความถี่

วงจรแปลงสัญญาณเสียงอนาล็อกเป็นข้อมูลดิจิทัล

ในโครงงานนี้ จะใช้ไอซี MC3417 ซึ่งเทคนิคที่ใช้ในการแปลงสัญญาณนี้เรียกว่า ซีวีเอสดี (CVSD) โดยรายละเอียดได้กล่าวไว้แล้วในบทที่ 2 ในหัวข้อนี้ จะอธิบายโครงสร้างภายในไอซี MC3417 พร้อมทั้งการทำงานของมันในวงจรนี้



รูปที่ 3.7 โครงสร้างภายในของไอซี MC3417


ไอซี MC3417 จะอาศัยการป้อนสัญญาณลอจิก 1 หรือ 0 เข้าไปยังขา 15 ที่ทำหน้าที่เป็นขาเข้ารหัส/ถอดรหัส (Encode/Decode) เพื่อควบคุมการทำงานของคอมพาราเตอร์ ทำให้การเข้ารหัส (A/D) หรือถอดรหัส (D/A) ส่วนสัญญาณนาฬิกาป้อนให้กับอุปกรณ์ไอซี เพื่อแซมปลิงสัญญาณและกำหนด

อัตราการส่งข้อมูล

การแปลงสัญญาณเสียงให้เป็นข้อมูลดิจิทัล ทำได้โดยต่อสัญญาณเสียงเข้ากับส่วนอินพุทของภาคส่ง (อินพุทของวงจรขยายภาคแรก) โดยในวงจรของภาคส่ง จะมีการบ้อนสัญญาณลอจิก 1 ให้กับขา 15 ของไอซี ดังนั้นสภาวะของขาที่ 15 จึงเป็นการเข้ารหัส ซึ่งจะเลือกใช้คอมแพราเตอร์ตัวบน อัตราการแปลงสัญญาณ มีค่าเท่ากับควมถี่ของสัญญาณนาฬิกา ข้อมูลดิจิทัลที่ได้จากการเปรียบเทียบค่า จะถูกส่งออกไปยังขา 9 เพื่อที่จะนำไปใช้เป็นอินพุทของช่องสัญญาณในวงจรมัลติเพล็กซ์ต่อไป ปัญหาของการเข้ารหัส คือ ในช่วงที่สัญญาณอินพุทมีความชันมากๆ จะทำให้ขนาดของสเต็ปไซด์ (step size) ตามไม่ทัน เป็นผลทำให้การเข้ารหัสสัญญาณผิดเพี้ยนไป เมื่อแปลงเป็นสัญญาณอนาลอกเช่นเดิม ก็จะทำให้ข้อมูลคลาดเคลื่อนไปด้วย ไอซี MC3417 จะแก้ปัญหาโดยการตรวจสอบสภาพข้อมูลทุกๆ 3 บิต ที่เรียงติดกัน ถ้าหากว่าสัญญาณมีค่าเป็น "1" หรือเป็น "0" หมดทั้งสามบิต ก็จะเพิ่มสเต็ปไซด์ แต่ถ้าเป็นกรณีอื่นๆนอกจากนี้ ก็จะลดสเต็ปไซด์ โดยส่วนที่ทำหน้าที่ตรวจสอบสภาพข้อมูลคือ ชิพริจิสเตอร์ขนาด 3 บิต จะถ่ายเทลงที่ส่วนของลอจิก ผลของการตรวจสอบว่าเป็น "1" หรือ "0" หมดหรือไม่ จะออกจากลอจิกไปยังส่วนควบคุมอัตราการขยาย (Gain Control) เพื่อเพิ่มหรือลดขนาดสเต็ปไซด์ แล้วผ่านไปยังส่วนของการสวิตซ์สภาพชั่วคราวความชัน (Slope Polarity Switch) ซึ่งเป็นส่วนที่ตัดสินใจว่าสเต็ปไซด์ที่ได้จากส่วนควบคุมอัตราการขยาย จะอยู่ในทิศทางบวกหรือลบ และจะผ่านวงจรอินทิเกรเตอร์เพื่อนำไปใช้เปรียบเทียบต่อไป โดยสัญญาณดิจิทัลที่ได้จากขา 9 ซึ่งเป็นขาดิจิตอลเอาท์พุทนี้ จะนำไปต่อเข้ากับช่องสัญญาณของวงจรมัลติเพล็กซ์ เพื่อทำการมัลติเพล็กซ์ข้อมูลส่งไปในสายนำสัญญาณ

#### - วงจรภาครับข้อมูลเสียงดิจิทัล

ส่วนของภาครับข้อมูลเสียงดิจิทัล พิจารณาการทำงานได้จากรูปบล็อกไดอะแกรมดังต่อไปนี้



รูปที่ 3.8 บล็อกไดอะแกรมของภาครับข้อมูลเสียงดิจิตอล

จากรูปบล็อกไดอะแกรม ส่วนของภาครับข้อมูลเสียงดิจิตอล จะประกอบด้วย วงจรซีวีเอสดี ตีมอดูเลเตอร์, วงจรกรองความถี่ต่ำ และวงจรขยายภาคสุดท้าย

#### วงจรถ่ายวีเอสดี ตีมอดูเลเตอร์

วงจรถ่ายส่วนนี้ในโครงงาน จะใช้ไอซี MC3417 ทำการแปลงข้อมูลเสียงดิจิตอลเป็นสัญญาณเสียงอนาล็อกซึ่งเป็นไอซีเบอร์เดียวกันกับที่ใช้ในวงจรถ่ายสัญญาณเสียงเป็นดิจิตอล โดยในวงจรถ่ายนี้จะป้อนสัญญาณลอจิก "0" เข้าไปที่ ขา 15 ทำให้สถานะของขา 15 เป็นการถอดรหัส สวิตช์เลือกคอมแพเรเตอร์ก็จะสวิตช์ไปเลือก คอมแพเรเตอร์ตัวล่าง วงจรถ่ายแปลงข้อมูลดิจิตอลเป็นสัญญาณเสียงนี้จะรับสัญญาณเสียงดิจิตอลจากทางช่องสัญญาณของวงจรถ่ายตี้มัลติเพล็กซ์มา เข้าขา 13 ซึ่งเป็นขาอินพุตดิจิตอลแล้ว คอมแพเรเตอร์ ตัวล่างจะทำการเปรียบเทียบค่า  $V_{TH}$  ซึ่งมีค่าเท่ากับ  $V_{CC}/2$  กับค่าของดิจิตอลอินพุต ถ้าหากสัญญาณดิจิตอลมีค่ามากกว่า  $V_{CC}/2$  ก็จะมีค่าเป็น "1" ถ้าต่ำกว่าก็จะมีค่าเป็น "0" สัญญาณที่ได้นี้จะถูกควบคุมอัตราขยาย โดยการตรวจสอบสถานะของข้อมูลดิจิตอลที่ชิพรีจิสเตอร์ เมื่อตรวจพบว่าเป็น "1" หรือเป็น "0" ทั้ง 3 บิต ก็จะส่งสัญญาณควบคุมอัตราขยายไปควบคุมอัตราขยายของส่วนอินทิเกรเตอร์ ให้ได้ออกมาเป็นสัญญาณอนาล็อกเช่นเดิม

#### วงจรถ่ายกรองความถี่ต่ำ

เอกสารนี้เป็นเอกสารที่เป็นลิขสิทธิ์ของสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง หากมีการนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาตถือว่าผิดกฎหมาย และต้องแจ้งถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคส่ง ซึ่งจะทำหน้าที่ในการกรองสัญญาณรบกวนที่ปนมากับสัญญาณเสียงที่แปลงมาจากข้อมูลดิจิทัล

สำหรับวงจรกรองความถี่ต่ำในภาครับ สร้างขึ้นโดยใช้ไอซีออปแอมป์ TL071, ตัวต้านทาน, ตัวเก็บประจุค่าต่างๆ ซึ่งสามารถวิเคราะห์จากอัตราขยายของวงจร โดยอาศัยหลักการวิเคราะห์วงจรกรองความถี่แบบแอดคิฟที่ได้กล่าวมาแล้วในบทที่ 2 ได้ดังต่อไปนี้

$$\text{แทนค่า} \quad R_1 = 20 \text{ k}$$

$$R_2 = 10 \text{ k}$$

$$R_3 = 20 \text{ k}$$

$$C_1 = 0.01 \mu\text{F}$$

$$C_2 = 820 \text{ pF}$$

$$\text{จากสมการ} \quad \omega_p^2 = 1/C_1 C_2 R_2 R_3$$

$$\omega_p = 3.92 \text{ k}$$


$$\text{อัตรการขยาย} \quad R_3/R_1 = 1 \text{ เท่า}$$

นั่นคือ วงจรกรองความถี่ต่ำที่ใช้ในภาครับ จะมีความถี่คัทออฟที่ 3.92 กิโลเฮิรตซ์

สำหรับในโครงการนี้ จะเห็นว่า มีการนำวงจรกรองความถี่ต่ำ มาต่อในลักษณะเรียงกัน (cascade) 2 ชุด ที่เหมือนกัน ทั้งนี้เพื่อจะทำให้การกรองความถี่ มีประสิทธิภาพดีขึ้น

#### วงจรขยายภาคสุดท้าย

ภาคนี้เป็นการขยายสัญญาณเสียงที่ได้มาจากวงจรกรองความถี่ เพื่อที่จะนำมาขับลำโพง จะเห็นว่าวงจรในรายงานนี้ จะใช้ไอซี LM386 เป็นหลักในการขยายตามรูปข้างล่าง ถ้าหากเราไม่ต่อตัวเก็บประจุ 10  $\mu\text{F}$  ที่ขา 1 กับขา 8 จะได้อัตราขยายประมาณ 20 เท่า แต่ถ้าต่อตัวเก็บประจุเข้าไป จะทำให้อัตราการขยายเพิ่มเป็น 200 เท่า



รูปที่ 3.10 วงจรภาคขยายสุดท้าย  
3.2 วงจรภาคมัลติเพล็กซ์และดีมัลติเพล็กซ์

วงจรมัลติเพล็กซ์

วงจรมัลติเพล็กซ์ที่นำมาใช้ในโครงงานนี้ เป็นแบบทีดีเอ็ม 2 ช่องสัญญาณ สำหรับการมัลติเพล็กซ์ข้อมูลดิจิทัลของเสียง, ภาพ และสัญญาณซิงค์เข้าด้วยกันเป็นเฟรม ส่งออกไปในสายนำสัญญาณ ซึ่งวงจรจะประกอบด้วย 2 ส่วนคือ

1. ส่วนการสร้างสัญญาณนาฬิกาควบคุมการสแกน
2. ส่วนการสวิตซ์สัญญาณ

ส่วนการสร้างสัญญาณนาฬิกาควบคุมการสแกน


วงจรมัลติเพล็กซ์ จะทำหน้าที่ในการสร้างสัญญาณนาฬิกาควบคุมการสวิตซ์ข้อมูลในช่องสัญญาณต่างๆ รวมทั้งการสร้างสัญญาณซิงค์ สำหรับการสร้างสัญญาณนาฬิกา เพื่อควบคุมการสวิตซ์ข้อมูลในช่องสัญญาณต่าง ๆ นั้น ได้จากการพิจารณาโดยแอมพลิจูดของไอซี 4017 ในภาคผนวก จะเห็นว่า เอาต์พุตของไอซี

เอกสาร 4017 จะให้สัญญาณเอาต์พุตที่ไม่ซ้อนทับกันแทน Overlap ให้จึงใช้ไอซี 4017 การคำนวณว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ให้สัญญาณนาฬิกา ซึ่งใช้ในการสแกน เพื่อสวิตช์เอาข้อมูลของแต่ละช่องสัญญาณทางด้านอินพุต ยิ่งความถี่ในการสแกนมากเท่าใด ก็จะทำให้การสวิตช์ของข้อมูลในช่องสัญญาณ มีความเร็วสูงขึ้น ส่วนการสร้างสัญญาณซิงค์ จะใช้ชิพริจิสเตอร์ ขนาด 3 บิต ต่อเป็นวงจรถ่ายเอาสัญญาณซิงค์เวอร์ดที่มีลำดับไบนารีเป็นแบบสุ่มเทียม ( Pseudo Random Binary Sequence (PRBS) ) ตามหลักการที่ได้กล่าวไว้แล้วในรายละเอียดในบทที่ 2 โดยใช้ไอซี 4017 ( Johnson counter ) จะจ่ายสัญญาณที่ขา 3 ของมัน ป้อนเป็นสัญญาณนาฬิกาให้กับไอซี 74164 เอาท์พุทของชิพริจิสเตอร์นี้ ที่ขา 3, 4, 5 จะถูกป้อนกับไปที่อินพุทของชิพริจิสเตอร์ จะได้เอาท์พุทเป็นสัญญาณลำดับไบนารีแบบสุ่มเทียม ขนาด 7 บิต ใช้เป็นสัญญาณซิงค์เวอร์ด

#### ส่วนการสวิตช์สัญญาณ

วงจรมีหน้าที่ในการสวิตช์กวาดข้อมูลในช่องสัญญาณต่างๆ โดยจะอาศัยสัญญาณจาก ส่วนการสร้างสัญญาณนาฬิกาควบคุมการสแกน มาควบคุมและรวมข้อมูลที่ได้รับการสวิตช์ช่องสัญญาณต่างๆ เข้าด้วยกัน กับสัญญาณซิงค์ทำการมัลติเพล็กซ์ให้อยู่ในรูปเฟรม โดยการมัลติเพล็กซ์จะมีช่องสัญญาณอินพุทอยู่ 2 ช่องสัญญาณป้อนเข้ากับแอนด์เกต โดยจะนำสัญญาณที่ได้จากเอาท์พุทของแอนด์เกตมาผ่านออร์เกต ซึ่งจะได้เป็นเอาท์พุทของวงจรมัลติเพล็กซ์สำหรับรูปวงจรมัลติเพล็กซ์ที่สร้างขึ้นแสดงได้ดังรูปหน้าถัดไป



เอกสารนี้เป็นเอกสารที่สงวนไว้รูปที่ 3.11 ภาพวงจรมัลติเพล็กซ์แบบดิจิทัลนำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.12 วงจรตีผลดีเพลิกซ์แบบติจติคอล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้ผู้ใดเห็นนำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## วงจรมัลติเพล็กซ์

สำหรับ วงจรมัลติเพล็กซ์ที่ทำการสร้างขึ้น จะอาศัยหลักการที่ได้นำเสนอไว้ในบทที่ 2 ซึ่งการทำงานของวงจร แบ่งออกได้เป็น 3 ส่วนคือ

1. ส่วนการแยกสัญญาณซิงค์
2. ส่วนกัสัญญาณนาฬิกาและควบคุมการชิงโครไนซ์ในการสแกน
3. ส่วนการสวิตซ์สัญญาณ

### ส่วนการแยกสัญญาณซิงค์

ในส่วนนี้ จะทำหน้าที่ในการแยกสัญญาณซิงค์ออกจากสัญญาณทีดีเอ็ม ซึ่งจะให้เอาท์พุทเป็นพัลส์ของสัญญาณซิงค์ และทำให้สัญญาณซิงค์มีเฟสตรงกันกับสัญญาณทีดีเอ็ม

ส่วนกัสัญญาณนาฬิกาและควบคุมการชิงโครไนซ์ในการสแกน

ในส่วนนี้ จะทำหน้าที่สร้างสัญญาณนาฬิกาของภาครับให้มีความถี่, เฟสตรงกันกับทางภาคส่ง โดยใช้หลักการของเฟสล็อกกลุ๊ป

### ส่วนการสวิตซ์สัญญาณ

จะทำหน้าที่ในการสแกนช่องสัญญาณทางด้านรับ ให้ตรงกันกับการสแกนทางด้านส่ง โดยมีสัญญาณซิงค์เป็นตัวควบคุม ซึ่งจะให้เอาท์พุทที่ช่องสัญญาณด้านรับตรงกับที่อินพุทของช่องสัญญาณทางด้านส่ง

วงจรมัลติเพล็กซ์ที่สร้างขึ้น อธิบายการทำงานของวงจรได้ดังนี้

จากรูปวงจร จะเห็นว่า สัญญาณอินพุท ซึ่งเป็นสัญญาณทีดีเอ็มที่ได้รับมาจากทางด้านส่ง จะถูกป้อนเข้าไอซีซีพริจิสเตอร์เบอร์ 74164 ซึ่งเป็นส่วนของการตรวจสอบซิงค์เวอร์ต และการชิงโครไนซ์ ดังที่ได้อธิบายการทำงานของส่วนนี้มาแล้วในหัวข้อ 2.4 นอกจากนี้ ในวงจรมีส่วนที่มีการบวกแบบมอดุโล 4 และมอดุโล 8 โดยทั้งสองจะเป็นตัวตรวจสอบว่า สัญญาณซิงค์เวอร์ตตรงกับของทางด้านส่งหรือไม่ เมื่อตรวจสอบได้ว่าไม่ตรงกัน จะทำให้เกิดพัลส์ที่ฟิลิฟลอป 2 (U6:A) เพื่อกระตุ้นไอซีจอร์นสันเคาน์เตอร์เบอร์ 4017 ให้ทำการหน่วงเวลาไป 1 ช่วงเวลา เป็นผลให้สัญญาณทางด้านอินพุทและเอาท์พุทตรงกัน โดยไอซีเบอร์ 4017 นี้ จะต้องทำงานด้วยความถี่สัญญาณนาฬิกาเท่ากันกับความถี่ที่ใช้ในการสแกนช่องสัญญาณในวงจรมัลติเพล็กซ์ รวมทั้งเฟสของ


สัญญาณนาฬิกาควรใกล้เคียงกันมากที่สุดด้วย เพื่อให้หน้าที่ของมันในการแยกข้อมูลดิจิทัลออกไปช่องสัญญาณเอาต์พุทในวงจรตีมัลติเพล็กซ์ทำได้ถูกต้อง ดังนั้นสัญญาณนาฬิกาที่ป้อนให้ไอซีนี้ ควรเป็นสัญญาณนาฬิกาที่ได้มาโดยการกัเอามาจากสัญญาณที่ตีเอ็มทางด้านส่ง ในที่นี้จะใช้วงจรกัสัญญาณนาฬิกา โดยอาศัยหลักการเฟลลือคูลูปทำหน้าที่นี้

### 3.3 วงจรกัสัญญาณนาฬิกา

ในการส่งและรับข้อมูล จำเป็นอย่างยิ่งที่จะต้องทำให้ด้านส่งและด้านรับทำงานด้วยความสัมพันธ์กัน ( Synchronize ) ดังนั้นจังหวะในการทำงานซึ่งอาศัยสัญญาณนาฬิกา จะต้องตรงกันทั้งฝ่ายส่งและรับ โดยทั่ว ๆ ไปแล้วทางด้านรับ จะทำการกัสัญญาณนาฬิกาจากข้อมูลที่ทางด้านส่งได้ส่งออกไป วิธีการดังกล่าวนี้ จะอาศัยวงจรเฟลลือคูลูป เพื่อทำการกัสัญญาณนาฬิกากลับมา

#### การออกแบบวงจรเฟลลือคูลูป

ในโครงงานนี้ ภาครับจะต้องกัสัญญาณนาฬิกาจากข้อมูลที่รับมาจากทางด้านส่ง ที่อัตราการส่งข้อมูล 48 กิโลบิตต่อวินาที ดังนั้นต้องกัสัญญาณนาฬิกาความถี่ 48 กิโลเฮิร์ตซ์ออกมาจากข้อมูล เพื่อจะป้อนให้กับวงจรตีมัลติเพล็กซ์ต่อไป



รูปที่ 3.13 วงจรเฟลลือคูลูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปวงจร จะใช้ไอซี LM565 ซึ่งไอซีนี้จะใช้กับไฟเลี้ยงทั้งบวกและลบ (+V) มีค่าอยู่ระหว่างแรงดัน +5 โวลต์ถึง +12 โวลต์

ฟิล์ยการล๊อค คือ ช่วงความถี่ของ  $V_{in}$  ที่อยู่รอบๆ ความถี่ศูนย์กลางที่วิ่งได้อิสระของออสซิลเลเตอร์ที่ควบคุมด้วยแรงดันไฟฟ้า (VCO) มีค่า  $\pm 60\%$  เมื่อ  $\pm v = \pm 6$  โวลต์

การล๊อคจะเกิดขึ้นได้ เราจะต้องจูน VCO ให้มีความถี่ใกล้เคียงกับความถี่ของ  $V_{in}$  ที่การล๊อคยังคงเกิดขึ้น ซึ่งเรียกว่า ฟิล์ยแคบเจอร์ (capture range) ตามปกติ VCO ควรได้รับการจูนให้มีความถี่ใกล้เคียงกับความถี่ศูนย์กลางของฟิล์ยการล๊อคด้วยการปรับค่าโหม้มิ่งของความต้านทาน  $R_1$

ฟิล์ยแคบเจอร์ กำหนดได้โดยค่าคงที่ทางเวลา RC ของวงจรฟิลเตอร์ซึ่งประกอบด้วย  $C_2$  และความต้านทานภายใน 3600 โอห์ม

สูตรการออกแบบ

(1) ความถี่ศูนย์กลางของ VCO

$$f_o = 0.3/R_1 C_1 \quad \text{Hz} \quad \dots \dots \dots (1)$$

(2) ฟิล์ยการล๊อค

$$f_L = 8f_o / V_{cc} \quad \text{Hz} \quad \dots \dots \dots (2)$$

(3) ฟิล์ยแคบเจอร์

$$f_c = (1/2\pi) 2\pi f_L / t \quad \text{Hz} \quad \dots \dots \dots (3)$$

เมื่อ  $t$  เท่ากับ  $3600 \times C_2$

ในโครงงานนี้  $f_o$  มีค่า 48 kHz จากสูตร (1) เราเลือกค่า  $C_1 = 0.001 \mu\text{F}$  เราจะได้ค่า  $R_1 = 6.3 \text{ k}$

อนึ่ง วงจรแปลงข้อมูลดิจิตอลให้เป็นข้อมูลเสียงและภาพ จะใช้สัญญาณนาฬิกา 16 kHz ดังนั้น เราจะมีวงจรเฟสล๊อคคลุ่ปอีกชุดหนึ่ง ทำการกั้สัญญาณนาฬิกา เพื่อป้อนกลับให้วงจรดังกล่าวด้วย โดยกระทำเช่นเดียวกันกับวิธีดังกล่าว เราจะได้ค่า  $R_2 = 18.7 \text{ k}$  เมื่อเลือกค่า  $C_2 = 0.001 \mu\text{F}$  เวลา


ปฏิบัติจริง ควรจะเลือกค่าความต้านทานปรับค่าได้ เพื่อปรับค่าความต้านทาน  
ให้วงจรเฟสลื่นคลุ่กับควมถี่ที่ต้องการได้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.4 การทำงานของวงจรส่งและรับข้อมูลภาพดิจิทัล

บล็อกโดยแกรมการทำงานของวงจรส่งและรับข้อมูลภาพดิจิทัลแสดงดังรูปต่อไปนี้



รูปที่ 3.14 Block Diagram ภาคส่งข้อมูลภาพดิจิทัล



รูปที่ 3.15 Block Diagram ภาครับข้อมูลภาพดิจิทัล

สำหรับการทำงาน จะอธิบายตามรูปบล็อกไดอะแกรมที่แสดง ซึ่งแต่ละส่วนมีรายละเอียดดังต่อไปนี้.

### 1. วงจรยกระดับสัญญาณดิซี

วงจรมีหน้าที่ยกกระดับสัญญาณดิซีของภาพให้สูงขึ้น เนื่องจากสัญญาณจากกล้องวิดีโอ มีระดับสัญญาณประมาณ  $-1$  ถึง  $1.4$  โวลต์ สัญญาณภาพที่ถูกยกกระดับสัญญาณดิซีแล้ว จะมีระดับสัญญาณเป็น  $0$  ถึง  $2.4$  โวลต์ โดยสัญญาณภาพที่ผ่านวงจรมีจะถูกต่อตรงเป็นอินพุทของวงจรเอทูดิ นอกจากนี้ ทรานซิสเตอร์เบอร์ 2SC1845 ที่อยู่ในวงจรมี จะทำหน้าที่เป็นวงจรขยายกำลัง ( Power Amplifier ) ซึ่งทำให้วงจรมีถัดมาที่ต่อถึงกัน ได้รับสัญญาณที่ไม่มีกรโหลดที่อินพุทและเนื่องจากมีโครงสร้างเป็นแบบอิมิตเตอร์ฟอลโลว์เวอร์ ( Emitter Follower ) วงจรทรานซิสเตอร์นี้ จะจ่ายกระแสที่ค่อนข้างสูงตามความต้องการของไอซีเอทูดิแบบแฟลช เบอร์ CA3306

### 2. วงจรแยกสัญญาณซิงค์

วงจรมีในส่วนนี้ จะทำหน้าที่แยกสัญญาณซิงค์ออกไปจากสัญญาณภาพ และทำการแยกสัญญาณซิงค์ที่ได้ ออกเป็นสัญญาณซิงค์แนวอนและสัญญาณซิงค์แนวตั้ง เพื่อนำสัญญาณซิงค์ที่ได้ไปใช้ในการควบคุมระบบ สำหรับในส่วนของการแยกสัญญาณซิงค์ออกจากสัญญาณภาพ จะอาศัยระดับสัญญาณเป็นตัวเปรียบเทียบ โดยใช้วงจรแยกระดับสัญญาณ ซึ่งมีตัวต้านทานปรับค่าได้  $10$  กิโลโห์มเป็นตัวปรับระดับสัญญาณที่มีระดับอยู่ในช่วงสัญญาณซิงค์ ก็จะผ่านออกมา ในที่นี้จะเรียกสัญญาณที่ได้นี้ว่า สัญญาณ TV SYNC สัญญาณนี้ประกอบด้วยสัญญาณซิงค์แนวตั้งและสัญญาณซิงค์แนวอน โดยทั้งสองสัญญาณมีความถี่ที่แตกต่างกันมาก เมื่อส่งผ่านสัญญาณ TV SYNC เข้าวงจรมีอินทิเกรเตอร์และวงจรมีเฟอเรนทิเอเตอร์ ก็สามารถแยกสัญญาณทั้งสองให้ออกจากกันได้ สำหรับสัญญาณซิงค์แนวอนมีความถี่สูงมาก (  $15,625\text{Hz}$  ) จะแยกออกมาได้ในส่วนเอาต์พุทของวงจรมีเฟอเรนทิเอเตอร์ และสัญญาณซิงค์แนวตั้งซึ่งมีความถี่ต่ำมาก (  $50\text{Hz}$  ) ก็จะแยกออกมาในส่วนเอาต์พุทของวงจรมีอินทิเกรเตอร์

### 3. วงจรแปลงสัญญาณอนาลอกเป็นข้อมูลดิจิตอล

เนื่องจากสัญญาณภาพเป็นสัญญาณที่มีความถี่สูง วงจรมีเอทูดิที่ใช้จึงเป็นเอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น สัญญาณที่เห็นในเอกสารนี้เป็นภาพที่คัดลอกมาจากเอกสารต้นฉบับ ไม่สามารถนำข้อมูลไปใช้ซ้ำได้ หากต้องการข้อมูลเพิ่มเติม กรุณาติดต่อผู้จัดทำเอกสารทุกครั้งที่มีการนำไปใช้

ต้องมีความเร็วในการแปลงสัญญาณสูงเช่นกัน ในโครงการงาน จึงเลือกใช้ไอซี  
เอทูดิแบบแฟลช ความละเอียด 6 บิต ด้วยเหตุผลที่ราคาไม่แพงนัก และสามารถ  
มาทำงานที่ระดับไฟเลี้ยง +5 โวลต์ที่มีใช้อยู่ในวงจรได้

ความหมายของค่าต่างๆที่เกี่ยวข้องกับการทำงานของวงจรเอทูดิ มีดังนี้

- ความละเอียด ( Resolution ) เป็นจำนวนขั้นที่แบ่งจากช่วงระดับสัญญาณต่ำสุดถึงสูงสุด ซึ่งมันเป็นตัวกำหนดความกว้างของระดับสัญญาณในแต่ละขั้นอีกด้วย การบอกค่าความละเอียด จะเป็นการบอกจำนวนบิตของเอาต์พุต สำหรับไอซีเอทูดิที่ใช้อยู่มีความละเอียด 6 บิตก็หมายความว่า สามารถแปลงสัญญาณได้ 64ระดับขั้น

- คัดดาเปรียบเทียบ ( Reference Voltage ) จะมีด้านต่ำเป็น  $-V_{ref}$  และมีด้านสูงเป็น  $+V_{ref}$  ซึ่งเป็นช่วงขอบเขตของคัดดาที่ต้องการแบ่งให้เป็นขั้น

โดย ด้านต่ำจะเป็นระดับคัดดาที่ให้ค่าเอาต์พุตเป็น 0หมด

ด้านสูงจะเป็นระดับคัดดาที่ให้ค่าเอาต์พุตเป็น 1หมด

$-V_{ref}$  เป็นระดับสัญญาณภาพที่มืดที่สุด

$+V_{ref}$  เป็นระดับสัญญาณภาพที่สว่างที่สุด

ไอซีเอทูดิ เบอร์ CA3306 ใช้เวลาในการแปลงเพียง 55-83 นาโนวินาที เอาต์พุตของไอซีมี 6 บิต ซึ่งอยู่ภายในช่วงที่กำหนดคือ ระหว่าง  $+V_{ref}$  และ  $-V_{ref}$  สำหรับตัวต้านทานปรับค่าได้ นำมาต่อร่วมกับวงจรมี เพื่อทำการปรับระดับเทรซโวลต์ของการแปลงในการควบคุมความสว่างของภาพ การปรับตัวต้านทานที่ควบคุมความสว่าง จะทำให้ได้ความชัดเจนของภาพสูงสุด

#### 4. วงจรสร้างความถี่ 2.5MHz

ในโครงการงานนี้ ต้องการเก็บภาพที่มีขนาดองค์ประกอบภาพ ( Picture Elements ) 128จุดX128เส้น ซึ่งสามารถคำนวณหาความถี่ของสัญญาณนาฬิกาที่ใช้ในการสุ่มตัวอย่างสัญญาณ ( Sampling ) ได้ดังนี้

เวลาของภาพในการสแกน 1เส้น มี

-สัญญาณภาพรวม 64ไมโครวินาที

-สัญญาณซิงค์และสัญญาณแบลงกิ้ง 12.8 ไมโครวินาที ( ประมาณ 20% ของสัญญาณตามแนวนอน 1 เส้น )

ดังนั้น เวลาที่ใช้ในการแปลงสัญญาณภาพ 1 เส้น เท่ากับ  $64 - 12.8 = 51.2$  ไมโครวินาที จากข้อกำหนดต้องการเก็บภาพ 128 จุด/เส้น จะต้องใช้สัญญาณนาฬิกา 128 ลู/เส้น

เพราะฉะนั้น เวลาที่ใช้ในการแปลงสัญญาณแต่ละจุด จะเท่ากับ  $51.2 \times 10^{-6} / 128 = 400$  นาโนวินาที ทำให้สัญญาณนาฬิกาที่ใช้ ต้องมีความถี่ 2.5 MHz สำหรับวงจรสร้างความถี่ 2.5 MHz ในที่นี้ ใช้คริสตัล 5 MHz ประกอบกับอินเวอร์เตอร์เกท และตัวต้านทานต่อเข้าด้วยกัน เป็นวงจรออสซิลเลเตอร์แล้วทำการหารความถี่ลงครึ่งหนึ่งโดยวงจรเคาน์เตอร์ เพื่อให้ได้สัญญาณนาฬิกาความถี่ 2.5 MHz

#### 5. วงจรควบคุมการสร้างแอดเดรสแนวโร้ว

การทำงานของวงจรโดยย่อ

- ดิเลย์  $\overline{Hsync}$  ( สัญญาณซิงค์ทางแนวนอน ( Horizontal Sync ) ที่ผ่านอินเวอร์เตอร์เกท ) 16 ลูแรกก่อน
  - นำ  $\overline{Hsync}$  มาป้อนเข้าวงจรเคาน์เตอร์ โดยเลือกเอา  $\overline{Hsync}$  ลูหนึ่งแล้วเว้นไปอีกลูหนึ่ง เพื่อเลือก  $\overline{Hsync}$  ลูต่อไป
  - ทำการนับ  $\overline{Hsync}$  ที่เลือกมาจนครบ 128 ลู ( จะได้เส้นภาพ 128 เส้น โดยเส้นภาพที่ได้จะเป็นแบบเส้นเว้นเส้น )
  - ให้เอาท์พุทถึงเอาท์พุท 6 (  $A_7 - A_{15}$  ) ของเคาน์เตอร์ที่ทำการนับเป็นสัญญาณที่ใช้ป้อนเข้าขาแอดเดรสของแรมในการอ้างอิงถึงตำแหน่งเส้นภาพ
- รายละเอียดการทำงานของวงจร

นำสัญญาณซิงค์แนวนอน (  $\overline{Hsync}$  ) และสัญญาณซิงค์แนวตั้ง (  $\overline{Vsync}$  ) ที่แยกมาแล้วจากสัญญาณภาพมาเป็นสัญญาณควบคุม โดยช่วงของสัญญาณภาพ 1 ภาพอาศัย  $\overline{Vsync}$  1 ลู เป็นตัวกำหนด เมื่อสัญญาณ  $\overline{Vsync}$  ( Vertical Sync ) ที่เข้ามา มีค่าลอจิกเป็น "0" จะเป็นการบอกให้ทราบว่า ได้เริ่มต้นสแกนฟิลด์ใหม่ ซึ่งกระตุ้นให้ฟลิปฟลอป 1 ( U3:B ), ฟลิปฟลอป 2 ( U4:A ), ฟลิปฟลอป 4 ( U3:A ) ถูกพรีเซตให้มีค่าเอาท์พุทของมันเหล่านี้เป็นลอจิก "1"

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เนื่องจากช่วงแรกของสัญญาณภาพเป็นช่วงที่ไม่จำเป็นต้องใช้ เพื่อให้ได้สัญญาณเฉพาะช่วงที่ปรากฏออกมอเนเตอร์เท่านั้น จึงนำ  $\overline{Hsync}$  ช่วงแรกๆ ที่เมื่อสแกนแล้วจะไม่เห็นบนจอตัดทิ้งไป 16 เส้น โดยใช้อิซี ซิงโครนัล อพ/คาวน์ ไบนารี เคาน์เตอร์ เบอร์ 74LS193

ดังนั้น เมื่อสิ้นสุดช่วงระยะเวลาที่  $V_{sync}$  มีลอจิกเป็น "0" แล้ว เคาน์เตอร์นี้ ก็จะทำการนับ  $\overline{Hsync}$  ( $\overline{Hsync}$  เป็นช่วงระยะเวลาของสัญญาณภาพ 1 เส้น) เมื่อครบ 16 ลุกแรก ก็จะกระตุ้นให้ฟลิปฟลอป 1 มีค่าเอาต์พุต  $Q_1$  กลับมาเป็น "0" และค่า  $Q_2$  มีค่าลอจิกเป็น "1"  $Q_1 \cdot \overline{Hsync}$  จะเป็นอินพุตของเคาน์เตอร์ 1 (U7) ซึ่งจะเริ่มนับหลังจาก  $\overline{Hsync}$  16 ลุกแรก ผ่านพ้นไปแล้ว เคาน์เตอร์ตัวนี้และเคาน์เตอร์ 2 (U9) จะทำการนับ  $\overline{Hsync}$  ต่อไปอีก จนกระทั่งครบ 256 ลุก เอาต์พุต  $Q_2$  (สัญญาณตัด) ของเคาน์เตอร์ 2 จะกระตุ้นให้ฟลิปฟลอป 2 มีเอาต์พุต  $Q_2$  เป็นลอจิก "1" เกิดเป็นสัญญาณที่ทำการเคลียร์เคาน์เตอร์ 1 และเคาน์เตอร์ 2 ให้หยุดการนับ จนกระทั่ง  $V_{sync}$  มีลอจิกกลับมาเป็น "0" อีกครั้ง (เริ่มต้นฟิลด์ใหม่) สภาวะการเคลียร์ของเคาน์เตอร์ทั้งสองจึงหายไป และเนื่องจาก ในโครงงานนี้ จะเลือกเส้นภาพแบบเส้นเว้นเส้น และทำการสแกนภาพแบบก้าวหน้า (Progressive Scanning) บนจอโทรทัศน์ทางด้านรับ ดังนั้น เอาต์พุต  $Q_2$  ของเคาน์เตอร์ 1 จึงถูกนำไปใช้ป้อนเป็นอินพุตของเคาน์เตอร์ 3 (U6) โดยที่เอาต์พุต  $Q_2$  นี้ จะได้สัญญาณ  $\overline{Hsync}/2$  ซึ่งก็คือสัญญาณ  $\overline{Hsync}$  ที่ถูกเลือกแบบเส้นเว้นเส้น เคาน์เตอร์ 3 ได้รับสัญญาณ  $\overline{Hsync}/2$  ก็จะทำการนับร่วมกับเคาน์เตอร์ 4 (U8) เมื่อนับ  $\overline{Hsync}/2$  จนครบ 128 ลุกแล้ว จะกระตุ้นให้ฟลิปฟลอป 4 มีเอาต์พุต  $Q_4$  เป็น "0" และ  $Q_4$  เป็น "1" ส่งผลให้เกิดการเคลียร์เคาน์เตอร์ 3 และเคาน์เตอร์ 4 ให้หยุดการนับ จนกระทั่งสัญญาณ  $V_{sync}$  มีลอจิกกลับมาเป็น "0" อีกครั้ง จึงจะเริ่มต้นการนับสัญญาณ  $\overline{Hsync}/2$  ใหม่

การนำ  $\overline{Hsync}$  มาใช้โดยเลือกเอาลูกหนึ่งเว้นลูกหนึ่งนี้ ป้อนให้เคาน์เตอร์ทำการนับ เพื่อสร้างสัญญาณแอดเดรสในการเขียนข้อมูลภาพที่รับมาจากวงจรเอพูตีแบบแฟลชลงในหน่วยความจำ เมื่อส่งข้อมูลที่เก็บไว้ออกไปยังทางด้านรับ จะเป็นผลให้ภาพที่แสดงออกบนจอโทรทัศน์ด้านรับ มีเส้นภาพที่เรียงกัน

เอกสารนี้เผยแพร่โดยสถาบันวิจัยและพัฒนาเทคโนโลยีสารสนเทศแห่งชาติ ภายใต้การสนับสนุนของสำนักงานคณะกรรมการส่งเสริมวิทยาศาสตร์ วิจัยและนวัตกรรม และสำนักงานพัฒนาวิทยาศาสตร์และเทคโนโลยีแห่งชาติ (สวทช.) มีลิขสิทธิ์อยู่ภายใต้เงื่อนไขของสัญญาอนุญาตแบบเปิด (CC-BY) หากมีข้อสงสัยหรือต้องการข้อมูลเพิ่มเติม กรุณาติดต่อ: สำนักงานคณะกรรมการส่งเสริมวิทยาศาสตร์ วิจัยและนวัตกรรม โทร. 02-642-5600 หรือ e-mail: [info@nsc.go.th](mailto:info@nsc.go.th)

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ให้ภาพมีความใกล้เคียงภาพต้นฉบับน้อยลงบ้าง แต่ก็จะได้ภาพที่มีรายละเอียดครอบคลุมเนื้อที่มาก และเป็นการประหยัดหน่วยความจำในการเก็บข้อมูล รวมทั้งสามารถส่งข้อมูลภาพแต่ละภาพได้เร็วขึ้น

## 6. วงจรควบคุมการสร้างแอดเดรสแนวคอลัมน์

การทำงานของวงจรโดยย่อ

- ตัดสัญญาณเบิร์สต์ (Burst) ที่ป้อนมาในแต่ละ  $\overline{Hsync}$  ออก โดยการดีเลย์ (Delay)  $\overline{Hsync}$
- นำสัญญาณ  $\overline{Hsync}$  ที่ถูกดีเลย์ มาทำการแอนด์กับสัญญาณนาฬิกา 2.5MHz
- ป้อนสัญญาณนาฬิกาที่ได้จากการแอนด์ให้เคาน์เตอร์ทำการนับ 128 เอาท์พุทของเคาน์เตอร์ ( $A_0 - A_8$ ) ถูกใช้เป็นขาแอดเดรสของแรมในการอ้างอิงถึงตำแหน่งจุดภาพในเส้นภาพหนึ่งๆ

รายละเอียดการทำงานของวงจร

การสร้างสัญญาณแอดเดรสแนวคอลัมน์ จะต้องนำ  $\overline{Hsync}$  มาดีเลย์ก่อน เพื่อตัดสัญญาณช่วงแรกของ  $\overline{Hsync}$  นี้ออกไป เพราะในช่วงแรกของสัญญาณนี้จะรวมเอาสัญญาณเบิร์สต์เข้าไว้ด้วย เนื่องจากไม่จำเป็นต้องใช้สัญญาณเบิร์สต์ เพราะเป็นสัญญาณควบคุมสี ในที่นี้ต้องการส่งเพียงข้อมูลภาพขาวดำ เพื่อไม่ให้เปลืองเนื้อที่หน่วยความจำ จึงตัดสัญญาณเบิร์สต์ทิ้งเสียโดยใช้ไอซีโมโนสเตเบิลมัลติไวเบรเตอร์เบอร์ 74221 เป็นตัวดีเลย์ จากนั้นนำสัญญาณที่ได้มาทำการแอนด์กับสัญญาณนาฬิกาความถี่ 2.5MHz สัญญาณนาฬิกาผ่านไปยังอินพุทของแอนด์เกตได้ ก็ต่อเมื่อ  $Q_1$  และ  $Q_2$  มีค่าลอจิกเป็น "1" ทั้งคู่ ผลของการแอนด์ ทำให้ได้สัญญาณนาฬิกาที่อยู่ในช่วง  $\overline{Hsync}$  1 ลูก ซึ่งปราศจากสัญญาณเบิร์สต์ โดยจะนำไปใช้ในการป้อนเป็นอินพุทให้กับเคาน์เตอร์ เพื่อทำการนับเอาท์พุท 1 ถึงเอาท์พุท 7 ใช้เป็นสัญญาณแอดเดรสให้กับขาแอดเดรสของหน่วยความจำ ( $A_0 - A_8$ ) เมื่อเคาน์เตอร์ทำการนับจนครบ 128 เอาท์พุท 1 ถึงเอาท์พุท 7 ( $A_0 - A_8$ ) จะมีค่าลอจิกเป็น "1" ทั้งหมด ส่งผลไปกระตุ้นฟลิปฟลอป 3 (U3:A) ให้ขาเอาท์พุท  $Q_3$  ของมัน เป็นลอจิก "1" ทำให้เคาน์เตอร์ทั้งสองในวงจรนี้ อยู่ในสถานะเคลียร์ และจะพ้นจากสถานะเคลียร์ เมื่อสัญญาณ  $\overline{Hsync}$  ที่ถูกดีเลย์แล้วมีค่าลอจิกเป็น "0" และจะคอยจนกว่าสัญญาณ  $\overline{Hsync}$  ที่ถูก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดีเลย์นี้ มีค่ากลับมาเป็นลอจิก "1" อีกครั้ง เคาน์เตอร์จึงจะเริ่มต้นทำการ นับต่อไปดังที่ได้อธิบายไว้ข้างต้น

สัญญาณควบคุมการทำงานของวงจรมี สามารถสร้างขึ้นได้จากสัญญาณ เอาท์พุทต่างๆของไอซีในวงจร ดังต่อไปนี้

สัญญาณควบคุมการเคลียร์ สร้างจากสัญญาณเอาท์พุท  $Q_1 + \overline{Q_2} + \overline{Q_3} + Q_{2,2,1}$  ซึ่งจะทำการเคลียร์เมื่อสัญญาณทั้งหมดทำการออร์กันได้ค่าลอจิกเป็น "1" ( สัญญาณใดสัญญาณหนึ่งมีค่าลอจิกเป็น "1" )

โดย  $Q_1$  มีค่าลอจิกเป็น "1" เมื่อนับ  $\overline{Hsync}/2$  ครบ 128 ลูก

$Q_2$  มีค่าลอจิกเป็น "1" เมื่อสแกนจบ 1 ฟิลด์ โดยมี  $Vsync$  มาช่วยกระตุ้นให้  $Q_2$  เป็น "1" ซึ่งจะ เป็น "1" ตลอดช่วงเวลาที่  $Vsync$  เกิดขึ้น จนกระทั่ง  $\overline{Hsync}$  ถูกนับครบ 16 ลูกแรก

$\overline{Q_3}$  มีค่าลอจิกเป็น "1" เมื่อเอาท์พุท 1 ถึงเอาท์พุท 7 (  $A_0 - A_6$  ) ของเคาน์เตอร์ มีค่าลอจิกเป็น "1" หมด

$Q_{2,2,1}$  มีค่าลอจิกเป็น "1" เมื่ออยู่ในช่วงเวลาที่  $Hsync$  ซึ่งถูกดีเลย์มีค่าลอจิกเป็น "0"

สัญญาณที่ทำหน้าที่ควบคุมการป้อนสัญญาณนาฬิกาให้กับเคาน์เตอร์ สร้างขึ้นจากสัญญาณเอาท์พุท  $Q_1 \cdot Q_2 \cdot \overline{Q_{2,2,1}}$

โดย  $Q_1$  มีค่าลอจิกเป็น "1" เมื่อหลังจากทำการนับ  $\overline{Hsync}$  ครบ 16 ลูกแรกแล้ว จนกระทั่งสแกนจบ 1 ฟิลด์และมี  $Vsync$  ลูกใหม่เข้ามา

$Q_2$  มีค่าลอจิกเป็น "1" เมื่อมี  $Vsync$  ปรากฏขึ้นและคงค่าลอจิก "1" ไว้ จนกระทั่งได้ทำการนับ  $\overline{Hsync}$  16 ลูกแรก และนับ  $\overline{Hsync}$  ลูกต่อไปอีก 256 ลูกจนครบแล้ว

$\overline{Q_{2,2,1}}$  มีค่าลอจิกเป็น "1" เมื่อ  $\overline{Hsync}$  ที่ถูกดีเลย์ มีค่าลอจิกเป็น "1"

### 7. วงจรส่วนควบคุมภาคส่งสัญญาณ

เมื่อต้องการส่งข้อมูล ก็จะทำการกดสวิทช์กดติดปล่อยดับ  $SW_1$  ซึ่งต่ออยู่กับขาสัญญาณนาฬิกาของฟลิปฟลอป 1 ( U12: B ) เมื่อสวิทช์ถูกกดลง แล้วปล่อย

เอกสารนี้เป็นเอกสารของสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ห้ามเผยแพร่โดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขอการส่ง นั่นคือ  $Q_1$  มีค่าลอจิกเปลี่ยนจาก "0" เป็น "1"

เนื่องจากฟิลิปฟลอปไม่มีความแน่นอนขณะเปิดเครื่อง จึงใช้โมโนสเตเบิล มัลติไวเบรเตอร์ มาฟรีเซตฟิลิปฟลอปขณะเปิดเครื่อง เพื่อให้ได้สถานะที่แน่นอน ส่งผลไปฟรีเซตให้ฟิลิปฟลอป1 มีค่าเอาต์พุต  $Q_1$  เป็น "1" ( $Q_1$  เป็น "0" ) และฟรีเซตฟิลิปฟลอป2 ( $U_{12:A}$ ) ให้  $Q_2$  มีค่าเป็น "1"

จากการที่  $Q_1$  มีค่าลอจิกเป็น "0" ส่งผลให้สัญญาณนาฬิกา 16 KHz สามารถผ่านแอนด์เกตไปเข้าอินพุตของเคาน์เตอร์1 ( $U_5$ ) ซึ่งก็คือไอซี 74193 ในที่นี้ และขาสัญญาณนาฬิกาของไอซี74165 ที่ทำหน้าที่แปลงข้อมูลขนานให้ออกมาเป็นข้อมูลอนุกรมทุกขาขึ้นของสัญญาณนาฬิกาที่ป้อนให้มัน สัญญาณนาฬิกาที่เข้าอินพุตไอซี74165 และเคาน์เตอร์1กับข้อมูลที่ออกจากไอซี74165 จะพร้อมกันจากรูป เราจึงให้เอาต์พุต  $Q_1$  ของเคาน์เตอร์1 แทนอัตราการไหลของข้อมูลอนุกรม โดยในส่วนของเคาน์เตอร์นี้ เมื่อได้รับสัญญาณนาฬิกา 16KHz เข้าที่อินพุต มันจะทำการนับรวมกันกับเคาน์เตอร์อีก 4 ตัว ซึ่งเชื่อมต่อกันทั้งหมดคือ ขาต้อออก ( Carry out ( $C_{out}$ ) ) ของไอซีตัวหนึ่งไปต่อเข้ากับขาอินพุต ( Up ) ของไอซีอีกตัวหนึ่งดังรูป

นอกจากนี้ ขาอินพุต  $Q_1$  ของเคาน์เตอร์1 จะต่อเข้าขาสัญญาณนาฬิกาของฟิลิปฟลอป3 ( $U_{13:A}$ ) และขาเอาต์พุต  $Q_0$  ของเคาน์เตอร์(1) จะต่อเข้าขา  $Q$  ของฟิลิปฟลอป3 สัญญาณเอาต์พุตของฟิลิปฟลอป  $Q_0$  ที่ได้ในที่นี้ขอเรียกว่า สัญญาณ A

สัญญาณ A จะมีการเปลี่ยนแปลงที่จุดสิ้นสุดของข้อมูลบิตที่ 8 พอดี นั่นแสดงว่า ข้อมูลบิตที่ 8 ถูกดึงออกไปแล้ว เราจะนำสัญญาณA ที่ได้มาสร้างสัญญาณซิน/ไหลดให้แก่ไอซี 74165 โดยการนำไปป้อนเข้าไอซีเบอร์ 74123 ที่ทำหน้าที่เป็นโมโนสเตเบิล มัลติไวเบรเตอร์ สัญญาณAจะป้อนเข้าอินพุตBของไอซี 74123ตัวแรก อินพุตนี้จะแอกทิวที่ลอจิก "1" มีผลให้เอาต์พุตเกิดการเปลี่ยนแปลงระดับสัญญาณเป็น "0" ในช่วงเวลาสั้นๆ ที่ขอบขาขึ้นของสัญญาณA ในที่นี้ขอเรียกสัญญาณเอาต์พุตที่ได้ชื่อว่า สัญญาณB และป้อนสัญญาณAเข้าขาอินพุต A ซึ่งแอกทิวที่ลอจิก"0"ของไอซี 74123ตัวที่สอง เป็นผลให้เอาต์พุตของไอซี

แห่งขอบขาลงของสัญญาณ A สัญญาณเอาต์พุตนี้ขอเรียกว่า สัญญาณ C

ดังนั้น เมื่อนำสัญญาณ B และสัญญาณ C มาแอนด์กัน ก็จะเกิดเป็นสัญญาณ ซิน/ไหลด ใช้สำหรับป้อนเข้าขาซิน/ไหลดของไอซี 74165 สัญญาณซิน/ไหลด จะพอดีกับช่วงเวลาของไอซี 74165 ในการดึงข้อมูลขนานมาแปลงเป็นข้อมูลอนุกรมครบ 8 บิต และเมื่อดึงข้อมูลขนานแปลงเป็นอนุกรมครบ 16K จะมีส่งสัญญาณกระตุ้นให้หยุดการร้องขอการส่งเพื่อหยุดการส่งข้อมูล โดยสัญญาณกระตุ้นนี้ ได้จากการตีเทคสัญญาณที่มาจากเอาต์พุตของเคาน์เตอร์ทั้ง 5 ตัว รวม 14 เอาต์พุต ในขณะที่รับสัญญาณนาฬิกาเข้ามาทำการนับ ก็จะใช้เอาต์พุตของเคาน์เตอร์เหล่านี้เป็นขาแอดเดรสในการอ่านข้อมูลออกจากแรมด้วย โดยเอาต์พุต  $Q_0$  ของเคาน์เตอร์ 1 จะใช้เป็น นัยสำคัญต่ำสุด (LSB) ของสัญญาณแอดเดรส ( $A_0$ ) เรื่อยไป จนเอาต์พุต  $Q_4$  ของเคาน์เตอร์ 5 (U1) ซึ่งเป็นนัยสำคัญสูงสุด (MSB) ของสัญญาณแอดเดรส ( $A_4$ ) จะเห็นว่า เมื่อส่งข้อมูลครบทุกๆ 8 บิตในแต่ละครั้ง ค่าแอดเดรสจะเปลี่ยนแปลงค่าไป 1 ค่า ขาเอาต์พุตทั้ง 14 เอาต์พุตนี้ จะต่อเข้ากับอินพุตของแอนด์เกต

เมื่อเคาน์เตอร์ทำการนับสัญญาณนาฬิกาไป จนกระทั่งขาเอาต์พุตทั้ง 14 เอาต์พุต มีค่าลอจิกเป็น "1" ทั้งหมด นั่นคือแสดงว่า ได้อ่านข้อมูลจากหน่วยความจำจนหมดแล้ว จะมีผลให้เอาต์พุตของแอนด์เกต มีค่าลอจิกเป็น "1" ไปกระตุ้นขาสัญญาณนาฬิกาของฟลิปฟลอป 2 ทำให้ขาเอาต์พุต  $Q_2$  มีการเปลี่ยนแปลงค่าลอจิกเป็น "1" ผ่านไปเข้าอินพุตของแอนด์เกต และอีกอินพุตหนึ่งของแอนด์เกตจะมาจากขา A เมื่อมีการดึงข้อมูลจากแรมครบ 16K ตำแหน่ง ส่งออกเป็นข้อมูลอนุกรมหมดแล้ว ขา A ก็จะมีค่าลอจิกเป็น "1" จากการที่อินพุตทั้งสองของแอนด์เกต มีค่าลอจิกเป็น "1" ทำให้เอาต์พุตของแอนด์เกตที่ได้มีค่าลอจิกเป็น "0" ค่าเอาต์พุตนี้จะหยุดสัญญาณร้องขอการส่ง โดยทำการพรีเซตฟลิปฟลอป 1 เป็นผลให้ค่าเอาต์พุต  $Q_1$  ที่ได้จะมีค่าลอจิกเป็น "0" รวมทั้งทำการพรีเซตฟลิปฟลอป 2 ด้วยเช่นกัน นอกจากนี้ผลของการพรีเซตฟลิปฟลอป 1 ทำให้เอาต์พุต  $Q_1$  มีค่าลอจิกเป็น "1" ซึ่งจะเป็สัญญาณลอจิกที่ทำการเคลียร์ค่าเอาต์พุตของเคาน์เตอร์ทั้ง 5 ตัวและหยุดการนับไป จนกระทั่งผู้ใช้ทางส่งกดสวิทช์  $S_W$  เพื่อทำการส่งภาพต่อไปอีกครั้ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับในส่วนที่ทำการส่งข้อมูลซึ่งรับจากแรม โดยผ่านบัฟเฟอร์แล้วส่งออกไปเป็นข้อมูลอนุกรมจะเป็นหน้าที่ของไอซี 74165 เมื่อไอซีนีได้รับสัญญาณนาฬิกาและสัญญาณชีพ/โหนด ก็จะโหนดข้อมูลจากแรมผ่านทางบัฟเฟอร์มาแปลงเป็นข้อมูลอนุกรม ข้อมูลอนุกรมที่ได้นี้ จะถูกส่งต่อไปให้กับฟลิปฟลอป4 (U14:A) และฟลิปฟลอป5 (U13:B) ซึ่งเป็นส่วนที่สร้างบิตเริ่มต้น (start bit) โดยนำมาไว้ข้างหน้าข้อมูลอนุกรมที่ต้องการส่ง เพื่อให้ด้านรับทราบได้ว่าด้านส่งได้ส่งข้อมูลภาพมาแล้ว

#### 8. วงจรบัฟเฟอร์ภาคส่ง

ในวงจรนี้จะประกอบด้วย ไอซีบัฟเฟอร์เป็นส่วนหลักในการทำงาน ซึ่งทำหน้าที่ควบคุมการส่งผ่านข้อมูล, แอดเดรส และสัญญาณในการอ่านหรือเขียนข้อมูลให้กับหน่วยความจำ โดยอาศัยสวิตช์และสัญญาณควบคุมจากวงจรวางจรส่วนควบคุมภาคส่งข้อมูลมาควบคุมการทำงานของบัฟเฟอร์

จากรูปวงจร ไอซีบัฟเฟอร์1, บัฟเฟอร์2 และบัฟเฟอร์4 จะเป็นบัฟเฟอร์ ให้กับวงจรวางจรส่วนควบคุมภาคส่งข้อมูลในการติดต่อกับหน่วยความจำ เพื่อส่งแอดเดรส และสัญญาณอ่านเขียนข้อมูลให้กับหน่วยความจำ ในขณะที่เดียวกันก็จะรับข้อมูลจากหน่วยความจำเข้ามา เพื่อทำการส่งออกด้วยเช่นกัน ซึ่งบัฟเฟอร์เหล่านี้จะถูกอีน่าเบิล (Enable) ก็ต่อเมื่อมีการกดสวิตช์ที่วงจรวางจรส่วนควบคุมภาคส่งข้อมูลและจะถูกดิสเอเบิล (Disable) เมื่อทำการอ่านข้อมูลจากหน่วยความจำจนครบ 16K ตำแหน่ง สัญญาณแอดเดรสที่ส่งไปในที่นี้จะใช้ในการอ่านข้อมูล ออกมาจากหน่วยความจำ โดยนำสัญญาณที่ขาเอาท์พุทของเคาน์เตอร์ทั้ง 5 ตัวในวงจรวางจรส่วนควบคุมภาคส่งข้อมูลนี้ มาใช้เป็นสัญญาณแอดเดรส ซึ่งส่งผ่านบัฟเฟอร์1และบัฟเฟอร์2 ส่วนสัญญาณอ่านข้อมูล จะนำสัญญาณชีพ / โหนดที่สร้างขึ้นมาใช้ และให้สัญญาณเขียนข้อมูลเป็นสัญญาณสูง (ลอจิก "1") ตลอด ทั้งสองสัญญาณนี้ จะส่งให้กับหน่วยความจำผ่านทางบัฟเฟอร์2 ข้อมูลที่ถูกอ่านออกมาจากหน่วยความจำจะส่งผ่านทางบัฟเฟอร์3 เพื่อเตรียมที่จะทำการส่งออกไป

สำหรับ ไอซีบัฟเฟอร์5 (U5) และบัฟเฟอร์6 (U7) นั้น เป็นบัฟเฟอร์ให้

เอกสารเกี่ยวกับวงจรวางจรควบคุมการสร้างแอดเดรสแนวคอลัมน์นี้และวงจรวางจรควบคุมการสร้างแอดเดรสแนวแถวนี้  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เดรสแนวโรว์ เพื่อส่งแอดเดรสที่รับมาจากวงจรทั้งสองและสัญญาณอ่านเขียน ข้อมูลให้กับหน่วยความจำ บัฟเฟอร์เหล่านี้จะอินาเบิล หากเรายังไม่ได้ทำการ กดสวิทช์ส่งข้อมูลในวงจรส่วนควบคุมภาคส่งข้อมูล และในวงจรก็ยังมีบัฟเฟอร์ 4 ซึ่งเป็นบัฟเฟอร์ให้กับวงจรเอทูดิ เพื่อเก็บข้อมูลภาพเข้าหน่วยความจำ โดย จะอินาเบิล เมื่อยังไม่ได้ทำการกดสวิทช์ส่งข้อมูลในวงจรส่วนควบคุมภาคส่งข้อมูลด้วยเช่นกัน

#### 9. วงจรส่วนควบคุมภาครับข้อมูล

จากรูปวงจร ฟลิปฟลอป1(U1:A) และฟลิปฟลอป2(U1:B) จะเป็น ตัวตรวจจับบิตเริ่มต้น ซึ่งมาก่อนหน้าข้อมูล เมื่อตรวจจับบิตเริ่มต้นได้แล้ว ก็ เกิดสัญญาณอินว.เบิล ( สัญญาณที่ขาเอาต์พุต Q ของฟลิปฟลอป2 ซึ่งเป็นลอจิก "0" ) สัญญาณอินว.เบิลที่ได้นี้ใช้ในการอินว.เบิลบัฟเฟอร์ในวงจรบัฟเฟอร์ภาค รับ ทำให้แอดเดรส, ข้อมูล รวมทั้งสัญญาณอ่านและเขียนข้อมูล สามารถผ่านไปยังหน่วยความจำได้ ส่วนเอาต์พุตQของฟลิปฟลอป2 นี้ นำไปแอนด์กับสัญญาณนาฬิกาความถี่ 16KHz เมื่อตรวจจับบิตเริ่มต้นแล้ว จะส่งผลให้สัญญาณนาฬิกา สามารถผ่านเข้าไปที่ขาสัญญาณนาฬิกาของไอซีเบอร์74164 ได้ โดยใน วงจรนี้ จะใช้ไอซีเบอร์ 74164 ในการแปลงข้อมูลอนุกรมเป็นข้อมูลขนาน ซึ่ง ทำการรับข้อมูลภาพที่ส่งมาในรูปอนุกรม เข้าทางขาAของไอซี เพื่อแปลงเป็น ข้อมูลขนานไปบันทึกลงในหน่วยความจำ อาศัยการเลื่อนข้อมูลที่ทำทุก ๆ ขาขึ้น ของสัญญาณนาฬิกาที่ป้อนให้ไอซีนี ข้อมูลอนุกรมบิตแรกจะถูกเลื่อนไปปรากฏที่ ตำแหน่งเอาต์พุต<sub>0</sub> และข้อมูลอนุกรมบิตสุดท้ายถูกเลื่อนให้ไปปรากฏที่ตำแหน่ง เอาต์พุต<sub>7</sub> นอติ ณ เวลานี้ จะได้ข้อมูลขนาน 1 เวิร์ด

สำหรับ สัญญาณนาฬิกาความถี่ 16KHz ควบคุมการทำงานของวงจรได้ โดยป้อนเข้าขาสัญญาณนาฬิกาของไอซีเบอร์74164 และป้อนเข้าอินพุทของไอซี เคาน์เตอร์เบอร์74193 โดยสัญญาณนาฬิกาคล็อก 16KHz จะถูกป้อนให้เคาน์เตอร์ทำการนับไป จนกว่าเก็บข้อมูลอนุกรมที่ส่งมาจนครบแอดเดรสหน่วยความจำที่เรากำหนด นั่นคือเท่ากับจำนวนข้อมูลภาพ 1 ภาพ ขนาด 128x128 จุด ภาพ ซึ่งมีค่าเป็น 16K ค่า 16K ในเลขฐานสอง คือ ค่า "1" จำนวน 14

หลัก จะใช้สัญญาณที่ขาเอาต์พุทของเคาน์เตอร์ทั้ง 5 ตัว ที่ทำการนับสัญญาณนา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พิกาคความถี่ 16K มาเป็นสัญญาณแอดเดรส จำนวน 14 เอาท์พุท โดยในการสร้างสัญญาณแอดเดรสไปยังหน่วยความจำ ต้องมีการเปลี่ยนแปลงค่าสัญญาณ ณ ช่วงเวลาที่ข้อมูลอนุกรมถูกแปลงเป็นข้อมูลขนานครบ 1 เวิร์ด พอดี ดังนั้น เรากำหนดให้อเอาท์พุท<sub>0</sub> ของเคาน์เตอร์ 1 (U5) เป็นตำแหน่งบิตนัยสำคัญต่ำสุด (A<sub>0</sub>) ของค่าแอดเดรสเรื่อยไป จนถึงเอาท์พุท<sub>4</sub> ของเคาน์เตอร์ 5 (U10) ให้เป็นตำแหน่งบิตนัยสำคัญสูงสุด (A<sub>13</sub>) ของค่าแอดเดรส เราจะใช้แอนด์เกตเป็นตัวดีเทคค่าแอดเดรสที่ได้นี้ เมื่อเคาน์เตอร์นับไปจนครบค่า 16K จะดีเทคสัญญาณออกมาเป็นลอจิก "0" ซึ่งนำไปแอนด์กับเอาท์พุทของไอซีโมโนสเตเบิล มัลติไวเบรเตอร์ เบอร์ 74123 ตัวที่ 1 (U3:B) ค่าเอาท์พุทที่ได้จากการแอนด์ จะเป็นลอจิก "0" ส่งไปกระตุ้นไอซีเบอร์ 74123 ตัวที่ 2 (U3:A) เพื่อสร้างพัลส์ไปเคลียร์เคาน์เตอร์ทั้งหมดพร้อมกับพรีเซตฟิลิปฟลอป 1 และฟิลิปฟลอป 2 ยับยั้งไม่ให้คล็อกถูกป้อนเข้าอินพุทของเคาน์เตอร์เหล่านี้ จนกว่าจะมีการตรวจพบบิตเริ่มต้นของข้อมูลภาพชุดใหม่

สำหรับไอซีเบอร์ 74123 ตัวที่ 1 ทำหน้าที่กระตุ้นให้ฟิลิปฟลอปมีสถานะที่แน่นอนคือ ให้ขาเอาท์พุทของฟิลิปฟลอปทั้งสองเป็นลอจิก "1" ในตอนเริ่มต้นการทำงานของวงจรส่วนควบคุมภาครับข้อมูลนี้

#### 10. วงจรบัฟเฟอร์ภาครับ


วงจรมีหน้าที่เช่นเดียวกันกับวงจรบัฟเฟอร์ภาคส่งคือ เป็นตัวกลางในการส่งผ่านแอดเดรส, ข้อมูล และสัญญาณอ่านเขียนข้อมูลให้กับหน่วยความจำ

จากรูปวงจร ไอซีบัฟเฟอร์ 1 (U7), บัฟเฟอร์ 2 (U5) และบัฟเฟอร์ 3 (U6) จะเป็นบัฟเฟอร์ให้กับวงจรส่วนควบคุมภาครับข้อมูล เพื่อทำการส่งแอดเดรส, ข้อมูล รวมทั้งสัญญาณอ่านเขียนข้อมูลให้กับหน่วยความจำในช่วงเวลาที่ทำการบันทึกข้อมูล โดยจะนำสัญญาณที่ขาเอาท์พุททั้ง 5 ตัว จำนวน 14 เอาท์พุทจากวงจรส่วนควบคุมภาครับข้อมูลดังที่ได้กล่าวถึงมาแล้วมาใช้เป็นแอดเดรส และข้อมูลก็นำเอาข้อมูลขนานที่ได้จากเอาท์พุทของไอซีเบอร์ 74164 ส่วนสัญญาณเขียนข้อมูล ใช้สัญญาณจากขาเอาท์พุท<sub>0</sub> ของเคาน์เตอร์ 1 ในวงจรส่วนควบคุมภาครับข้อมูล ซึ่งนำมาผ่านอินเวอร์เตอร์เกต เพื่อเป็นสัญญาณในการเขียนข้อมูลลงในหน่วยความจำ

โดยทำงานที่ขอบหน้าของสัญญาณ ฉะนั้นเราจึงใช้สัญญาณ  $Q_0$  โดยตรงไม่ได้และสัญญาณอ่านข้อมูลจะกำหนดให้เป็นสัญญาณสูง ( ลอจิก "1" ) ตลอด บัฟเฟอร์เหล่านี้จะอินาเบิล ก็ต่อเมื่อมีการตรวจพบบิทเริ่มต้นและจะดีสเอเบิลเมื่อบันทึกข้อมูลลงหน่วยความจำครบ 16K แล้ว

สำหรับ ไอซีบัฟเฟอร์ 4 (U4) และบัฟเฟอร์ 5 (U3) จะทำหน้าที่ส่งแอดเดรสและสัญญาณอ่านเขียนข้อมูลให้หน่วยความจำ ในช่วงเวลาของการอ่านข้อมูลที่เก็บไว้ เพื่อทำการแสดงผลออกทางจอภาพ โดยแอดเดรสนี้มาจากสัญญาณเอาต์พุต  $Q_0 - Q_4$  ของไอซีเคาน์เตอร์เบอร์ 74LS161, สัญญาณเอาต์พุต  $Q_5 - Q_8$  ของไอซีเคาน์เตอร์เบอร์ 4040 ตัวที่ 1 และสัญญาณเอาต์พุต  $Q_1 - Q_7$  ตัวที่ 2 ในวงจรกำเนิดสัญญาณซิงค์และสัญญาณแบลลิ่ง โดยใช้เอาต์พุตของไอซีเคาน์เตอร์เบอร์ 74LS161 และไอซีเคาน์เตอร์เบอร์ 4040 ตัวที่ 1 (U3) เป็นสัญญาณแอดเดรส  $A_0 - A_{15}$  และใช้เอาต์พุตของไอซีเคาน์เตอร์เบอร์ 4040 ตัวที่ 2 (U4) เป็นสัญญาณแอดเดรส  $A_7 - A_{15}$  ส่วนสัญญาณอ่านข้อมูลจะนำสัญญาณ CCLK ในวงจรกำเนิดสัญญาณซิงค์ และสัญญาณแบลลิ่งที่ป้อนเข้าอินเวอร์เตอร์เกตมาใช้ และสัญญาณเขียนข้อมูล จะกำหนดให้เป็นสัญญาณสูง ( ลอจิก "1" ) ตลอด โดยบัฟเฟอร์เหล่านี้ จะอินาเบิล เมื่อทำการบันทึกข้อมูลลงหน่วยความจำครบ 16K แล้ว และยังไม่ตรวจพบบิทเริ่มต้นของข้อมูลภาพชุดใหม่

11. วงจรกำเนิดสัญญาณซิงค์และสัญญาณแบลลิ่ง



รูปที่ 3.13 แสดงบล็อกไดอะแกรมการทำงานของวงจร

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หน้าที่ของวงจรในส่วนนี้คือ การผลิตสัญญาณเชิงค้และสัญญาณแบลงกิ้งขึ้นตามข้อกำหนดที่ใช้กันแล้ว นำไปผสมกับสัญญาณภาพที่รับมาจากด้านส่งให้ได้เป็นสัญญาณภาพรวม เพื่อนำไปป้อนให้กับมอนิเตอร์หรือโทรทัศน์

จากรูปที่ 3.13 จะเห็นว่า ได้มีการแบ่งการทำงานของวงจรถ้าออกเป็นภาคต่างๆ ซึ่งการทำงานของแต่ละภาคมีดังต่อไปนี้


-ภาคออสซิลเลเตอร์

เป็นคริสตอลออสซิลเลเตอร์ ซึ่งทำหน้าที่ในการกำเนิดสัญญาณนาฬิกาหลักของวงจรที่ความถี่ 6MHz แล้ว นำความถี่นี้ ไปผ่านวงจรหาร 8 ให้เหลือเป็นความถี่ 750KHz แล้ว นำไปหาร 48 อีกครั้งหนึ่ง ซึ่งจะเหลือความถี่ 15,625 Hz โดยเราจะนำความถี่นี้ไปเป็นสัญญาณ Hsync ( Horizontal Sync ) และจากผลของการหารในภาคนี้เอง ก็จะได้สัญญาณ HBLNK ( Horizontal Blanking ) ด้วย

จากนั้นเราจะนำความถี่ 15,625Hz ไปหาร 312 ซึ่งจะได้ความถี่ประมาณ 50Hz โดยจะนำไปใช้เป็นสัญญาณ Vsync ( Vertical Sync ) ผลของการหารในภาคนี้ก็จะได้สัญญาณ VBLNK ( Vertical Blanking ) ด้วยเช่นกัน

รายละเอียดของการสร้าง Hsync และ HBLNK

จากที่กล่าวมาแล้วข้างต้น เราต้องสร้าง Hsync ที่ความถี่ 15,625Hz หรือทุกๆ 64 ไมโครวินาที และนาน 5 ไมโครวินาที ( ความกว้างของพัลส์ ) จากสัญญาณ CLK หาร 8 มาเป็นสัญญาณ CLK 750KHz หรือมีคาบเวลาเท่ากับ 1.333 ไมโครวินาที เพื่อให้ได้ Hsync กับ HBLNK จากวงจรดังรูปที่ 3.28 ซึ่งจัดเป็นวงจรหาร 48 ( 30H ) โดยนำ  $C_1$  และ  $C_2$  มาแอนดกัน และไปทำเป็นสัญญาณรีเซตไอซีเบอร์ 4040 ตัวที่ 1 (U3) ที่ต้องการลอจิก "1" ในการรีเซต เราจะให้ช่วงเวลาการแสดงผลภาพจาก CLK ลูทที่ 1 ถึง ลูทที่ 32 ของทุก ๆ Hsync 1 ลูท เวลาที่เหลือจะเป็นการแบลงค้ พิจารณาได้จากรูปที่ 3.14 ซึ่งแสดงค่าตามช่วงเวลาของมัน



รูปที่ 3.16 ไตอะแกรมเวลาของHsync

สำหรับ วงจรสร้างHsync จะใช้เกทต่อกันดังรูปที่ 3.28 เพื่อให้ได้สัญญาณHsync เป็นลอจิก "0" ไป 4 CCLK ( คือ  $4 \times 1.3 = 5.2$  ไมโครวินาที ) ซึ่งสามารถเขียนตามพีชคณิตบูลีนได้คือ  $Hsync = \overline{C_3} \cdot C_4 \cdot C_6$

ส่วนคล็อกลูกที่ 33 ถึง 48 จัดให้เป็นช่วงเวลาแบลงค์ โดยต่อตรงมาจากขา  $C_6$  ของไอซีเบอร์ 4040 ตัวที่ 1. แล้วไปเข้าที่อินพุทของแอนด์เกทเบอร์ 7410 และที่ขา  $C_6$  นี้ ยังให้สัญญาณLCLKกับไอซีเบอร์ 4040 ตัวที่ 2 (U4) ด้วย

รายละเอียดการสร้างVsyncและVBLNK

สัญญาณVsyncนี้ มีความถี่ 50Hz คาบเวลาเท่ากับ 20 มิลลิวินาทีและนานประมาณ 1 มิลลิวินาที จากรูปที่ จะเห็นว่าความถี่LCLK 15,625Hz เมื่อหารด้วย312 จะได้ความถี่ฟิลด์ประมาณ 50.08Hz ซึ่งใกล้เคียงกับค่ามาตรฐานและใช้ได้ ตัวหารนั้นจะใช้ไอซีเบอร์ 4040 ตัวที่ 2 โดยเลือกสัญญาณเอาต์พุทที่ได้มาต่อเข้าแอนด์เกท เพื่อให้ได้สัญญาณเวลาตามที่ต้องการ เรา


เอกสารนี้เป็นเอกสารของบริษัทฯ ห้ามมิให้ทำซ้ำหรือเผยแพร่โดยไม่ได้รับอนุญาต  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนที่เหลือจะต้องแปลงค่าไว้ใช้เป็นสัญญาณVBLNK เราสรุปการจัดสัญญาณต่างๆ เขียนเป็นพีชคณิตบูลีนได้ดังนี้

$$\text{RESET} = L_4 \cdot L_5 \cdot L_6 \cdot L_9$$

$$\text{VBLNK} = L_9$$

$$\text{Vsync} = L_5 \cdot \overline{L_6} \cdot L_9$$



รูปที่ 3.17 แสดงไทม์อะแกรมเวลาของVsync

จะสังเกตได้ว่า มีการจัดให้ทั้งHsyncและVsyncอยู่ในช่วงลอจิก "0" เพื่อความสะดวกในการจัดวงจรรวมสัญญาณ เพราะระดับของสัญญาณซิงค์ในสัญญาณภาพรวมทุกๆ ไป จะอยู่ในระดับแรงดัน 0 โวลต์ และจากการอินเวอร์สสัญญาณทั้งสองนี้ จะได้สัญญาณเป็น $\overline{\text{Hsync}}$ และ $\overline{\text{Vsync}}$

ดังนั้น ในขณะนี้เราได้สัญญาณต่างๆ ที่จะประกอบเป็นสัญญาณภาพรวมขาดแต่สัญญาณภาพเท่านั้นที่ต้องรับมาจากด้านส่ง และจากที่กล่าวมาทั้งหมดในการทำงานของวงจร เราสรุปที่มาของสัญญาณต่างๆ ได้ดังนี้

-สร้างDCCLK ความถี่ 6MHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

-นำDCLK มาหาร8 เป็นCCLK

-นำCCLK มาหาร48 เป็นLCLK และในวงจรหารนี้ได้จัดวงจรสำหรับ Hsyncชุดหนึ่ง ส่วนHBLNKได้โดยตรงจากขาเอาต์พุต $Q_0$  (  $C_0$  ) ของไอซีเบอร์ 4040 ตัวที่ 1

-นำLCLK มาหาร312 เป็นความถี่ฟิลด์( 50Hz ) ในวงจรหาร312นี้ ได้จัดวงจรไว้สำหรับ Vsync อีกเช่นกัน ส่วน VBLNKได้จากขาเอาต์พุต $Q_1$  (  $L_1$  ) ของไอซีเบอร์ 4040 ตัวที่ 2

นอกจากนี้ ไอซีเบอร์74i61, ไอซีเบอร์ 4040 ตัวที่ 1 และตัวที่ 2 ในวงจร ยังทำหน้าที่สร้างสัญญาณแอดเดรสในการอ่านข้อมูลที่เก็บไว้ในหน่วย ความจำทางด้านรับ

- ภาคแปลงกิ่ง

จะทำหน้าที่รวมสัญญาณ HBLNKและVBLNK เข้าด้วยกัน โดยกลับลอจิก ซึ่งอาศัยอินเวอร์ทเกต เพื่อให้สัญญาณแอดเดรสในลอจิก "0" และจะใช้ ดี-ฟลิป ฟลอปหนึ่งวงเวลาไป 2 CCLK ป้องกันไม่ให้ช่วงข้อมูลทางด้านขวาสุดของจอ ภาพหายไป ทำให้ได้ภาพกลางจอภาพพอดี ในรูปวงจรจะเรียกสัญญาณชุดนี้ว่า DSPEN( Display enable ) เพื่อความสะดวกในการอ้างถึง

## 12. วงจรแปลงข้อมูลดิจิทัลเป็นสัญญาณอนาล็อก

วงจรมีโดยทั่วไปเรียกว่า วงจรD/A Converter ในที่นี้จะใช้ในการ แปลงข้อมูลภาพดิจิทัลที่อ่านออกมาจากหน่วยความจำ เป็นสัญญาณภาพอนาล็อก วงจร D/A converter ที่นำมาใช้งานคือ วงจร R/2R SUMMING โดยมี ไอซีบัฟเฟอร์เบอร์ 74LS245 กั้นอยู่ระหว่างวงจรมีและหน่วยความจำ ช่วยขับ กระแสที่ได้จากขาข้อมูลของหน่วยความจำให้สูงขึ้น

## 13. วงจรสร้างสัญญาณภาพรวม

ในการเกิดภาพบนจอโทรทัศน์ได้นั้น นอกจากจะต้องมีสัญญาณภาพแล้ว ยังจำเป็นต้องมีสัญญาณซิงค์และสัญญาณแปลงกิ่งร่วมด้วย


เนื่องจากสัญญาณที่ได้จากวงจรมีเอ เป็นสัญญาณภาพเพียงอย่างเดียว ดังนั้นจึงต้องอาศัยวงจรมีทำการรวมสัญญาณภาพ, สัญญาณซิงค์และสัญญาณแปลง

กิ่ง เข้าด้วยกันให้เกิดเป็นสัญญาณภาพรวม ส่งเข้าเครื่องรับโทรทัศน์เพื่อแสดง การค้า  
ไม่ว่าคุณพิมพ์ได้มาก จาก ด้านล่าง ให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


## ผลภาพที่ได้รับมาจากด้านส่ง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
รูปที่ 3.19 วงจรแยกสัญญาณซิงค์  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และเผยแพร่ไปยังเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.20 วงจรยกระดับสัญญาณวิดีโอ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเพื่อการศึกษาเท่านั้น เมื่อผู้ใดเห็นนำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.21 วงจรแปลงสัญญาณแอนะล็อกเป็นข้อมูลดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้เผยแพร่ไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารรูปที่ 3.22 วงจรสร้างสัญญาณนาฬิกาความถี่ 2.5 MHz ซึ่งประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.23 วงจรแปลงข้อมูลดิจิทัลเป็นสัญญาณแอนะล็อก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับวิศวกรเท่านั้น มิใช่ผู้ขายให้ภายใต้เงื่อนไขใดๆ การนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาตถือว่าผิดกฎหมาย และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




เอกสารนี้เป็นเอกสารที่รูปที่ 3.24 วงจรควบคุมการสร้างแอดเดรสแนวโรวีซ์ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.25 วงจรควบคุมการสร้างแอดเดรสแนวคอลัมน์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.26 วงจรส่วนควบคุมภาคส่งข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในห้องสมุดเท่านั้น ไม่ควรนำออกไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.27 วงจรส่วนความคมภาครับข้อมูล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับงานวิจัยภายในเท่านั้น ไม่ให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.28 วงจรกำเนิดสัญญาณซิงค์และแบลงกิ้ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.29 วงจรสร้างสัญญาณนาฬิกาความถี่ 16kHz

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.30 วงจรสร้างสัญญาณภาพรวม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษานี้เท่านั้น มิใช่เพื่อเผยแพร่ให้ผู้อื่นนำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในบริษัท 3.31 วงจร Shift Register สำหรับการใช้งานทั่วไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



FROM 0 U1:8 FIG 22

FROM 0 U1:8 FIG 22

รูปที่ 3.32 วงจรบัฟเฟอร์ภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อผู้ผู้เห็นไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 4

### การทดลองและผลการทดลอง

เนื่องจาก วงจรที่สร้างทำหน้าที่ในการส่งข้อมูลเสียงและภาพ โดยทำการมัลติเพล็กซ์ข้อมูลทั้งสองนี้แบบทีดีเอ็ม ดังนั้นการทดลอง จึงแบ่งเป็นสองส่วนคือ

#### - การทดลองในส่วนของเสียง

จะใช้วิธีการเปรียบเทียบรูปคลื่นสัญญาณที่กำเนิดจากฟังก์ชันเจนเนอเรเตอร์ก่อนการส่งและที่รับได้ โดยวงจรรับข้อมูลเสียงดิจิตอลว่ามีความผิดเพี้ยนของรูปคลื่นไปอย่างไรบ้าง ในที่นี้เราใช้สัญญาณทดสอบรูปไซน์ความถี่ 3 kHz, 3 V<sub>pp</sub> ซึ่งอยู่ในช่วงความถี่เสียง

#### - ผลการทดลอง

เมื่อทำการเปรียบเทียบสัญญาณทดสอบรูปไซน์ทั้งสอง จะเห็นว่าสัญญาณที่ได้จากเอาต์พุตของวงจรรับข้อมูลเสียงดิจิตอล จะมีความใกล้เคียงกันกับสัญญาณที่ได้ฟังก์ชันเจนเนอเรเตอร์พอสมควร แต่อย่างไรก็ดี สัญญาณยังมีความผิดเพี้ยนอยู่บ้างที่ปลายยอดของสัญญาณรูปไซน์

#### - การทดลองในส่วนของภาพ


ในการทดลอง จะใช้สัญญาณทดสอบภาพรูปบาร์ จากวงจรแพทเทอร์นเจนเนอเรเตอร์ที่สร้างขึ้นจากไอซีกำเนิดสัญญาณภาพเบอร์ ZNA 234 เป็นสัญญาณภาพอินพุตและทำการเปรียบเทียบสัญญาณทดสอบภาพรูปบาร์จากแพทเทอร์นเจนเนอเรเตอร์ก่อนการส่งกับที่รับได้โดยวงจรรับข้อมูลภาพดิจิตอลว่า มีความแตกต่างหรือผิดเพี้ยนไปอย่างไร

#### - ผลการทดลอง


เมื่อทำการเปรียบเทียบสัญญาณภาพรูปบาร์ทั้งสอง จะเห็นว่า สัญญาณภาพที่ได้จากแพทเทอร์นเจนเนอเรเตอร์นั้น ภาพรูปบาร์จะมีการไล่ระดับโทนสีและความคมชัดอยู่ในเกณฑ์ดี ส่วนสัญญาณภาพที่รับได้ ที่วงจรรับข้อมูลภาพดิจิตอลนั้น ที่ระดับความเข้มสีเทาสูงๆ จะไม่สามารถแยกแยะได้ และความ

#### คมชัดของภาพลดลง

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของงานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.1 สัญญาณทดสอบรูปไซน์ที่ได้จากฟังก์ชันเจนเนอเรเตอร์ก่อนทำการส่ง (รูปบน) และสัญญาณเอาต์พุตที่ได้จากการเข้ารหัสดิจิตอล (รูปล่าง)




รูปที่ 4.2 สัญญาณทดสอบรูปไซน์ที่ได้จากฟังก์ชันเจนเนอเรเตอร์ (รูปบน) และสัญญาณทดสอบรูปไซน์ที่ได้จากเอาต์พุตวงจรรับข้อมูลเสียงดิจิตอล (รูปล่าง)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.3 สัญญาณทดสอบภาพรูปบาร์ที่ได้จากแพทเทอร์นแจนเนอเรเตอร์ก่อนทำการส่ง



รูปที่ 4.4 สัญญาณทดสอบภาพรูปบาร์ที่รับได้จากวงจรรับข้อมูลภาพดิจิทัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### สรุปผลการทดลองและแนวทางการพัฒนา

จากผลการทดลอง เราจะพบว่า สัญญาณทดสอบรูปชายที่มีความถี่ในช่วงความถี่เสียง และสัญญาณทดสอบภาพรูปบาร์ที่ได้จากเอาท์พุทของวงจรภาครับ มีความผิดเพี้ยนของสัญญาณไปจากสัญญาณต้นกำเนิด

โดยสัญญาณทดสอบรูปชายที่มีความถี่ในช่วงสัญญาณเสียง จะมีความผิดเพี้ยนที่ปลายยอดของสัญญาณ ซึ่งเป็นผลของการเกิดโอเวอร์โพลิตทางความถี่จากการแปลงข้อมูลดิจิทัลกลับคืนมาเป็นสัญญาณอนาล็อก

ส่วนสัญญาณทดสอบภาพรูปบาร์ จะมีความคมชัดของภาพรูปบาร์น้อยลง โดยเฉพาะที่ระดับความเข้มสีเทาสูงๆ ไม่สามารถแยกแยะระดับได้ ซึ่งก็เป็นผลเนื่องมาจาก วงจรแปลงสัญญาณอนาล็อกเป็นข้อมูลดิจิทัล มีความสามารถในการแปลงข้อมูลดิจิทัลให้อยู่ในระดับสัญญาณสีเทา ( Gray scale ) ได้เพียง 64 ระดับ อีกทั้งสัญญาณภาพที่นำมาแสดงผล มีจำนวนองค์ประกอบภาพค่อนข้างน้อยคือ มีเพียง 128 จุด X 128 เส้น

ด้วยเหตุที่ ระบบการส่งข้อมูลเสียงและภาพดิจิทัลที่สร้างนี้ พยายามที่ลดอัตราการส่งข้อมูลที่ถูกลดเพี้ยน ผ่านออกไปในสายนำสัญญาณ ให้มีค่าต่ำ เพื่อให้สามารถส่งข้อมูลผ่านสายนำสัญญาณทั่วไปได้ในระยะทางไกลกว่าการส่งข้อมูลด้วยความเร็วสูง โดยลดอัตราการส่งข้อมูลเสียงและอัตราการส่งข้อมูลภาพดิจิทัลให้ต่ำลง ด้วยวิธีการลดจำนวนข้อมูลเสียงและข้อมูลภาพให้น้อยลง จึงทำให้คุณภาพ และความชัดเจนของสัญญาณลดลงด้วย แต่อย่างไรก็ตาม สามารถใช้ในการสื่อสารทั่วไป ที่ไม่เน้นความสำคัญในเรื่องนี้มากนักได้

#### - แนวทางในการพัฒนา

ส่วนที่ควรพัฒนาและปรับปรุงคือ

1. ควรนำไมโครโปรเซสเซอร์ มาใช้ในการควบคุมระบบ เพื่อลดอุปกรณ์อิเล็กทรอนิกส์ในวงจร และดึงกระแสที่ค่อนข้างสูง รวมทั้งสะดวกในการแก้ไขปรับปรุง

2. ควรนำหลักการเข้ารหัสข้อมูลที่เหมาะสม หรือการแทรกไทม์มิงบิต เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น เมื่อผู้ญาติเห็นมาใช้ประโยชน์ด้านการศึกษาไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มาใช้ เพื่อให้ข้อมูลที่ส่งออกมีข่าวสารนาฬิกาที่เพียงพอ ง่ายในการกู้สัญญาณนาฬิกา

3. ควรมีส่วนที่ทำหน้าที่ในการตรวจจับและแก้ไขความผิดพลาดของข้อมูล เพื่อให้ข้อมูลที่รับได้ทางด้านรับมีความน่าเชื่อถือ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



ภาคผนวก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC3417, MC3517 MC3418, MC3518

## Specifications and Applications Information.

### CONTINUOUSLY VARIABLE SLOPE DELTA MODULATOR/DEMODULATOR

Providing a simplified approach to digital speech encoding/decoding, the MC3517/18 series of CVSDs is designed for military secure communication and commercial telephone applications. A single IC provides both encoding and decoding functions.

- Encode and Decode Functions on the Same Chip with a Digital Input for Selection
- Utilization of Compatible I<sup>2</sup>L — Linear Bipolar Technology
- CMOS Compatible Digital Output
- Digital Input Threshold Selectable (V<sub>CC</sub>/2 reference provided on chip)
- MC3417/MC3517 has a 3-Bit Algorithm (General Communications)
- MC3418/MC3518 has a 4-Bit Algorithm (Commercial Telephone)

### CONTINUOUSLY VARIABLE SLOPE DELTA MODULATOR/DEMODULATOR

LASER-TRIMMED INTEGRATED CIRCUIT



L SUFFIX  
CERAMIC PACKAGE  
CASE 620-10




P SUFFIX  
PLASTIC PACKAGE  
CASE 5-8-08




DW SUFFIX  
PLASTIC PACKAGE  
CASE 751G-01  
SO-16L

### PIN CONNECTIONS



### CVSD BLOCK DIAGRAM



### ORDERING INFORMATION

Device	Package	Temperature Range
MC3417L	Ceramic DIP	0°C to -70°C
MC3418DW	Plastic SOIC	0°C to -70°C
MC3418L	Ceramic DIP	0°C to -70°C
MC3418P	Plastic DIP	0°C to -70°C
MC3517L	Ceramic DIP	-55°C to -125°C
MC3518L	Ceramic DIP	-55°C to -125°C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC3417, MC3418, MC3517, MC3518

## MAXIMUM RATINGS

(All voltages referenced to V<sub>EE</sub>. T<sub>A</sub> = 25°C unless otherwise noted.)

Rating	Symbol	Value	Unit
Power Supply Voltage	V <sub>CC</sub>	-0.4 to +18	Vdc
Differential Analog Input Voltage	V <sub>ID</sub>	±5.0	Vdc
Digital Threshold Voltage	V <sub>TH</sub>	-0.4 to V <sub>CC</sub>	Vdc
Logic Input Voltage (Clock, Digital Data, Encoder/Decoder)	V <sub>Logic</sub>	-0.4 to +18	Vdc
Coincidence Output Voltage	V <sub>O(Con)</sub>	-0.4 to +18	Vdc
Syllabic Filter Input Voltage	V <sub>I(Svl)</sub>	-0.4 to V <sub>CC</sub>	Vdc
Gain Control Input Voltage	V <sub>I(GC)</sub>	-0.4 to V <sub>CC</sub>	Vdc
Reference Input Voltage	V <sub>I(Ref)</sub>	V <sub>CC</sub> /2 - 1.0 to V <sub>CC</sub>	Vdc
V <sub>CC</sub> /2 Output Current	I <sub>Ref</sub>	-25	mA

## ELECTRICAL CHARACTERISTICS

(V<sub>CC</sub> = 12 V, V<sub>EE</sub> = Gnd, T<sub>A</sub> = 0°C to +70°C for MC3417/18, T<sub>A</sub> = -55°C to +125°C for MC3517/18 unless otherwise noted.)

Characteristic	Symbol	MC3417/MC3517			MC3418/MC3518			Unit
		Min	Typ	Max	Min	Typ	Max	
Power Supply Voltage Range (Figure 1)	V <sub>CCR</sub>	4.75	12	16.5	4.75	12	16.5	Vdc
Power Supply Current (Figure 1) (Idle Channel) V <sub>CC</sub> = 5.0 V V <sub>CC</sub> = 15 V	I <sub>CC</sub>	-	3.7 5.0	5.0 10	-	3.7 6.0	5.0 10	mA
Clock Rate	SR	-	16 k	-	-	32 k	-	Samples/s
Gain Control Current Range (Figure 2)	I <sub>GCR</sub>	0.001	-	3.0	0.001	-	3.0	mA
Analog Comparator Input Range (Pins 1 and 2) (4.75 V ≤ V <sub>CC</sub> ≤ 16.5 V)	V <sub>I</sub>	±3	-	V <sub>CC</sub> - 1.3	±3	-	V <sub>CC</sub> - 1.3	Vdc
Analog Output Range (Pin 7) (4.75 V ≤ V <sub>CC</sub> ≤ 16.5 V, I <sub>O</sub> = ±5.0 mA)	V <sub>O</sub>	±3	-	V <sub>CC</sub> - 1.3	±3	-	V <sub>CC</sub> - 1.3	Vdc
Input Bias Currents (Figure 3) (Comparator in Active Region) Analog Input (I <sub>11</sub> ) Analog Feedback (I <sub>12</sub> ) Syllabic Filter Input (I <sub>13</sub> ) Reference Input (I <sub>15</sub> )	I <sub>IB</sub>	-	0.5 0.5 0.06	1.5 1.5 0.5	-	0.25 0.25 0.06	1.0 1.0 0.3	μA
Input Offset Current (Comparator in Active Region) Analog Input/Analog Feedback I <sub>11</sub> -I <sub>12</sub> - Figure 3 Integrator Amplifier I <sub>15</sub> -I <sub>16</sub> - Figure 4	I <sub>IO</sub>	-	0.15	0.6	-	0.05	0.4	μA
Input Offset Voltage V/I Converter (Pins 3 and 4) - Figure 5	V <sub>IO</sub>	-	2.0	6.0	-	2.0	6.0	mV
Transconductance V/I Converter, 0 to 3.0 mA Integrator Amplifier, 0 to -5.0 mA Load	gm	0.1 1.0	0.3 1.0	- -	0.1 1.0	0.3 1.0	- -	mA/mV
Propagation Delay Times (Note 1) Clock Trigger to Digital Output I <sub>CL</sub> = 25 pF to Gnd Clock Trigger to Coincidence Output I <sub>CL</sub> = 25 pF to Gnd I <sub>RL</sub> = 4 kΩ to V <sub>CC</sub>	t <sub>PLH</sub> t <sub>PWL</sub> t <sub>PLH</sub> t <sub>PWL</sub>	- - - -	1.0 0.8 1.0 0.8	2.5 2.5 3.0 2.0	- - - -	1.0 0.8 1.0 0.8	2.5 2.5 3.0 2.0	ns
Coincidence Output Voltage - Low Logic State I <sub>O(Con)</sub> = 3.0 mA	V <sub>O(Con)</sub>	-	0.12	0.25	-	0.12	0.25	Vdc
Coincidence Output Leakage Current - High Logic State V <sub>OH</sub> = 15.0 V, 0°C ≤ T <sub>A</sub> ≤ 70°C	I <sub>O(Con)</sub>	-	0.01	0.5	-	0.01	0.5	μA

NOTE 1. All propagation delay times measured 50% to 50% from the negative going (from V<sub>CC</sub> to -0.4 V) edge of the clock.

MOTOROLA LINEAR/INTERFACE DEVICES

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC3417, MC3418, MC3517, MC3518

## ELECTRICAL CHARACTERISTICS (continued)

Characteristic	Symbol	MC3417/MC3517			MC3418/MC3518			Unit
		Min	Typ	Max	Min	Typ	Max	
Applied Digital Threshold Voltage Range (Pin 12)	$V_{TH}$	+1.2	-	$V_{CC} - 2.0$	+1.2	-	$V_{CC} - 2.0$	Vdc
Digital Threshold Input Current ( $11.2\text{ V} < V_{IH} < V_{CC} - 2.0\text{ V}$ ) ( $V_{IL}$ applied to Pins 13, 14 and 15) ( $V_{IH}$ applied to Pins 13, 14 and 15)	$I_{I(th)}$	-	-	5.0 -50	-	-	5.0 -50	$\mu\text{A}$
Maximum Integrator Amplifier Output Current	$I_O$	$\pm 5.0$	-	-	$\pm 5.0$	-	-	mA
$V_{CC}/2$ Generator Maximum Output Current (Source only)	$I_{Ref}$	$\pm 10$	-	-	$\pm 10$	-	-	mA
$V_{CC}/2$ Generator Output Impedance ( $\pm 10$ to $-10\text{ mA}$ )	$r_{Ref}$	-	3.0	6.0	-	3.0	6.0	$\Omega$
$V_{CC}/2$ Generator Tolerance (4.75 V $< V_{CC} < 16.5\text{ V}$ )	$\epsilon_r$	-	-	$\pm 3.5$	-	-	$\pm 3.5$	%
Logic Input Voltage (Pins 13, 14 and 15) Low Logic State High Logic State	$V_{IL}$ $V_{IH}$	Gnd $V_{th} + 0.4$	-	$V_{th} - 0.4$ 18.0	Gnd $V_{th} + 0.4$	-	$V_{th} - 0.4$ 18.0	Vdc
Dynamic Total Loop Offset Voltage (Note 2) - Figures 3, 4 and 5 $I_{GC} = 12.0\ \mu\text{A}$ , $V_{CC} = 12\text{ V}$ $T_A = 25^\circ\text{C}$ $0^\circ\text{C} < T_A < -70^\circ\text{C}$ MC3417/18 $-55^\circ\text{C} < T_A < -125^\circ\text{C}$ MC3517/18 $I_{GC} = 33.0\ \mu\text{A}$ , $V_{CC} = 12\text{ V}$ $T_A = 25^\circ\text{C}$ $0^\circ\text{C} < T_A < -70^\circ\text{C}$ MC3417/18 $-55^\circ\text{C} < T_A < -125^\circ\text{C}$ MC3517/18 $I_{GC} = 12.0\ \mu\text{A}$ , $V_{CC} = 5.0\text{ V}$ $T_A = 25^\circ\text{C}$ $0^\circ\text{C} < T_A < -70^\circ\text{C}$ MC3417/18 $-55^\circ\text{C} < T_A < -125^\circ\text{C}$ MC3517/18 $I_{GC} = 33.0\ \mu\text{A}$ , $V_{CC} = 5.0\text{ V}$ $T_A = 25^\circ\text{C}$ $0^\circ\text{C} < T_A < -70^\circ\text{C}$ MC3417/18 $-55^\circ\text{C} < T_A < -125^\circ\text{C}$ MC3517/18	$\Delta V_{Offset}$	-	-	-	-	-	-	mV
Digital Output Voltage ( $I_{OL} = 3.8\text{ mA}$ ) ( $I_{OH} = -0.35\text{ mA}$ )	$V_{OL}$ $V_{OH}$	-	0.1	0.4	-	0.1	0.4	Vdc
Syllabic Filter Applied Voltage (Pin 3) (Figure 2)	$V_{I(SV)}$	-3.2	-	$V_{CC}$	-3.2	-	$V_{CC}$	Vdc
Integrating Current (Figure 2) $I_{GC} = 12.0\ \mu\text{A}$ $I_{GC} = 1.5\text{ mA}$ $I_{GC} = 3.0\text{ mA}$	$I_{Int}$	3.0 1.45 2.75	10 1.50 3.0	12 1.55 3.25	3.0 1.45 2.75	10 1.50 3.0	12 1.55 3.25	$\mu\text{A}$ mA mA
Dynamic Integrating Current Match ( $I_{GC} = 1.5\text{ mA}$ ) Figure 6	$V_{OI(Ave)}$	-	100	250	-	100	250	mV
Input Current - High Logic State ( $V_{IH} = 18\text{ V}$ ) Digital Data Input Clock Input Encode/Decode Input	$I_{IH}$	-	-	-5.0 -5.0 -5.0	-	-	-5.0 -5.0 -5.0	$\mu\text{A}$
Input Current - Low Logic State ( $V_{IL} = 0\text{ V}$ ) Digital Data Input Clock Input Encode/Decode Input Clock Input, $V_{IL} = 0.4\text{ V}$	$I_{IL}$	-	-	-10 -360 -36 -72	-	-	-10 -360 -36 -72	$\mu\text{A}$

NOTE 2. Dynamic total loop offset ( $\Delta V_{Offset}$ ) equals  $V_{IO}$  (comparator) (Figure 3) minus  $V_{IOX}$  (Figure 5). The input offset voltages of the analog comparator and of the integrator amplifier include the effects of input offset current through the input resistors. The slope polarity switch current mismatch appears as an average voltage across the 10 k $\Omega$  integrator resistor. For the MC3417/MC3517 the clock frequency is 16.0 kHz. For the MC3418/MC3518, the clock frequency is 32.0 kHz. Idle channel performance is guaranteed if this dynamic total loop offset is less than one-half of the change in integrator output voltage during one clock cycle (ramp step size). Laser trimming is used to insure good idle channel performance.

FIGURE 12 – CVSD WAVEFORMS





FIGURE 13 – BLOCK DIAGRAM OF THE CVSD DECODER



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

TYPICAL PERFORMANCE CURVES

FIGURE 7 - TYPICAL  $I_{int}$  versus  $I_{GC}$  (Mean  $\pm 2\sigma$ )




FIGURE 8 - NORMALIZED DYNAMIC INTEGRATING CURRENT MATCH versus  $V_{CC}$




FIGURE 9 - NORMALIZED DYNAMIC INTEGRATING CURRENT MATCH versus CLOCK FREQUENCY




FIGURE 10 - DYNAMIC TOTAL LOOP OFFSET versus CLOCK FREQUENCY





FIGURE 11 - BLOCK DIAGRAM OF THE CVSD ENCODER



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# MC3417, MC3418, MC3517, MC3518

## DEFINITIONS AND FUNCTION OF PINS

### Pin 1 — Analog Input

This is the analog comparator inverting input where the voice signal is applied. It may be ac or dc coupled depending on the application. If the voice signal is to be level shifted to the internal reference voltage, then a bias resistor between pins 1 and 10 is used. The resistor is used to establish the reference as the new dc average of the ac coupled signal. The analog comparator was designed for low hysteresis (typically less than 0.1 mV) and high gain (typically 70 dB).

### Pin 2 — Analog Feedback

This is the non-inverting input to the analog signal comparator within the IC. In an encoder application it should be connected to the analog output of the encoder circuit. This may be pin 7 or a low pass filter output connected to pin 7. In a decode circuit pin 2 is not used and may be tied to  $V_{CC}/2$  on pin 10, ground or left open.

The analog input comparator has bias currents of 1.5  $\mu\text{A}$  max, thus the driving impedances of pins 1 and 2 should be equal to avoid disturbing the idle channel characteristics of the encoder.

### Pin 3 — Syllabic Filter

This is the point at which the syllabic filter voltage is returned to the IC in order to control the integrator step size. It is an NPN input to an op amp. The syllabic filter consists of an RC network between pins 11 and 3. Typical time constant values of 5 ms to 50 ms are used in voice codecs.

### Pin 4 — Gain Control Input

The syllabic filter voltage appears across  $C_S$  of the syllabic filter and is the voltage between  $V_{CC}$  and pin 3. The active voltage-to-current (V-I) converter drives pin 4 to the same voltage at a slew rate of typically 0.5 V/ $\mu\text{s}$ . Thus the current injected into pin 4 ( $I_{GC}$ ) is the syllabic filter voltage divided by the  $R_V$  resistance. Figure 6 shows the relationship between  $I_{GC}$  (x-axis) and the integrating current,  $I_{int}$  (y-axis). The discrepancy, which is most significant at very low currents, is due to circuitry within the slope polarity switch which enables trimming to a low total loop offset. The  $R_V$  resistor is then varied to adjust the loop gain of the codec, but should be no larger than 5.0 k $\Omega$  to maintain stability.

### Pin 5 — Reference Input

This pin is the non-inverting input of the integrator amplifier. It is used to reference the dc level of the output signal. In an encoder circuit it must reference the same voltage as pin 1 and is tied to pin 10.

### Pin 6 — Filter Input

This inverting op amp output is used to connect the integrator external components. The integrating current

( $I_{int}$ ) flows into pin 6 when the analog input (pin 1) is high with respect to the analog feedback (pin 2) in the encode mode or when the digital data input (pin 13) is high in the decode mode. For the opposite states,  $I_{int}$  flows out of pin 6. Single integration systems require a capacitor and resistor between pins 6 and 7. Multipole configurations will have different circuitry. The resistance between pins 6 and 7 should always be between 8 k $\Omega$  and 13 k $\Omega$  to maintain good idle channel characteristics.

### Pin 7 — Analog Output

This is the integrator op amp output. It is capable of driving a 600-ohm load referenced to  $V_{CC}/2$  to +6 dBm and can otherwise be treated as an op amp output. Pins 5, 6, and 7 provide full access to the integrator op amp for designing integration filter networks. The slew rate of the internally compensated integrator op amp is typically 0.5 V/ $\mu\text{s}$ . Pin 7 output is current limited for both polarities of current flow at typically 30 mA.

### Pin 8 — VEE

The circuit is designed to work in either single or dual power supply applications. Pin 8 is always connected to the most negative supply.

### Pin 9 — Digital Output

The digital output provides the results of the delta modulator's conversion. It swings between  $V_{CC}$  and  $V_{EE}$  and is CMOS or TTL compatible. Pin 9 is inverting with respect to pin 1 and non-inverting with respect to pin 2. It is clocked on the falling edge of pin 14. The typical 10% to 90% rise and fall times are 250 ns and 50 ns respectively for  $V_{CC} = 12\text{ V}$  and  $C_L = 25\text{ pF}$  to ground.

### Pin 10 — $V_{CC}/2$ Output

An internal low impedance mid-supply reference is provided for use of the MC3417/18 in single supply applications. The internal regulator is a current source and must be loaded with a resistor to insure its sinking capability. If a +6 dBm signal is expected across a 600-ohm output bias resistor, then pin 10 must sink 2.2 V/600  $\Omega = 3.66\text{ mA}$ . This is only possible if pin 10 sources 3.66 mA into a resistor normally and will source only the difference under peak load. The reference load resistor is chosen accordingly. A 0.1  $\mu\text{F}$  bypass capacitor from pin 10 to  $V_{EE}$  is also recommended. The  $V_{CC}/2$  reference is capable of sourcing 10 mA and can be used as a reference elsewhere in the system circuitry.

### Pin 11 — Coincidence Output

The duty cycle of this pin is proportional to the voltage across  $C_S$ . The coincidence output will be low whenever the content of the internal shift register is all 1s or all 0s. In the MC3417 the register is 3 bits long

DEFINITIONS AND FUNCTIONS OF PINS (continued)

while the MC3418 contains a 4 bit register. Pin 11 is an open collector of an NPN device and requires a pull-up resistor. If the syllabic filter is to have equal charge and discharge time constants, the value of  $R_p$  should be much less than  $R_S$ . In systems requiring different charge and discharge constants, the charging constant is  $R_S C_S$  while the decaying constant is  $(R_S + R_p) C_S$ . Thus longer decays are easily achievable. The NPN device should not be required to sink more than 3 mA in any configuration. The typical 10% to 90% rise and fall times are 200 ns and 100 ns respectively for  $R_L = 4 \text{ k}\Omega$  to +12 V and  $C_L = 25 \text{ pF}$  to ground.

Pin 12 - Digital Threshold

This input sets the switching threshold for pins 13, 14, and 15. It is intended to aid in interfacing different logic families without external parts. Often it is connected to the  $V_{CC}/2$  reference for CMOS interface or can be biased two diode drops above  $V_{EE}$  for TTL interface.

Pin 13 - Digital Data Input

In a decode application, the digital data stream is applied to pin 13. In an encoder it may be unused or may be used to transmit signaling message under the control of pin 15. It is an inverting input with respect to pin 9. When pins 9 and 13 are connected, a toggle flip-flop is formed and a forced idle channel pattern

can be transmitted. The digital data input level should be maintained for 0.5  $\mu\text{s}$  before and after the clock trigger for proper clocking.

Pin 14 - Clock Input

The clock input determines the data rate of the codec circuit. A 32K bit rate requires a 32 kHz clock. The switching threshold of the clock input is set by pin 12. The shift register circuit toggles on the falling edge of the clock input. The minimum width for a positive-going pulse on the clock input is 300 ns, whereas for a negative-going pulse, it is 900 ns.

Pin 15 - Encode/Decode

This pin controls the connection of the analog input comparator and the digital input comparator to the internal shift register. If high, the result of the analog comparison will be clocked into the register on the falling edge at pin 14. If low, the digital input state will be entered. This allows use of the IC as an encoder/decoder or simplex codec without external parts. Furthermore, it allows non-voice patterns to be forced onto the transmission line through pin 13 in an encoder.

Pin 16 - V<sub>CC</sub>

The power supply range is from 4.75 to 16.5 volts between pin  $V_{CC}$  and  $V_{EE}$ .

FIGURE 1 - POWER SUPPLY CURRENT






FIGURE 2 - I<sub>CCR</sub>, GAIN CONTROL RANGE and I<sub>Int</sub> - INTEGRATING CURRENT



MC3417, MC3418, MC3517, MC3518



MOTOROLA LINEAR/INTERFACE DEVICES

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MOTOROLA  
SEMICONDUCTOR  
TECHNICAL DATA

## Low Noise, JFET Input Operational Amplifiers

These low noise JFET input operational amplifiers combine two state-of-the-art bipolar technologies on a single monolithic integrated circuit. Each internally compensated operational amplifier has well matched high voltage JFET input devices for low input offset voltage. The BIFET technology provides wide bandwidths and fast slew rates with low input bias currents, input offset currents, and supply currents. Moreover, the devices exhibit low noise and low harmonic distortion making them ideal for use in high fidelity audio amplifier applications. These devices are available in single, dual and quad operational amplifiers which are pin-compatible with the industry standard MC1741, MC1458, and the LM324/LM324 bipolar products.

- Low Input Noise Voltage: 18 nV/√Hz Typ
- Low Harmonic Distortion: 0.01% Typ
- Low Input Bias and Offset Currents
- High Input Impedance: 10<sup>12</sup> Ω Typ
- High Slew Rate: 13 V/μs Typ
- Wide Gain Bandwidth: 4.0 MHz Typ
- Low Supply Current: 1.4 mA per Amp

### ORDERING INFORMATION

Op Amp Function	Device	Temperature Range	Package
Single	TL071ACD, CD	0° to +70°C	SO-8
	TL071ACJG, CJG		Ceramic DIP
	TL071ACP, CP		Plastic DIP
Dual	TL072ACD, CD	0° to +70°C	SO-8
	TL072ACJG, CJG		Ceramic DIP
	TL072ACP, CP		Plastic DIP
Quad	TL074ACJ, CJ	0° to +70°C	Ceramic DIP
	TL074ACN, CN		Plastic DIP

MOTOROLA LINEAR/INTERFACE ICs DEVICE DATA

TL071  
TL072  
TL074

LOW NOISE, JFET INPUT  
OPERATIONAL AMPLIFIERS

SILICON MONOLITH  
INTEGRATED CIRCUIT



P SUFFIX  
PLASTIC PACKAGE  
CASE 626





JG SUFFIX  
CERAMIC PACKAGE  
CASE 693



D SUFFIX  
PLASTIC PACKAGE  
CASE 751  
(SO-8)

### PIN CONNECTIONS




N SUFFIX  
PLASTIC PACKAGE  
CASE 646  
(TL074 Only)



J SUFFIX  
CERAMIC PACKAGE  
CASE 632  
(TL074 Only)

### PIN CONNECTIONS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# TL071, TL072, TL074

## MAXIMUM RATINGS

Rating	Symbol	TL07_C TL07_AC	Unit
Supply Voltage	$V_{CC}$ $V_{EE}$	+18 -18	V
Differential Input Voltage	$V_{ID}$	$\pm 30$	V
Input Voltage Range (Note 1)	$V_{IDR}$	$\pm 15$	V
Output Short Circuit Duration (Note 2)	$I_{SC}$	Continuous	
Power Dissipation			
Plastic Package (N, P)	$P_D$	680	mW
Derate above $T_A = +47^\circ\text{C}$	$1/\theta_{JA}$	10	mW/°C
Ceramic Package (J, JG)	$P_D$	680	mW
Derate above $T_A = +82^\circ\text{C}$	$1/\theta_{JA}$	10	mW/°C
Operating Ambient Temperature Range	$T_A$	0 to +70	°C
Storage Temperature Range	$T_{stg}$	-65 to +150	°C

- NOTES: 1. The magnitude of the input voltage must not exceed the magnitude of the supply voltage or 15 V, whichever is less.  
2. The output may be shorted to ground or either supply. Temperature and/or supply voltages must be limited to ensure that power dissipation ratings are not exceeded.

## ELECTRICAL CHARACTERISTICS ( $V_{CC} = +15\text{ V}$ , $V_{EE} = -15\text{ V}$ , $T_A = T_{high}$ to $T_{low}$ (Note 3))

Characteristics	Symbol	TL07_C TL07_AC			Unit
		Min	Typ	Max	
Input Offset Voltage ( $R_S \leq 10\text{ k}$ , $V_{CM} = 0$ ) TL071, TL072 TL074 TL07_A	$V_{IO}$	—	—	13 13 7.5	mV
Input Offset Current ( $V_{CM} = 0$ ) (Note 4) TL07_— TL07_A	$I_{IO}$	—	—	2.0 2.0	nA
Input Bias Current ( $V_{CM} = 0$ ) (Note 4) TL07_— TL07_A	$I_{IB}$	—	—	7.0 7.0	nA
Large-Signal Voltage Gain ( $V_O = \pm 10\text{ V}$ , $R_L \geq 2.0\text{ k}$ ) TL07_— TL07_A	$A_{VOL}$	15 25	—	—	V/mV
Output Voltage Swing (Peak-to-Peak) ( $R_L \geq 10\text{ k}$ ) ( $R_L \geq 2.0\text{ k}$ )	$V_O$	24 20	—	—	V

NOTES: (continued)

3.  $T_{low} = 0^\circ\text{C}$  for TL071C, TL071AC  
TL072C, TL072AC  
TL074C, TL074AC  
 $T_{high} = -70^\circ\text{C}$  for TL071C, TL071AC  
TL072C, TL072AC  
TL074C, TL074AC
4. Input Bias currents of JFET input op amps approximately double for every  $10^\circ\text{C}$  rise in Junction Temperature as shown in Figure 3. To maintain Junction Temperature as close to Ambient Temperature as possible, pulse techniques must be used during testing.

## TEST CIRCUITS

Figure 1. Unity Gain Voltage Follower





Figure 2. Inverting Gain of 10 Amplifier



MOTOROLA LINEAR/INTERFACE ICs DEVICE DATA

# TL071, TL072, TL074

Representative Circuit Schematic  
(Each Amplifier)




Figure 14. Audio Tone Control Amplifier





Figure 15. High Q Notch Filter



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# TL071, TL072, TL074

ELECTRICAL CHARACTERISTICS ( $V_{CC} = +15\text{ V}$ ,  $V_{EE} = -15\text{ V}$ ,  $T_A = 25^\circ\text{C}$ , unless otherwise noted.)

Characteristics	Symbol	TL07_C TL07_AC			Unit
		Min	Typ	Max	
Input Offset Voltage ( $R_S \leq 10\text{ k}$ , $V_{CM} = 0$ ) TL071, TL072 TL074 TL07_A	$V_{IO}$	—	3.0	10	mV
Average Temperature Coefficient of Input Offset Voltage $R_S = 50\ \Omega$ , $T_A = T_{low}$ to $T_{high}$ (Note 3)	$\Delta V_{IO}/\Delta T$	—	10	—	$\mu\text{V}/^\circ\text{C}$
Input Offset Current ( $V_{CM} = 0$ ) (Note 4) TL07_— TL07_A	$I_{IO}$	—	5.0	50	$\mu\text{A}$
Input Bias Current ( $V_{CM} = 0$ ) (Note 4) TL07_— TL07_A	$I_{IB}$	—	30	200	$\mu\text{A}$
Input Resistance	$r_i$	—	$10^{12}$	—	$\Omega$
Common Mode Input Voltage Range TL07_— TL07_A	$V_{ICR}$	$\pm 10$ $\pm 11$	-15, -12	—	V
Large-Signal Voltage Gain ( $V_O = \pm 10\text{ V}$ , $R_L \geq 2.0\text{ k}$ ) TL07_— TL07_A	$A_{VOL}$	25 50	150 150	—	V/mV
Output Voltage Swing (Peak-to-Peak) ( $R_L = 10\text{ k}$ )	$V_O$	24	28	—	V
Common Mode Rejection Ratio ( $R_S \leq 10\text{ k}$ ) TL07_— TL07_A	CMRR	70 80	100 100	—	dB
Supply Voltage Rejection Ratio ( $R_S \leq 10\text{ k}$ ) TL07_— TL07_A	PSRR	70 80	100 100	—	dB
Supply Current (Each Amplifier)	$I_O$	—	1.4	2.5	mA
Unity Gain Bandwidth	BW	—	4.0	—	MHz
Slew Rate (See Figure 1) $V_{in} = 10\text{ V}$ , $R_L = 2.0\text{ k}$ , $C_L = 100\text{ pF}$	SR	—	13	—	$\text{V}/\mu\text{s}$
Rise Time (See Figure 1)	$t_r$	—	0.1	—	$\mu\text{s}$
Overshoot Factor $V_{in} = 20\text{ mV}$ , $R_L = 2.0\text{ k}$ , $C_L = 100\text{ pF}$	—	—	10	—	%
Equivalent Input Noise Voltage $R_S = 100\ \Omega$ , $f = 1000\text{ Hz}$	$e_n$	—	18	—	$\text{nV}/\sqrt{\text{Hz}}$
Equivalent Input Noise Current $R_S = 100\ \Omega$ , $f = 1000\text{ Hz}$	$i_n$	—	0.01	—	$\text{pA}/\sqrt{\text{Hz}}$
Total Harmonic Distortion $V_O$ (RMS) = 10 V, $R_S \leq 1.0\text{ k}$ $R_L \geq 2.0\text{ k}$ , $f = 1000\text{ Hz}$	THD	—	0.01	—	%
Channel Separation $A_v = 100$	—	—	120	—	dB

MOTOROLA LINEAR/INTERFACE ICs DEVICE DATA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# 54164/74164 8-Parallel-Out Serial Shift Register

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL						
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package				
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF			
T.I.									SN54LS164	J	L			SN54164	J	L			SN54LS164	J	L		
FAIRCHILD									SN74LS164	J	L			SN74164	J	L			SN74LS164	J	L		
MOTOROLA									MC54LS164	J	L			MC54164	J	L			MC54LS164	J	L		
N.S.C.									DM74LS164	J	L			DM74164	J	L			DM74LS164	J	L		
PHILIPS									74LS164	J	L			74164	J	L			74LS164	J	L		
SIGNETICS									554164	F	L	A	I	55164	F	L	A	I	554164	F	L	A	I
SIEMENS									6N74LS164	J	L			6N74164	J	L			6N74LS164	J	L		
FUJITSU									74LS164	J	L			74164	J	L			74LS164	J	L		
HITACHI									HD74LS164	J	L			HD74164	J	L			HD74LS164	J	L		
MITSUBISHI									M74LS164	J	L			M74164	J	L			M74LS164	J	L		
NEC									μ54LS164	J	L			μ54164	J	L			μ54LS164	J	L		
TOSHIBA									TA74LS164	J	L			TA74164	J	L			TA74LS164	J	L		
AMD									AM74LS164	J	L			AM74164	J	L			AM74LS164	J	L		

## Electrical Characteristics SN54LS164/SN74LS164


absolute maximum ratings over operating free-air temperature range			
Supply voltage, V <sub>CC</sub>	7V	Operating free-air temperature range	SN54: -55°C to 125°C
Input voltage	7V	SN74: 0°C to 70°C	
		Storage temperature range	-65°C to 150°C
recommended operating conditions			
	SN54LS164	SN74LS164	UNIT
Supply voltage, V <sub>CC</sub>	MIN 4.5	NOM 5	MAX 5.5
High-level output current, I <sub>OH</sub>	-400		μA
Low-level output current, I <sub>OL</sub>	-400		μA
Clock frequency, f <sub>clock</sub>	0		4
Width of clock or clear input pulse, t <sub>p</sub>	20		ns
Data setup time, t <sub>setup</sub>	15		ns
Data hold time, t <sub>hold</sub>	5		ns
Operating free-air temperature, T <sub>A</sub>	-55		125
			0
			70
			°C

## electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS 1	MIN	TYP	MAX	UNIT
V <sub>IH</sub>	High-level input voltage	2			V
V <sub>IL</sub>	Low-level input voltage	0.8			V
V <sub>I</sub>	Input clamp voltage	V <sub>CC</sub> = MIN, I <sub>I</sub> = -18mA	-1.5		V
V <sub>OH</sub>	High-level output voltage	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2V, V <sub>IL</sub> = 0.8V, I <sub>OH</sub> = -400μA	2.7	3.5	V
V <sub>OL</sub>	Low-level output voltage	V <sub>CC</sub> = MIN, V <sub>IH</sub> = 2V, V <sub>IL</sub> = 0.8V, I <sub>OL</sub> = 8mA	0.25	0.5	V
I <sub>I</sub>	Input current maximum input voltage	V <sub>CC</sub> = MAX, V <sub>I</sub> = 7V	0.1		mA
I <sub>IH</sub>	High-level input current	V <sub>CC</sub> = MAX, V <sub>I</sub> = 7V	20		μA
I <sub>IL</sub>	Low-level input current	V <sub>CC</sub> = MAX, V <sub>I</sub> = 0.8V	0.4		mA
I <sub>OS</sub>	Short-circuit output current	V <sub>CC</sub> = MAX	SN54LS	-70	100
			SN74LS	-70	100
I <sub>CC</sub>	Supply current	V <sub>CC</sub> = MAX, See Note 1	16		27
f <sub>max</sub>	Maximum clock frequency	V <sub>CC</sub> = 5V, T <sub>A</sub> = 25°C, R <sub>L</sub> = 2kΩ	C <sub>L</sub> = 150pF	25	36
t <sub>PHL</sub>	Propagation delay time, high-to-low level 0 outputs from clear input		C <sub>L</sub> = 150pF	24	36
t <sub>PLH</sub>	Propagation delay time, low-to-high level 0 outputs from clock input		C <sub>L</sub> = 150pF	17	27
t <sub>PWL</sub>	Propagation delay time, high-to-low level 0 outputs from clock input		C <sub>L</sub> = 150pF	21	32

## Pin Assignment (Top View)

①




positive logic: see function table

## Function Table


164, 164LS164, 164L (see Note 2)

INPUTS		OUTPUTS					
C	EAS	CLOCK	A	B	QA	QB	QH
L	X	X	X	X	L	L	L
H	X	X	X	X	QA	QB	QH
H	X	X	X	X	QA	QB	QH
H	X	X	X	X	QA	QB	QH
H	X	X	X	X	QA	QB	QH

## Functional Block Diagram



## Typical clear, shift, and clear sequences



- NOTES: 1 I<sub>CC</sub> is measured with outputs open, serial inputs grounded, and a momentary ground, then 4.5V, applied to clear.  
 2 H = high level (steady state), L = Low-level (steady state)  
 X = irrelevant (any level, including transitions)  
 ↑ = transition from low to high level.  
 QA, QB, QH = the level of QA, QB, or QH, respectively, before the indicated steady-state (input conditions) were established.  
 QA, QG = the level of QA or QG before the most-recent ↑ transition of the clock; indicates a one-bit shift.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## 54193/74193 Synchronous 4-Bit Binary Up/Down Counter (Dual clock with clear)

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL							
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package					
			C	P			M	CF			C	P			M	CF			C	P	M	CF	C	P
T. I.																								
FAIRCHILD									SN54LS193	J	L	M		SN54193	J	L	M		SN54LS193	J	L	M		
MOTOROLA									74ALS193	J	L	M		74ALS193	J	L	M		74ALS193	J	L	M		
N. S. C.									SN74LS193	P	L			MC74193	P	L			DM54LS193	J	L	M	FT	
PHILIPS									DM74LS193	L				DM74193	L				DM74LS193	J	L	M	FT	
SIGNETICS									74ALS193	L				7474M	L									
SIEMENS										A	L			554193	F	L	B	M	W	N74193	F	L	B	M
FUJITSU														FL2251										
HTACH									74LS193	M														
MITSUBISHI									MC74LS193	P	L			MO2542	L									
NEC									MT4LS193	P	L			M53193	P	L								
TOSHIBA									74LS193	C	L			uPB2193	O	L								
AMD									Am54LS193					TC74193	P	L								

### Electrical Characteristics SN54LS193 SN74LS193

absolute maximum ratings over operating free-air temperature range			
Supply voltage, V <sub>CC</sub>	7V	Operating free-air temperature range	SN54LS193 55°C to 125°C SN74LS193 0°C to 70°C
Input voltage	5.5V	Storage temperature range	65°C to 150°C

#### recommended operating conditions


	SN54LS193			SN74LS193			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage V <sub>CC</sub>	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I <sub>OH</sub>			400			400	μA
Low-level output current, I <sub>OL</sub>			4			4	mA
Count frequency, f <sub>count</sub>	0		25	0		25	MHz
Width of any input pulse, t <sub>w</sub>	20			20			ns
Data setup time, t <sub>setup</sub>	20			20			ns
Data hold time, t <sub>hold</sub>	0			0			ns
Operating free-air temperature, T <sub>A</sub>	-55		125	0		70	°C

#### electrical characteristics over recommended operating free-air temperature range

PARAMETER*	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT
V <sub>IH</sub> High-level input voltage		2			V
V <sub>IL</sub> Low-level input voltage				0.8	V
V <sub>I</sub> Input clamp voltage	V <sub>CC</sub> MIN, I <sub>I</sub> = 1 mA			1.5	V
V <sub>OH</sub> High-level output voltage	V <sub>CC</sub> MIN, V <sub>IH</sub> = 2V, I <sub>OH</sub> = 100 μA	2.1	3.4		V
V <sub>OL</sub> Low-level output voltage	V <sub>CC</sub> MIN, V <sub>IL</sub> = 2V, I <sub>OL</sub> = 3 mA	0.35	0.5		V
I <sub>I</sub> Input current at maximum input voltage	V <sub>CC</sub> MAX, V <sub>I</sub> = 2V			0.1	mA
I <sub>IH</sub> High-level input current	V <sub>CC</sub> MAX, V <sub>I</sub> = 2.4V			20	μA
I <sub>IL</sub> Low-level input current	V <sub>CC</sub> MAX, V <sub>I</sub> = 0.4V			0.6	mA
I <sub>OS</sub> Short-circuit output current*	V <sub>CC</sub> MAX	SN54LS 20 SN74LS 20		100 60	mA
I <sub>CC</sub> Supply current	V <sub>CC</sub> MAX See Note 1	SN54LS SN74LS	19 14	34 34	mA
f <sub>max</sub> maximum clock frequency			25	32	MHz
t <sub>PLH</sub> Propagation delay from Count-up to output Carry	V <sub>CC</sub> 5V, T <sub>A</sub> 25°C		17	26	ns
t <sub>PLH</sub> Propagation delay from Count-down to output Borrow			18	24	ns
t <sub>PLH</sub> Propagation delay from either Count to output 0			16	24	ns
t <sub>PLH</sub> Propagation delay from Load to output 0			2	24	ns
t <sub>PHL</sub> Propagation delay from Load to output 0	C <sub>L</sub> = 15 pF		27	38	ns
t <sub>PHL</sub> Propagation delay from Clear to output 0			36	47	ns
t <sub>PHL</sub> Propagation delay from Clear to output 0	R <sub>L</sub> = 2k		24	40	ns
t <sub>PHL</sub> Propagation delay from Clear to output 0			25	40	ns
t <sub>PHL</sub> Propagation delay from Clear to output 0			23	35	ns


NOTES: 1. I<sub>CC</sub> is measured with all outputs open, clear and load inputs grounded, and all other inputs at 5V.  
 A. Clear overrides load, data, and count inputs.  
 B. When counting up, count-down input must be high; when counting down, count-up input must be high.

### Pin Assignment (Top View)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Functional Block Diagram




193, 193, 193, 193 SYNCHRONOUS 4-BIT UP/DOWN COUNTER

typical clear, load, and count sequences

- 1. Typical clear sequence
- 2. Typical load sequence
- 3. Typical count up sequence
- 4. Typical count down sequence

(See Notes A and B)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS<sup>1</sup>


PARAMETER	V <sub>DD</sub> (V <sub>dcl</sub> )	CONDITIONS	T <sub>LOW</sub> <sup>1</sup>		+25°C			T <sub>HIGH</sub> <sup>1</sup>		Units				
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.					
QUIESCENT DEVICE CURRENT	I <sub>DD</sub>	5	V <sub>IN</sub> = V <sub>SS</sub> or V <sub>DD</sub>	-	5	-	0.05	5	-	150	μA <sub>dc</sub>			
		10	All valid input combinations	-	10	-	0.1	10	-	300				
		15		-	20	-	0.2	20	-	600				
OUTPUT HIGH (SOURCE) CURRENT C, D, F, H device Decoded Outputs	I <sub>OH</sub>	5	V <sub>OH</sub> = 4.6V	-0.05	-	-0.04	-0.3	-	-0.028	-	mA <sub>dc</sub>			
			V <sub>OH</sub> = 9.5V	-0.125	-	-0.1	-0.75	-	-0.07	-				
			V <sub>OH</sub> = 13.5V V <sub>IN</sub> = V <sub>SS</sub> or V <sub>DD</sub>	-0.375	-	-0.3	-2.5	-	-0.21	-				
		Carry Output	5	V <sub>OH</sub> = 4.6V	-0.25	-	-0.2	-0.75	-	-0.14	-	mA <sub>dc</sub>		
				V <sub>OH</sub> = 9.5V	-0.62	-	-0.5	-1.1	-	-0.35	-			
				V <sub>OH</sub> = 13.5V V <sub>IN</sub> = V <sub>SS</sub> or V <sub>DD</sub>	-1.9	-	-1.5	-3.5	-	-1.1	-			
		E device Decoded Outputs	I <sub>OH</sub>	5	V <sub>OH</sub> = 4.6V	-0.048	-	-0.04	-0.3	-	-0.032	-	mA <sub>dc</sub>	
					V <sub>OH</sub> = 9.5V	-0.12	-	-0.1	-0.75	-	-0.08	-		
					V <sub>OH</sub> = 13.5V V <sub>IN</sub> = V <sub>SS</sub> or V <sub>DD</sub>	-0.36	-	-0.3	-2.5	-	-0.24	-		
				Carry Output	5	V <sub>OH</sub> = 4.6V	-0.24	-	-0.2	-0.75	-	-0.16	-	mA <sub>dc</sub>
						V <sub>OH</sub> = 9.5V	-0.6	-	-0.5	-1.1	-	-0.4	-	
						V <sub>OH</sub> = 13.5V V <sub>IN</sub> = V <sub>SS</sub> or V <sub>DD</sub>	-1.8	-	-1.5	-3.5	-	-1.2	-	
OUTPUT LOW (SINK) CURRENT C, D, F, H device Decoded Outputs	I <sub>OL</sub>			5	V <sub>OL</sub> = 0.4V	0.05	-	0.04	0.4	-	0.028	-	mA <sub>dc</sub>	
					V <sub>OL</sub> = 0.5V	0.125	-	0.1	1.0	-	0.07	-		
					V <sub>OL</sub> = 1.5V V <sub>IN</sub> = V <sub>SS</sub> or V <sub>DD</sub>	0.375	-	0.3	3.0	-	0.21	-		
				Carry Output	5	V <sub>OL</sub> = 0.4V	0.25	-	0.2	0.75	-	0.14	-	mA <sub>dc</sub>
						V <sub>OL</sub> = 0.5V	0.62	-	0.5	1.3	-	0.35	-	
						V <sub>OL</sub> = 1.5V V <sub>IN</sub> = V <sub>SS</sub> or V <sub>DD</sub>	1.9	-	1.5	4.0	-	1.1	-	
		E device Decoded Outputs	I <sub>OL</sub>	5	V <sub>OL</sub> = 0.4V	0.048	-	0.04	0.4	-	0.032	-	mA <sub>dc</sub>	
					V <sub>OL</sub> = 0.5V	0.12	-	0.1	1.0	-	0.08	-		
					V <sub>OL</sub> = 1.5V V <sub>IN</sub> = V <sub>SS</sub> or V <sub>DD</sub>	0.36	-	0.3	3.0	-	0.24	-		
				Carry Output	5	V <sub>OL</sub> = 0.4V	0.24	-	0.2	0.75	-	0.16	-	mA <sub>dc</sub>
						V <sub>OL</sub> = 0.5V	0.6	-	0.5	1.3	-	0.4	-	
						V <sub>OL</sub> = 1.5V V <sub>IN</sub> = V <sub>SS</sub> or V <sub>DD</sub>	1.8	-	1.5	4.0	-	1.2	-	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### AC MEASUREMENT DEFINITION AND FUNCTIONAL WAVEFORMS



### LOGIC DIAGRAM



## กิตติกรรมประกาศ

ปริญญาโทฉบับนี้ สำเร็จลุล่วงไปได้ ด้วยเพราะคำแนะนำ, ความช่วยเหลือและความกรุณาของอาจารย์ที่ปรึกษา, อาจารย์ ปราโมทย์ วาดเขียน, อาจารย์ สมยศ จุณณะปิยะ รวมทั้งความร่วมมือ และกำลังใจจากเพื่อน ๆ จึงขอแสดงความขอบคุณมา ณ โอกาสนี้



นาย เจริญ

ณัฐวุฒิสิทธิ์

นาย พิมล

ปะนัชสนา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## หนังสืออ้างอิง

1. โคทม อาริยา, "เฟสลือคูลูป" , วงจรอิเล็กทรอนิกส์, บริษัท ซีเอ็ดยูเคชั่น จำกัด, 2521, หน้า 378-381
2. บัณฑิต วิจารณ์อารยานนท์, "ทฤษฎีสุ่มตัวอย่างและการมอดูเลตโดยใช้พัลส์" , "การส่งผ่านสัญญาณดิจิทัลแบบเบสแบนด์", หลักการไฟฟ้าสื่อสาร, สำนักพิมพ์จุฬาลงกรณ์มหาวิทยาลัย, 2534, หน้า 258-261 และ 273-275
3. ทรงชัย วีระธรรมาค, "วงจรรับ-ส่งข้อมูลแบบอนุกรม" ,วารสารเคมีคอนดักเตอร์อิเล็กทรอนิกส์ ฉบับที่ 111, บริษัท ซีเอ็ดยูเคชั่น จำกัด, 2534, หน้า 118-126
4. ยืน ภู่วรรณ, ไพศาล สงวนหมู, "การสื่อสารข้อมูล และไมโครคอมพิวเตอร์เน็ตเวิร์ค" , บริษัท ซีเอ็ดยูเคชั่น จำกัด, 2531, หน้า 231-232
5. Brewster, R. L, "Digital Local Access" , ISDN Technology, , Chapman & Hall, 1993, หน้า 57-59