



เครื่องกำเนิดข้อมูลสำหรับทดสอบ
โมเด็มความเร็วสูง

BIT RATE GENERATOR FOR TEST
HIGH SPEED MODEM



โดย
นายพลสุธ ตันเจริญ
นายวินิจ ว่องปรีชาวงศ์
นส. สุกัญญา ชุ่มคง

วัน เดือน ปี..... 19 ส.ค. 2539
เลขทะเบียน..... 034931
เลขเรียกหนังสือ..... T34231 พพ.

ปริญญานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาอุตสาหกรรมศาสตรบัณฑิต
สาขาวิชาเทคโนโลยีโทรคมนาคม
คณะวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

034931

หัวข้อปริญญานิพนธ์ เครื่องกำเนิดข้อมูลสำหรับทดสอบโมเด็มความเร็วสูง

BIT RATE GENERATOR FOR TEST HIGH SPEED MODEM

ชื่อนักศึกษา นายพลสุข ตันเจริญ

นายวินิจ ว่องปรีชาวงศ์

นส. สุกัญญา ชุ่มคง

อาจารย์ที่ปรึกษา อาจารย์ชลชัย สุขเจริญผล

ภาควิชา เทคโนโลยีอุตสาหกรรม

ปีการศึกษา 2537

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

อนุมัติให้นับปริญญานิพนธ์ฉบับนี้ เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรอุตสาหกรรมศาสตรบัณฑิต

คณะกรรมการสอบปริญญานิพนธ์



.....ประธานกรรมการ

(.....)

.....กรรมการ

(.....)

.....กรรมการ

(.....)

.....กรรมการ

(.....)

.....กรรมการ

(.....)

ลิขสิทธิ์ของคณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เครื่องกำเนิดข้อมูลกึ่งแรนดอมสำหรับทดสอบ
โมเด็มความเร็วสูง

โดย นายพลสุข ตันเจริญ รหัส 36012060
นายวินิจ ว่องปรีชาวงศ์ รหัส 36012068
นส. สักัญญา ชุ่มคง รหัส 36012078

อาจารย์ที่ปรึกษา อาจารย์ศัลชัย สุขเจริญผล
ปีการศึกษา 2537

บทคัดย่อ

ในการสื่อสารข้อมูลแบบดิจิทัล สิ่งที่จะต้องคำนึงถึงคือ ประสิทธิภาพในการส่งและการรับข้อมูลเพื่อแสดงประสิทธิภาพของความน่าเชื่อถือในการสื่อสารข้อมูล ดังนั้นจึงมีความจำเป็นที่จะต้องใช้เครื่องมือในการทดสอบระบบโมเด็มทั้งภาคส่งและภาครับ ตลอดจนสามารถตรวจสอบวัดอัตราความผิดพลาดในการตีเทคของโมเด็มที่ภาคส่งและภาครับ

โครงการปริญญานิพนธ์นี้เป็นการศึกษา และออกแบบสร้างเครื่องกำเนิดสัญญาณกึ่งแรนดอมที่ใช้ในการทดสอบโมเด็ม และตรวจสอบวัดอัตราความผิดพลาดในการสื่อสารของโมเด็มที่ภาครับและแสดงอัตราความผิดพลาดของบิตที่เกิดขึ้นได้บน SEVEN - SEGMENT และได้ออกแบบให้สามารถเลือกอัตราความเร็วของข้อมูลให้เหมาะสมกับการทดสอบได้ทั้งในโหมดอัตโนมัติ และโหมด MANUAL ตั้งแต่ 2.4 Kbps - 5 Mbps

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

BIT RATE GENERATOR FOR TEST
HIGH SPEED MODEM

BY MR. POONSOOK TANCHAROEN NO. 36012060
MR. VINIT VEONGPRECHAVONG NO. 36012068
MISS SUKANYA CHUMKONG NO. 36012078

ADVISER MR. DOLCHAI SOOKCHAROENPHOL

YEAR 1995

ABSTRACT

IN DIGITAL COMMUNICATION WE MUST TO THINK ABOUT THE EFFICIENCY OF TRANSMISSION AND RECEIPTION . FOR SHOW THE EFFICIENCY OF SYSTEM ARE SURE. IT NECESSARY FOR USED THE EQUIPMENT TO TESTS MODEM IN TRANSMITTER AND RECEIVER . AND CAN CHECK ERROR RATE FROM MODEM DETECTOR BY IT .

THIS THESIS ARE STUDY AND DESIGNS THE BIT RATE GENERATOR FOR PRODUCE THE PSEUDO RANDOM BINANY SEQUENCE . IT USED FOR TESTS ERROR OF MODEM COMMUNICATION AT TRANSMITRE AND RECEIVER . IT CAN SHOW THE ERROR RATE ON SEVEN SEGMENT AND DESIGNS FOR SELECT BIT RATE OF DATA AND TEST (AUTOMATIC AND MANNUL TESTING BIT RATE BETWEEN 2.4 Kbps - 5 Mbps) TO APPROPRIATE .

กิตติกรรมประกาศ

ปริิฎฎณานิพนธ์นี้ได้อำเร็จลุล่วงลงได้ด้วยความร่วมมือ และความตั้งใจในการทำงานของเพื่อนร่วมงานในกลุ่ม PROJECT ทั้งยังได้รับคำแนะนำจากอาจารย์ที่ปรึกษาทางด้านเทคนิคและแนวความคิดต่างๆ อีกทั้งยังได้รับความช่วยเหลือและคำแนะนำจากเพื่อนๆ หลายท่านและสำคัญที่จะขาดเสียมิได้คือ บิดา มารดา ผู้มีพระคุณทุกๆ ท่าน

ทางคณะผู้จัดทำ ขอกล่าวขอบพระคุณไว้ ณ. โอกาสนี้ด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทคัดย่อภาษาไทย	ก
ABSTRACT	ข
กิตติกรรมประกาศ	ค
บทที่ 1 บทนำ	1
บทที่ 2 ทฤษฎีและหลักพื้นฐาน	2
2.1 หลักการทำงานของ BIT RATE GENERATOR	2
2.2 ทฤษฎีของสัญญาณ PSEUDO RANDOM SEQUENCE	3
2.3 หลักการทำงานของวงจรกำเนิดสัญญาณ CLOCK	9
2.4 ทฤษฎีและหลักการของวงจรแสดงผล	11
2.5 ทฤษฎีแพทเทิร์นรูปดวงตา	12
2.6 ทฤษฎีวงจรโมโนสเตเบิลมัลติไวเบรเตอร์	14
บทที่ 3 การออกแบบและการทำงานของวงจร	17
3.1 การทำงานของวงจร PRBS ขนาด 25,17,9 บิต	17
3.2 การออกแบบวงจรกำเนิดสัญญาณ CLOCK	21
3.3 เทคนิคการออกแบบวงจรวัดอัตราการผลิตของบิต	24
3.4 การออกแบบภาคแสดงผล	30
บทที่ 4 การทดลองและผลการทดลอง	32
4.1 การทดลองวงจรกำเนิดสัญญาณ BINARY RANDOM	32
4.2 การทดลองวงจรกำเนิดสัญญาณ CLOCK	33
4.3 การทดลองวงจรวัดอัตราการผลิต	35
บทที่ 5 สรุปและวิจารณ์	37
บทที่ 6 การนำไปใช้งาน	38
6.1 การใช้ทดสอบหา SPECTRUM ของ MODEM	39
6.2 การใช้ทดสอบ SET วงจร INTEGRATE AND DUMP	40
6.3 การใช้ทดสอบวงจรกู้สัญญาณนาฬิกา (CLOCK RECOVERY)	41

เอกสารนี้ ภาควิชาวิศวกรรมที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสื่อสารข้อมูลตามสายโทรศัพท์หรือการสื่อสารข้อมูลและระบบ wireless PCN (Personal Communication Networks) ที่ใช้โมเด็มในการส่งข้อมูลให้มีประสิทธิภาพสูงนั้นจำเป็นต้องมีเครื่องมือในการทดสอบโมเด็มนั้น ให้มีการทำงานมีประสิทธิภาพในการส่งข้อมูลมากที่สุดซึ่งก็คือ การส่งข้อมูลและรับข้อมูลมีความผิดพลาดของข้อมูลน้อยที่สุด แต่สิ่งที่จำเป็นในการทดสอบโมเด็มนั้นก็คือ สัญญาณกึ่งแรนดอมแบบ NRZ (NRZ pseudo random binary sequence) ซึ่งทำหน้าที่เหมือนเป็นการจำลองข้อมูลจริงป้อนเข้าที่อินพุทของโมเด็มในการทดสอบต่างๆ ดังนั้นเราจึงสร้างเครื่อง BIT RATE GENERATOR FOR TEST HIGH SPEED MODEM ซึ่งเครื่องกำเนิดสัญญาณนี้แบ่งได้เป็น 2 ภาคด้วยกัน คือ


ภาคส่งเป็นภาคที่ทำหน้าที่ในการผลิตสัญญาณ PRBS หรือ NRZ กึ่งแรนดอมออกมาโดยมีวงจร SHIFT REGISTER ต่อแบบอนุกรม และมีการป้อนกลับแบบโมดูล 2 (MODULO-2) ซึ่งสัญญาณที่ได้สามารถเลือกความยาวของ REGISTER (REGISTER LENGHT) ได้ คือ 9, 17, 25 บิต ซึ่งสามารถเลือกปรับความเร็วของข้อมูลในการทดสอบได้ จะได้กล่าวต่อไป

ในส่วนของภาครับนั้นจะทำหน้าที่หลักในการตรวจสอบอัตราการผลิตของสัญญาณที่ได้รับได้ตั้งแต่ 2.4 Kbps - 5 Mbps โดยประกอบไปด้วยส่วนที่สำคัญๆ คือ วงจรตรวจอัตราการผิดพลาด และวงจรแสดงผลซึ่งจะกล่าวถึงต่อไป

ในปฏิยานุรักษ์ฉบับนี้จะกล่าวถึง ทฤษฎีและหลักการพื้นฐานในการทำงาน การออกแบบและการทำงานของวงจร การทดลองและผลการทดลอง สรุปและวิจารณ์ผลการทดลอง ตลอดจนการนำไปใช้งานในการทดสอบวัดประสิทธิภาพของระบบโมเด็ม เช่น การวัดอัตราข้อมูลที่มีผิดพลาด (bit error rate monitor) พร้อมกับสังเกตลักษณะของไดอะแกรมรูปดวงตา (eye pattern diagram) เป็นต้น ซึ่งจะกล่าวไว้ในบทต่อไป

ทฤษฎีและหลักการทำงานเบื้องต้น

2.1 หลักการทำงานของ BIT RATE GENERATOR



รูปที่ 2.1 บล็อกไดอะแกรมของ BIT RATE GENERATOR

จากบล็อกไดอะแกรมจะเห็นว่า BIT RATE GENERATOR จะมีการทำงานเป็น 2 ส่วนคือ ทางด้านภาครับ และทางด้านภาคส่งจะประกอบด้วยวงจรถ่ายสัญญาณพัลส์ซึ่งมี 2 แบบคือ แบบที่ใช้การโปรแกรมค่า และแบบที่ปรับเลือกค่าความถี่จาก VCO วงจรนับและวงจรถ่ายความถี่ และวงจรถ่ายสัญญาณ PRBS ส่วนทางด้านภาครับประกอบด้วย วงจรตรวจจับสัญญาณผิดพลาด วงจรถ่ายสัญญาณ PRBS วงจรนับค่าความผิดพลาดและวงจรถ่ายค่าความผิดพลาด

หลักการทำงานทางด้านภาคส่งมีดังนี้คือ มีวงจรถ่ายสัญญาณพัลส์ซึ่งเราสามารถเลือกค่าได้ อาจจะใช้เลือกค่าส่วนที่เป็นโปรแกรมความถี่ได้หรือเลือกใช้การปรับความถี่จาก VCO เป็นตัวกำเนิดสัญญาณนาฬิกาเพื่อป้อนให้กับวงจรถ่ายสัญญาณกึ่งแรนดอม PRBS ที่วงจรถ่ายสัญญาณกึ่งแรนดอมนี้จะสามารถทำการเลือกบิตของสัญญาณกึ่งแรนดอมนี้โดย มีบิตให้เลือก 9, 17, 25 บิต ซึ่งสัญญาณนาฬิกาจะเป็นตัวกำหนดบิตแรกของสัญญาณแล้วจึงนำเอาสัญญาณกึ่งแรนดอมที่ได้นี้ไปเข้า

เป็นอินพุตของภาคส่ง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วนการทำงานทางด้านภาครับก็คือชุด BIT RATE GENERATOR ของภาครับนี้จะถูกต่อเข้ากับ MODEM ทางภาครับเพื่อรับข้อมูลที่ เป็น PRBS จากภาคส่งออกมาทำการตรวจจับโดยวงจรตรวจจับสัญญาณผิดพลาดที่เกิดขึ้น โดยจะนำเอาสัญญาณกึ่งแรนดอมจากวงจรกำเนิดสัญญาณที่ภาครับเข้าไปทำการเปรียบเทียบกับสัญญาณที่รับได้ แล้วจึงนำเอาค่าความผิดพลาดที่ได้ส่งไปยังวงจรนับความผิดพลาด เพื่อนำค่าความผิดพลาดที่เกิดขึ้นส่งไปแสดงผลยังภาคการแสดงผลด้วย LED แบบ 7 - SEGMENT ส่วนทฤษฎีและรายละเอียดของการทำงานของวงจรส่วนต่างๆ ที่สำคัญจะได้แยกกล่าวในหัวข้อถัดไป

2.2 ทฤษฎีของสัญญาณ PSEUDO RANDOM BINARY SEQUENCE

2.2.1 การกำเนิดสัญญาณ PSEUDO RANDOM BINARY SEQUENCE

PSEUDO RANDOM BINARY SEQUENCE จะทำงานโดยการใช้ SHIFT REGISTER ที่มีการต่อป้อนกลับแบบวงจรวกแบบ MODULO 2 โดยที่ SHIFT REGISTER ก็คือ FLIP-FLOP จำนวนหนึ่งทำการต่อเป็นแบบ SERIES กันและ SHIFT REGISTER แต่ละตัวจะมีการต่อเข้ากับสัญญาณนาฬิกา เมื่อ SHIFT REGISTER ได้รับสัญญาณนาฬิกาข้อมูลไบนารีที่อยู่ใน FLIP-FLOP ก็จะถูกย้ายไปยัง FLIP-FLOP ตัวถัดไปและจะมีการกำหนดจุดต่อป้อนกลับเพื่อกำหนดความยาวของ PSEUDO RANDOM BINARY SEQUENCE โดยใช้สมการ PRIMITIVE POLYNOMIAL ยกกำลัง m เป็นตัวกำหนดจำนวน SHIFT REGISTER ทั้งหมดที่ใช้และสามารถกำหนดจุดต่อป้อนกลับได้ด้วยสมการ PRIMITIVE POLYNOMIAL ที่มีกำลังตั้งแต่ 1 ถึง 40 ซึ่งจะแสดงได้ดังตารางที่ 2.1


deg m	$h(x)$	deg m	$h(x)$
1	$x + 1$	21	$x^{21} + x^2 + 1$
2	$x^2 + x + 1$	22	$x^{22} + x + 1$
3	$x^3 + x + 1$	23	$x^{23} + x^5 + 1$
4	$x^4 + x + 1$	24	$x^{24} + x^4 + x^3 + x + 1$
5	$x^5 + x^2 + 1$	25	$x^{25} + x^3 + 1$
6	$x^6 + x + 1$	26	$x^{26} + x^4 + x^7 + x + 1$
7	$x^7 + x + 1$	27	$x^{27} + x^3 + x^7 + x + 1$
8	$x^8 + x^5 + x^2 + x + 1$	28	$x^{28} + x^3 + 1$
9	$x^9 + x^4 + 1$	29	$x^{29} + x^2 + 1$
10	$x^{10} + x^3 + 1$	30	$x^{30} + x^{16} + x^{15} + x + 1$
11	$x^{11} + x^2 + 1$	31	$x^{31} + x^3 + 1$
12	$x^{12} + x^7 + x^4 + x^3 + 1$	32	$x^{32} + x^{25} + x^{27} + x + 1$
13	$x^{13} + x^6 + x^3 + x + 1$	33	$x^{33} + x^{13} + 1$
14	$x^{14} + x^{12} + x^{11} + x + 1$	34	$x^{34} + x^{15} + x^{14} + x + 1$
15	$x^{15} + x + 1$	35	$x^{35} + x^2 + 1$
16	$x^{16} + x^5 + x^3 + x^2 + 1$	36	$x^{36} + x^{11} + 1$
17	$x^{17} + x^3 + 1$	37	$x^{37} + x^{12} + x^{10} + x^7 + 1$
18	$x^{18} + x^7 + 1$	38	$x^{38} + x^6 + x^5 + x + 1$
19	$x^{19} + x^6 + x^5 + x + 1$	39	$x^{39} + x^4 - 1$
20	$x^{20} + x^1 + 1$	40	$x^{40} + x^{21} + x^{19} + x^7 - 1$

ตารางที่ 2.1 แสดงความสัมพันธ์ระหว่างสมการ

PRIMITIVE POLYNOMIAL กับ DEGREE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สมการ PRIMITIVE POLYNOMIAL นี้จะให้สัญญาณ PSEUDO RANDOM BINARY SEQUENCE ที่มีความยาว $n=2^m-1$ เนื่องจากจะไม่ให้เกิดสภาวะที่เป็น 0 ก่อนที่จะกลับไปให้มีสภาวะซ้ำกับข้อมูลเดิมจากตารางในรูปที่ 2.1 จึงให้สัญญาณ PSEUDO RANDOM BINARY SEQUENCE ที่มีความยาวสูงสุดถึง $2^{40}-1=10^{12}$ จากตารางนี้ถ้าเรานำสมการ PRIMITIVE POLYNOMIAL $h(x) = x^4 + x + 1$ มาพิจารณาจะเห็นว่ากำลังสูงสุดของสมการ $m=4$ จึงแสดงว่า SEQUENCE นี้จะต้องใช้ SHIFT REGISTER จำนวนทั้งหมด 4 ตัวและแสดงถึงการต่อยอดป้อนกลับได้ดังรูปที่ 2 คือ นำเอาสัญญาณเอาต์พุตของ SHIFT REGISTER ตัวที่ 4 และตัวที่ 1 มาใช้ในการบวกแบบ MODULO 2 (โดยในสมการ PRIMITIVE POLYNOMIAL จะแทนด้วยเครื่องหมายบวก) นั่นก็คือการใช้ EXCLUSIVE OR GATE



รูปที่ 2.2 แสดงการต่อ SHIFT REGISTER

จากรูปที่ 2.2 ถ้าเราสมมติให้สภาวะการเริ่มต้นการทำงานของ SHIFT REGISTER เป็นลอจิก 1111 เมื่อมีการให้สัญญาณนาฬิกาเข้าไป ข้อมูลเดิมใน SHIFT REGISTER ก็จะถูกเลื่อนไปทางซ้ายมือ 1 ตำแหน่งคือข้อมูลเดิมใน FLIP-FLOP จะถูกย้ายไปเก็บใน FLIP-FLOP ตัวถัดไป โดยที่ข้อมูลที่อยู่ใน FLIP-FLOP ตัวที่ 1 2 3 จะถูกเลื่อนไปเก็บไว้ใน FLIP-FLOP ตัวที่ 2 3 4 ตามลำดับ แล้วนำเอาเอาต์พุตเดิมของ FLIP-FLOP ในตัวที่ 1 และตัวที่ 4 ก่อนที่จะมีสัญญาณนาฬิกาเข้ามาทำการบวกกับแบบ MODULO 2 แล้วป้อนกลับไปเป็นอินพุตใหม่ให้กับ FLIP-FLOP ตัวแรก จะเห็นว่าข้อมูลที่อยู่ใน SHIFT REGISTER จะเปลี่ยนแปลงไปเรื่อยๆ จนครบ 15 สภาวะ คือ 1111 0111 1011 0101 1010 1101 0110 0011 1001 0100


0010 0001 1000 1100 1110 1111 ส่วนเอาต์พุตของวงจร SEQUENCE นี้จะถูกนำมาจากเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอาที่พุกของ SHIFT REGISTER ตัวสุดท้ายซึ่งจะได้ข้อมูลเป็น 111101011001000 โดยข้อมูลจะต่อเนื่องกัน 15 บิต(แสดงดังตารางที่ 2.2) และทำให้เกิดการ RANDOM จึงเรียกวางจรว่า PSEUDO RANDOM BINARY SEQUENCE

Length of Shift Register	Feedback Taps	Period of Sequence
3	1, 3	7
4	1, 4	15
5	2, 5	31
6	1, 6	63
7	1, 7	127
8	1, 6, 7, 8	255
9	4, 9	511
10	3, 10	1,023
11	2, 11	2,047
12	2, 10, 11, 12	4,095
13	1, 11, 12, 13	8,191
14	2, 12, 13, 14	16,383
15	14, 15	32,767
16	11, 12, 14, 16	65,535
17	14, 17	131,071
18	11, 18	262,143
19	14, 17, 18, 19	524,287
20	17, 20	1,048,575

ตารางที่ 2.2 แสดงความสัมพันธ์ระหว่างการเทียบกับ PERIOD ของ SEQUENCE

ความยาวของ PSEUDO RANDOM BINARY SEQUENCE กำหนดได้จากความยาวของ SHIFT REGISTER ที่ใช้และจุดต่อบ้อนกลับที่ได้จากสมการ PRIMITIVE POLYNOMAIL และสภาวะเริ่มต้นการทำงานของ SHIFT REGISTER ดังเกิดได้จากรูปที่ 2.3 ถ้ามีการกำหนดให้สภาวะเริ่มต้นของ FLIP-FLOP เป็น 0 ทั้งหมด ข้อมูลก็จะไม่มีการเปลี่ยนแปลงและจะไม่สามารถทำให้วงจร SEQUENCE ทำงานได้ ดังนั้นวงจร SEQUENCE นี้จะไม่ยอมให้เกิดสภาวะเอาที่พุกที่ข้อมูลเป็น 0 ส่วนความยาวสูงสุดของข้อมูลของ SEQUENCE ที่สร้างขึ้นกำหนดได้เมื่อใช้ SHIFT REGISTER จำนวน m STAGE จะเท่ากับ $2^m - 1$ ตัวอย่างค่าความยาวสูงสุดที่ได้จากการบ้อนกลับที่ความยาวของ SHIFT REGISTER ขนาดต่างๆ แสดงได้ดังรูปที่ 2.3





รูปที่ 2.3 แสดงค่าความยาวสูงสุดจากการบ้อนกลับของรีจิสเตอร์ขนาดต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปเผยแพร่โดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จุดต่อบ้อนกลับแต่ละจุดในความเป็นจริงแล้วอาจจะมีจุดต่อบ้อนกลับได้ 2 จุดเพราะการเรียงสลับข้อมูลที่แตกต่างกันก็สามารถทำให้มีความยาวของ sequence เท่ากันได้แต่จะมีข้อมูลสลับกันดังนั้นการบ้อนกลับจาก flip-flop ตัวที่ 2 และที่ 3 ก็จะทำงานเหมือนกับการบ้อนกลับจากตัวที่ 1 และตัวที่ 3 ในการสร้าง sequence ที่มีความยาวเท่ากับ 7 ในทำนองเดียวกันการบ้อนกลับจาก flip-flop ตัวที่ 3 และที่ 4 ก็ทำงานเช่นเดียวกันกับการบ้อนกลับจาก 1 และ 4 สำหรับ sequence ที่มีความยาว 15 คุณสมบัติอื่นๆ ของความยาว sequence สูงสุดมีดังนี้

- จะมีจำนวนของลอจิก 1 ในแต่ละ 1 รอบของเอาท์พุท sequence มากกว่าจำนวนลอจิก 0
- ค่าที่ได้จะเป็นการเรียงลอจิก 0 หรือ ลอจิก 1 ตามความยาว n จะเป็นสองเท่าของการทำงานของความยาว $n+1$ ซึ่งถ้าเป็น $1/2$ การทำงานจะมีความยาวเป็น 1 ที่ $1/4$ จะมีความยาวเป็น 2 และที่ $1/8$ จะมีความยาวเป็น 3
- autocorrelation ของ sequence มีค่าสูงสุด เท่ากับความยาวของ sequence $(2^n - 1)$ ที่ zero shift และที่ multiples ของความยาว sequence ที่ shift register ตัวอื่นๆ มีค่า correlation เป็น -1 ค่า autocorrelation ของ pseudo random binary sequence ขนาด 7 บิต แสดงได้ดังรูปที่ 2.4



รูปที่ 2.4 แสดงการคำนวณและรูป AUTOCORRELATION FUNCTION

ของสัญญาณ PRBS n บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2 คุณสมบัติของสัญญาณกึ่งแรนดอม

1. จำนวน "1" ที่เกิดในซีแวนมากกว่า "0" อยู่เท่ากับหนึ่งหรือถ้ารหัสมีความยาว $2^n - 1$ จะมี "1" อยู่เท่ากับ $2^n / 2$ หรือถ้ามีจำนวนบิตที่รีจิสเตอร์แล้วระมาณได้ว่าโอกาสเกิดหนึ่งเท่ากับโอกาสที่เกิดศูนย์

2. จำนวนบิตติดกันสำหรับบิตที่รีจิสเตอร์ขนาด n สภาวะแล้ว

จำนวนบิต 1 ติดกัน n บิตจะมี 1 ครั้งในซีแวน

จำนวนบิต 0 ติดกัน n-1 บิตจะมี 1 ครั้งในซีแวน

จำนวนบิต 0 และ 1 ติดกัน n-2 บิตจะมี 2 ครั้งในซีแวน

จำนวนบิต 0 และ 1 ติดกัน n-3 บิตจะมี 4 ครั้งในซีแวน

จำนวนบิต 0 และ 1 ติดกันสองครั้ง บิตจะมี 2^{n-4} ครั้งในซีแวน

จำนวนบิต 0 และ 1 เป็นบิตเดี่ยวๆ จะมี 2^{n-3} ในซีแวน

3. ค่าออโตคอร์เรชันสัญญาณจะมีค่าสูงสุดที่จุดศูนย์ และ ค่าสูงสุดที่กระยะอื่นที่ของออโตคอร์เรชันจะมีค่าเท่ากับ $-1/2^{n-1}$ ดังนั้นอาจจะกล่าวได้ว่าถ้าหากสแตกของบิตที่รีจิสเตอร์หรือ n มีจำนวนมากๆ แล้วรหัสกึ่งแรนดัมก็จะมีแนวโน้มใกล้เคียงในความเป็นแรนดัม ดังนั้นความเข้มข้นของสเปกตรัมกำลังของสัญญาณข้อมูลกึ่งแรนดัมสามารถหาได้จากทฤษฎีของวินเดอร์ คินซิน ที่กล่าวว่าความเข้มข้นของสเปกตรัมกำลังเป็นฟูเรียร์ทรานฟอร์มของออโตคอร์เรชันฟังก์ชัน

และ

$$S(f) = \int_{-\infty}^{\infty} R_x(\tau) e^{-j2\pi f\tau} d\tau$$

$$R_x = \int_{-\infty}^{\infty} S(f) e^{j2\pi f\tau} df$$

โดยจากคุณสมบัติข้างต้นค่าออโตคอร์เรชันของสัญญาณกึ่งแรนดัมแสดงได้ดังนี้

$$R_x(\tau) = \begin{cases} A^2 [1 - (N+1)/NT] & |\tau| \leq T \\ -A^2/N & \text{สำหรับช่วงเวลาที่เหลือ} \end{cases}$$

จากออโตคอร์เรชันในสมการด้านบน สามารถหาความเข้มข้นของสเปกตรัมกำลังของ

สัญญาณข้อมูลแรนดัมได้โดยทำการใช้ฟูเรียร์ทรานฟอร์ม


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$S_x(f) = \int_{-\infty}^{\infty} R(\tau) e^{-j2\pi f\tau} d\tau$$

ซึ่งจะได้


$$S_x(f) = (A^2/N)d(f) + (A^2/N^2)(1+N) \sum_{n=-\infty}^{\infty} \text{sinc}^2(n/N)d(f-n/NT)$$

จากสมการแสดงรูปความเข้มชั้นสเปกตรัมกำลังได้ในรูปที่ 2.5 โดยไลน์สเปกตรัมเกิดขึ้นทุกๆ ระยะ $1/NT$ และจะมีเอนVELOPE ของไลน์สเปกตรัมเป็นฟังก์ชัน $[\text{sinc}(\pi fT/\pi fT)]^2$ โดยสเปกตรัมจะเท่ากับศูนย์ทุกๆ ระยะเท่ากับ $1/T$



รูปที่ 2.5 แสดงค่าออตคอร์เรชันและความเข้มของสเปกตรัมกำลังสัญญาณกึ่งแรนดัม เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

pseudorandom sequence สามารถนำไปใช้ในการscramble ข้อมูลโดยทำการบวกแบบ modulo 2 ระหว่างข้อมูลกับ pseudorandom sequence ดังรูปที่ 2.6 เป็น block diagram ของการทำ scrambler และdescrambler ซึ่งใช้prescribed pseudorandom (PR)sequence สังเกตว่า PR sequence ที่ใช้ในการทำ scrambler และ descrambler เป็นตัวเดียวกัน สภาวะของ synchronism จะต้องเข้ากันได้ระหว่างทางด้าน encoder และ decoder ซึ่งหมายความว่าสัญญาณ pseudorandom และข้อมูลที่อยู่ในกลุ่มเดียวกันจะต้องเข้ามาถึงอินพุทของ encoder และ decoder พร้อมกัน การกำหนด synchronization เริ่มแรกสามารถทำได้โดยการ handshaking exchange ของ preamble เพื่อกำหนดค่าเริ่มต้นของ prestore sequence หรือโดยการทำ forward-acting operation เมื่อสภาวะเริ่มต้นของ shift register ที่ถูกส่งไปโดยเครื่องส่งและจะถูกนำมาใช้ในการ initialize ค่าที่ shift register ของเครื่องรับด้วย



รูปที่ 2.6 แสดงการต่อวงจร PRBS ใช้งาน

2.3 หลักการทำงานของวงจรถ่ายเน็คสัญญาณ CLOCK

จากบล็อกไดอะแกรมจะเห็นว่าวงจรถ่ายเน็คสัญญาณ CLOCK สามารถเลือกได้ 2 แบบคือ แบบโปรแกรมค่าความถี่ และ แบบปรับเลือกค่าความถี่จาก VCO

2.3.1 หลักการทำงานของเครื่องกำเนิดสัญญาณ CLOCK แบบโปรแกรมค่าความถี่

การสร้างสัญญาณ pulse ในวงจรนี้โดยจะใช้สัญญาณป้อนเข้าที่input ของIC MC14411

ซึ่งในวงจรใช้งานจะเป็นการต่อ crystal ขนาดความถี่ 1,8432 MHz ซึ่งเป็นความถี่ที่สูงที่สุดที่เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

IC MC14411 สามารถรับได้ เมื่อ IC MC14411ได้รับความถี่อินพุทแล้ว สามารถที่จะจ่ายสัญญาณออกที่เอาท์พุทได้จำนวน 16 ช่องซึ่งแต่ละช่องจะมีขนาดของความถี่แสดงไว้ดังตารางที่ 2.3

Output Number	Output Rates (Hz)			
	X64	X16	X8	X1
F1	614.4 k	153.6 k	76.8 k	9600
F2	460.8 k	115.2 k	57.6 k	7200
F3	307.2 k	76.8 k	38.4 k	4800
F4	230.4 k	57.6 k	28.8 k	3600
F5	153.6 k	38.4 k	19.2 k	2400
F6	115.2 k	28.8 k	14.4 k	1800
F7	76.8 k	19.2 k	9600	1200
F8	38.4 k	9600	4800	600
F9	19.2 k	4800	2400	300
F10	12.8 k	3200	1600	200
F11	9600	2400	1200	150
F12	8613.2	2153.3	1076.6	134.5
F13	7035.5	1758.8	879.4	109.9
F14	4800	1200	600	75
F15	921.6 K	921.6 K	921.6 K	921.6 K
F16*	1.843 M	1.843 M	1.843 M	1.843 M

*F16 is buffered oscillator output

ตารางที่ 2.3 ตารางแสดง OUTPUT RATE


จากตารางที่ 2.3 จะเห็นว่าในแต่ละช่องของความถี่ยังสามารถเพิ่มจำนวนเท่าของความถี่ได้อีก 4 ช่องคือ *1, *8, *16, *64 การเพิ่มจำนวนเท่านี้สามารถควบคุมได้จาก rate select ซึ่งจะมีขาที่ใช้ควบคุม 2 ขา คือ ขาที่ 23(A) และขาที่ 22(B) จะมีโหมดการควบคุมซึ่งแสดงไว้ในตารางที่ 2.4

RATE SELECT		RATE
B	A	
0	0	*1
0	1	*8
1	0	*16
1	1	*64

ตารางที่ 2.4 ตารางแสดง OUTPUT RATE (ต่อ)


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3.2 หลักการทำงานของเครื่องกำเนิดสัญญาณ CLOCK แบบเลือกความถี่จาก VCO วงจร VCO จะเป็นวงจรถ่ายความถี่ที่ให้แรงดันอินพุตเป็นตัวควบคุมความถี่ที่สร้างออกมา โดยจะสร้างสัญญาณที่มีความถี่สูงขึ้นเมื่อมีแรงดันอินพุตมากขึ้น และจะสร้างสัญญาณที่มีความถี่ต่ำลง เมื่อมีแรงดันอินพุตต่ำลง ในที่นี้จะใช้ IC ที่ทำหน้าที่ในการกำเนิดสัญญาณ SQUARE WAVE แบบร่ายคาบ (CLOCK) โดยใช้แรงดันควบคุมความถี่ของ CLOCK ที่ส่งออกมา และสามารถควบคุมย่านความถี่ด้วยค่า C ที่ต่อใช้งานระหว่างขา 3 และขา 4



รูปที่ 2.7 แสดงรูปร่างของ IC MC 4024

2.4 ทฤษฎีและหลักการของวงจรแสดงผล



รูปที่ 2.8 บล็อกไดอะแกรมการต่อวงจรตรวจวัดอัตราการผิดพลาด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากบล็อกไดโอดแกรมจะเห็นว่าภาคแสดงผลจะประกอบด้วยวงจรรดับ 10 วงจรถอดรหัส และวงจรรดับ LED แบบ 7-SEGMENT เพื่อนำไปจุดให้แต่ละส่วนของ LED แบบ 7-SEGMENT ที่ต้องการนั้นติด ซึ่งโดยทั่วไปมักจะใช้วงจรการแสดงผลที่มากกว่า 1 หลักเสมอก็สามารถทำได้ นำเอาเอาที่ทุกของวงจรรดับหลักหน่วยป้อนเป็นอินพุตของวงจรรดับ 10 ตัวถัดไป(หลัก 10) ส่วนอนุกรม LED แบบ 7-SEGMENT มีอยู่ 2 ชนิดคือ COMMON ANODE และ COMMON CATHODE

COMMON ANODE คือ การนำเอาขั้ว ANODE ของ LED แบบ 7-SEGMENT ต่อลงกราวด์ทั้งหมดเมื่อต้องการให้ SEGMENT ส่วนใดติดก็ทำการจุด SEGMENT นั้นด้วยลอจิก "0"

COMMON CATHODE คือ การนำเอาขั้ว CATHODE ของ LED แบบ 7-SEGMENT ลงกราวด์เมื่อต้องการต่อ SEGMENT ส่วนใดติดก็ทำการจุด SEGMENT นั้นด้วยลอจิก "1"

2.5 ทฤษฎีแพทเทิร์นรูปดวงตา (EYE PATTERN)


เมื่อส่งสัญญาณจากต้นทางเป็นสัญญาณแรมคอมหรือสัญญาณกึ่งแรมคอม และเรามาทำการมอนิเตอร์สัญญาณที่ภาครับตรงตำแหน่งก่อนเข้าวงจรตัดสินใจระดับโดยใช้ออสซิลโลสโคป โดยทั่วไปเราจะพบว่า การผิดเพี้ยนของสัญญาณ การรบกวนกันระหว่างสัญญาณอิสระ และเฟสจิสเตอร์ที่เกิดขึ้นจะทำให้ขอบของสัญญาณดิจิทัลที่เข้ามาซ้อนๆ กันให้เห็นบนจอเกิดเป็นสัญญาณรูปดวงตาขึ้นมา ดังรูปที่ 2.9 แสดงตัวอย่างแพทเทิร์นรูปดวงตาที่เกิดขึ้น ในกรณีที่สัญญาณดิจิทัลมีไลน์โคดดิ้งแบบ NRZ และเมื่อทำการเขียนขอบเขตของบริเวณต่างๆ จะได้ตามรูปที่ 2.10 โดยส่วนที่แรเงาไว้ นั้นเป็นบริเวณที่มีสัญญาณปรากฏอยู่ เมื่อพิจารณารายละเอียดของส่วนต่างๆ ในแพทเทิร์นรูปดวงตาก็จะเป็นตามที่แสดงไว้ในรูปที่ 2.10 กล่าวคือ ส่วนที่เป็นแถบอยู่ด้านบนสุดและด้านล่างสุด ก็จะเป็นผลกระทบจากกระบวนการระหว่างสัญญาณอิสระ ส่วนที่เป็นแถบอยู่ตรงกลางนั้นจะเกิดจากเฟสจิสเตอร์ เมื่อพิจารณารูปดวงตาที่เกิดขึ้นนี้ จะเห็นได้ว่าการตัดสินใจระดับสัญญาณนั้น ตำแหน่งการสุ่มตัวอย่างที่เหมาะสมที่สุด คือ ตำแหน่งตรงกลางดวงตาพอดีซึ่งเป็นส่วนที่กว้างที่สุดของดวงตา เพราะเป็นระดับที่ใกล้เคียงกับค่าจริงทางด้าน "1" และ "0" เท่ากัน ซึ่งจะส่งผลให้พروبะบิลิตีของการตัดสินใจผิดพลาดเนื่องจากสัญญาณรบกวนแบบเกาส์เซียนต่ำที่สุด สำหรับความชันของกรอบดวงตานั้นจะบ่งบอกความไวที่มีต่อการคลาดเคลื่อนของจังหวะการสุ่มตัวอย่าง โดยทั่วไปสัญญาณ

ที่มีอัตราข้อมูลสูงก็จะมีความชันสูงด้วย ซึ่งหมายถึงผลการกระทบของจังหวะการสุ่มตัวอย่างที่เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ทางการค้า


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

คลาดเคลื่อนไปก็จะมีสูงตามไปด้วย

เมื่อก้าวโดยสรุปแล้ว แพทเทินรูปดวงตาจะบ่งบอกคุณสมบัติของช่องสัญญาณที่ทำการส่งผ่านสัญญาณดิจิทัลอยู่ และแพทเทินรูปดวงตาที่มีดวงตาที่เปิดกว้างทั้งในแนวตั้งและแนวนอนก็จะหมายถึงคุณสมบัติดีของสัญญาณ ซึ่งจะส่งผลให้การตัดสินใจระดับสัญญาณมีโอกาสผิดพลาดน้อยที่สุด



รูปที่ 2.9 ตัวอย่างของแพทเทินรูปดวงตาในการเข้ารหัส NRZ



รูปที่ 10.3-7 แพทเทินรูปดวงตากับความหมายของส่วนต่างๆ

รูปที่ 2.10 แพทเทินรูปดวงตากับความหมายของส่วนต่างๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.6 วงจรโมโนสเตเบิลมีลติไวเบรเตอร์

วงจรโมโนสเตเบิลมีลติไวเบรเตอร์จะประกอบด้วย วงจรกลับสัญญาณ (Inverter circuit) สองวงจร ซึ่งเอาต์พุตของวงจรกลับสัญญาณวงจรแรกจะถูกนำมาเป็นอินพุตของวงจรที่สอง โดยวิธีอาร์ซีคัปปลิง (RC COUPLING) และเอาต์พุตของวงจรที่สองจะถูกนำมาเป็นอินพุตของวงจรแรกโดยวิธีรีซิสทีฟคัปปลิง (RESISTIVE COUPLING) ดังแสดงไว้ในรูปที่ 2.11


สัญญาณแรงดันที่เป็นสัญญาณทริกเกอร์ของวงจรนี้ โดยปกติมักมีลักษณะแบบสัญญาณดิเฟอเรนเชียลเอเตด ที่มีครึ่งล่างเพียงครึ่งเดียว และจะทำให้เอาต์พุตของวงจรโมโนสเตเบิล มีลติไวเบรเตอร์นี้มีรูปร่างเป็นคลื่นรูปสี่เหลี่ยมมุมฉาก (RECTANGULAR) สัญญาณเอาต์พุตที่ได้นี้ มักถูกนำไปใช้ในการควบคุมวงจรพัลส์อื่น ๆ เช่นวงจรเกท (GRATE CIRCUIT) เป็นต้น และวงจรมีลติไวเบรเตอร์แบบนี้อาจถูกเรียกอีกอย่างหนึ่งได้ว่า "วงจรหน่วงสัญญาณ" (DELAY CIRCUIT)

หลักการทำงานของวงจร


พิจารณาจากวงจรในรูปที่ 2.11 ที่เวลา t_1 ขณะที่ยังไม่มีสัญญาณทริกเกอร์ใด ๆ เข้ามาที่ทรานซิสเตอร์ T_2 จะ OFF และทรานซิสเตอร์ T_1 จะ ON และตัวเก็บประจุ C จะทำการเก็บประจุกระทั่งมีแรงดันตกคร่อมถึงค่า V_{CC}

ที่เวลา t_{+1} เมื่อมีสัญญาณทริกเกอร์แบบลบเข้ามายังเบสของทรานซิสเตอร์ T_2 จะทำให้ทรานซิสเตอร์ T_2 หยุดทำงานมีสภาพ OFF ดังนั้นศักย์ที่คอลเลคเตอร์ของทรานซิสเตอร์ T_2 จะมีค่าเพิ่มขึ้นจนถึงค่า V_{CC} ซึ่งจะมีผลทำให้ทรานซิสเตอร์ T_1 ทำงานมีสภาพเป็น ON เมื่อพิจารณาจากรูปที่ 2.12 (ก) ที่เวลา t_{+1} ทรานซิสเตอร์ T_2 จะได้รับแรงดันไบอัสย้อนกลับ ซึ่งมีขนาดเท่ากับค่า V_{CC} ตัวเก็บประจุ C จะเก็บประจุจากค่า $-V_{CC}$ ถึงค่า $+V_{CC}$ โดยทำให้มีกระแสไหลผ่านตัวความต้านทาน R และทรานซิสเตอร์ T_1

แรงดันที่ตกคร่อมตัวเก็บประจุ C จะทำให้ทรานซิสเตอร์ T_2 ได้รับแรงดันไบอัสย้อนกลับดังนั้นทรานซิสเตอร์ T_2 จะคงสภาพ OFF อยู่นี้ ก็คือ "ขนาดความกว้างของพัลส์" (PULSE DURATION TIME) t ที่เอาต์พุตนั่นเอง



รูปที่ 2.11 แสดงวงจรโมโนสเตเบิล มัลติไวเบรเตอร์



รูปที่ 2.12 (ก) แสดงวงจรการทำงานของวงจรที่เวลา $t+1$

(ข) แสดงการเก็บประจุของตัวเก็บประจุ C จากเวลา $t+1$ ถึง $t-2$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความกว้างของพัลส์ที่เอาต์พุต

จกวงจรในรูปที่ 2.12 ช่วงเวลาซึ่งตัวเก็บประจุ C ใช้ในการเก็บประจุกระทั่งมีแรงดันตกคร่อมเป็น 0 โวลต์ โดยทำให้มีกระแสไหลผ่านตัวต้านทาน R อาจหาได้จากสมการของการเก็บประจุดังนี้คือ

$$e_c = E - (E + E_{c0}) e^{-t/RC}$$

ซึ่งในกรณีของวงจรโมนอสเตเบิล เมื่อแทนค่าต่าง ๆ ลงในสมการจะเขียนได้ว่า

$$0 = V_{cc} - (V_{cc} + V_{cc}) e^{-t/RC}$$

$$0 = V_{cc} - 2V_{cc} e^{-t/RC}$$

$$2V_{cc} = V_{cc} e^{+t/RC}$$

$$e^{+t/RC} = 2$$

$$t = RC \log_{10} 2 / \log_{10} e$$

$$t = 0.69 RC$$

$$e_c = E - (E + E_{c0}) e^{-t/RC}$$

$$0.9V_{cc} = V_{cc} - (V_{cc} + 0) e^{-t_{r0}/R_L C}$$

$$0.9V_{cc} = V_{cc} - (V_{cc} / e + t_{r0}/R_L C)$$

$$V_{cc} / e + t_{r0}/R_L C = 0.1V_{cc}$$

$$e + t_{r0}/R_L C = 10$$

$$t_{r0} = R_L * C \log_{10} 10 / \log_{10} e$$

$$= 2.3 R_L C$$

ดังนั้นช่วงเวลาอย่างน้อยที่สุดจะต้องให้สำหรับการทริกเกอร์รีจันจอร์โมนอสเตเบิล มีลดี

ไวเบรเตอร์ก็คือ T

$$T = t + t_{r0}$$

$$= 0.69 RC + 2.3 R_L C$$

$$= (0.69R + 2.3R_L) C$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การออกแบบและการทำงานของวงจร

3.1 การทำงานของวงจร PRBS ขนาด 25 บิต , 17 บิต และ 9 บิต

การทำงานของวงจรที่ได้ทำการทดลองจะเป็น PRBS ขนาด 25 บิตซึ่งวงจรถังหมดจะประกอบด้วย shift register ขนาด 25 บิตซึ่งจะใช้ IC 74164 เป็น shift register แบบ serial in parallel out ขนาด 8 บิต 3 ตัวและ d flip-flop 1 ตัว เป็น register ขนาด 1 บิตโดยต่ออนุกรมกัน ให้บิตที่ 1 เป็น d flip-flop และเอาที่พุกของบิตที่ 1 จะส่งไปเข้าที่อินพุทของ 74164 ตัวแรกที่ขา 2 และเอาที่พุกของ shift register ตัวแรกที่ขา 13 ส่งเข้าไปเป็นอินพุทของ 74164 ตัวที่ 2 และเอาที่พุกของตัวที่ 2 ไปส่งเข้าไปเป็นอินพุทของ 74164 ตัวที่ 3 วงจรทั้งหมดจะเป็น shift register ขนาด 25 บิต เมื่อป้อนสัญญาณนาฬิกาเข้ามา วงจรจะทำการสร้างสัญญาณ binary random ขนาด 25 บิต และมีจำนวน sequence ทั้งหมด $2^{25} - 1$ sequence โดยจะไม่มี sequence ที่มีค่าเป็น 0 หรือเกิดลอจิก 0 ทั้งหมด ส่วนการป้อนกลับของ PRBS ขนาด 25 บิตจะนำบิตที่ 3 และบิตที่ 25 มาทำการ exclusive or กัน (modulo 2) เพื่อป้อนกลับมาเป็นอินพุทของบิตที่ 1


การทำงานของ PRBS ขนาด 17 บิต จะไม่สนใจการทำงานของบิตที่ 18 ถึง 25 คือลดการทำงานลงเหลือ 17 บิต การทำงานก็จะมีลักษณะเหมือนกับ PRBS ขนาด 2 บิตโดยจะต่างกันที่จำนวน sequence ที่จะทำการ random ซึ่งจะลดลงเหลือเพียง $2^{17} - 1$ sequence และจะไม่มี sequence ที่เกิดลอจิก 0 ทั้งหมดเหมือนกัน ส่วนการป้อนกลับไปยังบิตที่ 1 จะทำการ exclusive or ระหว่างบิตที่ 14 และบิตที่ 17

การทำงานของ PRBS ขนาด 9 บิตก็จะลด shift register ลงเหลือเพียง 9 บิตโดยจะไม่สนใจการทำงานของบิตที่ 10 ถึงบิตที่ 25 การป้อนกลับก็จะทำการ exclusive or กันระหว่างบิตที่ 4 และบิตที่ 7 จำนวน sequence ก็จะลดลงเหลือเพียง $2^9 - 1$ sequence

ในวงจรที่ใช้ทดลองจะนำการป้อนกลับของทั้งวงจร 9, 17 และ 25 บิตมา and กับสัญญาณการเลือกบิต โดยถ้าเลือก 25 บิต สัญญาณป้อนกลับที่จะผ่านไปยังบิตที่ 1 ได้คือการป้อนกลับ


ระหว่างบิตที่ 18 และ 25 ส่วนสัญญาณป้อนกลับที่ไม่ได้เลือกเมื่อ and กันแล้วจะให้เอาที่พุกเป็น 0 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.2 แสดงวงจรรหัสถอดรหัสนิวเคลียร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.4 แสดงวงจร MULTIPLE MODE

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของวงจร detect ลอจิก 0 จะมีการทำงานดังนี้คือ เมื่อเกิด sequence ที่มีค่าเป็นลอจิก 0 หรือเกิดลอจิก 0 ทั้งหมดในวงจรสร้างสัญญาณ random จะหยุดสร้างสัญญาณและให้เอาต์พุตเป็น 0 ที่เอาต์พุตของบิตที่ 2 ถึง 25 จะมีการต่ออินเวอร์ตติ้งเกตเพื่อทำการกลับสัญญาณจากลอจิก 0 ทั้งหมดให้เป็นลอจิก 1 ทั้งหมดและนำสัญญาณที่ได้เข้ามาเข้า nand gate สัญญาณที่ผ่าน nand gate มาได้จะเป็นลอจิก 0 และป้อนกลับไปยังขา preset ของ d flip-flop ซึ่งจะทำงานที่ลอจิก 0 จะทำการ set ให้เอาต์พุตของ d flip-flop หรือบิตที่ 1 เป็นลอจิก 1 เพื่อทำให้วงจรสร้างสัญญาณ binary random ต่อไป

3.2 การออกแบบวงจรกำเนิด CLOCK

จากบล็อกไดอะแกรมในรูปที่ 2.1 จะเห็นว่าโครงงานชิ้นนี้มีการกำเนิดสัญญาณ CLOCK เป็น 2 ส่วนคือ ส่วนที่ทำการเลือกค่าตามทีโปรแกรมไว้ และส่วนที่เลือกค่าความถี่โดยการปรับเลือกค่า

วงจรกิจกำเนิดสัญญาณ CLOCK แบบเลือกค่าตามทีโปรแกรมไว้จะใช้ IC 14411 ต่อร่วมกับ CRYSTAL ขนาดความถี่ 1.8432 MHz ดังรูปที่ 3.2-3.4

จากรูปจะเห็นว่าเมื่อเรานำ IC MC14411 ไปต่อใช้งานร่วมกับ buffer 3 state ซึ่งแสดงดังวงจรรูปที่ 3.2 การทำงานของ buffer 3 state ถ้าไม่มีลอจิก 1 เข้ามาที่ขา control จะทำให้เอาต์พุตที่ได้เป็น high impedance ดังนั้นจึงทำให้สามารถนำเอาต์พุตทั้งหมด มารวมกันเป็นเอาต์พุตเส้นเดียวกันได้ การที่จะเลือกเอาต์พุตช่องใดซึ่งหนึ่งมาใช้งานนั้นจะมีลอจิกมาควบคุมการเลือกเอาต์พุต จากแผงควบคุมซึ่งจะให้ลอจิก 1 มาทริกให้ buffer ปลดปล่อย CLOCK ในช่องที่ต้องการใช้งานออกมา วงจรแสดงไว้ในรูปที่ 3.3


สำหรับวงจรที่ใช้ในการควบคุม multiple เอาต์พุตแสดงดังรูปที่ 3.4 วงจรจะมีการทำงานดังนี้คือ เมื่อกดสวิตช์ 1 ครั้งจะมีการเปลี่ยน code ที่ใช้ในการควบคุมหรือการเปลี่ยนการ multiplier โดยเมื่อกดคีย์สวิตช์จะมีสัญญาณไปทริกวงจร monostable ให้จ่าย CLOCK 1 ลูก ไปเข้าวงจร counter โดยจะใช้เพียง 2 บิต คือ Q_0 และ Q_1 ไปใช้ในการควบคุม

IC MC14411 ให้การ multiple เอาต์พุตที่ทำการปลดปล่อยออกไปจะมีการเปลี่ยนแปลงดังนี้คือ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

00 01 10 11 ตามลำดับ การ multiplier ก็จะได้ดังนี้คือ *1,*8,*16,*6

วงจรกำเนิดสัญญาณ CLOCK แบบปรับเลือกค่าวงจรนี้จะใช้หลักการของ VCO ซึ่งในโครงการนี้จะใช้ IC MC4024 เป็น VCO ในการกำเนิดสัญญาณนาฬิกาโดยจะมีตัวเก็บประจุที่ต่ออยู่ระหว่างขา 3 และขา 4 เป็นตัวกำหนดย่านความถี่และจากหลักการของ VCO ที่ใช้แรงดันอินพุทของวงจรเป็นตัวเพิ่มและลดความถี่ที่วงจรสร้างออกมา ในที่นี้จะใช้ตัวต้านทานต่อเป็นวงจรแบ่งแรงดันเพื่อปรับแรงดันอินพุทของ IC MC4024 เมื่อต้องการเลือกปรับค่าความถี่ในย่านใด ย่านหนึ่งก็สามารถทำได้ โดยทำการปรับเลือกค่าตัวเก็บประจุที่ครอบคลุมย่านความถี่นั้น แล้วมาทำการปรับแรงดันอินพุทอีกครั้งหนึ่งเพื่อเลือกเอาความถี่ที่ต้องการโดยการปรับค่าตัวต้านทาน เนื่องจากเอาท์พุทที่ได้ในย่านความถี่สูงจะมีรูปร่างของสัญญาณผิดเพี้ยนไปจากสัญญาณรูปสี่เหลี่ยมมากจึงต้องทำการลดสัญญาณผิดเพี้ยนลงไปและต้องปรับปรุงรูปร่างของสัญญาณให้ดีขึ้นด้วย AND GATE เข้ามาช่วยลดสัญญาณส่วนที่ผิดเพี้ยนไป โดยการต่อสัญญาณอินพุทข้างหนึ่งให้เป็นลอจิก 1 และขาอินพุทที่เหลือก็จะจ่ายสัญญาณนาฬิกาเข้าไปใน AND GATE ก็จะทำหน้าที่เป็นสวิตช์เปิดปิดให้ระดับสัญญาณเอาท์พุทออกมาเป็นระดับสัญญาณ 5 โวลต์และกราวด์ สัญญาณเอาท์พุทที่ได้จึงมีรูปร่างที่ดีขึ้นซึ่งวงจรดังกล่าวนี้จะแสดงไว้ในรูปที่ 3.5



รูปที่ 3.5 แสดงวงจรกำเนิดสัญญาณนาฬิกาแบบปรับเลือกค่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 เทคนิคการออกแบบวงจรวัดอัตราการผลิตของบิต

สำหรับการวัดอัตราผลิตของบิตโดยใช้สัญลักษณ์ข้อมูลกึ่งแรนดัม วิธีการเปรียบเทียบกับภาครับกับภาคส่งเพื่อวัดความผิดพลาดทำได้โดย

1. ก่อเกิดสัญญาณ PRBS แล้วส่งผ่านช่องสัญญาณแล้วทำการรับข้อมูลที่ส่งมาเปรียบเทียบกับภาคส่ง(loop back) ซึ่งวิธีนี้เป็นารทดสอบระบบที่ใช้การส่งแบบ Full Duplex
2. ก่อเกิดสัญญาณ PRBS ที่ภาคส่งแล้วส่งผ่านช่องสัญญาณแล้วที่ภาครับให้รับสัญญาณที่รับได้ผ่านชุดอินเวอร์ตซีพรีจิสเตอร์นำมาอดุโลกับสัญญาณ PRBS ที่รับได้โดยเอาที่พุมอดุโลจะให้ เป็นรูปแบบของบิตที่ผิด
3. ก่อเกิดสัญญาณ PRBS ที่ภาคส่งแล้วส่งผ่านช่องสัญญาณแล้วที่ภาครับสร้างสัญญาณ PRBS ที่ซึ่งโคจรในซึ่กับภาคส่งนั้นมาเปรียบเทียบกับวิธีที่ใช้ในปริณยานี้


3.3.1 หลักการออกแบบเครื่องวัดอัตราการผลิตของบิต

การวัดความผิดพลาดของบิตที่เกิดขึ้นโดยใช้ข้อมูลกึ่งแรนดัมที่กล่าวมาแล้วนั้น ที่ภาครับจะสร้างสัญญาณที่มีซีเควนตรงกันข้ามในเวลาเดียวกัน หรือสัญญาณภาครับมีการซึ่งโคจรในซึ่กับภาคส่งโดยโครงสร้างของวงจรภาครับแสดงดังรูปที่ 3.5

โดยในตอนแรกที่ภาครับวงจรกำเนิดข้อมูลกึ่งแรนดัมอย่างเป็นอิสระ หรือสวิตซ์อยู่ที่ตำแหน่ง B สัญญาณข้อมูลกึ่งแรนดัมที่ภาครับจะถูกเปรียบเทียบกับสัญญาณภาคส่งที่วงจรเปรียบเทีย (COMPARATOR) แล้วป้อนเข้าสู่เริ่มต้นที่ภาคดีเทคความผิดพลาด (INITIAL ERROR DETECTOR) ซึ่งจะพบบิตที่ผิดพลาดมากในช่วงเวลาสั้น ๆ ดังนั้นจะทำให้วงจรเริ่มต้นดีเทคความผิดพลาดให้สัญญาณเอาท์พุทที่ทำให้สวิตซ์ไปอยู่ที่ตำแหน่ง A ซึ่งเป็นการซึ่งโคจรในซึ่ข้อมูลหลังจากที่สวิตซ์อยู่ที่ตำแหน่ง A แล้ว ในช่วงเวลาหนึ่งก็จะกลับมาอยู่ที่ตำแหน่ง B อีกซึ่งเป็นการสร้างสัญญาณกึ่งแรนดัมที่ภาครับที่มีซีเควนตรงกันกับภาคส่งตลอดไป สำหรับส่วนที่เป็นวงจรเปรียบเทียบกับอีกคู่ซีพือ เช่นกันกับโมดูลสอง คือถ้าอินพุททั้งสองต่างกันก็จะให้เอาท์พุทออกมาเป็น "1" ถ้าอินพุทของทั้งคู่เหมือนกันก็จะให้เอาท์พุทออกมาเป็น "0" สำหรับส่วนที่เป็นสวิตซ์สำหรับเลือกสัญญาณให้กับชุดอินพุทรีจิส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปเผยแพร่โดยไม่ได้รับอนุญาต
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เตอร์มีขนาด 9 บิตเช่นเดียวกันกับภาคส่งนั้นสามารถใช้วงจรมัลติเพล็กซ์(MULTIPLEXER)แต่การ
ออกแบบในท่อนอกแบบโद्यใช้วงจรรวมบีพีเฟอร์ที่สามารถควบคุมให้อยู่ในสภาวะ ไซอิมพีแดนซ์ได้
โद्यการต่อเป็นสวิทช์ 2 ทางสามารถแสดงในรูปที่ 3.6



รูปที่ 3.5 แสดงโครงสร้างการวัดอัตราความผิดพลาดของบิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปสัญญาณ SYNCHRONIZE เป็นสัญญาณเอาต์พุตของวงจรเริ่มต้นตีเทคความผิดพลาดถ้าสัญญาณสภาวะ "0" สัญญาณจากอินพุต A ซึ่งเป็นสัญญาณที่รับจากภาคส่งโดยตรงมาทำการชิ่งโครไนซ์ให้ชีพท์รีจิสเตอร์ ที่ภาครับกำเนิดสัญญาณให้มีซีแควนตรงกับภาคส่ง แต่ถ้าสัญญาณ SYNCHRONIZE เป็นสภาวะ "1" จะทำให้สัญญาณจากอินพุต B ซึ่งเป็นการป้อนกลับจากชุดชีพท์รีจิสเตอร์ เข้าที่ชีพท์รีจิสเตอร์ที่ภาครับนั่นเอง




รูปที่ 3.6 แสดงวงจรที่ใช้ทำหน้าที่เป็นสวิตช์

3.3.2 การออกแบบวงจรเริ่มต้นตีเทคความผิดพลาด

สำหรับการออกแบบวงจรมับและวงจรเริ่มต้นตีเทคความผิดพลาดสามารถอธิบายหลักการได้คือ วงจรนี้จะให้เอาต์พุตเป็นลอจิก "0" เพื่อให้ชีพท์รีจิสเตอร์ที่วงจรภาครับทำการชิ่งโครไนซ์กับภาคส่งใหม่เมื่อปรากฏว่ามีบิตจากการเปรียบเทียบที่ภาคส่งและภาครับมากกว่า 50% ขึ้นไปหรือจำนวนเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สัญญาณนาฬิกา 100 ลูกมีความผิดพลาดถึง 50 ลูกสัญญาณเอาต์พุตซึ่งวงจรมีจะเป็นลอจิก "0" อยู่เท่ากับจำนวนสัญญาณ 16 ลูก ซึ่งเพียงพอที่จะทำให้ชุดชิพที่รีจิสเตอร์ที่ภาครับบรรจุเอาซีเคาน์ของภาคส่งเข้าไป เพื่อทำการซิงโครไนซ์โดยหลักการของวงจรมีสามารถอธิบายได้ดังรูปที่ 3.7



รูปที่ 3.7 แสดงหลักการวงจรเริ่มต้นตีเทคความผิด

จากโครงสร้างของวงจรมีสามารถอธิบายได้คือเมื่อตอนเริ่มต้นสัญญาณ SYNCHRONIZER หรือเอาต์พุตของวงจรมี 16 จะมีสถานะเป็น "0" หรือเริ่มต้นบรรจุซีเคาน์ของสัญญาณภาคส่งเข้าไปเป็นจำนวน 16 ลูกซึ่งจะเป็นการซิงโครไนซ์ระหว่างภาคส่งและภาครับ หลังจากนั้นเอาต์พุตของวงจรมี 16 จะมีสถานะเป็น "1" ซึ่งทำให้ภาครับกำเนิดสัญญาณข้อมูลถึงแรนดัมที่เป็นอิสระซึ่งเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ในเชิงพาณิชย์ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


แควนเดียวกับภาคส่งแต่ถ้าเกิดเหตุการณ์ที่แควนของภาคส่งและรับเกิดเลื่อนไม่ตรงกัน ซึ่งอาจจะเกิดขึ้นได้ เนื่องจากการรบกวนของสัญญาณอิมพัลส์ที่ภาคส่งหรือภาครับ โดยเมื่อลำดับของแควนของภาคส่งและภาครับไม่ตรงกันหรือหลุดการซิงโครไนซ์สัญญาณข้อมูลจะผิดพลาดเกิดขึ้นเป็นจำนวนมากหรือมากกว่าจำนวน 50 บิตขึ้นไปภายในสัญญาณนาฬิกาจำนวน 100 บิต วงจรจะเกิดสัญญาณอีน่าเบิล (ENABLE) ทำให้เอาต์พุตของวงจรมี 16 เป็นลอจิก "0" ทำการบรรจุสัญญาณทั้งแรมดัมภาคส่งเข้าไปในชิพรีจิสเตอร์ของภาครับจนครบ เมื่อครบสัญญาณนาฬิกา 16 ลูกจึงทำให้เอาต์พุตของวงจรมี 16 เป็น "1" แต่ภายในช่วงเวลาสัญญาณนาฬิกา 16 ลูกนี้ เกิดสัญญาณบิตที่เข้ามาทางอินพุต ERROR สัญญาณบิตที่ผลิตนี้จะเคลียร์วงจรมี 16 ให้เป็น "0" ซึ่งเป็นการบรรจุแควนที่ภาคส่งเข้าไปอีก 16 บิต เพื่อเป็นการป้องกันไม่ให้เกิดการบรรจุแควนที่ผิดเข้าไปในวงจรรีจิสเตอร์ทางภาครับ สำหรับวงจรในทางปฏิบัติวงจรมี 50 ใช้วงจรรวม 74LS390 (U1B) คู่รวมกับ 74LS160 (U2) และวงจรมี 100 ใช้วงจรรวม 74LS390 คู่รวมกับ 74LS160 วงจรมี 16 ใช้วงจรรวม 74LS161 (U6)



รูปที่ 3.6 แสดงวงจรเริ่มยุคความผิด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับบริการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรนับ 100 และ 50 จะถูกทำการเคลียร์ทุก ๆ สัญญาณนาฬิกา 100 ลูกโดยนำเอาสัญญาณ QD วงจรรวม 74LS390 (U1A) และจาก RCO ของวงจรรวม 74LS160 ผ่านแนนเกต ไปเป็นสัญญาณเคลียร์วงจรรวม 74LS390 สำหรับสัญญาณที่เกิดจากความผิดพลาดจำนวน 50 บิต ขึ้นภายใน 100 ได้จากการนำเอาสัญญาณขา 74LS160 (U2), 74LS160 (U3) โดยผ่านแนนเกต U5A โดยการนำเอาที่พุดังกล่าวจะมีสภาวะเป็น "0" เมื่อมีความผิดพลาดขนาด 50 บิตในร้อยบิต ทำให้เอาที่พุดของแนนเกต U5B มีสภาวะเป็น "1" ทำให้สภาวะลอจิกที่ขา ENP หรือขาอื่นาเบิ้ลของวงจรรวม 74LS161เกิดการอานาเบิ้ลให้ 74LS161 เริ่มนับโดยขณะนั้นเอาที่พุดขา RCO เป็นสัญญาณเอาที่พุดแนนเกต U5A ผ่านแนนเกต U5B ดังนั้นทำให้วงจรรวม 74LS161 ทำการนับสัญญาณนาฬิกาไป 16 ลูก ดังนั้น เราจึงสามารถนำเอาสัญญาณ ขา RCO เป็นสัญญาณ SYNCHRONIZE สำหรับวงจรภาครับได้แต่ถ้าภายในช่วงการนับของ 74LS161 มีบิตที่ผิดพลาดเข้ามาในระบบ วงจรรวม 74LS161 จะถูกเคลียร์ให้เริ่มต้นนับใหม่โดยนำเอาสัญญาณขา RCO ผ่านอินเวอร์เตอร์ U4D มาแนกับสัญญาณที่ผิดพลาดเข้ามาในระบบเป็นสัญญาณเคลียร์ ดังนั้นที่ขาเอาที่พุดของ U4D จึงสามารถใช้เป็นสัญญาณซิงโครไนซ์ เพื่อเกตสวิตซ์เช่นเดียวกับสัญญาณ SYNCHRONIZE



รูปที่ 3.9 แสดงวงจร สวิตซ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปแสดงวงจรสวิตช์ วงจรกำเนิดสัญญาณเปรียบเทียบ และวงจรดีเทคทีฟผิดพลาดโดย
สวิตช์ใช้ IC 74LS125 และ ได้สัญญาณควบคุมจากวงจรเริ่มต้นดีเทคทีฟผิดพลาดเมื่อเกิดบิตผิด
พลาดขึ้นตามเงื่อนไขที่ จุด D หรือ ขา 1 ของ 74LS125 จะเป็น "0" และที่จุด E หรือขา
4 จะเป็น "1" ทำให้วงจรถูกกำเนิดสัญญาณเปรียบเทียบรับสัญญาณจากด้านส่งโดยตรง แต่เมื่อไม่มี
บิตที่ผิดพลาดเกิดขึ้นแล้ว จุด R จะเป็น "1" และ E จะเป็น "0" วงจรกำเนิดสัญญาณเปรียบเทียบ
จะกำเนิดสัญญาณโดยอิสระย้อนกลับ
ด้วยตัวมันเอง

3.4 การออกแบบภาคแสดงผล

การแสดงผลได้ออกแบบให้มีการแสดงผลการนับจำนวนบิตที่ผิดพลาดด้วยอุปกรณ์ LED
(IC SHIP) ซึ่งวงจร LATCH และถอดรหัส BCD อยู่ในสามารถอ่านได้โดยง่าย 4 ชุด
แสดงตัวเลข 4 หลักวงจรนับซึ่งอาศัย IC 7490 จำนวน 4 ตัวทำงานร่วมกันจะนับได้สูงสุด 9999
นอกจากนี้ยังประกอบไปด้วยวงจรถูกกำหนดจำนวนบิตที่ต้องการตรวจสอบซึ่งประกอบด้วย IC 7490
จำนวน 10 ตัวแบ่งเป็น 10^5 และ 10^4 เพื่อใช้ในการนับบิตที่ผิดพลาดต่อจำนวนบิต 10^5 และ
 10^4 สภาวะการนับจะแสดงให้เห็นจาก LED


กรณีที่ 1. ไม่มีสัญญาณเข้ามาทางอินพุต LED INPUT ARARM

2. เครื่องไม่สามารถ SYNCHRONIZE ได้เนื่องจากมี ERROR ส่งใน LINE

เครื่องจะแสดงสภาวะด้วย LED และ BUZZER

3. เมื่อมี ERROR ส่งเครื่องจะแสดงสภาวะด้วย LED

สำหรับวงจรการทำงานแสดงได้ดังรูปต่อไปนี้



รูปที่ 3.10 แสดงวงจรตรวจวัดอัตราการผลิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมออนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การทดลองและผลการทดลอง

4.1 การทดลองวงจรกำเนิดสัญญาณ BINARY RANDOM

เมื่อประกอบวงจรตามรูปที่ 3.1 แล้วทำการป้อนสัญญาณ CLOCK PULSE ที่ได้จากวงจรสร้างสัญญาณนาฬิกา มาเป็นสัญญาณนาฬิกาให้กับวงจร PRBS ซึ่งการทดลองจะแบ่งได้ดังนี้

4.1.1 การทดลองวงจรกำเนิดสัญญาณ PRBS ขนาด 9 บิตสามารถสร้างได้ดังรูป 4.1
เมื่อป้อนสัญญาณนาฬิกาขนาด 500 KHz




รูปที่ 4.1 แสดงสัญญาณ PRBS ขนาด 9 บิต

4.1.2 การทดลองวงจรกำเนิดสัญญาณ PRBS ขนาด 17 บิต

ผลการทดลอง วงจรกำเนิดสัญญาณ PRBS ขนาด 17 บิต สามารถสร้างได้ดังรูปที่ 4.2

เมื่อป้อนสัญญาณนาฬิกาขนาด 500 KHz




รูปที่ 4.2 แสดงสัญญาณ PRBS ขนาด 17 บิต

4.1.3 วงจรกำเนิดสัญญาณ PRBS ขนาด 25 บิต

ผลการทดลองวงจรกำเนิดสัญญาณ PRBS ขนาด 25 บิต สามารถวัดสัญญาณได้ดังรูปที่

4.3 เมื่อสัญญาณนาฬิกาขนาด 500 KHz



รูปที่ 4.3 แสดงสัญญาณ PRBS ขนาด 25 บิต

4.2 การทดลองวงจรกำเนิดสัญญาณนาฬิกา


4.2.1 การทดลองวงจรกำเนิดสัญญาณนาฬิกาแบบโปรแกรมเลือกค่า

เมื่อต่อวงจรตามรูปที่ 3.2 และ 3.3 แล้วผลการทดลองที่ได้รับจะเป็นสัญญาณนาฬิกาที่

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ ห้ามทำซ้ำโดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ขนาดต่าง ๆ จากเอาต์พุตของ IC MC14411 ซึ่งจะมีช่องความถี่ 16 ช่องความถี่ การเลือกความถี่สามารถทำการเลือกได้จากสวิตช์และวงจรสามารถเพิ่มความถี่ได้คือ *1,*8,*16,*64 สัญญาณที่ได้จะเป็นไปตามสัญญาณรูปบนในรูปที่ 4.4



รูปที่ 4.4 แสดงสัญญาณที่ได้จากการสร้าง CLOCK REFERENCE

4.2.2 การทดลองวงจรถ่ายโอนสัญญาณนาฬิกาแบบปรับเลือกค่า

ต่อวงจรตามรูปที่ 3.5 ทดลองทำการเปลี่ยนค่าตัวเก็บประจุที่ต่ออยู่ระหว่างขา 3 และ

ขา 4 ของ IC MC4024 ซึ่งจากการทดลองจะได้ค่าความถี่ดังแสดงไว้ในตาราง

คาปาซิเตอร์	ช่วงความถี่
0.002 μ F	5.2 KHz – 23.6 KHz
4700 pF	25.3 KHz – 120 KHz
1000 pF	111 KHz – 497 KHz
470 pF	268 KHz – 1.1 MHz
120 pF	951 KHz – 4.0 MHz
56 pF	3.26 KHz – 6.0 MHz


และรูปสัญญาณที่วัดได้จะแสดงไว้ในรูปที่ 4.2 จะเห็นว่า สัญญาณเอาต์พุตที่ได้จากการผ่าน AND GATE ซึ่งอยู่ในช่องสัญญาณ จะมีรูปร่างของสัญญาณดีขึ้นกว่าเอาต์พุตของ IC MC4024 ซึ่งอยู่ในช่องสัญญาณด้านล่าง

4.3 การทดลองวงจรวัดอัตราการผลิต

ปรพทอบวงจรตามรูปที่ 3.10 และ 3.11 ซึ่งเป็นวงจรวัดอัตราการผลิตและวงจรการแสดงผล ผลที่ได้จากการทดลองจะแบ่งออกเป็น 2 กรณีคือ

4.3.1 กรณีที่ไม่มีที่ผิดพลาดเลย

ในกรณีที่ไม่มีที่ผิดพลาดเลยนั้น ทางภาครับก็จะทำการตรวจสอบบิตที่ผิดพลาดซึ่งเมื่อใช้ข้อซิลอสโคปจับสัญญาณที่เอาต์พุตของวงจรตรวจสอบการผิดพลาดจะได้ผลดังรูปที่ 4.5 ซึ่งภาคการแสดงผลของวงจรตรวจสอบบิตที่ผิดพลาดก็จะแสดงเลข " 0 "



รูปที่ 4.5 แสดงสัญญาณที่วัดได้จากเอาต์พุตของวงจร ตรวจสอบอัตราการผลิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นำไปเผยแพร่โดยไม่ได้รับอนุญาต

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.2 กรณีที่มีบัพผัดพลาดเกิดขึ้น

ในกรณีที่มีบัพผัดพลาดเกิดขึ้นที่ภาครับก็จะแตกต่างจากกรณีที่ 1 คือสัญญาณที่วัดได้จากเอาท์พุทของวงจรตรวจสอบอัตราการผลิต จะมีลักษณะเป็นรูปสัญญาณสี่เหลี่ยมเกิดขึ้นดังรูปที่

4.6 และในส่วนของ การแสดงผลอัตราการผลิตนั้นก็จะแสดงเป็นตัวเลขจำนวนบัพที่ผัดพลาด



รูปที่ 4.6 แสดงสัญญาณที่วัดได้จากเอาท์พุทของวงจรตรวจสอบอัตราการผลิต

สรุปและวิจารณ์


1. ความเร็วของอัตราการส่งข้อมูลหรือสัญญาณ PRBS สามารถปรับค่าความเร็วในการส่งสัญญาณได้จากการปรับความถี่ของสัญญาณนาฬิกาที่ป้อนให้กับวงจรถ่ายแปรสัญญาณ PRBS ซึ่งจะมาจาก 2 ส่วนคือ

- ส่วนที่ได้จากการโปรแกรมไว้ทั้งหมด 16 ช่องสัญญาณซึ่งแต่ละช่องสัญญาณสามารถที่จะเพิ่มความถี่ขึ้นไปได้อีกคือ *1, *4, *8 และ *16
- ส่วนที่ทำการปรับเลือกความถี่ตามที่ต้องการ ซึ่งสามารถปรับความถี่ได้ตั้งแต่ 5 kHz ถึง 5 MHz

2. จำนวนบิตของข้อมูลหรือสัญญาณ PRBS สามารถที่จะปรับเลือกได้จากวงจรถ่ายแปรสัญญาณ ซึ่งจะมีให้เลือกได้ 3 ช่วง คือ 9 บิต, 17 บิต และ 25 บิต

3. เนื่องจากความถี่สูงของวงจรถ่ายแปรสัญญาณนาฬิกาให้กับวงจรถ่ายแปรสัญญาณ PRBS จะมีปัญหาในเรื่องของสัญญาณนาฬิกาจะเป็นสัญญาณที่ไม่เป็นสี่เหลี่ยมอย่างแท้จริง ทำให้สัญญาณ PRBS ที่ได้มีความผิดเพี้ยนเกิดขึ้นและอุปกรณ์บางตัวไม่สามารถทำงานได้ด้วยความถี่สูงๆ จึงทำให้เกิดความผิดเพี้ยนของสัญญาณ

การนำไปใช้งาน




รูปที่ 6.1 แสดงบล็อกไดอะแกรมการต่อเครื่องใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การทำงานของบล็อกไดอะแกรมดังรูปที่ 6.1 เป็นตัวอย่างการต่อวงจร PRBS และวงจร BIT ERROR RATE ใช้งานเราสามารถใช้สัญญาณ NRZ จากวงจร PRBS มาเป็นสัญญาณในการทดสอบโมเด็มได้ โดยเริ่มต้นโดยการเลือกบิตแรกของสัญญาณ NRZ ว่าต้องการใช้บิตแรกเท่าไร ซึ่งเราสามารถเลือกได้ 9, 17, 25 บิตจากนั้นสัญญาณก็จะถูกมอดูเลตกับสัญญาณนาฬิกาเพื่อเป็นการซิงโครไนซ์ สัญญาณที่ได้นี้จะ เป็นสัญญาณที่เป็นสัญญาณ ไรต์โคไซน์ ซึ่งจะถูกส่งต่อไปยังภาครับต่อไป ในส่วนของภาครับ เราสามารถนำวงจร PRBS ไปใช้ในงานเรื่องของการกู้สัญญาณ นาฬิกา เพื่อป้อนให้กับระบบทางภาครับเพื่อการซิงโครไนซ์กันระหว่างภาครับและภาคส่ง จากนั้นสามารถนำไปใช้ในการตรวจสอบอัตราการผิดพลาดของสัญญาณที่ได้รับได้จากภาครับอีกด้วย ส่วนวิธีการตรวจสอบคุณภาพของสัญญาณที่รับได้นั้นเราสามารถตรวจสอบได้จาก การต่อออสซิลอโคปเพื่อดูสัญญาณรูปคลื่น ตว่าสัญญาณมีลักษณะอย่างไร และจะแก้ไขอย่างไร


6.1 การใช้ทดสอบหา SPECTRUM ของ MODEM



รูปที่ 6.2 แสดงการทดสอบวัดแบนด์วิดท์ของโมเด็มร่วมกับ SPCTRUM ANALYZER


จากบล็อกไดอะแกรมข้างบนเป็นตัวอย่างการทดสอบหาสเปกตรัมของโมเด็มโดยการป้อนสัญญาณ NRZ และสัญญาณนาฬิกาของวงจร PRBS ให้กับโมเด็มและนำเอาที่พิกที่ได้ไปเข้ากับสเปกตรัม จากการทดลองโดยการป้อนสัญญาณที่ความถี่ 100 Kbps ป้อนให้กับโมเด็มจะมีรูปสัญญาณดัง

รูป เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.3 แสดง SPECTRUM ของ MODEM โดยการป้อนข้อมูลที่มีอัตรา 100 Kbps

6.2 การใช้ทดสอบ SETUP วงจร INTEGRATE AND DUMP (RESET TO ZERO)




รูปที่ 6.4 แสดงการทดสอบและปรับแต่ง วงจร INTEGRATE AND DUMP และวงจร LEVEL

DECISION

จากบล็อกไดอะแกรมเป็นการต่อ PRBS เป็นวงจร SETUP วงจร INTEGRATE AND DUMP ทางภาครับเพื่อ SET วงจรให้ทำหน้าที่ในการจัดสัญญาณที่รับมาได้จากภาคส่งให้เป็นสัญญาณ NRZ ซึ่งเหมือนกับข้อมูลก่อนเข้าโมเด็มการทดลองเราก็ป้อนสัญญาณ PRBS ที่ความเร็ว 100Kbps


ให้กับวงจรตามรูปที่ 6.4 จะได้ผลดังรูปที่ 6.5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิพนธ์ให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.5 แสดงสัญญาณที่ได้จากการ SETUP วงจร INTEGRATE AND DUMP ด้วย PRBS

6.3 การให้ทดสอบวงจรกู้สัญญาณนาฬิกา (CLOCK RECOVERY)



รูปที่ 6.6 แสดงการต่อ PRBS ทดสอบวงจรกู้สัญญาณ

จากบล็อกไดอะแกรมเป็นการนำเอาสัญญาณ NRZ และสัญญาณนาฬิกาป้อนเป็นอินพุตของ วงจร .CLOCK RECOVERY จากการทดลองนี้โดยการป้อนสัญญาณอินพุตที่ความเร็ว 100 Kbps

จะได้ผลการทดสอบดังรูปที่ 6.7

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนังสืออ้างอิง

- 1) รศ. บัณฑิต โรจน์อารสานนท์, หลักการไฟฟ้าสื่อสาร, สำนักพิมพ์จุฬาลงกรณ์มหาวิทยาลัย, 2532
- 2) กฤดากร กล่อมการ การออกแบบระบบส่งข้อมูลในช่องสัญญาณกระจายเสียงแบบ FM
วิทยานิพนธ์วิศวกรรมศาสตรมหาบัณฑิต , สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาด
กระบัง , 2536
- 3) สุรวัตร มณีตานนท์ , การออกแบบและสร้างเครื่องวัดอัตราการผลิตของการรับส่งข้อมูล
วิทยานิพนธ์วิศวกรรมศาสตรมหาบัณฑิต , รายงานผลการวิจัย , จุฬาลงกรณ์มหาวิทยาลัย
- 4) F.J.MacWilliams and N.J.A. Slonane , " Psuedo Random Sequence and
Arrays " , Proc. IEEE , Vol.64 , No. 12 December 1976.
- 5) E.ALEXANDER NEWCOMBE and SUBBARAYANPASUPATHY, "Error Rate Monitoring
For Digital Communications", Proc. IEEE , Vol.70, No.8 , August 1982.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MOTOROLA
SEMICONDUCTOR
TECHNICAL DATA

MC14411

CMOS LSI

(LOW-POWER COMPLEMENTARY MOS)

BIT RATE GENERATOR


BIT RATE GENERATOR

The MC14411 bit rate generator is constructed with complementary MOS enhancement mode devices. It utilizes a frequency divider network to provide a wide range of output frequencies.

A crystal controlled oscillator is the clock source for the network. A two-bit address is provided to select one of four multiple output clock rates.

Applications include a selectable frequency source for equipment in the data communications market, such as teleprinters, printers, CRT terminals, and microprocessor systems.


- Single 5.0 Vdc ($\pm 5\%$) Power Supply
- Internal Oscillator Crystal Controlled for Stability (1.5432 MHz)
- Sixteen Different Output Clock Rates
- 50% Output Duty Cycle
- Programmable Time Bases for One of Four Multiple Output Rates
- Buffered Outputs Compatible with Low Power TTL
- Noise Immunity = 45% of VDD Typical
- Diode Protection on All Inputs
- External Clock May be Applied to Pin 21
- Internal Pullup Resistor on Reset Input



MAXIMUM RATINGS (Voltages referenced to VSS, Pin 12)


Rating	Symbol	Value	Unit
DC Supply Voltage Range	VDD	5.25 to -2.5	V
Input Voltage, All Inputs	Vin	VDD + 0.5 to VSS - 0.5	V
DC Current Drain per Pin	I	10	mA
Operating Temperature Range	TA	-40 to +85	°C
Storage Temperature Range	Tstg	-65 to +150	°C

PIN ASSIGNMENT



VDD = Pin 24
VSS = Pin 12

BLOCK DIAGRAM



This device contains circuitry to protect the inputs against damage due to high static voltages or electric fields; however, it is advised that normal precautions be taken to avoid application of any voltage higher than maximum rated voltages to this high impedance circuit. For proper operation it is recommended that V_{in} and V_{out} be constrained to the range $V_{SS} \leq V_{in}$ or $V_{out} \leq V_{DD}$.

Unused inputs must always be tied to an appropriate logic voltage level (e.g., either VSS or VDD).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS

Characteristic	Symbol	V _{DD} V _{dcc}	- 40°C		25°C			- 85°C		Unit
			Min	Max	Min	Typ	Max	Min	Max	
Supply Voltage	V _{DD}	—	4.75	5.25	4.75	5.0	5.25	4.75	5.25	V
Output Voltage "0" Level	V _{out}	5.0	—	0.05	—	0	0.05	—	0.05	V
"1" Level		5.0	4.95	—	4.95	5.0	—	4.95	—	V
Input Voltage (V _O = 4.5 or 0.5 V)	V _{IL}	5.0	—	1.5	—	2.25	1.5	—	1.5	V
(V _O = 0.5 or 4.5 V _{dcc})	V _{IH}	5.0	3.5	—	3.5	2.75	—	3.5	—	V
Output Drive Current (V _O H = 2.5 V) Source	I _{OH}	5.0	-0.23	—	-0.20	-1.7	—	-0.16	—	mA
(V _O L = 0.4 V) Sink	I _{OL}	5.0	0.23	—	0.20	0.78	—	0.16	—	mA
Input Current Pins 21, 22, 23	I _{in}	—	—	± 0.1	—	± 0.00001	± 0.1	—	± 1.0	µA
Pin 10		5.0	—	—	-1.5	—	-7.5	—	—	µA
Input Capacitance (V _{in} = 0)	C _{in}	—	—	—	—	5.0	—	—	—	pF
Quiescent Dissipation	P _Q	5.0	—	2.5	—	0.015	2.5	—	15	mW
Power Dissipation**† (Dynamic plus Quiescent) (C _L = 15 pF)	P _D	5.0	P _D = (7.5 mW/MHz) f + P _Q							mW
Output Rise Time** t _r = (3.0 ns/pF) C _L + 25 ns	t _{TLH}	5.0	—	—	—	70	200	—	—	ns
Output Fall Time** t _f = (11.5 ns/pF) C _L + 47 ns	t _{THL}	5.0	—	—	—	70	200	—	—	ns
Input Clock Frequency	f _{CL}	5.0	—	1.85	—	—	1.85	—	1.85	MHz
Clock Pulse Width	t _{W(C)}	—	200	—	200	—	—	200	—	ns
Reset Pulse Width	t _{W(R)}	—	500	—	500	—	—	500	—	ns

†For dissipation at different external capacitance (C_L) refer to corresponding formula:
 $P_{TICL} = P_D + 2.6 \times 10^{-3}(C_L - 15 \text{ pF}) V_{DD}^2 f$
 where: P_T, P_D in mW, C_L in pF, V_{DD} in V_{dcc}, and f in MHz.

**The formula given is for the typical characteristics only.

TABLE 1 — OUTPUT CLOCK RATES

Rate Select		Rate
B	A	
0	0	x1
0	1	x8
1	0	x16
1	1	x64

Output Number	Output Rates (Hz)			
	X64	X16	X8	X1
F1	614.4 k	153.6 k	76.8 k	9600
F2	460.8 k	115.2 k	57.6 k	7200
F3	307.2 k	76.8 k	38.4 k	4800
F4	230.4 k	57.6 k	28.8 k	3600
F5	153.6 k	38.4 k	19.2 k	2400
F6	115.2 k	28.8 k	14.4 k	1800
F7	76.8 k	19.2 k	9600	1200
F8	38.4 k	9600	4800	600
F9	19.2 k	4800	2400	300
F10	12.8 k	3200	1600	200
F11	9600	2400	1200	150
F12	8613.2	2153.3	1076.6	134.5
F13	7035.5	1758.8	879.4	109.9
F14	4800	1200	600	75
F15	921.6 k	921.6 k	921.6 k	921.6 k
F16*	1.843 M	1.843 M	1.843 M	1.843 M

*F16 is buffered oscillator output.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 1 — DYNAMIC SIGNAL WAVEFORMS





FIGURE 2 — TYPICAL CRYSTAL OSCILLATOR CIRCUIT



Circuit diagrams utilizing Motorola products are included as a means of illustrating typical semiconductor applications. Consequently, complete information sufficient for construction purposes is not necessarily given. The information has been carefully checked and is believed to be entirely reliable. However, no responsibility is assumed for inaccuracies. Furthermore, such information does not convey to the purchaser of the semiconductor devices described any license under the patent rights of Motorola Inc., or others.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



**MC4324
MC4024**

DUAL VOLTAGE-CONTROLLED MULTIVIBRATOR

The MC4324/4024 consists of two independent voltage-controlled multivibrators with output buffers. Variation of the output frequency over a 3.5-to-1 range is guaranteed with an input dc control voltage of 1.0 to 5.0 voltage.

Operating frequency is specified at 25 MHz at 25°C. Operation to 15 MHz is possible over the specified temperature range. For higher frequency requirements, see the MC1648 (200 MHz) or the MC1658 (125 MHz) data sheet.

This device was designed specifically for use in phase-locked loops for digital frequency control. It can also be used in other applications requiring a voltage-controlled frequency, or as a stable fixed frequency oscillator (3.0 MHz to 15 MHz) by replacing the external control capacitor with a series mode crystal.

Maximum Operating Frequency = 25 MHz Guaranteed @ 25°C
Power Dissipation = 150 mW typ/pkg
Output Loading Factor = 7

**DUAL
VOLTAGE-CONTROLLED
MULTIVIBRATOR**



L SUFFIX
CERAMIC PACKAGE
CASE 632
(TO-116)



P SUFFIX
PLASTIC PACKAGE
CASE 646
(MC4024 only)

TYPICAL APPLICATIONS

FIGURE 1 — ASTABLE MULTIVIBRATOR




FIGURE 2 — CRYSTAL CONTROLLED MULTIVIBRATOR






FIGURE 3 — VOLTAGE-CONTROLLED MULTIVIBRATOR



PIN ASSIGNMENT



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS

VCC: VCM = 1.13
Output Buffer = 14
Gnd: VCM = 5.9
Output Buffer = 7
External Capacitor for
Frequency Range Determination


TEST CURRENT/VOLTAGE VALUES

mA		Volts					
IQ11	IQ12	IQH	VII	VCC	VCEL	VGCH	
9.8	11.2	1.6	5.0	5.0	4.5	5.5	
9.8	11.2	1.6	5.0	5.0	4.5	5.5	
9.8	11.2	1.6	5.0	5.0	4.5	5.5	
9.8	11.2	1.6	5.0	5.0	4.75	5.75	
9.8	11.2	1.6	5.0	5.0	4.75	5.75	

TEST CURRENT/VOLTAGE APPLIED TO PINS LISTED BELOW:

Characteristic	Symbol	Pin Under Test	MC4324 Test Limits			MC4024 Test Limits			Unit	Min	Max	VCC	VCEL	VGCH	Gnd
			-55°C	+25°C	+125°C	0°C	+25°C	+75°C							
Input Forward Current	I _{in}	7 12	100	100	100	100	100	100	100	100	—	—	—	14 14	5.7.9 5.7.9
Output Voltage	V _{OL}	6 8	0.4	0.4	0.4	0.4	0.4	0.4	0.4	0.4	—	—	—	—	5.7.9
	V _{OH}	6 8	2.4	2.4	2.4	2.5	2.5	2.5	2.5	2.5	—	—	—	—	5.7.9 5.7.9
Short-Circuit Current	I _{OS}	6 8	-20	-65	-20	-65	-20	-65	-20	-65	1.3.14	11.13.14	—	—	5.6.7.9 5.7.8.9
Power Requirements (Total Device)	I _{CC}	1,3,14	—	—	—	—	—	—	—	—	1.3,14	11.13,14	—	—	5.7.9

FIGURE 4 — AC TEST CIRCUIT AND WAVEFORMS



1. Reset MC3060
2. Apply ramp voltage
3. "Output" will go high when f_{out} > 25 MHz

* Including total parasitic capacitance.

FIGURE 5 — FREQUENCY-CAPACITANCE PRODUCT




FIGURE 6 — FREQUENCY-VOLTAGE GAIN CHARACTERISTICS




FIGURE 7 — TYPICAL FREQUENCY DEVIATION versus SUPPLY VOLTAGE




FIGURE 8 — TYPICAL FREQUENCY DEVIATION versus SUPPLY VOLTAGE




FIGURE 9 — FREQUENCY DEVIATION versus AMBIENT TEMPERATURE






FIGURE 10 — RMS NOISE DEVIATION versus OSCILLATOR FREQUENCY



NOTE: Curves labeled as 3σ limits denote that 99.7% of the devices tested fell within these limits.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

FIGURE 11 — NOISE DEVIATION TEST CIRCUIT



$$\text{Frequency Deviation} = \frac{(\text{HP5210A output voltage}) (\text{Full Scale Frequency})}{1.0 \text{ Volt}}$$

NOTE: Frequency deviation values of either the signal generator or power supply should be determined prior to testing.

APPLICATIONS INFORMATION

Suggested Design Practices

Three power supply and three ground connections are provided in this circuit (each multivibrator has separate power supply and ground connections, and the output buffers have common power supply and ground pins). This provides isolation between VCM's and minimizes the effect of output buffer transients on the multivibrators in critical applications. The separation of power supply and ground lines also provides the capability of disabling one VCM by disconnecting its V_{CC} pin. However, all ground lines must always be connected to insure substrate grounding and proper isolation.

General design rules are:

1. Ground pins 5, 7, and 9 for all applications, including those where only one VCM is used.
2. Use capacitors with less than 50 nA leakage at plus and minus 3.0 volts. Capacitance values of 15 pF or greater are acceptable.
3. When operated in the free running mode, the minimum voltage applied to the DC Control input should be 60% of V_{CC} for good stability. The maximum voltage at this input should be $V_{CC} + 0.5$ volt.
4. When used in a phase-locked loop, the filter design should have a minimum DC Control input voltage of 1.0 volt and a maximum voltage of $V_{CC} + 0.5$ volt. The maximum restriction may be waived if the output impedance of the driving device is such that it will not source more than 10 mA at a voltage of $V_{CC} + 0.5$ volt.
5. The power supply for this device should be bypassed with a good quality RF-type capacitor of 500 to 1000 pF. Bypass capacitor lead lengths should be kept as short as possible. For best results, power

supply voltage should be maintained as close to +5.0 V as possible. Under no conditions should the design require operation with a power supply voltage outside the range of 5.0 volts \pm 10%.



External Control Capacitor (C_X) Determination (See Table 1)

The operating frequency range of this multivibrator is controlled by the value of an external capacitor that is connected between X1 and X2. A tuning ratio of 3.5-to-1 and a maximum frequency of 25 MHz are guaranteed under ideal conditions ($V_{CC} = 5.0$ volts, $T_A = 25^\circ\text{C}$). Under actual operating conditions, variations in supply voltage, ambient temperature, and internal component tolerances limit the tuning ratio (see Figures 7 thru 12). An improvement in tuning ratio can be achieved by providing a variable tuning capacitor to facilitate initial alignment of the circuit.

Figures 5 through 9 show typical and suggested design limit information for important VCM characteristics. The suggested design limits are based on operation over the specified temperature range with a supply voltage of 5.0 volts \pm 5% unless otherwise noted. They include a safety factor of three times the estimated standard deviation.

Figures 5 and 6 provide data for any external control capacitor value greater than 100 pF. With smaller capacitor values, the curves are effectively moved downward. For example, a typical curve of frequency versus control voltage would be very nearly identical to the lower suggested design limit of Figure 5 if a 15 pF capacitor is used. To use Figure 5 divide on the ordinate by the capacitor

TABLE 1 — EXTERNAL CONTROL CAPACITOR VALUE DETERMINATION

CONFIGURATION	T _A	V _{CC}	VALUES OF K				
			K1	K2	K3	K4	K5
 <p>With $C_X = \frac{K_1}{f_{OH}} - 5$, $f_{OL} \leq \frac{K_2}{C_X}$</p>	25°C ±3°C	5.0 V	385	150	600	110	1.0
		5.0 V ±5%	325	175	680	125	1.14
		5.0 V ±10%	290	190	750	140	1.25
 <p>$C_X = C_{XV} + C_{XF}$</p> <p>Choose C_{XF} and C_{XV} such that C_X can be adjusted to:</p> $\frac{K_1}{f_{OH}} - 5 \leq C_X \leq \frac{K_3}{f_{OH}} - 5$ <p>With V_{in} = V_{CC} = 5.0 V, adjust C_X to obtain:</p> $f_{out} = K_5 (f_{OH})$ <p>Then:</p> $f_{OL} \leq \frac{K_4}{K_1} f_{OH}$	0°C to 75°C	5.0 V	335	165	660	120	1.10
		5.0 V ±5%	280	190	750	140	1.25
	5.0 V ±10%	250	200	840	150	1.40	
	-55°C to 125°C	5.0 V	300	175	690	125	1.15
		5.0 V ±5%	260	200	780	145	1.30
		5.0 V ±10%	230	210	860	155	1.45

Definitions: f_{OH} = Output frequency with V_{in} = V_{CC}
 f_{OL} = Output frequency with V_{in} = 2.5 V
 (Frequencies in MHz, C_X in pF)

value in picofarads to obtain output frequency in megahertz. In Figure 6 the ordinate axis is multiplied by the capacitor value in picofarads to obtain the gain constant (K_V) in radians/second/volt.

Frequency Stability

When the MC4324/4024 is used as a fixed-frequency oscillator (V_{in} constant), the output frequency will vary slightly because of internal noise. This variation is indicated by Figure 10 for the circuit of Figure 11. These variations are relatively independent (< 10%) of changes in temperature and supply voltage.

10-to-1 Frequency Synthesizer


A frequency synthesizer covering a 10-to-1 range is shown in Figure 14. Three packages are required to complete the loop: The MC4344/4044 phase-frequency detector, the MC4324/4024 dual voltage-controlled multi-vibrator, and the MC4318/4018 programmable counter.

Two VCM's (one package) are used to obtain the required frequency range. Each VCM is capable of operating over a 3-to-1 range, thus VCM1 is used for the lower portion of the times ten range and VCM2 covers the upper end. The proper divide ratio is set into the programmable counter and the VCM for that frequency is selected by control gates. The other VCM is left to be free running since its output is gated out of the feedback path.

Normally with a single VCM the loop gain would vary over a 10-to-1 range due to the range of the counter ratios. This affects the bandwidth, lockup time, and damping ratio severely. Utilizing two VCM's reduces this change in loop gain from 10-to-1 to 3-to-1 as a result of the different sensitivities of the two VCM's due to the different frequency ranges. This change of VCM sensitivity (3-to-1) is of such a direction of compensate for loop gain variations due to the programmable counter.

The overall concept of multi-VCM operation can be expanded for ranges greater than 10-to-1. Four VCM's (two packages) could be used to cover a 100-to-1 range.

FIGURE 12 — 10-TO-1 FREQUENCY SYNTHESIZER



+N	Input				A	VCM1 kHz	VCM2 kHz	f _{out} kHz
	D3	D2	D1	D0				
1	0	0	0	1	1	1	X	1
2	0	0	1	0	1	2	X	2
3	0	0	1	1	1	3	X	3
4	0	1	0	0	0	X	4	4
5	0	1	0	1	0	X	5	5
6	0	1	1	0	0	X	6	6
7	0	1	1	1	0	X	7	7
8	1	0	0	0	0	X	8	8
9	1	0	0	1	0	X	9	9
10	1	0	1	0	0	X	10	10

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS


STATIC CHARACTERISTICS^{1,3}

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ²		+25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT I _{DD}	5	V _{IN} = V _{SS} or V _{DD} All valid input combinations	—	5	—	0.05	5	—	150	μA _{dc}
	10		—	10	—	0.1	10	—	300	
	15		—	15	—	0.2	15	—	600	


- NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL40008 Series Family Specifications".
² T_{LOW} = -55°C for C, D, F, H device.
 = -40°C for E device.
 T_{HIGH} = +125°C for C, D, F, H device.
 = +85°C for E device.
³ This device has been designed for balanced output drive current specifications. Consult Family Specifications.

DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)

PARAMETER	V _{DD} (Vdc)	Min.	Typ.	Max.	Units
PROPAGATION DELAY TIME t _{PLH} , t _{PHL}	5	—	550	1100	ns
	10	—	210	420	
	15	—	180	320	
OUTPUT TRANSITION TIME t _{TLH} , t _{THL}	5	—	100	200	ns
	10	—	50	100	
	15	—	40	80	
MINIMUM DATA INPUT SETUP TIME t _{setup}	5	—	-40	0	ns
	10	—	-15	0	
	15	—	-10	0	
MINIMUM DATA INPUT HOLD TIME t _{hold}	5	—	40	80	ns
	10	—	15	30	
	15	—	10	20	
MINIMUM LD PULSE WIDTH PW _{LD}	5	—	125	250	ns
	10	—	50	100	
	15	—	40	80	




Typical P-Channel
Source Current Characteristics




Typical N-Channel
Sink Current Characteristics

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



APPLICATIONS INFORMATION

CONNECTIONS TO VARIOUS DISPLAY READOUTS



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCL4011UB



CMOS NAND GATE (Unbuffered)

FEATURES

- ◆ Unbuffered Outputs for Quasi-Linear Applications
- ◆ Quad 2-Input NAND Configuration
- ◆ Diode Protection on all Inputs
- ◆ Output Drive Current Compatible with "B" Series
- ◆ Pin Compatible with Buffered SCL4011B
- ◆ Balanced Output Drive Current Specifications

DESCRIPTION


The SCL4011UB consists of four positive-logic NAND gates. The outputs are unbuffered, making the device suitable for quasi-linear applications, such as gated oscillators, multivibrators, and pulse shaping circuits.

For digital applications, the buffered SCL4011B is recommended for its higher gain and input pattern insensitivity.

TRUTH TABLE

Inputs	Output
1 1	0
All other combinations	1

CONNECTION DIAGRAM (all packages)



Add suffix for package:


- C 14-pin Cerdip
- D 14-pin Ceramic
- E 14-pin Epoxy
- F 14-pin Flat
- H Chip

RECOMMENDED OPERATING CONDITIONS


For maximum reliability:

DC Supply Voltage	$V_{DD} - V_{SS}$	3 to 15	V _{DC}
Operating Temperature	T_A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C

SCHEMATIC DIAGRAM



LOGIC DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS


PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ¹		+25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	I _{DD}	V _{IN} = V _{SS} or V _{DD} All valid input combinations	—	0.05	—	0.0005	0.05	—	1.5	μA _{DC}
			—	0.10	—	0.001	0.10	—	3.0	
			—	0.20	—	0.002	0.20	—	6.0	

NOTES:


- 1 Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".
- 2 T_{LOW} = -55°C for C, D, F, H device.
T_{LOW} = -40°C for E device.
- 3 T_{HIGH} = +125°C for C, D, F, H device.
T_{HIGH} = +85°C for E device.
- 4 This device has been designed for balanced output drive current specifications. Consult Family Specifications.

DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)

PARAMETER	V _{DD} (Vdc)	Min.	Typ.	Max.	Units
PROPAGATION DELAY TIME	t _{PLH} , t _{PHL}	—	75	150	ns
		5	35	70	
		10	25	50	
OUTPUT TRANSITION TIME	t _{TLH} , t _{THL}	—	100	200	ns
		5	50	100	
		10	40	80	




Typical P-Channel
Source Current Characteristics




Typical N-Channel
Sink Current Characteristics

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


APPLICATIONS INFORMATION



Gated Oscillator



Compensated Monostable Multivibrator
(Independent of Transfer Voltage)



Frequency Doubler

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**SCL4514B
SCL4515B**



**CMOS 4-TO-16 LINE
DECODERS WITH LATCH**


FEATURES

- ◆ Strobed Input Latch
- ◆ Inhibit Control
- ◆ Selected Output Active High (SCL4514B) or Active Low (SCL4515B)

DESCRIPTION

The SCL4514B and SCL4515B are two output options of a 4-to-16 Line Decoder with Latched Inputs. The SCL4514B presents a logic "1" at the selected output, and the SCL4515B presents a logic "0" at the selected output. The latches hold the last input data presented prior to the Strobe transition from "1" to "0". Inhibit allows all outputs to be placed at "0" (SCL4514B), or "1" (SCL4515B), regardless of the state of the Data or Strobe inputs.

Applications include code conversion, address decoding, memory selection control, demultiplexing, and readout decoding.



TRUTH TABLE (Strobe = 1)

Inhibit	Data Inputs				Selected Output SCL4514B = Logic "1" SCL4515B = Logic "0"
	D	C	B	A	
0	0	0	0	0	S0
0	0	0	0	1	S1
0	0	0	1	0	S2
0	0	0	1	1	S3
0	0	1	0	0	S4
0	0	1	0	1	S5
0	0	1	1	0	S6
0	0	1	1	1	S7
0	1	0	0	0	S8
0	1	0	0	1	S9
0	1	0	1	0	S10
0	1	0	1	1	S11
0	1	1	0	0	S12
0	1	1	0	1	S13
0	1	1	1	0	S14
0	1	1	1	1	S15
1	X	X	X	X	All Outputs = "0", SCL4514B All Outputs = "1", SCL4515B


X = Don't Care

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

- DC Supply Voltage $V_{DD} - V_{SS}$ 3 to 15 Vdc
- Operating Temperature T_A -55 to +125 °C
D, H Device
- E Device -40 to +85 °C

BLOCK DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS¹

PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ²		+25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT I _{DD}	5	V _{IN} = V _{SS} or V _{DD} All valid input combinations	—	5	—	0.05	5	—	150	μA _{dc}
	10		—	10	—	0.1	10	—	300	
	15		—	20	—	0.2	20	—	600	

NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".

² T_{LOW} = -55°C for C, D, F, H device.


= -40°C for E device.

T_{HIGH} = +125°C for C, D, F, H device.


= +85°C for E device.

DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)

PARAMETER		V _{DD} (Vdc)	Min.	Typ.	Max.	Units
PROPAGATION DELAY TIME From Data Inputs	t _{PLH} , t _{PHL}	5	—	550	1100	ns
		10	—	225	450	
		15	—	150	300	
From Inhibit Input		5	—	400	800	ns
		10	—	150	300	
		15	—	100	200	
OUTPUT TRANSITION TIME	t _{TLH} , t _{THL}	5	—	130	260	ns
		10	—	65	130	
		15	—	50	100	
MINIMUM DATA INPUT SETUP TIME	t _{setup}	5	—	125	250	ns
		10	—	50	100	
		15	—	40	80	
MINIMUM STROBE PULSE WIDTH	PW _{ST}	5	—	175	350	ns
		10	—	50	100	
		15	—	40	80	




Typical P-Channel
Source Current Characteristics



Typical N-Channel
Sink Current Characteristics

LOGIC DIAGRAM



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**SCL4518B
SCL4520B**



CMOS DUAL UP COUNTERS

FEATURES

- ◆ Two Independent 4-Bit Counters
- ◆ Internally Synchronous for High Speed
- ◆ Dual BCD (SCL4518B) and Dual Binary (SCL4520B) Configurations
- ◆ Direct Reset
- ◆ Logic Edge-Clocked Design
- ◆ Trigger from either Edge of Clock Signal
- ◆ Static Operation: DC to 5MHz @ 10Vdc

DESCRIPTION


The SCL4518B Dual BCD Counter and the SCL4520B Dual Binary Counter are constructed with MOS P-channel and N-channel enhancement-mode devices in a single monolithic structure. Each consists of two identical, independent, internally synchronous 4-stage counters. The counter stages are type-D flip-flops, with interchangeable Clock and Enable lines for incrementing on either the positive-going or negative-going transition as required when cascading multiple stages. Each counter can be cleared by applying a high level on the Reset line. In addition, the SCL4518B will count out of all undefined states within two clock periods. These complementary MOS up counters find primary use in multi-stage synchronous or ripple counting applications requiring low power dissipation and/or high noise immunity.

TRUTH TABLE


CLOCK	ENABLE	RESET	ACTION
0	1	0	Increment Counter
0	0	0	Increment Counter
X	X	0	No Change
X	0	0	No Change
1	0	0	No Change
X	X	1	Q0 thru Q3 = 0

X = Don't Care

TIMING DIAGRAM



**CONNECTION DIAGRAM
(all packages)**



Add suffix for package:


- C 16-pin Cerdip
- D 16-pin Ceramic
- E 16-pin Epoxy
- F 16-pin Flat
- H Chip

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:

DC Supply Voltage	VDD - VSS	3 to 15	Vdc
Operating Temperature	TA	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C

BLOCK DIAGRAM



SCL4518 - Dual BCD - Up Counter
SCL4520 - Dual Binary - Up Counter

STATIC CHARACTERISTICS


PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ²		+25°C			T _{HIGH} ²		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	I _{DD}	V _{IN} = V _{SS} or V _{DD} All valid input combinations	-	5	-	0.05	5	-	150	μA _{dc}
			-	10	-	0.1	10	-	300	
			-	15	-	0.2	20	-	600	

NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications".
² T_{LOW} = -55°C for C, D, F, H device.
 = -40°C for E device.
 T_{HIGH} = +125°C for C, D, F, H device.
 = +85°C for E device.


DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)

PARAMETER	V _{DD} (Vdc)	Min.	Typ.	Max.	Units	
CLOCKED OPERATION						
PROPAGATION DELAY TIME From Clock or Clock Enable	t _{PLH, tPHL}	5 10 15	-	225 100 80	450 200 180	ns
	OUTPUT TRANSITION TIME t _{TLN, tTHL}	5 10 15	-	130 85 50	260 130 100	ns
		MINIMUM CLOCK PULSE WIDTH PW _{CL}	5 10 15	-	120 50 40	240 100 80
MINIMUM CLOCK ENABLE PULSE WIDTH PW _{CE}			5 10 15	-	200 90 75	400 180 150
	MAXIMUM CLOCK FREQUENCY f _{CL}		5 10 15	1.0 2.5 3.0	2.0 5.0 6.0	-
		MAXIMUM CLOCK OR CLOCK ENABLE RISE & FALL TIME ¹ t _{CL, tCL}	5 10 15	15 5 3	-	-
RESET OPERATION						
PROPAGATION DELAY TIME t _{DEL}	5 10 15		-	225 100 80	450 200 160	ns
	MINIMUM RESET PULSE WIDTH PW _R	5 10 15	-	120 50 40	240 100 80	ns
		RESET REMOVAL TIME t _{rem}	5 10 15	-	100 50 40	200 100 80

¹ When units are cascaded, the maximum rise and fall times of the clock input should be equal to or less than the transition times of the data outputs driving data inputs, plus the propagation delay of the output driving stage for the output capacitive load.




Typical P-Channel Source Current Characteristics




Typical N-Channel Sink Current Characteristics

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


LOGIC DIAGRAMS



APPLICATIONS INFORMATION



Ripple cascading of four counters with positive-edge triggering.



Synchronous cascading of four binary counters with negative-edge triggering.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

SCL4528B



CMOS DUAL MONOSTABLE MULTIVIBRATOR

FEATURES


- ◆ Two Independent Multivibrators on One Chip
- ◆ Triggerable from Leading- or Trailing-Edge Pulse
- ◆ Retriggerable
- ◆ Resettable
- ◆ Q and \bar{Q} Buffered Outputs Available
- ◆ Wide Range of Output Pulse Widths

DESCRIPTION

The SCL4528B Dual Multivibrator provides stable retriggerable/resettable one-shot operation for any fixed-voltage timing application. Timing for the circuit is controlled by an external resistor-capacitor combination (R_X - C_X). Adjustment of these components permits generation of output pulse widths from nanoseconds to minutes. Leading-edge and trailing-edge Trigger inputs are provided, and both positive-going and negative-going pulses are available from complementary outputs.

Timing pulses may be terminated at any time by applying a low logic level to the Reset input C_D .

CONNECTION DIAGRAM (all packages)



Add suffix for package:

- C 16-pin Cerdip
- D 16-pin Ceramic
- E 16-pin Epoxy
- F 16-pin Flat
- H Chip

RECOMMENDED OPERATING CONDITIONS

For maximum reliability:


DC Supply Voltage	$V_{DD} - V_{SS}$	3 to 15	Vdc
Operating Temperature	T_A	-55 to +125	°C
C, D, F, H Device		-40 to +85	°C
E Device			

FUNCTION TABLE


C_D	INPUTS		OUTPUTS	
	A	B	Q	\bar{Q}
L	X	X	L	H
X	H	X	L	H
X	X	L	L	H
H	↑	H	High-Pulse	Low-Pulse
H	L	↓	Low-Pulse	High-Pulse

- H = High Level (Steady State)
- L = Low Level (Steady State)
- ↑ = Transition, Low-to-High
- ↓ = Transition, High-to-Low
- X = Irrelevant (Inc. Transitions)
- High-Pulse = One High-Level Pulse
- Low-Pulse = One Low-Level Pulse



BLOCK DIAGRAM (one of two devices)



SCL4528B PULSE WIDTH VS R_X , C_X , V_{DD}



LOGIC DIAGRAM



Normalized Pulse Width versus Temperature

Notes

- There is no effective maximum limit on R_X ; recommended minimum value for R_X is 1K Ω .
- There are no restrictions on the value of C_X .
- For proper operation all unused inputs should be tied to a logic level. The mode point (T2) of a unused half of device should be tied high through an external resistor to V_{DD} .

ELECTRICAL CHARACTERISTICS

STATIC CHARACTERISTICS


PARAMETER	V _{DD} (Vdc)	CONDITIONS	T _{LOW} ¹		+25°C			T _{HIGH} ¹		Units
			Min.	Max.	Min.	Typ.	Max.	Min.	Max.	
QUIESCENT DEVICE CURRENT	I _{DD}	V _{IN} = V _{CS} or V _{DD} All valid input combinations	—	5	—	0.05	5	—	150	μAdec
			—	10	—	0.1	10	—	300	
			—	20	—	0.2	20	—	600	
			—	—	—	—	—	—	—	

NOTES: ¹ Remaining Static Electrical Characteristics are listed under "SCL4000B Series Family Specifications"


² T_{LOW} = -55°C for C, D, F, H devices.
 = -40°C for E devices.
 T_{HIGH} = +125°C for C, D, F, H devices.
 = +85°C for E devices.

DYNAMIC CHARACTERISTICS (C_L = 50pF, T_A = 25°C)

PARAMETER	C _x (pF)	R _x (kΩ)	V _{DD} (Vdc)	Min.	Typ.	Max.	Units					
PROPAGATION DELAY TIME	t _{PLH} , t _{PHL}	From A or B	5	—	270	540	ns					
				10	90	180						
				15	70	140						
				1000	5	510		1020				
					10	170		340				
					15	120		240				
From C _b	15	5	5	—	270	540	ns					
				10	90	180						
				15	70	140						
				1000	5	550		1100				
					10	300		600				
					15	250		500				
OUTPUT TRANSITION TIME	t _{TLH} , t _{THL}	Both A Output	5	—	130	260	ns					
				10	85	130						
				15	50	100						
				15	5	130		260				
					10	85		130				
					15	50		100				
MINIMUM INPUT PULSE WIDTH	PW _{in}	A or B Input	5	—	70	140	ns					
				10	30	60						
				15	25	50						
				—	—	—						
OUTPUT PULSE WIDTH MATCH	ΔPW _{out}	Signal package	1000	10	5	±7.5	±15	%				
						±10	±20					
						±10	±20					
						Different package	1000		10	5	—	±50
											—	±50
											—	±50




Typical P-Channel
Source Current Characteristics




Typical N-Channel
Sink Current Characteristics

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


AC TEST WAVEFORMS




APPLICATIONS INFORMATION



Astable Operation



Connection for Non-Retriggerable Operation



Astable Multivibrator with Adjustable Period and Duty Cycle

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54164/74164 8-Parallel-Out Serial Shift Register

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL				
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	
T.I.									SN54LS164	J	D	WD	SN54164	J	D	WD	SN54LS164	J	D	WD	
FAIRCHILD									SN74LS164	J	D	ND	SN74164	J	D	ND	SN74LS164	J	D	ND	
MOTOROLA									MC145164/MS164	D	D	D	MC145164/MS164	D	D	D	MC145164/MS164	D	D	D	
N.S.C.									SN74LS164	P	D		MC74164		P	D	DM54LS164	J	D	ND	
PHILIPS									DM74LS164		D		DM74164		N	D	DM74LS164	J	D	ND	
SIGNETICS									N74LS164		D		N74164		D						
SIEMENS									N74LS164		A	D	N74164		F	D	WD				
FUJITSU									74LS164		M	D	FL441		D						
HITACHI									HD74LS164		P	D	HD74164		D	P					
MITSUBISHI									M74LS164		P	D	M5336F		P	D					
NEC									AM74LS		C	D	μPB2164		D	D					
TOSHIBA													TD3503A		P	D					
AMD									Am74LS164												

Electrical Characteristics SN54LS164/SN74LS164

absolute maximum ratings over operating free-air temperature range

Supply voltage, V_{CC}	7V	Operating free-air temperature range	SN54	-55°C to 125°C
Input voltage	7V	SN74	0°C to 70°C	
		Storage temperature range		-85°C to 150°C


recommended operating conditions

	SN54LS164			SN74LS164			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, V_{CC}	4.5	5	5.5	4.75	5	5.25	V
High-level output current, I_{OH}			-400			-400	μ A
Low-level output current, I_{OL}			4			8	mA
Clock frequency, f_{clock}	0		25	0		25	MHz
Width of clock or clear input pulse, t_w	20		20				ns
Data setup time, t_{setup}	15		15				ns
Data hold time, t_{hold}	5		5				ns
Operating free-air temperature, T_A	-55		125	0		70	°C

electrical characteristics over recommended operating free-air temperature range

PARAMETER	TEST CONDITIONS †	MIN	TYP ‡	MAX	UNIT	
V_{IH}	High-level input voltage		2		V	
V_{IL}	Low-level input voltage			0.8	V	
V_I	Input clamp voltage	$V_{CC} = \text{MIN.}$, $I_I = -18 \text{ mA}$		-1.5	V	
V_{OH}	High-level output voltage	$V_{CC} = \text{MIN.}$, $V_{IH} = 2 \text{ V.}$ $V_{IL} = 0.8 \text{ V.}$, $I_{OH} = -400 \mu\text{A}$	2.7	3.3	V	
V_{OL}	Low-level output voltage	$V_{CC} = \text{MIN.}$, $V_{IH} = 2 \text{ V.}$ $V_{IL} = 0.8 \text{ V.}$, $I_{OL} = 8 \text{ mA}$	0.35	0.5	V	
I_I	Input current maximum input voltage	$V_{CC} = \text{MAX.}$, $V_I = 3 \text{ V.}$		0.1	mA	
I_{IH}	High-level input current	$V_{CC} = \text{MAX.}$, $V_I = 2.7 \text{ V.}$		20	μ A	
I_{IL}	Low-level input current	$V_{CC} = \text{MAX.}$, $V_I = 0.8 \text{ V.}$		0.4	mA	
I_{OS}	Short-circuit output current	$V_{CC} = \text{MAX.}$	SN54LS	-20	100	mA
			SN74LS	-20	100	mA
I_{CC}	Supply current	$V_{CC} = \text{MAX.}$, See Note 1.		15	27	mA
f_{max}	Maximum clock frequency					
t_{PHL}	Propagation delay time, high-to-low level 0 outputs from clear input	$V_{CC} = 5 \text{ V.}$ $T_A = 25^\circ\text{C.}$ $R_L = 2k\Omega$	$C_L = 150 \text{ pF}$	25	36	ns
t_{PLH}	Propagation delay time, low-to-high level 0 outputs from clear input		$C_L = 150 \text{ pF}$	24	36	ns
t_{PLH}	Propagation delay time, high-to-low level 0 outputs from clock input		$C_L = 150 \text{ pF}$	17	27	ns
t_{PHL}	Propagation delay time, high-to-low level 0 outputs from clock input		$C_L = 150 \text{ pF}$	21	32	ns

Pin Assignment (Top View)



positive logic: see function table


† For conditions shown at MIN or MAX, use the appropriate value specified under recommended operating conditions for the applicable device type.
‡ All typical values are at $V_{CC} = 5 \text{ V.}$, $T_A = 25^\circ\text{C.}$
* Not more than two outputs should be shorted at a time.

Function Table


164, LS164, L164 (see Note 2)

CLEAR	INPUTS		OUTPUTS		
	CLOCK	A, B	QA	QB	QH
L	X	X X	L	L	L
H	L	X X	Q_{A0}	Q_{B0}	Q_{H0}
H	L	H H	Q_{A1}	Q_{B1}	Q_{H1}
H	L	L X	Q_{An}	Q_{Bn}	Q_{Hn}
H	L	X L	Q_{An}	Q_{Bn}	Q_{Hn}

Functional Block Diagram



typical clear, shift, and clear sequences



- NOTES: 1 I_{CC} is measured with outputs open, serial inputs grounded, and a secondary ground, then 4.5V, applied to clear.
2 H = high level (steady state), L = low level (steady state)
X = irrelevant (any input, including transitions)
↑ = transition from low to high level.
 Q_{A0} , Q_{B0} , Q_{H0} = the level of Q_A , Q_B , or Q_H , respectively, during the indicated steady-state input conditions were established.
 Q_{An} , Q_{Bn} = the level of Q_A or Q_B before the most-recent ↑ transition of the clock; indicates a one-bit shift.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

54126/74126 Quadruple Bus Buffer Gate with Three-State Output

	Schottky TTL				High-Speed TTL				Low-Power Schottky TTL				Standard TTL				Low-Power TTL							
	Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package		Device Type		Package					
	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF	C	P	M	CF				
T.I.													54126				74126							
FAIRCHILD																								
MOTOROLA																								
N.S.C.																								
PHILIPS																								
SIGNETICS																								
SIEMENS																								
FUJITSU																								
HITACHI																								
MITSUBISHI																								
NEC																								
TOSHIBA																								

Electrical Characteristics SN54LS126 SN74LS126



absolute maximum ratings over operating free-air temperature range			
Supply voltage V _{CC}	TV	Operating free-air temperature range	SN54LS 55° to 75°C
Input voltage	TV	Storage temperature range	SN74LS 0° to 70°C
		Maximum junction temperature	150°C

recommended operating conditions			
		SN54LS126	SN74LS126
Supply voltage V _{CC}	MIN	5	5
	MAX	5.5	5.5
High-level output current I _{OH}	MAX	4	4
Low-level output current I _{OL}	MAX	12	12
Operating free-air temperature T _A	MIN	0	0
	MAX	75	75

electrical characteristics over recommended operating free-air temperature range


PARAMETER	TEST CONDITIONS ¹	MIN	TYP ²	MAX	UNIT	
V _{IH}	High-level input voltage		2		V	
V _{IL}	Low-level input voltage			0.8	V	
V _I	Input clamp voltage	V _{CC} - MIN	I _I = 1.8 mA	1.5	V	
V _{OH}	High-level output voltage	V _{CC} - MIN V _{IH} = 2 V V _{IL} = 0.8 V I _{OH} = MAX	54LS Family 2.4 74LS Family 2.4		V	
V _{OL}	Low-level output voltage	V _{CC} = MIN, V _{IH} = 2 V V _{IL} = 0.8 V, I _{OL} = MAX	0.35	0.5	V	
I _{O(alt)}	Off-state (high-impedance state) output current	V _{CC} = MAX V _{IH} = 2 V V _{IL} = 0.8 V	V _O = 2.4 V V _O = 0.4 V	20	μA	
I _I	Input current at maximum input voltage	V _{CC} = MAX, V _I = 1 V		0.1	mA	
I _{IH}	High-level input current	V _{CC} = MAX, V _{IH} = 2.7 V		20	μA	
I _{IL}	Low-level input current	V _{CC} = MAX, V _{IL} = 0.4 V		0.4	mA	
I _{OS}	Short-circuit output current*	V _{CC} = MAX	54LS Family 40 74LS Family 40	225	mA	
I _{CC}	Supply current	V _{CC} = MAX, DATA INPUT = 0 V, OUTPUT CONTROL = 0 V		12	27	mA
t _{PLH}	Propagation delay time, low-to-high-level output	V _{CC} = 5 V, T _A = 25°C	C _L = 45 pF R _L = 667 Ω	9	15	ns
t _{PHL}	Propagation delay time, high-to-low-level output			8	14	ns
t _{ZH}	Output enable time to high level			16	25	ns
t _{ZL}	Output enable time to low level			21	35	ns
t _{HZ}	Output disable time from high level				25	ns
t _{LZ}	Output disable time from low level				25	ns

Pin Assignment (Top View)



positive logic:
C = 0
Output is off (disabled) when C is low

Schematic (each gate)



126 CIRCUIT

Resistor values shown are nominal and in ohms.

¹ For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.
² All typical values are at V_{CC} = 5 V, T_A = 25°C.
* Not more than one output should be shorted at a time.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้